Timing Analyzer report for top
Thu Sep 25 15:31:18 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 267.38 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.740 ; -86.201            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -55.045                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                       ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.740 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.660      ;
; -2.691 ; rx:rx_u|cnt_bps[10] ; led[2]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 4.056      ;
; -2.691 ; rx:rx_u|cnt_bps[10] ; led[1]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 4.056      ;
; -2.691 ; rx:rx_u|cnt_bps[10] ; led[0]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 4.056      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.687 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.607      ;
; -2.686 ; rx:rx_u|cnt_bps[11] ; led[2]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 4.051      ;
; -2.686 ; rx:rx_u|cnt_bps[11] ; led[1]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 4.051      ;
; -2.686 ; rx:rx_u|cnt_bps[11] ; led[0]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 4.051      ;
; -2.683 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.603      ;
; -2.683 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.603      ;
; -2.683 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.603      ;
; -2.683 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.603      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.682 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.602      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.648 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.568      ;
; -2.630 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.630 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.630 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.630 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.625 ; rx:rx_u|cnt_bps[2]  ; led[2]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 3.990      ;
; -2.625 ; rx:rx_u|cnt_bps[2]  ; led[1]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 3.990      ;
; -2.625 ; rx:rx_u|cnt_bps[2]  ; led[0]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 3.990      ;
; -2.625 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.545      ;
; -2.625 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.545      ;
; -2.625 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.545      ;
; -2.625 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.545      ;
; -2.600 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.520      ;
; -2.600 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.520      ;
; -2.600 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.520      ;
; -2.600 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.520      ;
; -2.566 ; rx:rx_u|cnt_bps[14] ; led[2]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 3.931      ;
; -2.566 ; rx:rx_u|cnt_bps[14] ; led[1]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 3.931      ;
; -2.566 ; rx:rx_u|cnt_bps[14] ; led[0]~reg0         ; clk          ; clk         ; 1.000        ; 0.364      ; 3.931      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
; -2.562 ; rx:rx_u|cnt_bps[7]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.483      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; led[3]~reg0         ; led[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx:rx_u|data_reg[1] ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx:rx_u|data_reg[2] ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; rx:rx_u|rx_en       ; rx:rx_u|rx_en       ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; rx:rx_u|data_reg[0] ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; rx:rx_u|data_reg[5] ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; rx:rx_u|data_reg[6] ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; rx:rx_u|data_reg[4] ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; rx:rx_u|data_reg[3] ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; rx:rx_u|data_reg[7] ; rx:rx_u|data_reg[7] ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.454 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.551 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.843      ;
; 0.761 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; rx:rx_u|cnt_bps[13] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; rx:rx_u|cnt_bps[5]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; rx:rx_u|cnt_bps[15] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.778 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|rx_reg[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.070      ;
; 0.786 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.789 ; rx:rx_u|cnt_bps[14] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.082      ;
; 0.789 ; rx:rx_u|cnt_bps[4]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.082      ;
; 0.790 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.082      ;
; 0.791 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.083      ;
; 0.802 ; rx:rx_u|data_reg[1] ; led[2]~reg0         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.075      ;
; 0.826 ; rx:rx_u|data_reg[1] ; led[0]~reg0         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.099      ;
; 1.013 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.584      ; 1.809      ;
; 1.105 ; rx:rx_u|data_reg[7] ; led[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.077      ; 1.394      ;
; 1.116 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; rx:rx_u|cnt_bps[5]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; rx:rx_u|cnt_bps[13] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.584      ; 1.920      ;
; 1.124 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.127 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.136 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.148 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.567      ; 1.927      ;
; 1.150 ; rx:rx_u|cnt_bps[4]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.443      ;
; 1.150 ; rx:rx_u|cnt_bps[14] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.443      ;
; 1.151 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.567      ; 1.930      ;
; 1.152 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.567      ; 1.931      ;
; 1.152 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.584      ; 1.948      ;
; 1.159 ; rx:rx_u|cnt_bps[4]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.452      ;
; 1.165 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.567      ; 1.944      ;
; 1.168 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.567      ; 1.947      ;
; 1.186 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.584      ; 1.982      ;
; 1.188 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.588      ; 1.988      ;
; 1.189 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.588      ; 1.989      ;
; 1.227 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.584      ; 2.023      ;
; 1.231 ; rx:rx_u|data_reg[3] ; led[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.077      ; 1.520      ;
; 1.240 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.571      ; 2.023      ;
; 1.241 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.571      ; 2.024      ;
; 1.243 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.571      ; 2.026      ;
; 1.243 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[7] ; clk          ; clk         ; 0.000        ; 0.571      ; 2.026      ;
; 1.243 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.584      ; 2.039      ;
; 1.247 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.571      ; 2.030      ;
; 1.247 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.571      ; 2.031      ;
; 1.248 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; rx:rx_u|cnt_bps[13] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.256 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; rx:rx_u|cnt_bps[5]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.264 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.567      ; 2.044      ;
; 1.265 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.267 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.268 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.567      ; 2.047      ;
; 1.273 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.566      ;
; 1.274 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.567      ;
; 1.274 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.567      ;
; 1.276 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.569      ;
; 1.276 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.569      ;
; 1.279 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.567      ; 2.058      ;
; 1.282 ; rx:rx_u|data_reg[2] ; led[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.555      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 286.2 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.494 ; -77.990           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -55.045                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.494 ; rx:rx_u|cnt_bps[11] ; led[2]~reg0         ; clk          ; clk         ; 1.000        ; 0.347      ; 3.843      ;
; -2.494 ; rx:rx_u|cnt_bps[11] ; led[1]~reg0         ; clk          ; clk         ; 1.000        ; 0.347      ; 3.843      ;
; -2.494 ; rx:rx_u|cnt_bps[11] ; led[0]~reg0         ; clk          ; clk         ; 1.000        ; 0.347      ; 3.843      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.472 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.402      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.452 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.438 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.433 ; rx:rx_u|cnt_bps[10] ; led[2]~reg0         ; clk          ; clk         ; 1.000        ; 0.347      ; 3.782      ;
; -2.433 ; rx:rx_u|cnt_bps[10] ; led[1]~reg0         ; clk          ; clk         ; 1.000        ; 0.347      ; 3.782      ;
; -2.433 ; rx:rx_u|cnt_bps[10] ; led[0]~reg0         ; clk          ; clk         ; 1.000        ; 0.347      ; 3.782      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.398 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.396 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.326      ;
; -2.396 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.326      ;
; -2.396 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.326      ;
; -2.396 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.326      ;
; -2.388 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.318      ;
; -2.388 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.318      ;
; -2.388 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.318      ;
; -2.388 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.318      ;
; -2.384 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.314      ;
; -2.384 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.314      ;
; -2.384 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.314      ;
; -2.384 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.314      ;
; -2.376 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.306      ;
; -2.376 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.306      ;
; -2.376 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.306      ;
; -2.376 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.306      ;
; -2.368 ; rx:rx_u|cnt_bps[2]  ; led[2]~reg0         ; clk          ; clk         ; 1.000        ; 0.347      ; 3.717      ;
; -2.368 ; rx:rx_u|cnt_bps[2]  ; led[1]~reg0         ; clk          ; clk         ; 1.000        ; 0.347      ; 3.717      ;
; -2.368 ; rx:rx_u|cnt_bps[2]  ; led[0]~reg0         ; clk          ; clk         ; 1.000        ; 0.347      ; 3.717      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
; -2.362 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.292      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; led[3]~reg0         ; led[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx:rx_u|data_reg[1] ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx:rx_u|data_reg[2] ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; rx:rx_u|rx_en       ; rx:rx_u|rx_en       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.384 ; rx:rx_u|data_reg[0] ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; rx:rx_u|data_reg[5] ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; rx:rx_u|data_reg[6] ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; rx:rx_u|data_reg[4] ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; rx:rx_u|data_reg[3] ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; rx:rx_u|data_reg[7] ; rx:rx_u|data_reg[7] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.402 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.510 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.777      ;
; 0.706 ; rx:rx_u|cnt_bps[13] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; rx:rx_u|cnt_bps[5]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; rx:rx_u|cnt_bps[15] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.722 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|rx_reg[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.989      ;
; 0.734 ; rx:rx_u|cnt_bps[14] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.734 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.734 ; rx:rx_u|cnt_bps[4]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.734 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.735 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.752 ; rx:rx_u|data_reg[1] ; led[2]~reg0         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.996      ;
; 0.778 ; rx:rx_u|data_reg[1] ; led[0]~reg0         ; clk          ; clk         ; 0.000        ; 0.049      ; 1.022      ;
; 0.894 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.641      ;
; 0.996 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.743      ;
; 1.019 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.766      ;
; 1.026 ; rx:rx_u|data_reg[7] ; led[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.291      ;
; 1.028 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; rx:rx_u|cnt_bps[5]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; rx:rx_u|cnt_bps[13] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.758      ;
; 1.035 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.553      ; 1.783      ;
; 1.036 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.760      ;
; 1.036 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.760      ;
; 1.037 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.553      ; 1.785      ;
; 1.037 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.761      ;
; 1.039 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.763      ;
; 1.042 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.044 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.051 ; rx:rx_u|cnt_bps[4]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.318      ;
; 1.051 ; rx:rx_u|cnt_bps[14] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.318      ;
; 1.058 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.805      ;
; 1.061 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.808      ;
; 1.068 ; rx:rx_u|cnt_bps[4]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.335      ;
; 1.082 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.552      ; 1.829      ;
; 1.084 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.530      ; 1.809      ;
; 1.085 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.530      ; 1.810      ;
; 1.087 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.530      ; 1.812      ;
; 1.088 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[7] ; clk          ; clk         ; 0.000        ; 0.530      ; 1.813      ;
; 1.092 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.530      ; 1.817      ;
; 1.093 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.530      ; 1.818      ;
; 1.118 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.842      ;
; 1.121 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; rx:rx_u|cnt_bps[13] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.123 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.847      ;
; 1.126 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.393      ;
; 1.128 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.134 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.858      ;
; 1.142 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.866      ;
; 1.146 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.870      ;
; 1.147 ; rx:rx_u|data_reg[3] ; led[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.412      ;
; 1.147 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.871      ;
; 1.147 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.529      ; 1.871      ;
; 1.149 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; rx:rx_u|cnt_bps[5]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.153 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.420      ;
; 1.155 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.422      ;
; 1.164 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.431      ;
; 1.166 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.433      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.620 ; -17.995           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -49.038                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.620 ; rx:rx_u|cnt_bps[11] ; led[2]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.751      ;
; -0.620 ; rx:rx_u|cnt_bps[11] ; led[1]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.751      ;
; -0.620 ; rx:rx_u|cnt_bps[11] ; led[0]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.751      ;
; -0.592 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.542      ;
; -0.592 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.542      ;
; -0.592 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.542      ;
; -0.592 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.542      ;
; -0.585 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.573 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.572 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.522      ;
; -0.563 ; rx:rx_u|cnt_bps[10] ; led[2]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.694      ;
; -0.563 ; rx:rx_u|cnt_bps[10] ; led[1]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.694      ;
; -0.563 ; rx:rx_u|cnt_bps[10] ; led[0]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.694      ;
; -0.556 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.506      ;
; -0.556 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.506      ;
; -0.556 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.506      ;
; -0.556 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.506      ;
; -0.548 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 1.000        ; 0.150      ; 1.685      ;
; -0.547 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 1.000        ; 0.150      ; 1.684      ;
; -0.547 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 1.000        ; 0.150      ; 1.684      ;
; -0.547 ; rx:rx_u|cnt_bps[5]  ; led[2]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.678      ;
; -0.547 ; rx:rx_u|cnt_bps[5]  ; led[1]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.678      ;
; -0.547 ; rx:rx_u|cnt_bps[5]  ; led[0]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.678      ;
; -0.546 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 1.000        ; 0.150      ; 1.683      ;
; -0.546 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.496      ;
; -0.546 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.496      ;
; -0.546 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.496      ;
; -0.546 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.496      ;
; -0.544 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 1.000        ; 0.150      ; 1.681      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.539 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.489      ;
; -0.539 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.489      ;
; -0.539 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.489      ;
; -0.539 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bit[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.489      ;
; -0.533 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 1.000        ; 0.158      ; 1.678      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.477      ;
; -0.523 ; rx:rx_u|cnt_bps[2]  ; led[2]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.654      ;
; -0.523 ; rx:rx_u|cnt_bps[2]  ; led[1]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.654      ;
; -0.523 ; rx:rx_u|cnt_bps[2]  ; led[0]~reg0         ; clk          ; clk         ; 1.000        ; 0.144      ; 1.654      ;
; -0.522 ; rx:rx_u|cnt_bps[5]  ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 1.000        ; 0.150      ; 1.659      ;
; -0.521 ; rx:rx_u|cnt_bps[5]  ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 1.000        ; 0.150      ; 1.658      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; led[3]~reg0         ; led[3]~reg0         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx:rx_u|data_reg[1] ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx:rx_u|data_reg[2] ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx:rx_u|rx_en       ; rx:rx_u|rx_en       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; rx:rx_u|data_reg[0] ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx:rx_u|data_reg[5] ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx:rx_u|data_reg[6] ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx:rx_u|data_reg[4] ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx:rx_u|data_reg[3] ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx:rx_u|data_reg[7] ; rx:rx_u|data_reg[7] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.227 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.347      ;
; 0.303 ; rx:rx_u|cnt_bps[15] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; rx:rx_u|cnt_bps[13] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; rx:rx_u|cnt_bps[5]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.313 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|rx_reg[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.316 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; rx:rx_u|cnt_bps[14] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; rx:rx_u|cnt_bps[4]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.321 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; rx:rx_u|data_reg[1] ; led[2]~reg0         ; clk          ; clk         ; 0.000        ; 0.030      ; 0.436      ;
; 0.323 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.335 ; rx:rx_u|data_reg[1] ; led[0]~reg0         ; clk          ; clk         ; 0.000        ; 0.030      ; 0.449      ;
; 0.445 ; rx:rx_u|data_reg[7] ; led[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.567      ;
; 0.447 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.240      ; 0.771      ;
; 0.453 ; rx:rx_u|cnt_bps[5]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; rx:rx_u|cnt_bps[13] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.463 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.784      ;
; 0.472 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.787      ;
; 0.473 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.240      ; 0.797      ;
; 0.475 ; rx:rx_u|cnt_bps[14] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.596      ;
; 0.476 ; rx:rx_u|cnt_bps[4]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.597      ;
; 0.479 ; rx:rx_u|cnt_bps[4]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.600      ;
; 0.481 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.796      ;
; 0.483 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.240      ; 0.807      ;
; 0.483 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.798      ;
; 0.485 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.240      ; 0.809      ;
; 0.485 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.800      ;
; 0.494 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.240      ; 0.818      ;
; 0.496 ; rx:rx_u|data_reg[3] ; led[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.618      ;
; 0.505 ; rx:rx_u|cnt_bit[1]  ; rx:rx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.240      ; 0.829      ;
; 0.508 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.823      ;
; 0.509 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.824      ;
; 0.511 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.826      ;
; 0.511 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[7] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.826      ;
; 0.515 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.830      ;
; 0.516 ; rx:rx_u|rx_reg[0]   ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.831      ;
; 0.516 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; rx:rx_u|cnt_bps[13] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.833      ;
; 0.518 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[4] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.833      ;
; 0.519 ; rx:rx_u|cnt_bps[5]  ; rx:rx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; rx:rx_u|cnt_bps[1]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; rx:rx_u|cnt_bps[11] ; rx:rx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.834      ;
; 0.519 ; rx:rx_u|cnt_bps[3]  ; rx:rx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; rx:rx_u|cnt_bps[9]  ; rx:rx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.835      ;
; 0.522 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.837      ;
; 0.524 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.839      ;
; 0.529 ; rx:rx_u|cnt_bit[0]  ; rx:rx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.844      ;
; 0.529 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; rx:rx_u|cnt_bps[2]  ; rx:rx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; rx:rx_u|cnt_bps[8]  ; rx:rx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; rx:rx_u|cnt_bps[10] ; rx:rx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; rx:rx_u|cnt_bps[12] ; rx:rx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; rx:rx_u|cnt_bps[6]  ; rx:rx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; rx:rx_u|cnt_bit[2]  ; rx:rx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.240      ; 0.856      ;
; 0.532 ; rx:rx_u|cnt_bps[0]  ; rx:rx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; rx:rx_u|data_reg[2] ; led[1]~reg0         ; clk          ; clk         ; 0.000        ; 0.030      ; 0.647      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.740  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.740  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -86.201 ; 0.0   ; 0.0      ; 0.0     ; -55.045             ;
;  clk             ; -86.201 ; 0.000 ; N/A      ; N/A     ; -55.045             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led[0]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; rx                      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 859      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 859      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu Sep 25 15:31:17 2025
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.740
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.740             -86.201 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.045 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.494
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.494             -77.990 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.045 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.620
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.620             -17.995 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.038 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4850 megabytes
    Info: Processing ended: Thu Sep 25 15:31:18 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


