Classic Timing Analyzer report for part3
Thu May 03 10:55:50 2007
Quartus II Version 6.1 Build 201 11/27/2006 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'KEY[1]'
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                ;
+------------------------------+-------+---------------+----------------------------------+---------------+-----------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From          ; To                    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------+-----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.639 ns                         ; SW[13]        ; regn:U_A|Q[5]         ; --         ; KEY[1]   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 12.642 ns                        ; regn:U_B|Q[1] ; LEDR[6]               ; KEY[1]     ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.827 ns                         ; SW[11]        ; regn:U_A|Q[3]         ; --         ; KEY[1]   ; 0            ;
; Clock Setup: 'KEY[1]'        ; N/A   ; None          ; 382.85 MHz ( period = 2.612 ns ) ; regn:U_B|Q[1] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;               ;                       ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------+-----------------------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; KEY[1]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'KEY[1]'                                                                                                                                                                                      ;
+-------+------------------------------------------------+---------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From          ; To                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 382.85 MHz ( period = 2.612 ns )               ; regn:U_B|Q[1] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 2.398 ns                ;
; N/A   ; 391.54 MHz ( period = 2.554 ns )               ; regn:U_B|Q[2] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 2.340 ns                ;
; N/A   ; 401.12 MHz ( period = 2.493 ns )               ; regn:U_A|Q[0] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 2.279 ns                ;
; N/A   ; 405.68 MHz ( period = 2.465 ns )               ; regn:U_B|Q[0] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 2.251 ns                ;
; N/A   ; 415.45 MHz ( period = 2.407 ns )               ; regn:U_A|Q[3] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 2.197 ns                ;
; N/A   ; 419.11 MHz ( period = 2.386 ns )               ; regn:U_A|Q[1] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 2.172 ns                ;
; N/A   ; 422.48 MHz ( period = 2.367 ns )               ; regn:U_A|Q[6] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; 426.99 MHz ( period = 2.342 ns )               ; regn:U_A|Q[2] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 2.128 ns                ;
; N/A   ; 431.41 MHz ( period = 2.318 ns )               ; regn:U_B|Q[4] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 2.108 ns                ;
; N/A   ; 438.79 MHz ( period = 2.279 ns )               ; regn:U_A|Q[4] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 2.069 ns                ;
; N/A   ; 445.24 MHz ( period = 2.246 ns )               ; regn:U_B|Q[5] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 2.036 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[5] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.992 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[7] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.987 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[3] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.961 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[6] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.929 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[1] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.867 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[2] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.809 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[1] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.796 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[0] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.748 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[2] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.738 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[1] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.725 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[0] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.720 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[0] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.677 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[2] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.667 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[3] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.666 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[1] ; regn:U_S|Q[4]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.654 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[0] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.649 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[1] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.641 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[6] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.626 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[0] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.606 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[2] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.597 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[2] ; regn:U_S|Q[4]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.596 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[3] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.595 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[1] ; regn:U_S|Q[3]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.583 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[0] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.578 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[4] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.577 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[1] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.570 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[7] ; flipflop:U_Overflow|Q ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.552 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[0] ; regn:U_S|Q[4]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.535 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[4] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.538 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[2] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.526 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[2] ; regn:U_S|Q[3]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.525 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[3] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.524 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[0] ; regn:U_S|Q[4]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.507 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[4] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.506 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[5] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.505 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[1] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.499 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[0] ; regn:U_S|Q[3]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.464 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[4] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.467 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[5] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.461 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[2] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.455 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[7] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.456 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[3] ; regn:U_S|Q[4]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.453 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[0] ; regn:U_S|Q[3]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.436 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[4] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.435 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[5] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.434 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[3] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.430 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[1] ; regn:U_S|Q[4]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.428 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[1] ; regn:U_S|Q[2]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.424 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[6] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.398 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[4] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.396 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[5] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.390 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[2] ; regn:U_S|Q[4]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.384 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[3] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.359 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[1] ; regn:U_S|Q[3]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.357 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[2] ; regn:U_S|Q[3]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.313 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[0] ; regn:U_S|Q[2]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.305 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[3] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.288 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[0] ; regn:U_S|Q[2]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.277 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[6] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.243 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[0] ; regn:U_S|Q[1]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.234 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[3] ; regn:U_S|Q[4]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.217 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[0] ; regn:U_S|Q[1]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.206 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[1] ; regn:U_S|Q[2]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.198 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[3] ; regn:U_S|Q[3]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.067 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[2] ; regn:U_S|Q[2]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.049 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[4] ; regn:U_S|Q[4]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.049 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[5] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.048 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[1] ; regn:U_S|Q[1]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.038 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[7] ; regn:U_S|Q[7]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.021 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[4] ; regn:U_S|Q[4]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.013 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[6] ; regn:U_S|Q[6]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.012 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[5] ; regn:U_S|Q[5]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 1.003 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[0] ; regn:U_S|Q[0]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 0.847 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[2] ; regn:U_S|Q[2]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 0.838 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[3] ; regn:U_S|Q[3]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_B|Q[0] ; regn:U_S|Q[0]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 0.823 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; regn:U_A|Q[1] ; regn:U_S|Q[1]         ; KEY[1]     ; KEY[1]   ; None                        ; None                      ; 0.811 ns                ;
+-------+------------------------------------------------+---------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------+
; tsu                                                                   ;
+-------+--------------+------------+--------+---------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To            ; To Clock ;
+-------+--------------+------------+--------+---------------+----------+
; N/A   ; None         ; 3.639 ns   ; SW[13] ; regn:U_A|Q[5] ; KEY[1]   ;
; N/A   ; None         ; 3.607 ns   ; SW[15] ; regn:U_A|Q[7] ; KEY[1]   ;
; N/A   ; None         ; 3.579 ns   ; SW[14] ; regn:U_A|Q[6] ; KEY[1]   ;
; N/A   ; None         ; 1.160 ns   ; SW[1]  ; regn:U_B|Q[1] ; KEY[1]   ;
; N/A   ; None         ; 1.160 ns   ; SW[0]  ; regn:U_B|Q[0] ; KEY[1]   ;
; N/A   ; None         ; 1.133 ns   ; SW[2]  ; regn:U_B|Q[2] ; KEY[1]   ;
; N/A   ; None         ; 1.125 ns   ; SW[4]  ; regn:U_B|Q[4] ; KEY[1]   ;
; N/A   ; None         ; 0.978 ns   ; SW[8]  ; regn:U_A|Q[0] ; KEY[1]   ;
; N/A   ; None         ; 0.977 ns   ; SW[7]  ; regn:U_B|Q[7] ; KEY[1]   ;
; N/A   ; None         ; 0.959 ns   ; SW[6]  ; regn:U_B|Q[6] ; KEY[1]   ;
; N/A   ; None         ; 0.878 ns   ; SW[9]  ; regn:U_A|Q[1] ; KEY[1]   ;
; N/A   ; None         ; 0.851 ns   ; SW[3]  ; regn:U_B|Q[3] ; KEY[1]   ;
; N/A   ; None         ; 0.667 ns   ; SW[5]  ; regn:U_B|Q[5] ; KEY[1]   ;
; N/A   ; None         ; -0.379 ns  ; SW[10] ; regn:U_A|Q[2] ; KEY[1]   ;
; N/A   ; None         ; -0.420 ns  ; SW[12] ; regn:U_A|Q[4] ; KEY[1]   ;
; N/A   ; None         ; -0.597 ns  ; SW[11] ; regn:U_A|Q[3] ; KEY[1]   ;
+-------+--------------+------------+--------+---------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                       ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------+---------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                  ; To      ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------+---------+------------+
; N/A                                     ; None                                                ; 12.642 ns  ; regn:U_B|Q[1]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.584 ns  ; regn:U_B|Q[2]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.523 ns  ; regn:U_A|Q[0]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.495 ns  ; regn:U_B|Q[0]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.490 ns  ; regn:U_B|Q[1]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.437 ns  ; regn:U_A|Q[3]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.432 ns  ; regn:U_B|Q[2]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.416 ns  ; regn:U_A|Q[1]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.372 ns  ; regn:U_A|Q[2]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.371 ns  ; regn:U_A|Q[0]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.348 ns  ; regn:U_B|Q[4]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.343 ns  ; regn:U_B|Q[0]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.309 ns  ; regn:U_A|Q[4]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.285 ns  ; regn:U_A|Q[3]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.276 ns  ; regn:U_B|Q[5]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.264 ns  ; regn:U_A|Q[1]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.245 ns  ; regn:U_A|Q[6]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.232 ns  ; regn:U_A|Q[5]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.220 ns  ; regn:U_A|Q[2]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.205 ns  ; regn:U_B|Q[3]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.196 ns  ; regn:U_B|Q[4]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.157 ns  ; regn:U_A|Q[4]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.124 ns  ; regn:U_B|Q[5]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.085 ns  ; regn:U_A|Q[6]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.080 ns  ; regn:U_A|Q[5]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.075 ns  ; regn:U_A|Q[7]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.053 ns  ; regn:U_B|Q[3]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 12.017 ns  ; regn:U_B|Q[6]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 11.854 ns  ; regn:U_B|Q[6]         ; LEDR[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 11.640 ns  ; regn:U_B|Q[7]         ; LEDR[7] ; KEY[1]     ;
; N/A                                     ; None                                                ; 11.151 ns  ; regn:U_B|Q[1]         ; LEDR[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 11.093 ns  ; regn:U_B|Q[2]         ; LEDR[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 11.032 ns  ; regn:U_A|Q[0]         ; LEDR[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 11.004 ns  ; regn:U_B|Q[0]         ; LEDR[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.975 ns  ; regn:U_B|Q[1]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.946 ns  ; regn:U_A|Q[3]         ; LEDR[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.925 ns  ; regn:U_A|Q[1]         ; LEDR[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.917 ns  ; regn:U_B|Q[2]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.881 ns  ; regn:U_A|Q[2]         ; LEDR[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.874 ns  ; regn:U_B|Q[1]         ; LEDR[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.856 ns  ; regn:U_A|Q[0]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.828 ns  ; regn:U_B|Q[0]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.816 ns  ; regn:U_B|Q[2]         ; LEDR[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.770 ns  ; regn:U_A|Q[3]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.755 ns  ; regn:U_A|Q[0]         ; LEDR[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.749 ns  ; regn:U_A|Q[1]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.727 ns  ; regn:U_B|Q[0]         ; LEDR[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.714 ns  ; regn:U_B|Q[3]         ; LEDR[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.705 ns  ; regn:U_A|Q[2]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.681 ns  ; regn:U_B|Q[4]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.648 ns  ; regn:U_A|Q[1]         ; LEDR[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.642 ns  ; regn:U_A|Q[4]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.604 ns  ; regn:U_A|Q[2]         ; LEDR[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.542 ns  ; regn:U_B|Q[4]         ; LEDR[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.538 ns  ; regn:U_B|Q[3]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.506 ns  ; regn:U_A|Q[4]         ; LEDR[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.354 ns  ; regn:U_A|Q[3]         ; LEDR[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.332 ns  ; regn:U_S|Q[7]         ; HEX1[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.307 ns  ; regn:U_S|Q[6]         ; HEX1[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.294 ns  ; regn:U_B|Q[5]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.249 ns  ; regn:U_A|Q[5]         ; LEDR[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.198 ns  ; regn:U_S|Q[1]         ; HEX0[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.190 ns  ; regn:U_S|Q[7]         ; HEX1[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.186 ns  ; regn:U_S|Q[1]         ; HEX0[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.185 ns  ; regn:U_S|Q[1]         ; HEX0[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.180 ns  ; regn:U_S|Q[1]         ; HEX0[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.166 ns  ; regn:U_S|Q[6]         ; HEX1[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.136 ns  ; regn:U_S|Q[7]         ; HEX1[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.121 ns  ; regn:U_B|Q[3]         ; LEDR[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.110 ns  ; regn:U_S|Q[6]         ; HEX1[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.088 ns  ; regn:U_S|Q[7]         ; HEX1[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 10.063 ns  ; regn:U_S|Q[6]         ; HEX1[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.946 ns   ; regn:U_S|Q[1]         ; HEX0[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.924 ns   ; regn:U_S|Q[1]         ; HEX0[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.915 ns   ; regn:U_S|Q[1]         ; HEX0[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.888 ns   ; regn:U_S|Q[7]         ; HEX1[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.865 ns   ; regn:U_S|Q[7]         ; HEX1[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.863 ns   ; regn:U_S|Q[0]         ; HEX0[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.861 ns   ; regn:U_S|Q[6]         ; HEX1[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.858 ns   ; regn:U_S|Q[2]         ; HEX0[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.849 ns   ; regn:U_S|Q[0]         ; HEX0[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.848 ns   ; regn:U_S|Q[2]         ; HEX0[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.847 ns   ; regn:U_S|Q[0]         ; HEX0[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.846 ns   ; regn:U_S|Q[4]         ; HEX1[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.845 ns   ; regn:U_S|Q[2]         ; HEX0[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.844 ns   ; regn:U_S|Q[0]         ; HEX0[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.844 ns   ; regn:U_S|Q[7]         ; HEX1[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.839 ns   ; regn:U_S|Q[6]         ; HEX1[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.837 ns   ; regn:U_S|Q[2]         ; HEX0[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.798 ns   ; regn:U_S|Q[5]         ; HEX1[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.794 ns   ; regn:U_S|Q[6]         ; HEX1[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.751 ns   ; regn:U_A|Q[0]         ; LEDR[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.737 ns   ; regn:U_B|Q[1]         ; LEDR[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.723 ns   ; regn:U_B|Q[0]         ; LEDR[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.694 ns   ; regn:U_S|Q[4]         ; HEX1[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.657 ns   ; regn:U_S|Q[5]         ; HEX1[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.648 ns   ; regn:U_S|Q[4]         ; HEX1[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.618 ns   ; regn:U_A|Q[0]         ; LEDR[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.608 ns   ; regn:U_S|Q[2]         ; HEX0[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.604 ns   ; regn:U_S|Q[0]         ; HEX0[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.604 ns   ; regn:U_S|Q[5]         ; HEX1[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.600 ns   ; regn:U_S|Q[4]         ; HEX1[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.590 ns   ; regn:U_B|Q[0]         ; LEDR[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.582 ns   ; regn:U_S|Q[2]         ; HEX0[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.576 ns   ; regn:U_S|Q[2]         ; HEX0[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.572 ns   ; regn:U_S|Q[0]         ; HEX0[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.565 ns   ; regn:U_A|Q[0]         ; LEDR[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.561 ns   ; regn:U_S|Q[0]         ; HEX0[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.555 ns   ; regn:U_B|Q[1]         ; LEDR[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.554 ns   ; regn:U_S|Q[5]         ; HEX1[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.541 ns   ; regn:U_B|Q[0]         ; LEDR[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.511 ns   ; regn:U_A|Q[1]         ; LEDR[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.403 ns   ; regn:U_S|Q[4]         ; HEX1[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.378 ns   ; regn:U_S|Q[4]         ; HEX1[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.369 ns   ; regn:U_S|Q[3]         ; HEX0[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.362 ns   ; regn:U_B|Q[2]         ; LEDR[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.356 ns   ; regn:U_S|Q[4]         ; HEX1[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.354 ns   ; regn:U_S|Q[3]         ; HEX0[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.354 ns   ; regn:U_S|Q[3]         ; HEX0[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.353 ns   ; regn:U_S|Q[5]         ; HEX1[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.350 ns   ; regn:U_S|Q[3]         ; HEX0[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.333 ns   ; regn:U_S|Q[5]         ; HEX1[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.328 ns   ; regn:U_A|Q[1]         ; LEDR[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.314 ns   ; regn:U_S|Q[5]         ; HEX1[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.151 ns   ; regn:U_A|Q[2]         ; LEDR[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.113 ns   ; regn:U_S|Q[3]         ; HEX0[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.098 ns   ; regn:U_S|Q[3]         ; HEX0[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 9.083 ns   ; regn:U_S|Q[3]         ; HEX0[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 8.734 ns   ; regn:U_A|Q[7]         ; HEX7[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 8.660 ns   ; regn:U_A|Q[4]         ; HEX7[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 8.560 ns   ; regn:U_A|Q[4]         ; HEX7[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 8.345 ns   ; regn:U_A|Q[7]         ; HEX7[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 8.332 ns   ; regn:U_A|Q[0]         ; HEX6[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 8.323 ns   ; regn:U_A|Q[0]         ; HEX6[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 8.245 ns   ; regn:U_A|Q[7]         ; HEX7[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 8.127 ns   ; regn:U_A|Q[5]         ; HEX7[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 8.026 ns   ; regn:U_A|Q[5]         ; HEX7[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.998 ns   ; regn:U_A|Q[6]         ; HEX7[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.898 ns   ; regn:U_A|Q[6]         ; HEX7[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.885 ns   ; regn:U_A|Q[0]         ; HEX6[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.881 ns   ; regn:U_A|Q[0]         ; HEX6[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.798 ns   ; regn:U_A|Q[0]         ; HEX6[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.724 ns   ; flipflop:U_Overflow|Q ; LEDG[8] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.717 ns   ; regn:U_B|Q[3]         ; HEX4[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.612 ns   ; regn:U_A|Q[0]         ; HEX6[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.589 ns   ; regn:U_B|Q[1]         ; HEX4[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.588 ns   ; regn:U_A|Q[1]         ; HEX6[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.588 ns   ; regn:U_A|Q[4]         ; HEX7[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.575 ns   ; regn:U_B|Q[3]         ; HEX4[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.572 ns   ; regn:U_B|Q[3]         ; HEX4[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.563 ns   ; regn:U_A|Q[6]         ; HEX7[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.544 ns   ; regn:U_A|Q[7]         ; HEX7[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.446 ns   ; regn:U_B|Q[1]         ; HEX4[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.443 ns   ; regn:U_B|Q[1]         ; HEX4[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.430 ns   ; regn:U_B|Q[3]         ; HEX4[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.428 ns   ; regn:U_B|Q[0]         ; HEX4[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.423 ns   ; regn:U_B|Q[3]         ; HEX4[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.410 ns   ; regn:U_A|Q[2]         ; HEX6[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.398 ns   ; regn:U_A|Q[2]         ; HEX6[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.397 ns   ; regn:U_A|Q[2]         ; HEX6[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.394 ns   ; regn:U_B|Q[3]         ; HEX4[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.388 ns   ; regn:U_A|Q[1]         ; HEX6[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.354 ns   ; regn:U_A|Q[2]         ; HEX6[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.347 ns   ; regn:U_B|Q[0]         ; HEX4[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.331 ns   ; regn:U_A|Q[4]         ; HEX7[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.328 ns   ; regn:U_B|Q[0]         ; HEX4[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.324 ns   ; regn:U_A|Q[3]         ; HEX6[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.321 ns   ; regn:U_B|Q[0]         ; HEX4[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.317 ns   ; regn:U_A|Q[3]         ; HEX6[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.314 ns   ; regn:U_A|Q[2]         ; HEX6[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.310 ns   ; regn:U_A|Q[7]         ; HEX7[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.279 ns   ; regn:U_A|Q[6]         ; HEX7[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.274 ns   ; regn:U_A|Q[4]         ; HEX7[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.271 ns   ; regn:U_A|Q[3]         ; HEX6[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.267 ns   ; regn:U_A|Q[5]         ; HEX7[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.260 ns   ; regn:U_A|Q[4]         ; HEX7[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.239 ns   ; regn:U_A|Q[6]         ; HEX7[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.210 ns   ; regn:U_A|Q[5]         ; HEX7[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.205 ns   ; regn:U_B|Q[0]         ; HEX4[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.190 ns   ; regn:U_B|Q[2]         ; HEX4[4] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.188 ns   ; regn:U_B|Q[1]         ; HEX4[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.186 ns   ; regn:U_A|Q[3]         ; HEX6[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.185 ns   ; regn:U_B|Q[1]         ; HEX4[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.183 ns   ; regn:U_B|Q[1]         ; HEX4[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.181 ns   ; regn:U_B|Q[0]         ; HEX4[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.171 ns   ; regn:U_A|Q[1]         ; HEX6[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.170 ns   ; regn:U_A|Q[1]         ; HEX6[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.131 ns   ; regn:U_A|Q[2]         ; HEX6[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.124 ns   ; regn:U_A|Q[3]         ; HEX6[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.116 ns   ; regn:U_A|Q[4]         ; HEX7[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.112 ns   ; regn:U_A|Q[7]         ; HEX7[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.105 ns   ; regn:U_A|Q[5]         ; HEX7[5] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.092 ns   ; regn:U_A|Q[1]         ; HEX6[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.084 ns   ; regn:U_B|Q[2]         ; HEX4[3] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.065 ns   ; regn:U_B|Q[5]         ; HEX5[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.033 ns   ; regn:U_B|Q[5]         ; HEX5[6] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.027 ns   ; regn:U_B|Q[5]         ; HEX5[1] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.023 ns   ; regn:U_B|Q[4]         ; HEX5[0] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.020 ns   ; regn:U_B|Q[5]         ; HEX5[2] ; KEY[1]     ;
; N/A                                     ; None                                                ; 7.006 ns   ; regn:U_B|Q[6]         ; HEX5[6] ; KEY[1]     ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                       ;         ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------+---------+------------+


+-----------------------------------------------------------------------------+
; th                                                                          ;
+---------------+-------------+-----------+--------+---------------+----------+
; Minimum Slack ; Required th ; Actual th ; From   ; To            ; To Clock ;
+---------------+-------------+-----------+--------+---------------+----------+
; N/A           ; None        ; 0.827 ns  ; SW[11] ; regn:U_A|Q[3] ; KEY[1]   ;
; N/A           ; None        ; 0.650 ns  ; SW[12] ; regn:U_A|Q[4] ; KEY[1]   ;
; N/A           ; None        ; 0.609 ns  ; SW[10] ; regn:U_A|Q[2] ; KEY[1]   ;
; N/A           ; None        ; -0.437 ns ; SW[5]  ; regn:U_B|Q[5] ; KEY[1]   ;
; N/A           ; None        ; -0.621 ns ; SW[3]  ; regn:U_B|Q[3] ; KEY[1]   ;
; N/A           ; None        ; -0.648 ns ; SW[9]  ; regn:U_A|Q[1] ; KEY[1]   ;
; N/A           ; None        ; -0.729 ns ; SW[6]  ; regn:U_B|Q[6] ; KEY[1]   ;
; N/A           ; None        ; -0.747 ns ; SW[7]  ; regn:U_B|Q[7] ; KEY[1]   ;
; N/A           ; None        ; -0.748 ns ; SW[8]  ; regn:U_A|Q[0] ; KEY[1]   ;
; N/A           ; None        ; -0.895 ns ; SW[4]  ; regn:U_B|Q[4] ; KEY[1]   ;
; N/A           ; None        ; -0.903 ns ; SW[2]  ; regn:U_B|Q[2] ; KEY[1]   ;
; N/A           ; None        ; -0.930 ns ; SW[1]  ; regn:U_B|Q[1] ; KEY[1]   ;
; N/A           ; None        ; -0.930 ns ; SW[0]  ; regn:U_B|Q[0] ; KEY[1]   ;
; N/A           ; None        ; -3.349 ns ; SW[14] ; regn:U_A|Q[6] ; KEY[1]   ;
; N/A           ; None        ; -3.377 ns ; SW[15] ; regn:U_A|Q[7] ; KEY[1]   ;
; N/A           ; None        ; -3.409 ns ; SW[13] ; regn:U_A|Q[5] ; KEY[1]   ;
+---------------+-------------+-----------+--------+---------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 6.1 Build 201 11/27/2006 SJ Web Edition
    Info: Processing started: Thu May 03 10:55:49 2007
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off part3 -c part3 --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "KEY[1]" is an undefined clock
Info: Clock "KEY[1]" has Internal fmax of 382.85 MHz between source register "regn:U_B|Q[1]" and destination register "flipflop:U_Overflow|Q" (period= 2.612 ns)
    Info: + Longest register to register delay is 2.398 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X2_Y16_N5; Fanout = 9; REG Node = 'regn:U_B|Q[1]'
        Info: 2: + IC(0.516 ns) + CELL(0.414 ns) = 0.930 ns; Loc. = LCCOMB_X2_Y16_N12; Fanout = 2; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[1]~19'
        Info: 3: + IC(0.000 ns) + CELL(0.159 ns) = 1.089 ns; Loc. = LCCOMB_X2_Y16_N14; Fanout = 2; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[2]~21'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 1.160 ns; Loc. = LCCOMB_X2_Y16_N16; Fanout = 2; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[3]~23'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.231 ns; Loc. = LCCOMB_X2_Y16_N18; Fanout = 2; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[4]~25'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.302 ns; Loc. = LCCOMB_X2_Y16_N20; Fanout = 2; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[5]~27'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.373 ns; Loc. = LCCOMB_X2_Y16_N22; Fanout = 1; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[6]~29'
        Info: 8: + IC(0.000 ns) + CELL(0.410 ns) = 1.783 ns; Loc. = LCCOMB_X2_Y16_N24; Fanout = 3; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[7]~30'
        Info: 9: + IC(0.256 ns) + CELL(0.275 ns) = 2.314 ns; Loc. = LCCOMB_X2_Y16_N8; Fanout = 1; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|overflow'
        Info: 10: + IC(0.000 ns) + CELL(0.084 ns) = 2.398 ns; Loc. = LCFF_X2_Y16_N9; Fanout = 1; REG Node = 'flipflop:U_Overflow|Q'
        Info: Total cell delay = 1.626 ns ( 67.81 % )
        Info: Total interconnect delay = 0.772 ns ( 32.19 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "KEY[1]" to destination register is 2.605 ns
            Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_N23; Fanout = 1; CLK Node = 'KEY[1]'
            Info: 2: + IC(0.041 ns) + CELL(0.155 ns) = 1.038 ns; Loc. = CLKDELAYCTRL_G4; Fanout = 1; COMB Node = 'KEY[1]~clk_delay_ctrl'
            Info: 3: + IC(0.000 ns) + CELL(0.000 ns) = 1.038 ns; Loc. = CLKCTRL_G4; Fanout = 25; COMB Node = 'KEY[1]~clkctrl'
            Info: 4: + IC(1.030 ns) + CELL(0.537 ns) = 2.605 ns; Loc. = LCFF_X2_Y16_N9; Fanout = 1; REG Node = 'flipflop:U_Overflow|Q'
            Info: Total cell delay = 1.534 ns ( 58.89 % )
            Info: Total interconnect delay = 1.071 ns ( 41.11 % )
        Info: - Longest clock path from clock "KEY[1]" to source register is 2.605 ns
            Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_N23; Fanout = 1; CLK Node = 'KEY[1]'
            Info: 2: + IC(0.041 ns) + CELL(0.155 ns) = 1.038 ns; Loc. = CLKDELAYCTRL_G4; Fanout = 1; COMB Node = 'KEY[1]~clk_delay_ctrl'
            Info: 3: + IC(0.000 ns) + CELL(0.000 ns) = 1.038 ns; Loc. = CLKCTRL_G4; Fanout = 25; COMB Node = 'KEY[1]~clkctrl'
            Info: 4: + IC(1.030 ns) + CELL(0.537 ns) = 2.605 ns; Loc. = LCFF_X2_Y16_N5; Fanout = 9; REG Node = 'regn:U_B|Q[1]'
            Info: Total cell delay = 1.534 ns ( 58.89 % )
            Info: Total interconnect delay = 1.071 ns ( 41.11 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "regn:U_A|Q[5]" (data pin = "SW[13]", clock pin = "KEY[1]") is 3.639 ns
    Info: + Longest pin to register delay is 6.276 ns
        Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_T7; Fanout = 1; PIN Node = 'SW[13]'
        Info: 2: + IC(5.078 ns) + CELL(0.366 ns) = 6.276 ns; Loc. = LCFF_X1_Y16_N19; Fanout = 9; REG Node = 'regn:U_A|Q[5]'
        Info: Total cell delay = 1.198 ns ( 19.09 % )
        Info: Total interconnect delay = 5.078 ns ( 80.91 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "KEY[1]" to destination register is 2.601 ns
        Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_N23; Fanout = 1; CLK Node = 'KEY[1]'
        Info: 2: + IC(0.041 ns) + CELL(0.155 ns) = 1.038 ns; Loc. = CLKDELAYCTRL_G4; Fanout = 1; COMB Node = 'KEY[1]~clk_delay_ctrl'
        Info: 3: + IC(0.000 ns) + CELL(0.000 ns) = 1.038 ns; Loc. = CLKCTRL_G4; Fanout = 25; COMB Node = 'KEY[1]~clkctrl'
        Info: 4: + IC(1.026 ns) + CELL(0.537 ns) = 2.601 ns; Loc. = LCFF_X1_Y16_N19; Fanout = 9; REG Node = 'regn:U_A|Q[5]'
        Info: Total cell delay = 1.534 ns ( 58.98 % )
        Info: Total interconnect delay = 1.067 ns ( 41.02 % )
Info: tco from clock "KEY[1]" to destination pin "LEDR[6]" through register "regn:U_B|Q[1]" is 12.642 ns
    Info: + Longest clock path from clock "KEY[1]" to source register is 2.605 ns
        Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_N23; Fanout = 1; CLK Node = 'KEY[1]'
        Info: 2: + IC(0.041 ns) + CELL(0.155 ns) = 1.038 ns; Loc. = CLKDELAYCTRL_G4; Fanout = 1; COMB Node = 'KEY[1]~clk_delay_ctrl'
        Info: 3: + IC(0.000 ns) + CELL(0.000 ns) = 1.038 ns; Loc. = CLKCTRL_G4; Fanout = 25; COMB Node = 'KEY[1]~clkctrl'
        Info: 4: + IC(1.030 ns) + CELL(0.537 ns) = 2.605 ns; Loc. = LCFF_X2_Y16_N5; Fanout = 9; REG Node = 'regn:U_B|Q[1]'
        Info: Total cell delay = 1.534 ns ( 58.89 % )
        Info: Total interconnect delay = 1.071 ns ( 41.11 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 9.787 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X2_Y16_N5; Fanout = 9; REG Node = 'regn:U_B|Q[1]'
        Info: 2: + IC(0.516 ns) + CELL(0.414 ns) = 0.930 ns; Loc. = LCCOMB_X2_Y16_N12; Fanout = 2; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[1]~19'
        Info: 3: + IC(0.000 ns) + CELL(0.159 ns) = 1.089 ns; Loc. = LCCOMB_X2_Y16_N14; Fanout = 2; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[2]~21'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 1.160 ns; Loc. = LCCOMB_X2_Y16_N16; Fanout = 2; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[3]~23'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.231 ns; Loc. = LCCOMB_X2_Y16_N18; Fanout = 2; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[4]~25'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.302 ns; Loc. = LCCOMB_X2_Y16_N20; Fanout = 2; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[5]~27'
        Info: 7: + IC(0.000 ns) + CELL(0.410 ns) = 1.712 ns; Loc. = LCCOMB_X2_Y16_N22; Fanout = 2; COMB Node = 'lpm_add8:U_add8|lpm_add_sub:lpm_add_sub_component|add_sub_7kf:auto_generated|result_int[6]~28'
        Info: 8: + IC(5.277 ns) + CELL(2.798 ns) = 9.787 ns; Loc. = PIN_AD21; Fanout = 0; PIN Node = 'LEDR[6]'
        Info: Total cell delay = 3.994 ns ( 40.81 % )
        Info: Total interconnect delay = 5.793 ns ( 59.19 % )
Info: th for register "regn:U_A|Q[3]" (data pin = "SW[11]", clock pin = "KEY[1]") is 0.827 ns
    Info: + Longest clock path from clock "KEY[1]" to destination register is 2.601 ns
        Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_N23; Fanout = 1; CLK Node = 'KEY[1]'
        Info: 2: + IC(0.041 ns) + CELL(0.155 ns) = 1.038 ns; Loc. = CLKDELAYCTRL_G4; Fanout = 1; COMB Node = 'KEY[1]~clk_delay_ctrl'
        Info: 3: + IC(0.000 ns) + CELL(0.000 ns) = 1.038 ns; Loc. = CLKCTRL_G4; Fanout = 25; COMB Node = 'KEY[1]~clkctrl'
        Info: 4: + IC(1.026 ns) + CELL(0.537 ns) = 2.601 ns; Loc. = LCFF_X1_Y16_N13; Fanout = 9; REG Node = 'regn:U_A|Q[3]'
        Info: Total cell delay = 1.534 ns ( 58.98 % )
        Info: Total interconnect delay = 1.067 ns ( 41.02 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.040 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P1; Fanout = 1; PIN Node = 'SW[11]'
        Info: 2: + IC(0.675 ns) + CELL(0.366 ns) = 2.040 ns; Loc. = LCFF_X1_Y16_N13; Fanout = 9; REG Node = 'regn:U_A|Q[3]'
        Info: Total cell delay = 1.365 ns ( 66.91 % )
        Info: Total interconnect delay = 0.675 ns ( 33.09 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Allocated 112 megabytes of memory during processing
    Info: Processing ended: Thu May 03 10:55:50 2007
    Info: Elapsed time: 00:00:01


