[
    {
      "question": "паралелна MIMD архитектура със слабо взаимодейвите между процесорите би могла да се квалифицира като:",
      "options": ["ZUMA", "NUMA", "CC-NUMA", "UMA", "COMA", "нито едно от изброените"],
      "answer": ["NUMA", "CC-NUMA"]
    },
    {
      "question": "компютърната архитектура при която се използват независими памети за съхранение на програминия код и данните се нарича",
      "options": ["архитектура за паралелна обработка", "система с общо предназначение", "архитектура на фон Нойман", "принстънска архитектура", "харвардска архитектура"],
      "answer": ["харвардска архитектура"]
    },
    {
        "question": "Коя от изброените е компоент на BLADE сървър, изплозващ CC-NUMA архитектура",
        "options": ["нито едно от изброените", "chassis", "chip", "всяко от изборените", "node", "core", "blade", "cabinet" ],
        "answer": ["всяко от изборените"]
    },
    {
        "question": "ENIAC е изчислителна машин от първо поколение с основен електронен момпонет ",
        "options": ["електромеханично реле", "транзистор", "вакумна лампа", "кубит"],
        "answer": ["вакумна лампа"]
    },
     {
        "question": "коя ISA архитектура използва микропрограмен код при обработка на инструкците",
        "options": ["MISC", "RISC", "нито едно от изброените", "CISC"],
        "answer": ["CISC"]
    },
     {
        "question": "Single Function, Multiple data, Merge Result (SFMuDMeR) e технология която се отнася към",
        "options": ["вид шина за данни", "вид компютър", "вид памет за съхранение на инструкции", "вид паралелна изчислителна архитектура"],
        "answer": ["вид паралелна изчислителна архитектура"]
    },
     {
        "question": "идята за stored programing computing (компютри със съхранени програми) се базира на разработката на",
        "options": ["Конард Цузе", "Клод Шанън", "Джон Атаносов", "Джон Фон Нойман", "Алън Тюринг"],
        "answer": ["Конард Цузе", "Клод Шанън", "Алън Тюринг"]
    },
     {
        "question": "какъв метериал се използва основно при призводството на процесорите ",
        "options": ["SO_2", "NO_2", "SiO_2", "As_2 O_3", "CaO"],
        "answer": ["SiO_2"]
    } ,
     {
        "question": "при проектиране на чипове с много изчислиетелни ядра Cluster-on-Die (COD) архитектурата намира проложение при",
        "options": ["нито едно от изброените", "голям брой ядра (14-18+)", "среден брой ядра (10-12)", "разпределен брой ядра", "мялък брой ядра (4-8)"],
        "answer": ["голям брой ядра (14-18+)"]
    },
    {
        "question": "В класификацията на флин система която прилага една иструкция върху множество данни едновременно се означава като",
        "options": ["MISD", "нито едно от изброените", "SIMD", "MIMD", "SISD"],
        "answer": ["SIMD"]
    },
    {
        "question": "Колко призиводиделн и колко енргийно-ефективни ядра има в процесор intel i9-14900k ",
        "options": ["8P и 12e", "12P и 12e", "8P и 16e", "6P и 16e"],
        "answer": ["8P и 16e"]
    },
    {
        "question": "компютърната архитектура е понятие което обхваща",
        "options": ["нито едно от двете", "хардуера и софтуера", "хардуера", "софтуера"],
        "answer": ["хардуера и софтуера"]
    },
    {
        "question": "компютърната архитектура с работна честота 20МHz на тактовия генератор има дължина на една такт равна на",
        "options": ["500ns", "5micros", "5ns", "50ns"],
        "answer": ["50ns"]
    },
    {
        "question": "В програмен модел на C++ дорективите от вида #include *.h се обработват от",
        "options": ["нито едно от изброените", "binary executable", "preprocessor", "compiler", "linker"],
        "answer": ["preprocessor"]
    }
    ,
    {
        "question": "при кое от двете събития cache hit / cache miss централния процесор ще получи по бързо данните които е поискал за обработка",
        "options": ["времето е данакво", "cache hit", "cache miss"],
        "answer": ["cache hit"]
    }
    ,
    {
        "question": "при реалацията на поддръжка на multithreading в процесора се дублира",
        "options": ["захранването на ядрата", "шината за данни", "набора от регизстри и блока за управление", "кеш памет"],
        "answer": ["набора от регизстри и блока за управление"]
    }
    ,
    {
        "question": "коя от изброените политики за запис на данните в кеш памметта дава ай висока скорост на работа на цялата ситема ",
        "options": ["write-behind", "write-through", "нито едно от изброените", "няма разликав в скоростта", "write-back"],
        "answer": ["write-back"]
    }
    ,
    {
        "question": "системната шина в модифицираната архитектура на Фон Нойман (т.нар. система с общо предназначение - general purpose system) включва",
        "options": ["switching bus", "data bus", "addres bus", "нито едно от изброените", "extention bus", "control bus"],
        "answer": ["data bus","addres bus","control bus"]
    },
    {
        "question": "Шините са компоненти които ",
        "options": ["пренасят данните адреси на паметта и инструкции", "контролира потока на данни и управляват обработването на дадените инструкци", "съхраняват данни и инструкции преди обработка"],
        "answer": ["пренасят данните адреси на паметта и инструкции"]
    },
    {
        "question": "по какво технология са изработени процесорите на intel от 7-мо поколение (kabby lake)",
        "options": ["45nm", "5nm", "7nm", "22nm", "14nm"],
        "answer": ["14nm"]
    },
    {
        "question": "колко голямо е типичното времезакъснение при достъп на процесора до данни намиращи се в оперативната DRAM памет",
        "options": ["от 5 до 10 ms", "от 20 до 100 micros", "от 1 до 10ns", "от 60 до 100ns"],
        "answer": ["от 60 до 100ns"]
    },
    {
        "question": "по каква технология са изработени процесорите на intel от 7-мо поколение (kabby lake)",
        "options": ["45nm", "5nm", "7nm", "22nm", "14nm"],
        "answer": ["14nm"]
    }
]
