TimeQuest Timing Analyzer report for MegaRAM
Mon Feb 20 01:24:16 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'A[14]'
 13. Slow 1200mV 85C Model Setup: 'SLTSL_n'
 14. Slow 1200mV 85C Model Hold: 'A[14]'
 15. Slow 1200mV 85C Model Hold: 'SLTSL_n'
 16. Slow 1200mV 85C Model Recovery: 'A[0]'
 17. Slow 1200mV 85C Model Removal: 'A[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'SLTSL_n'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'A[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'A[14]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Slow 1200mV 85C Model Metastability Report
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'A[14]'
 39. Slow 1200mV 0C Model Setup: 'SLTSL_n'
 40. Slow 1200mV 0C Model Hold: 'A[14]'
 41. Slow 1200mV 0C Model Hold: 'SLTSL_n'
 42. Slow 1200mV 0C Model Recovery: 'A[0]'
 43. Slow 1200mV 0C Model Removal: 'A[0]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'SLTSL_n'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'A[0]'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'A[14]'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Slow 1200mV 0C Model Metastability Report
 58. Fast 1200mV 0C Model Setup Summary
 59. Fast 1200mV 0C Model Hold Summary
 60. Fast 1200mV 0C Model Recovery Summary
 61. Fast 1200mV 0C Model Removal Summary
 62. Fast 1200mV 0C Model Minimum Pulse Width Summary
 63. Fast 1200mV 0C Model Setup: 'A[14]'
 64. Fast 1200mV 0C Model Setup: 'SLTSL_n'
 65. Fast 1200mV 0C Model Hold: 'A[14]'
 66. Fast 1200mV 0C Model Hold: 'SLTSL_n'
 67. Fast 1200mV 0C Model Recovery: 'A[0]'
 68. Fast 1200mV 0C Model Removal: 'A[0]'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'SLTSL_n'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'A[0]'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'A[14]'
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Propagation Delay
 77. Minimum Propagation Delay
 78. Output Enable Times
 79. Minimum Output Enable Times
 80. Output Disable Times
 81. Minimum Output Disable Times
 82. Fast 1200mV 0C Model Metastability Report
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Progagation Delay
 89. Minimum Progagation Delay
 90. Board Trace Model Assignments
 91. Input Transition Times
 92. Slow Corner Signal Integrity Metrics
 93. Fast Corner Signal Integrity Metrics
 94. Setup Transfers
 95. Hold Transfers
 96. Recovery Transfers
 97. Removal Transfers
 98. Report TCCS
 99. Report RSKM
100. Unconstrained Paths
101. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MegaRAM                                                           ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; A[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[0] }    ;
; A[14]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[14] }   ;
; SLTSL_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SLTSL_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 232.77 MHz ; 232.77 MHz      ; A[14]      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; A[14]   ; -4.579 ; -26.896          ;
; SLTSL_n ; -0.025 ; -0.294           ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; A[14]   ; -0.612 ; -2.765          ;
; SLTSL_n ; -0.487 ; -10.446         ;
+---------+--------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; A[0]  ; 0.051 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; A[0]  ; -0.106 ; -0.106               ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; SLTSL_n ; -3.000 ; -27.000                        ;
; A[0]    ; -3.000 ; -4.000                         ;
; A[14]   ; -3.000 ; -3.000                         ;
+---------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'A[14]'                                                                         ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -4.579 ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.512     ; 4.266      ;
; -4.567 ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.512     ; 4.259      ;
; -4.443 ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.500     ; 4.142      ;
; -4.412 ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.397     ; 4.104      ;
; -4.391 ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.512     ; 4.083      ;
; -4.382 ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 4.080      ;
; -4.352 ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.500     ; 4.051      ;
; -4.351 ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 4.049      ;
; -4.332 ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.397     ; 4.024      ;
; -4.332 ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.407     ; 4.014      ;
; -4.320 ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.500     ; 4.019      ;
; -4.308 ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 4.006      ;
; -4.299 ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.502     ; 4.001      ;
; -4.292 ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.397     ; 3.984      ;
; -4.287 ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.407     ; 3.969      ;
; -4.249 ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.512     ; 3.934      ;
; -4.241 ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 3.937      ;
; -4.240 ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 3.874      ;
; -4.219 ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.502     ; 3.921      ;
; -4.214 ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.502     ; 3.911      ;
; -4.214 ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.397     ; 3.906      ;
; -4.210 ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.898      ;
; -4.202 ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.396     ; 3.895      ;
; -4.198 ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 3.901      ;
; -4.196 ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 3.894      ;
; -4.164 ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.396     ; 3.857      ;
; -4.154 ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.407     ; 3.836      ;
; -4.151 ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.396     ; 3.844      ;
; -4.148 ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.834      ;
; -4.144 ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 3.847      ;
; -4.124 ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.510     ; 3.813      ;
; -4.111 ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.396     ; 3.804      ;
; -4.101 ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.407     ; 3.783      ;
; -4.097 ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.407     ; 3.779      ;
; -4.087 ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.510     ; 3.776      ;
; -4.067 ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.512     ; 3.754      ;
; -4.033 ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.397     ; 3.725      ;
; -4.022 ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.502     ; 3.717      ;
; -4.011 ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.699      ;
; -3.975 ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.663      ;
; -3.966 ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.406     ; 3.649      ;
; -3.951 ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.510     ; 3.640      ;
; -3.945 ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.512     ; 3.637      ;
; -3.939 ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.396     ; 3.632      ;
; -3.929 ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.406     ; 3.612      ;
; -3.917 ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.500     ; 3.616      ;
; -3.885 ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.510     ; 3.574      ;
; -3.879 ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.567      ;
; -3.873 ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.502     ; 3.570      ;
; -3.853 ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 3.551      ;
; -3.845 ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 3.543      ;
; -3.842 ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.530      ;
; -3.822 ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.515      ;
; -3.785 ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.478      ;
; -3.783 ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.406     ; 3.466      ;
; -3.766 ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.502     ; 3.468      ;
; -3.763 ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.449      ;
; -3.749 ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.406     ; 3.432      ;
; -3.729 ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.555     ; 3.374      ;
; -3.722 ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 3.418      ;
; -3.705 ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 3.408      ;
; -3.688 ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.381      ;
; -3.685 ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.373      ;
; -3.682 ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.512     ; 3.367      ;
; -3.642 ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.512     ; 3.334      ;
; -3.592 ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.406     ; 3.275      ;
; -3.565 ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.502     ; 3.260      ;
; -3.537 ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.512     ; 3.224      ;
; -3.447 ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 3.145      ;
; -3.418 ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.510     ; 3.107      ;
; -3.393 ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 3.081      ;
; -3.386 ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.500     ; 3.085      ;
; -3.341 ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.397     ; 3.033      ;
; -3.306 ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.502     ; 3.003      ;
; -3.271 ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 2.974      ;
; -3.262 ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.501     ; 2.960      ;
; -3.258 ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 2.951      ;
; -3.240 ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.407     ; 2.922      ;
; -3.202 ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.502     ; 2.904      ;
; -3.186 ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.511     ; 2.874      ;
; -3.107 ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.396     ; 2.800      ;
; -3.044 ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.565     ; 2.679      ;
; -2.901 ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.406     ; 2.584      ;
; -2.590 ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.556     ; 2.234      ;
; -1.648 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.500        ; 4.243      ; 5.615      ;
; -1.528 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.500        ; 4.348      ; 5.485      ;
; -1.525 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.500        ; 4.244      ; 5.488      ;
; -1.280 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.500        ; 4.243      ; 5.242      ;
; -1.043 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.500        ; 4.189      ; 4.952      ;
; -1.037 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.500        ; 4.243      ; 4.997      ;
; -0.652 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 1.000        ; 4.243      ; 5.119      ;
; -0.647 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 1.000        ; 4.244      ; 5.110      ;
; -0.582 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 1.000        ; 4.348      ; 5.039      ;
; -0.444 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 1.000        ; 4.243      ; 4.906      ;
; -0.406 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.500        ; 4.245      ; 4.519      ;
; -0.351 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 1.000        ; 4.189      ; 4.760      ;
; -0.339 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 1.000        ; 4.243      ; 4.799      ;
; 0.632  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 1.000        ; 4.245      ; 3.981      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SLTSL_n'                                                                 ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.025 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.568      ; 5.068      ;
; -0.025 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.568      ; 5.068      ;
; -0.025 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.568      ; 5.068      ;
; -0.025 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.568      ; 5.068      ;
; -0.025 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.568      ; 5.068      ;
; -0.025 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.568      ; 5.068      ;
; -0.024 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.566      ; 5.065      ;
; -0.024 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.566      ; 5.065      ;
; -0.024 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.566      ; 5.065      ;
; -0.024 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.566      ; 5.065      ;
; -0.024 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.566      ; 5.065      ;
; -0.024 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.566      ; 5.065      ;
; 0.080  ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.557      ; 4.952      ;
; 0.080  ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.557      ; 4.952      ;
; 0.080  ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.557      ; 4.952      ;
; 0.080  ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.557      ; 4.952      ;
; 0.080  ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.557      ; 4.952      ;
; 0.080  ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.557      ; 4.952      ;
; 0.117  ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.566      ; 4.934      ;
; 0.117  ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.566      ; 4.934      ;
; 0.117  ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.566      ; 4.934      ;
; 0.117  ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.566      ; 4.934      ;
; 0.117  ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.566      ; 4.934      ;
; 0.117  ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.566      ; 4.934      ;
; 0.118  ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.558      ; 4.915      ;
; 0.118  ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.558      ; 4.915      ;
; 0.118  ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.558      ; 4.915      ;
; 0.118  ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.558      ; 4.915      ;
; 0.118  ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.558      ; 4.915      ;
; 0.118  ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.558      ; 4.915      ;
; 0.122  ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.568      ; 4.931      ;
; 0.122  ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.568      ; 4.931      ;
; 0.122  ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.568      ; 4.931      ;
; 0.122  ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.568      ; 4.931      ;
; 0.122  ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.568      ; 4.931      ;
; 0.122  ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.568      ; 4.931      ;
; 0.183  ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.557      ; 4.859      ;
; 0.183  ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.557      ; 4.859      ;
; 0.183  ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.557      ; 4.859      ;
; 0.183  ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.557      ; 4.859      ;
; 0.183  ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.557      ; 4.859      ;
; 0.183  ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.557      ; 4.859      ;
; 0.232  ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.558      ; 4.811      ;
; 0.232  ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.558      ; 4.811      ;
; 0.232  ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.558      ; 4.811      ;
; 0.232  ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.558      ; 4.811      ;
; 0.232  ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.558      ; 4.811      ;
; 0.232  ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.558      ; 4.811      ;
; 0.850  ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.568      ; 4.703      ;
; 0.850  ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.568      ; 4.703      ;
; 0.850  ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.568      ; 4.703      ;
; 0.850  ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.568      ; 4.703      ;
; 0.850  ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.568      ; 4.703      ;
; 0.850  ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.568      ; 4.703      ;
; 0.886  ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.566      ; 4.665      ;
; 0.886  ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.566      ; 4.665      ;
; 0.886  ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.566      ; 4.665      ;
; 0.886  ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.566      ; 4.665      ;
; 0.886  ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.566      ; 4.665      ;
; 0.886  ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.566      ; 4.665      ;
; 0.922  ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.568      ; 4.621      ;
; 0.922  ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.568      ; 4.621      ;
; 0.922  ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.568      ; 4.621      ;
; 0.922  ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.568      ; 4.621      ;
; 0.922  ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.568      ; 4.621      ;
; 0.922  ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.568      ; 4.621      ;
; 0.928  ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.566      ; 4.613      ;
; 0.928  ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.566      ; 4.613      ;
; 0.928  ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.566      ; 4.613      ;
; 0.928  ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.566      ; 4.613      ;
; 0.928  ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.566      ; 4.613      ;
; 0.928  ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.566      ; 4.613      ;
; 0.958  ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.557      ; 4.584      ;
; 0.958  ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.557      ; 4.584      ;
; 0.958  ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.557      ; 4.584      ;
; 0.958  ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.557      ; 4.584      ;
; 0.958  ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.557      ; 4.584      ;
; 0.958  ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.557      ; 4.584      ;
; 0.998  ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.557      ; 4.534      ;
; 0.998  ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.557      ; 4.534      ;
; 0.998  ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.557      ; 4.534      ;
; 0.998  ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.557      ; 4.534      ;
; 0.998  ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.557      ; 4.534      ;
; 0.998  ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.557      ; 4.534      ;
; 1.011  ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.558      ; 4.532      ;
; 1.011  ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.558      ; 4.532      ;
; 1.011  ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.558      ; 4.532      ;
; 1.011  ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.558      ; 4.532      ;
; 1.011  ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.558      ; 4.532      ;
; 1.011  ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.558      ; 4.532      ;
; 1.023  ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.558      ; 4.510      ;
; 1.023  ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.558      ; 4.510      ;
; 1.023  ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.558      ; 4.510      ;
; 1.023  ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.558      ; 4.510      ;
; 1.023  ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.558      ; 4.510      ;
; 1.023  ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.558      ; 4.510      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'A[14]'                                                                          ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.612 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.000        ; 4.404      ; 3.822      ;
; -0.481 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.000        ; 4.403      ; 3.922      ;
; -0.478 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.000        ; 4.511      ; 4.033      ;
; -0.404 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.000        ; 4.401      ; 3.997      ;
; -0.396 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.000        ; 4.402      ; 4.006      ;
; -0.394 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.000        ; 4.401      ; 4.007      ;
; 0.057  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.000        ; 4.345      ; 4.402      ;
; 0.237  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; -0.500       ; 4.511      ; 4.268      ;
; 0.269  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; -0.500       ; 4.403      ; 4.192      ;
; 0.292  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; -0.500       ; 4.401      ; 4.213      ;
; 0.352  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; -0.500       ; 4.402      ; 4.274      ;
; 0.359  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; -0.500       ; 4.401      ; 4.280      ;
; 0.408  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; -0.500       ; 4.404      ; 4.342      ;
; 0.787  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; -0.500       ; 4.345      ; 4.652      ;
; 2.173  ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.213     ; 2.000      ;
; 2.408  ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.055     ; 2.393      ;
; 2.505  ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.046     ; 2.499      ;
; 2.550  ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.221     ; 2.369      ;
; 2.607  ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.055     ; 2.592      ;
; 2.609  ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 2.484      ;
; 2.642  ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.057     ; 2.625      ;
; 2.653  ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.157     ; 2.536      ;
; 2.681  ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.157     ; 2.564      ;
; 2.681  ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.155     ; 2.566      ;
; 2.690  ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.156     ; 2.574      ;
; 2.718  ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 2.593      ;
; 2.739  ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.055     ; 2.724      ;
; 2.740  ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.154     ; 2.626      ;
; 2.755  ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.046     ; 2.749      ;
; 2.758  ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 2.633      ;
; 2.798  ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.047     ; 2.791      ;
; 2.806  ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.047     ; 2.799      ;
; 2.818  ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.163     ; 2.695      ;
; 2.828  ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.047     ; 2.821      ;
; 2.845  ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.046     ; 2.839      ;
; 2.851  ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 2.726      ;
; 2.859  ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.046     ; 2.853      ;
; 2.860  ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.046     ; 2.854      ;
; 2.865  ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.156     ; 2.749      ;
; 2.872  ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 2.747      ;
; 2.879  ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.057     ; 2.862      ;
; 2.880  ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 2.755      ;
; 2.881  ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 2.756      ;
; 2.882  ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.055     ; 2.867      ;
; 2.886  ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.046     ; 2.880      ;
; 2.906  ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.167     ; 2.779      ;
; 2.908  ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.057     ; 2.891      ;
; 2.928  ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.047     ; 2.921      ;
; 2.932  ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.157     ; 2.815      ;
; 2.934  ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.166     ; 2.808      ;
; 2.942  ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.047     ; 2.935      ;
; 2.944  ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.156     ; 2.828      ;
; 2.944  ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.156     ; 2.828      ;
; 2.946  ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.157     ; 2.829      ;
; 2.948  ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.155     ; 2.833      ;
; 2.952  ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.163     ; 2.829      ;
; 2.954  ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.157     ; 2.837      ;
; 2.966  ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 2.841      ;
; 2.970  ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.157     ; 2.853      ;
; 2.971  ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.057     ; 2.954      ;
; 2.972  ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.155     ; 2.857      ;
; 2.986  ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.156     ; 2.870      ;
; 2.991  ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.155     ; 2.876      ;
; 2.992  ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.057     ; 2.975      ;
; 2.996  ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.156     ; 2.880      ;
; 2.999  ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.057     ; 2.982      ;
; 3.001  ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.156     ; 2.885      ;
; 3.009  ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.154     ; 2.895      ;
; 3.011  ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 2.886      ;
; 3.016  ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.055     ; 3.001      ;
; 3.018  ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.156     ; 2.902      ;
; 3.024  ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.154     ; 2.910      ;
; 3.025  ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.055     ; 3.010      ;
; 3.027  ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.154     ; 2.913      ;
; 3.028  ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.167     ; 2.901      ;
; 3.050  ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.154     ; 2.936      ;
; 3.056  ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.157     ; 2.939      ;
; 3.085  ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.155     ; 2.970      ;
; 3.101  ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.155     ; 2.986      ;
; 3.106  ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.163     ; 2.983      ;
; 3.119  ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 2.994      ;
; 3.123  ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.212     ; 2.951      ;
; 3.176  ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.167     ; 3.049      ;
; 3.176  ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.167     ; 3.049      ;
; 3.177  ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.167     ; 3.050      ;
; 3.197  ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.167     ; 3.070      ;
; 3.199  ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.164     ; 3.075      ;
; 3.212  ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.166     ; 3.086      ;
; 3.217  ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.047     ; 3.210      ;
; 3.219  ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.155     ; 3.104      ;
; 3.231  ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 3.106      ;
; 3.236  ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.163     ; 3.113      ;
; 3.238  ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.163     ; 3.115      ;
; 3.258  ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.165     ; 3.133      ;
; 3.276  ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.167     ; 3.149      ;
; 3.283  ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.156     ; 3.167      ;
; 3.486  ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.164     ; 3.362      ;
; 3.608  ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.223     ; 3.425      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SLTSL_n'                                                                  ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.487 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.745      ; 4.455      ;
; -0.487 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.745      ; 4.455      ;
; -0.487 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.745      ; 4.455      ;
; -0.487 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.745      ; 4.455      ;
; -0.487 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.745      ; 4.455      ;
; -0.487 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.745      ; 4.455      ;
; -0.462 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.744      ; 4.479      ;
; -0.462 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.744      ; 4.479      ;
; -0.462 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.744      ; 4.479      ;
; -0.462 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.744      ; 4.479      ;
; -0.462 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.744      ; 4.479      ;
; -0.462 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.744      ; 4.479      ;
; -0.455 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.745      ; 4.477      ;
; -0.455 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.745      ; 4.477      ;
; -0.455 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.745      ; 4.477      ;
; -0.455 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.745      ; 4.477      ;
; -0.455 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.745      ; 4.477      ;
; -0.455 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.745      ; 4.477      ;
; -0.404 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.744      ; 4.527      ;
; -0.404 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.744      ; 4.527      ;
; -0.404 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.744      ; 4.527      ;
; -0.404 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.744      ; 4.527      ;
; -0.404 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.744      ; 4.527      ;
; -0.404 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.744      ; 4.527      ;
; -0.399 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.754      ; 4.552      ;
; -0.399 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.754      ; 4.552      ;
; -0.399 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.754      ; 4.552      ;
; -0.399 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.754      ; 4.552      ;
; -0.399 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.754      ; 4.552      ;
; -0.399 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.754      ; 4.552      ;
; -0.393 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.755      ; 4.559      ;
; -0.393 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.755      ; 4.559      ;
; -0.393 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.755      ; 4.559      ;
; -0.393 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.755      ; 4.559      ;
; -0.393 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.755      ; 4.559      ;
; -0.393 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.755      ; 4.559      ;
; -0.337 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.754      ; 4.604      ;
; -0.337 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.754      ; 4.604      ;
; -0.337 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.754      ; 4.604      ;
; -0.337 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.754      ; 4.604      ;
; -0.337 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.754      ; 4.604      ;
; -0.337 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.754      ; 4.604      ;
; -0.301 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.755      ; 4.641      ;
; -0.301 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.755      ; 4.641      ;
; -0.301 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.755      ; 4.641      ;
; -0.301 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.755      ; 4.641      ;
; -0.301 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.755      ; 4.641      ;
; -0.301 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.755      ; 4.641      ;
; 0.326  ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.745      ; 4.758      ;
; 0.326  ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.745      ; 4.758      ;
; 0.326  ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.745      ; 4.758      ;
; 0.326  ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.745      ; 4.758      ;
; 0.326  ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.745      ; 4.758      ;
; 0.326  ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.745      ; 4.758      ;
; 0.372  ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.744      ; 4.803      ;
; 0.372  ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.744      ; 4.803      ;
; 0.372  ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.744      ; 4.803      ;
; 0.372  ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.744      ; 4.803      ;
; 0.372  ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.744      ; 4.803      ;
; 0.372  ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.744      ; 4.803      ;
; 0.413  ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.745      ; 4.855      ;
; 0.413  ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.745      ; 4.855      ;
; 0.413  ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.745      ; 4.855      ;
; 0.413  ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.745      ; 4.855      ;
; 0.413  ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.745      ; 4.855      ;
; 0.413  ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.745      ; 4.855      ;
; 0.432  ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.755      ; 4.874      ;
; 0.432  ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.755      ; 4.874      ;
; 0.432  ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.755      ; 4.874      ;
; 0.432  ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.755      ; 4.874      ;
; 0.432  ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.755      ; 4.874      ;
; 0.432  ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.755      ; 4.874      ;
; 0.434  ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.754      ; 4.875      ;
; 0.434  ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.754      ; 4.875      ;
; 0.434  ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.754      ; 4.875      ;
; 0.434  ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.754      ; 4.875      ;
; 0.434  ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.754      ; 4.875      ;
; 0.434  ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.754      ; 4.875      ;
; 0.450  ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.744      ; 4.891      ;
; 0.450  ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.744      ; 4.891      ;
; 0.450  ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.744      ; 4.891      ;
; 0.450  ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.744      ; 4.891      ;
; 0.450  ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.744      ; 4.891      ;
; 0.450  ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.744      ; 4.891      ;
; 0.551  ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.754      ; 5.002      ;
; 0.551  ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.754      ; 5.002      ;
; 0.551  ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.754      ; 5.002      ;
; 0.551  ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.754      ; 5.002      ;
; 0.551  ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.754      ; 5.002      ;
; 0.551  ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.754      ; 5.002      ;
; 0.553  ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.755      ; 5.005      ;
; 0.553  ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.755      ; 5.005      ;
; 0.553  ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.755      ; 5.005      ;
; 0.553  ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.755      ; 5.005      ;
; 0.553  ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.755      ; 5.005      ;
; 0.553  ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.755      ; 5.005      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'A[0]'                                                               ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 0.051 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.500        ; 2.547      ; 3.011      ;
; 0.754 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 1.000        ; 2.547      ; 2.808      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'A[0]'                                                                 ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -0.106 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.000        ; 2.652      ; 2.703      ;
; 0.606  ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; -0.500       ; 2.652      ; 2.915      ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SLTSL_n'                                                               ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n~input|o                 ;
; 0.254  ; 0.254        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en|datac            ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]|clk                 ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]|clk                 ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en|combout          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]|clk                 ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]|clk                 ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[2]|clk                 ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[3]|clk                 ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[4]|clk                 ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[5]|clk                 ;
; 0.265  ; 0.265        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|inclk[0] ;
; 0.265  ; 0.265        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n~input|i                 ;
; 0.504  ; 0.720        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; 0.504  ; 0.720        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; 0.504  ; 0.720        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; 0.504  ; 0.720        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; 0.504  ; 0.720        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; 0.504  ; 0.720        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; 0.505  ; 0.721        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'A[0]'                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; A[0]  ; Rise       ; A[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_mgram_we         ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we         ;
; 0.239  ; 0.239        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r~2|combout ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]~input|o       ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we|clk     ;
; 0.248  ; 0.248        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_r~2|datad   ;
; 0.265  ; 0.265        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r|datad     ;
; 0.274  ; 0.274        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_r|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]~input|i       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]~input|i       ;
; 0.518  ; 0.734        ; 0.216          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we         ;
; 0.724  ; 0.724        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_r|combout   ;
; 0.733  ; 0.733        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r|datad     ;
; 0.752  ; 0.752        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_r~2|datad   ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we|clk     ;
; 0.759  ; 0.759        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]~input|o       ;
; 0.761  ; 0.761        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r~2|combout ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'A[14]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; A[14] ; Rise       ; A[14]                             ;
; 0.223  ; 0.223        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[13]                   ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[0]                    ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[12]                   ;
; 0.226  ; 0.226        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|inclk[0] ;
; 0.226  ; 0.226        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|outclk   ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[6]                    ;
; 0.232  ; 0.232        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[14]                   ;
; 0.232  ; 0.232        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]                   ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[15]                   ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[16]                   ;
; 0.233  ; 0.233        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0|combout         ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[10]                   ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[11]                   ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[1]                    ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[2]                    ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[3]                    ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[4]                    ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[5]                    ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[7]                    ;
; 0.235  ; 0.235        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[9]                    ;
; 0.236  ; 0.236        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[8]                    ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]~input|o                     ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]~0|datad           ;
; 0.243  ; 0.243        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[13]|datad             ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[0]|datad              ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[12]|datad             ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[6]|datad              ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[14]|datad             ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]|datad             ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[15]|datad             ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[16]|datad             ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[18]|datac             ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[10]|datad             ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[11]|datad             ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]                   ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[1]|datad              ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[2]|datad              ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[3]|datad              ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[4]|datad              ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[5]|datad              ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[7]|datad              ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[9]|datad              ;
; 0.256  ; 0.256        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[8]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]~input|i                     ;
; 0.741  ; 0.741        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[10]|datad             ;
; 0.741  ; 0.741        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[8]|datad              ;
; 0.741  ; 0.741        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[9]|datad              ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[11]|datad             ;
; 0.742  ; 0.742        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]                   ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[1]|datad              ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[2]|datad              ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[3]|datad              ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[4]|datad              ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[5]|datad              ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[7]|datad              ;
; 0.743  ; 0.743        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[18]|datac             ;
; 0.744  ; 0.744        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]|datad             ;
; 0.745  ; 0.745        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[14]|datad             ;
; 0.745  ; 0.745        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[15]|datad             ;
; 0.745  ; 0.745        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[16]|datad             ;
; 0.750  ; 0.750        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[6]|datad              ;
; 0.751  ; 0.751        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[0]|datad              ;
; 0.751  ; 0.751        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[12]|datad             ;
; 0.755  ; 0.755        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[13]|datad             ;
; 0.757  ; 0.757        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]~0|datad           ;
; 0.759  ; 0.759        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]~input|o                     ;
; 0.761  ; 0.761        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[10]                   ;
; 0.761  ; 0.761        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[8]                    ;
; 0.761  ; 0.761        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[9]                    ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[11]                   ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[1]                    ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[2]                    ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[3]                    ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[4]                    ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[5]                    ;
; 0.762  ; 0.762        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[7]                    ;
; 0.764  ; 0.764        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]                   ;
; 0.765  ; 0.765        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[14]                   ;
; 0.765  ; 0.765        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[15]                   ;
; 0.765  ; 0.765        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[16]                   ;
; 0.766  ; 0.766        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0|combout         ;
; 0.770  ; 0.770        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[6]                    ;
; 0.771  ; 0.771        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[0]                    ;
; 0.771  ; 0.771        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[12]                   ;
; 0.772  ; 0.772        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|inclk[0] ;
; 0.772  ; 0.772        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|outclk   ;
; 0.775  ; 0.775        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[13]                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; A[*]      ; A[14]      ; 4.447  ; 4.946 ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.338  ; 0.876 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 0.613  ; 1.199 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 0.709  ; 1.225 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 0.683  ; 1.294 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 0.696  ; 1.280 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 0.539  ; 1.114 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 0.513  ; 1.036 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 0.800  ; 1.324 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 0.510  ; 1.027 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 0.613  ; 1.116 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 0.636  ; 1.178 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 0.640  ; 1.166 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 0.822  ; 1.345 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; 4.447  ; 4.946 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 1.632  ; 2.128 ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 3.633  ; 4.074 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 3.516  ; 3.971 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.120  ; 0.353 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 2.976  ; 3.496 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 3.385  ; 3.830 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 3.188  ; 3.731 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 2.252  ; 2.813 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 2.794  ; 3.297 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 2.859  ; 3.318 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 3.474  ; 3.930 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 3.492  ; 3.934 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 3.489  ; 3.908 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 3.516  ; 3.971 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 3.278  ; 3.742 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 2.399  ; 2.887 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 1.417  ; 2.024 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.038  ; 0.485 ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 1.221  ; 1.759 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.495  ; 1.056 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.310 ; 0.287 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.315  ; 0.882 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.422 ; 0.082 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.495  ; 1.056 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 0.426  ; 1.008 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 0.268  ; 0.883 ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.582  ; 0.243  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.582  ; 0.062  ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 0.318  ; -0.240 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 0.227  ; -0.264 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 0.391  ; -0.206 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 0.240  ; -0.322 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 0.392  ; -0.161 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 0.410  ; -0.088 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 0.140  ; -0.363 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 0.559  ; 0.052  ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 0.322  ; -0.161 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 0.455  ; -0.061 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 0.409  ; -0.092 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 0.114  ; -0.384 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; -1.340 ; -1.889 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.481  ; 0.243  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 0.384  ; -0.135 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.447  ; 0.144  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.425  ; 0.144  ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -2.315 ; -2.874 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -2.706 ; -3.193 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -2.518 ; -3.098 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -1.620 ; -2.217 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -2.140 ; -2.681 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -2.202 ; -2.702 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -2.792 ; -3.290 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -2.810 ; -3.294 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -2.805 ; -3.268 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -2.833 ; -3.328 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -2.603 ; -3.109 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.761 ; -2.287 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -0.611 ; -1.168 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.447  ; 0.047  ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; -0.118 ; -0.629 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 1.461  ; 0.969  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 0.932  ; 0.358  ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.899  ; 0.355  ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 1.461  ; 0.969  ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.644  ; 0.090  ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 0.861  ; 0.306  ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 0.603  ; 0.029  ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 5.353  ; 5.425  ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 6.877  ; 6.711  ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 6.877  ; 6.662  ; Rise       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 6.371  ; 6.711  ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 5.263  ; 5.668  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 5.353  ; 5.425  ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 6.877  ; 6.711  ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 6.877  ; 6.662  ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 6.371  ; 6.711  ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 5.263  ; 5.668  ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 8.435  ; 8.315  ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 7.122  ; 6.976  ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 7.016  ; 6.874  ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 6.996  ; 6.855  ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 6.962  ; 6.824  ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 7.243  ; 7.097  ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 8.435  ; 8.315  ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 8.224  ; 8.090  ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 7.991  ; 7.851  ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 8.014  ; 7.913  ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 8.386  ; 8.232  ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 7.171  ; 7.023  ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 7.250  ; 7.112  ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 6.886  ; 6.746  ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 7.344  ; 7.194  ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 6.902  ; 6.764  ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 8.208  ; 8.080  ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.829  ; 7.700  ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 7.606  ; 7.480  ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 7.962  ; 7.873  ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 7.868  ; 7.946  ; Rise       ; A[14]           ;
; HEX0[*]        ; SLTSL_n    ; 11.144 ; 11.008 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 11.144 ; 11.008 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 11.087 ; 10.959 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 10.648 ; 10.532 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 10.687 ; 10.551 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 10.704 ; 10.438 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 10.675 ; 10.554 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 10.535 ; 10.650 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 10.937 ; 10.830 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 10.937 ; 10.830 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 10.881 ; 10.826 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 10.704 ; 10.723 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 10.935 ; 10.797 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 10.905 ; 10.634 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 10.775 ; 10.624 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 10.504 ; 10.578 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 10.625 ; 10.537 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 10.324 ; 10.240 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 10.352 ; 10.223 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 10.625 ; 10.410 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 10.374 ; 10.317 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 10.285 ; 10.371 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 10.366 ; 10.340 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 10.408 ; 10.537 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 10.883 ; 10.780 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 10.458 ; 10.311 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 10.820 ; 10.648 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 10.264 ; 10.327 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 10.444 ; 10.297 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 10.852 ; 10.546 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 10.883 ; 10.578 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 10.631 ; 10.780 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 9.901  ; 9.417  ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 9.901  ; 9.417  ; Rise       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 8.852  ; 9.380  ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.843  ; 7.487  ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 7.744  ; 8.337  ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 9.901  ; 9.417  ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 9.901  ; 9.417  ; Fall       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 8.852  ; 9.380  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.843  ; 7.487  ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 7.744  ; 8.337  ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 5.239  ; 5.314  ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 5.872  ; 6.211  ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 6.718  ; 6.506  ; Rise       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 5.872  ; 6.211  ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 4.798  ; 5.199  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 5.239  ; 5.314  ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 5.872  ; 6.211  ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 6.718  ; 6.506  ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 5.872  ; 6.211  ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 4.798  ; 5.199  ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 6.708  ; 6.569  ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 6.936  ; 6.790  ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 6.835  ; 6.693  ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 6.815  ; 6.675  ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 6.783  ; 6.645  ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 7.052  ; 6.907  ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 8.196  ; 8.075  ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 7.993  ; 7.859  ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 7.770  ; 7.630  ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 7.792  ; 7.690  ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 8.148  ; 7.996  ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 6.982  ; 6.835  ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 7.058  ; 6.920  ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 6.708  ; 6.569  ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 7.148  ; 6.999  ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 6.723  ; 6.585  ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 7.980  ; 7.852  ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.615  ; 7.487  ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 7.400  ; 7.274  ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 7.744  ; 7.653  ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 7.648  ; 7.728  ; Rise       ; A[14]           ;
; HEX0[*]        ; SLTSL_n    ; 9.458  ; 9.462  ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 10.082 ; 9.918  ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 10.027 ; 9.870  ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 9.807  ; 9.462  ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 9.625  ; 9.474  ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 9.643  ; 9.694  ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 9.625  ; 9.673  ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 9.458  ; 9.602  ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 9.086  ; 9.219  ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 9.501  ; 9.365  ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 9.502  ; 9.508  ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 9.444  ; 9.321  ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 9.471  ; 9.360  ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 9.446  ; 9.324  ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 9.371  ; 9.229  ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 9.086  ; 9.219  ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 8.912  ; 8.776  ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 8.912  ; 8.776  ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 8.941  ; 8.909  ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 9.170  ; 9.079  ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 8.940  ; 8.842  ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 8.992  ; 8.899  ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 8.983  ; 8.868  ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 8.986  ; 9.118  ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 9.663  ; 9.539  ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 9.678  ; 9.554  ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 10.055 ; 9.910  ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 9.680  ; 9.565  ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 9.663  ; 9.539  ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 10.062 ; 9.916  ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 10.092 ; 9.947  ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 9.890  ; 10.043 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 8.545  ; 9.079  ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 9.627  ; 9.145  ; Rise       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 8.545  ; 9.079  ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.663  ; 7.299  ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 7.471  ; 8.067  ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 8.545  ; 9.079  ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 9.627  ; 9.145  ; Fall       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 8.545  ; 9.079  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.663  ; 7.299  ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 7.471  ; 8.067  ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n    ;        ; 9.057  ; 9.906  ;        ;
; A[1]       ; LEDG[6]     ; 10.509 ;        ;        ; 11.215 ;
; A[1]       ; LEDG[7]     ;        ; 10.343 ; 10.924 ;        ;
; A[1]       ; U1OE_n      ;        ; 9.300  ; 9.816  ;        ;
; A[2]       ; BUSDIR_n    ;        ; 9.073  ; 9.836  ;        ;
; A[2]       ; LEDG[6]     ; 10.525 ;        ;        ; 11.145 ;
; A[2]       ; LEDG[7]     ;        ; 10.359 ; 10.854 ;        ;
; A[2]       ; U1OE_n      ;        ; 9.316  ; 9.746  ;        ;
; A[3]       ; BUSDIR_n    ;        ; 9.070  ; 9.957  ;        ;
; A[3]       ; LEDG[6]     ; 10.522 ;        ;        ; 11.266 ;
; A[3]       ; LEDG[7]     ;        ; 10.356 ; 10.975 ;        ;
; A[3]       ; U1OE_n      ;        ; 9.313  ; 9.867  ;        ;
; A[4]       ; BUSDIR_n    ; 8.886  ;        ;        ; 9.244  ;
; A[4]       ; LEDG[6]     ;        ; 10.195 ; 10.696 ;        ;
; A[4]       ; LEDG[7]     ; 9.904  ;        ;        ; 10.530 ;
; A[4]       ; U1OE_n      ; 8.796  ;        ;        ; 9.487  ;
; A[5]       ; BUSDIR_n    ; 8.550  ;        ;        ; 8.893  ;
; A[5]       ; LEDG[6]     ;        ; 9.859  ; 10.345 ;        ;
; A[5]       ; LEDG[7]     ; 9.568  ;        ;        ; 10.179 ;
; A[5]       ; U1OE_n      ; 8.460  ;        ;        ; 9.136  ;
; A[6]       ; BUSDIR_n    ; 8.386  ;        ;        ; 8.686  ;
; A[6]       ; LEDG[6]     ;        ; 9.695  ; 10.138 ;        ;
; A[6]       ; LEDG[7]     ; 9.404  ;        ;        ; 9.972  ;
; A[6]       ; U1OE_n      ; 8.296  ;        ;        ; 8.929  ;
; A[7]       ; BUSDIR_n    ;        ; 9.055  ; 9.794  ;        ;
; A[7]       ; LEDG[6]     ; 10.507 ;        ;        ; 11.103 ;
; A[7]       ; LEDG[7]     ;        ; 10.341 ; 10.812 ;        ;
; A[7]       ; U1OE_n      ;        ; 9.298  ; 9.704  ;        ;
; D[0]       ; SRAM_DQ[0]  ; 5.879  ;        ;        ; 6.295  ;
; D[1]       ; SRAM_DQ[1]  ; 5.847  ;        ;        ; 6.260  ;
; D[2]       ; SRAM_DQ[2]  ; 6.261  ;        ;        ; 6.620  ;
; D[3]       ; SRAM_DQ[3]  ; 6.204  ;        ;        ; 6.689  ;
; D[4]       ; SRAM_DQ[4]  ; 6.024  ;        ;        ; 6.442  ;
; D[5]       ; SRAM_DQ[5]  ; 5.477  ;        ;        ; 5.848  ;
; D[6]       ; SRAM_DQ[6]  ; 5.860  ;        ;        ; 6.292  ;
; D[7]       ; SRAM_DQ[7]  ; 5.819  ;        ;        ; 6.231  ;
; IORQ_n     ; BUSDIR_n    ; 7.845  ;        ;        ; 8.169  ;
; IORQ_n     ; LEDG[6]     ;        ; 9.154  ; 9.621  ;        ;
; IORQ_n     ; LEDG[7]     ; 8.863  ;        ;        ; 9.455  ;
; IORQ_n     ; U1OE_n      ; 7.755  ;        ;        ; 8.412  ;
; KEY[0]     ; LEDG[8]     ; 10.282 ; 10.208 ; 10.728 ; 10.728 ;
; KEY[0]     ; LEDG[9]     ;        ; 10.284 ; 10.866 ;        ;
; KEY[0]     ; WAIT_n      ; 7.694  ; 7.592  ; 8.320  ; 8.320  ;
; M1_n       ; BUSDIR_n    ;        ; 8.149  ; 8.812  ;        ;
; M1_n       ; LEDG[6]     ; 9.601  ;        ;        ; 10.121 ;
; M1_n       ; LEDG[7]     ;        ; 9.435  ; 9.830  ;        ;
; M1_n       ; U1OE_n      ;        ; 8.392  ; 8.722  ;        ;
; MREQ_n     ; D[0]        ; 7.790  ; 7.688  ; 8.279  ; 8.279  ;
; MREQ_n     ; D[1]        ; 7.715  ; 7.613  ; 8.264  ; 8.264  ;
; MREQ_n     ; D[2]        ; 7.264  ; 7.162  ; 7.816  ; 7.816  ;
; MREQ_n     ; D[3]        ; 7.798  ; 7.696  ; 8.282  ; 8.282  ;
; MREQ_n     ; D[4]        ; 7.767  ; 7.665  ; 8.252  ; 8.252  ;
; MREQ_n     ; D[5]        ; 7.809  ; 7.707  ; 8.297  ; 8.297  ;
; MREQ_n     ; D[6]        ; 7.771  ; 7.669  ; 8.255  ; 8.255  ;
; MREQ_n     ; D[7]        ; 7.801  ; 7.699  ; 8.284  ; 8.284  ;
; RD_n       ; BUSDIR_n    ; 7.763  ;        ;        ; 8.216  ;
; RD_n       ; D[0]        ; 7.667  ; 7.565  ; 8.219  ; 8.219  ;
; RD_n       ; D[1]        ; 7.592  ; 7.490  ; 8.204  ; 8.204  ;
; RD_n       ; D[2]        ; 7.141  ; 7.039  ; 7.756  ; 7.756  ;
; RD_n       ; D[3]        ; 7.675  ; 7.573  ; 8.222  ; 8.222  ;
; RD_n       ; D[4]        ; 7.644  ; 7.542  ; 8.192  ; 8.192  ;
; RD_n       ; D[5]        ; 7.686  ; 7.584  ; 8.237  ; 8.237  ;
; RD_n       ; D[6]        ; 7.648  ; 7.546  ; 8.195  ; 8.195  ;
; RD_n       ; D[7]        ; 7.678  ; 7.576  ; 8.224  ; 8.224  ;
; RD_n       ; LEDG[6]     ;        ; 9.072  ; 9.668  ;        ;
; RD_n       ; LEDG[7]     ; 8.781  ;        ;        ; 9.502  ;
; RD_n       ; SRAM_OE_N   ; 6.222  ;        ;        ; 6.671  ;
; RD_n       ; U1OE_n      ; 7.673  ;        ;        ; 8.459  ;
; RESET_n    ; LEDG[8]     ; 7.285  ; 7.211  ; 7.422  ; 7.422  ;
; RESET_n    ; LEDG[9]     ;        ; 7.287  ; 7.560  ;        ;
; RESET_n    ; WAIT_n      ; 4.697  ; 4.595  ; 5.014  ; 5.014  ;
; SRAM_DQ[0] ; D[0]        ; 6.301  ;        ;        ; 6.686  ;
; SRAM_DQ[1] ; D[1]        ; 5.760  ;        ;        ; 6.149  ;
; SRAM_DQ[2] ; D[2]        ; 5.833  ;        ;        ; 6.245  ;
; SRAM_DQ[3] ; D[3]        ; 5.869  ;        ;        ; 6.282  ;
; SRAM_DQ[4] ; D[4]        ; 5.697  ;        ;        ; 6.060  ;
; SRAM_DQ[5] ; D[5]        ; 5.476  ;        ;        ; 5.844  ;
; SRAM_DQ[6] ; D[6]        ; 5.743  ;        ;        ; 6.129  ;
; SRAM_DQ[7] ; D[7]        ; 5.888  ;        ;        ; 6.311  ;
; SW[9]      ; D[0]        ; 8.180  ; 8.180  ; 8.799  ; 8.697  ;
; SW[9]      ; D[1]        ; 8.165  ; 8.165  ; 8.724  ; 8.622  ;
; SW[9]      ; D[2]        ; 7.717  ; 7.717  ; 8.273  ; 8.171  ;
; SW[9]      ; D[3]        ; 8.183  ; 8.183  ; 8.807  ; 8.705  ;
; SW[9]      ; D[4]        ; 8.153  ; 8.153  ; 8.776  ; 8.674  ;
; SW[9]      ; D[5]        ; 8.198  ; 8.198  ; 8.818  ; 8.716  ;
; SW[9]      ; D[6]        ; 8.156  ; 8.156  ; 8.780  ; 8.678  ;
; SW[9]      ; D[7]        ; 8.185  ; 8.185  ; 8.810  ; 8.708  ;
; SW[9]      ; LEDG[5]     ; 10.079 ;        ;        ; 10.689 ;
; SW[9]      ; LEDG[7]     ;        ; 9.558  ; 10.124 ;        ;
; SW[9]      ; SRAM_CE_N   ;        ; 7.665  ; 8.115  ;        ;
; SW[9]      ; SRAM_DQ[0]  ; 7.812  ; 7.812  ; 8.399  ; 8.297  ;
; SW[9]      ; SRAM_DQ[1]  ; 7.802  ; 7.802  ; 8.389  ; 8.287  ;
; SW[9]      ; SRAM_DQ[2]  ; 8.312  ; 8.312  ; 8.897  ; 8.795  ;
; SW[9]      ; SRAM_DQ[3]  ; 7.818  ; 7.818  ; 8.397  ; 8.295  ;
; SW[9]      ; SRAM_DQ[4]  ; 8.054  ; 8.054  ; 8.625  ; 8.523  ;
; SW[9]      ; SRAM_DQ[5]  ; 8.423  ; 8.423  ; 9.036  ; 8.934  ;
; SW[9]      ; SRAM_DQ[6]  ; 8.064  ; 8.064  ; 8.635  ; 8.533  ;
; SW[9]      ; SRAM_DQ[7]  ; 8.074  ; 8.074  ; 8.645  ; 8.543  ;
; SW[9]      ; U1OE_n      ;        ; 8.515  ; 9.016  ;        ;
; WR_n       ; LEDG[7]     ; 7.927  ;        ;        ; 8.613  ;
; WR_n       ; SRAM_DQ[0]  ; 7.180  ; 7.078  ; 7.770  ; 7.770  ;
; WR_n       ; SRAM_DQ[1]  ; 7.170  ; 7.068  ; 7.760  ; 7.760  ;
; WR_n       ; SRAM_DQ[2]  ; 7.678  ; 7.576  ; 8.270  ; 8.270  ;
; WR_n       ; SRAM_DQ[3]  ; 7.178  ; 7.076  ; 7.776  ; 7.776  ;
; WR_n       ; SRAM_DQ[4]  ; 7.406  ; 7.304  ; 8.012  ; 8.012  ;
; WR_n       ; SRAM_DQ[5]  ; 7.817  ; 7.715  ; 8.381  ; 8.381  ;
; WR_n       ; SRAM_DQ[6]  ; 7.416  ; 7.314  ; 8.022  ; 8.022  ;
; WR_n       ; SRAM_DQ[7]  ; 7.426  ; 7.324  ; 8.032  ; 8.032  ;
; WR_n       ; SRAM_WE_N   ; 5.881  ;        ;        ; 6.293  ;
; WR_n       ; U1OE_n      ; 6.819  ;        ;        ; 7.570  ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+-------------+--------+-------+--------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR     ; FF     ;
+------------+-------------+--------+-------+--------+--------+
; A[1]       ; BUSDIR_n    ;        ; 8.789 ; 9.618  ;        ;
; A[1]       ; LEDG[6]     ; 10.193 ;       ;        ; 10.885 ;
; A[1]       ; LEDG[7]     ;        ; 9.686 ; 10.251 ;        ;
; A[1]       ; U1OE_n      ;        ; 8.674 ; 9.177  ;        ;
; A[2]       ; BUSDIR_n    ;        ; 8.803 ; 9.550  ;        ;
; A[2]       ; LEDG[6]     ; 10.207 ;       ;        ; 10.817 ;
; A[2]       ; LEDG[7]     ;        ; 9.700 ; 10.183 ;        ;
; A[2]       ; U1OE_n      ;        ; 8.688 ; 9.109  ;        ;
; A[3]       ; BUSDIR_n    ;        ; 8.800 ; 9.666  ;        ;
; A[3]       ; LEDG[6]     ; 10.204 ;       ;        ; 10.933 ;
; A[3]       ; LEDG[7]     ;        ; 9.697 ; 10.299 ;        ;
; A[3]       ; U1OE_n      ;        ; 8.685 ; 9.225  ;        ;
; A[4]       ; BUSDIR_n    ; 8.628  ;       ;        ; 8.980  ;
; A[4]       ; LEDG[6]     ;        ; 9.895 ; 10.384 ;        ;
; A[4]       ; LEDG[7]     ; 9.261  ;       ;        ; 9.877  ;
; A[4]       ; U1OE_n      ; 8.187  ;       ;        ; 8.865  ;
; A[5]       ; BUSDIR_n    ; 8.305  ;       ;        ; 8.642  ;
; A[5]       ; LEDG[6]     ;        ; 9.572 ; 10.046 ;        ;
; A[5]       ; LEDG[7]     ; 8.938  ;       ;        ; 9.539  ;
; A[5]       ; U1OE_n      ; 7.864  ;       ;        ; 8.527  ;
; A[6]       ; BUSDIR_n    ; 8.147  ;       ;        ; 8.443  ;
; A[6]       ; LEDG[6]     ;        ; 9.414 ; 9.847  ;        ;
; A[6]       ; LEDG[7]     ; 8.780  ;       ;        ; 9.340  ;
; A[6]       ; U1OE_n      ; 7.706  ;       ;        ; 8.328  ;
; A[7]       ; BUSDIR_n    ;        ; 8.787 ; 9.510  ;        ;
; A[7]       ; LEDG[6]     ; 10.191 ;       ;        ; 10.777 ;
; A[7]       ; LEDG[7]     ;        ; 9.684 ; 10.143 ;        ;
; A[7]       ; U1OE_n      ;        ; 8.672 ; 9.069  ;        ;
; D[0]       ; SRAM_DQ[0]  ; 5.743  ;       ;        ; 6.148  ;
; D[1]       ; SRAM_DQ[1]  ; 5.711  ;       ;        ; 6.114  ;
; D[2]       ; SRAM_DQ[2]  ; 6.108  ;       ;        ; 6.460  ;
; D[3]       ; SRAM_DQ[3]  ; 6.055  ;       ;        ; 6.527  ;
; D[4]       ; SRAM_DQ[4]  ; 5.880  ;       ;        ; 6.287  ;
; D[5]       ; SRAM_DQ[5]  ; 5.357  ;       ;        ; 5.719  ;
; D[6]       ; SRAM_DQ[6]  ; 5.722  ;       ;        ; 6.144  ;
; D[7]       ; SRAM_DQ[7]  ; 5.684  ;       ;        ; 6.086  ;
; IORQ_n     ; BUSDIR_n    ; 7.631  ;       ;        ; 7.949  ;
; IORQ_n     ; LEDG[6]     ;        ; 8.898 ; 9.353  ;        ;
; IORQ_n     ; LEDG[7]     ; 8.264  ;       ;        ; 8.846  ;
; IORQ_n     ; U1OE_n      ; 7.190  ;       ;        ; 7.834  ;
; KEY[0]     ; LEDG[8]     ; 9.815  ; 9.711 ; 10.147 ; 10.147 ;
; KEY[0]     ; LEDG[9]     ;        ; 9.983 ; 10.555 ;        ;
; KEY[0]     ; WAIT_n      ; 7.305  ; 7.209 ; 7.818  ; 7.818  ;
; M1_n       ; BUSDIR_n    ;        ; 7.918 ; 8.571  ;        ;
; M1_n       ; LEDG[6]     ; 9.322  ;       ;        ; 9.838  ;
; M1_n       ; LEDG[7]     ;        ; 8.815 ; 9.204  ;        ;
; M1_n       ; U1OE_n      ;        ; 7.803 ; 8.130  ;        ;
; MREQ_n     ; D[0]        ; 7.394  ; 7.298 ; 7.778  ; 7.778  ;
; MREQ_n     ; D[1]        ; 7.321  ; 7.225 ; 7.763  ; 7.763  ;
; MREQ_n     ; D[2]        ; 6.888  ; 6.792 ; 7.332  ; 7.332  ;
; MREQ_n     ; D[3]        ; 7.401  ; 7.305 ; 7.781  ; 7.781  ;
; MREQ_n     ; D[4]        ; 7.370  ; 7.274 ; 7.752  ; 7.752  ;
; MREQ_n     ; D[5]        ; 7.412  ; 7.316 ; 7.795  ; 7.795  ;
; MREQ_n     ; D[6]        ; 7.374  ; 7.278 ; 7.754  ; 7.754  ;
; MREQ_n     ; D[7]        ; 7.403  ; 7.307 ; 7.782  ; 7.782  ;
; RD_n       ; BUSDIR_n    ; 7.539  ;       ;        ; 7.964  ;
; RD_n       ; D[0]        ; 7.275  ; 7.179 ; 7.720  ; 7.720  ;
; RD_n       ; D[1]        ; 7.202  ; 7.106 ; 7.705  ; 7.705  ;
; RD_n       ; D[2]        ; 6.769  ; 6.673 ; 7.274  ; 7.274  ;
; RD_n       ; D[3]        ; 7.282  ; 7.186 ; 7.723  ; 7.723  ;
; RD_n       ; D[4]        ; 7.251  ; 7.155 ; 7.694  ; 7.694  ;
; RD_n       ; D[5]        ; 7.293  ; 7.197 ; 7.737  ; 7.737  ;
; RD_n       ; D[6]        ; 7.255  ; 7.159 ; 7.696  ; 7.696  ;
; RD_n       ; D[7]        ; 7.284  ; 7.188 ; 7.724  ; 7.724  ;
; RD_n       ; LEDG[6]     ;        ; 8.806 ; 9.368  ;        ;
; RD_n       ; LEDG[7]     ; 8.464  ;       ;        ; 9.168  ;
; RD_n       ; SRAM_OE_N   ; 6.074  ;       ;        ; 6.511  ;
; RD_n       ; U1OE_n      ; 7.390  ;       ;        ; 8.156  ;
; RESET_n    ; LEDG[8]     ; 6.941  ; 6.837 ; 6.978  ; 6.978  ;
; RESET_n    ; LEDG[9]     ;        ; 7.109 ; 7.386  ;        ;
; RESET_n    ; WAIT_n      ; 4.431  ; 4.335 ; 4.649  ; 4.649  ;
; SRAM_DQ[0] ; D[0]        ; 6.148  ;       ;        ; 6.524  ;
; SRAM_DQ[1] ; D[1]        ; 5.628  ;       ;        ; 6.008  ;
; SRAM_DQ[2] ; D[2]        ; 5.698  ;       ;        ; 6.100  ;
; SRAM_DQ[3] ; D[3]        ; 5.733  ;       ;        ; 6.136  ;
; SRAM_DQ[4] ; D[4]        ; 5.566  ;       ;        ; 5.921  ;
; SRAM_DQ[5] ; D[5]        ; 5.356  ;       ;        ; 5.715  ;
; SRAM_DQ[6] ; D[6]        ; 5.611  ;       ;        ; 5.987  ;
; SRAM_DQ[7] ; D[7]        ; 5.751  ;       ;        ; 6.163  ;
; SW[9]      ; D[0]        ; 7.677  ; 7.677 ; 8.376  ; 8.280  ;
; SW[9]      ; D[1]        ; 7.662  ; 7.662 ; 8.303  ; 8.207  ;
; SW[9]      ; D[2]        ; 7.231  ; 7.231 ; 7.870  ; 7.774  ;
; SW[9]      ; D[3]        ; 7.680  ; 7.680 ; 8.383  ; 8.287  ;
; SW[9]      ; D[4]        ; 7.651  ; 7.651 ; 8.352  ; 8.256  ;
; SW[9]      ; D[5]        ; 7.694  ; 7.694 ; 8.394  ; 8.298  ;
; SW[9]      ; D[6]        ; 7.653  ; 7.653 ; 8.356  ; 8.260  ;
; SW[9]      ; D[7]        ; 7.681  ; 7.681 ; 8.385  ; 8.289  ;
; SW[9]      ; LEDG[5]     ; 9.791  ;       ;        ; 10.380 ;
; SW[9]      ; LEDG[7]     ;        ; 9.243 ; 9.780  ;        ;
; SW[9]      ; SRAM_CE_N   ;        ; 7.463 ; 7.898  ;        ;
; SW[9]      ; SRAM_DQ[0]  ; 7.324  ; 7.324 ; 7.992  ; 7.896  ;
; SW[9]      ; SRAM_DQ[1]  ; 7.314  ; 7.314 ; 7.982  ; 7.886  ;
; SW[9]      ; SRAM_DQ[2]  ; 7.803  ; 7.803 ; 8.470  ; 8.374  ;
; SW[9]      ; SRAM_DQ[3]  ; 7.329  ; 7.329 ; 7.990  ; 7.894  ;
; SW[9]      ; SRAM_DQ[4]  ; 7.555  ; 7.555 ; 8.208  ; 8.112  ;
; SW[9]      ; SRAM_DQ[5]  ; 7.910  ; 7.910 ; 8.603  ; 8.507  ;
; SW[9]      ; SRAM_DQ[6]  ; 7.565  ; 7.565 ; 8.218  ; 8.122  ;
; SW[9]      ; SRAM_DQ[7]  ; 7.575  ; 7.575 ; 8.228  ; 8.132  ;
; SW[9]      ; U1OE_n      ;        ; 8.231 ; 8.706  ;        ;
; WR_n       ; LEDG[7]     ; 7.714  ;       ;        ; 8.391  ;
; WR_n       ; SRAM_DQ[0]  ; 6.807  ; 6.711 ; 7.290  ; 7.290  ;
; WR_n       ; SRAM_DQ[1]  ; 6.797  ; 6.701 ; 7.280  ; 7.280  ;
; WR_n       ; SRAM_DQ[2]  ; 7.285  ; 7.189 ; 7.769  ; 7.769  ;
; WR_n       ; SRAM_DQ[3]  ; 6.805  ; 6.709 ; 7.295  ; 7.295  ;
; WR_n       ; SRAM_DQ[4]  ; 7.023  ; 6.927 ; 7.521  ; 7.521  ;
; WR_n       ; SRAM_DQ[5]  ; 7.418  ; 7.322 ; 7.876  ; 7.876  ;
; WR_n       ; SRAM_DQ[6]  ; 7.033  ; 6.937 ; 7.531  ; 7.531  ;
; WR_n       ; SRAM_DQ[7]  ; 7.043  ; 6.947 ; 7.541  ; 7.541  ;
; WR_n       ; SRAM_WE_N   ; 5.744  ;       ;        ; 6.146  ;
; WR_n       ; U1OE_n      ; 6.640  ;       ;        ; 7.379  ;
+------------+-------------+--------+-------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 6.115 ; 6.115 ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 6.125 ; 6.125 ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 6.115 ; 6.115 ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 6.625 ; 6.625 ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 6.131 ; 6.131 ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 6.367 ; 6.367 ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 6.736 ; 6.736 ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 6.377 ; 6.377 ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 6.387 ; 6.387 ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 7.536 ; 7.536 ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 7.999 ; 7.999 ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 7.984 ; 7.984 ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 7.536 ; 7.536 ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 8.002 ; 8.002 ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 7.972 ; 7.972 ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 8.017 ; 8.017 ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 7.975 ; 7.975 ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 8.004 ; 8.004 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 7.847 ; 7.847 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 7.857 ; 7.857 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 7.847 ; 7.847 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 8.357 ; 8.357 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 7.863 ; 7.863 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 8.099 ; 8.099 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 8.468 ; 8.468 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 8.109 ; 8.109 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 8.119 ; 8.119 ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 7.536 ; 7.536 ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 7.999 ; 7.999 ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 7.984 ; 7.984 ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 7.536 ; 7.536 ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 8.002 ; 8.002 ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 7.972 ; 7.972 ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 8.017 ; 8.017 ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 7.975 ; 7.975 ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 8.004 ; 8.004 ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 7.847 ; 7.847 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 7.857 ; 7.857 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 7.847 ; 7.847 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 8.357 ; 8.357 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 7.863 ; 7.863 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 8.099 ; 8.099 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 8.468 ; 8.468 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 8.109 ; 8.109 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 8.119 ; 8.119 ; Fall       ; SLTSL_n         ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 5.680 ; 5.680 ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 5.690 ; 5.690 ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 5.680 ; 5.680 ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 6.169 ; 6.169 ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 5.695 ; 5.695 ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 5.921 ; 5.921 ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 6.276 ; 6.276 ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 5.931 ; 5.931 ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 5.941 ; 5.941 ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 7.064 ; 7.064 ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 7.510 ; 7.510 ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 7.495 ; 7.495 ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 7.064 ; 7.064 ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 7.513 ; 7.513 ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 7.484 ; 7.484 ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 7.527 ; 7.527 ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 7.486 ; 7.486 ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 7.514 ; 7.514 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 7.364 ; 7.364 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 7.374 ; 7.374 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 7.364 ; 7.364 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 7.853 ; 7.853 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 7.379 ; 7.379 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 7.605 ; 7.605 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.960 ; 7.960 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 7.615 ; 7.615 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 7.625 ; 7.625 ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 7.064 ; 7.064 ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 7.510 ; 7.510 ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 7.495 ; 7.495 ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 7.064 ; 7.064 ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 7.513 ; 7.513 ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 7.484 ; 7.484 ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 7.527 ; 7.527 ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 7.486 ; 7.486 ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 7.514 ; 7.514 ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 7.364 ; 7.364 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 7.374 ; 7.374 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 7.364 ; 7.364 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 7.853 ; 7.853 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 7.379 ; 7.379 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 7.605 ; 7.605 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.960 ; 7.960 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 7.615 ; 7.615 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 7.625 ; 7.625 ; Fall       ; SLTSL_n         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 6.062     ; 6.164     ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 6.072     ; 6.174     ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 6.062     ; 6.164     ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 6.570     ; 6.672     ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 6.070     ; 6.172     ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 6.298     ; 6.400     ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 6.709     ; 6.811     ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 6.308     ; 6.410     ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 6.318     ; 6.420     ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 6.903     ; 7.005     ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 7.429     ; 7.531     ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 7.354     ; 7.456     ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 6.903     ; 7.005     ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 7.437     ; 7.539     ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 7.406     ; 7.508     ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 7.448     ; 7.550     ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 7.410     ; 7.512     ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 7.440     ; 7.542     ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 7.237     ; 7.339     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 7.247     ; 7.349     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 7.237     ; 7.339     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 7.745     ; 7.847     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 7.245     ; 7.347     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 7.473     ; 7.575     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.884     ; 7.986     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 7.483     ; 7.585     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 7.493     ; 7.595     ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 6.903     ; 7.005     ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 7.429     ; 7.531     ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 7.354     ; 7.456     ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 6.903     ; 7.005     ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 7.437     ; 7.539     ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 7.406     ; 7.508     ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 7.448     ; 7.550     ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 7.410     ; 7.512     ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 7.440     ; 7.542     ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 7.237     ; 7.339     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 7.247     ; 7.349     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 7.237     ; 7.339     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 7.745     ; 7.847     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 7.245     ; 7.347     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 7.473     ; 7.575     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.884     ; 7.986     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 7.483     ; 7.585     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 7.493     ; 7.595     ; Fall       ; SLTSL_n         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 5.726     ; 5.822     ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 5.736     ; 5.832     ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 5.726     ; 5.822     ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 6.214     ; 6.310     ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 5.734     ; 5.830     ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 5.952     ; 6.048     ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 6.347     ; 6.443     ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 5.962     ; 6.058     ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 5.972     ; 6.068     ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 6.543     ; 6.639     ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 7.049     ; 7.145     ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 6.976     ; 7.072     ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 6.543     ; 6.639     ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 7.056     ; 7.152     ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 7.025     ; 7.121     ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 7.067     ; 7.163     ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 7.029     ; 7.125     ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 7.058     ; 7.154     ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 6.865     ; 6.961     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 6.875     ; 6.971     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 6.865     ; 6.961     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 7.353     ; 7.449     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 6.873     ; 6.969     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 7.091     ; 7.187     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.486     ; 7.582     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 7.101     ; 7.197     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 7.111     ; 7.207     ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 6.543     ; 6.639     ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 7.049     ; 7.145     ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 6.976     ; 7.072     ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 6.543     ; 6.639     ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 7.056     ; 7.152     ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 7.025     ; 7.121     ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 7.067     ; 7.163     ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 7.029     ; 7.125     ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 7.058     ; 7.154     ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 6.865     ; 6.961     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 6.875     ; 6.971     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 6.865     ; 6.961     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 7.353     ; 7.449     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 6.873     ; 6.969     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 7.091     ; 7.187     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.486     ; 7.582     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 7.101     ; 7.197     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 7.111     ; 7.207     ; Fall       ; SLTSL_n         ;
+-------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 260.42 MHz ; 250.0 MHz       ; A[14]      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; A[14]   ; -4.049 ; -23.672         ;
; SLTSL_n ; 0.102  ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; A[14]   ; -0.565 ; -2.173         ;
; SLTSL_n ; -0.523 ; -11.766        ;
+---------+--------+----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; A[0]  ; 0.098 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; A[0]  ; -0.106 ; -0.106              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; SLTSL_n ; -3.000 ; -27.000                       ;
; A[0]    ; -3.000 ; -4.000                        ;
; A[14]   ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'A[14]'                                                                          ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -4.049 ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.536     ; 3.793      ;
; -4.033 ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.536     ; 3.781      ;
; -3.918 ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.524     ; 3.674      ;
; -3.891 ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.536     ; 3.639      ;
; -3.877 ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.526     ; 3.631      ;
; -3.870 ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.430     ; 3.623      ;
; -3.856 ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.524     ; 3.612      ;
; -3.831 ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.439     ; 3.575      ;
; -3.825 ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.525     ; 3.580      ;
; -3.816 ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.430     ; 3.569      ;
; -3.816 ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.525     ; 3.571      ;
; -3.808 ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.524     ; 3.564      ;
; -3.794 ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.439     ; 3.538      ;
; -3.782 ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.583     ; 3.480      ;
; -3.774 ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.527     ; 3.531      ;
; -3.766 ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.430     ; 3.519      ;
; -3.756 ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.535     ; 3.499      ;
; -3.739 ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.525     ; 3.492      ;
; -3.736 ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.527     ; 3.489      ;
; -3.735 ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.534     ; 3.481      ;
; -3.721 ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.430     ; 3.474      ;
; -3.715 ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.525     ; 3.470      ;
; -3.709 ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.527     ; 3.466      ;
; -3.702 ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.429     ; 3.456      ;
; -3.694 ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.526     ; 3.452      ;
; -3.688 ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.533     ; 3.435      ;
; -3.685 ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.534     ; 3.429      ;
; -3.684 ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.429     ; 3.438      ;
; -3.682 ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.439     ; 3.426      ;
; -3.674 ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.439     ; 3.418      ;
; -3.670 ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.429     ; 3.424      ;
; -3.661 ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.526     ; 3.419      ;
; -3.654 ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.533     ; 3.401      ;
; -3.643 ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.429     ; 3.397      ;
; -3.631 ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.439     ; 3.375      ;
; -3.604 ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.536     ; 3.348      ;
; -3.601 ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.430     ; 3.354      ;
; -3.568 ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.534     ; 3.314      ;
; -3.567 ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.526     ; 3.319      ;
; -3.563 ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.438     ; 3.308      ;
; -3.535 ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.534     ; 3.281      ;
; -3.529 ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.438     ; 3.274      ;
; -3.519 ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.429     ; 3.273      ;
; -3.517 ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.533     ; 3.264      ;
; -3.497 ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.536     ; 3.245      ;
; -3.490 ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.533     ; 3.237      ;
; -3.487 ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.535     ; 3.232      ;
; -3.453 ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.535     ; 3.198      ;
; -3.450 ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.524     ; 3.206      ;
; -3.433 ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.527     ; 3.186      ;
; -3.427 ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.535     ; 3.176      ;
; -3.410 ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.525     ; 3.165      ;
; -3.401 ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.526     ; 3.155      ;
; -3.393 ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.535     ; 3.142      ;
; -3.385 ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.438     ; 3.130      ;
; -3.365 ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.438     ; 3.110      ;
; -3.328 ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.534     ; 3.072      ;
; -3.313 ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.573     ; 3.021      ;
; -3.311 ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.527     ; 3.068      ;
; -3.293 ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.526     ; 3.051      ;
; -3.283 ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.525     ; 3.036      ;
; -3.279 ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.535     ; 3.028      ;
; -3.271 ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.535     ; 3.014      ;
; -3.263 ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.534     ; 3.009      ;
; -3.237 ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.536     ; 2.985      ;
; -3.226 ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.438     ; 2.971      ;
; -3.213 ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.526     ; 2.965      ;
; -3.141 ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.536     ; 2.885      ;
; -3.057 ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.535     ; 2.802      ;
; -3.052 ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.533     ; 2.799      ;
; -3.045 ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.526     ; 2.799      ;
; -2.989 ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.430     ; 2.742      ;
; -2.983 ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.524     ; 2.739      ;
; -2.937 ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.527     ; 2.690      ;
; -2.910 ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.535     ; 2.659      ;
; -2.899 ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.526     ; 2.657      ;
; -2.898 ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.439     ; 2.642      ;
; -2.896 ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.525     ; 2.651      ;
; -2.834 ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.527     ; 2.591      ;
; -2.814 ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.534     ; 2.560      ;
; -2.774 ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.429     ; 2.528      ;
; -2.687 ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.582     ; 2.386      ;
; -2.616 ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.438     ; 2.361      ;
; -2.280 ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.574     ; 1.987      ;
; -1.420 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.500        ; 3.854      ; 5.078      ;
; -1.358 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.500        ; 3.856      ; 5.014      ;
; -1.293 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.500        ; 3.951      ; 4.947      ;
; -1.157 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.500        ; 3.854      ; 4.811      ;
; -0.964 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.500        ; 3.807      ; 4.572      ;
; -0.947 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.500        ; 3.855      ; 4.600      ;
; -0.511 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 1.000        ; 3.854      ; 4.669      ;
; -0.484 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 1.000        ; 3.856      ; 4.640      ;
; -0.460 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 1.000        ; 3.951      ; 4.614      ;
; -0.327 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 1.000        ; 3.854      ; 4.481      ;
; -0.264 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.500        ; 3.858      ; 4.045      ;
; -0.227 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 1.000        ; 3.807      ; 4.335      ;
; -0.223 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 1.000        ; 3.855      ; 4.376      ;
; 0.678  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 1.000        ; 3.858      ; 3.603      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SLTSL_n'                                                                 ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.102 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.222      ; 4.595      ;
; 0.102 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.222      ; 4.595      ;
; 0.102 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.222      ; 4.595      ;
; 0.102 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.222      ; 4.595      ;
; 0.102 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.222      ; 4.595      ;
; 0.102 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.222      ; 4.595      ;
; 0.109 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.221      ; 4.587      ;
; 0.109 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.221      ; 4.587      ;
; 0.109 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.221      ; 4.587      ;
; 0.109 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.221      ; 4.587      ;
; 0.109 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.221      ; 4.587      ;
; 0.109 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.221      ; 4.587      ;
; 0.124 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.222      ; 4.583      ;
; 0.124 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.221      ; 4.582      ;
; 0.124 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.222      ; 4.583      ;
; 0.124 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.221      ; 4.582      ;
; 0.124 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.222      ; 4.583      ;
; 0.124 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.221      ; 4.582      ;
; 0.124 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.222      ; 4.583      ;
; 0.124 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.221      ; 4.582      ;
; 0.124 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.222      ; 4.583      ;
; 0.124 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.221      ; 4.582      ;
; 0.124 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.222      ; 4.583      ;
; 0.124 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.221      ; 4.582      ;
; 0.184 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.213      ; 4.514      ;
; 0.184 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.213      ; 4.514      ;
; 0.184 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.213      ; 4.514      ;
; 0.184 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.213      ; 4.514      ;
; 0.184 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.213      ; 4.514      ;
; 0.184 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.213      ; 4.514      ;
; 0.243 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.214      ; 4.456      ;
; 0.243 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.214      ; 4.456      ;
; 0.243 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.214      ; 4.456      ;
; 0.243 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.214      ; 4.456      ;
; 0.243 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.214      ; 4.456      ;
; 0.243 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 4.214      ; 4.456      ;
; 0.254 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.213      ; 4.434      ;
; 0.254 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.213      ; 4.434      ;
; 0.254 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.213      ; 4.434      ;
; 0.254 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.213      ; 4.434      ;
; 0.254 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.213      ; 4.434      ;
; 0.254 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.213      ; 4.434      ;
; 0.284 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.214      ; 4.405      ;
; 0.284 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.214      ; 4.405      ;
; 0.284 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.214      ; 4.405      ;
; 0.284 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.214      ; 4.405      ;
; 0.284 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.214      ; 4.405      ;
; 0.284 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 4.214      ; 4.405      ;
; 0.914 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.222      ; 4.293      ;
; 0.914 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.222      ; 4.293      ;
; 0.914 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.222      ; 4.293      ;
; 0.914 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.222      ; 4.293      ;
; 0.914 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.222      ; 4.293      ;
; 0.914 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.222      ; 4.293      ;
; 0.941 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.221      ; 4.265      ;
; 0.941 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.221      ; 4.265      ;
; 0.941 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.221      ; 4.265      ;
; 0.941 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.221      ; 4.265      ;
; 0.941 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.221      ; 4.265      ;
; 0.941 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.221      ; 4.265      ;
; 1.007 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.213      ; 4.191      ;
; 1.007 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.213      ; 4.191      ;
; 1.007 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.213      ; 4.191      ;
; 1.007 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.213      ; 4.191      ;
; 1.007 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.213      ; 4.191      ;
; 1.007 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.213      ; 4.191      ;
; 1.042 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.222      ; 4.155      ;
; 1.042 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.222      ; 4.155      ;
; 1.042 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.222      ; 4.155      ;
; 1.042 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.222      ; 4.155      ;
; 1.042 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.222      ; 4.155      ;
; 1.042 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.222      ; 4.155      ;
; 1.043 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.221      ; 4.153      ;
; 1.043 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.221      ; 4.153      ;
; 1.043 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.221      ; 4.153      ;
; 1.043 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.221      ; 4.153      ;
; 1.043 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.221      ; 4.153      ;
; 1.043 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.221      ; 4.153      ;
; 1.055 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.214      ; 4.144      ;
; 1.055 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.214      ; 4.144      ;
; 1.055 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.214      ; 4.144      ;
; 1.055 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.214      ; 4.144      ;
; 1.055 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.214      ; 4.144      ;
; 1.055 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 4.214      ; 4.144      ;
; 1.073 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.213      ; 4.115      ;
; 1.073 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.213      ; 4.115      ;
; 1.073 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.213      ; 4.115      ;
; 1.073 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.213      ; 4.115      ;
; 1.073 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.213      ; 4.115      ;
; 1.073 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.213      ; 4.115      ;
; 1.100 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.214      ; 4.089      ;
; 1.100 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.214      ; 4.089      ;
; 1.100 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.214      ; 4.089      ;
; 1.100 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.214      ; 4.089      ;
; 1.100 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.214      ; 4.089      ;
; 1.100 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 4.214      ; 4.089      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'A[14]'                                                                           ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.565 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.000        ; 3.998      ; 3.463      ;
; -0.385 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.000        ; 4.097      ; 3.712      ;
; -0.359 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.000        ; 3.995      ; 3.636      ;
; -0.295 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.000        ; 3.994      ; 3.699      ;
; -0.290 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.000        ; 3.995      ; 3.705      ;
; -0.279 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.000        ; 3.994      ; 3.715      ;
; 0.099  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.000        ; 3.945      ; 4.044      ;
; 0.295  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; -0.500       ; 4.097      ; 3.912      ;
; 0.338  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; -0.500       ; 3.995      ; 3.853      ;
; 0.363  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; -0.500       ; 3.998      ; 3.891      ;
; 0.366  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; -0.500       ; 3.994      ; 3.880      ;
; 0.404  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; -0.500       ; 3.995      ; 3.919      ;
; 0.424  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; -0.500       ; 3.994      ; 3.938      ;
; 0.852  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; -0.500       ; 3.945      ; 4.317      ;
; 2.033  ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.269     ; 1.804      ;
; 2.224  ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.124     ; 2.140      ;
; 2.333  ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.116     ; 2.257      ;
; 2.392  ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.276     ; 2.156      ;
; 2.428  ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.124     ; 2.344      ;
; 2.456  ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.125     ; 2.371      ;
; 2.459  ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.272      ;
; 2.484  ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.220     ; 2.304      ;
; 2.519  ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.220     ; 2.339      ;
; 2.520  ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.341      ;
; 2.527  ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.340      ;
; 2.528  ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.349      ;
; 2.544  ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.124     ; 2.460      ;
; 2.565  ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.116     ; 2.489      ;
; 2.569  ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.218     ; 2.391      ;
; 2.576  ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.389      ;
; 2.599  ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.117     ; 2.522      ;
; 2.612  ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.117     ; 2.535      ;
; 2.620  ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.226     ; 2.434      ;
; 2.633  ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.116     ; 2.557      ;
; 2.634  ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.117     ; 2.557      ;
; 2.641  ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.116     ; 2.565      ;
; 2.651  ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.125     ; 2.566      ;
; 2.659  ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.472      ;
; 2.663  ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.116     ; 2.587      ;
; 2.668  ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.481      ;
; 2.676  ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.489      ;
; 2.678  ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.124     ; 2.594      ;
; 2.680  ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.116     ; 2.604      ;
; 2.681  ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.502      ;
; 2.695  ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.125     ; 2.610      ;
; 2.696  ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.509      ;
; 2.709  ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.228     ; 2.521      ;
; 2.722  ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.543      ;
; 2.725  ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.538      ;
; 2.725  ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.117     ; 2.648      ;
; 2.727  ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.548      ;
; 2.734  ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.125     ; 2.649      ;
; 2.736  ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.226     ; 2.550      ;
; 2.737  ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.220     ; 2.557      ;
; 2.741  ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.117     ; 2.664      ;
; 2.743  ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.218     ; 2.565      ;
; 2.749  ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.562      ;
; 2.751  ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.125     ; 2.666      ;
; 2.753  ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.220     ; 2.573      ;
; 2.763  ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.220     ; 2.583      ;
; 2.766  ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.587      ;
; 2.769  ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.590      ;
; 2.773  ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.594      ;
; 2.773  ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.220     ; 2.593      ;
; 2.775  ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.125     ; 2.690      ;
; 2.779  ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.124     ; 2.695      ;
; 2.788  ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.601      ;
; 2.793  ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.614      ;
; 2.793  ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.124     ; 2.709      ;
; 2.795  ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.616      ;
; 2.799  ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.218     ; 2.621      ;
; 2.805  ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.626      ;
; 2.807  ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.218     ; 2.629      ;
; 2.830  ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.218     ; 2.652      ;
; 2.836  ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.228     ; 2.648      ;
; 2.837  ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.220     ; 2.657      ;
; 2.846  ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.218     ; 2.668      ;
; 2.850  ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.226     ; 2.664      ;
; 2.856  ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.669      ;
; 2.877  ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.698      ;
; 2.879  ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.268     ; 2.651      ;
; 2.887  ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.708      ;
; 2.952  ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.228     ; 2.764      ;
; 2.954  ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.228     ; 2.766      ;
; 2.956  ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.228     ; 2.768      ;
; 2.969  ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.228     ; 2.781      ;
; 2.974  ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.226     ; 2.788      ;
; 2.975  ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.788      ;
; 2.979  ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.117     ; 2.902      ;
; 2.980  ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.793      ;
; 2.984  ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.218     ; 2.806      ;
; 2.985  ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.226     ; 2.799      ;
; 2.993  ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.226     ; 2.807      ;
; 3.002  ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.227     ; 2.815      ;
; 3.025  ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.219     ; 2.846      ;
; 3.045  ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.228     ; 2.857      ;
; 3.227  ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.226     ; 3.041      ;
; 3.327  ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.277     ; 3.090      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SLTSL_n'                                                                   ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.523 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.381      ; 4.042      ;
; -0.523 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.381      ; 4.042      ;
; -0.523 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.381      ; 4.042      ;
; -0.523 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.381      ; 4.042      ;
; -0.523 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.381      ; 4.042      ;
; -0.523 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.381      ; 4.042      ;
; -0.497 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.380      ; 4.067      ;
; -0.497 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.380      ; 4.067      ;
; -0.497 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.380      ; 4.067      ;
; -0.497 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.380      ; 4.067      ;
; -0.497 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.380      ; 4.067      ;
; -0.497 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.380      ; 4.067      ;
; -0.471 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.389      ; 4.102      ;
; -0.471 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.389      ; 4.102      ;
; -0.471 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.389      ; 4.102      ;
; -0.471 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.389      ; 4.102      ;
; -0.471 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.389      ; 4.102      ;
; -0.471 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.389      ; 4.102      ;
; -0.470 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.390      ; 4.104      ;
; -0.470 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.390      ; 4.104      ;
; -0.470 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.390      ; 4.104      ;
; -0.470 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.390      ; 4.104      ;
; -0.470 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.390      ; 4.104      ;
; -0.470 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 4.390      ; 4.104      ;
; -0.460 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.381      ; 4.095      ;
; -0.460 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.381      ; 4.095      ;
; -0.460 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.381      ; 4.095      ;
; -0.460 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.381      ; 4.095      ;
; -0.460 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.381      ; 4.095      ;
; -0.460 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.381      ; 4.095      ;
; -0.414 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.380      ; 4.140      ;
; -0.414 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.380      ; 4.140      ;
; -0.414 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.380      ; 4.140      ;
; -0.414 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.380      ; 4.140      ;
; -0.414 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.380      ; 4.140      ;
; -0.414 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.380      ; 4.140      ;
; -0.352 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.389      ; 4.211      ;
; -0.352 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.389      ; 4.211      ;
; -0.352 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.389      ; 4.211      ;
; -0.352 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.389      ; 4.211      ;
; -0.352 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.389      ; 4.211      ;
; -0.352 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.389      ; 4.211      ;
; -0.325 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.390      ; 4.239      ;
; -0.325 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.390      ; 4.239      ;
; -0.325 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.390      ; 4.239      ;
; -0.325 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.390      ; 4.239      ;
; -0.325 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.390      ; 4.239      ;
; -0.325 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 4.390      ; 4.239      ;
; 0.291  ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.381      ; 4.356      ;
; 0.291  ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.381      ; 4.356      ;
; 0.291  ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.381      ; 4.356      ;
; 0.291  ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.381      ; 4.356      ;
; 0.291  ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.381      ; 4.356      ;
; 0.291  ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.381      ; 4.356      ;
; 0.320  ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.380      ; 4.384      ;
; 0.320  ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.380      ; 4.384      ;
; 0.320  ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.380      ; 4.384      ;
; 0.320  ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.380      ; 4.384      ;
; 0.320  ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.380      ; 4.384      ;
; 0.320  ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.380      ; 4.384      ;
; 0.350  ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.381      ; 4.405      ;
; 0.350  ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.381      ; 4.405      ;
; 0.350  ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.381      ; 4.405      ;
; 0.350  ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.381      ; 4.405      ;
; 0.350  ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.381      ; 4.405      ;
; 0.350  ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.381      ; 4.405      ;
; 0.407  ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.380      ; 4.461      ;
; 0.407  ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.380      ; 4.461      ;
; 0.407  ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.380      ; 4.461      ;
; 0.407  ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.380      ; 4.461      ;
; 0.407  ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.380      ; 4.461      ;
; 0.407  ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.380      ; 4.461      ;
; 0.458  ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.389      ; 4.531      ;
; 0.458  ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.389      ; 4.531      ;
; 0.458  ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.389      ; 4.531      ;
; 0.458  ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.389      ; 4.531      ;
; 0.458  ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.389      ; 4.531      ;
; 0.458  ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.389      ; 4.531      ;
; 0.464  ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.389      ; 4.527      ;
; 0.464  ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.389      ; 4.527      ;
; 0.464  ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.389      ; 4.527      ;
; 0.464  ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.389      ; 4.527      ;
; 0.464  ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.389      ; 4.527      ;
; 0.464  ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.389      ; 4.527      ;
; 0.464  ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.390      ; 4.538      ;
; 0.464  ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.390      ; 4.538      ;
; 0.464  ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.390      ; 4.538      ;
; 0.464  ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.390      ; 4.538      ;
; 0.464  ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.390      ; 4.538      ;
; 0.464  ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 4.390      ; 4.538      ;
; 0.465  ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.390      ; 4.529      ;
; 0.465  ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.390      ; 4.529      ;
; 0.465  ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.390      ; 4.529      ;
; 0.465  ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.390      ; 4.529      ;
; 0.465  ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.390      ; 4.529      ;
; 0.465  ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 4.390      ; 4.529      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'A[0]'                                                                ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 0.098 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.500        ; 2.377      ; 2.794      ;
; 0.789 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 1.000        ; 2.377      ; 2.603      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'A[0]'                                                                  ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -0.106 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.000        ; 2.471      ; 2.509      ;
; 0.591  ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; -0.500       ; 2.471      ; 2.706      ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SLTSL_n'                                                                ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n~input|o                 ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en|datac            ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en|combout          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]|clk                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]|clk                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]|clk                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]|clk                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]|clk                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[2]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[3]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[4]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[5]|clk                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|inclk[0] ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|outclk   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'A[0]'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; A[0]  ; Rise       ; A[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_mgram_we         ;
; 0.106  ; 0.290        ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we         ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]~input|o       ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r~2|combout ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we|clk     ;
; 0.272  ; 0.272        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_r~2|datad   ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r|datad     ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_r|combout   ;
; 0.494  ; 0.710        ; 0.216          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]~input|i       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]~input|i       ;
; 0.704  ; 0.704        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_r|combout   ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r|datad     ;
; 0.727  ; 0.727        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_r~2|datad   ;
; 0.734  ; 0.734        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we|clk     ;
; 0.737  ; 0.737        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r~2|combout ;
; 0.759  ; 0.759        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]~input|o       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'A[14]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; A[14] ; Rise       ; A[14]                             ;
; 0.178  ; 0.178        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[13]                   ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]                   ;
; 0.185  ; 0.185        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[14]                   ;
; 0.185  ; 0.185        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[15]                   ;
; 0.185  ; 0.185        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[16]                   ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[0]                    ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[12]                   ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[6]                    ;
; 0.194  ; 0.194        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[10]                   ;
; 0.194  ; 0.194        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[3]                    ;
; 0.194  ; 0.194        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[7]                    ;
; 0.194  ; 0.194        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[9]                    ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[11]                   ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[1]                    ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[2]                    ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[4]                    ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[5]                    ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[8]                    ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|inclk[0] ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|outclk   ;
; 0.202  ; 0.202        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[13]|datad             ;
; 0.208  ; 0.208        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[15]|datad             ;
; 0.208  ; 0.208        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[16]|datad             ;
; 0.208  ; 0.208        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]|datad             ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[14]|datad             ;
; 0.211  ; 0.211        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[0]|datad              ;
; 0.211  ; 0.211        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[12]|datad             ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]                   ;
; 0.211  ; 0.211        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[6]|datad              ;
; 0.213  ; 0.213        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[18]|datac             ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[10]|datad             ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[11]|datad             ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[1]|datad              ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[2]|datad              ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[3]|datad              ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[4]|datad              ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[5]|datad              ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[7]|datad              ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[8]|datad              ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[9]|datad              ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]~input|o                     ;
; 0.256  ; 0.256        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0|combout         ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]~input|i                     ;
; 0.732  ; 0.732        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]~0|datad           ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0|combout         ;
; 0.759  ; 0.759        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]~input|o                     ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[11]|datad             ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[1]|datad              ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[2]|datad              ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[4]|datad              ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[5]|datad              ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[8]|datad              ;
; 0.782  ; 0.782        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[10]|datad             ;
; 0.782  ; 0.782        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[3]|datad              ;
; 0.782  ; 0.782        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[7]|datad              ;
; 0.782  ; 0.782        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[9]|datad              ;
; 0.786  ; 0.786        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[18]|datac             ;
; 0.788  ; 0.788        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]                   ;
; 0.789  ; 0.789        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[0]|datad              ;
; 0.789  ; 0.789        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[12]|datad             ;
; 0.789  ; 0.789        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[6]|datad              ;
; 0.791  ; 0.791        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[14]|datad             ;
; 0.791  ; 0.791        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[15]|datad             ;
; 0.791  ; 0.791        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[16]|datad             ;
; 0.791  ; 0.791        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]|datad             ;
; 0.798  ; 0.798        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[13]|datad             ;
; 0.799  ; 0.799        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|inclk[0] ;
; 0.799  ; 0.799        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|outclk   ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[10]                   ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[11]                   ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[1]                    ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[2]                    ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[3]                    ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[4]                    ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[5]                    ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[7]                    ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[8]                    ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[9]                    ;
; 0.811  ; 0.811        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[0]                    ;
; 0.811  ; 0.811        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[12]                   ;
; 0.811  ; 0.811        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[6]                    ;
; 0.813  ; 0.813        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[14]                   ;
; 0.813  ; 0.813        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]                   ;
; 0.814  ; 0.814        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[15]                   ;
; 0.814  ; 0.814        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[16]                   ;
; 0.820  ; 0.820        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[13]                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 3.892  ; 4.333  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.292  ; 0.734  ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 0.488  ; 0.995  ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 0.576  ; 1.007  ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 0.538  ; 1.050  ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 0.571  ; 1.051  ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 0.417  ; 0.898  ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 0.397  ; 0.831  ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 0.660  ; 1.086  ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 0.398  ; 0.824  ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 0.507  ; 0.910  ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 0.501  ; 0.950  ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 0.508  ; 0.949  ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 0.683  ; 1.093  ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; 3.892  ; 4.333  ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 1.491  ; 1.900  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 3.143  ; 3.609  ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 2.988  ; 3.470  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.056  ; 0.346  ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 2.507  ; 3.052  ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 2.873  ; 3.345  ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 2.693  ; 3.249  ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 1.874  ; 2.424  ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 2.341  ; 2.862  ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 2.403  ; 2.874  ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 2.958  ; 3.425  ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 2.976  ; 3.438  ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 2.981  ; 3.432  ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 2.988  ; 3.470  ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 2.772  ; 3.277  ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 2.001  ; 2.480  ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 1.137  ; 1.666  ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; -0.082 ; 0.358  ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 0.956  ; 1.435  ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.327  ; 0.785  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.415 ; 0.090  ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.130  ; 0.639  ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.531 ; -0.106 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.327  ; 0.785  ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 0.262  ; 0.727  ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 0.124  ; 0.602  ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.551  ; 0.185  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.535  ; 0.107  ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 0.347  ; -0.140 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 0.265  ; -0.149 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 0.413  ; -0.089 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 0.270  ; -0.194 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 0.417  ; -0.047 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 0.431  ; 0.014  ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 0.183  ; -0.229 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 0.551  ; 0.132  ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 0.333  ; -0.056 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 0.469  ; 0.038  ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 0.428  ; 0.005  ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 0.156  ; -0.237 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; -1.164 ; -1.595 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.385  ; 0.185  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 0.434  ; -0.031 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.483  ; 0.169  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.430  ; 0.120  ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -1.924 ; -2.479 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -2.275 ; -2.759 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -2.101 ; -2.668 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -1.315 ; -1.874 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -1.763 ; -2.295 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -1.823 ; -2.307 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -2.357 ; -2.836 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -2.374 ; -2.847 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -2.378 ; -2.841 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -2.386 ; -2.878 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -2.177 ; -2.692 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.437 ; -1.929 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -0.452 ; -0.897 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.483  ; 0.169  ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 0.012  ; -0.404 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 1.470  ; 1.041  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 0.980  ; 0.487  ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.948  ; 0.492  ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 1.470  ; 1.041  ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.707  ; 0.239  ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 0.906  ; 0.451  ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 0.671  ; 0.197  ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 5.138  ; 5.147  ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 6.494  ; 6.403  ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 6.494  ; 6.372  ; Rise       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 6.014  ; 6.403  ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 5.007  ; 5.408  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 5.138  ; 5.147  ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 6.494  ; 6.403  ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 6.494  ; 6.372  ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 6.014  ; 6.403  ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 5.007  ; 5.408  ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 7.904  ; 7.691  ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 6.663  ; 6.497  ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 6.570  ; 6.410  ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 6.547  ; 6.388  ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 6.517  ; 6.365  ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 6.784  ; 6.613  ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 7.904  ; 7.691  ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 7.701  ; 7.498  ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 7.489  ; 7.287  ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 7.507  ; 7.335  ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 7.869  ; 7.645  ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 6.708  ; 6.543  ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 6.779  ; 6.632  ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 6.444  ; 6.288  ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 6.883  ; 6.704  ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 6.460  ; 6.307  ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 7.699  ; 7.496  ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.342  ; 7.154  ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 7.129  ; 6.951  ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 7.451  ; 7.306  ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 7.299  ; 7.433  ; Rise       ; A[14]           ;
; HEX0[*]        ; SLTSL_n    ; 10.312 ; 10.137 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 10.312 ; 10.137 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 10.263 ; 10.106 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 9.843  ; 9.708  ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 9.910  ; 9.726  ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 9.921  ; 9.678  ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 9.873  ; 9.729  ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 9.709  ; 9.844  ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 10.168 ; 10.044 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 10.168 ; 10.044 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 10.114 ; 10.022 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 10.030 ; 9.941  ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 10.168 ; 9.999  ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 10.135 ; 9.927  ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 10.011 ; 9.857  ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 9.753  ; 9.837  ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 9.854  ; 9.791  ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 9.574  ; 9.487  ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 9.597  ; 9.472  ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 9.854  ; 9.683  ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 9.614  ; 9.516  ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 9.620  ; 9.564  ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 9.624  ; 9.556  ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 9.615  ; 9.791  ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 10.108 ; 10.016 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 9.715  ; 9.569  ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 10.051 ; 9.857  ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 9.614  ; 9.558  ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 9.700  ; 9.556  ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 10.080 ; 9.843  ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 10.108 ; 9.869  ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 9.852  ; 10.016 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 9.153  ; 8.679  ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 9.153  ; 8.627  ; Rise       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 8.138  ; 8.679  ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.329  ; 6.906  ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 7.131  ; 7.684  ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 9.153  ; 8.679  ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 9.153  ; 8.627  ; Fall       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 8.138  ; 8.679  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.329  ; 6.906  ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 7.131  ; 7.684  ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 5.034 ; 5.048 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 5.561 ; 5.968 ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 6.350 ; 6.229 ; Rise       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 5.561 ; 5.968 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 4.584 ; 5.002 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 5.034 ; 5.048 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 5.561 ; 5.968 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 6.350 ; 6.229 ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 5.561 ; 5.968 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 4.584 ; 5.002 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 6.287 ; 6.132 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 6.498 ; 6.333 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 6.409 ; 6.251 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 6.385 ; 6.228 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 6.357 ; 6.207 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 6.613 ; 6.444 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 7.688 ; 7.478 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 7.494 ; 7.294 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 7.291 ; 7.091 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 7.306 ; 7.136 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 7.655 ; 7.435 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 6.540 ; 6.376 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 6.609 ; 6.462 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 6.287 ; 6.132 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 6.708 ; 6.531 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 6.302 ; 6.150 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 7.493 ; 7.293 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.149 ; 6.964 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 6.945 ; 6.770 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 7.253 ; 7.109 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 7.102 ; 7.235 ; Rise       ; A[14]           ;
; HEX0[*]        ; SLTSL_n    ; 8.863 ; 8.869 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 9.480 ; 9.280 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 9.434 ; 9.236 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 9.114 ; 8.869 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 9.054 ; 8.883 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 9.066 ; 8.982 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 9.052 ; 8.968 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 8.863 ; 9.023 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 8.543 ; 8.664 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 8.939 ; 8.788 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 8.939 ; 8.841 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 8.884 ; 8.743 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 8.915 ; 8.769 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 8.892 ; 8.738 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 8.817 ; 8.664 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 8.543 ; 8.681 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 8.393 ; 8.264 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 8.393 ; 8.264 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 8.417 ; 8.344 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 8.638 ; 8.496 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 8.417 ; 8.282 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 8.467 ; 8.333 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 8.458 ; 8.326 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 8.430 ; 8.590 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 9.054 ; 8.935 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 9.069 ; 8.946 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 9.449 ; 9.267 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 9.100 ; 8.936 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 9.054 ; 8.935 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 9.423 ; 9.290 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 9.450 ; 9.317 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 9.273 ; 9.441 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 7.869 ; 8.391 ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 8.910 ; 8.391 ; Rise       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 7.869 ; 8.414 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.174 ; 6.743 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.892 ; 7.448 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 7.869 ; 8.391 ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 8.910 ; 8.391 ; Fall       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 7.869 ; 8.414 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.174 ; 6.743 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.892 ; 7.448 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+-------+-------+--------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR     ; FF     ;
+------------+-------------+-------+-------+--------+--------+
; A[1]       ; BUSDIR_n    ;       ; 8.314 ; 9.091  ;        ;
; A[1]       ; LEDG[6]     ; 9.661 ;       ;        ; 10.325 ;
; A[1]       ; LEDG[7]     ;       ; 9.570 ; 9.967  ;        ;
; A[1]       ; U1OE_n      ;       ; 8.575 ; 8.960  ;        ;
; A[2]       ; BUSDIR_n    ;       ; 8.331 ; 9.024  ;        ;
; A[2]       ; LEDG[6]     ; 9.678 ;       ;        ; 10.258 ;
; A[2]       ; LEDG[7]     ;       ; 9.587 ; 9.900  ;        ;
; A[2]       ; U1OE_n      ;       ; 8.592 ; 8.893  ;        ;
; A[3]       ; BUSDIR_n    ;       ; 8.325 ; 9.111  ;        ;
; A[3]       ; LEDG[6]     ; 9.672 ;       ;        ; 10.345 ;
; A[3]       ; LEDG[7]     ;       ; 9.581 ; 9.987  ;        ;
; A[3]       ; U1OE_n      ;       ; 8.586 ; 8.980  ;        ;
; A[4]       ; BUSDIR_n    ; 8.202 ;       ;        ; 8.445  ;
; A[4]       ; LEDG[6]     ;       ; 9.436 ; 9.792  ;        ;
; A[4]       ; LEDG[7]     ; 9.078 ;       ;        ; 9.701  ;
; A[4]       ; U1OE_n      ; 8.071 ;       ;        ; 8.706  ;
; A[5]       ; BUSDIR_n    ; 7.891 ;       ;        ; 8.140  ;
; A[5]       ; LEDG[6]     ;       ; 9.125 ; 9.487  ;        ;
; A[5]       ; LEDG[7]     ; 8.767 ;       ;        ; 9.396  ;
; A[5]       ; U1OE_n      ; 7.760 ;       ;        ; 8.401  ;
; A[6]       ; BUSDIR_n    ; 7.738 ;       ;        ; 7.949  ;
; A[6]       ; LEDG[6]     ;       ; 8.972 ; 9.296  ;        ;
; A[6]       ; LEDG[7]     ; 8.614 ;       ;        ; 9.205  ;
; A[6]       ; U1OE_n      ; 7.607 ;       ;        ; 8.210  ;
; A[7]       ; BUSDIR_n    ;       ; 8.321 ; 8.974  ;        ;
; A[7]       ; LEDG[6]     ; 9.668 ;       ;        ; 10.208 ;
; A[7]       ; LEDG[7]     ;       ; 9.577 ; 9.850  ;        ;
; A[7]       ; U1OE_n      ;       ; 8.582 ; 8.843  ;        ;
; D[0]       ; SRAM_DQ[0]  ; 5.463 ;       ;        ; 5.794  ;
; D[1]       ; SRAM_DQ[1]  ; 5.433 ;       ;        ; 5.761  ;
; D[2]       ; SRAM_DQ[2]  ; 5.826 ;       ;        ; 6.093  ;
; D[3]       ; SRAM_DQ[3]  ; 5.759 ;       ;        ; 6.158  ;
; D[4]       ; SRAM_DQ[4]  ; 5.595 ;       ;        ; 5.914  ;
; D[5]       ; SRAM_DQ[5]  ; 5.085 ;       ;        ; 5.392  ;
; D[6]       ; SRAM_DQ[6]  ; 5.441 ;       ;        ; 5.785  ;
; D[7]       ; SRAM_DQ[7]  ; 5.404 ;       ;        ; 5.733  ;
; IORQ_n     ; BUSDIR_n    ; 7.261 ;       ;        ; 7.470  ;
; IORQ_n     ; LEDG[6]     ;       ; 8.495 ; 8.817  ;        ;
; IORQ_n     ; LEDG[7]     ; 8.137 ;       ;        ; 8.726  ;
; IORQ_n     ; U1OE_n      ; 7.130 ;       ;        ; 7.731  ;
; KEY[0]     ; LEDG[8]     ; 9.329 ; 9.329 ; 9.845  ; 9.830  ;
; KEY[0]     ; LEDG[9]     ;       ; 9.382 ; 10.034 ;        ;
; KEY[0]     ; WAIT_n      ; 7.039 ; 7.039 ; 7.593  ; 7.580  ;
; M1_n       ; BUSDIR_n    ;       ; 7.499 ; 8.104  ;        ;
; M1_n       ; LEDG[6]     ; 8.846 ;       ;        ; 9.338  ;
; M1_n       ; LEDG[7]     ;       ; 8.755 ; 8.980  ;        ;
; M1_n       ; U1OE_n      ;       ; 7.760 ; 7.973  ;        ;
; MREQ_n     ; D[0]        ; 7.124 ; 7.124 ; 7.544  ; 7.531  ;
; MREQ_n     ; D[1]        ; 7.057 ; 7.057 ; 7.529  ; 7.516  ;
; MREQ_n     ; D[2]        ; 6.651 ; 6.651 ; 7.112  ; 7.099  ;
; MREQ_n     ; D[3]        ; 7.133 ; 7.133 ; 7.547  ; 7.534  ;
; MREQ_n     ; D[4]        ; 7.099 ; 7.099 ; 7.515  ; 7.502  ;
; MREQ_n     ; D[5]        ; 7.142 ; 7.142 ; 7.562  ; 7.549  ;
; MREQ_n     ; D[6]        ; 7.106 ; 7.106 ; 7.520  ; 7.507  ;
; MREQ_n     ; D[7]        ; 7.134 ; 7.134 ; 7.547  ; 7.534  ;
; RD_n       ; BUSDIR_n    ; 7.193 ;       ;        ; 7.514  ;
; RD_n       ; D[0]        ; 6.995 ; 6.995 ; 7.513  ; 7.500  ;
; RD_n       ; D[1]        ; 6.928 ; 6.928 ; 7.498  ; 7.485  ;
; RD_n       ; D[2]        ; 6.522 ; 6.522 ; 7.081  ; 7.068  ;
; RD_n       ; D[3]        ; 7.004 ; 7.004 ; 7.516  ; 7.503  ;
; RD_n       ; D[4]        ; 6.970 ; 6.970 ; 7.484  ; 7.471  ;
; RD_n       ; D[5]        ; 7.013 ; 7.013 ; 7.531  ; 7.518  ;
; RD_n       ; D[6]        ; 6.977 ; 6.977 ; 7.489  ; 7.476  ;
; RD_n       ; D[7]        ; 7.005 ; 7.005 ; 7.516  ; 7.503  ;
; RD_n       ; LEDG[6]     ;       ; 8.427 ; 8.861  ;        ;
; RD_n       ; LEDG[7]     ; 8.069 ;       ;        ; 8.770  ;
; RD_n       ; SRAM_OE_N   ; 5.781 ;       ;        ; 6.151  ;
; RD_n       ; U1OE_n      ; 7.062 ;       ;        ; 7.775  ;
; RESET_n    ; LEDG[8]     ; 6.708 ; 6.708 ; 7.040  ; 7.025  ;
; RESET_n    ; LEDG[9]     ;       ; 6.761 ; 7.229  ;        ;
; RESET_n    ; WAIT_n      ; 4.418 ; 4.418 ; 4.788  ; 4.775  ;
; SRAM_DQ[0] ; D[0]        ; 5.857 ;       ;        ; 6.134  ;
; SRAM_DQ[1] ; D[1]        ; 5.351 ;       ;        ; 5.660  ;
; SRAM_DQ[2] ; D[2]        ; 5.417 ;       ;        ; 5.745  ;
; SRAM_DQ[3] ; D[3]        ; 5.453 ;       ;        ; 5.782  ;
; SRAM_DQ[4] ; D[4]        ; 5.289 ;       ;        ; 5.562  ;
; SRAM_DQ[5] ; D[5]        ; 5.085 ;       ;        ; 5.388  ;
; SRAM_DQ[6] ; D[6]        ; 5.336 ;       ;        ; 5.638  ;
; SRAM_DQ[7] ; D[7]        ; 5.467 ;       ;        ; 5.821  ;
; SW[9]      ; D[0]        ; 7.536 ; 7.523 ; 8.000  ; 8.000  ;
; SW[9]      ; D[1]        ; 7.521 ; 7.508 ; 7.933  ; 7.933  ;
; SW[9]      ; D[2]        ; 7.104 ; 7.091 ; 7.527  ; 7.527  ;
; SW[9]      ; D[3]        ; 7.539 ; 7.526 ; 8.009  ; 8.009  ;
; SW[9]      ; D[4]        ; 7.507 ; 7.494 ; 7.975  ; 7.975  ;
; SW[9]      ; D[5]        ; 7.554 ; 7.541 ; 8.018  ; 8.018  ;
; SW[9]      ; D[6]        ; 7.512 ; 7.499 ; 7.982  ; 7.982  ;
; SW[9]      ; D[7]        ; 7.539 ; 7.526 ; 8.010  ; 8.010  ;
; SW[9]      ; LEDG[5]     ; 9.374 ;       ;        ; 9.745  ;
; SW[9]      ; LEDG[7]     ;       ; 8.900 ; 9.256  ;        ;
; SW[9]      ; SRAM_CE_N   ;       ; 7.127 ; 7.447  ;        ;
; SW[9]      ; SRAM_DQ[0]  ; 7.196 ; 7.183 ; 7.637  ; 7.637  ;
; SW[9]      ; SRAM_DQ[1]  ; 7.186 ; 7.173 ; 7.627  ; 7.627  ;
; SW[9]      ; SRAM_DQ[2]  ; 7.664 ; 7.651 ; 8.105  ; 8.105  ;
; SW[9]      ; SRAM_DQ[3]  ; 7.200 ; 7.187 ; 7.658  ; 7.658  ;
; SW[9]      ; SRAM_DQ[4]  ; 7.420 ; 7.407 ; 7.866  ; 7.866  ;
; SW[9]      ; SRAM_DQ[5]  ; 7.763 ; 7.750 ; 8.223  ; 8.223  ;
; SW[9]      ; SRAM_DQ[6]  ; 7.430 ; 7.417 ; 7.876  ; 7.876  ;
; SW[9]      ; SRAM_DQ[7]  ; 7.440 ; 7.427 ; 7.886  ; 7.886  ;
; SW[9]      ; U1OE_n      ;       ; 7.905 ; 8.249  ;        ;
; WR_n       ; LEDG[7]     ; 7.294 ;       ;        ; 7.976  ;
; WR_n       ; SRAM_DQ[0]  ; 6.549 ; 6.549 ; 7.094  ; 7.081  ;
; WR_n       ; SRAM_DQ[1]  ; 6.539 ; 6.539 ; 7.084  ; 7.071  ;
; WR_n       ; SRAM_DQ[2]  ; 7.017 ; 7.017 ; 7.562  ; 7.549  ;
; WR_n       ; SRAM_DQ[3]  ; 6.570 ; 6.570 ; 7.098  ; 7.085  ;
; WR_n       ; SRAM_DQ[4]  ; 6.778 ; 6.778 ; 7.318  ; 7.305  ;
; WR_n       ; SRAM_DQ[5]  ; 7.135 ; 7.135 ; 7.661  ; 7.648  ;
; WR_n       ; SRAM_DQ[6]  ; 6.788 ; 6.788 ; 7.328  ; 7.315  ;
; WR_n       ; SRAM_DQ[7]  ; 6.798 ; 6.798 ; 7.338  ; 7.325  ;
; WR_n       ; SRAM_WE_N   ; 5.467 ;       ;        ; 5.793  ;
; WR_n       ; U1OE_n      ; 6.287 ;       ;        ; 6.981  ;
+------------+-------------+-------+-------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+-------------+-------+-------+-------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF     ;
+------------+-------------+-------+-------+-------+--------+
; A[1]       ; BUSDIR_n    ;       ; 8.080 ; 8.841 ;        ;
; A[1]       ; LEDG[6]     ; 9.382 ;       ;       ; 10.036 ;
; A[1]       ; LEDG[7]     ;       ; 9.000 ; 9.368 ;        ;
; A[1]       ; U1OE_n      ;       ; 8.034 ; 8.391 ;        ;
; A[2]       ; BUSDIR_n    ;       ; 8.095 ; 8.775 ;        ;
; A[2]       ; LEDG[6]     ; 9.397 ;       ;       ; 9.970  ;
; A[2]       ; LEDG[7]     ;       ; 9.015 ; 9.302 ;        ;
; A[2]       ; U1OE_n      ;       ; 8.049 ; 8.325 ;        ;
; A[3]       ; BUSDIR_n    ;       ; 8.090 ; 8.858 ;        ;
; A[3]       ; LEDG[6]     ; 9.392 ;       ;       ; 10.053 ;
; A[3]       ; LEDG[7]     ;       ; 9.010 ; 9.385 ;        ;
; A[3]       ; U1OE_n      ;       ; 8.044 ; 8.408 ;        ;
; A[4]       ; BUSDIR_n    ; 7.977 ;       ;       ; 8.215  ;
; A[4]       ; LEDG[6]     ;       ; 9.172 ; 9.517 ;        ;
; A[4]       ; LEDG[7]     ; 8.504 ;       ;       ; 9.135  ;
; A[4]       ; U1OE_n      ; 7.527 ;       ;       ; 8.169  ;
; A[5]       ; BUSDIR_n    ; 7.677 ;       ;       ; 7.921  ;
; A[5]       ; LEDG[6]     ;       ; 8.872 ; 9.223 ;        ;
; A[5]       ; LEDG[7]     ; 8.204 ;       ;       ; 8.841  ;
; A[5]       ; U1OE_n      ; 7.227 ;       ;       ; 7.875  ;
; A[6]       ; BUSDIR_n    ; 7.530 ;       ;       ; 7.737  ;
; A[6]       ; LEDG[6]     ;       ; 8.725 ; 9.039 ;        ;
; A[6]       ; LEDG[7]     ; 8.057 ;       ;       ; 8.657  ;
; A[6]       ; U1OE_n      ; 7.080 ;       ;       ; 7.691  ;
; A[7]       ; BUSDIR_n    ;       ; 8.086 ; 8.729 ;        ;
; A[7]       ; LEDG[6]     ; 9.388 ;       ;       ; 9.924  ;
; A[7]       ; LEDG[7]     ;       ; 9.006 ; 9.256 ;        ;
; A[7]       ; U1OE_n      ;       ; 8.040 ; 8.279 ;        ;
; D[0]       ; SRAM_DQ[0]  ; 5.348 ;       ;       ; 5.670  ;
; D[1]       ; SRAM_DQ[1]  ; 5.318 ;       ;       ; 5.637  ;
; D[2]       ; SRAM_DQ[2]  ; 5.696 ;       ;       ; 5.956  ;
; D[3]       ; SRAM_DQ[3]  ; 5.632 ;       ;       ; 6.020  ;
; D[4]       ; SRAM_DQ[4]  ; 5.472 ;       ;       ; 5.784  ;
; D[5]       ; SRAM_DQ[5]  ; 4.984 ;       ;       ; 5.284  ;
; D[6]       ; SRAM_DQ[6]  ; 5.324 ;       ;       ; 5.659  ;
; D[7]       ; SRAM_DQ[7]  ; 5.291 ;       ;       ; 5.611  ;
; IORQ_n     ; BUSDIR_n    ; 7.074 ;       ;       ; 7.280  ;
; IORQ_n     ; LEDG[6]     ;       ; 8.269 ; 8.582 ;        ;
; IORQ_n     ; LEDG[7]     ; 7.601 ;       ;       ; 8.200  ;
; IORQ_n     ; U1OE_n      ; 6.624 ;       ;       ; 7.234  ;
; KEY[0]     ; LEDG[8]     ; 8.732 ; 8.562 ; 9.068 ; 9.068  ;
; KEY[0]     ; LEDG[9]     ;       ; 9.118 ; 9.760 ;        ;
; KEY[0]     ; WAIT_n      ; 6.558 ; 6.370 ; 6.912 ; 6.912  ;
; M1_n       ; BUSDIR_n    ;       ; 7.298 ; 7.894 ;        ;
; M1_n       ; LEDG[6]     ; 8.600 ;       ;       ; 9.089  ;
; M1_n       ; LEDG[7]     ;       ; 8.218 ; 8.421 ;        ;
; M1_n       ; U1OE_n      ;       ; 7.252 ; 7.444 ;        ;
; MREQ_n     ; D[0]        ; 6.637 ; 6.449 ; 6.864 ; 6.864  ;
; MREQ_n     ; D[1]        ; 6.572 ; 6.384 ; 6.850 ; 6.850  ;
; MREQ_n     ; D[2]        ; 6.182 ; 5.994 ; 6.449 ; 6.449  ;
; MREQ_n     ; D[3]        ; 6.646 ; 6.458 ; 6.867 ; 6.867  ;
; MREQ_n     ; D[4]        ; 6.612 ; 6.424 ; 6.836 ; 6.836  ;
; MREQ_n     ; D[5]        ; 6.654 ; 6.466 ; 6.881 ; 6.881  ;
; MREQ_n     ; D[6]        ; 6.618 ; 6.430 ; 6.840 ; 6.840  ;
; MREQ_n     ; D[7]        ; 6.646 ; 6.458 ; 6.867 ; 6.867  ;
; RD_n       ; BUSDIR_n    ; 6.995 ;       ;       ; 7.299  ;
; RD_n       ; D[0]        ; 6.514 ; 6.326 ; 6.834 ; 6.834  ;
; RD_n       ; D[1]        ; 6.449 ; 6.261 ; 6.820 ; 6.820  ;
; RD_n       ; D[2]        ; 6.059 ; 5.871 ; 6.419 ; 6.419  ;
; RD_n       ; D[3]        ; 6.523 ; 6.335 ; 6.837 ; 6.837  ;
; RD_n       ; D[4]        ; 6.489 ; 6.301 ; 6.806 ; 6.806  ;
; RD_n       ; D[5]        ; 6.531 ; 6.343 ; 6.851 ; 6.851  ;
; RD_n       ; D[6]        ; 6.495 ; 6.307 ; 6.810 ; 6.810  ;
; RD_n       ; D[7]        ; 6.523 ; 6.335 ; 6.837 ; 6.837  ;
; RD_n       ; LEDG[6]     ;       ; 8.190 ; 8.601 ;        ;
; RD_n       ; LEDG[7]     ; 7.791 ;       ;       ; 8.478  ;
; RD_n       ; SRAM_OE_N   ; 5.654 ;       ;       ; 6.014  ;
; RD_n       ; U1OE_n      ; 6.814 ;       ;       ; 7.512  ;
; RESET_n    ; LEDG[8]     ; 6.216 ; 6.046 ; 6.377 ; 6.377  ;
; RESET_n    ; LEDG[9]     ;       ; 6.602 ; 7.069 ;        ;
; RESET_n    ; WAIT_n      ; 4.042 ; 3.854 ; 4.221 ; 4.221  ;
; SRAM_DQ[0] ; D[0]        ; 5.726 ;       ;       ; 5.996  ;
; SRAM_DQ[1] ; D[1]        ; 5.239 ;       ;       ; 5.540  ;
; SRAM_DQ[2] ; D[2]        ; 5.303 ;       ;       ; 5.623  ;
; SRAM_DQ[3] ; D[3]        ; 5.338 ;       ;       ; 5.659  ;
; SRAM_DQ[4] ; D[4]        ; 5.179 ;       ;       ; 5.446  ;
; SRAM_DQ[5] ; D[5]        ; 4.984 ;       ;       ; 5.280  ;
; SRAM_DQ[6] ; D[6]        ; 5.223 ;       ;       ; 5.518  ;
; SRAM_DQ[7] ; D[7]        ; 5.351 ;       ;       ; 5.695  ;
; SW[9]      ; D[0]        ; 6.849 ; 6.849 ; 7.491 ; 7.303  ;
; SW[9]      ; D[1]        ; 6.835 ; 6.835 ; 7.426 ; 7.238  ;
; SW[9]      ; D[2]        ; 6.434 ; 6.434 ; 7.036 ; 6.848  ;
; SW[9]      ; D[3]        ; 6.852 ; 6.852 ; 7.500 ; 7.312  ;
; SW[9]      ; D[4]        ; 6.821 ; 6.821 ; 7.466 ; 7.278  ;
; SW[9]      ; D[5]        ; 6.866 ; 6.866 ; 7.508 ; 7.320  ;
; SW[9]      ; D[6]        ; 6.825 ; 6.825 ; 7.472 ; 7.284  ;
; SW[9]      ; D[7]        ; 6.852 ; 6.852 ; 7.500 ; 7.312  ;
; SW[9]      ; LEDG[5]     ; 9.117 ;       ;       ; 9.476  ;
; SW[9]      ; LEDG[7]     ;       ; 8.621 ; 8.954 ;        ;
; SW[9]      ; SRAM_CE_N   ;       ; 6.950 ; 7.259 ;        ;
; SW[9]      ; SRAM_DQ[0]  ; 6.523 ; 6.523 ; 7.143 ; 6.955  ;
; SW[9]      ; SRAM_DQ[1]  ; 6.513 ; 6.513 ; 7.133 ; 6.945  ;
; SW[9]      ; SRAM_DQ[2]  ; 6.972 ; 6.972 ; 7.592 ; 7.404  ;
; SW[9]      ; SRAM_DQ[3]  ; 6.527 ; 6.527 ; 7.163 ; 6.975  ;
; SW[9]      ; SRAM_DQ[4]  ; 6.736 ; 6.736 ; 7.362 ; 7.174  ;
; SW[9]      ; SRAM_DQ[5]  ; 7.067 ; 7.067 ; 7.706 ; 7.518  ;
; SW[9]      ; SRAM_DQ[6]  ; 6.746 ; 6.746 ; 7.372 ; 7.184  ;
; SW[9]      ; SRAM_DQ[7]  ; 6.756 ; 6.756 ; 7.382 ; 7.194  ;
; SW[9]      ; U1OE_n      ;       ; 7.655 ; 7.977 ;        ;
; WR_n       ; LEDG[7]     ; 7.109 ;       ;       ; 7.780  ;
; WR_n       ; SRAM_DQ[0]  ; 6.084 ; 5.896 ; 6.431 ; 6.431  ;
; WR_n       ; SRAM_DQ[1]  ; 6.074 ; 5.886 ; 6.421 ; 6.421  ;
; WR_n       ; SRAM_DQ[2]  ; 6.533 ; 6.345 ; 6.880 ; 6.880  ;
; WR_n       ; SRAM_DQ[3]  ; 6.104 ; 5.916 ; 6.435 ; 6.435  ;
; WR_n       ; SRAM_DQ[4]  ; 6.303 ; 6.115 ; 6.644 ; 6.644  ;
; WR_n       ; SRAM_DQ[5]  ; 6.647 ; 6.459 ; 6.975 ; 6.975  ;
; WR_n       ; SRAM_DQ[6]  ; 6.313 ; 6.125 ; 6.654 ; 6.654  ;
; WR_n       ; SRAM_DQ[7]  ; 6.323 ; 6.135 ; 6.664 ; 6.664  ;
; WR_n       ; SRAM_WE_N   ; 5.350 ;       ;       ; 5.668  ;
; WR_n       ; U1OE_n      ; 6.132 ;       ;       ; 6.814  ;
+------------+-------------+-------+-------+-------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 5.757 ; 5.744 ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 5.767 ; 5.754 ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 5.757 ; 5.744 ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 6.235 ; 6.222 ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 5.771 ; 5.758 ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 5.991 ; 5.978 ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 6.334 ; 6.321 ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 6.001 ; 5.988 ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 6.011 ; 5.998 ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 6.879 ; 6.866 ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 7.311 ; 7.298 ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 7.296 ; 7.283 ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 6.879 ; 6.866 ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 7.314 ; 7.301 ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 7.282 ; 7.269 ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 7.329 ; 7.316 ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 7.287 ; 7.274 ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 7.314 ; 7.301 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 7.162 ; 7.149 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 7.172 ; 7.159 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 7.162 ; 7.149 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 7.640 ; 7.627 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 7.176 ; 7.163 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 7.396 ; 7.383 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.739 ; 7.726 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 7.406 ; 7.393 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 7.416 ; 7.403 ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 6.879 ; 6.866 ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 7.311 ; 7.298 ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 7.296 ; 7.283 ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 6.879 ; 6.866 ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 7.314 ; 7.301 ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 7.282 ; 7.269 ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 7.329 ; 7.316 ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 7.287 ; 7.274 ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 7.314 ; 7.301 ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 7.162 ; 7.149 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 7.172 ; 7.159 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 7.162 ; 7.149 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 7.640 ; 7.627 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 7.176 ; 7.163 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 7.396 ; 7.383 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.739 ; 7.726 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 7.406 ; 7.393 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 7.416 ; 7.403 ; Fall       ; SLTSL_n         ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 5.127 ; 5.127 ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 5.137 ; 5.137 ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 5.127 ; 5.127 ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 5.586 ; 5.586 ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 5.141 ; 5.141 ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 5.350 ; 5.350 ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 5.681 ; 5.681 ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 5.360 ; 5.360 ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 5.370 ; 5.370 ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 6.224 ; 6.224 ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 6.639 ; 6.639 ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 6.625 ; 6.625 ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 6.224 ; 6.224 ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 6.642 ; 6.642 ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 6.611 ; 6.611 ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 6.656 ; 6.656 ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 6.615 ; 6.615 ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 6.642 ; 6.642 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 6.497 ; 6.497 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 6.507 ; 6.507 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 6.497 ; 6.497 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 6.956 ; 6.956 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 6.511 ; 6.511 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 6.720 ; 6.720 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.051 ; 7.051 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 6.730 ; 6.730 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 6.740 ; 6.740 ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 6.224 ; 6.224 ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 6.639 ; 6.639 ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 6.625 ; 6.625 ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 6.224 ; 6.224 ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 6.642 ; 6.642 ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 6.611 ; 6.611 ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 6.656 ; 6.656 ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 6.615 ; 6.615 ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 6.642 ; 6.642 ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 6.497 ; 6.497 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 6.507 ; 6.507 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 6.497 ; 6.497 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 6.956 ; 6.956 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 6.511 ; 6.511 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 6.720 ; 6.720 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.051 ; 7.051 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 6.730 ; 6.730 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 6.740 ; 6.740 ; Fall       ; SLTSL_n         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 5.752     ; 5.752     ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 5.762     ; 5.762     ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 5.752     ; 5.752     ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 6.230     ; 6.230     ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 5.783     ; 5.783     ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 5.991     ; 5.991     ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 6.348     ; 6.348     ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 6.001     ; 6.001     ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 6.011     ; 6.011     ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 6.413     ; 6.413     ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 6.886     ; 6.886     ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 6.819     ; 6.819     ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 6.413     ; 6.413     ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 6.895     ; 6.895     ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 6.861     ; 6.861     ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 6.904     ; 6.904     ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 6.868     ; 6.868     ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 6.896     ; 6.896     ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 6.720     ; 6.720     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 6.730     ; 6.730     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 6.720     ; 6.720     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 7.198     ; 7.198     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 6.751     ; 6.751     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 6.959     ; 6.959     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.316     ; 7.316     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 6.969     ; 6.969     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 6.979     ; 6.979     ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 6.413     ; 6.413     ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 6.886     ; 6.886     ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 6.819     ; 6.819     ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 6.413     ; 6.413     ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 6.895     ; 6.895     ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 6.861     ; 6.861     ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 6.904     ; 6.904     ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 6.868     ; 6.868     ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 6.896     ; 6.896     ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 6.720     ; 6.720     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 6.730     ; 6.730     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 6.720     ; 6.720     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 7.198     ; 7.198     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 6.751     ; 6.751     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 6.959     ; 6.959     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 7.316     ; 7.316     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 6.969     ; 6.969     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 6.979     ; 6.979     ; Fall       ; SLTSL_n         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 5.123     ; 5.311     ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 5.133     ; 5.321     ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 5.123     ; 5.311     ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 5.582     ; 5.770     ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 5.153     ; 5.341     ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 5.352     ; 5.540     ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 5.696     ; 5.884     ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 5.362     ; 5.550     ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 5.372     ; 5.560     ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 5.766     ; 5.954     ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 6.221     ; 6.409     ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 6.156     ; 6.344     ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 5.766     ; 5.954     ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 6.230     ; 6.418     ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 6.196     ; 6.384     ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 6.238     ; 6.426     ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 6.202     ; 6.390     ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 6.230     ; 6.418     ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 6.062     ; 6.250     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 6.072     ; 6.260     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 6.062     ; 6.250     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 6.521     ; 6.709     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 6.092     ; 6.280     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 6.291     ; 6.479     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 6.635     ; 6.823     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 6.301     ; 6.489     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 6.311     ; 6.499     ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 5.766     ; 5.954     ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 6.221     ; 6.409     ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 6.156     ; 6.344     ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 5.766     ; 5.954     ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 6.230     ; 6.418     ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 6.196     ; 6.384     ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 6.238     ; 6.426     ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 6.202     ; 6.390     ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 6.230     ; 6.418     ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 6.062     ; 6.250     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 6.072     ; 6.260     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 6.062     ; 6.250     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 6.521     ; 6.709     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 6.092     ; 6.280     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 6.291     ; 6.479     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 6.635     ; 6.823     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 6.301     ; 6.489     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 6.311     ; 6.499     ; Fall       ; SLTSL_n         ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; A[14]   ; -2.061 ; -12.383         ;
; SLTSL_n ; -0.262 ; -5.916          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; A[14]   ; -0.427 ; -2.549         ;
; SLTSL_n ; -0.322 ; -6.354         ;
+---------+--------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; A[0]  ; -0.205 ; -0.205               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; A[0]  ; -0.046 ; -0.046              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; SLTSL_n ; -3.000 ; -41.152                       ;
; A[0]    ; -3.000 ; -4.803                        ;
; A[14]   ; -3.000 ; -4.059                        ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'A[14]'                                                                          ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.061 ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 2.378      ;
; -2.050 ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 2.367      ;
; -1.976 ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.163     ; 2.290      ;
; -1.971 ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.215     ; 2.295      ;
; -1.948 ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 2.271      ;
; -1.940 ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 2.263      ;
; -1.936 ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 2.252      ;
; -1.935 ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.163     ; 2.249      ;
; -1.927 ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 2.244      ;
; -1.924 ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 2.233      ;
; -1.910 ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.254     ; 2.194      ;
; -1.910 ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.217     ; 2.232      ;
; -1.905 ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.215     ; 2.229      ;
; -1.903 ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.163     ; 2.217      ;
; -1.898 ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 2.221      ;
; -1.894 ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.215     ; 2.218      ;
; -1.874 ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 2.183      ;
; -1.868 ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 2.184      ;
; -1.867 ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.163     ; 2.181      ;
; -1.860 ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.217     ; 2.182      ;
; -1.858 ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.215     ; 2.180      ;
; -1.846 ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.162     ; 2.161      ;
; -1.843 ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 2.161      ;
; -1.839 ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 2.162      ;
; -1.823 ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.217     ; 2.145      ;
; -1.811 ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 2.134      ;
; -1.805 ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 2.114      ;
; -1.799 ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.162     ; 2.114      ;
; -1.792 ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.162     ; 2.107      ;
; -1.787 ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.163     ; 2.101      ;
; -1.785 ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 2.108      ;
; -1.778 ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 2.087      ;
; -1.776 ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 2.085      ;
; -1.775 ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 2.093      ;
; -1.769 ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.162     ; 2.084      ;
; -1.764 ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 2.081      ;
; -1.764 ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 2.085      ;
; -1.748 ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 2.066      ;
; -1.734 ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 2.050      ;
; -1.724 ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 2.042      ;
; -1.713 ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 2.022      ;
; -1.710 ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 2.027      ;
; -1.699 ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 2.016      ;
; -1.697 ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 2.015      ;
; -1.686 ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 1.995      ;
; -1.683 ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 2.000      ;
; -1.682 ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.215     ; 2.006      ;
; -1.680 ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 1.998      ;
; -1.665 ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.162     ; 1.980      ;
; -1.650 ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.217     ; 1.972      ;
; -1.646 ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 1.969      ;
; -1.645 ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 1.963      ;
; -1.644 ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 1.961      ;
; -1.634 ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 1.957      ;
; -1.620 ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 1.929      ;
; -1.617 ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 1.934      ;
; -1.610 ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.217     ; 1.932      ;
; -1.607 ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.248     ; 1.897      ;
; -1.585 ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 1.894      ;
; -1.579 ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.215     ; 1.901      ;
; -1.568 ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 1.884      ;
; -1.567 ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 1.884      ;
; -1.553 ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 1.871      ;
; -1.552 ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 1.875      ;
; -1.540 ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 1.857      ;
; -1.526 ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 1.847      ;
; -1.480 ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 1.789      ;
; -1.468 ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 1.785      ;
; -1.462 ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 1.779      ;
; -1.423 ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 1.746      ;
; -1.414 ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.163     ; 1.728      ;
; -1.388 ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.215     ; 1.712      ;
; -1.385 ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 1.703      ;
; -1.345 ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.217     ; 1.667      ;
; -1.334 ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 1.657      ;
; -1.329 ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.222     ; 1.646      ;
; -1.319 ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.216     ; 1.642      ;
; -1.314 ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 1.623      ;
; -1.300 ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.217     ; 1.622      ;
; -1.284 ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.221     ; 1.602      ;
; -1.226 ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.254     ; 1.510      ;
; -1.222 ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.162     ; 1.537      ;
; -1.106 ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.168     ; 1.415      ;
; -1.054 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.500        ; 2.383      ; 3.496      ;
; -1.008 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.500        ; 2.437      ; 3.442      ;
; -0.993 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.500        ; 2.384      ; 3.436      ;
; -0.972 ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.249     ; 1.261      ;
; -0.928 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.500        ; 2.383      ; 3.370      ;
; -0.869 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.500        ; 2.384      ; 3.310      ;
; -0.737 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.500        ; 2.351      ; 3.146      ;
; -0.479 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.500        ; 2.387      ; 3.008      ;
; 0.184  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 1.000        ; 2.437      ; 2.750      ;
; 0.195  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 1.000        ; 2.383      ; 2.747      ;
; 0.209  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 1.000        ; 2.384      ; 2.734      ;
; 0.234  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 1.000        ; 2.384      ; 2.707      ;
; 0.284  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 1.000        ; 2.383      ; 2.658      ;
; 0.329  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 1.000        ; 2.351      ; 2.580      ;
; 0.846  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 1.000        ; 2.387      ; 2.183      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SLTSL_n'                                                                  ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.262 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.228      ;
; -0.262 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.228      ;
; -0.262 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.228      ;
; -0.262 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.228      ;
; -0.262 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.228      ;
; -0.262 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.228      ;
; -0.256 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.222      ;
; -0.256 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.222      ;
; -0.256 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.222      ;
; -0.256 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.222      ;
; -0.256 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.222      ;
; -0.256 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.499      ; 3.222      ;
; -0.245 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.493      ; 3.205      ;
; -0.245 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.493      ; 3.205      ;
; -0.245 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.493      ; 3.205      ;
; -0.245 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.493      ; 3.205      ;
; -0.245 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.493      ; 3.205      ;
; -0.245 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.493      ; 3.205      ;
; -0.223 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.494      ; 3.184      ;
; -0.223 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.494      ; 3.184      ;
; -0.223 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.494      ; 3.184      ;
; -0.223 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.494      ; 3.184      ;
; -0.223 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.494      ; 3.184      ;
; -0.223 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 2.494      ; 3.184      ;
; -0.101 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.077      ;
; -0.101 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.077      ;
; -0.101 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.077      ;
; -0.101 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.077      ;
; -0.101 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.077      ;
; -0.101 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.077      ;
; -0.095 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.071      ;
; -0.095 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.071      ;
; -0.095 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.071      ;
; -0.095 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.071      ;
; -0.095 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.071      ;
; -0.095 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.499      ; 3.071      ;
; -0.070 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.493      ; 3.040      ;
; -0.070 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.493      ; 3.040      ;
; -0.070 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.493      ; 3.040      ;
; -0.070 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.493      ; 3.040      ;
; -0.070 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.493      ; 3.040      ;
; -0.070 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.493      ; 3.040      ;
; -0.034 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.494      ; 3.005      ;
; -0.034 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.494      ; 3.005      ;
; -0.034 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.494      ; 3.005      ;
; -0.034 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.494      ; 3.005      ;
; -0.034 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.494      ; 3.005      ;
; -0.034 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 2.494      ; 3.005      ;
; 0.901  ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.575      ;
; 0.901  ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.575      ;
; 0.901  ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.575      ;
; 0.901  ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.575      ;
; 0.901  ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.575      ;
; 0.901  ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.575      ;
; 0.907  ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.559      ;
; 0.907  ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.559      ;
; 0.907  ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.559      ;
; 0.907  ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.559      ;
; 0.907  ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.559      ;
; 0.907  ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.559      ;
; 0.919  ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.547      ;
; 0.919  ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.547      ;
; 0.919  ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.547      ;
; 0.919  ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.547      ;
; 0.919  ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.547      ;
; 0.919  ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.499      ; 2.547      ;
; 0.931  ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.545      ;
; 0.931  ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.545      ;
; 0.931  ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.545      ;
; 0.931  ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.545      ;
; 0.931  ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.545      ;
; 0.931  ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.499      ; 2.545      ;
; 0.966  ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.493      ; 2.504      ;
; 0.966  ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.493      ; 2.504      ;
; 0.966  ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.493      ; 2.504      ;
; 0.966  ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.493      ; 2.504      ;
; 0.966  ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.493      ; 2.504      ;
; 0.966  ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.493      ; 2.504      ;
; 1.005  ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.494      ; 2.466      ;
; 1.005  ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.494      ; 2.466      ;
; 1.005  ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.494      ; 2.466      ;
; 1.005  ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.494      ; 2.466      ;
; 1.005  ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.494      ; 2.466      ;
; 1.005  ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 2.494      ; 2.466      ;
; 1.017  ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.493      ; 2.443      ;
; 1.017  ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.493      ; 2.443      ;
; 1.017  ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.493      ; 2.443      ;
; 1.017  ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.493      ; 2.443      ;
; 1.017  ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.493      ; 2.443      ;
; 1.017  ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.493      ; 2.443      ;
; 1.028  ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.494      ; 2.433      ;
; 1.028  ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.494      ; 2.433      ;
; 1.028  ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.494      ; 2.433      ;
; 1.028  ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.494      ; 2.433      ;
; 1.028  ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.494      ; 2.433      ;
; 1.028  ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 2.494      ; 2.433      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'A[14]'                                                                           ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.427 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.000        ; 2.530      ; 2.103      ;
; -0.425 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.000        ; 2.475      ; 2.050      ;
; -0.411 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.000        ; 2.477      ; 2.096      ;
; -0.396 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.000        ; 2.473      ; 2.077      ;
; -0.394 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.000        ; 2.473      ; 2.079      ;
; -0.374 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.000        ; 2.474      ; 2.100      ;
; -0.122 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.000        ; 2.440      ; 2.318      ;
; 0.674  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; -0.500       ; 2.475      ; 2.669      ;
; 0.675  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; -0.500       ; 2.530      ; 2.725      ;
; 0.688  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; -0.500       ; 2.473      ; 2.681      ;
; 0.725  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; -0.500       ; 2.473      ; 2.718      ;
; 0.726  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; -0.500       ; 2.474      ; 2.720      ;
; 0.895  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; -0.500       ; 2.477      ; 2.902      ;
; 0.954  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; -0.500       ; 2.440      ; 2.914      ;
; 1.070  ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.054     ; 1.056      ;
; 1.201  ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.272      ;
; 1.232  ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.037      ; 1.309      ;
; 1.277  ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.059     ; 1.258      ;
; 1.306  ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.024     ; 1.322      ;
; 1.320  ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.391      ;
; 1.330  ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.021     ; 1.349      ;
; 1.341  ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.412      ;
; 1.344  ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.020     ; 1.364      ;
; 1.347  ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.021     ; 1.366      ;
; 1.347  ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.019     ; 1.368      ;
; 1.372  ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.018     ; 1.394      ;
; 1.379  ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.037      ; 1.456      ;
; 1.380  ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.394      ;
; 1.389  ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.460      ;
; 1.397  ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.036      ; 1.473      ;
; 1.397  ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.024     ; 1.413      ;
; 1.401  ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.036      ; 1.477      ;
; 1.423  ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.036      ; 1.499      ;
; 1.434  ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.020     ; 1.454      ;
; 1.438  ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.024     ; 1.454      ;
; 1.442  ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.037      ; 1.519      ;
; 1.446  ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.024     ; 1.462      ;
; 1.446  ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.037      ; 1.523      ;
; 1.451  ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.024     ; 1.467      ;
; 1.456  ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.037      ; 1.533      ;
; 1.457  ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.037      ; 1.534      ;
; 1.463  ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.024     ; 1.479      ;
; 1.467  ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.538      ;
; 1.467  ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.481      ;
; 1.472  ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.486      ;
; 1.472  ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.543      ;
; 1.478  ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.036      ; 1.554      ;
; 1.481  ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.021     ; 1.500      ;
; 1.485  ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.556      ;
; 1.490  ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.036      ; 1.566      ;
; 1.491  ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.020     ; 1.511      ;
; 1.493  ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.020     ; 1.513      ;
; 1.493  ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.021     ; 1.512      ;
; 1.495  ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.021     ; 1.514      ;
; 1.498  ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.025     ; 1.513      ;
; 1.499  ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.019     ; 1.520      ;
; 1.504  ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.020     ; 1.524      ;
; 1.505  ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.019     ; 1.526      ;
; 1.507  ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.021     ; 1.526      ;
; 1.515  ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.024     ; 1.531      ;
; 1.516  ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.020     ; 1.536      ;
; 1.516  ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.587      ;
; 1.519  ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.020     ; 1.539      ;
; 1.520  ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.019     ; 1.541      ;
; 1.522  ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.593      ;
; 1.529  ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.020     ; 1.549      ;
; 1.531  ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.018     ; 1.553      ;
; 1.533  ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.604      ;
; 1.533  ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.018     ; 1.555      ;
; 1.538  ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.552      ;
; 1.542  ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.556      ;
; 1.542  ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.613      ;
; 1.543  ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.557      ;
; 1.545  ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.018     ; 1.567      ;
; 1.546  ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.018     ; 1.568      ;
; 1.555  ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.021     ; 1.574      ;
; 1.572  ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.019     ; 1.593      ;
; 1.579  ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.650      ;
; 1.582  ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.024     ; 1.598      ;
; 1.584  ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.019     ; 1.605      ;
; 1.588  ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.053     ; 1.575      ;
; 1.603  ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.617      ;
; 1.616  ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.630      ;
; 1.628  ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.642      ;
; 1.629  ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.643      ;
; 1.633  ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.647      ;
; 1.638  ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.036      ; 1.714      ;
; 1.646  ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.019     ; 1.667      ;
; 1.651  ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.025     ; 1.666      ;
; 1.675  ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.024     ; 1.691      ;
; 1.676  ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.020     ; 1.696      ;
; 1.676  ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.024     ; 1.692      ;
; 1.686  ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.700      ;
; 1.692  ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.025     ; 1.707      ;
; 1.701  ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.715      ;
; 1.702  ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.026     ; 1.716      ;
; 1.849  ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.025     ; 1.864      ;
; 1.851  ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.059     ; 1.832      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SLTSL_n'                                                                   ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.322 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.600      ; 2.402      ;
; -0.322 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.600      ; 2.402      ;
; -0.322 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.600      ; 2.402      ;
; -0.322 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.600      ; 2.402      ;
; -0.322 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.600      ; 2.402      ;
; -0.322 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.600      ; 2.402      ;
; -0.312 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.599      ; 2.411      ;
; -0.312 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.599      ; 2.411      ;
; -0.312 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.599      ; 2.411      ;
; -0.312 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.599      ; 2.411      ;
; -0.312 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.599      ; 2.411      ;
; -0.312 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.599      ; 2.411      ;
; -0.282 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.600      ; 2.432      ;
; -0.282 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.600      ; 2.432      ;
; -0.282 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.600      ; 2.432      ;
; -0.282 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.600      ; 2.432      ;
; -0.282 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.600      ; 2.432      ;
; -0.282 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.600      ; 2.432      ;
; -0.244 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.599      ; 2.469      ;
; -0.244 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.599      ; 2.469      ;
; -0.244 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.599      ; 2.469      ;
; -0.244 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.599      ; 2.469      ;
; -0.244 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.599      ; 2.469      ;
; -0.244 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.599      ; 2.469      ;
; -0.218 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.511      ;
; -0.218 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.511      ;
; -0.218 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.511      ;
; -0.218 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.511      ;
; -0.218 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.511      ;
; -0.218 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.511      ;
; -0.211 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.508      ;
; -0.211 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.508      ;
; -0.211 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.508      ;
; -0.211 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.508      ;
; -0.211 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.508      ;
; -0.211 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.508      ;
; -0.207 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.522      ;
; -0.207 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.522      ;
; -0.207 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.522      ;
; -0.207 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.522      ;
; -0.207 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.522      ;
; -0.207 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 2.605      ; 2.522      ;
; -0.182 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.537      ;
; -0.182 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.537      ;
; -0.182 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.537      ;
; -0.182 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.537      ;
; -0.182 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.537      ;
; -0.182 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 2.605      ; 2.537      ;
; 0.760  ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.600      ; 2.974      ;
; 0.760  ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.600      ; 2.974      ;
; 0.760  ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.600      ; 2.974      ;
; 0.760  ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.600      ; 2.974      ;
; 0.760  ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.600      ; 2.974      ;
; 0.760  ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.600      ; 2.974      ;
; 0.794  ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.599      ; 3.007      ;
; 0.794  ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.599      ; 3.007      ;
; 0.794  ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.599      ; 3.007      ;
; 0.794  ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.599      ; 3.007      ;
; 0.794  ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.599      ; 3.007      ;
; 0.794  ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.599      ; 3.007      ;
; 0.818  ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.037      ;
; 0.818  ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.037      ;
; 0.818  ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.037      ;
; 0.818  ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.037      ;
; 0.818  ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.037      ;
; 0.818  ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.037      ;
; 0.822  ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.041      ;
; 0.822  ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.041      ;
; 0.822  ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.041      ;
; 0.822  ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.041      ;
; 0.822  ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.041      ;
; 0.822  ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 2.605      ; 3.041      ;
; 0.919  ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.600      ; 3.143      ;
; 0.919  ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.600      ; 3.143      ;
; 0.919  ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.600      ; 3.143      ;
; 0.919  ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.600      ; 3.143      ;
; 0.919  ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.600      ; 3.143      ;
; 0.919  ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.600      ; 3.143      ;
; 0.942  ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.599      ; 3.165      ;
; 0.942  ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.599      ; 3.165      ;
; 0.942  ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.599      ; 3.165      ;
; 0.942  ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.599      ; 3.165      ;
; 0.942  ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.599      ; 3.165      ;
; 0.942  ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.599      ; 3.165      ;
; 0.952  ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.181      ;
; 0.952  ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.181      ;
; 0.952  ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.181      ;
; 0.952  ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.181      ;
; 0.952  ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.181      ;
; 0.952  ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.181      ;
; 0.957  ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.186      ;
; 0.957  ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.186      ;
; 0.957  ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.186      ;
; 0.957  ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.186      ;
; 0.957  ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.186      ;
; 0.957  ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 2.605      ; 3.186      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'A[0]'                                                                 ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -0.205 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.500        ; 1.331      ; 2.043      ;
; 0.853  ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 1.000        ; 1.331      ; 1.485      ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'A[0]'                                                                  ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -0.046 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.000        ; 1.388      ; 1.426      ;
; 1.013  ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; -0.500       ; 1.388      ; 1.985      ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SLTSL_n'                                                                ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; -0.371 ; -0.187       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; -0.371 ; -0.187       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; -0.371 ; -0.187       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; -0.371 ; -0.187       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; -0.371 ; -0.187       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; -0.371 ; -0.187       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; -0.370 ; -0.186       ; 0.184          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]|clk                 ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]|clk                 ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[2]|clk                 ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[3]|clk                 ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[4]|clk                 ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[5]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]|clk                 ;
; -0.190 ; -0.190       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]|clk                 ;
; -0.179 ; -0.179       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|inclk[0] ;
; -0.179 ; -0.179       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|outclk   ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en|combout          ;
; -0.139 ; -0.139       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en|datac            ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n~input|o                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n~input|i                 ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; 0.964  ; 1.180        ; 0.216          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'A[0]'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; A[0]  ; Rise       ; A[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; A[0]  ; Rise       ; s_mgram_we         ;
; -0.282 ; -0.098       ; 0.184          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we         ;
; -0.102 ; -0.102       ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r~2|combout ;
; -0.102 ; -0.102       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we|clk     ;
; -0.096 ; -0.096       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_r~2|datad   ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r|datad     ;
; -0.077 ; -0.077       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_r|combout   ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]~input|o       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]~input|i       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]~input|i       ;
; 0.877  ; 1.093        ; 0.216          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we         ;
; 1.061  ; 1.061        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]~input|o       ;
; 1.075  ; 1.075        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_r|combout   ;
; 1.080  ; 1.080        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r|datad     ;
; 1.093  ; 1.093        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_r~2|datad   ;
; 1.098  ; 1.098        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r~2|combout ;
; 1.099  ; 1.099        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we|clk     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'A[14]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; A[14] ; Rise       ; A[14]                             ;
; -0.104 ; -0.104       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0|combout         ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]~0|datad           ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]~input|o                     ;
; -0.054 ; -0.054       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|inclk[0] ;
; -0.054 ; -0.054       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|outclk   ;
; -0.031 ; -0.031       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[13]                   ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[13]|datad             ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[0]                    ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[6]                    ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[12]                   ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[15]                   ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[16]                   ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]                   ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[14]                   ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[6]|datad              ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[0]|datad              ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[12]|datad             ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[15]|datad             ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[16]|datad             ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]|datad             ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[18]|datac             ;
; -0.019 ; -0.019       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[14]|datad             ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[10]                   ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]                   ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[9]                    ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[11]                   ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[1]                    ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[2]                    ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[3]                    ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[4]                    ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[5]                    ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[7]                    ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[8]                    ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[10]|datad             ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[9]|datad              ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[11]|datad             ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[1]|datad              ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[2]|datad              ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[3]|datad              ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[4]|datad              ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[5]|datad              ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[7]|datad              ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[8]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]~input|i                     ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[11]|datad             ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[1]|datad              ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[2]|datad              ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[3]|datad              ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[4]|datad              ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[5]|datad              ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[7]|datad              ;
; 1.011  ; 1.011        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[10]|datad             ;
; 1.011  ; 1.011        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[8]|datad              ;
; 1.011  ; 1.011        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[9]|datad              ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[11]                   ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]                   ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[1]                    ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[2]                    ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[3]                    ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[4]                    ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[5]                    ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[7]                    ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[10]                   ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[8]                    ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[9]                    ;
; 1.018  ; 1.018        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[14]|datad             ;
; 1.018  ; 1.018        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]|datad             ;
; 1.018  ; 1.018        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[18]|datac             ;
; 1.019  ; 1.019        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[12]|datad             ;
; 1.019  ; 1.019        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[15]|datad             ;
; 1.019  ; 1.019        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[16]|datad             ;
; 1.019  ; 1.019        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[6]|datad              ;
; 1.020  ; 1.020        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[0]|datad              ;
; 1.023  ; 1.023        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[14]                   ;
; 1.023  ; 1.023        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]                   ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[0]                    ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[12]                   ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[15]                   ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[16]                   ;
; 1.024  ; 1.024        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[6]                    ;
; 1.026  ; 1.026        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[13]|datad             ;
; 1.031  ; 1.031        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[13]                   ;
; 1.054  ; 1.054        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|inclk[0] ;
; 1.054  ; 1.054        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|outclk   ;
; 1.061  ; 1.061        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]~input|o                     ;
; 1.096  ; 1.096        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]~0|datad           ;
; 1.101  ; 1.101        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0|combout         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; A[*]      ; A[14]      ; 2.468  ; 3.241 ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.124  ; 0.949 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 0.309  ; 1.147 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 0.349  ; 1.142 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 0.361  ; 1.184 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 0.352  ; 1.179 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 0.246  ; 1.062 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 0.234  ; 1.014 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 0.407  ; 1.220 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 0.244  ; 1.022 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 0.278  ; 1.077 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 0.313  ; 1.116 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 0.310  ; 1.091 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 0.415  ; 1.222 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; 2.468  ; 3.241 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.796  ; 1.534 ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 2.104  ; 2.769 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 2.032  ; 2.672 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.069  ; 0.571 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 1.753  ; 2.434 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 1.965  ; 2.591 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 1.882  ; 2.535 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 1.361  ; 2.048 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 1.635  ; 2.278 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 1.660  ; 2.306 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 2.022  ; 2.672 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 2.019  ; 2.635 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 2.009  ; 2.614 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 2.032  ; 2.652 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 1.907  ; 2.505 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 1.433  ; 2.087 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 0.852  ; 1.667 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.053  ; 0.722 ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 0.746  ; 1.490 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.305  ; 1.187 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.127 ; 0.681 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.197  ; 0.966 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.227 ; 0.541 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.305  ; 1.187 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 0.261  ; 1.113 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 0.197  ; 1.058 ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.427  ; -0.194 ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.381  ; -0.425 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 0.205  ; -0.609 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 0.168  ; -0.604 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 0.241  ; -0.572 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 0.165  ; -0.644 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 0.268  ; -0.531 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 0.275  ; -0.483 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 0.112  ; -0.683 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 0.354  ; -0.416 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 0.237  ; -0.545 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 0.295  ; -0.486 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 0.274  ; -0.485 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 0.100  ; -0.684 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; -0.666 ; -1.540 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.427  ; -0.194 ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 0.247  ; -0.511 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.282  ; -0.290 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.252  ; -0.290 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -1.368 ; -2.080 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -1.572 ; -2.230 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -1.491 ; -2.176 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.990 ; -1.710 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -1.253 ; -1.930 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -1.278 ; -1.956 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -1.627 ; -2.308 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -1.625 ; -2.273 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -1.614 ; -2.252 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -1.638 ; -2.290 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -1.517 ; -2.147 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.059 ; -1.747 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -0.357 ; -1.224 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.282  ; -0.459 ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; -0.072 ; -0.869 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.791  ; 0.053  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 0.478  ; -0.330 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.482  ; -0.301 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 0.791  ; 0.053  ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.315  ; -0.513 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 0.469  ; -0.321 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 0.305  ; -0.511 ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.128 ; 3.700 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 4.634 ; 4.392 ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 4.634 ; 3.927 ; Rise       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 3.808 ; 4.392 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.113 ; 3.761 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.128 ; 3.700 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 4.634 ; 4.392 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 4.634 ; 3.927 ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 3.808 ; 4.392 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.113 ; 3.761 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 4.948 ; 5.004 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 4.226 ; 4.173 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 4.176 ; 4.114 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 4.156 ; 4.093 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 4.139 ; 4.077 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 4.298 ; 4.254 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 4.948 ; 5.004 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 4.838 ; 4.853 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 4.722 ; 4.731 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 4.732 ; 4.750 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 4.942 ; 4.969 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 4.248 ; 4.197 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 4.289 ; 4.259 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 4.084 ; 4.020 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 4.334 ; 4.297 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 4.093 ; 4.031 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 4.872 ; 4.899 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 4.624 ; 4.618 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 4.494 ; 4.496 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.721 ; 4.744 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.737 ; 4.712 ; Rise       ; A[14]           ;
; HEX0[*]        ; SLTSL_n    ; 6.562 ; 6.546 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 6.562 ; 6.546 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 6.544 ; 6.522 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 6.299 ; 6.252 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 6.316 ; 6.267 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 6.318 ; 6.178 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 6.311 ; 6.263 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 6.252 ; 6.299 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 6.535 ; 6.499 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 6.510 ; 6.499 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 6.477 ; 6.499 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 6.237 ; 6.419 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 6.535 ; 6.475 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 6.508 ; 6.232 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 6.413 ; 6.360 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 6.293 ; 6.308 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 6.270 ; 6.197 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 6.088 ; 6.086 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 6.111 ; 6.086 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 6.270 ; 6.082 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 6.121 ; 6.103 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 5.984 ; 6.143 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 6.133 ; 6.144 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 6.160 ; 6.197 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 6.416 ; 6.351 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 6.210 ; 6.144 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 6.382 ; 6.332 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 6.107 ; 6.135 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 6.196 ; 6.134 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 6.401 ; 6.295 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 6.416 ; 6.311 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 6.319 ; 6.351 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 6.359 ; 5.999 ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 6.359 ; 5.718 ; Rise       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 5.282 ; 5.999 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.069 ; 4.910 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 4.587 ; 5.368 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 6.359 ; 5.999 ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 6.359 ; 5.718 ; Fall       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 5.282 ; 5.999 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.069 ; 4.910 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 4.587 ; 5.368 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.067 ; 3.635 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 3.546 ; 3.840 ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 4.538 ; 3.840 ; Rise       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 3.546 ; 4.098 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 2.873 ; 3.485 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.067 ; 3.635 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 3.546 ; 3.840 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 4.538 ; 3.840 ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 3.546 ; 4.098 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 2.873 ; 3.485 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 3.984 ; 3.920 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 4.121 ; 4.068 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 4.074 ; 4.011 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 4.053 ; 3.990 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 4.037 ; 3.974 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 4.190 ; 4.145 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 4.813 ; 4.864 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 4.708 ; 4.718 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 4.597 ; 4.602 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 4.606 ; 4.620 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 4.808 ; 4.831 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 4.141 ; 4.089 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 4.180 ; 4.148 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 3.984 ; 3.920 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 4.224 ; 4.185 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 3.993 ; 3.930 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 4.743 ; 4.765 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 4.503 ; 4.494 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 4.377 ; 4.376 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.597 ; 4.615 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.608 ; 4.588 ; Rise       ; A[14]           ;
; HEX0[*]        ; SLTSL_n    ; 5.529 ; 5.532 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 5.846 ; 5.814 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 5.829 ; 5.790 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 5.786 ; 5.532 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 5.607 ; 5.543 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 5.614 ; 5.736 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 5.602 ; 5.726 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 5.529 ; 5.590 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 5.298 ; 5.340 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 5.493 ; 5.468 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 5.496 ; 5.539 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 5.469 ; 5.428 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 5.494 ; 5.457 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 5.476 ; 5.438 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 5.415 ; 5.374 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 5.298 ; 5.340 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 5.180 ; 5.156 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 5.180 ; 5.156 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 5.204 ; 5.303 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 5.334 ; 5.324 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 5.196 ; 5.163 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 5.242 ; 5.211 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 5.241 ; 5.212 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 5.252 ; 5.279 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 5.622 ; 5.579 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 5.636 ; 5.588 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 5.847 ; 5.800 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 5.670 ; 5.581 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 5.622 ; 5.579 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 5.824 ; 5.832 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 5.838 ; 5.830 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 5.794 ; 5.828 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.110 ; 5.557 ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 6.198 ; 5.557 ; Rise       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 5.110 ; 5.825 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 3.968 ; 4.800 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 4.437 ; 5.212 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.110 ; 5.557 ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 6.198 ; 5.557 ; Fall       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 5.110 ; 5.825 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 3.968 ; 4.800 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 4.437 ; 5.212 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n    ;       ; 5.321 ; 6.254 ;       ;
; A[1]       ; LEDG[6]     ; 6.255 ;       ;       ; 7.053 ;
; A[1]       ; LEDG[7]     ;       ; 6.013 ; 6.934 ;       ;
; A[1]       ; U1OE_n      ;       ; 5.382 ; 6.239 ;       ;
; A[2]       ; BUSDIR_n    ;       ; 5.317 ; 6.191 ;       ;
; A[2]       ; LEDG[6]     ; 6.251 ;       ;       ; 6.990 ;
; A[2]       ; LEDG[7]     ;       ; 6.009 ; 6.871 ;       ;
; A[2]       ; U1OE_n      ;       ; 5.378 ; 6.176 ;       ;
; A[3]       ; BUSDIR_n    ;       ; 5.339 ; 6.267 ;       ;
; A[3]       ; LEDG[6]     ; 6.273 ;       ;       ; 7.066 ;
; A[3]       ; LEDG[7]     ;       ; 6.031 ; 6.947 ;       ;
; A[3]       ; U1OE_n      ;       ; 5.400 ; 6.252 ;       ;
; A[4]       ; BUSDIR_n    ; 5.178 ;       ;       ; 5.937 ;
; A[4]       ; LEDG[6]     ;       ; 5.977 ; 6.871 ;       ;
; A[4]       ; LEDG[7]     ; 5.858 ;       ;       ; 6.629 ;
; A[4]       ; U1OE_n      ; 5.163 ;       ;       ; 5.998 ;
; A[5]       ; BUSDIR_n    ; 4.974 ;       ;       ; 5.707 ;
; A[5]       ; LEDG[6]     ;       ; 5.773 ; 6.641 ;       ;
; A[5]       ; LEDG[7]     ; 5.654 ;       ;       ; 6.399 ;
; A[5]       ; U1OE_n      ; 4.959 ;       ;       ; 5.768 ;
; A[6]       ; BUSDIR_n    ; 4.875 ;       ;       ; 5.598 ;
; A[6]       ; LEDG[6]     ;       ; 5.674 ; 6.532 ;       ;
; A[6]       ; LEDG[7]     ; 5.555 ;       ;       ; 6.290 ;
; A[6]       ; U1OE_n      ; 4.860 ;       ;       ; 5.659 ;
; A[7]       ; BUSDIR_n    ;       ; 5.315 ; 6.193 ;       ;
; A[7]       ; LEDG[6]     ; 6.249 ;       ;       ; 6.992 ;
; A[7]       ; LEDG[7]     ;       ; 6.007 ; 6.873 ;       ;
; A[7]       ; U1OE_n      ;       ; 5.376 ; 6.178 ;       ;
; D[0]       ; SRAM_DQ[0]  ; 3.522 ;       ;       ; 4.223 ;
; D[1]       ; SRAM_DQ[1]  ; 3.498 ;       ;       ; 4.190 ;
; D[2]       ; SRAM_DQ[2]  ; 3.722 ;       ;       ; 4.433 ;
; D[3]       ; SRAM_DQ[3]  ; 3.755 ;       ;       ; 4.506 ;
; D[4]       ; SRAM_DQ[4]  ; 3.564 ;       ;       ; 4.287 ;
; D[5]       ; SRAM_DQ[5]  ; 3.284 ;       ;       ; 3.938 ;
; D[6]       ; SRAM_DQ[6]  ; 3.497 ;       ;       ; 4.205 ;
; D[7]       ; SRAM_DQ[7]  ; 3.479 ;       ;       ; 4.176 ;
; IORQ_n     ; BUSDIR_n    ; 4.595 ;       ;       ; 5.329 ;
; IORQ_n     ; LEDG[6]     ;       ; 5.394 ; 6.263 ;       ;
; IORQ_n     ; LEDG[7]     ; 5.275 ;       ;       ; 6.021 ;
; IORQ_n     ; U1OE_n      ; 4.580 ;       ;       ; 5.390 ;
; KEY[0]     ; LEDG[8]     ; 6.970 ; 6.970 ; 7.555 ; 7.528 ;
; KEY[0]     ; LEDG[9]     ;       ; 6.261 ; 6.922 ;       ;
; KEY[0]     ; WAIT_n      ; 5.266 ; 5.266 ; 6.051 ; 6.032 ;
; M1_n       ; BUSDIR_n    ;       ; 4.827 ; 5.640 ;       ;
; M1_n       ; LEDG[6]     ; 5.761 ;       ;       ; 6.439 ;
; M1_n       ; LEDG[7]     ;       ; 5.519 ; 6.320 ;       ;
; M1_n       ; U1OE_n      ;       ; 4.888 ; 5.625 ;       ;
; MREQ_n     ; D[0]        ; 5.314 ; 5.314 ; 6.015 ; 5.996 ;
; MREQ_n     ; D[1]        ; 5.250 ; 5.250 ; 5.988 ; 5.969 ;
; MREQ_n     ; D[2]        ; 4.973 ; 4.973 ; 5.733 ; 5.714 ;
; MREQ_n     ; D[3]        ; 5.321 ; 5.321 ; 6.022 ; 6.003 ;
; MREQ_n     ; D[4]        ; 5.279 ; 5.279 ; 5.982 ; 5.963 ;
; MREQ_n     ; D[5]        ; 5.325 ; 5.325 ; 6.024 ; 6.005 ;
; MREQ_n     ; D[6]        ; 5.293 ; 5.293 ; 5.994 ; 5.975 ;
; MREQ_n     ; D[7]        ; 5.316 ; 5.316 ; 6.017 ; 5.998 ;
; RD_n       ; BUSDIR_n    ; 4.556 ;       ;       ; 5.395 ;
; RD_n       ; D[0]        ; 5.248 ; 5.248 ; 6.000 ; 5.981 ;
; RD_n       ; D[1]        ; 5.184 ; 5.184 ; 5.973 ; 5.954 ;
; RD_n       ; D[2]        ; 4.907 ; 4.907 ; 5.718 ; 5.699 ;
; RD_n       ; D[3]        ; 5.255 ; 5.255 ; 6.007 ; 5.988 ;
; RD_n       ; D[4]        ; 5.213 ; 5.213 ; 5.967 ; 5.948 ;
; RD_n       ; D[5]        ; 5.259 ; 5.259 ; 6.009 ; 5.990 ;
; RD_n       ; D[6]        ; 5.227 ; 5.227 ; 5.979 ; 5.960 ;
; RD_n       ; D[7]        ; 5.250 ; 5.250 ; 6.002 ; 5.983 ;
; RD_n       ; LEDG[6]     ;       ; 5.355 ; 6.329 ;       ;
; RD_n       ; LEDG[7]     ; 5.236 ;       ;       ; 6.087 ;
; RD_n       ; SRAM_OE_N   ; 3.741 ;       ;       ; 4.498 ;
; RD_n       ; U1OE_n      ; 4.541 ;       ;       ; 5.456 ;
; RESET_n    ; LEDG[8]     ; 5.246 ; 5.246 ; 5.533 ; 5.506 ;
; RESET_n    ; LEDG[9]     ;       ; 4.537 ; 4.900 ;       ;
; RESET_n    ; WAIT_n      ; 3.542 ; 3.542 ; 4.029 ; 4.010 ;
; SRAM_DQ[0] ; D[0]        ; 3.766 ;       ;       ; 4.464 ;
; SRAM_DQ[1] ; D[1]        ; 3.444 ;       ;       ; 4.123 ;
; SRAM_DQ[2] ; D[2]        ; 3.489 ;       ;       ; 4.186 ;
; SRAM_DQ[3] ; D[3]        ; 3.520 ;       ;       ; 4.222 ;
; SRAM_DQ[4] ; D[4]        ; 3.391 ;       ;       ; 4.054 ;
; SRAM_DQ[5] ; D[5]        ; 3.282 ;       ;       ; 3.935 ;
; SRAM_DQ[6] ; D[6]        ; 3.418 ;       ;       ; 4.098 ;
; SRAM_DQ[7] ; D[7]        ; 3.531 ;       ;       ; 4.239 ;
; SW[9]      ; D[0]        ; 5.494 ; 5.475 ; 6.443 ; 6.443 ;
; SW[9]      ; D[1]        ; 5.467 ; 5.448 ; 6.379 ; 6.379 ;
; SW[9]      ; D[2]        ; 5.212 ; 5.193 ; 6.102 ; 6.102 ;
; SW[9]      ; D[3]        ; 5.501 ; 5.482 ; 6.450 ; 6.450 ;
; SW[9]      ; D[4]        ; 5.461 ; 5.442 ; 6.408 ; 6.408 ;
; SW[9]      ; D[5]        ; 5.503 ; 5.484 ; 6.454 ; 6.454 ;
; SW[9]      ; D[6]        ; 5.473 ; 5.454 ; 6.422 ; 6.422 ;
; SW[9]      ; D[7]        ; 5.496 ; 5.477 ; 6.445 ; 6.445 ;
; SW[9]      ; LEDG[5]     ; 5.977 ;       ;       ; 7.001 ;
; SW[9]      ; LEDG[7]     ;       ; 5.617 ; 6.565 ;       ;
; SW[9]      ; SRAM_CE_N   ;       ; 4.528 ; 5.352 ;       ;
; SW[9]      ; SRAM_DQ[0]  ; 5.288 ; 5.269 ; 6.196 ; 6.196 ;
; SW[9]      ; SRAM_DQ[1]  ; 5.278 ; 5.259 ; 6.186 ; 6.186 ;
; SW[9]      ; SRAM_DQ[2]  ; 5.570 ; 5.551 ; 6.517 ; 6.517 ;
; SW[9]      ; SRAM_DQ[3]  ; 5.296 ; 5.277 ; 6.201 ; 6.201 ;
; SW[9]      ; SRAM_DQ[4]  ; 5.416 ; 5.397 ; 6.341 ; 6.341 ;
; SW[9]      ; SRAM_DQ[5]  ; 5.636 ; 5.617 ; 6.599 ; 6.599 ;
; SW[9]      ; SRAM_DQ[6]  ; 5.425 ; 5.406 ; 6.351 ; 6.351 ;
; SW[9]      ; SRAM_DQ[7]  ; 5.435 ; 5.416 ; 6.361 ; 6.361 ;
; SW[9]      ; U1OE_n      ;       ; 4.986 ; 5.870 ;       ;
; WR_n       ; LEDG[7]     ; 4.757 ;       ;       ; 5.566 ;
; WR_n       ; SRAM_DQ[0]  ; 4.932 ; 4.932 ; 5.724 ; 5.705 ;
; WR_n       ; SRAM_DQ[1]  ; 4.922 ; 4.922 ; 5.714 ; 5.695 ;
; WR_n       ; SRAM_DQ[2]  ; 5.253 ; 5.253 ; 6.006 ; 5.987 ;
; WR_n       ; SRAM_DQ[3]  ; 4.937 ; 4.937 ; 5.732 ; 5.713 ;
; WR_n       ; SRAM_DQ[4]  ; 5.077 ; 5.077 ; 5.852 ; 5.833 ;
; WR_n       ; SRAM_DQ[5]  ; 5.335 ; 5.335 ; 6.072 ; 6.053 ;
; WR_n       ; SRAM_DQ[6]  ; 5.087 ; 5.087 ; 5.861 ; 5.842 ;
; WR_n       ; SRAM_DQ[7]  ; 5.097 ; 5.097 ; 5.871 ; 5.852 ;
; WR_n       ; SRAM_WE_N   ; 3.522 ;       ;       ; 4.225 ;
; WR_n       ; U1OE_n      ; 4.062 ;       ;       ; 4.935 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n    ;       ; 5.171 ; 6.091 ;       ;
; A[1]       ; LEDG[6]     ; 6.074 ;       ;       ; 6.864 ;
; A[1]       ; LEDG[7]     ;       ; 5.634 ; 6.570 ;       ;
; A[1]       ; U1OE_n      ;       ; 5.021 ; 5.897 ;       ;
; A[2]       ; BUSDIR_n    ;       ; 5.166 ; 6.030 ;       ;
; A[2]       ; LEDG[6]     ; 6.069 ;       ;       ; 6.803 ;
; A[2]       ; LEDG[7]     ;       ; 5.629 ; 6.509 ;       ;
; A[2]       ; U1OE_n      ;       ; 5.016 ; 5.836 ;       ;
; A[3]       ; BUSDIR_n    ;       ; 5.187 ; 6.102 ;       ;
; A[3]       ; LEDG[6]     ; 6.090 ;       ;       ; 6.875 ;
; A[3]       ; LEDG[7]     ;       ; 5.650 ; 6.581 ;       ;
; A[3]       ; U1OE_n      ;       ; 5.037 ; 5.908 ;       ;
; A[4]       ; BUSDIR_n    ; 5.034 ;       ;       ; 5.783 ;
; A[4]       ; LEDG[6]     ;       ; 5.807 ; 6.686 ;       ;
; A[4]       ; LEDG[7]     ; 5.513 ;       ;       ; 6.246 ;
; A[4]       ; U1OE_n      ; 4.840 ;       ;       ; 5.633 ;
; A[5]       ; BUSDIR_n    ; 4.839 ;       ;       ; 5.563 ;
; A[5]       ; LEDG[6]     ;       ; 5.612 ; 6.466 ;       ;
; A[5]       ; LEDG[7]     ; 5.318 ;       ;       ; 6.026 ;
; A[5]       ; U1OE_n      ; 4.645 ;       ;       ; 5.413 ;
; A[6]       ; BUSDIR_n    ; 4.744 ;       ;       ; 5.458 ;
; A[6]       ; LEDG[6]     ;       ; 5.517 ; 6.361 ;       ;
; A[6]       ; LEDG[7]     ; 5.223 ;       ;       ; 5.921 ;
; A[6]       ; U1OE_n      ; 4.550 ;       ;       ; 5.308 ;
; A[7]       ; BUSDIR_n    ;       ; 5.165 ; 6.033 ;       ;
; A[7]       ; LEDG[6]     ; 6.068 ;       ;       ; 6.806 ;
; A[7]       ; LEDG[7]     ;       ; 5.628 ; 6.512 ;       ;
; A[7]       ; U1OE_n      ;       ; 5.015 ; 5.839 ;       ;
; D[0]       ; SRAM_DQ[0]  ; 3.445 ;       ;       ; 4.137 ;
; D[1]       ; SRAM_DQ[1]  ; 3.421 ;       ;       ; 4.104 ;
; D[2]       ; SRAM_DQ[2]  ; 3.636 ;       ;       ; 4.338 ;
; D[3]       ; SRAM_DQ[3]  ; 3.669 ;       ;       ; 4.408 ;
; D[4]       ; SRAM_DQ[4]  ; 3.484 ;       ;       ; 4.196 ;
; D[5]       ; SRAM_DQ[5]  ; 3.216 ;       ;       ; 3.863 ;
; D[6]       ; SRAM_DQ[6]  ; 3.419 ;       ;       ; 4.118 ;
; D[7]       ; SRAM_DQ[7]  ; 3.403 ;       ;       ; 4.091 ;
; IORQ_n     ; BUSDIR_n    ; 4.475 ;       ;       ; 5.200 ;
; IORQ_n     ; LEDG[6]     ;       ; 5.248 ; 6.103 ;       ;
; IORQ_n     ; LEDG[7]     ; 4.954 ;       ;       ; 5.663 ;
; IORQ_n     ; U1OE_n      ; 4.281 ;       ;       ; 5.050 ;
; KEY[0]     ; LEDG[8]     ; 6.008 ; 5.891 ; 6.477 ; 6.477 ;
; KEY[0]     ; LEDG[9]     ;       ; 6.077 ; 6.739 ;       ;
; KEY[0]     ; WAIT_n      ; 4.410 ; 4.278 ; 5.056 ; 5.056 ;
; M1_n       ; BUSDIR_n    ;       ; 4.699 ; 5.501 ;       ;
; M1_n       ; LEDG[6]     ; 5.602 ;       ;       ; 6.274 ;
; M1_n       ; LEDG[7]     ;       ; 5.162 ; 5.980 ;       ;
; M1_n       ; U1OE_n      ;       ; 4.549 ; 5.307 ;       ;
; MREQ_n     ; D[0]        ; 4.460 ; 4.328 ; 5.024 ; 5.024 ;
; MREQ_n     ; D[1]        ; 4.397 ; 4.265 ; 4.997 ; 4.997 ;
; MREQ_n     ; D[2]        ; 4.130 ; 3.998 ; 4.752 ; 4.752 ;
; MREQ_n     ; D[3]        ; 4.465 ; 4.333 ; 5.030 ; 5.030 ;
; MREQ_n     ; D[4]        ; 4.425 ; 4.293 ; 4.991 ; 4.991 ;
; MREQ_n     ; D[5]        ; 4.469 ; 4.337 ; 5.032 ; 5.032 ;
; MREQ_n     ; D[6]        ; 4.438 ; 4.306 ; 5.002 ; 5.002 ;
; MREQ_n     ; D[7]        ; 4.461 ; 4.329 ; 5.025 ; 5.025 ;
; RD_n       ; BUSDIR_n    ; 4.432 ;       ;       ; 5.245 ;
; RD_n       ; D[0]        ; 4.397 ; 4.265 ; 5.009 ; 5.009 ;
; RD_n       ; D[1]        ; 4.334 ; 4.202 ; 4.982 ; 4.982 ;
; RD_n       ; D[2]        ; 4.067 ; 3.935 ; 4.737 ; 4.737 ;
; RD_n       ; D[3]        ; 4.402 ; 4.270 ; 5.015 ; 5.015 ;
; RD_n       ; D[4]        ; 4.362 ; 4.230 ; 4.976 ; 4.976 ;
; RD_n       ; D[5]        ; 4.406 ; 4.274 ; 5.017 ; 5.017 ;
; RD_n       ; D[6]        ; 4.375 ; 4.243 ; 4.987 ; 4.987 ;
; RD_n       ; D[7]        ; 4.398 ; 4.266 ; 5.010 ; 5.010 ;
; RD_n       ; LEDG[6]     ;       ; 5.205 ; 6.148 ;       ;
; RD_n       ; LEDG[7]     ; 5.060 ;       ;       ; 5.892 ;
; RD_n       ; SRAM_OE_N   ; 3.657 ;       ;       ; 4.402 ;
; RD_n       ; U1OE_n      ; 4.387 ;       ;       ; 5.279 ;
; RESET_n    ; LEDG[8]     ; 4.358 ; 4.241 ; 4.538 ; 4.538 ;
; RESET_n    ; LEDG[9]     ;       ; 4.427 ; 4.800 ;       ;
; RESET_n    ; WAIT_n      ; 2.760 ; 2.628 ; 3.117 ; 3.117 ;
; SRAM_DQ[0] ; D[0]        ; 3.679 ;       ;       ; 4.368 ;
; SRAM_DQ[1] ; D[1]        ; 3.369 ;       ;       ; 4.040 ;
; SRAM_DQ[2] ; D[2]        ; 3.412 ;       ;       ; 4.101 ;
; SRAM_DQ[3] ; D[3]        ; 3.443 ;       ;       ; 4.136 ;
; SRAM_DQ[4] ; D[4]        ; 3.318 ;       ;       ; 3.972 ;
; SRAM_DQ[5] ; D[5]        ; 3.214 ;       ;       ; 3.860 ;
; SRAM_DQ[6] ; D[6]        ; 3.343 ;       ;       ; 4.015 ;
; SRAM_DQ[7] ; D[7]        ; 3.453 ;       ;       ; 4.151 ;
; SW[9]      ; D[0]        ; 4.500 ; 4.500 ; 5.567 ; 5.435 ;
; SW[9]      ; D[1]        ; 4.473 ; 4.473 ; 5.504 ; 5.372 ;
; SW[9]      ; D[2]        ; 4.228 ; 4.228 ; 5.237 ; 5.105 ;
; SW[9]      ; D[3]        ; 4.506 ; 4.506 ; 5.572 ; 5.440 ;
; SW[9]      ; D[4]        ; 4.467 ; 4.467 ; 5.532 ; 5.400 ;
; SW[9]      ; D[5]        ; 4.508 ; 4.508 ; 5.576 ; 5.444 ;
; SW[9]      ; D[6]        ; 4.478 ; 4.478 ; 5.545 ; 5.413 ;
; SW[9]      ; D[7]        ; 4.501 ; 4.501 ; 5.568 ; 5.436 ;
; SW[9]      ; LEDG[5]     ; 5.808 ;       ;       ; 6.812 ;
; SW[9]      ; LEDG[7]     ;       ; 5.435 ; 6.365 ;       ;
; SW[9]      ; SRAM_CE_N   ;       ; 4.410 ; 5.223 ;       ;
; SW[9]      ; SRAM_DQ[0]  ; 4.301 ; 4.301 ; 5.330 ; 5.198 ;
; SW[9]      ; SRAM_DQ[1]  ; 4.291 ; 4.291 ; 5.320 ; 5.188 ;
; SW[9]      ; SRAM_DQ[2]  ; 4.572 ; 4.572 ; 5.638 ; 5.506 ;
; SW[9]      ; SRAM_DQ[3]  ; 4.309 ; 4.309 ; 5.335 ; 5.203 ;
; SW[9]      ; SRAM_DQ[4]  ; 4.422 ; 4.422 ; 5.468 ; 5.336 ;
; SW[9]      ; SRAM_DQ[5]  ; 4.635 ; 4.635 ; 5.717 ; 5.585 ;
; SW[9]      ; SRAM_DQ[6]  ; 4.432 ; 4.432 ; 5.478 ; 5.346 ;
; SW[9]      ; SRAM_DQ[7]  ; 4.442 ; 4.442 ; 5.488 ; 5.356 ;
; SW[9]      ; U1OE_n      ;       ; 4.822 ; 5.692 ;       ;
; WR_n       ; LEDG[7]     ; 4.634 ;       ;       ; 5.437 ;
; WR_n       ; SRAM_DQ[0]  ; 4.092 ; 3.960 ; 4.742 ; 4.742 ;
; WR_n       ; SRAM_DQ[1]  ; 4.082 ; 3.950 ; 4.732 ; 4.732 ;
; WR_n       ; SRAM_DQ[2]  ; 4.400 ; 4.268 ; 5.013 ; 5.013 ;
; WR_n       ; SRAM_DQ[3]  ; 4.097 ; 3.965 ; 4.750 ; 4.750 ;
; WR_n       ; SRAM_DQ[4]  ; 4.230 ; 4.098 ; 4.863 ; 4.863 ;
; WR_n       ; SRAM_DQ[5]  ; 4.479 ; 4.347 ; 5.076 ; 5.076 ;
; WR_n       ; SRAM_DQ[6]  ; 4.240 ; 4.108 ; 4.873 ; 4.873 ;
; WR_n       ; SRAM_DQ[7]  ; 4.250 ; 4.118 ; 4.883 ; 4.883 ;
; WR_n       ; SRAM_WE_N   ; 3.444 ;       ;       ; 4.138 ;
; WR_n       ; U1OE_n      ; 3.961 ;       ;       ; 4.824 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 4.213 ; 4.194 ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 4.223 ; 4.204 ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 4.213 ; 4.194 ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 4.505 ; 4.486 ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 4.231 ; 4.212 ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 4.351 ; 4.332 ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 4.571 ; 4.552 ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 4.360 ; 4.341 ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 4.370 ; 4.351 ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 5.593 ; 5.574 ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 5.875 ; 5.856 ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 5.848 ; 5.829 ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 5.593 ; 5.574 ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 5.882 ; 5.863 ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 5.842 ; 5.823 ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 5.884 ; 5.865 ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 5.854 ; 5.835 ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 5.877 ; 5.858 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 5.790 ; 5.771 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 5.800 ; 5.781 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 5.790 ; 5.771 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 6.082 ; 6.063 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 5.808 ; 5.789 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 5.928 ; 5.909 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 6.148 ; 6.129 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 5.937 ; 5.918 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 5.947 ; 5.928 ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 5.593 ; 5.574 ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 5.875 ; 5.856 ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 5.848 ; 5.829 ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 5.593 ; 5.574 ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 5.882 ; 5.863 ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 5.842 ; 5.823 ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 5.884 ; 5.865 ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 5.854 ; 5.835 ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 5.877 ; 5.858 ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 5.790 ; 5.771 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 5.800 ; 5.781 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 5.790 ; 5.771 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 6.082 ; 6.063 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 5.808 ; 5.789 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 5.928 ; 5.909 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 6.148 ; 6.129 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 5.937 ; 5.918 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 5.947 ; 5.928 ; Fall       ; SLTSL_n         ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 3.263 ; 3.263 ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 3.273 ; 3.273 ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 3.263 ; 3.263 ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 3.544 ; 3.544 ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 3.281 ; 3.281 ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 3.394 ; 3.394 ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 3.607 ; 3.607 ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 3.404 ; 3.404 ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 3.414 ; 3.414 ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 4.616 ; 4.616 ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 4.888 ; 4.888 ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 4.861 ; 4.861 ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 4.616 ; 4.616 ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 4.894 ; 4.894 ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 4.855 ; 4.855 ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 4.896 ; 4.896 ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 4.866 ; 4.866 ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 4.889 ; 4.889 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 4.806 ; 4.806 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 4.816 ; 4.816 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 4.806 ; 4.806 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 5.087 ; 5.087 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 4.824 ; 4.824 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 4.937 ; 4.937 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 5.150 ; 5.150 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 4.947 ; 4.947 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 4.957 ; 4.957 ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 4.616 ; 4.616 ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 4.888 ; 4.888 ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 4.861 ; 4.861 ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 4.616 ; 4.616 ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 4.894 ; 4.894 ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 4.855 ; 4.855 ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 4.896 ; 4.896 ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 4.866 ; 4.866 ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 4.889 ; 4.889 ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 4.806 ; 4.806 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 4.816 ; 4.816 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 4.806 ; 4.806 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 5.087 ; 5.087 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 4.824 ; 4.824 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 4.937 ; 4.937 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 5.150 ; 5.150 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 4.947 ; 4.947 ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 4.957 ; 4.957 ; Fall       ; SLTSL_n         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 4.291     ; 4.291     ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 4.301     ; 4.301     ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 4.291     ; 4.291     ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 4.622     ; 4.622     ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 4.306     ; 4.306     ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 4.446     ; 4.446     ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 4.704     ; 4.704     ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 4.456     ; 4.456     ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 4.466     ; 4.466     ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 4.820     ; 4.820     ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 5.161     ; 5.161     ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 5.097     ; 5.097     ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 4.820     ; 4.820     ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 5.168     ; 5.168     ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 5.126     ; 5.126     ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 5.172     ; 5.172     ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 5.140     ; 5.140     ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 5.163     ; 5.163     ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 5.023     ; 5.023     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 5.033     ; 5.033     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 5.023     ; 5.023     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 5.354     ; 5.354     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 5.038     ; 5.038     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 5.178     ; 5.178     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 5.436     ; 5.436     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 5.188     ; 5.188     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 5.198     ; 5.198     ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 4.820     ; 4.820     ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 5.161     ; 5.161     ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 5.097     ; 5.097     ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 4.820     ; 4.820     ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 5.168     ; 5.168     ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 5.126     ; 5.126     ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 5.172     ; 5.172     ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 5.140     ; 5.140     ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 5.163     ; 5.163     ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 5.023     ; 5.023     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 5.033     ; 5.033     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 5.023     ; 5.023     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 5.354     ; 5.354     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 5.038     ; 5.038     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 5.178     ; 5.178     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 5.436     ; 5.436     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 5.188     ; 5.188     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 5.198     ; 5.198     ; Fall       ; SLTSL_n         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; A[0]       ; 3.338     ; 3.470     ; Rise       ; A[0]            ;
;  SRAM_DQ[0] ; A[0]       ; 3.348     ; 3.480     ; Rise       ; A[0]            ;
;  SRAM_DQ[1] ; A[0]       ; 3.338     ; 3.470     ; Rise       ; A[0]            ;
;  SRAM_DQ[2] ; A[0]       ; 3.656     ; 3.788     ; Rise       ; A[0]            ;
;  SRAM_DQ[3] ; A[0]       ; 3.353     ; 3.485     ; Rise       ; A[0]            ;
;  SRAM_DQ[4] ; A[0]       ; 3.486     ; 3.618     ; Rise       ; A[0]            ;
;  SRAM_DQ[5] ; A[0]       ; 3.735     ; 3.867     ; Rise       ; A[0]            ;
;  SRAM_DQ[6] ; A[0]       ; 3.496     ; 3.628     ; Rise       ; A[0]            ;
;  SRAM_DQ[7] ; A[0]       ; 3.506     ; 3.638     ; Rise       ; A[0]            ;
; D[*]        ; SLTSL_n    ; 3.851     ; 3.983     ; Rise       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 4.181     ; 4.313     ; Rise       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 4.118     ; 4.250     ; Rise       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 3.851     ; 3.983     ; Rise       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 4.186     ; 4.318     ; Rise       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 4.146     ; 4.278     ; Rise       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 4.190     ; 4.322     ; Rise       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 4.159     ; 4.291     ; Rise       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 4.182     ; 4.314     ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 4.048     ; 4.180     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 4.058     ; 4.190     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 4.048     ; 4.180     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 4.366     ; 4.498     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 4.063     ; 4.195     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 4.196     ; 4.328     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 4.445     ; 4.577     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 4.206     ; 4.338     ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 4.216     ; 4.348     ; Rise       ; SLTSL_n         ;
; D[*]        ; SLTSL_n    ; 3.851     ; 3.983     ; Fall       ; SLTSL_n         ;
;  D[0]       ; SLTSL_n    ; 4.181     ; 4.313     ; Fall       ; SLTSL_n         ;
;  D[1]       ; SLTSL_n    ; 4.118     ; 4.250     ; Fall       ; SLTSL_n         ;
;  D[2]       ; SLTSL_n    ; 3.851     ; 3.983     ; Fall       ; SLTSL_n         ;
;  D[3]       ; SLTSL_n    ; 4.186     ; 4.318     ; Fall       ; SLTSL_n         ;
;  D[4]       ; SLTSL_n    ; 4.146     ; 4.278     ; Fall       ; SLTSL_n         ;
;  D[5]       ; SLTSL_n    ; 4.190     ; 4.322     ; Fall       ; SLTSL_n         ;
;  D[6]       ; SLTSL_n    ; 4.159     ; 4.291     ; Fall       ; SLTSL_n         ;
;  D[7]       ; SLTSL_n    ; 4.182     ; 4.314     ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]  ; SLTSL_n    ; 4.048     ; 4.180     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0] ; SLTSL_n    ; 4.058     ; 4.190     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1] ; SLTSL_n    ; 4.048     ; 4.180     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2] ; SLTSL_n    ; 4.366     ; 4.498     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3] ; SLTSL_n    ; 4.063     ; 4.195     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4] ; SLTSL_n    ; 4.196     ; 4.328     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5] ; SLTSL_n    ; 4.445     ; 4.577     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6] ; SLTSL_n    ; 4.206     ; 4.338     ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7] ; SLTSL_n    ; 4.216     ; 4.348     ; Fall       ; SLTSL_n         ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -4.579  ; -0.612  ; -0.205   ; -0.106  ; -3.000              ;
;  A[0]            ; N/A     ; N/A     ; -0.205   ; -0.106  ; -3.000              ;
;  A[14]           ; -4.579  ; -0.612  ; N/A      ; N/A     ; -3.000              ;
;  SLTSL_n         ; -0.262  ; -0.523  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -27.19  ; -13.939 ; -0.205   ; -0.106  ; -50.014             ;
;  A[0]            ; N/A     ; N/A     ; -0.205   ; -0.106  ; -4.803              ;
;  A[14]           ; -26.896 ; -2.765  ; N/A      ; N/A     ; -4.059              ;
;  SLTSL_n         ; -5.916  ; -11.766 ; N/A      ; N/A     ; -41.152             ;
+------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; A[*]      ; A[14]      ; 4.447  ; 4.946 ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.338  ; 0.949 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 0.613  ; 1.199 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 0.709  ; 1.225 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 0.683  ; 1.294 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 0.696  ; 1.280 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 0.539  ; 1.114 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 0.513  ; 1.036 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 0.800  ; 1.324 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 0.510  ; 1.027 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 0.613  ; 1.116 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 0.636  ; 1.178 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 0.640  ; 1.166 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 0.822  ; 1.345 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; 4.447  ; 4.946 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 1.632  ; 2.128 ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 3.633  ; 4.074 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 3.516  ; 3.971 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.120  ; 0.571 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 2.976  ; 3.496 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 3.385  ; 3.830 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 3.188  ; 3.731 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 2.252  ; 2.813 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 2.794  ; 3.297 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 2.859  ; 3.318 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 3.474  ; 3.930 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 3.492  ; 3.934 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 3.489  ; 3.908 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 3.516  ; 3.971 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 3.278  ; 3.742 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 2.399  ; 2.887 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 1.417  ; 2.024 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.053  ; 0.722 ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 1.221  ; 1.759 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.495  ; 1.187 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.127 ; 0.681 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.315  ; 0.966 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.227 ; 0.541 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.495  ; 1.187 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 0.426  ; 1.113 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 0.268  ; 1.058 ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.582  ; 0.243  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.582  ; 0.107  ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 0.347  ; -0.140 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 0.265  ; -0.149 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 0.413  ; -0.089 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 0.270  ; -0.194 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 0.417  ; -0.047 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 0.431  ; 0.014  ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 0.183  ; -0.229 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 0.559  ; 0.132  ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 0.333  ; -0.056 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 0.469  ; 0.038  ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 0.428  ; 0.005  ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 0.156  ; -0.237 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; -0.666 ; -1.540 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.481  ; 0.243  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 0.434  ; -0.031 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.483  ; 0.169  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.430  ; 0.144  ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -1.368 ; -2.080 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -1.572 ; -2.230 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -1.491 ; -2.176 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.990 ; -1.710 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -1.253 ; -1.930 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -1.278 ; -1.956 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -1.627 ; -2.308 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -1.625 ; -2.273 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -1.614 ; -2.252 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -1.638 ; -2.290 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -1.517 ; -2.147 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.059 ; -1.747 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -0.357 ; -0.897 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.483  ; 0.169  ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 0.012  ; -0.404 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 1.470  ; 1.041  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 0.980  ; 0.487  ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.948  ; 0.492  ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 1.470  ; 1.041  ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.707  ; 0.239  ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 0.906  ; 0.451  ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 0.671  ; 0.197  ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 5.353  ; 5.425  ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 6.877  ; 6.711  ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 6.877  ; 6.662  ; Rise       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 6.371  ; 6.711  ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 5.263  ; 5.668  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 5.353  ; 5.425  ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 6.877  ; 6.711  ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 6.877  ; 6.662  ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 6.371  ; 6.711  ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 5.263  ; 5.668  ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 8.435  ; 8.315  ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 7.122  ; 6.976  ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 7.016  ; 6.874  ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 6.996  ; 6.855  ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 6.962  ; 6.824  ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 7.243  ; 7.097  ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 8.435  ; 8.315  ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 8.224  ; 8.090  ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 7.991  ; 7.851  ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 8.014  ; 7.913  ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 8.386  ; 8.232  ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 7.171  ; 7.023  ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 7.250  ; 7.112  ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 6.886  ; 6.746  ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 7.344  ; 7.194  ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 6.902  ; 6.764  ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 8.208  ; 8.080  ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 7.829  ; 7.700  ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 7.606  ; 7.480  ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 7.962  ; 7.873  ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 7.868  ; 7.946  ; Rise       ; A[14]           ;
; HEX0[*]        ; SLTSL_n    ; 11.144 ; 11.008 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 11.144 ; 11.008 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 11.087 ; 10.959 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 10.648 ; 10.532 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 10.687 ; 10.551 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 10.704 ; 10.438 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 10.675 ; 10.554 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 10.535 ; 10.650 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 10.937 ; 10.830 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 10.937 ; 10.830 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 10.881 ; 10.826 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 10.704 ; 10.723 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 10.935 ; 10.797 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 10.905 ; 10.634 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 10.775 ; 10.624 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 10.504 ; 10.578 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 10.625 ; 10.537 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 10.324 ; 10.240 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 10.352 ; 10.223 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 10.625 ; 10.410 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 10.374 ; 10.317 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 10.285 ; 10.371 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 10.366 ; 10.340 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 10.408 ; 10.537 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 10.883 ; 10.780 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 10.458 ; 10.311 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 10.820 ; 10.648 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 10.264 ; 10.327 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 10.444 ; 10.297 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 10.852 ; 10.546 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 10.883 ; 10.578 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 10.631 ; 10.780 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 9.901  ; 9.417  ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 9.901  ; 9.417  ; Rise       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 8.852  ; 9.380  ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.843  ; 7.487  ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 7.744  ; 8.337  ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 9.901  ; 9.417  ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 9.901  ; 9.417  ; Fall       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 8.852  ; 9.380  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.843  ; 7.487  ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 7.744  ; 8.337  ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.067 ; 3.635 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 3.546 ; 3.840 ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 4.538 ; 3.840 ; Rise       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 3.546 ; 4.098 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 2.873 ; 3.485 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.067 ; 3.635 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 3.546 ; 3.840 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 4.538 ; 3.840 ; Fall       ; A[0]            ;
;  LEDG[7]       ; A[0]       ; 3.546 ; 4.098 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 2.873 ; 3.485 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 3.984 ; 3.920 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 4.121 ; 4.068 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 4.074 ; 4.011 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 4.053 ; 3.990 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 4.037 ; 3.974 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 4.190 ; 4.145 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 4.813 ; 4.864 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 4.708 ; 4.718 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 4.597 ; 4.602 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 4.606 ; 4.620 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 4.808 ; 4.831 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 4.141 ; 4.089 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 4.180 ; 4.148 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 3.984 ; 3.920 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 4.224 ; 4.185 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 3.993 ; 3.930 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 4.743 ; 4.765 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 4.503 ; 4.494 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 4.377 ; 4.376 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 4.597 ; 4.615 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 4.608 ; 4.588 ; Rise       ; A[14]           ;
; HEX0[*]        ; SLTSL_n    ; 5.529 ; 5.532 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 5.846 ; 5.814 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 5.829 ; 5.790 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 5.786 ; 5.532 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 5.607 ; 5.543 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 5.614 ; 5.736 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 5.602 ; 5.726 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 5.529 ; 5.590 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 5.298 ; 5.340 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 5.493 ; 5.468 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 5.496 ; 5.539 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 5.469 ; 5.428 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 5.494 ; 5.457 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 5.476 ; 5.438 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 5.415 ; 5.374 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 5.298 ; 5.340 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 5.180 ; 5.156 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 5.180 ; 5.156 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 5.204 ; 5.303 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 5.334 ; 5.324 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 5.196 ; 5.163 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 5.242 ; 5.211 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 5.241 ; 5.212 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 5.252 ; 5.279 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 5.622 ; 5.579 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 5.636 ; 5.588 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 5.847 ; 5.800 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 5.670 ; 5.581 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 5.622 ; 5.579 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 5.824 ; 5.832 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 5.838 ; 5.830 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 5.794 ; 5.828 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.110 ; 5.557 ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 6.198 ; 5.557 ; Rise       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 5.110 ; 5.825 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 3.968 ; 4.800 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 4.437 ; 5.212 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.110 ; 5.557 ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 6.198 ; 5.557 ; Fall       ; SLTSL_n         ;
;  LEDG[7]       ; SLTSL_n    ; 5.110 ; 5.825 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 3.968 ; 4.800 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 4.437 ; 5.212 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n    ;        ; 9.057  ; 9.906  ;        ;
; A[1]       ; LEDG[6]     ; 10.509 ;        ;        ; 11.215 ;
; A[1]       ; LEDG[7]     ;        ; 10.343 ; 10.924 ;        ;
; A[1]       ; U1OE_n      ;        ; 9.300  ; 9.816  ;        ;
; A[2]       ; BUSDIR_n    ;        ; 9.073  ; 9.836  ;        ;
; A[2]       ; LEDG[6]     ; 10.525 ;        ;        ; 11.145 ;
; A[2]       ; LEDG[7]     ;        ; 10.359 ; 10.854 ;        ;
; A[2]       ; U1OE_n      ;        ; 9.316  ; 9.746  ;        ;
; A[3]       ; BUSDIR_n    ;        ; 9.070  ; 9.957  ;        ;
; A[3]       ; LEDG[6]     ; 10.522 ;        ;        ; 11.266 ;
; A[3]       ; LEDG[7]     ;        ; 10.356 ; 10.975 ;        ;
; A[3]       ; U1OE_n      ;        ; 9.313  ; 9.867  ;        ;
; A[4]       ; BUSDIR_n    ; 8.886  ;        ;        ; 9.244  ;
; A[4]       ; LEDG[6]     ;        ; 10.195 ; 10.696 ;        ;
; A[4]       ; LEDG[7]     ; 9.904  ;        ;        ; 10.530 ;
; A[4]       ; U1OE_n      ; 8.796  ;        ;        ; 9.487  ;
; A[5]       ; BUSDIR_n    ; 8.550  ;        ;        ; 8.893  ;
; A[5]       ; LEDG[6]     ;        ; 9.859  ; 10.345 ;        ;
; A[5]       ; LEDG[7]     ; 9.568  ;        ;        ; 10.179 ;
; A[5]       ; U1OE_n      ; 8.460  ;        ;        ; 9.136  ;
; A[6]       ; BUSDIR_n    ; 8.386  ;        ;        ; 8.686  ;
; A[6]       ; LEDG[6]     ;        ; 9.695  ; 10.138 ;        ;
; A[6]       ; LEDG[7]     ; 9.404  ;        ;        ; 9.972  ;
; A[6]       ; U1OE_n      ; 8.296  ;        ;        ; 8.929  ;
; A[7]       ; BUSDIR_n    ;        ; 9.055  ; 9.794  ;        ;
; A[7]       ; LEDG[6]     ; 10.507 ;        ;        ; 11.103 ;
; A[7]       ; LEDG[7]     ;        ; 10.341 ; 10.812 ;        ;
; A[7]       ; U1OE_n      ;        ; 9.298  ; 9.704  ;        ;
; D[0]       ; SRAM_DQ[0]  ; 5.879  ;        ;        ; 6.295  ;
; D[1]       ; SRAM_DQ[1]  ; 5.847  ;        ;        ; 6.260  ;
; D[2]       ; SRAM_DQ[2]  ; 6.261  ;        ;        ; 6.620  ;
; D[3]       ; SRAM_DQ[3]  ; 6.204  ;        ;        ; 6.689  ;
; D[4]       ; SRAM_DQ[4]  ; 6.024  ;        ;        ; 6.442  ;
; D[5]       ; SRAM_DQ[5]  ; 5.477  ;        ;        ; 5.848  ;
; D[6]       ; SRAM_DQ[6]  ; 5.860  ;        ;        ; 6.292  ;
; D[7]       ; SRAM_DQ[7]  ; 5.819  ;        ;        ; 6.231  ;
; IORQ_n     ; BUSDIR_n    ; 7.845  ;        ;        ; 8.169  ;
; IORQ_n     ; LEDG[6]     ;        ; 9.154  ; 9.621  ;        ;
; IORQ_n     ; LEDG[7]     ; 8.863  ;        ;        ; 9.455  ;
; IORQ_n     ; U1OE_n      ; 7.755  ;        ;        ; 8.412  ;
; KEY[0]     ; LEDG[8]     ; 10.282 ; 10.208 ; 10.728 ; 10.728 ;
; KEY[0]     ; LEDG[9]     ;        ; 10.284 ; 10.866 ;        ;
; KEY[0]     ; WAIT_n      ; 7.694  ; 7.592  ; 8.320  ; 8.320  ;
; M1_n       ; BUSDIR_n    ;        ; 8.149  ; 8.812  ;        ;
; M1_n       ; LEDG[6]     ; 9.601  ;        ;        ; 10.121 ;
; M1_n       ; LEDG[7]     ;        ; 9.435  ; 9.830  ;        ;
; M1_n       ; U1OE_n      ;        ; 8.392  ; 8.722  ;        ;
; MREQ_n     ; D[0]        ; 7.790  ; 7.688  ; 8.279  ; 8.279  ;
; MREQ_n     ; D[1]        ; 7.715  ; 7.613  ; 8.264  ; 8.264  ;
; MREQ_n     ; D[2]        ; 7.264  ; 7.162  ; 7.816  ; 7.816  ;
; MREQ_n     ; D[3]        ; 7.798  ; 7.696  ; 8.282  ; 8.282  ;
; MREQ_n     ; D[4]        ; 7.767  ; 7.665  ; 8.252  ; 8.252  ;
; MREQ_n     ; D[5]        ; 7.809  ; 7.707  ; 8.297  ; 8.297  ;
; MREQ_n     ; D[6]        ; 7.771  ; 7.669  ; 8.255  ; 8.255  ;
; MREQ_n     ; D[7]        ; 7.801  ; 7.699  ; 8.284  ; 8.284  ;
; RD_n       ; BUSDIR_n    ; 7.763  ;        ;        ; 8.216  ;
; RD_n       ; D[0]        ; 7.667  ; 7.565  ; 8.219  ; 8.219  ;
; RD_n       ; D[1]        ; 7.592  ; 7.490  ; 8.204  ; 8.204  ;
; RD_n       ; D[2]        ; 7.141  ; 7.039  ; 7.756  ; 7.756  ;
; RD_n       ; D[3]        ; 7.675  ; 7.573  ; 8.222  ; 8.222  ;
; RD_n       ; D[4]        ; 7.644  ; 7.542  ; 8.192  ; 8.192  ;
; RD_n       ; D[5]        ; 7.686  ; 7.584  ; 8.237  ; 8.237  ;
; RD_n       ; D[6]        ; 7.648  ; 7.546  ; 8.195  ; 8.195  ;
; RD_n       ; D[7]        ; 7.678  ; 7.576  ; 8.224  ; 8.224  ;
; RD_n       ; LEDG[6]     ;        ; 9.072  ; 9.668  ;        ;
; RD_n       ; LEDG[7]     ; 8.781  ;        ;        ; 9.502  ;
; RD_n       ; SRAM_OE_N   ; 6.222  ;        ;        ; 6.671  ;
; RD_n       ; U1OE_n      ; 7.673  ;        ;        ; 8.459  ;
; RESET_n    ; LEDG[8]     ; 7.285  ; 7.211  ; 7.422  ; 7.422  ;
; RESET_n    ; LEDG[9]     ;        ; 7.287  ; 7.560  ;        ;
; RESET_n    ; WAIT_n      ; 4.697  ; 4.595  ; 5.014  ; 5.014  ;
; SRAM_DQ[0] ; D[0]        ; 6.301  ;        ;        ; 6.686  ;
; SRAM_DQ[1] ; D[1]        ; 5.760  ;        ;        ; 6.149  ;
; SRAM_DQ[2] ; D[2]        ; 5.833  ;        ;        ; 6.245  ;
; SRAM_DQ[3] ; D[3]        ; 5.869  ;        ;        ; 6.282  ;
; SRAM_DQ[4] ; D[4]        ; 5.697  ;        ;        ; 6.060  ;
; SRAM_DQ[5] ; D[5]        ; 5.476  ;        ;        ; 5.844  ;
; SRAM_DQ[6] ; D[6]        ; 5.743  ;        ;        ; 6.129  ;
; SRAM_DQ[7] ; D[7]        ; 5.888  ;        ;        ; 6.311  ;
; SW[9]      ; D[0]        ; 8.180  ; 8.180  ; 8.799  ; 8.697  ;
; SW[9]      ; D[1]        ; 8.165  ; 8.165  ; 8.724  ; 8.622  ;
; SW[9]      ; D[2]        ; 7.717  ; 7.717  ; 8.273  ; 8.171  ;
; SW[9]      ; D[3]        ; 8.183  ; 8.183  ; 8.807  ; 8.705  ;
; SW[9]      ; D[4]        ; 8.153  ; 8.153  ; 8.776  ; 8.674  ;
; SW[9]      ; D[5]        ; 8.198  ; 8.198  ; 8.818  ; 8.716  ;
; SW[9]      ; D[6]        ; 8.156  ; 8.156  ; 8.780  ; 8.678  ;
; SW[9]      ; D[7]        ; 8.185  ; 8.185  ; 8.810  ; 8.708  ;
; SW[9]      ; LEDG[5]     ; 10.079 ;        ;        ; 10.689 ;
; SW[9]      ; LEDG[7]     ;        ; 9.558  ; 10.124 ;        ;
; SW[9]      ; SRAM_CE_N   ;        ; 7.665  ; 8.115  ;        ;
; SW[9]      ; SRAM_DQ[0]  ; 7.812  ; 7.812  ; 8.399  ; 8.297  ;
; SW[9]      ; SRAM_DQ[1]  ; 7.802  ; 7.802  ; 8.389  ; 8.287  ;
; SW[9]      ; SRAM_DQ[2]  ; 8.312  ; 8.312  ; 8.897  ; 8.795  ;
; SW[9]      ; SRAM_DQ[3]  ; 7.818  ; 7.818  ; 8.397  ; 8.295  ;
; SW[9]      ; SRAM_DQ[4]  ; 8.054  ; 8.054  ; 8.625  ; 8.523  ;
; SW[9]      ; SRAM_DQ[5]  ; 8.423  ; 8.423  ; 9.036  ; 8.934  ;
; SW[9]      ; SRAM_DQ[6]  ; 8.064  ; 8.064  ; 8.635  ; 8.533  ;
; SW[9]      ; SRAM_DQ[7]  ; 8.074  ; 8.074  ; 8.645  ; 8.543  ;
; SW[9]      ; U1OE_n      ;        ; 8.515  ; 9.016  ;        ;
; WR_n       ; LEDG[7]     ; 7.927  ;        ;        ; 8.613  ;
; WR_n       ; SRAM_DQ[0]  ; 7.180  ; 7.078  ; 7.770  ; 7.770  ;
; WR_n       ; SRAM_DQ[1]  ; 7.170  ; 7.068  ; 7.760  ; 7.760  ;
; WR_n       ; SRAM_DQ[2]  ; 7.678  ; 7.576  ; 8.270  ; 8.270  ;
; WR_n       ; SRAM_DQ[3]  ; 7.178  ; 7.076  ; 7.776  ; 7.776  ;
; WR_n       ; SRAM_DQ[4]  ; 7.406  ; 7.304  ; 8.012  ; 8.012  ;
; WR_n       ; SRAM_DQ[5]  ; 7.817  ; 7.715  ; 8.381  ; 8.381  ;
; WR_n       ; SRAM_DQ[6]  ; 7.416  ; 7.314  ; 8.022  ; 8.022  ;
; WR_n       ; SRAM_DQ[7]  ; 7.426  ; 7.324  ; 8.032  ; 8.032  ;
; WR_n       ; SRAM_WE_N   ; 5.881  ;        ;        ; 6.293  ;
; WR_n       ; U1OE_n      ; 6.819  ;        ;        ; 7.570  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n    ;       ; 5.171 ; 6.091 ;       ;
; A[1]       ; LEDG[6]     ; 6.074 ;       ;       ; 6.864 ;
; A[1]       ; LEDG[7]     ;       ; 5.634 ; 6.570 ;       ;
; A[1]       ; U1OE_n      ;       ; 5.021 ; 5.897 ;       ;
; A[2]       ; BUSDIR_n    ;       ; 5.166 ; 6.030 ;       ;
; A[2]       ; LEDG[6]     ; 6.069 ;       ;       ; 6.803 ;
; A[2]       ; LEDG[7]     ;       ; 5.629 ; 6.509 ;       ;
; A[2]       ; U1OE_n      ;       ; 5.016 ; 5.836 ;       ;
; A[3]       ; BUSDIR_n    ;       ; 5.187 ; 6.102 ;       ;
; A[3]       ; LEDG[6]     ; 6.090 ;       ;       ; 6.875 ;
; A[3]       ; LEDG[7]     ;       ; 5.650 ; 6.581 ;       ;
; A[3]       ; U1OE_n      ;       ; 5.037 ; 5.908 ;       ;
; A[4]       ; BUSDIR_n    ; 5.034 ;       ;       ; 5.783 ;
; A[4]       ; LEDG[6]     ;       ; 5.807 ; 6.686 ;       ;
; A[4]       ; LEDG[7]     ; 5.513 ;       ;       ; 6.246 ;
; A[4]       ; U1OE_n      ; 4.840 ;       ;       ; 5.633 ;
; A[5]       ; BUSDIR_n    ; 4.839 ;       ;       ; 5.563 ;
; A[5]       ; LEDG[6]     ;       ; 5.612 ; 6.466 ;       ;
; A[5]       ; LEDG[7]     ; 5.318 ;       ;       ; 6.026 ;
; A[5]       ; U1OE_n      ; 4.645 ;       ;       ; 5.413 ;
; A[6]       ; BUSDIR_n    ; 4.744 ;       ;       ; 5.458 ;
; A[6]       ; LEDG[6]     ;       ; 5.517 ; 6.361 ;       ;
; A[6]       ; LEDG[7]     ; 5.223 ;       ;       ; 5.921 ;
; A[6]       ; U1OE_n      ; 4.550 ;       ;       ; 5.308 ;
; A[7]       ; BUSDIR_n    ;       ; 5.165 ; 6.033 ;       ;
; A[7]       ; LEDG[6]     ; 6.068 ;       ;       ; 6.806 ;
; A[7]       ; LEDG[7]     ;       ; 5.628 ; 6.512 ;       ;
; A[7]       ; U1OE_n      ;       ; 5.015 ; 5.839 ;       ;
; D[0]       ; SRAM_DQ[0]  ; 3.445 ;       ;       ; 4.137 ;
; D[1]       ; SRAM_DQ[1]  ; 3.421 ;       ;       ; 4.104 ;
; D[2]       ; SRAM_DQ[2]  ; 3.636 ;       ;       ; 4.338 ;
; D[3]       ; SRAM_DQ[3]  ; 3.669 ;       ;       ; 4.408 ;
; D[4]       ; SRAM_DQ[4]  ; 3.484 ;       ;       ; 4.196 ;
; D[5]       ; SRAM_DQ[5]  ; 3.216 ;       ;       ; 3.863 ;
; D[6]       ; SRAM_DQ[6]  ; 3.419 ;       ;       ; 4.118 ;
; D[7]       ; SRAM_DQ[7]  ; 3.403 ;       ;       ; 4.091 ;
; IORQ_n     ; BUSDIR_n    ; 4.475 ;       ;       ; 5.200 ;
; IORQ_n     ; LEDG[6]     ;       ; 5.248 ; 6.103 ;       ;
; IORQ_n     ; LEDG[7]     ; 4.954 ;       ;       ; 5.663 ;
; IORQ_n     ; U1OE_n      ; 4.281 ;       ;       ; 5.050 ;
; KEY[0]     ; LEDG[8]     ; 6.008 ; 5.891 ; 6.477 ; 6.477 ;
; KEY[0]     ; LEDG[9]     ;       ; 6.077 ; 6.739 ;       ;
; KEY[0]     ; WAIT_n      ; 4.410 ; 4.278 ; 5.056 ; 5.056 ;
; M1_n       ; BUSDIR_n    ;       ; 4.699 ; 5.501 ;       ;
; M1_n       ; LEDG[6]     ; 5.602 ;       ;       ; 6.274 ;
; M1_n       ; LEDG[7]     ;       ; 5.162 ; 5.980 ;       ;
; M1_n       ; U1OE_n      ;       ; 4.549 ; 5.307 ;       ;
; MREQ_n     ; D[0]        ; 4.460 ; 4.328 ; 5.024 ; 5.024 ;
; MREQ_n     ; D[1]        ; 4.397 ; 4.265 ; 4.997 ; 4.997 ;
; MREQ_n     ; D[2]        ; 4.130 ; 3.998 ; 4.752 ; 4.752 ;
; MREQ_n     ; D[3]        ; 4.465 ; 4.333 ; 5.030 ; 5.030 ;
; MREQ_n     ; D[4]        ; 4.425 ; 4.293 ; 4.991 ; 4.991 ;
; MREQ_n     ; D[5]        ; 4.469 ; 4.337 ; 5.032 ; 5.032 ;
; MREQ_n     ; D[6]        ; 4.438 ; 4.306 ; 5.002 ; 5.002 ;
; MREQ_n     ; D[7]        ; 4.461 ; 4.329 ; 5.025 ; 5.025 ;
; RD_n       ; BUSDIR_n    ; 4.432 ;       ;       ; 5.245 ;
; RD_n       ; D[0]        ; 4.397 ; 4.265 ; 5.009 ; 5.009 ;
; RD_n       ; D[1]        ; 4.334 ; 4.202 ; 4.982 ; 4.982 ;
; RD_n       ; D[2]        ; 4.067 ; 3.935 ; 4.737 ; 4.737 ;
; RD_n       ; D[3]        ; 4.402 ; 4.270 ; 5.015 ; 5.015 ;
; RD_n       ; D[4]        ; 4.362 ; 4.230 ; 4.976 ; 4.976 ;
; RD_n       ; D[5]        ; 4.406 ; 4.274 ; 5.017 ; 5.017 ;
; RD_n       ; D[6]        ; 4.375 ; 4.243 ; 4.987 ; 4.987 ;
; RD_n       ; D[7]        ; 4.398 ; 4.266 ; 5.010 ; 5.010 ;
; RD_n       ; LEDG[6]     ;       ; 5.205 ; 6.148 ;       ;
; RD_n       ; LEDG[7]     ; 5.060 ;       ;       ; 5.892 ;
; RD_n       ; SRAM_OE_N   ; 3.657 ;       ;       ; 4.402 ;
; RD_n       ; U1OE_n      ; 4.387 ;       ;       ; 5.279 ;
; RESET_n    ; LEDG[8]     ; 4.358 ; 4.241 ; 4.538 ; 4.538 ;
; RESET_n    ; LEDG[9]     ;       ; 4.427 ; 4.800 ;       ;
; RESET_n    ; WAIT_n      ; 2.760 ; 2.628 ; 3.117 ; 3.117 ;
; SRAM_DQ[0] ; D[0]        ; 3.679 ;       ;       ; 4.368 ;
; SRAM_DQ[1] ; D[1]        ; 3.369 ;       ;       ; 4.040 ;
; SRAM_DQ[2] ; D[2]        ; 3.412 ;       ;       ; 4.101 ;
; SRAM_DQ[3] ; D[3]        ; 3.443 ;       ;       ; 4.136 ;
; SRAM_DQ[4] ; D[4]        ; 3.318 ;       ;       ; 3.972 ;
; SRAM_DQ[5] ; D[5]        ; 3.214 ;       ;       ; 3.860 ;
; SRAM_DQ[6] ; D[6]        ; 3.343 ;       ;       ; 4.015 ;
; SRAM_DQ[7] ; D[7]        ; 3.453 ;       ;       ; 4.151 ;
; SW[9]      ; D[0]        ; 4.500 ; 4.500 ; 5.567 ; 5.435 ;
; SW[9]      ; D[1]        ; 4.473 ; 4.473 ; 5.504 ; 5.372 ;
; SW[9]      ; D[2]        ; 4.228 ; 4.228 ; 5.237 ; 5.105 ;
; SW[9]      ; D[3]        ; 4.506 ; 4.506 ; 5.572 ; 5.440 ;
; SW[9]      ; D[4]        ; 4.467 ; 4.467 ; 5.532 ; 5.400 ;
; SW[9]      ; D[5]        ; 4.508 ; 4.508 ; 5.576 ; 5.444 ;
; SW[9]      ; D[6]        ; 4.478 ; 4.478 ; 5.545 ; 5.413 ;
; SW[9]      ; D[7]        ; 4.501 ; 4.501 ; 5.568 ; 5.436 ;
; SW[9]      ; LEDG[5]     ; 5.808 ;       ;       ; 6.812 ;
; SW[9]      ; LEDG[7]     ;       ; 5.435 ; 6.365 ;       ;
; SW[9]      ; SRAM_CE_N   ;       ; 4.410 ; 5.223 ;       ;
; SW[9]      ; SRAM_DQ[0]  ; 4.301 ; 4.301 ; 5.330 ; 5.198 ;
; SW[9]      ; SRAM_DQ[1]  ; 4.291 ; 4.291 ; 5.320 ; 5.188 ;
; SW[9]      ; SRAM_DQ[2]  ; 4.572 ; 4.572 ; 5.638 ; 5.506 ;
; SW[9]      ; SRAM_DQ[3]  ; 4.309 ; 4.309 ; 5.335 ; 5.203 ;
; SW[9]      ; SRAM_DQ[4]  ; 4.422 ; 4.422 ; 5.468 ; 5.336 ;
; SW[9]      ; SRAM_DQ[5]  ; 4.635 ; 4.635 ; 5.717 ; 5.585 ;
; SW[9]      ; SRAM_DQ[6]  ; 4.432 ; 4.432 ; 5.478 ; 5.346 ;
; SW[9]      ; SRAM_DQ[7]  ; 4.442 ; 4.442 ; 5.488 ; 5.356 ;
; SW[9]      ; U1OE_n      ;       ; 4.822 ; 5.692 ;       ;
; WR_n       ; LEDG[7]     ; 4.634 ;       ;       ; 5.437 ;
; WR_n       ; SRAM_DQ[0]  ; 4.092 ; 3.960 ; 4.742 ; 4.742 ;
; WR_n       ; SRAM_DQ[1]  ; 4.082 ; 3.950 ; 4.732 ; 4.732 ;
; WR_n       ; SRAM_DQ[2]  ; 4.400 ; 4.268 ; 5.013 ; 5.013 ;
; WR_n       ; SRAM_DQ[3]  ; 4.097 ; 3.965 ; 4.750 ; 4.750 ;
; WR_n       ; SRAM_DQ[4]  ; 4.230 ; 4.098 ; 4.863 ; 4.863 ;
; WR_n       ; SRAM_DQ[5]  ; 4.479 ; 4.347 ; 5.076 ; 5.076 ;
; WR_n       ; SRAM_DQ[6]  ; 4.240 ; 4.108 ; 4.873 ; 4.873 ;
; WR_n       ; SRAM_DQ[7]  ; 4.250 ; 4.118 ; 4.883 ; 4.883 ;
; WR_n       ; SRAM_WE_N   ; 3.444 ;       ;       ; 4.138 ;
; WR_n       ; U1OE_n      ; 3.961 ;       ;       ; 4.824 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_DP       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_DP       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_DP       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_DP       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_CTS      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_LDQM     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_UDQM     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_WE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CAS_N    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_RAS_N    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CS_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA_0     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA_1     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[15]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[16]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[17]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[18]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[19]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[20]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_ADDR[21]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_WE_N       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_RST_N      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_OE_N       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_CE_N       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_WP_N       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_BYTE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CLK        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1OE_n        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUSDIR_n      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; INT_n         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; WAIT_n        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ15_AM1   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT3       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PS2_KBDAT     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PS2_KBCLK     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PS2_MSDAT     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PS2_MSCLK     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[13]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FL_DQ[14]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[7]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50_2              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CS_n                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ15_AM1             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT3                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_CMD                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_KBDAT               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_KBCLK               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_MSDAT               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_MSCLK               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[8]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[9]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[10]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[11]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[12]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[13]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[14]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[15]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[8]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[9]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[10]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[11]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[12]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[13]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_DQ[14]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[0]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[1]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[2]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[3]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[4]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[5]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[6]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[7]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SLTSL_n                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; M1_n                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IORQ_n                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[0]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[4]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[5]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[6]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[1]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[2]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[3]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[7]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; WR_n                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RESET_n                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RD_n                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[12]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[8]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[9]                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[10]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[11]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[14]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[13]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A[15]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MREQ_n                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; UART_CTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_LDQM     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_UDQM     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.08 V              ; -0.00596 V          ; 0.305 V                              ; 0.266 V                              ; 5.3e-09 s                   ; 4.39e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.08e-06 V                  ; 3.08 V             ; -0.00596 V         ; 0.305 V                             ; 0.266 V                             ; 5.3e-09 s                  ; 4.39e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_RAS_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_CS_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_BA_0     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_BA_1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_CKE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; FL_ADDR[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[16]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[17]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[18]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[19]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[20]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[21]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_WE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_RST_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_OE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_CE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_WP_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; FL_BYTE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; U1OE_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; BUSDIR_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; INT_n         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; WAIT_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; FL_DQ15_AM1   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SD_DAT3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; PS2_KBDAT     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; PS2_KBCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; PS2_MSDAT     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; PS2_MSCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; DRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.08 V              ; -0.00596 V          ; 0.305 V                              ; 0.266 V                              ; 5.3e-09 s                   ; 4.39e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.08e-06 V                  ; 3.08 V             ; -0.00596 V         ; 0.305 V                             ; 0.266 V                             ; 5.3e-09 s                  ; 4.39e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; FL_DQ[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; FL_DQ[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0394 V           ; 0.292 V                              ; 0.189 V                              ; 9.15e-10 s                  ; 8.34e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0394 V          ; 0.292 V                             ; 0.189 V                             ; 9.15e-10 s                 ; 8.34e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SD_DAT        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; D[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3_DP       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; UART_CTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; DRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_LDQM     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_UDQM     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; DRAM_CAS_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_CS_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_BA_0     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_BA_1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_CKE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; FL_ADDR[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_ADDR[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[16]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[17]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; FL_ADDR[18]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[19]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[20]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_ADDR[21]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_WE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_RST_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_OE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_CE_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_WP_N       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; FL_BYTE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; U1OE_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; BUSDIR_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; INT_n         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; WAIT_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; FL_DQ15_AM1   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SD_DAT3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PS2_KBDAT     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PS2_KBCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PS2_MSDAT     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PS2_MSCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; DRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; DRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; FL_DQ[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; FL_DQ[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; FL_DQ[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SD_DAT        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; D[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[14]    ; 1        ; 1        ; 0        ; 0        ;
; A[14]      ; A[14]    ; 68       ; 68       ; 0        ; 0        ;
; SLTSL_n    ; A[14]    ; 206      ; 0        ; 0        ; 0        ;
; A[0]       ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
; A[14]      ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[14]    ; 1        ; 1        ; 0        ; 0        ;
; A[14]      ; A[14]    ; 68       ; 68       ; 0        ; 0        ;
; SLTSL_n    ; A[14]    ; 206      ; 0        ; 0        ; 0        ;
; A[0]       ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
; A[14]      ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 578   ; 578  ;
; Unconstrained Output Ports      ; 75    ; 75   ;
; Unconstrained Output Port Paths ; 274   ; 274  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Feb 20 01:24:14 2023
Info: Command: quartus_sta MegaRAM -c MegaRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MegaRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SLTSL_n SLTSL_n
    Info (332105): create_clock -period 1.000 -name A[0] A[0]
    Info (332105): create_clock -period 1.000 -name A[14] A[14]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.579
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.579       -26.896 A[14] 
    Info (332119):    -0.025        -0.294 SLTSL_n 
Info (332146): Worst-case hold slack is -0.612
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.612        -2.765 A[14] 
    Info (332119):    -0.487       -10.446 SLTSL_n 
Info (332146): Worst-case recovery slack is 0.051
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.051         0.000 A[0] 
Info (332146): Worst-case removal slack is -0.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.106        -0.106 A[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -27.000 SLTSL_n 
    Info (332119):    -3.000        -4.000 A[0] 
    Info (332119):    -3.000        -3.000 A[14] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.049       -23.672 A[14] 
    Info (332119):     0.102         0.000 SLTSL_n 
Info (332146): Worst-case hold slack is -0.565
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.565        -2.173 A[14] 
    Info (332119):    -0.523       -11.766 SLTSL_n 
Info (332146): Worst-case recovery slack is 0.098
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.098         0.000 A[0] 
Info (332146): Worst-case removal slack is -0.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.106        -0.106 A[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -27.000 SLTSL_n 
    Info (332119):    -3.000        -4.000 A[0] 
    Info (332119):    -3.000        -3.000 A[14] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.061
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.061       -12.383 A[14] 
    Info (332119):    -0.262        -5.916 SLTSL_n 
Info (332146): Worst-case hold slack is -0.427
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.427        -2.549 A[14] 
    Info (332119):    -0.322        -6.354 SLTSL_n 
Info (332146): Worst-case recovery slack is -0.205
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.205        -0.205 A[0] 
Info (332146): Worst-case removal slack is -0.046
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.046        -0.046 A[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -41.152 SLTSL_n 
    Info (332119):    -3.000        -4.803 A[0] 
    Info (332119):    -3.000        -4.059 A[14] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4590 megabytes
    Info: Processing ended: Mon Feb 20 01:24:16 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


