##文件说明
这是我的“数字逻辑基础”课程的Project，用Verilog HDL实现的一个4位ALU。

* alu_4.v是主文件
* testbench.v是测试模块
* modelsim_simulation.pdf是我用ModelSim仿真出来的结果图

##更新
上传了整个Quartus的项目件夹


