`ifndef DEFINES_RDL
`define DEFINES_RDL

// DDRC Defines
`define DDRC_TIMING4_REG
`define DDRC_DTRADDR_REG
`define DDRC_DTRDATA0_REG
`define DDRC_DTRDATA1_REG
`define DDRC_TRAIN_START_POS_FIELD
`define DDRC_TRAIN_RANK_FIELD
`define DDRC_DT_LIMIT_FIELD
`define DDRC_DTR_REG
`define DDRC_TEST1_REG
`define DDRC_TEST2_REG
`define DDRC_TEST3_REG
`define DDRC_TEST4_REG
`define DDRC_TEST13_REG
`define DDRC_TEST14_REG
`define DDRC_TEST15_REG
`define DDRC_PUB_PIR_REG
`define DDRC_PUB_PGCR_REG
`define DDRC_PUB_PGSR_REG
`define DDRC_PUB_DLLGCR_REG
`define DDRC_PUB_ACDLLCR_REG
`define DDRC_PUB_PTR0_REG
`define DDRC_PUB_PTR1_REG
`define DDRC_PUB_PTR2_REG
`define DDRC_PUB_ACIOCR_REG
`define DDRC_PUB_DXCCR_REG
`define DDRC_PUB_DSGCR_REG
`define DDRC_PUB_DCR_REG
`define DDRC_PUB_DTPR0_REG
`define DDRC_PUB_DTPR1_REG
`define DDRC_PUB_DTPR2_REG
`define DDRC_PUB_MR0_REG
`define DDRC_PUB_MR1_REG
`define DDRC_PUB_MR2_REG
`define DDRC_PUB_MR3_REG
`define DDRC_PUB_ODTCR_REG
`define DDRC_PUB_DTAR_REG
`define DDRC_PUB_DTDR0_REG
`define DDRC_PUB_DTDR1_REG
`define DDRC_PUB_ZQ_CTRL0_REG
`define DDRC_PUB_ZQ_CTRL1_REG
`define DDRC_PUB_ZQ_STATUS0_REG
`define DDRC_PUB_ZQ_STATUS1_REG
`define DDRC_PUB_DXNGCR_REG
`define DDRC_PUB_DXNGSR0_REG
`define DDRC_PUB_DXNGSR1_REG
`define DDRC_PUB_DXNDLLCR_REG
`define DDRC_PUB_DXNDQTR_REG
`define DDRC_PUB_DXNDQSTR_REG

// SYS_CTRL defines
`define SYS_CTRL_PERIPHCTRL7_REG
`define SYS_CTRL_PERIPHCTRL12_REG

`endif
