TimeQuest Timing Analyzer report for counter2
Sun Nov 24 13:13:11 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'i_clk'
 13. Slow 1200mV 125C Model Hold: 'i_clk'
 14. Slow 1200mV 125C Model Recovery: 'i_clk'
 15. Slow 1200mV 125C Model Removal: 'i_clk'
 16. Slow 1200mV 125C Model Minimum Pulse Width: 'i_clk'
 17. Slow 1200mV 125C Model Minimum Pulse Width: 'i_ret'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 125C Model Metastability Report
 25. Slow 1200mV -40C Model Fmax Summary
 26. Slow 1200mV -40C Model Setup Summary
 27. Slow 1200mV -40C Model Hold Summary
 28. Slow 1200mV -40C Model Recovery Summary
 29. Slow 1200mV -40C Model Removal Summary
 30. Slow 1200mV -40C Model Minimum Pulse Width Summary
 31. Slow 1200mV -40C Model Setup: 'i_clk'
 32. Slow 1200mV -40C Model Hold: 'i_clk'
 33. Slow 1200mV -40C Model Recovery: 'i_clk'
 34. Slow 1200mV -40C Model Removal: 'i_clk'
 35. Slow 1200mV -40C Model Minimum Pulse Width: 'i_clk'
 36. Slow 1200mV -40C Model Minimum Pulse Width: 'i_ret'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV -40C Model Metastability Report
 44. Fast 1200mV -40C Model Setup Summary
 45. Fast 1200mV -40C Model Hold Summary
 46. Fast 1200mV -40C Model Recovery Summary
 47. Fast 1200mV -40C Model Removal Summary
 48. Fast 1200mV -40C Model Minimum Pulse Width Summary
 49. Fast 1200mV -40C Model Setup: 'i_clk'
 50. Fast 1200mV -40C Model Hold: 'i_clk'
 51. Fast 1200mV -40C Model Recovery: 'i_clk'
 52. Fast 1200mV -40C Model Removal: 'i_clk'
 53. Fast 1200mV -40C Model Minimum Pulse Width: 'i_clk'
 54. Fast 1200mV -40C Model Minimum Pulse Width: 'i_ret'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV -40C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv n40c Model)
 72. Signal Integrity Metrics (Slow 1200mv 125c Model)
 73. Signal Integrity Metrics (Fast 1200mv n40c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Recovery Transfers
 77. Removal Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; counter2                                                           ;
; Device Family      ; Cyclone IV GX                                                      ;
; Device Name        ; EP4CGX15BF14A7                                                     ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  33.3%      ;
;     Processors 3-8         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
; i_ret      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_ret } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 229.15 MHz ; 229.15 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; i_clk ; -3.427 ; -24.188             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; i_clk ; 0.892 ; 0.000               ;
+-------+-------+---------------------+


+-----------------------------------------+
; Slow 1200mV 125C Model Recovery Summary ;
+-------+-------+-------------------------+
; Clock ; Slack ; End Point TNS           ;
+-------+-------+-------------------------+
; i_clk ; 0.109 ; 0.000                   ;
+-------+-------+-------------------------+


+----------------------------------------+
; Slow 1200mV 125C Model Removal Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -0.148 ; -1.182                ;
+-------+--------+-----------------------+


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; i_clk ; -3.000 ; -17.856                           ;
; i_ret ; -3.000 ; -3.000                            ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'i_clk'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -3.427 ; counter2[0]~1         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.102     ; 3.802      ;
; -3.364 ; counter2[0]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.286      ;
; -3.302 ; counter2[1]~5         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.101     ; 3.678      ;
; -3.245 ; counter1[0]~1         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.096     ; 3.626      ;
; -3.237 ; counter2[0]~1         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.102     ; 3.612      ;
; -3.231 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.614      ; 6.322      ;
; -3.228 ; counter2[3]~13        ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.100     ; 3.605      ;
; -3.206 ; counter1[1]~5         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.096     ; 3.587      ;
; -3.174 ; counter2[0]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.096      ;
; -3.158 ; counter2[2]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.080      ;
; -3.139 ; counter1[1]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 4.061      ;
; -3.112 ; counter2[1]~5         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.101     ; 3.488      ;
; -3.089 ; counter1[2]~9         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.095     ; 3.471      ;
; -3.079 ; counter1[0]~1         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.096     ; 3.460      ;
; -3.075 ; counter2[2]~9         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.101     ; 3.451      ;
; -3.044 ; counter2[3]~13        ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.100     ; 3.421      ;
; -3.041 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.614      ; 6.132      ;
; -3.040 ; counter1[1]~5         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.096     ; 3.421      ;
; -3.012 ; counter1[3]~13        ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.097     ; 3.392      ;
; -2.998 ; counter1[2]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 3.921      ;
; -2.973 ; counter1[1]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.895      ;
; -2.968 ; counter2[2]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.890      ;
; -2.952 ; counter1[0]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 3.875      ;
; -2.923 ; counter1[2]~9         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.095     ; 3.305      ;
; -2.891 ; counter2[2]~9         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.101     ; 3.267      ;
; -2.883 ; counter2[1]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.805      ;
; -2.846 ; counter1[3]~13        ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.097     ; 3.226      ;
; -2.844 ; counter1[0]~1         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.096     ; 3.225      ;
; -2.832 ; counter1[2]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 3.755      ;
; -2.830 ; counter2[0]~1         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.102     ; 3.205      ;
; -2.828 ; counter1[0]~1         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.096     ; 3.209      ;
; -2.819 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.612      ; 5.908      ;
; -2.805 ; counter1[1]~5         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.096     ; 3.186      ;
; -2.789 ; counter1[1]~5         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.096     ; 3.170      ;
; -2.786 ; counter1[0]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 3.709      ;
; -2.778 ; counter1[3]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.700      ;
; -2.767 ; counter2[0]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.689      ;
; -2.738 ; counter1[1]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.660      ;
; -2.722 ; counter1[1]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.644      ;
; -2.705 ; counter2[1]~5         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.101     ; 3.081      ;
; -2.698 ; counter2[0]~1         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.102     ; 3.073      ;
; -2.693 ; counter2[1]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.615      ;
; -2.688 ; counter1[2]~9         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.095     ; 3.070      ;
; -2.672 ; counter1[2]~9         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.095     ; 3.054      ;
; -2.671 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.614      ; 6.262      ;
; -2.653 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.612      ; 5.742      ;
; -2.641 ; counter2[3]~13        ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.100     ; 3.018      ;
; -2.640 ; counter2[3]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.562      ;
; -2.635 ; counter2[0]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.557      ;
; -2.634 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.614      ; 5.725      ;
; -2.626 ; counter1[3]~13        ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.097     ; 3.006      ;
; -2.617 ; counter1[3]~13        ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.097     ; 2.997      ;
; -2.612 ; counter1[3]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.534      ;
; -2.597 ; counter1[2]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 3.520      ;
; -2.581 ; counter1[2]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 3.504      ;
; -2.573 ; counter2[1]~5         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.101     ; 2.949      ;
; -2.561 ; counter2[2]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.483      ;
; -2.551 ; counter1[0]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 3.474      ;
; -2.535 ; counter1[0]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 3.458      ;
; -2.502 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.614      ; 5.593      ;
; -2.500 ; counter2[3]~13        ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.100     ; 2.877      ;
; -2.488 ; counter2[2]~9         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.101     ; 2.864      ;
; -2.481 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.614      ; 6.072      ;
; -2.456 ; counter2[3]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.378      ;
; -2.429 ; counter2[2]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.351      ;
; -2.418 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.612      ; 5.507      ;
; -2.402 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.612      ; 5.491      ;
; -2.392 ; counter1[3]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.314      ;
; -2.383 ; counter1[3]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.305      ;
; -2.347 ; counter2[2]~9         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.101     ; 2.723      ;
; -2.286 ; counter2[1]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.208      ;
; -2.164 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.612      ; 5.753      ;
; -2.154 ; counter2[1]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.076      ;
; -2.074 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.614      ; 5.665      ;
; -2.053 ; counter2[3]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.975      ;
; -1.998 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.612      ; 5.587      ;
; -1.942 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.614      ; 5.533      ;
; -1.912 ; counter2[3]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 2.834      ;
; -1.763 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.612      ; 5.352      ;
; -1.747 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.612      ; 5.336      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'i_clk'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.892 ; counter2[3]~13        ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.084      ; 0.703      ;
; 1.008 ; counter1[1]~5         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.088      ; 0.823      ;
; 1.033 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.716      ; 3.976      ;
; 1.055 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.717      ; 3.999      ;
; 1.094 ; counter2[2]~9         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.084      ; 0.905      ;
; 1.165 ; counter1[3]~13        ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.087      ; 0.979      ;
; 1.200 ; counter1[0]~1         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.087      ; 1.014      ;
; 1.264 ; counter2[0]~1         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.083      ; 1.074      ;
; 1.283 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.719      ; 4.229      ;
; 1.290 ; counter1[2]~9         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.088      ; 1.105      ;
; 1.292 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.719      ; 4.238      ;
; 1.315 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.717      ; 4.259      ;
; 1.320 ; counter2[1]~5         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.083      ; 1.130      ;
; 1.425 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.719      ; 4.371      ;
; 1.428 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.716      ; 4.371      ;
; 1.511 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.719      ; 4.457      ;
; 1.656 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.716      ; 4.099      ;
; 1.709 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.717      ; 4.153      ;
; 1.736 ; counter2[3]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 1.998      ;
; 1.816 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.719      ; 4.262      ;
; 1.834 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.719      ; 4.280      ;
; 1.933 ; counter2[1]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.195      ;
; 1.956 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.717      ; 4.400      ;
; 1.957 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.719      ; 4.403      ;
; 2.039 ; counter1[0]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 2.300      ;
; 2.044 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.719      ; 4.490      ;
; 2.074 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.716      ; 4.517      ;
; 2.105 ; counter2[1]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.367      ;
; 2.132 ; counter2[3]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.394      ;
; 2.134 ; counter2[0]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.396      ;
; 2.145 ; counter2[0]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.407      ;
; 2.188 ; counter2[0]~1         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.083      ; 1.998      ;
; 2.216 ; counter1[3]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.478      ;
; 2.230 ; counter2[1]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.492      ;
; 2.244 ; counter2[3]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.506      ;
; 2.296 ; counter2[2]~9         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.084      ; 2.107      ;
; 2.355 ; counter1[0]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.617      ;
; 2.372 ; counter2[2]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.634      ;
; 2.373 ; counter2[0]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.635      ;
; 2.386 ; counter2[1]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.648      ;
; 2.399 ; counter1[2]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.661      ;
; 2.404 ; counter2[0]~1         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.083      ; 2.214      ;
; 2.436 ; counter1[1]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.698      ;
; 2.443 ; counter2[1]~5         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.083      ; 2.253      ;
; 2.459 ; counter1[1]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 2.720      ;
; 2.478 ; counter1[2]~9         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.089      ; 2.294      ;
; 2.484 ; counter1[0]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 2.745      ;
; 2.491 ; counter2[2]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.753      ;
; 2.516 ; counter1[1]~5         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.087      ; 2.330      ;
; 2.536 ; counter2[2]~9         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.084      ; 2.347      ;
; 2.542 ; counter1[0]~1         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.088      ; 2.357      ;
; 2.568 ; counter2[0]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.830      ;
; 2.568 ; counter2[1]~5         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.083      ; 2.378      ;
; 2.572 ; counter1[2]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 2.833      ;
; 2.591 ; counter2[3]~13        ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.084      ; 2.402      ;
; 2.598 ; counter2[2]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.860      ;
; 2.599 ; counter2[0]~1         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.083      ; 2.409      ;
; 2.649 ; counter1[0]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.911      ;
; 2.669 ; counter1[3]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 2.930      ;
; 2.669 ; counter1[3]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 2.930      ;
; 2.671 ; counter1[0]~1         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.087      ; 2.485      ;
; 2.694 ; counter1[2]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 2.955      ;
; 2.714 ; counter2[3]~13        ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.084      ; 2.525      ;
; 2.716 ; counter1[1]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.978      ;
; 2.724 ; counter2[1]~5         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.083      ; 2.534      ;
; 2.730 ; counter2[3]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 2.992      ;
; 2.773 ; counter1[2]~9         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.088      ; 2.588      ;
; 2.773 ; counter1[1]~5         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.088      ; 2.588      ;
; 2.818 ; counter1[3]~13        ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.086      ; 2.631      ;
; 2.818 ; counter1[3]~13        ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.086      ; 2.631      ;
; 2.836 ; counter1[0]~1         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.088      ; 2.651      ;
; 2.889 ; counter1[1]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 3.150      ;
; 2.895 ; counter2[2]~9         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.084      ; 2.706      ;
; 2.946 ; counter1[1]~5         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.087      ; 2.760      ;
; 2.971 ; counter2[2]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 3.233      ;
; 3.011 ; counter1[3]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 3.273      ;
; 3.040 ; counter1[2]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.075      ; 3.302      ;
; 3.119 ; counter1[2]~9         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.089      ; 2.935      ;
; 3.160 ; counter1[3]~13        ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.087      ; 2.974      ;
; 3.190 ; counter2[3]~13        ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.084      ; 3.001      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Recovery: 'i_clk'                                                                        ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.109 ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.614      ; 2.982      ;
; 0.109 ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.614      ; 2.982      ;
; 0.109 ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.614      ; 2.982      ;
; 0.109 ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.614      ; 2.982      ;
; 0.114 ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.612      ; 2.975      ;
; 0.114 ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.612      ; 2.975      ;
; 0.114 ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.612      ; 2.975      ;
; 0.114 ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.612      ; 2.975      ;
; 0.693 ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.612      ; 2.896      ;
; 0.693 ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.612      ; 2.896      ;
; 0.693 ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.614      ; 2.898      ;
; 0.693 ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.614      ; 2.898      ;
; 0.693 ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.614      ; 2.898      ;
; 0.693 ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.614      ; 2.898      ;
; 0.694 ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.612      ; 2.895      ;
; 0.694 ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.612      ; 2.895      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Removal: 'i_clk'                                                                          ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.148 ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.717      ; 2.796      ;
; -0.148 ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.717      ; 2.796      ;
; -0.148 ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.719      ; 2.798      ;
; -0.148 ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.719      ; 2.798      ;
; -0.148 ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.719      ; 2.798      ;
; -0.148 ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.719      ; 2.798      ;
; -0.147 ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.716      ; 2.796      ;
; -0.147 ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.716      ; 2.796      ;
; 0.430  ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.717      ; 2.874      ;
; 0.430  ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.717      ; 2.874      ;
; 0.431  ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.716      ; 2.874      ;
; 0.431  ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.716      ; 2.874      ;
; 0.434  ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.719      ; 2.880      ;
; 0.434  ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.719      ; 2.880      ;
; 0.435  ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.719      ; 2.881      ;
; 0.435  ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.719      ; 2.881      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'i_clk'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                       ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; i_clk ; Rise       ; counter1[0]~_emulated       ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; i_clk ; Rise       ; counter1[1]~_emulated       ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; i_clk ; Rise       ; counter1[2]~_emulated       ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; i_clk ; Rise       ; counter1[3]~_emulated       ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; i_clk ; Rise       ; counter2[0]~_emulated       ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; i_clk ; Rise       ; counter2[1]~_emulated       ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; i_clk ; Rise       ; counter2[2]~_emulated       ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; i_clk ; Rise       ; counter2[3]~_emulated       ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[2]~_emulated       ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[3]~_emulated       ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[0]~_emulated       ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[1]~_emulated       ;
; 0.274  ; 0.462        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[0]~_emulated       ;
; 0.274  ; 0.462        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[1]~_emulated       ;
; 0.274  ; 0.462        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[2]~_emulated       ;
; 0.274  ; 0.462        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[3]~_emulated       ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; counter1[1]~_emulated       ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; counter1[3]~_emulated       ;
; 0.317  ; 0.537        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; counter1[0]~_emulated       ;
; 0.317  ; 0.537        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; counter1[2]~_emulated       ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; counter2[0]~_emulated       ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; counter2[1]~_emulated       ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; counter2[2]~_emulated       ;
; 0.321  ; 0.541        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; counter2[3]~_emulated       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[2]~_emulated|clk   ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[3]~_emulated|clk   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[0]~_emulated|clk   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[1]~_emulated|clk   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[0]~_emulated|clk   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[1]~_emulated|clk   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[2]~_emulated|clk   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[3]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[1]~_emulated|clk   ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[3]~_emulated|clk   ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[0]~_emulated|clk   ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[2]~_emulated|clk   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[0]~_emulated|clk   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[1]~_emulated|clk   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[2]~_emulated|clk   ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[3]~_emulated|clk   ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'i_ret'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_ret ; Rise       ; i_ret                       ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~input|o               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~inputclkctrl|inclk[0] ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~inputclkctrl|outclk   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[1]~5|datad         ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[3]~13|datad        ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[0]~1|datad         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[2]~9|datad         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[0]~1|datad         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[1]~5|datad         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[2]~9|datad         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[3]~13|datad        ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[1]~5               ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[3]~13              ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[0]~1               ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[2]~9               ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[0]~1               ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[1]~5               ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[2]~9               ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[3]~13              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~input|i               ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[0]~1               ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[1]~5               ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[3]~13              ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[2]~9               ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[2]~9               ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[3]~13              ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[0]~1               ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[1]~5               ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[0]~1|datad         ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[1]~5|datad         ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[3]~13|datad        ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[2]~9|datad         ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[2]~9|datad         ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[3]~13|datad        ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[0]~1|datad         ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[1]~5|datad         ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~inputclkctrl|inclk[0] ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~inputclkctrl|outclk   ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; i_counter1_max[*]  ; i_clk      ; 5.011 ; 5.408 ; Rise       ; i_clk           ;
;  i_counter1_max[0] ; i_clk      ; 5.011 ; 5.408 ; Rise       ; i_clk           ;
;  i_counter1_max[1] ; i_clk      ; 4.693 ; 5.117 ; Rise       ; i_clk           ;
;  i_counter1_max[2] ; i_clk      ; 4.472 ; 4.874 ; Rise       ; i_clk           ;
;  i_counter1_max[3] ; i_clk      ; 4.683 ; 5.078 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_clk      ; 5.456 ; 5.931 ; Rise       ; i_clk           ;
;  i_counter1_min[0] ; i_clk      ; 2.356 ; 2.606 ; Rise       ; i_clk           ;
;  i_counter1_min[1] ; i_clk      ; 2.467 ; 2.738 ; Rise       ; i_clk           ;
;  i_counter1_min[2] ; i_clk      ; 5.456 ; 5.931 ; Rise       ; i_clk           ;
;  i_counter1_min[3] ; i_clk      ; 4.959 ; 5.415 ; Rise       ; i_clk           ;
; i_counter1_ud      ; i_clk      ; 4.919 ; 5.298 ; Rise       ; i_clk           ;
; i_counter2_max[*]  ; i_clk      ; 5.191 ; 5.552 ; Rise       ; i_clk           ;
;  i_counter2_max[0] ; i_clk      ; 4.924 ; 5.313 ; Rise       ; i_clk           ;
;  i_counter2_max[1] ; i_clk      ; 5.191 ; 5.552 ; Rise       ; i_clk           ;
;  i_counter2_max[2] ; i_clk      ; 4.551 ; 5.011 ; Rise       ; i_clk           ;
;  i_counter2_max[3] ; i_clk      ; 4.267 ; 4.682 ; Rise       ; i_clk           ;
; i_counter2_min[*]  ; i_clk      ; 5.458 ; 5.904 ; Rise       ; i_clk           ;
;  i_counter2_min[0] ; i_clk      ; 5.458 ; 5.904 ; Rise       ; i_clk           ;
;  i_counter2_min[1] ; i_clk      ; 5.244 ; 5.718 ; Rise       ; i_clk           ;
;  i_counter2_min[2] ; i_clk      ; 5.317 ; 5.739 ; Rise       ; i_clk           ;
;  i_counter2_min[3] ; i_clk      ; 4.626 ; 5.108 ; Rise       ; i_clk           ;
; i_counter2_ud      ; i_clk      ; 4.556 ; 4.953 ; Rise       ; i_clk           ;
; i_ret              ; i_clk      ; 3.631 ; 3.691 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_ret      ; 3.272 ; 3.674 ; Fall       ; i_ret           ;
;  i_counter1_min[0] ; i_ret      ; 0.058 ; 0.195 ; Fall       ; i_ret           ;
;  i_counter1_min[1] ; i_ret      ; 0.200 ; 0.332 ; Fall       ; i_ret           ;
;  i_counter1_min[2] ; i_ret      ; 3.272 ; 3.674 ; Fall       ; i_ret           ;
;  i_counter1_min[3] ; i_ret      ; 2.834 ; 3.239 ; Fall       ; i_ret           ;
; i_counter2_min[*]  ; i_ret      ; 3.190 ; 3.583 ; Fall       ; i_ret           ;
;  i_counter2_min[0] ; i_ret      ; 2.975 ; 3.384 ; Fall       ; i_ret           ;
;  i_counter2_min[1] ; i_ret      ; 3.190 ; 3.583 ; Fall       ; i_ret           ;
;  i_counter2_min[2] ; i_ret      ; 3.056 ; 3.448 ; Fall       ; i_ret           ;
;  i_counter2_min[3] ; i_ret      ; 3.078 ; 3.508 ; Fall       ; i_ret           ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_counter1_max[*]  ; i_clk      ; -2.136 ; -2.550 ; Rise       ; i_clk           ;
;  i_counter1_max[0] ; i_clk      ; -2.136 ; -2.550 ; Rise       ; i_clk           ;
;  i_counter1_max[1] ; i_clk      ; -2.636 ; -3.056 ; Rise       ; i_clk           ;
;  i_counter1_max[2] ; i_clk      ; -2.819 ; -3.153 ; Rise       ; i_clk           ;
;  i_counter1_max[3] ; i_clk      ; -2.703 ; -3.103 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_clk      ; 0.266  ; 0.084  ; Rise       ; i_clk           ;
;  i_counter1_min[0] ; i_clk      ; 0.266  ; 0.084  ; Rise       ; i_clk           ;
;  i_counter1_min[1] ; i_clk      ; 0.087  ; -0.047 ; Rise       ; i_clk           ;
;  i_counter1_min[2] ; i_clk      ; -3.157 ; -3.502 ; Rise       ; i_clk           ;
;  i_counter1_min[3] ; i_clk      ; -2.437 ; -2.818 ; Rise       ; i_clk           ;
; i_counter1_ud      ; i_clk      ; -2.459 ; -2.852 ; Rise       ; i_clk           ;
; i_counter2_max[*]  ; i_clk      ; -2.120 ; -2.544 ; Rise       ; i_clk           ;
;  i_counter2_max[0] ; i_clk      ; -2.216 ; -2.591 ; Rise       ; i_clk           ;
;  i_counter2_max[1] ; i_clk      ; -2.806 ; -3.192 ; Rise       ; i_clk           ;
;  i_counter2_max[2] ; i_clk      ; -2.120 ; -2.544 ; Rise       ; i_clk           ;
;  i_counter2_max[3] ; i_clk      ; -2.245 ; -2.639 ; Rise       ; i_clk           ;
; i_counter2_min[*]  ; i_clk      ; -2.125 ; -2.556 ; Rise       ; i_clk           ;
;  i_counter2_min[0] ; i_clk      ; -2.553 ; -2.929 ; Rise       ; i_clk           ;
;  i_counter2_min[1] ; i_clk      ; -2.479 ; -2.861 ; Rise       ; i_clk           ;
;  i_counter2_min[2] ; i_clk      ; -2.473 ; -2.859 ; Rise       ; i_clk           ;
;  i_counter2_min[3] ; i_clk      ; -2.125 ; -2.556 ; Rise       ; i_clk           ;
; i_counter2_ud      ; i_clk      ; -2.298 ; -2.652 ; Rise       ; i_clk           ;
; i_ret              ; i_clk      ; -1.073 ; -1.196 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_ret      ; 0.820  ; 0.696  ; Fall       ; i_ret           ;
;  i_counter1_min[0] ; i_ret      ; 0.820  ; 0.693  ; Fall       ; i_ret           ;
;  i_counter1_min[1] ; i_ret      ; 0.819  ; 0.696  ; Fall       ; i_ret           ;
;  i_counter1_min[2] ; i_ret      ; -2.111 ; -2.493 ; Fall       ; i_ret           ;
;  i_counter1_min[3] ; i_ret      ; -1.835 ; -2.220 ; Fall       ; i_ret           ;
; i_counter2_min[*]  ; i_ret      ; -1.657 ; -2.062 ; Fall       ; i_ret           ;
;  i_counter2_min[0] ; i_ret      ; -1.974 ; -2.359 ; Fall       ; i_ret           ;
;  i_counter2_min[1] ; i_ret      ; -2.183 ; -2.548 ; Fall       ; i_ret           ;
;  i_counter2_min[2] ; i_ret      ; -1.892 ; -2.274 ; Fall       ; i_ret           ;
;  i_counter2_min[3] ; i_ret      ; -1.657 ; -2.062 ; Fall       ; i_ret           ;
+--------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_counter1_out[*]  ; i_clk      ; 8.622 ; 8.510 ; Rise       ; i_clk           ;
;  o_counter1_out[0] ; i_clk      ; 8.622 ; 8.510 ; Rise       ; i_clk           ;
;  o_counter1_out[1] ; i_clk      ; 7.509 ; 7.356 ; Rise       ; i_clk           ;
;  o_counter1_out[2] ; i_clk      ; 7.103 ; 6.969 ; Rise       ; i_clk           ;
;  o_counter1_out[3] ; i_clk      ; 7.489 ; 7.323 ; Rise       ; i_clk           ;
; o_counter2_out[*]  ; i_clk      ; 8.694 ; 8.588 ; Rise       ; i_clk           ;
;  o_counter2_out[0] ; i_clk      ; 7.879 ; 7.712 ; Rise       ; i_clk           ;
;  o_counter2_out[1] ; i_clk      ; 7.623 ; 7.445 ; Rise       ; i_clk           ;
;  o_counter2_out[2] ; i_clk      ; 7.391 ; 7.286 ; Rise       ; i_clk           ;
;  o_counter2_out[3] ; i_clk      ; 8.694 ; 8.588 ; Rise       ; i_clk           ;
; o_counter1_out[*]  ; i_ret      ; 7.741 ; 7.689 ; Rise       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 7.741 ; 7.689 ; Rise       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 6.626 ; 6.486 ; Rise       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 6.133 ; 6.012 ; Rise       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 6.463 ; 6.357 ; Rise       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 8.456 ; 8.347 ; Rise       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 6.996 ; 6.802 ; Rise       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 7.361 ; 7.243 ; Rise       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 6.641 ; 6.522 ; Rise       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 8.456 ; 8.347 ; Rise       ; i_ret           ;
; o_counter1_out[*]  ; i_ret      ; 8.318 ; 8.253 ; Fall       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 8.318 ; 8.253 ; Fall       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 7.073 ; 6.873 ; Fall       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 6.691 ; 6.510 ; Fall       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 7.127 ; 7.008 ; Fall       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 8.681 ; 8.626 ; Fall       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 7.372 ; 7.225 ; Fall       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 7.445 ; 7.314 ; Fall       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 6.803 ; 6.636 ; Fall       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 8.681 ; 8.626 ; Fall       ; i_ret           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_counter1_out[*]  ; i_clk      ; 6.824 ; 6.655 ; Rise       ; i_clk           ;
;  o_counter1_out[0] ; i_clk      ; 8.328 ; 8.228 ; Rise       ; i_clk           ;
;  o_counter1_out[1] ; i_clk      ; 7.212 ; 7.025 ; Rise       ; i_clk           ;
;  o_counter1_out[2] ; i_clk      ; 6.824 ; 6.655 ; Rise       ; i_clk           ;
;  o_counter1_out[3] ; i_clk      ; 7.192 ; 7.037 ; Rise       ; i_clk           ;
; o_counter2_out[*]  ; i_clk      ; 7.086 ; 6.908 ; Rise       ; i_clk           ;
;  o_counter2_out[0] ; i_clk      ; 7.517 ; 7.354 ; Rise       ; i_clk           ;
;  o_counter2_out[1] ; i_clk      ; 7.307 ; 7.142 ; Rise       ; i_clk           ;
;  o_counter2_out[2] ; i_clk      ; 7.086 ; 6.908 ; Rise       ; i_clk           ;
;  o_counter2_out[3] ; i_clk      ; 8.370 ; 8.275 ; Rise       ; i_clk           ;
; o_counter1_out[*]  ; i_ret      ; 5.746 ; 5.611 ; Rise       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 7.358 ; 7.292 ; Rise       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 6.249 ; 6.096 ; Rise       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 5.746 ; 5.611 ; Rise       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 6.067 ; 5.946 ; Rise       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 6.430 ; 6.274 ; Rise       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 6.745 ; 6.562 ; Rise       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 7.050 ; 6.919 ; Rise       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 6.430 ; 6.274 ; Rise       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 8.094 ; 8.034 ; Rise       ; i_ret           ;
; o_counter1_out[*]  ; i_ret      ; 5.746 ; 5.611 ; Fall       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 7.358 ; 7.292 ; Fall       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 6.249 ; 6.096 ; Fall       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 5.746 ; 5.611 ; Fall       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 6.067 ; 5.946 ; Fall       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 6.430 ; 6.274 ; Fall       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 6.745 ; 6.562 ; Fall       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 7.050 ; 6.919 ; Fall       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 6.430 ; 6.274 ; Fall       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 8.094 ; 8.034 ; Fall       ; i_ret           ;
+--------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+-------------------+-------------------+-------+----+----+--------+
; Input Port        ; Output Port       ; RR    ; RF ; FR ; FF     ;
+-------------------+-------------------+-------+----+----+--------+
; i_counter1_min[0] ; o_counter1_out[0] ; 7.074 ;    ;    ; 7.154  ;
; i_counter1_min[1] ; o_counter1_out[1] ; 5.961 ;    ;    ; 5.945  ;
; i_counter1_min[2] ; o_counter1_out[2] ; 8.620 ;    ;    ; 8.892  ;
; i_counter1_min[3] ; o_counter1_out[3] ; 8.660 ;    ;    ; 8.951  ;
; i_counter2_min[0] ; o_counter2_out[0] ; 9.003 ;    ;    ; 9.242  ;
; i_counter2_min[1] ; o_counter2_out[1] ; 9.002 ;    ;    ; 9.270  ;
; i_counter2_min[2] ; o_counter2_out[2] ; 8.585 ;    ;    ; 8.857  ;
; i_counter2_min[3] ; o_counter2_out[3] ; 9.698 ;    ;    ; 10.046 ;
+-------------------+-------------------+-------+----+----+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------------+-------------------+-------+----+----+-------+
; Input Port        ; Output Port       ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------------+-------+----+----+-------+
; i_counter1_min[0] ; o_counter1_out[0] ; 6.834 ;    ;    ; 6.906 ;
; i_counter1_min[1] ; o_counter1_out[1] ; 5.728 ;    ;    ; 5.705 ;
; i_counter1_min[2] ; o_counter1_out[2] ; 8.270 ;    ;    ; 8.524 ;
; i_counter1_min[3] ; o_counter1_out[3] ; 8.314 ;    ;    ; 8.585 ;
; i_counter2_min[0] ; o_counter2_out[0] ; 8.684 ;    ;    ; 8.900 ;
; i_counter2_min[1] ; o_counter2_out[1] ; 8.646 ;    ;    ; 8.893 ;
; i_counter2_min[2] ; o_counter2_out[2] ; 8.242 ;    ;    ; 8.491 ;
; i_counter2_min[3] ; o_counter2_out[3] ; 9.397 ;    ;    ; 9.736 ;
+-------------------+-------------------+-------+----+----+-------+


-----------------------------------------------
; Slow 1200mV 125C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 260.76 MHz ; 250.0 MHz       ; i_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; i_clk ; -2.959 ; -20.331             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; i_clk ; 0.790 ; 0.000               ;
+-------+-------+---------------------+


+-----------------------------------------+
; Slow 1200mV -40C Model Recovery Summary ;
+-------+-------+-------------------------+
; Clock ; Slack ; End Point TNS           ;
+-------+-------+-------------------------+
; i_clk ; 0.171 ; 0.000                   ;
+-------+-------+-------------------------+


+----------------------------------------+
; Slow 1200mV -40C Model Removal Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -0.157 ; -1.250                ;
+-------+--------+-----------------------+


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; i_clk ; -3.000 ; -15.000                           ;
; i_ret ; -3.000 ; -3.000                            ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'i_clk'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.959 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.239      ; 5.678      ;
; -2.940 ; counter2[0]~1         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.055     ; 3.365      ;
; -2.835 ; counter2[0]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.772      ;
; -2.826 ; counter2[1]~5         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.054     ; 3.252      ;
; -2.774 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.239      ; 5.493      ;
; -2.755 ; counter2[0]~1         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.055     ; 3.180      ;
; -2.693 ; counter2[3]~13        ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.053     ; 3.120      ;
; -2.658 ; counter2[2]~9         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.054     ; 3.084      ;
; -2.653 ; counter1[0]~1         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.048     ; 3.085      ;
; -2.650 ; counter2[0]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.587      ;
; -2.641 ; counter2[1]~5         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.054     ; 3.067      ;
; -2.640 ; counter2[2]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.577      ;
; -2.627 ; counter1[1]~5         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.048     ; 3.059      ;
; -2.564 ; counter1[2]~9         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.047     ; 2.997      ;
; -2.528 ; counter1[0]~1         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.048     ; 2.960      ;
; -2.520 ; counter1[3]~13        ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.049     ; 2.951      ;
; -2.508 ; counter2[3]~13        ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.053     ; 2.935      ;
; -2.504 ; counter1[1]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.064     ; 3.440      ;
; -2.502 ; counter1[1]~5         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.048     ; 2.934      ;
; -2.473 ; counter2[2]~9         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.054     ; 2.899      ;
; -2.455 ; counter2[2]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.392      ;
; -2.439 ; counter1[2]~9         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.047     ; 2.872      ;
; -2.432 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.239      ; 5.151      ;
; -2.430 ; counter2[1]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.367      ;
; -2.414 ; counter1[2]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.351      ;
; -2.413 ; counter2[0]~1         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.055     ; 2.838      ;
; -2.395 ; counter1[0]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.332      ;
; -2.395 ; counter1[3]~13        ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.049     ; 2.826      ;
; -2.389 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.238      ; 5.107      ;
; -2.378 ; counter1[1]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.064     ; 3.314      ;
; -2.337 ; counter1[0]~1         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.048     ; 2.769      ;
; -2.333 ; counter1[0]~1         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.048     ; 2.765      ;
; -2.315 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.239      ; 5.034      ;
; -2.311 ; counter1[1]~5         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.048     ; 2.743      ;
; -2.308 ; counter2[0]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.245      ;
; -2.307 ; counter1[1]~5         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.048     ; 2.739      ;
; -2.299 ; counter1[3]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.064     ; 3.235      ;
; -2.299 ; counter2[1]~5         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.054     ; 2.725      ;
; -2.296 ; counter2[0]~1         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.055     ; 2.721      ;
; -2.289 ; counter1[2]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.226      ;
; -2.271 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.239      ; 5.490      ;
; -2.270 ; counter1[0]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.207      ;
; -2.263 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.238      ; 4.981      ;
; -2.248 ; counter1[2]~9         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.047     ; 2.681      ;
; -2.245 ; counter2[1]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.182      ;
; -2.244 ; counter1[2]~9         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.047     ; 2.677      ;
; -2.204 ; counter1[3]~13        ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.049     ; 2.635      ;
; -2.200 ; counter1[3]~13        ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.049     ; 2.631      ;
; -2.191 ; counter2[0]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.128      ;
; -2.182 ; counter2[1]~5         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.054     ; 2.608      ;
; -2.181 ; counter1[1]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.064     ; 3.117      ;
; -2.178 ; counter2[3]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.115      ;
; -2.177 ; counter1[1]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.064     ; 3.113      ;
; -2.174 ; counter1[3]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.064     ; 3.110      ;
; -2.166 ; counter2[3]~13        ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.053     ; 2.593      ;
; -2.131 ; counter2[2]~9         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.054     ; 2.557      ;
; -2.113 ; counter2[2]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.050      ;
; -2.098 ; counter1[2]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.035      ;
; -2.094 ; counter1[2]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.031      ;
; -2.086 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.239      ; 5.305      ;
; -2.079 ; counter1[0]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.016      ;
; -2.075 ; counter1[0]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.012      ;
; -2.052 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.238      ; 4.770      ;
; -2.049 ; counter2[3]~13        ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.053     ; 2.476      ;
; -2.048 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.238      ; 4.766      ;
; -2.014 ; counter2[2]~9         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.054     ; 2.440      ;
; -1.996 ; counter2[2]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.933      ;
; -1.993 ; counter2[3]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.930      ;
; -1.983 ; counter1[3]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.064     ; 2.919      ;
; -1.979 ; counter1[3]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.064     ; 2.915      ;
; -1.903 ; counter2[1]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.840      ;
; -1.786 ; counter2[1]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.723      ;
; -1.744 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.239      ; 4.963      ;
; -1.671 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.238      ; 4.889      ;
; -1.651 ; counter2[3]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.588      ;
; -1.627 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.239      ; 4.846      ;
; -1.545 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.238      ; 4.763      ;
; -1.534 ; counter2[3]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.471      ;
; -1.350 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.238      ; 4.568      ;
; -1.346 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.238      ; 4.564      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'i_clk'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.790 ; counter2[3]~13        ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.100      ; 0.598      ;
; 0.814 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.325      ; 3.347      ;
; 0.824 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 3.358      ;
; 0.881 ; counter1[1]~5         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.105      ; 0.694      ;
; 0.926 ; counter2[2]~9         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.099      ; 0.733      ;
; 1.005 ; counter1[3]~13        ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.104      ; 0.817      ;
; 1.018 ; counter1[0]~1         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.104      ; 0.830      ;
; 1.071 ; counter2[0]~1         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.098      ; 0.877      ;
; 1.076 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 3.610      ;
; 1.080 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 3.614      ;
; 1.103 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 3.637      ;
; 1.104 ; counter1[2]~9         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.106      ; 0.918      ;
; 1.117 ; counter2[1]~5         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.099      ; 0.924      ;
; 1.169 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.325      ; 3.702      ;
; 1.176 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 3.710      ;
; 1.239 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 3.773      ;
; 1.443 ; counter2[3]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.674      ;
; 1.504 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.325      ; 3.537      ;
; 1.550 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 3.584      ;
; 1.629 ; counter2[1]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.860      ;
; 1.709 ; counter1[0]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.940      ;
; 1.735 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 3.769      ;
; 1.739 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 3.773      ;
; 1.764 ; counter2[1]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.995      ;
; 1.793 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 3.827      ;
; 1.804 ; counter2[3]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.035      ;
; 1.826 ; counter2[0]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.057      ;
; 1.830 ; counter2[0]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.061      ;
; 1.830 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 3.864      ;
; 1.855 ; counter1[3]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.064      ; 2.087      ;
; 1.859 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.325      ; 3.892      ;
; 1.864 ; counter2[1]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.095      ;
; 1.877 ; counter2[0]~1         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.098      ; 1.683      ;
; 1.898 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 3.932      ;
; 1.913 ; counter2[3]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.144      ;
; 1.987 ; counter2[2]~9         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.099      ; 1.794      ;
; 1.989 ; counter2[0]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.220      ;
; 1.994 ; counter2[1]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.225      ;
; 1.994 ; counter1[2]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.064      ; 2.226      ;
; 1.998 ; counter1[0]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.064      ; 2.230      ;
; 2.011 ; counter2[2]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.242      ;
; 2.040 ; counter2[0]~1         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.098      ; 1.846      ;
; 2.051 ; counter1[1]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.282      ;
; 2.057 ; counter1[1]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.064      ; 2.289      ;
; 2.079 ; counter2[2]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.310      ;
; 2.082 ; counter1[2]~9         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.107      ; 1.897      ;
; 2.084 ; counter2[1]~5         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.099      ; 1.891      ;
; 2.092 ; counter1[0]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.323      ;
; 2.121 ; counter1[1]~5         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.104      ; 1.933      ;
; 2.148 ; counter2[2]~9         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.099      ; 1.955      ;
; 2.150 ; counter2[0]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.381      ;
; 2.156 ; counter1[2]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.387      ;
; 2.172 ; counter2[2]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.403      ;
; 2.180 ; counter1[0]~1         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.105      ; 1.993      ;
; 2.184 ; counter2[1]~5         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.099      ; 1.991      ;
; 2.201 ; counter2[0]~1         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.098      ; 2.007      ;
; 2.205 ; counter2[3]~13        ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.100      ; 2.013      ;
; 2.207 ; counter1[0]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.064      ; 2.439      ;
; 2.250 ; counter1[1]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.064      ; 2.482      ;
; 2.274 ; counter1[0]~1         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.104      ; 2.086      ;
; 2.309 ; counter2[3]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.540      ;
; 2.312 ; counter1[3]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.543      ;
; 2.313 ; counter1[3]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.544      ;
; 2.314 ; counter2[1]~5         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.099      ; 2.121      ;
; 2.314 ; counter2[3]~13        ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.100      ; 2.122      ;
; 2.320 ; counter1[1]~5         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.105      ; 2.133      ;
; 2.326 ; counter1[2]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.557      ;
; 2.389 ; counter1[0]~1         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.105      ; 2.202      ;
; 2.419 ; counter1[2]~9         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.106      ; 2.233      ;
; 2.457 ; counter1[3]~13        ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.103      ; 2.268      ;
; 2.458 ; counter1[3]~13        ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.103      ; 2.269      ;
; 2.462 ; counter1[1]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.693      ;
; 2.492 ; counter2[2]~9         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.099      ; 2.299      ;
; 2.516 ; counter2[2]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 2.747      ;
; 2.537 ; counter1[1]~5         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.104      ; 2.349      ;
; 2.593 ; counter1[3]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.064      ; 2.825      ;
; 2.606 ; counter1[2]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.064      ; 2.838      ;
; 2.699 ; counter1[2]~9         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.107      ; 2.514      ;
; 2.710 ; counter2[3]~13        ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.100      ; 2.518      ;
; 2.738 ; counter1[3]~13        ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 0.104      ; 2.550      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Recovery: 'i_clk'                                                                        ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.171 ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.239      ; 2.548      ;
; 0.171 ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.239      ; 2.548      ;
; 0.171 ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.239      ; 2.548      ;
; 0.171 ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.239      ; 2.548      ;
; 0.177 ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.238      ; 2.541      ;
; 0.177 ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.238      ; 2.541      ;
; 0.177 ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.238      ; 2.541      ;
; 0.177 ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 2.238      ; 2.541      ;
; 0.755 ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.238      ; 2.463      ;
; 0.755 ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.238      ; 2.463      ;
; 0.756 ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.238      ; 2.462      ;
; 0.756 ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.238      ; 2.462      ;
; 0.756 ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.239      ; 2.463      ;
; 0.756 ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.239      ; 2.463      ;
; 0.756 ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.239      ; 2.463      ;
; 0.756 ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 2.239      ; 2.463      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Removal: 'i_clk'                                                                          ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.157 ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 2.377      ;
; -0.157 ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 2.377      ;
; -0.156 ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.325      ; 2.377      ;
; -0.156 ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.325      ; 2.377      ;
; -0.156 ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 2.378      ;
; -0.156 ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 2.378      ;
; -0.156 ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 2.378      ;
; -0.156 ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 2.326      ; 2.378      ;
; 0.420  ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 2.454      ;
; 0.420  ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.325      ; 2.453      ;
; 0.420  ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 2.454      ;
; 0.420  ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.325      ; 2.453      ;
; 0.426  ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 2.460      ;
; 0.426  ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 2.460      ;
; 0.426  ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 2.460      ;
; 0.426  ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 2.326      ; 2.460      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'i_clk'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; i_clk ; Rise       ; counter1[0]~_emulated       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; i_clk ; Rise       ; counter1[1]~_emulated       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; i_clk ; Rise       ; counter1[2]~_emulated       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; i_clk ; Rise       ; counter1[3]~_emulated       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; i_clk ; Rise       ; counter2[0]~_emulated       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; i_clk ; Rise       ; counter2[1]~_emulated       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; i_clk ; Rise       ; counter2[2]~_emulated       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; i_clk ; Rise       ; counter2[3]~_emulated       ;
; 0.281  ; 0.467        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[0]~_emulated       ;
; 0.281  ; 0.467        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[1]~_emulated       ;
; 0.281  ; 0.467        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[2]~_emulated       ;
; 0.281  ; 0.467        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[3]~_emulated       ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[1]~_emulated       ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[3]~_emulated       ;
; 0.287  ; 0.473        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[0]~_emulated       ;
; 0.287  ; 0.473        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[2]~_emulated       ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; counter1[1]~_emulated       ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; counter1[3]~_emulated       ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; counter1[0]~_emulated       ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; counter1[2]~_emulated       ;
; 0.312  ; 0.530        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; counter2[0]~_emulated       ;
; 0.312  ; 0.530        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; counter2[1]~_emulated       ;
; 0.312  ; 0.530        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; counter2[2]~_emulated       ;
; 0.312  ; 0.530        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; counter2[3]~_emulated       ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o               ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[0]~_emulated|clk   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[1]~_emulated|clk   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[2]~_emulated|clk   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[3]~_emulated|clk   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[1]~_emulated|clk   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[3]~_emulated|clk   ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[0]~_emulated|clk   ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[2]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[1]~_emulated|clk   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[3]~_emulated|clk   ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[0]~_emulated|clk   ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[2]~_emulated|clk   ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[0]~_emulated|clk   ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[1]~_emulated|clk   ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[2]~_emulated|clk   ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[3]~_emulated|clk   ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o               ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'i_ret'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_ret ; Rise       ; i_ret                       ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~inputclkctrl|inclk[0] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~inputclkctrl|outclk   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~input|o               ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[0]~1|datad         ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[1]~5|datad         ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[2]~9|datad         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[3]~13|datad        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[0]~1|datad         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[1]~5|datad         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[2]~9|datad         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[3]~13|datad        ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[0]~1               ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[1]~5               ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[2]~9               ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[3]~13              ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[0]~1               ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[1]~5               ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[2]~9               ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[3]~13              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~input|i               ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[0]~1               ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[1]~5               ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[3]~13              ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[2]~9               ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[3]~13              ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[0]~1               ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[1]~5               ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[2]~9               ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[0]~1|datad         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[1]~5|datad         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[3]~13|datad        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[2]~9|datad         ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[3]~13|datad        ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[0]~1|datad         ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[1]~5|datad         ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[2]~9|datad         ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~input|o               ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~inputclkctrl|inclk[0] ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~inputclkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; i_counter1_max[*]  ; i_clk      ; 4.225 ; 4.297 ; Rise       ; i_clk           ;
;  i_counter1_max[0] ; i_clk      ; 4.225 ; 4.297 ; Rise       ; i_clk           ;
;  i_counter1_max[1] ; i_clk      ; 3.926 ; 4.053 ; Rise       ; i_clk           ;
;  i_counter1_max[2] ; i_clk      ; 3.733 ; 3.922 ; Rise       ; i_clk           ;
;  i_counter1_max[3] ; i_clk      ; 3.931 ; 4.087 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_clk      ; 4.581 ; 4.758 ; Rise       ; i_clk           ;
;  i_counter1_min[0] ; i_clk      ; 2.077 ; 2.241 ; Rise       ; i_clk           ;
;  i_counter1_min[1] ; i_clk      ; 2.177 ; 2.359 ; Rise       ; i_clk           ;
;  i_counter1_min[2] ; i_clk      ; 4.581 ; 4.758 ; Rise       ; i_clk           ;
;  i_counter1_min[3] ; i_clk      ; 4.151 ; 4.385 ; Rise       ; i_clk           ;
; i_counter1_ud      ; i_clk      ; 4.108 ; 4.271 ; Rise       ; i_clk           ;
; i_counter2_max[*]  ; i_clk      ; 4.455 ; 4.427 ; Rise       ; i_clk           ;
;  i_counter2_max[0] ; i_clk      ; 4.203 ; 4.229 ; Rise       ; i_clk           ;
;  i_counter2_max[1] ; i_clk      ; 4.455 ; 4.427 ; Rise       ; i_clk           ;
;  i_counter2_max[2] ; i_clk      ; 3.835 ; 3.982 ; Rise       ; i_clk           ;
;  i_counter2_max[3] ; i_clk      ; 3.521 ; 3.767 ; Rise       ; i_clk           ;
; i_counter2_min[*]  ; i_clk      ; 4.548 ; 4.877 ; Rise       ; i_clk           ;
;  i_counter2_min[0] ; i_clk      ; 4.532 ; 4.877 ; Rise       ; i_clk           ;
;  i_counter2_min[1] ; i_clk      ; 4.313 ; 4.715 ; Rise       ; i_clk           ;
;  i_counter2_min[2] ; i_clk      ; 4.548 ; 4.722 ; Rise       ; i_clk           ;
;  i_counter2_min[3] ; i_clk      ; 3.875 ; 4.113 ; Rise       ; i_clk           ;
; i_counter2_ud      ; i_clk      ; 3.794 ; 3.989 ; Rise       ; i_clk           ;
; i_ret              ; i_clk      ; 3.231 ; 3.419 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_ret      ; 2.751 ; 2.913 ; Fall       ; i_ret           ;
;  i_counter1_min[0] ; i_ret      ; 0.107 ; 0.259 ; Fall       ; i_ret           ;
;  i_counter1_min[1] ; i_ret      ; 0.249 ; 0.398 ; Fall       ; i_ret           ;
;  i_counter1_min[2] ; i_ret      ; 2.751 ; 2.913 ; Fall       ; i_ret           ;
;  i_counter1_min[3] ; i_ret      ; 2.320 ; 2.512 ; Fall       ; i_ret           ;
; i_counter2_min[*]  ; i_ret      ; 2.654 ; 2.794 ; Fall       ; i_ret           ;
;  i_counter2_min[0] ; i_ret      ; 2.473 ; 2.648 ; Fall       ; i_ret           ;
;  i_counter2_min[1] ; i_ret      ; 2.654 ; 2.794 ; Fall       ; i_ret           ;
;  i_counter2_min[2] ; i_ret      ; 2.503 ; 2.705 ; Fall       ; i_ret           ;
;  i_counter2_min[3] ; i_ret      ; 2.555 ; 2.783 ; Fall       ; i_ret           ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_counter1_max[*]  ; i_clk      ; -1.689 ; -1.905 ; Rise       ; i_clk           ;
;  i_counter1_max[0] ; i_clk      ; -1.689 ; -1.905 ; Rise       ; i_clk           ;
;  i_counter1_max[1] ; i_clk      ; -2.114 ; -2.316 ; Rise       ; i_clk           ;
;  i_counter1_max[2] ; i_clk      ; -2.345 ; -2.361 ; Rise       ; i_clk           ;
;  i_counter1_max[3] ; i_clk      ; -2.168 ; -2.341 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_clk      ; 0.234  ; 0.013  ; Rise       ; i_clk           ;
;  i_counter1_min[0] ; i_clk      ; 0.234  ; 0.013  ; Rise       ; i_clk           ;
;  i_counter1_min[1] ; i_clk      ; 0.073  ; -0.070 ; Rise       ; i_clk           ;
;  i_counter1_min[2] ; i_clk      ; -2.533 ; -2.661 ; Rise       ; i_clk           ;
;  i_counter1_min[3] ; i_clk      ; -1.930 ; -2.102 ; Rise       ; i_clk           ;
; i_counter1_ud      ; i_clk      ; -1.974 ; -2.143 ; Rise       ; i_clk           ;
; i_counter2_max[*]  ; i_clk      ; -1.659 ; -1.881 ; Rise       ; i_clk           ;
;  i_counter2_max[0] ; i_clk      ; -1.788 ; -1.927 ; Rise       ; i_clk           ;
;  i_counter2_max[1] ; i_clk      ; -2.287 ; -2.426 ; Rise       ; i_clk           ;
;  i_counter2_max[2] ; i_clk      ; -1.659 ; -1.881 ; Rise       ; i_clk           ;
;  i_counter2_max[3] ; i_clk      ; -1.757 ; -1.954 ; Rise       ; i_clk           ;
; i_counter2_min[*]  ; i_clk      ; -1.652 ; -1.890 ; Rise       ; i_clk           ;
;  i_counter2_min[0] ; i_clk      ; -2.097 ; -2.211 ; Rise       ; i_clk           ;
;  i_counter2_min[1] ; i_clk      ; -1.972 ; -2.141 ; Rise       ; i_clk           ;
;  i_counter2_min[2] ; i_clk      ; -1.986 ; -2.154 ; Rise       ; i_clk           ;
;  i_counter2_min[3] ; i_clk      ; -1.652 ; -1.890 ; Rise       ; i_clk           ;
; i_counter2_ud      ; i_clk      ; -1.814 ; -2.015 ; Rise       ; i_clk           ;
; i_ret              ; i_clk      ; -0.854 ; -1.044 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_ret      ; 0.661  ; 0.513  ; Fall       ; i_ret           ;
;  i_counter1_min[0] ; i_ret      ; 0.660  ; 0.509  ; Fall       ; i_ret           ;
;  i_counter1_min[1] ; i_ret      ; 0.661  ; 0.513  ; Fall       ; i_ret           ;
;  i_counter1_min[2] ; i_ret      ; -1.722 ; -1.883 ; Fall       ; i_ret           ;
;  i_counter1_min[3] ; i_ret      ; -1.458 ; -1.647 ; Fall       ; i_ret           ;
; i_counter2_min[*]  ; i_ret      ; -1.294 ; -1.514 ; Fall       ; i_ret           ;
;  i_counter2_min[0] ; i_ret      ; -1.607 ; -1.777 ; Fall       ; i_ret           ;
;  i_counter2_min[1] ; i_ret      ; -1.786 ; -1.919 ; Fall       ; i_ret           ;
;  i_counter2_min[2] ; i_ret      ; -1.523 ; -1.722 ; Fall       ; i_ret           ;
;  i_counter2_min[3] ; i_ret      ; -1.294 ; -1.514 ; Fall       ; i_ret           ;
+--------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_counter1_out[*]  ; i_clk      ; 7.167 ; 6.958 ; Rise       ; i_clk           ;
;  o_counter1_out[0] ; i_clk      ; 7.167 ; 6.958 ; Rise       ; i_clk           ;
;  o_counter1_out[1] ; i_clk      ; 6.291 ; 6.084 ; Rise       ; i_clk           ;
;  o_counter1_out[2] ; i_clk      ; 5.913 ; 5.778 ; Rise       ; i_clk           ;
;  o_counter1_out[3] ; i_clk      ; 6.292 ; 6.040 ; Rise       ; i_clk           ;
; o_counter2_out[*]  ; i_clk      ; 7.235 ; 7.027 ; Rise       ; i_clk           ;
;  o_counter2_out[0] ; i_clk      ; 6.597 ; 6.388 ; Rise       ; i_clk           ;
;  o_counter2_out[1] ; i_clk      ; 6.430 ; 6.150 ; Rise       ; i_clk           ;
;  o_counter2_out[2] ; i_clk      ; 6.180 ; 6.010 ; Rise       ; i_clk           ;
;  o_counter2_out[3] ; i_clk      ; 7.235 ; 7.027 ; Rise       ; i_clk           ;
; o_counter1_out[*]  ; i_ret      ; 6.496 ; 6.335 ; Rise       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 6.496 ; 6.335 ; Rise       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 5.618 ; 5.425 ; Rise       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 5.177 ; 5.056 ; Rise       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 5.517 ; 5.313 ; Rise       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 7.175 ; 6.940 ; Rise       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 6.011 ; 5.777 ; Rise       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 6.362 ; 6.135 ; Rise       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 5.716 ; 5.526 ; Rise       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 7.175 ; 6.940 ; Rise       ; i_ret           ;
; o_counter1_out[*]  ; i_ret      ; 6.881 ; 6.693 ; Fall       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 6.881 ; 6.693 ; Fall       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 5.877 ; 5.634 ; Fall       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 5.519 ; 5.348 ; Fall       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 5.966 ; 5.735 ; Fall       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 7.206 ; 7.012 ; Fall       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 6.157 ; 5.949 ; Fall       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 6.362 ; 6.135 ; Fall       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 5.716 ; 5.526 ; Fall       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 7.206 ; 7.012 ; Fall       ; i_ret           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_counter1_out[*]  ; i_clk      ; 5.672 ; 5.507 ; Rise       ; i_clk           ;
;  o_counter1_out[0] ; i_clk      ; 6.926 ; 6.718 ; Rise       ; i_clk           ;
;  o_counter1_out[1] ; i_clk      ; 6.034 ; 5.801 ; Rise       ; i_clk           ;
;  o_counter1_out[2] ; i_clk      ; 5.672 ; 5.507 ; Rise       ; i_clk           ;
;  o_counter1_out[3] ; i_clk      ; 6.062 ; 5.809 ; Rise       ; i_clk           ;
; o_counter2_out[*]  ; i_clk      ; 5.928 ; 5.703 ; Rise       ; i_clk           ;
;  o_counter2_out[0] ; i_clk      ; 6.295 ; 6.102 ; Rise       ; i_clk           ;
;  o_counter2_out[1] ; i_clk      ; 6.159 ; 5.889 ; Rise       ; i_clk           ;
;  o_counter2_out[2] ; i_clk      ; 5.928 ; 5.703 ; Rise       ; i_clk           ;
;  o_counter2_out[3] ; i_clk      ; 6.955 ; 6.758 ; Rise       ; i_clk           ;
; o_counter1_out[*]  ; i_ret      ; 4.723 ; 4.593 ; Rise       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 6.054 ; 5.887 ; Rise       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 5.181 ; 4.983 ; Rise       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 4.723 ; 4.593 ; Rise       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 5.054 ; 4.842 ; Rise       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 5.384 ; 5.166 ; Rise       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 5.640 ; 5.416 ; Rise       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 5.930 ; 5.696 ; Rise       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 5.384 ; 5.166 ; Rise       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 6.715 ; 6.555 ; Rise       ; i_ret           ;
; o_counter1_out[*]  ; i_ret      ; 4.723 ; 4.593 ; Fall       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 6.054 ; 5.887 ; Fall       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 5.181 ; 4.983 ; Fall       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 4.723 ; 4.593 ; Fall       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 5.054 ; 4.842 ; Fall       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 5.384 ; 5.166 ; Fall       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 5.640 ; 5.416 ; Fall       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 5.930 ; 5.696 ; Fall       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 5.384 ; 5.166 ; Fall       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 6.715 ; 6.555 ; Fall       ; i_ret           ;
+--------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------------+-------------------+-------+----+----+-------+
; Input Port        ; Output Port       ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------------+-------+----+----+-------+
; i_counter1_min[0] ; o_counter1_out[0] ; 5.845 ;    ;    ; 5.848 ;
; i_counter1_min[1] ; o_counter1_out[1] ; 4.967 ;    ;    ; 4.935 ;
; i_counter1_min[2] ; o_counter1_out[2] ; 7.076 ;    ;    ; 7.129 ;
; i_counter1_min[3] ; o_counter1_out[3] ; 7.140 ;    ;    ; 7.140 ;
; i_counter2_min[0] ; o_counter2_out[0] ; 7.460 ;    ;    ; 7.426 ;
; i_counter2_min[1] ; o_counter2_out[1] ; 7.467 ;    ;    ; 7.431 ;
; i_counter2_min[2] ; o_counter2_out[2] ; 7.086 ;    ;    ; 7.088 ;
; i_counter2_min[3] ; o_counter2_out[3] ; 7.928 ;    ;    ; 7.992 ;
+-------------------+-------------------+-------+----+----+-------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------------+-------------------+-------+----+----+-------+
; Input Port        ; Output Port       ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------------+-------+----+----+-------+
; i_counter1_min[0] ; o_counter1_out[0] ; 5.620 ;    ;    ; 5.611 ;
; i_counter1_min[1] ; o_counter1_out[1] ; 4.748 ;    ;    ; 4.706 ;
; i_counter1_min[2] ; o_counter1_out[2] ; 6.766 ;    ;    ; 6.805 ;
; i_counter1_min[3] ; o_counter1_out[3] ; 6.834 ;    ;    ; 6.819 ;
; i_counter2_min[0] ; o_counter2_out[0] ; 7.162 ;    ;    ; 7.128 ;
; i_counter2_min[1] ; o_counter2_out[1] ; 7.150 ;    ;    ; 7.099 ;
; i_counter2_min[2] ; o_counter2_out[2] ; 6.774 ;    ;    ; 6.768 ;
; i_counter2_min[3] ; o_counter2_out[3] ; 7.658 ;    ;    ; 7.725 ;
+-------------------+-------------------+-------+----+----+-------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; i_clk ; -1.583 ; -11.320             ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; i_clk ; 0.400 ; 0.000               ;
+-------+-------+---------------------+


+-----------------------------------------+
; Fast 1200mV -40C Model Recovery Summary ;
+-------+--------+------------------------+
; Clock ; Slack  ; End Point TNS          ;
+-------+--------+------------------------+
; i_clk ; -0.026 ; -0.196                 ;
+-------+--------+------------------------+


+----------------------------------------+
; Fast 1200mV -40C Model Removal Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -0.083 ; -0.664                ;
+-------+--------+-----------------------+


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; i_clk ; -3.000 ; -11.228                           ;
; i_ret ; -3.000 ; -3.000                            ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'i_clk'                                                                                        ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.583 ; counter2[0]~1         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.368     ; 1.683      ;
; -1.523 ; counter2[1]~5         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.624      ;
; -1.520 ; counter1[0]~1         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.622      ;
; -1.517 ; counter2[3]~13        ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.619      ;
; -1.502 ; counter1[1]~5         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.604      ;
; -1.491 ; counter2[0]~1         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.368     ; 1.591      ;
; -1.483 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.235      ; 3.186      ;
; -1.464 ; counter1[2]~9         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.364     ; 1.568      ;
; -1.459 ; counter2[2]~9         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.560      ;
; -1.445 ; counter1[0]~1         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.547      ;
; -1.431 ; counter2[1]~5         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.532      ;
; -1.427 ; counter1[1]~5         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.529      ;
; -1.425 ; counter2[3]~13        ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.527      ;
; -1.420 ; counter1[3]~13        ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.521      ;
; -1.391 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.235      ; 3.094      ;
; -1.389 ; counter1[2]~9         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.364     ; 1.493      ;
; -1.367 ; counter2[2]~9         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.468      ;
; -1.351 ; counter1[0]~1         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.453      ;
; -1.346 ; counter1[0]~1         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.448      ;
; -1.345 ; counter1[3]~13        ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.446      ;
; -1.333 ; counter1[1]~5         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.435      ;
; -1.328 ; counter1[1]~5         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.430      ;
; -1.323 ; counter2[0]~1         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.368     ; 1.423      ;
; -1.295 ; counter1[2]~9         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.364     ; 1.399      ;
; -1.290 ; counter1[2]~9         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.364     ; 1.394      ;
; -1.263 ; counter2[1]~5         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.364      ;
; -1.261 ; counter2[0]~1         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.368     ; 1.361      ;
; -1.257 ; counter2[3]~13        ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.359      ;
; -1.254 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.234      ; 2.956      ;
; -1.251 ; counter1[3]~13        ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.352      ;
; -1.246 ; counter1[3]~13        ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.347      ;
; -1.223 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.235      ; 2.926      ;
; -1.201 ; counter2[1]~5         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.302      ;
; -1.199 ; counter2[2]~9         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.300      ;
; -1.195 ; counter2[3]~13        ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.366     ; 1.297      ;
; -1.179 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.234      ; 2.881      ;
; -1.161 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.235      ; 2.864      ;
; -1.137 ; counter2[2]~9         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; -0.367     ; 1.238      ;
; -1.085 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.234      ; 2.787      ;
; -1.080 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.234      ; 2.782      ;
; -0.961 ; counter2[0]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.913      ;
; -0.892 ; counter2[2]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.844      ;
; -0.869 ; counter2[0]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.821      ;
; -0.860 ; counter1[1]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.812      ;
; -0.810 ; counter1[2]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.762      ;
; -0.800 ; counter2[2]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.752      ;
; -0.787 ; counter1[0]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.739      ;
; -0.785 ; counter1[1]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.737      ;
; -0.749 ; counter2[1]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.701      ;
; -0.735 ; counter1[2]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.687      ;
; -0.735 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.235      ; 2.938      ;
; -0.714 ; counter1[3]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.666      ;
; -0.712 ; counter1[0]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.664      ;
; -0.701 ; counter2[0]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.653      ;
; -0.691 ; counter1[1]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.643      ;
; -0.686 ; counter1[1]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.638      ;
; -0.657 ; counter2[1]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.609      ;
; -0.649 ; counter2[3]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.601      ;
; -0.643 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.235      ; 2.846      ;
; -0.641 ; counter1[2]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.593      ;
; -0.639 ; counter2[0]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.591      ;
; -0.639 ; counter1[3]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.591      ;
; -0.636 ; counter1[2]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.588      ;
; -0.632 ; counter2[2]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.584      ;
; -0.618 ; counter1[0]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.570      ;
; -0.613 ; counter1[0]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.565      ;
; -0.570 ; counter2[2]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.522      ;
; -0.557 ; counter2[3]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.509      ;
; -0.545 ; counter1[3]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.497      ;
; -0.540 ; counter1[3]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.492      ;
; -0.489 ; counter2[1]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.441      ;
; -0.475 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.235      ; 2.678      ;
; -0.438 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.234      ; 2.640      ;
; -0.427 ; counter2[1]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.379      ;
; -0.413 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.235      ; 2.616      ;
; -0.389 ; counter2[3]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.341      ;
; -0.363 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.234      ; 2.565      ;
; -0.327 ; counter2[3]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.279      ;
; -0.269 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.234      ; 2.471      ;
; -0.264 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.234      ; 2.466      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'i_clk'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.285      ; 1.807      ;
; 0.433 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.285      ; 1.840      ;
; 0.544 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.285      ; 1.951      ;
; 0.565 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.285      ; 1.972      ;
; 0.584 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.286      ; 1.992      ;
; 0.638 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.286      ; 2.046      ;
; 0.665 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.286      ; 2.073      ;
; 0.689 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.286      ; 2.097      ;
; 0.750 ; counter2[3]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.868      ;
; 0.830 ; counter2[1]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.948      ;
; 0.897 ; counter2[1]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.015      ;
; 0.898 ; counter2[0]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.016      ;
; 0.898 ; counter1[0]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.016      ;
; 0.914 ; counter2[3]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.032      ;
; 0.947 ; counter2[1]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.065      ;
; 0.948 ; counter1[3]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.066      ;
; 0.952 ; counter2[0]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.070      ;
; 0.955 ; counter2[3]~13        ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 0.300      ;
; 0.967 ; counter2[3]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.085      ;
; 1.003 ; counter2[0]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.121      ;
; 1.003 ; counter1[1]~5         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 0.348      ;
; 1.009 ; counter1[0]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.127      ;
; 1.011 ; counter2[1]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.129      ;
; 1.019 ; counter2[2]~_emulated ; counter2[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.137      ;
; 1.032 ; counter1[2]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.150      ;
; 1.032 ; counter2[2]~9         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 0.376      ;
; 1.037 ; counter1[1]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.155      ;
; 1.067 ; counter1[1]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.185      ;
; 1.072 ; counter2[2]~_emulated ; counter2[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.190      ;
; 1.076 ; counter1[3]~13        ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 0.420      ;
; 1.083 ; counter1[0]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.201      ;
; 1.087 ; counter1[0]~1         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 0.432      ;
; 1.100 ; counter1[2]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.218      ;
; 1.102 ; counter2[0]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.220      ;
; 1.105 ; counter2[0]~1         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.279     ; 0.448      ;
; 1.108 ; counter2[2]~_emulated ; counter2[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.226      ;
; 1.117 ; counter1[2]~9         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.275     ; 0.464      ;
; 1.118 ; counter1[0]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.236      ;
; 1.126 ; counter2[1]~5         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 0.470      ;
; 1.132 ; counter1[3]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.250      ;
; 1.132 ; counter1[3]~_emulated ; counter1[2]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.250      ;
; 1.141 ; counter1[1]~_emulated ; counter1[3]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.259      ;
; 1.159 ; counter1[2]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.277      ;
; 1.171 ; counter2[3]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.289      ;
; 1.218 ; i_ret                 ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.285      ; 2.125      ;
; 1.230 ; counter1[1]~_emulated ; counter1[0]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.348      ;
; 1.240 ; i_ret                 ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.285      ; 2.147      ;
; 1.276 ; counter2[2]~_emulated ; counter2[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.394      ;
; 1.284 ; counter1[3]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.402      ;
; 1.311 ; counter1[2]~_emulated ; counter1[1]~_emulated ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.429      ;
; 1.346 ; i_ret                 ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.286      ; 2.254      ;
; 1.351 ; i_ret                 ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.285      ; 2.258      ;
; 1.373 ; i_ret                 ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.285      ; 2.280      ;
; 1.400 ; i_ret                 ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.286      ; 2.308      ;
; 1.424 ; i_ret                 ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.286      ; 2.332      ;
; 1.451 ; i_ret                 ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.286      ; 2.359      ;
; 1.496 ; counter2[0]~1         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.279     ; 0.839      ;
; 1.560 ; counter2[2]~9         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 0.904      ;
; 1.601 ; counter2[0]~1         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.279     ; 0.944      ;
; 1.618 ; counter2[1]~5         ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 0.962      ;
; 1.637 ; counter1[1]~5         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 0.982      ;
; 1.642 ; counter1[2]~9         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.275     ; 0.989      ;
; 1.649 ; counter2[2]~9         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 0.993      ;
; 1.668 ; counter2[1]~5         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 1.012      ;
; 1.674 ; counter1[0]~1         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 1.019      ;
; 1.692 ; counter2[3]~13        ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 1.037      ;
; 1.700 ; counter2[0]~1         ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.279     ; 1.043      ;
; 1.732 ; counter2[1]~5         ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 1.076      ;
; 1.741 ; counter1[1]~5         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 1.086      ;
; 1.745 ; counter2[3]~13        ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 1.090      ;
; 1.748 ; counter1[0]~1         ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 1.093      ;
; 1.772 ; counter1[2]~9         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.275     ; 1.119      ;
; 1.780 ; counter1[3]~13        ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 1.124      ;
; 1.780 ; counter1[3]~13        ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 1.124      ;
; 1.783 ; counter1[0]~1         ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 1.128      ;
; 1.817 ; counter2[2]~9         ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 1.161      ;
; 1.833 ; counter1[1]~5         ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 1.178      ;
; 1.924 ; counter1[2]~9         ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.275     ; 1.271      ;
; 1.932 ; counter1[3]~13        ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.278     ; 1.276      ;
; 1.949 ; counter2[3]~13        ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; -0.277     ; 1.294      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Recovery: 'i_clk'                                                                         ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.026 ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.235      ; 1.729      ;
; -0.026 ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.235      ; 1.729      ;
; -0.025 ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.235      ; 1.728      ;
; -0.025 ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.235      ; 1.728      ;
; -0.024 ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.234      ; 1.726      ;
; -0.024 ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.234      ; 1.726      ;
; -0.023 ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.234      ; 1.725      ;
; -0.023 ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.500        ; 1.234      ; 1.725      ;
; 0.828  ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.234      ; 1.374      ;
; 0.828  ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.234      ; 1.374      ;
; 0.828  ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.234      ; 1.374      ;
; 0.828  ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.234      ; 1.374      ;
; 0.828  ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.235      ; 1.375      ;
; 0.828  ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.235      ; 1.375      ;
; 0.828  ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.235      ; 1.375      ;
; 0.828  ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 1.000        ; 1.235      ; 1.375      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Removal: 'i_clk'                                                                          ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.083 ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.285      ; 1.324      ;
; -0.083 ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.285      ; 1.324      ;
; -0.083 ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.285      ; 1.324      ;
; -0.083 ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.285      ; 1.324      ;
; -0.083 ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.286      ; 1.325      ;
; -0.083 ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.286      ; 1.325      ;
; -0.083 ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.286      ; 1.325      ;
; -0.083 ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; 0.000        ; 1.286      ; 1.325      ;
; 0.764  ; i_ret     ; counter1[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.285      ; 1.671      ;
; 0.764  ; i_ret     ; counter1[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.285      ; 1.671      ;
; 0.764  ; i_ret     ; counter1[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.285      ; 1.671      ;
; 0.764  ; i_ret     ; counter1[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.285      ; 1.671      ;
; 0.766  ; i_ret     ; counter2[1]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.286      ; 1.674      ;
; 0.766  ; i_ret     ; counter2[2]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.286      ; 1.674      ;
; 0.766  ; i_ret     ; counter2[3]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.286      ; 1.674      ;
; 0.766  ; i_ret     ; counter2[0]~_emulated ; i_ret        ; i_clk       ; -0.500       ; 1.286      ; 1.674      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'i_clk'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; counter1[0]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; counter1[1]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; counter1[2]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; counter1[3]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; counter2[0]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; counter2[1]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; counter2[2]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; counter2[3]~_emulated       ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[2]~_emulated       ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[3]~_emulated       ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[0]~_emulated       ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[1]~_emulated       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[1]~_emulated       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[3]~_emulated       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[0]~_emulated       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[2]~_emulated       ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o               ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[0]~_emulated|clk   ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[1]~_emulated|clk   ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[2]~_emulated|clk   ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter2[3]~_emulated|clk   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[0]~_emulated|clk   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[1]~_emulated|clk   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[2]~_emulated|clk   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; counter1[3]~_emulated|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; counter1[0]~_emulated       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; counter1[1]~_emulated       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; counter1[2]~_emulated       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; counter1[3]~_emulated       ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; counter2[0]~_emulated       ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; counter2[1]~_emulated       ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; counter2[2]~_emulated       ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; counter2[3]~_emulated       ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[0]~_emulated|clk   ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[2]~_emulated|clk   ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[1]~_emulated|clk   ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter1[3]~_emulated|clk   ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[0]~_emulated|clk   ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[1]~_emulated|clk   ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[2]~_emulated|clk   ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; counter2[3]~_emulated|clk   ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'i_ret'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_ret ; Rise       ; i_ret                       ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~input|o               ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[0]~1|datad         ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[1]~5|datad         ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[2]~9|datad         ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter2[3]~13|datad        ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[0]~1|datad         ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[1]~5|datad         ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[2]~9|datad         ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; counter1[3]~13|datad        ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[0]~1               ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[1]~5               ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[2]~9               ;
; 0.140  ; 0.140        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter2[3]~13              ;
; 0.141  ; 0.141        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[0]~1               ;
; 0.141  ; 0.141        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[1]~5               ;
; 0.141  ; 0.141        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[2]~9               ;
; 0.141  ; 0.141        ; 0.000          ; High Pulse Width ; i_ret ; Fall       ; counter1[3]~13              ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~inputclkctrl|inclk[0] ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_ret ; Rise       ; i_ret~input|i               ;
; 0.858  ; 0.858        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[0]~1               ;
; 0.858  ; 0.858        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[2]~9               ;
; 0.858  ; 0.858        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[3]~13              ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~inputclkctrl|inclk[0] ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~inputclkctrl|outclk   ;
; 0.859  ; 0.859        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter1[1]~5               ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[0]~1               ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[1]~5               ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[2]~9               ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; i_ret ; Fall       ; counter2[3]~13              ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[0]~1|datad         ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[2]~9|datad         ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[3]~13|datad        ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter1[1]~5|datad         ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[0]~1|datad         ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[1]~5|datad         ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[2]~9|datad         ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; counter2[3]~13|datad        ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; i_ret ; Rise       ; i_ret~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+--------------------+------------+--------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+-------+------------+-----------------+
; i_counter1_max[*]  ; i_clk      ; 2.206  ; 2.828 ; Rise       ; i_clk           ;
;  i_counter1_max[0] ; i_clk      ; 2.206  ; 2.828 ; Rise       ; i_clk           ;
;  i_counter1_max[1] ; i_clk      ; 2.069  ; 2.669 ; Rise       ; i_clk           ;
;  i_counter1_max[2] ; i_clk      ; 1.997  ; 2.557 ; Rise       ; i_clk           ;
;  i_counter1_max[3] ; i_clk      ; 2.111  ; 2.669 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_clk      ; 2.426  ; 3.061 ; Rise       ; i_clk           ;
;  i_counter1_min[0] ; i_clk      ; 0.983  ; 1.407 ; Rise       ; i_clk           ;
;  i_counter1_min[1] ; i_clk      ; 1.030  ; 1.465 ; Rise       ; i_clk           ;
;  i_counter1_min[2] ; i_clk      ; 2.426  ; 3.061 ; Rise       ; i_clk           ;
;  i_counter1_min[3] ; i_clk      ; 2.224  ; 2.795 ; Rise       ; i_clk           ;
; i_counter1_ud      ; i_clk      ; 2.209  ; 2.754 ; Rise       ; i_clk           ;
; i_counter2_max[*]  ; i_clk      ; 2.267  ; 2.895 ; Rise       ; i_clk           ;
;  i_counter2_max[0] ; i_clk      ; 2.154  ; 2.774 ; Rise       ; i_clk           ;
;  i_counter2_max[1] ; i_clk      ; 2.267  ; 2.895 ; Rise       ; i_clk           ;
;  i_counter2_max[2] ; i_clk      ; 2.015  ; 2.634 ; Rise       ; i_clk           ;
;  i_counter2_max[3] ; i_clk      ; 1.931  ; 2.467 ; Rise       ; i_clk           ;
; i_counter2_min[*]  ; i_clk      ; 2.448  ; 2.996 ; Rise       ; i_clk           ;
;  i_counter2_min[0] ; i_clk      ; 2.448  ; 2.971 ; Rise       ; i_clk           ;
;  i_counter2_min[1] ; i_clk      ; 2.354  ; 2.873 ; Rise       ; i_clk           ;
;  i_counter2_min[2] ; i_clk      ; 2.423  ; 2.996 ; Rise       ; i_clk           ;
;  i_counter2_min[3] ; i_clk      ; 2.074  ; 2.650 ; Rise       ; i_clk           ;
; i_counter2_ud      ; i_clk      ; 2.040  ; 2.595 ; Rise       ; i_clk           ;
; i_ret              ; i_clk      ; 1.695  ; 1.943 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_ret      ; 1.149  ; 1.723 ; Fall       ; i_ret           ;
;  i_counter1_min[0] ; i_ret      ; -0.336 ; 0.004 ; Fall       ; i_ret           ;
;  i_counter1_min[1] ; i_ret      ; -0.268 ; 0.070 ; Fall       ; i_ret           ;
;  i_counter1_min[2] ; i_ret      ; 1.149  ; 1.723 ; Fall       ; i_ret           ;
;  i_counter1_min[3] ; i_ret      ; 0.948  ; 1.494 ; Fall       ; i_ret           ;
; i_counter2_min[*]  ; i_ret      ; 1.081  ; 1.645 ; Fall       ; i_ret           ;
;  i_counter2_min[0] ; i_ret      ; 1.002  ; 1.572 ; Fall       ; i_ret           ;
;  i_counter2_min[1] ; i_ret      ; 1.074  ; 1.645 ; Fall       ; i_ret           ;
;  i_counter2_min[2] ; i_ret      ; 1.081  ; 1.635 ; Fall       ; i_ret           ;
;  i_counter2_min[3] ; i_ret      ; 1.064  ; 1.616 ; Fall       ; i_ret           ;
+--------------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_counter1_max[*]  ; i_clk      ; -0.945 ; -1.502 ; Rise       ; i_clk           ;
;  i_counter1_max[0] ; i_clk      ; -0.945 ; -1.502 ; Rise       ; i_clk           ;
;  i_counter1_max[1] ; i_clk      ; -1.162 ; -1.727 ; Rise       ; i_clk           ;
;  i_counter1_max[2] ; i_clk      ; -1.220 ; -1.799 ; Rise       ; i_clk           ;
;  i_counter1_max[3] ; i_clk      ; -1.197 ; -1.766 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_clk      ; 0.163  ; -0.188 ; Rise       ; i_clk           ;
;  i_counter1_min[0] ; i_clk      ; 0.163  ; -0.188 ; Rise       ; i_clk           ;
;  i_counter1_min[1] ; i_clk      ; 0.100  ; -0.250 ; Rise       ; i_clk           ;
;  i_counter1_min[2] ; i_clk      ; -1.372 ; -1.920 ; Rise       ; i_clk           ;
;  i_counter1_min[3] ; i_clk      ; -1.073 ; -1.619 ; Rise       ; i_clk           ;
; i_counter1_ud      ; i_clk      ; -1.091 ; -1.636 ; Rise       ; i_clk           ;
; i_counter2_max[*]  ; i_clk      ; -0.949 ; -1.504 ; Rise       ; i_clk           ;
;  i_counter2_max[0] ; i_clk      ; -0.977 ; -1.534 ; Rise       ; i_clk           ;
;  i_counter2_max[1] ; i_clk      ; -1.226 ; -1.805 ; Rise       ; i_clk           ;
;  i_counter2_max[2] ; i_clk      ; -0.949 ; -1.504 ; Rise       ; i_clk           ;
;  i_counter2_max[3] ; i_clk      ; -0.991 ; -1.528 ; Rise       ; i_clk           ;
; i_counter2_min[*]  ; i_clk      ; -0.932 ; -1.489 ; Rise       ; i_clk           ;
;  i_counter2_min[0] ; i_clk      ; -1.121 ; -1.692 ; Rise       ; i_clk           ;
;  i_counter2_min[1] ; i_clk      ; -1.075 ; -1.630 ; Rise       ; i_clk           ;
;  i_counter2_min[2] ; i_clk      ; -1.115 ; -1.683 ; Rise       ; i_clk           ;
;  i_counter2_min[3] ; i_clk      ; -0.932 ; -1.489 ; Rise       ; i_clk           ;
; i_counter2_ud      ; i_clk      ; -0.998 ; -1.530 ; Rise       ; i_clk           ;
; i_ret              ; i_clk      ; -0.440 ; -0.758 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_ret      ; 0.728  ; 0.395  ; Fall       ; i_ret           ;
;  i_counter1_min[0] ; i_ret      ; 0.728  ; 0.393  ; Fall       ; i_ret           ;
;  i_counter1_min[1] ; i_ret      ; 0.728  ; 0.395  ; Fall       ; i_ret           ;
;  i_counter1_min[2] ; i_ret      ; -0.624 ; -1.183 ; Fall       ; i_ret           ;
;  i_counter1_min[3] ; i_ret      ; -0.499 ; -1.033 ; Fall       ; i_ret           ;
; i_counter2_min[*]  ; i_ret      ; -0.422 ; -0.956 ; Fall       ; i_ret           ;
;  i_counter2_min[0] ; i_ret      ; -0.551 ; -1.109 ; Fall       ; i_ret           ;
;  i_counter2_min[1] ; i_ret      ; -0.623 ; -1.176 ; Fall       ; i_ret           ;
;  i_counter2_min[2] ; i_ret      ; -0.553 ; -1.100 ; Fall       ; i_ret           ;
;  i_counter2_min[3] ; i_ret      ; -0.422 ; -0.956 ; Fall       ; i_ret           ;
+--------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_counter1_out[*]  ; i_clk      ; 4.170 ; 4.255 ; Rise       ; i_clk           ;
;  o_counter1_out[0] ; i_clk      ; 4.170 ; 4.255 ; Rise       ; i_clk           ;
;  o_counter1_out[1] ; i_clk      ; 3.540 ; 3.562 ; Rise       ; i_clk           ;
;  o_counter1_out[2] ; i_clk      ; 3.358 ; 3.365 ; Rise       ; i_clk           ;
;  o_counter1_out[3] ; i_clk      ; 3.551 ; 3.568 ; Rise       ; i_clk           ;
; o_counter2_out[*]  ; i_clk      ; 4.219 ; 4.314 ; Rise       ; i_clk           ;
;  o_counter2_out[0] ; i_clk      ; 3.727 ; 3.751 ; Rise       ; i_clk           ;
;  o_counter2_out[1] ; i_clk      ; 3.626 ; 3.649 ; Rise       ; i_clk           ;
;  o_counter2_out[2] ; i_clk      ; 3.508 ; 3.531 ; Rise       ; i_clk           ;
;  o_counter2_out[3] ; i_clk      ; 4.219 ; 4.314 ; Rise       ; i_clk           ;
; o_counter1_out[*]  ; i_ret      ; 4.020 ; 4.129 ; Rise       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 4.020 ; 4.129 ; Rise       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 3.396 ; 3.421 ; Rise       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 3.161 ; 3.171 ; Rise       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 3.317 ; 3.358 ; Rise       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 4.439 ; 4.510 ; Rise       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 3.647 ; 3.666 ; Rise       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 3.825 ; 3.872 ; Rise       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 3.487 ; 3.510 ; Rise       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 4.439 ; 4.510 ; Rise       ; i_ret           ;
; o_counter1_out[*]  ; i_ret      ; 4.347 ; 4.453 ; Fall       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 4.347 ; 4.453 ; Fall       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 3.668 ; 3.669 ; Fall       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 3.498 ; 3.484 ; Fall       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 3.701 ; 3.739 ; Fall       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 4.522 ; 4.647 ; Fall       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 3.814 ; 3.854 ; Fall       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 3.865 ; 3.909 ; Fall       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 3.561 ; 3.563 ; Fall       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 4.522 ; 4.647 ; Fall       ; i_ret           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_counter1_out[*]  ; i_clk      ; 3.215 ; 3.203 ; Rise       ; i_clk           ;
;  o_counter1_out[0] ; i_clk      ; 4.004 ; 4.092 ; Rise       ; i_clk           ;
;  o_counter1_out[1] ; i_clk      ; 3.389 ; 3.391 ; Rise       ; i_clk           ;
;  o_counter1_out[2] ; i_clk      ; 3.215 ; 3.203 ; Rise       ; i_clk           ;
;  o_counter1_out[3] ; i_clk      ; 3.381 ; 3.402 ; Rise       ; i_clk           ;
; o_counter2_out[*]  ; i_clk      ; 3.345 ; 3.332 ; Rise       ; i_clk           ;
;  o_counter2_out[0] ; i_clk      ; 3.537 ; 3.560 ; Rise       ; i_clk           ;
;  o_counter2_out[1] ; i_clk      ; 3.466 ; 3.493 ; Rise       ; i_clk           ;
;  o_counter2_out[2] ; i_clk      ; 3.345 ; 3.332 ; Rise       ; i_clk           ;
;  o_counter2_out[3] ; i_clk      ; 4.052 ; 4.150 ; Rise       ; i_clk           ;
; o_counter1_out[*]  ; i_ret      ; 2.736 ; 2.734 ; Rise       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 3.594 ; 3.689 ; Rise       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 2.972 ; 2.984 ; Rise       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 2.736 ; 2.734 ; Rise       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 2.888 ; 2.916 ; Rise       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 3.143 ; 3.146 ; Rise       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 3.278 ; 3.301 ; Rise       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 3.434 ; 3.468 ; Rise       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 3.143 ; 3.146 ; Rise       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 4.022 ; 4.126 ; Rise       ; i_ret           ;
; o_counter1_out[*]  ; i_ret      ; 2.736 ; 2.734 ; Fall       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 3.594 ; 3.689 ; Fall       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 2.972 ; 2.984 ; Fall       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 2.736 ; 2.734 ; Fall       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 2.888 ; 2.916 ; Fall       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 3.143 ; 3.146 ; Fall       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 3.278 ; 3.301 ; Fall       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 3.434 ; 3.468 ; Fall       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 3.143 ; 3.146 ; Fall       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 4.022 ; 4.126 ; Fall       ; i_ret           ;
+--------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------------+-------------------+-------+----+----+-------+
; Input Port        ; Output Port       ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------------+-------+----+----+-------+
; i_counter1_min[0] ; o_counter1_out[0] ; 3.436 ;    ;    ; 3.880 ;
; i_counter1_min[1] ; o_counter1_out[1] ; 2.814 ;    ;    ; 3.172 ;
; i_counter1_min[2] ; o_counter1_out[2] ; 4.042 ;    ;    ; 4.621 ;
; i_counter1_min[3] ; o_counter1_out[3] ; 4.071 ;    ;    ; 4.654 ;
; i_counter2_min[0] ; o_counter2_out[0] ; 4.219 ;    ;    ; 4.817 ;
; i_counter2_min[1] ; o_counter2_out[1] ; 4.236 ;    ;    ; 4.828 ;
; i_counter2_min[2] ; o_counter2_out[2] ; 4.067 ;    ;    ; 4.640 ;
; i_counter2_min[3] ; o_counter2_out[3] ; 4.671 ;    ;    ; 5.320 ;
+-------------------+-------------------+-------+----+----+-------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------------+-------------------+-------+----+----+-------+
; Input Port        ; Output Port       ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------------+-------+----+----+-------+
; i_counter1_min[0] ; o_counter1_out[0] ; 3.317 ;    ;    ; 3.756 ;
; i_counter1_min[1] ; o_counter1_out[1] ; 2.699 ;    ;    ; 3.053 ;
; i_counter1_min[2] ; o_counter1_out[2] ; 3.874 ;    ;    ; 4.441 ;
; i_counter1_min[3] ; o_counter1_out[3] ; 3.903 ;    ;    ; 4.474 ;
; i_counter2_min[0] ; o_counter2_out[0] ; 4.061 ;    ;    ; 4.644 ;
; i_counter2_min[1] ; o_counter2_out[1] ; 4.062 ;    ;    ; 4.643 ;
; i_counter2_min[2] ; o_counter2_out[2] ; 3.901 ;    ;    ; 4.458 ;
; i_counter2_min[3] ; o_counter2_out[3] ; 4.523 ;    ;    ; 5.162 ;
+-------------------+-------------------+-------+----+----+-------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.427  ; 0.400 ; -0.026   ; -0.157  ; -3.000              ;
;  i_clk           ; -3.427  ; 0.400 ; -0.026   ; -0.157  ; -3.000              ;
;  i_ret           ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -24.188 ; 0.0   ; -0.196   ; -1.25   ; -20.856             ;
;  i_clk           ; -24.188 ; 0.000 ; -0.196   ; -1.250  ; -17.856             ;
;  i_ret           ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; i_counter1_max[*]  ; i_clk      ; 5.011 ; 5.408 ; Rise       ; i_clk           ;
;  i_counter1_max[0] ; i_clk      ; 5.011 ; 5.408 ; Rise       ; i_clk           ;
;  i_counter1_max[1] ; i_clk      ; 4.693 ; 5.117 ; Rise       ; i_clk           ;
;  i_counter1_max[2] ; i_clk      ; 4.472 ; 4.874 ; Rise       ; i_clk           ;
;  i_counter1_max[3] ; i_clk      ; 4.683 ; 5.078 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_clk      ; 5.456 ; 5.931 ; Rise       ; i_clk           ;
;  i_counter1_min[0] ; i_clk      ; 2.356 ; 2.606 ; Rise       ; i_clk           ;
;  i_counter1_min[1] ; i_clk      ; 2.467 ; 2.738 ; Rise       ; i_clk           ;
;  i_counter1_min[2] ; i_clk      ; 5.456 ; 5.931 ; Rise       ; i_clk           ;
;  i_counter1_min[3] ; i_clk      ; 4.959 ; 5.415 ; Rise       ; i_clk           ;
; i_counter1_ud      ; i_clk      ; 4.919 ; 5.298 ; Rise       ; i_clk           ;
; i_counter2_max[*]  ; i_clk      ; 5.191 ; 5.552 ; Rise       ; i_clk           ;
;  i_counter2_max[0] ; i_clk      ; 4.924 ; 5.313 ; Rise       ; i_clk           ;
;  i_counter2_max[1] ; i_clk      ; 5.191 ; 5.552 ; Rise       ; i_clk           ;
;  i_counter2_max[2] ; i_clk      ; 4.551 ; 5.011 ; Rise       ; i_clk           ;
;  i_counter2_max[3] ; i_clk      ; 4.267 ; 4.682 ; Rise       ; i_clk           ;
; i_counter2_min[*]  ; i_clk      ; 5.458 ; 5.904 ; Rise       ; i_clk           ;
;  i_counter2_min[0] ; i_clk      ; 5.458 ; 5.904 ; Rise       ; i_clk           ;
;  i_counter2_min[1] ; i_clk      ; 5.244 ; 5.718 ; Rise       ; i_clk           ;
;  i_counter2_min[2] ; i_clk      ; 5.317 ; 5.739 ; Rise       ; i_clk           ;
;  i_counter2_min[3] ; i_clk      ; 4.626 ; 5.108 ; Rise       ; i_clk           ;
; i_counter2_ud      ; i_clk      ; 4.556 ; 4.953 ; Rise       ; i_clk           ;
; i_ret              ; i_clk      ; 3.631 ; 3.691 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_ret      ; 3.272 ; 3.674 ; Fall       ; i_ret           ;
;  i_counter1_min[0] ; i_ret      ; 0.107 ; 0.259 ; Fall       ; i_ret           ;
;  i_counter1_min[1] ; i_ret      ; 0.249 ; 0.398 ; Fall       ; i_ret           ;
;  i_counter1_min[2] ; i_ret      ; 3.272 ; 3.674 ; Fall       ; i_ret           ;
;  i_counter1_min[3] ; i_ret      ; 2.834 ; 3.239 ; Fall       ; i_ret           ;
; i_counter2_min[*]  ; i_ret      ; 3.190 ; 3.583 ; Fall       ; i_ret           ;
;  i_counter2_min[0] ; i_ret      ; 2.975 ; 3.384 ; Fall       ; i_ret           ;
;  i_counter2_min[1] ; i_ret      ; 3.190 ; 3.583 ; Fall       ; i_ret           ;
;  i_counter2_min[2] ; i_ret      ; 3.056 ; 3.448 ; Fall       ; i_ret           ;
;  i_counter2_min[3] ; i_ret      ; 3.078 ; 3.508 ; Fall       ; i_ret           ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_counter1_max[*]  ; i_clk      ; -0.945 ; -1.502 ; Rise       ; i_clk           ;
;  i_counter1_max[0] ; i_clk      ; -0.945 ; -1.502 ; Rise       ; i_clk           ;
;  i_counter1_max[1] ; i_clk      ; -1.162 ; -1.727 ; Rise       ; i_clk           ;
;  i_counter1_max[2] ; i_clk      ; -1.220 ; -1.799 ; Rise       ; i_clk           ;
;  i_counter1_max[3] ; i_clk      ; -1.197 ; -1.766 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_clk      ; 0.266  ; 0.084  ; Rise       ; i_clk           ;
;  i_counter1_min[0] ; i_clk      ; 0.266  ; 0.084  ; Rise       ; i_clk           ;
;  i_counter1_min[1] ; i_clk      ; 0.100  ; -0.047 ; Rise       ; i_clk           ;
;  i_counter1_min[2] ; i_clk      ; -1.372 ; -1.920 ; Rise       ; i_clk           ;
;  i_counter1_min[3] ; i_clk      ; -1.073 ; -1.619 ; Rise       ; i_clk           ;
; i_counter1_ud      ; i_clk      ; -1.091 ; -1.636 ; Rise       ; i_clk           ;
; i_counter2_max[*]  ; i_clk      ; -0.949 ; -1.504 ; Rise       ; i_clk           ;
;  i_counter2_max[0] ; i_clk      ; -0.977 ; -1.534 ; Rise       ; i_clk           ;
;  i_counter2_max[1] ; i_clk      ; -1.226 ; -1.805 ; Rise       ; i_clk           ;
;  i_counter2_max[2] ; i_clk      ; -0.949 ; -1.504 ; Rise       ; i_clk           ;
;  i_counter2_max[3] ; i_clk      ; -0.991 ; -1.528 ; Rise       ; i_clk           ;
; i_counter2_min[*]  ; i_clk      ; -0.932 ; -1.489 ; Rise       ; i_clk           ;
;  i_counter2_min[0] ; i_clk      ; -1.121 ; -1.692 ; Rise       ; i_clk           ;
;  i_counter2_min[1] ; i_clk      ; -1.075 ; -1.630 ; Rise       ; i_clk           ;
;  i_counter2_min[2] ; i_clk      ; -1.115 ; -1.683 ; Rise       ; i_clk           ;
;  i_counter2_min[3] ; i_clk      ; -0.932 ; -1.489 ; Rise       ; i_clk           ;
; i_counter2_ud      ; i_clk      ; -0.998 ; -1.530 ; Rise       ; i_clk           ;
; i_ret              ; i_clk      ; -0.440 ; -0.758 ; Rise       ; i_clk           ;
; i_counter1_min[*]  ; i_ret      ; 0.820  ; 0.696  ; Fall       ; i_ret           ;
;  i_counter1_min[0] ; i_ret      ; 0.820  ; 0.693  ; Fall       ; i_ret           ;
;  i_counter1_min[1] ; i_ret      ; 0.819  ; 0.696  ; Fall       ; i_ret           ;
;  i_counter1_min[2] ; i_ret      ; -0.624 ; -1.183 ; Fall       ; i_ret           ;
;  i_counter1_min[3] ; i_ret      ; -0.499 ; -1.033 ; Fall       ; i_ret           ;
; i_counter2_min[*]  ; i_ret      ; -0.422 ; -0.956 ; Fall       ; i_ret           ;
;  i_counter2_min[0] ; i_ret      ; -0.551 ; -1.109 ; Fall       ; i_ret           ;
;  i_counter2_min[1] ; i_ret      ; -0.623 ; -1.176 ; Fall       ; i_ret           ;
;  i_counter2_min[2] ; i_ret      ; -0.553 ; -1.100 ; Fall       ; i_ret           ;
;  i_counter2_min[3] ; i_ret      ; -0.422 ; -0.956 ; Fall       ; i_ret           ;
+--------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_counter1_out[*]  ; i_clk      ; 8.622 ; 8.510 ; Rise       ; i_clk           ;
;  o_counter1_out[0] ; i_clk      ; 8.622 ; 8.510 ; Rise       ; i_clk           ;
;  o_counter1_out[1] ; i_clk      ; 7.509 ; 7.356 ; Rise       ; i_clk           ;
;  o_counter1_out[2] ; i_clk      ; 7.103 ; 6.969 ; Rise       ; i_clk           ;
;  o_counter1_out[3] ; i_clk      ; 7.489 ; 7.323 ; Rise       ; i_clk           ;
; o_counter2_out[*]  ; i_clk      ; 8.694 ; 8.588 ; Rise       ; i_clk           ;
;  o_counter2_out[0] ; i_clk      ; 7.879 ; 7.712 ; Rise       ; i_clk           ;
;  o_counter2_out[1] ; i_clk      ; 7.623 ; 7.445 ; Rise       ; i_clk           ;
;  o_counter2_out[2] ; i_clk      ; 7.391 ; 7.286 ; Rise       ; i_clk           ;
;  o_counter2_out[3] ; i_clk      ; 8.694 ; 8.588 ; Rise       ; i_clk           ;
; o_counter1_out[*]  ; i_ret      ; 7.741 ; 7.689 ; Rise       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 7.741 ; 7.689 ; Rise       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 6.626 ; 6.486 ; Rise       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 6.133 ; 6.012 ; Rise       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 6.463 ; 6.357 ; Rise       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 8.456 ; 8.347 ; Rise       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 6.996 ; 6.802 ; Rise       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 7.361 ; 7.243 ; Rise       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 6.641 ; 6.522 ; Rise       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 8.456 ; 8.347 ; Rise       ; i_ret           ;
; o_counter1_out[*]  ; i_ret      ; 8.318 ; 8.253 ; Fall       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 8.318 ; 8.253 ; Fall       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 7.073 ; 6.873 ; Fall       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 6.691 ; 6.510 ; Fall       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 7.127 ; 7.008 ; Fall       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 8.681 ; 8.626 ; Fall       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 7.372 ; 7.225 ; Fall       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 7.445 ; 7.314 ; Fall       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 6.803 ; 6.636 ; Fall       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 8.681 ; 8.626 ; Fall       ; i_ret           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_counter1_out[*]  ; i_clk      ; 3.215 ; 3.203 ; Rise       ; i_clk           ;
;  o_counter1_out[0] ; i_clk      ; 4.004 ; 4.092 ; Rise       ; i_clk           ;
;  o_counter1_out[1] ; i_clk      ; 3.389 ; 3.391 ; Rise       ; i_clk           ;
;  o_counter1_out[2] ; i_clk      ; 3.215 ; 3.203 ; Rise       ; i_clk           ;
;  o_counter1_out[3] ; i_clk      ; 3.381 ; 3.402 ; Rise       ; i_clk           ;
; o_counter2_out[*]  ; i_clk      ; 3.345 ; 3.332 ; Rise       ; i_clk           ;
;  o_counter2_out[0] ; i_clk      ; 3.537 ; 3.560 ; Rise       ; i_clk           ;
;  o_counter2_out[1] ; i_clk      ; 3.466 ; 3.493 ; Rise       ; i_clk           ;
;  o_counter2_out[2] ; i_clk      ; 3.345 ; 3.332 ; Rise       ; i_clk           ;
;  o_counter2_out[3] ; i_clk      ; 4.052 ; 4.150 ; Rise       ; i_clk           ;
; o_counter1_out[*]  ; i_ret      ; 2.736 ; 2.734 ; Rise       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 3.594 ; 3.689 ; Rise       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 2.972 ; 2.984 ; Rise       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 2.736 ; 2.734 ; Rise       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 2.888 ; 2.916 ; Rise       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 3.143 ; 3.146 ; Rise       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 3.278 ; 3.301 ; Rise       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 3.434 ; 3.468 ; Rise       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 3.143 ; 3.146 ; Rise       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 4.022 ; 4.126 ; Rise       ; i_ret           ;
; o_counter1_out[*]  ; i_ret      ; 2.736 ; 2.734 ; Fall       ; i_ret           ;
;  o_counter1_out[0] ; i_ret      ; 3.594 ; 3.689 ; Fall       ; i_ret           ;
;  o_counter1_out[1] ; i_ret      ; 2.972 ; 2.984 ; Fall       ; i_ret           ;
;  o_counter1_out[2] ; i_ret      ; 2.736 ; 2.734 ; Fall       ; i_ret           ;
;  o_counter1_out[3] ; i_ret      ; 2.888 ; 2.916 ; Fall       ; i_ret           ;
; o_counter2_out[*]  ; i_ret      ; 3.143 ; 3.146 ; Fall       ; i_ret           ;
;  o_counter2_out[0] ; i_ret      ; 3.278 ; 3.301 ; Fall       ; i_ret           ;
;  o_counter2_out[1] ; i_ret      ; 3.434 ; 3.468 ; Fall       ; i_ret           ;
;  o_counter2_out[2] ; i_ret      ; 3.143 ; 3.146 ; Fall       ; i_ret           ;
;  o_counter2_out[3] ; i_ret      ; 4.022 ; 4.126 ; Fall       ; i_ret           ;
+--------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+-------------------+-------------------+-------+----+----+--------+
; Input Port        ; Output Port       ; RR    ; RF ; FR ; FF     ;
+-------------------+-------------------+-------+----+----+--------+
; i_counter1_min[0] ; o_counter1_out[0] ; 7.074 ;    ;    ; 7.154  ;
; i_counter1_min[1] ; o_counter1_out[1] ; 5.961 ;    ;    ; 5.945  ;
; i_counter1_min[2] ; o_counter1_out[2] ; 8.620 ;    ;    ; 8.892  ;
; i_counter1_min[3] ; o_counter1_out[3] ; 8.660 ;    ;    ; 8.951  ;
; i_counter2_min[0] ; o_counter2_out[0] ; 9.003 ;    ;    ; 9.242  ;
; i_counter2_min[1] ; o_counter2_out[1] ; 9.002 ;    ;    ; 9.270  ;
; i_counter2_min[2] ; o_counter2_out[2] ; 8.585 ;    ;    ; 8.857  ;
; i_counter2_min[3] ; o_counter2_out[3] ; 9.698 ;    ;    ; 10.046 ;
+-------------------+-------------------+-------+----+----+--------+


+-----------------------------------------------------------------+
; Minimum Progagation Delay                                       ;
+-------------------+-------------------+-------+----+----+-------+
; Input Port        ; Output Port       ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------------+-------+----+----+-------+
; i_counter1_min[0] ; o_counter1_out[0] ; 3.317 ;    ;    ; 3.756 ;
; i_counter1_min[1] ; o_counter1_out[1] ; 2.699 ;    ;    ; 3.053 ;
; i_counter1_min[2] ; o_counter1_out[2] ; 3.874 ;    ;    ; 4.441 ;
; i_counter1_min[3] ; o_counter1_out[3] ; 3.903 ;    ;    ; 4.474 ;
; i_counter2_min[0] ; o_counter2_out[0] ; 4.061 ;    ;    ; 4.644 ;
; i_counter2_min[1] ; o_counter2_out[1] ; 4.062 ;    ;    ; 4.643 ;
; i_counter2_min[2] ; o_counter2_out[2] ; 3.901 ;    ;    ; 4.458 ;
; i_counter2_min[3] ; o_counter2_out[3] ; 4.523 ;    ;    ; 5.162 ;
+-------------------+-------------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_counter1_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_counter1_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_counter1_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_counter1_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_counter2_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_counter2_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_counter2_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_counter2_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------+
; Input Transition Times                                               ;
+-------------------+--------------+-----------------+-----------------+
; Pin               ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------+--------------+-----------------+-----------------+
; i_ret             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter1_min[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter1_min[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter1_min[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter1_min[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter2_min[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter2_min[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter2_min[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter2_min[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter1_max[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter1_max[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter1_max[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter1_ud     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter1_max[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter2_max[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter2_max[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter2_max[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter2_ud     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_counter2_max[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_counter1_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.34 V              ; -0.00641 V          ; 0.183 V                              ; 0.057 V                              ; 1.89e-09 s                  ; 1.74e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.34 V             ; -0.00641 V         ; 0.183 V                             ; 0.057 V                             ; 1.89e-09 s                 ; 1.74e-09 s                 ; No                        ; Yes                       ;
; o_counter1_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; o_counter1_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; o_counter1_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; o_counter2_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; o_counter2_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; o_counter2_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; o_counter2_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.35 V              ; -0.00566 V          ; 0.203 V                              ; 0.063 V                              ; 1.89e-09 s                  ; 1.76e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.35 V             ; -0.00566 V         ; 0.203 V                             ; 0.063 V                             ; 1.89e-09 s                 ; 1.76e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.37e-09 V                   ; 2.4 V               ; -0.0401 V           ; 0.094 V                              ; 0.061 V                              ; 2.38e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.37e-09 V                  ; 2.4 V              ; -0.0401 V          ; 0.094 V                             ; 0.061 V                             ; 2.38e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.39 V              ; -0.044 V            ; 0.141 V                              ; 0.088 V                              ; 2.57e-10 s                  ; 2.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.39 V             ; -0.044 V           ; 0.141 V                             ; 0.088 V                             ; 2.57e-10 s                 ; 2.49e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_counter1_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.33 V              ; -0.00194 V          ; 0.121 V                              ; 0.033 V                              ; 2.59e-09 s                  ; 2.53e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.33 V             ; -0.00194 V         ; 0.121 V                             ; 0.033 V                             ; 2.59e-09 s                 ; 2.53e-09 s                 ; Yes                       ; Yes                       ;
; o_counter1_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; o_counter1_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; o_counter1_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; o_counter2_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; o_counter2_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; o_counter2_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; o_counter2_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.33 V              ; -0.0019 V           ; 0.167 V                              ; 0.036 V                              ; 2.62e-09 s                  ; 2.58e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.33 V             ; -0.0019 V          ; 0.167 V                             ; 0.036 V                             ; 2.62e-09 s                 ; 2.58e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.19e-06 V                   ; 2.36 V              ; -0.019 V            ; 0.056 V                              ; 0.054 V                              ; 3.05e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.19e-06 V                  ; 2.36 V             ; -0.019 V           ; 0.056 V                             ; 0.054 V                             ; 3.05e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.92e-06 V                   ; 2.35 V              ; -0.00601 V          ; 0.109 V                              ; 0.017 V                              ; 4.37e-10 s                  ; 3.93e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.92e-06 V                  ; 2.35 V             ; -0.00601 V         ; 0.109 V                             ; 0.017 V                             ; 4.37e-10 s                 ; 3.93e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_counter1_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.66 V              ; -0.0195 V           ; 0.259 V                              ; 0.131 V                              ; 1.42e-09 s                  ; 1.4e-09 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.66 V             ; -0.0195 V          ; 0.259 V                             ; 0.131 V                             ; 1.42e-09 s                 ; 1.4e-09 s                  ; No                        ; Yes                       ;
; o_counter1_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; o_counter1_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; o_counter1_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; o_counter2_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; o_counter2_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; o_counter2_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; o_counter2_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.66 V              ; -0.0174 V           ; 0.264 V                              ; 0.142 V                              ; 1.44e-09 s                  ; 1.43e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.66 V             ; -0.0174 V          ; 0.264 V                             ; 0.142 V                             ; 1.44e-09 s                 ; 1.43e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.63 V                       ; 2.48e-09 V                   ; 2.96 V              ; -0.046 V            ; 0.423 V                              ; 0.125 V                              ; 1e-10 s                     ; 2.25e-10 s                  ; No                         ; Yes                        ; 2.63 V                      ; 2.48e-09 V                  ; 2.96 V             ; -0.046 V           ; 0.423 V                             ; 0.125 V                             ; 1e-10 s                    ; 2.25e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.19e-09 V                   ; 2.77 V              ; -0.0528 V           ; 0.172 V                              ; 0.079 V                              ; 2.52e-10 s                  ; 1.9e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.19e-09 V                  ; 2.77 V             ; -0.0528 V          ; 0.172 V                             ; 0.079 V                             ; 2.52e-10 s                 ; 1.9e-10 s                  ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 134      ; 0        ; 0        ; 0        ;
; i_ret      ; i_clk    ; 134      ; 276      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 134      ; 0        ; 0        ; 0        ;
; i_ret      ; i_clk    ; 134      ; 276      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_ret      ; i_clk    ; 8        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_ret      ; i_clk    ; 8        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 96    ; 96   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Nov 24 13:13:07 2024
Info: Command: quartus_sta counter2 -c counter2
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'counter2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
    Info (332105): create_clock -period 1.000 -name i_ret i_ret
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.427
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.427       -24.188 i_clk 
Info (332146): Worst-case hold slack is 0.892
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.892         0.000 i_clk 
Info (332146): Worst-case recovery slack is 0.109
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.109         0.000 i_clk 
Info (332146): Worst-case removal slack is -0.148
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.148        -1.182 i_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -17.856 i_clk 
    Info (332119):    -3.000        -3.000 i_ret 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.959
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.959       -20.331 i_clk 
Info (332146): Worst-case hold slack is 0.790
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.790         0.000 i_clk 
Info (332146): Worst-case recovery slack is 0.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.171         0.000 i_clk 
Info (332146): Worst-case removal slack is -0.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.157        -1.250 i_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.000 i_clk 
    Info (332119):    -3.000        -3.000 i_ret 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.583       -11.320 i_clk 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.400         0.000 i_clk 
Info (332146): Worst-case recovery slack is -0.026
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.026        -0.196 i_clk 
Info (332146): Worst-case removal slack is -0.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.083        -0.664 i_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -11.228 i_clk 
    Info (332119):    -3.000        -3.000 i_ret 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4653 megabytes
    Info: Processing ended: Sun Nov 24 13:13:11 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


