TimeQuest Timing Analyzer report for pepinosDigitais
Mon Aug 28 00:30:52 2023
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 12. Slow Model Setup: 'clock_50M'
 13. Slow Model Hold: 'clock_50M'
 14. Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 15. Slow Model Minimum Pulse Width: 'clock_50M'
 16. Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 27. Fast Model Setup: 'clock_50M'
 28. Fast Model Hold: 'clock_50M'
 29. Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 30. Fast Model Minimum Pulse Width: 'clock_50M'
 31. Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pepinosDigitais                                                 ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                             ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; clock_25M_divider:inst_clock_25M|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25M_divider:inst_clock_25M|clk_out } ;
; clock_50M                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50M }                                ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 118.16 MHz ; 118.16 MHz      ; clock_25M_divider:inst_clock_25M|clk_out ;      ;
; 118.78 MHz ; 118.78 MHz      ; clock_50M                                ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_25M_divider:inst_clock_25M|clk_out ; -7.631 ; -251.837      ;
; clock_50M                                ; -7.419 ; -216.814      ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -2.558 ; -2.558        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.768  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -34.380       ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                    ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -7.631 ; pos[26]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.405     ; 8.262      ;
; -7.628 ; pos[31]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.404     ; 8.260      ;
; -7.599 ; pos[27]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.405     ; 8.230      ;
; -7.560 ; pos[19]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.403     ; 8.193      ;
; -7.552 ; pos[10]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.400     ; 8.188      ;
; -7.519 ; pos[16]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.407     ; 8.148      ;
; -7.510 ; pos[25]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.405     ; 8.141      ;
; -7.463 ; vga:instancia_vga|sx[1] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.013     ; 8.486      ;
; -7.435 ; vga:instancia_vga|sy[7] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 8.467      ;
; -7.411 ; pos[18]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.405     ; 8.042      ;
; -7.370 ; vga:instancia_vga|sy[1] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 8.402      ;
; -7.363 ; pos[24]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.405     ; 7.994      ;
; -7.339 ; pos[17]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.403     ; 7.972      ;
; -7.330 ; vga:instancia_vga|sx[6] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.013     ; 8.353      ;
; -7.325 ; pos[11]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.400     ; 7.961      ;
; -7.314 ; vga:instancia_vga|sy[2] ; vga_g[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 8.359      ;
; -7.314 ; pos[29]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.404     ; 7.946      ;
; -7.312 ; vga:instancia_vga|sy[2] ; vga_g[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.009      ; 8.357      ;
; -7.302 ; vga:instancia_vga|sy[2] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 8.336      ;
; -7.302 ; pos[23]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.405     ; 7.933      ;
; -7.272 ; vga:instancia_vga|sx[2] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.013     ; 8.295      ;
; -7.270 ; vga:instancia_vga|sy[5] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 8.302      ;
; -7.269 ; pos[10]                 ; vga_g[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.387     ; 7.918      ;
; -7.257 ; pos[20]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.405     ; 7.888      ;
; -7.253 ; vga:instancia_vga|sx[1] ; vga_g[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.289      ;
; -7.250 ; vga:instancia_vga|sy[0] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 8.285      ;
; -7.236 ; vga:instancia_vga|sy[6] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 8.268      ;
; -7.232 ; pos[9]                  ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.400     ; 7.868      ;
; -7.223 ; pos[13]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.403     ; 7.856      ;
; -7.213 ; vga:instancia_vga|sy[0] ; vga_g[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 8.259      ;
; -7.211 ; vga:instancia_vga|sy[0] ; vga_g[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.010      ; 8.257      ;
; -7.210 ; vga:instancia_vga|sy[3] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 8.244      ;
; -7.209 ; vga:instancia_vga|sx[5] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.013     ; 8.232      ;
; -7.204 ; vga:instancia_vga|sx[6] ; vga_g[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 8.238      ;
; -7.202 ; vga:instancia_vga|sx[6] ; vga_g[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 8.236      ;
; -7.202 ; pos[2]                  ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.403     ; 7.835      ;
; -7.198 ; pos[21]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.403     ; 7.831      ;
; -7.195 ; vga:instancia_vga|sy[4] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 8.227      ;
; -7.191 ; pos[10]                 ; vga_g[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.389     ; 7.838      ;
; -7.189 ; vga:instancia_vga|sx[6] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.009     ; 8.216      ;
; -7.189 ; vga:instancia_vga|sx[6] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.009     ; 8.216      ;
; -7.189 ; pos[10]                 ; vga_g[7]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.389     ; 7.836      ;
; -7.188 ; vga:instancia_vga|sx[6] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.009     ; 8.215      ;
; -7.188 ; vga:instancia_vga|sx[6] ; vga_r[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.009     ; 8.215      ;
; -7.182 ; vga:instancia_vga|sx[6] ; vga_r[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.009     ; 8.209      ;
; -7.175 ; vga:instancia_vga|sx[1] ; vga_g[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 8.209      ;
; -7.173 ; vga:instancia_vga|sx[1] ; vga_g[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 8.207      ;
; -7.170 ; vga:instancia_vga|sx[0] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.014     ; 8.192      ;
; -7.170 ; vga:instancia_vga|sy[5] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.206      ;
; -7.170 ; vga:instancia_vga|sy[5] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.206      ;
; -7.169 ; vga:instancia_vga|sy[5] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.205      ;
; -7.169 ; vga:instancia_vga|sy[5] ; vga_r[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.205      ;
; -7.163 ; vga:instancia_vga|sy[5] ; vga_r[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.199      ;
; -7.161 ; vga:instancia_vga|sx[3] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.013     ; 8.184      ;
; -7.155 ; vga:instancia_vga|sx[9] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.014     ; 8.177      ;
; -7.148 ; pos[22]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.403     ; 7.781      ;
; -7.139 ; pos[30]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.404     ; 7.771      ;
; -7.121 ; pos[26]                 ; vga_g[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 7.765      ;
; -7.118 ; pos[31]                 ; vga_g[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.763      ;
; -7.106 ; vga:instancia_vga|sx[7] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.013     ; 8.129      ;
; -7.096 ; vga:instancia_vga|sx[4] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.013     ; 8.119      ;
; -7.089 ; pos[27]                 ; vga_g[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 7.733      ;
; -7.087 ; pos[26]                 ; vga_b[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.732      ;
; -7.087 ; pos[26]                 ; vga_b[5]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.732      ;
; -7.086 ; pos[26]                 ; vga_b[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.731      ;
; -7.086 ; pos[26]                 ; vga_b[8]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.731      ;
; -7.085 ; pos[8]                  ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.400     ; 7.721      ;
; -7.084 ; pos[31]                 ; vga_b[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 7.730      ;
; -7.084 ; pos[31]                 ; vga_b[5]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 7.730      ;
; -7.083 ; vga:instancia_vga|sx[5] ; vga_g[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 8.117      ;
; -7.083 ; pos[31]                 ; vga_b[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 7.729      ;
; -7.083 ; pos[31]                 ; vga_b[8]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 7.729      ;
; -7.081 ; vga:instancia_vga|sx[5] ; vga_g[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 8.115      ;
; -7.080 ; pos[26]                 ; vga_b[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.725      ;
; -7.080 ; pos[26]                 ; vga_b[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.725      ;
; -7.080 ; pos[26]                 ; vga_b[7]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.725      ;
; -7.079 ; pos[26]                 ; vga_b[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.724      ;
; -7.078 ; vga:instancia_vga|sy[1] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.114      ;
; -7.078 ; vga:instancia_vga|sy[1] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.114      ;
; -7.077 ; vga:instancia_vga|sy[1] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.113      ;
; -7.077 ; vga:instancia_vga|sy[1] ; vga_r[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.113      ;
; -7.077 ; pos[31]                 ; vga_b[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 7.723      ;
; -7.077 ; pos[31]                 ; vga_b[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 7.723      ;
; -7.077 ; pos[31]                 ; vga_b[7]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 7.723      ;
; -7.076 ; pos[31]                 ; vga_b[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 7.722      ;
; -7.071 ; vga:instancia_vga|sy[1] ; vga_r[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.107      ;
; -7.068 ; vga:instancia_vga|sx[5] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.009     ; 8.095      ;
; -7.068 ; vga:instancia_vga|sx[5] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.009     ; 8.095      ;
; -7.067 ; vga:instancia_vga|sx[5] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.009     ; 8.094      ;
; -7.067 ; vga:instancia_vga|sx[5] ; vga_r[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.009     ; 8.094      ;
; -7.067 ; pos[5]                  ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.407     ; 7.696      ;
; -7.062 ; vga:instancia_vga|sx[2] ; vga_g[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 8.098      ;
; -7.061 ; vga:instancia_vga|sx[5] ; vga_r[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.009     ; 8.088      ;
; -7.055 ; pos[27]                 ; vga_b[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.700      ;
; -7.055 ; pos[27]                 ; vga_b[5]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.700      ;
; -7.054 ; pos[27]                 ; vga_b[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.699      ;
; -7.054 ; pos[27]                 ; vga_b[8]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.699      ;
; -7.050 ; pos[19]                 ; vga_g[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 7.696      ;
; -7.048 ; pos[27]                 ; vga_b[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.693      ;
; -7.048 ; pos[27]                 ; vga_b[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 7.693      ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50M'                                                                      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -7.419 ; pos[0]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.455      ;
; -7.333 ; pos[1]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.369      ;
; -7.314 ; pos[1]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 8.351      ;
; -7.285 ; pos[1]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 8.322      ;
; -7.283 ; pos[1]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 8.320      ;
; -7.282 ; pos[0]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 8.319      ;
; -7.265 ; pos[3]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 8.297      ;
; -7.251 ; pos[0]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 8.288      ;
; -7.247 ; pos[1]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.285      ;
; -7.246 ; pos[3]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.279      ;
; -7.239 ; pos[1]    ; pos[4]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.001     ; 8.274      ;
; -7.238 ; pos[0]    ; pos[27] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.276      ;
; -7.217 ; pos[3]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.250      ;
; -7.215 ; pos[3]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.248      ;
; -7.214 ; pos[0]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 8.251      ;
; -7.189 ; pos[1]    ; pos[15] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 8.228      ;
; -7.179 ; pos[3]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 8.213      ;
; -7.171 ; pos[3]    ; pos[4]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.005     ; 8.202      ;
; -7.152 ; pos[1]    ; pos[27] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.190      ;
; -7.127 ; pos[5]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 8.159      ;
; -7.121 ; pos[3]    ; pos[15] ; clock_50M    ; clock_50M   ; 1.000        ; -0.001     ; 8.156      ;
; -7.108 ; pos[5]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.141      ;
; -7.085 ; pos[1]    ; pos[23] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.123      ;
; -7.084 ; pos[3]    ; pos[27] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 8.118      ;
; -7.079 ; pos[5]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.112      ;
; -7.078 ; pos[0]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.116      ;
; -7.077 ; pos[1]    ; pos[26] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.115      ;
; -7.077 ; pos[5]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.110      ;
; -7.073 ; pos[1]    ; pos[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.106      ;
; -7.071 ; pos[1]    ; pos[7]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.104      ;
; -7.071 ; pos[1]    ; pos[10] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.104      ;
; -7.070 ; pos[0]    ; pos[4]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.001     ; 8.105      ;
; -7.066 ; pos[1]    ; pos[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.099      ;
; -7.065 ; pos[1]    ; pos[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.098      ;
; -7.064 ; pos[1]    ; pos[20] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.102      ;
; -7.063 ; pos[1]    ; pos[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 8.096      ;
; -7.057 ; pos[1]    ; pos[24] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.095      ;
; -7.055 ; pos[1]    ; pos[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.093      ;
; -7.054 ; pos[1]    ; pos[25] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.092      ;
; -7.053 ; pos[0]    ; pos[23] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.091      ;
; -7.052 ; pos[6]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 8.091      ;
; -7.051 ; pos[2]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.087      ;
; -7.045 ; pos[0]    ; pos[26] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.083      ;
; -7.041 ; pos[5]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 8.075      ;
; -7.040 ; pos[1]    ; pos[17] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.076      ;
; -7.037 ; pos[1]    ; pos[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.073      ;
; -7.036 ; pos[1]    ; pos[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.072      ;
; -7.035 ; pos[1]    ; pos[13] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.071      ;
; -7.035 ; pos[1]    ; pos[21] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.071      ;
; -7.033 ; pos[6]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.004      ; 8.073      ;
; -7.033 ; pos[5]    ; pos[4]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.005     ; 8.064      ;
; -7.032 ; pos[2]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 8.069      ;
; -7.023 ; pos[0]    ; pos[21] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.059      ;
; -7.020 ; pos[0]    ; pos[15] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 8.059      ;
; -7.017 ; pos[3]    ; pos[23] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 8.051      ;
; -7.010 ; pos[1]    ; pos[3]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.004      ; 8.050      ;
; -7.009 ; pos[3]    ; pos[26] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 8.043      ;
; -7.008 ; pos[1]    ; pos[12] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 8.047      ;
; -7.007 ; pos[1]    ; pos[5]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.004      ; 8.047      ;
; -7.007 ; pos[1]    ; pos[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.004      ; 8.047      ;
; -7.007 ; pos[0]    ; pos[25] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.045      ;
; -7.005 ; pos[3]    ; pos[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 8.034      ;
; -7.004 ; pos[6]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; 0.004      ; 8.044      ;
; -7.003 ; pos[2]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 8.040      ;
; -7.003 ; pos[3]    ; pos[7]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 8.032      ;
; -7.003 ; pos[3]    ; pos[10] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 8.032      ;
; -7.002 ; pos[6]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; 0.004      ; 8.042      ;
; -7.001 ; pos[2]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 8.038      ;
; -6.998 ; pos[3]    ; pos[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 8.027      ;
; -6.997 ; pos[3]    ; pos[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 8.026      ;
; -6.996 ; pos[3]    ; pos[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 8.030      ;
; -6.995 ; pos[3]    ; pos[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 8.024      ;
; -6.989 ; pos[3]    ; pos[24] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 8.023      ;
; -6.987 ; pos[3]    ; pos[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 8.021      ;
; -6.986 ; pos[3]    ; pos[25] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 8.020      ;
; -6.983 ; pos[5]    ; pos[15] ; clock_50M    ; clock_50M   ; 1.000        ; -0.001     ; 8.018      ;
; -6.972 ; pos[3]    ; pos[17] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 8.004      ;
; -6.969 ; pos[3]    ; pos[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 8.001      ;
; -6.968 ; pos[3]    ; pos[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 8.000      ;
; -6.967 ; pos[3]    ; pos[13] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 7.999      ;
; -6.967 ; pos[3]    ; pos[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 7.999      ;
; -6.966 ; pos[6]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.005      ; 8.007      ;
; -6.965 ; pos[2]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 8.003      ;
; -6.958 ; pos[6]    ; pos[4]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 7.996      ;
; -6.957 ; pos[2]    ; pos[4]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.001     ; 7.992      ;
; -6.946 ; pos[5]    ; pos[27] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 7.980      ;
; -6.944 ; pos[7]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 7.983      ;
; -6.942 ; pos[3]    ; pos[3]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.978      ;
; -6.941 ; pos[1]    ; pos[2]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.977      ;
; -6.940 ; pos[3]    ; pos[12] ; clock_50M    ; clock_50M   ; 1.000        ; -0.001     ; 7.975      ;
; -6.939 ; pos[3]    ; pos[5]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.975      ;
; -6.939 ; pos[3]    ; pos[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.975      ;
; -6.932 ; pos[4]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 7.969      ;
; -6.931 ; pos[0]    ; pos[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.967      ;
; -6.925 ; pos[7]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.004      ; 7.965      ;
; -6.913 ; pos[4]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 7.951      ;
; -6.912 ; pos[0]    ; pos[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.948      ;
; -6.908 ; pos[6]    ; pos[15] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.950      ;
; -6.907 ; pos[2]    ; pos[15] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 7.946      ;
; -6.904 ; pos[0]    ; pos[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 7.937      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50M'                                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -2.558 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 2.699      ; 0.657      ;
; -2.058 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 2.699      ; 0.657      ;
; 1.749  ; pos[20]                                  ; pos[20]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.015      ;
; 1.771  ; pos[3]                                   ; pos[3]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.037      ;
; 1.776  ; pos[14]                                  ; pos[14]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.042      ;
; 1.828  ; pos[1]                                   ; pos[1]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.094      ;
; 1.910  ; pos[16]                                  ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.176      ;
; 1.937  ; pos[19]                                  ; pos[19]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.203      ;
; 1.942  ; pos[0]                                   ; pos[0]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.208      ;
; 1.971  ; pos[0]                                   ; pos[1]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.237      ;
; 1.994  ; pos[10]                                  ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.260      ;
; 2.046  ; pos[17]                                  ; pos[17]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.312      ;
; 2.067  ; pos[1]                                   ; pos[0]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.333      ;
; 2.165  ; pos[23]                                  ; pos[23]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.431      ;
; 2.379  ; pos[21]                                  ; pos[21]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.645      ;
; 2.408  ; pos[5]                                   ; pos[5]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.674      ;
; 2.437  ; pos[26]                                  ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.703      ;
; 2.703  ; pos[31]                                  ; pos[31]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 2.969      ;
; 2.787  ; pos[29]                                  ; pos[29]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.053      ;
; 2.801  ; pos[27]                                  ; pos[27]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.067      ;
; 2.811  ; pos[28]                                  ; pos[28]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.077      ;
; 2.865  ; pos[13]                                  ; pos[13]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.131      ;
; 2.866  ; pos[30]                                  ; pos[30]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.132      ;
; 2.953  ; pos[9]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.219      ;
; 3.015  ; pos[6]                                   ; pos[6]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.281      ;
; 3.216  ; pos[11]                                  ; pos[11]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.482      ;
; 3.312  ; pos[8]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.578      ;
; 3.313  ; pos[4]                                   ; pos[4]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.579      ;
; 3.396  ; pos[18]                                  ; pos[18]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.662      ;
; 3.403  ; pos[28]                                  ; pos[30]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 3.670      ;
; 3.404  ; pos[3]                                   ; pos[5]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.670      ;
; 3.409  ; pos[14]                                  ; pos[15]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 3.676      ;
; 3.417  ; pos[7]                                   ; pos[7]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.683      ;
; 3.439  ; pos[15]                                  ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 3.706      ;
; 3.439  ; pos[13]                                  ; pos[14]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 3.707      ;
; 3.463  ; pos[15]                                  ; pos[15]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.729      ;
; 3.469  ; pos[1]                                   ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 3.732      ;
; 3.478  ; pos[1]                                   ; pos[11]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 3.741      ;
; 3.478  ; pos[28]                                  ; pos[29]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 3.745      ;
; 3.482  ; pos[7]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.748      ;
; 3.486  ; pos[1]                                   ; pos[3]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 3.756      ;
; 3.496  ; pos[8]                                   ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.762      ;
; 3.500  ; pos[24]                                  ; pos[24]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.766      ;
; 3.502  ; pos[19]                                  ; pos[20]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 3.770      ;
; 3.537  ; pos[13]                                  ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 3.807      ;
; 3.545  ; pos[6]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.811      ;
; 3.555  ; pos[2]                                   ; pos[3]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 3.825      ;
; 3.560  ; pos[10]                                  ; pos[11]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.826      ;
; 3.566  ; pos[16]                                  ; pos[17]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.004     ; 3.828      ;
; 3.570  ; pos[1]                                   ; pos[23]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 3.838      ;
; 3.579  ; pos[24]                                  ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.845      ;
; 3.584  ; pos[0]                                   ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 3.847      ;
; 3.593  ; pos[0]                                   ; pos[11]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 3.856      ;
; 3.594  ; pos[29]                                  ; pos[30]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.860      ;
; 3.596  ; pos[31]                                  ; pos[2]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.001     ; 3.861      ;
; 3.597  ; pos[31]                                  ; pos[23]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 3.864      ;
; 3.599  ; pos[18]                                  ; pos[20]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.865      ;
; 3.601  ; pos[0]                                   ; pos[3]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 3.871      ;
; 3.602  ; pos[26]                                  ; pos[28]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.002     ; 3.866      ;
; 3.603  ; pos[13]                                  ; pos[15]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.003      ; 3.872      ;
; 3.604  ; pos[16]                                  ; pos[19]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.004     ; 3.866      ;
; 3.614  ; pos[5]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.007     ; 3.873      ;
; 3.619  ; pos[25]                                  ; pos[25]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.885      ;
; 3.622  ; pos[11]                                  ; pos[14]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.005      ; 3.893      ;
; 3.622  ; pos[9]                                   ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.888      ;
; 3.625  ; pos[1]                                   ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 3.893      ;
; 3.627  ; pos[1]                                   ; pos[27]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 3.895      ;
; 3.629  ; pos[21]                                  ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 3.897      ;
; 3.641  ; pos[4]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.002     ; 3.905      ;
; 3.642  ; pos[14]                                  ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 3.910      ;
; 3.642  ; pos[10]                                  ; pos[14]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.005      ; 3.913      ;
; 3.645  ; pos[1]                                   ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 3.915      ;
; 3.654  ; pos[26]                                  ; pos[27]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.920      ;
; 3.656  ; pos[1]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 3.919      ;
; 3.662  ; pos[31]                                  ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.003      ; 3.931      ;
; 3.662  ; pos[31]                                  ; pos[5]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.003      ; 3.931      ;
; 3.663  ; pos[31]                                  ; pos[12]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 3.931      ;
; 3.665  ; pos[31]                                  ; pos[3]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.003      ; 3.934      ;
; 3.666  ; pos[7]                                   ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.932      ;
; 3.670  ; pos[16]                                  ; pos[20]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.002     ; 3.934      ;
; 3.676  ; pos[1]                                   ; pos[6]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 3.939      ;
; 3.684  ; pos[31]                                  ; pos[30]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.950      ;
; 3.684  ; pos[31]                                  ; pos[29]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.950      ;
; 3.685  ; pos[0]                                   ; pos[23]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 3.953      ;
; 3.685  ; pos[2]                                   ; pos[2]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 3.951      ;
; 3.690  ; pos[31]                                  ; pos[13]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.001     ; 3.955      ;
; 3.690  ; pos[31]                                  ; pos[21]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.001     ; 3.955      ;
; 3.691  ; pos[31]                                  ; pos[19]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.001     ; 3.956      ;
; 3.692  ; pos[31]                                  ; pos[22]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.001     ; 3.957      ;
; 3.692  ; pos[31]                                  ; pos[28]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.001     ; 3.957      ;
; 3.693  ; pos[16]                                  ; pos[18]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.002     ; 3.957      ;
; 3.695  ; pos[31]                                  ; pos[17]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.001     ; 3.960      ;
; 3.695  ; pos[1]                                   ; pos[5]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 3.965      ;
; 3.702  ; pos[18]                                  ; pos[19]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.002     ; 3.966      ;
; 3.709  ; pos[31]                                  ; pos[25]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 3.976      ;
; 3.710  ; pos[31]                                  ; pos[18]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 3.977      ;
; 3.712  ; pos[31]                                  ; pos[24]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 3.979      ;
; 3.714  ; pos[15]                                  ; pos[17]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 3.977      ;
; 3.717  ; pos[31]                                  ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 3.984      ;
; 3.718  ; pos[31]                                  ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.004     ; 3.980      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.768 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.033      ;
; 0.813 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.079      ;
; 0.846 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.863 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.129      ;
; 0.863 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.129      ;
; 0.991 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.257      ;
; 1.009 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.275      ;
; 1.032 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.298      ;
; 1.036 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.302      ;
; 1.165 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 1.427      ;
; 1.235 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.501      ;
; 1.238 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.504      ;
; 1.245 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 1.507      ;
; 1.249 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.515      ;
; 1.254 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 1.517      ;
; 1.255 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.521      ;
; 1.271 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.537      ;
; 1.293 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.558      ;
; 1.320 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.586      ;
; 1.384 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.649      ;
; 1.392 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.658      ;
; 1.402 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.670      ;
; 1.409 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.674      ;
; 1.418 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.684      ;
; 1.422 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.688      ;
; 1.455 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.720      ;
; 1.462 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.728      ;
; 1.463 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.729      ;
; 1.473 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.741      ;
; 1.479 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.745      ;
; 1.493 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.759      ;
; 1.523 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 1.786      ;
; 1.526 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.791      ;
; 1.526 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.791      ;
; 1.533 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.799      ;
; 1.534 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.800      ;
; 1.542 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.810      ;
; 1.544 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.812      ;
; 1.560 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.826      ;
; 1.564 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.830      ;
; 1.572 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.837      ;
; 1.579 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.845      ;
; 1.597 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.862      ;
; 1.598 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.864      ;
; 1.604 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.870      ;
; 1.605 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.871      ;
; 1.606 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.872      ;
; 1.613 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.881      ;
; 1.615 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.883      ;
; 1.618 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.884      ;
; 1.621 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.887      ;
; 1.629 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.898      ;
; 1.630 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.896      ;
; 1.632 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 1.894      ;
; 1.657 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.923      ;
; 1.659 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.925      ;
; 1.675 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.941      ;
; 1.676 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 1.939      ;
; 1.684 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.952      ;
; 1.686 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.954      ;
; 1.689 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.955      ;
; 1.692 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.958      ;
; 1.692 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.958      ;
; 1.700 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.966      ;
; 1.706 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.972      ;
; 1.719 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.985      ;
; 1.719 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 1.983      ;
; 1.720 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 1.984      ;
; 1.728 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.994      ;
; 1.730 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.996      ;
; 1.731 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.992      ;
; 1.739 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.004      ;
; 1.746 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.012      ;
; 1.755 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 2.023      ;
; 1.760 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.026      ;
; 1.769 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.035      ;
; 1.772 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.037      ;
; 1.781 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 2.044      ;
; 1.783 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 2.047      ;
; 1.802 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 2.064      ;
; 1.820 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.086      ;
; 1.826 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 2.094      ;
; 1.831 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 2.094      ;
; 1.831 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.097      ;
; 1.834 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.100      ;
; 1.860 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.126      ;
; 1.864 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.130      ;
; 1.865 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.131      ;
; 1.884 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.150      ;
; 1.898 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.163      ;
; 1.899 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.165      ;
; 1.901 ; vga:instancia_vga|sx[0] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 2.162      ;
; 1.907 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 2.171      ;
; 1.928 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 2.192      ;
; 1.930 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 2.199      ;
; 1.932 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 2.195      ;
; 1.937 ; vga:instancia_vga|sx[1] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 2.199      ;
; 1.955 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.221      ;
; 1.968 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 2.231      ;
; 1.968 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.234      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50M'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[0]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[0]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[10]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[10]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[11]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[11]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[12]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[12]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[13]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[13]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[14]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[14]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[15]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[15]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[16]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[16]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[17]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[17]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[18]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[18]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[19]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[19]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[1]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[1]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[20]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[20]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[21]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[21]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[22]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[22]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[23]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[23]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[24]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[24]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[25]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[25]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[26]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[26]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[27]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[27]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[28]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[28]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[29]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[29]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[2]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[2]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[30]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[30]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[31]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[31]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[3]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[3]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[4]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[4]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[5]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[5]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[6]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[6]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[7]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[7]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[8]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[8]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[9]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[9]                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[10]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[10]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[11]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[11]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[12]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[12]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[13]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[13]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[14]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[14]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[15]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[15]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[16]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[16]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[17]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[17]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[18]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[18]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[19]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[19]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[20]|clk                              ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; move_x    ; clock_50M  ; 5.217  ; 5.217  ; Rise       ; clock_50M       ;
; move_y    ; clock_50M  ; 10.637 ; 10.637 ; Rise       ; clock_50M       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; move_x    ; clock_50M  ; -4.182 ; -4.182 ; Rise       ; clock_50M       ;
; move_y    ; clock_50M  ; -4.578 ; -4.578 ; Rise       ; clock_50M       ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.039 ; 8.039 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.443 ; 7.443 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.684 ; 7.684 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.039 ; 8.039 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.643 ; 7.643 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.685 ; 7.685 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.559 ; 7.559 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.432 ; 7.432 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.600 ; 7.600 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.408 ; 7.408 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.185 ; 7.185 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.195 ; 8.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.911 ; 7.911 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.195 ; 8.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.253 ; 7.253 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.487 ; 7.487 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.999 ; 7.999 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.006 ; 8.006 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.117 ; 8.117 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.878 ; 7.878 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.681 ; 7.681 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.682 ; 7.682 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.589 ; 8.589 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.317 ; 8.317 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.095 ; 8.095 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.307 ; 8.307 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.317 ; 8.317 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.065 ; 8.065 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.994 ; 7.994 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.250 ; 8.250 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.088 ; 8.088 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.084 ; 8.084 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.794 ; 7.794 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.864 ; 7.864 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.404 ; 8.404 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.120 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.185 ; 7.185 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.443 ; 7.443 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.684 ; 7.684 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.039 ; 8.039 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.643 ; 7.643 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.685 ; 7.685 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.559 ; 7.559 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.432 ; 7.432 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.600 ; 7.600 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.408 ; 7.408 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.185 ; 7.185 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.253 ; 7.253 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.911 ; 7.911 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.195 ; 8.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.253 ; 7.253 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.487 ; 7.487 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.999 ; 7.999 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.006 ; 8.006 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.117 ; 8.117 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.878 ; 7.878 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.681 ; 7.681 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.682 ; 7.682 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.589 ; 8.589 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.794 ; 7.794 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.095 ; 8.095 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.307 ; 8.307 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.317 ; 8.317 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.065 ; 8.065 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.994 ; 7.994 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.250 ; 8.250 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.088 ; 8.088 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.084 ; 8.084 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.794 ; 7.794 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.864 ; 7.864 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.404 ; 8.404 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.120 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_25M_divider:inst_clock_25M|clk_out ; -2.917 ; -88.157       ;
; clock_50M                                ; -2.800 ; -80.069       ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.598 ; -1.598        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.356  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -34.380       ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                    ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -2.917 ; pos[26]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.282     ; 3.667      ;
; -2.910 ; pos[27]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.282     ; 3.660      ;
; -2.909 ; pos[31]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.283     ; 3.658      ;
; -2.890 ; pos[10]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.277     ; 3.645      ;
; -2.890 ; pos[19]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.642      ;
; -2.842 ; pos[16]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.284     ; 3.590      ;
; -2.841 ; pos[25]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.282     ; 3.591      ;
; -2.806 ; pos[18]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.282     ; 3.556      ;
; -2.794 ; pos[11]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.277     ; 3.549      ;
; -2.782 ; pos[24]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.282     ; 3.532      ;
; -2.771 ; pos[17]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.523      ;
; -2.758 ; pos[29]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.282     ; 3.508      ;
; -2.749 ; pos[10]                 ; vga_g[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.267     ; 3.514      ;
; -2.741 ; pos[20]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.282     ; 3.491      ;
; -2.738 ; pos[23]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.282     ; 3.488      ;
; -2.725 ; pos[9]                  ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.277     ; 3.480      ;
; -2.722 ; vga:instancia_vga|sy[7] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 3.750      ;
; -2.716 ; pos[10]                 ; vga_g[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.269     ; 3.479      ;
; -2.716 ; pos[13]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.468      ;
; -2.716 ; pos[21]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.468      ;
; -2.714 ; pos[10]                 ; vga_g[7]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.269     ; 3.477      ;
; -2.711 ; pos[26]                 ; vga_b[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.472      ;
; -2.711 ; pos[26]                 ; vga_b[5]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.472      ;
; -2.710 ; pos[26]                 ; vga_b[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.471      ;
; -2.710 ; pos[26]                 ; vga_b[8]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.471      ;
; -2.710 ; pos[2]                  ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.462      ;
; -2.708 ; pos[26]                 ; vga_r[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.460      ;
; -2.708 ; pos[26]                 ; vga_r[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.460      ;
; -2.707 ; pos[26]                 ; vga_r[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.459      ;
; -2.707 ; pos[26]                 ; vga_r[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.459      ;
; -2.706 ; pos[26]                 ; vga_b[7]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.467      ;
; -2.705 ; pos[26]                 ; vga_b[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.466      ;
; -2.705 ; pos[26]                 ; vga_b[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.466      ;
; -2.705 ; pos[26]                 ; vga_b[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.466      ;
; -2.704 ; pos[27]                 ; vga_b[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.465      ;
; -2.704 ; pos[27]                 ; vga_b[5]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.465      ;
; -2.703 ; pos[31]                 ; vga_b[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.272     ; 3.463      ;
; -2.703 ; pos[31]                 ; vga_b[5]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.272     ; 3.463      ;
; -2.703 ; pos[27]                 ; vga_b[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.464      ;
; -2.703 ; pos[27]                 ; vga_b[8]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.464      ;
; -2.702 ; pos[31]                 ; vga_b[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.272     ; 3.462      ;
; -2.702 ; pos[31]                 ; vga_b[8]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.272     ; 3.462      ;
; -2.701 ; pos[26]                 ; vga_r[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.453      ;
; -2.701 ; pos[27]                 ; vga_r[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.453      ;
; -2.701 ; pos[27]                 ; vga_r[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.453      ;
; -2.700 ; pos[31]                 ; vga_r[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.281     ; 3.451      ;
; -2.700 ; pos[31]                 ; vga_r[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.281     ; 3.451      ;
; -2.700 ; pos[27]                 ; vga_r[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.452      ;
; -2.700 ; pos[27]                 ; vga_r[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.452      ;
; -2.699 ; pos[22]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.451      ;
; -2.699 ; pos[31]                 ; vga_r[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.281     ; 3.450      ;
; -2.699 ; pos[31]                 ; vga_r[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.281     ; 3.450      ;
; -2.699 ; pos[27]                 ; vga_b[7]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.460      ;
; -2.698 ; pos[31]                 ; vga_b[7]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.272     ; 3.458      ;
; -2.698 ; pos[27]                 ; vga_b[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.459      ;
; -2.698 ; pos[27]                 ; vga_b[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.459      ;
; -2.698 ; pos[27]                 ; vga_b[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.271     ; 3.459      ;
; -2.697 ; pos[31]                 ; vga_b[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.272     ; 3.457      ;
; -2.697 ; pos[31]                 ; vga_b[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.272     ; 3.457      ;
; -2.697 ; pos[31]                 ; vga_b[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.272     ; 3.457      ;
; -2.694 ; pos[27]                 ; vga_r[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.446      ;
; -2.693 ; pos[31]                 ; vga_r[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.281     ; 3.444      ;
; -2.692 ; vga:instancia_vga|sx[1] ; vga_g[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.010     ; 3.714      ;
; -2.692 ; pos[10]                 ; vga_b[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.266     ; 3.458      ;
; -2.692 ; pos[10]                 ; vga_b[5]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.266     ; 3.458      ;
; -2.691 ; pos[10]                 ; vga_b[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.266     ; 3.457      ;
; -2.691 ; pos[10]                 ; vga_b[8]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.266     ; 3.457      ;
; -2.687 ; pos[10]                 ; vga_b[7]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.266     ; 3.453      ;
; -2.686 ; pos[10]                 ; vga_b[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.266     ; 3.452      ;
; -2.686 ; pos[10]                 ; vga_b[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.266     ; 3.452      ;
; -2.686 ; pos[10]                 ; vga_b[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.266     ; 3.452      ;
; -2.685 ; pos[26]                 ; vga_g[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.272     ; 3.445      ;
; -2.684 ; pos[26]                 ; vga_r[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.436      ;
; -2.684 ; pos[26]                 ; vga_r[5]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.436      ;
; -2.684 ; pos[19]                 ; vga_b[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.269     ; 3.447      ;
; -2.684 ; pos[19]                 ; vga_b[5]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.269     ; 3.447      ;
; -2.683 ; pos[19]                 ; vga_b[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.269     ; 3.446      ;
; -2.683 ; pos[19]                 ; vga_b[8]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.269     ; 3.446      ;
; -2.681 ; pos[10]                 ; vga_r[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.275     ; 3.438      ;
; -2.681 ; pos[19]                 ; vga_r[0]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.278     ; 3.435      ;
; -2.681 ; pos[10]                 ; vga_r[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.275     ; 3.438      ;
; -2.681 ; pos[19]                 ; vga_r[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.278     ; 3.435      ;
; -2.680 ; pos[10]                 ; vga_r[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.275     ; 3.437      ;
; -2.680 ; pos[19]                 ; vga_r[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.278     ; 3.434      ;
; -2.680 ; pos[10]                 ; vga_r[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.275     ; 3.437      ;
; -2.680 ; pos[19]                 ; vga_r[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.278     ; 3.434      ;
; -2.679 ; pos[19]                 ; vga_b[7]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.269     ; 3.442      ;
; -2.678 ; pos[19]                 ; vga_b[2]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.269     ; 3.441      ;
; -2.678 ; pos[19]                 ; vga_b[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.269     ; 3.441      ;
; -2.678 ; pos[19]                 ; vga_b[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.269     ; 3.441      ;
; -2.678 ; pos[27]                 ; vga_g[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.272     ; 3.438      ;
; -2.677 ; pos[31]                 ; vga_g[4]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.273     ; 3.436      ;
; -2.677 ; pos[27]                 ; vga_r[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.429      ;
; -2.677 ; pos[27]                 ; vga_r[5]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.280     ; 3.429      ;
; -2.676 ; pos[30]                 ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.282     ; 3.426      ;
; -2.676 ; pos[31]                 ; vga_r[3]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.281     ; 3.427      ;
; -2.676 ; pos[31]                 ; vga_r[5]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.281     ; 3.427      ;
; -2.674 ; pos[10]                 ; vga_r[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.275     ; 3.431      ;
; -2.674 ; pos[19]                 ; vga_r[6]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.278     ; 3.428      ;
; -2.666 ; pos[5]                  ; vga_g[1]~reg0 ; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.284     ; 3.414      ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50M'                                                                      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.800 ; pos[1]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.832      ;
; -2.772 ; pos[3]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 3.800      ;
; -2.771 ; pos[1]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.805      ;
; -2.758 ; pos[0]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.790      ;
; -2.749 ; pos[1]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.783      ;
; -2.743 ; pos[3]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.773      ;
; -2.737 ; pos[0]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.771      ;
; -2.730 ; pos[1]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 3.765      ;
; -2.721 ; pos[3]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.751      ;
; -2.715 ; pos[0]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.749      ;
; -2.710 ; pos[1]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.744      ;
; -2.708 ; pos[1]    ; pos[4]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.001     ; 3.739      ;
; -2.706 ; pos[5]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 3.734      ;
; -2.702 ; pos[3]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; -0.001     ; 3.733      ;
; -2.694 ; pos[1]    ; pos[27] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.728      ;
; -2.682 ; pos[3]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.712      ;
; -2.680 ; pos[0]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 3.715      ;
; -2.680 ; pos[3]    ; pos[4]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.005     ; 3.707      ;
; -2.677 ; pos[5]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.707      ;
; -2.671 ; pos[1]    ; pos[15] ; clock_50M    ; clock_50M   ; 1.000        ; 0.005      ; 3.708      ;
; -2.666 ; pos[2]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.698      ;
; -2.666 ; pos[3]    ; pos[27] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.696      ;
; -2.665 ; pos[6]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 3.700      ;
; -2.660 ; pos[0]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.694      ;
; -2.658 ; pos[0]    ; pos[4]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.001     ; 3.689      ;
; -2.655 ; pos[5]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.685      ;
; -2.652 ; pos[0]    ; pos[27] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.686      ;
; -2.649 ; pos[1]    ; pos[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.678      ;
; -2.648 ; pos[1]    ; pos[7]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.677      ;
; -2.648 ; pos[1]    ; pos[10] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.677      ;
; -2.646 ; pos[1]    ; pos[26] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.680      ;
; -2.644 ; pos[1]    ; pos[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.673      ;
; -2.643 ; pos[1]    ; pos[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.672      ;
; -2.643 ; pos[3]    ; pos[15] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 3.676      ;
; -2.642 ; pos[1]    ; pos[20] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.676      ;
; -2.642 ; pos[2]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.676      ;
; -2.640 ; pos[1]    ; pos[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.669      ;
; -2.637 ; pos[1]    ; pos[24] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.671      ;
; -2.636 ; pos[6]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.005      ; 3.673      ;
; -2.636 ; pos[5]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; -0.001     ; 3.667      ;
; -2.635 ; pos[1]    ; pos[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.669      ;
; -2.633 ; pos[1]    ; pos[25] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.667      ;
; -2.629 ; pos[1]    ; pos[23] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.663      ;
; -2.625 ; pos[1]    ; pos[17] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.657      ;
; -2.623 ; pos[1]    ; pos[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.655      ;
; -2.622 ; pos[1]    ; pos[13] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.654      ;
; -2.622 ; pos[1]    ; pos[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.654      ;
; -2.621 ; pos[0]    ; pos[15] ; clock_50M    ; clock_50M   ; 1.000        ; 0.005      ; 3.658      ;
; -2.621 ; pos[3]    ; pos[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.646      ;
; -2.620 ; pos[1]    ; pos[21] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.652      ;
; -2.620 ; pos[2]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.654      ;
; -2.620 ; pos[3]    ; pos[7]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.645      ;
; -2.620 ; pos[3]    ; pos[10] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.645      ;
; -2.618 ; pos[3]    ; pos[26] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.648      ;
; -2.616 ; pos[5]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.646      ;
; -2.616 ; pos[3]    ; pos[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.641      ;
; -2.615 ; pos[3]    ; pos[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.640      ;
; -2.614 ; pos[6]    ; pos[29] ; clock_50M    ; clock_50M   ; 1.000        ; 0.005      ; 3.651      ;
; -2.614 ; pos[5]    ; pos[4]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.005     ; 3.641      ;
; -2.614 ; pos[3]    ; pos[20] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.644      ;
; -2.612 ; pos[7]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 3.647      ;
; -2.612 ; pos[0]    ; pos[26] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.646      ;
; -2.612 ; pos[3]    ; pos[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.637      ;
; -2.609 ; pos[3]    ; pos[24] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.639      ;
; -2.607 ; pos[4]    ; pos[28] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 3.640      ;
; -2.607 ; pos[3]    ; pos[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.637      ;
; -2.605 ; pos[3]    ; pos[25] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.635      ;
; -2.603 ; pos[1]    ; pos[3]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.004      ; 3.639      ;
; -2.602 ; pos[1]    ; pos[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.004      ; 3.638      ;
; -2.601 ; pos[2]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 3.636      ;
; -2.601 ; pos[3]    ; pos[23] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.631      ;
; -2.600 ; pos[1]    ; pos[12] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 3.635      ;
; -2.600 ; pos[5]    ; pos[27] ; clock_50M    ; clock_50M   ; 1.000        ; -0.002     ; 3.630      ;
; -2.599 ; pos[1]    ; pos[5]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.004      ; 3.635      ;
; -2.599 ; pos[0]    ; pos[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.628      ;
; -2.598 ; pos[0]    ; pos[7]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.627      ;
; -2.598 ; pos[0]    ; pos[10] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.627      ;
; -2.597 ; pos[3]    ; pos[17] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 3.625      ;
; -2.595 ; pos[6]    ; pos[31] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.633      ;
; -2.595 ; pos[0]    ; pos[23] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.629      ;
; -2.595 ; pos[3]    ; pos[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 3.623      ;
; -2.594 ; pos[0]    ; pos[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.623      ;
; -2.594 ; pos[3]    ; pos[13] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 3.622      ;
; -2.594 ; pos[3]    ; pos[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 3.622      ;
; -2.593 ; pos[0]    ; pos[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.622      ;
; -2.592 ; pos[0]    ; pos[20] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.626      ;
; -2.592 ; pos[3]    ; pos[21] ; clock_50M    ; clock_50M   ; 1.000        ; -0.004     ; 3.620      ;
; -2.590 ; pos[0]    ; pos[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.003     ; 3.619      ;
; -2.587 ; pos[0]    ; pos[24] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.621      ;
; -2.585 ; pos[0]    ; pos[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.619      ;
; -2.583 ; pos[7]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.005      ; 3.620      ;
; -2.583 ; pos[4]    ; pos[30] ; clock_50M    ; clock_50M   ; 1.000        ; 0.003      ; 3.618      ;
; -2.583 ; pos[0]    ; pos[25] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.617      ;
; -2.581 ; pos[2]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.002      ; 3.615      ;
; -2.579 ; pos[2]    ; pos[4]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.001     ; 3.610      ;
; -2.577 ; pos[5]    ; pos[15] ; clock_50M    ; clock_50M   ; 1.000        ; 0.001      ; 3.610      ;
; -2.575 ; pos[6]    ; pos[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.005      ; 3.612      ;
; -2.575 ; pos[0]    ; pos[17] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.607      ;
; -2.575 ; pos[3]    ; pos[3]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.607      ;
; -2.574 ; pos[3]    ; pos[16] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.606      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50M'                                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -1.598 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.672      ; 0.367      ;
; -1.098 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.672      ; 0.367      ;
; 0.759  ; pos[3]                                   ; pos[3]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.911      ;
; 0.785  ; pos[20]                                  ; pos[20]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.937      ;
; 0.789  ; pos[14]                                  ; pos[14]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.941      ;
; 0.805  ; pos[1]                                   ; pos[1]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.957      ;
; 0.836  ; pos[0]                                   ; pos[1]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.988      ;
; 0.848  ; pos[0]                                   ; pos[0]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.000      ;
; 0.854  ; pos[16]                                  ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.006      ;
; 0.869  ; pos[19]                                  ; pos[19]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.021      ;
; 0.892  ; pos[10]                                  ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.044      ;
; 0.913  ; pos[1]                                   ; pos[0]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.922  ; pos[17]                                  ; pos[17]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.074      ;
; 0.964  ; pos[23]                                  ; pos[23]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.116      ;
; 1.070  ; pos[21]                                  ; pos[21]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.222      ;
; 1.072  ; pos[5]                                   ; pos[5]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.224      ;
; 1.104  ; pos[26]                                  ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.256      ;
; 1.216  ; pos[31]                                  ; pos[31]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.368      ;
; 1.263  ; pos[27]                                  ; pos[27]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.415      ;
; 1.272  ; pos[29]                                  ; pos[29]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.424      ;
; 1.282  ; pos[28]                                  ; pos[28]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.434      ;
; 1.304  ; pos[13]                                  ; pos[13]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.456      ;
; 1.310  ; pos[30]                                  ; pos[30]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.462      ;
; 1.332  ; pos[9]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.484      ;
; 1.360  ; pos[6]                                   ; pos[6]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.512      ;
; 1.436  ; pos[14]                                  ; pos[15]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.003      ; 1.591      ;
; 1.438  ; pos[3]                                   ; pos[5]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.590      ;
; 1.443  ; pos[11]                                  ; pos[11]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.595      ;
; 1.454  ; pos[8]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.606      ;
; 1.495  ; pos[4]                                   ; pos[4]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.647      ;
; 1.505  ; pos[18]                                  ; pos[18]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.657      ;
; 1.512  ; pos[28]                                  ; pos[30]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.666      ;
; 1.513  ; pos[13]                                  ; pos[14]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.667      ;
; 1.520  ; pos[15]                                  ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.001     ; 1.671      ;
; 1.521  ; pos[2]                                   ; pos[3]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 1.677      ;
; 1.531  ; pos[1]                                   ; pos[3]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 1.687      ;
; 1.533  ; pos[8]                                   ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.685      ;
; 1.534  ; pos[7]                                   ; pos[7]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.686      ;
; 1.535  ; pos[28]                                  ; pos[29]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.689      ;
; 1.544  ; pos[1]                                   ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 1.693      ;
; 1.545  ; pos[19]                                  ; pos[20]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.699      ;
; 1.549  ; pos[1]                                   ; pos[11]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 1.698      ;
; 1.551  ; pos[14]                                  ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.705      ;
; 1.553  ; pos[7]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.705      ;
; 1.554  ; pos[13]                                  ; pos[15]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.005      ; 1.711      ;
; 1.562  ; pos[15]                                  ; pos[15]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.714      ;
; 1.562  ; pos[10]                                  ; pos[11]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.714      ;
; 1.567  ; pos[16]                                  ; pos[17]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.004     ; 1.715      ;
; 1.572  ; pos[13]                                  ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 1.728      ;
; 1.573  ; pos[0]                                   ; pos[3]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 1.729      ;
; 1.577  ; pos[16]                                  ; pos[18]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.002     ; 1.727      ;
; 1.579  ; pos[1]                                   ; pos[23]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.733      ;
; 1.582  ; pos[18]                                  ; pos[20]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.734      ;
; 1.585  ; pos[6]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.737      ;
; 1.586  ; pos[0]                                   ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 1.735      ;
; 1.588  ; pos[26]                                  ; pos[28]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.002     ; 1.738      ;
; 1.588  ; pos[16]                                  ; pos[19]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.004     ; 1.736      ;
; 1.588  ; pos[24]                                  ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.740      ;
; 1.591  ; pos[9]                                   ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.743      ;
; 1.591  ; pos[0]                                   ; pos[11]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 1.740      ;
; 1.596  ; pos[11]                                  ; pos[14]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.005      ; 1.753      ;
; 1.600  ; pos[29]                                  ; pos[30]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.752      ;
; 1.605  ; pos[24]                                  ; pos[24]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.757      ;
; 1.605  ; pos[26]                                  ; pos[27]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.757      ;
; 1.606  ; pos[20]                                  ; pos[22]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.002     ; 1.756      ;
; 1.610  ; pos[31]                                  ; pos[2]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 1.759      ;
; 1.614  ; pos[10]                                  ; pos[14]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.005      ; 1.771      ;
; 1.617  ; pos[1]                                   ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.771      ;
; 1.617  ; pos[1]                                   ; pos[27]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.771      ;
; 1.619  ; pos[20]                                  ; pos[25]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.771      ;
; 1.619  ; pos[31]                                  ; pos[23]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.001     ; 1.770      ;
; 1.620  ; pos[4]                                   ; pos[5]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.005      ; 1.777      ;
; 1.621  ; pos[0]                                   ; pos[23]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.775      ;
; 1.624  ; pos[4]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.002     ; 1.774      ;
; 1.625  ; pos[1]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 1.774      ;
; 1.625  ; pos[16]                                  ; pos[20]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.002     ; 1.775      ;
; 1.625  ; pos[5]                                   ; pos[9]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.007     ; 1.770      ;
; 1.626  ; pos[20]                                  ; pos[24]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.778      ;
; 1.628  ; pos[18]                                  ; pos[19]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.002     ; 1.778      ;
; 1.628  ; pos[21]                                  ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.782      ;
; 1.630  ; pos[17]                                  ; pos[18]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.784      ;
; 1.632  ; pos[7]                                   ; pos[10]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.784      ;
; 1.633  ; pos[1]                                   ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 1.789      ;
; 1.640  ; pos[31]                                  ; pos[5]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 1.793      ;
; 1.641  ; pos[31]                                  ; pos[12]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.793      ;
; 1.641  ; pos[8]                                   ; pos[11]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.793      ;
; 1.643  ; pos[31]                                  ; pos[16]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 1.796      ;
; 1.644  ; pos[31]                                  ; pos[3]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.001      ; 1.797      ;
; 1.645  ; pos[3]                                   ; pos[6]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.007     ; 1.790      ;
; 1.645  ; pos[25]                                  ; pos[25]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.797      ;
; 1.645  ; pos[2]                                   ; pos[2]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.797      ;
; 1.646  ; pos[1]                                   ; pos[6]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; -0.003     ; 1.795      ;
; 1.648  ; pos[23]                                  ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.800      ;
; 1.649  ; pos[1]                                   ; pos[5]                                   ; clock_50M                                ; clock_50M   ; 0.000        ; 0.004      ; 1.805      ;
; 1.649  ; pos[10]                                  ; pos[12]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.006      ; 1.807      ;
; 1.652  ; pos[15]                                  ; pos[17]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.005     ; 1.799      ;
; 1.655  ; pos[17]                                  ; pos[19]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.807      ;
; 1.658  ; pos[25]                                  ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.810      ;
; 1.658  ; pos[31]                                  ; pos[30]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; -0.001     ; 1.809      ;
; 1.659  ; pos[0]                                   ; pos[26]                                  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.002      ; 1.813      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.356 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.507      ;
; 0.363 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.374 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.384 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.537      ;
; 0.443 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.595      ;
; 0.452 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.604      ;
; 0.457 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.609      ;
; 0.460 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.612      ;
; 0.525 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.677      ;
; 0.545 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.694      ;
; 0.551 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.704      ;
; 0.559 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.711      ;
; 0.562 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.711      ;
; 0.565 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.717      ;
; 0.572 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.723      ;
; 0.574 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.726      ;
; 0.585 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.736      ;
; 0.590 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.742      ;
; 0.592 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.741      ;
; 0.597 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.749      ;
; 0.600 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.752      ;
; 0.604 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.758      ;
; 0.620 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.771      ;
; 0.625 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.777      ;
; 0.635 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.787      ;
; 0.639 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.793      ;
; 0.641 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.792      ;
; 0.643 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.795      ;
; 0.653 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.655 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.806      ;
; 0.660 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.812      ;
; 0.667 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.819      ;
; 0.670 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.822      ;
; 0.673 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.827      ;
; 0.674 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.828      ;
; 0.674 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.823      ;
; 0.677 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.828      ;
; 0.678 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.830      ;
; 0.689 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.841      ;
; 0.690 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.842      ;
; 0.690 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.841      ;
; 0.693 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.845      ;
; 0.693 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.844      ;
; 0.697 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.852      ;
; 0.698 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.850      ;
; 0.702 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.854      ;
; 0.705 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.857      ;
; 0.708 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.862      ;
; 0.709 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.863      ;
; 0.713 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.865      ;
; 0.715 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.867      ;
; 0.724 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.876      ;
; 0.725 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.877      ;
; 0.727 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.879      ;
; 0.728 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.880      ;
; 0.740 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.892      ;
; 0.740 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.892      ;
; 0.743 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.897      ;
; 0.744 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.898      ;
; 0.748 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.900      ;
; 0.751 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.900      ;
; 0.752 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.902      ;
; 0.757 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.906      ;
; 0.759 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.911      ;
; 0.760 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.910      ;
; 0.760 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.911      ;
; 0.761 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.913      ;
; 0.761 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.911      ;
; 0.767 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.919      ;
; 0.773 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.925      ;
; 0.778 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.932      ;
; 0.780 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.932      ;
; 0.782 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.934      ;
; 0.783 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.935      ;
; 0.786 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 0.934      ;
; 0.790 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.942      ;
; 0.794 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.946      ;
; 0.795 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.947      ;
; 0.799 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.951      ;
; 0.799 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.948      ;
; 0.803 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.954      ;
; 0.806 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.958      ;
; 0.811 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.961      ;
; 0.813 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.967      ;
; 0.814 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.966      ;
; 0.815 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.964      ;
; 0.816 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.965      ;
; 0.824 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.976      ;
; 0.834 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.986      ;
; 0.839 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.992      ;
; 0.840 ; vga:instancia_vga|sx[0] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 0.988      ;
; 0.842 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.992      ;
; 0.854 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.005      ;
; 0.855 ; vga:instancia_vga|sx[1] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 1.004      ;
; 0.861 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.016      ;
; 0.879 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.031      ;
; 0.881 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 1.030      ;
; 0.884 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.036      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50M'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[0]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[0]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[10]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[10]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[11]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[11]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[12]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[12]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[13]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[13]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[14]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[14]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[15]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[15]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[16]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[16]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[17]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[17]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[18]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[18]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[19]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[19]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[1]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[1]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[20]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[20]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[21]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[21]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[22]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[22]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[23]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[23]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[24]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[24]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[25]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[25]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[26]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[26]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[27]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[27]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[28]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[28]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[29]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[29]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[2]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[2]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[30]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[30]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[31]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[31]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[3]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[3]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[4]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[4]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[5]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[5]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[6]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[6]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[7]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[7]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[8]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[8]                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[9]                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[9]                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[10]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[10]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[11]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[11]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[12]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[12]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[13]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[13]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[14]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[14]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[15]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[15]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[16]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[16]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[17]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[17]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[18]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[18]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[19]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[19]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; pos[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; pos[20]|clk                              ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; move_x    ; clock_50M  ; 2.795 ; 2.795 ; Rise       ; clock_50M       ;
; move_y    ; clock_50M  ; 5.219 ; 5.219 ; Rise       ; clock_50M       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; move_x    ; clock_50M  ; -2.305 ; -2.305 ; Rise       ; clock_50M       ;
; move_y    ; clock_50M  ; -2.471 ; -2.471 ; Rise       ; clock_50M       ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.441 ; 4.441 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.125 ; 4.125 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.441 ; 4.441 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.188 ; 4.188 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.206 ; 4.206 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.186 ; 4.186 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.078 ; 4.078 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.165 ; 4.165 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.059 ; 4.059 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.961 ; 3.961 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.570 ; 4.570 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.297 ; 4.297 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.570 ; 4.570 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.053 ; 4.053 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.152 ; 4.152 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.360 ; 4.360 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.361 ; 4.361 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.402 ; 4.402 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.269 ; 4.269 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.605 ; 4.605 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.473 ; 4.473 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.406 ; 4.406 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.458 ; 4.458 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.463 ; 4.463 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.347 ; 4.347 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.378 ; 4.378 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.473 ; 4.473 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.388 ; 4.388 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.355 ; 4.355 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.217 ; 4.217 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.260 ; 4.260 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.632 ; 4.632 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.961 ; 3.961 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.125 ; 4.125 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.441 ; 4.441 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.188 ; 4.188 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.206 ; 4.206 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.186 ; 4.186 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.078 ; 4.078 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.165 ; 4.165 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.059 ; 4.059 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.961 ; 3.961 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.053 ; 4.053 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.297 ; 4.297 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.570 ; 4.570 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.053 ; 4.053 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.152 ; 4.152 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.360 ; 4.360 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.361 ; 4.361 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.402 ; 4.402 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.269 ; 4.269 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.605 ; 4.605 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.217 ; 4.217 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.406 ; 4.406 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.458 ; 4.458 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.463 ; 4.463 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.347 ; 4.347 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.378 ; 4.378 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.473 ; 4.473 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.388 ; 4.388 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.355 ; 4.355 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.217 ; 4.217 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.260 ; 4.260 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.632 ; 4.632 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                     ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                          ; -7.631   ; -2.558 ; N/A      ; N/A     ; -1.380              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -7.631   ; 0.356  ; N/A      ; N/A     ; -0.500              ;
;  clock_50M                                ; -7.419   ; -2.558 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS                           ; -468.651 ; -2.558 ; 0.0      ; 0.0     ; -86.38              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -251.837 ; 0.000  ; N/A      ; N/A     ; -52.000             ;
;  clock_50M                                ; -216.814 ; -2.558 ; N/A      ; N/A     ; -34.380             ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; move_x    ; clock_50M  ; 5.217  ; 5.217  ; Rise       ; clock_50M       ;
; move_y    ; clock_50M  ; 10.637 ; 10.637 ; Rise       ; clock_50M       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; move_x    ; clock_50M  ; -2.305 ; -2.305 ; Rise       ; clock_50M       ;
; move_y    ; clock_50M  ; -2.471 ; -2.471 ; Rise       ; clock_50M       ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.039 ; 8.039 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.443 ; 7.443 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.684 ; 7.684 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.039 ; 8.039 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.643 ; 7.643 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.685 ; 7.685 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.559 ; 7.559 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.432 ; 7.432 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.600 ; 7.600 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.408 ; 7.408 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.185 ; 7.185 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.195 ; 8.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.911 ; 7.911 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.195 ; 8.195 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.253 ; 7.253 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.487 ; 7.487 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.999 ; 7.999 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.006 ; 8.006 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.117 ; 8.117 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.878 ; 7.878 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.681 ; 7.681 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.682 ; 7.682 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.589 ; 8.589 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.317 ; 8.317 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.095 ; 8.095 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.307 ; 8.307 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.317 ; 8.317 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.065 ; 8.065 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.994 ; 7.994 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.250 ; 8.250 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.088 ; 8.088 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.084 ; 8.084 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.794 ; 7.794 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.864 ; 7.864 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.404 ; 8.404 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.120 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.961 ; 3.961 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.125 ; 4.125 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.441 ; 4.441 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.188 ; 4.188 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.206 ; 4.206 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.186 ; 4.186 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.078 ; 4.078 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.165 ; 4.165 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.059 ; 4.059 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.961 ; 3.961 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.053 ; 4.053 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.297 ; 4.297 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.570 ; 4.570 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.053 ; 4.053 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.152 ; 4.152 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.360 ; 4.360 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.361 ; 4.361 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.402 ; 4.402 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.269 ; 4.269 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.605 ; 4.605 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.217 ; 4.217 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.406 ; 4.406 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.458 ; 4.458 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.463 ; 4.463 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.347 ; 4.347 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.378 ; 4.378 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.473 ; 4.473 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.388 ; 4.388 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.355 ; 4.355 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.217 ; 4.217 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.260 ; 4.260 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.632 ; 4.632 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 43686    ; 0        ; 0        ; 0        ;
; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 11584    ; 0        ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
; clock_50M                                ; clock_50M                                ; 68314    ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 43686    ; 0        ; 0        ; 0        ;
; clock_50M                                ; clock_25M_divider:inst_clock_25M|clk_out ; 11584    ; 0        ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
; clock_50M                                ; clock_50M                                ; 68314    ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Aug 28 00:30:50 2023
Info: Command: quartus_sta pepinosDigitais -c pepinosDigitais
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pepinosDigitais.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_25M_divider:inst_clock_25M|clk_out clock_25M_divider:inst_clock_25M|clk_out
    Info (332105): create_clock -period 1.000 -name clock_50M clock_50M
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.631      -251.837 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -7.419      -216.814 clock_50M 
Info (332146): Worst-case hold slack is -2.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.558        -2.558 clock_50M 
    Info (332119):     0.768         0.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 clock_50M 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.917
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.917       -88.157 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -2.800       -80.069 clock_50M 
Info (332146): Worst-case hold slack is -1.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.598        -1.598 clock_50M 
    Info (332119):     0.356         0.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 clock_50M 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Mon Aug 28 00:30:52 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


