### lab3 FIFO
#### task1 fifo
+ 设计一个同步FIFO，该FIFO深度为16，每个存储单元的宽度为8位，要求产生FIFO为空、满、半满、溢出标志。请采用可综合的代码风格进行编程。
+ 其中，clk：输入时钟；rst_n：输入复位信号，低电平有效；w_en：写使能；r_en：读使能；data_w：写入FIFO的数据；data_r：从FIFO中读出的数据；empty：读空信号，指示FIFO为空；full：写满信号，指示FIFO为满；half_full：半满信号；overflow：溢出信号，当FIFO已经满的时候，继续有写入的数据时跳为1。
实验要求：
1. 有效，复位后，空信号empty=1，满信号full=0，内部写地址、读地址指针指向0rst_n低。
2. clk上升沿根据w_en和r_en信号决定读写，w_en和r_en信号均为高有效。
3. 基于提供的tb，不停顿执行完表示功能通过(输出“ndone, without error”)。
> 要点
>  + 判空满方法：指针多一位，可以表示溢出的情况，类似循环指针，两个指针差为最大范围时满，相等时空
>  + 数值的地址的读写时，注意空不能读，满不能写

#### task2 fifo的应用-不对齐的fifo
+ 基于FIFO进行位宽的转换，要求在数据写入FIFO时使用8bit位宽，读出FIFO时使用3bit位宽
> 思路：输出是一个状态机