## 存储系统概述

#### 存储系统的层次结构

**程序的局部性原理**：在某一段时间内频繁访问某一局部的存储器地址空间，而对此范围以外的地址空间则很少访问的现象称为程序的局部性原理。
	**时间局部性**：最近被访问的信息很可能还要被访问。
	**空间局部性**：最近被访问的信息邻近地址的信息也可能被访问。

**多级存储系统的组成**：
	**寄存器**：存储正在执行的指令或正在参加运算的数据。
	**高速缓冲存储器**(cache)：常规内存存储器与CPU之间增加了速度更高但容量更小的半导体高速缓冲存储器，即cache。
	**内存储器(主存)**：正在执行的程序的指令和数据存储在CPU能直接访问的存储器中。
	**外存储器**：容量更大但访问速度稍慢的外存储器，CPU不能直接访问外存储器，外存储器的信息必须带哦如内存储器后才能由CPU处理。

#### 存储器的分类

**存储位元**：一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储单元，均可存储一位**二进制代码**，这就是**存储器中的最小存储单位**。
按**存储介质**：半导体存储，磁性材料，光存储器。
按**存取方式**：随机存取存储器，顺序存取存储区，半顺序(直接)存取存储器。
按**读写功能**：只读存储器(ROM)，随机存取存储器(RAM)。
按**信息易失性**：易失性存储器，非易失性存储器。
按**与CPU的耦合程度**：内部存储器 和 外部存储器。
**RAM分类**：
	静态RAM(SRAM)：通过“导通” 和 “截止”来记忆
	动态RAM(DRAM)：通过电荷存储在电容上 ，需要定期刷新。
**ROM分类**：掩膜ROM，一次可编程ROM，可擦除ROM(紫外线擦除，点擦粗，闪速)，

#### 存储器的编制和端模式

**字存储单元**：存放一个机器字的存储单元，称为字存储单元，相应单元地址为字地址。字节同理。
**大端模式**：高有效字节存在内存的低地址端。(低地址读取)
**小端模式**：低有效字节存在内存的高地址端。(低地址读取)

#### 存储器的技术指标

**存储容量**：一个存储器中可存储的信息比特数。
**存取时间**：存储器接收到读写命令开始到信息被读出或写入完成所需的时间。
**存储周期**：CPU连续两次访问存储器的最小间隔时间。
**存储带宽**：带宽 = W/存取周期(bit/s)

## 静态随机存取存储器

#### 基本的静态存储元阵列

SRAM用锁存器作为元存储元。
SRAM有三组信号线：①地址线②数据线③控制线

#### 基本的SRAM逻辑结构

SRAM采用**双译码方式**，即X向(行译码) 和 y向(列译码)。
#### SRAM读/写时序

#### 存储器容量的扩充

**位扩展**：给定的芯片的字数符合要求，但位数较短，不满足设计要求的存储器字长。可以让**多片给定芯片并行工作**。
**字扩展**：若给定的芯片存储容量较小，不满足设计要求的总存储容量，则需要进行字扩展，让**多片给定芯片分时工作**。
**字位扩展**：先位扩展再字扩展。

## 动态随机存取存储器

#### DRAM芯片的逻辑结构

​	采用地址分为行、列两部分分时传送。**20**位地址线，引脚数量为**10**。RAS进行行选，CAS进行列选。

#### DRAM的刷新操作

**集中式刷新策略**：每一个刷新周期中**集中一段时间对DRAM的所有行进行刷新**。集中式刷新存在**"死时间"**。
**分散式刷新策略**：每一行的刷新操作被均匀地分配到刷新周期时间内。
由于CPU送出地访存地址要**分行地址和列地址两次送入DRAM芯片**，并且DRAM要实现定时刷新，因而使用DRAM做系统主存的系统通常要通过**存储器控制器**或**DRAM控制器**产生DRAM访问和刷新时序与地址信号。

#### 突发传输模式

**突发访问**：在存储器同一行中对相邻地存储单元进行连续访问地方式，突发长度可以是从几字节到几千字节。
为了提高DRAM地访问速度，通过支持突发模式(**先激活一行，再列选**)，快速页模式，扩展数据输出等方式，可以允许**重复存取DRAM存储矩阵的行缓冲区**而不需增加另外地行存取时间，以提高等效数据访问速度。

#### 同步DRAM(SDRAM)

**DRAM**：是异步工作的。
**SRAM**：再DRAM接口上增加时钟信号则可以降低存储器芯片和控制器同步的开销，优化DRAM与CPU之间的接口
SRAM：使用时钟信号增加了**同步操作**，使用**多存储体配置**实现了各存储体的同时工作和独立工作，采用**命令控制**(脉冲)来控制SDRAM当前状态，使用**模式寄存器**来控制SDRAM的不同操作模式。

#### 双倍数据率(DDR) SRAM

**DDR SRAM最大特点**：在时钟**上升沿和下降沿**都能传输数据，采用**差分时钟**来起到触发时钟校准的作用，**内部总线是外部总线的2倍**。

#### CDRAM(附带高速缓冲存储器的动态存储器)

## 只读存储器

#### 概述

**最大特点**：非易失性，访问速度比RAM稍低，可以按地址随机访问并在线执行程序。
**主要包括**：掩膜ROM，一次性编程ROM，电可擦除PROM，闪速存储器，NOR闪存。

## 并行存储器

为了提高CPU和贮存之间的数据交换速率，可以在不同层次采用不同的技术加速存储器访问速度：
	①**芯片技术**：提高单个芯片的访问速度，更高速半导体，改善存储器芯片内部结构和对外接口方式
	②**结构技术**：为了解决存储器和CPU速度不匹配问题，需要改进存储器与CPU之间的链接方式，加速CPU和存储器之间的有效传输。
	③**系统结构技术**：总整个存储系统的角度采用分层存储结构解决访问速度问题。

#### 双端口存储器

以**存储为中心**的系统逐渐取代了**以CPU为中心**的结构。
**双端口存储器的逻辑结构**：同一存储器具有两组独立的读写控制电路而得名。
**无冲突读写控制**：当两个端口的地址不同时，在两个端口上进行读写操作，一定不会发生冲突。
**有冲突的读写控制**：当两个端口同时存取存储器同一存储单元，而且至少有一个端口为写操作时，便发生读写冲突。

#### 多模块交叉存储

**存储器的模块化组织**：
	**顺序方式**：将存储器分为四个模块，按顺序先存储第一个模块，存储完第一个模块后，再存储第二个模块。**t2 = T * m**
	**交叉方式**：将四个线性地址，分别给到每个模块，例如：1给第一模块，2给第二模块，3给第三模块，以此类推。**t1 = T+ (m-1)γ**

## cache存储器

#### 基本原理

**1.功能**：解决CPU和主存之间速度不匹配而采用的一项重要技术，原理及与程序运行中具有**空间局部性**和**时间局部性**。
**2.原理**：CPU与chache之间的数据交换单位是**字**，而cache与存储之间的数据交换单位是**块**。
**3.命中率**：
	**h = Nc / (Nc + Nm)**
	**平均访问时间ta**：**ta = h*tc  + (1 - h)*tm**
	**访问效率**： **e = tc / ta**
**4.cache结构设计必须要解决的问题**
	**两个原则**：①cache的**命中率尽可能高**②**cache对CPU而言是透明的**。
	为了把主存块放到cache中，必须应用某种方法把贮存地址定位到cache中，称为**地址映射**。
	CPU访问存储器时，它所给出的一个字的**内存地址**会**自动变换成cache的地址**，即**cache地址变换**。
#### ==5.主存与cache的地址映射==
①**全相联映射方式**
	cache的数据块大小称为**行(r行)**，主存数据块大小称为**块(s块)**。
	**主存地址**：块号(s位)，字号(w位)。
	CPU访存时，现在cache查找，未命中块号，则按贮存地址从主存中读取这个字。
②**直接映射方式**
	cache的**行号i(m行->2的r次方)**和主存的**块号j(s块)**有如下函数关系：**i = j mod m**。总共m行。
	**主存地址**：区号(s-r位)，区内块号(r位)，字地址(w位)。
	**存在问题**：连续访问块号相距m整数倍块的两个块映射到同一cache行时，就会发生冲突。
③**组相联映射方式**
	这种方式将cache分成**u组(2的d次方)**，每组**v行**。有如下函数关系：**m = u * v**，**q = j mod u**。主存块数**(s块)**
	**主存地址**：区号(s-d位)，区内块号(d位)，字地址(w位)。

#### cache的替换策略

​	①**最不经常使用算法(LFU)算法**
​	②**近期最少使用(LRU)算法**
​	③**随机替换算法**

#### cache的写操作策略(与主存内容保持一致)

**①写回法**
	CPU写cache命中时，只修改cache的内容，不立即写入主存；**只有当此行被换出时才写回主存**。
**②全写法**
	当写cache命中时，**cache与主存同时发生写修改**，因而较好地维护了cache与主存地内容一致性。
**③写一次法**
	基于**写回法并结合全写法的写策略**：写命中与写未命中的处理方法和写回法基本相同，只是**第一次写命中时要同时写入主存**。
	因为第一次写cache命中时，CPU要在总线上启动一个**存储写周期**， 其它cache监听到此主存块地址及写信号后，即可复制该块或及时作废，一边维护系统**全部cache的一致性**。

#### 使用多级cache减少缺失损失

​	按照先访问一级，再访问二级，以此类推，最后访问主存的顺序。要考虑每个cache的命中率来计算。

## 虚拟存储器

