TimeQuest Timing Analyzer report for cpu_prj
Wed Jul 12 20:58:21 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; cpu_prj                                                            ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE10F17C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 2.50        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  50.0%      ;
;     Processors 5-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.26 MHz ; 47.26 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -20.161 ; -21866.052        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -2651.834                        ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                               ;
+---------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                      ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -20.161 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.398     ; 20.764     ;
; -20.152 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.396     ; 20.757     ;
; -20.152 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.396     ; 20.757     ;
; -19.970 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.412     ; 20.559     ;
; -19.970 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.412     ; 20.559     ;
; -19.970 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.412     ; 20.559     ;
; -19.960 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.399     ; 20.562     ;
; -19.960 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.399     ; 20.562     ;
; -19.960 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.399     ; 20.562     ;
; -19.960 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.399     ; 20.562     ;
; -19.960 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.399     ; 20.562     ;
; -19.941 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.413     ; 20.529     ;
; -19.941 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.413     ; 20.529     ;
; -19.884 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.373     ; 20.512     ;
; -19.884 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.373     ; 20.512     ;
; -19.884 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.373     ; 20.512     ;
; -19.884 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.373     ; 20.512     ;
; -19.884 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.373     ; 20.512     ;
; -19.816 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; 0.028      ; 20.845     ;
; -19.812 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.077     ; 20.783     ;
; -19.811 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.085     ; 20.774     ;
; -19.773 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.090     ; 20.731     ;
; -19.747 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 20.720     ;
; -19.739 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.047     ; 20.740     ;
; -19.675 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.059     ; 20.664     ;
; -19.670 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.046     ; 20.672     ;
; -19.643 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.088     ; 20.603     ;
; -19.618 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.128     ; 20.491     ;
; -19.581 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.126     ; 20.456     ;
; -19.581 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.126     ; 20.456     ;
; -19.545 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.128     ; 20.418     ;
; -19.514 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[13]                                                                       ; clk          ; clk         ; 1.000        ; 0.025      ; 20.540     ;
; -19.514 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; 0.025      ; 20.540     ;
; -19.513 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; 0.026      ; 20.540     ;
; -19.513 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[2]                                                                        ; clk          ; clk         ; 1.000        ; 0.026      ; 20.540     ;
; -19.513 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; 0.026      ; 20.540     ;
; -19.513 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; 0.026      ; 20.540     ;
; -19.513 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[28]                                                                       ; clk          ; clk         ; 1.000        ; 0.026      ; 20.540     ;
; -19.508 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.126     ; 20.383     ;
; -19.508 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.126     ; 20.383     ;
; -19.447 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; 0.028      ; 20.476     ;
; -19.417 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.128     ; 20.290     ;
; -19.408 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.128     ; 20.281     ;
; -19.399 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.258     ;
; -19.399 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.258     ;
; -19.399 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.258     ;
; -19.389 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.129     ; 20.261     ;
; -19.389 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.129     ; 20.261     ;
; -19.389 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.129     ; 20.261     ;
; -19.389 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.129     ; 20.261     ;
; -19.389 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.129     ; 20.261     ;
; -19.380 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.126     ; 20.255     ;
; -19.380 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.126     ; 20.255     ;
; -19.371 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.126     ; 20.246     ;
; -19.371 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.126     ; 20.246     ;
; -19.370 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.143     ; 20.228     ;
; -19.370 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.143     ; 20.228     ;
; -19.326 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.185     ;
; -19.326 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.185     ;
; -19.326 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.185     ;
; -19.325 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.115     ; 20.211     ;
; -19.325 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.115     ; 20.211     ;
; -19.325 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.115     ; 20.211     ;
; -19.325 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.115     ; 20.211     ;
; -19.325 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.115     ; 20.211     ;
; -19.316 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.129     ; 20.188     ;
; -19.316 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.129     ; 20.188     ;
; -19.316 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.129     ; 20.188     ;
; -19.316 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.129     ; 20.188     ;
; -19.316 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.129     ; 20.188     ;
; -19.309 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[27]                                                                       ; clk          ; clk         ; 1.000        ; -0.400     ; 19.910     ;
; -19.299 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[5]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.128     ; 20.172     ;
; -19.297 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.143     ; 20.155     ;
; -19.297 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.143     ; 20.155     ;
; -19.269 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.193      ; 20.510     ;
; -19.268 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.185      ; 20.501     ;
; -19.262 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[5]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.126     ; 20.137     ;
; -19.262 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[5]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.126     ; 20.137     ;
; -19.252 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.115     ; 20.138     ;
; -19.252 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.115     ; 20.138     ;
; -19.252 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.115     ; 20.138     ;
; -19.252 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.115     ; 20.138     ;
; -19.252 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.115     ; 20.138     ;
; -19.245 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; 0.298      ; 20.544     ;
; -19.230 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.180      ; 20.458     ;
; -19.215 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|_rom_rtl_0_bypass[18]                                                                 ; clk          ; clk         ; 1.000        ; 0.092      ; 20.308     ;
; -19.208 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.211      ; 20.467     ;
; -19.204 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.195      ; 20.447     ;
; -19.198 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.057     ;
; -19.198 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.057     ;
; -19.198 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.057     ;
; -19.196 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.193      ; 20.437     ;
; -19.195 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.185      ; 20.428     ;
; -19.189 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.048     ;
; -19.189 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.048     ;
; -19.189 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.142     ; 20.048     ;
; -19.188 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.129     ; 20.060     ;
; -19.188 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.129     ; 20.060     ;
; -19.188 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.129     ; 20.060     ;
; -19.188 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.129     ; 20.060     ;
+---------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; uart:u_uart|tx_bit_cnt[2]                                       ; uart:u_uart|tx_bit_cnt[2]                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:u_uart|tx_bit_cnt[3]                                       ; uart:u_uart|tx_bit_cnt[3]                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|rom_wr_addr_o[2]                        ; uart_debug:u_uart_debug|rom_wr_addr_o[2]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                    ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|bit_cnt[1]                              ; uart_debug:u_uart_debug|bit_cnt[1]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|bit_cnt[2]                              ; uart_debug:u_uart_debug|bit_cnt[2]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|bit_cnt[3]                              ; uart_debug:u_uart_debug|bit_cnt[3]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|uart_state.END                          ; uart_debug:u_uart_debug|uart_state.END                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|uart_state.IDLE                         ; uart_debug:u_uart_debug|uart_state.IDLE                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|byte_cnt[0]                             ; uart_debug:u_uart_debug|byte_cnt[0]                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|byte_cnt[1]                             ; uart_debug:u_uart_debug|byte_cnt[1]                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_debug:u_uart_debug|byte_cnt[2]                             ; uart_debug:u_uart_debug|byte_cnt[2]                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_tx_data_buf[1]                                 ; uart:u_uart|uart_tx_data_buf[1]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|uart_ctrl[1]                                        ; uart:u_uart|uart_ctrl[1]                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|tx_data_rd                                          ; uart:u_uart|tx_data_rd                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:u_uart|tx_bit_cnt[1]                                       ; uart:u_uart|tx_bit_cnt[1]                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:u_uart|uart_tx_state.BEGIN                                 ; uart:u_uart|uart_tx_state.BEGIN                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:u_uart|tx_bit_cnt[0]                                       ; uart:u_uart|tx_bit_cnt[0]                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:u_uart|uart_tx_state.TX_BYTE                               ; uart:u_uart|uart_tx_state.TX_BYTE                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:u_uart|uart_tx_state.END                                   ; uart:u_uart|uart_tx_state.END                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:u_uart|uart_tx_state.IDLE                                  ; uart:u_uart|uart_tx_state.IDLE                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.463 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]    ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.758      ;
; 0.465 ; uart_debug:u_uart_debug|bit_cnt[0]                              ; uart_debug:u_uart_debug|bit_cnt[0]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.493 ; uart_debug:u_uart_debug|uart_state.END                          ; uart_debug:u_uart_debug|uart_state.IDLE                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.786      ;
; 0.499 ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[0][0]            ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[1][0]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.793      ;
; 0.499 ; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[1]  ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.793      ;
; 0.501 ; uart_debug:u_uart_debug|wr_data_reg[0]                          ; uart_debug:u_uart_debug|rom_wr_data_o[0]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[1][0]            ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[2][0]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; uart_debug:u_uart_debug|wr_data_reg[7]                          ; uart_debug:u_uart_debug|rom_wr_data_o[7]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; uart_debug:u_uart_debug|wr_data_reg[4]                          ; uart_debug:u_uart_debug|rom_wr_data_o[4]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; uart_debug:u_uart_debug|wr_data_reg[6]                          ; uart_debug:u_uart_debug|rom_wr_data_o[6]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.508 ; uart_debug:u_uart_debug|wr_data_reg[13]                         ; uart_debug:u_uart_debug|rom_wr_data_o[13]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; uart_debug:u_uart_debug|wr_data_reg[12]                         ; uart_debug:u_uart_debug|wr_data_reg[4]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; uart_debug:u_uart_debug|wr_data_reg[15]                         ; uart_debug:u_uart_debug|wr_data_reg[7]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; uart_debug:u_uart_debug|wr_data_reg[12]                         ; uart_debug:u_uart_debug|rom_wr_data_o[12]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; uart_debug:u_uart_debug|uart_state.IDLE                         ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; uart_debug:u_uart_debug|wr_data_reg[29]                         ; uart_debug:u_uart_debug|wr_data_reg[21]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; uart_debug:u_uart_debug|wr_data_reg[23]                         ; uart_debug:u_uart_debug|wr_data_reg[15]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; uart_debug:u_uart_debug|wr_data_reg[15]                         ; uart_debug:u_uart_debug|rom_wr_data_o[15]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; uart_debug:u_uart_debug|byte_data[3]                            ; uart_debug:u_uart_debug|wr_data_reg[27]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; uart_debug:u_uart_debug|wr_data_reg[23]                         ; uart_debug:u_uart_debug|rom_wr_data_o[23]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.511 ; uart_debug:u_uart_debug|byte_data[3]                            ; uart_debug:u_uart_debug|byte_data[2]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.512 ; uart_debug:u_uart_debug|wr_data_reg[29]                         ; uart_debug:u_uart_debug|rom_wr_data_o[29]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.805      ;
; 0.513 ; uart_debug:u_uart_debug|wr_data_reg[13]                         ; uart_debug:u_uart_debug|wr_data_reg[5]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.806      ;
; 0.516 ; uart:u_uart|uart_tx_state.IDLE                                  ; uart:u_uart|uart_tx_state.BEGIN                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.808      ;
; 0.516 ; uart:u_uart|uart_tx_state.END                                   ; uart:u_uart|uart_tx_state.IDLE                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.808      ;
; 0.522 ; uart:u_uart|uart_tx_state.END                                   ; uart:u_uart|uart_tx                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.814      ;
; 0.526 ; uart_debug:u_uart_debug|byte_data[5]                            ; uart_debug:u_uart_debug|byte_data[4]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; uart_debug:u_uart_debug|wr_data_reg[19]                         ; uart_debug:u_uart_debug|wr_data_reg[11]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; uart_debug:u_uart_debug|wr_data_reg[21]                         ; uart_debug:u_uart_debug|wr_data_reg[13]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; uart_debug:u_uart_debug|wr_data_reg[18]                         ; uart_debug:u_uart_debug|wr_data_reg[10]                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.821      ;
; 0.527 ; uart_debug:u_uart_debug|wr_data_reg[17]                         ; uart_debug:u_uart_debug|wr_data_reg[9]                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.821      ;
; 0.527 ; uart_debug:u_uart_debug|wr_data_reg[16]                         ; uart_debug:u_uart_debug|wr_data_reg[8]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; uart_debug:u_uart_debug|byte_data[6]                            ; uart_debug:u_uart_debug|byte_data[5]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.821      ;
; 0.688 ; uart:u_uart|tx_baud_cnt[12]                                     ; uart:u_uart|tx_baud_cnt[12]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.981      ;
; 0.695 ; uart_debug:u_uart_debug|wr_data_reg[11]                         ; uart_debug:u_uart_debug|rom_wr_data_o[11]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.989      ;
; 0.696 ; uart_debug:u_uart_debug|wr_data_reg[11]                         ; uart_debug:u_uart_debug|wr_data_reg[3]                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.990      ;
; 0.697 ; uart:u_uart|uart_tx_state.BEGIN                                 ; uart:u_uart|uart_tx_state.TX_BYTE                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.989      ;
; 0.698 ; uart_debug:u_uart_debug|wr_data_reg[5]                          ; uart_debug:u_uart_debug|rom_wr_data_o[5]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.698 ; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[23] ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[23] ; clk          ; clk         ; 0.000        ; 0.083      ; 0.993      ;
; 0.698 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]    ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.993      ;
; 0.701 ; uart_debug:u_uart_debug|byte_data[1]                            ; uart_debug:u_uart_debug|byte_data[0]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.994      ;
; 0.704 ; uart_debug:u_uart_debug|wr_data_reg[10]                         ; uart_debug:u_uart_debug|wr_data_reg[2]                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.998      ;
; 0.705 ; uart_debug:u_uart_debug|wr_data_reg[31]                         ; uart_debug:u_uart_debug|rom_wr_data_o[31]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.998      ;
; 0.705 ; uart_debug:u_uart_debug|wr_data_reg[9]                          ; uart_debug:u_uart_debug|wr_data_reg[1]                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.999      ;
; 0.706 ; uart_debug:u_uart_debug|byte_data[7]                            ; uart_debug:u_uart_debug|byte_data[6]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.706 ; uart_debug:u_uart_debug|byte_data[2]                            ; uart_debug:u_uart_debug|byte_data[1]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.706 ; uart_debug:u_uart_debug|byte_data[1]                            ; uart_debug:u_uart_debug|wr_data_reg[25]                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.998      ;
; 0.706 ; uart_debug:u_uart_debug|byte_data[7]                            ; uart_debug:u_uart_debug|wr_data_reg[31]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.706 ; uart_debug:u_uart_debug|bit_cnt[0]                              ; uart_debug:u_uart_debug|bit_cnt[2]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.707 ; uart_debug:u_uart_debug|byte_data[2]                            ; uart_debug:u_uart_debug|wr_data_reg[26]                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.000      ;
; 0.707 ; uart_debug:u_uart_debug|wr_data_reg[9]                          ; uart_debug:u_uart_debug|rom_wr_data_o[9]                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.001      ;
; 0.708 ; uart_debug:u_uart_debug|wr_data_reg[10]                         ; uart_debug:u_uart_debug|rom_wr_data_o[10]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.002      ;
; 0.722 ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[2][0]            ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[3][0]            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.003      ;
; 0.722 ; uart_debug:u_uart_debug|wr_data_reg[28]                         ; uart_debug:u_uart_debug|rom_wr_data_o[28]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.014      ;
; 0.724 ; uart_debug:u_uart_debug|byte_data[4]                            ; uart_debug:u_uart_debug|byte_data[3]                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.017      ;
; 0.724 ; uart_debug:u_uart_debug|wr_data_reg[14]                         ; uart_debug:u_uart_debug|wr_data_reg[6]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.017      ;
; 0.734 ; uart:u_uart|tx_bit_cnt[0]                                       ; uart:u_uart|tx_bit_cnt[1]                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.026      ;
; 0.735 ; uart_debug:u_uart_debug|rom_wr_addr_o[16]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[16]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.736 ; uart_debug:u_uart_debug|rom_wr_addr_o[20]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[20]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; uart_debug:u_uart_debug|rom_wr_addr_o[18]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[18]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; uart_debug:u_uart_debug|rom_wr_addr_o[22]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[22]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; uart:u_uart|uart_tx_state.TX_BYTE                               ; uart:u_uart|tx_bit_cnt[0]                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.029      ;
; 0.738 ; uart_debug:u_uart_debug|rom_wr_addr_o[17]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[17]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; uart_debug:u_uart_debug|rom_wr_addr_o[19]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[19]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; uart_debug:u_uart_debug|rom_wr_addr_o[23]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[23]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; uart_debug:u_uart_debug|rom_wr_addr_o[24]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[24]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; uart_debug:u_uart_debug|rom_wr_addr_o[26]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[26]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; uart_debug:u_uart_debug|rom_wr_addr_o[21]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[21]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; uart_debug:u_uart_debug|rom_wr_addr_o[25]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[25]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; uart_debug:u_uart_debug|rom_wr_addr_o[27]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[27]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; uart_debug:u_uart_debug|wr_data_reg[20]                         ; uart_debug:u_uart_debug|rom_wr_data_o[20]                       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.034      ;
; 0.747 ; uart:u_uart|tx_baud_cnt[4]                                      ; uart:u_uart|tx_baud_cnt[4]                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_debug:u_uart_debug|byte_data[4]                            ; uart_debug:u_uart_debug|wr_data_reg[28]                         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; uart:u_uart|tx_baud_cnt[2]                                      ; uart:u_uart|tx_baud_cnt[2]                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; uart:u_uart|tx_baud_cnt[6]                                      ; uart:u_uart|tx_baud_cnt[6]                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.750 ; uart_debug:u_uart_debug|rom_wr_addr_o[14]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[14]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.043      ;
; 0.750 ; uart_debug:u_uart_debug|bit_cnt[1]                              ; uart_debug:u_uart_debug|bit_cnt[2]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.043      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a8~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[10]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[11]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[12]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[13]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[14]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[15]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[1]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[28]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[29]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[2]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[30]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[31]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[3]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[4]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[5]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[6]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[7]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[8]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[9]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[0]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[1]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[2]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[0]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[1]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[2]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[3]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[4]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[5]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[6]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[10]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[11]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[12]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[13]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[14]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[15]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[16]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[17]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[18]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[19]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[20]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[21]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[22]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[23]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[24]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[25]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[26]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[27]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[28]                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 1.773 ; 2.009 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -1.316 ; -1.531 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; clk        ; 8.687 ; 8.892 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; clk        ; 8.378 ; 8.577 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 50.63 MHz ; 50.63 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -18.753 ; -20588.003       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -2651.834                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                ;
+---------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                      ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.753 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.353     ; 19.402     ;
; -18.745 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.347     ; 19.400     ;
; -18.745 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.347     ; 19.400     ;
; -18.576 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.365     ; 19.213     ;
; -18.576 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.365     ; 19.213     ;
; -18.576 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.365     ; 19.213     ;
; -18.568 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.354     ; 19.216     ;
; -18.568 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.354     ; 19.216     ;
; -18.568 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.354     ; 19.216     ;
; -18.568 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.354     ; 19.216     ;
; -18.568 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.354     ; 19.216     ;
; -18.553 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.365     ; 19.190     ;
; -18.553 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.365     ; 19.190     ;
; -18.491 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.327     ; 19.166     ;
; -18.491 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.327     ; 19.166     ;
; -18.491 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.327     ; 19.166     ;
; -18.491 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.327     ; 19.166     ;
; -18.491 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.327     ; 19.166     ;
; -18.478 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.076     ; 19.441     ;
; -18.471 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.065     ; 19.445     ;
; -18.453 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; 0.041      ; 19.496     ;
; -18.441 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.078     ; 19.402     ;
; -18.407 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.066     ; 19.380     ;
; -18.405 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.040     ; 19.404     ;
; -18.385 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.115     ; 19.272     ;
; -18.377 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.109     ; 19.270     ;
; -18.377 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.109     ; 19.270     ;
; -18.343 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.052     ; 19.330     ;
; -18.339 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.040     ; 19.338     ;
; -18.309 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.077     ; 19.271     ;
; -18.276 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.115     ; 19.163     ;
; -18.268 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.109     ; 19.161     ;
; -18.268 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.109     ; 19.161     ;
; -18.208 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 19.083     ;
; -18.208 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 19.083     ;
; -18.208 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 19.083     ;
; -18.203 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.115     ; 19.090     ;
; -18.200 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.116     ; 19.086     ;
; -18.200 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.116     ; 19.086     ;
; -18.200 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.116     ; 19.086     ;
; -18.200 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.116     ; 19.086     ;
; -18.200 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.116     ; 19.086     ;
; -18.198 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.115     ; 19.085     ;
; -18.195 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.109     ; 19.088     ;
; -18.195 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.109     ; 19.088     ;
; -18.190 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.109     ; 19.083     ;
; -18.190 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.109     ; 19.083     ;
; -18.185 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 19.060     ;
; -18.185 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.127     ; 19.060     ;
; -18.163 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[13]                                                                       ; clk          ; clk         ; 1.000        ; 0.041      ; 19.206     ;
; -18.163 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[3]                                                                        ; clk          ; clk         ; 1.000        ; 0.041      ; 19.206     ;
; -18.152 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[12]                                                                       ; clk          ; clk         ; 1.000        ; 0.042      ; 19.196     ;
; -18.152 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[2]                                                                        ; clk          ; clk         ; 1.000        ; 0.042      ; 19.196     ;
; -18.152 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[5]                                                                        ; clk          ; clk         ; 1.000        ; 0.042      ; 19.196     ;
; -18.152 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[11]                                                                       ; clk          ; clk         ; 1.000        ; 0.042      ; 19.196     ;
; -18.152 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[28]                                                                       ; clk          ; clk         ; 1.000        ; 0.042      ; 19.196     ;
; -18.133 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.099     ; 19.036     ;
; -18.133 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.099     ; 19.036     ;
; -18.133 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.099     ; 19.036     ;
; -18.133 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.099     ; 19.036     ;
; -18.133 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.099     ; 19.036     ;
; -18.110 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.162      ; 19.311     ;
; -18.103 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.173      ; 19.315     ;
; -18.099 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 18.974     ;
; -18.099 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 18.974     ;
; -18.099 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 18.974     ;
; -18.091 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[15]                                                                       ; clk          ; clk         ; 1.000        ; 0.043      ; 19.136     ;
; -18.091 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.116     ; 18.977     ;
; -18.091 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.116     ; 18.977     ;
; -18.091 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.116     ; 18.977     ;
; -18.091 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.116     ; 18.977     ;
; -18.091 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.116     ; 18.977     ;
; -18.085 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; 0.279      ; 19.366     ;
; -18.076 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 18.951     ;
; -18.076 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.127     ; 18.951     ;
; -18.073 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.160      ; 19.272     ;
; -18.066 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[5]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.115     ; 18.953     ;
; -18.058 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[5]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.109     ; 18.951     ;
; -18.058 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[5]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.109     ; 18.951     ;
; -18.047 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.188      ; 19.274     ;
; -18.039 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.172      ; 19.250     ;
; -18.026 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 18.901     ;
; -18.026 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 18.901     ;
; -18.026 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 18.901     ;
; -18.024 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.099     ; 18.927     ;
; -18.024 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.099     ; 18.927     ;
; -18.024 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.099     ; 18.927     ;
; -18.024 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.099     ; 18.927     ;
; -18.024 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.099     ; 18.927     ;
; -18.021 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 18.896     ;
; -18.021 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 18.896     ;
; -18.021 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.127     ; 18.896     ;
; -18.018 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.116     ; 18.904     ;
; -18.018 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.116     ; 18.904     ;
; -18.018 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.116     ; 18.904     ;
; -18.018 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.116     ; 18.904     ;
; -18.018 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.116     ; 18.904     ;
; -18.013 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.116     ; 18.899     ;
; -18.013 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.116     ; 18.899     ;
; -18.013 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.116     ; 18.899     ;
+---------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_debug:u_uart_debug|rom_wr_addr_o[2]                        ; uart_debug:u_uart_debug|rom_wr_addr_o[2]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                    ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|bit_cnt[1]                              ; uart_debug:u_uart_debug|bit_cnt[1]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|bit_cnt[2]                              ; uart_debug:u_uart_debug|bit_cnt[2]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|bit_cnt[3]                              ; uart_debug:u_uart_debug|bit_cnt[3]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.END                          ; uart_debug:u_uart_debug|uart_state.END                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|uart_state.IDLE                         ; uart_debug:u_uart_debug|uart_state.IDLE                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|byte_cnt[0]                             ; uart_debug:u_uart_debug|byte_cnt[0]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_debug:u_uart_debug|byte_cnt[2]                             ; uart_debug:u_uart_debug|byte_cnt[2]                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|tx_bit_cnt[2]                                       ; uart:u_uart|tx_bit_cnt[2]                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:u_uart|tx_bit_cnt[3]                                       ; uart:u_uart|tx_bit_cnt[3]                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_debug:u_uart_debug|byte_cnt[1]                             ; uart_debug:u_uart_debug|byte_cnt[1]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_tx_data_buf[1]                                 ; uart:u_uart|uart_tx_data_buf[1]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_ctrl[1]                                        ; uart:u_uart|uart_ctrl[1]                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|tx_data_rd                                          ; uart:u_uart|tx_data_rd                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_tx_state.BEGIN                                 ; uart:u_uart|uart_tx_state.BEGIN                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|tx_bit_cnt[0]                                       ; uart:u_uart|tx_bit_cnt[0]                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|tx_bit_cnt[1]                                       ; uart:u_uart|tx_bit_cnt[1]                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_tx_state.TX_BYTE                               ; uart:u_uart|uart_tx_state.TX_BYTE                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_tx_state.END                                   ; uart:u_uart|uart_tx_state.END                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:u_uart|uart_tx_state.IDLE                                  ; uart:u_uart|uart_tx_state.IDLE                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.415 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]    ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.416 ; uart_debug:u_uart_debug|bit_cnt[0]                              ; uart_debug:u_uart_debug|bit_cnt[0]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.455 ; uart_debug:u_uart_debug|uart_state.END                          ; uart_debug:u_uart_debug|uart_state.IDLE                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.723      ;
; 0.467 ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[0][0]            ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[1][0]            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.736      ;
; 0.469 ; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[1]  ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; uart_debug:u_uart_debug|uart_state.IDLE                         ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; uart_debug:u_uart_debug|wr_data_reg[0]                          ; uart_debug:u_uart_debug|rom_wr_data_o[0]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[1][0]            ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[2][0]            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; uart_debug:u_uart_debug|wr_data_reg[7]                          ; uart_debug:u_uart_debug|rom_wr_data_o[7]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.472 ; uart_debug:u_uart_debug|wr_data_reg[4]                          ; uart_debug:u_uart_debug|rom_wr_data_o[4]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.473 ; uart_debug:u_uart_debug|wr_data_reg[6]                          ; uart_debug:u_uart_debug|rom_wr_data_o[6]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.475 ; uart_debug:u_uart_debug|wr_data_reg[13]                         ; uart_debug:u_uart_debug|rom_wr_data_o[13]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.743      ;
; 0.475 ; uart:u_uart|uart_tx_state.END                                   ; uart:u_uart|uart_tx_state.IDLE                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.742      ;
; 0.476 ; uart_debug:u_uart_debug|wr_data_reg[12]                         ; uart_debug:u_uart_debug|wr_data_reg[4]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; uart_debug:u_uart_debug|wr_data_reg[12]                         ; uart_debug:u_uart_debug|rom_wr_data_o[12]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; uart_debug:u_uart_debug|wr_data_reg[15]                         ; uart_debug:u_uart_debug|wr_data_reg[7]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.477 ; uart_debug:u_uart_debug|wr_data_reg[23]                         ; uart_debug:u_uart_debug|rom_wr_data_o[23]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; uart:u_uart|uart_tx_state.IDLE                                  ; uart:u_uart|uart_tx_state.BEGIN                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.478 ; uart_debug:u_uart_debug|wr_data_reg[29]                         ; uart_debug:u_uart_debug|wr_data_reg[21]                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; uart_debug:u_uart_debug|wr_data_reg[23]                         ; uart_debug:u_uart_debug|wr_data_reg[15]                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; uart_debug:u_uart_debug|wr_data_reg[15]                         ; uart_debug:u_uart_debug|rom_wr_data_o[15]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.479 ; uart_debug:u_uart_debug|byte_data[3]                            ; uart_debug:u_uart_debug|byte_data[2]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.746      ;
; 0.479 ; uart_debug:u_uart_debug|byte_data[3]                            ; uart_debug:u_uart_debug|wr_data_reg[27]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.746      ;
; 0.479 ; uart_debug:u_uart_debug|wr_data_reg[29]                         ; uart_debug:u_uart_debug|rom_wr_data_o[29]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.480 ; uart_debug:u_uart_debug|wr_data_reg[13]                         ; uart_debug:u_uart_debug|wr_data_reg[5]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.748      ;
; 0.480 ; uart:u_uart|uart_tx_state.END                                   ; uart:u_uart|uart_tx                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.491 ; uart_debug:u_uart_debug|wr_data_reg[19]                         ; uart_debug:u_uart_debug|wr_data_reg[11]                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; uart_debug:u_uart_debug|wr_data_reg[21]                         ; uart_debug:u_uart_debug|wr_data_reg[13]                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.492 ; uart_debug:u_uart_debug|byte_data[5]                            ; uart_debug:u_uart_debug|byte_data[4]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; uart_debug:u_uart_debug|wr_data_reg[18]                         ; uart_debug:u_uart_debug|wr_data_reg[10]                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.492 ; uart_debug:u_uart_debug|wr_data_reg[16]                         ; uart_debug:u_uart_debug|wr_data_reg[8]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.493 ; uart_debug:u_uart_debug|wr_data_reg[17]                         ; uart_debug:u_uart_debug|wr_data_reg[9]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.761      ;
; 0.494 ; uart_debug:u_uart_debug|byte_data[6]                            ; uart_debug:u_uart_debug|byte_data[5]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.761      ;
; 0.615 ; uart_debug:u_uart_debug|wr_data_reg[11]                         ; uart_debug:u_uart_debug|rom_wr_data_o[11]                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.884      ;
; 0.616 ; uart_debug:u_uart_debug|wr_data_reg[11]                         ; uart_debug:u_uart_debug|wr_data_reg[3]                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.885      ;
; 0.620 ; uart:u_uart|uart_tx_state.BEGIN                                 ; uart:u_uart|uart_tx_state.TX_BYTE                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.887      ;
; 0.621 ; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[23] ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[23] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.892      ;
; 0.623 ; uart_debug:u_uart_debug|byte_data[1]                            ; uart_debug:u_uart_debug|byte_data[0]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.890      ;
; 0.624 ; uart:u_uart|tx_baud_cnt[12]                                     ; uart:u_uart|tx_baud_cnt[12]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.891      ;
; 0.626 ; uart_debug:u_uart_debug|wr_data_reg[31]                         ; uart_debug:u_uart_debug|rom_wr_data_o[31]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.894      ;
; 0.629 ; uart_debug:u_uart_debug|byte_data[1]                            ; uart_debug:u_uart_debug|wr_data_reg[25]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.896      ;
; 0.638 ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[2][0]            ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[3][0]            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.895      ;
; 0.642 ; uart_debug:u_uart_debug|bit_cnt[0]                              ; uart_debug:u_uart_debug|bit_cnt[2]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.910      ;
; 0.645 ; uart_debug:u_uart_debug|wr_data_reg[28]                         ; uart_debug:u_uart_debug|rom_wr_data_o[28]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.912      ;
; 0.645 ; uart_debug:u_uart_debug|wr_data_reg[5]                          ; uart_debug:u_uart_debug|rom_wr_data_o[5]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.913      ;
; 0.650 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]    ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.919      ;
; 0.651 ; uart_debug:u_uart_debug|wr_data_reg[10]                         ; uart_debug:u_uart_debug|wr_data_reg[2]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.919      ;
; 0.653 ; uart_debug:u_uart_debug|byte_data[2]                            ; uart_debug:u_uart_debug|byte_data[1]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.653 ; uart_debug:u_uart_debug|byte_data[7]                            ; uart_debug:u_uart_debug|wr_data_reg[31]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.653 ; uart_debug:u_uart_debug|wr_data_reg[9]                          ; uart_debug:u_uart_debug|wr_data_reg[1]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.921      ;
; 0.654 ; uart_debug:u_uart_debug|byte_data[7]                            ; uart_debug:u_uart_debug|byte_data[6]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.921      ;
; 0.654 ; uart_debug:u_uart_debug|byte_data[2]                            ; uart_debug:u_uart_debug|wr_data_reg[26]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.921      ;
; 0.654 ; uart_debug:u_uart_debug|wr_data_reg[9]                          ; uart_debug:u_uart_debug|rom_wr_data_o[9]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.922      ;
; 0.656 ; uart_debug:u_uart_debug|wr_data_reg[10]                         ; uart_debug:u_uart_debug|rom_wr_data_o[10]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.924      ;
; 0.658 ; uart:u_uart|tx_bit_cnt[0]                                       ; uart:u_uart|tx_bit_cnt[1]                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.925      ;
; 0.659 ; uart_debug:u_uart_debug|wr_data_reg[20]                         ; uart_debug:u_uart_debug|rom_wr_data_o[20]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.926      ;
; 0.665 ; uart_debug:u_uart_debug|byte_data[4]                            ; uart_debug:u_uart_debug|wr_data_reg[28]                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.932      ;
; 0.667 ; uart_debug:u_uart_debug|byte_data[4]                            ; uart_debug:u_uart_debug|byte_data[3]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.934      ;
; 0.667 ; uart_debug:u_uart_debug|wr_data_reg[14]                         ; uart_debug:u_uart_debug|wr_data_reg[6]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.934      ;
; 0.671 ; uart:u_uart|uart_tx_state.TX_BYTE                               ; uart:u_uart|tx_bit_cnt[0]                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.938      ;
; 0.672 ; uart:u_uart|uart_tx_state.TX_BYTE                               ; uart:u_uart|uart_tx_state.END                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.939      ;
; 0.682 ; uart_debug:u_uart_debug|rom_wr_addr_o[16]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[16]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.950      ;
; 0.685 ; uart_debug:u_uart_debug|rom_wr_addr_o[20]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[20]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; uart_debug:u_uart_debug|rom_wr_addr_o[22]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[22]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.686 ; uart_debug:u_uart_debug|rom_wr_addr_o[18]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[18]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.953      ;
; 0.687 ; uart_debug:u_uart_debug|rom_wr_addr_o[23]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[23]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.688 ; uart_debug:u_uart_debug|rom_wr_addr_o[24]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[24]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; uart_debug:u_uart_debug|rom_wr_addr_o[26]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[26]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.689 ; uart_debug:u_uart_debug|rom_wr_addr_o[17]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[17]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; uart_debug:u_uart_debug|rom_wr_addr_o[19]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[19]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; uart_debug:u_uart_debug|rom_wr_addr_o[21]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[21]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; uart_debug:u_uart_debug|rom_wr_addr_o[25]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[25]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; uart_debug:u_uart_debug|rom_wr_addr_o[27]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[27]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.696 ; uart:u_uart|tx_baud_cnt[4]                                      ; uart:u_uart|tx_baud_cnt[4]                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; uart:u_uart|tx_baud_cnt[6]                                      ; uart:u_uart|tx_baud_cnt[6]                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; uart_debug:u_uart_debug|rom_wr_addr_o[14]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[14]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; uart_debug:u_uart_debug|bit_cnt[1]                              ; uart_debug:u_uart_debug|bit_cnt[2]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a8~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[0]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[10]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[11]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[12]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[13]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[14]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[15]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[1]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[28]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[29]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[2]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[30]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[31]                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[3]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[4]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[5]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[6]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[7]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[8]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[9]                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[0]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[1]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[2]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[0]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[1]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[2]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[3]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[4]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[5]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[6]                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[10]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[11]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[12]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[13]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[14]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[15]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[16]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[17]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[18]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[19]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[20]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[21]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[22]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[23]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[24]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[25]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[26]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[27]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[28]                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 1.531 ; 1.636 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -1.121 ; -1.214 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; clk        ; 7.830 ; 8.227 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; clk        ; 7.532 ; 7.915 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.199 ; -8681.625         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1855.499                       ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.199 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.183     ; 9.003      ;
; -8.168 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.178     ; 8.977      ;
; -8.168 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.178     ; 8.977      ;
; -8.130 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.042     ; 9.097      ;
; -8.117 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.063     ; 9.041      ;
; -8.113 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.190     ; 8.910      ;
; -8.113 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.190     ; 8.910      ;
; -8.113 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.190     ; 8.910      ;
; -8.112 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.035     ; 9.086      ;
; -8.111 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.184     ; 8.914      ;
; -8.111 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.184     ; 8.914      ;
; -8.111 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.184     ; 8.914      ;
; -8.111 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.184     ; 8.914      ;
; -8.111 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.184     ; 8.914      ;
; -8.094 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.063     ; 9.018      ;
; -8.094 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.063     ; 9.018      ;
; -8.092 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.191     ; 8.888      ;
; -8.092 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.191     ; 8.888      ;
; -8.092 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 9.057      ;
; -8.087 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.022     ; 9.074      ;
; -8.086 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 9.015      ;
; -8.086 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 9.015      ;
; -8.077 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 9.049      ;
; -8.071 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.169     ; 8.889      ;
; -8.071 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.169     ; 8.889      ;
; -8.071 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.169     ; 8.889      ;
; -8.071 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.169     ; 8.889      ;
; -8.071 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.169     ; 8.889      ;
; -8.063 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 8.992      ;
; -8.063 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 8.992      ;
; -8.063 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 8.992      ;
; -8.063 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 8.992      ;
; -8.061 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.022     ; 9.048      ;
; -8.059 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.028     ; 9.040      ;
; -8.048 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.078      ; 9.135      ;
; -8.038 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; uart:u_uart|rd_data_o[17]                                                                       ; clk          ; clk         ; 1.000        ; -0.013     ; 9.012      ;
; -8.031 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.070     ; 8.948      ;
; -8.031 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.070     ; 8.948      ;
; -8.031 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.070     ; 8.948      ;
; -8.030 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.085      ; 9.124      ;
; -8.029 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.064     ; 8.952      ;
; -8.029 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.064     ; 8.952      ;
; -8.029 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.064     ; 8.952      ;
; -8.029 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.064     ; 8.952      ;
; -8.029 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.064     ; 8.952      ;
; -8.028 ; rom:u_rom|altsyncram:_rom_rtl_1|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0 ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; -0.042     ; 8.995      ;
; -8.025 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.078      ; 9.112      ;
; -8.025 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.078      ; 9.112      ;
; -8.019 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.063     ; 8.943      ;
; -8.017 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[5]                                   ; uart:u_uart|rd_data_o[1]                                                                        ; clk          ; clk         ; 1.000        ; -0.063     ; 8.941      ;
; -8.013 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.090      ; 9.112      ;
; -8.010 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.071     ; 8.926      ;
; -8.010 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.071     ; 8.926      ;
; -8.010 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.076      ; 9.095      ;
; -8.008 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.070     ; 8.925      ;
; -8.008 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.070     ; 8.925      ;
; -8.008 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.070     ; 8.925      ;
; -8.008 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[16]                                                                       ; clk          ; clk         ; 1.000        ; -0.070     ; 8.925      ;
; -8.008 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[30]                                                                       ; clk          ; clk         ; 1.000        ; -0.070     ; 8.925      ;
; -8.008 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[23]                                                                       ; clk          ; clk         ; 1.000        ; -0.070     ; 8.925      ;
; -8.007 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.085      ; 9.101      ;
; -8.007 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.085      ; 9.101      ;
; -8.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.064     ; 8.929      ;
; -8.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.064     ; 8.929      ;
; -8.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.064     ; 8.929      ;
; -8.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.064     ; 8.929      ;
; -8.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.064     ; 8.929      ;
; -8.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[0]                                                                        ; clk          ; clk         ; 1.000        ; -0.064     ; 8.929      ;
; -8.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[31]                                                                       ; clk          ; clk         ; 1.000        ; -0.064     ; 8.929      ;
; -8.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[6]                                                                        ; clk          ; clk         ; 1.000        ; -0.064     ; 8.929      ;
; -8.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[26]                                                                       ; clk          ; clk         ; 1.000        ; -0.064     ; 8.929      ;
; -8.006 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[18]                                                                       ; clk          ; clk         ; 1.000        ; -0.064     ; 8.929      ;
; -7.997 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.927      ;
; -7.997 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.927      ;
; -7.997 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.927      ;
; -7.997 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.927      ;
; -7.997 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.927      ;
; -7.995 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a19~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.083      ; 9.087      ;
; -7.990 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.090      ; 9.089      ;
; -7.990 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.090      ; 9.089      ;
; -7.988 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 8.917      ;
; -7.988 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 8.917      ;
; -7.987 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a1~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.090      ; 9.086      ;
; -7.987 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.071     ; 8.903      ;
; -7.987 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.071     ; 8.903      ;
; -7.987 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.076      ; 9.072      ;
; -7.987 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[10]                                                                       ; clk          ; clk         ; 1.000        ; -0.071     ; 8.903      ;
; -7.987 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[7]                                                                        ; clk          ; clk         ; 1.000        ; -0.071     ; 8.903      ;
; -7.987 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; ram:u_ram|altsyncram:_ram_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 1.000        ; 0.076      ; 9.072      ;
; -7.986 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[5]                                   ; uart:u_uart|rd_data_o[22]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 8.915      ;
; -7.986 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[5]                                   ; uart:u_uart|rd_data_o[14]                                                                       ; clk          ; clk         ; 1.000        ; -0.058     ; 8.915      ;
; -7.985 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[6]                                   ; rom:u_rom|altsyncram:_rom_rtl_0|altsyncram_ilc1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 1.000        ; 0.084      ; 9.078      ;
; -7.974 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.904      ;
; -7.974 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.904      ;
; -7.974 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.904      ;
; -7.974 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[21]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.904      ;
; -7.974 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]                                   ; uart:u_uart|rd_data_o[25]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.904      ;
; -7.974 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[24]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.904      ;
; -7.974 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[19]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.904      ;
; -7.974 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]                                   ; uart:u_uart|rd_data_o[20]                                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 8.904      ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_debug:u_uart_debug|rom_wr_addr_o[2]                        ; uart_debug:u_uart_debug|rom_wr_addr_o[2]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.BEGIN                                 ; uart:u_uart|uart_tx_state.BEGIN                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[0]                                       ; uart:u_uart|tx_bit_cnt[0]                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[1]                                       ; uart:u_uart|tx_bit_cnt[1]                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[2]                                       ; uart:u_uart|tx_bit_cnt[2]                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|tx_bit_cnt[3]                                       ; uart:u_uart|tx_bit_cnt[3]                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.TX_BYTE                               ; uart:u_uart|uart_tx_state.TX_BYTE                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.END                                   ; uart:u_uart|uart_tx_state.END                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:u_uart|uart_tx_state.IDLE                                  ; uart:u_uart|uart_tx_state.IDLE                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                    ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|bit_cnt[1]                              ; uart_debug:u_uart_debug|bit_cnt[1]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|bit_cnt[2]                              ; uart_debug:u_uart_debug|bit_cnt[2]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|bit_cnt[3]                              ; uart_debug:u_uart_debug|bit_cnt[3]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|uart_state.END                          ; uart_debug:u_uart_debug|uart_state.END                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|uart_state.IDLE                         ; uart_debug:u_uart_debug|uart_state.IDLE                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|byte_cnt[0]                             ; uart_debug:u_uart_debug|byte_cnt[0]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|byte_cnt[1]                             ; uart_debug:u_uart_debug|byte_cnt[1]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_debug:u_uart_debug|byte_cnt[2]                             ; uart_debug:u_uart_debug|byte_cnt[2]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:u_uart|uart_tx_data_buf[1]                                 ; uart:u_uart|uart_tx_data_buf[1]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:u_uart|uart_ctrl[1]                                        ; uart:u_uart|uart_ctrl[1]                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:u_uart|tx_data_rd                                          ; uart:u_uart|tx_data_rd                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[0][0]            ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[1][0]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[1]  ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; uart_debug:u_uart_debug|wr_data_reg[0]                          ; uart_debug:u_uart_debug|rom_wr_data_o[0]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]    ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_debug:u_uart_debug|bit_cnt[0]                              ; uart_debug:u_uart_debug|bit_cnt[0]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[1][0]            ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[2][0]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; uart_debug:u_uart_debug|wr_data_reg[4]                          ; uart_debug:u_uart_debug|rom_wr_data_o[4]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; uart_debug:u_uart_debug|wr_data_reg[7]                          ; uart_debug:u_uart_debug|rom_wr_data_o[7]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; uart_debug:u_uart_debug|wr_data_reg[13]                         ; uart_debug:u_uart_debug|rom_wr_data_o[13]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; uart_debug:u_uart_debug|wr_data_reg[12]                         ; uart_debug:u_uart_debug|wr_data_reg[4]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; uart_debug:u_uart_debug|wr_data_reg[6]                          ; uart_debug:u_uart_debug|rom_wr_data_o[6]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; uart_debug:u_uart_debug|byte_data[3]                            ; uart_debug:u_uart_debug|wr_data_reg[27]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; uart_debug:u_uart_debug|wr_data_reg[12]                         ; uart_debug:u_uart_debug|rom_wr_data_o[12]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; uart_debug:u_uart_debug|byte_data[3]                            ; uart_debug:u_uart_debug|byte_data[2]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; uart_debug:u_uart_debug|wr_data_reg[29]                         ; uart_debug:u_uart_debug|wr_data_reg[21]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; uart_debug:u_uart_debug|wr_data_reg[15]                         ; uart_debug:u_uart_debug|wr_data_reg[7]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart_debug:u_uart_debug|wr_data_reg[23]                         ; uart_debug:u_uart_debug|rom_wr_data_o[23]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; uart_debug:u_uart_debug|wr_data_reg[23]                         ; uart_debug:u_uart_debug|wr_data_reg[15]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; uart_debug:u_uart_debug|wr_data_reg[15]                         ; uart_debug:u_uart_debug|rom_wr_data_o[15]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; uart_debug:u_uart_debug|wr_data_reg[13]                         ; uart_debug:u_uart_debug|wr_data_reg[5]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; uart_debug:u_uart_debug|wr_data_reg[29]                         ; uart_debug:u_uart_debug|rom_wr_data_o[29]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.202 ; uart_debug:u_uart_debug|uart_state.END                          ; uart_debug:u_uart_debug|uart_state.IDLE                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; uart_debug:u_uart_debug|byte_data[5]                            ; uart_debug:u_uart_debug|byte_data[4]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; uart_debug:u_uart_debug|wr_data_reg[19]                         ; uart_debug:u_uart_debug|wr_data_reg[11]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; uart_debug:u_uart_debug|wr_data_reg[16]                         ; uart_debug:u_uart_debug|wr_data_reg[8]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; uart_debug:u_uart_debug|wr_data_reg[21]                         ; uart_debug:u_uart_debug|wr_data_reg[13]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; uart_debug:u_uart_debug|byte_data[6]                            ; uart_debug:u_uart_debug|byte_data[5]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; uart_debug:u_uart_debug|wr_data_reg[18]                         ; uart_debug:u_uart_debug|wr_data_reg[10]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; uart_debug:u_uart_debug|wr_data_reg[17]                         ; uart_debug:u_uart_debug|wr_data_reg[9]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; uart_debug:u_uart_debug|uart_state.IDLE                         ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; uart:u_uart|uart_tx_state.END                                   ; uart:u_uart|uart_tx_state.IDLE                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.331      ;
; 0.212 ; uart:u_uart|uart_tx_state.IDLE                                  ; uart:u_uart|uart_tx_state.BEGIN                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.333      ;
; 0.215 ; uart:u_uart|uart_tx_state.END                                   ; uart:u_uart|uart_tx                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.336      ;
; 0.262 ; RISCV:u_RISCV|IF_UNIT:INST_IF_UNIT|if_id:u_if_id|ins_addr_o[23] ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[23] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.384      ;
; 0.263 ; uart:u_uart|uart_tx_state.BEGIN                                 ; uart:u_uart|uart_tx_state.TX_BYTE                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; uart:u_uart|tx_baud_cnt[12]                                     ; uart:u_uart|tx_baud_cnt[12]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.264 ; uart_debug:u_uart_debug|wr_data_reg[11]                         ; uart_debug:u_uart_debug|rom_wr_data_o[11]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; uart_debug:u_uart_debug|byte_data[1]                            ; uart_debug:u_uart_debug|wr_data_reg[25]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.265 ; uart_debug:u_uart_debug|byte_data[1]                            ; uart_debug:u_uart_debug|byte_data[0]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; uart_debug:u_uart_debug|wr_data_reg[11]                         ; uart_debug:u_uart_debug|wr_data_reg[3]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.267 ; uart_debug:u_uart_debug|wr_data_reg[5]                          ; uart_debug:u_uart_debug|rom_wr_data_o[5]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.270 ; uart_debug:u_uart_debug|byte_data[2]                            ; uart_debug:u_uart_debug|byte_data[1]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; uart_debug:u_uart_debug|byte_data[7]                            ; uart_debug:u_uart_debug|wr_data_reg[31]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; uart_debug:u_uart_debug|wr_data_reg[31]                         ; uart_debug:u_uart_debug|rom_wr_data_o[31]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; uart_debug:u_uart_debug|byte_data[7]                            ; uart_debug:u_uart_debug|byte_data[6]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.271 ; uart_debug:u_uart_debug|byte_data[2]                            ; uart_debug:u_uart_debug|wr_data_reg[26]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.271 ; uart_debug:u_uart_debug|wr_data_reg[10]                         ; uart_debug:u_uart_debug|wr_data_reg[2]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; uart_debug:u_uart_debug|wr_data_reg[9]                          ; uart_debug:u_uart_debug|wr_data_reg[1]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; uart_debug:u_uart_debug|wr_data_reg[9]                          ; uart_debug:u_uart_debug|rom_wr_data_o[9]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[2][0]            ; uart:u_uart|delay_buffer:u_delay_buffer|buffer[3][0]            ; clk          ; clk         ; 0.000        ; 0.030      ; 0.388      ;
; 0.274 ; uart_debug:u_uart_debug|bit_cnt[0]                              ; uart_debug:u_uart_debug|bit_cnt[2]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.275 ; uart_debug:u_uart_debug|wr_data_reg[10]                         ; uart_debug:u_uart_debug|rom_wr_data_o[10]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.395      ;
; 0.277 ; uart_debug:u_uart_debug|wr_data_reg[28]                         ; uart_debug:u_uart_debug|rom_wr_data_o[28]                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.396      ;
; 0.278 ; uart_debug:u_uart_debug|byte_data[4]                            ; uart_debug:u_uart_debug|byte_data[3]                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.278 ; uart_debug:u_uart_debug|wr_data_reg[14]                         ; uart_debug:u_uart_debug|wr_data_reg[6]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; uart:u_uart|tx_bit_cnt[0]                                       ; uart:u_uart|tx_bit_cnt[1]                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.280 ; uart_debug:u_uart_debug|wr_data_reg[20]                         ; uart_debug:u_uart_debug|rom_wr_data_o[20]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.283 ; uart_debug:u_uart_debug|byte_data[4]                            ; uart_debug:u_uart_debug|wr_data_reg[28]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.403      ;
; 0.288 ; uart:u_uart|uart_tx_state.TX_BYTE                               ; uart:u_uart|tx_bit_cnt[0]                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.409      ;
; 0.288 ; uart:u_uart|uart_tx_state.TX_BYTE                               ; uart:u_uart|uart_tx_state.END                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.409      ;
; 0.292 ; uart_debug:u_uart_debug|rom_wr_addr_o[16]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[16]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]    ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; uart_debug:u_uart_debug|rom_wr_addr_o[20]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[20]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; uart_debug:u_uart_debug|rom_wr_addr_o[17]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[17]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; uart_debug:u_uart_debug|rom_wr_addr_o[18]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[18]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; uart_debug:u_uart_debug|rom_wr_addr_o[22]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[22]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; uart_debug:u_uart_debug|rom_wr_addr_o[19]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[19]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; uart_debug:u_uart_debug|rom_wr_addr_o[23]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[23]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; uart_debug:u_uart_debug|rom_wr_addr_o[24]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[24]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; uart_debug:u_uart_debug|rom_wr_addr_o[26]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[26]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; uart_debug:u_uart_debug|rom_wr_addr_o[21]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[21]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; uart_debug:u_uart_debug|rom_wr_addr_o[25]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[25]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; uart_debug:u_uart_debug|rom_wr_addr_o[27]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[27]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; uart_debug:u_uart_debug|uart_state.BEGIN                        ; uart_debug:u_uart_debug|uart_state.SEND_BYTE                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; uart:u_uart|tx_baud_cnt[4]                                      ; uart:u_uart|tx_baud_cnt[4]                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart:u_uart|tx_baud_cnt[6]                                      ; uart:u_uart|tx_baud_cnt[6]                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart:u_uart|tx_baud_cnt[2]                                      ; uart:u_uart|tx_baud_cnt[2]                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; uart_debug:u_uart_debug|rom_wr_addr_o[14]                       ; uart_debug:u_uart_debug|rom_wr_addr_o[14]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[28]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[29]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[30]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[31]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|EX_UNIT:INST_EX_UNIT|mem_rd_addr[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct3_o[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|funct7_o[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[26]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[27]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[28]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[29]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[30]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[31]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|imm_o[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|ins_addr_o[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RISCV:u_RISCV|ID_UNIT:INST_ID_UNIT|id_ex:u_id_ex|opcode_o[4]    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 0.829 ; 1.399 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -0.631 ; -1.186 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; clk        ; 4.262 ; 4.081 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; clk        ; 4.117 ; 3.942 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -20.161    ; 0.186 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -20.161    ; 0.186 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -21866.052 ; 0.0   ; 0.0      ; 0.0     ; -2651.834           ;
;  clk             ; -21866.052 ; 0.000 ; N/A      ; N/A     ; -2651.834           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 1.773 ; 2.009 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -0.631 ; -1.186 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; clk        ; 8.687 ; 8.892 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_tx   ; clk        ; 4.117 ; 3.942 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio_pins[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; gpio_pins[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 501659415 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 501659415 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 483   ; 483  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Jul 12 20:58:19 2023
Info: Command: quartus_sta cpu_prj -c cpu_prj
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_prj.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -20.161
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -20.161    -21866.052 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.452         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -2651.834 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -18.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.753    -20588.003 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.401         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -2651.834 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.199
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.199     -8681.625 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1855.499 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4778 megabytes
    Info: Processing ended: Wed Jul 12 20:58:21 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:04


