[Inputs]
clk
rst
in1
in2
[Outputs]
out1
out2
[BiDir]
[ATTRIBUTES]
VeriModel maquina_programada

