module Phy_inst_rx_cdr_refclk0_bfm_ip (
		output wire [0:0] sig_clk  // conduit.clk
	);
endmodule

