'''总线周期'''指[[CPU|CPU]]通过总线和存储器或I/O接口进行一次数据传输所需要的时间。通常为四个或更多时钟周期组成。

总线周期=T1+T2+T3+【n*Tw】+T4

* T1：输出存储器地址或I/O地址
* T2：输出控制信号
* T3和Tw（time wait，自己蒙的）：总线持续操作，并检测READY来决定是否延长时序
* T4：完成数据传输

总线周期与总线上连接的设备密切相关。一般情况下，传统总线，通常为同步总线，其总线周期取决于最慢的设备<ref>袁春风《计算机组成与体系结构 第二版》，清华大学出版社</ref>。对于异步总线而言，总线周期往往是可变的<ref>{{Cite web |url=http://218.5.241.24:8018/C35/Course/ZCYL-HB/WLKJ/jy/Chap07/Images/%E5%BC%82%E6%AD%A5%E6%80%BB%E7%BA%BF%E5%86%99%E6%93%8D%E4%BD%9C%E6%97%B6%E5%BA%8F.swf |title=存档副本 |access-date=2018-11-01 |archive-url=https://web.archive.org/web/20181105012128/http://218.5.241.24:8018/C35/Course/ZCYL-HB/WLKJ/jy/Chap07/Images/%E5%BC%82%E6%AD%A5%E6%80%BB%E7%BA%BF%E5%86%99%E6%93%8D%E4%BD%9C%E6%97%B6%E5%BA%8F.swf |archive-date=2018-11-05 |dead-url=yes }}</ref>，其有非互锁、半互锁和互锁这三种实现方式。由于周期可变，在设备的速度差异较大时，能取得较高的效率。

[[Category:電腦架構|Category:電腦架構]]