[Inputs]
clk
[Outputs]
clk_out
[BiDir]
[ATTRIBUTES]
VeriModel clock_divider

