 2
低功率可測性設計整合流程之研究 
“Integration of Low-Power Design-for-Testability Methods” 
計畫編號：NSC99－2221－E－033－063－ 
執行期間：99 年 8 月 1 日 至 100 年 7 月 31 日 
主持人：梁新聰 中原大學電子工程學系助理教授
一、 中文摘要 
此計畫目標在整合低功率測試設計之流程，
包括快速產生測試圖樣之平行圖樣產生程式、配
合所得圖樣之決定性圖樣產生電路、以及使用低
功率方式進行測試之可測性設計。我們因應現有
電腦及工作站經常具有多核心之特性，設計一個
使用多執行緒進行平行處理產生測試圖樣之程
式，加速產生所需之測試圖樣。針對這些決定性
之測試圖樣，我們設計以 LFSR 及 Phasor 組合之
電路，盡可能產生所有之測試圖樣。將這些電路
用於測試電路時，為使受測電路不會過熱，我們
亦設計多段掃瞄串於待測電路中，這些掃瞄串之
正反器分群方式，是分析所尋找之測試圖樣，使
發生最少的功率消耗。在電路設計上，同時會在
掃瞄串回送信號至原電路處，加上部份控制閘，
盡可能減少測試時不必要之電路信號變化，達成
低功率之測試設計。這些研究皆陸續發表於一些
會議中，將來會持續改進方法及加強功效。 
關鍵詞：低功率測試, 平行測試圖樣產生, 多執行
緒, 多段掃瞄串測試電路 
二、 英文摘要 
This project targets on integrating the methods 
for low-power testing. It includes a parallel test 
generator using multiple threads, a deterministic 
pattern generator, and an integrated structure of 
low-power designs for testability. Because multiple 
cores or threads in CPU are common nowadays, we 
design a program of using multiple threads to speed 
up the process of test generation. For the generated 
test pairs, we design a generator circuit with a LFSR 
and Phasor circuit to produce these deterministic 
patterns as much as possible. To reduce the power 
during test, we design a circuit with multiple scan 
chains. Grouping some flip-flops in one chain is 
based on the analysis of test patterns for low-power 
testing. We also design blocking gates on the outputs 
of scanned flip-flops to reduce switching effects 
during test. We have presented the studies in some 
conferences and will continue improve the complete 
project in the future. 
Keywords: low-power test, parallel test generation, 
multiple threads, multiple scan chain design 
三、 計畫的緣由與目的 
使用低功率方式進行積體電路的測試，已是
多年來的研究課題，包括尋找低功率的測試圖
樣，改變電路成配合低功率測試之可測性設計，
以及使用內建自我測試電路進行低功率測試等，
皆屬於此方面的議題。在此年度的計畫，我們亦
將過去已開發的低功率可測性設計方法加以整
合，並研究出新型的平行測試圖樣產生方法，加
速尋找測試圖樣，建立一個更為完整的低功率可
測性設計流程。 
隨著積體電路尺寸及複雜度不斷地增加，產
生測試圖樣的時間也越來越長，由於當今的電腦
及工作站，硬體方面已發展為多核心(multi-core)
處理器，使用多執行緒，以平行方式進行測試圖
樣的產生，明顯地可以達到電腦環境的最佳使
用，同時又可以在較短時間內完成測試圖樣產生
及相關的工作。 
要將所尋得之測試圖樣送入電路進行測試，
我們可以採用掃瞄串設計，或是設計內建自我測
試電路產生這些圖樣。為了達成低功率的方式進
行測試，一方面我們須要準備低功率測試圖樣，
另一方面也在硬體上設計能配合進行低功率測試
之掃瞄串電路，包括使用封阻閘、部份掃瞄電路、
全域的資料，免於發生競爭狀態的問題，或是發
生兩個執行緒同時取得相同障礙的情形。(2) 為步
驟一所選取的障礙產生測試圖樣，如果障礙被判
斷成Undetected，或是超過我們所給定之時間限制
而被Abort時，須以同步方式在全域障礙列表中將
此障礙的狀態設定為Undetected/Abort之狀態。(3) 
將所產生的測試圖樣存放至全域圖樣列表中，以
供即將執行障礙模擬之執行緒使用。 
 4
 
圖三.子執行緒之流程 
子執行緒的第二部分，係當全域圖樣列表中
有新產生的測試圖樣，執行緒將選擇執行障礙模
擬之動作。此部分可分成四個步驟：(1) 從全域圖
樣列表中取一組新產生的測試圖樣，此步驟也必
須進行保護資料的同步機制，確保全域資料的正
確。(2) 各執行緒準備自己所屬的本地障礙列表，
以便獨立進行障礙模擬。因全域圖樣列表除了存
放測試圖樣資訊外，也記錄著各圖樣之原定目標
障礙，所以首先將步驟一所選取測試圖樣之原定
目標障礙，找出其在全域障礙列表中的位置，然
後將此位置及以下之所有障礙，複製成本地障礙
列表，其中不包括已被判斷為可測得(Detected)的
障礙。(3) 進行障礙模擬，記錄可被此測試圖樣所
測得之障礙。(4) 使用步驟三所記錄之障礙，進行
全域障礙列表之更新，此步驟也須加入Mutex栓鎖
同步機制，避免全域障礙列表發生錯誤。 
在此研究中，我們採用ISCAS89標準電路中五
個較大的電路進行實驗。工作平台為Red Hat 
Enterprise Linux AS release 5 ，CPU為Intel® Xeon® 
E5530 2.4GHz X2，此CPU具有Intel®超執行緒技
術(Hyper-Threading, HT)，每顆CPU有4核心，可
運行8個執行緒，整體等效核心數為16，記憶體為
24GB。應用程式介面採用POSIX Threads，其為
UNIX/LINUX 下用來產生以及控制執行緒的函
式庫。我們使用1至16個執行緒的各種方式，實驗
所設計ATPG可達成之加速度，圖四為結果，橫軸
為採用之執行緒數量，縱軸為可達成之加速度。
隨著使用執行緒數之增加，大部份電路執行ATPG
之速度可以增加，雖然與理想之線性增加有段距
離，仍是相當不錯的結果。 
 
圖四.使用各種執行緒數量所得之加速度 
4.2 決定性測試圖樣之 BIST 電路 
針對前面以平行加速方式所得之測試圖樣，
我們設計一個 BIST 電路，可以產生這些決定性測
試圖樣，方法係使用 LFSR 及由預定圖樣決定之
相位位移器電路(Phase Shifter)，組合成 BIST 電
路，如此可在非常少的時脈下產生預定之圖樣。 
LFSR 內每個正反器的輸出，會產生相同的循
環信號序列，我們稱為 M-sequence，而相位位移
器是選擇 LFSR 的一些正反器輸出，接至 XOR，
產生同樣循環但不同起始的 M-sequence。我們將
預定圖樣排列好順序，使每一欄信號皆表現成
M-sequence 的一部份，即可達成使用 LFSR 及相
位位移器產生預定圖樣之目的。圖五為一個所設
計之範例電路，使用五個正反器，每個正反器內
所寫的數值為其之初始狀態值。 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/18
國科會補助計畫
計畫名稱: 低功率可測性設計整合流程之研究
計畫主持人: 梁新聰
計畫編號: 99-2221-E-033-063- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
