# Chapter 4 목표
- 논리식을 합곱형(SOP) 표현으로 변환한다.
- 합곱형 표현을 가장 간단한 형태로 줄이기 위한 단계를 수행한다.
- 논리 회로를 간소화하고 설계하기 위해 부울 대수와 카르노 맵(Karnaugh map)을 도구로 사용한다.
- 배타적 OR(Exclusive-OR) 및 배타적 NOR(Exclusive-NOR) 회로의 동작을 설명한다.
- 진리표 없이 간단한 논리 회로를 설계한다.
- 인에이블(Enable) 회로를 구현하는 방법을 설명한다.
- TTL 및 CMOS 디지털 IC의 기본 특성을 설명한다.
- 디지털 시스템의 기본 문제 해결 규칙을 사용한다.
- 조합 논리 회로의 오작동 원인을 관찰된 결과로부터 추론한다.
- 프로그래머블 논리 장치(PLD)의 기본 개념을 설명한다.
- 간단한 조합 논리 기능을 수행하도록 PLD를 프로그래밍하는 데 필요한 단계를 설명한다.
- 계층적 설계 방법을 설명한다.
- 단일 비트, 비트 배열 및 숫자 값 변수에 적합한 데이터 유형을 식별한다.

# 4-1 합곱형(SOP) 표현
- 합곱형(SOP) 표현은 둘 이상의 AND 항이 OR로 결합된 형태로 나타난다.
![[Pasted image 20240926135143.png]]
- 곱합형(POS) 표현은 둘 이상의 OR 항(합)이 AND로 결합된 형태로 구성된다. 
![[Pasted image 20240926135215.png]]
# 4-2 회로 단순화
![[Pasted image 20241012231113.png]]
논리 회로는 부울 대수와 카르노 맵을 사용하여 간소화할 수 있다.
# 4-3 대수적 간소화
- 드모르간 법칙(DeMorgan's Theorems)을 적용하고 항을 곱하여 표현을 SOP 형태로 변환한다.
- SOP 형태에서 공통 항을 확인한다.
- 가능한 경우 인수를 분리하여 하나 이상의 항을 제거해야 한다.
![[Pasted image 20241012231405.png]]
먼저 출력에 대한 표현식을 결정합니다. 표현식이 결정되면, 드모르간의 정리를 사용하여 큰 인버터 기호를 분해하고 모든 항을 곱합니다.

![[Pasted image 20241012231455.png|300]]

인수 분해 - 위의 첫 번째 및 세 번째 항은 AC를 공통으로 가지고 있으며, 이를 인수로 분해할 수 있습니다.
![[Pasted image 20241012231833.png|150]]
![[Pasted image 20241012231839.png|150]]
# 4-4 조합 논리 회로 설계
- 논리 설계 문제를 해결하려면:
    1. 문제를 해석하고 진리표를 작성한다.
    2. 출력이 1인 경우에 대해 각각 AND(곱) 항을 작성한다.
    3. 이 항들을 SOP(합곱형) 형태로 결합한다.
    4. 가능하다면 출력식을 간소화한다.
    5. 최종적으로 간소화된 식에 맞는 회로를 구현한다.

- AND 게이트는 특정 입력 조건 세트에 대해 HIGH 출력을 생성하는 데 사용될 수 있다. 
![[Pasted image 20241012232137.png|400]]
- 1 출력이 되어야 하는 각 입력 조건 세트는 개별 AND 게이트로 구현된다. 
- AND 출력들은 OR 게이트로 결합되어 최종 출력을 만든다.
![[Pasted image 20241012232246.png|400]]
- 3입력 회로의 진리표:
    - 출력이 1인 경우에 대한 AND 항들
![[Pasted image 20241012232350.png|200]]
- A, B, C 세 가지 입력을 가진 논리 회로를 설계하라. 출력은 입력의 과반수가 HIGH일 때만 HIGH가 된다.
![[Pasted image 20241012232455.png|200]]
- 진리표를 작성하고, 출력이 1인 경우의 AND 항들을 식으로 표현.
- 간소화된 출력 표현: 인수 분해 후 회로 구현.
![[Pasted image 20241012232624.png|400]]
- 식이 SOP 형태이므로, 회로는 AND 게이트들의 그룹이 하나의 OR 게이트에 연결된 형태이다.
# 4-5 카르노 맵(Karnaugh Map) 방법
- 논리 방정식이나 진리표를 간소화하는 그래픽적 방법, 흔히 K 맵이라고 불린다.
- 이론적으로는 어떤 입력 변수 수에 대해서도 사용할 수 있지만, 실제로는 5~6개의 변수에 제한된다.
---
- 진리표의 값을 K 맵에 배치한다. 여기에서는 2변수 맵이 나타나 있다.
![[Pasted image 20241012232702.png|500]]
---
- 4변수 K-맵: 인접한 K 맵 사각형은 수평 및 수직으로 오직 하나의 변수만 다르다.
- 인접한 카르노 맵의 사각형은 가로와 세로로 오직 하나의 변수만 다릅니다. SOP 표현식은 1을 포함하는 모든 사각형을 OR 연산으로 결합하여 얻을 수 있습니다.
![[Pasted image 20241012233424.png|500]]
- 2, 4, 8개의 인접 그룹으로 1을 묶으면 추가 간소화가 이루어진다.
![[Pasted image 20241012233528.png|500]]
- 가능한 최대 크기의 그룹을 묶은 후, 공통 항들만 최종 표현식에 포함된다.
    - 묶음은 위, 아래, 좌우를 넘나들어 연결될 수 있다.
- K 맵 간소화 과정:
    1. K 맵을 작성하고 진리표에 따라 1을 배치한다.
    2. 다른 1과 인접하지 않은 1들을 묶는다.
    3. 쌍으로 된 1들을 묶는다.
    4. 이미 묶인 경우라도 8개의 1을 포함하는 그룹으로 묶는다.
    5. 아직 묶이지 않은 1이 하나 이상 있는 4개의 1을 포함하는 그룹을 묶는다.
    6. 아직 묶이지 않은 1을 포함시키기 위해 필요한 쌍을 묶는다.
    7. 각 묶음에서 생성된 항들의 OR 합을 형성한다.
# 4-6 배타적 OR(XOR) 및 배타적 NOR(XNOR) 회로
![[Pasted image 20241012233758.png|400]]
- **배타적 OR(XOR)**은 두 입력이 서로 반대일 때 HIGH 출력을 생성한다.**
    - 이 회로는 두 입력이 서로 반대일 때 HIGH 출력을 생성한다.
    - 전통적인 XOR 게이트 심볼.
    - XOR 게이트는 두 입력을 결합하여 x=AB+A‾Bx = AB + \overline{A}Bx=AB+AB가 되도록 한다.
    - XOR 출력식을 간단히 나타내는 방법: x=A⊕Bx = A \oplus Bx=A⊕B, 여기서 ⊕\oplus⊕ 기호는 XOR 연산을 나타낸다.
    - 출력은 두 입력이 서로 다른 레벨일 때만 HIGH가 된다.
    - **Quad XOR 칩**은 네 개의 XOR 게이트를 포함하고 있다:
        - 74LS86 (TTL 패밀리)
        - 74C86 (CMOS 패밀리)
        - 74HC86 (고속 CMOS)
- **배타적 NOR(XNOR)**은 두 입력이 같은 레벨일 때 HIGH 출력을 생성한다.
    
    - XOR과 XNOR의 출력은 반대이다.
    - 배타적 NOR 회로와 진리표.
    - 출력식: x=AB+A‾B‾x = \overline{AB + \overline{A}B}x=AB+AB​
    - XNOR은 두 입력이 같은 레벨일 때 HIGH 출력을 생성한다.
    - 전통적인 XNOR 게이트 심볼.
    - XNOR 출력식을 간단히 나타내는 방법: x=A⊕B‾x = \overline{A \oplus B}x=A⊕B​, 이는 XOR 연산의 반대를 의미한다.
    - 출력은 두 입력이 같은 레벨일 때만 HIGH가 된다.
    - **Quad XNOR 칩**은 네 개의 XNOR 게이트를 포함하고 있다:
        - 74LS266 (TTL 패밀리)
        - 74C266 (CMOS 패밀리)
        - 74HC266 (고속 CMOS)
    - 2비트 이진수의 동등성을 검출하는 진리표와 회로.
    - XNOR 게이트가 회로 구현을 간소화하는 방법.
# 4-7 패리티 생성기 및 검사기

- XOR과 XNOR 게이트는 패리티 생성 및 검사 회로에서 유용하다.
# 4-8 인에이블/디스에이블 회로

- 인에이블/디스에이블 회로가 필요한 상황은 디지털 회로 설계에서 자주 발생한다.
    
    - 회로가 인에이블되면 입력 신호가 출력으로 전달될 수 있다.
    - 회로가 디스에이블되면 입력 신호가 출력으로 전달되지 않는다.
- 제어 입력 B와 C가 둘 다 HIGH일 때만 신호가 출력으로 전달되는 논리 회로.
    
    - 그렇지 않으면 출력은 LOW로 유지된다.
- 제어 입력 중 하나만 HIGH일 때 신호를 출력으로 전달하는 논리 회로.
    
    - 그렇지 않으면 출력은 HIGH로 유지된다.
- 입력 신호 A, 제어 입력 B, 출력 X 및 Y를 가진 논리 회로는 다음과 같이 동작한다:
    
    - B = 1일 때, 출력 X는 입력 A를 따르고, 출력 Y는 0이 된다.
    - B = 0일 때, 출력 X는 0이 되고, 출력 Y는 입력 A를 따른다.

# 4-9 디지털 IC의 기본 특성
• IC “칩”은 기판이라고 불리는 반도체 재료 위에 저항기, 다이오드, 트랜지스터로 구성됩니다. 디지털 IC는 일반적으로 기판 위의 논리 게이트 수에 따라 복잡도로 분류됩니다.
• 듀얼 인라인 패키지(DIP)는 두 개의 병렬 핀 행을 포함합니다. DIP는 아마도 구형 디지털 장비에서 가장 흔한 디지털 IC 패키지일 것입니다. 핀은 식별용 노치나 점이 있는 끝에서부터 시계 반대 방향으로 번호가 매겨집니다.
• 실제 실리콘 칩은 DIP보다 훨씬 작습니다. 보통 약 0.05인치 정사각형입니다. 실리콘 칩은 매우 가는 (1밀) 와이어로 DIP 핀에 연결됩니다.
• PLCC(Plastic Leaded Chip Carrier)는 현대 디지털 회로에서 흔히 볼 수 있는 패키지 중 하나입니다. 이 유형은 IC 아래로 말려 들어가는 J자형 리드를 사용합니다.
  
IC는 또한 회로에서 사용되는 구성 요소의 유형에 따라 분류됩니다.
• 양극성 IC는 NPN 및 PNP 트랜지스터를 사용합니다 -> TTL
• 단극성 IC는 FET 트랜지스터를 사용합니다 -> CMOS
트랜지스터-트랜지스터 로직(TTL) 패밀리는 다음과 같은 서브 패밀리로 구성됩니다.
• TTL 장치 간의 차이는 전력 소모 및 스위칭 속도와 같은 전기적 특성에 국한됩니다. 핀 배치와 논리 연산은 동일합니다.

상보성 금속 산화막 반도체(CMOS) 패밀리는 여러 시리즈로 구성됩니다.
• CMOS 장치는 TTL 장치와 동일한 기능을 수행하지만 반드시 핀 호환성은 아닙니다.
• 연결되지 않은 입력은 부유(floating) 상태라고 합니다.
• 부유하는 TTL 입력은 논리 1처럼 동작합니다. 전압 측정은 불확정적으로 보일 수 있지만 장치는 부유 입력에 1이 있는 것처럼 동작합니다.
• 부유하는 CMOS 입력은 과열과 장치 손상을 초래할 수 있습니다. 일부 IC는 보호 회로가 내장되어 있습니다.
• 가장 좋은 방법은 모든 사용하지 않는 입력을 고정하는 것입니다.
• 높거나 낮게 고정.
• 불확정 범위의 전압은 예측할 수 없는 결과를 초래하므로 피해야 합니다.
• 연결 다이어그램은 모든 전기적 연결, 핀 번호, IC 번호, 구성 요소 값, 신호 이름 및 전원 공급 전압을 보여줍니다.
• 이 회로는 두 개의 다른 IC에서 논리 게이트를 사용합니다. 각 게이트 입력 및 출력 핀 번호는 회로의 어느 지점을 쉽게 참조할 수 있도록 다이어그램에 표시됩니다.
• 각 IC의 전원/접지 연결이 표시됩니다.
• Quartus II 회로도 캡처를 사용한 논리 다이어그램.
# 4-10 디지털 시스템 문제 해결
• 결함(고장)이 있는 디지털 회로 또는 시스템을 고치는 기본 단계는 다음과 같습니다:
• 결함 탐지: 예상되는 동작과의 차이를 결정합니다
• 결함 격리: 결함을 격리하기 위해 테스트 및 측정을 수행합니다.
• 결함 수정: 결함을 수리합니다

기본적인 문제 해결 도구는 논리 프로브, 오실로스코프 및 논리 펄서입니다
• 논리 프로브는 핀에 접촉했을 때 신호의 존재 유무를 나타냅니다.
# 4-11 디지털 IC 내부 결함
• 가장 흔한 내부 고장은 다음과 같습니다:
• 내부 회로의 오작동:
• 입력에 제대로 응답하지 않는 출력
• 예측 불가능한 출력
• 입력 또는 출력이 접지 또는 VCC에 단락됨:
• 입력이 LOW 또는 HIGH 상태에 고정됩니다.
• 입력 또는 출력의 단선:
• 열린 출력은 부유 상태를 나타냅니다.
• TTL의 부유 입력은 HIGH 출력을 초래합니다.
• CMOS 장치의 부유 입력은 불규칙하거나 파괴적인 출력을 초래합니다.
• 두 핀 간의 단락(접지 또는 VCC 이외의 경우):
• 해당 핀의 신호는 항상 동일합니다.
이 두 가지 유형의 고장은 단락된 핀에서 입력 신호가 동일한 상태로 유지되도록 합니다.
• 왼쪽: IC 입력이 내부적으로 접지에 단락됨.
• 오른쪽: IC 입력이 내부적으로 공급 전압에 단락됨.
이 두 가지 유형의 고장은 IC 입력의 신호에 영향을 미치지 않습니다.
• 왼쪽: IC 출력이 내부적으로 접지에 단락됨.
• 오른쪽: IC 출력이 내부적으로 공급 전압에 단락됨.

내부적으로 열린 입력이 있는 IC는 해당 입력 핀에 적용된 신호에 응답하지 않습니다.
내부적으로 열린 출력은 해당 출력 핀에서 예측 불가능한 전압을 생성합니다.
IC의 두 핀 간 내부 단락은 해당 핀의 논리 신호가 항상 동일하도록 강제합니다.
두 입력 핀이 내부적으로 단락되면 이 핀을 구동하는 신호는 동일하게 강제되며, 일반적으로 세 가지 서로 다른 수준의 신호가 발생합니다.
# 4-12 외부 결함
• 열린 신호선: 신호가 포인트 간 이동을 방해합니다. 원인은 다음과 같습니다:
• 끊어진 와이어.
• 불량한 연결(납땜 또는 와이어 랩).
• PCB 트레이스의 절단 또는 균열.
• 휜 또는 부러진 IC 핀.
• 불량한 IC 소켓.
• 이러한 유형의 결함은 육안으로 감지할 수 있으며, 문제의 포인트 간 저항계를 사용하여 확인할 수 있습니다
회로에서 가장 가능한 결함은 무엇입니까?
• NOR 게이트 출력의 불확정 수준은 아마도 2번 핀의 불확정 입력 때문일 것입니다.
• Z1-6에서 LOW가 있기 때문에 이 LOW는 Z2-2에서도 있어야 합니다.
• Z1-6과 Z2-2 사이의 개방 회로.
단락된 신호선: 동일한 신호가 두 개 이상의 핀에 나타나며 VCC 또는 접지에도 단락될 수 있습니다. 원인은 다음과 같습니다:
• 부주의한 배선.
• 납땜 다리.
• 불완전한 에칭.
• 이러한 유형의 결함은 육안으로 감지할 수 있으며, 문제의 포인트 간 저항계를 사용하여 확인할 수 있습니다.
불량한 전원 공급 장치: IC가 작동하지 않거나 불규칙하게 작동합니다.
• 내부 결함으로 인해 규제가 손실되거나 회로가 너무 많은 전류를 소모할 수 있습니다.
• 전원 공급 장치가 지정된 범위의 전압을 제공하고 제대로 접지되었는지 확인합니다.
• 오실로스코프를 사용하여 AC 리플이 없는지 확인하고 DC 전압이 규제된 상태를 유지하는지 확인합니다
• 일부 IC는 전원 변동에 더 잘 견디며 정상적으로 작동할 수 있지만, 다른 IC는 그렇지 않을 수 있습니다.
• 잘못 작동하는 것처럼 보이는 각 IC의 전원 및 접지 수준을 확인합니다.
출력 로딩: IC 출력에 너무 많은 입력을 연결하여 출력 전류 용량을 초과하는 경우 발생합니다.
• 출력 전압이 불확정 범위로 떨어집니다
• 이를 출력 신호의 로딩이라고 합니다.
• 보통 설계 불량 또는 잘못된 연결의 결과입니다
# 4-13 프로토타입 회로 문제 해결
• 설계를 프로토타입하기 전에 검증하여 결함 있는 설계로 회로를 구축하면서 겪는 좌절을 피하십시오.
• 가능한 많은 결함 위치를 제거합니다.
• 결함 시나리오 #1: U1B의 5번 핀이 A가 아닌 실제로 A에 연결되어 있습니다. (212페이지)
• 문제를 격리하기 위한 문제 해결 단계
# 4-14 프로그래머블 논리 장치 (PLD)
• 프로그래머블 논리 장치의 개념은 간단합니다. 하나의 IC에 많은 논리 게이트가 포함됩니다.
• 이러한 게이트의 상호 연결을 전자적으로 제어합니다.
• PLD는 설계 과정을 자동화할 수 있게 합니다. 설계자는 입력, 출력 및 논리적 관계를 식별합니다.
• PLD는 정의된 논리 회로를 형성하도록 전자적으로 구성됩니다.
• PLD는 종종 프로그래머블 배열이라고 불리는 스위치 매트릭스를 사용합니다. 어떤 교차점이 연결되고 연결되지 않는지를 결정함으로써, 우리는 입력이 배열의 출력과 연결되는 방식을 “프로그래밍”할 수 있습니다
• 시스템 외부 프로그래밍에서는 PLD를 프로그래머에 놓고 PC에 연결합니다
• PC 소프트웨어는 정보를 변환하고 로드합니다.
• 시스템 내 프로그래밍은 IC가 시스템에 남아 있는 동안 “포털” 핀에 직접 연결하여 수행됩니다.
• 인터페이스 케이블이 PLD를 소프트웨어를 실행하는 PC에 연결하여 장치를 로드합니다.
• 논리 회로는 회로도, 논리 방정식, 진리표 및 HDL을 사용하여 설명할 수 있습니다.
• PLD 개발 소프트웨어는 이러한 설명 중 어느 것이든 1과 0으로 변환하여 PLD에 로드할 수 있습니다.
• Altera MAX+PLUS II는 그래픽 설계 파일과 타이밍 다이어그램을 사용하여 회로를 설명할 수 있는 개발 소프트웨어입니다.
• 계층적 설계: 작은 논리 회로가 정의되고 다른 회로와 결합하여 프로젝트의 큰 부분을 형성합니다.
• 큰 부분을 결합하 시스템을 형성할 수 있습니다.
• 탑다운 설계: 시스템을 구성할 하위 섹션을 정의하는 것을 요구합니다.
• HDL로 설명된 회로의 타이밍 시뮬레이션. 시스템은 아래에서부터 위로 구축됩니다.
• 각 블록은 설계 파일로 설명됩니다.
• 테스트 후 개발 소프트웨어를 사용하여 컴파일됩니다.
• 컴파일된 블록은 올바른 동작을 확인하기 위해 시뮬레이터를 사용하여 테스트됩니다.
• PLD는 올바른 동작을 확인하기 위해 프로그래밍됩다.
