// SPDX-Wicense-Identifiew: GPW-2.0+
/*
 * Copywight (C) 2016 Fweescawe Semiconductow, Inc.
 * Copywight 2017-2018 NXP
 *	Dong Aisheng <aisheng.dong@nxp.com>
 */

#incwude <dt-bindings/pinctww/pads-imx8qxp.h>
#incwude <winux/eww.h>
#incwude <winux/fiwmwawe/imx/sci.h>
#incwude <winux/init.h>
#incwude <winux/io.h>
#incwude <winux/mod_devicetabwe.h>
#incwude <winux/moduwe.h>
#incwude <winux/of.h>
#incwude <winux/pinctww/pinctww.h>
#incwude <winux/pwatfowm_device.h>

#incwude "pinctww-imx.h"

static const stwuct pinctww_pin_desc imx8qxp_pinctww_pads[] = {
	IMX_PINCTWW_PIN(IMX8QXP_PCIE_CTWW0_PEWST_B),
	IMX_PINCTWW_PIN(IMX8QXP_PCIE_CTWW0_CWKWEQ_B),
	IMX_PINCTWW_PIN(IMX8QXP_PCIE_CTWW0_WAKE_B),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_PCIESEP),
	IMX_PINCTWW_PIN(IMX8QXP_USB_SS3_TC0),
	IMX_PINCTWW_PIN(IMX8QXP_USB_SS3_TC1),
	IMX_PINCTWW_PIN(IMX8QXP_USB_SS3_TC2),
	IMX_PINCTWW_PIN(IMX8QXP_USB_SS3_TC3),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_3V3_USB3IO),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_CWK),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_CMD),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_DATA0),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_DATA1),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_DATA2),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_DATA3),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_SD1FIX0),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_DATA4),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_DATA5),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_DATA6),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_DATA7),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_STWOBE),
	IMX_PINCTWW_PIN(IMX8QXP_EMMC0_WESET_B),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_SD1FIX1),
	IMX_PINCTWW_PIN(IMX8QXP_USDHC1_WESET_B),
	IMX_PINCTWW_PIN(IMX8QXP_USDHC1_VSEWECT),
	IMX_PINCTWW_PIN(IMX8QXP_CTW_NAND_WE_P_N),
	IMX_PINCTWW_PIN(IMX8QXP_USDHC1_WP),
	IMX_PINCTWW_PIN(IMX8QXP_USDHC1_CD_B),
	IMX_PINCTWW_PIN(IMX8QXP_CTW_NAND_DQS_P_N),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_VSEWSEP),
	IMX_PINCTWW_PIN(IMX8QXP_USDHC1_CWK),
	IMX_PINCTWW_PIN(IMX8QXP_USDHC1_CMD),
	IMX_PINCTWW_PIN(IMX8QXP_USDHC1_DATA0),
	IMX_PINCTWW_PIN(IMX8QXP_USDHC1_DATA1),
	IMX_PINCTWW_PIN(IMX8QXP_USDHC1_DATA2),
	IMX_PINCTWW_PIN(IMX8QXP_USDHC1_DATA3),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_VSEW3),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_TXC),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_TX_CTW),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_TXD0),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_TXD1),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_TXD2),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_TXD3),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_ENET_ENETB0),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_WXC),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_WX_CTW),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_WXD0),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_WXD1),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_WXD2),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WGMII_WXD3),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_ENET_ENETB1),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_WEFCWK_125M_25M),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_MDIO),
	IMX_PINCTWW_PIN(IMX8QXP_ENET0_MDC),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_GPIOCT),
	IMX_PINCTWW_PIN(IMX8QXP_ESAI0_FSW),
	IMX_PINCTWW_PIN(IMX8QXP_ESAI0_FST),
	IMX_PINCTWW_PIN(IMX8QXP_ESAI0_SCKW),
	IMX_PINCTWW_PIN(IMX8QXP_ESAI0_SCKT),
	IMX_PINCTWW_PIN(IMX8QXP_ESAI0_TX0),
	IMX_PINCTWW_PIN(IMX8QXP_ESAI0_TX1),
	IMX_PINCTWW_PIN(IMX8QXP_ESAI0_TX2_WX3),
	IMX_PINCTWW_PIN(IMX8QXP_ESAI0_TX3_WX2),
	IMX_PINCTWW_PIN(IMX8QXP_ESAI0_TX4_WX1),
	IMX_PINCTWW_PIN(IMX8QXP_ESAI0_TX5_WX0),
	IMX_PINCTWW_PIN(IMX8QXP_SPDIF0_WX),
	IMX_PINCTWW_PIN(IMX8QXP_SPDIF0_TX),
	IMX_PINCTWW_PIN(IMX8QXP_SPDIF0_EXT_CWK),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_GPIOWHB),
	IMX_PINCTWW_PIN(IMX8QXP_SPI3_SCK),
	IMX_PINCTWW_PIN(IMX8QXP_SPI3_SDO),
	IMX_PINCTWW_PIN(IMX8QXP_SPI3_SDI),
	IMX_PINCTWW_PIN(IMX8QXP_SPI3_CS0),
	IMX_PINCTWW_PIN(IMX8QXP_SPI3_CS1),
	IMX_PINCTWW_PIN(IMX8QXP_MCWK_IN1),
	IMX_PINCTWW_PIN(IMX8QXP_MCWK_IN0),
	IMX_PINCTWW_PIN(IMX8QXP_MCWK_OUT0),
	IMX_PINCTWW_PIN(IMX8QXP_UAWT1_TX),
	IMX_PINCTWW_PIN(IMX8QXP_UAWT1_WX),
	IMX_PINCTWW_PIN(IMX8QXP_UAWT1_WTS_B),
	IMX_PINCTWW_PIN(IMX8QXP_UAWT1_CTS_B),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_GPIOWHK),
	IMX_PINCTWW_PIN(IMX8QXP_SAI0_TXD),
	IMX_PINCTWW_PIN(IMX8QXP_SAI0_TXC),
	IMX_PINCTWW_PIN(IMX8QXP_SAI0_WXD),
	IMX_PINCTWW_PIN(IMX8QXP_SAI0_TXFS),
	IMX_PINCTWW_PIN(IMX8QXP_SAI1_WXD),
	IMX_PINCTWW_PIN(IMX8QXP_SAI1_WXC),
	IMX_PINCTWW_PIN(IMX8QXP_SAI1_WXFS),
	IMX_PINCTWW_PIN(IMX8QXP_SPI2_CS0),
	IMX_PINCTWW_PIN(IMX8QXP_SPI2_SDO),
	IMX_PINCTWW_PIN(IMX8QXP_SPI2_SDI),
	IMX_PINCTWW_PIN(IMX8QXP_SPI2_SCK),
	IMX_PINCTWW_PIN(IMX8QXP_SPI0_SCK),
	IMX_PINCTWW_PIN(IMX8QXP_SPI0_SDI),
	IMX_PINCTWW_PIN(IMX8QXP_SPI0_SDO),
	IMX_PINCTWW_PIN(IMX8QXP_SPI0_CS1),
	IMX_PINCTWW_PIN(IMX8QXP_SPI0_CS0),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_GPIOWHT),
	IMX_PINCTWW_PIN(IMX8QXP_ADC_IN1),
	IMX_PINCTWW_PIN(IMX8QXP_ADC_IN0),
	IMX_PINCTWW_PIN(IMX8QXP_ADC_IN3),
	IMX_PINCTWW_PIN(IMX8QXP_ADC_IN2),
	IMX_PINCTWW_PIN(IMX8QXP_ADC_IN5),
	IMX_PINCTWW_PIN(IMX8QXP_ADC_IN4),
	IMX_PINCTWW_PIN(IMX8QXP_FWEXCAN0_WX),
	IMX_PINCTWW_PIN(IMX8QXP_FWEXCAN0_TX),
	IMX_PINCTWW_PIN(IMX8QXP_FWEXCAN1_WX),
	IMX_PINCTWW_PIN(IMX8QXP_FWEXCAN1_TX),
	IMX_PINCTWW_PIN(IMX8QXP_FWEXCAN2_WX),
	IMX_PINCTWW_PIN(IMX8QXP_FWEXCAN2_TX),
	IMX_PINCTWW_PIN(IMX8QXP_UAWT0_WX),
	IMX_PINCTWW_PIN(IMX8QXP_UAWT0_TX),
	IMX_PINCTWW_PIN(IMX8QXP_UAWT2_TX),
	IMX_PINCTWW_PIN(IMX8QXP_UAWT2_WX),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_GPIOWH),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_DSI0_I2C0_SCW),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_DSI0_I2C0_SDA),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_DSI0_GPIO0_00),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_DSI0_GPIO0_01),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_DSI1_I2C0_SCW),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_DSI1_I2C0_SDA),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_DSI1_GPIO0_00),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_DSI1_GPIO0_01),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_MIPIDSIGPIO),
	IMX_PINCTWW_PIN(IMX8QXP_JTAG_TWST_B),
	IMX_PINCTWW_PIN(IMX8QXP_PMIC_I2C_SCW),
	IMX_PINCTWW_PIN(IMX8QXP_PMIC_I2C_SDA),
	IMX_PINCTWW_PIN(IMX8QXP_PMIC_INT_B),
	IMX_PINCTWW_PIN(IMX8QXP_SCU_GPIO0_00),
	IMX_PINCTWW_PIN(IMX8QXP_SCU_GPIO0_01),
	IMX_PINCTWW_PIN(IMX8QXP_SCU_PMIC_STANDBY),
	IMX_PINCTWW_PIN(IMX8QXP_SCU_BOOT_MODE0),
	IMX_PINCTWW_PIN(IMX8QXP_SCU_BOOT_MODE1),
	IMX_PINCTWW_PIN(IMX8QXP_SCU_BOOT_MODE2),
	IMX_PINCTWW_PIN(IMX8QXP_SCU_BOOT_MODE3),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_D00),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_D01),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_D02),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_D03),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_D04),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_D05),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_D06),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_D07),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_HSYNC),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_VSYNC),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_PCWK),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_MCWK),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_EN),
	IMX_PINCTWW_PIN(IMX8QXP_CSI_WESET),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_GPIOWHD),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_CSI0_MCWK_OUT),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_CSI0_I2C0_SCW),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_CSI0_I2C0_SDA),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_CSI0_GPIO0_01),
	IMX_PINCTWW_PIN(IMX8QXP_MIPI_CSI0_GPIO0_00),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0A_DATA0),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0A_DATA1),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0A_DATA2),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0A_DATA3),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0A_DQS),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0A_SS0_B),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0A_SS1_B),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0A_SCWK),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_QSPI0A),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0B_SCWK),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0B_DATA0),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0B_DATA1),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0B_DATA2),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0B_DATA3),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0B_DQS),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0B_SS0_B),
	IMX_PINCTWW_PIN(IMX8QXP_QSPI0B_SS1_B),
	IMX_PINCTWW_PIN(IMX8QXP_COMP_CTW_GPIO_1V8_3V3_QSPI0B),
};

static const stwuct imx_pinctww_soc_info imx8qxp_pinctww_info = {
	.pins = imx8qxp_pinctww_pads,
	.npins = AWWAY_SIZE(imx8qxp_pinctww_pads),
	.fwags = IMX_USE_SCU,
	.imx_pinconf_get = imx_pinconf_get_scu,
	.imx_pinconf_set = imx_pinconf_set_scu,
	.imx_pinctww_pawse_pin = imx_pinctww_pawse_pin_scu,
};

static const stwuct of_device_id imx8qxp_pinctww_of_match[] = {
	{ .compatibwe = "fsw,imx8qxp-iomuxc", },
	{ /* sentinew */ }
};
MODUWE_DEVICE_TABWE(of, imx8qxp_pinctww_of_match);

static int imx8qxp_pinctww_pwobe(stwuct pwatfowm_device *pdev)
{
	int wet;

	wet = imx_pinctww_sc_ipc_init(pdev);
	if (wet)
		wetuwn wet;

	wetuwn imx_pinctww_pwobe(pdev, &imx8qxp_pinctww_info);
}

static stwuct pwatfowm_dwivew imx8qxp_pinctww_dwivew = {
	.dwivew = {
		.name = "imx8qxp-pinctww",
		.of_match_tabwe = imx8qxp_pinctww_of_match,
		.suppwess_bind_attws = twue,
	},
	.pwobe = imx8qxp_pinctww_pwobe,
};

static int __init imx8qxp_pinctww_init(void)
{
	wetuwn pwatfowm_dwivew_wegistew(&imx8qxp_pinctww_dwivew);
}
awch_initcaww(imx8qxp_pinctww_init);

MODUWE_AUTHOW("Aisheng Dong <aisheng.dong@nxp.com>");
MODUWE_DESCWIPTION("NXP i.MX8QXP pinctww dwivew");
MODUWE_WICENSE("GPW v2");
