Timing Analyzer report for SM_bot
Wed Jan 13 15:45:26 2021
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[1]'
 13. Slow 1200mV 85C Model Setup: 'ADC:inst4|sclk_count[0]'
 14. Slow 1200mV 85C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'ADC:inst4|sclk_count[0]'
 16. Slow 1200mV 85C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[1]'
 26. Slow 1200mV 0C Model Setup: 'ADC:inst4|sclk_count[0]'
 27. Slow 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[1]'
 29. Slow 1200mV 0C Model Hold: 'ADC:inst4|sclk_count[0]'
 30. Slow 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[1]'
 38. Fast 1200mV 0C Model Setup: 'ADC:inst4|sclk_count[0]'
 39. Fast 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 40. Fast 1200mV 0C Model Hold: 'ADC:inst4|sclk_count[0]'
 41. Fast 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[1]'
 42. Fast 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SM_bot                                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processors 3-4         ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; ADC:inst4|sclk_count[0]                           ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { ADC:inst4|sclk_count[0] }                           ;
; CLK_50                                            ; Base      ; 20.000  ; 50.0 MHz   ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { CLK_50 }                                            ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; CLK_50 ; inst5|altpll_component|auto_generated|pll1|inclk[0] ; { inst5|altpll_component|auto_generated|pll1|clk[0] } ;
; inst5|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 333.333 ; 3.0 MHz    ; 0.000 ; 166.666 ; 50.00      ; 50        ; 3           ;       ;        ;           ;            ; false    ; CLK_50 ; inst5|altpll_component|auto_generated|pll1|inclk[0] ; { inst5|altpll_component|auto_generated|pll1|clk[1] } ;
; inst5|altpll_component|auto_generated|pll1|clk[2] ; Generated ; 333.333 ; 3.0 MHz    ; 0.000 ; 166.666 ; 50.00      ; 50        ; 3           ;       ;        ;           ;            ; false    ; CLK_50 ; inst5|altpll_component|auto_generated|pll1|inclk[0] ; { inst5|altpll_component|auto_generated|pll1|clk[2] } ;
+---------------------------------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 227.74 MHz ; 227.74 MHz      ; inst5|altpll_component|auto_generated|pll1|clk[1] ;                                                ;
; 235.85 MHz ; 235.85 MHz      ; inst5|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 884.96 MHz ; 500.0 MHz       ; ADC:inst4|sclk_count[0]                           ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[1] ; -5.001 ; -188.782      ;
; ADC:inst4|sclk_count[0]                           ; -0.130 ; -0.130        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 24.432 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; ADC:inst4|sclk_count[0]                           ; 0.361 ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.392 ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.569 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; ADC:inst4|sclk_count[0]                           ; -1.000  ; -2.000        ;
; CLK_50                                            ; 9.835   ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 49.747  ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[1] ; 166.413 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------------------+----------------------------+-------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                    ; Launch Clock            ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------+-------------------------+---------------------------------------------------+--------------+------------+------------+
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -5.001 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.242     ; 1.705      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.992 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.241     ; 1.697      ;
; -4.927 ; ADC:inst4|sample_addr[0] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.251     ; 1.622      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.822 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.877      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.773 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.829      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.633 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.891     ; 1.688      ;
; -4.580 ; ADC:inst4|sample_addr[1] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -3.250     ; 1.276      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -4.532 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.890     ; 1.588      ;
; -2.149 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.077     ; 2.217      ;
; -2.132 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.077     ; 2.200      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.074 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.143      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
; -2.035 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.076     ; 2.104      ;
+--------+--------------------------+----------------------------+-------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ADC:inst4|sclk_count[0]'                                                                                                    ;
+--------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.130 ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.062     ; 1.063      ;
; 0.036  ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.061     ; 0.898      ;
; 0.274  ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.062     ; 0.659      ;
; 0.275  ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.061     ; 0.659      ;
+--------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+--------+----------------------------+--------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 24.432 ; ADC:inst4|ADC_DATA_CH2[0]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.740      ;
; 24.445 ; ADC:inst4|ADC_DATA_CH2[0]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.727      ;
; 24.547 ; ADC:inst4|ADC_DATA_CH2[2]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.625      ;
; 24.560 ; ADC:inst4|ADC_DATA_CH2[2]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.612      ;
; 24.602 ; ADC:inst4|ADC_DATA_CH2[1]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.570      ;
; 24.615 ; ADC:inst4|ADC_DATA_CH2[1]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.557      ;
; 24.720 ; ADC:inst4|ADC_DATA_CH2[3]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.452      ;
; 24.733 ; ADC:inst4|ADC_DATA_CH2[3]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.439      ;
; 24.766 ; ADC:inst4|ADC_DATA_CH2[4]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.406      ;
; 24.779 ; ADC:inst4|ADC_DATA_CH2[4]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.393      ;
; 24.835 ; ADC:inst4|ADC_DATA_CH2[5]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.337      ;
; 24.848 ; ADC:inst4|ADC_DATA_CH2[5]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.324      ;
; 24.950 ; ADC:inst4|ADC_DATA_CH0[0]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 7.851      ;
; 24.972 ; ADC:inst4|ADC_DATA_CH2[6]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.200      ;
; 24.985 ; ADC:inst4|ADC_DATA_CH2[6]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.187      ;
; 25.016 ; ADC:inst4|ADC_DATA_CH0[1]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 7.785      ;
; 25.080 ; ADC:inst4|ADC_DATA_CH1[0]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.726      ;
; 25.100 ; ADC:inst4|ADC_DATA_CH1[0]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.706      ;
; 25.105 ; ADC:inst4|ADC_DATA_CH2[7]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.067      ;
; 25.118 ; ADC:inst4|ADC_DATA_CH2[7]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.054      ;
; 25.154 ; ADC:inst4|ADC_DATA_CH2[8]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.018      ;
; 25.167 ; ADC:inst4|ADC_DATA_CH2[8]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 8.005      ;
; 25.195 ; ADC:inst4|ADC_DATA_CH1[2]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.611      ;
; 25.215 ; ADC:inst4|ADC_DATA_CH1[2]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.591      ;
; 25.221 ; ADC:inst4|ADC_DATA_CH2[9]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 7.951      ;
; 25.234 ; ADC:inst4|ADC_DATA_CH2[9]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 7.938      ;
; 25.241 ; ADC:inst4|ADC_DATA_CH0[2]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 7.560      ;
; 25.276 ; ADC:inst4|ADC_DATA_CH1[1]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.530      ;
; 25.296 ; ADC:inst4|ADC_DATA_CH1[1]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.510      ;
; 25.310 ; ADC:inst4|ADC_DATA_CH0[3]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 7.491      ;
; 25.313 ; ADC:inst4|ADC_DATA_CH1[4]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.493      ;
; 25.333 ; ADC:inst4|ADC_DATA_CH1[4]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.473      ;
; 25.356 ; ADC:inst4|ADC_DATA_CH0[4]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 7.445      ;
; 25.390 ; ADC:inst4|ADC_DATA_CH1[3]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.416      ;
; 25.398 ; ADC:inst4|ADC_DATA_CH0[7]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 7.409      ;
; 25.410 ; ADC:inst4|ADC_DATA_CH1[3]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.396      ;
; 25.411 ; ADC:inst4|ADC_DATA_CH0[7]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 7.390      ;
; 25.425 ; ADC:inst4|ADC_DATA_CH0[7]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 7.382      ;
; 25.425 ; ADC:inst4|ADC_DATA_CH0[5]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 7.376      ;
; 25.474 ; ADC:inst4|ADC_DATA_CH0[6]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 7.327      ;
; 25.522 ; ADC:inst4|ADC_DATA_CH1[8]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.284      ;
; 25.549 ; ADC:inst4|ADC_DATA_CH1[8]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 7.257      ;
; 25.622 ; ADC:inst4|ADC_DATA_CH2[10] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 7.550      ;
; 25.635 ; ADC:inst4|ADC_DATA_CH2[10] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 7.537      ;
; 25.696 ; ADC:inst4|ADC_DATA_CH0[9]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 7.105      ;
; 25.750 ; ADC:inst4|ADC_DATA_CH0[8]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 7.051      ;
; 25.764 ; ADC:inst4|ADC_DATA_CH0[2]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 7.043      ;
; 25.791 ; ADC:inst4|ADC_DATA_CH0[2]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 7.016      ;
; 25.845 ; ADC:inst4|ADC_DATA_CH1[5]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.961      ;
; 25.870 ; ADC:inst4|ADC_DATA_CH1[5]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.936      ;
; 25.905 ; ADC:inst4|ADC_DATA_CH0[1]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.902      ;
; 25.907 ; ADC:inst4|ADC_DATA_CH1[6]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.899      ;
; 25.920 ; ADC:inst4|ADC_DATA_CH1[6]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.886      ;
; 25.932 ; ADC:inst4|ADC_DATA_CH0[1]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.875      ;
; 25.955 ; ADC:inst4|ADC_DATA_CH0[10] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.852      ;
; 25.956 ; ADC:inst4|ADC_DATA_CH1[10] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.850      ;
; 25.968 ; ADC:inst4|ADC_DATA_CH0[8]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.839      ;
; 25.977 ; ADC:inst4|ADC_DATA_CH0[5]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.830      ;
; 25.982 ; ADC:inst4|ADC_DATA_CH0[10] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.825      ;
; 25.983 ; ADC:inst4|ADC_DATA_CH1[10] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.823      ;
; 25.995 ; ADC:inst4|ADC_DATA_CH0[8]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.812      ;
; 26.004 ; ADC:inst4|ADC_DATA_CH0[5]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.803      ;
; 26.004 ; ADC:inst4|ADC_DATA_CH0[9]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.803      ;
; 26.026 ; ADC:inst4|ADC_DATA_CH1[9]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.780      ;
; 26.031 ; ADC:inst4|ADC_DATA_CH0[9]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.776      ;
; 26.053 ; ADC:inst4|ADC_DATA_CH1[9]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.753      ;
; 26.065 ; ADC:inst4|ADC_DATA_CH0[10] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 6.736      ;
; 26.070 ; ADC:inst4|ADC_DATA_CH1[7]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.736      ;
; 26.097 ; ADC:inst4|ADC_DATA_CH1[7]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.709      ;
; 26.127 ; ADC:inst4|ADC_DATA_CH1[0]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 6.673      ;
; 26.157 ; ADC:inst4|ADC_DATA_CH0[4]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.650      ;
; 26.184 ; ADC:inst4|ADC_DATA_CH0[4]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.623      ;
; 26.242 ; ADC:inst4|ADC_DATA_CH1[2]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 6.558      ;
; 26.260 ; ADC:inst4|ADC_DATA_CH0[6]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.547      ;
; 26.287 ; ADC:inst4|ADC_DATA_CH0[6]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.520      ;
; 26.287 ; ADC:inst4|ADC_DATA_CH0[3]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.520      ;
; 26.314 ; ADC:inst4|ADC_DATA_CH0[3]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.493      ;
; 26.323 ; ADC:inst4|ADC_DATA_CH1[1]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 6.477      ;
; 26.360 ; ADC:inst4|ADC_DATA_CH1[4]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 6.440      ;
; 26.437 ; ADC:inst4|ADC_DATA_CH1[3]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 6.363      ;
; 26.493 ; ADC:inst4|ADC_DATA_CH1[11] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.313      ;
; 26.502 ; ADC:inst4|ADC_DATA_CH0[0]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.305      ;
; 26.509 ; ADC:inst4|ADC_DATA_CH2[4]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.163     ; 6.657      ;
; 26.520 ; ADC:inst4|ADC_DATA_CH1[11] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.523     ; 6.286      ;
; 26.529 ; ADC:inst4|ADC_DATA_CH0[0]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.278      ;
; 26.538 ; ADC:inst4|ADC_DATA_CH2[11] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 6.634      ;
; 26.551 ; ADC:inst4|ADC_DATA_CH2[11] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.157     ; 6.621      ;
; 26.579 ; ADC:inst4|ADC_DATA_CH1[5]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 6.221      ;
; 26.586 ; ADC:inst4|ADC_DATA_CH2[6]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.163     ; 6.580      ;
; 26.596 ; ADC:inst4|ADC_DATA_CH0[11] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.528     ; 6.205      ;
; 26.640 ; ADC:inst4|ADC_DATA_CH1[8]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 6.160      ;
; 26.642 ; ADC:inst4|ADC_DATA_CH1[6]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 6.158      ;
; 26.748 ; ADC:inst4|ADC_DATA_CH0[11] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.059      ;
; 26.775 ; ADC:inst4|ADC_DATA_CH0[11] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.522     ; 6.032      ;
; 26.802 ; ADC:inst4|ADC_DATA_CH2[7]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.163     ; 6.364      ;
; 26.841 ; ADC:inst4|ADC_DATA_CH1[7]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 5.959      ;
; 27.080 ; ADC:inst4|ADC_DATA_CH1[10] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 5.720      ;
; 27.144 ; ADC:inst4|ADC_DATA_CH1[9]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 5.656      ;
; 27.184 ; ADC:inst4|ADC_DATA_CH2[5]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.163     ; 5.982      ;
; 27.571 ; ADC:inst4|ADC_DATA_CH1[11] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.529     ; 5.229      ;
+--------+----------------------------+--------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ADC:inst4|sclk_count[0]'                                                                                                    ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.361 ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.579 ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.062      ; 0.798      ;
; 0.746 ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.061      ; 0.964      ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                               ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.392 ; ADC:inst4|register[5]   ; ADC:inst4|register[6]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.611      ;
; 0.392 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.325      ; 1.173      ;
; 0.393 ; ADC:inst4|register[7]   ; ADC:inst4|register[8]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; ADC:inst4|register[9]   ; ADC:inst4|register[10]     ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; ADC:inst4|register[3]   ; ADC:inst4|register[4]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.613      ;
; 0.396 ; ADC:inst4|register[6]   ; ADC:inst4|register[7]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.615      ;
; 0.414 ; ADC:inst4|register[4]   ; ADC:inst4|register[5]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.633      ;
; 0.414 ; ADC:inst4|register[2]   ; ADC:inst4|register[3]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.633      ;
; 0.442 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.325      ; 1.223      ;
; 0.500 ; ADC:inst4|register[8]   ; ADC:inst4|ADC_DATA_CH1[8]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.430      ; 1.087      ;
; 0.500 ; ADC:inst4|register[1]   ; ADC:inst4|ADC_DATA_CH1[1]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.430      ; 1.087      ;
; 0.501 ; ADC:inst4|register[7]   ; ADC:inst4|ADC_DATA_CH1[7]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.430      ; 1.088      ;
; 0.502 ; ADC:inst4|register[5]   ; ADC:inst4|ADC_DATA_CH0[5]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.429      ; 1.088      ;
; 0.503 ; ADC:inst4|register[8]   ; ADC:inst4|ADC_DATA_CH0[8]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.429      ; 1.089      ;
; 0.510 ; ADC:inst4|register[0]   ; ADC:inst4|ADC_DATA_CH0[0]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.429      ; 1.096      ;
; 0.520 ; ADC:inst4|register[5]   ; ADC:inst4|ADC_DATA_CH1[5]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.430      ; 1.107      ;
; 0.526 ; ADC:inst4|register[7]   ; ADC:inst4|ADC_DATA_CH0[7]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.429      ; 1.112      ;
; 0.530 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.325      ; 1.311      ;
; 0.531 ; ADC:inst4|register[11]  ; ADC:inst4|ADC_DATA_CH0[11] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.429      ; 1.117      ;
; 0.531 ; ADC:inst4|register[9]   ; ADC:inst4|ADC_DATA_CH0[9]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.429      ; 1.117      ;
; 0.532 ; ADC:inst4|register[11]  ; ADC:inst4|ADC_DATA_CH1[11] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.430      ; 1.119      ;
; 0.535 ; ADC:inst4|register[9]   ; ADC:inst4|ADC_DATA_CH1[9]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.430      ; 1.122      ;
; 0.535 ; ADC:inst4|register[3]   ; ADC:inst4|ADC_DATA_CH0[3]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.429      ; 1.121      ;
; 0.536 ; ADC:inst4|register[1]   ; ADC:inst4|register[2]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.755      ;
; 0.536 ; ADC:inst4|register[0]   ; ADC:inst4|register[1]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; ADC:inst4|register[10]  ; ADC:inst4|ADC_DATA_CH0[10] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.429      ; 1.123      ;
; 0.537 ; ADC:inst4|register[8]   ; ADC:inst4|register[9]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.756      ;
; 0.538 ; ADC:inst4|register[10]  ; ADC:inst4|register[11]     ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.757      ;
; 0.542 ; ADC:inst4|register[4]   ; ADC:inst4|ADC_DATA_CH0[4]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.429      ; 1.128      ;
; 0.544 ; ADC:inst4|register[2]   ; ADC:inst4|ADC_DATA_CH1[2]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.430      ; 1.131      ;
; 0.550 ; ADC:inst4|register[6]   ; ADC:inst4|ADC_DATA_CH0[6]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.429      ; 1.136      ;
; 0.563 ; ADC:inst4|register[0]   ; ADC:inst4|ADC_DATA_CH1[0]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.430      ; 1.150      ;
; 0.574 ; ADC:inst4|sclk_count[1] ; ADC:inst4|sclk_count[1]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.793      ;
; 0.577 ; ADC:inst4|sclk_count[0] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.317      ; 1.350      ;
; 0.587 ; ADC:inst4|sclk_count[3] ; ADC:inst4|sclk_count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.806      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.317      ; 1.366      ;
; 0.606 ; ADC:inst4|sclk_count[2] ; ADC:inst4|sclk_count[2]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.825      ;
; 0.613 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.325      ; 1.394      ;
; 0.649 ; ADC:inst4|sclk_count[2] ; ADC:inst4|sclk_count[4]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.868      ;
; 0.662 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[1]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.325      ; 1.443      ;
; 0.664 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[2]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.325      ; 1.445      ;
; 0.682 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[1]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.325      ; 1.463      ;
; 0.689 ; ADC:inst4|sclk_count[4] ; ADC:inst4|sclk_count[4]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.908      ;
; 0.710 ; ADC:inst4|register[4]   ; ADC:inst4|ADC_DATA_CH1[4]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.430      ; 1.297      ;
; 0.774 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[3]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.325      ; 1.555      ;
; 0.792 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[2]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.325      ; 1.573      ;
; 0.794 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[3]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.325      ; 1.575      ;
; 0.848 ; ADC:inst4|sclk_count[1] ; ADC:inst4|sclk_count[2]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.067      ;
; 0.865 ; ADC:inst4|register[1]   ; ADC:inst4|ADC_DATA_CH2[1]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.086      ;
; 0.867 ; ADC:inst4|register[8]   ; ADC:inst4|ADC_DATA_CH2[8]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.088      ;
; 0.867 ; ADC:inst4|register[5]   ; ADC:inst4|ADC_DATA_CH2[5]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.088      ;
; 0.880 ; ADC:inst4|register[9]   ; ADC:inst4|ADC_DATA_CH2[9]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.101      ;
; 0.882 ; ADC:inst4|register[4]   ; ADC:inst4|ADC_DATA_CH2[4]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.103      ;
; 0.885 ; ADC:inst4|register[1]   ; ADC:inst4|ADC_DATA_CH0[1]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.429      ; 1.471      ;
; 0.891 ; ADC:inst4|register[6]   ; ADC:inst4|ADC_DATA_CH2[6]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.112      ;
; 0.893 ; ADC:inst4|register[7]   ; ADC:inst4|ADC_DATA_CH2[7]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.114      ;
; 0.894 ; ADC:inst4|sclk_count[2] ; ADC:inst4|sclk_count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.113      ;
; 0.898 ; ADC:inst4|register[11]  ; ADC:inst4|ADC_DATA_CH2[11] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.119      ;
; 0.901 ; ADC:inst4|register[10]  ; ADC:inst4|ADC_DATA_CH2[10] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.122      ;
; 0.902 ; ADC:inst4|register[0]   ; ADC:inst4|ADC_DATA_CH2[0]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.123      ;
; 0.918 ; ADC:inst4|register[10]  ; ADC:inst4|ADC_DATA_CH1[10] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.430      ; 1.505      ;
; 0.930 ; ADC:inst4|register[3]   ; ADC:inst4|ADC_DATA_CH2[3]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.151      ;
; 0.958 ; ADC:inst4|sclk_count[1] ; ADC:inst4|sclk_count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.177      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.987 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[11] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.135      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[0]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[1]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[2]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[3]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[4]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[5]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[6]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[7]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[8]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[9]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[10] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 0.996 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[11] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.691      ; 2.143      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.017 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[11] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.692      ; 2.165      ;
; 1.072 ; ADC:inst4|register[2]   ; ADC:inst4|ADC_DATA_CH2[2]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.293      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+-------+----------------------+----------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.569 ; pwm:inst|counter[12] ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; pwm:inst|counter[10] ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; pwm:inst|counter[2]  ; pwm:inst|counter[2]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; pwm:inst|counter[1]  ; pwm:inst|counter[1]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.574 ; pwm:inst|counter[8]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.592 ; pwm:inst|counter[0]  ; pwm:inst|counter[0]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.810      ;
; 0.844 ; pwm:inst|counter[1]  ; pwm:inst|counter[2]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.062      ;
; 0.847 ; pwm:inst|counter[9]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.065      ;
; 0.859 ; pwm:inst|counter[0]  ; pwm:inst|counter[1]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; pwm:inst|counter[10] ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; pwm:inst|counter[0]  ; pwm:inst|counter[2]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.863 ; pwm:inst|counter[8]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.081      ;
; 0.917 ; pwm:inst|counter[13] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.139      ;
; 0.959 ; pwm:inst|counter[9]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.177      ;
; 0.960 ; pwm:inst|counter[13] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.179      ;
; 0.967 ; pwm:inst|counter[11] ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.186      ;
; 0.975 ; pwm:inst|counter[8]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.193      ;
; 0.990 ; pwm:inst|counter[3]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.208      ;
; 0.995 ; pwm:inst|counter[7]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.214      ;
; 1.070 ; pwm:inst|counter[3]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.288      ;
; 1.084 ; pwm:inst|counter[2]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.302      ;
; 1.107 ; pwm:inst|counter[7]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.326      ;
; 1.154 ; pwm:inst|counter[11] ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.373      ;
; 1.157 ; pwm:inst|counter[7]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.376      ;
; 1.180 ; pwm:inst|counter[1]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.398      ;
; 1.182 ; pwm:inst|counter[3]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.400      ;
; 1.187 ; pwm:inst|counter[9]  ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.405      ;
; 1.192 ; pwm:inst|counter[12] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.413      ;
; 1.196 ; pwm:inst|counter[2]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.414      ;
; 1.197 ; pwm:inst|counter[0]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.415      ;
; 1.204 ; pwm:inst|counter[11] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.426      ;
; 1.219 ; pwm:inst|counter[7]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.438      ;
; 1.225 ; pwm:inst|counter[6]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.444      ;
; 1.267 ; pwm:inst|counter[5]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.486      ;
; 1.278 ; pwm:inst|counter[2]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.496      ;
; 1.287 ; pwm:inst|counter[4]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.506      ;
; 1.292 ; pwm:inst|counter[1]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.510      ;
; 1.293 ; pwm:inst|counter[12] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.511      ;
; 1.294 ; pwm:inst|counter[3]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.512      ;
; 1.308 ; pwm:inst|counter[2]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.526      ;
; 1.309 ; pwm:inst|counter[0]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.527      ;
; 1.319 ; pwm:inst|counter[10] ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.537      ;
; 1.337 ; pwm:inst|counter[6]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.556      ;
; 1.374 ; pwm:inst|counter[1]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.592      ;
; 1.379 ; pwm:inst|counter[5]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.598      ;
; 1.389 ; pwm:inst|counter[3]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.607      ;
; 1.391 ; pwm:inst|counter[0]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.609      ;
; 1.399 ; pwm:inst|counter[4]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.618      ;
; 1.403 ; pwm:inst|counter[2]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.621      ;
; 1.404 ; pwm:inst|counter[1]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.622      ;
; 1.406 ; pwm:inst|counter[10] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.624      ;
; 1.418 ; pwm:inst|counter[9]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.636      ;
; 1.421 ; pwm:inst|counter[0]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.639      ;
; 1.429 ; pwm:inst|counter[4]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.648      ;
; 1.434 ; pwm:inst|counter[8]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.652      ;
; 1.440 ; pwm:inst|counter[7]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.662      ;
; 1.449 ; pwm:inst|counter[6]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.668      ;
; 1.452 ; pwm:inst|counter[5]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.671      ;
; 1.460 ; pwm:inst|counter[8]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.681      ;
; 1.476 ; pwm:inst|counter[8]  ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.694      ;
; 1.491 ; pwm:inst|counter[5]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.710      ;
; 1.499 ; pwm:inst|counter[1]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.717      ;
; 1.505 ; pwm:inst|counter[3]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.723      ;
; 1.505 ; pwm:inst|counter[9]  ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.723      ;
; 1.505 ; pwm:inst|counter[10] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.726      ;
; 1.507 ; pwm:inst|counter[6]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.726      ;
; 1.511 ; pwm:inst|counter[4]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.730      ;
; 1.513 ; pwm:inst|counter[11] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.732      ;
; 1.516 ; pwm:inst|counter[0]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.734      ;
; 1.519 ; pwm:inst|counter[2]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.737      ;
; 1.521 ; pwm:inst|counter[8]  ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.739      ;
; 1.524 ; pwm:inst|counter[9]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.745      ;
; 1.529 ; pwm:inst|counter[3]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.747      ;
; 1.529 ; pwm:inst|counter[3]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.747      ;
; 1.543 ; pwm:inst|counter[2]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.761      ;
; 1.543 ; pwm:inst|counter[2]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.761      ;
; 1.598 ; pwm:inst|counter[5]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.820      ;
; 1.615 ; pwm:inst|counter[1]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.833      ;
; 1.632 ; pwm:inst|counter[0]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.850      ;
; 1.639 ; pwm:inst|counter[1]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.857      ;
; 1.639 ; pwm:inst|counter[1]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.857      ;
; 1.640 ; pwm:inst|counter[4]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.862      ;
; 1.656 ; pwm:inst|counter[0]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.874      ;
; 1.656 ; pwm:inst|counter[0]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.874      ;
; 1.660 ; pwm:inst|counter[6]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.879      ;
; 1.663 ; pwm:inst|counter[3]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.884      ;
; 1.678 ; pwm:inst|counter[7]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.897      ;
; 1.693 ; pwm:inst|counter[5]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.912      ;
; 1.705 ; pwm:inst|counter[13] ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.924      ;
; 1.705 ; pwm:inst|counter[13] ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.924      ;
; 1.720 ; pwm:inst|counter[7]  ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.939      ;
; 1.722 ; pwm:inst|counter[4]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.941      ;
; 1.726 ; pwm:inst|counter[5]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.945      ;
; 1.746 ; pwm:inst|counter[4]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.965      ;
; 1.746 ; pwm:inst|counter[4]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.965      ;
; 1.753 ; pwm:inst|counter[3]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.971      ;
; 1.765 ; pwm:inst|counter[7]  ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.984      ;
; 1.767 ; pwm:inst|counter[2]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.985      ;
; 1.793 ; pwm:inst|counter[2]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.014      ;
; 1.795 ; pwm:inst|counter[3]  ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 2.013      ;
+-------+----------------------+----------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                 ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 248.2 MHz  ; 248.2 MHz       ; inst5|altpll_component|auto_generated|pll1|clk[1] ;                                                ;
; 263.23 MHz ; 263.23 MHz      ; inst5|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 997.01 MHz ; 500.0 MHz       ; ADC:inst4|sclk_count[0]                           ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[1] ; -4.438 ; -167.374      ;
; ADC:inst4|sclk_count[0]                           ; -0.003 ; -0.003        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 25.354 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.297 ; 0.000         ;
; ADC:inst4|sclk_count[0]                           ; 0.319 ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.511 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; ADC:inst4|sclk_count[0]                           ; -1.000  ; -2.000        ;
; CLK_50                                            ; 9.818   ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 49.743  ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[1] ; 166.409 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[1]'                                                                                                       ;
+--------+--------------------------+----------------------------+-------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                    ; Launch Clock            ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------+-------------------------+---------------------------------------------------+--------------+------------+------------+
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.438 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.852     ; 1.532      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.429 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.851     ; 1.524      ;
; -4.372 ; ADC:inst4|sample_addr[0] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.870     ; 1.448      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.286 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.538     ; 1.694      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.237 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.536     ; 1.647      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.111 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.520      ;
; -4.058 ; ADC:inst4|sample_addr[1] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.869     ; 1.135      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -4.019 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.537     ; 1.428      ;
; -1.850 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.000      ; 1.976      ;
; -1.843 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.000      ; 1.969      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.794 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.921      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
; -1.790 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; 0.001      ; 1.917      ;
+--------+--------------------------+----------------------------+-------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ADC:inst4|sclk_count[0]'                                                                                                     ;
+--------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.003 ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.056     ; 0.942      ;
; 0.132  ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.055     ; 0.808      ;
; 0.356  ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.056     ; 0.583      ;
; 0.357  ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.055     ; 0.583      ;
+--------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+--------+----------------------------+--------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 25.354 ; ADC:inst4|ADC_DATA_CH2[0]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.835      ;
; 25.366 ; ADC:inst4|ADC_DATA_CH2[0]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.823      ;
; 25.453 ; ADC:inst4|ADC_DATA_CH2[2]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.736      ;
; 25.465 ; ADC:inst4|ADC_DATA_CH2[2]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.724      ;
; 25.479 ; ADC:inst4|ADC_DATA_CH2[1]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.710      ;
; 25.491 ; ADC:inst4|ADC_DATA_CH2[1]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.698      ;
; 25.582 ; ADC:inst4|ADC_DATA_CH2[3]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.607      ;
; 25.594 ; ADC:inst4|ADC_DATA_CH2[3]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.595      ;
; 25.627 ; ADC:inst4|ADC_DATA_CH2[4]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.562      ;
; 25.639 ; ADC:inst4|ADC_DATA_CH2[4]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.550      ;
; 25.681 ; ADC:inst4|ADC_DATA_CH2[5]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.508      ;
; 25.693 ; ADC:inst4|ADC_DATA_CH2[5]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.496      ;
; 25.813 ; ADC:inst4|ADC_DATA_CH0[0]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 7.043      ;
; 25.845 ; ADC:inst4|ADC_DATA_CH2[6]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.344      ;
; 25.857 ; ADC:inst4|ADC_DATA_CH2[6]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.332      ;
; 25.864 ; ADC:inst4|ADC_DATA_CH0[1]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 6.992      ;
; 25.911 ; ADC:inst4|ADC_DATA_CH2[7]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.278      ;
; 25.923 ; ADC:inst4|ADC_DATA_CH2[7]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.266      ;
; 25.950 ; ADC:inst4|ADC_DATA_CH1[0]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.911      ;
; 25.959 ; ADC:inst4|ADC_DATA_CH2[8]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.230      ;
; 25.962 ; ADC:inst4|ADC_DATA_CH1[0]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.899      ;
; 25.971 ; ADC:inst4|ADC_DATA_CH2[8]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.218      ;
; 26.011 ; ADC:inst4|ADC_DATA_CH2[9]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.178      ;
; 26.023 ; ADC:inst4|ADC_DATA_CH2[9]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 7.166      ;
; 26.049 ; ADC:inst4|ADC_DATA_CH1[2]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.812      ;
; 26.061 ; ADC:inst4|ADC_DATA_CH1[2]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.800      ;
; 26.083 ; ADC:inst4|ADC_DATA_CH0[2]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 6.773      ;
; 26.116 ; ADC:inst4|ADC_DATA_CH1[1]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.745      ;
; 26.128 ; ADC:inst4|ADC_DATA_CH1[1]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.733      ;
; 26.138 ; ADC:inst4|ADC_DATA_CH0[3]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 6.718      ;
; 26.152 ; ADC:inst4|ADC_DATA_CH1[4]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.709      ;
; 26.164 ; ADC:inst4|ADC_DATA_CH1[4]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.697      ;
; 26.182 ; ADC:inst4|ADC_DATA_CH0[4]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 6.674      ;
; 26.214 ; ADC:inst4|ADC_DATA_CH1[3]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.647      ;
; 26.226 ; ADC:inst4|ADC_DATA_CH1[3]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.635      ;
; 26.237 ; ADC:inst4|ADC_DATA_CH0[5]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 6.619      ;
; 26.248 ; ADC:inst4|ADC_DATA_CH0[7]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.614      ;
; 26.260 ; ADC:inst4|ADC_DATA_CH0[7]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.602      ;
; 26.266 ; ADC:inst4|ADC_DATA_CH0[7]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 6.590      ;
; 26.339 ; ADC:inst4|ADC_DATA_CH0[6]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 6.517      ;
; 26.360 ; ADC:inst4|ADC_DATA_CH1[8]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.501      ;
; 26.368 ; ADC:inst4|ADC_DATA_CH2[10] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 6.821      ;
; 26.372 ; ADC:inst4|ADC_DATA_CH1[8]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.489      ;
; 26.380 ; ADC:inst4|ADC_DATA_CH2[10] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 6.809      ;
; 26.468 ; ADC:inst4|ADC_DATA_CH0[9]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 6.388      ;
; 26.537 ; ADC:inst4|ADC_DATA_CH0[8]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 6.319      ;
; 26.567 ; ADC:inst4|ADC_DATA_CH0[2]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.295      ;
; 26.591 ; ADC:inst4|ADC_DATA_CH0[2]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.271      ;
; 26.620 ; ADC:inst4|ADC_DATA_CH1[5]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.241      ;
; 26.632 ; ADC:inst4|ADC_DATA_CH1[5]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.229      ;
; 26.668 ; ADC:inst4|ADC_DATA_CH1[6]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.193      ;
; 26.680 ; ADC:inst4|ADC_DATA_CH1[6]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.181      ;
; 26.688 ; ADC:inst4|ADC_DATA_CH0[1]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.174      ;
; 26.712 ; ADC:inst4|ADC_DATA_CH0[1]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.150      ;
; 26.726 ; ADC:inst4|ADC_DATA_CH0[10] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.136      ;
; 26.745 ; ADC:inst4|ADC_DATA_CH1[10] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.116      ;
; 26.750 ; ADC:inst4|ADC_DATA_CH0[10] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.112      ;
; 26.757 ; ADC:inst4|ADC_DATA_CH1[10] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.104      ;
; 26.766 ; ADC:inst4|ADC_DATA_CH0[8]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.096      ;
; 26.770 ; ADC:inst4|ADC_DATA_CH0[5]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.092      ;
; 26.778 ; ADC:inst4|ADC_DATA_CH0[8]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.084      ;
; 26.794 ; ADC:inst4|ADC_DATA_CH0[5]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.068      ;
; 26.794 ; ADC:inst4|ADC_DATA_CH0[9]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.068      ;
; 26.806 ; ADC:inst4|ADC_DATA_CH0[9]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 6.056      ;
; 26.813 ; ADC:inst4|ADC_DATA_CH1[9]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.048      ;
; 26.820 ; ADC:inst4|ADC_DATA_CH0[10] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 6.036      ;
; 26.827 ; ADC:inst4|ADC_DATA_CH1[7]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.034      ;
; 26.837 ; ADC:inst4|ADC_DATA_CH1[9]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.024      ;
; 26.847 ; ADC:inst4|ADC_DATA_CH1[7]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 6.014      ;
; 26.853 ; ADC:inst4|ADC_DATA_CH1[0]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 6.002      ;
; 26.926 ; ADC:inst4|ADC_DATA_CH0[4]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 5.936      ;
; 26.950 ; ADC:inst4|ADC_DATA_CH0[4]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 5.912      ;
; 26.952 ; ADC:inst4|ADC_DATA_CH1[2]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 5.903      ;
; 27.005 ; ADC:inst4|ADC_DATA_CH0[6]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 5.857      ;
; 27.018 ; ADC:inst4|ADC_DATA_CH0[3]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 5.844      ;
; 27.019 ; ADC:inst4|ADC_DATA_CH1[1]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 5.836      ;
; 27.029 ; ADC:inst4|ADC_DATA_CH0[6]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 5.833      ;
; 27.042 ; ADC:inst4|ADC_DATA_CH0[3]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 5.820      ;
; 27.055 ; ADC:inst4|ADC_DATA_CH1[4]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 5.800      ;
; 27.117 ; ADC:inst4|ADC_DATA_CH1[3]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 5.738      ;
; 27.163 ; ADC:inst4|ADC_DATA_CH2[11] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 6.026      ;
; 27.175 ; ADC:inst4|ADC_DATA_CH2[11] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.140     ; 6.014      ;
; 27.199 ; ADC:inst4|ADC_DATA_CH2[4]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.146     ; 5.984      ;
; 27.206 ; ADC:inst4|ADC_DATA_CH1[11] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 5.655      ;
; 27.218 ; ADC:inst4|ADC_DATA_CH1[11] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.468     ; 5.643      ;
; 27.229 ; ADC:inst4|ADC_DATA_CH0[0]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 5.633      ;
; 27.252 ; ADC:inst4|ADC_DATA_CH2[6]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.146     ; 5.931      ;
; 27.253 ; ADC:inst4|ADC_DATA_CH0[0]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 5.609      ;
; 27.282 ; ADC:inst4|ADC_DATA_CH0[11] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.473     ; 5.574      ;
; 27.310 ; ADC:inst4|ADC_DATA_CH1[5]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 5.545      ;
; 27.342 ; ADC:inst4|ADC_DATA_CH1[8]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 5.513      ;
; 27.373 ; ADC:inst4|ADC_DATA_CH1[6]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 5.482      ;
; 27.437 ; ADC:inst4|ADC_DATA_CH2[7]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.146     ; 5.746      ;
; 27.457 ; ADC:inst4|ADC_DATA_CH0[11] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 5.405      ;
; 27.481 ; ADC:inst4|ADC_DATA_CH0[11] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.467     ; 5.381      ;
; 27.543 ; ADC:inst4|ADC_DATA_CH1[7]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 5.312      ;
; 27.732 ; ADC:inst4|ADC_DATA_CH1[10] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 5.123      ;
; 27.776 ; ADC:inst4|ADC_DATA_CH2[5]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.146     ; 5.407      ;
; 27.781 ; ADC:inst4|ADC_DATA_CH1[9]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 5.074      ;
; 28.174 ; ADC:inst4|ADC_DATA_CH1[11] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.474     ; 4.681      ;
+--------+----------------------------+--------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.297 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.356      ; 1.077      ;
; 0.310 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.356      ; 1.090      ;
; 0.355 ; ADC:inst4|register[5]   ; ADC:inst4|register[6]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.554      ;
; 0.356 ; ADC:inst4|register[7]   ; ADC:inst4|register[8]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; ADC:inst4|register[9]   ; ADC:inst4|register[10]     ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; ADC:inst4|register[3]   ; ADC:inst4|register[4]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.556      ;
; 0.359 ; ADC:inst4|register[6]   ; ADC:inst4|register[7]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.558      ;
; 0.375 ; ADC:inst4|register[4]   ; ADC:inst4|register[5]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.574      ;
; 0.375 ; ADC:inst4|register[2]   ; ADC:inst4|register[3]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.574      ;
; 0.404 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.356      ; 1.184      ;
; 0.448 ; ADC:inst4|sclk_count[0] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.338      ; 1.210      ;
; 0.463 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.356      ; 1.243      ;
; 0.469 ; ADC:inst4|register[1]   ; ADC:inst4|ADC_DATA_CH1[1]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.385      ; 0.998      ;
; 0.470 ; ADC:inst4|register[5]   ; ADC:inst4|ADC_DATA_CH0[5]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 0.998      ;
; 0.472 ; ADC:inst4|register[7]   ; ADC:inst4|ADC_DATA_CH1[7]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.385      ; 1.001      ;
; 0.473 ; ADC:inst4|register[8]   ; ADC:inst4|ADC_DATA_CH1[8]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.385      ; 1.002      ;
; 0.475 ; ADC:inst4|register[8]   ; ADC:inst4|ADC_DATA_CH0[8]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 1.003      ;
; 0.477 ; ADC:inst4|register[0]   ; ADC:inst4|ADC_DATA_CH0[0]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 1.005      ;
; 0.478 ; ADC:inst4|sclk_count[0] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.338      ; 1.240      ;
; 0.481 ; ADC:inst4|register[5]   ; ADC:inst4|ADC_DATA_CH1[5]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.385      ; 1.010      ;
; 0.483 ; ADC:inst4|register[1]   ; ADC:inst4|register[2]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.682      ;
; 0.483 ; ADC:inst4|register[0]   ; ADC:inst4|register[1]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; ADC:inst4|register[8]   ; ADC:inst4|register[9]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.683      ;
; 0.485 ; ADC:inst4|register[10]  ; ADC:inst4|register[11]     ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.684      ;
; 0.494 ; ADC:inst4|register[10]  ; ADC:inst4|ADC_DATA_CH0[10] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 1.022      ;
; 0.495 ; ADC:inst4|register[11]  ; ADC:inst4|ADC_DATA_CH0[11] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 1.023      ;
; 0.495 ; ADC:inst4|register[11]  ; ADC:inst4|ADC_DATA_CH1[11] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.385      ; 1.024      ;
; 0.496 ; ADC:inst4|register[9]   ; ADC:inst4|ADC_DATA_CH0[9]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 1.024      ;
; 0.499 ; ADC:inst4|register[7]   ; ADC:inst4|ADC_DATA_CH0[7]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 1.027      ;
; 0.500 ; ADC:inst4|register[9]   ; ADC:inst4|ADC_DATA_CH1[9]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.385      ; 1.029      ;
; 0.500 ; ADC:inst4|register[4]   ; ADC:inst4|ADC_DATA_CH0[4]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 1.028      ;
; 0.504 ; ADC:inst4|register[3]   ; ADC:inst4|ADC_DATA_CH0[3]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 1.032      ;
; 0.504 ; ADC:inst4|register[2]   ; ADC:inst4|ADC_DATA_CH1[2]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.385      ; 1.033      ;
; 0.509 ; ADC:inst4|register[6]   ; ADC:inst4|ADC_DATA_CH0[6]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 1.037      ;
; 0.512 ; ADC:inst4|sclk_count[1] ; ADC:inst4|sclk_count[1]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.711      ;
; 0.525 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[1]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.356      ; 1.305      ;
; 0.526 ; ADC:inst4|register[0]   ; ADC:inst4|ADC_DATA_CH1[0]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.385      ; 1.055      ;
; 0.526 ; ADC:inst4|sclk_count[3] ; ADC:inst4|sclk_count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.725      ;
; 0.531 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[1]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.356      ; 1.311      ;
; 0.538 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[2]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.356      ; 1.318      ;
; 0.545 ; ADC:inst4|sclk_count[2] ; ADC:inst4|sclk_count[2]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.744      ;
; 0.577 ; ADC:inst4|sclk_count[2] ; ADC:inst4|sclk_count[4]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.776      ;
; 0.614 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[2]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.356      ; 1.394      ;
; 0.615 ; ADC:inst4|sclk_count[4] ; ADC:inst4|sclk_count[4]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.814      ;
; 0.621 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[3]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.356      ; 1.401      ;
; 0.627 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[3]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.356      ; 1.407      ;
; 0.664 ; ADC:inst4|register[4]   ; ADC:inst4|ADC_DATA_CH1[4]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.385      ; 1.193      ;
; 0.757 ; ADC:inst4|sclk_count[1] ; ADC:inst4|sclk_count[2]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.956      ;
; 0.794 ; ADC:inst4|sclk_count[2] ; ADC:inst4|sclk_count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.993      ;
; 0.796 ; ADC:inst4|register[1]   ; ADC:inst4|ADC_DATA_CH2[1]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 0.997      ;
; 0.797 ; ADC:inst4|register[5]   ; ADC:inst4|ADC_DATA_CH2[5]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 0.998      ;
; 0.802 ; ADC:inst4|register[8]   ; ADC:inst4|ADC_DATA_CH2[8]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.003      ;
; 0.808 ; ADC:inst4|register[4]   ; ADC:inst4|ADC_DATA_CH2[4]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.009      ;
; 0.810 ; ADC:inst4|register[9]   ; ADC:inst4|ADC_DATA_CH2[9]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.011      ;
; 0.817 ; ADC:inst4|register[6]   ; ADC:inst4|ADC_DATA_CH2[6]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.018      ;
; 0.821 ; ADC:inst4|register[10]  ; ADC:inst4|ADC_DATA_CH2[10] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.022      ;
; 0.823 ; ADC:inst4|register[1]   ; ADC:inst4|ADC_DATA_CH0[1]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.384      ; 1.351      ;
; 0.824 ; ADC:inst4|register[11]  ; ADC:inst4|ADC_DATA_CH2[11] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.025      ;
; 0.827 ; ADC:inst4|register[7]   ; ADC:inst4|ADC_DATA_CH2[7]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.028      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.832 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[11] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.941      ;
; 0.833 ; ADC:inst4|register[0]   ; ADC:inst4|ADC_DATA_CH2[0]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.034      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[0]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[1]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[2]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[3]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[4]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[5]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[6]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[7]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[8]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[9]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[10] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.839 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[11] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.947      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.840 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[11] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.685      ; 1.949      ;
; 0.841 ; ADC:inst4|register[10]  ; ADC:inst4|ADC_DATA_CH1[10] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.385      ; 1.370      ;
; 0.846 ; ADC:inst4|sclk_count[1] ; ADC:inst4|sclk_count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.045      ;
; 0.854 ; ADC:inst4|register[3]   ; ADC:inst4|ADC_DATA_CH2[3]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 1.055      ;
; 0.889 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[0]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.684      ; 1.997      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ADC:inst4|sclk_count[0]'                                                                                                     ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.319 ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.524 ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.056      ; 0.724      ;
; 0.696 ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.055      ; 0.895      ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                       ;
+-------+----------------------+----------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.511 ; pwm:inst|counter[12] ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; pwm:inst|counter[10] ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; pwm:inst|counter[2]  ; pwm:inst|counter[2]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; pwm:inst|counter[1]  ; pwm:inst|counter[1]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.516 ; pwm:inst|counter[8]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.530 ; pwm:inst|counter[0]  ; pwm:inst|counter[0]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.728      ;
; 0.758 ; pwm:inst|counter[1]  ; pwm:inst|counter[2]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.956      ;
; 0.761 ; pwm:inst|counter[9]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.959      ;
; 0.763 ; pwm:inst|counter[0]  ; pwm:inst|counter[1]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.961      ;
; 0.768 ; pwm:inst|counter[10] ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.966      ;
; 0.770 ; pwm:inst|counter[0]  ; pwm:inst|counter[2]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.968      ;
; 0.772 ; pwm:inst|counter[8]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.970      ;
; 0.840 ; pwm:inst|counter[13] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.042      ;
; 0.857 ; pwm:inst|counter[13] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.056      ;
; 0.857 ; pwm:inst|counter[9]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.055      ;
; 0.868 ; pwm:inst|counter[8]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.066      ;
; 0.879 ; pwm:inst|counter[11] ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.078      ;
; 0.893 ; pwm:inst|counter[3]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.091      ;
; 0.901 ; pwm:inst|counter[7]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.100      ;
; 0.949 ; pwm:inst|counter[3]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.147      ;
; 0.960 ; pwm:inst|counter[2]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.158      ;
; 0.997 ; pwm:inst|counter[7]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.196      ;
; 1.045 ; pwm:inst|counter[3]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.243      ;
; 1.046 ; pwm:inst|counter[1]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.244      ;
; 1.056 ; pwm:inst|counter[2]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.254      ;
; 1.057 ; pwm:inst|counter[7]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.256      ;
; 1.058 ; pwm:inst|counter[11] ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.257      ;
; 1.058 ; pwm:inst|counter[0]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.256      ;
; 1.078 ; pwm:inst|counter[9]  ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.276      ;
; 1.078 ; pwm:inst|counter[12] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.279      ;
; 1.085 ; pwm:inst|counter[11] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.287      ;
; 1.093 ; pwm:inst|counter[7]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.292      ;
; 1.107 ; pwm:inst|counter[6]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.306      ;
; 1.141 ; pwm:inst|counter[3]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.339      ;
; 1.142 ; pwm:inst|counter[1]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.340      ;
; 1.143 ; pwm:inst|counter[12] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.341      ;
; 1.146 ; pwm:inst|counter[5]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.345      ;
; 1.147 ; pwm:inst|counter[2]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.345      ;
; 1.152 ; pwm:inst|counter[2]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.350      ;
; 1.154 ; pwm:inst|counter[0]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.352      ;
; 1.158 ; pwm:inst|counter[4]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.357      ;
; 1.167 ; pwm:inst|counter[10] ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.365      ;
; 1.203 ; pwm:inst|counter[6]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.402      ;
; 1.233 ; pwm:inst|counter[1]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.431      ;
; 1.238 ; pwm:inst|counter[1]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.436      ;
; 1.240 ; pwm:inst|counter[10] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.438      ;
; 1.242 ; pwm:inst|counter[5]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.441      ;
; 1.245 ; pwm:inst|counter[0]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.443      ;
; 1.250 ; pwm:inst|counter[0]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.448      ;
; 1.254 ; pwm:inst|counter[4]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.453      ;
; 1.256 ; pwm:inst|counter[9]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.454      ;
; 1.258 ; pwm:inst|counter[3]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.456      ;
; 1.267 ; pwm:inst|counter[8]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.465      ;
; 1.269 ; pwm:inst|counter[2]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.467      ;
; 1.286 ; pwm:inst|counter[7]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.488      ;
; 1.299 ; pwm:inst|counter[6]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.498      ;
; 1.307 ; pwm:inst|counter[4]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.506      ;
; 1.308 ; pwm:inst|counter[8]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.509      ;
; 1.326 ; pwm:inst|counter[3]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.524      ;
; 1.329 ; pwm:inst|counter[9]  ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.527      ;
; 1.332 ; pwm:inst|counter[8]  ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.530      ;
; 1.333 ; pwm:inst|counter[5]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.532      ;
; 1.337 ; pwm:inst|counter[2]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.535      ;
; 1.338 ; pwm:inst|counter[5]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.537      ;
; 1.340 ; pwm:inst|counter[8]  ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.538      ;
; 1.350 ; pwm:inst|counter[4]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.549      ;
; 1.351 ; pwm:inst|counter[11] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.550      ;
; 1.355 ; pwm:inst|counter[1]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.553      ;
; 1.366 ; pwm:inst|counter[10] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.567      ;
; 1.367 ; pwm:inst|counter[0]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.565      ;
; 1.375 ; pwm:inst|counter[3]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.573      ;
; 1.378 ; pwm:inst|counter[6]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.577      ;
; 1.380 ; pwm:inst|counter[9]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.581      ;
; 1.380 ; pwm:inst|counter[3]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.578      ;
; 1.386 ; pwm:inst|counter[2]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.584      ;
; 1.391 ; pwm:inst|counter[2]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.589      ;
; 1.423 ; pwm:inst|counter[1]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.621      ;
; 1.426 ; pwm:inst|counter[5]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.628      ;
; 1.435 ; pwm:inst|counter[0]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.633      ;
; 1.457 ; pwm:inst|counter[4]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 1.659      ;
; 1.472 ; pwm:inst|counter[1]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.670      ;
; 1.477 ; pwm:inst|counter[1]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.675      ;
; 1.481 ; pwm:inst|counter[3]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.682      ;
; 1.484 ; pwm:inst|counter[6]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.683      ;
; 1.484 ; pwm:inst|counter[0]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.682      ;
; 1.489 ; pwm:inst|counter[0]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.687      ;
; 1.492 ; pwm:inst|counter[7]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.691      ;
; 1.519 ; pwm:inst|counter[5]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.718      ;
; 1.535 ; pwm:inst|counter[4]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.734      ;
; 1.540 ; pwm:inst|counter[3]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.738      ;
; 1.546 ; pwm:inst|counter[7]  ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.745      ;
; 1.550 ; pwm:inst|counter[13] ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.749      ;
; 1.551 ; pwm:inst|counter[13] ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.750      ;
; 1.551 ; pwm:inst|counter[2]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.749      ;
; 1.565 ; pwm:inst|counter[7]  ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.764      ;
; 1.577 ; pwm:inst|counter[5]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.776      ;
; 1.584 ; pwm:inst|counter[4]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.783      ;
; 1.589 ; pwm:inst|counter[4]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.788      ;
; 1.594 ; pwm:inst|counter[2]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.795      ;
; 1.605 ; pwm:inst|counter[3]  ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.803      ;
+-------+----------------------+----------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[1] ; -2.914 ; -110.915      ;
; ADC:inst4|sclk_count[0]                           ; 0.355  ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 28.241 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; ADC:inst4|sclk_count[0]                           ; 0.194 ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.202 ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.305 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; ADC:inst4|sclk_count[0]                           ; -1.000  ; -2.000        ;
; CLK_50                                            ; 9.587   ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 49.782  ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[1] ; 166.441 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[1]'                                                                                                       ;
+--------+--------------------------+----------------------------+-------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                    ; Launch Clock            ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------+-------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.914 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.932      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.910 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.920     ; 0.928      ;
; -2.869 ; ADC:inst4|sample_addr[0] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.905     ; 0.902      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.837 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH0[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 1.044      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.810 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH1[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 1.018      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.712 ; ADC:inst4|sample_addr[0] ; ADC:inst4|ADC_DATA_CH1[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.730     ; 0.920      ;
; -2.688 ; ADC:inst4|sample_addr[1] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.905     ; 0.721      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -2.661 ; ADC:inst4|sample_addr[1] ; ADC:inst4|ADC_DATA_CH0[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.731     ; 0.868      ;
; -1.305 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.113     ; 1.235      ;
; -1.267 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.113     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.266 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.197      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[8]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[10] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[9]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[7]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[6]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[5]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[4]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[1]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[0]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[3]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[2]  ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
; -1.190 ; ADC:inst4|sclk_count[0]  ; ADC:inst4|ADC_DATA_CH2[11] ; ADC:inst4|sclk_count[0] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -0.112     ; 1.121      ;
+--------+--------------------------+----------------------------+-------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ADC:inst4|sclk_count[0]'                                                                                                    ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.355 ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.036     ; 0.596      ;
; 0.455 ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.036     ; 0.496      ;
; 0.592 ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 1.000        ; -0.036     ; 0.359      ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+--------+----------------------------+--------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 28.241 ; ADC:inst4|ADC_DATA_CH2[0]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.984      ;
; 28.255 ; ADC:inst4|ADC_DATA_CH2[0]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.970      ;
; 28.308 ; ADC:inst4|ADC_DATA_CH2[2]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.917      ;
; 28.322 ; ADC:inst4|ADC_DATA_CH2[2]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.903      ;
; 28.356 ; ADC:inst4|ADC_DATA_CH2[1]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.869      ;
; 28.370 ; ADC:inst4|ADC_DATA_CH2[1]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.855      ;
; 28.472 ; ADC:inst4|ADC_DATA_CH2[4]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.753      ;
; 28.486 ; ADC:inst4|ADC_DATA_CH2[4]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.739      ;
; 28.497 ; ADC:inst4|ADC_DATA_CH2[3]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.728      ;
; 28.511 ; ADC:inst4|ADC_DATA_CH2[3]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.714      ;
; 28.546 ; ADC:inst4|ADC_DATA_CH1[0]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.481      ;
; 28.560 ; ADC:inst4|ADC_DATA_CH1[0]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.467      ;
; 28.565 ; ADC:inst4|ADC_DATA_CH2[5]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.660      ;
; 28.571 ; ADC:inst4|ADC_DATA_CH2[6]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.654      ;
; 28.579 ; ADC:inst4|ADC_DATA_CH2[5]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.646      ;
; 28.585 ; ADC:inst4|ADC_DATA_CH2[6]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.640      ;
; 28.614 ; ADC:inst4|ADC_DATA_CH1[2]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.413      ;
; 28.628 ; ADC:inst4|ADC_DATA_CH1[2]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.399      ;
; 28.631 ; ADC:inst4|ADC_DATA_CH0[0]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 4.391      ;
; 28.663 ; ADC:inst4|ADC_DATA_CH1[1]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.364      ;
; 28.677 ; ADC:inst4|ADC_DATA_CH1[1]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.350      ;
; 28.687 ; ADC:inst4|ADC_DATA_CH1[4]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.340      ;
; 28.693 ; ADC:inst4|ADC_DATA_CH0[1]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 4.329      ;
; 28.701 ; ADC:inst4|ADC_DATA_CH1[4]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.326      ;
; 28.723 ; ADC:inst4|ADC_DATA_CH0[2]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 4.299      ;
; 28.731 ; ADC:inst4|ADC_DATA_CH1[3]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.296      ;
; 28.735 ; ADC:inst4|ADC_DATA_CH2[8]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.490      ;
; 28.737 ; ADC:inst4|ADC_DATA_CH2[7]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.488      ;
; 28.745 ; ADC:inst4|ADC_DATA_CH1[3]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.282      ;
; 28.749 ; ADC:inst4|ADC_DATA_CH2[8]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.476      ;
; 28.751 ; ADC:inst4|ADC_DATA_CH2[7]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.474      ;
; 28.791 ; ADC:inst4|ADC_DATA_CH0[4]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 4.231      ;
; 28.800 ; ADC:inst4|ADC_DATA_CH0[3]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 4.222      ;
; 28.805 ; ADC:inst4|ADC_DATA_CH2[9]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.420      ;
; 28.807 ; ADC:inst4|ADC_DATA_CH0[7]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 4.221      ;
; 28.819 ; ADC:inst4|ADC_DATA_CH2[9]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.406      ;
; 28.821 ; ADC:inst4|ADC_DATA_CH0[7]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 4.207      ;
; 28.864 ; ADC:inst4|ADC_DATA_CH0[6]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 4.158      ;
; 28.868 ; ADC:inst4|ADC_DATA_CH0[5]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 4.154      ;
; 28.872 ; ADC:inst4|ADC_DATA_CH0[7]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 4.150      ;
; 28.888 ; ADC:inst4|ADC_DATA_CH1[8]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.139      ;
; 28.902 ; ADC:inst4|ADC_DATA_CH1[8]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.125      ;
; 28.980 ; ADC:inst4|ADC_DATA_CH1[5]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.047      ;
; 28.991 ; ADC:inst4|ADC_DATA_CH0[2]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 4.037      ;
; 28.994 ; ADC:inst4|ADC_DATA_CH1[5]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 4.033      ;
; 29.005 ; ADC:inst4|ADC_DATA_CH0[2]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 4.023      ;
; 29.008 ; ADC:inst4|ADC_DATA_CH2[10] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.217      ;
; 29.022 ; ADC:inst4|ADC_DATA_CH2[10] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 4.203      ;
; 29.075 ; ADC:inst4|ADC_DATA_CH0[1]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.953      ;
; 29.089 ; ADC:inst4|ADC_DATA_CH0[1]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.939      ;
; 29.099 ; ADC:inst4|ADC_DATA_CH0[8]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 3.923      ;
; 29.108 ; ADC:inst4|ADC_DATA_CH1[6]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 3.919      ;
; 29.112 ; ADC:inst4|ADC_DATA_CH0[10] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.916      ;
; 29.120 ; ADC:inst4|ADC_DATA_CH0[9]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 3.902      ;
; 29.121 ; ADC:inst4|ADC_DATA_CH0[5]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.907      ;
; 29.122 ; ADC:inst4|ADC_DATA_CH1[6]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 3.905      ;
; 29.126 ; ADC:inst4|ADC_DATA_CH0[10] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.902      ;
; 29.135 ; ADC:inst4|ADC_DATA_CH0[5]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.893      ;
; 29.143 ; ADC:inst4|ADC_DATA_CH0[8]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.885      ;
; 29.145 ; ADC:inst4|ADC_DATA_CH1[10] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 3.882      ;
; 29.157 ; ADC:inst4|ADC_DATA_CH0[8]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.871      ;
; 29.159 ; ADC:inst4|ADC_DATA_CH1[10] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 3.868      ;
; 29.163 ; ADC:inst4|ADC_DATA_CH0[9]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.865      ;
; 29.167 ; ADC:inst4|ADC_DATA_CH0[10] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 3.855      ;
; 29.177 ; ADC:inst4|ADC_DATA_CH0[9]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.851      ;
; 29.190 ; ADC:inst4|ADC_DATA_CH1[9]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 3.837      ;
; 29.204 ; ADC:inst4|ADC_DATA_CH1[7]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 3.823      ;
; 29.204 ; ADC:inst4|ADC_DATA_CH1[9]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 3.823      ;
; 29.214 ; ADC:inst4|ADC_DATA_CH0[4]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.814      ;
; 29.218 ; ADC:inst4|ADC_DATA_CH1[0]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 3.803      ;
; 29.218 ; ADC:inst4|ADC_DATA_CH1[7]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 3.809      ;
; 29.228 ; ADC:inst4|ADC_DATA_CH0[4]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.800      ;
; 29.269 ; ADC:inst4|ADC_DATA_CH0[6]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.759      ;
; 29.283 ; ADC:inst4|ADC_DATA_CH0[6]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.745      ;
; 29.286 ; ADC:inst4|ADC_DATA_CH1[2]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 3.735      ;
; 29.295 ; ADC:inst4|ADC_DATA_CH0[3]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.733      ;
; 29.300 ; ADC:inst4|ADC_DATA_CH1[1]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 3.721      ;
; 29.309 ; ADC:inst4|ADC_DATA_CH0[3]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.719      ;
; 29.359 ; ADC:inst4|ADC_DATA_CH1[4]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 3.662      ;
; 29.368 ; ADC:inst4|ADC_DATA_CH1[3]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 3.653      ;
; 29.415 ; ADC:inst4|ADC_DATA_CH2[4]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.102     ; 3.804      ;
; 29.417 ; ADC:inst4|ADC_DATA_CH1[11] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 3.610      ;
; 29.431 ; ADC:inst4|ADC_DATA_CH1[11] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.294     ; 3.596      ;
; 29.436 ; ADC:inst4|ADC_DATA_CH2[11] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 3.789      ;
; 29.436 ; ADC:inst4|ADC_DATA_CH1[5]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 3.585      ;
; 29.442 ; ADC:inst4|ADC_DATA_CH2[6]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.102     ; 3.777      ;
; 29.450 ; ADC:inst4|ADC_DATA_CH2[11] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.096     ; 3.775      ;
; 29.462 ; ADC:inst4|ADC_DATA_CH0[11] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.299     ; 3.560      ;
; 29.462 ; ADC:inst4|ADC_DATA_CH0[0]  ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.566      ;
; 29.476 ; ADC:inst4|ADC_DATA_CH0[0]  ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.552      ;
; 29.511 ; ADC:inst4|ADC_DATA_CH1[6]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 3.510      ;
; 29.538 ; ADC:inst4|ADC_DATA_CH1[8]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 3.483      ;
; 29.560 ; ADC:inst4|ADC_DATA_CH0[11] ; pwm:inst|r_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.468      ;
; 29.567 ; ADC:inst4|ADC_DATA_CH2[7]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.102     ; 3.652      ;
; 29.574 ; ADC:inst4|ADC_DATA_CH0[11] ; pwm:inst|r_2 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.293     ; 3.454      ;
; 29.593 ; ADC:inst4|ADC_DATA_CH1[7]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 3.428      ;
; 29.769 ; ADC:inst4|ADC_DATA_CH2[5]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.102     ; 3.450      ;
; 29.794 ; ADC:inst4|ADC_DATA_CH1[10] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 3.227      ;
; 29.840 ; ADC:inst4|ADC_DATA_CH1[9]  ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 3.181      ;
; 30.024 ; ADC:inst4|ADC_DATA_CH1[11] ; pwm:inst|l_1 ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 33.334       ; -0.300     ; 2.997      ;
+--------+----------------------------+--------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ADC:inst4|sclk_count[0]'                                                                                                     ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.194 ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.308 ; ADC:inst4|sample_addr[1] ; ADC:inst4|sample_addr[0] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.386 ; ADC:inst4|sample_addr[0] ; ADC:inst4|sample_addr[1] ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0] ; 0.000        ; 0.036      ; 0.506      ;
+-------+--------------------------+--------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.202 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.131      ; 0.622      ;
; 0.204 ; ADC:inst4|register[5]   ; ADC:inst4|register[6]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; ADC:inst4|register[7]   ; ADC:inst4|register[8]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; ADC:inst4|register[3]   ; ADC:inst4|register[4]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; ADC:inst4|register[9]   ; ADC:inst4|register[10]     ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.326      ;
; 0.208 ; ADC:inst4|register[6]   ; ADC:inst4|register[7]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.328      ;
; 0.218 ; ADC:inst4|register[4]   ; ADC:inst4|register[5]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.338      ;
; 0.218 ; ADC:inst4|register[2]   ; ADC:inst4|register[3]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.338      ;
; 0.251 ; ADC:inst4|register[8]   ; ADC:inst4|ADC_DATA_CH0[8]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.570      ;
; 0.252 ; ADC:inst4|register[7]   ; ADC:inst4|ADC_DATA_CH1[7]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.236      ; 0.572      ;
; 0.252 ; ADC:inst4|register[5]   ; ADC:inst4|ADC_DATA_CH0[5]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.571      ;
; 0.252 ; ADC:inst4|register[1]   ; ADC:inst4|ADC_DATA_CH1[1]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.236      ; 0.572      ;
; 0.254 ; ADC:inst4|register[8]   ; ADC:inst4|ADC_DATA_CH1[8]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.236      ; 0.574      ;
; 0.255 ; ADC:inst4|register[0]   ; ADC:inst4|ADC_DATA_CH0[0]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.574      ;
; 0.259 ; ADC:inst4|register[11]  ; ADC:inst4|ADC_DATA_CH0[11] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.578      ;
; 0.260 ; ADC:inst4|register[5]   ; ADC:inst4|ADC_DATA_CH1[5]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.236      ; 0.580      ;
; 0.261 ; ADC:inst4|register[7]   ; ADC:inst4|ADC_DATA_CH0[7]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.580      ;
; 0.263 ; ADC:inst4|register[11]  ; ADC:inst4|ADC_DATA_CH1[11] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.236      ; 0.583      ;
; 0.264 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[0]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.131      ; 0.684      ;
; 0.267 ; ADC:inst4|register[9]   ; ADC:inst4|ADC_DATA_CH0[9]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.586      ;
; 0.267 ; ADC:inst4|register[3]   ; ADC:inst4|ADC_DATA_CH0[3]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.586      ;
; 0.268 ; ADC:inst4|register[10]  ; ADC:inst4|ADC_DATA_CH0[10] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.587      ;
; 0.271 ; ADC:inst4|register[9]   ; ADC:inst4|ADC_DATA_CH1[9]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.236      ; 0.591      ;
; 0.271 ; ADC:inst4|register[4]   ; ADC:inst4|ADC_DATA_CH0[4]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.590      ;
; 0.272 ; ADC:inst4|register[6]   ; ADC:inst4|ADC_DATA_CH0[6]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.591      ;
; 0.273 ; ADC:inst4|register[2]   ; ADC:inst4|ADC_DATA_CH1[2]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.236      ; 0.593      ;
; 0.273 ; ADC:inst4|sclk_count[0] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.148      ; 0.710      ;
; 0.279 ; ADC:inst4|register[8]   ; ADC:inst4|register[9]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; ADC:inst4|register[1]   ; ADC:inst4|register[2]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; ADC:inst4|register[0]   ; ADC:inst4|register[1]      ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; ADC:inst4|register[10]  ; ADC:inst4|register[11]     ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.400      ;
; 0.281 ; ADC:inst4|register[0]   ; ADC:inst4|ADC_DATA_CH1[0]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.236      ; 0.601      ;
; 0.282 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.131      ; 0.702      ;
; 0.307 ; ADC:inst4|sclk_count[1] ; ADC:inst4|sclk_count[1]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.428      ;
; 0.315 ; ADC:inst4|sclk_count[3] ; ADC:inst4|sclk_count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.436      ;
; 0.329 ; ADC:inst4|sclk_count[2] ; ADC:inst4|sclk_count[2]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.450      ;
; 0.344 ; ADC:inst4|sclk_count[0] ; ADC:inst4|din              ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.148      ; 0.781      ;
; 0.351 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[1]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.131      ; 0.771      ;
; 0.353 ; ADC:inst4|sclk_count[2] ; ADC:inst4|sclk_count[4]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.474      ;
; 0.354 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[2]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.131      ; 0.774      ;
; 0.359 ; ADC:inst4|sclk_count[4] ; ADC:inst4|sclk_count[4]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.480      ;
; 0.361 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[4]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.131      ; 0.781      ;
; 0.362 ; ADC:inst4|register[4]   ; ADC:inst4|ADC_DATA_CH1[4]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.236      ; 0.682      ;
; 0.395 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[1]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.131      ; 0.815      ;
; 0.417 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[3]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.131      ; 0.837      ;
; 0.448 ; ADC:inst4|register[1]   ; ADC:inst4|ADC_DATA_CH2[1]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.570      ;
; 0.451 ; ADC:inst4|register[8]   ; ADC:inst4|ADC_DATA_CH2[8]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; ADC:inst4|register[5]   ; ADC:inst4|ADC_DATA_CH2[5]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.573      ;
; 0.455 ; ADC:inst4|register[1]   ; ADC:inst4|ADC_DATA_CH0[1]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.774      ;
; 0.456 ; ADC:inst4|sclk_count[1] ; ADC:inst4|sclk_count[2]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.577      ;
; 0.458 ; ADC:inst4|register[9]   ; ADC:inst4|ADC_DATA_CH2[9]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[2]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.131      ; 0.878      ;
; 0.459 ; ADC:inst4|register[11]  ; ADC:inst4|ADC_DATA_CH2[11] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.581      ;
; 0.460 ; ADC:inst4|register[4]   ; ADC:inst4|ADC_DATA_CH2[4]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.582      ;
; 0.461 ; ADC:inst4|register[7]   ; ADC:inst4|ADC_DATA_CH2[7]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.583      ;
; 0.461 ; ADC:inst4|sclk_count[0] ; ADC:inst4|sclk_count[3]    ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.131      ; 0.881      ;
; 0.462 ; ADC:inst4|register[6]   ; ADC:inst4|ADC_DATA_CH2[6]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.584      ;
; 0.466 ; ADC:inst4|register[10]  ; ADC:inst4|ADC_DATA_CH2[10] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.588      ;
; 0.467 ; ADC:inst4|register[0]   ; ADC:inst4|ADC_DATA_CH2[0]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.589      ;
; 0.472 ; ADC:inst4|register[10]  ; ADC:inst4|ADC_DATA_CH1[10] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.236      ; 0.792      ;
; 0.477 ; ADC:inst4|register[3]   ; ADC:inst4|ADC_DATA_CH2[3]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.599      ;
; 0.487 ; ADC:inst4|sclk_count[2] ; ADC:inst4|sclk_count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.608      ;
; 0.519 ; ADC:inst4|sclk_count[1] ; ADC:inst4|sclk_count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.640      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.522 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[11] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.141      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[0]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[1]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[2]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[3]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[4]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[5]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[6]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[7]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[8]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[9]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[10] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.532 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH0[11] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.329      ; 1.150      ;
; 0.558 ; ADC:inst4|register[2]   ; ADC:inst4|ADC_DATA_CH2[2]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.680      ;
; 0.575 ; ADC:inst4|register[2]   ; ADC:inst4|ADC_DATA_CH0[2]  ; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.235      ; 0.894      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[0]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.212      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[1]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.212      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[2]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.212      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[3]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.212      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[4]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.212      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[5]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.212      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[6]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.212      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[7]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.212      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[8]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.212      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[9]  ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.212      ;
; 0.593 ; ADC:inst4|sclk_count[0] ; ADC:inst4|ADC_DATA_CH1[10] ; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.330      ; 1.212      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                       ;
+-------+----------------------+----------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.305 ; pwm:inst|counter[12] ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pwm:inst|counter[10] ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pwm:inst|counter[2]  ; pwm:inst|counter[2]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; pwm:inst|counter[1]  ; pwm:inst|counter[1]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; pwm:inst|counter[8]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.316 ; pwm:inst|counter[0]  ; pwm:inst|counter[0]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.454 ; pwm:inst|counter[1]  ; pwm:inst|counter[2]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.457 ; pwm:inst|counter[9]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.463 ; pwm:inst|counter[0]  ; pwm:inst|counter[1]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.466 ; pwm:inst|counter[10] ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; pwm:inst|counter[0]  ; pwm:inst|counter[2]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; pwm:inst|counter[8]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.484 ; pwm:inst|counter[13] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.607      ;
; 0.493 ; pwm:inst|counter[13] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.613      ;
; 0.513 ; pwm:inst|counter[11] ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.634      ;
; 0.523 ; pwm:inst|counter[9]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.525 ; pwm:inst|counter[7]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.646      ;
; 0.532 ; pwm:inst|counter[3]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; pwm:inst|counter[8]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.653      ;
; 0.587 ; pwm:inst|counter[3]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.707      ;
; 0.591 ; pwm:inst|counter[7]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.712      ;
; 0.598 ; pwm:inst|counter[2]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.718      ;
; 0.602 ; pwm:inst|counter[7]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.722      ;
; 0.602 ; pwm:inst|counter[11] ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.722      ;
; 0.634 ; pwm:inst|counter[9]  ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.754      ;
; 0.636 ; pwm:inst|counter[12] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.758      ;
; 0.648 ; pwm:inst|counter[6]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.769      ;
; 0.651 ; pwm:inst|counter[11] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.774      ;
; 0.652 ; pwm:inst|counter[1]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.772      ;
; 0.653 ; pwm:inst|counter[3]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.773      ;
; 0.657 ; pwm:inst|counter[7]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.778      ;
; 0.664 ; pwm:inst|counter[0]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.784      ;
; 0.664 ; pwm:inst|counter[2]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.784      ;
; 0.675 ; pwm:inst|counter[5]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.796      ;
; 0.688 ; pwm:inst|counter[12] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.807      ;
; 0.689 ; pwm:inst|counter[2]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.809      ;
; 0.695 ; pwm:inst|counter[4]  ; pwm:inst|counter[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.816      ;
; 0.701 ; pwm:inst|counter[10] ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.820      ;
; 0.714 ; pwm:inst|counter[6]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.835      ;
; 0.718 ; pwm:inst|counter[1]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.838      ;
; 0.719 ; pwm:inst|counter[3]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.839      ;
; 0.730 ; pwm:inst|counter[0]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.850      ;
; 0.730 ; pwm:inst|counter[2]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.850      ;
; 0.741 ; pwm:inst|counter[5]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.862      ;
; 0.742 ; pwm:inst|counter[3]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.861      ;
; 0.743 ; pwm:inst|counter[1]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.863      ;
; 0.753 ; pwm:inst|counter[2]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.872      ;
; 0.754 ; pwm:inst|counter[10] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.873      ;
; 0.755 ; pwm:inst|counter[4]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.875      ;
; 0.755 ; pwm:inst|counter[0]  ; pwm:inst|counter[3]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.875      ;
; 0.758 ; pwm:inst|counter[9]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.877      ;
; 0.760 ; pwm:inst|counter[5]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.880      ;
; 0.761 ; pwm:inst|counter[4]  ; pwm:inst|counter[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.882      ;
; 0.768 ; pwm:inst|counter[8]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.887      ;
; 0.780 ; pwm:inst|counter[6]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.901      ;
; 0.784 ; pwm:inst|counter[7]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.907      ;
; 0.784 ; pwm:inst|counter[1]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.904      ;
; 0.786 ; pwm:inst|counter[6]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.906      ;
; 0.789 ; pwm:inst|counter[8]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.911      ;
; 0.790 ; pwm:inst|counter[8]  ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.910      ;
; 0.796 ; pwm:inst|counter[0]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.916      ;
; 0.801 ; pwm:inst|counter[11] ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.921      ;
; 0.807 ; pwm:inst|counter[5]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.928      ;
; 0.807 ; pwm:inst|counter[1]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.926      ;
; 0.809 ; pwm:inst|counter[10] ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.931      ;
; 0.810 ; pwm:inst|counter[3]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.929      ;
; 0.811 ; pwm:inst|counter[9]  ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.930      ;
; 0.818 ; pwm:inst|counter[3]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.937      ;
; 0.819 ; pwm:inst|counter[0]  ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.938      ;
; 0.820 ; pwm:inst|counter[9]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.942      ;
; 0.820 ; pwm:inst|counter[3]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.939      ;
; 0.821 ; pwm:inst|counter[2]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.940      ;
; 0.821 ; pwm:inst|counter[8]  ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.940      ;
; 0.827 ; pwm:inst|counter[4]  ; pwm:inst|counter[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.948      ;
; 0.829 ; pwm:inst|counter[2]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.948      ;
; 0.831 ; pwm:inst|counter[2]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.950      ;
; 0.871 ; pwm:inst|counter[6]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.991      ;
; 0.872 ; pwm:inst|counter[5]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.995      ;
; 0.875 ; pwm:inst|counter[1]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.994      ;
; 0.883 ; pwm:inst|counter[1]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.002      ;
; 0.885 ; pwm:inst|counter[1]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.004      ;
; 0.887 ; pwm:inst|counter[0]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.006      ;
; 0.888 ; pwm:inst|counter[13] ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.008      ;
; 0.889 ; pwm:inst|counter[13] ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.009      ;
; 0.892 ; pwm:inst|counter[7]  ; pwm:inst|counter[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.012      ;
; 0.895 ; pwm:inst|counter[0]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.014      ;
; 0.897 ; pwm:inst|counter[0]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.016      ;
; 0.898 ; pwm:inst|counter[5]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.018      ;
; 0.905 ; pwm:inst|counter[4]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.028      ;
; 0.908 ; pwm:inst|counter[5]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.028      ;
; 0.914 ; pwm:inst|counter[7]  ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.035      ;
; 0.917 ; pwm:inst|counter[3]  ; pwm:inst|l_1         ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.039      ;
; 0.918 ; pwm:inst|counter[4]  ; pwm:inst|counter[7]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.038      ;
; 0.926 ; pwm:inst|counter[4]  ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.046      ;
; 0.928 ; pwm:inst|counter[4]  ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.048      ;
; 0.936 ; pwm:inst|counter[13] ; pwm:inst|counter[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.057      ;
; 0.945 ; pwm:inst|counter[7]  ; pwm:inst|counter[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.065      ;
; 0.952 ; pwm:inst|counter[13] ; pwm:inst|counter[4]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.072      ;
; 0.952 ; pwm:inst|counter[13] ; pwm:inst|counter[5]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.072      ;
; 0.953 ; pwm:inst|counter[13] ; pwm:inst|counter[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.073      ;
+-------+----------------------+----------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+----------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                              ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -5.001   ; 0.194 ; N/A      ; N/A     ; -1.000              ;
;  ADC:inst4|sclk_count[0]                           ; -0.130   ; 0.194 ; N/A      ; N/A     ; -1.000              ;
;  CLK_50                                            ; N/A      ; N/A   ; N/A      ; N/A     ; 9.587               ;
;  inst5|altpll_component|auto_generated|pll1|clk[0] ; 24.432   ; 0.305 ; N/A      ; N/A     ; 49.743              ;
;  inst5|altpll_component|auto_generated|pll1|clk[1] ; -5.001   ; 0.202 ; N/A      ; N/A     ; 166.409             ;
; Design-wide TNS                                    ; -188.912 ; 0.0   ; 0.0      ; 0.0     ; -2.0                ;
;  ADC:inst4|sclk_count[0]                           ; -0.130   ; 0.000 ; N/A      ; N/A     ; -2.000              ;
;  CLK_50                                            ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst5|altpll_component|auto_generated|pll1|clk[1] ; -188.782 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; L1               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L2               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R2               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CS_n             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; din              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; node_no          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ON_BOARD_ADC_CLK ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; L2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; CS_n             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; din              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; node_no          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ON_BOARD_ADC_CLK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; L2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; CS_n             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; din              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; node_no          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ON_BOARD_ADC_CLK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CS_n             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; din              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; node_no          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ON_BOARD_ADC_CLK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; ADC:inst4|sclk_count[0]                           ; ADC:inst4|sclk_count[0]                           ; 4        ; 0        ; 0        ; 0        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 987      ; 0        ; 0        ; 0        ;
; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 10752    ; 0        ; 0        ; 0        ;
; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 114      ; 42       ; 3        ; 1        ;
; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 241      ; 0        ; 5        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; ADC:inst4|sclk_count[0]                           ; ADC:inst4|sclk_count[0]                           ; 4        ; 0        ; 0        ; 0        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 987      ; 0        ; 0        ; 0        ;
; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 10752    ; 0        ; 0        ; 0        ;
; ADC:inst4|sclk_count[0]                           ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 114      ; 42       ; 3        ; 1        ;
; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; 241      ; 0        ; 5        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                            ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; Target                                            ; Clock                                             ; Type      ; Status      ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; ADC:inst4|sclk_count[0]                           ; ADC:inst4|sclk_count[0]                           ; Base      ; Constrained ;
; CLK_50                                            ; CLK_50                                            ; Base      ; Constrained ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
; inst5|altpll_component|auto_generated|pll1|clk[1] ; inst5|altpll_component|auto_generated|pll1|clk[1] ; Generated ; Constrained ;
; inst5|altpll_component|auto_generated|pll1|clk[2] ; inst5|altpll_component|auto_generated|pll1|clk[2] ; Generated ; Constrained ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; L1               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ON_BOARD_ADC_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; node_no          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; L1               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ON_BOARD_ADC_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R1               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; R2               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; node_no          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Wed Jan 13 15:45:24 2021
Info: Command: quartus_sta SM_bot -c SM_bot
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SM_bot.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLK_50 CLK_50
    Info (332110): create_generated_clock -source {inst5|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {inst5|altpll_component|auto_generated|pll1|clk[0]} {inst5|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst5|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 3 -duty_cycle 50.00 -name {inst5|altpll_component|auto_generated|pll1|clk[1]} {inst5|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {inst5|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 3 -duty_cycle 50.00 -name {inst5|altpll_component|auto_generated|pll1|clk[2]} {inst5|altpll_component|auto_generated|pll1|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ADC:inst4|sclk_count[0] ADC:inst4|sclk_count[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.001
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.001            -188.782 inst5|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.130              -0.130 ADC:inst4|sclk_count[0] 
    Info (332119):    24.432               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.361               0.000 ADC:inst4|sclk_count[0] 
    Info (332119):     0.392               0.000 inst5|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.569               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000              -2.000 ADC:inst4|sclk_count[0] 
    Info (332119):     9.835               0.000 CLK_50 
    Info (332119):    49.747               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   166.413               0.000 inst5|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.438
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.438            -167.374 inst5|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.003              -0.003 ADC:inst4|sclk_count[0] 
    Info (332119):    25.354               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 inst5|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.319               0.000 ADC:inst4|sclk_count[0] 
    Info (332119):     0.511               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000              -2.000 ADC:inst4|sclk_count[0] 
    Info (332119):     9.818               0.000 CLK_50 
    Info (332119):    49.743               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   166.409               0.000 inst5|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.914
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.914            -110.915 inst5|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.355               0.000 ADC:inst4|sclk_count[0] 
    Info (332119):    28.241               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.194               0.000 ADC:inst4|sclk_count[0] 
    Info (332119):     0.202               0.000 inst5|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.305               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000              -2.000 ADC:inst4|sclk_count[0] 
    Info (332119):     9.587               0.000 CLK_50 
    Info (332119):    49.782               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   166.441               0.000 inst5|altpll_component|auto_generated|pll1|clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 836 megabytes
    Info: Processing ended: Wed Jan 13 15:45:26 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


