# Coprocessador para Opera√ß√µes entre Matrizes

## üìå Introdu√ß√£o - Sobre o Projeto

Na disciplina MI - Sistemas Digitais do semestre 2025.1, foi proposto como primeiro problema o desenvolvimento de um **coprocessador** capaz de realizar opera√ß√µes entre matrizes at√© 5x5, de modo que cada elemento da matriz √© representado por um **n√∫mero inteiro de 8 bits**, utilizando uma **FPGA na placa DE1-SoC**. O sistema conta com m√≥dulos dedicados para opera√ß√µes matriciais e gerenciamento de mem√≥ria. O projeto foi desenvolvido em **Verilog HDL** e modularizado de acordo com as opera√ß√µes, al√©m do acesso e gerenciamento de mem√≥ria da placa.

### ‚ú® Funcionalidades Implementadas
O coprocessador pode executar as seguintes opera√ß√µes:

- **Adi√ß√£o** de duas matrizes
- **Subtra√ß√£o** de duas matrizes
- **Multiplica√ß√£o** entre matrizes
- **Multiplica√ß√£o por um inteiro**
- **C√°lculo da matriz transposta**
- **C√°lculo da matriz oposta**
- **C√°lculo do determinante**

Na se√ß√£o de **Metodologia**, ser√£o descritos os processos envolvidos no desenvolvimento do software, como as escolhas de abordagem, a defini√ß√£o dos requisitos e funcionalidades, e a ordem de codifica√ß√£o. Na se√ß√£o de **Conclus√£o**, ser√£o informadas brevemente as conclus√µes e os objetivos cumpridos. Por fim, na se√ß√£o de **Refer√™ncias**, ser√£o listadas as fontes utilizadas para a elabora√ß√£o da resolu√ß√£o.

## üèóÔ∏è Metodologia - Arquitetura do Sistema
O projeto √© composto pelos seguintes m√≥dulos principais:

### üîπ M√≥dulos de Opera√ß√£o

1. **`modulo_somador_subtrator.v`** - Realiza a soma e subtra√ß√£o de duas matrizes.
2. **`modulo_multiplicador.v`** - Implementa a multiplica√ß√£o de duas matrizes ou entre uma matriz e um n√∫mero inteiro.
3. **`modulo_transpor.v`** - Gera a matriz transposta.
4. **`modulo_oposto.v`** - Calcula a matriz oposta.
5. **`modulo_determinante.v`** - Calcula o determinante da matriz.

### üîπ M√≥dulos de Mem√≥ria

1. **`fluxo_ram.v`** - Implementa uma mem√≥ria RAM de porta √∫nica para armazenar os valores das matrizes.
2. **`gerencia_matriz.v`** - Respons√°vel por inicializar e gravar duas matrizes 5√ó5 na RAM ao receber um sinal de `start`.

### üîπ M√≥dulos de Gerenciamento

1. **`main.v`** - C√≥digo principal, que chama e relaciona todas os m√≥dulos do projeto.
2. **`unidade_logica.v`** - Respons√°vel pela sele√ß√£o de qual opera√ß√£o ser√° exibida na mem√≥ria.

### üß† L√≥gica Desenvolvida

Para a implementa√ß√£o das opera√ß√µes, foi necess√°rio utilizar os m√©todos para gerenciamento de m√©moria e de envio de sinais:

  - Limita√ß√£o de bits na sa√≠da
  - Repreta√ß√£o por meio de complemento a dois
  - Tratamento de overflow
  - M√°quina de Estados

### üìë Descri√ß√£o de m√≥dulos fundamentais

#### üìù M√≥dulos de C√°lculo de Determinante

Este sistema implementa m√≥dulos Verilog para o c√°lculo de determinantes de matrizes 2x2, 3x3 e 4x4, utilizando multiplica√ß√µes, subtra√ß√µes e cofactora√ß√£o. Os m√≥dulos s√£o organizados hierarquicamente, favorecendo a reutiliza√ß√£o e a modularidade.

#### `mod_determinante_2x2`

Calcula o determinante de uma matriz 2x2 utilizando a f√≥rmula cl√°ssica:

\[
\text{det} =
\begin{vmatrix}
a & b \\
c & d
\end{vmatrix}
= ad - bc
\]

**Entradas:**

- `a, b, c, d` (`[7:0]`): Elementos da matriz.

**Sa√≠da:**

- `resultado` (`[7:0]`): Valor do determinante.

Este m√≥dulo utiliza dois m√≥dulos auxiliares de multiplica√ß√£o (`mod_mult`) para calcular `ad` e `bc`.

#### `mod_det_3x3`

Calcula o determinante de uma matriz 3x3 com a regra de Sarrus ou cofactores da primeira linha:

\[
\text{det} =
\begin{vmatrix}
a & b & c \\
d & e & f \\
g & h & i
\end{vmatrix}
= a(ei - fh) - b(di - fg) + c(dh - eg)
\]

**Entradas:**

- `a` at√© `i` (`signed [7:0]`): Elementos da matriz 3x3.

**Sa√≠da:**

- `resultado` (`signed [7:0]`): Valor do determinante.

As opera√ß√µes s√£o realizadas diretamente com multiplica√ß√µes e subtra√ß√µes.

#### `mod_det_4x4`

Calcula o determinante de uma matriz 4x4 utilizando cofactora√ß√£o da primeira linha, expandindo em 4 submatrizes 3x3:

\[
\text{det} =
\begin{vmatrix}
a & b & c & d \\
e & f & g & h \\
i & j & k & l \\
m & n & o & p
\end{vmatrix}
= a \cdot \text{det}(M_0)
- b \cdot \text{det}(M_1)
+ c \cdot \text{det}(M_2)
- d \cdot \text{det}(M_3)
\]

Onde cada \( M_i \) √© uma submatriz 3x3 obtida da matriz original ao remover a linha 0 e a coluna correspondente ao elemento \( a, b, c \) ou \( d \).

**Entradas:**

- `a` at√© `p` (`signed [7:0]`): Elementos da matriz 4x4.
- `clk`: Clock do sistema.
- `start`: Sinal para iniciar o c√°lculo.

**Sa√≠das:**

- `resultado` (`signed [15:0]`): Valor do determinante.
- `done`: Indica quando o c√°lculo foi conclu√≠do.

**Funcionamento:**

- O m√≥dulo passa por uma m√°quina de estados (`state`) que percorre os cofactores da primeira linha.
- Cada submatriz 3x3 √© carregada em registradores e enviada para o m√≥dulo `mod_det_3x3`.
- O resultado parcial √© armazenado em `temp[3:0]` e, ao final, a express√£o completa √© avaliada com os sinais alternados de cofactores: `+ - + -`.

#### üß± Hierarquia de M√≥dulos

```text
mod_det_4x4
 ‚îî‚îÄ‚îÄ mod_det_3x3
      ‚îî‚îÄ‚îÄ (opera√ß√µes diretas)
mod_determinante_2x2
 ‚îî‚îÄ‚îÄ mod_mult (2 inst√¢ncias)
```

---

#### üìù Descri√ß√£o do `fluxo_ram`

O m√≥dulo `fluxo_ram` √© respons√°vel por realizar a **interface de leitura e escrita** com uma mem√≥ria RAM implementada por meio de um IP gerado no Quartus Prime (`altsyncram`) para a FPGA DE1-SoC. Ele abstrai o controle da RAM de porta √∫nica, permitindo que outros m√≥dulos realizem opera√ß√µes sincronizadas com o clock da placa.

##### Entradas e Sa√≠das

- **Entradas:**
  - `clk`: sinal de clock para sincroniza√ß√£o com a RAM.
  - `endereco [7:0]`: endere√ßo de 8 bits utilizado para selecionar uma posi√ß√£o de mem√≥ria (suporta at√© 256 posi√ß√µes).
  - `dado_entrada [8:0]`: valor de 9 bits a ser escrito na mem√≥ria.
  - `grava`: controle de opera√ß√£o (`1` para **gravar**, `0` para **ler**).

- **Sa√≠das:**
  - `dado_saida [8:0]`: valor lido da mem√≥ria.

##### Funcionamento

O m√≥dulo instancia um componente gerado automaticamente pelo Quartus (`ram`), baseado na megafun√ß√£o `altsyncram`. Esse componente implementa uma RAM s√≠ncrona de **porta √∫nica**, operando com dados de 16 bits. No entanto, o m√≥dulo `fluxo_ram` limita o uso √† faixa de 9 bits mais baixos do barramento para compatibilidade com os dados utilizados nas opera√ß√µes matriciais do sistema.

A opera√ß√£o ocorre da seguinte forma:

1. **Escrita (grava = 1):** o dado presente em `dado_entrada` √© escrito no endere√ßo indicado por `endereco`.
2. **Leitura (grava = 0):** o conte√∫do do endere√ßo √© lido e atribu√≠do √† sa√≠da `dado_saida`, sincronizado na borda de subida do clock.

Internamente, o dado lido √© extra√≠do por meio da atribui√ß√£o:

```verilog
always @(posedge clk) begin
    dado_saida <= saida[8:0]; // Apenas os 9 bits menos significativos
end
```

---

#### üìù Descri√ß√£o do 'gerencia_matriz.v'

O m√≥dulo `gerencia_matriz` √© respons√°vel pela leitura e escrita de dados em mem√≥ria RAM, organizada para armazenar duas matrizes 5x5 (com 25 elementos cada), utilizando 9 bits por elemento. Esse m√≥dulo atua como intermedi√°rio entre os blocos de mem√≥ria e os m√≥dulos de opera√ß√£o aritm√©tica, garantindo sincroniza√ß√£o e controle adequado dos dados.

##### Entradas e Sa√≠das

- **Entradas:**
  - `clk`: sinal de clock para sincroniza√ß√£o.
  - `start`: sinal de controle para iniciar o processo de leitura/grava√ß√£o.
  - `grava`: sinal de controle externo para grava√ß√£o.
  - `matriz_resultante [224:0]`: vetor que representa a matriz de sa√≠da resultante das opera√ß√µes.

- **Sa√≠das:**
  - `matriz1 [224:0]`: vetor representando a primeira matriz lida.
  - `matriz2 [224:0]`: vetor representando a segunda matriz lida (ainda n√£o atribu√≠da explicitamente no c√≥digo apresentado, mas prevista na estrutura).

##### Funcionamento

O m√≥dulo utiliza duas inst√¢ncias de um componente auxiliar chamado `fluxo_ram`:

- `ram_inst1`: opera em modo de **leitura**, acessando os primeiros 50 endere√ßos da RAM para preencher a mem√≥ria interna `matriz_ler`.
- `ram_inst2`: opera em modo de **escrita**, utilizando dados da mem√≥ria `matriz_escrita` e gravando a partir do endere√ßo 50.

Um contador √© utilizado para garantir um pequeno atraso inicial ap√≥s a ativa√ß√£o do sinal `start`, evitando conflitos com os endere√ßos iniciais da RAM. Durante o processo:

1. A leitura √© feita de forma sequencial, armazenando os dados em `matriz_ler`.
2. Ap√≥s a leitura dos 50 valores (duas matrizes), o m√≥dulo ativa a escrita em `ram_inst2`, enviando os valores armazenados em `matriz_escrita`.
3. Parte dos dados lidos s√£o atribu√≠dos diretamente √† sa√≠da `matriz1` para uso posterior.

Este m√≥dulo foi desenvolvido com foco na modularidade e na correta manipula√ß√£o sequencial dos dados em sistemas embarcados baseados em FPGA.

---

#### üìù Descri√ß√£o do `unidade_logica.v`

O m√≥dulo `unidade_logica` atua como **unidade central de controle l√≥gico** das opera√ß√µes matriciais no sistema. Ele recebe duas matrizes 5x5 (`matriz_A` e `matriz_B`), al√©m de um c√≥digo de opera√ß√£o, e entrega como sa√≠da uma `matriz_resultado` correspondente √† opera√ß√£o escolhida.

Esse m√≥dulo √© projetado para ser **sincronizado com o clock** do sistema e ativado por meio do sinal `start`, com um sinal de sa√≠da `done` indicando o t√©rmino da opera√ß√£o.

##### Entradas e Sa√≠das

- **Entradas:**
  - `clk`: sinal de clock.
  - `start`: sinal de controle que ativa a opera√ß√£o.
  - `operacao [2:0]`: c√≥digo bin√°rio que seleciona qual opera√ß√£o ser√° realizada.
  - `matriz_A [224:0]`: matriz de entrada A (5x5, 25 elementos de 9 bits).
  - `matriz_B [224:0]`: matriz de entrada B (ou constante no caso de multiplica√ß√£o por inteiro).

- **Sa√≠das:**
  - `matriz_resultado [224:0]`: resultado da opera√ß√£o selecionada.
  - `done`: sinal que indica quando a opera√ß√£o foi finalizada.

##### Funcionamento

Ao receber um pulso de `start`, o m√≥dulo avalia o campo `operacao` e seleciona uma das opera√ß√µes dispon√≠veis:

| C√≥digo `operacao` | Opera√ß√£o                         |
|-------------------|----------------------------------|
| `000`             | Soma de matrizes                 |
| `001`             | Subtra√ß√£o de matrizes            |
| `010`             | Matriz oposta (n√£o implementada) |
| `011`             | Multiplica√ß√£o de matrizes        |
| `100`             | Transposi√ß√£o da matriz A         |
| `101`             | Determinante da matriz A         |
| `110`             | Multiplica√ß√£o da matriz A por constante (vinda de B) |

O sinal `done` √© ativado ao final da execu√ß√£o, indicando que o resultado est√° pronto.

##### M√≥dulos Internos Utilizados

O m√≥dulo `unidade_logica` depende de diversos m√≥dulos auxiliares para realizar opera√ß√µes espec√≠ficas:

- **`modulo_somador_subtrator`**: instanciado 25 vezes para realizar a **soma e subtra√ß√£o** de cada elemento da matriz.
- **`modulo_transpor`**: respons√°vel por transpor a matriz A.
- **`mult_const`**: realiza a multiplica√ß√£o da matriz A por um valor constante (extra√≠do de `matriz_B[7:0]`).

Outros m√≥dulos como **multiplica√ß√£o de matrizes**, **matriz oposta** e **determinante** s√£o declarados mas **ainda n√£o est√£o implementados** neste c√≥digo-fonte.

##### Observa√ß√µes

- A manipula√ß√£o dos elementos individuais da matriz (cada elemento com 9 bits) √© feita manualmente para cada uma das 25 posi√ß√µes, totalizando 25 inst√¢ncias para soma e subtra√ß√£o.
- O uso de `wire` para interligar os resultados dos m√≥dulos auxiliares permite que a sele√ß√£o l√≥gica na `always` block seja feita de forma eficiente.

Este m√≥dulo √© essencial para o sistema de opera√ß√µes aritm√©ticas em hardware, garantindo modularidade e clareza no fluxo de dados.

### üíª Ambiente de Desenvolvimento

O coprocessador foi desenvolvido no ambiente de desenvolvimento **Quartus Prime Lite 23.1**.

## üìä Conclus√£o - Resultados e Simula√ß√µes

O coprocessador implementado oferece uma robusta gama de funcionalidades no que se refere a c√°lculos matriciai. Durante o desenvolvimento desse projeto, foi poss√≠vel compreender os conceitos da utiliza√ß√£o dos recursos de hardware para realiza√ß√£o de opera√ß√µes, bem como o acesso e gerenciamento de mem√≥ria.

Os testes foram realizados para validar cada uma das opera√ß√µes suportadas. Os resultados foram analisados usando **ModelSim**, em seguida foram aplicadas na placa para ser testado na pr√°tica, e confirmaram a corre√ß√£o das opera√ß√µes matriciais.

### ‚öôÔ∏è Como Usar

#### üéØ Requisitos
- **Placa DE1-SoC**
- **Intel Quartus Prime**
- **ModelSim** (para simula√ß√£o)

#### üõ†Ô∏è Passos para Implementa√ß√£o
1. **Clone este reposit√≥rio:**
   ```sh
   git clone https://github.COMPLETAR.git](https://github.com/oLeozito/fpga-arithmetic-coprocessor.git
   ```
2. **Abra o Quartus e carregue o projeto.**
3. **Compile todos os m√≥dulos.**
4. **Realize a s√≠ntese e simula√ß√£o usando ModelSim.**
5. **Conecte a FPGA e envie o projeto**
6. **Teste as opera√ß√µes visualizando atraves In-System Memory Content Editor.**

## üöÄ Pr√≥ximos Passos
- **Otimizar o desempenho implmentando pipeline e paralelismo**.
- **Criar uma interface de comunica√ß√£o com um processador principal**.

## üìú Licen√ßa
Este projeto √© distribu√≠do sob a licen√ßa **MIT**. Sinta-se livre para utilizar, modificar e contribuir!

## Bibliografia
Contribui√ß√µes s√£o bem-vindas! Se voc√™ encontrar algum problema ou tiver sugest√µes de melhorias, abra uma issue ou envie um pull request.

---
üìå Desenvolvido por **[Jo√£o Marcelo Nascimento Fernandes, Leonardo Oliveira Almeida da Cruz, Jo√£o Gabriel Santos Silva]**
