ALTERA Logic Optimizing Compiler Utilization Report                   HM010.rpt
FIT Release [ 5.1 ] SID [  ]


***** Design implemented successfully


******************************* ERROR REPORT *******************************


WARNING E7200-FITENGN: 1 Unused Input(s). They use a pin, but do not feed anything.
SIGNAL: CPUCLK
INFO FITENGN: CDAC is assigned to device Sync. Clock 2, pin 53
INFO FITENGN: CPUCLK is assigned to device Sync. Clock 1, pin 19


****************************** PART DESCRIPTION ******************************


                                                                 
                                                                 
                                                                 
                                                                 
                                                                 
                                              (  (           R  D
                                              T  T           D  T
                I  C  C  g  g  A  A  A  G  G  M  C  L  U     _  A
                R  S  S  n  n  1  1  1  N  N  S  K  D  D  A  W  C
                Q  0  1  d  d  6  7  8  D  D  )  )  S  S  S  R  K
             -------------------------------------------------------
            _|  9  8  7  6  5  4  3  2  1 68 67 66 65 64 63 62 61   |
       gnd | 10                                                  60 | SYS_RST
      CAS3 | 11                                                  59 | gnd
      CAS2 | 12                                                  58 | REGCLK
      CAS1 | 13                                                  57 | ROM_OE
      CAS0 | 14                                                  56 | OVR
       A15 | 15                                                  55 | GND
       A14 | 16                                                  54 | GND
     VCCo1 | 17                                                  53 | CDAC
     VCCo0 | 18                    EPX740LC68                    52 | VCCo3
    CPUCLK | 19                                                  51 | VCCo2
     (VPP) | 20                                                  50 | A19
       GND | 21                                                  49 | A20
    CASREG | 22                                                  48 | gnd
      INT2 | 23                                                  47 | gnd
      RAS1 | 24                                                  46 | gnd
      RAS0 | 25                                                  45 | gnd
       gnd | 26                                                  44 | IOW
           |   27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43   |
            --------------------------------------------------------
                A  g  R  D  D  (  (  G  V  A  A  A  g  A  A  A  I
                D  n  E  1  1  T  T  N  C  2  2  2  n  1  1  3  O
                R  d  S  4  5  D  D  D  C  3  2  1  d  3  2     R
                _     E        O  I                              
                S     T        )  )                              
                W                                                
                                                                 
                                                                 
                                                                 
                                                                 
*** CMOS Device:  Ground unused inputs and I/Os ***
     VCC   = VCC power (3 or 5 volt)
     VCCoX = VCC power for CFB I/Os
     GND   = Connect to GND plane                 
     VPP   = Connect to VPP signal, VCC, or leave unconnected.
             Do NOT connect to GND.
     gnd   = an unused input or I/O pin.  Ensure termination

 V - represents signal voltage          O - represents an Open Drain output

PIN SIGNAL      V O PIN SIGNAL      V O PIN SIGNAL      V O PIN SIGNAL      V O 

1   GND            |18  VCCo0          |35  VCC            |52  VCCo3          |
2   A18            |19  CPUCLK         |36  A23            |53  CDAC           |
3   A17            |20  (VPP)          |37  A22            |54  GND            |
4   A16            |21  GND            |38  A21            |55  GND            |
5   gnd            |22  CASREG         |39  gnd            |56  OVR           O|
6   gnd            |23  INT2          O|40  A13            |57  ROM_OE         |
7   CS1            |24  RAS1           |41  A12            |58  REGCLK         |
8   CS0            |25  RAS0           |42  A3             |59  gnd            |
9   IRQ            |26  gnd            |43  IOR            |60  SYS_RST        |
10  gnd            |27  ADR_SW         |44  IOW            |61  DTACK         O|
11  CAS3           |28  gnd            |45  gnd            |62  RD_WR          |
12  CAS2           |29  RESET          |46  gnd            |63  AS             |
13  CAS1           |30  D14           O|47  gnd            |64  UDS            |
14  CAS0           |31  D15            |48  gnd            |65  LDS            |
15  A15            |32  (TDO)          |49  A20            |66  (TCK)          |
16  A14            |33  (TDI)          |50  A19            |67  (TMS)          |
17  VCCo1          |34  GND            |51  VCCo2          |68  GND            |


****************************** PIN ASSIGNMENTS ******************************

**OUTPUTS**

Signal       Pin   V   D  Type   PTerms  [nu,up,lo,nl]  Blk  MCell

IOR          43           C      3       [ 0, 1, 0, 1]    2  5    
IOW          44           C      3       [ 0, 1, 0, 1]    2  4    
CS1          7            D      1       [ 0, 1, 0, 0]    1  7    
CS0          8            D      1       [ 0, 1, 0, 0]    1  6    
CAS3         11           C      6       [ 1, 1, 1, 0]    1  3    
CAS2         12           C      6       [ 0, 1, 1, 1]    1  2    
CAS1         13           C      2       [ 0, 1, 0, 0]    1  1    
CAS0         14           C      2       [ 0, 1, 0, 0]    1  0    
OVR          56        O  C      8       [ 0, 1, 0, 0]    3  0    
INT2         23        O  C      1       [ 0, 1, 0, 0]    0  1    
RAS1         24           C      6       [ 0, 1, 1, 1]    0  2    
RAS0         25           C      3       [ 0, 1, 1, 0]    0  3    
ADR_SW       27           D      1       [ 0, 1, 0, 0]    0  5    
ROM_OE       57           C      2       [ 0, 1, 0, 0]    3  1    
D14          30        O  C      1       [ 0, 1, 0, 0]    0  8    
D15          31           C      6       [ 0, 0, 1, 0]    0  9    
DTACK        61        O  C      8       [ 1, 1, 1, 1]    3  5    
CASREG       22           D      1       [ 0, 1, 0, 0]    0  0    


**BURIED MACROCELLS**

Signal       Pin   V   D  Type   PTerms  [nu,up,lo,nl]  Blk  MCell

RASREG       60           D      1       [ 0, 1, 0, 0]    3  4    
RASCPU       65           D      9       [ 0, 0, 1, 0]    3  9    
CASCPU       28           D      1       [ 0, 1, 0, 0]    0  6    
DA8000       6            T      2       [ 0, 1, 0, 0]    1  8    
DA9000_R     48           C      3       [ 0, 1, 0, 0]    2  0    
DA9000       29           D      1       [ 0, 1, 0, 0]    0  7    
DAA000       5            T      2       [ 0, 0, 1, 0]    1  9    
F8_WR_EN     45           T      2       [ 0, 1, 0, 0]    2  3    
F8_MEM_EN    42           T      2       [ 0, 1, 0, 0]    2  6    
C0_MEM_EN    41           T      2       [ 0, 1, 0, 0]    2  7    
HDD_DIS      47           T      2       [ 0, 1, 0, 0]    2  1    
MEM_DIS      40           T      2       [ 0, 1, 0, 0]    2  8    
ID_DIS       39           T      2       [ 0, 0, 1, 0]    2  9    
CON_DIS      46           T      1       [ 0, 1, 0, 0]    2  2    
DA9SEL       9            C      1       [ 0, 0, 1, 0]    1  5    
D15_OE       10           C      4       [ 1, 0, 1, 0]    1  4    
B8SEL        26           C      1       [ 0, 1, 0, 0]    0  4    
D15P         58           C      8       [ 1, 1, 1, 1]    3  2    
IDST2        64           T      3       [ 1, 0, 1, 0]    3  8    
IDST1        63           D      3       [ 1, 0, 1, 0]    3  7    
IDST0        62           D      4       [ 1, 0, 1, 0]    3  6    
RST_X        59           D      2       [ 0, 0, 1, 0]    3  3    


**INPUTS**

Signal         Pin  V  Level Blk

CDAC           53               
CPUCLK         19               
A18            2                
A17            3                
A16            4                
IRQ            9                
A15            15               
A14            16               
RESET          29               
A23            36               
A22            37               
A21            38               
A13            40               
A12            41               
A3             42               
A20            49               
A19            50               
SYS_RST        60               
RD_WR          62               
AS             63               
UDS            64               
LDS            65               
REGCLK         58               


**UNUSED RESOURCES**

      Pin  Macrocell                     Pin  Macrocell

       26    -                            28    -                     
       10    -                             6    -                     
        5    -                            48    -                     
       47    -                            46    -                     
       45    -                            39    -                     
       59    -                     

       11  :  0  Totals unused


****************************** CFB INFORMATION ******************************



**CFB Descriptions**

 CFB #
 0                   1                   2                   3                  
--------------------------------------------------------------------------------
IO00  CASREG       |IO10  CAS0         |IO20  DA9000_R     |IO30  OVR          |
IO01  INT2         |IO11  CAS1         |IO21  HDD_DIS      |IO35  DTACK        |
IO02  RAS1         |IO12  CAS2         |IO22  CON_DIS      |IO39  RASCPU       |
IO03  RAS0         |IO13  CAS3         |IO23  F8_WR_EN     |IO31  ROM_OE       |
IO04  B8SEL        |IO14  D15_OE       |IO24  IOW          |IO32  D15P         |
IO05  ADR_SW       |IO15  DA9SEL       |IO25  IOR          |IO36  IDST0        |
IO06  CASCPU       |IO16  CS0          |IO26  F8_MEM_EN    |IO37  IDST1        |
IO07  DA9000       |IO17  CS1          |IO27  C0_MEM_EN    |IO38  IDST2        |
IO08  D14          |IO18  DA8000       |IO28  MEM_DIS      |IO33  RST_X        |
IO09  D15          |IO19  DAA000       |IO29  ID_DIS       |IO34  RASREG       |


**CFB Control Signals**

CFB # 0 Controls
Signal                     Equation
------------               --------
Sync. Clock 1        :  -
Sync. Clock 2        : CDAC
Async. Clock 1 pterm : DA9000.ACLK
OE  1 product term   : D15.TRST
C/P 1 product term   : ADR_SW.SETF
C/P 2 product term   : DA9000.RSTF


CFB # 1 Controls
Signal                     Equation
------------               --------
Sync. Clock 1        :  -
Sync. Clock 2        : CDAC
Async. Clock 1 pterm : /DA8000.ACLK


CFB # 2 Controls
Signal                     Equation
------------               --------
Sync. Clock 1        :  -
Sync. Clock 2        :  -
Async. Clock 1 pterm : F8_WR_EN.ACLK
C/P 1 product term   : F8_WR_EN.RSTF


CFB # 3 Controls
Signal                     Equation
------------               --------
Sync. Clock 1        :  -
Sync. Clock 2        : CDAC
Async. Clock 1 pterm : /IDST2.ACLK
C/P 1 product term   : IDST2.RSTF
C/P 2 product term   : RASCPU.RSTF




**CFB fanins**

         | CFB #
         |  0                1                2                3              
------------------------------------------------------------------------------
%0       | REGCLK.INT     | CASCPU         | RESET.INT      | A18.INT        |
%1       | AS.INT         | LDS.INT        | HDD_DIS        | A17.INT        |
%2       | DA9000         | A23.INT        | DA9SEL         | A16.INT        |
%3       | RASCPU         | A21.INT        | RD_WR.INT      | AS.INT         |
%4       | A23.INT        | CASREG.FB      | UDS.INT        | A22.INT        |
%5       | A22.INT        | UDS.INT        | D15.IO         | A21.INT        |
%6       | A21.INT        | A22.INT        | B8SEL          | A20.INT        |
%7       | A20.INT        | A20.INT        | SYS_RST.INT    | A19.INT        |
%8       | A19.INT        | A19.INT        | CON_DIS        | F8_MEM_EN      |
%9       | RASREG         | HDD_DIS        | D14.IO         | A23.INT        |
%10      | A18.INT        | AS.INT         | IDST2          | F8_WR_EN       |
%11      | A17.INT        | RD_WR.INT      | IDST1          | RD_WR.INT      |
%12      | A16.INT        | A18.INT        | IDST0          | MEM_DIS        |
%13      | IRQ.INT        | A17.INT        | F8_WR_EN       | C0_MEM_EN      |
%14      | DA9000_R       | A16.INT        | CS1.FB         | RST_X          |
%15      | DA8000         | A15.INT        | CS0.FB         | IDST2          |
%16      | DA9SEL         | A14.INT        | LDS.INT        | IDST1          |
%17      | RD_WR.INT      | A13.INT        | F8_MEM_EN      | IDST0          |
%18      | D15_OE         | A12.INT        | C0_MEM_EN      | CON_DIS        |
%19      | IDST2          | CON_DIS        | MEM_DIS        | ID_DIS         |
%20      | A13.INT        | D15.IO         | ID_DIS         | HDD_DIS        |
%21      | A12.INT        | DA8000         |                | RESET.INT      |
%22      | DAA000         | DAA000         |                | A3.INT         |
%23      | D15P           |                |                | CASREG.FB      |

***************************** DESIGN STATISTICS *****************************

    Inputs ........... 23
    Outputs .......... 18
    Active Pins (in+out) .... 41

           Combinatorial.... 19
           D flip-flops .... 11
           T flip-flops .... 10
         J/K (emulation) ...  0
    Total Macrocells ............ 40         Buried Macrocells ... 22
    (includes SRAM Macrocells ... 0 )

    Largest Product Term ...  9
    Macrocell Product Terms (1-16): 12, 12, 6, 2, 0, 4, 0, 3, 1, 0, 0, 0, 0, 0, 0, 0
    Total Product Terms >16       : 0

    DEVICE LISTED IN DESIGN: EPX740LC68
    STATUS:  OK
              ACTIVE              TOTAL       TOTAL
              PINS      MCELLS    PTERMS      DEVICE
              --------- --------- ---------   ---------
  EPX740LC68   41/50     40/40     49%          93%     

ALTERA Logic Optimizing Compiler Utilization Report                   HM010.rpt
FIT Release [ 5.1 ] SID [  ]


TITLE           A500 MEMORY AND HDD CONTROLLER
PATTERN         1
REVISION        1.5
AUTHOR          VLADIMIR SOBOLEV
COMPANY         VLADIMIR SOBOLEV CORP.
DATE            05/03/98

OPTIONS
    EXPAND = ON
    INVERSION = ON
    DT_SYNTHESIS = ON
    MINIMIZATION = ON
    FITTER_PINS = KEEP
    FITTER_PREV_PINS = OFF
    FITTER_ALGORITHM = COMPLETE
    SECURITY = OFF


;  ( part was NFX740_68 before conversion ) 
CHIP  HM010 EPX740LC68

PIN         53    CDAC     
PIN         19    CPUCLK   
PIN      [2:4]    A[18:16] 
PIN          9    IRQ      
PIN    [15:16]    A[15:14] 
PIN         29    RESET    
PIN    [36:38]    A[23:21] 
PIN    [40:41]    A[13:12] 
PIN         42    A3       
PIN    [49:50]    A[20:19] 
PIN         60    SYS_RST  
PIN         62    RD_WR    
PIN         63    AS       
PIN         64    UDS      
PIN         65    LDS      
PIN         58    REGCLK   

PIN         43    IOR      
PIN         44    IOW      
PIN      [7:8]    CS[1:0]  
PIN    [11:14]    CAS[3:0] 
PIN         56    OVR          OPEN_DRAIN
PIN         23    INT2         OPEN_DRAIN
PIN    [24:25]    RAS[1:0] 
PIN         27    ADR_SW   
PIN         57    ROM_OE   
PIN         30    D14          OPEN_DRAIN
PIN         31    D15      
PIN         61    DTACK        OPEN_DRAIN
PIN         22    CASREG   
NODE        60    RASREG   
NODE        65    RASCPU   
NODE        28    CASCPU   
NODE         6    DA8000   
NODE        48    DA9000_R     CMBFBK
NODE        29    DA9000   
NODE         5    DAA000   
NODE        45    F8_WR_EN 
NODE        42    F8_MEM_EN
NODE        41    C0_MEM_EN
NODE        47    HDD_DIS  
NODE        40    MEM_DIS  
NODE        39    ID_DIS   
NODE        46    CON_DIS  
NODE         9    DA9SEL       CMBFBK
NODE        10    D15_OE       CMBFBK
NODE        26    B8SEL        CMBFBK
NODE        58    D15P         CMBFBK
NODE        64    IDST2    
NODE   [63:62]    IDST[1:0]
NODE        59    RST_X    

EQUATIONS

IOR = CS1 * CS0
    + UDS * LDS
    + /RD_WR
IOR.TRST = VCC

IOW = CS1 * CS0
    + UDS * LDS
    + RD_WR
IOW.TRST = VCC

/CS1.D := /HDD_DIS * /AS * A23 * A22 * /A21 * A20 * A19 * /A18 * A17 * /A16
                * /A15 * /A14 * A12
CS1.CLKF = CDAC
CS1.RSTF = GND
CS1.SETF = GND
CS1.TRST = VCC

/CS0.D := /HDD_DIS * /AS * A23 * A22 * /A21 * A20 * A19 * /A18 * A17 * /A16
                * /A15 * /A14 * /A12
CS0.CLKF = CDAC
CS0.RSTF = GND
CS0.SETF = GND
CS0.TRST = VCC

/CAS3 = CASCPU * /UDS * /A23 * A22 * /A21
      + CASCPU * /UDS * A23 * /A22 * /A21
      + CASCPU * /UDS * A23 * A22 * /A21 * /A20
      + CASCPU * /UDS * A23 * A22 * /A21 * A20 * /A19
      + CASCPU * /UDS * A23 * A22 * A21 * A20 * A19
      + CASREG
CAS3.TRST = VCC

/CAS2 = CASCPU * /LDS * /A23 * A22 * /A21
      + CASCPU * /LDS * A23 * /A22 * /A21
      + CASCPU * /LDS * A23 * A22 * /A21 * /A20
      + CASCPU * /LDS * A23 * A22 * /A21 * A20 * /A19
      + CASCPU * /LDS * A23 * A22 * A21 * A20 * A19
      + CASREG
CAS2.TRST = VCC

/CAS1 = CASCPU * /UDS * /A23 * A21
      + CASREG
CAS1.TRST = VCC

/CAS0 = CASCPU * /LDS * /A23 * A21
      + CASREG
CAS0.TRST = VCC

/OVR = /A18 * /A17 * /A16 * /AS * /A22 * A21 * A20 * A19
     + A17 * /A16 * /AS * A22 * /A21
     + /AS * A22 * /A21 * /A19
     + /AS * A22 * /A21 * /A20
     + /AS * A22 * A21 * A20 * A19 * F8_MEM_EN
     + /AS * /A23 * A21
     + /AS * /A23 * A22
     + /AS * A23 * /A22 * /A21
OVR.TRST = VCC

INT2 = /DA9000
INT2.TRST = VCC

/RAS1 = RASCPU * /A23 * A22 * A21
      + RASCPU * A23 * /A22 * /A21
      + RASCPU * A23 * A22 * /A21 * /A20
      + RASCPU * A23 * A22 * /A21 * A20 * /A19
      + RASCPU * A23 * A22 * A21 * A20 * A19
      + RASREG
RAS1.TRST = VCC

/RAS0 = RASCPU * /A23 * /A22 * A21
      + RASCPU * /A23 * A22 * /A21
      + RASREG
RAS0.TRST = VCC

ADR_SW.D := /RASCPU
ADR_SW.CLKF = CDAC
ADR_SW.RSTF = GND
ADR_SW.SETF = AS
ADR_SW.TRST = VCC

/ROM_OE = RST_X
        + /RST_X * /F8_MEM_EN * /AS * RD_WR * A23 * A22 * A21 * A20 * A19
ROM_OE.TRST = VCC

/D14 = DA9SEL * RD_WR
D14.TRST = VCC

D15 = A18 * A17 * /IDST2
    + /A18 * A17 * /A13 * /A12 * /DA8000 * IRQ
    + /A18 * A17 * /A13 * /A12 * DA8000
    + /A18 * A17 * /A13 * A12 * DA9000
    + /A18 * A17 * A13 * /A12 * DAA000
    + D15P
D15.TRST = D15_OE

/DTACK = /A18 * /A17 * /A16 * /AS * /A22 * A21 * A20 * A19
       + A17 * /A16 * /AS * A22 * /A21
       + /AS * A22 * /A21 * /A19
       + /AS * A22 * /A21 * /A20
       + /AS * A22 * A21 * A20 * A19 * F8_MEM_EN
       + /AS * /A23 * A21
       + /AS * /A23 * A22
       + /AS * A23 * /A22 * /A21
DTACK.TRST = VCC

CASREG.D := REGCLK * AS
/CASREG.CLKF = CDAC
CASREG.RSTF = GND
CASREG.SETF = GND
CASREG.TRST = VCC

RASREG.D := CASREG
RASREG.CLKF = CDAC
RASREG.RSTF = GND
RASREG.SETF = GND
RASREG.TRST = GND

RASCPU.D := F8_MEM_EN * F8_WR_EN * /AS * A23 * A22 * A21 * A20 * A19
          + F8_MEM_EN * RD_WR * /AS * A23 * A22 * A21 * A20 * A19
          + /MEM_DIS * /C0_MEM_EN * /AS * A23 * /A22 * /A21 * /A19
          + /MEM_DIS * /F8_MEM_EN * /AS * A23 * /A22 * /A21 * A20 * A19
          + /MEM_DIS * C0_MEM_EN * /AS * A22 * /A21 * /A19
          + /MEM_DIS * /C0_MEM_EN * /AS * A23 * /A22 * /A21 * /A20
          + /MEM_DIS * C0_MEM_EN * /AS * A22 * /A21 * /A20
          + /MEM_DIS * /AS * /A23 * A21
          + /MEM_DIS * /AS * /A23 * A22
/RASCPU.CLKF = CDAC
RASCPU.RSTF = AS
RASCPU.SETF = GND
RASCPU.TRST = GND

CASCPU.D := RASCPU
/CASCPU.CLKF = CDAC
CASCPU.RSTF = AS
CASCPU.SETF = GND
CASCPU.TRST = GND

DA8000.T := /A13 * /D15 * /A12 * DA8000
          + /A13 * /A12 * D15 * /DA8000
/DA8000.ACLK = /HDD_DIS * /AS * /RD_WR * A23 * A22 * /A21 * A20 * A19
                     * /A18 * A17 * /A16 * A15 * /A14
DA8000.RSTF = GND
DA8000.SETF = GND
DA8000.TRST = GND

DA9000_R = /RESET
         + HDD_DIS
         + DA9SEL * /RD_WR * /UDS * /D15
DA9000_R.TRST = GND

DA9000.D := /DA8000
DA9000.ACLK = IRQ
DA9000.RSTF = DA9000_R
DA9000.SETF = GND
DA9000.TRST = GND

DAA000.T := A13 * /D15 * /A12 * DAA000
          + A13 * /A12 * D15 * /DAA000
/DAA000.ACLK = /HDD_DIS * /AS * /RD_WR * A23 * A22 * /A21 * A20 * A19
                     * /A18 * A17 * /A16 * A15 * /A14
DAA000.RSTF = GND
DAA000.SETF = GND
DAA000.TRST = GND

F8_WR_EN.T := /RD_WR * /D15 * /CON_DIS * D14 * /IDST2 * /IDST1 * /IDST0
                    * F8_WR_EN
            + /RD_WR * D14 * /IDST2 * /IDST1 * /IDST0 * /CON_DIS * D15
                    * /F8_WR_EN
F8_WR_EN.ACLK = /B8SEL
F8_WR_EN.RSTF = /SYS_RST
F8_WR_EN.SETF = GND
F8_WR_EN.TRST = GND

F8_MEM_EN.T := /RD_WR * /D15 * /CON_DIS * D14 * IDST2 * IDST1 * IDST0
                     * F8_MEM_EN
             + /RD_WR * D14 * IDST2 * IDST1 * IDST0 * /CON_DIS * D15 * /F8_MEM_EN
F8_MEM_EN.ACLK = /B8SEL
F8_MEM_EN.RSTF = /SYS_RST
F8_MEM_EN.SETF = GND
F8_MEM_EN.TRST = GND

C0_MEM_EN.T := /RD_WR * /D15 * /CON_DIS * D14 * IDST2 * IDST1 * /IDST0
                     * C0_MEM_EN
             + /RD_WR * D14 * IDST2 * IDST1 * /IDST0 * /CON_DIS * D15
                     * /C0_MEM_EN
C0_MEM_EN.ACLK = /B8SEL
C0_MEM_EN.RSTF = /SYS_RST
C0_MEM_EN.SETF = GND
C0_MEM_EN.TRST = GND

HDD_DIS.T := /RD_WR * /D15 * /CON_DIS * D14 * /IDST2 * IDST1 * IDST0 * HDD_DIS
           + /RD_WR * D14 * /IDST2 * IDST1 * IDST0 * /CON_DIS * D15 * /HDD_DIS
HDD_DIS.ACLK = /B8SEL
HDD_DIS.RSTF = /SYS_RST
HDD_DIS.SETF = GND
HDD_DIS.TRST = GND

MEM_DIS.T := /RD_WR * /D15 * /CON_DIS * D14 * IDST2 * /IDST1 * /IDST0
                   * MEM_DIS
           + /RD_WR * D14 * IDST2 * /IDST1 * /IDST0 * /CON_DIS * D15 * /MEM_DIS
MEM_DIS.ACLK = /B8SEL
MEM_DIS.RSTF = /SYS_RST
MEM_DIS.SETF = GND
MEM_DIS.TRST = GND

ID_DIS.T := /RD_WR * /D15 * /CON_DIS * D14 * /IDST2 * IDST1 * /IDST0 * ID_DIS
          + /RD_WR * D14 * /IDST2 * IDST1 * /IDST0 * /CON_DIS * D15 * /ID_DIS
ID_DIS.ACLK = /B8SEL
ID_DIS.RSTF = /SYS_RST
ID_DIS.SETF = GND
ID_DIS.TRST = GND

CON_DIS.T := /RD_WR * D14 * /IDST2 * /IDST1 * IDST0 * /CON_DIS * D15
CON_DIS.ACLK = /B8SEL
CON_DIS.RSTF = /SYS_RST
CON_DIS.SETF = GND
CON_DIS.TRST = GND

DA9SEL = /HDD_DIS * /AS * A23 * A22 * /A21 * A20 * A19 * /A18 * A17 * /A16
               * A15 * /A14 * /A13 * A12
DA9SEL.TRST = GND

D15_OE = /HDD_DIS * /AS * RD_WR * A23 * A22 * /A21 * A20 * A19 * /A18
               * A17 * /A16 * A15 * /A14 * /A13
       + /HDD_DIS * /AS * RD_WR * A23 * A22 * /A21 * A20 * A19 * /A18
               * A17 * /A16 * A15 * /A14 * A13 * /A12
       + /CON_DIS * /AS * RD_WR * A23 * A22 * /A21 * A20 * A19 * A18 * A17
               * /A16
       + /CON_DIS * /AS * RD_WR * A23 * /A22 * A21 * A20 * A19 * /A18
               * /A17 * /A16
D15_OE.TRST = GND

B8SEL = /AS * A23 * /A22 * A21 * A20 * A19 * /A18 * /A17 * /A16
B8SEL.TRST = GND

D15P = A18 * A17 * IDST2 * /IDST1 * IDST0
     + /A18 * /A17 * /IDST2 * /IDST1 * /IDST0 * F8_WR_EN
     + /A18 * /A17 * /IDST2 * /IDST1 * IDST0 * CON_DIS
     + /A18 * /A17 * /IDST2 * IDST1 * /IDST0 * ID_DIS
     + /A18 * /A17 * /IDST2 * IDST1 * IDST0 * HDD_DIS
     + /A18 * /A17 * IDST2 * /IDST1 * /IDST0 * MEM_DIS
     + /A18 * /A17 * IDST2 * IDST1 * /IDST0 * C0_MEM_EN
     + /A18 * /A17 * IDST2 * IDST1 * IDST0 * F8_MEM_EN
D15P.TRST = GND

IDST2.T := /IDST2 * IDST1 * RD_WR * ID_DIS
         + IDST1 * IDST0 * RD_WR
         + IDST2 * /RD_WR
/IDST2.ACLK = /AS * A23 * A22 * /A21 * A20 * A19 * A18 * A17 * /A16
IDST2.RSTF = /RESET
IDST2.SETF = GND
IDST2.TRST = GND

IDST1.D := IDST1 * /IDST0
         + IDST0 * /RD_WR
         + IDST2 * /RD_WR
/IDST1.ACLK = /AS * A23 * A22 * /A21 * A20 * A19 * A18 * A17 * /A16
IDST1.RSTF = /RESET
IDST1.SETF = GND
IDST1.TRST = GND

IDST0.D := /ID_DIS * IDST1 * /IDST0 * RD_WR
         + /A3 * /IDST2 * /IDST1 * /IDST0
         + /IDST1 * IDST0 * RD_WR
         + IDST2 * /IDST0 * RD_WR
/IDST0.ACLK = /AS * A23 * A22 * /A21 * A20 * A19 * A18 * A17 * /A16
IDST0.RSTF = /RESET
IDST0.SETF = GND
IDST0.TRST = GND

/RST_X.D := /AS * A23 * A22 * A21 * A20 * RESET
          + /RST_X * RESET
RST_X.CLKF = CDAC
RST_X.RSTF = GND
RST_X.SETF = GND
RST_X.TRST = GND

SIMULATION

    TRACE_ON SYS_RST RESET CPUCLK CDAC AS UDS LDS RD_WR RST_X IDST2 IDST1 IDST0 B8SEL D15P D15.FB D15.IO D15_OE D14.FB D14.IO REGCLK CASREG RASREG RASCPU ADR_SW CASCPU RAS1 RAS0 CAS3 CAS2 CAS1 CAS0 F8_WR_EN CON_DIS ID_DIS HDD_DIS MEM_DIS C0_MEM_EN F8_MEM_EN OVR DTACK ROM_OE IOR IOW CS0 CS1 IRQ INT2 DA9SEL DA8000 DA9000_R DA9000 DAA000 A23 A22 A21 A20 A19 A18 A17 A16 A15 A14 A13 A12 A3 
    SETF AS UDS LDS RD_WR RESET SYS_RST /A23 /A22 /A21 /A20 /A19 /A18 /A17 /A16 /A15 /A14 /A13 /A12 /A3 /D14.IO /D15.IO /REGCLK /IRQ INT2 
    PRLDF IDST0 IDST1 IDST2 /DA8000 /DA9000 DAA000 /CASREG /RASREG /RASCPU /CASCPU /F8_WR_EN /CON_DIS /ID_DIS /HDD_DIS /MEM_DIS /C0_MEM_EN /F8_MEM_EN /RST_X 
    SETF /SYS_RST /RESET 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF SYS_RST RESET 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO /D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 /A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO /D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO /D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO /D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO /D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO /D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO /D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 /A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 A18 A17 /A16 A3 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO /D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR /A23 /A22 A21 /A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF REGCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR /A23 /A22 A21 /A20 /A19 /A18 /A17 /A16 
    SETF /REGCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR /A23 /A22 A21 /A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR /A23 /A22 A21 /A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D14.IO D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR /A23 A22 /A21 /A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR /A23 A22 /A21 /A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR /A23 A22 A21 /A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR /A23 A22 A21 /A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 /A21 /A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 /A22 /A21 /A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 /A21 /A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 /A22 /A21 /A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 /A21 A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 /A22 /A21 A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 /A22 /A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 /A22 /A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 /A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 /A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 /A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 /A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 /A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 A21 A20 A19 /A18 /A17 /A16 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 A15 /A14 /A13 /A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D15.IO 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 A15 /A14 /A13 /A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /D15.IO 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF IRQ 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 A15 /A14 /A13 A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 A15 /A14 /A13 A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 A15 /A14 A13 /A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 A15 /A14 A13 /A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF D15.IO 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 A15 /A14 /A13 /A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 A15 /A14 /A13 A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 A15 /A14 A13 /A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 /A15 /A14 A13 /A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 /A15 /A14 A13 /A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 /A15 /A14 A13 A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF CPUCLK 
    SETF RD_WR A23 A22 /A21 A20 A19 /A18 A17 /A16 /A15 /A14 A13 A12 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF /AS /UDS /LDS 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF AS UDS LDS 
    SETF /CDAC 
    SETF /IRQ 
    SETF CPUCLK 
    SETF CDAC 
    SETF /CPUCLK 
    SETF /CDAC 
    TRACE_OFF
