module dividir_clk_5s(clk, clk_5);
  input clk ; // Recebe o clk, como entrada
  output clk_5; // A saida é clk com período de 5s

  wire fioff0, fioff1; fioff2;//Fios q recebem as saidas dos ff
  wire fioreset, nfioff1; // Fio do reset e no ff1 negado

  // Fazer um contador ate 5 
  flipflop_t ff0(
    .clk(clk),
    .q(fioff0),
    .reset(fioreset)
  ); 

  flipflop_t ff1(
    .clk(fioff0),
    .q(fioff1),
    .reset(fioreset)
  ); 

  flipflop_t ff2(
    .clk(fioff1),
    .q(fioff2),
    .reset(fioreset)
  ); 
  
  not notff1(nfioff1, fioff1);
  and andrst(fioreset, fioff0, nfioff1, fioff2); //101 os flipflops irão resetar 

  assign clk_2s = fio_rst;
  

endmodule