# 1.2 Verilog 简介
Verilog具有很强的电路描述与建模能力，能从多个层次对数字系统进行描述和建模。因此，在简化硬件设计任务、提高设计效率与可靠性、语言易读性、层次化和结构化设计等方面展现了强大的生命力与潜力。

## 主要特性
下面是Verilog的主要特性:
> + 可采用3种不同的方式进行设计建模:
>> + 行为级描述————使用过程化结构建模；
>> + 数据流描述————使用连续赋值语句建模;
>> + 结构化方式————使用门和模块例化语句描述。
> + 两类数据类型:
>> + 线网(wire)数据类型,表示物理元件之间的连线。
>> + 寄存器(reg)数据类型，表示抽象的数据存储元件。
> + 能够描述层次设计，可使用模块实例化描述任何层次。
> + 用户定义原语(UDP)创建十分灵活。原语既可以是组合逻辑，也可以是时序逻辑。
> + 可提供显示语言结构指定设计中的指定端口到端口的时延，以及路径时延和时序检查。
> + Verilog支持其他变成语言接口(PLI)进行进一步扩展。PLI允许外部函数访问Verilog模块内部信息，为仿真提供了更见丰富的测试方法。
> + 同一语言可用于生成模拟激励和指定测试的约束条件。
> + 设计逻辑功能时，设计者可不用关心不影响逻辑功能的因素，例如工艺、温度等。

## 主要应用
专用集成电路(ASIC),就是具有专门用途和特殊功能的独立集成电路器件。

Verilog作为硬件描述语言，主要用来生成专用集成电路。
主要通过3个途径来完成：
> + 1、可编程逻辑器件
>> + FPGA和CPLD是实现这一途径的主流器件。它们直接面向用户，具有极大的灵活性和通用性，实现快捷，测试方便，开发效率高而成本较低。
> + 2、半定制或全定制ASIC
>> + 通俗来讲，就是利用Verilog来设计具有某种功能的专用芯片。根据基本单元工艺的差异，又可分为门阵列ASIC，标准单元ASIC，全定制ASIC。
> + 3、混合ASIC
>> + 主要指既具有面向用户的FPGA可编程逻辑功能和逻辑资源，同时也含有可方便调用和配置的硬件标准单元模块，如CPU，RAM，锁相环，乘法器等。