{
   ExpandedHierarchyInLayout: "",
   guistr: "# # String gsaved with Nlview 6.6.11  2017-06-12 bk=1.3860 VDI=40 GEI=35 GUI=JA:1.6
#  -string -flagsOSRD
preplace port len_not_zero -pg 1 -y 550 -defaultsOSRD
preplace port s_0 -pg 1 -y 80 -defaultsOSRD
preplace port s_1 -pg 1 -y 730 -defaultsOSRD
preplace port valid_zncc -pg 1 -y 800 -defaultsOSRD
preplace port s_2 -pg 1 -y 1280 -defaultsOSRD
preplace port s_3 -pg 1 -y 240 -defaultsOSRD
preplace port stop_cycle -pg 1 -y 920 -defaultsOSRD
preplace port addr_zero -pg 1 -y 670 -defaultsOSRD
preplace port s_4 -pg 1 -y 1030 -defaultsOSRD
preplace port valid_div -pg 1 -y 1240 -defaultsOSRD
preplace port CLK -pg 1 -y 720 -defaultsOSRD
preplace port s_5 -pg 1 -y 1300 -defaultsOSRD
preplace port valid_sqrt -pg 1 -y 1360 -defaultsOSRD
preplace port s_6 -pg 1 -y 710 -defaultsOSRD
preplace port s_7 -pg 1 -y 630 -defaultsOSRD
preplace port s_8 -pg 1 -y 1190 -defaultsOSRD
preplace inst n_x_3 -pg 1 -lvl 6 -y 1050 -defaultsOSRD
preplace inst c_8 -pg 1 -lvl 7 -y 1190 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 1 -y 1010 -defaultsOSRD
preplace inst s_0 -pg 1 -lvl 8 -y 80 -defaultsOSRD
preplace inst x_0 -pg 1 -lvl 5 -y 940 -defaultsOSRD
preplace inst s_1 -pg 1 -lvl 8 -y 390 -defaultsOSRD
preplace inst util_vector_logic_0 -pg 1 -lvl 1 -y 540 -defaultsOSRD
preplace inst xlconcat_0 -pg 1 -lvl 2 -y 930 -defaultsOSRD
preplace inst x_1 -pg 1 -lvl 5 -y 850 -defaultsOSRD
preplace inst s_2 -pg 1 -lvl 8 -y 1360 -defaultsOSRD
preplace inst c_0 -pg 1 -lvl 7 -y 80 -defaultsOSRD
preplace inst util_vector_logic_1 -pg 1 -lvl 1 -y 910 -defaultsOSRD
preplace inst x_2 -pg 1 -lvl 5 -y 1030 -defaultsOSRD
preplace inst s_3 -pg 1 -lvl 8 -y 240 -defaultsOSRD
preplace inst c_1 -pg 1 -lvl 7 -y 390 -defaultsOSRD
preplace inst c_counter_binary_0 -pg 1 -lvl 4 -y 870 -defaultsOSRD
preplace inst util_vector_logic_2 -pg 1 -lvl 1 -y 1230 -defaultsOSRD
preplace inst util_reduced_logic_0 -pg 1 -lvl 3 -y 930 -defaultsOSRD
preplace inst x_3 -pg 1 -lvl 5 -y 1120 -defaultsOSRD
preplace inst s_4 -pg 1 -lvl 8 -y 1030 -defaultsOSRD
preplace inst c_2 -pg 1 -lvl 7 -y 1360 -defaultsOSRD
preplace inst util_vector_logic_3 -pg 1 -lvl 1 -y 1110 -defaultsOSRD
preplace inst s_5 -pg 1 -lvl 8 -y 540 -defaultsOSRD
preplace inst c_3 -pg 1 -lvl 7 -y 240 -defaultsOSRD
preplace inst util_vector_logic_4 -pg 1 -lvl 1 -y 1350 -defaultsOSRD
preplace inst s_6 -pg 1 -lvl 8 -y 710 -defaultsOSRD
preplace inst c_4 -pg 1 -lvl 7 -y 1030 -defaultsOSRD
preplace inst util_vector_logic_5 -pg 1 -lvl 1 -y 660 -defaultsOSRD
preplace inst n_x_0 -pg 1 -lvl 6 -y 720 -defaultsOSRD
preplace inst s_7 -pg 1 -lvl 8 -y 880 -defaultsOSRD
preplace inst c_5 -pg 1 -lvl 7 -y 540 -defaultsOSRD
preplace inst util_vector_logic_6 -pg 1 -lvl 1 -y 790 -defaultsOSRD
preplace inst n_x_1 -pg 1 -lvl 6 -y 560 -defaultsOSRD
preplace inst s_8 -pg 1 -lvl 8 -y 1190 -defaultsOSRD
preplace inst c_6 -pg 1 -lvl 7 -y 710 -defaultsOSRD
preplace inst n_x_2 -pg 1 -lvl 6 -y 1170 -defaultsOSRD
preplace inst c_7 -pg 1 -lvl 7 -y 880 -defaultsOSRD
preplace netloc avg_err_logic_enable 1 3 1 850
preplace netloc s_4_Res 1 0 9 30 1170 NJ 1170 NJ 1170 NJ 1170 NJ 1170 1240J 1110 NJ 1110 NJ 1110 2100
preplace netloc c_2_dout 1 7 1 NJ
preplace netloc c_1_dout 1 7 1 NJ
preplace netloc valid_zncc_1 1 0 1 NJ
preplace netloc addr_zero_1 1 0 1 NJ
preplace netloc s_0_Res 1 0 9 20 160 NJ 160 NJ 160 NJ 160 NJ 160 NJ 160 NJ 160 NJ 160 2100
preplace netloc s_6_Res 1 0 9 20 730 NJ 730 NJ 730 NJ 730 NJ 730 1260J 790 NJ 790 NJ 790 2080
preplace netloc c_8_dout 1 7 1 NJ
preplace netloc n_x_1_Res 1 6 1 1600
preplace netloc n_x_0_Res 1 6 1 1560
preplace netloc util_vector_logic_6_Res 1 1 1 340
preplace netloc util_vector_logic_4_Res 1 1 1 390
preplace netloc util_vector_logic_3_Res 1 1 1 380
preplace netloc s_1_Res 1 0 9 20 850 330J 800 NJ 800 NJ 800 NJ 800 NJ 800 NJ 800 NJ 800 2070
preplace netloc c_6_dout 1 7 1 NJ
preplace netloc util_vector_logic_0_Res 1 1 1 370
preplace netloc x_0_Dout 1 5 2 1250 850 1590
preplace netloc valid_div_1 1 0 1 NJ
preplace netloc s_5_Res 1 0 9 30 1440 NJ 1440 NJ 1440 NJ 1440 NJ 1440 NJ 1440 NJ 1440 NJ 1440 2090
preplace netloc c_7_dout 1 7 1 NJ
preplace netloc c_4_dout 1 7 1 NJ
preplace netloc c_0_dout 1 7 1 NJ
preplace netloc xlconstant_0_dout 1 1 1 N
preplace netloc xlconcat_0_dout 1 2 1 NJ
preplace netloc stop_cycle_1 1 0 1 20
preplace netloc s_7_Res 1 1 8 400 630 NJ 630 NJ 630 NJ 630 NJ 630 NJ 630 NJ 630 2100
preplace netloc slicer_cont_x_3 1 5 2 1260 1230 1590J
preplace netloc c_3_dout 1 7 1 NJ
preplace netloc c_counter_binary_0_Q 1 4 1 1040
preplace netloc valid_sqrt_1 1 0 1 NJ
preplace netloc len_not_zero_1 1 0 1 NJ
preplace netloc x_2_Dout 1 5 2 1250 990 1620
preplace netloc c_5_dout 1 7 1 NJ
preplace netloc util_vector_logic_2_Res 1 1 1 370
preplace netloc util_vector_logic_1_Res 1 1 1 350
preplace netloc util_vector_logic_5_Res 1 1 1 360
preplace netloc s_8_Res 1 3 6 860 1270 NJ 1270 NJ 1270 NJ 1270 NJ 1270 2100
preplace netloc x_1_Dout 1 5 2 1240 780 1610
preplace netloc processing_system7_0_FCLK_CLK1 1 0 4 NJ 720 NJ 720 NJ 720 850J
preplace netloc s_2_Res 1 0 9 30 1290 NJ 1290 NJ 1290 NJ 1290 NJ 1290 NJ 1290 1590J 1280 NJ 1280 2100
preplace netloc s_3_Res 1 0 9 20 600 NJ 600 NJ 600 NJ 600 NJ 600 1260J 620 NJ 620 NJ 620 2100
preplace netloc n_x_3_Res 1 6 1 1580
preplace netloc n_x_2_Res 1 6 1 1570
levelinfo -pg 1 0 180 490 720 950 1140 1410 1710 1940 2120 -top 0 -bot 1450
",
}
0
