TimeQuest Timing Analyzer report for Question1
Sat May 21 13:38:39 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Hold: 'clk'
 28. Fast Model Recovery: 'clk'
 29. Fast Model Removal: 'clk'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Setup Transfers
 41. Hold Transfers
 42. Recovery Transfers
 43. Removal Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Question1                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; Question1_5.37ns.out.sdc ; OK     ; Sat May 21 13:38:39 2022 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 5.370  ; 186.22 MHz ; 0.000 ; 2.685 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 193.87 MHz ; 193.87 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.212 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 3.222 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.433 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 0.185 ; 0.000                  ;
+-------+-------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.212 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 5.370        ; 0.000      ; 5.194      ;
; 0.214 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 5.370        ; 0.000      ; 5.192      ;
; 0.264 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 5.370        ; 0.000      ; 5.142      ;
; 0.266 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 5.370        ; 0.000      ; 5.140      ;
; 0.270 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 5.370        ; -0.001     ; 5.135      ;
; 0.322 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 5.370        ; -0.001     ; 5.083      ;
; 0.352 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 5.370        ; 0.001      ; 5.055      ;
; 0.354 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 5.370        ; 0.001      ; 5.053      ;
; 0.410 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 5.370        ; 0.000      ; 4.996      ;
; 0.414 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 5.370        ; -0.001     ; 4.991      ;
; 0.415 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 5.370        ; -0.001     ; 4.990      ;
; 0.415 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 5.370        ; -0.001     ; 4.990      ;
; 0.466 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 5.370        ; -0.001     ; 4.939      ;
; 0.467 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 5.370        ; -0.001     ; 4.938      ;
; 0.467 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 5.370        ; -0.001     ; 4.938      ;
; 0.501 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 5.370        ; -0.001     ; 4.904      ;
; 0.502 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 5.370        ; -0.001     ; 4.903      ;
; 0.503 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 5.370        ; 0.001      ; 4.904      ;
; 0.505 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 5.370        ; 0.001      ; 4.902      ;
; 0.553 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 5.370        ; -0.001     ; 4.852      ;
; 0.554 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 5.370        ; 0.000      ; 4.852      ;
; 0.554 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 5.370        ; -0.001     ; 4.851      ;
; 0.555 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 5.370        ; 0.000      ; 4.851      ;
; 0.555 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 5.370        ; 0.000      ; 4.851      ;
; 0.561 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 5.370        ; 0.000      ; 4.845      ;
; 0.641 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 5.370        ; 0.000      ; 4.765      ;
; 0.642 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 5.370        ; 0.000      ; 4.764      ;
; 0.675 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 5.370        ; 0.000      ; 4.731      ;
; 0.677 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 5.370        ; 0.000      ; 4.729      ;
; 0.705 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 5.370        ; 0.000      ; 4.701      ;
; 0.706 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 5.370        ; 0.000      ; 4.700      ;
; 0.706 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 5.370        ; 0.000      ; 4.700      ;
; 0.723 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.599      ;
; 0.723 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.599      ;
; 0.723 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.599      ;
; 0.723 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.599      ;
; 0.723 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.599      ;
; 0.723 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.599      ;
; 0.723 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.599      ;
; 0.723 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.599      ;
; 0.724 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.598      ;
; 0.724 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.598      ;
; 0.724 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.598      ;
; 0.724 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.598      ;
; 0.724 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.598      ;
; 0.724 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.598      ;
; 0.724 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.598      ;
; 0.724 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[2] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.598      ;
; 0.733 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 5.370        ; -0.001     ; 4.672      ;
; 0.746 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.576      ;
; 0.746 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.576      ;
; 0.746 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.576      ;
; 0.746 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.576      ;
; 0.746 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.576      ;
; 0.746 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.576      ;
; 0.746 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.576      ;
; 0.746 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.576      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[1] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.747 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.575      ;
; 0.748 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.574      ;
; 0.748 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.574      ;
; 0.748 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.574      ;
; 0.748 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.574      ;
; 0.748 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.574      ;
; 0.748 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.574      ;
; 0.748 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.574      ;
; 0.748 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.574      ;
; 0.750 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.572      ;
; 0.750 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.572      ;
; 0.750 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.572      ;
; 0.750 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.572      ;
; 0.750 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.572      ;
; 0.750 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.572      ;
; 0.750 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.572      ;
; 0.750 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.572      ;
; 0.751 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.571      ;
; 0.751 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.571      ;
; 0.751 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.571      ;
; 0.751 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.571      ;
; 0.751 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.571      ;
; 0.751 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.571      ;
; 0.751 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.571      ;
; 0.751 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 5.370        ; -0.084     ; 4.571      ;
; 0.792 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 5.370        ; 0.000      ; 4.614      ;
; 0.793 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 5.370        ; 0.000      ; 4.613      ;
; 0.877 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 5.370        ; -0.001     ; 4.528      ;
+-------+-------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|state.FINISH            ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|Mult_Reset              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|count_addr[7]           ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|Fin_flag                ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|EN_Reg                  ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[0]                               ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[1]                               ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[2]                               ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[3]                               ; Reg:b2v_inst2|F[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[4]                               ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[5]                               ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[6]                               ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[7]                               ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[12]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[14]                              ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:b2v_inst2|F[15]                              ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.520 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.533 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.538 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.541 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; MainControlUnit:b2v_inst|count[4]                ; MainControlUnit:b2v_inst|count[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|state.WAITING                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.546 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.550 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.557 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.559 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.563 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.829      ;
; 0.572 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.573 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.839      ;
; 0.656 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.664 ; MainControlUnit:b2v_inst|state.WAITING           ; MainControlUnit:b2v_inst|state.LD_B                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.675 ; MainControlUnit:b2v_inst|count_addr[7]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.967      ;
; 0.684 ; MainControlUnit:b2v_inst|count_addr[2]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.976      ;
; 0.684 ; MainControlUnit:b2v_inst|count_addr[1]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.976      ;
; 0.685 ; MainControlUnit:b2v_inst|count_addr[6]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.977      ;
; 0.685 ; MainControlUnit:b2v_inst|count_addr[4]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.977      ;
; 0.686 ; MainControlUnit:b2v_inst|count_addr[5]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.978      ;
; 0.688 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.954      ;
; 0.691 ; MainControlUnit:b2v_inst|count_addr[3]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.983      ;
; 0.711 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.976      ;
; 0.724 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Reg:b2v_inst2|F[3]                                                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.989      ;
; 0.791 ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.793 ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.797 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.805 ; MainControlUnit:b2v_inst|count_addr[3]           ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.813 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; MainControlUnit:b2v_inst|count_addr[5]           ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.818 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.821 ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.823 ; MainControlUnit:b2v_inst|S_A[1]                  ; Multiplier:b2v_inst4|Reg:R_A|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.091      ;
; 0.823 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.089      ;
; 0.825 ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; Multiplier:b2v_inst4|Reg:R_L|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.092      ;
; 0.833 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; MainControlUnit:b2v_inst|S_A[0]                  ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.102      ;
; 0.834 ; MainControlUnit:b2v_inst|S_B[0]                  ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.102      ;
; 0.835 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; MainControlUnit:b2v_inst|S_A[3]                  ; Multiplier:b2v_inst4|Reg:R_A|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.103      ;
; 0.836 ; MainControlUnit:b2v_inst|S_A[2]                  ; Multiplier:b2v_inst4|Reg:R_A|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.104      ;
; 0.839 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; MainControlUnit:b2v_inst|count_addr[1]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; MainControlUnit:b2v_inst|count_addr[4]           ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; MainControlUnit:b2v_inst|count_addr[6]           ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; MainControlUnit:b2v_inst|count[2]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.120      ;
; 0.860 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.869 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.135      ;
; 0.929 ; MainControlUnit:b2v_inst|count_addr[0]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.221      ;
; 0.931 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.197      ;
; 0.941 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.207      ;
; 0.943 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.209      ;
; 0.962 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.229      ;
; 0.968 ; MainControlUnit:b2v_inst|S_B[1]                  ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.236      ;
; 0.970 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.970 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.970 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.970 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.970 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|count[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                           ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.222 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 5.370        ; 0.014      ; 2.198      ;
; 3.222 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 5.370        ; 0.014      ; 2.198      ;
; 3.222 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 5.370        ; 0.014      ; 2.198      ;
; 3.222 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 5.370        ; 0.014      ; 2.198      ;
; 3.247 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 5.370        ; 0.015      ; 2.174      ;
; 3.247 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 5.370        ; 0.015      ; 2.174      ;
; 3.247 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 5.370        ; 0.015      ; 2.174      ;
; 3.247 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 5.370        ; 0.015      ; 2.174      ;
; 3.467 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 5.370        ; 0.013      ; 1.952      ;
; 3.467 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 5.370        ; 0.013      ; 1.952      ;
; 3.467 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 5.370        ; 0.013      ; 1.952      ;
; 3.467 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 5.370        ; 0.013      ; 1.952      ;
; 3.467 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 5.370        ; 0.013      ; 1.952      ;
; 3.467 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 5.370        ; 0.013      ; 1.952      ;
; 3.467 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 5.370        ; 0.013      ; 1.952      ;
; 3.467 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 5.370        ; 0.013      ; 1.952      ;
; 3.467 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 5.370        ; 0.013      ; 1.952      ;
; 3.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 5.370        ; 0.003      ; 1.702      ;
; 3.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 5.370        ; 0.003      ; 1.702      ;
; 3.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 5.370        ; 0.003      ; 1.702      ;
; 3.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 5.370        ; 0.003      ; 1.702      ;
; 3.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 5.370        ; 0.003      ; 1.702      ;
; 3.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 5.370        ; 0.003      ; 1.702      ;
; 3.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 5.370        ; 0.003      ; 1.702      ;
; 3.707 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 5.370        ; 0.003      ; 1.702      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                            ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.433 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.702      ;
; 1.433 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.702      ;
; 1.433 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.702      ;
; 1.433 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.702      ;
; 1.433 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.702      ;
; 1.433 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.702      ;
; 1.433 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.702      ;
; 1.433 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.702      ;
; 1.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 0.000        ; 0.013      ; 1.952      ;
; 1.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 0.000        ; 0.013      ; 1.952      ;
; 1.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 0.000        ; 0.013      ; 1.952      ;
; 1.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 0.000        ; 0.013      ; 1.952      ;
; 1.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 0.000        ; 0.013      ; 1.952      ;
; 1.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 0.000        ; 0.013      ; 1.952      ;
; 1.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 0.000        ; 0.013      ; 1.952      ;
; 1.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 0.000        ; 0.013      ; 1.952      ;
; 1.673 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 0.000        ; 0.013      ; 1.952      ;
; 1.893 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 0.000        ; 0.015      ; 2.174      ;
; 1.893 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 0.000        ; 0.015      ; 2.174      ;
; 1.893 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 0.000        ; 0.015      ; 2.174      ;
; 1.893 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 0.000        ; 0.015      ; 2.174      ;
; 1.918 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 0.000        ; 0.014      ; 2.198      ;
; 1.918 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 0.000        ; 0.014      ; 2.198      ;
; 1.918 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 0.000        ; 0.014      ; 2.198      ;
; 1.918 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 0.000        ; 0.014      ; 2.198      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.067 ; 6.067 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -5.127 ; -5.127 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; COUT      ; clk        ; 12.375 ; 12.375 ; Rise       ; clk             ;
; FF        ; clk        ; 9.049  ; 9.049  ; Rise       ; clk             ;
; dout[*]   ; clk        ; 7.863  ; 7.863  ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 7.863  ; 7.863  ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 7.788  ; 7.788  ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.704  ; 6.704  ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 7.654  ; 7.654  ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 7.418  ; 7.418  ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 7.324  ; 7.324  ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 7.315  ; 7.315  ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 7.325  ; 7.325  ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 7.370  ; 7.370  ; Rise       ; clk             ;
;  dout[10] ; clk        ; 7.442  ; 7.442  ; Rise       ; clk             ;
;  dout[11] ; clk        ; 7.342  ; 7.342  ; Rise       ; clk             ;
;  dout[12] ; clk        ; 7.319  ; 7.319  ; Rise       ; clk             ;
;  dout[13] ; clk        ; 7.541  ; 7.541  ; Rise       ; clk             ;
;  dout[14] ; clk        ; 7.371  ; 7.371  ; Rise       ; clk             ;
;  dout[15] ; clk        ; 7.293  ; 7.293  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 8.063 ; 8.063 ; Rise       ; clk             ;
; FF        ; clk        ; 9.049 ; 9.049 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 6.704 ; 6.704 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 7.863 ; 7.863 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 7.313 ; 7.313 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 7.788 ; 7.788 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.704 ; 6.704 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 7.654 ; 7.654 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 7.418 ; 7.418 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 7.324 ; 7.324 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 7.315 ; 7.315 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 7.370 ; 7.370 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 7.442 ; 7.442 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 7.342 ; 7.342 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 7.319 ; 7.319 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 7.541 ; 7.541 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 7.371 ; 7.371 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 7.293 ; 7.293 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.639 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 4.275 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.761 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 0.185 ; 0.000                  ;
+-------+-------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.639 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.680      ;
; 2.654 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.665      ;
; 2.654 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.665      ;
; 2.654 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.665      ;
; 2.654 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.665      ;
; 2.654 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.665      ;
; 2.654 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.665      ;
; 2.654 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.665      ;
; 2.654 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.665      ;
; 2.655 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.664      ;
; 2.655 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.664      ;
; 2.655 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.664      ;
; 2.655 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.664      ;
; 2.655 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.664      ;
; 2.655 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.664      ;
; 2.655 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.664      ;
; 2.655 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.664      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.656 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.663      ;
; 2.659 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.660      ;
; 2.659 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.660      ;
; 2.659 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.660      ;
; 2.659 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.660      ;
; 2.659 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.660      ;
; 2.659 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.660      ;
; 2.659 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.660      ;
; 2.659 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.660      ;
; 2.661 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.658      ;
; 2.661 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.658      ;
; 2.661 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.658      ;
; 2.661 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.658      ;
; 2.661 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.658      ;
; 2.661 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.658      ;
; 2.661 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.658      ;
; 2.661 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 5.370        ; -0.083     ; 2.658      ;
; 2.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 5.370        ; -0.017     ; 2.442      ;
; 2.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 5.370        ; -0.017     ; 2.442      ;
; 2.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0 ; clk          ; clk         ; 5.370        ; -0.017     ; 2.442      ;
; 2.910 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0 ; clk          ; clk         ; 5.370        ; -0.017     ; 2.442      ;
; 3.157 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 5.370        ; 0.001      ; 2.246      ;
; 3.159 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.243      ;
; 3.160 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.242      ;
; 3.182 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 5.370        ; 0.001      ; 2.221      ;
; 3.184 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.218      ;
; 3.185 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.217      ;
; 3.214 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.188      ;
; 3.216 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 5.370        ; -0.001     ; 2.185      ;
; 3.217 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 5.370        ; -0.001     ; 2.184      ;
; 3.238 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 5.370        ; 0.001      ; 2.165      ;
; 3.240 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 5.370        ; 0.001      ; 2.163      ;
; 3.241 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 5.370        ; 0.001      ; 2.162      ;
; 3.258 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.144      ;
; 3.260 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 5.370        ; -0.001     ; 2.141      ;
; 3.261 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 5.370        ; -0.001     ; 2.140      ;
; 3.263 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 5.370        ; 0.001      ; 2.140      ;
; 3.265 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 5.370        ; 0.001      ; 2.138      ;
; 3.266 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 5.370        ; 0.001      ; 2.137      ;
; 3.274 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[8]                                                                                               ; clk          ; clk         ; 5.370        ; 0.001      ; 2.129      ;
; 3.274 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; Reg:b2v_inst2|F[9]                                                                                               ; clk          ; clk         ; 5.370        ; 0.001      ; 2.129      ;
; 3.295 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.107      ;
; 3.297 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.105      ;
; 3.298 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.104      ;
; 3.299 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[8]                                                                                               ; clk          ; clk         ; 5.370        ; 0.001      ; 2.104      ;
; 3.299 ; Reg:b2v_inst2|F[0]                                                                                                ; Reg:b2v_inst2|F[9]                                                                                               ; clk          ; clk         ; 5.370        ; 0.001      ; 2.104      ;
; 3.326 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 5.370        ; 0.001      ; 2.077      ;
; 3.328 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.074      ;
; 3.329 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                                                                                 ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.073      ;
; 3.331 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[8]                                                                                               ; clk          ; clk         ; 5.370        ; 0.000      ; 2.071      ;
; 3.331 ; Reg:b2v_inst2|F[1]                                                                                                ; Reg:b2v_inst2|F[9]                                                                                               ; clk          ; clk         ; 5.370        ; 0.000      ; 2.071      ;
; 3.339 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.063      ;
; 3.341 ; Reg:b2v_inst2|F[2]                                                                                                ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 5.370        ; 0.000      ; 2.061      ;
+-------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|state.FINISH            ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|Mult_Reset              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|count_addr[7]           ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|Fin_flag                ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|EN_Reg                  ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[0]                               ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[1]                               ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[2]                               ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[3]                               ; Reg:b2v_inst2|F[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[4]                               ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[5]                               ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[6]                               ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[7]                               ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[9]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[12]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[14]                              ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:b2v_inst2|F[15]                              ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.246 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.251 ; MainControlUnit:b2v_inst|count[4]                ; MainControlUnit:b2v_inst|count[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; Reg:b2v_inst2|F[8]                               ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; Multiplier:b2v_inst4|Reg:R_H|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; Multiplier:b2v_inst4|Reg:R_C|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.259 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|state.FINISH                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.413      ;
; 0.266 ; MainControlUnit:b2v_inst|state.MULTIPLY          ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.418      ;
; 0.270 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|state.WAITING                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.422      ;
; 0.271 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.423      ;
; 0.272 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.424      ;
; 0.282 ; MainControlUnit:b2v_inst|count_addr[7]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.481      ;
; 0.287 ; MainControlUnit:b2v_inst|count_addr[6]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.486      ;
; 0.287 ; MainControlUnit:b2v_inst|count_addr[2]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.486      ;
; 0.287 ; MainControlUnit:b2v_inst|count_addr[1]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.486      ;
; 0.288 ; MainControlUnit:b2v_inst|count_addr[5]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.487      ;
; 0.288 ; MainControlUnit:b2v_inst|count_addr[4]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.487      ;
; 0.289 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.441      ;
; 0.291 ; MainControlUnit:b2v_inst|count_addr[3]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.490      ;
; 0.311 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; Multiplier:b2v_inst4|Reg:R_H|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.324 ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.477      ;
; 0.327 ; MainControlUnit:b2v_inst|state.WAITING           ; MainControlUnit:b2v_inst|state.LD_B                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.332 ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; Reg:b2v_inst2|F[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.485      ;
; 0.358 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; MainControlUnit:b2v_inst|count_addr[3]           ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; MainControlUnit:b2v_inst|count_addr[5]           ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; MainControlUnit:b2v_inst|state.LD_A              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; MainControlUnit:b2v_inst|S_B[0]                  ; Multiplier:b2v_inst4|Reg:R_B|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.524      ;
; 0.371 ; MainControlUnit:b2v_inst|count_addr[0]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; Multiplier:b2v_inst4|Reg:R_H|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; MainControlUnit:b2v_inst|count_addr[1]           ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; MainControlUnit:b2v_inst|count_addr[2]           ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|count[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; MainControlUnit:b2v_inst|count_addr[4]           ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; MainControlUnit:b2v_inst|count_addr[6]           ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; MainControlUnit:b2v_inst|count[2]                ; MainControlUnit:b2v_inst|count[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; Reg:b2v_inst2|F[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; Reg:b2v_inst2|F[13]                              ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.389 ; MainControlUnit:b2v_inst|count[0]                ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.393 ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.400 ; MainControlUnit:b2v_inst|S_A[0]                  ; Multiplier:b2v_inst4|Reg:R_A|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.554      ;
; 0.402 ; MainControlUnit:b2v_inst|count_addr[0]           ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.402 ; MainControlUnit:b2v_inst|S_A[3]                  ; Multiplier:b2v_inst4|Reg:R_A|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.556      ;
; 0.403 ; MainControlUnit:b2v_inst|S_A[2]                  ; Multiplier:b2v_inst4|Reg:R_A|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.557      ;
; 0.410 ; MainControlUnit:b2v_inst|S_A[1]                  ; Multiplier:b2v_inst4|Reg:R_A|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.564      ;
; 0.410 ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; Multiplier:b2v_inst4|Reg:R_L|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.563      ;
; 0.414 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.417 ; Reg:b2v_inst2|F[10]                              ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.418 ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; Multiplier:b2v_inst4|Reg:R_L|F[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.424 ; MainControlUnit:b2v_inst|state.LD_B              ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.577      ;
; 0.435 ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; Multiplier:b2v_inst4|Reg:R_H|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.588      ;
; 0.437 ; MainControlUnit:b2v_inst|S_B[1]                  ; Multiplier:b2v_inst4|Reg:R_B|F[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.591      ;
; 0.438 ; MainControlUnit:b2v_inst|S_B[3]                  ; Multiplier:b2v_inst4|Reg:R_B|F[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.592      ;
; 0.449 ; MainControlUnit:b2v_inst|S_B[2]                  ; Multiplier:b2v_inst4|Reg:R_B|F[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.603      ;
; 0.458 ; Reg:b2v_inst2|F[11]                              ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.462 ; MainControlUnit:b2v_inst|state.ADD               ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.613      ;
; 0.463 ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
+-------+--------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                           ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.275 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 5.370        ; 0.012      ; 1.139      ;
; 4.275 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 5.370        ; 0.012      ; 1.139      ;
; 4.275 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 5.370        ; 0.012      ; 1.139      ;
; 4.275 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 5.370        ; 0.012      ; 1.139      ;
; 4.285 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 5.370        ; 0.013      ; 1.130      ;
; 4.285 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 5.370        ; 0.013      ; 1.130      ;
; 4.285 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 5.370        ; 0.013      ; 1.130      ;
; 4.285 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 5.370        ; 0.013      ; 1.130      ;
; 4.382 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 5.370        ; 0.011      ; 1.031      ;
; 4.382 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 5.370        ; 0.011      ; 1.031      ;
; 4.382 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 5.370        ; 0.011      ; 1.031      ;
; 4.382 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 5.370        ; 0.011      ; 1.031      ;
; 4.382 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 5.370        ; 0.011      ; 1.031      ;
; 4.382 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 5.370        ; 0.011      ; 1.031      ;
; 4.382 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 5.370        ; 0.011      ; 1.031      ;
; 4.382 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 5.370        ; 0.011      ; 1.031      ;
; 4.382 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 5.370        ; 0.011      ; 1.031      ;
; 4.489 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 5.370        ; 0.004      ; 0.917      ;
; 4.489 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 5.370        ; 0.004      ; 0.917      ;
; 4.489 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 5.370        ; 0.004      ; 0.917      ;
; 4.489 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 5.370        ; 0.004      ; 0.917      ;
; 4.489 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 5.370        ; 0.004      ; 0.917      ;
; 4.489 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 5.370        ; 0.004      ; 0.917      ;
; 4.489 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 5.370        ; 0.004      ; 0.917      ;
; 4.489 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 5.370        ; 0.004      ; 0.917      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                            ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.761 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[0]                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.917      ;
; 0.761 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[3]                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.917      ;
; 0.761 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[2]                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.917      ;
; 0.761 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[1]                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.917      ;
; 0.761 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_B|F[0]                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.917      ;
; 0.761 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[1]                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.917      ;
; 0.761 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[2]                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.917      ;
; 0.761 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_A|F[3]                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.917      ;
; 0.868 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]    ; clk          ; clk         ; 0.000        ; 0.011      ; 1.031      ;
; 0.868 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]    ; clk          ; clk         ; 0.000        ; 0.011      ; 1.031      ;
; 0.868 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]    ; clk          ; clk         ; 0.000        ; 0.011      ; 1.031      ;
; 0.868 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]    ; clk          ; clk         ; 0.000        ; 0.011      ; 1.031      ;
; 0.868 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.LOAD  ; clk          ; clk         ; 0.000        ; 0.011      ; 1.031      ;
; 0.868 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[4]    ; clk          ; clk         ; 0.000        ; 0.011      ; 1.031      ;
; 0.868 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.ADD   ; clk          ; clk         ; 0.000        ; 0.011      ; 1.031      ;
; 0.868 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|state.SHIFT ; clk          ; clk         ; 0.000        ; 0.011      ; 1.031      ;
; 0.868 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_C|F[0]                ; clk          ; clk         ; 0.000        ; 0.011      ; 1.031      ;
; 0.965 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[3]                ; clk          ; clk         ; 0.000        ; 0.013      ; 1.130      ;
; 0.965 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[2]                ; clk          ; clk         ; 0.000        ; 0.013      ; 1.130      ;
; 0.965 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[1]                ; clk          ; clk         ; 0.000        ; 0.013      ; 1.130      ;
; 0.965 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_L|F[0]                ; clk          ; clk         ; 0.000        ; 0.013      ; 1.130      ;
; 0.975 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[3]                ; clk          ; clk         ; 0.000        ; 0.012      ; 1.139      ;
; 0.975 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[2]                ; clk          ; clk         ; 0.000        ; 0.012      ; 1.139      ;
; 0.975 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[1]                ; clk          ; clk         ; 0.000        ; 0.012      ; 1.139      ;
; 0.975 ; MainControlUnit:b2v_inst|Mult_Reset ; Multiplier:b2v_inst4|Reg:R_H|F[0]                ; clk          ; clk         ; 0.000        ; 0.012      ; 1.139      ;
+-------+-------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 0.185 ; 2.685        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Mult_Reset                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[0]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[1]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[2]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[3]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count[4]                                                                                 ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.FINISH                                                                             ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.MULTIPLY                                                                           ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[0]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[1]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[2]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
; 1.685 ; 2.685        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier:b2v_inst4|CtrlLogic:U_Ctl|count[3]                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.262 ; 3.262 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.848 ; -2.848 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 6.191 ; 6.191 ; Rise       ; clk             ;
; FF        ; clk        ; 5.065 ; 5.065 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 4.366 ; 4.366 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 4.261 ; 4.261 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 4.140 ; 4.140 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
; FF        ; clk        ; 5.065 ; 5.065 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 4.366 ; 4.366 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 4.261 ; 4.261 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 4.140 ; 4.140 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.212 ; 0.215 ; 3.222    ; 0.761   ; 0.185               ;
;  clk             ; 0.212 ; 0.215 ; 3.222    ; 0.761   ; 0.185               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.067 ; 6.067 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.848 ; -2.848 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; COUT      ; clk        ; 12.375 ; 12.375 ; Rise       ; clk             ;
; FF        ; clk        ; 9.049  ; 9.049  ; Rise       ; clk             ;
; dout[*]   ; clk        ; 7.863  ; 7.863  ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 7.863  ; 7.863  ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 7.788  ; 7.788  ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.704  ; 6.704  ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 7.654  ; 7.654  ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 7.418  ; 7.418  ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 7.324  ; 7.324  ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 7.315  ; 7.315  ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 7.325  ; 7.325  ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 7.370  ; 7.370  ; Rise       ; clk             ;
;  dout[10] ; clk        ; 7.442  ; 7.442  ; Rise       ; clk             ;
;  dout[11] ; clk        ; 7.342  ; 7.342  ; Rise       ; clk             ;
;  dout[12] ; clk        ; 7.319  ; 7.319  ; Rise       ; clk             ;
;  dout[13] ; clk        ; 7.541  ; 7.541  ; Rise       ; clk             ;
;  dout[14] ; clk        ; 7.371  ; 7.371  ; Rise       ; clk             ;
;  dout[15] ; clk        ; 7.293  ; 7.293  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
; FF        ; clk        ; 5.065 ; 5.065 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 4.366 ; 4.366 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 4.261 ; 4.261 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 4.140 ; 4.140 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 962      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 962      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 21 13:38:38 2022
Info: Command: quartus_sta Question1 -c Question1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Question1_5.37ns.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.212
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.212         0.000 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is 3.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.222         0.000 clk 
Info (332146): Worst-case removal slack is 1.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.433         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.185         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.639
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.639         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 4.275
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.275         0.000 clk 
Info (332146): Worst-case removal slack is 0.761
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.761         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.185         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4542 megabytes
    Info: Processing ended: Sat May 21 13:38:39 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


