# Prova e Gabarito
![[Gab_Prova_P1_2023_final.pdf]]

# Resolução 

## Questão 1

![[Pasted image 20241012015153.png]]

### Minha solucao
```
.data
VET: .word 23 -43 55 -9 -7 21 -76 12 -45 -10
TAM: .word 10

.text

lw $s0, TAM # carrega o valor do tamanho
la $s2, VET # carrega o endereco base de VET

li $s3, 0 # i = 0


LOOP:
	# verfica se i < 10. Se nao for, finaliza o loop
	slt $t0, $s3, $s2
	beq $t0, $0, FIM_LOOP

	# calcula tamanho do deslocamento para pegar a palavra
	sll $t1, $s3, 2

	# carrega elemento
	lw $a0, 0($t1)

	# chama procedimento
	jal calc_abs

	# salva elemento absoluto
	sw $v0, 0 ($t1)
	
	# i ++
	addi $s3, $s3, 1

	j LOOP
	
FIM_LOOP:

	# finaliza programa
	li $v0,10
	syscall
	
# $a0: numero para ser convertido para absoluto
calc_abs:

	# inicializa o retorno como sendo a propria entrada
	add $v0, $a0, $0 
	
	# se nao for menor que 0, finaliza o programa
	slti $t1, $t0, $0
	beq $t0, $0, FIM_calc_abs
	
	# se for menor que 0, torna positivo
	sub $v0, $0, $v0
	
	# finaliza programa
	FIM_calc_abs: j $ra
```

### Solução gabarito
![[Pasted image 20241012021819.png]]


## Questão 2

### Minha Solução
![[Pasted image 20241012021927.png]]

> [!NOTE] Mestre-escravo
> Refere-se a uma arquitetura em que um componente (mestre) controla um ou mais componentes (escravos). No contexto do acesso ao banco de registradores, isso implica que um componente mestre (provavelmente a CPU ou um controlador de dados) é responsável por gerenciar as operações de leitura e escrita nos registradores, enquanto os componentes escravos (os registradores) respondem às solicitações.
> 
> No pipeline, essa estrutura garante que as instruções que precisam acessar o banco de registradores em estágios diferentes (por exemplo, leitura nos estágios de decodificação e execução, escrita no estágio de write-back) possam fazê-lo sem conflitos


> [!NOTE] Title
> Preditor de saltos de 2 bits: Um preditor de saltos é um componente que tenta prever o resultado de uma instrução de desvio (branch) antes que a condição do desvio seja realmente avaliada. Um preditor de 2 bits tem a capacidade de armazenar até quatro estados (em geral, fortemente realizado, fracamente realizado, fracamente não realizado, e fortemente não realizado). O comportamento de um preditor de 2 bits baseia-se em seu estado atual e em decisões anteriores.
> - No início, ele começa prevendo que o salto **não será realizado**, ou seja, ele assume que o programa continuará executando as instruções na sequência.
> - Caso o preditor esteja correto, o fluxo de execução segue normalmente. Se estiver errado, isso introduz bolhas (stall) no pipeline, pois a previsão incorreta deve ser corrigida, o que afeta o desempenho.

Valores inciais dos registradores:
t0 = 0x1001000 = 64 + 8 = 72 
t1 = 68
t2 = 0
t3 = 0x100100AA =
t4 = 0

| INSTRUÇÃO                | mudancas | 1   | 2   | 3   | 4                | 5              | 6             | 7           | 8   | 9             | 10          | 11  | 12  | 13  | 14  | 15  | 16  | 17  | 18  | 19  |
| ------------------------ | -------- | --- | --- | --- | ---------------- | -------------- | ------------- | ----------- | --- | ------------- | ----------- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| loop: blez $t1,end       |          | B   | D   | E   | -                | -              |               |             |     |               |             |     |     |     |     |     |     |     |     |     |
| sltiu \$t2,\$t1,65       |          |     | B   | D   | E (Foward t2 ->) | -              | W             |             |     |               |             |     |     |     |     |     |     |     |     |     |
| bne \$t2,\$zero,nxtch    |          |     |     | B   | D                | (<-Foward t2)E | -             | -           |     |               |             |     |     |     |     |     |     |     |     |     |
| sltiu \$t2,\$t1,91       | t2=1     |     |     |     | B                | D              | E (Foward ->) | -           | W   |               |             |     |     |     |     |     |     |     |     |     |
| beq \$t2,\$zero,nxtch    |          |     |     |     |                  | B              | D             | (<-Foward)E | -   | -             |             |     |     |     |     |     |     |     |     |     |
| addiu \$t4,\$t4,1        | t=1      |     |     |     |                  |                | B             | D           | E   | -             | W           |     |     |     |     |     |     |     |     |     |
| nxtch: addiu \$t0,\$t0,4 | t = 4    |     |     |     |                  |                |               | B           | D   | E (Foward ->) | -           | W   |     |     |     |     |     |     |     |     |
| lw \$t1,0(\$t0)          | t1=?     |     |     |     |                  |                |               |             | B   | D             | (<-Foward)E | M   | W   |     |     |     |     |     |     |     |
| j loop                   |          |     |     |     |                  |                |               |             |     | B             | D           | E   | M   | -   |     |     |     |     |     |     |
| end: sw \$4,0(\$t3)      |          |     |     |     |                  |                |               |             |     |               | B           | D   |     |     |     |     |     |     |     |     |


### Solução gabarito
![[Pasted image 20241012191253.png]]
![[Pasted image 20241012191354.png]]

## Questão 3
![[Pasted image 20241012124233.png]]

### A
![[Pasted image 20241012124317.png]]
#### Minha solução

```
add $5, $2, $1
nop
nop
lw $3, 4($5)
lw $2, 0($2)
nop
or $3, $5, $3
nop
nop
addi $4, $3, 4
```
#### Gabarito
![[Pasted image 20241012192515.png]]


### B
![[Pasted image 20241012124329.png]]

#### Minha solução
```
add $5, $2, $1
nop
nop
lw $3, 4($5)
lw $2, 0($2)
nop
or $3, $5, $3
nop
nop
addi $4, $3, 4
```

Não há nenhuma mudança possível com ganho.  A única instrução que se pode mudar é `lw $2, 0($2)`. Também não há como adicionar registradores temporários para resolver isso.
#### Gabarito

![[Pasted image 20241012193200.png]]

### C
![[Pasted image 20241012124337.png]]

#### Minha Solução

```
add $5, $2, $1 
lw $3, 4($5) # Fowarding para entrada de EX de $5
lw $2, 0($2)
or $3, $5, $3 # Fowarding para a entrada de EX de $3
addi $4, $3, 4 # Fowarding para a entrada de EX de $3 
```
Não ocorrerá nenhum problema. Sempre que necessário, haverá um foward do valor.
#### Gabarito
![[Pasted image 20241012194416.png]]
![[Pasted image 20241012194439.png]]
## Questão 4

![[Pasted image 20241012125143.png]]
### A
![[Pasted image 20241012125206.png]]
### B
![[Pasted image 20241012150515.png]]
### C
![[Pasted image 20241012150530.png]]

### D
![[Pasted image 20241012150541.png]]

### E
![[Pasted image 20241012150553.png]]

### F
![[Pasted image 20241012150606.png]]

## Questão 5
![[Pasted image 20241012150629.png]]
![[Pasted image 20241012150636.png]]

#### Minha solução


No datapath de ciclo único, precisamos considerar a instrução mais lenta pra determinar o tempo demorado entre cada instrução. Então, o entre duas instruções nesse caso é de 800ps.

Já no pipeline o tempo médio vai ser de 200ps, já que ao sair do estágio de IF já entra uma nova instrução no estágio. Assim, assumindo que todas as etapas terão o mesmo tempo, temos um tempo médio de 200ps independente da instrução.
#### Gabarito
![[Pasted image 20241012195401.png]]



## Questão 6


![[Pasted image 20241012150650.png]]
### A
![[Pasted image 20241012150708.png]]

#### Minha solução

|                                | 1   | 2   | 3     | 4          | 5     | 6     | 7               | 8     | 9             | 10  | 11  |
| ------------------------------ | --- | --- | ----- | ---------- | ----- | ----- | --------------- | ----- | ------------- | --- | --- |
| Label1: lw $1, 40($6)          | B   | D   | E     | M          | W     |       |                 |       |               |     |     |
| beq $2, $3, Label2             |     | B   | D     | E (BRANCH) | --    | --    |                 |       |               |     |     |
| ==add $1, $6, $4==             |     |     | ==B== | ==D==      | ==F== | ==F== | ==F==           |       |               |     |     |
| ==Label2: beq $1, $2, Label1== |     |     |       | ==B==      | ==F== | ==F== | ==F==           | ==F== |               |     |     |
| Label2: beq $1, $2, Label1     |     |     |       |            | B     | D     | E (Foward 1 ->) | --    | W             |     |     |
| sw $2, 20($4)                  |     |     |       |            |       | B     | D               | E     | M             | --  |     |
| and $1, $1, $4                 |     |     |       |            |       |       | B               | D     | (<-Foward 1)E | --  | W   |

#### Gabarito
![[Pasted image 20241012200418.png]]

### B
![[Pasted image 20241012150719.png]]

#### Minha solução
Se a Branch ocorresse em DI, não haveria duas instruções que deram errado, apenas uma. Ou seja, no diagrama em A, temos as instruções `add $1, $6, $4` e `Label2: beq $1, $2, Label1` dando errado. Com o desvio em DI, teríamos apenas `add $1, $6, $4` dando errado. 

Dessa forma, teríamos a perda de um ciclo para executar o programa. O que traria um speed-up de 11/10 = 1.1.
#### Gabarito
![[Pasted image 20241012200644.png]]