"""
Code pour convertir des fichiers Verilog en VHDL, générer un test bench
Loïc PAGNON
29/11/2024
A faire :
"""

from Verilog_VHDL import conversion

conversion()