

================================================================
== Vitis HLS Report for 'gemm'
================================================================
* Date:           Fri Apr  4 11:06:07 2025

* Version:        2022.2.2 (Build 3779808 on Feb 17 2023)
* Project:        hls_prj
* Solution:       solution (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcu55c-fsvh2892-2L-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  5.00 ns|  3.602 ns|     1.35 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+--------+--------+---------+
    |  Latency (cycles) |  Latency (absolute) |     Interval    | Pipeline|
    |   min   |   max   |    min   |    max   |   min  |   max  |   Type  |
    +---------+---------+----------+----------+--------+--------+---------+
    |   131369|   131369|  0.657 ms|  0.657 ms|  131370|  131370|       no|
    +---------+---------+----------+----------+--------+--------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------+---------+---------+----------+-----------+-----------+------+----------+
        |                |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |    Loop Name   |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------+---------+---------+----------+-----------+-----------+------+----------+
        |- outer_middle  |   131367|   131367|       328|         32|          1|  4096|       yes|
        +----------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|      863|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        -|    22|     1538|     1614|    -|
|Memory               |        -|     -|        -|        -|    -|
|Multiplexer          |        -|     -|        -|     1929|    -|
|Register             |        -|     -|     9155|     1696|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |        0|    22|    10693|     6102|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1344|  3008|   869120|   434560|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |        0|    ~0|        1|        1|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4032|  9024|  2607360|  1303680|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |        0|    ~0|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |              Instance             |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |dadd_64ns_64ns_64_5_full_dsp_1_U1  |dadd_64ns_64ns_64_5_full_dsp_1  |        0|   3|  457|  698|    0|
    |dadd_64ns_64ns_64_5_full_dsp_1_U2  |dadd_64ns_64ns_64_5_full_dsp_1  |        0|   3|  457|  698|    0|
    |dmul_64ns_64ns_64_5_max_dsp_1_U3   |dmul_64ns_64ns_64_5_max_dsp_1   |        0|   8|  312|  109|    0|
    |dmul_64ns_64ns_64_5_max_dsp_1_U4   |dmul_64ns_64ns_64_5_max_dsp_1   |        0|   8|  312|  109|    0|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                              |                                |        0|  22| 1538| 1614|    0|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+----+------------+------------+
    |add_ln8_1_fu_1476_p2     |         +|   0|  0|  14|           7|           1|
    |add_ln8_fu_1453_p2       |         +|   0|  0|  20|          13|           1|
    |add_ln9_fu_1556_p2       |         +|   0|  0|  14|           7|           1|
    |ap_condition_2378        |       and|   0|  0|   2|           1|           1|
    |icmp_ln8_fu_1447_p2      |      icmp|   0|  0|  12|          13|          14|
    |icmp_ln9_fu_1462_p2      |      icmp|   0|  0|  11|           7|           8|
    |or_ln4_10_fu_1821_p2     |        or|   0|  0|  12|          12|           4|
    |or_ln4_11_fu_1875_p2     |        or|   0|  0|  12|          12|           4|
    |or_ln4_12_fu_1885_p2     |        or|   0|  0|  12|          12|           4|
    |or_ln4_13_fu_1931_p2     |        or|   0|  0|  12|          12|           4|
    |or_ln4_14_fu_1941_p2     |        or|   0|  0|  12|          12|           4|
    |or_ln4_15_fu_1987_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_16_fu_1997_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_17_fu_2051_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_18_fu_2061_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_19_fu_2115_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_1_fu_1577_p2      |        or|   0|  0|  12|          12|           2|
    |or_ln4_20_fu_2125_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_21_fu_2179_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_22_fu_2189_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_23_fu_2243_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_24_fu_2253_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_25_fu_2299_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_26_fu_2309_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_27_fu_2355_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_28_fu_2365_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_29_fu_2411_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_2_fu_1587_p2      |        or|   0|  0|  12|          12|           2|
    |or_ln4_30_fu_2421_p2     |        or|   0|  0|  12|          12|           5|
    |or_ln4_31_fu_2467_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_32_fu_2477_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_33_fu_2531_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_34_fu_2541_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_35_fu_2595_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_36_fu_2605_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_37_fu_2659_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_38_fu_2669_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_39_fu_2723_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_3_fu_1627_p2      |        or|   0|  0|  12|          12|           3|
    |or_ln4_40_fu_2733_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_41_fu_2787_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_42_fu_2797_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_43_fu_2851_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_44_fu_2861_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_45_fu_2915_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_46_fu_2925_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_47_fu_2979_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_48_fu_2989_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_49_fu_3035_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_4_fu_1637_p2      |        or|   0|  0|  12|          12|           3|
    |or_ln4_50_fu_3045_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_51_fu_3091_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_52_fu_3101_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_53_fu_3147_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_54_fu_3157_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_55_fu_3203_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_56_fu_3213_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_57_fu_3259_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_58_fu_3269_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_59_fu_3315_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_5_fu_1691_p2      |        or|   0|  0|  12|          12|           3|
    |or_ln4_60_fu_3325_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_61_fu_3371_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_62_fu_3381_p2     |        or|   0|  0|  12|          12|           6|
    |or_ln4_6_fu_1701_p2      |        or|   0|  0|  12|          12|           3|
    |or_ln4_7_fu_1747_p2      |        or|   0|  0|  12|          12|           4|
    |or_ln4_8_fu_1757_p2      |        or|   0|  0|  12|          12|           4|
    |or_ln4_9_fu_1811_p2      |        or|   0|  0|  12|          12|           4|
    |or_ln4_fu_1515_p2        |        or|   0|  0|  12|          12|           1|
    |select_ln4_1_fu_1486_p3  |    select|   0|  0|   6|           1|           6|
    |select_ln4_2_fu_1502_p3  |    select|   0|  0|  12|           1|          12|
    |select_ln4_fu_1468_p3    |    select|   0|  0|   7|           1|           1|
    |select_ln8_fu_1526_p3    |    select|   0|  0|   7|           1|           7|
    |ap_enable_pp0            |       xor|   0|  0|   2|           1|           2|
    +-------------------------+----------+----+---+----+------------+------------+
    |Total                    |          |   0|  0| 863|         809|         375|
    +-------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------------+-----+-----------+-----+-----------+
    |                 Name                 | LUT | Input Size| Bits| Total Bits|
    +--------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                             |  152|         33|    1|         33|
    |ap_done_int                           |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0               |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1               |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter10              |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter1_reg      |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter2_reg      |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter3_reg      |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter4_reg      |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter5_reg      |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter6_reg      |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter7_reg      |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter8_reg      |    9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter9_reg      |    9|          2|    1|          2|
    |ap_sig_allocacmp_i_1                  |    9|          2|    7|         14|
    |ap_sig_allocacmp_indvar_flatten_load  |    9|          2|   13|         26|
    |ap_sig_allocacmp_j_load               |    9|          2|    7|         14|
    |grp_fu_1325_p0                        |   43|          8|   64|        512|
    |grp_fu_1325_p1                        |  152|         33|   64|       2112|
    |grp_fu_1330_p0                        |   43|          8|   64|        512|
    |grp_fu_1330_p1                        |  152|         33|   64|       2112|
    |grp_fu_1334_p0                        |  152|         33|   64|       2112|
    |grp_fu_1334_p1                        |  152|         33|   64|       2112|
    |grp_fu_1338_p0                        |  152|         33|   64|       2112|
    |grp_fu_1338_p1                        |  152|         33|   64|       2112|
    |i_fu_262                              |    9|          2|    7|         14|
    |indvar_flatten_fu_266                 |    9|          2|   13|         26|
    |j_fu_258                              |    9|          2|    7|         14|
    |m1_address0                           |  152|         33|   12|        396|
    |m1_address1                           |  152|         33|   12|        396|
    |m2_address0                           |  152|         33|   12|        396|
    |m2_address1                           |  152|         33|   12|        396|
    +--------------------------------------+-----+-----------+-----+-----------+
    |Total                                 | 1929|        417|  628|      15447|
    +--------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                         |  32|   0|   32|          0|
    |ap_done_reg                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0_reg       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9           |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter8_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter9_reg  |   1|   0|    1|          0|
    |i_fu_262                          |   7|   0|    7|          0|
    |icmp_ln8_reg_3494                 |   1|   0|    1|          0|
    |indvar_flatten_fu_266             |  13|   0|   13|          0|
    |j_fu_258                          |   7|   0|    7|          0|
    |mult_10_reg_4165                  |  64|   0|   64|          0|
    |mult_10_reg_4165_pp0_iter1_reg    |  64|   0|   64|          0|
    |mult_11_reg_4220                  |  64|   0|   64|          0|
    |mult_11_reg_4220_pp0_iter1_reg    |  64|   0|   64|          0|
    |mult_12_reg_4225                  |  64|   0|   64|          0|
    |mult_12_reg_4225_pp0_iter1_reg    |  64|   0|   64|          0|
    |mult_13_reg_4270                  |  64|   0|   64|          0|
    |mult_14_reg_4275                  |  64|   0|   64|          0|
    |mult_15_reg_4320                  |  64|   0|   64|          0|
    |mult_16_reg_4325                  |  64|   0|   64|          0|
    |mult_17_reg_4370                  |  64|   0|   64|          0|
    |mult_18_reg_4375                  |  64|   0|   64|          0|
    |mult_19_reg_4420                  |  64|   0|   64|          0|
    |mult_1_reg_3885                   |  64|   0|   64|          0|
    |mult_20_reg_4425                  |  64|   0|   64|          0|
    |mult_21_reg_4470                  |  64|   0|   64|          0|
    |mult_22_reg_4475                  |  64|   0|   64|          0|
    |mult_23_reg_4520                  |  64|   0|   64|          0|
    |mult_24_reg_4525                  |  64|   0|   64|          0|
    |mult_25_reg_4570                  |  64|   0|   64|          0|
    |mult_26_reg_4575                  |  64|   0|   64|          0|
    |mult_27_reg_4620                  |  64|   0|   64|          0|
    |mult_28_reg_4625                  |  64|   0|   64|          0|
    |mult_29_reg_4670                  |  64|   0|   64|          0|
    |mult_2_reg_3930                   |  64|   0|   64|          0|
    |mult_30_reg_4675                  |  64|   0|   64|          0|
    |mult_31_reg_4720                  |  64|   0|   64|          0|
    |mult_32_reg_4725                  |  64|   0|   64|          0|
    |mult_33_reg_4770                  |  64|   0|   64|          0|
    |mult_34_reg_4775                  |  64|   0|   64|          0|
    |mult_35_reg_4820                  |  64|   0|   64|          0|
    |mult_36_reg_4825                  |  64|   0|   64|          0|
    |mult_37_reg_4870                  |  64|   0|   64|          0|
    |mult_38_reg_4875                  |  64|   0|   64|          0|
    |mult_39_reg_4920                  |  64|   0|   64|          0|
    |mult_3_reg_3935                   |  64|   0|   64|          0|
    |mult_40_reg_4925                  |  64|   0|   64|          0|
    |mult_41_reg_4970                  |  64|   0|   64|          0|
    |mult_42_reg_4975                  |  64|   0|   64|          0|
    |mult_43_reg_5020                  |  64|   0|   64|          0|
    |mult_44_reg_5025                  |  64|   0|   64|          0|
    |mult_45_reg_5070                  |  64|   0|   64|          0|
    |mult_46_reg_5075                  |  64|   0|   64|          0|
    |mult_47_reg_5120                  |  64|   0|   64|          0|
    |mult_48_reg_5125                  |  64|   0|   64|          0|
    |mult_49_reg_5170                  |  64|   0|   64|          0|
    |mult_4_reg_3980                   |  64|   0|   64|          0|
    |mult_50_reg_5175                  |  64|   0|   64|          0|
    |mult_51_reg_5210                  |  64|   0|   64|          0|
    |mult_52_reg_5215                  |  64|   0|   64|          0|
    |mult_53_reg_5240                  |  64|   0|   64|          0|
    |mult_54_reg_5245                  |  64|   0|   64|          0|
    |mult_55_reg_5260                  |  64|   0|   64|          0|
    |mult_56_reg_5265                  |  64|   0|   64|          0|
    |mult_57_reg_5270                  |  64|   0|   64|          0|
    |mult_58_reg_5275                  |  64|   0|   64|          0|
    |mult_59_reg_5280                  |  64|   0|   64|          0|
    |mult_5_reg_3985                   |  64|   0|   64|          0|
    |mult_60_reg_5285                  |  64|   0|   64|          0|
    |mult_61_reg_5290                  |  64|   0|   64|          0|
    |mult_62_reg_5295                  |  64|   0|   64|          0|
    |mult_6_reg_4040                   |  64|   0|   64|          0|
    |mult_7_reg_4045                   |  64|   0|   64|          0|
    |mult_7_reg_4045_pp0_iter1_reg     |  64|   0|   64|          0|
    |mult_8_reg_4100                   |  64|   0|   64|          0|
    |mult_8_reg_4100_pp0_iter1_reg     |  64|   0|   64|          0|
    |mult_9_reg_4105                   |  64|   0|   64|          0|
    |mult_9_reg_4105_pp0_iter1_reg     |  64|   0|   64|          0|
    |mult_reg_3880                     |  64|   0|   64|          0|
    |mult_s_reg_4160                   |  64|   0|   64|          0|
    |mult_s_reg_4160_pp0_iter1_reg     |  64|   0|   64|          0|
    |reg_1342                          |  64|   0|   64|          0|
    |reg_1346                          |  64|   0|   64|          0|
    |reg_1350                          |  64|   0|   64|          0|
    |reg_1354                          |  64|   0|   64|          0|
    |reg_1358                          |  64|   0|   64|          0|
    |reg_1363                          |  64|   0|   64|          0|
    |reg_1368                          |  64|   0|   64|          0|
    |reg_1373                          |  64|   0|   64|          0|
    |reg_1378                          |  64|   0|   64|          0|
    |reg_1383                          |  64|   0|   64|          0|
    |reg_1389                          |  64|   0|   64|          0|
    |reg_1394                          |  64|   0|   64|          0|
    |reg_1399                          |  64|   0|   64|          0|
    |reg_1404                          |  64|   0|   64|          0|
    |reg_1409                          |  64|   0|   64|          0|
    |select_ln4_1_reg_3498             |   6|   0|    6|          0|
    |select_ln4_2_reg_3503             |   6|   0|   12|          6|
    |sum_1_61_reg_5300                 |  64|   0|   64|          0|
    |trunc_ln14_reg_3579               |   6|   0|    6|          0|
    |zext_ln14_10_cast_reg_3838        |   6|   0|   10|          4|
    |zext_ln14_11_cast_reg_3849        |   6|   0|   10|          4|
    |zext_ln14_16_cast_reg_4000        |   6|   0|   11|          5|
    |zext_ln14_17_cast_reg_4010        |   6|   0|   11|          5|
    |zext_ln14_18_cast_reg_4060        |   6|   0|   11|          5|
    |zext_ln14_19_cast_reg_4070        |   6|   0|   11|          5|
    |zext_ln14_1_cast_reg_3620         |   6|   0|    7|          1|
    |zext_ln14_20_cast_reg_4120        |   6|   0|   11|          5|
    |zext_ln14_21_cast_reg_4130        |   6|   0|   11|          5|
    |zext_ln14_22_cast_reg_4180        |   6|   0|   11|          5|
    |zext_ln14_23_cast_reg_4190        |   6|   0|   11|          5|
    |zext_ln14_2_cast_reg_3644         |   6|   0|    8|          2|
    |zext_ln14_4_cast_reg_3692         |   6|   0|    9|          3|
    |zext_ln14_5_cast_reg_3704         |   6|   0|    9|          3|
    |zext_ln14_8_cast_reg_3786         |   6|   0|   10|          4|
    |zext_ln14_9_cast_reg_3797         |   6|   0|   10|          4|
    |icmp_ln8_reg_3494                 |  64|  32|    1|          0|
    |mult_13_reg_4270                  |  64|  32|   64|          0|
    |mult_14_reg_4275                  |  64|  32|   64|          0|
    |mult_15_reg_4320                  |  64|  32|   64|          0|
    |mult_16_reg_4325                  |  64|  32|   64|          0|
    |mult_17_reg_4370                  |  64|  32|   64|          0|
    |mult_18_reg_4375                  |  64|  32|   64|          0|
    |mult_19_reg_4420                  |  64|  32|   64|          0|
    |mult_20_reg_4425                  |  64|  32|   64|          0|
    |mult_21_reg_4470                  |  64|  32|   64|          0|
    |mult_22_reg_4475                  |  64|  32|   64|          0|
    |mult_23_reg_4520                  |  64|  32|   64|          0|
    |mult_24_reg_4525                  |  64|  32|   64|          0|
    |mult_25_reg_4570                  |  64|  32|   64|          0|
    |mult_26_reg_4575                  |  64|  32|   64|          0|
    |mult_27_reg_4620                  |  64|  32|   64|          0|
    |mult_28_reg_4625                  |  64|  32|   64|          0|
    |mult_29_reg_4670                  |  64|  32|   64|          0|
    |mult_30_reg_4675                  |  64|  32|   64|          0|
    |mult_31_reg_4720                  |  64|  32|   64|          0|
    |mult_32_reg_4725                  |  64|  32|   64|          0|
    |mult_33_reg_4770                  |  64|  32|   64|          0|
    |mult_34_reg_4775                  |  64|  32|   64|          0|
    |mult_35_reg_4820                  |  64|  32|   64|          0|
    |mult_36_reg_4825                  |  64|  32|   64|          0|
    |mult_37_reg_4870                  |  64|  32|   64|          0|
    |mult_38_reg_4875                  |  64|  32|   64|          0|
    |mult_39_reg_4920                  |  64|  32|   64|          0|
    |mult_40_reg_4925                  |  64|  32|   64|          0|
    |mult_41_reg_4970                  |  64|  32|   64|          0|
    |mult_42_reg_4975                  |  64|  32|   64|          0|
    |mult_43_reg_5020                  |  64|  32|   64|          0|
    |mult_44_reg_5025                  |  64|  32|   64|          0|
    |mult_45_reg_5070                  |  64|  32|   64|          0|
    |mult_46_reg_5075                  |  64|  32|   64|          0|
    |mult_47_reg_5120                  |  64|  32|   64|          0|
    |mult_48_reg_5125                  |  64|  32|   64|          0|
    |mult_49_reg_5170                  |  64|  32|   64|          0|
    |mult_50_reg_5175                  |  64|  32|   64|          0|
    |mult_51_reg_5210                  |  64|  32|   64|          0|
    |mult_52_reg_5215                  |  64|  32|   64|          0|
    |mult_53_reg_5240                  |  64|  32|   64|          0|
    |mult_54_reg_5245                  |  64|  32|   64|          0|
    |mult_55_reg_5260                  |  64|  32|   64|          0|
    |mult_56_reg_5265                  |  64|  32|   64|          0|
    |mult_57_reg_5270                  |  64|  32|   64|          0|
    |mult_58_reg_5275                  |  64|  32|   64|          0|
    |mult_59_reg_5280                  |  64|  32|   64|          0|
    |mult_60_reg_5285                  |  64|  32|   64|          0|
    |mult_61_reg_5290                  |  64|  32|   64|          0|
    |mult_62_reg_5295                  |  64|  32|   64|          0|
    |select_ln4_1_reg_3498             |  64|  32|    6|          0|
    |trunc_ln14_reg_3579               |  64|  32|    6|          0|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |9155|1696| 9047|         71|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------+-----+-----+------------+--------------+--------------+
|   RTL Ports   | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------+-----+-----+------------+--------------+--------------+
|ap_clk         |   in|    1|  ap_ctrl_hs|          gemm|  return value|
|ap_rst         |   in|    1|  ap_ctrl_hs|          gemm|  return value|
|ap_start       |   in|    1|  ap_ctrl_hs|          gemm|  return value|
|ap_done        |  out|    1|  ap_ctrl_hs|          gemm|  return value|
|ap_idle        |  out|    1|  ap_ctrl_hs|          gemm|  return value|
|ap_ready       |  out|    1|  ap_ctrl_hs|          gemm|  return value|
|m1_address0    |  out|   12|   ap_memory|            m1|         array|
|m1_ce0         |  out|    1|   ap_memory|            m1|         array|
|m1_q0          |   in|   64|   ap_memory|            m1|         array|
|m1_address1    |  out|   12|   ap_memory|            m1|         array|
|m1_ce1         |  out|    1|   ap_memory|            m1|         array|
|m1_q1          |   in|   64|   ap_memory|            m1|         array|
|m2_address0    |  out|   12|   ap_memory|            m2|         array|
|m2_ce0         |  out|    1|   ap_memory|            m2|         array|
|m2_q0          |   in|   64|   ap_memory|            m2|         array|
|m2_address1    |  out|   12|   ap_memory|            m2|         array|
|m2_ce1         |  out|    1|   ap_memory|            m2|         array|
|m2_q1          |   in|   64|   ap_memory|            m2|         array|
|prod_address0  |  out|   12|   ap_memory|          prod|         array|
|prod_ce0       |  out|    1|   ap_memory|          prod|         array|
|prod_we0       |  out|    1|   ap_memory|          prod|         array|
|prod_d0        |  out|   64|   ap_memory|          prod|         array|
+---------------+-----+-----+------------+--------------+--------------+

