Timing Analyzer report for BCDUP_Count
Tue Jun 03 20:34:15 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'slow_clk'
 14. Slow 1200mV 85C Model Hold: 'slow_clk'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'slow_clk'
 25. Slow 1200mV 0C Model Hold: 'slow_clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'slow_clk'
 35. Fast 1200mV 0C Model Hold: 'slow_clk'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; BCDUP_Count                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; slow_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { slow_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 196.7 MHz  ; 196.7 MHz       ; clk        ;                                                ;
; 729.93 MHz ; 402.09 MHz      ; slow_clk   ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk      ; -4.084 ; -57.423         ;
; slow_clk ; -0.370 ; -1.004          ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; slow_clk ; 0.452 ; 0.000           ;
; clk      ; 0.743 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk      ; -3.000 ; -40.175                       ;
; slow_clk ; -1.487 ; -5.948                        ;
+----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                               ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -4.084 ; clk_divider[7]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 5.006      ;
; -4.075 ; clk_divider[8]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.997      ;
; -4.017 ; clk_divider[15] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.939      ;
; -3.989 ; clk_divider[6]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.911      ;
; -3.983 ; clk_divider[10] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.905      ;
; -3.983 ; clk_divider[1]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.905      ;
; -3.974 ; clk_divider[0]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.896      ;
; -3.938 ; clk_divider[9]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.860      ;
; -3.814 ; clk_divider[4]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.736      ;
; -3.699 ; clk_divider[20] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.618      ;
; -3.680 ; clk_divider[12] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.599      ;
; -3.661 ; clk_divider[3]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.583      ;
; -3.658 ; clk_divider[2]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.580      ;
; -3.522 ; clk_divider[18] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.441      ;
; -3.518 ; clk_divider[13] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.439      ;
; -3.510 ; clk_divider[11] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.431      ;
; -3.506 ; clk_divider[16] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.425      ;
; -3.503 ; clk_divider[14] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.422      ;
; -3.412 ; clk_divider[5]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.334      ;
; -3.318 ; clk_divider[19] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.239      ;
; -3.231 ; clk_divider[17] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.152      ;
; -3.225 ; clk_divider[21] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.146      ;
; -3.202 ; clk_divider[0]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.124      ;
; -3.172 ; clk_divider[0]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.093      ;
; -3.132 ; clk_divider[0]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.054      ;
; -3.096 ; clk_divider[1]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.018      ;
; -3.070 ; clk_divider[20] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.988      ;
; -3.067 ; clk_divider[7]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.988      ;
; -3.066 ; clk_divider[1]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.987      ;
; -3.058 ; clk_divider[8]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.979      ;
; -3.054 ; clk_divider[2]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.976      ;
; -3.044 ; clk_divider[23] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.080     ; 3.965      ;
; -3.044 ; clk_divider[22] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.963      ;
; -3.026 ; clk_divider[1]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.948      ;
; -3.024 ; clk_divider[2]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.945      ;
; -3.000 ; clk_divider[15] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.921      ;
; -2.986 ; clk_divider[0]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.908      ;
; -2.984 ; clk_divider[2]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.906      ;
; -2.972 ; clk_divider[6]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.893      ;
; -2.966 ; clk_divider[10] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.887      ;
; -2.965 ; clk_divider[3]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.887      ;
; -2.938 ; clk_divider[0]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.859      ;
; -2.938 ; clk_divider[7]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.859      ;
; -2.935 ; clk_divider[3]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.856      ;
; -2.929 ; clk_divider[8]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.850      ;
; -2.921 ; clk_divider[9]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.842      ;
; -2.911 ; clk_divider[4]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.833      ;
; -2.906 ; clk_divider[11] ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.827      ;
; -2.895 ; clk_divider[3]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.817      ;
; -2.881 ; clk_divider[4]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.802      ;
; -2.880 ; clk_divider[1]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.802      ;
; -2.871 ; clk_divider[15] ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.792      ;
; -2.843 ; clk_divider[6]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.764      ;
; -2.841 ; clk_divider[4]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.763      ;
; -2.838 ; clk_divider[2]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.760      ;
; -2.837 ; clk_divider[10] ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.758      ;
; -2.837 ; clk_divider[1]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.758      ;
; -2.836 ; clk_divider[11] ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.757      ;
; -2.832 ; clk_divider[1]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.753      ;
; -2.828 ; clk_divider[0]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.749      ;
; -2.797 ; clk_divider[0]  ; clk_divider[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.719      ;
; -2.794 ; clk_divider[5]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.716      ;
; -2.792 ; clk_divider[9]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.713      ;
; -2.790 ; clk_divider[2]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.711      ;
; -2.783 ; clk_divider[6]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.705      ;
; -2.758 ; clk_divider[1]  ; clk_divider[20] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.681      ;
; -2.749 ; clk_divider[3]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.671      ;
; -2.748 ; clk_divider[10] ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.670      ;
; -2.736 ; clk_divider[7]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.658      ;
; -2.735 ; clk_divider[7]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.657      ;
; -2.733 ; clk_divider[7]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.655      ;
; -2.731 ; clk_divider[7]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.653      ;
; -2.730 ; clk_divider[0]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.652      ;
; -2.727 ; clk_divider[8]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.649      ;
; -2.726 ; clk_divider[8]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.724 ; clk_divider[5]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.646      ;
; -2.724 ; clk_divider[8]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.646      ;
; -2.722 ; clk_divider[8]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.644      ;
; -2.713 ; clk_divider[6]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.635      ;
; -2.709 ; clk_divider[1]  ; clk_divider[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.630      ;
; -2.701 ; clk_divider[3]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.622      ;
; -2.699 ; clk_divider[1]  ; clk_divider[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.621      ;
; -2.695 ; clk_divider[4]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.617      ;
; -2.693 ; clk_divider[18] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.611      ;
; -2.690 ; clk_divider[11] ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.611      ;
; -2.688 ; clk_divider[12] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.606      ;
; -2.678 ; clk_divider[10] ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.600      ;
; -2.669 ; clk_divider[15] ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.591      ;
; -2.668 ; clk_divider[4]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.589      ;
; -2.668 ; clk_divider[15] ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.590      ;
; -2.666 ; clk_divider[15] ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.588      ;
; -2.664 ; clk_divider[15] ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.586      ;
; -2.662 ; clk_divider[0]  ; clk_divider[20] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.585      ;
; -2.655 ; clk_divider[16] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.573      ;
; -2.649 ; clk_divider[2]  ; clk_divider[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.571      ;
; -2.647 ; clk_divider[4]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.568      ;
; -2.642 ; clk_divider[11] ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.562      ;
; -2.641 ; clk_divider[6]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.563      ;
; -2.639 ; clk_divider[0]  ; clk_divider[11] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.561      ;
; -2.636 ; clk_divider[6]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.558      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'slow_clk'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.370 ; counter[1] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 1.289      ;
; -0.342 ; counter[0] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 1.261      ;
; -0.328 ; counter[1] ; counter[2] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 1.247      ;
; -0.306 ; counter[2] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 1.225      ;
; -0.284 ; counter[3] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 1.203      ;
; -0.030 ; counter[0] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 0.949      ;
; -0.027 ; counter[0] ; counter[2] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 0.946      ;
; -0.015 ; counter[2] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 0.934      ;
; 0.061  ; counter[0] ; counter[0] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; counter[3] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; counter[2] ; counter[2] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; counter[1] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.082     ; 0.858      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'slow_clk'                                                                ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; counter[3] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; counter[2] ; counter[2] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; counter[1] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; counter[0] ; counter[0] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 0.758      ;
; 0.515 ; counter[2] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 0.809      ;
; 0.523 ; counter[0] ; counter[2] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 0.817      ;
; 0.525 ; counter[0] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 0.819      ;
; 0.774 ; counter[1] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 1.068      ;
; 0.774 ; counter[1] ; counter[2] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 1.068      ;
; 0.775 ; counter[2] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 1.069      ;
; 0.780 ; counter[0] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 1.074      ;
; 0.793 ; counter[3] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.082      ; 1.087      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                               ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.743 ; clk_divider[9]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; clk_divider[7]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.745 ; clk_divider[1]  ; clk_divider[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; clk_divider[8]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; clk_divider[2]  ; clk_divider[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; clk_divider[4]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.764 ; clk_divider[14] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_divider[3]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; clk_divider[22] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_divider[16] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_divider[6]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 1.093 ; clk_divider[5]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.385      ;
; 1.099 ; clk_divider[7]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.391      ;
; 1.100 ; clk_divider[1]  ; clk_divider[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.107 ; clk_divider[8]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.399      ;
; 1.108 ; clk_divider[0]  ; clk_divider[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.400      ;
; 1.108 ; clk_divider[2]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.400      ;
; 1.117 ; clk_divider[2]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; clk_divider[0]  ; clk_divider[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; clk_divider[4]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; clk_divider[3]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.126 ; clk_divider[6]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.134 ; clk_divider[14] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; clk_divider[20] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; clk_divider[6]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.427      ;
; 1.137 ; clk_divider[12] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.430      ;
; 1.164 ; clk_divider[20] ; clk_divider[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.457      ;
; 1.164 ; clk_divider[18] ; clk_divider[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.457      ;
; 1.167 ; clk_divider[12] ; clk_divider[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.460      ;
; 1.224 ; clk_divider[5]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.516      ;
; 1.229 ; slow_clk        ; slow_clk        ; slow_clk     ; clk         ; 0.000        ; 2.587      ; 4.319      ;
; 1.230 ; clk_divider[7]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.522      ;
; 1.231 ; clk_divider[1]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.523      ;
; 1.233 ; clk_divider[5]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.525      ;
; 1.240 ; clk_divider[1]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.532      ;
; 1.248 ; clk_divider[0]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; clk_divider[4]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.257 ; clk_divider[2]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; clk_divider[0]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; clk_divider[4]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; clk_divider[3]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.550      ;
; 1.266 ; clk_divider[6]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.558      ;
; 1.274 ; clk_divider[18] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.567      ;
; 1.277 ; clk_divider[12] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.570      ;
; 1.322 ; clk_divider[21] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.616      ;
; 1.325 ; clk_divider[0]  ; clk_divider[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.617      ;
; 1.364 ; clk_divider[5]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.656      ;
; 1.372 ; clk_divider[13] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.666      ;
; 1.375 ; clk_divider[9]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.670      ;
; 1.380 ; clk_divider[1]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.672      ;
; 1.388 ; clk_divider[2]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.680      ;
; 1.389 ; clk_divider[4]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.681      ;
; 1.389 ; clk_divider[3]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.681      ;
; 1.393 ; clk_divider[8]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.688      ;
; 1.397 ; clk_divider[2]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.689      ;
; 1.397 ; clk_divider[0]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.689      ;
; 1.398 ; clk_divider[3]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.690      ;
; 1.415 ; clk_divider[16] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.708      ;
; 1.419 ; clk_divider[23] ; clk_divider[19] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.711      ;
; 1.419 ; clk_divider[23] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.711      ;
; 1.420 ; clk_divider[23] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.712      ;
; 1.421 ; clk_divider[23] ; clk_divider[21] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.713      ;
; 1.421 ; clk_divider[23] ; clk_divider[23] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.713      ;
; 1.459 ; clk_divider[19] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.753      ;
; 1.485 ; clk_divider[17] ; clk_divider[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.777      ;
; 1.485 ; clk_divider[17] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.777      ;
; 1.507 ; clk_divider[22] ; clk_divider[19] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.798      ;
; 1.507 ; clk_divider[22] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.798      ;
; 1.508 ; clk_divider[22] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.799      ;
; 1.509 ; clk_divider[22] ; clk_divider[21] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.800      ;
; 1.509 ; clk_divider[22] ; clk_divider[23] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.800      ;
; 1.511 ; clk_divider[1]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.803      ;
; 1.512 ; clk_divider[13] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.806      ;
; 1.515 ; clk_divider[9]  ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.810      ;
; 1.516 ; clk_divider[7]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.811      ;
; 1.519 ; clk_divider[21] ; clk_divider[21] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.811      ;
; 1.520 ; clk_divider[1]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.812      ;
; 1.521 ; clk_divider[10] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.816      ;
; 1.528 ; clk_divider[2]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.820      ;
; 1.528 ; clk_divider[0]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.820      ;
; 1.529 ; clk_divider[3]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.821      ;
; 1.533 ; clk_divider[18] ; clk_divider[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.826      ;
; 1.533 ; clk_divider[8]  ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.828      ;
; 1.535 ; clk_divider[16] ; clk_divider[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.828      ;
; 1.537 ; clk_divider[0]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.829      ;
; 1.552 ; clk_divider[6]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.847      ;
; 1.554 ; clk_divider[14] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.847      ;
; 1.562 ; clk_divider[21] ; clk_divider[19] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.854      ;
; 1.562 ; clk_divider[21] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.854      ;
; 1.563 ; clk_divider[21] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.855      ;
; 1.564 ; clk_divider[21] ; clk_divider[23] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.856      ;
; 1.592 ; clk_divider[17] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.884      ;
; 1.606 ; clk_divider[15] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.901      ;
; 1.606 ; clk_divider[19] ; clk_divider[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.898      ;
; 1.606 ; clk_divider[19] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.898      ;
; 1.611 ; clk_divider[17] ; clk_divider[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.905      ;
; 1.611 ; clk_divider[17] ; clk_divider[18] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.905      ;
; 1.611 ; clk_divider[17] ; clk_divider[12] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.905      ;
; 1.612 ; clk_divider[23] ; clk_divider[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.906      ;
; 1.612 ; clk_divider[23] ; clk_divider[18] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.906      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 208.68 MHz ; 208.68 MHz      ; clk        ;                                                ;
; 810.37 MHz ; 402.09 MHz      ; slow_clk   ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -3.792 ; -50.047        ;
; slow_clk ; -0.234 ; -0.604         ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; slow_clk ; 0.400 ; 0.000          ;
; clk      ; 0.690 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -40.175                      ;
; slow_clk ; -1.487 ; -5.948                       ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.792 ; clk_divider[7]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.724      ;
; -3.786 ; clk_divider[8]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.718      ;
; -3.783 ; clk_divider[15] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.715      ;
; -3.756 ; clk_divider[10] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.688      ;
; -3.701 ; clk_divider[1]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.633      ;
; -3.694 ; clk_divider[6]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.626      ;
; -3.692 ; clk_divider[0]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.624      ;
; -3.673 ; clk_divider[9]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.605      ;
; -3.540 ; clk_divider[4]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.472      ;
; -3.435 ; clk_divider[12] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.366      ;
; -3.413 ; clk_divider[2]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.345      ;
; -3.402 ; clk_divider[3]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.334      ;
; -3.400 ; clk_divider[20] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.331      ;
; -3.310 ; clk_divider[18] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.241      ;
; -3.216 ; clk_divider[16] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.147      ;
; -3.216 ; clk_divider[14] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.147      ;
; -3.187 ; clk_divider[13] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.117      ;
; -3.179 ; clk_divider[5]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.111      ;
; -3.179 ; clk_divider[11] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.109      ;
; -3.019 ; clk_divider[19] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.949      ;
; -2.927 ; clk_divider[17] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.857      ;
; -2.916 ; clk_divider[21] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.882 ; clk_divider[0]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.812      ;
; -2.827 ; clk_divider[20] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.756      ;
; -2.824 ; clk_divider[0]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.756      ;
; -2.792 ; clk_divider[22] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.071     ; 3.723      ;
; -2.786 ; clk_divider[7]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.716      ;
; -2.780 ; clk_divider[8]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.710      ;
; -2.777 ; clk_divider[15] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.707      ;
; -2.763 ; clk_divider[1]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.693      ;
; -2.757 ; clk_divider[23] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.687      ;
; -2.751 ; clk_divider[2]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.681      ;
; -2.750 ; clk_divider[10] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.680      ;
; -2.728 ; clk_divider[0]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.660      ;
; -2.705 ; clk_divider[1]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.637      ;
; -2.695 ; clk_divider[7]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.625      ;
; -2.693 ; clk_divider[2]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.625      ;
; -2.689 ; clk_divider[8]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.688 ; clk_divider[6]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.618      ;
; -2.686 ; clk_divider[15] ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.616      ;
; -2.667 ; clk_divider[9]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.597      ;
; -2.659 ; clk_divider[10] ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.589      ;
; -2.651 ; clk_divider[3]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.581      ;
; -2.641 ; clk_divider[11] ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.571      ;
; -2.631 ; clk_divider[4]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.561      ;
; -2.609 ; clk_divider[1]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.541      ;
; -2.604 ; clk_divider[1]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.534      ;
; -2.603 ; clk_divider[0]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.535      ;
; -2.597 ; clk_divider[0]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.527      ;
; -2.597 ; clk_divider[2]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.529      ;
; -2.597 ; clk_divider[6]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.527      ;
; -2.595 ; clk_divider[0]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.525      ;
; -2.593 ; clk_divider[3]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.525      ;
; -2.576 ; clk_divider[9]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.506      ;
; -2.573 ; clk_divider[4]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.505      ;
; -2.545 ; clk_divider[11] ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.475      ;
; -2.497 ; clk_divider[3]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.429      ;
; -2.496 ; clk_divider[7]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.428      ;
; -2.496 ; clk_divider[7]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.428      ;
; -2.493 ; clk_divider[7]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.425      ;
; -2.490 ; clk_divider[7]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.422      ;
; -2.490 ; clk_divider[8]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.422      ;
; -2.490 ; clk_divider[8]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.422      ;
; -2.487 ; clk_divider[15] ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.419      ;
; -2.487 ; clk_divider[15] ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.419      ;
; -2.487 ; clk_divider[8]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.419      ;
; -2.484 ; clk_divider[1]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.416      ;
; -2.484 ; clk_divider[15] ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.416      ;
; -2.484 ; clk_divider[8]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.416      ;
; -2.481 ; clk_divider[15] ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.413      ;
; -2.478 ; clk_divider[1]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.408      ;
; -2.477 ; clk_divider[4]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.409      ;
; -2.472 ; clk_divider[2]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.404      ;
; -2.471 ; clk_divider[0]  ; clk_divider[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.403      ;
; -2.471 ; clk_divider[10] ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.403      ;
; -2.470 ; clk_divider[18] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.399      ;
; -2.466 ; clk_divider[2]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.396      ;
; -2.461 ; clk_divider[6]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.393      ;
; -2.460 ; clk_divider[10] ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.392      ;
; -2.457 ; clk_divider[10] ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.389      ;
; -2.454 ; clk_divider[10] ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.386      ;
; -2.445 ; clk_divider[5]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.377      ;
; -2.443 ; clk_divider[4]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.373      ;
; -2.429 ; clk_divider[12] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.358      ;
; -2.420 ; clk_divider[11] ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.350      ;
; -2.414 ; clk_divider[11] ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.342      ;
; -2.405 ; clk_divider[1]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.337      ;
; -2.398 ; clk_divider[6]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.330      ;
; -2.396 ; clk_divider[0]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.328      ;
; -2.395 ; clk_divider[6]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.327      ;
; -2.392 ; clk_divider[6]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.324      ;
; -2.381 ; clk_divider[1]  ; clk_divider[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.311      ;
; -2.377 ; clk_divider[9]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.309      ;
; -2.377 ; clk_divider[9]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.309      ;
; -2.374 ; clk_divider[9]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.306      ;
; -2.372 ; clk_divider[3]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.304      ;
; -2.371 ; clk_divider[9]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.303      ;
; -2.366 ; clk_divider[3]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.296      ;
; -2.362 ; clk_divider[16] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.291      ;
; -2.353 ; clk_divider[1]  ; clk_divider[20] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.284      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'slow_clk'                                                                 ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.234 ; counter[1] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 1.162      ;
; -0.211 ; counter[0] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 1.139      ;
; -0.197 ; counter[1] ; counter[2] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 1.125      ;
; -0.173 ; counter[2] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 1.101      ;
; -0.156 ; counter[3] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 1.084      ;
; 0.067  ; counter[0] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 0.861      ;
; 0.070  ; counter[0] ; counter[2] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 0.858      ;
; 0.081  ; counter[2] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 0.847      ;
; 0.158  ; counter[0] ; counter[0] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 0.770      ;
; 0.158  ; counter[3] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 0.770      ;
; 0.158  ; counter[2] ; counter[2] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 0.770      ;
; 0.158  ; counter[1] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.074     ; 0.770      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'slow_clk'                                                                 ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; counter[3] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; counter[2] ; counter[2] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; counter[1] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 0.669      ;
; 0.415 ; counter[0] ; counter[0] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 0.684      ;
; 0.475 ; counter[2] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 0.744      ;
; 0.482 ; counter[0] ; counter[2] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 0.751      ;
; 0.485 ; counter[0] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 0.754      ;
; 0.718 ; counter[1] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 0.987      ;
; 0.718 ; counter[1] ; counter[2] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 0.987      ;
; 0.718 ; counter[2] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 0.987      ;
; 0.722 ; counter[0] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 0.991      ;
; 0.737 ; counter[3] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.074      ; 1.006      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.690 ; clk_divider[9]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.692 ; clk_divider[7]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; clk_divider[2]  ; clk_divider[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; clk_divider[1]  ; clk_divider[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.696 ; clk_divider[8]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; clk_divider[4]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.708 ; clk_divider[3]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.711 ; clk_divider[16] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_divider[14] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_divider[6]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; clk_divider[22] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 1.012 ; clk_divider[5]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.012 ; clk_divider[2]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.014 ; clk_divider[7]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; clk_divider[1]  ; clk_divider[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; clk_divider[8]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; clk_divider[0]  ; clk_divider[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.027 ; clk_divider[2]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.029 ; clk_divider[6]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.031 ; clk_divider[0]  ; clk_divider[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; clk_divider[4]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; clk_divider[3]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.045 ; clk_divider[14] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; clk_divider[6]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; clk_divider[20] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.048 ; clk_divider[12] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.315      ;
; 1.075 ; clk_divider[20] ; clk_divider[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.342      ;
; 1.079 ; clk_divider[18] ; clk_divider[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.346      ;
; 1.080 ; clk_divider[12] ; clk_divider[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.347      ;
; 1.106 ; clk_divider[5]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.373      ;
; 1.110 ; clk_divider[7]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.377      ;
; 1.112 ; clk_divider[1]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.379      ;
; 1.134 ; clk_divider[5]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.401      ;
; 1.137 ; clk_divider[1]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.404      ;
; 1.138 ; clk_divider[0]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.405      ;
; 1.139 ; clk_divider[4]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.406      ;
; 1.149 ; clk_divider[2]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.151 ; clk_divider[6]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.153 ; clk_divider[0]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.420      ;
; 1.154 ; clk_divider[4]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.421      ;
; 1.154 ; clk_divider[3]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.421      ;
; 1.165 ; clk_divider[18] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.432      ;
; 1.170 ; clk_divider[12] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.437      ;
; 1.174 ; slow_clk        ; slow_clk        ; slow_clk     ; clk         ; 0.000        ; 2.378      ; 4.017      ;
; 1.225 ; clk_divider[0]  ; clk_divider[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.492      ;
; 1.228 ; clk_divider[5]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.495      ;
; 1.237 ; clk_divider[21] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.503      ;
; 1.249 ; clk_divider[3]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.516      ;
; 1.255 ; clk_divider[9]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.523      ;
; 1.256 ; clk_divider[2]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.523      ;
; 1.259 ; clk_divider[1]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.526      ;
; 1.261 ; clk_divider[4]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.528      ;
; 1.271 ; clk_divider[2]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.538      ;
; 1.273 ; clk_divider[8]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.541      ;
; 1.275 ; clk_divider[0]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.542      ;
; 1.276 ; clk_divider[3]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.543      ;
; 1.280 ; clk_divider[13] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.546      ;
; 1.289 ; clk_divider[16] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.556      ;
; 1.325 ; clk_divider[23] ; clk_divider[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.592      ;
; 1.326 ; clk_divider[23] ; clk_divider[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.593      ;
; 1.326 ; clk_divider[23] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.593      ;
; 1.326 ; clk_divider[23] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.593      ;
; 1.328 ; clk_divider[23] ; clk_divider[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.595      ;
; 1.355 ; clk_divider[21] ; clk_divider[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.622      ;
; 1.356 ; clk_divider[1]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.623      ;
; 1.362 ; clk_divider[19] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.628      ;
; 1.371 ; clk_divider[3]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.638      ;
; 1.377 ; clk_divider[9]  ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.645      ;
; 1.378 ; clk_divider[2]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.645      ;
; 1.378 ; clk_divider[22] ; clk_divider[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.646      ;
; 1.378 ; clk_divider[22] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.646      ;
; 1.378 ; clk_divider[22] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.646      ;
; 1.379 ; clk_divider[7]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.647      ;
; 1.379 ; clk_divider[22] ; clk_divider[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.647      ;
; 1.380 ; clk_divider[22] ; clk_divider[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.648      ;
; 1.381 ; clk_divider[1]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.648      ;
; 1.382 ; clk_divider[0]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.649      ;
; 1.395 ; clk_divider[8]  ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.663      ;
; 1.397 ; clk_divider[0]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.664      ;
; 1.398 ; clk_divider[17] ; clk_divider[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.665      ;
; 1.398 ; clk_divider[17] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.665      ;
; 1.400 ; clk_divider[18] ; clk_divider[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.667      ;
; 1.402 ; clk_divider[13] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.668      ;
; 1.404 ; clk_divider[16] ; clk_divider[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.671      ;
; 1.410 ; clk_divider[6]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.678      ;
; 1.411 ; clk_divider[14] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.678      ;
; 1.411 ; clk_divider[17] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.678      ;
; 1.418 ; clk_divider[10] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.686      ;
; 1.418 ; slow_clk        ; slow_clk        ; slow_clk     ; clk         ; -0.500       ; 2.378      ; 3.761      ;
; 1.444 ; clk_divider[15] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.712      ;
; 1.457 ; clk_divider[21] ; clk_divider[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.724      ;
; 1.457 ; clk_divider[21] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.724      ;
; 1.457 ; clk_divider[21] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.724      ;
; 1.458 ; clk_divider[21] ; clk_divider[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.725      ;
; 1.467 ; clk_divider[19] ; clk_divider[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.734      ;
; 1.467 ; clk_divider[19] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.734      ;
; 1.478 ; clk_divider[1]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.745      ;
; 1.493 ; clk_divider[9]  ; clk_divider[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.761      ;
; 1.498 ; clk_divider[20] ; clk_divider[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.766      ;
; 1.499 ; clk_divider[5]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.767      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -1.234 ; -11.301        ;
; slow_clk ; 0.397  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; slow_clk ; 0.186 ; 0.000          ;
; clk      ; 0.297 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -29.623                      ;
; slow_clk ; -1.000 ; -4.000                       ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.234 ; clk_divider[15] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.186      ;
; -1.226 ; clk_divider[10] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.178      ;
; -1.211 ; clk_divider[8]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.164      ;
; -1.210 ; clk_divider[7]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.163      ;
; -1.156 ; clk_divider[9]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.109      ;
; -1.155 ; clk_divider[6]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.108      ;
; -1.153 ; clk_divider[0]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.106      ;
; -1.151 ; clk_divider[1]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.104      ;
; -1.104 ; clk_divider[20] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.056      ;
; -1.096 ; clk_divider[12] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.048      ;
; -1.081 ; clk_divider[4]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.034      ;
; -1.041 ; clk_divider[18] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.993      ;
; -1.023 ; clk_divider[3]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.976      ;
; -1.019 ; clk_divider[2]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.972      ;
; -1.009 ; clk_divider[13] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.960      ;
; -1.009 ; clk_divider[11] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.960      ;
; -0.997 ; clk_divider[16] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.949      ;
; -0.965 ; clk_divider[14] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.917      ;
; -0.952 ; clk_divider[5]  ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.905      ;
; -0.936 ; clk_divider[19] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.887      ;
; -0.892 ; clk_divider[17] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.879 ; clk_divider[21] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.823 ; clk_divider[1]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.776      ;
; -0.810 ; clk_divider[0]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.763      ;
; -0.806 ; clk_divider[1]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.759      ;
; -0.793 ; clk_divider[23] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.744      ;
; -0.793 ; clk_divider[0]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.746      ;
; -0.781 ; clk_divider[22] ; slow_clk        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.733      ;
; -0.763 ; clk_divider[3]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.716      ;
; -0.750 ; clk_divider[11] ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.746 ; clk_divider[3]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.699      ;
; -0.745 ; clk_divider[20] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.695      ;
; -0.743 ; clk_divider[1]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.694      ;
; -0.741 ; clk_divider[2]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.694      ;
; -0.738 ; clk_divider[1]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.691      ;
; -0.733 ; clk_divider[11] ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.684      ;
; -0.730 ; clk_divider[0]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.681      ;
; -0.725 ; clk_divider[0]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.678      ;
; -0.724 ; clk_divider[2]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.677      ;
; -0.715 ; clk_divider[1]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.667      ;
; -0.715 ; clk_divider[15] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.665      ;
; -0.707 ; clk_divider[10] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.657      ;
; -0.704 ; clk_divider[15] ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.654      ;
; -0.702 ; clk_divider[0]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.654      ;
; -0.696 ; clk_divider[10] ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.646      ;
; -0.692 ; clk_divider[8]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.643      ;
; -0.691 ; clk_divider[7]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.642      ;
; -0.686 ; clk_divider[5]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.639      ;
; -0.683 ; clk_divider[3]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.634      ;
; -0.681 ; clk_divider[8]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.680 ; clk_divider[7]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.631      ;
; -0.678 ; clk_divider[3]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.631      ;
; -0.674 ; clk_divider[4]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.627      ;
; -0.669 ; clk_divider[5]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.622      ;
; -0.665 ; clk_divider[11] ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.616      ;
; -0.661 ; clk_divider[2]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.612      ;
; -0.658 ; clk_divider[1]  ; clk_divider[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.610      ;
; -0.657 ; clk_divider[4]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.610      ;
; -0.656 ; clk_divider[2]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.609      ;
; -0.655 ; clk_divider[3]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.607      ;
; -0.649 ; clk_divider[1]  ; clk_divider[13] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.602      ;
; -0.648 ; clk_divider[6]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.599      ;
; -0.642 ; clk_divider[11] ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.592      ;
; -0.637 ; clk_divider[9]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.588      ;
; -0.636 ; clk_divider[0]  ; clk_divider[13] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.589      ;
; -0.633 ; clk_divider[2]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.585      ;
; -0.626 ; clk_divider[9]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.577      ;
; -0.625 ; clk_divider[6]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.576      ;
; -0.623 ; clk_divider[0]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.574      ;
; -0.621 ; clk_divider[1]  ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.572      ;
; -0.618 ; clk_divider[1]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.571      ;
; -0.618 ; clk_divider[7]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.571      ;
; -0.614 ; clk_divider[0]  ; clk_divider[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.566      ;
; -0.613 ; clk_divider[6]  ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.566      ;
; -0.605 ; clk_divider[0]  ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.558      ;
; -0.604 ; clk_divider[1]  ; clk_divider[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.556      ;
; -0.601 ; clk_divider[7]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.554      ;
; -0.601 ; clk_divider[5]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.554      ;
; -0.598 ; clk_divider[3]  ; clk_divider[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.550      ;
; -0.596 ; clk_divider[6]  ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.549      ;
; -0.594 ; clk_divider[4]  ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.545      ;
; -0.592 ; clk_divider[1]  ; clk_divider[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.544      ;
; -0.589 ; clk_divider[4]  ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.542      ;
; -0.589 ; clk_divider[3]  ; clk_divider[13] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.542      ;
; -0.585 ; clk_divider[11] ; clk_divider[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.581 ; clk_divider[15] ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.533      ;
; -0.580 ; clk_divider[15] ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.532      ;
; -0.580 ; clk_divider[18] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.530      ;
; -0.578 ; clk_divider[5]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.530      ;
; -0.577 ; clk_divider[15] ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.529      ;
; -0.577 ; clk_divider[12] ; clk_divider[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.527      ;
; -0.576 ; clk_divider[11] ; clk_divider[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.527      ;
; -0.575 ; clk_divider[15] ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.527      ;
; -0.573 ; clk_divider[10] ; clk_divider[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.525      ;
; -0.572 ; clk_divider[10] ; clk_divider[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.524      ;
; -0.569 ; clk_divider[10] ; clk_divider[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.521      ;
; -0.567 ; clk_divider[2]  ; clk_divider[13] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.520      ;
; -0.567 ; clk_divider[10] ; clk_divider[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.519      ;
; -0.566 ; clk_divider[12] ; clk_divider[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.516      ;
; -0.566 ; clk_divider[4]  ; clk_divider[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.518      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'slow_clk'                                                                ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.397 ; counter[1] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.553      ;
; 0.415 ; counter[0] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.535      ;
; 0.417 ; counter[1] ; counter[2] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.533      ;
; 0.421 ; counter[2] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.529      ;
; 0.441 ; counter[3] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.509      ;
; 0.550 ; counter[0] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.400      ;
; 0.553 ; counter[0] ; counter[2] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.397      ;
; 0.560 ; counter[2] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.390      ;
; 0.591 ; counter[0] ; counter[0] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; counter[3] ; counter[3] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; counter[2] ; counter[2] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; counter[1] ; counter[1] ; slow_clk     ; slow_clk    ; 1.000        ; -0.037     ; 0.359      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'slow_clk'                                                                 ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; counter[3] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; counter[2] ; counter[2] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; counter[1] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; counter[0] ; counter[0] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.314      ;
; 0.208 ; counter[2] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.329      ;
; 0.212 ; counter[0] ; counter[2] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.333      ;
; 0.215 ; counter[0] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.336      ;
; 0.311 ; counter[1] ; counter[2] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; counter[2] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; counter[1] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; counter[0] ; counter[3] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.434      ;
; 0.318 ; counter[3] ; counter[1] ; slow_clk     ; slow_clk    ; 0.000        ; 0.037      ; 0.439      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; clk_divider[9]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; clk_divider[7]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; clk_divider[2]  ; clk_divider[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; clk_divider[1]  ; clk_divider[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; clk_divider[8]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; clk_divider[4]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.305 ; clk_divider[3]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; clk_divider[14] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; clk_divider[22] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider[16] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider[6]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.373 ; slow_clk        ; slow_clk        ; slow_clk     ; clk         ; 0.000        ; 1.173      ; 1.765      ;
; 0.445 ; clk_divider[5]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.565      ;
; 0.447 ; clk_divider[1]  ; clk_divider[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; clk_divider[7]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.454 ; clk_divider[3]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.456 ; clk_divider[2]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; clk_divider[8]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; clk_divider[0]  ; clk_divider[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; clk_divider[2]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; clk_divider[20] ; clk_divider[20] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; clk_divider[4]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; clk_divider[0]  ; clk_divider[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; clk_divider[18] ; clk_divider[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.464 ; clk_divider[12] ; clk_divider[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; clk_divider[6]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; clk_divider[14] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; clk_divider[6]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; clk_divider[20] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; clk_divider[12] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.508 ; clk_divider[5]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.510 ; clk_divider[1]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; clk_divider[7]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; clk_divider[5]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; clk_divider[1]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.520 ; clk_divider[3]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.523 ; clk_divider[4]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; clk_divider[0]  ; clk_divider[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; clk_divider[21] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.525 ; clk_divider[2]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; clk_divider[4]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; clk_divider[0]  ; clk_divider[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.531 ; clk_divider[0]  ; clk_divider[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; clk_divider[6]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.535 ; clk_divider[18] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.655      ;
; 0.537 ; clk_divider[12] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.657      ;
; 0.541 ; clk_divider[13] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.660      ;
; 0.574 ; clk_divider[5]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.694      ;
; 0.577 ; clk_divider[23] ; clk_divider[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.697      ;
; 0.577 ; clk_divider[23] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.697      ;
; 0.577 ; clk_divider[23] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.697      ;
; 0.577 ; clk_divider[9]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.698      ;
; 0.578 ; clk_divider[23] ; clk_divider[23] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.698      ;
; 0.579 ; clk_divider[23] ; clk_divider[21] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; clk_divider[1]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.699      ;
; 0.583 ; clk_divider[3]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.586 ; clk_divider[3]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.588 ; clk_divider[2]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.708      ;
; 0.589 ; clk_divider[4]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.709      ;
; 0.591 ; clk_divider[8]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.712      ;
; 0.591 ; clk_divider[2]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.711      ;
; 0.592 ; clk_divider[21] ; clk_divider[21] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.712      ;
; 0.592 ; clk_divider[19] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.711      ;
; 0.593 ; clk_divider[0]  ; clk_divider[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.713      ;
; 0.595 ; clk_divider[17] ; clk_divider[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.715      ;
; 0.595 ; clk_divider[17] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.715      ;
; 0.600 ; clk_divider[16] ; clk_divider[22] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.607 ; clk_divider[13] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.726      ;
; 0.614 ; clk_divider[10] ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.734      ;
; 0.621 ; clk_divider[18] ; clk_divider[20] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.741      ;
; 0.622 ; clk_divider[16] ; clk_divider[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.742      ;
; 0.624 ; clk_divider[17] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.744      ;
; 0.627 ; clk_divider[15] ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.747      ;
; 0.630 ; clk_divider[22] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.751      ;
; 0.631 ; clk_divider[22] ; clk_divider[19] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.631 ; clk_divider[22] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.633 ; clk_divider[22] ; clk_divider[23] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.754      ;
; 0.634 ; clk_divider[22] ; clk_divider[21] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.755      ;
; 0.641 ; clk_divider[21] ; clk_divider[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.761      ;
; 0.641 ; clk_divider[21] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.761      ;
; 0.641 ; clk_divider[21] ; clk_divider[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.761      ;
; 0.642 ; clk_divider[21] ; clk_divider[23] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.762      ;
; 0.642 ; clk_divider[1]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.762      ;
; 0.643 ; clk_divider[9]  ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.764      ;
; 0.644 ; clk_divider[7]  ; clk_divider[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.765      ;
; 0.644 ; clk_divider[19] ; clk_divider[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.764      ;
; 0.644 ; clk_divider[19] ; clk_divider[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.764      ;
; 0.645 ; clk_divider[23] ; clk_divider[20] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.764      ;
; 0.645 ; clk_divider[17] ; clk_divider[20] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.764      ;
; 0.645 ; clk_divider[23] ; clk_divider[18] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.764      ;
; 0.645 ; clk_divider[23] ; clk_divider[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.764      ;
; 0.645 ; clk_divider[17] ; clk_divider[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.764      ;
; 0.645 ; clk_divider[1]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.765      ;
; 0.646 ; clk_divider[17] ; clk_divider[18] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.765      ;
; 0.649 ; clk_divider[3]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.769      ;
; 0.654 ; clk_divider[2]  ; clk_divider[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.774      ;
; 0.656 ; clk_divider[0]  ; clk_divider[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.776      ;
; 0.657 ; clk_divider[8]  ; clk_divider[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.778      ;
; 0.659 ; clk_divider[0]  ; clk_divider[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.779      ;
; 0.664 ; clk_divider[17] ; clk_divider[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.784      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.084  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.084  ; 0.297 ; N/A      ; N/A     ; -3.000              ;
;  slow_clk        ; -0.370  ; 0.186 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -58.427 ; 0.0   ; 0.0      ; 0.0     ; -46.123             ;
;  clk             ; -57.423 ; 0.000 ; N/A      ; N/A     ; -40.175             ;
;  slow_clk        ; -1.004  ; 0.000 ; N/A      ; N/A     ; -5.948              ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; bcd_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bcd_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bcd_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bcd_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; bcd_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; bcd_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; bcd_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; bcd_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; bcd_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; bcd_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; bcd_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; bcd_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; bcd_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bcd_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bcd_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; bcd_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 636      ; 0        ; 0        ; 0        ;
; slow_clk   ; clk      ; 1        ; 1        ; 0        ; 0        ;
; slow_clk   ; slow_clk ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 636      ; 0        ; 0        ; 0        ;
; slow_clk   ; clk      ; 1        ; 1        ; 0        ; 0        ;
; slow_clk   ; slow_clk ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; clk      ; clk      ; Base ; Constrained ;
; slow_clk ; slow_clk ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; bcd_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bcd_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bcd_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bcd_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; bcd_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bcd_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bcd_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bcd_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jun 03 20:34:13 2025
Info: Command: quartus_sta BCDUP_Count -c BCDUP_Count
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BCDUP_Count.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name slow_clk slow_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.084
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.084             -57.423 clk 
    Info (332119):    -0.370              -1.004 slow_clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 slow_clk 
    Info (332119):     0.743               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.175 clk 
    Info (332119):    -1.487              -5.948 slow_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.792
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.792             -50.047 clk 
    Info (332119):    -0.234              -0.604 slow_clk 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.400               0.000 slow_clk 
    Info (332119):     0.690               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.175 clk 
    Info (332119):    -1.487              -5.948 slow_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.234
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.234             -11.301 clk 
    Info (332119):     0.397               0.000 slow_clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 slow_clk 
    Info (332119):     0.297               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.623 clk 
    Info (332119):    -1.000              -4.000 slow_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4846 megabytes
    Info: Processing ended: Tue Jun 03 20:34:15 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


