内 建 时钟 的 自 校准 电路 本发明 提供 一种 内 建 时钟 的 自 校准 电路 ， 其 包括 时序 管理 电路 、 时钟 发生器 和 自 校准 单元 。 时钟 发生器 用于 产生 并 通过 其 输出 端 输出 时钟 信号 给 自 校准 单元 。 自 校准 单元 基于 时钟 发生器 送来 的 时钟 信号 完成 自 校准 ， 在 自 校准 完成 后 发出 有效 的 自 校准 锁定 信号 。 时序 管理 电路 的 输入 端 与 使 能 信号 相连 ， 其 输出 端 与 时钟 发生器 的 使 能 端 相连 。 当使 能 信号 由 无效 电平 跳 变为 有效 电 平时 ， 时序 管理 电路 输出 的 时钟 控制 信号 由 无效 电平 跳 变为 有效 电平 ； 当使 能 信号 由 有效 电平 跳 变为 无效 电 平时 ， 时序 管理 电路 输出 的 时钟 控制 信号 的 有效 电平 延续 若干个 时钟 周期 后 跳 变为 无效 电平 。 这样 ， 可以 解决 由于 时钟 信号 关闭 过早 而 导致 产生 逻辑 错误 的 问题 。 
