Analysis & Synthesis report for system
Tue May 05 14:17:24 2009
Quartus II Version 7.1 Build 156 04/30/2007 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Analysis & Synthesis Source Files Read
  5. Analysis & Synthesis Resource Usage Summary
  6. Analysis & Synthesis Resource Utilization by Entity
  7. Logic Cells Representing Combinational Loops
  8. General Register Statistics
  9. Parameter Settings for User Entity Instance: ALU:inst|74283:inst17
 10. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                 ;
+------------------------------------+-----------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue May 05 14:17:23 2009   ;
; Quartus II Version                 ; 7.1 Build 156 04/30/2007 SJ Web Edition ;
; Revision Name                      ; system                                  ;
; Top-level Entity Name              ; system                                  ;
; Family                             ; Cyclone II                              ;
; Total logic elements               ; 117                                     ;
;     Total combinational functions  ; 117                                     ;
;     Dedicated logic registers      ; 0                                       ;
; Total registers                    ; 0                                       ;
; Total pins                         ; 15                                      ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 0                                       ;
; Embedded Multiplier 9-bit elements ; 0                                       ;
; Total PLLs                         ; 0                                       ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                            ;
+--------------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                         ; Setting            ; Default Value      ;
+--------------------------------------------------------------------------------+--------------------+--------------------+
; Top-level entity name                                                          ; system             ; system             ;
; Family name                                                                    ; Cyclone II         ; Stratix II         ;
; Restructure Multiplexers                                                       ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                            ; Off                ; Off                ;
; Preserve fewer node names                                                      ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                      ; Off                ; Off                ;
; Verilog Version                                                                ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                                   ; VHDL93             ; VHDL93             ;
; State Machine Processing                                                       ; Auto               ; Auto               ;
; Safe State Machine                                                             ; Off                ; Off                ;
; Extract Verilog State Machines                                                 ; On                 ; On                 ;
; Extract VHDL State Machines                                                    ; On                 ; On                 ;
; Ignore Verilog initial constructs                                              ; Off                ; Off                ;
; Add Pass-Through Logic to Inferred RAMs                                        ; On                 ; On                 ;
; DSP Block Balancing                                                            ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                             ; On                 ; On                 ;
; Power-Up Don't Care                                                            ; On                 ; On                 ;
; Remove Redundant Logic Cells                                                   ; Off                ; Off                ;
; Remove Duplicate Registers                                                     ; On                 ; On                 ;
; Ignore CARRY Buffers                                                           ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                         ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                          ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore LCELL Buffers                                                           ; Off                ; Off                ;
; Ignore SOFT Buffers                                                            ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                                 ; Off                ; Off                ;
; Optimization Technique -- Cyclone II/Cyclone III                               ; Balanced           ; Balanced           ;
; Carry Chain Length -- Stratix/Stratix GX/Cyclone/MAX II/Cyclone II/Cyclone III ; 70                 ; 70                 ;
; Auto Carry Chains                                                              ; On                 ; On                 ;
; Auto Open-Drain Pins                                                           ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                          ; Off                ; Off                ;
; Perform gate-level register retiming                                           ; Off                ; Off                ;
; Allow register retiming to trade off Tsu/Tco with Fmax                         ; On                 ; On                 ;
; Auto ROM Replacement                                                           ; On                 ; On                 ;
; Auto RAM Replacement                                                           ; On                 ; On                 ;
; Auto Shift Register Replacement                                                ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                                  ; On                 ; On                 ;
; Allow Synchronous Control Signals                                              ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                         ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                              ; Off                ; Off                ;
; Auto Resource Sharing                                                          ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                             ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                             ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                                  ; Off                ; Off                ;
; Ignore translate_off and synthesis_off directives                              ; Off                ; Off                ;
; Show Parameter Settings Tables in Synthesis Report                             ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                             ; Off                ; Off                ;
; Retiming Meta-Stability Register Sequence Length                               ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                                   ; Normal compilation ; Normal compilation ;
; HDL message level                                                              ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                                ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                       ; 100                ; 100                ;
; Clock MUX Protection                                                           ; On                 ; On                 ;
; Use smart compilation                                                          ; Off                ; Off                ;
+--------------------------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                            ;
+----------------------------------+-----------------+------------------------------------+-------------------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                            ;
+----------------------------------+-----------------+------------------------------------+-------------------------------------------------------------------------+
; system.bdf                       ; yes             ; User Block Diagram/Schematic File  ; E:/School/CMPS 316 (Comp Org)/quartus/system/system.bdf                 ;
; assign2_3.bdf                    ; yes             ; Other                              ; E:/School/CMPS 316 (Comp Org)/quartus/system/assign2_3.bdf              ;
; assign2_2.bdf                    ; yes             ; Other                              ; E:/School/CMPS 316 (Comp Org)/quartus/system/assign2_2.bdf              ;
; assign2_1.bdf                    ; yes             ; Other                              ; E:/School/CMPS 316 (Comp Org)/quartus/system/assign2_1.bdf              ;
; readin_reg.bdf                   ; yes             ; Other                              ; E:/School/CMPS 316 (Comp Org)/quartus/system/readin_reg.bdf             ;
; MUX41.bdf                        ; yes             ; Megafunction                       ; c:/program files/altera/71/quartus/libraries/others/maxplus2/MUX41.bdf  ;
; dec24.bdf                        ; yes             ; Other                              ; E:/School/CMPS 316 (Comp Org)/quartus/system/dec24.bdf                  ;
; 21mux.bdf                        ; yes             ; Megafunction                       ; c:/program files/altera/71/quartus/libraries/others/maxplus2/21mux.bdf  ;
; ALU.bdf                          ; yes             ; Other                              ; E:/School/CMPS 316 (Comp Org)/quartus/system/ALU.bdf                    ;
; 74283.tdf                        ; yes             ; Megafunction                       ; c:/program files/altera/71/quartus/libraries/others/maxplus2/74283.tdf  ;
; aglobal.inc                      ; yes             ; Megafunction                       ; c:/program files/altera/71/quartus/libraries/megafunctions/aglobal.inc  ;
; f74283.bdf                       ; yes             ; Megafunction                       ; c:/program files/altera/71/quartus/libraries/others/maxplus2/f74283.bdf ;
+----------------------------------+-----------------+------------------------------------+-------------------------------------------------------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements              ; 117   ;
;                                             ;       ;
; Total combinational functions               ; 117   ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 78    ;
;     -- 3 input functions                    ; 38    ;
;     -- <=2 input functions                  ; 1     ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 117   ;
;     -- arithmetic mode                      ; 0     ;
;                                             ;       ;
; Total registers                             ; 0     ;
;     -- Dedicated logic registers            ; 0     ;
;     -- I/O registers                        ; 0     ;
;                                             ;       ;
; I/O pins                                    ; 15    ;
; Maximum fan-out node                        ; Clock ;
; Maximum fan-out                             ; 60    ;
; Total fan-out                               ; 432   ;
; Average fan-out                             ; 3.27  ;
+---------------------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                    ;
+-------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node    ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                         ; Library Name ;
+-------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------+--------------+
; |system                       ; 117 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 15   ; 0            ; |system                                                                     ; work         ;
;    |ALU:inst|                 ; 39 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst                                                            ; work         ;
;       |74283:inst17|          ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|74283:inst17                                               ; work         ;
;          |f74283:sub|         ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|74283:inst17|f74283:sub                                    ; work         ;
;       |MUX41:In1|             ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|MUX41:In1                                                  ; work         ;
;       |MUX41:In2|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|MUX41:In2                                                  ; work         ;
;       |assign2_3:ALU-In_1|    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1                                         ; work         ;
;          |assign2_2:inst1|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst          ; work         ;
;          |assign2_2:inst2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst          ; work         ;
;          |assign2_2:inst3|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst          ; work         ;
;          |assign2_2:inst|     ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst                          ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1          ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst           ; work         ;
;       |assign2_3:ALU-In_2|    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2                                         ; work         ;
;          |assign2_2:inst1|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst          ; work         ;
;          |assign2_2:inst2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst          ; work         ;
;          |assign2_2:inst3|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3                         ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1         ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst          ; work         ;
;          |assign2_2:inst|     ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst                          ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1          ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst           ; work         ;
;       |assign2_3:ALU-Out|     ; 17 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out                                          ; work         ;
;          |assign2_2:inst1|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1                          ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst1          ; work         ;
;             |assign2_1:inst|  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst           ; work         ;
;          |assign2_2:inst2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2                          ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst1          ; work         ;
;             |assign2_1:inst|  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst           ; work         ;
;          |assign2_2:inst3|    ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3                          ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst1          ; work         ;
;             |assign2_1:inst|  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst           ; work         ;
;          |assign2_2:inst|     ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst                           ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1           ; work         ;
;             |assign2_1:inst|  ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst            ; work         ;
;    |assign2_3:01|             ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01                                                        ; work         ;
;       |assign2_2:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst1                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst                         ; work         ;
;       |assign2_2:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst2                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst                         ; work         ;
;       |assign2_2:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst3                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst                         ; work         ;
;       |assign2_2:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst                                         ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst1                         ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst                          ; work         ;
;    |assign2_3:10|             ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10                                                        ; work         ;
;       |assign2_2:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst1                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst                         ; work         ;
;       |assign2_2:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst2                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst                         ; work         ;
;       |assign2_2:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst3                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst                         ; work         ;
;       |assign2_2:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst                                         ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst1                         ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst                          ; work         ;
;    |assign2_3:11|             ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11                                                        ; work         ;
;       |assign2_2:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst1                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst                         ; work         ;
;       |assign2_2:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst2                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst                         ; work         ;
;       |assign2_2:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst3                                        ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst1                        ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst                         ; work         ;
;       |assign2_2:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst                                         ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst1                         ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst                          ; work         ;
;    |assign2_3:inst2|          ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2                                                     ; work         ;
;       |assign2_2:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst1                                     ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst1                     ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst                      ; work         ;
;       |assign2_2:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst2                                     ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst1                     ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst                      ; work         ;
;       |assign2_2:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst3                                     ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst1                     ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst                      ; work         ;
;       |assign2_2:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst                                      ; work         ;
;          |assign2_1:inst1|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst1                      ; work         ;
;          |assign2_1:inst|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst                       ; work         ;
;    |readin_reg:inst1|         ; 46 (1)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1                                                    ; work         ;
;       |MUX41:MUX_Q0|          ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|MUX41:MUX_Q0                                       ; work         ;
;       |MUX41:MUX_Q1|          ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|MUX41:MUX_Q1                                       ; work         ;
;       |MUX41:MUX_Q2|          ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|MUX41:MUX_Q2                                       ; work         ;
;       |MUX41:MUX_Q3|          ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|MUX41:MUX_Q3                                       ; work         ;
;       |assign2_3:P_Reg_00|    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00                                 ; work         ;
;          |assign2_2:inst1|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst  ; work         ;
;          |assign2_2:inst2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst  ; work         ;
;          |assign2_2:inst3|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst  ; work         ;
;          |assign2_2:inst|     ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst                  ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst1  ; work         ;
;             |assign2_1:inst|  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst   ; work         ;
;       |assign2_3:P_Reg_01|    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01                                 ; work         ;
;          |assign2_2:inst1|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst  ; work         ;
;          |assign2_2:inst2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst  ; work         ;
;          |assign2_2:inst3|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst  ; work         ;
;          |assign2_2:inst|     ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst                  ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst1  ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst   ; work         ;
;       |assign2_3:P_Reg_10|    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10                                 ; work         ;
;          |assign2_2:inst1|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst  ; work         ;
;          |assign2_2:inst2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst  ; work         ;
;          |assign2_2:inst3|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst  ; work         ;
;          |assign2_2:inst|     ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst                  ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1  ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst   ; work         ;
;       |assign2_3:P_Reg_11|    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11                                 ; work         ;
;          |assign2_2:inst1|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst  ; work         ;
;          |assign2_2:inst2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst  ; work         ;
;          |assign2_2:inst3|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3                 ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst1 ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst  ; work         ;
;          |assign2_2:inst|     ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst                  ; work         ;
;             |assign2_1:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst1  ; work         ;
;             |assign2_1:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst   ; work         ;
;       |dec24:inst8|           ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |system|readin_reg:inst1|dec24:inst8                                        ; work         ;
+-------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                                     ;
+-----------------------------------------------------------------------------+----+
; Logic Cell Name                                                             ;    ;
+-----------------------------------------------------------------------------+----+
; assign2_3:11|assign2_2:inst|assign2_1:inst1|inst5~0                         ;    ;
; assign2_3:11|assign2_2:inst1|assign2_1:inst1|inst5~0                        ;    ;
; assign2_3:11|assign2_2:inst2|assign2_1:inst1|inst5~0                        ;    ;
; assign2_3:11|assign2_2:inst3|assign2_1:inst1|inst5~0                        ;    ;
; assign2_3:11|assign2_2:inst|assign2_1:inst|inst5~0                          ;    ;
; assign2_3:11|assign2_2:inst1|assign2_1:inst|inst5~0                         ;    ;
; assign2_3:11|assign2_2:inst2|assign2_1:inst|inst5~0                         ;    ;
; assign2_3:11|assign2_2:inst3|assign2_1:inst|inst5~0                         ;    ;
; readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst1|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst1|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst1|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst1|inst5~0 ;    ;
; readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst5~0   ;    ;
; readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst|inst5~0   ;    ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst5~0   ;    ;
; readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst|inst5~0   ;    ;
; readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst5~0  ;    ;
; readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst|inst5~0  ;    ;
; assign2_3:inst2|assign2_2:inst|assign2_1:inst1|inst5~0                      ;    ;
; assign2_3:inst2|assign2_2:inst1|assign2_1:inst1|inst5~0                     ;    ;
; assign2_3:inst2|assign2_2:inst2|assign2_1:inst1|inst5~0                     ;    ;
; assign2_3:inst2|assign2_2:inst3|assign2_1:inst1|inst5~0                     ;    ;
; assign2_3:inst2|assign2_2:inst|assign2_1:inst|inst5~0                       ;    ;
; assign2_3:inst2|assign2_2:inst1|assign2_1:inst|inst5~0                      ;    ;
; assign2_3:inst2|assign2_2:inst2|assign2_1:inst|inst5~0                      ;    ;
; assign2_3:inst2|assign2_2:inst3|assign2_1:inst|inst5~0                      ;    ;
; ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1|inst5~0           ;    ;
; ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst1|inst5~0          ;    ;
; ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst1|inst5~0          ;    ;
; ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst1|inst5~0          ;    ;
; ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst5~0            ;    ;
; ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst|inst5~0           ;    ;
; ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst|inst5~0           ;    ;
; ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst5~0           ;    ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1|inst5~0          ;    ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1|inst5~0          ;    ;
; assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst5~0                        ;    ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1|inst5~0         ;    ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1|inst5~0         ;    ;
; assign2_3:01|assign2_2:inst2|assign2_1:inst1|inst5~0                        ;    ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1|inst5~0         ;    ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1|inst5~0         ;    ;
; assign2_3:01|assign2_2:inst1|assign2_1:inst1|inst5~0                        ;    ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1|inst5~0         ;    ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1|inst5~0         ;    ;
; assign2_3:01|assign2_2:inst|assign2_1:inst1|inst5~0                         ;    ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst|inst5~0           ;    ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst|inst5~0           ;    ;
; assign2_3:01|assign2_2:inst3|assign2_1:inst|inst5~0                         ;    ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst|inst5~0          ;    ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst|inst5~0          ;    ;
; assign2_3:01|assign2_2:inst2|assign2_1:inst|inst5~0                         ;    ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst|inst5~0          ;    ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst|inst5~0          ;    ;
; assign2_3:01|assign2_2:inst1|assign2_1:inst|inst5~0                         ;    ;
; ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst|inst5~0          ;    ;
; ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst|inst5~0          ;    ;
; assign2_3:01|assign2_2:inst|assign2_1:inst|inst5~0                          ;    ;
; assign2_3:10|assign2_2:inst3|assign2_1:inst1|inst5~0                        ;    ;
; assign2_3:10|assign2_2:inst2|assign2_1:inst1|inst5~0                        ;    ;
; assign2_3:10|assign2_2:inst1|assign2_1:inst1|inst5~0                        ;    ;
; assign2_3:10|assign2_2:inst|assign2_1:inst1|inst5~0                         ;    ;
; assign2_3:10|assign2_2:inst3|assign2_1:inst|inst5~0                         ;    ;
; assign2_3:10|assign2_2:inst2|assign2_1:inst|inst5~0                         ;    ;
; assign2_3:10|assign2_2:inst1|assign2_1:inst|inst5~0                         ;    ;
; assign2_3:10|assign2_2:inst|assign2_1:inst|inst5~0                          ;    ;
; Number of logic cells representing combinational loops                      ; 88 ;
+-----------------------------------------------------------------------------+----+
Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ALU:inst|74283:inst17 ;
+------------------------+------------+------------------------------+
; Parameter Name         ; Value      ; Type                         ;
+------------------------+------------+------------------------------+
; DEVICE_FAMILY          ; Cyclone II ; Untyped                      ;
; AUTO_CARRY_CHAINS      ; ON         ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS   ; OFF        ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS    ; ON         ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS ; OFF        ; IGNORE_CASCADE               ;
+------------------------+------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 7.1 Build 156 04/30/2007 SJ Web Edition
    Info: Processing started: Tue May 05 14:17:08 2009
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off system -c system
Info: Found 1 design units, including 1 entities, in source file system.bdf
    Info: Found entity 1: system
Info: Elaborating entity "system" for the top level hierarchy
Warning: Using design file assign2_3.bdf, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info: Found entity 1: assign2_3
Info: Elaborating entity "assign2_3" for hierarchy "assign2_3:11"
Warning: Using design file assign2_2.bdf, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info: Found entity 1: assign2_2
Info: Elaborating entity "assign2_2" for hierarchy "assign2_3:11|assign2_2:inst"
Warning: Using design file assign2_1.bdf, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info: Found entity 1: assign2_1
Info: Elaborating entity "assign2_1" for hierarchy "assign2_3:11|assign2_2:inst|assign2_1:inst1"
Warning: Using design file readin_reg.bdf, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info: Found entity 1: readin_reg
Info: Elaborating entity "readin_reg" for hierarchy "readin_reg:inst1"
Info: Found 1 design units, including 1 entities, in source file c:/program files/altera/71/quartus/libraries/others/maxplus2/MUX41.bdf
    Info: Found entity 1: MUX41
Info: Elaborating entity "MUX41" for hierarchy "readin_reg:inst1|MUX41:MUX_Q0"
Info: Elaborated megafunction instantiation "readin_reg:inst1|MUX41:MUX_Q0"
Warning: Using design file dec24.bdf, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info: Found entity 1: dec24
Info: Elaborating entity "dec24" for hierarchy "readin_reg:inst1|dec24:inst8"
Info: Found 1 design units, including 1 entities, in source file c:/program files/altera/71/quartus/libraries/others/maxplus2/21mux.bdf
    Info: Found entity 1: 21mux
Info: Elaborating entity "21mux" for hierarchy "21mux:inst3"
Info: Elaborated megafunction instantiation "21mux:inst3"
Warning: Using design file ALU.bdf, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info: Found entity 1: ALU
Info: Elaborating entity "ALU" for hierarchy "ALU:inst"
Warning: Block or symbol "OR2" of instance "or0" overlaps another block or symbol
Info: Found 1 design units, including 1 entities, in source file c:/program files/altera/71/quartus/libraries/others/maxplus2/74283.tdf
    Info: Found entity 1: 74283
Info: Elaborating entity "74283" for hierarchy "ALU:inst|74283:inst17"
Info: Elaborated megafunction instantiation "ALU:inst|74283:inst17"
Info: Found 1 design units, including 1 entities, in source file c:/program files/altera/71/quartus/libraries/others/maxplus2/f74283.bdf
    Info: Found entity 1: f74283
Info: Elaborating entity "f74283" for hierarchy "ALU:inst|74283:inst17|f74283:sub"
Info: Elaborated megafunction instantiation "ALU:inst|74283:inst17|f74283:sub", which is child of megafunction instantiation "ALU:inst|74283:inst17"
Info: Ignored 13 buffer(s)
    Info: Ignored 4 CARRY buffer(s)
    Info: Ignored 9 SOFT buffer(s)
Info: Implemented 132 device resources after synthesis - the final resource count might be different
    Info: Implemented 11 input pins
    Info: Implemented 4 output pins
    Info: Implemented 117 logic cells
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 7 warnings
    Info: Allocated 134 megabytes of memory during processing
    Info: Processing ended: Tue May 05 14:17:24 2009
    Info: Elapsed time: 00:00:16


