TimeQuest Timing Analyzer report for GSensor
Tue Apr 21 14:12:02 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK50'
 34. Slow 1200mV 0C Model Hold: 'CLOCK50'
 35. Slow 1200mV 0C Model Recovery: 'CLOCK50'
 36. Slow 1200mV 0C Model Removal: 'CLOCK50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK50'
 53. Fast 1200mV 0C Model Hold: 'CLOCK50'
 54. Fast 1200mV 0C Model Recovery: 'CLOCK50'
 55. Fast 1200mV 0C Model Removal: 'CLOCK50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Tue Apr 21 14:11:58 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK50    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 67.72 MHz ; 67.72 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; CLOCK50 ; 5.233 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 0.357 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; 15.329 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; CLOCK50 ; 3.198 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; CLOCK50 ; 9.487 ; 0.000                           ;
+---------+-------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK50'                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 5.233  ; vga:u_vga|out_red                                                                                                ; out_red                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.130     ; 2.637      ;
; 5.236  ; vga:u_vga|out_green                                                                                              ; out_green               ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.127     ; 2.637      ;
; 5.237  ; vga:u_vga|out_v_sync                                                                                             ; out_v_sync              ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 5.237  ; vga:u_vga|out_h_sync                                                                                             ; out_h_sync              ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 5.237  ; vga:u_vga|out_blue                                                                                               ; out_blue                ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 8.893  ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 11.059     ;
; 8.976  ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.364     ; 10.675     ;
; 9.049  ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.903     ;
; 9.092  ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.860     ;
; 9.214  ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.738     ;
; 9.233  ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.719     ;
; 9.248  ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.704     ;
; 9.264  ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.688     ;
; 9.295  ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.657     ;
; 9.353  ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.599     ;
; 9.360  ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 10.591     ;
; 9.384  ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.568     ;
; 9.385  ; vga:u_vga|current_sub_line[4]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.567     ;
; 9.404  ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.548     ;
; 9.406  ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.546     ;
; 9.416  ; vga:u_vga|current_sub_line[3]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.536     ;
; 9.417  ; vga:u_vga|current_sub_line[5]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 10.531     ;
; 9.467  ; vga:u_vga|current_sub_line[7]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 10.481     ;
; 9.527  ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.425     ;
; 9.537  ; vga:u_vga|current_sub_line[6]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 10.411     ;
; 9.552  ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.400     ;
; 9.560  ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.392     ;
; 9.607  ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.345     ;
; 9.649  ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.303     ;
; 9.657  ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.295     ;
; 9.683  ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.269     ;
; 9.696  ; vga:u_vga|current_rocket_line[2]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 10.252     ;
; 9.708  ; vga:u_vga|current_sub_line[9]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 10.240     ;
; 9.739  ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.213     ;
; 9.745  ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.207     ;
; 9.786  ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.166     ;
; 9.852  ; vga:u_vga|current_rocket_line[2]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 10.096     ;
; 9.864  ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.088     ;
; 9.882  ; vga:u_vga|current_sub_line[8]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 10.066     ;
; 9.882  ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.070     ;
; 9.904  ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.048     ;
; 9.921  ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 10.031     ;
; 9.935  ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 10.016     ;
; 9.987  ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.965      ;
; 10.016 ; vga:u_vga|current_rocket_line[3]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 9.933      ;
; 10.030 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.922      ;
; 10.074 ; vga:u_vga|current_rocket_line[4]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 9.874      ;
; 10.084 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.868      ;
; 10.155 ; vga:u_vga|h_cnt[0]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.797      ;
; 10.156 ; vga:u_vga|current_rocket_line[2]                                                                                 ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 9.792      ;
; 10.172 ; vga:u_vga|current_rocket_line[3]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 9.777      ;
; 10.190 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.762      ;
; 10.205 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.747      ;
; 10.209 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.743      ;
; 10.230 ; vga:u_vga|current_rocket_line[4]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 9.718      ;
; 10.246 ; vga:u_vga|h_cnt[0]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.706      ;
; 10.285 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.364     ; 9.366      ;
; 10.300 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.652      ;
; 10.300 ; vga:u_vga|h_cnt[0]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.652      ;
; 10.309 ; vga:u_vga|current_rocket_line[5]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 9.640      ;
; 10.331 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.621      ;
; 10.356 ; vga:u_vga|current_rocket_line[6]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 9.593      ;
; 10.359 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.593      ;
; 10.364 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.588      ;
; 10.381 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.571      ;
; 10.394 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.558      ;
; 10.395 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 9.556      ;
; 10.410 ; vga:u_vga|current_rocket_line[9]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 9.538      ;
; 10.425 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.527      ;
; 10.455 ; vga:u_vga|current_rocket_line[10]                                                                                ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 9.493      ;
; 10.458 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.494      ;
; 10.465 ; vga:u_vga|current_rocket_line[5]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 9.484      ;
; 10.476 ; vga:u_vga|current_rocket_line[3]                                                                                 ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 9.473      ;
; 10.479 ; vga:u_vga|current_rocket_line[8]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 9.470      ;
; 10.479 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.473      ;
; 10.482 ; vga:u_vga|current_rocket_line[7]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 9.467      ;
; 10.512 ; vga:u_vga|current_rocket_line[6]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 9.437      ;
; 10.514 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.438      ;
; 10.515 ; vga:u_vga|current_sub_line[4]                                                                                    ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.437      ;
; 10.534 ; vga:u_vga|current_rocket_line[4]                                                                                 ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 9.414      ;
; 10.546 ; vga:u_vga|current_sub_line[3]                                                                                    ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.406      ;
; 10.547 ; vga:u_vga|current_sub_line[5]                                                                                    ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 9.401      ;
; 10.549 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.403      ;
; 10.557 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.395      ;
; 10.566 ; vga:u_vga|current_rocket_line[9]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 9.382      ;
; 10.597 ; vga:u_vga|current_sub_line[7]                                                                                    ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 9.351      ;
; 10.597 ; vga:u_vga|h_cnt[1]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.355      ;
; 10.611 ; vga:u_vga|current_rocket_line[10]                                                                                ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 9.337      ;
; 10.617 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ; vga:u_vga|data_a_roc[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.377     ; 9.021      ;
; 10.635 ; vga:u_vga|current_rocket_line[8]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 9.314      ;
; 10.638 ; vga:u_vga|current_rocket_line[7]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 9.311      ;
; 10.667 ; vga:u_vga|current_sub_line[6]                                                                                    ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.067     ; 9.281      ;
; 10.688 ; vga:u_vga|h_cnt[1]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.264      ;
; 10.693 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ; vga:u_vga|data_a_roc[5] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.380     ; 8.942      ;
; 10.716 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ; vga:u_vga|data_a_roc[4] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.382     ; 8.917      ;
; 10.737 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.215      ;
; 10.741 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.364     ; 8.910      ;
; 10.742 ; vga:u_vga|h_cnt[1]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.210      ;
; 10.749 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ; vga:u_vga|data_a_roc[6] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.380     ; 8.886      ;
; 10.750 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ; vga:u_vga|data_a_roc[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.380     ; 8.885      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; vga:u_vga|current_rocket_line[4]   ; vga:u_vga|current_rocket_line[4]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_rocket_line[9]   ; vga:u_vga|current_rocket_line[9]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_rocket_line[10]  ; vga:u_vga|current_rocket_line[10]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[40]     ; vga:u_vga|submarines_debug[40]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[34]     ; vga:u_vga|submarines_debug[34]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[32]     ; vga:u_vga|submarines_debug[32]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[42]     ; vga:u_vga|submarines_debug[42]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[36]     ; vga:u_vga|submarines_debug[36]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[38]     ; vga:u_vga|submarines_debug[38]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[46]     ; vga:u_vga|submarines_debug[46]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[44]     ; vga:u_vga|submarines_debug[44]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[28]     ; vga:u_vga|submarines_debug[28]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[24]     ; vga:u_vga|submarines_debug[24]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[27]     ; vga:u_vga|submarines_debug[27]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[26]     ; vga:u_vga|submarines_debug[26]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[31]     ; vga:u_vga|submarines_debug[31]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[30]     ; vga:u_vga|submarines_debug[30]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[19]     ; vga:u_vga|submarines_debug[19]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[18]     ; vga:u_vga|submarines_debug[18]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[15]     ; vga:u_vga|submarines_debug[15]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[0]      ; vga:u_vga|submarines_debug[0]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[1]      ; vga:u_vga|submarines_debug[1]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[2]      ; vga:u_vga|submarines_debug[2]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[3]      ; vga:u_vga|submarines_debug[3]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[7]      ; vga:u_vga|submarines_debug[7]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[4]      ; vga:u_vga|submarines_debug[4]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[5]      ; vga:u_vga|submarines_debug[5]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[6]      ; vga:u_vga|submarines_debug[6]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[11]        ; vga:u_vga|data_sub_disp[11]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[3]         ; vga:u_vga|data_sub_disp[3]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|nb_submarines[0]         ; vga:u_vga|nb_submarines[0]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[15]           ; vga:u_vga|submarines[15]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[14]           ; vga:u_vga|submarines[14]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[8]            ; vga:u_vga|submarines[8]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[34]           ; vga:u_vga|submarines[34]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|v_cnt[9]                 ; vga:u_vga|v_cnt[9]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|v_cnt[10]                ; vga:u_vga|v_cnt[10]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vga:u_vga|current_sub_line[9]      ; vga:u_vga|current_sub_line[9]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_sub_line[5]      ; vga:u_vga|current_sub_line[5]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_sub_line[6]      ; vga:u_vga|current_sub_line[6]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_sub_line[7]      ; vga:u_vga|current_sub_line[7]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_sub_line[8]      ; vga:u_vga|current_sub_line[8]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_rocket_line[3]   ; vga:u_vga|current_rocket_line[3]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_rocket_line[5]   ; vga:u_vga|current_rocket_line[5]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_rocket_line[6]   ; vga:u_vga|current_rocket_line[6]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_rocket_line[7]   ; vga:u_vga|current_rocket_line[7]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_rocket_line[8]   ; vga:u_vga|current_rocket_line[8]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_rocket_line[2]   ; vga:u_vga|current_rocket_line[2]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[48]     ; vga:u_vga|submarines_debug[48]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[49]     ; vga:u_vga|submarines_debug[49]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[50]     ; vga:u_vga|submarines_debug[50]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[39]     ; vga:u_vga|submarines_debug[39]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[37]     ; vga:u_vga|submarines_debug[37]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[47]     ; vga:u_vga|submarines_debug[47]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[45]     ; vga:u_vga|submarines_debug[45]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[43]     ; vga:u_vga|submarines_debug[43]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[41]     ; vga:u_vga|submarines_debug[41]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[33]     ; vga:u_vga|submarines_debug[33]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[35]     ; vga:u_vga|submarines_debug[35]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[25]     ; vga:u_vga|submarines_debug[25]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[29]     ; vga:u_vga|submarines_debug[29]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[23]     ; vga:u_vga|submarines_debug[23]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[22]     ; vga:u_vga|submarines_debug[22]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[21]     ; vga:u_vga|submarines_debug[21]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[17]     ; vga:u_vga|submarines_debug[17]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[16]     ; vga:u_vga|submarines_debug[16]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[20]     ; vga:u_vga|submarines_debug[20]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[14]     ; vga:u_vga|submarines_debug[14]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[13]     ; vga:u_vga|submarines_debug[13]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[12]     ; vga:u_vga|submarines_debug[12]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[10]     ; vga:u_vga|submarines_debug[10]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[8]      ; vga:u_vga|submarines_debug[8]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[11]     ; vga:u_vga|submarines_debug[11]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[9]      ; vga:u_vga|submarines_debug[9]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[9]         ; vga:u_vga|data_sub_disp[9]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[8]         ; vga:u_vga|data_sub_disp[8]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[7]         ; vga:u_vga|data_sub_disp[7]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[6]         ; vga:u_vga|data_sub_disp[6]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[5]         ; vga:u_vga|data_sub_disp[5]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[4]         ; vga:u_vga|data_sub_disp[4]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[2]         ; vga:u_vga|data_sub_disp[2]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[1]         ; vga:u_vga|data_sub_disp[1]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[0]         ; vga:u_vga|data_sub_disp[0]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[9]         ; vga:u_vga|data_roc_disp[9]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[8]         ; vga:u_vga|data_roc_disp[8]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[7]         ; vga:u_vga|data_roc_disp[7]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[6]         ; vga:u_vga|data_roc_disp[6]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[5]         ; vga:u_vga|data_roc_disp[5]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[4]         ; vga:u_vga|data_roc_disp[4]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[3]         ; vga:u_vga|data_roc_disp[3]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[2]         ; vga:u_vga|data_roc_disp[2]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[1]         ; vga:u_vga|data_roc_disp[1]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[0]         ; vga:u_vga|data_roc_disp[0]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|wr_en_a_roc              ; vga:u_vga|wr_en_a_roc              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|wr_en_a_sub              ; vga:u_vga|wr_en_a_sub              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_sub[8]            ; vga:u_vga|data_a_sub[8]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_sub[10]           ; vga:u_vga|data_a_sub[10]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|update_submarines        ; vga:u_vga|update_submarines        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[49]           ; vga:u_vga|submarines[49]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK50'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.329 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 2.333      ;
; 15.329 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 2.333      ;
; 15.329 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 2.333      ;
; 15.329 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 2.333      ;
; 15.329 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 2.333      ;
; 15.329 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 2.333      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.501 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.354     ; 2.160      ;
; 15.764 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.898      ;
; 15.764 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.898      ;
; 15.764 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.898      ;
; 15.764 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.898      ;
; 15.764 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.898      ;
; 15.764 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.898      ;
; 15.764 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.898      ;
; 15.764 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.898      ;
; 15.764 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.898      ;
; 16.006 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.656      ;
; 16.006 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.656      ;
; 16.006 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.656      ;
; 16.006 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.353     ; 1.656      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.198 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.490      ;
; 3.198 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.490      ;
; 3.198 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.490      ;
; 3.198 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.490      ;
; 3.439 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.730      ;
; 3.439 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.730      ;
; 3.439 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.730      ;
; 3.439 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.730      ;
; 3.439 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.730      ;
; 3.439 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.730      ;
; 3.439 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.730      ;
; 3.439 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.730      ;
; 3.439 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.730      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.866     ; 1.979      ;
; 3.858 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 2.150      ;
; 3.858 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 2.150      ;
; 3.858 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 2.150      ;
; 3.858 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 2.150      ;
; 3.858 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 2.150      ;
; 3.858 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 2.150      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                   ;
+-------+--------------+----------------+-----------------+---------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0         ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0         ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg               ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0          ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_blue                                                                                                       ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_green                                                                                                      ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_h_sync                                                                                                     ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_red                                                                                                        ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_v_sync                                                                                                     ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[0]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[1]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[2]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[3]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[4]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[5]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[6]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|blue_signal                                                                                                    ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[3]                                                                                            ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[4]                                                                                            ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[0]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[11]                                                                                              ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[1]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[2]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[3]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[4]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[6]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[7]                                                                                               ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|green_signal                                                                                                   ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_cnt[10]                                                                                                      ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_cnt[4]                                                                                                       ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_sync                                                                                                         ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|horizontal_en                                                                                                  ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|red_signal                                                                                                     ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[0]                                                                                                       ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[10]                                                                                                      ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[1]                                                                                                       ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[2]                                                                                                       ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[4]                                                                                                       ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[5]                                                                                                       ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[6]                                                                                                       ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[7]                                                                                                       ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[8]                                                                                                       ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[9]                                                                                                       ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|vertical_en                                                                                                    ;
; 9.592 ; 9.776        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|video_en                                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[0]                                                                                        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[10]                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[11]                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[12]                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[13]                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[14]                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[15]                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[16]                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[17]                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[18]                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[19]                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[1]                                                                                        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[20]                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[2]                                                                                        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[3]                                                                                        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[4]                                                                                        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[5]                                                                                        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[6]                                                                                        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[7]                                                                                        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[8]                                                                                        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[9]                                                                                        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|oRST_xhdl1                                                                                     ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_cnt[0]                                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_cnt[1]                                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_cnt[2]                                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_cnt[3]                                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_cnt[5]                                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_cnt[6]                                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_cnt[7]                                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_cnt[8]                                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_cnt[9]                                                                                                       ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|v_cnt[3]                                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[0]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[1]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[2]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[3]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[4]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[5]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[6]                                                                                                   ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[1]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[32]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[36]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[37]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[38]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[39]                                                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[5]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[6]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[7]                                                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[0]                                                                                               ;
+-------+--------------+----------------+-----------------+---------+------------+--------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 6.444 ; 6.928 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.284 ; 4.849 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -3.973 ; -4.436 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.578 ; -4.118 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.003 ; 5.834 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.599 ; 6.477 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.196 ; 8.311 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.764 ; 4.677 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.767 ; 4.680 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.883 ; 6.081 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.400 ; 5.241 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.302 ; 5.498 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.612 ; 5.662 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.681 ; 4.594 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.683 ; 4.596 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.681 ; 4.594 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.685 ; 4.598 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.682 ; 4.595 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.302 ; 5.498 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.891 ; 5.769 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.061 ; 4.939 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.742     ; 5.864     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.014     ; 5.136     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 70.14 MHz ; 70.14 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 5.742 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.311 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 15.867 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 2.843 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.490 ; 0.000                          ;
+---------+-------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 5.742  ; vga:u_vga|out_red                                                                                                ; out_red                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.916     ; 2.342      ;
; 5.744  ; vga:u_vga|out_green                                                                                              ; out_green               ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.914     ; 2.342      ;
; 5.746  ; vga:u_vga|out_v_sync                                                                                             ; out_v_sync              ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 5.746  ; vga:u_vga|out_h_sync                                                                                             ; out_h_sync              ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 5.746  ; vga:u_vga|out_blue                                                                                               ; out_blue                ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 10.038 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.922      ;
; 10.143 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.326     ; 9.546      ;
; 10.168 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.792      ;
; 10.195 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.766      ;
; 10.325 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.636      ;
; 10.390 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.571      ;
; 10.397 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.564      ;
; 10.424 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.536      ;
; 10.445 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.515      ;
; 10.455 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.505      ;
; 10.476 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.485      ;
; 10.517 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.443      ;
; 10.521 ; vga:u_vga|current_sub_line[4]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 9.438      ;
; 10.525 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.435      ;
; 10.534 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.426      ;
; 10.538 ; vga:u_vga|current_sub_line[3]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 9.421      ;
; 10.566 ; vga:u_vga|current_sub_line[5]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 9.389      ;
; 10.599 ; vga:u_vga|current_sub_line[7]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 9.356      ;
; 10.602 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.359      ;
; 10.606 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.355      ;
; 10.659 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.301      ;
; 10.669 ; vga:u_vga|current_sub_line[6]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 9.286      ;
; 10.714 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.247      ;
; 10.726 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.234      ;
; 10.768 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.192      ;
; 10.780 ; vga:u_vga|current_sub_line[9]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 9.175      ;
; 10.790 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.170      ;
; 10.792 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 9.168      ;
; 10.796 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.165      ;
; 10.817 ; vga:u_vga|current_rocket_line[2]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 9.138      ;
; 10.851 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.110      ;
; 10.883 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.078      ;
; 10.921 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.040      ;
; 10.926 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 9.035      ;
; 10.948 ; vga:u_vga|current_rocket_line[2]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 9.007      ;
; 10.968 ; vga:u_vga|current_sub_line[8]                                                                                    ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.987      ;
; 10.970 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.991      ;
; 11.034 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.926      ;
; 11.067 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.893      ;
; 11.082 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.879      ;
; 11.095 ; vga:u_vga|current_rocket_line[3]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.860      ;
; 11.106 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.854      ;
; 11.153 ; vga:u_vga|current_rocket_line[4]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.802      ;
; 11.176 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.785      ;
; 11.203 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.758      ;
; 11.221 ; vga:u_vga|h_cnt[0]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.740      ;
; 11.224 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.326     ; 8.465      ;
; 11.225 ; vga:u_vga|current_rocket_line[2]                                                                                 ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.730      ;
; 11.226 ; vga:u_vga|current_rocket_line[3]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.729      ;
; 11.230 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.730      ;
; 11.284 ; vga:u_vga|current_rocket_line[4]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.671      ;
; 11.328 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.633      ;
; 11.350 ; vga:u_vga|h_cnt[0]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.611      ;
; 11.351 ; vga:u_vga|h_cnt[0]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.610      ;
; 11.356 ; vga:u_vga|current_rocket_line[5]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.599      ;
; 11.359 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.601      ;
; 11.365 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.595      ;
; 11.377 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.584      ;
; 11.399 ; vga:u_vga|current_rocket_line[9]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.556      ;
; 11.401 ; vga:u_vga|current_rocket_line[6]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.554      ;
; 11.426 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.534      ;
; 11.437 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.524      ;
; 11.442 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.518      ;
; 11.450 ; vga:u_vga|current_rocket_line[10]                                                                                ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.505      ;
; 11.452 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.508      ;
; 11.457 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.503      ;
; 11.479 ; vga:u_vga|current_rocket_line[7]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.476      ;
; 11.487 ; vga:u_vga|current_rocket_line[5]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.468      ;
; 11.489 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.472      ;
; 11.492 ; vga:u_vga|current_rocket_line[8]                                                                                 ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.463      ;
; 11.503 ; vga:u_vga|current_rocket_line[3]                                                                                 ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.452      ;
; 11.523 ; vga:u_vga|current_sub_line[4]                                                                                    ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.436      ;
; 11.527 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.433      ;
; 11.529 ; vga:u_vga|current_rocket_line[9]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.426      ;
; 11.532 ; vga:u_vga|current_rocket_line[6]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.423      ;
; 11.540 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.420      ;
; 11.540 ; vga:u_vga|current_sub_line[3]                                                                                    ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.419      ;
; 11.561 ; vga:u_vga|current_rocket_line[4]                                                                                 ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.394      ;
; 11.568 ; vga:u_vga|current_sub_line[5]                                                                                    ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.387      ;
; 11.581 ; vga:u_vga|current_rocket_line[10]                                                                                ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.374      ;
; 11.581 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.379      ;
; 11.594 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ; vga:u_vga|data_a_roc[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.337     ; 8.084      ;
; 11.601 ; vga:u_vga|current_sub_line[7]                                                                                    ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.354      ;
; 11.606 ; vga:u_vga|h_cnt[1]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 8.355      ;
; 11.609 ; vga:u_vga|current_rocket_line[7]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.346      ;
; 11.623 ; vga:u_vga|current_rocket_line[8]                                                                                 ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.332      ;
; 11.648 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.326     ; 8.041      ;
; 11.660 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ; vga:u_vga|data_a_roc[5] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.340     ; 8.015      ;
; 11.671 ; vga:u_vga|current_sub_line[6]                                                                                    ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 8.284      ;
; 11.677 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ; vga:u_vga|data_a_roc[4] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.342     ; 7.996      ;
; 11.704 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.256      ;
; 11.712 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ; vga:u_vga|data_a_roc[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.340     ; 7.963      ;
; 11.716 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.244      ;
; 11.724 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ; vga:u_vga|data_a_roc[6] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.340     ; 7.951      ;
; 11.728 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.232      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; vga:u_vga|submarines_debug[48]                                             ; vga:u_vga|submarines_debug[48]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[49]                                             ; vga:u_vga|submarines_debug[49]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[50]                                             ; vga:u_vga|submarines_debug[50]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[39]                                             ; vga:u_vga|submarines_debug[39]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[37]                                             ; vga:u_vga|submarines_debug[37]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[47]                                             ; vga:u_vga|submarines_debug[47]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[45]                                             ; vga:u_vga|submarines_debug[45]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[29]                                             ; vga:u_vga|submarines_debug[29]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[23]                                             ; vga:u_vga|submarines_debug[23]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[22]                                             ; vga:u_vga|submarines_debug[22]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[21]                                             ; vga:u_vga|submarines_debug[21]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[16]                                             ; vga:u_vga|submarines_debug[16]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[20]                                             ; vga:u_vga|submarines_debug[20]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[14]                                             ; vga:u_vga|submarines_debug[14]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[13]                                             ; vga:u_vga|submarines_debug[13]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[12]                                             ; vga:u_vga|submarines_debug[12]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[11]                                                ; vga:u_vga|data_sub_disp[11]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[9]                                                 ; vga:u_vga|data_sub_disp[9]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[8]                                                 ; vga:u_vga|data_sub_disp[8]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[5]                                                 ; vga:u_vga|data_sub_disp[5]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[3]                                                 ; vga:u_vga|data_sub_disp[3]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|v_cnt[9]                                                         ; vga:u_vga|v_cnt[9]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|v_cnt[10]                                                        ; vga:u_vga|v_cnt[10]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; reset_delay:u_reset_delay|cont[20]                                         ; reset_delay:u_reset_delay|cont[20]                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|direction                                    ; spi_ee_config:u_spi_ee_config|direction                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vga:u_vga|current_sub_line[9]                                              ; vga:u_vga|current_sub_line[9]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_sub_line[5]                                              ; vga:u_vga|current_sub_line[5]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_sub_line[6]                                              ; vga:u_vga|current_sub_line[6]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_sub_line[7]                                              ; vga:u_vga|current_sub_line[7]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_sub_line[8]                                              ; vga:u_vga|current_sub_line[8]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[3]                                           ; vga:u_vga|current_rocket_line[3]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[4]                                           ; vga:u_vga|current_rocket_line[4]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[5]                                           ; vga:u_vga|current_rocket_line[5]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[6]                                           ; vga:u_vga|current_rocket_line[6]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[7]                                           ; vga:u_vga|current_rocket_line[7]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[8]                                           ; vga:u_vga|current_rocket_line[8]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[9]                                           ; vga:u_vga|current_rocket_line[9]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[10]                                          ; vga:u_vga|current_rocket_line[10]                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[2]                                           ; vga:u_vga|current_rocket_line[2]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[40]                                             ; vga:u_vga|submarines_debug[40]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[34]                                             ; vga:u_vga|submarines_debug[34]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[32]                                             ; vga:u_vga|submarines_debug[32]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[42]                                             ; vga:u_vga|submarines_debug[42]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[43]                                             ; vga:u_vga|submarines_debug[43]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[41]                                             ; vga:u_vga|submarines_debug[41]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[33]                                             ; vga:u_vga|submarines_debug[33]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[35]                                             ; vga:u_vga|submarines_debug[35]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[36]                                             ; vga:u_vga|submarines_debug[36]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[38]                                             ; vga:u_vga|submarines_debug[38]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[46]                                             ; vga:u_vga|submarines_debug[46]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[44]                                             ; vga:u_vga|submarines_debug[44]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[28]                                             ; vga:u_vga|submarines_debug[28]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[24]                                             ; vga:u_vga|submarines_debug[24]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[25]                                             ; vga:u_vga|submarines_debug[25]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[27]                                             ; vga:u_vga|submarines_debug[27]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[26]                                             ; vga:u_vga|submarines_debug[26]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[31]                                             ; vga:u_vga|submarines_debug[31]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[30]                                             ; vga:u_vga|submarines_debug[30]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[19]                                             ; vga:u_vga|submarines_debug[19]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[18]                                             ; vga:u_vga|submarines_debug[18]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[17]                                             ; vga:u_vga|submarines_debug[17]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[15]                                             ; vga:u_vga|submarines_debug[15]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[0]                                              ; vga:u_vga|submarines_debug[0]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[1]                                              ; vga:u_vga|submarines_debug[1]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[2]                                              ; vga:u_vga|submarines_debug[2]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[3]                                              ; vga:u_vga|submarines_debug[3]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[7]                                              ; vga:u_vga|submarines_debug[7]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[4]                                              ; vga:u_vga|submarines_debug[4]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[5]                                              ; vga:u_vga|submarines_debug[5]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[6]                                              ; vga:u_vga|submarines_debug[6]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[10]                                             ; vga:u_vga|submarines_debug[10]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[8]                                              ; vga:u_vga|submarines_debug[8]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[11]                                             ; vga:u_vga|submarines_debug[11]                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[9]                                              ; vga:u_vga|submarines_debug[9]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[7]                                                 ; vga:u_vga|data_sub_disp[7]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[6]                                                 ; vga:u_vga|data_sub_disp[6]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[4]                                                 ; vga:u_vga|data_sub_disp[4]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[2]                                                 ; vga:u_vga|data_sub_disp[2]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[1]                                                 ; vga:u_vga|data_sub_disp[1]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[0]                                                 ; vga:u_vga|data_sub_disp[0]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[9]                                                 ; vga:u_vga|data_roc_disp[9]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[8]                                                 ; vga:u_vga|data_roc_disp[8]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[7]                                                 ; vga:u_vga|data_roc_disp[7]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[6]                                                 ; vga:u_vga|data_roc_disp[6]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[5]                                                 ; vga:u_vga|data_roc_disp[5]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[4]                                                 ; vga:u_vga|data_roc_disp[4]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[3]                                                 ; vga:u_vga|data_roc_disp[3]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[2]                                                 ; vga:u_vga|data_roc_disp[2]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[1]                                                 ; vga:u_vga|data_roc_disp[1]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[0]                                                 ; vga:u_vga|data_roc_disp[0]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|wr_en_a_roc                                                      ; vga:u_vga|wr_en_a_roc                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|wr_en_a_sub                                                      ; vga:u_vga|wr_en_a_sub                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_a_sub[8]                                                    ; vga:u_vga|data_a_sub[8]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 2.090      ;
; 15.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 2.090      ;
; 15.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 2.090      ;
; 15.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 2.090      ;
; 15.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 2.090      ;
; 15.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 2.090      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.034 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.923      ;
; 16.269 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.688      ;
; 16.269 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.688      ;
; 16.269 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.688      ;
; 16.269 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.688      ;
; 16.269 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.688      ;
; 16.269 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.688      ;
; 16.269 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.688      ;
; 16.269 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.688      ;
; 16.269 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.688      ;
; 16.491 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.466      ;
; 16.491 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.466      ;
; 16.491 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.466      ;
; 16.491 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.466      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.843 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.626     ; 1.361      ;
; 2.843 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.626     ; 1.361      ;
; 2.843 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.626     ; 1.361      ;
; 2.843 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.626     ; 1.361      ;
; 3.067 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.584      ;
; 3.067 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.584      ;
; 3.067 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.584      ;
; 3.067 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.584      ;
; 3.067 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.584      ;
; 3.067 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.584      ;
; 3.067 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.584      ;
; 3.067 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.584      ;
; 3.067 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.584      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.294 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.811      ;
; 3.441 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.626     ; 1.959      ;
; 3.441 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.626     ; 1.959      ;
; 3.441 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.626     ; 1.959      ;
; 3.441 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.626     ; 1.959      ;
; 3.441 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.626     ; 1.959      ;
; 3.441 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.626     ; 1.959      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                       ;
+-------+--------------+----------------+-----------------+---------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                   ;
+-------+--------------+----------------+-----------------+---------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0         ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0         ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg               ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0          ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0          ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                               ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                               ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                               ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                               ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                               ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                               ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                               ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                               ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                               ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                         ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                               ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                          ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                          ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                          ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                          ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                               ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                               ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                               ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                               ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                                  ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                                ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                                 ;
; 9.565 ; 9.749        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                                     ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_blue                                                                                                       ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_green                                                                                                      ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_h_sync                                                                                                     ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_red                                                                                                        ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_v_sync                                                                                                     ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[0]                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[10]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[1]                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[2]                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[3]                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[4]                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[5]                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[6]                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[7]                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[8]                                                                                        ;
+-------+--------------+----------------+-----------------+---------+------------+--------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 5.694 ; 6.090 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 3.729 ; 4.186 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -3.449 ; -3.839 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.102 ; -3.544 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.384 ; 5.376 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.080 ; 5.775 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.437 ; 7.419 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.256 ; 4.181 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.258 ; 4.183 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.432 ; 5.455 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.838 ; 4.833 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.898 ; 4.931 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.128 ; 5.062 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.185 ; 4.109 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.187 ; 4.111 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.898 ; 4.931 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.361 ; 5.219 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.624 ; 4.482 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.106     ; 5.248     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.479     ; 4.621     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 7.160 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.186 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 17.240 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 1.826 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.209 ; 0.000                          ;
+---------+-------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 7.160  ; vga:u_vga|out_red                                                                                                ; out_red                ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.136     ; 1.704      ;
; 7.162  ; vga:u_vga|out_green                                                                                              ; out_green              ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.134     ; 1.704      ;
; 7.164  ; vga:u_vga|out_v_sync                                                                                             ; out_v_sync             ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 7.164  ; vga:u_vga|out_h_sync                                                                                             ; out_h_sync             ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 7.164  ; vga:u_vga|out_blue                                                                                               ; out_blue               ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 13.612 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.358      ;
; 13.620 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.350      ;
; 13.640 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.330      ;
; 13.665 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.305      ;
; 13.688 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.282      ;
; 13.706 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.264      ;
; 13.708 ; vga:u_vga|current_sub_line[4]                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.262      ;
; 13.713 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.257      ;
; 13.716 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.254      ;
; 13.726 ; vga:u_vga|current_sub_line[3]                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.244      ;
; 13.739 ; vga:u_vga|current_sub_line[5]                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 6.226      ;
; 13.771 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.214     ; 6.022      ;
; 13.775 ; vga:u_vga|current_sub_line[7]                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 6.190      ;
; 13.784 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.186      ;
; 13.803 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.167      ;
; 13.814 ; vga:u_vga|current_sub_line[6]                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 6.151      ;
; 13.833 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.137      ;
; 13.870 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.100      ;
; 13.881 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.089      ;
; 13.884 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.086      ;
; 13.903 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.067      ;
; 13.913 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.057      ;
; 13.929 ; vga:u_vga|current_sub_line[9]                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 6.036      ;
; 13.934 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.036      ;
; 13.943 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.027      ;
; 13.975 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.995      ;
; 14.036 ; vga:u_vga|current_sub_line[8]                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.929      ;
; 14.036 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.934      ;
; 14.039 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.931      ;
; 14.040 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.930      ;
; 14.078 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.892      ;
; 14.088 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.882      ;
; 14.154 ; vga:u_vga|current_rocket_line[2]                                                                                 ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.811      ;
; 14.201 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.769      ;
; 14.212 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.758      ;
; 14.232 ; vga:u_vga|current_rocket_line[2]                                                                                 ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.733      ;
; 14.253 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.717      ;
; 14.262 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.708      ;
; 14.276 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.694      ;
; 14.299 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.671      ;
; 14.315 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.655      ;
; 14.343 ; vga:u_vga|current_rocket_line[3]                                                                                 ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.622      ;
; 14.357 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.613      ;
; 14.360 ; vga:u_vga|h_cnt[0]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.610      ;
; 14.361 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.609      ;
; 14.374 ; vga:u_vga|current_rocket_line[4]                                                                                 ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.591      ;
; 14.391 ; vga:u_vga|current_rocket_line[2]                                                                                 ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.574      ;
; 14.418 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.552      ;
; 14.421 ; vga:u_vga|current_rocket_line[3]                                                                                 ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.544      ;
; 14.422 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.548      ;
; 14.425 ; vga:u_vga|h_cnt[0]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.545      ;
; 14.438 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.532      ;
; 14.448 ; vga:u_vga|h_cnt[0]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.522      ;
; 14.451 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.519      ;
; 14.452 ; vga:u_vga|current_rocket_line[4]                                                                                 ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.513      ;
; 14.490 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.480      ;
; 14.492 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.478      ;
; 14.499 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.471      ;
; 14.513 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.457      ;
; 14.526 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.444      ;
; 14.528 ; vga:u_vga|current_rocket_line[5]                                                                                 ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.437      ;
; 14.529 ; vga:u_vga|current_rocket_line[6]                                                                                 ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.436      ;
; 14.536 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.434      ;
; 14.551 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.419      ;
; 14.565 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.405      ;
; 14.578 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.392      ;
; 14.580 ; vga:u_vga|current_rocket_line[3]                                                                                 ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.385      ;
; 14.583 ; vga:u_vga|current_rocket_line[9]                                                                                 ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.382      ;
; 14.585 ; vga:u_vga|current_rocket_line[8]                                                                                 ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.380      ;
; 14.594 ; vga:u_vga|current_sub_line[4]                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.376      ;
; 14.599 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.371      ;
; 14.606 ; vga:u_vga|current_rocket_line[5]                                                                                 ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.359      ;
; 14.607 ; vga:u_vga|current_rocket_line[6]                                                                                 ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.358      ;
; 14.610 ; vga:u_vga|current_rocket_line[7]                                                                                 ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.355      ;
; 14.611 ; vga:u_vga|current_rocket_line[4]                                                                                 ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.354      ;
; 14.612 ; vga:u_vga|current_sub_line[3]                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.358      ;
; 14.625 ; vga:u_vga|current_sub_line[5]                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.340      ;
; 14.626 ; vga:u_vga|h_cnt[1]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.344      ;
; 14.653 ; vga:u_vga|current_rocket_line[10]                                                                                ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.312      ;
; 14.660 ; vga:u_vga|h_cnt[1]                                                                                               ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.310      ;
; 14.661 ; vga:u_vga|current_rocket_line[9]                                                                                 ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.304      ;
; 14.661 ; vga:u_vga|current_sub_line[7]                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.304      ;
; 14.663 ; vga:u_vga|current_rocket_line[8]                                                                                 ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.302      ;
; 14.688 ; vga:u_vga|current_rocket_line[7]                                                                                 ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.277      ;
; 14.691 ; vga:u_vga|h_cnt[1]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.279      ;
; 14.700 ; vga:u_vga|current_sub_line[6]                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.265      ;
; 14.719 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.251      ;
; 14.728 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.242      ;
; 14.733 ; vga:u_vga|current_rocket_line[10]                                                                                ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.232      ;
; 14.756 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.214      ;
; 14.763 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.207      ;
; 14.765 ; vga:u_vga|current_rocket_line[5]                                                                                 ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.200      ;
; 14.766 ; vga:u_vga|current_rocket_line[6]                                                                                 ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 5.199      ;
; 14.774 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.196      ;
; 14.783 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.214     ; 5.010      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                  ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; vga:u_vga|current_rocket_line[3]   ; vga:u_vga|current_rocket_line[3]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_rocket_line[4]   ; vga:u_vga|current_rocket_line[4]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_rocket_line[5]   ; vga:u_vga|current_rocket_line[5]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_rocket_line[6]   ; vga:u_vga|current_rocket_line[6]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_rocket_line[7]   ; vga:u_vga|current_rocket_line[7]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_rocket_line[8]   ; vga:u_vga|current_rocket_line[8]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_rocket_line[9]   ; vga:u_vga|current_rocket_line[9]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_rocket_line[10]  ; vga:u_vga|current_rocket_line[10]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_rocket_line[2]   ; vga:u_vga|current_rocket_line[2]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[48]     ; vga:u_vga|submarines_debug[48]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[49]     ; vga:u_vga|submarines_debug[49]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[50]     ; vga:u_vga|submarines_debug[50]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[39]     ; vga:u_vga|submarines_debug[39]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[37]     ; vga:u_vga|submarines_debug[37]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[47]     ; vga:u_vga|submarines_debug[47]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[45]     ; vga:u_vga|submarines_debug[45]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[40]     ; vga:u_vga|submarines_debug[40]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[34]     ; vga:u_vga|submarines_debug[34]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[32]     ; vga:u_vga|submarines_debug[32]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[42]     ; vga:u_vga|submarines_debug[42]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[43]     ; vga:u_vga|submarines_debug[43]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[41]     ; vga:u_vga|submarines_debug[41]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[33]     ; vga:u_vga|submarines_debug[33]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[35]     ; vga:u_vga|submarines_debug[35]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[36]     ; vga:u_vga|submarines_debug[36]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[38]     ; vga:u_vga|submarines_debug[38]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[46]     ; vga:u_vga|submarines_debug[46]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[44]     ; vga:u_vga|submarines_debug[44]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[25]     ; vga:u_vga|submarines_debug[25]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[29]     ; vga:u_vga|submarines_debug[29]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[31]     ; vga:u_vga|submarines_debug[31]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[23]     ; vga:u_vga|submarines_debug[23]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[22]     ; vga:u_vga|submarines_debug[22]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[21]     ; vga:u_vga|submarines_debug[21]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[17]     ; vga:u_vga|submarines_debug[17]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[16]     ; vga:u_vga|submarines_debug[16]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[20]     ; vga:u_vga|submarines_debug[20]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[14]     ; vga:u_vga|submarines_debug[14]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[13]     ; vga:u_vga|submarines_debug[13]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[12]     ; vga:u_vga|submarines_debug[12]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[15]     ; vga:u_vga|submarines_debug[15]     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[0]      ; vga:u_vga|submarines_debug[0]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[1]      ; vga:u_vga|submarines_debug[1]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[2]      ; vga:u_vga|submarines_debug[2]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[3]      ; vga:u_vga|submarines_debug[3]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[7]      ; vga:u_vga|submarines_debug[7]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[4]      ; vga:u_vga|submarines_debug[4]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[5]      ; vga:u_vga|submarines_debug[5]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[6]      ; vga:u_vga|submarines_debug[6]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[9]      ; vga:u_vga|submarines_debug[9]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[11]        ; vga:u_vga|data_sub_disp[11]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[9]         ; vga:u_vga|data_sub_disp[9]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[8]         ; vga:u_vga|data_sub_disp[8]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[7]         ; vga:u_vga|data_sub_disp[7]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[6]         ; vga:u_vga|data_sub_disp[6]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[5]         ; vga:u_vga|data_sub_disp[5]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[4]         ; vga:u_vga|data_sub_disp[4]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[3]         ; vga:u_vga|data_sub_disp[3]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[2]         ; vga:u_vga|data_sub_disp[2]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[1]         ; vga:u_vga|data_sub_disp[1]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[0]         ; vga:u_vga|data_sub_disp[0]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[9]         ; vga:u_vga|data_roc_disp[9]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[8]         ; vga:u_vga|data_roc_disp[8]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[7]         ; vga:u_vga|data_roc_disp[7]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[6]         ; vga:u_vga|data_roc_disp[6]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[5]         ; vga:u_vga|data_roc_disp[5]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[4]         ; vga:u_vga|data_roc_disp[4]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[3]         ; vga:u_vga|data_roc_disp[3]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[2]         ; vga:u_vga|data_roc_disp[2]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[1]         ; vga:u_vga|data_roc_disp[1]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[0]         ; vga:u_vga|data_roc_disp[0]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_sub[8]            ; vga:u_vga|data_a_sub[8]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_sub[10]           ; vga:u_vga|data_a_sub[10]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[49]           ; vga:u_vga|submarines[49]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[48]           ; vga:u_vga|submarines[48]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|nb_submarines[0]         ; vga:u_vga|nb_submarines[0]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[28]           ; vga:u_vga|submarines[28]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[20]           ; vga:u_vga|submarines[20]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[16]           ; vga:u_vga|submarines[16]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[24]           ; vga:u_vga|submarines[24]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[29]           ; vga:u_vga|submarines[29]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[21]           ; vga:u_vga|submarines[21]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[17]           ; vga:u_vga|submarines[17]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[25]           ; vga:u_vga|submarines[25]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[9]            ; vga:u_vga|submarines[9]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[13]           ; vga:u_vga|submarines[13]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[15]           ; vga:u_vga|submarines[15]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[4]            ; vga:u_vga|submarines[4]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[0]            ; vga:u_vga|submarines[0]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[14]           ; vga:u_vga|submarines[14]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[8]            ; vga:u_vga|submarines[8]            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[12]           ; vga:u_vga|submarines[12]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[45]           ; vga:u_vga|submarines[45]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[33]           ; vga:u_vga|submarines[33]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[34]           ; vga:u_vga|submarines[34]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[44]           ; vga:u_vga|submarines[44]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|v_cnt[9]                 ; vga:u_vga|v_cnt[9]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|v_cnt[10]                ; vga:u_vga|v_cnt[10]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga:u_vga|current_sub_line[9]      ; vga:u_vga|current_sub_line[9]      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.240 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.398     ; 1.369      ;
; 17.240 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.398     ; 1.369      ;
; 17.240 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.398     ; 1.369      ;
; 17.240 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.398     ; 1.369      ;
; 17.240 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.398     ; 1.369      ;
; 17.240 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.398     ; 1.369      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.343 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 1.265      ;
; 17.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.090      ;
; 17.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.090      ;
; 17.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.090      ;
; 17.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.090      ;
; 17.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.090      ;
; 17.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.090      ;
; 17.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.090      ;
; 17.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.090      ;
; 17.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.090      ;
; 17.661 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 0.947      ;
; 17.661 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 0.947      ;
; 17.661 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 0.947      ;
; 17.661 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.399     ; 0.947      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.826 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.805      ;
; 1.826 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.805      ;
; 1.826 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.805      ;
; 1.826 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.805      ;
; 1.949 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.928      ;
; 1.949 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.928      ;
; 1.949 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.928      ;
; 1.949 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.928      ;
; 1.949 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.928      ;
; 1.949 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.928      ;
; 1.949 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.928      ;
; 1.949 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.928      ;
; 1.949 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.105     ; 0.928      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.095 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.075      ;
; 2.188 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.168      ;
; 2.188 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.168      ;
; 2.188 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.168      ;
; 2.188 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.168      ;
; 2.188 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.168      ;
; 2.188 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.104     ; 1.168      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                       ;
+-------+--------------+----------------+-----------------+---------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                   ;
+-------+--------------+----------------+-----------------+---------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0         ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg               ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0         ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0          ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0          ;
; 9.213 ; 9.443        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                        ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                        ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                        ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                        ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                        ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                               ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                               ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                               ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                  ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                                  ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                                ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                                 ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                         ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                         ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                         ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                         ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                         ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                         ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                         ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                         ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                                     ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[0]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[1]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[2]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[3]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[4]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[5]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[6]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[0]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[11]                                                                                              ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[1]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[2]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[4]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[6]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[7]                                                                                               ;
; 9.270 ; 9.454        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|green_signal                                                                                                   ;
+-------+--------------+----------------+-----------------+---------+------------+--------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 3.680 ; 4.437 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 2.496 ; 3.314 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.281 ; -3.000 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.081 ; -2.883 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.615 ; 3.383 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.782 ; 4.120 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.736 ; 4.910 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.838 ; 2.783 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.840 ; 2.785 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.373 ; 4.120 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.250 ; 3.029 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.029 ; 3.494 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 3.240 ; 3.373 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.789 ; 2.734 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.791 ; 2.736 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.788 ; 2.733 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.029 ; 3.769 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.406 ; 3.313 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 2.912 ; 2.819 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.403     ; 3.496     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 2.968     ; 3.061     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 5.233 ; 0.186 ; 15.329   ; 1.826   ; 9.209               ;
;  CLOCK50         ; 5.233 ; 0.186 ; 15.329   ; 1.826   ; 9.209               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK50         ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 6.444 ; 6.928 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.284 ; 4.849 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.281 ; -3.000 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.081 ; -2.883 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.003 ; 5.834 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.599 ; 6.477 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.196 ; 8.311 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.764 ; 4.677 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.767 ; 4.680 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.883 ; 6.081 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.250 ; 3.029 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.029 ; 3.494 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 3.240 ; 3.373 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.789 ; 2.734 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.791 ; 2.736 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.788 ; 2.733 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.029 ; 3.769 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 114208   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 114208   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Tue Apr 21 14:11:56 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[0] is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.233
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.233               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 15.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.329               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.198
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.198               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.487               0.000 CLOCK50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[0] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 5.742
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.742               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 15.867
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.867               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 2.843
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.843               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.490
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.490               0.000 CLOCK50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[0] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 7.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.160               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 17.240
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.240               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 1.826
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.826               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.209               0.000 CLOCK50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 679 megabytes
    Info: Processing ended: Tue Apr 21 14:12:02 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


