addiu v1 r0 0x2
addiu t1 r0 0x3
div t1 v1
jr r0
mflo v0