<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:12:34.1234</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7021909</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>낮은 비아 저항 인터커넥트 구조물</inventionTitle><inventionTitleEng>LOW VIA RESISTANCE INTERCONNECT STRUCTURE</inventionTitleEng><openDate>2024.09.09</openDate><openNumber>10-2024-0134304</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.01</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/285</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/532</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 낮은 비아 저항 비아 구조물을 포함하는 인터커넥트 구조물이 개시된다. 비아 구조물은 비아 구조물의 측벽들 상에 그리고 하단에서 배리어층을 포함한다. 인터커넥트 구조물은 또한 제 1 금속층을 포함한다. 인터커넥트 구조물은 비아 구조물 하단에서의 배리어층과 제 1 금속층 사이에 제 2 금속층을 더 포함하고, 제 1 금속층과 제 2 금속층은 상이한 재료들을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.20</internationOpenDate><internationOpenNumber>WO2023136914</internationOpenNumber><internationalApplicationDate>2022.12.20</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/053521</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스의 인터커넥트 구조물로서, 상기 인터커넥트 구조물은:비아 구조물로서, 상기 비아 구조물의 측벽들 상에 그리고 하단에서 배리어층을 포함하는, 상기 비아 구조물;제 1 금속층; 및상기 비아 구조물의 하단에서의 상기 배리어층과 상기 제 1 금속층 사이의 제 2 금속층을 포함하고, 상기 제 1 금속층과 상기 제 2 금속층은 상이한 재료들을 포함하는, 반도체 디바이스의 인터커넥트 구조물.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 배리어층은 탄탈륨 질화물 (TaN) 및 코발트 (Co) 를 포함하는, 반도체 디바이스의 인터커넥트 구조물.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서, 상기 제 1 금속층은 구리 (Cu) 를 포함하는, 반도체 디바이스의 인터커넥트 구조물.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서, 상기 제 2 금속층은 열팽창 계수가 7x10-6/K 미만인 금속성 재료를 포함하는, 반도체 디바이스의 인터커넥트 구조물.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서, 상기 금속성 재료는 텅스텐 (W), 몰리브덴 (Mo), 크롬 (Cr), 및 루테늄 (Ru) 중 적어도 하나를 포함하는, 반도체 디바이스의 인터커넥트 구조물.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서, 상기 제 2 금속층은 5 나노미터 미만의 두께를 갖는, 반도체 디바이스의 인터커넥트 구조물.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서, 상기 제 1 금속층 상에 캡층을 더 포함하는, 반도체 디바이스의 인터커넥트 구조물.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서, 상기 캡층은 Co 를 포함하는, 반도체 디바이스의 인터커넥트 구조물.</claim></claimInfo><claimInfo><claim>9. 제 7 항에 있어서, 상기 캡층 상에 식각 정지층을 더 포함하는, 반도체 디바이스의 인터커넥트 구조물.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서, 상기 제 2 금속층의 상단 표면은 상기 식각 정지층의 상단 표면과 동일 평면에 있거나 또는 그 아래에 있는, 반도체 디바이스의 인터커넥트 구조물.</claim></claimInfo><claimInfo><claim>11. 제 9 항에 있어서, 상기 식각 정지층은 산소 도핑된 탄소 (ODC) 를 갖는 알루미늄 질화물 (AlN) 및 실리콘 탄소 질화물 (SiCN) 중 적어도 하나를 포함하는, 반도체 디바이스의 인터커넥트 구조물.</claim></claimInfo><claimInfo><claim>12. 반도체 디바이스의 인터커넥트 구조물을 제조하기 위한 방법으로서,제 1 금속층 상에 비아 개구를 형성하는 단계; 상기 비아 개구의 하단에서 제 2 금속층을 형성하는 단계로서, 상기 제 1 금속층 및 상기 제 2 금속층은 상이한 재료들을 포함하는, 상기 제 2 금속층을 형성하는 단계;상기 비아 개구의 측벽들 상에 그리고 하단에서 배리어층을 형성하는 단계로서, 상기 제 2 금속층은 상기 비아 개구의 하단에서의 상기 배리어층과 상기 제 1 금속층 사이에 있는, 상기 배리어층을 형성하는 단계; 및상기 비아 개구에 금속을 성막하는 단계를 포함하는, 반도체 디바이스의 인터커넥트 구조물을 제조하기 위한 방법.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서, 상기 배리어층은 탄탈륨 질화물 (TaN) 및 코발트 (Co) 를 포함하는, 반도체 디바이스의 인터커넥트 구조물을 제조하기 위한 방법.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서, 상기 배리어층에서의 상기 TaN 은 원자층 증착 (ALD) 및 물리 기상 증착 (PVD) 에 의해 형성된 TaN 을 포함하는, 반도체 디바이스의 인터커넥트 구조물을 제조하기 위한 방법.</claim></claimInfo><claimInfo><claim>15. 제 12 항에 있어서, 상기 제 1 금속층은 구리 (Cu) 를 포함하는, 반도체 디바이스의 인터커넥트 구조물을 제조하기 위한 방법.</claim></claimInfo><claimInfo><claim>16. 제 12 항에 있어서, 상기 제 2 금속층은 열팽창 계수가 7x10-6/K 미만인 금속성 재료를 포함하는, 반도체 디바이스의 인터커넥트 구조물을 제조하기 위한 방법.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서, 상기 금속성 재료는 텅스텐 (W), 몰리브덴 (Mo), 크롬 (Cr), 및 루테늄 (Ru) 중 적어도 하나를 포함하는, 반도체 디바이스의 인터커넥트 구조물을 제조하기 위한 방법.</claim></claimInfo><claimInfo><claim>18. 제 12 항에 있어서, 상기 제 2 금속층은 무전해 성막에 의해 형성되는, 반도체 디바이스의 인터커넥트 구조물을 제조하기 위한 방법.</claim></claimInfo><claimInfo><claim>19. 제 12 항에 있어서, 상기 비아 개구에서의 금속 상에 캡층을 형성하는 단계를 더 포함하는, 반도체 디바이스의 인터커넥트 구조물을 제조하기 위한 방법.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서, 상기 캡층은 Co 를 포함하는, 반도체 디바이스의 인터커넥트 구조물을 제조하기 위한 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리포니아주 ...</address><code> </code><country> </country><engName>BAO, JUNJING</engName><name>바오 쥔징</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리포니아주 ...</address><code> </code><country> </country><engName>ZHU, JOHN JIANHONG</engName><name>주 존 졘홍</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리포니아주 ...</address><code> </code><country> </country><engName>NALLAPATI, GIRIDHAR</engName><name>날라파티 기리다르</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.01.11</priorityApplicationDate><priorityApplicationNumber>17/573,461</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.01</receiptDate><receiptNumber>1-1-2024-0708488-94</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.13</receiptDate><receiptNumber>1-5-2024-0132901-44</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247021909.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9304b988ca3044269477e715bd1e1a4de1e6f1ee283c4c81f90a478b51fdd2eda91ab41c9e566b9e0e5457047e6d5f227e3da0aa52f5048956</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffad232ec22b1c8dd239e55e81173a47263ea9849e56e386fd42dafc09d4bf44c422e3c8f44aacb989b717acacae7be6e7a437e1493389d42</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>