<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(290,80)" to="(350,80)"/>
    <wire from="(50,60)" to="(240,60)"/>
    <wire from="(50,110)" to="(240,110)"/>
    <wire from="(50,160)" to="(240,160)"/>
    <wire from="(50,210)" to="(240,210)"/>
    <wire from="(120,180)" to="(120,310)"/>
    <wire from="(120,390)" to="(180,390)"/>
    <wire from="(180,100)" to="(240,100)"/>
    <wire from="(180,150)" to="(240,150)"/>
    <wire from="(120,80)" to="(240,80)"/>
    <wire from="(240,80)" to="(240,90)"/>
    <wire from="(120,180)" to="(240,180)"/>
    <wire from="(240,60)" to="(240,70)"/>
    <wire from="(320,120)" to="(320,130)"/>
    <wire from="(320,230)" to="(320,240)"/>
    <wire from="(330,180)" to="(330,200)"/>
    <wire from="(200,200)" to="(240,200)"/>
    <wire from="(200,250)" to="(240,250)"/>
    <wire from="(290,180)" to="(330,180)"/>
    <wire from="(410,180)" to="(450,180)"/>
    <wire from="(140,130)" to="(240,130)"/>
    <wire from="(140,230)" to="(240,230)"/>
    <wire from="(420,140)" to="(450,140)"/>
    <wire from="(120,80)" to="(120,180)"/>
    <wire from="(290,130)" to="(320,130)"/>
    <wire from="(320,120)" to="(350,120)"/>
    <wire from="(290,230)" to="(320,230)"/>
    <wire from="(140,130)" to="(140,230)"/>
    <wire from="(320,240)" to="(340,240)"/>
    <wire from="(70,390)" to="(70,430)"/>
    <wire from="(70,310)" to="(70,350)"/>
    <wire from="(400,100)" to="(420,100)"/>
    <wire from="(390,220)" to="(410,220)"/>
    <wire from="(500,160)" to="(520,160)"/>
    <wire from="(50,390)" to="(70,390)"/>
    <wire from="(50,310)" to="(70,310)"/>
    <wire from="(70,390)" to="(90,390)"/>
    <wire from="(70,310)" to="(90,310)"/>
    <wire from="(420,100)" to="(420,140)"/>
    <wire from="(410,180)" to="(410,220)"/>
    <wire from="(180,100)" to="(180,150)"/>
    <wire from="(200,200)" to="(200,250)"/>
    <wire from="(180,150)" to="(180,390)"/>
    <wire from="(330,200)" to="(340,200)"/>
    <wire from="(200,250)" to="(200,430)"/>
    <wire from="(140,230)" to="(140,350)"/>
    <wire from="(70,350)" to="(140,350)"/>
    <wire from="(70,430)" to="(200,430)"/>
    <comp lib="0" loc="(520,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(290,130)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(120,390)" name="NOT Gate"/>
    <comp lib="0" loc="(50,390)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(50,310)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(290,80)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(390,220)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(50,60)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(50,110)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(290,230)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(400,100)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(500,160)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(120,310)" name="NOT Gate"/>
    <comp lib="0" loc="(50,160)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(290,180)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(50,210)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
