`timescale 1ns/1ns

module top_with_uart(/*AUTOARG*/
   // Inputs
   clk, rstn, aa
   );

   input         clk;
   input         rstn;
   input         aa;
   input  	 io_rx;
   

   
   logic 	 debug_flush;
   logic 	 debug_is_bj;

   uart inst_uart(/*AUTOINST*/
		  // Outputs
		  .io_data_valid	(io_data_valid),
		  .io_data_packet	(io_data_packet[7:0]),
		  // Inputs
		  .clk			(clk),
		  .reset_n		(reset_n),
		  .io_rx		(io_rx));

   cpu  inst_cpu(/*AUTOINST*/
		 // Outputs
		 .debug_flush		(debug_flush),
		 .debug_is_bj		(debug_is_bj),
		 // Inputs
		 .clk			(clk),
		 .reset_n		(rstn));
   
   


endmodule 
