-- Autores: Abraão Carvalho Gomes - DRE 121066101
-- 			Gabriel Rodrigues da Silva - DRE 121044858

-- Objetivo: Criar um componente que realiza a operação lógica AND.

-- Declaração de bibliotecas:
library ieee;
use ieee.std_logic_1164.all;

ENTITY op_and IS
	PORT (
			a, b 	: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
			s		: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
			
END op_and;

ARCHITECTURE structural OF op_and IS

BEGIN

s <= a AND b;

END structural;