set tool_name "ModelSim-Altera (VHDL)"
set corner_file_list {
	{{"Slow Model"} {aca_nios_intro.vho aca_nios_intro_vhd.sdo}}
	{{"Fast Model"} {aca_nios_intro_fast.vho aca_nios_intro_vhd_fast.sdo}}
}
