TimeQuest Timing Analyzer report for processor
Wed Aug 14 12:57:46 2024
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_pro'
 12. Slow Model Hold: 'clk_pro'
 13. Slow Model Recovery: 'clk_pro'
 14. Slow Model Removal: 'clk_pro'
 15. Slow Model Minimum Pulse Width: 'clk_pro'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk_pro'
 24. Fast Model Hold: 'clk_pro'
 25. Fast Model Recovery: 'clk_pro'
 26. Fast Model Removal: 'clk_pro'
 27. Fast Model Minimum Pulse Width: 'clk_pro'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Setup Transfers
 34. Hold Transfers
 35. Recovery Transfers
 36. Removal Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processor                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_pro    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_pro } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 76.49 MHz ; 76.49 MHz       ; clk_pro    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk_pro ; -12.073 ; -775.577      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk_pro ; 0.391 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk_pro ; -1.452 ; -4.569        ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk_pro ; 1.499 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_pro ; -1.380 ; -122.380            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_pro'                                                                                                                                                            ;
+---------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.073 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 13.109     ;
; -12.073 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 13.109     ;
; -11.952 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.988     ;
; -11.952 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.988     ;
; -11.916 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.952     ;
; -11.916 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.952     ;
; -11.832 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.868     ;
; -11.832 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.868     ;
; -11.661 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 12.709     ;
; -11.647 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.683     ;
; -11.647 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.683     ;
; -11.630 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.676     ;
; -11.629 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.675     ;
; -11.614 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.650     ;
; -11.614 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.650     ;
; -11.540 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 12.588     ;
; -11.509 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.555     ;
; -11.508 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.554     ;
; -11.504 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 12.552     ;
; -11.473 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.519     ;
; -11.472 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.518     ;
; -11.465 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.501     ;
; -11.465 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.501     ;
; -11.446 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.482     ;
; -11.446 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.482     ;
; -11.420 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 12.468     ;
; -11.419 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.466     ;
; -11.389 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.435     ;
; -11.388 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.434     ;
; -11.331 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.378     ;
; -11.298 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.345     ;
; -11.262 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.309     ;
; -11.235 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 12.283     ;
; -11.210 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.257     ;
; -11.204 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.250     ;
; -11.203 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.249     ;
; -11.202 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 12.250     ;
; -11.188 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.235     ;
; -11.178 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.225     ;
; -11.174 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.221     ;
; -11.173 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.219     ;
; -11.171 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.217     ;
; -11.170 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.216     ;
; -11.170 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.216     ;
; -11.123 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 12.171     ;
; -11.090 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.137     ;
; -11.067 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.114     ;
; -11.053 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 12.101     ;
; -11.052 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.098     ;
; -11.049 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.095     ;
; -11.034 ; control_unit:u2|instru_reg:u2|ir[1]               ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.070     ;
; -11.034 ; control_unit:u2|instru_reg:u2|ir[1]               ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 12.070     ;
; -11.034 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 12.082     ;
; -11.031 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.078     ;
; -11.022 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.068     ;
; -11.021 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.067     ;
; -11.016 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.062     ;
; -11.013 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.059     ;
; -11.003 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.049     ;
; -11.002 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 12.048     ;
; -11.002 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 12.050     ;
; -10.996 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.014      ; 12.046     ;
; -10.996 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.014      ; 12.046     ;
; -10.993 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.040     ;
; -10.966 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 12.014     ;
; -10.960 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 12.007     ;
; -10.947 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.994     ;
; -10.932 ; control_unit:u2|instru_reg:u2|ir[8]               ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 11.968     ;
; -10.932 ; control_unit:u2|instru_reg:u2|ir[8]               ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 11.968     ;
; -10.932 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 11.978     ;
; -10.929 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 11.975     ;
; -10.924 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.013      ; 11.973     ;
; -10.905 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.952     ;
; -10.882 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 11.930     ;
; -10.878 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.925     ;
; -10.875 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.014      ; 11.925     ;
; -10.875 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.014      ; 11.925     ;
; -10.872 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.919     ;
; -10.862 ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[1] ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 11.897     ;
; -10.862 ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[1] ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 11.897     ;
; -10.839 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.014      ; 11.889     ;
; -10.839 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.014      ; 11.889     ;
; -10.812 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.014      ; 11.862     ;
; -10.811 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.858     ;
; -10.803 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.013      ; 11.852     ;
; -10.792 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.839     ;
; -10.767 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.013      ; 11.816     ;
; -10.762 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.809     ;
; -10.757 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.804     ;
; -10.755 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.014      ; 11.805     ;
; -10.755 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.014      ; 11.805     ;
; -10.747 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 11.793     ;
; -10.744 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 11.790     ;
; -10.729 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.776     ;
; -10.723 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.770     ;
; -10.721 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.768     ;
; -10.716 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[10] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.763     ;
; -10.714 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 11.760     ;
; -10.712 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[10] ; clk_pro      ; clk_pro     ; 1.000        ; 0.011      ; 11.759     ;
; -10.711 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 11.757     ;
+---------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_pro'                                                                                                                                                            ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; control_unit:u2|programcounter:u3|pc[3]            ; control_unit:u2|programcounter:u3|pc[3]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; control_unit:u2|programcounter:u3|pc[0]            ; control_unit:u2|programcounter:u3|pc[0]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|programcounter:u3|pc[1]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|programcounter:u3|pc[2]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.657      ;
; 0.645 ; datapath:u1|RAM:d|ram~39                           ; datapath:u1|RAM:d|data_output_ram[14]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.911      ;
; 0.649 ; datapath:u1|RAM:d|ram~27                           ; datapath:u1|RAM:d|data_output_ram[2]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.915      ;
; 0.649 ; datapath:u1|RAM:d|ram~28                           ; datapath:u1|RAM:d|data_output_ram[3]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.915      ;
; 0.650 ; datapath:u1|RAM:d|ram~35                           ; datapath:u1|RAM:d|data_output_ram[10]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.916      ;
; 0.650 ; datapath:u1|RAM:d|ram~36                           ; datapath:u1|RAM:d|data_output_ram[11]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.916      ;
; 0.765 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[8]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.031      ;
; 0.765 ; datapath:u1|RAM:d|ram~25                           ; datapath:u1|RAM:d|data_output_ram[0]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.031      ;
; 0.766 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[13]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.032      ;
; 0.766 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[12]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.032      ;
; 0.766 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[1]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.032      ;
; 0.768 ; datapath:u1|RAM:d|ram~40                           ; datapath:u1|RAM:d|data_output_ram[15]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.034      ;
; 0.770 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[14]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.036      ;
; 0.770 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[0]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.036      ;
; 0.771 ; datapath:u1|RAM:d|ram~38                           ; datapath:u1|RAM:d|data_output_ram[13]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.037      ;
; 0.793 ; datapath:u1|RAM:d|ram~31                           ; datapath:u1|RAM:d|data_output_ram[6]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.059      ;
; 0.815 ; datapath:u1|RAM:d|ram~37                           ; datapath:u1|RAM:d|data_output_ram[12]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.081      ;
; 0.834 ; datapath:u1|RAM:d|ram~30                           ; datapath:u1|RAM:d|data_output_ram[5]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.100      ;
; 0.837 ; datapath:u1|RAM:d|ram~26                           ; datapath:u1|RAM:d|data_output_ram[1]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; datapath:u1|RAM:d|ram~32                           ; datapath:u1|RAM:d|data_output_ram[7]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.104      ;
; 0.941 ; datapath:u1|RAM:d|ram~29                           ; datapath:u1|RAM:d|data_output_ram[4]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.004     ; 1.203      ;
; 0.973 ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; datapath:u1|RAM:d|ram~39                           ; clk_pro      ; clk_pro     ; 0.000        ; -0.001     ; 1.238      ;
; 0.975 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|programcounter:u3|pc[3]            ; clk_pro      ; clk_pro     ; 0.000        ; -0.006     ; 1.235      ;
; 1.032 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[2]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.298      ;
; 1.062 ; datapath:u1|RAM:d|ram~33                           ; datapath:u1|RAM:d|data_output_ram[8]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.328      ;
; 1.063 ; datapath:u1|RAM:d|data_output_ram[15]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 0.000        ; 0.003      ; 1.332      ;
; 1.095 ; control_unit:u2|ROM:u5|data_out_rom[14]            ; control_unit:u2|instru_reg:u2|ir[14]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.006     ; 1.355      ;
; 1.102 ; datapath:u1|RAM:d|ram~34                           ; datapath:u1|RAM:d|data_output_ram[9]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.004     ; 1.364      ;
; 1.114 ; control_unit:u2|ROM:u5|data_out_rom[1]             ; control_unit:u2|instru_reg:u2|ir[1]                ; clk_pro      ; clk_pro     ; 0.000        ; -0.006     ; 1.374      ;
; 1.115 ; control_unit:u2|ROM:u5|data_out_rom[0]             ; control_unit:u2|instru_reg:u2|ir[0]                ; clk_pro      ; clk_pro     ; 0.000        ; -0.006     ; 1.375      ;
; 1.123 ; control_unit:u2|ROM:u5|data_out_rom[13]            ; control_unit:u2|instru_reg:u2|ir[13]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.006     ; 1.383      ;
; 1.126 ; control_unit:u2|ROM:u5|data_out_rom[12]            ; control_unit:u2|instru_reg:u2|ir[12]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.006     ; 1.386      ;
; 1.127 ; control_unit:u2|ROM:u5|data_out_rom[8]             ; control_unit:u2|instru_reg:u2|ir[8]                ; clk_pro      ; clk_pro     ; 0.000        ; -0.006     ; 1.387      ;
; 1.153 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[1]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 1.425      ;
; 1.154 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[8]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 1.426      ;
; 1.156 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[13]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 1.428      ;
; 1.159 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[12]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 1.431      ;
; 1.159 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[0]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 1.431      ;
; 1.160 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[14]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 1.432      ;
; 1.183 ; control_unit:u2|instru_reg:u2|ir[14]               ; datapath:u1|RAM:d|temp_address[0]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.013      ; 1.462      ;
; 1.184 ; control_unit:u2|instru_reg:u2|ir[14]               ; datapath:u1|RAM:d|temp_address[1]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.013      ; 1.463      ;
; 1.188 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[5]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.454      ;
; 1.190 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[6]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.456      ;
; 1.190 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[8]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.456      ;
; 1.191 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[1]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.457      ;
; 1.193 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[0]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.459      ;
; 1.197 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[10]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.463      ;
; 1.199 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[7]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.465      ;
; 1.200 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[12]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.466      ;
; 1.201 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[2]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.467      ;
; 1.209 ; datapath:u1|RAM:d|data_output_ram[10]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[10] ; clk_pro      ; clk_pro     ; 0.000        ; 0.001      ; 1.476      ;
; 1.236 ; control_unit:u2|instru_reg:u2|ir[13]               ; datapath:u1|RAM:d|temp_address[2]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.013      ; 1.515      ;
; 1.237 ; datapath:u1|RAM:d|data_output_ram[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 0.000        ; 0.002      ; 1.505      ;
; 1.238 ; control_unit:u2|instru_reg:u2|ir[13]               ; datapath:u1|RAM:d|temp_address[0]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.013      ; 1.517      ;
; 1.246 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[2]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 1.518      ;
; 1.253 ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; datapath:u1|RAM:d|ram~40                           ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 1.516      ;
; 1.254 ; datapath:u1|RAM:d|data_output_ram[9]               ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[9]  ; clk_pro      ; clk_pro     ; 0.000        ; 0.002      ; 1.522      ;
; 1.284 ; control_unit:u2|instru_reg:u2|ir[14]               ; datapath:u1|RAM:d|temp_address[2]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.013      ; 1.563      ;
; 1.319 ; datapath:u1|RAM:d|data_output_ram[12]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 0.000        ; -0.002     ; 1.583      ;
; 1.343 ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; datapath:u1|RAM:d|ram~36                           ; clk_pro      ; clk_pro     ; 0.000        ; -0.002     ; 1.607      ;
; 1.379 ; datapath:u1|RAM:d|data_output_ram[8]               ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[8]  ; clk_pro      ; clk_pro     ; 0.000        ; 0.001      ; 1.646      ;
; 1.380 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]    ; control_unit:u2|programcounter:u3|pc[1]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.646      ;
; 1.403 ; datapath:u1|RAM:d|data_output_ram[13]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 0.000        ; 0.003      ; 1.672      ;
; 1.431 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[5]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.697      ;
; 1.433 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[6]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.699      ;
; 1.433 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[8]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.699      ;
; 1.434 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[1]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.700      ;
; 1.436 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[0]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.702      ;
; 1.438 ; control_unit:u2|programcounter:u3|pc[0]            ; control_unit:u2|programcounter:u3|pc[1]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.704      ;
; 1.440 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[10]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.706      ;
; 1.442 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[7]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.708      ;
; 1.443 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[12]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.709      ;
; 1.444 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[2]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.710      ;
; 1.460 ; control_unit:u2|instru_reg:u2|ir[1]                ; datapath:u1|RAM:d|temp_address[1]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.013      ; 1.739      ;
; 1.474 ; datapath:u1|RAM:d|data_output_ram[4]               ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[4]  ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 1.745      ;
; 1.482 ; datapath:u1|RAM:d|data_output_ram[11]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 1.753      ;
; 1.516 ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; datapath:u1|RAM:d|ram~38                           ; clk_pro      ; clk_pro     ; 0.000        ; -0.001     ; 1.781      ;
; 1.521 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[5]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.787      ;
; 1.523 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[6]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.789      ;
; 1.523 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[8]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.789      ;
; 1.524 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[1]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.790      ;
; 1.526 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[0]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.792      ;
; 1.530 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[10]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.796      ;
; 1.532 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[7]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.798      ;
; 1.533 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[12]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.799      ;
; 1.534 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[2]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.800      ;
; 1.550 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|programcounter:u3|pc[2]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 1.822      ;
; 1.570 ; control_unit:u2|instru_reg:u2|ir[1]                ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[1]  ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.836      ;
; 1.571 ; control_unit:u2|instru_reg:u2|ir[1]                ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[1]  ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.837      ;
; 1.601 ; datapath:u1|RAM:d|data_output_ram[15]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 0.000        ; 0.003      ; 1.870      ;
; 1.610 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]    ; control_unit:u2|programcounter:u3|pc[1]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.876      ;
; 1.628 ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[6]  ; datapath:u1|RAM:d|ram~31                           ; clk_pro      ; clk_pro     ; 0.000        ; -0.002     ; 1.892      ;
; 1.628 ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[8]  ; datapath:u1|RAM:d|ram~33                           ; clk_pro      ; clk_pro     ; 0.000        ; 0.011      ; 1.905      ;
; 1.639 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[11]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.004     ; 1.901      ;
; 1.639 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[13]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.004     ; 1.901      ;
; 1.640 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[15]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.004     ; 1.902      ;
; 1.640 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[9]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.004     ; 1.902      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_pro'                                                                                                                                           ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.452 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 2.494      ;
; -1.422 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 2.464      ;
; -1.372 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 2.414      ;
; -1.142 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 2.184      ;
; -1.039 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 2.075      ;
; -1.039 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 2.075      ;
; -1.039 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 2.075      ;
; -1.009 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 2.045      ;
; -1.009 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 2.045      ;
; -1.009 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 2.045      ;
; -0.959 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.995      ;
; -0.959 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.995      ;
; -0.959 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.995      ;
; -0.729 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.765      ;
; -0.729 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.765      ;
; -0.729 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.765      ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_pro'                                                                                                                                           ;
+-------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.499 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.765      ;
; 1.499 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.765      ;
; 1.499 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.765      ;
; 1.729 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.995      ;
; 1.729 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.995      ;
; 1.729 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.995      ;
; 1.779 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 2.045      ;
; 1.779 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 2.045      ;
; 1.779 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 2.045      ;
; 1.809 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 2.075      ;
; 1.809 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 2.075      ;
; 1.809 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 2.075      ;
; 1.912 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 2.184      ;
; 2.142 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 2.414      ;
; 2.192 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 2.464      ;
; 2.222 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 0.000        ; 0.006      ; 2.494      ;
+-------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_pro'                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_pro ; Rise       ; clk_pro                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~25                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~25                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~26                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~26                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~27                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~27                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~28                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~28                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~29                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~29                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~30                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~30                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~31                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~31                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~32                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~32                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~33                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~33                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~34                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~34                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~35                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~35                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~36                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; IR_out_pro[*]   ; clk_pro    ; 7.615  ; 7.615  ; Rise       ; clk_pro         ;
;  IR_out_pro[0]  ; clk_pro    ; 7.116  ; 7.116  ; Rise       ; clk_pro         ;
;  IR_out_pro[1]  ; clk_pro    ; 6.890  ; 6.890  ; Rise       ; clk_pro         ;
;  IR_out_pro[2]  ; clk_pro    ; 7.615  ; 7.615  ; Rise       ; clk_pro         ;
;  IR_out_pro[8]  ; clk_pro    ; 6.938  ; 6.938  ; Rise       ; clk_pro         ;
;  IR_out_pro[9]  ; clk_pro    ; 7.615  ; 7.615  ; Rise       ; clk_pro         ;
;  IR_out_pro[12] ; clk_pro    ; 7.320  ; 7.320  ; Rise       ; clk_pro         ;
;  IR_out_pro[13] ; clk_pro    ; 6.844  ; 6.844  ; Rise       ; clk_pro         ;
;  IR_out_pro[14] ; clk_pro    ; 7.386  ; 7.386  ; Rise       ; clk_pro         ;
; N_out_pro[*]    ; clk_pro    ; 14.822 ; 14.822 ; Rise       ; clk_pro         ;
;  N_out_pro[0]   ; clk_pro    ; 8.595  ; 8.595  ; Rise       ; clk_pro         ;
;  N_out_pro[1]   ; clk_pro    ; 8.679  ; 8.679  ; Rise       ; clk_pro         ;
;  N_out_pro[2]   ; clk_pro    ; 9.094  ; 9.094  ; Rise       ; clk_pro         ;
;  N_out_pro[3]   ; clk_pro    ; 14.822 ; 14.822 ; Rise       ; clk_pro         ;
; OP_out_pro[*]   ; clk_pro    ; 7.386  ; 7.386  ; Rise       ; clk_pro         ;
;  OP_out_pro[0]  ; clk_pro    ; 7.301  ; 7.301  ; Rise       ; clk_pro         ;
;  OP_out_pro[1]  ; clk_pro    ; 6.844  ; 6.844  ; Rise       ; clk_pro         ;
;  OP_out_pro[2]  ; clk_pro    ; 7.386  ; 7.386  ; Rise       ; clk_pro         ;
; RF_saida[*]     ; clk_pro    ; 7.292  ; 7.292  ; Rise       ; clk_pro         ;
;  RF_saida[0]    ; clk_pro    ; 6.305  ; 6.305  ; Rise       ; clk_pro         ;
;  RF_saida[1]    ; clk_pro    ; 6.340  ; 6.340  ; Rise       ; clk_pro         ;
;  RF_saida[2]    ; clk_pro    ; 6.304  ; 6.304  ; Rise       ; clk_pro         ;
;  RF_saida[3]    ; clk_pro    ; 6.605  ; 6.605  ; Rise       ; clk_pro         ;
;  RF_saida[4]    ; clk_pro    ; 6.294  ; 6.294  ; Rise       ; clk_pro         ;
;  RF_saida[5]    ; clk_pro    ; 7.050  ; 7.050  ; Rise       ; clk_pro         ;
;  RF_saida[6]    ; clk_pro    ; 6.789  ; 6.789  ; Rise       ; clk_pro         ;
;  RF_saida[7]    ; clk_pro    ; 7.292  ; 7.292  ; Rise       ; clk_pro         ;
;  RF_saida[8]    ; clk_pro    ; 6.914  ; 6.914  ; Rise       ; clk_pro         ;
;  RF_saida[9]    ; clk_pro    ; 6.577  ; 6.577  ; Rise       ; clk_pro         ;
;  RF_saida[10]   ; clk_pro    ; 6.441  ; 6.441  ; Rise       ; clk_pro         ;
;  RF_saida[11]   ; clk_pro    ; 6.610  ; 6.610  ; Rise       ; clk_pro         ;
;  RF_saida[12]   ; clk_pro    ; 6.378  ; 6.378  ; Rise       ; clk_pro         ;
;  RF_saida[13]   ; clk_pro    ; 6.259  ; 6.259  ; Rise       ; clk_pro         ;
;  RF_saida[14]   ; clk_pro    ; 6.177  ; 6.177  ; Rise       ; clk_pro         ;
;  RF_saida[15]   ; clk_pro    ; 6.161  ; 6.161  ; Rise       ; clk_pro         ;
; S_out_pro[*]    ; clk_pro    ; 7.287  ; 7.287  ; Rise       ; clk_pro         ;
;  S_out_pro[0]   ; clk_pro    ; 6.618  ; 6.618  ; Rise       ; clk_pro         ;
;  S_out_pro[1]   ; clk_pro    ; 7.287  ; 7.287  ; Rise       ; clk_pro         ;
;  S_out_pro[2]   ; clk_pro    ; 6.161  ; 6.161  ; Rise       ; clk_pro         ;
;  S_out_pro[3]   ; clk_pro    ; 6.378  ; 6.378  ; Rise       ; clk_pro         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; IR_out_pro[*]   ; clk_pro    ; 6.844 ; 6.844 ; Rise       ; clk_pro         ;
;  IR_out_pro[0]  ; clk_pro    ; 7.116 ; 7.116 ; Rise       ; clk_pro         ;
;  IR_out_pro[1]  ; clk_pro    ; 6.890 ; 6.890 ; Rise       ; clk_pro         ;
;  IR_out_pro[2]  ; clk_pro    ; 7.615 ; 7.615 ; Rise       ; clk_pro         ;
;  IR_out_pro[8]  ; clk_pro    ; 6.938 ; 6.938 ; Rise       ; clk_pro         ;
;  IR_out_pro[9]  ; clk_pro    ; 7.615 ; 7.615 ; Rise       ; clk_pro         ;
;  IR_out_pro[12] ; clk_pro    ; 7.320 ; 7.320 ; Rise       ; clk_pro         ;
;  IR_out_pro[13] ; clk_pro    ; 6.844 ; 6.844 ; Rise       ; clk_pro         ;
;  IR_out_pro[14] ; clk_pro    ; 7.386 ; 7.386 ; Rise       ; clk_pro         ;
; N_out_pro[*]    ; clk_pro    ; 7.394 ; 7.394 ; Rise       ; clk_pro         ;
;  N_out_pro[0]   ; clk_pro    ; 7.394 ; 7.394 ; Rise       ; clk_pro         ;
;  N_out_pro[1]   ; clk_pro    ; 8.125 ; 8.125 ; Rise       ; clk_pro         ;
;  N_out_pro[2]   ; clk_pro    ; 8.383 ; 8.383 ; Rise       ; clk_pro         ;
;  N_out_pro[3]   ; clk_pro    ; 8.112 ; 8.112 ; Rise       ; clk_pro         ;
; OP_out_pro[*]   ; clk_pro    ; 6.844 ; 6.844 ; Rise       ; clk_pro         ;
;  OP_out_pro[0]  ; clk_pro    ; 7.301 ; 7.301 ; Rise       ; clk_pro         ;
;  OP_out_pro[1]  ; clk_pro    ; 6.844 ; 6.844 ; Rise       ; clk_pro         ;
;  OP_out_pro[2]  ; clk_pro    ; 7.386 ; 7.386 ; Rise       ; clk_pro         ;
; RF_saida[*]     ; clk_pro    ; 6.161 ; 6.161 ; Rise       ; clk_pro         ;
;  RF_saida[0]    ; clk_pro    ; 6.305 ; 6.305 ; Rise       ; clk_pro         ;
;  RF_saida[1]    ; clk_pro    ; 6.340 ; 6.340 ; Rise       ; clk_pro         ;
;  RF_saida[2]    ; clk_pro    ; 6.304 ; 6.304 ; Rise       ; clk_pro         ;
;  RF_saida[3]    ; clk_pro    ; 6.605 ; 6.605 ; Rise       ; clk_pro         ;
;  RF_saida[4]    ; clk_pro    ; 6.294 ; 6.294 ; Rise       ; clk_pro         ;
;  RF_saida[5]    ; clk_pro    ; 7.050 ; 7.050 ; Rise       ; clk_pro         ;
;  RF_saida[6]    ; clk_pro    ; 6.789 ; 6.789 ; Rise       ; clk_pro         ;
;  RF_saida[7]    ; clk_pro    ; 7.292 ; 7.292 ; Rise       ; clk_pro         ;
;  RF_saida[8]    ; clk_pro    ; 6.914 ; 6.914 ; Rise       ; clk_pro         ;
;  RF_saida[9]    ; clk_pro    ; 6.577 ; 6.577 ; Rise       ; clk_pro         ;
;  RF_saida[10]   ; clk_pro    ; 6.441 ; 6.441 ; Rise       ; clk_pro         ;
;  RF_saida[11]   ; clk_pro    ; 6.610 ; 6.610 ; Rise       ; clk_pro         ;
;  RF_saida[12]   ; clk_pro    ; 6.378 ; 6.378 ; Rise       ; clk_pro         ;
;  RF_saida[13]   ; clk_pro    ; 6.259 ; 6.259 ; Rise       ; clk_pro         ;
;  RF_saida[14]   ; clk_pro    ; 6.177 ; 6.177 ; Rise       ; clk_pro         ;
;  RF_saida[15]   ; clk_pro    ; 6.161 ; 6.161 ; Rise       ; clk_pro         ;
; S_out_pro[*]    ; clk_pro    ; 6.161 ; 6.161 ; Rise       ; clk_pro         ;
;  S_out_pro[0]   ; clk_pro    ; 6.618 ; 6.618 ; Rise       ; clk_pro         ;
;  S_out_pro[1]   ; clk_pro    ; 7.287 ; 7.287 ; Rise       ; clk_pro         ;
;  S_out_pro[2]   ; clk_pro    ; 6.161 ; 6.161 ; Rise       ; clk_pro         ;
;  S_out_pro[3]   ; clk_pro    ; 6.378 ; 6.378 ; Rise       ; clk_pro         ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk_pro ; -4.675 ; -277.801      ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk_pro ; 0.215 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk_pro ; -0.224 ; -0.350        ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk_pro ; 0.788 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_pro ; -1.380 ; -122.380            ;
+---------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_pro'                                                                                                                                                           ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.675 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.706      ;
; -4.675 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.706      ;
; -4.581 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.612      ;
; -4.581 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.612      ;
; -4.571 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.602      ;
; -4.571 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.602      ;
; -4.548 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.579      ;
; -4.548 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.579      ;
; -4.491 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.529      ;
; -4.489 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.527      ;
; -4.486 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.527      ;
; -4.476 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.507      ;
; -4.476 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.507      ;
; -4.458 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.489      ;
; -4.458 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.489      ;
; -4.397 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.435      ;
; -4.396 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.436      ;
; -4.395 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.433      ;
; -4.393 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.433      ;
; -4.392 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.433      ;
; -4.387 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.425      ;
; -4.386 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.417      ;
; -4.386 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.417      ;
; -4.385 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.423      ;
; -4.382 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.423      ;
; -4.381 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.412      ;
; -4.381 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.412      ;
; -4.364 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.402      ;
; -4.362 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.400      ;
; -4.359 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.400      ;
; -4.306 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.346      ;
; -4.303 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.341      ;
; -4.302 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.340      ;
; -4.302 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.342      ;
; -4.299 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.339      ;
; -4.292 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.330      ;
; -4.292 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.332      ;
; -4.290 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.328      ;
; -4.289 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.329      ;
; -4.287 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.328      ;
; -4.274 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.312      ;
; -4.272 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.310      ;
; -4.269 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.309      ;
; -4.269 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.310      ;
; -4.266 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.306      ;
; -4.236 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.277      ;
; -4.229 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 5.273      ;
; -4.228 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 5.272      ;
; -4.221 ; control_unit:u2|instru_reg:u2|ir[1]               ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.252      ;
; -4.221 ; control_unit:u2|instru_reg:u2|ir[1]               ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.252      ;
; -4.212 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.252      ;
; -4.209 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.247      ;
; -4.208 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.246      ;
; -4.202 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.240      ;
; -4.202 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.242      ;
; -4.200 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.238      ;
; -4.199 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.237      ;
; -4.198 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.236      ;
; -4.197 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.235      ;
; -4.197 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.238      ;
; -4.197 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.237      ;
; -4.195 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.233      ;
; -4.194 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.234      ;
; -4.192 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.233      ;
; -4.187 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 5.229      ;
; -4.179 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.219      ;
; -4.179 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.219      ;
; -4.176 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.214      ;
; -4.176 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.216      ;
; -4.175 ; control_unit:u2|instru_reg:u2|ir[8]               ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.206      ;
; -4.175 ; control_unit:u2|instru_reg:u2|ir[8]               ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.001     ; 5.206      ;
; -4.175 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.213      ;
; -4.153 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 5.197      ;
; -4.142 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.183      ;
; -4.141 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.181      ;
; -4.135 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 5.179      ;
; -4.134 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 5.178      ;
; -4.132 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.173      ;
; -4.129 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[10] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.169      ;
; -4.126 ; control_unit:u2|instru_reg:u2|ir[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[10] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.166      ;
; -4.125 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 5.169      ;
; -4.124 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 5.168      ;
; -4.109 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; 0.009      ; 5.150      ;
; -4.107 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.147      ;
; -4.107 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.147      ;
; -4.106 ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[1] ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.002     ; 5.136      ;
; -4.106 ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[1] ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.002     ; 5.136      ;
; -4.104 ; control_unit:u2|instru_reg:u2|ir[0]               ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.144      ;
; -4.104 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.142      ;
; -4.103 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.141      ;
; -4.102 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.142      ;
; -4.102 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 5.146      ;
; -4.101 ; control_unit:u2|instru_reg:u2|ir[13]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 1.000        ; 0.012      ; 5.145      ;
; -4.099 ; control_unit:u2|instru_reg:u2|ir[12]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.139      ;
; -4.093 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 5.135      ;
; -4.089 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 1.000        ; 0.008      ; 5.129      ;
; -4.086 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.124      ;
; -4.085 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1]   ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.006      ; 5.123      ;
; -4.083 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]   ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 1.000        ; 0.010      ; 5.125      ;
; -4.068 ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[2] ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 1.000        ; -0.003     ; 5.097      ;
+--------+---------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_pro'                                                                                                                                                            ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; control_unit:u2|programcounter:u3|pc[3]            ; control_unit:u2|programcounter:u3|pc[3]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit:u2|programcounter:u3|pc[0]            ; control_unit:u2|programcounter:u3|pc[0]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|programcounter:u3|pc[1]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|programcounter:u3|pc[2]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.367      ;
; 0.313 ; datapath:u1|RAM:d|ram~39                           ; datapath:u1|RAM:d|data_output_ram[14]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.465      ;
; 0.315 ; datapath:u1|RAM:d|ram~27                           ; datapath:u1|RAM:d|data_output_ram[2]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; datapath:u1|RAM:d|ram~28                           ; datapath:u1|RAM:d|data_output_ram[3]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; datapath:u1|RAM:d|ram~35                           ; datapath:u1|RAM:d|data_output_ram[10]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.468      ;
; 0.316 ; datapath:u1|RAM:d|ram~36                           ; datapath:u1|RAM:d|data_output_ram[11]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.468      ;
; 0.356 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[8]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[1]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[13]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[12]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[0]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; datapath:u1|RAM:d|ram~25                           ; datapath:u1|RAM:d|data_output_ram[0]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[14]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; datapath:u1|RAM:d|ram~40                           ; datapath:u1|RAM:d|data_output_ram[15]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; datapath:u1|RAM:d|ram~38                           ; datapath:u1|RAM:d|data_output_ram[13]              ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.516      ;
; 0.387 ; datapath:u1|RAM:d|ram~31                           ; datapath:u1|RAM:d|data_output_ram[6]               ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.539      ;
; 0.401 ; datapath:u1|RAM:d|ram~30                           ; datapath:u1|RAM:d|data_output_ram[5]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.550      ;
; 0.402 ; datapath:u1|RAM:d|ram~37                           ; datapath:u1|RAM:d|data_output_ram[12]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.551      ;
; 0.404 ; datapath:u1|RAM:d|ram~26                           ; datapath:u1|RAM:d|data_output_ram[1]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.553      ;
; 0.404 ; datapath:u1|RAM:d|ram~32                           ; datapath:u1|RAM:d|data_output_ram[7]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.553      ;
; 0.434 ; datapath:u1|RAM:d|ram~29                           ; datapath:u1|RAM:d|data_output_ram[4]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.006     ; 0.580      ;
; 0.451 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|programcounter:u3|pc[3]            ; clk_pro      ; clk_pro     ; 0.000        ; -0.005     ; 0.598      ;
; 0.461 ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[14] ; datapath:u1|RAM:d|ram~39                           ; clk_pro      ; clk_pro     ; 0.000        ; -0.002     ; 0.611      ;
; 0.469 ; datapath:u1|RAM:d|data_output_ram[15]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 0.626      ;
; 0.487 ; control_unit:u2|programcounter:u3|pc[2]            ; control_unit:u2|ROM:u5|data_out_rom[2]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.639      ;
; 0.502 ; datapath:u1|RAM:d|ram~33                           ; datapath:u1|RAM:d|data_output_ram[8]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.651      ;
; 0.518 ; datapath:u1|RAM:d|ram~34                           ; datapath:u1|RAM:d|data_output_ram[9]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.004     ; 0.666      ;
; 0.528 ; control_unit:u2|ROM:u5|data_out_rom[14]            ; control_unit:u2|instru_reg:u2|ir[14]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.005     ; 0.675      ;
; 0.531 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[8]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 0.688      ;
; 0.532 ; control_unit:u2|instru_reg:u2|ir[14]               ; datapath:u1|RAM:d|temp_address[1]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.011      ; 0.695      ;
; 0.532 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[1]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 0.689      ;
; 0.532 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[13]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 0.689      ;
; 0.534 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[0]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 0.691      ;
; 0.536 ; control_unit:u2|instru_reg:u2|ir[14]               ; datapath:u1|RAM:d|temp_address[0]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.011      ; 0.699      ;
; 0.538 ; datapath:u1|RAM:d|data_output_ram[10]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[10] ; clk_pro      ; clk_pro     ; 0.000        ; 0.004      ; 0.694      ;
; 0.538 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[12]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 0.695      ;
; 0.539 ; control_unit:u2|ROM:u5|data_out_rom[0]             ; control_unit:u2|instru_reg:u2|ir[0]                ; clk_pro      ; clk_pro     ; 0.000        ; -0.005     ; 0.686      ;
; 0.539 ; control_unit:u2|ROM:u5|data_out_rom[1]             ; control_unit:u2|instru_reg:u2|ir[1]                ; clk_pro      ; clk_pro     ; 0.000        ; -0.005     ; 0.686      ;
; 0.539 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[14]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 0.696      ;
; 0.543 ; control_unit:u2|ROM:u5|data_out_rom[13]            ; control_unit:u2|instru_reg:u2|ir[13]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.005     ; 0.690      ;
; 0.543 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[6]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.692      ;
; 0.543 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[5]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.692      ;
; 0.545 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[8]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.694      ;
; 0.546 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[0]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.695      ;
; 0.546 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[1]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.695      ;
; 0.547 ; control_unit:u2|ROM:u5|data_out_rom[12]            ; control_unit:u2|instru_reg:u2|ir[12]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.005     ; 0.694      ;
; 0.547 ; datapath:u1|RAM:d|data_output_ram[14]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[14] ; clk_pro      ; clk_pro     ; 0.000        ; 0.004      ; 0.703      ;
; 0.549 ; control_unit:u2|ROM:u5|data_out_rom[8]             ; control_unit:u2|instru_reg:u2|ir[8]                ; clk_pro      ; clk_pro     ; 0.000        ; -0.005     ; 0.696      ;
; 0.549 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[10]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.698      ;
; 0.549 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[12]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.698      ;
; 0.550 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[7]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.699      ;
; 0.551 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[2]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.700      ;
; 0.557 ; datapath:u1|RAM:d|data_output_ram[9]               ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[9]  ; clk_pro      ; clk_pro     ; 0.000        ; 0.004      ; 0.713      ;
; 0.558 ; control_unit:u2|instru_reg:u2|ir[13]               ; datapath:u1|RAM:d|temp_address[2]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.011      ; 0.721      ;
; 0.560 ; control_unit:u2|instru_reg:u2|ir[13]               ; datapath:u1|RAM:d|temp_address[0]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.011      ; 0.723      ;
; 0.591 ; datapath:u1|RAM:d|data_output_ram[12]              ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[12] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.743      ;
; 0.601 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|ROM:u5|data_out_rom[2]             ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 0.758      ;
; 0.605 ; control_unit:u2|instru_reg:u2|ir[14]               ; datapath:u1|RAM:d|temp_address[2]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.011      ; 0.768      ;
; 0.611 ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; datapath:u1|RAM:d|ram~40                           ; clk_pro      ; clk_pro     ; 0.000        ; -0.005     ; 0.758      ;
; 0.611 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3]    ; control_unit:u2|programcounter:u3|pc[1]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.763      ;
; 0.615 ; datapath:u1|RAM:d|data_output_ram[8]               ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[8]  ; clk_pro      ; clk_pro     ; 0.000        ; 0.003      ; 0.770      ;
; 0.636 ; datapath:u1|RAM:d|data_output_ram[13]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[13] ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 0.793      ;
; 0.637 ; control_unit:u2|programcounter:u3|pc[0]            ; control_unit:u2|programcounter:u3|pc[1]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.789      ;
; 0.643 ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[11] ; datapath:u1|RAM:d|ram~36                           ; clk_pro      ; clk_pro     ; 0.000        ; -0.004     ; 0.791      ;
; 0.655 ; control_unit:u2|instru_reg:u2|ir[1]                ; datapath:u1|RAM:d|temp_address[1]                  ; clk_pro      ; clk_pro     ; 0.000        ; 0.011      ; 0.818      ;
; 0.656 ; datapath:u1|RAM:d|data_output_ram[4]               ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[4]  ; clk_pro      ; clk_pro     ; 0.000        ; 0.008      ; 0.816      ;
; 0.661 ; datapath:u1|RAM:d|data_output_ram[11]              ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[11] ; clk_pro      ; clk_pro     ; 0.000        ; 0.008      ; 0.821      ;
; 0.673 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[6]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.822      ;
; 0.673 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[5]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.822      ;
; 0.675 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[8]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.824      ;
; 0.676 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[0]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.825      ;
; 0.676 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[1]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.825      ;
; 0.679 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[10]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.828      ;
; 0.679 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[12]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.828      ;
; 0.680 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[7]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.829      ;
; 0.681 ; datapath:u1|RAM:d|temp_address[2]                  ; datapath:u1|RAM:d|data_output_ram[2]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.830      ;
; 0.689 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[6]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.838      ;
; 0.689 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[5]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.838      ;
; 0.691 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[8]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.840      ;
; 0.692 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[0]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.841      ;
; 0.692 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[1]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.841      ;
; 0.695 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[10]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.844      ;
; 0.695 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[12]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.844      ;
; 0.696 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[7]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.845      ;
; 0.697 ; datapath:u1|RAM:d|temp_address[0]                  ; datapath:u1|RAM:d|data_output_ram[2]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.003     ; 0.846      ;
; 0.715 ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[13] ; datapath:u1|RAM:d|ram~38                           ; clk_pro      ; clk_pro     ; 0.000        ; -0.002     ; 0.865      ;
; 0.718 ; control_unit:u2|programcounter:u3|pc[1]            ; control_unit:u2|programcounter:u3|pc[2]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 0.875      ;
; 0.719 ; datapath:u1|RAM:d|data_output_ram[15]              ; datapath:u1|regfile:rf|reg16:\regs:0:reg|Q_r16[15] ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 0.876      ;
; 0.721 ; control_unit:u2|instru_reg:u2|ir[1]                ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[1]  ; clk_pro      ; clk_pro     ; 0.000        ; -0.001     ; 0.872      ;
; 0.721 ; datapath:u1|regfile:rf|reg16:\regs:3:reg|Q_r16[6]  ; datapath:u1|RAM:d|ram~31                           ; clk_pro      ; clk_pro     ; 0.000        ; -0.005     ; 0.868      ;
; 0.722 ; control_unit:u2|instru_reg:u2|ir[1]                ; datapath:u1|regfile:rf|reg16:\regs:2:reg|Q_r16[1]  ; clk_pro      ; clk_pro     ; 0.000        ; -0.001     ; 0.873      ;
; 0.730 ; datapath:u1|RAM:d|data_output_ram[6]               ; datapath:u1|regfile:rf|reg16:\regs:1:reg|Q_r16[6]  ; clk_pro      ; clk_pro     ; 0.000        ; 0.004      ; 0.886      ;
; 0.733 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2]    ; control_unit:u2|programcounter:u3|pc[1]            ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.885      ;
; 0.735 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[15]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.007     ; 0.880      ;
; 0.735 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[9]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.007     ; 0.880      ;
; 0.736 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[14]              ; clk_pro      ; clk_pro     ; 0.000        ; -0.007     ; 0.881      ;
; 0.737 ; datapath:u1|RAM:d|temp_address[1]                  ; datapath:u1|RAM:d|data_output_ram[3]               ; clk_pro      ; clk_pro     ; 0.000        ; -0.007     ; 0.882      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_pro'                                                                                                                                           ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.224 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 1.000        ; 0.005      ; 1.261      ;
; -0.216 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 1.000        ; 0.005      ; 1.253      ;
; -0.212 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 1.000        ; 0.005      ; 1.249      ;
; -0.090 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 1.000        ; 0.005      ; 1.127      ;
; -0.042 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.074      ;
; -0.042 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.074      ;
; -0.042 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.074      ;
; -0.034 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.066      ;
; -0.034 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.066      ;
; -0.034 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.066      ;
; -0.030 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.062      ;
; -0.030 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.062      ;
; -0.030 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 1.062      ;
; 0.092  ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 0.940      ;
; 0.092  ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 0.940      ;
; 0.092  ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 1.000        ; 0.000      ; 0.940      ;
+--------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_pro'                                                                                                                                           ;
+-------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.788 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.940      ;
; 0.788 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.940      ;
; 0.788 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 0.940      ;
; 0.910 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.062      ;
; 0.910 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.062      ;
; 0.910 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.062      ;
; 0.914 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.066      ;
; 0.914 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.066      ;
; 0.914 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.066      ;
; 0.922 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[3] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.074      ;
; 0.922 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[0] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.074      ;
; 0.922 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[1] ; clk_pro      ; clk_pro     ; 0.000        ; 0.000      ; 1.074      ;
; 0.970 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 1.127      ;
; 1.092 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 1.249      ;
; 1.096 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 1.253      ;
; 1.104 ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ; control_unit:u2|programcounter:u3|pc[2] ; clk_pro      ; clk_pro     ; 0.000        ; 0.005      ; 1.261      ;
+-------+-------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_pro'                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_pro ; Rise       ; clk_pro                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|ROM:u5|data_out_rom[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|controller:u1|reg4:u1|Q_reg4[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|instru_reg:u2|ir[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; control_unit:u2|programcounter:u3|pc[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|data_output_ram[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~25                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~25                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~26                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~26                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~27                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~27                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~28                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~28                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~29                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~29                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~30                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~30                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~31                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~31                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~32                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~32                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~33                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~33                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~34                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~34                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~35                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~35                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_pro ; Rise       ; datapath:u1|RAM:d|ram~36                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; IR_out_pro[*]   ; clk_pro    ; 4.150 ; 4.150 ; Rise       ; clk_pro         ;
;  IR_out_pro[0]  ; clk_pro    ; 3.933 ; 3.933 ; Rise       ; clk_pro         ;
;  IR_out_pro[1]  ; clk_pro    ; 3.821 ; 3.821 ; Rise       ; clk_pro         ;
;  IR_out_pro[2]  ; clk_pro    ; 4.150 ; 4.150 ; Rise       ; clk_pro         ;
;  IR_out_pro[8]  ; clk_pro    ; 3.853 ; 3.853 ; Rise       ; clk_pro         ;
;  IR_out_pro[9]  ; clk_pro    ; 4.150 ; 4.150 ; Rise       ; clk_pro         ;
;  IR_out_pro[12] ; clk_pro    ; 4.058 ; 4.058 ; Rise       ; clk_pro         ;
;  IR_out_pro[13] ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  IR_out_pro[14] ; clk_pro    ; 4.063 ; 4.063 ; Rise       ; clk_pro         ;
; N_out_pro[*]    ; clk_pro    ; 7.333 ; 7.333 ; Rise       ; clk_pro         ;
;  N_out_pro[0]   ; clk_pro    ; 4.560 ; 4.560 ; Rise       ; clk_pro         ;
;  N_out_pro[1]   ; clk_pro    ; 4.581 ; 4.581 ; Rise       ; clk_pro         ;
;  N_out_pro[2]   ; clk_pro    ; 4.848 ; 4.848 ; Rise       ; clk_pro         ;
;  N_out_pro[3]   ; clk_pro    ; 7.333 ; 7.333 ; Rise       ; clk_pro         ;
; OP_out_pro[*]   ; clk_pro    ; 4.063 ; 4.063 ; Rise       ; clk_pro         ;
;  OP_out_pro[0]  ; clk_pro    ; 4.039 ; 4.039 ; Rise       ; clk_pro         ;
;  OP_out_pro[1]  ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  OP_out_pro[2]  ; clk_pro    ; 4.063 ; 4.063 ; Rise       ; clk_pro         ;
; RF_saida[*]     ; clk_pro    ; 3.957 ; 3.957 ; Rise       ; clk_pro         ;
;  RF_saida[0]    ; clk_pro    ; 3.553 ; 3.553 ; Rise       ; clk_pro         ;
;  RF_saida[1]    ; clk_pro    ; 3.578 ; 3.578 ; Rise       ; clk_pro         ;
;  RF_saida[2]    ; clk_pro    ; 3.552 ; 3.552 ; Rise       ; clk_pro         ;
;  RF_saida[3]    ; clk_pro    ; 3.675 ; 3.675 ; Rise       ; clk_pro         ;
;  RF_saida[4]    ; clk_pro    ; 3.508 ; 3.508 ; Rise       ; clk_pro         ;
;  RF_saida[5]    ; clk_pro    ; 3.854 ; 3.854 ; Rise       ; clk_pro         ;
;  RF_saida[6]    ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  RF_saida[7]    ; clk_pro    ; 3.957 ; 3.957 ; Rise       ; clk_pro         ;
;  RF_saida[8]    ; clk_pro    ; 3.838 ; 3.838 ; Rise       ; clk_pro         ;
;  RF_saida[9]    ; clk_pro    ; 3.660 ; 3.660 ; Rise       ; clk_pro         ;
;  RF_saida[10]   ; clk_pro    ; 3.556 ; 3.556 ; Rise       ; clk_pro         ;
;  RF_saida[11]   ; clk_pro    ; 3.673 ; 3.673 ; Rise       ; clk_pro         ;
;  RF_saida[12]   ; clk_pro    ; 3.592 ; 3.592 ; Rise       ; clk_pro         ;
;  RF_saida[13]   ; clk_pro    ; 3.489 ; 3.489 ; Rise       ; clk_pro         ;
;  RF_saida[14]   ; clk_pro    ; 3.437 ; 3.437 ; Rise       ; clk_pro         ;
;  RF_saida[15]   ; clk_pro    ; 3.428 ; 3.428 ; Rise       ; clk_pro         ;
; S_out_pro[*]    ; clk_pro    ; 4.001 ; 4.001 ; Rise       ; clk_pro         ;
;  S_out_pro[0]   ; clk_pro    ; 3.694 ; 3.694 ; Rise       ; clk_pro         ;
;  S_out_pro[1]   ; clk_pro    ; 4.001 ; 4.001 ; Rise       ; clk_pro         ;
;  S_out_pro[2]   ; clk_pro    ; 3.489 ; 3.489 ; Rise       ; clk_pro         ;
;  S_out_pro[3]   ; clk_pro    ; 3.591 ; 3.591 ; Rise       ; clk_pro         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; IR_out_pro[*]   ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  IR_out_pro[0]  ; clk_pro    ; 3.933 ; 3.933 ; Rise       ; clk_pro         ;
;  IR_out_pro[1]  ; clk_pro    ; 3.821 ; 3.821 ; Rise       ; clk_pro         ;
;  IR_out_pro[2]  ; clk_pro    ; 4.150 ; 4.150 ; Rise       ; clk_pro         ;
;  IR_out_pro[8]  ; clk_pro    ; 3.853 ; 3.853 ; Rise       ; clk_pro         ;
;  IR_out_pro[9]  ; clk_pro    ; 4.150 ; 4.150 ; Rise       ; clk_pro         ;
;  IR_out_pro[12] ; clk_pro    ; 4.058 ; 4.058 ; Rise       ; clk_pro         ;
;  IR_out_pro[13] ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  IR_out_pro[14] ; clk_pro    ; 4.063 ; 4.063 ; Rise       ; clk_pro         ;
; N_out_pro[*]    ; clk_pro    ; 4.024 ; 4.024 ; Rise       ; clk_pro         ;
;  N_out_pro[0]   ; clk_pro    ; 4.024 ; 4.024 ; Rise       ; clk_pro         ;
;  N_out_pro[1]   ; clk_pro    ; 4.365 ; 4.365 ; Rise       ; clk_pro         ;
;  N_out_pro[2]   ; clk_pro    ; 4.491 ; 4.491 ; Rise       ; clk_pro         ;
;  N_out_pro[3]   ; clk_pro    ; 4.383 ; 4.383 ; Rise       ; clk_pro         ;
; OP_out_pro[*]   ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  OP_out_pro[0]  ; clk_pro    ; 4.039 ; 4.039 ; Rise       ; clk_pro         ;
;  OP_out_pro[1]  ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  OP_out_pro[2]  ; clk_pro    ; 4.063 ; 4.063 ; Rise       ; clk_pro         ;
; RF_saida[*]     ; clk_pro    ; 3.428 ; 3.428 ; Rise       ; clk_pro         ;
;  RF_saida[0]    ; clk_pro    ; 3.553 ; 3.553 ; Rise       ; clk_pro         ;
;  RF_saida[1]    ; clk_pro    ; 3.578 ; 3.578 ; Rise       ; clk_pro         ;
;  RF_saida[2]    ; clk_pro    ; 3.552 ; 3.552 ; Rise       ; clk_pro         ;
;  RF_saida[3]    ; clk_pro    ; 3.675 ; 3.675 ; Rise       ; clk_pro         ;
;  RF_saida[4]    ; clk_pro    ; 3.508 ; 3.508 ; Rise       ; clk_pro         ;
;  RF_saida[5]    ; clk_pro    ; 3.854 ; 3.854 ; Rise       ; clk_pro         ;
;  RF_saida[6]    ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  RF_saida[7]    ; clk_pro    ; 3.957 ; 3.957 ; Rise       ; clk_pro         ;
;  RF_saida[8]    ; clk_pro    ; 3.838 ; 3.838 ; Rise       ; clk_pro         ;
;  RF_saida[9]    ; clk_pro    ; 3.660 ; 3.660 ; Rise       ; clk_pro         ;
;  RF_saida[10]   ; clk_pro    ; 3.556 ; 3.556 ; Rise       ; clk_pro         ;
;  RF_saida[11]   ; clk_pro    ; 3.673 ; 3.673 ; Rise       ; clk_pro         ;
;  RF_saida[12]   ; clk_pro    ; 3.592 ; 3.592 ; Rise       ; clk_pro         ;
;  RF_saida[13]   ; clk_pro    ; 3.489 ; 3.489 ; Rise       ; clk_pro         ;
;  RF_saida[14]   ; clk_pro    ; 3.437 ; 3.437 ; Rise       ; clk_pro         ;
;  RF_saida[15]   ; clk_pro    ; 3.428 ; 3.428 ; Rise       ; clk_pro         ;
; S_out_pro[*]    ; clk_pro    ; 3.489 ; 3.489 ; Rise       ; clk_pro         ;
;  S_out_pro[0]   ; clk_pro    ; 3.694 ; 3.694 ; Rise       ; clk_pro         ;
;  S_out_pro[1]   ; clk_pro    ; 4.001 ; 4.001 ; Rise       ; clk_pro         ;
;  S_out_pro[2]   ; clk_pro    ; 3.489 ; 3.489 ; Rise       ; clk_pro         ;
;  S_out_pro[3]   ; clk_pro    ; 3.591 ; 3.591 ; Rise       ; clk_pro         ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.073  ; 0.215 ; -1.452   ; 0.788   ; -1.380              ;
;  clk_pro         ; -12.073  ; 0.215 ; -1.452   ; 0.788   ; -1.380              ;
; Design-wide TNS  ; -775.577 ; 0.0   ; -4.569   ; 0.0     ; -122.38             ;
;  clk_pro         ; -775.577 ; 0.000 ; -4.569   ; 0.000   ; -122.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; IR_out_pro[*]   ; clk_pro    ; 7.615  ; 7.615  ; Rise       ; clk_pro         ;
;  IR_out_pro[0]  ; clk_pro    ; 7.116  ; 7.116  ; Rise       ; clk_pro         ;
;  IR_out_pro[1]  ; clk_pro    ; 6.890  ; 6.890  ; Rise       ; clk_pro         ;
;  IR_out_pro[2]  ; clk_pro    ; 7.615  ; 7.615  ; Rise       ; clk_pro         ;
;  IR_out_pro[8]  ; clk_pro    ; 6.938  ; 6.938  ; Rise       ; clk_pro         ;
;  IR_out_pro[9]  ; clk_pro    ; 7.615  ; 7.615  ; Rise       ; clk_pro         ;
;  IR_out_pro[12] ; clk_pro    ; 7.320  ; 7.320  ; Rise       ; clk_pro         ;
;  IR_out_pro[13] ; clk_pro    ; 6.844  ; 6.844  ; Rise       ; clk_pro         ;
;  IR_out_pro[14] ; clk_pro    ; 7.386  ; 7.386  ; Rise       ; clk_pro         ;
; N_out_pro[*]    ; clk_pro    ; 14.822 ; 14.822 ; Rise       ; clk_pro         ;
;  N_out_pro[0]   ; clk_pro    ; 8.595  ; 8.595  ; Rise       ; clk_pro         ;
;  N_out_pro[1]   ; clk_pro    ; 8.679  ; 8.679  ; Rise       ; clk_pro         ;
;  N_out_pro[2]   ; clk_pro    ; 9.094  ; 9.094  ; Rise       ; clk_pro         ;
;  N_out_pro[3]   ; clk_pro    ; 14.822 ; 14.822 ; Rise       ; clk_pro         ;
; OP_out_pro[*]   ; clk_pro    ; 7.386  ; 7.386  ; Rise       ; clk_pro         ;
;  OP_out_pro[0]  ; clk_pro    ; 7.301  ; 7.301  ; Rise       ; clk_pro         ;
;  OP_out_pro[1]  ; clk_pro    ; 6.844  ; 6.844  ; Rise       ; clk_pro         ;
;  OP_out_pro[2]  ; clk_pro    ; 7.386  ; 7.386  ; Rise       ; clk_pro         ;
; RF_saida[*]     ; clk_pro    ; 7.292  ; 7.292  ; Rise       ; clk_pro         ;
;  RF_saida[0]    ; clk_pro    ; 6.305  ; 6.305  ; Rise       ; clk_pro         ;
;  RF_saida[1]    ; clk_pro    ; 6.340  ; 6.340  ; Rise       ; clk_pro         ;
;  RF_saida[2]    ; clk_pro    ; 6.304  ; 6.304  ; Rise       ; clk_pro         ;
;  RF_saida[3]    ; clk_pro    ; 6.605  ; 6.605  ; Rise       ; clk_pro         ;
;  RF_saida[4]    ; clk_pro    ; 6.294  ; 6.294  ; Rise       ; clk_pro         ;
;  RF_saida[5]    ; clk_pro    ; 7.050  ; 7.050  ; Rise       ; clk_pro         ;
;  RF_saida[6]    ; clk_pro    ; 6.789  ; 6.789  ; Rise       ; clk_pro         ;
;  RF_saida[7]    ; clk_pro    ; 7.292  ; 7.292  ; Rise       ; clk_pro         ;
;  RF_saida[8]    ; clk_pro    ; 6.914  ; 6.914  ; Rise       ; clk_pro         ;
;  RF_saida[9]    ; clk_pro    ; 6.577  ; 6.577  ; Rise       ; clk_pro         ;
;  RF_saida[10]   ; clk_pro    ; 6.441  ; 6.441  ; Rise       ; clk_pro         ;
;  RF_saida[11]   ; clk_pro    ; 6.610  ; 6.610  ; Rise       ; clk_pro         ;
;  RF_saida[12]   ; clk_pro    ; 6.378  ; 6.378  ; Rise       ; clk_pro         ;
;  RF_saida[13]   ; clk_pro    ; 6.259  ; 6.259  ; Rise       ; clk_pro         ;
;  RF_saida[14]   ; clk_pro    ; 6.177  ; 6.177  ; Rise       ; clk_pro         ;
;  RF_saida[15]   ; clk_pro    ; 6.161  ; 6.161  ; Rise       ; clk_pro         ;
; S_out_pro[*]    ; clk_pro    ; 7.287  ; 7.287  ; Rise       ; clk_pro         ;
;  S_out_pro[0]   ; clk_pro    ; 6.618  ; 6.618  ; Rise       ; clk_pro         ;
;  S_out_pro[1]   ; clk_pro    ; 7.287  ; 7.287  ; Rise       ; clk_pro         ;
;  S_out_pro[2]   ; clk_pro    ; 6.161  ; 6.161  ; Rise       ; clk_pro         ;
;  S_out_pro[3]   ; clk_pro    ; 6.378  ; 6.378  ; Rise       ; clk_pro         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; IR_out_pro[*]   ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  IR_out_pro[0]  ; clk_pro    ; 3.933 ; 3.933 ; Rise       ; clk_pro         ;
;  IR_out_pro[1]  ; clk_pro    ; 3.821 ; 3.821 ; Rise       ; clk_pro         ;
;  IR_out_pro[2]  ; clk_pro    ; 4.150 ; 4.150 ; Rise       ; clk_pro         ;
;  IR_out_pro[8]  ; clk_pro    ; 3.853 ; 3.853 ; Rise       ; clk_pro         ;
;  IR_out_pro[9]  ; clk_pro    ; 4.150 ; 4.150 ; Rise       ; clk_pro         ;
;  IR_out_pro[12] ; clk_pro    ; 4.058 ; 4.058 ; Rise       ; clk_pro         ;
;  IR_out_pro[13] ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  IR_out_pro[14] ; clk_pro    ; 4.063 ; 4.063 ; Rise       ; clk_pro         ;
; N_out_pro[*]    ; clk_pro    ; 4.024 ; 4.024 ; Rise       ; clk_pro         ;
;  N_out_pro[0]   ; clk_pro    ; 4.024 ; 4.024 ; Rise       ; clk_pro         ;
;  N_out_pro[1]   ; clk_pro    ; 4.365 ; 4.365 ; Rise       ; clk_pro         ;
;  N_out_pro[2]   ; clk_pro    ; 4.491 ; 4.491 ; Rise       ; clk_pro         ;
;  N_out_pro[3]   ; clk_pro    ; 4.383 ; 4.383 ; Rise       ; clk_pro         ;
; OP_out_pro[*]   ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  OP_out_pro[0]  ; clk_pro    ; 4.039 ; 4.039 ; Rise       ; clk_pro         ;
;  OP_out_pro[1]  ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  OP_out_pro[2]  ; clk_pro    ; 4.063 ; 4.063 ; Rise       ; clk_pro         ;
; RF_saida[*]     ; clk_pro    ; 3.428 ; 3.428 ; Rise       ; clk_pro         ;
;  RF_saida[0]    ; clk_pro    ; 3.553 ; 3.553 ; Rise       ; clk_pro         ;
;  RF_saida[1]    ; clk_pro    ; 3.578 ; 3.578 ; Rise       ; clk_pro         ;
;  RF_saida[2]    ; clk_pro    ; 3.552 ; 3.552 ; Rise       ; clk_pro         ;
;  RF_saida[3]    ; clk_pro    ; 3.675 ; 3.675 ; Rise       ; clk_pro         ;
;  RF_saida[4]    ; clk_pro    ; 3.508 ; 3.508 ; Rise       ; clk_pro         ;
;  RF_saida[5]    ; clk_pro    ; 3.854 ; 3.854 ; Rise       ; clk_pro         ;
;  RF_saida[6]    ; clk_pro    ; 3.797 ; 3.797 ; Rise       ; clk_pro         ;
;  RF_saida[7]    ; clk_pro    ; 3.957 ; 3.957 ; Rise       ; clk_pro         ;
;  RF_saida[8]    ; clk_pro    ; 3.838 ; 3.838 ; Rise       ; clk_pro         ;
;  RF_saida[9]    ; clk_pro    ; 3.660 ; 3.660 ; Rise       ; clk_pro         ;
;  RF_saida[10]   ; clk_pro    ; 3.556 ; 3.556 ; Rise       ; clk_pro         ;
;  RF_saida[11]   ; clk_pro    ; 3.673 ; 3.673 ; Rise       ; clk_pro         ;
;  RF_saida[12]   ; clk_pro    ; 3.592 ; 3.592 ; Rise       ; clk_pro         ;
;  RF_saida[13]   ; clk_pro    ; 3.489 ; 3.489 ; Rise       ; clk_pro         ;
;  RF_saida[14]   ; clk_pro    ; 3.437 ; 3.437 ; Rise       ; clk_pro         ;
;  RF_saida[15]   ; clk_pro    ; 3.428 ; 3.428 ; Rise       ; clk_pro         ;
; S_out_pro[*]    ; clk_pro    ; 3.489 ; 3.489 ; Rise       ; clk_pro         ;
;  S_out_pro[0]   ; clk_pro    ; 3.694 ; 3.694 ; Rise       ; clk_pro         ;
;  S_out_pro[1]   ; clk_pro    ; 4.001 ; 4.001 ; Rise       ; clk_pro         ;
;  S_out_pro[2]   ; clk_pro    ; 3.489 ; 3.489 ; Rise       ; clk_pro         ;
;  S_out_pro[3]   ; clk_pro    ; 3.591 ; 3.591 ; Rise       ; clk_pro         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_pro    ; clk_pro  ; 328854   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_pro    ; clk_pro  ; 328854   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_pro    ; clk_pro  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_pro    ; clk_pro  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 125   ; 125  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Aug 14 12:57:45 2024
Info: Command: quartus_sta processor -c processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_pro clk_pro
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.073
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.073      -775.577 clk_pro 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk_pro 
Info (332146): Worst-case recovery slack is -1.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.452        -4.569 clk_pro 
Info (332146): Worst-case removal slack is 1.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.499         0.000 clk_pro 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -122.380 clk_pro 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.675
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.675      -277.801 clk_pro 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk_pro 
Info (332146): Worst-case recovery slack is -0.224
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.224        -0.350 clk_pro 
Info (332146): Worst-case removal slack is 0.788
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.788         0.000 clk_pro 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -122.380 clk_pro 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 321 megabytes
    Info: Processing ended: Wed Aug 14 12:57:46 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


