static bool evergreen_vm_reg_valid ( u32 reg ) { switch ( reg ) { case WAIT_UNTIL : case GRBM_GFX_INDEX : case CP_STRMOUT_CNTL : case CP_COHER_CNTL : case CP_COHER_SIZE : case VGT_VTX_VECT_EJECT_REG : case VGT_CACHE_INVALIDATION : case VGT_GS_VERTEX_REUSE : case VGT_PRIMITIVE_TYPE : case VGT_INDEX_TYPE : case VGT_NUM_INDICES : case VGT_NUM_INSTANCES : case VGT_COMPUTE_DIM_X : case VGT_COMPUTE_DIM_Y : case VGT_COMPUTE_DIM_Z : case VGT_COMPUTE_START_X : case VGT_COMPUTE_START_Y : case VGT_COMPUTE_START_Z : case VGT_COMPUTE_INDEX : case VGT_COMPUTE_THREAD_GROUP_SIZE : case VGT_HS_OFFCHIP_PARAM : case PA_CL_ENHANCE : case PA_SU_LINE_STIPPLE_VALUE : case PA_SC_LINE_STIPPLE_STATE : case PA_SC_ENHANCE : case SQ_DYN_GPR_CNTL_PS_FLUSH_REQ : case SQ_DYN_GPR_SIMD_LOCK_EN : case SQ_CONFIG : case SQ_GPR_RESOURCE_MGMT_1 : case SQ_GLOBAL_GPR_RESOURCE_MGMT_1 : case SQ_GLOBAL_GPR_RESOURCE_MGMT_2 : case SQ_CONST_MEM_BASE : case SQ_STATIC_THREAD_MGMT_1 : case SQ_STATIC_THREAD_MGMT_2 : case SQ_STATIC_THREAD_MGMT_3 : case SPI_CONFIG_CNTL : case SPI_CONFIG_CNTL_1 : case TA_CNTL_AUX : case DB_DEBUG : case DB_DEBUG2 : case DB_DEBUG3 : case DB_DEBUG4 : case DB_WATERMARKS : case TD_PS_BORDER_COLOR_INDEX : case TD_PS_BORDER_COLOR_RED : case TD_PS_BORDER_COLOR_GREEN : case TD_PS_BORDER_COLOR_BLUE : case TD_PS_BORDER_COLOR_ALPHA : case TD_VS_BORDER_COLOR_INDEX : case TD_VS_BORDER_COLOR_RED : case TD_VS_BORDER_COLOR_GREEN : case TD_VS_BORDER_COLOR_BLUE : case TD_VS_BORDER_COLOR_ALPHA : case TD_GS_BORDER_COLOR_INDEX : case TD_GS_BORDER_COLOR_RED : case TD_GS_BORDER_COLOR_GREEN : case TD_GS_BORDER_COLOR_BLUE : case TD_GS_BORDER_COLOR_ALPHA : case TD_HS_BORDER_COLOR_INDEX : case TD_HS_BORDER_COLOR_RED : case TD_HS_BORDER_COLOR_GREEN : case TD_HS_BORDER_COLOR_BLUE : case TD_HS_BORDER_COLOR_ALPHA : case TD_LS_BORDER_COLOR_INDEX : case TD_LS_BORDER_COLOR_RED : case TD_LS_BORDER_COLOR_GREEN : case TD_LS_BORDER_COLOR_BLUE : case TD_LS_BORDER_COLOR_ALPHA : case TD_CS_BORDER_COLOR_INDEX : case TD_CS_BORDER_COLOR_RED : case TD_CS_BORDER_COLOR_GREEN : case TD_CS_BORDER_COLOR_BLUE : case TD_CS_BORDER_COLOR_ALPHA : case SQ_ESGS_RING_SIZE : case SQ_GSVS_RING_SIZE : case SQ_ESTMP_RING_SIZE : case SQ_GSTMP_RING_SIZE : case SQ_HSTMP_RING_SIZE : case SQ_LSTMP_RING_SIZE : case SQ_PSTMP_RING_SIZE : case SQ_VSTMP_RING_SIZE : case SQ_ESGS_RING_ITEMSIZE : case SQ_ESTMP_RING_ITEMSIZE : case SQ_GSTMP_RING_ITEMSIZE : case SQ_GSVS_RING_ITEMSIZE : case SQ_GS_VERT_ITEMSIZE : case SQ_GS_VERT_ITEMSIZE_1 : case SQ_GS_VERT_ITEMSIZE_2 : case SQ_GS_VERT_ITEMSIZE_3 : case SQ_GSVS_RING_OFFSET_1 : case SQ_GSVS_RING_OFFSET_2 : case SQ_GSVS_RING_OFFSET_3 : case SQ_HSTMP_RING_ITEMSIZE : case SQ_LSTMP_RING_ITEMSIZE : case SQ_PSTMP_RING_ITEMSIZE : case SQ_VSTMP_RING_ITEMSIZE : case VGT_TF_RING_SIZE : case SQ_ESGS_RING_BASE : case SQ_GSVS_RING_BASE : case SQ_ESTMP_RING_BASE : case SQ_GSTMP_RING_BASE : case SQ_HSTMP_RING_BASE : case SQ_LSTMP_RING_BASE : case SQ_PSTMP_RING_BASE : case SQ_VSTMP_RING_BASE : case CAYMAN_VGT_OFFCHIP_LDS_BASE : case CAYMAN_SQ_EX_ALLOC_TABLE_SLOTS : return true ; default : DRM_ERROR ( "Invalid register 0x%x in CS\n" , reg ) ; return false ; } } 