<pb_type xmlns:xi="http://www.w3.org/2001/XInclude" name="TILE_INT_L" num_pb="1">
  <!-- Tile Interconnects -->
  <input name="EE2END" num_pins="4"/>
  <input name="EE4END" num_pins="4"/>
  <input name="EL1END" num_pins="4"/>
  <input name="ER1END" num_pins="4"/>
  <input name="NE2END" num_pins="4"/>
  <input name="NE6END" num_pins="4"/>
  <input name="NL1END" num_pins="3"/>
  <input name="NN2END" num_pins="4"/>
  <input name="NN6END" num_pins="4"/>
  <input name="NR1END" num_pins="4"/>
  <input name="NW2END" num_pins="4"/>
  <input name="NW6END" num_pins="4"/>
  <input name="SE2END" num_pins="4"/>
  <input name="SE6END" num_pins="4"/>
  <input name="SL1END" num_pins="4"/>
  <input name="SR1END" num_pins="4"/>
  <input name="SS2END" num_pins="4"/>
  <input name="SS6END" num_pins="4"/>
  <input name="SW2END" num_pins="4"/>
  <input name="SW6END" num_pins="4"/>
  <input name="WL1END" num_pins="4"/>
  <input name="WR1END" num_pins="4"/>
  <input name="WW2END" num_pins="4"/>
  <input name="WW4END" num_pins="4"/>
  <output name="EE2BEG" num_pins="4"/>
  <output name="EE4BEG" num_pins="4"/>
  <output name="EL1BEG" num_pins="3"/>
  <output name="ER1BEG" num_pins="4"/>
  <output name="NE2BEG" num_pins="4"/>
  <output name="NE6BEG" num_pins="4"/>
  <output name="NL1BEG" num_pins="3"/>
  <output name="NN2BEG" num_pins="4"/>
  <output name="NN6BEG" num_pins="4"/>
  <output name="NR1BEG" num_pins="4"/>
  <output name="NW2BEG" num_pins="4"/>
  <output name="NW6BEG" num_pins="4"/>
  <output name="SE2BEG" num_pins="4"/>
  <output name="SE6BEG" num_pins="4"/>
  <output name="SL1BEG" num_pins="4"/>
  <output name="SR1BEG" num_pins="4"/>
  <output name="SS2BEG" num_pins="4"/>
  <output name="SS6BEG" num_pins="4"/>
  <output name="SW2BEG" num_pins="4"/>
  <output name="SW6BEG" num_pins="4"/>
  <output name="WL1BEG" num_pins="3"/>
  <output name="WR1BEG" num_pins="4"/>
  <output name="WW2BEG" num_pins="4"/>
  <output name="WW4BEG" num_pins="4"/>

  <clock name="GCLK_L_B" num_pins="12"/>
  <clock name="GFAN" num_pins="2"/>
  <!--
  <output name="BYP_L" num_pins="8"/>
  <output name="CLK_L" num_pins="2"/>
  <output name="CTRL_L" num_pins="2"/>
  <output name="FAN_L" num_pins="8"/>
  <output name="IMUX_L" num_pins="48"/>
  <input name="LOGIC_OUTS_L" num_pins="24"/>
-->

  <input  name="CIN_N"  num_pins="2"/>
  <output name="COUT_N" num_pins="2"/>
  <xi:include href="../../tiles/clbll_l/pb_type.xml"/>

  <interconnect>
    <direct input="TILE_INT_L.CIN_N[0]" output="TILE_CLBLL_L.L_CIN_N[0]"  name="TILE_CLBLL_L.L_CIN_N[0]"/>
    <direct input="TILE_INT_L.CIN_N[0]" output="TILE_CLBLL_L.LL_CIN_N[0]" name="TILE_CLBLL_L.LL_CIN_N[0]"/>
    <direct output="TILE_INT_L.COUT_N[0]" input="TILE_CLBLL_L.L_COUT_N[0]"  name="TILE_CLBLL_L.L_COUT_N[0]"/>
    <direct output="TILE_INT_L.COUT_N[0]" input="TILE_CLBLL_L.LL_COUT_N[0]" name="TILE_CLBLL_L.LL_COUT_N[0]"/>
    <!-- Output muxes for EE2BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.NR1END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0]" name="TILE_INT_L.EE2BEG[0]" output="TILE_INT_L.EE2BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NR1END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1]" name="TILE_INT_L.EE2BEG[1]" output="TILE_INT_L.EE2BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NR1END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2]" name="TILE_INT_L.EE2BEG[2]" output="TILE_INT_L.EE2BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NR1END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3]" name="TILE_INT_L.EE2BEG[3]" output="TILE_INT_L.EE2BEG[3]"/>
    <!-- Output muxes for EE4BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0]" name="TILE_INT_L.EE4BEG[0]" output="TILE_INT_L.EE4BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1]" name="TILE_INT_L.EE4BEG[1]" output="TILE_INT_L.EE4BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2]" name="TILE_INT_L.EE4BEG[2]" output="TILE_INT_L.EE4BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3] TILE_INT_L.SW2END[3] TILE_INT_L.SW6END[3]" name="TILE_INT_L.EE4BEG[3]" output="TILE_INT_L.EE4BEG[3]"/>
    <!-- Output muxes for EL1BEG -->
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1]" name="TILE_INT_L.EL1BEG[0]" output="TILE_INT_L.EL1BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2]" name="TILE_INT_L.EL1BEG[1]" output="TILE_INT_L.EL1BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3]" name="TILE_INT_L.EL1BEG[2]" output="TILE_INT_L.EL1BEG[2]"/>
    <!-- Output muxes for ER1BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.ER1BEG[1]" output="TILE_INT_L.ER1BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.ER1BEG[2]" output="TILE_INT_L.ER1BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.ER1BEG[3]" output="TILE_INT_L.ER1BEG[3]"/>
    <!-- Output muxes for NE2BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.NW6END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0]" name="TILE_INT_L.NE2BEG[0]" output="TILE_INT_L.NE2BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1]" name="TILE_INT_L.NE2BEG[1]" output="TILE_INT_L.NE2BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2]" name="TILE_INT_L.NE2BEG[2]" output="TILE_INT_L.NE2BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3]" name="TILE_INT_L.NE2BEG[3]" output="TILE_INT_L.NE2BEG[3]"/>
    <!-- Output muxes for NE6BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.NW2END[0] TILE_INT_L.NW6END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.WW4END[0]" name="TILE_INT_L.NE6BEG[0]" output="TILE_INT_L.NE6BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.NE6BEG[1]" output="TILE_INT_L.NE6BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.NE6BEG[2]" output="TILE_INT_L.NE6BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.NE6BEG[3]" output="TILE_INT_L.NE6BEG[3]"/>
    <!-- Output muxes for NL1BEG -->
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.NL1BEG[0]" output="TILE_INT_L.NL1BEG[0]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.NL1BEG[1]" output="TILE_INT_L.NL1BEG[1]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.NL1BEG[2]" output="TILE_INT_L.NL1BEG[2]"/>
    <!-- Output muxes for NN2BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.NW6END[0] TILE_INT_L.WR1END[0] TILE_INT_L.WW4END[0]" name="TILE_INT_L.NN2BEG[0]" output="TILE_INT_L.NN2BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.NN2BEG[1]" output="TILE_INT_L.NN2BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.NN2BEG[2]" output="TILE_INT_L.NN2BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.NN2BEG[3]" output="TILE_INT_L.NN2BEG[3]"/>
    <!-- Output muxes for NN6BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.NW2END[0] TILE_INT_L.NW6END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.WW4END[0]" name="TILE_INT_L.NN6BEG[0]" output="TILE_INT_L.NN6BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.NN6BEG[1]" output="TILE_INT_L.NN6BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.NN6BEG[2]" output="TILE_INT_L.NN6BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.NN6BEG[3]" output="TILE_INT_L.NN6BEG[3]"/>
    <!-- Output muxes for NR1BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.NR1END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0]" name="TILE_INT_L.NR1BEG[0]" output="TILE_INT_L.NR1BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NR1END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1]" name="TILE_INT_L.NR1BEG[1]" output="TILE_INT_L.NR1BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NR1END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2]" name="TILE_INT_L.NR1BEG[2]" output="TILE_INT_L.NR1BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NR1END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3]" name="TILE_INT_L.NR1BEG[3]" output="TILE_INT_L.NR1BEG[3]"/>
    <!-- Output muxes for NW2BEG -->
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.NW6END[0] TILE_INT_L.WR1END[0] TILE_INT_L.WW4END[0]" name="TILE_INT_L.NW2BEG[0]" output="TILE_INT_L.NW2BEG[0]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.NW2BEG[1]" output="TILE_INT_L.NW2BEG[1]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.NW2BEG[2]" output="TILE_INT_L.NW2BEG[2]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.NW2BEG[3]" output="TILE_INT_L.NW2BEG[3]"/>
    <!-- Output muxes for NW6BEG -->
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.NW2END[0] TILE_INT_L.NW6END[0] TILE_INT_L.WW4END[0]" name="TILE_INT_L.NW6BEG[0]" output="TILE_INT_L.NW6BEG[0]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.NW6BEG[1]" output="TILE_INT_L.NW6BEG[1]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.NW6BEG[2]" output="TILE_INT_L.NW6BEG[2]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.NW6BEG[3]" output="TILE_INT_L.NW6BEG[3]"/>
    <!-- Output muxes for SE2BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0]" name="TILE_INT_L.SE2BEG[0]" output="TILE_INT_L.SE2BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1]" name="TILE_INT_L.SE2BEG[1]" output="TILE_INT_L.SE2BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2]" name="TILE_INT_L.SE2BEG[2]" output="TILE_INT_L.SE2BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3] TILE_INT_L.SW2END[3] TILE_INT_L.SW6END[3]" name="TILE_INT_L.SE2BEG[3]" output="TILE_INT_L.SE2BEG[3]"/>
    <!-- Output muxes for SE6BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0]" name="TILE_INT_L.SE6BEG[0]" output="TILE_INT_L.SE6BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1]" name="TILE_INT_L.SE6BEG[1]" output="TILE_INT_L.SE6BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2]" name="TILE_INT_L.SE6BEG[2]" output="TILE_INT_L.SE6BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3] TILE_INT_L.SW2END[3] TILE_INT_L.SW6END[3]" name="TILE_INT_L.SE6BEG[3]" output="TILE_INT_L.SE6BEG[3]"/>
    <!-- Output muxes for SL1BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0]" name="TILE_INT_L.SL1BEG[0]" output="TILE_INT_L.SL1BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1]" name="TILE_INT_L.SL1BEG[1]" output="TILE_INT_L.SL1BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2]" name="TILE_INT_L.SL1BEG[2]" output="TILE_INT_L.SL1BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3] TILE_INT_L.SW2END[3] TILE_INT_L.SW6END[3]" name="TILE_INT_L.SL1BEG[3]" output="TILE_INT_L.SL1BEG[3]"/>
    <!-- Output muxes for SR1BEG -->
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.SR1BEG[1]" output="TILE_INT_L.SR1BEG[1]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.SR1BEG[2]" output="TILE_INT_L.SR1BEG[2]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.SR1BEG[3]" output="TILE_INT_L.SR1BEG[3]"/>
    <!-- Output muxes for SS2BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.SS2BEG[0]" output="TILE_INT_L.SS2BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.SS2BEG[1]" output="TILE_INT_L.SS2BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.SS2BEG[2]" output="TILE_INT_L.SS2BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3] TILE_INT_L.SW2END[3] TILE_INT_L.SW6END[3] TILE_INT_L.WW2END[3]" name="TILE_INT_L.SS2BEG[3]" output="TILE_INT_L.SS2BEG[3]"/>
    <!-- Output muxes for SS6BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.SS6BEG[0]" output="TILE_INT_L.SS6BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.SS6BEG[1]" output="TILE_INT_L.SS6BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.SS6BEG[2]" output="TILE_INT_L.SS6BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3] TILE_INT_L.SW2END[3] TILE_INT_L.SW6END[3] TILE_INT_L.WW2END[3]" name="TILE_INT_L.SS6BEG[3]" output="TILE_INT_L.SS6BEG[3]"/>
    <!-- Output muxes for SW2BEG -->
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.SW2BEG[0]" output="TILE_INT_L.SW2BEG[0]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.SW2BEG[1]" output="TILE_INT_L.SW2BEG[1]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.SW2BEG[2]" output="TILE_INT_L.SW2BEG[2]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3] TILE_INT_L.SW2END[3] TILE_INT_L.SW6END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WW2END[3]" name="TILE_INT_L.SW2BEG[3]" output="TILE_INT_L.SW2BEG[3]"/>
    <!-- Output muxes for SW6BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SE2END[0] TILE_INT_L.SE6END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.SW6BEG[0]" output="TILE_INT_L.SW6BEG[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.SW6BEG[1]" output="TILE_INT_L.SW6BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.SW6BEG[2]" output="TILE_INT_L.SW6BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EE4END[3] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3] TILE_INT_L.SW2END[3] TILE_INT_L.SW6END[3] TILE_INT_L.WW2END[3]" name="TILE_INT_L.SW6BEG[3]" output="TILE_INT_L.SW6BEG[3]"/>
    <!-- Output muxes for WL1BEG -->
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SE6END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.WL1BEG[0]" output="TILE_INT_L.WL1BEG[0]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.WL1BEG[1]" output="TILE_INT_L.WL1BEG[1]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.SE2END[3] TILE_INT_L.SE6END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3] TILE_INT_L.SW2END[3] TILE_INT_L.SW6END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WW2END[3]" name="TILE_INT_L.WL1BEG[2]" output="TILE_INT_L.WL1BEG[2]"/>
    <!-- Output muxes for WR1BEG -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EE4END[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.NW6END[0] TILE_INT_L.WR1END[0] TILE_INT_L.WW4END[0]" name="TILE_INT_L.WR1BEG[1]" output="TILE_INT_L.WR1BEG[1]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EE4END[1] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.WR1BEG[2]" output="TILE_INT_L.WR1BEG[2]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EE4END[2] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.WR1BEG[3]" output="TILE_INT_L.WR1BEG[3]"/>
    <!-- Output muxes for WW2BEG -->
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.WW2BEG[0]" output="TILE_INT_L.WW2BEG[0]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.WW2BEG[1]" output="TILE_INT_L.WW2BEG[1]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.WW2BEG[2]" output="TILE_INT_L.WW2BEG[2]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SS6END[3] TILE_INT_L.SW2END[3] TILE_INT_L.SW6END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WW2END[3]" name="TILE_INT_L.WW2BEG[3]" output="TILE_INT_L.WW2BEG[3]"/>
    <!-- Output muxes for WW4BEG -->
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NE6END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NN6END[0] TILE_INT_L.NW2END[0] TILE_INT_L.NW6END[0] TILE_INT_L.WW4END[0]" name="TILE_INT_L.WW4BEG[0]" output="TILE_INT_L.WW4BEG[0]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NE6END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NN6END[1] TILE_INT_L.NW2END[1] TILE_INT_L.NW6END[1] TILE_INT_L.SS2END[0] TILE_INT_L.SS6END[0] TILE_INT_L.SW2END[0] TILE_INT_L.SW6END[0] TILE_INT_L.WW2END[0] TILE_INT_L.WW4END[1]" name="TILE_INT_L.WW4BEG[1]" output="TILE_INT_L.WW4BEG[1]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NE6END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NW2END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SS2END[1] TILE_INT_L.SS6END[1] TILE_INT_L.SW2END[1] TILE_INT_L.SW6END[1] TILE_INT_L.WW2END[1] TILE_INT_L.WW4END[2]" name="TILE_INT_L.WW4BEG[2]" output="TILE_INT_L.WW4BEG[2]"/>
    <mux input="TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NE6END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NN6END[3] TILE_INT_L.NW2END[3] TILE_INT_L.NW6END[3] TILE_INT_L.SS2END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW2END[2] TILE_INT_L.SW6END[2] TILE_INT_L.WW2END[2] TILE_INT_L.WW4END[3]" name="TILE_INT_L.WW4BEG[3]" output="TILE_INT_L.WW4BEG[3]"/>
    <!-- Output muxes for BYP_L -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[0]" name="TILE_INT_L.BYP_L[0]" output="TILE_CLBLL_L.BYP[0]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_INT_L.BYP_L[1]" output="TILE_CLBLL_L.BYP[1]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_INT_L.BYP_L[4]" output="TILE_CLBLL_L.BYP[4]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_INT_L.BYP_L[5]" output="TILE_CLBLL_L.BYP[5]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_INT_L.BYP_L[2]" output="TILE_CLBLL_L.BYP[2]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_INT_L.BYP_L[3]" output="TILE_CLBLL_L.BYP[3]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_INT_L.BYP_L[6]" output="TILE_CLBLL_L.BYP[6]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NR1END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WW2END[3]" name="TILE_INT_L.BYP_L[7]" output="TILE_CLBLL_L.BYP[7]"/>
    <!-- Output muxes for CLK_L -->
    <mux input="TILE_INT_L.ER1END[1] TILE_INT_L.GCLK_L_B[0] TILE_INT_L.GCLK_L_B[1] TILE_INT_L.GCLK_L_B[2] TILE_INT_L.GCLK_L_B[3] TILE_INT_L.GCLK_L_B[4] TILE_INT_L.GCLK_L_B[5] TILE_INT_L.SR1END[1] TILE_INT_L.WR1END[1]" name="TILE_INT_L.CLK_L[0]" output="TILE_CLBLL_L.CLK[0]"/>
    <mux input="TILE_INT_L.ER1END[1] TILE_INT_L.GCLK_L_B[0] TILE_INT_L.GCLK_L_B[1] TILE_INT_L.GCLK_L_B[2] TILE_INT_L.GCLK_L_B[3] TILE_INT_L.GCLK_L_B[4] TILE_INT_L.GCLK_L_B[5] TILE_INT_L.SR1END[1] TILE_INT_L.WR1END[1]" name="TILE_INT_L.CLK_L[1]" output="TILE_CLBLL_L.CLK[1]"/>
    <!-- Output muxes for CTRL_L -->
    <mux input="TILE_INT_L.EE4END[2] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[0] TILE_INT_L.GFAN[1] TILE_INT_L.NE6END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW6END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW4END[2]" name="TILE_INT_L.CTRL_L[0]" output="TILE_CLBLL_L.CTRL[0]"/>
    <mux input="TILE_INT_L.EE4END[2] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[0] TILE_INT_L.GFAN[1] TILE_INT_L.NE6END[2] TILE_INT_L.NN6END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW6END[2] TILE_INT_L.SE6END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS6END[2] TILE_INT_L.SW6END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW4END[2]" name="TILE_INT_L.CTRL_L[1]" output="TILE_CLBLL_L.CTRL[1]"/>
    <!-- Output muxes for FAN_L -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[0] TILE_INT_L.WW2END[0]" name="TILE_INT_L.FAN_L[4]" output="TILE_CLBLL_L.FAN[4]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.WR1END[0]" name="TILE_INT_L.FAN_L[0]" output="TILE_CLBLL_L.FAN[0]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_INT_L.FAN_L[2]" output="TILE_CLBLL_L.FAN[2]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[1]" name="TILE_INT_L.FAN_L[6]" output="TILE_CLBLL_L.FAN[6]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_INT_L.FAN_L[7]" output="TILE_CLBLL_L.FAN[7]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_INT_L.NE2END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[2]" name="TILE_INT_L.FAN_L[5]" output="TILE_CLBLL_L.FAN[5]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_INT_L.FAN_L[1]" output="TILE_CLBLL_L.FAN[1]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[3]" name="TILE_INT_L.FAN_L[3]" output="TILE_CLBLL_L.FAN[3]"/>
    <!-- Output muxes for IMUX_L -->
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[0]" name="TILE_CLBLL_L.IMUX[24]" output="TILE_CLBLL_L.IMUX[24]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[0]" name="TILE_CLBLL_L.IMUX[32]" output="TILE_CLBLL_L.IMUX[32]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[0]" name="TILE_CLBLL_L.IMUX[40]" output="TILE_CLBLL_L.IMUX[40]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[0] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[17]" output="TILE_CLBLL_L.IMUX[17]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[0] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[1]" output="TILE_CLBLL_L.IMUX[1]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[0] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[9]" output="TILE_CLBLL_L.IMUX[9]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.WR1END[0]" name="TILE_CLBLL_L.IMUX[16]" output="TILE_CLBLL_L.IMUX[16]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.WR1END[0]" name="TILE_CLBLL_L.IMUX[8]" output="TILE_CLBLL_L.IMUX[8]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[0] TILE_CLBLL_L.LOGIC_OUTS[12] TILE_CLBLL_L.LOGIC_OUTS[22] TILE_INT_L.NE2END[0] TILE_INT_L.NL1END[0] TILE_INT_L.NN2END[0] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[0] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.WR1END[0]" name="TILE_CLBLL_L.IMUX[0]" output="TILE_CLBLL_L.IMUX[0]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[25]" output="TILE_CLBLL_L.IMUX[25]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[33]" output="TILE_CLBLL_L.IMUX[33]"/>
    <mux input="TILE_INT_L.EE2END[0] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[4] TILE_CLBLL_L.LOGIC_OUTS[8] TILE_CLBLL_L.LOGIC_OUTS[18] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[0] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[0] TILE_INT_L.SL1END[0] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[41]" output="TILE_CLBLL_L.IMUX[41]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[10]" output="TILE_CLBLL_L.IMUX[10]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[18]" output="TILE_CLBLL_L.IMUX[18]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[0] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SS2END[0] TILE_INT_L.SW2END[0] TILE_INT_L.WL1END[0] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[2]" output="TILE_CLBLL_L.IMUX[2]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[11]" output="TILE_CLBLL_L.IMUX[11]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[19]" output="TILE_CLBLL_L.IMUX[19]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[3]" output="TILE_CLBLL_L.IMUX[3]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[26]" output="TILE_CLBLL_L.IMUX[26]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[34]" output="TILE_CLBLL_L.IMUX[34]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[1] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[5] TILE_CLBLL_L.LOGIC_OUTS[9] TILE_CLBLL_L.LOGIC_OUTS[19] TILE_INT_L.NE2END[1] TILE_INT_L.NL1END[1] TILE_INT_L.NN2END[1] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[1] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[1] TILE_INT_L.WW2END[0]" name="TILE_CLBLL_L.IMUX[42]" output="TILE_CLBLL_L.IMUX[42]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[27]" output="TILE_CLBLL_L.IMUX[27]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[35]" output="TILE_CLBLL_L.IMUX[35]"/>
    <mux input="TILE_INT_L.EE2END[1] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[0] TILE_CLBLL_L.LOGIC_OUTS[1] TILE_CLBLL_L.LOGIC_OUTS[13] TILE_CLBLL_L.LOGIC_OUTS[23] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[1] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[1] TILE_INT_L.SL1END[1] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[43]" output="TILE_CLBLL_L.IMUX[43]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[12]" output="TILE_CLBLL_L.IMUX[12]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[20]" output="TILE_CLBLL_L.IMUX[20]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[1] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[1] TILE_INT_L.SW2END[1] TILE_INT_L.WL1END[1] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[4]" output="TILE_CLBLL_L.IMUX[4]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[28]" output="TILE_CLBLL_L.IMUX[28]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[36]" output="TILE_CLBLL_L.IMUX[36]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[2] TILE_CLBLL_L.LOGIC_OUTS[14] TILE_CLBLL_L.LOGIC_OUTS[20] TILE_INT_L.NE2END[2] TILE_INT_L.NL1END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[2] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[1] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[1]" name="TILE_CLBLL_L.IMUX[44]" output="TILE_CLBLL_L.IMUX[44]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_INT_L.NE2END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[13]" output="TILE_CLBLL_L.IMUX[13]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_INT_L.NE2END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[21]" output="TILE_CLBLL_L.IMUX[21]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[2] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_INT_L.NE2END[2] TILE_INT_L.NN2END[2] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[2] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[5]" output="TILE_CLBLL_L.IMUX[5]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[29]" output="TILE_CLBLL_L.IMUX[29]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[37]" output="TILE_CLBLL_L.IMUX[37]"/>
    <mux input="TILE_INT_L.EE2END[2] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[6] TILE_CLBLL_L.LOGIC_OUTS[10] TILE_CLBLL_L.LOGIC_OUTS[16] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[2] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[2] TILE_INT_L.SL1END[2] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[45]" output="TILE_CLBLL_L.IMUX[45]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[14]" output="TILE_CLBLL_L.IMUX[14]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[22]" output="TILE_CLBLL_L.IMUX[22]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[2] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[2] TILE_INT_L.SW2END[2] TILE_INT_L.WL1END[2] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[6]" output="TILE_CLBLL_L.IMUX[6]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[3]" name="TILE_CLBLL_L.IMUX[15]" output="TILE_CLBLL_L.IMUX[15]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[3]" name="TILE_CLBLL_L.IMUX[23]" output="TILE_CLBLL_L.IMUX[23]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[3]" name="TILE_CLBLL_L.IMUX[7]" output="TILE_CLBLL_L.IMUX[7]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[30]" output="TILE_CLBLL_L.IMUX[30]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[38]" output="TILE_CLBLL_L.IMUX[38]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.EL1END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[7] TILE_CLBLL_L.LOGIC_OUTS[11] TILE_CLBLL_L.LOGIC_OUTS[17] TILE_INT_L.NE2END[3] TILE_INT_L.NN2END[3] TILE_INT_L.NR1END[3] TILE_INT_L.NW2END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[2] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WR1END[3] TILE_INT_L.WW2END[2]" name="TILE_CLBLL_L.IMUX[46]" output="TILE_CLBLL_L.IMUX[46]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NR1END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WW2END[3]" name="TILE_CLBLL_L.IMUX[31]" output="TILE_CLBLL_L.IMUX[31]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NR1END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WW2END[3]" name="TILE_CLBLL_L.IMUX[39]" output="TILE_CLBLL_L.IMUX[39]"/>
    <mux input="TILE_INT_L.EE2END[3] TILE_INT_L.ER1END[3] TILE_INT_L.GFAN[1] TILE_CLBLL_L.LOGIC_OUTS[3] TILE_CLBLL_L.LOGIC_OUTS[15] TILE_CLBLL_L.LOGIC_OUTS[21] TILE_INT_L.NR1END[3] TILE_INT_L.SE2END[3] TILE_INT_L.SL1END[3] TILE_INT_L.SR1END[3] TILE_INT_L.SS2END[3] TILE_INT_L.SW2END[3] TILE_INT_L.WL1END[3] TILE_INT_L.WW2END[3]" name="TILE_CLBLL_L.IMUX[47]" output="TILE_CLBLL_L.IMUX[47]"/>
  </interconnect>
  <pinlocations pattern="custom">
    <loc side="top" xoffset="0" yoffset="0">TILE_INT_L.COUT_N TILE_INT_L.COUT_N</loc>
    <loc side="bottom" xoffset="0" yoffset="0">TILE_INT_L.CIN_N TILE_INT_L.CIN_N</loc>
    <loc side="right" xoffset="0" yoffset="0">TILE_INT_L.EE2BEG TILE_INT_L.EE4BEG TILE_INT_L.EL1BEG TILE_INT_L.ER1BEG TILE_INT_L.NE2BEG TILE_INT_L.NE6BEG TILE_INT_L.NL1BEG TILE_INT_L.NN2BEG TILE_INT_L.NN6BEG TILE_INT_L.NR1BEG TILE_INT_L.NW2BEG TILE_INT_L.NW6BEG TILE_INT_L.SE2BEG TILE_INT_L.SE6BEG TILE_INT_L.SL1BEG TILE_INT_L.SR1BEG TILE_INT_L.SS2BEG TILE_INT_L.SS6BEG TILE_INT_L.SW2BEG TILE_INT_L.SW6BEG TILE_INT_L.WL1BEG TILE_INT_L.WR1BEG TILE_INT_L.WW2BEG TILE_INT_L.WW4BEG TILE_INT_L.EE2END TILE_INT_L.EE4END TILE_INT_L.EL1END TILE_INT_L.ER1END TILE_INT_L.NE2END TILE_INT_L.NE6END TILE_INT_L.NL1END TILE_INT_L.NN2END TILE_INT_L.NN6END TILE_INT_L.NR1END TILE_INT_L.NW2END TILE_INT_L.NW6END TILE_INT_L.SE2END TILE_INT_L.SE6END TILE_INT_L.SL1END TILE_INT_L.SR1END TILE_INT_L.SS2END TILE_INT_L.SS6END TILE_INT_L.SW2END TILE_INT_L.SW6END TILE_INT_L.WL1END TILE_INT_L.WR1END TILE_INT_L.WW2END TILE_INT_L.WW4END TILE_INT_L.GCLK_L_B TILE_INT_L.GFAN</loc>
    <!--
    <loc side="right"  xoffset="0" yoffset="0">TILE_INT_L.BYP_L TILE_INT_L.CLK_L TILE_INT_L.CTRL_L TILE_INT_L.FAN_L TILE_INT_L.IMUX_L TILE_INT_L.LOGIC_OUTS_L</loc>
    -->

  </pinlocations>
  <fc default_in_type="frac" default_in_val="0.5" default_out_type="frac" default_out_val="0.5">
    <fc_override fc_type="abs" fc_val="0" port_name="CIN_N"/>
    <fc_override fc_type="abs" fc_val="0" port_name="COUT_N"/>
  </fc>
</pb_type>
