# 🧠 DRAM（Dynamic Random Access Memory）

---

## 📘 概要

DRAM（Dynamic RAM）は、**1ビットあたり1トランジスタ＋1キャパシタ**で構成される揮発性メモリです。  
高集積・低コストを実現できるため、PC・スマートフォン・組込み機器などの**外部メモリ（メインメモリ）**として広く採用されています。

ただし、キャパシタに保持される電荷は自然放電により失われるため、**定期的なリフレッシュ動作が必要**です。

---

## 🔧 セル構造：1T1C DRAMセル

  WL
   |
   |
   o  ← アクセスFET
   |
   +------● キャパシタ
   |
  BL（ビット線）

- **WL（ワード線）**：アクセス用トランジスタのゲートを制御
- **BL（ビット線）**：読み書きデータの伝送路
- **キャパシタ**：電荷を一時的に蓄える記憶素子（論理「1」 or「0」）

---

## ⏱ リフレッシュとアクセスタイミング

- **リフレッシュ周期**：数十ミリ秒に1回、全ビットの電荷を再補充
- **RAS/CAS**：行選択（Row Address Strobe）と列選択（Column Address Strobe）によるアクセス制御
- **バーストアクセス**：連続アドレス読み出し最適化によりスループット向上

---

## 🧪 特性と比較

| 項目 | 内容 |
|------|------|
| 集積度 | 非常に高い（1T＋1C） |
| 面積効率 | ◎（1ビットあたり最小） |
| 消費電力 | リフレッシュによる電力増あり |
| 速度 | SRAMより遅いが高帯域化技術で補完 |
| 揮発性 | 揮発性（電源断で全データ消失） |

---

## 🔌 DRAMの種類と応用

| 種類 | 特徴 | 用途 |
|------|------|------|
| SDRAM | クロック同期、シンプル構成 | 組込み・旧型PCなど |
| DDR / DDR2/3/4/5 | データ転送を高速化 | 汎用メインメモリ |
| LPDDR系 | 低消費電力化、組込み用途向け | スマートフォン、モバイルSoC |
| eDRAM | 組込みDRAM。SRAMより高密度 | キャッシュ用途（IBM系SoCなど） |

---

## 🏗 SoCとの接続と制約

- DRAMは通常、**外部バス（AXI, AHB等）経由**で接続
- メモリコントローラ（MCU/DMC）が**リフレッシュ・スケジューリング・帯域分配**を担う
- DRAM待ち時間を考慮したキャッシュ構成が性能に直結

---

## 🔗 関連章（参照）

- [sram.md](./sram.md)：SRAMとの構造・応答時間の違い  
- [基礎編 第4章](../chapter4_mos_characteristics/)：MOS構造とスイッチング動作  
- [応用編 第6章](../d_chapter6_pdk_and_eda_environment/)：組込みDRAM用PDKの注意点（eDRAM時）

---

© 2025 Shinichi Samizo / MIT License
