<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35ticpg236-1L" LaunchTime="1669821113">
  <File Type="PA-TCL" Name="board_fa_3bit_count.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="board_fa_3bit_count_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="board_fa_3bit_count_reports.tcl"/>
  <File Type="RDS-RDS" Name="board_fa_3bit_count.vds"/>
  <File Type="RDS-UTIL" Name="board_fa_3bit_count_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="board_fa_3bit_count_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="board_fa_3bit_count.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="board_fa_3bit_count_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="board_fa_3bit_count_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/fa_3bit_count.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab 5/full_add/full_add.srcs/sources_1/new/full_add.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../full_add/full_add.srcs/sources_1/new/full_add.v"/>
        <Attr Name="ImportTime" Val="1669690812"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/half_add.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../full_add/full_add.srcs/sources_1/imports/new/half_add.v"/>
        <Attr Name="ImportTime" Val="1669688686"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab 5/n_bit_count/n_bit_count.srcs/sources_1/new/n_bit_count.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../n_bit_count/n_bit_count.srcs/sources_1/new/n_bit_count.v"/>
        <Attr Name="ImportTime" Val="1669746393"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/board_fa_3bit_count.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="board_fa_3bit_count"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Xilinx/Basys-3-Master.xdc">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Basys-3-Master.xdc"/>
        <Attr Name="ImportTime" Val="1669749620"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/new/leds.xdc">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/new/pmod.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
