### 期中作業說明

1. **作業內容：** 本次作業要求使用Verilog重新撰寫課程前兩章的部分作業。請將原本使用HDL檔案的部分重新以Verilog語言完成。

2. **說明：** 為什麼有的檔案有分`1and2`？
    - **1檔案夾：** 這裡的作業直接使用了`作業.hdl`檔案進行改寫。
    - **2檔案夾：** 這裡的作業不使用`作業.hdl`檔案進行改寫，可能使用了其他方式或是重新實現。

3. **參考資料：** 
    https://hom-wang.gitbooks.io/verilog-hdl/content/
    http://eportfolio.lib.ksu.edu.tw/user/4/9/4970J014/repository/100-1_KSU-Verilog_02-lecture.pdf
    https://programmermagazine.github.io/201307/htm/article4.html
    ChetGPt

4. **感想：** 在完成這次期中作業的過程中，我深刻體會到Verilog語言的優勢。相較於HDL，Verilog的語法更加簡潔，更貼近一般程式語言的風格，使得硬體描述變得更直觀。這種改變讓我更容易理解並實現相應的硬體功能，提高了我的開發效率。

同時，我發現HDL更像是在模擬電路板的連線過程，相對而言較為繁瑣。儘管兩者都是硬體描述語言，Verilog的高層次抽象讓我更輕鬆地處理複雜的電路邏輯。這次的學習經驗讓我更加喜愛使用Verilog進行硬體描述。