{"patent_id": "10-2020-0081867", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0004263", "출원번호": "10-2020-0081867", "발명의 명칭": "인터포저 및 인터포저를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "홍은석"}}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "어레이 기판;내부에 제1 공간이 마련된 폐곡선의 제1 인터포저;내부에 제2 공간이 마련된 폐곡선의 제2 인터포저;상기 어레인 기판과 상기 제1 인터포저를 연결하는 복수의 제1 브리지; 및상기 제1 인터포저와 상기 제2 인터포저를 연결하는 복수의 제2 브리지;를 포함하는,인터포저 어레이."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "청구항 1에 있어서,상기 제1 인터포저의 상기 제1 공간에 상기 제2 인터포저가 배치되는,인터포저 어레이."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "청구항 2에 있어서,상기 제2 인터포저의 상기 제2 공간에 배치되는 유닛 더미를 더 포함하고,상기 제2 인터포저와 상기 유닛 더미를 연결하는 복수의 제3 브리지를 더 포함하는,인터포저 어레이."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "청구항 1에 있어서,상기 제1 인터포저와 상기 제2 인터포저는 동일 제조 공정으로 동시에 형성되는,인터포저 어레이."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "청구항 3에 있어서,상기 제1 인터포저와 상기 제2 인터포저는 실질적으로 동일 높이로 형성되는,인터포저 어레이."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "에 있어서,상기 복수의 제1 브리지 및 상기 복수의 제2 브리지는 제거되고,상기 제1 인터포저와 상기 제2 인터포저가 분리되는,인터포저 어레이."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "내부에 제1 공간이 마련된 폐곡선의 제1 인터포저로서,수직으로 적층되는 제1 인쇄회로기판 및 제2 인쇄회로 기판 사이에 배치되고,상기 제1 공간의 외측의 제1 측면에 형성되는 제1 도금층을 포함하는,인터포저."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "청구항 8에 있어서,상기 제1 공간의 외측의 제1 측면에 비도금 부분이 형성되는,인터포저."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "청구항 8에 있어서,상기 제1 공간의 내측의 제2 측면에 형성되는 제2 도금층을 포함하는,인터포저."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "청구항 10에 있어서,상기 제1 공간의 내측의 제2 측면에 비도금 부분이 형성되는,인터포저."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "청구항 8에 있어서,내부에 제2 공간이 마련된 폐곡선의 형태의 제2 인터포저로서,수직으로 적층되는 상기 제1 인쇄회로기판 및 제3 인쇄회로 기판 사이에 배치되고,상기 제1 인터포저의 상기 제1 공간보다 작은 크기로 형성되는,인터포저."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "청구항 12에 있어서,상기 제2 공간의 외측의 제1 측면에 형성된 제3 도금층을 포함하는,인터포저."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "청구항 13에 있어서,공개특허 10-2022-0004263-4-상기 제2 공간의 외측의 제1 측면에 비도금 부분이 형성되는,인터포저."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "청구항 13에 있어서,상기 제2 공간의 내측의 제2 측면에 형성되는 제4 도금층을 포함하는,인터포저."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "청구항 15에 있어서,상기 제2 공간의 내측의 제2 측면에 비도금 부분이 형성되는,인터포저,"}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "전자 장치에 있어서,제1 인쇄회로기판과, 상기 제1 인쇄회로기판과 수직으로 적층되는 제2 인쇄회로 기판과, 상기 제1 인쇄회로기판과 상기 제2 인쇄회로기판 사이에 배치되는 제1 인터포저를 포함하는 제1 패키지 기판; 및제3 인쇄회로기판과, 상기 제3 인쇄회로기판과 수직으로 적층되는 제4 인쇄회로 기판과, 상기 제3 인쇄회로기판과 상기 제4 인쇄회로기판 사이에 배치되는 제2 인터포저를 포함하는 제2 패키지 기판;을 포함하고,상기 제1 인터포저는 내부에 제1 공간이 마련된 폐곡선 형태이고,상기 제2 인터포저는 내부에 제2 공간이 마련된 폐곡선 형태이고,상기 제2 인터포저는 상기 제1 인터포저의 상기 제1 공간보다 작은 크기로 형성되는,전자 장치."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "청구항 17에 있어서,상기 제1 인터포저의 외측면에 제1 도금층이 형성되고,상기 제1 인터포저의 내측면에 제2 도금층이 형성되고,상기 제2 인터포저의 외측면에 제3 도금층이 형성되고,상기 제2 인터포저의 내측면에 제4 도금층이 형성되는,전자 장치."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "청구항 18에 있어서,상기 제1 인터포저의 상기 외측면에 복수의 제1 비도금 부분이 형성되고,상기 제1 인터포저의 상기 내측면에 복수의 제2 비도금 부분이 형성되는,전자 장치."}
{"patent_id": "10-2020-0081867", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "청구항 19에 있어서,상기 제2 인터포저의 상기 외측면에 복수의 제3 비도금 부분이 형성되고,공개특허 10-2022-0004263-5-상기 제2 인터포저의 상기 내측면에 복수의 제4 비도금 부분이 형성되는,전자 장치."}
{"patent_id": "10-2020-0081867", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 다양한 실시 예에 따른 인터포저 어레이는, 어레이 기판과, 내부에 제1 공간이 마련된 폐곡선의 제1 인터포저와, 내부에 제2 공간이 마련된 폐곡선의 제2 인터포저와, 상기 어레인 기판과 상기 제1 인터포저를 연결 하는 복수의 제1 브리지 및 상기 제1 인터포저와 상기 제2 인터포저를 연결하는 복수의 제2 브리지를 포함할 수 있다."}
{"patent_id": "10-2020-0081867", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 다양한 실시예들은, 인터포저 및 인터포저를 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2020-0081867", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "모바일 전자 장치와 같은 전자 장치는 얇은 두께, 경량화, 소형화 및 다기능화를 추구하고 있으며, 이를 위해 전자 장치는 다양한 부품들이 실장되는 인쇄회로기판(예: PCB(printed circuit board), PBA(printed board assembly), RFPCB(rigid-flexible PCB), 및 FPCB(flexible printed circuit board) 등)을 포함할 수 있다. 인쇄회로기판은 전자 장치(예: 모바일 전자 장치)의 프로세서, 메모리, 센서 모듈, 카메라 모듈, 통신 모듈, 입 력 모듈, 출력 모듈을 포함할 수 있다. 상기 인쇄회로기판은 실장된 복수개의 전자 부품들을 접속하는 회로 배 선을 포함할 수 있다. 최근에 들어, 복수의 인쇄회로기판들을 수직 방향으로 적층하고, 복수의 인쇄회로기판들 사이에 이형의 인터포저(interposer)들을 배치하여 복수의 인쇄회로기판들을 전기적으로 연결하는 복합 인쇄회 로기판이 적용되고 있다."}
{"patent_id": "10-2020-0081867", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 다양한 실시예들은, 제1 인쇄회로기판 및 제2 인쇄회로기판 사이에 비아(via)와 부품 실장용 공간이 형성된 인터포저가 배치될 수 있다. 제1 인쇄회로기판과 제2 인쇄회로기판을 수직 방향으로 적층하여 전자 장치 내의 부품 및/또는 배터리 실장 공간을 확보할 수 있는 인터포저를 포함하는 패키지 기판을 제공할 수 있다. 복수의 인쇄회로기판들 사이에 이형의 인터포저들이 배치되는데, 이형의 인터포저들의 높이가 다른 경우에 전자 장치의 두께 산포를 맞추기 위한 별도의 공정이 필요하게 된다. 또한, 각각의 제조 방법으로 이형의 인터포저들 을 제조함으로 인터포저의 제조 비용이 증가하게 된다. 본 발명의 다양한 실시예들은, 이형의 인터포저들을 단일 공정으로 제조함으로써 인터포저의 제조 비용을 줄이 고, 실질적으로 동일한 두께로 제조하여 이형의 인터포저들 전자 장치의 두께 산포를 향상시킬 수 있는 방법이 제공할 수 있다. 본 발명의 다양한 실시예들은, 단일 제조 방법으로 이형의 인터포저들을 포함하는 인터포저 어레이를 제조할 수 있는 인터포저 제조 방법을 제공할 수 있다. 본 개시에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또"}
{"patent_id": "10-2020-0081867", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 2, "content": "다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2020-0081867", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 다양한 실시 예에 따른 인터포저 어레이는, 어레이 기판과, 내부에 제1 공간이 마련된 폐곡선의 제1 인터포저와, 내부에 제2 공간이 마련된 폐곡선의 제2 인터포저와, 상기 어레인 기판과 상기 제1 인터포저를 연 결하는 복수의 제1 브리지 및 상기 제1 인터포저와 상기 제2 인터포저를 연결하는 복수의 제2 브리지를 포함할 수 있다. 본 개시의 다양한 실시 예에 따른 인터포저는, 내부에 제1 공간이 마련된 폐곡선의 제1 인터포저로서, 수직으로 적층되는 제1 인쇄회로기판 및 제2 인쇄회로 기판 사이에 배치되고, 상기 제1 공간의 외측의 제1 측면에 형성되 는 제1 도금층을 포함할 수 있다. 본 개시의 다양한 실시 예에 따른 전자 장치는, 제1 패키지 기판 및 제2 패키지 기판을 포함한다. 상기 제1 패 키지 기판은, 제1 인쇄회로기판과, 상기 제1 인쇄회로기판과 수직으로 적층되는 제2 인쇄회로 기판과, 상기 제1 인쇄회로기판과 상기 제2 인쇄회로기판 사이에 배치되는 제1 인터포저를 포함할 수 있다. 상기 제2 패키지 기판은, 제3 인쇄회로기판과, 상기 제3 인쇄회로기판과 수직으로 적층되는 제4 인쇄회로 기판과, 상기 제3 인쇄회로 기판과 상기 제4 인쇄회로기판 사이에 배치되는 제2 인터포저를 포함할 수 있다. 상기 제1 인터포저는 내부에 제1 공간이 마련된 폐곡선 형태이고, 상기 제2 인터포저는 내부에 제2 공간이 마련된 폐곡선 형태이고, 상기 제 2 인터포저는 상기 제1 인터포저의 상기 제1 공간보다 작은 크기로 형성될 수 있다."}
{"patent_id": "10-2020-0081867", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 다양한 실시예들에 따르면, 제1 인쇄회로기판 및 제2 인쇄회로기판 사이에 비아(via)와 부품 실장용 공간이 형성된 인터포저를 배치하고, 제1 인쇄회로기판과 제2 인쇄회로기판을 수직 방향으로 적층할 수 있다. 인쇄회로기판의 면적을 축소하고, 인쇄회로기판의 축소된 면적만큼 전자 장치 내의 부품 및/또는 배터리 실장 공간을 확보할 수 있다. 본 발명의 다양한 실시예들에 따르면, 단일 제조 방법으로 이형의 인터포저들을 포함하는 인터포저 어레이를 제 조하여 인터포저의 제조 시간과 비용을 절감할 수 있다. 본 발명의 다양한 실시예들에 따르면, 이형의 제1 인터포저 및 제2 인터포저의 내부면/외부면에 전도성 물질(예: 구리(Cu))로 도금층을 형성함으로써, 제1 인터포저 및 제2 인터포저의 내부 및/또는 외부에 배치된 부 품들 간의 전자기 간섭(EMI: electromagnetic interference)을 제거 또는 줄일 수 있다. 본 발명의 다양한 실시예들에 따르면, 이형의 인터포저들을 동시에 프리-솔더링(pre-soldering)하여 인터포저의 생산성을 향상시킬 수 있다. 본 발명의 다양한 실시예들에 따르면, 단일 제조 방법으로 제조된 이형의 인터포저를 단일 전자 장치에 실장하 여, 전자 장치의 두께 산포를 향상시킬 수 있다. 이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다."}
{"patent_id": "10-2020-0081867", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들이 설명된다. 설명의 편의를 위하여 도면에 도시된 구 성요소들은 그 크기가 과장 또는 축소될 수 있으며, 본 발명이 반드시 도시된 바에 의해 한정되는 것은 아니다. 도 1은 다양한 실시 예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치와 통신하거나, 또는 제2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치는 프로세서, 메모리 , 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인 터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치 에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추 가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안 테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소 (예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데 이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로 세서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 일 실시 예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 (communication processor, CP)를 포함할 수 있다. 예를 들어, 전자 장치가 메 인 프로세서 및 보조 프로세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전 력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개 로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브 (예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브 (예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세 서와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소 (예: 디스플레이 모듈, 센서 모 듈, 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따 르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 CP)는 기능적으로 관련 있는 다른 구성요소 (예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지 능이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성요소 (예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소 (예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부 (예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드 또는 디지털 펜 (예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커 와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부 (예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 또는 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치 (예: 전자 장치)(예: 스피커 또는 헤드폰))를 통 해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태 (예: 전력 또는 온도), 또는 외부의 환경 상태 (예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR (infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있 다.인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 적어도 하나의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스는, 예를 들면, HDMI (high definition multimedia interface), USB (universal serial bus) 인터페이스, SD 카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치 (예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥 터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈은 적어도 하나의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC (power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버)간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있 다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접 (예: 유선) 통 신 또는 무선 통신을 지원하는 적어도 하나의 CP를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈은 무 선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS (global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN (local area network) 통신 모듈, 또는 전력선 통신 모 듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA (infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트 워크 (예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소 (예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성요소 들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보 (예: 국제 모바일 가입자 식별자 (IMSI))를 이용하여 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시 예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부 (예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 서브스트레이트 (예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어 진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크 또는 제2 네트워크와 같은통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들 중에서 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다 른 부품 (예: RFIC(radio frequency integrated circuit)이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시 예에 따르면, 안테나 모듈은 밀리미터파(mmWave) 안테나 모듈을 형성할 수 있다. 일실시 예에 따르면, 밀리미터파(mmWave) 안테나 모듈은 인쇄회로기판, 상기 인쇄회로기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄회로기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO (general purpose input and output), SPI (serial peripheral interface), 또는 MIPI (mobile industry processor interface))을 통해 서 로 연결되고 신호 (예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시 예에 따르면, 명령 또는 데이터는 제2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부 전자 장치(102 또는 104)는 전자 장치와 동일 한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 적어도 하나의 외부 전자 장치에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하 여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 적어도 하나의 외부 전자 장치에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 적어도 하나의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 요청과 관련 된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 결과를, 그대로 또는 추가적으로 처리하여, 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트 -서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시 예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 도 2는 본 개시의 다양한 실시 예에 따른 전자 장치의 전면의 사시도이다. 도 3은 본 개시의 다양한 실시 예에 따른 전자 장치의 후면의 사시도이다. 도 2 및 도 3을 참조하면, 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치)는, 제1 면(또는 전면)(210A), 제2 면(또는 후면)(210B), 및 제1 면(210A) 및 제2 면(210B) 사이의 공간을 둘러싸는 측면(210 C)을 포함하는 하우징을 포함할 수 있다. 다른 실시 예(미도시)에서, 하우징은, 제1 면(210A), 제2 면 (210B) 및 측면(210C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시 예에 따르면, 제1 면(210A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(예: 다양한 코팅 레이어들을 포함하는 글래스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제2 면(210B)은 실질 적으로 불투명한 후면 플레이트에 의하여 형성될 수 있다. 상기 후면 플레이트는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물 질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(210C)은, 전면 플레이트 및 후면 플레이트 와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조(또는 \"측면 부재\")에 의하여 형성될 수 있다. 어떤 실시 예에서는, 후면 플레이트 및 측면 베젤 구조는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다. 도시된 실시 예에서, 상기 전면 플레이트는, 상기 제1 면(210A)으로부터 상기 후면 플레이트 쪽으로 휘어져 심리스하게(seamless) 연장된 2개의 제1 영역(210D)들을, 상기 전면 플레이트의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시 예(도 3 참조)에서, 상기 후면 플레이트는, 상기 제2 면(210 B)으로부터 상기 전면 플레이트 쪽으로 휘어져 심리스하게 연장된 2개의 제2 영역(210E)들을 긴 엣지 양단에 포함할 수 있다. 어떤 실시 예에서는, 상기 전면 플레이트(또는 상기 후면 플레이트)가 상기 제1 영역(210D)들(또는 상기 제2 영역(210E)들) 중 하나만을 포함할 수 있다. 어떤 실시 예에서는, 상기 제1 영역 (210D)들 또는 제2 영역(210E)들 중 일부가 포함되지 않을 수 있다. 상기 실시 예들에서, 상기 전자 장치 의 측면에서 볼 때, 측면 베젤 구조는, 상기와 같은 제1 영역(210D)들 또는 제2 영역(210E)들이 포함되지 않는 측면 쪽에서는 제1 두께(또는 폭)를 가지고, 상기 제1 영역(210D)들 또는 제2 영역(210E)들을 포함한 측면 쪽에서는 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다. 일 실시 예에 따르면, 전자 장치는, 디스플레이(예: 도 1의 디스플레이 모듈), 입력 장치 (예: 도 1의 입력 모듈), 음향 출력 장치(207, 214)(예: 도 1의 음향 출력 모듈), 센서 모듈(204, 219)(예: 도 1의 센서 모듈), 카메라 모듈(205, 212, 213)(예: 도 1의 카메라 모듈), 키 입력 장치 , 인디케이터(미도시 됨), 및 커넥터들(208, 209) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시 예에 서는, 상기 전자 장치는, 구성 요소들 중 적어도 하나(예: 키 입력 장치(217, 또는 인디케이터)를 생략하 거나 다른 구성 요소를 추가적으로 포함할 수 있다. 디스플레이(예: 도 1의 디스플레이 모듈)는, 예를 들어, 전면 플레이트의 상단 부분을 통하여 보일 수 있다. 어떤 실시 예에서는, 상기 제1 면(210A), 및 상기 측면(210C)의 제1 영역(210D)을 형성하는 전면 플레이트를 통하여 상기 디스플레이의 적어도 일부가 보일 수 있다. 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지 타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시 예에서는, 상기 센서 모듈(204, 219)의 적어도 일부, 및/또는 키 입력 장치의 적어도 일부가, 상기 제1 영역(210D), 및/또는 상기 제2 영역(210E)에 배치될 수 있다. 어떤 실시 예(미도시)에서는, 디스플레이의 화면 표시 영역의 배면에, 오디오 모듈, 센서 모듈, 카메라 모듈(205, 예: 이미지 센서), 및 지문 센서 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시 예(미도 시)에서는, 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기 장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시 예에서는, 상기 센서 모듈(204, 219)의 적어도 일부, 및/또는 키 입력 장치의 적어도 일부가, 상기 제1 영역(210D)들, 및/또는 상기 제2 영역(210E)들에 배치될 수 있다. 입력 장치는, 마이크를 포함할 수 있다. 어떤 실시 예에서는, 입력 장치는 소리의 방향을 감지할 수 있도록 배치되는 복수개의 마이크를 포함할 수 있다. 음향 출력 장치(207, 214)는 스피커들(207, 214)을 포함할 수 있다. 스피커들(207, 214)은, 외부 스피커 및 통화용 리시버(예: 오디오 모듈)를 포함할 수 있다. 어떤 실시 예에서는 입력 장치(203, 예: 마이크), 스피커들(207, 214) 및 커넥터들(208, 209)은 전자 장치(20 0)의 상기 공간에 배치되고, 하우징에 형성된 적어도 하나의 홀을 통하여 외부 환경에 노출될 수 있다. 어 떤 실시 예에서는 하우징에 형성된 홀은 입력 장치(203, 예: 마이크) 및 스피커들(207, 214)을 위하여 공 용으로 사용될 수 있다. 어떤 실시 예에서는 스피커들(207, 214)은 하우징에 형성된 홀이 배제된 채, 동작 되는 스피커(예: 피에조 스피커)를 포함할 수 있다. 센서 모듈(204, 219)(예: 도 1의 센서 모듈)은, 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상 태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(204, 219)은, 예를 들어, 하우징의 제1 면(210A)에 배치된 제1 센서 모듈(예: 근접 센서) 및/또는 제2 센서 모듈(미도시)(예: 지문 센서), 및 /또는 상기 하우징의 제2 면(210B)에 배치된 제3 센서 모듈(예: HRM 센서)을 포함할 수 있다. 상기 지문 센서는 하우징의 제1 면(210A)(예: 디스플레이) 및/또는 제2 면(210B)에 배치될 수도 있다. 전 자 장치는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다. 카메라 모듈(205, 212)은, 전자 장치의 제1 면(210A)에 배치된 제1 카메라 모듈, 및 제2 면(210B)에 배치된 제2 카메라 모듈, 및/또는 플래시를 포함할 수 있다. 상기 카메라 모듈들(205, 212)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시는, 예를 들 어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 제1 카메라 모듈는 언더 디스플레이 카 메라(UDC: Under display Camera) 방식으로 디스플레이 패널의 하부에 배치될 수 있다. 어떤 실시 예에서는, 2 개 이상의 렌즈들(광각 및 망원 렌즈) 및 이미지 센서들이 상기 전자 장치의 한 면에 배치될 수 있다. 어 떤 실시 예에서는, 전자 장치의 제1 면(예로서, 화면이 표시되는 면)에 복수의 제1 카메라 모듈들이언더 디스플레이 카메라(UDC) 방식으로 배치될 수 있다. 키 입력 장치는, 하우징의 측면(210C)에 배치될 수 있다. 다른 실시 예에서, 전자 장치는 상기 언급된 키 입력 장치 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치는 디 스플레이 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시 예에서, 키 입력 장치는 디스플 레이에 포함된 압력 센서를 이용하여 구현될 수 있다. 인디케이터는, 예를 들어, 하우징의 제1 면(210A)에 배치될 수 있다. 인디케이터는, 예를 들어, 전자 장치 의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시 예에서, 인디케이터는, 예를 들어, 카메라 모듈 의 동작과 연동되는 광원을 제공할 수 있다. 인디케이터는, 예를 들어, LED, IR LED 및 제논 램프를 포함 할 수 있다. 커넥터들(208, 209)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥 터)를 수용할 수 있는 제1 커넥터 홀, 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 커넥터를 위한 수용할 수 있는 제2 커넥터 홀(209, 또는 이어폰 잭)을 포함할 수 있다. 카메라 모듈들(205, 212) 중 일부 카메라 모듈, 센서 모듈(204, 219)들 중 일부 센서 모듈 또는 인디 케이터는 디스플레이를 통해 보이도록 배치될 수 있다. 카메라 모듈은 디스플레이 영역과 중첩되어 배치될 수 있고, 카메라 모듈과 대응하는 디스플레이 영역에서도 화면을 표시할 수 있다. 일부 센서 모듈 은 전자 장치의 내부 공간에서 전면 플레이트를 통해 시각적으로 노출되지 않고 그 기능을 수행하도 록 배치될 수도 있다. 도 4는 본 개시의 다양한 실시 예에 따른 전자 장치의 전개 사시도이다. 도 4를 참조하면, 다양한 실시예들에 따르면, 전자 장치(300, 예: 도 1의 전자 장치 또는 도 2의 전자 장 치)는, 측면 부재(예: 측면 베젤 구조), 제 1 지지 부재(예: 브라켓 또는 지지 구조), 전면 플 레이트(예: 전면 커버), 디스플레이(예: 도 1의 디스플레이 모듈 또는 도 2의 디스플레이 ), 인쇄회로기판, 배터리(350, 예: 도 1의 배터리), 제 2 지지 부재(예: 리어 케이스), 안테나(370, 예: 도 1의 안테나 모듈), 및 후면 플레이트(예: 후면 커버)를 포함할 수 있다. 어떤 실시 예에서는, 전자 장치는, 구성 요소들 중 적어도 하나(예: 제 1 지지 부재, 또는 제 2 지지 부재)를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다. 전자 장치의 구성 요소들 중 적어 도 하나는, 도 1의 전자 장치, 또는 도 3의 전자 장치의 구성 요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다. 다양한 실시예들에 따르면, 제 1 지지 부재는, 전자 장치 내부에 배치되어 측면 부재와 연결될 수 있거나, 측면 부재와 일체로 형성될 수 있다. 제 1 지지 부재는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제 1 지지 부재는, 일면에 디스플레이가 결합되고 타면 에 인쇄회로기판이 결합될 수 있다. 인쇄회로기판에는, 프로세서, 메모리, 및/또는 인터페이스가 장 착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그 널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 일 실시 예에 따르면, 인쇄회로기판은 복수의 인쇄회로기판들(예: 제1 인쇄회로기판 및 제2 인쇄회로기 판)과 적어도 하나의 인터포저를 포함할 수 있다. 일 예로서, 복수의 인쇄회로기판들은 패키지 기판(예: 도 5a 의 패키지 기판)을 포함할 수 있다. 패키지 기판은 제1 인쇄회로기판(예: 메인 인쇄회로기판) 및 제2 인쇄회로기판(예: 슬레이브 인쇄회로기판)을 포함할 수 있다. 제1 인쇄회로기판과 제2 인쇄회 로기판은 실질적으로 수직하게 배열될 수 있으며, 제1 인쇄회로기판과 제2 인쇄회로기판 사이에 이형의 인터포저들(예: 도 5a의 제1 인터포저 및 제2 인터포저)이 배치될 수 있다. 일 실시 예에 따 르면, 복수의 인쇄회로기판들은 구부러지 않는 특성을 갖는 재질(예: FR4)로 형성되는 인쇄회로기판, 또는 구부 러질 수 있는 특성(또는 플렉서블(flexible) 특성)을 갖는 연성 인쇄회로기판(FPCB)일 수 있다. 일 실시 예에 따르면, 인쇄회로기판은 휘어지거나 또는 구부러지는(flexible) 특성을 가지는 영역(예: 연 성 영역(flexible area))(예: FPCB, 또는 RFPCB)을 포함할 수 있다. 일 예시에서, 연성 영역은, 베이스 필름 (또는 기판) 및 동박 층을 포함할 수 있다. 예를 들어, 연성 영역은 폴리이미드(polyimide) 필름의 상단 또는 하단 중 적어도 한 영역의 적어도 일부에 적어도 하나의 동박(copper clad)이 적층된 연성 동박 적층필름 (flexible copper clad layer: FCCL)일 수 있다.일 실시 예에 따르면, 메모리는, 예를 들어, 도 1의 휘발성 메모리 또는 도 1의 비휘발성 메모리를 포함할 수 있다. 일 실시 예에 따르면, 인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예 를 들어, 전자 장치를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카 드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 배터리(350, 예: 도 1의 배터리)는, 예를 들어, 전자 장치의 적어도 하나의 구 성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전 지, 또는 연료 전지를 포함할 수 있다. 배터리의 적어도 일부는, 예를 들어, 인쇄회로기판과 실질적 으로 동일 평면상에 배치될 수 있다. 배터리는 전자 장치 내부에 일체로 배치될 수 있다. 다른 실시 예로, 배터리는 전자 장치로부터 탈부착 가능하게 배치될 수도 있다. 일 실시 예에 따르면, 안테나는, 예를 들어, 후면 플레이트와 배터리 사이에 배치될 수 있다. 안테나는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신 할 수 있다. 다른 실시 예에서는, 상기 측면 부재 및/또는 상기 제 1 지지 부재의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다. 일 실시 예에 따르면, 차폐 구조(미도시)(또는 쉴드 캔(shield can))는, 도전성 재질(예; 금속)으로 형성될 수 있으며, 인쇄회로기판 의 적어도 일 영역에 배치되어, 인쇄회로기판에 배치된 복수의 전자 부품들(예: 프로세서, 메모리, 인터페이스, 통신 모듈, 센서 모듈, 및/또는 연결 단자)을 전자기적으로 차폐할 수 있다. 일 예시에서, 차폐 구조는 제1 인쇄회로기판(예: 도 5a 및 도 5b의 제1 인쇄회로기판(510, 510-1 또는 510-2)) 및/또는 제2 인쇄회로기판(예: 도 5a 및 도 5b의 제2 인쇄회로기판(540, 540-1, 또는 540-2))에 적어 도 일부 배치될 수 있으며, 제1 인쇄회로기판 및/또는 제2 인쇄회로기판에 배치되는 복수의 전자 부품들을 전자 기적으로 차폐할 수 있다. 다양한 실시 예에 따르면, 측면 부재의 제1지지 부재는 전면 플레이트를 향하는 제1면 및 제1면과 반대 방향(예: 후면 플레이트 방향)을 향하는 제2면을 포함할 수 있다. 어떤 실시 예에 따 르면, 카메라 모듈(예: 도 1의 카메라 모듈)은 제1지지 부재와 후면 플레이트 사이에 배치 될 수 있다. 어떤 실시 예에 따르면, 카메라 모듈은 제1지지 부재의 제1면으로부터 제2면 까지 연결된 관통홀을 통해 전면 플레이트 방향으로 돌출되거나 보이도록 배치될 수 있다. 어 떤 실시 예에 따르면, 카메라 모듈의 관통홀을 통해 돌출된 부분은 디스플레이의 대응되는 위치 에서 외부 환경을 검출하도록 배치될 수 있다. 다른 실시 예로, 카메라 모듈이 디스플레이와 제1지지 부재 사이에 배치될 경우, 관통홀은 불필요할 수 있다. 도 5a는 본 개시의 다양한 실시 예에 따른 인터포저(520, 530)를 포함하는 패키지 기판을 나타내는 도면이 다. 도 5b는 본 개시의 다양한 실시 예에 따른 인터포저(520, 530)를 포함하는 패키지 기판(500-1, 500-2)을 나 타내는 도면이다. 패키지 기판(500, 500-1, 500-2)은 전자 장치(예: 도 1의 전자 장치)의 인쇄회로기판 에 포함될 수 있다. 도 5a 및 도 5b를 참조하면, 전자 장치(예: 도 1의 전자 장치)는 패키지 기판을 포함할 수 있다. 패 키지 기판(예: 도 4의 인쇄회로기판)은 수직 방향으로 적층된 제1 인쇄회로기판(예: 메인 인쇄 회로기판), 제2 인쇄회로기판(예: 슬레이브 인쇄회로기판) 및 인터포저(예: 제1 인터포저 및 제2 인 터포저)를 포함할 수 있다. 제1 인쇄회로기판과 제2 인쇄회로기판 사이에 이형의 인터포저들(예: 제1 인터포저 및 제2 인터포저)이 배치될 수 있다. 도 5a에서는 제1 인쇄회로기판과 제2 인쇄회로기판 사이에 이형의 제1 인터포저 및 제2 인터포 저가 배치된 것을 일 예로 도시하고 있다. 이에 한정되지 않고, 도 5b에 도시된 바와 같이, 전자 장치(예: 도 1의 전자 장치)는 복수의 패키지 기판 들(예: 패키지 기판(500-1, 500-2))을 포함할 수 있다. 복수의 패키지 기판들(500-1, 500-2) 각각에는 하나의 인터포저가 배치될 수 있다. 복수의 패키지 기판들(500-1, 500-2)에는 이형의 인터포저가 배치될 수 있다. 일 예로서, 복수의 패키지 기판들(500-1, 500-2) 중 제1 패키지 기판(500-1)은 제1 인쇄회로기판(510-1), 제2 인쇄 회로기판(540-1), 및 제1 인터포저를 포함할 수 있다. 제1 인쇄회로기판(510-1)과 제2 인쇄회로기판(540-1) 사이에 제1 인터포저가 배치될 수 있다. 일 예로서, 복수의 패키지 기판들(500-1, 500-2) 중 제2 패키 지 기판(500-2)은 제3 인쇄회로기판(510-2), 제4 인쇄회로기판(540-2), 및 제2 인터포저를 포함할 수 있다. 제3 인쇄회로기판(510-2)과 제4 인쇄회로기판(540-2) 사이에 제2 인터포저가 배치될 수 있다. 제1 인터포저와 제2 인터포저는 서로 다른 크기 및/또는 형태로 형성될 수 있다. 도 5c는 본 개시의 다양한 실시 예에 따른 인터포저(520, 530)를 포함하는 패키지 기판(500-3)을 나타내는 도면 이다. 도 5c를 참조하면, 전자 장치(예: 도 1의 전자 장치)는 패키지 기판(500-3)을 포함할 수 있다. 패키지 기 판(500-3)(예: 도 4의 인쇄회로기판)은 제1 인쇄회로기판(예: 메인 인쇄회로기판), 제2 인쇄회로기판 (예: 슬레이브 인쇄회로기판), 제3 인쇄회로기판(예: 슬레이브 인쇄회로기판), 인터포저들(예: 제1 인터포저 및 제2 인터포저)을 포함할 수 있다. 제1 인쇄회로기판의 제1 부분과 중첩되도록 제2 인쇄회로기판이 적층될 수 있다. 또한, 제1 인쇄회로기판의 제1 부분과 다른(이격된) 제2 부분과 중첩되도록 제3 인쇄회로기판이 적층될 수 있다. 제1 인쇄회로기판과 제2 인쇄회로기판 사이에 제1 인터포저가 배치될 수 있다. 제1 인쇄회로기판과 제3 인쇄회로기판 사이에 제 2 인터포저가 배치될 수 있다. 제1 인터포저와 제2 인터포저는 서로 다른 크기 및/또는 형태로 형성될 수 있다. 일 실시 예에 따르면, 제1 인쇄회로기판(510, 510-1, 510-2 또는 560)은 프로세서(예: 도 1의 프로세서(예: 어플리케이션 프로세서(AP: application processor) 및/또는 커뮤니케이션 프로세서(CP: communication processor), 메모리(예: 도 1의 메모리, 및 전력관리 회로(예: 도 1의 전력 관리 모듈 )을 포함할 수 있다. 일 실시 예에 따르면, 제2 인쇄회로기판(540, 540-1, 540-2 또는 570)) 및/또는 제3 인쇄회로기판은 RF 회로(예: 도 1의 통신 모듈), NFC 칩(chip), UWB 칩, 센서 회로(예: 도 1의 센서 모듈), 트랜시버 (transceiver), 무선 통신 모듈(예: 와이파이 모듈(wifi module)), 및 외부 전자 장치와의 연결을 위한 커넥터 모듈(예: 도 1의 연결 단자)이 포함될 수 있다. 커넥터 모듈은 USB C타입 커넥터, 디스플레이 커넥터, 및 배터리 커넥터를 포함할 수 있다. 인터포저(예: 제1 인터포저 및/또는 제2 인터포저)는 전원 인터페이스, USB 인터페이스, MIPI 인터페 이스, RF 인터페이스, 관통전극들, 배선들 및 그라운드(GND) 단자를 포함할 수 있다. 인터포저(예: 제1 인터포 저 및/또는 제2 인터포저)에 의해서 제1 인쇄회로기판(510, 510-1, 또는 510-2)과 제2 인쇄회로기판 (540, 540-1, 또는 540-2)이 전기적으로 연결될 수 있다. 제1 인쇄회로기판(510, 510-1 또는 510-2)은 RF(radio frequency) 밴드와 관련된 디지털 신호를 인터포저(예: 제1 인터포저 및/또는 제2 인터포저 )를 통해 제2 인쇄회로기판(540, 540-1, 또는 540-2)으로 전달할 수 있다. 일 실시 예에 따르면, 인터포저(예: 제1 인터포저 및/또는 제2 인터포저)의 내측면/외측면(예: 도 6a 의 제1 인터포저의 제1 측면(예: 외측면), 제1 인터포저의 제2측면(예: 내측면))(예: 도 6b의 제2 인터포저의 제1 측면(예: 외측면), 제2 인터포저의 제2 측면(예: 내측면))에 도 금층(차폐층)(예: 도 10a의 제1 인터포저의 제1 도금층(624a)(예: 외측면 도금층), 도 10b의 제1 인터포저 의 제2 도금층(626a)(예: 내측면 도금층), 도 11a의 제2 인터포저의 제1 도금층(644a)(예: 외측면 도금층), 도 11b의 제2 인터포저의 제2 도금층(646a)(예: 내측면 도금층))이 형성될 수 있다. 예를 들면, 제1 인터포저 및 제2 인터포저의 도금층들(624a, 626a, 644a, 646a)은 전도성 물질(예: 구리(Cu))로 형성될 수 있다. 일 실시 예에 따라, 전도성 물질은, 실버 페이스트(silver paste), 알루미늄(aluminum), 실버- 알루미늄(silver-aluminum), 카본 페이스트(carbon paster) 또는 CNT 페이스트(carbon nanotube paste) 중 적 어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 일 실시 예에 따르면, 인터포저(예: 제1 인터포저 및/또는 제2 인터포저)는 복수의 PPG(PREPREG, preimpregnated materials)층(예: 절연성 수지층)과 그 사이에 배치되는 동박을 포함하는 CCL(copper clad laminate) 구조를 가질 수 있다. 일 예로서, 인터포저(예: 제1 인터포저 및/또는 제2 인터포저)의 도금층들(624a, 626a, 644a, 646 a)은 내부 및 외부에 배치된 부품들 간의 전자기 간섭(EMI: electromagnetic interference)을 제거 또는 줄이 기 위해 인터포저(예: 제1 인터포저 및/또는 제2 인터포저)의 그라운드(GND) 단자와 전기적으로 연결 될 수 있다. 또한, 인터포저(예: 제1 인터포저 및/또는 제2 인터포저)에 의해서 제1 인쇄회로기판의 그라운드와 제2 인쇄회로기판의 그라운드가 전기적으로 연결될 수 있다. 도 6a는 본 개시의 다양한 실시 예에 따른 제1 인터포저를 나타내는 도면이다. 도 6b는 본 개시의 다양한 실시 예에 따른 제2 인터포저를 나타내는 도면이다. 도 6a 및 도 6b를 참조하면, 제1 인터포저는 내부에 공간이 마련된 폐곡선 형태로 형성될 수 있다. 제1 인터포저의 내부 공간에 적어도 하나의 부품이 배치될 수 있다. 적어도 하나의 부품은 제1 인쇄회로기판(예: 도 5a의 인쇄회로기판, 도 5b의 제1 인쇄회로기판(510-1), 도 5c의 제1 인쇄회로기 판)과 전기적으로 연결될 수 있다. 제1 인터포저는 제1 인쇄회로기판(예: 도 5a의 인쇄회로기판 , 도 5b의 제1 인쇄회로기판(510-1), 도 5c의 제1 인쇄회로기판) 및 제2 인쇄회로기판(예: 도 5a의 제2 인쇄회로기판, 도 5b의 제2 인쇄회로기판(540-1), 도 5c의 제2 인쇄회로기판)을 전기적 연결을 위한 복수의 비아들을 포함할 수 있다. 복수의 비아들은 신호를 전달하기 위한 복수의 신호 비하들 (628a) 및 그라운드를 위한 복수의 그라운드 비아들(628b)를 포함할 수 있다. 제2 인터포저는 내부에 공간이 마련된 폐곡선 형태로 형성될 수 있다. 제2 인터포저의 내부 공 간에 적어도 하나의 부품이 배치될 수 있다. 적어도 하나의 부품은 제1 인쇄회로기판(예: 도 5a 의 인쇄회로기판, 도 5b의 제1 인쇄회로기판(510-2), 도 5c의 제1 인쇄회로기판)과 전기적으로 연결 될 수 있다. 제2 인터포저는 제1 인쇄회로기판(예: 도 5a의 제1 인쇄회로기판, 도 5b의 제3 인쇄회로 기판(510-2), 도 5c의 제1 인쇄회로기판) 및 제2 인쇄회로기판(예: 도 5a의 인쇄회로기판, 도 5b의 제4 인쇄회로기판(540-2), 도 5c의 제2 인쇄회로기판)을 전기적 연결을 위한 복수의 비아들을 포함할 수 있다. 복수의 비아들은 신호를 전달하기 위한 복수의 신호 비하들(648a) 및 그라운드를 위한 복수의 그 라운드 비아들(648b)를 포함할 수 있다. 제1 인터포저 및 제2 인터포저의 상면 및/또는 하면에는 솔 더 범프 또는 솔더 볼이 형성될 수 있고, 내부에는 복수의 재배선층들을 포함할 수 있다. 일 예로서, 제1 인터포저 및 제2 인터포저는 실리콘 기판으로 구성될 수 있다. 이에 한정되지 않고, 제1 인터포저 및 제2 인터포저는 제1 인쇄회로기판 및 제2 인쇄회로기판과 동일한 재질로 형성될 수 있다. 일 예로서, 제1 인터포저의 제1 방향(예: Y축 방향)의 내경의 길이(H1)는 제2 인터포저의 제1 방향 (예: Y축 방향)의 외경의 길이(H2)보다 더 길게 형성될 수 있다. 제1 인터포저의 제2 방향(예: X축 방향) 의 내경의 길이(W1)는 제2 인터포저의 제2 방향(예: X축 방향)의 외경의 길이(W2)보다 더 길게 형성될 수 있다. 제2 인터포저는 제1 인터포저의 공간보다 작은 크기로 형성될 수 있다. 일 예로서, 제2 인터포 저의 외경은 제1 인터포저의 내경보다 약0.5mm 내지 약5mm작게 형성될 수 있다. 도 6c는 본 개시의 다양한 실시 예에 따른 제1 인터포저 및 제2 인터포저제조 방법을 나타내는 도면 이다. 도 6d는 도 6c의 I-I'선에 따른 제1 인터포저 및 제2 인터포저의 단면이다. 도 7a는 하나의 인 터포저 유닛이 제1 인터포저 및 제2 인터포저를 포함하고, 복수의 인터포저 유닛들을 포함 하는 인터포저 어레이(예: 인터포저 패널)를 나타내는 도면이다. 도 6c, 도 6d 및 도 7a를 참조하면, 제1 인터포저와 제2 인터포저를 포함하는 인터포저 어레이 (예: 인터포저 패널)의 제조 공정 중, 제1 브리지와 제2 브리지가 제거되기 전의 상태를 나타내고 있 다. 본 개시의 다양한 실시 예에 따른 인터포저 어레이는 어레이 기판, 복수의 인터포저 유닛들, 복 수의 제1 브리지들, 및 복수의 제2 브리지들을 포함할 수 있다. 하나의 어레이 기판에 복수의 인터포저 유닛들이 배치되고, 복수의 인터포저 유닛들 각각에는 이형의 제1 인터포저 및 제2 인 터포저가 배치될 수 있다. 예를 들면, 하나의 어레이 기판을 제조함으로써, 서로 다른 형태의 복수의 제1 인터포저들 및 복수의 제2 인터포저들을 함께 제조할 수 있다. 일 예로서, 어레이 기판의 제조 공정 중 제1 인터포저를 고정시키기 위해서, 제1 인터포저와 어 레이 기판의 더미가 복수의 제1 브리지들로 연결될 수 있다. 또한, 제2 인터포저를 고정시 키기 위해서, 제1 인터포저와 제2 인터포저가 복수의 제2 브리지들로 연결될 수 있다. 제1 인터 포저와 제2 인터포저의 제조가 완료되면, 복수의 제1 브리지들 및 복수의 제2 브리지들을 컷팅하여 제거할 수 있다.도 6c 및 도 7a에서는 하나의 인터포저 유닛 내에서 6개의 제1 브리지로 어레이 기판과 제1 인 터포저가 연결된 것을 일 예로 도시하였다. 어레이 기판과 제1 인터포저를 연결하는 제1 브리지 의 개수는 제1 인터포저의 형태 및/또는 크기에 따라서 달라질 수 있다. 도 6c 및 도 7a에서는 하나 의 인터포저 유닛 내에서 4개의 제2 브리지로 제1 인터포저와 제2 인터포저가 연결된 것을 일 예로 도시하였다. 제1 인터포저와 제2 인터포저를 연결하는 제2 브리지의 개수는 제1 인터포 저 및 제2 인터포저의 형태 및/또는 크기에 따라서 달라질 수 있다. 도 6d에 도시된 바와 같이, 제1 인터포저 및 제2 인터포저는 복수의 레이어들(Ls)을 포함할 수 있다. 복수의 레이어들(Ls) 각각이 동일 공정으로 제조되어, 복수의 레이어들(Ls) 각각은 실질적으로 동일한 높이를 가질 수 있다. 따라서, 제1 인터포저의 복수의 레이어들(Ls)의 전체 높이(H)와 제2 인터포저의 복수 의 레이어들(Ls)의 전체 높이(H)가 실질적으로 동일함으로, 제1 인터포저 및 제2 인터포저는 실질적 으로 동일한 높이(H)를 가질 수 있다. 또한, 제1 인터포저의 내부에 형성되는 복수의 제1 배선들(미도시) 과 제2 인터포저의 내부에 형성되는 복수의 제2 배선들(미도시)은 동일한 공정을 통해서 형성될 수 있다. 또한, 제1 인터포저의 내부에 형성되는 복수의 제1 비아들(미도시)과 제2 인터포저 내부에 형성되는 복수이 제2 비아들(미도시)은 동일한 공정을 통해서 형성될 수 있다. 도 6c 및 도 7a를 참조한 설명에서, 제2 인터포저의 제2 측면(예: 내측면)에는 별도의 브리지가 연결되지 않은 것을 일 예로 설명하였다. 이에 한정되지 않고, 제2 인터포저의 형태 및/또는 크기에 따라서 제2 인 터포저의 내부 공간(예: 도 6b의 공간)에 유닛 더미(예: 도 7b의 유닛 더미)를 배치하고, 제2 인터포저와 유닛 더미를 복수의 제3 브리지들(예: 도 7b의 제3 브리지)로 연결할 수도 있다. 도 7b는 제2 인터포저와 유닛 더미가 제3 브리지로 연결된 것을 나타내는 도면이다. 도 7b를 참조하면, 인터포저 유닛(예: 도 6c의 인터포저 유닛)은 제1 인터포저, 제2 인터포저 , 복수의 제1 브리지들, 복수의 제2 브리지들, 및 복수의 제3 브리지들을 포함할 수 있다. 일 예로서, 어레이 기판(예: 도 7a의 어레이 기판)의 제조 공정 중 제1 인터포저를 고정시키기 위해 서, 제1 인터포저와 어레이 기판의 더미가 복수의 제1 브리지들로 연결될 수 있다. 또한, 제2 인터포저를 고정시키기 위해서, 제1 인터포저와 제2 인터포저가 복수의 제2 브리지들로 연 결될 수 있다. 제2 인터포저와 유닛 더미가 복수의 제3 브리지들로 연결될 수도 있다. 제1 인터 포저와 제2 인터포저의 제조가 완료되면, 복수의 제1 브리지들, 복수의 제2 브리지들 및 복수의 제3 브리지들이 컷팅되어 제거될 수 있다. 도 8 및 도 9는 어레이 기판과 제1 인터포저 사이에 제1 브리지가 형성되고, 제1 인터포저(62 0)와 제2 인터포저 사이에 제2 브리지가 형성된 것을 나타내는 도면이다. 도 8 및 도 9에서는 복수의 제1 브리지들 중에서 하나의 제1 브리지를 일 예로 도시하고 있다. 또한, 복수의 제2 브리지들 중에서 하나의 제2 브리지를 일 예로 도시하고 있다. 도 7a, 도 8 및 도 9를 결부하여 설명하면, 제1 브리지의 제1 측(720a)은 어레이 기판의 더미와 연결되도록 형성될 수 있다. 제1 브리지의 제2 측(720b)는 제1 인터포저의 제1 측면(예: 외측면)에 연결되도록 형성될 수 있다. 제2 브리지의 제1 측(740a)은 제1 인터포저의 제2 측면 (예: 내측면)에 연결되도록 형성될 수 있다. 제2 브리지의 제2 측(740b)은 제2 인터포저의 제1 측면 (예: 외측면)에 연결되도록 형성될 수 있다. 제1 인터포저와 제2 인터포저의 제조가 완료되면, 복수의 제1 브리지들 및 복수의 제2 브리지들이 컷팅되어 제거될 수 있다. 제1 브리지와 제2 브 리지가 컷팅되어 제거되면 도 6a 및 도 6b에 도시된 바와 같이, 이형의 제1 인터포저 및 제2 인터포 저가 분리되어, 개별의 인터포저(620, 640)로 형성될 수 있다. 이에 한정되지 않고, 도 7b에 도시된 바와 같이, 제2 인터포저와 유닛 더미가 복수의 제3 브리지 로 연결될 수 있다. 제3 브리지의 제1 측(760a)은 제2 인터포저의 제2 측면(예: 내측면) 에 연결되도록 형성될 수 있다. 또한 제3 브리지의 제2 측(760b)은 유닛 더미에 연결되도록 형성될 수 있다. 제1 인터포저와 제2 인터포저의 제조가 완료되면, 복수의 제1 브리지들, 복수의 제2 브리지들 및 복수의 제3 브리지들을 컷팅하여 제거할 수 있다. 제1 브리지, 제2 브리지, 및 제3 브리지가 컷팅되어 제거되면 도 6a 및 도 6b에 도시된 바와 같이, 이형의 제1 인터포저 및 제 2 인터포저가 분리되어 개별의 인터포저(620, 640)로 형성될 수 있다. 이와 같이, 동일 공정으로 이형의 복수의 제1 인터포저들 및 복수의 제2 인터포저들을 동시에 제조함 으로써, 제1 인터포저 및 제2 인터포저의 제조 비용을 절감(예: 약 1/2 절감)할 수 있다. 또한, 이형 의 복수의 제1 인터포저들 및 복수의 제2 인터포저들을 동시에 프리-솔더링(pre-soldering)함으로써, 생산시간을 줄임과 아울러 생산 수율을 향상시킬 수 있다. 일 실시 예에서, 프리-솔더링은, 메탈 마스크(metal mask)를 이용하여 제1 인터포저 및/또는 제2 인터포저의 돌출부(미도시)에 솔더 크림(solder cream) (또는 “솔더 페이스트(solder paste)”)을 도포 또는 스퀴즈(squeeze)한 후, 도포된 솔더 크림을 용융 하는 과 정(또는 “리플로우(reflow) 공정”)을 거쳐 형성될 수 있으나, 이에 한정되는 것은 아니다. 도 10a는 제1 인터포저의 제1 측면(예: 외측면)의 표면에 도금층(624a)이 형성되어 있고, 제1 브리지 가 제거된 부분에는 도금층(624a)이 미 형성된 것을 나타내는 도면이다. 도 10a는 도 9에 도시된 제1 방향 (V1)에서 제1 인터포저의 제1 측면을 바라본 것을 나타내는 도면이다. 도 6a, 도 9, 및 도 10a를 참조하면, 제조 공정 중, 제1 인터포저의 제1 측면(예: 외측면)에 제1 도 금층(624a)(예: 외부면 도금층)이 형성될 수 있다. 예를 들면, 제1 인터포저의 제1 측면에 제1 도금 층(624a)이 형성될 때, 제1 브리지(예: 복수의 제1 브리지들)가 마스크가 되어, 제1 브리지 연결 부 분에는 제1 도금층(624a)이 형성되지 않는다. 어레이 기판(예: 도 7a의 어레이 기판)과 제1 인터포저를 연결하던 제1 브리지가 제거되면, 제1 인터포저의 제1 측면 중에서 제1 브리지가 연결되어 있었던 제1 브리지 연결 부분에는 제1 도금층(624a)이 존재하지 않게 된다. 예를 들면, 제1 인터포저의 제1 측면에서 제1 브리지 연결 부분 을 제외한 다른 부분에는 제1 도금층(624a)이 형성될 수 있다. 여기서, 제1 도금층(624a)은 제1 인터포저 의 내부에 형성된 적어도 하나의 그라운드 비아(628b)와 전기적으로 연결될 수 있다. 또한, 제1 도금층 (624a)이 존재하지 않는 제1 브리지 연결 부분과 대응하는 영역이 복수의 그라운드 비아(628b)에 의해 차 폐될 수 있다. 이와 같이, 제1 인터포저의 제1 측면에 제1 도금층(624a)이 형성되고, 제1 도금층 (624a)이 형성되지 않은 영역(예: 제1 브리지 연결 부분)은 복수의 그라운드 비아(628b)에 의해 차폐될 수 있다. 이를 통해, 제1 인터포저의 내부 및/또는 외부에 배치된 부품들 간의 전자기 간섭(EMI)을 제거 또는 줄일 수 있다. 도 10b는 제1 인터포저의 제2 측면(예: 내측면)의 표면에 도금층(626a)이 형성되어 있고, 제2 브리지 가 제거된 부분에는 도금층(626a)이 미 형성된 것을 나타내는 도면이다. 도 10b는 도 9에 도시된 제2 방향 (V2)에서 제1 인터포저의 제2 측면을 바라본 것을 나타내는 도면이다. 도 6a, 도 9, 및 도 10b를 참조하면, 제조 공정 중, 제1 인터포저의 제2 측면(예: 내측면)에 제2 도 금층(626a)(예: 내부면 도금층)이 형성될 수 있다. 예를 들면, 제1 인터포저의 제2 측면에 제2 도금 층(626a)이 형성될 때, 제2 브리지(예: 복수의 제2 브리지들)가 마스크가 되어, 제2 브리지 연결 부 분에는 제2 도금층(626a)이 형성되지 않는다. 제1 인터포저와 제2 인터포저를 연결하던 제2 브리지가 제거되면, 제1 인터포저의 제2 측 면 중에서 제2 브리지가 연결되어 있었던 제2 브리지 연결 부분에는 제2 도금층(626a)이 존재하 지 않게 된다. 예를 들면, 제1 인터포저의 제2 측면에서 제2 브리지 연결 부분을 제외한 다른 부분에는 제2 도금층(626a)이 형성될 수 있다. 여기서, 제2 도금층(626a)은 제1 인터포저의 내부에 형성된 적어도 하나의 그라운드 비아(628b)와 전기적으로 연결될 수 있다. 또한, 제2 도금층(626a)이 존재하지 않는 제 2 브리지 연결 부분과 대응하는 영역이 복수의 그라운드 비아(628b)에 의해 차폐될 수 있다. 이와 같이, 제1 인터포저의 제2 측면에 제2 도금층(626a)이 형성되고, 제2 도금층(626a)이 형성되지 않은 영역 (예: 제2 브리지 연결 부분)은 복수의 그라운드 비아(628b)에 의해 차폐될 수 있다. 이를 통해, 제1 인터 포저의 내부 및/또는 외부에 배치된 부품들 간의 전자기 간섭(EMI)을 제거 또는 줄일 수 있다. 도 11a은 제2 인터포저의 제1 측면(예: 외측면)의 표면에 도금층(644a)이 형성되어 있고, 제2 브리지 가 제거된 부분에는 도금층(644a)이 미 형성된 것을 나타내는 도면이다. 도 11a는 도 9에 도시된 제3 방향 (V3)에서 제2 인터포저의 제1 측면을 바라본 것을 나타내는 도면이다. 도 6a, 도 9, 및 도 11a를 참조하면, 제조 공정 중, 제2 인터포저의 제1 측면(예: 외측면)에 제3 도 금층(644a)(예: 외부면 도금층)이 형성될 수 있다. 여기서, 제2 인터포저의 제1 측면에 제3 도금층 (644a)이 형성될 때, 제2 브리지(예: 복수의 제2 브리지들)가 마스크가 되어, 제3 브리지 연결 부분 에는 제3 도금층(644a)이 형성되지 않는다. 제1 인터포저와 제2 인터포저를 연결하던 제2 브리지가 제거되면, 제2 인터포저의 제1 측 면 중에서 제2 브리지가 연결되어 있었던 제3 브리지 연결 부분에는 제3 도금층(644a)이 존재하 지 않게 된다. 예를 들면, 제2 인터포저의 제1 측면에서 제3 브리지 연결 부분을 제외한 다른 부분에는 제3 도금층(644a)이 형성될 수 있다. 여기서, 제3 도금층(644a)은 제2 인터포저의 내부에 형성된 적어도 하나의 그라운드 비아(648b)와 전기적으로 연결될 수 있다. 또한, 제3 도금층(644a)이 존재하지 않는 제 3 브리지 연결 부분과 대응하는 영역이 복수의 그라운드 비아(648b)에 의해 차폐될 수 있다. 이와 같이, 제2 인터포저의 제1 측면에 제3 도금층(644a)이 형성되고, 제3 도금층(644a)이 형성되지 않은 영역 (예: 제3 브리지 연결 부분)은 복수의 그라운드 비아(628b)에 의해 차폐될 수 있다. 이를 통해, 제2 인터 포저의 내부 및/또는 외부에 배치된 부품들 간의 전자기 간섭(EMI)을 제거 또는 줄일 수 있다. 도 11b는 제2 인터포저의 제2 측면(예: 내측면)의 표면에 도금층(646a)이 형성된 것을 나타내는 도면이다. 도 11b는 도 9에 도시된 제4 방향(V4)에서 제2 인터포저의 제2 측면을 바라본 것을 나타내는 도면이 다. 도 6a, 도 9, 및 도 11b를 참조하면, 제조 공정 중, 제2 인터포저의 제2 측면(예: 내측면)에 제4 도 금층(646a)(예: 외부면 도금층)이 형성될 수 있다. 여기서, 제4 도금층(646a)은 제2 인터포저의 내부에 형 성된 적어도 하나의 그라운드 비아(648b)와 전기적으로 연결될 수 있다. 여기서, 도 7a에 도시된 바와 같이, 제2 인터포저의 내부 공간(예: 도 6b의 공간)에 별도의 유닛 더 미(예: 도 7b의 유닛 더미)가 배치되지 않은 경우에는 제2 인터포저의 제2 측면의 전체면에 제4 도금층(646a)이 형성될 수 있다. 이와 같이, 제2 인터포저의 제2 측면에 제4 도금층(646a)이 형성되 어, 제2 인터포저의 내부 및/또는 외부에 배치된 부품들 간의 전자기 간섭(EMI)을 제거 또는 줄일 수 있다. 도 11c는 제2 인터포저의 제2 측(예: 내측)의 표면에 도금층이 형성된 것을 나타내는 도면이다. 도 7b, 도 9 및 도 11c를 참조하면, 어레이 기판(예: 도 7a의 어레이 기판)의 제조 공정 중 제2 인터포저 를 고정시키기 위해서, 제2 인터포저의 내부의 공간에 유닛 더미를 배치하고, 제2 인터포 저와 유닛 더미를 복수의 제3 브리지들로 연결할 수 있다. 여기서, 제2 인터포저의 제2 측 면에 제4 도금층(646a)이 형성될 때, 제3 브리지(예: 복수의 제3 브리지들)가 마스크가 되어, 제4 브리지 연결 부분에는 제4 도금층(646a)이 형성되지 않는다. 제2 인터포저와 유닛 더미를 연결하던 제3 브리지가 제거되면, 제2 인터포저의 제2 측면 중에서 제3 브리지가 연결되어 있었던 제4 브리지 연결 부분에는 제4 도금층(646a)이 존재하지 않게 된다. 예를 들면, 제2 인터포저의 제2 측면에서 제4 브리지 연결 부분을 제외한 다른 부분 에는 제4 도금층(646a)이 형성될 수 있다. 여기서, 제4 도금층(646a)은 제2 인터포저의 내부에 형성된 적 어도 하나의 그라운드 비아(648b)와 전기적으로 연결될 수 있다. 또한, 제4 도금층(646a)이 존재하지 않는 제4 브리지 연결 부분과 대응하는 영역이 복수의 그라운드 비아(648b)에 의해 차폐될 수 있다. 이와 같이, 제 2 인터포저의 제2 측면에 제4 도금층(646a)이 형성되고, 제4 도금층(646a)이 형성되지 않은 영역(예: 제4 브리지 연결 부분)은 복수의 그라운드 비아(648b)에 의해 차폐될 수 있다. 이를 통해, 제2 인터포저 의 내부 및/또는 외부에 배치된 부품들 간의 전자기 간섭(EMI)을 제거 또는 줄일 수 있다. 도 12a는 제1 인터포저의 사시도로서, 제1 인터포저의 제1 측면(예: 외측면)의 내부에 차폐층(625a) 이 형성된 것을 나타내는 도면이다. 도 12b는 제1 인터포저의 평면도로서, 제1 인터포저의 제1 측면 (예: 외측면)의 내부에 차폐층(625a)이 형성된 것을 나타내는 도면이다. 도 12a 및 도 12b를 참조하면, 제조 공정 중, 어레이 기판과 제1 인터포저를 연결하던 제1 브리지 (예: 복수의 제1 브리지들)가 제거되면, 제1 인터포저의 제1 측면 중에서 제1 브리지(72 0)가 연결되어 있었던 제1 브리지 연결 부분에는 제1 도금층(624a)이 존재하지 않게 된다. 예를 들면, 제1 인터포저의 제1 측면에서 제1 브리지 연결 부분을 제외한 다른 부분에는 제1 도금층(624a)이 형 성될 수 있다. 일 실시 예에 따라, EMI의 차폐를 위해서, 제1 인터포저의 내부 중 제1 브리지 연결 부분과 인접한 부분에 제1 차폐층(625a)이 형성될 수 있다. 제1 차폐층(625a)은 전도성 물질(예: 구리, 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘, 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성된 합금)로 형성될 수 있으며, 적어도 하나의 그라운드 비아(628b)와 전기적으로 연결될 수 있다. 제1 차폐층(625a)은 제1 인터포저와 실 질적으로 동일한 높이로 형성될 수 있다. 제1 차폐층(625a)의 폭(D1)은 제1 브리지 연결 부분의 폭(D2)과같거나, 더 넓게 형성될 수 있다. 예를 들면, 제1 차폐층(625a)의 폭(D1)이 제1 브리지 연결 부분의 폭 (D2)과 같거나, 더 넓게 형성되어, 제1 브리지 연결 부분에 의한 EMI 간섭 발생을 방지할 수 있다. 이를 통해, 제1 인터포저의 내부 및/또는 외부에 배치된 부품들 간의 전자기 간섭(EMI)을 제거 또는 줄일 수 있 다. 도 13a는 제1 인터포저의 사시도로서, 제1 인터포저의 제2 측면(예: 내측면)의 내부에 차폐층(627a) 이 형성된 것을 나타내는 도면이다. 도 13b는 제1 인터포저의 평면도로서, 제1 인터포저의 제2 측면 (예: 내측면)의 내부에 차폐층(627a)이 형성된 것을 나타내는 도면이다. 도 13a 및 도 13b를 참조하면, 제조 공정 중, 제1 인터포저와 제2 인터포저를 연결하던 제2 브리지 (예: 복수의 제2 브리지들)가 제거되면, 제1 인터포저의 제2 측면 중에서 제2 브리지(74 0)가 연결되어 있었던 제2 브리지 연결 부분에는 제2 도금층(626a)이 존재하지 않게 된다. 예를 들면, 제1 인터포저의 제2 측면에서 제2 브리지 연결 부분을 제외한 다른 부분에는 제2 도금층(626a)이 형 성될 수 있다. 일 실시 예에 따라, EMI의 차폐를 위해서, 제1 인터포저의 내부 중 제2 브리지 연결 부분과 인접한 부분에 제2 차폐층(627a)이 형성될 수 있다. 제2 차폐층(627a)은 전도성 물질(예: 구리, 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘, 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성된 합금)로 형성될 수 있으며, 적어도 하나의 그라운드 비아(628b)와 전기적으로 연결될 수 있다. 제2 차폐층(627a)은 제1 인터포저와 실 질적으로 동일한 높이로 형성될 수 있다. 제2 차폐층(627a)의 폭(D3)은 제2 브리지 연결 부분의 폭(D4)과 같거나, 더 넓게 형성될 수 있다. 예를 들면, 제2 차폐층(627a)의 폭(D3)이 제2 브리지 연결 부분의 폭 (D4)과 같거나, 더 넓게 형성되어, 제2 브리지 연결 부분에 의한 EMI 간섭 발생을 방지할 수 있다. 이를 통해, 제1 인터포저의 내부 및 외부에 배치된 부품들 간의 전자기 간섭(EMI)을 제거 또는 줄일 수 있다. 도 14a는 제2 인터포저의 사시도로서, 제2 인터포저의 제1 측면(예: 외측면)의 내부에 차폐층(645a) 이 형성된 것을 나타내는 도면이다. 도 14b는 제2 인터포저의 평면도로서, 제2 인터포저의 제1 측면 (예: 외측면)의 내부에 차폐층(645a)이 형성된 것을 나타내는 도면이다. 도 14a 및 도 14b를 참조하면, 제조 공정 중, 제1 인터포저와 제2 인터포저를 연결하던 복수의 제2 브리지 가 제거되면, 제2 인터포저의 제1 측면 중에서 제2 브리지가 연결되어 있었던 제3 브리지 연결 부분에는 제3 도금층(644a)이 존재하지 않게 된다. 예를 들면, 제2 인터포저의 제1 측면 에서 제3 브리지 연결 부분을 제외한 다른 부분에는 제3 도금층(644a)이 형성될 수 있다. 일 실시 예에 따라, EMI의 차폐를 위해서, 제2 인터포저의 내부 중 제3 브리지 연결 부분과 인접한 부분에 제3 차폐층(645a)이 형성될 수 있다. 제3 차폐층(645a)은 전도성 물질(예: 구리, 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘, 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성된 합금)로 형성될 수 있으며, 적어도 하나의 그라운드 비아(648b)와 전기적으로 연결될 수 있다. 제3 차폐층(645a)은 제2 인터포저와 실 질적으로 동일한 높이로 형성될 수 있다. 제3 차폐층(645a)의 폭(D5)은 제3 브리지 연결 부분의 폭(D6)과 같거나, 더 넓게 형성될 수 있다. 예를 들면, 제3 차폐층(645a)의 폭(D5)이 제3 브리지 연결 부분의 폭 (D6)과 같거나, 더 넓게 형성되어, 제3 브리지 연결 부분에 의한 EMI 간섭 발생을 방지할 수 있다. 이를 통해, 제2 인터포저의 내부 및 외부에 배치된 부품들 간의 전자기 간섭(EMI)을 제거 또는 줄일 수 있다. 도 15a는 제2 인터포저의 사시도로서, 제2 인터포저의 제2 측면(예: 내측면)의 내부에 차폐층(647a) 이 형성된 것을 나타내는 도면이다. 도 15b는 제2 인터포저의 평면도로서, 제2 인터포저의 제2 측면 (예: 내측면)의 내부에 차폐층(647a)이 형성된 것을 나타내는 도면이다. 도 7b, 도 15a, 및 도 15b를 참조하면, 제조 공정 중, 제2 인터포저와 유닛 더미가 제3 브리지(76 0)로 연결될 수 있다. 제3 브리지의 제1 측(760a)은 제2 인터포저의 제2 측면(예: 내측면)에 연 결되도록 형성될 수 있다. 또한 제3 브리지의 제2 측(760b)은 유닛 더미에 연결되도록 형성될 수 있 다. 제1 인터포저와 제2 인터포저의 제조가 완료되면, 복수의 제1 브리지들, 복수의 제2 브리지 들 및 복수의 제3 브리지들(예: 도 7b의 제3 브리지)이 컷팅되어 제거될 수 있다. 제2 인터포저와 유닛 더미를 연결하던 제3 브리지(예: 복수의 제3 브리지)이 제거되면, 제 2 인터포저의 제2 측면 중에서 제3 브리지가 연결되어 있었던 제4 브리지 연결 부분에는 제4 도금층(646a)이 존재하지 않게 된다. 예를 들면, 제2 인터포저의 제2 측면에서 제4 브리지 연결 부분을 제외한 다른 부분에는 제4 도금층(646a)이 형성될 수 있다.일 실시 예에 따라, EMI의 차폐를 위해서, 제2 인터포저의 내부 중 제4 브리지 연결 부분과 인접한 부분에 제4 차폐층(647a)이 형성될 수 있다. 제4 차폐층(647a)은 전도성 물질(예: 구리, 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘, 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성된 합금)로 형성될 수 있으며, 적어도 하나의 그라운드 비아(648b)와 전기적으로 연결될 수 있다. 제4 차폐층(647a)은 제2 인터포저와 실 질적으로 동일한 높이로 형성될 수 있다. 제4 차폐층(647a)의 폭(D7)은 제4 브리지 연결 부분의 폭(D8)과 같거나, 더 넓게 형성될 수 있다. 예를 들면, 제4 차폐층(647a)의 폭(D7)이 제4 브리지 연결 부분의 폭 (D8)과 같거나, 더 넓게 형성되어, 제4 브리지 연결 부분에 의한 EMI 간섭 발생을 방지할 수 있다. 이를 통해, 제2 인터포저의 내부 및/또는 외부에 배치된 부품들 간의 전자기 간섭(EMI)을 제거 또는 줄일 수 있 다. 본 개시의 다양한 실시 예에 따른 인터포저 어레이는, 어레이 기판과, 내부에 제1 공간이 마련 된 폐곡선의 제1 인터포저(520, 620)와, 내부에 제2 공간이 마련된 폐곡선의 제2 인터포저(530, 640)와, 상기 어레인 기판과 상기 제1 인터포저(520, 620)를 연결하는 복수의 제1 브리지 및 상기 제1 인터포저 (520, 620)와 상기 제2 인터포저(530, 640)를 연결하는 복수의 제2 브리지를 포함할 수 있다. 상기 제1 인터포저(520, 620)의 상기 제1 공간에 상기 제2 인터포저(530, 640)가 배치될 수 있다. 인터포저 어레이는, 상기 제2 인터포저(530, 640)의 상기 제2 공간에 배치되는 유닛 더미를 더 포함할 수 있다. 인터포저 어레이는, 상기 제2 인터포저(530, 640)와 상기 유닛 더미를 연결하는 복 수의 제3 브리지를 더 포함할 수 있다. 인터포저 어레이의 상기 제1 인터포저(520, 620)와 상기 제2 인터포저(530, 640)는 동일 제조 공정으로 동 시에 형성될 수 있다. 인터포저 어레이의 상기 제1 인터포저(520, 620)와 상기 제2 인터포저(530, 640)는 실질적으로 동일 높이 로 형성될 수 있다. 인터포저 어레이는, 상기 제1 인터포저(520, 620)의 외측면에 제1 도금층(624a)이 형성되고, 상기 제 1 인터포저(520, 620)의 내측면에 제2 도금층(626a)이 형성되고, 상기 제2 인터포저(530, 640)의 외측면 에 제3 도금층(644a)이 형성되고, 상기 제2 인터포저(530, 640)의 내측면에 제4 도금층(646a)이 형 성될 수 있다. 인터포저 어레이에서, 상기 복수의 제1 브리지 및 상기 복수의 제2 브리지는 제거되고, 상기 제 1 인터포저(520, 620)와 상기 제2 인터포저(530, 640)가 분리될 수 있다. 본 개시의 다양한 실시 예에 따른 인터포저(520, 530, 620, 640)는, 내부에 제1 공간이 마련된 폐곡선의 제1 인터포저(520, 620)로서, 수직으로 적층되는 제1 인쇄회로기판 및 제2 인쇄회로 기판 사이에 배 치되고, 상기 제1 공간의 외측의 제1 측면에 형성되는 제1 도금층(624a)을 포함할 수 있다. 상기 제1 인터포저(520, 620)의 상기 제1 공간의 외측의 제1 측면에 비도금 부분이 형성될 수 있다. 상기 제1 인터포저(520, 620)의 상기 제1 공간의 내측의 제2 측면에 형성되는 제2 도금층(626a)을 포 함할 수 있다. 상기 제1 인터포저(520, 620)의 상기 제1 공간의 내측의 제2 측면에 비도금 부분이 형성될 수 있다. 내부에 제2 공간이 마련된 폐곡선의 형태의 제2 인터포저(530, 640)로서, 수직으로 적층되는 상기 제1 인 쇄회로기판 및 제3 인쇄회로 기판 사이에 배치되고, 상기 제1 인터포저(520, 620)의 상기 제1 공간 보다 작은 크기로 형성될 수 있다. 상기 제2 인터포저(530, 640)의 상기 제2 공간의 외측의 제1 측면에 형성된 제3 도금층(644a)을 포함 할 수 있다. 상기 제2 인터포저(530, 640)의 상기 제2 공간의 외측의 제1 측면에 비도금 부분이 형성될 수 있다.상기 제2 인터포저(530, 640)의 상기 제2 공간의 내측의 제2 측면에 형성되는 제4 도금층(646a)을 포 함할 수 있다. 상기 제2 인터포저(530, 640)의 상기 제2 공간의 내측의 제2 측면에 비도금 부분이 형성될 수 있다. 본 개시의 다양한 실시 예에 따른 전자 장치는, 제1 패키지 기판(500-1, 500-3) 및 제2 패키지 기판(500- 2, 500-3)을 포함한다. 상기 제1 패키지 기판(500-1)은, 제1 인쇄회로기판(510-1)과, 상기 제1 인쇄회로기판 (510-1)과 수직으로 적층되는 제2 인쇄회로 기판(540-1) 및 상기 제1 인쇄회로기판(510-1)과 상기 제2 인쇄회로 기판(540-1) 사이에 배치되는 제1 인터포저(520, 620)를 포함할 수 있다. 상기 제2 패키지 기판(500-2)은, 상기 제3 인쇄회로기판(510-2)과, 상기 제3 인쇄회로기판(510-2)과 수직으로 적층되는 제4 인쇄회로(540-2) 기판 및 상기 제3 인쇄회로기판(510-2)과 상기 제4 인쇄회로기판(540-2) 사이에 배치되는 제2 인터포저(530, 640)를 포 함할 수 있다. 상기 제1 인터포저(520, 620)는 내부에 제1 공간이 마련된 폐곡선 형태이고, 상기 제2 인터 포저(530, 640)는 내부에 제2 공간이 마련된 폐곡선 형태이고, 상기 제2 인터포저(530, 640)는 상기 제1 인터포저(520, 620)의 상기 제1 공간보다 작은 크기로 형성될 수 있다. 상기 제1 인터포저(520, 620)의 외측면에 제1 도금층(624a)이 형성되고, 상기 제1 인터포저(520, 620)의 내측면 에 제2 도금층(626a)이 형성되고, 상기 제2 인터포저(530, 640)의 외측면에 제3 도금층(644a)이 형성되고, 상기 제2 인터포저(530, 640)의 내측면에 제4 도금층(646a)이 형성될 수 있다. 상기 제1 인터포저(520, 620)의 상기 외측면에 복수의 제1 비도금 부분이 형성되고, 상기 제1 인터포저 (520, 620)의 상기 내측면에 복수의 제2 비도금 부분(627(이 형성될 수 있다. 상기 제2 인터포저(530, 640)의 상기 외측면에 복수의 제3 비도금 부분이 형성되고, 상기 제2 인터포저 (530, 640)의 상기 내측면에 복수의 제4 비도금 부분이 형성될 수 있다. 본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정 되지 않는다. 본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한 다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아 이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구 들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \" 제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분 하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤 (예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이 런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시 예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포 함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다. 본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치)에 의해 읽을 수 있는 저장 매체(storage medium) (예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서)는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명 령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시 적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미 할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하 지 않는다. 일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래 될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD- ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들 (예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리 와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구 성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다."}
{"patent_id": "10-2020-0081867", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2는 본 개시의 다양한 실시 예에 따른 전자 장치의 전면의 사시도이다. 도 3은 본 개시의 다양한 실시 예에 따른 전자 장치의 후면의 사시도이다. 도 4는 본 개시의 다양한 실시 예에 따른 전자 장치의 전개 사시도이다. 도 5a는 본 개시의 다양한 실시 예에 따른 인터포저를 포함하는 패키지 기판을 나타내는 도면이다. 도 5b는 본 개시의 다양한 실시 예에 따른 인터포저를 포함하는 패키지 기판을 나타내는 도면이다. 도 5c는 본 개시의 다양한 실시 예에 따른 인터포저를 포함하는 패키지 기판을 나타내는 도면이다. 도 6a는 본 개시의 다양한 실시 예에 따른 제1 인터포저를 나타내는 도면이다. 도 6b는 본 개시의 다양한 실시 예에 따른 제2 인터포저를 나타내는 도면이다. 도 6c는 본 개시의 다양한 실시 예에 따른 제1 인터포저 및 제2 인터포저제조 방법을 나타내는 도면 이다. 도 6d는 도 6c의 I-I'선에 따른 제1 인터포저 및 제2 인터포저의 단면이다. 도 7a는 하나의 인터포저 유닛이 제1 인터포저 및 제2 인터포저를 포함하고, 복수의 인터포저 유닛을 포함하는 인터포저 어레이(예: 인터포저 패널)를 나타내는 도면이다. 도 7b는 제2 인터포저와 유닛 더미가 제3 브리지로 연결된 것을 나타내는 도면이다. 도 8 및 도 9는 어레이 기판과 제1 인터포저 사이에 제1 브리지가 형성되고, 제1 인터포저와 제2 인터포저 사이 에 제2 브리지가 형성된 것을 나타내는 도면이다. 도 10a는 제1 인터포저의 제1 측(예: 외측)의 표면에 도금층이 형성되어 있고, 브리지가 제거된 부분에는 도금 층이 미 형성된 것을 나타내는 도면이다. 도 10b는 제1 인터포저의 제2 측(예: 내측)의 표면에 도금층이 형성되어 있고, 브리지가 제거된 부분에는 도금층이 미 형성된 것을 나타내는 도면이다. 도 11a은 제2 인터포저의 제1 측(예: 외측)의 표면에 도금층이 형성되어 있고, 브리지가 제거된 부분에는 도금 층이 미 형성된 것을 나타내는 도면이다. 도 11b는 제2 인터포저의 제2 측(예: 내측)의 표면에 도금층이 형성된 것을 나타내는 도면이다. 도 11c는 제2 인터포저의 제2 측(예: 내측)의 표면에 도금층이 형성된 것을 나타내는 도면이다. 도 12a는 제1 인터포저의 사시도로서, 제1 인터포저의 제1 측면(예: 외측면)의 내부에 차폐층이 형성된 것을 나 타내는 도면이다. 도 12b는 제1 인터포저의 평면도로서, 제1 인터포저의 제1 측면(예: 외측면)의 내부에 차폐층이 형성된 것을 나 타내는 도면이다. 도 13a는 제1 인 터포저의 사시도로서, 제1 인터포저의 제2 측면(예: 내측면)의 내부에 차폐층이 형성된 것을 나타내는 도면이다. 도 13b는 제1 인터포저의 평면도로서, 제1 인터포저의 제2 측면(예: 내측면)의 내부에 차폐층이 형성된 것을 나 타내는 도면이다. 도 14a는 제2 인터포저의 사시도로서, 제2 인터포저의 제1 측면(예: 외측면)의 내부에 차폐층이 형성된 것을 나 타내는 도면이다. 도 14b는 제2 인터포저의 평면도로서, 제2 인터포저의 제1 측면(예: 외측면)의 내부에 차폐층이 형성된 것을 나 타내는 도면이다. 도 15a는 제2 인터포저의 사시도로서, 제2 인터포저의 제2 측면(예: 내측면)의 내부에 차폐층이 형성된 것을 나 타내는 도면이다. 도 15b는 제2 인터포저의 평면도로서, 제2 인터포저의 제2 측면(예: 내측면)의 내부에 차폐층 이 형성된 것을 나타내는 도면이다. 도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다."}
