[31mBACKEND[m=/home/faculty/d/davidkebo/davidkebo/csce689/labs/lab3-davidkebo/zebu/zcui.work/backend_default
[35m          FPGA | LUT | LUT6 | RAML | CY4 | MuxF | REG | BRAM | DSP | FWC | QWC |    IO |  SKET | SLL(avg) | SLR(avg) |  CSET | BUFG | DAP || Triton | CPUs |  status || Place | CPUs || Route | CPUs || Overall | Mem(GB) |     SKU |   Vivado | status [m
[1;34m----------------------------- U0/M0                (zCore=Part_0)       ---------------[0m
[32mU0/M0/F00.Orig[m |   0 |    0 |    0 |   0 |    0 |   0 |    0 |   0 | 0.0 |   0 |     1 |     1 |   0(  0) |   3(  0) |   223 |    8 | [m no[m ||   0:00 | x1.1 |  Single || ==>]  |    . || 00:02 | [33mx1.5[m ||    0:15 |       7 | E5-2650 | 2019.1_EP06_159265 | [32mPASSED[m 
 U0/M0/F01.src |  -- |   -- |   -- |  -- |   -- |  -- |   -- |  -- |  -- |  -- |    -- |    -- |       -- |       -- |    -- |   -- |  -- ||     -- |   -- |      -- ||    -- |   -- ||    -- |   -- ||      -- |      -- |      -- |       -- | [34mEMPTY[m 
 U0/M0/F02.src |  -- |   -- |   -- |  -- |   -- |  -- |   -- |  -- |  -- |  -- |    -- |    -- |       -- |       -- |    -- |   -- |  -- ||     -- |   -- |      -- ||    -- |   -- ||    -- |   -- ||      -- |      -- |      -- |       -- | [34mEMPTY[m 
 U0/M0/F03.src |  -- |   -- |   -- |  -- |   -- |  -- |   -- |  -- |  -- |  -- |    -- |    -- |       -- |       -- |    -- |   -- |  -- ||     -- |   -- |      -- ||    -- |   -- ||    -- |   -- ||      -- |      -- |      -- |       -- | [34mEMPTY[m 
 U0/M0/F04.src |  -- |   -- |   -- |  -- |   -- |  -- |   -- |  -- |  -- |  -- |    -- |    -- |       -- |       -- |    -- |   -- |  -- ||     -- |   -- |      -- ||    -- |   -- ||    -- |   -- ||      -- |      -- |      -- |       -- | [34mEMPTY[m 
 U0/M0/F05.src |  -- |   -- |   -- |  -- |   -- |  -- |   -- |  -- |  -- |  -- |    -- |    -- |       -- |       -- |    -- |   -- |  -- ||     -- |   -- |      -- ||    -- |   -- ||    -- |   -- ||      -- |      -- |      -- |       -- | [34mEMPTY[m 
 U0/M0/F06.src |  -- |   -- |   -- |  -- |   -- |  -- |   -- |  -- |  -- |  -- |    -- |    -- |       -- |       -- |    -- |   -- |  -- ||     -- |   -- |      -- ||    -- |   -- ||    -- |   -- ||      -- |      -- |      -- |       -- | [34mEMPTY[m 
 U0/M0/F07.src |  -- |   -- |   -- |  -- |   -- |  -- |   -- |  -- |  -- |  -- |    -- |    -- |       -- |       -- |    -- |   -- |  -- ||     -- |   -- |      -- ||    -- |   -- ||    -- |   -- ||      -- |      -- |      -- |       -- | [34mEMPTY[m 
[32mU0/M0/F08.Orig[m |   0 |    0 |    0 |   0 |    0 |   0 |    0 |   0 |   0 |   0 |     2 |     1 |   0(  0) |   0(  0) |    69 |    4 | [m no[m ||   0:00 | x1.0 |  Single || ==>]  |    . || 00:02 | [33mx1.5[m ||    0:09 |       6 | E5-2650 | 2019.1_EP06_159265 | [32mPASSED[m 
[32m U0/M0/IF.Orig[m |   0 |    0 |    0 |   0 |    0 |   0 |    0 |   0 |   0 |   0 |     1 |     1 |   0(  0) |   2(  0) |   378 |    6 | [m no[m || ==>]   |    . |  Single || 00:00 | x1.4 || 00:02 | [33mx1.5[m ||    0:10 |       6 | E5-2650 | 2019.1_EP06_159265 | [32mPASSED[m 
