`timescale 1ns / 1ps

module two_to_one_mux_testbench();
reg s,d0,d1;
wire y;
two_to_one_mux_Behav uut (d0,d1,s,y);
    initial begin
        #100
    s=0; d1=0; d0=0;
        #100
    s=0; d1=0; d0=1;
        #100
    s=0; d1=1; d0=0;
        #100
    s=0; d1=1; d0=1;
        #100
    s=1; d1=0; d0=0;
        #100
    s=1; d1=0; d0=1;
        #100
    s=1; d1=1; d0=0;
        #100
    s=1; d1=1; d0=1;
    end
endmodule
