index 2
DMU 50
input 2
output 2
instance 2
DMU   i1   i2   o1   o2   eff  err
  1   33   36   31   32    75    6
  2   20   44   28   35    73    8
  3   49   37   45   40   100    0
  4   20   16   30   28    90   13
  5   45   16   27   19    64    4
  6   21   45   31   38    78    8
  7   21   43   26   34    83    3
  8   48   22   46   36    90   10
  9   15   15   13   13    78    1
 10   41   22   45   37    97   11
 11   47   36   37   34    64    9
 12   26   28   37   38    80   16
 13   12   35   24   30    65   11
 14   23   33   25   28    84    3
 15   31   12   21   16    74    3
 16   27   36   27   30    65    8
 17   37   26   34   31    68   11
 18   20   20   33   33    77   18
 19   45   37   35   33    63    8
 20   35   29   45   43    91   15
 21   35   31   47   46    96   15
 22   44   28   34   29    81    3
 23   41   25   33   29    71    8
 24   34   47   41   45    64   17
 25   21   29   31   33    91    9
 26   14   14   30   30    85   18
 27   12   44   19   28    71    3
 28   13   47   40   53    99   16
 29   28   33   24   25    74    2
 30   44   21   39   31    94    5
 31   37   19   29   22    94    0
 32   36   33   34   33    72    9
 33   41   48   54   57    86   17
 34   40   44   39   40    85    4
 35   46   50   36   37    60    8
 36   46   44   49   49    69   18
 37   44   18   43   33    89   11
 38   22   43   21   27    66    2
 39   28   42   41   46    91   11
 40   27   14   29   23    99    6
 41   22   45   35   43    86   10
 42   34   34   24   24    64    2
 43   41   48   32   34    60    6
 44   42   38   28   27    66    1
 45   19   29   31   34    79   13
 46   26   35   45   48    93   18
 47   44   37   33   31    77    1
 48   46   25   32   27    65    7
 49   46   35   57   53    99   15
 50   39   49   35   38    69    6
