Timing Analyzer report for alarm
Wed Aug 14 11:03:03 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; alarm                                                   ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 120.53 MHz ; 120.53 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -7.297 ; -408.828           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.432 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -102.629                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; -7.297 ; systicks1_[0]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.081     ; 8.217      ;
; -6.981 ; systicks1_[0]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.087     ; 7.895      ;
; -6.981 ; systicks1_[0]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.087     ; 7.895      ;
; -6.980 ; systicks1_[0]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.087     ; 7.894      ;
; -6.852 ; systicks1_[1]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.075     ; 7.778      ;
; -6.714 ; systicks1_[5]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.076     ; 7.639      ;
; -6.707 ; systicks1_[3]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.075     ; 7.633      ;
; -6.658 ; systicks1_[0]  ; systicks1_[6]     ; clk          ; clk         ; 1.000        ; -0.086     ; 7.573      ;
; -6.657 ; systicks1_[0]  ; systicks1_[11]    ; clk          ; clk         ; 1.000        ; -0.086     ; 7.572      ;
; -6.655 ; systicks1_[0]  ; systicks1_[4]     ; clk          ; clk         ; 1.000        ; -0.086     ; 7.570      ;
; -6.653 ; systicks1_[0]  ; systicks1_[8]     ; clk          ; clk         ; 1.000        ; -0.086     ; 7.568      ;
; -6.652 ; systicks1_[0]  ; systicks1_[5]     ; clk          ; clk         ; 1.000        ; -0.086     ; 7.567      ;
; -6.649 ; systicks1_[0]  ; systicks1_[9]     ; clk          ; clk         ; 1.000        ; -0.086     ; 7.564      ;
; -6.647 ; systicks1_[0]  ; systicks1_[10]    ; clk          ; clk         ; 1.000        ; -0.086     ; 7.562      ;
; -6.646 ; systicks1_[0]  ; systicks1_[7]     ; clk          ; clk         ; 1.000        ; -0.086     ; 7.561      ;
; -6.623 ; systicks1_[4]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.076     ; 7.548      ;
; -6.608 ; systicks1_[2]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.075     ; 7.534      ;
; -6.598 ; systicks1_[7]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.076     ; 7.523      ;
; -6.557 ; systicks1_[0]  ; systicks1_[23]    ; clk          ; clk         ; 1.000        ; 0.387      ; 7.945      ;
; -6.556 ; systicks1_[0]  ; systicks1_[18]    ; clk          ; clk         ; 1.000        ; 0.387      ; 7.944      ;
; -6.555 ; systicks1_[0]  ; systicks1_[13]    ; clk          ; clk         ; 1.000        ; 0.387      ; 7.943      ;
; -6.555 ; systicks1_[0]  ; systicks1_[17]    ; clk          ; clk         ; 1.000        ; 0.387      ; 7.943      ;
; -6.551 ; systicks1_[0]  ; systicks1_[20]    ; clk          ; clk         ; 1.000        ; 0.387      ; 7.939      ;
; -6.551 ; systicks1_[0]  ; systicks1_[21]    ; clk          ; clk         ; 1.000        ; 0.387      ; 7.939      ;
; -6.544 ; systicks1_[13] ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.569     ; 6.976      ;
; -6.536 ; systicks1_[1]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 7.456      ;
; -6.536 ; systicks1_[1]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.081     ; 7.456      ;
; -6.535 ; systicks1_[1]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 7.455      ;
; -6.528 ; systicks2_[1]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.528 ; systicks2_[1]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.528 ; systicks2_[1]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.528 ; systicks2_[1]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.528 ; systicks2_[1]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.528 ; systicks2_[1]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.528 ; systicks2_[1]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.528 ; systicks2_[1]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.528 ; systicks2_[1]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.528 ; systicks2_[1]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.528 ; systicks2_[1]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.528 ; systicks2_[1]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.446      ;
; -6.516 ; systicks1_[6]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.076     ; 7.441      ;
; -6.495 ; systicks1_[0]  ; val_des_[1]       ; clk          ; clk         ; 1.000        ; 0.359      ; 7.855      ;
; -6.495 ; systicks1_[0]  ; val_des_[3]       ; clk          ; clk         ; 1.000        ; 0.359      ; 7.855      ;
; -6.495 ; systicks1_[0]  ; val_des_[2]       ; clk          ; clk         ; 1.000        ; 0.359      ; 7.855      ;
; -6.495 ; systicks1_[0]  ; val_des_[0]       ; clk          ; clk         ; 1.000        ; 0.359      ; 7.855      ;
; -6.495 ; systicks1_[0]  ; val_ed_[3]        ; clk          ; clk         ; 1.000        ; 0.359      ; 7.855      ;
; -6.495 ; systicks1_[0]  ; val_ed_[2]        ; clk          ; clk         ; 1.000        ; 0.359      ; 7.855      ;
; -6.495 ; systicks1_[0]  ; val_ed_[1]        ; clk          ; clk         ; 1.000        ; 0.359      ; 7.855      ;
; -6.495 ; systicks1_[0]  ; val_ed_[0]        ; clk          ; clk         ; 1.000        ; 0.359      ; 7.855      ;
; -6.440 ; systicks1_[0]  ; led_debug~reg0    ; clk          ; clk         ; 1.000        ; 0.407      ; 7.848      ;
; -6.434 ; systicks1_[0]  ; systicks1_[22]    ; clk          ; clk         ; 1.000        ; 0.407      ; 7.842      ;
; -6.430 ; systicks2_[0]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.430 ; systicks2_[0]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.430 ; systicks2_[0]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.430 ; systicks2_[0]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.430 ; systicks2_[0]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.430 ; systicks2_[0]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.430 ; systicks2_[0]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.430 ; systicks2_[0]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.430 ; systicks2_[0]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.430 ; systicks2_[0]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.430 ; systicks2_[0]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.430 ; systicks2_[0]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.083     ; 7.348      ;
; -6.428 ; systicks2_[4]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.428 ; systicks2_[4]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.428 ; systicks2_[4]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.428 ; systicks2_[4]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.428 ; systicks2_[4]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.428 ; systicks2_[4]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.428 ; systicks2_[4]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.428 ; systicks2_[4]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.428 ; systicks2_[4]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.428 ; systicks2_[4]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.428 ; systicks2_[4]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.428 ; systicks2_[4]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.345      ;
; -6.422 ; systicks1_[9]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.076     ; 7.347      ;
; -6.398 ; systicks1_[5]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.082     ; 7.317      ;
; -6.398 ; systicks1_[5]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.082     ; 7.317      ;
; -6.397 ; systicks1_[5]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.082     ; 7.316      ;
; -6.391 ; systicks1_[3]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 7.311      ;
; -6.391 ; systicks1_[3]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.081     ; 7.311      ;
; -6.390 ; systicks1_[3]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 7.310      ;
; -6.386 ; systicks2_[3]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.386 ; systicks2_[3]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.386 ; systicks2_[3]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.386 ; systicks2_[3]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.386 ; systicks2_[3]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.386 ; systicks2_[3]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.386 ; systicks2_[3]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.386 ; systicks2_[3]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.386 ; systicks2_[3]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.386 ; systicks2_[3]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.386 ; systicks2_[3]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.386 ; systicks2_[3]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.084     ; 7.303      ;
; -6.368 ; systicks1_[8]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.076     ; 7.293      ;
; -6.362 ; systicks1_[0]  ; systicks1_[19]    ; clk          ; clk         ; 1.000        ; -0.073     ; 7.290      ;
; -6.353 ; systicks1_[0]  ; systicks1_[15]    ; clk          ; clk         ; 1.000        ; -0.073     ; 7.281      ;
; -6.313 ; systicks1_[12] ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.573     ; 6.741      ;
; -6.309 ; systicks1_[11] ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.076     ; 7.234      ;
; -6.307 ; systicks1_[4]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.082     ; 7.226      ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                   ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; led_debug~reg0    ; led_debug~reg0    ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.434 ; val_ed_[3]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; val_ed_[2]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; val_ed_[1]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.446 ; val_ed_[0]        ; val_ed_[0]        ; clk          ; clk         ; 0.000        ; 0.100      ; 0.758      ;
; 0.490 ; val_ed_[2]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.100      ; 0.802      ;
; 0.506 ; val_ed_[0]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.100      ; 0.818      ;
; 0.509 ; val_ed_[0]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.100      ; 0.821      ;
; 0.766 ; val_ed_[0]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.100      ; 1.078      ;
; 0.776 ; val_ed_[3]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.100      ; 1.088      ;
; 0.898 ; val_checkable_[3] ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.192      ;
; 0.908 ; dig[2]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.202      ;
; 0.989 ; dig[2]~reg0       ; dig[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.580      ; 1.781      ;
; 1.056 ; dig[2]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.350      ;
; 1.097 ; dig[2]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.391      ;
; 1.103 ; dig[2]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.397      ;
; 1.286 ; systicks2_[1]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.579      ;
; 1.287 ; systicks2_[17]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.580      ;
; 1.302 ; systicks1_[1]     ; systicks1_[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.595      ;
; 1.305 ; systicks2_[7]     ; systicks2_[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.598      ;
; 1.308 ; systicks2_[9]     ; systicks2_[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.601      ;
; 1.308 ; systicks2_[14]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.601      ;
; 1.311 ; dig[3]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; -0.397     ; 1.126      ;
; 1.348 ; val_checkable_[1] ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.642      ;
; 1.373 ; val_checkable_[2] ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.667      ;
; 1.376 ; dig[3]~reg0       ; dig[2]~reg0       ; clk          ; clk         ; 0.000        ; -0.397     ; 1.191      ;
; 1.376 ; dig[3]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; -0.397     ; 1.191      ;
; 1.382 ; systicks1_[16]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.102      ; 1.696      ;
; 1.385 ; systicks1_[14]    ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.102      ; 1.699      ;
; 1.429 ; systicks2_[15]    ; systicks2_[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.722      ;
; 1.432 ; systicks2_[16]    ; systicks2_[16]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.725      ;
; 1.434 ; systicks2_[2]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.727      ;
; 1.445 ; systicks1_[3]     ; systicks1_[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.738      ;
; 1.446 ; systicks1_[2]     ; systicks1_[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.739      ;
; 1.446 ; systicks1_[15]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.575      ; 2.233      ;
; 1.456 ; systicks2_[10]    ; systicks2_[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.749      ;
; 1.472 ; systicks2_[0]     ; systicks2_[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.765      ;
; 1.550 ; dig[2]~reg0       ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.844      ;
; 1.550 ; dig[2]~reg0       ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.844      ;
; 1.552 ; dig[2]~reg0       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.846      ;
; 1.553 ; dig[2]~reg0       ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.847      ;
; 1.553 ; dig[2]~reg0       ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.847      ;
; 1.554 ; dig[2]~reg0       ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.848      ;
; 1.554 ; dig[2]~reg0       ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.848      ;
; 1.559 ; dig[3]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; -0.397     ; 1.374      ;
; 1.599 ; val_checkable_[0] ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.893      ;
; 1.600 ; dig[3]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; -0.397     ; 1.415      ;
; 1.623 ; systicks1_[11]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.413      ;
; 1.637 ; systicks1_[11]    ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.588      ; 2.437      ;
; 1.637 ; systicks1_[10]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.427      ;
; 1.651 ; systicks1_[10]    ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.588      ; 2.451      ;
; 1.660 ; systicks2_[0]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.953      ;
; 1.660 ; systicks2_[16]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.953      ;
; 1.685 ; systicks1_[12]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.998      ;
; 1.703 ; systicks1_[19]    ; systicks1_[19]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.997      ;
; 1.705 ; systicks1_[4]     ; systicks1_[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.998      ;
; 1.707 ; systicks1_[9]     ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.497      ;
; 1.711 ; systicks1_[7]     ; systicks1_[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.004      ;
; 1.721 ; systicks1_[9]     ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.588      ; 2.521      ;
; 1.739 ; val_ed_[1]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.100      ; 2.051      ;
; 1.752 ; systicks1_[14]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.102      ; 2.066      ;
; 1.772 ; systicks2_[15]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.065      ;
; 1.774 ; systicks1_[11]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.588      ; 2.574      ;
; 1.776 ; systicks1_[19]    ; systicks1_[21]    ; clk          ; clk         ; 0.000        ; 0.561      ; 2.549      ;
; 1.777 ; systicks1_[19]    ; systicks1_[20]    ; clk          ; clk         ; 0.000        ; 0.561      ; 2.550      ;
; 1.780 ; systicks1_[11]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.574      ; 2.566      ;
; 1.780 ; systicks1_[8]     ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.578      ; 2.570      ;
; 1.785 ; systicks2_[15]    ; systicks2_[16]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.078      ;
; 1.785 ; systicks2_[1]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.078      ;
; 1.788 ; systicks1_[10]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.588      ; 2.588      ;
; 1.792 ; systicks2_[7]     ; systicks2_[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.085      ;
; 1.792 ; val_checkable_[3] ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.086      ;
; 1.793 ; val_checkable_[3] ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.087      ;
; 1.794 ; systicks1_[8]     ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.588      ; 2.594      ;
; 1.795 ; val_checkable_[3] ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.089      ;
; 1.795 ; val_checkable_[3] ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.089      ;
; 1.795 ; val_checkable_[3] ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.089      ;
; 1.795 ; val_checkable_[1] ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.089      ;
; 1.795 ; val_checkable_[1] ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.089      ;
; 1.797 ; val_checkable_[1] ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.091      ;
; 1.798 ; systicks1_[1]     ; systicks1_[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.091      ;
; 1.798 ; val_checkable_[3] ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.092      ;
; 1.798 ; val_checkable_[3] ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.092      ;
; 1.798 ; val_checkable_[1] ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.092      ;
; 1.798 ; val_checkable_[1] ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.092      ;
; 1.799 ; val_checkable_[1] ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.093      ;
; 1.799 ; val_checkable_[1] ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.093      ;
; 1.802 ; systicks2_[14]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.095      ;
; 1.803 ; systicks2_[0]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.096      ;
; 1.804 ; systicks2_[14]    ; systicks2_[16]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.097      ;
; 1.805 ; systicks2_[14]    ; systicks2_[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.098      ;
; 1.808 ; systicks2_[9]     ; systicks2_[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.101      ;
; 1.809 ; systicks1_[5]     ; systicks1_[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.102      ;
; 1.814 ; systicks1_[10]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.574      ; 2.600      ;
; 1.818 ; systicks1_[2]     ; systicks1_[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.111      ;
; 1.819 ; systicks2_[10]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.112      ;
; 1.839 ; systicks2_[11]    ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.132      ;
; 1.841 ; systicks2_[12]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.134      ;
; 1.845 ; systicks1_[15]    ; systicks1_[15]    ; clk          ; clk         ; 0.000        ; 0.082      ; 2.139      ;
; 1.848 ; systicks1_[11]    ; systicks1_[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.141      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 129.03 MHz ; 129.03 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.750 ; -379.140          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -102.629                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                 ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; -6.750 ; systicks1_[0]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.073     ; 7.679      ;
; -6.529 ; systicks1_[0]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.078     ; 7.453      ;
; -6.528 ; systicks1_[0]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.078     ; 7.452      ;
; -6.528 ; systicks1_[0]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.078     ; 7.452      ;
; -6.253 ; systicks1_[1]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.067     ; 7.188      ;
; -6.211 ; systicks1_[0]  ; systicks1_[6]     ; clk          ; clk         ; 1.000        ; -0.077     ; 7.136      ;
; -6.210 ; systicks1_[0]  ; systicks1_[11]    ; clk          ; clk         ; 1.000        ; -0.077     ; 7.135      ;
; -6.208 ; systicks1_[0]  ; systicks1_[4]     ; clk          ; clk         ; 1.000        ; -0.077     ; 7.133      ;
; -6.206 ; systicks1_[0]  ; systicks1_[8]     ; clk          ; clk         ; 1.000        ; -0.077     ; 7.131      ;
; -6.205 ; systicks1_[0]  ; systicks1_[5]     ; clk          ; clk         ; 1.000        ; -0.077     ; 7.130      ;
; -6.202 ; systicks1_[0]  ; systicks1_[9]     ; clk          ; clk         ; 1.000        ; -0.077     ; 7.127      ;
; -6.200 ; systicks1_[0]  ; systicks1_[10]    ; clk          ; clk         ; 1.000        ; -0.077     ; 7.125      ;
; -6.199 ; systicks1_[0]  ; systicks1_[7]     ; clk          ; clk         ; 1.000        ; -0.077     ; 7.124      ;
; -6.132 ; systicks1_[5]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.068     ; 7.066      ;
; -6.129 ; systicks1_[0]  ; systicks1_[23]    ; clk          ; clk         ; 1.000        ; 0.366      ; 7.497      ;
; -6.128 ; systicks1_[0]  ; systicks1_[18]    ; clk          ; clk         ; 1.000        ; 0.366      ; 7.496      ;
; -6.128 ; systicks1_[3]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.067     ; 7.063      ;
; -6.127 ; systicks1_[0]  ; systicks1_[13]    ; clk          ; clk         ; 1.000        ; 0.366      ; 7.495      ;
; -6.127 ; systicks1_[0]  ; systicks1_[17]    ; clk          ; clk         ; 1.000        ; 0.366      ; 7.495      ;
; -6.124 ; systicks1_[0]  ; systicks1_[21]    ; clk          ; clk         ; 1.000        ; 0.366      ; 7.492      ;
; -6.123 ; systicks1_[0]  ; systicks1_[20]    ; clk          ; clk         ; 1.000        ; 0.366      ; 7.491      ;
; -6.077 ; systicks1_[4]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.068     ; 7.011      ;
; -6.050 ; systicks1_[0]  ; val_des_[1]       ; clk          ; clk         ; 1.000        ; 0.338      ; 7.390      ;
; -6.050 ; systicks1_[0]  ; val_des_[3]       ; clk          ; clk         ; 1.000        ; 0.338      ; 7.390      ;
; -6.050 ; systicks1_[0]  ; val_des_[2]       ; clk          ; clk         ; 1.000        ; 0.338      ; 7.390      ;
; -6.050 ; systicks1_[0]  ; val_des_[0]       ; clk          ; clk         ; 1.000        ; 0.338      ; 7.390      ;
; -6.050 ; systicks1_[0]  ; val_ed_[3]        ; clk          ; clk         ; 1.000        ; 0.338      ; 7.390      ;
; -6.050 ; systicks1_[0]  ; val_ed_[2]        ; clk          ; clk         ; 1.000        ; 0.338      ; 7.390      ;
; -6.050 ; systicks1_[0]  ; val_ed_[1]        ; clk          ; clk         ; 1.000        ; 0.338      ; 7.390      ;
; -6.050 ; systicks1_[0]  ; val_ed_[0]        ; clk          ; clk         ; 1.000        ; 0.338      ; 7.390      ;
; -6.043 ; systicks2_[1]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.043 ; systicks2_[1]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.043 ; systicks2_[1]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.043 ; systicks2_[1]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.043 ; systicks2_[1]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.043 ; systicks2_[1]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.043 ; systicks2_[1]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.043 ; systicks2_[1]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.043 ; systicks2_[1]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.043 ; systicks2_[1]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.043 ; systicks2_[1]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.043 ; systicks2_[1]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.969      ;
; -6.038 ; systicks1_[2]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.067     ; 6.973      ;
; -6.033 ; systicks2_[4]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.033 ; systicks2_[4]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.033 ; systicks2_[4]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.033 ; systicks2_[4]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.033 ; systicks2_[4]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.033 ; systicks2_[4]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.033 ; systicks2_[4]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.033 ; systicks2_[4]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.033 ; systicks2_[4]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.033 ; systicks2_[4]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.033 ; systicks2_[4]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.033 ; systicks2_[4]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.958      ;
; -6.032 ; systicks1_[1]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 6.962      ;
; -6.031 ; systicks1_[1]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 6.961      ;
; -6.031 ; systicks1_[1]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 6.961      ;
; -6.030 ; systicks1_[7]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.068     ; 6.964      ;
; -6.029 ; systicks1_[0]  ; led_debug~reg0    ; clk          ; clk         ; 1.000        ; 0.390      ; 7.421      ;
; -6.016 ; systicks1_[6]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.068     ; 6.950      ;
; -6.015 ; systicks1_[0]  ; systicks1_[22]    ; clk          ; clk         ; 1.000        ; 0.390      ; 7.407      ;
; -5.969 ; systicks2_[3]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.969 ; systicks2_[3]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.969 ; systicks2_[3]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.969 ; systicks2_[3]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.969 ; systicks2_[3]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.969 ; systicks2_[3]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.969 ; systicks2_[3]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.969 ; systicks2_[3]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.969 ; systicks2_[3]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.969 ; systicks2_[3]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.969 ; systicks2_[3]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.969 ; systicks2_[3]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.077     ; 6.894      ;
; -5.960 ; systicks1_[13] ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.530     ; 6.432      ;
; -5.952 ; systicks2_[0]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.952 ; systicks2_[0]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.952 ; systicks2_[0]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.952 ; systicks2_[0]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.952 ; systicks2_[0]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.952 ; systicks2_[0]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.952 ; systicks2_[0]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.952 ; systicks2_[0]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.952 ; systicks2_[0]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.952 ; systicks2_[0]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.952 ; systicks2_[0]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.952 ; systicks2_[0]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.076     ; 6.878      ;
; -5.919 ; systicks1_[0]  ; systicks1_[19]    ; clk          ; clk         ; 1.000        ; -0.065     ; 6.856      ;
; -5.911 ; systicks1_[0]  ; systicks1_[15]    ; clk          ; clk         ; 1.000        ; -0.065     ; 6.848      ;
; -5.911 ; systicks1_[5]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 6.840      ;
; -5.910 ; systicks1_[5]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 6.839      ;
; -5.910 ; systicks1_[5]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 6.839      ;
; -5.907 ; systicks1_[3]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 6.837      ;
; -5.906 ; systicks1_[3]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 6.836      ;
; -5.906 ; systicks1_[3]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 6.836      ;
; -5.890 ; systicks1_[8]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.068     ; 6.824      ;
; -5.856 ; systicks1_[9]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.068     ; 6.790      ;
; -5.856 ; systicks1_[4]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 6.785      ;
; -5.855 ; systicks1_[4]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 6.784      ;
; -5.855 ; systicks1_[4]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 6.784      ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                    ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; led_debug~reg0    ; led_debug~reg0    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.384 ; val_ed_[3]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; val_ed_[2]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; val_ed_[1]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.399 ; val_ed_[0]        ; val_ed_[0]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.684      ;
; 0.452 ; val_ed_[2]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.737      ;
; 0.466 ; val_ed_[0]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.751      ;
; 0.470 ; val_ed_[0]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.755      ;
; 0.709 ; val_ed_[0]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.994      ;
; 0.721 ; val_ed_[3]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.090      ; 1.006      ;
; 0.822 ; val_checkable_[3] ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.089      ;
; 0.858 ; dig[2]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.125      ;
; 0.906 ; dig[2]~reg0       ; dig[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.544      ; 1.645      ;
; 0.967 ; dig[2]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.234      ;
; 1.000 ; dig[2]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.267      ;
; 1.008 ; dig[2]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.196 ; dig[3]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; -0.380     ; 1.011      ;
; 1.202 ; systicks2_[1]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.470      ;
; 1.203 ; systicks2_[17]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.471      ;
; 1.203 ; val_checkable_[1] ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.470      ;
; 1.215 ; systicks1_[1]     ; systicks1_[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.482      ;
; 1.216 ; systicks2_[7]     ; systicks2_[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.484      ;
; 1.220 ; systicks2_[14]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.488      ;
; 1.221 ; systicks2_[9]     ; systicks2_[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.489      ;
; 1.282 ; val_checkable_[2] ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.549      ;
; 1.290 ; systicks1_[16]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.091      ; 1.576      ;
; 1.291 ; systicks1_[14]    ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.091      ; 1.577      ;
; 1.301 ; dig[3]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; -0.380     ; 1.116      ;
; 1.303 ; dig[3]~reg0       ; dig[2]~reg0       ; clk          ; clk         ; 0.000        ; -0.380     ; 1.118      ;
; 1.332 ; systicks2_[15]    ; systicks2_[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.600      ;
; 1.334 ; systicks2_[16]    ; systicks2_[16]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.602      ;
; 1.340 ; systicks2_[2]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.608      ;
; 1.345 ; systicks1_[3]     ; systicks1_[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.612      ;
; 1.348 ; systicks1_[2]     ; systicks1_[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.615      ;
; 1.351 ; systicks2_[0]     ; systicks2_[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.619      ;
; 1.356 ; systicks1_[15]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.537      ; 2.088      ;
; 1.358 ; systicks2_[10]    ; systicks2_[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.626      ;
; 1.406 ; dig[2]~reg0       ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.673      ;
; 1.406 ; dig[2]~reg0       ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.673      ;
; 1.408 ; dig[2]~reg0       ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.675      ;
; 1.408 ; dig[2]~reg0       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.675      ;
; 1.409 ; dig[2]~reg0       ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.676      ;
; 1.427 ; val_checkable_[0] ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.694      ;
; 1.430 ; dig[2]~reg0       ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.697      ;
; 1.431 ; dig[2]~reg0       ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.698      ;
; 1.443 ; systicks1_[11]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.543      ; 2.181      ;
; 1.461 ; dig[3]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; -0.380     ; 1.276      ;
; 1.468 ; systicks1_[10]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.543      ; 2.206      ;
; 1.487 ; systicks1_[11]    ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.549      ; 2.231      ;
; 1.494 ; dig[3]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; -0.380     ; 1.309      ;
; 1.502 ; systicks1_[12]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.092      ; 1.789      ;
; 1.512 ; systicks1_[10]    ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.549      ; 2.256      ;
; 1.518 ; systicks1_[4]     ; systicks1_[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.785      ;
; 1.520 ; systicks2_[16]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.788      ;
; 1.521 ; systicks1_[19]    ; systicks1_[19]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.789      ;
; 1.521 ; systicks2_[0]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.789      ;
; 1.526 ; systicks1_[7]     ; systicks1_[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.793      ;
; 1.542 ; systicks1_[9]     ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.543      ; 2.280      ;
; 1.558 ; val_ed_[1]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.090      ; 1.843      ;
; 1.571 ; systicks1_[11]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.534      ; 2.300      ;
; 1.576 ; systicks1_[19]    ; systicks1_[21]    ; clk          ; clk         ; 0.000        ; 0.522      ; 2.293      ;
; 1.586 ; systicks1_[9]     ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.549      ; 2.330      ;
; 1.593 ; val_checkable_[3] ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.860      ;
; 1.594 ; val_checkable_[3] ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.861      ;
; 1.596 ; val_checkable_[3] ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.863      ;
; 1.596 ; val_checkable_[3] ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.863      ;
; 1.596 ; systicks1_[10]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.534      ; 2.325      ;
; 1.597 ; val_checkable_[3] ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.864      ;
; 1.600 ; val_checkable_[3] ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.867      ;
; 1.604 ; val_checkable_[1] ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.871      ;
; 1.604 ; val_checkable_[1] ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.871      ;
; 1.606 ; val_checkable_[1] ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.873      ;
; 1.606 ; val_checkable_[1] ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.873      ;
; 1.606 ; val_checkable_[1] ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.873      ;
; 1.607 ; val_checkable_[3] ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.874      ;
; 1.607 ; val_checkable_[1] ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.874      ;
; 1.608 ; val_checkable_[1] ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.875      ;
; 1.609 ; systicks1_[8]     ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.543      ; 2.347      ;
; 1.613 ; systicks1_[11]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.549      ; 2.357      ;
; 1.615 ; systicks2_[15]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.883      ;
; 1.617 ; systicks1_[5]     ; systicks1_[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.884      ;
; 1.621 ; systicks1_[14]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.091      ; 1.907      ;
; 1.630 ; systicks1_[19]    ; systicks1_[20]    ; clk          ; clk         ; 0.000        ; 0.522      ; 2.347      ;
; 1.632 ; systicks2_[7]     ; systicks2_[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.900      ;
; 1.637 ; systicks2_[12]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.905      ;
; 1.638 ; systicks2_[11]    ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.906      ;
; 1.638 ; systicks1_[10]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.549      ; 2.382      ;
; 1.643 ; systicks1_[15]    ; systicks1_[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.911      ;
; 1.645 ; systicks2_[14]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.913      ;
; 1.647 ; systicks1_[11]    ; systicks1_[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.914      ;
; 1.648 ; systicks2_[14]    ; systicks2_[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.916      ;
; 1.651 ; systicks2_[13]    ; systicks2_[13]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.919      ;
; 1.653 ; systicks1_[10]    ; systicks1_[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.920      ;
; 1.653 ; systicks2_[15]    ; systicks2_[16]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.921      ;
; 1.653 ; systicks1_[8]     ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.549      ; 2.397      ;
; 1.655 ; systicks1_[2]     ; systicks1_[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.922      ;
; 1.657 ; systicks2_[1]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.925      ;
; 1.659 ; systicks1_[15]    ; systicks1_[17]    ; clk          ; clk         ; 0.000        ; 0.522      ; 2.376      ;
; 1.660 ; systicks1_[8]     ; systicks1_[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.927      ;
; 1.663 ; systicks1_[6]     ; systicks1_[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.930      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.622 ; -140.507          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -90.472                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                 ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.622 ; systicks1_[0]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 3.573      ;
; -2.478 ; systicks1_[0]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.039     ; 3.426      ;
; -2.478 ; systicks1_[0]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.039     ; 3.426      ;
; -2.477 ; systicks1_[0]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.039     ; 3.425      ;
; -2.395 ; systicks1_[1]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.033     ; 3.349      ;
; -2.349 ; systicks1_[0]  ; systicks1_[6]     ; clk          ; clk         ; 1.000        ; -0.038     ; 3.298      ;
; -2.348 ; systicks1_[0]  ; systicks1_[11]    ; clk          ; clk         ; 1.000        ; -0.038     ; 3.297      ;
; -2.345 ; systicks1_[0]  ; systicks1_[4]     ; clk          ; clk         ; 1.000        ; -0.038     ; 3.294      ;
; -2.344 ; systicks1_[0]  ; systicks1_[8]     ; clk          ; clk         ; 1.000        ; -0.038     ; 3.293      ;
; -2.343 ; systicks1_[0]  ; systicks1_[5]     ; clk          ; clk         ; 1.000        ; -0.038     ; 3.292      ;
; -2.340 ; systicks1_[0]  ; systicks1_[9]     ; clk          ; clk         ; 1.000        ; -0.038     ; 3.289      ;
; -2.337 ; systicks1_[0]  ; systicks1_[10]    ; clk          ; clk         ; 1.000        ; -0.038     ; 3.286      ;
; -2.336 ; systicks1_[0]  ; systicks1_[7]     ; clk          ; clk         ; 1.000        ; -0.038     ; 3.285      ;
; -2.336 ; systicks1_[0]  ; systicks1_[23]    ; clk          ; clk         ; 1.000        ; 0.150      ; 3.473      ;
; -2.335 ; systicks1_[0]  ; systicks1_[18]    ; clk          ; clk         ; 1.000        ; 0.150      ; 3.472      ;
; -2.334 ; systicks1_[0]  ; systicks1_[13]    ; clk          ; clk         ; 1.000        ; 0.150      ; 3.471      ;
; -2.333 ; systicks1_[0]  ; systicks1_[17]    ; clk          ; clk         ; 1.000        ; 0.150      ; 3.470      ;
; -2.332 ; systicks1_[5]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.034     ; 3.285      ;
; -2.329 ; systicks1_[0]  ; systicks1_[20]    ; clk          ; clk         ; 1.000        ; 0.150      ; 3.466      ;
; -2.329 ; systicks1_[0]  ; systicks1_[21]    ; clk          ; clk         ; 1.000        ; 0.150      ; 3.466      ;
; -2.327 ; systicks1_[3]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.033     ; 3.281      ;
; -2.285 ; systicks1_[4]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.034     ; 3.238      ;
; -2.279 ; systicks1_[2]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.033     ; 3.233      ;
; -2.278 ; systicks1_[0]  ; val_des_[1]       ; clk          ; clk         ; 1.000        ; 0.146      ; 3.411      ;
; -2.278 ; systicks1_[0]  ; val_des_[3]       ; clk          ; clk         ; 1.000        ; 0.146      ; 3.411      ;
; -2.278 ; systicks1_[0]  ; val_des_[2]       ; clk          ; clk         ; 1.000        ; 0.146      ; 3.411      ;
; -2.278 ; systicks1_[0]  ; val_des_[0]       ; clk          ; clk         ; 1.000        ; 0.146      ; 3.411      ;
; -2.278 ; systicks1_[0]  ; val_ed_[3]        ; clk          ; clk         ; 1.000        ; 0.146      ; 3.411      ;
; -2.278 ; systicks1_[0]  ; val_ed_[2]        ; clk          ; clk         ; 1.000        ; 0.146      ; 3.411      ;
; -2.278 ; systicks1_[0]  ; val_ed_[1]        ; clk          ; clk         ; 1.000        ; 0.146      ; 3.411      ;
; -2.278 ; systicks1_[0]  ; val_ed_[0]        ; clk          ; clk         ; 1.000        ; 0.146      ; 3.411      ;
; -2.277 ; systicks1_[7]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.034     ; 3.230      ;
; -2.270 ; systicks2_[1]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.270 ; systicks2_[1]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.270 ; systicks2_[1]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.270 ; systicks2_[1]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.270 ; systicks2_[1]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.270 ; systicks2_[1]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.270 ; systicks2_[1]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.270 ; systicks2_[1]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.270 ; systicks2_[1]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.270 ; systicks2_[1]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.270 ; systicks2_[1]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.270 ; systicks2_[1]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.219      ;
; -2.266 ; systicks1_[0]  ; led_debug~reg0    ; clk          ; clk         ; 1.000        ; 0.168      ; 3.421      ;
; -2.262 ; systicks1_[0]  ; systicks1_[22]    ; clk          ; clk         ; 1.000        ; 0.168      ; 3.417      ;
; -2.251 ; systicks1_[1]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 3.202      ;
; -2.251 ; systicks1_[1]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 3.202      ;
; -2.250 ; systicks1_[1]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 3.201      ;
; -2.248 ; systicks1_[13] ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.230     ; 3.005      ;
; -2.235 ; systicks1_[6]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.034     ; 3.188      ;
; -2.230 ; systicks2_[3]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.230 ; systicks2_[3]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.230 ; systicks2_[3]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.230 ; systicks2_[3]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.230 ; systicks2_[3]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.230 ; systicks2_[3]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.230 ; systicks2_[3]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.230 ; systicks2_[3]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.230 ; systicks2_[3]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.230 ; systicks2_[3]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.230 ; systicks2_[3]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.230 ; systicks2_[3]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.177      ;
; -2.222 ; systicks2_[0]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.222 ; systicks2_[0]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.222 ; systicks2_[0]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.222 ; systicks2_[0]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.222 ; systicks2_[0]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.222 ; systicks2_[0]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.222 ; systicks2_[0]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.222 ; systicks2_[0]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.222 ; systicks2_[0]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.222 ; systicks2_[0]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.222 ; systicks2_[0]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.222 ; systicks2_[0]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.038     ; 3.171      ;
; -2.220 ; systicks1_[0]  ; systicks1_[19]    ; clk          ; clk         ; 1.000        ; -0.031     ; 3.176      ;
; -2.213 ; systicks1_[0]  ; systicks1_[15]    ; clk          ; clk         ; 1.000        ; -0.031     ; 3.169      ;
; -2.199 ; systicks1_[9]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.034     ; 3.152      ;
; -2.188 ; systicks1_[5]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 3.138      ;
; -2.188 ; systicks1_[5]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 3.138      ;
; -2.187 ; systicks1_[5]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.037     ; 3.137      ;
; -2.183 ; systicks1_[3]  ; systicks1_[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 3.134      ;
; -2.183 ; systicks1_[3]  ; systicks1_[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 3.134      ;
; -2.182 ; systicks1_[3]  ; systicks1_[3]     ; clk          ; clk         ; 1.000        ; -0.036     ; 3.133      ;
; -2.166 ; systicks1_[8]  ; systicks1_[0]     ; clk          ; clk         ; 1.000        ; -0.034     ; 3.119      ;
; -2.161 ; systicks1_[0]  ; systicks1_[14]    ; clk          ; clk         ; 1.000        ; 0.161      ; 3.309      ;
; -2.160 ; systicks1_[0]  ; systicks1_[16]    ; clk          ; clk         ; 1.000        ; 0.161      ; 3.308      ;
; -2.148 ; systicks1_[0]  ; systicks1_[12]    ; clk          ; clk         ; 1.000        ; 0.155      ; 3.290      ;
; -2.148 ; systicks2_[5]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
; -2.148 ; systicks2_[5]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
; -2.148 ; systicks2_[5]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
; -2.148 ; systicks2_[5]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
; -2.148 ; systicks2_[5]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
; -2.148 ; systicks2_[5]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
; -2.148 ; systicks2_[5]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
; -2.148 ; systicks2_[5]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
; -2.148 ; systicks2_[5]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
; -2.148 ; systicks2_[5]  ; val_checkable_[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
; -2.148 ; systicks2_[5]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
; -2.148 ; systicks2_[5]  ; dig[2]~reg0       ; clk          ; clk         ; 1.000        ; -0.040     ; 3.095      ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                    ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; led_debug~reg0    ; led_debug~reg0    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; val_ed_[3]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; val_ed_[2]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; val_ed_[1]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; val_ed_[0]        ; val_ed_[0]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.197 ; val_ed_[2]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.325      ;
; 0.206 ; val_ed_[0]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.334      ;
; 0.208 ; val_ed_[0]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.336      ;
; 0.310 ; val_ed_[0]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.438      ;
; 0.311 ; val_ed_[3]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.439      ;
; 0.348 ; val_checkable_[3] ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.468      ;
; 0.365 ; dig[2]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.399 ; dig[2]~reg0       ; dig[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.237      ; 0.720      ;
; 0.423 ; dig[2]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.543      ;
; 0.435 ; dig[2]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.555      ;
; 0.441 ; dig[2]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.561      ;
; 0.509 ; systicks2_[17]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.511 ; systicks2_[1]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.517 ; systicks1_[1]     ; systicks1_[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; systicks2_[7]     ; systicks2_[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; systicks2_[14]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.523 ; systicks2_[9]     ; systicks2_[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.532 ; dig[3]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; -0.156     ; 0.460      ;
; 0.532 ; val_checkable_[1] ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.548 ; val_checkable_[2] ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.668      ;
; 0.552 ; dig[3]~reg0       ; dig[2]~reg0       ; clk          ; clk         ; 0.000        ; -0.156     ; 0.480      ;
; 0.553 ; dig[3]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; -0.156     ; 0.481      ;
; 0.555 ; systicks1_[16]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.683      ;
; 0.557 ; systicks1_[14]    ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.685      ;
; 0.573 ; systicks2_[15]    ; systicks2_[15]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.694      ;
; 0.573 ; systicks1_[15]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.893      ;
; 0.575 ; systicks2_[16]    ; systicks2_[16]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.696      ;
; 0.576 ; systicks2_[2]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.696      ;
; 0.580 ; systicks1_[3]     ; systicks1_[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.700      ;
; 0.581 ; systicks1_[2]     ; systicks1_[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.701      ;
; 0.586 ; systicks2_[10]    ; systicks2_[10]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.595 ; systicks2_[0]     ; systicks2_[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.715      ;
; 0.621 ; systicks1_[11]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.237      ; 0.942      ;
; 0.627 ; dig[3]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; -0.156     ; 0.555      ;
; 0.630 ; val_checkable_[0] ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.750      ;
; 0.630 ; systicks1_[10]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.237      ; 0.951      ;
; 0.634 ; dig[2]~reg0       ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.754      ;
; 0.637 ; dig[2]~reg0       ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.757      ;
; 0.639 ; dig[2]~reg0       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.759      ;
; 0.640 ; dig[2]~reg0       ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.760      ;
; 0.641 ; dig[2]~reg0       ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.761      ;
; 0.641 ; dig[2]~reg0       ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.761      ;
; 0.642 ; dig[2]~reg0       ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.762      ;
; 0.648 ; dig[3]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; -0.156     ; 0.576      ;
; 0.650 ; systicks1_[12]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.778      ;
; 0.652 ; systicks1_[11]    ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.243      ; 0.979      ;
; 0.654 ; systicks1_[4]     ; systicks1_[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.774      ;
; 0.656 ; systicks1_[19]    ; systicks1_[19]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.777      ;
; 0.659 ; systicks1_[7]     ; systicks1_[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.779      ;
; 0.661 ; systicks1_[10]    ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.243      ; 0.988      ;
; 0.669 ; systicks2_[16]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.790      ;
; 0.669 ; systicks2_[0]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.789      ;
; 0.669 ; systicks1_[9]     ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.237      ; 0.990      ;
; 0.697 ; val_checkable_[3] ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.698 ; val_checkable_[3] ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.818      ;
; 0.699 ; systicks1_[8]     ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.237      ; 1.020      ;
; 0.700 ; systicks1_[9]     ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.027      ;
; 0.701 ; val_checkable_[3] ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.821      ;
; 0.704 ; val_checkable_[3] ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.824      ;
; 0.704 ; val_checkable_[3] ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.824      ;
; 0.705 ; val_checkable_[3] ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.825      ;
; 0.706 ; val_checkable_[1] ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.826      ;
; 0.706 ; val_checkable_[1] ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.826      ;
; 0.707 ; val_checkable_[3] ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.827      ;
; 0.707 ; val_checkable_[1] ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.827      ;
; 0.708 ; systicks1_[5]     ; systicks1_[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; val_checkable_[1] ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; val_checkable_[1] ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.828      ;
; 0.709 ; val_checkable_[1] ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.829      ;
; 0.710 ; val_checkable_[1] ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.830      ;
; 0.712 ; systicks2_[11]    ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.833      ;
; 0.716 ; systicks1_[14]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.844      ;
; 0.716 ; systicks1_[11]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.043      ;
; 0.718 ; systicks1_[19]    ; systicks1_[20]    ; clk          ; clk         ; 0.000        ; 0.225      ; 1.027      ;
; 0.719 ; val_ed_[1]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.847      ;
; 0.720 ; systicks2_[13]    ; systicks2_[13]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.841      ;
; 0.721 ; systicks1_[15]    ; systicks1_[15]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.842      ;
; 0.721 ; systicks2_[15]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.842      ;
; 0.722 ; systicks2_[15]    ; systicks2_[16]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.843      ;
; 0.723 ; systicks2_[12]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.844      ;
; 0.724 ; systicks2_[1]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.844      ;
; 0.725 ; systicks1_[10]    ; systicks1_[16]    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.052      ;
; 0.728 ; systicks1_[11]    ; systicks1_[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.848      ;
; 0.729 ; systicks1_[1]     ; systicks1_[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.849      ;
; 0.730 ; systicks1_[8]     ; systicks1_[14]    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.057      ;
; 0.733 ; systicks2_[7]     ; systicks2_[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.853      ;
; 0.734 ; systicks1_[19]    ; systicks1_[21]    ; clk          ; clk         ; 0.000        ; 0.225      ; 1.043      ;
; 0.734 ; systicks2_[14]    ; systicks2_[15]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.855      ;
; 0.735 ; systicks2_[9]     ; systicks2_[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.855      ;
; 0.736 ; systicks1_[10]    ; systicks1_[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.736 ; systicks2_[14]    ; systicks2_[17]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.857      ;
; 0.736 ; systicks2_[0]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.737 ; systicks2_[14]    ; systicks2_[16]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.858      ;
; 0.738 ; systicks1_[3]     ; systicks1_[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.859      ;
; 0.739 ; systicks1_[8]     ; systicks1_[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.859      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.297   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -7.297   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -408.828 ; 0.0   ; 0.0      ; 0.0     ; -102.629            ;
;  clk             ; -408.828 ; 0.000 ; N/A      ; N/A     ; -102.629            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; buzz          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_debug     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_debug     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_debug     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_debug     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22603    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22603    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_debug   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_debug   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Processing started: Wed Aug 14 11:03:01 2024
Info: Command: quartus_sta alarm -c alarm
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'alarm.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.297            -408.828 clk 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.629 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.750
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.750            -379.140 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.629 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.622
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.622            -140.507 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.472 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (14661): Generated JSON formatted report files in C:/progs/fpga/alarm/dse/dse1/dse1_base/db/alarm.sta.json_files/
Info (14661): Generated JSON formatted report files in C:/progs/fpga/alarm/dse/dse1/dse1_base/db/alarm.flow.json_files/
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4760 megabytes
    Info: Processing ended: Wed Aug 14 11:03:03 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01
Info (14661): Generated JSON formatted report files in C:/progs/fpga/alarm/dse/dse1/dse1_base/db/alarm.sta.json_files/


