# Лабораторная работа № 3 - Исследование программного процессора biRISC-V

## Цели и задачи

## 1 Введение в стандарт RISC-V
[Содержание 1 главы](./birisc_v%20description/Chapter_1_RISC_V_Intriducing.md)

### 1.1 Принципиальные различия между вариантами ISA, основанные на разрядности и числе регистров
### 1.2 Принцип адресации и представления данных в RISC-V
### 1.3 Классификация и структура форматов инструкций
#### 1.3.1 Форматы инструкций
#### 1.3.2 Структурные компоненты команд: opcode, регистры, стандартные расширения
### 1.4 Инструкции целочисленной арифметики
### 1.5 Расширение регистров управления и статуса (CSR)
### 1.6 Расширение умножения и деления целых чисел
### 1.7 Расширение атомарных инструкций
### 1.8 Расширение для одинарной точности с плавающей запятой
### 1.9 Расширение двойной точности для чисел с плавающей запятой
### 1.10 Расширение для чисел с плавающей запятой четверной точности
### 1.11 Расширение для сжатых инструкций (16-битные опкоды)
### 1.12 Расширение для манипуляции битами
### 1.13 Инструкция отладки

## 2 Описание процессора biRISC-V
В данном разделе представлено краткое описание архитектуры и модулей RTL дизайна процессора biRISC-V

### Описание и ключевые особенности процессора

[Содержание 2 главы](./birisc_v%20description/Chapter_2_Core_description.md)

### Архитектура (реализация) процессора

#### Общие компоненты

##### Ядро процессора

#### Реализация с TCM памятью

#### Реализация с КЭМ памятью

## 3 Руководство по программированию 


## 4 Интеграционные тесты
### 4.1 Обоснование необходимости интеграционных тестов
### 4.2 Виды интеграционных тестов и их основные отличия
#### 4.2.1 Тесты tb_top
##### 4.2.1.1 Файловая структура тестбренча
##### 4.2.1.2 Описание, ключевые компаненты и основной функционал файлов
##### 4.2.1.3 Алгоритм настройки окружения
##### 4.2.1.4 Проверка работоспособности тестбренча
#### 4.2.2 Тесты tb_tcm
##### 4.2.2.1 Файловая структура тестбренча
##### 4.2.2.2 Описание, ключевые компаненты и основной функционал файлов
##### 4.2.2.3 Алгоритм настройки окружения
##### 4.2.2.4 Проверка работоспособности тестбренча

## Приложение А - описание сигнальных линий модулей ядра biRISC-V

### Входные и выходные порты модуля riscv_core
### Основные внутренние сигналы модуля riscv_core
### Входные и выходные порты подмодуля issue
### Основные внутренние сигналы модуля issue
### Входные и выходные порты подмодуля frontend
### Основные внутренние сигналы подмодуля frontend
### Входные и выходные порты подмодуля exec
### Основные внутренние сигналы подмодуля exec
### Входные и выходные порты подмодуля csr
### Основные внутренние сигналы подмодуля csr
### Входные и выходные порты подмодуля lsu
### Основные внутренние сигналы подмодуля lsu

В качестве примера рекомендуется посмотреть книгу "Цифровой синтез". Лабораторная работа - schoolMIPS / schoolRISCV.  
