##### 分频器的实现
今天的题目是分频电路的实现，和前一天的作业一样，都是时钟电路的设计。我们只考虑前端电路的逻辑实现，不采用后端的设计方法来看。对于偶数分频，就是简单的计数器，在计数到一半和结尾的时候对于输出寄存器进行反转即可得到我们想要的结果。对于奇数分频，如果想要得到占空比为百分之五十的电路，我们需要一个计数器，然后一路输出在时钟的上升沿的控制下面进行工作，一路输出在时钟的下降沿控制下进行工作，然后对两路信号进行或操作，就可以得到想要的结果。

![三分频电路时序示意图](https://github.com/kangjian888/verilog_everyday/blob/master/day12/DIV_3.bmp)

下面是今天代码的仿真的结果：

![三分频和二分频电路仿真](https://github.com/kangjian888/verilog_everyday/blob/master/day12/SIM.PNG)