<html xmlns:o="urn:schemas-microsoft-com:office:office"
xmlns:w="urn:schemas-microsoft-com:office:word"
xmlns="http://www.w3.org/TR/REC-html40">

<head>
<meta http-equiv=Content-Type content="text/html; charset=windows-1252">
<meta name=ProgId content=Word.Document>
<meta name=Generator content="Microsoft Word 9">
<meta name=Originator content="Microsoft Word 9">
<link rel=File-List href="./Reti%20Logiche_file/filelist.xml">
<title>Reti Logiche</title>
<!--[if gte mso 9]><xml>
 <o:DocumentProperties>
  <o:Author>Giacomo Cioffi</o:Author>
  <o:Template>Normal</o:Template>
  <o:LastAuthor>Giacomo Cioffi</o:LastAuthor>
  <o:Revision>2</o:Revision>
  <o:TotalTime>3</o:TotalTime>
  <o:Created>2003-04-03T15:08:00Z</o:Created>
  <o:LastSaved>2003-04-03T16:47:00Z</o:LastSaved>
  <o:Pages>3</o:Pages>
  <o:Words>1580</o:Words>
  <o:Characters>9010</o:Characters>
  <o:Company>Dipartimento di Informatica e Sistemistica</o:Company>
  <o:Lines>75</o:Lines>
  <o:Paragraphs>18</o:Paragraphs>
  <o:CharactersWithSpaces>11064</o:CharactersWithSpaces>
  <o:Version>9.2812</o:Version>
 </o:DocumentProperties>
</xml><![endif]--><!--[if gte mso 9]><xml>
 <w:WordDocument>
  <w:HyphenationZone>14</w:HyphenationZone>
 </w:WordDocument>
</xml><![endif]-->
<style>
<!--
 /* Style Definitions */
p.MsoNormal, li.MsoNormal, div.MsoNormal
	{mso-style-parent:"";
	margin:0cm;
	margin-bottom:.0001pt;
	mso-pagination:widow-orphan;
	font-size:12.0pt;
	font-family:"Times New Roman";
	mso-fareast-font-family:"Times New Roman";}
h1
	{mso-style-next:Normale;
	margin-top:0cm;
	margin-right:30.8pt;
	margin-bottom:0cm;
	margin-left:0cm;
	margin-bottom:.0001pt;
	text-align:justify;
	line-height:12.0pt;
	mso-pagination:widow-orphan;
	page-break-after:avoid;
	mso-outline-level:1;
	font-size:12.0pt;
	mso-bidi-font-size:10.0pt;
	font-family:Arial;
	mso-bidi-font-family:"Times New Roman";
	mso-font-kerning:0pt;
	font-weight:normal;
	text-decoration:underline;
	text-underline:single;}
h2
	{mso-style-next:Normale;
	margin-top:0cm;
	margin-right:30.8pt;
	margin-bottom:0cm;
	margin-left:0cm;
	margin-bottom:.0001pt;
	text-align:center;
	mso-line-height-alt:12.0pt;
	mso-pagination:widow-orphan;
	page-break-after:avoid;
	mso-outline-level:2;
	font-size:14.0pt;
	mso-bidi-font-size:10.0pt;
	font-family:Arial;
	mso-bidi-font-family:"Times New Roman";
	mso-bidi-font-weight:normal;}
h3
	{mso-style-next:Normale;
	margin-top:0cm;
	margin-right:30.9pt;
	margin-bottom:6.0pt;
	margin-left:0cm;
	text-align:justify;
	line-height:12.0pt;
	mso-pagination:widow-orphan;
	page-break-after:avoid;
	mso-outline-level:3;
	font-size:12.0pt;
	mso-bidi-font-size:10.0pt;
	font-family:Arial;
	mso-bidi-font-family:"Times New Roman";
	font-weight:normal;
	text-decoration:underline;
	text-underline:single;}
p.MsoTitle, li.MsoTitle, div.MsoTitle
	{margin:0cm;
	margin-bottom:.0001pt;
	text-align:center;
	mso-pagination:widow-orphan;
	font-size:12.0pt;
	font-family:"Times New Roman";
	mso-fareast-font-family:"Times New Roman";
	font-weight:bold;}
p.MsoBodyText, li.MsoBodyText, div.MsoBodyText
	{margin-top:0cm;
	margin-right:30.8pt;
	margin-bottom:0cm;
	margin-left:0cm;
	margin-bottom:.0001pt;
	text-align:justify;
	line-height:12.0pt;
	mso-pagination:widow-orphan;
	font-size:12.0pt;
	mso-bidi-font-size:10.0pt;
	font-family:Arial;
	mso-fareast-font-family:"Times New Roman";
	mso-bidi-font-family:"Times New Roman";}
a:link, span.MsoHyperlink
	{color:blue;
	text-decoration:underline;
	text-underline:single;}
a:visited, span.MsoHyperlinkFollowed
	{color:purple;
	text-decoration:underline;
	text-underline:single;}
@page Section1
	{size:595.3pt 841.9pt;
	margin:70.85pt 2.0cm 2.0cm 2.0cm;
	mso-header-margin:35.4pt;
	mso-footer-margin:35.4pt;
	mso-paper-source:0;}
div.Section1
	{page:Section1;}
-->
</style>
</head>

<body lang=IT link=blue vlink=purple style='tab-interval:35.4pt'>

<div class=Section1>

<p class=MsoTitle>Reti Logiche</p>

<p class=MsoNormal><b><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></b></p>

<p class=MsoTitle>Università degli Studi di Roma &quot;La Sapienza&quot; </p>

<p class=MsoNormal align=center style='margin-right:30.8pt;text-align:center;
line-height:12.0pt'><b style='mso-bidi-font-weight:normal'><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><a
href="http://www.dis.uniroma1.it/"><span style='font-family:"Times New Roman";
font-weight:normal'>Dipartimento di Informatica e Sistemistica</span></a><o:p></o:p></span></b></p>

<p class=MsoNormal align=center style='margin-right:30.8pt;text-align:center;
line-height:12.0pt'><b style='mso-bidi-font-weight:normal'><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></b></p>

<p class=MsoNormal align=center style='margin-right:30.8pt;text-align:center;
line-height:12.0pt'><b style='mso-bidi-font-weight:normal'><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Corso di
Laurea in &quot;Ingegneria Informatica&quot;<o:p></o:p></span></b></p>

<p class=MsoNormal align=center style='margin-right:30.8pt;text-align:center;
line-height:12.0pt'><b style='mso-bidi-font-weight:normal'><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></b></p>

<h2><span style='font-size:16.0pt;mso-bidi-font-size:10.0pt'>Reti Logiche<o:p></o:p></span></h2>

<p class=MsoNormal align=center style='margin-right:30.8pt;text-align:center;
line-height:12.0pt'><b style='mso-bidi-font-weight:normal'><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></b></p>

<p class=MsoNormal align=center style='margin-right:30.8pt;text-align:center;
line-height:12.0pt'><b style='mso-bidi-font-weight:normal'><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>A.A. 2002-2003<o:p></o:p></span></b></p>

<p class=MsoNormal align=center style='margin-right:30.8pt;text-align:center;
line-height:12.0pt'><b style='mso-bidi-font-weight:normal'><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></b></p>

<p class=MsoNormal align=center style='margin-right:30.8pt;text-align:center;
line-height:12.0pt'><b style='mso-bidi-font-weight:normal'><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>docente:
G.Cioffi<o:p></o:p></span></b></p>

<p class=MsoNormal align=center style='margin-right:30.8pt;text-align:center;
line-height:12.0pt'><b style='mso-bidi-font-weight:normal'><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></b></p>

<p class=MsoNormal align=center style='margin-right:30.8pt;text-align:center;
line-height:12.0pt'><b style='mso-bidi-font-weight:normal'><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></b></p>

<h2><span style='font-size:16.0pt;mso-bidi-font-size:10.0pt'>Piano dettagliato
degli argomenti<o:p></o:p></span></h2>

<p class=MsoNormal align=center style='margin-right:30.8pt;text-align:center;
line-height:12.0pt'><b style='mso-bidi-font-weight:normal'><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></b></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>Testi adottati</h1>

<p class=MsoNormal style='margin-top:0cm;margin-right:30.8pt;margin-bottom:
0cm;margin-left:7.1pt;margin-bottom:.0001pt;text-align:justify;text-indent:
-7.1pt;line-height:12.0pt'><span style='font-family:Arial;mso-bidi-font-family:
"Times New Roman"'>- “Reti combinatorie”, G. Cioffi, Ed. Siderea;<o:p></o:p></span></p>

<p class=MsoNormal style='margin-top:0cm;margin-right:30.8pt;margin-bottom:
0cm;margin-left:7.1pt;margin-bottom:.0001pt;text-align:justify;text-indent:
-7.1pt;line-height:12.0pt'><span style='font-family:Arial;mso-bidi-font-family:
"Times New Roman"'>- “Reti sequenziali”, G. Cioffi, B. Ciciani, Ed. McGraw
Hill;<o:p></o:p></span></p>

<p class=MsoNormal style='margin-top:0cm;margin-right:30.8pt;margin-bottom:
0cm;margin-left:7.1pt;margin-bottom:.0001pt;text-indent:-7.1pt;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>-
&quot;Il processore PD32&quot;, G. Cioffi, A. Jorno, T. Villani, Ed. Masson,
1994;<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>-
“Appunti integrativi dalle lezioni”, parti 1..8, A. Chiari, Ed. 2000/2001.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>Rappresentazioni numeriche</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Sistemi
numerici posizionali, algoritmi di conversione di base; conversioni numeriche
per operandi interi e con parte frazionaria; troncamento, arrotondamento;
rappresentazione numerica in complemento a due; complementazione a due;
algoritmi per la complementazione a due. Operazioni algebriche su operandi in
virgola fissa. Condizioni di errore. Rappresentazione numerica in virgola
mobile; normativa IEEE. Operazioni algebriche tra operandi rappresentati in
virgola mobile. <o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>Codici a rivelazione e correzione di errore</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Codici:
applicazioni, definizioni: co-decodifica, ridondanza, distanza di Hamming;
capacità di rivelazione e correzione degli errori. Relazione tra ridondanza (k)
e distanza di Hamming (h). Introduzione alle Mappe di Karnaugh (MK).
Progettazione dei codici rivelatori e correttori d’errore sulle MK: codici di
parità. Codici di Hamming, codice BCD, codice di Gray, codice ASCII. Codici di
Hamming a distanza 3: costruzione di codici autocorrettori.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>Algebra booleana</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Funzioni
di commutazione: definizioni, teoremi, rappresentazioni; tavola di verità,
mintermini, forma canonica SP. Teorema di Shannon. Maxtermini, forma canonica
PS.<span style="mso-spacerun: yes">  </span>Minimizzazione delle funzioni
booleane: implicanti, implicati e Mappe di Karnaugh (MK). MK per 2, 3, 4, 5
variabili. Sfruttamento delle condizioni dcc sulle MK. Sintesi di funzioni in
forma SP e PS. Conversioni tra le forme SP e PS. Espansione delle funzioni
minime in forma tabellare: procedimento analitico. Operatori universali: NAND,
NOR: definizione e proprietà. Sintesi di funzioni booleane mediante operatori
universali; conversioni tra le forme OR-AND e NAND-NAND e tra AND-OR e NOR-NOR
e viceversa.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h3>Reti combinatorie</h3>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Porte
logiche. Analisi delle reti combinatorie; analisi semplificate di reti di tipo
NAND-NAND e NOR-NOR. Trasformazione delle reti combinatorie dalla forma OR-AND
alla forma AND-OR e viceversa. Operatore XOR: proprietà. Progetto completo di
una rete combinatoria a partire dalle specifiche verbali fino al livello
circuitale: procedimento generale. Reti combinatorie multilivello. Circuiti
combinatori standard: half-adder, full-adder, decodificatori, codificatori;
espansione dei decodificatori; decodificatore e porte OR come generatore
universale di funzioni combinatorie; multiplexer (MUX): sintesi a due livelli,
struttura ricorsiva del MUX a n selettori mediante due MUX a n-1 selettori e un
MUX a 1 selettore, struttura ricorsiva (ad albero) di un MUX a n selettori
mediante MUX a 1 selettore. MUX come generatore universale di funzioni
combinatorie. MUX come generatore di funzioni combinatorie con riduzione di una
variabile. Demultiplexer: sintesi a due livelli e implementazione mediante
decoder. </span><span lang=EN-GB style='font-family:Arial;mso-bidi-font-family:
"Times New Roman";mso-ansi-language:EN-GB'>Buffer. Buffer tri-state.
Collegamento a bus, terminazioni pull-up / pull-down. </span><span
style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Funzione di
multiplex tramite buffer three-state: contese, controlli con codifiche binarie
e lineari (“break-before-connect”). Interpretazione di un data-sheet di un
componente commerciale. Circuiti a interruttore: funzione di trasmissione e implementazione
in C-MOS; porte C-MOS, porte generalizzate C-MOS: logica “steering.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>ROM e PLA</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>ROM:
struttura interna come decoder e schiera di porte OR a connessioni di ingresso
programmabili; capacità, concetto di indirizzamento, organizzazione, temporizzazione.
Strutture composite per l’espansione della capacità della ROM: incremento della
larghezza della parola della ROM, incremento degli indirizzi mediante bus e
segnale Chip Select. Reti di ROM. PLA: struttura e applicazioni. Determinazione
degli implicanti multipli. <o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>Reti combinatorie iterative</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Sintesi
di reti combinatorie complesse mediante strutture iterative: sommatore a N
bits; sommatore per cifre BCD; circuito a soglia e saturazione numerica.
Sintesi della cella di confronto (comparatore) tra due operandi a 1 bit, a 2
bits. Sintesi di due reti iterative alternative per il calcolo del complemento
a 2. Sintesi del comparatore di numeri a N bits: strutture seriale e ad albero,
valutazione delle prestazioni. ALU: definizione e funzioni. Progetto di una ALU
a 8 funzioni (4 di tipo aritmetico + 4 di tipo logico), dato un modulo di tipo
F.A.. Comparatore di uguaglianza. </span><span lang=EN-GB style='font-family:
Arial;mso-bidi-font-family:"Times New Roman";mso-ansi-language:EN-GB'>Sommatore
a N bits veloce: carry look-ahead. </span><span style='font-family:Arial;
mso-bidi-font-family:"Times New Roman"'>Moltiplicatore a matrice;
moltiplicatore veloce. Shifter a logn stadi; shifter veloce. <o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>Fenomeni transitori</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Alee
statiche, dinamiche, logiche, funzionali: definizioni, esempi e teoremi.
Tecniche di eliminazione delle alee. Ritardo inerziale. Modelli del
comportamento temporale delle porte logiche.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>Sistemi sequenziali: rappresentazioni</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Concetto
di automa a stati finiti per il riconoscimento di sequenze, diagramma degli
stati, tavola di flusso. Modelli di Mealy e di Moore. Modello strutturale
generale. Sequenze sovrapposte. Sequenze ingresso-stato-uscita; sequenze di
controllo.<span style="mso-spacerun: yes">  </span>Trasformazioni Mealy-Moore e
Moore-Mealy. Equivalenza e minimizzazione di macchine specificate.
Minimizzazione delle macchine parzialmente specificate: inclusione,
compatibilità, coperture, classi di massima compatibilità, copertura finale,
insiemi chiusi.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>Sistemi sequenziali: Comportamento dinamico</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Macchine
asincrone e sincrone; modelli strutturali. Macchine impulsive sincrone e
asincrone.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Associazione
simboli-variabili. Modelli strutturali delle reti asincrone, sincrone
impulsive.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>Reti sequenziali asincrone</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Funzionamento
in modo fondamentale; tavola di flusso primitiva. Progetto del flip-flop D
edge-triggered: diagramma degli stati e tavola primitiva. Codifica degli stati:
stati instabili comuni. Codifica degli stati: tecnica “one-hot”, STT: teoria ed
esempi. Sintesi con flip-flop SR; progetto del flip-flop D edge-triggered.
Sintesi del latch S-R con porte NOR e con porte NAND, analisi del
funzionamento. Latch S-R con ingresso di sincronismo. Latch D con ingresso di
gate. Flip-flop (FF) edge-triggered di tipo JK, T, T a due fronti,
master-slave. Stati metastabili nei FF.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>Reti sequenziali sincrone</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Reti
impulsive: Modello strutturale delle reti logiche sequenziali sincrone:
concetto di segnale di orologio (“clock”). Registro di stato. Uso dell’ingresso
di clear asincrono nel registro di stato. Progetto di un tipo qualunque di
flip-flop (FF) basato su qualunque altro tipo di FF, mediante uso combinato
della tavola di transizione del FF da progettare e tavola di eccitazione del FF
da utilizzare. Definizioni e progetto dei registri sincroni: paralleli, con
abilitazione al caricamento in parallelo, a scorrimento seriale e circolare, di
tipo bidirezionale; funzioni accessorie: reset e set sincroni; registri
multifunzione: progetto della cella. Contatori sincroni: definizioni e progetto
dei contatori di tipo incremento (“up”), decremento (“down”), “up/down”:
progetto della cella; codifica degli stati, fenomeno del “lock-out”. Decodifica
degli stati e segnale di fine conteggio (&quot;TC: terminal count&quot;);
espansione dei contatori mediante interconnessione di moduli di conteggio.
Metodologia di progetto dei sistemi sequenziali sincroni (SSS) LLC con
componenti SSI; Esercitazione sul progetto di svariati SSS con utilizzo di FF
di tipo D, T, JK. Registro accumulatore.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Reti
sincrone impulsive a ingressi misti, reti sincrone a ingressi misti con
ingressi di sincronismo sovrapposti, reti asincrone autosincronizzanti, reti
asincrone con T-FF generalizzati.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>Sistemi sequenziali complessi</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Reti
LLC interconnesse: catene aperte, catene chiuse; dimensionamento del tempo di
ciclo. Pipeline: strutture seriali, parallele. Sistemi sequenziali complessi:
decomposizione in sottosistemi SCO-SCA; combinazioni possibili di modelli di
Mealy e Moore per SCO e SCA. Sintesi completa di sistemi sequenziali sincroni complessi
decomposti in SCO-SCA con componenti SSI. Strutture SCA: rete di
interconnessione con MUX e con bus. Rete di interconnessione a uno e tre bus:
confronto tra le complessità e prestazioni. Progetto di uno SCO accoppiato ad
uno SCA di tipo general purpose. Strutture SCO con componenti MSI. Struttura
degli SCO di tipo Mealy, D-Mealy, Moore. Sistemi SCO-SCA: diagrammi di
temporizzazione. ASM, microprogrammazione, firmware. Microlinguaggio di tipo 1,
2 e 3.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Strutture
di hand-shaking. Stadi di sincronizzazione per segnali asincroni in ingresso
allo SCA.<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Sistemi
multi-microprogrammati: modello strutturale dello SCO con registro di stato
separato in base e spiazzamento. <o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></span></p>

<h1 style='margin-top:0cm;margin-right:30.9pt;margin-bottom:6.0pt;margin-left:
0cm'>PD32</h1>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>Introduzione
al processore PD32: sistema SCA-SCO complesso, associazione istruzioni-microprogrammi,
formato dell’istruzione, struttura dello SCO. SCA del PD32: architettura
generale (registri, reti di interconnessione, bus, ALU e shifter).<o:p></o:p></span></p>

<p class=MsoNormal style='margin-right:30.8pt;text-align:justify;line-height:
12.0pt'><span style='font-family:Arial;mso-bidi-font-family:"Times New Roman"'>RAM:
modello logico, cicli di lettura/scrittura. Memoria FIFO: blocco funzionale,
tecniche di accesso e diagrammi di temporizzazione; cenni sulla struttura
interna. Organizzazione della RAM a banchi nel PD32, bus di memoria, segnali
Mb. Fetch delle istruzioni e dei dati dalla memoria esterna, interpretazione
dell'istruzione mediante un microprogramma, classi di istruzioni; ciclo
istruzione, ciclo macchina, ciclo di bus. Segnali del PD32. Introduzione al
repertorio delle istruzioni del PD32: formato dell’istruzione. Dinamica della
memoria e dei registri del PD32 durante un ciclo-istruzione esemplificativo.
Tipi di indirizzamento nel PD32. Repertorio delle istruzioni: definizioni ed
esempi. Sottoprogrammi; gestione dello stack. Sequenziamento delle
micro-operazioni relative alle fasi di fetch, decode, execute di alcune
istruzioni. Direttive di assemblaggio: organizzazione dei programmi; cenni
sull'ambiente di simulazione.<o:p></o:p></span></p>

<p class=MsoBodyText>Gestione dell’I/O del PD32. Interfaccia in busy-waiting.
Interfaccia interrupt. Sistema di interruzione vettorizzata. Gestione dello
stack: salvataggio e ripristino HW (di PC e SR) e SW (dei registri di lavoro).
Drivers di periferica. Sequenziamento delle micro-operazioni relative alle
istruzioni JSR, RET RTI, ed al ciclo di riconoscimento di interrupt. DMA:
principio, applicazioni. Modalità di accesso a bus-stealing e a burst.
Diagrammi di temporizzazione. DMA Controller. Tecniche di programmazione nei
linguaggi assemblativi in generale. Occupazione della RAM e velocità di
esecuzione dei programmi: uso delle subroutines e delle macro. Interfacce verso
la memoria. Memoria locale: interfacce verso il processore. Componenti di
interfacciamento con i segnali analogici. Impostazione e risoluzione
dettagliata dei progetti dei sistemi a microprocessore. </p>

<p class=MsoNormal><b><![if !supportEmptyParas]>&nbsp;<![endif]><o:p></o:p></b></p>

</div>

</body>

</html>
