\section{Szczegóły implementacyjne projektu FPGA}
\label{sec:szczegoly-implementacyjne-fpga}

\subsubsection{Przygotowanie projektu oraz konfiguracja pinów UART}
Najwygodniejszym sposobem na rozpoczęcie projektu jest przystosowanie dołączonego przez producenta płytki projektu \textit{de1\_soc\_GHRD} (GHRD -- ang. \textit{Golden Hardware Reference Design}). GHRD jest projektem przeznaczonym do tego celu oraz jest skonfigurowany i gotowy do pracy z płytką Terasic DE1-SOC.

Do kowersji sygnału USB do UART postanowiłem wykorzystać znajdujący się na płytce Terasic DE1-SOC układ firmy FTDI. Jego sygnały nie są jednak podłączone bezpośrednio do programowalnej części układu FPGA, lecz do zintegrowanego procesora ARM. Aby uzyskać dostęp do jego sygnałów z FPGA należy odpowiednio dostosować projekt oraz stworzyć i wgrać na kartę SD preloader, który podczas uruchamiania płytki przestawi piny UART w odpowiedni tryb działania oraz określi ich kierunek. Aby przystosować projekt należy \cite{altera-youtube-loanerio, altera-forum-fgga-hps-access, altera-forum-cant-rx}:

\begin{enumerate}
\item Otworzyć w edytorze QSys plik \textit{soc-system.qsys}
\item Wybrać komponent \textit{hps\_0} oraz w zakładce \textit{Peripheral Pins} dokonać zmian:
	\begin{itemize}[noitemsep,nolistsep]
	\item Zmienić wartość \textit{UART0 pin} na \textit{FPGA}
	\item Zmienić wartość \textit{UART0 mode} na \textit{Full}
	\item Zaznaczyć \textit{LOANIO 49} oraz \textit{LOANIO 50}
	\end{itemize}
\item Zapisać zmiany, oraz wygenerować kod VHDL klikając przycisk \textit{Generate HDL...}.
\item W głównym pliku projektu (ang. \textit{Top-Level Entity}) zmodyfikować komponent \textit{soc-system} tak, aby był zgodny z jego na nowo wygenerowaną wersją.
\item Przypisać wartość \textit{'1'} sygnałom:
	\begin{itemize}[noitemsep,nolistsep]
	\item \textit{hps\_0\_uart0\_cts}
	\item \textit{hps\_0\_uart0\_dsr}
	\item \textit{hps\_0\_uart0\_dcd}
	\item \textit{hps\_0\_uart0\_ri}
	\item \textit{hps\_0\_uart0\_rxd}
	\end{itemize}
\item Sygnał \textit{hps\_0\_hps\_io\_hps\_io\_gpio\_inst\_LOANIO49} przypisać do pinu \textit{HPS\_UART\_RX}.
\item Sygnał \textit{hps\_0\_hps\_io\_hps\_io\_gpio\_inst\_LOANIO50} przypisać do pinu \textit{HPS\_UART\_TX}.
\item Wektor sygnałów \textit{hps\_0\_h2f\_loan\_io\_oe} określa kierunek pinów pinów \textit{LOANIO}.
	\begin{itemize}[noitemsep,nolistsep]
	\item Do sygnału \textit{hps\_0\_h2f\_loan\_io\_oe(49)}, który odpowiada sygnałowi UART RX przypisać wartość \textit{'1'}, co odpowiada kierunkowi \textit{out}.
	\item Do sygnału \textit{hps\_0\_h2f\_loan\_io\_oe(50)}, który odpowiada sygnałowi UART TX przypisać wartość \textit{'0'}, co odpowiada kierunkowi \textit{in}.
	\end{itemize}
\end{enumerate}

Powyższe zmiany spowodują, że:
\begin{itemize}[noitemsep]
\item Sygnał \textit{hps\_0\_h2f\_loan\_io\_out(49)} będzie odpowiadał sygnałowi UART RX oraz będzie poprawnie połączony z konwerterem USB-UART firmy FTDI.
\item Sygnał \textit{hps\_0\_h2f\_loan\_io\_out(50)} będzie odpowiadał sygnałowi UART TX oraz będzie poprawnie połączony z konwerterem USB-UART firmy FTDI
\end{itemize}

\subsubsection{Przygotowanie preloadera}
Aby przy starcie płytki piny UART zostały poprawnie połączone z układem FPGA należy z plików powstałych w wyniku kompilacji projektu wygenerować preloader. Aby to zrobić posłużyłem się narzędziem \textit{bsp-editor} będącym częścią oprogramowania Quartus, zgodnie z instrukcją znalezioną w internecie \cite{rocketboards-preloader}.

\subsubsection{Skrypt startowy programujący układ FPGA}
Aby automatycznie zaprogramować układ FPGA podczas startu urządzenia stworzyłem skrypt, który będzie się wykonywał w fazie U-Boot \cite{rocketboards-uboot-script}.
\begin{lstlisting}
fatload mmc 0:1 $fpgadata soc_system.rbf;
fpga load 0 $fpgadata $filesize;
\end{lstlisting}
Do programowania układu FPGA przy pomocy skryptu potrzebny jest plik konfiguracyjny w formacie \textit{.rbf}. Można go stworzyć konwertując przy pomocy środowiska Quartus plik \textit{.sof} powstały w wyniku kompilacji projektu \cite{rocketboards-sof-to-rfb}. Użyłem trybu programowania \textit{Fast Passive Parallel X16}, któremu odpowiada ustawienie przełączników MSEL[0:4] znajdujących się na płytce na wartość 00100.

\subsubsection{Przygotowanie karty SD}
Najłatwiejszym sposobem na stworzenie karty SD zawierającej potrzebne pliki jest modyfikacja dostarczonych na płycie CD do płytki Terasic DE1-SOC przykładowych obrazów. Lista kroków realizujących to zadanie przy użyciu komputera z systemem operacyjnym Linux \cite{rocketboards-booting-prebuild, rocketboards-updating-sd}:
\begin{enumerate}
\item Po włożeniu karty SD do czytnika należy określić jej ścieżkę w systemie operacyjnym, najlepiej analizując plik \textit{/proc/partitions}. Załóżmy, że ścieżką karty jest \textit{/dev/sdx}.
\begin{lstlisting}
  $ cat /proc/partitions
\end{lstlisting}

\item Wgrać dostarczony przez producenta obraz \textit{DE1\_SoC\_SD.img} na kartę SD.
\begin{lstlisting}
  $ sudo dd if=DE1\_SoC\_SD.img of=/dev/sdx bs=1M
  $ sudo sync
\end{lstlisting}

\item Zastąpić domyślny preloader
\begin{lstlisting}
  $ sudo dd if=preloader-mkpimage.bin of=/dev/sde3 bs=64k seek=0
  $ sudo sync
\end{lstlisting}

\item Wgrać skrypt U-Boot oraz plik zawierający konfigurację układu FPGA na partycję FAT \textit{/dev/sdx1} dowolnym sposobem (np. korzystając z systemowego eksploratora plików).
\end{enumerate}

Aby przy starcie płytki programowanie FPGA przebiegło pomyślnie, należy umieścić kartę SD w czytniku oraz ustawić przełączniki MSEL[4:0] w pozycji 00100.

\subsubsection{Główny zegar}
Główny zegar \textit{CLK\_16}, którym taktowany będzie projektowany układ ma częstotliwość
\begin{equation}
f_{CLK\_16} = 16 * UART\_BAUD\_RATE
\end{equation}
gdzie \textit{UART\_BAUD\_RATE} jest szybkością transmisji sygnału UART wyrażoną w baudach, która dla tego projektu wynosi 115200 baudów. Taka wartość podyktowana jest faktem, że częstą praktyką interpretacji sygnału UART, którą postanowiłem zastosować, jest jego próbkowanie z częstotliwością 16 razy szybszą niż częstotliwość zmian sygnału.

Częstotliwość zegara \textit{CLK\_16} jest o wiele niższa niż dostępny w układzie FPGA zegar o częstotliwości 50MHz. Pozwoliło to na uzyskanie żądanej częstotliwości przy pomocy prostego dzielnika częstotliwości.

Układ jest wyzwalany rosnącymi zboczami zegara \textit{CLK\_16}. Jeśli akcja mająca miejsce w danym rosnącym zboczu zależy od wartości innego sygnału, to ma on stałą wartość co najmniej od poprzedzającego do następnego zbocza malejącego.


\subsubsection{Synchronizacja sygnału UART RX}
Sygnał UART RX pochodzi z peryferyjnego konwertera USB-UART firmy FTDI, który jest w domenie innego zegara. Powoduje to, że w momencie wystąpienia zbocz rosnących lub malejących głównego zegara, sygnał RX może nie mieć dobrze określonej wartości (np. również być w trakcie zbocza). Może to prowadzić do wystąpienia stanów metastabilnych \cite{altera-metastability} i w efekcie doprowadzić do niedeterministycznego działania układu. Aby temu zapobiec zsynchronizowałem sygnał RX, prowadząc go przez dwa przerzutniki typu D \cite{altera-metastability, 2ff-synchronization} wyzwalane głównym zegarem. Jest to standardowa technika, która powoduje drastyczne zmniejszenie prawdopodobieństwa wystąpienia stanów metastabilnych z powodu używania sygnałów pochodzących z domen innych zegarów.

\input{sections/modules/uart_rx}
\input{sections/modules/uart_tx}
\input{sections/modules/block_deserializer}
\input{sections/modules/block_serializer}
\input{sections/modules/crc16}
\input{sections/modules/aes}
\input{sections/modules/communicator}
\input{sections/modules/client}




\newpage