<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üòê ‚öôÔ∏è ü§¥üèº L'histoire du d√©veloppement des processeurs: la fin des ann√©es 80 - le d√©but des ann√©es 2000 üôçüèø ‚ÜóÔ∏è üñáÔ∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Poursuivant le th√®me du premier article, l'histoire de l'√©volution des processeurs de la fin du XXe si√®cle au d√©but du XXIe si√®cle. 
 
 De nombreux pr...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>L'histoire du d√©veloppement des processeurs: la fin des ann√©es 80 - le d√©but des ann√©es 2000</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/company/ua-hosting/blog/392175/"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Poursuivant le th√®me du </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">premier article,</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> l'histoire de l'√©volution des processeurs de la fin du XXe si√®cle au d√©but du XXIe si√®cle. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
De nombreux processeurs des ann√©es 80 utilisaient l'architecture CISC (Complex Instruction Set Computing). Les puces √©taient assez complexes et co√ªteuses, ainsi que pas suffisamment productives. Il fallait moderniser la production et augmenter le nombre de transistors. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Architecture RISC</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1980, le projet RISC Berkeley a √©t√© lanc√©, dirig√© par les ing√©nieurs am√©ricains David Patterson et Carlo Sequin. RISC (ordinateur √† jeu d'instructions restreint) - architecture de processeur √† vitesse accrue gr√¢ce √† des instructions simplifi√©es. </font></font><br>
<br>
<img src="https://habrastorage.org/files/e89/5de/866/e895de86678349aa9b144bb41c76332b.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Chefs de projet Berkeley RISC - David Patterson et Carlo Sequin</font></font></i><br>
<br>
<a name="habracut"></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Apr√®s plusieurs ann√©es de travail fructueux, plusieurs √©chantillons de processeurs avec un jeu d'instructions r√©duit sont apparus sur le march√©. Chaque instruction de la plateforme RISC √©tait simple et ex√©cut√©e en un seul cycle. Il existe √©galement de nombreux registres √† usage g√©n√©ral. De plus, un pipeline avec des instructions simplifi√©es a √©t√© utilis√©, ce qui a permis d'augmenter efficacement la fr√©quence d'horloge. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
RISC I a √©t√© publi√© en 1982 et contenait plus de 44 420 transistors. Il n'avait que 32 instructions et travaillait √† une fr√©quence de 4 MHz. Le prochain RISC II comprenait 40 760 transistors, utilisait 39 instructions et √©tait plus rapide. </font><b><font style="vertical-align: inherit;">Processeur </font></b></font><br>
<br>
<img src="https://habrastorage.org/files/8a7/51c/757/8a751c75768c457f98138edb46acf17d.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">RISC II </font></font></i><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs MIPS: R2000, R3000, R4000 et R4400</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
L'architecture des processeurs MIPS (Microprocessor without Interlocked Pipeline Stages) pr√©voyait la pr√©sence d'unit√©s auxiliaires dans le cristal. MIPS a utilis√© un convoyeur allong√©. </font></font><br>
 <br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1984, un groupe de chercheurs dirig√© par le scientifique am√©ricain John Hennessey a fond√© une entreprise qui con√ßoit des dispositifs micro√©lectroniques. MIPS poss√®de une architecture de microprocesseur sous licence et des c≈ìurs IP pour les appareils domestiques intelligents, les applications r√©seau et mobiles. En 1985, le premier produit de la soci√©t√© a √©t√© lanc√© - le R2000 32 bits, qui en 1988 a √©t√© finalis√© dans le R3000. Le mod√®le mis √† jour prend en charge le multitraitement, le cache d'instructions et le cache de donn√©es. Le processeur a trouv√© une application dans les postes de travail de la s√©rie SG de diff√©rentes soci√©t√©s. Le R3000 est √©galement devenu la base de la console de jeu Sony PlayStation. </font></font><br>
<br>
<img src="https://habrastorage.org/files/f6b/d22/9d6/f6bd229d6f974159900f0d64e94ba1ed.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur R3000</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1991, la nouvelle g√©n√©ration de la gamme R4000 est lanc√©e. Ce processeur avait une architecture 64 bits, un coprocesseur int√©gr√© et fonctionnait √† une fr√©quence d'horloge de 100 MHz. Le cache interne √©tait de 16 Ko (8 Ko d'instructions de cache et 8 Ko de donn√©es de cache). </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Un an plus tard, une version modifi√©e du processeur - R4400 - est sortie. Dans ce mod√®le, le cache est pass√© √† 32 Ko (16 Ko de commandes de cache et 16 Ko de donn√©es de cache). Le processeur pourrait fonctionner √† une fr√©quence de 100 MHz √† 250 MHz. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs MIPS: R8000 et R10000</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1994, le premier processeur avec une impl√©mentation superscalaire de l'architecture MIPS, le R8000, est apparu. La capacit√© du cache de donn√©es √©tait de 16 Ko. Ce processeur avait une bande passante d'acc√®s aux donn√©es √©lev√©e (jusqu'√† 1,2 Gb / s) en combinaison avec une vitesse de fonctionnement √©lev√©e. La fr√©quence a atteint 75 MHz - 90 MHz. Six circuits ont √©t√© utilis√©s: un dispositif pour les instructions enti√®res, pour les instructions √† virgule flottante, trois descripteurs de cache RAM secondaire et un contr√¥leur de cache ASIC. </font></font><br>
<br>
<img src="https://habrastorage.org/files/058/5c6/8a4/0585c68a4f404294a57e60a44173fb1d.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur R8000</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1996, une version r√©vis√©e a √©t√© publi√©e - R10000. Le processeur comprenait 32 Ko du cache principal de donn√©es et d'instructions. Le CPU fonctionnait √† une fr√©quence de 150 MHz - 250 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
√Ä la fin des ann√©es 90, MIPS a commenc√© √† vendre des licences pour les architectures MIPS32 et MIPS64 32 bits et 64 bits. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs SPARC</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Sun Microsystems, qui a d√©velopp√© l'architecture √©volutive SPARC (Scalable Processor ARChitecture), a rejoint les rangs des processeurs. Le premier processeur du m√™me nom est sorti √† la fin des ann√©es 80 et s'appelait SPARC V7. Sa fr√©quence a atteint 14,28 MHz - 40 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1992, la prochaine version 32 bits appel√©e SPARC V8 est apparue, sur la base de laquelle le processeur microSPARC a √©t√© cr√©√©. La fr√©quence d'horloge √©tait de 40 MHz - 50 MHz.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Texas Instruments, Fujitsu, Philips et d'autres ont collabor√© √† l'architecture SPARC V9 de nouvelle g√©n√©ration avec Sun Microsystems. La plate-forme s'est √©tendue √† 64 bits et √©tait superscalaire avec un pipeline √† 9 √©tages. SPARC V9 pr√©voyait l'utilisation de la m√©moire cache de premier niveau, divis√©e en instructions et donn√©es (chacune d'une capacit√© de 16 Ko), ainsi que le deuxi√®me niveau d'une capacit√© de 512 Ko - 1024 Ko. </font><b><font style="vertical-align: inherit;">Processeur </font></b></font><br>
<br>
<img src="https://habrastorage.org/files/3b0/5ec/813/3b05ec8132084c5789ab7652b8337e28.png"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">UltraSPARC III </font></font></i><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs StrongARM</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1995, un projet a √©t√© lanc√© pour d√©velopper la famille de microprocesseurs StrongARM qui impl√©mentait le jeu d'instructions ARM V4. Ces processeurs √©taient une architecture scalaire classique avec un pipeline √† 5 √©tages, comprenant des unit√©s de contr√¥le de la m√©moire et prenant en charge un cache d'instructions et de donn√©es de 16 Ko chacune. </font></font><br>
<br>
<img src="https://habrastorage.org/files/372/c58/c88/372c58c8809f4ea0a108dcf70c35933b.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">StrongARM SA-110</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Et d√©j√† en 1996, le premier processeur bas√© sur StrongARM - SA-110 est sorti. Il a travaill√© √† des fr√©quences d'horloge de 100 MHz, 160 MHz ou 200 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Les mod√®les SA-1100, SA-1110 et SA-1500 sont √©galement entr√©s sur le march√©. </font></font><br>
<br>
<img src="https://habrastorage.org/files/76e/ee7/b45/76eee7b457994e6a9b481ed57f80365c.jpeg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur SA-110 dans les processeurs Apple MessagePad 2000 </font></font></i><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">POWER, POWER2 et PowerPC</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1985, IBM a commenc√© √† d√©velopper l'architecture RISC de nouvelle g√©n√©ration dans le cadre du projet America. Le d√©veloppement du processeur POWER (Performance Optimization With Enhanced RISC) et l'ensemble d'instructions pour celui-ci a dur√© 5 ans. Il √©tait tr√®s productif, mais comprenait 11 puces diff√©rentes. Et par cons√©quent, en 1992, une autre version de processeur a √©t√© lanc√©e qui tient dans une puce. </font></font><br>
<br>
<img src="https://habrastorage.org/files/317/bb5/b9e/317bb5b9ea294c9e9f7b1e2b4e12afe4.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Chipset POWER</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1991, l'architecture PowerPC (en abr√©g√© PPC) a √©t√© d√©velopp√©e par IBM, Apple et Motorola Alliance. Il se composait d'un ensemble de fonctions de base de la plate-forme POWER, et a √©galement pris en charge le travail dans deux modes et √©tait r√©trocompatible avec le mode de fonctionnement 32 bits pour la version 64 bits. Le but principal √©tait les ordinateurs personnels. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le processeur PowerPC 601 √©tait utilis√© sur le Macintosh. </font></font><br>
<br>
<img src="https://habrastorage.org/files/9f2/d9c/026/9f2d9c02686c4dd893c7db73f0dbd267.png"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur PowerPC</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1993, POWER2 a √©t√© introduit avec un ensemble d'instructions √©tendu. La vitesse d'horloge du processeur variait de 55 MHz √† 71,5 MHz, et le cache de donn√©es et d'instructions √©tait de 128-256 Kb et 32 ‚Äã‚ÄãKb. Les microcircuits du processeur (il y en avait 8) contenaient 23 millions de transistors, et ils ont √©t√© fabriqu√©s en utilisant la technologie CMOS de 0,72 microm√®tre.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1998, IBM a publi√© la troisi√®me s√©rie de processeurs POWER3 64 bits enti√®rement conformes √† la norme PowerPC. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Entre 2001 et 2010, des mod√®les POWER4 (jusqu'√† huit commandes ex√©cut√©es en parall√®le), POWER5 et POWER6 double c≈ìur et quatre √† huit mod√®les POWER7 nucl√©aires ont √©t√© lanc√©s. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs Alpha 21064A</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1992, Digital Equipment Corporation (DEC) a lanc√© le processeur Alpha 21064 (EV4). Il s'agissait d'un cristal superscalaire 64 bits avec une architecture en pipeline et une fr√©quence d'horloge de 100 MHz √† 200 MHz. Fabriqu√© √† l'aide d'une technologie de processus de 0,75 micron avec un bus de processeur 128 bits externe. Il y avait 16 Ko de cache (8 Ko de donn√©es et 8 Ko d'instructions).</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le prochain mod√®le de la s√©rie √©tait le processeur 21164 (EV5), sorti en 1995. Il poss√©dait deux blocs entiers et comptait d√©j√† trois niveaux de m√©moire cache (deux dans le processeur, le troisi√®me - externe). Le cache du premier niveau a √©t√© divis√© en un cache de donn√©es et un cache d'instructions de 8 Ko chacun. La quantit√© de cache dans le deuxi√®me niveau √©tait de 96 Ko. La vitesse d'horloge du processeur allait de 266 MHz √† 500 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/fca/511/56e/fca51156ebde4dc687591c8bba485886.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">DEC Alpha AXP 21064</font></font></i> <br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1996, les processeurs Alpha 21264 (EV6) sont sortis avec 15,2 millions de transistors, fabriqu√©s en utilisant la technologie de processus de 15,2 microns. Leur fr√©quence d'horloge allait de 450 MHz √† 600 MHz. Les blocs entiers et les blocs de chargement / sauvegarde ont √©t√© combin√©s en un seul module Ebox, et les blocs √† virgule flottante ont √©t√© combin√©s en un module Fbox. Le cache de premier niveau a conserv√© une allocation de m√©moire pour les instructions et les donn√©es. Le volume de chaque pi√®ce √©tait de 64 Ko. La quantit√© de cache au deuxi√®me niveau √©tait de 2 Mo √† 8 Mo. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1999, DEC a √©t√© achet√© par Compaq. En cons√©quence, la majeure partie de la production utilisant Alpha a √©t√© transf√©r√©e √† API NetWorks, Inc. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs Intel P5 et P54C</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Selon la disposition de Vinod Dham, le processeur de cinqui√®me g√©n√©ration, nomm√© P5, a √©t√© d√©velopp√©. En 1993, le CPU est entr√© en production sous le nom de Pentium. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Les processeurs de base P5 ont √©t√© fabriqu√©s √† l'aide d'une technologie de traitement de 800 nanom√®tres utilisant la technologie bipolaire BiCMOS. Ils contenaient 3,1 millions de transistors. Pentium avait un bus de donn√©es 64 bits, une architecture superscalaire. Il y avait une mise en cache s√©par√©e du code du programme et des donn√©es. Le cache de premier niveau de 16 Ko a √©t√© utilis√©, divis√© en 2 segments (8 Ko pour les donn√©es et 8 Ko pour les instructions). Les premiers mod√®les √©taient √† des fr√©quences de 60 MHz - 66 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/efe/d87/45a/efed8745a170444698f363fed8ff0b74.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur Intel Pentium</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La m√™me ann√©e, Intel a lanc√© les processeurs P54C. La production de nouveaux processeurs a √©t√© transf√©r√©e √† une technologie de traitement de 0,6 micron. La vitesse du processeur √©tait de 75 MHz, et depuis 1994 - 90 MHz et 100 MHz. Un an plus tard, l'architecture du P54C (P54CS) a √©t√© transf√©r√©e √† une technologie de traitement √† 350 nm et la fr√©quence d'horloge a √©t√© augment√©e √† 200 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1997, le P5 a re√ßu la derni√®re mise √† jour - le P55C (Pentium MMX). La prise en charge du jeu d'instructions MMX (MultiMedia eXtension) est apparue. Le processeur se composait de 4,5 millions de transistors et est fabriqu√© √† l'aide de la technologie CMOS avanc√©e de 280 nanom√®tres. Le cache du premier niveau est pass√© √† 32 Ko (16 Ko pour les donn√©es et 16 Ko pour les instructions). La fr√©quence du processeur a atteint 233 MHz. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs AMD K5 et K6</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1995, AMD a sorti le processeur K5. L'architecture √©tait un noyau RISC, mais elle fonctionnait avec des instructions CISC complexes. Les processeurs ont √©t√© fabriqu√©s en utilisant une technologie de processus de 350 ou 500 nanom√®tres, avec 4,3 millions de transistors. Tous les K5 avaient cinq blocs entiers et un bloc √† virgule flottante. Le cache d'instructions √©tait de 16 Ko et les donn√©es √©taient de 8 Ko. La vitesse d'horloge du processeur allait de 75 MHz √† 133 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/d96/fac/070/d96fac0704f0459ebb753dc4d3eb1e6e.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur AMD K5</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Sous la marque K5, deux versions des processeurs SSA / 5 et 5k86 ont √©t√© produites. Le premier a fonctionn√© √† des fr√©quences de 75 MHz √† 100 MHz. Le processeur 5k86 fonctionnait √† des fr√©quences de 90 MHz √† 133 MHz.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1997, la soci√©t√© a pr√©sent√© le processeur K6, dont l'architecture √©tait tr√®s diff√©rente de celle du K5. Les processeurs ont √©t√© fabriqu√©s √† l'aide d'une technologie de traitement de 350 nanom√®tres, comprenaient 8,8 millions de transistors, ont pris en charge un changement dans l'ordre des instructions, un ensemble d'instructions MMX et un bloc √† virgule flottante. La surface cristalline √©tait de 162 mm¬≤. Le cache du premier niveau totalisait 64 Ko (32 Ko de donn√©es et 32 ‚Äã‚ÄãKo d'instructions). Le processeur fonctionnait √† une fr√©quence de 166 MHz, 200 MHz et 233 MHz. La fr√©quence du bus syst√®me √©tait de 66 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1998, AMD a sorti des puces avec une architecture K6-2 am√©lior√©e, avec 9,3 millions de transistors fabriqu√©s en utilisant une technologie de processus de 250 nanom√®tres. La fr√©quence maximale des puces √©tait de 550 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/7c7/fc3/aa8/7c7fc3aa86b74e5aad43624d555cb3e3.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur AMD K6</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1999, la troisi√®me g√©n√©ration est sortie - l'architecture K6-III. Le cristal a conserv√© toutes les fonctionnalit√©s du K6-2, mais en m√™me temps, un cache int√©gr√© du deuxi√®me niveau d'une capacit√© de 256 Ko est apparu. Le volume du cache de premier niveau √©tait de 64 Ko. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs AMD K7</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Dans le m√™me 1999, K6 a √©t√© remplac√© par des processeurs K7. Ils ont √©t√© produits en utilisant la technologie 250 nm avec 22 millions de transistors. Le CPU avait une nouvelle unit√© enti√®re (ALU). Le bus syst√®me EV6 assurait la transmission de donn√©es sur les deux fronts du signal d'horloge, ce qui permettait d'obtenir une fr√©quence effective de 200 MHz √† une fr√©quence physique de 100 MHz. Le cache du premier niveau √©tait de 128 Ko (64 Ko d'instructions et 64 Ko de donn√©es). Le cache de deuxi√®me niveau a atteint 512 Ko. </font></font><br>
<br>
<img src="https://habrastorage.org/files/cba/cdb/411/cbacdb411bd9483790ee8343550bd7c9.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur AMD K7</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Un peu plus tard, des cristaux bas√©s sur le noyau d'Orion sont apparus. Ils ont √©t√© produits selon la technologie du proc√©d√© √† 180 nm. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La version du noyau Thunderbird a introduit des changements inhabituels dans les processeurs. Le cache du 2e niveau a √©t√© transf√©r√© directement au c≈ìur du processeur et a fonctionn√© avec la m√™me fr√©quence. Le cache avait une capacit√© effective de 384 Ko (128 Ko de cache au premier niveau et 256 Ko de cache au deuxi√®me niveau). La fr√©quence d'horloge du bus syst√®me a augment√© - il fonctionne d√©sormais avec une fr√©quence de 133 MHz. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs Intel P6</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
L'architecture </font><b><font style="vertical-align: inherit;">P6 a</font></b><font style="vertical-align: inherit;"> remplac√© le P5 en 1995. Le processeur √©tait superscalaire et supportait les changements dans l'ordre des op√©rations. Les processeurs utilisaient un double bus ind√©pendant, ce qui augmentait consid√©rablement la bande passante m√©moire.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dans le m√™me 1995, les processeurs Pentium Pro de nouvelle g√©n√©ration ont √©t√© introduits. Les cristaux fonctionnaient √† une fr√©quence de 150 MHz √† 200 MHz, avaient 16 Ko de cache au premier niveau et jusqu'√† 1 Mo de cache au deuxi√®me niveau. </font></font><br>
<br>
<img src="https://habrastorage.org/files/004/dfa/d7f/004dfad7ff1f455c922b0978c0fa9adc.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur Intel Pentium Pro</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1999, les premiers processeurs Pentium III ont √©t√© introduits. Ils √©taient bas√©s sur une nouvelle g√©n√©ration du noyau P6 appel√© Katmai, qui √©taient des versions modifi√©es de Deschutes. La prise en charge des instructions SSE a √©t√© ajout√©e au noyau et le m√©canisme de travail avec la m√©moire a √©t√© am√©lior√©. La fr√©quence d'horloge des processeurs Katmai a atteint 600 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 2000, les premiers processeurs Pentium 4 avec un c≈ìur Willamette ont √©t√© lanc√©s. La fr√©quence effective du bus syst√®me √©tait de 400 MHz (fr√©quence physique - 100 MHz). Le cache du premier niveau a atteint un volume de 8 Ko et le cache du deuxi√®me niveau a atteint 256 Ko.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le noyau suivant de la ligne √©tait Northwood (2002). Les processeurs contenaient 55 millions de transistors et ont √©t√© fabriqu√©s en utilisant la nouvelle technologie CMOS 130 nm avec des compos√©s de cuivre. La fr√©quence du bus syst√®me √©tait de 400 MHz, 533 MHz ou 800 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/1a7/b28/72a/1a7b2872a796408f9ed8ea27cef26e62.png"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Intel Pentium 4</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 2004, la production de processeurs a de nouveau √©t√© transf√©r√©e √† des normes technologiques plus subtiles - 90 nm. Pentium 4 sur le noyau Prescott est sorti. Le cache des donn√©es de premier niveau a augment√© √† 16 Ko, et le cache du deuxi√®me niveau a atteint 1 Mo. La fr√©quence d'horloge √©tait de 2,4 GHz - 3,8 GHz, la fr√©quence du bus syst√®me - 533 MHz ou 800 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le dernier c≈ìur utilis√© dans les processeurs Pentium 4 √©tait le moulin √† c√®dre √† c≈ìur unique. Produit par une nouvelle technologie de processus - 65 nm. Il y avait quatre mod√®les: 631 (3 GHz), 641 (3,2 GHz), 651 (3,4 GHz), 661 (3,6 GHz).</font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs Athlon 64 et Athlon 64 X2</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Fin 2003, AMD a lanc√© une nouvelle architecture K8 64 bits, bas√©e sur la technologie de traitement √† 130 nanom√®tres. Le processeur avait un contr√¥leur de m√©moire int√©gr√© et un bus HyperTransport. Elle a travaill√© √† une fr√©quence de 200 MHz. Les nouveaux produits AMD sont appel√©s Athlon 64. Les processeurs prenaient en charge de nombreux jeux d'instructions, tels que MMX, 3DNow!, SSE, SSE2 et SSE3. </font></font><br>
<br>
<img src="https://habrastorage.org/files/e59/5ca/524/e595ca5244cb447bb3e72d2de1fd8ea3.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur Athlon 64</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 2005, les processeurs AMD appel√©s Athlon 64 X2 sont entr√©s sur le march√©. Ce sont les premiers processeurs de bureau √† double c≈ìur. Le mod√®le √©tait bas√© sur deux noyaux r√©alis√©s sur un seul cristal. Ils avaient un contr√¥leur de m√©moire commun, un bus HyperTransport et une file d'attente de commandes. </font></font><br>
<br>
<img src="https://habrastorage.org/files/984/3c7/54d/9843c754d1bc4c52b3d94a178f14523f.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur Athlon 64 X2</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 2005 et 2006, AMD a commercialis√© quatre g√©n√©rations de puces double c≈ìur: trois c≈ìurs Manchester √† 90 nm, Toledo et Windsor, ainsi qu'un c≈ìur Brisbane √† 65 nm. Les processeurs diff√©raient par la taille du cache du deuxi√®me niveau et la consommation d'√©nergie. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs Intel Core Les</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
processeurs Pentium M offrent plus de performances que les processeurs de bureau bas√©s sur la microarchitecture NetBurst. Et donc, leurs d√©cisions architecturales sont devenues la base de la microarchitecture Core, qui a √©t√© publi√©e en 2006. Le premier processeur quad-core de bureau √©tait l'Intel Core 2 Extreme QX6700 avec une fr√©quence d'horloge de 2,67 GHz et 8 Mo de cache au deuxi√®me niveau.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le nom de code de la premi√®re g√©n√©ration de processeurs mobiles d'Intel √©tait Yonah. Ils ont √©t√© fabriqu√©s en utilisant la technologie de traitement √† 65 nm, bas√©e sur l'architecture Banias / Dothan Pentium M, avec l'ajout de la technologie de protection LaGrande. Le processeur peut traiter jusqu'√† quatre instructions par cycle d'horloge. Core a repens√© l'algorithme de traitement des instructions 128 bits SSE, SSE2 et SSE3. Si avant chaque commande √©tait trait√©e en deux mesures, maintenant une seule mesure √©tait requise pour l'op√©ration. </font></font><br>
<br>
<img src="https://habrastorage.org/files/65a/b82/262/65ab822627a344c4a73499b1b7dc4dec.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Intel Core 2 Extreme QX6700</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 2007, la microarchitecture Penryn de 45 nm utilisant des portes m√©talliques Hi-k sans plomb est sortie. La technologie a √©t√© utilis√©e dans la famille de processeurs Intel Core 2 Duo. La prise en charge des instructions SSE4 a √©t√© ajout√©e √† l'architecture et la quantit√© maximale de cache dans le 2e niveau des processeurs double c≈ìur est pass√©e de 4 Mo √† 6 Mo. </font></font><br>
<br>
<img src="https://habrastorage.org/files/d6d/2e8/a67/d6d2e8a67e0343a8b92f3cdfe6a31644.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur AMD Phenom II X6</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 2008, l'architecture de nouvelle g√©n√©ration, Nehalem, a √©t√© lanc√©e. Les processeurs ont acquis un contr√¥leur de m√©moire int√©gr√© qui prend en charge 2 ou 3 canaux de SDRAM DDR3 ou 4 canaux de FB-DIMM. Au lieu du bus FSB, un nouveau bus QPI est venu. Le cache de niveau 2 a √©t√© r√©duit √† 256 Ko par c≈ìur. </font></font><br>
<br>
<img src="https://habrastorage.org/files/d0b/9c1/31e/d0b9c131e8404dd09ecb86db3364f470.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Intel Core i7</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Bient√¥t, Intel a d√©plac√© l'architecture Nehalem vers une nouvelle technologie de processus 32 nm. Cette gamme de processeurs s'appelle Westmere.</font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Le premier mod√®le de la nouvelle microarchitecture √©tait Clarkdale, qui a deux c≈ìurs et un c≈ìur graphique int√©gr√©, produit par la technologie de traitement √† 45 nm. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeurs AMD K10 AMD</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
a essay√© de suivre Intel. En 2007, elle a lanc√© la g√©n√©ration d'architecture de microprocesseur x86 - K10. Quatre c≈ìurs de processeur ont √©t√© combin√©s sur une seule puce. En plus du cache des 1er et 2e niveaux, les mod√®les K10 ont enfin obtenu L3 de 2 Mo. Le cache de donn√©es et d'instructions du 1er niveau √©tait de 64 Ko chacun, et le cache du 2e niveau √©tait de 512 Ko. Il existe √©galement un support prometteur pour le contr√¥leur de m√©moire DDR3. K10 a utilis√© deux contr√¥leurs 64 bits. Chaque c≈ìur de processeur avait un module √† virgule flottante de 128 bits. En plus de cela, les nouveaux processeurs ont travaill√© via l'interface HyperTransport 3.0.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 2007, les processeurs multi-c≈ìurs Phenom d‚ÄôAMD pour PC de bureau ont √©t√© lanc√©s avec l‚Äôarchitecture K10. Les solutions bas√©es sur K10 ont √©t√© produites en utilisant une technologie de traitement √† 65 et 45 nm. Dans la nouvelle version de l'architecture (K10.5), le contr√¥leur de m√©moire fonctionnait avec la m√©moire DDR2 et DDR3. </font></font><br>
<br>
<img src="https://habrastorage.org/files/c91/250/2c6/c912502c61814eeeb58cde2c97495fe9.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur AMD Phenom</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 2011, la nouvelle architecture Bulldozer a √©t√© lanc√©e. Chaque module contenait deux c≈ìurs avec son propre bloc entier et son cache de niveau 1. La m√©moire cache prise en charge est le troisi√®me niveau de 8 Mo, les bus HyperTransport 3.1, les technologies permettant d'augmenter la fr√©quence des c≈ìurs Turbo Core de deuxi√®me g√©n√©ration et les jeux d'instructions AVX, SSE 4.1, SSE 4.2, AES. Les processeurs Bulldozer √©taient √©galement dot√©s d'un contr√¥leur de m√©moire DDR3 √† double canal avec une fr√©quence effective de 1866 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/a11/a66/560/a11a665604ec46eebb667c562596e93a.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Processeur AMD Bulldozer</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 2013, l'entreprise a introduit la prochaine g√©n√©ration de processeurs - Piledriver. </font><font style="vertical-align: inherit;">Ce mod√®le √©tait une architecture am√©lior√©e de Bulldozer. </font><font style="vertical-align: inherit;">Les blocs de pr√©diction de branche ont √©t√© affin√©s et les performances du module de calcul √† virgule flottante et entier ont augment√©, ainsi que la vitesse d'horloge. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En parcourant l'histoire, vous pouvez retracer les √©tapes de d√©veloppement des processeurs, les changements dans leur architecture, l'am√©lioration des technologies de d√©veloppement et bien plus encore. </font><font style="vertical-align: inherit;">Les processeurs modernes sont diff√©rents de ceux qui √©taient sortis auparavant, mais ils ont en m√™me temps des caract√©ristiques communes.</font></font></div>
      
    </div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr392175/">https://habr.com/ru/post/fr392175/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr392165/index.html">–ü–æ—á–µ–º—É —è —É–≤–µ—Ä–µ–Ω, —á—Ç–æ –º–æ–∂–Ω–æ —Å–æ–∑–¥–∞—Ç—å —Å–∏–ª—å–Ω—ã–π –ò–ò</a></li>
<li><a href="../fr392167/index.html">5 projecteurs pour la maison</a></li>
<li><a href="../fr392169/index.html">Les astronomes ont trouv√© une plan√®te avec une orbite allong√©e atypique</a></li>
<li><a href="../fr392171/index.html">Discussion: Laquelle des rock stars peut √™tre consid√©r√©e comme le plus grand musicien</a></li>
<li><a href="../fr392173/index.html">Le fabricant d'aspirateurs Dyson travaille sur une voiture √©lectrique</a></li>
<li><a href="../fr392177/index.html">L'implant c√©r√©bral est capable d'ajuster automatiquement les niveaux de dopamine</a></li>
<li><a href="../fr392179/index.html">Station de travail Dell Precision 15 s√©rie 7000 (7510): aucun compromis</a></li>
<li><a href="../fr392183/index.html">Technologie d'√©pissure de c√¢ble</a></li>
<li><a href="../fr392185/index.html">Discussion: Le meilleur solo de guitare de l'histoire</a></li>
<li><a href="../fr392187/index.html">Quoi de plus efficace: la biblioth√®que scientifique CyberLeninka ou l'ON√â d'√âtat pour 1 milliard de roubles?</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>