module lab42(clk);
input clk;
endmodule