<!DOCTYPE HTML>
<html lang="sv">
<head>
<title>Kursplan 2019/20 EITF35</title>
<meta http-equiv="Content-Type" content="text/html; charset=UTF-8" />
<style type="text/css">
body {
    margin: auto;
    margin: 30px;
    font-family: times, sans-serif;
}
h1 {
    font-family: Arial, Verdana, Geneva, Helvetica, sans-serif;
    font-size: 150%;
    font-style: normal;
    font-weight: bold;
    color: rgb(77,76,68);
}
h2 {
    font-family: Arial, Verdana, Geneva, Helvetica, sans-serif;
    font-size: 114%;
    font-style: normal;
    font-weight: bold;
    color: rgb(77,76,68);
}
p {
    font-size: 100%;
    font-style: normal;
    font-weight: normal;
}
.small {
    font-size: 80%;
}
.bold {
    font-weight: bold;
}
.italic {
    font-style: italic;
}
@media print {
    html {
        font-size: 10pt;
    }
    a {
        text-decoration: none;
        color: #000;
    }
}
</style>
</head>
<body>
<div class="pdfbody">
<span class="italic">Kursplan för</span><br />
<h1>Digitala strukturer på kisel<br />
Introduction to Structured VLSI Design</h1>
<h2>EITF35, 7,5 högskolepoäng, G2 (Grundnivå, fördjupad)</h2>
<p><span class="bold">Gäller för: </span>Läsåret 2019/20<br />
<span class="bold">Beslutad av: </span>Programledning E<br />
<span class="bold">Beslutsdatum: </span>2019-03-25</p>
<h2>Allmänna uppgifter</h2>
<p><span class="bold">Huvudområde: </span>Elektronikkonstruktion. <br />
<span class="bold">Obligatorisk för: </span>MSOC1<br />
<span class="bold">Valfri för: </span>D4-dpd, D4-is, E4-is<br />
<span class="bold">Undervisningsspråk: </span>Kursen ges på engelska</p>

<h2>Syfte</h2>
<ul>
<li>Allmän introduktion till storskalig ASIC design med betoning
på FPGA implementering.</li>
<li>Effektivt designflöde med användning av moderna CAD
verktyg.</li>
<li>Designmetodik för synkroniserad logik.</li>
<li>Modellering med syntanpassad VHDL</li>
<li>Snabbt framställande av prototyper med användning av
FPGA.</li>
</ul>

<h2>Mål</h2>
<p><span class="italic">Kunskap och förståelse</span><br />
För godkänd kurs skall studenten</p>
<ul>
<li>kunna utforma synkroniserad design.</li>
<li>vara mycket skicklig i konventionell VHDL modellering</li>
<li>ha skaffat sig erfarenhet i test, diagnos</li>
</ul>

<p><span class="italic">Färdighet och förmåga</span><br />
För godkänd kurs skall studenten</p>
<ul>
<li>vara skicklig i logisk syntes och fysisk kartläggning med
användning av verktyg för ”state-of-the-art design”</li>
</ul>

<p><span class="italic">Värderingsförmåga och förhållningssätt</span><br />
För godkänd kurs skall studenten</p>
<ul>
<li>skaffat sig erfarenhet av ”från idé till produkt”</li>
</ul>

<h2>Kursinnehåll</h2>
<p>Kursen omfattar följande fyra moment: 1) Konstruktionsarbetets
olika steg baserade på moderna konstruktionshjälpmedel, 2)
Användning av språket VHDL som indata för automatisk syntes, 3)
Konstruktion av synkrona system genom utveckling av
klockcykeltrogna modeller, 4) Användning av programmerbara
grindmatriser (FPGA) för att ta fram tidiga prototyper.<br>
Kursen innehåller föreläsningar,  projekt  (inklusive
inlämningsuppgift). Projekten är utformade som praktiska
konstruktionsövningar baserade på verktyg för simulering, syntes
och optimering där FPGA används som målteknologi.</p>

<h2>Kursens examination</h2>
<p><span class="bold">Betygsskala: </span>TH - (U,3,4,5) - (Underkänd, Tre, Fyra, Fem)<br />
<span class="bold">Prestationsbedömning: </span>Muntlig examination av 3-5 projekt. Antalet projekt som fullgjorts innan deadline avgör slutbetyg. Omexamination innefattar ett extra projekt utöver de som definierats i ordinarie kursomgång. Detta projekt kommer att bli tillgängligt minst två veckor innan examinationen. Omexamination kommer alltid erbjudas efter juluppehållet.</p>
<p>Om så krävs för att en student med varaktig funktionsnedsättning ska ges ett likvärdigt examinationsalternativ jämfört med en student utan funktionsnedsättning, så kan examinator efter samråd med universitetets avdelning för pedagogiskt stöd fatta beslut om alternativ examinationsform för berörd student.</p>
<h2>Antagningsuppgifter</h2>
<span class="bold">Förkunskapskrav:</span><ul>
<li><a href="/kursplaner/16_17/EIT020.html">EIT020</a> Digitalteknik</li>

</ul>
<p><span class="bold">Begränsat antal platser: </span>Nej<br />
<span class="bold">Kursen överlappar följande kurser: </span><a href="/kursplaner/09_10/EIT120.html">EIT120</a></p>
<h2>Kurslitteratur</h2>
<ul>
<li>Chu: Rtl Hardware Design Using Vhdl. John Wiley And Sons Ltd, 2006, ISBN: 9780471720928.</li>

</ul>
<h2>Kontaktinfo och övrigt</h2>
<p><span class="bold">Kursansvarig: </span>Liang Liu, <a href="mailto:liang.liu@eit.lth.se">liang.liu@eit.lth.se</a><br />
<span class="bold">Hemsida: </span><a href="http://www.eit.lth.se/kurs/eitf35">http://www.eit.lth.se/kurs/eitf35</a></p>

</div>
</body>
</html>