 2
 
 
圖 1 分散式電源系統[6] 
 
於上述之分散式電源系統，一般後級  
輸出多為大電流輸出，因此為成就高效率之
轉換器以及迎合上述之電氣要求，同步整流
(SR：synchronous rectification)技術 [7]-[28]被  
廣泛運用，其原理是藉由金氧半場效電晶體 
(metal-oxide-semiconductor field-effect 
transistor : MOSFET)之低導通電阻(RDS(on)) 
特性，大幅減少轉換器之開關導通損失以提
高電路效率，進而達成小型輕量化之設計目
的。目前，同步整流技術蓬勃發展，並廣泛
應用於各轉換式電源供應器中，如表 1 所示。 
 
表 1. 各轉換式電源供應器之同步整流應用[7] 
 
 
 
 
一般同步整流技術於驅動 MOSFET 之
方式含括外驅式以及自驅式[29]-[30]，兩者優缺
點之比較將如表 2 所示。相較於外驅式同步
整流技術，自驅式同步整流技術具有電路架
構簡單以及電路成本較低之優點，然而，此
技術不僅只適用於具變壓器之隔離型電路，
尚存在驅動之精確性以及同步整流電路之逆
流現象等問題。因此目前大多數之同步整流
電路之驅動技術仍以外驅式為主。 
 
表 2. 外驅式與自驅式同步整流技術比較[30] 
 
 
  然而，於諸多外驅式同步整電路中，可
能因主電路之動作造成 MOSFET 之閘極異
常充電，導致電路之誤動作。例如：於降壓
型同步整流電路，當高壓側(high side)開關切
入時，受電路中寄生電感與寄生電容共振之
影響，將於低壓側(low side)開關產生突波電
流，其中之ㄧ部分經由低壓側開關之汲極-閘
極電容對閘極-源極電容進行充電，使得理應
截止之低壓側開關極可能被閘極-源極間之
電壓信號所驅動，導致 MOSFET 進入     
主動區，對電路造成額外的損失。此自我切
入現象 (self turn-on)[31]-[32]，隸屬同步整流  
電路之誤動作。易發生於較高之輸入電壓與
不具軟切換之電路形態。 
本研究致力於分析閘極阻抗閘、閘極反
向偏壓、電源線電感以及輸入電壓與自我切
入現象之關係，同時探討自我切入現象對同
步整流電路所造成之損失，最終提出改善此
現象之對策。 
 
 4
圖4. 電路動作分析之等效電路 
 
由於實際半導體開關並非理想元件，因
此，為簡化開關 Q1、Q2 及二極體 D 之動作
模式，於此採用分段線性模型，其電壓、電
流關係如圖 5、圖 6 所示。 
  於圖 5 之 MOSFET 模型，當閘極電壓小
於臨界電壓(threshold voltage：Vth)時，流經
MOSFET 之汲極電流 id 等於零；當閘極電壓
vg 大於或等於臨界電壓 Vth 時，則 id 與閘極電
壓 vg 及臨界電壓 Vth 之關係將如 Eq. (1)所
示。其中，Gm為 id vs. vg 之增益，閘極電壓
vg 與臨界電壓 Vth 之差於此定義為閘極電壓
變化量 vg*。由 Eq. (1)以及圖 5 得知，於一定
增益 Gm 下，汲極電流 id 與閘極電壓變化量
vg*成正比關係。 
   *d m g th m gi G v V G v       (1) 
0
di
thV
mG
gv
 
圖 5. MOSFET 閘極電壓與汲極電流之模型 
 
  同理，於圖 6 之二極體模型，當順向電
壓 vf小於順向導通電壓Vf亦不會有順向電流
if存在，即 if等於零；當 vf 大於或等於 Vf 時，
二極體電流 if 與順向導通電壓存在下列關係
式。其中，Gd 為 if vs. vf之增益，且於一定增
益 Gd 下，二極體電流 if與順向導通電壓變化
量 vf*成正比關係。 
   *f d f f d fi G v V G v       (2) 
0
fi
fV
dG
fv
 
圖 6. 二極體順向電壓與順向電流之模型 
 
3. 自我切入現象之分析 
 
  圖 7 為自我切入現象之模擬波形。於
此，將以 I~V 工作狀態對非絕緣降壓型同步
整流轉換器之自我切入現象進行分析。 
 
圖 7. 自我切入狀態之模擬波形 
模擬條件：VS=12V，Vb=0V，IO=10A， 
  L=55nH，Rg=10Ω，Cgs=2150pF， 
  Cgd=350pF，Cds=300pF 
 
(a). 狀態 I 
  圖 8 為狀態 I 之等效電路，此時，高壓
側與低壓側開關皆處於截止狀態，環流電流
Io 流經二極體 D 造成順向導通之壓降 vf。   
通常 D 之 Gd 值相當大(於本研究之實驗電路
Gd 約 6.7 siemens)，因此，當 vf到達切入電壓
Vf 時，D 立即導通且 vf 幾乎固定於切入電壓
Vf。由此，電壓 vd 與電流 i 方程式可表示    
如下。 
d fv V          (3) 
Oi I          (4) 
 6
同時 vg 與 iRg 之關係可表示以 Eq. (14)。 
  gd dRg gd gs d gd
gd gs
C dvdi C C v C
dt C C dt
      
   (13) 
d
g g Rg b g gd b
dvv R i V R C V
dt
          (14) 
相較於此時流經低壓側之電流 i，流經 Q2 寄
生電容之電流相當微小，因此低壓側電流 i
可近似為低壓側開關電流 id。根據 Eq. (13)、
Eq. (14)同時利用前述 Eq. (1)可得此狀態之
i，可表示以 Eq. (15)。因此，此狀態之等效
電路可表示以圖 11。 
   dm g th gd m g m th bdvi G v V C G R G V Vdt      (15) 
L
SV OI
i
dv
gd m gC G R  m th bG V V  
圖 11. 狀態 IV 之等效電路 
 
  一般 MOSFET，id vs. vg 之增益 Gm相當
大，因此可假設 Q2 之 Gm值極大(於本研究之
實驗電路 Gm約 40 siemens)，亦即，當 vg到
達臨界電壓 Vth 時，Q2 立即導通且 vg 幾乎固
定於臨界電壓 Vth。因此，於此狀態，vg 之變
化量 vg*可視為零，表示沒有電流對 Cgs 充
電，亦即 iCgs 等於零，所以流過圖 4 所示之
Rg 之電流 iRg等同於 iCgd，再依據閘極之電路
迴路，其電流方程式將如 Eq. (16)所示。由於
vg*為零，因此，此狀態之 vd 電壓變化乃由 iCgd
對 Cgd 充電所引起，其變化量定義為
vd*(=at)，由此得知此狀態之 vd 電壓方程式將
如 Eq. (17)所示。此外，承上述所述以及對照
圖 3 之等效電路得知，Cgd與 Cds之電壓變化
量均為 vd*，因此流經 Cds 之電流 iCds 可表示
以 Eq. (18)。 
th b
Rg Cgd
g
V Vi i
R
          (16) 
*d d C Cv v V at V              (17) 
th b
gd g
V Va
C R
其中，  
ds th b
Cds
gd g
C V Vi
C R
         (18) 
由圖 4 之等效電路以及狀態 IV 之 vd    
電壓方程式可得流經電源線電感之電流 iL，
如 Eq. (19)所示，其中，IC與 IO之和為 iL之
狀態 IV 初始值。藉由圖 4 之等效電路以及  
上述之各電流之方程式，得知流經 Q2 之汲極
電流 id 如下所示。 
 2
2
S C
L C O
V Vai t t I I
L L
          (19) 
2 1
2
S C ds th b
d C
gd g
V V C V Vai t t I
L L C R
              
  (20) 
  根據狀態 IV 之內容以及圖 6 之模擬波形
得知，vd 由 VC線性上升之期間，id 亦為大於
零之電流，因此，此自我切入狀態，隸屬主
動區之動作。 
 
(e). 狀態 V 
  當電流 id 降至零時，自我切入現象結
束，電路動作將進入如圖 12 所示之狀態 V。
於此狀態期間，低壓側開關電壓 vd 受電源線
電感 L 以及總寄生電容 C 之影響，幾經震盪
後，接近於 VS。於此狀態，電源經由高壓側
開關供電予負載。此狀態區間之電壓 vd 與  
電流 i 之方程式可表示如下，其中 Vd4 與 I4
各別為 vd 與 i 之狀態 V 之初始值。  
 4 4cos sind S S d r rCv V V V t I tL 
      
   (21) 
 4 4sin cosS d r rCi V V t I tL            (22) 
L
SV OI
i
dvC
 
 
圖 12. 狀態 V 之等效電路 
 8
(2) 2 4      
2 4     則為正實數。此情形與(i)
相似，依 2 4     大於零之條件，可
得發生自我切入現象之 Rg 以及 L 的條
件，其表示式將與(i)情形之 Eq. (26)以及
Eq. (27)相同。於固定之電路條件下，若
Rg 小於或等於(26)式所示之臨界值，電路
將不會進入自我切入現象；同理，若 L 大
於或等於(27)式所示之臨界值，則電路亦
不會進入自我切入現象。 
 
(iii). α < 0 且β > 0 之情形 
於 此 情 形 ， VS 大 於 VC ， IC 小 於
(Cgd+Cds)a，因而 2 4  可能為正、負實數，
2 4  可能存在虛部，因此需加入 2 4  大
於零之條件。由根之運算正負號可細分為下
列兩情況： 
(1) 2 4      
 若要滿足Tsto之物理意義，則 2 4  與
2 4     必需同時為正實數，即兩者
須同時大於零。於此條件，可得 Rg 之二
次式不等式，考量實際 Rg 並無負值，    
因此，發生自我切入現象之 Rg 的條件，
將如 Eq. (28)所示。 
 
 
 
 
  
 
2
2 2
2 22
821   (28)
2
C th b
g
gd S C
gd ds th bC th b
gd S C gd S C
I L V V
R
C V V
L C C V VI L V V
C V V C V V
  
        
由 Eq. (28)得知，於固定之電路條件下，
若閘極電阻 Rg 小於或等於(28)式所示之
臨界值，則電路不會進入自我切入現象。 
根據 Eq. (11)以及 Eq. (12)，若 Rg 為定
值，依 2 4  與 2 4     須同時大於零
之條件，將得知以 L 為變數之臨界條件，
如下所示。 
2 24 4
2 2
G G H G G HL          (29) 
 
  
  
   
 
 
 
2 22 2
2 2
22
2
44 4
2
where
                                                                   
              
4
g gd gd gs S fg gd S C
gd ds th b gd ds th b
g gd gs
gd ds
g gd S C
gd
R CC C C V VR C V V
G
C C V V C C V V
R C C C
C C
R C V V
H
C
        
   

，
   2 4ds th bC V V 
由 Eq. (29)得知，於固定之電路條件下，
若電源線電感 L 大於或小於(29)式所示之
臨界值，則電路不會進入自我切入現象。 
(2) 2 4      
為了滿足 Tsto 之物理意義， 2 4  與
2 4     須同時大於零。於此條件得
知，發生自我切入現象之 Rg 以及 L 的條
件與此情形之(1)情況相同。因此，於此情
況，電路發生自我切入現象之 Rg 以及 L
的條件將如 Eq. (28)以及 Eq. (29)所表
示。電路進入自我切入現象之 Rg 以及 L
的臨界值將與(1)相同。 
 
(iv). α > 0 且β > 0 之情形 
    於此情形， V S 小於 V C ， I C 小於 
 (Cgd+Cds)a， 2 4  可能為正、負實數，
2 4  可能存在虛部，因此需加入 2 4  大
於零之條件。由根之運算正負號可細分為下
列兩種情況： 
(1) 2 4      
由  以 及 2 4  大 於 零 得 知 ， 
2 4     其值為負實數，不符合 Tsto
之物理意義，因此不予探討。 
 (2) 2 4      
由  以及 2 4  大於零之條件，經
2 4     之計算結果，其值為負實
數，不符合 Tsto 之物理意義，因此不予探
討。於此情形，兩根皆為負實數，不符合
Tsto 之物理意義，因此，無法針對電路是
否發生自我切入現象進行討論。 
 
 
 
 
 10
由於實驗上無法單獨量測 id，且流經
MOSFET內部寄生電容之電流極為微小，因
此流經低壓側電流i可近似為計算主動區損
失之電流id。因此Eq. (22)所示之損失Psto可近
似為下式。 
  
 0  0
1 1    sto sto
T T
sto d d dP v i dt v i dtT T
  
 
由表 3 之電氣規格以及表 4 之元件參
數，得知 小於零，  小於零，因此將以     
4. 討論中之(i)，對自我切入時間 Tsto 進行理
論之模擬，再將 Tsto 代入 Eq. (30)得理論之
Psto。為釐清電源端至低壓側開關之所有寄生
線感總和 L、閘極電阻 Rg 以及輸入電壓 VS
對 Tsto 以及 Psto 的影響，以下分為 A~C   三
個部份進行討論。最終以實驗結果探討輸入
電壓、閘極電阻 Rg 以及輸出電流對電路輸出
效率之影響。 
 
A. 改變閘極電阻 Rg 
  於此固定 L 以及 VS，藉由插入閘極    
電阻，探討 Tsto 與 Psto 之相關關係。相較於插
入之閘極電阻，Q2 閘極內部電阻以及閘極驅
動源之內阻十分微小，因此，於此將插入   
電阻值視為閘極電阻 Rg。 
  圖 15 為 Tsto vs. Rg之關係圖，由模擬與
實驗結果對照，得知當增大 Rg 時， Tsto 增加。
圖 16 為 Psto vs. Rg 之關係圖，模擬與實驗   
結果均表示，當 Rg 增大時，Psto 將隨之增加。 
 
0
10
20
30
40
50
0 2 4 6 8 10 12
 Theory
 Experiment
圖 15. Tsto vs. Rg 之關係圖 
模擬與實驗之條件：VS=12V，VO=3.3V， 
                  Vb=0V，IO=10A，L=55nH 
 
0
0.02
0.04
0.06
0.08
0.1
0 2 4 6 8 10 12
 Theory
 Experiment
圖 16. Psto vs. Rg 之關係圖 
模擬與實驗之條件：VS=12V，VO=3.3V， 
                  Vb=0V，IO=10A，L=55nH 
 
  由 Eq. (26)得知，於 L 以及其他電路參數
固定之條件下，閘極電阻 Rg 之臨界值約為
2Ω。且由圖 15 與圖 16 得知，當 Rg 大於臨界
值，模擬與實驗之結果皆表示 Tsto 以及 Psto
將隨 Rg 之增加而增加。 
  本實驗之 Rg 以閘極驅動電路之電阻為
主。因此，若閘極驅動電路之電阻為零時，
仍存在開關之閘極內部電阻以及閘極信號源
之內阻。由此推測，此為導致 Rg 為低阻值時，
圖 15 與圖 16 所示之實驗與模擬的誤差較大
之原因，但實驗與模擬之趨勢相近，仍極具
理論驗證之價值。 
 
B. 改變電源線電感 L 
於此固定 Rg 以及 VS，藉由改變電源線電
感 L，探討 Tsto 與 Psto 之關係。由圖 17 所示
之實驗以及模擬的結果得知，於自我切入現
象發生之條件下， Tsto 將隨 L 電感值之增大
而增加。依此理論分析之模擬結果，得知自
我切入期間將因減小 L 電感值而得以短縮。 
由圖 18 得知，模擬結果顯示 Psto將隨 L
之增大而微幅下降，而於實驗上， Psto 亦具
有隨 L 之增大而微幅下降之趨勢，有助於減
少自我切入損失。 
 
 12
因此，效率曲線受輸出電力之影響呈現平行
移動。後者之效率曲線隨VS之增加而下降，
此部分效率低下之原由將與輸出電力以及輸
出電流無關，此乃因自我切入損失所造成。
相對於較高輸出電力，於低輸出電力，Psto
之比例較大，導致效率低下。於此情形，若
於驅動電路增大閘極電阻(Rg=10Ω)則更能突
顯自我切入損失對電路效率之影響。 
 
  圖 21 為輸出效率與輸出電流之實驗結
果，由圖 21 得知，於非輕載之條件下，如 IO
大於 5A，因電路之導通損失隨 IO之增大而
增加，導致輸出效率隨 IO之增大而下降。同
時，由圖 21 亦得知，於相同之實驗電路條件
下，低閘極電阻之電路效率略高於高閘極電
阻之電路效率，此乃由於較高之閘極電阻將
延長功率用 MOSFET 之切換時間，導致切換
損失增加，且於本研究得知，過大之閘極電
阻亦將導致自我切入損失之增加，因此低閘
極電阻之電路效率原理上高於高閘極電阻之
電路。 
80
85
90
95
100
0 2 4 6 8 10 12 14 16
 Rg=0   Ω
 Rg=10 Ω
圖 21. 輸出效率與輸出電流之實驗結果 
實驗條件：Vb=0V，L=55 nH 
 
6. 改善方法 
 
綜合理論分析以及實驗結果，提出自我切
入現象信號之流程圖，如圖22所示，詳述如
下。 
sV
mG
*
gv
thV bV
di
oI
Cti
LidL
d t
ds
dC
dt
Cdsi
gd
dC
dt
gs
dC
dt
gR
Rgv
Cgsi
Cgdi*dv
cV
Lv
dv
gv
Rgi
圖22. 狀態IV(自我切入狀態)之信號流程圖 
 
  當電路發生自我切入現象時，含 VC之初
始值的低壓側電壓 vd 之瞬時變化量 vd*將對
Q2 之 Cds 進行充電，同時 Q2 之閘-汲極電容
Cgd 的電壓變化量(vd*-vg*)亦對 Q2 之 Cgd 充
電。此時流經 Cds以及 Cgd 之電流分別以 iCds
以及 iCgd 表示，而 iCds與 iCgd 之電流總和則定
義為 iCt。 
設 iCgd 為某一定值，因 Cgs與 Rg 為並聯接續，
vRg 瞬時電壓將隨 Rg 之增加而增加，如此將
導致 Cgs跨壓之電壓變化，因而造成 Cgs之電
容電流 iCgs 增加。由於 iCgs 以及 iRg 之總和為
iCgd，iCgs 之增加將造成 iRg 以及 vRg 之減小。
於此，若暫時不考慮閘極反向偏壓 Vb 則閘極
電阻電壓 vRg 亦同時為閘極電壓 vg。由 Eq. (1)
得知，當閘極電壓 vg 達到臨界電壓 Vth，將導
致電路之自我切入現象，而 vg 電壓變化量 vg*
乃為形成自我切入電流 id 之重要原因，id 之
大小將隨 vg*之增加而增加。此外，vg*之增
加亦會降低 iCgd。承上述之信號流程，若能於
閘極迴路降低Rg之阻值或是於閘極加入反向
偏壓 Vb，減低閘極電壓，減少 vg*，則 id 將
隨之減小，有助於降低自我切入損失。 
  對照圖 4 之等效電路圖得知，流經低壓
側電流 i 為 id與 iCt之總和，電源線電感電流
iL 則為低壓側電流 i 與輸出電流 IO 之總和。
若 VS、VC 以及 Rg 皆為定值，當 L 增大時，
vL 將隨之增加。因此，vd 將隨之減小，造成
vd*之減小。此現象有助於減小自我切入電流
id，因而減少自我切入損失。 
 
 14
2. 於一定輸入電壓之條件下，使用閘-源極
電容大於閘-汲極電容之幅度越小之環
流用 MOSFET，越有可能產生自我切入
現象，造成電路之誤動作。 
3. 使用較高閘極臨界電壓之 MOSFET 雖
可抑制電路之誤動作，然而此舉可能有
礙如 VR 電路之高頻同步整流電路的高
速化發展。 
4. 對低壓側 MOSFET 之閘極外加以反向
偏壓之策略相當有效。然而，於小型化
與簡單化之電源電路觀點，一般於閘極
驅動電路多不賦予反向偏壓。 
5. 若無適當 MOSFET 可供使用，可藉由
改變閘極電阻或電源線電感以降低自
我切入現象所造成之主動區損失，提升
同步整流電路之輸出效率。 
6. 於開關元件以及電路佈線固定之情
形，欲降低自我切入損失，不求助於反
向偏壓電路，最簡易之方法為不過度降
低閘極電阻之電阻值之條件下，降低其
電阻值。 
7. 實驗與理論皆證實，對同一低壓側
MOSFET 而言，高輸入電壓易導致自我
切入現象之發生，且自我切入損失將隨
輸入電壓之增大而增大。 
8. 原理上，自我切入損失與輸出電流無
關，因此，於輕載條件下，此損失對輸
出效率之影響將特別顯著。 
 
參考文獻 
 
[1] Mahmoud P. Sayani and John Wanes, 
“Analyzing and determining optimum 
on-board power architecture for 48V-input 
system”, IEEE APEC, 2003, Vol. 2,    
pp. 781-785. 
[2] Robert S. Balog and Philip T. Krein, “Bus 
selection in multibus DC power systems”, 
IEEE ESTS, 2007, pp.281-287. 
 
[3] M. T. Zhang, M. M. Jovanovic and      
F. C. Lee, “Design considerations for 
low-voltage on-board DC/DC modules for 
next generations of data processing 
circuits”, IEEE Transactions on Power 
Electronics, 1996, Vol. 11, pp. 328-337. 
[4] S. Abe, H. Nakagawa, M. Hirokawa,    
T. Zaitsu and T. Ninomiya, “System 
stability of full-regulated bus converter in 
distributed power system”, IEEE 
INTELEC, 2005, pp.563-568. 
[5] S. Abe, M. Hirokawa and T. Ninomiya, 
“Output impedance design consideration 
of three control schemes for bus converter 
in on-board distributed power system”, 
IEEE PED, 2007, pp. 1199-1204. 
[6] S. Abe, M. Hirokawa, M. Shoyama and  
T. Ninomiya, “Optimal bus capacitance 
design for system stability in on-board 
distributed power architecture”, IEEE 
Power Electronics and Motion Control 
Conference, 2008, pp. 393-399. 
[7] K. Harada, K. Murata and M. Nagao, 
“Switching converters for renewable 
energy control”, IEICE Technical 
Committee on Energy Engineering in 
Electronics and Communication, 2009,  
pp. 37-41. 
[8] 陳野 正仁, 吳文隆, “同步整流方式順
向式轉換器的效率改善研究 ”, 中華  
民 國 第 二 十 屆 電 力 工 程 研 討 會 ,        
pp. 202-206. 
[9] 陳野 正仁, 吳文隆, “使用同步整流電
路之順向式轉換器的整體效率提升之研
究”, 中華民國第二十一屆電力工程研
討會, pp. 765-769. 
[10] 陳野 正仁, 吳文隆, “同步整流電路之
探討 ”, 電力電子技術月刊 2000.12,    
pp. 24-33.  
 
 16
[28] Masahito Jinno, Po-Yuan Chen, Yu-Chun 
Lai and K. Harada, “Investigation on the 
ripple voltage and the stability of SR buck 
converters with high output current and 
low output voltage”, IEEE Transactions 
on Power Electronics, 2010, Vol. 57,   
pp. 1008-1016. 
[29] Jinghai Zhou, Ming Xu, Julu Sun and F. C. 
Lee, “A self-driven soft-switching voltage 
regulator for future microprocessors”, 
IEEE Transactions on Power Electronics, 
2005, Vol. 20, pp. 806-814. 
[30] Y. Kubota, K. Nishimura, and         
K. Kobayashi, “Synchronous rectification 
circuit using a current transformer”, IEEE 
INTELEC, 2000, pp. 267-273. 
[31] 陳野 正仁, 陳柏元, 林明昰, “同步整流
電 路 之 誤 動 作 探 討 ”, 中 華 民 國      
第 二 十 九 屆 電 力 工 程 研 討 會 ,        
pp. 261-265. 
[32] K. Murata and K. Harada, “A self turn-on 
mechanism of the synchronous rectifier in 
a DC/DC converter”, IEEE INTELEC, 
2004, pp. 642-646. 
[33] K.I. Hwu and Y. T. Yau, “A gate driver 
with negative and double positive output 
voltages under positive-voltage source”, 
IEEE APEC, 2008, pp. 627-629. 
[34] Y. Kaiwei and F. C. Lee, “A novel 
resonant gate driver for high frequency 
synchronous buck converters,” IEEE 
Transactions on Power Electronics, 2002, 
Vol. 17, pp. 180-186. 
[35] Jinghai Zhou, Ming Xu, Julu Sun and    
F. C. Lee, “A self-driven soft-switching 
voltage regulator for future 
microprocessors,” IEEE Transactions on 
Power Electronics, 2005, Vol. 20,      
pp. 806-814. 
 
[36] Yuhui Chen, F. C. Lee, L. Amoroso and 
Ho-Pu Wu, “A resonant MOSFET gate 
driver with efficient energy recovery,” 
IEEE Transactions on Power Electronics, 
2004, Vol. 19, pp. 470-477. 
[37] Zhiliang Zhang, W. Eberle, Zhihua Yang, 
Yan-Fei Liu and P. C. Sen, “Optimal 
design of resonant gate driver for buck 
converter based on a new analytical loss 
model,” IEEE Transactions on Power 
Electronics, 2008, Vol. 23, pp. 653-666. 
[38] L. Huber, Yungtaek Jang, and M. M. 
Jovanovic, “Performance evaluation of 
bridgeless PFC boost rectifiers,” IEEE 
Transactions on Power Electronics, 2008, 
Vol. 23, pp. 1381-1390. 
[39] K. Harada and H. Sakamoto, “High power 
and high switching frequency DC-to-DC 
converter using saturable inductor 
commutation and switched snubber”, 
IEEE PESC, 1991, pp. 148-154. 
[40] Koosuke Harada, Hiroshi Sakamoto and 
Kazurou Harada, “Saturable inductor 
commutation for zero voltage switching in 
DC-DC converter”, IEEE Transactions on 
Magnetics, 1990, Vol. 26, pp. 2259-2261. 
98 年度專題研究計畫研究成果彙整表 
計畫主持人：陳野正仁 計畫編號：98-2221-E-214-066-MY2 
計畫名稱：同步整流電路之誤動作探討 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 9 2 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
