# Static-Pipeline-CPU54
*54条Mips指令静态流水线CPU，verilog实现

*简单的停顿解决冲突

*通过前后仿真，可下板
