Classic Timing Analyzer report for RippleAdder
Mon Mar 09 00:00:14 2009
Quartus II Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. tpd
  5. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                    ;
+------------------------------+-------+---------------+-------------+------+---------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+---------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 16.499 ns   ; x[1] ; seg2[5] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;         ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+---------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C4F324C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+--------------------------------------------------------------+
; tpd                                                          ;
+-------+-------------------+-----------------+------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To      ;
+-------+-------------------+-----------------+------+---------+
; N/A   ; None              ; 16.499 ns       ; x[1] ; seg2[5] ;
; N/A   ; None              ; 16.495 ns       ; x[1] ; seg2[6] ;
; N/A   ; None              ; 16.437 ns       ; x[1] ; seg2[0] ;
; N/A   ; None              ; 16.436 ns       ; x[1] ; seg2[1] ;
; N/A   ; None              ; 16.171 ns       ; x[2] ; seg2[5] ;
; N/A   ; None              ; 16.167 ns       ; x[2] ; seg2[6] ;
; N/A   ; None              ; 16.135 ns       ; x[1] ; seg2[2] ;
; N/A   ; None              ; 16.126 ns       ; x[1] ; seg2[3] ;
; N/A   ; None              ; 16.120 ns       ; x[1] ; seg2[4] ;
; N/A   ; None              ; 16.109 ns       ; x[2] ; seg2[0] ;
; N/A   ; None              ; 16.108 ns       ; x[2] ; seg2[1] ;
; N/A   ; None              ; 16.076 ns       ; y[0] ; seg2[5] ;
; N/A   ; None              ; 16.072 ns       ; y[0] ; seg2[6] ;
; N/A   ; None              ; 16.014 ns       ; y[0] ; seg2[0] ;
; N/A   ; None              ; 16.013 ns       ; y[0] ; seg2[1] ;
; N/A   ; None              ; 15.941 ns       ; x[1] ; seg1[2] ;
; N/A   ; None              ; 15.941 ns       ; x[1] ; seg1[1] ;
; N/A   ; None              ; 15.930 ns       ; x[0] ; seg2[5] ;
; N/A   ; None              ; 15.926 ns       ; x[0] ; seg2[6] ;
; N/A   ; None              ; 15.923 ns       ; y[2] ; seg2[5] ;
; N/A   ; None              ; 15.919 ns       ; y[2] ; seg2[6] ;
; N/A   ; None              ; 15.868 ns       ; x[0] ; seg2[0] ;
; N/A   ; None              ; 15.867 ns       ; x[0] ; seg2[1] ;
; N/A   ; None              ; 15.861 ns       ; y[2] ; seg2[0] ;
; N/A   ; None              ; 15.860 ns       ; y[2] ; seg2[1] ;
; N/A   ; None              ; 15.807 ns       ; x[2] ; seg2[2] ;
; N/A   ; None              ; 15.798 ns       ; x[2] ; seg2[3] ;
; N/A   ; None              ; 15.792 ns       ; x[2] ; seg2[4] ;
; N/A   ; None              ; 15.712 ns       ; y[0] ; seg2[2] ;
; N/A   ; None              ; 15.706 ns       ; y[1] ; seg2[5] ;
; N/A   ; None              ; 15.703 ns       ; y[0] ; seg2[3] ;
; N/A   ; None              ; 15.702 ns       ; y[1] ; seg2[6] ;
; N/A   ; None              ; 15.697 ns       ; y[0] ; seg2[4] ;
; N/A   ; None              ; 15.644 ns       ; y[1] ; seg2[0] ;
; N/A   ; None              ; 15.643 ns       ; y[1] ; seg2[1] ;
; N/A   ; None              ; 15.619 ns       ; x[1] ; seg1[3] ;
; N/A   ; None              ; 15.613 ns       ; x[2] ; seg1[2] ;
; N/A   ; None              ; 15.613 ns       ; x[2] ; seg1[1] ;
; N/A   ; None              ; 15.566 ns       ; x[0] ; seg2[2] ;
; N/A   ; None              ; 15.559 ns       ; y[2] ; seg2[2] ;
; N/A   ; None              ; 15.557 ns       ; x[0] ; seg2[3] ;
; N/A   ; None              ; 15.551 ns       ; x[0] ; seg2[4] ;
; N/A   ; None              ; 15.550 ns       ; y[2] ; seg2[3] ;
; N/A   ; None              ; 15.544 ns       ; y[2] ; seg2[4] ;
; N/A   ; None              ; 15.518 ns       ; y[0] ; seg1[2] ;
; N/A   ; None              ; 15.518 ns       ; y[0] ; seg1[1] ;
; N/A   ; None              ; 15.450 ns       ; x[3] ; seg2[5] ;
; N/A   ; None              ; 15.446 ns       ; x[3] ; seg2[6] ;
; N/A   ; None              ; 15.405 ns       ; x[3] ; seg1[2] ;
; N/A   ; None              ; 15.405 ns       ; x[3] ; seg1[1] ;
; N/A   ; None              ; 15.388 ns       ; x[3] ; seg2[0] ;
; N/A   ; None              ; 15.387 ns       ; x[3] ; seg2[1] ;
; N/A   ; None              ; 15.372 ns       ; x[0] ; seg1[2] ;
; N/A   ; None              ; 15.372 ns       ; x[0] ; seg1[1] ;
; N/A   ; None              ; 15.365 ns       ; y[2] ; seg1[2] ;
; N/A   ; None              ; 15.365 ns       ; y[2] ; seg1[1] ;
; N/A   ; None              ; 15.342 ns       ; y[1] ; seg2[2] ;
; N/A   ; None              ; 15.333 ns       ; y[1] ; seg2[3] ;
; N/A   ; None              ; 15.327 ns       ; y[1] ; seg2[4] ;
; N/A   ; None              ; 15.291 ns       ; x[2] ; seg1[3] ;
; N/A   ; None              ; 15.289 ns       ; x[1] ; seg1[6] ;
; N/A   ; None              ; 15.196 ns       ; y[0] ; seg1[3] ;
; N/A   ; None              ; 15.148 ns       ; y[1] ; seg1[2] ;
; N/A   ; None              ; 15.148 ns       ; y[1] ; seg1[1] ;
; N/A   ; None              ; 15.086 ns       ; x[3] ; seg2[2] ;
; N/A   ; None              ; 15.083 ns       ; x[3] ; seg1[3] ;
; N/A   ; None              ; 15.077 ns       ; x[3] ; seg2[3] ;
; N/A   ; None              ; 15.071 ns       ; x[3] ; seg2[4] ;
; N/A   ; None              ; 15.050 ns       ; x[0] ; seg1[3] ;
; N/A   ; None              ; 15.043 ns       ; y[2] ; seg1[3] ;
; N/A   ; None              ; 14.961 ns       ; x[2] ; seg1[6] ;
; N/A   ; None              ; 14.866 ns       ; y[0] ; seg1[6] ;
; N/A   ; None              ; 14.827 ns       ; y[3] ; seg2[5] ;
; N/A   ; None              ; 14.826 ns       ; y[1] ; seg1[3] ;
; N/A   ; None              ; 14.823 ns       ; y[3] ; seg2[6] ;
; N/A   ; None              ; 14.787 ns       ; y[3] ; seg1[2] ;
; N/A   ; None              ; 14.787 ns       ; y[3] ; seg1[1] ;
; N/A   ; None              ; 14.765 ns       ; y[3] ; seg2[0] ;
; N/A   ; None              ; 14.764 ns       ; y[3] ; seg2[1] ;
; N/A   ; None              ; 14.753 ns       ; x[3] ; seg1[6] ;
; N/A   ; None              ; 14.720 ns       ; x[0] ; seg1[6] ;
; N/A   ; None              ; 14.713 ns       ; y[2] ; seg1[6] ;
; N/A   ; None              ; 14.496 ns       ; y[1] ; seg1[6] ;
; N/A   ; None              ; 14.465 ns       ; y[3] ; seg1[3] ;
; N/A   ; None              ; 14.463 ns       ; y[3] ; seg2[2] ;
; N/A   ; None              ; 14.454 ns       ; y[3] ; seg2[3] ;
; N/A   ; None              ; 14.448 ns       ; y[3] ; seg2[4] ;
; N/A   ; None              ; 14.135 ns       ; y[3] ; seg1[6] ;
+-------+-------------------+-----------------+------+---------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 09 00:00:14 2009
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off RippleAdder -c RippleAdder --timing_analysis_only
Info: Longest tpd from source pin "x[1]" to destination pin "seg2[5]" is 16.499 ns
    Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_T4; Fanout = 3; PIN Node = 'x[1]'
    Info: 2: + IC(9.080 ns) + CELL(0.575 ns) = 11.130 ns; Loc. = LC_X27_Y17_N1; Fanout = 2; COMB Node = 'FullAdder:\c12:1:c1to2|sum~44COUT1'
    Info: 3: + IC(0.000 ns) + CELL(0.080 ns) = 11.210 ns; Loc. = LC_X27_Y17_N2; Fanout = 2; COMB Node = 'FullAdder:\c12:1:c1to2|sum~46COUT1'
    Info: 4: + IC(0.000 ns) + CELL(0.608 ns) = 11.818 ns; Loc. = LC_X27_Y17_N3; Fanout = 7; COMB Node = 'FullAdder:\c12:1:c1to2|sum~47'
    Info: 5: + IC(0.714 ns) + CELL(0.590 ns) = 13.122 ns; Loc. = LC_X28_Y17_N2; Fanout = 1; COMB Node = 'Mux1~3'
    Info: 6: + IC(1.269 ns) + CELL(2.108 ns) = 16.499 ns; Loc. = PIN_C15; Fanout = 0; PIN Node = 'seg2[5]'
    Info: Total cell delay = 5.436 ns ( 32.95 % )
    Info: Total interconnect delay = 11.063 ns ( 67.05 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 124 megabytes
    Info: Processing ended: Mon Mar 09 00:00:15 2009
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


