module d_flipflop (
    input logic d,
    input logic clk,
    output logic q
);

    always_ff @(posedge clk) begin
        q <= d; // захватываем значение d на фронте клока
    end
endmodule