Analysis & Synthesis report for System4_snd
Tue Dec 01 20:58:15 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |System4snd_minibd|KeyboardMapper:decoder|State
 11. State Machine - |System4snd_minibd|PS2Controller:keyboard|State
 12. State Machine - |System4snd_minibd|System4_snd:Core|cpu68:CPU|state
 13. Registers Removed During Synthesis
 14. Removed Registers Triggering Further Register Optimizations
 15. General Register Statistics
 16. Inverted Register Statistics
 17. Multiplexer Restructuring Statistics (Restructuring Performed)
 18. Source assignments for System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component|altsyncram_dra1:auto_generated
 19. Source assignments for System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component|altsyncram_aha1:auto_generated
 20. Parameter Settings for User Entity Instance: System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component
 21. Parameter Settings for User Entity Instance: System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component
 22. Parameter Settings for User Entity Instance: System4_snd:Core|dac:Audio_DAC
 23. Parameter Settings for User Entity Instance: williams_snd_pll:PLL|altpll:altpll_component
 24. Parameter Settings for User Entity Instance: PS2Controller:keyboard
 25. Parameter Settings for User Entity Instance: PS2Controller:keyboard|Debouncer:DebounceClock
 26. Parameter Settings for User Entity Instance: PS2Controller:keyboard|Debouncer:DebounceData
 27. altsyncram Parameter Settings by Entity Instance
 28. altpll Parameter Settings by Entity Instance
 29. Port Connectivity Checks: "KeyboardMapper:decoder"
 30. Port Connectivity Checks: "System4_snd:Core|pia6821:PIA"
 31. Port Connectivity Checks: "System4_snd:Core|cpu68:CPU"
 32. Port Connectivity Checks: "System4_snd:Core"
 33. Elapsed Time Per Partition
 34. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Dec 01 20:58:15 2015           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; System4_snd                                     ;
; Top-level Entity Name              ; System4snd_minibd                               ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 1,412                                           ;
;     Total combinational functions  ; 1,364                                           ;
;     Dedicated logic registers      ; 338                                             ;
; Total registers                    ; 338                                             ;
; Total pins                         ; 5                                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 17,408                                          ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 1                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C5T144C8        ;                    ;
; Top-level entity name                                                      ; System4snd_minibd  ; System4_snd        ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                          ;
+----------------------------------+-----------------+----------------------------------------+-------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                              ; File Name with Absolute Path                                            ; Library ;
+----------------------------------+-----------------+----------------------------------------+-------------------------------------------------------------------------+---------+
; williams_snd_pll.vhd             ; yes             ; User Wizard-Generated File             ; C:/altera/Projects/WMS_System4/Sound/williams_snd_pll.vhd               ;         ;
; PS2/PS2Controller.vhd            ; yes             ; User VHDL File                         ; C:/altera/Projects/WMS_System4/Sound/PS2/PS2Controller.vhd              ;         ;
; PS2/KeyboardMapper.vhd           ; yes             ; User VHDL File                         ; C:/altera/Projects/WMS_System4/Sound/PS2/KeyboardMapper.vhd             ;         ;
; PS2/Debouncer.vhd                ; yes             ; User VHDL File                         ; C:/altera/Projects/WMS_System4/Sound/PS2/Debouncer.vhd                  ;         ;
; pia6821.vhd                      ; yes             ; User VHDL File                         ; C:/altera/Projects/WMS_System4/Sound/pia6821.vhd                        ;         ;
; dac.vhd                          ; yes             ; User VHDL File                         ; C:/altera/Projects/WMS_System4/Sound/dac.vhd                            ;         ;
; cpu68.vhd                        ; yes             ; User VHDL File                         ; C:/altera/Projects/WMS_System4/Sound/cpu68.vhd                          ;         ;
; System4_snd.vhd                  ; yes             ; User VHDL File                         ; C:/altera/Projects/WMS_System4/Sound/System4_snd.vhd                    ;         ;
; audio_rom.vhd                    ; yes             ; User Wizard-Generated File             ; C:/altera/Projects/WMS_System4/Sound/audio_rom.vhd                      ;         ;
; Sys4snd_minibd_top.vhd           ; yes             ; User VHDL File                         ; C:/altera/Projects/WMS_System4/Sound/Sys4snd_minibd_top.vhd             ;         ;
; MPU_RAM.vhd                      ; yes             ; User Wizard-Generated File             ; C:/altera/Projects/WMS_System4/Sound/MPU_RAM.vhd                        ;         ;
; altsyncram.tdf                   ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altsyncram.tdf        ;         ;
; stratix_ram_block.inc            ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_ram_block.inc ;         ;
; lpm_mux.inc                      ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.inc           ;         ;
; lpm_decode.inc                   ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_decode.inc        ;         ;
; aglobal130.inc                   ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc        ;         ;
; a_rdenreg.inc                    ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/a_rdenreg.inc         ;         ;
; altrom.inc                       ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altrom.inc            ;         ;
; altram.inc                       ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altram.inc            ;         ;
; altdpram.inc                     ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altdpram.inc          ;         ;
; db/altsyncram_dra1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/altera/Projects/WMS_System4/Sound/db/altsyncram_dra1.tdf             ;         ;
; db/altsyncram_aha1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/altera/Projects/WMS_System4/Sound/db/altsyncram_aha1.tdf             ;         ;
; rom/phoenix.hex                  ; yes             ; Auto-Found Memory Initialization File  ; C:/altera/Projects/WMS_System4/Sound/rom/phoenix.hex                    ;         ;
; altpll.tdf                       ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altpll.tdf            ;         ;
; stratix_pll.inc                  ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_pll.inc       ;         ;
; stratixii_pll.inc                ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratixii_pll.inc     ;         ;
; cycloneii_pll.inc                ; yes             ; Megafunction                           ; c:/altera/13.0sp1/quartus/libraries/megafunctions/cycloneii_pll.inc     ;         ;
+----------------------------------+-----------------+----------------------------------------+-------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary           ;
+---------------------------------------------+---------+
; Resource                                    ; Usage   ;
+---------------------------------------------+---------+
; Estimated Total logic elements              ; 1,412   ;
;                                             ;         ;
; Total combinational functions               ; 1364    ;
; Logic element usage by number of LUT inputs ;         ;
;     -- 4 input functions                    ; 882     ;
;     -- 3 input functions                    ; 307     ;
;     -- <=2 input functions                  ; 175     ;
;                                             ;         ;
; Logic elements by mode                      ;         ;
;     -- normal mode                          ; 1242    ;
;     -- arithmetic mode                      ; 122     ;
;                                             ;         ;
; Total registers                             ; 338     ;
;     -- Dedicated logic registers            ; 338     ;
;     -- I/O registers                        ; 0       ;
;                                             ;         ;
; I/O pins                                    ; 5       ;
; Total memory bits                           ; 17408   ;
; Embedded Multiplier 9-bit elements          ; 0       ;
; Total PLLs                                  ; 1       ;
;     -- PLLs                                 ; 1       ;
;                                             ;         ;
; Maximum fan-out node                        ; cpu_clk ;
; Maximum fan-out                             ; 239     ;
; Total fan-out                               ; 5984    ;
; Average fan-out                             ; 3.47    ;
+---------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                        ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                              ; Library Name ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------+--------------+
; |System4snd_minibd                           ; 1364 (10)         ; 338 (11)     ; 17408       ; 0            ; 0       ; 0         ; 5    ; 0            ; |System4snd_minibd                                                                                               ; work         ;
;    |KeyboardMapper:decoder|                  ; 79 (79)           ; 25 (25)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|KeyboardMapper:decoder                                                                        ; work         ;
;    |PS2Controller:keyboard|                  ; 146 (126)         ; 68 (54)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|PS2Controller:keyboard                                                                        ; work         ;
;       |Debouncer:DebounceClock|              ; 10 (10)           ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|PS2Controller:keyboard|Debouncer:DebounceClock                                                ; work         ;
;       |Debouncer:DebounceData|               ; 10 (10)           ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|PS2Controller:keyboard|Debouncer:DebounceData                                                 ; work         ;
;    |System4_snd:Core|                        ; 1129 (26)         ; 234 (0)      ; 17408       ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|System4_snd:Core                                                                              ; work         ;
;       |MPU_RAM:RAM|                          ; 0 (0)             ; 0 (0)        ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|System4_snd:Core|MPU_RAM:RAM                                                                  ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)             ; 0 (0)        ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component                                  ; work         ;
;             |altsyncram_dra1:auto_generated| ; 0 (0)             ; 0 (0)        ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component|altsyncram_dra1:auto_generated   ; work         ;
;       |audio_rom:ROM|                        ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|System4_snd:Core|audio_rom:ROM                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_aha1:auto_generated| ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component|altsyncram_aha1:auto_generated ; work         ;
;       |cpu68:CPU|                            ; 1048 (1048)       ; 171 (171)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|System4_snd:Core|cpu68:CPU                                                                    ; work         ;
;       |dac:Audio_DAC|                        ; 10 (10)           ; 11 (11)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|System4_snd:Core|dac:Audio_DAC                                                                ; work         ;
;       |pia6821:PIA|                          ; 45 (45)           ; 52 (52)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|System4_snd:Core|pia6821:PIA                                                                  ; work         ;
;    |williams_snd_pll:PLL|                    ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|williams_snd_pll:PLL                                                                          ; work         ;
;       |altpll:altpll_component|              ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |System4snd_minibd|williams_snd_pll:PLL|altpll:altpll_component                                                  ; work         ;
+----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+-------+--------------------+
; Name                                                                                                     ; Type ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                ;
+----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+-------+--------------------+
; System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component|altsyncram_dra1:auto_generated|ALTSYNCRAM   ; AUTO ; Single Port ; 128          ; 8            ; --           ; --           ; 1024  ; None               ;
; System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component|altsyncram_aha1:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; 2048         ; 8            ; --           ; --           ; 16384 ; ../ROM/Phoenix.hex ;
+----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+-------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                         ;
+--------+--------------+---------+--------------+--------------+---------------------------------------------------+-----------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                   ; IP Include File                                           ;
+--------+--------------+---------+--------------+--------------+---------------------------------------------------+-----------------------------------------------------------+
; Altera ; RAM: 1-PORT  ; 13.0    ; N/A          ; N/A          ; |System4snd_minibd|System4_snd:Core|MPU_RAM:RAM   ; C:/altera/Projects/WMS_System4/Sound/MPU_RAM.vhd          ;
; Altera ; ROM: 1-PORT  ; 13.0    ; N/A          ; N/A          ; |System4snd_minibd|System4_snd:Core|audio_rom:ROM ; C:/altera/Projects/WMS_System4/Sound/audio_rom.vhd        ;
; Altera ; ALTPLL       ; N/A     ; N/A          ; N/A          ; |System4snd_minibd|williams_snd_pll:PLL           ; C:/altera/Projects/WMS_System4/Sound/williams_snd_pll.vhd ;
+--------+--------------+---------+--------------+--------------+---------------------------------------------------+-----------------------------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |System4snd_minibd|KeyboardMapper:decoder|State                                                                                                           ;
+---------------------+----------------+------------+-------------+---------------------+----------------+----------------+------------------+----------------+-------------+
; Name                ; State.CheckAck ; State.LEDs ; State.Break ; State.ExtendedBreak ; State.Extended ; State.ResetKbd ; State.WaitForBAT ; State.ResetAck ; State.Start ;
+---------------------+----------------+------------+-------------+---------------------+----------------+----------------+------------------+----------------+-------------+
; State.Start         ; 0              ; 0          ; 0           ; 0                   ; 0              ; 0              ; 0                ; 0              ; 0           ;
; State.ResetAck      ; 0              ; 0          ; 0           ; 0                   ; 0              ; 0              ; 0                ; 1              ; 1           ;
; State.WaitForBAT    ; 0              ; 0          ; 0           ; 0                   ; 0              ; 0              ; 1                ; 0              ; 1           ;
; State.ResetKbd      ; 0              ; 0          ; 0           ; 0                   ; 0              ; 1              ; 0                ; 0              ; 1           ;
; State.Extended      ; 0              ; 0          ; 0           ; 0                   ; 1              ; 0              ; 0                ; 0              ; 1           ;
; State.ExtendedBreak ; 0              ; 0          ; 0           ; 1                   ; 0              ; 0              ; 0                ; 0              ; 1           ;
; State.Break         ; 0              ; 0          ; 1           ; 0                   ; 0              ; 0              ; 0                ; 0              ; 1           ;
; State.LEDs          ; 0              ; 1          ; 0           ; 0                   ; 0              ; 0              ; 0                ; 0              ; 1           ;
; State.CheckAck      ; 1              ; 0          ; 0           ; 0                   ; 0              ; 0              ; 0                ; 0              ; 1           ;
+---------------------+----------------+------------+-------------+---------------------+----------------+----------------+------------------+----------------+-------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |System4snd_minibd|PS2Controller:keyboard|State                                                                                                      ;
+---------------------------+---------------------+----------------+----------------+---------------------+------------+-------------------+---------------------------+
; Name                      ; State.WaitRiseClock ; State.CheckAck ; State.SendData ; State.RequestToSend ; State.Idle ; State.ReceiveData ; State.InhibitComunication ;
+---------------------------+---------------------+----------------+----------------+---------------------+------------+-------------------+---------------------------+
; State.InhibitComunication ; 0                   ; 0              ; 0              ; 0                   ; 0          ; 0                 ; 0                         ;
; State.ReceiveData         ; 0                   ; 0              ; 0              ; 0                   ; 0          ; 1                 ; 1                         ;
; State.Idle                ; 0                   ; 0              ; 0              ; 0                   ; 1          ; 0                 ; 1                         ;
; State.RequestToSend       ; 0                   ; 0              ; 0              ; 1                   ; 0          ; 0                 ; 1                         ;
; State.SendData            ; 0                   ; 0              ; 1              ; 0                   ; 0          ; 0                 ; 1                         ;
; State.CheckAck            ; 0                   ; 1              ; 0              ; 0                   ; 0          ; 0                 ; 1                         ;
; State.WaitRiseClock       ; 1                   ; 0              ; 0              ; 0                   ; 0          ; 0                 ; 1                         ;
+---------------------------+---------------------+----------------+----------------+---------------------+------------+-------------------+---------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |System4snd_minibd|System4_snd:Core|cpu68:CPU|state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+------------------+------------------+------------------+------------------+---------------------+---------------------+---------------------+---------------------+----------------------+----------------------+--------------------+-----------------+----------------------+---------------------+----------------------+----------------------+--------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+------------------+-----------------+--------------------+------------------+-----------------+-----------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-------------------+-----------------+-------------------+------------------+---------------------+---------------------+--------------------+-------------------------+--------------------+-------------------+---------------------+----------------------+--------------------+-------------------+-------------------+
; Name                    ; state.vect_hi_state ; state.vect_lo_state ; state.pshx_hi_state ; state.pshx_lo_state ; state.pulx_hi_state ; state.pulx_lo_state ; state.pshb_state ; state.pulb_state ; state.psha_state ; state.pula_state ; state.rti_pch_state ; state.rti_pcl_state ; state.rti_ixh_state ; state.rti_ixl_state ; state.rti_accb_state ; state.rti_acca_state ; state.rti_cc_state ; state.rti_state ; state.int_mask_state ; state.int_wai_state ; state.int_accb_state ; state.int_acca_state ; state.int_cc_state ; state.int_ixh_state ; state.int_ixl_state ; state.int_pch_state ; state.int_pcl_state ; state.rts_lo_state ; state.rts_hi_state ; state.bsr1_state ; state.bsr_state ; state.branch_state ; state.jsr1_state ; state.jsr_state ; state.jmp_state ; state.mul7_state ; state.mul6_state ; state.mul5_state ; state.mul4_state ; state.mul3_state ; state.mul2_state ; state.mul1_state ; state.mul0_state ; state.muld_state ; state.mulea_state ; state.mul_state ; state.error_state ; state.halt_state ; state.execute_state ; state.write16_state ; state.write8_state ; state.immediate16_state ; state.read16_state ; state.read8_state ; state.indexed_state ; state.extended_state ; state.decode_state ; state.fetch_state ; state.reset_state ;
+-------------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+------------------+------------------+------------------+------------------+---------------------+---------------------+---------------------+---------------------+----------------------+----------------------+--------------------+-----------------+----------------------+---------------------+----------------------+----------------------+--------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+------------------+-----------------+--------------------+------------------+-----------------+-----------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-------------------+-----------------+-------------------+------------------+---------------------+---------------------+--------------------+-------------------------+--------------------+-------------------+---------------------+----------------------+--------------------+-------------------+-------------------+
; state.reset_state       ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 0                 ;
; state.fetch_state       ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 1                 ; 1                 ;
; state.decode_state      ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 1                  ; 0                 ; 1                 ;
; state.extended_state    ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 1                    ; 0                  ; 0                 ; 1                 ;
; state.indexed_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 1                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.read8_state       ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 1                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.read16_state      ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 1                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.immediate16_state ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 1                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.write8_state      ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 1                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.write16_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 1                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.execute_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 1                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.halt_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 1                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.error_state       ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 1                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.mul_state         ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 1               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.mulea_state       ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.muld_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.mul0_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.mul1_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.mul2_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.mul3_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.mul4_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.mul5_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.mul6_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.mul7_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.jmp_state         ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 1               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.jsr_state         ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 1               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.jsr1_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 1                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.branch_state      ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 1                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.bsr_state         ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 1               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.bsr1_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 1                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.rts_hi_state      ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 1                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.rts_lo_state      ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 1                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.int_pcl_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 1                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.int_pch_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 1                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.int_ixl_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 1                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.int_ixh_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 1                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.int_cc_state      ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 1                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.int_acca_state    ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 1                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.int_accb_state    ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 1                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.int_wai_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 1                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.int_mask_state    ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 1                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.rti_state         ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 1               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.rti_cc_state      ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 1                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.rti_acca_state    ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 1                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.rti_accb_state    ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 1                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.rti_ixl_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 1                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.rti_ixh_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 1                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.rti_pcl_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 1                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.rti_pch_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 1                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.pula_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 1                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.psha_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 1                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.pulb_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 1                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.pshb_state        ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.pulx_lo_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.pulx_hi_state     ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.pshx_lo_state     ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.pshx_hi_state     ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.vect_lo_state     ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
; state.vect_hi_state     ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                  ; 0               ; 0                    ; 0                   ; 0                    ; 0                    ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0               ; 0                  ; 0                ; 0               ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0               ; 0                 ; 0                ; 0                   ; 0                   ; 0                  ; 0                       ; 0                  ; 0                 ; 0                   ; 0                    ; 0                  ; 0                 ; 1                 ;
+-------------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+------------------+------------------+------------------+------------------+---------------------+---------------------+---------------------+---------------------+----------------------+----------------------+--------------------+-----------------+----------------------+---------------------+----------------------+----------------------+--------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+------------------+-----------------+--------------------+------------------+-----------------+-----------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-------------------+-----------------+-------------------+------------------+---------------------+---------------------+--------------------+-------------------------+--------------------+-------------------+---------------------+----------------------+--------------------+-------------------+-------------------+


+--------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                               ;
+----------------------------------------------+---------------------------------------------------+
; Register name                                ; Reason for Removal                                ;
+----------------------------------------------+---------------------------------------------------+
; System4_snd:Core|pia6821:PIA|ca1_fall        ; Stuck at GND due to stuck port data_in            ;
; System4_snd:Core|pia6821:PIA|ca2_fall        ; Stuck at GND due to stuck port data_in            ;
; System4_snd:Core|pia6821:PIA|cb2_del         ; Stuck at GND due to stuck port data_in            ;
; System4_snd:Core|pia6821:PIA|cb2_rise        ; Stuck at GND due to stuck port data_in            ;
; System4_snd:Core|pia6821:PIA|cb2_fall        ; Stuck at GND due to stuck port data_in            ;
; System4_snd:Core|pia6821:PIA|irqb2           ; Stuck at GND due to stuck port data_in            ;
; System4_snd:Core|pia6821:PIA|ca2_del         ; Merged with System4_snd:Core|pia6821:PIA|ca1_del  ;
; System4_snd:Core|pia6821:PIA|ca2_rise        ; Merged with System4_snd:Core|pia6821:PIA|ca1_rise ;
; KeyboardMapper:decoder|Command[5..7]         ; Merged with KeyboardMapper:decoder|Command[3]     ;
; System4_snd:Core|cpu68:CPU|nmi_req           ; Stuck at GND due to stuck port data_in            ;
; System4_snd:Core|cpu68:CPU|nmi_ack           ; Stuck at GND due to stuck port data_in            ;
; System4_snd:Core|cpu68:CPU|state.halt_state  ; Lost fanout                                       ;
; System4_snd:Core|cpu68:CPU|state.error_state ; Stuck at GND due to stuck port data_in            ;
; clkdiv[4..18]                                ; Lost fanout                                       ;
; Total Number of Removed Registers = 30       ;                                                   ;
+----------------------------------------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                ;
+---------------------------------------+---------------------------+----------------------------------------+
; Register name                         ; Reason for Removal        ; Registers Removed due to This Register ;
+---------------------------------------+---------------------------+----------------------------------------+
; System4_snd:Core|pia6821:PIA|cb2_del  ; Stuck at GND              ; System4_snd:Core|pia6821:PIA|cb2_fall  ;
;                                       ; due to stuck port data_in ;                                        ;
; System4_snd:Core|pia6821:PIA|cb2_rise ; Stuck at GND              ; System4_snd:Core|pia6821:PIA|irqb2     ;
;                                       ; due to stuck port data_in ;                                        ;
; System4_snd:Core|cpu68:CPU|nmi_req    ; Stuck at GND              ; System4_snd:Core|cpu68:CPU|nmi_ack     ;
;                                       ; due to stuck port data_in ;                                        ;
+---------------------------------------+---------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 338   ;
; Number of registers using Synchronous Clear  ; 34    ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 156   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 157   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------+
; Inverted Register Statistics                             ;
+------------------------------------------------+---------+
; Inverted Register                              ; Fan out ;
+------------------------------------------------+---------+
; System4_snd:Core|dac:Audio_DAC|SigmaLatch_q[8] ; 1       ;
; PS2Controller:keyboard|PS2ClockOut             ; 2       ;
; PS2Controller:keyboard|PS2Clock_Z              ; 2       ;
; PS2Controller:keyboard|PS2DataOut              ; 3       ;
; PS2Controller:keyboard|PS2Data_Z               ; 2       ;
; PS2Controller:keyboard|Byte[1]                 ; 3       ;
; PS2Controller:keyboard|Byte[3]                 ; 3       ;
; PS2Controller:keyboard|Byte[2]                 ; 3       ;
; PS2Controller:keyboard|Byte[0]                 ; 3       ;
; PS2Controller:keyboard|Byte[5]                 ; 3       ;
; PS2Controller:keyboard|Byte[7]                 ; 3       ;
; PS2Controller:keyboard|Byte[6]                 ; 3       ;
; PS2Controller:keyboard|Byte[4]                 ; 3       ;
; PS2Controller:keyboard|PS2ClockPrevious        ; 15      ;
; Total number of inverted registers = 14        ;         ;
+------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                  ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------------------+
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |System4snd_minibd|PS2Controller:keyboard|Debouncer:DebounceData|DelayCounter[1]  ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |System4snd_minibd|PS2Controller:keyboard|Debouncer:DebounceClock|DelayCounter[3] ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |System4snd_minibd|System4_snd:Core|pia6821:PIA|porta_ddr[7]                      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |System4snd_minibd|System4_snd:Core|pia6821:PIA|porta_data[7]                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |System4snd_minibd|System4_snd:Core|pia6821:PIA|portb_ddr[3]                      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |System4snd_minibd|System4_snd:Core|pia6821:PIA|portb_data[5]                     ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|accb[7]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|xreg[4]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|xreg[14]                            ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |System4snd_minibd|PS2Controller:keyboard|BitsSent[3]                             ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|md[10]                              ;
; 5:1                ; 7 bits    ; 21 LEs        ; 14 LEs               ; 7 LEs                  ; Yes        ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|md[6]                               ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|acca[7]                             ;
; 8:1                ; 13 bits   ; 65 LEs        ; 13 LEs               ; 52 LEs                 ; Yes        ; |System4snd_minibd|PS2Controller:keyboard|TimeCounter[8]                          ;
; 263:1              ; 2 bits    ; 350 LEs       ; 4 LEs                ; 346 LEs                ; Yes        ; |System4snd_minibd|KeyboardMapper:decoder|Command[4]                              ;
; 263:1              ; 3 bits    ; 525 LEs       ; 6 LEs                ; 519 LEs                ; Yes        ; |System4snd_minibd|KeyboardMapper:decoder|Command[0]                              ;
; 263:1              ; 6 bits    ; 1050 LEs      ; 258 LEs              ; 792 LEs                ; Yes        ; |System4snd_minibd|KeyboardMapper:decoder|ScanCode[4]                             ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|state                               ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|alu_ctrl.alu_and                    ;
; 3:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|alu_ctrl.alu_sec                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|state                               ;
; 4:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|Selector5                           ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|Selector44                          ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|Selector27                          ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|Selector34                          ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|Selector14                          ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|Selector140                         ;
; 5:1                ; 8 bits    ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|Selector150                         ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|Selector50                          ;
; 9:1                ; 8 bits    ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|Selector21                          ;
; 13:1               ; 6 bits    ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|Selector178                         ;
; 13:1               ; 8 bits    ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |System4snd_minibd|System4_snd:Core|cpu68:CPU|Selector164                         ;
; 15:1               ; 4 bits    ; 40 LEs        ; 16 LEs               ; 24 LEs                 ; No         ; |System4snd_minibd|PS2Controller:keyboard|Selector13                              ;
; 16:1               ; 2 bits    ; 20 LEs        ; 6 LEs                ; 14 LEs                 ; No         ; |System4snd_minibd|PS2Controller:keyboard|Selector12                              ;
; 264:1              ; 3 bits    ; 528 LEs       ; 54 LEs               ; 474 LEs                ; No         ; |System4snd_minibd|KeyboardMapper:decoder|Selector13                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Source assignments for System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component|altsyncram_dra1:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                   ;
+---------------------------------+--------------------+------+------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                    ;
+---------------------------------+--------------------+------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Source assignments for System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component|altsyncram_aha1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                     ;
+---------------------------------+--------------------+------+--------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                      ;
+---------------------------------+--------------------+------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------------------------+
; Parameter Name                     ; Value                ; Type                                          ;
+------------------------------------+----------------------+-----------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                       ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                       ;
; WIDTH_A                            ; 8                    ; Signed Integer                                ;
; WIDTHAD_A                          ; 7                    ; Signed Integer                                ;
; NUMWORDS_A                         ; 128                  ; Signed Integer                                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                       ;
; WIDTH_B                            ; 1                    ; Untyped                                       ;
; WIDTHAD_B                          ; 1                    ; Untyped                                       ;
; NUMWORDS_B                         ; 1                    ; Untyped                                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                       ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                       ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                       ;
; INIT_FILE                          ; UNUSED               ; Untyped                                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                       ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                       ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                                       ;
; CBXI_PARAMETER                     ; altsyncram_dra1      ; Untyped                                       ;
+------------------------------------+----------------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                            ;
+------------------------------------+----------------------+-------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                         ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                      ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                    ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                    ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                  ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                         ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                         ;
; WIDTH_A                            ; 8                    ; Signed Integer                                  ;
; WIDTHAD_A                          ; 11                   ; Signed Integer                                  ;
; NUMWORDS_A                         ; 2048                 ; Signed Integer                                  ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                         ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                         ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                         ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                         ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                         ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                         ;
; WIDTH_B                            ; 1                    ; Untyped                                         ;
; WIDTHAD_B                          ; 1                    ; Untyped                                         ;
; NUMWORDS_B                         ; 1                    ; Untyped                                         ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                         ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                         ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                         ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                         ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                         ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                         ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                         ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                         ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                         ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                         ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                         ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                         ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                  ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                         ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                         ;
; BYTE_SIZE                          ; 8                    ; Untyped                                         ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                         ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                         ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                         ;
; INIT_FILE                          ; ../ROM/Phoenix.hex   ; Untyped                                         ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                         ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                         ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                         ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                         ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                         ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                         ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                         ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                         ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                         ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                         ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                         ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                                         ;
; CBXI_PARAMETER                     ; altsyncram_aha1      ; Untyped                                         ;
+------------------------------------+----------------------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: System4_snd:Core|dac:Audio_DAC ;
+----------------+-------+----------------------------------------------------+
; Parameter Name ; Value ; Type                                               ;
+----------------+-------+----------------------------------------------------+
; msbi_g         ; 7     ; Signed Integer                                     ;
+----------------+-------+----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: williams_snd_pll:PLL|altpll:altpll_component ;
+-------------------------------+------------------------------------+----------------------+
; Parameter Name                ; Value                              ; Type                 ;
+-------------------------------+------------------------------------+----------------------+
; OPERATION_MODE                ; NORMAL                             ; Untyped              ;
; PLL_TYPE                      ; AUTO                               ; Untyped              ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=williams_snd_pll ; Untyped              ;
; QUALIFY_CONF_DONE             ; OFF                                ; Untyped              ;
; COMPENSATE_CLOCK              ; CLK0                               ; Untyped              ;
; SCAN_CHAIN                    ; LONG                               ; Untyped              ;
; PRIMARY_CLOCK                 ; INCLK0                             ; Untyped              ;
; INCLK0_INPUT_FREQUENCY        ; 20000                              ; Signed Integer       ;
; INCLK1_INPUT_FREQUENCY        ; 0                                  ; Untyped              ;
; GATE_LOCK_SIGNAL              ; NO                                 ; Untyped              ;
; GATE_LOCK_COUNTER             ; 0                                  ; Untyped              ;
; LOCK_HIGH                     ; 1                                  ; Untyped              ;
; LOCK_LOW                      ; 1                                  ; Untyped              ;
; VALID_LOCK_MULTIPLIER         ; 1                                  ; Untyped              ;
; INVALID_LOCK_MULTIPLIER       ; 5                                  ; Untyped              ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                                ; Untyped              ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                                ; Untyped              ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                                ; Untyped              ;
; SKIP_VCO                      ; OFF                                ; Untyped              ;
; SWITCH_OVER_COUNTER           ; 0                                  ; Untyped              ;
; SWITCH_OVER_TYPE              ; AUTO                               ; Untyped              ;
; FEEDBACK_SOURCE               ; EXTCLK0                            ; Untyped              ;
; BANDWIDTH                     ; 0                                  ; Untyped              ;
; BANDWIDTH_TYPE                ; AUTO                               ; Untyped              ;
; SPREAD_FREQUENCY              ; 0                                  ; Untyped              ;
; DOWN_SPREAD                   ; 0                                  ; Untyped              ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                                ; Untyped              ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                                ; Untyped              ;
; CLK9_MULTIPLY_BY              ; 0                                  ; Untyped              ;
; CLK8_MULTIPLY_BY              ; 0                                  ; Untyped              ;
; CLK7_MULTIPLY_BY              ; 0                                  ; Untyped              ;
; CLK6_MULTIPLY_BY              ; 0                                  ; Untyped              ;
; CLK5_MULTIPLY_BY              ; 1                                  ; Untyped              ;
; CLK4_MULTIPLY_BY              ; 1                                  ; Untyped              ;
; CLK3_MULTIPLY_BY              ; 1                                  ; Untyped              ;
; CLK2_MULTIPLY_BY              ; 1                                  ; Untyped              ;
; CLK1_MULTIPLY_BY              ; 1                                  ; Untyped              ;
; CLK0_MULTIPLY_BY              ; 143                                ; Signed Integer       ;
; CLK9_DIVIDE_BY                ; 0                                  ; Untyped              ;
; CLK8_DIVIDE_BY                ; 0                                  ; Untyped              ;
; CLK7_DIVIDE_BY                ; 0                                  ; Untyped              ;
; CLK6_DIVIDE_BY                ; 0                                  ; Untyped              ;
; CLK5_DIVIDE_BY                ; 1                                  ; Untyped              ;
; CLK4_DIVIDE_BY                ; 1                                  ; Untyped              ;
; CLK3_DIVIDE_BY                ; 1                                  ; Untyped              ;
; CLK2_DIVIDE_BY                ; 1                                  ; Untyped              ;
; CLK1_DIVIDE_BY                ; 1                                  ; Untyped              ;
; CLK0_DIVIDE_BY                ; 500                                ; Signed Integer       ;
; CLK9_PHASE_SHIFT              ; 0                                  ; Untyped              ;
; CLK8_PHASE_SHIFT              ; 0                                  ; Untyped              ;
; CLK7_PHASE_SHIFT              ; 0                                  ; Untyped              ;
; CLK6_PHASE_SHIFT              ; 0                                  ; Untyped              ;
; CLK5_PHASE_SHIFT              ; 0                                  ; Untyped              ;
; CLK4_PHASE_SHIFT              ; 0                                  ; Untyped              ;
; CLK3_PHASE_SHIFT              ; 0                                  ; Untyped              ;
; CLK2_PHASE_SHIFT              ; 0                                  ; Untyped              ;
; CLK1_PHASE_SHIFT              ; 0                                  ; Untyped              ;
; CLK0_PHASE_SHIFT              ; 0                                  ; Untyped              ;
; CLK5_TIME_DELAY               ; 0                                  ; Untyped              ;
; CLK4_TIME_DELAY               ; 0                                  ; Untyped              ;
; CLK3_TIME_DELAY               ; 0                                  ; Untyped              ;
; CLK2_TIME_DELAY               ; 0                                  ; Untyped              ;
; CLK1_TIME_DELAY               ; 0                                  ; Untyped              ;
; CLK0_TIME_DELAY               ; 0                                  ; Untyped              ;
; CLK9_DUTY_CYCLE               ; 50                                 ; Untyped              ;
; CLK8_DUTY_CYCLE               ; 50                                 ; Untyped              ;
; CLK7_DUTY_CYCLE               ; 50                                 ; Untyped              ;
; CLK6_DUTY_CYCLE               ; 50                                 ; Untyped              ;
; CLK5_DUTY_CYCLE               ; 50                                 ; Untyped              ;
; CLK4_DUTY_CYCLE               ; 50                                 ; Untyped              ;
; CLK3_DUTY_CYCLE               ; 50                                 ; Untyped              ;
; CLK2_DUTY_CYCLE               ; 50                                 ; Untyped              ;
; CLK1_DUTY_CYCLE               ; 50                                 ; Untyped              ;
; CLK0_DUTY_CYCLE               ; 50                                 ; Signed Integer       ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                                ; Untyped              ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                                ; Untyped              ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                                ; Untyped              ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                                ; Untyped              ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                                ; Untyped              ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                                ; Untyped              ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                                ; Untyped              ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                                ; Untyped              ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                                ; Untyped              ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                                ; Untyped              ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                                ; Untyped              ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                                ; Untyped              ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                                ; Untyped              ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                                ; Untyped              ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                                ; Untyped              ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                                ; Untyped              ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                                ; Untyped              ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                                ; Untyped              ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                                ; Untyped              ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                                ; Untyped              ;
; LOCK_WINDOW_UI                ;  0.05                              ; Untyped              ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                             ; Untyped              ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                             ; Untyped              ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                             ; Untyped              ;
; DPA_MULTIPLY_BY               ; 0                                  ; Untyped              ;
; DPA_DIVIDE_BY                 ; 1                                  ; Untyped              ;
; DPA_DIVIDER                   ; 0                                  ; Untyped              ;
; EXTCLK3_MULTIPLY_BY           ; 1                                  ; Untyped              ;
; EXTCLK2_MULTIPLY_BY           ; 1                                  ; Untyped              ;
; EXTCLK1_MULTIPLY_BY           ; 1                                  ; Untyped              ;
; EXTCLK0_MULTIPLY_BY           ; 1                                  ; Untyped              ;
; EXTCLK3_DIVIDE_BY             ; 1                                  ; Untyped              ;
; EXTCLK2_DIVIDE_BY             ; 1                                  ; Untyped              ;
; EXTCLK1_DIVIDE_BY             ; 1                                  ; Untyped              ;
; EXTCLK0_DIVIDE_BY             ; 1                                  ; Untyped              ;
; EXTCLK3_PHASE_SHIFT           ; 0                                  ; Untyped              ;
; EXTCLK2_PHASE_SHIFT           ; 0                                  ; Untyped              ;
; EXTCLK1_PHASE_SHIFT           ; 0                                  ; Untyped              ;
; EXTCLK0_PHASE_SHIFT           ; 0                                  ; Untyped              ;
; EXTCLK3_TIME_DELAY            ; 0                                  ; Untyped              ;
; EXTCLK2_TIME_DELAY            ; 0                                  ; Untyped              ;
; EXTCLK1_TIME_DELAY            ; 0                                  ; Untyped              ;
; EXTCLK0_TIME_DELAY            ; 0                                  ; Untyped              ;
; EXTCLK3_DUTY_CYCLE            ; 50                                 ; Untyped              ;
; EXTCLK2_DUTY_CYCLE            ; 50                                 ; Untyped              ;
; EXTCLK1_DUTY_CYCLE            ; 50                                 ; Untyped              ;
; EXTCLK0_DUTY_CYCLE            ; 50                                 ; Untyped              ;
; VCO_MULTIPLY_BY               ; 0                                  ; Untyped              ;
; VCO_DIVIDE_BY                 ; 0                                  ; Untyped              ;
; SCLKOUT0_PHASE_SHIFT          ; 0                                  ; Untyped              ;
; SCLKOUT1_PHASE_SHIFT          ; 0                                  ; Untyped              ;
; VCO_MIN                       ; 0                                  ; Untyped              ;
; VCO_MAX                       ; 0                                  ; Untyped              ;
; VCO_CENTER                    ; 0                                  ; Untyped              ;
; PFD_MIN                       ; 0                                  ; Untyped              ;
; PFD_MAX                       ; 0                                  ; Untyped              ;
; M_INITIAL                     ; 0                                  ; Untyped              ;
; M                             ; 0                                  ; Untyped              ;
; N                             ; 1                                  ; Untyped              ;
; M2                            ; 1                                  ; Untyped              ;
; N2                            ; 1                                  ; Untyped              ;
; SS                            ; 1                                  ; Untyped              ;
; C0_HIGH                       ; 0                                  ; Untyped              ;
; C1_HIGH                       ; 0                                  ; Untyped              ;
; C2_HIGH                       ; 0                                  ; Untyped              ;
; C3_HIGH                       ; 0                                  ; Untyped              ;
; C4_HIGH                       ; 0                                  ; Untyped              ;
; C5_HIGH                       ; 0                                  ; Untyped              ;
; C6_HIGH                       ; 0                                  ; Untyped              ;
; C7_HIGH                       ; 0                                  ; Untyped              ;
; C8_HIGH                       ; 0                                  ; Untyped              ;
; C9_HIGH                       ; 0                                  ; Untyped              ;
; C0_LOW                        ; 0                                  ; Untyped              ;
; C1_LOW                        ; 0                                  ; Untyped              ;
; C2_LOW                        ; 0                                  ; Untyped              ;
; C3_LOW                        ; 0                                  ; Untyped              ;
; C4_LOW                        ; 0                                  ; Untyped              ;
; C5_LOW                        ; 0                                  ; Untyped              ;
; C6_LOW                        ; 0                                  ; Untyped              ;
; C7_LOW                        ; 0                                  ; Untyped              ;
; C8_LOW                        ; 0                                  ; Untyped              ;
; C9_LOW                        ; 0                                  ; Untyped              ;
; C0_INITIAL                    ; 0                                  ; Untyped              ;
; C1_INITIAL                    ; 0                                  ; Untyped              ;
; C2_INITIAL                    ; 0                                  ; Untyped              ;
; C3_INITIAL                    ; 0                                  ; Untyped              ;
; C4_INITIAL                    ; 0                                  ; Untyped              ;
; C5_INITIAL                    ; 0                                  ; Untyped              ;
; C6_INITIAL                    ; 0                                  ; Untyped              ;
; C7_INITIAL                    ; 0                                  ; Untyped              ;
; C8_INITIAL                    ; 0                                  ; Untyped              ;
; C9_INITIAL                    ; 0                                  ; Untyped              ;
; C0_MODE                       ; BYPASS                             ; Untyped              ;
; C1_MODE                       ; BYPASS                             ; Untyped              ;
; C2_MODE                       ; BYPASS                             ; Untyped              ;
; C3_MODE                       ; BYPASS                             ; Untyped              ;
; C4_MODE                       ; BYPASS                             ; Untyped              ;
; C5_MODE                       ; BYPASS                             ; Untyped              ;
; C6_MODE                       ; BYPASS                             ; Untyped              ;
; C7_MODE                       ; BYPASS                             ; Untyped              ;
; C8_MODE                       ; BYPASS                             ; Untyped              ;
; C9_MODE                       ; BYPASS                             ; Untyped              ;
; C0_PH                         ; 0                                  ; Untyped              ;
; C1_PH                         ; 0                                  ; Untyped              ;
; C2_PH                         ; 0                                  ; Untyped              ;
; C3_PH                         ; 0                                  ; Untyped              ;
; C4_PH                         ; 0                                  ; Untyped              ;
; C5_PH                         ; 0                                  ; Untyped              ;
; C6_PH                         ; 0                                  ; Untyped              ;
; C7_PH                         ; 0                                  ; Untyped              ;
; C8_PH                         ; 0                                  ; Untyped              ;
; C9_PH                         ; 0                                  ; Untyped              ;
; L0_HIGH                       ; 1                                  ; Untyped              ;
; L1_HIGH                       ; 1                                  ; Untyped              ;
; G0_HIGH                       ; 1                                  ; Untyped              ;
; G1_HIGH                       ; 1                                  ; Untyped              ;
; G2_HIGH                       ; 1                                  ; Untyped              ;
; G3_HIGH                       ; 1                                  ; Untyped              ;
; E0_HIGH                       ; 1                                  ; Untyped              ;
; E1_HIGH                       ; 1                                  ; Untyped              ;
; E2_HIGH                       ; 1                                  ; Untyped              ;
; E3_HIGH                       ; 1                                  ; Untyped              ;
; L0_LOW                        ; 1                                  ; Untyped              ;
; L1_LOW                        ; 1                                  ; Untyped              ;
; G0_LOW                        ; 1                                  ; Untyped              ;
; G1_LOW                        ; 1                                  ; Untyped              ;
; G2_LOW                        ; 1                                  ; Untyped              ;
; G3_LOW                        ; 1                                  ; Untyped              ;
; E0_LOW                        ; 1                                  ; Untyped              ;
; E1_LOW                        ; 1                                  ; Untyped              ;
; E2_LOW                        ; 1                                  ; Untyped              ;
; E3_LOW                        ; 1                                  ; Untyped              ;
; L0_INITIAL                    ; 1                                  ; Untyped              ;
; L1_INITIAL                    ; 1                                  ; Untyped              ;
; G0_INITIAL                    ; 1                                  ; Untyped              ;
; G1_INITIAL                    ; 1                                  ; Untyped              ;
; G2_INITIAL                    ; 1                                  ; Untyped              ;
; G3_INITIAL                    ; 1                                  ; Untyped              ;
; E0_INITIAL                    ; 1                                  ; Untyped              ;
; E1_INITIAL                    ; 1                                  ; Untyped              ;
; E2_INITIAL                    ; 1                                  ; Untyped              ;
; E3_INITIAL                    ; 1                                  ; Untyped              ;
; L0_MODE                       ; BYPASS                             ; Untyped              ;
; L1_MODE                       ; BYPASS                             ; Untyped              ;
; G0_MODE                       ; BYPASS                             ; Untyped              ;
; G1_MODE                       ; BYPASS                             ; Untyped              ;
; G2_MODE                       ; BYPASS                             ; Untyped              ;
; G3_MODE                       ; BYPASS                             ; Untyped              ;
; E0_MODE                       ; BYPASS                             ; Untyped              ;
; E1_MODE                       ; BYPASS                             ; Untyped              ;
; E2_MODE                       ; BYPASS                             ; Untyped              ;
; E3_MODE                       ; BYPASS                             ; Untyped              ;
; L0_PH                         ; 0                                  ; Untyped              ;
; L1_PH                         ; 0                                  ; Untyped              ;
; G0_PH                         ; 0                                  ; Untyped              ;
; G1_PH                         ; 0                                  ; Untyped              ;
; G2_PH                         ; 0                                  ; Untyped              ;
; G3_PH                         ; 0                                  ; Untyped              ;
; E0_PH                         ; 0                                  ; Untyped              ;
; E1_PH                         ; 0                                  ; Untyped              ;
; E2_PH                         ; 0                                  ; Untyped              ;
; E3_PH                         ; 0                                  ; Untyped              ;
; M_PH                          ; 0                                  ; Untyped              ;
; C1_USE_CASC_IN                ; OFF                                ; Untyped              ;
; C2_USE_CASC_IN                ; OFF                                ; Untyped              ;
; C3_USE_CASC_IN                ; OFF                                ; Untyped              ;
; C4_USE_CASC_IN                ; OFF                                ; Untyped              ;
; C5_USE_CASC_IN                ; OFF                                ; Untyped              ;
; C6_USE_CASC_IN                ; OFF                                ; Untyped              ;
; C7_USE_CASC_IN                ; OFF                                ; Untyped              ;
; C8_USE_CASC_IN                ; OFF                                ; Untyped              ;
; C9_USE_CASC_IN                ; OFF                                ; Untyped              ;
; CLK0_COUNTER                  ; G0                                 ; Untyped              ;
; CLK1_COUNTER                  ; G0                                 ; Untyped              ;
; CLK2_COUNTER                  ; G0                                 ; Untyped              ;
; CLK3_COUNTER                  ; G0                                 ; Untyped              ;
; CLK4_COUNTER                  ; G0                                 ; Untyped              ;
; CLK5_COUNTER                  ; G0                                 ; Untyped              ;
; CLK6_COUNTER                  ; E0                                 ; Untyped              ;
; CLK7_COUNTER                  ; E1                                 ; Untyped              ;
; CLK8_COUNTER                  ; E2                                 ; Untyped              ;
; CLK9_COUNTER                  ; E3                                 ; Untyped              ;
; L0_TIME_DELAY                 ; 0                                  ; Untyped              ;
; L1_TIME_DELAY                 ; 0                                  ; Untyped              ;
; G0_TIME_DELAY                 ; 0                                  ; Untyped              ;
; G1_TIME_DELAY                 ; 0                                  ; Untyped              ;
; G2_TIME_DELAY                 ; 0                                  ; Untyped              ;
; G3_TIME_DELAY                 ; 0                                  ; Untyped              ;
; E0_TIME_DELAY                 ; 0                                  ; Untyped              ;
; E1_TIME_DELAY                 ; 0                                  ; Untyped              ;
; E2_TIME_DELAY                 ; 0                                  ; Untyped              ;
; E3_TIME_DELAY                 ; 0                                  ; Untyped              ;
; M_TIME_DELAY                  ; 0                                  ; Untyped              ;
; N_TIME_DELAY                  ; 0                                  ; Untyped              ;
; EXTCLK3_COUNTER               ; E3                                 ; Untyped              ;
; EXTCLK2_COUNTER               ; E2                                 ; Untyped              ;
; EXTCLK1_COUNTER               ; E1                                 ; Untyped              ;
; EXTCLK0_COUNTER               ; E0                                 ; Untyped              ;
; ENABLE0_COUNTER               ; L0                                 ; Untyped              ;
; ENABLE1_COUNTER               ; L0                                 ; Untyped              ;
; CHARGE_PUMP_CURRENT           ; 2                                  ; Untyped              ;
; LOOP_FILTER_R                 ;  1.000000                          ; Untyped              ;
; LOOP_FILTER_C                 ; 5                                  ; Untyped              ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                               ; Untyped              ;
; LOOP_FILTER_R_BITS            ; 9999                               ; Untyped              ;
; LOOP_FILTER_C_BITS            ; 9999                               ; Untyped              ;
; VCO_POST_SCALE                ; 0                                  ; Untyped              ;
; CLK2_OUTPUT_FREQUENCY         ; 0                                  ; Untyped              ;
; CLK1_OUTPUT_FREQUENCY         ; 0                                  ; Untyped              ;
; CLK0_OUTPUT_FREQUENCY         ; 0                                  ; Untyped              ;
; INTENDED_DEVICE_FAMILY        ; Cyclone II                         ; Untyped              ;
; PORT_CLKENA0                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLKENA1                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLKENA2                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLKENA3                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLKENA4                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLKENA5                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY                  ; Untyped              ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY                  ; Untyped              ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY                  ; Untyped              ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY                  ; Untyped              ;
; PORT_EXTCLK0                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_EXTCLK1                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_EXTCLK2                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_EXTCLK3                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLKBAD0                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLKBAD1                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLK0                     ; PORT_USED                          ; Untyped              ;
; PORT_CLK1                     ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLK2                     ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLK3                     ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLK4                     ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLK5                     ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLK6                     ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLK7                     ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLK8                     ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLK9                     ; PORT_UNUSED                        ; Untyped              ;
; PORT_SCANDATA                 ; PORT_UNUSED                        ; Untyped              ;
; PORT_SCANDATAOUT              ; PORT_UNUSED                        ; Untyped              ;
; PORT_SCANDONE                 ; PORT_UNUSED                        ; Untyped              ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY                  ; Untyped              ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY                  ; Untyped              ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLKLOSS                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_INCLK1                   ; PORT_UNUSED                        ; Untyped              ;
; PORT_INCLK0                   ; PORT_USED                          ; Untyped              ;
; PORT_FBIN                     ; PORT_UNUSED                        ; Untyped              ;
; PORT_PLLENA                   ; PORT_UNUSED                        ; Untyped              ;
; PORT_CLKSWITCH                ; PORT_UNUSED                        ; Untyped              ;
; PORT_ARESET                   ; PORT_USED                          ; Untyped              ;
; PORT_PFDENA                   ; PORT_UNUSED                        ; Untyped              ;
; PORT_SCANCLK                  ; PORT_UNUSED                        ; Untyped              ;
; PORT_SCANACLR                 ; PORT_UNUSED                        ; Untyped              ;
; PORT_SCANREAD                 ; PORT_UNUSED                        ; Untyped              ;
; PORT_SCANWRITE                ; PORT_UNUSED                        ; Untyped              ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY                  ; Untyped              ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY                  ; Untyped              ;
; PORT_LOCKED                   ; PORT_UNUSED                        ; Untyped              ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED                        ; Untyped              ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY                  ; Untyped              ;
; PORT_PHASEDONE                ; PORT_UNUSED                        ; Untyped              ;
; PORT_PHASESTEP                ; PORT_UNUSED                        ; Untyped              ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED                        ; Untyped              ;
; PORT_SCANCLKENA               ; PORT_UNUSED                        ; Untyped              ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED                        ; Untyped              ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY                  ; Untyped              ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY                  ; Untyped              ;
; M_TEST_SOURCE                 ; 5                                  ; Untyped              ;
; C0_TEST_SOURCE                ; 5                                  ; Untyped              ;
; C1_TEST_SOURCE                ; 5                                  ; Untyped              ;
; C2_TEST_SOURCE                ; 5                                  ; Untyped              ;
; C3_TEST_SOURCE                ; 5                                  ; Untyped              ;
; C4_TEST_SOURCE                ; 5                                  ; Untyped              ;
; C5_TEST_SOURCE                ; 5                                  ; Untyped              ;
; C6_TEST_SOURCE                ; 5                                  ; Untyped              ;
; C7_TEST_SOURCE                ; 5                                  ; Untyped              ;
; C8_TEST_SOURCE                ; 5                                  ; Untyped              ;
; C9_TEST_SOURCE                ; 5                                  ; Untyped              ;
; CBXI_PARAMETER                ; NOTHING                            ; Untyped              ;
; VCO_FREQUENCY_CONTROL         ; AUTO                               ; Untyped              ;
; VCO_PHASE_SHIFT_STEP          ; 0                                  ; Untyped              ;
; WIDTH_CLOCK                   ; 6                                  ; Untyped              ;
; WIDTH_PHASECOUNTERSELECT      ; 4                                  ; Untyped              ;
; USING_FBMIMICBIDIR_PORT       ; OFF                                ; Untyped              ;
; DEVICE_FAMILY                 ; Cyclone II                         ; Untyped              ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                             ; Untyped              ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                                ; Untyped              ;
; AUTO_CARRY_CHAINS             ; ON                                 ; AUTO_CARRY           ;
; IGNORE_CARRY_BUFFERS          ; OFF                                ; IGNORE_CARRY         ;
; AUTO_CASCADE_CHAINS           ; ON                                 ; AUTO_CASCADE         ;
; IGNORE_CASCADE_BUFFERS        ; OFF                                ; IGNORE_CASCADE       ;
+-------------------------------+------------------------------------+----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PS2Controller:keyboard ;
+----------------+-------+--------------------------------------------+
; Parameter Name ; Value ; Type                                       ;
+----------------+-------+--------------------------------------------+
; clk_freq       ; 50    ; Signed Integer                             ;
+----------------+-------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PS2Controller:keyboard|Debouncer:DebounceClock ;
+----------------+-------+--------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                               ;
+----------------+-------+--------------------------------------------------------------------+
; delay          ; 16    ; Signed Integer                                                     ;
+----------------+-------+--------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PS2Controller:keyboard|Debouncer:DebounceData ;
+----------------+-------+-------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                              ;
+----------------+-------+-------------------------------------------------------------------+
; delay          ; 16    ; Signed Integer                                                    ;
+----------------+-------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                           ;
+-------------------------------------------+----------------------------------------------------------------+
; Name                                      ; Value                                                          ;
+-------------------------------------------+----------------------------------------------------------------+
; Number of entity instances                ; 2                                                              ;
; Entity Instance                           ; System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                    ;
;     -- WIDTH_A                            ; 8                                                              ;
;     -- NUMWORDS_A                         ; 128                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                   ;
;     -- WIDTH_B                            ; 1                                                              ;
;     -- NUMWORDS_B                         ; 1                                                              ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                         ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                   ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                           ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                      ;
; Entity Instance                           ; System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                                            ;
;     -- WIDTH_A                            ; 8                                                              ;
;     -- NUMWORDS_A                         ; 2048                                                           ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                   ;
;     -- WIDTH_B                            ; 1                                                              ;
;     -- NUMWORDS_B                         ; 1                                                              ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                         ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                   ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                           ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                      ;
+-------------------------------------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                                 ;
+-------------------------------+----------------------------------------------+
; Name                          ; Value                                        ;
+-------------------------------+----------------------------------------------+
; Number of entity instances    ; 1                                            ;
; Entity Instance               ; williams_snd_pll:PLL|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                       ;
;     -- PLL_TYPE               ; AUTO                                         ;
;     -- PRIMARY_CLOCK          ; INCLK0                                       ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                        ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                            ;
;     -- VCO_MULTIPLY_BY        ; 0                                            ;
;     -- VCO_DIVIDE_BY          ; 0                                            ;
+-------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "KeyboardMapper:decoder"                                                                       ;
+----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port           ; Type   ; Severity ; Details                                                                             ;
+----------------+--------+----------+-------------------------------------------------------------------------------------+
; codeready      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; scancode[7..6] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; scancode[9]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "System4_snd:Core|pia6821:PIA"                                                        ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                             ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; pa_i  ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ca1   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ca2_i ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ca2_o ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pb_o  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; cb2_i ; Input  ; Info     ; Stuck at GND                                                                        ;
; cb2_o ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "System4_snd:Core|cpu68:CPU"                                                                    ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; address[15..12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; hold            ; Input  ; Info     ; Stuck at GND                                                                        ;
; halt            ; Input  ; Info     ; Stuck at GND                                                                        ;
; nmi             ; Input  ; Info     ; Stuck at GND                                                                        ;
; test_alu        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; test_cc         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "System4_snd:Core"      ;
+-----------------+-------+----------+--------------+
; Port            ; Type  ; Severity ; Details      ;
+-----------------+-------+----------+--------------+
; snd_ctl_i[7..6] ; Input ; Info     ; Stuck at VCC ;
+-----------------+-------+----------+--------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:09     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 01 20:58:04 2015
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off System4_snd -c System4_snd
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (12021): Found 2 design units, including 1 entities, in source file williams_snd_pll.vhd
    Info (12022): Found design unit 1: williams_snd_pll-SYN
    Info (12023): Found entity 1: williams_snd_pll
Info (12021): Found 2 design units, including 1 entities, in source file ps2/ps2controller.vhd
    Info (12022): Found design unit 1: PS2Controller-Behavioral
    Info (12023): Found entity 1: PS2Controller
Info (12021): Found 2 design units, including 1 entities, in source file ps2/keyboardmapper.vhd
    Info (12022): Found design unit 1: KeyboardMapper-Behavioral
    Info (12023): Found entity 1: KeyboardMapper
Info (12021): Found 2 design units, including 1 entities, in source file ps2/keyboard.vhd
    Info (12022): Found design unit 1: Keyboard-Behavioral
    Info (12023): Found entity 1: Keyboard
Info (12021): Found 2 design units, including 1 entities, in source file ps2/debouncer.vhd
    Info (12022): Found design unit 1: Debouncer-Behavioral
    Info (12023): Found entity 1: Debouncer
Info (12021): Found 2 design units, including 1 entities, in source file pia6821.vhd
    Info (12022): Found design unit 1: pia6821-pia_arch
    Info (12023): Found entity 1: pia6821
Info (12021): Found 2 design units, including 1 entities, in source file dac.vhd
    Info (12022): Found design unit 1: dac-rtl
    Info (12023): Found entity 1: dac
Info (12021): Found 2 design units, including 1 entities, in source file cpu68.vhd
    Info (12022): Found design unit 1: cpu68-CPU_ARCH
    Info (12023): Found entity 1: cpu68
Info (12021): Found 2 design units, including 1 entities, in source file system4_snd.vhd
    Info (12022): Found design unit 1: System4_snd-rtl
    Info (12023): Found entity 1: System4_snd
Info (12021): Found 2 design units, including 1 entities, in source file audio_rom.vhd
    Info (12022): Found design unit 1: audio_rom-SYN
    Info (12023): Found entity 1: audio_rom
Info (12021): Found 2 design units, including 1 entities, in source file sys4snd_minibd_top.vhd
    Info (12022): Found design unit 1: System4snd_minibd-rtl
    Info (12023): Found entity 1: System4snd_minibd
Info (12021): Found 2 design units, including 1 entities, in source file mpu_ram.vhd
    Info (12022): Found design unit 1: mpu_ram-SYN
    Info (12023): Found entity 1: MPU_RAM
Info (12127): Elaborating entity "System4snd_minibd" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at Sys4snd_minibd_top.vhd(24): object "codeReady" assigned a value but never read
Info (12128): Elaborating entity "System4_snd" for hierarchy "System4_snd:Core"
Warning (10540): VHDL Signal Declaration warning at System4_snd.vhd(18): used explicit default value for signal "diag_sw" because signal was never assigned a value
Info (12128): Elaborating entity "cpu68" for hierarchy "System4_snd:Core|cpu68:CPU"
Info (12128): Elaborating entity "MPU_RAM" for hierarchy "System4_snd:Core|MPU_RAM:RAM"
Info (12128): Elaborating entity "altsyncram" for hierarchy "System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component"
Info (12130): Elaborated megafunction instantiation "System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component"
Info (12133): Instantiated megafunction "System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component" with the following parameter:
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "intended_device_family" = "Cyclone II"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "128"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "widthad_a" = "7"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_dra1.tdf
    Info (12023): Found entity 1: altsyncram_dra1
Info (12128): Elaborating entity "altsyncram_dra1" for hierarchy "System4_snd:Core|MPU_RAM:RAM|altsyncram:altsyncram_component|altsyncram_dra1:auto_generated"
Info (12128): Elaborating entity "pia6821" for hierarchy "System4_snd:Core|pia6821:PIA"
Warning (10812): VHDL warning at pia6821.vhd(179): sensitivity list already contains porta_ctrl
Warning (10812): VHDL warning at pia6821.vhd(179): sensitivity list already contains portb_ctrl
Info (12128): Elaborating entity "audio_rom" for hierarchy "System4_snd:Core|audio_rom:ROM"
Info (12128): Elaborating entity "altsyncram" for hierarchy "System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component"
Info (12130): Elaborated megafunction instantiation "System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component"
Info (12133): Instantiated megafunction "System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component" with the following parameter:
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "../ROM/Phoenix.hex"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV GX"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "2048"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "widthad_a" = "11"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_aha1.tdf
    Info (12023): Found entity 1: altsyncram_aha1
Info (12128): Elaborating entity "altsyncram_aha1" for hierarchy "System4_snd:Core|audio_rom:ROM|altsyncram:altsyncram_component|altsyncram_aha1:auto_generated"
Info (12128): Elaborating entity "dac" for hierarchy "System4_snd:Core|dac:Audio_DAC"
Info (12128): Elaborating entity "williams_snd_pll" for hierarchy "williams_snd_pll:PLL"
Info (12128): Elaborating entity "altpll" for hierarchy "williams_snd_pll:PLL|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "williams_snd_pll:PLL|altpll:altpll_component"
Info (12133): Instantiated megafunction "williams_snd_pll:PLL|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "clk0_divide_by" = "500"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "143"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone II"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=williams_snd_pll"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_USED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
Info (12128): Elaborating entity "PS2Controller" for hierarchy "PS2Controller:keyboard"
Info (12128): Elaborating entity "Debouncer" for hierarchy "PS2Controller:keyboard|Debouncer:DebounceClock"
Info (12128): Elaborating entity "KeyboardMapper" for hierarchy "KeyboardMapper:decoder"
Warning (10036): Verilog HDL or VHDL warning at KeyboardMapper.vhd(38): object "KbdFound" assigned a value but never read
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13049): Converted tri-state buffer "System4_snd:Core|pia6821:PIA|pa_o[0]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "System4_snd:Core|pia6821:PIA|pa_o[1]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "System4_snd:Core|pia6821:PIA|pa_o[2]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "System4_snd:Core|pia6821:PIA|pa_o[3]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "System4_snd:Core|pia6821:PIA|pa_o[4]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "System4_snd:Core|pia6821:PIA|pa_o[5]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "System4_snd:Core|pia6821:PIA|pa_o[6]" feeding internal logic into a wire
    Warning (13049): Converted tri-state buffer "System4_snd:Core|pia6821:PIA|pa_o[7]" feeding internal logic into a wire
Info (13000): Registers with preset signals will power-up high
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Info (17049): 16 registers lost all their fanouts during netlist optimizations.
Warning (20013): Ignored assignments for entity "williams_sound_top" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity williams_sound_top -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity williams_sound_top -section_id Top was ignored
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 1442 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 2 input pins
    Info (21059): Implemented 1 output pins
    Info (21060): Implemented 2 bidirectional pins
    Info (21061): Implemented 1420 logic cells
    Info (21064): Implemented 16 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 38 warnings
    Info: Peak virtual memory: 516 megabytes
    Info: Processing ended: Tue Dec 01 20:58:15 2015
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:11


