going to be developed to establish a near-body sensor 
network (transmission distance < 2m). Also, digital 
control logic circuits would be designed to support 
the interactive services developed in sub-plan 3. 
 
英文關鍵詞： Low-Power Design, Active Electrode, 
Electrocardiography (ECG) 
 
 I
中文摘要 
 
關鍵詞：低功率、主動式電極、心電訊號圖(ECG) 
 
我們將設計一種結合低功率短距離無線網路傳輸之微型無線心電訊號監控系統，將心電訊號感
測元件和射頻模組，整合成一個微小化且具無線傳輸功能的主動電極(Active Electrode)，提供使用
者隨身佩帶，辨認使用者身份，同時透過無線傳輸，即時將監測到的訊號向外發送，並透過網路將
資訊傳至到監控中心，便於掌握使用者的生理狀況。突破了傳統居家照護在時空上的限制，達到總
計畫所規劃之無障礙、遠距居家照護的目的。 
本子計畫研究的主軸包含 Instrument amplifier(IA)、Filter、及 Analog-to-digital converter(ADC)，
強調低功率低雜訊電路設計需求。除此之外，本子計畫加入互動式電路設計概念並搭配子計畫六之
無線射頻電路設計技術，將建立近身(傳輸距離< 2M)的 Body sensor network。強調近距離極低功率
的無線傳輸協定與電路設計技術，並開發數位邏輯控制電路以支援子計畫三所開發之互動式服務。
本子計畫定名為「低功率低雜訊互動式心電資訊擷取與通訊(Low-Power Low-Noise Interactive ECG 
Acquisition and Communication)」。 
 
Abstract 
 
  Key words: Low Power, Active Electrode, Electrocardiography (ECG) 
 
In the 3-year project, we will design a low-power short-distance wireless communication system for 
wireless ECG monitor applications. Integrating ECG signal sensor and RF module into an active electrode 
with miniaturization and wireless communication ability, users can wear it and identify oneself 
conveniently. At the same time, sending the monitored signal outwards immediately through the wireless 
communication, and transmit information to the control center through the networks, to grasp the user's 
physiological state easily. The research breaks through the limitation of space and time at traditional home 
care, and achieves the goal of barrier-free and far-distance home care. 
The main target of this sub-plan includes instrument amplifier (IA), filter, and analog-to-digital 
converter (ADC), with emphasis on the designs of low-noise and low-power circuits. In addition, 
collaboration with the designs of wireless RF circuits in sub-plan 6, an interactive scheme is going to be 
developed to establish a near-body sensor network (transmission distance < 2m). Also, digital control 
logic circuits would be designed to support the interactive services developed in sub-plan 3. 
 
 1
一、前言與研究目的 
由於高齡化社會逐漸的形成，伴隨著所產
生居家照顧上的問題，我們將設計一種結合無
線網路傳輸之微型無線生理監控系統，將生理
訊號感測元件和射頻模組，整合成一個微小化
的監測模組(主動式電極，Active Electrode)，提
供使用者隨身佩帶，辨認使用者身份，同時透
過無線傳輸，即時將監測到的訊號向外發送，
並透過網路將資訊傳至到監控中心，便於掌握
使用者的生理狀況，取得使用者的環境位置以
方便引導及救援，突破了傳統居家照護在時空
上的限制，達到無障礙、遠距居家照護的目的。
對於生理訊號監控系統主要是指心電圖、血
壓、呼吸、體溫等訊號作監測，由於心臟上的
慢性疾病如心臟病、心肌梗塞等，都可以從心
電圖上明顯的發現使用者的健康狀況，因此我
們將擷取心電訊號來了解使用者的健康情況，
並且利用射頻技術將訊號互相傳輸，了解使用
者的健康情況，環境位置，提早發現異常狀況
並且可以給予適當的建議及救援。下圖為生理
訊號的介紹 
 
本研究團隊今年重新提出 3 年期整合型計畫；
總計畫的整合訴求已做調整，本計畫含蓋研究
項目所負責的研究項目也配合總計畫做調整，
研究的主軸仍然包含 Instrument amplifier(IA)、
Filter、及 Analog-to-digital converter(ADC)，強
調低功率低雜訊電路設計需求。除此之外，配
合總計畫，本子計畫加入互動式電路設計概念
並搭配子計畫六之無線射頻電路設計技術，將
建立近身 ( 傳輸距離 < 2M)的 Body sensor 
network。強調近距離極低功率的無線傳輸協定
與電路設計技術，並開發數位邏輯控制電路以
支援子計畫三所開發之互動式服務。本子計畫
定名為「低功率低雜訊互動式心電資訊擷取與
通訊 (Low-Power Low-Noise Interactive ECG 
Acquisition and Communication)」。 
二、研究方法及成果 
(a) 低功率類比前端電路 
I. ARCHITECTURE OF THE OVERALL SYSTEM 
 在生醫訊號處理中，類比前端電路中，儀表放
大器所扮演的角色主要是用來放大很微弱的差
動訊號，因此必須要具備有低偏移電壓、低雜
訊、高共模拒斥比等特性。而在後方的濾波器，
希望能濾除頻帶外的高頻雜訊，已獲得較高品
質的生理訊號來做檢測。而在實際的電路應用
上，在檢測訊號的時候，會因為電極貼片與人
體皮膚的接觸移動，造成感測器(sensor)的等效
阻抗改變，導致誤差電壓(offset voltage)的產
生，若誤差電壓過大，很可能會造成後方的檢
測電路飽和，故考量到此點，我們加入了誤差
電壓消除(offset cancellation)的技術。所以在本
次的研究中，根據以上的訴求，我們這次提出
的設計著重在放大器與濾波器的整合，其架構
圖如圖<2>，之後會在與後方ADC作全部的系統
整合。整體架構操作在弱反轉區達成低電壓下
的電路操作。 
Fig.2 Proposed ECG-Signal Acquisition System 
在目前的成果中，我們整合了前端放大器與
後方的濾波器，並共用同一個轉導放大器來完
成回授誤差電壓的資訊給消除誤差電壓的迴路
作控制，以達到更多的功耗的節省，而細調的
迴路則會依據誤差電壓過大才會開啟作消除誤
 3
功能是將輸入電壓轉換為輸出電流，理想上轉
導器的輸入級、輸出級具有無窮大的阻抗，不
同於運算放大器之輸出阻抗被假設為零。所以
我們在設計此OTA時要特別阻抗的問題，要讓
此OTA的輸入、輸出阻抗皆非常大，否則會影
響到濾波器的pass-band衰減量和stop-band的衰
減量。一般來說，差動輸出具有較高的抗雜訊
能力以及降低訊號非線性成分(偶次諧波)的優
點，又PMOS輸入對的抗雜訊能力又較強，因此
本轉導器採用PMOS雙端輸入、雙端輸出之全差
動式做為其電路架構。 
轉導電容濾波器架構的缺點為其線性度較
差，因此在提高電路線性度方面也是相當的重
要。提高電路線性度的方法有很多，例如：源
極退化式(Source Degeneration)[3]、電壓浮接式
(Floating-Bias Voltage Source)[4]、偏壓補償交錯
耦合式(Bias-Offset Cross-Coupled)[5]。在此我們
運用了源極退化式的技巧，如圖六，在源極上
串接一線性之被動電阻，藉由電阻值的增加，
使得輸出電流對輸入電壓之轉導值近趨電阻值
的倒數，以提升電路的線性度。然而在今日
CMOS 製程中仍無法達到高精準之電阻值，
LAYOUT面積又大，因此線性的被動電阻可由
操作在三極區(Triode Region)電晶體來加以替
代。其轉導值為： 
 
 
 
 
 
Fig. 6 源極退化技巧 
那我們怎麼做出一個這麼小的OTA呢？我們
可以利用電流分割的技巧[6]，如圖七，M1和
MM1會有M倍比例的小訊號電流，而我們只使
用流經M1和M2的電流i1和i2。然而，有效轉導值
比沒使用電流分割技巧前減少了M+1倍，其轉
導值為： 
 
 
 
 
Fig. 7 電流消除技巧 
  為了得到更小的轉導值，在此更加入了交叉
耦合(cross coupling)的技巧[7]，利用雙端輸入的
differential 反向效果，達到一個電流相減的作
用。結合了上述線性化及電流消除的技巧，提
出此線性極小轉導值 OTA 如圖八。如果由電晶
體 MM1, M1, and MN1 當作源極追隨器產生的
小訊號轉導值，經由操作在三極管區的電晶體
MR 會將輸入電壓差 vid 轉換為電流，MR 的汲
極電流是分流自電晶體 MM1, M1, and MN1。大
部分的電流經由 MM1流到地端，因為我們將這
輸入對設計成 gmMM1>>gmM1,gmMN1。再經由 M1
及 MN1將流到輸出級的電流相消減，從(3)可得
到一個非常小的轉導值 
 1                   3
1
o
m oMR
ip in
i NG g
v v M N
     
 
Fig. 8 線性轉導運算放大器 
 
其中goMR是MR的小訊號轉導值，如下 
   _ 1,2_ 1,2          11
m M
m
m M
g
G
g R
 
   
_                 2
1
m Mc
m
g
G
M
 
 5
  結合了截波穩壓技術[11]與電流迴授式的放
大器，在設計中加入了一個迴路，連續的提供
誤差電壓消除的運作，其迴路電路圖如圖 13。 
3 4 1S S S 
1S
2S
3S
4S
 Fig. 13 Chopper Stabilization Loop 
  此迴路由兩個 OTA-C 構成的低通濾波器、
一個轉導級、調節式疊接電流鏡所組成。首先
在共模狀態下沒有接收到任何的輸入訊號，此
時的輸出電壓位準應該是位在共模位準上，但
是貼片上的電壓誤差將會造成輸出電壓偏離共
模位準。對電極貼片誤差訊號做討論，我們知
道當電極貼片誤差電壓進入儀表放大器之前會
先經由一個截波穩壓電路將訊號載到 2KHz 的
頻率上，再送至儀表放大器的輸入端(Vip和 Vin)，
經過儀表放大器放大 10 倍之後，這時候我們透
過一個OTA 與電容所組成的低通濾波器在這裡
濾得到的當儀表放大器本身所產生的誤差電壓
如；輸出訊號再經過一次截波穩定技術的調變，
這時候電極貼片的電壓誤差將會被調變回基
頻，儀表放大器的偏移電壓將會被調整至截波
的頻帶，同樣的經由濾波器可以得到電極貼片
的誤差電壓；然後我們將濾到這兩個訊號分別
透過轉導極，將訊號轉為電流模式送至調節式
疊接電流鏡對儀表放大器的電流做根據因為誤
差電壓造成輸出錯誤電壓訊號做調整的動作，
令輸出電壓回到正常工作的共模位準上。 
 
  我們利用在輸入端對其做模擬，將儀表放大
器的輸入一端維持著共模電壓，另一端是模擬
因為電極貼片所產生的偏移誤差電壓，以一個
非常低頻的斜波訊號來看在多大偏移誤差電壓
在多少內電路都能維持在正常的電路工作操作
點，模擬結果可以看到當共模位準為 0.5V，斜
波電壓從0.486V至0.514V都可以將輸出電壓維
持在共模位準 0.5V 上，如圖十四。 
 
 
Fig. 14 CHS Loop 抑制偏移電壓模擬 
 
B. Dynamic offset Cancellation loop(DOC) 
前面有提及過，誤差電壓的產生的可能因素
為截取信號的電極貼片因為人體移動造成隨機
的誤差電壓變化，若在誤差消除電壓的路徑
上，持續的提供預設的誤差電壓消除之電流
量，有可能會造成多餘的功率消耗，故在誤差
消除的機制上，設定了兩個迴路，而此 DOC 迴
路是希望當誤差電壓真的過大時，才會運作，
來提供誤差電壓消除之電流量來迴授至放大
器，在設定上，我們主要希望整體能消除的
offset 電壓 range 設定在 30mV，透過第一個迴
路我們大致上能消除 14mV 的大小，於是我們
設定此迴路必須至少能消除 20mV 的範圍。 
 
Fig. 15 Dynamic offset Cancellation loop 
 此迴路的架構如圖<15>所示，由於輸出受到
截波電壓機制的調變，其相位會一直受到相位
的切換，對其電容一直做週期性的充放電，如
 7
A. Sample and hold circuit 
取樣保持電路位於逐漸趨近式類比數位轉換
器的前端，其主宰整個類比數位轉換器的解析
度。可以提供高解析度的取樣保持電路有許多
種架構，其中靴帶式取樣保持電路(bootstrap)產
生的功率消耗式最低，最有利於本篇電路設
計。我們所採用的取樣電路架構如 Fig.19 所示，
主要是利用電容儲存電壓來提升 M11 的 gate 壓
降，可推得 VG11 到 Vin 的壓差約等於 Vdd，這
可使M1當開關時的電阻值不受到Vin改變而變
化，可以增加 S/H 電路的 SNR，以達到我們要
的解析度，在此電路中，將使用偏壓控制的技
術來降低 M11 的漏電流，可以有效提昇電壓的
穩定性。其中 Md 是 dummy switch 主要的作用
是吸收 M111 開關關閉時所產生的 charge 
injection，減少整體電路的非線性誤差。 
為了要提高電路的效能，可以從兩個地方
方向進行研究，一個是改善電路進行取樣時的
準確度，另一個則是改善電路保持電壓的能
力。想要改善電路的取樣能力，可以透過放大
電晶體的方式來提高其電流驅動能力。因此，
當VIN變化時，電晶體M11的閘極電壓VG11和
源極電壓VIN之間，由於VIN變化所帶來的微小
延遲時間可以被改善。想要提高電路保持的能
力，除了加大電容值CH以外，還可以通過控制
基版偏壓的方式(body bias control)，來調整電晶
體M11的VTH [18]，當電路在進行取樣時給予的
Vbias為GND，當電路進行保持的動作時，給予
的Vbias為負的VDD。透過偏壓控制可以提高
M11的VTH來提高阻抗值，同時降低VIN變化對
於HOLD電壓所產生的影響。 
 
Fig.19 boosted sample and hold switched circuit 
 
 
在時域上的模擬結果，如 Fig.20 所示，輸
入為 10KHz 正弦波，S/H 的工作頻率 1.4MHZ。
為了知道此架構是否符合 12 位元的解析度以
上，我們做功率頻譜的分析，如 Fig.21 所示，
可得到 Signal–to -(Noise+distortion) Ratio(SNDR)
可達 89dB，S/H 電路解析度應該大於整個類比
數位轉換器的解析度，結果顯示此電路已超過
十位元的要求(SNDR=73.96dB)。 
 
Fig.20 Simulation result of the S/H circuit 
 
Fig.21 FFT Simulation of the S/H circuit 
 
B. Latc\ed comparator with a rail-to-rail input 
range 
比較器是整個 Successive Approximation 
ADC 最重要的元件之ㄧ，其關係著類比數位轉
換器的轉換速度及解析度。我們所選擇的比較
器架構是含有會自我校正誤差的架構[19-23]，
此架構使用 SC 電路來減少誤差，當處於 reset
階段時將誤差儲存在放大器輸出端的電容上，
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
x 10
4
-200
-180
-160
-140
-120
-100
-80
-60
-40
-20
0
Spectrum of S/H Circuit 4096 points FFT
Frequency [Hz]
O
ut
pu
t S
pe
ct
ru
m
 [
dB
]
FIN=9985.35 Hz
SNR=114.705 dB
SNDR=89.3052 dB
ENOB=14.5424 bit
THD=89.3177 dB
 9
離成2組6位元的電容陣列，可以省下90%以上的
電容面積。 
%9.96
4095
1274095
1272
4095
12
1
6
1
12
1



 

 

old
newold
n n
new
n
old
C
CC
CCCnCCnC
CCnC     (2) 
邁入了 90-nm 製程，最需要克服的問題就
是 device leakage，leakage 除了會造成額外的
power consumption 之外，還會造成 voltage 
drop，嚴重影響 linearity 和 resolution。因此針對
這次 DAC 的 leakage 問題，我們也採用了一些
抵抗 leakage 的設計。首先我們從下方的
sub-threshold current 公式來說明： 







 


  T
ds
T
thgs
T
cheffi
eff
eff
sub v
V
nv
VV
v
Nq
L
I exp1exp
2
2

  (3) 
從式子中得知當 MOS 的 Vds 縮小時，
sub-threshold leakage current 會減少，因此在
DAC 架構上我們附加了 dummy capacitor 
array，如 Fig.27 所示。其單位電容 Ca 遠比 C
小，相對來說dummy capacitance所消耗的power
不會太過明顯。其用意在於讓 MOS switch tursns 
off 時，讓 MOS switch 的 drain 和 source 的電壓
相同，以大幅減低 MOS switch 的 leakage。 
  
Fig.27 DAC design for leakage reduction 
 
為了克服製程變異對電路造成的影響，本
篇設計一個一種 background calibration 的機制
如 Fig.28 所示，此機制可以自我調整電容值
Cc，針對電容陣列中充當橋樑的電容 Cm，當電
容 Cm 發生不匹配的情況時，可以利用現有的
電路：比較器 (COMP) 以及數位邏輯電路
(SAR)，逐漸逼近最理想的電容值，透過這樣的
方式來完成自我校正技術。 
 
Fig.28 foreground calibration DAC with low leakage reset 
circuit 
D. Successive Approximation Register 
本篇連續逼近式暫存器(SAR)[17]是由邏輯
電路所組成，如Fig.29所示。為了達到低功率消
耗，設計時使用最少的電晶體。SAR會產生14
個週期的訊號，第一個週期會產生取樣(sample)
以及重置(reset)的訊號，在最後一個週期輸出轉
換出來的數位碼(B1-B12)，在中間12個週期執行
比較的動作。  
1st    
CU
(N-1)th 
CU
Nth  
CU
D-latch D-latch D-latch
start
clk
BN-1 BN-2 B0
From comparator output
(MSB) (LSB)
 
Fig.29 N-bit SAR controller based on the non-redundant 
structure 
II. SIMULITION  RESULT 
類比數位轉換器的 SNDR 是藉由 FFT 的測試
來計算的。有效位元 ENOB 的公式如下所示。 
         
02.6
76.1)(  dBSNDRENOB          (4) 
Fig.30 顯示類比數位轉換器的在不同輸入頻
率下的 FFT 模擬結果。本類比數位轉換器的取
樣頻率為 1.1MS/s，在輸入頻率為 109.32kS/s 時
ENOB 為 11.14 bits，而輸入頻率為 553.11kS/s
時 ENOB 為 10.96 bits。 
 
 
 11
 
Fig.33 前端放大器之電路腳位圖. 
 
  在量測環境之設定，如 Fig.34 所示。我
們採用時脈產生器(Tektronix HFS9009)產生截
波的時脈訊號，將我們輸入的低頻訊號調變到
高頻。接著使用高效能的訊號產生器（Audio 
Precision ATS-2）為訊號源，產生一個近似理想
的弦波，輸出接上示波器（Agilent 546442）與
頻譜儀（Agilent SR785）分析其時域與頻率響
應。當中我們將類比訊號的供應電壓與數位訊
號的供應電壓分開供給，以免類比訊號受到數
位訊號的干擾，並且利用乾電池供電，以期獲
得較乾淨的電源。 
 
Fig.34 前端放大器之量測環境圖. 
 
對於暫態響應，我們輸入一個 100Hz 與
10mVp-p 之弦波做測試，其結果如下： 
 
 
Fig.35 前端放大器之暫態響應圖. 
 
波形上的輸出端可以發現，晶片內部本身的
內部偏壓點有稍微跑掉，主要原因應該是偏壓
電路操作在弱反轉區內，因為 PVT 的關係，讓
電路位準稍微跑掉，因為偏壓電流太小，偏了
一點都可能造成電壓大的變化。 
  而針對頻域上的響應測試，其結果如Fig.36所
示，從量測結果中可以看到頻譜分析儀(SR785)
計算出來的能量變化結果，在這邊增益為負
值，主要的猜測原因是因為SR785再輸入與輸出
端直接透過SMA接頭打到晶片內部，因此在接
收的時候能量沒有打回去儀器內部，所以造成
db的衰減，解決的辦法是在輸出後面在加上
BUFFER，來匹配與儀器的阻抗。 
 
Fig.36 前端放大器之頻域響應圖. 
II. 低功率帶通濾波器 
 
先前實現之濾波器，實現之製程為 TSMC 
90nm CMOS ，其晶片空照圖如 Fig.37 所示： 
 13
 
Fig.42 頻率響應量測圖 
 
量測的結果與實際設計的通帶範圍有段差
距，推論應是濾波器的輸出節點易受封裝、電
路等負載效應所影響。 
而通帶衰減量比 Post-layout 模擬低的原因
可能為此轉導放大器的增益不夠大，又操作於
弱反轉區，導致量測得到之衰減量增加至
-12dB。 
III. 逐漸逼近式類比數位轉換器 
我們使用 TSMC 90nm CMOS 1P9M Mixed 
Signal 製程下線回來的晶片圖，如 Fig.43 所示，
整個量測環境設置見圖 Fig.44。 
          
Fig.43 晶片圖 
        
Fig.44 量測環境設置圖 
首先，由時脈產生器提供我們晶片所需要
的方波訊號；訊號產生器來產生一個近似理想
正弦波的波形；外部接上可調電阻以便微調內
部漂移偏壓；由邏輯分析儀擷取類比數位轉換
器的輸出訊號，最後再透過 Matlab 運算得到類
比數位轉換器的量測結果。整體電路的電源供
應部分，則是將數位與類比電源分開，避免類
比電路受到雜訊干擾。 
Fig.45 為逐漸趨近式類比數位轉換器測試
板，圖左右兩邊為電源調節電路主要提供類比
和數位的供應電源及我們所需要的偏壓與參考
電壓，產生的方式是使用 LM317 穩壓調節 IC，
具有內阻小、電壓穩定、輸出漣波小等特性。
圖中晶片上方為我們需要的輸入時脈訊號，圖
中晶片左方為我們需要的輸入弦波訊號，圖中
輸入晶片右邊為數位輸出。 
 Fig.45 逐漸趨近式類比數位轉換器測試板 
 
當輸入弦波頻率為 26.66kHz，取樣率為
266.6kHz 下邏輯分析儀的數位輸出波形圖，如
Fig.46 所示。我們可以從數位輸出波形圖看出從
b11~b0 每一個位元的運作情形，我們從圖中可
看出還原出來波形為一個弦波訊號。 
 15
四、參考文獻 
 
[1] R. F. YAzicioglu, P. Merken, and C. Van Hoof, “A 
60uW 60nV/√Hz Readout Front-End for portable 
Bio-potential Acquisition systems ” IEEE J. 
Solid-State Circuits, vol. 42, no.5,pp.1100-1110, 
May.2007 
[2] Steve Winder,” Analog and Digital Filter Design,” 2nd 
Newnes, 2002. 
[3] F. Krummenacher and N. Joehl,” A 4-MHz CMOS 
continuous-time filter with on-chip automatic tuning,” 
IEEE Journal of Solid-State Circuits, Vol. 23, no.3, 
1988, pp. 750-758. 
[4] E. Seevinck, R.F. Wassenaar, “A versatile CMOS 
linear transconductor /square-law function,” IEEE 
Journal of Solid-State Circuits, Vol. 22, no.3,1987, pp. 
366-377. 
[5] Z. Wang and W. Guggenbuhl, “A voltage-controllable 
linear MOStransconductor using bias offset technique,” 
IEEE Journal of Solid-StateCircuits, Vol. 25, no.1, 
1990, pp. 315-317. 
[6] A. Veeravalli, E. Sánchez-Sinencio, and J. 
Silva-Martinez, “ Transconductance Amplifier 
Structures With Very Small Transconductances : A 
Comparative Design Approach, ” IEEE J. Solid-State 
Circuits, vol. 37, no. 6, pp. 770-775, 2002 . 
[7] S. Solis-Bustos, J. Silva-Martinez, F. Maloberti, E. 
Sanchez-Sinencio, “ A 60db dynamic-range CMOS 
sixth-order 2.4 Hz Low-pass filter for medical 
applications, ” IEEE Trans. Circuits Syst. II, vol. 47, 
pp. 1391-1398, Dec.2000. 
[8] Jaime E. Kardontchik, ”Introduction to the Design of 
Transconductor-Capacitor Filters,” Raytheon Company, 
Mountain View, CA , 1992 
[9] R. F. Yazicioglu, P. Merken, and C. Van Hoof, “Effect 
of electrode offset on the CMRR of current balancing 
instrumentation amplifiers,” Ph.D. Res. Microelec. Elec. 
(PRIME), vol. 1, pp. 35–38, Jul. 2005. 
[10] Yazicioglu, R.F.;   Merken, P.;   Puers, R.;   Van 
Hoof, C.; "A 200 uW Eight-Channel EEG Acquisition 
ASIC for Ambulatory EEG Systems"Solid-State 
Circuits, IEEE Journal of ,pp3025-3038,2008 
[11] Christian C. ENZ and GABOR C. TEMES, “Circuit 
Techniques for Reducing the Effects of Op-Amp 
Imperfections: Autozeroing, Correlated Double 
Sampling, and Chopper Stabilization,” Proceedings of 
the IEEE, VOL  84, NO  11, NOVEMBER  I996 
[12] “A 10b, 20 Msamples/s, 35 mW pipeline A/D 
converter,” T. Cho and P. R. Gray, IEEE J. Solid-State 
Circuits, vol. 30, no. 3, pp. 166–172, Mar. 1995. 
[13] “A 1.8-V digital-audio sigma-delta modulator in 0.8-_m 
CMOS,” S. Rabii and B. A. Wooley, IEEE J. 
Solid-State Circuits, vol. 32, no. 6, pp. 783–796, Jun. 
1997. 
[14] “A 1-V, 10-bit rail-torail successive approximation 
analog-to-digital converter in standard 0.18 _m CMOS 
technology,” C. J. B. Fayomi, G. W. Roberts, and M. 
Sawan, in Proc. IEEE Int. Symp. Circuits and Systems 
(ISCAS), 2001, pp. 460–463. 
[15] “A 65-fJ/Conversion-Step 0.9-V 200-kS/s Rail-to-Rail 
8-bit Successive Approximation ADC” Hao-Chiao 
Hong, Member, IEEE, and Guo-Ming Lee IEEE 
JOURNAL OF SOLID-STATE CIRCUITS, VOL. 42, 
NO. 10, OCTOBER 2007 
[16] “A 1-V supply successive approximation ADC with 
rail-to-rail input voltage range,” T. Yoshida, M. Sasaki, 
and A. Iwata, in Proc. IEEE Int. Symp. Circuits and 
Systems (ISCAS), 2005, pp. 192–195. 
[17] “Nonredundant successive approximation register for 
A/D converters,” A. Rossi and G. Fucili, IEE of 
Electronics Letters, vol. 32, Issue. 12, pp. 1055-10576, 
Jun 1996. 
[18] “An 820μW 9b 40MS/s Noise-Tolerant Dynamic-SAR 
ADC in 90nm Digital CMOS” Vito Giannini and 
Pierluigi Nuzzo  IEEE international Solid-State 
Circuit Conference ISSCC 2008 February 5 
[19] “Switched-opamp: An approach to realize full CMOS 
switched-capacitor filters at very low power supply,” J. 
Crols and M. Steyaert, IEEE J. Solid-State Circuits, 
vol. 29, no. 8, pp. 936–942, Aug. 1994.  
[20] “A 1-V 1.8-MHz CMOS switched opamp SC filter with 
rail-to-rail ouput swing,” A. Baschirotto and R. Castello, 
IEEE J. Solid-State Circuits, vol. 32, no. 12, pp. 
1979–1986, Dec. 1997. 
[21] “A switched-capacitor successive approximation A/D 
converter,” S. Ogawa, and K. Watanabe, IEEE 
Transactions on Instrumentation and Measurement, 
vol. 42, Issue. 4, pp. 847-853, Aug. 1993. 
[22] “A 1-V 1.8-MHz CMOS switched opamp SC filter with 
rail-to-rail output swing,” A. Baschirotto and R. 
Castello, IEEE J. Solid-State Circuits, vol. 32, no. 12, 
pp. 1979–1986, Dec. 1997. 
[23] “Switched-opamp: An approach to realize full CMOS 
switched-capacitor filters at very low power supply,” J. 
Crols and M. Steyaert, IEEE J. Solid-State Circuits, 
vol. 29, no. 8, pp. 936–942, Aug. 1994. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 17
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■  達成目標 
□  未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明：  
 
 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿 ■撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
 
 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/02/02
國科會補助計畫
計畫名稱: 子計畫五：低功率低雜訊互動式心電資訊擷取與通訊(3/3)
計畫主持人: 蔡宗亨
計畫編號: 99-2220-E-194-005- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
計畫執行期間，協助辦理 IEEE International symposium on Bioelectronics 
and bioinformatics 並擔任 Section chair。所指導學生參與教育部 IC 設計競
賽：類比積體電路設計組獲得佳作。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
