v1
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,bmr_tdee_qsys:bmr_tdee_inst|bmr_tdee_qsys_nios2_qsys_0:nios2_qsys_0|bmr_tdee_qsys_nios2_qsys_0_mult_cell:the_bmr_tdee_qsys_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3,
DSP_BALANCING_IMPLEMENTATION,DSP_BLOCKS,bmr_tdee_qsys:bmr_tdee_inst|bmr_tdee_qsys_nios2_qsys_0:nios2_qsys_0|bmr_tdee_qsys_nios2_qsys_0_mult_cell:the_bmr_tdee_qsys_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3,
PORT_SWAPPING,PORT_SWAPPING_FINISHED,bmr_tdee_qsys:bmr_tdee_inst|bmr_tdee_qsys_nios2_qsys_0:nios2_qsys_0|bmr_tdee_qsys_nios2_qsys_0_mult_cell:the_bmr_tdee_qsys_nios2_qsys_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2,
