Timing Analyzer report for complete
Wed Jan 03 14:16:30 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'clock'
 13. Slow 1200mV 125C Model Hold: 'clock'
 14. Slow 1200mV 125C Model Metastability Summary
 15. Slow 1200mV -40C Model Fmax Summary
 16. Slow 1200mV -40C Model Setup Summary
 17. Slow 1200mV -40C Model Hold Summary
 18. Slow 1200mV -40C Model Recovery Summary
 19. Slow 1200mV -40C Model Removal Summary
 20. Slow 1200mV -40C Model Minimum Pulse Width Summary
 21. Slow 1200mV -40C Model Setup: 'clock'
 22. Slow 1200mV -40C Model Hold: 'clock'
 23. Slow 1200mV -40C Model Metastability Summary
 24. Fast 1200mV -40C Model Setup Summary
 25. Fast 1200mV -40C Model Hold Summary
 26. Fast 1200mV -40C Model Recovery Summary
 27. Fast 1200mV -40C Model Removal Summary
 28. Fast 1200mV -40C Model Minimum Pulse Width Summary
 29. Fast 1200mV -40C Model Setup: 'clock'
 30. Fast 1200mV -40C Model Hold: 'clock'
 31. Fast 1200mV -40C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv n40c Model)
 36. Signal Integrity Metrics (Slow 1200mv 125c Model)
 37. Signal Integrity Metrics (Fast 1200mv n40c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; complete                                            ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX15BF14A7                                      ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 461.68 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -1.166 ; -13.387             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.424 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -40.140                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clock'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.166 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.075     ; 2.088      ;
; -1.154 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.075     ; 2.076      ;
; -1.143 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.075     ; 2.065      ;
; -1.084 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.075     ; 2.006      ;
; -1.084 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.075     ; 2.006      ;
; -1.084 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 1.000        ; -0.075     ; 2.006      ;
; -1.059 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.981      ;
; -1.031 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.953      ;
; -1.028 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.950      ;
; -1.016 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.938      ;
; -1.010 ; transmitter:inst|ps[1]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 1.932      ;
; -1.005 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.927      ;
; -1.004 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.926      ;
; -0.993 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.915      ;
; -0.991 ; transmitter:inst|ps[0]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 1.913      ;
; -0.921 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.843      ;
; -0.921 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.843      ;
; -0.893 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.815      ;
; -0.890 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.812      ;
; -0.881 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.803      ;
; -0.878 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.800      ;
; -0.867 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.789      ;
; -0.866 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.788      ;
; -0.863 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.785      ;
; -0.855 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.777      ;
; -0.852 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.774      ;
; -0.786 ; transmitter:inst|ps[2]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 1.708      ;
; -0.783 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.075     ; 1.705      ;
; -0.783 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.075     ; 1.705      ;
; -0.783 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 1.000        ; -0.075     ; 1.705      ;
; -0.783 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.705      ;
; -0.783 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.705      ;
; -0.773 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.695      ;
; -0.755 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.677      ;
; -0.754 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.075     ; 1.676      ;
; -0.752 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.674      ;
; -0.743 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.665      ;
; -0.742 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.664      ;
; -0.646 ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.075     ; 1.568      ;
; -0.586 ; transmitter:inst|ps[5]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 1.508      ;
; -0.579 ; transmitter:inst|ps[4]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 1.501      ;
; -0.524 ; transmitter:inst|ps[3]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 1.446      ;
; -0.450 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 1.372      ;
; -0.433 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.355      ;
; -0.433 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.355      ;
; -0.433 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.355      ;
; -0.433 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.355      ;
; -0.433 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.355      ;
; -0.433 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.355      ;
; -0.433 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[1]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.355      ;
; -0.433 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[0]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.355      ;
; -0.419 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.075     ; 1.341      ;
; -0.386 ; transmitter:inst|ps[7]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 1.308      ;
; -0.381 ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.075     ; 1.303      ;
; -0.358 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.075     ; 1.280      ;
; -0.285 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.075     ; 1.207      ;
; -0.266 ; transmitter:inst|ps[6]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 1.188      ;
; -0.260 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[0]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.182      ;
; -0.251 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.173      ;
; -0.247 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.075     ; 1.169      ;
; -0.241 ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.075     ; 1.163      ;
; -0.239 ; transmitter:inst|ps[7]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.161      ;
; -0.239 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.161      ;
; -0.238 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.160      ;
; -0.223 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.075     ; 1.145      ;
; -0.222 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.144      ;
; -0.212 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.134      ;
; -0.210 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.132      ;
; -0.207 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 1.129      ;
; -0.202 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 1.124      ;
; -0.186 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.075     ; 1.108      ;
; -0.058 ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 0.980      ;
; -0.052 ; seq_cont:inst3|ps.C               ; seq_cont:inst3|ps.D               ; clock        ; clock       ; 1.000        ; -0.075     ; 0.974      ;
; -0.052 ; seq_cont:inst3|ps.B               ; seq_cont:inst3|ps.C               ; clock        ; clock       ; 1.000        ; -0.075     ; 0.974      ;
; -0.051 ; seq_cont:inst3|ps.A               ; seq_cont:inst3|ps.B               ; clock        ; clock       ; 1.000        ; -0.075     ; 0.973      ;
; -0.046 ; seq_cont:inst3|ps.E               ; seq_cont:inst3|ps.F               ; clock        ; clock       ; 1.000        ; -0.075     ; 0.968      ;
; 0.071  ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.075     ; 0.851      ;
; 0.087  ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.075     ; 0.835      ;
; 0.099  ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 0.823      ;
; 0.117  ; seq_cont:inst3|ps.D               ; seq_cont:inst3|ps.E               ; clock        ; clock       ; 1.000        ; -0.075     ; 0.805      ;
; 0.136  ; three_bit_counter_reg:inst2|ps[2] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.075     ; 0.786      ;
; 0.136  ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.075     ; 0.786      ;
; 0.136  ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 1.000        ; -0.075     ; 0.786      ;
; 0.167  ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.075     ; 0.755      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clock'                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.424 ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 0.686      ;
; 0.424 ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.075      ; 0.686      ;
; 0.424 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.075      ; 0.686      ;
; 0.424 ; three_bit_counter_reg:inst2|ps[2] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.075      ; 0.686      ;
; 0.424 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 0.000        ; 0.075      ; 0.686      ;
; 0.440 ; seq_cont:inst3|ps.D               ; seq_cont:inst3|ps.E               ; clock        ; clock       ; 0.000        ; 0.075      ; 0.702      ;
; 0.451 ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 0.713      ;
; 0.453 ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.075      ; 0.715      ;
; 0.468 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.075      ; 0.730      ;
; 0.482 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 0.000        ; 0.075      ; 0.744      ;
; 0.570 ; seq_cont:inst3|ps.E               ; seq_cont:inst3|ps.F               ; clock        ; clock       ; 0.000        ; 0.075      ; 0.832      ;
; 0.572 ; seq_cont:inst3|ps.B               ; seq_cont:inst3|ps.C               ; clock        ; clock       ; 0.000        ; 0.075      ; 0.834      ;
; 0.572 ; seq_cont:inst3|ps.A               ; seq_cont:inst3|ps.B               ; clock        ; clock       ; 0.000        ; 0.075      ; 0.834      ;
; 0.573 ; seq_cont:inst3|ps.C               ; seq_cont:inst3|ps.D               ; clock        ; clock       ; 0.000        ; 0.075      ; 0.835      ;
; 0.577 ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 0.839      ;
; 0.667 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.075      ; 0.929      ;
; 0.668 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.075      ; 0.930      ;
; 0.670 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.075      ; 0.932      ;
; 0.671 ; transmitter:inst|ps[7]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.075      ; 0.933      ;
; 0.671 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.075      ; 0.933      ;
; 0.680 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.075      ; 0.942      ;
; 0.683 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 0.000        ; 0.075      ; 0.945      ;
; 0.690 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 0.952      ;
; 0.692 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 0.954      ;
; 0.703 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[0]            ; clock        ; clock       ; 0.000        ; 0.075      ; 0.965      ;
; 0.708 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.075      ; 0.970      ;
; 0.738 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.075      ; 1.000      ;
; 0.741 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.075      ; 1.003      ;
; 0.765 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.075      ; 1.027      ;
; 0.782 ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.075      ; 1.044      ;
; 0.788 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.075      ; 1.050      ;
; 0.806 ; transmitter:inst|ps[6]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 1.068      ;
; 0.885 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 1.147      ;
; 0.922 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.075      ; 1.184      ;
; 0.923 ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.075      ; 1.185      ;
; 0.937 ; transmitter:inst|ps[7]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 1.199      ;
; 0.970 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.075      ; 1.232      ;
; 0.992 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.254      ;
; 0.994 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.256      ;
; 1.005 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.267      ;
; 1.014 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.276      ;
; 1.015 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.277      ;
; 1.017 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.279      ;
; 1.017 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.279      ;
; 1.017 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.279      ;
; 1.017 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.279      ;
; 1.017 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.279      ;
; 1.017 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.279      ;
; 1.017 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[1]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.279      ;
; 1.017 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[0]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.279      ;
; 1.017 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.279      ;
; 1.021 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.283      ;
; 1.023 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.285      ;
; 1.027 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.289      ;
; 1.029 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.291      ;
; 1.054 ; transmitter:inst|ps[3]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 1.316      ;
; 1.124 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.386      ;
; 1.126 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.388      ;
; 1.126 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.388      ;
; 1.131 ; transmitter:inst|ps[4]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 1.393      ;
; 1.134 ; transmitter:inst|ps[5]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 1.396      ;
; 1.137 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.399      ;
; 1.139 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.401      ;
; 1.149 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.411      ;
; 1.155 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.417      ;
; 1.157 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.419      ;
; 1.161 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.423      ;
; 1.163 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.425      ;
; 1.224 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.075      ; 1.486      ;
; 1.227 ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.075      ; 1.489      ;
; 1.258 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.520      ;
; 1.271 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.533      ;
; 1.273 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.535      ;
; 1.289 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.551      ;
; 1.291 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.553      ;
; 1.295 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.557      ;
; 1.357 ; transmitter:inst|ps[2]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 1.619      ;
; 1.405 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.667      ;
; 1.423 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.075      ; 1.685      ;
; 1.497 ; transmitter:inst|ps[0]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 1.759      ;
; 1.563 ; transmitter:inst|ps[1]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.075      ; 1.825      ;
; 1.647 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.075      ; 1.909      ;
; 1.647 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.075      ; 1.909      ;
; 1.647 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 0.000        ; 0.075      ; 1.909      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 125C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 548.85 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -0.822 ; -8.947              ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.343 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -33.000                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clock'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.822 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.759      ;
; -0.792 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.729      ;
; -0.784 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.721      ;
; -0.784 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.721      ;
; -0.784 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.721      ;
; -0.759 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.696      ;
; -0.718 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.655      ;
; -0.717 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.654      ;
; -0.714 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.651      ;
; -0.713 ; transmitter:inst|ps[1]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 1.650      ;
; -0.698 ; transmitter:inst|ps[0]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 1.635      ;
; -0.684 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.621      ;
; -0.673 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.610      ;
; -0.651 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.588      ;
; -0.640 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.577      ;
; -0.610 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.547      ;
; -0.609 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.546      ;
; -0.607 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.544      ;
; -0.606 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.543      ;
; -0.597 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.534      ;
; -0.576 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.513      ;
; -0.565 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.502      ;
; -0.563 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.500      ;
; -0.554 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.491      ;
; -0.554 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.491      ;
; -0.554 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 1.000        ; -0.063     ; 1.491      ;
; -0.543 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.480      ;
; -0.538 ; transmitter:inst|ps[2]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 1.475      ;
; -0.532 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.469      ;
; -0.530 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.467      ;
; -0.504 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.441      ;
; -0.502 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.439      ;
; -0.501 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.438      ;
; -0.499 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.436      ;
; -0.498 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.435      ;
; -0.489 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.426      ;
; -0.489 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.426      ;
; -0.488 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.425      ;
; -0.427 ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.364      ;
; -0.338 ; transmitter:inst|ps[5]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 1.275      ;
; -0.334 ; transmitter:inst|ps[4]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 1.271      ;
; -0.310 ; transmitter:inst|ps[3]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 1.247      ;
; -0.253 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.190      ;
; -0.253 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.190      ;
; -0.253 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.190      ;
; -0.253 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.190      ;
; -0.253 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.190      ;
; -0.253 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.190      ;
; -0.253 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[1]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.190      ;
; -0.253 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[0]            ; clock        ; clock       ; 1.000        ; -0.063     ; 1.190      ;
; -0.229 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.166      ;
; -0.211 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 1.148      ;
; -0.200 ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.137      ;
; -0.189 ; transmitter:inst|ps[7]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 1.126      ;
; -0.168 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.105      ;
; -0.083 ; transmitter:inst|ps[6]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 1.020      ;
; -0.078 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.015      ;
; -0.059 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[0]            ; clock        ; clock       ; 1.000        ; -0.063     ; 0.996      ;
; -0.058 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 1.000        ; -0.063     ; 0.995      ;
; -0.049 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.063     ; 0.986      ;
; -0.048 ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.063     ; 0.985      ;
; -0.047 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.063     ; 0.984      ;
; -0.044 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.063     ; 0.981      ;
; -0.043 ; transmitter:inst|ps[7]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.063     ; 0.980      ;
; -0.031 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.063     ; 0.968      ;
; -0.024 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.063     ; 0.961      ;
; -0.014 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.063     ; 0.951      ;
; -0.013 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.063     ; 0.950      ;
; -0.006 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 0.943      ;
; 0.003  ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 0.934      ;
; 0.004  ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.063     ; 0.933      ;
; 0.105  ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 0.832      ;
; 0.110  ; seq_cont:inst3|ps.C               ; seq_cont:inst3|ps.D               ; clock        ; clock       ; 1.000        ; -0.063     ; 0.827      ;
; 0.111  ; seq_cont:inst3|ps.B               ; seq_cont:inst3|ps.C               ; clock        ; clock       ; 1.000        ; -0.063     ; 0.826      ;
; 0.112  ; seq_cont:inst3|ps.A               ; seq_cont:inst3|ps.B               ; clock        ; clock       ; 1.000        ; -0.063     ; 0.825      ;
; 0.113  ; seq_cont:inst3|ps.E               ; seq_cont:inst3|ps.F               ; clock        ; clock       ; 1.000        ; -0.063     ; 0.824      ;
; 0.206  ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 0.731      ;
; 0.221  ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.063     ; 0.716      ;
; 0.244  ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 0.693      ;
; 0.258  ; seq_cont:inst3|ps.D               ; seq_cont:inst3|ps.E               ; clock        ; clock       ; 1.000        ; -0.063     ; 0.679      ;
; 0.275  ; three_bit_counter_reg:inst2|ps[2] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.063     ; 0.662      ;
; 0.275  ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 0.662      ;
; 0.275  ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 1.000        ; -0.063     ; 0.662      ;
; 0.299  ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.063     ; 0.638      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clock'                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; three_bit_counter_reg:inst2|ps[2] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.574      ;
; 0.357 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.588      ;
; 0.387 ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.618      ;
; 0.390 ; seq_cont:inst3|ps.D               ; seq_cont:inst3|ps.E               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.621      ;
; 0.399 ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.630      ;
; 0.399 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.630      ;
; 0.412 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.643      ;
; 0.504 ; seq_cont:inst3|ps.E               ; seq_cont:inst3|ps.F               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.506 ; seq_cont:inst3|ps.B               ; seq_cont:inst3|ps.C               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.737      ;
; 0.506 ; seq_cont:inst3|ps.A               ; seq_cont:inst3|ps.B               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.737      ;
; 0.507 ; seq_cont:inst3|ps.C               ; seq_cont:inst3|ps.D               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.738      ;
; 0.510 ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.741      ;
; 0.585 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.816      ;
; 0.586 ; transmitter:inst|ps[7]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.817      ;
; 0.586 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.817      ;
; 0.587 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.818      ;
; 0.587 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.818      ;
; 0.597 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.828      ;
; 0.599 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.830      ;
; 0.600 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.831      ;
; 0.604 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.835      ;
; 0.610 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[0]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.841      ;
; 0.613 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.844      ;
; 0.639 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.870      ;
; 0.640 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.063      ; 0.871      ;
; 0.665 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.896      ;
; 0.676 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.907      ;
; 0.676 ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.907      ;
; 0.692 ; transmitter:inst|ps[6]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 0.923      ;
; 0.777 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 1.008      ;
; 0.785 ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.016      ;
; 0.802 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.033      ;
; 0.807 ; transmitter:inst|ps[7]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 1.038      ;
; 0.821 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.052      ;
; 0.860 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.091      ;
; 0.863 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.094      ;
; 0.863 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.094      ;
; 0.865 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.096      ;
; 0.870 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.101      ;
; 0.875 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.106      ;
; 0.875 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.106      ;
; 0.879 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.110      ;
; 0.884 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.115      ;
; 0.889 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.120      ;
; 0.890 ; transmitter:inst|ps[3]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 1.121      ;
; 0.917 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.148      ;
; 0.917 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.148      ;
; 0.917 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.148      ;
; 0.917 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.148      ;
; 0.917 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.148      ;
; 0.917 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.148      ;
; 0.917 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[1]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.148      ;
; 0.917 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[0]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.148      ;
; 0.949 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.180      ;
; 0.951 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.182      ;
; 0.961 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.192      ;
; 0.967 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.198      ;
; 0.969 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.200      ;
; 0.974 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.205      ;
; 0.976 ; transmitter:inst|ps[4]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 1.207      ;
; 0.978 ; transmitter:inst|ps[5]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 1.209      ;
; 0.979 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.210      ;
; 0.979 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.210      ;
; 0.988 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.219      ;
; 0.993 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.224      ;
; 1.035 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.266      ;
; 1.055 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.286      ;
; 1.065 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.296      ;
; 1.067 ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.298      ;
; 1.078 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.309      ;
; 1.083 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.314      ;
; 1.083 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.314      ;
; 1.092 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.323      ;
; 1.169 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.400      ;
; 1.171 ; transmitter:inst|ps[2]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 1.402      ;
; 1.182 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.063      ; 1.413      ;
; 1.307 ; transmitter:inst|ps[0]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 1.538      ;
; 1.333 ; transmitter:inst|ps[1]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.063      ; 1.564      ;
; 1.443 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.063      ; 1.674      ;
; 1.443 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.063      ; 1.674      ;
; 1.443 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 0.000        ; 0.063      ; 1.674      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.026 ; 0.000                ;
+-------+-------+----------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.179 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clock ; -3.000 ; -23.560                           ;
+-------+--------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clock'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.026 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.927      ;
; 0.030 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.923      ;
; 0.037 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.916      ;
; 0.048 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.905      ;
; 0.048 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.905      ;
; 0.048 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.905      ;
; 0.074 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.879      ;
; 0.090 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.863      ;
; 0.092 ; transmitter:inst|ps[1]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.861      ;
; 0.094 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.859      ;
; 0.095 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.858      ;
; 0.096 ; transmitter:inst|ps[0]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.857      ;
; 0.099 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.854      ;
; 0.101 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.852      ;
; 0.102 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.851      ;
; 0.138 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.815      ;
; 0.138 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.815      ;
; 0.154 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.799      ;
; 0.158 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.795      ;
; 0.159 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.794      ;
; 0.160 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.793      ;
; 0.163 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.790      ;
; 0.164 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.789      ;
; 0.165 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.788      ;
; 0.166 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.787      ;
; 0.171 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.782      ;
; 0.193 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.760      ;
; 0.199 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.754      ;
; 0.199 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.754      ;
; 0.199 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.754      ;
; 0.200 ; transmitter:inst|ps[2]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.753      ;
; 0.202 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.751      ;
; 0.202 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.751      ;
; 0.206 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.747      ;
; 0.229 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.724      ;
; 0.230 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.723      ;
; 0.235 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.718      ;
; 0.236 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.717      ;
; 0.267 ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.686      ;
; 0.285 ; transmitter:inst|ps[5]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.668      ;
; 0.289 ; transmitter:inst|ps[4]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.664      ;
; 0.325 ; transmitter:inst|ps[3]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.628      ;
; 0.328 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.625      ;
; 0.359 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.594      ;
; 0.359 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.594      ;
; 0.359 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.594      ;
; 0.359 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.594      ;
; 0.359 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.594      ;
; 0.359 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.594      ;
; 0.359 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[1]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.594      ;
; 0.359 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[0]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.594      ;
; 0.372 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.581      ;
; 0.373 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.580      ;
; 0.380 ; transmitter:inst|ps[7]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.573      ;
; 0.389 ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.564      ;
; 0.410 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.543      ;
; 0.424 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[0]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.529      ;
; 0.426 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.527      ;
; 0.429 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.524      ;
; 0.430 ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.523      ;
; 0.430 ; transmitter:inst|ps[6]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.523      ;
; 0.431 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.522      ;
; 0.433 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.520      ;
; 0.434 ; transmitter:inst|ps[7]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.519      ;
; 0.439 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.514      ;
; 0.441 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.512      ;
; 0.443 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.510      ;
; 0.444 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.509      ;
; 0.444 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.509      ;
; 0.446 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.507      ;
; 0.459 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.494      ;
; 0.517 ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.436      ;
; 0.521 ; seq_cont:inst3|ps.C               ; seq_cont:inst3|ps.D               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.432      ;
; 0.521 ; seq_cont:inst3|ps.B               ; seq_cont:inst3|ps.C               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.432      ;
; 0.522 ; seq_cont:inst3|ps.A               ; seq_cont:inst3|ps.B               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.431      ;
; 0.525 ; seq_cont:inst3|ps.E               ; seq_cont:inst3|ps.F               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.428      ;
; 0.571 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.382      ;
; 0.580 ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.373      ;
; 0.585 ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.368      ;
; 0.594 ; seq_cont:inst3|ps.D               ; seq_cont:inst3|ps.E               ; clock        ; clock       ; 1.000        ; -0.035     ; 0.359      ;
; 0.608 ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.345      ;
; 0.608 ; three_bit_counter_reg:inst2|ps[2] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.345      ;
; 0.608 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 1.000        ; -0.035     ; 0.345      ;
; 0.618 ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 1.000        ; -0.035     ; 0.335      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clock'                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; three_bit_counter_reg:inst2|ps[2] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.296      ;
; 0.183 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.300      ;
; 0.185 ; seq_cont:inst3|ps.D               ; seq_cont:inst3|ps.E               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.302      ;
; 0.191 ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.308      ;
; 0.195 ; three_bit_counter_reg:inst2|ps[1] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.312      ;
; 0.201 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.318      ;
; 0.213 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.330      ;
; 0.241 ; seq_cont:inst3|ps.E               ; seq_cont:inst3|ps.F               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.358      ;
; 0.243 ; seq_cont:inst3|ps.B               ; seq_cont:inst3|ps.C               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.360      ;
; 0.243 ; seq_cont:inst3|ps.A               ; seq_cont:inst3|ps.B               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.360      ;
; 0.244 ; seq_cont:inst3|ps.C               ; seq_cont:inst3|ps.D               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.361      ;
; 0.247 ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.364      ;
; 0.285 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.402      ;
; 0.285 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.402      ;
; 0.286 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.403      ;
; 0.288 ; transmitter:inst|ps[7]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.405      ;
; 0.288 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.405      ;
; 0.291 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.408      ;
; 0.292 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.409      ;
; 0.297 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.414      ;
; 0.298 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.ld_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.415      ;
; 0.301 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[0]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.418      ;
; 0.302 ; three_bit_counter_reg:inst2|ps[0] ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.419      ;
; 0.317 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.434      ;
; 0.317 ; seq_cont:inst3|ps.F               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.434      ;
; 0.330 ; seq_cont:inst3|ps.G               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.447      ;
; 0.339 ; three_bit_counter_reg:inst2|ps[0] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.456      ;
; 0.340 ; three_bit_counter_reg:inst2|ps[1] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.457      ;
; 0.353 ; transmitter:inst|ps[6]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.470      ;
; 0.372 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.489      ;
; 0.389 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.506      ;
; 0.405 ; transmitter:inst|ps[7]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.522      ;
; 0.406 ; three_bit_counter_reg:inst2|ps[2] ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.523      ;
; 0.425 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.542      ;
; 0.425 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.542      ;
; 0.425 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.542      ;
; 0.425 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.542      ;
; 0.425 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.542      ;
; 0.425 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.542      ;
; 0.425 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[1]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.542      ;
; 0.425 ; seq_cont:inst3|ps.ld_state        ; transmitter:inst|ps[0]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.542      ;
; 0.427 ; seq_cont:inst3|ps.ld_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.544      ;
; 0.428 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.545      ;
; 0.431 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.548      ;
; 0.435 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.552      ;
; 0.439 ; transmitter:inst|ps[6]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.556      ;
; 0.440 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.557      ;
; 0.442 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.559      ;
; 0.445 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.562      ;
; 0.445 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[1]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.562      ;
; 0.447 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.564      ;
; 0.447 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[2]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.564      ;
; 0.466 ; transmitter:inst|ps[3]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.583      ;
; 0.486 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.603      ;
; 0.487 ; transmitter:inst|ps[5]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.604      ;
; 0.487 ; transmitter:inst|ps[4]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.604      ;
; 0.488 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.605      ;
; 0.489 ; transmitter:inst|ps[5]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.606      ;
; 0.493 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.610      ;
; 0.495 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.612      ;
; 0.500 ; transmitter:inst|ps[4]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.617      ;
; 0.505 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.622      ;
; 0.505 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[3]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.622      ;
; 0.507 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.624      ;
; 0.507 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[4]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.624      ;
; 0.517 ; seq_cont:inst3|ps.F               ; seq_cont:inst3|ps.G               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.634      ;
; 0.530 ; seq_cont:inst3|ps.tr_state        ; seq_cont:inst3|ps.A               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.647      ;
; 0.546 ; transmitter:inst|ps[3]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.663      ;
; 0.553 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.670      ;
; 0.555 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.672      ;
; 0.565 ; transmitter:inst|ps[2]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.682      ;
; 0.565 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[5]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.682      ;
; 0.567 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[6]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.684      ;
; 0.589 ; transmitter:inst|ps[2]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.706      ;
; 0.613 ; transmitter:inst|ps[1]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.730      ;
; 0.625 ; transmitter:inst|ps[0]            ; transmitter:inst|ps[7]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.742      ;
; 0.635 ; transmitter:inst|ps[0]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.752      ;
; 0.681 ; transmitter:inst|ps[1]            ; seq_cont:inst3|ps.tr_state        ; clock        ; clock       ; 0.000        ; 0.035      ; 0.798      ;
; 0.727 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[1] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.844      ;
; 0.727 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[2] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.844      ;
; 0.727 ; seq_cont:inst3|ps.G               ; three_bit_counter_reg:inst2|ps[0] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.844      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.166  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -1.166  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -13.387 ; 0.0   ; 0.0      ; 0.0     ; -40.14              ;
;  clock           ; -13.387 ; 0.000 ; N/A      ; N/A     ; -40.140             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; outValid      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; serOut        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; serIn          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outValid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; serOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.37e-09 V                   ; 2.4 V               ; -0.0401 V           ; 0.094 V                              ; 0.061 V                              ; 2.38e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.37e-09 V                  ; 2.4 V              ; -0.0401 V          ; 0.094 V                             ; 0.061 V                             ; 2.38e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.39 V              ; -0.0451 V           ; 0.141 V                              ; 0.088 V                              ; 2.57e-10 s                  ; 2.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.39 V             ; -0.0451 V          ; 0.141 V                             ; 0.088 V                             ; 2.57e-10 s                 ; 2.49e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outValid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; serOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.19e-06 V                   ; 2.36 V              ; -0.019 V            ; 0.056 V                              ; 0.054 V                              ; 3.05e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.19e-06 V                  ; 2.36 V             ; -0.019 V           ; 0.056 V                             ; 0.054 V                             ; 3.05e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.92e-06 V                   ; 2.35 V              ; -0.00603 V          ; 0.108 V                              ; 0.018 V                              ; 4.37e-10 s                  ; 3.93e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.92e-06 V                  ; 2.35 V             ; -0.00603 V         ; 0.108 V                             ; 0.018 V                             ; 4.37e-10 s                 ; 3.93e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outValid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; serOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.63 V                       ; 2.48e-09 V                   ; 2.96 V              ; -0.046 V            ; 0.423 V                              ; 0.125 V                              ; 1e-10 s                     ; 2.25e-10 s                  ; No                         ; Yes                        ; 2.63 V                      ; 2.48e-09 V                  ; 2.96 V             ; -0.046 V           ; 0.423 V                             ; 0.125 V                             ; 1e-10 s                    ; 2.25e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-09 V                   ; 2.76 V              ; -0.0545 V           ; 0.168 V                              ; 0.078 V                              ; 2.52e-10 s                  ; 1.9e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-09 V                  ; 2.76 V             ; -0.0545 V          ; 0.168 V                             ; 0.078 V                             ; 2.52e-10 s                 ; 1.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 88       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 88       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; serIn      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; outValid    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; serOut      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; serIn      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; outValid    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; serOut      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Wed Jan 03 14:16:29 2024
Info: Command: quartus_sta complete -c complete
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'complete.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.166
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.166             -13.387 clock 
Info (332146): Worst-case hold slack is 0.424
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.424               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.140 clock 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.822
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.822              -8.947 clock 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.000 clock 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.026
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.026               0.000 clock 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.560 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4781 megabytes
    Info: Processing ended: Wed Jan 03 14:16:30 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


