
---

**Proyecto ld2ud:** [Inicio](ld2ud.md) | [Propuesta](ld2udPropuestaProyecto.md) | [Código](http://code.google.com/p/altaimpedancia/source/browse/#svn/trunk/ld2ud/code) | [Wiki](http://code.google.com/p/altaimpedancia/w/list?q=label:ld2ud)

---

| **Productos** | **Referencia** | **Notas** |
|:--------------|:---------------|:----------|
| [Lección 3](ld2udLeccion3.md) | teoría digitales II UD | Basado en material del profesor Miguel Melgarejo |
| [Lección 4](ld2udLeccion4.md) | teoría digitales II UD | Basado en material del profesor Miguel Melgarejo |
| [Taller 1](ld2udTaller1.md) | laboratorio digitales II UD | Basado en material del profesor Andrés Gaona |
| [Taller 2](ld2udTaller2.md) | laboratorio digitales II UD | Basado en material del profesor Andrés Gaona |
| [Taller 4](ld2udTaller4.md) | laboratorio digitales II UD | Basado en material del profesor Andrés Gaona |
| [Taller 5](ld2udTaller5.md) | laboratorio digitales II UD | Basado en material del profesor Andrés Gaona |
| [Escribir Verilog](ld2udEscribirVerilog.md) | Software Libre | Guía básica para escribir código Verilog usando el editor de texto [Emacs](http://www.gnu.org/software/emacs/) |
| [Compilar Verilog](ld2udCompilarVerilog.md) | Software Libre | Guía básica para compilar código Verilog usando [Icrus Verilog](http://www.icarus.com/eda/verilog/) |
| [Simular Verilog](ld2udSimularVerilog.md) | Software Libre | Ejemplos de Laboratorios de Prueba (Test Bench) y visualización de simulaciones con [GTKWave](http://gtkwave.sourceforge.net/) |
| [Sintesis Verilog](ld2udSintetizarVerilog.md) | Software Libre | Información sobre sintesis e [Icrus Verilog](http://www.icarus.com/eda/verilog/) |
| [Linux y FPGA](ld2udFPGAyLinux.md) | Software Libre | Guía para pasar el .bit desde Linux a la FPGA |