============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.11-s111_1
  Generated on:           Oct 31 2022  11:54:08 am
  Module:                 CSA64bit
  Technology library:     typical 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

  Instance        Module       Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------------
CSA64bit                               68      0.000     0.000        0.000 <none> (D)  
  FA[0].AB4  AdderBlock4bit            17      0.000     0.000        0.000 <none> (D)  
    add1     FA4bit                    12      0.000     0.000        0.000 <none> (D)  
      f1[0]  FA1bit_28                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_59                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_58                  1      0.000     0.000        0.000 <none> (D)  
      f1[1]  FA1bit_29                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_61                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_60                  1      0.000     0.000        0.000 <none> (D)  
      f1[2]  FA1bit_30                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_63                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_62                  1      0.000     0.000        0.000 <none> (D)  
      f1[3]  FA1bit                     3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit                     1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_64                  1      0.000     0.000        0.000 <none> (D)  
    gen1     CarGen4bit                 5      0.000     0.000        0.000 <none> (D)  
  FA[4].AB4  AdderBlock4bit_6          17      0.000     0.000        0.000 <none> (D)  
    add1     FA4bit_33                 12      0.000     0.000        0.000 <none> (D)  
      f1[0]  FA1bit_24                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_51                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_50                  1      0.000     0.000        0.000 <none> (D)  
      f1[1]  FA1bit_25                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_53                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_52                  1      0.000     0.000        0.000 <none> (D)  
      f1[2]  FA1bit_26                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_55                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_54                  1      0.000     0.000        0.000 <none> (D)  
      f1[3]  FA1bit_27                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_57                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_56                  1      0.000     0.000        0.000 <none> (D)  
    gen1     CarGen4bit_9               5      0.000     0.000        0.000 <none> (D)  
  FA[8].AB4  AdderBlock4bit_5          17      0.000     0.000        0.000 <none> (D)  
    add1     FA4bit_32                 12      0.000     0.000        0.000 <none> (D)  
      f1[0]  FA1bit_20                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_43                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_42                  1      0.000     0.000        0.000 <none> (D)  
      f1[1]  FA1bit_21                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_45                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_44                  1      0.000     0.000        0.000 <none> (D)  
      f1[2]  FA1bit_22                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_47                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_46                  1      0.000     0.000        0.000 <none> (D)  
      f1[3]  FA1bit_23                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_49                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_48                  1      0.000     0.000        0.000 <none> (D)  
    gen1     CarGen4bit_8               5      0.000     0.000        0.000 <none> (D)  
  FA[12].AB4 AdderBlock4bit_4          17      0.000     0.000        0.000 <none> (D)  
    add1     FA4bit_31                 12      0.000     0.000        0.000 <none> (D)  
      f1[0]  FA1bit_16                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_35                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_34                  1      0.000     0.000        0.000 <none> (D)  
      f1[1]  FA1bit_17                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_37                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_36                  1      0.000     0.000        0.000 <none> (D)  
      f1[2]  FA1bit_18                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_39                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_38                  1      0.000     0.000        0.000 <none> (D)  
      f1[3]  FA1bit_19                  3      0.000     0.000        0.000 <none> (D)  
        M1   HA1bit_41                  1      0.000     0.000        0.000 <none> (D)  
        M2   HA1bit_40                  1      0.000     0.000        0.000 <none> (D)  
    gen1     CarGen4bit_7               5      0.000     0.000        0.000 <none> (D)  
  (D) = wireload is default in technology library
