# MIPS-Verilog
Projeto realizado por grupo de 4 alunos na cadeira de Arquitetura e Organização de Computadores na UFRPE, consiste em um processador MIPS feito em Verilog com os testes de instrução.
