Timing Analyzer report for LCD
Wed Sep 28 20:10:27 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'i_board_clk'
 14. Slow 1200mV 85C Model Hold: 'i_board_clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'i_board_clk'
 23. Slow 1200mV 0C Model Hold: 'i_board_clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'i_board_clk'
 31. Fast 1200mV 0C Model Hold: 'i_board_clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; LCD                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.9%      ;
;     Processors 3-4         ;   1.4%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; LCD.sdc       ; OK     ; Wed Sep 28 20:10:26 2022 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; i_board_clk ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_board_clk } ;
+-------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 184.67 MHz ; 184.67 MHz      ; i_board_clk ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_board_clk ; 14.585 ; 0.000         ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; i_board_clk ; 0.357 ; 0.000         ;
+-------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+-------+-----------------------------+
; Clock       ; Slack ; End Point TNS               ;
+-------------+-------+-----------------------------+
; i_board_clk ; 9.592 ; 0.000                       ;
+-------------+-------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_board_clk'                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.585 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 5.333      ;
; 14.585 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 5.333      ;
; 14.585 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 5.333      ;
; 14.585 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 5.333      ;
; 14.585 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 5.333      ;
; 14.585 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 5.333      ;
; 14.585 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 5.333      ;
; 14.619 ; fsm:fsm|state[1]                                                                                             ; fsm:fsm|state[0]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.313      ;
; 14.672 ; fsm:fsm|state[3]                                                                                             ; fsm:fsm|state[0]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.260      ;
; 14.694 ; fsm:fsm|state[0]                                                                                             ; fsm:fsm|state[0]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.238      ;
; 14.744 ; fsm:fsm|state[2]                                                                                             ; fsm:fsm|state[0]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.062     ; 5.189      ;
; 14.786 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.130      ;
; 14.786 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.130      ;
; 14.786 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.130      ;
; 14.786 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.130      ;
; 14.786 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.130      ;
; 14.786 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.130      ;
; 14.786 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.130      ;
; 14.799 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[0]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.133      ;
; 14.799 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[1]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.133      ;
; 14.799 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[2]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.133      ;
; 14.799 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[3]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.133      ;
; 14.799 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[4]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.133      ;
; 14.799 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[5]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.133      ;
; 14.799 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[6]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.133      ;
; 14.799 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[7]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.133      ;
; 14.799 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[8]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.133      ;
; 14.806 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[0]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.123      ;
; 14.806 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[1]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.123      ;
; 14.806 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[2]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.123      ;
; 14.806 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[3]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.123      ;
; 14.806 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[4]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.123      ;
; 14.806 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[5]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.123      ;
; 14.806 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[6]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.123      ;
; 14.806 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[7]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.123      ;
; 14.806 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[8]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.123      ;
; 14.835 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.081      ;
; 14.835 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.081      ;
; 14.835 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.081      ;
; 14.835 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.081      ;
; 14.835 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.081      ;
; 14.835 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.081      ;
; 14.835 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 5.081      ;
; 14.862 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[0]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.067      ;
; 14.862 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[1]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.067      ;
; 14.862 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[2]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.067      ;
; 14.862 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[3]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.067      ;
; 14.862 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[4]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.067      ;
; 14.862 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[5]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.067      ;
; 14.862 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[6]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.067      ;
; 14.862 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[7]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.067      ;
; 14.862 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[8]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 5.067      ;
; 14.863 ; fsm:fsm|state[1]                                                                                             ; fsm:fsm|state[1]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.069      ;
; 14.916 ; fsm:fsm|state[3]                                                                                             ; fsm:fsm|state[1]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 5.016      ;
; 14.938 ; fsm:fsm|state[0]                                                                                             ; fsm:fsm|state[1]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 4.994      ;
; 14.988 ; fsm:fsm|state[2]                                                                                             ; fsm:fsm|state[1]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.062     ; 4.945      ;
; 15.024 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[0]                        ; i_board_clk  ; i_board_clk ; 20.000       ; -0.074     ; 4.897      ;
; 15.024 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[5]                        ; i_board_clk  ; i_board_clk ; 20.000       ; -0.074     ; 4.897      ;
; 15.024 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[1]                        ; i_board_clk  ; i_board_clk ; 20.000       ; -0.074     ; 4.897      ;
; 15.024 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[2]                        ; i_board_clk  ; i_board_clk ; 20.000       ; -0.074     ; 4.897      ;
; 15.024 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[3]                        ; i_board_clk  ; i_board_clk ; 20.000       ; -0.074     ; 4.897      ;
; 15.024 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[4]                        ; i_board_clk  ; i_board_clk ; 20.000       ; -0.074     ; 4.897      ;
; 15.036 ; cnt:cnt_21|o_cnt[13]                                                                                         ; fsm:fsm|state[0]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.065     ; 4.894      ;
; 15.038 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[1]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.880      ;
; 15.038 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[2]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.880      ;
; 15.038 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[3]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.880      ;
; 15.038 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[4]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.880      ;
; 15.038 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[5]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.880      ;
; 15.038 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[6]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.880      ;
; 15.038 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[7]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.880      ;
; 15.045 ; cnt:cnt_21|o_cnt[14]                                                                                         ; fsm:fsm|state[0]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.065     ; 4.885      ;
; 15.091 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[1]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.827      ;
; 15.091 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[2]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.827      ;
; 15.091 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[3]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.827      ;
; 15.091 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[4]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.827      ;
; 15.091 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[5]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.827      ;
; 15.091 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[6]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.827      ;
; 15.091 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[7]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.077     ; 4.827      ;
; 15.097 ; cnt:cnt_21|o_cnt[3]                                                                                          ; fsm:fsm|state[0]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.063     ; 4.835      ;
; 15.098 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[0]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 4.831      ;
; 15.098 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[1]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 4.831      ;
; 15.098 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[2]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 4.831      ;
; 15.098 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[3]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 4.831      ;
; 15.098 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[4]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 4.831      ;
; 15.098 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[5]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 4.831      ;
; 15.098 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[6]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 4.831      ;
; 15.098 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[7]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 4.831      ;
; 15.098 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[8]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.066     ; 4.831      ;
; 15.106 ; cnt:cnt_21|o_cnt[10]                                                                                         ; fsm:fsm|state[0]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.065     ; 4.824      ;
; 15.125 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 4.791      ;
; 15.125 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 4.791      ;
; 15.125 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 4.791      ;
; 15.125 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 4.791      ;
; 15.125 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 4.791      ;
; 15.125 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 4.791      ;
; 15.125 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.079     ; 4.791      ;
; 15.141 ; cnt:cnt_21|o_cnt[12]                                                                                         ; fsm:fsm|state[0]                              ; i_board_clk  ; i_board_clk ; 20.000       ; -0.065     ; 4.789      ;
; 15.178 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[13] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.062     ; 4.755      ;
; 15.178 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[9]  ; i_board_clk  ; i_board_clk ; 20.000       ; -0.062     ; 4.755      ;
; 15.178 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[11] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.062     ; 4.755      ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_board_clk'                                                                                                                                                                ;
+-------+------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; fsm:fsm|o_enb_rx                               ; fsm:fsm|o_enb_rx                                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; fsm:fsm|o_delay_enb                            ; fsm:fsm|o_delay_enb                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; fsm:fsm|o_next_data                            ; fsm:fsm|o_next_data                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; fsm:fsm|o_rst_cnt_rx                           ; fsm:fsm|o_rst_cnt_rx                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; fsm:fsm|o_cnt_21_ce                            ; fsm:fsm|o_cnt_21_ce                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; fsm:fsm|o_cnt_2_ce                             ; fsm:fsm|o_cnt_2_ce                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|state_rx[1]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:uart_rx|bits_count_rx[2]               ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:uart_rx|bits_count_rx[1]               ; uart_rx:uart_rx|bits_count_rx[1]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; delay_block:delay_block|delay:delay|o_delay_TO ; delay_block:delay_block|delay:delay|o_delay_TO                            ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cnt:cnt_2|o_cnt[1]                             ; cnt:cnt_2|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cnt:cnt_4|o_cnt[2]                             ; cnt:cnt_4|o_cnt[2]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cnt:cnt_4|o_cnt[1]                             ; cnt:cnt_4|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:uart_rx|o_data_rx[0]                   ; uart_rx:uart_rx|o_data_rx[0]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:uart_rx|state_rx[0]                    ; uart_rx:uart_rx|state_rx[0]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; uart_rx:uart_rx|bits_count_rx[0]               ; uart_rx:uart_rx|bits_count_rx[0]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; cnt:cnt_2|o_cnt[0]                             ; cnt:cnt_2|o_cnt[0]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; cnt:cnt_4|o_cnt[0]                             ; cnt:cnt_4|o_cnt[0]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.373 ; data_reg:data_reg|o_data[103]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe76 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; data_reg:data_reg|o_data[100]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe46 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; data_reg:data_reg|o_data[2]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe23 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.594      ;
; 0.378 ; cnt:cnt_21|o_cnt[20]                           ; cnt:cnt_21|o_cnt[20]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.598      ;
; 0.381 ; fsm:fsm|o_cnt_2_ce                             ; cnt:cnt_2|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; fsm:fsm|o_cnt_2_ce                             ; cnt:cnt_2|o_cnt[0]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.600      ;
; 0.391 ; delay_block:delay_block|delay:delay|w_cnt[17]  ; delay_block:delay_block|delay:delay|w_cnt[17]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.610      ;
; 0.392 ; uart_rx:uart_rx|o_data_rx[4]                   ; uart_rx:uart_rx|o_data_rx[5]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.611      ;
; 0.394 ; uart_rx:uart_rx|o_data_rx[1]                   ; uart_rx:uart_rx|o_data_rx[2]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; uart_rx:uart_rx|o_data_rx[2]                   ; uart_rx:uart_rx|o_data_rx[3]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.614      ;
; 0.399 ; uart_rx:uart_rx|o_data_rx[5]                   ; uart_rx:uart_rx|o_data_rx[6]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.618      ;
; 0.400 ; uart_rx:uart_rx|o_data_rx[5]                   ; data_reg:data_reg|o_data[5]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.619      ;
; 0.409 ; cnt_rx:cnt_rx|o_cnt[5]                         ; cnt_rx:cnt_rx|o_cnt[5]                                                    ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.628      ;
; 0.438 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.657      ;
; 0.439 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[1]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.658      ;
; 0.446 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[3]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.665      ;
; 0.447 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[0]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.666      ;
; 0.456 ; fsm:fsm|state[1]                               ; fsm:fsm|o_delay_enb                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.676      ;
; 0.480 ; data_reg:data_reg|o_data[0]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe3  ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.699      ;
; 0.504 ; data_reg:data_reg|o_data[176]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe9  ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.723      ;
; 0.516 ; cnt_inst:inst_cnt|o_cnt[5]                     ; fsm:fsm|state[2]                                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.735      ;
; 0.530 ; data_reg:data_reg|o_data[178]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe29 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.749      ;
; 0.536 ; data_reg:data_reg|o_data[219]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe40 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.756      ;
; 0.538 ; uart_rx:uart_rx|o_data_rx[6]                   ; uart_rx:uart_rx|o_data_rx[7]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.757      ;
; 0.539 ; data_reg:data_reg|o_data[102]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe66 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.758      ;
; 0.539 ; uart_rx:uart_rx|o_data_rx[3]                   ; uart_rx:uart_rx|o_data_rx[4]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.758      ;
; 0.541 ; uart_rx:uart_rx|state_rx[0]                    ; uart_rx:uart_rx|state_rx[1]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.760      ;
; 0.552 ; data_reg:data_reg|o_data[115]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe37 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.771      ;
; 0.553 ; data_reg:data_reg|o_data[252]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe51 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; data_reg:data_reg|o_data[4]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe43 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.773      ;
; 0.555 ; cnt:cnt_21|o_cnt[13]                           ; cnt:cnt_21|o_cnt[13]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.775      ;
; 0.555 ; cnt:cnt_21|o_cnt[9]                            ; cnt:cnt_21|o_cnt[9]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.775      ;
; 0.555 ; cnt:cnt_21|o_cnt[7]                            ; cnt:cnt_21|o_cnt[7]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.775      ;
; 0.556 ; data_reg:data_reg|o_data[6]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe63 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.776      ;
; 0.556 ; cnt:cnt_21|o_cnt[11]                           ; cnt:cnt_21|o_cnt[11]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.776      ;
; 0.556 ; cnt:cnt_21|o_cnt[5]                            ; cnt:cnt_21|o_cnt[5]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.776      ;
; 0.557 ; cnt:cnt_21|o_cnt[16]                           ; cnt:cnt_21|o_cnt[16]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; cnt:cnt_21|o_cnt[15]                           ; cnt:cnt_21|o_cnt[15]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.777      ;
; 0.559 ; cnt:cnt_21|o_cnt[19]                           ; cnt:cnt_21|o_cnt[19]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; cnt:cnt_21|o_cnt[12]                           ; cnt:cnt_21|o_cnt[12]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; cnt:cnt_21|o_cnt[8]                            ; cnt:cnt_21|o_cnt[8]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; cnt:cnt_21|o_cnt[6]                            ; cnt:cnt_21|o_cnt[6]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; cnt:cnt_21|o_cnt[1]                            ; cnt:cnt_21|o_cnt[1]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; cnt:cnt_2|o_cnt[0]                             ; cnt:cnt_2|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; data_reg:data_reg|o_data[221]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe60 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.058      ; 0.775      ;
; 0.560 ; cnt:cnt_21|o_cnt[17]                           ; cnt:cnt_21|o_cnt[17]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; cnt:cnt_21|o_cnt[14]                           ; cnt:cnt_21|o_cnt[14]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; cnt:cnt_21|o_cnt[2]                            ; cnt:cnt_21|o_cnt[2]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.780      ;
; 0.561 ; cnt:cnt_21|o_cnt[4]                            ; cnt:cnt_21|o_cnt[4]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.781      ;
; 0.562 ; cnt:cnt_21|o_cnt[18]                           ; cnt:cnt_21|o_cnt[18]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.782      ;
; 0.565 ; delay_block:delay_block|delay:delay|w_cnt[6]   ; delay_block:delay_block|delay:delay|w_cnt[6]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.784      ;
; 0.565 ; delay_block:delay_block|delay:delay|w_cnt[8]   ; delay_block:delay_block|delay:delay|w_cnt[8]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.784      ;
; 0.565 ; delay_block:delay_block|delay:delay|w_cnt[12]  ; delay_block:delay_block|delay:delay|w_cnt[12]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.784      ;
; 0.566 ; delay_block:delay_block|delay:delay|w_cnt[4]   ; delay_block:delay_block|delay:delay|w_cnt[4]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.785      ;
; 0.566 ; delay_block:delay_block|delay:delay|w_cnt[5]   ; delay_block:delay_block|delay:delay|w_cnt[5]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.785      ;
; 0.566 ; delay_block:delay_block|delay:delay|w_cnt[11]  ; delay_block:delay_block|delay:delay|w_cnt[11]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.785      ;
; 0.568 ; delay_block:delay_block|delay:delay|w_cnt[1]   ; delay_block:delay_block|delay:delay|w_cnt[1]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; uart_rx:uart_rx|bits_count_rx[1]               ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; cnt:cnt_21|o_cnt[3]                            ; cnt:cnt_21|o_cnt[3]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; delay_block:delay_block|delay:delay|w_cnt[9]   ; delay_block:delay_block|delay:delay|w_cnt[9]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; delay_block:delay_block|delay:delay|w_cnt[15]  ; delay_block:delay_block|delay:delay|w_cnt[15]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; cnt:cnt_4|o_cnt[1]                             ; cnt:cnt_4|o_cnt[2]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; cnt:cnt_21|o_cnt[10]                           ; cnt:cnt_21|o_cnt[10]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; delay_block:delay_block|delay:delay|w_cnt[10]  ; delay_block:delay_block|delay:delay|w_cnt[10]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; cnt_inst:inst_cnt|o_cnt[1]                     ; cnt_inst:inst_cnt|o_cnt[1]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; cnt:cnt_4|o_cnt[0]                             ; cnt:cnt_4|o_cnt[2]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.793      ;
; 0.575 ; cnt:cnt_21|o_cnt[0]                            ; cnt:cnt_21|o_cnt[0]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.063      ; 0.795      ;
; 0.575 ; delay_block:delay_block|delay:delay|w_cnt[16]  ; delay_block:delay_block|delay:delay|w_cnt[16]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.794      ;
; 0.575 ; cnt:cnt_4|o_cnt[0]                             ; cnt:cnt_4|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.794      ;
; 0.579 ; delay_block:delay_block|delay:delay|w_cnt[3]   ; delay_block:delay_block|delay:delay|w_cnt[3]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; delay_block:delay_block|delay:delay|w_cnt[7]   ; delay_block:delay_block|delay:delay|w_cnt[7]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; delay_block:delay_block|delay:delay|w_cnt[14]  ; delay_block:delay_block|delay:delay|w_cnt[14]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.798      ;
; 0.580 ; delay_block:delay_block|delay:delay|w_cnt[13]  ; delay_block:delay_block|delay:delay|w_cnt[13]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.799      ;
; 0.583 ; cnt_inst:inst_cnt|o_cnt[2]                     ; cnt_inst:inst_cnt|o_cnt[2]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.802      ;
; 0.586 ; uart_rx:uart_rx|ticks_count_rx[0]              ; uart_rx:uart_rx|o_data_rx[0]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.805      ;
; 0.589 ; cnt_inst:inst_cnt|o_cnt[0]                     ; cnt_inst:inst_cnt|o_cnt[0]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.808      ;
; 0.589 ; uart_rx:uart_rx|bits_count_rx[0]               ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.808      ;
; 0.589 ; uart_rx:uart_rx|bits_count_rx[0]               ; uart_rx:uart_rx|bits_count_rx[1]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.808      ;
; 0.590 ; delay_block:delay_block|delay:delay|w_cnt[0]   ; delay_block:delay_block|delay:delay|w_cnt[0]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.809      ;
; 0.594 ; cnt_inst:inst_cnt|o_cnt[5]                     ; cnt_inst:inst_cnt|o_cnt[5]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.813      ;
; 0.594 ; cnt_rx:cnt_rx|o_cnt[4]                         ; cnt_rx:cnt_rx|o_cnt[4]                                                    ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.813      ;
; 0.595 ; cnt_rx:cnt_rx|o_cnt[3]                         ; cnt_rx:cnt_rx|o_cnt[3]                                                    ; i_board_clk  ; i_board_clk ; 0.000        ; 0.062      ; 0.814      ;
+-------+------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                 ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 202.51 MHz ; 202.51 MHz      ; i_board_clk ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_board_clk ; 15.062 ; 0.000         ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; i_board_clk ; 0.311 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+-------+----------------------------+
; Clock       ; Slack ; End Point TNS              ;
+-------------+-------+----------------------------+
; i_board_clk ; 9.592 ; 0.000                      ;
+-------------+-------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_board_clk'                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.062 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.862      ;
; 15.062 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.862      ;
; 15.062 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.862      ;
; 15.062 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.862      ;
; 15.062 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.862      ;
; 15.062 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.862      ;
; 15.062 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.862      ;
; 15.160 ; fsm:fsm|state[1]                                                                                             ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.055     ; 4.780      ;
; 15.208 ; fsm:fsm|state[3]                                                                                             ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.055     ; 4.732      ;
; 15.251 ; fsm:fsm|state[0]                                                                                             ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.055     ; 4.689      ;
; 15.261 ; fsm:fsm|state[2]                                                                                             ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.055     ; 4.679      ;
; 15.282 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.640      ;
; 15.282 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.640      ;
; 15.282 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.640      ;
; 15.282 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.640      ;
; 15.282 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.640      ;
; 15.282 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.640      ;
; 15.282 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.640      ;
; 15.286 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[0] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.653      ;
; 15.286 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[1] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.653      ;
; 15.286 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[2] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.653      ;
; 15.286 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[3] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.653      ;
; 15.286 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[4] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.653      ;
; 15.286 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[5] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.653      ;
; 15.286 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[6] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.653      ;
; 15.286 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[7] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.653      ;
; 15.286 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[8] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.653      ;
; 15.307 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[0] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.632      ;
; 15.307 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[1] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.632      ;
; 15.307 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[2] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.632      ;
; 15.307 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[3] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.632      ;
; 15.307 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[4] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.632      ;
; 15.307 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[5] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.632      ;
; 15.307 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[6] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.632      ;
; 15.307 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[7] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.632      ;
; 15.307 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[8] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.632      ;
; 15.349 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.573      ;
; 15.349 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.573      ;
; 15.349 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.573      ;
; 15.349 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.573      ;
; 15.349 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.573      ;
; 15.349 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.573      ;
; 15.349 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.573      ;
; 15.352 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[0] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.587      ;
; 15.352 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[1] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.587      ;
; 15.352 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[2] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.587      ;
; 15.352 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[3] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.587      ;
; 15.352 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[4] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.587      ;
; 15.352 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[5] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.587      ;
; 15.352 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[6] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.587      ;
; 15.352 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[7] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.587      ;
; 15.352 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[8] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.587      ;
; 15.392 ; fsm:fsm|state[1]                                                                                             ; fsm:fsm|state[1]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.055     ; 4.548      ;
; 15.440 ; fsm:fsm|state[3]                                                                                             ; fsm:fsm|state[1]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.055     ; 4.500      ;
; 15.483 ; fsm:fsm|state[0]                                                                                             ; fsm:fsm|state[1]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.055     ; 4.457      ;
; 15.493 ; fsm:fsm|state[2]                                                                                             ; fsm:fsm|state[1]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.055     ; 4.447      ;
; 15.533 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.391      ;
; 15.533 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.391      ;
; 15.533 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.391      ;
; 15.533 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.391      ;
; 15.533 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.391      ;
; 15.533 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.391      ;
; 15.533 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.391      ;
; 15.535 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.387      ;
; 15.535 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.387      ;
; 15.535 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.387      ;
; 15.535 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.387      ;
; 15.535 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.387      ;
; 15.535 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.387      ;
; 15.535 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.073     ; 4.387      ;
; 15.545 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[0]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.068     ; 4.382      ;
; 15.545 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[5]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.068     ; 4.382      ;
; 15.545 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[1]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.068     ; 4.382      ;
; 15.545 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[2]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.068     ; 4.382      ;
; 15.545 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[3]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.068     ; 4.382      ;
; 15.545 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[4]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.068     ; 4.382      ;
; 15.554 ; cnt:cnt_21|o_cnt[13]                                                                                         ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.385      ;
; 15.562 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.362      ;
; 15.562 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.362      ;
; 15.562 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.362      ;
; 15.562 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.362      ;
; 15.562 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.362      ;
; 15.562 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.362      ;
; 15.562 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.071     ; 4.362      ;
; 15.563 ; cnt:cnt_21|o_cnt[14]                                                                                         ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.376      ;
; 15.597 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[0] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.342      ;
; 15.597 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[1] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.342      ;
; 15.597 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[2] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.342      ;
; 15.597 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[3] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.342      ;
; 15.597 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[4] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.342      ;
; 15.597 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[5] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.342      ;
; 15.597 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[6] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.342      ;
; 15.597 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[7] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.342      ;
; 15.597 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[8] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.342      ;
; 15.616 ; cnt:cnt_21|o_cnt[3]                                                                                          ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.055     ; 4.324      ;
; 15.626 ; cnt:cnt_21|o_cnt[10]                                                                                         ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.313      ;
; 15.628 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe112   ; delay_block:delay_block|delay:delay|w_cnt[0] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.311      ;
; 15.628 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe112   ; delay_block:delay_block|delay:delay|w_cnt[1] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.311      ;
; 15.628 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe112   ; delay_block:delay_block|delay:delay|w_cnt[2] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.311      ;
; 15.628 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe112   ; delay_block:delay_block|delay:delay|w_cnt[3] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.056     ; 4.311      ;
+--------+--------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_board_clk'                                                                                                                                                                 ;
+-------+------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; fsm:fsm|o_next_data                            ; fsm:fsm|o_next_data                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; cnt:cnt_4|o_cnt[2]                             ; cnt:cnt_4|o_cnt[2]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; cnt:cnt_4|o_cnt[1]                             ; cnt:cnt_4|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; fsm:fsm|o_rst_cnt_rx                           ; fsm:fsm|o_rst_cnt_rx                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; fsm:fsm|o_enb_rx                               ; fsm:fsm|o_enb_rx                                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; fsm:fsm|o_cnt_21_ce                            ; fsm:fsm|o_cnt_21_ce                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; fsm:fsm|o_delay_enb                            ; fsm:fsm|o_delay_enb                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; fsm:fsm|o_cnt_2_ce                             ; fsm:fsm|o_cnt_2_ce                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|state_rx[1]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:uart_rx|bits_count_rx[2]               ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:uart_rx|bits_count_rx[1]               ; uart_rx:uart_rx|bits_count_rx[1]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay_block:delay_block|delay:delay|o_delay_TO ; delay_block:delay_block|delay:delay|o_delay_TO                            ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cnt:cnt_2|o_cnt[1]                             ; cnt:cnt_2|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:uart_rx|o_data_rx[0]                   ; uart_rx:uart_rx|o_data_rx[0]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:uart_rx|state_rx[0]                    ; uart_rx:uart_rx|state_rx[0]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; cnt:cnt_4|o_cnt[0]                             ; cnt:cnt_4|o_cnt[0]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; uart_rx:uart_rx|bits_count_rx[0]               ; uart_rx:uart_rx|bits_count_rx[0]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; cnt:cnt_2|o_cnt[0]                             ; cnt:cnt_2|o_cnt[0]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.336 ; cnt:cnt_21|o_cnt[20]                           ; cnt:cnt_21|o_cnt[20]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.535      ;
; 0.339 ; data_reg:data_reg|o_data[103]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe76 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; data_reg:data_reg|o_data[100]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe46 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.054      ; 0.538      ;
; 0.341 ; data_reg:data_reg|o_data[2]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe23 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.540      ;
; 0.346 ; fsm:fsm|o_cnt_2_ce                             ; cnt:cnt_2|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; fsm:fsm|o_cnt_2_ce                             ; cnt:cnt_2|o_cnt[0]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.545      ;
; 0.348 ; delay_block:delay_block|delay:delay|w_cnt[17]  ; delay_block:delay_block|delay:delay|w_cnt[17]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.547      ;
; 0.355 ; uart_rx:uart_rx|o_data_rx[4]                   ; uart_rx:uart_rx|o_data_rx[5]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.554      ;
; 0.358 ; uart_rx:uart_rx|o_data_rx[2]                   ; uart_rx:uart_rx|o_data_rx[3]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.557      ;
; 0.358 ; uart_rx:uart_rx|o_data_rx[1]                   ; uart_rx:uart_rx|o_data_rx[2]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.557      ;
; 0.362 ; uart_rx:uart_rx|o_data_rx[5]                   ; uart_rx:uart_rx|o_data_rx[6]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.561      ;
; 0.363 ; uart_rx:uart_rx|o_data_rx[5]                   ; data_reg:data_reg|o_data[5]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.562      ;
; 0.365 ; cnt_rx:cnt_rx|o_cnt[5]                         ; cnt_rx:cnt_rx|o_cnt[5]                                                    ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.564      ;
; 0.392 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.591      ;
; 0.392 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[1]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.591      ;
; 0.399 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[3]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.598      ;
; 0.399 ; fsm:fsm|state[1]                               ; fsm:fsm|o_delay_enb                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.598      ;
; 0.400 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[0]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.599      ;
; 0.433 ; data_reg:data_reg|o_data[0]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe3  ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.632      ;
; 0.456 ; cnt_inst:inst_cnt|o_cnt[5]                     ; fsm:fsm|state[2]                                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.656      ;
; 0.463 ; data_reg:data_reg|o_data[176]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe9  ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.663      ;
; 0.485 ; uart_rx:uart_rx|o_data_rx[6]                   ; uart_rx:uart_rx|o_data_rx[7]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.684      ;
; 0.486 ; data_reg:data_reg|o_data[178]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe29 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.686      ;
; 0.486 ; uart_rx:uart_rx|o_data_rx[3]                   ; uart_rx:uart_rx|o_data_rx[4]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.685      ;
; 0.493 ; data_reg:data_reg|o_data[219]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe40 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.693      ;
; 0.496 ; data_reg:data_reg|o_data[115]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe37 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; data_reg:data_reg|o_data[102]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe66 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; data_reg:data_reg|o_data[252]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe51 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; uart_rx:uart_rx|state_rx[0]                    ; uart_rx:uart_rx|state_rx[1]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; data_reg:data_reg|o_data[4]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe43 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; cnt:cnt_21|o_cnt[9]                            ; cnt:cnt_21|o_cnt[9]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; cnt:cnt_21|o_cnt[5]                            ; cnt:cnt_21|o_cnt[5]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; data_reg:data_reg|o_data[6]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe63 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.700      ;
; 0.500 ; cnt:cnt_21|o_cnt[13]                           ; cnt:cnt_21|o_cnt[13]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; cnt:cnt_21|o_cnt[7]                            ; cnt:cnt_21|o_cnt[7]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; cnt:cnt_21|o_cnt[11]                           ; cnt:cnt_21|o_cnt[11]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; cnt:cnt_21|o_cnt[16]                           ; cnt:cnt_21|o_cnt[16]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; cnt:cnt_21|o_cnt[15]                           ; cnt:cnt_21|o_cnt[15]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; cnt:cnt_2|o_cnt[0]                             ; cnt:cnt_2|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; cnt:cnt_21|o_cnt[12]                           ; cnt:cnt_21|o_cnt[12]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; cnt:cnt_21|o_cnt[1]                            ; cnt:cnt_21|o_cnt[1]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; cnt:cnt_21|o_cnt[19]                           ; cnt:cnt_21|o_cnt[19]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; cnt:cnt_21|o_cnt[17]                           ; cnt:cnt_21|o_cnt[17]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; cnt:cnt_21|o_cnt[14]                           ; cnt:cnt_21|o_cnt[14]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; cnt:cnt_21|o_cnt[8]                            ; cnt:cnt_21|o_cnt[8]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; cnt:cnt_21|o_cnt[6]                            ; cnt:cnt_21|o_cnt[6]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; cnt:cnt_21|o_cnt[4]                            ; cnt:cnt_21|o_cnt[4]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; cnt:cnt_21|o_cnt[18]                           ; cnt:cnt_21|o_cnt[18]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; cnt:cnt_21|o_cnt[2]                            ; cnt:cnt_21|o_cnt[2]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; delay_block:delay_block|delay:delay|w_cnt[4]   ; delay_block:delay_block|delay:delay|w_cnt[4]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.705      ;
; 0.506 ; delay_block:delay_block|delay:delay|w_cnt[11]  ; delay_block:delay_block|delay:delay|w_cnt[11]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.705      ;
; 0.507 ; delay_block:delay_block|delay:delay|w_cnt[5]   ; delay_block:delay_block|delay:delay|w_cnt[5]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.706      ;
; 0.507 ; delay_block:delay_block|delay:delay|w_cnt[6]   ; delay_block:delay_block|delay:delay|w_cnt[6]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.706      ;
; 0.507 ; delay_block:delay_block|delay:delay|w_cnt[8]   ; delay_block:delay_block|delay:delay|w_cnt[8]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.706      ;
; 0.508 ; delay_block:delay_block|delay:delay|w_cnt[1]   ; delay_block:delay_block|delay:delay|w_cnt[1]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.707      ;
; 0.508 ; delay_block:delay_block|delay:delay|w_cnt[12]  ; delay_block:delay_block|delay:delay|w_cnt[12]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.707      ;
; 0.508 ; cnt:cnt_4|o_cnt[1]                             ; cnt:cnt_4|o_cnt[2]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.708      ;
; 0.512 ; delay_block:delay_block|delay:delay|w_cnt[9]   ; delay_block:delay_block|delay:delay|w_cnt[9]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; delay_block:delay_block|delay:delay|w_cnt[15]  ; delay_block:delay_block|delay:delay|w_cnt[15]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart_rx:uart_rx|bits_count_rx[1]               ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; data_reg:data_reg|o_data[221]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe60 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.051      ; 0.708      ;
; 0.514 ; cnt_inst:inst_cnt|o_cnt[1]                     ; cnt_inst:inst_cnt|o_cnt[1]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; cnt:cnt_21|o_cnt[10]                           ; cnt:cnt_21|o_cnt[10]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; cnt:cnt_21|o_cnt[3]                            ; cnt:cnt_21|o_cnt[3]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; cnt:cnt_4|o_cnt[0]                             ; cnt:cnt_4|o_cnt[2]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.714      ;
; 0.515 ; delay_block:delay_block|delay:delay|w_cnt[10]  ; delay_block:delay_block|delay:delay|w_cnt[10]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; cnt:cnt_4|o_cnt[0]                             ; cnt:cnt_4|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.716      ;
; 0.517 ; cnt:cnt_21|o_cnt[0]                            ; cnt:cnt_21|o_cnt[0]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; delay_block:delay_block|delay:delay|w_cnt[16]  ; delay_block:delay_block|delay:delay|w_cnt[16]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.716      ;
; 0.519 ; delay_block:delay_block|delay:delay|w_cnt[7]   ; delay_block:delay_block|delay:delay|w_cnt[7]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; delay_block:delay_block|delay:delay|w_cnt[13]  ; delay_block:delay_block|delay:delay|w_cnt[13]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; delay_block:delay_block|delay:delay|w_cnt[14]  ; delay_block:delay_block|delay:delay|w_cnt[14]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; delay_block:delay_block|delay:delay|w_cnt[3]   ; delay_block:delay_block|delay:delay|w_cnt[3]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; cnt_inst:inst_cnt|o_cnt[2]                     ; cnt_inst:inst_cnt|o_cnt[2]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.722      ;
; 0.525 ; uart_rx:uart_rx|bits_count_rx[0]               ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.724      ;
; 0.525 ; uart_rx:uart_rx|bits_count_rx[0]               ; uart_rx:uart_rx|bits_count_rx[1]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.724      ;
; 0.525 ; uart_rx:uart_rx|ticks_count_rx[0]              ; uart_rx:uart_rx|o_data_rx[0]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.724      ;
; 0.527 ; cnt_inst:inst_cnt|o_cnt[0]                     ; cnt_inst:inst_cnt|o_cnt[0]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.727      ;
; 0.527 ; delay_block:delay_block|delay:delay|w_cnt[0]   ; delay_block:delay_block|delay:delay|w_cnt[0]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.726      ;
; 0.529 ; cnt_inst:inst_cnt|o_cnt[5]                     ; cnt_inst:inst_cnt|o_cnt[5]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.056      ; 0.729      ;
; 0.530 ; cnt_rx:cnt_rx|o_cnt[4]                         ; cnt_rx:cnt_rx|o_cnt[4]                                                    ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.729      ;
; 0.533 ; cnt_rx:cnt_rx|o_cnt[0]                         ; cnt_rx:cnt_rx|o_cnt[0]                                                    ; i_board_clk  ; i_board_clk ; 0.000        ; 0.055      ; 0.732      ;
+-------+------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_board_clk ; 16.803 ; 0.000         ;
+-------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; i_board_clk ; 0.186 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+-------+----------------------------+
; Clock       ; Slack ; End Point TNS              ;
+-------------+-------+----------------------------+
; i_board_clk ; 9.270 ; 0.000                      ;
+-------------+-------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_board_clk'                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.803 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 3.133      ;
; 16.803 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 3.133      ;
; 16.803 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 3.133      ;
; 16.803 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 3.133      ;
; 16.803 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 3.133      ;
; 16.803 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 3.133      ;
; 16.803 ; uart_rx:uart_rx|ticks_count_rx[1]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 3.133      ;
; 16.905 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 3.029      ;
; 16.905 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 3.029      ;
; 16.905 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 3.029      ;
; 16.905 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 3.029      ;
; 16.905 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 3.029      ;
; 16.905 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 3.029      ;
; 16.905 ; uart_rx:uart_rx|ticks_count_rx[2]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 3.029      ;
; 16.942 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.992      ;
; 16.942 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.992      ;
; 16.942 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.992      ;
; 16.942 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.992      ;
; 16.942 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.992      ;
; 16.942 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.992      ;
; 16.942 ; uart_rx:uart_rx|ticks_count_rx[7]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.992      ;
; 16.960 ; fsm:fsm|state[1]                                                                                             ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.990      ;
; 16.977 ; fsm:fsm|state[0]                                                                                             ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.973      ;
; 16.986 ; fsm:fsm|state[3]                                                                                             ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.964      ;
; 17.008 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[0] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.945      ;
; 17.008 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[1] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.945      ;
; 17.008 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[2] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.945      ;
; 17.008 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[3] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.945      ;
; 17.008 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[4] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.945      ;
; 17.008 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[5] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.945      ;
; 17.008 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[6] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.945      ;
; 17.008 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[7] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.945      ;
; 17.008 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe132   ; delay_block:delay_block|delay:delay|w_cnt[8] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.945      ;
; 17.026 ; fsm:fsm|state[2]                                                                                             ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.924      ;
; 17.052 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[0] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.898      ;
; 17.052 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[1] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.898      ;
; 17.052 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[2] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.898      ;
; 17.052 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[3] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.898      ;
; 17.052 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[4] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.898      ;
; 17.052 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[5] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.898      ;
; 17.052 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[6] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.898      ;
; 17.052 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[7] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.898      ;
; 17.052 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[5] ; delay_block:delay_block|delay:delay|w_cnt[8] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.898      ;
; 17.054 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[0] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.899      ;
; 17.054 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[1] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.899      ;
; 17.054 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[2] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.899      ;
; 17.054 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[3] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.899      ;
; 17.054 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[4] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.899      ;
; 17.054 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[5] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.899      ;
; 17.054 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[6] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.899      ;
; 17.054 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[7] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.899      ;
; 17.054 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe1a[2] ; delay_block:delay_block|delay:delay|w_cnt[8] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.899      ;
; 17.071 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.865      ;
; 17.071 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.865      ;
; 17.071 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.865      ;
; 17.071 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.865      ;
; 17.071 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.865      ;
; 17.071 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.865      ;
; 17.071 ; uart_rx:uart_rx|ticks_count_rx[11]                                                                           ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.865      ;
; 17.089 ; fsm:fsm|state[1]                                                                                             ; fsm:fsm|state[1]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.861      ;
; 17.096 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.838      ;
; 17.096 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.838      ;
; 17.096 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.838      ;
; 17.096 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.838      ;
; 17.096 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.838      ;
; 17.096 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.838      ;
; 17.096 ; uart_rx:uart_rx|ticks_count_rx[8]                                                                            ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.053     ; 2.838      ;
; 17.105 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.831      ;
; 17.105 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.831      ;
; 17.105 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.831      ;
; 17.105 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.831      ;
; 17.105 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.831      ;
; 17.105 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.831      ;
; 17.105 ; uart_rx:uart_rx|ticks_count_rx[12]                                                                           ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.831      ;
; 17.106 ; fsm:fsm|state[0]                                                                                             ; fsm:fsm|state[1]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.844      ;
; 17.115 ; fsm:fsm|state[3]                                                                                             ; fsm:fsm|state[1]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.835      ;
; 17.132 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[0]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.048     ; 2.807      ;
; 17.132 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[5]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.048     ; 2.807      ;
; 17.132 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[1]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.048     ; 2.807      ;
; 17.132 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[2]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.048     ; 2.807      ;
; 17.132 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[3]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.048     ; 2.807      ;
; 17.132 ; uart_rx:uart_rx|ticks_count_rx[5]                                                                            ; cnt_rx:cnt_rx|o_cnt[4]                       ; i_board_clk  ; i_board_clk ; 20.000       ; -0.048     ; 2.807      ;
; 17.136 ; cnt:cnt_21|o_cnt[13]                                                                                         ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.039     ; 2.812      ;
; 17.140 ; cnt:cnt_21|o_cnt[14]                                                                                         ; fsm:fsm|state[0]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.039     ; 2.808      ;
; 17.155 ; fsm:fsm|state[2]                                                                                             ; fsm:fsm|state[1]                             ; i_board_clk  ; i_board_clk ; 20.000       ; -0.037     ; 2.795      ;
; 17.171 ; uart_rx:uart_rx|ticks_count_rx[10]                                                                           ; uart_rx:uart_rx|o_data_rx[1]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.765      ;
; 17.171 ; uart_rx:uart_rx|ticks_count_rx[10]                                                                           ; uart_rx:uart_rx|o_data_rx[2]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.765      ;
; 17.171 ; uart_rx:uart_rx|ticks_count_rx[10]                                                                           ; uart_rx:uart_rx|o_data_rx[3]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.765      ;
; 17.171 ; uart_rx:uart_rx|ticks_count_rx[10]                                                                           ; uart_rx:uart_rx|o_data_rx[4]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.765      ;
; 17.171 ; uart_rx:uart_rx|ticks_count_rx[10]                                                                           ; uart_rx:uart_rx|o_data_rx[5]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.765      ;
; 17.171 ; uart_rx:uart_rx|ticks_count_rx[10]                                                                           ; uart_rx:uart_rx|o_data_rx[6]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.765      ;
; 17.171 ; uart_rx:uart_rx|ticks_count_rx[10]                                                                           ; uart_rx:uart_rx|o_data_rx[7]                 ; i_board_clk  ; i_board_clk ; 20.000       ; -0.051     ; 2.765      ;
; 17.174 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[0] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.779      ;
; 17.174 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[1] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.779      ;
; 17.174 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[2] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.779      ;
; 17.174 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[3] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.779      ;
; 17.174 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[4] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.779      ;
; 17.174 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[5] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.779      ;
; 17.174 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[6] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.779      ;
; 17.174 ; delay_block:delay_block|delay_mux_in:delay_mux_in|lpm_mux:LPM_MUX_component|mux_hse:auto_generated|dffe113   ; delay_block:delay_block|delay:delay|w_cnt[7] ; i_board_clk  ; i_board_clk ; 20.000       ; -0.034     ; 2.779      ;
+--------+--------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_board_clk'                                                                                                                                                                 ;
+-------+------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; fsm:fsm|o_next_data                            ; fsm:fsm|o_next_data                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fsm:fsm|o_rst_cnt_rx                           ; fsm:fsm|o_rst_cnt_rx                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fsm:fsm|o_enb_rx                               ; fsm:fsm|o_enb_rx                                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fsm:fsm|o_cnt_21_ce                            ; fsm:fsm|o_cnt_21_ce                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fsm:fsm|o_delay_enb                            ; fsm:fsm|o_delay_enb                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fsm:fsm|o_cnt_2_ce                             ; fsm:fsm|o_cnt_2_ce                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|state_rx[1]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|bits_count_rx[2]               ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|bits_count_rx[1]               ; uart_rx:uart_rx|bits_count_rx[1]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; delay_block:delay_block|delay:delay|o_delay_TO ; delay_block:delay_block|delay:delay|o_delay_TO                            ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cnt:cnt_2|o_cnt[1]                             ; cnt:cnt_2|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cnt:cnt_4|o_cnt[2]                             ; cnt:cnt_4|o_cnt[2]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cnt:cnt_4|o_cnt[1]                             ; cnt:cnt_4|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|state_rx[0]                    ; uart_rx:uart_rx|state_rx[0]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|o_data_rx[0]                   ; uart_rx:uart_rx|o_data_rx[0]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; data_reg:data_reg|o_data[103]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe76 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_rx:uart_rx|bits_count_rx[0]               ; uart_rx:uart_rx|bits_count_rx[0]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; cnt:cnt_2|o_cnt[0]                             ; cnt:cnt_2|o_cnt[0]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; cnt:cnt_4|o_cnt[0]                             ; cnt:cnt_4|o_cnt[0]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; data_reg:data_reg|o_data[100]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe46 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; data_reg:data_reg|o_data[2]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe23 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.316      ;
; 0.197 ; cnt:cnt_21|o_cnt[20]                           ; cnt:cnt_21|o_cnt[20]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; fsm:fsm|o_cnt_2_ce                             ; cnt:cnt_2|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; fsm:fsm|o_cnt_2_ce                             ; cnt:cnt_2|o_cnt[0]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.318      ;
; 0.203 ; uart_rx:uart_rx|o_data_rx[4]                   ; uart_rx:uart_rx|o_data_rx[5]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; uart_rx:uart_rx|o_data_rx[1]                   ; uart_rx:uart_rx|o_data_rx[2]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; delay_block:delay_block|delay:delay|w_cnt[17]  ; delay_block:delay_block|delay:delay|w_cnt[17]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.325      ;
; 0.206 ; uart_rx:uart_rx|o_data_rx[2]                   ; uart_rx:uart_rx|o_data_rx[3]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; uart_rx:uart_rx|o_data_rx[5]                   ; uart_rx:uart_rx|o_data_rx[6]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.328      ;
; 0.208 ; uart_rx:uart_rx|o_data_rx[5]                   ; data_reg:data_reg|o_data[5]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.329      ;
; 0.217 ; cnt_rx:cnt_rx|o_cnt[5]                         ; cnt_rx:cnt_rx|o_cnt[5]                                                    ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.337      ;
; 0.231 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.352      ;
; 0.231 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[1]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.352      ;
; 0.236 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[3]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.357      ;
; 0.236 ; uart_rx:uart_rx|state_rx[1]                    ; uart_rx:uart_rx|bits_count_rx[0]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.357      ;
; 0.246 ; fsm:fsm|state[1]                               ; fsm:fsm|o_delay_enb                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.367      ;
; 0.255 ; data_reg:data_reg|o_data[0]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe3  ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.376      ;
; 0.258 ; data_reg:data_reg|o_data[176]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe9  ; i_board_clk  ; i_board_clk ; 0.000        ; 0.038      ; 0.380      ;
; 0.270 ; data_reg:data_reg|o_data[178]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe29 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.038      ; 0.392      ;
; 0.273 ; data_reg:data_reg|o_data[219]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe40 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.394      ;
; 0.275 ; data_reg:data_reg|o_data[102]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe66 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.395      ;
; 0.278 ; cnt_inst:inst_cnt|o_cnt[5]                     ; fsm:fsm|state[2]                                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.399      ;
; 0.279 ; uart_rx:uart_rx|o_data_rx[6]                   ; uart_rx:uart_rx|o_data_rx[7]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; uart_rx:uart_rx|state_rx[0]                    ; uart_rx:uart_rx|state_rx[1]                                               ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.400      ;
; 0.281 ; uart_rx:uart_rx|o_data_rx[3]                   ; uart_rx:uart_rx|o_data_rx[4]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.402      ;
; 0.294 ; data_reg:data_reg|o_data[221]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe60 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.033      ; 0.411      ;
; 0.294 ; data_reg:data_reg|o_data[115]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe37 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.414      ;
; 0.296 ; data_reg:data_reg|o_data[4]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe43 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; data_reg:data_reg|o_data[252]                  ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe51 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; cnt:cnt_21|o_cnt[11]                           ; cnt:cnt_21|o_cnt[11]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; cnt:cnt_21|o_cnt[9]                            ; cnt:cnt_21|o_cnt[9]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; data_reg:data_reg|o_data[6]                    ; data_mux:data_mux|lpm_mux:LPM_MUX_component|mux_1re:auto_generated|dffe63 ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; cnt:cnt_21|o_cnt[13]                           ; cnt:cnt_21|o_cnt[13]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; cnt:cnt_21|o_cnt[7]                            ; cnt:cnt_21|o_cnt[7]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; cnt:cnt_2|o_cnt[0]                             ; cnt:cnt_2|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; cnt:cnt_21|o_cnt[19]                           ; cnt:cnt_21|o_cnt[19]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt:cnt_21|o_cnt[16]                           ; cnt:cnt_21|o_cnt[16]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt:cnt_21|o_cnt[15]                           ; cnt:cnt_21|o_cnt[15]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt:cnt_21|o_cnt[8]                            ; cnt:cnt_21|o_cnt[8]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; cnt:cnt_21|o_cnt[5]                            ; cnt:cnt_21|o_cnt[5]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; cnt:cnt_21|o_cnt[18]                           ; cnt:cnt_21|o_cnt[18]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; cnt:cnt_21|o_cnt[17]                           ; cnt:cnt_21|o_cnt[17]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; cnt:cnt_21|o_cnt[14]                           ; cnt:cnt_21|o_cnt[14]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; cnt:cnt_21|o_cnt[12]                           ; cnt:cnt_21|o_cnt[12]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; cnt:cnt_21|o_cnt[6]                            ; cnt:cnt_21|o_cnt[6]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt:cnt_21|o_cnt[2]                            ; cnt:cnt_21|o_cnt[2]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt:cnt_21|o_cnt[1]                            ; cnt:cnt_21|o_cnt[1]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; cnt:cnt_21|o_cnt[4]                            ; cnt:cnt_21|o_cnt[4]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; delay_block:delay_block|delay:delay|w_cnt[8]   ; delay_block:delay_block|delay:delay|w_cnt[8]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; delay_block:delay_block|delay:delay|w_cnt[11]  ; delay_block:delay_block|delay:delay|w_cnt[11]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; delay_block:delay_block|delay:delay|w_cnt[5]   ; delay_block:delay_block|delay:delay|w_cnt[5]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; delay_block:delay_block|delay:delay|w_cnt[6]   ; delay_block:delay_block|delay:delay|w_cnt[6]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; delay_block:delay_block|delay:delay|w_cnt[12]  ; delay_block:delay_block|delay:delay|w_cnt[12]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; delay_block:delay_block|delay:delay|w_cnt[1]   ; delay_block:delay_block|delay:delay|w_cnt[1]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; delay_block:delay_block|delay:delay|w_cnt[4]   ; delay_block:delay_block|delay:delay|w_cnt[4]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; delay_block:delay_block|delay:delay|w_cnt[9]   ; delay_block:delay_block|delay:delay|w_cnt[9]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; delay_block:delay_block|delay:delay|w_cnt[15]  ; delay_block:delay_block|delay:delay|w_cnt[15]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; cnt:cnt_4|o_cnt[1]                             ; cnt:cnt_4|o_cnt[2]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; cnt_inst:inst_cnt|o_cnt[1]                     ; cnt_inst:inst_cnt|o_cnt[1]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; cnt:cnt_21|o_cnt[10]                           ; cnt:cnt_21|o_cnt[10]                                                      ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; delay_block:delay_block|delay:delay|w_cnt[10]  ; delay_block:delay_block|delay:delay|w_cnt[10]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_rx:uart_rx|bits_count_rx[1]               ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; cnt:cnt_21|o_cnt[3]                            ; cnt:cnt_21|o_cnt[3]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; delay_block:delay_block|delay:delay|w_cnt[16]  ; delay_block:delay_block|delay:delay|w_cnt[16]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; cnt:cnt_21|o_cnt[0]                            ; cnt:cnt_21|o_cnt[0]                                                       ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; cnt:cnt_4|o_cnt[0]                             ; cnt:cnt_4|o_cnt[2]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; cnt:cnt_4|o_cnt[0]                             ; cnt:cnt_4|o_cnt[1]                                                        ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; delay_block:delay_block|delay:delay|w_cnt[7]   ; delay_block:delay_block|delay:delay|w_cnt[7]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; delay_block:delay_block|delay:delay|w_cnt[13]  ; delay_block:delay_block|delay:delay|w_cnt[13]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; delay_block:delay_block|delay:delay|w_cnt[3]   ; delay_block:delay_block|delay:delay|w_cnt[3]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; delay_block:delay_block|delay:delay|w_cnt[14]  ; delay_block:delay_block|delay:delay|w_cnt[14]                             ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; cnt_inst:inst_cnt|o_cnt[2]                     ; cnt_inst:inst_cnt|o_cnt[2]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.432      ;
; 0.314 ; cnt_inst:inst_cnt|o_cnt[0]                     ; cnt_inst:inst_cnt|o_cnt[0]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; uart_rx:uart_rx|ticks_count_rx[0]              ; uart_rx:uart_rx|o_data_rx[0]                                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; delay_block:delay_block|delay:delay|w_cnt[0]   ; delay_block:delay_block|delay:delay|w_cnt[0]                              ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; uart_rx:uart_rx|bits_count_rx[0]               ; uart_rx:uart_rx|bits_count_rx[2]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; cnt_inst:inst_cnt|o_cnt[5]                     ; cnt_inst:inst_cnt|o_cnt[5]                                                ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.439      ;
; 0.318 ; cnt_rx:cnt_rx|o_cnt[0]                         ; cnt_rx:cnt_rx|o_cnt[0]                                                    ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; uart_rx:uart_rx|bits_count_rx[0]               ; uart_rx:uart_rx|bits_count_rx[1]                                          ; i_board_clk  ; i_board_clk ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; cnt_rx:cnt_rx|o_cnt[3]                         ; cnt_rx:cnt_rx|o_cnt[3]                                                    ; i_board_clk  ; i_board_clk ; 0.000        ; 0.036      ; 0.439      ;
+-------+------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 14.585 ; 0.186 ; N/A      ; N/A     ; 9.270               ;
;  i_board_clk     ; 14.585 ; 0.186 ; N/A      ; N/A     ; 9.270               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  i_board_clk     ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_RS          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[0]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[1]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[2]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[3]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[4]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[5]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[6]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_data[7]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_E           ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_board_clk             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_data_rx               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RS          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_data[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_data[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_data[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_data[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_data[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_data[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_data[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_data[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_E           ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RS          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; o_data[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; o_E           ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RS          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; o_data[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; o_data[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; o_data[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; o_data[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; o_data[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; o_data[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; o_data[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; o_data[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; o_E           ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_board_clk ; i_board_clk ; 7811     ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_board_clk ; i_board_clk ; 7811     ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------------------+
; Clock Status Summary                           ;
+-------------+-------------+------+-------------+
; Target      ; Clock       ; Type ; Status      ;
+-------------+-------------+------+-------------+
; i_board_clk ; i_board_clk ; Base ; Constrained ;
+-------------+-------------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Sep 28 20:10:25 2022
Info: Command: quartus_sta LCD -c LCD
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'LCD.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 14.585
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.585               0.000 i_board_clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 i_board_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.592
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.592               0.000 i_board_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 15.062
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.062               0.000 i_board_clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 i_board_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.592
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.592               0.000 i_board_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.803
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.803               0.000 i_board_clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 i_board_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.270
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.270               0.000 i_board_clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4780 megabytes
    Info: Processing ended: Wed Sep 28 20:10:27 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


