Fitter report for DCache
Thu Nov 18 09:19:30 2010
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 18 09:19:30 2010     ;
; Quartus II Version                 ; 10.0 Build 218 06/27/2010 SJ Full Version ;
; Revision Name                      ; DCache                                    ;
; Top-level Entity Name              ; DCache                                    ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C35F672C6                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 1,442 / 33,216 ( 4 % )                    ;
;     Total combinational functions  ; 1,176 / 33,216 ( 4 % )                    ;
;     Dedicated logic registers      ; 859 / 33,216 ( 3 % )                      ;
; Total registers                    ; 859                                       ;
; Total pins                         ; 147 / 475 ( 31 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 1,024 / 483,840 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Use smart compilation                                                      ; On                             ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.80        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   8.3%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2251 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2251 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2248    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /share/jinz/MIPS/mips_sram_s3/sim_src/board/cache/rtl/altera_proj/DCache.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,442 / 33,216 ( 4 % )    ;
;     -- Combinational with no register       ; 583                       ;
;     -- Register only                        ; 266                       ;
;     -- Combinational with a register        ; 593                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 942                       ;
;     -- 3 input functions                    ; 186                       ;
;     -- <=2 input functions                  ; 48                        ;
;     -- Register only                        ; 266                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1176                      ;
;     -- arithmetic mode                      ; 0                         ;
;                                             ;                           ;
; Total registers*                            ; 859 / 34,593 ( 2 % )      ;
;     -- Dedicated logic registers            ; 859 / 33,216 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 101 / 2,076 ( 5 % )       ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 147 / 475 ( 31 % )        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 8 / 105 ( 8 % )           ;
; Total block memory bits                     ; 1,024 / 483,840 ( < 1 % ) ;
; Total block memory implementation bits      ; 36,864 / 483,840 ( 8 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )            ;
; DSP Blocks                                  ; 0 / 35 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 3%              ;
; Peak interconnect usage (total/H/V)         ; 23% / 20% / 28%           ;
; Maximum fan-out node                        ; Clk~clkctrl               ;
; Maximum fan-out                             ; 867                       ;
; Highest non-global fan-out signal           ; wb_addr[3]~0              ;
; Highest non-global fan-out                  ; 191                       ;
; Total fan-out                               ; 7347                      ;
; Average fan-out                             ; 3.18                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1442 / 33216 ( 4 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 583                  ; 0                              ;
;     -- Register only                        ; 266                  ; 0                              ;
;     -- Combinational with a register        ; 593                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 942                  ; 0                              ;
;     -- 3 input functions                    ; 186                  ; 0                              ;
;     -- <=2 input functions                  ; 48                   ; 0                              ;
;     -- Register only                        ; 266                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1176                 ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 859                  ; 0                              ;
;     -- Dedicated logic registers            ; 859 / 33216 ( 2 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 101 / 2076 ( 4 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 147                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 1024                 ; 0                              ;
; Total RAM block bits                        ; 36864                ; 0                              ;
; M4K                                         ; 8 / 105 ( 7 % )      ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7379                 ; 0                              ;
;     -- Registered Connections               ; 1264                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 44                   ; 0                              ;
;     -- Output Ports                         ; 39                   ; 0                              ;
;     -- Bidir Ports                          ; 64                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clk          ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[0]  ; F20   ; 5        ; 65           ; 34           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[10] ; B17   ; 4        ; 42           ; 36           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[11] ; D16   ; 4        ; 40           ; 36           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[12] ; N20   ; 5        ; 65           ; 21           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[13] ; M23   ; 5        ; 65           ; 22           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[14] ; F14   ; 4        ; 35           ; 36           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[15] ; G14   ; 4        ; 35           ; 36           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[16] ; G13   ; 4        ; 35           ; 36           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[17] ; N23   ; 5        ; 65           ; 20           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[18] ; M24   ; 5        ; 65           ; 20           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[19] ; N24   ; 5        ; 65           ; 20           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[1]  ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[20] ; R24   ; 6        ; 65           ; 17           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[21] ; AC14  ; 7        ; 35           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[22] ; M25   ; 5        ; 65           ; 20           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[23] ; AE13  ; 8        ; 31           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[24] ; P23   ; 6        ; 65           ; 18           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[25] ; G16   ; 4        ; 44           ; 36           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[26] ; Y14   ; 7        ; 37           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[27] ; A14   ; 4        ; 33           ; 36           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[28] ; D14   ; 4        ; 33           ; 36           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[29] ; AE16  ; 7        ; 40           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[2]  ; B12   ; 3        ; 29           ; 36           ; 0           ; 37                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[30] ; K25   ; 5        ; 65           ; 22           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[31] ; C16   ; 4        ; 37           ; 36           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[3]  ; AA13  ; 7        ; 35           ; 0            ; 0           ; 123                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[4]  ; C15   ; 4        ; 37           ; 36           ; 3           ; 122                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[5]  ; B15   ; 4        ; 37           ; 36           ; 2           ; 125                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[6]  ; Y15   ; 7        ; 37           ; 0            ; 0           ; 124                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[7]  ; AD15  ; 7        ; 35           ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[8]  ; H16   ; 4        ; 42           ; 36           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DAddress[9]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DBE[0]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DBE[1]       ; R6    ; 1        ; 0            ; 14           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DBE[2]       ; AC11  ; 8        ; 22           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DBE[3]       ; T22   ; 6        ; 65           ; 16           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DRD          ; F10   ; 3        ; 14           ; 36           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DStrobe      ; L10   ; 2        ; 0            ; 23           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DWR          ; L9    ; 2        ; 0            ; 24           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MGrant       ; J2    ; 2        ; 0            ; 26           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Reset        ; AA14  ; 7        ; 37           ; 0            ; 2           ; 116                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; mSDR_RxD     ; AD11  ; 8        ; 27           ; 0            ; 3           ; 55                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; mSDR_TxD     ; E12   ; 3        ; 24           ; 36           ; 3           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DReady       ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[0]  ; A20   ; 4        ; 55           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[10] ; B14   ; 4        ; 33           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[11] ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[12] ; AC9   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[13] ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[14] ; M20   ; 5        ; 65           ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[15] ; G15   ; 4        ; 44           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[16] ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[17] ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[18] ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[19] ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[1]  ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[20] ; M19   ; 5        ; 65           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[21] ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[22] ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[23] ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[24] ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[25] ; J1    ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[26] ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[27] ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[28] ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[29] ; F15   ; 4        ; 44           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[2]  ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[30] ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[31] ; J3    ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[3]  ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[4]  ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[5]  ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[6]  ; M21   ; 5        ; 65           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[7]  ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[8]  ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAddress[9]  ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBE[0]       ; P24   ; 6        ; 65           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBE[1]       ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBE[2]       ; AA12  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBE[3]       ; T10   ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MRW          ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MStrobe      ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                   ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------+---------------------+
; DData[0]  ; U12   ; 8        ; 29           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[10] ; L4    ; 2        ; 0            ; 25           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[11] ; G12   ; 3        ; 27           ; 36           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[12] ; A8    ; 3        ; 16           ; 36           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[13] ; R4    ; 1        ; 0            ; 16           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[14] ; L6    ; 2        ; 0            ; 24           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[15] ; F12   ; 3        ; 27           ; 36           ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[16] ; R2    ; 1        ; 0            ; 17           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[17] ; V13   ; 8        ; 27           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[18] ; AD10  ; 8        ; 22           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[19] ; AE10  ; 8        ; 24           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[1]  ; AE11  ; 8        ; 27           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[20] ; D10   ; 3        ; 20           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[21] ; P4    ; 1        ; 0            ; 17           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[22] ; AB12  ; 8        ; 24           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[23] ; AF10  ; 8        ; 24           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[24] ; D12   ; 3        ; 24           ; 36           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[25] ; C10   ; 3        ; 20           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[26] ; R7    ; 1        ; 0            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[27] ; M3    ; 2        ; 0            ; 23           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[28] ; M2    ; 2        ; 0            ; 23           ; 4           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[29] ; J14   ; 3        ; 24           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[2]  ; AF9   ; 8        ; 22           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[30] ; H11   ; 3        ; 18           ; 36           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[31] ; J10   ; 3        ; 27           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[3]  ; V11   ; 8        ; 29           ; 0            ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[4]  ; B8    ; 3        ; 16           ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[5]  ; P3    ; 1        ; 0            ; 17           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[6]  ; AC12  ; 8        ; 24           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[7]  ; V14   ; 8        ; 27           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[8]  ; J11   ; 3        ; 27           ; 36           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; DData[9]  ; J13   ; 3        ; 24           ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DData[31]~66                           ; -                   ;
; MData[0]  ; P6    ; 1        ; 0            ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[10] ; G11   ; 3        ; 22           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[11] ; A9    ; 3        ; 20           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[12] ; B10   ; 3        ; 22           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[13] ; T2    ; 1        ; 0            ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[14] ; H12   ; 3        ; 18           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[15] ; M4    ; 2        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[16] ; F18   ; 4        ; 50           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[17] ; A6    ; 3        ; 3            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[18] ; W11   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[19] ; G5    ; 2        ; 0            ; 33           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[1]  ; T3    ; 1        ; 0            ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[20] ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[21] ; AA18  ; 7        ; 50           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[22] ; F17   ; 4        ; 48           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[23] ; AD23  ; 7        ; 61           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[24] ; Y1    ; 1        ; 0            ; 9            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[25] ; AA11  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[26] ; V21   ; 6        ; 65           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[27] ; AF4   ; 8        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[28] ; R17   ; 6        ; 65           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[29] ; V18   ; 7        ; 59           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[2]  ; T9    ; 1        ; 0            ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[30] ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[31] ; AE22  ; 7        ; 59           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                      ; -                   ;
; MData[3]  ; C11   ; 3        ; 29           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[4]  ; L2    ; 2        ; 0            ; 24           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[5]  ; R3    ; 1        ; 0            ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[6]  ; R5    ; 1        ; 0            ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[7]  ; P7    ; 1        ; 0            ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[8]  ; B9    ; 3        ; 20           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
; MData[9]  ; F11   ; 3        ; 18           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; DCacheControl:DCacheControl|Decoder0~1 ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 64 ( 25 % ) ; 3.3V          ; --           ;
; 2        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 3        ; 28 / 56 ( 50 % ) ; 3.3V          ; --           ;
; 4        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 5        ; 12 / 65 ( 18 % ) ; 3.3V          ; --           ;
; 6        ; 7 / 59 ( 12 % )  ; 3.3V          ; --           ;
; 7        ; 16 / 58 ( 28 % ) ; 3.3V          ; --           ;
; 8        ; 24 / 56 ( 43 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; MData[17]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; DData[12]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; MData[11]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; MAddress[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; DAddress[27]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; MAddress[28]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; MAddress[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; MData[25]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; MBE[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; DAddress[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; Reset                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; MData[21]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; DData[22]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; MAddress[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; MAddress[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; DBE[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; DData[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; DAddress[21]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; MAddress[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; DData[18]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; mSDR_RxD                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; MAddress[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; DAddress[7]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; MData[23]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; DReady                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; DData[19]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; DData[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; MAddress[17]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; DAddress[23]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; MAddress[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; DAddress[29]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; MData[20]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; MData[31]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; MData[27]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; DData[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; DData[23]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; MBE[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; DData[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; MData[8]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; MData[12]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; MAddress[22]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; DAddress[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; MAddress[10]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; DAddress[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; DAddress[9]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; DAddress[10]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; DData[25]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; MData[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; MAddress[23]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; DAddress[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; DAddress[31]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; DData[20]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; MAddress[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; DData[24]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; DAddress[28]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; MAddress[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; DAddress[11]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; MAddress[27]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; mSDR_TxD                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; MAddress[19]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; DRD                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 454        ; 3        ; MData[9]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; DData[15]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; MRW                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; DAddress[14]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; MAddress[29]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; MData[22]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 398        ; 4        ; MData[16]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; DAddress[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; MData[19]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; MData[10]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; DData[11]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; DAddress[16]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; DAddress[15]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; MAddress[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; DAddress[25]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; DAddress[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; DData[30]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; MData[14]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; MAddress[21]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; DAddress[8]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; MAddress[25]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 38         ; 2        ; MGrant                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 34         ; 2        ; MAddress[31]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; DData[31]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; DData[8]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; DData[9]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; DData[29]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; MData[30]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; MAddress[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 43         ; 2        ; MAddress[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; MAddress[24]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; DAddress[30]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; MData[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; MAddress[18]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; DData[10]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; DData[14]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 47         ; 2        ; MAddress[16]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; DWR                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 52         ; 2        ; DStrobe                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; DData[28]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; DData[27]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; MData[15]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; MAddress[30]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; MAddress[20]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 316        ; 5        ; MAddress[14]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 314        ; 5        ; MAddress[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; DAddress[13]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 313        ; 5        ; DAddress[18]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 312        ; 5        ; DAddress[22]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; MStrobe                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; DAddress[12]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; DAddress[17]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 310        ; 5        ; DAddress[19]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; Clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; DData[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; DData[21]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; MData[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 77         ; 1        ; MData[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; MAddress[26]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; DAddress[24]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 304        ; 6        ; MBE[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; DData[16]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; MData[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 73         ; 1        ; DData[13]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 74         ; 1        ; MData[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 81         ; 1        ; DBE[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 82         ; 1        ; DData[26]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; MData[28]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; DAddress[20]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; MData[13]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 80         ; 1        ; MData[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; MData[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T10      ; 75         ; 1        ; MBE[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; DBE[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; DData[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; DData[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; DData[17]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 175        ; 8        ; DData[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; MData[29]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; MData[26]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; MData[18]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; MData[24]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; DBE[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; MAddress[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; DAddress[26]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; DAddress[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                 ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
; |DCache                                    ; 1442 (205)  ; 859 (0)                   ; 0 (0)         ; 1024        ; 8    ; 0          ; 0            ; 0       ; 0         ; 147  ; 0            ; 583 (205)    ; 266 (0)           ; 593 (0)          ; |DCache                                                                             ;              ;
;    |DCacheControl:DCacheControl|           ; 71 (71)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 11 (11)          ; |DCache|DCacheControl:DCacheControl                                                 ;              ;
;    |DataMux:CacheDataInputMux2|            ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |DCache|DataMux:CacheDataInputMux2                                                  ;              ;
;    |DataRam:DataRam_D00|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D00                                                         ;              ;
;       |altsyncram:DataRam_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D00|altsyncram:DataRam_rtl_0                                ;              ;
;          |altsyncram_4lg1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D00|altsyncram:DataRam_rtl_0|altsyncram_4lg1:auto_generated ;              ;
;    |DataRam:DataRam_D01|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D01                                                         ;              ;
;       |altsyncram:DataRam_rtl_2|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D01|altsyncram:DataRam_rtl_2                                ;              ;
;          |altsyncram_4lg1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D01|altsyncram:DataRam_rtl_2|altsyncram_4lg1:auto_generated ;              ;
;    |DataRam:DataRam_D02|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D02                                                         ;              ;
;       |altsyncram:DataRam_rtl_4|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D02|altsyncram:DataRam_rtl_4                                ;              ;
;          |altsyncram_4lg1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D02|altsyncram:DataRam_rtl_4|altsyncram_4lg1:auto_generated ;              ;
;    |DataRam:DataRam_D03|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D03                                                         ;              ;
;       |altsyncram:DataRam_rtl_6|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D03|altsyncram:DataRam_rtl_6                                ;              ;
;          |altsyncram_4lg1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D03|altsyncram:DataRam_rtl_6|altsyncram_4lg1:auto_generated ;              ;
;    |DataRam:DataRam_D10|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D10                                                         ;              ;
;       |altsyncram:DataRam_rtl_1|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D10|altsyncram:DataRam_rtl_1                                ;              ;
;          |altsyncram_4lg1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D10|altsyncram:DataRam_rtl_1|altsyncram_4lg1:auto_generated ;              ;
;    |DataRam:DataRam_D11|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D11                                                         ;              ;
;       |altsyncram:DataRam_rtl_3|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D11|altsyncram:DataRam_rtl_3                                ;              ;
;          |altsyncram_4lg1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D11|altsyncram:DataRam_rtl_3|altsyncram_4lg1:auto_generated ;              ;
;    |DataRam:DataRam_D12|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D12                                                         ;              ;
;       |altsyncram:DataRam_rtl_5|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D12|altsyncram:DataRam_rtl_5                                ;              ;
;          |altsyncram_4lg1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D12|altsyncram:DataRam_rtl_5|altsyncram_4lg1:auto_generated ;              ;
;    |DataRam:DataRam_D13|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D13                                                         ;              ;
;       |altsyncram:DataRam_rtl_7|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D13|altsyncram:DataRam_rtl_7                                ;              ;
;          |altsyncram_4lg1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCache|DataRam:DataRam_D13|altsyncram:DataRam_rtl_7|altsyncram_4lg1:auto_generated ;              ;
;    |TagRam:TagRam|                         ; 466 (466)   ; 425 (425)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 175 (175)         ; 250 (250)        ; |DCache|TagRam:TagRam                                                               ;              ;
;    |ValidRam:ValidRam|                     ; 42 (42)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 17 (17)          ; |DCache|ValidRam:ValidRam                                                           ;              ;
;    |WriteBuffer:WriteBuffer|               ; 570 (93)    ; 400 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (93)     ; 91 (0)            ; 309 (64)         ; |DCache|WriteBuffer:WriteBuffer                                                     ;              ;
;       |wb_mem_B8:wb_m0|                    ; 39 (39)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 8 (8)             ; 24 (24)          ; |DCache|WriteBuffer:WriteBuffer|wb_mem_B8:wb_m0                                     ;              ;
;       |wb_mem_B8:wb_m1|                    ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 24 (24)          ; |DCache|WriteBuffer:WriteBuffer|wb_mem_B8:wb_m1                                     ;              ;
;       |wb_mem_B8:wb_m2|                    ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 24 (24)          ; |DCache|WriteBuffer:WriteBuffer|wb_mem_B8:wb_m2                                     ;              ;
;       |wb_mem_B8:wb_m3|                    ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 24 (24)          ; |DCache|WriteBuffer:WriteBuffer|wb_mem_B8:wb_m3                                     ;              ;
;       |wb_mem_B8:wb_m4|                    ; 40 (40)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 8 (8)             ; 24 (24)          ; |DCache|WriteBuffer:WriteBuffer|wb_mem_B8:wb_m4                                     ;              ;
;       |wb_mem_B8:wb_m5|                    ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 24 (24)          ; |DCache|WriteBuffer:WriteBuffer|wb_mem_B8:wb_m5                                     ;              ;
;       |wb_mem_B8:wb_m6|                    ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 24 (24)          ; |DCache|WriteBuffer:WriteBuffer|wb_mem_B8:wb_m6                                     ;              ;
;       |wb_mem_B8:wb_m7|                    ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 24 (24)          ; |DCache|WriteBuffer:WriteBuffer|wb_mem_B8:wb_m7                                     ;              ;
;       |wb_tag_B27:wb_t|                    ; 117 (117)   ; 108 (108)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 27 (27)           ; 81 (81)          ; |DCache|WriteBuffer:WriteBuffer|wb_tag_B27:wb_t                                     ;              ;
;       |wb_tagval_B1:wb_tv|                 ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DCache|WriteBuffer:WriteBuffer|wb_tagval_B1:wb_tv                                  ;              ;
;       |wb_val_B1:wb_v0|                    ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DCache|WriteBuffer:WriteBuffer|wb_val_B1:wb_v0                                     ;              ;
;       |wb_val_B1:wb_v1|                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DCache|WriteBuffer:WriteBuffer|wb_val_B1:wb_v1                                     ;              ;
;       |wb_val_B1:wb_v2|                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DCache|WriteBuffer:WriteBuffer|wb_val_B1:wb_v2                                     ;              ;
;       |wb_val_B1:wb_v3|                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DCache|WriteBuffer:WriteBuffer|wb_val_B1:wb_v3                                     ;              ;
;       |wb_val_B1:wb_v4|                    ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DCache|WriteBuffer:WriteBuffer|wb_val_B1:wb_v4                                     ;              ;
;       |wb_val_B1:wb_v5|                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DCache|WriteBuffer:WriteBuffer|wb_val_B1:wb_v5                                     ;              ;
;       |wb_val_B1:wb_v6|                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DCache|WriteBuffer:WriteBuffer|wb_val_B1:wb_v6                                     ;              ;
;       |wb_val_B1:wb_v7|                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DCache|WriteBuffer:WriteBuffer|wb_val_B1:wb_v7                                     ;              ;
;    |WriteBufferControl:WriteBufferControl| ; 56 (56)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 6 (6)            ; |DCache|WriteBufferControl:WriteBufferControl                                       ;              ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; MAddress[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[10] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[11] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[12] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[13] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[14] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[15] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[16] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[17] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[18] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[19] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[20] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[21] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[22] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[23] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[24] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[25] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[26] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[27] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[28] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[29] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[30] ; Output   ; --            ; --            ; --                    ; --  ;
; MAddress[31] ; Output   ; --            ; --            ; --                    ; --  ;
; DData[0]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[1]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[2]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[3]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[4]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[5]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DData[6]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[7]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[8]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[9]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[10]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DData[11]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[12]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[13]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DData[14]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DData[15]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[16]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DData[17]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[18]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[19]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[20]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[21]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DData[22]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[23]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[24]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[25]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[26]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DData[27]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DData[28]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DData[29]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[30]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DData[31]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; MData[0]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; MData[1]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; MData[2]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; MData[3]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; MData[4]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; MData[5]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; MData[6]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; MData[7]     ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; MData[8]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; MData[9]     ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; MData[10]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; MData[11]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; MData[12]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; MData[13]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; MData[14]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; MData[15]    ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; MData[16]    ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; MData[17]    ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; MData[18]    ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; MData[19]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; MData[20]    ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; MData[21]    ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; MData[22]    ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; MData[23]    ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; MData[24]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; MData[25]    ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; MData[26]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; MData[27]    ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; MData[28]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; MData[29]    ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; MData[30]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; MData[31]    ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; DAddress[0]  ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DAddress[1]  ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DReady       ; Output   ; --            ; --            ; --                    ; --  ;
; MStrobe      ; Output   ; --            ; --            ; --                    ; --  ;
; MRW          ; Output   ; --            ; --            ; --                    ; --  ;
; MBE[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; MBE[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; MBE[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; MBE[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; DRD          ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[3]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[4]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[6]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[5]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[7]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[8]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[10] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[9]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[11] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[12] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DAddress[14] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[13] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DAddress[15] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[16] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[18] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DAddress[17] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DAddress[19] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DAddress[20] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DAddress[22] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DAddress[21] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[23] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[24] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DAddress[26] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[25] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[28] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[27] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[31] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[30] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DAddress[29] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; mSDR_RxD     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; mSDR_TxD     ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DAddress[2]  ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DBE[0]       ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DBE[1]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DBE[2]       ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DBE[3]       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; Clk          ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; MGrant       ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; DWR          ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; Reset        ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; DStrobe      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; DData[0]                                                                                        ;                   ;         ;
;      - wb_data[0]~35                                                                            ; 1                 ; 6       ;
;      - MergeDataIn[0]~1                                                                         ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[0]~0                                                        ; 1                 ; 6       ;
; DData[1]                                                                                        ;                   ;         ;
;      - wb_data[1]~36                                                                            ; 0                 ; 6       ;
;      - MergeDataIn[1]~3                                                                         ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[1]~1                                                        ; 0                 ; 6       ;
; DData[2]                                                                                        ;                   ;         ;
;      - wb_data[2]~37                                                                            ; 1                 ; 6       ;
;      - MergeDataIn[2]~5                                                                         ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[2]~2                                                        ; 1                 ; 6       ;
; DData[3]                                                                                        ;                   ;         ;
;      - wb_data[3]~38                                                                            ; 0                 ; 6       ;
;      - MergeDataIn[3]~7                                                                         ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[3]~3                                                        ; 0                 ; 6       ;
; DData[4]                                                                                        ;                   ;         ;
;      - wb_data[4]~39                                                                            ; 1                 ; 6       ;
;      - MergeDataIn[4]~9                                                                         ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[4]~4                                                        ; 1                 ; 6       ;
; DData[5]                                                                                        ;                   ;         ;
;      - wb_data[5]~40                                                                            ; 0                 ; 6       ;
;      - MergeDataIn[5]~11                                                                        ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[5]~5                                                        ; 0                 ; 6       ;
; DData[6]                                                                                        ;                   ;         ;
;      - wb_data[6]~41                                                                            ; 0                 ; 6       ;
;      - MergeDataIn[6]~13                                                                        ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[6]~6                                                        ; 0                 ; 6       ;
; DData[7]                                                                                        ;                   ;         ;
;      - wb_data[7]~42                                                                            ; 1                 ; 6       ;
;      - MergeDataIn[7]~15                                                                        ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[7]~7                                                        ; 1                 ; 6       ;
; DData[8]                                                                                        ;                   ;         ;
;      - wb_data[8]~43                                                                            ; 0                 ; 6       ;
;      - MergeDataIn[8]~18                                                                        ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[8]~8                                                        ; 0                 ; 6       ;
; DData[9]                                                                                        ;                   ;         ;
;      - wb_data[9]~44                                                                            ; 0                 ; 6       ;
;      - MergeDataIn[9]~20                                                                        ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[9]~9                                                        ; 0                 ; 6       ;
; DData[10]                                                                                       ;                   ;         ;
;      - wb_data[10]~45                                                                           ; 0                 ; 6       ;
;      - MergeDataIn[10]~22                                                                       ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[10]~10                                                      ; 0                 ; 6       ;
; DData[11]                                                                                       ;                   ;         ;
;      - wb_data[11]~46                                                                           ; 0                 ; 6       ;
;      - MergeDataIn[11]~24                                                                       ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[11]~11                                                      ; 0                 ; 6       ;
; DData[12]                                                                                       ;                   ;         ;
;      - wb_data[12]~47                                                                           ; 1                 ; 6       ;
;      - MergeDataIn[12]~26                                                                       ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[12]~12                                                      ; 1                 ; 6       ;
; DData[13]                                                                                       ;                   ;         ;
;      - wb_data[13]~48                                                                           ; 0                 ; 6       ;
;      - MergeDataIn[13]~28                                                                       ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[13]~13                                                      ; 0                 ; 6       ;
; DData[14]                                                                                       ;                   ;         ;
;      - wb_data[14]~49                                                                           ; 1                 ; 6       ;
;      - MergeDataIn[14]~30                                                                       ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[14]~14                                                      ; 1                 ; 6       ;
; DData[15]                                                                                       ;                   ;         ;
;      - wb_data[15]~50                                                                           ; 1                 ; 6       ;
;      - MergeDataIn[15]~32                                                                       ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[15]~15                                                      ; 0                 ; 6       ;
; DData[16]                                                                                       ;                   ;         ;
;      - wb_data[16]~51                                                                           ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[16]~16                                                      ; 0                 ; 6       ;
; DData[17]                                                                                       ;                   ;         ;
;      - wb_data[17]~52                                                                           ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[17]~17                                                      ; 0                 ; 6       ;
; DData[18]                                                                                       ;                   ;         ;
;      - wb_data[18]~53                                                                           ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[18]~18                                                      ; 0                 ; 6       ;
; DData[19]                                                                                       ;                   ;         ;
;      - wb_data[19]~54                                                                           ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[19]~19                                                      ; 0                 ; 6       ;
; DData[20]                                                                                       ;                   ;         ;
;      - wb_data[20]~55                                                                           ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[20]~20                                                      ; 0                 ; 6       ;
; DData[21]                                                                                       ;                   ;         ;
;      - wb_data[21]~56                                                                           ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[21]~21                                                      ; 0                 ; 6       ;
; DData[22]                                                                                       ;                   ;         ;
;      - wb_data[22]~57                                                                           ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[22]~22                                                      ; 1                 ; 6       ;
; DData[23]                                                                                       ;                   ;         ;
;      - wb_data[23]~58                                                                           ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[23]~23                                                      ; 0                 ; 6       ;
; DData[24]                                                                                       ;                   ;         ;
;      - wb_data[24]~59                                                                           ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[24]~24                                                      ; 1                 ; 6       ;
; DData[25]                                                                                       ;                   ;         ;
;      - wb_data[25]~60                                                                           ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[25]~25                                                      ; 1                 ; 6       ;
; DData[26]                                                                                       ;                   ;         ;
;      - wb_data[26]~61                                                                           ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[26]~26                                                      ; 1                 ; 6       ;
; DData[27]                                                                                       ;                   ;         ;
;      - wb_data[27]~62                                                                           ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[27]~27                                                      ; 0                 ; 6       ;
; DData[28]                                                                                       ;                   ;         ;
;      - wb_data[28]~63                                                                           ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[28]~28                                                      ; 1                 ; 6       ;
; DData[29]                                                                                       ;                   ;         ;
;      - wb_data[29]~64                                                                           ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[29]~29                                                      ; 0                 ; 6       ;
; DData[30]                                                                                       ;                   ;         ;
;      - wb_data[30]~65                                                                           ; 0                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[30]~30                                                      ; 0                 ; 6       ;
; DData[31]                                                                                       ;                   ;         ;
;      - wb_data[31]~66                                                                           ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[31]~31                                                      ; 1                 ; 6       ;
; MData[0]                                                                                        ;                   ;         ;
;      - MergeDataIn[0]~2                                                                         ; 1                 ; 6       ;
; MData[1]                                                                                        ;                   ;         ;
;      - MergeDataIn[1]~3                                                                         ; 0                 ; 6       ;
; MData[2]                                                                                        ;                   ;         ;
;      - MergeDataIn[2]~6                                                                         ; 0                 ; 6       ;
; MData[3]                                                                                        ;                   ;         ;
;      - MergeDataIn[3]~7                                                                         ; 0                 ; 6       ;
; MData[4]                                                                                        ;                   ;         ;
;      - MergeDataIn[4]~10                                                                        ; 1                 ; 6       ;
; MData[5]                                                                                        ;                   ;         ;
;      - MergeDataIn[5]~11                                                                        ; 1                 ; 6       ;
; MData[6]                                                                                        ;                   ;         ;
;      - MergeDataIn[6]~14                                                                        ; 0                 ; 6       ;
; MData[7]                                                                                        ;                   ;         ;
;      - MergeDataIn[7]~15                                                                        ; 0                 ; 6       ;
; MData[8]                                                                                        ;                   ;         ;
;      - MergeDataIn[8]~19                                                                        ; 0                 ; 6       ;
; MData[9]                                                                                        ;                   ;         ;
;      - MergeDataIn[9]~20                                                                        ; 1                 ; 6       ;
; MData[10]                                                                                       ;                   ;         ;
;      - MergeDataIn[10]~23                                                                       ; 1                 ; 6       ;
; MData[11]                                                                                       ;                   ;         ;
;      - MergeDataIn[11]~24                                                                       ; 0                 ; 6       ;
; MData[12]                                                                                       ;                   ;         ;
;      - MergeDataIn[12]~27                                                                       ; 0                 ; 6       ;
; MData[13]                                                                                       ;                   ;         ;
;      - MergeDataIn[13]~28                                                                       ; 1                 ; 6       ;
; MData[14]                                                                                       ;                   ;         ;
;      - MergeDataIn[14]~31                                                                       ; 1                 ; 6       ;
; MData[15]                                                                                       ;                   ;         ;
;      - MergeDataIn[15]~32                                                                       ; 1                 ; 6       ;
; MData[16]                                                                                       ;                   ;         ;
; MData[17]                                                                                       ;                   ;         ;
; MData[18]                                                                                       ;                   ;         ;
; MData[19]                                                                                       ;                   ;         ;
; MData[20]                                                                                       ;                   ;         ;
; MData[21]                                                                                       ;                   ;         ;
; MData[22]                                                                                       ;                   ;         ;
; MData[23]                                                                                       ;                   ;         ;
; MData[24]                                                                                       ;                   ;         ;
; MData[25]                                                                                       ;                   ;         ;
; MData[26]                                                                                       ;                   ;         ;
; MData[27]                                                                                       ;                   ;         ;
; MData[28]                                                                                       ;                   ;         ;
; MData[29]                                                                                       ;                   ;         ;
; MData[30]                                                                                       ;                   ;         ;
; MData[31]                                                                                       ;                   ;         ;
; DAddress[0]                                                                                     ;                   ;         ;
; DAddress[1]                                                                                     ;                   ;         ;
; DRD                                                                                             ;                   ;         ;
;      - WriteBufferControl:WriteBufferControl|Mux5~2                                             ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Mux0~12                                                      ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Mux1~2                                                       ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|NextState~3                                                  ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|NextState~4                                                  ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|TagWrite                                                     ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Selector5~0                                        ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux4~3                                             ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|DReady~4                                                     ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Mux0~17                                                      ; 0                 ; 6       ;
; DAddress[3]                                                                                     ;                   ;         ;
;      - DataRam:DataRam_D13|altsyncram:DataRam_rtl_7|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D13|altsyncram:DataRam_rtl_7|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D03|altsyncram:DataRam_rtl_6|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D03|altsyncram:DataRam_rtl_6|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D12|altsyncram:DataRam_rtl_5|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D12|altsyncram:DataRam_rtl_5|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D02|altsyncram:DataRam_rtl_4|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D02|altsyncram:DataRam_rtl_4|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D11|altsyncram:DataRam_rtl_3|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D11|altsyncram:DataRam_rtl_3|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D01|altsyncram:DataRam_rtl_2|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D01|altsyncram:DataRam_rtl_2|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D10|altsyncram:DataRam_rtl_1|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D10|altsyncram:DataRam_rtl_1|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D00|altsyncram:DataRam_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D00|altsyncram:DataRam_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - wb_addr[3]~0                                                                             ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux24~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux24~9                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux23~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux23~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux23~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux23~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux23~5                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux23~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux22~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux21~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux21~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux21~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux21~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux21~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux21~8                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux20~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux20~9                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux19~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux19~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux19~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux19~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux19~5                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux19~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux18~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux17~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux17~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux17~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux17~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux17~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux17~8                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux16~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux16~9                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux15~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux15~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux15~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux15~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux15~5                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux15~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux14~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux13~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux13~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux13~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux13~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux13~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux13~8                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux12~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux12~9                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux11~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux11~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux11~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux11~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux11~5                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux11~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux10~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux9~0                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux9~1                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux9~2                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux9~4                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux9~7                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux9~8                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux0~6                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux0~9                                                                     ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~0                                                                 ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~1                                                                 ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~2                                                                 ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~4                                                                 ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~5                                                                 ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~7                                                                 ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux8~6                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux8~9                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux7~0                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux7~1                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux7~2                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux7~4                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux7~5                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux7~7                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux6~6                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux5~0                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux5~1                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux5~2                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux5~4                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux5~7                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux5~8                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux4~6                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux4~9                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux3~0                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux3~1                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux3~2                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux3~4                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux3~5                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux3~7                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux2~6                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux1~0                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux1~1                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux1~2                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux1~4                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux1~7                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux1~8                                                                     ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~0                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~1                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~2                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~3                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~4                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~5                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~6                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~7                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~8                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~9                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~10                                                            ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~11                                                            ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~12                                                            ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~13                                                            ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~14                                                            ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~15                                                            ; 1                 ; 6       ;
; DAddress[4]                                                                                     ;                   ;         ;
;      - DataRam:DataRam_D13|altsyncram:DataRam_rtl_7|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D13|altsyncram:DataRam_rtl_7|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D03|altsyncram:DataRam_rtl_6|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D03|altsyncram:DataRam_rtl_6|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D12|altsyncram:DataRam_rtl_5|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D12|altsyncram:DataRam_rtl_5|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D02|altsyncram:DataRam_rtl_4|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D02|altsyncram:DataRam_rtl_4|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D11|altsyncram:DataRam_rtl_3|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D11|altsyncram:DataRam_rtl_3|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D01|altsyncram:DataRam_rtl_2|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D01|altsyncram:DataRam_rtl_2|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D10|altsyncram:DataRam_rtl_1|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D10|altsyncram:DataRam_rtl_1|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D00|altsyncram:DataRam_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D00|altsyncram:DataRam_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - wb_addr[4]~1                                                                             ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux24~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux23~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux23~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux23~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux23~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux23~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux23~8                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux22~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux22~9                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux21~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux21~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux21~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux21~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux21~5                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux21~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux20~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux19~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux19~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux19~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux19~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux19~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux19~8                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux18~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux18~9                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux17~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux17~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux17~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux17~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux17~5                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux17~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux16~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux15~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux15~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux15~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux15~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux15~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux15~8                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux14~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux14~9                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux13~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux13~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux13~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux13~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux13~5                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux13~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux12~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux11~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux11~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux11~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux11~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux11~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux11~8                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux10~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux10~9                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux9~0                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux9~2                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux9~3                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux9~4                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux9~5                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux9~7                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux0~6                                                                     ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~0                                                                 ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~2                                                                 ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~3                                                                 ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~4                                                                 ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~7                                                                 ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~8                                                                 ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux8~6                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux7~0                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux7~2                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux7~3                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux7~4                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux7~7                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux7~8                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux6~6                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux6~9                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux5~0                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux5~2                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux5~3                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux5~4                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux5~5                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux5~7                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux4~6                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux3~0                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux3~2                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux3~3                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux3~4                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux3~7                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux3~8                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux2~6                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux2~9                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux1~0                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux1~2                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux1~3                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux1~4                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux1~5                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux1~7                                                                     ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~0                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~1                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~2                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~3                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~4                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~5                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~6                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~7                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~8                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~9                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~10                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~11                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~12                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~13                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~14                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~15                                                            ; 0                 ; 6       ;
; DAddress[6]                                                                                     ;                   ;         ;
;      - DataRam:DataRam_D13|altsyncram:DataRam_rtl_7|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D13|altsyncram:DataRam_rtl_7|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D03|altsyncram:DataRam_rtl_6|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D03|altsyncram:DataRam_rtl_6|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D12|altsyncram:DataRam_rtl_5|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D12|altsyncram:DataRam_rtl_5|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D02|altsyncram:DataRam_rtl_4|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D02|altsyncram:DataRam_rtl_4|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D11|altsyncram:DataRam_rtl_3|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D11|altsyncram:DataRam_rtl_3|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D01|altsyncram:DataRam_rtl_2|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D01|altsyncram:DataRam_rtl_2|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D10|altsyncram:DataRam_rtl_1|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D10|altsyncram:DataRam_rtl_1|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D00|altsyncram:DataRam_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - DataRam:DataRam_D00|altsyncram:DataRam_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|Equal0~20                                                        ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~8                                         ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux24~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux24~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux24~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux24~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux24~5                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux24~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux23~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux22~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux22~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux22~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux22~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux22~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux22~8                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux21~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux21~9                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux20~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux20~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux20~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux20~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux20~5                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux20~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux19~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux18~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux18~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux18~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux18~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux18~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux18~8                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux17~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux17~9                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux16~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux16~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux16~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux16~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux16~5                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux16~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux15~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux14~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux14~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux14~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux14~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux14~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux14~8                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux13~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux13~9                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux12~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux12~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux12~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux12~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux12~5                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux12~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux11~6                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux10~0                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux10~1                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux10~2                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux10~4                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux10~7                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux10~8                                                                    ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux9~6                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux9~9                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux0~0                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux0~1                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux0~2                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux0~4                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux0~5                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux0~7                                                                     ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~6                                                                 ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux8~0                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux8~1                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux8~2                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux8~4                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux8~5                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux8~7                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux7~6                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux6~0                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux6~1                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux6~2                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux6~4                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux6~7                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux6~8                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux5~6                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux5~9                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux4~0                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux4~1                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux4~2                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux4~4                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux4~5                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux4~7                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux3~6                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux2~0                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux2~1                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux2~2                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux2~4                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux2~7                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux2~8                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux1~6                                                                     ; 1                 ; 6       ;
;      - TagRam:TagRam|Mux1~9                                                                     ; 1                 ; 6       ;
;      - MAddress[5]~34                                                                           ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~0                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~1                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~2                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~3                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~4                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~5                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~6                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~7                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~8                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~9                                                             ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~10                                                            ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~11                                                            ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~12                                                            ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~13                                                            ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~14                                                            ; 1                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~15                                                            ; 1                 ; 6       ;
; DAddress[5]                                                                                     ;                   ;         ;
;      - DataRam:DataRam_D13|altsyncram:DataRam_rtl_7|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D13|altsyncram:DataRam_rtl_7|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D03|altsyncram:DataRam_rtl_6|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D03|altsyncram:DataRam_rtl_6|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D12|altsyncram:DataRam_rtl_5|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D12|altsyncram:DataRam_rtl_5|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D02|altsyncram:DataRam_rtl_4|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D02|altsyncram:DataRam_rtl_4|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D11|altsyncram:DataRam_rtl_3|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D11|altsyncram:DataRam_rtl_3|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D01|altsyncram:DataRam_rtl_2|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D01|altsyncram:DataRam_rtl_2|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D10|altsyncram:DataRam_rtl_1|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D10|altsyncram:DataRam_rtl_1|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D00|altsyncram:DataRam_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - DataRam:DataRam_D00|altsyncram:DataRam_rtl_0|altsyncram_4lg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|Equal0~19                                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~9                                         ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux24~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux24~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux24~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux24~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux24~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux24~8                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux23~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux23~9                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux22~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux22~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux22~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux22~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux22~5                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux22~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux21~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux20~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux20~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux20~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux20~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux20~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux20~8                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux19~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux19~9                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux18~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux18~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux18~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux18~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux18~5                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux18~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux17~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux16~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux16~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux16~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux16~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux16~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux16~8                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux15~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux15~9                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux14~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux14~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux14~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux14~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux14~5                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux14~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux13~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux12~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux12~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux12~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux12~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux12~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux12~8                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux11~6                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux11~9                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux10~0                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux10~2                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux10~3                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux10~4                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux10~5                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux10~7                                                                    ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux9~6                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux0~0                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux0~2                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux0~3                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux0~4                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux0~7                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux0~8                                                                     ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~6                                                                 ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Mux0~9                                                                 ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux8~0                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux8~2                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux8~3                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux8~4                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux8~7                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux8~8                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux7~6                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux7~9                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux6~0                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux6~2                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux6~3                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux6~4                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux6~5                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux6~7                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux5~6                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux4~0                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux4~2                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux4~3                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux4~4                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux4~7                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux4~8                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux3~6                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux3~9                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux2~0                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux2~2                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux2~3                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux2~4                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux2~5                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux2~7                                                                     ; 0                 ; 6       ;
;      - TagRam:TagRam|Mux1~6                                                                     ; 0                 ; 6       ;
;      - MAddress[4]~33                                                                           ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~0                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~1                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~2                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~3                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~4                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~5                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~6                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~7                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~8                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~9                                                             ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~10                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~11                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~12                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~13                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~14                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|Decoder0~15                                                            ; 0                 ; 6       ;
; DAddress[7]                                                                                     ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~18                                                        ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~0                                                        ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~10                                        ; 1                 ; 6       ;
;      - MAddress[6]~35                                                                           ; 1                 ; 6       ;
;      - TagRam:TagRam|TagRam~0                                                                   ; 1                 ; 6       ;
; DAddress[8]                                                                                     ;                   ;         ;
;      - DCacheControl:DCacheControl|Hit~0                                                        ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~11                                        ; 1                 ; 6       ;
;      - MAddress[7]~36                                                                           ; 1                 ; 6       ;
;      - TagRam:TagRam|TagRam~17                                                                  ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|Equal0~39                                                        ; 1                 ; 6       ;
; DAddress[10]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~23                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~1                                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~12                                        ; 0                 ; 6       ;
;      - MAddress[9]~38                                                                           ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~19                                                                  ; 0                 ; 6       ;
; DAddress[9]                                                                                     ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~22                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~1                                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~13                                        ; 0                 ; 6       ;
;      - MAddress[8]~37                                                                           ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~18                                                                  ; 0                 ; 6       ;
; DAddress[11]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~21                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~2                                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~14                                        ; 0                 ; 6       ;
;      - MAddress[10]~39                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~20                                                                  ; 0                 ; 6       ;
; DAddress[12]                                                                                    ;                   ;         ;
;      - DCacheControl:DCacheControl|Hit~2                                                        ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~15                                        ; 1                 ; 6       ;
;      - MAddress[11]~40                                                                          ; 1                 ; 6       ;
;      - TagRam:TagRam|TagRam~21                                                                  ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|Equal0~40                                                        ; 1                 ; 6       ;
; DAddress[14]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~26                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~3                                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~16                                        ; 0                 ; 6       ;
;      - MAddress[13]~42                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~23                                                                  ; 0                 ; 6       ;
; DAddress[13]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~25                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~3                                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~17                                        ; 0                 ; 6       ;
;      - MAddress[12]~41                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~22                                                                  ; 0                 ; 6       ;
; DAddress[15]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~24                                                        ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~5                                                        ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~18                                        ; 1                 ; 6       ;
;      - MAddress[14]~43                                                                          ; 1                 ; 6       ;
;      - TagRam:TagRam|TagRam~24                                                                  ; 1                 ; 6       ;
; DAddress[16]                                                                                    ;                   ;         ;
;      - DCacheControl:DCacheControl|Hit~5                                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~19                                        ; 0                 ; 6       ;
;      - MAddress[15]~44                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~25                                                                  ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|Equal0~41                                                        ; 0                 ; 6       ;
; DAddress[18]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~29                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~6                                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~20                                        ; 0                 ; 6       ;
;      - MAddress[17]~46                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~27                                                                  ; 0                 ; 6       ;
; DAddress[17]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~28                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~6                                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~21                                        ; 0                 ; 6       ;
;      - MAddress[16]~45                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~26                                                                  ; 0                 ; 6       ;
; DAddress[19]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~27                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~7                                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~22                                        ; 0                 ; 6       ;
;      - MAddress[18]~47                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~28                                                                  ; 0                 ; 6       ;
; DAddress[20]                                                                                    ;                   ;         ;
;      - DCacheControl:DCacheControl|Hit~7                                                        ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~23                                        ; 1                 ; 6       ;
;      - MAddress[19]~48                                                                          ; 1                 ; 6       ;
;      - TagRam:TagRam|TagRam~29                                                                  ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|Equal0~42                                                        ; 1                 ; 6       ;
; DAddress[22]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~33                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~8                                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~24                                        ; 0                 ; 6       ;
;      - MAddress[21]~50                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~31                                                                  ; 0                 ; 6       ;
; DAddress[21]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~32                                                        ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~8                                                        ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~25                                        ; 1                 ; 6       ;
;      - MAddress[20]~49                                                                          ; 1                 ; 6       ;
;      - TagRam:TagRam|TagRam~30                                                                  ; 1                 ; 6       ;
; DAddress[23]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~31                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~11                                                       ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~26                                        ; 0                 ; 6       ;
;      - MAddress[22]~51                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~33                                                                  ; 0                 ; 6       ;
; DAddress[24]                                                                                    ;                   ;         ;
;      - DCacheControl:DCacheControl|Hit~11                                                       ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~27                                        ; 0                 ; 6       ;
;      - MAddress[23]~52                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~34                                                                  ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|Equal0~43                                                        ; 0                 ; 6       ;
; DAddress[26]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~34                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~12                                                       ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~28                                        ; 0                 ; 6       ;
;      - MAddress[25]~54                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~36                                                                  ; 0                 ; 6       ;
; DAddress[25]                                                                                    ;                   ;         ;
;      - DCacheControl:DCacheControl|Hit~12                                                       ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~29                                        ; 0                 ; 6       ;
;      - MAddress[24]~53                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~35                                                                  ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|Equal0~44                                                        ; 0                 ; 6       ;
; DAddress[28]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~35                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~13                                                       ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~30                                        ; 0                 ; 6       ;
;      - MAddress[27]~56                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~38                                                                  ; 0                 ; 6       ;
; DAddress[27]                                                                                    ;                   ;         ;
;      - DCacheControl:DCacheControl|Hit~13                                                       ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~31                                        ; 1                 ; 6       ;
;      - MAddress[26]~55                                                                          ; 1                 ; 6       ;
;      - TagRam:TagRam|TagRam~37                                                                  ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|Equal0~45                                                        ; 1                 ; 6       ;
; DAddress[31]                                                                                    ;                   ;         ;
;      - WriteBuffer:WriteBuffer|Equal0~36                                                        ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|Hit~10                                                       ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~32                                        ; 1                 ; 6       ;
;      - MAddress[30]~59                                                                          ; 1                 ; 6       ;
;      - TagRam:TagRam|TagRam~32                                                                  ; 1                 ; 6       ;
; DAddress[30]                                                                                    ;                   ;         ;
;      - DCacheControl:DCacheControl|Hit~14                                                       ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~33                                        ; 0                 ; 6       ;
;      - MAddress[29]~58                                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam~40                                                                  ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|Equal0~46                                                        ; 0                 ; 6       ;
; DAddress[29]                                                                                    ;                   ;         ;
;      - DCacheControl:DCacheControl|Hit~14                                                       ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~34                                        ; 1                 ; 6       ;
;      - MAddress[28]~57                                                                          ; 1                 ; 6       ;
;      - TagRam:TagRam|TagRam~39                                                                  ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|Equal0~47                                                        ; 1                 ; 6       ;
; mSDR_RxD                                                                                        ;                   ;         ;
;      - wb_addr[2]~3                                                                             ; 1                 ; 6       ;
;      - wb_addr[2]~4                                                                             ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|Mux1~0                                                       ; 1                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux5~4                                             ; 1                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Selector4~0                                        ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_mem_B8:wb_m4|always0~0                                        ; 1                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_mem_B8:wb_m0|always0~0                                        ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|Count[0]~0                                                   ; 1                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux4~1                                             ; 1                 ; 6       ;
;      - DataRamWrite[4]                                                                          ; 1                 ; 6       ;
;      - MergeDataIn[2]~0                                                                         ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[0]~0                                                        ; 1                 ; 6       ;
;      - DataRamWrite[0]                                                                          ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[1]~1                                                        ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[2]~2                                                        ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[3]~3                                                        ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[4]~4                                                        ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[5]~5                                                        ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[6]~6                                                        ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[7]~7                                                        ; 1                 ; 6       ;
;      - DataRamWrite[5]                                                                          ; 1                 ; 6       ;
;      - MergeDataIn[15]~17                                                                       ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[8]~8                                                        ; 1                 ; 6       ;
;      - DataRamWrite[1]                                                                          ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[9]~9                                                        ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[10]~10                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[11]~11                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[12]~12                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[13]~13                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[14]~14                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[15]~15                                                      ; 1                 ; 6       ;
;      - DataRamWrite[6]                                                                          ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[16]~16                                                      ; 1                 ; 6       ;
;      - DataRamWrite[2]                                                                          ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[17]~17                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[18]~18                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[19]~19                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[20]~20                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[21]~21                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[22]~22                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[23]~23                                                      ; 1                 ; 6       ;
;      - DataRamWrite[7]                                                                          ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[24]~24                                                      ; 1                 ; 6       ;
;      - DataRamWrite[3]                                                                          ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[25]~25                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[26]~26                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[27]~27                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[28]~28                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[29]~29                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[30]~30                                                      ; 1                 ; 6       ;
;      - DataMux:CacheDataInputMux2|Z[31]~31                                                      ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask~0                                                   ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask~1                                                   ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask~2                                                   ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask~3                                                   ; 1                 ; 6       ;
; mSDR_TxD                                                                                        ;                   ;         ;
;      - wb_addr_mask[2]~0                                                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|NextState~0                                                  ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|NextState~2                                                  ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Count[0]~0                                                   ; 0                 ; 6       ;
;      - BTData[0]~0                                                                              ; 0                 ; 6       ;
;      - BTData[1]~1                                                                              ; 0                 ; 6       ;
;      - BTData[2]~2                                                                              ; 0                 ; 6       ;
;      - BTData[3]~3                                                                              ; 0                 ; 6       ;
;      - BTData[4]~4                                                                              ; 0                 ; 6       ;
;      - BTData[5]~5                                                                              ; 0                 ; 6       ;
;      - BTData[6]~6                                                                              ; 0                 ; 6       ;
;      - BTData[7]~7                                                                              ; 0                 ; 6       ;
;      - BTData[8]~8                                                                              ; 0                 ; 6       ;
;      - BTData[9]~9                                                                              ; 0                 ; 6       ;
;      - BTData[10]~10                                                                            ; 0                 ; 6       ;
;      - BTData[11]~11                                                                            ; 0                 ; 6       ;
;      - BTData[12]~12                                                                            ; 0                 ; 6       ;
;      - BTData[13]~13                                                                            ; 0                 ; 6       ;
;      - BTData[14]~14                                                                            ; 0                 ; 6       ;
;      - BTData[15]~15                                                                            ; 0                 ; 6       ;
; DAddress[2]                                                                                     ;                   ;         ;
;      - wb_addr[2]~4                                                                             ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_mem_B8:wb_m4|always0~0                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_mem_B8:wb_m0|always0~0                                        ; 0                 ; 6       ;
;      - DData[0]~64                                                                              ; 0                 ; 6       ;
;      - DData[1]~67                                                                              ; 0                 ; 6       ;
;      - DData[2]~69                                                                              ; 0                 ; 6       ;
;      - DData[3]~71                                                                              ; 0                 ; 6       ;
;      - DData[4]~73                                                                              ; 0                 ; 6       ;
;      - DData[5]~75                                                                              ; 0                 ; 6       ;
;      - DData[6]~77                                                                              ; 0                 ; 6       ;
;      - DData[7]~79                                                                              ; 0                 ; 6       ;
;      - DData[8]~81                                                                              ; 0                 ; 6       ;
;      - DData[9]~83                                                                              ; 0                 ; 6       ;
;      - DData[10]~85                                                                             ; 0                 ; 6       ;
;      - DData[11]~87                                                                             ; 0                 ; 6       ;
;      - DData[12]~89                                                                             ; 0                 ; 6       ;
;      - DData[13]~91                                                                             ; 0                 ; 6       ;
;      - DData[14]~93                                                                             ; 0                 ; 6       ;
;      - DData[15]~95                                                                             ; 0                 ; 6       ;
;      - DData[16]~97                                                                             ; 0                 ; 6       ;
;      - DData[17]~99                                                                             ; 0                 ; 6       ;
;      - DData[18]~101                                                                            ; 0                 ; 6       ;
;      - DData[19]~103                                                                            ; 0                 ; 6       ;
;      - DData[20]~105                                                                            ; 0                 ; 6       ;
;      - DData[21]~107                                                                            ; 0                 ; 6       ;
;      - DData[22]~109                                                                            ; 0                 ; 6       ;
;      - DData[23]~111                                                                            ; 0                 ; 6       ;
;      - DData[24]~113                                                                            ; 0                 ; 6       ;
;      - DData[25]~115                                                                            ; 0                 ; 6       ;
;      - DData[26]~117                                                                            ; 0                 ; 6       ;
;      - DData[27]~119                                                                            ; 0                 ; 6       ;
;      - DData[28]~121                                                                            ; 0                 ; 6       ;
;      - DData[29]~123                                                                            ; 0                 ; 6       ;
;      - DData[30]~125                                                                            ; 0                 ; 6       ;
;      - DData[31]~127                                                                            ; 0                 ; 6       ;
;      - RamWrite[4]~0                                                                            ; 0                 ; 6       ;
;      - RamWrite[0]~1                                                                            ; 0                 ; 6       ;
; DBE[0]                                                                                          ;                   ;         ;
;      - MBE~0                                                                                    ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux0~0                                             ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux0~1                                             ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux0~2                                             ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux0~4                                             ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Selector4~2                                        ; 0                 ; 6       ;
;      - DataRamWrite[4]                                                                          ; 0                 ; 6       ;
;      - DataRamWrite[0]                                                                          ; 0                 ; 6       ;
; DBE[1]                                                                                          ;                   ;         ;
;      - MBE~1                                                                                    ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux0~0                                             ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux0~1                                             ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux0~2                                             ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux0~4                                             ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Selector3~0                                        ; 0                 ; 6       ;
;      - DataRamWrite[5]                                                                          ; 0                 ; 6       ;
;      - DataRamWrite[1]                                                                          ; 0                 ; 6       ;
; DBE[2]                                                                                          ;                   ;         ;
;      - MBE~2                                                                                    ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux0~3                                             ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Selector2~0                                        ; 0                 ; 6       ;
;      - DataRamWrite[6]                                                                          ; 0                 ; 6       ;
;      - DataRamWrite[2]                                                                          ; 0                 ; 6       ;
; DBE[3]                                                                                          ;                   ;         ;
;      - MBE~3                                                                                    ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux0~3                                             ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux0~6                                             ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Selector1~0                                        ; 0                 ; 6       ;
;      - DataRamWrite[7]                                                                          ; 0                 ; 6       ;
;      - DataRamWrite[3]                                                                          ; 0                 ; 6       ;
; Clk                                                                                             ;                   ;         ;
; MGrant                                                                                          ;                   ;         ;
;      - DCacheControl:DCacheControl|Mux0~3                                                       ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Mux0~8                                                       ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Mux0~10                                                      ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Mux0~16                                                      ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask~0                                                   ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask~1                                                   ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask~2                                                   ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask~3                                                   ; 0                 ; 6       ;
; DWR                                                                                             ;                   ;         ;
;      - WriteBuffer:WriteBuffer|wb_tagval_B1:wb_tv|always0~0                                     ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|Mux0~9                                                       ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|Mux1~2                                                       ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|NextState~3                                                  ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|NextState~4                                                  ; 1                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux4~0                                             ; 1                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|Mux4~3                                             ; 1                 ; 6       ;
;      - DCacheControl:DCacheControl|Mux0~17                                                      ; 1                 ; 6       ;
; Reset                                                                                           ;                   ;         ;
;      - DCacheControl:DCacheControl|State[3]                                                     ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|State[2]                                                     ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|State[1]                                                     ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|State[0]                                                     ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|wb_flush                                           ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tagval_B1:wb_tv|wb_val[0]                                     ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tagval_B1:wb_tv|wb_val[2]                                     ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tagval_B1:wb_tv|wb_val[1]                                     ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tagval_B1:wb_tv|wb_val[3]                                     ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v0|wb_val[0]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v0|wb_val[2]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v0|wb_val[1]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v0|wb_val[3]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v4|wb_val[0]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v4|wb_val[2]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v4|wb_val[1]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v4|wb_val[3]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v1|wb_val[0]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v1|wb_val[2]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v1|wb_val[1]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v1|wb_val[3]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v5|wb_val[0]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v5|wb_val[2]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v5|wb_val[1]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v5|wb_val[3]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v2|wb_val[0]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v2|wb_val[2]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v2|wb_val[1]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v2|wb_val[3]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v6|wb_val[0]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v6|wb_val[2]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v6|wb_val[1]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v6|wb_val[3]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v3|wb_val[0]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v3|wb_val[2]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v3|wb_val[1]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v3|wb_val[3]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v7|wb_val[0]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v7|wb_val[2]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v7|wb_val[1]                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_val_B1:wb_v7|wb_val[3]                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask[1]                                                  ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|MergeData                                          ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|wb_flush_once                                      ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|FlushCount~1                                       ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|FlushCount[4]~4                                    ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|FlushCount~7                                       ; 0                 ; 6       ;
;      - WriteBufferControl:WriteBufferControl|FlushCount~10                                      ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~8                                         ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~9                                         ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~10                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~11                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~12                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~13                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~14                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~15                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~16                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~17                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~18                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~19                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~20                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~21                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~22                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~23                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~24                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~25                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~26                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~27                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~28                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~29                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~30                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~31                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~32                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~33                                        ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag~34                                        ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Count[0]~0                                                   ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|Count[0]~3                                                   ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[9][6]~1                                                             ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[5][24]~2                                                            ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[1][17]~3                                                            ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[13][15]~4                                                           ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[6][17]~5                                                            ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[10][18]~6                                                           ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[2][9]~7                                                             ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[14][18]~8                                                           ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[8][2]~9                                                             ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[4][21]~10                                                           ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[0][22]~11                                                           ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[12][15]~12                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[7][9]~13                                                            ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[11][15]~14                                                          ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[3][12]~15                                                           ; 0                 ; 6       ;
;      - TagRam:TagRam|TagRam[15][20]~16                                                          ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~0                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~1                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~2                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~3                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~4                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~5                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~6                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~7                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~8                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~9                                                            ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~10                                                           ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~11                                                           ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~12                                                           ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~13                                                           ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~14                                                           ; 0                 ; 6       ;
;      - ValidRam:ValidRam|ValidBits~15                                                           ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask~0                                                   ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask~2                                                   ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|FillMask~3                                                   ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[1][13]~35                                 ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[2][6]~36                                  ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[0][28]~37                                 ; 0                 ; 6       ;
;      - WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[3][21]~38                                 ; 0                 ; 6       ;
; DStrobe                                                                                         ;                   ;         ;
;      - DCacheControl:DCacheControl|Mux1~2                                                       ; 0                 ; 6       ;
;      - DCacheControl:DCacheControl|NextState~3                                                  ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                        ;
+----------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                     ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Clk                                                      ; PIN_P2             ; 867     ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; DCacheControl:DCacheControl|Count[0]~3                   ; LCCOMB_X29_Y15_N14 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; DCacheControl:DCacheControl|Decoder0~1                   ; LCCOMB_X28_Y23_N20 ; 17      ; Output enable ; no     ; --                   ; --               ; --                        ;
; DData[31]~66                                             ; LCCOMB_X29_Y20_N16 ; 32      ; Output enable ; no     ; --                   ; --               ; --                        ;
; DataRamWrite[0]                                          ; LCCOMB_X30_Y18_N26 ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; DataRamWrite[1]                                          ; LCCOMB_X30_Y16_N6  ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; DataRamWrite[2]                                          ; LCCOMB_X30_Y16_N18 ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; DataRamWrite[3]                                          ; LCCOMB_X30_Y16_N22 ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; DataRamWrite[4]                                          ; LCCOMB_X30_Y16_N2  ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; DataRamWrite[5]                                          ; LCCOMB_X30_Y16_N20 ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; DataRamWrite[6]                                          ; LCCOMB_X30_Y16_N0  ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; DataRamWrite[7]                                          ; LCCOMB_X30_Y16_N4  ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; MAddress[31]~32                                          ; LCCOMB_X28_Y23_N22 ; 32      ; Output enable ; no     ; --                   ; --               ; --                        ;
; Reset                                                    ; PIN_AA14           ; 116     ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[0][22]~11                           ; LCCOMB_X35_Y16_N12 ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[10][18]~6                           ; LCCOMB_X35_Y19_N4  ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[11][15]~14                          ; LCCOMB_X35_Y16_N16 ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[12][15]~12                          ; LCCOMB_X35_Y16_N24 ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[13][15]~4                           ; LCCOMB_X35_Y19_N12 ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[14][18]~8                           ; LCCOMB_X36_Y19_N6  ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[15][20]~16                          ; LCCOMB_X37_Y19_N6  ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[1][17]~3                            ; LCCOMB_X35_Y19_N16 ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[2][9]~7                             ; LCCOMB_X35_Y19_N8  ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[3][12]~15                           ; LCCOMB_X35_Y16_N20 ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[4][21]~10                           ; LCCOMB_X35_Y16_N0  ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[5][24]~2                            ; LCCOMB_X36_Y19_N4  ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[6][17]~5                            ; LCCOMB_X35_Y19_N0  ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[7][9]~13                            ; LCCOMB_X35_Y16_N4  ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[8][2]~9                             ; LCCOMB_X37_Y16_N6  ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; TagRam:TagRam|TagRam[9][6]~1                             ; LCCOMB_X37_Y17_N6  ; 25      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m0|wb_mem~56        ; LCCOMB_X29_Y18_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m0|wb_mem~57        ; LCCOMB_X29_Y18_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m0|wb_mem~58        ; LCCOMB_X29_Y18_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m0|wb_mem~59        ; LCCOMB_X25_Y19_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m1|wb_mem~56        ; LCCOMB_X25_Y19_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m1|wb_mem~57        ; LCCOMB_X25_Y19_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m1|wb_mem~58        ; LCCOMB_X25_Y19_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m1|wb_mem~59        ; LCCOMB_X27_Y23_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m2|wb_mem~56        ; LCCOMB_X28_Y21_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m2|wb_mem~57        ; LCCOMB_X28_Y21_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m2|wb_mem~58        ; LCCOMB_X28_Y21_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m2|wb_mem~59        ; LCCOMB_X28_Y21_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m3|wb_mem~56        ; LCCOMB_X28_Y21_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m3|wb_mem~57        ; LCCOMB_X28_Y21_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m3|wb_mem~58        ; LCCOMB_X28_Y21_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m3|wb_mem~59        ; LCCOMB_X28_Y21_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m4|wb_mem~56        ; LCCOMB_X25_Y19_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m4|wb_mem~57        ; LCCOMB_X25_Y19_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m4|wb_mem~58        ; LCCOMB_X25_Y19_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m4|wb_mem~59        ; LCCOMB_X27_Y15_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m5|wb_mem~56        ; LCCOMB_X25_Y19_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m5|wb_mem~57        ; LCCOMB_X25_Y19_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m5|wb_mem~58        ; LCCOMB_X25_Y19_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m5|wb_mem~59        ; LCCOMB_X25_Y19_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m6|wb_mem~56        ; LCCOMB_X25_Y19_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m6|wb_mem~57        ; LCCOMB_X25_Y19_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m6|wb_mem~58        ; LCCOMB_X25_Y19_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m6|wb_mem~59        ; LCCOMB_X28_Y21_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m7|wb_mem~56        ; LCCOMB_X24_Y20_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m7|wb_mem~57        ; LCCOMB_X28_Y21_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m7|wb_mem~58        ; LCCOMB_X28_Y21_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m7|wb_mem~59        ; LCCOMB_X24_Y20_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[0][28]~37 ; LCCOMB_X32_Y19_N12 ; 27      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[1][13]~35 ; LCCOMB_X32_Y19_N24 ; 27      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[2][6]~36  ; LCCOMB_X32_Y19_N10 ; 27      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[3][21]~38 ; LCCOMB_X32_Y19_N6  ; 27      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; WriteBufferControl:WriteBufferControl|FlushCount[4]~4    ; LCCOMB_X30_Y23_N6  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Clk  ; PIN_P2   ; 867     ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                    ;
+----------------------------------------------------------+---------+
; Name                                                     ; Fan-Out ;
+----------------------------------------------------------+---------+
; wb_addr[4]~1                                             ; 191     ;
; wb_addr[3]~0                                             ; 191     ;
; DAddress[5]                                              ; 133     ;
; DAddress[6]                                              ; 132     ;
; DAddress[3]                                              ; 131     ;
; DAddress[4]                                              ; 130     ;
; Reset                                                    ; 116     ;
; wb_data~34                                               ; 97      ;
; WriteBufferControl:WriteBufferControl|wb_flush           ; 91      ;
; DCacheControl:DCacheControl|TagWrite                     ; 57      ;
; mSDR_RxD                                                 ; 55      ;
; wb_addr[2]~4                                             ; 50      ;
; WriteBufferControl:WriteBufferControl|FlushCount[5]      ; 41      ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m4|data~0           ; 40      ;
; DCacheControl:DCacheControl|State[1]                     ; 39      ;
; DAddress[2]                                              ; 37      ;
; DCacheControl:DCacheControl|DReady~4                     ; 34      ;
; DCacheControl:DCacheControl|State[3]                     ; 33      ;
; wb_data[0]~67                                            ; 32      ;
; DData[31]~66                                             ; 32      ;
; MAddress[31]~32                                          ; 32      ;
; DCacheControl:DCacheControl|State[0]                     ; 32      ;
; DCacheControl:DCacheControl|Count[0]                     ; 28      ;
; WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[3][21]~38 ; 27      ;
; WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[0][28]~37 ; 27      ;
; WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[2][6]~36  ; 27      ;
; WriteBuffer:WriteBuffer|wb_tag_B27:wb_t|wb_tag[1][13]~35 ; 27      ;
; TagRam:TagRam|TagRam[15][20]~16                          ; 25      ;
; TagRam:TagRam|TagRam[3][12]~15                           ; 25      ;
; TagRam:TagRam|TagRam[11][15]~14                          ; 25      ;
; TagRam:TagRam|TagRam[7][9]~13                            ; 25      ;
; TagRam:TagRam|TagRam[12][15]~12                          ; 25      ;
; TagRam:TagRam|TagRam[0][22]~11                           ; 25      ;
; TagRam:TagRam|TagRam[4][21]~10                           ; 25      ;
; TagRam:TagRam|TagRam[8][2]~9                             ; 25      ;
; TagRam:TagRam|TagRam[14][18]~8                           ; 25      ;
; TagRam:TagRam|TagRam[2][9]~7                             ; 25      ;
; TagRam:TagRam|TagRam[10][18]~6                           ; 25      ;
; TagRam:TagRam|TagRam[6][17]~5                            ; 25      ;
; TagRam:TagRam|TagRam[13][15]~4                           ; 25      ;
; TagRam:TagRam|TagRam[1][17]~3                            ; 25      ;
; TagRam:TagRam|TagRam[5][24]~2                            ; 25      ;
; TagRam:TagRam|TagRam[9][6]~1                             ; 25      ;
; DCacheControl:DCacheControl|State[2]                     ; 23      ;
; mSDR_TxD                                                 ; 20      ;
; wb_addr[3]~2                                             ; 18      ;
; DCacheControl:DCacheControl|Decoder0~1                   ; 17      ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m0|always0~1        ; 16      ;
; WriteBuffer:WriteBuffer|wb_mem_B8:wb_m4|always0~1        ; 16      ;
; TagRam:TagRam|TagRam~40                                  ; 16      ;
+----------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; Name                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; DataRam:DataRam_D00|altsyncram:DataRam_rtl_0|altsyncram_4lg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X26_Y18 ;
; DataRam:DataRam_D01|altsyncram:DataRam_rtl_2|altsyncram_4lg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X26_Y20 ;
; DataRam:DataRam_D02|altsyncram:DataRam_rtl_4|altsyncram_4lg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X26_Y16 ;
; DataRam:DataRam_D03|altsyncram:DataRam_rtl_6|altsyncram_4lg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X26_Y21 ;
; DataRam:DataRam_D10|altsyncram:DataRam_rtl_1|altsyncram_4lg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X26_Y19 ;
; DataRam:DataRam_D11|altsyncram:DataRam_rtl_3|altsyncram_4lg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X26_Y22 ;
; DataRam:DataRam_D12|altsyncram:DataRam_rtl_5|altsyncram_4lg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X26_Y17 ;
; DataRam:DataRam_D13|altsyncram:DataRam_rtl_7|altsyncram_4lg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X26_Y23 ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 2,677 / 94,460 ( 3 % ) ;
; C16 interconnects          ; 128 / 3,315 ( 4 % )    ;
; C4 interconnects           ; 1,728 / 60,840 ( 3 % ) ;
; Direct links               ; 282 / 94,460 ( < 1 % ) ;
; Global clocks              ; 1 / 16 ( 6 % )         ;
; Local interconnects        ; 610 / 33,216 ( 2 % )   ;
; R24 interconnects          ; 111 / 3,091 ( 4 % )    ;
; R4 interconnects           ; 1,686 / 81,294 ( 2 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.28) ; Number of LABs  (Total = 101) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 1                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 3                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 0                             ;
; 9                                           ; 2                             ;
; 10                                          ; 0                             ;
; 11                                          ; 0                             ;
; 12                                          ; 2                             ;
; 13                                          ; 4                             ;
; 14                                          ; 1                             ;
; 15                                          ; 2                             ;
; 16                                          ; 79                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.72) ; Number of LABs  (Total = 101) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 92                            ;
; 1 Clock enable                     ; 12                            ;
; 1 Sync. clear                      ; 7                             ;
; 2 Clock enables                    ; 63                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.30) ; Number of LABs  (Total = 101) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 0                             ;
; 16                                           ; 7                             ;
; 17                                           ; 2                             ;
; 18                                           ; 8                             ;
; 19                                           ; 4                             ;
; 20                                           ; 11                            ;
; 21                                           ; 7                             ;
; 22                                           ; 5                             ;
; 23                                           ; 5                             ;
; 24                                           ; 2                             ;
; 25                                           ; 5                             ;
; 26                                           ; 5                             ;
; 27                                           ; 6                             ;
; 28                                           ; 6                             ;
; 29                                           ; 10                            ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.56) ; Number of LABs  (Total = 101) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 4                             ;
; 2                                                ; 1                             ;
; 3                                                ; 1                             ;
; 4                                                ; 1                             ;
; 5                                                ; 6                             ;
; 6                                                ; 2                             ;
; 7                                                ; 2                             ;
; 8                                                ; 12                            ;
; 9                                                ; 15                            ;
; 10                                               ; 7                             ;
; 11                                               ; 7                             ;
; 12                                               ; 4                             ;
; 13                                               ; 14                            ;
; 14                                               ; 10                            ;
; 15                                               ; 6                             ;
; 16                                               ; 4                             ;
; 17                                               ; 1                             ;
; 18                                               ; 1                             ;
; 19                                               ; 0                             ;
; 20                                               ; 2                             ;
; 21                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.89) ; Number of LABs  (Total = 101) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 7                             ;
; 14                                           ; 0                             ;
; 15                                           ; 3                             ;
; 16                                           ; 5                             ;
; 17                                           ; 3                             ;
; 18                                           ; 3                             ;
; 19                                           ; 3                             ;
; 20                                           ; 3                             ;
; 21                                           ; 4                             ;
; 22                                           ; 5                             ;
; 23                                           ; 4                             ;
; 24                                           ; 2                             ;
; 25                                           ; 4                             ;
; 26                                           ; 8                             ;
; 27                                           ; 3                             ;
; 28                                           ; 8                             ;
; 29                                           ; 11                            ;
; 30                                           ; 6                             ;
; 31                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.0 Build 218 06/27/2010 SJ Full Version
    Info: Processing started: Thu Nov 18 09:19:17 2010
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off DCache -c DCache
Info: Parallel compilation is enabled and will use 8 of the 8 processors detected
Info: Selected device EP2C35F672C6 for design "DCache"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 147 pins of 147 total pins
    Info: Pin MAddress[0] not assigned to an exact location on the device
    Info: Pin MAddress[1] not assigned to an exact location on the device
    Info: Pin MAddress[2] not assigned to an exact location on the device
    Info: Pin MAddress[3] not assigned to an exact location on the device
    Info: Pin MAddress[4] not assigned to an exact location on the device
    Info: Pin MAddress[5] not assigned to an exact location on the device
    Info: Pin MAddress[6] not assigned to an exact location on the device
    Info: Pin MAddress[7] not assigned to an exact location on the device
    Info: Pin MAddress[8] not assigned to an exact location on the device
    Info: Pin MAddress[9] not assigned to an exact location on the device
    Info: Pin MAddress[10] not assigned to an exact location on the device
    Info: Pin MAddress[11] not assigned to an exact location on the device
    Info: Pin MAddress[12] not assigned to an exact location on the device
    Info: Pin MAddress[13] not assigned to an exact location on the device
    Info: Pin MAddress[14] not assigned to an exact location on the device
    Info: Pin MAddress[15] not assigned to an exact location on the device
    Info: Pin MAddress[16] not assigned to an exact location on the device
    Info: Pin MAddress[17] not assigned to an exact location on the device
    Info: Pin MAddress[18] not assigned to an exact location on the device
    Info: Pin MAddress[19] not assigned to an exact location on the device
    Info: Pin MAddress[20] not assigned to an exact location on the device
    Info: Pin MAddress[21] not assigned to an exact location on the device
    Info: Pin MAddress[22] not assigned to an exact location on the device
    Info: Pin MAddress[23] not assigned to an exact location on the device
    Info: Pin MAddress[24] not assigned to an exact location on the device
    Info: Pin MAddress[25] not assigned to an exact location on the device
    Info: Pin MAddress[26] not assigned to an exact location on the device
    Info: Pin MAddress[27] not assigned to an exact location on the device
    Info: Pin MAddress[28] not assigned to an exact location on the device
    Info: Pin MAddress[29] not assigned to an exact location on the device
    Info: Pin MAddress[30] not assigned to an exact location on the device
    Info: Pin MAddress[31] not assigned to an exact location on the device
    Info: Pin DData[0] not assigned to an exact location on the device
    Info: Pin DData[1] not assigned to an exact location on the device
    Info: Pin DData[2] not assigned to an exact location on the device
    Info: Pin DData[3] not assigned to an exact location on the device
    Info: Pin DData[4] not assigned to an exact location on the device
    Info: Pin DData[5] not assigned to an exact location on the device
    Info: Pin DData[6] not assigned to an exact location on the device
    Info: Pin DData[7] not assigned to an exact location on the device
    Info: Pin DData[8] not assigned to an exact location on the device
    Info: Pin DData[9] not assigned to an exact location on the device
    Info: Pin DData[10] not assigned to an exact location on the device
    Info: Pin DData[11] not assigned to an exact location on the device
    Info: Pin DData[12] not assigned to an exact location on the device
    Info: Pin DData[13] not assigned to an exact location on the device
    Info: Pin DData[14] not assigned to an exact location on the device
    Info: Pin DData[15] not assigned to an exact location on the device
    Info: Pin DData[16] not assigned to an exact location on the device
    Info: Pin DData[17] not assigned to an exact location on the device
    Info: Pin DData[18] not assigned to an exact location on the device
    Info: Pin DData[19] not assigned to an exact location on the device
    Info: Pin DData[20] not assigned to an exact location on the device
    Info: Pin DData[21] not assigned to an exact location on the device
    Info: Pin DData[22] not assigned to an exact location on the device
    Info: Pin DData[23] not assigned to an exact location on the device
    Info: Pin DData[24] not assigned to an exact location on the device
    Info: Pin DData[25] not assigned to an exact location on the device
    Info: Pin DData[26] not assigned to an exact location on the device
    Info: Pin DData[27] not assigned to an exact location on the device
    Info: Pin DData[28] not assigned to an exact location on the device
    Info: Pin DData[29] not assigned to an exact location on the device
    Info: Pin DData[30] not assigned to an exact location on the device
    Info: Pin DData[31] not assigned to an exact location on the device
    Info: Pin MData[0] not assigned to an exact location on the device
    Info: Pin MData[1] not assigned to an exact location on the device
    Info: Pin MData[2] not assigned to an exact location on the device
    Info: Pin MData[3] not assigned to an exact location on the device
    Info: Pin MData[4] not assigned to an exact location on the device
    Info: Pin MData[5] not assigned to an exact location on the device
    Info: Pin MData[6] not assigned to an exact location on the device
    Info: Pin MData[7] not assigned to an exact location on the device
    Info: Pin MData[8] not assigned to an exact location on the device
    Info: Pin MData[9] not assigned to an exact location on the device
    Info: Pin MData[10] not assigned to an exact location on the device
    Info: Pin MData[11] not assigned to an exact location on the device
    Info: Pin MData[12] not assigned to an exact location on the device
    Info: Pin MData[13] not assigned to an exact location on the device
    Info: Pin MData[14] not assigned to an exact location on the device
    Info: Pin MData[15] not assigned to an exact location on the device
    Info: Pin MData[16] not assigned to an exact location on the device
    Info: Pin MData[17] not assigned to an exact location on the device
    Info: Pin MData[18] not assigned to an exact location on the device
    Info: Pin MData[19] not assigned to an exact location on the device
    Info: Pin MData[20] not assigned to an exact location on the device
    Info: Pin MData[21] not assigned to an exact location on the device
    Info: Pin MData[22] not assigned to an exact location on the device
    Info: Pin MData[23] not assigned to an exact location on the device
    Info: Pin MData[24] not assigned to an exact location on the device
    Info: Pin MData[25] not assigned to an exact location on the device
    Info: Pin MData[26] not assigned to an exact location on the device
    Info: Pin MData[27] not assigned to an exact location on the device
    Info: Pin MData[28] not assigned to an exact location on the device
    Info: Pin MData[29] not assigned to an exact location on the device
    Info: Pin MData[30] not assigned to an exact location on the device
    Info: Pin MData[31] not assigned to an exact location on the device
    Info: Pin DAddress[0] not assigned to an exact location on the device
    Info: Pin DAddress[1] not assigned to an exact location on the device
    Info: Pin DReady not assigned to an exact location on the device
    Info: Pin MStrobe not assigned to an exact location on the device
    Info: Pin MRW not assigned to an exact location on the device
    Info: Pin MBE[0] not assigned to an exact location on the device
    Info: Pin MBE[1] not assigned to an exact location on the device
    Info: Pin MBE[2] not assigned to an exact location on the device
    Info: Pin MBE[3] not assigned to an exact location on the device
    Info: Pin DRD not assigned to an exact location on the device
    Info: Pin DAddress[3] not assigned to an exact location on the device
    Info: Pin DAddress[4] not assigned to an exact location on the device
    Info: Pin DAddress[6] not assigned to an exact location on the device
    Info: Pin DAddress[5] not assigned to an exact location on the device
    Info: Pin DAddress[7] not assigned to an exact location on the device
    Info: Pin DAddress[8] not assigned to an exact location on the device
    Info: Pin DAddress[10] not assigned to an exact location on the device
    Info: Pin DAddress[9] not assigned to an exact location on the device
    Info: Pin DAddress[11] not assigned to an exact location on the device
    Info: Pin DAddress[12] not assigned to an exact location on the device
    Info: Pin DAddress[14] not assigned to an exact location on the device
    Info: Pin DAddress[13] not assigned to an exact location on the device
    Info: Pin DAddress[15] not assigned to an exact location on the device
    Info: Pin DAddress[16] not assigned to an exact location on the device
    Info: Pin DAddress[18] not assigned to an exact location on the device
    Info: Pin DAddress[17] not assigned to an exact location on the device
    Info: Pin DAddress[19] not assigned to an exact location on the device
    Info: Pin DAddress[20] not assigned to an exact location on the device
    Info: Pin DAddress[22] not assigned to an exact location on the device
    Info: Pin DAddress[21] not assigned to an exact location on the device
    Info: Pin DAddress[23] not assigned to an exact location on the device
    Info: Pin DAddress[24] not assigned to an exact location on the device
    Info: Pin DAddress[26] not assigned to an exact location on the device
    Info: Pin DAddress[25] not assigned to an exact location on the device
    Info: Pin DAddress[28] not assigned to an exact location on the device
    Info: Pin DAddress[27] not assigned to an exact location on the device
    Info: Pin DAddress[31] not assigned to an exact location on the device
    Info: Pin DAddress[30] not assigned to an exact location on the device
    Info: Pin DAddress[29] not assigned to an exact location on the device
    Info: Pin mSDR_RxD not assigned to an exact location on the device
    Info: Pin mSDR_TxD not assigned to an exact location on the device
    Info: Pin DAddress[2] not assigned to an exact location on the device
    Info: Pin DBE[0] not assigned to an exact location on the device
    Info: Pin DBE[1] not assigned to an exact location on the device
    Info: Pin DBE[2] not assigned to an exact location on the device
    Info: Pin DBE[3] not assigned to an exact location on the device
    Info: Pin Clk not assigned to an exact location on the device
    Info: Pin MGrant not assigned to an exact location on the device
    Info: Pin DWR not assigned to an exact location on the device
    Info: Pin Reset not assigned to an exact location on the device
    Info: Pin DStrobe not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Warning: Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node Clk (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 146 (unused VREF, 3.3V VCCIO, 43 input, 39 output, 64 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  63 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Estimated most critical path is register to memory delay of 15.147 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X30_Y18; Fanout = 5; REG Node = 'WriteBufferControl:WriteBufferControl|FlushCount[4]'
    Info: 2: + IC(0.679 ns) + CELL(0.420 ns) = 1.099 ns; Loc. = LAB_X30_Y19; Fanout = 191; COMB Node = 'wb_addr[4]~1'
    Info: 3: + IC(0.619 ns) + CELL(0.438 ns) = 2.156 ns; Loc. = LAB_X30_Y22; Fanout = 1; COMB Node = 'WriteBuffer:WriteBuffer|wb_data_valid[1]~5'
    Info: 4: + IC(0.290 ns) + CELL(0.271 ns) = 2.717 ns; Loc. = LAB_X30_Y22; Fanout = 2; COMB Node = 'WriteBuffer:WriteBuffer|wb_data_valid[1]~6'
    Info: 5: + IC(0.619 ns) + CELL(0.437 ns) = 3.773 ns; Loc. = LAB_X30_Y19; Fanout = 4; COMB Node = 'WriteBuffer:WriteBuffer|wb_data_valid[1]~9'
    Info: 6: + IC(0.604 ns) + CELL(0.419 ns) = 4.796 ns; Loc. = LAB_X28_Y19; Fanout = 1; COMB Node = 'WriteBufferControl:WriteBufferControl|Mux0~4'
    Info: 7: + IC(0.481 ns) + CELL(0.275 ns) = 5.552 ns; Loc. = LAB_X29_Y19; Fanout = 1; COMB Node = 'WriteBufferControl:WriteBufferControl|Mux0~5'
    Info: 8: + IC(0.415 ns) + CELL(0.150 ns) = 6.117 ns; Loc. = LAB_X29_Y19; Fanout = 3; COMB Node = 'WriteBufferControl:WriteBufferControl|Mux0~6'
    Info: 9: + IC(0.000 ns) + CELL(3.376 ns) = 9.493 ns; Loc. = LAB_X28_Y20; Fanout = 3; COMB LOOP Node = 'WriteBufferControl:WriteBufferControl|Mux5~3'
        Info: Loc. = LAB_X28_Y20; Node "WriteBufferControl:WriteBufferControl|wb_valid~0"
        Info: Loc. = LAB_X28_Y20; Node "WriteBufferControl:WriteBufferControl|Mux5~3"
        Info: Loc. = LAB_X29_Y23; Node "WriteBufferControl:WriteBufferControl|Mux5~2"
    Info: 10: + IC(0.145 ns) + CELL(0.420 ns) = 10.058 ns; Loc. = LAB_X28_Y20; Fanout = 136; COMB Node = 'WriteBuffer:WriteBuffer|wb_mem_B8:wb_m4|data~0'
    Info: 11: + IC(0.000 ns) + CELL(2.188 ns) = 12.246 ns; Loc. = LAB_X28_Y19; Fanout = 5; COMB LOOP Node = 'wb_data[0]~35'
        Info: Loc. = LAB_X28_Y19; Node "wb_data[0]~35"
        Info: Loc. = LAB_X28_Y19; Node "WriteBuffer:WriteBuffer|wb_data1[0]~0"
        Info: Loc. = LAB_X28_Y19; Node "WriteBuffer:WriteBuffer|wb_data[0]~0"
        Info: Loc. = LAB_X27_Y19; Node "WriteBuffer:WriteBuffer|wb_data0[0]~0"
    Info: 12: + IC(0.145 ns) + CELL(0.419 ns) = 12.810 ns; Loc. = LAB_X28_Y19; Fanout = 1; COMB Node = 'MergeDataIn[0]~1'
    Info: 13: + IC(0.290 ns) + CELL(0.271 ns) = 13.371 ns; Loc. = LAB_X28_Y19; Fanout = 2; COMB Node = 'MergeDataIn[0]~2'
    Info: 14: + IC(0.127 ns) + CELL(0.437 ns) = 13.935 ns; Loc. = LAB_X28_Y19; Fanout = 2; COMB Node = 'DataMux:CacheDataInputMux2|Z[16]~16'
    Info: 15: + IC(1.106 ns) + CELL(0.106 ns) = 15.147 ns; Loc. = M4K_X26_Y16; Fanout = 1; MEM Node = 'DataRam:DataRam_D02|altsyncram:DataRam_rtl_4|altsyncram_4lg1:auto_generated|ram_block1a0~porta_datain_reg0'
    Info: Total cell delay = 9.627 ns ( 63.56 % )
    Info: Total interconnect delay = 5.520 ns ( 36.44 % )
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 2% of the available device resources
    Info: Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 103 output pins without output pin load capacitance assignment
    Info: Pin "MAddress[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MAddress[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DData[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MData[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DReady" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MStrobe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MRW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBE[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBE[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBE[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MBE[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin MData[16] has a permanently disabled output enable
    Info: Pin MData[17] has a permanently disabled output enable
    Info: Pin MData[18] has a permanently disabled output enable
    Info: Pin MData[19] has a permanently disabled output enable
    Info: Pin MData[20] has a permanently disabled output enable
    Info: Pin MData[21] has a permanently disabled output enable
    Info: Pin MData[22] has a permanently disabled output enable
    Info: Pin MData[23] has a permanently disabled output enable
    Info: Pin MData[24] has a permanently disabled output enable
    Info: Pin MData[25] has a permanently disabled output enable
    Info: Pin MData[26] has a permanently disabled output enable
    Info: Pin MData[27] has a permanently disabled output enable
    Info: Pin MData[28] has a permanently disabled output enable
    Info: Pin MData[29] has a permanently disabled output enable
    Info: Pin MData[30] has a permanently disabled output enable
    Info: Pin MData[31] has a permanently disabled output enable
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file /share/jinz/MIPS/mips_sram_s3/sim_src/board/cache/rtl/altera_proj/DCache.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 382 megabytes
    Info: Processing ended: Thu Nov 18 09:19:31 2010
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /share/jinz/MIPS/mips_sram_s3/sim_src/board/cache/rtl/altera_proj/DCache.fit.smsg.


