TimeQuest Timing Analyzer report for SRAM_INTERFACE
Mon Mar 07 16:43:47 2022
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Minimum Pulse Width: 'Clock'
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Minimum Pulse Width: 'Clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Progagation Delay
 44. Minimum Progagation Delay
 45. Clock Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SRAM_INTERFACE                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.469 ; -12.467               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; Clock ; Rise       ; Clock                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_ADDR|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_ADDR|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_ADDR|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_ADDR|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_ADDR|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_ADDR|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_ADDR|q[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_ADDR|q[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_DQ|q[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_DQ|q[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_DQ|q[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_DQ|q[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_DQ|q[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_DQ|q[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_DQ|q[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_DQ|q[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_WE|q[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_WE|q[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_ADDR|q[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_ADDR|q[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_ADDR|q[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_ADDR|q[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_ADDR|q[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_ADDR|q[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_ADDR|q[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_ADDR|q[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_DQ|q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_DQ|q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_DQ|q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_DQ|q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_DQ|q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_DQ|q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_DQ|q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_DQ|q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_WE|q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_WE|q[0]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; Adress[*]       ; Clock      ; -0.045 ; -0.045 ; Rise       ; Clock           ;
;  Adress[0]      ; Clock      ; -0.378 ; -0.378 ; Rise       ; Clock           ;
;  Adress[1]      ; Clock      ; -0.045 ; -0.045 ; Rise       ; Clock           ;
;  Adress[2]      ; Clock      ; -0.390 ; -0.390 ; Rise       ; Clock           ;
;  Adress[3]      ; Clock      ; -1.144 ; -1.144 ; Rise       ; Clock           ;
; WriteEnable[*]  ; Clock      ; -1.538 ; -1.538 ; Rise       ; Clock           ;
;  WriteEnable[0] ; Clock      ; -1.538 ; -1.538 ; Rise       ; Clock           ;
; datain[*]       ; Clock      ; -0.440 ; -0.440 ; Rise       ; Clock           ;
;  datain[0]      ; Clock      ; -0.464 ; -0.464 ; Rise       ; Clock           ;
;  datain[1]      ; Clock      ; -0.440 ; -0.440 ; Rise       ; Clock           ;
;  datain[2]      ; Clock      ; -0.632 ; -0.632 ; Rise       ; Clock           ;
;  datain[3]      ; Clock      ; -0.558 ; -0.558 ; Rise       ; Clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Adress[*]       ; Clock      ; 1.392 ; 1.392 ; Rise       ; Clock           ;
;  Adress[0]      ; Clock      ; 0.626 ; 0.626 ; Rise       ; Clock           ;
;  Adress[1]      ; Clock      ; 0.293 ; 0.293 ; Rise       ; Clock           ;
;  Adress[2]      ; Clock      ; 0.638 ; 0.638 ; Rise       ; Clock           ;
;  Adress[3]      ; Clock      ; 1.392 ; 1.392 ; Rise       ; Clock           ;
; WriteEnable[*]  ; Clock      ; 1.786 ; 1.786 ; Rise       ; Clock           ;
;  WriteEnable[0] ; Clock      ; 1.786 ; 1.786 ; Rise       ; Clock           ;
; datain[*]       ; Clock      ; 0.880 ; 0.880 ; Rise       ; Clock           ;
;  datain[0]      ; Clock      ; 0.712 ; 0.712 ; Rise       ; Clock           ;
;  datain[1]      ; Clock      ; 0.688 ; 0.688 ; Rise       ; Clock           ;
;  datain[2]      ; Clock      ; 0.880 ; 0.880 ; Rise       ; Clock           ;
;  datain[3]      ; Clock      ; 0.806 ; 0.806 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+--------------------------+------------+--------+--------+------------+-----------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------+------------+--------+--------+------------+-----------------+
; AdressBusHEX3[*]         ; Clock      ; 9.936  ; 9.936  ; Rise       ; Clock           ;
;  AdressBusHEX3[0]        ; Clock      ; 9.936  ; 9.936  ; Rise       ; Clock           ;
;  AdressBusHEX3[1]        ; Clock      ; 9.651  ; 9.651  ; Rise       ; Clock           ;
;  AdressBusHEX3[2]        ; Clock      ; 9.668  ; 9.668  ; Rise       ; Clock           ;
;  AdressBusHEX3[3]        ; Clock      ; 9.039  ; 9.039  ; Rise       ; Clock           ;
;  AdressBusHEX3[4]        ; Clock      ; 9.317  ; 9.317  ; Rise       ; Clock           ;
;  AdressBusHEX3[5]        ; Clock      ; 9.153  ; 9.153  ; Rise       ; Clock           ;
;  AdressBusHEX3[6]        ; Clock      ; 9.583  ; 9.583  ; Rise       ; Clock           ;
; AdressBusSRAM_ADDR[*]    ; Clock      ; 8.651  ; 8.651  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[0]   ; Clock      ; 8.370  ; 8.370  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[1]   ; Clock      ; 8.378  ; 8.378  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[2]   ; Clock      ; 8.397  ; 8.397  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[3]   ; Clock      ; 8.651  ; 8.651  ; Rise       ; Clock           ;
; WriteEnableLEDG[*]       ; Clock      ; 9.599  ; 9.599  ; Rise       ; Clock           ;
;  WriteEnableLEDG[0]      ; Clock      ; 9.599  ; 9.599  ; Rise       ; Clock           ;
; WriteEnableSRAM_WE_N[*]  ; Clock      ; 9.860  ; 9.860  ; Rise       ; Clock           ;
;  WriteEnableSRAM_WE_N[0] ; Clock      ; 9.860  ; 9.860  ; Rise       ; Clock           ;
; dataBusSRAM_DQ[*]        ; Clock      ; 10.808 ; 10.808 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0]       ; Clock      ; 8.804  ; 8.804  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1]       ; Clock      ; 8.823  ; 8.823  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2]       ; Clock      ; 9.083  ; 9.083  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3]       ; Clock      ; 9.095  ; 9.095  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[4]       ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[5]       ; Clock      ; 10.808 ; 10.808 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[6]       ; Clock      ; 10.424 ; 10.424 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[7]       ; Clock      ; 10.436 ; 10.436 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[8]       ; Clock      ; 9.335  ; 9.335  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[9]       ; Clock      ; 9.335  ; 9.335  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[10]      ; Clock      ; 9.308  ; 9.308  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[11]      ; Clock      ; 9.325  ; 9.325  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[12]      ; Clock      ; 10.798 ; 10.798 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[13]      ; Clock      ; 9.318  ; 9.318  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[14]      ; Clock      ; 9.300  ; 9.300  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[15]      ; Clock      ; 8.951  ; 8.951  ; Rise       ; Clock           ;
+--------------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+--------------------------+------------+--------+--------+------------+-----------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------+------------+--------+--------+------------+-----------------+
; AdressBusHEX3[*]         ; Clock      ; 8.431  ; 8.431  ; Rise       ; Clock           ;
;  AdressBusHEX3[0]        ; Clock      ; 9.167  ; 9.167  ; Rise       ; Clock           ;
;  AdressBusHEX3[1]        ; Clock      ; 9.058  ; 9.058  ; Rise       ; Clock           ;
;  AdressBusHEX3[2]        ; Clock      ; 9.065  ; 9.065  ; Rise       ; Clock           ;
;  AdressBusHEX3[3]        ; Clock      ; 8.431  ; 8.431  ; Rise       ; Clock           ;
;  AdressBusHEX3[4]        ; Clock      ; 8.976  ; 8.976  ; Rise       ; Clock           ;
;  AdressBusHEX3[5]        ; Clock      ; 8.788  ; 8.788  ; Rise       ; Clock           ;
;  AdressBusHEX3[6]        ; Clock      ; 9.225  ; 9.225  ; Rise       ; Clock           ;
; AdressBusSRAM_ADDR[*]    ; Clock      ; 8.370  ; 8.370  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[0]   ; Clock      ; 8.370  ; 8.370  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[1]   ; Clock      ; 8.378  ; 8.378  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[2]   ; Clock      ; 8.397  ; 8.397  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[3]   ; Clock      ; 8.651  ; 8.651  ; Rise       ; Clock           ;
; WriteEnableLEDG[*]       ; Clock      ; 9.599  ; 9.599  ; Rise       ; Clock           ;
;  WriteEnableLEDG[0]      ; Clock      ; 9.599  ; 9.599  ; Rise       ; Clock           ;
; WriteEnableSRAM_WE_N[*]  ; Clock      ; 9.860  ; 9.860  ; Rise       ; Clock           ;
;  WriteEnableSRAM_WE_N[0] ; Clock      ; 9.860  ; 9.860  ; Rise       ; Clock           ;
; dataBusSRAM_DQ[*]        ; Clock      ; 8.804  ; 8.804  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0]       ; Clock      ; 8.804  ; 8.804  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1]       ; Clock      ; 8.823  ; 8.823  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2]       ; Clock      ; 9.083  ; 9.083  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3]       ; Clock      ; 9.095  ; 9.095  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[4]       ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[5]       ; Clock      ; 10.808 ; 10.808 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[6]       ; Clock      ; 10.424 ; 10.424 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[7]       ; Clock      ; 10.436 ; 10.436 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[8]       ; Clock      ; 9.335  ; 9.335  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[9]       ; Clock      ; 9.335  ; 9.335  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[10]      ; Clock      ; 9.308  ; 9.308  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[11]      ; Clock      ; 9.325  ; 9.325  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[12]      ; Clock      ; 10.798 ; 10.798 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[13]      ; Clock      ; 9.318  ; 9.318  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[14]      ; Clock      ; 9.300  ; 9.300  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[15]      ; Clock      ; 8.951  ; 8.951  ; Rise       ; Clock           ;
+--------------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Propagation Delay                                                      ;
+-------------------+----------------+--------+--------+--------+--------+
; Input Port        ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------+--------+--------+--------+--------+
; dataBusSRAM_DQ[0] ; dataOutHEX1[0] ; 11.392 ; 11.392 ; 11.392 ; 11.392 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[1] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[2] ;        ; 11.021 ; 11.021 ;        ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[3] ; 11.037 ; 11.037 ; 11.037 ; 11.037 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[4] ; 11.045 ;        ;        ; 11.045 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[5] ; 11.395 ;        ;        ; 11.395 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[6] ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[0] ; 11.571 ; 11.571 ; 11.571 ; 11.571 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[1] ; 11.227 ; 11.227 ; 11.227 ; 11.227 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[2] ; 11.222 ;        ;        ; 11.222 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[3] ; 11.238 ; 11.238 ; 11.238 ; 11.238 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[4] ;        ; 11.242 ; 11.242 ;        ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[5] ; 11.615 ; 11.615 ; 11.615 ; 11.615 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[6] ; 11.609 ; 11.609 ; 11.609 ; 11.609 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[0] ; 11.773 ; 11.773 ; 11.773 ; 11.773 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[1] ; 11.406 ;        ;        ; 11.406 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[2] ; 11.372 ; 11.372 ; 11.372 ; 11.372 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[3] ; 11.419 ; 11.419 ; 11.419 ; 11.419 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[4] ; 11.426 ; 11.426 ; 11.426 ; 11.426 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[5] ; 11.781 ; 11.781 ; 11.781 ; 11.781 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[6] ; 11.778 ; 11.778 ; 11.778 ; 11.778 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[0] ; 11.450 ; 11.450 ; 11.450 ; 11.450 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[1] ; 11.072 ; 11.072 ; 11.072 ; 11.072 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[2] ; 11.072 ; 11.072 ; 11.072 ; 11.072 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[3] ; 11.085 ; 11.085 ; 11.085 ; 11.085 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[4] ;        ; 11.092 ; 11.092 ;        ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[5] ; 11.458 ; 11.458 ; 11.458 ; 11.458 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[6] ; 11.452 ; 11.452 ; 11.452 ; 11.452 ;
; datain[0]         ; datainHEX0[0]  ; 7.475  ; 7.475  ; 7.475  ; 7.475  ;
; datain[0]         ; datainHEX0[1]  ; 7.441  ; 7.441  ; 7.441  ; 7.441  ;
; datain[0]         ; datainHEX0[2]  ;        ; 7.785  ; 7.785  ;        ;
; datain[0]         ; datainHEX0[3]  ; 7.769  ; 7.769  ; 7.769  ; 7.769  ;
; datain[0]         ; datainHEX0[4]  ; 7.778  ;        ;        ; 7.778  ;
; datain[0]         ; datainHEX0[5]  ; 7.798  ;        ;        ; 7.798  ;
; datain[0]         ; datainHEX0[6]  ; 7.899  ; 7.899  ; 7.899  ; 7.899  ;
; datain[1]         ; datainHEX0[0]  ; 7.682  ; 7.682  ; 7.682  ; 7.682  ;
; datain[1]         ; datainHEX0[1]  ; 7.646  ; 7.646  ; 7.646  ; 7.646  ;
; datain[1]         ; datainHEX0[2]  ; 7.987  ;        ;        ; 7.987  ;
; datain[1]         ; datainHEX0[3]  ; 7.976  ; 7.976  ; 7.976  ; 7.976  ;
; datain[1]         ; datainHEX0[4]  ;        ; 7.981  ; 7.981  ;        ;
; datain[1]         ; datainHEX0[5]  ; 7.999  ; 7.999  ; 7.999  ; 7.999  ;
; datain[1]         ; datainHEX0[6]  ; 8.105  ; 8.105  ; 8.105  ; 8.105  ;
; datain[2]         ; datainHEX0[0]  ; 7.304  ; 7.304  ; 7.304  ; 7.304  ;
; datain[2]         ; datainHEX0[1]  ; 7.268  ;        ;        ; 7.268  ;
; datain[2]         ; datainHEX0[2]  ; 7.602  ; 7.602  ; 7.602  ; 7.602  ;
; datain[2]         ; datainHEX0[3]  ; 7.580  ; 7.580  ; 7.580  ; 7.580  ;
; datain[2]         ; datainHEX0[4]  ; 7.592  ; 7.592  ; 7.592  ; 7.592  ;
; datain[2]         ; datainHEX0[5]  ; 7.606  ; 7.606  ; 7.606  ; 7.606  ;
; datain[2]         ; datainHEX0[6]  ; 7.724  ; 7.724  ; 7.724  ; 7.724  ;
; datain[3]         ; datainHEX0[0]  ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; datain[3]         ; datainHEX0[1]  ; 7.726  ; 7.726  ; 7.726  ; 7.726  ;
; datain[3]         ; datainHEX0[2]  ; 8.033  ; 8.033  ; 8.033  ; 8.033  ;
; datain[3]         ; datainHEX0[3]  ; 8.047  ; 8.047  ; 8.047  ; 8.047  ;
; datain[3]         ; datainHEX0[4]  ;        ; 8.061  ; 8.061  ;        ;
; datain[3]         ; datainHEX0[5]  ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; datain[3]         ; datainHEX0[6]  ; 8.184  ; 8.184  ; 8.184  ; 8.184  ;
+-------------------+----------------+--------+--------+--------+--------+


+------------------------------------------------------------------------+
; Minimum Propagation Delay                                              ;
+-------------------+----------------+--------+--------+--------+--------+
; Input Port        ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------+--------+--------+--------+--------+
; dataBusSRAM_DQ[0] ; dataOutHEX1[0] ; 11.392 ; 11.392 ; 11.392 ; 11.392 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[1] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[2] ;        ; 11.021 ; 11.021 ;        ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[3] ; 11.037 ; 11.037 ; 11.037 ; 11.037 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[4] ; 11.045 ;        ;        ; 11.045 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[5] ; 11.395 ;        ;        ; 11.395 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[6] ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[0] ; 11.571 ; 11.571 ; 11.571 ; 11.571 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[1] ; 11.227 ; 11.227 ; 11.227 ; 11.227 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[2] ; 11.222 ;        ;        ; 11.222 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[3] ; 11.238 ; 11.238 ; 11.238 ; 11.238 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[4] ;        ; 11.242 ; 11.242 ;        ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[5] ; 11.615 ; 11.615 ; 11.615 ; 11.615 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[6] ; 11.609 ; 11.609 ; 11.609 ; 11.609 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[0] ; 11.773 ; 11.773 ; 11.773 ; 11.773 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[1] ; 11.406 ;        ;        ; 11.406 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[2] ; 11.372 ; 11.372 ; 11.372 ; 11.372 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[3] ; 11.419 ; 11.419 ; 11.419 ; 11.419 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[4] ; 11.426 ; 11.426 ; 11.426 ; 11.426 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[5] ; 11.781 ; 11.781 ; 11.781 ; 11.781 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[6] ; 11.778 ; 11.778 ; 11.778 ; 11.778 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[0] ; 11.450 ; 11.450 ; 11.450 ; 11.450 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[1] ; 11.072 ; 11.072 ; 11.072 ; 11.072 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[2] ; 11.072 ; 11.072 ; 11.072 ; 11.072 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[3] ; 11.085 ; 11.085 ; 11.085 ; 11.085 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[4] ;        ; 11.092 ; 11.092 ;        ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[5] ; 11.458 ; 11.458 ; 11.458 ; 11.458 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[6] ; 11.452 ; 11.452 ; 11.452 ; 11.452 ;
; datain[0]         ; datainHEX0[0]  ; 7.475  ; 7.475  ; 7.475  ; 7.475  ;
; datain[0]         ; datainHEX0[1]  ; 7.441  ; 7.441  ; 7.441  ; 7.441  ;
; datain[0]         ; datainHEX0[2]  ;        ; 7.785  ; 7.785  ;        ;
; datain[0]         ; datainHEX0[3]  ; 7.769  ; 7.769  ; 7.769  ; 7.769  ;
; datain[0]         ; datainHEX0[4]  ; 7.778  ;        ;        ; 7.778  ;
; datain[0]         ; datainHEX0[5]  ; 7.798  ;        ;        ; 7.798  ;
; datain[0]         ; datainHEX0[6]  ; 7.899  ; 7.899  ; 7.899  ; 7.899  ;
; datain[1]         ; datainHEX0[0]  ; 7.682  ; 7.682  ; 7.682  ; 7.682  ;
; datain[1]         ; datainHEX0[1]  ; 7.646  ; 7.646  ; 7.646  ; 7.646  ;
; datain[1]         ; datainHEX0[2]  ; 7.987  ;        ;        ; 7.987  ;
; datain[1]         ; datainHEX0[3]  ; 7.976  ; 7.976  ; 7.976  ; 7.976  ;
; datain[1]         ; datainHEX0[4]  ;        ; 7.981  ; 7.981  ;        ;
; datain[1]         ; datainHEX0[5]  ; 7.999  ; 7.999  ; 7.999  ; 7.999  ;
; datain[1]         ; datainHEX0[6]  ; 8.105  ; 8.105  ; 8.105  ; 8.105  ;
; datain[2]         ; datainHEX0[0]  ; 7.304  ; 7.304  ; 7.304  ; 7.304  ;
; datain[2]         ; datainHEX0[1]  ; 7.268  ;        ;        ; 7.268  ;
; datain[2]         ; datainHEX0[2]  ; 7.602  ; 7.602  ; 7.602  ; 7.602  ;
; datain[2]         ; datainHEX0[3]  ; 7.580  ; 7.580  ; 7.580  ; 7.580  ;
; datain[2]         ; datainHEX0[4]  ; 7.592  ; 7.592  ; 7.592  ; 7.592  ;
; datain[2]         ; datainHEX0[5]  ; 7.606  ; 7.606  ; 7.606  ; 7.606  ;
; datain[2]         ; datainHEX0[6]  ; 7.724  ; 7.724  ; 7.724  ; 7.724  ;
; datain[3]         ; datainHEX0[0]  ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; datain[3]         ; datainHEX0[1]  ; 7.726  ; 7.726  ; 7.726  ; 7.726  ;
; datain[3]         ; datainHEX0[2]  ; 8.033  ; 8.033  ; 8.033  ; 8.033  ;
; datain[3]         ; datainHEX0[3]  ; 8.047  ; 8.047  ; 8.047  ; 8.047  ;
; datain[3]         ; datainHEX0[4]  ;        ; 8.061  ; 8.061  ;        ;
; datain[3]         ; datainHEX0[5]  ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; datain[3]         ; datainHEX0[6]  ; 8.184  ; 8.184  ; 8.184  ; 8.184  ;
+-------------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; dataBusSRAM_DQ[*]  ; Clock      ; 8.937 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0] ; Clock      ; 8.937 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1] ; Clock      ; 8.947 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2] ; Clock      ; 9.297 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3] ; Clock      ; 9.307 ;      ; Rise       ; Clock           ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; dataBusSRAM_DQ[*]  ; Clock      ; 8.937 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0] ; Clock      ; 8.937 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1] ; Clock      ; 8.947 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2] ; Clock      ; 9.297 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3] ; Clock      ; 9.307 ;      ; Rise       ; Clock           ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; dataBusSRAM_DQ[*]  ; Clock      ; 8.937     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0] ; Clock      ; 8.937     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1] ; Clock      ; 8.947     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2] ; Clock      ; 9.297     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3] ; Clock      ; 9.307     ;           ; Rise       ; Clock           ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; dataBusSRAM_DQ[*]  ; Clock      ; 8.937     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0] ; Clock      ; 8.937     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1] ; Clock      ; 8.947     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2] ; Clock      ; 9.297     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3] ; Clock      ; 9.307     ;           ; Rise       ; Clock           ;
+--------------------+------------+-----------+-----------+------------+-----------------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -10.222               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_ADDR|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_ADDR|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_ADDR|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_ADDR|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_ADDR|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_ADDR|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_ADDR|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_ADDR|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_DQ|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_DQ|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_DQ|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_DQ|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_DQ|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_DQ|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_DQ|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_DQ|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; flip_flop:ff_WE|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; flip_flop:ff_WE|q[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_ADDR|q[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_ADDR|q[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_ADDR|q[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_ADDR|q[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_ADDR|q[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_ADDR|q[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_ADDR|q[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_ADDR|q[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_DQ|q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_DQ|q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_DQ|q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_DQ|q[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_DQ|q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_DQ|q[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_DQ|q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_DQ|q[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ff_WE|q[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ff_WE|q[0]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; Adress[*]       ; Clock      ; -0.131 ; -0.131 ; Rise       ; Clock           ;
;  Adress[0]      ; Clock      ; -0.256 ; -0.256 ; Rise       ; Clock           ;
;  Adress[1]      ; Clock      ; -0.131 ; -0.131 ; Rise       ; Clock           ;
;  Adress[2]      ; Clock      ; -0.251 ; -0.251 ; Rise       ; Clock           ;
;  Adress[3]      ; Clock      ; -0.623 ; -0.623 ; Rise       ; Clock           ;
; WriteEnable[*]  ; Clock      ; -0.813 ; -0.813 ; Rise       ; Clock           ;
;  WriteEnable[0] ; Clock      ; -0.813 ; -0.813 ; Rise       ; Clock           ;
; datain[*]       ; Clock      ; -0.287 ; -0.287 ; Rise       ; Clock           ;
;  datain[0]      ; Clock      ; -0.302 ; -0.302 ; Rise       ; Clock           ;
;  datain[1]      ; Clock      ; -0.287 ; -0.287 ; Rise       ; Clock           ;
;  datain[2]      ; Clock      ; -0.403 ; -0.403 ; Rise       ; Clock           ;
;  datain[3]      ; Clock      ; -0.366 ; -0.366 ; Rise       ; Clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Adress[*]       ; Clock      ; 0.743 ; 0.743 ; Rise       ; Clock           ;
;  Adress[0]      ; Clock      ; 0.376 ; 0.376 ; Rise       ; Clock           ;
;  Adress[1]      ; Clock      ; 0.251 ; 0.251 ; Rise       ; Clock           ;
;  Adress[2]      ; Clock      ; 0.371 ; 0.371 ; Rise       ; Clock           ;
;  Adress[3]      ; Clock      ; 0.743 ; 0.743 ; Rise       ; Clock           ;
; WriteEnable[*]  ; Clock      ; 0.933 ; 0.933 ; Rise       ; Clock           ;
;  WriteEnable[0] ; Clock      ; 0.933 ; 0.933 ; Rise       ; Clock           ;
; datain[*]       ; Clock      ; 0.523 ; 0.523 ; Rise       ; Clock           ;
;  datain[0]      ; Clock      ; 0.422 ; 0.422 ; Rise       ; Clock           ;
;  datain[1]      ; Clock      ; 0.407 ; 0.407 ; Rise       ; Clock           ;
;  datain[2]      ; Clock      ; 0.523 ; 0.523 ; Rise       ; Clock           ;
;  datain[3]      ; Clock      ; 0.486 ; 0.486 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+--------------------------+------------+-------+-------+------------+-----------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------+------------+-------+-------+------------+-----------------+
; AdressBusHEX3[*]         ; Clock      ; 4.592 ; 4.592 ; Rise       ; Clock           ;
;  AdressBusHEX3[0]        ; Clock      ; 4.592 ; 4.592 ; Rise       ; Clock           ;
;  AdressBusHEX3[1]        ; Clock      ; 4.571 ; 4.571 ; Rise       ; Clock           ;
;  AdressBusHEX3[2]        ; Clock      ; 4.574 ; 4.574 ; Rise       ; Clock           ;
;  AdressBusHEX3[3]        ; Clock      ; 4.239 ; 4.239 ; Rise       ; Clock           ;
;  AdressBusHEX3[4]        ; Clock      ; 4.339 ; 4.339 ; Rise       ; Clock           ;
;  AdressBusHEX3[5]        ; Clock      ; 4.310 ; 4.310 ; Rise       ; Clock           ;
;  AdressBusHEX3[6]        ; Clock      ; 4.505 ; 4.505 ; Rise       ; Clock           ;
; AdressBusSRAM_ADDR[*]    ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[0]   ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[1]   ; Clock      ; 4.045 ; 4.045 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[2]   ; Clock      ; 4.058 ; 4.058 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[3]   ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
; WriteEnableLEDG[*]       ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  WriteEnableLEDG[0]      ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
; WriteEnableSRAM_WE_N[*]  ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  WriteEnableSRAM_WE_N[0] ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
; dataBusSRAM_DQ[*]        ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0]       ; Clock      ; 4.234 ; 4.234 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1]       ; Clock      ; 4.248 ; 4.248 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2]       ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3]       ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[4]       ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[5]       ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[6]       ; Clock      ; 4.866 ; 4.866 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[7]       ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[8]       ; Clock      ; 4.420 ; 4.420 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[9]       ; Clock      ; 4.420 ; 4.420 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[10]      ; Clock      ; 4.396 ; 4.396 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[11]      ; Clock      ; 4.410 ; 4.410 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[12]      ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[13]      ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[14]      ; Clock      ; 4.392 ; 4.392 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[15]      ; Clock      ; 4.246 ; 4.246 ; Rise       ; Clock           ;
+--------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+--------------------------+------------+-------+-------+------------+-----------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------+------------+-------+-------+------------+-----------------+
; AdressBusHEX3[*]         ; Clock      ; 4.062 ; 4.062 ; Rise       ; Clock           ;
;  AdressBusHEX3[0]        ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  AdressBusHEX3[1]        ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  AdressBusHEX3[2]        ; Clock      ; 4.398 ; 4.398 ; Rise       ; Clock           ;
;  AdressBusHEX3[3]        ; Clock      ; 4.062 ; 4.062 ; Rise       ; Clock           ;
;  AdressBusHEX3[4]        ; Clock      ; 4.223 ; 4.223 ; Rise       ; Clock           ;
;  AdressBusHEX3[5]        ; Clock      ; 4.189 ; 4.189 ; Rise       ; Clock           ;
;  AdressBusHEX3[6]        ; Clock      ; 4.388 ; 4.388 ; Rise       ; Clock           ;
; AdressBusSRAM_ADDR[*]    ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[0]   ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[1]   ; Clock      ; 4.045 ; 4.045 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[2]   ; Clock      ; 4.058 ; 4.058 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[3]   ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
; WriteEnableLEDG[*]       ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  WriteEnableLEDG[0]      ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
; WriteEnableSRAM_WE_N[*]  ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  WriteEnableSRAM_WE_N[0] ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
; dataBusSRAM_DQ[*]        ; Clock      ; 4.234 ; 4.234 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0]       ; Clock      ; 4.234 ; 4.234 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1]       ; Clock      ; 4.248 ; 4.248 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2]       ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3]       ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[4]       ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[5]       ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[6]       ; Clock      ; 4.866 ; 4.866 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[7]       ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[8]       ; Clock      ; 4.420 ; 4.420 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[9]       ; Clock      ; 4.420 ; 4.420 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[10]      ; Clock      ; 4.396 ; 4.396 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[11]      ; Clock      ; 4.410 ; 4.410 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[12]      ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[13]      ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[14]      ; Clock      ; 4.392 ; 4.392 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[15]      ; Clock      ; 4.246 ; 4.246 ; Rise       ; Clock           ;
+--------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Propagation Delay                                                  ;
+-------------------+----------------+-------+-------+-------+-------+
; Input Port        ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------+-------+-------+-------+-------+
; dataBusSRAM_DQ[0] ; dataOutHEX1[0] ; 5.750 ; 5.750 ; 5.750 ; 5.750 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[1] ; 5.589 ; 5.589 ; 5.589 ; 5.589 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[2] ;       ; 5.588 ; 5.588 ;       ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[3] ; 5.602 ; 5.602 ; 5.602 ; 5.602 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[4] ; 5.613 ;       ;       ; 5.613 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[5] ; 5.750 ;       ;       ; 5.750 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[6] ; 5.746 ; 5.746 ; 5.746 ; 5.746 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[0] ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[1] ; 5.659 ; 5.659 ; 5.659 ; 5.659 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[2] ; 5.659 ;       ;       ; 5.659 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[3] ; 5.670 ; 5.670 ; 5.670 ; 5.670 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[4] ;       ; 5.672 ; 5.672 ;       ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[5] ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[6] ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[0] ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[1] ; 5.729 ;       ;       ; 5.729 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[2] ; 5.735 ; 5.735 ; 5.735 ; 5.735 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[3] ; 5.742 ; 5.742 ; 5.742 ; 5.742 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[4] ; 5.750 ; 5.750 ; 5.750 ; 5.750 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[5] ; 5.894 ; 5.894 ; 5.894 ; 5.894 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[6] ; 5.886 ; 5.886 ; 5.886 ; 5.886 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[0] ; 5.788 ; 5.788 ; 5.788 ; 5.788 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[1] ; 5.623 ; 5.623 ; 5.623 ; 5.623 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[2] ; 5.623 ; 5.623 ; 5.623 ; 5.623 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[3] ; 5.635 ; 5.635 ; 5.635 ; 5.635 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[4] ;       ; 5.643 ; 5.643 ;       ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[5] ; 5.793 ; 5.793 ; 5.793 ; 5.793 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[6] ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; datain[0]         ; datainHEX0[0]  ; 3.440 ; 3.440 ; 3.440 ; 3.440 ;
; datain[0]         ; datainHEX0[1]  ; 3.431 ; 3.431 ; 3.431 ; 3.431 ;
; datain[0]         ; datainHEX0[2]  ;       ; 3.562 ; 3.562 ;       ;
; datain[0]         ; datainHEX0[3]  ; 3.565 ; 3.565 ; 3.565 ; 3.565 ;
; datain[0]         ; datainHEX0[4]  ; 3.575 ;       ;       ; 3.575 ;
; datain[0]         ; datainHEX0[5]  ; 3.588 ;       ;       ; 3.588 ;
; datain[0]         ; datainHEX0[6]  ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; datain[1]         ; datainHEX0[0]  ; 3.511 ; 3.511 ; 3.511 ; 3.511 ;
; datain[1]         ; datainHEX0[1]  ; 3.504 ; 3.504 ; 3.504 ; 3.504 ;
; datain[1]         ; datainHEX0[2]  ; 3.634 ;       ;       ; 3.634 ;
; datain[1]         ; datainHEX0[3]  ; 3.634 ; 3.634 ; 3.634 ; 3.634 ;
; datain[1]         ; datainHEX0[4]  ;       ; 3.644 ; 3.644 ;       ;
; datain[1]         ; datainHEX0[5]  ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; datain[1]         ; datainHEX0[6]  ; 3.712 ; 3.712 ; 3.712 ; 3.712 ;
; datain[2]         ; datainHEX0[0]  ; 3.374 ; 3.374 ; 3.374 ; 3.374 ;
; datain[2]         ; datainHEX0[1]  ; 3.365 ;       ;       ; 3.365 ;
; datain[2]         ; datainHEX0[2]  ; 3.487 ; 3.487 ; 3.487 ; 3.487 ;
; datain[2]         ; datainHEX0[3]  ; 3.485 ; 3.485 ; 3.485 ; 3.485 ;
; datain[2]         ; datainHEX0[4]  ; 3.496 ; 3.496 ; 3.496 ; 3.496 ;
; datain[2]         ; datainHEX0[5]  ; 3.504 ; 3.504 ; 3.504 ; 3.504 ;
; datain[2]         ; datainHEX0[6]  ; 3.572 ; 3.572 ; 3.572 ; 3.572 ;
; datain[3]         ; datainHEX0[0]  ; 3.532 ; 3.532 ; 3.532 ; 3.532 ;
; datain[3]         ; datainHEX0[1]  ; 3.524 ; 3.524 ; 3.524 ; 3.524 ;
; datain[3]         ; datainHEX0[2]  ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; datain[3]         ; datainHEX0[3]  ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; datain[3]         ; datainHEX0[4]  ;       ; 3.662 ; 3.662 ;       ;
; datain[3]         ; datainHEX0[5]  ; 3.672 ; 3.672 ; 3.672 ; 3.672 ;
; datain[3]         ; datainHEX0[6]  ; 3.731 ; 3.731 ; 3.731 ; 3.731 ;
+-------------------+----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------+
; Minimum Propagation Delay                                          ;
+-------------------+----------------+-------+-------+-------+-------+
; Input Port        ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------+-------+-------+-------+-------+
; dataBusSRAM_DQ[0] ; dataOutHEX1[0] ; 5.750 ; 5.750 ; 5.750 ; 5.750 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[1] ; 5.589 ; 5.589 ; 5.589 ; 5.589 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[2] ;       ; 5.588 ; 5.588 ;       ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[3] ; 5.602 ; 5.602 ; 5.602 ; 5.602 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[4] ; 5.613 ;       ;       ; 5.613 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[5] ; 5.750 ;       ;       ; 5.750 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[6] ; 5.746 ; 5.746 ; 5.746 ; 5.746 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[0] ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[1] ; 5.659 ; 5.659 ; 5.659 ; 5.659 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[2] ; 5.659 ;       ;       ; 5.659 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[3] ; 5.670 ; 5.670 ; 5.670 ; 5.670 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[4] ;       ; 5.672 ; 5.672 ;       ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[5] ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[6] ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[0] ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[1] ; 5.729 ;       ;       ; 5.729 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[2] ; 5.735 ; 5.735 ; 5.735 ; 5.735 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[3] ; 5.742 ; 5.742 ; 5.742 ; 5.742 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[4] ; 5.750 ; 5.750 ; 5.750 ; 5.750 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[5] ; 5.894 ; 5.894 ; 5.894 ; 5.894 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[6] ; 5.886 ; 5.886 ; 5.886 ; 5.886 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[0] ; 5.788 ; 5.788 ; 5.788 ; 5.788 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[1] ; 5.623 ; 5.623 ; 5.623 ; 5.623 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[2] ; 5.623 ; 5.623 ; 5.623 ; 5.623 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[3] ; 5.635 ; 5.635 ; 5.635 ; 5.635 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[4] ;       ; 5.643 ; 5.643 ;       ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[5] ; 5.793 ; 5.793 ; 5.793 ; 5.793 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[6] ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; datain[0]         ; datainHEX0[0]  ; 3.440 ; 3.440 ; 3.440 ; 3.440 ;
; datain[0]         ; datainHEX0[1]  ; 3.431 ; 3.431 ; 3.431 ; 3.431 ;
; datain[0]         ; datainHEX0[2]  ;       ; 3.562 ; 3.562 ;       ;
; datain[0]         ; datainHEX0[3]  ; 3.565 ; 3.565 ; 3.565 ; 3.565 ;
; datain[0]         ; datainHEX0[4]  ; 3.575 ;       ;       ; 3.575 ;
; datain[0]         ; datainHEX0[5]  ; 3.588 ;       ;       ; 3.588 ;
; datain[0]         ; datainHEX0[6]  ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; datain[1]         ; datainHEX0[0]  ; 3.511 ; 3.511 ; 3.511 ; 3.511 ;
; datain[1]         ; datainHEX0[1]  ; 3.504 ; 3.504 ; 3.504 ; 3.504 ;
; datain[1]         ; datainHEX0[2]  ; 3.634 ;       ;       ; 3.634 ;
; datain[1]         ; datainHEX0[3]  ; 3.634 ; 3.634 ; 3.634 ; 3.634 ;
; datain[1]         ; datainHEX0[4]  ;       ; 3.644 ; 3.644 ;       ;
; datain[1]         ; datainHEX0[5]  ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; datain[1]         ; datainHEX0[6]  ; 3.712 ; 3.712 ; 3.712 ; 3.712 ;
; datain[2]         ; datainHEX0[0]  ; 3.374 ; 3.374 ; 3.374 ; 3.374 ;
; datain[2]         ; datainHEX0[1]  ; 3.365 ;       ;       ; 3.365 ;
; datain[2]         ; datainHEX0[2]  ; 3.487 ; 3.487 ; 3.487 ; 3.487 ;
; datain[2]         ; datainHEX0[3]  ; 3.485 ; 3.485 ; 3.485 ; 3.485 ;
; datain[2]         ; datainHEX0[4]  ; 3.496 ; 3.496 ; 3.496 ; 3.496 ;
; datain[2]         ; datainHEX0[5]  ; 3.504 ; 3.504 ; 3.504 ; 3.504 ;
; datain[2]         ; datainHEX0[6]  ; 3.572 ; 3.572 ; 3.572 ; 3.572 ;
; datain[3]         ; datainHEX0[0]  ; 3.532 ; 3.532 ; 3.532 ; 3.532 ;
; datain[3]         ; datainHEX0[1]  ; 3.524 ; 3.524 ; 3.524 ; 3.524 ;
; datain[3]         ; datainHEX0[2]  ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; datain[3]         ; datainHEX0[3]  ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; datain[3]         ; datainHEX0[4]  ;       ; 3.662 ; 3.662 ;       ;
; datain[3]         ; datainHEX0[5]  ; 3.672 ; 3.672 ; 3.672 ; 3.672 ;
; datain[3]         ; datainHEX0[6]  ; 3.731 ; 3.731 ; 3.731 ; 3.731 ;
+-------------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; dataBusSRAM_DQ[*]  ; Clock      ; 4.246 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0] ; Clock      ; 4.246 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1] ; Clock      ; 4.256 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2] ; Clock      ; 4.396 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3] ; Clock      ; 4.406 ;      ; Rise       ; Clock           ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; dataBusSRAM_DQ[*]  ; Clock      ; 4.246 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0] ; Clock      ; 4.246 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1] ; Clock      ; 4.256 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2] ; Clock      ; 4.396 ;      ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3] ; Clock      ; 4.406 ;      ; Rise       ; Clock           ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; dataBusSRAM_DQ[*]  ; Clock      ; 4.246     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0] ; Clock      ; 4.246     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1] ; Clock      ; 4.256     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2] ; Clock      ; 4.396     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3] ; Clock      ; 4.406     ;           ; Rise       ; Clock           ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; dataBusSRAM_DQ[*]  ; Clock      ; 4.246     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0] ; Clock      ; 4.246     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1] ; Clock      ; 4.256     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2] ; Clock      ; 4.396     ;           ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3] ; Clock      ; 4.406     ;           ; Rise       ; Clock           ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -1.469              ;
;  Clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -12.467             ;
;  Clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -12.467             ;
+------------------+-------+------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; Adress[*]       ; Clock      ; -0.045 ; -0.045 ; Rise       ; Clock           ;
;  Adress[0]      ; Clock      ; -0.256 ; -0.256 ; Rise       ; Clock           ;
;  Adress[1]      ; Clock      ; -0.045 ; -0.045 ; Rise       ; Clock           ;
;  Adress[2]      ; Clock      ; -0.251 ; -0.251 ; Rise       ; Clock           ;
;  Adress[3]      ; Clock      ; -0.623 ; -0.623 ; Rise       ; Clock           ;
; WriteEnable[*]  ; Clock      ; -0.813 ; -0.813 ; Rise       ; Clock           ;
;  WriteEnable[0] ; Clock      ; -0.813 ; -0.813 ; Rise       ; Clock           ;
; datain[*]       ; Clock      ; -0.287 ; -0.287 ; Rise       ; Clock           ;
;  datain[0]      ; Clock      ; -0.302 ; -0.302 ; Rise       ; Clock           ;
;  datain[1]      ; Clock      ; -0.287 ; -0.287 ; Rise       ; Clock           ;
;  datain[2]      ; Clock      ; -0.403 ; -0.403 ; Rise       ; Clock           ;
;  datain[3]      ; Clock      ; -0.366 ; -0.366 ; Rise       ; Clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Adress[*]       ; Clock      ; 1.392 ; 1.392 ; Rise       ; Clock           ;
;  Adress[0]      ; Clock      ; 0.626 ; 0.626 ; Rise       ; Clock           ;
;  Adress[1]      ; Clock      ; 0.293 ; 0.293 ; Rise       ; Clock           ;
;  Adress[2]      ; Clock      ; 0.638 ; 0.638 ; Rise       ; Clock           ;
;  Adress[3]      ; Clock      ; 1.392 ; 1.392 ; Rise       ; Clock           ;
; WriteEnable[*]  ; Clock      ; 1.786 ; 1.786 ; Rise       ; Clock           ;
;  WriteEnable[0] ; Clock      ; 1.786 ; 1.786 ; Rise       ; Clock           ;
; datain[*]       ; Clock      ; 0.880 ; 0.880 ; Rise       ; Clock           ;
;  datain[0]      ; Clock      ; 0.712 ; 0.712 ; Rise       ; Clock           ;
;  datain[1]      ; Clock      ; 0.688 ; 0.688 ; Rise       ; Clock           ;
;  datain[2]      ; Clock      ; 0.880 ; 0.880 ; Rise       ; Clock           ;
;  datain[3]      ; Clock      ; 0.806 ; 0.806 ; Rise       ; Clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+--------------------------+------------+--------+--------+------------+-----------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------+------------+--------+--------+------------+-----------------+
; AdressBusHEX3[*]         ; Clock      ; 9.936  ; 9.936  ; Rise       ; Clock           ;
;  AdressBusHEX3[0]        ; Clock      ; 9.936  ; 9.936  ; Rise       ; Clock           ;
;  AdressBusHEX3[1]        ; Clock      ; 9.651  ; 9.651  ; Rise       ; Clock           ;
;  AdressBusHEX3[2]        ; Clock      ; 9.668  ; 9.668  ; Rise       ; Clock           ;
;  AdressBusHEX3[3]        ; Clock      ; 9.039  ; 9.039  ; Rise       ; Clock           ;
;  AdressBusHEX3[4]        ; Clock      ; 9.317  ; 9.317  ; Rise       ; Clock           ;
;  AdressBusHEX3[5]        ; Clock      ; 9.153  ; 9.153  ; Rise       ; Clock           ;
;  AdressBusHEX3[6]        ; Clock      ; 9.583  ; 9.583  ; Rise       ; Clock           ;
; AdressBusSRAM_ADDR[*]    ; Clock      ; 8.651  ; 8.651  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[0]   ; Clock      ; 8.370  ; 8.370  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[1]   ; Clock      ; 8.378  ; 8.378  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[2]   ; Clock      ; 8.397  ; 8.397  ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[3]   ; Clock      ; 8.651  ; 8.651  ; Rise       ; Clock           ;
; WriteEnableLEDG[*]       ; Clock      ; 9.599  ; 9.599  ; Rise       ; Clock           ;
;  WriteEnableLEDG[0]      ; Clock      ; 9.599  ; 9.599  ; Rise       ; Clock           ;
; WriteEnableSRAM_WE_N[*]  ; Clock      ; 9.860  ; 9.860  ; Rise       ; Clock           ;
;  WriteEnableSRAM_WE_N[0] ; Clock      ; 9.860  ; 9.860  ; Rise       ; Clock           ;
; dataBusSRAM_DQ[*]        ; Clock      ; 10.808 ; 10.808 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0]       ; Clock      ; 8.804  ; 8.804  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1]       ; Clock      ; 8.823  ; 8.823  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2]       ; Clock      ; 9.083  ; 9.083  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3]       ; Clock      ; 9.095  ; 9.095  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[4]       ; Clock      ; 10.740 ; 10.740 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[5]       ; Clock      ; 10.808 ; 10.808 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[6]       ; Clock      ; 10.424 ; 10.424 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[7]       ; Clock      ; 10.436 ; 10.436 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[8]       ; Clock      ; 9.335  ; 9.335  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[9]       ; Clock      ; 9.335  ; 9.335  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[10]      ; Clock      ; 9.308  ; 9.308  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[11]      ; Clock      ; 9.325  ; 9.325  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[12]      ; Clock      ; 10.798 ; 10.798 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[13]      ; Clock      ; 9.318  ; 9.318  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[14]      ; Clock      ; 9.300  ; 9.300  ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[15]      ; Clock      ; 8.951  ; 8.951  ; Rise       ; Clock           ;
+--------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+--------------------------+------------+-------+-------+------------+-----------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------+------------+-------+-------+------------+-----------------+
; AdressBusHEX3[*]         ; Clock      ; 4.062 ; 4.062 ; Rise       ; Clock           ;
;  AdressBusHEX3[0]        ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  AdressBusHEX3[1]        ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  AdressBusHEX3[2]        ; Clock      ; 4.398 ; 4.398 ; Rise       ; Clock           ;
;  AdressBusHEX3[3]        ; Clock      ; 4.062 ; 4.062 ; Rise       ; Clock           ;
;  AdressBusHEX3[4]        ; Clock      ; 4.223 ; 4.223 ; Rise       ; Clock           ;
;  AdressBusHEX3[5]        ; Clock      ; 4.189 ; 4.189 ; Rise       ; Clock           ;
;  AdressBusHEX3[6]        ; Clock      ; 4.388 ; 4.388 ; Rise       ; Clock           ;
; AdressBusSRAM_ADDR[*]    ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[0]   ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[1]   ; Clock      ; 4.045 ; 4.045 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[2]   ; Clock      ; 4.058 ; 4.058 ; Rise       ; Clock           ;
;  AdressBusSRAM_ADDR[3]   ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
; WriteEnableLEDG[*]       ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  WriteEnableLEDG[0]      ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
; WriteEnableSRAM_WE_N[*]  ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  WriteEnableSRAM_WE_N[0] ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
; dataBusSRAM_DQ[*]        ; Clock      ; 4.234 ; 4.234 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[0]       ; Clock      ; 4.234 ; 4.234 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[1]       ; Clock      ; 4.248 ; 4.248 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[2]       ; Clock      ; 4.336 ; 4.336 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[3]       ; Clock      ; 4.347 ; 4.347 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[4]       ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[5]       ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[6]       ; Clock      ; 4.866 ; 4.866 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[7]       ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[8]       ; Clock      ; 4.420 ; 4.420 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[9]       ; Clock      ; 4.420 ; 4.420 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[10]      ; Clock      ; 4.396 ; 4.396 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[11]      ; Clock      ; 4.410 ; 4.410 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[12]      ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[13]      ; Clock      ; 4.406 ; 4.406 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[14]      ; Clock      ; 4.392 ; 4.392 ; Rise       ; Clock           ;
;  dataBusSRAM_DQ[15]      ; Clock      ; 4.246 ; 4.246 ; Rise       ; Clock           ;
+--------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Progagation Delay                                                      ;
+-------------------+----------------+--------+--------+--------+--------+
; Input Port        ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------+--------+--------+--------+--------+
; dataBusSRAM_DQ[0] ; dataOutHEX1[0] ; 11.392 ; 11.392 ; 11.392 ; 11.392 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[1] ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[2] ;        ; 11.021 ; 11.021 ;        ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[3] ; 11.037 ; 11.037 ; 11.037 ; 11.037 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[4] ; 11.045 ;        ;        ; 11.045 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[5] ; 11.395 ;        ;        ; 11.395 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[6] ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[0] ; 11.571 ; 11.571 ; 11.571 ; 11.571 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[1] ; 11.227 ; 11.227 ; 11.227 ; 11.227 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[2] ; 11.222 ;        ;        ; 11.222 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[3] ; 11.238 ; 11.238 ; 11.238 ; 11.238 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[4] ;        ; 11.242 ; 11.242 ;        ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[5] ; 11.615 ; 11.615 ; 11.615 ; 11.615 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[6] ; 11.609 ; 11.609 ; 11.609 ; 11.609 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[0] ; 11.773 ; 11.773 ; 11.773 ; 11.773 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[1] ; 11.406 ;        ;        ; 11.406 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[2] ; 11.372 ; 11.372 ; 11.372 ; 11.372 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[3] ; 11.419 ; 11.419 ; 11.419 ; 11.419 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[4] ; 11.426 ; 11.426 ; 11.426 ; 11.426 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[5] ; 11.781 ; 11.781 ; 11.781 ; 11.781 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[6] ; 11.778 ; 11.778 ; 11.778 ; 11.778 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[0] ; 11.450 ; 11.450 ; 11.450 ; 11.450 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[1] ; 11.072 ; 11.072 ; 11.072 ; 11.072 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[2] ; 11.072 ; 11.072 ; 11.072 ; 11.072 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[3] ; 11.085 ; 11.085 ; 11.085 ; 11.085 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[4] ;        ; 11.092 ; 11.092 ;        ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[5] ; 11.458 ; 11.458 ; 11.458 ; 11.458 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[6] ; 11.452 ; 11.452 ; 11.452 ; 11.452 ;
; datain[0]         ; datainHEX0[0]  ; 7.475  ; 7.475  ; 7.475  ; 7.475  ;
; datain[0]         ; datainHEX0[1]  ; 7.441  ; 7.441  ; 7.441  ; 7.441  ;
; datain[0]         ; datainHEX0[2]  ;        ; 7.785  ; 7.785  ;        ;
; datain[0]         ; datainHEX0[3]  ; 7.769  ; 7.769  ; 7.769  ; 7.769  ;
; datain[0]         ; datainHEX0[4]  ; 7.778  ;        ;        ; 7.778  ;
; datain[0]         ; datainHEX0[5]  ; 7.798  ;        ;        ; 7.798  ;
; datain[0]         ; datainHEX0[6]  ; 7.899  ; 7.899  ; 7.899  ; 7.899  ;
; datain[1]         ; datainHEX0[0]  ; 7.682  ; 7.682  ; 7.682  ; 7.682  ;
; datain[1]         ; datainHEX0[1]  ; 7.646  ; 7.646  ; 7.646  ; 7.646  ;
; datain[1]         ; datainHEX0[2]  ; 7.987  ;        ;        ; 7.987  ;
; datain[1]         ; datainHEX0[3]  ; 7.976  ; 7.976  ; 7.976  ; 7.976  ;
; datain[1]         ; datainHEX0[4]  ;        ; 7.981  ; 7.981  ;        ;
; datain[1]         ; datainHEX0[5]  ; 7.999  ; 7.999  ; 7.999  ; 7.999  ;
; datain[1]         ; datainHEX0[6]  ; 8.105  ; 8.105  ; 8.105  ; 8.105  ;
; datain[2]         ; datainHEX0[0]  ; 7.304  ; 7.304  ; 7.304  ; 7.304  ;
; datain[2]         ; datainHEX0[1]  ; 7.268  ;        ;        ; 7.268  ;
; datain[2]         ; datainHEX0[2]  ; 7.602  ; 7.602  ; 7.602  ; 7.602  ;
; datain[2]         ; datainHEX0[3]  ; 7.580  ; 7.580  ; 7.580  ; 7.580  ;
; datain[2]         ; datainHEX0[4]  ; 7.592  ; 7.592  ; 7.592  ; 7.592  ;
; datain[2]         ; datainHEX0[5]  ; 7.606  ; 7.606  ; 7.606  ; 7.606  ;
; datain[2]         ; datainHEX0[6]  ; 7.724  ; 7.724  ; 7.724  ; 7.724  ;
; datain[3]         ; datainHEX0[0]  ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; datain[3]         ; datainHEX0[1]  ; 7.726  ; 7.726  ; 7.726  ; 7.726  ;
; datain[3]         ; datainHEX0[2]  ; 8.033  ; 8.033  ; 8.033  ; 8.033  ;
; datain[3]         ; datainHEX0[3]  ; 8.047  ; 8.047  ; 8.047  ; 8.047  ;
; datain[3]         ; datainHEX0[4]  ;        ; 8.061  ; 8.061  ;        ;
; datain[3]         ; datainHEX0[5]  ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; datain[3]         ; datainHEX0[6]  ; 8.184  ; 8.184  ; 8.184  ; 8.184  ;
+-------------------+----------------+--------+--------+--------+--------+


+--------------------------------------------------------------------+
; Minimum Progagation Delay                                          ;
+-------------------+----------------+-------+-------+-------+-------+
; Input Port        ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------+-------+-------+-------+-------+
; dataBusSRAM_DQ[0] ; dataOutHEX1[0] ; 5.750 ; 5.750 ; 5.750 ; 5.750 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[1] ; 5.589 ; 5.589 ; 5.589 ; 5.589 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[2] ;       ; 5.588 ; 5.588 ;       ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[3] ; 5.602 ; 5.602 ; 5.602 ; 5.602 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[4] ; 5.613 ;       ;       ; 5.613 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[5] ; 5.750 ;       ;       ; 5.750 ;
; dataBusSRAM_DQ[0] ; dataOutHEX1[6] ; 5.746 ; 5.746 ; 5.746 ; 5.746 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[0] ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[1] ; 5.659 ; 5.659 ; 5.659 ; 5.659 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[2] ; 5.659 ;       ;       ; 5.659 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[3] ; 5.670 ; 5.670 ; 5.670 ; 5.670 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[4] ;       ; 5.672 ; 5.672 ;       ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[5] ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; dataBusSRAM_DQ[1] ; dataOutHEX1[6] ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[0] ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[1] ; 5.729 ;       ;       ; 5.729 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[2] ; 5.735 ; 5.735 ; 5.735 ; 5.735 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[3] ; 5.742 ; 5.742 ; 5.742 ; 5.742 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[4] ; 5.750 ; 5.750 ; 5.750 ; 5.750 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[5] ; 5.894 ; 5.894 ; 5.894 ; 5.894 ;
; dataBusSRAM_DQ[2] ; dataOutHEX1[6] ; 5.886 ; 5.886 ; 5.886 ; 5.886 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[0] ; 5.788 ; 5.788 ; 5.788 ; 5.788 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[1] ; 5.623 ; 5.623 ; 5.623 ; 5.623 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[2] ; 5.623 ; 5.623 ; 5.623 ; 5.623 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[3] ; 5.635 ; 5.635 ; 5.635 ; 5.635 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[4] ;       ; 5.643 ; 5.643 ;       ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[5] ; 5.793 ; 5.793 ; 5.793 ; 5.793 ;
; dataBusSRAM_DQ[3] ; dataOutHEX1[6] ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; datain[0]         ; datainHEX0[0]  ; 3.440 ; 3.440 ; 3.440 ; 3.440 ;
; datain[0]         ; datainHEX0[1]  ; 3.431 ; 3.431 ; 3.431 ; 3.431 ;
; datain[0]         ; datainHEX0[2]  ;       ; 3.562 ; 3.562 ;       ;
; datain[0]         ; datainHEX0[3]  ; 3.565 ; 3.565 ; 3.565 ; 3.565 ;
; datain[0]         ; datainHEX0[4]  ; 3.575 ;       ;       ; 3.575 ;
; datain[0]         ; datainHEX0[5]  ; 3.588 ;       ;       ; 3.588 ;
; datain[0]         ; datainHEX0[6]  ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; datain[1]         ; datainHEX0[0]  ; 3.511 ; 3.511 ; 3.511 ; 3.511 ;
; datain[1]         ; datainHEX0[1]  ; 3.504 ; 3.504 ; 3.504 ; 3.504 ;
; datain[1]         ; datainHEX0[2]  ; 3.634 ;       ;       ; 3.634 ;
; datain[1]         ; datainHEX0[3]  ; 3.634 ; 3.634 ; 3.634 ; 3.634 ;
; datain[1]         ; datainHEX0[4]  ;       ; 3.644 ; 3.644 ;       ;
; datain[1]         ; datainHEX0[5]  ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; datain[1]         ; datainHEX0[6]  ; 3.712 ; 3.712 ; 3.712 ; 3.712 ;
; datain[2]         ; datainHEX0[0]  ; 3.374 ; 3.374 ; 3.374 ; 3.374 ;
; datain[2]         ; datainHEX0[1]  ; 3.365 ;       ;       ; 3.365 ;
; datain[2]         ; datainHEX0[2]  ; 3.487 ; 3.487 ; 3.487 ; 3.487 ;
; datain[2]         ; datainHEX0[3]  ; 3.485 ; 3.485 ; 3.485 ; 3.485 ;
; datain[2]         ; datainHEX0[4]  ; 3.496 ; 3.496 ; 3.496 ; 3.496 ;
; datain[2]         ; datainHEX0[5]  ; 3.504 ; 3.504 ; 3.504 ; 3.504 ;
; datain[2]         ; datainHEX0[6]  ; 3.572 ; 3.572 ; 3.572 ; 3.572 ;
; datain[3]         ; datainHEX0[0]  ; 3.532 ; 3.532 ; 3.532 ; 3.532 ;
; datain[3]         ; datainHEX0[1]  ; 3.524 ; 3.524 ; 3.524 ; 3.524 ;
; datain[3]         ; datainHEX0[2]  ; 3.657 ; 3.657 ; 3.657 ; 3.657 ;
; datain[3]         ; datainHEX0[3]  ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; datain[3]         ; datainHEX0[4]  ;       ; 3.662 ; 3.662 ;       ;
; datain[3]         ; datainHEX0[5]  ; 3.672 ; 3.672 ; 3.672 ; 3.672 ;
; datain[3]         ; datainHEX0[6]  ; 3.731 ; 3.731 ; 3.731 ; 3.731 ;
+-------------------+----------------+-------+-------+-------+-------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 110   ; 110  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 07 16:43:47 2022
Info: Command: quartus_sta SRAM_INTERFACE -c SRAM_INTERFACE
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SRAM_INTERFACE.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -12.467 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -10.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 326 megabytes
    Info: Processing ended: Mon Mar 07 16:43:47 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


