t             clk mc_read_idle_r_reg/Q -2147483647 -2147483647 -2147483647 -2147483647
s             clk calib_rd_data_offset_2[0]       4380 -2147483648 -2147483648       4380
s             clk calib_rd_data_offset_2[1]       5980 -2147483648 -2147483648       5980
s             clk calib_rd_data_offset_2[2]       4380 -2147483648 -2147483648       4380
s             clk calib_rd_data_offset_2[3]       5980 -2147483648 -2147483648       5980
s             clk calib_rd_data_offset_2[4]       4380 -2147483648 -2147483648       4380
s             clk calib_rd_data_offset_2[5]       4380 -2147483648 -2147483648       4380
s             clk calib_rd_data_offset_1[0]       4380 -2147483648 -2147483648       4380
s             clk calib_rd_data_offset_1[1]       5980 -2147483648 -2147483648       5980
s             clk calib_rd_data_offset_1[2]       4380 -2147483648 -2147483648       4380
s             clk calib_rd_data_offset_1[3]       5980 -2147483648 -2147483648       5980
s             clk calib_rd_data_offset_1[4]       4380 -2147483648 -2147483648       4380
s             clk calib_rd_data_offset_1[5]       4380 -2147483648 -2147483648       4380
s             clk calib_rd_data_offset[0]       4380 -2147483648 -2147483648       4380
s             clk calib_rd_data_offset[1]       5980 -2147483648 -2147483648       5980
s             clk calib_rd_data_offset[2]       4380 -2147483648 -2147483648       4380
s             clk calib_rd_data_offset[3]       5980 -2147483648 -2147483648       5980
s             clk calib_rd_data_offset[4]       4380 -2147483648 -2147483648       4380
s             clk calib_rd_data_offset[5]       4380 -2147483648 -2147483648       4380
s             clk init_calib_complete      14360 -2147483648 -2147483648      14360
s             clk phy_rddata_valid      17940 -2147483648 -2147483648      17940
s             clk phy_mc_data_full       5980 -2147483648 -2147483648       5980
s             clk phy_mc_cmd_full       4280 -2147483648 -2147483648       4280
s             clk phy_mc_ctl_full       4280 -2147483648 -2147483648       4280
s             clk      app_sr_req      19010 -2147483648 -2147483648      19010
s             clk      app_zq_req       7580 -2147483648 -2147483648       7580
s             clk     app_ref_req       4960 -2147483648 -2147483648       4960
s             clk        use_addr      30210 -2147483648 -2147483648      30210
s             clk          row[0]       9980 -2147483648 -2147483648       9980
s             clk          row[1]      11580 -2147483648 -2147483648      11580
s             clk          row[2]      11580 -2147483648 -2147483648      11580
s             clk          row[3]      11650 -2147483648 -2147483648      11650
s             clk          row[4]      11650 -2147483648 -2147483648      11650
s             clk          row[5]      11650 -2147483648 -2147483648      11650
s             clk          row[6]      10940 -2147483648 -2147483648      10940
s             clk          row[7]      10940 -2147483648 -2147483648      10940
s             clk          row[8]      10940 -2147483648 -2147483648      10940
s             clk          row[9]      10920 -2147483648 -2147483648      10920
s             clk         row[10]      10920 -2147483648 -2147483648      10920
s             clk         row[11]      10920 -2147483648 -2147483648      10920
s             clk         row[12]       7800 -2147483648 -2147483648       7800
s             clk         row[13]       7800 -2147483648 -2147483648       7800
s             clk          col[3]       4280 -2147483648 -2147483648       4280
s             clk          col[4]       4280 -2147483648 -2147483648       4280
s             clk          col[5]       4280 -2147483648 -2147483648       4280
s             clk          col[6]       4280 -2147483648 -2147483648       4280
s             clk          col[7]       4280 -2147483648 -2147483648       4280
s             clk          col[8]       4280 -2147483648 -2147483648       4280
s             clk          col[9]       4280 -2147483648 -2147483648       4280
s             clk         bank[0]      19010 -2147483648 -2147483648      19010
s             clk         bank[1]      19010 -2147483648 -2147483648      19010
s             clk         bank[2]      19010 -2147483648 -2147483648      19010
s             clk     hi_priority       4280 -2147483648 -2147483648       4280
s             clk data_buf_addr[0]       4280 -2147483648 -2147483648       4280
s             clk data_buf_addr[1]       4280 -2147483648 -2147483648       4280
s             clk data_buf_addr[2]       4280 -2147483648 -2147483648       4280
s             clk data_buf_addr[3]       4280 -2147483648 -2147483648       4280
s             clk data_buf_addr[4]       4280 -2147483648 -2147483648       4280
s             clk          cmd[0]      14790 -2147483648 -2147483648      14790
s             clk          cmd[1]      15860 -2147483648 -2147483648      15860
s             clk             rst      27010 -2147483648 -2147483648      27010
t             clk mc_data_offset_2[0]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset_2[1]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset_2[2]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset_2[3]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset_2[4]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset_2[5]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset_1[0]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset_1[1]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset_1[2]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset_1[3]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset_1[4]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset_1[5]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset[0]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset[1]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset[2]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset[3]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset[4]       1460 -2147483648 -2147483648       1460
t             clk mc_data_offset[5]       1460 -2147483648 -2147483648       1460
t             clk       mc_cmd[0]       1460 -2147483648 -2147483648       1460
s             clk       mc_cmd[0]       4280 -2147483648 -2147483648       4280
t             clk       mc_cmd[1]       1460 -2147483648 -2147483648       1460
t             clk    mc_wrdata_en       1460 -2147483648 -2147483648       1460
t             clk       mc_cke[0]       1460 -2147483648 -2147483648       1460
t             clk       mc_cke[3]       1460 -2147483648 -2147483648       1460
t             clk       mc_odt[0]       1460 -2147483648 -2147483648       1460
t             clk      mc_cs_n[1]       1460 -2147483648 -2147483648       1460
t             clk      mc_bank[0]       1460 -2147483648 -2147483648       1460
t             clk      mc_bank[1]       1460 -2147483648 -2147483648       1460
t             clk      mc_bank[2]       1460 -2147483648 -2147483648       1460
t             clk      mc_bank[3]       1460 -2147483648 -2147483648       1460
t             clk      mc_bank[4]       1460 -2147483648 -2147483648       1460
t             clk      mc_bank[5]       1460 -2147483648 -2147483648       1460
t             clk      mc_bank[6]       1460 -2147483648 -2147483648       1460
t             clk      mc_bank[7]       1460 -2147483648 -2147483648       1460
t             clk      mc_bank[8]       1460 -2147483648 -2147483648       1460
t             clk   mc_address[3]       1460 -2147483648 -2147483648       1460
t             clk   mc_address[4]       1460 -2147483648 -2147483648       1460
t             clk   mc_address[5]       1460 -2147483648 -2147483648       1460
t             clk   mc_address[6]       1460 -2147483648 -2147483648       1460
t             clk   mc_address[7]       1460 -2147483648 -2147483648       1460
t             clk   mc_address[8]       1460 -2147483648 -2147483648       1460
t             clk   mc_address[9]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[10]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[14]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[15]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[16]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[17]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[18]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[19]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[20]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[21]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[22]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[23]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[24]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[25]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[26]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[27]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[28]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[29]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[30]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[31]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[32]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[33]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[34]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[35]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[36]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[37]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[38]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[39]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[40]       1460 -2147483648 -2147483648       1460
t             clk  mc_address[41]       1460 -2147483648 -2147483648       1460
t             clk      mc_we_n[0]       1460 -2147483648 -2147483648       1460
t             clk      mc_we_n[1]       1460 -2147483648 -2147483648       1460
t             clk      mc_we_n[2]       1460 -2147483648 -2147483648       1460
t             clk     mc_cas_n[0]       1460 -2147483648 -2147483648       1460
t             clk     mc_cas_n[1]       1460 -2147483648 -2147483648       1460
t             clk     mc_cas_n[2]       1460 -2147483648 -2147483648       1460
t             clk     mc_ras_n[0]       1460 -2147483648 -2147483648       1460
t             clk     mc_ras_n[1]       1460 -2147483648 -2147483648       1460
t             clk     mc_ras_n[2]       1460 -2147483648 -2147483648       1460
t             clk      app_zq_ack       1460 -2147483648 -2147483648       1460
t             clk     app_ref_ack       1460 -2147483648 -2147483648       1460
t             clk   app_sr_active       1460 -2147483648 -2147483648       1460
s             clk   app_sr_active       4430 -2147483648 -2147483648       4430
t             clk   mc_ref_zq_wip       1460 -2147483648 -2147483648       1460
c mc_read_idle_r_reg/Q    mc_read_idle          0          0 -2147483648 -2147483648
t             clk      wr_data_en       1460 -2147483648 -2147483648       1460
t             clk wr_data_addr[0]       1460 -2147483648 -2147483648       1460
t             clk wr_data_addr[1]       1460 -2147483648 -2147483648       1460
t             clk wr_data_addr[2]       1460 -2147483648 -2147483648       1460
t             clk wr_data_addr[3]       1460 -2147483648 -2147483648       1460
t             clk rd_data_offset[0]       1460 -2147483648 -2147483648       1460
t             clk     rd_data_end       1460 -2147483648 -2147483648       1460
c phy_rddata_valid      rd_data_en       4800       4800 -2147483648 -2147483648
t             clk      rd_data_en       6160 -2147483648 -2147483648       6160
t             clk rd_data_addr[0]       1460 -2147483648 -2147483648       1460
t             clk rd_data_addr[1]       1460 -2147483648 -2147483648       1460
t             clk rd_data_addr[2]       1460 -2147483648 -2147483648       1460
t             clk rd_data_addr[3]       1460 -2147483648 -2147483648       1460
t             clk rd_data_addr[4]       1460 -2147483648 -2147483648       1460
c init_calib_complete       accept_ns       6300       6300 -2147483648 -2147483648
c        use_addr       accept_ns      17500      17500 -2147483648 -2147483648
c             rst       accept_ns -2147483648 -2147483648       8430       8430
t             clk       accept_ns      18960 -2147483648 -2147483648      18960
s             clk       accept_ns       1080 -2147483648 -2147483648       1080
