{"Nomor": 13781, "Judul": "IMPLEMENTASI DAN SIMULASI REGISTER FILE UNTUK MIKROPROSESOR ASINKRON DENGAN VHDL", "Abstrak": "Salah satu solusi dalam permasalahan perkembangan teknologi komputer belakangan ini adalah dengan memanfaatkan teknologi rangkaian logika asinkron.    \n \n \n \n\nTeknologi asinkron ini diharapkan mampu menyelesaikan masalah yang terkait dengan clock skew dan penggunaan energi yang cenderung besar pada teknologi yang menggunakan sinkronisasi sinyal clock. Hambatan utama yang dihadapi perkembangan teknologi asinkron ini adalah kompleksitas desain dan design tools yang masih sangat terbatas saat ini. Dalam tugas akhir ini, diimplementasikan salah satu komponen utama untuk    \n \n \n \n\nmembangun suatu mikroprosesor asinkron yaitu register file. Dua buah port baca dan sebuah port tulis akan diimplementasikan untuk mendukung proses yang dikerjakan mikroprosesor. Sebagai ganti sinkronisasi oleh sinyal clock digunakan sebuah protokol komunikasi yang disebut dengan handshake protocols. Design tool yang digunakan dalam perancangan adalah software Altera Quartus II dengan model devais Stratix II menggunakan bahasa VHDL. Walau tidak secara penuh mendukung perancangan sistem asinkron, tool ini dapat digunakan dengan berbagai asumsi yang harus diperhatikan. Hasil-hasil simulasi yang dilakukan dalam tugas akhir ini menunjukkan bahwa rancangan register file asinkron menggunakan VHDL dengan memanfaatkan tools yang telah ada dan digunakan secara luas untuk perancangan sistem sinkron dapat bekerja dengan baik. Beberapa nilai performa yang ditunjukkan dengan analisis timing digunakan sebagai dasar dari penilaian kinerja sistem asinkron.", "Daftar File": {}, "Penulis": "RICKY LEORENTA (NIM: 13205057)", "Kontributor / Dosen Pembimbing": ["Pembimbing : Ir. Yudi S. Gondokaryono, M.Sc., Ph.D."], "Jenis Koleksi": "Tugas Akhir", "Penerbit": "", "Fakultas": "", "Subjek": "", "Kata Kunci": "Komputer Asinkron, Register File, Altera Quartus II, VHDL, Implementasi dan Simulasi", "Sumber": "", "Staf Input/Edit": "Ena Sukmana", "File": "8 file", "Tanggal Input": "27 Sep 2017"}