firrtl.circuit "main" {
    firrtl.module @main (
        in %clock : !firrtl.clock,
        in %reset : !firrtl.reset,
        in %n_in_0_0_x : !firrtl.sint<16>,
        in %n_in_0_1_x : !firrtl.sint<16>,
        in %n_in_0_2_x : !firrtl.sint<16>,
        in %n_in_0_3_x : !firrtl.sint<16>,
        in %n_in_0_4_x : !firrtl.sint<16>,
        in %n_in_0_5_x : !firrtl.sint<16>,
        in %n_in_0_6_x : !firrtl.sint<16>,
        in %n_in_0_7_x : !firrtl.sint<16>,
        in %n_in_1_0_x : !firrtl.sint<16>,
        in %n_in_1_1_x : !firrtl.sint<16>,
        in %n_in_1_2_x : !firrtl.sint<16>,
        in %n_in_1_3_x : !firrtl.sint<16>,
        in %n_in_1_4_x : !firrtl.sint<16>,
        in %n_in_1_5_x : !firrtl.sint<16>,
        in %n_in_1_6_x : !firrtl.sint<16>,
        in %n_in_1_7_x : !firrtl.sint<16>,
        in %n_in_2_0_x : !firrtl.sint<16>,
        in %n_in_2_1_x : !firrtl.sint<16>,
        in %n_in_2_2_x : !firrtl.sint<16>,
        in %n_in_2_3_x : !firrtl.sint<16>,
        in %n_in_2_4_x : !firrtl.sint<16>,
        in %n_in_2_5_x : !firrtl.sint<16>,
        in %n_in_2_6_x : !firrtl.sint<16>,
        in %n_in_2_7_x : !firrtl.sint<16>,
        in %n_in_3_0_x : !firrtl.sint<16>,
        in %n_in_3_1_x : !firrtl.sint<16>,
        in %n_in_3_2_x : !firrtl.sint<16>,
        in %n_in_3_3_x : !firrtl.sint<16>,
        in %n_in_3_4_x : !firrtl.sint<16>,
        in %n_in_3_5_x : !firrtl.sint<16>,
        in %n_in_3_6_x : !firrtl.sint<16>,
        in %n_in_3_7_x : !firrtl.sint<16>,
        in %n_in_4_0_x : !firrtl.sint<16>,
        in %n_in_4_1_x : !firrtl.sint<16>,
        in %n_in_4_2_x : !firrtl.sint<16>,
        in %n_in_4_3_x : !firrtl.sint<16>,
        in %n_in_4_4_x : !firrtl.sint<16>,
        in %n_in_4_5_x : !firrtl.sint<16>,
        in %n_in_4_6_x : !firrtl.sint<16>,
        in %n_in_4_7_x : !firrtl.sint<16>,
        in %n_in_5_0_x : !firrtl.sint<16>,
        in %n_in_5_1_x : !firrtl.sint<16>,
        in %n_in_5_2_x : !firrtl.sint<16>,
        in %n_in_5_3_x : !firrtl.sint<16>,
        in %n_in_5_4_x : !firrtl.sint<16>,
        in %n_in_5_5_x : !firrtl.sint<16>,
        in %n_in_5_6_x : !firrtl.sint<16>,
        in %n_in_5_7_x : !firrtl.sint<16>,
        in %n_in_6_0_x : !firrtl.sint<16>,
        in %n_in_6_1_x : !firrtl.sint<16>,
        in %n_in_6_2_x : !firrtl.sint<16>,
        in %n_in_6_3_x : !firrtl.sint<16>,
        in %n_in_6_4_x : !firrtl.sint<16>,
        in %n_in_6_5_x : !firrtl.sint<16>,
        in %n_in_6_6_x : !firrtl.sint<16>,
        in %n_in_6_7_x : !firrtl.sint<16>,
        in %n_in_7_0_x : !firrtl.sint<16>,
        in %n_in_7_1_x : !firrtl.sint<16>,
        in %n_in_7_2_x : !firrtl.sint<16>,
        in %n_in_7_3_x : !firrtl.sint<16>,
        in %n_in_7_4_x : !firrtl.sint<16>,
        in %n_in_7_5_x : !firrtl.sint<16>,
        in %n_in_7_6_x : !firrtl.sint<16>,
        in %n_in_7_7_x : !firrtl.sint<16>,

        out %n_out_0_0_x: !firrtl.sint<16>,
        out %n_out_0_1_x: !firrtl.sint<16>,
        out %n_out_0_2_x: !firrtl.sint<16>,
        out %n_out_0_3_x: !firrtl.sint<16>,
        out %n_out_0_4_x: !firrtl.sint<16>,
        out %n_out_0_5_x: !firrtl.sint<16>,
        out %n_out_0_6_x: !firrtl.sint<16>,
        out %n_out_0_7_x: !firrtl.sint<16>,
        out %n_out_1_0_x: !firrtl.sint<16>,
        out %n_out_1_1_x: !firrtl.sint<16>,
        out %n_out_1_2_x: !firrtl.sint<16>,
        out %n_out_1_3_x: !firrtl.sint<16>,
        out %n_out_1_4_x: !firrtl.sint<16>,
        out %n_out_1_5_x: !firrtl.sint<16>,
        out %n_out_1_6_x: !firrtl.sint<16>,
        out %n_out_1_7_x: !firrtl.sint<16>,
        out %n_out_2_0_x: !firrtl.sint<16>,
        out %n_out_2_1_x: !firrtl.sint<16>,
        out %n_out_2_2_x: !firrtl.sint<16>,
        out %n_out_2_3_x: !firrtl.sint<16>,
        out %n_out_2_4_x: !firrtl.sint<16>,
        out %n_out_2_5_x: !firrtl.sint<16>,
        out %n_out_2_6_x: !firrtl.sint<16>,
        out %n_out_2_7_x: !firrtl.sint<16>,
        out %n_out_3_0_x: !firrtl.sint<16>,
        out %n_out_3_1_x: !firrtl.sint<16>,
        out %n_out_3_2_x: !firrtl.sint<16>,
        out %n_out_3_3_x: !firrtl.sint<16>,
        out %n_out_3_4_x: !firrtl.sint<16>,
        out %n_out_3_5_x: !firrtl.sint<16>,
        out %n_out_3_6_x: !firrtl.sint<16>,
        out %n_out_3_7_x: !firrtl.sint<16>,
        out %n_out_4_0_x: !firrtl.sint<16>,
        out %n_out_4_1_x: !firrtl.sint<16>,
        out %n_out_4_2_x: !firrtl.sint<16>,
        out %n_out_4_3_x: !firrtl.sint<16>,
        out %n_out_4_4_x: !firrtl.sint<16>,
        out %n_out_4_5_x: !firrtl.sint<16>,
        out %n_out_4_6_x: !firrtl.sint<16>,
        out %n_out_4_7_x: !firrtl.sint<16>,
        out %n_out_5_0_x: !firrtl.sint<16>,
        out %n_out_5_1_x: !firrtl.sint<16>,
        out %n_out_5_2_x: !firrtl.sint<16>,
        out %n_out_5_3_x: !firrtl.sint<16>,
        out %n_out_5_4_x: !firrtl.sint<16>,
        out %n_out_5_5_x: !firrtl.sint<16>,
        out %n_out_5_6_x: !firrtl.sint<16>,
        out %n_out_5_7_x: !firrtl.sint<16>,
        out %n_out_6_0_x: !firrtl.sint<16>,
        out %n_out_6_1_x: !firrtl.sint<16>,
        out %n_out_6_2_x: !firrtl.sint<16>,
        out %n_out_6_3_x: !firrtl.sint<16>,
        out %n_out_6_4_x: !firrtl.sint<16>,
        out %n_out_6_5_x: !firrtl.sint<16>,
        out %n_out_6_6_x: !firrtl.sint<16>,
        out %n_out_6_7_x: !firrtl.sint<16>,
        out %n_out_7_0_x: !firrtl.sint<16>,
        out %n_out_7_1_x: !firrtl.sint<16>,
        out %n_out_7_2_x: !firrtl.sint<16>,
        out %n_out_7_3_x: !firrtl.sint<16>,
        out %n_out_7_4_x: !firrtl.sint<16>,
        out %n_out_7_5_x: !firrtl.sint<16>,
        out %n_out_7_6_x: !firrtl.sint<16>,
        out %n_out_7_7_x: !firrtl.sint<16>)
        {


        %row_0_n_c128_0_clock, %row_0_n_c128_0_reset, %row_0_n_c128_0_value = firrtl.instance row_0_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_c128_1_clock, %row_0_n_c128_1_reset, %row_0_n_c128_1_value = firrtl.instance row_0_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_c128_2_clock, %row_0_n_c128_2_reset, %row_0_n_c128_2_value = firrtl.instance row_0_n_c128_2 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_c181_0_clock, %row_0_n_c181_0_reset, %row_0_n_c181_0_value = firrtl.instance row_0_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_c181_1_clock, %row_0_n_c181_1_reset, %row_0_n_c181_1_value = firrtl.instance row_0_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_w7_clock, %row_0_n_w7_reset, %row_0_n_w7_value = firrtl.instance row_0_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_w1_sub_w7_clock, %row_0_n_w1_sub_w7_reset, %row_0_n_w1_sub_w7_value = firrtl.instance row_0_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_w1_add_w7_clock, %row_0_n_w1_add_w7_reset, %row_0_n_w1_add_w7_value = firrtl.instance row_0_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_w3_clock, %row_0_n_w3_reset, %row_0_n_w3_value = firrtl.instance row_0_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_w3_sub_w5_clock, %row_0_n_w3_sub_w5_reset, %row_0_n_w3_sub_w5_value = firrtl.instance row_0_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_w3_add_w5_clock, %row_0_n_w3_add_w5_reset, %row_0_n_w3_add_w5_value = firrtl.instance row_0_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_w6_clock, %row_0_n_w6_reset, %row_0_n_w6_value = firrtl.instance row_0_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_w2_sub_w6_clock, %row_0_n_w2_sub_w6_reset, %row_0_n_w2_sub_w6_value = firrtl.instance row_0_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_w2_add_w6_clock, %row_0_n_w2_add_w6_reset, %row_0_n_w2_add_w6_value = firrtl.instance row_0_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_0_n_x1_0_clock, %row_0_n_x1_0_reset, %row_0_n_x1_0_x, %row_0_n_x1_0_z = firrtl.instance row_0_n_x1_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_t0_0_clock, %row_0_n_t0_0_reset, %row_0_n_t0_0_x, %row_0_n_t0_0_z = firrtl.instance row_0_n_t0_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x0_0_clock, %row_0_n_x0_0_reset, %row_0_n_x0_0_x, %row_0_n_x0_0_y, %row_0_n_x0_0_z = firrtl.instance row_0_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x0_0_clock, %row_0_d_x0_0_reset, %row_0_d_x0_0_x, %row_0_d_x0_0_y, %row_0_d_x0_0_z = firrtl.instance row_0_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x1_0_clock, %row_0_d_x1_0_reset, %row_0_d_x1_0_x, %row_0_d_x1_0_y, %row_0_d_x1_0_z = firrtl.instance row_0_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x2_0_clock, %row_0_d_x2_0_reset, %row_0_d_x2_0_x, %row_0_d_x2_0_y, %row_0_d_x2_0_z = firrtl.instance row_0_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x3_0_clock, %row_0_d_x3_0_reset, %row_0_d_x3_0_x, %row_0_d_x3_0_y, %row_0_d_x3_0_z = firrtl.instance row_0_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x4_0_clock, %row_0_d_x4_0_reset, %row_0_d_x4_0_x, %row_0_d_x4_0_y, %row_0_d_x4_0_z = firrtl.instance row_0_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x5_0_clock, %row_0_d_x5_0_reset, %row_0_d_x5_0_x, %row_0_d_x5_0_y, %row_0_d_x5_0_z = firrtl.instance row_0_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x6_0_clock, %row_0_d_x6_0_reset, %row_0_d_x6_0_x, %row_0_d_x6_0_y, %row_0_d_x6_0_z = firrtl.instance row_0_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x7_0_clock, %row_0_d_x7_0_reset, %row_0_d_x7_0_x, %row_0_d_x7_0_y, %row_0_d_x7_0_z = firrtl.instance row_0_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_t8_1_clock, %row_0_n_t8_1_reset, %row_0_n_t8_1_x, %row_0_n_t8_1_y, %row_0_n_t8_1_z = firrtl.instance row_0_n_t8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x8_1_clock, %row_0_n_x8_1_reset, %row_0_n_x8_1_x, %row_0_n_x8_1_y, %row_0_n_x8_1_z = firrtl.instance row_0_n_x8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x8_1_clock, %row_0_d_x8_1_reset, %row_0_d_x8_1_x, %row_0_d_x8_1_y, %row_0_d_x8_1_z = firrtl.instance row_0_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_t4_1_clock, %row_0_n_t4_1_reset, %row_0_n_t4_1_x, %row_0_n_t4_1_y, %row_0_n_t4_1_z = firrtl.instance row_0_n_t4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x4_1_clock, %row_0_n_x4_1_reset, %row_0_n_x4_1_x, %row_0_n_x4_1_y, %row_0_n_x4_1_z = firrtl.instance row_0_n_x4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x4_1_clock, %row_0_d_x4_1_reset, %row_0_d_x4_1_x, %row_0_d_x4_1_y, %row_0_d_x4_1_z = firrtl.instance row_0_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_t5_1_clock, %row_0_n_t5_1_reset, %row_0_n_t5_1_x, %row_0_n_t5_1_y, %row_0_n_t5_1_z = firrtl.instance row_0_n_t5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x5_1_clock, %row_0_n_x5_1_reset, %row_0_n_x5_1_x, %row_0_n_x5_1_y, %row_0_n_x5_1_z = firrtl.instance row_0_n_x5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x5_1_clock, %row_0_d_x5_1_reset, %row_0_d_x5_1_x, %row_0_d_x5_1_y, %row_0_d_x5_1_z = firrtl.instance row_0_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_t8_2_clock, %row_0_n_t8_2_reset, %row_0_n_t8_2_x, %row_0_n_t8_2_y, %row_0_n_t8_2_z = firrtl.instance row_0_n_t8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x8_2_clock, %row_0_n_x8_2_reset, %row_0_n_x8_2_x, %row_0_n_x8_2_y, %row_0_n_x8_2_z = firrtl.instance row_0_n_x8_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x8_2_clock, %row_0_d_x8_2_reset, %row_0_d_x8_2_x, %row_0_d_x8_2_y, %row_0_d_x8_2_z = firrtl.instance row_0_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_t6_1_clock, %row_0_n_t6_1_reset, %row_0_n_t6_1_x, %row_0_n_t6_1_y, %row_0_n_t6_1_z = firrtl.instance row_0_n_t6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x6_1_clock, %row_0_n_x6_1_reset, %row_0_n_x6_1_x, %row_0_n_x6_1_y, %row_0_n_x6_1_z = firrtl.instance row_0_n_x6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x6_1_clock, %row_0_d_x6_1_reset, %row_0_d_x6_1_x, %row_0_d_x6_1_y, %row_0_d_x6_1_z = firrtl.instance row_0_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_t7_1_clock, %row_0_n_t7_1_reset, %row_0_n_t7_1_x, %row_0_n_t7_1_y, %row_0_n_t7_1_z = firrtl.instance row_0_n_t7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x7_1_clock, %row_0_n_x7_1_reset, %row_0_n_x7_1_x, %row_0_n_x7_1_y, %row_0_n_x7_1_z = firrtl.instance row_0_n_x7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x7_1_clock, %row_0_d_x7_1_reset, %row_0_d_x7_1_x, %row_0_d_x7_1_y, %row_0_d_x7_1_z = firrtl.instance row_0_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x8_3_clock, %row_0_n_x8_3_reset, %row_0_n_x8_3_x, %row_0_n_x8_3_y, %row_0_n_x8_3_z = firrtl.instance row_0_n_x8_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x8_3_clock, %row_0_d_x8_3_reset, %row_0_d_x8_3_x, %row_0_d_x8_3_y, %row_0_d_x8_3_z = firrtl.instance row_0_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x0_1_clock, %row_0_n_x0_1_reset, %row_0_n_x0_1_x, %row_0_n_x0_1_y, %row_0_n_x0_1_z = firrtl.instance row_0_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x0_1_clock, %row_0_d_x0_1_reset, %row_0_d_x0_1_x, %row_0_d_x0_1_y, %row_0_d_x0_1_z = firrtl.instance row_0_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_t1_1_clock, %row_0_n_t1_1_reset, %row_0_n_t1_1_x, %row_0_n_t1_1_y, %row_0_n_t1_1_z = firrtl.instance row_0_n_t1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x1_1_clock, %row_0_n_x1_1_reset, %row_0_n_x1_1_x, %row_0_n_x1_1_y, %row_0_n_x1_1_z = firrtl.instance row_0_n_x1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x1_1_clock, %row_0_d_x1_1_reset, %row_0_d_x1_1_x, %row_0_d_x1_1_y, %row_0_d_x1_1_z = firrtl.instance row_0_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_t2_1_clock, %row_0_n_t2_1_reset, %row_0_n_t2_1_x, %row_0_n_t2_1_y, %row_0_n_t2_1_z = firrtl.instance row_0_n_t2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x2_1_clock, %row_0_n_x2_1_reset, %row_0_n_x2_1_x, %row_0_n_x2_1_y, %row_0_n_x2_1_z = firrtl.instance row_0_n_x2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x2_1_clock, %row_0_d_x2_1_reset, %row_0_d_x2_1_x, %row_0_d_x2_1_y, %row_0_d_x2_1_z = firrtl.instance row_0_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_t3_1_clock, %row_0_n_t3_1_reset, %row_0_n_t3_1_x, %row_0_n_t3_1_y, %row_0_n_t3_1_z = firrtl.instance row_0_n_t3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x3_1_clock, %row_0_n_x3_1_reset, %row_0_n_x3_1_x, %row_0_n_x3_1_y, %row_0_n_x3_1_z = firrtl.instance row_0_n_x3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x3_1_clock, %row_0_d_x3_1_reset, %row_0_d_x3_1_x, %row_0_d_x3_1_y, %row_0_d_x3_1_z = firrtl.instance row_0_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x1_2_clock, %row_0_n_x1_2_reset, %row_0_n_x1_2_x, %row_0_n_x1_2_y, %row_0_n_x1_2_z = firrtl.instance row_0_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x1_2_clock, %row_0_d_x1_2_reset, %row_0_d_x1_2_x, %row_0_d_x1_2_y, %row_0_d_x1_2_z = firrtl.instance row_0_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x4_2_clock, %row_0_n_x4_2_reset, %row_0_n_x4_2_x, %row_0_n_x4_2_y, %row_0_n_x4_2_z = firrtl.instance row_0_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x4_2_clock, %row_0_d_x4_2_reset, %row_0_d_x4_2_x, %row_0_d_x4_2_y, %row_0_d_x4_2_z = firrtl.instance row_0_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x6_2_clock, %row_0_n_x6_2_reset, %row_0_n_x6_2_x, %row_0_n_x6_2_y, %row_0_n_x6_2_z = firrtl.instance row_0_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x6_2_clock, %row_0_d_x6_2_reset, %row_0_d_x6_2_x, %row_0_d_x6_2_y, %row_0_d_x6_2_z = firrtl.instance row_0_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x5_2_clock, %row_0_n_x5_2_reset, %row_0_n_x5_2_x, %row_0_n_x5_2_y, %row_0_n_x5_2_z = firrtl.instance row_0_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x5_2_clock, %row_0_d_x5_2_reset, %row_0_d_x5_2_x, %row_0_d_x5_2_y, %row_0_d_x5_2_z = firrtl.instance row_0_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x7_2_clock, %row_0_n_x7_2_reset, %row_0_n_x7_2_x, %row_0_n_x7_2_y, %row_0_n_x7_2_z = firrtl.instance row_0_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x7_2_clock, %row_0_d_x7_2_reset, %row_0_d_x7_2_x, %row_0_d_x7_2_y, %row_0_d_x7_2_z = firrtl.instance row_0_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x8_4_clock, %row_0_n_x8_4_reset, %row_0_n_x8_4_x, %row_0_n_x8_4_y, %row_0_n_x8_4_z = firrtl.instance row_0_n_x8_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x8_4_clock, %row_0_d_x8_4_reset, %row_0_d_x8_4_x, %row_0_d_x8_4_y, %row_0_d_x8_4_z = firrtl.instance row_0_d_x8_4 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x3_2_clock, %row_0_n_x3_2_reset, %row_0_n_x3_2_x, %row_0_n_x3_2_y, %row_0_n_x3_2_z = firrtl.instance row_0_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x3_2_clock, %row_0_d_x3_2_reset, %row_0_d_x3_2_x, %row_0_d_x3_2_y, %row_0_d_x3_2_z = firrtl.instance row_0_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x0_2_clock, %row_0_n_x0_2_reset, %row_0_n_x0_2_x, %row_0_n_x0_2_y, %row_0_n_x0_2_z = firrtl.instance row_0_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x0_2_clock, %row_0_d_x0_2_reset, %row_0_d_x0_2_x, %row_0_d_x0_2_y, %row_0_d_x0_2_z = firrtl.instance row_0_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_u2_2_clock, %row_0_n_u2_2_reset, %row_0_n_u2_2_x, %row_0_n_u2_2_y, %row_0_n_u2_2_z = firrtl.instance row_0_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_v2_2_clock, %row_0_n_v2_2_reset, %row_0_n_v2_2_x, %row_0_n_v2_2_y, %row_0_n_v2_2_z = firrtl.instance row_0_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_w2_2_clock, %row_0_n_w2_2_reset, %row_0_n_w2_2_x, %row_0_n_w2_2_y, %row_0_n_w2_2_z = firrtl.instance row_0_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x2_2_clock, %row_0_n_x2_2_reset, %row_0_n_x2_2_x, %row_0_n_x2_2_z = firrtl.instance row_0_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x2_2_clock, %row_0_d_x2_2_reset, %row_0_d_x2_2_x, %row_0_d_x2_2_y, %row_0_d_x2_2_z = firrtl.instance row_0_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_u4_3_clock, %row_0_n_u4_3_reset, %row_0_n_u4_3_x, %row_0_n_u4_3_y, %row_0_n_u4_3_z = firrtl.instance row_0_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_v4_3_clock, %row_0_n_v4_3_reset, %row_0_n_v4_3_x, %row_0_n_v4_3_y, %row_0_n_v4_3_z = firrtl.instance row_0_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_w4_3_clock, %row_0_n_w4_3_reset, %row_0_n_w4_3_x, %row_0_n_w4_3_y, %row_0_n_w4_3_z = firrtl.instance row_0_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_x4_3_clock, %row_0_n_x4_3_reset, %row_0_n_x4_3_x, %row_0_n_x4_3_z = firrtl.instance row_0_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_d_x4_3_clock, %row_0_d_x4_3_reset, %row_0_d_x4_3_x, %row_0_d_x4_3_y, %row_0_d_x4_3_z = firrtl.instance row_0_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_tmp_0_clock, %row_0_n_tmp_0_reset, %row_0_n_tmp_0_x, %row_0_n_tmp_0_y, %row_0_n_tmp_0_z = firrtl.instance row_0_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_shr_0_clock, %row_0_n_shr_0_reset, %row_0_n_shr_0_x, %row_0_n_shr_0_z = firrtl.instance row_0_n_shr_0 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_tmp_1_clock, %row_0_n_tmp_1_reset, %row_0_n_tmp_1_x, %row_0_n_tmp_1_y, %row_0_n_tmp_1_z = firrtl.instance row_0_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_shr_1_clock, %row_0_n_shr_1_reset, %row_0_n_shr_1_x, %row_0_n_shr_1_z = firrtl.instance row_0_n_shr_1 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_tmp_2_clock, %row_0_n_tmp_2_reset, %row_0_n_tmp_2_x, %row_0_n_tmp_2_y, %row_0_n_tmp_2_z = firrtl.instance row_0_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_shr_2_clock, %row_0_n_shr_2_reset, %row_0_n_shr_2_x, %row_0_n_shr_2_z = firrtl.instance row_0_n_shr_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_tmp_3_clock, %row_0_n_tmp_3_reset, %row_0_n_tmp_3_x, %row_0_n_tmp_3_y, %row_0_n_tmp_3_z = firrtl.instance row_0_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_shr_3_clock, %row_0_n_shr_3_reset, %row_0_n_shr_3_x, %row_0_n_shr_3_z = firrtl.instance row_0_n_shr_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_tmp_4_clock, %row_0_n_tmp_4_reset, %row_0_n_tmp_4_x, %row_0_n_tmp_4_y, %row_0_n_tmp_4_z = firrtl.instance row_0_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_shr_4_clock, %row_0_n_shr_4_reset, %row_0_n_shr_4_x, %row_0_n_shr_4_z = firrtl.instance row_0_n_shr_4 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_tmp_5_clock, %row_0_n_tmp_5_reset, %row_0_n_tmp_5_x, %row_0_n_tmp_5_y, %row_0_n_tmp_5_z = firrtl.instance row_0_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_shr_5_clock, %row_0_n_shr_5_reset, %row_0_n_shr_5_x, %row_0_n_shr_5_z = firrtl.instance row_0_n_shr_5 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_tmp_6_clock, %row_0_n_tmp_6_reset, %row_0_n_tmp_6_x, %row_0_n_tmp_6_y, %row_0_n_tmp_6_z = firrtl.instance row_0_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_shr_6_clock, %row_0_n_shr_6_reset, %row_0_n_shr_6_x, %row_0_n_shr_6_z = firrtl.instance row_0_n_shr_6 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_tmp_7_clock, %row_0_n_tmp_7_reset, %row_0_n_tmp_7_x, %row_0_n_tmp_7_y, %row_0_n_tmp_7_z = firrtl.instance row_0_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_0_n_shr_7_clock, %row_0_n_shr_7_reset, %row_0_n_shr_7_x, %row_0_n_shr_7_z = firrtl.instance row_0_n_shr_7 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_c128_0_clock, %row_1_n_c128_0_reset, %row_1_n_c128_0_value = firrtl.instance row_1_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_c128_1_clock, %row_1_n_c128_1_reset, %row_1_n_c128_1_value = firrtl.instance row_1_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_c128_2_clock, %row_1_n_c128_2_reset, %row_1_n_c128_2_value = firrtl.instance row_1_n_c128_2 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_c181_0_clock, %row_1_n_c181_0_reset, %row_1_n_c181_0_value = firrtl.instance row_1_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_c181_1_clock, %row_1_n_c181_1_reset, %row_1_n_c181_1_value = firrtl.instance row_1_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_w7_clock, %row_1_n_w7_reset, %row_1_n_w7_value = firrtl.instance row_1_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_w1_sub_w7_clock, %row_1_n_w1_sub_w7_reset, %row_1_n_w1_sub_w7_value = firrtl.instance row_1_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_w1_add_w7_clock, %row_1_n_w1_add_w7_reset, %row_1_n_w1_add_w7_value = firrtl.instance row_1_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_w3_clock, %row_1_n_w3_reset, %row_1_n_w3_value = firrtl.instance row_1_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_w3_sub_w5_clock, %row_1_n_w3_sub_w5_reset, %row_1_n_w3_sub_w5_value = firrtl.instance row_1_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_w3_add_w5_clock, %row_1_n_w3_add_w5_reset, %row_1_n_w3_add_w5_value = firrtl.instance row_1_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_w6_clock, %row_1_n_w6_reset, %row_1_n_w6_value = firrtl.instance row_1_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_w2_sub_w6_clock, %row_1_n_w2_sub_w6_reset, %row_1_n_w2_sub_w6_value = firrtl.instance row_1_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_w2_add_w6_clock, %row_1_n_w2_add_w6_reset, %row_1_n_w2_add_w6_value = firrtl.instance row_1_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_1_n_x1_0_clock, %row_1_n_x1_0_reset, %row_1_n_x1_0_x, %row_1_n_x1_0_z = firrtl.instance row_1_n_x1_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_t0_0_clock, %row_1_n_t0_0_reset, %row_1_n_t0_0_x, %row_1_n_t0_0_z = firrtl.instance row_1_n_t0_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x0_0_clock, %row_1_n_x0_0_reset, %row_1_n_x0_0_x, %row_1_n_x0_0_y, %row_1_n_x0_0_z = firrtl.instance row_1_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x0_0_clock, %row_1_d_x0_0_reset, %row_1_d_x0_0_x, %row_1_d_x0_0_y, %row_1_d_x0_0_z = firrtl.instance row_1_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x1_0_clock, %row_1_d_x1_0_reset, %row_1_d_x1_0_x, %row_1_d_x1_0_y, %row_1_d_x1_0_z = firrtl.instance row_1_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x2_0_clock, %row_1_d_x2_0_reset, %row_1_d_x2_0_x, %row_1_d_x2_0_y, %row_1_d_x2_0_z = firrtl.instance row_1_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x3_0_clock, %row_1_d_x3_0_reset, %row_1_d_x3_0_x, %row_1_d_x3_0_y, %row_1_d_x3_0_z = firrtl.instance row_1_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x4_0_clock, %row_1_d_x4_0_reset, %row_1_d_x4_0_x, %row_1_d_x4_0_y, %row_1_d_x4_0_z = firrtl.instance row_1_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x5_0_clock, %row_1_d_x5_0_reset, %row_1_d_x5_0_x, %row_1_d_x5_0_y, %row_1_d_x5_0_z = firrtl.instance row_1_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x6_0_clock, %row_1_d_x6_0_reset, %row_1_d_x6_0_x, %row_1_d_x6_0_y, %row_1_d_x6_0_z = firrtl.instance row_1_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x7_0_clock, %row_1_d_x7_0_reset, %row_1_d_x7_0_x, %row_1_d_x7_0_y, %row_1_d_x7_0_z = firrtl.instance row_1_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_t8_1_clock, %row_1_n_t8_1_reset, %row_1_n_t8_1_x, %row_1_n_t8_1_y, %row_1_n_t8_1_z = firrtl.instance row_1_n_t8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x8_1_clock, %row_1_n_x8_1_reset, %row_1_n_x8_1_x, %row_1_n_x8_1_y, %row_1_n_x8_1_z = firrtl.instance row_1_n_x8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x8_1_clock, %row_1_d_x8_1_reset, %row_1_d_x8_1_x, %row_1_d_x8_1_y, %row_1_d_x8_1_z = firrtl.instance row_1_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_t4_1_clock, %row_1_n_t4_1_reset, %row_1_n_t4_1_x, %row_1_n_t4_1_y, %row_1_n_t4_1_z = firrtl.instance row_1_n_t4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x4_1_clock, %row_1_n_x4_1_reset, %row_1_n_x4_1_x, %row_1_n_x4_1_y, %row_1_n_x4_1_z = firrtl.instance row_1_n_x4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x4_1_clock, %row_1_d_x4_1_reset, %row_1_d_x4_1_x, %row_1_d_x4_1_y, %row_1_d_x4_1_z = firrtl.instance row_1_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_t5_1_clock, %row_1_n_t5_1_reset, %row_1_n_t5_1_x, %row_1_n_t5_1_y, %row_1_n_t5_1_z = firrtl.instance row_1_n_t5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x5_1_clock, %row_1_n_x5_1_reset, %row_1_n_x5_1_x, %row_1_n_x5_1_y, %row_1_n_x5_1_z = firrtl.instance row_1_n_x5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x5_1_clock, %row_1_d_x5_1_reset, %row_1_d_x5_1_x, %row_1_d_x5_1_y, %row_1_d_x5_1_z = firrtl.instance row_1_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_t8_2_clock, %row_1_n_t8_2_reset, %row_1_n_t8_2_x, %row_1_n_t8_2_y, %row_1_n_t8_2_z = firrtl.instance row_1_n_t8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x8_2_clock, %row_1_n_x8_2_reset, %row_1_n_x8_2_x, %row_1_n_x8_2_y, %row_1_n_x8_2_z = firrtl.instance row_1_n_x8_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x8_2_clock, %row_1_d_x8_2_reset, %row_1_d_x8_2_x, %row_1_d_x8_2_y, %row_1_d_x8_2_z = firrtl.instance row_1_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_t6_1_clock, %row_1_n_t6_1_reset, %row_1_n_t6_1_x, %row_1_n_t6_1_y, %row_1_n_t6_1_z = firrtl.instance row_1_n_t6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x6_1_clock, %row_1_n_x6_1_reset, %row_1_n_x6_1_x, %row_1_n_x6_1_y, %row_1_n_x6_1_z = firrtl.instance row_1_n_x6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x6_1_clock, %row_1_d_x6_1_reset, %row_1_d_x6_1_x, %row_1_d_x6_1_y, %row_1_d_x6_1_z = firrtl.instance row_1_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_t7_1_clock, %row_1_n_t7_1_reset, %row_1_n_t7_1_x, %row_1_n_t7_1_y, %row_1_n_t7_1_z = firrtl.instance row_1_n_t7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x7_1_clock, %row_1_n_x7_1_reset, %row_1_n_x7_1_x, %row_1_n_x7_1_y, %row_1_n_x7_1_z = firrtl.instance row_1_n_x7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x7_1_clock, %row_1_d_x7_1_reset, %row_1_d_x7_1_x, %row_1_d_x7_1_y, %row_1_d_x7_1_z = firrtl.instance row_1_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x8_3_clock, %row_1_n_x8_3_reset, %row_1_n_x8_3_x, %row_1_n_x8_3_y, %row_1_n_x8_3_z = firrtl.instance row_1_n_x8_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x8_3_clock, %row_1_d_x8_3_reset, %row_1_d_x8_3_x, %row_1_d_x8_3_y, %row_1_d_x8_3_z = firrtl.instance row_1_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x0_1_clock, %row_1_n_x0_1_reset, %row_1_n_x0_1_x, %row_1_n_x0_1_y, %row_1_n_x0_1_z = firrtl.instance row_1_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x0_1_clock, %row_1_d_x0_1_reset, %row_1_d_x0_1_x, %row_1_d_x0_1_y, %row_1_d_x0_1_z = firrtl.instance row_1_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_t1_1_clock, %row_1_n_t1_1_reset, %row_1_n_t1_1_x, %row_1_n_t1_1_y, %row_1_n_t1_1_z = firrtl.instance row_1_n_t1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x1_1_clock, %row_1_n_x1_1_reset, %row_1_n_x1_1_x, %row_1_n_x1_1_y, %row_1_n_x1_1_z = firrtl.instance row_1_n_x1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x1_1_clock, %row_1_d_x1_1_reset, %row_1_d_x1_1_x, %row_1_d_x1_1_y, %row_1_d_x1_1_z = firrtl.instance row_1_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_t2_1_clock, %row_1_n_t2_1_reset, %row_1_n_t2_1_x, %row_1_n_t2_1_y, %row_1_n_t2_1_z = firrtl.instance row_1_n_t2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x2_1_clock, %row_1_n_x2_1_reset, %row_1_n_x2_1_x, %row_1_n_x2_1_y, %row_1_n_x2_1_z = firrtl.instance row_1_n_x2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x2_1_clock, %row_1_d_x2_1_reset, %row_1_d_x2_1_x, %row_1_d_x2_1_y, %row_1_d_x2_1_z = firrtl.instance row_1_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_t3_1_clock, %row_1_n_t3_1_reset, %row_1_n_t3_1_x, %row_1_n_t3_1_y, %row_1_n_t3_1_z = firrtl.instance row_1_n_t3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x3_1_clock, %row_1_n_x3_1_reset, %row_1_n_x3_1_x, %row_1_n_x3_1_y, %row_1_n_x3_1_z = firrtl.instance row_1_n_x3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x3_1_clock, %row_1_d_x3_1_reset, %row_1_d_x3_1_x, %row_1_d_x3_1_y, %row_1_d_x3_1_z = firrtl.instance row_1_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x1_2_clock, %row_1_n_x1_2_reset, %row_1_n_x1_2_x, %row_1_n_x1_2_y, %row_1_n_x1_2_z = firrtl.instance row_1_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x1_2_clock, %row_1_d_x1_2_reset, %row_1_d_x1_2_x, %row_1_d_x1_2_y, %row_1_d_x1_2_z = firrtl.instance row_1_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x4_2_clock, %row_1_n_x4_2_reset, %row_1_n_x4_2_x, %row_1_n_x4_2_y, %row_1_n_x4_2_z = firrtl.instance row_1_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x4_2_clock, %row_1_d_x4_2_reset, %row_1_d_x4_2_x, %row_1_d_x4_2_y, %row_1_d_x4_2_z = firrtl.instance row_1_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x6_2_clock, %row_1_n_x6_2_reset, %row_1_n_x6_2_x, %row_1_n_x6_2_y, %row_1_n_x6_2_z = firrtl.instance row_1_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x6_2_clock, %row_1_d_x6_2_reset, %row_1_d_x6_2_x, %row_1_d_x6_2_y, %row_1_d_x6_2_z = firrtl.instance row_1_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x5_2_clock, %row_1_n_x5_2_reset, %row_1_n_x5_2_x, %row_1_n_x5_2_y, %row_1_n_x5_2_z = firrtl.instance row_1_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x5_2_clock, %row_1_d_x5_2_reset, %row_1_d_x5_2_x, %row_1_d_x5_2_y, %row_1_d_x5_2_z = firrtl.instance row_1_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x7_2_clock, %row_1_n_x7_2_reset, %row_1_n_x7_2_x, %row_1_n_x7_2_y, %row_1_n_x7_2_z = firrtl.instance row_1_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x7_2_clock, %row_1_d_x7_2_reset, %row_1_d_x7_2_x, %row_1_d_x7_2_y, %row_1_d_x7_2_z = firrtl.instance row_1_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x8_4_clock, %row_1_n_x8_4_reset, %row_1_n_x8_4_x, %row_1_n_x8_4_y, %row_1_n_x8_4_z = firrtl.instance row_1_n_x8_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x8_4_clock, %row_1_d_x8_4_reset, %row_1_d_x8_4_x, %row_1_d_x8_4_y, %row_1_d_x8_4_z = firrtl.instance row_1_d_x8_4 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x3_2_clock, %row_1_n_x3_2_reset, %row_1_n_x3_2_x, %row_1_n_x3_2_y, %row_1_n_x3_2_z = firrtl.instance row_1_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x3_2_clock, %row_1_d_x3_2_reset, %row_1_d_x3_2_x, %row_1_d_x3_2_y, %row_1_d_x3_2_z = firrtl.instance row_1_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x0_2_clock, %row_1_n_x0_2_reset, %row_1_n_x0_2_x, %row_1_n_x0_2_y, %row_1_n_x0_2_z = firrtl.instance row_1_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x0_2_clock, %row_1_d_x0_2_reset, %row_1_d_x0_2_x, %row_1_d_x0_2_y, %row_1_d_x0_2_z = firrtl.instance row_1_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_u2_2_clock, %row_1_n_u2_2_reset, %row_1_n_u2_2_x, %row_1_n_u2_2_y, %row_1_n_u2_2_z = firrtl.instance row_1_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_v2_2_clock, %row_1_n_v2_2_reset, %row_1_n_v2_2_x, %row_1_n_v2_2_y, %row_1_n_v2_2_z = firrtl.instance row_1_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_w2_2_clock, %row_1_n_w2_2_reset, %row_1_n_w2_2_x, %row_1_n_w2_2_y, %row_1_n_w2_2_z = firrtl.instance row_1_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x2_2_clock, %row_1_n_x2_2_reset, %row_1_n_x2_2_x, %row_1_n_x2_2_z = firrtl.instance row_1_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x2_2_clock, %row_1_d_x2_2_reset, %row_1_d_x2_2_x, %row_1_d_x2_2_y, %row_1_d_x2_2_z = firrtl.instance row_1_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_u4_3_clock, %row_1_n_u4_3_reset, %row_1_n_u4_3_x, %row_1_n_u4_3_y, %row_1_n_u4_3_z = firrtl.instance row_1_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_v4_3_clock, %row_1_n_v4_3_reset, %row_1_n_v4_3_x, %row_1_n_v4_3_y, %row_1_n_v4_3_z = firrtl.instance row_1_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_w4_3_clock, %row_1_n_w4_3_reset, %row_1_n_w4_3_x, %row_1_n_w4_3_y, %row_1_n_w4_3_z = firrtl.instance row_1_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_x4_3_clock, %row_1_n_x4_3_reset, %row_1_n_x4_3_x, %row_1_n_x4_3_z = firrtl.instance row_1_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_d_x4_3_clock, %row_1_d_x4_3_reset, %row_1_d_x4_3_x, %row_1_d_x4_3_y, %row_1_d_x4_3_z = firrtl.instance row_1_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_tmp_0_clock, %row_1_n_tmp_0_reset, %row_1_n_tmp_0_x, %row_1_n_tmp_0_y, %row_1_n_tmp_0_z = firrtl.instance row_1_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_shr_0_clock, %row_1_n_shr_0_reset, %row_1_n_shr_0_x, %row_1_n_shr_0_z = firrtl.instance row_1_n_shr_0 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_tmp_1_clock, %row_1_n_tmp_1_reset, %row_1_n_tmp_1_x, %row_1_n_tmp_1_y, %row_1_n_tmp_1_z = firrtl.instance row_1_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_shr_1_clock, %row_1_n_shr_1_reset, %row_1_n_shr_1_x, %row_1_n_shr_1_z = firrtl.instance row_1_n_shr_1 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_tmp_2_clock, %row_1_n_tmp_2_reset, %row_1_n_tmp_2_x, %row_1_n_tmp_2_y, %row_1_n_tmp_2_z = firrtl.instance row_1_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_shr_2_clock, %row_1_n_shr_2_reset, %row_1_n_shr_2_x, %row_1_n_shr_2_z = firrtl.instance row_1_n_shr_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_tmp_3_clock, %row_1_n_tmp_3_reset, %row_1_n_tmp_3_x, %row_1_n_tmp_3_y, %row_1_n_tmp_3_z = firrtl.instance row_1_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_shr_3_clock, %row_1_n_shr_3_reset, %row_1_n_shr_3_x, %row_1_n_shr_3_z = firrtl.instance row_1_n_shr_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_tmp_4_clock, %row_1_n_tmp_4_reset, %row_1_n_tmp_4_x, %row_1_n_tmp_4_y, %row_1_n_tmp_4_z = firrtl.instance row_1_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_shr_4_clock, %row_1_n_shr_4_reset, %row_1_n_shr_4_x, %row_1_n_shr_4_z = firrtl.instance row_1_n_shr_4 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_tmp_5_clock, %row_1_n_tmp_5_reset, %row_1_n_tmp_5_x, %row_1_n_tmp_5_y, %row_1_n_tmp_5_z = firrtl.instance row_1_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_shr_5_clock, %row_1_n_shr_5_reset, %row_1_n_shr_5_x, %row_1_n_shr_5_z = firrtl.instance row_1_n_shr_5 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_tmp_6_clock, %row_1_n_tmp_6_reset, %row_1_n_tmp_6_x, %row_1_n_tmp_6_y, %row_1_n_tmp_6_z = firrtl.instance row_1_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_shr_6_clock, %row_1_n_shr_6_reset, %row_1_n_shr_6_x, %row_1_n_shr_6_z = firrtl.instance row_1_n_shr_6 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_tmp_7_clock, %row_1_n_tmp_7_reset, %row_1_n_tmp_7_x, %row_1_n_tmp_7_y, %row_1_n_tmp_7_z = firrtl.instance row_1_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_1_n_shr_7_clock, %row_1_n_shr_7_reset, %row_1_n_shr_7_x, %row_1_n_shr_7_z = firrtl.instance row_1_n_shr_7 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_c128_0_clock, %row_2_n_c128_0_reset, %row_2_n_c128_0_value = firrtl.instance row_2_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_c128_1_clock, %row_2_n_c128_1_reset, %row_2_n_c128_1_value = firrtl.instance row_2_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_c128_2_clock, %row_2_n_c128_2_reset, %row_2_n_c128_2_value = firrtl.instance row_2_n_c128_2 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_c181_0_clock, %row_2_n_c181_0_reset, %row_2_n_c181_0_value = firrtl.instance row_2_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_c181_1_clock, %row_2_n_c181_1_reset, %row_2_n_c181_1_value = firrtl.instance row_2_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_w7_clock, %row_2_n_w7_reset, %row_2_n_w7_value = firrtl.instance row_2_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_w1_sub_w7_clock, %row_2_n_w1_sub_w7_reset, %row_2_n_w1_sub_w7_value = firrtl.instance row_2_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_w1_add_w7_clock, %row_2_n_w1_add_w7_reset, %row_2_n_w1_add_w7_value = firrtl.instance row_2_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_w3_clock, %row_2_n_w3_reset, %row_2_n_w3_value = firrtl.instance row_2_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_w3_sub_w5_clock, %row_2_n_w3_sub_w5_reset, %row_2_n_w3_sub_w5_value = firrtl.instance row_2_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_w3_add_w5_clock, %row_2_n_w3_add_w5_reset, %row_2_n_w3_add_w5_value = firrtl.instance row_2_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_w6_clock, %row_2_n_w6_reset, %row_2_n_w6_value = firrtl.instance row_2_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_w2_sub_w6_clock, %row_2_n_w2_sub_w6_reset, %row_2_n_w2_sub_w6_value = firrtl.instance row_2_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_w2_add_w6_clock, %row_2_n_w2_add_w6_reset, %row_2_n_w2_add_w6_value = firrtl.instance row_2_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_2_n_x1_0_clock, %row_2_n_x1_0_reset, %row_2_n_x1_0_x, %row_2_n_x1_0_z = firrtl.instance row_2_n_x1_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_t0_0_clock, %row_2_n_t0_0_reset, %row_2_n_t0_0_x, %row_2_n_t0_0_z = firrtl.instance row_2_n_t0_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x0_0_clock, %row_2_n_x0_0_reset, %row_2_n_x0_0_x, %row_2_n_x0_0_y, %row_2_n_x0_0_z = firrtl.instance row_2_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x0_0_clock, %row_2_d_x0_0_reset, %row_2_d_x0_0_x, %row_2_d_x0_0_y, %row_2_d_x0_0_z = firrtl.instance row_2_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x1_0_clock, %row_2_d_x1_0_reset, %row_2_d_x1_0_x, %row_2_d_x1_0_y, %row_2_d_x1_0_z = firrtl.instance row_2_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x2_0_clock, %row_2_d_x2_0_reset, %row_2_d_x2_0_x, %row_2_d_x2_0_y, %row_2_d_x2_0_z = firrtl.instance row_2_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x3_0_clock, %row_2_d_x3_0_reset, %row_2_d_x3_0_x, %row_2_d_x3_0_y, %row_2_d_x3_0_z = firrtl.instance row_2_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x4_0_clock, %row_2_d_x4_0_reset, %row_2_d_x4_0_x, %row_2_d_x4_0_y, %row_2_d_x4_0_z = firrtl.instance row_2_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x5_0_clock, %row_2_d_x5_0_reset, %row_2_d_x5_0_x, %row_2_d_x5_0_y, %row_2_d_x5_0_z = firrtl.instance row_2_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x6_0_clock, %row_2_d_x6_0_reset, %row_2_d_x6_0_x, %row_2_d_x6_0_y, %row_2_d_x6_0_z = firrtl.instance row_2_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x7_0_clock, %row_2_d_x7_0_reset, %row_2_d_x7_0_x, %row_2_d_x7_0_y, %row_2_d_x7_0_z = firrtl.instance row_2_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_t8_1_clock, %row_2_n_t8_1_reset, %row_2_n_t8_1_x, %row_2_n_t8_1_y, %row_2_n_t8_1_z = firrtl.instance row_2_n_t8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x8_1_clock, %row_2_n_x8_1_reset, %row_2_n_x8_1_x, %row_2_n_x8_1_y, %row_2_n_x8_1_z = firrtl.instance row_2_n_x8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x8_1_clock, %row_2_d_x8_1_reset, %row_2_d_x8_1_x, %row_2_d_x8_1_y, %row_2_d_x8_1_z = firrtl.instance row_2_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_t4_1_clock, %row_2_n_t4_1_reset, %row_2_n_t4_1_x, %row_2_n_t4_1_y, %row_2_n_t4_1_z = firrtl.instance row_2_n_t4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x4_1_clock, %row_2_n_x4_1_reset, %row_2_n_x4_1_x, %row_2_n_x4_1_y, %row_2_n_x4_1_z = firrtl.instance row_2_n_x4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x4_1_clock, %row_2_d_x4_1_reset, %row_2_d_x4_1_x, %row_2_d_x4_1_y, %row_2_d_x4_1_z = firrtl.instance row_2_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_t5_1_clock, %row_2_n_t5_1_reset, %row_2_n_t5_1_x, %row_2_n_t5_1_y, %row_2_n_t5_1_z = firrtl.instance row_2_n_t5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x5_1_clock, %row_2_n_x5_1_reset, %row_2_n_x5_1_x, %row_2_n_x5_1_y, %row_2_n_x5_1_z = firrtl.instance row_2_n_x5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x5_1_clock, %row_2_d_x5_1_reset, %row_2_d_x5_1_x, %row_2_d_x5_1_y, %row_2_d_x5_1_z = firrtl.instance row_2_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_t8_2_clock, %row_2_n_t8_2_reset, %row_2_n_t8_2_x, %row_2_n_t8_2_y, %row_2_n_t8_2_z = firrtl.instance row_2_n_t8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x8_2_clock, %row_2_n_x8_2_reset, %row_2_n_x8_2_x, %row_2_n_x8_2_y, %row_2_n_x8_2_z = firrtl.instance row_2_n_x8_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x8_2_clock, %row_2_d_x8_2_reset, %row_2_d_x8_2_x, %row_2_d_x8_2_y, %row_2_d_x8_2_z = firrtl.instance row_2_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_t6_1_clock, %row_2_n_t6_1_reset, %row_2_n_t6_1_x, %row_2_n_t6_1_y, %row_2_n_t6_1_z = firrtl.instance row_2_n_t6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x6_1_clock, %row_2_n_x6_1_reset, %row_2_n_x6_1_x, %row_2_n_x6_1_y, %row_2_n_x6_1_z = firrtl.instance row_2_n_x6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x6_1_clock, %row_2_d_x6_1_reset, %row_2_d_x6_1_x, %row_2_d_x6_1_y, %row_2_d_x6_1_z = firrtl.instance row_2_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_t7_1_clock, %row_2_n_t7_1_reset, %row_2_n_t7_1_x, %row_2_n_t7_1_y, %row_2_n_t7_1_z = firrtl.instance row_2_n_t7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x7_1_clock, %row_2_n_x7_1_reset, %row_2_n_x7_1_x, %row_2_n_x7_1_y, %row_2_n_x7_1_z = firrtl.instance row_2_n_x7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x7_1_clock, %row_2_d_x7_1_reset, %row_2_d_x7_1_x, %row_2_d_x7_1_y, %row_2_d_x7_1_z = firrtl.instance row_2_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x8_3_clock, %row_2_n_x8_3_reset, %row_2_n_x8_3_x, %row_2_n_x8_3_y, %row_2_n_x8_3_z = firrtl.instance row_2_n_x8_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x8_3_clock, %row_2_d_x8_3_reset, %row_2_d_x8_3_x, %row_2_d_x8_3_y, %row_2_d_x8_3_z = firrtl.instance row_2_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x0_1_clock, %row_2_n_x0_1_reset, %row_2_n_x0_1_x, %row_2_n_x0_1_y, %row_2_n_x0_1_z = firrtl.instance row_2_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x0_1_clock, %row_2_d_x0_1_reset, %row_2_d_x0_1_x, %row_2_d_x0_1_y, %row_2_d_x0_1_z = firrtl.instance row_2_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_t1_1_clock, %row_2_n_t1_1_reset, %row_2_n_t1_1_x, %row_2_n_t1_1_y, %row_2_n_t1_1_z = firrtl.instance row_2_n_t1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x1_1_clock, %row_2_n_x1_1_reset, %row_2_n_x1_1_x, %row_2_n_x1_1_y, %row_2_n_x1_1_z = firrtl.instance row_2_n_x1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x1_1_clock, %row_2_d_x1_1_reset, %row_2_d_x1_1_x, %row_2_d_x1_1_y, %row_2_d_x1_1_z = firrtl.instance row_2_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_t2_1_clock, %row_2_n_t2_1_reset, %row_2_n_t2_1_x, %row_2_n_t2_1_y, %row_2_n_t2_1_z = firrtl.instance row_2_n_t2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x2_1_clock, %row_2_n_x2_1_reset, %row_2_n_x2_1_x, %row_2_n_x2_1_y, %row_2_n_x2_1_z = firrtl.instance row_2_n_x2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x2_1_clock, %row_2_d_x2_1_reset, %row_2_d_x2_1_x, %row_2_d_x2_1_y, %row_2_d_x2_1_z = firrtl.instance row_2_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_t3_1_clock, %row_2_n_t3_1_reset, %row_2_n_t3_1_x, %row_2_n_t3_1_y, %row_2_n_t3_1_z = firrtl.instance row_2_n_t3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x3_1_clock, %row_2_n_x3_1_reset, %row_2_n_x3_1_x, %row_2_n_x3_1_y, %row_2_n_x3_1_z = firrtl.instance row_2_n_x3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x3_1_clock, %row_2_d_x3_1_reset, %row_2_d_x3_1_x, %row_2_d_x3_1_y, %row_2_d_x3_1_z = firrtl.instance row_2_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x1_2_clock, %row_2_n_x1_2_reset, %row_2_n_x1_2_x, %row_2_n_x1_2_y, %row_2_n_x1_2_z = firrtl.instance row_2_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x1_2_clock, %row_2_d_x1_2_reset, %row_2_d_x1_2_x, %row_2_d_x1_2_y, %row_2_d_x1_2_z = firrtl.instance row_2_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x4_2_clock, %row_2_n_x4_2_reset, %row_2_n_x4_2_x, %row_2_n_x4_2_y, %row_2_n_x4_2_z = firrtl.instance row_2_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x4_2_clock, %row_2_d_x4_2_reset, %row_2_d_x4_2_x, %row_2_d_x4_2_y, %row_2_d_x4_2_z = firrtl.instance row_2_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x6_2_clock, %row_2_n_x6_2_reset, %row_2_n_x6_2_x, %row_2_n_x6_2_y, %row_2_n_x6_2_z = firrtl.instance row_2_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x6_2_clock, %row_2_d_x6_2_reset, %row_2_d_x6_2_x, %row_2_d_x6_2_y, %row_2_d_x6_2_z = firrtl.instance row_2_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x5_2_clock, %row_2_n_x5_2_reset, %row_2_n_x5_2_x, %row_2_n_x5_2_y, %row_2_n_x5_2_z = firrtl.instance row_2_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x5_2_clock, %row_2_d_x5_2_reset, %row_2_d_x5_2_x, %row_2_d_x5_2_y, %row_2_d_x5_2_z = firrtl.instance row_2_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x7_2_clock, %row_2_n_x7_2_reset, %row_2_n_x7_2_x, %row_2_n_x7_2_y, %row_2_n_x7_2_z = firrtl.instance row_2_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x7_2_clock, %row_2_d_x7_2_reset, %row_2_d_x7_2_x, %row_2_d_x7_2_y, %row_2_d_x7_2_z = firrtl.instance row_2_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x8_4_clock, %row_2_n_x8_4_reset, %row_2_n_x8_4_x, %row_2_n_x8_4_y, %row_2_n_x8_4_z = firrtl.instance row_2_n_x8_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x8_4_clock, %row_2_d_x8_4_reset, %row_2_d_x8_4_x, %row_2_d_x8_4_y, %row_2_d_x8_4_z = firrtl.instance row_2_d_x8_4 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x3_2_clock, %row_2_n_x3_2_reset, %row_2_n_x3_2_x, %row_2_n_x3_2_y, %row_2_n_x3_2_z = firrtl.instance row_2_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x3_2_clock, %row_2_d_x3_2_reset, %row_2_d_x3_2_x, %row_2_d_x3_2_y, %row_2_d_x3_2_z = firrtl.instance row_2_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x0_2_clock, %row_2_n_x0_2_reset, %row_2_n_x0_2_x, %row_2_n_x0_2_y, %row_2_n_x0_2_z = firrtl.instance row_2_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x0_2_clock, %row_2_d_x0_2_reset, %row_2_d_x0_2_x, %row_2_d_x0_2_y, %row_2_d_x0_2_z = firrtl.instance row_2_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_u2_2_clock, %row_2_n_u2_2_reset, %row_2_n_u2_2_x, %row_2_n_u2_2_y, %row_2_n_u2_2_z = firrtl.instance row_2_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_v2_2_clock, %row_2_n_v2_2_reset, %row_2_n_v2_2_x, %row_2_n_v2_2_y, %row_2_n_v2_2_z = firrtl.instance row_2_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_w2_2_clock, %row_2_n_w2_2_reset, %row_2_n_w2_2_x, %row_2_n_w2_2_y, %row_2_n_w2_2_z = firrtl.instance row_2_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x2_2_clock, %row_2_n_x2_2_reset, %row_2_n_x2_2_x, %row_2_n_x2_2_z = firrtl.instance row_2_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x2_2_clock, %row_2_d_x2_2_reset, %row_2_d_x2_2_x, %row_2_d_x2_2_y, %row_2_d_x2_2_z = firrtl.instance row_2_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_u4_3_clock, %row_2_n_u4_3_reset, %row_2_n_u4_3_x, %row_2_n_u4_3_y, %row_2_n_u4_3_z = firrtl.instance row_2_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_v4_3_clock, %row_2_n_v4_3_reset, %row_2_n_v4_3_x, %row_2_n_v4_3_y, %row_2_n_v4_3_z = firrtl.instance row_2_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_w4_3_clock, %row_2_n_w4_3_reset, %row_2_n_w4_3_x, %row_2_n_w4_3_y, %row_2_n_w4_3_z = firrtl.instance row_2_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_x4_3_clock, %row_2_n_x4_3_reset, %row_2_n_x4_3_x, %row_2_n_x4_3_z = firrtl.instance row_2_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_d_x4_3_clock, %row_2_d_x4_3_reset, %row_2_d_x4_3_x, %row_2_d_x4_3_y, %row_2_d_x4_3_z = firrtl.instance row_2_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_tmp_0_clock, %row_2_n_tmp_0_reset, %row_2_n_tmp_0_x, %row_2_n_tmp_0_y, %row_2_n_tmp_0_z = firrtl.instance row_2_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_shr_0_clock, %row_2_n_shr_0_reset, %row_2_n_shr_0_x, %row_2_n_shr_0_z = firrtl.instance row_2_n_shr_0 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_tmp_1_clock, %row_2_n_tmp_1_reset, %row_2_n_tmp_1_x, %row_2_n_tmp_1_y, %row_2_n_tmp_1_z = firrtl.instance row_2_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_shr_1_clock, %row_2_n_shr_1_reset, %row_2_n_shr_1_x, %row_2_n_shr_1_z = firrtl.instance row_2_n_shr_1 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_tmp_2_clock, %row_2_n_tmp_2_reset, %row_2_n_tmp_2_x, %row_2_n_tmp_2_y, %row_2_n_tmp_2_z = firrtl.instance row_2_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_shr_2_clock, %row_2_n_shr_2_reset, %row_2_n_shr_2_x, %row_2_n_shr_2_z = firrtl.instance row_2_n_shr_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_tmp_3_clock, %row_2_n_tmp_3_reset, %row_2_n_tmp_3_x, %row_2_n_tmp_3_y, %row_2_n_tmp_3_z = firrtl.instance row_2_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_shr_3_clock, %row_2_n_shr_3_reset, %row_2_n_shr_3_x, %row_2_n_shr_3_z = firrtl.instance row_2_n_shr_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_tmp_4_clock, %row_2_n_tmp_4_reset, %row_2_n_tmp_4_x, %row_2_n_tmp_4_y, %row_2_n_tmp_4_z = firrtl.instance row_2_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_shr_4_clock, %row_2_n_shr_4_reset, %row_2_n_shr_4_x, %row_2_n_shr_4_z = firrtl.instance row_2_n_shr_4 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_tmp_5_clock, %row_2_n_tmp_5_reset, %row_2_n_tmp_5_x, %row_2_n_tmp_5_y, %row_2_n_tmp_5_z = firrtl.instance row_2_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_shr_5_clock, %row_2_n_shr_5_reset, %row_2_n_shr_5_x, %row_2_n_shr_5_z = firrtl.instance row_2_n_shr_5 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_tmp_6_clock, %row_2_n_tmp_6_reset, %row_2_n_tmp_6_x, %row_2_n_tmp_6_y, %row_2_n_tmp_6_z = firrtl.instance row_2_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_shr_6_clock, %row_2_n_shr_6_reset, %row_2_n_shr_6_x, %row_2_n_shr_6_z = firrtl.instance row_2_n_shr_6 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_tmp_7_clock, %row_2_n_tmp_7_reset, %row_2_n_tmp_7_x, %row_2_n_tmp_7_y, %row_2_n_tmp_7_z = firrtl.instance row_2_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_2_n_shr_7_clock, %row_2_n_shr_7_reset, %row_2_n_shr_7_x, %row_2_n_shr_7_z = firrtl.instance row_2_n_shr_7 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_c128_0_clock, %row_3_n_c128_0_reset, %row_3_n_c128_0_value = firrtl.instance row_3_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_c128_1_clock, %row_3_n_c128_1_reset, %row_3_n_c128_1_value = firrtl.instance row_3_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_c128_2_clock, %row_3_n_c128_2_reset, %row_3_n_c128_2_value = firrtl.instance row_3_n_c128_2 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_c181_0_clock, %row_3_n_c181_0_reset, %row_3_n_c181_0_value = firrtl.instance row_3_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_c181_1_clock, %row_3_n_c181_1_reset, %row_3_n_c181_1_value = firrtl.instance row_3_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_w7_clock, %row_3_n_w7_reset, %row_3_n_w7_value = firrtl.instance row_3_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_w1_sub_w7_clock, %row_3_n_w1_sub_w7_reset, %row_3_n_w1_sub_w7_value = firrtl.instance row_3_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_w1_add_w7_clock, %row_3_n_w1_add_w7_reset, %row_3_n_w1_add_w7_value = firrtl.instance row_3_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_w3_clock, %row_3_n_w3_reset, %row_3_n_w3_value = firrtl.instance row_3_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_w3_sub_w5_clock, %row_3_n_w3_sub_w5_reset, %row_3_n_w3_sub_w5_value = firrtl.instance row_3_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_w3_add_w5_clock, %row_3_n_w3_add_w5_reset, %row_3_n_w3_add_w5_value = firrtl.instance row_3_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_w6_clock, %row_3_n_w6_reset, %row_3_n_w6_value = firrtl.instance row_3_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_w2_sub_w6_clock, %row_3_n_w2_sub_w6_reset, %row_3_n_w2_sub_w6_value = firrtl.instance row_3_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_w2_add_w6_clock, %row_3_n_w2_add_w6_reset, %row_3_n_w2_add_w6_value = firrtl.instance row_3_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_3_n_x1_0_clock, %row_3_n_x1_0_reset, %row_3_n_x1_0_x, %row_3_n_x1_0_z = firrtl.instance row_3_n_x1_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_t0_0_clock, %row_3_n_t0_0_reset, %row_3_n_t0_0_x, %row_3_n_t0_0_z = firrtl.instance row_3_n_t0_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x0_0_clock, %row_3_n_x0_0_reset, %row_3_n_x0_0_x, %row_3_n_x0_0_y, %row_3_n_x0_0_z = firrtl.instance row_3_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x0_0_clock, %row_3_d_x0_0_reset, %row_3_d_x0_0_x, %row_3_d_x0_0_y, %row_3_d_x0_0_z = firrtl.instance row_3_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x1_0_clock, %row_3_d_x1_0_reset, %row_3_d_x1_0_x, %row_3_d_x1_0_y, %row_3_d_x1_0_z = firrtl.instance row_3_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x2_0_clock, %row_3_d_x2_0_reset, %row_3_d_x2_0_x, %row_3_d_x2_0_y, %row_3_d_x2_0_z = firrtl.instance row_3_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x3_0_clock, %row_3_d_x3_0_reset, %row_3_d_x3_0_x, %row_3_d_x3_0_y, %row_3_d_x3_0_z = firrtl.instance row_3_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x4_0_clock, %row_3_d_x4_0_reset, %row_3_d_x4_0_x, %row_3_d_x4_0_y, %row_3_d_x4_0_z = firrtl.instance row_3_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x5_0_clock, %row_3_d_x5_0_reset, %row_3_d_x5_0_x, %row_3_d_x5_0_y, %row_3_d_x5_0_z = firrtl.instance row_3_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x6_0_clock, %row_3_d_x6_0_reset, %row_3_d_x6_0_x, %row_3_d_x6_0_y, %row_3_d_x6_0_z = firrtl.instance row_3_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x7_0_clock, %row_3_d_x7_0_reset, %row_3_d_x7_0_x, %row_3_d_x7_0_y, %row_3_d_x7_0_z = firrtl.instance row_3_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_t8_1_clock, %row_3_n_t8_1_reset, %row_3_n_t8_1_x, %row_3_n_t8_1_y, %row_3_n_t8_1_z = firrtl.instance row_3_n_t8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x8_1_clock, %row_3_n_x8_1_reset, %row_3_n_x8_1_x, %row_3_n_x8_1_y, %row_3_n_x8_1_z = firrtl.instance row_3_n_x8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x8_1_clock, %row_3_d_x8_1_reset, %row_3_d_x8_1_x, %row_3_d_x8_1_y, %row_3_d_x8_1_z = firrtl.instance row_3_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_t4_1_clock, %row_3_n_t4_1_reset, %row_3_n_t4_1_x, %row_3_n_t4_1_y, %row_3_n_t4_1_z = firrtl.instance row_3_n_t4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x4_1_clock, %row_3_n_x4_1_reset, %row_3_n_x4_1_x, %row_3_n_x4_1_y, %row_3_n_x4_1_z = firrtl.instance row_3_n_x4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x4_1_clock, %row_3_d_x4_1_reset, %row_3_d_x4_1_x, %row_3_d_x4_1_y, %row_3_d_x4_1_z = firrtl.instance row_3_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_t5_1_clock, %row_3_n_t5_1_reset, %row_3_n_t5_1_x, %row_3_n_t5_1_y, %row_3_n_t5_1_z = firrtl.instance row_3_n_t5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x5_1_clock, %row_3_n_x5_1_reset, %row_3_n_x5_1_x, %row_3_n_x5_1_y, %row_3_n_x5_1_z = firrtl.instance row_3_n_x5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x5_1_clock, %row_3_d_x5_1_reset, %row_3_d_x5_1_x, %row_3_d_x5_1_y, %row_3_d_x5_1_z = firrtl.instance row_3_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_t8_2_clock, %row_3_n_t8_2_reset, %row_3_n_t8_2_x, %row_3_n_t8_2_y, %row_3_n_t8_2_z = firrtl.instance row_3_n_t8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x8_2_clock, %row_3_n_x8_2_reset, %row_3_n_x8_2_x, %row_3_n_x8_2_y, %row_3_n_x8_2_z = firrtl.instance row_3_n_x8_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x8_2_clock, %row_3_d_x8_2_reset, %row_3_d_x8_2_x, %row_3_d_x8_2_y, %row_3_d_x8_2_z = firrtl.instance row_3_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_t6_1_clock, %row_3_n_t6_1_reset, %row_3_n_t6_1_x, %row_3_n_t6_1_y, %row_3_n_t6_1_z = firrtl.instance row_3_n_t6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x6_1_clock, %row_3_n_x6_1_reset, %row_3_n_x6_1_x, %row_3_n_x6_1_y, %row_3_n_x6_1_z = firrtl.instance row_3_n_x6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x6_1_clock, %row_3_d_x6_1_reset, %row_3_d_x6_1_x, %row_3_d_x6_1_y, %row_3_d_x6_1_z = firrtl.instance row_3_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_t7_1_clock, %row_3_n_t7_1_reset, %row_3_n_t7_1_x, %row_3_n_t7_1_y, %row_3_n_t7_1_z = firrtl.instance row_3_n_t7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x7_1_clock, %row_3_n_x7_1_reset, %row_3_n_x7_1_x, %row_3_n_x7_1_y, %row_3_n_x7_1_z = firrtl.instance row_3_n_x7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x7_1_clock, %row_3_d_x7_1_reset, %row_3_d_x7_1_x, %row_3_d_x7_1_y, %row_3_d_x7_1_z = firrtl.instance row_3_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x8_3_clock, %row_3_n_x8_3_reset, %row_3_n_x8_3_x, %row_3_n_x8_3_y, %row_3_n_x8_3_z = firrtl.instance row_3_n_x8_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x8_3_clock, %row_3_d_x8_3_reset, %row_3_d_x8_3_x, %row_3_d_x8_3_y, %row_3_d_x8_3_z = firrtl.instance row_3_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x0_1_clock, %row_3_n_x0_1_reset, %row_3_n_x0_1_x, %row_3_n_x0_1_y, %row_3_n_x0_1_z = firrtl.instance row_3_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x0_1_clock, %row_3_d_x0_1_reset, %row_3_d_x0_1_x, %row_3_d_x0_1_y, %row_3_d_x0_1_z = firrtl.instance row_3_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_t1_1_clock, %row_3_n_t1_1_reset, %row_3_n_t1_1_x, %row_3_n_t1_1_y, %row_3_n_t1_1_z = firrtl.instance row_3_n_t1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x1_1_clock, %row_3_n_x1_1_reset, %row_3_n_x1_1_x, %row_3_n_x1_1_y, %row_3_n_x1_1_z = firrtl.instance row_3_n_x1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x1_1_clock, %row_3_d_x1_1_reset, %row_3_d_x1_1_x, %row_3_d_x1_1_y, %row_3_d_x1_1_z = firrtl.instance row_3_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_t2_1_clock, %row_3_n_t2_1_reset, %row_3_n_t2_1_x, %row_3_n_t2_1_y, %row_3_n_t2_1_z = firrtl.instance row_3_n_t2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x2_1_clock, %row_3_n_x2_1_reset, %row_3_n_x2_1_x, %row_3_n_x2_1_y, %row_3_n_x2_1_z = firrtl.instance row_3_n_x2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x2_1_clock, %row_3_d_x2_1_reset, %row_3_d_x2_1_x, %row_3_d_x2_1_y, %row_3_d_x2_1_z = firrtl.instance row_3_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_t3_1_clock, %row_3_n_t3_1_reset, %row_3_n_t3_1_x, %row_3_n_t3_1_y, %row_3_n_t3_1_z = firrtl.instance row_3_n_t3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x3_1_clock, %row_3_n_x3_1_reset, %row_3_n_x3_1_x, %row_3_n_x3_1_y, %row_3_n_x3_1_z = firrtl.instance row_3_n_x3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x3_1_clock, %row_3_d_x3_1_reset, %row_3_d_x3_1_x, %row_3_d_x3_1_y, %row_3_d_x3_1_z = firrtl.instance row_3_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x1_2_clock, %row_3_n_x1_2_reset, %row_3_n_x1_2_x, %row_3_n_x1_2_y, %row_3_n_x1_2_z = firrtl.instance row_3_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x1_2_clock, %row_3_d_x1_2_reset, %row_3_d_x1_2_x, %row_3_d_x1_2_y, %row_3_d_x1_2_z = firrtl.instance row_3_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x4_2_clock, %row_3_n_x4_2_reset, %row_3_n_x4_2_x, %row_3_n_x4_2_y, %row_3_n_x4_2_z = firrtl.instance row_3_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x4_2_clock, %row_3_d_x4_2_reset, %row_3_d_x4_2_x, %row_3_d_x4_2_y, %row_3_d_x4_2_z = firrtl.instance row_3_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x6_2_clock, %row_3_n_x6_2_reset, %row_3_n_x6_2_x, %row_3_n_x6_2_y, %row_3_n_x6_2_z = firrtl.instance row_3_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x6_2_clock, %row_3_d_x6_2_reset, %row_3_d_x6_2_x, %row_3_d_x6_2_y, %row_3_d_x6_2_z = firrtl.instance row_3_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x5_2_clock, %row_3_n_x5_2_reset, %row_3_n_x5_2_x, %row_3_n_x5_2_y, %row_3_n_x5_2_z = firrtl.instance row_3_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x5_2_clock, %row_3_d_x5_2_reset, %row_3_d_x5_2_x, %row_3_d_x5_2_y, %row_3_d_x5_2_z = firrtl.instance row_3_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x7_2_clock, %row_3_n_x7_2_reset, %row_3_n_x7_2_x, %row_3_n_x7_2_y, %row_3_n_x7_2_z = firrtl.instance row_3_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x7_2_clock, %row_3_d_x7_2_reset, %row_3_d_x7_2_x, %row_3_d_x7_2_y, %row_3_d_x7_2_z = firrtl.instance row_3_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x8_4_clock, %row_3_n_x8_4_reset, %row_3_n_x8_4_x, %row_3_n_x8_4_y, %row_3_n_x8_4_z = firrtl.instance row_3_n_x8_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x8_4_clock, %row_3_d_x8_4_reset, %row_3_d_x8_4_x, %row_3_d_x8_4_y, %row_3_d_x8_4_z = firrtl.instance row_3_d_x8_4 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x3_2_clock, %row_3_n_x3_2_reset, %row_3_n_x3_2_x, %row_3_n_x3_2_y, %row_3_n_x3_2_z = firrtl.instance row_3_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x3_2_clock, %row_3_d_x3_2_reset, %row_3_d_x3_2_x, %row_3_d_x3_2_y, %row_3_d_x3_2_z = firrtl.instance row_3_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x0_2_clock, %row_3_n_x0_2_reset, %row_3_n_x0_2_x, %row_3_n_x0_2_y, %row_3_n_x0_2_z = firrtl.instance row_3_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x0_2_clock, %row_3_d_x0_2_reset, %row_3_d_x0_2_x, %row_3_d_x0_2_y, %row_3_d_x0_2_z = firrtl.instance row_3_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_u2_2_clock, %row_3_n_u2_2_reset, %row_3_n_u2_2_x, %row_3_n_u2_2_y, %row_3_n_u2_2_z = firrtl.instance row_3_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_v2_2_clock, %row_3_n_v2_2_reset, %row_3_n_v2_2_x, %row_3_n_v2_2_y, %row_3_n_v2_2_z = firrtl.instance row_3_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_w2_2_clock, %row_3_n_w2_2_reset, %row_3_n_w2_2_x, %row_3_n_w2_2_y, %row_3_n_w2_2_z = firrtl.instance row_3_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x2_2_clock, %row_3_n_x2_2_reset, %row_3_n_x2_2_x, %row_3_n_x2_2_z = firrtl.instance row_3_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x2_2_clock, %row_3_d_x2_2_reset, %row_3_d_x2_2_x, %row_3_d_x2_2_y, %row_3_d_x2_2_z = firrtl.instance row_3_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_u4_3_clock, %row_3_n_u4_3_reset, %row_3_n_u4_3_x, %row_3_n_u4_3_y, %row_3_n_u4_3_z = firrtl.instance row_3_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_v4_3_clock, %row_3_n_v4_3_reset, %row_3_n_v4_3_x, %row_3_n_v4_3_y, %row_3_n_v4_3_z = firrtl.instance row_3_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_w4_3_clock, %row_3_n_w4_3_reset, %row_3_n_w4_3_x, %row_3_n_w4_3_y, %row_3_n_w4_3_z = firrtl.instance row_3_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_x4_3_clock, %row_3_n_x4_3_reset, %row_3_n_x4_3_x, %row_3_n_x4_3_z = firrtl.instance row_3_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_d_x4_3_clock, %row_3_d_x4_3_reset, %row_3_d_x4_3_x, %row_3_d_x4_3_y, %row_3_d_x4_3_z = firrtl.instance row_3_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_tmp_0_clock, %row_3_n_tmp_0_reset, %row_3_n_tmp_0_x, %row_3_n_tmp_0_y, %row_3_n_tmp_0_z = firrtl.instance row_3_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_shr_0_clock, %row_3_n_shr_0_reset, %row_3_n_shr_0_x, %row_3_n_shr_0_z = firrtl.instance row_3_n_shr_0 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_tmp_1_clock, %row_3_n_tmp_1_reset, %row_3_n_tmp_1_x, %row_3_n_tmp_1_y, %row_3_n_tmp_1_z = firrtl.instance row_3_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_shr_1_clock, %row_3_n_shr_1_reset, %row_3_n_shr_1_x, %row_3_n_shr_1_z = firrtl.instance row_3_n_shr_1 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_tmp_2_clock, %row_3_n_tmp_2_reset, %row_3_n_tmp_2_x, %row_3_n_tmp_2_y, %row_3_n_tmp_2_z = firrtl.instance row_3_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_shr_2_clock, %row_3_n_shr_2_reset, %row_3_n_shr_2_x, %row_3_n_shr_2_z = firrtl.instance row_3_n_shr_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_tmp_3_clock, %row_3_n_tmp_3_reset, %row_3_n_tmp_3_x, %row_3_n_tmp_3_y, %row_3_n_tmp_3_z = firrtl.instance row_3_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_shr_3_clock, %row_3_n_shr_3_reset, %row_3_n_shr_3_x, %row_3_n_shr_3_z = firrtl.instance row_3_n_shr_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_tmp_4_clock, %row_3_n_tmp_4_reset, %row_3_n_tmp_4_x, %row_3_n_tmp_4_y, %row_3_n_tmp_4_z = firrtl.instance row_3_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_shr_4_clock, %row_3_n_shr_4_reset, %row_3_n_shr_4_x, %row_3_n_shr_4_z = firrtl.instance row_3_n_shr_4 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_tmp_5_clock, %row_3_n_tmp_5_reset, %row_3_n_tmp_5_x, %row_3_n_tmp_5_y, %row_3_n_tmp_5_z = firrtl.instance row_3_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_shr_5_clock, %row_3_n_shr_5_reset, %row_3_n_shr_5_x, %row_3_n_shr_5_z = firrtl.instance row_3_n_shr_5 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_tmp_6_clock, %row_3_n_tmp_6_reset, %row_3_n_tmp_6_x, %row_3_n_tmp_6_y, %row_3_n_tmp_6_z = firrtl.instance row_3_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_shr_6_clock, %row_3_n_shr_6_reset, %row_3_n_shr_6_x, %row_3_n_shr_6_z = firrtl.instance row_3_n_shr_6 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_tmp_7_clock, %row_3_n_tmp_7_reset, %row_3_n_tmp_7_x, %row_3_n_tmp_7_y, %row_3_n_tmp_7_z = firrtl.instance row_3_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_3_n_shr_7_clock, %row_3_n_shr_7_reset, %row_3_n_shr_7_x, %row_3_n_shr_7_z = firrtl.instance row_3_n_shr_7 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_c128_0_clock, %row_4_n_c128_0_reset, %row_4_n_c128_0_value = firrtl.instance row_4_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_c128_1_clock, %row_4_n_c128_1_reset, %row_4_n_c128_1_value = firrtl.instance row_4_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_c128_2_clock, %row_4_n_c128_2_reset, %row_4_n_c128_2_value = firrtl.instance row_4_n_c128_2 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_c181_0_clock, %row_4_n_c181_0_reset, %row_4_n_c181_0_value = firrtl.instance row_4_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_c181_1_clock, %row_4_n_c181_1_reset, %row_4_n_c181_1_value = firrtl.instance row_4_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_w7_clock, %row_4_n_w7_reset, %row_4_n_w7_value = firrtl.instance row_4_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_w1_sub_w7_clock, %row_4_n_w1_sub_w7_reset, %row_4_n_w1_sub_w7_value = firrtl.instance row_4_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_w1_add_w7_clock, %row_4_n_w1_add_w7_reset, %row_4_n_w1_add_w7_value = firrtl.instance row_4_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_w3_clock, %row_4_n_w3_reset, %row_4_n_w3_value = firrtl.instance row_4_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_w3_sub_w5_clock, %row_4_n_w3_sub_w5_reset, %row_4_n_w3_sub_w5_value = firrtl.instance row_4_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_w3_add_w5_clock, %row_4_n_w3_add_w5_reset, %row_4_n_w3_add_w5_value = firrtl.instance row_4_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_w6_clock, %row_4_n_w6_reset, %row_4_n_w6_value = firrtl.instance row_4_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_w2_sub_w6_clock, %row_4_n_w2_sub_w6_reset, %row_4_n_w2_sub_w6_value = firrtl.instance row_4_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_w2_add_w6_clock, %row_4_n_w2_add_w6_reset, %row_4_n_w2_add_w6_value = firrtl.instance row_4_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_4_n_x1_0_clock, %row_4_n_x1_0_reset, %row_4_n_x1_0_x, %row_4_n_x1_0_z = firrtl.instance row_4_n_x1_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_t0_0_clock, %row_4_n_t0_0_reset, %row_4_n_t0_0_x, %row_4_n_t0_0_z = firrtl.instance row_4_n_t0_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x0_0_clock, %row_4_n_x0_0_reset, %row_4_n_x0_0_x, %row_4_n_x0_0_y, %row_4_n_x0_0_z = firrtl.instance row_4_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x0_0_clock, %row_4_d_x0_0_reset, %row_4_d_x0_0_x, %row_4_d_x0_0_y, %row_4_d_x0_0_z = firrtl.instance row_4_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x1_0_clock, %row_4_d_x1_0_reset, %row_4_d_x1_0_x, %row_4_d_x1_0_y, %row_4_d_x1_0_z = firrtl.instance row_4_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x2_0_clock, %row_4_d_x2_0_reset, %row_4_d_x2_0_x, %row_4_d_x2_0_y, %row_4_d_x2_0_z = firrtl.instance row_4_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x3_0_clock, %row_4_d_x3_0_reset, %row_4_d_x3_0_x, %row_4_d_x3_0_y, %row_4_d_x3_0_z = firrtl.instance row_4_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x4_0_clock, %row_4_d_x4_0_reset, %row_4_d_x4_0_x, %row_4_d_x4_0_y, %row_4_d_x4_0_z = firrtl.instance row_4_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x5_0_clock, %row_4_d_x5_0_reset, %row_4_d_x5_0_x, %row_4_d_x5_0_y, %row_4_d_x5_0_z = firrtl.instance row_4_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x6_0_clock, %row_4_d_x6_0_reset, %row_4_d_x6_0_x, %row_4_d_x6_0_y, %row_4_d_x6_0_z = firrtl.instance row_4_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x7_0_clock, %row_4_d_x7_0_reset, %row_4_d_x7_0_x, %row_4_d_x7_0_y, %row_4_d_x7_0_z = firrtl.instance row_4_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_t8_1_clock, %row_4_n_t8_1_reset, %row_4_n_t8_1_x, %row_4_n_t8_1_y, %row_4_n_t8_1_z = firrtl.instance row_4_n_t8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x8_1_clock, %row_4_n_x8_1_reset, %row_4_n_x8_1_x, %row_4_n_x8_1_y, %row_4_n_x8_1_z = firrtl.instance row_4_n_x8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x8_1_clock, %row_4_d_x8_1_reset, %row_4_d_x8_1_x, %row_4_d_x8_1_y, %row_4_d_x8_1_z = firrtl.instance row_4_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_t4_1_clock, %row_4_n_t4_1_reset, %row_4_n_t4_1_x, %row_4_n_t4_1_y, %row_4_n_t4_1_z = firrtl.instance row_4_n_t4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x4_1_clock, %row_4_n_x4_1_reset, %row_4_n_x4_1_x, %row_4_n_x4_1_y, %row_4_n_x4_1_z = firrtl.instance row_4_n_x4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x4_1_clock, %row_4_d_x4_1_reset, %row_4_d_x4_1_x, %row_4_d_x4_1_y, %row_4_d_x4_1_z = firrtl.instance row_4_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_t5_1_clock, %row_4_n_t5_1_reset, %row_4_n_t5_1_x, %row_4_n_t5_1_y, %row_4_n_t5_1_z = firrtl.instance row_4_n_t5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x5_1_clock, %row_4_n_x5_1_reset, %row_4_n_x5_1_x, %row_4_n_x5_1_y, %row_4_n_x5_1_z = firrtl.instance row_4_n_x5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x5_1_clock, %row_4_d_x5_1_reset, %row_4_d_x5_1_x, %row_4_d_x5_1_y, %row_4_d_x5_1_z = firrtl.instance row_4_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_t8_2_clock, %row_4_n_t8_2_reset, %row_4_n_t8_2_x, %row_4_n_t8_2_y, %row_4_n_t8_2_z = firrtl.instance row_4_n_t8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x8_2_clock, %row_4_n_x8_2_reset, %row_4_n_x8_2_x, %row_4_n_x8_2_y, %row_4_n_x8_2_z = firrtl.instance row_4_n_x8_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x8_2_clock, %row_4_d_x8_2_reset, %row_4_d_x8_2_x, %row_4_d_x8_2_y, %row_4_d_x8_2_z = firrtl.instance row_4_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_t6_1_clock, %row_4_n_t6_1_reset, %row_4_n_t6_1_x, %row_4_n_t6_1_y, %row_4_n_t6_1_z = firrtl.instance row_4_n_t6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x6_1_clock, %row_4_n_x6_1_reset, %row_4_n_x6_1_x, %row_4_n_x6_1_y, %row_4_n_x6_1_z = firrtl.instance row_4_n_x6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x6_1_clock, %row_4_d_x6_1_reset, %row_4_d_x6_1_x, %row_4_d_x6_1_y, %row_4_d_x6_1_z = firrtl.instance row_4_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_t7_1_clock, %row_4_n_t7_1_reset, %row_4_n_t7_1_x, %row_4_n_t7_1_y, %row_4_n_t7_1_z = firrtl.instance row_4_n_t7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x7_1_clock, %row_4_n_x7_1_reset, %row_4_n_x7_1_x, %row_4_n_x7_1_y, %row_4_n_x7_1_z = firrtl.instance row_4_n_x7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x7_1_clock, %row_4_d_x7_1_reset, %row_4_d_x7_1_x, %row_4_d_x7_1_y, %row_4_d_x7_1_z = firrtl.instance row_4_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x8_3_clock, %row_4_n_x8_3_reset, %row_4_n_x8_3_x, %row_4_n_x8_3_y, %row_4_n_x8_3_z = firrtl.instance row_4_n_x8_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x8_3_clock, %row_4_d_x8_3_reset, %row_4_d_x8_3_x, %row_4_d_x8_3_y, %row_4_d_x8_3_z = firrtl.instance row_4_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x0_1_clock, %row_4_n_x0_1_reset, %row_4_n_x0_1_x, %row_4_n_x0_1_y, %row_4_n_x0_1_z = firrtl.instance row_4_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x0_1_clock, %row_4_d_x0_1_reset, %row_4_d_x0_1_x, %row_4_d_x0_1_y, %row_4_d_x0_1_z = firrtl.instance row_4_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_t1_1_clock, %row_4_n_t1_1_reset, %row_4_n_t1_1_x, %row_4_n_t1_1_y, %row_4_n_t1_1_z = firrtl.instance row_4_n_t1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x1_1_clock, %row_4_n_x1_1_reset, %row_4_n_x1_1_x, %row_4_n_x1_1_y, %row_4_n_x1_1_z = firrtl.instance row_4_n_x1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x1_1_clock, %row_4_d_x1_1_reset, %row_4_d_x1_1_x, %row_4_d_x1_1_y, %row_4_d_x1_1_z = firrtl.instance row_4_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_t2_1_clock, %row_4_n_t2_1_reset, %row_4_n_t2_1_x, %row_4_n_t2_1_y, %row_4_n_t2_1_z = firrtl.instance row_4_n_t2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x2_1_clock, %row_4_n_x2_1_reset, %row_4_n_x2_1_x, %row_4_n_x2_1_y, %row_4_n_x2_1_z = firrtl.instance row_4_n_x2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x2_1_clock, %row_4_d_x2_1_reset, %row_4_d_x2_1_x, %row_4_d_x2_1_y, %row_4_d_x2_1_z = firrtl.instance row_4_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_t3_1_clock, %row_4_n_t3_1_reset, %row_4_n_t3_1_x, %row_4_n_t3_1_y, %row_4_n_t3_1_z = firrtl.instance row_4_n_t3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x3_1_clock, %row_4_n_x3_1_reset, %row_4_n_x3_1_x, %row_4_n_x3_1_y, %row_4_n_x3_1_z = firrtl.instance row_4_n_x3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x3_1_clock, %row_4_d_x3_1_reset, %row_4_d_x3_1_x, %row_4_d_x3_1_y, %row_4_d_x3_1_z = firrtl.instance row_4_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x1_2_clock, %row_4_n_x1_2_reset, %row_4_n_x1_2_x, %row_4_n_x1_2_y, %row_4_n_x1_2_z = firrtl.instance row_4_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x1_2_clock, %row_4_d_x1_2_reset, %row_4_d_x1_2_x, %row_4_d_x1_2_y, %row_4_d_x1_2_z = firrtl.instance row_4_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x4_2_clock, %row_4_n_x4_2_reset, %row_4_n_x4_2_x, %row_4_n_x4_2_y, %row_4_n_x4_2_z = firrtl.instance row_4_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x4_2_clock, %row_4_d_x4_2_reset, %row_4_d_x4_2_x, %row_4_d_x4_2_y, %row_4_d_x4_2_z = firrtl.instance row_4_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x6_2_clock, %row_4_n_x6_2_reset, %row_4_n_x6_2_x, %row_4_n_x6_2_y, %row_4_n_x6_2_z = firrtl.instance row_4_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x6_2_clock, %row_4_d_x6_2_reset, %row_4_d_x6_2_x, %row_4_d_x6_2_y, %row_4_d_x6_2_z = firrtl.instance row_4_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x5_2_clock, %row_4_n_x5_2_reset, %row_4_n_x5_2_x, %row_4_n_x5_2_y, %row_4_n_x5_2_z = firrtl.instance row_4_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x5_2_clock, %row_4_d_x5_2_reset, %row_4_d_x5_2_x, %row_4_d_x5_2_y, %row_4_d_x5_2_z = firrtl.instance row_4_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x7_2_clock, %row_4_n_x7_2_reset, %row_4_n_x7_2_x, %row_4_n_x7_2_y, %row_4_n_x7_2_z = firrtl.instance row_4_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x7_2_clock, %row_4_d_x7_2_reset, %row_4_d_x7_2_x, %row_4_d_x7_2_y, %row_4_d_x7_2_z = firrtl.instance row_4_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x8_4_clock, %row_4_n_x8_4_reset, %row_4_n_x8_4_x, %row_4_n_x8_4_y, %row_4_n_x8_4_z = firrtl.instance row_4_n_x8_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x8_4_clock, %row_4_d_x8_4_reset, %row_4_d_x8_4_x, %row_4_d_x8_4_y, %row_4_d_x8_4_z = firrtl.instance row_4_d_x8_4 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x3_2_clock, %row_4_n_x3_2_reset, %row_4_n_x3_2_x, %row_4_n_x3_2_y, %row_4_n_x3_2_z = firrtl.instance row_4_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x3_2_clock, %row_4_d_x3_2_reset, %row_4_d_x3_2_x, %row_4_d_x3_2_y, %row_4_d_x3_2_z = firrtl.instance row_4_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x0_2_clock, %row_4_n_x0_2_reset, %row_4_n_x0_2_x, %row_4_n_x0_2_y, %row_4_n_x0_2_z = firrtl.instance row_4_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x0_2_clock, %row_4_d_x0_2_reset, %row_4_d_x0_2_x, %row_4_d_x0_2_y, %row_4_d_x0_2_z = firrtl.instance row_4_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_u2_2_clock, %row_4_n_u2_2_reset, %row_4_n_u2_2_x, %row_4_n_u2_2_y, %row_4_n_u2_2_z = firrtl.instance row_4_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_v2_2_clock, %row_4_n_v2_2_reset, %row_4_n_v2_2_x, %row_4_n_v2_2_y, %row_4_n_v2_2_z = firrtl.instance row_4_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_w2_2_clock, %row_4_n_w2_2_reset, %row_4_n_w2_2_x, %row_4_n_w2_2_y, %row_4_n_w2_2_z = firrtl.instance row_4_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x2_2_clock, %row_4_n_x2_2_reset, %row_4_n_x2_2_x, %row_4_n_x2_2_z = firrtl.instance row_4_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x2_2_clock, %row_4_d_x2_2_reset, %row_4_d_x2_2_x, %row_4_d_x2_2_y, %row_4_d_x2_2_z = firrtl.instance row_4_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_u4_3_clock, %row_4_n_u4_3_reset, %row_4_n_u4_3_x, %row_4_n_u4_3_y, %row_4_n_u4_3_z = firrtl.instance row_4_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_v4_3_clock, %row_4_n_v4_3_reset, %row_4_n_v4_3_x, %row_4_n_v4_3_y, %row_4_n_v4_3_z = firrtl.instance row_4_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_w4_3_clock, %row_4_n_w4_3_reset, %row_4_n_w4_3_x, %row_4_n_w4_3_y, %row_4_n_w4_3_z = firrtl.instance row_4_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_x4_3_clock, %row_4_n_x4_3_reset, %row_4_n_x4_3_x, %row_4_n_x4_3_z = firrtl.instance row_4_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_d_x4_3_clock, %row_4_d_x4_3_reset, %row_4_d_x4_3_x, %row_4_d_x4_3_y, %row_4_d_x4_3_z = firrtl.instance row_4_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_tmp_0_clock, %row_4_n_tmp_0_reset, %row_4_n_tmp_0_x, %row_4_n_tmp_0_y, %row_4_n_tmp_0_z = firrtl.instance row_4_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_shr_0_clock, %row_4_n_shr_0_reset, %row_4_n_shr_0_x, %row_4_n_shr_0_z = firrtl.instance row_4_n_shr_0 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_tmp_1_clock, %row_4_n_tmp_1_reset, %row_4_n_tmp_1_x, %row_4_n_tmp_1_y, %row_4_n_tmp_1_z = firrtl.instance row_4_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_shr_1_clock, %row_4_n_shr_1_reset, %row_4_n_shr_1_x, %row_4_n_shr_1_z = firrtl.instance row_4_n_shr_1 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_tmp_2_clock, %row_4_n_tmp_2_reset, %row_4_n_tmp_2_x, %row_4_n_tmp_2_y, %row_4_n_tmp_2_z = firrtl.instance row_4_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_shr_2_clock, %row_4_n_shr_2_reset, %row_4_n_shr_2_x, %row_4_n_shr_2_z = firrtl.instance row_4_n_shr_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_tmp_3_clock, %row_4_n_tmp_3_reset, %row_4_n_tmp_3_x, %row_4_n_tmp_3_y, %row_4_n_tmp_3_z = firrtl.instance row_4_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_shr_3_clock, %row_4_n_shr_3_reset, %row_4_n_shr_3_x, %row_4_n_shr_3_z = firrtl.instance row_4_n_shr_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_tmp_4_clock, %row_4_n_tmp_4_reset, %row_4_n_tmp_4_x, %row_4_n_tmp_4_y, %row_4_n_tmp_4_z = firrtl.instance row_4_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_shr_4_clock, %row_4_n_shr_4_reset, %row_4_n_shr_4_x, %row_4_n_shr_4_z = firrtl.instance row_4_n_shr_4 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_tmp_5_clock, %row_4_n_tmp_5_reset, %row_4_n_tmp_5_x, %row_4_n_tmp_5_y, %row_4_n_tmp_5_z = firrtl.instance row_4_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_shr_5_clock, %row_4_n_shr_5_reset, %row_4_n_shr_5_x, %row_4_n_shr_5_z = firrtl.instance row_4_n_shr_5 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_tmp_6_clock, %row_4_n_tmp_6_reset, %row_4_n_tmp_6_x, %row_4_n_tmp_6_y, %row_4_n_tmp_6_z = firrtl.instance row_4_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_shr_6_clock, %row_4_n_shr_6_reset, %row_4_n_shr_6_x, %row_4_n_shr_6_z = firrtl.instance row_4_n_shr_6 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_tmp_7_clock, %row_4_n_tmp_7_reset, %row_4_n_tmp_7_x, %row_4_n_tmp_7_y, %row_4_n_tmp_7_z = firrtl.instance row_4_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_4_n_shr_7_clock, %row_4_n_shr_7_reset, %row_4_n_shr_7_x, %row_4_n_shr_7_z = firrtl.instance row_4_n_shr_7 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_c128_0_clock, %row_5_n_c128_0_reset, %row_5_n_c128_0_value = firrtl.instance row_5_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_c128_1_clock, %row_5_n_c128_1_reset, %row_5_n_c128_1_value = firrtl.instance row_5_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_c128_2_clock, %row_5_n_c128_2_reset, %row_5_n_c128_2_value = firrtl.instance row_5_n_c128_2 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_c181_0_clock, %row_5_n_c181_0_reset, %row_5_n_c181_0_value = firrtl.instance row_5_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_c181_1_clock, %row_5_n_c181_1_reset, %row_5_n_c181_1_value = firrtl.instance row_5_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_w7_clock, %row_5_n_w7_reset, %row_5_n_w7_value = firrtl.instance row_5_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_w1_sub_w7_clock, %row_5_n_w1_sub_w7_reset, %row_5_n_w1_sub_w7_value = firrtl.instance row_5_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_w1_add_w7_clock, %row_5_n_w1_add_w7_reset, %row_5_n_w1_add_w7_value = firrtl.instance row_5_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_w3_clock, %row_5_n_w3_reset, %row_5_n_w3_value = firrtl.instance row_5_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_w3_sub_w5_clock, %row_5_n_w3_sub_w5_reset, %row_5_n_w3_sub_w5_value = firrtl.instance row_5_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_w3_add_w5_clock, %row_5_n_w3_add_w5_reset, %row_5_n_w3_add_w5_value = firrtl.instance row_5_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_w6_clock, %row_5_n_w6_reset, %row_5_n_w6_value = firrtl.instance row_5_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_w2_sub_w6_clock, %row_5_n_w2_sub_w6_reset, %row_5_n_w2_sub_w6_value = firrtl.instance row_5_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_w2_add_w6_clock, %row_5_n_w2_add_w6_reset, %row_5_n_w2_add_w6_value = firrtl.instance row_5_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_5_n_x1_0_clock, %row_5_n_x1_0_reset, %row_5_n_x1_0_x, %row_5_n_x1_0_z = firrtl.instance row_5_n_x1_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_t0_0_clock, %row_5_n_t0_0_reset, %row_5_n_t0_0_x, %row_5_n_t0_0_z = firrtl.instance row_5_n_t0_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x0_0_clock, %row_5_n_x0_0_reset, %row_5_n_x0_0_x, %row_5_n_x0_0_y, %row_5_n_x0_0_z = firrtl.instance row_5_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x0_0_clock, %row_5_d_x0_0_reset, %row_5_d_x0_0_x, %row_5_d_x0_0_y, %row_5_d_x0_0_z = firrtl.instance row_5_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x1_0_clock, %row_5_d_x1_0_reset, %row_5_d_x1_0_x, %row_5_d_x1_0_y, %row_5_d_x1_0_z = firrtl.instance row_5_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x2_0_clock, %row_5_d_x2_0_reset, %row_5_d_x2_0_x, %row_5_d_x2_0_y, %row_5_d_x2_0_z = firrtl.instance row_5_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x3_0_clock, %row_5_d_x3_0_reset, %row_5_d_x3_0_x, %row_5_d_x3_0_y, %row_5_d_x3_0_z = firrtl.instance row_5_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x4_0_clock, %row_5_d_x4_0_reset, %row_5_d_x4_0_x, %row_5_d_x4_0_y, %row_5_d_x4_0_z = firrtl.instance row_5_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x5_0_clock, %row_5_d_x5_0_reset, %row_5_d_x5_0_x, %row_5_d_x5_0_y, %row_5_d_x5_0_z = firrtl.instance row_5_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x6_0_clock, %row_5_d_x6_0_reset, %row_5_d_x6_0_x, %row_5_d_x6_0_y, %row_5_d_x6_0_z = firrtl.instance row_5_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x7_0_clock, %row_5_d_x7_0_reset, %row_5_d_x7_0_x, %row_5_d_x7_0_y, %row_5_d_x7_0_z = firrtl.instance row_5_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_t8_1_clock, %row_5_n_t8_1_reset, %row_5_n_t8_1_x, %row_5_n_t8_1_y, %row_5_n_t8_1_z = firrtl.instance row_5_n_t8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x8_1_clock, %row_5_n_x8_1_reset, %row_5_n_x8_1_x, %row_5_n_x8_1_y, %row_5_n_x8_1_z = firrtl.instance row_5_n_x8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x8_1_clock, %row_5_d_x8_1_reset, %row_5_d_x8_1_x, %row_5_d_x8_1_y, %row_5_d_x8_1_z = firrtl.instance row_5_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_t4_1_clock, %row_5_n_t4_1_reset, %row_5_n_t4_1_x, %row_5_n_t4_1_y, %row_5_n_t4_1_z = firrtl.instance row_5_n_t4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x4_1_clock, %row_5_n_x4_1_reset, %row_5_n_x4_1_x, %row_5_n_x4_1_y, %row_5_n_x4_1_z = firrtl.instance row_5_n_x4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x4_1_clock, %row_5_d_x4_1_reset, %row_5_d_x4_1_x, %row_5_d_x4_1_y, %row_5_d_x4_1_z = firrtl.instance row_5_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_t5_1_clock, %row_5_n_t5_1_reset, %row_5_n_t5_1_x, %row_5_n_t5_1_y, %row_5_n_t5_1_z = firrtl.instance row_5_n_t5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x5_1_clock, %row_5_n_x5_1_reset, %row_5_n_x5_1_x, %row_5_n_x5_1_y, %row_5_n_x5_1_z = firrtl.instance row_5_n_x5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x5_1_clock, %row_5_d_x5_1_reset, %row_5_d_x5_1_x, %row_5_d_x5_1_y, %row_5_d_x5_1_z = firrtl.instance row_5_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_t8_2_clock, %row_5_n_t8_2_reset, %row_5_n_t8_2_x, %row_5_n_t8_2_y, %row_5_n_t8_2_z = firrtl.instance row_5_n_t8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x8_2_clock, %row_5_n_x8_2_reset, %row_5_n_x8_2_x, %row_5_n_x8_2_y, %row_5_n_x8_2_z = firrtl.instance row_5_n_x8_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x8_2_clock, %row_5_d_x8_2_reset, %row_5_d_x8_2_x, %row_5_d_x8_2_y, %row_5_d_x8_2_z = firrtl.instance row_5_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_t6_1_clock, %row_5_n_t6_1_reset, %row_5_n_t6_1_x, %row_5_n_t6_1_y, %row_5_n_t6_1_z = firrtl.instance row_5_n_t6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x6_1_clock, %row_5_n_x6_1_reset, %row_5_n_x6_1_x, %row_5_n_x6_1_y, %row_5_n_x6_1_z = firrtl.instance row_5_n_x6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x6_1_clock, %row_5_d_x6_1_reset, %row_5_d_x6_1_x, %row_5_d_x6_1_y, %row_5_d_x6_1_z = firrtl.instance row_5_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_t7_1_clock, %row_5_n_t7_1_reset, %row_5_n_t7_1_x, %row_5_n_t7_1_y, %row_5_n_t7_1_z = firrtl.instance row_5_n_t7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x7_1_clock, %row_5_n_x7_1_reset, %row_5_n_x7_1_x, %row_5_n_x7_1_y, %row_5_n_x7_1_z = firrtl.instance row_5_n_x7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x7_1_clock, %row_5_d_x7_1_reset, %row_5_d_x7_1_x, %row_5_d_x7_1_y, %row_5_d_x7_1_z = firrtl.instance row_5_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x8_3_clock, %row_5_n_x8_3_reset, %row_5_n_x8_3_x, %row_5_n_x8_3_y, %row_5_n_x8_3_z = firrtl.instance row_5_n_x8_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x8_3_clock, %row_5_d_x8_3_reset, %row_5_d_x8_3_x, %row_5_d_x8_3_y, %row_5_d_x8_3_z = firrtl.instance row_5_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x0_1_clock, %row_5_n_x0_1_reset, %row_5_n_x0_1_x, %row_5_n_x0_1_y, %row_5_n_x0_1_z = firrtl.instance row_5_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x0_1_clock, %row_5_d_x0_1_reset, %row_5_d_x0_1_x, %row_5_d_x0_1_y, %row_5_d_x0_1_z = firrtl.instance row_5_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_t1_1_clock, %row_5_n_t1_1_reset, %row_5_n_t1_1_x, %row_5_n_t1_1_y, %row_5_n_t1_1_z = firrtl.instance row_5_n_t1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x1_1_clock, %row_5_n_x1_1_reset, %row_5_n_x1_1_x, %row_5_n_x1_1_y, %row_5_n_x1_1_z = firrtl.instance row_5_n_x1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x1_1_clock, %row_5_d_x1_1_reset, %row_5_d_x1_1_x, %row_5_d_x1_1_y, %row_5_d_x1_1_z = firrtl.instance row_5_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_t2_1_clock, %row_5_n_t2_1_reset, %row_5_n_t2_1_x, %row_5_n_t2_1_y, %row_5_n_t2_1_z = firrtl.instance row_5_n_t2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x2_1_clock, %row_5_n_x2_1_reset, %row_5_n_x2_1_x, %row_5_n_x2_1_y, %row_5_n_x2_1_z = firrtl.instance row_5_n_x2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x2_1_clock, %row_5_d_x2_1_reset, %row_5_d_x2_1_x, %row_5_d_x2_1_y, %row_5_d_x2_1_z = firrtl.instance row_5_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_t3_1_clock, %row_5_n_t3_1_reset, %row_5_n_t3_1_x, %row_5_n_t3_1_y, %row_5_n_t3_1_z = firrtl.instance row_5_n_t3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x3_1_clock, %row_5_n_x3_1_reset, %row_5_n_x3_1_x, %row_5_n_x3_1_y, %row_5_n_x3_1_z = firrtl.instance row_5_n_x3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x3_1_clock, %row_5_d_x3_1_reset, %row_5_d_x3_1_x, %row_5_d_x3_1_y, %row_5_d_x3_1_z = firrtl.instance row_5_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x1_2_clock, %row_5_n_x1_2_reset, %row_5_n_x1_2_x, %row_5_n_x1_2_y, %row_5_n_x1_2_z = firrtl.instance row_5_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x1_2_clock, %row_5_d_x1_2_reset, %row_5_d_x1_2_x, %row_5_d_x1_2_y, %row_5_d_x1_2_z = firrtl.instance row_5_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x4_2_clock, %row_5_n_x4_2_reset, %row_5_n_x4_2_x, %row_5_n_x4_2_y, %row_5_n_x4_2_z = firrtl.instance row_5_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x4_2_clock, %row_5_d_x4_2_reset, %row_5_d_x4_2_x, %row_5_d_x4_2_y, %row_5_d_x4_2_z = firrtl.instance row_5_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x6_2_clock, %row_5_n_x6_2_reset, %row_5_n_x6_2_x, %row_5_n_x6_2_y, %row_5_n_x6_2_z = firrtl.instance row_5_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x6_2_clock, %row_5_d_x6_2_reset, %row_5_d_x6_2_x, %row_5_d_x6_2_y, %row_5_d_x6_2_z = firrtl.instance row_5_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x5_2_clock, %row_5_n_x5_2_reset, %row_5_n_x5_2_x, %row_5_n_x5_2_y, %row_5_n_x5_2_z = firrtl.instance row_5_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x5_2_clock, %row_5_d_x5_2_reset, %row_5_d_x5_2_x, %row_5_d_x5_2_y, %row_5_d_x5_2_z = firrtl.instance row_5_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x7_2_clock, %row_5_n_x7_2_reset, %row_5_n_x7_2_x, %row_5_n_x7_2_y, %row_5_n_x7_2_z = firrtl.instance row_5_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x7_2_clock, %row_5_d_x7_2_reset, %row_5_d_x7_2_x, %row_5_d_x7_2_y, %row_5_d_x7_2_z = firrtl.instance row_5_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x8_4_clock, %row_5_n_x8_4_reset, %row_5_n_x8_4_x, %row_5_n_x8_4_y, %row_5_n_x8_4_z = firrtl.instance row_5_n_x8_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x8_4_clock, %row_5_d_x8_4_reset, %row_5_d_x8_4_x, %row_5_d_x8_4_y, %row_5_d_x8_4_z = firrtl.instance row_5_d_x8_4 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x3_2_clock, %row_5_n_x3_2_reset, %row_5_n_x3_2_x, %row_5_n_x3_2_y, %row_5_n_x3_2_z = firrtl.instance row_5_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x3_2_clock, %row_5_d_x3_2_reset, %row_5_d_x3_2_x, %row_5_d_x3_2_y, %row_5_d_x3_2_z = firrtl.instance row_5_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x0_2_clock, %row_5_n_x0_2_reset, %row_5_n_x0_2_x, %row_5_n_x0_2_y, %row_5_n_x0_2_z = firrtl.instance row_5_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x0_2_clock, %row_5_d_x0_2_reset, %row_5_d_x0_2_x, %row_5_d_x0_2_y, %row_5_d_x0_2_z = firrtl.instance row_5_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_u2_2_clock, %row_5_n_u2_2_reset, %row_5_n_u2_2_x, %row_5_n_u2_2_y, %row_5_n_u2_2_z = firrtl.instance row_5_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_v2_2_clock, %row_5_n_v2_2_reset, %row_5_n_v2_2_x, %row_5_n_v2_2_y, %row_5_n_v2_2_z = firrtl.instance row_5_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_w2_2_clock, %row_5_n_w2_2_reset, %row_5_n_w2_2_x, %row_5_n_w2_2_y, %row_5_n_w2_2_z = firrtl.instance row_5_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x2_2_clock, %row_5_n_x2_2_reset, %row_5_n_x2_2_x, %row_5_n_x2_2_z = firrtl.instance row_5_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x2_2_clock, %row_5_d_x2_2_reset, %row_5_d_x2_2_x, %row_5_d_x2_2_y, %row_5_d_x2_2_z = firrtl.instance row_5_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_u4_3_clock, %row_5_n_u4_3_reset, %row_5_n_u4_3_x, %row_5_n_u4_3_y, %row_5_n_u4_3_z = firrtl.instance row_5_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_v4_3_clock, %row_5_n_v4_3_reset, %row_5_n_v4_3_x, %row_5_n_v4_3_y, %row_5_n_v4_3_z = firrtl.instance row_5_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_w4_3_clock, %row_5_n_w4_3_reset, %row_5_n_w4_3_x, %row_5_n_w4_3_y, %row_5_n_w4_3_z = firrtl.instance row_5_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_x4_3_clock, %row_5_n_x4_3_reset, %row_5_n_x4_3_x, %row_5_n_x4_3_z = firrtl.instance row_5_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_d_x4_3_clock, %row_5_d_x4_3_reset, %row_5_d_x4_3_x, %row_5_d_x4_3_y, %row_5_d_x4_3_z = firrtl.instance row_5_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_tmp_0_clock, %row_5_n_tmp_0_reset, %row_5_n_tmp_0_x, %row_5_n_tmp_0_y, %row_5_n_tmp_0_z = firrtl.instance row_5_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_shr_0_clock, %row_5_n_shr_0_reset, %row_5_n_shr_0_x, %row_5_n_shr_0_z = firrtl.instance row_5_n_shr_0 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_tmp_1_clock, %row_5_n_tmp_1_reset, %row_5_n_tmp_1_x, %row_5_n_tmp_1_y, %row_5_n_tmp_1_z = firrtl.instance row_5_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_shr_1_clock, %row_5_n_shr_1_reset, %row_5_n_shr_1_x, %row_5_n_shr_1_z = firrtl.instance row_5_n_shr_1 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_tmp_2_clock, %row_5_n_tmp_2_reset, %row_5_n_tmp_2_x, %row_5_n_tmp_2_y, %row_5_n_tmp_2_z = firrtl.instance row_5_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_shr_2_clock, %row_5_n_shr_2_reset, %row_5_n_shr_2_x, %row_5_n_shr_2_z = firrtl.instance row_5_n_shr_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_tmp_3_clock, %row_5_n_tmp_3_reset, %row_5_n_tmp_3_x, %row_5_n_tmp_3_y, %row_5_n_tmp_3_z = firrtl.instance row_5_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_shr_3_clock, %row_5_n_shr_3_reset, %row_5_n_shr_3_x, %row_5_n_shr_3_z = firrtl.instance row_5_n_shr_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_tmp_4_clock, %row_5_n_tmp_4_reset, %row_5_n_tmp_4_x, %row_5_n_tmp_4_y, %row_5_n_tmp_4_z = firrtl.instance row_5_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_shr_4_clock, %row_5_n_shr_4_reset, %row_5_n_shr_4_x, %row_5_n_shr_4_z = firrtl.instance row_5_n_shr_4 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_tmp_5_clock, %row_5_n_tmp_5_reset, %row_5_n_tmp_5_x, %row_5_n_tmp_5_y, %row_5_n_tmp_5_z = firrtl.instance row_5_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_shr_5_clock, %row_5_n_shr_5_reset, %row_5_n_shr_5_x, %row_5_n_shr_5_z = firrtl.instance row_5_n_shr_5 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_tmp_6_clock, %row_5_n_tmp_6_reset, %row_5_n_tmp_6_x, %row_5_n_tmp_6_y, %row_5_n_tmp_6_z = firrtl.instance row_5_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_shr_6_clock, %row_5_n_shr_6_reset, %row_5_n_shr_6_x, %row_5_n_shr_6_z = firrtl.instance row_5_n_shr_6 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_tmp_7_clock, %row_5_n_tmp_7_reset, %row_5_n_tmp_7_x, %row_5_n_tmp_7_y, %row_5_n_tmp_7_z = firrtl.instance row_5_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_5_n_shr_7_clock, %row_5_n_shr_7_reset, %row_5_n_shr_7_x, %row_5_n_shr_7_z = firrtl.instance row_5_n_shr_7 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_c128_0_clock, %row_6_n_c128_0_reset, %row_6_n_c128_0_value = firrtl.instance row_6_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_c128_1_clock, %row_6_n_c128_1_reset, %row_6_n_c128_1_value = firrtl.instance row_6_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_c128_2_clock, %row_6_n_c128_2_reset, %row_6_n_c128_2_value = firrtl.instance row_6_n_c128_2 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_c181_0_clock, %row_6_n_c181_0_reset, %row_6_n_c181_0_value = firrtl.instance row_6_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_c181_1_clock, %row_6_n_c181_1_reset, %row_6_n_c181_1_value = firrtl.instance row_6_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_w7_clock, %row_6_n_w7_reset, %row_6_n_w7_value = firrtl.instance row_6_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_w1_sub_w7_clock, %row_6_n_w1_sub_w7_reset, %row_6_n_w1_sub_w7_value = firrtl.instance row_6_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_w1_add_w7_clock, %row_6_n_w1_add_w7_reset, %row_6_n_w1_add_w7_value = firrtl.instance row_6_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_w3_clock, %row_6_n_w3_reset, %row_6_n_w3_value = firrtl.instance row_6_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_w3_sub_w5_clock, %row_6_n_w3_sub_w5_reset, %row_6_n_w3_sub_w5_value = firrtl.instance row_6_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_w3_add_w5_clock, %row_6_n_w3_add_w5_reset, %row_6_n_w3_add_w5_value = firrtl.instance row_6_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_w6_clock, %row_6_n_w6_reset, %row_6_n_w6_value = firrtl.instance row_6_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_w2_sub_w6_clock, %row_6_n_w2_sub_w6_reset, %row_6_n_w2_sub_w6_value = firrtl.instance row_6_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_w2_add_w6_clock, %row_6_n_w2_add_w6_reset, %row_6_n_w2_add_w6_value = firrtl.instance row_6_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_6_n_x1_0_clock, %row_6_n_x1_0_reset, %row_6_n_x1_0_x, %row_6_n_x1_0_z = firrtl.instance row_6_n_x1_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_t0_0_clock, %row_6_n_t0_0_reset, %row_6_n_t0_0_x, %row_6_n_t0_0_z = firrtl.instance row_6_n_t0_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x0_0_clock, %row_6_n_x0_0_reset, %row_6_n_x0_0_x, %row_6_n_x0_0_y, %row_6_n_x0_0_z = firrtl.instance row_6_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x0_0_clock, %row_6_d_x0_0_reset, %row_6_d_x0_0_x, %row_6_d_x0_0_y, %row_6_d_x0_0_z = firrtl.instance row_6_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x1_0_clock, %row_6_d_x1_0_reset, %row_6_d_x1_0_x, %row_6_d_x1_0_y, %row_6_d_x1_0_z = firrtl.instance row_6_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x2_0_clock, %row_6_d_x2_0_reset, %row_6_d_x2_0_x, %row_6_d_x2_0_y, %row_6_d_x2_0_z = firrtl.instance row_6_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x3_0_clock, %row_6_d_x3_0_reset, %row_6_d_x3_0_x, %row_6_d_x3_0_y, %row_6_d_x3_0_z = firrtl.instance row_6_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x4_0_clock, %row_6_d_x4_0_reset, %row_6_d_x4_0_x, %row_6_d_x4_0_y, %row_6_d_x4_0_z = firrtl.instance row_6_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x5_0_clock, %row_6_d_x5_0_reset, %row_6_d_x5_0_x, %row_6_d_x5_0_y, %row_6_d_x5_0_z = firrtl.instance row_6_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x6_0_clock, %row_6_d_x6_0_reset, %row_6_d_x6_0_x, %row_6_d_x6_0_y, %row_6_d_x6_0_z = firrtl.instance row_6_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x7_0_clock, %row_6_d_x7_0_reset, %row_6_d_x7_0_x, %row_6_d_x7_0_y, %row_6_d_x7_0_z = firrtl.instance row_6_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_t8_1_clock, %row_6_n_t8_1_reset, %row_6_n_t8_1_x, %row_6_n_t8_1_y, %row_6_n_t8_1_z = firrtl.instance row_6_n_t8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x8_1_clock, %row_6_n_x8_1_reset, %row_6_n_x8_1_x, %row_6_n_x8_1_y, %row_6_n_x8_1_z = firrtl.instance row_6_n_x8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x8_1_clock, %row_6_d_x8_1_reset, %row_6_d_x8_1_x, %row_6_d_x8_1_y, %row_6_d_x8_1_z = firrtl.instance row_6_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_t4_1_clock, %row_6_n_t4_1_reset, %row_6_n_t4_1_x, %row_6_n_t4_1_y, %row_6_n_t4_1_z = firrtl.instance row_6_n_t4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x4_1_clock, %row_6_n_x4_1_reset, %row_6_n_x4_1_x, %row_6_n_x4_1_y, %row_6_n_x4_1_z = firrtl.instance row_6_n_x4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x4_1_clock, %row_6_d_x4_1_reset, %row_6_d_x4_1_x, %row_6_d_x4_1_y, %row_6_d_x4_1_z = firrtl.instance row_6_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_t5_1_clock, %row_6_n_t5_1_reset, %row_6_n_t5_1_x, %row_6_n_t5_1_y, %row_6_n_t5_1_z = firrtl.instance row_6_n_t5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x5_1_clock, %row_6_n_x5_1_reset, %row_6_n_x5_1_x, %row_6_n_x5_1_y, %row_6_n_x5_1_z = firrtl.instance row_6_n_x5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x5_1_clock, %row_6_d_x5_1_reset, %row_6_d_x5_1_x, %row_6_d_x5_1_y, %row_6_d_x5_1_z = firrtl.instance row_6_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_t8_2_clock, %row_6_n_t8_2_reset, %row_6_n_t8_2_x, %row_6_n_t8_2_y, %row_6_n_t8_2_z = firrtl.instance row_6_n_t8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x8_2_clock, %row_6_n_x8_2_reset, %row_6_n_x8_2_x, %row_6_n_x8_2_y, %row_6_n_x8_2_z = firrtl.instance row_6_n_x8_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x8_2_clock, %row_6_d_x8_2_reset, %row_6_d_x8_2_x, %row_6_d_x8_2_y, %row_6_d_x8_2_z = firrtl.instance row_6_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_t6_1_clock, %row_6_n_t6_1_reset, %row_6_n_t6_1_x, %row_6_n_t6_1_y, %row_6_n_t6_1_z = firrtl.instance row_6_n_t6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x6_1_clock, %row_6_n_x6_1_reset, %row_6_n_x6_1_x, %row_6_n_x6_1_y, %row_6_n_x6_1_z = firrtl.instance row_6_n_x6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x6_1_clock, %row_6_d_x6_1_reset, %row_6_d_x6_1_x, %row_6_d_x6_1_y, %row_6_d_x6_1_z = firrtl.instance row_6_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_t7_1_clock, %row_6_n_t7_1_reset, %row_6_n_t7_1_x, %row_6_n_t7_1_y, %row_6_n_t7_1_z = firrtl.instance row_6_n_t7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x7_1_clock, %row_6_n_x7_1_reset, %row_6_n_x7_1_x, %row_6_n_x7_1_y, %row_6_n_x7_1_z = firrtl.instance row_6_n_x7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x7_1_clock, %row_6_d_x7_1_reset, %row_6_d_x7_1_x, %row_6_d_x7_1_y, %row_6_d_x7_1_z = firrtl.instance row_6_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x8_3_clock, %row_6_n_x8_3_reset, %row_6_n_x8_3_x, %row_6_n_x8_3_y, %row_6_n_x8_3_z = firrtl.instance row_6_n_x8_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x8_3_clock, %row_6_d_x8_3_reset, %row_6_d_x8_3_x, %row_6_d_x8_3_y, %row_6_d_x8_3_z = firrtl.instance row_6_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x0_1_clock, %row_6_n_x0_1_reset, %row_6_n_x0_1_x, %row_6_n_x0_1_y, %row_6_n_x0_1_z = firrtl.instance row_6_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x0_1_clock, %row_6_d_x0_1_reset, %row_6_d_x0_1_x, %row_6_d_x0_1_y, %row_6_d_x0_1_z = firrtl.instance row_6_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_t1_1_clock, %row_6_n_t1_1_reset, %row_6_n_t1_1_x, %row_6_n_t1_1_y, %row_6_n_t1_1_z = firrtl.instance row_6_n_t1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x1_1_clock, %row_6_n_x1_1_reset, %row_6_n_x1_1_x, %row_6_n_x1_1_y, %row_6_n_x1_1_z = firrtl.instance row_6_n_x1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x1_1_clock, %row_6_d_x1_1_reset, %row_6_d_x1_1_x, %row_6_d_x1_1_y, %row_6_d_x1_1_z = firrtl.instance row_6_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_t2_1_clock, %row_6_n_t2_1_reset, %row_6_n_t2_1_x, %row_6_n_t2_1_y, %row_6_n_t2_1_z = firrtl.instance row_6_n_t2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x2_1_clock, %row_6_n_x2_1_reset, %row_6_n_x2_1_x, %row_6_n_x2_1_y, %row_6_n_x2_1_z = firrtl.instance row_6_n_x2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x2_1_clock, %row_6_d_x2_1_reset, %row_6_d_x2_1_x, %row_6_d_x2_1_y, %row_6_d_x2_1_z = firrtl.instance row_6_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_t3_1_clock, %row_6_n_t3_1_reset, %row_6_n_t3_1_x, %row_6_n_t3_1_y, %row_6_n_t3_1_z = firrtl.instance row_6_n_t3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x3_1_clock, %row_6_n_x3_1_reset, %row_6_n_x3_1_x, %row_6_n_x3_1_y, %row_6_n_x3_1_z = firrtl.instance row_6_n_x3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x3_1_clock, %row_6_d_x3_1_reset, %row_6_d_x3_1_x, %row_6_d_x3_1_y, %row_6_d_x3_1_z = firrtl.instance row_6_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x1_2_clock, %row_6_n_x1_2_reset, %row_6_n_x1_2_x, %row_6_n_x1_2_y, %row_6_n_x1_2_z = firrtl.instance row_6_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x1_2_clock, %row_6_d_x1_2_reset, %row_6_d_x1_2_x, %row_6_d_x1_2_y, %row_6_d_x1_2_z = firrtl.instance row_6_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x4_2_clock, %row_6_n_x4_2_reset, %row_6_n_x4_2_x, %row_6_n_x4_2_y, %row_6_n_x4_2_z = firrtl.instance row_6_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x4_2_clock, %row_6_d_x4_2_reset, %row_6_d_x4_2_x, %row_6_d_x4_2_y, %row_6_d_x4_2_z = firrtl.instance row_6_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x6_2_clock, %row_6_n_x6_2_reset, %row_6_n_x6_2_x, %row_6_n_x6_2_y, %row_6_n_x6_2_z = firrtl.instance row_6_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x6_2_clock, %row_6_d_x6_2_reset, %row_6_d_x6_2_x, %row_6_d_x6_2_y, %row_6_d_x6_2_z = firrtl.instance row_6_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x5_2_clock, %row_6_n_x5_2_reset, %row_6_n_x5_2_x, %row_6_n_x5_2_y, %row_6_n_x5_2_z = firrtl.instance row_6_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x5_2_clock, %row_6_d_x5_2_reset, %row_6_d_x5_2_x, %row_6_d_x5_2_y, %row_6_d_x5_2_z = firrtl.instance row_6_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x7_2_clock, %row_6_n_x7_2_reset, %row_6_n_x7_2_x, %row_6_n_x7_2_y, %row_6_n_x7_2_z = firrtl.instance row_6_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x7_2_clock, %row_6_d_x7_2_reset, %row_6_d_x7_2_x, %row_6_d_x7_2_y, %row_6_d_x7_2_z = firrtl.instance row_6_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x8_4_clock, %row_6_n_x8_4_reset, %row_6_n_x8_4_x, %row_6_n_x8_4_y, %row_6_n_x8_4_z = firrtl.instance row_6_n_x8_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x8_4_clock, %row_6_d_x8_4_reset, %row_6_d_x8_4_x, %row_6_d_x8_4_y, %row_6_d_x8_4_z = firrtl.instance row_6_d_x8_4 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x3_2_clock, %row_6_n_x3_2_reset, %row_6_n_x3_2_x, %row_6_n_x3_2_y, %row_6_n_x3_2_z = firrtl.instance row_6_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x3_2_clock, %row_6_d_x3_2_reset, %row_6_d_x3_2_x, %row_6_d_x3_2_y, %row_6_d_x3_2_z = firrtl.instance row_6_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x0_2_clock, %row_6_n_x0_2_reset, %row_6_n_x0_2_x, %row_6_n_x0_2_y, %row_6_n_x0_2_z = firrtl.instance row_6_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x0_2_clock, %row_6_d_x0_2_reset, %row_6_d_x0_2_x, %row_6_d_x0_2_y, %row_6_d_x0_2_z = firrtl.instance row_6_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_u2_2_clock, %row_6_n_u2_2_reset, %row_6_n_u2_2_x, %row_6_n_u2_2_y, %row_6_n_u2_2_z = firrtl.instance row_6_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_v2_2_clock, %row_6_n_v2_2_reset, %row_6_n_v2_2_x, %row_6_n_v2_2_y, %row_6_n_v2_2_z = firrtl.instance row_6_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_w2_2_clock, %row_6_n_w2_2_reset, %row_6_n_w2_2_x, %row_6_n_w2_2_y, %row_6_n_w2_2_z = firrtl.instance row_6_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x2_2_clock, %row_6_n_x2_2_reset, %row_6_n_x2_2_x, %row_6_n_x2_2_z = firrtl.instance row_6_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x2_2_clock, %row_6_d_x2_2_reset, %row_6_d_x2_2_x, %row_6_d_x2_2_y, %row_6_d_x2_2_z = firrtl.instance row_6_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_u4_3_clock, %row_6_n_u4_3_reset, %row_6_n_u4_3_x, %row_6_n_u4_3_y, %row_6_n_u4_3_z = firrtl.instance row_6_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_v4_3_clock, %row_6_n_v4_3_reset, %row_6_n_v4_3_x, %row_6_n_v4_3_y, %row_6_n_v4_3_z = firrtl.instance row_6_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_w4_3_clock, %row_6_n_w4_3_reset, %row_6_n_w4_3_x, %row_6_n_w4_3_y, %row_6_n_w4_3_z = firrtl.instance row_6_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_x4_3_clock, %row_6_n_x4_3_reset, %row_6_n_x4_3_x, %row_6_n_x4_3_z = firrtl.instance row_6_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_d_x4_3_clock, %row_6_d_x4_3_reset, %row_6_d_x4_3_x, %row_6_d_x4_3_y, %row_6_d_x4_3_z = firrtl.instance row_6_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_tmp_0_clock, %row_6_n_tmp_0_reset, %row_6_n_tmp_0_x, %row_6_n_tmp_0_y, %row_6_n_tmp_0_z = firrtl.instance row_6_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_shr_0_clock, %row_6_n_shr_0_reset, %row_6_n_shr_0_x, %row_6_n_shr_0_z = firrtl.instance row_6_n_shr_0 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_tmp_1_clock, %row_6_n_tmp_1_reset, %row_6_n_tmp_1_x, %row_6_n_tmp_1_y, %row_6_n_tmp_1_z = firrtl.instance row_6_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_shr_1_clock, %row_6_n_shr_1_reset, %row_6_n_shr_1_x, %row_6_n_shr_1_z = firrtl.instance row_6_n_shr_1 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_tmp_2_clock, %row_6_n_tmp_2_reset, %row_6_n_tmp_2_x, %row_6_n_tmp_2_y, %row_6_n_tmp_2_z = firrtl.instance row_6_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_shr_2_clock, %row_6_n_shr_2_reset, %row_6_n_shr_2_x, %row_6_n_shr_2_z = firrtl.instance row_6_n_shr_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_tmp_3_clock, %row_6_n_tmp_3_reset, %row_6_n_tmp_3_x, %row_6_n_tmp_3_y, %row_6_n_tmp_3_z = firrtl.instance row_6_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_shr_3_clock, %row_6_n_shr_3_reset, %row_6_n_shr_3_x, %row_6_n_shr_3_z = firrtl.instance row_6_n_shr_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_tmp_4_clock, %row_6_n_tmp_4_reset, %row_6_n_tmp_4_x, %row_6_n_tmp_4_y, %row_6_n_tmp_4_z = firrtl.instance row_6_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_shr_4_clock, %row_6_n_shr_4_reset, %row_6_n_shr_4_x, %row_6_n_shr_4_z = firrtl.instance row_6_n_shr_4 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_tmp_5_clock, %row_6_n_tmp_5_reset, %row_6_n_tmp_5_x, %row_6_n_tmp_5_y, %row_6_n_tmp_5_z = firrtl.instance row_6_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_shr_5_clock, %row_6_n_shr_5_reset, %row_6_n_shr_5_x, %row_6_n_shr_5_z = firrtl.instance row_6_n_shr_5 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_tmp_6_clock, %row_6_n_tmp_6_reset, %row_6_n_tmp_6_x, %row_6_n_tmp_6_y, %row_6_n_tmp_6_z = firrtl.instance row_6_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_shr_6_clock, %row_6_n_shr_6_reset, %row_6_n_shr_6_x, %row_6_n_shr_6_z = firrtl.instance row_6_n_shr_6 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_tmp_7_clock, %row_6_n_tmp_7_reset, %row_6_n_tmp_7_x, %row_6_n_tmp_7_y, %row_6_n_tmp_7_z = firrtl.instance row_6_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_6_n_shr_7_clock, %row_6_n_shr_7_reset, %row_6_n_shr_7_x, %row_6_n_shr_7_z = firrtl.instance row_6_n_shr_7 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_c128_0_clock, %row_7_n_c128_0_reset, %row_7_n_c128_0_value = firrtl.instance row_7_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_c128_1_clock, %row_7_n_c128_1_reset, %row_7_n_c128_1_value = firrtl.instance row_7_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_c128_2_clock, %row_7_n_c128_2_reset, %row_7_n_c128_2_value = firrtl.instance row_7_n_c128_2 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_c181_0_clock, %row_7_n_c181_0_reset, %row_7_n_c181_0_value = firrtl.instance row_7_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_c181_1_clock, %row_7_n_c181_1_reset, %row_7_n_c181_1_value = firrtl.instance row_7_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_w7_clock, %row_7_n_w7_reset, %row_7_n_w7_value = firrtl.instance row_7_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_w1_sub_w7_clock, %row_7_n_w1_sub_w7_reset, %row_7_n_w1_sub_w7_value = firrtl.instance row_7_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_w1_add_w7_clock, %row_7_n_w1_add_w7_reset, %row_7_n_w1_add_w7_value = firrtl.instance row_7_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_w3_clock, %row_7_n_w3_reset, %row_7_n_w3_value = firrtl.instance row_7_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_w3_sub_w5_clock, %row_7_n_w3_sub_w5_reset, %row_7_n_w3_sub_w5_value = firrtl.instance row_7_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_w3_add_w5_clock, %row_7_n_w3_add_w5_reset, %row_7_n_w3_add_w5_value = firrtl.instance row_7_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_w6_clock, %row_7_n_w6_reset, %row_7_n_w6_value = firrtl.instance row_7_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_w2_sub_w6_clock, %row_7_n_w2_sub_w6_reset, %row_7_n_w2_sub_w6_value = firrtl.instance row_7_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_w2_add_w6_clock, %row_7_n_w2_add_w6_reset, %row_7_n_w2_add_w6_value = firrtl.instance row_7_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %row_7_n_x1_0_clock, %row_7_n_x1_0_reset, %row_7_n_x1_0_x, %row_7_n_x1_0_z = firrtl.instance row_7_n_x1_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_t0_0_clock, %row_7_n_t0_0_reset, %row_7_n_t0_0_x, %row_7_n_t0_0_z = firrtl.instance row_7_n_t0_0 @SHL_11(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x0_0_clock, %row_7_n_x0_0_reset, %row_7_n_x0_0_x, %row_7_n_x0_0_y, %row_7_n_x0_0_z = firrtl.instance row_7_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x0_0_clock, %row_7_d_x0_0_reset, %row_7_d_x0_0_x, %row_7_d_x0_0_y, %row_7_d_x0_0_z = firrtl.instance row_7_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x1_0_clock, %row_7_d_x1_0_reset, %row_7_d_x1_0_x, %row_7_d_x1_0_y, %row_7_d_x1_0_z = firrtl.instance row_7_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x2_0_clock, %row_7_d_x2_0_reset, %row_7_d_x2_0_x, %row_7_d_x2_0_y, %row_7_d_x2_0_z = firrtl.instance row_7_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x3_0_clock, %row_7_d_x3_0_reset, %row_7_d_x3_0_x, %row_7_d_x3_0_y, %row_7_d_x3_0_z = firrtl.instance row_7_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x4_0_clock, %row_7_d_x4_0_reset, %row_7_d_x4_0_x, %row_7_d_x4_0_y, %row_7_d_x4_0_z = firrtl.instance row_7_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x5_0_clock, %row_7_d_x5_0_reset, %row_7_d_x5_0_x, %row_7_d_x5_0_y, %row_7_d_x5_0_z = firrtl.instance row_7_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x6_0_clock, %row_7_d_x6_0_reset, %row_7_d_x6_0_x, %row_7_d_x6_0_y, %row_7_d_x6_0_z = firrtl.instance row_7_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x7_0_clock, %row_7_d_x7_0_reset, %row_7_d_x7_0_x, %row_7_d_x7_0_y, %row_7_d_x7_0_z = firrtl.instance row_7_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_t8_1_clock, %row_7_n_t8_1_reset, %row_7_n_t8_1_x, %row_7_n_t8_1_y, %row_7_n_t8_1_z = firrtl.instance row_7_n_t8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x8_1_clock, %row_7_n_x8_1_reset, %row_7_n_x8_1_x, %row_7_n_x8_1_y, %row_7_n_x8_1_z = firrtl.instance row_7_n_x8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x8_1_clock, %row_7_d_x8_1_reset, %row_7_d_x8_1_x, %row_7_d_x8_1_y, %row_7_d_x8_1_z = firrtl.instance row_7_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_t4_1_clock, %row_7_n_t4_1_reset, %row_7_n_t4_1_x, %row_7_n_t4_1_y, %row_7_n_t4_1_z = firrtl.instance row_7_n_t4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x4_1_clock, %row_7_n_x4_1_reset, %row_7_n_x4_1_x, %row_7_n_x4_1_y, %row_7_n_x4_1_z = firrtl.instance row_7_n_x4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x4_1_clock, %row_7_d_x4_1_reset, %row_7_d_x4_1_x, %row_7_d_x4_1_y, %row_7_d_x4_1_z = firrtl.instance row_7_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_t5_1_clock, %row_7_n_t5_1_reset, %row_7_n_t5_1_x, %row_7_n_t5_1_y, %row_7_n_t5_1_z = firrtl.instance row_7_n_t5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x5_1_clock, %row_7_n_x5_1_reset, %row_7_n_x5_1_x, %row_7_n_x5_1_y, %row_7_n_x5_1_z = firrtl.instance row_7_n_x5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x5_1_clock, %row_7_d_x5_1_reset, %row_7_d_x5_1_x, %row_7_d_x5_1_y, %row_7_d_x5_1_z = firrtl.instance row_7_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_t8_2_clock, %row_7_n_t8_2_reset, %row_7_n_t8_2_x, %row_7_n_t8_2_y, %row_7_n_t8_2_z = firrtl.instance row_7_n_t8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x8_2_clock, %row_7_n_x8_2_reset, %row_7_n_x8_2_x, %row_7_n_x8_2_y, %row_7_n_x8_2_z = firrtl.instance row_7_n_x8_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x8_2_clock, %row_7_d_x8_2_reset, %row_7_d_x8_2_x, %row_7_d_x8_2_y, %row_7_d_x8_2_z = firrtl.instance row_7_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_t6_1_clock, %row_7_n_t6_1_reset, %row_7_n_t6_1_x, %row_7_n_t6_1_y, %row_7_n_t6_1_z = firrtl.instance row_7_n_t6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x6_1_clock, %row_7_n_x6_1_reset, %row_7_n_x6_1_x, %row_7_n_x6_1_y, %row_7_n_x6_1_z = firrtl.instance row_7_n_x6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x6_1_clock, %row_7_d_x6_1_reset, %row_7_d_x6_1_x, %row_7_d_x6_1_y, %row_7_d_x6_1_z = firrtl.instance row_7_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_t7_1_clock, %row_7_n_t7_1_reset, %row_7_n_t7_1_x, %row_7_n_t7_1_y, %row_7_n_t7_1_z = firrtl.instance row_7_n_t7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x7_1_clock, %row_7_n_x7_1_reset, %row_7_n_x7_1_x, %row_7_n_x7_1_y, %row_7_n_x7_1_z = firrtl.instance row_7_n_x7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x7_1_clock, %row_7_d_x7_1_reset, %row_7_d_x7_1_x, %row_7_d_x7_1_y, %row_7_d_x7_1_z = firrtl.instance row_7_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x8_3_clock, %row_7_n_x8_3_reset, %row_7_n_x8_3_x, %row_7_n_x8_3_y, %row_7_n_x8_3_z = firrtl.instance row_7_n_x8_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x8_3_clock, %row_7_d_x8_3_reset, %row_7_d_x8_3_x, %row_7_d_x8_3_y, %row_7_d_x8_3_z = firrtl.instance row_7_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x0_1_clock, %row_7_n_x0_1_reset, %row_7_n_x0_1_x, %row_7_n_x0_1_y, %row_7_n_x0_1_z = firrtl.instance row_7_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x0_1_clock, %row_7_d_x0_1_reset, %row_7_d_x0_1_x, %row_7_d_x0_1_y, %row_7_d_x0_1_z = firrtl.instance row_7_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_t1_1_clock, %row_7_n_t1_1_reset, %row_7_n_t1_1_x, %row_7_n_t1_1_y, %row_7_n_t1_1_z = firrtl.instance row_7_n_t1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x1_1_clock, %row_7_n_x1_1_reset, %row_7_n_x1_1_x, %row_7_n_x1_1_y, %row_7_n_x1_1_z = firrtl.instance row_7_n_x1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x1_1_clock, %row_7_d_x1_1_reset, %row_7_d_x1_1_x, %row_7_d_x1_1_y, %row_7_d_x1_1_z = firrtl.instance row_7_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_t2_1_clock, %row_7_n_t2_1_reset, %row_7_n_t2_1_x, %row_7_n_t2_1_y, %row_7_n_t2_1_z = firrtl.instance row_7_n_t2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x2_1_clock, %row_7_n_x2_1_reset, %row_7_n_x2_1_x, %row_7_n_x2_1_y, %row_7_n_x2_1_z = firrtl.instance row_7_n_x2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x2_1_clock, %row_7_d_x2_1_reset, %row_7_d_x2_1_x, %row_7_d_x2_1_y, %row_7_d_x2_1_z = firrtl.instance row_7_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_t3_1_clock, %row_7_n_t3_1_reset, %row_7_n_t3_1_x, %row_7_n_t3_1_y, %row_7_n_t3_1_z = firrtl.instance row_7_n_t3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x3_1_clock, %row_7_n_x3_1_reset, %row_7_n_x3_1_x, %row_7_n_x3_1_y, %row_7_n_x3_1_z = firrtl.instance row_7_n_x3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x3_1_clock, %row_7_d_x3_1_reset, %row_7_d_x3_1_x, %row_7_d_x3_1_y, %row_7_d_x3_1_z = firrtl.instance row_7_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x1_2_clock, %row_7_n_x1_2_reset, %row_7_n_x1_2_x, %row_7_n_x1_2_y, %row_7_n_x1_2_z = firrtl.instance row_7_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x1_2_clock, %row_7_d_x1_2_reset, %row_7_d_x1_2_x, %row_7_d_x1_2_y, %row_7_d_x1_2_z = firrtl.instance row_7_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x4_2_clock, %row_7_n_x4_2_reset, %row_7_n_x4_2_x, %row_7_n_x4_2_y, %row_7_n_x4_2_z = firrtl.instance row_7_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x4_2_clock, %row_7_d_x4_2_reset, %row_7_d_x4_2_x, %row_7_d_x4_2_y, %row_7_d_x4_2_z = firrtl.instance row_7_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x6_2_clock, %row_7_n_x6_2_reset, %row_7_n_x6_2_x, %row_7_n_x6_2_y, %row_7_n_x6_2_z = firrtl.instance row_7_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x6_2_clock, %row_7_d_x6_2_reset, %row_7_d_x6_2_x, %row_7_d_x6_2_y, %row_7_d_x6_2_z = firrtl.instance row_7_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x5_2_clock, %row_7_n_x5_2_reset, %row_7_n_x5_2_x, %row_7_n_x5_2_y, %row_7_n_x5_2_z = firrtl.instance row_7_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x5_2_clock, %row_7_d_x5_2_reset, %row_7_d_x5_2_x, %row_7_d_x5_2_y, %row_7_d_x5_2_z = firrtl.instance row_7_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x7_2_clock, %row_7_n_x7_2_reset, %row_7_n_x7_2_x, %row_7_n_x7_2_y, %row_7_n_x7_2_z = firrtl.instance row_7_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x7_2_clock, %row_7_d_x7_2_reset, %row_7_d_x7_2_x, %row_7_d_x7_2_y, %row_7_d_x7_2_z = firrtl.instance row_7_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x8_4_clock, %row_7_n_x8_4_reset, %row_7_n_x8_4_x, %row_7_n_x8_4_y, %row_7_n_x8_4_z = firrtl.instance row_7_n_x8_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x8_4_clock, %row_7_d_x8_4_reset, %row_7_d_x8_4_x, %row_7_d_x8_4_y, %row_7_d_x8_4_z = firrtl.instance row_7_d_x8_4 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x3_2_clock, %row_7_n_x3_2_reset, %row_7_n_x3_2_x, %row_7_n_x3_2_y, %row_7_n_x3_2_z = firrtl.instance row_7_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x3_2_clock, %row_7_d_x3_2_reset, %row_7_d_x3_2_x, %row_7_d_x3_2_y, %row_7_d_x3_2_z = firrtl.instance row_7_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x0_2_clock, %row_7_n_x0_2_reset, %row_7_n_x0_2_x, %row_7_n_x0_2_y, %row_7_n_x0_2_z = firrtl.instance row_7_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x0_2_clock, %row_7_d_x0_2_reset, %row_7_d_x0_2_x, %row_7_d_x0_2_y, %row_7_d_x0_2_z = firrtl.instance row_7_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_u2_2_clock, %row_7_n_u2_2_reset, %row_7_n_u2_2_x, %row_7_n_u2_2_y, %row_7_n_u2_2_z = firrtl.instance row_7_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_v2_2_clock, %row_7_n_v2_2_reset, %row_7_n_v2_2_x, %row_7_n_v2_2_y, %row_7_n_v2_2_z = firrtl.instance row_7_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_w2_2_clock, %row_7_n_w2_2_reset, %row_7_n_w2_2_x, %row_7_n_w2_2_y, %row_7_n_w2_2_z = firrtl.instance row_7_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x2_2_clock, %row_7_n_x2_2_reset, %row_7_n_x2_2_x, %row_7_n_x2_2_z = firrtl.instance row_7_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x2_2_clock, %row_7_d_x2_2_reset, %row_7_d_x2_2_x, %row_7_d_x2_2_y, %row_7_d_x2_2_z = firrtl.instance row_7_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_u4_3_clock, %row_7_n_u4_3_reset, %row_7_n_u4_3_x, %row_7_n_u4_3_y, %row_7_n_u4_3_z = firrtl.instance row_7_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_v4_3_clock, %row_7_n_v4_3_reset, %row_7_n_v4_3_x, %row_7_n_v4_3_y, %row_7_n_v4_3_z = firrtl.instance row_7_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_w4_3_clock, %row_7_n_w4_3_reset, %row_7_n_w4_3_x, %row_7_n_w4_3_y, %row_7_n_w4_3_z = firrtl.instance row_7_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_x4_3_clock, %row_7_n_x4_3_reset, %row_7_n_x4_3_x, %row_7_n_x4_3_z = firrtl.instance row_7_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_d_x4_3_clock, %row_7_d_x4_3_reset, %row_7_d_x4_3_x, %row_7_d_x4_3_y, %row_7_d_x4_3_z = firrtl.instance row_7_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_tmp_0_clock, %row_7_n_tmp_0_reset, %row_7_n_tmp_0_x, %row_7_n_tmp_0_y, %row_7_n_tmp_0_z = firrtl.instance row_7_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_shr_0_clock, %row_7_n_shr_0_reset, %row_7_n_shr_0_x, %row_7_n_shr_0_z = firrtl.instance row_7_n_shr_0 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_tmp_1_clock, %row_7_n_tmp_1_reset, %row_7_n_tmp_1_x, %row_7_n_tmp_1_y, %row_7_n_tmp_1_z = firrtl.instance row_7_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_shr_1_clock, %row_7_n_shr_1_reset, %row_7_n_shr_1_x, %row_7_n_shr_1_z = firrtl.instance row_7_n_shr_1 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_tmp_2_clock, %row_7_n_tmp_2_reset, %row_7_n_tmp_2_x, %row_7_n_tmp_2_y, %row_7_n_tmp_2_z = firrtl.instance row_7_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_shr_2_clock, %row_7_n_shr_2_reset, %row_7_n_shr_2_x, %row_7_n_shr_2_z = firrtl.instance row_7_n_shr_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_tmp_3_clock, %row_7_n_tmp_3_reset, %row_7_n_tmp_3_x, %row_7_n_tmp_3_y, %row_7_n_tmp_3_z = firrtl.instance row_7_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_shr_3_clock, %row_7_n_shr_3_reset, %row_7_n_shr_3_x, %row_7_n_shr_3_z = firrtl.instance row_7_n_shr_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_tmp_4_clock, %row_7_n_tmp_4_reset, %row_7_n_tmp_4_x, %row_7_n_tmp_4_y, %row_7_n_tmp_4_z = firrtl.instance row_7_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_shr_4_clock, %row_7_n_shr_4_reset, %row_7_n_shr_4_x, %row_7_n_shr_4_z = firrtl.instance row_7_n_shr_4 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_tmp_5_clock, %row_7_n_tmp_5_reset, %row_7_n_tmp_5_x, %row_7_n_tmp_5_y, %row_7_n_tmp_5_z = firrtl.instance row_7_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_shr_5_clock, %row_7_n_shr_5_reset, %row_7_n_shr_5_x, %row_7_n_shr_5_z = firrtl.instance row_7_n_shr_5 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_tmp_6_clock, %row_7_n_tmp_6_reset, %row_7_n_tmp_6_x, %row_7_n_tmp_6_y, %row_7_n_tmp_6_z = firrtl.instance row_7_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_shr_6_clock, %row_7_n_shr_6_reset, %row_7_n_shr_6_x, %row_7_n_shr_6_z = firrtl.instance row_7_n_shr_6 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_tmp_7_clock, %row_7_n_tmp_7_reset, %row_7_n_tmp_7_x, %row_7_n_tmp_7_y, %row_7_n_tmp_7_z = firrtl.instance row_7_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %row_7_n_shr_7_clock, %row_7_n_shr_7_reset, %row_7_n_shr_7_x, %row_7_n_shr_7_z = firrtl.instance row_7_n_shr_7 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_c4_0_clock, %col_0_n_c4_0_reset, %col_0_n_c4_0_value = firrtl.instance col_0_n_c4_0 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_c4_1_clock, %col_0_n_c4_1_reset, %col_0_n_c4_1_value = firrtl.instance col_0_n_c4_1 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_c4_2_clock, %col_0_n_c4_2_reset, %col_0_n_c4_2_value = firrtl.instance col_0_n_c4_2 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_c128_0_clock, %col_0_n_c128_0_reset, %col_0_n_c128_0_value = firrtl.instance col_0_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_c128_1_clock, %col_0_n_c128_1_reset, %col_0_n_c128_1_value = firrtl.instance col_0_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_c181_0_clock, %col_0_n_c181_0_reset, %col_0_n_c181_0_value = firrtl.instance col_0_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_c181_1_clock, %col_0_n_c181_1_reset, %col_0_n_c181_1_value = firrtl.instance col_0_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_c8192_clock, %col_0_n_c8192_reset, %col_0_n_c8192_value = firrtl.instance col_0_n_c8192 @C8192(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_w7_clock, %col_0_n_w7_reset, %col_0_n_w7_value = firrtl.instance col_0_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_w1_sub_w7_clock, %col_0_n_w1_sub_w7_reset, %col_0_n_w1_sub_w7_value = firrtl.instance col_0_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_w1_add_w7_clock, %col_0_n_w1_add_w7_reset, %col_0_n_w1_add_w7_value = firrtl.instance col_0_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_w3_clock, %col_0_n_w3_reset, %col_0_n_w3_value = firrtl.instance col_0_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_w3_sub_w5_clock, %col_0_n_w3_sub_w5_reset, %col_0_n_w3_sub_w5_value = firrtl.instance col_0_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_w3_add_w5_clock, %col_0_n_w3_add_w5_reset, %col_0_n_w3_add_w5_value = firrtl.instance col_0_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_w6_clock, %col_0_n_w6_reset, %col_0_n_w6_value = firrtl.instance col_0_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_w2_sub_w6_clock, %col_0_n_w2_sub_w6_reset, %col_0_n_w2_sub_w6_value = firrtl.instance col_0_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_w2_add_w6_clock, %col_0_n_w2_add_w6_reset, %col_0_n_w2_add_w6_value = firrtl.instance col_0_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_0_n_x1_0_clock, %col_0_n_x1_0_reset, %col_0_n_x1_0_x, %col_0_n_x1_0_z = firrtl.instance col_0_n_x1_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_t0_0_clock, %col_0_n_t0_0_reset, %col_0_n_t0_0_x, %col_0_n_t0_0_z = firrtl.instance col_0_n_t0_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x0_0_clock, %col_0_n_x0_0_reset, %col_0_n_x0_0_x, %col_0_n_x0_0_y, %col_0_n_x0_0_z = firrtl.instance col_0_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x0_0_clock, %col_0_d_x0_0_reset, %col_0_d_x0_0_x, %col_0_d_x0_0_y, %col_0_d_x0_0_z = firrtl.instance col_0_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x1_0_clock, %col_0_d_x1_0_reset, %col_0_d_x1_0_x, %col_0_d_x1_0_y, %col_0_d_x1_0_z = firrtl.instance col_0_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x2_0_clock, %col_0_d_x2_0_reset, %col_0_d_x2_0_x, %col_0_d_x2_0_y, %col_0_d_x2_0_z = firrtl.instance col_0_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x3_0_clock, %col_0_d_x3_0_reset, %col_0_d_x3_0_x, %col_0_d_x3_0_y, %col_0_d_x3_0_z = firrtl.instance col_0_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x4_0_clock, %col_0_d_x4_0_reset, %col_0_d_x4_0_x, %col_0_d_x4_0_y, %col_0_d_x4_0_z = firrtl.instance col_0_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x5_0_clock, %col_0_d_x5_0_reset, %col_0_d_x5_0_x, %col_0_d_x5_0_y, %col_0_d_x5_0_z = firrtl.instance col_0_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x6_0_clock, %col_0_d_x6_0_reset, %col_0_d_x6_0_x, %col_0_d_x6_0_y, %col_0_d_x6_0_z = firrtl.instance col_0_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x7_0_clock, %col_0_d_x7_0_reset, %col_0_d_x7_0_x, %col_0_d_x7_0_y, %col_0_d_x7_0_z = firrtl.instance col_0_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_u8_0_clock, %col_0_n_u8_0_reset, %col_0_n_u8_0_x, %col_0_n_u8_0_y, %col_0_n_u8_0_z = firrtl.instance col_0_n_u8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_v8_0_clock, %col_0_n_v8_0_reset, %col_0_n_v8_0_x, %col_0_n_v8_0_y, %col_0_n_v8_0_z = firrtl.instance col_0_n_v8_0 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x8_0_clock, %col_0_n_x8_0_reset, %col_0_n_x8_0_x, %col_0_n_x8_0_y, %col_0_n_x8_0_z = firrtl.instance col_0_n_x8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x8_0_clock, %col_0_d_x8_0_reset, %col_0_d_x8_0_x, %col_0_d_x8_0_y, %col_0_d_x8_0_z = firrtl.instance col_0_d_x8_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_u4_1_clock, %col_0_n_u4_1_reset, %col_0_n_u4_1_x, %col_0_n_u4_1_y, %col_0_n_u4_1_z = firrtl.instance col_0_n_u4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_v4_1_clock, %col_0_n_v4_1_reset, %col_0_n_v4_1_x, %col_0_n_v4_1_y, %col_0_n_v4_1_z = firrtl.instance col_0_n_v4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x4_1_clock, %col_0_n_x4_1_reset, %col_0_n_x4_1_x, %col_0_n_x4_1_z = firrtl.instance col_0_n_x4_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x4_1_clock, %col_0_d_x4_1_reset, %col_0_d_x4_1_x, %col_0_d_x4_1_y, %col_0_d_x4_1_z = firrtl.instance col_0_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_u5_1_clock, %col_0_n_u5_1_reset, %col_0_n_u5_1_x, %col_0_n_u5_1_y, %col_0_n_u5_1_z = firrtl.instance col_0_n_u5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_v5_1_clock, %col_0_n_v5_1_reset, %col_0_n_v5_1_x, %col_0_n_v5_1_y, %col_0_n_v5_1_z = firrtl.instance col_0_n_v5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x5_1_clock, %col_0_n_x5_1_reset, %col_0_n_x5_1_x, %col_0_n_x5_1_z = firrtl.instance col_0_n_x5_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x5_1_clock, %col_0_d_x5_1_reset, %col_0_d_x5_1_x, %col_0_d_x5_1_y, %col_0_d_x5_1_z = firrtl.instance col_0_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_u8_1_clock, %col_0_n_u8_1_reset, %col_0_n_u8_1_x, %col_0_n_u8_1_y, %col_0_n_u8_1_z = firrtl.instance col_0_n_u8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_v8_1_clock, %col_0_n_v8_1_reset, %col_0_n_v8_1_x, %col_0_n_v8_1_y, %col_0_n_v8_1_z = firrtl.instance col_0_n_v8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x8_1_clock, %col_0_n_x8_1_reset, %col_0_n_x8_1_x, %col_0_n_x8_1_y, %col_0_n_x8_1_z = firrtl.instance col_0_n_x8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x8_1_clock, %col_0_d_x8_1_reset, %col_0_d_x8_1_x, %col_0_d_x8_1_y, %col_0_d_x8_1_z = firrtl.instance col_0_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_u6_1_clock, %col_0_n_u6_1_reset, %col_0_n_u6_1_x, %col_0_n_u6_1_y, %col_0_n_u6_1_z = firrtl.instance col_0_n_u6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_v6_1_clock, %col_0_n_v6_1_reset, %col_0_n_v6_1_x, %col_0_n_v6_1_y, %col_0_n_v6_1_z = firrtl.instance col_0_n_v6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x6_1_clock, %col_0_n_x6_1_reset, %col_0_n_x6_1_x, %col_0_n_x6_1_z = firrtl.instance col_0_n_x6_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x6_1_clock, %col_0_d_x6_1_reset, %col_0_d_x6_1_x, %col_0_d_x6_1_y, %col_0_d_x6_1_z = firrtl.instance col_0_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_u7_1_clock, %col_0_n_u7_1_reset, %col_0_n_u7_1_x, %col_0_n_u7_1_y, %col_0_n_u7_1_z = firrtl.instance col_0_n_u7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_v7_1_clock, %col_0_n_v7_1_reset, %col_0_n_v7_1_x, %col_0_n_v7_1_y, %col_0_n_v7_1_z = firrtl.instance col_0_n_v7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x7_1_clock, %col_0_n_x7_1_reset, %col_0_n_x7_1_x, %col_0_n_x7_1_z = firrtl.instance col_0_n_x7_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x7_1_clock, %col_0_d_x7_1_reset, %col_0_d_x7_1_x, %col_0_d_x7_1_y, %col_0_d_x7_1_z = firrtl.instance col_0_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x8_2_clock, %col_0_n_x8_2_reset, %col_0_n_x8_2_x, %col_0_n_x8_2_y, %col_0_n_x8_2_z = firrtl.instance col_0_n_x8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x8_2_clock, %col_0_d_x8_2_reset, %col_0_d_x8_2_x, %col_0_d_x8_2_y, %col_0_d_x8_2_z = firrtl.instance col_0_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x0_1_clock, %col_0_n_x0_1_reset, %col_0_n_x0_1_x, %col_0_n_x0_1_y, %col_0_n_x0_1_z = firrtl.instance col_0_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x0_1_clock, %col_0_d_x0_1_reset, %col_0_d_x0_1_x, %col_0_d_x0_1_y, %col_0_d_x0_1_z = firrtl.instance col_0_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_u1_1_clock, %col_0_n_u1_1_reset, %col_0_n_u1_1_x, %col_0_n_u1_1_y, %col_0_n_u1_1_z = firrtl.instance col_0_n_u1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_v1_1_clock, %col_0_n_v1_1_reset, %col_0_n_v1_1_x, %col_0_n_v1_1_y, %col_0_n_v1_1_z = firrtl.instance col_0_n_v1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x1_1_clock, %col_0_n_x1_1_reset, %col_0_n_x1_1_x, %col_0_n_x1_1_y, %col_0_n_x1_1_z = firrtl.instance col_0_n_x1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x1_1_clock, %col_0_d_x1_1_reset, %col_0_d_x1_1_x, %col_0_d_x1_1_y, %col_0_d_x1_1_z = firrtl.instance col_0_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_u2_1_clock, %col_0_n_u2_1_reset, %col_0_n_u2_1_x, %col_0_n_u2_1_y, %col_0_n_u2_1_z = firrtl.instance col_0_n_u2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_v2_1_clock, %col_0_n_v2_1_reset, %col_0_n_v2_1_x, %col_0_n_v2_1_y, %col_0_n_v2_1_z = firrtl.instance col_0_n_v2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x2_1_clock, %col_0_n_x2_1_reset, %col_0_n_x2_1_x, %col_0_n_x2_1_z = firrtl.instance col_0_n_x2_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x2_1_clock, %col_0_d_x2_1_reset, %col_0_d_x2_1_x, %col_0_d_x2_1_y, %col_0_d_x2_1_z = firrtl.instance col_0_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_u3_1_clock, %col_0_n_u3_1_reset, %col_0_n_u3_1_x, %col_0_n_u3_1_y, %col_0_n_u3_1_z = firrtl.instance col_0_n_u3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_v3_1_clock, %col_0_n_v3_1_reset, %col_0_n_v3_1_x, %col_0_n_v3_1_y, %col_0_n_v3_1_z = firrtl.instance col_0_n_v3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x3_1_clock, %col_0_n_x3_1_reset, %col_0_n_x3_1_x, %col_0_n_x3_1_z = firrtl.instance col_0_n_x3_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x3_1_clock, %col_0_d_x3_1_reset, %col_0_d_x3_1_x, %col_0_d_x3_1_y, %col_0_d_x3_1_z = firrtl.instance col_0_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x1_2_clock, %col_0_n_x1_2_reset, %col_0_n_x1_2_x, %col_0_n_x1_2_y, %col_0_n_x1_2_z = firrtl.instance col_0_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x1_2_clock, %col_0_d_x1_2_reset, %col_0_d_x1_2_x, %col_0_d_x1_2_y, %col_0_d_x1_2_z = firrtl.instance col_0_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x4_2_clock, %col_0_n_x4_2_reset, %col_0_n_x4_2_x, %col_0_n_x4_2_y, %col_0_n_x4_2_z = firrtl.instance col_0_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x4_2_clock, %col_0_d_x4_2_reset, %col_0_d_x4_2_x, %col_0_d_x4_2_y, %col_0_d_x4_2_z = firrtl.instance col_0_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x6_2_clock, %col_0_n_x6_2_reset, %col_0_n_x6_2_x, %col_0_n_x6_2_y, %col_0_n_x6_2_z = firrtl.instance col_0_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x6_2_clock, %col_0_d_x6_2_reset, %col_0_d_x6_2_x, %col_0_d_x6_2_y, %col_0_d_x6_2_z = firrtl.instance col_0_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x5_2_clock, %col_0_n_x5_2_reset, %col_0_n_x5_2_x, %col_0_n_x5_2_y, %col_0_n_x5_2_z = firrtl.instance col_0_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x5_2_clock, %col_0_d_x5_2_reset, %col_0_d_x5_2_x, %col_0_d_x5_2_y, %col_0_d_x5_2_z = firrtl.instance col_0_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x7_2_clock, %col_0_n_x7_2_reset, %col_0_n_x7_2_x, %col_0_n_x7_2_y, %col_0_n_x7_2_z = firrtl.instance col_0_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x7_2_clock, %col_0_d_x7_2_reset, %col_0_d_x7_2_x, %col_0_d_x7_2_y, %col_0_d_x7_2_z = firrtl.instance col_0_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x8_3_clock, %col_0_n_x8_3_reset, %col_0_n_x8_3_x, %col_0_n_x8_3_y, %col_0_n_x8_3_z = firrtl.instance col_0_n_x8_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x8_3_clock, %col_0_d_x8_3_reset, %col_0_d_x8_3_x, %col_0_d_x8_3_y, %col_0_d_x8_3_z = firrtl.instance col_0_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x3_2_clock, %col_0_n_x3_2_reset, %col_0_n_x3_2_x, %col_0_n_x3_2_y, %col_0_n_x3_2_z = firrtl.instance col_0_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x3_2_clock, %col_0_d_x3_2_reset, %col_0_d_x3_2_x, %col_0_d_x3_2_y, %col_0_d_x3_2_z = firrtl.instance col_0_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x0_2_clock, %col_0_n_x0_2_reset, %col_0_n_x0_2_x, %col_0_n_x0_2_y, %col_0_n_x0_2_z = firrtl.instance col_0_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x0_2_clock, %col_0_d_x0_2_reset, %col_0_d_x0_2_x, %col_0_d_x0_2_y, %col_0_d_x0_2_z = firrtl.instance col_0_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_u2_2_clock, %col_0_n_u2_2_reset, %col_0_n_u2_2_x, %col_0_n_u2_2_y, %col_0_n_u2_2_z = firrtl.instance col_0_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_v2_2_clock, %col_0_n_v2_2_reset, %col_0_n_v2_2_x, %col_0_n_v2_2_y, %col_0_n_v2_2_z = firrtl.instance col_0_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_w2_2_clock, %col_0_n_w2_2_reset, %col_0_n_w2_2_x, %col_0_n_w2_2_y, %col_0_n_w2_2_z = firrtl.instance col_0_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x2_2_clock, %col_0_n_x2_2_reset, %col_0_n_x2_2_x, %col_0_n_x2_2_z = firrtl.instance col_0_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x2_2_clock, %col_0_d_x2_2_reset, %col_0_d_x2_2_x, %col_0_d_x2_2_y, %col_0_d_x2_2_z = firrtl.instance col_0_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_u4_3_clock, %col_0_n_u4_3_reset, %col_0_n_u4_3_x, %col_0_n_u4_3_y, %col_0_n_u4_3_z = firrtl.instance col_0_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_v4_3_clock, %col_0_n_v4_3_reset, %col_0_n_v4_3_x, %col_0_n_v4_3_y, %col_0_n_v4_3_z = firrtl.instance col_0_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_w4_3_clock, %col_0_n_w4_3_reset, %col_0_n_w4_3_x, %col_0_n_w4_3_y, %col_0_n_w4_3_z = firrtl.instance col_0_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_x4_3_clock, %col_0_n_x4_3_reset, %col_0_n_x4_3_x, %col_0_n_x4_3_z = firrtl.instance col_0_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_d_x4_3_clock, %col_0_d_x4_3_reset, %col_0_d_x4_3_x, %col_0_d_x4_3_y, %col_0_d_x4_3_z = firrtl.instance col_0_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_tmp_0_clock, %col_0_n_tmp_0_reset, %col_0_n_tmp_0_x, %col_0_n_tmp_0_y, %col_0_n_tmp_0_z = firrtl.instance col_0_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_val_0_clock, %col_0_n_val_0_reset, %col_0_n_val_0_x, %col_0_n_val_0_z = firrtl.instance col_0_n_val_0 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_clp_0_clock, %col_0_n_clp_0_reset, %col_0_n_clp_0_x, %col_0_n_clp_0_z = firrtl.instance col_0_n_clp_0 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_tmp_1_clock, %col_0_n_tmp_1_reset, %col_0_n_tmp_1_x, %col_0_n_tmp_1_y, %col_0_n_tmp_1_z = firrtl.instance col_0_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_val_1_clock, %col_0_n_val_1_reset, %col_0_n_val_1_x, %col_0_n_val_1_z = firrtl.instance col_0_n_val_1 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_clp_1_clock, %col_0_n_clp_1_reset, %col_0_n_clp_1_x, %col_0_n_clp_1_z = firrtl.instance col_0_n_clp_1 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_tmp_2_clock, %col_0_n_tmp_2_reset, %col_0_n_tmp_2_x, %col_0_n_tmp_2_y, %col_0_n_tmp_2_z = firrtl.instance col_0_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_val_2_clock, %col_0_n_val_2_reset, %col_0_n_val_2_x, %col_0_n_val_2_z = firrtl.instance col_0_n_val_2 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_clp_2_clock, %col_0_n_clp_2_reset, %col_0_n_clp_2_x, %col_0_n_clp_2_z = firrtl.instance col_0_n_clp_2 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_tmp_3_clock, %col_0_n_tmp_3_reset, %col_0_n_tmp_3_x, %col_0_n_tmp_3_y, %col_0_n_tmp_3_z = firrtl.instance col_0_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_val_3_clock, %col_0_n_val_3_reset, %col_0_n_val_3_x, %col_0_n_val_3_z = firrtl.instance col_0_n_val_3 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_clp_3_clock, %col_0_n_clp_3_reset, %col_0_n_clp_3_x, %col_0_n_clp_3_z = firrtl.instance col_0_n_clp_3 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_tmp_4_clock, %col_0_n_tmp_4_reset, %col_0_n_tmp_4_x, %col_0_n_tmp_4_y, %col_0_n_tmp_4_z = firrtl.instance col_0_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_val_4_clock, %col_0_n_val_4_reset, %col_0_n_val_4_x, %col_0_n_val_4_z = firrtl.instance col_0_n_val_4 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_clp_4_clock, %col_0_n_clp_4_reset, %col_0_n_clp_4_x, %col_0_n_clp_4_z = firrtl.instance col_0_n_clp_4 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_tmp_5_clock, %col_0_n_tmp_5_reset, %col_0_n_tmp_5_x, %col_0_n_tmp_5_y, %col_0_n_tmp_5_z = firrtl.instance col_0_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_val_5_clock, %col_0_n_val_5_reset, %col_0_n_val_5_x, %col_0_n_val_5_z = firrtl.instance col_0_n_val_5 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_clp_5_clock, %col_0_n_clp_5_reset, %col_0_n_clp_5_x, %col_0_n_clp_5_z = firrtl.instance col_0_n_clp_5 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_tmp_6_clock, %col_0_n_tmp_6_reset, %col_0_n_tmp_6_x, %col_0_n_tmp_6_y, %col_0_n_tmp_6_z = firrtl.instance col_0_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_val_6_clock, %col_0_n_val_6_reset, %col_0_n_val_6_x, %col_0_n_val_6_z = firrtl.instance col_0_n_val_6 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_clp_6_clock, %col_0_n_clp_6_reset, %col_0_n_clp_6_x, %col_0_n_clp_6_z = firrtl.instance col_0_n_clp_6 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_tmp_7_clock, %col_0_n_tmp_7_reset, %col_0_n_tmp_7_x, %col_0_n_tmp_7_y, %col_0_n_tmp_7_z = firrtl.instance col_0_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_val_7_clock, %col_0_n_val_7_reset, %col_0_n_val_7_x, %col_0_n_val_7_z = firrtl.instance col_0_n_val_7 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_0_n_clp_7_clock, %col_0_n_clp_7_reset, %col_0_n_clp_7_x, %col_0_n_clp_7_z = firrtl.instance col_0_n_clp_7 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_c4_0_clock, %col_1_n_c4_0_reset, %col_1_n_c4_0_value = firrtl.instance col_1_n_c4_0 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_c4_1_clock, %col_1_n_c4_1_reset, %col_1_n_c4_1_value = firrtl.instance col_1_n_c4_1 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_c4_2_clock, %col_1_n_c4_2_reset, %col_1_n_c4_2_value = firrtl.instance col_1_n_c4_2 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_c128_0_clock, %col_1_n_c128_0_reset, %col_1_n_c128_0_value = firrtl.instance col_1_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_c128_1_clock, %col_1_n_c128_1_reset, %col_1_n_c128_1_value = firrtl.instance col_1_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_c181_0_clock, %col_1_n_c181_0_reset, %col_1_n_c181_0_value = firrtl.instance col_1_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_c181_1_clock, %col_1_n_c181_1_reset, %col_1_n_c181_1_value = firrtl.instance col_1_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_c8192_clock, %col_1_n_c8192_reset, %col_1_n_c8192_value = firrtl.instance col_1_n_c8192 @C8192(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_w7_clock, %col_1_n_w7_reset, %col_1_n_w7_value = firrtl.instance col_1_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_w1_sub_w7_clock, %col_1_n_w1_sub_w7_reset, %col_1_n_w1_sub_w7_value = firrtl.instance col_1_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_w1_add_w7_clock, %col_1_n_w1_add_w7_reset, %col_1_n_w1_add_w7_value = firrtl.instance col_1_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_w3_clock, %col_1_n_w3_reset, %col_1_n_w3_value = firrtl.instance col_1_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_w3_sub_w5_clock, %col_1_n_w3_sub_w5_reset, %col_1_n_w3_sub_w5_value = firrtl.instance col_1_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_w3_add_w5_clock, %col_1_n_w3_add_w5_reset, %col_1_n_w3_add_w5_value = firrtl.instance col_1_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_w6_clock, %col_1_n_w6_reset, %col_1_n_w6_value = firrtl.instance col_1_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_w2_sub_w6_clock, %col_1_n_w2_sub_w6_reset, %col_1_n_w2_sub_w6_value = firrtl.instance col_1_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_w2_add_w6_clock, %col_1_n_w2_add_w6_reset, %col_1_n_w2_add_w6_value = firrtl.instance col_1_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_1_n_x1_0_clock, %col_1_n_x1_0_reset, %col_1_n_x1_0_x, %col_1_n_x1_0_z = firrtl.instance col_1_n_x1_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_t0_0_clock, %col_1_n_t0_0_reset, %col_1_n_t0_0_x, %col_1_n_t0_0_z = firrtl.instance col_1_n_t0_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x0_0_clock, %col_1_n_x0_0_reset, %col_1_n_x0_0_x, %col_1_n_x0_0_y, %col_1_n_x0_0_z = firrtl.instance col_1_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x0_0_clock, %col_1_d_x0_0_reset, %col_1_d_x0_0_x, %col_1_d_x0_0_y, %col_1_d_x0_0_z = firrtl.instance col_1_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x1_0_clock, %col_1_d_x1_0_reset, %col_1_d_x1_0_x, %col_1_d_x1_0_y, %col_1_d_x1_0_z = firrtl.instance col_1_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x2_0_clock, %col_1_d_x2_0_reset, %col_1_d_x2_0_x, %col_1_d_x2_0_y, %col_1_d_x2_0_z = firrtl.instance col_1_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x3_0_clock, %col_1_d_x3_0_reset, %col_1_d_x3_0_x, %col_1_d_x3_0_y, %col_1_d_x3_0_z = firrtl.instance col_1_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x4_0_clock, %col_1_d_x4_0_reset, %col_1_d_x4_0_x, %col_1_d_x4_0_y, %col_1_d_x4_0_z = firrtl.instance col_1_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x5_0_clock, %col_1_d_x5_0_reset, %col_1_d_x5_0_x, %col_1_d_x5_0_y, %col_1_d_x5_0_z = firrtl.instance col_1_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x6_0_clock, %col_1_d_x6_0_reset, %col_1_d_x6_0_x, %col_1_d_x6_0_y, %col_1_d_x6_0_z = firrtl.instance col_1_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x7_0_clock, %col_1_d_x7_0_reset, %col_1_d_x7_0_x, %col_1_d_x7_0_y, %col_1_d_x7_0_z = firrtl.instance col_1_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_u8_0_clock, %col_1_n_u8_0_reset, %col_1_n_u8_0_x, %col_1_n_u8_0_y, %col_1_n_u8_0_z = firrtl.instance col_1_n_u8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_v8_0_clock, %col_1_n_v8_0_reset, %col_1_n_v8_0_x, %col_1_n_v8_0_y, %col_1_n_v8_0_z = firrtl.instance col_1_n_v8_0 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x8_0_clock, %col_1_n_x8_0_reset, %col_1_n_x8_0_x, %col_1_n_x8_0_y, %col_1_n_x8_0_z = firrtl.instance col_1_n_x8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x8_0_clock, %col_1_d_x8_0_reset, %col_1_d_x8_0_x, %col_1_d_x8_0_y, %col_1_d_x8_0_z = firrtl.instance col_1_d_x8_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_u4_1_clock, %col_1_n_u4_1_reset, %col_1_n_u4_1_x, %col_1_n_u4_1_y, %col_1_n_u4_1_z = firrtl.instance col_1_n_u4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_v4_1_clock, %col_1_n_v4_1_reset, %col_1_n_v4_1_x, %col_1_n_v4_1_y, %col_1_n_v4_1_z = firrtl.instance col_1_n_v4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x4_1_clock, %col_1_n_x4_1_reset, %col_1_n_x4_1_x, %col_1_n_x4_1_z = firrtl.instance col_1_n_x4_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x4_1_clock, %col_1_d_x4_1_reset, %col_1_d_x4_1_x, %col_1_d_x4_1_y, %col_1_d_x4_1_z = firrtl.instance col_1_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_u5_1_clock, %col_1_n_u5_1_reset, %col_1_n_u5_1_x, %col_1_n_u5_1_y, %col_1_n_u5_1_z = firrtl.instance col_1_n_u5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_v5_1_clock, %col_1_n_v5_1_reset, %col_1_n_v5_1_x, %col_1_n_v5_1_y, %col_1_n_v5_1_z = firrtl.instance col_1_n_v5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x5_1_clock, %col_1_n_x5_1_reset, %col_1_n_x5_1_x, %col_1_n_x5_1_z = firrtl.instance col_1_n_x5_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x5_1_clock, %col_1_d_x5_1_reset, %col_1_d_x5_1_x, %col_1_d_x5_1_y, %col_1_d_x5_1_z = firrtl.instance col_1_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_u8_1_clock, %col_1_n_u8_1_reset, %col_1_n_u8_1_x, %col_1_n_u8_1_y, %col_1_n_u8_1_z = firrtl.instance col_1_n_u8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_v8_1_clock, %col_1_n_v8_1_reset, %col_1_n_v8_1_x, %col_1_n_v8_1_y, %col_1_n_v8_1_z = firrtl.instance col_1_n_v8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x8_1_clock, %col_1_n_x8_1_reset, %col_1_n_x8_1_x, %col_1_n_x8_1_y, %col_1_n_x8_1_z = firrtl.instance col_1_n_x8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x8_1_clock, %col_1_d_x8_1_reset, %col_1_d_x8_1_x, %col_1_d_x8_1_y, %col_1_d_x8_1_z = firrtl.instance col_1_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_u6_1_clock, %col_1_n_u6_1_reset, %col_1_n_u6_1_x, %col_1_n_u6_1_y, %col_1_n_u6_1_z = firrtl.instance col_1_n_u6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_v6_1_clock, %col_1_n_v6_1_reset, %col_1_n_v6_1_x, %col_1_n_v6_1_y, %col_1_n_v6_1_z = firrtl.instance col_1_n_v6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x6_1_clock, %col_1_n_x6_1_reset, %col_1_n_x6_1_x, %col_1_n_x6_1_z = firrtl.instance col_1_n_x6_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x6_1_clock, %col_1_d_x6_1_reset, %col_1_d_x6_1_x, %col_1_d_x6_1_y, %col_1_d_x6_1_z = firrtl.instance col_1_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_u7_1_clock, %col_1_n_u7_1_reset, %col_1_n_u7_1_x, %col_1_n_u7_1_y, %col_1_n_u7_1_z = firrtl.instance col_1_n_u7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_v7_1_clock, %col_1_n_v7_1_reset, %col_1_n_v7_1_x, %col_1_n_v7_1_y, %col_1_n_v7_1_z = firrtl.instance col_1_n_v7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x7_1_clock, %col_1_n_x7_1_reset, %col_1_n_x7_1_x, %col_1_n_x7_1_z = firrtl.instance col_1_n_x7_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x7_1_clock, %col_1_d_x7_1_reset, %col_1_d_x7_1_x, %col_1_d_x7_1_y, %col_1_d_x7_1_z = firrtl.instance col_1_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x8_2_clock, %col_1_n_x8_2_reset, %col_1_n_x8_2_x, %col_1_n_x8_2_y, %col_1_n_x8_2_z = firrtl.instance col_1_n_x8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x8_2_clock, %col_1_d_x8_2_reset, %col_1_d_x8_2_x, %col_1_d_x8_2_y, %col_1_d_x8_2_z = firrtl.instance col_1_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x0_1_clock, %col_1_n_x0_1_reset, %col_1_n_x0_1_x, %col_1_n_x0_1_y, %col_1_n_x0_1_z = firrtl.instance col_1_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x0_1_clock, %col_1_d_x0_1_reset, %col_1_d_x0_1_x, %col_1_d_x0_1_y, %col_1_d_x0_1_z = firrtl.instance col_1_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_u1_1_clock, %col_1_n_u1_1_reset, %col_1_n_u1_1_x, %col_1_n_u1_1_y, %col_1_n_u1_1_z = firrtl.instance col_1_n_u1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_v1_1_clock, %col_1_n_v1_1_reset, %col_1_n_v1_1_x, %col_1_n_v1_1_y, %col_1_n_v1_1_z = firrtl.instance col_1_n_v1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x1_1_clock, %col_1_n_x1_1_reset, %col_1_n_x1_1_x, %col_1_n_x1_1_y, %col_1_n_x1_1_z = firrtl.instance col_1_n_x1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x1_1_clock, %col_1_d_x1_1_reset, %col_1_d_x1_1_x, %col_1_d_x1_1_y, %col_1_d_x1_1_z = firrtl.instance col_1_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_u2_1_clock, %col_1_n_u2_1_reset, %col_1_n_u2_1_x, %col_1_n_u2_1_y, %col_1_n_u2_1_z = firrtl.instance col_1_n_u2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_v2_1_clock, %col_1_n_v2_1_reset, %col_1_n_v2_1_x, %col_1_n_v2_1_y, %col_1_n_v2_1_z = firrtl.instance col_1_n_v2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x2_1_clock, %col_1_n_x2_1_reset, %col_1_n_x2_1_x, %col_1_n_x2_1_z = firrtl.instance col_1_n_x2_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x2_1_clock, %col_1_d_x2_1_reset, %col_1_d_x2_1_x, %col_1_d_x2_1_y, %col_1_d_x2_1_z = firrtl.instance col_1_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_u3_1_clock, %col_1_n_u3_1_reset, %col_1_n_u3_1_x, %col_1_n_u3_1_y, %col_1_n_u3_1_z = firrtl.instance col_1_n_u3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_v3_1_clock, %col_1_n_v3_1_reset, %col_1_n_v3_1_x, %col_1_n_v3_1_y, %col_1_n_v3_1_z = firrtl.instance col_1_n_v3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x3_1_clock, %col_1_n_x3_1_reset, %col_1_n_x3_1_x, %col_1_n_x3_1_z = firrtl.instance col_1_n_x3_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x3_1_clock, %col_1_d_x3_1_reset, %col_1_d_x3_1_x, %col_1_d_x3_1_y, %col_1_d_x3_1_z = firrtl.instance col_1_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x1_2_clock, %col_1_n_x1_2_reset, %col_1_n_x1_2_x, %col_1_n_x1_2_y, %col_1_n_x1_2_z = firrtl.instance col_1_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x1_2_clock, %col_1_d_x1_2_reset, %col_1_d_x1_2_x, %col_1_d_x1_2_y, %col_1_d_x1_2_z = firrtl.instance col_1_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x4_2_clock, %col_1_n_x4_2_reset, %col_1_n_x4_2_x, %col_1_n_x4_2_y, %col_1_n_x4_2_z = firrtl.instance col_1_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x4_2_clock, %col_1_d_x4_2_reset, %col_1_d_x4_2_x, %col_1_d_x4_2_y, %col_1_d_x4_2_z = firrtl.instance col_1_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x6_2_clock, %col_1_n_x6_2_reset, %col_1_n_x6_2_x, %col_1_n_x6_2_y, %col_1_n_x6_2_z = firrtl.instance col_1_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x6_2_clock, %col_1_d_x6_2_reset, %col_1_d_x6_2_x, %col_1_d_x6_2_y, %col_1_d_x6_2_z = firrtl.instance col_1_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x5_2_clock, %col_1_n_x5_2_reset, %col_1_n_x5_2_x, %col_1_n_x5_2_y, %col_1_n_x5_2_z = firrtl.instance col_1_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x5_2_clock, %col_1_d_x5_2_reset, %col_1_d_x5_2_x, %col_1_d_x5_2_y, %col_1_d_x5_2_z = firrtl.instance col_1_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x7_2_clock, %col_1_n_x7_2_reset, %col_1_n_x7_2_x, %col_1_n_x7_2_y, %col_1_n_x7_2_z = firrtl.instance col_1_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x7_2_clock, %col_1_d_x7_2_reset, %col_1_d_x7_2_x, %col_1_d_x7_2_y, %col_1_d_x7_2_z = firrtl.instance col_1_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x8_3_clock, %col_1_n_x8_3_reset, %col_1_n_x8_3_x, %col_1_n_x8_3_y, %col_1_n_x8_3_z = firrtl.instance col_1_n_x8_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x8_3_clock, %col_1_d_x8_3_reset, %col_1_d_x8_3_x, %col_1_d_x8_3_y, %col_1_d_x8_3_z = firrtl.instance col_1_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x3_2_clock, %col_1_n_x3_2_reset, %col_1_n_x3_2_x, %col_1_n_x3_2_y, %col_1_n_x3_2_z = firrtl.instance col_1_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x3_2_clock, %col_1_d_x3_2_reset, %col_1_d_x3_2_x, %col_1_d_x3_2_y, %col_1_d_x3_2_z = firrtl.instance col_1_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x0_2_clock, %col_1_n_x0_2_reset, %col_1_n_x0_2_x, %col_1_n_x0_2_y, %col_1_n_x0_2_z = firrtl.instance col_1_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x0_2_clock, %col_1_d_x0_2_reset, %col_1_d_x0_2_x, %col_1_d_x0_2_y, %col_1_d_x0_2_z = firrtl.instance col_1_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_u2_2_clock, %col_1_n_u2_2_reset, %col_1_n_u2_2_x, %col_1_n_u2_2_y, %col_1_n_u2_2_z = firrtl.instance col_1_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_v2_2_clock, %col_1_n_v2_2_reset, %col_1_n_v2_2_x, %col_1_n_v2_2_y, %col_1_n_v2_2_z = firrtl.instance col_1_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_w2_2_clock, %col_1_n_w2_2_reset, %col_1_n_w2_2_x, %col_1_n_w2_2_y, %col_1_n_w2_2_z = firrtl.instance col_1_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x2_2_clock, %col_1_n_x2_2_reset, %col_1_n_x2_2_x, %col_1_n_x2_2_z = firrtl.instance col_1_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x2_2_clock, %col_1_d_x2_2_reset, %col_1_d_x2_2_x, %col_1_d_x2_2_y, %col_1_d_x2_2_z = firrtl.instance col_1_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_u4_3_clock, %col_1_n_u4_3_reset, %col_1_n_u4_3_x, %col_1_n_u4_3_y, %col_1_n_u4_3_z = firrtl.instance col_1_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_v4_3_clock, %col_1_n_v4_3_reset, %col_1_n_v4_3_x, %col_1_n_v4_3_y, %col_1_n_v4_3_z = firrtl.instance col_1_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_w4_3_clock, %col_1_n_w4_3_reset, %col_1_n_w4_3_x, %col_1_n_w4_3_y, %col_1_n_w4_3_z = firrtl.instance col_1_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_x4_3_clock, %col_1_n_x4_3_reset, %col_1_n_x4_3_x, %col_1_n_x4_3_z = firrtl.instance col_1_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_d_x4_3_clock, %col_1_d_x4_3_reset, %col_1_d_x4_3_x, %col_1_d_x4_3_y, %col_1_d_x4_3_z = firrtl.instance col_1_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_tmp_0_clock, %col_1_n_tmp_0_reset, %col_1_n_tmp_0_x, %col_1_n_tmp_0_y, %col_1_n_tmp_0_z = firrtl.instance col_1_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_val_0_clock, %col_1_n_val_0_reset, %col_1_n_val_0_x, %col_1_n_val_0_z = firrtl.instance col_1_n_val_0 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_clp_0_clock, %col_1_n_clp_0_reset, %col_1_n_clp_0_x, %col_1_n_clp_0_z = firrtl.instance col_1_n_clp_0 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_tmp_1_clock, %col_1_n_tmp_1_reset, %col_1_n_tmp_1_x, %col_1_n_tmp_1_y, %col_1_n_tmp_1_z = firrtl.instance col_1_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_val_1_clock, %col_1_n_val_1_reset, %col_1_n_val_1_x, %col_1_n_val_1_z = firrtl.instance col_1_n_val_1 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_clp_1_clock, %col_1_n_clp_1_reset, %col_1_n_clp_1_x, %col_1_n_clp_1_z = firrtl.instance col_1_n_clp_1 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_tmp_2_clock, %col_1_n_tmp_2_reset, %col_1_n_tmp_2_x, %col_1_n_tmp_2_y, %col_1_n_tmp_2_z = firrtl.instance col_1_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_val_2_clock, %col_1_n_val_2_reset, %col_1_n_val_2_x, %col_1_n_val_2_z = firrtl.instance col_1_n_val_2 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_clp_2_clock, %col_1_n_clp_2_reset, %col_1_n_clp_2_x, %col_1_n_clp_2_z = firrtl.instance col_1_n_clp_2 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_tmp_3_clock, %col_1_n_tmp_3_reset, %col_1_n_tmp_3_x, %col_1_n_tmp_3_y, %col_1_n_tmp_3_z = firrtl.instance col_1_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_val_3_clock, %col_1_n_val_3_reset, %col_1_n_val_3_x, %col_1_n_val_3_z = firrtl.instance col_1_n_val_3 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_clp_3_clock, %col_1_n_clp_3_reset, %col_1_n_clp_3_x, %col_1_n_clp_3_z = firrtl.instance col_1_n_clp_3 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_tmp_4_clock, %col_1_n_tmp_4_reset, %col_1_n_tmp_4_x, %col_1_n_tmp_4_y, %col_1_n_tmp_4_z = firrtl.instance col_1_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_val_4_clock, %col_1_n_val_4_reset, %col_1_n_val_4_x, %col_1_n_val_4_z = firrtl.instance col_1_n_val_4 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_clp_4_clock, %col_1_n_clp_4_reset, %col_1_n_clp_4_x, %col_1_n_clp_4_z = firrtl.instance col_1_n_clp_4 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_tmp_5_clock, %col_1_n_tmp_5_reset, %col_1_n_tmp_5_x, %col_1_n_tmp_5_y, %col_1_n_tmp_5_z = firrtl.instance col_1_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_val_5_clock, %col_1_n_val_5_reset, %col_1_n_val_5_x, %col_1_n_val_5_z = firrtl.instance col_1_n_val_5 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_clp_5_clock, %col_1_n_clp_5_reset, %col_1_n_clp_5_x, %col_1_n_clp_5_z = firrtl.instance col_1_n_clp_5 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_tmp_6_clock, %col_1_n_tmp_6_reset, %col_1_n_tmp_6_x, %col_1_n_tmp_6_y, %col_1_n_tmp_6_z = firrtl.instance col_1_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_val_6_clock, %col_1_n_val_6_reset, %col_1_n_val_6_x, %col_1_n_val_6_z = firrtl.instance col_1_n_val_6 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_clp_6_clock, %col_1_n_clp_6_reset, %col_1_n_clp_6_x, %col_1_n_clp_6_z = firrtl.instance col_1_n_clp_6 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_tmp_7_clock, %col_1_n_tmp_7_reset, %col_1_n_tmp_7_x, %col_1_n_tmp_7_y, %col_1_n_tmp_7_z = firrtl.instance col_1_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_val_7_clock, %col_1_n_val_7_reset, %col_1_n_val_7_x, %col_1_n_val_7_z = firrtl.instance col_1_n_val_7 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_1_n_clp_7_clock, %col_1_n_clp_7_reset, %col_1_n_clp_7_x, %col_1_n_clp_7_z = firrtl.instance col_1_n_clp_7 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_c4_0_clock, %col_2_n_c4_0_reset, %col_2_n_c4_0_value = firrtl.instance col_2_n_c4_0 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_c4_1_clock, %col_2_n_c4_1_reset, %col_2_n_c4_1_value = firrtl.instance col_2_n_c4_1 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_c4_2_clock, %col_2_n_c4_2_reset, %col_2_n_c4_2_value = firrtl.instance col_2_n_c4_2 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_c128_0_clock, %col_2_n_c128_0_reset, %col_2_n_c128_0_value = firrtl.instance col_2_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_c128_1_clock, %col_2_n_c128_1_reset, %col_2_n_c128_1_value = firrtl.instance col_2_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_c181_0_clock, %col_2_n_c181_0_reset, %col_2_n_c181_0_value = firrtl.instance col_2_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_c181_1_clock, %col_2_n_c181_1_reset, %col_2_n_c181_1_value = firrtl.instance col_2_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_c8192_clock, %col_2_n_c8192_reset, %col_2_n_c8192_value = firrtl.instance col_2_n_c8192 @C8192(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_w7_clock, %col_2_n_w7_reset, %col_2_n_w7_value = firrtl.instance col_2_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_w1_sub_w7_clock, %col_2_n_w1_sub_w7_reset, %col_2_n_w1_sub_w7_value = firrtl.instance col_2_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_w1_add_w7_clock, %col_2_n_w1_add_w7_reset, %col_2_n_w1_add_w7_value = firrtl.instance col_2_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_w3_clock, %col_2_n_w3_reset, %col_2_n_w3_value = firrtl.instance col_2_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_w3_sub_w5_clock, %col_2_n_w3_sub_w5_reset, %col_2_n_w3_sub_w5_value = firrtl.instance col_2_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_w3_add_w5_clock, %col_2_n_w3_add_w5_reset, %col_2_n_w3_add_w5_value = firrtl.instance col_2_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_w6_clock, %col_2_n_w6_reset, %col_2_n_w6_value = firrtl.instance col_2_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_w2_sub_w6_clock, %col_2_n_w2_sub_w6_reset, %col_2_n_w2_sub_w6_value = firrtl.instance col_2_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_w2_add_w6_clock, %col_2_n_w2_add_w6_reset, %col_2_n_w2_add_w6_value = firrtl.instance col_2_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_2_n_x1_0_clock, %col_2_n_x1_0_reset, %col_2_n_x1_0_x, %col_2_n_x1_0_z = firrtl.instance col_2_n_x1_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_t0_0_clock, %col_2_n_t0_0_reset, %col_2_n_t0_0_x, %col_2_n_t0_0_z = firrtl.instance col_2_n_t0_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x0_0_clock, %col_2_n_x0_0_reset, %col_2_n_x0_0_x, %col_2_n_x0_0_y, %col_2_n_x0_0_z = firrtl.instance col_2_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x0_0_clock, %col_2_d_x0_0_reset, %col_2_d_x0_0_x, %col_2_d_x0_0_y, %col_2_d_x0_0_z = firrtl.instance col_2_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x1_0_clock, %col_2_d_x1_0_reset, %col_2_d_x1_0_x, %col_2_d_x1_0_y, %col_2_d_x1_0_z = firrtl.instance col_2_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x2_0_clock, %col_2_d_x2_0_reset, %col_2_d_x2_0_x, %col_2_d_x2_0_y, %col_2_d_x2_0_z = firrtl.instance col_2_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x3_0_clock, %col_2_d_x3_0_reset, %col_2_d_x3_0_x, %col_2_d_x3_0_y, %col_2_d_x3_0_z = firrtl.instance col_2_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x4_0_clock, %col_2_d_x4_0_reset, %col_2_d_x4_0_x, %col_2_d_x4_0_y, %col_2_d_x4_0_z = firrtl.instance col_2_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x5_0_clock, %col_2_d_x5_0_reset, %col_2_d_x5_0_x, %col_2_d_x5_0_y, %col_2_d_x5_0_z = firrtl.instance col_2_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x6_0_clock, %col_2_d_x6_0_reset, %col_2_d_x6_0_x, %col_2_d_x6_0_y, %col_2_d_x6_0_z = firrtl.instance col_2_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x7_0_clock, %col_2_d_x7_0_reset, %col_2_d_x7_0_x, %col_2_d_x7_0_y, %col_2_d_x7_0_z = firrtl.instance col_2_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_u8_0_clock, %col_2_n_u8_0_reset, %col_2_n_u8_0_x, %col_2_n_u8_0_y, %col_2_n_u8_0_z = firrtl.instance col_2_n_u8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_v8_0_clock, %col_2_n_v8_0_reset, %col_2_n_v8_0_x, %col_2_n_v8_0_y, %col_2_n_v8_0_z = firrtl.instance col_2_n_v8_0 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x8_0_clock, %col_2_n_x8_0_reset, %col_2_n_x8_0_x, %col_2_n_x8_0_y, %col_2_n_x8_0_z = firrtl.instance col_2_n_x8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x8_0_clock, %col_2_d_x8_0_reset, %col_2_d_x8_0_x, %col_2_d_x8_0_y, %col_2_d_x8_0_z = firrtl.instance col_2_d_x8_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_u4_1_clock, %col_2_n_u4_1_reset, %col_2_n_u4_1_x, %col_2_n_u4_1_y, %col_2_n_u4_1_z = firrtl.instance col_2_n_u4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_v4_1_clock, %col_2_n_v4_1_reset, %col_2_n_v4_1_x, %col_2_n_v4_1_y, %col_2_n_v4_1_z = firrtl.instance col_2_n_v4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x4_1_clock, %col_2_n_x4_1_reset, %col_2_n_x4_1_x, %col_2_n_x4_1_z = firrtl.instance col_2_n_x4_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x4_1_clock, %col_2_d_x4_1_reset, %col_2_d_x4_1_x, %col_2_d_x4_1_y, %col_2_d_x4_1_z = firrtl.instance col_2_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_u5_1_clock, %col_2_n_u5_1_reset, %col_2_n_u5_1_x, %col_2_n_u5_1_y, %col_2_n_u5_1_z = firrtl.instance col_2_n_u5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_v5_1_clock, %col_2_n_v5_1_reset, %col_2_n_v5_1_x, %col_2_n_v5_1_y, %col_2_n_v5_1_z = firrtl.instance col_2_n_v5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x5_1_clock, %col_2_n_x5_1_reset, %col_2_n_x5_1_x, %col_2_n_x5_1_z = firrtl.instance col_2_n_x5_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x5_1_clock, %col_2_d_x5_1_reset, %col_2_d_x5_1_x, %col_2_d_x5_1_y, %col_2_d_x5_1_z = firrtl.instance col_2_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_u8_1_clock, %col_2_n_u8_1_reset, %col_2_n_u8_1_x, %col_2_n_u8_1_y, %col_2_n_u8_1_z = firrtl.instance col_2_n_u8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_v8_1_clock, %col_2_n_v8_1_reset, %col_2_n_v8_1_x, %col_2_n_v8_1_y, %col_2_n_v8_1_z = firrtl.instance col_2_n_v8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x8_1_clock, %col_2_n_x8_1_reset, %col_2_n_x8_1_x, %col_2_n_x8_1_y, %col_2_n_x8_1_z = firrtl.instance col_2_n_x8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x8_1_clock, %col_2_d_x8_1_reset, %col_2_d_x8_1_x, %col_2_d_x8_1_y, %col_2_d_x8_1_z = firrtl.instance col_2_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_u6_1_clock, %col_2_n_u6_1_reset, %col_2_n_u6_1_x, %col_2_n_u6_1_y, %col_2_n_u6_1_z = firrtl.instance col_2_n_u6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_v6_1_clock, %col_2_n_v6_1_reset, %col_2_n_v6_1_x, %col_2_n_v6_1_y, %col_2_n_v6_1_z = firrtl.instance col_2_n_v6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x6_1_clock, %col_2_n_x6_1_reset, %col_2_n_x6_1_x, %col_2_n_x6_1_z = firrtl.instance col_2_n_x6_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x6_1_clock, %col_2_d_x6_1_reset, %col_2_d_x6_1_x, %col_2_d_x6_1_y, %col_2_d_x6_1_z = firrtl.instance col_2_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_u7_1_clock, %col_2_n_u7_1_reset, %col_2_n_u7_1_x, %col_2_n_u7_1_y, %col_2_n_u7_1_z = firrtl.instance col_2_n_u7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_v7_1_clock, %col_2_n_v7_1_reset, %col_2_n_v7_1_x, %col_2_n_v7_1_y, %col_2_n_v7_1_z = firrtl.instance col_2_n_v7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x7_1_clock, %col_2_n_x7_1_reset, %col_2_n_x7_1_x, %col_2_n_x7_1_z = firrtl.instance col_2_n_x7_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x7_1_clock, %col_2_d_x7_1_reset, %col_2_d_x7_1_x, %col_2_d_x7_1_y, %col_2_d_x7_1_z = firrtl.instance col_2_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x8_2_clock, %col_2_n_x8_2_reset, %col_2_n_x8_2_x, %col_2_n_x8_2_y, %col_2_n_x8_2_z = firrtl.instance col_2_n_x8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x8_2_clock, %col_2_d_x8_2_reset, %col_2_d_x8_2_x, %col_2_d_x8_2_y, %col_2_d_x8_2_z = firrtl.instance col_2_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x0_1_clock, %col_2_n_x0_1_reset, %col_2_n_x0_1_x, %col_2_n_x0_1_y, %col_2_n_x0_1_z = firrtl.instance col_2_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x0_1_clock, %col_2_d_x0_1_reset, %col_2_d_x0_1_x, %col_2_d_x0_1_y, %col_2_d_x0_1_z = firrtl.instance col_2_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_u1_1_clock, %col_2_n_u1_1_reset, %col_2_n_u1_1_x, %col_2_n_u1_1_y, %col_2_n_u1_1_z = firrtl.instance col_2_n_u1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_v1_1_clock, %col_2_n_v1_1_reset, %col_2_n_v1_1_x, %col_2_n_v1_1_y, %col_2_n_v1_1_z = firrtl.instance col_2_n_v1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x1_1_clock, %col_2_n_x1_1_reset, %col_2_n_x1_1_x, %col_2_n_x1_1_y, %col_2_n_x1_1_z = firrtl.instance col_2_n_x1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x1_1_clock, %col_2_d_x1_1_reset, %col_2_d_x1_1_x, %col_2_d_x1_1_y, %col_2_d_x1_1_z = firrtl.instance col_2_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_u2_1_clock, %col_2_n_u2_1_reset, %col_2_n_u2_1_x, %col_2_n_u2_1_y, %col_2_n_u2_1_z = firrtl.instance col_2_n_u2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_v2_1_clock, %col_2_n_v2_1_reset, %col_2_n_v2_1_x, %col_2_n_v2_1_y, %col_2_n_v2_1_z = firrtl.instance col_2_n_v2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x2_1_clock, %col_2_n_x2_1_reset, %col_2_n_x2_1_x, %col_2_n_x2_1_z = firrtl.instance col_2_n_x2_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x2_1_clock, %col_2_d_x2_1_reset, %col_2_d_x2_1_x, %col_2_d_x2_1_y, %col_2_d_x2_1_z = firrtl.instance col_2_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_u3_1_clock, %col_2_n_u3_1_reset, %col_2_n_u3_1_x, %col_2_n_u3_1_y, %col_2_n_u3_1_z = firrtl.instance col_2_n_u3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_v3_1_clock, %col_2_n_v3_1_reset, %col_2_n_v3_1_x, %col_2_n_v3_1_y, %col_2_n_v3_1_z = firrtl.instance col_2_n_v3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x3_1_clock, %col_2_n_x3_1_reset, %col_2_n_x3_1_x, %col_2_n_x3_1_z = firrtl.instance col_2_n_x3_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x3_1_clock, %col_2_d_x3_1_reset, %col_2_d_x3_1_x, %col_2_d_x3_1_y, %col_2_d_x3_1_z = firrtl.instance col_2_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x1_2_clock, %col_2_n_x1_2_reset, %col_2_n_x1_2_x, %col_2_n_x1_2_y, %col_2_n_x1_2_z = firrtl.instance col_2_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x1_2_clock, %col_2_d_x1_2_reset, %col_2_d_x1_2_x, %col_2_d_x1_2_y, %col_2_d_x1_2_z = firrtl.instance col_2_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x4_2_clock, %col_2_n_x4_2_reset, %col_2_n_x4_2_x, %col_2_n_x4_2_y, %col_2_n_x4_2_z = firrtl.instance col_2_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x4_2_clock, %col_2_d_x4_2_reset, %col_2_d_x4_2_x, %col_2_d_x4_2_y, %col_2_d_x4_2_z = firrtl.instance col_2_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x6_2_clock, %col_2_n_x6_2_reset, %col_2_n_x6_2_x, %col_2_n_x6_2_y, %col_2_n_x6_2_z = firrtl.instance col_2_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x6_2_clock, %col_2_d_x6_2_reset, %col_2_d_x6_2_x, %col_2_d_x6_2_y, %col_2_d_x6_2_z = firrtl.instance col_2_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x5_2_clock, %col_2_n_x5_2_reset, %col_2_n_x5_2_x, %col_2_n_x5_2_y, %col_2_n_x5_2_z = firrtl.instance col_2_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x5_2_clock, %col_2_d_x5_2_reset, %col_2_d_x5_2_x, %col_2_d_x5_2_y, %col_2_d_x5_2_z = firrtl.instance col_2_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x7_2_clock, %col_2_n_x7_2_reset, %col_2_n_x7_2_x, %col_2_n_x7_2_y, %col_2_n_x7_2_z = firrtl.instance col_2_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x7_2_clock, %col_2_d_x7_2_reset, %col_2_d_x7_2_x, %col_2_d_x7_2_y, %col_2_d_x7_2_z = firrtl.instance col_2_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x8_3_clock, %col_2_n_x8_3_reset, %col_2_n_x8_3_x, %col_2_n_x8_3_y, %col_2_n_x8_3_z = firrtl.instance col_2_n_x8_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x8_3_clock, %col_2_d_x8_3_reset, %col_2_d_x8_3_x, %col_2_d_x8_3_y, %col_2_d_x8_3_z = firrtl.instance col_2_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x3_2_clock, %col_2_n_x3_2_reset, %col_2_n_x3_2_x, %col_2_n_x3_2_y, %col_2_n_x3_2_z = firrtl.instance col_2_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x3_2_clock, %col_2_d_x3_2_reset, %col_2_d_x3_2_x, %col_2_d_x3_2_y, %col_2_d_x3_2_z = firrtl.instance col_2_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x0_2_clock, %col_2_n_x0_2_reset, %col_2_n_x0_2_x, %col_2_n_x0_2_y, %col_2_n_x0_2_z = firrtl.instance col_2_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x0_2_clock, %col_2_d_x0_2_reset, %col_2_d_x0_2_x, %col_2_d_x0_2_y, %col_2_d_x0_2_z = firrtl.instance col_2_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_u2_2_clock, %col_2_n_u2_2_reset, %col_2_n_u2_2_x, %col_2_n_u2_2_y, %col_2_n_u2_2_z = firrtl.instance col_2_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_v2_2_clock, %col_2_n_v2_2_reset, %col_2_n_v2_2_x, %col_2_n_v2_2_y, %col_2_n_v2_2_z = firrtl.instance col_2_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_w2_2_clock, %col_2_n_w2_2_reset, %col_2_n_w2_2_x, %col_2_n_w2_2_y, %col_2_n_w2_2_z = firrtl.instance col_2_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x2_2_clock, %col_2_n_x2_2_reset, %col_2_n_x2_2_x, %col_2_n_x2_2_z = firrtl.instance col_2_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x2_2_clock, %col_2_d_x2_2_reset, %col_2_d_x2_2_x, %col_2_d_x2_2_y, %col_2_d_x2_2_z = firrtl.instance col_2_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_u4_3_clock, %col_2_n_u4_3_reset, %col_2_n_u4_3_x, %col_2_n_u4_3_y, %col_2_n_u4_3_z = firrtl.instance col_2_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_v4_3_clock, %col_2_n_v4_3_reset, %col_2_n_v4_3_x, %col_2_n_v4_3_y, %col_2_n_v4_3_z = firrtl.instance col_2_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_w4_3_clock, %col_2_n_w4_3_reset, %col_2_n_w4_3_x, %col_2_n_w4_3_y, %col_2_n_w4_3_z = firrtl.instance col_2_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_x4_3_clock, %col_2_n_x4_3_reset, %col_2_n_x4_3_x, %col_2_n_x4_3_z = firrtl.instance col_2_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_d_x4_3_clock, %col_2_d_x4_3_reset, %col_2_d_x4_3_x, %col_2_d_x4_3_y, %col_2_d_x4_3_z = firrtl.instance col_2_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_tmp_0_clock, %col_2_n_tmp_0_reset, %col_2_n_tmp_0_x, %col_2_n_tmp_0_y, %col_2_n_tmp_0_z = firrtl.instance col_2_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_val_0_clock, %col_2_n_val_0_reset, %col_2_n_val_0_x, %col_2_n_val_0_z = firrtl.instance col_2_n_val_0 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_clp_0_clock, %col_2_n_clp_0_reset, %col_2_n_clp_0_x, %col_2_n_clp_0_z = firrtl.instance col_2_n_clp_0 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_tmp_1_clock, %col_2_n_tmp_1_reset, %col_2_n_tmp_1_x, %col_2_n_tmp_1_y, %col_2_n_tmp_1_z = firrtl.instance col_2_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_val_1_clock, %col_2_n_val_1_reset, %col_2_n_val_1_x, %col_2_n_val_1_z = firrtl.instance col_2_n_val_1 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_clp_1_clock, %col_2_n_clp_1_reset, %col_2_n_clp_1_x, %col_2_n_clp_1_z = firrtl.instance col_2_n_clp_1 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_tmp_2_clock, %col_2_n_tmp_2_reset, %col_2_n_tmp_2_x, %col_2_n_tmp_2_y, %col_2_n_tmp_2_z = firrtl.instance col_2_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_val_2_clock, %col_2_n_val_2_reset, %col_2_n_val_2_x, %col_2_n_val_2_z = firrtl.instance col_2_n_val_2 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_clp_2_clock, %col_2_n_clp_2_reset, %col_2_n_clp_2_x, %col_2_n_clp_2_z = firrtl.instance col_2_n_clp_2 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_tmp_3_clock, %col_2_n_tmp_3_reset, %col_2_n_tmp_3_x, %col_2_n_tmp_3_y, %col_2_n_tmp_3_z = firrtl.instance col_2_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_val_3_clock, %col_2_n_val_3_reset, %col_2_n_val_3_x, %col_2_n_val_3_z = firrtl.instance col_2_n_val_3 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_clp_3_clock, %col_2_n_clp_3_reset, %col_2_n_clp_3_x, %col_2_n_clp_3_z = firrtl.instance col_2_n_clp_3 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_tmp_4_clock, %col_2_n_tmp_4_reset, %col_2_n_tmp_4_x, %col_2_n_tmp_4_y, %col_2_n_tmp_4_z = firrtl.instance col_2_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_val_4_clock, %col_2_n_val_4_reset, %col_2_n_val_4_x, %col_2_n_val_4_z = firrtl.instance col_2_n_val_4 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_clp_4_clock, %col_2_n_clp_4_reset, %col_2_n_clp_4_x, %col_2_n_clp_4_z = firrtl.instance col_2_n_clp_4 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_tmp_5_clock, %col_2_n_tmp_5_reset, %col_2_n_tmp_5_x, %col_2_n_tmp_5_y, %col_2_n_tmp_5_z = firrtl.instance col_2_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_val_5_clock, %col_2_n_val_5_reset, %col_2_n_val_5_x, %col_2_n_val_5_z = firrtl.instance col_2_n_val_5 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_clp_5_clock, %col_2_n_clp_5_reset, %col_2_n_clp_5_x, %col_2_n_clp_5_z = firrtl.instance col_2_n_clp_5 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_tmp_6_clock, %col_2_n_tmp_6_reset, %col_2_n_tmp_6_x, %col_2_n_tmp_6_y, %col_2_n_tmp_6_z = firrtl.instance col_2_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_val_6_clock, %col_2_n_val_6_reset, %col_2_n_val_6_x, %col_2_n_val_6_z = firrtl.instance col_2_n_val_6 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_clp_6_clock, %col_2_n_clp_6_reset, %col_2_n_clp_6_x, %col_2_n_clp_6_z = firrtl.instance col_2_n_clp_6 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_tmp_7_clock, %col_2_n_tmp_7_reset, %col_2_n_tmp_7_x, %col_2_n_tmp_7_y, %col_2_n_tmp_7_z = firrtl.instance col_2_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_val_7_clock, %col_2_n_val_7_reset, %col_2_n_val_7_x, %col_2_n_val_7_z = firrtl.instance col_2_n_val_7 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_2_n_clp_7_clock, %col_2_n_clp_7_reset, %col_2_n_clp_7_x, %col_2_n_clp_7_z = firrtl.instance col_2_n_clp_7 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_c4_0_clock, %col_3_n_c4_0_reset, %col_3_n_c4_0_value = firrtl.instance col_3_n_c4_0 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_c4_1_clock, %col_3_n_c4_1_reset, %col_3_n_c4_1_value = firrtl.instance col_3_n_c4_1 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_c4_2_clock, %col_3_n_c4_2_reset, %col_3_n_c4_2_value = firrtl.instance col_3_n_c4_2 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_c128_0_clock, %col_3_n_c128_0_reset, %col_3_n_c128_0_value = firrtl.instance col_3_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_c128_1_clock, %col_3_n_c128_1_reset, %col_3_n_c128_1_value = firrtl.instance col_3_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_c181_0_clock, %col_3_n_c181_0_reset, %col_3_n_c181_0_value = firrtl.instance col_3_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_c181_1_clock, %col_3_n_c181_1_reset, %col_3_n_c181_1_value = firrtl.instance col_3_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_c8192_clock, %col_3_n_c8192_reset, %col_3_n_c8192_value = firrtl.instance col_3_n_c8192 @C8192(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_w7_clock, %col_3_n_w7_reset, %col_3_n_w7_value = firrtl.instance col_3_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_w1_sub_w7_clock, %col_3_n_w1_sub_w7_reset, %col_3_n_w1_sub_w7_value = firrtl.instance col_3_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_w1_add_w7_clock, %col_3_n_w1_add_w7_reset, %col_3_n_w1_add_w7_value = firrtl.instance col_3_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_w3_clock, %col_3_n_w3_reset, %col_3_n_w3_value = firrtl.instance col_3_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_w3_sub_w5_clock, %col_3_n_w3_sub_w5_reset, %col_3_n_w3_sub_w5_value = firrtl.instance col_3_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_w3_add_w5_clock, %col_3_n_w3_add_w5_reset, %col_3_n_w3_add_w5_value = firrtl.instance col_3_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_w6_clock, %col_3_n_w6_reset, %col_3_n_w6_value = firrtl.instance col_3_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_w2_sub_w6_clock, %col_3_n_w2_sub_w6_reset, %col_3_n_w2_sub_w6_value = firrtl.instance col_3_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_w2_add_w6_clock, %col_3_n_w2_add_w6_reset, %col_3_n_w2_add_w6_value = firrtl.instance col_3_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_3_n_x1_0_clock, %col_3_n_x1_0_reset, %col_3_n_x1_0_x, %col_3_n_x1_0_z = firrtl.instance col_3_n_x1_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_t0_0_clock, %col_3_n_t0_0_reset, %col_3_n_t0_0_x, %col_3_n_t0_0_z = firrtl.instance col_3_n_t0_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x0_0_clock, %col_3_n_x0_0_reset, %col_3_n_x0_0_x, %col_3_n_x0_0_y, %col_3_n_x0_0_z = firrtl.instance col_3_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x0_0_clock, %col_3_d_x0_0_reset, %col_3_d_x0_0_x, %col_3_d_x0_0_y, %col_3_d_x0_0_z = firrtl.instance col_3_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x1_0_clock, %col_3_d_x1_0_reset, %col_3_d_x1_0_x, %col_3_d_x1_0_y, %col_3_d_x1_0_z = firrtl.instance col_3_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x2_0_clock, %col_3_d_x2_0_reset, %col_3_d_x2_0_x, %col_3_d_x2_0_y, %col_3_d_x2_0_z = firrtl.instance col_3_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x3_0_clock, %col_3_d_x3_0_reset, %col_3_d_x3_0_x, %col_3_d_x3_0_y, %col_3_d_x3_0_z = firrtl.instance col_3_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x4_0_clock, %col_3_d_x4_0_reset, %col_3_d_x4_0_x, %col_3_d_x4_0_y, %col_3_d_x4_0_z = firrtl.instance col_3_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x5_0_clock, %col_3_d_x5_0_reset, %col_3_d_x5_0_x, %col_3_d_x5_0_y, %col_3_d_x5_0_z = firrtl.instance col_3_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x6_0_clock, %col_3_d_x6_0_reset, %col_3_d_x6_0_x, %col_3_d_x6_0_y, %col_3_d_x6_0_z = firrtl.instance col_3_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x7_0_clock, %col_3_d_x7_0_reset, %col_3_d_x7_0_x, %col_3_d_x7_0_y, %col_3_d_x7_0_z = firrtl.instance col_3_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_u8_0_clock, %col_3_n_u8_0_reset, %col_3_n_u8_0_x, %col_3_n_u8_0_y, %col_3_n_u8_0_z = firrtl.instance col_3_n_u8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_v8_0_clock, %col_3_n_v8_0_reset, %col_3_n_v8_0_x, %col_3_n_v8_0_y, %col_3_n_v8_0_z = firrtl.instance col_3_n_v8_0 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x8_0_clock, %col_3_n_x8_0_reset, %col_3_n_x8_0_x, %col_3_n_x8_0_y, %col_3_n_x8_0_z = firrtl.instance col_3_n_x8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x8_0_clock, %col_3_d_x8_0_reset, %col_3_d_x8_0_x, %col_3_d_x8_0_y, %col_3_d_x8_0_z = firrtl.instance col_3_d_x8_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_u4_1_clock, %col_3_n_u4_1_reset, %col_3_n_u4_1_x, %col_3_n_u4_1_y, %col_3_n_u4_1_z = firrtl.instance col_3_n_u4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_v4_1_clock, %col_3_n_v4_1_reset, %col_3_n_v4_1_x, %col_3_n_v4_1_y, %col_3_n_v4_1_z = firrtl.instance col_3_n_v4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x4_1_clock, %col_3_n_x4_1_reset, %col_3_n_x4_1_x, %col_3_n_x4_1_z = firrtl.instance col_3_n_x4_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x4_1_clock, %col_3_d_x4_1_reset, %col_3_d_x4_1_x, %col_3_d_x4_1_y, %col_3_d_x4_1_z = firrtl.instance col_3_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_u5_1_clock, %col_3_n_u5_1_reset, %col_3_n_u5_1_x, %col_3_n_u5_1_y, %col_3_n_u5_1_z = firrtl.instance col_3_n_u5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_v5_1_clock, %col_3_n_v5_1_reset, %col_3_n_v5_1_x, %col_3_n_v5_1_y, %col_3_n_v5_1_z = firrtl.instance col_3_n_v5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x5_1_clock, %col_3_n_x5_1_reset, %col_3_n_x5_1_x, %col_3_n_x5_1_z = firrtl.instance col_3_n_x5_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x5_1_clock, %col_3_d_x5_1_reset, %col_3_d_x5_1_x, %col_3_d_x5_1_y, %col_3_d_x5_1_z = firrtl.instance col_3_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_u8_1_clock, %col_3_n_u8_1_reset, %col_3_n_u8_1_x, %col_3_n_u8_1_y, %col_3_n_u8_1_z = firrtl.instance col_3_n_u8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_v8_1_clock, %col_3_n_v8_1_reset, %col_3_n_v8_1_x, %col_3_n_v8_1_y, %col_3_n_v8_1_z = firrtl.instance col_3_n_v8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x8_1_clock, %col_3_n_x8_1_reset, %col_3_n_x8_1_x, %col_3_n_x8_1_y, %col_3_n_x8_1_z = firrtl.instance col_3_n_x8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x8_1_clock, %col_3_d_x8_1_reset, %col_3_d_x8_1_x, %col_3_d_x8_1_y, %col_3_d_x8_1_z = firrtl.instance col_3_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_u6_1_clock, %col_3_n_u6_1_reset, %col_3_n_u6_1_x, %col_3_n_u6_1_y, %col_3_n_u6_1_z = firrtl.instance col_3_n_u6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_v6_1_clock, %col_3_n_v6_1_reset, %col_3_n_v6_1_x, %col_3_n_v6_1_y, %col_3_n_v6_1_z = firrtl.instance col_3_n_v6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x6_1_clock, %col_3_n_x6_1_reset, %col_3_n_x6_1_x, %col_3_n_x6_1_z = firrtl.instance col_3_n_x6_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x6_1_clock, %col_3_d_x6_1_reset, %col_3_d_x6_1_x, %col_3_d_x6_1_y, %col_3_d_x6_1_z = firrtl.instance col_3_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_u7_1_clock, %col_3_n_u7_1_reset, %col_3_n_u7_1_x, %col_3_n_u7_1_y, %col_3_n_u7_1_z = firrtl.instance col_3_n_u7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_v7_1_clock, %col_3_n_v7_1_reset, %col_3_n_v7_1_x, %col_3_n_v7_1_y, %col_3_n_v7_1_z = firrtl.instance col_3_n_v7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x7_1_clock, %col_3_n_x7_1_reset, %col_3_n_x7_1_x, %col_3_n_x7_1_z = firrtl.instance col_3_n_x7_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x7_1_clock, %col_3_d_x7_1_reset, %col_3_d_x7_1_x, %col_3_d_x7_1_y, %col_3_d_x7_1_z = firrtl.instance col_3_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x8_2_clock, %col_3_n_x8_2_reset, %col_3_n_x8_2_x, %col_3_n_x8_2_y, %col_3_n_x8_2_z = firrtl.instance col_3_n_x8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x8_2_clock, %col_3_d_x8_2_reset, %col_3_d_x8_2_x, %col_3_d_x8_2_y, %col_3_d_x8_2_z = firrtl.instance col_3_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x0_1_clock, %col_3_n_x0_1_reset, %col_3_n_x0_1_x, %col_3_n_x0_1_y, %col_3_n_x0_1_z = firrtl.instance col_3_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x0_1_clock, %col_3_d_x0_1_reset, %col_3_d_x0_1_x, %col_3_d_x0_1_y, %col_3_d_x0_1_z = firrtl.instance col_3_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_u1_1_clock, %col_3_n_u1_1_reset, %col_3_n_u1_1_x, %col_3_n_u1_1_y, %col_3_n_u1_1_z = firrtl.instance col_3_n_u1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_v1_1_clock, %col_3_n_v1_1_reset, %col_3_n_v1_1_x, %col_3_n_v1_1_y, %col_3_n_v1_1_z = firrtl.instance col_3_n_v1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x1_1_clock, %col_3_n_x1_1_reset, %col_3_n_x1_1_x, %col_3_n_x1_1_y, %col_3_n_x1_1_z = firrtl.instance col_3_n_x1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x1_1_clock, %col_3_d_x1_1_reset, %col_3_d_x1_1_x, %col_3_d_x1_1_y, %col_3_d_x1_1_z = firrtl.instance col_3_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_u2_1_clock, %col_3_n_u2_1_reset, %col_3_n_u2_1_x, %col_3_n_u2_1_y, %col_3_n_u2_1_z = firrtl.instance col_3_n_u2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_v2_1_clock, %col_3_n_v2_1_reset, %col_3_n_v2_1_x, %col_3_n_v2_1_y, %col_3_n_v2_1_z = firrtl.instance col_3_n_v2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x2_1_clock, %col_3_n_x2_1_reset, %col_3_n_x2_1_x, %col_3_n_x2_1_z = firrtl.instance col_3_n_x2_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x2_1_clock, %col_3_d_x2_1_reset, %col_3_d_x2_1_x, %col_3_d_x2_1_y, %col_3_d_x2_1_z = firrtl.instance col_3_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_u3_1_clock, %col_3_n_u3_1_reset, %col_3_n_u3_1_x, %col_3_n_u3_1_y, %col_3_n_u3_1_z = firrtl.instance col_3_n_u3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_v3_1_clock, %col_3_n_v3_1_reset, %col_3_n_v3_1_x, %col_3_n_v3_1_y, %col_3_n_v3_1_z = firrtl.instance col_3_n_v3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x3_1_clock, %col_3_n_x3_1_reset, %col_3_n_x3_1_x, %col_3_n_x3_1_z = firrtl.instance col_3_n_x3_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x3_1_clock, %col_3_d_x3_1_reset, %col_3_d_x3_1_x, %col_3_d_x3_1_y, %col_3_d_x3_1_z = firrtl.instance col_3_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x1_2_clock, %col_3_n_x1_2_reset, %col_3_n_x1_2_x, %col_3_n_x1_2_y, %col_3_n_x1_2_z = firrtl.instance col_3_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x1_2_clock, %col_3_d_x1_2_reset, %col_3_d_x1_2_x, %col_3_d_x1_2_y, %col_3_d_x1_2_z = firrtl.instance col_3_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x4_2_clock, %col_3_n_x4_2_reset, %col_3_n_x4_2_x, %col_3_n_x4_2_y, %col_3_n_x4_2_z = firrtl.instance col_3_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x4_2_clock, %col_3_d_x4_2_reset, %col_3_d_x4_2_x, %col_3_d_x4_2_y, %col_3_d_x4_2_z = firrtl.instance col_3_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x6_2_clock, %col_3_n_x6_2_reset, %col_3_n_x6_2_x, %col_3_n_x6_2_y, %col_3_n_x6_2_z = firrtl.instance col_3_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x6_2_clock, %col_3_d_x6_2_reset, %col_3_d_x6_2_x, %col_3_d_x6_2_y, %col_3_d_x6_2_z = firrtl.instance col_3_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x5_2_clock, %col_3_n_x5_2_reset, %col_3_n_x5_2_x, %col_3_n_x5_2_y, %col_3_n_x5_2_z = firrtl.instance col_3_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x5_2_clock, %col_3_d_x5_2_reset, %col_3_d_x5_2_x, %col_3_d_x5_2_y, %col_3_d_x5_2_z = firrtl.instance col_3_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x7_2_clock, %col_3_n_x7_2_reset, %col_3_n_x7_2_x, %col_3_n_x7_2_y, %col_3_n_x7_2_z = firrtl.instance col_3_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x7_2_clock, %col_3_d_x7_2_reset, %col_3_d_x7_2_x, %col_3_d_x7_2_y, %col_3_d_x7_2_z = firrtl.instance col_3_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x8_3_clock, %col_3_n_x8_3_reset, %col_3_n_x8_3_x, %col_3_n_x8_3_y, %col_3_n_x8_3_z = firrtl.instance col_3_n_x8_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x8_3_clock, %col_3_d_x8_3_reset, %col_3_d_x8_3_x, %col_3_d_x8_3_y, %col_3_d_x8_3_z = firrtl.instance col_3_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x3_2_clock, %col_3_n_x3_2_reset, %col_3_n_x3_2_x, %col_3_n_x3_2_y, %col_3_n_x3_2_z = firrtl.instance col_3_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x3_2_clock, %col_3_d_x3_2_reset, %col_3_d_x3_2_x, %col_3_d_x3_2_y, %col_3_d_x3_2_z = firrtl.instance col_3_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x0_2_clock, %col_3_n_x0_2_reset, %col_3_n_x0_2_x, %col_3_n_x0_2_y, %col_3_n_x0_2_z = firrtl.instance col_3_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x0_2_clock, %col_3_d_x0_2_reset, %col_3_d_x0_2_x, %col_3_d_x0_2_y, %col_3_d_x0_2_z = firrtl.instance col_3_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_u2_2_clock, %col_3_n_u2_2_reset, %col_3_n_u2_2_x, %col_3_n_u2_2_y, %col_3_n_u2_2_z = firrtl.instance col_3_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_v2_2_clock, %col_3_n_v2_2_reset, %col_3_n_v2_2_x, %col_3_n_v2_2_y, %col_3_n_v2_2_z = firrtl.instance col_3_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_w2_2_clock, %col_3_n_w2_2_reset, %col_3_n_w2_2_x, %col_3_n_w2_2_y, %col_3_n_w2_2_z = firrtl.instance col_3_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x2_2_clock, %col_3_n_x2_2_reset, %col_3_n_x2_2_x, %col_3_n_x2_2_z = firrtl.instance col_3_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x2_2_clock, %col_3_d_x2_2_reset, %col_3_d_x2_2_x, %col_3_d_x2_2_y, %col_3_d_x2_2_z = firrtl.instance col_3_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_u4_3_clock, %col_3_n_u4_3_reset, %col_3_n_u4_3_x, %col_3_n_u4_3_y, %col_3_n_u4_3_z = firrtl.instance col_3_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_v4_3_clock, %col_3_n_v4_3_reset, %col_3_n_v4_3_x, %col_3_n_v4_3_y, %col_3_n_v4_3_z = firrtl.instance col_3_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_w4_3_clock, %col_3_n_w4_3_reset, %col_3_n_w4_3_x, %col_3_n_w4_3_y, %col_3_n_w4_3_z = firrtl.instance col_3_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_x4_3_clock, %col_3_n_x4_3_reset, %col_3_n_x4_3_x, %col_3_n_x4_3_z = firrtl.instance col_3_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_d_x4_3_clock, %col_3_d_x4_3_reset, %col_3_d_x4_3_x, %col_3_d_x4_3_y, %col_3_d_x4_3_z = firrtl.instance col_3_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_tmp_0_clock, %col_3_n_tmp_0_reset, %col_3_n_tmp_0_x, %col_3_n_tmp_0_y, %col_3_n_tmp_0_z = firrtl.instance col_3_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_val_0_clock, %col_3_n_val_0_reset, %col_3_n_val_0_x, %col_3_n_val_0_z = firrtl.instance col_3_n_val_0 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_clp_0_clock, %col_3_n_clp_0_reset, %col_3_n_clp_0_x, %col_3_n_clp_0_z = firrtl.instance col_3_n_clp_0 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_tmp_1_clock, %col_3_n_tmp_1_reset, %col_3_n_tmp_1_x, %col_3_n_tmp_1_y, %col_3_n_tmp_1_z = firrtl.instance col_3_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_val_1_clock, %col_3_n_val_1_reset, %col_3_n_val_1_x, %col_3_n_val_1_z = firrtl.instance col_3_n_val_1 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_clp_1_clock, %col_3_n_clp_1_reset, %col_3_n_clp_1_x, %col_3_n_clp_1_z = firrtl.instance col_3_n_clp_1 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_tmp_2_clock, %col_3_n_tmp_2_reset, %col_3_n_tmp_2_x, %col_3_n_tmp_2_y, %col_3_n_tmp_2_z = firrtl.instance col_3_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_val_2_clock, %col_3_n_val_2_reset, %col_3_n_val_2_x, %col_3_n_val_2_z = firrtl.instance col_3_n_val_2 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_clp_2_clock, %col_3_n_clp_2_reset, %col_3_n_clp_2_x, %col_3_n_clp_2_z = firrtl.instance col_3_n_clp_2 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_tmp_3_clock, %col_3_n_tmp_3_reset, %col_3_n_tmp_3_x, %col_3_n_tmp_3_y, %col_3_n_tmp_3_z = firrtl.instance col_3_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_val_3_clock, %col_3_n_val_3_reset, %col_3_n_val_3_x, %col_3_n_val_3_z = firrtl.instance col_3_n_val_3 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_clp_3_clock, %col_3_n_clp_3_reset, %col_3_n_clp_3_x, %col_3_n_clp_3_z = firrtl.instance col_3_n_clp_3 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_tmp_4_clock, %col_3_n_tmp_4_reset, %col_3_n_tmp_4_x, %col_3_n_tmp_4_y, %col_3_n_tmp_4_z = firrtl.instance col_3_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_val_4_clock, %col_3_n_val_4_reset, %col_3_n_val_4_x, %col_3_n_val_4_z = firrtl.instance col_3_n_val_4 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_clp_4_clock, %col_3_n_clp_4_reset, %col_3_n_clp_4_x, %col_3_n_clp_4_z = firrtl.instance col_3_n_clp_4 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_tmp_5_clock, %col_3_n_tmp_5_reset, %col_3_n_tmp_5_x, %col_3_n_tmp_5_y, %col_3_n_tmp_5_z = firrtl.instance col_3_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_val_5_clock, %col_3_n_val_5_reset, %col_3_n_val_5_x, %col_3_n_val_5_z = firrtl.instance col_3_n_val_5 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_clp_5_clock, %col_3_n_clp_5_reset, %col_3_n_clp_5_x, %col_3_n_clp_5_z = firrtl.instance col_3_n_clp_5 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_tmp_6_clock, %col_3_n_tmp_6_reset, %col_3_n_tmp_6_x, %col_3_n_tmp_6_y, %col_3_n_tmp_6_z = firrtl.instance col_3_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_val_6_clock, %col_3_n_val_6_reset, %col_3_n_val_6_x, %col_3_n_val_6_z = firrtl.instance col_3_n_val_6 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_clp_6_clock, %col_3_n_clp_6_reset, %col_3_n_clp_6_x, %col_3_n_clp_6_z = firrtl.instance col_3_n_clp_6 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_tmp_7_clock, %col_3_n_tmp_7_reset, %col_3_n_tmp_7_x, %col_3_n_tmp_7_y, %col_3_n_tmp_7_z = firrtl.instance col_3_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_val_7_clock, %col_3_n_val_7_reset, %col_3_n_val_7_x, %col_3_n_val_7_z = firrtl.instance col_3_n_val_7 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_3_n_clp_7_clock, %col_3_n_clp_7_reset, %col_3_n_clp_7_x, %col_3_n_clp_7_z = firrtl.instance col_3_n_clp_7 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_c4_0_clock, %col_4_n_c4_0_reset, %col_4_n_c4_0_value = firrtl.instance col_4_n_c4_0 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_c4_1_clock, %col_4_n_c4_1_reset, %col_4_n_c4_1_value = firrtl.instance col_4_n_c4_1 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_c4_2_clock, %col_4_n_c4_2_reset, %col_4_n_c4_2_value = firrtl.instance col_4_n_c4_2 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_c128_0_clock, %col_4_n_c128_0_reset, %col_4_n_c128_0_value = firrtl.instance col_4_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_c128_1_clock, %col_4_n_c128_1_reset, %col_4_n_c128_1_value = firrtl.instance col_4_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_c181_0_clock, %col_4_n_c181_0_reset, %col_4_n_c181_0_value = firrtl.instance col_4_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_c181_1_clock, %col_4_n_c181_1_reset, %col_4_n_c181_1_value = firrtl.instance col_4_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_c8192_clock, %col_4_n_c8192_reset, %col_4_n_c8192_value = firrtl.instance col_4_n_c8192 @C8192(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_w7_clock, %col_4_n_w7_reset, %col_4_n_w7_value = firrtl.instance col_4_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_w1_sub_w7_clock, %col_4_n_w1_sub_w7_reset, %col_4_n_w1_sub_w7_value = firrtl.instance col_4_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_w1_add_w7_clock, %col_4_n_w1_add_w7_reset, %col_4_n_w1_add_w7_value = firrtl.instance col_4_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_w3_clock, %col_4_n_w3_reset, %col_4_n_w3_value = firrtl.instance col_4_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_w3_sub_w5_clock, %col_4_n_w3_sub_w5_reset, %col_4_n_w3_sub_w5_value = firrtl.instance col_4_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_w3_add_w5_clock, %col_4_n_w3_add_w5_reset, %col_4_n_w3_add_w5_value = firrtl.instance col_4_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_w6_clock, %col_4_n_w6_reset, %col_4_n_w6_value = firrtl.instance col_4_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_w2_sub_w6_clock, %col_4_n_w2_sub_w6_reset, %col_4_n_w2_sub_w6_value = firrtl.instance col_4_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_w2_add_w6_clock, %col_4_n_w2_add_w6_reset, %col_4_n_w2_add_w6_value = firrtl.instance col_4_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_4_n_x1_0_clock, %col_4_n_x1_0_reset, %col_4_n_x1_0_x, %col_4_n_x1_0_z = firrtl.instance col_4_n_x1_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_t0_0_clock, %col_4_n_t0_0_reset, %col_4_n_t0_0_x, %col_4_n_t0_0_z = firrtl.instance col_4_n_t0_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x0_0_clock, %col_4_n_x0_0_reset, %col_4_n_x0_0_x, %col_4_n_x0_0_y, %col_4_n_x0_0_z = firrtl.instance col_4_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x0_0_clock, %col_4_d_x0_0_reset, %col_4_d_x0_0_x, %col_4_d_x0_0_y, %col_4_d_x0_0_z = firrtl.instance col_4_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x1_0_clock, %col_4_d_x1_0_reset, %col_4_d_x1_0_x, %col_4_d_x1_0_y, %col_4_d_x1_0_z = firrtl.instance col_4_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x2_0_clock, %col_4_d_x2_0_reset, %col_4_d_x2_0_x, %col_4_d_x2_0_y, %col_4_d_x2_0_z = firrtl.instance col_4_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x3_0_clock, %col_4_d_x3_0_reset, %col_4_d_x3_0_x, %col_4_d_x3_0_y, %col_4_d_x3_0_z = firrtl.instance col_4_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x4_0_clock, %col_4_d_x4_0_reset, %col_4_d_x4_0_x, %col_4_d_x4_0_y, %col_4_d_x4_0_z = firrtl.instance col_4_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x5_0_clock, %col_4_d_x5_0_reset, %col_4_d_x5_0_x, %col_4_d_x5_0_y, %col_4_d_x5_0_z = firrtl.instance col_4_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x6_0_clock, %col_4_d_x6_0_reset, %col_4_d_x6_0_x, %col_4_d_x6_0_y, %col_4_d_x6_0_z = firrtl.instance col_4_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x7_0_clock, %col_4_d_x7_0_reset, %col_4_d_x7_0_x, %col_4_d_x7_0_y, %col_4_d_x7_0_z = firrtl.instance col_4_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_u8_0_clock, %col_4_n_u8_0_reset, %col_4_n_u8_0_x, %col_4_n_u8_0_y, %col_4_n_u8_0_z = firrtl.instance col_4_n_u8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_v8_0_clock, %col_4_n_v8_0_reset, %col_4_n_v8_0_x, %col_4_n_v8_0_y, %col_4_n_v8_0_z = firrtl.instance col_4_n_v8_0 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x8_0_clock, %col_4_n_x8_0_reset, %col_4_n_x8_0_x, %col_4_n_x8_0_y, %col_4_n_x8_0_z = firrtl.instance col_4_n_x8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x8_0_clock, %col_4_d_x8_0_reset, %col_4_d_x8_0_x, %col_4_d_x8_0_y, %col_4_d_x8_0_z = firrtl.instance col_4_d_x8_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_u4_1_clock, %col_4_n_u4_1_reset, %col_4_n_u4_1_x, %col_4_n_u4_1_y, %col_4_n_u4_1_z = firrtl.instance col_4_n_u4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_v4_1_clock, %col_4_n_v4_1_reset, %col_4_n_v4_1_x, %col_4_n_v4_1_y, %col_4_n_v4_1_z = firrtl.instance col_4_n_v4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x4_1_clock, %col_4_n_x4_1_reset, %col_4_n_x4_1_x, %col_4_n_x4_1_z = firrtl.instance col_4_n_x4_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x4_1_clock, %col_4_d_x4_1_reset, %col_4_d_x4_1_x, %col_4_d_x4_1_y, %col_4_d_x4_1_z = firrtl.instance col_4_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_u5_1_clock, %col_4_n_u5_1_reset, %col_4_n_u5_1_x, %col_4_n_u5_1_y, %col_4_n_u5_1_z = firrtl.instance col_4_n_u5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_v5_1_clock, %col_4_n_v5_1_reset, %col_4_n_v5_1_x, %col_4_n_v5_1_y, %col_4_n_v5_1_z = firrtl.instance col_4_n_v5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x5_1_clock, %col_4_n_x5_1_reset, %col_4_n_x5_1_x, %col_4_n_x5_1_z = firrtl.instance col_4_n_x5_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x5_1_clock, %col_4_d_x5_1_reset, %col_4_d_x5_1_x, %col_4_d_x5_1_y, %col_4_d_x5_1_z = firrtl.instance col_4_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_u8_1_clock, %col_4_n_u8_1_reset, %col_4_n_u8_1_x, %col_4_n_u8_1_y, %col_4_n_u8_1_z = firrtl.instance col_4_n_u8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_v8_1_clock, %col_4_n_v8_1_reset, %col_4_n_v8_1_x, %col_4_n_v8_1_y, %col_4_n_v8_1_z = firrtl.instance col_4_n_v8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x8_1_clock, %col_4_n_x8_1_reset, %col_4_n_x8_1_x, %col_4_n_x8_1_y, %col_4_n_x8_1_z = firrtl.instance col_4_n_x8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x8_1_clock, %col_4_d_x8_1_reset, %col_4_d_x8_1_x, %col_4_d_x8_1_y, %col_4_d_x8_1_z = firrtl.instance col_4_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_u6_1_clock, %col_4_n_u6_1_reset, %col_4_n_u6_1_x, %col_4_n_u6_1_y, %col_4_n_u6_1_z = firrtl.instance col_4_n_u6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_v6_1_clock, %col_4_n_v6_1_reset, %col_4_n_v6_1_x, %col_4_n_v6_1_y, %col_4_n_v6_1_z = firrtl.instance col_4_n_v6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x6_1_clock, %col_4_n_x6_1_reset, %col_4_n_x6_1_x, %col_4_n_x6_1_z = firrtl.instance col_4_n_x6_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x6_1_clock, %col_4_d_x6_1_reset, %col_4_d_x6_1_x, %col_4_d_x6_1_y, %col_4_d_x6_1_z = firrtl.instance col_4_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_u7_1_clock, %col_4_n_u7_1_reset, %col_4_n_u7_1_x, %col_4_n_u7_1_y, %col_4_n_u7_1_z = firrtl.instance col_4_n_u7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_v7_1_clock, %col_4_n_v7_1_reset, %col_4_n_v7_1_x, %col_4_n_v7_1_y, %col_4_n_v7_1_z = firrtl.instance col_4_n_v7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x7_1_clock, %col_4_n_x7_1_reset, %col_4_n_x7_1_x, %col_4_n_x7_1_z = firrtl.instance col_4_n_x7_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x7_1_clock, %col_4_d_x7_1_reset, %col_4_d_x7_1_x, %col_4_d_x7_1_y, %col_4_d_x7_1_z = firrtl.instance col_4_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x8_2_clock, %col_4_n_x8_2_reset, %col_4_n_x8_2_x, %col_4_n_x8_2_y, %col_4_n_x8_2_z = firrtl.instance col_4_n_x8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x8_2_clock, %col_4_d_x8_2_reset, %col_4_d_x8_2_x, %col_4_d_x8_2_y, %col_4_d_x8_2_z = firrtl.instance col_4_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x0_1_clock, %col_4_n_x0_1_reset, %col_4_n_x0_1_x, %col_4_n_x0_1_y, %col_4_n_x0_1_z = firrtl.instance col_4_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x0_1_clock, %col_4_d_x0_1_reset, %col_4_d_x0_1_x, %col_4_d_x0_1_y, %col_4_d_x0_1_z = firrtl.instance col_4_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_u1_1_clock, %col_4_n_u1_1_reset, %col_4_n_u1_1_x, %col_4_n_u1_1_y, %col_4_n_u1_1_z = firrtl.instance col_4_n_u1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_v1_1_clock, %col_4_n_v1_1_reset, %col_4_n_v1_1_x, %col_4_n_v1_1_y, %col_4_n_v1_1_z = firrtl.instance col_4_n_v1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x1_1_clock, %col_4_n_x1_1_reset, %col_4_n_x1_1_x, %col_4_n_x1_1_y, %col_4_n_x1_1_z = firrtl.instance col_4_n_x1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x1_1_clock, %col_4_d_x1_1_reset, %col_4_d_x1_1_x, %col_4_d_x1_1_y, %col_4_d_x1_1_z = firrtl.instance col_4_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_u2_1_clock, %col_4_n_u2_1_reset, %col_4_n_u2_1_x, %col_4_n_u2_1_y, %col_4_n_u2_1_z = firrtl.instance col_4_n_u2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_v2_1_clock, %col_4_n_v2_1_reset, %col_4_n_v2_1_x, %col_4_n_v2_1_y, %col_4_n_v2_1_z = firrtl.instance col_4_n_v2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x2_1_clock, %col_4_n_x2_1_reset, %col_4_n_x2_1_x, %col_4_n_x2_1_z = firrtl.instance col_4_n_x2_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x2_1_clock, %col_4_d_x2_1_reset, %col_4_d_x2_1_x, %col_4_d_x2_1_y, %col_4_d_x2_1_z = firrtl.instance col_4_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_u3_1_clock, %col_4_n_u3_1_reset, %col_4_n_u3_1_x, %col_4_n_u3_1_y, %col_4_n_u3_1_z = firrtl.instance col_4_n_u3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_v3_1_clock, %col_4_n_v3_1_reset, %col_4_n_v3_1_x, %col_4_n_v3_1_y, %col_4_n_v3_1_z = firrtl.instance col_4_n_v3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x3_1_clock, %col_4_n_x3_1_reset, %col_4_n_x3_1_x, %col_4_n_x3_1_z = firrtl.instance col_4_n_x3_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x3_1_clock, %col_4_d_x3_1_reset, %col_4_d_x3_1_x, %col_4_d_x3_1_y, %col_4_d_x3_1_z = firrtl.instance col_4_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x1_2_clock, %col_4_n_x1_2_reset, %col_4_n_x1_2_x, %col_4_n_x1_2_y, %col_4_n_x1_2_z = firrtl.instance col_4_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x1_2_clock, %col_4_d_x1_2_reset, %col_4_d_x1_2_x, %col_4_d_x1_2_y, %col_4_d_x1_2_z = firrtl.instance col_4_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x4_2_clock, %col_4_n_x4_2_reset, %col_4_n_x4_2_x, %col_4_n_x4_2_y, %col_4_n_x4_2_z = firrtl.instance col_4_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x4_2_clock, %col_4_d_x4_2_reset, %col_4_d_x4_2_x, %col_4_d_x4_2_y, %col_4_d_x4_2_z = firrtl.instance col_4_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x6_2_clock, %col_4_n_x6_2_reset, %col_4_n_x6_2_x, %col_4_n_x6_2_y, %col_4_n_x6_2_z = firrtl.instance col_4_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x6_2_clock, %col_4_d_x6_2_reset, %col_4_d_x6_2_x, %col_4_d_x6_2_y, %col_4_d_x6_2_z = firrtl.instance col_4_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x5_2_clock, %col_4_n_x5_2_reset, %col_4_n_x5_2_x, %col_4_n_x5_2_y, %col_4_n_x5_2_z = firrtl.instance col_4_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x5_2_clock, %col_4_d_x5_2_reset, %col_4_d_x5_2_x, %col_4_d_x5_2_y, %col_4_d_x5_2_z = firrtl.instance col_4_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x7_2_clock, %col_4_n_x7_2_reset, %col_4_n_x7_2_x, %col_4_n_x7_2_y, %col_4_n_x7_2_z = firrtl.instance col_4_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x7_2_clock, %col_4_d_x7_2_reset, %col_4_d_x7_2_x, %col_4_d_x7_2_y, %col_4_d_x7_2_z = firrtl.instance col_4_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x8_3_clock, %col_4_n_x8_3_reset, %col_4_n_x8_3_x, %col_4_n_x8_3_y, %col_4_n_x8_3_z = firrtl.instance col_4_n_x8_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x8_3_clock, %col_4_d_x8_3_reset, %col_4_d_x8_3_x, %col_4_d_x8_3_y, %col_4_d_x8_3_z = firrtl.instance col_4_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x3_2_clock, %col_4_n_x3_2_reset, %col_4_n_x3_2_x, %col_4_n_x3_2_y, %col_4_n_x3_2_z = firrtl.instance col_4_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x3_2_clock, %col_4_d_x3_2_reset, %col_4_d_x3_2_x, %col_4_d_x3_2_y, %col_4_d_x3_2_z = firrtl.instance col_4_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x0_2_clock, %col_4_n_x0_2_reset, %col_4_n_x0_2_x, %col_4_n_x0_2_y, %col_4_n_x0_2_z = firrtl.instance col_4_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x0_2_clock, %col_4_d_x0_2_reset, %col_4_d_x0_2_x, %col_4_d_x0_2_y, %col_4_d_x0_2_z = firrtl.instance col_4_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_u2_2_clock, %col_4_n_u2_2_reset, %col_4_n_u2_2_x, %col_4_n_u2_2_y, %col_4_n_u2_2_z = firrtl.instance col_4_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_v2_2_clock, %col_4_n_v2_2_reset, %col_4_n_v2_2_x, %col_4_n_v2_2_y, %col_4_n_v2_2_z = firrtl.instance col_4_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_w2_2_clock, %col_4_n_w2_2_reset, %col_4_n_w2_2_x, %col_4_n_w2_2_y, %col_4_n_w2_2_z = firrtl.instance col_4_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x2_2_clock, %col_4_n_x2_2_reset, %col_4_n_x2_2_x, %col_4_n_x2_2_z = firrtl.instance col_4_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x2_2_clock, %col_4_d_x2_2_reset, %col_4_d_x2_2_x, %col_4_d_x2_2_y, %col_4_d_x2_2_z = firrtl.instance col_4_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_u4_3_clock, %col_4_n_u4_3_reset, %col_4_n_u4_3_x, %col_4_n_u4_3_y, %col_4_n_u4_3_z = firrtl.instance col_4_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_v4_3_clock, %col_4_n_v4_3_reset, %col_4_n_v4_3_x, %col_4_n_v4_3_y, %col_4_n_v4_3_z = firrtl.instance col_4_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_w4_3_clock, %col_4_n_w4_3_reset, %col_4_n_w4_3_x, %col_4_n_w4_3_y, %col_4_n_w4_3_z = firrtl.instance col_4_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_x4_3_clock, %col_4_n_x4_3_reset, %col_4_n_x4_3_x, %col_4_n_x4_3_z = firrtl.instance col_4_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_d_x4_3_clock, %col_4_d_x4_3_reset, %col_4_d_x4_3_x, %col_4_d_x4_3_y, %col_4_d_x4_3_z = firrtl.instance col_4_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_tmp_0_clock, %col_4_n_tmp_0_reset, %col_4_n_tmp_0_x, %col_4_n_tmp_0_y, %col_4_n_tmp_0_z = firrtl.instance col_4_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_val_0_clock, %col_4_n_val_0_reset, %col_4_n_val_0_x, %col_4_n_val_0_z = firrtl.instance col_4_n_val_0 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_clp_0_clock, %col_4_n_clp_0_reset, %col_4_n_clp_0_x, %col_4_n_clp_0_z = firrtl.instance col_4_n_clp_0 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_tmp_1_clock, %col_4_n_tmp_1_reset, %col_4_n_tmp_1_x, %col_4_n_tmp_1_y, %col_4_n_tmp_1_z = firrtl.instance col_4_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_val_1_clock, %col_4_n_val_1_reset, %col_4_n_val_1_x, %col_4_n_val_1_z = firrtl.instance col_4_n_val_1 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_clp_1_clock, %col_4_n_clp_1_reset, %col_4_n_clp_1_x, %col_4_n_clp_1_z = firrtl.instance col_4_n_clp_1 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_tmp_2_clock, %col_4_n_tmp_2_reset, %col_4_n_tmp_2_x, %col_4_n_tmp_2_y, %col_4_n_tmp_2_z = firrtl.instance col_4_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_val_2_clock, %col_4_n_val_2_reset, %col_4_n_val_2_x, %col_4_n_val_2_z = firrtl.instance col_4_n_val_2 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_clp_2_clock, %col_4_n_clp_2_reset, %col_4_n_clp_2_x, %col_4_n_clp_2_z = firrtl.instance col_4_n_clp_2 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_tmp_3_clock, %col_4_n_tmp_3_reset, %col_4_n_tmp_3_x, %col_4_n_tmp_3_y, %col_4_n_tmp_3_z = firrtl.instance col_4_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_val_3_clock, %col_4_n_val_3_reset, %col_4_n_val_3_x, %col_4_n_val_3_z = firrtl.instance col_4_n_val_3 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_clp_3_clock, %col_4_n_clp_3_reset, %col_4_n_clp_3_x, %col_4_n_clp_3_z = firrtl.instance col_4_n_clp_3 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_tmp_4_clock, %col_4_n_tmp_4_reset, %col_4_n_tmp_4_x, %col_4_n_tmp_4_y, %col_4_n_tmp_4_z = firrtl.instance col_4_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_val_4_clock, %col_4_n_val_4_reset, %col_4_n_val_4_x, %col_4_n_val_4_z = firrtl.instance col_4_n_val_4 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_clp_4_clock, %col_4_n_clp_4_reset, %col_4_n_clp_4_x, %col_4_n_clp_4_z = firrtl.instance col_4_n_clp_4 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_tmp_5_clock, %col_4_n_tmp_5_reset, %col_4_n_tmp_5_x, %col_4_n_tmp_5_y, %col_4_n_tmp_5_z = firrtl.instance col_4_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_val_5_clock, %col_4_n_val_5_reset, %col_4_n_val_5_x, %col_4_n_val_5_z = firrtl.instance col_4_n_val_5 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_clp_5_clock, %col_4_n_clp_5_reset, %col_4_n_clp_5_x, %col_4_n_clp_5_z = firrtl.instance col_4_n_clp_5 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_tmp_6_clock, %col_4_n_tmp_6_reset, %col_4_n_tmp_6_x, %col_4_n_tmp_6_y, %col_4_n_tmp_6_z = firrtl.instance col_4_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_val_6_clock, %col_4_n_val_6_reset, %col_4_n_val_6_x, %col_4_n_val_6_z = firrtl.instance col_4_n_val_6 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_clp_6_clock, %col_4_n_clp_6_reset, %col_4_n_clp_6_x, %col_4_n_clp_6_z = firrtl.instance col_4_n_clp_6 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_tmp_7_clock, %col_4_n_tmp_7_reset, %col_4_n_tmp_7_x, %col_4_n_tmp_7_y, %col_4_n_tmp_7_z = firrtl.instance col_4_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_val_7_clock, %col_4_n_val_7_reset, %col_4_n_val_7_x, %col_4_n_val_7_z = firrtl.instance col_4_n_val_7 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_4_n_clp_7_clock, %col_4_n_clp_7_reset, %col_4_n_clp_7_x, %col_4_n_clp_7_z = firrtl.instance col_4_n_clp_7 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_c4_0_clock, %col_5_n_c4_0_reset, %col_5_n_c4_0_value = firrtl.instance col_5_n_c4_0 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_c4_1_clock, %col_5_n_c4_1_reset, %col_5_n_c4_1_value = firrtl.instance col_5_n_c4_1 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_c4_2_clock, %col_5_n_c4_2_reset, %col_5_n_c4_2_value = firrtl.instance col_5_n_c4_2 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_c128_0_clock, %col_5_n_c128_0_reset, %col_5_n_c128_0_value = firrtl.instance col_5_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_c128_1_clock, %col_5_n_c128_1_reset, %col_5_n_c128_1_value = firrtl.instance col_5_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_c181_0_clock, %col_5_n_c181_0_reset, %col_5_n_c181_0_value = firrtl.instance col_5_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_c181_1_clock, %col_5_n_c181_1_reset, %col_5_n_c181_1_value = firrtl.instance col_5_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_c8192_clock, %col_5_n_c8192_reset, %col_5_n_c8192_value = firrtl.instance col_5_n_c8192 @C8192(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_w7_clock, %col_5_n_w7_reset, %col_5_n_w7_value = firrtl.instance col_5_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_w1_sub_w7_clock, %col_5_n_w1_sub_w7_reset, %col_5_n_w1_sub_w7_value = firrtl.instance col_5_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_w1_add_w7_clock, %col_5_n_w1_add_w7_reset, %col_5_n_w1_add_w7_value = firrtl.instance col_5_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_w3_clock, %col_5_n_w3_reset, %col_5_n_w3_value = firrtl.instance col_5_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_w3_sub_w5_clock, %col_5_n_w3_sub_w5_reset, %col_5_n_w3_sub_w5_value = firrtl.instance col_5_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_w3_add_w5_clock, %col_5_n_w3_add_w5_reset, %col_5_n_w3_add_w5_value = firrtl.instance col_5_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_w6_clock, %col_5_n_w6_reset, %col_5_n_w6_value = firrtl.instance col_5_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_w2_sub_w6_clock, %col_5_n_w2_sub_w6_reset, %col_5_n_w2_sub_w6_value = firrtl.instance col_5_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_w2_add_w6_clock, %col_5_n_w2_add_w6_reset, %col_5_n_w2_add_w6_value = firrtl.instance col_5_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_5_n_x1_0_clock, %col_5_n_x1_0_reset, %col_5_n_x1_0_x, %col_5_n_x1_0_z = firrtl.instance col_5_n_x1_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_t0_0_clock, %col_5_n_t0_0_reset, %col_5_n_t0_0_x, %col_5_n_t0_0_z = firrtl.instance col_5_n_t0_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x0_0_clock, %col_5_n_x0_0_reset, %col_5_n_x0_0_x, %col_5_n_x0_0_y, %col_5_n_x0_0_z = firrtl.instance col_5_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x0_0_clock, %col_5_d_x0_0_reset, %col_5_d_x0_0_x, %col_5_d_x0_0_y, %col_5_d_x0_0_z = firrtl.instance col_5_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x1_0_clock, %col_5_d_x1_0_reset, %col_5_d_x1_0_x, %col_5_d_x1_0_y, %col_5_d_x1_0_z = firrtl.instance col_5_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x2_0_clock, %col_5_d_x2_0_reset, %col_5_d_x2_0_x, %col_5_d_x2_0_y, %col_5_d_x2_0_z = firrtl.instance col_5_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x3_0_clock, %col_5_d_x3_0_reset, %col_5_d_x3_0_x, %col_5_d_x3_0_y, %col_5_d_x3_0_z = firrtl.instance col_5_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x4_0_clock, %col_5_d_x4_0_reset, %col_5_d_x4_0_x, %col_5_d_x4_0_y, %col_5_d_x4_0_z = firrtl.instance col_5_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x5_0_clock, %col_5_d_x5_0_reset, %col_5_d_x5_0_x, %col_5_d_x5_0_y, %col_5_d_x5_0_z = firrtl.instance col_5_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x6_0_clock, %col_5_d_x6_0_reset, %col_5_d_x6_0_x, %col_5_d_x6_0_y, %col_5_d_x6_0_z = firrtl.instance col_5_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x7_0_clock, %col_5_d_x7_0_reset, %col_5_d_x7_0_x, %col_5_d_x7_0_y, %col_5_d_x7_0_z = firrtl.instance col_5_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_u8_0_clock, %col_5_n_u8_0_reset, %col_5_n_u8_0_x, %col_5_n_u8_0_y, %col_5_n_u8_0_z = firrtl.instance col_5_n_u8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_v8_0_clock, %col_5_n_v8_0_reset, %col_5_n_v8_0_x, %col_5_n_v8_0_y, %col_5_n_v8_0_z = firrtl.instance col_5_n_v8_0 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x8_0_clock, %col_5_n_x8_0_reset, %col_5_n_x8_0_x, %col_5_n_x8_0_y, %col_5_n_x8_0_z = firrtl.instance col_5_n_x8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x8_0_clock, %col_5_d_x8_0_reset, %col_5_d_x8_0_x, %col_5_d_x8_0_y, %col_5_d_x8_0_z = firrtl.instance col_5_d_x8_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_u4_1_clock, %col_5_n_u4_1_reset, %col_5_n_u4_1_x, %col_5_n_u4_1_y, %col_5_n_u4_1_z = firrtl.instance col_5_n_u4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_v4_1_clock, %col_5_n_v4_1_reset, %col_5_n_v4_1_x, %col_5_n_v4_1_y, %col_5_n_v4_1_z = firrtl.instance col_5_n_v4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x4_1_clock, %col_5_n_x4_1_reset, %col_5_n_x4_1_x, %col_5_n_x4_1_z = firrtl.instance col_5_n_x4_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x4_1_clock, %col_5_d_x4_1_reset, %col_5_d_x4_1_x, %col_5_d_x4_1_y, %col_5_d_x4_1_z = firrtl.instance col_5_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_u5_1_clock, %col_5_n_u5_1_reset, %col_5_n_u5_1_x, %col_5_n_u5_1_y, %col_5_n_u5_1_z = firrtl.instance col_5_n_u5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_v5_1_clock, %col_5_n_v5_1_reset, %col_5_n_v5_1_x, %col_5_n_v5_1_y, %col_5_n_v5_1_z = firrtl.instance col_5_n_v5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x5_1_clock, %col_5_n_x5_1_reset, %col_5_n_x5_1_x, %col_5_n_x5_1_z = firrtl.instance col_5_n_x5_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x5_1_clock, %col_5_d_x5_1_reset, %col_5_d_x5_1_x, %col_5_d_x5_1_y, %col_5_d_x5_1_z = firrtl.instance col_5_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_u8_1_clock, %col_5_n_u8_1_reset, %col_5_n_u8_1_x, %col_5_n_u8_1_y, %col_5_n_u8_1_z = firrtl.instance col_5_n_u8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_v8_1_clock, %col_5_n_v8_1_reset, %col_5_n_v8_1_x, %col_5_n_v8_1_y, %col_5_n_v8_1_z = firrtl.instance col_5_n_v8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x8_1_clock, %col_5_n_x8_1_reset, %col_5_n_x8_1_x, %col_5_n_x8_1_y, %col_5_n_x8_1_z = firrtl.instance col_5_n_x8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x8_1_clock, %col_5_d_x8_1_reset, %col_5_d_x8_1_x, %col_5_d_x8_1_y, %col_5_d_x8_1_z = firrtl.instance col_5_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_u6_1_clock, %col_5_n_u6_1_reset, %col_5_n_u6_1_x, %col_5_n_u6_1_y, %col_5_n_u6_1_z = firrtl.instance col_5_n_u6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_v6_1_clock, %col_5_n_v6_1_reset, %col_5_n_v6_1_x, %col_5_n_v6_1_y, %col_5_n_v6_1_z = firrtl.instance col_5_n_v6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x6_1_clock, %col_5_n_x6_1_reset, %col_5_n_x6_1_x, %col_5_n_x6_1_z = firrtl.instance col_5_n_x6_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x6_1_clock, %col_5_d_x6_1_reset, %col_5_d_x6_1_x, %col_5_d_x6_1_y, %col_5_d_x6_1_z = firrtl.instance col_5_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_u7_1_clock, %col_5_n_u7_1_reset, %col_5_n_u7_1_x, %col_5_n_u7_1_y, %col_5_n_u7_1_z = firrtl.instance col_5_n_u7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_v7_1_clock, %col_5_n_v7_1_reset, %col_5_n_v7_1_x, %col_5_n_v7_1_y, %col_5_n_v7_1_z = firrtl.instance col_5_n_v7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x7_1_clock, %col_5_n_x7_1_reset, %col_5_n_x7_1_x, %col_5_n_x7_1_z = firrtl.instance col_5_n_x7_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x7_1_clock, %col_5_d_x7_1_reset, %col_5_d_x7_1_x, %col_5_d_x7_1_y, %col_5_d_x7_1_z = firrtl.instance col_5_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x8_2_clock, %col_5_n_x8_2_reset, %col_5_n_x8_2_x, %col_5_n_x8_2_y, %col_5_n_x8_2_z = firrtl.instance col_5_n_x8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x8_2_clock, %col_5_d_x8_2_reset, %col_5_d_x8_2_x, %col_5_d_x8_2_y, %col_5_d_x8_2_z = firrtl.instance col_5_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x0_1_clock, %col_5_n_x0_1_reset, %col_5_n_x0_1_x, %col_5_n_x0_1_y, %col_5_n_x0_1_z = firrtl.instance col_5_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x0_1_clock, %col_5_d_x0_1_reset, %col_5_d_x0_1_x, %col_5_d_x0_1_y, %col_5_d_x0_1_z = firrtl.instance col_5_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_u1_1_clock, %col_5_n_u1_1_reset, %col_5_n_u1_1_x, %col_5_n_u1_1_y, %col_5_n_u1_1_z = firrtl.instance col_5_n_u1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_v1_1_clock, %col_5_n_v1_1_reset, %col_5_n_v1_1_x, %col_5_n_v1_1_y, %col_5_n_v1_1_z = firrtl.instance col_5_n_v1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x1_1_clock, %col_5_n_x1_1_reset, %col_5_n_x1_1_x, %col_5_n_x1_1_y, %col_5_n_x1_1_z = firrtl.instance col_5_n_x1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x1_1_clock, %col_5_d_x1_1_reset, %col_5_d_x1_1_x, %col_5_d_x1_1_y, %col_5_d_x1_1_z = firrtl.instance col_5_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_u2_1_clock, %col_5_n_u2_1_reset, %col_5_n_u2_1_x, %col_5_n_u2_1_y, %col_5_n_u2_1_z = firrtl.instance col_5_n_u2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_v2_1_clock, %col_5_n_v2_1_reset, %col_5_n_v2_1_x, %col_5_n_v2_1_y, %col_5_n_v2_1_z = firrtl.instance col_5_n_v2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x2_1_clock, %col_5_n_x2_1_reset, %col_5_n_x2_1_x, %col_5_n_x2_1_z = firrtl.instance col_5_n_x2_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x2_1_clock, %col_5_d_x2_1_reset, %col_5_d_x2_1_x, %col_5_d_x2_1_y, %col_5_d_x2_1_z = firrtl.instance col_5_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_u3_1_clock, %col_5_n_u3_1_reset, %col_5_n_u3_1_x, %col_5_n_u3_1_y, %col_5_n_u3_1_z = firrtl.instance col_5_n_u3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_v3_1_clock, %col_5_n_v3_1_reset, %col_5_n_v3_1_x, %col_5_n_v3_1_y, %col_5_n_v3_1_z = firrtl.instance col_5_n_v3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x3_1_clock, %col_5_n_x3_1_reset, %col_5_n_x3_1_x, %col_5_n_x3_1_z = firrtl.instance col_5_n_x3_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x3_1_clock, %col_5_d_x3_1_reset, %col_5_d_x3_1_x, %col_5_d_x3_1_y, %col_5_d_x3_1_z = firrtl.instance col_5_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x1_2_clock, %col_5_n_x1_2_reset, %col_5_n_x1_2_x, %col_5_n_x1_2_y, %col_5_n_x1_2_z = firrtl.instance col_5_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x1_2_clock, %col_5_d_x1_2_reset, %col_5_d_x1_2_x, %col_5_d_x1_2_y, %col_5_d_x1_2_z = firrtl.instance col_5_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x4_2_clock, %col_5_n_x4_2_reset, %col_5_n_x4_2_x, %col_5_n_x4_2_y, %col_5_n_x4_2_z = firrtl.instance col_5_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x4_2_clock, %col_5_d_x4_2_reset, %col_5_d_x4_2_x, %col_5_d_x4_2_y, %col_5_d_x4_2_z = firrtl.instance col_5_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x6_2_clock, %col_5_n_x6_2_reset, %col_5_n_x6_2_x, %col_5_n_x6_2_y, %col_5_n_x6_2_z = firrtl.instance col_5_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x6_2_clock, %col_5_d_x6_2_reset, %col_5_d_x6_2_x, %col_5_d_x6_2_y, %col_5_d_x6_2_z = firrtl.instance col_5_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x5_2_clock, %col_5_n_x5_2_reset, %col_5_n_x5_2_x, %col_5_n_x5_2_y, %col_5_n_x5_2_z = firrtl.instance col_5_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x5_2_clock, %col_5_d_x5_2_reset, %col_5_d_x5_2_x, %col_5_d_x5_2_y, %col_5_d_x5_2_z = firrtl.instance col_5_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x7_2_clock, %col_5_n_x7_2_reset, %col_5_n_x7_2_x, %col_5_n_x7_2_y, %col_5_n_x7_2_z = firrtl.instance col_5_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x7_2_clock, %col_5_d_x7_2_reset, %col_5_d_x7_2_x, %col_5_d_x7_2_y, %col_5_d_x7_2_z = firrtl.instance col_5_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x8_3_clock, %col_5_n_x8_3_reset, %col_5_n_x8_3_x, %col_5_n_x8_3_y, %col_5_n_x8_3_z = firrtl.instance col_5_n_x8_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x8_3_clock, %col_5_d_x8_3_reset, %col_5_d_x8_3_x, %col_5_d_x8_3_y, %col_5_d_x8_3_z = firrtl.instance col_5_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x3_2_clock, %col_5_n_x3_2_reset, %col_5_n_x3_2_x, %col_5_n_x3_2_y, %col_5_n_x3_2_z = firrtl.instance col_5_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x3_2_clock, %col_5_d_x3_2_reset, %col_5_d_x3_2_x, %col_5_d_x3_2_y, %col_5_d_x3_2_z = firrtl.instance col_5_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x0_2_clock, %col_5_n_x0_2_reset, %col_5_n_x0_2_x, %col_5_n_x0_2_y, %col_5_n_x0_2_z = firrtl.instance col_5_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x0_2_clock, %col_5_d_x0_2_reset, %col_5_d_x0_2_x, %col_5_d_x0_2_y, %col_5_d_x0_2_z = firrtl.instance col_5_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_u2_2_clock, %col_5_n_u2_2_reset, %col_5_n_u2_2_x, %col_5_n_u2_2_y, %col_5_n_u2_2_z = firrtl.instance col_5_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_v2_2_clock, %col_5_n_v2_2_reset, %col_5_n_v2_2_x, %col_5_n_v2_2_y, %col_5_n_v2_2_z = firrtl.instance col_5_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_w2_2_clock, %col_5_n_w2_2_reset, %col_5_n_w2_2_x, %col_5_n_w2_2_y, %col_5_n_w2_2_z = firrtl.instance col_5_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x2_2_clock, %col_5_n_x2_2_reset, %col_5_n_x2_2_x, %col_5_n_x2_2_z = firrtl.instance col_5_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x2_2_clock, %col_5_d_x2_2_reset, %col_5_d_x2_2_x, %col_5_d_x2_2_y, %col_5_d_x2_2_z = firrtl.instance col_5_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_u4_3_clock, %col_5_n_u4_3_reset, %col_5_n_u4_3_x, %col_5_n_u4_3_y, %col_5_n_u4_3_z = firrtl.instance col_5_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_v4_3_clock, %col_5_n_v4_3_reset, %col_5_n_v4_3_x, %col_5_n_v4_3_y, %col_5_n_v4_3_z = firrtl.instance col_5_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_w4_3_clock, %col_5_n_w4_3_reset, %col_5_n_w4_3_x, %col_5_n_w4_3_y, %col_5_n_w4_3_z = firrtl.instance col_5_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_x4_3_clock, %col_5_n_x4_3_reset, %col_5_n_x4_3_x, %col_5_n_x4_3_z = firrtl.instance col_5_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_d_x4_3_clock, %col_5_d_x4_3_reset, %col_5_d_x4_3_x, %col_5_d_x4_3_y, %col_5_d_x4_3_z = firrtl.instance col_5_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_tmp_0_clock, %col_5_n_tmp_0_reset, %col_5_n_tmp_0_x, %col_5_n_tmp_0_y, %col_5_n_tmp_0_z = firrtl.instance col_5_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_val_0_clock, %col_5_n_val_0_reset, %col_5_n_val_0_x, %col_5_n_val_0_z = firrtl.instance col_5_n_val_0 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_clp_0_clock, %col_5_n_clp_0_reset, %col_5_n_clp_0_x, %col_5_n_clp_0_z = firrtl.instance col_5_n_clp_0 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_tmp_1_clock, %col_5_n_tmp_1_reset, %col_5_n_tmp_1_x, %col_5_n_tmp_1_y, %col_5_n_tmp_1_z = firrtl.instance col_5_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_val_1_clock, %col_5_n_val_1_reset, %col_5_n_val_1_x, %col_5_n_val_1_z = firrtl.instance col_5_n_val_1 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_clp_1_clock, %col_5_n_clp_1_reset, %col_5_n_clp_1_x, %col_5_n_clp_1_z = firrtl.instance col_5_n_clp_1 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_tmp_2_clock, %col_5_n_tmp_2_reset, %col_5_n_tmp_2_x, %col_5_n_tmp_2_y, %col_5_n_tmp_2_z = firrtl.instance col_5_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_val_2_clock, %col_5_n_val_2_reset, %col_5_n_val_2_x, %col_5_n_val_2_z = firrtl.instance col_5_n_val_2 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_clp_2_clock, %col_5_n_clp_2_reset, %col_5_n_clp_2_x, %col_5_n_clp_2_z = firrtl.instance col_5_n_clp_2 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_tmp_3_clock, %col_5_n_tmp_3_reset, %col_5_n_tmp_3_x, %col_5_n_tmp_3_y, %col_5_n_tmp_3_z = firrtl.instance col_5_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_val_3_clock, %col_5_n_val_3_reset, %col_5_n_val_3_x, %col_5_n_val_3_z = firrtl.instance col_5_n_val_3 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_clp_3_clock, %col_5_n_clp_3_reset, %col_5_n_clp_3_x, %col_5_n_clp_3_z = firrtl.instance col_5_n_clp_3 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_tmp_4_clock, %col_5_n_tmp_4_reset, %col_5_n_tmp_4_x, %col_5_n_tmp_4_y, %col_5_n_tmp_4_z = firrtl.instance col_5_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_val_4_clock, %col_5_n_val_4_reset, %col_5_n_val_4_x, %col_5_n_val_4_z = firrtl.instance col_5_n_val_4 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_clp_4_clock, %col_5_n_clp_4_reset, %col_5_n_clp_4_x, %col_5_n_clp_4_z = firrtl.instance col_5_n_clp_4 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_tmp_5_clock, %col_5_n_tmp_5_reset, %col_5_n_tmp_5_x, %col_5_n_tmp_5_y, %col_5_n_tmp_5_z = firrtl.instance col_5_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_val_5_clock, %col_5_n_val_5_reset, %col_5_n_val_5_x, %col_5_n_val_5_z = firrtl.instance col_5_n_val_5 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_clp_5_clock, %col_5_n_clp_5_reset, %col_5_n_clp_5_x, %col_5_n_clp_5_z = firrtl.instance col_5_n_clp_5 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_tmp_6_clock, %col_5_n_tmp_6_reset, %col_5_n_tmp_6_x, %col_5_n_tmp_6_y, %col_5_n_tmp_6_z = firrtl.instance col_5_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_val_6_clock, %col_5_n_val_6_reset, %col_5_n_val_6_x, %col_5_n_val_6_z = firrtl.instance col_5_n_val_6 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_clp_6_clock, %col_5_n_clp_6_reset, %col_5_n_clp_6_x, %col_5_n_clp_6_z = firrtl.instance col_5_n_clp_6 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_tmp_7_clock, %col_5_n_tmp_7_reset, %col_5_n_tmp_7_x, %col_5_n_tmp_7_y, %col_5_n_tmp_7_z = firrtl.instance col_5_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_val_7_clock, %col_5_n_val_7_reset, %col_5_n_val_7_x, %col_5_n_val_7_z = firrtl.instance col_5_n_val_7 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_5_n_clp_7_clock, %col_5_n_clp_7_reset, %col_5_n_clp_7_x, %col_5_n_clp_7_z = firrtl.instance col_5_n_clp_7 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_c4_0_clock, %col_6_n_c4_0_reset, %col_6_n_c4_0_value = firrtl.instance col_6_n_c4_0 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_c4_1_clock, %col_6_n_c4_1_reset, %col_6_n_c4_1_value = firrtl.instance col_6_n_c4_1 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_c4_2_clock, %col_6_n_c4_2_reset, %col_6_n_c4_2_value = firrtl.instance col_6_n_c4_2 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_c128_0_clock, %col_6_n_c128_0_reset, %col_6_n_c128_0_value = firrtl.instance col_6_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_c128_1_clock, %col_6_n_c128_1_reset, %col_6_n_c128_1_value = firrtl.instance col_6_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_c181_0_clock, %col_6_n_c181_0_reset, %col_6_n_c181_0_value = firrtl.instance col_6_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_c181_1_clock, %col_6_n_c181_1_reset, %col_6_n_c181_1_value = firrtl.instance col_6_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_c8192_clock, %col_6_n_c8192_reset, %col_6_n_c8192_value = firrtl.instance col_6_n_c8192 @C8192(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_w7_clock, %col_6_n_w7_reset, %col_6_n_w7_value = firrtl.instance col_6_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_w1_sub_w7_clock, %col_6_n_w1_sub_w7_reset, %col_6_n_w1_sub_w7_value = firrtl.instance col_6_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_w1_add_w7_clock, %col_6_n_w1_add_w7_reset, %col_6_n_w1_add_w7_value = firrtl.instance col_6_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_w3_clock, %col_6_n_w3_reset, %col_6_n_w3_value = firrtl.instance col_6_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_w3_sub_w5_clock, %col_6_n_w3_sub_w5_reset, %col_6_n_w3_sub_w5_value = firrtl.instance col_6_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_w3_add_w5_clock, %col_6_n_w3_add_w5_reset, %col_6_n_w3_add_w5_value = firrtl.instance col_6_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_w6_clock, %col_6_n_w6_reset, %col_6_n_w6_value = firrtl.instance col_6_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_w2_sub_w6_clock, %col_6_n_w2_sub_w6_reset, %col_6_n_w2_sub_w6_value = firrtl.instance col_6_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_w2_add_w6_clock, %col_6_n_w2_add_w6_reset, %col_6_n_w2_add_w6_value = firrtl.instance col_6_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_6_n_x1_0_clock, %col_6_n_x1_0_reset, %col_6_n_x1_0_x, %col_6_n_x1_0_z = firrtl.instance col_6_n_x1_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_t0_0_clock, %col_6_n_t0_0_reset, %col_6_n_t0_0_x, %col_6_n_t0_0_z = firrtl.instance col_6_n_t0_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x0_0_clock, %col_6_n_x0_0_reset, %col_6_n_x0_0_x, %col_6_n_x0_0_y, %col_6_n_x0_0_z = firrtl.instance col_6_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x0_0_clock, %col_6_d_x0_0_reset, %col_6_d_x0_0_x, %col_6_d_x0_0_y, %col_6_d_x0_0_z = firrtl.instance col_6_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x1_0_clock, %col_6_d_x1_0_reset, %col_6_d_x1_0_x, %col_6_d_x1_0_y, %col_6_d_x1_0_z = firrtl.instance col_6_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x2_0_clock, %col_6_d_x2_0_reset, %col_6_d_x2_0_x, %col_6_d_x2_0_y, %col_6_d_x2_0_z = firrtl.instance col_6_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x3_0_clock, %col_6_d_x3_0_reset, %col_6_d_x3_0_x, %col_6_d_x3_0_y, %col_6_d_x3_0_z = firrtl.instance col_6_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x4_0_clock, %col_6_d_x4_0_reset, %col_6_d_x4_0_x, %col_6_d_x4_0_y, %col_6_d_x4_0_z = firrtl.instance col_6_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x5_0_clock, %col_6_d_x5_0_reset, %col_6_d_x5_0_x, %col_6_d_x5_0_y, %col_6_d_x5_0_z = firrtl.instance col_6_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x6_0_clock, %col_6_d_x6_0_reset, %col_6_d_x6_0_x, %col_6_d_x6_0_y, %col_6_d_x6_0_z = firrtl.instance col_6_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x7_0_clock, %col_6_d_x7_0_reset, %col_6_d_x7_0_x, %col_6_d_x7_0_y, %col_6_d_x7_0_z = firrtl.instance col_6_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_u8_0_clock, %col_6_n_u8_0_reset, %col_6_n_u8_0_x, %col_6_n_u8_0_y, %col_6_n_u8_0_z = firrtl.instance col_6_n_u8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_v8_0_clock, %col_6_n_v8_0_reset, %col_6_n_v8_0_x, %col_6_n_v8_0_y, %col_6_n_v8_0_z = firrtl.instance col_6_n_v8_0 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x8_0_clock, %col_6_n_x8_0_reset, %col_6_n_x8_0_x, %col_6_n_x8_0_y, %col_6_n_x8_0_z = firrtl.instance col_6_n_x8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x8_0_clock, %col_6_d_x8_0_reset, %col_6_d_x8_0_x, %col_6_d_x8_0_y, %col_6_d_x8_0_z = firrtl.instance col_6_d_x8_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_u4_1_clock, %col_6_n_u4_1_reset, %col_6_n_u4_1_x, %col_6_n_u4_1_y, %col_6_n_u4_1_z = firrtl.instance col_6_n_u4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_v4_1_clock, %col_6_n_v4_1_reset, %col_6_n_v4_1_x, %col_6_n_v4_1_y, %col_6_n_v4_1_z = firrtl.instance col_6_n_v4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x4_1_clock, %col_6_n_x4_1_reset, %col_6_n_x4_1_x, %col_6_n_x4_1_z = firrtl.instance col_6_n_x4_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x4_1_clock, %col_6_d_x4_1_reset, %col_6_d_x4_1_x, %col_6_d_x4_1_y, %col_6_d_x4_1_z = firrtl.instance col_6_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_u5_1_clock, %col_6_n_u5_1_reset, %col_6_n_u5_1_x, %col_6_n_u5_1_y, %col_6_n_u5_1_z = firrtl.instance col_6_n_u5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_v5_1_clock, %col_6_n_v5_1_reset, %col_6_n_v5_1_x, %col_6_n_v5_1_y, %col_6_n_v5_1_z = firrtl.instance col_6_n_v5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x5_1_clock, %col_6_n_x5_1_reset, %col_6_n_x5_1_x, %col_6_n_x5_1_z = firrtl.instance col_6_n_x5_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x5_1_clock, %col_6_d_x5_1_reset, %col_6_d_x5_1_x, %col_6_d_x5_1_y, %col_6_d_x5_1_z = firrtl.instance col_6_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_u8_1_clock, %col_6_n_u8_1_reset, %col_6_n_u8_1_x, %col_6_n_u8_1_y, %col_6_n_u8_1_z = firrtl.instance col_6_n_u8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_v8_1_clock, %col_6_n_v8_1_reset, %col_6_n_v8_1_x, %col_6_n_v8_1_y, %col_6_n_v8_1_z = firrtl.instance col_6_n_v8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x8_1_clock, %col_6_n_x8_1_reset, %col_6_n_x8_1_x, %col_6_n_x8_1_y, %col_6_n_x8_1_z = firrtl.instance col_6_n_x8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x8_1_clock, %col_6_d_x8_1_reset, %col_6_d_x8_1_x, %col_6_d_x8_1_y, %col_6_d_x8_1_z = firrtl.instance col_6_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_u6_1_clock, %col_6_n_u6_1_reset, %col_6_n_u6_1_x, %col_6_n_u6_1_y, %col_6_n_u6_1_z = firrtl.instance col_6_n_u6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_v6_1_clock, %col_6_n_v6_1_reset, %col_6_n_v6_1_x, %col_6_n_v6_1_y, %col_6_n_v6_1_z = firrtl.instance col_6_n_v6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x6_1_clock, %col_6_n_x6_1_reset, %col_6_n_x6_1_x, %col_6_n_x6_1_z = firrtl.instance col_6_n_x6_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x6_1_clock, %col_6_d_x6_1_reset, %col_6_d_x6_1_x, %col_6_d_x6_1_y, %col_6_d_x6_1_z = firrtl.instance col_6_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_u7_1_clock, %col_6_n_u7_1_reset, %col_6_n_u7_1_x, %col_6_n_u7_1_y, %col_6_n_u7_1_z = firrtl.instance col_6_n_u7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_v7_1_clock, %col_6_n_v7_1_reset, %col_6_n_v7_1_x, %col_6_n_v7_1_y, %col_6_n_v7_1_z = firrtl.instance col_6_n_v7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x7_1_clock, %col_6_n_x7_1_reset, %col_6_n_x7_1_x, %col_6_n_x7_1_z = firrtl.instance col_6_n_x7_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x7_1_clock, %col_6_d_x7_1_reset, %col_6_d_x7_1_x, %col_6_d_x7_1_y, %col_6_d_x7_1_z = firrtl.instance col_6_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x8_2_clock, %col_6_n_x8_2_reset, %col_6_n_x8_2_x, %col_6_n_x8_2_y, %col_6_n_x8_2_z = firrtl.instance col_6_n_x8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x8_2_clock, %col_6_d_x8_2_reset, %col_6_d_x8_2_x, %col_6_d_x8_2_y, %col_6_d_x8_2_z = firrtl.instance col_6_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x0_1_clock, %col_6_n_x0_1_reset, %col_6_n_x0_1_x, %col_6_n_x0_1_y, %col_6_n_x0_1_z = firrtl.instance col_6_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x0_1_clock, %col_6_d_x0_1_reset, %col_6_d_x0_1_x, %col_6_d_x0_1_y, %col_6_d_x0_1_z = firrtl.instance col_6_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_u1_1_clock, %col_6_n_u1_1_reset, %col_6_n_u1_1_x, %col_6_n_u1_1_y, %col_6_n_u1_1_z = firrtl.instance col_6_n_u1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_v1_1_clock, %col_6_n_v1_1_reset, %col_6_n_v1_1_x, %col_6_n_v1_1_y, %col_6_n_v1_1_z = firrtl.instance col_6_n_v1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x1_1_clock, %col_6_n_x1_1_reset, %col_6_n_x1_1_x, %col_6_n_x1_1_y, %col_6_n_x1_1_z = firrtl.instance col_6_n_x1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x1_1_clock, %col_6_d_x1_1_reset, %col_6_d_x1_1_x, %col_6_d_x1_1_y, %col_6_d_x1_1_z = firrtl.instance col_6_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_u2_1_clock, %col_6_n_u2_1_reset, %col_6_n_u2_1_x, %col_6_n_u2_1_y, %col_6_n_u2_1_z = firrtl.instance col_6_n_u2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_v2_1_clock, %col_6_n_v2_1_reset, %col_6_n_v2_1_x, %col_6_n_v2_1_y, %col_6_n_v2_1_z = firrtl.instance col_6_n_v2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x2_1_clock, %col_6_n_x2_1_reset, %col_6_n_x2_1_x, %col_6_n_x2_1_z = firrtl.instance col_6_n_x2_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x2_1_clock, %col_6_d_x2_1_reset, %col_6_d_x2_1_x, %col_6_d_x2_1_y, %col_6_d_x2_1_z = firrtl.instance col_6_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_u3_1_clock, %col_6_n_u3_1_reset, %col_6_n_u3_1_x, %col_6_n_u3_1_y, %col_6_n_u3_1_z = firrtl.instance col_6_n_u3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_v3_1_clock, %col_6_n_v3_1_reset, %col_6_n_v3_1_x, %col_6_n_v3_1_y, %col_6_n_v3_1_z = firrtl.instance col_6_n_v3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x3_1_clock, %col_6_n_x3_1_reset, %col_6_n_x3_1_x, %col_6_n_x3_1_z = firrtl.instance col_6_n_x3_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x3_1_clock, %col_6_d_x3_1_reset, %col_6_d_x3_1_x, %col_6_d_x3_1_y, %col_6_d_x3_1_z = firrtl.instance col_6_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x1_2_clock, %col_6_n_x1_2_reset, %col_6_n_x1_2_x, %col_6_n_x1_2_y, %col_6_n_x1_2_z = firrtl.instance col_6_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x1_2_clock, %col_6_d_x1_2_reset, %col_6_d_x1_2_x, %col_6_d_x1_2_y, %col_6_d_x1_2_z = firrtl.instance col_6_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x4_2_clock, %col_6_n_x4_2_reset, %col_6_n_x4_2_x, %col_6_n_x4_2_y, %col_6_n_x4_2_z = firrtl.instance col_6_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x4_2_clock, %col_6_d_x4_2_reset, %col_6_d_x4_2_x, %col_6_d_x4_2_y, %col_6_d_x4_2_z = firrtl.instance col_6_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x6_2_clock, %col_6_n_x6_2_reset, %col_6_n_x6_2_x, %col_6_n_x6_2_y, %col_6_n_x6_2_z = firrtl.instance col_6_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x6_2_clock, %col_6_d_x6_2_reset, %col_6_d_x6_2_x, %col_6_d_x6_2_y, %col_6_d_x6_2_z = firrtl.instance col_6_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x5_2_clock, %col_6_n_x5_2_reset, %col_6_n_x5_2_x, %col_6_n_x5_2_y, %col_6_n_x5_2_z = firrtl.instance col_6_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x5_2_clock, %col_6_d_x5_2_reset, %col_6_d_x5_2_x, %col_6_d_x5_2_y, %col_6_d_x5_2_z = firrtl.instance col_6_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x7_2_clock, %col_6_n_x7_2_reset, %col_6_n_x7_2_x, %col_6_n_x7_2_y, %col_6_n_x7_2_z = firrtl.instance col_6_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x7_2_clock, %col_6_d_x7_2_reset, %col_6_d_x7_2_x, %col_6_d_x7_2_y, %col_6_d_x7_2_z = firrtl.instance col_6_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x8_3_clock, %col_6_n_x8_3_reset, %col_6_n_x8_3_x, %col_6_n_x8_3_y, %col_6_n_x8_3_z = firrtl.instance col_6_n_x8_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x8_3_clock, %col_6_d_x8_3_reset, %col_6_d_x8_3_x, %col_6_d_x8_3_y, %col_6_d_x8_3_z = firrtl.instance col_6_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x3_2_clock, %col_6_n_x3_2_reset, %col_6_n_x3_2_x, %col_6_n_x3_2_y, %col_6_n_x3_2_z = firrtl.instance col_6_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x3_2_clock, %col_6_d_x3_2_reset, %col_6_d_x3_2_x, %col_6_d_x3_2_y, %col_6_d_x3_2_z = firrtl.instance col_6_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x0_2_clock, %col_6_n_x0_2_reset, %col_6_n_x0_2_x, %col_6_n_x0_2_y, %col_6_n_x0_2_z = firrtl.instance col_6_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x0_2_clock, %col_6_d_x0_2_reset, %col_6_d_x0_2_x, %col_6_d_x0_2_y, %col_6_d_x0_2_z = firrtl.instance col_6_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_u2_2_clock, %col_6_n_u2_2_reset, %col_6_n_u2_2_x, %col_6_n_u2_2_y, %col_6_n_u2_2_z = firrtl.instance col_6_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_v2_2_clock, %col_6_n_v2_2_reset, %col_6_n_v2_2_x, %col_6_n_v2_2_y, %col_6_n_v2_2_z = firrtl.instance col_6_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_w2_2_clock, %col_6_n_w2_2_reset, %col_6_n_w2_2_x, %col_6_n_w2_2_y, %col_6_n_w2_2_z = firrtl.instance col_6_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x2_2_clock, %col_6_n_x2_2_reset, %col_6_n_x2_2_x, %col_6_n_x2_2_z = firrtl.instance col_6_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x2_2_clock, %col_6_d_x2_2_reset, %col_6_d_x2_2_x, %col_6_d_x2_2_y, %col_6_d_x2_2_z = firrtl.instance col_6_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_u4_3_clock, %col_6_n_u4_3_reset, %col_6_n_u4_3_x, %col_6_n_u4_3_y, %col_6_n_u4_3_z = firrtl.instance col_6_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_v4_3_clock, %col_6_n_v4_3_reset, %col_6_n_v4_3_x, %col_6_n_v4_3_y, %col_6_n_v4_3_z = firrtl.instance col_6_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_w4_3_clock, %col_6_n_w4_3_reset, %col_6_n_w4_3_x, %col_6_n_w4_3_y, %col_6_n_w4_3_z = firrtl.instance col_6_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_x4_3_clock, %col_6_n_x4_3_reset, %col_6_n_x4_3_x, %col_6_n_x4_3_z = firrtl.instance col_6_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_d_x4_3_clock, %col_6_d_x4_3_reset, %col_6_d_x4_3_x, %col_6_d_x4_3_y, %col_6_d_x4_3_z = firrtl.instance col_6_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_tmp_0_clock, %col_6_n_tmp_0_reset, %col_6_n_tmp_0_x, %col_6_n_tmp_0_y, %col_6_n_tmp_0_z = firrtl.instance col_6_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_val_0_clock, %col_6_n_val_0_reset, %col_6_n_val_0_x, %col_6_n_val_0_z = firrtl.instance col_6_n_val_0 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_clp_0_clock, %col_6_n_clp_0_reset, %col_6_n_clp_0_x, %col_6_n_clp_0_z = firrtl.instance col_6_n_clp_0 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_tmp_1_clock, %col_6_n_tmp_1_reset, %col_6_n_tmp_1_x, %col_6_n_tmp_1_y, %col_6_n_tmp_1_z = firrtl.instance col_6_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_val_1_clock, %col_6_n_val_1_reset, %col_6_n_val_1_x, %col_6_n_val_1_z = firrtl.instance col_6_n_val_1 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_clp_1_clock, %col_6_n_clp_1_reset, %col_6_n_clp_1_x, %col_6_n_clp_1_z = firrtl.instance col_6_n_clp_1 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_tmp_2_clock, %col_6_n_tmp_2_reset, %col_6_n_tmp_2_x, %col_6_n_tmp_2_y, %col_6_n_tmp_2_z = firrtl.instance col_6_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_val_2_clock, %col_6_n_val_2_reset, %col_6_n_val_2_x, %col_6_n_val_2_z = firrtl.instance col_6_n_val_2 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_clp_2_clock, %col_6_n_clp_2_reset, %col_6_n_clp_2_x, %col_6_n_clp_2_z = firrtl.instance col_6_n_clp_2 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_tmp_3_clock, %col_6_n_tmp_3_reset, %col_6_n_tmp_3_x, %col_6_n_tmp_3_y, %col_6_n_tmp_3_z = firrtl.instance col_6_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_val_3_clock, %col_6_n_val_3_reset, %col_6_n_val_3_x, %col_6_n_val_3_z = firrtl.instance col_6_n_val_3 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_clp_3_clock, %col_6_n_clp_3_reset, %col_6_n_clp_3_x, %col_6_n_clp_3_z = firrtl.instance col_6_n_clp_3 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_tmp_4_clock, %col_6_n_tmp_4_reset, %col_6_n_tmp_4_x, %col_6_n_tmp_4_y, %col_6_n_tmp_4_z = firrtl.instance col_6_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_val_4_clock, %col_6_n_val_4_reset, %col_6_n_val_4_x, %col_6_n_val_4_z = firrtl.instance col_6_n_val_4 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_clp_4_clock, %col_6_n_clp_4_reset, %col_6_n_clp_4_x, %col_6_n_clp_4_z = firrtl.instance col_6_n_clp_4 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_tmp_5_clock, %col_6_n_tmp_5_reset, %col_6_n_tmp_5_x, %col_6_n_tmp_5_y, %col_6_n_tmp_5_z = firrtl.instance col_6_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_val_5_clock, %col_6_n_val_5_reset, %col_6_n_val_5_x, %col_6_n_val_5_z = firrtl.instance col_6_n_val_5 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_clp_5_clock, %col_6_n_clp_5_reset, %col_6_n_clp_5_x, %col_6_n_clp_5_z = firrtl.instance col_6_n_clp_5 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_tmp_6_clock, %col_6_n_tmp_6_reset, %col_6_n_tmp_6_x, %col_6_n_tmp_6_y, %col_6_n_tmp_6_z = firrtl.instance col_6_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_val_6_clock, %col_6_n_val_6_reset, %col_6_n_val_6_x, %col_6_n_val_6_z = firrtl.instance col_6_n_val_6 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_clp_6_clock, %col_6_n_clp_6_reset, %col_6_n_clp_6_x, %col_6_n_clp_6_z = firrtl.instance col_6_n_clp_6 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_tmp_7_clock, %col_6_n_tmp_7_reset, %col_6_n_tmp_7_x, %col_6_n_tmp_7_y, %col_6_n_tmp_7_z = firrtl.instance col_6_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_val_7_clock, %col_6_n_val_7_reset, %col_6_n_val_7_x, %col_6_n_val_7_z = firrtl.instance col_6_n_val_7 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_6_n_clp_7_clock, %col_6_n_clp_7_reset, %col_6_n_clp_7_x, %col_6_n_clp_7_z = firrtl.instance col_6_n_clp_7 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_c4_0_clock, %col_7_n_c4_0_reset, %col_7_n_c4_0_value = firrtl.instance col_7_n_c4_0 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_c4_1_clock, %col_7_n_c4_1_reset, %col_7_n_c4_1_value = firrtl.instance col_7_n_c4_1 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_c4_2_clock, %col_7_n_c4_2_reset, %col_7_n_c4_2_value = firrtl.instance col_7_n_c4_2 @C4(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_c128_0_clock, %col_7_n_c128_0_reset, %col_7_n_c128_0_value = firrtl.instance col_7_n_c128_0 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_c128_1_clock, %col_7_n_c128_1_reset, %col_7_n_c128_1_value = firrtl.instance col_7_n_c128_1 @C128(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_c181_0_clock, %col_7_n_c181_0_reset, %col_7_n_c181_0_value = firrtl.instance col_7_n_c181_0 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_c181_1_clock, %col_7_n_c181_1_reset, %col_7_n_c181_1_value = firrtl.instance col_7_n_c181_1 @C181(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_c8192_clock, %col_7_n_c8192_reset, %col_7_n_c8192_value = firrtl.instance col_7_n_c8192 @C8192(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_w7_clock, %col_7_n_w7_reset, %col_7_n_w7_value = firrtl.instance col_7_n_w7 @W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_w1_sub_w7_clock, %col_7_n_w1_sub_w7_reset, %col_7_n_w1_sub_w7_value = firrtl.instance col_7_n_w1_sub_w7 @W1_sub_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_w1_add_w7_clock, %col_7_n_w1_add_w7_reset, %col_7_n_w1_add_w7_value = firrtl.instance col_7_n_w1_add_w7 @W1_add_W7(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_w3_clock, %col_7_n_w3_reset, %col_7_n_w3_value = firrtl.instance col_7_n_w3 @W3(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_w3_sub_w5_clock, %col_7_n_w3_sub_w5_reset, %col_7_n_w3_sub_w5_value = firrtl.instance col_7_n_w3_sub_w5 @W3_sub_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_w3_add_w5_clock, %col_7_n_w3_add_w5_reset, %col_7_n_w3_add_w5_value = firrtl.instance col_7_n_w3_add_w5 @W3_add_W5(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_w6_clock, %col_7_n_w6_reset, %col_7_n_w6_value = firrtl.instance col_7_n_w6 @W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_w2_sub_w6_clock, %col_7_n_w2_sub_w6_reset, %col_7_n_w2_sub_w6_value = firrtl.instance col_7_n_w2_sub_w6 @W2_sub_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_w2_add_w6_clock, %col_7_n_w2_add_w6_reset, %col_7_n_w2_add_w6_value = firrtl.instance col_7_n_w2_add_w6 @W2_add_W6(in clock : !firrtl.clock, in reset : !firrtl.reset, out value: !firrtl.sint<16>)
        %col_7_n_x1_0_clock, %col_7_n_x1_0_reset, %col_7_n_x1_0_x, %col_7_n_x1_0_z = firrtl.instance col_7_n_x1_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_t0_0_clock, %col_7_n_t0_0_reset, %col_7_n_t0_0_x, %col_7_n_t0_0_z = firrtl.instance col_7_n_t0_0 @SHL_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x0_0_clock, %col_7_n_x0_0_reset, %col_7_n_x0_0_x, %col_7_n_x0_0_y, %col_7_n_x0_0_z = firrtl.instance col_7_n_x0_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x0_0_clock, %col_7_d_x0_0_reset, %col_7_d_x0_0_x, %col_7_d_x0_0_y, %col_7_d_x0_0_z = firrtl.instance col_7_d_x0_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x1_0_clock, %col_7_d_x1_0_reset, %col_7_d_x1_0_x, %col_7_d_x1_0_y, %col_7_d_x1_0_z = firrtl.instance col_7_d_x1_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x2_0_clock, %col_7_d_x2_0_reset, %col_7_d_x2_0_x, %col_7_d_x2_0_y, %col_7_d_x2_0_z = firrtl.instance col_7_d_x2_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x3_0_clock, %col_7_d_x3_0_reset, %col_7_d_x3_0_x, %col_7_d_x3_0_y, %col_7_d_x3_0_z = firrtl.instance col_7_d_x3_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x4_0_clock, %col_7_d_x4_0_reset, %col_7_d_x4_0_x, %col_7_d_x4_0_y, %col_7_d_x4_0_z = firrtl.instance col_7_d_x4_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x5_0_clock, %col_7_d_x5_0_reset, %col_7_d_x5_0_x, %col_7_d_x5_0_y, %col_7_d_x5_0_z = firrtl.instance col_7_d_x5_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x6_0_clock, %col_7_d_x6_0_reset, %col_7_d_x6_0_x, %col_7_d_x6_0_y, %col_7_d_x6_0_z = firrtl.instance col_7_d_x6_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x7_0_clock, %col_7_d_x7_0_reset, %col_7_d_x7_0_x, %col_7_d_x7_0_y, %col_7_d_x7_0_z = firrtl.instance col_7_d_x7_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_u8_0_clock, %col_7_n_u8_0_reset, %col_7_n_u8_0_x, %col_7_n_u8_0_y, %col_7_n_u8_0_z = firrtl.instance col_7_n_u8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_v8_0_clock, %col_7_n_v8_0_reset, %col_7_n_v8_0_x, %col_7_n_v8_0_y, %col_7_n_v8_0_z = firrtl.instance col_7_n_v8_0 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x8_0_clock, %col_7_n_x8_0_reset, %col_7_n_x8_0_x, %col_7_n_x8_0_y, %col_7_n_x8_0_z = firrtl.instance col_7_n_x8_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x8_0_clock, %col_7_d_x8_0_reset, %col_7_d_x8_0_x, %col_7_d_x8_0_y, %col_7_d_x8_0_z = firrtl.instance col_7_d_x8_0 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_u4_1_clock, %col_7_n_u4_1_reset, %col_7_n_u4_1_x, %col_7_n_u4_1_y, %col_7_n_u4_1_z = firrtl.instance col_7_n_u4_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_v4_1_clock, %col_7_n_v4_1_reset, %col_7_n_v4_1_x, %col_7_n_v4_1_y, %col_7_n_v4_1_z = firrtl.instance col_7_n_v4_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x4_1_clock, %col_7_n_x4_1_reset, %col_7_n_x4_1_x, %col_7_n_x4_1_z = firrtl.instance col_7_n_x4_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x4_1_clock, %col_7_d_x4_1_reset, %col_7_d_x4_1_x, %col_7_d_x4_1_y, %col_7_d_x4_1_z = firrtl.instance col_7_d_x4_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_u5_1_clock, %col_7_n_u5_1_reset, %col_7_n_u5_1_x, %col_7_n_u5_1_y, %col_7_n_u5_1_z = firrtl.instance col_7_n_u5_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_v5_1_clock, %col_7_n_v5_1_reset, %col_7_n_v5_1_x, %col_7_n_v5_1_y, %col_7_n_v5_1_z = firrtl.instance col_7_n_v5_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x5_1_clock, %col_7_n_x5_1_reset, %col_7_n_x5_1_x, %col_7_n_x5_1_z = firrtl.instance col_7_n_x5_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x5_1_clock, %col_7_d_x5_1_reset, %col_7_d_x5_1_x, %col_7_d_x5_1_y, %col_7_d_x5_1_z = firrtl.instance col_7_d_x5_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_u8_1_clock, %col_7_n_u8_1_reset, %col_7_n_u8_1_x, %col_7_n_u8_1_y, %col_7_n_u8_1_z = firrtl.instance col_7_n_u8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_v8_1_clock, %col_7_n_v8_1_reset, %col_7_n_v8_1_x, %col_7_n_v8_1_y, %col_7_n_v8_1_z = firrtl.instance col_7_n_v8_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x8_1_clock, %col_7_n_x8_1_reset, %col_7_n_x8_1_x, %col_7_n_x8_1_y, %col_7_n_x8_1_z = firrtl.instance col_7_n_x8_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x8_1_clock, %col_7_d_x8_1_reset, %col_7_d_x8_1_x, %col_7_d_x8_1_y, %col_7_d_x8_1_z = firrtl.instance col_7_d_x8_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_u6_1_clock, %col_7_n_u6_1_reset, %col_7_n_u6_1_x, %col_7_n_u6_1_y, %col_7_n_u6_1_z = firrtl.instance col_7_n_u6_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_v6_1_clock, %col_7_n_v6_1_reset, %col_7_n_v6_1_x, %col_7_n_v6_1_y, %col_7_n_v6_1_z = firrtl.instance col_7_n_v6_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x6_1_clock, %col_7_n_x6_1_reset, %col_7_n_x6_1_x, %col_7_n_x6_1_z = firrtl.instance col_7_n_x6_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x6_1_clock, %col_7_d_x6_1_reset, %col_7_d_x6_1_x, %col_7_d_x6_1_y, %col_7_d_x6_1_z = firrtl.instance col_7_d_x6_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_u7_1_clock, %col_7_n_u7_1_reset, %col_7_n_u7_1_x, %col_7_n_u7_1_y, %col_7_n_u7_1_z = firrtl.instance col_7_n_u7_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_v7_1_clock, %col_7_n_v7_1_reset, %col_7_n_v7_1_x, %col_7_n_v7_1_y, %col_7_n_v7_1_z = firrtl.instance col_7_n_v7_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x7_1_clock, %col_7_n_x7_1_reset, %col_7_n_x7_1_x, %col_7_n_x7_1_z = firrtl.instance col_7_n_x7_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x7_1_clock, %col_7_d_x7_1_reset, %col_7_d_x7_1_x, %col_7_d_x7_1_y, %col_7_d_x7_1_z = firrtl.instance col_7_d_x7_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x8_2_clock, %col_7_n_x8_2_reset, %col_7_n_x8_2_x, %col_7_n_x8_2_y, %col_7_n_x8_2_z = firrtl.instance col_7_n_x8_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x8_2_clock, %col_7_d_x8_2_reset, %col_7_d_x8_2_x, %col_7_d_x8_2_y, %col_7_d_x8_2_z = firrtl.instance col_7_d_x8_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x0_1_clock, %col_7_n_x0_1_reset, %col_7_n_x0_1_x, %col_7_n_x0_1_y, %col_7_n_x0_1_z = firrtl.instance col_7_n_x0_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x0_1_clock, %col_7_d_x0_1_reset, %col_7_d_x0_1_x, %col_7_d_x0_1_y, %col_7_d_x0_1_z = firrtl.instance col_7_d_x0_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_u1_1_clock, %col_7_n_u1_1_reset, %col_7_n_u1_1_x, %col_7_n_u1_1_y, %col_7_n_u1_1_z = firrtl.instance col_7_n_u1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_v1_1_clock, %col_7_n_v1_1_reset, %col_7_n_v1_1_x, %col_7_n_v1_1_y, %col_7_n_v1_1_z = firrtl.instance col_7_n_v1_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x1_1_clock, %col_7_n_x1_1_reset, %col_7_n_x1_1_x, %col_7_n_x1_1_y, %col_7_n_x1_1_z = firrtl.instance col_7_n_x1_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x1_1_clock, %col_7_d_x1_1_reset, %col_7_d_x1_1_x, %col_7_d_x1_1_y, %col_7_d_x1_1_z = firrtl.instance col_7_d_x1_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_u2_1_clock, %col_7_n_u2_1_reset, %col_7_n_u2_1_x, %col_7_n_u2_1_y, %col_7_n_u2_1_z = firrtl.instance col_7_n_u2_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_v2_1_clock, %col_7_n_v2_1_reset, %col_7_n_v2_1_x, %col_7_n_v2_1_y, %col_7_n_v2_1_z = firrtl.instance col_7_n_v2_1 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x2_1_clock, %col_7_n_x2_1_reset, %col_7_n_x2_1_x, %col_7_n_x2_1_z = firrtl.instance col_7_n_x2_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x2_1_clock, %col_7_d_x2_1_reset, %col_7_d_x2_1_x, %col_7_d_x2_1_y, %col_7_d_x2_1_z = firrtl.instance col_7_d_x2_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_u3_1_clock, %col_7_n_u3_1_reset, %col_7_n_u3_1_x, %col_7_n_u3_1_y, %col_7_n_u3_1_z = firrtl.instance col_7_n_u3_1 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_v3_1_clock, %col_7_n_v3_1_reset, %col_7_n_v3_1_x, %col_7_n_v3_1_y, %col_7_n_v3_1_z = firrtl.instance col_7_n_v3_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x3_1_clock, %col_7_n_x3_1_reset, %col_7_n_x3_1_x, %col_7_n_x3_1_z = firrtl.instance col_7_n_x3_1 @SHR_3(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x3_1_clock, %col_7_d_x3_1_reset, %col_7_d_x3_1_x, %col_7_d_x3_1_y, %col_7_d_x3_1_z = firrtl.instance col_7_d_x3_1 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x1_2_clock, %col_7_n_x1_2_reset, %col_7_n_x1_2_x, %col_7_n_x1_2_y, %col_7_n_x1_2_z = firrtl.instance col_7_n_x1_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x1_2_clock, %col_7_d_x1_2_reset, %col_7_d_x1_2_x, %col_7_d_x1_2_y, %col_7_d_x1_2_z = firrtl.instance col_7_d_x1_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x4_2_clock, %col_7_n_x4_2_reset, %col_7_n_x4_2_x, %col_7_n_x4_2_y, %col_7_n_x4_2_z = firrtl.instance col_7_n_x4_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x4_2_clock, %col_7_d_x4_2_reset, %col_7_d_x4_2_x, %col_7_d_x4_2_y, %col_7_d_x4_2_z = firrtl.instance col_7_d_x4_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x6_2_clock, %col_7_n_x6_2_reset, %col_7_n_x6_2_x, %col_7_n_x6_2_y, %col_7_n_x6_2_z = firrtl.instance col_7_n_x6_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x6_2_clock, %col_7_d_x6_2_reset, %col_7_d_x6_2_x, %col_7_d_x6_2_y, %col_7_d_x6_2_z = firrtl.instance col_7_d_x6_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x5_2_clock, %col_7_n_x5_2_reset, %col_7_n_x5_2_x, %col_7_n_x5_2_y, %col_7_n_x5_2_z = firrtl.instance col_7_n_x5_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x5_2_clock, %col_7_d_x5_2_reset, %col_7_d_x5_2_x, %col_7_d_x5_2_y, %col_7_d_x5_2_z = firrtl.instance col_7_d_x5_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x7_2_clock, %col_7_n_x7_2_reset, %col_7_n_x7_2_x, %col_7_n_x7_2_y, %col_7_n_x7_2_z = firrtl.instance col_7_n_x7_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x7_2_clock, %col_7_d_x7_2_reset, %col_7_d_x7_2_x, %col_7_d_x7_2_y, %col_7_d_x7_2_z = firrtl.instance col_7_d_x7_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x8_3_clock, %col_7_n_x8_3_reset, %col_7_n_x8_3_x, %col_7_n_x8_3_y, %col_7_n_x8_3_z = firrtl.instance col_7_n_x8_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x8_3_clock, %col_7_d_x8_3_reset, %col_7_d_x8_3_x, %col_7_d_x8_3_y, %col_7_d_x8_3_z = firrtl.instance col_7_d_x8_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x3_2_clock, %col_7_n_x3_2_reset, %col_7_n_x3_2_x, %col_7_n_x3_2_y, %col_7_n_x3_2_z = firrtl.instance col_7_n_x3_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x3_2_clock, %col_7_d_x3_2_reset, %col_7_d_x3_2_x, %col_7_d_x3_2_y, %col_7_d_x3_2_z = firrtl.instance col_7_d_x3_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x0_2_clock, %col_7_n_x0_2_reset, %col_7_n_x0_2_x, %col_7_n_x0_2_y, %col_7_n_x0_2_z = firrtl.instance col_7_n_x0_2 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x0_2_clock, %col_7_d_x0_2_reset, %col_7_d_x0_2_x, %col_7_d_x0_2_y, %col_7_d_x0_2_z = firrtl.instance col_7_d_x0_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_u2_2_clock, %col_7_n_u2_2_reset, %col_7_n_u2_2_x, %col_7_n_u2_2_y, %col_7_n_u2_2_z = firrtl.instance col_7_n_u2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_v2_2_clock, %col_7_n_v2_2_reset, %col_7_n_v2_2_x, %col_7_n_v2_2_y, %col_7_n_v2_2_z = firrtl.instance col_7_n_v2_2 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_w2_2_clock, %col_7_n_w2_2_reset, %col_7_n_w2_2_x, %col_7_n_w2_2_y, %col_7_n_w2_2_z = firrtl.instance col_7_n_w2_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x2_2_clock, %col_7_n_x2_2_reset, %col_7_n_x2_2_x, %col_7_n_x2_2_z = firrtl.instance col_7_n_x2_2 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x2_2_clock, %col_7_d_x2_2_reset, %col_7_d_x2_2_x, %col_7_d_x2_2_y, %col_7_d_x2_2_z = firrtl.instance col_7_d_x2_2 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_u4_3_clock, %col_7_n_u4_3_reset, %col_7_n_u4_3_x, %col_7_n_u4_3_y, %col_7_n_u4_3_z = firrtl.instance col_7_n_u4_3 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_v4_3_clock, %col_7_n_v4_3_reset, %col_7_n_v4_3_x, %col_7_n_v4_3_y, %col_7_n_v4_3_z = firrtl.instance col_7_n_v4_3 @MUL(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_w4_3_clock, %col_7_n_w4_3_reset, %col_7_n_w4_3_x, %col_7_n_w4_3_y, %col_7_n_w4_3_z = firrtl.instance col_7_n_w4_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_x4_3_clock, %col_7_n_x4_3_reset, %col_7_n_x4_3_x, %col_7_n_x4_3_z = firrtl.instance col_7_n_x4_3 @SHR_8(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_d_x4_3_clock, %col_7_d_x4_3_reset, %col_7_d_x4_3_x, %col_7_d_x4_3_y, %col_7_d_x4_3_z = firrtl.instance col_7_d_x4_3 @dup_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_tmp_0_clock, %col_7_n_tmp_0_reset, %col_7_n_tmp_0_x, %col_7_n_tmp_0_y, %col_7_n_tmp_0_z = firrtl.instance col_7_n_tmp_0 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_val_0_clock, %col_7_n_val_0_reset, %col_7_n_val_0_x, %col_7_n_val_0_z = firrtl.instance col_7_n_val_0 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_clp_0_clock, %col_7_n_clp_0_reset, %col_7_n_clp_0_x, %col_7_n_clp_0_z = firrtl.instance col_7_n_clp_0 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_tmp_1_clock, %col_7_n_tmp_1_reset, %col_7_n_tmp_1_x, %col_7_n_tmp_1_y, %col_7_n_tmp_1_z = firrtl.instance col_7_n_tmp_1 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_val_1_clock, %col_7_n_val_1_reset, %col_7_n_val_1_x, %col_7_n_val_1_z = firrtl.instance col_7_n_val_1 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_clp_1_clock, %col_7_n_clp_1_reset, %col_7_n_clp_1_x, %col_7_n_clp_1_z = firrtl.instance col_7_n_clp_1 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_tmp_2_clock, %col_7_n_tmp_2_reset, %col_7_n_tmp_2_x, %col_7_n_tmp_2_y, %col_7_n_tmp_2_z = firrtl.instance col_7_n_tmp_2 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_val_2_clock, %col_7_n_val_2_reset, %col_7_n_val_2_x, %col_7_n_val_2_z = firrtl.instance col_7_n_val_2 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_clp_2_clock, %col_7_n_clp_2_reset, %col_7_n_clp_2_x, %col_7_n_clp_2_z = firrtl.instance col_7_n_clp_2 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_tmp_3_clock, %col_7_n_tmp_3_reset, %col_7_n_tmp_3_x, %col_7_n_tmp_3_y, %col_7_n_tmp_3_z = firrtl.instance col_7_n_tmp_3 @ADD(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_val_3_clock, %col_7_n_val_3_reset, %col_7_n_val_3_x, %col_7_n_val_3_z = firrtl.instance col_7_n_val_3 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_clp_3_clock, %col_7_n_clp_3_reset, %col_7_n_clp_3_x, %col_7_n_clp_3_z = firrtl.instance col_7_n_clp_3 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_tmp_4_clock, %col_7_n_tmp_4_reset, %col_7_n_tmp_4_x, %col_7_n_tmp_4_y, %col_7_n_tmp_4_z = firrtl.instance col_7_n_tmp_4 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_val_4_clock, %col_7_n_val_4_reset, %col_7_n_val_4_x, %col_7_n_val_4_z = firrtl.instance col_7_n_val_4 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_clp_4_clock, %col_7_n_clp_4_reset, %col_7_n_clp_4_x, %col_7_n_clp_4_z = firrtl.instance col_7_n_clp_4 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_tmp_5_clock, %col_7_n_tmp_5_reset, %col_7_n_tmp_5_x, %col_7_n_tmp_5_y, %col_7_n_tmp_5_z = firrtl.instance col_7_n_tmp_5 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_val_5_clock, %col_7_n_val_5_reset, %col_7_n_val_5_x, %col_7_n_val_5_z = firrtl.instance col_7_n_val_5 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_clp_5_clock, %col_7_n_clp_5_reset, %col_7_n_clp_5_x, %col_7_n_clp_5_z = firrtl.instance col_7_n_clp_5 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_tmp_6_clock, %col_7_n_tmp_6_reset, %col_7_n_tmp_6_x, %col_7_n_tmp_6_y, %col_7_n_tmp_6_z = firrtl.instance col_7_n_tmp_6 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_val_6_clock, %col_7_n_val_6_reset, %col_7_n_val_6_x, %col_7_n_val_6_z = firrtl.instance col_7_n_val_6 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_clp_6_clock, %col_7_n_clp_6_reset, %col_7_n_clp_6_x, %col_7_n_clp_6_z = firrtl.instance col_7_n_clp_6 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_tmp_7_clock, %col_7_n_tmp_7_reset, %col_7_n_tmp_7_x, %col_7_n_tmp_7_y, %col_7_n_tmp_7_z = firrtl.instance col_7_n_tmp_7 @SUB(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, in y: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_val_7_clock, %col_7_n_val_7_reset, %col_7_n_val_7_x, %col_7_n_val_7_z = firrtl.instance col_7_n_val_7 @SHR_14(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %col_7_n_clp_7_clock, %col_7_n_clp_7_reset, %col_7_n_clp_7_x, %col_7_n_clp_7_z = firrtl.instance col_7_n_clp_7 @CLIP(in clock : !firrtl.clock, in reset : !firrtl.reset, in x: !firrtl.sint<16>, out z: !firrtl.sint<16>)
        %delay_INT16_1_1856_clock, %delay_INT16_1_1856_reset, %delay_INT16_1_1856_in, %delay_INT16_1_1856_out = firrtl.instance delay_INT16_1_1856 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1857_clock, %delay_INT16_1_1857_reset, %delay_INT16_1_1857_in, %delay_INT16_1_1857_out = firrtl.instance delay_INT16_1_1857 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1858_clock, %delay_INT16_1_1858_reset, %delay_INT16_1_1858_in, %delay_INT16_1_1858_out = firrtl.instance delay_INT16_1_1858 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1859_clock, %delay_INT16_1_1859_reset, %delay_INT16_1_1859_in, %delay_INT16_1_1859_out = firrtl.instance delay_INT16_1_1859 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1860_clock, %delay_INT16_1_1860_reset, %delay_INT16_1_1860_in, %delay_INT16_1_1860_out = firrtl.instance delay_INT16_1_1860 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1861_clock, %delay_INT16_1_1861_reset, %delay_INT16_1_1861_in, %delay_INT16_1_1861_out = firrtl.instance delay_INT16_1_1861 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1862_clock, %delay_INT16_1_1862_reset, %delay_INT16_1_1862_in, %delay_INT16_1_1862_out = firrtl.instance delay_INT16_1_1862 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1863_clock, %delay_INT16_1_1863_reset, %delay_INT16_1_1863_in, %delay_INT16_1_1863_out = firrtl.instance delay_INT16_1_1863 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1864_clock, %delay_INT16_1_1864_reset, %delay_INT16_1_1864_in, %delay_INT16_1_1864_out = firrtl.instance delay_INT16_1_1864 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1865_clock, %delay_INT16_1_1865_reset, %delay_INT16_1_1865_in, %delay_INT16_1_1865_out = firrtl.instance delay_INT16_1_1865 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1866_clock, %delay_INT16_1_1866_reset, %delay_INT16_1_1866_in, %delay_INT16_1_1866_out = firrtl.instance delay_INT16_1_1866 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1867_clock, %delay_INT16_2_1867_reset, %delay_INT16_2_1867_in, %delay_INT16_2_1867_out = firrtl.instance delay_INT16_2_1867 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1868_clock, %delay_INT16_2_1868_reset, %delay_INT16_2_1868_in, %delay_INT16_2_1868_out = firrtl.instance delay_INT16_2_1868 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1869_clock, %delay_INT16_2_1869_reset, %delay_INT16_2_1869_in, %delay_INT16_2_1869_out = firrtl.instance delay_INT16_2_1869 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1870_clock, %delay_INT16_2_1870_reset, %delay_INT16_2_1870_in, %delay_INT16_2_1870_out = firrtl.instance delay_INT16_2_1870 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1871_clock, %delay_INT16_6_1871_reset, %delay_INT16_6_1871_in, %delay_INT16_6_1871_out = firrtl.instance delay_INT16_6_1871 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1872_clock, %delay_INT16_6_1872_reset, %delay_INT16_6_1872_in, %delay_INT16_6_1872_out = firrtl.instance delay_INT16_6_1872 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1873_clock, %delay_INT16_6_1873_reset, %delay_INT16_6_1873_in, %delay_INT16_6_1873_out = firrtl.instance delay_INT16_6_1873 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1874_clock, %delay_INT16_6_1874_reset, %delay_INT16_6_1874_in, %delay_INT16_6_1874_out = firrtl.instance delay_INT16_6_1874 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1875_clock, %delay_INT16_1_1875_reset, %delay_INT16_1_1875_in, %delay_INT16_1_1875_out = firrtl.instance delay_INT16_1_1875 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1876_clock, %delay_INT16_6_1876_reset, %delay_INT16_6_1876_in, %delay_INT16_6_1876_out = firrtl.instance delay_INT16_6_1876 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1877_clock, %delay_INT16_6_1877_reset, %delay_INT16_6_1877_in, %delay_INT16_6_1877_out = firrtl.instance delay_INT16_6_1877 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1878_clock, %delay_INT16_1_1878_reset, %delay_INT16_1_1878_in, %delay_INT16_1_1878_out = firrtl.instance delay_INT16_1_1878 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1879_clock, %delay_INT16_1_1879_reset, %delay_INT16_1_1879_in, %delay_INT16_1_1879_out = firrtl.instance delay_INT16_1_1879 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1880_clock, %delay_INT16_1_1880_reset, %delay_INT16_1_1880_in, %delay_INT16_1_1880_out = firrtl.instance delay_INT16_1_1880 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1881_clock, %delay_INT16_1_1881_reset, %delay_INT16_1_1881_in, %delay_INT16_1_1881_out = firrtl.instance delay_INT16_1_1881 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1882_clock, %delay_INT16_2_1882_reset, %delay_INT16_2_1882_in, %delay_INT16_2_1882_out = firrtl.instance delay_INT16_2_1882 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1883_clock, %delay_INT16_2_1883_reset, %delay_INT16_2_1883_in, %delay_INT16_2_1883_out = firrtl.instance delay_INT16_2_1883 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1884_clock, %delay_INT16_2_1884_reset, %delay_INT16_2_1884_in, %delay_INT16_2_1884_out = firrtl.instance delay_INT16_2_1884 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1885_clock, %delay_INT16_2_1885_reset, %delay_INT16_2_1885_in, %delay_INT16_2_1885_out = firrtl.instance delay_INT16_2_1885 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1886_clock, %delay_INT16_6_1886_reset, %delay_INT16_6_1886_in, %delay_INT16_6_1886_out = firrtl.instance delay_INT16_6_1886 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1887_clock, %delay_INT16_6_1887_reset, %delay_INT16_6_1887_in, %delay_INT16_6_1887_out = firrtl.instance delay_INT16_6_1887 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1888_clock, %delay_INT16_6_1888_reset, %delay_INT16_6_1888_in, %delay_INT16_6_1888_out = firrtl.instance delay_INT16_6_1888 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1889_clock, %delay_INT16_6_1889_reset, %delay_INT16_6_1889_in, %delay_INT16_6_1889_out = firrtl.instance delay_INT16_6_1889 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1890_clock, %delay_INT16_1_1890_reset, %delay_INT16_1_1890_in, %delay_INT16_1_1890_out = firrtl.instance delay_INT16_1_1890 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1891_clock, %delay_INT16_1_1891_reset, %delay_INT16_1_1891_in, %delay_INT16_1_1891_out = firrtl.instance delay_INT16_1_1891 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1892_clock, %delay_INT16_1_1892_reset, %delay_INT16_1_1892_in, %delay_INT16_1_1892_out = firrtl.instance delay_INT16_1_1892 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1893_clock, %delay_INT16_1_1893_reset, %delay_INT16_1_1893_in, %delay_INT16_1_1893_out = firrtl.instance delay_INT16_1_1893 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1894_clock, %delay_INT16_1_1894_reset, %delay_INT16_1_1894_in, %delay_INT16_1_1894_out = firrtl.instance delay_INT16_1_1894 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1895_clock, %delay_INT16_1_1895_reset, %delay_INT16_1_1895_in, %delay_INT16_1_1895_out = firrtl.instance delay_INT16_1_1895 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1896_clock, %delay_INT16_1_1896_reset, %delay_INT16_1_1896_in, %delay_INT16_1_1896_out = firrtl.instance delay_INT16_1_1896 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1897_clock, %delay_INT16_1_1897_reset, %delay_INT16_1_1897_in, %delay_INT16_1_1897_out = firrtl.instance delay_INT16_1_1897 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1898_clock, %delay_INT16_1_1898_reset, %delay_INT16_1_1898_in, %delay_INT16_1_1898_out = firrtl.instance delay_INT16_1_1898 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1899_clock, %delay_INT16_1_1899_reset, %delay_INT16_1_1899_in, %delay_INT16_1_1899_out = firrtl.instance delay_INT16_1_1899 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1900_clock, %delay_INT16_1_1900_reset, %delay_INT16_1_1900_in, %delay_INT16_1_1900_out = firrtl.instance delay_INT16_1_1900 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1901_clock, %delay_INT16_1_1901_reset, %delay_INT16_1_1901_in, %delay_INT16_1_1901_out = firrtl.instance delay_INT16_1_1901 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1902_clock, %delay_INT16_1_1902_reset, %delay_INT16_1_1902_in, %delay_INT16_1_1902_out = firrtl.instance delay_INT16_1_1902 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1903_clock, %delay_INT16_1_1903_reset, %delay_INT16_1_1903_in, %delay_INT16_1_1903_out = firrtl.instance delay_INT16_1_1903 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1904_clock, %delay_INT16_2_1904_reset, %delay_INT16_2_1904_in, %delay_INT16_2_1904_out = firrtl.instance delay_INT16_2_1904 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1905_clock, %delay_INT16_2_1905_reset, %delay_INT16_2_1905_in, %delay_INT16_2_1905_out = firrtl.instance delay_INT16_2_1905 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1906_clock, %delay_INT16_2_1906_reset, %delay_INT16_2_1906_in, %delay_INT16_2_1906_out = firrtl.instance delay_INT16_2_1906 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1907_clock, %delay_INT16_2_1907_reset, %delay_INT16_2_1907_in, %delay_INT16_2_1907_out = firrtl.instance delay_INT16_2_1907 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1908_clock, %delay_INT16_6_1908_reset, %delay_INT16_6_1908_in, %delay_INT16_6_1908_out = firrtl.instance delay_INT16_6_1908 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1909_clock, %delay_INT16_6_1909_reset, %delay_INT16_6_1909_in, %delay_INT16_6_1909_out = firrtl.instance delay_INT16_6_1909 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1910_clock, %delay_INT16_6_1910_reset, %delay_INT16_6_1910_in, %delay_INT16_6_1910_out = firrtl.instance delay_INT16_6_1910 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1911_clock, %delay_INT16_6_1911_reset, %delay_INT16_6_1911_in, %delay_INT16_6_1911_out = firrtl.instance delay_INT16_6_1911 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1912_clock, %delay_INT16_1_1912_reset, %delay_INT16_1_1912_in, %delay_INT16_1_1912_out = firrtl.instance delay_INT16_1_1912 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1913_clock, %delay_INT16_1_1913_reset, %delay_INT16_1_1913_in, %delay_INT16_1_1913_out = firrtl.instance delay_INT16_1_1913 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1914_clock, %delay_INT16_1_1914_reset, %delay_INT16_1_1914_in, %delay_INT16_1_1914_out = firrtl.instance delay_INT16_1_1914 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1915_clock, %delay_INT16_1_1915_reset, %delay_INT16_1_1915_in, %delay_INT16_1_1915_out = firrtl.instance delay_INT16_1_1915 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1916_clock, %delay_INT16_1_1916_reset, %delay_INT16_1_1916_in, %delay_INT16_1_1916_out = firrtl.instance delay_INT16_1_1916 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1917_clock, %delay_INT16_1_1917_reset, %delay_INT16_1_1917_in, %delay_INT16_1_1917_out = firrtl.instance delay_INT16_1_1917 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1918_clock, %delay_INT16_1_1918_reset, %delay_INT16_1_1918_in, %delay_INT16_1_1918_out = firrtl.instance delay_INT16_1_1918 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1919_clock, %delay_INT16_1_1919_reset, %delay_INT16_1_1919_in, %delay_INT16_1_1919_out = firrtl.instance delay_INT16_1_1919 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1920_clock, %delay_INT16_2_1920_reset, %delay_INT16_2_1920_in, %delay_INT16_2_1920_out = firrtl.instance delay_INT16_2_1920 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1921_clock, %delay_INT16_2_1921_reset, %delay_INT16_2_1921_in, %delay_INT16_2_1921_out = firrtl.instance delay_INT16_2_1921 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1922_clock, %delay_INT16_2_1922_reset, %delay_INT16_2_1922_in, %delay_INT16_2_1922_out = firrtl.instance delay_INT16_2_1922 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1923_clock, %delay_INT16_2_1923_reset, %delay_INT16_2_1923_in, %delay_INT16_2_1923_out = firrtl.instance delay_INT16_2_1923 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1924_clock, %delay_INT16_6_1924_reset, %delay_INT16_6_1924_in, %delay_INT16_6_1924_out = firrtl.instance delay_INT16_6_1924 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1925_clock, %delay_INT16_6_1925_reset, %delay_INT16_6_1925_in, %delay_INT16_6_1925_out = firrtl.instance delay_INT16_6_1925 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1926_clock, %delay_INT16_1_1926_reset, %delay_INT16_1_1926_in, %delay_INT16_1_1926_out = firrtl.instance delay_INT16_1_1926 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1927_clock, %delay_INT16_1_1927_reset, %delay_INT16_1_1927_in, %delay_INT16_1_1927_out = firrtl.instance delay_INT16_1_1927 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1928_clock, %delay_INT16_1_1928_reset, %delay_INT16_1_1928_in, %delay_INT16_1_1928_out = firrtl.instance delay_INT16_1_1928 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1929_clock, %delay_INT16_1_1929_reset, %delay_INT16_1_1929_in, %delay_INT16_1_1929_out = firrtl.instance delay_INT16_1_1929 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1930_clock, %delay_INT16_1_1930_reset, %delay_INT16_1_1930_in, %delay_INT16_1_1930_out = firrtl.instance delay_INT16_1_1930 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1931_clock, %delay_INT16_1_1931_reset, %delay_INT16_1_1931_in, %delay_INT16_1_1931_out = firrtl.instance delay_INT16_1_1931 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1932_clock, %delay_INT16_1_1932_reset, %delay_INT16_1_1932_in, %delay_INT16_1_1932_out = firrtl.instance delay_INT16_1_1932 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1933_clock, %delay_INT16_1_1933_reset, %delay_INT16_1_1933_in, %delay_INT16_1_1933_out = firrtl.instance delay_INT16_1_1933 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1934_clock, %delay_INT16_2_1934_reset, %delay_INT16_2_1934_in, %delay_INT16_2_1934_out = firrtl.instance delay_INT16_2_1934 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1935_clock, %delay_INT16_2_1935_reset, %delay_INT16_2_1935_in, %delay_INT16_2_1935_out = firrtl.instance delay_INT16_2_1935 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1936_clock, %delay_INT16_2_1936_reset, %delay_INT16_2_1936_in, %delay_INT16_2_1936_out = firrtl.instance delay_INT16_2_1936 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1937_clock, %delay_INT16_2_1937_reset, %delay_INT16_2_1937_in, %delay_INT16_2_1937_out = firrtl.instance delay_INT16_2_1937 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1938_clock, %delay_INT16_6_1938_reset, %delay_INT16_6_1938_in, %delay_INT16_6_1938_out = firrtl.instance delay_INT16_6_1938 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1939_clock, %delay_INT16_6_1939_reset, %delay_INT16_6_1939_in, %delay_INT16_6_1939_out = firrtl.instance delay_INT16_6_1939 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1940_clock, %delay_INT16_6_1940_reset, %delay_INT16_6_1940_in, %delay_INT16_6_1940_out = firrtl.instance delay_INT16_6_1940 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1941_clock, %delay_INT16_6_1941_reset, %delay_INT16_6_1941_in, %delay_INT16_6_1941_out = firrtl.instance delay_INT16_6_1941 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1942_clock, %delay_INT16_1_1942_reset, %delay_INT16_1_1942_in, %delay_INT16_1_1942_out = firrtl.instance delay_INT16_1_1942 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1943_clock, %delay_INT16_1_1943_reset, %delay_INT16_1_1943_in, %delay_INT16_1_1943_out = firrtl.instance delay_INT16_1_1943 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1944_clock, %delay_INT16_1_1944_reset, %delay_INT16_1_1944_in, %delay_INT16_1_1944_out = firrtl.instance delay_INT16_1_1944 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1945_clock, %delay_INT16_1_1945_reset, %delay_INT16_1_1945_in, %delay_INT16_1_1945_out = firrtl.instance delay_INT16_1_1945 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1946_clock, %delay_INT16_1_1946_reset, %delay_INT16_1_1946_in, %delay_INT16_1_1946_out = firrtl.instance delay_INT16_1_1946 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1947_clock, %delay_INT16_1_1947_reset, %delay_INT16_1_1947_in, %delay_INT16_1_1947_out = firrtl.instance delay_INT16_1_1947 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1948_clock, %delay_INT16_1_1948_reset, %delay_INT16_1_1948_in, %delay_INT16_1_1948_out = firrtl.instance delay_INT16_1_1948 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1949_clock, %delay_INT16_1_1949_reset, %delay_INT16_1_1949_in, %delay_INT16_1_1949_out = firrtl.instance delay_INT16_1_1949 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1950_clock, %delay_INT16_2_1950_reset, %delay_INT16_2_1950_in, %delay_INT16_2_1950_out = firrtl.instance delay_INT16_2_1950 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1951_clock, %delay_INT16_2_1951_reset, %delay_INT16_2_1951_in, %delay_INT16_2_1951_out = firrtl.instance delay_INT16_2_1951 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1952_clock, %delay_INT16_2_1952_reset, %delay_INT16_2_1952_in, %delay_INT16_2_1952_out = firrtl.instance delay_INT16_2_1952 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1953_clock, %delay_INT16_2_1953_reset, %delay_INT16_2_1953_in, %delay_INT16_2_1953_out = firrtl.instance delay_INT16_2_1953 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1954_clock, %delay_INT16_6_1954_reset, %delay_INT16_6_1954_in, %delay_INT16_6_1954_out = firrtl.instance delay_INT16_6_1954 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1955_clock, %delay_INT16_6_1955_reset, %delay_INT16_6_1955_in, %delay_INT16_6_1955_out = firrtl.instance delay_INT16_6_1955 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1956_clock, %delay_INT16_6_1956_reset, %delay_INT16_6_1956_in, %delay_INT16_6_1956_out = firrtl.instance delay_INT16_6_1956 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1957_clock, %delay_INT16_6_1957_reset, %delay_INT16_6_1957_in, %delay_INT16_6_1957_out = firrtl.instance delay_INT16_6_1957 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1958_clock, %delay_INT16_2_1958_reset, %delay_INT16_2_1958_in, %delay_INT16_2_1958_out = firrtl.instance delay_INT16_2_1958 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1959_clock, %delay_INT16_2_1959_reset, %delay_INT16_2_1959_in, %delay_INT16_2_1959_out = firrtl.instance delay_INT16_2_1959 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1960_clock, %delay_INT16_1_1960_reset, %delay_INT16_1_1960_in, %delay_INT16_1_1960_out = firrtl.instance delay_INT16_1_1960 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1961_clock, %delay_INT16_1_1961_reset, %delay_INT16_1_1961_in, %delay_INT16_1_1961_out = firrtl.instance delay_INT16_1_1961 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1962_clock, %delay_INT16_2_1962_reset, %delay_INT16_2_1962_in, %delay_INT16_2_1962_out = firrtl.instance delay_INT16_2_1962 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1963_clock, %delay_INT16_2_1963_reset, %delay_INT16_2_1963_in, %delay_INT16_2_1963_out = firrtl.instance delay_INT16_2_1963 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1964_clock, %delay_INT16_2_1964_reset, %delay_INT16_2_1964_in, %delay_INT16_2_1964_out = firrtl.instance delay_INT16_2_1964 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1965_clock, %delay_INT16_2_1965_reset, %delay_INT16_2_1965_in, %delay_INT16_2_1965_out = firrtl.instance delay_INT16_2_1965 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1966_clock, %delay_INT16_6_1966_reset, %delay_INT16_6_1966_in, %delay_INT16_6_1966_out = firrtl.instance delay_INT16_6_1966 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1967_clock, %delay_INT16_6_1967_reset, %delay_INT16_6_1967_in, %delay_INT16_6_1967_out = firrtl.instance delay_INT16_6_1967 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1968_clock, %delay_INT16_6_1968_reset, %delay_INT16_6_1968_in, %delay_INT16_6_1968_out = firrtl.instance delay_INT16_6_1968 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1969_clock, %delay_INT16_6_1969_reset, %delay_INT16_6_1969_in, %delay_INT16_6_1969_out = firrtl.instance delay_INT16_6_1969 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1970_clock, %delay_INT16_1_1970_reset, %delay_INT16_1_1970_in, %delay_INT16_1_1970_out = firrtl.instance delay_INT16_1_1970 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1971_clock, %delay_INT16_1_1971_reset, %delay_INT16_1_1971_in, %delay_INT16_1_1971_out = firrtl.instance delay_INT16_1_1971 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1972_clock, %delay_INT16_1_1972_reset, %delay_INT16_1_1972_in, %delay_INT16_1_1972_out = firrtl.instance delay_INT16_1_1972 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1973_clock, %delay_INT16_1_1973_reset, %delay_INT16_1_1973_in, %delay_INT16_1_1973_out = firrtl.instance delay_INT16_1_1973 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1974_clock, %delay_INT16_1_1974_reset, %delay_INT16_1_1974_in, %delay_INT16_1_1974_out = firrtl.instance delay_INT16_1_1974 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1975_clock, %delay_INT16_1_1975_reset, %delay_INT16_1_1975_in, %delay_INT16_1_1975_out = firrtl.instance delay_INT16_1_1975 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1976_clock, %delay_INT16_1_1976_reset, %delay_INT16_1_1976_in, %delay_INT16_1_1976_out = firrtl.instance delay_INT16_1_1976 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1977_clock, %delay_INT16_1_1977_reset, %delay_INT16_1_1977_in, %delay_INT16_1_1977_out = firrtl.instance delay_INT16_1_1977 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1978_clock, %delay_INT16_2_1978_reset, %delay_INT16_2_1978_in, %delay_INT16_2_1978_out = firrtl.instance delay_INT16_2_1978 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1979_clock, %delay_INT16_2_1979_reset, %delay_INT16_2_1979_in, %delay_INT16_2_1979_out = firrtl.instance delay_INT16_2_1979 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1980_clock, %delay_INT16_2_1980_reset, %delay_INT16_2_1980_in, %delay_INT16_2_1980_out = firrtl.instance delay_INT16_2_1980 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1981_clock, %delay_INT16_2_1981_reset, %delay_INT16_2_1981_in, %delay_INT16_2_1981_out = firrtl.instance delay_INT16_2_1981 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1982_clock, %delay_INT16_6_1982_reset, %delay_INT16_6_1982_in, %delay_INT16_6_1982_out = firrtl.instance delay_INT16_6_1982 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1983_clock, %delay_INT16_6_1983_reset, %delay_INT16_6_1983_in, %delay_INT16_6_1983_out = firrtl.instance delay_INT16_6_1983 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1984_clock, %delay_INT16_6_1984_reset, %delay_INT16_6_1984_in, %delay_INT16_6_1984_out = firrtl.instance delay_INT16_6_1984 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1985_clock, %delay_INT16_6_1985_reset, %delay_INT16_6_1985_in, %delay_INT16_6_1985_out = firrtl.instance delay_INT16_6_1985 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1986_clock, %delay_INT16_2_1986_reset, %delay_INT16_2_1986_in, %delay_INT16_2_1986_out = firrtl.instance delay_INT16_2_1986 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1987_clock, %delay_INT16_2_1987_reset, %delay_INT16_2_1987_in, %delay_INT16_2_1987_out = firrtl.instance delay_INT16_2_1987 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1988_clock, %delay_INT16_2_1988_reset, %delay_INT16_2_1988_in, %delay_INT16_2_1988_out = firrtl.instance delay_INT16_2_1988 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1989_clock, %delay_INT16_2_1989_reset, %delay_INT16_2_1989_in, %delay_INT16_2_1989_out = firrtl.instance delay_INT16_2_1989 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1990_clock, %delay_INT16_1_1990_reset, %delay_INT16_1_1990_in, %delay_INT16_1_1990_out = firrtl.instance delay_INT16_1_1990 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_1991_clock, %delay_INT16_1_1991_reset, %delay_INT16_1_1991_in, %delay_INT16_1_1991_out = firrtl.instance delay_INT16_1_1991 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1992_clock, %delay_INT16_2_1992_reset, %delay_INT16_2_1992_in, %delay_INT16_2_1992_out = firrtl.instance delay_INT16_2_1992 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_1993_clock, %delay_INT16_2_1993_reset, %delay_INT16_2_1993_in, %delay_INT16_2_1993_out = firrtl.instance delay_INT16_2_1993 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_1994_clock, %delay_INT16_4_1994_reset, %delay_INT16_4_1994_in, %delay_INT16_4_1994_out = firrtl.instance delay_INT16_4_1994 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_1995_clock, %delay_INT16_4_1995_reset, %delay_INT16_4_1995_in, %delay_INT16_4_1995_out = firrtl.instance delay_INT16_4_1995 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_1996_clock, %delay_INT16_4_1996_reset, %delay_INT16_4_1996_in, %delay_INT16_4_1996_out = firrtl.instance delay_INT16_4_1996 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_1997_clock, %delay_INT16_4_1997_reset, %delay_INT16_4_1997_in, %delay_INT16_4_1997_out = firrtl.instance delay_INT16_4_1997 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1998_clock, %delay_INT16_6_1998_reset, %delay_INT16_6_1998_in, %delay_INT16_6_1998_out = firrtl.instance delay_INT16_6_1998 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_1999_clock, %delay_INT16_6_1999_reset, %delay_INT16_6_1999_in, %delay_INT16_6_1999_out = firrtl.instance delay_INT16_6_1999 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2000_clock, %delay_INT16_6_2000_reset, %delay_INT16_6_2000_in, %delay_INT16_6_2000_out = firrtl.instance delay_INT16_6_2000 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2001_clock, %delay_INT16_6_2001_reset, %delay_INT16_6_2001_in, %delay_INT16_6_2001_out = firrtl.instance delay_INT16_6_2001 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2002_clock, %delay_INT16_2_2002_reset, %delay_INT16_2_2002_in, %delay_INT16_2_2002_out = firrtl.instance delay_INT16_2_2002 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2003_clock, %delay_INT16_2_2003_reset, %delay_INT16_2_2003_in, %delay_INT16_2_2003_out = firrtl.instance delay_INT16_2_2003 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2004_clock, %delay_INT16_2_2004_reset, %delay_INT16_2_2004_in, %delay_INT16_2_2004_out = firrtl.instance delay_INT16_2_2004 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2005_clock, %delay_INT16_2_2005_reset, %delay_INT16_2_2005_in, %delay_INT16_2_2005_out = firrtl.instance delay_INT16_2_2005 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2006_clock, %delay_INT16_1_2006_reset, %delay_INT16_1_2006_in, %delay_INT16_1_2006_out = firrtl.instance delay_INT16_1_2006 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2007_clock, %delay_INT16_1_2007_reset, %delay_INT16_1_2007_in, %delay_INT16_1_2007_out = firrtl.instance delay_INT16_1_2007 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2008_clock, %delay_INT16_2_2008_reset, %delay_INT16_2_2008_in, %delay_INT16_2_2008_out = firrtl.instance delay_INT16_2_2008 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2009_clock, %delay_INT16_2_2009_reset, %delay_INT16_2_2009_in, %delay_INT16_2_2009_out = firrtl.instance delay_INT16_2_2009 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2010_clock, %delay_INT16_4_2010_reset, %delay_INT16_4_2010_in, %delay_INT16_4_2010_out = firrtl.instance delay_INT16_4_2010 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2011_clock, %delay_INT16_4_2011_reset, %delay_INT16_4_2011_in, %delay_INT16_4_2011_out = firrtl.instance delay_INT16_4_2011 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2012_clock, %delay_INT16_4_2012_reset, %delay_INT16_4_2012_in, %delay_INT16_4_2012_out = firrtl.instance delay_INT16_4_2012 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2013_clock, %delay_INT16_4_2013_reset, %delay_INT16_4_2013_in, %delay_INT16_4_2013_out = firrtl.instance delay_INT16_4_2013 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2014_clock, %delay_INT16_6_2014_reset, %delay_INT16_6_2014_in, %delay_INT16_6_2014_out = firrtl.instance delay_INT16_6_2014 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2015_clock, %delay_INT16_6_2015_reset, %delay_INT16_6_2015_in, %delay_INT16_6_2015_out = firrtl.instance delay_INT16_6_2015 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2016_clock, %delay_INT16_6_2016_reset, %delay_INT16_6_2016_in, %delay_INT16_6_2016_out = firrtl.instance delay_INT16_6_2016 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2017_clock, %delay_INT16_6_2017_reset, %delay_INT16_6_2017_in, %delay_INT16_6_2017_out = firrtl.instance delay_INT16_6_2017 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2018_clock, %delay_INT16_2_2018_reset, %delay_INT16_2_2018_in, %delay_INT16_2_2018_out = firrtl.instance delay_INT16_2_2018 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2019_clock, %delay_INT16_2_2019_reset, %delay_INT16_2_2019_in, %delay_INT16_2_2019_out = firrtl.instance delay_INT16_2_2019 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2020_clock, %delay_INT16_2_2020_reset, %delay_INT16_2_2020_in, %delay_INT16_2_2020_out = firrtl.instance delay_INT16_2_2020 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2021_clock, %delay_INT16_2_2021_reset, %delay_INT16_2_2021_in, %delay_INT16_2_2021_out = firrtl.instance delay_INT16_2_2021 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2022_clock, %delay_INT16_1_2022_reset, %delay_INT16_1_2022_in, %delay_INT16_1_2022_out = firrtl.instance delay_INT16_1_2022 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2023_clock, %delay_INT16_1_2023_reset, %delay_INT16_1_2023_in, %delay_INT16_1_2023_out = firrtl.instance delay_INT16_1_2023 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2024_clock, %delay_INT16_2_2024_reset, %delay_INT16_2_2024_in, %delay_INT16_2_2024_out = firrtl.instance delay_INT16_2_2024 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2025_clock, %delay_INT16_2_2025_reset, %delay_INT16_2_2025_in, %delay_INT16_2_2025_out = firrtl.instance delay_INT16_2_2025 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2026_clock, %delay_INT16_4_2026_reset, %delay_INT16_4_2026_in, %delay_INT16_4_2026_out = firrtl.instance delay_INT16_4_2026 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2027_clock, %delay_INT16_4_2027_reset, %delay_INT16_4_2027_in, %delay_INT16_4_2027_out = firrtl.instance delay_INT16_4_2027 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2028_clock, %delay_INT16_4_2028_reset, %delay_INT16_4_2028_in, %delay_INT16_4_2028_out = firrtl.instance delay_INT16_4_2028 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2029_clock, %delay_INT16_4_2029_reset, %delay_INT16_4_2029_in, %delay_INT16_4_2029_out = firrtl.instance delay_INT16_4_2029 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2030_clock, %delay_INT16_6_2030_reset, %delay_INT16_6_2030_in, %delay_INT16_6_2030_out = firrtl.instance delay_INT16_6_2030 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2031_clock, %delay_INT16_6_2031_reset, %delay_INT16_6_2031_in, %delay_INT16_6_2031_out = firrtl.instance delay_INT16_6_2031 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2032_clock, %delay_INT16_6_2032_reset, %delay_INT16_6_2032_in, %delay_INT16_6_2032_out = firrtl.instance delay_INT16_6_2032 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2033_clock, %delay_INT16_6_2033_reset, %delay_INT16_6_2033_in, %delay_INT16_6_2033_out = firrtl.instance delay_INT16_6_2033 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2034_clock, %delay_INT16_2_2034_reset, %delay_INT16_2_2034_in, %delay_INT16_2_2034_out = firrtl.instance delay_INT16_2_2034 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2035_clock, %delay_INT16_2_2035_reset, %delay_INT16_2_2035_in, %delay_INT16_2_2035_out = firrtl.instance delay_INT16_2_2035 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2036_clock, %delay_INT16_2_2036_reset, %delay_INT16_2_2036_in, %delay_INT16_2_2036_out = firrtl.instance delay_INT16_2_2036 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2037_clock, %delay_INT16_2_2037_reset, %delay_INT16_2_2037_in, %delay_INT16_2_2037_out = firrtl.instance delay_INT16_2_2037 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2038_clock, %delay_INT16_1_2038_reset, %delay_INT16_1_2038_in, %delay_INT16_1_2038_out = firrtl.instance delay_INT16_1_2038 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2039_clock, %delay_INT16_1_2039_reset, %delay_INT16_1_2039_in, %delay_INT16_1_2039_out = firrtl.instance delay_INT16_1_2039 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2040_clock, %delay_INT16_2_2040_reset, %delay_INT16_2_2040_in, %delay_INT16_2_2040_out = firrtl.instance delay_INT16_2_2040 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2041_clock, %delay_INT16_2_2041_reset, %delay_INT16_2_2041_in, %delay_INT16_2_2041_out = firrtl.instance delay_INT16_2_2041 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2042_clock, %delay_INT16_4_2042_reset, %delay_INT16_4_2042_in, %delay_INT16_4_2042_out = firrtl.instance delay_INT16_4_2042 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2043_clock, %delay_INT16_4_2043_reset, %delay_INT16_4_2043_in, %delay_INT16_4_2043_out = firrtl.instance delay_INT16_4_2043 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2044_clock, %delay_INT16_4_2044_reset, %delay_INT16_4_2044_in, %delay_INT16_4_2044_out = firrtl.instance delay_INT16_4_2044 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2045_clock, %delay_INT16_4_2045_reset, %delay_INT16_4_2045_in, %delay_INT16_4_2045_out = firrtl.instance delay_INT16_4_2045 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2046_clock, %delay_INT16_6_2046_reset, %delay_INT16_6_2046_in, %delay_INT16_6_2046_out = firrtl.instance delay_INT16_6_2046 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2047_clock, %delay_INT16_6_2047_reset, %delay_INT16_6_2047_in, %delay_INT16_6_2047_out = firrtl.instance delay_INT16_6_2047 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2048_clock, %delay_INT16_6_2048_reset, %delay_INT16_6_2048_in, %delay_INT16_6_2048_out = firrtl.instance delay_INT16_6_2048 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2049_clock, %delay_INT16_6_2049_reset, %delay_INT16_6_2049_in, %delay_INT16_6_2049_out = firrtl.instance delay_INT16_6_2049 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2050_clock, %delay_INT16_2_2050_reset, %delay_INT16_2_2050_in, %delay_INT16_2_2050_out = firrtl.instance delay_INT16_2_2050 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2051_clock, %delay_INT16_2_2051_reset, %delay_INT16_2_2051_in, %delay_INT16_2_2051_out = firrtl.instance delay_INT16_2_2051 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2052_clock, %delay_INT16_2_2052_reset, %delay_INT16_2_2052_in, %delay_INT16_2_2052_out = firrtl.instance delay_INT16_2_2052 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2053_clock, %delay_INT16_2_2053_reset, %delay_INT16_2_2053_in, %delay_INT16_2_2053_out = firrtl.instance delay_INT16_2_2053 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2054_clock, %delay_INT16_1_2054_reset, %delay_INT16_1_2054_in, %delay_INT16_1_2054_out = firrtl.instance delay_INT16_1_2054 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2055_clock, %delay_INT16_1_2055_reset, %delay_INT16_1_2055_in, %delay_INT16_1_2055_out = firrtl.instance delay_INT16_1_2055 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2056_clock, %delay_INT16_2_2056_reset, %delay_INT16_2_2056_in, %delay_INT16_2_2056_out = firrtl.instance delay_INT16_2_2056 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2057_clock, %delay_INT16_2_2057_reset, %delay_INT16_2_2057_in, %delay_INT16_2_2057_out = firrtl.instance delay_INT16_2_2057 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2058_clock, %delay_INT16_4_2058_reset, %delay_INT16_4_2058_in, %delay_INT16_4_2058_out = firrtl.instance delay_INT16_4_2058 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2059_clock, %delay_INT16_4_2059_reset, %delay_INT16_4_2059_in, %delay_INT16_4_2059_out = firrtl.instance delay_INT16_4_2059 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2060_clock, %delay_INT16_4_2060_reset, %delay_INT16_4_2060_in, %delay_INT16_4_2060_out = firrtl.instance delay_INT16_4_2060 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2061_clock, %delay_INT16_4_2061_reset, %delay_INT16_4_2061_in, %delay_INT16_4_2061_out = firrtl.instance delay_INT16_4_2061 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2062_clock, %delay_INT16_6_2062_reset, %delay_INT16_6_2062_in, %delay_INT16_6_2062_out = firrtl.instance delay_INT16_6_2062 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2063_clock, %delay_INT16_6_2063_reset, %delay_INT16_6_2063_in, %delay_INT16_6_2063_out = firrtl.instance delay_INT16_6_2063 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2064_clock, %delay_INT16_6_2064_reset, %delay_INT16_6_2064_in, %delay_INT16_6_2064_out = firrtl.instance delay_INT16_6_2064 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2065_clock, %delay_INT16_6_2065_reset, %delay_INT16_6_2065_in, %delay_INT16_6_2065_out = firrtl.instance delay_INT16_6_2065 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2066_clock, %delay_INT16_2_2066_reset, %delay_INT16_2_2066_in, %delay_INT16_2_2066_out = firrtl.instance delay_INT16_2_2066 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2067_clock, %delay_INT16_2_2067_reset, %delay_INT16_2_2067_in, %delay_INT16_2_2067_out = firrtl.instance delay_INT16_2_2067 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2068_clock, %delay_INT16_2_2068_reset, %delay_INT16_2_2068_in, %delay_INT16_2_2068_out = firrtl.instance delay_INT16_2_2068 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2069_clock, %delay_INT16_2_2069_reset, %delay_INT16_2_2069_in, %delay_INT16_2_2069_out = firrtl.instance delay_INT16_2_2069 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2070_clock, %delay_INT16_1_2070_reset, %delay_INT16_1_2070_in, %delay_INT16_1_2070_out = firrtl.instance delay_INT16_1_2070 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2071_clock, %delay_INT16_1_2071_reset, %delay_INT16_1_2071_in, %delay_INT16_1_2071_out = firrtl.instance delay_INT16_1_2071 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2072_clock, %delay_INT16_2_2072_reset, %delay_INT16_2_2072_in, %delay_INT16_2_2072_out = firrtl.instance delay_INT16_2_2072 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2073_clock, %delay_INT16_2_2073_reset, %delay_INT16_2_2073_in, %delay_INT16_2_2073_out = firrtl.instance delay_INT16_2_2073 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2074_clock, %delay_INT16_4_2074_reset, %delay_INT16_4_2074_in, %delay_INT16_4_2074_out = firrtl.instance delay_INT16_4_2074 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2075_clock, %delay_INT16_4_2075_reset, %delay_INT16_4_2075_in, %delay_INT16_4_2075_out = firrtl.instance delay_INT16_4_2075 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2076_clock, %delay_INT16_4_2076_reset, %delay_INT16_4_2076_in, %delay_INT16_4_2076_out = firrtl.instance delay_INT16_4_2076 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2077_clock, %delay_INT16_4_2077_reset, %delay_INT16_4_2077_in, %delay_INT16_4_2077_out = firrtl.instance delay_INT16_4_2077 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2078_clock, %delay_INT16_6_2078_reset, %delay_INT16_6_2078_in, %delay_INT16_6_2078_out = firrtl.instance delay_INT16_6_2078 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2079_clock, %delay_INT16_6_2079_reset, %delay_INT16_6_2079_in, %delay_INT16_6_2079_out = firrtl.instance delay_INT16_6_2079 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2080_clock, %delay_INT16_6_2080_reset, %delay_INT16_6_2080_in, %delay_INT16_6_2080_out = firrtl.instance delay_INT16_6_2080 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2081_clock, %delay_INT16_6_2081_reset, %delay_INT16_6_2081_in, %delay_INT16_6_2081_out = firrtl.instance delay_INT16_6_2081 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2082_clock, %delay_INT16_2_2082_reset, %delay_INT16_2_2082_in, %delay_INT16_2_2082_out = firrtl.instance delay_INT16_2_2082 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2083_clock, %delay_INT16_2_2083_reset, %delay_INT16_2_2083_in, %delay_INT16_2_2083_out = firrtl.instance delay_INT16_2_2083 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2084_clock, %delay_INT16_1_2084_reset, %delay_INT16_1_2084_in, %delay_INT16_1_2084_out = firrtl.instance delay_INT16_1_2084 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2085_clock, %delay_INT16_1_2085_reset, %delay_INT16_1_2085_in, %delay_INT16_1_2085_out = firrtl.instance delay_INT16_1_2085 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2086_clock, %delay_INT16_2_2086_reset, %delay_INT16_2_2086_in, %delay_INT16_2_2086_out = firrtl.instance delay_INT16_2_2086 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2087_clock, %delay_INT16_2_2087_reset, %delay_INT16_2_2087_in, %delay_INT16_2_2087_out = firrtl.instance delay_INT16_2_2087 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2088_clock, %delay_INT16_4_2088_reset, %delay_INT16_4_2088_in, %delay_INT16_4_2088_out = firrtl.instance delay_INT16_4_2088 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2089_clock, %delay_INT16_4_2089_reset, %delay_INT16_4_2089_in, %delay_INT16_4_2089_out = firrtl.instance delay_INT16_4_2089 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2090_clock, %delay_INT16_4_2090_reset, %delay_INT16_4_2090_in, %delay_INT16_4_2090_out = firrtl.instance delay_INT16_4_2090 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2091_clock, %delay_INT16_4_2091_reset, %delay_INT16_4_2091_in, %delay_INT16_4_2091_out = firrtl.instance delay_INT16_4_2091 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2092_clock, %delay_INT16_6_2092_reset, %delay_INT16_6_2092_in, %delay_INT16_6_2092_out = firrtl.instance delay_INT16_6_2092 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2093_clock, %delay_INT16_6_2093_reset, %delay_INT16_6_2093_in, %delay_INT16_6_2093_out = firrtl.instance delay_INT16_6_2093 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2094_clock, %delay_INT16_6_2094_reset, %delay_INT16_6_2094_in, %delay_INT16_6_2094_out = firrtl.instance delay_INT16_6_2094 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2095_clock, %delay_INT16_6_2095_reset, %delay_INT16_6_2095_in, %delay_INT16_6_2095_out = firrtl.instance delay_INT16_6_2095 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2096_clock, %delay_INT16_2_2096_reset, %delay_INT16_2_2096_in, %delay_INT16_2_2096_out = firrtl.instance delay_INT16_2_2096 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2097_clock, %delay_INT16_2_2097_reset, %delay_INT16_2_2097_in, %delay_INT16_2_2097_out = firrtl.instance delay_INT16_2_2097 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2098_clock, %delay_INT16_2_2098_reset, %delay_INT16_2_2098_in, %delay_INT16_2_2098_out = firrtl.instance delay_INT16_2_2098 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2099_clock, %delay_INT16_2_2099_reset, %delay_INT16_2_2099_in, %delay_INT16_2_2099_out = firrtl.instance delay_INT16_2_2099 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2100_clock, %delay_INT16_1_2100_reset, %delay_INT16_1_2100_in, %delay_INT16_1_2100_out = firrtl.instance delay_INT16_1_2100 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_1_2101_clock, %delay_INT16_1_2101_reset, %delay_INT16_1_2101_in, %delay_INT16_1_2101_out = firrtl.instance delay_INT16_1_2101 @delay_INT16_1(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2102_clock, %delay_INT16_2_2102_reset, %delay_INT16_2_2102_in, %delay_INT16_2_2102_out = firrtl.instance delay_INT16_2_2102 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_2_2103_clock, %delay_INT16_2_2103_reset, %delay_INT16_2_2103_in, %delay_INT16_2_2103_out = firrtl.instance delay_INT16_2_2103 @delay_INT16_2(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2104_clock, %delay_INT16_4_2104_reset, %delay_INT16_4_2104_in, %delay_INT16_4_2104_out = firrtl.instance delay_INT16_4_2104 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2105_clock, %delay_INT16_4_2105_reset, %delay_INT16_4_2105_in, %delay_INT16_4_2105_out = firrtl.instance delay_INT16_4_2105 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2106_clock, %delay_INT16_4_2106_reset, %delay_INT16_4_2106_in, %delay_INT16_4_2106_out = firrtl.instance delay_INT16_4_2106 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_4_2107_clock, %delay_INT16_4_2107_reset, %delay_INT16_4_2107_in, %delay_INT16_4_2107_out = firrtl.instance delay_INT16_4_2107 @delay_INT16_4(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2108_clock, %delay_INT16_6_2108_reset, %delay_INT16_6_2108_in, %delay_INT16_6_2108_out = firrtl.instance delay_INT16_6_2108 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2109_clock, %delay_INT16_6_2109_reset, %delay_INT16_6_2109_in, %delay_INT16_6_2109_out = firrtl.instance delay_INT16_6_2109 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2110_clock, %delay_INT16_6_2110_reset, %delay_INT16_6_2110_in, %delay_INT16_6_2110_out = firrtl.instance delay_INT16_6_2110 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        %delay_INT16_6_2111_clock, %delay_INT16_6_2111_reset, %delay_INT16_6_2111_in, %delay_INT16_6_2111_out = firrtl.instance delay_INT16_6_2111 @delay_INT16_6(in clock : !firrtl.clock, in reset : !firrtl.reset, in in: !firrtl.sint<16>, out out: !firrtl.sint<16>)
        firrtl.connect %row_0_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x0_0_y, %row_0_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_w2_2_y, %row_0_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_c128_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_c128_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_w4_3_y, %row_0_n_c128_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_v2_2_x, %row_0_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_v4_3_x, %row_0_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x8_1_x, %row_0_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_t4_1_x, %row_0_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_t5_1_x, %row_0_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x8_2_x, %row_0_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_t6_1_x, %row_0_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_t7_1_x, %row_0_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x1_1_x, %row_0_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_t3_1_x, %row_0_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_t2_1_x, %row_0_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x1_0_x, %n_in_0_4_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x1_0_x, %row_0_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_t0_0_x, %n_in_0_0_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x0_0_x, %row_0_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x0_0_x, %row_0_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x8_3_x, %row_0_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x0_1_x, %row_0_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1863_in, %row_0_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1864_in, %row_0_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x2_0_x, %n_in_0_6_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t1_1_y, %row_0_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t2_1_y, %row_0_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x3_0_x, %n_in_0_2_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t1_1_x, %row_0_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t3_1_y, %row_0_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x4_0_x, %n_in_0_1_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t8_1_x, %row_0_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t4_1_y, %row_0_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x5_0_x, %n_in_0_7_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t8_1_y, %row_0_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t5_1_y, %row_0_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x6_0_x, %n_in_0_5_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t8_2_x, %row_0_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t6_1_y, %row_0_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x7_0_x, %n_in_0_3_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t8_2_y, %row_0_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t7_1_y, %row_0_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_t8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x8_1_y, %row_0_n_t8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x8_1_x, %row_0_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x4_1_x, %row_0_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x5_1_x, %row_0_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_t4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1859_in, %row_0_n_t4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x4_1_x, %row_0_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x1_2_x, %row_0_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x4_2_x, %row_0_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_t5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1860_in, %row_0_n_t5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x5_1_x, %row_0_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x6_2_x, %row_0_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x5_2_x, %row_0_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_t8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x8_2_y, %row_0_n_t8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x8_2_x, %row_0_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x6_1_x, %row_0_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x7_1_x, %row_0_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_t6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1861_in, %row_0_n_t6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x6_1_x, %row_0_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x1_2_y, %row_0_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x4_2_y, %row_0_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_t7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1862_in, %row_0_n_t7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x7_1_x, %row_0_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x6_2_y, %row_0_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x5_2_y, %row_0_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x8_3_x, %row_0_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1867_in, %row_0_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1868_in, %row_0_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x0_1_x, %row_0_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1869_in, %row_0_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1870_in, %row_0_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_t1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x1_1_y, %row_0_n_t1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x1_1_x, %row_0_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x2_1_x, %row_0_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x3_1_x, %row_0_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_t2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1865_in, %row_0_n_t2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x2_1_x, %row_0_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x3_2_y, %row_0_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x0_2_y, %row_0_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_t3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_t3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1866_in, %row_0_n_t3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x3_1_x, %row_0_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x7_2_y, %row_0_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x8_4_y, %row_0_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x1_2_x, %row_0_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_tmp_0_y, %row_0_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_7_y, %row_0_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x4_2_x, %row_0_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_u2_2_x, %row_0_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_u4_3_x, %row_0_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x6_2_x, %row_0_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_tmp_3_y, %row_0_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_4_y, %row_0_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x5_2_x, %row_0_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_u2_2_y, %row_0_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_u4_3_y, %row_0_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x7_2_x, %row_0_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_tmp_0_x, %row_0_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_7_x, %row_0_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x8_4_x, %row_0_n_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_tmp_3_x, %row_0_d_x8_4_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_4_x, %row_0_d_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x3_2_x, %row_0_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1871_in, %row_0_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1874_in, %row_0_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x0_2_x, %row_0_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1872_in, %row_0_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1873_in, %row_0_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_v2_2_y, %row_0_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_w2_2_x, %row_0_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x2_2_x, %row_0_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x2_2_x, %row_0_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_tmp_1_y, %row_0_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_6_y, %row_0_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_v4_3_y, %row_0_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_w4_3_x, %row_0_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x4_3_x, %row_0_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_d_x4_3_x, %row_0_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_tmp_2_y, %row_0_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_5_y, %row_0_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_shr_0_x, %row_0_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_shr_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_shr_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_t0_0_x, %row_0_n_shr_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_shr_1_x, %row_0_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_shr_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_shr_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_t0_0_x, %row_0_n_shr_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_shr_2_x, %row_0_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_shr_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_shr_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_t0_0_x, %row_0_n_shr_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_shr_3_x, %row_0_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_shr_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_shr_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_t0_0_x, %row_0_n_shr_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_shr_4_x, %row_0_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_shr_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_shr_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_t0_0_x, %row_0_n_shr_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_shr_5_x, %row_0_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_shr_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_shr_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_t0_0_x, %row_0_n_shr_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_shr_6_x, %row_0_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_shr_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_shr_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_t0_0_x, %row_0_n_shr_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_shr_7_x, %row_0_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_0_n_shr_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_0_n_shr_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_t0_0_x, %row_0_n_shr_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x0_0_y, %row_1_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_w2_2_y, %row_1_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_c128_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_c128_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_w4_3_y, %row_1_n_c128_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_v2_2_x, %row_1_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_v4_3_x, %row_1_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x8_1_x, %row_1_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_t4_1_x, %row_1_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_t5_1_x, %row_1_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x8_2_x, %row_1_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_t6_1_x, %row_1_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_t7_1_x, %row_1_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x1_1_x, %row_1_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_t3_1_x, %row_1_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_t2_1_x, %row_1_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x1_0_x, %n_in_1_4_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x1_0_x, %row_1_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_t0_0_x, %n_in_1_0_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x0_0_x, %row_1_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x0_0_x, %row_1_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x8_3_x, %row_1_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x0_1_x, %row_1_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1878_in, %row_1_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1879_in, %row_1_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x2_0_x, %n_in_1_6_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t1_1_y, %row_1_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t2_1_y, %row_1_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x3_0_x, %n_in_1_2_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t1_1_x, %row_1_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t3_1_y, %row_1_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x4_0_x, %n_in_1_1_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t8_1_x, %row_1_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t4_1_y, %row_1_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x5_0_x, %n_in_1_7_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t8_1_y, %row_1_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t5_1_y, %row_1_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x6_0_x, %n_in_1_5_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t8_2_x, %row_1_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t6_1_y, %row_1_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x7_0_x, %n_in_1_3_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t8_2_y, %row_1_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t7_1_y, %row_1_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_t8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x8_1_y, %row_1_n_t8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x8_1_x, %row_1_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x4_1_x, %row_1_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x5_1_x, %row_1_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_t4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1875_in, %row_1_n_t4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x4_1_x, %row_1_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x1_2_x, %row_1_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x4_2_x, %row_1_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_t5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1856_in, %row_1_n_t5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x5_1_x, %row_1_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x6_2_x, %row_1_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x5_2_x, %row_1_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_t8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x8_2_y, %row_1_n_t8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x8_2_x, %row_1_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x6_1_x, %row_1_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x7_1_x, %row_1_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_t6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1857_in, %row_1_n_t6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x6_1_x, %row_1_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x1_2_y, %row_1_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x4_2_y, %row_1_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_t7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1858_in, %row_1_n_t7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x7_1_x, %row_1_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x6_2_y, %row_1_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x5_2_y, %row_1_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x8_3_x, %row_1_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1882_in, %row_1_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1883_in, %row_1_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x0_1_x, %row_1_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1884_in, %row_1_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1885_in, %row_1_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_t1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x1_1_y, %row_1_n_t1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x1_1_x, %row_1_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x2_1_x, %row_1_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x3_1_x, %row_1_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_t2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1880_in, %row_1_n_t2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x2_1_x, %row_1_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x3_2_y, %row_1_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x0_2_y, %row_1_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_t3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_t3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1881_in, %row_1_n_t3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x3_1_x, %row_1_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x7_2_y, %row_1_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x8_4_y, %row_1_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x1_2_x, %row_1_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_tmp_0_y, %row_1_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_7_y, %row_1_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x4_2_x, %row_1_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_u2_2_x, %row_1_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_u4_3_x, %row_1_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x6_2_x, %row_1_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_tmp_3_y, %row_1_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_4_y, %row_1_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x5_2_x, %row_1_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_u2_2_y, %row_1_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_u4_3_y, %row_1_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x7_2_x, %row_1_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_tmp_0_x, %row_1_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_7_x, %row_1_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x8_4_x, %row_1_n_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_tmp_3_x, %row_1_d_x8_4_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_4_x, %row_1_d_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x3_2_x, %row_1_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1886_in, %row_1_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1889_in, %row_1_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x0_2_x, %row_1_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1887_in, %row_1_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1888_in, %row_1_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_v2_2_y, %row_1_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_w2_2_x, %row_1_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x2_2_x, %row_1_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x2_2_x, %row_1_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_tmp_1_y, %row_1_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_6_y, %row_1_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_v4_3_y, %row_1_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_w4_3_x, %row_1_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x4_3_x, %row_1_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_d_x4_3_x, %row_1_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_tmp_2_y, %row_1_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_5_y, %row_1_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_shr_0_x, %row_1_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_shr_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_shr_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x4_0_x, %row_1_n_shr_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_shr_1_x, %row_1_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_shr_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_shr_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x4_0_x, %row_1_n_shr_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_shr_2_x, %row_1_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_shr_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_shr_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x4_0_x, %row_1_n_shr_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_shr_3_x, %row_1_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_shr_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_shr_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x4_0_x, %row_1_n_shr_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_shr_4_x, %row_1_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_shr_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_shr_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x4_0_x, %row_1_n_shr_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_shr_5_x, %row_1_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_shr_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_shr_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x4_0_x, %row_1_n_shr_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_shr_6_x, %row_1_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_shr_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_shr_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x4_0_x, %row_1_n_shr_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_shr_7_x, %row_1_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_1_n_shr_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_1_n_shr_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x4_0_x, %row_1_n_shr_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x0_0_y, %row_2_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_w2_2_y, %row_2_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_c128_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_c128_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_w4_3_y, %row_2_n_c128_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_v2_2_x, %row_2_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_v4_3_x, %row_2_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x8_1_x, %row_2_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_t4_1_x, %row_2_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_t5_1_x, %row_2_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x8_2_x, %row_2_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_t6_1_x, %row_2_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_t7_1_x, %row_2_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x1_1_x, %row_2_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_t3_1_x, %row_2_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_t2_1_x, %row_2_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x1_0_x, %n_in_2_4_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x1_0_x, %row_2_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_t0_0_x, %n_in_2_0_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x0_0_x, %row_2_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x0_0_x, %row_2_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x8_3_x, %row_2_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x0_1_x, %row_2_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1900_in, %row_2_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1901_in, %row_2_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x2_0_x, %n_in_2_6_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t1_1_y, %row_2_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t2_1_y, %row_2_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x3_0_x, %n_in_2_2_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t1_1_x, %row_2_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t3_1_y, %row_2_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x4_0_x, %n_in_2_1_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t8_1_x, %row_2_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t4_1_y, %row_2_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x5_0_x, %n_in_2_7_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t8_1_y, %row_2_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t5_1_y, %row_2_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x6_0_x, %n_in_2_5_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t8_2_x, %row_2_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t6_1_y, %row_2_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x7_0_x, %n_in_2_3_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t8_2_y, %row_2_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t7_1_y, %row_2_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_t8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x8_1_y, %row_2_n_t8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x8_1_x, %row_2_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x4_1_x, %row_2_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x5_1_x, %row_2_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_t4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1896_in, %row_2_n_t4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x4_1_x, %row_2_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x1_2_x, %row_2_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x4_2_x, %row_2_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_t5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1897_in, %row_2_n_t5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x5_1_x, %row_2_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x6_2_x, %row_2_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x5_2_x, %row_2_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_t8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x8_2_y, %row_2_n_t8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x8_2_x, %row_2_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x6_1_x, %row_2_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x7_1_x, %row_2_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_t6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1898_in, %row_2_n_t6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x6_1_x, %row_2_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x1_2_y, %row_2_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x4_2_y, %row_2_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_t7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1899_in, %row_2_n_t7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x7_1_x, %row_2_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x6_2_y, %row_2_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x5_2_y, %row_2_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x8_3_x, %row_2_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1904_in, %row_2_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1905_in, %row_2_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x0_1_x, %row_2_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1906_in, %row_2_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1907_in, %row_2_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_t1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x1_1_y, %row_2_n_t1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x1_1_x, %row_2_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x2_1_x, %row_2_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x3_1_x, %row_2_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_t2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1902_in, %row_2_n_t2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x2_1_x, %row_2_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x3_2_y, %row_2_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x0_2_y, %row_2_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_t3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_t3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1903_in, %row_2_n_t3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x3_1_x, %row_2_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x7_2_y, %row_2_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x8_4_y, %row_2_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x1_2_x, %row_2_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_tmp_0_y, %row_2_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_7_y, %row_2_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x4_2_x, %row_2_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_u2_2_x, %row_2_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_u4_3_x, %row_2_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x6_2_x, %row_2_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_tmp_3_y, %row_2_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_4_y, %row_2_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x5_2_x, %row_2_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_u2_2_y, %row_2_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_u4_3_y, %row_2_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x7_2_x, %row_2_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_tmp_0_x, %row_2_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_7_x, %row_2_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x8_4_x, %row_2_n_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_tmp_3_x, %row_2_d_x8_4_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_4_x, %row_2_d_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x3_2_x, %row_2_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1908_in, %row_2_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1911_in, %row_2_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x0_2_x, %row_2_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1909_in, %row_2_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1910_in, %row_2_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_v2_2_y, %row_2_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_w2_2_x, %row_2_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x2_2_x, %row_2_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x2_2_x, %row_2_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_tmp_1_y, %row_2_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_6_y, %row_2_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_v4_3_y, %row_2_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_w4_3_x, %row_2_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x4_3_x, %row_2_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_d_x4_3_x, %row_2_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_tmp_2_y, %row_2_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_5_y, %row_2_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_shr_0_x, %row_2_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_shr_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_shr_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x3_0_x, %row_2_n_shr_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_shr_1_x, %row_2_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_shr_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_shr_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x3_0_x, %row_2_n_shr_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_shr_2_x, %row_2_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_shr_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_shr_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x3_0_x, %row_2_n_shr_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_shr_3_x, %row_2_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_shr_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_shr_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x3_0_x, %row_2_n_shr_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_shr_4_x, %row_2_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_shr_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_shr_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x3_0_x, %row_2_n_shr_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_shr_5_x, %row_2_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_shr_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_shr_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x3_0_x, %row_2_n_shr_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_shr_6_x, %row_2_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_shr_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_shr_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x3_0_x, %row_2_n_shr_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_shr_7_x, %row_2_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_2_n_shr_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_2_n_shr_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x3_0_x, %row_2_n_shr_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x0_0_y, %row_3_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_w2_2_y, %row_3_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_c128_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_c128_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_w4_3_y, %row_3_n_c128_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_v2_2_x, %row_3_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_v4_3_x, %row_3_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x8_1_x, %row_3_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_t4_1_x, %row_3_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_t5_1_x, %row_3_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x8_2_x, %row_3_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_t6_1_x, %row_3_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_t7_1_x, %row_3_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x1_1_x, %row_3_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_t3_1_x, %row_3_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_t2_1_x, %row_3_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x1_0_x, %n_in_3_4_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x1_0_x, %row_3_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_t0_0_x, %n_in_3_0_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x0_0_x, %row_3_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x0_0_x, %row_3_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x8_3_x, %row_3_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x0_1_x, %row_3_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1916_in, %row_3_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1917_in, %row_3_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x2_0_x, %n_in_3_6_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t1_1_y, %row_3_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t2_1_y, %row_3_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x3_0_x, %n_in_3_2_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t1_1_x, %row_3_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t3_1_y, %row_3_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x4_0_x, %n_in_3_1_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t8_1_x, %row_3_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t4_1_y, %row_3_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x5_0_x, %n_in_3_7_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t8_1_y, %row_3_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t5_1_y, %row_3_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x6_0_x, %n_in_3_5_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t8_2_x, %row_3_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t6_1_y, %row_3_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x7_0_x, %n_in_3_3_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t8_2_y, %row_3_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t7_1_y, %row_3_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_t8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x8_1_y, %row_3_n_t8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x8_1_x, %row_3_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x4_1_x, %row_3_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x5_1_x, %row_3_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_t4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1912_in, %row_3_n_t4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x4_1_x, %row_3_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x1_2_x, %row_3_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x4_2_x, %row_3_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_t5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1913_in, %row_3_n_t5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x5_1_x, %row_3_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x6_2_x, %row_3_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x5_2_x, %row_3_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_t8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x8_2_y, %row_3_n_t8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x8_2_x, %row_3_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x6_1_x, %row_3_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x7_1_x, %row_3_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_t6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1914_in, %row_3_n_t6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x6_1_x, %row_3_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x1_2_y, %row_3_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x4_2_y, %row_3_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_t7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1915_in, %row_3_n_t7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x7_1_x, %row_3_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x6_2_y, %row_3_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x5_2_y, %row_3_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x8_3_x, %row_3_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1920_in, %row_3_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1921_in, %row_3_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x0_1_x, %row_3_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1922_in, %row_3_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1923_in, %row_3_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_t1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x1_1_y, %row_3_n_t1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x1_1_x, %row_3_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x2_1_x, %row_3_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x3_1_x, %row_3_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_t2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1918_in, %row_3_n_t2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x2_1_x, %row_3_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x3_2_y, %row_3_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x0_2_y, %row_3_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_t3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_t3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1919_in, %row_3_n_t3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x3_1_x, %row_3_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x7_2_y, %row_3_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x8_4_y, %row_3_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x1_2_x, %row_3_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_tmp_0_y, %row_3_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_7_y, %row_3_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x4_2_x, %row_3_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_u2_2_x, %row_3_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_u4_3_x, %row_3_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x6_2_x, %row_3_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_tmp_3_y, %row_3_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_4_y, %row_3_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x5_2_x, %row_3_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_u2_2_y, %row_3_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_u4_3_y, %row_3_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x7_2_x, %row_3_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_tmp_0_x, %row_3_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_7_x, %row_3_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x8_4_x, %row_3_n_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_tmp_3_x, %row_3_d_x8_4_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_4_x, %row_3_d_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x3_2_x, %row_3_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1924_in, %row_3_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1877_in, %row_3_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x0_2_x, %row_3_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1925_in, %row_3_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1876_in, %row_3_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_v2_2_y, %row_3_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_w2_2_x, %row_3_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x2_2_x, %row_3_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x2_2_x, %row_3_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_tmp_1_y, %row_3_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_6_y, %row_3_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_v4_3_y, %row_3_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_w4_3_x, %row_3_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x4_3_x, %row_3_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_d_x4_3_x, %row_3_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_tmp_2_y, %row_3_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_5_y, %row_3_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_shr_0_x, %row_3_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_shr_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_shr_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x7_0_x, %row_3_n_shr_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_shr_1_x, %row_3_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_shr_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_shr_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x7_0_x, %row_3_n_shr_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_shr_2_x, %row_3_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_shr_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_shr_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x7_0_x, %row_3_n_shr_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_shr_3_x, %row_3_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_shr_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_shr_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x7_0_x, %row_3_n_shr_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_shr_4_x, %row_3_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_shr_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_shr_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x7_0_x, %row_3_n_shr_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_shr_5_x, %row_3_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_shr_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_shr_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x7_0_x, %row_3_n_shr_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_shr_6_x, %row_3_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_shr_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_shr_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x7_0_x, %row_3_n_shr_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_shr_7_x, %row_3_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_3_n_shr_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_3_n_shr_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x7_0_x, %row_3_n_shr_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x0_0_y, %row_4_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_w2_2_y, %row_4_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_c128_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_c128_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_w4_3_y, %row_4_n_c128_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_v2_2_x, %row_4_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_v4_3_x, %row_4_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x8_1_x, %row_4_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_t4_1_x, %row_4_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_t5_1_x, %row_4_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x8_2_x, %row_4_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_t6_1_x, %row_4_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_t7_1_x, %row_4_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x1_1_x, %row_4_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_t3_1_x, %row_4_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_t2_1_x, %row_4_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x1_0_x, %n_in_4_4_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x1_0_x, %row_4_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_t0_0_x, %n_in_4_0_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x0_0_x, %row_4_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x0_0_x, %row_4_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x8_3_x, %row_4_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x0_1_x, %row_4_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1930_in, %row_4_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1931_in, %row_4_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x2_0_x, %n_in_4_6_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t1_1_y, %row_4_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t2_1_y, %row_4_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x3_0_x, %n_in_4_2_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t1_1_x, %row_4_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t3_1_y, %row_4_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x4_0_x, %n_in_4_1_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t8_1_x, %row_4_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t4_1_y, %row_4_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x5_0_x, %n_in_4_7_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t8_1_y, %row_4_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t5_1_y, %row_4_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x6_0_x, %n_in_4_5_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t8_2_x, %row_4_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t6_1_y, %row_4_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x7_0_x, %n_in_4_3_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t8_2_y, %row_4_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t7_1_y, %row_4_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_t8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x8_1_y, %row_4_n_t8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x8_1_x, %row_4_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x4_1_x, %row_4_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x5_1_x, %row_4_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_t4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1926_in, %row_4_n_t4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x4_1_x, %row_4_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x1_2_x, %row_4_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x4_2_x, %row_4_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_t5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1927_in, %row_4_n_t5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x5_1_x, %row_4_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x6_2_x, %row_4_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x5_2_x, %row_4_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_t8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x8_2_y, %row_4_n_t8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x8_2_x, %row_4_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x6_1_x, %row_4_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x7_1_x, %row_4_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_t6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1928_in, %row_4_n_t6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x6_1_x, %row_4_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x1_2_y, %row_4_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x4_2_y, %row_4_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_t7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1929_in, %row_4_n_t7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x7_1_x, %row_4_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x6_2_y, %row_4_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x5_2_y, %row_4_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x8_3_x, %row_4_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1934_in, %row_4_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1935_in, %row_4_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x0_1_x, %row_4_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1936_in, %row_4_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1937_in, %row_4_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_t1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x1_1_y, %row_4_n_t1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x1_1_x, %row_4_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x2_1_x, %row_4_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x3_1_x, %row_4_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_t2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1932_in, %row_4_n_t2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x2_1_x, %row_4_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x3_2_y, %row_4_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x0_2_y, %row_4_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_t3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_t3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1933_in, %row_4_n_t3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x3_1_x, %row_4_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x7_2_y, %row_4_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x8_4_y, %row_4_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x1_2_x, %row_4_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_tmp_0_y, %row_4_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_7_y, %row_4_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x4_2_x, %row_4_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_u2_2_x, %row_4_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_u4_3_x, %row_4_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x6_2_x, %row_4_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_tmp_3_y, %row_4_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_4_y, %row_4_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x5_2_x, %row_4_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_u2_2_y, %row_4_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_u4_3_y, %row_4_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x7_2_x, %row_4_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_tmp_0_x, %row_4_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_7_x, %row_4_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x8_4_x, %row_4_n_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_tmp_3_x, %row_4_d_x8_4_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_4_x, %row_4_d_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x3_2_x, %row_4_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1938_in, %row_4_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1941_in, %row_4_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x0_2_x, %row_4_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1939_in, %row_4_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1940_in, %row_4_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_v2_2_y, %row_4_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_w2_2_x, %row_4_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x2_2_x, %row_4_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x2_2_x, %row_4_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_tmp_1_y, %row_4_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_6_y, %row_4_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_v4_3_y, %row_4_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_w4_3_x, %row_4_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x4_3_x, %row_4_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_d_x4_3_x, %row_4_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_tmp_2_y, %row_4_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_5_y, %row_4_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_shr_0_x, %row_4_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_shr_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_shr_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x1_0_x, %row_4_n_shr_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_shr_1_x, %row_4_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_shr_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_shr_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x1_0_x, %row_4_n_shr_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_shr_2_x, %row_4_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_shr_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_shr_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x1_0_x, %row_4_n_shr_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_shr_3_x, %row_4_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_shr_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_shr_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x1_0_x, %row_4_n_shr_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_shr_4_x, %row_4_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_shr_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_shr_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x1_0_x, %row_4_n_shr_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_shr_5_x, %row_4_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_shr_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_shr_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x1_0_x, %row_4_n_shr_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_shr_6_x, %row_4_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_shr_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_shr_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x1_0_x, %row_4_n_shr_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_shr_7_x, %row_4_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_4_n_shr_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_4_n_shr_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x1_0_x, %row_4_n_shr_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x0_0_y, %row_5_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_w2_2_y, %row_5_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_c128_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_c128_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_w4_3_y, %row_5_n_c128_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_v2_2_x, %row_5_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_v4_3_x, %row_5_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x8_1_x, %row_5_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_t4_1_x, %row_5_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_t5_1_x, %row_5_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x8_2_x, %row_5_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_t6_1_x, %row_5_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_t7_1_x, %row_5_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x1_1_x, %row_5_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_t3_1_x, %row_5_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_t2_1_x, %row_5_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x1_0_x, %n_in_5_4_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x1_0_x, %row_5_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_t0_0_x, %n_in_5_0_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x0_0_x, %row_5_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x0_0_x, %row_5_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x8_3_x, %row_5_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x0_1_x, %row_5_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1946_in, %row_5_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1947_in, %row_5_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x2_0_x, %n_in_5_6_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t1_1_y, %row_5_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t2_1_y, %row_5_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x3_0_x, %n_in_5_2_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t1_1_x, %row_5_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t3_1_y, %row_5_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x4_0_x, %n_in_5_1_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t8_1_x, %row_5_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t4_1_y, %row_5_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x5_0_x, %n_in_5_7_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t8_1_y, %row_5_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t5_1_y, %row_5_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x6_0_x, %n_in_5_5_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t8_2_x, %row_5_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t6_1_y, %row_5_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x7_0_x, %n_in_5_3_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t8_2_y, %row_5_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t7_1_y, %row_5_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_t8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x8_1_y, %row_5_n_t8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x8_1_x, %row_5_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x4_1_x, %row_5_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x5_1_x, %row_5_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_t4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1942_in, %row_5_n_t4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x4_1_x, %row_5_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x1_2_x, %row_5_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x4_2_x, %row_5_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_t5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1943_in, %row_5_n_t5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x5_1_x, %row_5_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x6_2_x, %row_5_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x5_2_x, %row_5_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_t8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x8_2_y, %row_5_n_t8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x8_2_x, %row_5_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x6_1_x, %row_5_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x7_1_x, %row_5_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_t6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1944_in, %row_5_n_t6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x6_1_x, %row_5_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x1_2_y, %row_5_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x4_2_y, %row_5_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_t7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1945_in, %row_5_n_t7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x7_1_x, %row_5_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x6_2_y, %row_5_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x5_2_y, %row_5_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x8_3_x, %row_5_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1950_in, %row_5_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1951_in, %row_5_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x0_1_x, %row_5_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1952_in, %row_5_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1953_in, %row_5_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_t1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x1_1_y, %row_5_n_t1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x1_1_x, %row_5_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x2_1_x, %row_5_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x3_1_x, %row_5_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_t2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1948_in, %row_5_n_t2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x2_1_x, %row_5_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x3_2_y, %row_5_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x0_2_y, %row_5_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_t3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_t3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1949_in, %row_5_n_t3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x3_1_x, %row_5_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x7_2_y, %row_5_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x8_4_y, %row_5_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x1_2_x, %row_5_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_tmp_0_y, %row_5_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_7_y, %row_5_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x4_2_x, %row_5_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_u2_2_x, %row_5_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_u4_3_x, %row_5_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x6_2_x, %row_5_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_tmp_3_y, %row_5_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_4_y, %row_5_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x5_2_x, %row_5_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_u2_2_y, %row_5_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_u4_3_y, %row_5_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x7_2_x, %row_5_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_tmp_0_x, %row_5_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_7_x, %row_5_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x8_4_x, %row_5_n_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_tmp_3_x, %row_5_d_x8_4_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_4_x, %row_5_d_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x3_2_x, %row_5_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1954_in, %row_5_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1957_in, %row_5_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x0_2_x, %row_5_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1955_in, %row_5_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1956_in, %row_5_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_v2_2_y, %row_5_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_w2_2_x, %row_5_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x2_2_x, %row_5_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x2_2_x, %row_5_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_tmp_1_y, %row_5_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_6_y, %row_5_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_v4_3_y, %row_5_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_w4_3_x, %row_5_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x4_3_x, %row_5_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_d_x4_3_x, %row_5_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_tmp_2_y, %row_5_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_5_y, %row_5_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_shr_0_x, %row_5_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_shr_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_shr_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x6_0_x, %row_5_n_shr_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_shr_1_x, %row_5_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_shr_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_shr_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x6_0_x, %row_5_n_shr_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_shr_2_x, %row_5_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_shr_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_shr_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x6_0_x, %row_5_n_shr_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_shr_3_x, %row_5_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_shr_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_shr_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x6_0_x, %row_5_n_shr_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_shr_4_x, %row_5_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_shr_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_shr_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x6_0_x, %row_5_n_shr_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_shr_5_x, %row_5_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_shr_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_shr_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x6_0_x, %row_5_n_shr_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_shr_6_x, %row_5_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_shr_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_shr_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x6_0_x, %row_5_n_shr_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_shr_7_x, %row_5_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_5_n_shr_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_5_n_shr_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x6_0_x, %row_5_n_shr_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x0_0_y, %row_6_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_w2_2_y, %row_6_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_c128_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_c128_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_w4_3_y, %row_6_n_c128_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_v2_2_x, %row_6_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_v4_3_x, %row_6_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x8_1_x, %row_6_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_t4_1_x, %row_6_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_t5_1_x, %row_6_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x8_2_x, %row_6_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_t6_1_x, %row_6_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_t7_1_x, %row_6_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x1_1_x, %row_6_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_t3_1_x, %row_6_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_t2_1_x, %row_6_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x1_0_x, %n_in_6_4_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x1_0_x, %row_6_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_t0_0_x, %n_in_6_0_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x0_0_x, %row_6_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x0_0_x, %row_6_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x8_3_x, %row_6_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x0_1_x, %row_6_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1894_in, %row_6_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1895_in, %row_6_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x2_0_x, %n_in_6_6_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t1_1_y, %row_6_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t2_1_y, %row_6_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x3_0_x, %n_in_6_2_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t1_1_x, %row_6_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t3_1_y, %row_6_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x4_0_x, %n_in_6_1_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t8_1_x, %row_6_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t4_1_y, %row_6_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x5_0_x, %n_in_6_7_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t8_1_y, %row_6_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t5_1_y, %row_6_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x6_0_x, %n_in_6_5_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t8_2_x, %row_6_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t6_1_y, %row_6_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x7_0_x, %n_in_6_3_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t8_2_y, %row_6_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t7_1_y, %row_6_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_t8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x8_1_y, %row_6_n_t8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x8_1_x, %row_6_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x4_1_x, %row_6_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x5_1_x, %row_6_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_t4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1890_in, %row_6_n_t4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x4_1_x, %row_6_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x1_2_x, %row_6_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x4_2_x, %row_6_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_t5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1891_in, %row_6_n_t5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x5_1_x, %row_6_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x6_2_x, %row_6_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x5_2_x, %row_6_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_t8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x8_2_y, %row_6_n_t8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x8_2_x, %row_6_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x6_1_x, %row_6_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x7_1_x, %row_6_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_t6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1892_in, %row_6_n_t6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x6_1_x, %row_6_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x1_2_y, %row_6_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x4_2_y, %row_6_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_t7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1893_in, %row_6_n_t7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x7_1_x, %row_6_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x6_2_y, %row_6_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x5_2_y, %row_6_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x8_3_x, %row_6_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1962_in, %row_6_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1963_in, %row_6_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x0_1_x, %row_6_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1964_in, %row_6_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1965_in, %row_6_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_t1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x1_1_y, %row_6_n_t1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x1_1_x, %row_6_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x2_1_x, %row_6_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x3_1_x, %row_6_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_t2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1960_in, %row_6_n_t2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x2_1_x, %row_6_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x3_2_y, %row_6_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x0_2_y, %row_6_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_t3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_t3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1961_in, %row_6_n_t3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x3_1_x, %row_6_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x7_2_y, %row_6_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x8_4_y, %row_6_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x1_2_x, %row_6_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_tmp_0_y, %row_6_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_7_y, %row_6_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x4_2_x, %row_6_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_u2_2_x, %row_6_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_u4_3_x, %row_6_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x6_2_x, %row_6_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_tmp_3_y, %row_6_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_4_y, %row_6_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x5_2_x, %row_6_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_u2_2_y, %row_6_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_u4_3_y, %row_6_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x7_2_x, %row_6_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_tmp_0_x, %row_6_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_7_x, %row_6_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x8_4_x, %row_6_n_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_tmp_3_x, %row_6_d_x8_4_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_4_x, %row_6_d_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x3_2_x, %row_6_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1966_in, %row_6_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1969_in, %row_6_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x0_2_x, %row_6_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1967_in, %row_6_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1968_in, %row_6_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_v2_2_y, %row_6_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_w2_2_x, %row_6_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x2_2_x, %row_6_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x2_2_x, %row_6_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_tmp_1_y, %row_6_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_6_y, %row_6_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_v4_3_y, %row_6_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_w4_3_x, %row_6_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x4_3_x, %row_6_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_d_x4_3_x, %row_6_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_tmp_2_y, %row_6_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_5_y, %row_6_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_shr_0_x, %row_6_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_shr_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_shr_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x2_0_x, %row_6_n_shr_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_shr_1_x, %row_6_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_shr_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_shr_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x2_0_x, %row_6_n_shr_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_shr_2_x, %row_6_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_shr_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_shr_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x2_0_x, %row_6_n_shr_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_shr_3_x, %row_6_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_shr_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_shr_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x2_0_x, %row_6_n_shr_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_shr_4_x, %row_6_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_shr_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_shr_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x2_0_x, %row_6_n_shr_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_shr_5_x, %row_6_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_shr_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_shr_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x2_0_x, %row_6_n_shr_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_shr_6_x, %row_6_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_shr_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_shr_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x2_0_x, %row_6_n_shr_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_shr_7_x, %row_6_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_6_n_shr_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_6_n_shr_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x2_0_x, %row_6_n_shr_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x0_0_y, %row_7_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_w2_2_y, %row_7_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_c128_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_c128_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_w4_3_y, %row_7_n_c128_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_v2_2_x, %row_7_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_v4_3_x, %row_7_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x8_1_x, %row_7_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_t4_1_x, %row_7_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_t5_1_x, %row_7_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x8_2_x, %row_7_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_t6_1_x, %row_7_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_t7_1_x, %row_7_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x1_1_x, %row_7_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_t3_1_x, %row_7_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_t2_1_x, %row_7_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x1_0_x, %n_in_7_4_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x1_0_x, %row_7_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_t0_0_x, %n_in_7_0_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x0_0_x, %row_7_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x0_0_x, %row_7_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x8_3_x, %row_7_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x0_1_x, %row_7_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1974_in, %row_7_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1975_in, %row_7_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x2_0_x, %n_in_7_6_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t1_1_y, %row_7_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t2_1_y, %row_7_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x3_0_x, %n_in_7_2_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t1_1_x, %row_7_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t3_1_y, %row_7_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x4_0_x, %n_in_7_1_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t8_1_x, %row_7_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t4_1_y, %row_7_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x5_0_x, %n_in_7_7_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t8_1_y, %row_7_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t5_1_y, %row_7_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x6_0_x, %n_in_7_5_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t8_2_x, %row_7_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t6_1_y, %row_7_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x7_0_x, %n_in_7_3_x : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t8_2_y, %row_7_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t7_1_y, %row_7_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_t8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x8_1_y, %row_7_n_t8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x8_1_x, %row_7_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x4_1_x, %row_7_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x5_1_x, %row_7_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_t4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1970_in, %row_7_n_t4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x4_1_x, %row_7_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x1_2_x, %row_7_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x4_2_x, %row_7_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_t5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1971_in, %row_7_n_t5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x5_1_x, %row_7_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x6_2_x, %row_7_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x5_2_x, %row_7_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_t8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x8_2_y, %row_7_n_t8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x8_2_x, %row_7_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x6_1_x, %row_7_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x7_1_x, %row_7_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_t6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1972_in, %row_7_n_t6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x6_1_x, %row_7_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x1_2_y, %row_7_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x4_2_y, %row_7_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_t7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1973_in, %row_7_n_t7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x7_1_x, %row_7_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x6_2_y, %row_7_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x5_2_y, %row_7_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x8_3_x, %row_7_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1978_in, %row_7_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1979_in, %row_7_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x0_1_x, %row_7_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1980_in, %row_7_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1981_in, %row_7_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_t1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x1_1_y, %row_7_n_t1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x1_1_x, %row_7_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x2_1_x, %row_7_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x3_1_x, %row_7_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_t2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1976_in, %row_7_n_t2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x2_1_x, %row_7_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x3_2_y, %row_7_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x0_2_y, %row_7_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_t3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_t3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1977_in, %row_7_n_t3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x3_1_x, %row_7_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x7_2_y, %row_7_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x8_4_y, %row_7_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x1_2_x, %row_7_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_tmp_0_y, %row_7_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_7_y, %row_7_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x4_2_x, %row_7_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_u2_2_x, %row_7_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_u4_3_x, %row_7_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x6_2_x, %row_7_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_tmp_3_y, %row_7_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_4_y, %row_7_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x5_2_x, %row_7_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_u2_2_y, %row_7_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_u4_3_y, %row_7_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x7_2_x, %row_7_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_tmp_0_x, %row_7_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_7_x, %row_7_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x8_4_x, %row_7_n_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x8_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x8_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_tmp_3_x, %row_7_d_x8_4_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_4_x, %row_7_d_x8_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x3_2_x, %row_7_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1982_in, %row_7_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1985_in, %row_7_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x0_2_x, %row_7_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1983_in, %row_7_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1984_in, %row_7_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_v2_2_y, %row_7_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_w2_2_x, %row_7_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x2_2_x, %row_7_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x2_2_x, %row_7_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_tmp_1_y, %row_7_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_6_y, %row_7_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_v4_3_y, %row_7_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_w4_3_x, %row_7_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x4_3_x, %row_7_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_d_x4_3_x, %row_7_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_tmp_2_y, %row_7_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_5_y, %row_7_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_shr_0_x, %row_7_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_shr_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_shr_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x5_0_x, %row_7_n_shr_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_shr_1_x, %row_7_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_shr_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_shr_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x5_0_x, %row_7_n_shr_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_shr_2_x, %row_7_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_shr_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_shr_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x5_0_x, %row_7_n_shr_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_shr_3_x, %row_7_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_shr_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_shr_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x5_0_x, %row_7_n_shr_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_shr_4_x, %row_7_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_shr_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_shr_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x5_0_x, %row_7_n_shr_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_shr_5_x, %row_7_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_shr_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_shr_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x5_0_x, %row_7_n_shr_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_shr_6_x, %row_7_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_shr_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_shr_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x5_0_x, %row_7_n_shr_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_shr_7_x, %row_7_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %row_7_n_shr_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %row_7_n_shr_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x5_0_x, %row_7_n_shr_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_c4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_c4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x8_0_y, %col_0_n_c4_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_c4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_c4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x8_1_y, %col_0_n_c4_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_c4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_c4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x1_1_y, %col_0_n_c4_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_w2_2_y, %col_0_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_w4_3_y, %col_0_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v2_2_x, %col_0_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v4_3_x, %col_0_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_c8192_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_c8192_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x0_0_y, %col_0_n_c8192_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v8_0_x, %col_0_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u4_1_x, %col_0_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u5_1_x, %col_0_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v8_1_x, %col_0_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u6_1_x, %col_0_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u7_1_x, %col_0_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v1_1_x, %col_0_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u3_1_x, %col_0_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u2_1_x, %col_0_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x1_0_x, %col_0_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x0_0_x, %col_0_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x0_0_x, %col_0_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x8_2_x, %col_0_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x0_1_x, %col_0_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_1990_in, %col_0_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1991_in, %col_0_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u1_1_y, %col_0_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u2_1_y, %col_0_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u1_1_x, %col_0_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u3_1_y, %col_0_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u8_0_x, %col_0_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u4_1_y, %col_0_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u8_0_y, %col_0_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u5_1_y, %col_0_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u8_1_x, %col_0_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u6_1_y, %col_0_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u8_1_y, %col_0_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u7_1_y, %col_0_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_u8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v8_0_y, %col_0_n_u8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_v8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x8_0_x, %col_0_n_v8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x8_0_x, %col_0_n_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v4_1_x, %col_0_d_x8_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v5_1_x, %col_0_d_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_u4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1986_in, %col_0_n_u4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_v4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x4_1_x, %col_0_n_v4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x4_1_x, %col_0_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x1_2_x, %col_0_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x4_2_x, %col_0_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_u5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1987_in, %col_0_n_u5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_v5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x5_1_x, %col_0_n_v5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x5_1_x, %col_0_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x6_2_x, %col_0_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x5_2_x, %col_0_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_u8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v8_1_y, %col_0_n_u8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_v8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x8_1_x, %col_0_n_v8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x8_1_x, %col_0_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v6_1_x, %col_0_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v7_1_x, %col_0_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_u6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1988_in, %col_0_n_u6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_v6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x6_1_x, %col_0_n_v6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x6_1_x, %col_0_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x1_2_y, %col_0_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x4_2_y, %col_0_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_u7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1989_in, %col_0_n_u7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_v7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x7_1_x, %col_0_n_v7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x7_1_x, %col_0_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x6_2_y, %col_0_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x5_2_y, %col_0_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x8_2_x, %col_0_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_1994_in, %col_0_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_1995_in, %col_0_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x0_1_x, %col_0_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_1996_in, %col_0_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_1997_in, %col_0_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_u1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v1_1_y, %col_0_n_u1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_v1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x1_1_x, %col_0_n_v1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x1_1_x, %col_0_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v2_1_x, %col_0_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v3_1_x, %col_0_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_u2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1992_in, %col_0_n_u2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_v2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x2_1_x, %col_0_n_v2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x2_1_x, %col_0_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x3_2_y, %col_0_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x0_2_y, %col_0_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_u3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1993_in, %col_0_n_u3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_v3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x3_1_x, %col_0_n_v3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x3_1_x, %col_0_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x7_2_y, %col_0_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x8_3_y, %col_0_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x1_2_x, %col_0_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_tmp_0_y, %col_0_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_7_y, %col_0_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x4_2_x, %col_0_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u2_2_x, %col_0_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u4_3_x, %col_0_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x6_2_x, %col_0_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_tmp_3_y, %col_0_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_4_y, %col_0_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x5_2_x, %col_0_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_u2_2_y, %col_0_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u4_3_y, %col_0_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x7_2_x, %col_0_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_tmp_0_x, %col_0_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_7_x, %col_0_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x8_3_x, %col_0_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_tmp_3_x, %col_0_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_4_x, %col_0_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x3_2_x, %col_0_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1998_in, %col_0_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2001_in, %col_0_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x0_2_x, %col_0_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_1999_in, %col_0_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2000_in, %col_0_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v2_2_y, %col_0_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_w2_2_x, %col_0_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x2_2_x, %col_0_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x2_2_x, %col_0_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_tmp_1_y, %col_0_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_6_y, %col_0_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v4_3_y, %col_0_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_w4_3_x, %col_0_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x4_3_x, %col_0_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_d_x4_3_x, %col_0_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_tmp_2_y, %col_0_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_5_y, %col_0_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_val_0_x, %col_0_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_val_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_val_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_clp_0_x, %col_0_n_val_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_clp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_clp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_0_0_x, %col_0_n_clp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_val_1_x, %col_0_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_val_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_val_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_clp_1_x, %col_0_n_val_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_clp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_clp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_1_0_x, %col_0_n_clp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_val_2_x, %col_0_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_val_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_val_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_clp_2_x, %col_0_n_val_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_clp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_clp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_2_0_x, %col_0_n_clp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_val_3_x, %col_0_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_val_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_val_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_clp_3_x, %col_0_n_val_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_clp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_clp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_3_0_x, %col_0_n_clp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_val_4_x, %col_0_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_val_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_val_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_clp_4_x, %col_0_n_val_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_clp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_clp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_4_0_x, %col_0_n_clp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_val_5_x, %col_0_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_val_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_val_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_clp_5_x, %col_0_n_val_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_clp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_clp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_5_0_x, %col_0_n_clp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_val_6_x, %col_0_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_val_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_val_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_clp_6_x, %col_0_n_val_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_clp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_clp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_6_0_x, %col_0_n_clp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_val_7_x, %col_0_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_val_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_val_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_clp_7_x, %col_0_n_val_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_0_n_clp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_0_n_clp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_7_0_x, %col_0_n_clp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_c4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_c4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x8_0_y, %col_1_n_c4_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_c4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_c4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x8_1_y, %col_1_n_c4_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_c4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_c4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x1_1_y, %col_1_n_c4_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_w2_2_y, %col_1_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_w4_3_y, %col_1_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v2_2_x, %col_1_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v4_3_x, %col_1_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_c8192_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_c8192_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x0_0_y, %col_1_n_c8192_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v8_0_x, %col_1_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u4_1_x, %col_1_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u5_1_x, %col_1_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v8_1_x, %col_1_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u6_1_x, %col_1_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u7_1_x, %col_1_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v1_1_x, %col_1_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u3_1_x, %col_1_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u2_1_x, %col_1_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x1_0_x, %col_1_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x0_0_x, %col_1_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x0_0_x, %col_1_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x8_2_x, %col_1_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x0_1_x, %col_1_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_2006_in, %col_1_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2007_in, %col_1_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u1_1_y, %col_1_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u2_1_y, %col_1_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u1_1_x, %col_1_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u3_1_y, %col_1_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u8_0_x, %col_1_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u4_1_y, %col_1_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u8_0_y, %col_1_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u5_1_y, %col_1_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u8_1_x, %col_1_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u6_1_y, %col_1_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u8_1_y, %col_1_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u7_1_y, %col_1_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_u8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v8_0_y, %col_1_n_u8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_v8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x8_0_x, %col_1_n_v8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x8_0_x, %col_1_n_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v4_1_x, %col_1_d_x8_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v5_1_x, %col_1_d_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_u4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2002_in, %col_1_n_u4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_v4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x4_1_x, %col_1_n_v4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x4_1_x, %col_1_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x1_2_x, %col_1_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x4_2_x, %col_1_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_u5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2003_in, %col_1_n_u5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_v5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x5_1_x, %col_1_n_v5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x5_1_x, %col_1_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x6_2_x, %col_1_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x5_2_x, %col_1_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_u8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v8_1_y, %col_1_n_u8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_v8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x8_1_x, %col_1_n_v8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x8_1_x, %col_1_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v6_1_x, %col_1_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v7_1_x, %col_1_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_u6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2004_in, %col_1_n_u6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_v6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x6_1_x, %col_1_n_v6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x6_1_x, %col_1_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x1_2_y, %col_1_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x4_2_y, %col_1_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_u7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2005_in, %col_1_n_u7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_v7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x7_1_x, %col_1_n_v7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x7_1_x, %col_1_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x6_2_y, %col_1_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x5_2_y, %col_1_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x8_2_x, %col_1_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2010_in, %col_1_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2011_in, %col_1_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x0_1_x, %col_1_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2012_in, %col_1_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2013_in, %col_1_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_u1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v1_1_y, %col_1_n_u1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_v1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x1_1_x, %col_1_n_v1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x1_1_x, %col_1_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v2_1_x, %col_1_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v3_1_x, %col_1_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_u2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2008_in, %col_1_n_u2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_v2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x2_1_x, %col_1_n_v2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x2_1_x, %col_1_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x3_2_y, %col_1_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x0_2_y, %col_1_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_u3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2009_in, %col_1_n_u3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_v3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x3_1_x, %col_1_n_v3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x3_1_x, %col_1_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x7_2_y, %col_1_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x8_3_y, %col_1_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x1_2_x, %col_1_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_tmp_0_y, %col_1_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_7_y, %col_1_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x4_2_x, %col_1_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u2_2_x, %col_1_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u4_3_x, %col_1_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x6_2_x, %col_1_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_tmp_3_y, %col_1_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_4_y, %col_1_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x5_2_x, %col_1_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_u2_2_y, %col_1_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u4_3_y, %col_1_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x7_2_x, %col_1_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_tmp_0_x, %col_1_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_7_x, %col_1_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x8_3_x, %col_1_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_tmp_3_x, %col_1_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_4_x, %col_1_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x3_2_x, %col_1_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2014_in, %col_1_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2017_in, %col_1_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x0_2_x, %col_1_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2015_in, %col_1_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2016_in, %col_1_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v2_2_y, %col_1_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_w2_2_x, %col_1_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x2_2_x, %col_1_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x2_2_x, %col_1_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_tmp_1_y, %col_1_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_6_y, %col_1_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v4_3_y, %col_1_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_w4_3_x, %col_1_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x4_3_x, %col_1_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_d_x4_3_x, %col_1_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_tmp_2_y, %col_1_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_5_y, %col_1_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_val_0_x, %col_1_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_val_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_val_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_clp_0_x, %col_1_n_val_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_clp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_clp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_0_1_x, %col_1_n_clp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_val_1_x, %col_1_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_val_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_val_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_clp_1_x, %col_1_n_val_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_clp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_clp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_1_1_x, %col_1_n_clp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_val_2_x, %col_1_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_val_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_val_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_clp_2_x, %col_1_n_val_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_clp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_clp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_2_1_x, %col_1_n_clp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_val_3_x, %col_1_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_val_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_val_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_clp_3_x, %col_1_n_val_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_clp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_clp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_3_1_x, %col_1_n_clp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_val_4_x, %col_1_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_val_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_val_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_clp_4_x, %col_1_n_val_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_clp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_clp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_4_1_x, %col_1_n_clp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_val_5_x, %col_1_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_val_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_val_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_clp_5_x, %col_1_n_val_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_clp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_clp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_5_1_x, %col_1_n_clp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_val_6_x, %col_1_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_val_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_val_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_clp_6_x, %col_1_n_val_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_clp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_clp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_6_1_x, %col_1_n_clp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_val_7_x, %col_1_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_val_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_val_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_clp_7_x, %col_1_n_val_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_1_n_clp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_1_n_clp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_7_1_x, %col_1_n_clp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_c4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_c4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x8_0_y, %col_2_n_c4_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_c4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_c4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x8_1_y, %col_2_n_c4_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_c4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_c4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x1_1_y, %col_2_n_c4_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_w2_2_y, %col_2_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_w4_3_y, %col_2_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v2_2_x, %col_2_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v4_3_x, %col_2_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_c8192_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_c8192_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x0_0_y, %col_2_n_c8192_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v8_0_x, %col_2_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u4_1_x, %col_2_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u5_1_x, %col_2_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v8_1_x, %col_2_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u6_1_x, %col_2_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u7_1_x, %col_2_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v1_1_x, %col_2_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u3_1_x, %col_2_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u2_1_x, %col_2_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x1_0_x, %col_2_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x0_0_x, %col_2_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x0_0_x, %col_2_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x8_2_x, %col_2_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x0_1_x, %col_2_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_2022_in, %col_2_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2023_in, %col_2_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u1_1_y, %col_2_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u2_1_y, %col_2_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u1_1_x, %col_2_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u3_1_y, %col_2_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u8_0_x, %col_2_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u4_1_y, %col_2_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u8_0_y, %col_2_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u5_1_y, %col_2_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u8_1_x, %col_2_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u6_1_y, %col_2_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u8_1_y, %col_2_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u7_1_y, %col_2_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_u8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v8_0_y, %col_2_n_u8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_v8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x8_0_x, %col_2_n_v8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x8_0_x, %col_2_n_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v4_1_x, %col_2_d_x8_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v5_1_x, %col_2_d_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_u4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2018_in, %col_2_n_u4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_v4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x4_1_x, %col_2_n_v4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x4_1_x, %col_2_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x1_2_x, %col_2_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x4_2_x, %col_2_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_u5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2019_in, %col_2_n_u5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_v5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x5_1_x, %col_2_n_v5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x5_1_x, %col_2_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x6_2_x, %col_2_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x5_2_x, %col_2_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_u8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v8_1_y, %col_2_n_u8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_v8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x8_1_x, %col_2_n_v8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x8_1_x, %col_2_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v6_1_x, %col_2_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v7_1_x, %col_2_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_u6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2020_in, %col_2_n_u6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_v6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x6_1_x, %col_2_n_v6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x6_1_x, %col_2_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x1_2_y, %col_2_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x4_2_y, %col_2_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_u7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2021_in, %col_2_n_u7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_v7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x7_1_x, %col_2_n_v7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x7_1_x, %col_2_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x6_2_y, %col_2_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x5_2_y, %col_2_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x8_2_x, %col_2_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2026_in, %col_2_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2027_in, %col_2_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x0_1_x, %col_2_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2028_in, %col_2_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2029_in, %col_2_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_u1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v1_1_y, %col_2_n_u1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_v1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x1_1_x, %col_2_n_v1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x1_1_x, %col_2_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v2_1_x, %col_2_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v3_1_x, %col_2_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_u2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2024_in, %col_2_n_u2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_v2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x2_1_x, %col_2_n_v2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x2_1_x, %col_2_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x3_2_y, %col_2_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x0_2_y, %col_2_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_u3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2025_in, %col_2_n_u3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_v3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x3_1_x, %col_2_n_v3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x3_1_x, %col_2_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x7_2_y, %col_2_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x8_3_y, %col_2_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x1_2_x, %col_2_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_tmp_0_y, %col_2_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_7_y, %col_2_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x4_2_x, %col_2_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u2_2_x, %col_2_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u4_3_x, %col_2_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x6_2_x, %col_2_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_tmp_3_y, %col_2_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_4_y, %col_2_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x5_2_x, %col_2_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_u2_2_y, %col_2_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u4_3_y, %col_2_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x7_2_x, %col_2_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_tmp_0_x, %col_2_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_7_x, %col_2_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x8_3_x, %col_2_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_tmp_3_x, %col_2_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_4_x, %col_2_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x3_2_x, %col_2_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2030_in, %col_2_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2033_in, %col_2_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x0_2_x, %col_2_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2031_in, %col_2_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2032_in, %col_2_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v2_2_y, %col_2_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_w2_2_x, %col_2_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x2_2_x, %col_2_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x2_2_x, %col_2_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_tmp_1_y, %col_2_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_6_y, %col_2_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v4_3_y, %col_2_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_w4_3_x, %col_2_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x4_3_x, %col_2_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_d_x4_3_x, %col_2_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_tmp_2_y, %col_2_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_5_y, %col_2_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_val_0_x, %col_2_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_val_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_val_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_clp_0_x, %col_2_n_val_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_clp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_clp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_0_2_x, %col_2_n_clp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_val_1_x, %col_2_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_val_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_val_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_clp_1_x, %col_2_n_val_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_clp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_clp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_1_2_x, %col_2_n_clp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_val_2_x, %col_2_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_val_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_val_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_clp_2_x, %col_2_n_val_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_clp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_clp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_2_2_x, %col_2_n_clp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_val_3_x, %col_2_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_val_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_val_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_clp_3_x, %col_2_n_val_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_clp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_clp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_3_2_x, %col_2_n_clp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_val_4_x, %col_2_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_val_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_val_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_clp_4_x, %col_2_n_val_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_clp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_clp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_4_2_x, %col_2_n_clp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_val_5_x, %col_2_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_val_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_val_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_clp_5_x, %col_2_n_val_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_clp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_clp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_5_2_x, %col_2_n_clp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_val_6_x, %col_2_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_val_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_val_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_clp_6_x, %col_2_n_val_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_clp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_clp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_6_2_x, %col_2_n_clp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_val_7_x, %col_2_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_val_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_val_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_clp_7_x, %col_2_n_val_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_2_n_clp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_2_n_clp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_7_2_x, %col_2_n_clp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_c4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_c4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x8_0_y, %col_3_n_c4_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_c4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_c4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x8_1_y, %col_3_n_c4_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_c4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_c4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x1_1_y, %col_3_n_c4_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_w2_2_y, %col_3_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_w4_3_y, %col_3_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v2_2_x, %col_3_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v4_3_x, %col_3_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_c8192_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_c8192_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x0_0_y, %col_3_n_c8192_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v8_0_x, %col_3_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u4_1_x, %col_3_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u5_1_x, %col_3_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v8_1_x, %col_3_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u6_1_x, %col_3_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u7_1_x, %col_3_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v1_1_x, %col_3_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u3_1_x, %col_3_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u2_1_x, %col_3_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x1_0_x, %col_3_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x0_0_x, %col_3_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x0_0_x, %col_3_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x8_2_x, %col_3_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x0_1_x, %col_3_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_2038_in, %col_3_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2039_in, %col_3_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u1_1_y, %col_3_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u2_1_y, %col_3_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u1_1_x, %col_3_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u3_1_y, %col_3_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u8_0_x, %col_3_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u4_1_y, %col_3_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u8_0_y, %col_3_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u5_1_y, %col_3_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u8_1_x, %col_3_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u6_1_y, %col_3_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u8_1_y, %col_3_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u7_1_y, %col_3_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_u8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v8_0_y, %col_3_n_u8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_v8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x8_0_x, %col_3_n_v8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x8_0_x, %col_3_n_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v4_1_x, %col_3_d_x8_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v5_1_x, %col_3_d_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_u4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2034_in, %col_3_n_u4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_v4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x4_1_x, %col_3_n_v4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x4_1_x, %col_3_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x1_2_x, %col_3_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x4_2_x, %col_3_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_u5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2035_in, %col_3_n_u5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_v5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x5_1_x, %col_3_n_v5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x5_1_x, %col_3_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x6_2_x, %col_3_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x5_2_x, %col_3_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_u8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v8_1_y, %col_3_n_u8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_v8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x8_1_x, %col_3_n_v8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x8_1_x, %col_3_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v6_1_x, %col_3_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v7_1_x, %col_3_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_u6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2036_in, %col_3_n_u6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_v6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x6_1_x, %col_3_n_v6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x6_1_x, %col_3_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x1_2_y, %col_3_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x4_2_y, %col_3_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_u7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2037_in, %col_3_n_u7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_v7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x7_1_x, %col_3_n_v7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x7_1_x, %col_3_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x6_2_y, %col_3_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x5_2_y, %col_3_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x8_2_x, %col_3_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2042_in, %col_3_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2043_in, %col_3_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x0_1_x, %col_3_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2044_in, %col_3_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2045_in, %col_3_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_u1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v1_1_y, %col_3_n_u1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_v1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x1_1_x, %col_3_n_v1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x1_1_x, %col_3_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v2_1_x, %col_3_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v3_1_x, %col_3_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_u2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2040_in, %col_3_n_u2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_v2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x2_1_x, %col_3_n_v2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x2_1_x, %col_3_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x3_2_y, %col_3_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x0_2_y, %col_3_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_u3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2041_in, %col_3_n_u3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_v3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x3_1_x, %col_3_n_v3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x3_1_x, %col_3_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x7_2_y, %col_3_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x8_3_y, %col_3_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x1_2_x, %col_3_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_tmp_0_y, %col_3_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_7_y, %col_3_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x4_2_x, %col_3_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u2_2_x, %col_3_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u4_3_x, %col_3_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x6_2_x, %col_3_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_tmp_3_y, %col_3_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_4_y, %col_3_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x5_2_x, %col_3_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_u2_2_y, %col_3_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u4_3_y, %col_3_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x7_2_x, %col_3_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_tmp_0_x, %col_3_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_7_x, %col_3_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x8_3_x, %col_3_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_tmp_3_x, %col_3_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_4_x, %col_3_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x3_2_x, %col_3_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2046_in, %col_3_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2049_in, %col_3_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x0_2_x, %col_3_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2047_in, %col_3_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2048_in, %col_3_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v2_2_y, %col_3_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_w2_2_x, %col_3_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x2_2_x, %col_3_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x2_2_x, %col_3_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_tmp_1_y, %col_3_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_6_y, %col_3_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v4_3_y, %col_3_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_w4_3_x, %col_3_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x4_3_x, %col_3_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_d_x4_3_x, %col_3_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_tmp_2_y, %col_3_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_5_y, %col_3_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_val_0_x, %col_3_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_val_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_val_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_clp_0_x, %col_3_n_val_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_clp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_clp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_0_3_x, %col_3_n_clp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_val_1_x, %col_3_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_val_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_val_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_clp_1_x, %col_3_n_val_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_clp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_clp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_1_3_x, %col_3_n_clp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_val_2_x, %col_3_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_val_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_val_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_clp_2_x, %col_3_n_val_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_clp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_clp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_2_3_x, %col_3_n_clp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_val_3_x, %col_3_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_val_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_val_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_clp_3_x, %col_3_n_val_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_clp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_clp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_3_3_x, %col_3_n_clp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_val_4_x, %col_3_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_val_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_val_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_clp_4_x, %col_3_n_val_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_clp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_clp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_4_3_x, %col_3_n_clp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_val_5_x, %col_3_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_val_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_val_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_clp_5_x, %col_3_n_val_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_clp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_clp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_5_3_x, %col_3_n_clp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_val_6_x, %col_3_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_val_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_val_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_clp_6_x, %col_3_n_val_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_clp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_clp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_6_3_x, %col_3_n_clp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_val_7_x, %col_3_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_val_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_val_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_clp_7_x, %col_3_n_val_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_3_n_clp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_3_n_clp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_7_3_x, %col_3_n_clp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_c4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_c4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x8_0_y, %col_4_n_c4_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_c4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_c4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x8_1_y, %col_4_n_c4_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_c4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_c4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x1_1_y, %col_4_n_c4_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_w2_2_y, %col_4_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_w4_3_y, %col_4_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v2_2_x, %col_4_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v4_3_x, %col_4_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_c8192_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_c8192_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x0_0_y, %col_4_n_c8192_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v8_0_x, %col_4_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u4_1_x, %col_4_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u5_1_x, %col_4_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v8_1_x, %col_4_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u6_1_x, %col_4_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u7_1_x, %col_4_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v1_1_x, %col_4_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u3_1_x, %col_4_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u2_1_x, %col_4_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x1_0_x, %col_4_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x0_0_x, %col_4_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x0_0_x, %col_4_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x8_2_x, %col_4_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x0_1_x, %col_4_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_2054_in, %col_4_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2055_in, %col_4_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u1_1_y, %col_4_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u2_1_y, %col_4_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u1_1_x, %col_4_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u3_1_y, %col_4_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u8_0_x, %col_4_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u4_1_y, %col_4_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u8_0_y, %col_4_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u5_1_y, %col_4_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u8_1_x, %col_4_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u6_1_y, %col_4_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u8_1_y, %col_4_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u7_1_y, %col_4_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_u8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v8_0_y, %col_4_n_u8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_v8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x8_0_x, %col_4_n_v8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x8_0_x, %col_4_n_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v4_1_x, %col_4_d_x8_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v5_1_x, %col_4_d_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_u4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2050_in, %col_4_n_u4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_v4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x4_1_x, %col_4_n_v4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x4_1_x, %col_4_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x1_2_x, %col_4_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x4_2_x, %col_4_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_u5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2051_in, %col_4_n_u5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_v5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x5_1_x, %col_4_n_v5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x5_1_x, %col_4_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x6_2_x, %col_4_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x5_2_x, %col_4_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_u8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v8_1_y, %col_4_n_u8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_v8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x8_1_x, %col_4_n_v8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x8_1_x, %col_4_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v6_1_x, %col_4_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v7_1_x, %col_4_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_u6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2052_in, %col_4_n_u6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_v6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x6_1_x, %col_4_n_v6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x6_1_x, %col_4_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x1_2_y, %col_4_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x4_2_y, %col_4_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_u7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2053_in, %col_4_n_u7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_v7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x7_1_x, %col_4_n_v7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x7_1_x, %col_4_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x6_2_y, %col_4_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x5_2_y, %col_4_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x8_2_x, %col_4_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2058_in, %col_4_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2059_in, %col_4_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x0_1_x, %col_4_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2060_in, %col_4_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2061_in, %col_4_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_u1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v1_1_y, %col_4_n_u1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_v1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x1_1_x, %col_4_n_v1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x1_1_x, %col_4_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v2_1_x, %col_4_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v3_1_x, %col_4_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_u2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2056_in, %col_4_n_u2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_v2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x2_1_x, %col_4_n_v2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x2_1_x, %col_4_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x3_2_y, %col_4_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x0_2_y, %col_4_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_u3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2057_in, %col_4_n_u3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_v3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x3_1_x, %col_4_n_v3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x3_1_x, %col_4_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x7_2_y, %col_4_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x8_3_y, %col_4_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x1_2_x, %col_4_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_tmp_0_y, %col_4_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_7_y, %col_4_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x4_2_x, %col_4_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u2_2_x, %col_4_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u4_3_x, %col_4_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x6_2_x, %col_4_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_tmp_3_y, %col_4_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_4_y, %col_4_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x5_2_x, %col_4_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_u2_2_y, %col_4_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u4_3_y, %col_4_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x7_2_x, %col_4_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_tmp_0_x, %col_4_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_7_x, %col_4_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x8_3_x, %col_4_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_tmp_3_x, %col_4_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_4_x, %col_4_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x3_2_x, %col_4_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2062_in, %col_4_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2065_in, %col_4_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x0_2_x, %col_4_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2063_in, %col_4_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2064_in, %col_4_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v2_2_y, %col_4_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_w2_2_x, %col_4_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x2_2_x, %col_4_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x2_2_x, %col_4_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_tmp_1_y, %col_4_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_6_y, %col_4_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v4_3_y, %col_4_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_w4_3_x, %col_4_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x4_3_x, %col_4_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_d_x4_3_x, %col_4_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_tmp_2_y, %col_4_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_5_y, %col_4_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_val_0_x, %col_4_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_val_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_val_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_clp_0_x, %col_4_n_val_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_clp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_clp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_0_4_x, %col_4_n_clp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_val_1_x, %col_4_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_val_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_val_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_clp_1_x, %col_4_n_val_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_clp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_clp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_1_4_x, %col_4_n_clp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_val_2_x, %col_4_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_val_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_val_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_clp_2_x, %col_4_n_val_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_clp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_clp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_2_4_x, %col_4_n_clp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_val_3_x, %col_4_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_val_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_val_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_clp_3_x, %col_4_n_val_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_clp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_clp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_3_4_x, %col_4_n_clp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_val_4_x, %col_4_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_val_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_val_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_clp_4_x, %col_4_n_val_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_clp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_clp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_4_4_x, %col_4_n_clp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_val_5_x, %col_4_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_val_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_val_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_clp_5_x, %col_4_n_val_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_clp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_clp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_5_4_x, %col_4_n_clp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_val_6_x, %col_4_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_val_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_val_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_clp_6_x, %col_4_n_val_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_clp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_clp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_6_4_x, %col_4_n_clp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_val_7_x, %col_4_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_val_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_val_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_clp_7_x, %col_4_n_val_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_4_n_clp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_4_n_clp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_7_4_x, %col_4_n_clp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_c4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_c4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x8_0_y, %col_5_n_c4_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_c4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_c4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x8_1_y, %col_5_n_c4_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_c4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_c4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x1_1_y, %col_5_n_c4_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_w2_2_y, %col_5_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_w4_3_y, %col_5_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v2_2_x, %col_5_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v4_3_x, %col_5_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_c8192_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_c8192_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x0_0_y, %col_5_n_c8192_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v8_0_x, %col_5_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u4_1_x, %col_5_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u5_1_x, %col_5_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v8_1_x, %col_5_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u6_1_x, %col_5_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u7_1_x, %col_5_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v1_1_x, %col_5_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u3_1_x, %col_5_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u2_1_x, %col_5_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x1_0_x, %col_5_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x0_0_x, %col_5_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x0_0_x, %col_5_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x8_2_x, %col_5_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x0_1_x, %col_5_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_2070_in, %col_5_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2071_in, %col_5_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u1_1_y, %col_5_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u2_1_y, %col_5_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u1_1_x, %col_5_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u3_1_y, %col_5_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u8_0_x, %col_5_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u4_1_y, %col_5_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u8_0_y, %col_5_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u5_1_y, %col_5_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u8_1_x, %col_5_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u6_1_y, %col_5_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u8_1_y, %col_5_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u7_1_y, %col_5_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_u8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v8_0_y, %col_5_n_u8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_v8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x8_0_x, %col_5_n_v8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x8_0_x, %col_5_n_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v4_1_x, %col_5_d_x8_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v5_1_x, %col_5_d_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_u4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2066_in, %col_5_n_u4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_v4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x4_1_x, %col_5_n_v4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x4_1_x, %col_5_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x1_2_x, %col_5_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x4_2_x, %col_5_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_u5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2067_in, %col_5_n_u5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_v5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x5_1_x, %col_5_n_v5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x5_1_x, %col_5_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x6_2_x, %col_5_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x5_2_x, %col_5_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_u8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v8_1_y, %col_5_n_u8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_v8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x8_1_x, %col_5_n_v8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x8_1_x, %col_5_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v6_1_x, %col_5_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v7_1_x, %col_5_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_u6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2068_in, %col_5_n_u6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_v6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x6_1_x, %col_5_n_v6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x6_1_x, %col_5_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x1_2_y, %col_5_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x4_2_y, %col_5_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_u7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2069_in, %col_5_n_u7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_v7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x7_1_x, %col_5_n_v7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x7_1_x, %col_5_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x6_2_y, %col_5_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x5_2_y, %col_5_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x8_2_x, %col_5_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2074_in, %col_5_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2075_in, %col_5_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x0_1_x, %col_5_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2076_in, %col_5_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2077_in, %col_5_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_u1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v1_1_y, %col_5_n_u1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_v1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x1_1_x, %col_5_n_v1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x1_1_x, %col_5_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v2_1_x, %col_5_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v3_1_x, %col_5_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_u2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2072_in, %col_5_n_u2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_v2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x2_1_x, %col_5_n_v2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x2_1_x, %col_5_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x3_2_y, %col_5_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x0_2_y, %col_5_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_u3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2073_in, %col_5_n_u3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_v3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x3_1_x, %col_5_n_v3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x3_1_x, %col_5_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x7_2_y, %col_5_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x8_3_y, %col_5_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x1_2_x, %col_5_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_tmp_0_y, %col_5_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_7_y, %col_5_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x4_2_x, %col_5_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u2_2_x, %col_5_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u4_3_x, %col_5_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x6_2_x, %col_5_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_tmp_3_y, %col_5_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_4_y, %col_5_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x5_2_x, %col_5_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_u2_2_y, %col_5_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u4_3_y, %col_5_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x7_2_x, %col_5_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_tmp_0_x, %col_5_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_7_x, %col_5_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x8_3_x, %col_5_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_tmp_3_x, %col_5_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_4_x, %col_5_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x3_2_x, %col_5_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2078_in, %col_5_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2081_in, %col_5_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x0_2_x, %col_5_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2079_in, %col_5_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2080_in, %col_5_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v2_2_y, %col_5_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_w2_2_x, %col_5_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x2_2_x, %col_5_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x2_2_x, %col_5_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_tmp_1_y, %col_5_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_6_y, %col_5_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v4_3_y, %col_5_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_w4_3_x, %col_5_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x4_3_x, %col_5_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_d_x4_3_x, %col_5_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_tmp_2_y, %col_5_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_5_y, %col_5_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_val_0_x, %col_5_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_val_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_val_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_clp_0_x, %col_5_n_val_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_clp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_clp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_0_5_x, %col_5_n_clp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_val_1_x, %col_5_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_val_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_val_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_clp_1_x, %col_5_n_val_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_clp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_clp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_1_5_x, %col_5_n_clp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_val_2_x, %col_5_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_val_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_val_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_clp_2_x, %col_5_n_val_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_clp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_clp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_2_5_x, %col_5_n_clp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_val_3_x, %col_5_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_val_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_val_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_clp_3_x, %col_5_n_val_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_clp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_clp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_3_5_x, %col_5_n_clp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_val_4_x, %col_5_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_val_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_val_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_clp_4_x, %col_5_n_val_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_clp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_clp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_4_5_x, %col_5_n_clp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_val_5_x, %col_5_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_val_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_val_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_clp_5_x, %col_5_n_val_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_clp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_clp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_5_5_x, %col_5_n_clp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_val_6_x, %col_5_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_val_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_val_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_clp_6_x, %col_5_n_val_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_clp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_clp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_6_5_x, %col_5_n_clp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_val_7_x, %col_5_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_val_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_val_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_clp_7_x, %col_5_n_val_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_5_n_clp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_5_n_clp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_7_5_x, %col_5_n_clp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_c4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_c4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x8_0_y, %col_6_n_c4_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_c4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_c4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x8_1_y, %col_6_n_c4_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_c4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_c4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x1_1_y, %col_6_n_c4_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_w2_2_y, %col_6_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_w4_3_y, %col_6_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v2_2_x, %col_6_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v4_3_x, %col_6_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_c8192_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_c8192_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x0_0_y, %col_6_n_c8192_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v8_0_x, %col_6_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u4_1_x, %col_6_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u5_1_x, %col_6_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v8_1_x, %col_6_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u6_1_x, %col_6_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u7_1_x, %col_6_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v1_1_x, %col_6_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u3_1_x, %col_6_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u2_1_x, %col_6_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x1_0_x, %col_6_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x0_0_x, %col_6_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x0_0_x, %col_6_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x8_2_x, %col_6_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x0_1_x, %col_6_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_2084_in, %col_6_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2085_in, %col_6_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u1_1_y, %col_6_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u2_1_y, %col_6_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u1_1_x, %col_6_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u3_1_y, %col_6_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u8_0_x, %col_6_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u4_1_y, %col_6_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u8_0_y, %col_6_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u5_1_y, %col_6_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u8_1_x, %col_6_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u6_1_y, %col_6_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u8_1_y, %col_6_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u7_1_y, %col_6_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_u8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v8_0_y, %col_6_n_u8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_v8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x8_0_x, %col_6_n_v8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x8_0_x, %col_6_n_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v4_1_x, %col_6_d_x8_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v5_1_x, %col_6_d_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_u4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1958_in, %col_6_n_u4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_v4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x4_1_x, %col_6_n_v4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x4_1_x, %col_6_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x1_2_x, %col_6_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x4_2_x, %col_6_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_u5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_1959_in, %col_6_n_u5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_v5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x5_1_x, %col_6_n_v5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x5_1_x, %col_6_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x6_2_x, %col_6_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x5_2_x, %col_6_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_u8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v8_1_y, %col_6_n_u8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_v8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x8_1_x, %col_6_n_v8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x8_1_x, %col_6_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v6_1_x, %col_6_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v7_1_x, %col_6_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_u6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2082_in, %col_6_n_u6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_v6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x6_1_x, %col_6_n_v6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x6_1_x, %col_6_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x1_2_y, %col_6_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x4_2_y, %col_6_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_u7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2083_in, %col_6_n_u7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_v7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x7_1_x, %col_6_n_v7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x7_1_x, %col_6_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x6_2_y, %col_6_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x5_2_y, %col_6_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x8_2_x, %col_6_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2088_in, %col_6_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2089_in, %col_6_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x0_1_x, %col_6_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2090_in, %col_6_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2091_in, %col_6_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_u1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v1_1_y, %col_6_n_u1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_v1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x1_1_x, %col_6_n_v1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x1_1_x, %col_6_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v2_1_x, %col_6_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v3_1_x, %col_6_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_u2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2086_in, %col_6_n_u2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_v2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x2_1_x, %col_6_n_v2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x2_1_x, %col_6_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x3_2_y, %col_6_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x0_2_y, %col_6_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_u3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2087_in, %col_6_n_u3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_v3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x3_1_x, %col_6_n_v3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x3_1_x, %col_6_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x7_2_y, %col_6_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x8_3_y, %col_6_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x1_2_x, %col_6_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_tmp_0_y, %col_6_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_7_y, %col_6_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x4_2_x, %col_6_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u2_2_x, %col_6_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u4_3_x, %col_6_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x6_2_x, %col_6_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_tmp_3_y, %col_6_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_4_y, %col_6_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x5_2_x, %col_6_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_u2_2_y, %col_6_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u4_3_y, %col_6_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x7_2_x, %col_6_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_tmp_0_x, %col_6_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_7_x, %col_6_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x8_3_x, %col_6_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_tmp_3_x, %col_6_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_4_x, %col_6_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x3_2_x, %col_6_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2092_in, %col_6_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2095_in, %col_6_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x0_2_x, %col_6_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2093_in, %col_6_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2094_in, %col_6_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v2_2_y, %col_6_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_w2_2_x, %col_6_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x2_2_x, %col_6_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x2_2_x, %col_6_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_tmp_1_y, %col_6_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_6_y, %col_6_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v4_3_y, %col_6_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_w4_3_x, %col_6_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x4_3_x, %col_6_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_d_x4_3_x, %col_6_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_tmp_2_y, %col_6_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_5_y, %col_6_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_val_0_x, %col_6_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_val_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_val_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_clp_0_x, %col_6_n_val_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_clp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_clp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_0_6_x, %col_6_n_clp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_val_1_x, %col_6_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_val_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_val_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_clp_1_x, %col_6_n_val_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_clp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_clp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_1_6_x, %col_6_n_clp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_val_2_x, %col_6_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_val_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_val_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_clp_2_x, %col_6_n_val_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_clp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_clp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_2_6_x, %col_6_n_clp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_val_3_x, %col_6_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_val_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_val_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_clp_3_x, %col_6_n_val_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_clp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_clp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_3_6_x, %col_6_n_clp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_val_4_x, %col_6_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_val_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_val_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_clp_4_x, %col_6_n_val_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_clp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_clp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_4_6_x, %col_6_n_clp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_val_5_x, %col_6_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_val_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_val_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_clp_5_x, %col_6_n_val_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_clp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_clp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_5_6_x, %col_6_n_clp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_val_6_x, %col_6_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_val_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_val_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_clp_6_x, %col_6_n_val_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_clp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_clp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_6_6_x, %col_6_n_clp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_val_7_x, %col_6_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_val_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_val_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_clp_7_x, %col_6_n_val_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_6_n_clp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_6_n_clp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_7_6_x, %col_6_n_clp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_c4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_c4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x8_0_y, %col_7_n_c4_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_c4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_c4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x8_1_y, %col_7_n_c4_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_c4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_c4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x1_1_y, %col_7_n_c4_2_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_c128_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_c128_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_w2_2_y, %col_7_n_c128_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_c128_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_c128_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_w4_3_y, %col_7_n_c128_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_c181_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_c181_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v2_2_x, %col_7_n_c181_0_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_c181_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_c181_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v4_3_x, %col_7_n_c181_1_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_c8192_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_c8192_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x0_0_y, %col_7_n_c8192_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v8_0_x, %col_7_n_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_w1_sub_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_w1_sub_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u4_1_x, %col_7_n_w1_sub_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_w1_add_w7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_w1_add_w7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u5_1_x, %col_7_n_w1_add_w7_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_w3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_w3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v8_1_x, %col_7_n_w3_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_w3_sub_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_w3_sub_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u6_1_x, %col_7_n_w3_sub_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_w3_add_w5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_w3_add_w5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u7_1_x, %col_7_n_w3_add_w5_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v1_1_x, %col_7_n_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_w2_sub_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_w2_sub_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u3_1_x, %col_7_n_w2_sub_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_w2_add_w6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_w2_add_w6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u2_1_x, %col_7_n_w2_add_w6_value : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x1_0_x, %col_7_n_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_t0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_t0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x0_0_x, %col_7_n_t0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x0_0_x, %col_7_n_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x0_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x0_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x8_2_x, %col_7_d_x0_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x0_1_x, %col_7_d_x0_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x1_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x1_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_1_2100_in, %col_7_d_x1_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2101_in, %col_7_d_x1_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x2_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x2_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u1_1_y, %col_7_d_x2_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u2_1_y, %col_7_d_x2_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x3_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x3_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u1_1_x, %col_7_d_x3_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u3_1_y, %col_7_d_x3_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x4_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x4_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u8_0_x, %col_7_d_x4_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u4_1_y, %col_7_d_x4_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x5_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x5_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u8_0_y, %col_7_d_x5_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u5_1_y, %col_7_d_x5_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x6_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x6_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u8_1_x, %col_7_d_x6_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u6_1_y, %col_7_d_x6_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x7_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x7_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u8_1_y, %col_7_d_x7_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u7_1_y, %col_7_d_x7_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_u8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v8_0_y, %col_7_n_u8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_v8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x8_0_x, %col_7_n_v8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x8_0_x, %col_7_n_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x8_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x8_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v4_1_x, %col_7_d_x8_0_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v5_1_x, %col_7_d_x8_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_u4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2096_in, %col_7_n_u4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_v4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x4_1_x, %col_7_n_v4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x4_1_x, %col_7_n_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x4_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x4_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x1_2_x, %col_7_d_x4_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x4_2_x, %col_7_d_x4_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_u5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2097_in, %col_7_n_u5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_v5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x5_1_x, %col_7_n_v5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x5_1_x, %col_7_n_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x5_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x5_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x6_2_x, %col_7_d_x5_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x5_2_x, %col_7_d_x5_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_u8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v8_1_y, %col_7_n_u8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_v8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x8_1_x, %col_7_n_v8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x8_1_x, %col_7_n_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x8_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x8_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v6_1_x, %col_7_d_x8_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v7_1_x, %col_7_d_x8_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_u6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2098_in, %col_7_n_u6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_v6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x6_1_x, %col_7_n_v6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x6_1_x, %col_7_n_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x6_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x6_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x1_2_y, %col_7_d_x6_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x4_2_y, %col_7_d_x6_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_u7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2099_in, %col_7_n_u7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_v7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x7_1_x, %col_7_n_v7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x7_1_x, %col_7_n_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x7_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x7_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x6_2_y, %col_7_d_x7_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x5_2_y, %col_7_d_x7_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x8_2_x, %col_7_n_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x8_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x8_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2104_in, %col_7_d_x8_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2105_in, %col_7_d_x8_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x0_1_x, %col_7_n_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x0_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x0_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_4_2106_in, %col_7_d_x0_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2107_in, %col_7_d_x0_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_u1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v1_1_y, %col_7_n_u1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_v1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x1_1_x, %col_7_n_v1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x1_1_x, %col_7_n_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x1_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x1_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v2_1_x, %col_7_d_x1_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v3_1_x, %col_7_d_x1_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_u2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2102_in, %col_7_n_u2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_v2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x2_1_x, %col_7_n_v2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x2_1_x, %col_7_n_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x2_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x2_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x3_2_y, %col_7_d_x2_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x0_2_y, %col_7_d_x2_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_u3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_2_2103_in, %col_7_n_u3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_v3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x3_1_x, %col_7_n_v3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x3_1_x, %col_7_n_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x3_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x3_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x7_2_y, %col_7_d_x3_1_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x8_3_y, %col_7_d_x3_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x1_2_x, %col_7_n_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x1_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x1_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_tmp_0_y, %col_7_d_x1_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_7_y, %col_7_d_x1_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x4_2_x, %col_7_n_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x4_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x4_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u2_2_x, %col_7_d_x4_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u4_3_x, %col_7_d_x4_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x6_2_x, %col_7_n_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x6_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x6_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_tmp_3_y, %col_7_d_x6_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_4_y, %col_7_d_x6_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x5_2_x, %col_7_n_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x5_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x5_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_u2_2_y, %col_7_d_x5_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u4_3_y, %col_7_d_x5_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x7_2_x, %col_7_n_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x7_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x7_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_tmp_0_x, %col_7_d_x7_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_7_x, %col_7_d_x7_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x8_3_x, %col_7_n_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x8_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x8_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_tmp_3_x, %col_7_d_x8_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_4_x, %col_7_d_x8_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x3_2_x, %col_7_n_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x3_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x3_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2108_in, %col_7_d_x3_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2111_in, %col_7_d_x3_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x0_2_x, %col_7_n_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x0_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x0_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %delay_INT16_6_2109_in, %col_7_d_x0_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2110_in, %col_7_d_x0_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_u2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v2_2_y, %col_7_n_u2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_v2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_w2_2_x, %col_7_n_v2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_w2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_w2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x2_2_x, %col_7_n_w2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x2_2_x, %col_7_n_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x2_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x2_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_tmp_1_y, %col_7_d_x2_2_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_6_y, %col_7_d_x2_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_u4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_u4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v4_3_y, %col_7_n_u4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_v4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_v4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_w4_3_x, %col_7_n_v4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_w4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_w4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x4_3_x, %col_7_n_w4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_d_x4_3_x, %col_7_n_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_d_x4_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_d_x4_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_tmp_2_y, %col_7_d_x4_3_y : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_5_y, %col_7_d_x4_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_tmp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_val_0_x, %col_7_n_tmp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_val_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_val_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_clp_0_x, %col_7_n_val_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_clp_0_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_clp_0_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_0_7_x, %col_7_n_clp_0_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_tmp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_val_1_x, %col_7_n_tmp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_val_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_val_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_clp_1_x, %col_7_n_val_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_clp_1_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_clp_1_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_1_7_x, %col_7_n_clp_1_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_tmp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_val_2_x, %col_7_n_tmp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_val_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_val_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_clp_2_x, %col_7_n_val_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_clp_2_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_clp_2_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_2_7_x, %col_7_n_clp_2_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_tmp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_val_3_x, %col_7_n_tmp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_val_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_val_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_clp_3_x, %col_7_n_val_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_clp_3_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_clp_3_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_3_7_x, %col_7_n_clp_3_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_tmp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_val_4_x, %col_7_n_tmp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_val_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_val_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_clp_4_x, %col_7_n_val_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_clp_4_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_clp_4_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_4_7_x, %col_7_n_clp_4_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_tmp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_val_5_x, %col_7_n_tmp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_val_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_val_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_clp_5_x, %col_7_n_val_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_clp_5_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_clp_5_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_5_7_x, %col_7_n_clp_5_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_tmp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_val_6_x, %col_7_n_tmp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_val_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_val_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_clp_6_x, %col_7_n_val_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_clp_6_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_clp_6_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_6_7_x, %col_7_n_clp_6_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_tmp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_tmp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_val_7_x, %col_7_n_tmp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_val_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_val_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_clp_7_x, %col_7_n_val_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %col_7_n_clp_7_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %col_7_n_clp_7_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %n_out_7_7_x, %col_7_n_clp_7_z : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1856_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1856_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x5_1_y, %delay_INT16_1_1856_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1857_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1857_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x6_1_y, %delay_INT16_1_1857_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1858_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1858_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x7_1_y, %delay_INT16_1_1858_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1859_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1859_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x4_1_y, %delay_INT16_1_1859_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1860_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1860_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x5_1_y, %delay_INT16_1_1860_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1861_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1861_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x6_1_y, %delay_INT16_1_1861_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1862_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1862_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x7_1_y, %delay_INT16_1_1862_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1863_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1863_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x8_3_y, %delay_INT16_1_1863_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1864_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1864_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x0_1_y, %delay_INT16_1_1864_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1865_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1865_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x2_1_y, %delay_INT16_1_1865_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1866_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1866_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x3_1_y, %delay_INT16_1_1866_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1867_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1867_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x7_2_x, %delay_INT16_2_1867_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1868_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1868_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x8_4_x, %delay_INT16_2_1868_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1869_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1869_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x3_2_x, %delay_INT16_2_1869_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1870_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1870_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_x0_2_x, %delay_INT16_2_1870_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1871_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1871_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_tmp_1_x, %delay_INT16_6_1871_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1872_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1872_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_tmp_2_x, %delay_INT16_6_1872_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1873_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1873_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_tmp_5_x, %delay_INT16_6_1873_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1874_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1874_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_0_n_tmp_6_x, %delay_INT16_6_1874_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1875_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1875_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x4_1_y, %delay_INT16_1_1875_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1876_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1876_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_tmp_5_x, %delay_INT16_6_1876_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1877_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1877_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_tmp_6_x, %delay_INT16_6_1877_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1878_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1878_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x8_3_y, %delay_INT16_1_1878_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1879_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1879_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x0_1_y, %delay_INT16_1_1879_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1880_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1880_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x2_1_y, %delay_INT16_1_1880_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1881_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1881_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x3_1_y, %delay_INT16_1_1881_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1882_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1882_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x7_2_x, %delay_INT16_2_1882_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1883_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1883_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x8_4_x, %delay_INT16_2_1883_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1884_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1884_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x3_2_x, %delay_INT16_2_1884_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1885_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1885_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_x0_2_x, %delay_INT16_2_1885_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1886_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1886_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_tmp_1_x, %delay_INT16_6_1886_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1887_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1887_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_tmp_2_x, %delay_INT16_6_1887_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1888_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1888_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_tmp_5_x, %delay_INT16_6_1888_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1889_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1889_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_1_n_tmp_6_x, %delay_INT16_6_1889_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1890_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1890_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x4_1_y, %delay_INT16_1_1890_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1891_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1891_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x5_1_y, %delay_INT16_1_1891_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1892_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1892_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x6_1_y, %delay_INT16_1_1892_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1893_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1893_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x7_1_y, %delay_INT16_1_1893_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1894_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1894_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x8_3_y, %delay_INT16_1_1894_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1895_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1895_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x0_1_y, %delay_INT16_1_1895_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1896_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1896_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x4_1_y, %delay_INT16_1_1896_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1897_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1897_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x5_1_y, %delay_INT16_1_1897_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1898_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1898_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x6_1_y, %delay_INT16_1_1898_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1899_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1899_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x7_1_y, %delay_INT16_1_1899_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1900_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1900_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x8_3_y, %delay_INT16_1_1900_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1901_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1901_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x0_1_y, %delay_INT16_1_1901_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1902_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1902_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x2_1_y, %delay_INT16_1_1902_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1903_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1903_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x3_1_y, %delay_INT16_1_1903_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1904_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1904_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x7_2_x, %delay_INT16_2_1904_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1905_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1905_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x8_4_x, %delay_INT16_2_1905_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1906_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1906_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x3_2_x, %delay_INT16_2_1906_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1907_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1907_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_x0_2_x, %delay_INT16_2_1907_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1908_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1908_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_tmp_1_x, %delay_INT16_6_1908_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1909_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1909_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_tmp_2_x, %delay_INT16_6_1909_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1910_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1910_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_tmp_5_x, %delay_INT16_6_1910_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1911_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1911_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_2_n_tmp_6_x, %delay_INT16_6_1911_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1912_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1912_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x4_1_y, %delay_INT16_1_1912_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1913_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1913_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x5_1_y, %delay_INT16_1_1913_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1914_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1914_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x6_1_y, %delay_INT16_1_1914_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1915_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1915_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x7_1_y, %delay_INT16_1_1915_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1916_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1916_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x8_3_y, %delay_INT16_1_1916_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1917_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1917_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x0_1_y, %delay_INT16_1_1917_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1918_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1918_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x2_1_y, %delay_INT16_1_1918_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1919_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1919_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x3_1_y, %delay_INT16_1_1919_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1920_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1920_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x7_2_x, %delay_INT16_2_1920_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1921_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1921_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x8_4_x, %delay_INT16_2_1921_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1922_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1922_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x3_2_x, %delay_INT16_2_1922_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1923_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1923_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_x0_2_x, %delay_INT16_2_1923_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1924_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1924_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_tmp_1_x, %delay_INT16_6_1924_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1925_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1925_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_3_n_tmp_2_x, %delay_INT16_6_1925_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1926_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1926_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x4_1_y, %delay_INT16_1_1926_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1927_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1927_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x5_1_y, %delay_INT16_1_1927_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1928_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1928_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x6_1_y, %delay_INT16_1_1928_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1929_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1929_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x7_1_y, %delay_INT16_1_1929_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1930_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1930_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x8_3_y, %delay_INT16_1_1930_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1931_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1931_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x0_1_y, %delay_INT16_1_1931_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1932_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1932_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x2_1_y, %delay_INT16_1_1932_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1933_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1933_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x3_1_y, %delay_INT16_1_1933_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1934_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1934_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x7_2_x, %delay_INT16_2_1934_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1935_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1935_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x8_4_x, %delay_INT16_2_1935_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1936_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1936_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x3_2_x, %delay_INT16_2_1936_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1937_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1937_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_x0_2_x, %delay_INT16_2_1937_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1938_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1938_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_tmp_1_x, %delay_INT16_6_1938_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1939_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1939_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_tmp_2_x, %delay_INT16_6_1939_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1940_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1940_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_tmp_5_x, %delay_INT16_6_1940_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1941_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1941_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_4_n_tmp_6_x, %delay_INT16_6_1941_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1942_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1942_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x4_1_y, %delay_INT16_1_1942_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1943_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1943_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x5_1_y, %delay_INT16_1_1943_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1944_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1944_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x6_1_y, %delay_INT16_1_1944_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1945_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1945_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x7_1_y, %delay_INT16_1_1945_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1946_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1946_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x8_3_y, %delay_INT16_1_1946_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1947_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1947_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x0_1_y, %delay_INT16_1_1947_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1948_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1948_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x2_1_y, %delay_INT16_1_1948_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1949_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1949_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x3_1_y, %delay_INT16_1_1949_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1950_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1950_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x7_2_x, %delay_INT16_2_1950_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1951_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1951_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x8_4_x, %delay_INT16_2_1951_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1952_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1952_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x3_2_x, %delay_INT16_2_1952_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1953_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1953_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_x0_2_x, %delay_INT16_2_1953_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1954_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1954_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_tmp_1_x, %delay_INT16_6_1954_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1955_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1955_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_tmp_2_x, %delay_INT16_6_1955_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1956_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1956_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_tmp_5_x, %delay_INT16_6_1956_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1957_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1957_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_5_n_tmp_6_x, %delay_INT16_6_1957_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1958_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1958_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v4_1_y, %delay_INT16_2_1958_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1959_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1959_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v5_1_y, %delay_INT16_2_1959_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1960_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1960_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x2_1_y, %delay_INT16_1_1960_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1961_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1961_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x3_1_y, %delay_INT16_1_1961_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1962_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1962_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x7_2_x, %delay_INT16_2_1962_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1963_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1963_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x8_4_x, %delay_INT16_2_1963_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1964_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1964_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x3_2_x, %delay_INT16_2_1964_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1965_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1965_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_x0_2_x, %delay_INT16_2_1965_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1966_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1966_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_tmp_1_x, %delay_INT16_6_1966_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1967_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1967_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_tmp_2_x, %delay_INT16_6_1967_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1968_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1968_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_tmp_5_x, %delay_INT16_6_1968_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1969_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1969_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_6_n_tmp_6_x, %delay_INT16_6_1969_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1970_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1970_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x4_1_y, %delay_INT16_1_1970_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1971_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1971_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x5_1_y, %delay_INT16_1_1971_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1972_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1972_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x6_1_y, %delay_INT16_1_1972_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1973_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1973_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x7_1_y, %delay_INT16_1_1973_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1974_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1974_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x8_3_y, %delay_INT16_1_1974_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1975_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1975_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x0_1_y, %delay_INT16_1_1975_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1976_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1976_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x2_1_y, %delay_INT16_1_1976_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1977_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1977_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x3_1_y, %delay_INT16_1_1977_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1978_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1978_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x7_2_x, %delay_INT16_2_1978_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1979_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1979_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x8_4_x, %delay_INT16_2_1979_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1980_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1980_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x3_2_x, %delay_INT16_2_1980_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1981_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1981_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_x0_2_x, %delay_INT16_2_1981_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1982_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1982_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_tmp_1_x, %delay_INT16_6_1982_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1983_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1983_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_tmp_2_x, %delay_INT16_6_1983_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1984_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1984_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_tmp_5_x, %delay_INT16_6_1984_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1985_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1985_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %row_7_n_tmp_6_x, %delay_INT16_6_1985_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1986_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1986_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v4_1_y, %delay_INT16_2_1986_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1987_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1987_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v5_1_y, %delay_INT16_2_1987_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1988_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1988_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v6_1_y, %delay_INT16_2_1988_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1989_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1989_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v7_1_y, %delay_INT16_2_1989_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1990_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1990_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x8_2_y, %delay_INT16_1_1990_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_1991_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_1991_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x0_1_y, %delay_INT16_1_1991_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1992_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1992_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v2_1_y, %delay_INT16_2_1992_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_1993_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_1993_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_v3_1_y, %delay_INT16_2_1993_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_1994_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_1994_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x7_2_x, %delay_INT16_4_1994_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_1995_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_1995_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x8_3_x, %delay_INT16_4_1995_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_1996_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_1996_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x3_2_x, %delay_INT16_4_1996_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_1997_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_1997_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_x0_2_x, %delay_INT16_4_1997_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1998_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1998_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_tmp_1_x, %delay_INT16_6_1998_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_1999_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_1999_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_tmp_2_x, %delay_INT16_6_1999_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2000_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2000_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_tmp_5_x, %delay_INT16_6_2000_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2001_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2001_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_0_n_tmp_6_x, %delay_INT16_6_2001_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2002_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2002_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v4_1_y, %delay_INT16_2_2002_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2003_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2003_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v5_1_y, %delay_INT16_2_2003_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2004_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2004_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v6_1_y, %delay_INT16_2_2004_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2005_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2005_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v7_1_y, %delay_INT16_2_2005_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2006_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2006_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x8_2_y, %delay_INT16_1_2006_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2007_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2007_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x0_1_y, %delay_INT16_1_2007_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2008_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2008_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v2_1_y, %delay_INT16_2_2008_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2009_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2009_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_v3_1_y, %delay_INT16_2_2009_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2010_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2010_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x7_2_x, %delay_INT16_4_2010_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2011_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2011_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x8_3_x, %delay_INT16_4_2011_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2012_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2012_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x3_2_x, %delay_INT16_4_2012_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2013_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2013_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_x0_2_x, %delay_INT16_4_2013_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2014_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2014_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_tmp_1_x, %delay_INT16_6_2014_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2015_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2015_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_tmp_2_x, %delay_INT16_6_2015_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2016_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2016_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_tmp_5_x, %delay_INT16_6_2016_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2017_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2017_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_1_n_tmp_6_x, %delay_INT16_6_2017_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2018_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2018_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v4_1_y, %delay_INT16_2_2018_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2019_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2019_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v5_1_y, %delay_INT16_2_2019_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2020_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2020_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v6_1_y, %delay_INT16_2_2020_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2021_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2021_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v7_1_y, %delay_INT16_2_2021_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2022_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2022_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x8_2_y, %delay_INT16_1_2022_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2023_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2023_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x0_1_y, %delay_INT16_1_2023_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2024_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2024_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v2_1_y, %delay_INT16_2_2024_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2025_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2025_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_v3_1_y, %delay_INT16_2_2025_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2026_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2026_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x7_2_x, %delay_INT16_4_2026_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2027_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2027_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x8_3_x, %delay_INT16_4_2027_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2028_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2028_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x3_2_x, %delay_INT16_4_2028_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2029_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2029_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_x0_2_x, %delay_INT16_4_2029_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2030_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2030_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_tmp_1_x, %delay_INT16_6_2030_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2031_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2031_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_tmp_2_x, %delay_INT16_6_2031_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2032_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2032_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_tmp_5_x, %delay_INT16_6_2032_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2033_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2033_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_2_n_tmp_6_x, %delay_INT16_6_2033_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2034_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2034_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v4_1_y, %delay_INT16_2_2034_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2035_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2035_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v5_1_y, %delay_INT16_2_2035_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2036_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2036_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v6_1_y, %delay_INT16_2_2036_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2037_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2037_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v7_1_y, %delay_INT16_2_2037_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2038_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2038_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x8_2_y, %delay_INT16_1_2038_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2039_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2039_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x0_1_y, %delay_INT16_1_2039_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2040_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2040_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v2_1_y, %delay_INT16_2_2040_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2041_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2041_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_v3_1_y, %delay_INT16_2_2041_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2042_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2042_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x7_2_x, %delay_INT16_4_2042_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2043_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2043_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x8_3_x, %delay_INT16_4_2043_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2044_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2044_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x3_2_x, %delay_INT16_4_2044_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2045_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2045_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_x0_2_x, %delay_INT16_4_2045_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2046_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2046_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_tmp_1_x, %delay_INT16_6_2046_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2047_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2047_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_tmp_2_x, %delay_INT16_6_2047_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2048_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2048_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_tmp_5_x, %delay_INT16_6_2048_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2049_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2049_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_3_n_tmp_6_x, %delay_INT16_6_2049_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2050_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2050_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v4_1_y, %delay_INT16_2_2050_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2051_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2051_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v5_1_y, %delay_INT16_2_2051_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2052_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2052_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v6_1_y, %delay_INT16_2_2052_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2053_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2053_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v7_1_y, %delay_INT16_2_2053_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2054_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2054_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x8_2_y, %delay_INT16_1_2054_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2055_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2055_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x0_1_y, %delay_INT16_1_2055_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2056_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2056_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v2_1_y, %delay_INT16_2_2056_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2057_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2057_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_v3_1_y, %delay_INT16_2_2057_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2058_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2058_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x7_2_x, %delay_INT16_4_2058_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2059_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2059_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x8_3_x, %delay_INT16_4_2059_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2060_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2060_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x3_2_x, %delay_INT16_4_2060_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2061_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2061_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_x0_2_x, %delay_INT16_4_2061_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2062_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2062_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_tmp_1_x, %delay_INT16_6_2062_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2063_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2063_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_tmp_2_x, %delay_INT16_6_2063_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2064_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2064_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_tmp_5_x, %delay_INT16_6_2064_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2065_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2065_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_4_n_tmp_6_x, %delay_INT16_6_2065_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2066_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2066_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v4_1_y, %delay_INT16_2_2066_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2067_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2067_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v5_1_y, %delay_INT16_2_2067_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2068_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2068_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v6_1_y, %delay_INT16_2_2068_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2069_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2069_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v7_1_y, %delay_INT16_2_2069_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2070_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2070_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x8_2_y, %delay_INT16_1_2070_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2071_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2071_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x0_1_y, %delay_INT16_1_2071_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2072_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2072_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v2_1_y, %delay_INT16_2_2072_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2073_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2073_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_v3_1_y, %delay_INT16_2_2073_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2074_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2074_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x7_2_x, %delay_INT16_4_2074_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2075_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2075_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x8_3_x, %delay_INT16_4_2075_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2076_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2076_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x3_2_x, %delay_INT16_4_2076_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2077_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2077_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_x0_2_x, %delay_INT16_4_2077_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2078_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2078_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_tmp_1_x, %delay_INT16_6_2078_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2079_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2079_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_tmp_2_x, %delay_INT16_6_2079_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2080_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2080_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_tmp_5_x, %delay_INT16_6_2080_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2081_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2081_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_5_n_tmp_6_x, %delay_INT16_6_2081_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2082_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2082_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v6_1_y, %delay_INT16_2_2082_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2083_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2083_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v7_1_y, %delay_INT16_2_2083_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2084_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2084_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x8_2_y, %delay_INT16_1_2084_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2085_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2085_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x0_1_y, %delay_INT16_1_2085_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2086_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2086_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v2_1_y, %delay_INT16_2_2086_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2087_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2087_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_v3_1_y, %delay_INT16_2_2087_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2088_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2088_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x7_2_x, %delay_INT16_4_2088_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2089_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2089_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x8_3_x, %delay_INT16_4_2089_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2090_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2090_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x3_2_x, %delay_INT16_4_2090_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2091_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2091_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_x0_2_x, %delay_INT16_4_2091_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2092_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2092_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_tmp_1_x, %delay_INT16_6_2092_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2093_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2093_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_tmp_2_x, %delay_INT16_6_2093_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2094_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2094_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_tmp_5_x, %delay_INT16_6_2094_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2095_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2095_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_6_n_tmp_6_x, %delay_INT16_6_2095_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2096_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2096_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v4_1_y, %delay_INT16_2_2096_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2097_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2097_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v5_1_y, %delay_INT16_2_2097_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2098_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2098_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v6_1_y, %delay_INT16_2_2098_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2099_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2099_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v7_1_y, %delay_INT16_2_2099_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2100_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2100_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x8_2_y, %delay_INT16_1_2100_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_1_2101_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_1_2101_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x0_1_y, %delay_INT16_1_2101_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2102_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2102_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v2_1_y, %delay_INT16_2_2102_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_2_2103_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_2_2103_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_v3_1_y, %delay_INT16_2_2103_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2104_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2104_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x7_2_x, %delay_INT16_4_2104_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2105_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2105_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x8_3_x, %delay_INT16_4_2105_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2106_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2106_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x3_2_x, %delay_INT16_4_2106_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_4_2107_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_4_2107_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_x0_2_x, %delay_INT16_4_2107_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2108_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2108_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_tmp_1_x, %delay_INT16_6_2108_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2109_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2109_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_tmp_2_x, %delay_INT16_6_2109_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2110_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2110_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_tmp_5_x, %delay_INT16_6_2110_out : !firrtl.sint<16>, !firrtl.sint<16>
        firrtl.connect %delay_INT16_6_2111_clock, %clock : !firrtl.clock, !firrtl.clock
        firrtl.connect %delay_INT16_6_2111_reset, %reset : !firrtl.reset, !firrtl.reset
        firrtl.connect %col_7_n_tmp_6_x, %delay_INT16_6_2111_out : !firrtl.sint<16>, !firrtl.sint<16>
        } 

    firrtl.extmodule @ADD(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in x : !firrtl.sint<16>,
        in y : !firrtl.sint<16>,
        out z: !firrtl.sint<16>)
    firrtl.extmodule @C128(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @C181(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @C4(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @C8192(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @CLIP(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in x : !firrtl.sint<16>,
        out z: !firrtl.sint<16>)
    firrtl.extmodule @IN(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out x: !firrtl.sint<16>)
    firrtl.extmodule @MUL(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in x : !firrtl.sint<16>,
        in y : !firrtl.sint<16>,
        out z: !firrtl.sint<16>)
    firrtl.extmodule @OUT(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in x : !firrtl.sint<16>)
    firrtl.extmodule @SHL_11(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in x : !firrtl.sint<16>,
        out z: !firrtl.sint<16>)
    firrtl.extmodule @SHL_8(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in x : !firrtl.sint<16>,
        out z: !firrtl.sint<16>)
    firrtl.extmodule @SHR_14(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in x : !firrtl.sint<16>,
        out z: !firrtl.sint<16>)
    firrtl.extmodule @SHR_3(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in x : !firrtl.sint<16>,
        out z: !firrtl.sint<16>)
    firrtl.extmodule @SHR_8(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in x : !firrtl.sint<16>,
        out z: !firrtl.sint<16>)
    firrtl.extmodule @SUB(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in x : !firrtl.sint<16>,
        in y : !firrtl.sint<16>,
        out z: !firrtl.sint<16>)
    firrtl.extmodule @W1(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @W1_add_W7(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @W1_sub_W7(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @W2(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @W2_add_W6(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @W2_sub_W6(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @W3(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @W3_add_W5(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @W3_sub_W5(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @W5(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @W6(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @W7(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        out value: !firrtl.sint<16>)
    firrtl.extmodule @delay_INT16_1(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in in : !firrtl.sint<16>,
        out out: !firrtl.sint<16>)
    firrtl.extmodule @delay_INT16_2(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in in : !firrtl.sint<16>,
        out out: !firrtl.sint<16>)
    firrtl.extmodule @delay_INT16_4(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in in : !firrtl.sint<16>,
        out out: !firrtl.sint<16>)
    firrtl.extmodule @delay_INT16_6(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in in : !firrtl.sint<16>,
        out out: !firrtl.sint<16>)
    firrtl.extmodule @dup_2(
        in clock : !firrtl.clock,
        in reset : !firrtl.reset,
        in x : !firrtl.sint<16>,
        out y: !firrtl.sint<16>,
        out z: !firrtl.sint<16>)
}