---
layout: post
title: "[논리회로] 6주차 - "
excerpt: ""

tags:
  - [논리회로]

toc: true

date: 2024-04-12
last_modified_at: 2024-04-12
---
## 카노프 맵
### 1. Don't care
- ***Don't care*** 조건: 사용되지 않는 입력변수 조합
  - `d` 혹은 `x`로 표기

- 예를들어, Seven segment.  
![seven_segment][def]
  - segment output의 위치는 이러하다.  
  ![segment_output][def2]
- 이렇게 진리표를 작성하고, 각각의 segment (`a` ~ `g`)에 대하여  
*Don't care* 조건을 가진 카노프맵을 그리고 간략화 하면 된다.  
  - *Don't care* 조건을 가진 카노프맵의 그룹화는,  
    - *Don't care*를 포함하여 그룹을 더 크게 묶을 수 있는 경우에는 함께 묶되,  
    - 모든 *Don't care*를 그룹화 시킬 필요는 없다.  

- 그렇게 각각의 segmemnt에 대한 회로를 작성하여,  
칩에 넣어주면 되겠다.  
(참고로, `a` ~ `g`를 완성하는 모든 회로가 들어있는 7447, 7448 완성 칩이 존재한다.)  

<br>

### 2. 5-변수 카노프 맵
- 변수가 5개인 경우, 예를들어 변수가 `A`, `B`, `C`,`D`, `E` 라면,  
`A`와 `A'`에 대한 `BCDE` 카노프 맵을 각각 그린 후,  
  - 두 카노프 맵에 공통되는 부분은 `A` 변수 없이 작성하고,  
  - 공통되지 않는 부분은 해당 `A` 또는 `A'` 변수를 포함하여 항을 더해나가면 된다.  
<br>

<sup>방법만 알아두고 넘어가도록 하자.</sup>

<br>

## 조합회로의 분석과 설계
### 1. 논리회로의 분류
- 조합회로(combinational circuit) : 지금까지 배우던 회로.  
현재의 입력값들만 이용하여 출력값을 결정하는 회로이다.  
입력 신호들을 받는 즉시 조합(combine)하여 최종 출력을 발생시킨다.  
`Y = A + B`

- 순차회로(sequential circuit) : 현재의 입력들 뿐만 아니라,  
과거의 입력 혹은 출력값도 함께 고려하여 출력값을 결정하는 회로이다.  
조합회로에 기억 소자(memory element)를 추가하여 구성한다.  
`Y = Y + A`

<br>

### 2. 조합회로의 분석


### 3. 조합회로의 설계
#### [1] 조합회로 설계의 목표
- 최소 개수의 게이트 이용으로 구현 (최저 비용)
- 간단한 구조 (최소 공간)
- 적은 수의 단계를 거치도록 설계 (고속)

#### [2] 조합회로 설계의 절차
- 조합회로를 설계할 때는, 이러한 절차를 거친다.  
  - (1) 구현할 기능 표현
  - (2) 입력 및 출력 변수 결정
  - (3) 입출력 관계를 분석하고 진리표 작성
  - (4) 부울함수를 구하고, 카노프 맵을 이용하여 간략화
  - (5) 회로 구성

  <br>

### 4. 가산기
- 가산기(adder) : 데이터들 간의 덧셈을 수행하는 조합회로  
  - 반가산기(half adder:HA) : 두 비트들을 더하고, 합(sum)과 올림수(carry)를 발생하는 회로
  - 전가산기(full adeer:FA) : 세 비트들을 더하고, 합(sum)과 올림수(carry)를 발생하는 회로.  
  (일반적으로 두 개는 더해질 비트, 다른 한 비트는 아래 자리에서 올라온 올림수(carry) 비트)

#### [1] 반가산기의 회로
- 반가산기의 진리표 (`S`: sum, `C`: carry)  
![half_adder_table](TODO)
  - 따라서,  
  `S = A'B + AB' = A⊕B`
  `C = AB`
  - 즉, 반가산기의 회로는 이렇게 작성된다.  
  ![half_adder_circuit](TODO)

#### [2] 전가산기의 회로
- 전가산기의 진리표  
(`C`<sub>`i`</sub>는 올림수(carry)이며, 첫 번째 올림수는 영향이 없는 `0`으로 정한다.)  
![full_adder_table](TODO)
  - 따라서,  
  `S = AB'C`<sub>`i`</sub>`' + A'B'C`<sub>`i`</sub>`+ ABC`<sub>`i`</sub>`+ A'BC`<sub>`i`</sub>`'`  
  `= (A⊕B)⊕C`<sub>`i`</sub>  
  `C`<sub>`0`</sub>`= AB + AC`<sub>`i`</sub>`+ BC`<sub>`i`</sub>
  <br>

#### [3] 반감산기(half subtracter)
- 뺄셈을 수행하는 감산기도 있다.  
  - 감산기는, 차(difference)와 빌림수(borrow)를 발생하는 회로이다.  

- 반감산기의 진리표 (`D`: difference, `B`: borrow)  
![half_subtracter_table](TODO)
  - 따라서,
  TODO
  TODO
  - 즉, 반감산기의 회로는 이렇게 작성된다.  
  ![half_subtracter_circuit](TODO)

#### [4] 전감산기(full subtracter)
- 전감산기의 진리표 (`D`: difference, `B`: borrow)  
![full_subtracter_table](TODO)
  - 따라서,

[def]: https://i.imgur.com/VySg1VG.png
[def2]: https://i.imgur.com/BFaIZHs.png