TimeQuest Timing Analyzer report for testVGA
Wed Sep 08 20:24:50 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk~reg0'
 12. Slow Model Setup: 'clk_50'
 13. Slow Model Hold: 'clk_50'
 14. Slow Model Hold: 'clk~reg0'
 15. Slow Model Minimum Pulse Width: 'clk_50'
 16. Slow Model Minimum Pulse Width: 'clk~reg0'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk~reg0'
 25. Fast Model Setup: 'clk_50'
 26. Fast Model Hold: 'clk_50'
 27. Fast Model Hold: 'clk~reg0'
 28. Fast Model Minimum Pulse Width: 'clk_50'
 29. Fast Model Minimum Pulse Width: 'clk~reg0'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; testVGA                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 }   ;
; clk~reg0   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk~reg0 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 283.85 MHz ; 283.85 MHz      ; clk~reg0   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk~reg0 ; -2.523 ; -44.927       ;
; clk_50   ; 2.327  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_50   ; -2.093 ; -2.093        ;
; clk~reg0 ; 1.176  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_50   ; -1.941 ; -3.425             ;
; clk~reg0 ; -0.742 ; -32.648            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk~reg0'                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.523 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.562      ;
; -2.523 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.562      ;
; -2.523 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.562      ;
; -2.523 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.562      ;
; -2.523 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.562      ;
; -2.523 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.562      ;
; -2.523 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.562      ;
; -2.523 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.562      ;
; -2.523 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.562      ;
; -2.523 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.562      ;
; -2.496 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.535      ;
; -2.496 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.535      ;
; -2.496 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.535      ;
; -2.496 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.535      ;
; -2.496 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.535      ;
; -2.496 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.535      ;
; -2.496 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.535      ;
; -2.496 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.535      ;
; -2.496 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.535      ;
; -2.496 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.535      ;
; -2.454 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.494      ;
; -2.398 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.438      ;
; -2.372 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.412      ;
; -2.368 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.407      ;
; -2.368 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.407      ;
; -2.368 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.407      ;
; -2.368 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.407      ;
; -2.368 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.407      ;
; -2.368 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.407      ;
; -2.368 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.407      ;
; -2.368 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.407      ;
; -2.368 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.407      ;
; -2.368 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.407      ;
; -2.353 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.393      ;
; -2.342 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|vga_HS      ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 3.380      ;
; -2.333 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.372      ;
; -2.333 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.372      ;
; -2.333 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.372      ;
; -2.333 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.372      ;
; -2.333 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.372      ;
; -2.333 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.372      ;
; -2.333 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.372      ;
; -2.333 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.372      ;
; -2.333 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.372      ;
; -2.333 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.372      ;
; -2.324 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.364      ;
; -2.323 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.362      ;
; -2.323 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.362      ;
; -2.323 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.362      ;
; -2.323 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.362      ;
; -2.323 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.362      ;
; -2.323 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.362      ;
; -2.323 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.362      ;
; -2.323 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.362      ;
; -2.323 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.362      ;
; -2.323 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.362      ;
; -2.322 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.362      ;
; -2.322 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.362      ;
; -2.321 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.361      ;
; -2.315 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|vga_HS      ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 3.353      ;
; -2.306 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.346      ;
; -2.286 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.326      ;
; -2.261 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.301      ;
; -2.226 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.266      ;
; -2.224 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.264      ;
; -2.224 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.264      ;
; -2.223 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.263      ;
; -2.221 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.261      ;
; -2.219 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.259      ;
; -2.218 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.258      ;
; -2.213 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.253      ;
; -2.208 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.248      ;
; -2.183 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.223      ;
; -2.181 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.221      ;
; -2.181 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.221      ;
; -2.180 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.220      ;
; -2.160 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.199      ;
; -2.160 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.199      ;
; -2.160 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.199      ;
; -2.160 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.199      ;
; -2.160 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.199      ;
; -2.160 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.199      ;
; -2.160 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.199      ;
; -2.160 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.199      ;
; -2.160 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.199      ;
; -2.160 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.199      ;
; -2.160 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.200      ;
; -2.152 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|vga_HS      ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 3.190      ;
; -2.151 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.191      ;
; -2.149 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.189      ;
; -2.149 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.189      ;
; -2.148 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.188      ;
; -2.121 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.161      ;
; -2.100 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.140      ;
; -2.089 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 3.129      ;
; -2.088 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.127      ;
; -2.088 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.127      ;
; -2.088 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.127      ;
; -2.088 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.127      ;
; -2.088 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 3.127      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50'                                                                         ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 2.327 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.500        ; 2.288      ; 0.805      ;
; 2.827 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 1.000        ; 2.288      ; 0.805      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50'                                                                           ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -2.093 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.000        ; 2.288      ; 0.805      ;
; -1.593 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; -0.500       ; 2.288      ; 0.805      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk~reg0'                                                                                                                             ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.176 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[2] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.191 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.497      ;
; 1.220 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.526      ;
; 1.225 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.532      ;
; 1.230 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[1] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[3] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.536      ;
; 1.235 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.541      ;
; 1.237 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.543      ;
; 1.419 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 1.724      ;
; 1.496 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.802      ;
; 1.560 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|vga_HS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 1.864      ;
; 1.636 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 1.941      ;
; 1.656 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[3] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.962      ;
; 1.667 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.973      ;
; 1.669 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[1] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.975      ;
; 1.700 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.006      ;
; 1.705 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.012      ;
; 1.710 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[2] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.016      ;
; 1.710 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.016      ;
; 1.717 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.023      ;
; 1.719 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.024      ;
; 1.740 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.046      ;
; 1.742 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.048      ;
; 1.745 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.051      ;
; 1.753 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.059      ;
; 1.755 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[2] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.061      ;
; 1.761 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.067      ;
; 1.764 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|vga_HS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 2.068      ;
; 1.766 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.072      ;
; 1.767 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.073      ;
; 1.783 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.089      ;
; 1.788 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.094      ;
; 1.788 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.094      ;
; 1.791 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.097      ;
; 1.796 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[3] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.102      ;
; 1.799 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.104      ;
; 1.812 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|vga_HS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 2.116      ;
; 1.817 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.123      ;
; 1.831 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.137      ;
; 1.831 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.137      ;
; 1.839 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.145      ;
; 1.841 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[3] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.147      ;
; 1.852 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.158      ;
; 1.853 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.159      ;
; 1.859 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.164      ;
; 1.882 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.188      ;
; 1.896 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.202      ;
; 1.905 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.211      ;
; 1.913 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.219      ;
; 1.913 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.219      ;
; 1.917 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.223      ;
; 1.917 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.223      ;
; 1.927 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.233      ;
; 1.927 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.233      ;
; 1.928 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.234      ;
; 1.932 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.238      ;
; 1.933 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.238      ;
; 1.939 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.245      ;
; 1.943 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.249      ;
; 1.953 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.259      ;
; 1.956 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.262      ;
; 1.961 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.267      ;
; 1.961 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.267      ;
; 1.970 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.275      ;
; 1.981 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.287      ;
; 1.982 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.288      ;
; 1.986 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.292      ;
; 1.991 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.297      ;
; 1.999 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.305      ;
; 2.003 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.309      ;
; 2.018 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.324      ;
; 2.029 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.335      ;
; 2.064 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.370      ;
; 2.066 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.372      ;
; 2.066 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.372      ;
; 2.067 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.373      ;
; 2.072 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.378      ;
; 2.076 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.382      ;
; 2.085 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.391      ;
; 2.088 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.393      ;
; 2.103 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.409      ;
; 2.104 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.410      ;
; 2.107 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.413      ;
; 2.115 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.421      ;
; 2.121 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.427      ;
; 2.124 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.430      ;
; 2.124 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.430      ;
; 2.124 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.430      ;
; 2.146 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.452      ;
; 2.151 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.457      ;
; 2.151 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.457      ;
; 2.158 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.464      ;
; 2.190 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.496      ;
; 2.193 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.499      ;
; 2.193 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.499      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk_50 ; Rise       ; clk_50         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk~reg0'                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|vga_HS      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|vga_HS      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|vga_VS      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|vga_VS      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; clk~reg0clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; clk~reg0clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; clk~reg0clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; clk~reg0clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; clk~reg0|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; clk~reg0|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|vga_HS|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|vga_HS|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|vga_VS|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|vga_VS|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 6.861 ; 6.861 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 6.861 ; 6.861 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 6.861 ; 6.861 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 6.861 ; 6.861 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk~reg0 ; -0.275 ; -3.153        ;
; clk_50   ; 1.343  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_50   ; -0.963 ; -0.963        ;
; clk~reg0 ; 0.360  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_50   ; -1.380 ; -2.380             ;
; clk~reg0 ; -0.500 ; -22.000            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk~reg0'                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.275 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.305      ;
; -0.275 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.305      ;
; -0.275 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.305      ;
; -0.275 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.305      ;
; -0.275 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.305      ;
; -0.275 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.305      ;
; -0.275 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.305      ;
; -0.275 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.305      ;
; -0.275 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.305      ;
; -0.275 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.305      ;
; -0.261 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.291      ;
; -0.261 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.291      ;
; -0.261 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.291      ;
; -0.261 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.291      ;
; -0.261 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.291      ;
; -0.261 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.291      ;
; -0.261 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.291      ;
; -0.261 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.291      ;
; -0.261 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.291      ;
; -0.261 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.291      ;
; -0.199 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.231      ;
; -0.189 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.219      ;
; -0.189 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.219      ;
; -0.189 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.219      ;
; -0.189 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.219      ;
; -0.189 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.219      ;
; -0.189 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.219      ;
; -0.189 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.219      ;
; -0.189 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.219      ;
; -0.189 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.219      ;
; -0.189 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.219      ;
; -0.183 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.215      ;
; -0.181 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.211      ;
; -0.181 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.211      ;
; -0.181 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.211      ;
; -0.181 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.211      ;
; -0.181 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.211      ;
; -0.181 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.211      ;
; -0.181 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.211      ;
; -0.181 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.211      ;
; -0.181 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.211      ;
; -0.181 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.211      ;
; -0.169 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.199      ;
; -0.169 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.199      ;
; -0.169 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.199      ;
; -0.169 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.199      ;
; -0.169 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.199      ;
; -0.169 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.199      ;
; -0.169 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.199      ;
; -0.169 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.199      ;
; -0.169 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.199      ;
; -0.169 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.199      ;
; -0.167 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.199      ;
; -0.154 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.186      ;
; -0.152 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.182      ;
; -0.152 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.182      ;
; -0.152 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.182      ;
; -0.152 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.182      ;
; -0.152 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.182      ;
; -0.152 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.182      ;
; -0.152 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.182      ;
; -0.152 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.182      ;
; -0.152 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.182      ;
; -0.152 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.182      ;
; -0.140 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.170      ;
; -0.140 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.170      ;
; -0.140 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.170      ;
; -0.140 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.170      ;
; -0.140 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.170      ;
; -0.140 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.170      ;
; -0.140 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.170      ;
; -0.140 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.170      ;
; -0.140 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.170      ;
; -0.140 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.170      ;
; -0.138 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.170      ;
; -0.133 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.165      ;
; -0.109 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.141      ;
; -0.105 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.137      ;
; -0.100 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.132      ;
; -0.099 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.129      ;
; -0.099 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.129      ;
; -0.099 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.129      ;
; -0.099 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.129      ;
; -0.099 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.129      ;
; -0.099 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.129      ;
; -0.099 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.129      ;
; -0.099 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.129      ;
; -0.099 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.129      ;
; -0.099 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.129      ;
; -0.087 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.119      ;
; -0.085 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.117      ;
; -0.085 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.117      ;
; -0.085 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.117      ;
; -0.084 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.116      ;
; -0.072 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.104      ;
; -0.070 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.102      ;
; -0.069 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|vga_HS      ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.099      ;
; -0.068 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.100      ;
; -0.068 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.100      ;
; -0.067 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.099      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50'                                                                         ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 1.343 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 1.000        ; 1.037      ; 0.367      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50'                                                                           ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.963 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; -0.500       ; 1.037      ; 0.367      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk~reg0'                                                                                                                             ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.360 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[2] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[1] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[3] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.529      ;
; 0.461 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.613      ;
; 0.470 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|vga_HS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 0.620      ;
; 0.486 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.638      ;
; 0.501 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[3] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.653      ;
; 0.504 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.656      ;
; 0.508 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[1] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[2] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.670      ;
; 0.535 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|vga_HS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 0.692      ;
; 0.544 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[2] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.700      ;
; 0.548 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.700      ;
; 0.548 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.700      ;
; 0.550 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[3] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|vga_HS      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 0.702      ;
; 0.553 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.706      ;
; 0.558 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.710      ;
; 0.571 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.726      ;
; 0.579 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[3] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.731      ;
; 0.585 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.737      ;
; 0.588 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.741      ;
; 0.597 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.749      ;
; 0.601 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.756      ;
; 0.606 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.758      ;
; 0.607 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.763      ;
; 0.614 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[4] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.766      ;
; 0.617 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.769      ;
; 0.617 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.769      ;
; 0.622 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.774      ;
; 0.638 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.792      ;
; 0.640 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.792      ;
; 0.640 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.792      ;
; 0.641 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.793      ;
; 0.645 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.797      ;
; 0.655 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.807      ;
; 0.659 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.811      ;
; 0.665 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.817      ;
; 0.668 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.821      ;
; 0.672 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|vga_VS      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.825      ;
; 0.674 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.826      ;
; 0.674 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.826      ;
; 0.675 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.827      ;
; 0.680 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[7] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.832      ;
; 0.683 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[9] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.835      ;
; 0.683 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.835      ;
; 0.688 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.840      ;
; 0.688 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.840      ;
; 0.691 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[0] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.843      ;
; 0.693 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[8] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.845      ;
; 0.693 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.845      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50 ; Rise       ; clk_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk~reg0'                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|vga_HS      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|vga_HS      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|vga_VS      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|vga_VS      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; clk~reg0clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; clk~reg0clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; clk~reg0clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; clk~reg0clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; clk~reg0|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; clk~reg0|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterX[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterX[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|CounterY[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|CounterY[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|vga_HS|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|vga_HS|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync|vga_VS|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync|vga_VS|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.198 ; 3.198 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.197 ; 3.197 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.198 ; 3.198 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.197 ; 3.197 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.523  ; -2.093 ; N/A      ; N/A     ; -1.941              ;
;  clk_50          ; 1.343   ; -2.093 ; N/A      ; N/A     ; -1.941              ;
;  clk~reg0        ; -2.523  ; 0.360  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -44.927 ; -2.093 ; 0.0      ; 0.0     ; -36.073             ;
;  clk_50          ; 0.000   ; -2.093 ; N/A      ; N/A     ; -3.425              ;
;  clk~reg0        ; -44.927 ; 0.000  ; N/A      ; N/A     ; -32.648             ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 6.861 ; 6.861 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 6.861 ; 6.861 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.198 ; 3.198 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.197 ; 3.197 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk~reg0   ; clk_50   ; 1        ; 1        ; 0        ; 0        ;
; clk~reg0   ; clk~reg0 ; 310      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk~reg0   ; clk_50   ; 1        ; 1        ; 0        ; 0        ;
; clk~reg0   ; clk~reg0 ; 310      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 08 20:24:49 2021
Info: Command: quartus_sta testVGA -c testVGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'testVGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk~reg0 clk~reg0
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.523
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.523       -44.927 clk~reg0 
    Info (332119):     2.327         0.000 clk_50 
Info (332146): Worst-case hold slack is -2.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.093        -2.093 clk_50 
    Info (332119):     1.176         0.000 clk~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941        -3.425 clk_50 
    Info (332119):    -0.742       -32.648 clk~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.275
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.275        -3.153 clk~reg0 
    Info (332119):     1.343         0.000 clk_50 
Info (332146): Worst-case hold slack is -0.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.963        -0.963 clk_50 
    Info (332119):     0.360         0.000 clk~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clk_50 
    Info (332119):    -0.500       -22.000 clk~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4529 megabytes
    Info: Processing ended: Wed Sep 08 20:24:50 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


