module alu (input logic[3:0] a,
            input logic[3:0] b,
            input logic[1:0] s,
            output logic[3:0] y);


endmodule

