Fitter report for Ozy_Janus
Mon Sep 15 19:09:30 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Sep 15 19:09:30 2014      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; Ozy_Janus                                  ;
; Top-level Entity Name              ; Ozy_Janus                                  ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C8Q208C8                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 7,855 / 8,256 ( 95 % )                     ;
;     Total combinational functions  ; 7,433 / 8,256 ( 90 % )                     ;
;     Dedicated logic registers      ; 4,053 / 8,256 ( 49 % )                     ;
; Total registers                    ; 4053                                       ;
; Total pins                         ; 94 / 138 ( 68 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 146,688 / 165,888 ( 88 % )                 ;
; Embedded Multiplier 9-bit elements ; 8 / 36 ( 22 % )                            ;
; Total PLLs                         ; 1 / 2 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C8Q208C8        ;                                ;
; Use smart compilation                                                      ; On                 ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                 ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Maximum number of global clocks allowed                                    ; -1                 ; -1                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.55        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  18.2%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                      ; Action          ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                             ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; IF_Drive_Level[0]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; multiply:multiply_inst|lpm_mult:lpm_mult_component|mult_8bn:auto_generated|mac_mult1                                                                                                         ; DATAA            ;                       ;
; IF_Drive_Level[0]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; IF_Drive_Level[0]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; IF_Drive_Level[1]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; multiply:multiply_inst|lpm_mult:lpm_mult_component|mult_8bn:auto_generated|mac_mult1                                                                                                         ; DATAA            ;                       ;
; IF_Drive_Level[1]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; IF_Drive_Level[1]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; IF_Drive_Level[2]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; multiply:multiply_inst|lpm_mult:lpm_mult_component|mult_8bn:auto_generated|mac_mult1                                                                                                         ; DATAA            ;                       ;
; IF_Drive_Level[2]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; IF_Drive_Level[2]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; IF_Drive_Level[3]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; multiply:multiply_inst|lpm_mult:lpm_mult_component|mult_8bn:auto_generated|mac_mult1                                                                                                         ; DATAA            ;                       ;
; IF_Drive_Level[3]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; IF_Drive_Level[3]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; IF_Drive_Level[4]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; multiply:multiply_inst|lpm_mult:lpm_mult_component|mult_8bn:auto_generated|mac_mult1                                                                                                         ; DATAA            ;                       ;
; IF_Drive_Level[4]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; IF_Drive_Level[4]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; IF_Drive_Level[5]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; multiply:multiply_inst|lpm_mult:lpm_mult_component|mult_8bn:auto_generated|mac_mult1                                                                                                         ; DATAA            ;                       ;
; IF_Drive_Level[5]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; IF_Drive_Level[5]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; IF_Drive_Level[6]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; multiply:multiply_inst|lpm_mult:lpm_mult_component|mult_8bn:auto_generated|mac_mult1                                                                                                         ; DATAA            ;                       ;
; IF_Drive_Level[6]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; IF_Drive_Level[6]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; IF_Drive_Level[7]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; multiply:multiply_inst|lpm_mult:lpm_mult_component|mult_8bn:auto_generated|mac_mult1                                                                                                         ; DATAA            ;                       ;
; IF_Drive_Level[7]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; IF_Drive_Level[7]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; keyer_weight[0]                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_mult1                                                                                                                          ; DATAB            ;                       ;
; keyer_weight[1]                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_mult1                                                                                                                          ; DATAB            ;                       ;
; keyer_weight[2]                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_mult1                                                                                                                          ; DATAB            ;                       ;
; keyer_weight[3]                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_mult1                                                                                                                          ; DATAB            ;                       ;
; keyer_weight[4]                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_mult1                                                                                                                          ; DATAB            ;                       ;
; keyer_weight[5]                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_mult1                                                                                                                          ; DATAB            ;                       ;
; keyer_weight[6]                                                                                                                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_mult1                                                                                                                          ; DATAB            ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[0]                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[1]                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[2]                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[3]                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[4]                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[5]                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[6]                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[7]                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[8]                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[9]                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[10]                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[11]                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[12]                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[13]                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[14]                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone2:sidetone_inst|cdc_sync:tone|q1[15]                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2                                                                                 ; DATAOUT          ;                       ;
; sidetone_level[0]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_mult1                                                                                 ; DATAB            ;                       ;
; sidetone_level[0]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone_level[0]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; sidetone_level[1]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_mult1                                                                                 ; DATAB            ;                       ;
; sidetone_level[1]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone_level[1]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; sidetone_level[2]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_mult1                                                                                 ; DATAB            ;                       ;
; sidetone_level[2]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone_level[2]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; sidetone_level[3]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_mult1                                                                                 ; DATAB            ;                       ;
; sidetone_level[3]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone_level[3]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; sidetone_level[4]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_mult1                                                                                 ; DATAB            ;                       ;
; sidetone_level[4]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone_level[4]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; sidetone_level[5]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_mult1                                                                                 ; DATAB            ;                       ;
; sidetone_level[5]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone_level[5]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; sidetone_level[6]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_mult1                                                                                 ; DATAB            ;                       ;
; sidetone_level[6]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone_level[6]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; sidetone_level[7]                                                                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_mult1                                                                                 ; DATAB            ;                       ;
; sidetone_level[7]                                                                                                                                                                         ; Duplicated      ; Register Packing   ; Timing optimization ; REGOUT    ;                ; sidetone_level[7]~_Duplicate_1                                                                                                                                                               ; REGOUT           ;                       ;
; Add4~1                                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:RXF|Add1~1                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:RXF|Add1~2                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:RXF|Add2~1                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:RXF|Add2~40                                                                                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:RXF|Add2~41                                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:RXF|Add3~1                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:SPF|Add1~1                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:SPF|Add1~2                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:SPF|Add2~1                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:SPF|Add2~38                                                                                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:SPF|Add2~39                                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:SPF|Add3~1                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:TXF|Add1~25                                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:TXF|Add1~48                                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:TXF|Add2~1                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:TXF|Add2~29                                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; FIFO:TXF|Add3~1                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; I2S_rcv:J_IQ|Add0~21                                                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; I2S_rcv:J_IQ|Add0~40                                                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; I2S_rcv:J_MIC|Add0~21                                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; I2S_rcv:J_MIC|Add0~40                                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[0].M_I|Add7~1                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[0].M_I|Add7~2                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[0].M_Q|Add7~1                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[0].M_Q|Add7~2                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[1].M_I|Add7~1                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[1].M_I|Add7~2                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[1].M_Q|Add7~1                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[1].M_Q|Add7~2                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[2].M_I|Add7~1                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[2].M_I|Add7~2                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[2].M_Q|Add7~1                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[2].M_Q|Add7~2                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[3].M_I|Add7~1                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[3].M_I|Add7~2                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[3].M_Q|Add7~1                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:MDC[3].M_Q|Add7~2                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:P_MIC|Add7~1                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:P_MIC|Add7~11                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|Add7~1                                                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|Add7~11                                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|Equal2~3                                                                                                                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|Equal2~4                                                                                                                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|Equal2~5                                                                                                                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|Equal2~6                                                                                                                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|Equal2~7                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|Equal2~7_RESYN2_BDD3                                                                                                                                                        ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|Equal2~7_RESYN4_BDD5                                                                                                                                                        ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|Equal2~7_RESYN6_BDD7                                                                                                                                                        ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|Equal2~7_RESYN8_BDD9                                                                                                                                                        ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|rdata~1                                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|rdata~1_RESYN30_BDD31                                                                                                                                                       ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|rdata~1_RESYN32_BDD33                                                                                                                                                       ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_rcv:SPD|rdata~1_RESYN34_BDD35                                                                                                                                                       ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:CCxmit|Add0~1                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:CCxmit|dly_cnt~25                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:M_LRAudio|Add1~1                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:M_LRAudio|Equal1~0                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:M_LRAudio|Equal1~1                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:M_LRAudio|Equal1~1_RESYN20_BDD21                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~5                                                                                                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~6                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~6_RESYN24_BDD25                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~6_RESYN26_BDD27                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:M_LRAudio|NW_state~6_RESYN28_BDD29                                                                                                                                             ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:M_LRAudio|bcnt~5                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:P_IQPWM|DIFF_CLK.id0[16]~0                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:P_IQPWM|Equal0~1                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:P_IQPWM|Equal0~1_RESYN10_BDD11                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; NWire_xmit:P_IQPWM|Equal0~1_RESYN12_BDD13                                                                                                                                                 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; Tx_fifo_ctrl:TXFC|AD_timer~7                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; Tx_fifo_ctrl:TXFC|Add2~1                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; Tx_fifo_ctrl:TXFC|Add3~1                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; Tx_fifo_ctrl:TXFC|tx_addr~10                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; WideOr4~0_wirecell                                                                                                                                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; clk_lrclk_gen:clrgen|Add1~1                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; clk_lrclk_gen:clrgen|BCLK_cnt~15                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; debounce:de_PTT|Add0~1                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; debounce:de_PTT|count~18                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; debounce:de_dash|Add0~1                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; debounce:de_dash|count~18                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; debounce:de_dot|Add0~1                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; debounce:de_dot|count~18                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Add0~1                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~5                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|Add1~1                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|Selector30~1                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[29]~44                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[36]~49                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|add_sub_4_result_int[1]~1                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|add_sub_5_result_int[1]~1                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[43]~279                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[50]~287                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[51]~480                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[57]~295                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[64]~303                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[71]~311                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[78]~319                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[85]~327                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[92]~335                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[99]~343                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[106]~351                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[113]~359                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[120]~367                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[127]~375                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[134]~383                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[141]~391                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[148]~399                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[155]~407                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[162]~415                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[169]~423                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_6_result_int[1]~0                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_6_result_int[1]~1                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_7_result_int[1]~0                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_8_result_int[1]~0                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_9_result_int[1]~0                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_10_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_11_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_12_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_13_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_14_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_15_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_16_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_17_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_18_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_19_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_20_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_21_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_22_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_23_result_int[1]~0                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_24_result_int[1]~1                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|Add0~1                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|Add1~1                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|Add2~1                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|Add3~1                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|Add4~1                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|Add5~1                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|Add5~53                                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|Equal0~0                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|Selector17~0                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|Selector28~3                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|Selector28~4                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_CW|hang_timer~0                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_sidetone|Add2~1                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_sidetone|Add3~2                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_sidetone|Selector28~1                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; profile:profile_sidetone|Selector28~2                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|Add0~16                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|Add0~18                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|Add0~24                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|Add2~1                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|Equal0~0                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[27]~8               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[27]~8_RESYN16_BDD17 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[40]~11              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[53]~12              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[66]~17              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[92]~31              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[105]~39             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[118]~48             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[137]~52             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[179]~86             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[193]~97             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_3_result_int[1]~1    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_4_result_int[1]~1    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[1]~1    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[1]~1    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_8_result_int[1]~1    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[1]~1    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[51]                  ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[68]~14               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[68]~14_RESYN18_BDD19 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[85]~15               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[85]~15_RESYN36_BDD37 ; Created         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[102]                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[119]                 ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|sine_address~17                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sp_rcv_ctrl:SPC|Add0~1                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sp_rcv_ctrl:SPC|Add0~35                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; IF_Alex[1][9]                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; IF_Alex[1][9]~_Duplicate_8                                                                                                                                                                   ; REGOUT           ;                       ;
; IF_Alex[1][9]                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; IF_Alex[1][9]~_Duplicate_16                                                                                                                                                                  ; REGOUT           ;                       ;
; IF_Alex[1][9]                                                                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; IF_Alex[1][9]~_Duplicate_8                                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; IF_Alex[1][9]~_Duplicate_16                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; IF_Alex[1][10]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; IF_Alex[1][10]~_Duplicate_6                                                                                                                                                                  ; REGOUT           ;                       ;
; IF_Alex[1][10]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; IF_Alex[1][10]~_Duplicate_10                                                                                                                                                                 ; REGOUT           ;                       ;
; IF_Alex[1][10]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; IF_Alex[1][10]~_Duplicate_18                                                                                                                                                                 ; REGOUT           ;                       ;
; IF_Alex[1][10]                                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; IF_Alex[1][10]~_Duplicate_10                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; IF_Alex[1][10]~_Duplicate_18                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; IF_Alex[1][12]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; IF_Alex[1][12]~_Duplicate_7                                                                                                                                                                  ; REGOUT           ;                       ;
; IF_Alex[1][12]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; IF_Alex[1][12]~_Duplicate_12                                                                                                                                                                 ; REGOUT           ;                       ;
; IF_Alex[1][12]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; IF_Alex[1][12]~_Duplicate_14                                                                                                                                                                 ; REGOUT           ;                       ;
; IF_Alex[1][12]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; IF_Alex[1][12]~_Duplicate_20                                                                                                                                                                 ; REGOUT           ;                       ;
; IF_Alex[1][12]~_Duplicate_7                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; IF_Alex[1][12]~_Duplicate_14                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; IF_Alex[1][12]~_Duplicate_20                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; Mux82~0                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; Mux83~0                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; Mux84~0                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; Mux85~0                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; Mux86~0                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; Mux87~0                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|Equal1~7                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|Equal3~1                                                                                                                                                               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|Equal3~1_Duplicate_14                                                                                                                                                     ; COMBOUT          ;                       ;
; iambic:iambic_inst|Equal4~4                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[21]~40                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[21]~40_Duplicate_116                                             ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[21]~40                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[21]~40_Duplicate_119                                             ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[21]~40                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[21]~40_Duplicate_116                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[21]~40_Duplicate_119                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[28]                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[28]~_Duplicate_117                                               ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[28]                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[28]~_Duplicate_122                                               ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[28]                                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[28]~_Duplicate_117                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[28]~_Duplicate_122                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[29]~44                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[29]~44_Duplicate_120                                             ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[29]~44                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[29]~44_Duplicate_124                                             ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[29]~44                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[29]~44_Duplicate_120                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[29]~44_Duplicate_124                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[36]~49                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[37]~48                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[45]~54                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[45]~54_Duplicate_125                                             ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[45]~54                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[45]~54_Duplicate_125                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[49]~63                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[56]                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[57]~102                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[59]~66                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[59]~66_Duplicate_126                                             ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[59]~66                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[59]~66_Duplicate_126                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[61]~101                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[63]~68                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[75]~106                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[77]~78                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[80]~81                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[80]~81_Duplicate_132                                             ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[80]~81                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[80]~81_Duplicate_132                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[84]~84                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[85]~109                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[85]~109_Duplicate_128                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[85]~109                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[85]~109_Duplicate_128                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[87]~82                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[87]~82_Duplicate_131                                             ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[87]~82                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[87]~82_Duplicate_131                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[88]~86                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[89]~110                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[89]~110_Duplicate_127                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[89]~110                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[91]~91                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[92]~112                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[92]~112_Duplicate_129                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[92]~112                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[92]~112_Duplicate_134                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[92]~112                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[92]~112_Duplicate_129                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[92]~112_Duplicate_134                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[93]~90                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[94]~89                                                        ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[94]~89_Duplicate_130                                             ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[94]~89                                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[94]~89_Duplicate_130                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[95]~87                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[98]~96                                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[99]~114                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|StageOut[102]~93                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|add_sub_10_result_int[4]~6                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|add_sub_10_result_int[5]~8                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_2~8                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_2~10                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_3~1                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_3~8                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_3~10                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_4~1                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_4~2                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_4~4                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_4~6                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_4~8                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_4~10                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_5~1                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_5~2                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_5~4                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_5~6                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_5~8                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_5~10                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_6~1                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_6~3                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_6~5                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_6~7                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_6~9                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_6~11                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_12~2                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_12~4                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_12~6                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_12~8                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_14~1                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_14~2                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_14~4                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_14~6                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_14~8                                                                ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_14~10                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|selnose[17]~6                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|selnose[34]                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|selnose[51]                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|selnose[68]                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[42]~281                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[42]~281_Duplicate_499                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[42]~281                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[47]~271                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[47]~271_Duplicate_500                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[47]~271                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[50]~287                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[52]~479                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[52]~479_Duplicate_501                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[52]~479                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[52]~479_Duplicate_501                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[53]~478                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[53]~478_Duplicate_502                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[53]~478                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[53]~478_Duplicate_508                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[53]~478                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[53]~478_Duplicate_502                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[53]~478_Duplicate_508                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[56]~296                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[56]~296_Duplicate_503                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[56]~296                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[56]~297                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[56]~297_Duplicate_504                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[56]~297                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[57]~294                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[57]~294_Duplicate_505                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[57]~294                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[60]~427                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[60]~427_Duplicate_506                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[60]~427                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[60]~427_Duplicate_514                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[60]~427                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[60]~427_Duplicate_506                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[60]~427_Duplicate_514                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[63]~304                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[63]~304_Duplicate_509                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[63]~304                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[63]~305                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[63]~305_Duplicate_510                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[63]~305                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[64]~302                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[64]~302_Duplicate_511                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[64]~302                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[67]~430                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[67]~430_Duplicate_512                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[67]~430                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[67]~430_Duplicate_521                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[67]~430                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[67]~430_Duplicate_512                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[67]~430_Duplicate_521                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~312                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~312_Duplicate_516                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~312                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~312_Duplicate_527                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~312                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~312_Duplicate_527                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~313                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~313_Duplicate_517                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~313                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~313_Duplicate_525                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~313                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~313_Duplicate_525                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[71]~310                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[71]~310_Duplicate_518                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[71]~310                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[71]~311                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[71]~311_Duplicate_515                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[71]~311                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[71]~311_Duplicate_515                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[72]~483                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[72]~483_Duplicate_519                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[72]~483                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[72]~483_Duplicate_530                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[72]~483                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[72]~483_Duplicate_519                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[72]~483_Duplicate_530                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[77]~320                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[77]~320_Duplicate_522                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[77]~320                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[77]~321                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[77]~321_Duplicate_523                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[77]~321                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[78]~319                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[79]~484                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[79]~484_Duplicate_528                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[79]~484                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[80]~437                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[82]~435                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[82]~435_Duplicate_531                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[82]~435                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~328                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~328_Duplicate_533                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~328                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~328_Duplicate_541                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~328                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~328_Duplicate_541                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~329                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~329_Duplicate_534                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~329                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~329_Duplicate_539                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~329                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~329_Duplicate_539                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[85]~326                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[85]~326_Duplicate_536                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[85]~326                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[85]~327                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[85]~327_Duplicate_535                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[85]~327                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[85]~327_Duplicate_535                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[86]~485                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[86]~485_Duplicate_537                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[86]~485                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[86]~485_Duplicate_543                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[86]~485                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[86]~485_Duplicate_537                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[86]~485_Duplicate_543                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[89]~438                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[89]~438_Duplicate_532                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[89]~438                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[92]~335                                                       ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[98]~344                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[98]~344_Duplicate_544                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[98]~344                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[98]~345                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[98]~345_Duplicate_545                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[98]~345                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[99]~342                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[99]~342_Duplicate_547                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[99]~342                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[99]~343                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[99]~343_Duplicate_546                                            ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[99]~343                                                       ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[101]~446                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[101]~446_Duplicate_548                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[101]~446                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[103]~444                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[103]~444_Duplicate_549                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[103]~444                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[106]~350                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[106]~350_Duplicate_551                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[106]~350                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[106]~351                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[106]~351_Duplicate_550                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[106]~351                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[106]~351_Duplicate_550                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[107]~488                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[107]~488_Duplicate_552                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[107]~488                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[107]~488_Duplicate_556                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[107]~488                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[107]~488_Duplicate_552                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[107]~488_Duplicate_556                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[112]~360                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[112]~360_Duplicate_553                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[112]~360                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[112]~361                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[112]~361_Duplicate_554                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[112]~361                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[115]~452                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[116]~451                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[116]~451_Duplicate_557                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[116]~451                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[116]~451_Duplicate_562                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[116]~451                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[116]~451_Duplicate_557                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[116]~451_Duplicate_562                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[120]~366                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[120]~366_Duplicate_559                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[120]~366                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[120]~367                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[120]~367_Duplicate_558                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[120]~367                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[120]~367_Duplicate_558                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[122]~455                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[122]~455_Duplicate_560                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[122]~455                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[124]~453                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[126]~376                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[126]~376_Duplicate_563                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[126]~376                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[126]~377                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[126]~377_Duplicate_564                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[126]~377                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[128]~491                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[128]~491_Duplicate_565                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[133]~384                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[133]~384_Duplicate_567                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[133]~384                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[134]~383                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[134]~383_Duplicate_566                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[134]~383                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[134]~383_Duplicate_566                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[136]~461                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[136]~461_Duplicate_568                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[136]~461                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[136]~461_Duplicate_568                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[137]~460                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[137]~460_Duplicate_569                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[137]~460                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[137]~460_Duplicate_575                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[137]~460                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[138]~459                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[138]~459_Duplicate_570                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[138]~459                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[140]~393                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[140]~393_Duplicate_572                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[140]~393                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[140]~393_Duplicate_580                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[140]~393                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[140]~393_Duplicate_580                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[141]~391                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[143]~464                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[143]~464_Duplicate_571                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[143]~464                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[143]~464_Duplicate_584                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[143]~464                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[143]~464_Duplicate_571                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[143]~464_Duplicate_584                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[144]~463                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[144]~463_Duplicate_573                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[144]~463                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[144]~463_Duplicate_587                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[144]~463                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[144]~463_Duplicate_573                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[144]~463_Duplicate_587                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[147]~400                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[147]~400_Duplicate_576                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[147]~400                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[147]~401                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[147]~401_Duplicate_577                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[147]~401                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[148]~398                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[148]~398_Duplicate_578                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[148]~398                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[148]~399                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[150]~396                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[150]~396_Duplicate_581                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[150]~396                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[150]~467                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[150]~467_Duplicate_582                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[150]~467                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[150]~467_Duplicate_593                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[150]~467                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[150]~467_Duplicate_582                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[151]~466                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[151]~466_Duplicate_585                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[151]~466                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[151]~466_Duplicate_595                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[151]~466                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[151]~466_Duplicate_585                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[151]~466_Duplicate_595                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[154]~408                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[154]~408_Duplicate_588                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[154]~408                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[154]~408_Duplicate_601                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[154]~408                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[154]~408_Duplicate_601                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[155]~406                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[155]~406_Duplicate_590                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[155]~406                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[155]~407                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[155]~407_Duplicate_589                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[155]~407                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[155]~407_Duplicate_589                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[156]~495                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[156]~495_Duplicate_591                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[158]~469                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[158]~469_Duplicate_604                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[158]~469_Duplicate_604                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[159]~468                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[159]~468_Duplicate_596                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[159]~468                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~416                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~416_Duplicate_597                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~416                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~416_Duplicate_609                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~416                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~416_Duplicate_609                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~417                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~417_Duplicate_598                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~417                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~417_Duplicate_607                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~417                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[161]~417_Duplicate_607                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[162]~414                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[162]~414_Duplicate_599                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[162]~414                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[162]~415                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[163]~496                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[163]~496_Duplicate_611                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[163]~496                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[163]~496_Duplicate_611                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[164]~473                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[164]~473_Duplicate_602                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[164]~473                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[164]~473_Duplicate_613                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[164]~473                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[164]~473_Duplicate_602                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[164]~473_Duplicate_613                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[165]~472                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[165]~472_Duplicate_603                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[165]~472                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[165]~472_Duplicate_615                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[165]~472                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[165]~472_Duplicate_603                                        ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[165]~472_Duplicate_615                                        ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[168]~425                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[168]~425_Duplicate_605                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[168]~425                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[169]~423                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[170]~497                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[170]~497_Duplicate_610                                           ; COMBOUT          ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[170]~497                                                      ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[171]~476                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[173]~474                                                      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_8_result_int[5]~8                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_9_result_int[5]~8                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_10_result_int[5]~8                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_13_result_int[3]~4                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_24_result_int[4]~6                                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; keyer_speed[0]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; keyer_speed[0]~_Duplicate_3                                                                                                                                                                  ; REGOUT           ;                       ;
; keyer_speed[0]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; keyer_speed[0]~_Duplicate_8                                                                                                                                                                  ; REGOUT           ;                       ;
; keyer_speed[0]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; keyer_speed[0]~_Duplicate_12                                                                                                                                                                 ; REGOUT           ;                       ;
; keyer_speed[0]                                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; keyer_speed[0]~_Duplicate_3                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; keyer_speed[0]~_Duplicate_8                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; keyer_speed[0]~_Duplicate_12                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; keyer_speed[1]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; keyer_speed[1]~_Duplicate_4                                                                                                                                                                  ; REGOUT           ;                       ;
; keyer_speed[1]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; keyer_speed[1]~_Duplicate_10                                                                                                                                                                 ; REGOUT           ;                       ;
; keyer_speed[1]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; keyer_speed[1]~_Duplicate_14                                                                                                                                                                 ; REGOUT           ;                       ;
; keyer_speed[1]                                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; keyer_speed[1]~_Duplicate_4                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; keyer_speed[1]~_Duplicate_10                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; keyer_speed[1]~_Duplicate_14                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; keyer_speed[4]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; keyer_speed[4]~_Duplicate_2                                                                                                                                                                  ; REGOUT           ;                       ;
; keyer_speed[4]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; keyer_speed[4]~_Duplicate_6                                                                                                                                                                  ; REGOUT           ;                       ;
; keyer_speed[4]                                                                                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; keyer_speed[4]~_Duplicate_16                                                                                                                                                                 ; REGOUT           ;                       ;
; keyer_speed[4]~_Duplicate_2                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; keyer_speed[4]~_Duplicate_6                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; keyer_speed[4]~_Duplicate_16                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|Equal0~7                                                                                                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|Equal0~7_Duplicate_11                                                                                                                                                ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|Equal0~7                                                                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[52]                 ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[52]~_Duplicate_112     ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[66]~17              ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[66]~17_Duplicate_113   ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[66]~17              ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[66]~17_Duplicate_115   ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[66]~17              ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[67]~16              ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[67]~16_Duplicate_116   ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[97]~33              ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[97]~33_Duplicate_119   ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[104]                ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[104]~_Duplicate_117    ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[104]                ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[104]~_Duplicate_123    ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[104]                ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[105]~39             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[105]~39_Duplicate_118  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[105]~39             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[105]~39_Duplicate_126  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[105]~39             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[117]                ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[117]~_Duplicate_121    ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[117]                ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[117]~_Duplicate_132    ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[117]                ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[118]~48             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[118]~48_Duplicate_124  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[119]~47             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[119]~47_Duplicate_127  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[120]~46             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[120]~46_Duplicate_120  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[120]~46             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[120]~46_Duplicate_137  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[120]~46             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[121]~45             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[121]~45_Duplicate_128  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[121]~45             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[121]~45_Duplicate_140  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[121]~45             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[123]~43             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[123]~43_Duplicate_129  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[130]~59             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[130]~59_Duplicate_130  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[131]~58             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[131]~58_Duplicate_133  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[132]~57             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[132]~57_Duplicate_134  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[133]~56             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[133]~56_Duplicate_135  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[134]~55             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[134]~55_Duplicate_138  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[134]~55             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[134]~55_Duplicate_150  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[134]~55             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[135]~54             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[135]~54_Duplicate_141  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[136]~53             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[136]~53_Duplicate_142  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[137]~52             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[137]~52_Duplicate_143  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[143]~71             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[143]~71_Duplicate_144  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[143]~71             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[144]~70             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[144]~70_Duplicate_145  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[145]~69             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[145]~69_Duplicate_146  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[146]~68             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[146]~68_Duplicate_147  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[147]~67             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[147]~67_Duplicate_148  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[148]~66             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[148]~66_Duplicate_151  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[149]~65             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[149]~65_Duplicate_152  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[150]~64             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[150]~64_Duplicate_153  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[151]~63             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[151]~63_Duplicate_154  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[151]~63             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[151]~63_Duplicate_161  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[151]~63             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[156]~83             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[156]~83_Duplicate_156  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[156]~83             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[158]~82             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[158]~82_Duplicate_155  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[160]~80             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[160]~80_Duplicate_157  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[161]~79             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[161]~79_Duplicate_158  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[164]~76             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[164]~76_Duplicate_159  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[165]~75             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[165]~75_Duplicate_162  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[165]~75             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[170]~109            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[170]~109_Duplicate_164 ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[170]~109            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[170]~109_Duplicate_170 ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[170]~109            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[171]~94             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[171]~94_Duplicate_165  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[172]~93             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[172]~93_Duplicate_166  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[174]~91             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[174]~91_Duplicate_163  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[174]~91             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[174]~91_Duplicate_173  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[174]~91             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[175]~90             ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[175]~90_Duplicate_167  ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[187]~103            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[187]~103_Duplicate_171 ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[187]~103            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[189]~101            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[189]~101_Duplicate_168 ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[189]~101            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[45]                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[45]~_Duplicate_1            ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[51]~10               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[51]~10_Duplicate_20     ; COMBOUT          ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[51]~10               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                              ;                  ;                       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[68]~14               ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[68]~14_Duplicate_21     ; COMBOUT          ;                       ;
; tone_freq[1]                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; tone_freq[1]~_Duplicate_7                                                                                                                                                                    ; REGOUT           ;                       ;
; tone_freq[2]                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; tone_freq[2]~_Duplicate_8                                                                                                                                                                    ; REGOUT           ;                       ;
; tone_freq[3]                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; tone_freq[3]~_Duplicate_9                                                                                                                                                                    ; REGOUT           ;                       ;
; tone_freq[4]                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; tone_freq[4]~_Duplicate_6                                                                                                                                                                    ; REGOUT           ;                       ;
; tone_freq[5]                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; tone_freq[5]~_Duplicate_10                                                                                                                                                                   ; REGOUT           ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                         ;
+---------------+----------------+--------------+------------+---------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+---------------+----------------+--------------+------------+---------------+----------------+
; Location      ;                ;              ; A6         ; PIN_143       ; QSF Assignment ;
; Location      ;                ;              ; C18        ; PIN_176       ; QSF Assignment ;
; Location      ;                ;              ; FX2_PE0    ; PIN_35        ; QSF Assignment ;
; Location      ;                ;              ; FX2_PE2    ; PIN_39        ; QSF Assignment ;
; Location      ;                ;              ; FX2_PE3    ; PIN_40        ; QSF Assignment ;
; Location      ;                ;              ; TCK        ; PIN_110       ; QSF Assignment ;
; Location      ;                ;              ; TDO        ; PIN_105       ; QSF Assignment ;
; Location      ;                ;              ; TMS        ; PIN_112       ; QSF Assignment ;
; Global Signal ; Ozy_Janus      ; C48_clk      ; *          ; GLOBAL CLOCK  ; QSF Assignment ;
+---------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 11626 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 11626 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 11620   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/HPSDR/trunk/Ozymandias/Source/Ozy_V2.8 Development/Ozy_Janus.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 7,855 / 8,256 ( 95 % )      ;
;     -- Combinational with no register       ; 3802                        ;
;     -- Register only                        ; 422                         ;
;     -- Combinational with a register        ; 3631                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 1669                        ;
;     -- 3 input functions                    ; 3023                        ;
;     -- <=2 input functions                  ; 2741                        ;
;     -- Register only                        ; 422                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 4464                        ;
;     -- arithmetic mode                      ; 2969                        ;
;                                             ;                             ;
; Total registers*                            ; 4,053 / 8,646 ( 47 % )      ;
;     -- Dedicated logic registers            ; 4,053 / 8,256 ( 49 % )      ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )             ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 507 / 516 ( 98 % )          ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 94 / 138 ( 68 % )           ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )              ;
;                                             ;                             ;
; Global signals                              ; 8                           ;
; M4Ks                                        ; 36 / 36 ( 100 % )           ;
; Total block memory bits                     ; 146,688 / 165,888 ( 88 % )  ;
; Total block memory implementation bits      ; 165,888 / 165,888 ( 100 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 36 ( 22 % )             ;
; PLLs                                        ; 1 / 2 ( 50 % )              ;
; Global clocks                               ; 8 / 8 ( 100 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 32% / 31% / 33%             ;
; Peak interconnect usage (total/H/V)         ; 39% / 39% / 42%             ;
; Maximum fan-out                             ; 1846                        ;
; Highest non-global fan-out                  ; 1207                        ;
; Total fan-out                               ; 34452                       ;
; Average fan-out                             ; 2.88                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 7855 / 8256 ( 95 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 3802                 ; 0                              ;
;     -- Register only                        ; 422                  ; 0                              ;
;     -- Combinational with a register        ; 3631                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1669                 ; 0                              ;
;     -- 3 input functions                    ; 3023                 ; 0                              ;
;     -- <=2 input functions                  ; 2741                 ; 0                              ;
;     -- Register only                        ; 422                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 4464                 ; 0                              ;
;     -- arithmetic mode                      ; 2969                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 4053                 ; 0                              ;
;     -- Dedicated logic registers            ; 4053 / 8256 ( 49 % ) ; 0 / 8256 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 507 / 516 ( 98 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 94                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 36 ( 22 % )      ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 146688               ; 0                              ;
; Total RAM block bits                        ; 165888               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 36 / 36 ( 100 % )    ; 0 / 36 ( 0 % )                 ;
; Clock control block                         ; 6 / 10 ( 60 % )      ; 2 / 10 ( 20 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 2968                 ; 2                              ;
;     -- Registered Input Connections         ; 2108                 ; 0                              ;
;     -- Output Connections                   ; 2                    ; 2968                           ;
;     -- Registered Output Connections        ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 34647                ; 2972                           ;
;     -- Registered Connections               ; 15089                ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 2970                           ;
;     -- hard_block:auto_generated_inst       ; 2970                 ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 35                   ; 2                              ;
;     -- Output Ports                         ; 42                   ; 3                              ;
;     -- Bidir Ports                          ; 17                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A12        ; 135   ; 3        ; 34           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A13        ; 134   ; 3        ; 34           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A20        ; 115   ; 3        ; 34           ; 4            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A21        ; 114   ; 3        ; 34           ; 4            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C22        ; 182   ; 2        ; 18           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C23        ; 185   ; 2        ; 14           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C5         ; 152   ; 3        ; 34           ; 17           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CDOUT      ; 165   ; 2        ; 30           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CDOUT_P    ; 137   ; 3        ; 34           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DOUT       ; 164   ; 2        ; 30           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGA      ; 198   ; 2        ; 5            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGB      ; 197   ; 2        ; 5            ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAGC      ; 5     ; 1        ; 0            ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[0] ; 89    ; 4        ; 28           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[1] ; 90    ; 4        ; 28           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[2] ; 92    ; 4        ; 28           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[3] ; 94    ; 4        ; 28           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[4] ; 95    ; 4        ; 30           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[5] ; 96    ; 4        ; 30           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[6] ; 97    ; 4        ; 30           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_IN[7] ; 99    ; 4        ; 30           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IF_clk     ; 24    ; 1        ; 0            ; 9            ; 1           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT_I[0] ; 138   ; 3        ; 34           ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT_I[1] ; 139   ; 3        ; 34           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT_I[2] ; 141   ; 3        ; 34           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT_I[3] ; 35    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDOUT_Q[0] ; 144   ; 3        ; 34           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT_Q[1] ; 145   ; 3        ; 34           ; 14           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT_Q[2] ; 146   ; 3        ; 34           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MDOUT_Q[3] ; 173   ; 2        ; 25           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PTT_in     ; 171   ; 2        ; 28           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SDOBACK    ; 106   ; 3        ; 34           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_CS     ; 45    ; 1        ; 0            ; 3            ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_SCK    ; 15    ; 1        ; 0            ; 14           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_SI     ; 14    ; 1        ; 0            ; 14           ; 2           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AK_reset     ; 149   ; 3        ; 34           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C12          ; 168   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C13          ; 169   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C14          ; 170   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C19          ; 179   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C21          ; 181   ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C24          ; 187   ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C4           ; 151   ; 3        ; 34           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C48_clk      ; 150   ; 3        ; 34           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C6           ; 160   ; 2        ; 32           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C7           ; 161   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C8           ; 162   ; 2        ; 32           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; C9           ; 163   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; CC           ; 180   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DEBUG_LED0   ; 4     ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DEBUG_LED1   ; 33    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DEBUG_LED2   ; 34    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DEBUG_LED3   ; 108   ; 3        ; 34           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FIFO_ADR[0]  ; 11    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FIFO_ADR[1]  ; 10    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FX2_PE1      ; 37    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[0]  ; 67    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[10] ; 81    ; 4        ; 23           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[11] ; 82    ; 4        ; 23           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[12] ; 84    ; 4        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[13] ; 86    ; 4        ; 25           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[14] ; 87    ; 4        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[15] ; 88    ; 4        ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[1]  ; 68    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[2]  ; 69    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[3]  ; 70    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[4]  ; 72    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[5]  ; 74    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[6]  ; 75    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[7]  ; 76    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[8]  ; 77    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_OUT[9]  ; 80    ; 4        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_nIOE    ; 41    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PKEND        ; 8     ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SLOE         ; 13    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SLRD         ; 30    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SLWR         ; 31    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                               ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+
; FX2_FD[0]  ; 56    ; 4        ; 1            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[10] ; 206   ; 2        ; 1            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[11] ; 205   ; 2        ; 1            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[12] ; 203   ; 2        ; 3            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[13] ; 201   ; 2        ; 3            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[14] ; 200   ; 2        ; 3            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[15] ; 199   ; 2        ; 3            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[1]  ; 57    ; 4        ; 1            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[2]  ; 58    ; 4        ; 1            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[3]  ; 59    ; 4        ; 1            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[4]  ; 60    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[5]  ; 61    ; 4        ; 3            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[6]  ; 63    ; 4        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[7]  ; 64    ; 4        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[8]  ; 208   ; 2        ; 1            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; FX2_FD[9]  ; 207   ; 2        ; 1            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; async_usb:usb1|SLEN                                ; -                   ;
; SPI_SO     ; 12    ; 1        ; 0            ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 20 / 32 ( 63 % ) ; 3.3V          ; --           ;
; 2        ; 27 / 35 ( 77 % ) ; 3.3V          ; --           ;
; 3        ; 18 / 35 ( 51 % ) ; 3.3V          ; --           ;
; 4        ; 32 / 36 ( 89 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; DEBUG_LED0                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; FLAGC                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; PKEND                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; FIFO_ADR[1]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; FIFO_ADR[0]                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; SPI_SO                                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; SLOE                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 18         ; 1        ; SPI_SI                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 19         ; 1        ; SPI_SCK                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 28         ; 1        ; IF_clk                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; SLRD                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 33         ; 1        ; SLWR                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; DEBUG_LED1                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 36         ; 1        ; DEBUG_LED2                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 37         ; 1        ; MDOUT_I[3]                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 36       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; FX2_PE1                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; GPIO_nIOE                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; SPI_CS                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; FX2_FD[0]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 55         ; 4        ; FX2_FD[1]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 56         ; 4        ; FX2_FD[2]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 57         ; 4        ; FX2_FD[3]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 58         ; 4        ; FX2_FD[4]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 59         ; 4        ; FX2_FD[5]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; FX2_FD[6]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 61         ; 4        ; FX2_FD[7]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; GPIO_OUT[0]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 70         ; 4        ; GPIO_OUT[1]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 71         ; 4        ; GPIO_OUT[2]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 74         ; 4        ; GPIO_OUT[3]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; GPIO_OUT[4]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; GPIO_OUT[5]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 77         ; 4        ; GPIO_OUT[6]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 78         ; 4        ; GPIO_OUT[7]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 79         ; 4        ; GPIO_OUT[8]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; GPIO_OUT[9]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 83         ; 4        ; GPIO_OUT[10]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 84         ; 4        ; GPIO_OUT[11]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; GPIO_OUT[12]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; GPIO_OUT[13]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 87         ; 4        ; GPIO_OUT[14]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 88         ; 4        ; GPIO_OUT[15]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 89         ; 4        ; GPIO_IN[0]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 90       ; 90         ; 4        ; GPIO_IN[1]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; GPIO_IN[2]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 93       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; GPIO_IN[3]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 93         ; 4        ; GPIO_IN[4]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ; 94         ; 4        ; GPIO_IN[5]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 97       ; 95         ; 4        ; GPIO_IN[6]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; GPIO_IN[7]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 101        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 102        ; 3        ; SDOBACK                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 105        ; 3        ; ~LVDS54n/INIT_DONE~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 108      ; 106        ; 3        ; DEBUG_LED3                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 109        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; A21                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 115      ; 112        ; 3        ; A20                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 116      ; 113        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 114        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 118      ; 117        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 130        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 131        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; A13                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 133        ; 3        ; A12                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; CDOUT_P                                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 135        ; 3        ; MDOUT_I[0]                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 136        ; 3        ; MDOUT_I[1]                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; MDOUT_I[2]                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 138        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 141        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 142        ; 3        ; MDOUT_Q[0]                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 3        ; MDOUT_Q[1]                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 149        ; 3        ; MDOUT_Q[2]                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 150        ; 3        ; RESERVED_INPUT                                   ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; AK_reset                                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 152        ; 3        ; C48_clk                                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 153        ; 3        ; C4                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 154        ; 3        ; C5                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; C6                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 156        ; 2        ; C7                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 157        ; 2        ; C8                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 158        ; 2        ; C9                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 159        ; 2        ; DOUT                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 160        ; 2        ; CDOUT                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; C12                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 169      ; 162        ; 2        ; C13                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 163        ; 2        ; C14                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 164        ; 2        ; PTT_in                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; MDOUT_Q[3]                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 174      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 169        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; C19                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 180      ; 174        ; 2        ; CC                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 181      ; 175        ; 2        ; C21                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 176        ; 2        ; C22                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; C23                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; C24                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 182        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 183        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 185        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 193      ; 186        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                                   ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; FLAGB                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 192        ; 2        ; FLAGA                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 195        ; 2        ; FX2_FD[15]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 196        ; 2        ; FX2_FD[14]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 197        ; 2        ; FX2_FD[13]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; FX2_FD[12]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; FX2_FD[11]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 200        ; 2        ; FX2_FD[10]                                       ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 201        ; 2        ; FX2_FD[9]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 202        ; 2        ; FX2_FD[8]                                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------+
; PLL Summary                                                                 ;
+----------------------------------+------------------------------------------+
; Name                             ; clkmult3:cm3|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------+
; SDC pin name                     ; cm3|altpll_component|pll                 ;
; PLL mode                         ; Normal                                   ;
; Compensate clock                 ; clock0                                   ;
; Compensated input/output pins    ; --                                       ;
; Self reset on gated loss of lock ; Off                                      ;
; Gate lock counter                ; --                                       ;
; Input frequency 0                ; 48.0 MHz                                 ;
; Input frequency 1                ; --                                       ;
; Nominal PFD frequency            ; 48.0 MHz                                 ;
; Nominal VCO frequency            ; 576.0 MHz                                ;
; VCO post scale K counter         ; --                                       ;
; VCO multiply                     ; --                                       ;
; VCO divide                       ; --                                       ;
; Freq min lock                    ; 41.67 MHz                                ;
; Freq max lock                    ; 83.33 MHz                                ;
; M VCO Tap                        ; 0                                        ;
; M Initial                        ; 1                                        ;
; M value                          ; 12                                       ;
; N value                          ; 1                                        ;
; Preserve PLL counter order       ; Off                                      ;
; PLL location                     ; PLL_1                                    ;
; Inclk0 signal                    ; IF_clk                                   ;
; Inclk1 signal                    ; --                                       ;
; Inclk0 signal type               ; Dedicated Pin                            ;
; Inclk1 signal type               ; --                                       ;
+----------------------------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                         ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; Name                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                    ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ; clock0       ; 3    ; 1   ; 144.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 4             ; 2/2 Even   ; 1       ; 0       ; cm3|altpll_component|pll|clk[0] ;
; clkmult3:cm3|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 5   ; 19.2 MHz         ; 0 (0 ps)    ; 50/50      ; C1      ; 30            ; 15/15 Even ; 1       ; 0       ; cm3|altpll_component|pll|clk[1] ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                     ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Ozy_Janus                                   ; 7855 (740)  ; 4053 (524)                ; 0 (0)         ; 146688      ; 36   ; 8            ; 0       ; 4         ; 94   ; 0            ; 3802 (318)   ; 422 (49)          ; 3631 (492)       ; |Ozy_Janus                                                                                                                                                              ;              ;
;    |FIFO:RXF|                                ; 121 (121)   ; 77 (77)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 10 (10)           ; 76 (76)          ; |Ozy_Janus|FIFO:RXF                                                                                                                                                     ;              ;
;       |altsyncram:mem_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:RXF|altsyncram:mem_rtl_0                                                                                                                                ;              ;
;          |altsyncram_c1h1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated                                                                                                 ;              ;
;    |FIFO:SPF|                                ; 112 (112)   ; 73 (73)                   ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 8 (8)             ; 67 (67)          ; |Ozy_Janus|FIFO:SPF                                                                                                                                                     ;              ;
;       |altsyncram:mem_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:SPF|altsyncram:mem_rtl_0                                                                                                                                ;              ;
;          |altsyncram_s0h1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:SPF|altsyncram:mem_rtl_0|altsyncram_s0h1:auto_generated                                                                                                 ;              ;
;    |FIFO:TXF|                                ; 132 (132)   ; 81 (81)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 19 (19)           ; 92 (92)          ; |Ozy_Janus|FIFO:TXF                                                                                                                                                     ;              ;
;       |altsyncram:mem_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:TXF|altsyncram:mem_rtl_0                                                                                                                                ;              ;
;          |altsyncram_o1h1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated                                                                                                 ;              ;
;    |I2C_monitor:I2C_inst|                    ; 176 (170)   ; 120 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (46)      ; 14 (11)           ; 115 (112)        ; |Ozy_Janus|I2C_monitor:I2C_inst                                                                                                                                         ;              ;
;       |deglitch:deglitch_scl|                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 1 (1)            ; |Ozy_Janus|I2C_monitor:I2C_inst|deglitch:deglitch_scl                                                                                                                   ;              ;
;       |deglitch:deglitch_sda|                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Ozy_Janus|I2C_monitor:I2C_inst|deglitch:deglitch_sda                                                                                                                   ;              ;
;    |I2S_rcv:J_IQ|                            ; 120 (120)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 18 (18)           ; 79 (79)          ; |Ozy_Janus|I2S_rcv:J_IQ                                                                                                                                                 ;              ;
;    |I2S_rcv:J_MIC|                           ; 78 (78)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 5 (5)             ; 53 (53)          ; |Ozy_Janus|I2S_rcv:J_MIC                                                                                                                                                ;              ;
;    |I2S_xmit:J_IQPWM|                        ; 63 (63)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 56 (56)          ; |Ozy_Janus|I2S_xmit:J_IQPWM                                                                                                                                             ;              ;
;    |I2S_xmit:J_LRAudio|                      ; 55 (55)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 49 (49)          ; |Ozy_Janus|I2S_xmit:J_LRAudio                                                                                                                                           ;              ;
;    |NWire_rcv:MDC[0].M_I|                    ; 419 (419)   ; 209 (209)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (206)    ; 30 (30)           ; 183 (183)        ; |Ozy_Janus|NWire_rcv:MDC[0].M_I                                                                                                                                         ;              ;
;    |NWire_rcv:MDC[0].M_Q|                    ; 397 (397)   ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (187)    ; 14 (14)           ; 196 (196)        ; |Ozy_Janus|NWire_rcv:MDC[0].M_Q                                                                                                                                         ;              ;
;    |NWire_rcv:MDC[1].M_I|                    ; 389 (389)   ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (168)    ; 22 (22)           ; 199 (199)        ; |Ozy_Janus|NWire_rcv:MDC[1].M_I                                                                                                                                         ;              ;
;    |NWire_rcv:MDC[1].M_Q|                    ; 391 (391)   ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 165 (165)    ; 23 (23)           ; 203 (203)        ; |Ozy_Janus|NWire_rcv:MDC[1].M_Q                                                                                                                                         ;              ;
;    |NWire_rcv:MDC[2].M_I|                    ; 400 (400)   ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (186)    ; 14 (14)           ; 200 (200)        ; |Ozy_Janus|NWire_rcv:MDC[2].M_I                                                                                                                                         ;              ;
;    |NWire_rcv:MDC[2].M_Q|                    ; 405 (405)   ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (203)    ; 17 (17)           ; 185 (185)        ; |Ozy_Janus|NWire_rcv:MDC[2].M_Q                                                                                                                                         ;              ;
;    |NWire_rcv:MDC[3].M_I|                    ; 390 (390)   ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (178)    ; 19 (19)           ; 193 (193)        ; |Ozy_Janus|NWire_rcv:MDC[3].M_I                                                                                                                                         ;              ;
;    |NWire_rcv:MDC[3].M_Q|                    ; 412 (412)   ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (201)    ; 18 (18)           ; 193 (193)        ; |Ozy_Janus|NWire_rcv:MDC[3].M_Q                                                                                                                                         ;              ;
;    |NWire_rcv:P_MIC|                         ; 389 (389)   ; 174 (174)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (212)    ; 26 (26)           ; 151 (151)        ; |Ozy_Janus|NWire_rcv:P_MIC                                                                                                                                              ;              ;
;    |NWire_rcv:SPD|                           ; 334 (334)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 19 (19)           ; 155 (155)        ; |Ozy_Janus|NWire_rcv:SPD                                                                                                                                                ;              ;
;    |NWire_xmit:CCxmit|                       ; 201 (201)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 22 (22)           ; 114 (114)        ; |Ozy_Janus|NWire_xmit:CCxmit                                                                                                                                            ;              ;
;    |NWire_xmit:M_LRAudio|                    ; 172 (172)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 30 (30)           ; 115 (115)        ; |Ozy_Janus|NWire_xmit:M_LRAudio                                                                                                                                         ;              ;
;    |NWire_xmit:P_IQPWM|                      ; 109 (109)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 20 (20)           ; 79 (79)          ; |Ozy_Janus|NWire_xmit:P_IQPWM                                                                                                                                           ;              ;
;    |Tx_fifo_ctrl:TXFC|                       ; 292 (292)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (138)    ; 0 (0)             ; 154 (154)        ; |Ozy_Janus|Tx_fifo_ctrl:TXFC                                                                                                                                            ;              ;
;    |async_usb:usb1|                          ; 94 (94)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 2 (2)             ; 54 (54)          ; |Ozy_Janus|async_usb:usb1                                                                                                                                               ;              ;
;    |cdc_mcp:dfs|                             ; 10 (6)      ; 8 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (4)            ; |Ozy_Janus|cdc_mcp:dfs                                                                                                                                                  ;              ;
;       |cdc_sync:ack|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_mcp:dfs|cdc_sync:ack                                                                                                                                     ;              ;
;       |cdc_sync:rdy|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_mcp:dfs|cdc_sync:rdy                                                                                                                                     ;              ;
;    |cdc_mcp:iqp|                             ; 38 (34)     ; 38 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 38 (34)          ; |Ozy_Janus|cdc_mcp:iqp                                                                                                                                                  ;              ;
;       |cdc_sync:ack|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_mcp:iqp|cdc_sync:ack                                                                                                                                     ;              ;
;       |cdc_sync:rdy|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_mcp:iqp|cdc_sync:rdy                                                                                                                                     ;              ;
;    |cdc_mcp:lra|                             ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |Ozy_Janus|cdc_mcp:lra                                                                                                                                                  ;              ;
;    |cdc_sync:cdc_c22|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_sync:cdc_c22                                                                                                                                             ;              ;
;    |cdc_sync:cdc_c23|                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Ozy_Janus|cdc_sync:cdc_c23                                                                                                                                             ;              ;
;    |cdc_sync:cdc_clr|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_sync:cdc_clr                                                                                                                                             ;              ;
;    |cdc_sync:cdc_jack|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_sync:cdc_jack                                                                                                                                            ;              ;
;    |cdc_sync:cdc_jrdy|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Ozy_Janus|cdc_sync:cdc_jrdy                                                                                                                                            ;              ;
;    |clk_lrclk_gen:clrgen|                    ; 52 (52)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 1 (1)             ; 25 (25)          ; |Ozy_Janus|clk_lrclk_gen:clrgen                                                                                                                                         ;              ;
;    |clk_lrclk_gen:lrgen|                     ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 24 (24)          ; |Ozy_Janus|clk_lrclk_gen:lrgen                                                                                                                                          ;              ;
;    |clkmult3:cm3|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|clkmult3:cm3                                                                                                                                                 ;              ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|clkmult3:cm3|altpll:altpll_component                                                                                                                         ;              ;
;    |debounce:de_PTT|                         ; 44 (44)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 36 (36)          ; |Ozy_Janus|debounce:de_PTT                                                                                                                                              ;              ;
;    |debounce:de_dash|                        ; 44 (44)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 42 (42)          ; |Ozy_Janus|debounce:de_dash                                                                                                                                             ;              ;
;    |debounce:de_dot|                         ; 43 (43)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 33 (33)          ; |Ozy_Janus|debounce:de_dot                                                                                                                                              ;              ;
;    |gpio_control:gpio_controlSDR|            ; 58 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 4 (0)             ; 36 (0)           ; |Ozy_Janus|gpio_control:gpio_controlSDR                                                                                                                                 ;              ;
;       |SPI_REGS:spi_regs|                    ; 49 (49)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 32 (32)          ; |Ozy_Janus|gpio_control:gpio_controlSDR|SPI_REGS:spi_regs                                                                                                               ;              ;
;       |gpio_oport:port1reg|                  ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 6 (6)            ; |Ozy_Janus|gpio_control:gpio_controlSDR|gpio_oport:port1reg                                                                                                             ;              ;
;       |gpio_oport:port2reg|                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |Ozy_Janus|gpio_control:gpio_controlSDR|gpio_oport:port2reg                                                                                                             ;              ;
;    |iambic:iambic_inst|                      ; 712 (148)   ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 514 (107)    ; 0 (0)             ; 198 (41)         ; |Ozy_Janus|iambic:iambic_inst                                                                                                                                           ;              ;
;       |lpm_divide:Div0|                      ; 189 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 54 (0)           ; |Ozy_Janus|iambic:iambic_inst|lpm_divide:Div0                                                                                                                           ;              ;
;          |lpm_divide_iem:auto_generated|     ; 189 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 54 (0)           ; |Ozy_Janus|iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated                                                                                             ;              ;
;             |sign_div_unsign_slh:divider|    ; 189 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 54 (0)           ; |Ozy_Janus|iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider                                                                 ;              ;
;                |alt_u_div_q2f:divider|       ; 189 (189)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (135)    ; 0 (0)             ; 54 (54)          ; |Ozy_Janus|iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider                                           ;              ;
;       |lpm_divide:Div1|                      ; 375 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)      ; 0 (0)             ; 103 (0)          ; |Ozy_Janus|iambic:iambic_inst|lpm_divide:Div1                                                                                                                           ;              ;
;          |lpm_divide_jem:auto_generated|     ; 375 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)      ; 0 (0)             ; 103 (0)          ; |Ozy_Janus|iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated                                                                                             ;              ;
;             |sign_div_unsign_tlh:divider|    ; 375 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)      ; 0 (0)             ; 103 (0)          ; |Ozy_Janus|iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider                                                                 ;              ;
;                |alt_u_div_s2f:divider|       ; 375 (375)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (272)    ; 0 (0)             ; 103 (103)        ; |Ozy_Janus|iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider                                           ;              ;
;       |lpm_mult:Mult0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|iambic:iambic_inst|lpm_mult:Mult0                                                                                                                            ;              ;
;          |mult_87t:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated                                                                                                    ;              ;
;    |led_blinker:BLINK_D1|                    ; 97 (97)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 43 (43)          ; |Ozy_Janus|led_blinker:BLINK_D1                                                                                                                                         ;              ;
;    |led_blinker:BLINK_D4|                    ; 92 (92)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 38 (38)          ; |Ozy_Janus|led_blinker:BLINK_D4                                                                                                                                         ;              ;
;    |multiply:multiply_inst|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|multiply:multiply_inst                                                                                                                                       ;              ;
;       |lpm_mult:lpm_mult_component|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|multiply:multiply_inst|lpm_mult:lpm_mult_component                                                                                                           ;              ;
;          |mult_8bn:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|multiply:multiply_inst|lpm_mult:lpm_mult_component|mult_8bn:auto_generated                                                                                   ;              ;
;    |profile:profile_CW|                      ; 186 (186)   ; 53 (53)                   ; 0 (0)         ; 8000        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 1 (1)             ; 94 (94)          ; |Ozy_Janus|profile:profile_CW                                                                                                                                           ;              ;
;       |profile_ROM:profile_ROM_inst|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8000        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|profile:profile_CW|profile_ROM:profile_ROM_inst                                                                                                              ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8000        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component                                                                              ;              ;
;             |altsyncram_rf91:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8000        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated                                               ;              ;
;    |profile:profile_sidetone|                ; 50 (50)     ; 12 (12)                   ; 0 (0)         ; 8000        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 26 (26)          ; |Ozy_Janus|profile:profile_sidetone                                                                                                                                     ;              ;
;       |profile_ROM:profile_ROM_inst|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8000        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|profile:profile_sidetone|profile_ROM:profile_ROM_inst                                                                                                        ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8000        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component                                                                        ;              ;
;             |altsyncram_rf91:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8000        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated                                         ;              ;
;    |pulsegen:CC_p|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Ozy_Janus|pulsegen:CC_p                                                                                                                                                ;              ;
;    |pulsegen:cdc_j|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Ozy_Janus|pulsegen:cdc_j                                                                                                                                               ;              ;
;    |pulsegen:cdc_m|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Ozy_Janus|pulsegen:cdc_m                                                                                                                                               ;              ;
;    |pulsegen:cdc_p|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Ozy_Janus|pulsegen:cdc_p                                                                                                                                               ;              ;
;    |sidetone2:sidetone_inst|                 ; 419 (99)    ; 69 (21)                   ; 0 (0)         ; 16000       ; 4    ; 4            ; 0       ; 2         ; 0    ; 0            ; 317 (57)     ; 10 (5)            ; 92 (38)          ; |Ozy_Janus|sidetone2:sidetone_inst                                                                                                                                      ;              ;
;       |Multiply2:Multiply16x16|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|sidetone2:sidetone_inst|Multiply2:Multiply16x16                                                                                                              ;              ;
;          |lpm_mult:lpm_mult_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component                                                                                  ;              ;
;             |mult_54n:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated                                                          ;              ;
;       |Multiply2:Multiply16x8|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|sidetone2:sidetone_inst|Multiply2:Multiply16x8                                                                                                               ;              ;
;          |lpm_mult:lpm_mult_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component                                                                                   ;              ;
;             |mult_54n:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component|mult_54n:auto_generated                                                           ;              ;
;       |cdc_sync:profile2|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; |Ozy_Janus|sidetone2:sidetone_inst|cdc_sync:profile2                                                                                                                    ;              ;
;       |cdc_sync:tone|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |Ozy_Janus|sidetone2:sidetone_inst|cdc_sync:tone                                                                                                                        ;              ;
;       |divide2:divide2_inst|                 ; 297 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (0)      ; 0 (0)             ; 37 (0)           ; |Ozy_Janus|sidetone2:sidetone_inst|divide2:divide2_inst                                                                                                                 ;              ;
;          |lpm_divide:LPM_DIVIDE_component|   ; 297 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (0)      ; 0 (0)             ; 37 (0)           ; |Ozy_Janus|sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component                                                                                 ;              ;
;             |lpm_divide_aks:auto_generated|  ; 297 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (0)      ; 0 (0)             ; 37 (0)           ; |Ozy_Janus|sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated                                                   ;              ;
;                |sign_div_unsign_9nh:divider| ; 297 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (0)      ; 0 (0)             ; 37 (0)           ; |Ozy_Janus|sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider                       ;              ;
;                   |alt_u_div_k5f:divider|    ; 297 (297)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (260)    ; 0 (0)             ; 37 (37)          ; |Ozy_Janus|sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider ;              ;
;       |sine_table:sine_table_inst|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16000       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|sidetone2:sidetone_inst|sine_table:sine_table_inst                                                                                                           ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16000       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component                                                                           ;              ;
;             |altsyncram_tfb1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16000       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Ozy_Janus|sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated                                            ;              ;
;    |sp_rcv_ctrl:SPC|                         ; 33 (33)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 14 (14)          ; |Ozy_Janus|sp_rcv_ctrl:SPC                                                                                                                                              ;              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; FX2_FD[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[8]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[9]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[10]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[11]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[12]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[13]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[14]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FX2_FD[15]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SPI_SO       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SLWR         ; Output   ; --            ; --            ; --                    ; --  ;
; SLRD         ; Output   ; --            ; --            ; --                    ; --  ;
; SLOE         ; Output   ; --            ; --            ; --                    ; --  ;
; PKEND        ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; C4           ; Output   ; --            ; --            ; --                    ; --  ;
; C6           ; Output   ; --            ; --            ; --                    ; --  ;
; C7           ; Output   ; --            ; --            ; --                    ; --  ;
; C8           ; Output   ; --            ; --            ; --                    ; --  ;
; C9           ; Output   ; --            ; --            ; --                    ; --  ;
; C12          ; Output   ; --            ; --            ; --                    ; --  ;
; C13          ; Output   ; --            ; --            ; --                    ; --  ;
; C14          ; Output   ; --            ; --            ; --                    ; --  ;
; C19          ; Output   ; --            ; --            ; --                    ; --  ;
; C21          ; Output   ; --            ; --            ; --                    ; --  ;
; C24          ; Output   ; --            ; --            ; --                    ; --  ;
; AK_reset     ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED0   ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED1   ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED2   ; Output   ; --            ; --            ; --                    ; --  ;
; DEBUG_LED3   ; Output   ; --            ; --            ; --                    ; --  ;
; C48_clk      ; Output   ; --            ; --            ; --                    ; --  ;
; CC           ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[10] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[11] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[12] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[13] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[14] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_OUT[15] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_nIOE    ; Output   ; --            ; --            ; --                    ; --  ;
; FX2_PE1      ; Output   ; --            ; --            ; --                    ; --  ;
; C5           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; IF_clk       ; Input    ; --            ; --            ; --                    ; --  ;
; SDOBACK      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SPI_SCK      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FLAGC        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FLAGB        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FLAGA        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[5]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[6]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SPI_SI       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; GPIO_IN[0]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SPI_CS       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; GPIO_IN[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[3]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[4]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; GPIO_IN[7]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A13          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; C23          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; C22          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A12          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MDOUT_I[0]   ; Input    ; (3) 1403 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CDOUT_P      ; Input    ; (6) 2523 ps   ; (3) 1403 ps   ; --                    ; --  ;
; A20          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A21          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PTT_in       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DOUT         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; CDOUT        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MDOUT_I[1]   ; Input    ; (6) 2523 ps   ; (3) 1403 ps   ; --                    ; --  ;
; MDOUT_I[2]   ; Input    ; (4) 1779 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MDOUT_I[3]   ; Input    ; (5) 2152 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MDOUT_Q[2]   ; Input    ; (5) 2152 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MDOUT_Q[1]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MDOUT_Q[0]   ; Input    ; (2) 1025 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MDOUT_Q[3]   ; Input    ; (5) 2137 ps   ; (6) 2514 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; FX2_FD[0]                                                          ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~1                              ; 1                 ; 6       ;
; FX2_FD[1]                                                          ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~2                              ; 1                 ; 6       ;
; FX2_FD[2]                                                          ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~3                              ; 1                 ; 6       ;
; FX2_FD[3]                                                          ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~4                              ; 1                 ; 6       ;
; FX2_FD[4]                                                          ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~5                              ; 1                 ; 6       ;
; FX2_FD[5]                                                          ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~6                              ; 1                 ; 6       ;
; FX2_FD[6]                                                          ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~7                              ; 1                 ; 6       ;
; FX2_FD[7]                                                          ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~8                              ; 1                 ; 6       ;
; FX2_FD[8]                                                          ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~0                              ; 1                 ; 6       ;
; FX2_FD[9]                                                          ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~9                              ; 1                 ; 6       ;
; FX2_FD[10]                                                         ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~10                             ; 1                 ; 6       ;
; FX2_FD[11]                                                         ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~11                             ; 1                 ; 6       ;
; FX2_FD[12]                                                         ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~13                             ; 1                 ; 6       ;
; FX2_FD[13]                                                         ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~14                             ; 1                 ; 6       ;
; FX2_FD[14]                                                         ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~15                             ; 1                 ; 6       ;
; FX2_FD[15]                                                         ;                   ;         ;
;      - async_usb:usb1|Rx_fifo_wdata~12                             ; 1                 ; 6       ;
; SPI_SO                                                             ;                   ;         ;
; C5                                                                 ;                   ;         ;
;      - C5~clkctrl                                                  ; 1                 ; 0       ;
; IF_clk                                                             ;                   ;         ;
; SDOBACK                                                            ;                   ;         ;
;      - FX2_PE1                                                     ; 1                 ; 0       ;
; SPI_SCK                                                            ;                   ;         ;
;      - SPI_SCK~clkctrl                                             ; 1                 ; 0       ;
; FLAGC                                                              ;                   ;         ;
;      - async_usb:usb1|to_pc_rdy~1                                  ; 0                 ; 6       ;
; FLAGB                                                              ;                   ;         ;
;      - async_usb:usb1|to_pc_rdy~3                                  ; 0                 ; 6       ;
;      - sp_rcv_ctrl:SPC|sp_state_next~0                             ; 0                 ; 6       ;
; FLAGA                                                              ;                   ;         ;
;      - async_usb:usb1|rx_pc_rdy~1                                  ; 0                 ; 6       ;
; GPIO_IN[5]                                                         ;                   ;         ;
;      - iambic:iambic_inst|dot~0                                    ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux5~1       ; 1                 ; 6       ;
;      - debounce:de_dash|pb_history[0]~0                            ; 1                 ; 6       ;
; GPIO_IN[6]                                                         ;                   ;         ;
;      - iambic:iambic_inst|dot~1                                    ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux6~1       ; 1                 ; 6       ;
;      - debounce:de_dot|pb_history[0]~0                             ; 1                 ; 6       ;
; SPI_SI                                                             ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]     ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]~0   ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux0~0       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux0~1       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux1~0       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux1~1       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux2~0       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux2~1       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux3~0       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux3~1       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux4~0       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux4~1       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux5~0       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux5~1       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux6~0       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux6~1       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux7~0       ; 1                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux7~1       ; 1                 ; 6       ;
; GPIO_IN[0]                                                         ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux0~1       ; 0                 ; 6       ;
; SPI_CS                                                             ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe~0    ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~0 ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~1 ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~2 ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~3 ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~4 ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~6 ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~7 ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd~0        ; 0                 ; 6       ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter~5 ; 0                 ; 6       ;
; GPIO_IN[1]                                                         ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux1~1       ; 0                 ; 6       ;
; GPIO_IN[2]                                                         ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux2~1       ; 0                 ; 6       ;
; GPIO_IN[3]                                                         ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux3~1       ; 0                 ; 6       ;
; GPIO_IN[4]                                                         ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux4~1       ; 0                 ; 6       ;
; GPIO_IN[7]                                                         ;                   ;         ;
;      - gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Mux7~1       ; 1                 ; 6       ;
;      - comb~1                                                      ; 1                 ; 6       ;
; A13                                                                ;                   ;         ;
;      - Tx_fifo_ctrl:TXFC|Selector43~5                              ; 0                 ; 6       ;
; C23                                                                ;                   ;         ;
;      - cdc_sync:cdc_c23|q1~0                                       ; 0                 ; 6       ;
; C22                                                                ;                   ;         ;
;      - cdc_sync:cdc_c22|q1~0                                       ; 1                 ; 6       ;
; A12                                                                ;                   ;         ;
;      - NWire_rcv:SPD|d0~0                                          ; 1                 ; 6       ;
; MDOUT_I[0]                                                         ;                   ;         ;
;      - NWire_rcv:MDC[0].M_I|d0~0                                   ; 1                 ; 6       ;
; CDOUT_P                                                            ;                   ;         ;
;      - NWire_rcv:P_MIC|d0~0                                        ; 0                 ; 6       ;
; A20                                                                ;                   ;         ;
;      - I2C_monitor:I2C_inst|deglitch:deglitch_scl|out~1            ; 1                 ; 6       ;
;      - I2C_monitor:I2C_inst|deglitch:deglitch_scl|in_n1~feeder     ; 1                 ; 6       ;
; A21                                                                ;                   ;         ;
;      - I2C_monitor:I2C_inst|deglitch:deglitch_sda|in_n1            ; 1                 ; 6       ;
;      - I2C_monitor:I2C_inst|deglitch:deglitch_sda|out~1            ; 1                 ; 6       ;
; PTT_in                                                             ;                   ;         ;
;      - comb~1                                                      ; 1                 ; 6       ;
; DOUT                                                               ;                   ;         ;
;      - I2S_rcv:J_IQ|d0                                             ; 1                 ; 6       ;
; CDOUT                                                              ;                   ;         ;
;      - I2S_rcv:J_MIC|d0                                            ; 1                 ; 6       ;
; MDOUT_I[1]                                                         ;                   ;         ;
;      - NWire_rcv:MDC[1].M_I|d0~0                                   ; 0                 ; 6       ;
; MDOUT_I[2]                                                         ;                   ;         ;
;      - NWire_rcv:MDC[2].M_I|d0~0                                   ; 1                 ; 6       ;
; MDOUT_I[3]                                                         ;                   ;         ;
;      - NWire_rcv:MDC[3].M_I|d0~0                                   ; 1                 ; 6       ;
; MDOUT_Q[2]                                                         ;                   ;         ;
;      - NWire_rcv:MDC[2].M_Q|d0~0                                   ; 1                 ; 6       ;
; MDOUT_Q[1]                                                         ;                   ;         ;
;      - NWire_rcv:MDC[1].M_Q|d0~0                                   ; 0                 ; 6       ;
; MDOUT_Q[0]                                                         ;                   ;         ;
;      - NWire_rcv:MDC[0].M_Q|d0~0                                   ; 1                 ; 6       ;
; MDOUT_Q[3]                                                         ;                   ;         ;
;      - NWire_rcv:MDC[3].M_Q|d0~0                                   ; 1                 ; 6       ;
+--------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                     ;
+------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                       ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Alex_manual~0                                              ; LCCOMB_X21_Y7_N8   ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; C12_cgen_rst                                               ; LCFF_X29_Y7_N11    ; 33      ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; C12_rst                                                    ; LCFF_X33_Y6_N7     ; 145     ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; C5                                                         ; PIN_152            ; 128     ; Clock                    ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CC_address~1                                               ; LCCOMB_X19_Y4_N24  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FIFO:RXF|inptr~13                                          ; LCCOMB_X23_Y6_N24  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FIFO:TXF|Add2~19                                           ; LCCOMB_X9_Y11_N0   ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|ALC[0]~1                              ; LCCOMB_X15_Y13_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|ALC[8]~0                              ; LCCOMB_X15_Y13_N28 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|FWD[0]~2                              ; LCCOMB_X15_Y13_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|FWD[8]~1                              ; LCCOMB_X15_Y13_N10 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|Merc1_version[0]~2                    ; LCCOMB_X13_Y13_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|Merc2_version[0]~0                    ; LCCOMB_X14_Y10_N12 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|Merc3_version[0]~0                    ; LCCOMB_X15_Y13_N6  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|Merc4_version[0]~0                    ; LCCOMB_X15_Y13_N12 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|Penny_FW[0]~6                         ; LCCOMB_X15_Y10_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|REV[0]~2                              ; LCCOMB_X13_Y13_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|REV[8]~1                              ; LCCOMB_X14_Y13_N12 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|counter[0]~20                         ; LCCOMB_X13_Y13_N26 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|counter[3]~17                         ; LCCOMB_X13_Y13_N4  ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out             ; LCFF_X32_Y10_N17   ; 104     ; Clock                    ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out             ; LCFF_X15_Y12_N1    ; 23      ; Clock                    ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|enable                                ; LCFF_X14_Y14_N23   ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|enable_count[5]                       ; LCFF_X16_Y14_N29   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|start                                 ; LCFF_X14_Y13_N31   ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|start_clr                             ; LCFF_X13_Y13_N1    ; 1       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; I2C_monitor:I2C_inst|state[0]~0                            ; LCCOMB_X13_Y13_N28 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:J_IQ|Equal2~2                                      ; LCCOMB_X32_Y6_N6   ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:J_IQ|always0~1                                     ; LCCOMB_X23_Y9_N0   ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:J_IQ|always0~2                                     ; LCCOMB_X23_Y9_N4   ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:J_MIC|Equal2~2                                     ; LCCOMB_X18_Y7_N2   ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2S_rcv:J_MIC|always0~1                                    ; LCCOMB_X18_Y7_N24  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:J_LRAudio|TLV_state.TLV_IDLE~0                    ; LCCOMB_X29_Y6_N20  ; 66      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:J_LRAudio|TLV_state.TLV_WH~0                      ; LCCOMB_X29_Y6_N26  ; 31      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; I2S_xmit:J_LRAudio|data~17                                 ; LCCOMB_X29_Y7_N26  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_Alex[0][0]~3                                            ; LCCOMB_X29_Y11_N0  ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_I_AUDIO~0                                 ; LCCOMB_X19_Y4_N26  ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_LEFT~0                                    ; LCCOMB_X19_Y4_N4   ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_Q_AUDIO~0                                 ; LCCOMB_X19_Y4_N22  ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_PWM_state.PWM_RIGHT~0                                   ; LCCOMB_X19_Y4_N6   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_Rx_fifo_wreq~0                                          ; LCCOMB_X23_Y6_N6   ; 30      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; IF_SYNC_frame_cnt~14                                       ; LCCOMB_X22_Y6_N30  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_SYNC_state.SYNC_START~0                                 ; LCCOMB_X22_Y6_N22  ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; IF_bleed_cnt~15                                            ; LCCOMB_X22_Y10_N8  ; 13      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; IF_clk                                                     ; PIN_24             ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; IF_clk                                                     ; PIN_24             ; 1846    ; Clock                    ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; IF_count[28]                                               ; LCFF_X32_Y11_N1    ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_frequency~129                                           ; LCCOMB_X23_Y7_N6   ; 160     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; IF_rst                                                     ; LCFF_X19_Y10_N11   ; 454     ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; LRcnt~60                                                   ; LCCOMB_X9_Y14_N0   ; 24      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; Merc_atten_on_Tx~2                                         ; LCCOMB_X21_Y7_N10  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_I|DB_LEN~1                              ; LCCOMB_X6_Y14_N2   ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_I|DBrise_cnt~17                         ; LCCOMB_X6_Y14_N28  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_I|TB_state.TB_CALC~0                    ; LCCOMB_X5_Y14_N10  ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_I|TB_state.TB_IDLE~1                    ; LCCOMB_X6_Y14_N8   ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_I|rcv_flag                              ; LCFF_X4_Y14_N5     ; 26      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_I|rdata~1                               ; LCCOMB_X4_Y14_N0   ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_I|tb_cnt~18                             ; LCCOMB_X4_Y14_N28  ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_Q|DB_LEN~1                              ; LCCOMB_X1_Y9_N26   ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_Q|DBrise_cnt~17                         ; LCCOMB_X1_Y9_N14   ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_Q|TB_state.TB_CALC~0                    ; LCCOMB_X2_Y9_N28   ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_Q|TB_state.TB_IDLE~1                    ; LCCOMB_X2_Y9_N4    ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_Q|rcv_flag                              ; LCFF_X1_Y4_N1      ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_Q|rdata~1                               ; LCCOMB_X1_Y4_N24   ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[0].M_Q|tb_cnt~16                             ; LCCOMB_X1_Y4_N18   ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_I|DB_LEN~1                              ; LCCOMB_X6_Y18_N30  ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_I|DBrise_cnt~17                         ; LCCOMB_X5_Y18_N26  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_I|TB_state.TB_CALC~0                    ; LCCOMB_X4_Y18_N4   ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_I|TB_state.TB_IDLE~1                    ; LCCOMB_X4_Y18_N10  ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_I|rcv_flag                              ; LCFF_X10_Y16_N3    ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_I|rdata~1                               ; LCCOMB_X10_Y16_N0  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_I|tb_cnt~16                             ; LCCOMB_X5_Y18_N14  ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_Q|DB_LEN~1                              ; LCCOMB_X12_Y16_N16 ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_Q|DBrise_cnt~17                         ; LCCOMB_X5_Y16_N6   ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_Q|TB_state.TB_CALC~0                    ; LCCOMB_X12_Y16_N12 ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_Q|TB_state.TB_IDLE~1                    ; LCCOMB_X12_Y16_N20 ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_Q|rcv_flag                              ; LCFF_X13_Y17_N23   ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_Q|rdata~1                               ; LCCOMB_X13_Y15_N0  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[1].M_Q|tb_cnt~16                             ; LCCOMB_X12_Y17_N2  ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_I|DB_LEN~1                              ; LCCOMB_X21_Y14_N8  ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_I|DBrise_cnt~17                         ; LCCOMB_X22_Y14_N24 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_I|TB_state.TB_CALC~0                    ; LCCOMB_X23_Y14_N12 ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_I|TB_state.TB_IDLE~1                    ; LCCOMB_X22_Y14_N22 ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_I|rcv_flag                              ; LCFF_X19_Y17_N31   ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_I|rdata~1                               ; LCCOMB_X19_Y17_N8  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_I|tb_cnt~16                             ; LCCOMB_X23_Y12_N0  ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_Q|DB_LEN~1                              ; LCCOMB_X28_Y15_N12 ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_Q|DBrise_cnt~17                         ; LCCOMB_X28_Y15_N30 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_Q|TB_state.TB_CALC~0                    ; LCCOMB_X28_Y15_N18 ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_Q|TB_state.TB_IDLE~1                    ; LCCOMB_X28_Y15_N14 ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_Q|rcv_flag                              ; LCFF_X33_Y15_N1    ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_Q|rdata~1                               ; LCCOMB_X33_Y15_N24 ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[2].M_Q|tb_cnt~16                             ; LCCOMB_X33_Y14_N6  ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_I|DB_LEN~1                              ; LCCOMB_X8_Y5_N6    ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_I|DBrise_cnt~17                         ; LCCOMB_X8_Y5_N30   ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_I|TB_state.TB_CALC~0                    ; LCCOMB_X8_Y5_N22   ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_I|TB_state.TB_IDLE~1                    ; LCCOMB_X8_Y5_N18   ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_I|rcv_flag                              ; LCFF_X8_Y5_N3      ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_I|rdata~1                               ; LCCOMB_X8_Y5_N8    ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_I|tb_cnt~16                             ; LCCOMB_X13_Y6_N22  ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_Q|DB_LEN~1                              ; LCCOMB_X24_Y18_N4  ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_Q|DBrise_cnt~17                         ; LCCOMB_X23_Y12_N26 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_Q|TB_state.TB_CALC~0                    ; LCCOMB_X24_Y18_N26 ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_Q|TB_state.TB_IDLE~1                    ; LCCOMB_X23_Y18_N2  ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_Q|rcv_flag                              ; LCFF_X25_Y18_N9    ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_Q|rdata~1                               ; LCCOMB_X25_Y18_N14 ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:MDC[3].M_Q|tb_cnt~16                             ; LCCOMB_X24_Y18_N16 ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|DB_LEN~1                                   ; LCCOMB_X10_Y5_N30  ; 56      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|DBrise_cnt~17                              ; LCCOMB_X10_Y5_N4   ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|TB_state.TB_CALC~0                         ; LCCOMB_X10_Y5_N26  ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|TB_state.TB_IDLE~1                         ; LCCOMB_X9_Y6_N18   ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|rcv_flag                                   ; LCFF_X12_Y2_N27    ; 18      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|rdata~1                                    ; LCCOMB_X12_Y2_N2   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:P_MIC|tb_cnt~18                                  ; LCCOMB_X10_Y1_N26  ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|DB_LEN~1                                     ; LCCOMB_X7_Y4_N4    ; 48      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|DBrise_cnt~17                                ; LCCOMB_X8_Y4_N6    ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|TB_state.TB_IDLE~0                           ; LCCOMB_X8_Y4_N18   ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|rcv_flag                                     ; LCFF_X5_Y1_N21     ; 18      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|rdata~1                                      ; LCCOMB_X5_Y1_N2    ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_rcv:SPD|tb_cnt~16                                    ; LCCOMB_X4_Y2_N30   ; 12      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|NW_state.NW_WAIT~0                       ; LCCOMB_X9_Y2_N24   ; 99      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|always0~1                                ; LCCOMB_X18_Y4_N10  ; 7       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|dly_cnt~2                                ; LCCOMB_X29_Y11_N2  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:CCxmit|id~75                                    ; LCCOMB_X18_Y4_N0   ; 91      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:M_LRAudio|always2~1                             ; LCCOMB_X22_Y4_N22  ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:M_LRAudio|dly_cnt[25]                           ; LCFF_X16_Y3_N25    ; 28      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:P_IQPWM|NW_state.NW_WAIT~0                      ; LCCOMB_X21_Y3_N22  ; 71      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; NWire_xmit:P_IQPWM|id~35                                   ; LCCOMB_X23_Y4_N26  ; 64      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; RF_delay~1                                                 ; LCCOMB_X21_Y7_N16  ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; SPI_SCK                                                    ; PIN_15             ; 40      ; Clock                    ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Selector2~0                                                ; LCCOMB_X22_Y6_N0   ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Selector4~0                                                ; LCCOMB_X22_Y6_N2   ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_ERR~0                        ; LCCOMB_X12_Y9_N0   ; 8       ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ_RDY~0                ; LCCOMB_X13_Y8_N14  ; 6       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|AD_timer~3                               ; LCCOMB_X12_Y6_N30  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|Selector44~0                             ; LCCOMB_X10_Y11_N24 ; 19      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|always2~2                                ; LCCOMB_X13_Y8_N10  ; 13      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; Tx_fifo_ctrl:TXFC|tx_addr~6                                ; LCCOMB_X14_Y11_N10 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; WideOr4~0                                                  ; LCCOMB_X19_Y4_N0   ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; always11~3                                                 ; LCCOMB_X22_Y9_N26  ; 128     ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; always8~4                                                  ; LCCOMB_X23_Y6_N28  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; async_usb:usb1|FX_state~16                                 ; LCCOMB_X8_Y7_N8    ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; async_usb:usb1|SLEN                                        ; LCFF_X9_Y7_N3      ; 33      ; Output enable            ; no     ; --                   ; --               ; --                        ;
; async_usb:usb1|Sp_fifo_rreq                                ; LCFF_X9_Y11_N21    ; 37      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; async_usb:usb1|Tx_fifo_rreq                                ; LCFF_X9_Y11_N31    ; 20      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cdc_mcp:dfs|b_data~1                                       ; LCCOMB_X16_Y7_N6   ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cdc_mcp:lra|b_data~1                                       ; LCCOMB_X16_Y4_N2   ; 64      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:clrgen|BCLK                                  ; LCFF_X33_Y10_N31   ; 108     ; Clock                    ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clk_lrclk_gen:lrgen|BCLK_cnt~22                            ; LCCOMB_X30_Y7_N16  ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:lrgen|Bfall                                  ; LCFF_X30_Y7_N21    ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; clk_lrclk_gen:lrgen|Brise                                  ; LCFF_X30_Y7_N31    ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; clkmult3:cm3|altpll:altpll_component|_clk0                 ; PLL_1              ; 1740    ; Clock                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clkmult3:cm3|altpll:altpll_component|_clk1                 ; PLL_1              ; 21      ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clkmult3:cm3|altpll:altpll_component|_locked               ; PLL_1              ; 1207    ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; cmult_rst                                                  ; LCFF_X32_Y11_N15   ; 1       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; comb~0                                                     ; LCCOMB_X9_Y13_N16  ; 25      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; common_Merc_freq~0                                         ; LCCOMB_X21_Y7_N2   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; debounce:de_PTT|clean_pb~1                                 ; LCCOMB_X14_Y5_N26  ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; debounce:de_dash|clean_pb~1                                ; LCCOMB_X15_Y11_N30 ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; debounce:de_dot|clean_pb~1                                 ; LCCOMB_X16_Y9_N30  ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Equal0~3    ; LCCOMB_X19_Y1_N6   ; 9       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|LessThan1~1 ; LCCOMB_X19_Y1_N18  ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd         ; LCFF_X19_Y1_N9     ; 3       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|gpio_oport:port1reg|always0~1 ; LCCOMB_X23_Y1_N8   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; gpio_control:gpio_controlSDR|gpio_oport:port2reg|always0~0 ; LCCOMB_X24_Y1_N24  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; iambic_clk                                                 ; LCFF_X17_Y11_N25   ; 26      ; Clock                    ; no     ; --                   ; --               ; --                        ;
; keyer_spacing~1                                            ; LCCOMB_X29_Y11_N16 ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D1|LED_state.LED_ERR~0                   ; LCCOMB_X8_Y10_N14  ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D1|bit_sel~1                             ; LCCOMB_X9_Y10_N16  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D1|led_cnt~18                            ; LCCOMB_X8_Y10_N18  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D1|led_code~1                            ; LCCOMB_X8_Y10_N28  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D1|led_timer~82                          ; LCCOMB_X9_Y11_N18  ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D4|LED_state.LED_ERR~0                   ; LCCOMB_X33_Y9_N2   ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D4|led_cnt~18                            ; LCCOMB_X33_Y9_N20  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; led_blinker:BLINK_D4|led_timer~83                          ; LCCOMB_X33_Y7_N26  ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; pro_clock                                                  ; LCFF_X33_Y10_N5    ; 69      ; Clock                    ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; profile:profile_CW|PTT~0                                   ; LCCOMB_X25_Y1_N0   ; 18      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; profile:profile_CW|char_PTT                                ; LCFF_X19_Y3_N25    ; 44      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; profile:profile_CW|hang_state                              ; LCFF_X22_Y8_N13    ; 21      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; profile:profile_CW|hang_timer~10                           ; LCCOMB_X25_Y8_N16  ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sidetone2:sidetone_inst|Equal0~9                           ; LCCOMB_X32_Y1_N12  ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; sidetone2:sidetone_inst|sidetone_clock                     ; LCFF_X32_Y1_N29    ; 15      ; Clock                    ; no     ; --                   ; --               ; --                        ;
; sp_fifo_wreq                                               ; LCFF_X9_Y4_N25     ; 28      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; tone_freq~1                                                ; LCCOMB_X21_Y7_N18  ; 27      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                       ;
+------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                           ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; C5                                             ; PIN_152          ; 128     ; Global Clock         ; GCLK6            ; --                        ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; LCFF_X32_Y10_N17 ; 104     ; Global Clock         ; GCLK5            ; --                        ;
; IF_clk                                         ; PIN_24           ; 1846    ; Global Clock         ; GCLK1            ; --                        ;
; SPI_SCK                                        ; PIN_15           ; 40      ; Global Clock         ; GCLK0            ; --                        ;
; clk_lrclk_gen:clrgen|BCLK                      ; LCFF_X33_Y10_N31 ; 108     ; Global Clock         ; GCLK7            ; --                        ;
; clkmult3:cm3|altpll:altpll_component|_clk0     ; PLL_1            ; 1740    ; Global Clock         ; GCLK3            ; --                        ;
; clkmult3:cm3|altpll:altpll_component|_clk1     ; PLL_1            ; 21      ; Global Clock         ; GCLK2            ; --                        ;
; pro_clock                                      ; LCFF_X33_Y10_N5  ; 69      ; Global Clock         ; GCLK4            ; --                        ;
+------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; clkmult3:cm3|altpll:altpll_component|_locked                                                                                                                                             ; 1207    ;
; IF_rst                                                                                                                                                                                   ; 454     ;
; IF_frequency~129                                                                                                                                                                         ; 160     ;
; C12_rst                                                                                                                                                                                  ; 145     ;
; always11~3                                                                                                                                                                               ; 128     ;
; always11~1                                                                                                                                                                               ; 128     ;
; NWire_xmit:CCxmit|NW_state.NW_WAIT~0                                                                                                                                                     ; 99      ;
; NWire_xmit:CCxmit|id~75                                                                                                                                                                  ; 91      ;
; Tx_fifo_ctrl:TXFC|IF_chan[0]                                                                                                                                                             ; 77      ;
; Tx_fifo_ctrl:TXFC|IF_chan[1]                                                                                                                                                             ; 75      ;
; ~GND                                                                                                                                                                                     ; 74      ;
; NWire_xmit:P_IQPWM|NW_state.NW_WAIT~0                                                                                                                                                    ; 71      ;
; CC_address[1]                                                                                                                                                                            ; 69      ;
; CC_address[0]                                                                                                                                                                            ; 68      ;
; I2S_xmit:J_LRAudio|TLV_state.TLV_IDLE~0                                                                                                                                                  ; 66      ;
; NWire_xmit:P_IQPWM|id~35                                                                                                                                                                 ; 64      ;
; cdc_mcp:lra|b_data~1                                                                                                                                                                     ; 64      ;
; NWire_rcv:MDC[3].M_Q|DB_LEN~1                                                                                                                                                            ; 56      ;
; NWire_rcv:MDC[0].M_Q|DB_LEN~1                                                                                                                                                            ; 56      ;
; NWire_rcv:MDC[1].M_Q|DB_LEN~1                                                                                                                                                            ; 56      ;
; NWire_rcv:MDC[2].M_Q|DB_LEN~1                                                                                                                                                            ; 56      ;
; NWire_rcv:MDC[3].M_I|DB_LEN~1                                                                                                                                                            ; 56      ;
; NWire_rcv:MDC[2].M_I|DB_LEN~1                                                                                                                                                            ; 56      ;
; NWire_rcv:MDC[1].M_I|DB_LEN~1                                                                                                                                                            ; 56      ;
; NWire_rcv:P_MIC|DB_LEN~1                                                                                                                                                                 ; 56      ;
; NWire_rcv:MDC[0].M_I|DB_LEN~1                                                                                                                                                            ; 56      ;
; IF_conf[1]                                                                                                                                                                               ; 50      ;
; NWire_rcv:SPD|DB_LEN~1                                                                                                                                                                   ; 48      ;
; profile:profile_CW|char_PTT                                                                                                                                                              ; 44      ;
; Tx_fifo_ctrl:TXFC|tx_addr[0]                                                                                                                                                             ; 40      ;
; WideOr4~0                                                                                                                                                                                ; 39      ;
; Tx_fifo_ctrl:TXFC|tx_addr[2]                                                                                                                                                             ; 39      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ3~0                                                                                                                                                 ; 37      ;
; async_usb:usb1|Sp_fifo_rreq                                                                                                                                                              ; 37      ;
; CC_address[2]                                                                                                                                                                            ; 36      ;
; keyer_spacing~1                                                                                                                                                                          ; 35      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ2~0                                                                                                                                                 ; 33      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ1~0                                                                                                                                                 ; 33      ;
; C12_cgen_rst                                                                                                                                                                             ; 33      ;
; async_usb:usb1|SLEN                                                                                                                                                                      ; 33      ;
; Rx_audio~34                                                                                                                                                                              ; 32      ;
; Decoder0~4                                                                                                                                                                               ; 32      ;
; Decoder0~3                                                                                                                                                                               ; 32      ;
; Equal15~2                                                                                                                                                                                ; 32      ;
; Decoder0~2                                                                                                                                                                               ; 32      ;
; Decoder0~1                                                                                                                                                                               ; 32      ;
; tone_freq[11]                                                                                                                                                                            ; 32      ;
; Tx_fifo_ctrl:TXFC|tx_addr[1]                                                                                                                                                             ; 32      ;
; I2S_xmit:J_LRAudio|data~17                                                                                                                                                               ; 32      ;
; common_Merc_freq~0                                                                                                                                                                       ; 32      ;
; IF_count[28]                                                                                                                                                                             ; 32      ;
; I2S_xmit:J_LRAudio|TLV_state.TLV_WH~0                                                                                                                                                    ; 31      ;
; I2S_xmit:J_LRAudio|TLV_state.TLV_WL~0                                                                                                                                                    ; 31      ;
; tone_freq[0]                                                                                                                                                                             ; 30      ;
; IF_Rx_fifo_wreq~0                                                                                                                                                                        ; 30      ;
; sp_fifo_wreq                                                                                                                                                                             ; 28      ;
; NWire_xmit:M_LRAudio|dly_cnt[25]                                                                                                                                                         ; 28      ;
; tone_freq~1                                                                                                                                                                              ; 27      ;
; led_blinker:BLINK_D4|led_timer~83                                                                                                                                                        ; 26      ;
; led_blinker:BLINK_D1|led_timer~82                                                                                                                                                        ; 26      ;
; NWire_rcv:MDC[0].M_I|rcv_flag                                                                                                                                                            ; 26      ;
; iambic_clk                                                                                                                                                                               ; 26      ;
; NWire_rcv:MDC[3].M_Q|rcv_flag                                                                                                                                                            ; 25      ;
; NWire_rcv:MDC[0].M_Q|rcv_flag                                                                                                                                                            ; 25      ;
; NWire_rcv:MDC[1].M_Q|rcv_flag                                                                                                                                                            ; 25      ;
; NWire_rcv:MDC[2].M_Q|rcv_flag                                                                                                                                                            ; 25      ;
; NWire_rcv:MDC[3].M_I|rcv_flag                                                                                                                                                            ; 25      ;
; NWire_rcv:MDC[2].M_I|rcv_flag                                                                                                                                                            ; 25      ;
; NWire_rcv:MDC[1].M_I|rcv_flag                                                                                                                                                            ; 25      ;
; I2S_rcv:J_IQ|always0~1                                                                                                                                                                   ; 25      ;
; I2S_rcv:J_IQ|Equal2~2                                                                                                                                                                    ; 25      ;
; comb~0                                                                                                                                                                                   ; 25      ;
; NWire_rcv:MDC[3].M_Q|rdata~1                                                                                                                                                             ; 24      ;
; NWire_rcv:MDC[0].M_Q|rdata~1                                                                                                                                                             ; 24      ;
; NWire_rcv:MDC[1].M_Q|rdata~1                                                                                                                                                             ; 24      ;
; NWire_rcv:MDC[2].M_Q|rdata~1                                                                                                                                                             ; 24      ;
; NWire_rcv:MDC[3].M_I|rdata~1                                                                                                                                                             ; 24      ;
; NWire_rcv:MDC[0].M_I|rdata~1                                                                                                                                                             ; 24      ;
; NWire_rcv:MDC[2].M_I|rdata~1                                                                                                                                                             ; 24      ;
; NWire_rcv:MDC[1].M_I|rdata~1                                                                                                                                                             ; 24      ;
; I2S_rcv:J_IQ|always0~2                                                                                                                                                                   ; 24      ;
; NWire_xmit:CCxmit|dly_cnt~2                                                                                                                                                              ; 24      ;
; LRcnt~60                                                                                                                                                                                 ; 24      ;
; profile:profile_CW|hang_PTT                                                                                                                                                              ; 24      ;
; NWire_rcv:SPD|TB_state~2                                                                                                                                                                 ; 24      ;
; async_usb:usb1|ep_sel                                                                                                                                                                    ; 24      ;
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out                                                                                                                                           ; 23      ;
; tone_freq[1]                                                                                                                                                                             ; 22      ;
; debounce:de_dot|pb_history[2]                                                                                                                                                            ; 22      ;
; debounce:de_dash|pb_history[2]                                                                                                                                                           ; 22      ;
; debounce:de_PTT|pb_history[2]                                                                                                                                                            ; 22      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|op_2~24                     ; 22      ;
; NWire_xmit:CCxmit|NW_state~3                                                                                                                                                             ; 22      ;
; debounce:de_dot|pb_history[3]                                                                                                                                                            ; 21      ;
; debounce:de_dash|pb_history[3]                                                                                                                                                           ; 21      ;
; debounce:de_PTT|pb_history[3]                                                                                                                                                            ; 21      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_22_result_int[7]~12                                           ; 21      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_21_result_int[7]~12                                           ; 21      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_20_result_int[7]~12                                           ; 21      ;
; profile:profile_CW|hang_state                                                                                                                                                            ; 21      ;
; async_usb:usb1|FX_state~3                                                                                                                                                                ; 21      ;
; async_usb:usb1|FX_state.FX_IDLE~1                                                                                                                                                        ; 20      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|op_1~22                     ; 20      ;
; async_usb:usb1|Tx_fifo_rreq                                                                                                                                                              ; 20      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_19_result_int[7]~12                                           ; 20      ;
; async_usb:usb1|FX_state~2                                                                                                                                                                ; 20      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[45]                     ; 19      ;
; iambic:iambic_inst|key_state~12                                                                                                                                                          ; 19      ;
; profile:profile_CW|prof_state~11                                                                                                                                                         ; 19      ;
; Tx_fifo_ctrl:TXFC|Selector44~0                                                                                                                                                           ; 19      ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]                                                                                                                                  ; 19      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|op_4~26                     ; 19      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|op_3~26                     ; 19      ;
; NWire_rcv:SPD|TB_state~3                                                                                                                                                                 ; 19      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_18_result_int[7]~12                                           ; 19      ;
; NWire_xmit:M_LRAudio|NW_state~3                                                                                                                                                          ; 19      ;
; SPI_SI                                                                                                                                                                                   ; 18      ;
; debounce:de_dot|clean_pb~1                                                                                                                                                               ; 18      ;
; debounce:de_dash|clean_pb~1                                                                                                                                                              ; 18      ;
; debounce:de_PTT|clean_pb~1                                                                                                                                                               ; 18      ;
; NWire_rcv:P_MIC|rcv_flag                                                                                                                                                                 ; 18      ;
; NWire_rcv:SPD|rcv_flag                                                                                                                                                                   ; 18      ;
; iambic:iambic_inst|Selector29~1                                                                                                                                                          ; 18      ;
; iambic:iambic_inst|WideOr6~0                                                                                                                                                             ; 18      ;
; profile:profile_CW|timer~0                                                                                                                                                               ; 18      ;
; profile:profile_CW|hang_timer~10                                                                                                                                                         ; 18      ;
; profile:profile_CW|PTT~0                                                                                                                                                                 ; 18      ;
; RF_delay~1                                                                                                                                                                               ; 18      ;
; Tx_fifo_ctrl:TXFC|AD_state~2                                                                                                                                                             ; 18      ;
; FIFO:TXF|inptr[11]                                                                                                                                                                       ; 18      ;
; FIFO:TXF|inptr[10]                                                                                                                                                                       ; 18      ;
; FIFO:TXF|inptr[9]                                                                                                                                                                        ; 18      ;
; FIFO:TXF|inptr[8]                                                                                                                                                                        ; 18      ;
; FIFO:TXF|inptr[7]                                                                                                                                                                        ; 18      ;
; FIFO:TXF|inptr[6]                                                                                                                                                                        ; 18      ;
; FIFO:TXF|inptr[5]                                                                                                                                                                        ; 18      ;
; FIFO:TXF|inptr[4]                                                                                                                                                                        ; 18      ;
; FIFO:TXF|inptr[3]                                                                                                                                                                        ; 18      ;
; FIFO:TXF|inptr[2]                                                                                                                                                                        ; 18      ;
; FIFO:TXF|inptr[1]                                                                                                                                                                        ; 18      ;
; FIFO:TXF|inptr[0]                                                                                                                                                                        ; 18      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_23_result_int[7]~12                                           ; 18      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_17_result_int[7]~12                                           ; 18      ;
; NWire_xmit:CCxmit|NW_state~2                                                                                                                                                             ; 18      ;
; FIFO:TXF|Add1~59                                                                                                                                                                         ; 17      ;
; FIFO:TXF|Add1~58                                                                                                                                                                         ; 17      ;
; FIFO:TXF|Add1~57                                                                                                                                                                         ; 17      ;
; FIFO:TXF|Add1~56                                                                                                                                                                         ; 17      ;
; FIFO:TXF|Add1~55                                                                                                                                                                         ; 17      ;
; FIFO:TXF|Add1~54                                                                                                                                                                         ; 17      ;
; FIFO:TXF|Add1~53                                                                                                                                                                         ; 17      ;
; FIFO:TXF|Add1~52                                                                                                                                                                         ; 17      ;
; FIFO:TXF|Add1~51                                                                                                                                                                         ; 17      ;
; FIFO:TXF|Add1~50                                                                                                                                                                         ; 17      ;
; FIFO:TXF|Add1~49                                                                                                                                                                         ; 17      ;
; FIFO:TXF|Add1~48                                                                                                                                                                         ; 17      ;
; tone_freq[9]                                                                                                                                                                             ; 17      ;
; I2S_rcv:J_MIC|Equal2~2                                                                                                                                                                   ; 17      ;
; IF_PWM_state.PWM_Q_AUDIO~0                                                                                                                                                               ; 17      ;
; IF_PWM_state.PWM_LEFT~0                                                                                                                                                                  ; 17      ;
; IF_PWM_state.PWM_I_AUDIO~0                                                                                                                                                               ; 17      ;
; Selector4~0                                                                                                                                                                              ; 17      ;
; async_usb:usb1|FX_state.FX_F4~0                                                                                                                                                          ; 17      ;
; Tx_fifo_ctrl:TXFC|AD_state~5                                                                                                                                                             ; 17      ;
; Tx_fifo_ctrl:TXFC|AD_state~4                                                                                                                                                             ; 17      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~18 ; 17      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_16_result_int[7]~12                                           ; 17      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_15_result_int[7]~12                                           ; 17      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_14_result_int[7]~12                                           ; 17      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_13_result_int[7]~12                                           ; 17      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_12_result_int[7]~12                                           ; 17      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_11_result_int[7]~12                                           ; 17      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_10_result_int[7]~12                                           ; 17      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_9_result_int[7]~12                                            ; 17      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_8_result_int[7]~12                                            ; 17      ;
; NWire_xmit:M_LRAudio|NW_state~4                                                                                                                                                          ; 17      ;
; penny                                                                                                                                                                                    ; 16      ;
; tone_freq[6]                                                                                                                                                                             ; 16      ;
; NWire_rcv:P_MIC|rdata~1                                                                                                                                                                  ; 16      ;
; NWire_rcv:SPD|rdata~1                                                                                                                                                                    ; 16      ;
; I2S_rcv:J_MIC|always0~1                                                                                                                                                                  ; 16      ;
; IF_mic                                                                                                                                                                                   ; 16      ;
; FIFO:RXF|mem~7                                                                                                                                                                           ; 16      ;
; IF_PWM_state.PWM_RIGHT~0                                                                                                                                                                 ; 16      ;
; FIFO:TXF|mem~7                                                                                                                                                                           ; 16      ;
; FIFO:SPF|mem~6                                                                                                                                                                           ; 16      ;
; clk_lrclk_gen:lrgen|BCLK_cnt~22                                                                                                                                                          ; 16      ;
; iambic:iambic_inst|key_state~13                                                                                                                                                          ; 16      ;
; Tx_fifo_ctrl:TXFC|AD_state~3                                                                                                                                                             ; 16      ;
; always8~4                                                                                                                                                                                ; 16      ;
; NWire_rcv:MDC[3].M_Q|TB_state~2                                                                                                                                                          ; 16      ;
; NWire_rcv:MDC[0].M_Q|TB_state~2                                                                                                                                                          ; 16      ;
; NWire_rcv:MDC[1].M_Q|TB_state~2                                                                                                                                                          ; 16      ;
; NWire_rcv:MDC[2].M_Q|TB_state~2                                                                                                                                                          ; 16      ;
; NWire_rcv:MDC[3].M_I|TB_state~2                                                                                                                                                          ; 16      ;
; NWire_rcv:MDC[2].M_I|TB_state~2                                                                                                                                                          ; 16      ;
; NWire_rcv:MDC[1].M_I|TB_state~2                                                                                                                                                          ; 16      ;
; I2C_monitor:I2C_inst|counter[0]                                                                                                                                                          ; 16      ;
; NWire_rcv:MDC[0].M_I|TB_state~2                                                                                                                                                          ; 16      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_7_result_int[7]~12                                            ; 16      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_6_result_int[7]~12                                            ; 16      ;
; async_usb:usb1|FX_state~4                                                                                                                                                                ; 16      ;
; IF_Alex[0][0]~3                                                                                                                                                                          ; 15      ;
; sidetone2:sidetone_inst|sidetone_clock                                                                                                                                                   ; 15      ;
; Tx_fifo_ctrl:TXFC|Selector34~0                                                                                                                                                           ; 15      ;
; iambic:iambic_inst|key_state~14                                                                                                                                                          ; 15      ;
; led_blinker:BLINK_D1|LED_state~2                                                                                                                                                         ; 15      ;
; NWire_rcv:P_MIC|TB_state~2                                                                                                                                                               ; 15      ;
; async_usb:usb1|FX_state~5                                                                                                                                                                ; 15      ;
; NWire_xmit:M_LRAudio|NW_state~2                                                                                                                                                          ; 15      ;
; keyer_speed[0]~_Duplicate_3                                                                                                                                                              ; 14      ;
; tone_freq[2]                                                                                                                                                                             ; 14      ;
; tone_freq[7]                                                                                                                                                                             ; 14      ;
; tone_freq[3]                                                                                                                                                                             ; 14      ;
; NWire_rcv:MDC[3].M_Q|tb_cnt~16                                                                                                                                                           ; 14      ;
; NWire_rcv:MDC[0].M_Q|tb_cnt~16                                                                                                                                                           ; 14      ;
; NWire_rcv:MDC[1].M_Q|tb_cnt~16                                                                                                                                                           ; 14      ;
; NWire_rcv:MDC[2].M_Q|tb_cnt~16                                                                                                                                                           ; 14      ;
; NWire_rcv:MDC[3].M_I|tb_cnt~16                                                                                                                                                           ; 14      ;
; NWire_rcv:MDC[2].M_I|tb_cnt~16                                                                                                                                                           ; 14      ;
; NWire_rcv:MDC[1].M_I|tb_cnt~16                                                                                                                                                           ; 14      ;
; I2C_monitor:I2C_inst|address_targeted[2]                                                                                                                                                 ; 14      ;
; NWire_rcv:P_MIC|tb_cnt~18                                                                                                                                                                ; 14      ;
; NWire_rcv:MDC[0].M_I|tb_cnt~18                                                                                                                                                           ; 14      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_CTL1_2~0                                                                                                                                              ; 14      ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|LessThan1~1                                                                                                                               ; 14      ;
; sp_rcv_ctrl:SPC|sp_state                                                                                                                                                                 ; 14      ;
; NWire_xmit:CCxmit|NW_state~4                                                                                                                                                             ; 14      ;
; profile:profile_sidetone|prof_state~8                                                                                                                                                    ; 13      ;
; tone_freq[8]                                                                                                                                                                             ; 13      ;
; tone_freq[10]                                                                                                                                                                            ; 13      ;
; tone_freq[5]                                                                                                                                                                             ; 13      ;
; NWire_rcv:MDC[3].M_Q|TB_state.TB_CALC~0                                                                                                                                                  ; 13      ;
; NWire_rcv:MDC[0].M_Q|TB_state.TB_CALC~0                                                                                                                                                  ; 13      ;
; NWire_rcv:MDC[1].M_Q|TB_state.TB_CALC~0                                                                                                                                                  ; 13      ;
; NWire_rcv:MDC[2].M_Q|TB_state.TB_CALC~0                                                                                                                                                  ; 13      ;
; NWire_rcv:MDC[3].M_I|TB_state.TB_CALC~0                                                                                                                                                  ; 13      ;
; NWire_rcv:MDC[2].M_I|TB_state.TB_CALC~0                                                                                                                                                  ; 13      ;
; NWire_rcv:MDC[1].M_I|TB_state.TB_CALC~0                                                                                                                                                  ; 13      ;
; I2C_monitor:I2C_inst|address_targeted[0]                                                                                                                                                 ; 13      ;
; I2C_monitor:I2C_inst|state[0]                                                                                                                                                            ; 13      ;
; I2C_monitor:I2C_inst|state[1]                                                                                                                                                            ; 13      ;
; IF_bleed_cnt~15                                                                                                                                                                          ; 13      ;
; Tx_fifo_ctrl:TXFC|Decoder3~0                                                                                                                                                             ; 13      ;
; NWire_rcv:P_MIC|TB_state.TB_CALC~0                                                                                                                                                       ; 13      ;
; NWire_rcv:MDC[0].M_I|TB_state.TB_CALC~0                                                                                                                                                  ; 13      ;
; Tx_fifo_ctrl:TXFC|always2~2                                                                                                                                                              ; 13      ;
; Tx_fifo_ctrl:TXFC|Tx_fifo_clr                                                                                                                                                            ; 13      ;
; profile:profile_CW|prof_state~7                                                                                                                                                          ; 13      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|op_5~26                     ; 13      ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_4~14                                                               ; 13      ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_3~14                                                               ; 13      ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_2~14                                                               ; 13      ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|add_sub_10_result_int[7]~12                                           ; 13      ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_14~14                                                              ; 13      ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|add_sub_8_result_int[7]~12                                            ; 13      ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_12~14                                                              ; 13      ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_11~14                                                              ; 13      ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|add_sub_5_result_int[6]~10                                            ; 13      ;
; iambic:iambic_inst|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_24_result_int[7]~12                                           ; 13      ;
; tone_freq[4]                                                                                                                                                                             ; 12      ;
; I2S_rcv:J_MIC|bc1                                                                                                                                                                        ; 12      ;
; I2S_rcv:J_IQ|bc1                                                                                                                                                                         ; 12      ;
; NWire_rcv:SPD|tb_cnt~16                                                                                                                                                                  ; 12      ;
; IF_PWM_state~2                                                                                                                                                                           ; 12      ;
; FIFO:TXF|Add2~19                                                                                                                                                                         ; 12      ;
; async_usb:usb1|Rx_fifo_wreq                                                                                                                                                              ; 12      ;
; IF_Rx_ctrl_0[2]                                                                                                                                                                          ; 12      ;
; led_blinker:BLINK_D1|LED_state~3                                                                                                                                                         ; 12      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~16  ; 12      ;
; NWire_rcv:MDC[3].M_Q|TB_state~4                                                                                                                                                          ; 12      ;
; NWire_rcv:MDC[0].M_Q|TB_state~4                                                                                                                                                          ; 12      ;
; NWire_rcv:MDC[1].M_Q|TB_state~4                                                                                                                                                          ; 12      ;
; NWire_rcv:MDC[2].M_Q|TB_state~4                                                                                                                                                          ; 12      ;
; NWire_rcv:MDC[3].M_I|TB_state~4                                                                                                                                                          ; 12      ;
; NWire_rcv:MDC[2].M_I|TB_state~4                                                                                                                                                          ; 12      ;
; NWire_rcv:MDC[1].M_I|TB_state~4                                                                                                                                                          ; 12      ;
; I2C_monitor:I2C_inst|counter[1]                                                                                                                                                          ; 12      ;
; NWire_rcv:MDC[0].M_I|TB_state~4                                                                                                                                                          ; 12      ;
; NWire_rcv:SPD|TB_state~4                                                                                                                                                                 ; 12      ;
; I2S_xmit:J_IQPWM|TLV_state~2                                                                                                                                                             ; 12      ;
; IF_PWM_state~3                                                                                                                                                                           ; 12      ;
; IF_PWM_state~4                                                                                                                                                                           ; 12      ;
; profile:profile_sidetone|Add3~0                                                                                                                                                          ; 11      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[102]~13             ; 11      ;
; I2S_rcv:J_MIC|b_clk                                                                                                                                                                      ; 11      ;
; FIFO:RXF|inptr~13                                                                                                                                                                        ; 11      ;
; I2S_rcv:J_IQ|b_clk                                                                                                                                                                       ; 11      ;
; FIFO:TXF|always0~0                                                                                                                                                                       ; 11      ;
; IF_Alex[1][9]                                                                                                                                                                            ; 11      ;
; iambic:iambic_inst|key_state~15                                                                                                                                                          ; 11      ;
; profile:profile_CW|Selector33~2                                                                                                                                                          ; 11      ;
; profile:profile_CW|prof_state.0010~0                                                                                                                                                     ; 11      ;
; IF_Rx_ctrl_0[1]                                                                                                                                                                          ; 11      ;
; led_blinker:BLINK_D4|LED_state~2                                                                                                                                                         ; 11      ;
; NWire_rcv:P_MIC|TB_state~4                                                                                                                                                               ; 11      ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_5~14                                                               ; 11      ;
; IF_Alex[1][12]~_Duplicate_14                                                                                                                                                             ; 10      ;
; IF_Alex[1][12]~_Duplicate_7                                                                                                                                                              ; 10      ;
; SPI_CS                                                                                                                                                                                   ; 10      ;
; sidetone2:sidetone_inst|Equal0~9                                                                                                                                                         ; 10      ;
; profile:profile_sidetone|Selector28~0                                                                                                                                                    ; 10      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[119]~16             ; 10      ;
; Alex_manual~0                                                                                                                                                                            ; 10      ;
; I2C_monitor:I2C_inst|rcv_reg1[0]                                                                                                                                                         ; 10      ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_SYNC1~0                                                                                                                                               ; 10      ;
; keyer_speed[1]                                                                                                                                                                           ; 10      ;
; keyer_speed[0]                                                                                                                                                                           ; 10      ;
; async_usb:usb1|FX_state~16                                                                                                                                                               ; 10      ;
; CW_char~2                                                                                                                                                                                ; 10      ;
; profile:profile_CW|prof_state~8                                                                                                                                                          ; 10      ;
; IF_SYNC_state.SYNC_START~0                                                                                                                                                               ; 10      ;
; IF_Rx_ctrl_0[3]                                                                                                                                                                          ; 10      ;
; led_blinker:BLINK_D4|LED_state~3                                                                                                                                                         ; 10      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~14  ; 10      ;
; NWire_rcv:MDC[3].M_Q|tb_width[0]                                                                                                                                                         ; 10      ;
; NWire_rcv:MDC[0].M_Q|tb_width[0]                                                                                                                                                         ; 10      ;
; NWire_rcv:MDC[1].M_Q|tb_width[0]                                                                                                                                                         ; 10      ;
; NWire_rcv:MDC[2].M_Q|tb_width[0]                                                                                                                                                         ; 10      ;
; NWire_rcv:MDC[3].M_I|tb_width[0]                                                                                                                                                         ; 10      ;
; NWire_rcv:MDC[2].M_I|tb_width[0]                                                                                                                                                         ; 10      ;
; NWire_rcv:MDC[1].M_I|tb_width[0]                                                                                                                                                         ; 10      ;
; I2C_monitor:I2C_inst|counter[2]                                                                                                                                                          ; 10      ;
; FIFO:RXF|inptr[10]                                                                                                                                                                       ; 10      ;
; FIFO:RXF|inptr[9]                                                                                                                                                                        ; 10      ;
; FIFO:RXF|inptr[8]                                                                                                                                                                        ; 10      ;
; FIFO:RXF|inptr[7]                                                                                                                                                                        ; 10      ;
; FIFO:RXF|inptr[6]                                                                                                                                                                        ; 10      ;
; FIFO:RXF|inptr[5]                                                                                                                                                                        ; 10      ;
; FIFO:RXF|inptr[4]                                                                                                                                                                        ; 10      ;
; FIFO:RXF|inptr[3]                                                                                                                                                                        ; 10      ;
; FIFO:RXF|inptr[2]                                                                                                                                                                        ; 10      ;
; FIFO:RXF|inptr[1]                                                                                                                                                                        ; 10      ;
; FIFO:RXF|inptr[0]                                                                                                                                                                        ; 10      ;
; NWire_rcv:P_MIC|tb_width[0]                                                                                                                                                              ; 10      ;
; NWire_rcv:MDC[0].M_I|tb_width[0]                                                                                                                                                         ; 10      ;
; NWire_rcv:SPD|tb_width[0]                                                                                                                                                                ; 10      ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[136]~17             ; 9       ;
; I2C_monitor:I2C_inst|rcv_reg1[5]                                                                                                                                                         ; 9       ;
; I2C_monitor:I2C_inst|rcv_reg1[2]                                                                                                                                                         ; 9       ;
; I2C_monitor:I2C_inst|rcv_reg1[3]                                                                                                                                                         ; 9       ;
; I2C_monitor:I2C_inst|rcv_reg1[4]                                                                                                                                                         ; 9       ;
; I2C_monitor:I2C_inst|rcv_reg1[6]                                                                                                                                                         ; 9       ;
; I2C_monitor:I2C_inst|rcv_reg1[1]                                                                                                                                                         ; 9       ;
; FIFO:RXF|Add1~32                                                                                                                                                                         ; 9       ;
; FIFO:RXF|Add1~29                                                                                                                                                                         ; 9       ;
; FIFO:RXF|Add1~26                                                                                                                                                                         ; 9       ;
; FIFO:RXF|Add1~23                                                                                                                                                                         ; 9       ;
; FIFO:RXF|Add1~20                                                                                                                                                                         ; 9       ;
; FIFO:RXF|Add1~17                                                                                                                                                                         ; 9       ;
; FIFO:RXF|Add1~14                                                                                                                                                                         ; 9       ;
; FIFO:RXF|Add1~11                                                                                                                                                                         ; 9       ;
; FIFO:RXF|Add1~8                                                                                                                                                                          ; 9       ;
; FIFO:RXF|Add1~5                                                                                                                                                                          ; 9       ;
; FIFO:RXF|Add1~2                                                                                                                                                                          ; 9       ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_SYNC2~0                                                                                                                                               ; 9       ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|Equal0~3                                                                                                                                  ; 9       ;
; profile:profile_CW|profile_count[0]                                                                                                                                                      ; 9       ;
; Selector2~0                                                                                                                                                                              ; 9       ;
; IF_Rx_ctrl_0[4]                                                                                                                                                                          ; 9       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~10  ; 9       ;
; IF_SYNC_state~3                                                                                                                                                                          ; 9       ;
; IF_SYNC_state~2                                                                                                                                                                          ; 9       ;
; I2C_monitor:I2C_inst|Merc1_version[0]~2                                                                                                                                                  ; 8       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[51]~11              ; 8       ;
; profile:profile_sidetone|profile_count[0]                                                                                                                                                ; 8       ;
; I2C_monitor:I2C_inst|enable_count[5]                                                                                                                                                     ; 8       ;
; I2C_monitor:I2C_inst|FWD[0]~2                                                                                                                                                            ; 8       ;
; I2C_monitor:I2C_inst|REV[0]~2                                                                                                                                                            ; 8       ;
; I2C_monitor:I2C_inst|ALC[0]~1                                                                                                                                                            ; 8       ;
; I2C_monitor:I2C_inst|Penny_FW[0]~6                                                                                                                                                       ; 8       ;
; I2C_monitor:I2C_inst|FWD[0]~0                                                                                                                                                            ; 8       ;
; Tx_fifo_ctrl:TXFC|LessThan0~2                                                                                                                                                            ; 8       ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_ERR~0                                                                                                                                                      ; 8       ;
; IF_SYNC_frame_cnt~14                                                                                                                                                                     ; 8       ;
; IF_Rx_ctrl_3[4]                                                                                                                                                                          ; 8       ;
; tone_freq~4                                                                                                                                                                              ; 8       ;
; IF_Alex~0                                                                                                                                                                                ; 8       ;
; profile:profile_CW|Selector25~0                                                                                                                                                          ; 8       ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_CTL3_4~0                                                                                                                                              ; 8       ;
; gpio_control:gpio_controlSDR|gpio_oport:port2reg|always0~0                                                                                                                               ; 8       ;
; gpio_control:gpio_controlSDR|gpio_oport:port1reg|always0~1                                                                                                                               ; 8       ;
; led_blinker:BLINK_D1|bit_sel[0]                                                                                                                                                          ; 8       ;
; led_blinker:BLINK_D1|LED_state~4                                                                                                                                                         ; 8       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|op_11~14                    ; 8       ;
; NWire_rcv:MDC[3].M_Q|TB_state~3                                                                                                                                                          ; 8       ;
; NWire_rcv:MDC[3].M_Q|DBrise                                                                                                                                                              ; 8       ;
; NWire_rcv:MDC[0].M_Q|TB_state~3                                                                                                                                                          ; 8       ;
; NWire_rcv:MDC[0].M_Q|DBrise                                                                                                                                                              ; 8       ;
; NWire_rcv:MDC[1].M_Q|TB_state~3                                                                                                                                                          ; 8       ;
; NWire_rcv:MDC[1].M_Q|DBrise                                                                                                                                                              ; 8       ;
; NWire_rcv:MDC[2].M_Q|TB_state~3                                                                                                                                                          ; 8       ;
; NWire_rcv:MDC[2].M_Q|DBrise                                                                                                                                                              ; 8       ;
; NWire_rcv:MDC[3].M_I|TB_state~3                                                                                                                                                          ; 8       ;
; NWire_rcv:MDC[3].M_I|DBrise                                                                                                                                                              ; 8       ;
; NWire_rcv:MDC[2].M_I|TB_state~3                                                                                                                                                          ; 8       ;
; NWire_rcv:MDC[2].M_I|DBrise                                                                                                                                                              ; 8       ;
; NWire_rcv:MDC[1].M_I|TB_state~3                                                                                                                                                          ; 8       ;
; NWire_rcv:MDC[1].M_I|DBrise                                                                                                                                                              ; 8       ;
; NWire_rcv:P_MIC|DBrise                                                                                                                                                                   ; 8       ;
; NWire_rcv:P_MIC|TB_state~3                                                                                                                                                               ; 8       ;
; NWire_rcv:MDC[0].M_I|DBrise                                                                                                                                                              ; 8       ;
; NWire_rcv:MDC[0].M_I|TB_state~3                                                                                                                                                          ; 8       ;
; NWire_rcv:SPD|DBrise                                                                                                                                                                     ; 8       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|add_sub_4_result_int[5]~8                                             ; 8       ;
; clk_lrclk_gen:lrgen|Brise                                                                                                                                                                ; 8       ;
; clk_lrclk_gen:lrgen|Bfall                                                                                                                                                                ; 8       ;
; async_usb:usb1|FX_state~6                                                                                                                                                                ; 8       ;
; clk_lrclk_gen:clrgen|LRCLK                                                                                                                                                               ; 8       ;
; keyer_speed[4]~_Duplicate_2                                                                                                                                                              ; 7       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[85]~15              ; 7       ;
; profile:profile_sidetone|profile_count[8]                                                                                                                                                ; 7       ;
; profile:profile_sidetone|profile_count[7]                                                                                                                                                ; 7       ;
; profile:profile_sidetone|profile_count[6]                                                                                                                                                ; 7       ;
; profile:profile_sidetone|profile_count[5]                                                                                                                                                ; 7       ;
; profile:profile_sidetone|profile_count[4]                                                                                                                                                ; 7       ;
; profile:profile_sidetone|profile_count[3]                                                                                                                                                ; 7       ;
; profile:profile_sidetone|profile_count[2]                                                                                                                                                ; 7       ;
; profile:profile_sidetone|profile_count[1]                                                                                                                                                ; 7       ;
; sidetone2:sidetone_inst|sine_address[9]                                                                                                                                                  ; 7       ;
; sidetone2:sidetone_inst|sine_address[8]                                                                                                                                                  ; 7       ;
; sidetone2:sidetone_inst|sine_address[7]                                                                                                                                                  ; 7       ;
; sidetone2:sidetone_inst|sine_address[6]                                                                                                                                                  ; 7       ;
; sidetone2:sidetone_inst|sine_address[0]                                                                                                                                                  ; 7       ;
; I2C_monitor:I2C_inst|Merc4_version[0]~0                                                                                                                                                  ; 7       ;
; I2C_monitor:I2C_inst|Merc2_version[0]~0                                                                                                                                                  ; 7       ;
; I2C_monitor:I2C_inst|Merc3_version[0]~0                                                                                                                                                  ; 7       ;
; I2C_monitor:I2C_inst|rcv_reg0[0]                                                                                                                                                         ; 7       ;
; I2C_monitor:I2C_inst|counter[3]~6                                                                                                                                                        ; 7       ;
; IF_Rx_ctrl_4[6]                                                                                                                                                                          ; 7       ;
; IF_Rx_ctrl_4[2]                                                                                                                                                                          ; 7       ;
; IF_Rx_ctrl_4[1]                                                                                                                                                                          ; 7       ;
; IF_Rx_ctrl_4[0]                                                                                                                                                                          ; 7       ;
; Tx_fifo_ctrl:TXFC|Selector35~5                                                                                                                                                           ; 7       ;
; I2S_rcv:J_IQ|xlrclk                                                                                                                                                                      ; 7       ;
; IF_Rx_ctrl_2[6]                                                                                                                                                                          ; 7       ;
; IF_Rx_ctrl_3[6]                                                                                                                                                                          ; 7       ;
; IF_Alex~1                                                                                                                                                                                ; 7       ;
; IF_Rx_ctrl_3[5]                                                                                                                                                                          ; 7       ;
; IF_Rx_ctrl_3[2]                                                                                                                                                                          ; 7       ;
; tone_freq~2                                                                                                                                                                              ; 7       ;
; IF_Rx_ctrl_3[3]                                                                                                                                                                          ; 7       ;
; keyer_speed~0                                                                                                                                                                            ; 7       ;
; IF_Rx_ctrl_3[1]                                                                                                                                                                          ; 7       ;
; IF_Rx_ctrl_3[0]                                                                                                                                                                          ; 7       ;
; IF_Rx_ctrl_4[4]                                                                                                                                                                          ; 7       ;
; IF_Rx_ctrl_4[5]                                                                                                                                                                          ; 7       ;
; IF_Rx_ctrl_4[3]                                                                                                                                                                          ; 7       ;
; NWire_xmit:CCxmit|always0~1                                                                                                                                                              ; 7       ;
; iambic:iambic_inst|Equal1~11                                                                                                                                                             ; 7       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|selnose[34]~4                                                         ; 7       ;
; iambic:iambic_inst|key_state.SENDDASH~0                                                                                                                                                  ; 7       ;
; profile:profile_CW|profile_count[8]                                                                                                                                                      ; 7       ;
; profile:profile_CW|profile_count[7]                                                                                                                                                      ; 7       ;
; profile:profile_CW|profile_count[6]                                                                                                                                                      ; 7       ;
; profile:profile_CW|profile_count[5]                                                                                                                                                      ; 7       ;
; profile:profile_CW|profile_count[4]                                                                                                                                                      ; 7       ;
; profile:profile_CW|profile_count[1]                                                                                                                                                      ; 7       ;
; profile:profile_CW|profile_count[3]                                                                                                                                                      ; 7       ;
; profile:profile_CW|profile_count[2]                                                                                                                                                      ; 7       ;
; IF_merc[1]                                                                                                                                                                               ; 7       ;
; IF_merc[2]                                                                                                                                                                               ; 7       ;
; NWire_xmit:CCxmit|Equal4~0                                                                                                                                                               ; 7       ;
; NWire_xmit:CCxmit|Equal0~2                                                                                                                                                               ; 7       ;
; led_blinker:BLINK_D1|bit_sel[1]                                                                                                                                                          ; 7       ;
; PTT_out~0                                                                                                                                                                                ; 7       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~8   ; 7       ;
; I2S_xmit:J_IQPWM|TLV_state~3                                                                                                                                                             ; 7       ;
; FIFO:RXF|usedw[10]                                                                                                                                                                       ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[6]                                                                                                                                                          ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[5]                                                                                                                                                          ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[4]                                                                                                                                                          ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[7]                                                                                                                                                          ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[3]                                                                                                                                                          ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[2]                                                                                                                                                          ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[1]                                                                                                                                                          ; 7       ;
; async_usb:usb1|Rx_fifo_wdata[0]                                                                                                                                                          ; 7       ;
; NWire_xmit:M_LRAudio|bcnt[5]                                                                                                                                                             ; 7       ;
; clk_lrclk_gen:clrgen|Bfall                                                                                                                                                               ; 7       ;
; led_blinker:BLINK_D4|led_timer[22]                                                                                                                                                       ; 7       ;
; led_blinker:BLINK_D4|led_timer[21]                                                                                                                                                       ; 7       ;
; led_blinker:BLINK_D4|led_timer[20]                                                                                                                                                       ; 7       ;
; led_blinker:BLINK_D4|led_timer[17]                                                                                                                                                       ; 7       ;
; led_blinker:BLINK_D4|led_timer[16]                                                                                                                                                       ; 7       ;
; led_blinker:BLINK_D4|led_timer[15]                                                                                                                                                       ; 7       ;
; led_blinker:BLINK_D4|led_timer[14]                                                                                                                                                       ; 7       ;
; led_blinker:BLINK_D1|led_timer[22]                                                                                                                                                       ; 7       ;
; keyer_speed[0]~_Duplicate_12                                                                                                                                                             ; 6       ;
; keyer_speed[0]~_Duplicate_8                                                                                                                                                              ; 6       ;
; keyer_speed[4]~_Duplicate_6                                                                                                                                                              ; 6       ;
; IF_Alex[1][10]~_Duplicate_10                                                                                                                                                             ; 6       ;
; keyer_speed[1]~_Duplicate_4                                                                                                                                                              ; 6       ;
; IF_frequency[0][31]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][30]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][29]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][28]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][27]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][26]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][25]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][24]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][23]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][22]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][21]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][20]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][19]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][18]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][17]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][16]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][15]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][14]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][13]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][12]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][11]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][10]                                                                                                                                                                      ; 6       ;
; IF_frequency[0][9]                                                                                                                                                                       ; 6       ;
; IF_frequency[0][8]                                                                                                                                                                       ; 6       ;
; IF_frequency[0][7]                                                                                                                                                                       ; 6       ;
; IF_frequency[0][6]                                                                                                                                                                       ; 6       ;
; IF_frequency[0][5]                                                                                                                                                                       ; 6       ;
; IF_frequency[0][4]                                                                                                                                                                       ; 6       ;
; IF_frequency[0][3]                                                                                                                                                                       ; 6       ;
; IF_frequency[0][2]                                                                                                                                                                       ; 6       ;
; IF_frequency[0][1]                                                                                                                                                                       ; 6       ;
; IF_frequency[0][0]                                                                                                                                                                       ; 6       ;
; sidetone2:sidetone_inst|sine_address[5]                                                                                                                                                  ; 6       ;
; sidetone2:sidetone_inst|sine_address[4]                                                                                                                                                  ; 6       ;
; sidetone2:sidetone_inst|sine_address[3]                                                                                                                                                  ; 6       ;
; sidetone2:sidetone_inst|sine_address[2]                                                                                                                                                  ; 6       ;
; sidetone2:sidetone_inst|sine_address[1]                                                                                                                                                  ; 6       ;
; I2C_monitor:I2C_inst|rcv_reg1[4]~0                                                                                                                                                       ; 6       ;
; I2S_rcv:J_MIC|lr1                                                                                                                                                                        ; 6       ;
; I2C_monitor:I2C_inst|rcv_reg1[7]                                                                                                                                                         ; 6       ;
; I2C_monitor:I2C_inst|Decoder3~1                                                                                                                                                          ; 6       ;
; I2C_monitor:I2C_inst|state[0]~0                                                                                                                                                          ; 6       ;
; I2C_monitor:I2C_inst|address_targeted[1]                                                                                                                                                 ; 6       ;
; I2S_rcv:J_MIC|xlrclk                                                                                                                                                                     ; 6       ;
; I2S_rcv:J_IQ|lr1                                                                                                                                                                         ; 6       ;
; Tx_fifo_ctrl:TXFC|Decoder3~1                                                                                                                                                             ; 6       ;
; Tx_fifo_ctrl:TXFC|tx_addr[4]                                                                                                                                                             ; 6       ;
; Tx_fifo_ctrl:TXFC|tx_addr[3]                                                                                                                                                             ; 6       ;
; IF_Rx_ctrl_2[7]                                                                                                                                                                          ; 6       ;
; IF_Rx_ctrl_2[5]                                                                                                                                                                          ; 6       ;
; IF_Rx_ctrl_2[4]                                                                                                                                                                          ; 6       ;
; IF_Rx_ctrl_2[3]                                                                                                                                                                          ; 6       ;
; IF_Rx_ctrl_2[2]                                                                                                                                                                          ; 6       ;
; Merc_atten_on_Tx~2                                                                                                                                                                       ; 6       ;
; IF_Rx_ctrl_3[7]                                                                                                                                                                          ; 6       ;
; tone_freq~3                                                                                                                                                                              ; 6       ;
; IF_Rx_ctrl_1[7]                                                                                                                                                                          ; 6       ;
; IF_Rx_ctrl_1[5]                                                                                                                                                                          ; 6       ;
; IF_Rx_ctrl_1[4]                                                                                                                                                                          ; 6       ;
; IF_Rx_ctrl_1[3]                                                                                                                                                                          ; 6       ;
; IF_Rx_ctrl_1[2]                                                                                                                                                                          ; 6       ;
; IF_Rx_ctrl_2[1]                                                                                                                                                                          ; 6       ;
; IF_Rx_ctrl_2[0]                                                                                                                                                                          ; 6       ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_SEND_MJ_RDY~0                                                                                                                                              ; 6       ;
; IF_Rx_ctrl_4[7]                                                                                                                                                                          ; 6       ;
; IF_Alex[1][10]                                                                                                                                                                           ; 6       ;
; iambic:iambic_inst|key_state.SENDDOT~0                                                                                                                                                   ; 6       ;
; iambic:iambic_inst|delay[0]                                                                                                                                                              ; 6       ;
; iambic:iambic_inst|delay[3]                                                                                                                                                              ; 6       ;
; iambic:iambic_inst|delay[2]                                                                                                                                                              ; 6       ;
; profile:profile_CW|Equal1~2                                                                                                                                                              ; 6       ;
; led_blinker:BLINK_D4|bit_sel[0]                                                                                                                                                          ; 6       ;
; led_blinker:BLINK_D4|LED_state~4                                                                                                                                                         ; 6       ;
; profile:profile_CW|prof_state~9                                                                                                                                                          ; 6       ;
; IF_Rx_ctrl_1[6]                                                                                                                                                                          ; 6       ;
; NWire_xmit:M_LRAudio|Equal4~2                                                                                                                                                            ; 6       ;
; IF_Rx_ctrl_1[1]                                                                                                                                                                          ; 6       ;
; hang~0                                                                                                                                                                                   ; 6       ;
; IF_Rx_ctrl_1[0]                                                                                                                                                                          ; 6       ;
; NWire_rcv:MDC[3].M_Q|tb_width[11]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[3].M_Q|tb_width[9]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_Q|tb_width[10]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[3].M_Q|tb_width[7]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_Q|tb_width[8]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_Q|tb_width[5]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_Q|tb_width[6]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_Q|tb_width[3]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_Q|tb_width[4]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_Q|tb_width[1]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_Q|tb_width[2]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_Q|tb_width[11]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[0].M_Q|tb_width[9]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_Q|tb_width[10]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[0].M_Q|tb_width[7]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_Q|tb_width[8]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_Q|tb_width[5]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_Q|tb_width[6]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_Q|tb_width[3]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_Q|tb_width[4]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_Q|tb_width[1]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_Q|tb_width[2]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_Q|tb_width[11]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[1].M_Q|tb_width[9]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_Q|tb_width[10]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[1].M_Q|tb_width[7]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_Q|tb_width[8]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_Q|tb_width[5]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_Q|tb_width[6]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_Q|tb_width[3]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_Q|tb_width[4]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_Q|tb_width[1]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_Q|tb_width[2]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_Q|tb_width[11]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[2].M_Q|tb_width[9]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_Q|tb_width[10]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[2].M_Q|tb_width[7]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_Q|tb_width[8]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_Q|tb_width[5]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_Q|tb_width[6]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_Q|tb_width[3]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_Q|tb_width[4]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_Q|tb_width[1]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_Q|tb_width[2]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_I|tb_width[11]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[3].M_I|tb_width[9]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_I|tb_width[10]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[3].M_I|tb_width[7]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_I|tb_width[8]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_I|tb_width[5]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_I|tb_width[6]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_I|tb_width[3]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_I|tb_width[4]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_I|tb_width[1]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[3].M_I|tb_width[2]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_I|tb_width[11]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[2].M_I|tb_width[9]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_I|tb_width[10]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[2].M_I|tb_width[7]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_I|tb_width[8]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_I|tb_width[5]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_I|tb_width[6]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_I|tb_width[3]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_I|tb_width[4]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_I|tb_width[1]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[2].M_I|tb_width[2]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_I|tb_width[11]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[1].M_I|tb_width[9]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_I|tb_width[10]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[1].M_I|tb_width[7]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_I|tb_width[8]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_I|tb_width[5]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_I|tb_width[6]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_I|tb_width[3]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_I|tb_width[4]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_I|tb_width[1]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[1].M_I|tb_width[2]                                                                                                                                                         ; 6       ;
; I2C_monitor:I2C_inst|Add1~4                                                                                                                                                              ; 6       ;
; FIFO:SPF|inptr[9]                                                                                                                                                                        ; 6       ;
; FIFO:SPF|inptr[8]                                                                                                                                                                        ; 6       ;
; FIFO:SPF|inptr[7]                                                                                                                                                                        ; 6       ;
; FIFO:SPF|inptr[6]                                                                                                                                                                        ; 6       ;
; FIFO:SPF|inptr[5]                                                                                                                                                                        ; 6       ;
; FIFO:SPF|inptr[4]                                                                                                                                                                        ; 6       ;
; FIFO:SPF|inptr[3]                                                                                                                                                                        ; 6       ;
; FIFO:SPF|inptr[2]                                                                                                                                                                        ; 6       ;
; FIFO:SPF|inptr[1]                                                                                                                                                                        ; 6       ;
; FIFO:SPF|inptr[0]                                                                                                                                                                        ; 6       ;
; NWire_rcv:P_MIC|tb_width[11]                                                                                                                                                             ; 6       ;
; NWire_rcv:P_MIC|tb_width[10]                                                                                                                                                             ; 6       ;
; NWire_rcv:P_MIC|tb_width[9]                                                                                                                                                              ; 6       ;
; NWire_rcv:P_MIC|tb_width[8]                                                                                                                                                              ; 6       ;
; NWire_rcv:P_MIC|tb_width[7]                                                                                                                                                              ; 6       ;
; NWire_rcv:P_MIC|tb_width[6]                                                                                                                                                              ; 6       ;
; NWire_rcv:P_MIC|tb_width[5]                                                                                                                                                              ; 6       ;
; NWire_rcv:P_MIC|tb_width[4]                                                                                                                                                              ; 6       ;
; NWire_rcv:P_MIC|tb_width[3]                                                                                                                                                              ; 6       ;
; NWire_rcv:P_MIC|tb_width[2]                                                                                                                                                              ; 6       ;
; NWire_rcv:P_MIC|tb_width[1]                                                                                                                                                              ; 6       ;
; NWire_rcv:MDC[0].M_I|tb_width[11]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[0].M_I|tb_width[10]                                                                                                                                                        ; 6       ;
; NWire_rcv:MDC[0].M_I|tb_width[9]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_I|tb_width[8]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_I|tb_width[7]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_I|tb_width[6]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_I|tb_width[5]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_I|tb_width[4]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_I|tb_width[3]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_I|tb_width[2]                                                                                                                                                         ; 6       ;
; NWire_rcv:MDC[0].M_I|tb_width[1]                                                                                                                                                         ; 6       ;
; NWire_rcv:SPD|tb_width[9]                                                                                                                                                                ; 6       ;
; NWire_rcv:SPD|tb_width[8]                                                                                                                                                                ; 6       ;
; NWire_rcv:SPD|tb_width[7]                                                                                                                                                                ; 6       ;
; NWire_rcv:SPD|tb_width[6]                                                                                                                                                                ; 6       ;
; NWire_rcv:SPD|tb_width[5]                                                                                                                                                                ; 6       ;
; NWire_rcv:SPD|tb_width[4]                                                                                                                                                                ; 6       ;
; NWire_rcv:SPD|tb_width[3]                                                                                                                                                                ; 6       ;
; NWire_rcv:SPD|tb_width[2]                                                                                                                                                                ; 6       ;
; NWire_rcv:SPD|tb_width[1]                                                                                                                                                                ; 6       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|op_8~8                                                                ; 6       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT9                                                                                                              ; 6       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT5                                                                                                              ; 6       ;
; FIFO:RXF|usedw[9]                                                                                                                                                                        ; 6       ;
; FIFO:RXF|usedw[4]                                                                                                                                                                        ; 6       ;
; FIFO:RXF|usedw[3]                                                                                                                                                                        ; 6       ;
; IF_SYNC_state~4                                                                                                                                                                          ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[15]                                                                                                                                                         ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[14]                                                                                                                                                         ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[13]                                                                                                                                                         ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[12]                                                                                                                                                         ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[11]                                                                                                                                                         ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[10]                                                                                                                                                         ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[9]                                                                                                                                                          ; 6       ;
; async_usb:usb1|Rx_fifo_wdata[8]                                                                                                                                                          ; 6       ;
; NWire_xmit:M_LRAudio|bcnt[3]                                                                                                                                                             ; 6       ;
; NWire_xmit:M_LRAudio|bcnt[1]                                                                                                                                                             ; 6       ;
; led_blinker:BLINK_D4|led_timer[13]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D4|led_timer[12]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D4|led_timer[24]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D4|led_timer[23]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D1|led_timer[21]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D1|led_timer[19]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D1|led_timer[18]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D1|led_timer[17]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D1|led_timer[16]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D1|led_timer[13]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D1|led_timer[12]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D1|led_timer[14]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D1|led_timer[24]                                                                                                                                                       ; 6       ;
; led_blinker:BLINK_D1|led_timer[23]                                                                                                                                                       ; 6       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[68]~14_Duplicate_21 ; 5       ;
; IF_Alex[1][9]~_Duplicate_8                                                                                                                                                               ; 5       ;
; led_blinker:BLINK_D4|led_cnt~18                                                                                                                                                          ; 5       ;
; led_blinker:BLINK_D1|led_cnt~18                                                                                                                                                          ; 5       ;
; profile:profile_sidetone|Equal1~2                                                                                                                                                        ; 5       ;
; profile:profile_sidetone|profile_count[9]                                                                                                                                                ; 5       ;
; sidetone2:sidetone_inst|sine_address~11                                                                                                                                                  ; 5       ;
; NWire_rcv:MDC[3].M_Q|DBrise_cnt~17                                                                                                                                                       ; 5       ;
; NWire_rcv:MDC[3].M_Q|TB_state.TB_IDLE~1                                                                                                                                                  ; 5       ;
; NWire_rcv:MDC[0].M_Q|DBrise_cnt~17                                                                                                                                                       ; 5       ;
; NWire_rcv:MDC[0].M_Q|TB_state.TB_IDLE~1                                                                                                                                                  ; 5       ;
; NWire_rcv:MDC[1].M_Q|DBrise_cnt~17                                                                                                                                                       ; 5       ;
; NWire_rcv:MDC[1].M_Q|TB_state.TB_IDLE~1                                                                                                                                                  ; 5       ;
; NWire_rcv:MDC[2].M_Q|DBrise_cnt~17                                                                                                                                                       ; 5       ;
; NWire_rcv:MDC[2].M_Q|TB_state.TB_IDLE~1                                                                                                                                                  ; 5       ;
; NWire_rcv:MDC[3].M_I|DBrise_cnt~17                                                                                                                                                       ; 5       ;
; NWire_rcv:MDC[3].M_I|TB_state.TB_IDLE~1                                                                                                                                                  ; 5       ;
; NWire_rcv:MDC[2].M_I|DBrise_cnt~17                                                                                                                                                       ; 5       ;
; NWire_rcv:MDC[2].M_I|TB_state.TB_IDLE~1                                                                                                                                                  ; 5       ;
; NWire_rcv:MDC[1].M_I|DBrise_cnt~17                                                                                                                                                       ; 5       ;
; NWire_rcv:MDC[1].M_I|TB_state.TB_IDLE~1                                                                                                                                                  ; 5       ;
; I2C_monitor:I2C_inst|counter[0]~20                                                                                                                                                       ; 5       ;
; I2C_monitor:I2C_inst|counter[3]~17                                                                                                                                                       ; 5       ;
; I2S_rcv:J_MIC|Equal0~1                                                                                                                                                                   ; 5       ;
; I2C_monitor:I2C_inst|Penny_FW[0]~4                                                                                                                                                       ; 5       ;
; I2C_monitor:I2C_inst|address_targeted[3]                                                                                                                                                 ; 5       ;
; I2C_monitor:I2C_inst|start                                                                                                                                                               ; 5       ;
; I2C_monitor:I2C_inst|Decoder3~0                                                                                                                                                          ; 5       ;
; Tx_fifo_ctrl:TXFC|tx_addr~6                                                                                                                                                              ; 5       ;
; Tx_fifo_ctrl:TXFC|AD_timer~3                                                                                                                                                             ; 5       ;
; NWire_rcv:P_MIC|DBrise_cnt~17                                                                                                                                                            ; 5       ;
; NWire_rcv:P_MIC|TB_state.TB_IDLE~1                                                                                                                                                       ; 5       ;
; I2S_rcv:J_IQ|Equal0~1                                                                                                                                                                    ; 5       ;
; NWire_rcv:MDC[0].M_I|DBrise_cnt~17                                                                                                                                                       ; 5       ;
; NWire_rcv:MDC[0].M_I|TB_state.TB_IDLE~1                                                                                                                                                  ; 5       ;
; NWire_rcv:SPD|DBrise_cnt~17                                                                                                                                                              ; 5       ;
; NWire_rcv:SPD|TB_state.TB_IDLE~0                                                                                                                                                         ; 5       ;
; Tx_fifo_ctrl:TXFC|Selector37~0                                                                                                                                                           ; 5       ;
; FIFO:SPF|Add1~29                                                                                                                                                                         ; 5       ;
; FIFO:SPF|Add1~26                                                                                                                                                                         ; 5       ;
; FIFO:SPF|Add1~23                                                                                                                                                                         ; 5       ;
; FIFO:SPF|Add1~20                                                                                                                                                                         ; 5       ;
; FIFO:SPF|Add1~17                                                                                                                                                                         ; 5       ;
; FIFO:SPF|Add1~14                                                                                                                                                                         ; 5       ;
; FIFO:SPF|Add1~11                                                                                                                                                                         ; 5       ;
; FIFO:SPF|Add1~8                                                                                                                                                                          ; 5       ;
; FIFO:SPF|Add1~5                                                                                                                                                                          ; 5       ;
; FIFO:SPF|Add1~2                                                                                                                                                                          ; 5       ;
; key_reverse~0                                                                                                                                                                            ; 5       ;
; hang~6                                                                                                                                                                                   ; 5       ;
; hang~5                                                                                                                                                                                   ; 5       ;
; hang~4                                                                                                                                                                                   ; 5       ;
; hang~3                                                                                                                                                                                   ; 5       ;
; IF_conf[0]                                                                                                                                                                               ; 5       ;
; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3]                                                                                                                             ; 5       ;
; Merc_atten_on_Tx                                                                                                                                                                         ; 5       ;
; iambic:iambic_inst|Equal0~0                                                                                                                                                              ; 5       ;
; iambic:iambic_inst|delay[17]                                                                                                                                                             ; 5       ;
; iambic:iambic_inst|delay[10]                                                                                                                                                             ; 5       ;
; iambic:iambic_inst|delay[16]                                                                                                                                                             ; 5       ;
; iambic:iambic_inst|delay[11]                                                                                                                                                             ; 5       ;
; iambic:iambic_inst|delay[8]                                                                                                                                                              ; 5       ;
; iambic:iambic_inst|delay[9]                                                                                                                                                              ; 5       ;
; iambic:iambic_inst|delay[6]                                                                                                                                                              ; 5       ;
; iambic:iambic_inst|delay[7]                                                                                                                                                              ; 5       ;
; iambic:iambic_inst|delay[15]                                                                                                                                                             ; 5       ;
; iambic:iambic_inst|delay[14]                                                                                                                                                             ; 5       ;
; iambic:iambic_inst|delay[12]                                                                                                                                                             ; 5       ;
; iambic:iambic_inst|delay[13]                                                                                                                                                             ; 5       ;
; iambic:iambic_inst|delay[4]                                                                                                                                                              ; 5       ;
; iambic:iambic_inst|delay[5]                                                                                                                                                              ; 5       ;
; iambic:iambic_inst|delay[1]                                                                                                                                                              ; 5       ;
; profile:profile_CW|profile_count[9]                                                                                                                                                      ; 5       ;
; Tx_fifo_ctrl:TXFC|Equal3~10                                                                                                                                                              ; 5       ;
; IF_last_chan[0]~0                                                                                                                                                                        ; 5       ;
; IF_merc[0]                                                                                                                                                                               ; 5       ;
; Tx_fifo_ctrl:TXFC|AD_state.AD_PAD_CHK~0                                                                                                                                                  ; 5       ;
; NWire_xmit:M_LRAudio|always2~1                                                                                                                                                           ; 5       ;
; clk_lrclk_gen:clrgen|BCLK_cnt[0]                                                                                                                                                         ; 5       ;
; led_blinker:BLINK_D4|LED_state.LED_ERR~0                                                                                                                                                 ; 5       ;
; profile:profile_CW|prof_state.0000~0                                                                                                                                                     ; 5       ;
; led_blinker:BLINK_D1|LED_state.LED_ERR~0                                                                                                                                                 ; 5       ;
; NWire_xmit:M_LRAudio|bcnt~1                                                                                                                                                              ; 5       ;
; hang~1                                                                                                                                                                                   ; 5       ;
; IF_DFS1                                                                                                                                                                                  ; 5       ;
; IF_DFS0                                                                                                                                                                                  ; 5       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_3_result_int[4]~6   ; 5       ;
; NWire_rcv:SPD|tb_cnt[11]                                                                                                                                                                 ; 5       ;
; NWire_rcv:SPD|tb_cnt[10]                                                                                                                                                                 ; 5       ;
; NWire_rcv:SPD|tb_cnt[9]                                                                                                                                                                  ; 5       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT19                                                                                                             ; 5       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT16                                                                                                             ; 5       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT15                                                                                                             ; 5       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT14                                                                                                             ; 5       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT13                                                                                                             ; 5       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT11                                                                                                             ; 5       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT7                                                                                                              ; 5       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT6                                                                                                              ; 5       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT4                                                                                                              ; 5       ;
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2~DATAOUT3                                                                                                              ; 5       ;
; FIFO:RXF|usedw[2]                                                                                                                                                                        ; 5       ;
; FIFO:RXF|usedw[8]                                                                                                                                                                        ; 5       ;
; FIFO:RXF|usedw[7]                                                                                                                                                                        ; 5       ;
; FIFO:RXF|usedw[6]                                                                                                                                                                        ; 5       ;
; FIFO:RXF|usedw[5]                                                                                                                                                                        ; 5       ;
; NWire_xmit:CCxmit|bcnt[7]                                                                                                                                                                ; 5       ;
; led_blinker:BLINK_D4|led_cnt[1]                                                                                                                                                          ; 5       ;
; NWire_xmit:M_LRAudio|bcnt[7]                                                                                                                                                             ; 5       ;
; NWire_xmit:M_LRAudio|bcnt[2]                                                                                                                                                             ; 5       ;
; NWire_xmit:M_LRAudio|bcnt[0]                                                                                                                                                             ; 5       ;
; NWire_xmit:M_LRAudio|bcnt[6]                                                                                                                                                             ; 5       ;
; led_blinker:BLINK_D4|led_timer[19]                                                                                                                                                       ; 5       ;
; led_blinker:BLINK_D4|led_timer[18]                                                                                                                                                       ; 5       ;
; led_blinker:BLINK_D4|led_timer[11]                                                                                                                                                       ; 5       ;
; led_blinker:BLINK_D4|led_timer[25]                                                                                                                                                       ; 5       ;
; led_blinker:BLINK_D1|led_timer[20]                                                                                                                                                       ; 5       ;
; led_blinker:BLINK_D1|led_timer[11]                                                                                                                                                       ; 5       ;
; led_blinker:BLINK_D1|led_timer[15]                                                                                                                                                       ; 5       ;
; led_blinker:BLINK_D1|led_timer[25]                                                                                                                                                       ; 5       ;
; sidetone2:sidetone_inst|divide2:divide2_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_aks:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[45]~_Duplicate_1        ; 4       ;
; keyer_speed[1]~_Duplicate_14                                                                                                                                                             ; 4       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|selnose[51]                                                           ; 4       ;
; iambic:iambic_inst|lpm_divide:Div0|lpm_divide_iem:auto_generated|sign_div_unsign_slh:divider|alt_u_div_q2f:divider|selnose[34]                                                           ; 4       ;
; FIFO:RXF|q[8]                                                                                                                                                                            ; 4       ;
; FIFO:RXF|q[9]                                                                                                                                                                            ; 4       ;
; FIFO:RXF|q[7]                                                                                                                                                                            ; 4       ;
; FIFO:RXF|q[10]                                                                                                                                                                           ; 4       ;
; FIFO:RXF|q[6]                                                                                                                                                                            ; 4       ;
; FIFO:RXF|q[11]                                                                                                                                                                           ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][5]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][5]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][6]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][6]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][5]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][6]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][0]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][0]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][1]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][1]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][2]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][2]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][3]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][3]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[1][4]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[0][4]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][0]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][1]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][2]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][3]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[3].M_Q|DB_LEN[2][4]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][5]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][5]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][6]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][6]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][5]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][6]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][0]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][0]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][1]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][1]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][2]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][2]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][3]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][3]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[1][4]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[0][4]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][0]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][1]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][2]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][3]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[0].M_Q|DB_LEN[2][4]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][5]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][5]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][6]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][6]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][5]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][6]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][0]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][0]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][1]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][1]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][2]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][2]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][3]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][3]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[1][4]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[0][4]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][0]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][1]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][2]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][3]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[1].M_Q|DB_LEN[2][4]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[1][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[0][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[2][13]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[1][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[0][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[1][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[0][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[2][11]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[2][12]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[1][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[0][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[1][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[0][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[2][9]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[2][10]                                                                                                                                                       ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[1][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[0][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[1][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[0][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[2][7]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[2][8]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[1][5]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[0][5]                                                                                                                                                        ; 4       ;
; NWire_rcv:MDC[2].M_Q|DB_LEN[1][6]                                                                                                                                                        ; 4       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF             ; Location                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 8    ; None            ; M4K_X11_Y9, M4K_X11_Y7, M4K_X27_Y8, M4K_X27_Y9, M4K_X11_Y8, M4K_X11_Y6, M4K_X27_Y6, M4K_X27_Y7                                                                                                                 ; Old data             ; Don't care      ; Don't care      ;
; FIFO:SPF|altsyncram:mem_rtl_0|altsyncram_s0h1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 4    ; None            ; M4K_X11_Y3, M4K_X11_Y1, M4K_X11_Y4, M4K_X11_Y5                                                                                                                                                                 ; Old data             ; Don't care      ; Don't care      ;
; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; None            ; M4K_X27_Y14, M4K_X11_Y18, M4K_X11_Y10, M4K_X11_Y17, M4K_X27_Y10, M4K_X11_Y13, M4K_X11_Y12, M4K_X27_Y18, M4K_X11_Y14, M4K_X27_Y17, M4K_X27_Y16, M4K_X11_Y15, M4K_X27_Y11, M4K_X11_Y11, M4K_X27_Y15, M4K_X11_Y16 ; Old data             ; Don't care      ; Don't care      ;
; profile:profile_CW|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 500          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8000  ; 500                         ; 16                          ; --                          ; --                          ; 8000                ; 2    ; profile_500.mif ; M4K_X27_Y2, M4K_X11_Y2                                                                                                                                                                                         ; Don't care           ; Don't care      ; Don't care      ;
; profile:profile_sidetone|profile_ROM:profile_ROM_inst|altsyncram:altsyncram_component|altsyncram_rf91:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 500          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8000  ; 500                         ; 16                          ; --                          ; --                          ; 8000                ; 2    ; profile_500.mif ; M4K_X27_Y12, M4K_X27_Y13                                                                                                                                                                                       ; Don't care           ; Don't care      ; Don't care      ;
; sidetone2:sidetone_inst|sine_table:sine_table_inst|altsyncram:altsyncram_component|altsyncram_tfb1:auto_generated|ALTSYNCRAM    ; AUTO ; ROM              ; Single Clock ; 1000         ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 16000 ; 1000                        ; 16                          ; --                          ; --                          ; 16000               ; 4    ; sine_table.mif  ; M4K_X27_Y4, M4K_X27_Y5, M4K_X27_Y1, M4K_X27_Y3                                                                                                                                                                 ; Don't care           ; Don't care      ; Don't care      ;
+---------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 36                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 18                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 18                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 36                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                             ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_out2                                               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y9_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    iambic:iambic_inst|lpm_mult:Mult0|mult_87t:auto_generated|mac_mult1                                           ;                            ; DSPMULT_X20_Y9_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y1_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    sidetone2:sidetone_inst|Multiply2:Multiply16x16|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y1_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    sidetone2:sidetone_inst|Multiply2:Multiply16x8|lpm_mult:lpm_mult_component|mult_54n:auto_generated|mac_mult1  ;                            ; DSPMULT_X20_Y4_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; multiply:multiply_inst|lpm_mult:lpm_mult_component|mult_8bn:auto_generated|mac_out2                              ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y2_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    multiply:multiply_inst|lpm_mult:lpm_mult_component|mult_8bn:auto_generated|mac_mult1                          ;                            ; DSPMULT_X20_Y2_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 12,102 / 26,052 ( 46 % ) ;
; C16 interconnects           ; 91 / 1,156 ( 8 % )       ;
; C4 interconnects            ; 5,930 / 17,952 ( 33 % )  ;
; Direct links                ; 2,363 / 26,052 ( 9 % )   ;
; Global clocks               ; 8 / 8 ( 100 % )          ;
; Local interconnects         ; 3,219 / 8,256 ( 39 % )   ;
; R24 interconnects           ; 154 / 1,020 ( 15 % )     ;
; R4 interconnects            ; 6,981 / 22,440 ( 31 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.49) ; Number of LABs  (Total = 507) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 1                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 3                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 3                             ;
; 11                                          ; 0                             ;
; 12                                          ; 5                             ;
; 13                                          ; 9                             ;
; 14                                          ; 20                            ;
; 15                                          ; 33                            ;
; 16                                          ; 426                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.93) ; Number of LABs  (Total = 507) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 1                             ;
; 1 Clock                            ; 372                           ;
; 1 Clock enable                     ; 226                           ;
; 1 Sync. clear                      ; 115                           ;
; 1 Sync. load                       ; 69                            ;
; 2 Clock enables                    ; 89                            ;
; 2 Clocks                           ; 105                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.07) ; Number of LABs  (Total = 507) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 3                             ;
; 3                                            ; 8                             ;
; 4                                            ; 2                             ;
; 5                                            ; 21                            ;
; 6                                            ; 5                             ;
; 7                                            ; 17                            ;
; 8                                            ; 4                             ;
; 9                                            ; 6                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 5                             ;
; 13                                           ; 5                             ;
; 14                                           ; 5                             ;
; 15                                           ; 18                            ;
; 16                                           ; 24                            ;
; 17                                           ; 14                            ;
; 18                                           ; 18                            ;
; 19                                           ; 21                            ;
; 20                                           ; 25                            ;
; 21                                           ; 22                            ;
; 22                                           ; 22                            ;
; 23                                           ; 38                            ;
; 24                                           ; 27                            ;
; 25                                           ; 19                            ;
; 26                                           ; 28                            ;
; 27                                           ; 14                            ;
; 28                                           ; 15                            ;
; 29                                           ; 28                            ;
; 30                                           ; 27                            ;
; 31                                           ; 25                            ;
; 32                                           ; 33                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.74) ; Number of LABs  (Total = 507) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 11                            ;
; 2                                                ; 27                            ;
; 3                                                ; 22                            ;
; 4                                                ; 28                            ;
; 5                                                ; 25                            ;
; 6                                                ; 16                            ;
; 7                                                ; 18                            ;
; 8                                                ; 30                            ;
; 9                                                ; 36                            ;
; 10                                               ; 34                            ;
; 11                                               ; 28                            ;
; 12                                               ; 34                            ;
; 13                                               ; 31                            ;
; 14                                               ; 39                            ;
; 15                                               ; 20                            ;
; 16                                               ; 48                            ;
; 17                                               ; 12                            ;
; 18                                               ; 8                             ;
; 19                                               ; 11                            ;
; 20                                               ; 7                             ;
; 21                                               ; 5                             ;
; 22                                               ; 3                             ;
; 23                                               ; 6                             ;
; 24                                               ; 3                             ;
; 25                                               ; 1                             ;
; 26                                               ; 1                             ;
; 27                                               ; 1                             ;
; 28                                               ; 1                             ;
; 29                                               ; 0                             ;
; 30                                               ; 0                             ;
; 31                                               ; 0                             ;
; 32                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.56) ; Number of LABs  (Total = 507) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 4                             ;
; 4                                            ; 4                             ;
; 5                                            ; 14                            ;
; 6                                            ; 16                            ;
; 7                                            ; 3                             ;
; 8                                            ; 6                             ;
; 9                                            ; 6                             ;
; 10                                           ; 10                            ;
; 11                                           ; 13                            ;
; 12                                           ; 13                            ;
; 13                                           ; 13                            ;
; 14                                           ; 18                            ;
; 15                                           ; 10                            ;
; 16                                           ; 20                            ;
; 17                                           ; 24                            ;
; 18                                           ; 23                            ;
; 19                                           ; 20                            ;
; 20                                           ; 16                            ;
; 21                                           ; 24                            ;
; 22                                           ; 18                            ;
; 23                                           ; 14                            ;
; 24                                           ; 16                            ;
; 25                                           ; 12                            ;
; 26                                           ; 11                            ;
; 27                                           ; 10                            ;
; 28                                           ; 13                            ;
; 29                                           ; 14                            ;
; 30                                           ; 11                            ;
; 31                                           ; 22                            ;
; 32                                           ; 27                            ;
; 33                                           ; 25                            ;
; 34                                           ; 13                            ;
; 35                                           ; 9                             ;
; 36                                           ; 11                            ;
; 37                                           ; 16                            ;
; 38                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; On                  ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                             ;
+------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------------+
; Source Clock(s)                                                                                      ; Destination Clock(s)                           ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------------+
; IF_clk                                                                                               ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 78.8              ;
; I/O                                                                                                  ; IF_clk                                         ; 37.7              ;
; IF_clk,I2C_monitor:I2C_inst|deglitch:deglitch_scl|out,I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 32.1              ;
; C5                                                                                                   ; IF_clk                                         ; 5.0               ;
; IF_clk,I2C_monitor:I2C_inst|deglitch:deglitch_scl|out                                                ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 5.0               ;
; IF_clk,iambic_clk,I/O                                                                                ; iambic_clk                                     ; 2.7               ;
; IF_clk                                                                                               ; sidetone2:sidetone_inst|sidetone_clock         ; 2.6               ;
+------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                       ;
+------------------------------------------------+------------------------------------------------+-------------------+
; Source Register                                ; Destination Register                           ; Delay Added in ns ;
+------------------------------------------------+------------------------------------------------+-------------------+
; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; I2C_monitor:I2C_inst|rcv_reg1[1]               ; 5.649             ;
; GPIO_IN[5]                                     ; debounce:de_dash|count[17]                     ; 5.237             ;
; GPIO_IN[6]                                     ; debounce:de_dot|count[17]                      ; 5.207             ;
; GPIO_IN[7]                                     ; debounce:de_PTT|count[17]                      ; 5.179             ;
; clk_lrclk_gen:clrgen|BCLK                      ; I2S_rcv:J_MIC|shift_cnt[2]                     ; 5.034             ;
; I2C_monitor:I2C_inst|enable                    ; I2C_monitor:I2C_inst|rcv_reg1[2]               ; 4.146             ;
; I2C_monitor:I2C_inst|address_targeted[4]       ; I2C_monitor:I2C_inst|start_clr                 ; 2.598             ;
; I2C_monitor:I2C_inst|address_targeted[6]       ; I2C_monitor:I2C_inst|start_clr                 ; 2.598             ;
; I2C_monitor:I2C_inst|address_targeted[5]       ; I2C_monitor:I2C_inst|start_clr                 ; 2.598             ;
; I2C_monitor:I2C_inst|address_targeted[0]       ; I2C_monitor:I2C_inst|state[1]                  ; 2.364             ;
; I2C_monitor:I2C_inst|address_targeted[1]       ; I2C_monitor:I2C_inst|state[1]                  ; 2.364             ;
; I2C_monitor:I2C_inst|address_targeted[2]       ; I2C_monitor:I2C_inst|state[1]                  ; 2.364             ;
; I2C_monitor:I2C_inst|address_targeted[3]       ; I2C_monitor:I2C_inst|state[1]                  ; 2.364             ;
; I2C_monitor:I2C_inst|rcv_reg1[2]               ; I2C_monitor:I2C_inst|rcv_reg1[2]               ; 1.853             ;
; I2C_monitor:I2C_inst|counter[3]                ; I2C_monitor:I2C_inst|rcv_reg1[2]               ; 1.853             ;
; I2C_monitor:I2C_inst|counter[1]                ; I2C_monitor:I2C_inst|rcv_reg1[2]               ; 1.853             ;
; I2C_monitor:I2C_inst|counter[4]                ; I2C_monitor:I2C_inst|rcv_reg1[2]               ; 1.853             ;
; I2C_monitor:I2C_inst|counter[2]                ; I2C_monitor:I2C_inst|rcv_reg1[2]               ; 1.853             ;
; I2C_monitor:I2C_inst|state[0]                  ; I2C_monitor:I2C_inst|rcv_reg1[2]               ; 1.853             ;
; I2C_monitor:I2C_inst|counter[0]                ; I2C_monitor:I2C_inst|rcv_reg1[2]               ; 1.853             ;
; I2C_monitor:I2C_inst|start                     ; I2C_monitor:I2C_inst|rcv_reg1[2]               ; 1.853             ;
; I2C_monitor:I2C_inst|state[1]                  ; I2C_monitor:I2C_inst|rcv_reg1[2]               ; 1.853             ;
; I2C_monitor:I2C_inst|rcv_reg0[1]               ; I2C_monitor:I2C_inst|rcv_reg0[1]               ; 1.840             ;
; I2C_monitor:I2C_inst|rcv_reg0[0]               ; I2C_monitor:I2C_inst|rcv_reg0[0]               ; 1.787             ;
; I2C_monitor:I2C_inst|rcv_reg1[0]               ; I2C_monitor:I2C_inst|rcv_reg1[0]               ; 1.764             ;
; I2C_monitor:I2C_inst|rcv_reg1[1]               ; I2C_monitor:I2C_inst|rcv_reg1[1]               ; 1.739             ;
; I2C_monitor:I2C_inst|rcv_reg1[4]               ; I2C_monitor:I2C_inst|rcv_reg1[4]               ; 1.670             ;
; I2C_monitor:I2C_inst|rcv_reg1[5]               ; I2C_monitor:I2C_inst|rcv_reg1[5]               ; 1.668             ;
; I2C_monitor:I2C_inst|rcv_reg1[7]               ; I2C_monitor:I2C_inst|rcv_reg1[7]               ; 1.660             ;
; I2C_monitor:I2C_inst|rcv_reg0[2]               ; I2C_monitor:I2C_inst|rcv_reg0[2]               ; 1.591             ;
; I2C_monitor:I2C_inst|rcv_reg0[3]               ; I2C_monitor:I2C_inst|rcv_reg0[3]               ; 1.581             ;
; sidetone2:sidetone_inst|sidetone_clock         ; sidetone2:sidetone_inst|sine_address[6]        ; 1.511             ;
; I2C_monitor:I2C_inst|rcv_reg1[3]               ; I2C_monitor:I2C_inst|rcv_reg1[3]               ; 1.437             ;
; A20                                            ; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; 1.426             ;
; I2C_monitor:I2C_inst|rcv_reg1[6]               ; I2C_monitor:I2C_inst|rcv_reg1[6]               ; 1.360             ;
; internal_CW                                    ; iambic:iambic_inst|dash_memory                 ; 1.310             ;
; IF_I_PWM[1]                                    ; iambic:iambic_inst|dash_memory                 ; 1.310             ;
; IF_I_PWM[2]                                    ; iambic:iambic_inst|dash_memory                 ; 1.290             ;
; C22                                            ; cdc_sync:cdc_c22|q1[0]                         ; 1.252             ;
; keyer_spacing                                  ; iambic:iambic_inst|dot_memory                  ; 1.209             ;
; iambic:iambic_inst|key_state~13                ; iambic:iambic_inst|dot_memory                  ; 1.209             ;
; iambic:iambic_inst|key_state~14                ; iambic:iambic_inst|dot_memory                  ; 1.209             ;
; iambic:iambic_inst|key_state~12                ; iambic:iambic_inst|dot_memory                  ; 1.209             ;
; iambic:iambic_inst|dot_memory                  ; iambic:iambic_inst|dot_memory                  ; 1.209             ;
; iambic:iambic_inst|key_state~15                ; iambic:iambic_inst|dot_memory                  ; 1.209             ;
; keyer_mode[0]                                  ; iambic:iambic_inst|dot_memory                  ; 1.209             ;
; keyer_mode[1]                                  ; iambic:iambic_inst|dot_memory                  ; 1.209             ;
; key_reverse                                    ; iambic:iambic_inst|dot_memory                  ; 1.209             ;
; iambic:iambic_inst|dash_memory                 ; iambic:iambic_inst|dash_memory                 ; 1.205             ;
; A21                                            ; I2C_monitor:I2C_inst|deglitch:deglitch_sda|out ; 1.114             ;
; iambic_clk                                     ; iambic:iambic_inst|dash_memory                 ; 0.996             ;
; FX2_FD[0]                                      ; async_usb:usb1|Rx_fifo_wdata[8]                ; 0.978             ;
; FX2_FD[1]                                      ; async_usb:usb1|Rx_fifo_wdata[9]                ; 0.968             ;
; FX2_FD[7]                                      ; async_usb:usb1|Rx_fifo_wdata[15]               ; 0.929             ;
; FX2_FD[4]                                      ; async_usb:usb1|Rx_fifo_wdata[12]               ; 0.922             ;
; FX2_FD[5]                                      ; async_usb:usb1|Rx_fifo_wdata[13]               ; 0.900             ;
; FX2_FD[6]                                      ; async_usb:usb1|Rx_fifo_wdata[14]               ; 0.872             ;
; FX2_FD[12]                                     ; async_usb:usb1|Rx_fifo_wdata[4]                ; 0.858             ;
; PTT_in                                         ; debounce:de_PTT|count[17]                      ; 0.824             ;
; FX2_FD[10]                                     ; async_usb:usb1|Rx_fifo_wdata[2]                ; 0.800             ;
; FX2_FD[15]                                     ; async_usb:usb1|Rx_fifo_wdata[7]                ; 0.792             ;
; FX2_FD[2]                                      ; async_usb:usb1|Rx_fifo_wdata[10]               ; 0.789             ;
; FX2_FD[3]                                      ; async_usb:usb1|Rx_fifo_wdata[11]               ; 0.783             ;
; FX2_FD[14]                                     ; async_usb:usb1|Rx_fifo_wdata[6]                ; 0.763             ;
; FX2_FD[13]                                     ; async_usb:usb1|Rx_fifo_wdata[5]                ; 0.763             ;
; FX2_FD[8]                                      ; async_usb:usb1|Rx_fifo_wdata[0]                ; 0.761             ;
; FX2_FD[11]                                     ; async_usb:usb1|Rx_fifo_wdata[3]                ; 0.729             ;
; CDOUT                                          ; FIFO:TXF|mem_rtl_0_bypass[34]                  ; 0.723             ;
; FX2_FD[9]                                      ; async_usb:usb1|Rx_fifo_wdata[1]                ; 0.700             ;
; DOUT                                           ; FIFO:TXF|mem_rtl_0_bypass[33]                  ; 0.690             ;
; FLAGB                                          ; sp_rcv_ctrl:SPC|sp_state                       ; 0.668             ;
; I2C_monitor:I2C_inst|deglitch:deglitch_scl|out ; I2C_monitor:I2C_inst|start                     ; 0.471             ;
; RF_delay[0]                                    ; profile:profile_CW|prof_state~7                ; 0.306             ;
; RF_delay[1]                                    ; profile:profile_CW|prof_state~7                ; 0.294             ;
; RF_delay[2]                                    ; profile:profile_CW|prof_state~7                ; 0.294             ;
; RF_delay[3]                                    ; profile:profile_CW|prof_state~7                ; 0.294             ;
; RF_delay[4]                                    ; profile:profile_CW|prof_state~7                ; 0.294             ;
; RF_delay[5]                                    ; profile:profile_CW|prof_state~7                ; 0.294             ;
; RF_delay[6]                                    ; profile:profile_CW|prof_state~7                ; 0.294             ;
; RF_delay[7]                                    ; profile:profile_CW|prof_state~7                ; 0.294             ;
; clk_lrclk_gen:clrgen|Brise                     ; clk_lrclk_gen:clrgen|BCLK                      ; 0.259             ;
; clk_lrclk_gen:clrgen|Bfall                     ; clk_lrclk_gen:clrgen|BCLK                      ; 0.259             ;
+------------------------------------------------+------------------------------------------------+-------------------+
Note: This table only shows the top 82 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C8Q208C8 for design "Ozy_Janus"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "clkmult3:cm3|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for clkmult3:cm3|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for clkmult3:cm3|altpll:altpll_component|_clk1 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208C8 is compatible
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS54n/INIT_DONE~ is reserved at location 107
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node async_usb:usb1|SLWR -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node async_usb:usb1|SLWR -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node async_usb:usb1|SLWR -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node async_usb:usb1|SLWR -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node async_usb:usb1|SLRD -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node async_usb:usb1|SLRD -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node async_usb:usb1|SLRD -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node async_usb:usb1|SLRD -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node async_usb:usb1|SLOE -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node async_usb:usb1|SLOE -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node async_usb:usb1|SLOE -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node async_usb:usb1|SLOE -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node clk_lrclk_gen:lrgen|LRCLK -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node IF_clk to destination node clk_lrclk_gen:lrgen|LRCLK -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node clk_lrclk_gen:lrgen|LRCLK -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node clk_lrclk_gen:lrgen|LRCLK -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node clk_lrclk_gen:clrgen|LRCLK -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node IF_clk to destination node clk_lrclk_gen:clrgen|LRCLK -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node clk_lrclk_gen:clrgen|LRCLK -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node clk_lrclk_gen:clrgen|LRCLK -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node NWire_xmit:M_LRAudio|NW_state~2 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node NWire_xmit:M_LRAudio|NW_state~2 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node IF_clk to destination node NWire_xmit:M_LRAudio|NW_state~2 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node NWire_xmit:M_LRAudio|NW_state~2 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node NWire_xmit:M_LRAudio|NW_state~3 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node NWire_xmit:M_LRAudio|NW_state~3 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node IF_clk to destination node NWire_xmit:M_LRAudio|NW_state~3 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node NWire_xmit:M_LRAudio|NW_state~3 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node NWire_xmit:M_LRAudio|NW_state~4 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node NWire_xmit:M_LRAudio|NW_state~4 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node IF_clk to destination node NWire_xmit:M_LRAudio|NW_state~4 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node NWire_xmit:M_LRAudio|NW_state~4 -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node sp_rcv_ctrl:SPC|trigger -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node sp_rcv_ctrl:SPC|trigger -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node sp_rcv_ctrl:SPC|trigger -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node sp_rcv_ctrl:SPC|trigger -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[23] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[23] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[23] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[23] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[24] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[24] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[24] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[24] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[25] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[25] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[25] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[25] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[14] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[14] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[14] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[14] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[15] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[15] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[15] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[15] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[11] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[11] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[11] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[11] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[10] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[10] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[10] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[10] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[12] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[12] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[12] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[12] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[13] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[13] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[13] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[13] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[9] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[9] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[9] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[9] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[16] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[16] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[16] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[16] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[17] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[17] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[17] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[17] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[18] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[18] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[18] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[18] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[19] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[19] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[19] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[19] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[20] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[20] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[20] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[20] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C48_clk to destination node led_blinker:BLINK_D1|led_timer[21] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node C5 to destination node led_blinker:BLINK_D1|led_timer[21] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node SPI_SCK to destination node led_blinker:BLINK_D1|led_timer[21] -- source does not feed directly to destination
Warning (176047): Ignored Global Signal option from source node clkmult3:cm3|altpll:altpll_component|_clk0 to destination node led_blinker:BLINK_D1|led_timer[21] -- source does not feed directly to destination
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[0] from node FX2_FD[0]~0
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[1] from node FX2_FD[1]~1
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[2] from node FX2_FD[2]~2
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[3] from node FX2_FD[3]~3
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[4] from node FX2_FD[4]~4
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[5] from node FX2_FD[5]~5
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[6] from node FX2_FD[6]~6
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[7] from node FX2_FD[7]~7
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[8] from node FX2_FD[8]~8
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[9] from node FX2_FD[9]~9
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[10] from node FX2_FD[10]~10
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[11] from node FX2_FD[11]~11
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[12] from node FX2_FD[12]~12
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[13] from node FX2_FD[13]~13
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[14] from node FX2_FD[14]~14
Warning (176046): Ignored duplicate Global Signal option for I/O cell FX2_FD[15] from node FX2_FD[15]~15
Warning (176328): Ignored Global Signal option assignment for source signal IF_clk to some wild card destinations -- destination nodes cannot use global signals
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 94 total pins
    Info (169086): Pin MDOUT_I[3] not assigned to an exact location on the device
    Info (169086): Pin MDOUT_Q[3] not assigned to an exact location on the device
Info (332104): Reading SDC File: 'Ozy_Janus.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {cm3|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {cm3|altpll_component|pll|clk[0]} {cm3|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {cm3|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 2 -duty_cycle 50.00 -name {cm3|altpll_component|pll|clk[1]} {cm3|altpll_component|pll|clk[1]}
Warning (332153): Family doesn't support jitter analysis.
Warning (332088): No paths exist between clock target "clk_lrclk_gen:clrgen|BCLK" of clock "clk_lrclk_gen:clrgen|BCLK" and its clock source. Assuming zero source clock latency.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 11 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   81.380           C5
    Info (332111):  833.320 clk_lrclk_gen:clrgen|BCLK
    Info (332111):    6.944 cm3|altpll_component|pll|clk[0]
    Info (332111):   52.082 cm3|altpll_component|pll|clk[1]
    Info (332111):   20.833 I2C_monitor:I2C_inst|deglitch:deglitch_scl|out
    Info (332111):   20.833 I2C_monitor:I2C_inst|deglitch:deglitch_sda|out
    Info (332111): 33332.800   iambic_clk
    Info (332111):   20.833       IF_clk
    Info (332111): 10416.500    pro_clock
    Info (332111):   20.833 sidetone2:sidetone_inst|sidetone_clock
    Info (332111):   81.380      SPI_SCK
Info (176352): Promoted node C5 
    Info (176354): Promoted destinations to use location or clock signal Global Clock
Info (176342): Pin C5 drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info (176352): Promoted node clkmult3:cm3|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176354): Promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clkmult3:cm3|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176352): Promoted node IF_clk (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
    Info (176354): Promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176352): Promoted node SPI_SCK 
    Info (176354): Promoted destinations to use location or clock signal Global Clock
Info (176342): Pin SPI_SCK drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info (176353): Automatically promoted node clk_lrclk_gen:clrgen|BCLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_lrclk_gen:clrgen|BCLK~0
        Info (176357): Destination node I2S_rcv:J_MIC|bc0
        Info (176357): Destination node C8
Info (176353): Automatically promoted node I2C_monitor:I2C_inst|deglitch:deglitch_scl|out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_monitor:I2C_inst|start~0
        Info (176357): Destination node I2C_monitor:I2C_inst|deglitch:deglitch_scl|out~1
Info (176353): Automatically promoted node pro_clock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pro_clock~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 23 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 16 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 3.3V VCCIO, 2 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 19 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 26 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  4 pins available
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 864 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:03
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "A6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "C18" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FX2_PE0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FX2_PE2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FX2_PE3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TMS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 719 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 1595 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 656 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:22
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 26% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (11888): Total time spent on timing analysis during the Fitter is 20.72 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 59 output pins without output pin load capacitance assignment
    Info (306007): Pin "FX2_FD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_FD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SPI_SO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SLWR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SLRD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SLOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PKEND" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_ADR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FIFO_ADR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C8" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C9" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C13" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C14" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C19" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C21" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C24" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AK_reset" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DEBUG_LED0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DEBUG_LED1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DEBUG_LED2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DEBUG_LED3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C48_clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "CC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_OUT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_nIOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FX2_PE1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file E:/HPSDR/trunk/Ozymandias/Source/Ozy_V2.8 Development/Ozy_Janus.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 133 warnings
    Info: Peak virtual memory: 1089 megabytes
    Info: Processing ended: Mon Sep 15 19:09:31 2014
    Info: Elapsed time: 00:01:08
    Info: Total CPU time (on all processors): 00:01:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/HPSDR/trunk/Ozymandias/Source/Ozy_V2.8 Development/Ozy_Janus.fit.smsg.


