TimeQuest Timing Analyzer report for 8XRIPTIDE
Sat Oct 03 15:19:05 2020
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. SDC File List
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width
 11. Setup Times
 12. Hold Times
 13. Clock to Output Times
 14. Minimum Clock to Output Times
 15. Fast Model Setup Summary
 16. Fast Model Hold Summary
 17. Fast Model Recovery Summary
 18. Fast Model Removal Summary
 19. Fast Model Minimum Pulse Width
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Multicorner Timing Analysis Summary
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                    ;
+--------------------+-------------------------------------------------+
; Quartus II Version ; Version 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name      ; 8XRIPTIDE                                       ;
; Device Family      ; Arria GX                                        ;
; Device Name        ; EP1AGX20CF484C6                                 ;
; Timing Models      ; Final                                           ;
; Delay Model        ; Combined                                        ;
; Rise/Fall Delays   ; Unavailable                                     ;
+--------------------+-------------------------------------------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Sat Oct 03 15:19:00 2020 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 8.000  ; 125.0 MHz ; 0.000 ; 4.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 125.28 MHz ; 125.28 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.018 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.480 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg0            ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg0            ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg1            ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg1            ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg2            ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg2            ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg1             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg1             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg2             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg2             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg3             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg3             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg4             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg4             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg5             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg5             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg6             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg6             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg7             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg7             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_we_reg                  ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_we_reg                  ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg0            ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg0            ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg1            ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg1            ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg2            ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg2            ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a1~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a1~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a2~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a2~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a3~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a3~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a4~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a4~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a5~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a5~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a6~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a6~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a7~porta_memory_reg0             ;
; 2.564 ; 4.000        ; 1.436          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a7~porta_memory_reg0             ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 2.671 ; 4.000        ; 1.329          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 2.671 ; 4.000        ; 1.329          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; I[*]        ; clk        ; 3.215 ; 3.215 ; Rise       ; clk             ;
;  I[0]       ; clk        ; 2.632 ; 2.632 ; Rise       ; clk             ;
;  I[1]       ; clk        ; 2.785 ; 2.785 ; Rise       ; clk             ;
;  I[2]       ; clk        ; 3.215 ; 3.215 ; Rise       ; clk             ;
;  I[3]       ; clk        ; 2.544 ; 2.544 ; Rise       ; clk             ;
;  I[4]       ; clk        ; 2.641 ; 2.641 ; Rise       ; clk             ;
;  I[5]       ; clk        ; 2.643 ; 2.643 ; Rise       ; clk             ;
;  I[6]       ; clk        ; 2.448 ; 2.448 ; Rise       ; clk             ;
;  I[7]       ; clk        ; 2.771 ; 2.771 ; Rise       ; clk             ;
;  I[8]       ; clk        ; 2.699 ; 2.699 ; Rise       ; clk             ;
;  I[9]       ; clk        ; 2.759 ; 2.759 ; Rise       ; clk             ;
;  I[10]      ; clk        ; 2.894 ; 2.894 ; Rise       ; clk             ;
;  I[11]      ; clk        ; 2.933 ; 2.933 ; Rise       ; clk             ;
;  I[12]      ; clk        ; 2.903 ; 2.903 ; Rise       ; clk             ;
;  I[13]      ; clk        ; 2.987 ; 2.987 ; Rise       ; clk             ;
;  I[14]      ; clk        ; 2.845 ; 2.845 ; Rise       ; clk             ;
;  I[15]      ; clk        ; 2.410 ; 2.410 ; Rise       ; clk             ;
; n_IV_in[*]  ; clk        ; 2.931 ; 2.931 ; Rise       ; clk             ;
;  n_IV_in[0] ; clk        ; 2.931 ; 2.931 ; Rise       ; clk             ;
;  n_IV_in[1] ; clk        ; 2.644 ; 2.644 ; Rise       ; clk             ;
;  n_IV_in[2] ; clk        ; 2.839 ; 2.839 ; Rise       ; clk             ;
;  n_IV_in[3] ; clk        ; 2.526 ; 2.526 ; Rise       ; clk             ;
;  n_IV_in[4] ; clk        ; 2.550 ; 2.550 ; Rise       ; clk             ;
;  n_IV_in[5] ; clk        ; 2.703 ; 2.703 ; Rise       ; clk             ;
;  n_IV_in[6] ; clk        ; 2.455 ; 2.455 ; Rise       ; clk             ;
;  n_IV_in[7] ; clk        ; 2.901 ; 2.901 ; Rise       ; clk             ;
; n_halt      ; clk        ; 2.651 ; 2.651 ; Rise       ; clk             ;
; n_reset     ; clk        ; 3.118 ; 3.118 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; I[*]        ; clk        ; -2.025 ; -2.025 ; Rise       ; clk             ;
;  I[0]       ; clk        ; -2.262 ; -2.262 ; Rise       ; clk             ;
;  I[1]       ; clk        ; -2.207 ; -2.207 ; Rise       ; clk             ;
;  I[2]       ; clk        ; -2.247 ; -2.247 ; Rise       ; clk             ;
;  I[3]       ; clk        ; -2.025 ; -2.025 ; Rise       ; clk             ;
;  I[4]       ; clk        ; -2.277 ; -2.277 ; Rise       ; clk             ;
;  I[5]       ; clk        ; -2.153 ; -2.153 ; Rise       ; clk             ;
;  I[6]       ; clk        ; -2.089 ; -2.089 ; Rise       ; clk             ;
;  I[7]       ; clk        ; -2.386 ; -2.386 ; Rise       ; clk             ;
;  I[8]       ; clk        ; -2.332 ; -2.332 ; Rise       ; clk             ;
;  I[9]       ; clk        ; -2.283 ; -2.283 ; Rise       ; clk             ;
;  I[10]      ; clk        ; -2.438 ; -2.438 ; Rise       ; clk             ;
;  I[11]      ; clk        ; -2.472 ; -2.472 ; Rise       ; clk             ;
;  I[12]      ; clk        ; -2.338 ; -2.338 ; Rise       ; clk             ;
;  I[13]      ; clk        ; -2.528 ; -2.528 ; Rise       ; clk             ;
;  I[14]      ; clk        ; -2.291 ; -2.291 ; Rise       ; clk             ;
;  I[15]      ; clk        ; -2.045 ; -2.045 ; Rise       ; clk             ;
; n_IV_in[*]  ; clk        ; -2.111 ; -2.111 ; Rise       ; clk             ;
;  n_IV_in[0] ; clk        ; -2.587 ; -2.587 ; Rise       ; clk             ;
;  n_IV_in[1] ; clk        ; -2.300 ; -2.300 ; Rise       ; clk             ;
;  n_IV_in[2] ; clk        ; -2.495 ; -2.495 ; Rise       ; clk             ;
;  n_IV_in[3] ; clk        ; -2.182 ; -2.182 ; Rise       ; clk             ;
;  n_IV_in[4] ; clk        ; -2.206 ; -2.206 ; Rise       ; clk             ;
;  n_IV_in[5] ; clk        ; -2.359 ; -2.359 ; Rise       ; clk             ;
;  n_IV_in[6] ; clk        ; -2.111 ; -2.111 ; Rise       ; clk             ;
;  n_IV_in[7] ; clk        ; -2.557 ; -2.557 ; Rise       ; clk             ;
; n_halt      ; clk        ; -2.307 ; -2.307 ; Rise       ; clk             ;
; n_reset     ; clk        ; -2.288 ; -2.288 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A[*]         ; clk        ; 5.981 ; 5.981 ; Rise       ; clk             ;
;  A[0]        ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  A[1]        ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  A[2]        ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[3]        ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[4]        ; clk        ; 5.981 ; 5.981 ; Rise       ; clk             ;
;  A[5]        ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[6]        ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
;  A[7]        ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
;  A[8]        ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[9]        ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[10]       ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[11]       ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  A[12]       ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  A[13]       ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[14]       ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[15]       ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
; IO_SC        ; clk        ; 5.980 ; 5.980 ; Rise       ; clk             ;
; IO_WC        ; clk        ; 5.980 ; 5.980 ; Rise       ; clk             ;
; IO_n_LB_r    ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
; IO_n_LB_w    ; clk        ; 5.980 ; 5.980 ; Rise       ; clk             ;
; IO_n_RB_r    ; clk        ; 5.981 ; 5.981 ; Rise       ; clk             ;
; IO_n_RB_w    ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
; n_IV_out[*]  ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
;  n_IV_out[0] ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
;  n_IV_out[1] ; clk        ; 5.785 ; 5.785 ; Rise       ; clk             ;
;  n_IV_out[2] ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
;  n_IV_out[3] ; clk        ; 5.780 ; 5.780 ; Rise       ; clk             ;
;  n_IV_out[4] ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  n_IV_out[5] ; clk        ; 5.795 ; 5.795 ; Rise       ; clk             ;
;  n_IV_out[6] ; clk        ; 5.812 ; 5.812 ; Rise       ; clk             ;
;  n_IV_out[7] ; clk        ; 5.795 ; 5.795 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A[*]         ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  A[0]        ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  A[1]        ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  A[2]        ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[3]        ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[4]        ; clk        ; 5.981 ; 5.981 ; Rise       ; clk             ;
;  A[5]        ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[6]        ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
;  A[7]        ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
;  A[8]        ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[9]        ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[10]       ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[11]       ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  A[12]       ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  A[13]       ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[14]       ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[15]       ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
; IO_SC        ; clk        ; 5.980 ; 5.980 ; Rise       ; clk             ;
; IO_WC        ; clk        ; 5.980 ; 5.980 ; Rise       ; clk             ;
; IO_n_LB_r    ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
; IO_n_LB_w    ; clk        ; 5.980 ; 5.980 ; Rise       ; clk             ;
; IO_n_RB_r    ; clk        ; 5.981 ; 5.981 ; Rise       ; clk             ;
; IO_n_RB_w    ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
; n_IV_out[*]  ; clk        ; 5.780 ; 5.780 ; Rise       ; clk             ;
;  n_IV_out[0] ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
;  n_IV_out[1] ; clk        ; 5.785 ; 5.785 ; Rise       ; clk             ;
;  n_IV_out[2] ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
;  n_IV_out[3] ; clk        ; 5.780 ; 5.780 ; Rise       ; clk             ;
;  n_IV_out[4] ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  n_IV_out[5] ; clk        ; 5.795 ; 5.795 ; Rise       ; clk             ;
;  n_IV_out[6] ; clk        ; 5.812 ; 5.812 ; Rise       ; clk             ;
;  n_IV_out[7] ; clk        ; 5.795 ; 5.795 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 3.326 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.202 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg0            ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg0            ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg1            ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg1            ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg2            ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_address_reg2            ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg1             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg1             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg2             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg2             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg3             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg3             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg4             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg4             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg5             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg5             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg6             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg6             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg7             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_datain_reg7             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_we_reg                  ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~porta_we_reg                  ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg0            ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg0            ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg1            ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg1            ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg2            ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a0~portb_address_reg2            ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a1~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a1~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a2~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a2~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a3~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a3~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a4~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a4~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a5~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a5~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a6~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a6~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a7~porta_memory_reg0             ;
; 3.000 ; 4.000        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg_file:reg_file0|altsyncram:rfile_rtl_1|altsyncram_oci1:auto_generated|ram_block1a7~porta_memory_reg0             ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 3.075 ; 4.000        ; 0.925          ; High Pulse Width ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 3.075 ; 4.000        ; 0.925          ; Low Pulse Width  ; clk   ; Rise       ; PC:PC0|call_stack:cstack0|altsyncram:stack_mem_rtl_0|altsyncram_mfi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; I[*]        ; clk        ; 1.270 ; 1.270 ; Rise       ; clk             ;
;  I[0]       ; clk        ; 0.994 ; 0.994 ; Rise       ; clk             ;
;  I[1]       ; clk        ; 1.084 ; 1.084 ; Rise       ; clk             ;
;  I[2]       ; clk        ; 1.270 ; 1.270 ; Rise       ; clk             ;
;  I[3]       ; clk        ; 0.994 ; 0.994 ; Rise       ; clk             ;
;  I[4]       ; clk        ; 1.010 ; 1.010 ; Rise       ; clk             ;
;  I[5]       ; clk        ; 1.012 ; 1.012 ; Rise       ; clk             ;
;  I[6]       ; clk        ; 1.016 ; 1.016 ; Rise       ; clk             ;
;  I[7]       ; clk        ; 1.130 ; 1.130 ; Rise       ; clk             ;
;  I[8]       ; clk        ; 1.026 ; 1.026 ; Rise       ; clk             ;
;  I[9]       ; clk        ; 1.065 ; 1.065 ; Rise       ; clk             ;
;  I[10]      ; clk        ; 1.114 ; 1.114 ; Rise       ; clk             ;
;  I[11]      ; clk        ; 1.155 ; 1.155 ; Rise       ; clk             ;
;  I[12]      ; clk        ; 1.196 ; 1.196 ; Rise       ; clk             ;
;  I[13]      ; clk        ; 1.173 ; 1.173 ; Rise       ; clk             ;
;  I[14]      ; clk        ; 1.087 ; 1.087 ; Rise       ; clk             ;
;  I[15]      ; clk        ; 0.941 ; 0.941 ; Rise       ; clk             ;
; n_IV_in[*]  ; clk        ; 1.214 ; 1.214 ; Rise       ; clk             ;
;  n_IV_in[0] ; clk        ; 1.214 ; 1.214 ; Rise       ; clk             ;
;  n_IV_in[1] ; clk        ; 1.118 ; 1.118 ; Rise       ; clk             ;
;  n_IV_in[2] ; clk        ; 1.112 ; 1.112 ; Rise       ; clk             ;
;  n_IV_in[3] ; clk        ; 1.063 ; 1.063 ; Rise       ; clk             ;
;  n_IV_in[4] ; clk        ; 0.995 ; 0.995 ; Rise       ; clk             ;
;  n_IV_in[5] ; clk        ; 1.059 ; 1.059 ; Rise       ; clk             ;
;  n_IV_in[6] ; clk        ; 0.930 ; 0.930 ; Rise       ; clk             ;
;  n_IV_in[7] ; clk        ; 1.189 ; 1.189 ; Rise       ; clk             ;
; n_halt      ; clk        ; 1.047 ; 1.047 ; Rise       ; clk             ;
; n_reset     ; clk        ; 1.153 ; 1.153 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; I[*]        ; clk        ; -0.807 ; -0.807 ; Rise       ; clk             ;
;  I[0]       ; clk        ; -0.862 ; -0.862 ; Rise       ; clk             ;
;  I[1]       ; clk        ; -0.866 ; -0.866 ; Rise       ; clk             ;
;  I[2]       ; clk        ; -0.942 ; -0.942 ; Rise       ; clk             ;
;  I[3]       ; clk        ; -0.807 ; -0.807 ; Rise       ; clk             ;
;  I[4]       ; clk        ; -0.877 ; -0.877 ; Rise       ; clk             ;
;  I[5]       ; clk        ; -0.854 ; -0.854 ; Rise       ; clk             ;
;  I[6]       ; clk        ; -0.885 ; -0.885 ; Rise       ; clk             ;
;  I[7]       ; clk        ; -1.005 ; -1.005 ; Rise       ; clk             ;
;  I[8]       ; clk        ; -0.894 ; -0.894 ; Rise       ; clk             ;
;  I[9]       ; clk        ; -0.898 ; -0.898 ; Rise       ; clk             ;
;  I[10]      ; clk        ; -0.954 ; -0.954 ; Rise       ; clk             ;
;  I[11]      ; clk        ; -1.010 ; -1.010 ; Rise       ; clk             ;
;  I[12]      ; clk        ; -0.983 ; -0.983 ; Rise       ; clk             ;
;  I[13]      ; clk        ; -1.030 ; -1.030 ; Rise       ; clk             ;
;  I[14]      ; clk        ; -0.923 ; -0.923 ; Rise       ; clk             ;
;  I[15]      ; clk        ; -0.807 ; -0.807 ; Rise       ; clk             ;
; n_IV_in[*]  ; clk        ; -0.808 ; -0.808 ; Rise       ; clk             ;
;  n_IV_in[0] ; clk        ; -1.092 ; -1.092 ; Rise       ; clk             ;
;  n_IV_in[1] ; clk        ; -0.996 ; -0.996 ; Rise       ; clk             ;
;  n_IV_in[2] ; clk        ; -0.990 ; -0.990 ; Rise       ; clk             ;
;  n_IV_in[3] ; clk        ; -0.941 ; -0.941 ; Rise       ; clk             ;
;  n_IV_in[4] ; clk        ; -0.873 ; -0.873 ; Rise       ; clk             ;
;  n_IV_in[5] ; clk        ; -0.937 ; -0.937 ; Rise       ; clk             ;
;  n_IV_in[6] ; clk        ; -0.808 ; -0.808 ; Rise       ; clk             ;
;  n_IV_in[7] ; clk        ; -1.067 ; -1.067 ; Rise       ; clk             ;
; n_halt      ; clk        ; -0.925 ; -0.925 ; Rise       ; clk             ;
; n_reset     ; clk        ; -0.867 ; -0.867 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A[*]         ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
;  A[0]        ; clk        ; 2.672 ; 2.672 ; Rise       ; clk             ;
;  A[1]        ; clk        ; 2.579 ; 2.579 ; Rise       ; clk             ;
;  A[2]        ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[3]        ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[4]        ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
;  A[5]        ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[6]        ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
;  A[7]        ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
;  A[8]        ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[9]        ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[10]       ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[11]       ; clk        ; 2.672 ; 2.672 ; Rise       ; clk             ;
;  A[12]       ; clk        ; 2.672 ; 2.672 ; Rise       ; clk             ;
;  A[13]       ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[14]       ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[15]       ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
; IO_SC        ; clk        ; 2.673 ; 2.673 ; Rise       ; clk             ;
; IO_WC        ; clk        ; 2.673 ; 2.673 ; Rise       ; clk             ;
; IO_n_LB_r    ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
; IO_n_LB_w    ; clk        ; 2.673 ; 2.673 ; Rise       ; clk             ;
; IO_n_RB_r    ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
; IO_n_RB_w    ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
; n_IV_out[*]  ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
;  n_IV_out[0] ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
;  n_IV_out[1] ; clk        ; 2.561 ; 2.561 ; Rise       ; clk             ;
;  n_IV_out[2] ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
;  n_IV_out[3] ; clk        ; 2.558 ; 2.558 ; Rise       ; clk             ;
;  n_IV_out[4] ; clk        ; 2.579 ; 2.579 ; Rise       ; clk             ;
;  n_IV_out[5] ; clk        ; 2.567 ; 2.567 ; Rise       ; clk             ;
;  n_IV_out[6] ; clk        ; 2.580 ; 2.580 ; Rise       ; clk             ;
;  n_IV_out[7] ; clk        ; 2.567 ; 2.567 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A[*]         ; clk        ; 2.579 ; 2.579 ; Rise       ; clk             ;
;  A[0]        ; clk        ; 2.672 ; 2.672 ; Rise       ; clk             ;
;  A[1]        ; clk        ; 2.579 ; 2.579 ; Rise       ; clk             ;
;  A[2]        ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[3]        ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[4]        ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
;  A[5]        ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[6]        ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
;  A[7]        ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
;  A[8]        ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[9]        ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[10]       ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[11]       ; clk        ; 2.672 ; 2.672 ; Rise       ; clk             ;
;  A[12]       ; clk        ; 2.672 ; 2.672 ; Rise       ; clk             ;
;  A[13]       ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[14]       ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[15]       ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
; IO_SC        ; clk        ; 2.673 ; 2.673 ; Rise       ; clk             ;
; IO_WC        ; clk        ; 2.673 ; 2.673 ; Rise       ; clk             ;
; IO_n_LB_r    ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
; IO_n_LB_w    ; clk        ; 2.673 ; 2.673 ; Rise       ; clk             ;
; IO_n_RB_r    ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
; IO_n_RB_w    ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
; n_IV_out[*]  ; clk        ; 2.558 ; 2.558 ; Rise       ; clk             ;
;  n_IV_out[0] ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
;  n_IV_out[1] ; clk        ; 2.561 ; 2.561 ; Rise       ; clk             ;
;  n_IV_out[2] ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
;  n_IV_out[3] ; clk        ; 2.558 ; 2.558 ; Rise       ; clk             ;
;  n_IV_out[4] ; clk        ; 2.579 ; 2.579 ; Rise       ; clk             ;
;  n_IV_out[5] ; clk        ; 2.567 ; 2.567 ; Rise       ; clk             ;
;  n_IV_out[6] ; clk        ; 2.580 ; 2.580 ; Rise       ; clk             ;
;  n_IV_out[7] ; clk        ; 2.567 ; 2.567 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.018 ; 0.202 ; N/A      ; N/A     ; 2.564               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; N/A                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; N/A                 ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; I[*]        ; clk        ; 3.215 ; 3.215 ; Rise       ; clk             ;
;  I[0]       ; clk        ; 2.632 ; 2.632 ; Rise       ; clk             ;
;  I[1]       ; clk        ; 2.785 ; 2.785 ; Rise       ; clk             ;
;  I[2]       ; clk        ; 3.215 ; 3.215 ; Rise       ; clk             ;
;  I[3]       ; clk        ; 2.544 ; 2.544 ; Rise       ; clk             ;
;  I[4]       ; clk        ; 2.641 ; 2.641 ; Rise       ; clk             ;
;  I[5]       ; clk        ; 2.643 ; 2.643 ; Rise       ; clk             ;
;  I[6]       ; clk        ; 2.448 ; 2.448 ; Rise       ; clk             ;
;  I[7]       ; clk        ; 2.771 ; 2.771 ; Rise       ; clk             ;
;  I[8]       ; clk        ; 2.699 ; 2.699 ; Rise       ; clk             ;
;  I[9]       ; clk        ; 2.759 ; 2.759 ; Rise       ; clk             ;
;  I[10]      ; clk        ; 2.894 ; 2.894 ; Rise       ; clk             ;
;  I[11]      ; clk        ; 2.933 ; 2.933 ; Rise       ; clk             ;
;  I[12]      ; clk        ; 2.903 ; 2.903 ; Rise       ; clk             ;
;  I[13]      ; clk        ; 2.987 ; 2.987 ; Rise       ; clk             ;
;  I[14]      ; clk        ; 2.845 ; 2.845 ; Rise       ; clk             ;
;  I[15]      ; clk        ; 2.410 ; 2.410 ; Rise       ; clk             ;
; n_IV_in[*]  ; clk        ; 2.931 ; 2.931 ; Rise       ; clk             ;
;  n_IV_in[0] ; clk        ; 2.931 ; 2.931 ; Rise       ; clk             ;
;  n_IV_in[1] ; clk        ; 2.644 ; 2.644 ; Rise       ; clk             ;
;  n_IV_in[2] ; clk        ; 2.839 ; 2.839 ; Rise       ; clk             ;
;  n_IV_in[3] ; clk        ; 2.526 ; 2.526 ; Rise       ; clk             ;
;  n_IV_in[4] ; clk        ; 2.550 ; 2.550 ; Rise       ; clk             ;
;  n_IV_in[5] ; clk        ; 2.703 ; 2.703 ; Rise       ; clk             ;
;  n_IV_in[6] ; clk        ; 2.455 ; 2.455 ; Rise       ; clk             ;
;  n_IV_in[7] ; clk        ; 2.901 ; 2.901 ; Rise       ; clk             ;
; n_halt      ; clk        ; 2.651 ; 2.651 ; Rise       ; clk             ;
; n_reset     ; clk        ; 3.118 ; 3.118 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; I[*]        ; clk        ; -0.807 ; -0.807 ; Rise       ; clk             ;
;  I[0]       ; clk        ; -0.862 ; -0.862 ; Rise       ; clk             ;
;  I[1]       ; clk        ; -0.866 ; -0.866 ; Rise       ; clk             ;
;  I[2]       ; clk        ; -0.942 ; -0.942 ; Rise       ; clk             ;
;  I[3]       ; clk        ; -0.807 ; -0.807 ; Rise       ; clk             ;
;  I[4]       ; clk        ; -0.877 ; -0.877 ; Rise       ; clk             ;
;  I[5]       ; clk        ; -0.854 ; -0.854 ; Rise       ; clk             ;
;  I[6]       ; clk        ; -0.885 ; -0.885 ; Rise       ; clk             ;
;  I[7]       ; clk        ; -1.005 ; -1.005 ; Rise       ; clk             ;
;  I[8]       ; clk        ; -0.894 ; -0.894 ; Rise       ; clk             ;
;  I[9]       ; clk        ; -0.898 ; -0.898 ; Rise       ; clk             ;
;  I[10]      ; clk        ; -0.954 ; -0.954 ; Rise       ; clk             ;
;  I[11]      ; clk        ; -1.010 ; -1.010 ; Rise       ; clk             ;
;  I[12]      ; clk        ; -0.983 ; -0.983 ; Rise       ; clk             ;
;  I[13]      ; clk        ; -1.030 ; -1.030 ; Rise       ; clk             ;
;  I[14]      ; clk        ; -0.923 ; -0.923 ; Rise       ; clk             ;
;  I[15]      ; clk        ; -0.807 ; -0.807 ; Rise       ; clk             ;
; n_IV_in[*]  ; clk        ; -0.808 ; -0.808 ; Rise       ; clk             ;
;  n_IV_in[0] ; clk        ; -1.092 ; -1.092 ; Rise       ; clk             ;
;  n_IV_in[1] ; clk        ; -0.996 ; -0.996 ; Rise       ; clk             ;
;  n_IV_in[2] ; clk        ; -0.990 ; -0.990 ; Rise       ; clk             ;
;  n_IV_in[3] ; clk        ; -0.941 ; -0.941 ; Rise       ; clk             ;
;  n_IV_in[4] ; clk        ; -0.873 ; -0.873 ; Rise       ; clk             ;
;  n_IV_in[5] ; clk        ; -0.937 ; -0.937 ; Rise       ; clk             ;
;  n_IV_in[6] ; clk        ; -0.808 ; -0.808 ; Rise       ; clk             ;
;  n_IV_in[7] ; clk        ; -1.067 ; -1.067 ; Rise       ; clk             ;
; n_halt      ; clk        ; -0.925 ; -0.925 ; Rise       ; clk             ;
; n_reset     ; clk        ; -0.867 ; -0.867 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A[*]         ; clk        ; 5.981 ; 5.981 ; Rise       ; clk             ;
;  A[0]        ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  A[1]        ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  A[2]        ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[3]        ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[4]        ; clk        ; 5.981 ; 5.981 ; Rise       ; clk             ;
;  A[5]        ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[6]        ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
;  A[7]        ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
;  A[8]        ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[9]        ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[10]       ; clk        ; 5.974 ; 5.974 ; Rise       ; clk             ;
;  A[11]       ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  A[12]       ; clk        ; 5.979 ; 5.979 ; Rise       ; clk             ;
;  A[13]       ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[14]       ; clk        ; 5.971 ; 5.971 ; Rise       ; clk             ;
;  A[15]       ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
; IO_SC        ; clk        ; 5.980 ; 5.980 ; Rise       ; clk             ;
; IO_WC        ; clk        ; 5.980 ; 5.980 ; Rise       ; clk             ;
; IO_n_LB_r    ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
; IO_n_LB_w    ; clk        ; 5.980 ; 5.980 ; Rise       ; clk             ;
; IO_n_RB_r    ; clk        ; 5.981 ; 5.981 ; Rise       ; clk             ;
; IO_n_RB_w    ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
; n_IV_out[*]  ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
;  n_IV_out[0] ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
;  n_IV_out[1] ; clk        ; 5.785 ; 5.785 ; Rise       ; clk             ;
;  n_IV_out[2] ; clk        ; 5.982 ; 5.982 ; Rise       ; clk             ;
;  n_IV_out[3] ; clk        ; 5.780 ; 5.780 ; Rise       ; clk             ;
;  n_IV_out[4] ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  n_IV_out[5] ; clk        ; 5.795 ; 5.795 ; Rise       ; clk             ;
;  n_IV_out[6] ; clk        ; 5.812 ; 5.812 ; Rise       ; clk             ;
;  n_IV_out[7] ; clk        ; 5.795 ; 5.795 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A[*]         ; clk        ; 2.579 ; 2.579 ; Rise       ; clk             ;
;  A[0]        ; clk        ; 2.672 ; 2.672 ; Rise       ; clk             ;
;  A[1]        ; clk        ; 2.579 ; 2.579 ; Rise       ; clk             ;
;  A[2]        ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[3]        ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[4]        ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
;  A[5]        ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[6]        ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
;  A[7]        ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
;  A[8]        ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[9]        ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[10]       ; clk        ; 2.668 ; 2.668 ; Rise       ; clk             ;
;  A[11]       ; clk        ; 2.672 ; 2.672 ; Rise       ; clk             ;
;  A[12]       ; clk        ; 2.672 ; 2.672 ; Rise       ; clk             ;
;  A[13]       ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[14]       ; clk        ; 2.666 ; 2.666 ; Rise       ; clk             ;
;  A[15]       ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
; IO_SC        ; clk        ; 2.673 ; 2.673 ; Rise       ; clk             ;
; IO_WC        ; clk        ; 2.673 ; 2.673 ; Rise       ; clk             ;
; IO_n_LB_r    ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
; IO_n_LB_w    ; clk        ; 2.673 ; 2.673 ; Rise       ; clk             ;
; IO_n_RB_r    ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
; IO_n_RB_w    ; clk        ; 2.671 ; 2.671 ; Rise       ; clk             ;
; n_IV_out[*]  ; clk        ; 2.558 ; 2.558 ; Rise       ; clk             ;
;  n_IV_out[0] ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
;  n_IV_out[1] ; clk        ; 2.561 ; 2.561 ; Rise       ; clk             ;
;  n_IV_out[2] ; clk        ; 2.674 ; 2.674 ; Rise       ; clk             ;
;  n_IV_out[3] ; clk        ; 2.558 ; 2.558 ; Rise       ; clk             ;
;  n_IV_out[4] ; clk        ; 2.579 ; 2.579 ; Rise       ; clk             ;
;  n_IV_out[5] ; clk        ; 2.567 ; 2.567 ; Rise       ; clk             ;
;  n_IV_out[6] ; clk        ; 2.580 ; 2.580 ; Rise       ; clk             ;
;  n_IV_out[7] ; clk        ; 2.567 ; 2.567 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 29430    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 29430    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design.


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design.


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Sat Oct 03 15:18:59 2020
Info: Command: quartus_sta 8X-RIPTIDE -c 8XRIPTIDE
Info: qsta_default_script.tcl version: #2
Info: Reading SDC File: 'SDC1.sdc'
Info: Analyzing Slow Model
Info: Worst-case setup slack is 0.018
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.018         0.000 clk 
Info: Worst-case hold slack is 0.480
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.480         0.000 clk 
Info: No recovery paths to report
Info: No removal paths to report
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 30 output pins without output pin load capacitance assignment
    Info: Pin "A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "n_IV_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "n_IV_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "n_IV_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "n_IV_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "n_IV_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "n_IV_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "n_IV_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "n_IV_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IO_SC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IO_WC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IO_n_LB_w" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IO_n_RB_w" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IO_n_LB_r" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IO_n_RB_r" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Worst-case setup slack is 3.326
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.326         0.000 clk 
Info: Worst-case hold slack is 0.202
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.202         0.000 clk 
Info: No recovery paths to report
Info: No removal paths to report
Info: Design is fully constrained for setup requirements
Info: Design is fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 174 megabytes
    Info: Processing ended: Sat Oct 03 15:19:05 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


