TimeQuest Timing Analyzer report for top
Tue May 08 15:41:39 2018
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'
 12. Setup: 'clk'
 13. Setup: 'speed_select:speed_select|buad_clk_rx_reg'
 14. Setup: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'
 15. Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 16. Hold: 'clk'
 17. Hold: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'
 18. Hold: 'speed_select:speed_select|buad_clk_rx_reg'
 19. Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 20. Hold: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'
 21. Recovery: 'clk'
 22. Recovery: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'
 23. Recovery: 'rs232_rx'
 24. Recovery: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'
 25. Recovery: 'speed_select:speed_select|buad_clk_rx_reg'
 26. Removal: 'speed_select:speed_select|buad_clk_rx_reg'
 27. Removal: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'
 28. Removal: 'clk'
 29. Removal: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'
 30. Removal: 'rs232_rx'
 31. Minimum Pulse Width: 'clk'
 32. Minimum Pulse Width: 'rs232_rx'
 33. Minimum Pulse Width: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'
 34. Minimum Pulse Width: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'
 35. Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 36. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM570T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; Clock Name                                                                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                               ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+
; clk                                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                               ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack } ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk }                                ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_rx:my_uart_rx|rx_enable_reg }                                               ;
; rs232_rx                                                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs232_rx }                                                                          ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_rx_reg }                                         ;
+-----------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                                            ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                        ; Note ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; 64.81 MHz  ; 64.81 MHz       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ;      ;
; 87.94 MHz  ; 87.94 MHz       ; speed_select:speed_select|buad_clk_rx_reg                                         ;      ;
; 93.12 MHz  ; 93.12 MHz       ; clk                                                                               ;      ;
; 197.2 MHz  ; 197.2 MHz       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ;      ;
; 437.64 MHz ; 437.64 MHz      ; my_uart_rx:my_uart_rx|rx_enable_reg                                               ;      ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------------------+
; Setup Summary                                                                                               ;
+-----------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                             ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------------------+---------+---------------+
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; -12.542 ; -652.503      ;
; clk                                                                               ; -9.739  ; -1038.803     ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; -5.186  ; -90.482       ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; -4.071  ; -31.980       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; -1.285  ; -1.285        ;
+-----------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Summary                                                                                               ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; clk                                                                               ; -2.399 ; -2.399        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; -1.804 ; -1.804        ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; -1.196 ; -9.568        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; 1.731  ; 0.000         ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 2.160  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Recovery Summary                                                                                           ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; clk                                                                               ; -4.576 ; -417.069      ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; -3.807 ; -159.602      ;
; rs232_rx                                                                          ; -2.907 ; -2.907        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; -2.663 ; -21.230       ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; 1.783  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Removal Summary                                                                                            ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg                                         ; -1.837 ; -1.837        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 2.887  ; 0.000         ;
; clk                                                                               ; 2.970  ; 0.000         ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 3.035  ; 0.000         ;
; rs232_rx                                                                          ; 3.353  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                                ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; clk                                                                               ; -2.289 ; -2.289        ;
; rs232_rx                                                                          ; -2.289 ; -2.289        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.234  ; 0.000         ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 0.234  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; 0.234  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'                                                                                                                                                                                                                                                                                               ;
+---------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                  ; To Node                                                                                         ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -12.542 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 13.209     ;
; -12.479 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 13.146     ;
; -12.416 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 13.083     ;
; -12.353 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 13.020     ;
; -12.266 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.933     ;
; -12.245 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.912     ;
; -12.242 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.909     ;
; -12.235 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.902     ;
; -12.203 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.870     ;
; -12.179 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.846     ;
; -12.163 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.830     ;
; -12.163 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.830     ;
; -12.163 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.830     ;
; -12.163 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.830     ;
; -12.163 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.830     ;
; -12.163 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.830     ;
; -12.138 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.805     ;
; -12.125 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.792     ;
; -12.119 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.786     ;
; -12.109 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.776     ;
; -12.106 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.773     ;
; -12.075 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.742     ;
; -12.055 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.722     ;
; -12.043 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.710     ;
; -12.037 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.704     ;
; -12.037 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.704     ;
; -12.037 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.704     ;
; -12.037 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.704     ;
; -12.037 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.704     ;
; -12.037 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.704     ;
; -12.013 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.680     ;
; -11.999 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.666     ;
; -11.980 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.647     ;
; -11.980 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.647     ;
; -11.969 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.636     ;
; -11.959 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.626     ;
; -11.945 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.612     ;
; -11.935 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.602     ;
; -11.929 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.596     ;
; -11.926 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.593     ;
; -11.887 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.554     ;
; -11.887 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.554     ;
; -11.887 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.554     ;
; -11.887 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.554     ;
; -11.887 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.554     ;
; -11.887 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.554     ;
; -11.887 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.554     ;
; -11.877 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.544     ;
; -11.877 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.544     ;
; -11.877 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.544     ;
; -11.877 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.544     ;
; -11.877 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.544     ;
; -11.877 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.544     ;
; -11.863 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.530     ;
; -11.863 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.530     ;
; -11.863 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.530     ;
; -11.863 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.530     ;
; -11.863 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.530     ;
; -11.863 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.530     ;
; -11.849 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.516     ;
; -11.841 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.508     ;
; -11.831 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.498     ;
; -11.830 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.497     ;
; -11.825 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.492     ;
; -11.806 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.473     ;
; -11.800 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.467     ;
; -11.779 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.446     ;
; -11.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.426     ;
; -11.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.426     ;
; -11.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.426     ;
; -11.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.426     ;
; -11.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.426     ;
; -11.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.426     ;
; -11.755 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.422     ;
; -11.751 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.418     ;
; -11.751 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.418     ;
; -11.751 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.418     ;
; -11.751 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.418     ;
; -11.751 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.418     ;
; -11.751 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.418     ;
; -11.746 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.413     ;
; -11.739 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.406     ;
; -11.737 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.404     ;
; -11.736 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.403     ;
; -11.721 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.388     ;
; -11.713 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.380     ;
; -11.702 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.369     ;
; -11.664 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.331     ;
; -11.664 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.331     ;
; -11.664 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.331     ;
; -11.664 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.331     ;
; -11.664 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.331     ;
; -11.664 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.331     ;
; -11.651 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.318     ;
; -11.650 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.317     ;
; -11.626 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.293     ;
; -11.626 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.293     ;
; -11.609 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.276     ;
; -11.607 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.274     ;
; -11.601 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.000      ; 12.268     ;
+---------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.739 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[1]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[6]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.406     ;
; -9.739 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[1]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.406     ;
; -9.739 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[1]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.406     ;
; -9.739 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[1]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.406     ;
; -9.739 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[1]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.406     ;
; -9.739 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[1]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.406     ;
; -9.739 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[1]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.406     ;
; -9.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[4]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[6]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.401     ;
; -9.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[4]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.401     ;
; -9.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[4]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.401     ;
; -9.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[4]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.401     ;
; -9.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[4]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.401     ;
; -9.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[4]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.401     ;
; -9.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[4]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.401     ;
; -9.576 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[1]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.243     ;
; -9.571 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[4]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.238     ;
; -9.384 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[2]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[6]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.051     ;
; -9.384 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[2]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.051     ;
; -9.384 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[2]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.051     ;
; -9.384 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[2]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.051     ;
; -9.384 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[2]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.051     ;
; -9.384 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[2]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.051     ;
; -9.384 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[2]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 10.051     ;
; -9.261 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[3]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[6]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.928      ;
; -9.261 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[3]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.928      ;
; -9.261 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[3]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.928      ;
; -9.261 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[3]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.928      ;
; -9.261 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[3]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.928      ;
; -9.261 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[3]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.928      ;
; -9.261 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[3]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.928      ;
; -9.221 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[2]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.888      ;
; -9.199 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[5]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[6]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.866      ;
; -9.199 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[5]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.866      ;
; -9.199 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[5]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.866      ;
; -9.199 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[5]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.866      ;
; -9.199 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[5]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.866      ;
; -9.199 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[5]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.866      ;
; -9.199 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[5]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.866      ;
; -9.098 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[3]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.765      ;
; -9.036 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[5]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.703      ;
; -8.923 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_read    ; clk          ; clk         ; 1.000        ; 0.000      ; 9.590      ;
; -8.921 ; Rx_cmd[7]                                                                                             ; subad_i2c_rst_slv                                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 9.588      ;
; -8.913 ; Rx_cmd[7]                                                                                             ; subad_RD_EN                                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.580      ;
; -8.906 ; Rx_cmd[7]                                                                                             ; linkICS                                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 9.573      ;
; -8.832 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[6]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[6]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.499      ;
; -8.832 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[6]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.499      ;
; -8.832 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[6]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.499      ;
; -8.832 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[6]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.499      ;
; -8.832 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[6]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.499      ;
; -8.832 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[6]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.499      ;
; -8.832 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[6]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.499      ;
; -8.786 ; Rx_cmd[10]                                                                                            ; subad_i2c_rst_slv                                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 9.453      ;
; -8.778 ; Rx_cmd[10]                                                                                            ; subad_RD_EN                                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.445      ;
; -8.771 ; Rx_cmd[10]                                                                                            ; linkICS                                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 9.438      ;
; -8.761 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[4] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_read    ; clk          ; clk         ; 1.000        ; 0.000      ; 9.428      ;
; -8.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[7]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[6]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.401      ;
; -8.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[7]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.401      ;
; -8.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[7]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.401      ;
; -8.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[7]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.401      ;
; -8.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[7]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.401      ;
; -8.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[7]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.401      ;
; -8.734 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[7]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.401      ;
; -8.669 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[6]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.336      ;
; -8.588 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[2] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_read    ; clk          ; clk         ; 1.000        ; 0.000      ; 9.255      ;
; -8.582 ; Rx_cmd[23]                                                                                            ; subad_i2c_rst_slv                                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 9.249      ;
; -8.574 ; Rx_cmd[23]                                                                                            ; subad_RD_EN                                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.241      ;
; -8.573 ; Rx_cmd[16]                                                                                            ; subad_i2c_rst_slv                                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 9.240      ;
; -8.571 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[7]  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 9.238      ;
; -8.567 ; Rx_cmd[23]                                                                                            ; linkICS                                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 9.234      ;
; -8.565 ; Rx_cmd[16]                                                                                            ; subad_RD_EN                                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.232      ;
; -8.558 ; Rx_cmd[16]                                                                                            ; linkICS                                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 9.225      ;
; -8.531 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|scl_regi          ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_out2                ; clk          ; clk         ; 1.000        ; 0.000      ; 9.198      ;
; -8.515 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[6] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_read    ; clk          ; clk         ; 1.000        ; 0.000      ; 9.182      ;
; -8.423 ; Rx_cmd[17]                                                                                            ; subad_i2c_rst_slv                                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 9.090      ;
; -8.415 ; Rx_cmd[17]                                                                                            ; subad_RD_EN                                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.082      ;
; -8.408 ; Rx_cmd[17]                                                                                            ; linkICS                                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 9.075      ;
; -8.399 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.if_rep_start ; clk          ; clk         ; 1.000        ; 0.000      ; 9.066      ;
; -8.358 ; Rx_cmd[18]                                                                                            ; subad_i2c_rst_slv                                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 9.025      ;
; -8.350 ; Rx_cmd[18]                                                                                            ; subad_RD_EN                                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 9.017      ;
; -8.343 ; Rx_cmd[18]                                                                                            ; linkICS                                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 9.010      ;
; -8.324 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[6]     ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_read    ; clk          ; clk         ; 1.000        ; 0.000      ; 8.991      ;
; -8.296 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[5] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_read    ; clk          ; clk         ; 1.000        ; 0.000      ; 8.963      ;
; -8.237 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[4] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.if_rep_start ; clk          ; clk         ; 1.000        ; 0.000      ; 8.904      ;
; -8.223 ; Rx_cmd[8]                                                                                             ; subad_i2c_rst_slv                                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 8.890      ;
; -8.215 ; Rx_cmd[8]                                                                                             ; subad_RD_EN                                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 8.882      ;
; -8.214 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_read    ; clk          ; clk         ; 1.000        ; 0.000      ; 8.881      ;
; -8.208 ; Rx_cmd[8]                                                                                             ; linkICS                                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 8.875      ;
; -8.186 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_read    ; clk          ; clk         ; 1.000        ; 0.000      ; 8.853      ;
; -8.184 ; Rx_cmd[4]                                                                                             ; subad_i2c_rst_slv                                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 8.851      ;
; -8.176 ; Rx_cmd[4]                                                                                             ; subad_RD_EN                                                                                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 8.843      ;
; -8.169 ; Rx_cmd[4]                                                                                             ; linkICS                                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 8.836      ;
; -8.093 ; Rx_cmd[7]                                                                                             ; linkICR                                                                                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 8.760      ;
; -8.065 ; Rx_cmd[21]                                                                                            ; subad_i2c_rst_slv                                                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 8.732      ;
; -8.064 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[2] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.if_rep_start ; clk          ; clk         ; 1.000        ; 0.000      ; 8.731      ;
; -8.061 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[4]           ; clk          ; clk         ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[1]           ; clk          ; clk         ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[2]           ; clk          ; clk         ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3] ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 8.728      ;
+--------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.186 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.353      ;
; -4.977 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.144      ;
; -4.977 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.144      ;
; -4.977 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.144      ;
; -4.977 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.144      ;
; -4.977 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.144      ;
; -4.977 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.144      ;
; -4.977 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.144      ;
; -4.977 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.144      ;
; -4.905 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.072      ;
; -4.905 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.072      ;
; -4.835 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.002      ;
; -4.788 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.955      ;
; -4.786 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.953      ;
; -4.786 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.953      ;
; -4.740 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.907      ;
; -4.740 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.907      ;
; -4.668 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.835      ;
; -4.668 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.835      ;
; -4.668 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.835      ;
; -4.668 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.835      ;
; -4.668 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.835      ;
; -4.668 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.835      ;
; -4.668 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.835      ;
; -4.668 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.835      ;
; -4.643 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.810      ;
; -4.584 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.751      ;
; -4.574 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.741      ;
; -4.473 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.640      ;
; -4.473 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.640      ;
; -4.472 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.639      ;
; -4.465 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.632      ;
; -4.465 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.632      ;
; -4.382 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.549      ;
; -4.382 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.549      ;
; -4.382 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.549      ;
; -4.382 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.549      ;
; -4.382 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.549      ;
; -4.382 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.549      ;
; -4.382 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.549      ;
; -4.382 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.549      ;
; -4.293 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.460      ;
; -4.270 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.437      ;
; -4.240 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.407      ;
; -4.240 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.407      ;
; -4.240 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.407      ;
; -4.240 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.407      ;
; -4.240 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.407      ;
; -4.240 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.407      ;
; -4.240 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.407      ;
; -4.240 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.407      ;
; -4.195 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.362      ;
; -4.175 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.342      ;
; -4.085 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.252      ;
; -3.961 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.128      ;
; -3.931 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.098      ;
; -3.873 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.040      ;
; -3.868 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.035      ;
; -3.852 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.019      ;
; -3.799 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.966      ;
; -3.776 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.943      ;
; -3.758 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.925      ;
; -3.738 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 4.405      ;
; -3.719 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.886      ;
; -3.622 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.789      ;
; -3.508 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.675      ;
; -3.077 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.244      ;
; -2.961 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.128      ;
; -2.823 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.490      ;
; -2.461 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.128      ;
; -2.437 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.104      ;
; -2.403 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.070      ;
; -2.397 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.064      ;
; -2.392 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.059      ;
; -2.384 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.051      ;
; -2.383 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.050      ;
; -2.373 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.540      ;
; -2.069 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.736      ;
; -2.045 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.712      ;
; -2.033 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.700      ;
; -2.001 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.668      ;
; -1.915 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.582      ;
; -1.905 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.572      ;
; -1.905 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.572      ;
; -1.792 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.459      ;
; -1.762 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.429      ;
; -1.754 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.421      ;
; -1.753 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.420      ;
; -1.736 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.403      ;
; -1.710 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.377      ;
; -1.681 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.348      ;
; -1.680 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.347      ;
; -1.558 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.225      ;
; -1.547 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.214      ;
; -1.544 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.211      ;
; -1.540 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.207      ;
; -1.326 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.993      ;
; -1.239 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.906      ;
; -1.203 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.870      ;
; -1.134 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 4.764      ; 6.065      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'                                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -4.071 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.738      ;
; -3.987 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.654      ;
; -3.987 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.654      ;
; -3.987 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.654      ;
; -3.987 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.654      ;
; -3.987 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.654      ;
; -3.987 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.654      ;
; -3.987 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.654      ;
; -3.941 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.608      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.857 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.524      ;
; -3.855 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.522      ;
; -3.855 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.522      ;
; -3.855 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.522      ;
; -3.769 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.436      ;
; -3.685 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.352      ;
; -3.685 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.352      ;
; -3.685 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.352      ;
; -3.685 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.352      ;
; -3.685 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.352      ;
; -3.685 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.352      ;
; -3.685 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.352      ;
; -3.607 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.274      ;
; -3.523 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.190      ;
; -3.523 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.190      ;
; -3.523 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.190      ;
; -3.523 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.190      ;
; -3.523 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.190      ;
; -3.523 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.190      ;
; -3.523 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.190      ;
; -3.414 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.081      ;
; -3.397 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.064      ;
; -3.388 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 4.055      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.330 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.997      ;
; -3.313 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.980      ;
; -3.313 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.980      ;
; -3.313 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.980      ;
; -3.313 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.980      ;
; -3.313 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.980      ;
; -3.313 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.980      ;
; -3.313 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.980      ;
; -3.273 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.940      ;
; -3.265 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.932      ;
; -3.189 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.856      ;
; -3.189 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.856      ;
; -3.189 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.856      ;
; -3.189 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.856      ;
; -3.189 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.856      ;
; -3.189 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.856      ;
; -3.189 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.856      ;
; -3.142 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 3.809      ;
; -2.186 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 2.853      ;
; -1.765 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 0.000      ; 2.432      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.285 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 1.000        ; 0.000      ; 1.952      ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                         ; Launch Clock                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; -2.399 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                                             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                                              ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; clk         ; 0.000        ; 3.681      ; 1.879      ;
; -1.899 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                                             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                                              ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; clk         ; -0.500       ; 3.681      ; 1.879      ;
; 1.028  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[5]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.306      ;
; 1.028  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[3]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.306      ;
; 1.028  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[4]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.306      ;
; 1.028  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[0]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.306      ;
; 1.028  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[1]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.306      ;
; 1.028  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[2]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.306      ;
; 1.135  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|buad_clk_rx_reg                                                                       ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.413      ;
; 1.362  ; flag_reg                                                                                                       ; Current.WAIT                                                                                                    ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 0.873      ; 1.956      ;
; 1.377  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_regi                   ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_regi0                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.598      ;
; 1.390  ; flag_reg                                                                                                       ; Flag_temp                                                                                                       ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 0.873      ; 1.984      ;
; 1.408  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out6   ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out5    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.629      ;
; 1.415  ; Buff_temp[17]                                                                                                  ; Rx_cmd[17]                                                                                                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.636      ;
; 1.420  ; Buff_temp[16]                                                                                                  ; Rx_cmd[16]                                                                                                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.423  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out0   ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out_end ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.644      ;
; 1.424  ; Buff_temp[19]                                                                                                  ; Rx_cmd[19]                                                                                                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.645      ;
; 1.425  ; Buff_temp[23]                                                                                                  ; Rx_cmd[23]                                                                                                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.646      ;
; 1.433  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[9]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.711      ;
; 1.433  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[8]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.711      ;
; 1.433  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[12]                                                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.711      ;
; 1.433  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[10]                                                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.711      ;
; 1.433  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[11]                                                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.711      ;
; 1.433  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[6]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.711      ;
; 1.433  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[7]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; 0.000        ; 3.681      ; 5.711      ;
; 1.434  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out2   ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out1    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.655      ;
; 1.446  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|scl_regi                   ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|scl_regi0                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.667      ;
; 1.528  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[5]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.306      ;
; 1.528  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[3]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.306      ;
; 1.528  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[4]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.306      ;
; 1.528  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[0]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.306      ;
; 1.528  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[1]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.306      ;
; 1.528  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[2]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.306      ;
; 1.635  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|buad_clk_rx_reg                                                                       ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.413      ;
; 1.640  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in2     ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in2      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.861      ;
; 1.646  ; Flag_temp                                                                                                      ; Current.S1                                                                                                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.649  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in7     ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in7      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.659  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in2     ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in2      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.666  ; Buff_temp[21]                                                                                                  ; Rx_cmd[21]                                                                                                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.666  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.addr_read       ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in6      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.667  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|ack_state.01               ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|ack_state.01                ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.888      ;
; 1.670  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out5   ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out4    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.674  ; subad_i2c_rst_slv                                                                                              ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n1                    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.679  ; Buff_temp[13]                                                                                                  ; Rx_cmd[13]                                                                                                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.900      ;
; 1.692  ; Buff_temp[5]                                                                                                   ; Buff_temp[5]                                                                                                    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.913      ;
; 1.699  ; Buff_temp[5]                                                                                                   ; Rx_cmd[5]                                                                                                       ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.920      ;
; 1.725  ; linkICS                                                                                                        ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|scl_regi                    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 1.946      ;
; 1.788  ; Buff_temp[14]                                                                                                  ; Rx_cmd[14]                                                                                                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.009      ;
; 1.790  ; Buff_temp[15]                                                                                                  ; Rx_cmd[15]                                                                                                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.794  ; Buff_temp[22]                                                                                                  ; Rx_cmd[22]                                                                                                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.015      ;
; 1.796  ; Buff_temp[6]                                                                                                   ; Rx_cmd[6]                                                                                                       ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.017      ;
; 1.807  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out1   ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out0    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.028      ;
; 1.835  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out3   ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out2    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.056      ;
; 1.865  ; flag_reg                                                                                                       ; Current.S1                                                                                                      ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 0.873      ; 2.459      ;
; 1.898  ; subad_i2c_rst                                                                                                  ; subad_i2c_rst                                                                                                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.899  ; Buff_temp[18]                                                                                                  ; Buff_temp[18]                                                                                                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.909  ; linkICW                                                                                                        ; linkICW                                                                                                         ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.130      ;
; 1.916  ; linkICR                                                                                                        ; linkICR                                                                                                         ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.137      ;
; 1.918  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[6]             ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[6]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.925  ; Buff_temp[6]                                                                                                   ; Buff_temp[6]                                                                                                    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.926  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[3]             ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[3]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.927  ; Buff_temp[14]                                                                                                  ; Buff_temp[22]                                                                                                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.927  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in3     ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in3      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.932  ; Buff_temp[19]                                                                                                  ; Buff_temp[19]                                                                                                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.153      ;
; 1.933  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[9]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.711      ;
; 1.933  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[8]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.711      ;
; 1.933  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[12]                                                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.711      ;
; 1.933  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[10]                                                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.711      ;
; 1.933  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[11]                                                                            ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.711      ;
; 1.933  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[6]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.711      ;
; 1.933  ; my_uart_rx:my_uart_rx|rx_enable_reg                                                                            ; speed_select:speed_select|cnt_rx[7]                                                                             ; my_uart_rx:my_uart_rx|rx_enable_reg                ; clk         ; -0.500       ; 3.681      ; 5.711      ;
; 1.934  ; Buff_temp[16]                                                                                                  ; Buff_temp[16]                                                                                                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.155      ;
; 1.936  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[0]          ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[0]           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.937  ; Buff_temp[0]                                                                                                   ; Buff_temp[0]                                                                                                    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 1.937  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[0]             ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[0]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 1.938  ; Buff_temp[6]                                                                                                   ; Buff_temp[14]                                                                                                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.938  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_end     ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_in_ack      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.940  ; Buff_temp[0]                                                                                                   ; Buff_temp[8]                                                                                                    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.161      ;
; 1.943  ; Buff_temp[23]                                                                                                  ; Buff_temp[23]                                                                                                   ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.164      ;
; 1.945  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.addr_ack        ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.addr_ack         ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.166      ;
; 1.946  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_end     ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in7      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.167      ;
; 1.950  ; Current.SAVE                                                                                                   ; Current.WAIT                                                                                                    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.171      ;
; 1.961  ; Current.WAIT                                                                                                   ; Buff_temp[3]                                                                                                    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.182      ;
; 1.964  ; Current.WAIT                                                                                                   ; Buff_temp[1]                                                                                                    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.185      ;
; 2.030  ; Buff_temp[18]                                                                                                  ; Rx_cmd[18]                                                                                                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.251      ;
; 2.048  ; speed_select:speed_select|cnt_rx[12]                                                                           ; speed_select:speed_select|cnt_rx[12]                                                                            ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.269      ;
; 2.070  ; Buff_temp[1]                                                                                                   ; Buff_temp[9]                                                                                                    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.291      ;
; 2.107  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in0     ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in0      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.111  ; Current.SAVE                                                                                                   ; Current.IDLE                                                                                                    ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.332      ;
; 2.116  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[1]              ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[1]               ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; speed_select:speed_select|cnt_rx[6]                                                                            ; speed_select:speed_select|cnt_rx[6]                                                                             ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[0]              ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[0]               ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.118  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_in_ack     ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_in_ack      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.118  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7]          ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7]           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.118  ; speed_select:speed_select|cnt_rx[5]                                                                            ; speed_select:speed_select|cnt_rx[5]                                                                             ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.125  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[5]             ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[5]              ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_en                     ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_en                      ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; subad_RD_EN                                                                                                    ; subad_RD_EN                                                                                                     ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.write_read_flag ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.write_read_flag  ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1]          ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1]           ; clk                                                ; clk         ; 0.000        ; 0.000      ; 2.347      ;
+--------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'                                                                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                                                                                              ; Launch Clock                                                                      ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.804 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 4.278      ; 3.071      ;
; -1.304 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -0.500       ; 4.278      ; 3.071      ;
; 1.391  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit3  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit2  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.612      ;
; 1.422  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit6  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit5  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.643      ;
; 1.545  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 2.363      ;
; 1.546  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 2.364      ;
; 1.626  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 2.444      ;
; 1.630  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 2.448      ;
; 1.647  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 2.465      ;
; 1.650  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit5  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit4  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.871      ;
; 1.655  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit2  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.876      ;
; 1.664  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.885      ;
; 1.676  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 1.897      ;
; 1.826  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 2.644      ;
; 1.834  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 2.652      ;
; 1.907  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[2]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[2]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.128      ;
; 1.908  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[4]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[4]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.129      ;
; 1.916  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.137      ;
; 1.918  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.139      ;
; 1.936  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.157      ;
; 1.937  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[6]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[6]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.158      ;
; 1.941  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 2.759      ;
; 1.949  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.170      ;
; 2.023  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.244      ;
; 2.117  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.338      ;
; 2.140  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.361      ;
; 2.144  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.365      ;
; 2.152  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.373      ;
; 2.152  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.373      ;
; 2.203  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.424      ;
; 2.219  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.440      ;
; 2.222  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[1]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[1]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.443      ;
; 2.222  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.443      ;
; 2.223  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.444      ;
; 2.234  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.455      ;
; 2.235  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.456      ;
; 2.235  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.456      ;
; 2.237  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.458      ;
; 2.239  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.460      ;
; 2.240  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.461      ;
; 2.243  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit0      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit0      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.464      ;
; 2.244  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit0      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bitend    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.465      ;
; 2.250  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[5]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[5]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.471      ;
; 2.253  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.474      ;
; 2.254  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.475      ;
; 2.259  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.480      ;
; 2.260  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.481      ;
; 2.272  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.493      ;
; 2.320  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[7]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[7]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.541      ;
; 2.321  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.542      ;
; 2.323  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[0]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[0]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.544      ;
; 2.334  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.555      ;
; 2.386  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[3]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[3]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.607      ;
; 2.394  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ackn        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.615      ;
; 2.401  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.622      ;
; 2.543  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit4  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit3  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.764      ;
; 2.548  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|wr_state               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|wr_state               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.769      ;
; 2.553  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit6  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.774      ;
; 2.566  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 2.787      ;
; 2.821  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.042      ;
; 2.844  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[1]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.065      ;
; 2.867  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.088      ;
; 2.928  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.149      ;
; 3.014  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.235      ;
; 3.080  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.301      ;
; 3.177  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit2  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[2]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.398      ;
; 3.224  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -0.500       ; 0.000      ; 2.945      ;
; 3.285  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.506      ;
; 3.289  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.510      ;
; 3.290  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.511      ;
; 3.292  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.513      ;
; 3.294  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.515      ;
; 3.328  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.549      ;
; 3.350  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.571      ;
; 3.365  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.586      ;
; 3.421  ; subad_WR_EN                                                                                          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.239      ;
; 3.492  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit5  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[5]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.713      ;
; 3.526  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.747      ;
; 3.543  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.764      ;
; 3.554  ; subad_i2c_rst                                                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.372      ;
; 3.620  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.841      ;
; 3.660  ; subad_i2c_rst                                                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.478      ;
; 3.750  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bitend    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bitend    ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 3.971      ;
; 3.793  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.014      ;
; 3.806  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit6  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[6]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.027      ;
; 3.821  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.042      ;
; 3.822  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.043      ;
; 3.824  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.045      ;
; 3.831  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.052      ;
; 3.832  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]           ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.053      ;
; 3.864  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.085      ;
; 3.874  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[0]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.095      ;
; 3.909  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit4  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[4]        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.130      ;
; 3.956  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[0]                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.774      ;
; 3.957  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.178      ;
; 3.957  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.178      ;
; 3.965  ; subad_WR_EN                                                                                          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[7]            ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.783      ;
; 3.967  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]            ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.188      ;
; 3.973  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6      ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.000      ; 4.194      ;
; 3.981  ; subad_i2c_rst                                                                                        ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[7]        ; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.799      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.196 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 4.165      ;
; -1.196 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 4.165      ;
; -1.196 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 4.165      ;
; -1.196 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 4.165      ;
; -1.196 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 4.165      ;
; -1.196 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 4.165      ;
; -1.196 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 4.165      ;
; -1.196 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 4.165      ;
; -0.696 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 4.165      ;
; -0.696 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 4.165      ;
; -0.696 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 4.165      ;
; -0.696 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 4.165      ;
; -0.696 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 4.165      ;
; -0.696 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 4.165      ;
; -0.696 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 4.165      ;
; -0.696 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 4.165      ;
; 0.313  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 5.298      ;
; 0.473  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 5.458      ;
; 0.483  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 5.468      ;
; 0.537  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 5.522      ;
; 0.611  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 5.596      ;
; 0.705  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 5.690      ;
; 0.728  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 5.713      ;
; 0.813  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 5.298      ;
; 0.973  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 5.458      ;
; 0.983  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 5.468      ;
; 1.037  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 5.522      ;
; 1.080  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 6.065      ;
; 1.111  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 5.596      ;
; 1.205  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 5.690      ;
; 1.228  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 5.713      ;
; 1.405  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.626      ;
; 1.580  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 6.065      ;
; 1.649  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.870      ;
; 1.685  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.906      ;
; 1.772  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.993      ;
; 1.986  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.207      ;
; 1.990  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.211      ;
; 1.993  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.214      ;
; 2.004  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.225      ;
; 2.126  ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.348      ;
; 2.156  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.377      ;
; 2.182  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.403      ;
; 2.199  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.420      ;
; 2.200  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.421      ;
; 2.208  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.429      ;
; 2.238  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.459      ;
; 2.351  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.572      ;
; 2.351  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.572      ;
; 2.361  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.582      ;
; 2.447  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.668      ;
; 2.479  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.700      ;
; 2.491  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.712      ;
; 2.515  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.736      ;
; 2.819  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.540      ;
; 2.829  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.050      ;
; 2.830  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.051      ;
; 2.838  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.059      ;
; 2.843  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.064      ;
; 2.849  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.070      ;
; 2.883  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.104      ;
; 2.907  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.128      ;
; 3.269  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.490      ;
; 3.407  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.128      ;
; 3.488  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.209      ;
; 3.523  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.244      ;
; 3.541  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.262      ;
; 3.603  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.324      ;
; 3.696  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.417      ;
; 3.738  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.459      ;
; 3.835  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.556      ;
; 3.843  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.564      ;
; 3.845  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.566      ;
; 3.884  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.605      ;
; 3.954  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.675      ;
; 4.048  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.769      ;
; 4.105  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.826      ;
; 4.113  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.834      ;
; 4.172  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.893      ;
; 4.184  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 4.405      ;
; 4.193  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.914      ;
; 4.207  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.928      ;
; 4.222  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.943      ;
; 4.314  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.035      ;
; 4.319  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.040      ;
; 4.407  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.128      ;
; 4.426  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.147      ;
; 4.531  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.252      ;
; 4.545  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.266      ;
; 4.621  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.342      ;
; 4.686  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.407      ;
; 4.686  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.407      ;
; 4.686  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.407      ;
; 4.686  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.407      ;
; 4.686  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.407      ;
; 4.686  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.407      ;
; 4.686  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.407      ;
; 4.686  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.407      ;
; 4.716  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.437      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.731 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 0.000        ; 0.000      ; 1.952      ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'                                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; 2.160 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.381      ;
; 2.171 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.392      ;
; 2.211 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.432      ;
; 2.242 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.463      ;
; 2.282 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.503      ;
; 2.290 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.511      ;
; 2.499 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.720      ;
; 2.616 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.837      ;
; 2.632 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 2.853      ;
; 2.992 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.213      ;
; 3.003 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.224      ;
; 3.103 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.324      ;
; 3.114 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.335      ;
; 3.182 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.403      ;
; 3.225 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.446      ;
; 3.230 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.451      ;
; 3.331 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.552      ;
; 3.341 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.562      ;
; 3.543 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.764      ;
; 3.543 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.764      ;
; 3.543 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.764      ;
; 3.572 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.793      ;
; 3.572 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.793      ;
; 3.572 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.793      ;
; 3.572 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.793      ;
; 3.635 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.856      ;
; 3.635 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.856      ;
; 3.635 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.856      ;
; 3.635 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.856      ;
; 3.651 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.872      ;
; 3.651 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.872      ;
; 3.651 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.872      ;
; 3.683 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.904      ;
; 3.694 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.915      ;
; 3.694 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.915      ;
; 3.694 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.915      ;
; 3.719 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.940      ;
; 3.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.980      ;
; 3.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.980      ;
; 3.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.980      ;
; 3.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.980      ;
; 3.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.980      ;
; 3.759 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 3.980      ;
; 3.794 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.015      ;
; 3.843 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.064      ;
; 3.860 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.081      ;
; 3.969 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.190      ;
; 3.969 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.190      ;
; 3.969 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.190      ;
; 3.969 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.190      ;
; 3.969 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.190      ;
; 4.053 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.274      ;
; 4.131 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.352      ;
; 4.131 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.352      ;
; 4.131 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.352      ;
; 4.215 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.436      ;
; 4.263 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.484      ;
; 4.263 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.484      ;
; 4.263 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.484      ;
; 4.303 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.524      ;
; 4.387 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.608      ;
; 4.433 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.654      ;
; 4.433 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.654      ;
; 4.517 ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 0.000      ; 4.738      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.576 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.243      ;
; -4.545 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[6]                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.212      ;
; -4.545 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[7]                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.212      ;
; -4.545 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[3]                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.212      ;
; -4.545 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[0]                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.212      ;
; -4.545 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[1]                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.212      ;
; -4.545 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[2]                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.212      ;
; -4.545 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[4]                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.212      ;
; -4.545 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[5]                                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.212      ;
; -4.393 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[5]                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 5.060      ;
; -4.393 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[4]                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 5.060      ;
; -4.393 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[3]                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 5.060      ;
; -4.393 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[2]                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 5.060      ;
; -4.393 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[1]                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 5.060      ;
; -4.393 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[0]                                                          ; clk          ; clk         ; 1.000        ; 0.000      ; 5.060      ;
; -4.314 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.981      ;
; -4.314 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.981      ;
; -3.931 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_read        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.598      ;
; -3.931 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.addr_ack         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.598      ;
; -3.931 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.if_rep_start     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.598      ;
; -3.931 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in3      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.598      ;
; -3.899 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|flag                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.566      ;
; -3.899 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|ack_state.11                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.566      ;
; -3.899 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|ack_state.01                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.566      ;
; -3.848 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_en                      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.515      ;
; -3.848 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|ack_state.10                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.515      ;
; -3.848 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|ack_state.00                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.515      ;
; -3.843 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[5]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.510      ;
; -3.843 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out5    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.510      ;
; -3.843 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out4    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.510      ;
; -3.843 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[4]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.510      ;
; -3.843 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out6    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.510      ;
; -3.843 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[6]             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.510      ;
; -3.790 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out7    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.457      ;
; -3.790 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_in_ack      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.457      ;
; -3.790 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.457      ;
; -3.790 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_end      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.457      ;
; -3.790 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_out_ack     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.457      ;
; -3.790 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in1      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.457      ;
; -3.790 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in2      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.457      ;
; -3.790 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[2]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.457      ;
; -3.790 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in7      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.457      ;
; -3.787 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_out1                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[6]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[5]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[4]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[3]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[2]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[1]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.781 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|scl_regi                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.448      ;
; -3.781 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|scl_regi0                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.448      ;
; -3.781 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|stop_bus_reg                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.448      ;
; -3.781 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in2      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.448      ;
; -3.781 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in1      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.448      ;
; -3.781 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in0      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.448      ;
; -3.781 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_regi                    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.448      ;
; -3.781 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[4]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.448      ;
; -3.781 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[6]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.448      ;
; -3.781 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_regi0                   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.448      ;
; -3.781 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|start_bus_reg               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.448      ;
; -3.773 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[0]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.440      ;
; -3.773 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[0]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.440      ;
; -3.773 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[0]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.440      ;
; -3.752 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.419      ;
; -3.752 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.419      ;
; -3.752 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.419      ;
; -3.752 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[2]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.419      ;
; -3.752 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.419      ;
; -3.752 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[4]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.419      ;
; -3.752 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1]           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.419      ;
; -3.747 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in5      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.414      ;
; -3.747 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in4      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.414      ;
; -3.747 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_end      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.414      ;
; -3.747 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.write_read_flag  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.414      ;
; -3.747 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|write_read                  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.414      ;
; -3.747 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[5]              ; clk          ; clk         ; 1.000        ; 0.000      ; 4.414      ;
; -3.732 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.addr_read        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.399      ;
; -3.732 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in6      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.399      ;
; -3.732 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_write       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.399      ;
; -3.732 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.idle             ; clk          ; clk         ; 1.000        ; 0.000      ; 4.399      ;
; -3.679 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[6]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.346      ;
; -3.679 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[7]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.346      ;
; -3.679 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[1]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.346      ;
; -3.679 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[2]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.346      ;
; -3.679 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[3]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.346      ;
; -3.679 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[4]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.346      ;
; -3.679 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[5]            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.346      ;
; -2.994 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[1]             ; clk          ; clk         ; 1.000        ; 0.000      ; 3.661      ;
; -2.994 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out1    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.661      ;
; -2.994 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[0]             ; clk          ; clk         ; 1.000        ; 0.000      ; 3.661      ;
; -2.994 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[3]             ; clk          ; clk         ; 1.000        ; 0.000      ; 3.661      ;
; -2.994 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out2    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.661      ;
; -2.994 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out3    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.661      ;
; -2.994 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[2]             ; clk          ; clk         ; 1.000        ; 0.000      ; 3.661      ;
; -2.994 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[7]             ; clk          ; clk         ; 1.000        ; 0.000      ; 3.661      ;
; -2.994 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out0    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.661      ;
; -2.994 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out_end ; clk          ; clk         ; 1.000        ; 0.000      ; 3.661      ;
; -2.939 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[0]               ; clk          ; clk         ; 1.000        ; 0.000      ; 3.606      ;
; -2.939 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[4]               ; clk          ; clk         ; 1.000        ; 0.000      ; 3.606      ;
; -2.939 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[1]               ; clk          ; clk         ; 1.000        ; 0.000      ; 3.606      ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'                                                                                                                                                                             ;
+--------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                                                                              ; Launch Clock ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+
; -3.807 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 5.071      ;
; -3.807 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 5.071      ;
; -3.754 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit3  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 5.018      ;
; -3.754 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit2  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 5.018      ;
; -3.754 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 5.018      ;
; -3.754 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 5.018      ;
; -3.717 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.981      ;
; -3.717 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.981      ;
; -3.717 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.981      ;
; -3.717 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.981      ;
; -3.713 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.977      ;
; -3.189 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.453      ;
; -3.189 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.453      ;
; -3.189 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.453      ;
; -3.189 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.453      ;
; -3.189 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.453      ;
; -3.189 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.453      ;
; -3.189 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.453      ;
; -3.183 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.447      ;
; -3.183 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.447      ;
; -3.183 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.447      ;
; -3.183 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.447      ;
; -3.183 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.447      ;
; -3.183 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.447      ;
; -3.183 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.447      ;
; -3.171 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit4  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.435      ;
; -3.171 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit5  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.435      ;
; -3.171 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit6  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.435      ;
; -3.171 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.435      ;
; -3.171 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.435      ;
; -3.171 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ackn        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.435      ;
; -3.171 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.435      ;
; -3.171 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.435      ;
; -3.118 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.500        ; 0.597      ; 3.882      ;
; -3.100 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.364      ;
; -3.100 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.364      ;
; -3.100 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.364      ;
; -3.060 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.324      ;
; -3.060 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.324      ;
; -3.060 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.324      ;
; -3.060 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.324      ;
; -3.055 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.319      ;
; -3.030 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.294      ;
; -3.030 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 4.294      ;
; -2.441 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 3.705      ;
; -2.441 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 3.705      ;
; -2.441 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 3.705      ;
; -2.441 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 3.705      ;
; -2.441 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit0      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 3.705      ;
; -2.441 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bitend    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 1.000        ; 0.597      ; 3.705      ;
+--------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'rs232_rx'                                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.907 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 1.000        ; -0.042     ; 3.532      ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'                                                                                                                                 ;
+--------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                                  ; Launch Clock ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -2.663 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 1.063      ; 4.393      ;
; -2.663 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 1.063      ; 4.393      ;
; -2.663 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 1.063      ; 4.393      ;
; -2.663 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 1.063      ; 4.393      ;
; -2.663 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 1.063      ; 4.393      ;
; -2.663 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 1.063      ; 4.393      ;
; -2.663 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 1.063      ; 4.393      ;
; -2.589 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 1.000        ; 1.063      ; 4.319      ;
+--------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                          ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.783 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 4.764      ; 3.524      ;
; 2.283 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 4.764      ; 3.524      ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                            ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.837 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.764      ; 3.524      ;
; -1.337 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.764      ; 3.524      ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'                                                                                                                                                                             ;
+-------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                                                                              ; Launch Clock ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+
; 2.887 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit4      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 3.705      ;
; 2.887 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit3      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 3.705      ;
; 2.887 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit2      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 3.705      ;
; 2.887 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit1      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 3.705      ;
; 2.887 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit0      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 3.705      ;
; 2.887 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bitend    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 3.705      ;
; 3.476 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.294      ;
; 3.476 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit7  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.294      ;
; 3.501 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.319      ;
; 3.506 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit6      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.324      ;
; 3.506 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit5      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.324      ;
; 3.506 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.324      ;
; 3.506 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8out_state.bit7      ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.324      ;
; 3.546 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|stop_state             ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.364      ;
; 3.546 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.364      ;
; 3.546 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.364      ;
; 3.564 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -0.500       ; 0.597      ; 3.882      ;
; 3.617 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit4  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.435      ;
; 3.617 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit5  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.435      ;
; 3.617 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit6  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.435      ;
; 3.617 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.435      ;
; 3.617 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.435      ;
; 3.617 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ackn        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.435      ;
; 3.617 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.435      ;
; 3.617 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.435      ;
; 3.629 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.447      ;
; 3.629 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.447      ;
; 3.629 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.447      ;
; 3.629 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.447      ;
; 3.629 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.447      ;
; 3.629 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.447      ;
; 3.629 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.447      ;
; 3.635 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.453      ;
; 3.635 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.453      ;
; 3.635 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.453      ;
; 3.635 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.453      ;
; 3.635 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.453      ;
; 3.635 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.453      ;
; 3.635 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]            ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.453      ;
; 4.159 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.977      ;
; 4.163 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.981      ;
; 4.163 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.981      ;
; 4.163 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.981      ;
; 4.163 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 4.981      ;
; 4.200 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit3  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 5.018      ;
; 4.200 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit2  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 5.018      ;
; 4.200 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 5.018      ;
; 4.200 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 5.018      ;
; 4.253 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 5.071      ;
; 4.253 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_end   ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 0.000        ; 0.597      ; 5.071      ;
+-------+---------------+------------------------------------------------------------------------------------------------------+--------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.970 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_out2                    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.191      ;
; 2.970 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in0      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.191      ;
; 2.970 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 3.191      ;
; 2.970 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 3.191      ;
; 2.970 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in3      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.191      ;
; 2.970 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in4      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.191      ;
; 2.970 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in5      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.191      ;
; 2.970 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in6      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.191      ;
; 2.970 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 3.191      ;
; 3.385 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 3.606      ;
; 3.385 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[4]               ; clk          ; clk         ; 0.000        ; 0.000      ; 3.606      ;
; 3.385 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 3.606      ;
; 3.385 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 3.606      ;
; 3.385 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 3.606      ;
; 3.385 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[5]               ; clk          ; clk         ; 0.000        ; 0.000      ; 3.606      ;
; 3.385 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[6]               ; clk          ; clk         ; 0.000        ; 0.000      ; 3.606      ;
; 3.385 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|send_count[7]               ; clk          ; clk         ; 0.000        ; 0.000      ; 3.606      ;
; 3.440 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 3.661      ;
; 3.440 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out1    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.661      ;
; 3.440 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 3.661      ;
; 3.440 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 3.661      ;
; 3.440 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out2    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.661      ;
; 3.440 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out3    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.661      ;
; 3.440 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 3.661      ;
; 3.440 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 3.661      ;
; 3.440 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out0    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.661      ;
; 3.440 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out_end ; clk          ; clk         ; 0.000        ; 0.000      ; 3.661      ;
; 4.125 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.346      ;
; 4.125 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.346      ;
; 4.125 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.346      ;
; 4.125 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.346      ;
; 4.125 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.346      ;
; 4.125 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.346      ;
; 4.125 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.346      ;
; 4.178 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.addr_read        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.399      ;
; 4.178 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in6      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.399      ;
; 4.178 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_write       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.399      ;
; 4.178 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.idle             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.399      ;
; 4.193 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in5      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.414      ;
; 4.193 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in4      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.414      ;
; 4.193 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_end      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.414      ;
; 4.193 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.write_read_flag  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.414      ;
; 4.193 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|write_read                  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.414      ;
; 4.193 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.414      ;
; 4.198 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.419      ;
; 4.198 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.419      ;
; 4.198 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.419      ;
; 4.198 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.419      ;
; 4.198 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.419      ;
; 4.198 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.419      ;
; 4.198 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.419      ;
; 4.219 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_status[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.440      ;
; 4.219 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|receive_count[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.440      ;
; 4.219 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.440      ;
; 4.227 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|scl_regi                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.448      ;
; 4.227 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|scl_regi0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.448      ;
; 4.227 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|stop_bus_reg                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.448      ;
; 4.227 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in2      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.448      ;
; 4.227 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in1      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.448      ;
; 4.227 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in0      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.448      ;
; 4.227 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_regi                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.448      ;
; 4.227 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.448      ;
; 4.227 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.448      ;
; 4.227 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_regi0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.448      ;
; 4.227 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|start_bus_reg               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.448      ;
; 4.233 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_out1                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.454      ;
; 4.233 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.454      ;
; 4.233 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.454      ;
; 4.233 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.454      ;
; 4.233 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.454      ;
; 4.233 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.454      ;
; 4.233 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.454      ;
; 4.236 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out7    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.457      ;
; 4.236 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_in_ack      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.457      ;
; 4.236 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_reg[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.457      ;
; 4.236 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_end      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.457      ;
; 4.236 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_out_ack     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.457      ;
; 4.236 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in1      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.457      ;
; 4.236 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in2      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.457      ;
; 4.236 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_reg[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.457      ;
; 4.236 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_in_state.data_in7      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.457      ;
; 4.289 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.510      ;
; 4.289 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out5    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.510      ;
; 4.289 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out4    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.510      ;
; 4.289 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.510      ;
; 4.289 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_state.data_out6    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.510      ;
; 4.289 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|data_out_reg[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.510      ;
; 4.294 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|sda_en                      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.515      ;
; 4.294 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|ack_state.10                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.515      ;
; 4.294 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|ack_state.00                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.515      ;
; 4.345 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|flag                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.566      ;
; 4.345 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|ack_state.11                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.566      ;
; 4.345 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|ack_state.01                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.566      ;
; 4.377 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.data_read        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.598      ;
; 4.377 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.addr_ack         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.598      ;
; 4.377 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|main_state.if_rep_start     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.598      ;
; 4.377 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|reset_n2 ; i2c_slave_subad:i2c_slave_subad_instance|i2c_slave_op_subad:i2c_slave_op_subad_inst|addr_in_state.addr_in3      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.598      ;
; 4.760 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.981      ;
; 4.760 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.981      ;
; 4.839 ; subad_i2c_rst                                                                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[5]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 5.060      ;
+-------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'                                                                                                                                 ;
+-------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                                  ; Launch Clock ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; 3.035 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 1.063      ; 4.319      ;
; 3.109 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 1.063      ; 4.393      ;
; 3.109 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 1.063      ; 4.393      ;
; 3.109 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 1.063      ; 4.393      ;
; 3.109 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 1.063      ; 4.393      ;
; 3.109 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 1.063      ; 4.393      ;
; 3.109 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 1.063      ; 4.393      ;
; 3.109 ; subad_i2c_rst ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3] ; clk          ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 0.000        ; 1.063      ; 4.393      ;
+-------+---------------+----------------------------------------------------------+--------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'rs232_rx'                                                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 3.353 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 0.000        ; -0.042     ; 3.532      ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[0]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[0]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[10]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[10]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[11]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[11]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[12]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[12]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[13]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[13]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[14]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[14]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[15]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[15]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[16]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[16]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[17]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[17]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[18]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[18]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[19]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[19]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[1]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[1]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[20]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[20]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[21]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[21]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[22]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[22]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[23]                                          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[23]                                          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[2]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[2]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[3]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[3]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[4]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[4]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[5]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[5]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[6]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[6]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[7]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[7]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[8]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[8]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[9]                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[9]                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.IDLE                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.IDLE                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.S1                                             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.S1                                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.SAVE                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.SAVE                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.WAIT                                           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.WAIT                                           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Flag_temp                                              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Flag_temp                                              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|RD          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|WR          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|clk_div[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|data_reg[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[0]                                              ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[0]                                              ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[10]                                             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[10]                                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[11]                                             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[11]                                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[12]                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'rs232_rx'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; rs232_rx ; Rise       ; rs232_rx                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack'                                                                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                             ; Clock Edge ; Target                                                     ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[0]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[1]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[2]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[3]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[4]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[5]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[6]   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7]   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|send_count[7]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|I2C_wr_subad_instance|ack|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|I2C_wr_subad_instance|ack|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[0]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[0]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[1]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[1]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[2]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[2]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[3]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[3]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[4]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[4]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[5]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[5]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[6]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[6]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[7]|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; Rise       ; I2C_MASTER_SUBAD_instance|send_count[7]|clk                ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk'                                                                                                                                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|FF                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|RF                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|WF                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack                    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[0]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[1]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[2]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[3]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[4]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[5]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[6]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_read[7]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[0]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[1]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[2]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[3]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[4]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[5]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[6]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|cnt_write[7]           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[0]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[1]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[2]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[3]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[4]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[5]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[6]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[7]            ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_buf[7]            ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[0]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[0]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[1]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[1]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[2]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[2]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[3]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[3]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[4]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[4]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[5]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[5]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[6]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[6]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[7]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|data_from_rm[7]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|head_state             ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_data              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|link_sda               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ackn        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ackn        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.addr_write  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.data_read   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.idle        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.ready       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.stop        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|main_state.write_start ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|scl                    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_begin ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit0  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|sh8in_state.read_bit1  ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                        ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; BusA[*]   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 3.389  ; 3.389  ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[77] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 3.389  ; 3.389  ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]   ; clk                                                ; 10.060 ; 10.060 ; Rise       ; clk                                                ;
;  BusA[76] ; clk                                                ; 10.060 ; 10.060 ; Rise       ; clk                                                ;
;  BusA[77] ; clk                                                ; 5.869  ; 5.869  ; Rise       ; clk                                                ;
; rst_n     ; clk                                                ; 3.527  ; 3.527  ; Rise       ; clk                                                ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg          ; 1.634  ; 1.634  ; Fall       ; speed_select:speed_select|buad_clk_rx_reg          ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                         ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; BusA[*]   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -2.729 ; -2.729 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[77] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; -2.729 ; -2.729 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]   ; clk                                                ; -1.952 ; -1.952 ; Rise       ; clk                                                ;
;  BusA[76] ; clk                                                ; -1.952 ; -1.952 ; Rise       ; clk                                                ;
;  BusA[77] ; clk                                                ; -1.969 ; -1.969 ; Rise       ; clk                                                ;
; rst_n     ; clk                                                ; -2.381 ; -2.381 ; Rise       ; clk                                                ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg          ; -0.313 ; -0.313 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg          ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                              ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; BusA[*]   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.823 ; 12.823 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[77] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.823 ; 12.823 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.899 ; 12.899 ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[76] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.899 ; 12.899 ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]   ; clk                                                ; 13.970 ; 13.970 ; Rise       ; clk                                                ;
;  BusA[76] ; clk                                                ; 12.411 ; 12.411 ; Rise       ; clk                                                ;
;  BusA[77] ; clk                                                ; 13.970 ; 13.970 ; Rise       ; clk                                                ;
; led       ; clk                                                ; 9.253  ; 9.253  ; Rise       ; clk                                                ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                      ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+
; BusA[*]   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.611 ; 12.611 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[77] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.611 ; 12.611 ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.899 ; 12.899 ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[76] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 12.899 ; 12.899 ; Fall       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]   ; clk                                                ; 11.452 ; 11.452 ; Rise       ; clk                                                ;
;  BusA[76] ; clk                                                ; 11.452 ; 11.452 ; Rise       ; clk                                                ;
;  BusA[77] ; clk                                                ; 12.548 ; 12.548 ; Rise       ; clk                                                ;
; led       ; clk                                                ; 9.253  ; 9.253  ; Rise       ; clk                                                ;
+-----------+----------------------------------------------------+--------+--------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                              ;
+-----------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                         ; Rise   ; Fall ; Clock Edge ; Clock Reference                                    ;
+-----------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+
; BusA[*]   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.999 ;      ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[77] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.999 ;      ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]   ; clk                                                ; 10.502 ;      ; Rise       ; clk                                                ;
;  BusA[76] ; clk                                                ; 11.288 ;      ; Rise       ; clk                                                ;
;  BusA[77] ; clk                                                ; 10.502 ;      ; Rise       ; clk                                                ;
+-----------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                      ;
+-----------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                         ; Rise   ; Fall ; Clock Edge ; Clock Reference                                    ;
+-----------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+
; BusA[*]   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.999 ;      ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[77] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.999 ;      ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]   ; clk                                                ; 10.502 ;      ; Rise       ; clk                                                ;
;  BusA[76] ; clk                                                ; 11.204 ;      ; Rise       ; clk                                                ;
;  BusA[77] ; clk                                                ; 10.502 ;      ; Rise       ; clk                                                ;
+-----------+----------------------------------------------------+--------+------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                     ;
+-----------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+
; BusA[*]   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.999    ;           ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[77] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.999    ;           ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]   ; clk                                                ; 10.502    ;           ; Rise       ; clk                                                ;
;  BusA[76] ; clk                                                ; 11.288    ;           ; Rise       ; clk                                                ;
;  BusA[77] ; clk                                                ; 10.502    ;           ; Rise       ; clk                                                ;
+-----------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                             ;
+-----------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+
; BusA[*]   ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.999    ;           ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
;  BusA[77] ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ; 11.999    ;           ; Rise       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk ;
; BusA[*]   ; clk                                                ; 10.502    ;           ; Rise       ; clk                                                ;
;  BusA[76] ; clk                                                ; 11.204    ;           ; Rise       ; clk                                                ;
;  BusA[77] ; clk                                                ; 10.502    ;           ; Rise       ; clk                                                ;
+-----------+----------------------------------------------------+-----------+-----------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                               ; clk                                                                               ; 2413     ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; clk                                                                               ; 96       ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; clk                                                                               ; 1        ; 1        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; clk                                                                               ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; clk                                                                               ; 0        ; 40       ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 116      ; 0        ; 0        ; 0        ;
; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 43       ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 2        ; 2        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 1693     ; 103      ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                          ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; speed_select:speed_select|buad_clk_rx_reg                                         ; 15       ; 0        ; 91       ; 17       ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                               ; clk                                                                               ; 2413     ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; clk                                                                               ; 96       ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; clk                                                                               ; 1        ; 1        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; clk                                                                               ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; clk                                                                               ; 0        ; 40       ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 116      ; 0        ; 0        ; 0        ;
; clk                                                                               ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 43       ; 0        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 2        ; 2        ; 0        ; 0        ;
; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 1693     ; 103      ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                               ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                          ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                         ; speed_select:speed_select|buad_clk_rx_reg                                         ; 15       ; 0        ; 91       ; 17       ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                        ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                                                               ; 114      ; 0        ; 0        ; 0        ;
; clk                                       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 8        ; 0        ; 0        ; 0        ;
; clk                                       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 49       ; 0        ; 1        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                                                          ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                         ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                                                               ; 114      ; 0        ; 0        ; 0        ;
; clk                                       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack ; 8        ; 0        ; 0        ; 0        ;
; clk                                       ; I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk                                ; 49       ; 0        ; 1        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                                                          ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg                                         ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 186   ; 186  ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Tue May 08 15:41:33 2018
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_rx_reg speed_select:speed_select|buad_clk_rx_reg
    Info (332105): create_clock -period 1.000 -name my_uart_rx:my_uart_rx|rx_enable_reg my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332105): create_clock -period 1.000 -name rs232_rx rs232_rx
    Info (332105): create_clock -period 1.000 -name I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk
    Info (332105): create_clock -period 1.000 -name I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.542
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.542            -652.503 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk 
    Info (332119):    -9.739           -1038.803 clk 
    Info (332119):    -5.186             -90.482 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -4.071             -31.980 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack 
    Info (332119):    -1.285              -1.285 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case hold slack is -2.399
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.399              -2.399 clk 
    Info (332119):    -1.804              -1.804 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk 
    Info (332119):    -1.196              -9.568 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     1.731               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     2.160               0.000 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack 
Info (332146): Worst-case recovery slack is -4.576
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.576            -417.069 clk 
    Info (332119):    -3.807            -159.602 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk 
    Info (332119):    -2.907              -2.907 rs232_rx 
    Info (332119):    -2.663             -21.230 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack 
    Info (332119):     1.783               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332146): Worst-case removal slack is -1.837
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.837              -1.837 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     2.887               0.000 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk 
    Info (332119):     2.970               0.000 clk 
    Info (332119):     3.035               0.000 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack 
    Info (332119):     3.353               0.000 rs232_rx 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 rs232_rx 
    Info (332119):     0.234               0.000 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|I2C_wr_subad:I2C_wr_subad_instance|ack 
    Info (332119):     0.234               0.000 I2C_MASTER_SUBAD:I2C_MASTER_SUBAD_instance|scl_clk 
    Info (332119):     0.234               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 431 megabytes
    Info: Processing ended: Tue May 08 15:41:39 2018
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:02


