<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:45.2045</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7038302</applicationNumber><claimCount>23</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 표시 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND DISPLAY DEVICE</inventionTitleEng><openDate>2025.01.07</openDate><openNumber>10-2025-0003877</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.11.18</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/23</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 고정세(高精細) 표시 장치를 제공한다. 표시 장치가 트랜지스터를 가지고, 트랜지스터의 반도체층은 기판 위의 층간 절연층에 형성된 개구의 내부에 제공된다. 개구 아래에 플로팅 상태의 도전층이 제공된다. 층간 절연층 위에는 평면에서 보았을 때 상기 개구를 개재(介在)하여 대향하는 위치에 소스 전극과 드레인 전극이 제공된다. 반도체층 위에는 게이트 절연층 및 게이트 전극이 제공된다. 반도체층 중 개구의 측면을 따르는 영역을 채널 형성 영역으로 할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.10.26</internationOpenDate><internationOpenNumber>WO2023203429</internationOpenNumber><internationalApplicationDate>2023.04.10</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/053621</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,트랜지스터와,제 1 절연층을 가지고,상기 트랜지스터는제 1 도전층과,제 2 도전층과,제 3 도전층과,제 4 도전층과,반도체층과,제 2 절연층을 가지고,상기 제 1 절연층은 상기 제 1 도전층 위에 제공되고,상기 제 2 도전층 및 상기 제 3 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 1 절연층은 상기 제 1 도전층에 도달하는 개구를 가지고,상기 제 2 도전층과 상기 제 3 도전층은 평면에서 보았을 때 상기 개구를 개재(介在)하여 대향하는 위치에 제공되고,상기 반도체층은 상기 제 1 도전층과 접하는 영역, 상기 제 2 도전층과 접하는 영역, 및 상기 제 3 도전층과 접하는 영역을 가지고, 또한 상기 개구의 내부에 위치하는 영역을 가지도록 제공되고,상기 제 2 절연층은 상기 개구의 내부에 위치하는 영역을 가지도록 상기 반도체층 위에 제공되고,상기 제 4 도전층은 상기 개구의 내부에 위치하는 영역을 가지도록 상기 제 2 절연층 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 도전층은 플로팅 상태이고,상기 제 2 도전층은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고,상기 제 3 도전층은 상기 트랜지스터의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능하고,상기 제 4 도전층은 상기 트랜지스터의 게이트 전극으로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 반도체층의 단부는 상기 제 2 도전층과 중첩되는 영역과, 상기 제 3 도전층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 또는 제 2 항에 있어서,상기 제 1 도전층은 상기 제 2 도전층과 중첩되는 영역과, 상기 제 3 도전층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 또는 제 2 항에 있어서,상기 반도체층은 금속 산화물을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 금속 산화물은 인듐과, 아연과, M(M은 알루미늄, 타이타늄, 갈륨, 저마늄, 주석, 이트륨, 지르코늄, 란타넘, 세륨, 네오디뮴, 및 하프늄에서 선택된 1종류 또는 복수 종류)을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 표시 장치로서,신호선 구동 회로와,트랜지스터와,제 1 절연층과,화소를 가지고,상기 트랜지스터는제 1 도전층과,제 2 도전층과,제 3 도전층과,제 4 도전층과,반도체층과,제 2 절연층을 가지고,상기 제 1 절연층은 상기 제 1 도전층 위에 제공되고,상기 제 2 도전층 및 상기 제 3 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 1 절연층은 상기 제 1 도전층에 도달하는 개구를 가지고,상기 제 2 도전층과 상기 제 3 도전층은 평면에서 보았을 때 상기 개구를 개재하여 대향하는 위치에 제공되고,상기 반도체층은 상기 제 1 도전층과 접하는 영역, 상기 제 2 도전층과 접하는 영역, 및 상기 제 3 도전층과 접하는 영역을 가지고, 또한 상기 개구의 내부에 위치하는 영역을 가지도록 제공되고,상기 제 2 절연층은 상기 개구의 내부에 위치하는 영역을 가지도록 상기 반도체층 위에 제공되고,상기 제 4 도전층은 상기 개구의 내부에 위치하는 영역을 가지도록 상기 제 2 절연층 위에 제공되고,상기 제 2 도전층은 상기 신호선 구동 회로와 전기적으로 접속되고,상기 제 3 도전층은 상기 화소와 전기적으로 접속되는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 1 도전층은 플로팅 상태이고,상기 제 4 도전층은 상기 트랜지스터의 게이트 전극으로서 기능하는, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제 7 항 또는 제 8 항에 있어서,상기 반도체층의 단부는 상기 제 2 도전층과 중첩되는 영역과, 상기 제 3 도전층과 중첩되는 영역을 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제 7 항 또는 제 8 항에 있어서,상기 제 1 도전층은 상기 제 2 도전층과 중첩되는 영역과, 상기 제 3 도전층과 중첩되는 영역을 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제 7 항 또는 제 8 항에 있어서,상기 반도체층은 금속 산화물을 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 금속 산화물은 인듐과, 아연과, M(M은 알루미늄, 타이타늄, 갈륨, 저마늄, 주석, 이트륨, 지르코늄, 란타넘, 세륨, 네오디뮴, 및 하프늄에서 선택된 1종류 또는 복수 종류)을 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 표시 장치로서,신호선 구동 회로와,제 1 트랜지스터와,제 2 트랜지스터와,제 1 절연층과,제 1 화소와,제 2 화소를 가지고,상기 제 1 트랜지스터는제 1 도전층과,제 2 도전층과,제 3 도전층과,제 4 도전층과,제 1 반도체층과,제 2 절연층을 가지고,상기 제 2 트랜지스터는상기 제 2 도전층과,제 5 도전층과,제 6 도전층과,제 7 도전층과,제 2 반도체층과,상기 제 2 절연층을 가지고,상기 제 1 절연층은 상기 제 1 도전층 위 및 상기 제 5 도전층 위에 제공되고,상기 제 2 도전층, 상기 제 3 도전층, 및 상기 제 6 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 1 절연층은 상기 제 1 도전층에 도달하는 제 1 개구 및 상기 제 5 도전층에 도달하는 제 2 개구를 가지고,상기 제 2 도전층과 상기 제 3 도전층은 평면에서 보았을 때 상기 제 1 개구를 개재하여 대향하는 위치에 제공되고,상기 제 2 도전층과 상기 제 6 도전층은 평면에서 보았을 때 상기 제 2 개구를 개재하여 대향하는 위치에 제공되고,상기 제 1 반도체층은 상기 제 1 도전층과 접하는 영역, 상기 제 2 도전층과 접하는 영역, 및 상기 제 3 도전층과 접하는 영역을 가지고, 또한 상기 제 1 개구의 내부에 위치하는 영역을 가지도록 제공되고,상기 제 2 반도체층은 상기 제 2 도전층과 접하는 영역, 상기 제 5 도전층과 접하는 영역, 및 상기 제 6 도전층과 접하는 영역을 가지고, 또한 상기 제 2 개구의 내부에 위치하는 영역을 가지도록 제공되고,상기 제 2 절연층은 상기 제 1 개구의 내부에 위치하는 영역 및 상기 제 2 개구의 내부에 위치하는 영역을 가지도록 상기 제 1 반도체층 위 및 상기 제 2 반도체층 위에 제공되고,상기 제 4 도전층은 상기 제 1 개구의 내부에 위치하는 영역을 가지도록 상기 제 2 절연층 위에 제공되고,상기 제 7 도전층은 상기 제 2 개구의 내부에 위치하는 영역을 가지도록 상기 제 2 절연층 위에 제공되고,상기 제 2 도전층은 상기 신호선 구동 회로와 전기적으로 접속되고,상기 제 3 도전층은 상기 제 1 화소와 전기적으로 접속되고,상기 제 6 도전층은 상기 제 2 화소와 전기적으로 접속되는, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 제 1 도전층 및 상기 제 5 도전층은 플로팅 상태이고,상기 제 4 도전층은 상기 제 1 트랜지스터의 게이트 전극으로서 기능하고,상기 제 7 도전층은 상기 제 2 트랜지스터의 게이트 전극으로서 기능하는, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제 13 항 또는 제 14 항에 있어서,상기 제 1 반도체층의 단부는 상기 제 2 도전층과 중첩되는 영역과, 상기 제 3 도전층과 중첩되는 영역을 가지고,상기 제 2 반도체층의 단부는 상기 제 2 도전층과 중첩되는 영역과, 상기 제 6 도전층과 중첩되는 영역을 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제 13 항 또는 제 14 항에 있어서,상기 제 1 도전층은 상기 제 2 도전층과 중첩되는 영역과, 상기 제 3 도전층과 중첩되는 영역을 가지고,상기 제 5 도전층은 상기 제 2 도전층과 중첩되는 영역과, 상기 제 6 도전층과 중첩되는 영역을 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제 13 항 또는 제 14 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 금속 산화물을 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 금속 산화물은 인듐과, 아연과, M(M은 알루미늄, 타이타늄, 갈륨, 저마늄, 주석, 이트륨, 지르코늄, 란타넘, 세륨, 네오디뮴, 및 하프늄에서 선택된 1종류 또는 복수 종류)을 가지는, 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제 13 항 또는 제 14 항에 있어서,상기 표시 장치는 제어 회로를 가지고,상기 제어 회로는 제 1 신호를 생성하여 상기 제 4 도전층에 출력하는 기능을 가지고,상기 제어 회로는 제 2 신호를 생성하여 상기 제 7 도전층에 출력하는 기능을 가지고,상기 제 1 신호와 상기 제 2 신호는 서로 상보적인 신호인, 표시 장치.</claim></claimInfo><claimInfo><claim>20. 반도체 장치로서,트랜지스터와,제 1 절연층을 가지고,상기 트랜지스터는제 1 도전층과,제 2 도전층과,제 3 도전층과,반도체층과,제 2 절연층을 가지고,상기 제 1 절연층은 개구를 가지고,상기 반도체층은 상기 개구의 내부에 위치하는 영역을 가지도록 제공되고,상기 반도체층의 상면은 상기 제 1 도전층과 접하는 영역 및 상기 제 2 도전층과 접하는 영역을 가지고,상기 제 1 도전층 및 상기 제 2 도전층은 평면에서 보았을 때 상기 개구를 개재하여 대향하는 위치에 제공되고,상기 제 2 절연층은 상기 개구의 내부에 위치하는 영역을 가지도록 상기 반도체층 위에 제공되고,상기 제 3 도전층은 상기 개구의 내부에 위치하는 영역을 가지도록 상기 제 2 절연층 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>21. 반도체 장치로서,트랜지스터와,제 1 절연층을 가지고,상기 트랜지스터는제 1 도전층과,제 2 도전층과,제 3 도전층과,제 4 도전층과,반도체층과,제 2 절연층을 가지고,상기 제 1 절연층은 제 1 개구 및 제 2 개구를 가지고,상기 반도체층은 상기 제 1 개구의 내부에 위치하는 영역 및 제 2 개구의 내부에 위치하는 영역을 가지도록 제공되고,상기 반도체층은 상기 제 1 도전층과 접하는 영역, 상기 제 2 도전층과 접하는 영역, 및 상기 제 3 도전층과 접하는 영역을 가지도록 제공되고,상기 제 1 도전층 및 상기 제 2 도전층은 평면에서 보았을 때 상기 제 1 개구를 개재하여 대향하는 위치에 제공되고,상기 제 2 도전층 및 상기 제 3 도전층은 평면에서 보았을 때 상기 제 2 개구를 개재하여 대향하는 위치에 제공되고,상기 제 2 절연층은 상기 제 1 개구의 내부에 위치하는 영역 및 상기 제 2 개구의 내부에 위치하는 영역을 가지도록 상기 반도체층 위에 제공되고,상기 제 4 도전층은 상기 제 1 개구의 내부에 위치하는 영역 및 상기 제 2 개구의 내부에 위치하는 영역을 가지도록 상기 제 2 절연층 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>22. 반도체 장치로서,트랜지스터와,제 1 절연층을 가지고,상기 트랜지스터는제 1 도전층과,제 2 도전층과,제 3 도전층과,반도체층과,제 2 절연층을 가지고,상기 제 1 절연층은 제 1 개구 및 제 2 개구를 가지고,상기 반도체층은 상기 제 1 개구의 내부에 위치하는 영역 및 제 2 개구의 내부에 위치하는 영역을 가지도록 제공되고,상기 반도체층은 상기 제 1 도전층과 접하는 영역 및 상기 제 2 도전층과 접하는 영역을 가지도록 제공되고,상기 제 1 도전층 및 상기 제 2 도전층은 평면에서 보았을 때 상기 제 1 개구 및 상기 제 2 개구를 개재하여 대향하는 위치에 제공되고,상기 제 2 절연층은 상기 제 1 개구의 내부에 위치하는 영역 및 상기 제 2 개구의 내부에 위치하는 영역을 가지도록 상기 반도체층 위에 제공되고,상기 제 3 도전층은 상기 제 1 개구의 내부에 위치하는 영역 및 상기 제 2 개구의 내부에 위치하는 영역을 가지도록 상기 제 2 절연층 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>23. 제 22 항에 있어서,상기 반도체층은 평면에서 보았을 때 상기 제 1 개구와 상기 제 2 개구 사이의 영역에서 상기 제 1 절연층의 상면과 접하는 영역을 가지는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>KIMURA, Hajime</engName><name>키무라 하지메</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.04.22</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-070711</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.05.20</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-082945</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.11.18</receiptDate><receiptNumber>1-1-2024-1264855-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.11.25</receiptDate><receiptNumber>1-5-2024-0191584-80</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247038302.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2b4840edc8011603429fef83441bd7756a4873da095eafca43258a292c49009655efd0a1d05ac724e533e91408c4f2585d3209f2c7395c4</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf29af1ed9ae3e78d6d1824514ebc1f82c102ba47598aad5b88da36a9da58506c1dba4bb50f1b8e39998bc14dd5ba5bda2e0e288ca6a120f05</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>