digraph "CFG for '_Z27zero_dm_outliers_kernel_onePtii' function" {
	label="CFG for '_Z27zero_dm_outliers_kernel_onePtii' function";

	Node0x5a95f00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%3:\l  %4 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %5 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %6 = getelementptr i8, i8 addrspace(4)* %5, i64 4\l  %7 = bitcast i8 addrspace(4)* %6 to i16 addrspace(4)*\l  %8 = load i16, i16 addrspace(4)* %7, align 4, !range !4, !invariant.load !5\l  %9 = zext i16 %8 to i32\l  %10 = mul i32 %4, %9\l  %11 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %12 = add i32 %10, %11\l  %13 = icmp slt i32 %1, 1\l  %14 = mul nsw i32 %12, %1\l  br i1 %13, label %4284, label %15\l|{<s0>T|<s1>F}}"];
	Node0x5a95f00:s0 -> Node0x5a97ed0;
	Node0x5a95f00:s1 -> Node0x5a97f60;
	Node0x5a97f60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e97a5f70",label="{%15:\l15:                                               \l  %16 = add i32 %1, -1\l  %17 = and i32 %1, 7\l  %18 = icmp ult i32 %16, 7\l  br i1 %18, label %4257, label %19\l|{<s0>T|<s1>F}}"];
	Node0x5a97f60:s0 -> Node0x5a978c0;
	Node0x5a97f60:s1 -> Node0x5a98390;
	Node0x5a98390 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%19:\l19:                                               \l  %20 = and i32 %1, -8\l  br label %4318\l}"];
	Node0x5a98390 -> Node0x5a98590;
	Node0x5a98650 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%21:\l21:                                               \l  br i1 %13, label %199, label %22\l|{<s0>T|<s1>F}}"];
	Node0x5a98650:s0 -> Node0x5a986e0;
	Node0x5a98650:s1 -> Node0x5a98730;
	Node0x5a98730 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%22:\l22:                                               \l  %23 = fadd contract float %4289, %4314\l  %24 = fsub contract float %4289, %4314\l  %25 = add i32 %1, -1\l  %26 = and i32 %1, 7\l  %27 = icmp ult i32 %25, 7\l  br i1 %27, label %166, label %28\l|{<s0>T|<s1>F}}"];
	Node0x5a98730:s0 -> Node0x5a98be0;
	Node0x5a98730:s1 -> Node0x5a98c70;
	Node0x5a98c70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%28:\l28:                                               \l  %29 = and i32 %1, -8\l  br label %30\l}"];
	Node0x5a98c70 -> Node0x5a98e40;
	Node0x5a98e40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d0473d70",label="{%30:\l30:                                               \l  %31 = phi i32 [ 0, %28 ], [ %162, %30 ]\l  %32 = phi i32 [ 0, %28 ], [ %163, %30 ]\l  %33 = phi float [ 0.000000e+00, %28 ], [ %160, %30 ]\l  %34 = phi float [ 0.000000e+00, %28 ], [ %158, %30 ]\l  %35 = phi i32 [ 0, %28 ], [ %164, %30 ]\l  %36 = add nsw i32 %32, %14\l  %37 = sext i32 %36 to i64\l  %38 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %37\l  %39 = load i16, i16 addrspace(1)* %38, align 2, !tbaa !7, !amdgpu.noclobber\l... !5\l  %40 = uitofp i16 %39 to float\l  %41 = fcmp contract ogt float %23, %40\l  %42 = fcmp contract olt float %24, %40\l  %43 = and i1 %41, %42\l  %44 = fmul contract float %40, %40\l  %45 = select i1 %43, float %40, float -0.000000e+00\l  %46 = fadd contract float %34, %45\l  %47 = select i1 %43, float %44, float -0.000000e+00\l  %48 = fadd contract float %33, %47\l  %49 = zext i1 %43 to i32\l  %50 = add nuw nsw i32 %31, %49\l  %51 = or i32 %32, 1\l  %52 = add nsw i32 %51, %14\l  %53 = sext i32 %52 to i64\l  %54 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %53\l  %55 = load i16, i16 addrspace(1)* %54, align 2, !tbaa !7, !amdgpu.noclobber\l... !5\l  %56 = uitofp i16 %55 to float\l  %57 = fcmp contract ogt float %23, %56\l  %58 = fcmp contract olt float %24, %56\l  %59 = and i1 %57, %58\l  %60 = fmul contract float %56, %56\l  %61 = select i1 %59, float %56, float -0.000000e+00\l  %62 = fadd contract float %46, %61\l  %63 = select i1 %59, float %60, float -0.000000e+00\l  %64 = fadd contract float %48, %63\l  %65 = zext i1 %59 to i32\l  %66 = add nuw nsw i32 %50, %65\l  %67 = or i32 %32, 2\l  %68 = add nsw i32 %67, %14\l  %69 = sext i32 %68 to i64\l  %70 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %69\l  %71 = load i16, i16 addrspace(1)* %70, align 2, !tbaa !7, !amdgpu.noclobber\l... !5\l  %72 = uitofp i16 %71 to float\l  %73 = fcmp contract ogt float %23, %72\l  %74 = fcmp contract olt float %24, %72\l  %75 = and i1 %73, %74\l  %76 = fmul contract float %72, %72\l  %77 = select i1 %75, float %72, float -0.000000e+00\l  %78 = fadd contract float %62, %77\l  %79 = select i1 %75, float %76, float -0.000000e+00\l  %80 = fadd contract float %64, %79\l  %81 = zext i1 %75 to i32\l  %82 = add nuw nsw i32 %66, %81\l  %83 = or i32 %32, 3\l  %84 = add nsw i32 %83, %14\l  %85 = sext i32 %84 to i64\l  %86 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %85\l  %87 = load i16, i16 addrspace(1)* %86, align 2, !tbaa !7, !amdgpu.noclobber\l... !5\l  %88 = uitofp i16 %87 to float\l  %89 = fcmp contract ogt float %23, %88\l  %90 = fcmp contract olt float %24, %88\l  %91 = and i1 %89, %90\l  %92 = fmul contract float %88, %88\l  %93 = select i1 %91, float %88, float -0.000000e+00\l  %94 = fadd contract float %78, %93\l  %95 = select i1 %91, float %92, float -0.000000e+00\l  %96 = fadd contract float %80, %95\l  %97 = zext i1 %91 to i32\l  %98 = add nuw nsw i32 %82, %97\l  %99 = or i32 %32, 4\l  %100 = add nsw i32 %99, %14\l  %101 = sext i32 %100 to i64\l  %102 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %101\l  %103 = load i16, i16 addrspace(1)* %102, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %104 = uitofp i16 %103 to float\l  %105 = fcmp contract ogt float %23, %104\l  %106 = fcmp contract olt float %24, %104\l  %107 = and i1 %105, %106\l  %108 = fmul contract float %104, %104\l  %109 = select i1 %107, float %104, float -0.000000e+00\l  %110 = fadd contract float %94, %109\l  %111 = select i1 %107, float %108, float -0.000000e+00\l  %112 = fadd contract float %96, %111\l  %113 = zext i1 %107 to i32\l  %114 = add nuw nsw i32 %98, %113\l  %115 = or i32 %32, 5\l  %116 = add nsw i32 %115, %14\l  %117 = sext i32 %116 to i64\l  %118 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %117\l  %119 = load i16, i16 addrspace(1)* %118, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %120 = uitofp i16 %119 to float\l  %121 = fcmp contract ogt float %23, %120\l  %122 = fcmp contract olt float %24, %120\l  %123 = and i1 %121, %122\l  %124 = fmul contract float %120, %120\l  %125 = select i1 %123, float %120, float -0.000000e+00\l  %126 = fadd contract float %110, %125\l  %127 = select i1 %123, float %124, float -0.000000e+00\l  %128 = fadd contract float %112, %127\l  %129 = zext i1 %123 to i32\l  %130 = add nuw nsw i32 %114, %129\l  %131 = or i32 %32, 6\l  %132 = add nsw i32 %131, %14\l  %133 = sext i32 %132 to i64\l  %134 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %133\l  %135 = load i16, i16 addrspace(1)* %134, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %136 = uitofp i16 %135 to float\l  %137 = fcmp contract ogt float %23, %136\l  %138 = fcmp contract olt float %24, %136\l  %139 = and i1 %137, %138\l  %140 = fmul contract float %136, %136\l  %141 = select i1 %139, float %136, float -0.000000e+00\l  %142 = fadd contract float %126, %141\l  %143 = select i1 %139, float %140, float -0.000000e+00\l  %144 = fadd contract float %128, %143\l  %145 = zext i1 %139 to i32\l  %146 = add nuw nsw i32 %130, %145\l  %147 = or i32 %32, 7\l  %148 = add nsw i32 %147, %14\l  %149 = sext i32 %148 to i64\l  %150 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %149\l  %151 = load i16, i16 addrspace(1)* %150, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %152 = uitofp i16 %151 to float\l  %153 = fcmp contract ogt float %23, %152\l  %154 = fcmp contract olt float %24, %152\l  %155 = and i1 %153, %154\l  %156 = fmul contract float %152, %152\l  %157 = select i1 %155, float %152, float -0.000000e+00\l  %158 = fadd contract float %142, %157\l  %159 = select i1 %155, float %156, float -0.000000e+00\l  %160 = fadd contract float %144, %159\l  %161 = zext i1 %155 to i32\l  %162 = add nuw nsw i32 %146, %161\l  %163 = add nuw nsw i32 %32, 8\l  %164 = add i32 %35, 8\l  %165 = icmp eq i32 %164, %29\l  br i1 %165, label %166, label %30, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5a98e40:s0 -> Node0x5a98be0;
	Node0x5a98e40:s1 -> Node0x5a98e40;
	Node0x5a98be0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%166:\l166:                                              \l  %167 = phi float [ undef, %22 ], [ %158, %30 ]\l  %168 = phi float [ undef, %22 ], [ %160, %30 ]\l  %169 = phi i32 [ undef, %22 ], [ %162, %30 ]\l  %170 = phi i32 [ 0, %22 ], [ %162, %30 ]\l  %171 = phi i32 [ 0, %22 ], [ %163, %30 ]\l  %172 = phi float [ 0.000000e+00, %22 ], [ %160, %30 ]\l  %173 = phi float [ 0.000000e+00, %22 ], [ %158, %30 ]\l  %174 = icmp eq i32 %26, 0\l  br i1 %174, label %199, label %175\l|{<s0>T|<s1>F}}"];
	Node0x5a98be0:s0 -> Node0x5a986e0;
	Node0x5a98be0:s1 -> Node0x5aa0530;
	Node0x5aa0530 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cc403a70",label="{%175:\l175:                                              \l  %176 = phi i32 [ %195, %175 ], [ %170, %166 ]\l  %177 = phi i32 [ %196, %175 ], [ %171, %166 ]\l  %178 = phi float [ %193, %175 ], [ %172, %166 ]\l  %179 = phi float [ %191, %175 ], [ %173, %166 ]\l  %180 = phi i32 [ %197, %175 ], [ 0, %166 ]\l  %181 = add nsw i32 %177, %14\l  %182 = sext i32 %181 to i64\l  %183 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %182\l  %184 = load i16, i16 addrspace(1)* %183, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %185 = uitofp i16 %184 to float\l  %186 = fcmp contract ogt float %23, %185\l  %187 = fcmp contract olt float %24, %185\l  %188 = and i1 %186, %187\l  %189 = fmul contract float %185, %185\l  %190 = select i1 %188, float %185, float -0.000000e+00\l  %191 = fadd contract float %179, %190\l  %192 = select i1 %188, float %189, float -0.000000e+00\l  %193 = fadd contract float %178, %192\l  %194 = zext i1 %188 to i32\l  %195 = add nuw nsw i32 %176, %194\l  %196 = add nuw nsw i32 %177, 1\l  %197 = add i32 %180, 1\l  %198 = icmp eq i32 %197, %26\l  br i1 %198, label %199, label %175, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x5aa0530:s0 -> Node0x5a986e0;
	Node0x5aa0530:s1 -> Node0x5aa0530;
	Node0x5a986e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%199:\l199:                                              \l  %200 = phi float [ 0.000000e+00, %21 ], [ %167, %166 ], [ %191, %175 ]\l  %201 = phi float [ 0.000000e+00, %21 ], [ %168, %166 ], [ %193, %175 ]\l  %202 = phi i32 [ 0, %21 ], [ %169, %166 ], [ %195, %175 ]\l  %203 = sitofp i32 %202 to float\l  %204 = fdiv contract float %200, %203\l  %205 = fdiv contract float %201, %203\l  %206 = fmul contract float %204, %204\l  %207 = fsub contract float %205, %206\l  %208 = fcmp olt float %207, 0x39F0000000000000\l  %209 = select i1 %208, float 0x41F0000000000000, float 1.000000e+00\l  %210 = fmul float %207, %209\l  %211 = tail call float @llvm.sqrt.f32(float %210)\l  %212 = bitcast float %211 to i32\l  %213 = add nsw i32 %212, -1\l  %214 = bitcast i32 %213 to float\l  %215 = add nsw i32 %212, 1\l  %216 = bitcast i32 %215 to float\l  %217 = tail call i1 @llvm.amdgcn.class.f32(float %210, i32 608)\l  %218 = select i1 %208, float 0x3EF0000000000000, float 1.000000e+00\l  %219 = fneg float %216\l  %220 = tail call float @llvm.fma.f32(float %219, float %211, float %210)\l  %221 = fcmp ogt float %220, 0.000000e+00\l  %222 = fneg float %214\l  %223 = tail call float @llvm.fma.f32(float %222, float %211, float %210)\l  %224 = fcmp ole float %223, 0.000000e+00\l  %225 = select i1 %224, float %214, float %211\l  %226 = select i1 %221, float %216, float %225\l  %227 = fmul float %218, %226\l  %228 = select i1 %217, float %210, float %227\l  %229 = fmul contract float %228, 2.000000e+00\l  %230 = fsub contract float %204, %4289\l  %231 = tail call float @llvm.fabs.f32(float %230)\l  %232 = fcmp contract ogt float %231, 0x3EB0C6F7A0000000\l  br i1 %232, label %233, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5a986e0:s0 -> Node0x5aa3060;
	Node0x5a986e0:s1 -> Node0x5aa30f0;
	Node0x5aa3060 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%233:\l233:                                              \l  br i1 %13, label %411, label %234\l|{<s0>T|<s1>F}}"];
	Node0x5aa3060:s0 -> Node0x5aa33a0;
	Node0x5aa3060:s1 -> Node0x5aa33f0;
	Node0x5aa33f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%234:\l234:                                              \l  %235 = fadd contract float %204, %229\l  %236 = fsub contract float %204, %229\l  %237 = add i32 %1, -1\l  %238 = and i32 %1, 7\l  %239 = icmp ult i32 %237, 7\l  br i1 %239, label %378, label %240\l|{<s0>T|<s1>F}}"];
	Node0x5aa33f0:s0 -> Node0x5aa3800;
	Node0x5aa33f0:s1 -> Node0x5aa3850;
	Node0x5aa3850 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%240:\l240:                                              \l  %241 = and i32 %1, -8\l  br label %242\l}"];
	Node0x5aa3850 -> Node0x5aa3a20;
	Node0x5aa3a20 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d8564670",label="{%242:\l242:                                              \l  %243 = phi i32 [ 0, %240 ], [ %374, %242 ]\l  %244 = phi i32 [ 0, %240 ], [ %375, %242 ]\l  %245 = phi float [ 0.000000e+00, %240 ], [ %372, %242 ]\l  %246 = phi float [ 0.000000e+00, %240 ], [ %370, %242 ]\l  %247 = phi i32 [ 0, %240 ], [ %376, %242 ]\l  %248 = add nsw i32 %244, %14\l  %249 = sext i32 %248 to i64\l  %250 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %249\l  %251 = load i16, i16 addrspace(1)* %250, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %252 = uitofp i16 %251 to float\l  %253 = fcmp contract ogt float %235, %252\l  %254 = fcmp contract olt float %236, %252\l  %255 = and i1 %253, %254\l  %256 = fmul contract float %252, %252\l  %257 = select i1 %255, float %252, float -0.000000e+00\l  %258 = fadd contract float %246, %257\l  %259 = select i1 %255, float %256, float -0.000000e+00\l  %260 = fadd contract float %245, %259\l  %261 = zext i1 %255 to i32\l  %262 = add nuw nsw i32 %243, %261\l  %263 = or i32 %244, 1\l  %264 = add nsw i32 %263, %14\l  %265 = sext i32 %264 to i64\l  %266 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %265\l  %267 = load i16, i16 addrspace(1)* %266, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %268 = uitofp i16 %267 to float\l  %269 = fcmp contract ogt float %235, %268\l  %270 = fcmp contract olt float %236, %268\l  %271 = and i1 %269, %270\l  %272 = fmul contract float %268, %268\l  %273 = select i1 %271, float %268, float -0.000000e+00\l  %274 = fadd contract float %258, %273\l  %275 = select i1 %271, float %272, float -0.000000e+00\l  %276 = fadd contract float %260, %275\l  %277 = zext i1 %271 to i32\l  %278 = add nuw nsw i32 %262, %277\l  %279 = or i32 %244, 2\l  %280 = add nsw i32 %279, %14\l  %281 = sext i32 %280 to i64\l  %282 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %281\l  %283 = load i16, i16 addrspace(1)* %282, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %284 = uitofp i16 %283 to float\l  %285 = fcmp contract ogt float %235, %284\l  %286 = fcmp contract olt float %236, %284\l  %287 = and i1 %285, %286\l  %288 = fmul contract float %284, %284\l  %289 = select i1 %287, float %284, float -0.000000e+00\l  %290 = fadd contract float %274, %289\l  %291 = select i1 %287, float %288, float -0.000000e+00\l  %292 = fadd contract float %276, %291\l  %293 = zext i1 %287 to i32\l  %294 = add nuw nsw i32 %278, %293\l  %295 = or i32 %244, 3\l  %296 = add nsw i32 %295, %14\l  %297 = sext i32 %296 to i64\l  %298 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %297\l  %299 = load i16, i16 addrspace(1)* %298, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %300 = uitofp i16 %299 to float\l  %301 = fcmp contract ogt float %235, %300\l  %302 = fcmp contract olt float %236, %300\l  %303 = and i1 %301, %302\l  %304 = fmul contract float %300, %300\l  %305 = select i1 %303, float %300, float -0.000000e+00\l  %306 = fadd contract float %290, %305\l  %307 = select i1 %303, float %304, float -0.000000e+00\l  %308 = fadd contract float %292, %307\l  %309 = zext i1 %303 to i32\l  %310 = add nuw nsw i32 %294, %309\l  %311 = or i32 %244, 4\l  %312 = add nsw i32 %311, %14\l  %313 = sext i32 %312 to i64\l  %314 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %313\l  %315 = load i16, i16 addrspace(1)* %314, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %316 = uitofp i16 %315 to float\l  %317 = fcmp contract ogt float %235, %316\l  %318 = fcmp contract olt float %236, %316\l  %319 = and i1 %317, %318\l  %320 = fmul contract float %316, %316\l  %321 = select i1 %319, float %316, float -0.000000e+00\l  %322 = fadd contract float %306, %321\l  %323 = select i1 %319, float %320, float -0.000000e+00\l  %324 = fadd contract float %308, %323\l  %325 = zext i1 %319 to i32\l  %326 = add nuw nsw i32 %310, %325\l  %327 = or i32 %244, 5\l  %328 = add nsw i32 %327, %14\l  %329 = sext i32 %328 to i64\l  %330 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %329\l  %331 = load i16, i16 addrspace(1)* %330, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %332 = uitofp i16 %331 to float\l  %333 = fcmp contract ogt float %235, %332\l  %334 = fcmp contract olt float %236, %332\l  %335 = and i1 %333, %334\l  %336 = fmul contract float %332, %332\l  %337 = select i1 %335, float %332, float -0.000000e+00\l  %338 = fadd contract float %322, %337\l  %339 = select i1 %335, float %336, float -0.000000e+00\l  %340 = fadd contract float %324, %339\l  %341 = zext i1 %335 to i32\l  %342 = add nuw nsw i32 %326, %341\l  %343 = or i32 %244, 6\l  %344 = add nsw i32 %343, %14\l  %345 = sext i32 %344 to i64\l  %346 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %345\l  %347 = load i16, i16 addrspace(1)* %346, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %348 = uitofp i16 %347 to float\l  %349 = fcmp contract ogt float %235, %348\l  %350 = fcmp contract olt float %236, %348\l  %351 = and i1 %349, %350\l  %352 = fmul contract float %348, %348\l  %353 = select i1 %351, float %348, float -0.000000e+00\l  %354 = fadd contract float %338, %353\l  %355 = select i1 %351, float %352, float -0.000000e+00\l  %356 = fadd contract float %340, %355\l  %357 = zext i1 %351 to i32\l  %358 = add nuw nsw i32 %342, %357\l  %359 = or i32 %244, 7\l  %360 = add nsw i32 %359, %14\l  %361 = sext i32 %360 to i64\l  %362 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %361\l  %363 = load i16, i16 addrspace(1)* %362, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %364 = uitofp i16 %363 to float\l  %365 = fcmp contract ogt float %235, %364\l  %366 = fcmp contract olt float %236, %364\l  %367 = and i1 %365, %366\l  %368 = fmul contract float %364, %364\l  %369 = select i1 %367, float %364, float -0.000000e+00\l  %370 = fadd contract float %354, %369\l  %371 = select i1 %367, float %368, float -0.000000e+00\l  %372 = fadd contract float %356, %371\l  %373 = zext i1 %367 to i32\l  %374 = add nuw nsw i32 %358, %373\l  %375 = add nuw nsw i32 %244, 8\l  %376 = add i32 %247, 8\l  %377 = icmp eq i32 %376, %241\l  br i1 %377, label %378, label %242, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5aa3a20:s0 -> Node0x5aa3800;
	Node0x5aa3a20:s1 -> Node0x5aa3a20;
	Node0x5aa3800 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%378:\l378:                                              \l  %379 = phi float [ undef, %234 ], [ %370, %242 ]\l  %380 = phi float [ undef, %234 ], [ %372, %242 ]\l  %381 = phi i32 [ undef, %234 ], [ %374, %242 ]\l  %382 = phi i32 [ 0, %234 ], [ %374, %242 ]\l  %383 = phi i32 [ 0, %234 ], [ %375, %242 ]\l  %384 = phi float [ 0.000000e+00, %234 ], [ %372, %242 ]\l  %385 = phi float [ 0.000000e+00, %234 ], [ %370, %242 ]\l  %386 = icmp eq i32 %238, 0\l  br i1 %386, label %411, label %387\l|{<s0>T|<s1>F}}"];
	Node0x5aa3800:s0 -> Node0x5aa33a0;
	Node0x5aa3800:s1 -> Node0x5aa9d00;
	Node0x5aa9d00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d6524470",label="{%387:\l387:                                              \l  %388 = phi i32 [ %407, %387 ], [ %382, %378 ]\l  %389 = phi i32 [ %408, %387 ], [ %383, %378 ]\l  %390 = phi float [ %405, %387 ], [ %384, %378 ]\l  %391 = phi float [ %403, %387 ], [ %385, %378 ]\l  %392 = phi i32 [ %409, %387 ], [ 0, %378 ]\l  %393 = add nsw i32 %389, %14\l  %394 = sext i32 %393 to i64\l  %395 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %394\l  %396 = load i16, i16 addrspace(1)* %395, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %397 = uitofp i16 %396 to float\l  %398 = fcmp contract ogt float %235, %397\l  %399 = fcmp contract olt float %236, %397\l  %400 = and i1 %398, %399\l  %401 = fmul contract float %397, %397\l  %402 = select i1 %400, float %397, float -0.000000e+00\l  %403 = fadd contract float %391, %402\l  %404 = select i1 %400, float %401, float -0.000000e+00\l  %405 = fadd contract float %390, %404\l  %406 = zext i1 %400 to i32\l  %407 = add nuw nsw i32 %388, %406\l  %408 = add nuw nsw i32 %389, 1\l  %409 = add i32 %392, 1\l  %410 = icmp eq i32 %409, %238\l  br i1 %410, label %411, label %387, !llvm.loop !16\l|{<s0>T|<s1>F}}"];
	Node0x5aa9d00:s0 -> Node0x5aa33a0;
	Node0x5aa9d00:s1 -> Node0x5aa9d00;
	Node0x5aa33a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%411:\l411:                                              \l  %412 = phi float [ 0.000000e+00, %233 ], [ %379, %378 ], [ %403, %387 ]\l  %413 = phi float [ 0.000000e+00, %233 ], [ %380, %378 ], [ %405, %387 ]\l  %414 = phi i32 [ 0, %233 ], [ %381, %378 ], [ %407, %387 ]\l  %415 = sitofp i32 %414 to float\l  %416 = fdiv contract float %412, %415\l  %417 = fdiv contract float %413, %415\l  %418 = fmul contract float %416, %416\l  %419 = fsub contract float %417, %418\l  %420 = fcmp olt float %419, 0x39F0000000000000\l  %421 = select i1 %420, float 0x41F0000000000000, float 1.000000e+00\l  %422 = fmul float %419, %421\l  %423 = tail call float @llvm.sqrt.f32(float %422)\l  %424 = bitcast float %423 to i32\l  %425 = add nsw i32 %424, -1\l  %426 = bitcast i32 %425 to float\l  %427 = add nsw i32 %424, 1\l  %428 = bitcast i32 %427 to float\l  %429 = tail call i1 @llvm.amdgcn.class.f32(float %422, i32 608)\l  %430 = select i1 %420, float 0x3EF0000000000000, float 1.000000e+00\l  %431 = fneg float %428\l  %432 = tail call float @llvm.fma.f32(float %431, float %423, float %422)\l  %433 = fcmp ogt float %432, 0.000000e+00\l  %434 = fneg float %426\l  %435 = tail call float @llvm.fma.f32(float %434, float %423, float %422)\l  %436 = fcmp ole float %435, 0.000000e+00\l  %437 = select i1 %436, float %426, float %423\l  %438 = select i1 %433, float %428, float %437\l  %439 = fmul float %430, %438\l  %440 = select i1 %429, float %422, float %439\l  %441 = fmul contract float %440, 2.000000e+00\l  %442 = fsub contract float %416, %204\l  %443 = tail call float @llvm.fabs.f32(float %442)\l  %444 = fcmp contract ogt float %443, 0x3EB0C6F7A0000000\l  br i1 %444, label %445, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5aa33a0:s0 -> Node0x5aac420;
	Node0x5aa33a0:s1 -> Node0x5aa30f0;
	Node0x5aac420 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%445:\l445:                                              \l  br i1 %13, label %623, label %446\l|{<s0>T|<s1>F}}"];
	Node0x5aac420:s0 -> Node0x5aaa050;
	Node0x5aac420:s1 -> Node0x5aacb30;
	Node0x5aacb30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%446:\l446:                                              \l  %447 = fadd contract float %416, %441\l  %448 = fsub contract float %416, %441\l  %449 = add i32 %1, -1\l  %450 = and i32 %1, 7\l  %451 = icmp ult i32 %449, 7\l  br i1 %451, label %590, label %452\l|{<s0>T|<s1>F}}"];
	Node0x5aacb30:s0 -> Node0x5aacf00;
	Node0x5aacb30:s1 -> Node0x5aacf50;
	Node0x5aacf50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%452:\l452:                                              \l  %453 = and i32 %1, -8\l  br label %454\l}"];
	Node0x5aacf50 -> Node0x5aad0e0;
	Node0x5aad0e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e36c5570",label="{%454:\l454:                                              \l  %455 = phi i32 [ 0, %452 ], [ %586, %454 ]\l  %456 = phi i32 [ 0, %452 ], [ %587, %454 ]\l  %457 = phi float [ 0.000000e+00, %452 ], [ %584, %454 ]\l  %458 = phi float [ 0.000000e+00, %452 ], [ %582, %454 ]\l  %459 = phi i32 [ 0, %452 ], [ %588, %454 ]\l  %460 = add nsw i32 %456, %14\l  %461 = sext i32 %460 to i64\l  %462 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %461\l  %463 = load i16, i16 addrspace(1)* %462, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %464 = uitofp i16 %463 to float\l  %465 = fcmp contract ogt float %447, %464\l  %466 = fcmp contract olt float %448, %464\l  %467 = and i1 %465, %466\l  %468 = fmul contract float %464, %464\l  %469 = select i1 %467, float %464, float -0.000000e+00\l  %470 = fadd contract float %458, %469\l  %471 = select i1 %467, float %468, float -0.000000e+00\l  %472 = fadd contract float %457, %471\l  %473 = zext i1 %467 to i32\l  %474 = add nuw nsw i32 %455, %473\l  %475 = or i32 %456, 1\l  %476 = add nsw i32 %475, %14\l  %477 = sext i32 %476 to i64\l  %478 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %477\l  %479 = load i16, i16 addrspace(1)* %478, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %480 = uitofp i16 %479 to float\l  %481 = fcmp contract ogt float %447, %480\l  %482 = fcmp contract olt float %448, %480\l  %483 = and i1 %481, %482\l  %484 = fmul contract float %480, %480\l  %485 = select i1 %483, float %480, float -0.000000e+00\l  %486 = fadd contract float %470, %485\l  %487 = select i1 %483, float %484, float -0.000000e+00\l  %488 = fadd contract float %472, %487\l  %489 = zext i1 %483 to i32\l  %490 = add nuw nsw i32 %474, %489\l  %491 = or i32 %456, 2\l  %492 = add nsw i32 %491, %14\l  %493 = sext i32 %492 to i64\l  %494 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %493\l  %495 = load i16, i16 addrspace(1)* %494, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %496 = uitofp i16 %495 to float\l  %497 = fcmp contract ogt float %447, %496\l  %498 = fcmp contract olt float %448, %496\l  %499 = and i1 %497, %498\l  %500 = fmul contract float %496, %496\l  %501 = select i1 %499, float %496, float -0.000000e+00\l  %502 = fadd contract float %486, %501\l  %503 = select i1 %499, float %500, float -0.000000e+00\l  %504 = fadd contract float %488, %503\l  %505 = zext i1 %499 to i32\l  %506 = add nuw nsw i32 %490, %505\l  %507 = or i32 %456, 3\l  %508 = add nsw i32 %507, %14\l  %509 = sext i32 %508 to i64\l  %510 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %509\l  %511 = load i16, i16 addrspace(1)* %510, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %512 = uitofp i16 %511 to float\l  %513 = fcmp contract ogt float %447, %512\l  %514 = fcmp contract olt float %448, %512\l  %515 = and i1 %513, %514\l  %516 = fmul contract float %512, %512\l  %517 = select i1 %515, float %512, float -0.000000e+00\l  %518 = fadd contract float %502, %517\l  %519 = select i1 %515, float %516, float -0.000000e+00\l  %520 = fadd contract float %504, %519\l  %521 = zext i1 %515 to i32\l  %522 = add nuw nsw i32 %506, %521\l  %523 = or i32 %456, 4\l  %524 = add nsw i32 %523, %14\l  %525 = sext i32 %524 to i64\l  %526 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %525\l  %527 = load i16, i16 addrspace(1)* %526, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %528 = uitofp i16 %527 to float\l  %529 = fcmp contract ogt float %447, %528\l  %530 = fcmp contract olt float %448, %528\l  %531 = and i1 %529, %530\l  %532 = fmul contract float %528, %528\l  %533 = select i1 %531, float %528, float -0.000000e+00\l  %534 = fadd contract float %518, %533\l  %535 = select i1 %531, float %532, float -0.000000e+00\l  %536 = fadd contract float %520, %535\l  %537 = zext i1 %531 to i32\l  %538 = add nuw nsw i32 %522, %537\l  %539 = or i32 %456, 5\l  %540 = add nsw i32 %539, %14\l  %541 = sext i32 %540 to i64\l  %542 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %541\l  %543 = load i16, i16 addrspace(1)* %542, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %544 = uitofp i16 %543 to float\l  %545 = fcmp contract ogt float %447, %544\l  %546 = fcmp contract olt float %448, %544\l  %547 = and i1 %545, %546\l  %548 = fmul contract float %544, %544\l  %549 = select i1 %547, float %544, float -0.000000e+00\l  %550 = fadd contract float %534, %549\l  %551 = select i1 %547, float %548, float -0.000000e+00\l  %552 = fadd contract float %536, %551\l  %553 = zext i1 %547 to i32\l  %554 = add nuw nsw i32 %538, %553\l  %555 = or i32 %456, 6\l  %556 = add nsw i32 %555, %14\l  %557 = sext i32 %556 to i64\l  %558 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %557\l  %559 = load i16, i16 addrspace(1)* %558, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %560 = uitofp i16 %559 to float\l  %561 = fcmp contract ogt float %447, %560\l  %562 = fcmp contract olt float %448, %560\l  %563 = and i1 %561, %562\l  %564 = fmul contract float %560, %560\l  %565 = select i1 %563, float %560, float -0.000000e+00\l  %566 = fadd contract float %550, %565\l  %567 = select i1 %563, float %564, float -0.000000e+00\l  %568 = fadd contract float %552, %567\l  %569 = zext i1 %563 to i32\l  %570 = add nuw nsw i32 %554, %569\l  %571 = or i32 %456, 7\l  %572 = add nsw i32 %571, %14\l  %573 = sext i32 %572 to i64\l  %574 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %573\l  %575 = load i16, i16 addrspace(1)* %574, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %576 = uitofp i16 %575 to float\l  %577 = fcmp contract ogt float %447, %576\l  %578 = fcmp contract olt float %448, %576\l  %579 = and i1 %577, %578\l  %580 = fmul contract float %576, %576\l  %581 = select i1 %579, float %576, float -0.000000e+00\l  %582 = fadd contract float %566, %581\l  %583 = select i1 %579, float %580, float -0.000000e+00\l  %584 = fadd contract float %568, %583\l  %585 = zext i1 %579 to i32\l  %586 = add nuw nsw i32 %570, %585\l  %587 = add nuw nsw i32 %456, 8\l  %588 = add i32 %459, 8\l  %589 = icmp eq i32 %588, %453\l  br i1 %589, label %590, label %454, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5aad0e0:s0 -> Node0x5aacf00;
	Node0x5aad0e0:s1 -> Node0x5aad0e0;
	Node0x5aacf00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%590:\l590:                                              \l  %591 = phi float [ undef, %446 ], [ %582, %454 ]\l  %592 = phi float [ undef, %446 ], [ %584, %454 ]\l  %593 = phi i32 [ undef, %446 ], [ %586, %454 ]\l  %594 = phi i32 [ 0, %446 ], [ %586, %454 ]\l  %595 = phi i32 [ 0, %446 ], [ %587, %454 ]\l  %596 = phi float [ 0.000000e+00, %446 ], [ %584, %454 ]\l  %597 = phi float [ 0.000000e+00, %446 ], [ %582, %454 ]\l  %598 = icmp eq i32 %450, 0\l  br i1 %598, label %623, label %599\l|{<s0>T|<s1>F}}"];
	Node0x5aacf00:s0 -> Node0x5aaa050;
	Node0x5aacf00:s1 -> Node0x5ab3610;
	Node0x5ab3610 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e1675170",label="{%599:\l599:                                              \l  %600 = phi i32 [ %619, %599 ], [ %594, %590 ]\l  %601 = phi i32 [ %620, %599 ], [ %595, %590 ]\l  %602 = phi float [ %617, %599 ], [ %596, %590 ]\l  %603 = phi float [ %615, %599 ], [ %597, %590 ]\l  %604 = phi i32 [ %621, %599 ], [ 0, %590 ]\l  %605 = add nsw i32 %601, %14\l  %606 = sext i32 %605 to i64\l  %607 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %606\l  %608 = load i16, i16 addrspace(1)* %607, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %609 = uitofp i16 %608 to float\l  %610 = fcmp contract ogt float %447, %609\l  %611 = fcmp contract olt float %448, %609\l  %612 = and i1 %610, %611\l  %613 = fmul contract float %609, %609\l  %614 = select i1 %612, float %609, float -0.000000e+00\l  %615 = fadd contract float %603, %614\l  %616 = select i1 %612, float %613, float -0.000000e+00\l  %617 = fadd contract float %602, %616\l  %618 = zext i1 %612 to i32\l  %619 = add nuw nsw i32 %600, %618\l  %620 = add nuw nsw i32 %601, 1\l  %621 = add i32 %604, 1\l  %622 = icmp eq i32 %621, %450\l  br i1 %622, label %623, label %599, !llvm.loop !17\l|{<s0>T|<s1>F}}"];
	Node0x5ab3610:s0 -> Node0x5aaa050;
	Node0x5ab3610:s1 -> Node0x5ab3610;
	Node0x5aaa050 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%623:\l623:                                              \l  %624 = phi float [ 0.000000e+00, %445 ], [ %591, %590 ], [ %615, %599 ]\l  %625 = phi float [ 0.000000e+00, %445 ], [ %592, %590 ], [ %617, %599 ]\l  %626 = phi i32 [ 0, %445 ], [ %593, %590 ], [ %619, %599 ]\l  %627 = sitofp i32 %626 to float\l  %628 = fdiv contract float %624, %627\l  %629 = fdiv contract float %625, %627\l  %630 = fmul contract float %628, %628\l  %631 = fsub contract float %629, %630\l  %632 = fcmp olt float %631, 0x39F0000000000000\l  %633 = select i1 %632, float 0x41F0000000000000, float 1.000000e+00\l  %634 = fmul float %631, %633\l  %635 = tail call float @llvm.sqrt.f32(float %634)\l  %636 = bitcast float %635 to i32\l  %637 = add nsw i32 %636, -1\l  %638 = bitcast i32 %637 to float\l  %639 = add nsw i32 %636, 1\l  %640 = bitcast i32 %639 to float\l  %641 = tail call i1 @llvm.amdgcn.class.f32(float %634, i32 608)\l  %642 = select i1 %632, float 0x3EF0000000000000, float 1.000000e+00\l  %643 = fneg float %640\l  %644 = tail call float @llvm.fma.f32(float %643, float %635, float %634)\l  %645 = fcmp ogt float %644, 0.000000e+00\l  %646 = fneg float %638\l  %647 = tail call float @llvm.fma.f32(float %646, float %635, float %634)\l  %648 = fcmp ole float %647, 0.000000e+00\l  %649 = select i1 %648, float %638, float %635\l  %650 = select i1 %645, float %640, float %649\l  %651 = fmul float %642, %650\l  %652 = select i1 %641, float %634, float %651\l  %653 = fmul contract float %652, 2.000000e+00\l  %654 = fsub contract float %628, %416\l  %655 = tail call float @llvm.fabs.f32(float %654)\l  %656 = fcmp contract ogt float %655, 0x3EB0C6F7A0000000\l  br i1 %656, label %657, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5aaa050:s0 -> Node0x5ab5b50;
	Node0x5aaa050:s1 -> Node0x5aa30f0;
	Node0x5ab5b50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7a88970",label="{%657:\l657:                                              \l  br i1 %13, label %835, label %658\l|{<s0>T|<s1>F}}"];
	Node0x5ab5b50:s0 -> Node0x5ab5c50;
	Node0x5ab5b50:s1 -> Node0x5ab5ca0;
	Node0x5ab5ca0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%658:\l658:                                              \l  %659 = fadd contract float %628, %653\l  %660 = fsub contract float %628, %653\l  %661 = add i32 %1, -1\l  %662 = and i32 %1, 7\l  %663 = icmp ult i32 %661, 7\l  br i1 %663, label %802, label %664\l|{<s0>T|<s1>F}}"];
	Node0x5ab5ca0:s0 -> Node0x5ab6070;
	Node0x5ab5ca0:s1 -> Node0x5ab60c0;
	Node0x5ab60c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%664:\l664:                                              \l  %665 = and i32 %1, -8\l  br label %666\l}"];
	Node0x5ab60c0 -> Node0x5ab6250;
	Node0x5ab6250 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e97a5f70",label="{%666:\l666:                                              \l  %667 = phi i32 [ 0, %664 ], [ %798, %666 ]\l  %668 = phi i32 [ 0, %664 ], [ %799, %666 ]\l  %669 = phi float [ 0.000000e+00, %664 ], [ %796, %666 ]\l  %670 = phi float [ 0.000000e+00, %664 ], [ %794, %666 ]\l  %671 = phi i32 [ 0, %664 ], [ %800, %666 ]\l  %672 = add nsw i32 %668, %14\l  %673 = sext i32 %672 to i64\l  %674 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %673\l  %675 = load i16, i16 addrspace(1)* %674, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %676 = uitofp i16 %675 to float\l  %677 = fcmp contract ogt float %659, %676\l  %678 = fcmp contract olt float %660, %676\l  %679 = and i1 %677, %678\l  %680 = fmul contract float %676, %676\l  %681 = select i1 %679, float %676, float -0.000000e+00\l  %682 = fadd contract float %670, %681\l  %683 = select i1 %679, float %680, float -0.000000e+00\l  %684 = fadd contract float %669, %683\l  %685 = zext i1 %679 to i32\l  %686 = add nuw nsw i32 %667, %685\l  %687 = or i32 %668, 1\l  %688 = add nsw i32 %687, %14\l  %689 = sext i32 %688 to i64\l  %690 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %689\l  %691 = load i16, i16 addrspace(1)* %690, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %692 = uitofp i16 %691 to float\l  %693 = fcmp contract ogt float %659, %692\l  %694 = fcmp contract olt float %660, %692\l  %695 = and i1 %693, %694\l  %696 = fmul contract float %692, %692\l  %697 = select i1 %695, float %692, float -0.000000e+00\l  %698 = fadd contract float %682, %697\l  %699 = select i1 %695, float %696, float -0.000000e+00\l  %700 = fadd contract float %684, %699\l  %701 = zext i1 %695 to i32\l  %702 = add nuw nsw i32 %686, %701\l  %703 = or i32 %668, 2\l  %704 = add nsw i32 %703, %14\l  %705 = sext i32 %704 to i64\l  %706 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %705\l  %707 = load i16, i16 addrspace(1)* %706, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %708 = uitofp i16 %707 to float\l  %709 = fcmp contract ogt float %659, %708\l  %710 = fcmp contract olt float %660, %708\l  %711 = and i1 %709, %710\l  %712 = fmul contract float %708, %708\l  %713 = select i1 %711, float %708, float -0.000000e+00\l  %714 = fadd contract float %698, %713\l  %715 = select i1 %711, float %712, float -0.000000e+00\l  %716 = fadd contract float %700, %715\l  %717 = zext i1 %711 to i32\l  %718 = add nuw nsw i32 %702, %717\l  %719 = or i32 %668, 3\l  %720 = add nsw i32 %719, %14\l  %721 = sext i32 %720 to i64\l  %722 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %721\l  %723 = load i16, i16 addrspace(1)* %722, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %724 = uitofp i16 %723 to float\l  %725 = fcmp contract ogt float %659, %724\l  %726 = fcmp contract olt float %660, %724\l  %727 = and i1 %725, %726\l  %728 = fmul contract float %724, %724\l  %729 = select i1 %727, float %724, float -0.000000e+00\l  %730 = fadd contract float %714, %729\l  %731 = select i1 %727, float %728, float -0.000000e+00\l  %732 = fadd contract float %716, %731\l  %733 = zext i1 %727 to i32\l  %734 = add nuw nsw i32 %718, %733\l  %735 = or i32 %668, 4\l  %736 = add nsw i32 %735, %14\l  %737 = sext i32 %736 to i64\l  %738 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %737\l  %739 = load i16, i16 addrspace(1)* %738, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %740 = uitofp i16 %739 to float\l  %741 = fcmp contract ogt float %659, %740\l  %742 = fcmp contract olt float %660, %740\l  %743 = and i1 %741, %742\l  %744 = fmul contract float %740, %740\l  %745 = select i1 %743, float %740, float -0.000000e+00\l  %746 = fadd contract float %730, %745\l  %747 = select i1 %743, float %744, float -0.000000e+00\l  %748 = fadd contract float %732, %747\l  %749 = zext i1 %743 to i32\l  %750 = add nuw nsw i32 %734, %749\l  %751 = or i32 %668, 5\l  %752 = add nsw i32 %751, %14\l  %753 = sext i32 %752 to i64\l  %754 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %753\l  %755 = load i16, i16 addrspace(1)* %754, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %756 = uitofp i16 %755 to float\l  %757 = fcmp contract ogt float %659, %756\l  %758 = fcmp contract olt float %660, %756\l  %759 = and i1 %757, %758\l  %760 = fmul contract float %756, %756\l  %761 = select i1 %759, float %756, float -0.000000e+00\l  %762 = fadd contract float %746, %761\l  %763 = select i1 %759, float %760, float -0.000000e+00\l  %764 = fadd contract float %748, %763\l  %765 = zext i1 %759 to i32\l  %766 = add nuw nsw i32 %750, %765\l  %767 = or i32 %668, 6\l  %768 = add nsw i32 %767, %14\l  %769 = sext i32 %768 to i64\l  %770 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %769\l  %771 = load i16, i16 addrspace(1)* %770, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %772 = uitofp i16 %771 to float\l  %773 = fcmp contract ogt float %659, %772\l  %774 = fcmp contract olt float %660, %772\l  %775 = and i1 %773, %774\l  %776 = fmul contract float %772, %772\l  %777 = select i1 %775, float %772, float -0.000000e+00\l  %778 = fadd contract float %762, %777\l  %779 = select i1 %775, float %776, float -0.000000e+00\l  %780 = fadd contract float %764, %779\l  %781 = zext i1 %775 to i32\l  %782 = add nuw nsw i32 %766, %781\l  %783 = or i32 %668, 7\l  %784 = add nsw i32 %783, %14\l  %785 = sext i32 %784 to i64\l  %786 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %785\l  %787 = load i16, i16 addrspace(1)* %786, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %788 = uitofp i16 %787 to float\l  %789 = fcmp contract ogt float %659, %788\l  %790 = fcmp contract olt float %660, %788\l  %791 = and i1 %789, %790\l  %792 = fmul contract float %788, %788\l  %793 = select i1 %791, float %788, float -0.000000e+00\l  %794 = fadd contract float %778, %793\l  %795 = select i1 %791, float %792, float -0.000000e+00\l  %796 = fadd contract float %780, %795\l  %797 = zext i1 %791 to i32\l  %798 = add nuw nsw i32 %782, %797\l  %799 = add nuw nsw i32 %668, 8\l  %800 = add i32 %671, 8\l  %801 = icmp eq i32 %800, %665\l  br i1 %801, label %802, label %666, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5ab6250:s0 -> Node0x5ab6070;
	Node0x5ab6250:s1 -> Node0x5ab6250;
	Node0x5ab6070 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%802:\l802:                                              \l  %803 = phi float [ undef, %658 ], [ %794, %666 ]\l  %804 = phi float [ undef, %658 ], [ %796, %666 ]\l  %805 = phi i32 [ undef, %658 ], [ %798, %666 ]\l  %806 = phi i32 [ 0, %658 ], [ %798, %666 ]\l  %807 = phi i32 [ 0, %658 ], [ %799, %666 ]\l  %808 = phi float [ 0.000000e+00, %658 ], [ %796, %666 ]\l  %809 = phi float [ 0.000000e+00, %658 ], [ %794, %666 ]\l  %810 = icmp eq i32 %662, 0\l  br i1 %810, label %835, label %811\l|{<s0>T|<s1>F}}"];
	Node0x5ab6070:s0 -> Node0x5ab5c50;
	Node0x5ab6070:s1 -> Node0x5abb730;
	Node0x5abb730 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8765c70",label="{%811:\l811:                                              \l  %812 = phi i32 [ %831, %811 ], [ %806, %802 ]\l  %813 = phi i32 [ %832, %811 ], [ %807, %802 ]\l  %814 = phi float [ %829, %811 ], [ %808, %802 ]\l  %815 = phi float [ %827, %811 ], [ %809, %802 ]\l  %816 = phi i32 [ %833, %811 ], [ 0, %802 ]\l  %817 = add nsw i32 %813, %14\l  %818 = sext i32 %817 to i64\l  %819 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %818\l  %820 = load i16, i16 addrspace(1)* %819, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %821 = uitofp i16 %820 to float\l  %822 = fcmp contract ogt float %659, %821\l  %823 = fcmp contract olt float %660, %821\l  %824 = and i1 %822, %823\l  %825 = fmul contract float %821, %821\l  %826 = select i1 %824, float %821, float -0.000000e+00\l  %827 = fadd contract float %815, %826\l  %828 = select i1 %824, float %825, float -0.000000e+00\l  %829 = fadd contract float %814, %828\l  %830 = zext i1 %824 to i32\l  %831 = add nuw nsw i32 %812, %830\l  %832 = add nuw nsw i32 %813, 1\l  %833 = add i32 %816, 1\l  %834 = icmp eq i32 %833, %662\l  br i1 %834, label %835, label %811, !llvm.loop !18\l|{<s0>T|<s1>F}}"];
	Node0x5abb730:s0 -> Node0x5ab5c50;
	Node0x5abb730:s1 -> Node0x5abb730;
	Node0x5ab5c50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7a88970",label="{%835:\l835:                                              \l  %836 = phi float [ 0.000000e+00, %657 ], [ %803, %802 ], [ %827, %811 ]\l  %837 = phi float [ 0.000000e+00, %657 ], [ %804, %802 ], [ %829, %811 ]\l  %838 = phi i32 [ 0, %657 ], [ %805, %802 ], [ %831, %811 ]\l  %839 = sitofp i32 %838 to float\l  %840 = fdiv contract float %836, %839\l  %841 = fdiv contract float %837, %839\l  %842 = fmul contract float %840, %840\l  %843 = fsub contract float %841, %842\l  %844 = fcmp olt float %843, 0x39F0000000000000\l  %845 = select i1 %844, float 0x41F0000000000000, float 1.000000e+00\l  %846 = fmul float %843, %845\l  %847 = tail call float @llvm.sqrt.f32(float %846)\l  %848 = bitcast float %847 to i32\l  %849 = add nsw i32 %848, -1\l  %850 = bitcast i32 %849 to float\l  %851 = add nsw i32 %848, 1\l  %852 = bitcast i32 %851 to float\l  %853 = tail call i1 @llvm.amdgcn.class.f32(float %846, i32 608)\l  %854 = select i1 %844, float 0x3EF0000000000000, float 1.000000e+00\l  %855 = fneg float %852\l  %856 = tail call float @llvm.fma.f32(float %855, float %847, float %846)\l  %857 = fcmp ogt float %856, 0.000000e+00\l  %858 = fneg float %850\l  %859 = tail call float @llvm.fma.f32(float %858, float %847, float %846)\l  %860 = fcmp ole float %859, 0.000000e+00\l  %861 = select i1 %860, float %850, float %847\l  %862 = select i1 %857, float %852, float %861\l  %863 = fmul float %854, %862\l  %864 = select i1 %853, float %846, float %863\l  %865 = fmul contract float %864, 2.000000e+00\l  %866 = fsub contract float %840, %628\l  %867 = tail call float @llvm.fabs.f32(float %866)\l  %868 = fcmp contract ogt float %867, 0x3EB0C6F7A0000000\l  br i1 %868, label %869, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5ab5c50:s0 -> Node0x5abe6a0;
	Node0x5ab5c50:s1 -> Node0x5aa30f0;
	Node0x5abe6a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b59970",label="{%869:\l869:                                              \l  br i1 %13, label %1047, label %870\l|{<s0>T|<s1>F}}"];
	Node0x5abe6a0:s0 -> Node0x5abe7a0;
	Node0x5abe6a0:s1 -> Node0x5abe7f0;
	Node0x5abe7f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%870:\l870:                                              \l  %871 = fadd contract float %840, %865\l  %872 = fsub contract float %840, %865\l  %873 = add i32 %1, -1\l  %874 = and i32 %1, 7\l  %875 = icmp ult i32 %873, 7\l  br i1 %875, label %1014, label %876\l|{<s0>T|<s1>F}}"];
	Node0x5abe7f0:s0 -> Node0x5abebc0;
	Node0x5abe7f0:s1 -> Node0x5abec10;
	Node0x5abec10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%876:\l876:                                              \l  %877 = and i32 %1, -8\l  br label %878\l}"];
	Node0x5abec10 -> Node0x5abeda0;
	Node0x5abeda0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%878:\l878:                                              \l  %879 = phi i32 [ 0, %876 ], [ %1010, %878 ]\l  %880 = phi i32 [ 0, %876 ], [ %1011, %878 ]\l  %881 = phi float [ 0.000000e+00, %876 ], [ %1008, %878 ]\l  %882 = phi float [ 0.000000e+00, %876 ], [ %1006, %878 ]\l  %883 = phi i32 [ 0, %876 ], [ %1012, %878 ]\l  %884 = add nsw i32 %880, %14\l  %885 = sext i32 %884 to i64\l  %886 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %885\l  %887 = load i16, i16 addrspace(1)* %886, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %888 = uitofp i16 %887 to float\l  %889 = fcmp contract ogt float %871, %888\l  %890 = fcmp contract olt float %872, %888\l  %891 = and i1 %889, %890\l  %892 = fmul contract float %888, %888\l  %893 = select i1 %891, float %888, float -0.000000e+00\l  %894 = fadd contract float %882, %893\l  %895 = select i1 %891, float %892, float -0.000000e+00\l  %896 = fadd contract float %881, %895\l  %897 = zext i1 %891 to i32\l  %898 = add nuw nsw i32 %879, %897\l  %899 = or i32 %880, 1\l  %900 = add nsw i32 %899, %14\l  %901 = sext i32 %900 to i64\l  %902 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %901\l  %903 = load i16, i16 addrspace(1)* %902, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %904 = uitofp i16 %903 to float\l  %905 = fcmp contract ogt float %871, %904\l  %906 = fcmp contract olt float %872, %904\l  %907 = and i1 %905, %906\l  %908 = fmul contract float %904, %904\l  %909 = select i1 %907, float %904, float -0.000000e+00\l  %910 = fadd contract float %894, %909\l  %911 = select i1 %907, float %908, float -0.000000e+00\l  %912 = fadd contract float %896, %911\l  %913 = zext i1 %907 to i32\l  %914 = add nuw nsw i32 %898, %913\l  %915 = or i32 %880, 2\l  %916 = add nsw i32 %915, %14\l  %917 = sext i32 %916 to i64\l  %918 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %917\l  %919 = load i16, i16 addrspace(1)* %918, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %920 = uitofp i16 %919 to float\l  %921 = fcmp contract ogt float %871, %920\l  %922 = fcmp contract olt float %872, %920\l  %923 = and i1 %921, %922\l  %924 = fmul contract float %920, %920\l  %925 = select i1 %923, float %920, float -0.000000e+00\l  %926 = fadd contract float %910, %925\l  %927 = select i1 %923, float %924, float -0.000000e+00\l  %928 = fadd contract float %912, %927\l  %929 = zext i1 %923 to i32\l  %930 = add nuw nsw i32 %914, %929\l  %931 = or i32 %880, 3\l  %932 = add nsw i32 %931, %14\l  %933 = sext i32 %932 to i64\l  %934 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %933\l  %935 = load i16, i16 addrspace(1)* %934, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %936 = uitofp i16 %935 to float\l  %937 = fcmp contract ogt float %871, %936\l  %938 = fcmp contract olt float %872, %936\l  %939 = and i1 %937, %938\l  %940 = fmul contract float %936, %936\l  %941 = select i1 %939, float %936, float -0.000000e+00\l  %942 = fadd contract float %926, %941\l  %943 = select i1 %939, float %940, float -0.000000e+00\l  %944 = fadd contract float %928, %943\l  %945 = zext i1 %939 to i32\l  %946 = add nuw nsw i32 %930, %945\l  %947 = or i32 %880, 4\l  %948 = add nsw i32 %947, %14\l  %949 = sext i32 %948 to i64\l  %950 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %949\l  %951 = load i16, i16 addrspace(1)* %950, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %952 = uitofp i16 %951 to float\l  %953 = fcmp contract ogt float %871, %952\l  %954 = fcmp contract olt float %872, %952\l  %955 = and i1 %953, %954\l  %956 = fmul contract float %952, %952\l  %957 = select i1 %955, float %952, float -0.000000e+00\l  %958 = fadd contract float %942, %957\l  %959 = select i1 %955, float %956, float -0.000000e+00\l  %960 = fadd contract float %944, %959\l  %961 = zext i1 %955 to i32\l  %962 = add nuw nsw i32 %946, %961\l  %963 = or i32 %880, 5\l  %964 = add nsw i32 %963, %14\l  %965 = sext i32 %964 to i64\l  %966 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %965\l  %967 = load i16, i16 addrspace(1)* %966, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %968 = uitofp i16 %967 to float\l  %969 = fcmp contract ogt float %871, %968\l  %970 = fcmp contract olt float %872, %968\l  %971 = and i1 %969, %970\l  %972 = fmul contract float %968, %968\l  %973 = select i1 %971, float %968, float -0.000000e+00\l  %974 = fadd contract float %958, %973\l  %975 = select i1 %971, float %972, float -0.000000e+00\l  %976 = fadd contract float %960, %975\l  %977 = zext i1 %971 to i32\l  %978 = add nuw nsw i32 %962, %977\l  %979 = or i32 %880, 6\l  %980 = add nsw i32 %979, %14\l  %981 = sext i32 %980 to i64\l  %982 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %981\l  %983 = load i16, i16 addrspace(1)* %982, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %984 = uitofp i16 %983 to float\l  %985 = fcmp contract ogt float %871, %984\l  %986 = fcmp contract olt float %872, %984\l  %987 = and i1 %985, %986\l  %988 = fmul contract float %984, %984\l  %989 = select i1 %987, float %984, float -0.000000e+00\l  %990 = fadd contract float %974, %989\l  %991 = select i1 %987, float %988, float -0.000000e+00\l  %992 = fadd contract float %976, %991\l  %993 = zext i1 %987 to i32\l  %994 = add nuw nsw i32 %978, %993\l  %995 = or i32 %880, 7\l  %996 = add nsw i32 %995, %14\l  %997 = sext i32 %996 to i64\l  %998 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %997\l  %999 = load i16, i16 addrspace(1)* %998, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1000 = uitofp i16 %999 to float\l  %1001 = fcmp contract ogt float %871, %1000\l  %1002 = fcmp contract olt float %872, %1000\l  %1003 = and i1 %1001, %1002\l  %1004 = fmul contract float %1000, %1000\l  %1005 = select i1 %1003, float %1000, float -0.000000e+00\l  %1006 = fadd contract float %990, %1005\l  %1007 = select i1 %1003, float %1004, float -0.000000e+00\l  %1008 = fadd contract float %992, %1007\l  %1009 = zext i1 %1003 to i32\l  %1010 = add nuw nsw i32 %994, %1009\l  %1011 = add nuw nsw i32 %880, 8\l  %1012 = add i32 %883, 8\l  %1013 = icmp eq i32 %1012, %877\l  br i1 %1013, label %1014, label %878, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5abeda0:s0 -> Node0x5abebc0;
	Node0x5abeda0:s1 -> Node0x5abeda0;
	Node0x5abebc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%1014:\l1014:                                             \l  %1015 = phi float [ undef, %870 ], [ %1006, %878 ]\l  %1016 = phi float [ undef, %870 ], [ %1008, %878 ]\l  %1017 = phi i32 [ undef, %870 ], [ %1010, %878 ]\l  %1018 = phi i32 [ 0, %870 ], [ %1010, %878 ]\l  %1019 = phi i32 [ 0, %870 ], [ %1011, %878 ]\l  %1020 = phi float [ 0.000000e+00, %870 ], [ %1008, %878 ]\l  %1021 = phi float [ 0.000000e+00, %870 ], [ %1006, %878 ]\l  %1022 = icmp eq i32 %874, 0\l  br i1 %1022, label %1047, label %1023\l|{<s0>T|<s1>F}}"];
	Node0x5abebc0:s0 -> Node0x5abe7a0;
	Node0x5abebc0:s1 -> Node0x5ac4280;
	Node0x5ac4280 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ed836670",label="{%1023:\l1023:                                             \l  %1024 = phi i32 [ %1043, %1023 ], [ %1018, %1014 ]\l  %1025 = phi i32 [ %1044, %1023 ], [ %1019, %1014 ]\l  %1026 = phi float [ %1041, %1023 ], [ %1020, %1014 ]\l  %1027 = phi float [ %1039, %1023 ], [ %1021, %1014 ]\l  %1028 = phi i32 [ %1045, %1023 ], [ 0, %1014 ]\l  %1029 = add nsw i32 %1025, %14\l  %1030 = sext i32 %1029 to i64\l  %1031 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1030\l  %1032 = load i16, i16 addrspace(1)* %1031, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1033 = uitofp i16 %1032 to float\l  %1034 = fcmp contract ogt float %871, %1033\l  %1035 = fcmp contract olt float %872, %1033\l  %1036 = and i1 %1034, %1035\l  %1037 = fmul contract float %1033, %1033\l  %1038 = select i1 %1036, float %1033, float -0.000000e+00\l  %1039 = fadd contract float %1027, %1038\l  %1040 = select i1 %1036, float %1037, float -0.000000e+00\l  %1041 = fadd contract float %1026, %1040\l  %1042 = zext i1 %1036 to i32\l  %1043 = add nuw nsw i32 %1024, %1042\l  %1044 = add nuw nsw i32 %1025, 1\l  %1045 = add i32 %1028, 1\l  %1046 = icmp eq i32 %1045, %874\l  br i1 %1046, label %1047, label %1023, !llvm.loop !19\l|{<s0>T|<s1>F}}"];
	Node0x5ac4280:s0 -> Node0x5abe7a0;
	Node0x5ac4280:s1 -> Node0x5ac4280;
	Node0x5abe7a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b59970",label="{%1047:\l1047:                                             \l  %1048 = phi float [ 0.000000e+00, %869 ], [ %1015, %1014 ], [ %1039, %1023 ]\l  %1049 = phi float [ 0.000000e+00, %869 ], [ %1016, %1014 ], [ %1041, %1023 ]\l  %1050 = phi i32 [ 0, %869 ], [ %1017, %1014 ], [ %1043, %1023 ]\l  %1051 = sitofp i32 %1050 to float\l  %1052 = fdiv contract float %1048, %1051\l  %1053 = fdiv contract float %1049, %1051\l  %1054 = fmul contract float %1052, %1052\l  %1055 = fsub contract float %1053, %1054\l  %1056 = fcmp olt float %1055, 0x39F0000000000000\l  %1057 = select i1 %1056, float 0x41F0000000000000, float 1.000000e+00\l  %1058 = fmul float %1055, %1057\l  %1059 = tail call float @llvm.sqrt.f32(float %1058)\l  %1060 = bitcast float %1059 to i32\l  %1061 = add nsw i32 %1060, -1\l  %1062 = bitcast i32 %1061 to float\l  %1063 = add nsw i32 %1060, 1\l  %1064 = bitcast i32 %1063 to float\l  %1065 = tail call i1 @llvm.amdgcn.class.f32(float %1058, i32 608)\l  %1066 = select i1 %1056, float 0x3EF0000000000000, float 1.000000e+00\l  %1067 = fneg float %1064\l  %1068 = tail call float @llvm.fma.f32(float %1067, float %1059, float %1058)\l  %1069 = fcmp ogt float %1068, 0.000000e+00\l  %1070 = fneg float %1062\l  %1071 = tail call float @llvm.fma.f32(float %1070, float %1059, float %1058)\l  %1072 = fcmp ole float %1071, 0.000000e+00\l  %1073 = select i1 %1072, float %1062, float %1059\l  %1074 = select i1 %1069, float %1064, float %1073\l  %1075 = fmul float %1066, %1074\l  %1076 = select i1 %1065, float %1058, float %1075\l  %1077 = fmul contract float %1076, 2.000000e+00\l  %1078 = fsub contract float %1052, %840\l  %1079 = tail call float @llvm.fabs.f32(float %1078)\l  %1080 = fcmp contract ogt float %1079, 0x3EB0C6F7A0000000\l  br i1 %1080, label %1081, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5abe7a0:s0 -> Node0x5ac87d0;
	Node0x5abe7a0:s1 -> Node0x5aa30f0;
	Node0x5ac87d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6bfa670",label="{%1081:\l1081:                                             \l  br i1 %13, label %1259, label %1082\l|{<s0>T|<s1>F}}"];
	Node0x5ac87d0:s0 -> Node0x5ac88d0;
	Node0x5ac87d0:s1 -> Node0x5ac8920;
	Node0x5ac8920 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%1082:\l1082:                                             \l  %1083 = fadd contract float %1052, %1077\l  %1084 = fsub contract float %1052, %1077\l  %1085 = add i32 %1, -1\l  %1086 = and i32 %1, 7\l  %1087 = icmp ult i32 %1085, 7\l  br i1 %1087, label %1226, label %1088\l|{<s0>T|<s1>F}}"];
	Node0x5ac8920:s0 -> Node0x5ac8cf0;
	Node0x5ac8920:s1 -> Node0x5ac8d40;
	Node0x5ac8d40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#efcebd70",label="{%1088:\l1088:                                             \l  %1089 = and i32 %1, -8\l  br label %1090\l}"];
	Node0x5ac8d40 -> Node0x5ac8ed0;
	Node0x5ac8ed0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%1090:\l1090:                                             \l  %1091 = phi i32 [ 0, %1088 ], [ %1222, %1090 ]\l  %1092 = phi i32 [ 0, %1088 ], [ %1223, %1090 ]\l  %1093 = phi float [ 0.000000e+00, %1088 ], [ %1220, %1090 ]\l  %1094 = phi float [ 0.000000e+00, %1088 ], [ %1218, %1090 ]\l  %1095 = phi i32 [ 0, %1088 ], [ %1224, %1090 ]\l  %1096 = add nsw i32 %1092, %14\l  %1097 = sext i32 %1096 to i64\l  %1098 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1097\l  %1099 = load i16, i16 addrspace(1)* %1098, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1100 = uitofp i16 %1099 to float\l  %1101 = fcmp contract ogt float %1083, %1100\l  %1102 = fcmp contract olt float %1084, %1100\l  %1103 = and i1 %1101, %1102\l  %1104 = fmul contract float %1100, %1100\l  %1105 = select i1 %1103, float %1100, float -0.000000e+00\l  %1106 = fadd contract float %1094, %1105\l  %1107 = select i1 %1103, float %1104, float -0.000000e+00\l  %1108 = fadd contract float %1093, %1107\l  %1109 = zext i1 %1103 to i32\l  %1110 = add nuw nsw i32 %1091, %1109\l  %1111 = or i32 %1092, 1\l  %1112 = add nsw i32 %1111, %14\l  %1113 = sext i32 %1112 to i64\l  %1114 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1113\l  %1115 = load i16, i16 addrspace(1)* %1114, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1116 = uitofp i16 %1115 to float\l  %1117 = fcmp contract ogt float %1083, %1116\l  %1118 = fcmp contract olt float %1084, %1116\l  %1119 = and i1 %1117, %1118\l  %1120 = fmul contract float %1116, %1116\l  %1121 = select i1 %1119, float %1116, float -0.000000e+00\l  %1122 = fadd contract float %1106, %1121\l  %1123 = select i1 %1119, float %1120, float -0.000000e+00\l  %1124 = fadd contract float %1108, %1123\l  %1125 = zext i1 %1119 to i32\l  %1126 = add nuw nsw i32 %1110, %1125\l  %1127 = or i32 %1092, 2\l  %1128 = add nsw i32 %1127, %14\l  %1129 = sext i32 %1128 to i64\l  %1130 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1129\l  %1131 = load i16, i16 addrspace(1)* %1130, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1132 = uitofp i16 %1131 to float\l  %1133 = fcmp contract ogt float %1083, %1132\l  %1134 = fcmp contract olt float %1084, %1132\l  %1135 = and i1 %1133, %1134\l  %1136 = fmul contract float %1132, %1132\l  %1137 = select i1 %1135, float %1132, float -0.000000e+00\l  %1138 = fadd contract float %1122, %1137\l  %1139 = select i1 %1135, float %1136, float -0.000000e+00\l  %1140 = fadd contract float %1124, %1139\l  %1141 = zext i1 %1135 to i32\l  %1142 = add nuw nsw i32 %1126, %1141\l  %1143 = or i32 %1092, 3\l  %1144 = add nsw i32 %1143, %14\l  %1145 = sext i32 %1144 to i64\l  %1146 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1145\l  %1147 = load i16, i16 addrspace(1)* %1146, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1148 = uitofp i16 %1147 to float\l  %1149 = fcmp contract ogt float %1083, %1148\l  %1150 = fcmp contract olt float %1084, %1148\l  %1151 = and i1 %1149, %1150\l  %1152 = fmul contract float %1148, %1148\l  %1153 = select i1 %1151, float %1148, float -0.000000e+00\l  %1154 = fadd contract float %1138, %1153\l  %1155 = select i1 %1151, float %1152, float -0.000000e+00\l  %1156 = fadd contract float %1140, %1155\l  %1157 = zext i1 %1151 to i32\l  %1158 = add nuw nsw i32 %1142, %1157\l  %1159 = or i32 %1092, 4\l  %1160 = add nsw i32 %1159, %14\l  %1161 = sext i32 %1160 to i64\l  %1162 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1161\l  %1163 = load i16, i16 addrspace(1)* %1162, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1164 = uitofp i16 %1163 to float\l  %1165 = fcmp contract ogt float %1083, %1164\l  %1166 = fcmp contract olt float %1084, %1164\l  %1167 = and i1 %1165, %1166\l  %1168 = fmul contract float %1164, %1164\l  %1169 = select i1 %1167, float %1164, float -0.000000e+00\l  %1170 = fadd contract float %1154, %1169\l  %1171 = select i1 %1167, float %1168, float -0.000000e+00\l  %1172 = fadd contract float %1156, %1171\l  %1173 = zext i1 %1167 to i32\l  %1174 = add nuw nsw i32 %1158, %1173\l  %1175 = or i32 %1092, 5\l  %1176 = add nsw i32 %1175, %14\l  %1177 = sext i32 %1176 to i64\l  %1178 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1177\l  %1179 = load i16, i16 addrspace(1)* %1178, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1180 = uitofp i16 %1179 to float\l  %1181 = fcmp contract ogt float %1083, %1180\l  %1182 = fcmp contract olt float %1084, %1180\l  %1183 = and i1 %1181, %1182\l  %1184 = fmul contract float %1180, %1180\l  %1185 = select i1 %1183, float %1180, float -0.000000e+00\l  %1186 = fadd contract float %1170, %1185\l  %1187 = select i1 %1183, float %1184, float -0.000000e+00\l  %1188 = fadd contract float %1172, %1187\l  %1189 = zext i1 %1183 to i32\l  %1190 = add nuw nsw i32 %1174, %1189\l  %1191 = or i32 %1092, 6\l  %1192 = add nsw i32 %1191, %14\l  %1193 = sext i32 %1192 to i64\l  %1194 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1193\l  %1195 = load i16, i16 addrspace(1)* %1194, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1196 = uitofp i16 %1195 to float\l  %1197 = fcmp contract ogt float %1083, %1196\l  %1198 = fcmp contract olt float %1084, %1196\l  %1199 = and i1 %1197, %1198\l  %1200 = fmul contract float %1196, %1196\l  %1201 = select i1 %1199, float %1196, float -0.000000e+00\l  %1202 = fadd contract float %1186, %1201\l  %1203 = select i1 %1199, float %1200, float -0.000000e+00\l  %1204 = fadd contract float %1188, %1203\l  %1205 = zext i1 %1199 to i32\l  %1206 = add nuw nsw i32 %1190, %1205\l  %1207 = or i32 %1092, 7\l  %1208 = add nsw i32 %1207, %14\l  %1209 = sext i32 %1208 to i64\l  %1210 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1209\l  %1211 = load i16, i16 addrspace(1)* %1210, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1212 = uitofp i16 %1211 to float\l  %1213 = fcmp contract ogt float %1083, %1212\l  %1214 = fcmp contract olt float %1084, %1212\l  %1215 = and i1 %1213, %1214\l  %1216 = fmul contract float %1212, %1212\l  %1217 = select i1 %1215, float %1212, float -0.000000e+00\l  %1218 = fadd contract float %1202, %1217\l  %1219 = select i1 %1215, float %1216, float -0.000000e+00\l  %1220 = fadd contract float %1204, %1219\l  %1221 = zext i1 %1215 to i32\l  %1222 = add nuw nsw i32 %1206, %1221\l  %1223 = add nuw nsw i32 %1092, 8\l  %1224 = add i32 %1095, 8\l  %1225 = icmp eq i32 %1224, %1089\l  br i1 %1225, label %1226, label %1090, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5ac8ed0:s0 -> Node0x5ac8cf0;
	Node0x5ac8ed0:s1 -> Node0x5ac8ed0;
	Node0x5ac8cf0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%1226:\l1226:                                             \l  %1227 = phi float [ undef, %1082 ], [ %1218, %1090 ]\l  %1228 = phi float [ undef, %1082 ], [ %1220, %1090 ]\l  %1229 = phi i32 [ undef, %1082 ], [ %1222, %1090 ]\l  %1230 = phi i32 [ 0, %1082 ], [ %1222, %1090 ]\l  %1231 = phi i32 [ 0, %1082 ], [ %1223, %1090 ]\l  %1232 = phi float [ 0.000000e+00, %1082 ], [ %1220, %1090 ]\l  %1233 = phi float [ 0.000000e+00, %1082 ], [ %1218, %1090 ]\l  %1234 = icmp eq i32 %1086, 0\l  br i1 %1234, label %1259, label %1235\l|{<s0>T|<s1>F}}"];
	Node0x5ac8cf0:s0 -> Node0x5ac88d0;
	Node0x5ac8cf0:s1 -> Node0x5acf010;
	Node0x5acf010 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3947570",label="{%1235:\l1235:                                             \l  %1236 = phi i32 [ %1255, %1235 ], [ %1230, %1226 ]\l  %1237 = phi i32 [ %1256, %1235 ], [ %1231, %1226 ]\l  %1238 = phi float [ %1253, %1235 ], [ %1232, %1226 ]\l  %1239 = phi float [ %1251, %1235 ], [ %1233, %1226 ]\l  %1240 = phi i32 [ %1257, %1235 ], [ 0, %1226 ]\l  %1241 = add nsw i32 %1237, %14\l  %1242 = sext i32 %1241 to i64\l  %1243 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1242\l  %1244 = load i16, i16 addrspace(1)* %1243, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1245 = uitofp i16 %1244 to float\l  %1246 = fcmp contract ogt float %1083, %1245\l  %1247 = fcmp contract olt float %1084, %1245\l  %1248 = and i1 %1246, %1247\l  %1249 = fmul contract float %1245, %1245\l  %1250 = select i1 %1248, float %1245, float -0.000000e+00\l  %1251 = fadd contract float %1239, %1250\l  %1252 = select i1 %1248, float %1249, float -0.000000e+00\l  %1253 = fadd contract float %1238, %1252\l  %1254 = zext i1 %1248 to i32\l  %1255 = add nuw nsw i32 %1236, %1254\l  %1256 = add nuw nsw i32 %1237, 1\l  %1257 = add i32 %1240, 1\l  %1258 = icmp eq i32 %1257, %1086\l  br i1 %1258, label %1259, label %1235, !llvm.loop !20\l|{<s0>T|<s1>F}}"];
	Node0x5acf010:s0 -> Node0x5ac88d0;
	Node0x5acf010:s1 -> Node0x5acf010;
	Node0x5ac88d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6bfa670",label="{%1259:\l1259:                                             \l  %1260 = phi float [ 0.000000e+00, %1081 ], [ %1227, %1226 ], [ %1251, %1235 ]\l  %1261 = phi float [ 0.000000e+00, %1081 ], [ %1228, %1226 ], [ %1253, %1235 ]\l  %1262 = phi i32 [ 0, %1081 ], [ %1229, %1226 ], [ %1255, %1235 ]\l  %1263 = sitofp i32 %1262 to float\l  %1264 = fdiv contract float %1260, %1263\l  %1265 = fdiv contract float %1261, %1263\l  %1266 = fmul contract float %1264, %1264\l  %1267 = fsub contract float %1265, %1266\l  %1268 = fcmp olt float %1267, 0x39F0000000000000\l  %1269 = select i1 %1268, float 0x41F0000000000000, float 1.000000e+00\l  %1270 = fmul float %1267, %1269\l  %1271 = tail call float @llvm.sqrt.f32(float %1270)\l  %1272 = bitcast float %1271 to i32\l  %1273 = add nsw i32 %1272, -1\l  %1274 = bitcast i32 %1273 to float\l  %1275 = add nsw i32 %1272, 1\l  %1276 = bitcast i32 %1275 to float\l  %1277 = tail call i1 @llvm.amdgcn.class.f32(float %1270, i32 608)\l  %1278 = select i1 %1268, float 0x3EF0000000000000, float 1.000000e+00\l  %1279 = fneg float %1276\l  %1280 = tail call float @llvm.fma.f32(float %1279, float %1271, float %1270)\l  %1281 = fcmp ogt float %1280, 0.000000e+00\l  %1282 = fneg float %1274\l  %1283 = tail call float @llvm.fma.f32(float %1282, float %1271, float %1270)\l  %1284 = fcmp ole float %1283, 0.000000e+00\l  %1285 = select i1 %1284, float %1274, float %1271\l  %1286 = select i1 %1281, float %1276, float %1285\l  %1287 = fmul float %1278, %1286\l  %1288 = select i1 %1277, float %1270, float %1287\l  %1289 = fmul contract float %1288, 2.000000e+00\l  %1290 = fsub contract float %1264, %1052\l  %1291 = tail call float @llvm.fabs.f32(float %1290)\l  %1292 = fcmp contract ogt float %1291, 0x3EB0C6F7A0000000\l  br i1 %1292, label %1293, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5ac88d0:s0 -> Node0x5ad1550;
	Node0x5ac88d0:s1 -> Node0x5aa30f0;
	Node0x5ad1550 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2cab570",label="{%1293:\l1293:                                             \l  br i1 %13, label %1471, label %1294\l|{<s0>T|<s1>F}}"];
	Node0x5ad1550:s0 -> Node0x5ad1650;
	Node0x5ad1550:s1 -> Node0x5ad16a0;
	Node0x5ad16a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#efcebd70",label="{%1294:\l1294:                                             \l  %1295 = fadd contract float %1264, %1289\l  %1296 = fsub contract float %1264, %1289\l  %1297 = add i32 %1, -1\l  %1298 = and i32 %1, 7\l  %1299 = icmp ult i32 %1297, 7\l  br i1 %1299, label %1438, label %1300\l|{<s0>T|<s1>F}}"];
	Node0x5ad16a0:s0 -> Node0x5ad1a70;
	Node0x5ad16a0:s1 -> Node0x5ad1ac0;
	Node0x5ad1ac0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%1300:\l1300:                                             \l  %1301 = and i32 %1, -8\l  br label %1302\l}"];
	Node0x5ad1ac0 -> Node0x5ad1c50;
	Node0x5ad1c50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%1302:\l1302:                                             \l  %1303 = phi i32 [ 0, %1300 ], [ %1434, %1302 ]\l  %1304 = phi i32 [ 0, %1300 ], [ %1435, %1302 ]\l  %1305 = phi float [ 0.000000e+00, %1300 ], [ %1432, %1302 ]\l  %1306 = phi float [ 0.000000e+00, %1300 ], [ %1430, %1302 ]\l  %1307 = phi i32 [ 0, %1300 ], [ %1436, %1302 ]\l  %1308 = add nsw i32 %1304, %14\l  %1309 = sext i32 %1308 to i64\l  %1310 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1309\l  %1311 = load i16, i16 addrspace(1)* %1310, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1312 = uitofp i16 %1311 to float\l  %1313 = fcmp contract ogt float %1295, %1312\l  %1314 = fcmp contract olt float %1296, %1312\l  %1315 = and i1 %1313, %1314\l  %1316 = fmul contract float %1312, %1312\l  %1317 = select i1 %1315, float %1312, float -0.000000e+00\l  %1318 = fadd contract float %1306, %1317\l  %1319 = select i1 %1315, float %1316, float -0.000000e+00\l  %1320 = fadd contract float %1305, %1319\l  %1321 = zext i1 %1315 to i32\l  %1322 = add nuw nsw i32 %1303, %1321\l  %1323 = or i32 %1304, 1\l  %1324 = add nsw i32 %1323, %14\l  %1325 = sext i32 %1324 to i64\l  %1326 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1325\l  %1327 = load i16, i16 addrspace(1)* %1326, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1328 = uitofp i16 %1327 to float\l  %1329 = fcmp contract ogt float %1295, %1328\l  %1330 = fcmp contract olt float %1296, %1328\l  %1331 = and i1 %1329, %1330\l  %1332 = fmul contract float %1328, %1328\l  %1333 = select i1 %1331, float %1328, float -0.000000e+00\l  %1334 = fadd contract float %1318, %1333\l  %1335 = select i1 %1331, float %1332, float -0.000000e+00\l  %1336 = fadd contract float %1320, %1335\l  %1337 = zext i1 %1331 to i32\l  %1338 = add nuw nsw i32 %1322, %1337\l  %1339 = or i32 %1304, 2\l  %1340 = add nsw i32 %1339, %14\l  %1341 = sext i32 %1340 to i64\l  %1342 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1341\l  %1343 = load i16, i16 addrspace(1)* %1342, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1344 = uitofp i16 %1343 to float\l  %1345 = fcmp contract ogt float %1295, %1344\l  %1346 = fcmp contract olt float %1296, %1344\l  %1347 = and i1 %1345, %1346\l  %1348 = fmul contract float %1344, %1344\l  %1349 = select i1 %1347, float %1344, float -0.000000e+00\l  %1350 = fadd contract float %1334, %1349\l  %1351 = select i1 %1347, float %1348, float -0.000000e+00\l  %1352 = fadd contract float %1336, %1351\l  %1353 = zext i1 %1347 to i32\l  %1354 = add nuw nsw i32 %1338, %1353\l  %1355 = or i32 %1304, 3\l  %1356 = add nsw i32 %1355, %14\l  %1357 = sext i32 %1356 to i64\l  %1358 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1357\l  %1359 = load i16, i16 addrspace(1)* %1358, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1360 = uitofp i16 %1359 to float\l  %1361 = fcmp contract ogt float %1295, %1360\l  %1362 = fcmp contract olt float %1296, %1360\l  %1363 = and i1 %1361, %1362\l  %1364 = fmul contract float %1360, %1360\l  %1365 = select i1 %1363, float %1360, float -0.000000e+00\l  %1366 = fadd contract float %1350, %1365\l  %1367 = select i1 %1363, float %1364, float -0.000000e+00\l  %1368 = fadd contract float %1352, %1367\l  %1369 = zext i1 %1363 to i32\l  %1370 = add nuw nsw i32 %1354, %1369\l  %1371 = or i32 %1304, 4\l  %1372 = add nsw i32 %1371, %14\l  %1373 = sext i32 %1372 to i64\l  %1374 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1373\l  %1375 = load i16, i16 addrspace(1)* %1374, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1376 = uitofp i16 %1375 to float\l  %1377 = fcmp contract ogt float %1295, %1376\l  %1378 = fcmp contract olt float %1296, %1376\l  %1379 = and i1 %1377, %1378\l  %1380 = fmul contract float %1376, %1376\l  %1381 = select i1 %1379, float %1376, float -0.000000e+00\l  %1382 = fadd contract float %1366, %1381\l  %1383 = select i1 %1379, float %1380, float -0.000000e+00\l  %1384 = fadd contract float %1368, %1383\l  %1385 = zext i1 %1379 to i32\l  %1386 = add nuw nsw i32 %1370, %1385\l  %1387 = or i32 %1304, 5\l  %1388 = add nsw i32 %1387, %14\l  %1389 = sext i32 %1388 to i64\l  %1390 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1389\l  %1391 = load i16, i16 addrspace(1)* %1390, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1392 = uitofp i16 %1391 to float\l  %1393 = fcmp contract ogt float %1295, %1392\l  %1394 = fcmp contract olt float %1296, %1392\l  %1395 = and i1 %1393, %1394\l  %1396 = fmul contract float %1392, %1392\l  %1397 = select i1 %1395, float %1392, float -0.000000e+00\l  %1398 = fadd contract float %1382, %1397\l  %1399 = select i1 %1395, float %1396, float -0.000000e+00\l  %1400 = fadd contract float %1384, %1399\l  %1401 = zext i1 %1395 to i32\l  %1402 = add nuw nsw i32 %1386, %1401\l  %1403 = or i32 %1304, 6\l  %1404 = add nsw i32 %1403, %14\l  %1405 = sext i32 %1404 to i64\l  %1406 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1405\l  %1407 = load i16, i16 addrspace(1)* %1406, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1408 = uitofp i16 %1407 to float\l  %1409 = fcmp contract ogt float %1295, %1408\l  %1410 = fcmp contract olt float %1296, %1408\l  %1411 = and i1 %1409, %1410\l  %1412 = fmul contract float %1408, %1408\l  %1413 = select i1 %1411, float %1408, float -0.000000e+00\l  %1414 = fadd contract float %1398, %1413\l  %1415 = select i1 %1411, float %1412, float -0.000000e+00\l  %1416 = fadd contract float %1400, %1415\l  %1417 = zext i1 %1411 to i32\l  %1418 = add nuw nsw i32 %1402, %1417\l  %1419 = or i32 %1304, 7\l  %1420 = add nsw i32 %1419, %14\l  %1421 = sext i32 %1420 to i64\l  %1422 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1421\l  %1423 = load i16, i16 addrspace(1)* %1422, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1424 = uitofp i16 %1423 to float\l  %1425 = fcmp contract ogt float %1295, %1424\l  %1426 = fcmp contract olt float %1296, %1424\l  %1427 = and i1 %1425, %1426\l  %1428 = fmul contract float %1424, %1424\l  %1429 = select i1 %1427, float %1424, float -0.000000e+00\l  %1430 = fadd contract float %1414, %1429\l  %1431 = select i1 %1427, float %1428, float -0.000000e+00\l  %1432 = fadd contract float %1416, %1431\l  %1433 = zext i1 %1427 to i32\l  %1434 = add nuw nsw i32 %1418, %1433\l  %1435 = add nuw nsw i32 %1304, 8\l  %1436 = add i32 %1307, 8\l  %1437 = icmp eq i32 %1436, %1301\l  br i1 %1437, label %1438, label %1302, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5ad1c50:s0 -> Node0x5ad1a70;
	Node0x5ad1c50:s1 -> Node0x5ad1c50;
	Node0x5ad1a70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#efcebd70",label="{%1438:\l1438:                                             \l  %1439 = phi float [ undef, %1294 ], [ %1430, %1302 ]\l  %1440 = phi float [ undef, %1294 ], [ %1432, %1302 ]\l  %1441 = phi i32 [ undef, %1294 ], [ %1434, %1302 ]\l  %1442 = phi i32 [ 0, %1294 ], [ %1434, %1302 ]\l  %1443 = phi i32 [ 0, %1294 ], [ %1435, %1302 ]\l  %1444 = phi float [ 0.000000e+00, %1294 ], [ %1432, %1302 ]\l  %1445 = phi float [ 0.000000e+00, %1294 ], [ %1430, %1302 ]\l  %1446 = icmp eq i32 %1298, 0\l  br i1 %1446, label %1471, label %1447\l|{<s0>T|<s1>F}}"];
	Node0x5ad1a70:s0 -> Node0x5ad1650;
	Node0x5ad1a70:s1 -> Node0x5ad7130;
	Node0x5ad7130 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f5a08170",label="{%1447:\l1447:                                             \l  %1448 = phi i32 [ %1467, %1447 ], [ %1442, %1438 ]\l  %1449 = phi i32 [ %1468, %1447 ], [ %1443, %1438 ]\l  %1450 = phi float [ %1465, %1447 ], [ %1444, %1438 ]\l  %1451 = phi float [ %1463, %1447 ], [ %1445, %1438 ]\l  %1452 = phi i32 [ %1469, %1447 ], [ 0, %1438 ]\l  %1453 = add nsw i32 %1449, %14\l  %1454 = sext i32 %1453 to i64\l  %1455 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1454\l  %1456 = load i16, i16 addrspace(1)* %1455, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1457 = uitofp i16 %1456 to float\l  %1458 = fcmp contract ogt float %1295, %1457\l  %1459 = fcmp contract olt float %1296, %1457\l  %1460 = and i1 %1458, %1459\l  %1461 = fmul contract float %1457, %1457\l  %1462 = select i1 %1460, float %1457, float -0.000000e+00\l  %1463 = fadd contract float %1451, %1462\l  %1464 = select i1 %1460, float %1461, float -0.000000e+00\l  %1465 = fadd contract float %1450, %1464\l  %1466 = zext i1 %1460 to i32\l  %1467 = add nuw nsw i32 %1448, %1466\l  %1468 = add nuw nsw i32 %1449, 1\l  %1469 = add i32 %1452, 1\l  %1470 = icmp eq i32 %1469, %1298\l  br i1 %1470, label %1471, label %1447, !llvm.loop !21\l|{<s0>T|<s1>F}}"];
	Node0x5ad7130:s0 -> Node0x5ad1650;
	Node0x5ad7130:s1 -> Node0x5ad7130;
	Node0x5ad1650 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2cab570",label="{%1471:\l1471:                                             \l  %1472 = phi float [ 0.000000e+00, %1293 ], [ %1439, %1438 ], [ %1463, %1447 ]\l  %1473 = phi float [ 0.000000e+00, %1293 ], [ %1440, %1438 ], [ %1465, %1447 ]\l  %1474 = phi i32 [ 0, %1293 ], [ %1441, %1438 ], [ %1467, %1447 ]\l  %1475 = sitofp i32 %1474 to float\l  %1476 = fdiv contract float %1472, %1475\l  %1477 = fdiv contract float %1473, %1475\l  %1478 = fmul contract float %1476, %1476\l  %1479 = fsub contract float %1477, %1478\l  %1480 = fcmp olt float %1479, 0x39F0000000000000\l  %1481 = select i1 %1480, float 0x41F0000000000000, float 1.000000e+00\l  %1482 = fmul float %1479, %1481\l  %1483 = tail call float @llvm.sqrt.f32(float %1482)\l  %1484 = bitcast float %1483 to i32\l  %1485 = add nsw i32 %1484, -1\l  %1486 = bitcast i32 %1485 to float\l  %1487 = add nsw i32 %1484, 1\l  %1488 = bitcast i32 %1487 to float\l  %1489 = tail call i1 @llvm.amdgcn.class.f32(float %1482, i32 608)\l  %1490 = select i1 %1480, float 0x3EF0000000000000, float 1.000000e+00\l  %1491 = fneg float %1488\l  %1492 = tail call float @llvm.fma.f32(float %1491, float %1483, float %1482)\l  %1493 = fcmp ogt float %1492, 0.000000e+00\l  %1494 = fneg float %1486\l  %1495 = tail call float @llvm.fma.f32(float %1494, float %1483, float %1482)\l  %1496 = fcmp ole float %1495, 0.000000e+00\l  %1497 = select i1 %1496, float %1486, float %1483\l  %1498 = select i1 %1493, float %1488, float %1497\l  %1499 = fmul float %1490, %1498\l  %1500 = select i1 %1489, float %1482, float %1499\l  %1501 = fmul contract float %1500, 2.000000e+00\l  %1502 = fsub contract float %1476, %1264\l  %1503 = tail call float @llvm.fabs.f32(float %1502)\l  %1504 = fcmp contract ogt float %1503, 0x3EB0C6F7A0000000\l  br i1 %1504, label %1505, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5ad1650:s0 -> Node0x5ad9670;
	Node0x5ad1650:s1 -> Node0x5aa30f0;
	Node0x5ad9670 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#eed0c070",label="{%1505:\l1505:                                             \l  br i1 %13, label %1683, label %1506\l|{<s0>T|<s1>F}}"];
	Node0x5ad9670:s0 -> Node0x5ad9770;
	Node0x5ad9670:s1 -> Node0x5ad97c0;
	Node0x5ad97c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%1506:\l1506:                                             \l  %1507 = fadd contract float %1476, %1501\l  %1508 = fsub contract float %1476, %1501\l  %1509 = add i32 %1, -1\l  %1510 = and i32 %1, 7\l  %1511 = icmp ult i32 %1509, 7\l  br i1 %1511, label %1650, label %1512\l|{<s0>T|<s1>F}}"];
	Node0x5ad97c0:s0 -> Node0x5ad9b90;
	Node0x5ad97c0:s1 -> Node0x5ad9be0;
	Node0x5ad9be0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e0dbd870",label="{%1512:\l1512:                                             \l  %1513 = and i32 %1, -8\l  br label %1514\l}"];
	Node0x5ad9be0 -> Node0x5ad9d70;
	Node0x5ad9d70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%1514:\l1514:                                             \l  %1515 = phi i32 [ 0, %1512 ], [ %1646, %1514 ]\l  %1516 = phi i32 [ 0, %1512 ], [ %1647, %1514 ]\l  %1517 = phi float [ 0.000000e+00, %1512 ], [ %1644, %1514 ]\l  %1518 = phi float [ 0.000000e+00, %1512 ], [ %1642, %1514 ]\l  %1519 = phi i32 [ 0, %1512 ], [ %1648, %1514 ]\l  %1520 = add nsw i32 %1516, %14\l  %1521 = sext i32 %1520 to i64\l  %1522 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1521\l  %1523 = load i16, i16 addrspace(1)* %1522, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1524 = uitofp i16 %1523 to float\l  %1525 = fcmp contract ogt float %1507, %1524\l  %1526 = fcmp contract olt float %1508, %1524\l  %1527 = and i1 %1525, %1526\l  %1528 = fmul contract float %1524, %1524\l  %1529 = select i1 %1527, float %1524, float -0.000000e+00\l  %1530 = fadd contract float %1518, %1529\l  %1531 = select i1 %1527, float %1528, float -0.000000e+00\l  %1532 = fadd contract float %1517, %1531\l  %1533 = zext i1 %1527 to i32\l  %1534 = add nuw nsw i32 %1515, %1533\l  %1535 = or i32 %1516, 1\l  %1536 = add nsw i32 %1535, %14\l  %1537 = sext i32 %1536 to i64\l  %1538 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1537\l  %1539 = load i16, i16 addrspace(1)* %1538, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1540 = uitofp i16 %1539 to float\l  %1541 = fcmp contract ogt float %1507, %1540\l  %1542 = fcmp contract olt float %1508, %1540\l  %1543 = and i1 %1541, %1542\l  %1544 = fmul contract float %1540, %1540\l  %1545 = select i1 %1543, float %1540, float -0.000000e+00\l  %1546 = fadd contract float %1530, %1545\l  %1547 = select i1 %1543, float %1544, float -0.000000e+00\l  %1548 = fadd contract float %1532, %1547\l  %1549 = zext i1 %1543 to i32\l  %1550 = add nuw nsw i32 %1534, %1549\l  %1551 = or i32 %1516, 2\l  %1552 = add nsw i32 %1551, %14\l  %1553 = sext i32 %1552 to i64\l  %1554 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1553\l  %1555 = load i16, i16 addrspace(1)* %1554, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1556 = uitofp i16 %1555 to float\l  %1557 = fcmp contract ogt float %1507, %1556\l  %1558 = fcmp contract olt float %1508, %1556\l  %1559 = and i1 %1557, %1558\l  %1560 = fmul contract float %1556, %1556\l  %1561 = select i1 %1559, float %1556, float -0.000000e+00\l  %1562 = fadd contract float %1546, %1561\l  %1563 = select i1 %1559, float %1560, float -0.000000e+00\l  %1564 = fadd contract float %1548, %1563\l  %1565 = zext i1 %1559 to i32\l  %1566 = add nuw nsw i32 %1550, %1565\l  %1567 = or i32 %1516, 3\l  %1568 = add nsw i32 %1567, %14\l  %1569 = sext i32 %1568 to i64\l  %1570 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1569\l  %1571 = load i16, i16 addrspace(1)* %1570, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1572 = uitofp i16 %1571 to float\l  %1573 = fcmp contract ogt float %1507, %1572\l  %1574 = fcmp contract olt float %1508, %1572\l  %1575 = and i1 %1573, %1574\l  %1576 = fmul contract float %1572, %1572\l  %1577 = select i1 %1575, float %1572, float -0.000000e+00\l  %1578 = fadd contract float %1562, %1577\l  %1579 = select i1 %1575, float %1576, float -0.000000e+00\l  %1580 = fadd contract float %1564, %1579\l  %1581 = zext i1 %1575 to i32\l  %1582 = add nuw nsw i32 %1566, %1581\l  %1583 = or i32 %1516, 4\l  %1584 = add nsw i32 %1583, %14\l  %1585 = sext i32 %1584 to i64\l  %1586 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1585\l  %1587 = load i16, i16 addrspace(1)* %1586, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1588 = uitofp i16 %1587 to float\l  %1589 = fcmp contract ogt float %1507, %1588\l  %1590 = fcmp contract olt float %1508, %1588\l  %1591 = and i1 %1589, %1590\l  %1592 = fmul contract float %1588, %1588\l  %1593 = select i1 %1591, float %1588, float -0.000000e+00\l  %1594 = fadd contract float %1578, %1593\l  %1595 = select i1 %1591, float %1592, float -0.000000e+00\l  %1596 = fadd contract float %1580, %1595\l  %1597 = zext i1 %1591 to i32\l  %1598 = add nuw nsw i32 %1582, %1597\l  %1599 = or i32 %1516, 5\l  %1600 = add nsw i32 %1599, %14\l  %1601 = sext i32 %1600 to i64\l  %1602 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1601\l  %1603 = load i16, i16 addrspace(1)* %1602, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1604 = uitofp i16 %1603 to float\l  %1605 = fcmp contract ogt float %1507, %1604\l  %1606 = fcmp contract olt float %1508, %1604\l  %1607 = and i1 %1605, %1606\l  %1608 = fmul contract float %1604, %1604\l  %1609 = select i1 %1607, float %1604, float -0.000000e+00\l  %1610 = fadd contract float %1594, %1609\l  %1611 = select i1 %1607, float %1608, float -0.000000e+00\l  %1612 = fadd contract float %1596, %1611\l  %1613 = zext i1 %1607 to i32\l  %1614 = add nuw nsw i32 %1598, %1613\l  %1615 = or i32 %1516, 6\l  %1616 = add nsw i32 %1615, %14\l  %1617 = sext i32 %1616 to i64\l  %1618 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1617\l  %1619 = load i16, i16 addrspace(1)* %1618, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1620 = uitofp i16 %1619 to float\l  %1621 = fcmp contract ogt float %1507, %1620\l  %1622 = fcmp contract olt float %1508, %1620\l  %1623 = and i1 %1621, %1622\l  %1624 = fmul contract float %1620, %1620\l  %1625 = select i1 %1623, float %1620, float -0.000000e+00\l  %1626 = fadd contract float %1610, %1625\l  %1627 = select i1 %1623, float %1624, float -0.000000e+00\l  %1628 = fadd contract float %1612, %1627\l  %1629 = zext i1 %1623 to i32\l  %1630 = add nuw nsw i32 %1614, %1629\l  %1631 = or i32 %1516, 7\l  %1632 = add nsw i32 %1631, %14\l  %1633 = sext i32 %1632 to i64\l  %1634 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1633\l  %1635 = load i16, i16 addrspace(1)* %1634, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1636 = uitofp i16 %1635 to float\l  %1637 = fcmp contract ogt float %1507, %1636\l  %1638 = fcmp contract olt float %1508, %1636\l  %1639 = and i1 %1637, %1638\l  %1640 = fmul contract float %1636, %1636\l  %1641 = select i1 %1639, float %1636, float -0.000000e+00\l  %1642 = fadd contract float %1626, %1641\l  %1643 = select i1 %1639, float %1640, float -0.000000e+00\l  %1644 = fadd contract float %1628, %1643\l  %1645 = zext i1 %1639 to i32\l  %1646 = add nuw nsw i32 %1630, %1645\l  %1647 = add nuw nsw i32 %1516, 8\l  %1648 = add i32 %1519, 8\l  %1649 = icmp eq i32 %1648, %1513\l  br i1 %1649, label %1650, label %1514, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5ad9d70:s0 -> Node0x5ad9b90;
	Node0x5ad9d70:s1 -> Node0x5ad9d70;
	Node0x5ad9b90 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%1650:\l1650:                                             \l  %1651 = phi float [ undef, %1506 ], [ %1642, %1514 ]\l  %1652 = phi float [ undef, %1506 ], [ %1644, %1514 ]\l  %1653 = phi i32 [ undef, %1506 ], [ %1646, %1514 ]\l  %1654 = phi i32 [ 0, %1506 ], [ %1646, %1514 ]\l  %1655 = phi i32 [ 0, %1506 ], [ %1647, %1514 ]\l  %1656 = phi float [ 0.000000e+00, %1506 ], [ %1644, %1514 ]\l  %1657 = phi float [ 0.000000e+00, %1506 ], [ %1642, %1514 ]\l  %1658 = icmp eq i32 %1510, 0\l  br i1 %1658, label %1683, label %1659\l|{<s0>T|<s1>F}}"];
	Node0x5ad9b90:s0 -> Node0x5ad9770;
	Node0x5ad9b90:s1 -> Node0x5adf660;
	Node0x5adf660 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7af9170",label="{%1659:\l1659:                                             \l  %1660 = phi i32 [ %1679, %1659 ], [ %1654, %1650 ]\l  %1661 = phi i32 [ %1680, %1659 ], [ %1655, %1650 ]\l  %1662 = phi float [ %1677, %1659 ], [ %1656, %1650 ]\l  %1663 = phi float [ %1675, %1659 ], [ %1657, %1650 ]\l  %1664 = phi i32 [ %1681, %1659 ], [ 0, %1650 ]\l  %1665 = add nsw i32 %1661, %14\l  %1666 = sext i32 %1665 to i64\l  %1667 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1666\l  %1668 = load i16, i16 addrspace(1)* %1667, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1669 = uitofp i16 %1668 to float\l  %1670 = fcmp contract ogt float %1507, %1669\l  %1671 = fcmp contract olt float %1508, %1669\l  %1672 = and i1 %1670, %1671\l  %1673 = fmul contract float %1669, %1669\l  %1674 = select i1 %1672, float %1669, float -0.000000e+00\l  %1675 = fadd contract float %1663, %1674\l  %1676 = select i1 %1672, float %1673, float -0.000000e+00\l  %1677 = fadd contract float %1662, %1676\l  %1678 = zext i1 %1672 to i32\l  %1679 = add nuw nsw i32 %1660, %1678\l  %1680 = add nuw nsw i32 %1661, 1\l  %1681 = add i32 %1664, 1\l  %1682 = icmp eq i32 %1681, %1510\l  br i1 %1682, label %1683, label %1659, !llvm.loop !22\l|{<s0>T|<s1>F}}"];
	Node0x5adf660:s0 -> Node0x5ad9770;
	Node0x5adf660:s1 -> Node0x5adf660;
	Node0x5ad9770 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#eed0c070",label="{%1683:\l1683:                                             \l  %1684 = phi float [ 0.000000e+00, %1505 ], [ %1651, %1650 ], [ %1675, %1659 ]\l  %1685 = phi float [ 0.000000e+00, %1505 ], [ %1652, %1650 ], [ %1677, %1659 ]\l  %1686 = phi i32 [ 0, %1505 ], [ %1653, %1650 ], [ %1679, %1659 ]\l  %1687 = sitofp i32 %1686 to float\l  %1688 = fdiv contract float %1684, %1687\l  %1689 = fdiv contract float %1685, %1687\l  %1690 = fmul contract float %1688, %1688\l  %1691 = fsub contract float %1689, %1690\l  %1692 = fcmp olt float %1691, 0x39F0000000000000\l  %1693 = select i1 %1692, float 0x41F0000000000000, float 1.000000e+00\l  %1694 = fmul float %1691, %1693\l  %1695 = tail call float @llvm.sqrt.f32(float %1694)\l  %1696 = bitcast float %1695 to i32\l  %1697 = add nsw i32 %1696, -1\l  %1698 = bitcast i32 %1697 to float\l  %1699 = add nsw i32 %1696, 1\l  %1700 = bitcast i32 %1699 to float\l  %1701 = tail call i1 @llvm.amdgcn.class.f32(float %1694, i32 608)\l  %1702 = select i1 %1692, float 0x3EF0000000000000, float 1.000000e+00\l  %1703 = fneg float %1700\l  %1704 = tail call float @llvm.fma.f32(float %1703, float %1695, float %1694)\l  %1705 = fcmp ogt float %1704, 0.000000e+00\l  %1706 = fneg float %1698\l  %1707 = tail call float @llvm.fma.f32(float %1706, float %1695, float %1694)\l  %1708 = fcmp ole float %1707, 0.000000e+00\l  %1709 = select i1 %1708, float %1698, float %1695\l  %1710 = select i1 %1705, float %1700, float %1709\l  %1711 = fmul float %1702, %1710\l  %1712 = select i1 %1701, float %1694, float %1711\l  %1713 = fmul contract float %1712, 2.000000e+00\l  %1714 = fsub contract float %1688, %1476\l  %1715 = tail call float @llvm.fabs.f32(float %1714)\l  %1716 = fcmp contract ogt float %1715, 0x3EB0C6F7A0000000\l  br i1 %1716, label %1717, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5ad9770:s0 -> Node0x5ae2fb0;
	Node0x5ad9770:s1 -> Node0x5aa30f0;
	Node0x5ae2fb0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8d6cc70",label="{%1717:\l1717:                                             \l  br i1 %13, label %1895, label %1718\l|{<s0>T|<s1>F}}"];
	Node0x5ae2fb0:s0 -> Node0x5ae30b0;
	Node0x5ae2fb0:s1 -> Node0x5ae3100;
	Node0x5ae3100 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e0dbd870",label="{%1718:\l1718:                                             \l  %1719 = fadd contract float %1688, %1713\l  %1720 = fsub contract float %1688, %1713\l  %1721 = add i32 %1, -1\l  %1722 = and i32 %1, 7\l  %1723 = icmp ult i32 %1721, 7\l  br i1 %1723, label %1862, label %1724\l|{<s0>T|<s1>F}}"];
	Node0x5ae3100:s0 -> Node0x5ae34d0;
	Node0x5ae3100:s1 -> Node0x5ae3520;
	Node0x5ae3520 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%1724:\l1724:                                             \l  %1725 = and i32 %1, -8\l  br label %1726\l}"];
	Node0x5ae3520 -> Node0x5ae36b0;
	Node0x5ae36b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%1726:\l1726:                                             \l  %1727 = phi i32 [ 0, %1724 ], [ %1858, %1726 ]\l  %1728 = phi i32 [ 0, %1724 ], [ %1859, %1726 ]\l  %1729 = phi float [ 0.000000e+00, %1724 ], [ %1856, %1726 ]\l  %1730 = phi float [ 0.000000e+00, %1724 ], [ %1854, %1726 ]\l  %1731 = phi i32 [ 0, %1724 ], [ %1860, %1726 ]\l  %1732 = add nsw i32 %1728, %14\l  %1733 = sext i32 %1732 to i64\l  %1734 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1733\l  %1735 = load i16, i16 addrspace(1)* %1734, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1736 = uitofp i16 %1735 to float\l  %1737 = fcmp contract ogt float %1719, %1736\l  %1738 = fcmp contract olt float %1720, %1736\l  %1739 = and i1 %1737, %1738\l  %1740 = fmul contract float %1736, %1736\l  %1741 = select i1 %1739, float %1736, float -0.000000e+00\l  %1742 = fadd contract float %1730, %1741\l  %1743 = select i1 %1739, float %1740, float -0.000000e+00\l  %1744 = fadd contract float %1729, %1743\l  %1745 = zext i1 %1739 to i32\l  %1746 = add nuw nsw i32 %1727, %1745\l  %1747 = or i32 %1728, 1\l  %1748 = add nsw i32 %1747, %14\l  %1749 = sext i32 %1748 to i64\l  %1750 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1749\l  %1751 = load i16, i16 addrspace(1)* %1750, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1752 = uitofp i16 %1751 to float\l  %1753 = fcmp contract ogt float %1719, %1752\l  %1754 = fcmp contract olt float %1720, %1752\l  %1755 = and i1 %1753, %1754\l  %1756 = fmul contract float %1752, %1752\l  %1757 = select i1 %1755, float %1752, float -0.000000e+00\l  %1758 = fadd contract float %1742, %1757\l  %1759 = select i1 %1755, float %1756, float -0.000000e+00\l  %1760 = fadd contract float %1744, %1759\l  %1761 = zext i1 %1755 to i32\l  %1762 = add nuw nsw i32 %1746, %1761\l  %1763 = or i32 %1728, 2\l  %1764 = add nsw i32 %1763, %14\l  %1765 = sext i32 %1764 to i64\l  %1766 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1765\l  %1767 = load i16, i16 addrspace(1)* %1766, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1768 = uitofp i16 %1767 to float\l  %1769 = fcmp contract ogt float %1719, %1768\l  %1770 = fcmp contract olt float %1720, %1768\l  %1771 = and i1 %1769, %1770\l  %1772 = fmul contract float %1768, %1768\l  %1773 = select i1 %1771, float %1768, float -0.000000e+00\l  %1774 = fadd contract float %1758, %1773\l  %1775 = select i1 %1771, float %1772, float -0.000000e+00\l  %1776 = fadd contract float %1760, %1775\l  %1777 = zext i1 %1771 to i32\l  %1778 = add nuw nsw i32 %1762, %1777\l  %1779 = or i32 %1728, 3\l  %1780 = add nsw i32 %1779, %14\l  %1781 = sext i32 %1780 to i64\l  %1782 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1781\l  %1783 = load i16, i16 addrspace(1)* %1782, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1784 = uitofp i16 %1783 to float\l  %1785 = fcmp contract ogt float %1719, %1784\l  %1786 = fcmp contract olt float %1720, %1784\l  %1787 = and i1 %1785, %1786\l  %1788 = fmul contract float %1784, %1784\l  %1789 = select i1 %1787, float %1784, float -0.000000e+00\l  %1790 = fadd contract float %1774, %1789\l  %1791 = select i1 %1787, float %1788, float -0.000000e+00\l  %1792 = fadd contract float %1776, %1791\l  %1793 = zext i1 %1787 to i32\l  %1794 = add nuw nsw i32 %1778, %1793\l  %1795 = or i32 %1728, 4\l  %1796 = add nsw i32 %1795, %14\l  %1797 = sext i32 %1796 to i64\l  %1798 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1797\l  %1799 = load i16, i16 addrspace(1)* %1798, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1800 = uitofp i16 %1799 to float\l  %1801 = fcmp contract ogt float %1719, %1800\l  %1802 = fcmp contract olt float %1720, %1800\l  %1803 = and i1 %1801, %1802\l  %1804 = fmul contract float %1800, %1800\l  %1805 = select i1 %1803, float %1800, float -0.000000e+00\l  %1806 = fadd contract float %1790, %1805\l  %1807 = select i1 %1803, float %1804, float -0.000000e+00\l  %1808 = fadd contract float %1792, %1807\l  %1809 = zext i1 %1803 to i32\l  %1810 = add nuw nsw i32 %1794, %1809\l  %1811 = or i32 %1728, 5\l  %1812 = add nsw i32 %1811, %14\l  %1813 = sext i32 %1812 to i64\l  %1814 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1813\l  %1815 = load i16, i16 addrspace(1)* %1814, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1816 = uitofp i16 %1815 to float\l  %1817 = fcmp contract ogt float %1719, %1816\l  %1818 = fcmp contract olt float %1720, %1816\l  %1819 = and i1 %1817, %1818\l  %1820 = fmul contract float %1816, %1816\l  %1821 = select i1 %1819, float %1816, float -0.000000e+00\l  %1822 = fadd contract float %1806, %1821\l  %1823 = select i1 %1819, float %1820, float -0.000000e+00\l  %1824 = fadd contract float %1808, %1823\l  %1825 = zext i1 %1819 to i32\l  %1826 = add nuw nsw i32 %1810, %1825\l  %1827 = or i32 %1728, 6\l  %1828 = add nsw i32 %1827, %14\l  %1829 = sext i32 %1828 to i64\l  %1830 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1829\l  %1831 = load i16, i16 addrspace(1)* %1830, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1832 = uitofp i16 %1831 to float\l  %1833 = fcmp contract ogt float %1719, %1832\l  %1834 = fcmp contract olt float %1720, %1832\l  %1835 = and i1 %1833, %1834\l  %1836 = fmul contract float %1832, %1832\l  %1837 = select i1 %1835, float %1832, float -0.000000e+00\l  %1838 = fadd contract float %1822, %1837\l  %1839 = select i1 %1835, float %1836, float -0.000000e+00\l  %1840 = fadd contract float %1824, %1839\l  %1841 = zext i1 %1835 to i32\l  %1842 = add nuw nsw i32 %1826, %1841\l  %1843 = or i32 %1728, 7\l  %1844 = add nsw i32 %1843, %14\l  %1845 = sext i32 %1844 to i64\l  %1846 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1845\l  %1847 = load i16, i16 addrspace(1)* %1846, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1848 = uitofp i16 %1847 to float\l  %1849 = fcmp contract ogt float %1719, %1848\l  %1850 = fcmp contract olt float %1720, %1848\l  %1851 = and i1 %1849, %1850\l  %1852 = fmul contract float %1848, %1848\l  %1853 = select i1 %1851, float %1848, float -0.000000e+00\l  %1854 = fadd contract float %1838, %1853\l  %1855 = select i1 %1851, float %1852, float -0.000000e+00\l  %1856 = fadd contract float %1840, %1855\l  %1857 = zext i1 %1851 to i32\l  %1858 = add nuw nsw i32 %1842, %1857\l  %1859 = add nuw nsw i32 %1728, 8\l  %1860 = add i32 %1731, 8\l  %1861 = icmp eq i32 %1860, %1725\l  br i1 %1861, label %1862, label %1726, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5ae36b0:s0 -> Node0x5ae34d0;
	Node0x5ae36b0:s1 -> Node0x5ae36b0;
	Node0x5ae34d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e0dbd870",label="{%1862:\l1862:                                             \l  %1863 = phi float [ undef, %1718 ], [ %1854, %1726 ]\l  %1864 = phi float [ undef, %1718 ], [ %1856, %1726 ]\l  %1865 = phi i32 [ undef, %1718 ], [ %1858, %1726 ]\l  %1866 = phi i32 [ 0, %1718 ], [ %1858, %1726 ]\l  %1867 = phi i32 [ 0, %1718 ], [ %1859, %1726 ]\l  %1868 = phi float [ 0.000000e+00, %1718 ], [ %1856, %1726 ]\l  %1869 = phi float [ 0.000000e+00, %1718 ], [ %1854, %1726 ]\l  %1870 = icmp eq i32 %1722, 0\l  br i1 %1870, label %1895, label %1871\l|{<s0>T|<s1>F}}"];
	Node0x5ae34d0:s0 -> Node0x5ae30b0;
	Node0x5ae34d0:s1 -> Node0x5ae8b90;
	Node0x5ae8b90 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b99e70",label="{%1871:\l1871:                                             \l  %1872 = phi i32 [ %1891, %1871 ], [ %1866, %1862 ]\l  %1873 = phi i32 [ %1892, %1871 ], [ %1867, %1862 ]\l  %1874 = phi float [ %1889, %1871 ], [ %1868, %1862 ]\l  %1875 = phi float [ %1887, %1871 ], [ %1869, %1862 ]\l  %1876 = phi i32 [ %1893, %1871 ], [ 0, %1862 ]\l  %1877 = add nsw i32 %1873, %14\l  %1878 = sext i32 %1877 to i64\l  %1879 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1878\l  %1880 = load i16, i16 addrspace(1)* %1879, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1881 = uitofp i16 %1880 to float\l  %1882 = fcmp contract ogt float %1719, %1881\l  %1883 = fcmp contract olt float %1720, %1881\l  %1884 = and i1 %1882, %1883\l  %1885 = fmul contract float %1881, %1881\l  %1886 = select i1 %1884, float %1881, float -0.000000e+00\l  %1887 = fadd contract float %1875, %1886\l  %1888 = select i1 %1884, float %1885, float -0.000000e+00\l  %1889 = fadd contract float %1874, %1888\l  %1890 = zext i1 %1884 to i32\l  %1891 = add nuw nsw i32 %1872, %1890\l  %1892 = add nuw nsw i32 %1873, 1\l  %1893 = add i32 %1876, 1\l  %1894 = icmp eq i32 %1893, %1722\l  br i1 %1894, label %1895, label %1871, !llvm.loop !23\l|{<s0>T|<s1>F}}"];
	Node0x5ae8b90:s0 -> Node0x5ae30b0;
	Node0x5ae8b90:s1 -> Node0x5ae8b90;
	Node0x5ae30b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8d6cc70",label="{%1895:\l1895:                                             \l  %1896 = phi float [ 0.000000e+00, %1717 ], [ %1863, %1862 ], [ %1887, %1871 ]\l  %1897 = phi float [ 0.000000e+00, %1717 ], [ %1864, %1862 ], [ %1889, %1871 ]\l  %1898 = phi i32 [ 0, %1717 ], [ %1865, %1862 ], [ %1891, %1871 ]\l  %1899 = sitofp i32 %1898 to float\l  %1900 = fdiv contract float %1896, %1899\l  %1901 = fdiv contract float %1897, %1899\l  %1902 = fmul contract float %1900, %1900\l  %1903 = fsub contract float %1901, %1902\l  %1904 = fcmp olt float %1903, 0x39F0000000000000\l  %1905 = select i1 %1904, float 0x41F0000000000000, float 1.000000e+00\l  %1906 = fmul float %1903, %1905\l  %1907 = tail call float @llvm.sqrt.f32(float %1906)\l  %1908 = bitcast float %1907 to i32\l  %1909 = add nsw i32 %1908, -1\l  %1910 = bitcast i32 %1909 to float\l  %1911 = add nsw i32 %1908, 1\l  %1912 = bitcast i32 %1911 to float\l  %1913 = tail call i1 @llvm.amdgcn.class.f32(float %1906, i32 608)\l  %1914 = select i1 %1904, float 0x3EF0000000000000, float 1.000000e+00\l  %1915 = fneg float %1912\l  %1916 = tail call float @llvm.fma.f32(float %1915, float %1907, float %1906)\l  %1917 = fcmp ogt float %1916, 0.000000e+00\l  %1918 = fneg float %1910\l  %1919 = tail call float @llvm.fma.f32(float %1918, float %1907, float %1906)\l  %1920 = fcmp ole float %1919, 0.000000e+00\l  %1921 = select i1 %1920, float %1910, float %1907\l  %1922 = select i1 %1917, float %1912, float %1921\l  %1923 = fmul float %1914, %1922\l  %1924 = select i1 %1913, float %1906, float %1923\l  %1925 = fmul contract float %1924, 2.000000e+00\l  %1926 = fsub contract float %1900, %1688\l  %1927 = tail call float @llvm.fabs.f32(float %1926)\l  %1928 = fcmp contract ogt float %1927, 0x3EB0C6F7A0000000\l  br i1 %1928, label %1929, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5ae30b0:s0 -> Node0x5aeb0d0;
	Node0x5ae30b0:s1 -> Node0x5aa30f0;
	Node0x5aeb0d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%1929:\l1929:                                             \l  br i1 %13, label %2107, label %1930\l|{<s0>T|<s1>F}}"];
	Node0x5aeb0d0:s0 -> Node0x5aeb1d0;
	Node0x5aeb0d0:s1 -> Node0x5aeb220;
	Node0x5aeb220 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%1930:\l1930:                                             \l  %1931 = fadd contract float %1900, %1925\l  %1932 = fsub contract float %1900, %1925\l  %1933 = add i32 %1, -1\l  %1934 = and i32 %1, 7\l  %1935 = icmp ult i32 %1933, 7\l  br i1 %1935, label %2074, label %1936\l|{<s0>T|<s1>F}}"];
	Node0x5aeb220:s0 -> Node0x5aeb5f0;
	Node0x5aeb220:s1 -> Node0x5aeb640;
	Node0x5aeb640 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%1936:\l1936:                                             \l  %1937 = and i32 %1, -8\l  br label %1938\l}"];
	Node0x5aeb640 -> Node0x5aeb7d0;
	Node0x5aeb7d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%1938:\l1938:                                             \l  %1939 = phi i32 [ 0, %1936 ], [ %2070, %1938 ]\l  %1940 = phi i32 [ 0, %1936 ], [ %2071, %1938 ]\l  %1941 = phi float [ 0.000000e+00, %1936 ], [ %2068, %1938 ]\l  %1942 = phi float [ 0.000000e+00, %1936 ], [ %2066, %1938 ]\l  %1943 = phi i32 [ 0, %1936 ], [ %2072, %1938 ]\l  %1944 = add nsw i32 %1940, %14\l  %1945 = sext i32 %1944 to i64\l  %1946 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1945\l  %1947 = load i16, i16 addrspace(1)* %1946, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1948 = uitofp i16 %1947 to float\l  %1949 = fcmp contract ogt float %1931, %1948\l  %1950 = fcmp contract olt float %1932, %1948\l  %1951 = and i1 %1949, %1950\l  %1952 = fmul contract float %1948, %1948\l  %1953 = select i1 %1951, float %1948, float -0.000000e+00\l  %1954 = fadd contract float %1942, %1953\l  %1955 = select i1 %1951, float %1952, float -0.000000e+00\l  %1956 = fadd contract float %1941, %1955\l  %1957 = zext i1 %1951 to i32\l  %1958 = add nuw nsw i32 %1939, %1957\l  %1959 = or i32 %1940, 1\l  %1960 = add nsw i32 %1959, %14\l  %1961 = sext i32 %1960 to i64\l  %1962 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1961\l  %1963 = load i16, i16 addrspace(1)* %1962, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1964 = uitofp i16 %1963 to float\l  %1965 = fcmp contract ogt float %1931, %1964\l  %1966 = fcmp contract olt float %1932, %1964\l  %1967 = and i1 %1965, %1966\l  %1968 = fmul contract float %1964, %1964\l  %1969 = select i1 %1967, float %1964, float -0.000000e+00\l  %1970 = fadd contract float %1954, %1969\l  %1971 = select i1 %1967, float %1968, float -0.000000e+00\l  %1972 = fadd contract float %1956, %1971\l  %1973 = zext i1 %1967 to i32\l  %1974 = add nuw nsw i32 %1958, %1973\l  %1975 = or i32 %1940, 2\l  %1976 = add nsw i32 %1975, %14\l  %1977 = sext i32 %1976 to i64\l  %1978 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1977\l  %1979 = load i16, i16 addrspace(1)* %1978, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1980 = uitofp i16 %1979 to float\l  %1981 = fcmp contract ogt float %1931, %1980\l  %1982 = fcmp contract olt float %1932, %1980\l  %1983 = and i1 %1981, %1982\l  %1984 = fmul contract float %1980, %1980\l  %1985 = select i1 %1983, float %1980, float -0.000000e+00\l  %1986 = fadd contract float %1970, %1985\l  %1987 = select i1 %1983, float %1984, float -0.000000e+00\l  %1988 = fadd contract float %1972, %1987\l  %1989 = zext i1 %1983 to i32\l  %1990 = add nuw nsw i32 %1974, %1989\l  %1991 = or i32 %1940, 3\l  %1992 = add nsw i32 %1991, %14\l  %1993 = sext i32 %1992 to i64\l  %1994 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1993\l  %1995 = load i16, i16 addrspace(1)* %1994, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1996 = uitofp i16 %1995 to float\l  %1997 = fcmp contract ogt float %1931, %1996\l  %1998 = fcmp contract olt float %1932, %1996\l  %1999 = and i1 %1997, %1998\l  %2000 = fmul contract float %1996, %1996\l  %2001 = select i1 %1999, float %1996, float -0.000000e+00\l  %2002 = fadd contract float %1986, %2001\l  %2003 = select i1 %1999, float %2000, float -0.000000e+00\l  %2004 = fadd contract float %1988, %2003\l  %2005 = zext i1 %1999 to i32\l  %2006 = add nuw nsw i32 %1990, %2005\l  %2007 = or i32 %1940, 4\l  %2008 = add nsw i32 %2007, %14\l  %2009 = sext i32 %2008 to i64\l  %2010 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2009\l  %2011 = load i16, i16 addrspace(1)* %2010, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2012 = uitofp i16 %2011 to float\l  %2013 = fcmp contract ogt float %1931, %2012\l  %2014 = fcmp contract olt float %1932, %2012\l  %2015 = and i1 %2013, %2014\l  %2016 = fmul contract float %2012, %2012\l  %2017 = select i1 %2015, float %2012, float -0.000000e+00\l  %2018 = fadd contract float %2002, %2017\l  %2019 = select i1 %2015, float %2016, float -0.000000e+00\l  %2020 = fadd contract float %2004, %2019\l  %2021 = zext i1 %2015 to i32\l  %2022 = add nuw nsw i32 %2006, %2021\l  %2023 = or i32 %1940, 5\l  %2024 = add nsw i32 %2023, %14\l  %2025 = sext i32 %2024 to i64\l  %2026 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2025\l  %2027 = load i16, i16 addrspace(1)* %2026, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2028 = uitofp i16 %2027 to float\l  %2029 = fcmp contract ogt float %1931, %2028\l  %2030 = fcmp contract olt float %1932, %2028\l  %2031 = and i1 %2029, %2030\l  %2032 = fmul contract float %2028, %2028\l  %2033 = select i1 %2031, float %2028, float -0.000000e+00\l  %2034 = fadd contract float %2018, %2033\l  %2035 = select i1 %2031, float %2032, float -0.000000e+00\l  %2036 = fadd contract float %2020, %2035\l  %2037 = zext i1 %2031 to i32\l  %2038 = add nuw nsw i32 %2022, %2037\l  %2039 = or i32 %1940, 6\l  %2040 = add nsw i32 %2039, %14\l  %2041 = sext i32 %2040 to i64\l  %2042 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2041\l  %2043 = load i16, i16 addrspace(1)* %2042, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2044 = uitofp i16 %2043 to float\l  %2045 = fcmp contract ogt float %1931, %2044\l  %2046 = fcmp contract olt float %1932, %2044\l  %2047 = and i1 %2045, %2046\l  %2048 = fmul contract float %2044, %2044\l  %2049 = select i1 %2047, float %2044, float -0.000000e+00\l  %2050 = fadd contract float %2034, %2049\l  %2051 = select i1 %2047, float %2048, float -0.000000e+00\l  %2052 = fadd contract float %2036, %2051\l  %2053 = zext i1 %2047 to i32\l  %2054 = add nuw nsw i32 %2038, %2053\l  %2055 = or i32 %1940, 7\l  %2056 = add nsw i32 %2055, %14\l  %2057 = sext i32 %2056 to i64\l  %2058 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2057\l  %2059 = load i16, i16 addrspace(1)* %2058, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2060 = uitofp i16 %2059 to float\l  %2061 = fcmp contract ogt float %1931, %2060\l  %2062 = fcmp contract olt float %1932, %2060\l  %2063 = and i1 %2061, %2062\l  %2064 = fmul contract float %2060, %2060\l  %2065 = select i1 %2063, float %2060, float -0.000000e+00\l  %2066 = fadd contract float %2050, %2065\l  %2067 = select i1 %2063, float %2064, float -0.000000e+00\l  %2068 = fadd contract float %2052, %2067\l  %2069 = zext i1 %2063 to i32\l  %2070 = add nuw nsw i32 %2054, %2069\l  %2071 = add nuw nsw i32 %1940, 8\l  %2072 = add i32 %1943, 8\l  %2073 = icmp eq i32 %2072, %1937\l  br i1 %2073, label %2074, label %1938, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5aeb7d0:s0 -> Node0x5aeb5f0;
	Node0x5aeb7d0:s1 -> Node0x5aeb7d0;
	Node0x5aeb5f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%2074:\l2074:                                             \l  %2075 = phi float [ undef, %1930 ], [ %2066, %1938 ]\l  %2076 = phi float [ undef, %1930 ], [ %2068, %1938 ]\l  %2077 = phi i32 [ undef, %1930 ], [ %2070, %1938 ]\l  %2078 = phi i32 [ 0, %1930 ], [ %2070, %1938 ]\l  %2079 = phi i32 [ 0, %1930 ], [ %2071, %1938 ]\l  %2080 = phi float [ 0.000000e+00, %1930 ], [ %2068, %1938 ]\l  %2081 = phi float [ 0.000000e+00, %1930 ], [ %2066, %1938 ]\l  %2082 = icmp eq i32 %1934, 0\l  br i1 %2082, label %2107, label %2083\l|{<s0>T|<s1>F}}"];
	Node0x5aeb5f0:s0 -> Node0x5aeb1d0;
	Node0x5aeb5f0:s1 -> Node0x5ac5880;
	Node0x5ac5880 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f5c1a970",label="{%2083:\l2083:                                             \l  %2084 = phi i32 [ %2103, %2083 ], [ %2078, %2074 ]\l  %2085 = phi i32 [ %2104, %2083 ], [ %2079, %2074 ]\l  %2086 = phi float [ %2101, %2083 ], [ %2080, %2074 ]\l  %2087 = phi float [ %2099, %2083 ], [ %2081, %2074 ]\l  %2088 = phi i32 [ %2105, %2083 ], [ 0, %2074 ]\l  %2089 = add nsw i32 %2085, %14\l  %2090 = sext i32 %2089 to i64\l  %2091 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2090\l  %2092 = load i16, i16 addrspace(1)* %2091, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2093 = uitofp i16 %2092 to float\l  %2094 = fcmp contract ogt float %1931, %2093\l  %2095 = fcmp contract olt float %1932, %2093\l  %2096 = and i1 %2094, %2095\l  %2097 = fmul contract float %2093, %2093\l  %2098 = select i1 %2096, float %2093, float -0.000000e+00\l  %2099 = fadd contract float %2087, %2098\l  %2100 = select i1 %2096, float %2097, float -0.000000e+00\l  %2101 = fadd contract float %2086, %2100\l  %2102 = zext i1 %2096 to i32\l  %2103 = add nuw nsw i32 %2084, %2102\l  %2104 = add nuw nsw i32 %2085, 1\l  %2105 = add i32 %2088, 1\l  %2106 = icmp eq i32 %2105, %1934\l  br i1 %2106, label %2107, label %2083, !llvm.loop !24\l|{<s0>T|<s1>F}}"];
	Node0x5ac5880:s0 -> Node0x5aeb1d0;
	Node0x5ac5880:s1 -> Node0x5ac5880;
	Node0x5aeb1d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%2107:\l2107:                                             \l  %2108 = phi float [ 0.000000e+00, %1929 ], [ %2075, %2074 ], [ %2099, %2083 ]\l  %2109 = phi float [ 0.000000e+00, %1929 ], [ %2076, %2074 ], [ %2101, %2083 ]\l  %2110 = phi i32 [ 0, %1929 ], [ %2077, %2074 ], [ %2103, %2083 ]\l  %2111 = sitofp i32 %2110 to float\l  %2112 = fdiv contract float %2108, %2111\l  %2113 = fdiv contract float %2109, %2111\l  %2114 = fmul contract float %2112, %2112\l  %2115 = fsub contract float %2113, %2114\l  %2116 = fcmp olt float %2115, 0x39F0000000000000\l  %2117 = select i1 %2116, float 0x41F0000000000000, float 1.000000e+00\l  %2118 = fmul float %2115, %2117\l  %2119 = tail call float @llvm.sqrt.f32(float %2118)\l  %2120 = bitcast float %2119 to i32\l  %2121 = add nsw i32 %2120, -1\l  %2122 = bitcast i32 %2121 to float\l  %2123 = add nsw i32 %2120, 1\l  %2124 = bitcast i32 %2123 to float\l  %2125 = tail call i1 @llvm.amdgcn.class.f32(float %2118, i32 608)\l  %2126 = select i1 %2116, float 0x3EF0000000000000, float 1.000000e+00\l  %2127 = fneg float %2124\l  %2128 = tail call float @llvm.fma.f32(float %2127, float %2119, float %2118)\l  %2129 = fcmp ogt float %2128, 0.000000e+00\l  %2130 = fneg float %2122\l  %2131 = tail call float @llvm.fma.f32(float %2130, float %2119, float %2118)\l  %2132 = fcmp ole float %2131, 0.000000e+00\l  %2133 = select i1 %2132, float %2122, float %2119\l  %2134 = select i1 %2129, float %2124, float %2133\l  %2135 = fmul float %2126, %2134\l  %2136 = select i1 %2125, float %2118, float %2135\l  %2137 = fmul contract float %2136, 2.000000e+00\l  %2138 = fsub contract float %2112, %1900\l  %2139 = tail call float @llvm.fabs.f32(float %2138)\l  %2140 = fcmp contract ogt float %2139, 0x3EB0C6F7A0000000\l  br i1 %2140, label %2141, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5aeb1d0:s0 -> Node0x5ac7dc0;
	Node0x5aeb1d0:s1 -> Node0x5aa30f0;
	Node0x5ac7dc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d6dce470",label="{%2141:\l2141:                                             \l  br i1 %13, label %2319, label %2142\l|{<s0>T|<s1>F}}"];
	Node0x5ac7dc0:s0 -> Node0x5ac7ec0;
	Node0x5ac7dc0:s1 -> Node0x5ac7f10;
	Node0x5ac7f10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%2142:\l2142:                                             \l  %2143 = fadd contract float %2112, %2137\l  %2144 = fsub contract float %2112, %2137\l  %2145 = add i32 %1, -1\l  %2146 = and i32 %1, 7\l  %2147 = icmp ult i32 %2145, 7\l  br i1 %2147, label %2286, label %2148\l|{<s0>T|<s1>F}}"];
	Node0x5ac7f10:s0 -> Node0x5ac82e0;
	Node0x5ac7f10:s1 -> Node0x5ac8330;
	Node0x5ac8330 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c5d6f270",label="{%2148:\l2148:                                             \l  %2149 = and i32 %1, -8\l  br label %2150\l}"];
	Node0x5ac8330 -> Node0x5af7910;
	Node0x5af7910 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#efcebd70",label="{%2150:\l2150:                                             \l  %2151 = phi i32 [ 0, %2148 ], [ %2282, %2150 ]\l  %2152 = phi i32 [ 0, %2148 ], [ %2283, %2150 ]\l  %2153 = phi float [ 0.000000e+00, %2148 ], [ %2280, %2150 ]\l  %2154 = phi float [ 0.000000e+00, %2148 ], [ %2278, %2150 ]\l  %2155 = phi i32 [ 0, %2148 ], [ %2284, %2150 ]\l  %2156 = add nsw i32 %2152, %14\l  %2157 = sext i32 %2156 to i64\l  %2158 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2157\l  %2159 = load i16, i16 addrspace(1)* %2158, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2160 = uitofp i16 %2159 to float\l  %2161 = fcmp contract ogt float %2143, %2160\l  %2162 = fcmp contract olt float %2144, %2160\l  %2163 = and i1 %2161, %2162\l  %2164 = fmul contract float %2160, %2160\l  %2165 = select i1 %2163, float %2160, float -0.000000e+00\l  %2166 = fadd contract float %2154, %2165\l  %2167 = select i1 %2163, float %2164, float -0.000000e+00\l  %2168 = fadd contract float %2153, %2167\l  %2169 = zext i1 %2163 to i32\l  %2170 = add nuw nsw i32 %2151, %2169\l  %2171 = or i32 %2152, 1\l  %2172 = add nsw i32 %2171, %14\l  %2173 = sext i32 %2172 to i64\l  %2174 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2173\l  %2175 = load i16, i16 addrspace(1)* %2174, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2176 = uitofp i16 %2175 to float\l  %2177 = fcmp contract ogt float %2143, %2176\l  %2178 = fcmp contract olt float %2144, %2176\l  %2179 = and i1 %2177, %2178\l  %2180 = fmul contract float %2176, %2176\l  %2181 = select i1 %2179, float %2176, float -0.000000e+00\l  %2182 = fadd contract float %2166, %2181\l  %2183 = select i1 %2179, float %2180, float -0.000000e+00\l  %2184 = fadd contract float %2168, %2183\l  %2185 = zext i1 %2179 to i32\l  %2186 = add nuw nsw i32 %2170, %2185\l  %2187 = or i32 %2152, 2\l  %2188 = add nsw i32 %2187, %14\l  %2189 = sext i32 %2188 to i64\l  %2190 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2189\l  %2191 = load i16, i16 addrspace(1)* %2190, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2192 = uitofp i16 %2191 to float\l  %2193 = fcmp contract ogt float %2143, %2192\l  %2194 = fcmp contract olt float %2144, %2192\l  %2195 = and i1 %2193, %2194\l  %2196 = fmul contract float %2192, %2192\l  %2197 = select i1 %2195, float %2192, float -0.000000e+00\l  %2198 = fadd contract float %2182, %2197\l  %2199 = select i1 %2195, float %2196, float -0.000000e+00\l  %2200 = fadd contract float %2184, %2199\l  %2201 = zext i1 %2195 to i32\l  %2202 = add nuw nsw i32 %2186, %2201\l  %2203 = or i32 %2152, 3\l  %2204 = add nsw i32 %2203, %14\l  %2205 = sext i32 %2204 to i64\l  %2206 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2205\l  %2207 = load i16, i16 addrspace(1)* %2206, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2208 = uitofp i16 %2207 to float\l  %2209 = fcmp contract ogt float %2143, %2208\l  %2210 = fcmp contract olt float %2144, %2208\l  %2211 = and i1 %2209, %2210\l  %2212 = fmul contract float %2208, %2208\l  %2213 = select i1 %2211, float %2208, float -0.000000e+00\l  %2214 = fadd contract float %2198, %2213\l  %2215 = select i1 %2211, float %2212, float -0.000000e+00\l  %2216 = fadd contract float %2200, %2215\l  %2217 = zext i1 %2211 to i32\l  %2218 = add nuw nsw i32 %2202, %2217\l  %2219 = or i32 %2152, 4\l  %2220 = add nsw i32 %2219, %14\l  %2221 = sext i32 %2220 to i64\l  %2222 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2221\l  %2223 = load i16, i16 addrspace(1)* %2222, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2224 = uitofp i16 %2223 to float\l  %2225 = fcmp contract ogt float %2143, %2224\l  %2226 = fcmp contract olt float %2144, %2224\l  %2227 = and i1 %2225, %2226\l  %2228 = fmul contract float %2224, %2224\l  %2229 = select i1 %2227, float %2224, float -0.000000e+00\l  %2230 = fadd contract float %2214, %2229\l  %2231 = select i1 %2227, float %2228, float -0.000000e+00\l  %2232 = fadd contract float %2216, %2231\l  %2233 = zext i1 %2227 to i32\l  %2234 = add nuw nsw i32 %2218, %2233\l  %2235 = or i32 %2152, 5\l  %2236 = add nsw i32 %2235, %14\l  %2237 = sext i32 %2236 to i64\l  %2238 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2237\l  %2239 = load i16, i16 addrspace(1)* %2238, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2240 = uitofp i16 %2239 to float\l  %2241 = fcmp contract ogt float %2143, %2240\l  %2242 = fcmp contract olt float %2144, %2240\l  %2243 = and i1 %2241, %2242\l  %2244 = fmul contract float %2240, %2240\l  %2245 = select i1 %2243, float %2240, float -0.000000e+00\l  %2246 = fadd contract float %2230, %2245\l  %2247 = select i1 %2243, float %2244, float -0.000000e+00\l  %2248 = fadd contract float %2232, %2247\l  %2249 = zext i1 %2243 to i32\l  %2250 = add nuw nsw i32 %2234, %2249\l  %2251 = or i32 %2152, 6\l  %2252 = add nsw i32 %2251, %14\l  %2253 = sext i32 %2252 to i64\l  %2254 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2253\l  %2255 = load i16, i16 addrspace(1)* %2254, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2256 = uitofp i16 %2255 to float\l  %2257 = fcmp contract ogt float %2143, %2256\l  %2258 = fcmp contract olt float %2144, %2256\l  %2259 = and i1 %2257, %2258\l  %2260 = fmul contract float %2256, %2256\l  %2261 = select i1 %2259, float %2256, float -0.000000e+00\l  %2262 = fadd contract float %2246, %2261\l  %2263 = select i1 %2259, float %2260, float -0.000000e+00\l  %2264 = fadd contract float %2248, %2263\l  %2265 = zext i1 %2259 to i32\l  %2266 = add nuw nsw i32 %2250, %2265\l  %2267 = or i32 %2152, 7\l  %2268 = add nsw i32 %2267, %14\l  %2269 = sext i32 %2268 to i64\l  %2270 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2269\l  %2271 = load i16, i16 addrspace(1)* %2270, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2272 = uitofp i16 %2271 to float\l  %2273 = fcmp contract ogt float %2143, %2272\l  %2274 = fcmp contract olt float %2144, %2272\l  %2275 = and i1 %2273, %2274\l  %2276 = fmul contract float %2272, %2272\l  %2277 = select i1 %2275, float %2272, float -0.000000e+00\l  %2278 = fadd contract float %2262, %2277\l  %2279 = select i1 %2275, float %2276, float -0.000000e+00\l  %2280 = fadd contract float %2264, %2279\l  %2281 = zext i1 %2275 to i32\l  %2282 = add nuw nsw i32 %2266, %2281\l  %2283 = add nuw nsw i32 %2152, 8\l  %2284 = add i32 %2155, 8\l  %2285 = icmp eq i32 %2284, %2149\l  br i1 %2285, label %2286, label %2150, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5af7910:s0 -> Node0x5ac82e0;
	Node0x5af7910:s1 -> Node0x5af7910;
	Node0x5ac82e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%2286:\l2286:                                             \l  %2287 = phi float [ undef, %2142 ], [ %2278, %2150 ]\l  %2288 = phi float [ undef, %2142 ], [ %2280, %2150 ]\l  %2289 = phi i32 [ undef, %2142 ], [ %2282, %2150 ]\l  %2290 = phi i32 [ 0, %2142 ], [ %2282, %2150 ]\l  %2291 = phi i32 [ 0, %2142 ], [ %2283, %2150 ]\l  %2292 = phi float [ 0.000000e+00, %2142 ], [ %2280, %2150 ]\l  %2293 = phi float [ 0.000000e+00, %2142 ], [ %2278, %2150 ]\l  %2294 = icmp eq i32 %2146, 0\l  br i1 %2294, label %2319, label %2295\l|{<s0>T|<s1>F}}"];
	Node0x5ac82e0:s0 -> Node0x5ac7ec0;
	Node0x5ac82e0:s1 -> Node0x5afe610;
	Node0x5afe610 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%2295:\l2295:                                             \l  %2296 = phi i32 [ %2315, %2295 ], [ %2290, %2286 ]\l  %2297 = phi i32 [ %2316, %2295 ], [ %2291, %2286 ]\l  %2298 = phi float [ %2313, %2295 ], [ %2292, %2286 ]\l  %2299 = phi float [ %2311, %2295 ], [ %2293, %2286 ]\l  %2300 = phi i32 [ %2317, %2295 ], [ 0, %2286 ]\l  %2301 = add nsw i32 %2297, %14\l  %2302 = sext i32 %2301 to i64\l  %2303 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2302\l  %2304 = load i16, i16 addrspace(1)* %2303, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2305 = uitofp i16 %2304 to float\l  %2306 = fcmp contract ogt float %2143, %2305\l  %2307 = fcmp contract olt float %2144, %2305\l  %2308 = and i1 %2306, %2307\l  %2309 = fmul contract float %2305, %2305\l  %2310 = select i1 %2308, float %2305, float -0.000000e+00\l  %2311 = fadd contract float %2299, %2310\l  %2312 = select i1 %2308, float %2309, float -0.000000e+00\l  %2313 = fadd contract float %2298, %2312\l  %2314 = zext i1 %2308 to i32\l  %2315 = add nuw nsw i32 %2296, %2314\l  %2316 = add nuw nsw i32 %2297, 1\l  %2317 = add i32 %2300, 1\l  %2318 = icmp eq i32 %2317, %2146\l  br i1 %2318, label %2319, label %2295, !llvm.loop !25\l|{<s0>T|<s1>F}}"];
	Node0x5afe610:s0 -> Node0x5ac7ec0;
	Node0x5afe610:s1 -> Node0x5afe610;
	Node0x5ac7ec0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d6dce470",label="{%2319:\l2319:                                             \l  %2320 = phi float [ 0.000000e+00, %2141 ], [ %2287, %2286 ], [ %2311, %2295 ]\l  %2321 = phi float [ 0.000000e+00, %2141 ], [ %2288, %2286 ], [ %2313, %2295 ]\l  %2322 = phi i32 [ 0, %2141 ], [ %2289, %2286 ], [ %2315, %2295 ]\l  %2323 = sitofp i32 %2322 to float\l  %2324 = fdiv contract float %2320, %2323\l  %2325 = fdiv contract float %2321, %2323\l  %2326 = fmul contract float %2324, %2324\l  %2327 = fsub contract float %2325, %2326\l  %2328 = fcmp olt float %2327, 0x39F0000000000000\l  %2329 = select i1 %2328, float 0x41F0000000000000, float 1.000000e+00\l  %2330 = fmul float %2327, %2329\l  %2331 = tail call float @llvm.sqrt.f32(float %2330)\l  %2332 = bitcast float %2331 to i32\l  %2333 = add nsw i32 %2332, -1\l  %2334 = bitcast i32 %2333 to float\l  %2335 = add nsw i32 %2332, 1\l  %2336 = bitcast i32 %2335 to float\l  %2337 = tail call i1 @llvm.amdgcn.class.f32(float %2330, i32 608)\l  %2338 = select i1 %2328, float 0x3EF0000000000000, float 1.000000e+00\l  %2339 = fneg float %2336\l  %2340 = tail call float @llvm.fma.f32(float %2339, float %2331, float %2330)\l  %2341 = fcmp ogt float %2340, 0.000000e+00\l  %2342 = fneg float %2334\l  %2343 = tail call float @llvm.fma.f32(float %2342, float %2331, float %2330)\l  %2344 = fcmp ole float %2343, 0.000000e+00\l  %2345 = select i1 %2344, float %2334, float %2331\l  %2346 = select i1 %2341, float %2336, float %2345\l  %2347 = fmul float %2338, %2346\l  %2348 = select i1 %2337, float %2330, float %2347\l  %2349 = fmul contract float %2348, 2.000000e+00\l  %2350 = fsub contract float %2324, %2112\l  %2351 = tail call float @llvm.fabs.f32(float %2350)\l  %2352 = fcmp contract ogt float %2351, 0x3EB0C6F7A0000000\l  br i1 %2352, label %2353, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5ac7ec0:s0 -> Node0x5b00b50;
	Node0x5ac7ec0:s1 -> Node0x5aa30f0;
	Node0x5b00b50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cbd8ee70",label="{%2353:\l2353:                                             \l  br i1 %13, label %2531, label %2354\l|{<s0>T|<s1>F}}"];
	Node0x5b00b50:s0 -> Node0x5b00c50;
	Node0x5b00b50:s1 -> Node0x5b00ca0;
	Node0x5b00ca0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c5d6f270",label="{%2354:\l2354:                                             \l  %2355 = fadd contract float %2324, %2349\l  %2356 = fsub contract float %2324, %2349\l  %2357 = add i32 %1, -1\l  %2358 = and i32 %1, 7\l  %2359 = icmp ult i32 %2357, 7\l  br i1 %2359, label %2498, label %2360\l|{<s0>T|<s1>F}}"];
	Node0x5b00ca0:s0 -> Node0x5b01070;
	Node0x5b00ca0:s1 -> Node0x5b010c0;
	Node0x5b010c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bbd1f870",label="{%2360:\l2360:                                             \l  %2361 = and i32 %1, -8\l  br label %2362\l}"];
	Node0x5b010c0 -> Node0x5b01250;
	Node0x5b01250 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%2362:\l2362:                                             \l  %2363 = phi i32 [ 0, %2360 ], [ %2494, %2362 ]\l  %2364 = phi i32 [ 0, %2360 ], [ %2495, %2362 ]\l  %2365 = phi float [ 0.000000e+00, %2360 ], [ %2492, %2362 ]\l  %2366 = phi float [ 0.000000e+00, %2360 ], [ %2490, %2362 ]\l  %2367 = phi i32 [ 0, %2360 ], [ %2496, %2362 ]\l  %2368 = add nsw i32 %2364, %14\l  %2369 = sext i32 %2368 to i64\l  %2370 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2369\l  %2371 = load i16, i16 addrspace(1)* %2370, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2372 = uitofp i16 %2371 to float\l  %2373 = fcmp contract ogt float %2355, %2372\l  %2374 = fcmp contract olt float %2356, %2372\l  %2375 = and i1 %2373, %2374\l  %2376 = fmul contract float %2372, %2372\l  %2377 = select i1 %2375, float %2372, float -0.000000e+00\l  %2378 = fadd contract float %2366, %2377\l  %2379 = select i1 %2375, float %2376, float -0.000000e+00\l  %2380 = fadd contract float %2365, %2379\l  %2381 = zext i1 %2375 to i32\l  %2382 = add nuw nsw i32 %2363, %2381\l  %2383 = or i32 %2364, 1\l  %2384 = add nsw i32 %2383, %14\l  %2385 = sext i32 %2384 to i64\l  %2386 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2385\l  %2387 = load i16, i16 addrspace(1)* %2386, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2388 = uitofp i16 %2387 to float\l  %2389 = fcmp contract ogt float %2355, %2388\l  %2390 = fcmp contract olt float %2356, %2388\l  %2391 = and i1 %2389, %2390\l  %2392 = fmul contract float %2388, %2388\l  %2393 = select i1 %2391, float %2388, float -0.000000e+00\l  %2394 = fadd contract float %2378, %2393\l  %2395 = select i1 %2391, float %2392, float -0.000000e+00\l  %2396 = fadd contract float %2380, %2395\l  %2397 = zext i1 %2391 to i32\l  %2398 = add nuw nsw i32 %2382, %2397\l  %2399 = or i32 %2364, 2\l  %2400 = add nsw i32 %2399, %14\l  %2401 = sext i32 %2400 to i64\l  %2402 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2401\l  %2403 = load i16, i16 addrspace(1)* %2402, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2404 = uitofp i16 %2403 to float\l  %2405 = fcmp contract ogt float %2355, %2404\l  %2406 = fcmp contract olt float %2356, %2404\l  %2407 = and i1 %2405, %2406\l  %2408 = fmul contract float %2404, %2404\l  %2409 = select i1 %2407, float %2404, float -0.000000e+00\l  %2410 = fadd contract float %2394, %2409\l  %2411 = select i1 %2407, float %2408, float -0.000000e+00\l  %2412 = fadd contract float %2396, %2411\l  %2413 = zext i1 %2407 to i32\l  %2414 = add nuw nsw i32 %2398, %2413\l  %2415 = or i32 %2364, 3\l  %2416 = add nsw i32 %2415, %14\l  %2417 = sext i32 %2416 to i64\l  %2418 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2417\l  %2419 = load i16, i16 addrspace(1)* %2418, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2420 = uitofp i16 %2419 to float\l  %2421 = fcmp contract ogt float %2355, %2420\l  %2422 = fcmp contract olt float %2356, %2420\l  %2423 = and i1 %2421, %2422\l  %2424 = fmul contract float %2420, %2420\l  %2425 = select i1 %2423, float %2420, float -0.000000e+00\l  %2426 = fadd contract float %2410, %2425\l  %2427 = select i1 %2423, float %2424, float -0.000000e+00\l  %2428 = fadd contract float %2412, %2427\l  %2429 = zext i1 %2423 to i32\l  %2430 = add nuw nsw i32 %2414, %2429\l  %2431 = or i32 %2364, 4\l  %2432 = add nsw i32 %2431, %14\l  %2433 = sext i32 %2432 to i64\l  %2434 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2433\l  %2435 = load i16, i16 addrspace(1)* %2434, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2436 = uitofp i16 %2435 to float\l  %2437 = fcmp contract ogt float %2355, %2436\l  %2438 = fcmp contract olt float %2356, %2436\l  %2439 = and i1 %2437, %2438\l  %2440 = fmul contract float %2436, %2436\l  %2441 = select i1 %2439, float %2436, float -0.000000e+00\l  %2442 = fadd contract float %2426, %2441\l  %2443 = select i1 %2439, float %2440, float -0.000000e+00\l  %2444 = fadd contract float %2428, %2443\l  %2445 = zext i1 %2439 to i32\l  %2446 = add nuw nsw i32 %2430, %2445\l  %2447 = or i32 %2364, 5\l  %2448 = add nsw i32 %2447, %14\l  %2449 = sext i32 %2448 to i64\l  %2450 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2449\l  %2451 = load i16, i16 addrspace(1)* %2450, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2452 = uitofp i16 %2451 to float\l  %2453 = fcmp contract ogt float %2355, %2452\l  %2454 = fcmp contract olt float %2356, %2452\l  %2455 = and i1 %2453, %2454\l  %2456 = fmul contract float %2452, %2452\l  %2457 = select i1 %2455, float %2452, float -0.000000e+00\l  %2458 = fadd contract float %2442, %2457\l  %2459 = select i1 %2455, float %2456, float -0.000000e+00\l  %2460 = fadd contract float %2444, %2459\l  %2461 = zext i1 %2455 to i32\l  %2462 = add nuw nsw i32 %2446, %2461\l  %2463 = or i32 %2364, 6\l  %2464 = add nsw i32 %2463, %14\l  %2465 = sext i32 %2464 to i64\l  %2466 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2465\l  %2467 = load i16, i16 addrspace(1)* %2466, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2468 = uitofp i16 %2467 to float\l  %2469 = fcmp contract ogt float %2355, %2468\l  %2470 = fcmp contract olt float %2356, %2468\l  %2471 = and i1 %2469, %2470\l  %2472 = fmul contract float %2468, %2468\l  %2473 = select i1 %2471, float %2468, float -0.000000e+00\l  %2474 = fadd contract float %2458, %2473\l  %2475 = select i1 %2471, float %2472, float -0.000000e+00\l  %2476 = fadd contract float %2460, %2475\l  %2477 = zext i1 %2471 to i32\l  %2478 = add nuw nsw i32 %2462, %2477\l  %2479 = or i32 %2364, 7\l  %2480 = add nsw i32 %2479, %14\l  %2481 = sext i32 %2480 to i64\l  %2482 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2481\l  %2483 = load i16, i16 addrspace(1)* %2482, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2484 = uitofp i16 %2483 to float\l  %2485 = fcmp contract ogt float %2355, %2484\l  %2486 = fcmp contract olt float %2356, %2484\l  %2487 = and i1 %2485, %2486\l  %2488 = fmul contract float %2484, %2484\l  %2489 = select i1 %2487, float %2484, float -0.000000e+00\l  %2490 = fadd contract float %2474, %2489\l  %2491 = select i1 %2487, float %2488, float -0.000000e+00\l  %2492 = fadd contract float %2476, %2491\l  %2493 = zext i1 %2487 to i32\l  %2494 = add nuw nsw i32 %2478, %2493\l  %2495 = add nuw nsw i32 %2364, 8\l  %2496 = add i32 %2367, 8\l  %2497 = icmp eq i32 %2496, %2361\l  br i1 %2497, label %2498, label %2362, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5b01250:s0 -> Node0x5b01070;
	Node0x5b01250:s1 -> Node0x5b01250;
	Node0x5b01070 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c5d6f270",label="{%2498:\l2498:                                             \l  %2499 = phi float [ undef, %2354 ], [ %2490, %2362 ]\l  %2500 = phi float [ undef, %2354 ], [ %2492, %2362 ]\l  %2501 = phi i32 [ undef, %2354 ], [ %2494, %2362 ]\l  %2502 = phi i32 [ 0, %2354 ], [ %2494, %2362 ]\l  %2503 = phi i32 [ 0, %2354 ], [ %2495, %2362 ]\l  %2504 = phi float [ 0.000000e+00, %2354 ], [ %2492, %2362 ]\l  %2505 = phi float [ 0.000000e+00, %2354 ], [ %2490, %2362 ]\l  %2506 = icmp eq i32 %2358, 0\l  br i1 %2506, label %2531, label %2507\l|{<s0>T|<s1>F}}"];
	Node0x5b01070:s0 -> Node0x5b00c50;
	Node0x5b01070:s1 -> Node0x5b06730;
	Node0x5b06730 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ecd3c570",label="{%2507:\l2507:                                             \l  %2508 = phi i32 [ %2527, %2507 ], [ %2502, %2498 ]\l  %2509 = phi i32 [ %2528, %2507 ], [ %2503, %2498 ]\l  %2510 = phi float [ %2525, %2507 ], [ %2504, %2498 ]\l  %2511 = phi float [ %2523, %2507 ], [ %2505, %2498 ]\l  %2512 = phi i32 [ %2529, %2507 ], [ 0, %2498 ]\l  %2513 = add nsw i32 %2509, %14\l  %2514 = sext i32 %2513 to i64\l  %2515 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2514\l  %2516 = load i16, i16 addrspace(1)* %2515, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2517 = uitofp i16 %2516 to float\l  %2518 = fcmp contract ogt float %2355, %2517\l  %2519 = fcmp contract olt float %2356, %2517\l  %2520 = and i1 %2518, %2519\l  %2521 = fmul contract float %2517, %2517\l  %2522 = select i1 %2520, float %2517, float -0.000000e+00\l  %2523 = fadd contract float %2511, %2522\l  %2524 = select i1 %2520, float %2521, float -0.000000e+00\l  %2525 = fadd contract float %2510, %2524\l  %2526 = zext i1 %2520 to i32\l  %2527 = add nuw nsw i32 %2508, %2526\l  %2528 = add nuw nsw i32 %2509, 1\l  %2529 = add i32 %2512, 1\l  %2530 = icmp eq i32 %2529, %2358\l  br i1 %2530, label %2531, label %2507, !llvm.loop !26\l|{<s0>T|<s1>F}}"];
	Node0x5b06730:s0 -> Node0x5b00c50;
	Node0x5b06730:s1 -> Node0x5b06730;
	Node0x5b00c50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cbd8ee70",label="{%2531:\l2531:                                             \l  %2532 = phi float [ 0.000000e+00, %2353 ], [ %2499, %2498 ], [ %2523, %2507 ]\l  %2533 = phi float [ 0.000000e+00, %2353 ], [ %2500, %2498 ], [ %2525, %2507 ]\l  %2534 = phi i32 [ 0, %2353 ], [ %2501, %2498 ], [ %2527, %2507 ]\l  %2535 = sitofp i32 %2534 to float\l  %2536 = fdiv contract float %2532, %2535\l  %2537 = fdiv contract float %2533, %2535\l  %2538 = fmul contract float %2536, %2536\l  %2539 = fsub contract float %2537, %2538\l  %2540 = fcmp olt float %2539, 0x39F0000000000000\l  %2541 = select i1 %2540, float 0x41F0000000000000, float 1.000000e+00\l  %2542 = fmul float %2539, %2541\l  %2543 = tail call float @llvm.sqrt.f32(float %2542)\l  %2544 = bitcast float %2543 to i32\l  %2545 = add nsw i32 %2544, -1\l  %2546 = bitcast i32 %2545 to float\l  %2547 = add nsw i32 %2544, 1\l  %2548 = bitcast i32 %2547 to float\l  %2549 = tail call i1 @llvm.amdgcn.class.f32(float %2542, i32 608)\l  %2550 = select i1 %2540, float 0x3EF0000000000000, float 1.000000e+00\l  %2551 = fneg float %2548\l  %2552 = tail call float @llvm.fma.f32(float %2551, float %2543, float %2542)\l  %2553 = fcmp ogt float %2552, 0.000000e+00\l  %2554 = fneg float %2546\l  %2555 = tail call float @llvm.fma.f32(float %2554, float %2543, float %2542)\l  %2556 = fcmp ole float %2555, 0.000000e+00\l  %2557 = select i1 %2556, float %2546, float %2543\l  %2558 = select i1 %2553, float %2548, float %2557\l  %2559 = fmul float %2550, %2558\l  %2560 = select i1 %2549, float %2542, float %2559\l  %2561 = fmul contract float %2560, 2.000000e+00\l  %2562 = fsub contract float %2536, %2324\l  %2563 = tail call float @llvm.fabs.f32(float %2562)\l  %2564 = fcmp contract ogt float %2563, 0x3EB0C6F7A0000000\l  br i1 %2564, label %2565, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5b00c50:s0 -> Node0x5b08c70;
	Node0x5b00c50:s1 -> Node0x5aa30f0;
	Node0x5b08c70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c1d4f470",label="{%2565:\l2565:                                             \l  br i1 %13, label %2743, label %2566\l|{<s0>T|<s1>F}}"];
	Node0x5b08c70:s0 -> Node0x5b08d70;
	Node0x5b08c70:s1 -> Node0x5b08dc0;
	Node0x5b08dc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bbd1f870",label="{%2566:\l2566:                                             \l  %2567 = fadd contract float %2536, %2561\l  %2568 = fsub contract float %2536, %2561\l  %2569 = add i32 %1, -1\l  %2570 = and i32 %1, 7\l  %2571 = icmp ult i32 %2569, 7\l  br i1 %2571, label %2710, label %2572\l|{<s0>T|<s1>F}}"];
	Node0x5b08dc0:s0 -> Node0x5b09190;
	Node0x5b08dc0:s1 -> Node0x5b091e0;
	Node0x5b091e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#aec9fc70",label="{%2572:\l2572:                                             \l  %2573 = and i32 %1, -8\l  br label %2574\l}"];
	Node0x5b091e0 -> Node0x5b09370;
	Node0x5b09370 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e0dbd870",label="{%2574:\l2574:                                             \l  %2575 = phi i32 [ 0, %2572 ], [ %2706, %2574 ]\l  %2576 = phi i32 [ 0, %2572 ], [ %2707, %2574 ]\l  %2577 = phi float [ 0.000000e+00, %2572 ], [ %2704, %2574 ]\l  %2578 = phi float [ 0.000000e+00, %2572 ], [ %2702, %2574 ]\l  %2579 = phi i32 [ 0, %2572 ], [ %2708, %2574 ]\l  %2580 = add nsw i32 %2576, %14\l  %2581 = sext i32 %2580 to i64\l  %2582 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2581\l  %2583 = load i16, i16 addrspace(1)* %2582, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2584 = uitofp i16 %2583 to float\l  %2585 = fcmp contract ogt float %2567, %2584\l  %2586 = fcmp contract olt float %2568, %2584\l  %2587 = and i1 %2585, %2586\l  %2588 = fmul contract float %2584, %2584\l  %2589 = select i1 %2587, float %2584, float -0.000000e+00\l  %2590 = fadd contract float %2578, %2589\l  %2591 = select i1 %2587, float %2588, float -0.000000e+00\l  %2592 = fadd contract float %2577, %2591\l  %2593 = zext i1 %2587 to i32\l  %2594 = add nuw nsw i32 %2575, %2593\l  %2595 = or i32 %2576, 1\l  %2596 = add nsw i32 %2595, %14\l  %2597 = sext i32 %2596 to i64\l  %2598 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2597\l  %2599 = load i16, i16 addrspace(1)* %2598, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2600 = uitofp i16 %2599 to float\l  %2601 = fcmp contract ogt float %2567, %2600\l  %2602 = fcmp contract olt float %2568, %2600\l  %2603 = and i1 %2601, %2602\l  %2604 = fmul contract float %2600, %2600\l  %2605 = select i1 %2603, float %2600, float -0.000000e+00\l  %2606 = fadd contract float %2590, %2605\l  %2607 = select i1 %2603, float %2604, float -0.000000e+00\l  %2608 = fadd contract float %2592, %2607\l  %2609 = zext i1 %2603 to i32\l  %2610 = add nuw nsw i32 %2594, %2609\l  %2611 = or i32 %2576, 2\l  %2612 = add nsw i32 %2611, %14\l  %2613 = sext i32 %2612 to i64\l  %2614 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2613\l  %2615 = load i16, i16 addrspace(1)* %2614, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2616 = uitofp i16 %2615 to float\l  %2617 = fcmp contract ogt float %2567, %2616\l  %2618 = fcmp contract olt float %2568, %2616\l  %2619 = and i1 %2617, %2618\l  %2620 = fmul contract float %2616, %2616\l  %2621 = select i1 %2619, float %2616, float -0.000000e+00\l  %2622 = fadd contract float %2606, %2621\l  %2623 = select i1 %2619, float %2620, float -0.000000e+00\l  %2624 = fadd contract float %2608, %2623\l  %2625 = zext i1 %2619 to i32\l  %2626 = add nuw nsw i32 %2610, %2625\l  %2627 = or i32 %2576, 3\l  %2628 = add nsw i32 %2627, %14\l  %2629 = sext i32 %2628 to i64\l  %2630 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2629\l  %2631 = load i16, i16 addrspace(1)* %2630, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2632 = uitofp i16 %2631 to float\l  %2633 = fcmp contract ogt float %2567, %2632\l  %2634 = fcmp contract olt float %2568, %2632\l  %2635 = and i1 %2633, %2634\l  %2636 = fmul contract float %2632, %2632\l  %2637 = select i1 %2635, float %2632, float -0.000000e+00\l  %2638 = fadd contract float %2622, %2637\l  %2639 = select i1 %2635, float %2636, float -0.000000e+00\l  %2640 = fadd contract float %2624, %2639\l  %2641 = zext i1 %2635 to i32\l  %2642 = add nuw nsw i32 %2626, %2641\l  %2643 = or i32 %2576, 4\l  %2644 = add nsw i32 %2643, %14\l  %2645 = sext i32 %2644 to i64\l  %2646 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2645\l  %2647 = load i16, i16 addrspace(1)* %2646, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2648 = uitofp i16 %2647 to float\l  %2649 = fcmp contract ogt float %2567, %2648\l  %2650 = fcmp contract olt float %2568, %2648\l  %2651 = and i1 %2649, %2650\l  %2652 = fmul contract float %2648, %2648\l  %2653 = select i1 %2651, float %2648, float -0.000000e+00\l  %2654 = fadd contract float %2638, %2653\l  %2655 = select i1 %2651, float %2652, float -0.000000e+00\l  %2656 = fadd contract float %2640, %2655\l  %2657 = zext i1 %2651 to i32\l  %2658 = add nuw nsw i32 %2642, %2657\l  %2659 = or i32 %2576, 5\l  %2660 = add nsw i32 %2659, %14\l  %2661 = sext i32 %2660 to i64\l  %2662 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2661\l  %2663 = load i16, i16 addrspace(1)* %2662, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2664 = uitofp i16 %2663 to float\l  %2665 = fcmp contract ogt float %2567, %2664\l  %2666 = fcmp contract olt float %2568, %2664\l  %2667 = and i1 %2665, %2666\l  %2668 = fmul contract float %2664, %2664\l  %2669 = select i1 %2667, float %2664, float -0.000000e+00\l  %2670 = fadd contract float %2654, %2669\l  %2671 = select i1 %2667, float %2668, float -0.000000e+00\l  %2672 = fadd contract float %2656, %2671\l  %2673 = zext i1 %2667 to i32\l  %2674 = add nuw nsw i32 %2658, %2673\l  %2675 = or i32 %2576, 6\l  %2676 = add nsw i32 %2675, %14\l  %2677 = sext i32 %2676 to i64\l  %2678 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2677\l  %2679 = load i16, i16 addrspace(1)* %2678, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2680 = uitofp i16 %2679 to float\l  %2681 = fcmp contract ogt float %2567, %2680\l  %2682 = fcmp contract olt float %2568, %2680\l  %2683 = and i1 %2681, %2682\l  %2684 = fmul contract float %2680, %2680\l  %2685 = select i1 %2683, float %2680, float -0.000000e+00\l  %2686 = fadd contract float %2670, %2685\l  %2687 = select i1 %2683, float %2684, float -0.000000e+00\l  %2688 = fadd contract float %2672, %2687\l  %2689 = zext i1 %2683 to i32\l  %2690 = add nuw nsw i32 %2674, %2689\l  %2691 = or i32 %2576, 7\l  %2692 = add nsw i32 %2691, %14\l  %2693 = sext i32 %2692 to i64\l  %2694 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2693\l  %2695 = load i16, i16 addrspace(1)* %2694, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2696 = uitofp i16 %2695 to float\l  %2697 = fcmp contract ogt float %2567, %2696\l  %2698 = fcmp contract olt float %2568, %2696\l  %2699 = and i1 %2697, %2698\l  %2700 = fmul contract float %2696, %2696\l  %2701 = select i1 %2699, float %2696, float -0.000000e+00\l  %2702 = fadd contract float %2686, %2701\l  %2703 = select i1 %2699, float %2700, float -0.000000e+00\l  %2704 = fadd contract float %2688, %2703\l  %2705 = zext i1 %2699 to i32\l  %2706 = add nuw nsw i32 %2690, %2705\l  %2707 = add nuw nsw i32 %2576, 8\l  %2708 = add i32 %2579, 8\l  %2709 = icmp eq i32 %2708, %2573\l  br i1 %2709, label %2710, label %2574, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5b09370:s0 -> Node0x5b09190;
	Node0x5b09370:s1 -> Node0x5b09370;
	Node0x5b09190 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bbd1f870",label="{%2710:\l2710:                                             \l  %2711 = phi float [ undef, %2566 ], [ %2702, %2574 ]\l  %2712 = phi float [ undef, %2566 ], [ %2704, %2574 ]\l  %2713 = phi i32 [ undef, %2566 ], [ %2706, %2574 ]\l  %2714 = phi i32 [ 0, %2566 ], [ %2706, %2574 ]\l  %2715 = phi i32 [ 0, %2566 ], [ %2707, %2574 ]\l  %2716 = phi float [ 0.000000e+00, %2566 ], [ %2704, %2574 ]\l  %2717 = phi float [ 0.000000e+00, %2566 ], [ %2702, %2574 ]\l  %2718 = icmp eq i32 %2570, 0\l  br i1 %2718, label %2743, label %2719\l|{<s0>T|<s1>F}}"];
	Node0x5b09190:s0 -> Node0x5b08d70;
	Node0x5b09190:s1 -> Node0x5b0e850;
	Node0x5b0e850 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e3d9d370",label="{%2719:\l2719:                                             \l  %2720 = phi i32 [ %2739, %2719 ], [ %2714, %2710 ]\l  %2721 = phi i32 [ %2740, %2719 ], [ %2715, %2710 ]\l  %2722 = phi float [ %2737, %2719 ], [ %2716, %2710 ]\l  %2723 = phi float [ %2735, %2719 ], [ %2717, %2710 ]\l  %2724 = phi i32 [ %2741, %2719 ], [ 0, %2710 ]\l  %2725 = add nsw i32 %2721, %14\l  %2726 = sext i32 %2725 to i64\l  %2727 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2726\l  %2728 = load i16, i16 addrspace(1)* %2727, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2729 = uitofp i16 %2728 to float\l  %2730 = fcmp contract ogt float %2567, %2729\l  %2731 = fcmp contract olt float %2568, %2729\l  %2732 = and i1 %2730, %2731\l  %2733 = fmul contract float %2729, %2729\l  %2734 = select i1 %2732, float %2729, float -0.000000e+00\l  %2735 = fadd contract float %2723, %2734\l  %2736 = select i1 %2732, float %2733, float -0.000000e+00\l  %2737 = fadd contract float %2722, %2736\l  %2738 = zext i1 %2732 to i32\l  %2739 = add nuw nsw i32 %2720, %2738\l  %2740 = add nuw nsw i32 %2721, 1\l  %2741 = add i32 %2724, 1\l  %2742 = icmp eq i32 %2741, %2570\l  br i1 %2742, label %2743, label %2719, !llvm.loop !27\l|{<s0>T|<s1>F}}"];
	Node0x5b0e850:s0 -> Node0x5b08d70;
	Node0x5b0e850:s1 -> Node0x5b0e850;
	Node0x5b08d70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c1d4f470",label="{%2743:\l2743:                                             \l  %2744 = phi float [ 0.000000e+00, %2565 ], [ %2711, %2710 ], [ %2735, %2719 ]\l  %2745 = phi float [ 0.000000e+00, %2565 ], [ %2712, %2710 ], [ %2737, %2719 ]\l  %2746 = phi i32 [ 0, %2565 ], [ %2713, %2710 ], [ %2739, %2719 ]\l  %2747 = sitofp i32 %2746 to float\l  %2748 = fdiv contract float %2744, %2747\l  %2749 = fdiv contract float %2745, %2747\l  %2750 = fmul contract float %2748, %2748\l  %2751 = fsub contract float %2749, %2750\l  %2752 = fcmp olt float %2751, 0x39F0000000000000\l  %2753 = select i1 %2752, float 0x41F0000000000000, float 1.000000e+00\l  %2754 = fmul float %2751, %2753\l  %2755 = tail call float @llvm.sqrt.f32(float %2754)\l  %2756 = bitcast float %2755 to i32\l  %2757 = add nsw i32 %2756, -1\l  %2758 = bitcast i32 %2757 to float\l  %2759 = add nsw i32 %2756, 1\l  %2760 = bitcast i32 %2759 to float\l  %2761 = tail call i1 @llvm.amdgcn.class.f32(float %2754, i32 608)\l  %2762 = select i1 %2752, float 0x3EF0000000000000, float 1.000000e+00\l  %2763 = fneg float %2760\l  %2764 = tail call float @llvm.fma.f32(float %2763, float %2755, float %2754)\l  %2765 = fcmp ogt float %2764, 0.000000e+00\l  %2766 = fneg float %2758\l  %2767 = tail call float @llvm.fma.f32(float %2766, float %2755, float %2754)\l  %2768 = fcmp ole float %2767, 0.000000e+00\l  %2769 = select i1 %2768, float %2758, float %2755\l  %2770 = select i1 %2765, float %2760, float %2769\l  %2771 = fmul float %2762, %2770\l  %2772 = select i1 %2761, float %2754, float %2771\l  %2773 = fmul contract float %2772, 2.000000e+00\l  %2774 = fsub contract float %2748, %2536\l  %2775 = tail call float @llvm.fabs.f32(float %2774)\l  %2776 = fcmp contract ogt float %2775, 0x3EB0C6F7A0000000\l  br i1 %2776, label %2777, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5b08d70:s0 -> Node0x5b10d90;
	Node0x5b08d70:s1 -> Node0x5aa30f0;
	Node0x5b10d90 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b5cdfa70",label="{%2777:\l2777:                                             \l  br i1 %13, label %2955, label %2778\l|{<s0>T|<s1>F}}"];
	Node0x5b10d90:s0 -> Node0x5b10e90;
	Node0x5b10d90:s1 -> Node0x5b10ee0;
	Node0x5b10ee0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#aec9fc70",label="{%2778:\l2778:                                             \l  %2779 = fadd contract float %2748, %2773\l  %2780 = fsub contract float %2748, %2773\l  %2781 = add i32 %1, -1\l  %2782 = and i32 %1, 7\l  %2783 = icmp ult i32 %2781, 7\l  br i1 %2783, label %2922, label %2784\l|{<s0>T|<s1>F}}"];
	Node0x5b10ee0:s0 -> Node0x5b112b0;
	Node0x5b10ee0:s1 -> Node0x5b11300;
	Node0x5b11300 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%2784:\l2784:                                             \l  %2785 = and i32 %1, -8\l  br label %2786\l}"];
	Node0x5b11300 -> Node0x5b11490;
	Node0x5b11490 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%2786:\l2786:                                             \l  %2787 = phi i32 [ 0, %2784 ], [ %2918, %2786 ]\l  %2788 = phi i32 [ 0, %2784 ], [ %2919, %2786 ]\l  %2789 = phi float [ 0.000000e+00, %2784 ], [ %2916, %2786 ]\l  %2790 = phi float [ 0.000000e+00, %2784 ], [ %2914, %2786 ]\l  %2791 = phi i32 [ 0, %2784 ], [ %2920, %2786 ]\l  %2792 = add nsw i32 %2788, %14\l  %2793 = sext i32 %2792 to i64\l  %2794 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2793\l  %2795 = load i16, i16 addrspace(1)* %2794, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2796 = uitofp i16 %2795 to float\l  %2797 = fcmp contract ogt float %2779, %2796\l  %2798 = fcmp contract olt float %2780, %2796\l  %2799 = and i1 %2797, %2798\l  %2800 = fmul contract float %2796, %2796\l  %2801 = select i1 %2799, float %2796, float -0.000000e+00\l  %2802 = fadd contract float %2790, %2801\l  %2803 = select i1 %2799, float %2800, float -0.000000e+00\l  %2804 = fadd contract float %2789, %2803\l  %2805 = zext i1 %2799 to i32\l  %2806 = add nuw nsw i32 %2787, %2805\l  %2807 = or i32 %2788, 1\l  %2808 = add nsw i32 %2807, %14\l  %2809 = sext i32 %2808 to i64\l  %2810 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2809\l  %2811 = load i16, i16 addrspace(1)* %2810, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2812 = uitofp i16 %2811 to float\l  %2813 = fcmp contract ogt float %2779, %2812\l  %2814 = fcmp contract olt float %2780, %2812\l  %2815 = and i1 %2813, %2814\l  %2816 = fmul contract float %2812, %2812\l  %2817 = select i1 %2815, float %2812, float -0.000000e+00\l  %2818 = fadd contract float %2802, %2817\l  %2819 = select i1 %2815, float %2816, float -0.000000e+00\l  %2820 = fadd contract float %2804, %2819\l  %2821 = zext i1 %2815 to i32\l  %2822 = add nuw nsw i32 %2806, %2821\l  %2823 = or i32 %2788, 2\l  %2824 = add nsw i32 %2823, %14\l  %2825 = sext i32 %2824 to i64\l  %2826 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2825\l  %2827 = load i16, i16 addrspace(1)* %2826, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2828 = uitofp i16 %2827 to float\l  %2829 = fcmp contract ogt float %2779, %2828\l  %2830 = fcmp contract olt float %2780, %2828\l  %2831 = and i1 %2829, %2830\l  %2832 = fmul contract float %2828, %2828\l  %2833 = select i1 %2831, float %2828, float -0.000000e+00\l  %2834 = fadd contract float %2818, %2833\l  %2835 = select i1 %2831, float %2832, float -0.000000e+00\l  %2836 = fadd contract float %2820, %2835\l  %2837 = zext i1 %2831 to i32\l  %2838 = add nuw nsw i32 %2822, %2837\l  %2839 = or i32 %2788, 3\l  %2840 = add nsw i32 %2839, %14\l  %2841 = sext i32 %2840 to i64\l  %2842 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2841\l  %2843 = load i16, i16 addrspace(1)* %2842, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2844 = uitofp i16 %2843 to float\l  %2845 = fcmp contract ogt float %2779, %2844\l  %2846 = fcmp contract olt float %2780, %2844\l  %2847 = and i1 %2845, %2846\l  %2848 = fmul contract float %2844, %2844\l  %2849 = select i1 %2847, float %2844, float -0.000000e+00\l  %2850 = fadd contract float %2834, %2849\l  %2851 = select i1 %2847, float %2848, float -0.000000e+00\l  %2852 = fadd contract float %2836, %2851\l  %2853 = zext i1 %2847 to i32\l  %2854 = add nuw nsw i32 %2838, %2853\l  %2855 = or i32 %2788, 4\l  %2856 = add nsw i32 %2855, %14\l  %2857 = sext i32 %2856 to i64\l  %2858 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2857\l  %2859 = load i16, i16 addrspace(1)* %2858, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2860 = uitofp i16 %2859 to float\l  %2861 = fcmp contract ogt float %2779, %2860\l  %2862 = fcmp contract olt float %2780, %2860\l  %2863 = and i1 %2861, %2862\l  %2864 = fmul contract float %2860, %2860\l  %2865 = select i1 %2863, float %2860, float -0.000000e+00\l  %2866 = fadd contract float %2850, %2865\l  %2867 = select i1 %2863, float %2864, float -0.000000e+00\l  %2868 = fadd contract float %2852, %2867\l  %2869 = zext i1 %2863 to i32\l  %2870 = add nuw nsw i32 %2854, %2869\l  %2871 = or i32 %2788, 5\l  %2872 = add nsw i32 %2871, %14\l  %2873 = sext i32 %2872 to i64\l  %2874 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2873\l  %2875 = load i16, i16 addrspace(1)* %2874, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2876 = uitofp i16 %2875 to float\l  %2877 = fcmp contract ogt float %2779, %2876\l  %2878 = fcmp contract olt float %2780, %2876\l  %2879 = and i1 %2877, %2878\l  %2880 = fmul contract float %2876, %2876\l  %2881 = select i1 %2879, float %2876, float -0.000000e+00\l  %2882 = fadd contract float %2866, %2881\l  %2883 = select i1 %2879, float %2880, float -0.000000e+00\l  %2884 = fadd contract float %2868, %2883\l  %2885 = zext i1 %2879 to i32\l  %2886 = add nuw nsw i32 %2870, %2885\l  %2887 = or i32 %2788, 6\l  %2888 = add nsw i32 %2887, %14\l  %2889 = sext i32 %2888 to i64\l  %2890 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2889\l  %2891 = load i16, i16 addrspace(1)* %2890, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2892 = uitofp i16 %2891 to float\l  %2893 = fcmp contract ogt float %2779, %2892\l  %2894 = fcmp contract olt float %2780, %2892\l  %2895 = and i1 %2893, %2894\l  %2896 = fmul contract float %2892, %2892\l  %2897 = select i1 %2895, float %2892, float -0.000000e+00\l  %2898 = fadd contract float %2882, %2897\l  %2899 = select i1 %2895, float %2896, float -0.000000e+00\l  %2900 = fadd contract float %2884, %2899\l  %2901 = zext i1 %2895 to i32\l  %2902 = add nuw nsw i32 %2886, %2901\l  %2903 = or i32 %2788, 7\l  %2904 = add nsw i32 %2903, %14\l  %2905 = sext i32 %2904 to i64\l  %2906 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2905\l  %2907 = load i16, i16 addrspace(1)* %2906, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2908 = uitofp i16 %2907 to float\l  %2909 = fcmp contract ogt float %2779, %2908\l  %2910 = fcmp contract olt float %2780, %2908\l  %2911 = and i1 %2909, %2910\l  %2912 = fmul contract float %2908, %2908\l  %2913 = select i1 %2911, float %2908, float -0.000000e+00\l  %2914 = fadd contract float %2898, %2913\l  %2915 = select i1 %2911, float %2912, float -0.000000e+00\l  %2916 = fadd contract float %2900, %2915\l  %2917 = zext i1 %2911 to i32\l  %2918 = add nuw nsw i32 %2902, %2917\l  %2919 = add nuw nsw i32 %2788, 8\l  %2920 = add i32 %2791, 8\l  %2921 = icmp eq i32 %2920, %2785\l  br i1 %2921, label %2922, label %2786, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5b11490:s0 -> Node0x5b112b0;
	Node0x5b11490:s1 -> Node0x5b11490;
	Node0x5b112b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#aec9fc70",label="{%2922:\l2922:                                             \l  %2923 = phi float [ undef, %2778 ], [ %2914, %2786 ]\l  %2924 = phi float [ undef, %2778 ], [ %2916, %2786 ]\l  %2925 = phi i32 [ undef, %2778 ], [ %2918, %2786 ]\l  %2926 = phi i32 [ 0, %2778 ], [ %2918, %2786 ]\l  %2927 = phi i32 [ 0, %2778 ], [ %2919, %2786 ]\l  %2928 = phi float [ 0.000000e+00, %2778 ], [ %2916, %2786 ]\l  %2929 = phi float [ 0.000000e+00, %2778 ], [ %2914, %2786 ]\l  %2930 = icmp eq i32 %2782, 0\l  br i1 %2930, label %2955, label %2931\l|{<s0>T|<s1>F}}"];
	Node0x5b112b0:s0 -> Node0x5b10e90;
	Node0x5b112b0:s1 -> Node0x5b16970;
	Node0x5b16970 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dbdcde70",label="{%2931:\l2931:                                             \l  %2932 = phi i32 [ %2951, %2931 ], [ %2926, %2922 ]\l  %2933 = phi i32 [ %2952, %2931 ], [ %2927, %2922 ]\l  %2934 = phi float [ %2949, %2931 ], [ %2928, %2922 ]\l  %2935 = phi float [ %2947, %2931 ], [ %2929, %2922 ]\l  %2936 = phi i32 [ %2953, %2931 ], [ 0, %2922 ]\l  %2937 = add nsw i32 %2933, %14\l  %2938 = sext i32 %2937 to i64\l  %2939 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2938\l  %2940 = load i16, i16 addrspace(1)* %2939, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2941 = uitofp i16 %2940 to float\l  %2942 = fcmp contract ogt float %2779, %2941\l  %2943 = fcmp contract olt float %2780, %2941\l  %2944 = and i1 %2942, %2943\l  %2945 = fmul contract float %2941, %2941\l  %2946 = select i1 %2944, float %2941, float -0.000000e+00\l  %2947 = fadd contract float %2935, %2946\l  %2948 = select i1 %2944, float %2945, float -0.000000e+00\l  %2949 = fadd contract float %2934, %2948\l  %2950 = zext i1 %2944 to i32\l  %2951 = add nuw nsw i32 %2932, %2950\l  %2952 = add nuw nsw i32 %2933, 1\l  %2953 = add i32 %2936, 1\l  %2954 = icmp eq i32 %2953, %2782\l  br i1 %2954, label %2955, label %2931, !llvm.loop !28\l|{<s0>T|<s1>F}}"];
	Node0x5b16970:s0 -> Node0x5b10e90;
	Node0x5b16970:s1 -> Node0x5b16970;
	Node0x5b10e90 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b5cdfa70",label="{%2955:\l2955:                                             \l  %2956 = phi float [ 0.000000e+00, %2777 ], [ %2923, %2922 ], [ %2947, %2931 ]\l  %2957 = phi float [ 0.000000e+00, %2777 ], [ %2924, %2922 ], [ %2949, %2931 ]\l  %2958 = phi i32 [ 0, %2777 ], [ %2925, %2922 ], [ %2951, %2931 ]\l  %2959 = sitofp i32 %2958 to float\l  %2960 = fdiv contract float %2956, %2959\l  %2961 = fdiv contract float %2957, %2959\l  %2962 = fmul contract float %2960, %2960\l  %2963 = fsub contract float %2961, %2962\l  %2964 = fcmp olt float %2963, 0x39F0000000000000\l  %2965 = select i1 %2964, float 0x41F0000000000000, float 1.000000e+00\l  %2966 = fmul float %2963, %2965\l  %2967 = tail call float @llvm.sqrt.f32(float %2966)\l  %2968 = bitcast float %2967 to i32\l  %2969 = add nsw i32 %2968, -1\l  %2970 = bitcast i32 %2969 to float\l  %2971 = add nsw i32 %2968, 1\l  %2972 = bitcast i32 %2971 to float\l  %2973 = tail call i1 @llvm.amdgcn.class.f32(float %2966, i32 608)\l  %2974 = select i1 %2964, float 0x3EF0000000000000, float 1.000000e+00\l  %2975 = fneg float %2972\l  %2976 = tail call float @llvm.fma.f32(float %2975, float %2967, float %2966)\l  %2977 = fcmp ogt float %2976, 0.000000e+00\l  %2978 = fneg float %2970\l  %2979 = tail call float @llvm.fma.f32(float %2978, float %2967, float %2966)\l  %2980 = fcmp ole float %2979, 0.000000e+00\l  %2981 = select i1 %2980, float %2970, float %2967\l  %2982 = select i1 %2977, float %2972, float %2981\l  %2983 = fmul float %2974, %2982\l  %2984 = select i1 %2973, float %2966, float %2983\l  %2985 = fmul contract float %2984, 2.000000e+00\l  %2986 = fsub contract float %2960, %2748\l  %2987 = tail call float @llvm.fabs.f32(float %2986)\l  %2988 = fcmp contract ogt float %2987, 0x3EB0C6F7A0000000\l  br i1 %2988, label %2989, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5b10e90:s0 -> Node0x5b18e60;
	Node0x5b10e90:s1 -> Node0x5aa30f0;
	Node0x5b18e60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#abc8fd70",label="{%2989:\l2989:                                             \l  br i1 %13, label %3167, label %2990\l|{<s0>T|<s1>F}}"];
	Node0x5b18e60:s0 -> Node0x5b18f60;
	Node0x5b18e60:s1 -> Node0x5b18fb0;
	Node0x5b18fb0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%2990:\l2990:                                             \l  %2991 = fadd contract float %2960, %2985\l  %2992 = fsub contract float %2960, %2985\l  %2993 = add i32 %1, -1\l  %2994 = and i32 %1, 7\l  %2995 = icmp ult i32 %2993, 7\l  br i1 %2995, label %3134, label %2996\l|{<s0>T|<s1>F}}"];
	Node0x5b18fb0:s0 -> Node0x5b19380;
	Node0x5b18fb0:s1 -> Node0x5b193d0;
	Node0x5b193d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#96b7ff70",label="{%2996:\l2996:                                             \l  %2997 = and i32 %1, -8\l  br label %2998\l}"];
	Node0x5b193d0 -> Node0x5b195a0;
	Node0x5b195a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%2998:\l2998:                                             \l  %2999 = phi i32 [ 0, %2996 ], [ %3130, %2998 ]\l  %3000 = phi i32 [ 0, %2996 ], [ %3131, %2998 ]\l  %3001 = phi float [ 0.000000e+00, %2996 ], [ %3128, %2998 ]\l  %3002 = phi float [ 0.000000e+00, %2996 ], [ %3126, %2998 ]\l  %3003 = phi i32 [ 0, %2996 ], [ %3132, %2998 ]\l  %3004 = add nsw i32 %3000, %14\l  %3005 = sext i32 %3004 to i64\l  %3006 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3005\l  %3007 = load i16, i16 addrspace(1)* %3006, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3008 = uitofp i16 %3007 to float\l  %3009 = fcmp contract ogt float %2991, %3008\l  %3010 = fcmp contract olt float %2992, %3008\l  %3011 = and i1 %3009, %3010\l  %3012 = fmul contract float %3008, %3008\l  %3013 = select i1 %3011, float %3008, float -0.000000e+00\l  %3014 = fadd contract float %3002, %3013\l  %3015 = select i1 %3011, float %3012, float -0.000000e+00\l  %3016 = fadd contract float %3001, %3015\l  %3017 = zext i1 %3011 to i32\l  %3018 = add nuw nsw i32 %2999, %3017\l  %3019 = or i32 %3000, 1\l  %3020 = add nsw i32 %3019, %14\l  %3021 = sext i32 %3020 to i64\l  %3022 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3021\l  %3023 = load i16, i16 addrspace(1)* %3022, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3024 = uitofp i16 %3023 to float\l  %3025 = fcmp contract ogt float %2991, %3024\l  %3026 = fcmp contract olt float %2992, %3024\l  %3027 = and i1 %3025, %3026\l  %3028 = fmul contract float %3024, %3024\l  %3029 = select i1 %3027, float %3024, float -0.000000e+00\l  %3030 = fadd contract float %3014, %3029\l  %3031 = select i1 %3027, float %3028, float -0.000000e+00\l  %3032 = fadd contract float %3016, %3031\l  %3033 = zext i1 %3027 to i32\l  %3034 = add nuw nsw i32 %3018, %3033\l  %3035 = or i32 %3000, 2\l  %3036 = add nsw i32 %3035, %14\l  %3037 = sext i32 %3036 to i64\l  %3038 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3037\l  %3039 = load i16, i16 addrspace(1)* %3038, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3040 = uitofp i16 %3039 to float\l  %3041 = fcmp contract ogt float %2991, %3040\l  %3042 = fcmp contract olt float %2992, %3040\l  %3043 = and i1 %3041, %3042\l  %3044 = fmul contract float %3040, %3040\l  %3045 = select i1 %3043, float %3040, float -0.000000e+00\l  %3046 = fadd contract float %3030, %3045\l  %3047 = select i1 %3043, float %3044, float -0.000000e+00\l  %3048 = fadd contract float %3032, %3047\l  %3049 = zext i1 %3043 to i32\l  %3050 = add nuw nsw i32 %3034, %3049\l  %3051 = or i32 %3000, 3\l  %3052 = add nsw i32 %3051, %14\l  %3053 = sext i32 %3052 to i64\l  %3054 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3053\l  %3055 = load i16, i16 addrspace(1)* %3054, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3056 = uitofp i16 %3055 to float\l  %3057 = fcmp contract ogt float %2991, %3056\l  %3058 = fcmp contract olt float %2992, %3056\l  %3059 = and i1 %3057, %3058\l  %3060 = fmul contract float %3056, %3056\l  %3061 = select i1 %3059, float %3056, float -0.000000e+00\l  %3062 = fadd contract float %3046, %3061\l  %3063 = select i1 %3059, float %3060, float -0.000000e+00\l  %3064 = fadd contract float %3048, %3063\l  %3065 = zext i1 %3059 to i32\l  %3066 = add nuw nsw i32 %3050, %3065\l  %3067 = or i32 %3000, 4\l  %3068 = add nsw i32 %3067, %14\l  %3069 = sext i32 %3068 to i64\l  %3070 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3069\l  %3071 = load i16, i16 addrspace(1)* %3070, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3072 = uitofp i16 %3071 to float\l  %3073 = fcmp contract ogt float %2991, %3072\l  %3074 = fcmp contract olt float %2992, %3072\l  %3075 = and i1 %3073, %3074\l  %3076 = fmul contract float %3072, %3072\l  %3077 = select i1 %3075, float %3072, float -0.000000e+00\l  %3078 = fadd contract float %3062, %3077\l  %3079 = select i1 %3075, float %3076, float -0.000000e+00\l  %3080 = fadd contract float %3064, %3079\l  %3081 = zext i1 %3075 to i32\l  %3082 = add nuw nsw i32 %3066, %3081\l  %3083 = or i32 %3000, 5\l  %3084 = add nsw i32 %3083, %14\l  %3085 = sext i32 %3084 to i64\l  %3086 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3085\l  %3087 = load i16, i16 addrspace(1)* %3086, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3088 = uitofp i16 %3087 to float\l  %3089 = fcmp contract ogt float %2991, %3088\l  %3090 = fcmp contract olt float %2992, %3088\l  %3091 = and i1 %3089, %3090\l  %3092 = fmul contract float %3088, %3088\l  %3093 = select i1 %3091, float %3088, float -0.000000e+00\l  %3094 = fadd contract float %3078, %3093\l  %3095 = select i1 %3091, float %3092, float -0.000000e+00\l  %3096 = fadd contract float %3080, %3095\l  %3097 = zext i1 %3091 to i32\l  %3098 = add nuw nsw i32 %3082, %3097\l  %3099 = or i32 %3000, 6\l  %3100 = add nsw i32 %3099, %14\l  %3101 = sext i32 %3100 to i64\l  %3102 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3101\l  %3103 = load i16, i16 addrspace(1)* %3102, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3104 = uitofp i16 %3103 to float\l  %3105 = fcmp contract ogt float %2991, %3104\l  %3106 = fcmp contract olt float %2992, %3104\l  %3107 = and i1 %3105, %3106\l  %3108 = fmul contract float %3104, %3104\l  %3109 = select i1 %3107, float %3104, float -0.000000e+00\l  %3110 = fadd contract float %3094, %3109\l  %3111 = select i1 %3107, float %3108, float -0.000000e+00\l  %3112 = fadd contract float %3096, %3111\l  %3113 = zext i1 %3107 to i32\l  %3114 = add nuw nsw i32 %3098, %3113\l  %3115 = or i32 %3000, 7\l  %3116 = add nsw i32 %3115, %14\l  %3117 = sext i32 %3116 to i64\l  %3118 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3117\l  %3119 = load i16, i16 addrspace(1)* %3118, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3120 = uitofp i16 %3119 to float\l  %3121 = fcmp contract ogt float %2991, %3120\l  %3122 = fcmp contract olt float %2992, %3120\l  %3123 = and i1 %3121, %3122\l  %3124 = fmul contract float %3120, %3120\l  %3125 = select i1 %3123, float %3120, float -0.000000e+00\l  %3126 = fadd contract float %3110, %3125\l  %3127 = select i1 %3123, float %3124, float -0.000000e+00\l  %3128 = fadd contract float %3112, %3127\l  %3129 = zext i1 %3123 to i32\l  %3130 = add nuw nsw i32 %3114, %3129\l  %3131 = add nuw nsw i32 %3000, 8\l  %3132 = add i32 %3003, 8\l  %3133 = icmp eq i32 %3132, %2997\l  br i1 %3133, label %3134, label %2998, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5b195a0:s0 -> Node0x5b19380;
	Node0x5b195a0:s1 -> Node0x5b195a0;
	Node0x5b19380 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%3134:\l3134:                                             \l  %3135 = phi float [ undef, %2990 ], [ %3126, %2998 ]\l  %3136 = phi float [ undef, %2990 ], [ %3128, %2998 ]\l  %3137 = phi i32 [ undef, %2990 ], [ %3130, %2998 ]\l  %3138 = phi i32 [ 0, %2990 ], [ %3130, %2998 ]\l  %3139 = phi i32 [ 0, %2990 ], [ %3131, %2998 ]\l  %3140 = phi float [ 0.000000e+00, %2990 ], [ %3128, %2998 ]\l  %3141 = phi float [ 0.000000e+00, %2990 ], [ %3126, %2998 ]\l  %3142 = icmp eq i32 %2994, 0\l  br i1 %3142, label %3167, label %3143\l|{<s0>T|<s1>F}}"];
	Node0x5b19380:s0 -> Node0x5b18f60;
	Node0x5b19380:s1 -> Node0x5b1ee90;
	Node0x5b1ee90 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d1dae970",label="{%3143:\l3143:                                             \l  %3144 = phi i32 [ %3163, %3143 ], [ %3138, %3134 ]\l  %3145 = phi i32 [ %3164, %3143 ], [ %3139, %3134 ]\l  %3146 = phi float [ %3161, %3143 ], [ %3140, %3134 ]\l  %3147 = phi float [ %3159, %3143 ], [ %3141, %3134 ]\l  %3148 = phi i32 [ %3165, %3143 ], [ 0, %3134 ]\l  %3149 = add nsw i32 %3145, %14\l  %3150 = sext i32 %3149 to i64\l  %3151 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3150\l  %3152 = load i16, i16 addrspace(1)* %3151, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3153 = uitofp i16 %3152 to float\l  %3154 = fcmp contract ogt float %2991, %3153\l  %3155 = fcmp contract olt float %2992, %3153\l  %3156 = and i1 %3154, %3155\l  %3157 = fmul contract float %3153, %3153\l  %3158 = select i1 %3156, float %3153, float -0.000000e+00\l  %3159 = fadd contract float %3147, %3158\l  %3160 = select i1 %3156, float %3157, float -0.000000e+00\l  %3161 = fadd contract float %3146, %3160\l  %3162 = zext i1 %3156 to i32\l  %3163 = add nuw nsw i32 %3144, %3162\l  %3164 = add nuw nsw i32 %3145, 1\l  %3165 = add i32 %3148, 1\l  %3166 = icmp eq i32 %3165, %2994\l  br i1 %3166, label %3167, label %3143, !llvm.loop !29\l|{<s0>T|<s1>F}}"];
	Node0x5b1ee90:s0 -> Node0x5b18f60;
	Node0x5b1ee90:s1 -> Node0x5b1ee90;
	Node0x5b18f60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#abc8fd70",label="{%3167:\l3167:                                             \l  %3168 = phi float [ 0.000000e+00, %2989 ], [ %3135, %3134 ], [ %3159, %3143 ]\l  %3169 = phi float [ 0.000000e+00, %2989 ], [ %3136, %3134 ], [ %3161, %3143 ]\l  %3170 = phi i32 [ 0, %2989 ], [ %3137, %3134 ], [ %3163, %3143 ]\l  %3171 = sitofp i32 %3170 to float\l  %3172 = fdiv contract float %3168, %3171\l  %3173 = fdiv contract float %3169, %3171\l  %3174 = fmul contract float %3172, %3172\l  %3175 = fsub contract float %3173, %3174\l  %3176 = fcmp olt float %3175, 0x39F0000000000000\l  %3177 = select i1 %3176, float 0x41F0000000000000, float 1.000000e+00\l  %3178 = fmul float %3175, %3177\l  %3179 = tail call float @llvm.sqrt.f32(float %3178)\l  %3180 = bitcast float %3179 to i32\l  %3181 = add nsw i32 %3180, -1\l  %3182 = bitcast i32 %3181 to float\l  %3183 = add nsw i32 %3180, 1\l  %3184 = bitcast i32 %3183 to float\l  %3185 = tail call i1 @llvm.amdgcn.class.f32(float %3178, i32 608)\l  %3186 = select i1 %3176, float 0x3EF0000000000000, float 1.000000e+00\l  %3187 = fneg float %3184\l  %3188 = tail call float @llvm.fma.f32(float %3187, float %3179, float %3178)\l  %3189 = fcmp ogt float %3188, 0.000000e+00\l  %3190 = fneg float %3182\l  %3191 = tail call float @llvm.fma.f32(float %3190, float %3179, float %3178)\l  %3192 = fcmp ole float %3191, 0.000000e+00\l  %3193 = select i1 %3192, float %3182, float %3179\l  %3194 = select i1 %3189, float %3184, float %3193\l  %3195 = fmul float %3186, %3194\l  %3196 = select i1 %3185, float %3178, float %3195\l  %3197 = fmul contract float %3196, 2.000000e+00\l  %3198 = fsub contract float %3172, %2960\l  %3199 = tail call float @llvm.fabs.f32(float %3198)\l  %3200 = fcmp contract ogt float %3199, 0x3EB0C6F7A0000000\l  br i1 %3200, label %3201, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5b18f60:s0 -> Node0x5b213d0;
	Node0x5b18f60:s1 -> Node0x5aa30f0;
	Node0x5b213d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a1c0ff70",label="{%3201:\l3201:                                             \l  br i1 %13, label %3379, label %3202\l|{<s0>T|<s1>F}}"];
	Node0x5b213d0:s0 -> Node0x5b214d0;
	Node0x5b213d0:s1 -> Node0x5b21520;
	Node0x5b21520 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#96b7ff70",label="{%3202:\l3202:                                             \l  %3203 = fadd contract float %3172, %3197\l  %3204 = fsub contract float %3172, %3197\l  %3205 = add i32 %1, -1\l  %3206 = and i32 %1, 7\l  %3207 = icmp ult i32 %3205, 7\l  br i1 %3207, label %3346, label %3208\l|{<s0>T|<s1>F}}"];
	Node0x5b21520:s0 -> Node0x5b218f0;
	Node0x5b21520:s1 -> Node0x5b21940;
	Node0x5b21940 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#8caffe70",label="{%3208:\l3208:                                             \l  %3209 = and i32 %1, -8\l  br label %3210\l}"];
	Node0x5b21940 -> Node0x5b21ad0;
	Node0x5b21ad0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c5d6f270",label="{%3210:\l3210:                                             \l  %3211 = phi i32 [ 0, %3208 ], [ %3342, %3210 ]\l  %3212 = phi i32 [ 0, %3208 ], [ %3343, %3210 ]\l  %3213 = phi float [ 0.000000e+00, %3208 ], [ %3340, %3210 ]\l  %3214 = phi float [ 0.000000e+00, %3208 ], [ %3338, %3210 ]\l  %3215 = phi i32 [ 0, %3208 ], [ %3344, %3210 ]\l  %3216 = add nsw i32 %3212, %14\l  %3217 = sext i32 %3216 to i64\l  %3218 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3217\l  %3219 = load i16, i16 addrspace(1)* %3218, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3220 = uitofp i16 %3219 to float\l  %3221 = fcmp contract ogt float %3203, %3220\l  %3222 = fcmp contract olt float %3204, %3220\l  %3223 = and i1 %3221, %3222\l  %3224 = fmul contract float %3220, %3220\l  %3225 = select i1 %3223, float %3220, float -0.000000e+00\l  %3226 = fadd contract float %3214, %3225\l  %3227 = select i1 %3223, float %3224, float -0.000000e+00\l  %3228 = fadd contract float %3213, %3227\l  %3229 = zext i1 %3223 to i32\l  %3230 = add nuw nsw i32 %3211, %3229\l  %3231 = or i32 %3212, 1\l  %3232 = add nsw i32 %3231, %14\l  %3233 = sext i32 %3232 to i64\l  %3234 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3233\l  %3235 = load i16, i16 addrspace(1)* %3234, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3236 = uitofp i16 %3235 to float\l  %3237 = fcmp contract ogt float %3203, %3236\l  %3238 = fcmp contract olt float %3204, %3236\l  %3239 = and i1 %3237, %3238\l  %3240 = fmul contract float %3236, %3236\l  %3241 = select i1 %3239, float %3236, float -0.000000e+00\l  %3242 = fadd contract float %3226, %3241\l  %3243 = select i1 %3239, float %3240, float -0.000000e+00\l  %3244 = fadd contract float %3228, %3243\l  %3245 = zext i1 %3239 to i32\l  %3246 = add nuw nsw i32 %3230, %3245\l  %3247 = or i32 %3212, 2\l  %3248 = add nsw i32 %3247, %14\l  %3249 = sext i32 %3248 to i64\l  %3250 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3249\l  %3251 = load i16, i16 addrspace(1)* %3250, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3252 = uitofp i16 %3251 to float\l  %3253 = fcmp contract ogt float %3203, %3252\l  %3254 = fcmp contract olt float %3204, %3252\l  %3255 = and i1 %3253, %3254\l  %3256 = fmul contract float %3252, %3252\l  %3257 = select i1 %3255, float %3252, float -0.000000e+00\l  %3258 = fadd contract float %3242, %3257\l  %3259 = select i1 %3255, float %3256, float -0.000000e+00\l  %3260 = fadd contract float %3244, %3259\l  %3261 = zext i1 %3255 to i32\l  %3262 = add nuw nsw i32 %3246, %3261\l  %3263 = or i32 %3212, 3\l  %3264 = add nsw i32 %3263, %14\l  %3265 = sext i32 %3264 to i64\l  %3266 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3265\l  %3267 = load i16, i16 addrspace(1)* %3266, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3268 = uitofp i16 %3267 to float\l  %3269 = fcmp contract ogt float %3203, %3268\l  %3270 = fcmp contract olt float %3204, %3268\l  %3271 = and i1 %3269, %3270\l  %3272 = fmul contract float %3268, %3268\l  %3273 = select i1 %3271, float %3268, float -0.000000e+00\l  %3274 = fadd contract float %3258, %3273\l  %3275 = select i1 %3271, float %3272, float -0.000000e+00\l  %3276 = fadd contract float %3260, %3275\l  %3277 = zext i1 %3271 to i32\l  %3278 = add nuw nsw i32 %3262, %3277\l  %3279 = or i32 %3212, 4\l  %3280 = add nsw i32 %3279, %14\l  %3281 = sext i32 %3280 to i64\l  %3282 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3281\l  %3283 = load i16, i16 addrspace(1)* %3282, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3284 = uitofp i16 %3283 to float\l  %3285 = fcmp contract ogt float %3203, %3284\l  %3286 = fcmp contract olt float %3204, %3284\l  %3287 = and i1 %3285, %3286\l  %3288 = fmul contract float %3284, %3284\l  %3289 = select i1 %3287, float %3284, float -0.000000e+00\l  %3290 = fadd contract float %3274, %3289\l  %3291 = select i1 %3287, float %3288, float -0.000000e+00\l  %3292 = fadd contract float %3276, %3291\l  %3293 = zext i1 %3287 to i32\l  %3294 = add nuw nsw i32 %3278, %3293\l  %3295 = or i32 %3212, 5\l  %3296 = add nsw i32 %3295, %14\l  %3297 = sext i32 %3296 to i64\l  %3298 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3297\l  %3299 = load i16, i16 addrspace(1)* %3298, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3300 = uitofp i16 %3299 to float\l  %3301 = fcmp contract ogt float %3203, %3300\l  %3302 = fcmp contract olt float %3204, %3300\l  %3303 = and i1 %3301, %3302\l  %3304 = fmul contract float %3300, %3300\l  %3305 = select i1 %3303, float %3300, float -0.000000e+00\l  %3306 = fadd contract float %3290, %3305\l  %3307 = select i1 %3303, float %3304, float -0.000000e+00\l  %3308 = fadd contract float %3292, %3307\l  %3309 = zext i1 %3303 to i32\l  %3310 = add nuw nsw i32 %3294, %3309\l  %3311 = or i32 %3212, 6\l  %3312 = add nsw i32 %3311, %14\l  %3313 = sext i32 %3312 to i64\l  %3314 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3313\l  %3315 = load i16, i16 addrspace(1)* %3314, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3316 = uitofp i16 %3315 to float\l  %3317 = fcmp contract ogt float %3203, %3316\l  %3318 = fcmp contract olt float %3204, %3316\l  %3319 = and i1 %3317, %3318\l  %3320 = fmul contract float %3316, %3316\l  %3321 = select i1 %3319, float %3316, float -0.000000e+00\l  %3322 = fadd contract float %3306, %3321\l  %3323 = select i1 %3319, float %3320, float -0.000000e+00\l  %3324 = fadd contract float %3308, %3323\l  %3325 = zext i1 %3319 to i32\l  %3326 = add nuw nsw i32 %3310, %3325\l  %3327 = or i32 %3212, 7\l  %3328 = add nsw i32 %3327, %14\l  %3329 = sext i32 %3328 to i64\l  %3330 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3329\l  %3331 = load i16, i16 addrspace(1)* %3330, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3332 = uitofp i16 %3331 to float\l  %3333 = fcmp contract ogt float %3203, %3332\l  %3334 = fcmp contract olt float %3204, %3332\l  %3335 = and i1 %3333, %3334\l  %3336 = fmul contract float %3332, %3332\l  %3337 = select i1 %3335, float %3332, float -0.000000e+00\l  %3338 = fadd contract float %3322, %3337\l  %3339 = select i1 %3335, float %3336, float -0.000000e+00\l  %3340 = fadd contract float %3324, %3339\l  %3341 = zext i1 %3335 to i32\l  %3342 = add nuw nsw i32 %3326, %3341\l  %3343 = add nuw nsw i32 %3212, 8\l  %3344 = add i32 %3215, 8\l  %3345 = icmp eq i32 %3344, %3209\l  br i1 %3345, label %3346, label %3210, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5b21ad0:s0 -> Node0x5b218f0;
	Node0x5b21ad0:s1 -> Node0x5b21ad0;
	Node0x5b218f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#96b7ff70",label="{%3346:\l3346:                                             \l  %3347 = phi float [ undef, %3202 ], [ %3338, %3210 ]\l  %3348 = phi float [ undef, %3202 ], [ %3340, %3210 ]\l  %3349 = phi i32 [ undef, %3202 ], [ %3342, %3210 ]\l  %3350 = phi i32 [ 0, %3202 ], [ %3342, %3210 ]\l  %3351 = phi i32 [ 0, %3202 ], [ %3343, %3210 ]\l  %3352 = phi float [ 0.000000e+00, %3202 ], [ %3340, %3210 ]\l  %3353 = phi float [ 0.000000e+00, %3202 ], [ %3338, %3210 ]\l  %3354 = icmp eq i32 %3206, 0\l  br i1 %3354, label %3379, label %3355\l|{<s0>T|<s1>F}}"];
	Node0x5b218f0:s0 -> Node0x5b214d0;
	Node0x5b218f0:s1 -> Node0x5b26fb0;
	Node0x5b26fb0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%3355:\l3355:                                             \l  %3356 = phi i32 [ %3375, %3355 ], [ %3350, %3346 ]\l  %3357 = phi i32 [ %3376, %3355 ], [ %3351, %3346 ]\l  %3358 = phi float [ %3373, %3355 ], [ %3352, %3346 ]\l  %3359 = phi float [ %3371, %3355 ], [ %3353, %3346 ]\l  %3360 = phi i32 [ %3377, %3355 ], [ 0, %3346 ]\l  %3361 = add nsw i32 %3357, %14\l  %3362 = sext i32 %3361 to i64\l  %3363 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3362\l  %3364 = load i16, i16 addrspace(1)* %3363, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3365 = uitofp i16 %3364 to float\l  %3366 = fcmp contract ogt float %3203, %3365\l  %3367 = fcmp contract olt float %3204, %3365\l  %3368 = and i1 %3366, %3367\l  %3369 = fmul contract float %3365, %3365\l  %3370 = select i1 %3368, float %3365, float -0.000000e+00\l  %3371 = fadd contract float %3359, %3370\l  %3372 = select i1 %3368, float %3369, float -0.000000e+00\l  %3373 = fadd contract float %3358, %3372\l  %3374 = zext i1 %3368 to i32\l  %3375 = add nuw nsw i32 %3356, %3374\l  %3376 = add nuw nsw i32 %3357, 1\l  %3377 = add i32 %3360, 1\l  %3378 = icmp eq i32 %3377, %3206\l  br i1 %3378, label %3379, label %3355, !llvm.loop !30\l|{<s0>T|<s1>F}}"];
	Node0x5b26fb0:s0 -> Node0x5b214d0;
	Node0x5b26fb0:s1 -> Node0x5b26fb0;
	Node0x5b214d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a1c0ff70",label="{%3379:\l3379:                                             \l  %3380 = phi float [ 0.000000e+00, %3201 ], [ %3347, %3346 ], [ %3371, %3355 ]\l  %3381 = phi float [ 0.000000e+00, %3201 ], [ %3348, %3346 ], [ %3373, %3355 ]\l  %3382 = phi i32 [ 0, %3201 ], [ %3349, %3346 ], [ %3375, %3355 ]\l  %3383 = sitofp i32 %3382 to float\l  %3384 = fdiv contract float %3380, %3383\l  %3385 = fdiv contract float %3381, %3383\l  %3386 = fmul contract float %3384, %3384\l  %3387 = fsub contract float %3385, %3386\l  %3388 = fcmp olt float %3387, 0x39F0000000000000\l  %3389 = select i1 %3388, float 0x41F0000000000000, float 1.000000e+00\l  %3390 = fmul float %3387, %3389\l  %3391 = tail call float @llvm.sqrt.f32(float %3390)\l  %3392 = bitcast float %3391 to i32\l  %3393 = add nsw i32 %3392, -1\l  %3394 = bitcast i32 %3393 to float\l  %3395 = add nsw i32 %3392, 1\l  %3396 = bitcast i32 %3395 to float\l  %3397 = tail call i1 @llvm.amdgcn.class.f32(float %3390, i32 608)\l  %3398 = select i1 %3388, float 0x3EF0000000000000, float 1.000000e+00\l  %3399 = fneg float %3396\l  %3400 = tail call float @llvm.fma.f32(float %3399, float %3391, float %3390)\l  %3401 = fcmp ogt float %3400, 0.000000e+00\l  %3402 = fneg float %3394\l  %3403 = tail call float @llvm.fma.f32(float %3402, float %3391, float %3390)\l  %3404 = fcmp ole float %3403, 0.000000e+00\l  %3405 = select i1 %3404, float %3394, float %3391\l  %3406 = select i1 %3401, float %3396, float %3405\l  %3407 = fmul float %3398, %3406\l  %3408 = select i1 %3397, float %3390, float %3407\l  %3409 = fmul contract float %3408, 2.000000e+00\l  %3410 = fsub contract float %3384, %3172\l  %3411 = tail call float @llvm.fabs.f32(float %3410)\l  %3412 = fcmp contract ogt float %3411, 0x3EB0C6F7A0000000\l  br i1 %3412, label %3413, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5b214d0:s0 -> Node0x5ae1ba0;
	Node0x5b214d0:s1 -> Node0x5aa30f0;
	Node0x5ae1ba0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#93b5fe70",label="{%3413:\l3413:                                             \l  br i1 %13, label %3591, label %3414\l|{<s0>T|<s1>F}}"];
	Node0x5ae1ba0:s0 -> Node0x5ae1ca0;
	Node0x5ae1ba0:s1 -> Node0x5ae1cf0;
	Node0x5ae1cf0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#8caffe70",label="{%3414:\l3414:                                             \l  %3415 = fadd contract float %3384, %3409\l  %3416 = fsub contract float %3384, %3409\l  %3417 = add i32 %1, -1\l  %3418 = and i32 %1, 7\l  %3419 = icmp ult i32 %3417, 7\l  br i1 %3419, label %3558, label %3420\l|{<s0>T|<s1>F}}"];
	Node0x5ae1cf0:s0 -> Node0x5ae20c0;
	Node0x5ae1cf0:s1 -> Node0x5ae2110;
	Node0x5ae2110 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7ea1fa70",label="{%3420:\l3420:                                             \l  %3421 = and i32 %1, -8\l  br label %3422\l}"];
	Node0x5ae2110 -> Node0x5ae22a0;
	Node0x5ae22a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bbd1f870",label="{%3422:\l3422:                                             \l  %3423 = phi i32 [ 0, %3420 ], [ %3554, %3422 ]\l  %3424 = phi i32 [ 0, %3420 ], [ %3555, %3422 ]\l  %3425 = phi float [ 0.000000e+00, %3420 ], [ %3552, %3422 ]\l  %3426 = phi float [ 0.000000e+00, %3420 ], [ %3550, %3422 ]\l  %3427 = phi i32 [ 0, %3420 ], [ %3556, %3422 ]\l  %3428 = add nsw i32 %3424, %14\l  %3429 = sext i32 %3428 to i64\l  %3430 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3429\l  %3431 = load i16, i16 addrspace(1)* %3430, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3432 = uitofp i16 %3431 to float\l  %3433 = fcmp contract ogt float %3415, %3432\l  %3434 = fcmp contract olt float %3416, %3432\l  %3435 = and i1 %3433, %3434\l  %3436 = fmul contract float %3432, %3432\l  %3437 = select i1 %3435, float %3432, float -0.000000e+00\l  %3438 = fadd contract float %3426, %3437\l  %3439 = select i1 %3435, float %3436, float -0.000000e+00\l  %3440 = fadd contract float %3425, %3439\l  %3441 = zext i1 %3435 to i32\l  %3442 = add nuw nsw i32 %3423, %3441\l  %3443 = or i32 %3424, 1\l  %3444 = add nsw i32 %3443, %14\l  %3445 = sext i32 %3444 to i64\l  %3446 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3445\l  %3447 = load i16, i16 addrspace(1)* %3446, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3448 = uitofp i16 %3447 to float\l  %3449 = fcmp contract ogt float %3415, %3448\l  %3450 = fcmp contract olt float %3416, %3448\l  %3451 = and i1 %3449, %3450\l  %3452 = fmul contract float %3448, %3448\l  %3453 = select i1 %3451, float %3448, float -0.000000e+00\l  %3454 = fadd contract float %3438, %3453\l  %3455 = select i1 %3451, float %3452, float -0.000000e+00\l  %3456 = fadd contract float %3440, %3455\l  %3457 = zext i1 %3451 to i32\l  %3458 = add nuw nsw i32 %3442, %3457\l  %3459 = or i32 %3424, 2\l  %3460 = add nsw i32 %3459, %14\l  %3461 = sext i32 %3460 to i64\l  %3462 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3461\l  %3463 = load i16, i16 addrspace(1)* %3462, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3464 = uitofp i16 %3463 to float\l  %3465 = fcmp contract ogt float %3415, %3464\l  %3466 = fcmp contract olt float %3416, %3464\l  %3467 = and i1 %3465, %3466\l  %3468 = fmul contract float %3464, %3464\l  %3469 = select i1 %3467, float %3464, float -0.000000e+00\l  %3470 = fadd contract float %3454, %3469\l  %3471 = select i1 %3467, float %3468, float -0.000000e+00\l  %3472 = fadd contract float %3456, %3471\l  %3473 = zext i1 %3467 to i32\l  %3474 = add nuw nsw i32 %3458, %3473\l  %3475 = or i32 %3424, 3\l  %3476 = add nsw i32 %3475, %14\l  %3477 = sext i32 %3476 to i64\l  %3478 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3477\l  %3479 = load i16, i16 addrspace(1)* %3478, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3480 = uitofp i16 %3479 to float\l  %3481 = fcmp contract ogt float %3415, %3480\l  %3482 = fcmp contract olt float %3416, %3480\l  %3483 = and i1 %3481, %3482\l  %3484 = fmul contract float %3480, %3480\l  %3485 = select i1 %3483, float %3480, float -0.000000e+00\l  %3486 = fadd contract float %3470, %3485\l  %3487 = select i1 %3483, float %3484, float -0.000000e+00\l  %3488 = fadd contract float %3472, %3487\l  %3489 = zext i1 %3483 to i32\l  %3490 = add nuw nsw i32 %3474, %3489\l  %3491 = or i32 %3424, 4\l  %3492 = add nsw i32 %3491, %14\l  %3493 = sext i32 %3492 to i64\l  %3494 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3493\l  %3495 = load i16, i16 addrspace(1)* %3494, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3496 = uitofp i16 %3495 to float\l  %3497 = fcmp contract ogt float %3415, %3496\l  %3498 = fcmp contract olt float %3416, %3496\l  %3499 = and i1 %3497, %3498\l  %3500 = fmul contract float %3496, %3496\l  %3501 = select i1 %3499, float %3496, float -0.000000e+00\l  %3502 = fadd contract float %3486, %3501\l  %3503 = select i1 %3499, float %3500, float -0.000000e+00\l  %3504 = fadd contract float %3488, %3503\l  %3505 = zext i1 %3499 to i32\l  %3506 = add nuw nsw i32 %3490, %3505\l  %3507 = or i32 %3424, 5\l  %3508 = add nsw i32 %3507, %14\l  %3509 = sext i32 %3508 to i64\l  %3510 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3509\l  %3511 = load i16, i16 addrspace(1)* %3510, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3512 = uitofp i16 %3511 to float\l  %3513 = fcmp contract ogt float %3415, %3512\l  %3514 = fcmp contract olt float %3416, %3512\l  %3515 = and i1 %3513, %3514\l  %3516 = fmul contract float %3512, %3512\l  %3517 = select i1 %3515, float %3512, float -0.000000e+00\l  %3518 = fadd contract float %3502, %3517\l  %3519 = select i1 %3515, float %3516, float -0.000000e+00\l  %3520 = fadd contract float %3504, %3519\l  %3521 = zext i1 %3515 to i32\l  %3522 = add nuw nsw i32 %3506, %3521\l  %3523 = or i32 %3424, 6\l  %3524 = add nsw i32 %3523, %14\l  %3525 = sext i32 %3524 to i64\l  %3526 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3525\l  %3527 = load i16, i16 addrspace(1)* %3526, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3528 = uitofp i16 %3527 to float\l  %3529 = fcmp contract ogt float %3415, %3528\l  %3530 = fcmp contract olt float %3416, %3528\l  %3531 = and i1 %3529, %3530\l  %3532 = fmul contract float %3528, %3528\l  %3533 = select i1 %3531, float %3528, float -0.000000e+00\l  %3534 = fadd contract float %3518, %3533\l  %3535 = select i1 %3531, float %3532, float -0.000000e+00\l  %3536 = fadd contract float %3520, %3535\l  %3537 = zext i1 %3531 to i32\l  %3538 = add nuw nsw i32 %3522, %3537\l  %3539 = or i32 %3424, 7\l  %3540 = add nsw i32 %3539, %14\l  %3541 = sext i32 %3540 to i64\l  %3542 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3541\l  %3543 = load i16, i16 addrspace(1)* %3542, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3544 = uitofp i16 %3543 to float\l  %3545 = fcmp contract ogt float %3415, %3544\l  %3546 = fcmp contract olt float %3416, %3544\l  %3547 = and i1 %3545, %3546\l  %3548 = fmul contract float %3544, %3544\l  %3549 = select i1 %3547, float %3544, float -0.000000e+00\l  %3550 = fadd contract float %3534, %3549\l  %3551 = select i1 %3547, float %3548, float -0.000000e+00\l  %3552 = fadd contract float %3536, %3551\l  %3553 = zext i1 %3547 to i32\l  %3554 = add nuw nsw i32 %3538, %3553\l  %3555 = add nuw nsw i32 %3424, 8\l  %3556 = add i32 %3427, 8\l  %3557 = icmp eq i32 %3556, %3421\l  br i1 %3557, label %3558, label %3422, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5ae22a0:s0 -> Node0x5ae20c0;
	Node0x5ae22a0:s1 -> Node0x5ae22a0;
	Node0x5ae20c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#8caffe70",label="{%3558:\l3558:                                             \l  %3559 = phi float [ undef, %3414 ], [ %3550, %3422 ]\l  %3560 = phi float [ undef, %3414 ], [ %3552, %3422 ]\l  %3561 = phi i32 [ undef, %3414 ], [ %3554, %3422 ]\l  %3562 = phi i32 [ 0, %3414 ], [ %3554, %3422 ]\l  %3563 = phi i32 [ 0, %3414 ], [ %3555, %3422 ]\l  %3564 = phi float [ 0.000000e+00, %3414 ], [ %3552, %3422 ]\l  %3565 = phi float [ 0.000000e+00, %3414 ], [ %3550, %3422 ]\l  %3566 = icmp eq i32 %3418, 0\l  br i1 %3566, label %3591, label %3567\l|{<s0>T|<s1>F}}"];
	Node0x5ae20c0:s0 -> Node0x5ae1ca0;
	Node0x5ae20c0:s1 -> Node0x5b31890;
	Node0x5b31890 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bfd3f670",label="{%3567:\l3567:                                             \l  %3568 = phi i32 [ %3587, %3567 ], [ %3562, %3558 ]\l  %3569 = phi i32 [ %3588, %3567 ], [ %3563, %3558 ]\l  %3570 = phi float [ %3585, %3567 ], [ %3564, %3558 ]\l  %3571 = phi float [ %3583, %3567 ], [ %3565, %3558 ]\l  %3572 = phi i32 [ %3589, %3567 ], [ 0, %3558 ]\l  %3573 = add nsw i32 %3569, %14\l  %3574 = sext i32 %3573 to i64\l  %3575 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3574\l  %3576 = load i16, i16 addrspace(1)* %3575, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3577 = uitofp i16 %3576 to float\l  %3578 = fcmp contract ogt float %3415, %3577\l  %3579 = fcmp contract olt float %3416, %3577\l  %3580 = and i1 %3578, %3579\l  %3581 = fmul contract float %3577, %3577\l  %3582 = select i1 %3580, float %3577, float -0.000000e+00\l  %3583 = fadd contract float %3571, %3582\l  %3584 = select i1 %3580, float %3581, float -0.000000e+00\l  %3585 = fadd contract float %3570, %3584\l  %3586 = zext i1 %3580 to i32\l  %3587 = add nuw nsw i32 %3568, %3586\l  %3588 = add nuw nsw i32 %3569, 1\l  %3589 = add i32 %3572, 1\l  %3590 = icmp eq i32 %3589, %3418\l  br i1 %3590, label %3591, label %3567, !llvm.loop !31\l|{<s0>T|<s1>F}}"];
	Node0x5b31890:s0 -> Node0x5ae1ca0;
	Node0x5b31890:s1 -> Node0x5b31890;
	Node0x5ae1ca0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#93b5fe70",label="{%3591:\l3591:                                             \l  %3592 = phi float [ 0.000000e+00, %3413 ], [ %3559, %3558 ], [ %3583, %3567 ]\l  %3593 = phi float [ 0.000000e+00, %3413 ], [ %3560, %3558 ], [ %3585, %3567 ]\l  %3594 = phi i32 [ 0, %3413 ], [ %3561, %3558 ], [ %3587, %3567 ]\l  %3595 = sitofp i32 %3594 to float\l  %3596 = fdiv contract float %3592, %3595\l  %3597 = fdiv contract float %3593, %3595\l  %3598 = fmul contract float %3596, %3596\l  %3599 = fsub contract float %3597, %3598\l  %3600 = fcmp olt float %3599, 0x39F0000000000000\l  %3601 = select i1 %3600, float 0x41F0000000000000, float 1.000000e+00\l  %3602 = fmul float %3599, %3601\l  %3603 = tail call float @llvm.sqrt.f32(float %3602)\l  %3604 = bitcast float %3603 to i32\l  %3605 = add nsw i32 %3604, -1\l  %3606 = bitcast i32 %3605 to float\l  %3607 = add nsw i32 %3604, 1\l  %3608 = bitcast i32 %3607 to float\l  %3609 = tail call i1 @llvm.amdgcn.class.f32(float %3602, i32 608)\l  %3610 = select i1 %3600, float 0x3EF0000000000000, float 1.000000e+00\l  %3611 = fneg float %3608\l  %3612 = tail call float @llvm.fma.f32(float %3611, float %3603, float %3602)\l  %3613 = fcmp ogt float %3612, 0.000000e+00\l  %3614 = fneg float %3606\l  %3615 = tail call float @llvm.fma.f32(float %3614, float %3603, float %3602)\l  %3616 = fcmp ole float %3615, 0.000000e+00\l  %3617 = select i1 %3616, float %3606, float %3603\l  %3618 = select i1 %3613, float %3608, float %3617\l  %3619 = fmul float %3610, %3618\l  %3620 = select i1 %3609, float %3602, float %3619\l  %3621 = fmul contract float %3620, 2.000000e+00\l  %3622 = fsub contract float %3596, %3384\l  %3623 = tail call float @llvm.fabs.f32(float %3622)\l  %3624 = fcmp contract ogt float %3623, 0x3EB0C6F7A0000000\l  br i1 %3624, label %3625, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5ae1ca0:s0 -> Node0x5b33e10;
	Node0x5ae1ca0:s1 -> Node0x5aa30f0;
	Node0x5b33e10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#88abfd70",label="{%3625:\l3625:                                             \l  br i1 %13, label %3803, label %3626\l|{<s0>T|<s1>F}}"];
	Node0x5b33e10:s0 -> Node0x5b33f10;
	Node0x5b33e10:s1 -> Node0x5b33f60;
	Node0x5b33f60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7ea1fa70",label="{%3626:\l3626:                                             \l  %3627 = fadd contract float %3596, %3621\l  %3628 = fsub contract float %3596, %3621\l  %3629 = add i32 %1, -1\l  %3630 = and i32 %1, 7\l  %3631 = icmp ult i32 %3629, 7\l  br i1 %3631, label %3770, label %3632\l|{<s0>T|<s1>F}}"];
	Node0x5b33f60:s0 -> Node0x5b34330;
	Node0x5b33f60:s1 -> Node0x5b34380;
	Node0x5b34380 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7396f570",label="{%3632:\l3632:                                             \l  %3633 = and i32 %1, -8\l  br label %3634\l}"];
	Node0x5b34380 -> Node0x5b34510;
	Node0x5b34510 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#aec9fc70",label="{%3634:\l3634:                                             \l  %3635 = phi i32 [ 0, %3632 ], [ %3766, %3634 ]\l  %3636 = phi i32 [ 0, %3632 ], [ %3767, %3634 ]\l  %3637 = phi float [ 0.000000e+00, %3632 ], [ %3764, %3634 ]\l  %3638 = phi float [ 0.000000e+00, %3632 ], [ %3762, %3634 ]\l  %3639 = phi i32 [ 0, %3632 ], [ %3768, %3634 ]\l  %3640 = add nsw i32 %3636, %14\l  %3641 = sext i32 %3640 to i64\l  %3642 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3641\l  %3643 = load i16, i16 addrspace(1)* %3642, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3644 = uitofp i16 %3643 to float\l  %3645 = fcmp contract ogt float %3627, %3644\l  %3646 = fcmp contract olt float %3628, %3644\l  %3647 = and i1 %3645, %3646\l  %3648 = fmul contract float %3644, %3644\l  %3649 = select i1 %3647, float %3644, float -0.000000e+00\l  %3650 = fadd contract float %3638, %3649\l  %3651 = select i1 %3647, float %3648, float -0.000000e+00\l  %3652 = fadd contract float %3637, %3651\l  %3653 = zext i1 %3647 to i32\l  %3654 = add nuw nsw i32 %3635, %3653\l  %3655 = or i32 %3636, 1\l  %3656 = add nsw i32 %3655, %14\l  %3657 = sext i32 %3656 to i64\l  %3658 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3657\l  %3659 = load i16, i16 addrspace(1)* %3658, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3660 = uitofp i16 %3659 to float\l  %3661 = fcmp contract ogt float %3627, %3660\l  %3662 = fcmp contract olt float %3628, %3660\l  %3663 = and i1 %3661, %3662\l  %3664 = fmul contract float %3660, %3660\l  %3665 = select i1 %3663, float %3660, float -0.000000e+00\l  %3666 = fadd contract float %3650, %3665\l  %3667 = select i1 %3663, float %3664, float -0.000000e+00\l  %3668 = fadd contract float %3652, %3667\l  %3669 = zext i1 %3663 to i32\l  %3670 = add nuw nsw i32 %3654, %3669\l  %3671 = or i32 %3636, 2\l  %3672 = add nsw i32 %3671, %14\l  %3673 = sext i32 %3672 to i64\l  %3674 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3673\l  %3675 = load i16, i16 addrspace(1)* %3674, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3676 = uitofp i16 %3675 to float\l  %3677 = fcmp contract ogt float %3627, %3676\l  %3678 = fcmp contract olt float %3628, %3676\l  %3679 = and i1 %3677, %3678\l  %3680 = fmul contract float %3676, %3676\l  %3681 = select i1 %3679, float %3676, float -0.000000e+00\l  %3682 = fadd contract float %3666, %3681\l  %3683 = select i1 %3679, float %3680, float -0.000000e+00\l  %3684 = fadd contract float %3668, %3683\l  %3685 = zext i1 %3679 to i32\l  %3686 = add nuw nsw i32 %3670, %3685\l  %3687 = or i32 %3636, 3\l  %3688 = add nsw i32 %3687, %14\l  %3689 = sext i32 %3688 to i64\l  %3690 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3689\l  %3691 = load i16, i16 addrspace(1)* %3690, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3692 = uitofp i16 %3691 to float\l  %3693 = fcmp contract ogt float %3627, %3692\l  %3694 = fcmp contract olt float %3628, %3692\l  %3695 = and i1 %3693, %3694\l  %3696 = fmul contract float %3692, %3692\l  %3697 = select i1 %3695, float %3692, float -0.000000e+00\l  %3698 = fadd contract float %3682, %3697\l  %3699 = select i1 %3695, float %3696, float -0.000000e+00\l  %3700 = fadd contract float %3684, %3699\l  %3701 = zext i1 %3695 to i32\l  %3702 = add nuw nsw i32 %3686, %3701\l  %3703 = or i32 %3636, 4\l  %3704 = add nsw i32 %3703, %14\l  %3705 = sext i32 %3704 to i64\l  %3706 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3705\l  %3707 = load i16, i16 addrspace(1)* %3706, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3708 = uitofp i16 %3707 to float\l  %3709 = fcmp contract ogt float %3627, %3708\l  %3710 = fcmp contract olt float %3628, %3708\l  %3711 = and i1 %3709, %3710\l  %3712 = fmul contract float %3708, %3708\l  %3713 = select i1 %3711, float %3708, float -0.000000e+00\l  %3714 = fadd contract float %3698, %3713\l  %3715 = select i1 %3711, float %3712, float -0.000000e+00\l  %3716 = fadd contract float %3700, %3715\l  %3717 = zext i1 %3711 to i32\l  %3718 = add nuw nsw i32 %3702, %3717\l  %3719 = or i32 %3636, 5\l  %3720 = add nsw i32 %3719, %14\l  %3721 = sext i32 %3720 to i64\l  %3722 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3721\l  %3723 = load i16, i16 addrspace(1)* %3722, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3724 = uitofp i16 %3723 to float\l  %3725 = fcmp contract ogt float %3627, %3724\l  %3726 = fcmp contract olt float %3628, %3724\l  %3727 = and i1 %3725, %3726\l  %3728 = fmul contract float %3724, %3724\l  %3729 = select i1 %3727, float %3724, float -0.000000e+00\l  %3730 = fadd contract float %3714, %3729\l  %3731 = select i1 %3727, float %3728, float -0.000000e+00\l  %3732 = fadd contract float %3716, %3731\l  %3733 = zext i1 %3727 to i32\l  %3734 = add nuw nsw i32 %3718, %3733\l  %3735 = or i32 %3636, 6\l  %3736 = add nsw i32 %3735, %14\l  %3737 = sext i32 %3736 to i64\l  %3738 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3737\l  %3739 = load i16, i16 addrspace(1)* %3738, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3740 = uitofp i16 %3739 to float\l  %3741 = fcmp contract ogt float %3627, %3740\l  %3742 = fcmp contract olt float %3628, %3740\l  %3743 = and i1 %3741, %3742\l  %3744 = fmul contract float %3740, %3740\l  %3745 = select i1 %3743, float %3740, float -0.000000e+00\l  %3746 = fadd contract float %3730, %3745\l  %3747 = select i1 %3743, float %3744, float -0.000000e+00\l  %3748 = fadd contract float %3732, %3747\l  %3749 = zext i1 %3743 to i32\l  %3750 = add nuw nsw i32 %3734, %3749\l  %3751 = or i32 %3636, 7\l  %3752 = add nsw i32 %3751, %14\l  %3753 = sext i32 %3752 to i64\l  %3754 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3753\l  %3755 = load i16, i16 addrspace(1)* %3754, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3756 = uitofp i16 %3755 to float\l  %3757 = fcmp contract ogt float %3627, %3756\l  %3758 = fcmp contract olt float %3628, %3756\l  %3759 = and i1 %3757, %3758\l  %3760 = fmul contract float %3756, %3756\l  %3761 = select i1 %3759, float %3756, float -0.000000e+00\l  %3762 = fadd contract float %3746, %3761\l  %3763 = select i1 %3759, float %3760, float -0.000000e+00\l  %3764 = fadd contract float %3748, %3763\l  %3765 = zext i1 %3759 to i32\l  %3766 = add nuw nsw i32 %3750, %3765\l  %3767 = add nuw nsw i32 %3636, 8\l  %3768 = add i32 %3639, 8\l  %3769 = icmp eq i32 %3768, %3633\l  br i1 %3769, label %3770, label %3634, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5b34510:s0 -> Node0x5b34330;
	Node0x5b34510:s1 -> Node0x5b34510;
	Node0x5b34330 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7ea1fa70",label="{%3770:\l3770:                                             \l  %3771 = phi float [ undef, %3626 ], [ %3762, %3634 ]\l  %3772 = phi float [ undef, %3626 ], [ %3764, %3634 ]\l  %3773 = phi i32 [ undef, %3626 ], [ %3766, %3634 ]\l  %3774 = phi i32 [ 0, %3626 ], [ %3766, %3634 ]\l  %3775 = phi i32 [ 0, %3626 ], [ %3767, %3634 ]\l  %3776 = phi float [ 0.000000e+00, %3626 ], [ %3764, %3634 ]\l  %3777 = phi float [ 0.000000e+00, %3626 ], [ %3762, %3634 ]\l  %3778 = icmp eq i32 %3630, 0\l  br i1 %3778, label %3803, label %3779\l|{<s0>T|<s1>F}}"];
	Node0x5b34330:s0 -> Node0x5b33f10;
	Node0x5b34330:s1 -> Node0x5b399f0;
	Node0x5b399f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b2ccfb70",label="{%3779:\l3779:                                             \l  %3780 = phi i32 [ %3799, %3779 ], [ %3774, %3770 ]\l  %3781 = phi i32 [ %3800, %3779 ], [ %3775, %3770 ]\l  %3782 = phi float [ %3797, %3779 ], [ %3776, %3770 ]\l  %3783 = phi float [ %3795, %3779 ], [ %3777, %3770 ]\l  %3784 = phi i32 [ %3801, %3779 ], [ 0, %3770 ]\l  %3785 = add nsw i32 %3781, %14\l  %3786 = sext i32 %3785 to i64\l  %3787 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3786\l  %3788 = load i16, i16 addrspace(1)* %3787, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3789 = uitofp i16 %3788 to float\l  %3790 = fcmp contract ogt float %3627, %3789\l  %3791 = fcmp contract olt float %3628, %3789\l  %3792 = and i1 %3790, %3791\l  %3793 = fmul contract float %3789, %3789\l  %3794 = select i1 %3792, float %3789, float -0.000000e+00\l  %3795 = fadd contract float %3783, %3794\l  %3796 = select i1 %3792, float %3793, float -0.000000e+00\l  %3797 = fadd contract float %3782, %3796\l  %3798 = zext i1 %3792 to i32\l  %3799 = add nuw nsw i32 %3780, %3798\l  %3800 = add nuw nsw i32 %3781, 1\l  %3801 = add i32 %3784, 1\l  %3802 = icmp eq i32 %3801, %3630\l  br i1 %3802, label %3803, label %3779, !llvm.loop !32\l|{<s0>T|<s1>F}}"];
	Node0x5b399f0:s0 -> Node0x5b33f10;
	Node0x5b399f0:s1 -> Node0x5b399f0;
	Node0x5b33f10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#88abfd70",label="{%3803:\l3803:                                             \l  %3804 = phi float [ 0.000000e+00, %3625 ], [ %3771, %3770 ], [ %3795, %3779 ]\l  %3805 = phi float [ 0.000000e+00, %3625 ], [ %3772, %3770 ], [ %3797, %3779 ]\l  %3806 = phi i32 [ 0, %3625 ], [ %3773, %3770 ], [ %3799, %3779 ]\l  %3807 = sitofp i32 %3806 to float\l  %3808 = fdiv contract float %3804, %3807\l  %3809 = fdiv contract float %3805, %3807\l  %3810 = fmul contract float %3808, %3808\l  %3811 = fsub contract float %3809, %3810\l  %3812 = fcmp olt float %3811, 0x39F0000000000000\l  %3813 = select i1 %3812, float 0x41F0000000000000, float 1.000000e+00\l  %3814 = fmul float %3811, %3813\l  %3815 = tail call float @llvm.sqrt.f32(float %3814)\l  %3816 = bitcast float %3815 to i32\l  %3817 = add nsw i32 %3816, -1\l  %3818 = bitcast i32 %3817 to float\l  %3819 = add nsw i32 %3816, 1\l  %3820 = bitcast i32 %3819 to float\l  %3821 = tail call i1 @llvm.amdgcn.class.f32(float %3814, i32 608)\l  %3822 = select i1 %3812, float 0x3EF0000000000000, float 1.000000e+00\l  %3823 = fneg float %3820\l  %3824 = tail call float @llvm.fma.f32(float %3823, float %3815, float %3814)\l  %3825 = fcmp ogt float %3824, 0.000000e+00\l  %3826 = fneg float %3818\l  %3827 = tail call float @llvm.fma.f32(float %3826, float %3815, float %3814)\l  %3828 = fcmp ole float %3827, 0.000000e+00\l  %3829 = select i1 %3828, float %3818, float %3815\l  %3830 = select i1 %3825, float %3820, float %3829\l  %3831 = fmul float %3822, %3830\l  %3832 = select i1 %3821, float %3814, float %3831\l  %3833 = fmul contract float %3832, 2.000000e+00\l  %3834 = fsub contract float %3808, %3596\l  %3835 = tail call float @llvm.fabs.f32(float %3834)\l  %3836 = fcmp contract ogt float %3835, 0x3EB0C6F7A0000000\l  br i1 %3836, label %3837, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5b33f10:s0 -> Node0x5b3bf30;
	Node0x5b33f10:s1 -> Node0x5aa30f0;
	Node0x5b3bf30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7a9df870",label="{%3837:\l3837:                                             \l  br i1 %13, label %4015, label %3838\l|{<s0>T|<s1>F}}"];
	Node0x5b3bf30:s0 -> Node0x5b3c030;
	Node0x5b3bf30:s1 -> Node0x5b3c080;
	Node0x5b3c080 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7396f570",label="{%3838:\l3838:                                             \l  %3839 = fadd contract float %3808, %3833\l  %3840 = fsub contract float %3808, %3833\l  %3841 = add i32 %1, -1\l  %3842 = and i32 %1, 7\l  %3843 = icmp ult i32 %3841, 7\l  br i1 %3843, label %3982, label %3844\l|{<s0>T|<s1>F}}"];
	Node0x5b3c080:s0 -> Node0x5b3c450;
	Node0x5b3c080:s1 -> Node0x5b3c4a0;
	Node0x5b3c4a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#6a8bef70",label="{%3844:\l3844:                                             \l  %3845 = and i32 %1, -8\l  br label %3846\l}"];
	Node0x5b3c4a0 -> Node0x5b3c630;
	Node0x5b3c630 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%3846:\l3846:                                             \l  %3847 = phi i32 [ 0, %3844 ], [ %3978, %3846 ]\l  %3848 = phi i32 [ 0, %3844 ], [ %3979, %3846 ]\l  %3849 = phi float [ 0.000000e+00, %3844 ], [ %3976, %3846 ]\l  %3850 = phi float [ 0.000000e+00, %3844 ], [ %3974, %3846 ]\l  %3851 = phi i32 [ 0, %3844 ], [ %3980, %3846 ]\l  %3852 = add nsw i32 %3848, %14\l  %3853 = sext i32 %3852 to i64\l  %3854 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3853\l  %3855 = load i16, i16 addrspace(1)* %3854, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3856 = uitofp i16 %3855 to float\l  %3857 = fcmp contract ogt float %3839, %3856\l  %3858 = fcmp contract olt float %3840, %3856\l  %3859 = and i1 %3857, %3858\l  %3860 = fmul contract float %3856, %3856\l  %3861 = select i1 %3859, float %3856, float -0.000000e+00\l  %3862 = fadd contract float %3850, %3861\l  %3863 = select i1 %3859, float %3860, float -0.000000e+00\l  %3864 = fadd contract float %3849, %3863\l  %3865 = zext i1 %3859 to i32\l  %3866 = add nuw nsw i32 %3847, %3865\l  %3867 = or i32 %3848, 1\l  %3868 = add nsw i32 %3867, %14\l  %3869 = sext i32 %3868 to i64\l  %3870 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3869\l  %3871 = load i16, i16 addrspace(1)* %3870, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3872 = uitofp i16 %3871 to float\l  %3873 = fcmp contract ogt float %3839, %3872\l  %3874 = fcmp contract olt float %3840, %3872\l  %3875 = and i1 %3873, %3874\l  %3876 = fmul contract float %3872, %3872\l  %3877 = select i1 %3875, float %3872, float -0.000000e+00\l  %3878 = fadd contract float %3862, %3877\l  %3879 = select i1 %3875, float %3876, float -0.000000e+00\l  %3880 = fadd contract float %3864, %3879\l  %3881 = zext i1 %3875 to i32\l  %3882 = add nuw nsw i32 %3866, %3881\l  %3883 = or i32 %3848, 2\l  %3884 = add nsw i32 %3883, %14\l  %3885 = sext i32 %3884 to i64\l  %3886 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3885\l  %3887 = load i16, i16 addrspace(1)* %3886, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3888 = uitofp i16 %3887 to float\l  %3889 = fcmp contract ogt float %3839, %3888\l  %3890 = fcmp contract olt float %3840, %3888\l  %3891 = and i1 %3889, %3890\l  %3892 = fmul contract float %3888, %3888\l  %3893 = select i1 %3891, float %3888, float -0.000000e+00\l  %3894 = fadd contract float %3878, %3893\l  %3895 = select i1 %3891, float %3892, float -0.000000e+00\l  %3896 = fadd contract float %3880, %3895\l  %3897 = zext i1 %3891 to i32\l  %3898 = add nuw nsw i32 %3882, %3897\l  %3899 = or i32 %3848, 3\l  %3900 = add nsw i32 %3899, %14\l  %3901 = sext i32 %3900 to i64\l  %3902 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3901\l  %3903 = load i16, i16 addrspace(1)* %3902, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3904 = uitofp i16 %3903 to float\l  %3905 = fcmp contract ogt float %3839, %3904\l  %3906 = fcmp contract olt float %3840, %3904\l  %3907 = and i1 %3905, %3906\l  %3908 = fmul contract float %3904, %3904\l  %3909 = select i1 %3907, float %3904, float -0.000000e+00\l  %3910 = fadd contract float %3894, %3909\l  %3911 = select i1 %3907, float %3908, float -0.000000e+00\l  %3912 = fadd contract float %3896, %3911\l  %3913 = zext i1 %3907 to i32\l  %3914 = add nuw nsw i32 %3898, %3913\l  %3915 = or i32 %3848, 4\l  %3916 = add nsw i32 %3915, %14\l  %3917 = sext i32 %3916 to i64\l  %3918 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3917\l  %3919 = load i16, i16 addrspace(1)* %3918, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3920 = uitofp i16 %3919 to float\l  %3921 = fcmp contract ogt float %3839, %3920\l  %3922 = fcmp contract olt float %3840, %3920\l  %3923 = and i1 %3921, %3922\l  %3924 = fmul contract float %3920, %3920\l  %3925 = select i1 %3923, float %3920, float -0.000000e+00\l  %3926 = fadd contract float %3910, %3925\l  %3927 = select i1 %3923, float %3924, float -0.000000e+00\l  %3928 = fadd contract float %3912, %3927\l  %3929 = zext i1 %3923 to i32\l  %3930 = add nuw nsw i32 %3914, %3929\l  %3931 = or i32 %3848, 5\l  %3932 = add nsw i32 %3931, %14\l  %3933 = sext i32 %3932 to i64\l  %3934 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3933\l  %3935 = load i16, i16 addrspace(1)* %3934, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3936 = uitofp i16 %3935 to float\l  %3937 = fcmp contract ogt float %3839, %3936\l  %3938 = fcmp contract olt float %3840, %3936\l  %3939 = and i1 %3937, %3938\l  %3940 = fmul contract float %3936, %3936\l  %3941 = select i1 %3939, float %3936, float -0.000000e+00\l  %3942 = fadd contract float %3926, %3941\l  %3943 = select i1 %3939, float %3940, float -0.000000e+00\l  %3944 = fadd contract float %3928, %3943\l  %3945 = zext i1 %3939 to i32\l  %3946 = add nuw nsw i32 %3930, %3945\l  %3947 = or i32 %3848, 6\l  %3948 = add nsw i32 %3947, %14\l  %3949 = sext i32 %3948 to i64\l  %3950 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3949\l  %3951 = load i16, i16 addrspace(1)* %3950, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3952 = uitofp i16 %3951 to float\l  %3953 = fcmp contract ogt float %3839, %3952\l  %3954 = fcmp contract olt float %3840, %3952\l  %3955 = and i1 %3953, %3954\l  %3956 = fmul contract float %3952, %3952\l  %3957 = select i1 %3955, float %3952, float -0.000000e+00\l  %3958 = fadd contract float %3942, %3957\l  %3959 = select i1 %3955, float %3956, float -0.000000e+00\l  %3960 = fadd contract float %3944, %3959\l  %3961 = zext i1 %3955 to i32\l  %3962 = add nuw nsw i32 %3946, %3961\l  %3963 = or i32 %3848, 7\l  %3964 = add nsw i32 %3963, %14\l  %3965 = sext i32 %3964 to i64\l  %3966 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3965\l  %3967 = load i16, i16 addrspace(1)* %3966, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3968 = uitofp i16 %3967 to float\l  %3969 = fcmp contract ogt float %3839, %3968\l  %3970 = fcmp contract olt float %3840, %3968\l  %3971 = and i1 %3969, %3970\l  %3972 = fmul contract float %3968, %3968\l  %3973 = select i1 %3971, float %3968, float -0.000000e+00\l  %3974 = fadd contract float %3958, %3973\l  %3975 = select i1 %3971, float %3972, float -0.000000e+00\l  %3976 = fadd contract float %3960, %3975\l  %3977 = zext i1 %3971 to i32\l  %3978 = add nuw nsw i32 %3962, %3977\l  %3979 = add nuw nsw i32 %3848, 8\l  %3980 = add i32 %3851, 8\l  %3981 = icmp eq i32 %3980, %3845\l  br i1 %3981, label %3982, label %3846, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5b3c630:s0 -> Node0x5b3c450;
	Node0x5b3c630:s1 -> Node0x5b3c630;
	Node0x5b3c450 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7396f570",label="{%3982:\l3982:                                             \l  %3983 = phi float [ undef, %3838 ], [ %3974, %3846 ]\l  %3984 = phi float [ undef, %3838 ], [ %3976, %3846 ]\l  %3985 = phi i32 [ undef, %3838 ], [ %3978, %3846 ]\l  %3986 = phi i32 [ 0, %3838 ], [ %3978, %3846 ]\l  %3987 = phi i32 [ 0, %3838 ], [ %3979, %3846 ]\l  %3988 = phi float [ 0.000000e+00, %3838 ], [ %3976, %3846 ]\l  %3989 = phi float [ 0.000000e+00, %3838 ], [ %3974, %3846 ]\l  %3990 = icmp eq i32 %3842, 0\l  br i1 %3990, label %4015, label %3991\l|{<s0>T|<s1>F}}"];
	Node0x5b3c450:s0 -> Node0x5b3c030;
	Node0x5b3c450:s1 -> Node0x5b41b10;
	Node0x5b41b10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a7c5fe70",label="{%3991:\l3991:                                             \l  %3992 = phi i32 [ %4011, %3991 ], [ %3986, %3982 ]\l  %3993 = phi i32 [ %4012, %3991 ], [ %3987, %3982 ]\l  %3994 = phi float [ %4009, %3991 ], [ %3988, %3982 ]\l  %3995 = phi float [ %4007, %3991 ], [ %3989, %3982 ]\l  %3996 = phi i32 [ %4013, %3991 ], [ 0, %3982 ]\l  %3997 = add nsw i32 %3993, %14\l  %3998 = sext i32 %3997 to i64\l  %3999 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3998\l  %4000 = load i16, i16 addrspace(1)* %3999, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4001 = uitofp i16 %4000 to float\l  %4002 = fcmp contract ogt float %3839, %4001\l  %4003 = fcmp contract olt float %3840, %4001\l  %4004 = and i1 %4002, %4003\l  %4005 = fmul contract float %4001, %4001\l  %4006 = select i1 %4004, float %4001, float -0.000000e+00\l  %4007 = fadd contract float %3995, %4006\l  %4008 = select i1 %4004, float %4005, float -0.000000e+00\l  %4009 = fadd contract float %3994, %4008\l  %4010 = zext i1 %4004 to i32\l  %4011 = add nuw nsw i32 %3992, %4010\l  %4012 = add nuw nsw i32 %3993, 1\l  %4013 = add i32 %3996, 1\l  %4014 = icmp eq i32 %4013, %3842\l  br i1 %4014, label %4015, label %3991, !llvm.loop !33\l|{<s0>T|<s1>F}}"];
	Node0x5b41b10:s0 -> Node0x5b3c030;
	Node0x5b41b10:s1 -> Node0x5b41b10;
	Node0x5b3c030 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7a9df870",label="{%4015:\l4015:                                             \l  %4016 = phi float [ 0.000000e+00, %3837 ], [ %3983, %3982 ], [ %4007, %3991 ]\l  %4017 = phi float [ 0.000000e+00, %3837 ], [ %3984, %3982 ], [ %4009, %3991 ]\l  %4018 = phi i32 [ 0, %3837 ], [ %3985, %3982 ], [ %4011, %3991 ]\l  %4019 = sitofp i32 %4018 to float\l  %4020 = fdiv contract float %4016, %4019\l  %4021 = fdiv contract float %4017, %4019\l  %4022 = fmul contract float %4020, %4020\l  %4023 = fsub contract float %4021, %4022\l  %4024 = fcmp olt float %4023, 0x39F0000000000000\l  %4025 = select i1 %4024, float 0x41F0000000000000, float 1.000000e+00\l  %4026 = fmul float %4023, %4025\l  %4027 = tail call float @llvm.sqrt.f32(float %4026)\l  %4028 = bitcast float %4027 to i32\l  %4029 = add nsw i32 %4028, -1\l  %4030 = bitcast i32 %4029 to float\l  %4031 = add nsw i32 %4028, 1\l  %4032 = bitcast i32 %4031 to float\l  %4033 = tail call i1 @llvm.amdgcn.class.f32(float %4026, i32 608)\l  %4034 = select i1 %4024, float 0x3EF0000000000000, float 1.000000e+00\l  %4035 = fneg float %4032\l  %4036 = tail call float @llvm.fma.f32(float %4035, float %4027, float %4026)\l  %4037 = fcmp ogt float %4036, 0.000000e+00\l  %4038 = fneg float %4030\l  %4039 = tail call float @llvm.fma.f32(float %4038, float %4027, float %4026)\l  %4040 = fcmp ole float %4039, 0.000000e+00\l  %4041 = select i1 %4040, float %4030, float %4027\l  %4042 = select i1 %4037, float %4032, float %4041\l  %4043 = fmul float %4034, %4042\l  %4044 = select i1 %4033, float %4026, float %4043\l  %4045 = fmul contract float %4044, 2.000000e+00\l  %4046 = fsub contract float %4020, %3808\l  %4047 = tail call float @llvm.fabs.f32(float %4046)\l  %4048 = fcmp contract ogt float %4047, 0x3EB0C6F7A0000000\l  br i1 %4048, label %4049, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5b3c030:s0 -> Node0x5b44050;
	Node0x5b3c030:s1 -> Node0x5aa30f0;
	Node0x5b44050 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7093f370",label="{%4049:\l4049:                                             \l  br i1 %13, label %4227, label %4050\l|{<s0>T|<s1>F}}"];
	Node0x5b44050:s0 -> Node0x5b44150;
	Node0x5b44050:s1 -> Node0x5b441a0;
	Node0x5b441a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#6a8bef70",label="{%4050:\l4050:                                             \l  %4051 = fadd contract float %4020, %4045\l  %4052 = fsub contract float %4020, %4045\l  %4053 = add i32 %1, -1\l  %4054 = and i32 %1, 7\l  %4055 = icmp ult i32 %4053, 7\l  br i1 %4055, label %4194, label %4056\l|{<s0>T|<s1>F}}"];
	Node0x5b441a0:s0 -> Node0x5b44570;
	Node0x5b441a0:s1 -> Node0x5b445c0;
	Node0x5b445c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#5b7ae570",label="{%4056:\l4056:                                             \l  %4057 = and i32 %1, -8\l  br label %4058\l}"];
	Node0x5b445c0 -> Node0x5b44750;
	Node0x5b44750 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#96b7ff70",label="{%4058:\l4058:                                             \l  %4059 = phi i32 [ 0, %4056 ], [ %4190, %4058 ]\l  %4060 = phi i32 [ 0, %4056 ], [ %4191, %4058 ]\l  %4061 = phi float [ 0.000000e+00, %4056 ], [ %4188, %4058 ]\l  %4062 = phi float [ 0.000000e+00, %4056 ], [ %4186, %4058 ]\l  %4063 = phi i32 [ 0, %4056 ], [ %4192, %4058 ]\l  %4064 = add nsw i32 %4060, %14\l  %4065 = sext i32 %4064 to i64\l  %4066 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4065\l  %4067 = load i16, i16 addrspace(1)* %4066, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4068 = uitofp i16 %4067 to float\l  %4069 = fcmp contract ogt float %4051, %4068\l  %4070 = fcmp contract olt float %4052, %4068\l  %4071 = and i1 %4069, %4070\l  %4072 = fmul contract float %4068, %4068\l  %4073 = select i1 %4071, float %4068, float -0.000000e+00\l  %4074 = fadd contract float %4062, %4073\l  %4075 = select i1 %4071, float %4072, float -0.000000e+00\l  %4076 = fadd contract float %4061, %4075\l  %4077 = zext i1 %4071 to i32\l  %4078 = add nuw nsw i32 %4059, %4077\l  %4079 = or i32 %4060, 1\l  %4080 = add nsw i32 %4079, %14\l  %4081 = sext i32 %4080 to i64\l  %4082 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4081\l  %4083 = load i16, i16 addrspace(1)* %4082, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4084 = uitofp i16 %4083 to float\l  %4085 = fcmp contract ogt float %4051, %4084\l  %4086 = fcmp contract olt float %4052, %4084\l  %4087 = and i1 %4085, %4086\l  %4088 = fmul contract float %4084, %4084\l  %4089 = select i1 %4087, float %4084, float -0.000000e+00\l  %4090 = fadd contract float %4074, %4089\l  %4091 = select i1 %4087, float %4088, float -0.000000e+00\l  %4092 = fadd contract float %4076, %4091\l  %4093 = zext i1 %4087 to i32\l  %4094 = add nuw nsw i32 %4078, %4093\l  %4095 = or i32 %4060, 2\l  %4096 = add nsw i32 %4095, %14\l  %4097 = sext i32 %4096 to i64\l  %4098 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4097\l  %4099 = load i16, i16 addrspace(1)* %4098, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4100 = uitofp i16 %4099 to float\l  %4101 = fcmp contract ogt float %4051, %4100\l  %4102 = fcmp contract olt float %4052, %4100\l  %4103 = and i1 %4101, %4102\l  %4104 = fmul contract float %4100, %4100\l  %4105 = select i1 %4103, float %4100, float -0.000000e+00\l  %4106 = fadd contract float %4090, %4105\l  %4107 = select i1 %4103, float %4104, float -0.000000e+00\l  %4108 = fadd contract float %4092, %4107\l  %4109 = zext i1 %4103 to i32\l  %4110 = add nuw nsw i32 %4094, %4109\l  %4111 = or i32 %4060, 3\l  %4112 = add nsw i32 %4111, %14\l  %4113 = sext i32 %4112 to i64\l  %4114 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4113\l  %4115 = load i16, i16 addrspace(1)* %4114, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4116 = uitofp i16 %4115 to float\l  %4117 = fcmp contract ogt float %4051, %4116\l  %4118 = fcmp contract olt float %4052, %4116\l  %4119 = and i1 %4117, %4118\l  %4120 = fmul contract float %4116, %4116\l  %4121 = select i1 %4119, float %4116, float -0.000000e+00\l  %4122 = fadd contract float %4106, %4121\l  %4123 = select i1 %4119, float %4120, float -0.000000e+00\l  %4124 = fadd contract float %4108, %4123\l  %4125 = zext i1 %4119 to i32\l  %4126 = add nuw nsw i32 %4110, %4125\l  %4127 = or i32 %4060, 4\l  %4128 = add nsw i32 %4127, %14\l  %4129 = sext i32 %4128 to i64\l  %4130 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4129\l  %4131 = load i16, i16 addrspace(1)* %4130, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4132 = uitofp i16 %4131 to float\l  %4133 = fcmp contract ogt float %4051, %4132\l  %4134 = fcmp contract olt float %4052, %4132\l  %4135 = and i1 %4133, %4134\l  %4136 = fmul contract float %4132, %4132\l  %4137 = select i1 %4135, float %4132, float -0.000000e+00\l  %4138 = fadd contract float %4122, %4137\l  %4139 = select i1 %4135, float %4136, float -0.000000e+00\l  %4140 = fadd contract float %4124, %4139\l  %4141 = zext i1 %4135 to i32\l  %4142 = add nuw nsw i32 %4126, %4141\l  %4143 = or i32 %4060, 5\l  %4144 = add nsw i32 %4143, %14\l  %4145 = sext i32 %4144 to i64\l  %4146 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4145\l  %4147 = load i16, i16 addrspace(1)* %4146, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4148 = uitofp i16 %4147 to float\l  %4149 = fcmp contract ogt float %4051, %4148\l  %4150 = fcmp contract olt float %4052, %4148\l  %4151 = and i1 %4149, %4150\l  %4152 = fmul contract float %4148, %4148\l  %4153 = select i1 %4151, float %4148, float -0.000000e+00\l  %4154 = fadd contract float %4138, %4153\l  %4155 = select i1 %4151, float %4152, float -0.000000e+00\l  %4156 = fadd contract float %4140, %4155\l  %4157 = zext i1 %4151 to i32\l  %4158 = add nuw nsw i32 %4142, %4157\l  %4159 = or i32 %4060, 6\l  %4160 = add nsw i32 %4159, %14\l  %4161 = sext i32 %4160 to i64\l  %4162 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4161\l  %4163 = load i16, i16 addrspace(1)* %4162, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4164 = uitofp i16 %4163 to float\l  %4165 = fcmp contract ogt float %4051, %4164\l  %4166 = fcmp contract olt float %4052, %4164\l  %4167 = and i1 %4165, %4166\l  %4168 = fmul contract float %4164, %4164\l  %4169 = select i1 %4167, float %4164, float -0.000000e+00\l  %4170 = fadd contract float %4154, %4169\l  %4171 = select i1 %4167, float %4168, float -0.000000e+00\l  %4172 = fadd contract float %4156, %4171\l  %4173 = zext i1 %4167 to i32\l  %4174 = add nuw nsw i32 %4158, %4173\l  %4175 = or i32 %4060, 7\l  %4176 = add nsw i32 %4175, %14\l  %4177 = sext i32 %4176 to i64\l  %4178 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4177\l  %4179 = load i16, i16 addrspace(1)* %4178, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4180 = uitofp i16 %4179 to float\l  %4181 = fcmp contract ogt float %4051, %4180\l  %4182 = fcmp contract olt float %4052, %4180\l  %4183 = and i1 %4181, %4182\l  %4184 = fmul contract float %4180, %4180\l  %4185 = select i1 %4183, float %4180, float -0.000000e+00\l  %4186 = fadd contract float %4170, %4185\l  %4187 = select i1 %4183, float %4184, float -0.000000e+00\l  %4188 = fadd contract float %4172, %4187\l  %4189 = zext i1 %4183 to i32\l  %4190 = add nuw nsw i32 %4174, %4189\l  %4191 = add nuw nsw i32 %4060, 8\l  %4192 = add i32 %4063, 8\l  %4193 = icmp eq i32 %4192, %4057\l  br i1 %4193, label %4194, label %4058, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5b44750:s0 -> Node0x5b44570;
	Node0x5b44750:s1 -> Node0x5b44750;
	Node0x5b44570 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#6a8bef70",label="{%4194:\l4194:                                             \l  %4195 = phi float [ undef, %4050 ], [ %4186, %4058 ]\l  %4196 = phi float [ undef, %4050 ], [ %4188, %4058 ]\l  %4197 = phi i32 [ undef, %4050 ], [ %4190, %4058 ]\l  %4198 = phi i32 [ 0, %4050 ], [ %4190, %4058 ]\l  %4199 = phi i32 [ 0, %4050 ], [ %4191, %4058 ]\l  %4200 = phi float [ 0.000000e+00, %4050 ], [ %4188, %4058 ]\l  %4201 = phi float [ 0.000000e+00, %4050 ], [ %4186, %4058 ]\l  %4202 = icmp eq i32 %4054, 0\l  br i1 %4202, label %4227, label %4203\l|{<s0>T|<s1>F}}"];
	Node0x5b44570:s0 -> Node0x5b44150;
	Node0x5b44570:s1 -> Node0x5af3570;
	Node0x5af3570 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#9abbff70",label="{%4203:\l4203:                                             \l  %4204 = phi i32 [ %4223, %4203 ], [ %4198, %4194 ]\l  %4205 = phi i32 [ %4224, %4203 ], [ %4199, %4194 ]\l  %4206 = phi float [ %4221, %4203 ], [ %4200, %4194 ]\l  %4207 = phi float [ %4219, %4203 ], [ %4201, %4194 ]\l  %4208 = phi i32 [ %4225, %4203 ], [ 0, %4194 ]\l  %4209 = add nsw i32 %4205, %14\l  %4210 = sext i32 %4209 to i64\l  %4211 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4210\l  %4212 = load i16, i16 addrspace(1)* %4211, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4213 = uitofp i16 %4212 to float\l  %4214 = fcmp contract ogt float %4051, %4213\l  %4215 = fcmp contract olt float %4052, %4213\l  %4216 = and i1 %4214, %4215\l  %4217 = fmul contract float %4213, %4213\l  %4218 = select i1 %4216, float %4213, float -0.000000e+00\l  %4219 = fadd contract float %4207, %4218\l  %4220 = select i1 %4216, float %4217, float -0.000000e+00\l  %4221 = fadd contract float %4206, %4220\l  %4222 = zext i1 %4216 to i32\l  %4223 = add nuw nsw i32 %4204, %4222\l  %4224 = add nuw nsw i32 %4205, 1\l  %4225 = add i32 %4208, 1\l  %4226 = icmp eq i32 %4225, %4054\l  br i1 %4226, label %4227, label %4203, !llvm.loop !34\l|{<s0>T|<s1>F}}"];
	Node0x5af3570:s0 -> Node0x5b44150;
	Node0x5af3570:s1 -> Node0x5af3570;
	Node0x5b44150 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7093f370",label="{%4227:\l4227:                                             \l  %4228 = phi float [ 0.000000e+00, %4049 ], [ %4195, %4194 ], [ %4219, %4203 ]\l  %4229 = phi float [ 0.000000e+00, %4049 ], [ %4196, %4194 ], [ %4221, %4203 ]\l  %4230 = phi i32 [ 0, %4049 ], [ %4197, %4194 ], [ %4223, %4203 ]\l  %4231 = sitofp i32 %4230 to float\l  %4232 = fdiv contract float %4228, %4231\l  %4233 = fdiv contract float %4229, %4231\l  %4234 = fmul contract float %4232, %4232\l  %4235 = fsub contract float %4233, %4234\l  %4236 = fcmp olt float %4235, 0x39F0000000000000\l  %4237 = select i1 %4236, float 0x41F0000000000000, float 1.000000e+00\l  %4238 = fmul float %4235, %4237\l  %4239 = tail call float @llvm.sqrt.f32(float %4238)\l  %4240 = bitcast float %4239 to i32\l  %4241 = add nsw i32 %4240, -1\l  %4242 = bitcast i32 %4241 to float\l  %4243 = add nsw i32 %4240, 1\l  %4244 = bitcast i32 %4243 to float\l  %4245 = tail call i1 @llvm.amdgcn.class.f32(float %4238, i32 608)\l  %4246 = select i1 %4236, float 0x3EF0000000000000, float 1.000000e+00\l  %4247 = fneg float %4244\l  %4248 = tail call float @llvm.fma.f32(float %4247, float %4239, float %4238)\l  %4249 = fcmp ogt float %4248, 0.000000e+00\l  %4250 = fneg float %4242\l  %4251 = tail call float @llvm.fma.f32(float %4250, float %4239, float %4238)\l  %4252 = fcmp ole float %4251, 0.000000e+00\l  %4253 = select i1 %4252, float %4242, float %4239\l  %4254 = select i1 %4249, float %4244, float %4253\l  %4255 = fmul float %4246, %4254\l  %4256 = select i1 %4245, float %4238, float %4255\l  br label %4399, !llvm.loop !15\l}"];
	Node0x5b44150 -> Node0x5aa30f0;
	Node0x5a978c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e97a5f70",label="{%4257:\l4257:                                             \l  %4258 = phi float [ undef, %15 ], [ %4393, %4318 ]\l  %4259 = phi float [ undef, %15 ], [ %4394, %4318 ]\l  %4260 = phi i32 [ undef, %15 ], [ %4395, %4318 ]\l  %4261 = phi i32 [ 0, %15 ], [ %4395, %4318 ]\l  %4262 = phi i32 [ 0, %15 ], [ %4396, %4318 ]\l  %4263 = phi float [ 0.000000e+00, %15 ], [ %4394, %4318 ]\l  %4264 = phi float [ 0.000000e+00, %15 ], [ %4393, %4318 ]\l  %4265 = icmp eq i32 %17, 0\l  br i1 %4265, label %4284, label %4266\l|{<s0>T|<s1>F}}"];
	Node0x5a978c0:s0 -> Node0x5a97ed0;
	Node0x5a978c0:s1 -> Node0x5af5de0;
	Node0x5af5de0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#be242e70",label="{%4266:\l4266:                                             \l  %4267 = phi i32 [ %4280, %4266 ], [ %4261, %4257 ]\l  %4268 = phi i32 [ %4281, %4266 ], [ %4262, %4257 ]\l  %4269 = phi float [ %4279, %4266 ], [ %4263, %4257 ]\l  %4270 = phi float [ %4278, %4266 ], [ %4264, %4257 ]\l  %4271 = phi i32 [ %4282, %4266 ], [ 0, %4257 ]\l  %4272 = add nsw i32 %4268, %14\l  %4273 = sext i32 %4272 to i64\l  %4274 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4273\l  %4275 = load i16, i16 addrspace(1)* %4274, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4276 = uitofp i16 %4275 to float\l  %4277 = fmul contract float %4276, %4276\l  %4278 = fadd contract float %4270, %4276\l  %4279 = fadd contract float %4269, %4277\l  %4280 = add nuw nsw i32 %4267, 1\l  %4281 = add nuw nsw i32 %4268, 1\l  %4282 = add i32 %4271, 1\l  %4283 = icmp eq i32 %4282, %17\l  br i1 %4283, label %4284, label %4266, !llvm.loop !35\l|{<s0>T|<s1>F}}"];
	Node0x5af5de0:s0 -> Node0x5a97ed0;
	Node0x5af5de0:s1 -> Node0x5af5de0;
	Node0x5a97ed0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%4284:\l4284:                                             \l  %4285 = phi float [ 0.000000e+00, %3 ], [ %4258, %4257 ], [ %4278, %4266 ]\l  %4286 = phi float [ 0.000000e+00, %3 ], [ %4259, %4257 ], [ %4279, %4266 ]\l  %4287 = phi i32 [ 0, %3 ], [ %4260, %4257 ], [ %4280, %4266 ]\l  %4288 = sitofp i32 %4287 to float\l  %4289 = fdiv contract float %4285, %4288\l  %4290 = fdiv contract float %4286, %4288\l  %4291 = fmul contract float %4289, %4289\l  %4292 = fsub contract float %4290, %4291\l  %4293 = fcmp olt float %4292, 0x39F0000000000000\l  %4294 = select i1 %4293, float 0x41F0000000000000, float 1.000000e+00\l  %4295 = fmul float %4292, %4294\l  %4296 = tail call float @llvm.sqrt.f32(float %4295)\l  %4297 = bitcast float %4296 to i32\l  %4298 = add nsw i32 %4297, -1\l  %4299 = bitcast i32 %4298 to float\l  %4300 = add nsw i32 %4297, 1\l  %4301 = bitcast i32 %4300 to float\l  %4302 = tail call i1 @llvm.amdgcn.class.f32(float %4295, i32 608)\l  %4303 = select i1 %4293, float 0x3EF0000000000000, float 1.000000e+00\l  %4304 = fneg float %4301\l  %4305 = tail call float @llvm.fma.f32(float %4304, float %4296, float %4295)\l  %4306 = fcmp ogt float %4305, 0.000000e+00\l  %4307 = fneg float %4299\l  %4308 = tail call float @llvm.fma.f32(float %4307, float %4296, float %4295)\l  %4309 = fcmp ole float %4308, 0.000000e+00\l  %4310 = select i1 %4309, float %4299, float %4296\l  %4311 = select i1 %4306, float %4301, float %4310\l  %4312 = fmul float %4303, %4311\l  %4313 = select i1 %4302, float %4295, float %4312\l  %4314 = fmul contract float %4313, 2.000000e+00\l  %4315 = fadd contract float %4289, -1.275000e+02\l  %4316 = tail call float @llvm.fabs.f32(float %4315)\l  %4317 = fcmp contract ogt float %4316, 0x3EB0C6F7A0000000\l  br i1 %4317, label %21, label %4399, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x5a97ed0:s0 -> Node0x5a98650;
	Node0x5a97ed0:s1 -> Node0x5aa30f0;
	Node0x5a98590 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c32e3170",label="{%4318:\l4318:                                             \l  %4319 = phi i32 [ 0, %19 ], [ %4395, %4318 ]\l  %4320 = phi i32 [ 0, %19 ], [ %4396, %4318 ]\l  %4321 = phi float [ 0.000000e+00, %19 ], [ %4394, %4318 ]\l  %4322 = phi float [ 0.000000e+00, %19 ], [ %4393, %4318 ]\l  %4323 = phi i32 [ 0, %19 ], [ %4397, %4318 ]\l  %4324 = add nsw i32 %4320, %14\l  %4325 = sext i32 %4324 to i64\l  %4326 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4325\l  %4327 = load i16, i16 addrspace(1)* %4326, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4328 = uitofp i16 %4327 to float\l  %4329 = fmul contract float %4328, %4328\l  %4330 = fadd contract float %4322, %4328\l  %4331 = fadd contract float %4321, %4329\l  %4332 = or i32 %4320, 1\l  %4333 = add nsw i32 %4332, %14\l  %4334 = sext i32 %4333 to i64\l  %4335 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4334\l  %4336 = load i16, i16 addrspace(1)* %4335, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4337 = uitofp i16 %4336 to float\l  %4338 = fmul contract float %4337, %4337\l  %4339 = fadd contract float %4330, %4337\l  %4340 = fadd contract float %4331, %4338\l  %4341 = or i32 %4320, 2\l  %4342 = add nsw i32 %4341, %14\l  %4343 = sext i32 %4342 to i64\l  %4344 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4343\l  %4345 = load i16, i16 addrspace(1)* %4344, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4346 = uitofp i16 %4345 to float\l  %4347 = fmul contract float %4346, %4346\l  %4348 = fadd contract float %4339, %4346\l  %4349 = fadd contract float %4340, %4347\l  %4350 = or i32 %4320, 3\l  %4351 = add nsw i32 %4350, %14\l  %4352 = sext i32 %4351 to i64\l  %4353 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4352\l  %4354 = load i16, i16 addrspace(1)* %4353, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4355 = uitofp i16 %4354 to float\l  %4356 = fmul contract float %4355, %4355\l  %4357 = fadd contract float %4348, %4355\l  %4358 = fadd contract float %4349, %4356\l  %4359 = or i32 %4320, 4\l  %4360 = add nsw i32 %4359, %14\l  %4361 = sext i32 %4360 to i64\l  %4362 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4361\l  %4363 = load i16, i16 addrspace(1)* %4362, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4364 = uitofp i16 %4363 to float\l  %4365 = fmul contract float %4364, %4364\l  %4366 = fadd contract float %4357, %4364\l  %4367 = fadd contract float %4358, %4365\l  %4368 = or i32 %4320, 5\l  %4369 = add nsw i32 %4368, %14\l  %4370 = sext i32 %4369 to i64\l  %4371 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4370\l  %4372 = load i16, i16 addrspace(1)* %4371, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4373 = uitofp i16 %4372 to float\l  %4374 = fmul contract float %4373, %4373\l  %4375 = fadd contract float %4366, %4373\l  %4376 = fadd contract float %4367, %4374\l  %4377 = or i32 %4320, 6\l  %4378 = add nsw i32 %4377, %14\l  %4379 = sext i32 %4378 to i64\l  %4380 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4379\l  %4381 = load i16, i16 addrspace(1)* %4380, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4382 = uitofp i16 %4381 to float\l  %4383 = fmul contract float %4382, %4382\l  %4384 = fadd contract float %4375, %4382\l  %4385 = fadd contract float %4376, %4383\l  %4386 = or i32 %4320, 7\l  %4387 = add nsw i32 %4386, %14\l  %4388 = sext i32 %4387 to i64\l  %4389 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4388\l  %4390 = load i16, i16 addrspace(1)* %4389, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %4391 = uitofp i16 %4390 to float\l  %4392 = fmul contract float %4391, %4391\l  %4393 = fadd contract float %4384, %4391\l  %4394 = fadd contract float %4385, %4392\l  %4395 = add nuw nsw i32 %4319, 8\l  %4396 = add nuw nsw i32 %4320, 8\l  %4397 = add i32 %4323, 8\l  %4398 = icmp eq i32 %4397, %20\l  br i1 %4398, label %4257, label %4318, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x5a98590:s0 -> Node0x5a978c0;
	Node0x5a98590:s1 -> Node0x5a98590;
	Node0x5aa30f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%4399:\l4399:                                             \l  %4400 = phi i32 [ %4287, %4284 ], [ %202, %199 ], [ %414, %411 ], [ %626,\l... %623 ], [ %838, %835 ], [ %1050, %1047 ], [ %1262, %1259 ], [ %1474, %1471 ],\l... [ %1686, %1683 ], [ %1898, %1895 ], [ %2110, %2107 ], [ %2322, %2319 ], [\l... %2534, %2531 ], [ %2746, %2743 ], [ %2958, %2955 ], [ %3170, %3167 ], [\l... %3382, %3379 ], [ %3594, %3591 ], [ %3806, %3803 ], [ %4018, %4015 ], [\l... %4230, %4227 ]\l  %4401 = phi float [ %4289, %4284 ], [ %204, %199 ], [ %416, %411 ], [ %628,\l... %623 ], [ %840, %835 ], [ %1052, %1047 ], [ %1264, %1259 ], [ %1476, %1471 ],\l... [ %1688, %1683 ], [ %1900, %1895 ], [ %2112, %2107 ], [ %2324, %2319 ], [\l... %2536, %2531 ], [ %2748, %2743 ], [ %2960, %2955 ], [ %3172, %3167 ], [\l... %3384, %3379 ], [ %3596, %3591 ], [ %3808, %3803 ], [ %4020, %4015 ], [\l... %4232, %4227 ]\l  %4402 = phi float [ %4313, %4284 ], [ %228, %199 ], [ %440, %411 ], [ %652,\l... %623 ], [ %864, %835 ], [ %1076, %1047 ], [ %1288, %1259 ], [ %1500, %1471 ],\l... [ %1712, %1683 ], [ %1924, %1895 ], [ %2136, %2107 ], [ %2348, %2319 ], [\l... %2560, %2531 ], [ %2772, %2743 ], [ %2984, %2955 ], [ %3196, %3167 ], [\l... %3408, %3379 ], [ %3620, %3591 ], [ %3832, %3803 ], [ %4044, %4015 ], [\l... %4256, %4227 ]\l  %4403 = phi i1 [ false, %4284 ], [ false, %199 ], [ false, %411 ], [ false,\l... %623 ], [ false, %835 ], [ false, %1047 ], [ false, %1259 ], [ false, %1471\l... ], [ false, %1683 ], [ false, %1895 ], [ false, %2107 ], [ false, %2319 ], [\l... false, %2531 ], [ false, %2743 ], [ false, %2955 ], [ false, %3167 ], [\l... false, %3379 ], [ false, %3591 ], [ false, %3803 ], [ false, %4015 ], [ true,\l... %4227 ]\l  %4404 = icmp eq i32 %4400, 0\l  %4405 = or i1 %4404, %4403\l  %4406 = fcmp contract une float %4401, 0.000000e+00\l  %4407 = xor i1 %4405, true\l  %4408 = select i1 %4407, i1 %4406, i1 false\l  %4409 = fcmp contract une float %4402, 0.000000e+00\l  %4410 = select i1 %4408, i1 %4409, i1 false\l  %4411 = select i1 %4410, i1 true, i1 %13\l  %4412 = select i1 %4410, float %4401, float 1.275000e+02\l  %4413 = select i1 %4410, float %4402, float 0.000000e+00\l  br i1 %4411, label %4512, label %4414\l|{<s0>T|<s1>F}}"];
	Node0x5aa30f0:s0 -> Node0x5b597a0;
	Node0x5aa30f0:s1 -> Node0x5b5aad0;
	Node0x5b5aad0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%4414:\l4414:                                             \l  %4415 = icmp ult i32 %1, 4\l  br i1 %4415, label %4503, label %4416\l|{<s0>T|<s1>F}}"];
	Node0x5b5aad0:s0 -> Node0x5b5ac60;
	Node0x5b5aad0:s1 -> Node0x5b5acb0;
	Node0x5b5acb0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%4416:\l4416:                                             \l  %4417 = and i32 %1, -4\l  %4418 = add i32 %1, -4\l  %4419 = lshr i32 %4418, 2\l  %4420 = add nuw nsw i32 %4419, 1\l  %4421 = and i32 %4420, 7\l  %4422 = icmp ult i32 %4418, 28\l  br i1 %4422, label %4486, label %4423\l|{<s0>T|<s1>F}}"];
	Node0x5b5acb0:s0 -> Node0x5b5b110;
	Node0x5b5acb0:s1 -> Node0x5b5b160;
	Node0x5b5b160 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%4423:\l4423:                                             \l  %4424 = and i32 %4420, -8\l  br label %4425\l}"];
	Node0x5b5b160 -> Node0x5b5b2f0;
	Node0x5b5b2f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d24b4070",label="{%4425:\l4425:                                             \l  %4426 = phi i32 [ 0, %4423 ], [ %4483, %4425 ]\l  %4427 = phi i32 [ 0, %4423 ], [ %4484, %4425 ]\l  %4428 = add nsw i32 %4426, %14\l  %4429 = sext i32 %4428 to i64\l  %4430 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4429\l  %4431 = bitcast i16 addrspace(1)* %4430 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4431, align 2,\l... !tbaa !7\l  %4432 = getelementptr inbounds i16, i16 addrspace(1)* %4430, i64 2\l  %4433 = bitcast i16 addrspace(1)* %4432 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4433, align 2,\l... !tbaa !7\l  %4434 = or i32 %4426, 4\l  %4435 = add nsw i32 %4434, %14\l  %4436 = sext i32 %4435 to i64\l  %4437 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4436\l  %4438 = bitcast i16 addrspace(1)* %4437 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4438, align 2,\l... !tbaa !7\l  %4439 = getelementptr inbounds i16, i16 addrspace(1)* %4437, i64 2\l  %4440 = bitcast i16 addrspace(1)* %4439 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4440, align 2,\l... !tbaa !7\l  %4441 = or i32 %4426, 8\l  %4442 = add nsw i32 %4441, %14\l  %4443 = sext i32 %4442 to i64\l  %4444 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4443\l  %4445 = bitcast i16 addrspace(1)* %4444 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4445, align 2,\l... !tbaa !7\l  %4446 = getelementptr inbounds i16, i16 addrspace(1)* %4444, i64 2\l  %4447 = bitcast i16 addrspace(1)* %4446 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4447, align 2,\l... !tbaa !7\l  %4448 = or i32 %4426, 12\l  %4449 = add nsw i32 %4448, %14\l  %4450 = sext i32 %4449 to i64\l  %4451 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4450\l  %4452 = bitcast i16 addrspace(1)* %4451 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4452, align 2,\l... !tbaa !7\l  %4453 = getelementptr inbounds i16, i16 addrspace(1)* %4451, i64 2\l  %4454 = bitcast i16 addrspace(1)* %4453 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4454, align 2,\l... !tbaa !7\l  %4455 = or i32 %4426, 16\l  %4456 = add nsw i32 %4455, %14\l  %4457 = sext i32 %4456 to i64\l  %4458 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4457\l  %4459 = bitcast i16 addrspace(1)* %4458 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4459, align 2,\l... !tbaa !7\l  %4460 = getelementptr inbounds i16, i16 addrspace(1)* %4458, i64 2\l  %4461 = bitcast i16 addrspace(1)* %4460 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4461, align 2,\l... !tbaa !7\l  %4462 = or i32 %4426, 20\l  %4463 = add nsw i32 %4462, %14\l  %4464 = sext i32 %4463 to i64\l  %4465 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4464\l  %4466 = bitcast i16 addrspace(1)* %4465 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4466, align 2,\l... !tbaa !7\l  %4467 = getelementptr inbounds i16, i16 addrspace(1)* %4465, i64 2\l  %4468 = bitcast i16 addrspace(1)* %4467 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4468, align 2,\l... !tbaa !7\l  %4469 = or i32 %4426, 24\l  %4470 = add nsw i32 %4469, %14\l  %4471 = sext i32 %4470 to i64\l  %4472 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4471\l  %4473 = bitcast i16 addrspace(1)* %4472 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4473, align 2,\l... !tbaa !7\l  %4474 = getelementptr inbounds i16, i16 addrspace(1)* %4472, i64 2\l  %4475 = bitcast i16 addrspace(1)* %4474 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4475, align 2,\l... !tbaa !7\l  %4476 = or i32 %4426, 28\l  %4477 = add nsw i32 %4476, %14\l  %4478 = sext i32 %4477 to i64\l  %4479 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4478\l  %4480 = bitcast i16 addrspace(1)* %4479 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4480, align 2,\l... !tbaa !7\l  %4481 = getelementptr inbounds i16, i16 addrspace(1)* %4479, i64 2\l  %4482 = bitcast i16 addrspace(1)* %4481 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4482, align 2,\l... !tbaa !7\l  %4483 = add nuw i32 %4426, 32\l  %4484 = add i32 %4427, 8\l  %4485 = icmp eq i32 %4484, %4424\l  br i1 %4485, label %4486, label %4425, !llvm.loop !36\l|{<s0>T|<s1>F}}"];
	Node0x5b5b2f0:s0 -> Node0x5b5b110;
	Node0x5b5b2f0:s1 -> Node0x5b5b2f0;
	Node0x5b5b110 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%4486:\l4486:                                             \l  %4487 = phi i32 [ 0, %4416 ], [ %4483, %4425 ]\l  %4488 = icmp eq i32 %4421, 0\l  br i1 %4488, label %4501, label %4489\l|{<s0>T|<s1>F}}"];
	Node0x5b5b110:s0 -> Node0x5b5ff20;
	Node0x5b5b110:s1 -> Node0x5b5ff70;
	Node0x5b5ff70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d0473d70",label="{%4489:\l4489:                                             \l  %4490 = phi i32 [ %4498, %4489 ], [ %4487, %4486 ]\l  %4491 = phi i32 [ %4499, %4489 ], [ 0, %4486 ]\l  %4492 = add nsw i32 %4490, %14\l  %4493 = sext i32 %4492 to i64\l  %4494 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4493\l  %4495 = bitcast i16 addrspace(1)* %4494 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4495, align 2,\l... !tbaa !7\l  %4496 = getelementptr inbounds i16, i16 addrspace(1)* %4494, i64 2\l  %4497 = bitcast i16 addrspace(1)* %4496 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4497, align 2,\l... !tbaa !7\l  %4498 = add nuw i32 %4490, 4\l  %4499 = add i32 %4491, 1\l  %4500 = icmp eq i32 %4499, %4421\l  br i1 %4500, label %4501, label %4489, !llvm.loop !38\l|{<s0>T|<s1>F}}"];
	Node0x5b5ff70:s0 -> Node0x5b5ff20;
	Node0x5b5ff70:s1 -> Node0x5b5ff70;
	Node0x5b5ff20 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%4501:\l4501:                                             \l  %4502 = icmp eq i32 %4417, %1\l  br i1 %4502, label %4512, label %4503\l|{<s0>T|<s1>F}}"];
	Node0x5b5ff20:s0 -> Node0x5b597a0;
	Node0x5b5ff20:s1 -> Node0x5b5ac60;
	Node0x5b5ac60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%4503:\l4503:                                             \l  %4504 = phi i32 [ 0, %4414 ], [ %4417, %4501 ]\l  br label %4505\l}"];
	Node0x5b5ac60 -> Node0x5b60ba0;
	Node0x5b60ba0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c32e3170",label="{%4505:\l4505:                                             \l  %4506 = phi i32 [ %4510, %4505 ], [ %4504, %4503 ]\l  %4507 = add nsw i32 %4506, %14\l  %4508 = sext i32 %4507 to i64\l  %4509 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4508\l  store i16 127, i16 addrspace(1)* %4509, align 2, !tbaa !7\l  %4510 = add nuw nsw i32 %4506, 1\l  %4511 = icmp eq i32 %4510, %1\l  br i1 %4511, label %4512, label %4505, !llvm.loop !39\l|{<s0>T|<s1>F}}"];
	Node0x5b60ba0:s0 -> Node0x5b597a0;
	Node0x5b60ba0:s1 -> Node0x5b60ba0;
	Node0x5b597a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%4512:\l4512:                                             \l  %4513 = phi float [ %4412, %4399 ], [ 1.275000e+02, %4501 ], [ 1.275000e+02,\l... %4505 ]\l  %4514 = phi float [ %4413, %4399 ], [ 0.000000e+00, %4501 ], [ 0.000000e+00,\l... %4505 ]\l  %4515 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE6g_mean, i32 0, i32 %11\l  store float %4513, float addrspace(3)* %4515, align 4, !tbaa !41\l  %4516 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE7g_stdev, i32 0, i32 %11\l  store float %4514, float addrspace(3)* %4516, align 4, !tbaa !41\l  fence syncscope(\"workgroup\") release\l  tail call void @llvm.amdgcn.s.barrier()\l  fence syncscope(\"workgroup\") acquire\l  %4517 = and i32 %9, 7\l  %4518 = icmp ult i16 %8, 8\l  br i1 %4518, label %4521, label %4519\l|{<s0>T|<s1>F}}"];
	Node0x5b597a0:s0 -> Node0x5b620d0;
	Node0x5b597a0:s1 -> Node0x5b62160;
	Node0x5b62160 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%4519:\l4519:                                             \l  %4520 = and i32 %9, 2040\l  br label %4574\l}"];
	Node0x5b62160 -> Node0x5b62360;
	Node0x5b620d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%4521:\l4521:                                             \l  %4522 = phi float [ undef, %4512 ], [ %4623, %4574 ]\l  %4523 = phi float [ undef, %4512 ], [ %4625, %4574 ]\l  %4524 = phi i32 [ 0, %4512 ], [ %4626, %4574 ]\l  %4525 = phi float [ 0.000000e+00, %4512 ], [ %4623, %4574 ]\l  %4526 = phi float [ 0.000000e+00, %4512 ], [ %4625, %4574 ]\l  %4527 = icmp eq i32 %4517, 0\l  br i1 %4527, label %4541, label %4528\l|{<s0>T|<s1>F}}"];
	Node0x5b620d0:s0 -> Node0x5b62930;
	Node0x5b620d0:s1 -> Node0x5b629c0;
	Node0x5b629c0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%4528:\l4528:                                             \l  %4529 = phi i32 [ %4538, %4528 ], [ %4524, %4521 ]\l  %4530 = phi float [ %4535, %4528 ], [ %4525, %4521 ]\l  %4531 = phi float [ %4537, %4528 ], [ %4526, %4521 ]\l  %4532 = phi i32 [ %4539, %4528 ], [ 0, %4521 ]\l  %4533 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE6g_mean, i32 0, i32 %4529\l  %4534 = load float, float addrspace(3)* %4533, align 4, !tbaa !41\l  %4535 = fadd contract float %4530, %4534\l  %4536 = fmul contract float %4534, %4534\l  %4537 = fadd contract float %4531, %4536\l  %4538 = add nuw nsw i32 %4529, 1\l  %4539 = add i32 %4532, 1\l  %4540 = icmp eq i32 %4539, %4517\l  br i1 %4540, label %4541, label %4528, !llvm.loop !43\l|{<s0>T|<s1>F}}"];
	Node0x5b629c0:s0 -> Node0x5b62930;
	Node0x5b629c0:s1 -> Node0x5b629c0;
	Node0x5b62930 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%4541:\l4541:                                             \l  %4542 = phi float [ %4522, %4521 ], [ %4535, %4528 ]\l  %4543 = phi float [ %4523, %4521 ], [ %4537, %4528 ]\l  %4544 = uitofp i16 %8 to float\l  %4545 = fdiv contract float %4542, %4544\l  %4546 = fdiv contract float %4543, %4544\l  %4547 = fmul contract float %4545, %4545\l  %4548 = fsub contract float %4546, %4547\l  %4549 = fcmp olt float %4548, 0x39F0000000000000\l  %4550 = select i1 %4549, float 0x41F0000000000000, float 1.000000e+00\l  %4551 = fmul float %4548, %4550\l  %4552 = tail call float @llvm.sqrt.f32(float %4551)\l  %4553 = bitcast float %4552 to i32\l  %4554 = add nsw i32 %4553, -1\l  %4555 = bitcast i32 %4554 to float\l  %4556 = add nsw i32 %4553, 1\l  %4557 = bitcast i32 %4556 to float\l  %4558 = tail call i1 @llvm.amdgcn.class.f32(float %4551, i32 608)\l  %4559 = select i1 %4549, float 0x3EF0000000000000, float 1.000000e+00\l  %4560 = fneg float %4557\l  %4561 = tail call float @llvm.fma.f32(float %4560, float %4552, float %4551)\l  %4562 = fcmp ogt float %4561, 0.000000e+00\l  %4563 = fneg float %4555\l  %4564 = tail call float @llvm.fma.f32(float %4563, float %4552, float %4551)\l  %4565 = fcmp ole float %4564, 0.000000e+00\l  %4566 = select i1 %4565, float %4555, float %4552\l  %4567 = select i1 %4562, float %4557, float %4566\l  %4568 = fmul float %4559, %4567\l  %4569 = select i1 %4558, float %4551, float %4568\l  %4570 = and i32 %9, 7\l  %4571 = icmp ult i16 %8, 8\l  br i1 %4571, label %4629, label %4572\l|{<s0>T|<s1>F}}"];
	Node0x5b62930:s0 -> Node0x5b64870;
	Node0x5b62930:s1 -> Node0x5b648c0;
	Node0x5b648c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%4572:\l4572:                                             \l  %4573 = and i32 %9, 2040\l  br label %4778\l}"];
	Node0x5b648c0 -> Node0x5b64a50;
	Node0x5b62360 [shape=record,color="#b70d28ff", style=filled, fillcolor="#bb1b2c70",label="{%4574:\l4574:                                             \l  %4575 = phi i32 [ 0, %4519 ], [ %4626, %4574 ]\l  %4576 = phi float [ 0.000000e+00, %4519 ], [ %4623, %4574 ]\l  %4577 = phi float [ 0.000000e+00, %4519 ], [ %4625, %4574 ]\l  %4578 = phi i32 [ 0, %4519 ], [ %4627, %4574 ]\l  %4579 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE6g_mean, i32 0, i32 %4575\l  %4580 = load float, float addrspace(3)* %4579, align 16, !tbaa !41\l  %4581 = fadd contract float %4576, %4580\l  %4582 = fmul contract float %4580, %4580\l  %4583 = fadd contract float %4577, %4582\l  %4584 = or i32 %4575, 1\l  %4585 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE6g_mean, i32 0, i32 %4584\l  %4586 = load float, float addrspace(3)* %4585, align 4, !tbaa !41\l  %4587 = fadd contract float %4581, %4586\l  %4588 = fmul contract float %4586, %4586\l  %4589 = fadd contract float %4583, %4588\l  %4590 = or i32 %4575, 2\l  %4591 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE6g_mean, i32 0, i32 %4590\l  %4592 = load float, float addrspace(3)* %4591, align 8, !tbaa !41\l  %4593 = fadd contract float %4587, %4592\l  %4594 = fmul contract float %4592, %4592\l  %4595 = fadd contract float %4589, %4594\l  %4596 = or i32 %4575, 3\l  %4597 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE6g_mean, i32 0, i32 %4596\l  %4598 = load float, float addrspace(3)* %4597, align 4, !tbaa !41\l  %4599 = fadd contract float %4593, %4598\l  %4600 = fmul contract float %4598, %4598\l  %4601 = fadd contract float %4595, %4600\l  %4602 = or i32 %4575, 4\l  %4603 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE6g_mean, i32 0, i32 %4602\l  %4604 = load float, float addrspace(3)* %4603, align 16, !tbaa !41\l  %4605 = fadd contract float %4599, %4604\l  %4606 = fmul contract float %4604, %4604\l  %4607 = fadd contract float %4601, %4606\l  %4608 = or i32 %4575, 5\l  %4609 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE6g_mean, i32 0, i32 %4608\l  %4610 = load float, float addrspace(3)* %4609, align 4, !tbaa !41\l  %4611 = fadd contract float %4605, %4610\l  %4612 = fmul contract float %4610, %4610\l  %4613 = fadd contract float %4607, %4612\l  %4614 = or i32 %4575, 6\l  %4615 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE6g_mean, i32 0, i32 %4614\l  %4616 = load float, float addrspace(3)* %4615, align 8, !tbaa !41\l  %4617 = fadd contract float %4611, %4616\l  %4618 = fmul contract float %4616, %4616\l  %4619 = fadd contract float %4613, %4618\l  %4620 = or i32 %4575, 7\l  %4621 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE6g_mean, i32 0, i32 %4620\l  %4622 = load float, float addrspace(3)* %4621, align 4, !tbaa !41\l  %4623 = fadd contract float %4617, %4622\l  %4624 = fmul contract float %4622, %4622\l  %4625 = fadd contract float %4619, %4624\l  %4626 = add nuw nsw i32 %4575, 8\l  %4627 = add i32 %4578, 8\l  %4628 = icmp eq i32 %4627, %4520\l  br i1 %4628, label %4521, label %4574, !llvm.loop !44\l|{<s0>T|<s1>F}}"];
	Node0x5b62360:s0 -> Node0x5b620d0;
	Node0x5b62360:s1 -> Node0x5b62360;
	Node0x5b64870 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%4629:\l4629:                                             \l  %4630 = phi float [ undef, %4541 ], [ %4827, %4778 ]\l  %4631 = phi float [ undef, %4541 ], [ %4829, %4778 ]\l  %4632 = phi i32 [ 0, %4541 ], [ %4830, %4778 ]\l  %4633 = phi float [ 0.000000e+00, %4541 ], [ %4827, %4778 ]\l  %4634 = phi float [ 0.000000e+00, %4541 ], [ %4829, %4778 ]\l  %4635 = icmp eq i32 %4570, 0\l  br i1 %4635, label %4649, label %4636\l|{<s0>T|<s1>F}}"];
	Node0x5b64870:s0 -> Node0x5b66fe0;
	Node0x5b64870:s1 -> Node0x5b67070;
	Node0x5b67070 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%4636:\l4636:                                             \l  %4637 = phi i32 [ %4646, %4636 ], [ %4632, %4629 ]\l  %4638 = phi float [ %4643, %4636 ], [ %4633, %4629 ]\l  %4639 = phi float [ %4645, %4636 ], [ %4634, %4629 ]\l  %4640 = phi i32 [ %4647, %4636 ], [ 0, %4629 ]\l  %4641 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE7g_stdev, i32 0, i32 %4637\l  %4642 = load float, float addrspace(3)* %4641, align 4, !tbaa !41\l  %4643 = fadd contract float %4638, %4642\l  %4644 = fmul contract float %4642, %4642\l  %4645 = fadd contract float %4639, %4644\l  %4646 = add nuw nsw i32 %4637, 1\l  %4647 = add i32 %4640, 1\l  %4648 = icmp eq i32 %4647, %4570\l  br i1 %4648, label %4649, label %4636, !llvm.loop !45\l|{<s0>T|<s1>F}}"];
	Node0x5b67070:s0 -> Node0x5b66fe0;
	Node0x5b67070:s1 -> Node0x5b67070;
	Node0x5b66fe0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%4649:\l4649:                                             \l  %4650 = phi float [ %4630, %4629 ], [ %4643, %4636 ]\l  %4651 = phi float [ %4631, %4629 ], [ %4645, %4636 ]\l  %4652 = fmul contract float %4569, 3.000000e+00\l  %4653 = fdiv contract float %4650, %4544\l  %4654 = fdiv contract float %4651, %4544\l  %4655 = fmul contract float %4653, %4653\l  %4656 = fsub contract float %4654, %4655\l  %4657 = fcmp olt float %4656, 0x39F0000000000000\l  %4658 = select i1 %4657, float 0x41F0000000000000, float 1.000000e+00\l  %4659 = fmul float %4656, %4658\l  %4660 = tail call float @llvm.sqrt.f32(float %4659)\l  %4661 = bitcast float %4660 to i32\l  %4662 = add nsw i32 %4661, -1\l  %4663 = bitcast i32 %4662 to float\l  %4664 = add nsw i32 %4661, 1\l  %4665 = bitcast i32 %4664 to float\l  %4666 = tail call i1 @llvm.amdgcn.class.f32(float %4659, i32 608)\l  %4667 = select i1 %4657, float 0x3EF0000000000000, float 1.000000e+00\l  %4668 = fneg float %4665\l  %4669 = tail call float @llvm.fma.f32(float %4668, float %4660, float %4659)\l  %4670 = fcmp ogt float %4669, 0.000000e+00\l  %4671 = fneg float %4663\l  %4672 = tail call float @llvm.fma.f32(float %4671, float %4660, float %4659)\l  %4673 = fcmp ole float %4672, 0.000000e+00\l  %4674 = select i1 %4673, float %4663, float %4660\l  %4675 = select i1 %4670, float %4665, float %4674\l  %4676 = fmul float %4667, %4675\l  %4677 = select i1 %4666, float %4659, float %4676\l  %4678 = fmul contract float %4677, 3.000000e+00\l  %4679 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE6g_mean, i32 0, i32 %11\l  %4680 = load float, float addrspace(3)* %4679, align 4, !tbaa !41\l  %4681 = fsub contract float %4680, %4545\l  %4682 = fcmp contract ogt float %4681, %4652\l  %4683 = fneg contract float %4652\l  %4684 = fcmp contract olt float %4681, %4683\l  %4685 = or i1 %4682, %4684\l  br i1 %4685, label %4686, label %4840\l|{<s0>T|<s1>F}}"];
	Node0x5b66fe0:s0 -> Node0x5b68dd0;
	Node0x5b66fe0:s1 -> Node0x5b69200;
	Node0x5b68dd0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%4686:\l4686:                                             \l  br i1 %13, label %5075, label %4687\l|{<s0>T|<s1>F}}"];
	Node0x5b68dd0:s0 -> Node0x5b69340;
	Node0x5b68dd0:s1 -> Node0x5b69390;
	Node0x5b69390 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%4687:\l4687:                                             \l  %4688 = icmp ult i32 %1, 4\l  br i1 %4688, label %4776, label %4689\l|{<s0>T|<s1>F}}"];
	Node0x5b69390:s0 -> Node0x5b69560;
	Node0x5b69390:s1 -> Node0x5b695b0;
	Node0x5b695b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%4689:\l4689:                                             \l  %4690 = and i32 %1, -4\l  %4691 = add i32 %1, -4\l  %4692 = lshr i32 %4691, 2\l  %4693 = add nuw nsw i32 %4692, 1\l  %4694 = and i32 %4693, 7\l  %4695 = icmp ult i32 %4691, 28\l  br i1 %4695, label %4759, label %4696\l|{<s0>T|<s1>F}}"];
	Node0x5b695b0:s0 -> Node0x5b69a50;
	Node0x5b695b0:s1 -> Node0x5b69aa0;
	Node0x5b69aa0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%4696:\l4696:                                             \l  %4697 = and i32 %4693, -8\l  br label %4698\l}"];
	Node0x5b69aa0 -> Node0x5b69c70;
	Node0x5b69c70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d8564670",label="{%4698:\l4698:                                             \l  %4699 = phi i32 [ 0, %4696 ], [ %4756, %4698 ]\l  %4700 = phi i32 [ 0, %4696 ], [ %4757, %4698 ]\l  %4701 = add nsw i32 %4699, %14\l  %4702 = sext i32 %4701 to i64\l  %4703 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4702\l  %4704 = bitcast i16 addrspace(1)* %4703 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4704, align 2,\l... !tbaa !7\l  %4705 = getelementptr inbounds i16, i16 addrspace(1)* %4703, i64 2\l  %4706 = bitcast i16 addrspace(1)* %4705 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4706, align 2,\l... !tbaa !7\l  %4707 = or i32 %4699, 4\l  %4708 = add nsw i32 %4707, %14\l  %4709 = sext i32 %4708 to i64\l  %4710 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4709\l  %4711 = bitcast i16 addrspace(1)* %4710 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4711, align 2,\l... !tbaa !7\l  %4712 = getelementptr inbounds i16, i16 addrspace(1)* %4710, i64 2\l  %4713 = bitcast i16 addrspace(1)* %4712 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4713, align 2,\l... !tbaa !7\l  %4714 = or i32 %4699, 8\l  %4715 = add nsw i32 %4714, %14\l  %4716 = sext i32 %4715 to i64\l  %4717 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4716\l  %4718 = bitcast i16 addrspace(1)* %4717 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4718, align 2,\l... !tbaa !7\l  %4719 = getelementptr inbounds i16, i16 addrspace(1)* %4717, i64 2\l  %4720 = bitcast i16 addrspace(1)* %4719 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4720, align 2,\l... !tbaa !7\l  %4721 = or i32 %4699, 12\l  %4722 = add nsw i32 %4721, %14\l  %4723 = sext i32 %4722 to i64\l  %4724 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4723\l  %4725 = bitcast i16 addrspace(1)* %4724 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4725, align 2,\l... !tbaa !7\l  %4726 = getelementptr inbounds i16, i16 addrspace(1)* %4724, i64 2\l  %4727 = bitcast i16 addrspace(1)* %4726 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4727, align 2,\l... !tbaa !7\l  %4728 = or i32 %4699, 16\l  %4729 = add nsw i32 %4728, %14\l  %4730 = sext i32 %4729 to i64\l  %4731 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4730\l  %4732 = bitcast i16 addrspace(1)* %4731 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4732, align 2,\l... !tbaa !7\l  %4733 = getelementptr inbounds i16, i16 addrspace(1)* %4731, i64 2\l  %4734 = bitcast i16 addrspace(1)* %4733 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4734, align 2,\l... !tbaa !7\l  %4735 = or i32 %4699, 20\l  %4736 = add nsw i32 %4735, %14\l  %4737 = sext i32 %4736 to i64\l  %4738 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4737\l  %4739 = bitcast i16 addrspace(1)* %4738 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4739, align 2,\l... !tbaa !7\l  %4740 = getelementptr inbounds i16, i16 addrspace(1)* %4738, i64 2\l  %4741 = bitcast i16 addrspace(1)* %4740 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4741, align 2,\l... !tbaa !7\l  %4742 = or i32 %4699, 24\l  %4743 = add nsw i32 %4742, %14\l  %4744 = sext i32 %4743 to i64\l  %4745 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4744\l  %4746 = bitcast i16 addrspace(1)* %4745 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4746, align 2,\l... !tbaa !7\l  %4747 = getelementptr inbounds i16, i16 addrspace(1)* %4745, i64 2\l  %4748 = bitcast i16 addrspace(1)* %4747 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4748, align 2,\l... !tbaa !7\l  %4749 = or i32 %4699, 28\l  %4750 = add nsw i32 %4749, %14\l  %4751 = sext i32 %4750 to i64\l  %4752 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4751\l  %4753 = bitcast i16 addrspace(1)* %4752 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4753, align 2,\l... !tbaa !7\l  %4754 = getelementptr inbounds i16, i16 addrspace(1)* %4752, i64 2\l  %4755 = bitcast i16 addrspace(1)* %4754 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4755, align 2,\l... !tbaa !7\l  %4756 = add nuw i32 %4699, 32\l  %4757 = add i32 %4700, 8\l  %4758 = icmp eq i32 %4757, %4697\l  br i1 %4758, label %4759, label %4698, !llvm.loop !46\l|{<s0>T|<s1>F}}"];
	Node0x5b69c70:s0 -> Node0x5b69a50;
	Node0x5b69c70:s1 -> Node0x5b69c70;
	Node0x5b69a50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%4759:\l4759:                                             \l  %4760 = phi i32 [ 0, %4689 ], [ %4756, %4698 ]\l  %4761 = icmp eq i32 %4694, 0\l  br i1 %4761, label %4774, label %4762\l|{<s0>T|<s1>F}}"];
	Node0x5b69a50:s0 -> Node0x5b6c920;
	Node0x5b69a50:s1 -> Node0x5b6c970;
	Node0x5b6c970 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d6524470",label="{%4762:\l4762:                                             \l  %4763 = phi i32 [ %4771, %4762 ], [ %4760, %4759 ]\l  %4764 = phi i32 [ %4772, %4762 ], [ 0, %4759 ]\l  %4765 = add nsw i32 %4763, %14\l  %4766 = sext i32 %4765 to i64\l  %4767 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4766\l  %4768 = bitcast i16 addrspace(1)* %4767 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4768, align 2,\l... !tbaa !7\l  %4769 = getelementptr inbounds i16, i16 addrspace(1)* %4767, i64 2\l  %4770 = bitcast i16 addrspace(1)* %4769 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4770, align 2,\l... !tbaa !7\l  %4771 = add nuw i32 %4763, 4\l  %4772 = add i32 %4764, 1\l  %4773 = icmp eq i32 %4772, %4694\l  br i1 %4773, label %4774, label %4762, !llvm.loop !47\l|{<s0>T|<s1>F}}"];
	Node0x5b6c970:s0 -> Node0x5b6c920;
	Node0x5b6c970:s1 -> Node0x5b6c970;
	Node0x5b6c920 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%4774:\l4774:                                             \l  %4775 = icmp eq i32 %4690, %1\l  br i1 %4775, label %5075, label %4776\l|{<s0>T|<s1>F}}"];
	Node0x5b6c920:s0 -> Node0x5b69340;
	Node0x5b6c920:s1 -> Node0x5b69560;
	Node0x5b69560 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%4776:\l4776:                                             \l  %4777 = phi i32 [ 0, %4687 ], [ %4690, %4774 ]\l  br label %4833\l}"];
	Node0x5b69560 -> Node0x5b6d5a0;
	Node0x5b64a50 [shape=record,color="#b70d28ff", style=filled, fillcolor="#bb1b2c70",label="{%4778:\l4778:                                             \l  %4779 = phi i32 [ 0, %4572 ], [ %4830, %4778 ]\l  %4780 = phi float [ 0.000000e+00, %4572 ], [ %4827, %4778 ]\l  %4781 = phi float [ 0.000000e+00, %4572 ], [ %4829, %4778 ]\l  %4782 = phi i32 [ 0, %4572 ], [ %4831, %4778 ]\l  %4783 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE7g_stdev, i32 0, i32 %4779\l  %4784 = load float, float addrspace(3)* %4783, align 16, !tbaa !41\l  %4785 = fadd contract float %4780, %4784\l  %4786 = fmul contract float %4784, %4784\l  %4787 = fadd contract float %4781, %4786\l  %4788 = or i32 %4779, 1\l  %4789 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE7g_stdev, i32 0, i32 %4788\l  %4790 = load float, float addrspace(3)* %4789, align 4, !tbaa !41\l  %4791 = fadd contract float %4785, %4790\l  %4792 = fmul contract float %4790, %4790\l  %4793 = fadd contract float %4787, %4792\l  %4794 = or i32 %4779, 2\l  %4795 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE7g_stdev, i32 0, i32 %4794\l  %4796 = load float, float addrspace(3)* %4795, align 8, !tbaa !41\l  %4797 = fadd contract float %4791, %4796\l  %4798 = fmul contract float %4796, %4796\l  %4799 = fadd contract float %4793, %4798\l  %4800 = or i32 %4779, 3\l  %4801 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE7g_stdev, i32 0, i32 %4800\l  %4802 = load float, float addrspace(3)* %4801, align 4, !tbaa !41\l  %4803 = fadd contract float %4797, %4802\l  %4804 = fmul contract float %4802, %4802\l  %4805 = fadd contract float %4799, %4804\l  %4806 = or i32 %4779, 4\l  %4807 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE7g_stdev, i32 0, i32 %4806\l  %4808 = load float, float addrspace(3)* %4807, align 16, !tbaa !41\l  %4809 = fadd contract float %4803, %4808\l  %4810 = fmul contract float %4808, %4808\l  %4811 = fadd contract float %4805, %4810\l  %4812 = or i32 %4779, 5\l  %4813 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE7g_stdev, i32 0, i32 %4812\l  %4814 = load float, float addrspace(3)* %4813, align 4, !tbaa !41\l  %4815 = fadd contract float %4809, %4814\l  %4816 = fmul contract float %4814, %4814\l  %4817 = fadd contract float %4811, %4816\l  %4818 = or i32 %4779, 6\l  %4819 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE7g_stdev, i32 0, i32 %4818\l  %4820 = load float, float addrspace(3)* %4819, align 8, !tbaa !41\l  %4821 = fadd contract float %4815, %4820\l  %4822 = fmul contract float %4820, %4820\l  %4823 = fadd contract float %4817, %4822\l  %4824 = or i32 %4779, 7\l  %4825 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE7g_stdev, i32 0, i32 %4824\l  %4826 = load float, float addrspace(3)* %4825, align 4, !tbaa !41\l  %4827 = fadd contract float %4821, %4826\l  %4828 = fmul contract float %4826, %4826\l  %4829 = fadd contract float %4823, %4828\l  %4830 = add nuw nsw i32 %4779, 8\l  %4831 = add i32 %4782, 8\l  %4832 = icmp eq i32 %4831, %4573\l  br i1 %4832, label %4629, label %4778, !llvm.loop !48\l|{<s0>T|<s1>F}}"];
	Node0x5b64a50:s0 -> Node0x5b64870;
	Node0x5b64a50:s1 -> Node0x5b64a50;
	Node0x5b6d5a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ca3b3770",label="{%4833:\l4833:                                             \l  %4834 = phi i32 [ %4838, %4833 ], [ %4777, %4776 ]\l  %4835 = add nsw i32 %4834, %14\l  %4836 = sext i32 %4835 to i64\l  %4837 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4836\l  store i16 127, i16 addrspace(1)* %4837, align 2, !tbaa !7\l  %4838 = add nuw nsw i32 %4834, 1\l  %4839 = icmp eq i32 %4838, %1\l  br i1 %4839, label %5075, label %4833, !llvm.loop !49\l|{<s0>T|<s1>F}}"];
	Node0x5b6d5a0:s0 -> Node0x5b69340;
	Node0x5b6d5a0:s1 -> Node0x5b6d5a0;
	Node0x5b69200 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%4840:\l4840:                                             \l  %4841 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_onePtiiE7g_stdev, i32 0, i32 %11\l  %4842 = load float, float addrspace(3)* %4841, align 4, !tbaa !41\l  %4843 = fsub contract float %4842, %4653\l  %4844 = fcmp contract ogt float %4843, %4678\l  %4845 = fneg contract float %4678\l  %4846 = fcmp contract olt float %4843, %4845\l  %4847 = or i1 %4844, %4846\l  br i1 %4847, label %4960, label %4848\l|{<s0>T|<s1>F}}"];
	Node0x5b69200:s0 -> Node0x5b6fc20;
	Node0x5b69200:s1 -> Node0x5b70050;
	Node0x5b70050 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%4848:\l4848:                                             \l  br i1 %13, label %5075, label %4849\l|{<s0>T|<s1>F}}"];
	Node0x5b70050:s0 -> Node0x5b69340;
	Node0x5b70050:s1 -> Node0x5b70190;
	Node0x5b70190 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%4849:\l4849:                                             \l  %4850 = fmul contract float %4514, 4.000000e+00\l  %4851 = fmul contract float %4514, -4.000000e+00\l  %4852 = icmp eq i32 %1, 1\l  br i1 %4852, label %4958, label %4853\l|{<s0>T|<s1>F}}"];
	Node0x5b70190:s0 -> Node0x5b70480;
	Node0x5b70190:s1 -> Node0x5b70510;
	Node0x5b70510 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%4853:\l4853:                                             \l  %4854 = and i32 %1, -2\l  %4855 = insertelement \<2 x float\> poison, float %4513, i64 0\l  %4856 = shufflevector \<2 x float\> %4855, \<2 x float\> poison, \<2 x i32\>\l... zeroinitializer\l  %4857 = insertelement \<2 x float\> poison, float %4850, i64 0\l  %4858 = shufflevector \<2 x float\> %4857, \<2 x float\> poison, \<2 x i32\>\l... zeroinitializer\l  %4859 = insertelement \<2 x float\> poison, float %4851, i64 0\l  %4860 = shufflevector \<2 x float\> %4859, \<2 x float\> poison, \<2 x i32\>\l... zeroinitializer\l  %4861 = add i32 %1, -2\l  %4862 = lshr i32 %4861, 1\l  %4863 = add nuw i32 %4862, 1\l  %4864 = and i32 %4863, 3\l  %4865 = icmp ult i32 %4861, 6\l  br i1 %4865, label %4933, label %4866\l|{<s0>T|<s1>F}}"];
	Node0x5b70510:s0 -> Node0x5b715f0;
	Node0x5b70510:s1 -> Node0x5b71640;
	Node0x5b71640 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%4866:\l4866:                                             \l  %4867 = and i32 %4863, -4\l  br label %4868\l}"];
	Node0x5b71640 -> Node0x5b71810;
	Node0x5b71810 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e36c5570",label="{%4868:\l4868:                                             \l  %4869 = phi i32 [ 0, %4866 ], [ %4930, %4868 ]\l  %4870 = phi i32 [ 0, %4866 ], [ %4931, %4868 ]\l  %4871 = add nsw i32 %4869, %14\l  %4872 = sext i32 %4871 to i64\l  %4873 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4872\l  %4874 = bitcast i16 addrspace(1)* %4873 to \<2 x i16\> addrspace(1)*\l  %4875 = load \<2 x i16\>, \<2 x i16\> addrspace(1)* %4874, align 2, !tbaa !7\l  %4876 = uitofp \<2 x i16\> %4875 to \<2 x float\>\l  %4877 = fsub contract \<2 x float\> %4876, %4856\l  %4878 = fcmp contract olt \<2 x float\> %4877, %4858\l  %4879 = fcmp contract ogt \<2 x float\> %4877, %4860\l  %4880 = and \<2 x i1\> %4878, %4879\l  %4881 = fadd contract \<2 x float\> %4877, \<float 1.275000e+02, float\l... 1.275000e+02\>\l  %4882 = fptoui \<2 x float\> %4881 to \<2 x i16\>\l  %4883 = select \<2 x i1\> %4880, \<2 x i16\> %4882, \<2 x i16\> \<i16 127, i16 127\>\l  %4884 = bitcast i16 addrspace(1)* %4873 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> %4883, \<2 x i16\> addrspace(1)* %4884, align 2, !tbaa !7\l  %4885 = or i32 %4869, 2\l  %4886 = add nsw i32 %4885, %14\l  %4887 = sext i32 %4886 to i64\l  %4888 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4887\l  %4889 = bitcast i16 addrspace(1)* %4888 to \<2 x i16\> addrspace(1)*\l  %4890 = load \<2 x i16\>, \<2 x i16\> addrspace(1)* %4889, align 2, !tbaa !7\l  %4891 = uitofp \<2 x i16\> %4890 to \<2 x float\>\l  %4892 = fsub contract \<2 x float\> %4891, %4856\l  %4893 = fcmp contract olt \<2 x float\> %4892, %4858\l  %4894 = fcmp contract ogt \<2 x float\> %4892, %4860\l  %4895 = and \<2 x i1\> %4893, %4894\l  %4896 = fadd contract \<2 x float\> %4892, \<float 1.275000e+02, float\l... 1.275000e+02\>\l  %4897 = fptoui \<2 x float\> %4896 to \<2 x i16\>\l  %4898 = select \<2 x i1\> %4895, \<2 x i16\> %4897, \<2 x i16\> \<i16 127, i16 127\>\l  %4899 = bitcast i16 addrspace(1)* %4888 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> %4898, \<2 x i16\> addrspace(1)* %4899, align 2, !tbaa !7\l  %4900 = or i32 %4869, 4\l  %4901 = add nsw i32 %4900, %14\l  %4902 = sext i32 %4901 to i64\l  %4903 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4902\l  %4904 = bitcast i16 addrspace(1)* %4903 to \<2 x i16\> addrspace(1)*\l  %4905 = load \<2 x i16\>, \<2 x i16\> addrspace(1)* %4904, align 2, !tbaa !7\l  %4906 = uitofp \<2 x i16\> %4905 to \<2 x float\>\l  %4907 = fsub contract \<2 x float\> %4906, %4856\l  %4908 = fcmp contract olt \<2 x float\> %4907, %4858\l  %4909 = fcmp contract ogt \<2 x float\> %4907, %4860\l  %4910 = and \<2 x i1\> %4908, %4909\l  %4911 = fadd contract \<2 x float\> %4907, \<float 1.275000e+02, float\l... 1.275000e+02\>\l  %4912 = fptoui \<2 x float\> %4911 to \<2 x i16\>\l  %4913 = select \<2 x i1\> %4910, \<2 x i16\> %4912, \<2 x i16\> \<i16 127, i16 127\>\l  %4914 = bitcast i16 addrspace(1)* %4903 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> %4913, \<2 x i16\> addrspace(1)* %4914, align 2, !tbaa !7\l  %4915 = or i32 %4869, 6\l  %4916 = add nsw i32 %4915, %14\l  %4917 = sext i32 %4916 to i64\l  %4918 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4917\l  %4919 = bitcast i16 addrspace(1)* %4918 to \<2 x i16\> addrspace(1)*\l  %4920 = load \<2 x i16\>, \<2 x i16\> addrspace(1)* %4919, align 2, !tbaa !7\l  %4921 = uitofp \<2 x i16\> %4920 to \<2 x float\>\l  %4922 = fsub contract \<2 x float\> %4921, %4856\l  %4923 = fcmp contract olt \<2 x float\> %4922, %4858\l  %4924 = fcmp contract ogt \<2 x float\> %4922, %4860\l  %4925 = and \<2 x i1\> %4923, %4924\l  %4926 = fadd contract \<2 x float\> %4922, \<float 1.275000e+02, float\l... 1.275000e+02\>\l  %4927 = fptoui \<2 x float\> %4926 to \<2 x i16\>\l  %4928 = select \<2 x i1\> %4925, \<2 x i16\> %4927, \<2 x i16\> \<i16 127, i16 127\>\l  %4929 = bitcast i16 addrspace(1)* %4918 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> %4928, \<2 x i16\> addrspace(1)* %4929, align 2, !tbaa !7\l  %4930 = add nuw i32 %4869, 8\l  %4931 = add i32 %4870, 4\l  %4932 = icmp eq i32 %4931, %4867\l  br i1 %4932, label %4933, label %4868, !llvm.loop !50\l|{<s0>T|<s1>F}}"];
	Node0x5b71810:s0 -> Node0x5b715f0;
	Node0x5b71810:s1 -> Node0x5b71810;
	Node0x5b715f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%4933:\l4933:                                             \l  %4934 = phi i32 [ 0, %4853 ], [ %4930, %4868 ]\l  %4935 = icmp eq i32 %4864, 0\l  br i1 %4935, label %4956, label %4936\l|{<s0>T|<s1>F}}"];
	Node0x5b715f0:s0 -> Node0x5b74040;
	Node0x5b715f0:s1 -> Node0x5b74090;
	Node0x5b74090 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e1675170",label="{%4936:\l4936:                                             \l  %4937 = phi i32 [ %4953, %4936 ], [ %4934, %4933 ]\l  %4938 = phi i32 [ %4954, %4936 ], [ 0, %4933 ]\l  %4939 = add nsw i32 %4937, %14\l  %4940 = sext i32 %4939 to i64\l  %4941 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4940\l  %4942 = bitcast i16 addrspace(1)* %4941 to \<2 x i16\> addrspace(1)*\l  %4943 = load \<2 x i16\>, \<2 x i16\> addrspace(1)* %4942, align 2, !tbaa !7\l  %4944 = uitofp \<2 x i16\> %4943 to \<2 x float\>\l  %4945 = fsub contract \<2 x float\> %4944, %4856\l  %4946 = fcmp contract olt \<2 x float\> %4945, %4858\l  %4947 = fcmp contract ogt \<2 x float\> %4945, %4860\l  %4948 = and \<2 x i1\> %4946, %4947\l  %4949 = fadd contract \<2 x float\> %4945, \<float 1.275000e+02, float\l... 1.275000e+02\>\l  %4950 = fptoui \<2 x float\> %4949 to \<2 x i16\>\l  %4951 = select \<2 x i1\> %4948, \<2 x i16\> %4950, \<2 x i16\> \<i16 127, i16 127\>\l  %4952 = bitcast i16 addrspace(1)* %4941 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> %4951, \<2 x i16\> addrspace(1)* %4952, align 2, !tbaa !7\l  %4953 = add nuw i32 %4937, 2\l  %4954 = add i32 %4938, 1\l  %4955 = icmp eq i32 %4954, %4864\l  br i1 %4955, label %4956, label %4936, !llvm.loop !51\l|{<s0>T|<s1>F}}"];
	Node0x5b74090:s0 -> Node0x5b74040;
	Node0x5b74090:s1 -> Node0x5b74090;
	Node0x5b74040 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%4956:\l4956:                                             \l  %4957 = icmp eq i32 %4854, %1\l  br i1 %4957, label %5075, label %4958\l|{<s0>T|<s1>F}}"];
	Node0x5b74040:s0 -> Node0x5b69340;
	Node0x5b74040:s1 -> Node0x5b70480;
	Node0x5b70480 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%4958:\l4958:                                             \l  %4959 = phi i32 [ 0, %4849 ], [ %4854, %4956 ]\l  br label %5059\l}"];
	Node0x5b70480 -> Node0x5b75060;
	Node0x5b6fc20 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%4960:\l4960:                                             \l  br i1 %13, label %5075, label %4961\l|{<s0>T|<s1>F}}"];
	Node0x5b6fc20:s0 -> Node0x5b69340;
	Node0x5b6fc20:s1 -> Node0x5b75120;
	Node0x5b75120 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%4961:\l4961:                                             \l  %4962 = icmp ult i32 %1, 4\l  br i1 %4962, label %5050, label %4963\l|{<s0>T|<s1>F}}"];
	Node0x5b75120:s0 -> Node0x5b752b0;
	Node0x5b75120:s1 -> Node0x5b75300;
	Node0x5b75300 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%4963:\l4963:                                             \l  %4964 = and i32 %1, -4\l  %4965 = add i32 %1, -4\l  %4966 = lshr i32 %4965, 2\l  %4967 = add nuw nsw i32 %4966, 1\l  %4968 = and i32 %4967, 7\l  %4969 = icmp ult i32 %4965, 28\l  br i1 %4969, label %5033, label %4970\l|{<s0>T|<s1>F}}"];
	Node0x5b75300:s0 -> Node0x5b75760;
	Node0x5b75300:s1 -> Node0x5b757b0;
	Node0x5b757b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%4970:\l4970:                                             \l  %4971 = and i32 %4967, -8\l  br label %4972\l}"];
	Node0x5b757b0 -> Node0x5b75980;
	Node0x5b75980 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e36c5570",label="{%4972:\l4972:                                             \l  %4973 = phi i32 [ 0, %4970 ], [ %5030, %4972 ]\l  %4974 = phi i32 [ 0, %4970 ], [ %5031, %4972 ]\l  %4975 = add nsw i32 %4973, %14\l  %4976 = sext i32 %4975 to i64\l  %4977 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4976\l  %4978 = bitcast i16 addrspace(1)* %4977 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4978, align 2,\l... !tbaa !7\l  %4979 = getelementptr inbounds i16, i16 addrspace(1)* %4977, i64 2\l  %4980 = bitcast i16 addrspace(1)* %4979 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4980, align 2,\l... !tbaa !7\l  %4981 = or i32 %4973, 4\l  %4982 = add nsw i32 %4981, %14\l  %4983 = sext i32 %4982 to i64\l  %4984 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4983\l  %4985 = bitcast i16 addrspace(1)* %4984 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4985, align 2,\l... !tbaa !7\l  %4986 = getelementptr inbounds i16, i16 addrspace(1)* %4984, i64 2\l  %4987 = bitcast i16 addrspace(1)* %4986 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4987, align 2,\l... !tbaa !7\l  %4988 = or i32 %4973, 8\l  %4989 = add nsw i32 %4988, %14\l  %4990 = sext i32 %4989 to i64\l  %4991 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4990\l  %4992 = bitcast i16 addrspace(1)* %4991 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4992, align 2,\l... !tbaa !7\l  %4993 = getelementptr inbounds i16, i16 addrspace(1)* %4991, i64 2\l  %4994 = bitcast i16 addrspace(1)* %4993 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4994, align 2,\l... !tbaa !7\l  %4995 = or i32 %4973, 12\l  %4996 = add nsw i32 %4995, %14\l  %4997 = sext i32 %4996 to i64\l  %4998 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %4997\l  %4999 = bitcast i16 addrspace(1)* %4998 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %4999, align 2,\l... !tbaa !7\l  %5000 = getelementptr inbounds i16, i16 addrspace(1)* %4998, i64 2\l  %5001 = bitcast i16 addrspace(1)* %5000 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %5001, align 2,\l... !tbaa !7\l  %5002 = or i32 %4973, 16\l  %5003 = add nsw i32 %5002, %14\l  %5004 = sext i32 %5003 to i64\l  %5005 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %5004\l  %5006 = bitcast i16 addrspace(1)* %5005 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %5006, align 2,\l... !tbaa !7\l  %5007 = getelementptr inbounds i16, i16 addrspace(1)* %5005, i64 2\l  %5008 = bitcast i16 addrspace(1)* %5007 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %5008, align 2,\l... !tbaa !7\l  %5009 = or i32 %4973, 20\l  %5010 = add nsw i32 %5009, %14\l  %5011 = sext i32 %5010 to i64\l  %5012 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %5011\l  %5013 = bitcast i16 addrspace(1)* %5012 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %5013, align 2,\l... !tbaa !7\l  %5014 = getelementptr inbounds i16, i16 addrspace(1)* %5012, i64 2\l  %5015 = bitcast i16 addrspace(1)* %5014 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %5015, align 2,\l... !tbaa !7\l  %5016 = or i32 %4973, 24\l  %5017 = add nsw i32 %5016, %14\l  %5018 = sext i32 %5017 to i64\l  %5019 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %5018\l  %5020 = bitcast i16 addrspace(1)* %5019 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %5020, align 2,\l... !tbaa !7\l  %5021 = getelementptr inbounds i16, i16 addrspace(1)* %5019, i64 2\l  %5022 = bitcast i16 addrspace(1)* %5021 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %5022, align 2,\l... !tbaa !7\l  %5023 = or i32 %4973, 28\l  %5024 = add nsw i32 %5023, %14\l  %5025 = sext i32 %5024 to i64\l  %5026 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %5025\l  %5027 = bitcast i16 addrspace(1)* %5026 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %5027, align 2,\l... !tbaa !7\l  %5028 = getelementptr inbounds i16, i16 addrspace(1)* %5026, i64 2\l  %5029 = bitcast i16 addrspace(1)* %5028 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %5029, align 2,\l... !tbaa !7\l  %5030 = add nuw i32 %4973, 32\l  %5031 = add i32 %4974, 8\l  %5032 = icmp eq i32 %5031, %4971\l  br i1 %5032, label %5033, label %4972, !llvm.loop !52\l|{<s0>T|<s1>F}}"];
	Node0x5b75980:s0 -> Node0x5b75760;
	Node0x5b75980:s1 -> Node0x5b75980;
	Node0x5b75760 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%5033:\l5033:                                             \l  %5034 = phi i32 [ 0, %4963 ], [ %5030, %4972 ]\l  %5035 = icmp eq i32 %4968, 0\l  br i1 %5035, label %5048, label %5036\l|{<s0>T|<s1>F}}"];
	Node0x5b75760:s0 -> Node0x5b78e70;
	Node0x5b75760:s1 -> Node0x5b78ec0;
	Node0x5b78ec0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e1675170",label="{%5036:\l5036:                                             \l  %5037 = phi i32 [ %5045, %5036 ], [ %5034, %5033 ]\l  %5038 = phi i32 [ %5046, %5036 ], [ 0, %5033 ]\l  %5039 = add nsw i32 %5037, %14\l  %5040 = sext i32 %5039 to i64\l  %5041 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %5040\l  %5042 = bitcast i16 addrspace(1)* %5041 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %5042, align 2,\l... !tbaa !7\l  %5043 = getelementptr inbounds i16, i16 addrspace(1)* %5041, i64 2\l  %5044 = bitcast i16 addrspace(1)* %5043 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %5044, align 2,\l... !tbaa !7\l  %5045 = add nuw i32 %5037, 4\l  %5046 = add i32 %5038, 1\l  %5047 = icmp eq i32 %5046, %4968\l  br i1 %5047, label %5048, label %5036, !llvm.loop !53\l|{<s0>T|<s1>F}}"];
	Node0x5b78ec0:s0 -> Node0x5b78e70;
	Node0x5b78ec0:s1 -> Node0x5b78ec0;
	Node0x5b78e70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%5048:\l5048:                                             \l  %5049 = icmp eq i32 %4964, %1\l  br i1 %5049, label %5075, label %5050\l|{<s0>T|<s1>F}}"];
	Node0x5b78e70:s0 -> Node0x5b69340;
	Node0x5b78e70:s1 -> Node0x5b752b0;
	Node0x5b752b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%5050:\l5050:                                             \l  %5051 = phi i32 [ 0, %4961 ], [ %4964, %5048 ]\l  br label %5052\l}"];
	Node0x5b752b0 -> Node0x5b79af0;
	Node0x5b79af0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d24b4070",label="{%5052:\l5052:                                             \l  %5053 = phi i32 [ %5057, %5052 ], [ %5051, %5050 ]\l  %5054 = add nsw i32 %5053, %14\l  %5055 = sext i32 %5054 to i64\l  %5056 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %5055\l  store i16 127, i16 addrspace(1)* %5056, align 2, !tbaa !7\l  %5057 = add nuw nsw i32 %5053, 1\l  %5058 = icmp eq i32 %5057, %1\l  br i1 %5058, label %5075, label %5052, !llvm.loop !54\l|{<s0>T|<s1>F}}"];
	Node0x5b79af0:s0 -> Node0x5b69340;
	Node0x5b79af0:s1 -> Node0x5b79af0;
	Node0x5b75060 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d24b4070",label="{%5059:\l5059:                                             \l  %5060 = phi i32 [ %5073, %5059 ], [ %4959, %4958 ]\l  %5061 = add nsw i32 %5060, %14\l  %5062 = sext i32 %5061 to i64\l  %5063 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %5062\l  %5064 = load i16, i16 addrspace(1)* %5063, align 2, !tbaa !7\l  %5065 = uitofp i16 %5064 to float\l  %5066 = fsub contract float %5065, %4513\l  %5067 = fcmp contract olt float %5066, %4850\l  %5068 = fcmp contract ogt float %5066, %4851\l  %5069 = and i1 %5067, %5068\l  %5070 = fadd contract float %5066, 1.275000e+02\l  %5071 = fptoui float %5070 to i16\l  %5072 = select i1 %5069, i16 %5071, i16 127\l  store i16 %5072, i16 addrspace(1)* %5063, align 2, !tbaa !7\l  %5073 = add nuw nsw i32 %5060, 1\l  %5074 = icmp eq i32 %5073, %1\l  br i1 %5074, label %5075, label %5059, !llvm.loop !55\l|{<s0>T|<s1>F}}"];
	Node0x5b75060:s0 -> Node0x5b69340;
	Node0x5b75060:s1 -> Node0x5b75060;
	Node0x5b69340 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%5075:\l5075:                                             \l  ret void\l}"];
}
