+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst11|$00000|auto_generated                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst8|tst_ptrn_inst0|bus_sync_reg1                                                                                                                                   ; 18    ; 5              ; 0            ; 5              ; 16     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst8|tst_ptrn_inst0|bus_sync_reg0                                                                                                                                   ; 18    ; 5              ; 0            ; 5              ; 16     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst8|tst_ptrn_inst0|sync_reg0                                                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst8|tst_ptrn_inst0                                                                                                                                                 ; 35    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst8|sync_reg1                                                                                                                                                      ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst8|sync_reg0                                                                                                                                                      ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst8                                                                                                                                                                ; 89    ; 2              ; 0            ; 2              ; 26     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[12].altgpio_bit_i                                                                                                            ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[11].altgpio_bit_i                                                                                                            ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[10].altgpio_bit_i                                                                                                            ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[9].altgpio_bit_i                                                                                                             ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[8].altgpio_bit_i                                                                                                             ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[7].altgpio_bit_i                                                                                                             ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[6].altgpio_bit_i                                                                                                             ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[5].altgpio_bit_i                                                                                                             ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[4].altgpio_bit_i                                                                                                             ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[3].altgpio_bit_i                                                                                                             ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[2].altgpio_bit_i                                                                                                             ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[1].altgpio_bit_i                                                                                                             ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                             ; 12    ; 5              ; 6            ; 5              ; 4      ; 5               ; 5             ; 5               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst17|ddrox13_inst                                                                                                                                                  ; 87    ; 125            ; 0            ; 125            ; 79     ; 125             ; 125           ; 125             ; 26    ; 0              ; 26           ; 0                ; 26                ;
; inst17                                                                                                                                                               ; 28    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst14                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst26|\gpio_ctrl_gen:1:gpio_ctrl_bitx                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst26|\gpio_ctrl_gen:0:gpio_ctrl_bitx                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst26                                                                                                                                                               ; 10    ; 4              ; 0            ; 4              ; 2      ; 4               ; 4             ; 4               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; inst19|\gpio_ctrl_gen:7:gpio_ctrl_bitx                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst19|\gpio_ctrl_gen:6:gpio_ctrl_bitx                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst19|\gpio_ctrl_gen:5:gpio_ctrl_bitx                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst19|\gpio_ctrl_gen:4:gpio_ctrl_bitx                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst19|\gpio_ctrl_gen:3:gpio_ctrl_bitx                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst19|\gpio_ctrl_gen:2:gpio_ctrl_bitx                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst19|\gpio_ctrl_gen:1:gpio_ctrl_bitx                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst19|\gpio_ctrl_gen:0:gpio_ctrl_bitx                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; inst19                                                                                                                                                               ; 40    ; 15             ; 0            ; 15             ; 8      ; 15              ; 15            ; 15              ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; inst3|fsm                                                                                                                                                            ; 30    ; 0              ; 5            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst3                                                                                                                                                                ; 64    ; 88             ; 0            ; 88             ; 120    ; 88              ; 88            ; 88              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst30|ADF_muxout_test                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst30|LML_CLK_test                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst30|Si5351C_test                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst30|FX3_clk_test                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst30                                                                                                                                                               ; 19    ; 8              ; 4            ; 8              ; 176    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst39|fsm                                                                                                                                                           ; 30    ; 0              ; 5            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst39                                                                                                                                                               ; 266   ; 92             ; 0            ; 92             ; 52     ; 92              ; 92            ; 92              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst99                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst15|inst19                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst15|inst8                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst15                                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst25|fsm                                                                                                                                                           ; 30    ; 0              ; 5            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst25                                                                                                                                                               ; 23    ; 91             ; 0            ; 91             ; 148    ; 91              ; 91            ; 91              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|diq2fifo_inst1|inst1_txiq                                                                                                                   ; 58    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|diq2fifo_inst1                                                                                                                              ; 58    ; 13             ; 1            ; 13             ; 40     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                          ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                         ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                         ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe12                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe9                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                ; 151   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                        ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                        ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                        ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                        ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2|dcfifo_mixed_widths_component|auto_generated                                                         ; 133   ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|fifo_inst_isnt2                                                                                                      ; 133   ; 12             ; 0            ; 12             ; 86     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|bit_unpack_64_inst1|unpack_64_to_64_inst2                                                                            ; 67    ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|bit_unpack_64_inst1|unpack_64_to_48_inst0                                                                            ; 67    ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|bit_unpack_64_inst1                                                                                                  ; 69    ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|p2d_rd_fsm_inst3                                                                                  ; 23    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|p2d_sync_fsm_inst2                                                                                ; 237   ; 0              ; 87           ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|p2d_clr_fsm_inst1|\gen_lpm_compare:3:LPM_COMPARE_component|auto_generated                         ; 129   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|p2d_clr_fsm_inst1|\gen_lpm_compare:2:LPM_COMPARE_component|auto_generated                         ; 129   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|p2d_clr_fsm_inst1|\gen_lpm_compare:1:LPM_COMPARE_component|auto_generated                         ; 129   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|p2d_clr_fsm_inst1|\gen_lpm_compare:0:LPM_COMPARE_component|auto_generated                         ; 129   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|p2d_clr_fsm_inst1                                                                                 ; 226   ; 0              ; 79           ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|cntr_b                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp           ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp           ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe16        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_bwp                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_brp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_reg               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe13        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_bwp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_brp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_reg               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|fifo_ram                 ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated                          ; 37    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:3:fifo_inst_isntx                                                                       ; 37    ; 13             ; 0            ; 13             ; 88     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|cntr_b                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp           ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp           ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe16        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_bwp                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_brp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_reg               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe13        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_bwp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_brp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_reg               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|fifo_ram                 ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated                          ; 37    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:2:fifo_inst_isntx                                                                       ; 37    ; 13             ; 0            ; 13             ; 88     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|cntr_b                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp           ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp           ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe16        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_bwp                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_brp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_reg               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe13        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_bwp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_brp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_reg               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|fifo_ram                 ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated                          ; 37    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:1:fifo_inst_isntx                                                                       ; 37    ; 13             ; 0            ; 13             ; 88     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|cntr_b                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp           ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp           ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp          ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe16        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_bwp                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_brp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrfull_reg               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe13        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_bwp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_brp                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdfull_reg               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|fifo_ram                 ; 57    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths_component|auto_generated                          ; 37    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_fifo:0:fifo_inst_isntx                                                                       ; 37    ; 13             ; 0            ; 13             ; 88     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|p2d_wr_fsm_inst0                                                                                  ; 55    ; 0              ; 0            ; 0              ; 173    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|sync_reg1                                                                                         ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:3:handake_sync_insx|dst_sync_reg1                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:3:handake_sync_insx|dst_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:3:handake_sync_insx|src_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:3:handake_sync_insx                                                         ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:2:handake_sync_insx|dst_sync_reg1                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:2:handake_sync_insx|dst_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:2:handake_sync_insx|src_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:2:handake_sync_insx                                                         ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:1:handake_sync_insx|dst_sync_reg1                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:1:handake_sync_insx|dst_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:1:handake_sync_insx|src_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:1:handake_sync_insx                                                         ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:0:handake_sync_insx|dst_sync_reg1                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:0:handake_sync_insx|dst_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:0:handake_sync_insx|src_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_1:0:handake_sync_insx                                                         ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|bus_sync_reg3                                                                                     ; 66    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|bus_sync_reg2                                                                                     ; 66    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:3:handake_sync_insx|dst_sync_reg1                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:3:handake_sync_insx|dst_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:3:handake_sync_insx|src_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:3:handake_sync_insx                                                         ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:2:handake_sync_insx|dst_sync_reg1                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:2:handake_sync_insx|dst_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:2:handake_sync_insx|src_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:2:handake_sync_insx                                                         ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:1:handake_sync_insx|dst_sync_reg1                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:1:handake_sync_insx|dst_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:1:handake_sync_insx|src_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:1:handake_sync_insx                                                         ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:0:handake_sync_insx|dst_sync_reg1                                           ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:0:handake_sync_insx|dst_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:0:handake_sync_insx|src_sync_reg0                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|\gen_handshake_sync_0:0:handake_sync_insx                                                         ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|bus_sync_reg1                                                                                     ; 66    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0|bus_sync_reg0                                                                                     ; 66    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0|packets2data_inst0                                                                                                   ; 126   ; 4              ; 0            ; 4              ; 72     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|packets2data_top_inst0                                                                                                                      ; 126   ; 31             ; 0            ; 31             ; 68     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                          ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                         ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                          ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                         ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe9                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe6                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                ; 86    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                               ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                        ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                        ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                        ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                        ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo|dcfifo_mixed_widths_component|auto_generated                                                                         ; 69    ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst|fifo                                                                                                                      ; 69    ; 20             ; 0            ; 20             ; 85     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_fifo_rw_inst                                                                                                                           ; 68    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|bus_sync_reg1                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|bus_sync_reg0                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_reg8                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_reg7                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_reg6                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_reg5                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_reg4                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_reg3                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_reg2                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_reg1                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1|sync_reg0                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|tx_path_top_inst1                                                                                                                                             ; 113   ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_cnt_inst4|lpm_cnt_inst_inst0|LPM_COUNTER_component|auto_generated                                                                      ; 70    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_cnt_inst4|lpm_cnt_inst_inst0                                                                                                           ; 70    ; 2              ; 0            ; 2              ; 65     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_cnt_inst4                                                                                                                              ; 75    ; 0              ; 3            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_cnt_inst3|lpm_cnt_inst_inst0|LPM_COUNTER_component|auto_generated                                                                      ; 70    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_cnt_inst3|lpm_cnt_inst_inst0                                                                                                           ; 70    ; 2              ; 0            ; 2              ; 65     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_cnt_inst3                                                                                                                              ; 75    ; 0              ; 3            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|data2packets_top_inst2|data2packets_inst2                                                                                                   ; 207   ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|data2packets_top_inst2|bit_pack_inst1|inst0                                                                                                 ; 51    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|data2packets_top_inst2|bit_pack_inst1                                                                                                       ; 69    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|data2packets_top_inst2|data2packets_fsm_inst0                                                                                               ; 17    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|data2packets_top_inst2                                                                                                                      ; 219   ; 76             ; 0            ; 76             ; 67     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                 ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                 ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe16                                                              ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                         ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                         ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe13                                                              ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                         ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                         ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                       ; 74    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                      ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                      ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                               ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                               ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                               ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                               ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1|dcfifo_mixed_widths_component|auto_generated                                                                                ; 53    ; 0              ; 0            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|smpl_fifo_inst1                                                                                                                             ; 53    ; 13             ; 0            ; 13             ; 73     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0|inst3_smpl_cmp                                                                                                               ; 100   ; 64             ; 6            ; 64             ; 18     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0|int2_test_data_dd                                                                                                            ; 4     ; 2              ; 1            ; 2              ; 26     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0|inst1_rxiq|inst1_rxiq_mimo|rxiq_pulse_ddr_inst1                                                                              ; 32    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0|inst1_rxiq|inst1_rxiq_mimo|rxiq_mimo_ddr_inst0                                                                               ; 32    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0|inst1_rxiq|inst1_rxiq_mimo                                                                                                   ; 33    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0|inst1_rxiq|inst0_rxiq_siso|rxiq_siso_ddr_inst1                                                                               ; 30    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0|inst1_rxiq|inst0_rxiq_siso|rxiq_siso_sdr_inst0                                                                               ; 30    ; 0              ; 13           ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0|inst1_rxiq|inst0_rxiq_siso                                                                                                   ; 31    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0|inst1_rxiq                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0|inst0_lms7002_ddin|ALTDDIO_IN_component|auto_generated                                                                       ; 15    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0|inst0_lms7002_ddin                                                                                                           ; 15    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|diq2fifo_inst0                                                                                                                              ; 42    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|bus_sync_reg3                                                                                                                               ; 18    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|bus_sync_reg2                                                                                                                               ; 66    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|bus_sync_reg1                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|bus_sync_reg0                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg14                                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg13                                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg12                                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg11                                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg10                                                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg9                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg8                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg7                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg6                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg5                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg4                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg3                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg2                                                                                                                                   ; 3     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg1                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0|sync_reg0                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12|rx_path_top_inst0                                                                                                                                             ; 174   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst12                                                                                                                                                               ; 211   ; 224            ; 1            ; 224            ; 199    ; 224             ; 224           ; 224             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|ft_fsm                                                                                                                                                          ; 42    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 36    ; 0              ; 0            ; 0                ; 0                 ;
; inst|ftdi_arbiter                                                                                                                                                    ; 134   ; 3              ; 4            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                           ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                          ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                           ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                          ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                        ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                  ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                   ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                   ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14                                                                                        ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                  ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                   ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                   ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                 ; 92    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                         ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                         ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                         ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                         ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo|dcfifo_mixed_widths_component|auto_generated                                                                                                          ; 69    ; 0              ; 0            ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP83_fifo                                                                                                                                                       ; 69    ; 2              ; 0            ; 2              ; 60     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                           ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                          ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                           ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                          ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe9                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe6                                                                                         ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                 ; 53    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                         ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                         ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                         ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                         ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo|dcfifo_mixed_widths_component|auto_generated                                                                                                          ; 37    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP82_fifo                                                                                                                                                       ; 37    ; 11             ; 0            ; 11             ; 53     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                           ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|wrempty_eq_comp                                                                                          ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_eq_comp                                                                                           ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                          ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|ws_brp                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_reg                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14                                                                                        ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                  ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|rs_brp                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|rdfull_reg                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                 ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin                                                                                         ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin                                                                                         ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin                                                                                         ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin                                                                                         ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo|dcfifo_mixed_widths_component|auto_generated                                                                                                          ; 37    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|EP02_fifo                                                                                                                                                       ; 37    ; 19             ; 0            ; 19             ; 53     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst                                                                                                                                                                 ; 109   ; 1              ; 0            ; 1              ; 81     ; 1               ; 1             ; 1               ; 36    ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|rst_controller_001|rst_controller_001|alt_rst_req_sync_uq1                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|rst_controller_001|rst_controller_001|alt_rst_sync_uq1                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|rst_controller_001|rst_controller_001                                                                                                                      ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|rst_controller_001                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|rst_controller|rst_controller|alt_rst_req_sync_uq1                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|rst_controller|rst_controller|alt_rst_sync_uq1                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|rst_controller|rst_controller                                                                                                                              ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|rst_controller                                                                                                                                             ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|irq_mapper                                                                                                                                                 ; 7     ; 27             ; 2            ; 27             ; 32     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_014|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_014                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_013|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_013                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_012|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_012                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_011|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_011                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_010                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_009                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_008                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_007                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_006                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|avalon_st_adapter                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                    ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                          ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_mux_001                                                                                                                              ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                        ; 60    ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_mux|arb                                                                                                                              ; 19    ; 0              ; 4            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_mux                                                                                                                                  ; 1818  ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_014                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_013                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_012                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_011                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_010                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_009                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_008                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_007                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_006                                                                                                                            ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_005                                                                                                                            ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_004                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_003                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_002                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux_001                                                                                                                            ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|rsp_demux                                                                                                                                ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_014                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_013                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_012                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_011                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_010                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_009                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_008                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_007                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_006|arb                                                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_006                                                                                                                              ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_005|arb                                                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_005                                                                                                                              ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_004                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_003                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_002                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux_001                                                                                                                              ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_mux                                                                                                                                  ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_demux_001                                                                                                                            ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|cmd_demux                                                                                                                                ; 138   ; 225            ; 2            ; 225            ; 1816   ; 225             ; 225           ; 225             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_016|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_016                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_015|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_015                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_014|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_014                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_013|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_013                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_012|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_012                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_011|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_011                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_010|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_010                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_009|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_009                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_008|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_008                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_007|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_007                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_006|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_006                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_005|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_005                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_004|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_004                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_003|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_003                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_002|the_default_decode                                                                                                            ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_002                                                                                                                               ; 109   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_001|the_default_decode                                                                                                            ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router_001                                                                                                                               ; 109   ; 0              ; 6            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router|the_default_decode                                                                                                                ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|router                                                                                                                                   ; 109   ; 0              ; 6            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|flash_spi_spi_control_port_agent_rsp_fifo                                                                                                ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|flash_spi_spi_control_port_agent|uncompressor                                                                                            ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|flash_spi_spi_control_port_agent                                                                                                         ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|dac_spi_spi_control_port_agent_rsp_fifo                                                                                                  ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|dac_spi_spi_control_port_agent|uncompressor                                                                                              ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|dac_spi_spi_control_port_agent                                                                                                           ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|fpga_spi_spi_control_port_agent_rsp_fifo                                                                                                 ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|fpga_spi_spi_control_port_agent|uncompressor                                                                                             ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|fpga_spi_spi_control_port_agent                                                                                                          ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                                                                                                       ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                                                                                                   ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_memory2_0_s1_agent                                                                                                                ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|lms_ctr_gpio_s1_agent_rsp_fifo                                                                                                           ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|lms_ctr_gpio_s1_agent|uncompressor                                                                                                       ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|lms_ctr_gpio_s1_agent                                                                                                                    ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|uart_s1_agent_rsp_fifo                                                                                                                   ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|uart_s1_agent|uncompressor                                                                                                               ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|uart_s1_agent                                                                                                                            ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|leds_s1_agent_rsp_fifo                                                                                                                   ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|leds_s1_agent|uncompressor                                                                                                               ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|leds_s1_agent                                                                                                                            ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|switch_s1_agent_rsp_fifo                                                                                                                 ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|switch_s1_agent|uncompressor                                                                                                             ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|switch_s1_agent                                                                                                                          ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|nios2_cpu_debug_mem_slave_agent_rsp_fifo                                                                                                 ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|nios2_cpu_debug_mem_slave_agent|uncompressor                                                                                             ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|nios2_cpu_debug_mem_slave_agent                                                                                                          ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_flash_0_data_agent_rsp_fifo                                                                                                       ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_flash_0_data_agent|uncompressor                                                                                                   ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_flash_0_data_agent                                                                                                                ; 306   ; 39             ; 52           ; 39             ; 319    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_flash_0_csr_agent_rsp_fifo                                                                                                        ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_flash_0_csr_agent|uncompressor                                                                                                    ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_flash_0_csr_agent                                                                                                                 ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|sysid_qsys_0_control_slave_agent|uncompressor                                                                                            ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|sysid_qsys_0_control_slave_agent                                                                                                         ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|i2c_opencores_0_avalon_slave_0_agent_rsp_fifo                                                                                            ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|i2c_opencores_0_avalon_slave_0_agent|uncompressor                                                                                        ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|i2c_opencores_0_avalon_slave_0_agent                                                                                                     ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|av_fifo_int_0_avalon_slave_0_agent_rsp_fifo                                                                                              ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|av_fifo_int_0_avalon_slave_0_agent|uncompressor                                                                                          ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|av_fifo_int_0_avalon_slave_0_agent                                                                                                       ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|dual_boot_0_avalon_agent_rsp_fifo                                                                                                        ; 149   ; 39             ; 0            ; 39             ; 108    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|dual_boot_0_avalon_agent|uncompressor                                                                                                    ; 41    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|dual_boot_0_avalon_agent                                                                                                                 ; 306   ; 39             ; 52           ; 39             ; 316    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|nios2_cpu_instruction_master_agent                                                                                                       ; 189   ; 42             ; 90           ; 42             ; 141    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|nios2_cpu_data_master_agent                                                                                                              ; 189   ; 42             ; 90           ; 42             ; 141    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|flash_spi_spi_control_port_translator                                                                                                    ; 89    ; 22             ; 38           ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|dac_spi_spi_control_port_translator                                                                                                      ; 89    ; 22             ; 38           ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|fpga_spi_spi_control_port_translator                                                                                                     ; 89    ; 22             ; 38           ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                                           ; 105   ; 7              ; 12           ; 7              ; 83     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|lms_ctr_gpio_s1_translator                                                                                                               ; 105   ; 6              ; 22           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|uart_s1_translator                                                                                                                       ; 89    ; 22             ; 38           ; 22             ; 57     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|leds_s1_translator                                                                                                                       ; 105   ; 6              ; 23           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|switch_s1_translator                                                                                                                     ; 105   ; 6              ; 23           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|nios2_cpu_debug_mem_slave_translator                                                                                                     ; 105   ; 5              ; 13           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_flash_0_data_translator                                                                                                           ; 108   ; 4              ; 4            ; 4              ; 90     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|onchip_flash_0_csr_translator                                                                                                            ; 105   ; 6              ; 21           ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|sysid_qsys_0_control_slave_translator                                                                                                    ; 105   ; 6              ; 21           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|i2c_opencores_0_avalon_slave_0_translator                                                                                                ; 81    ; 29             ; 46           ; 29             ; 47     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|av_fifo_int_0_avalon_slave_0_translator                                                                                                  ; 105   ; 6              ; 20           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|dual_boot_0_avalon_translator                                                                                                            ; 105   ; 6              ; 19           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|nios2_cpu_instruction_master_translator                                                                                                  ; 106   ; 51             ; 0            ; 51             ; 98     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0|nios2_cpu_data_master_translator                                                                                                         ; 106   ; 12             ; 0            ; 12             ; 98     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|mm_interconnect_0                                                                                                                                          ; 483   ; 0              ; 0            ; 0              ; 506    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu_custom_instruction_master_comb_slave_translator0                                                                                                 ; 161   ; 71             ; 0            ; 71             ; 161    ; 71              ; 71            ; 71              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu_custom_instruction_master_comb_xconnect                                                                                                          ; 155   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu_custom_instruction_master_translator                                                                                                             ; 283   ; 256            ; 0            ; 256            ; 283    ; 256             ; 256           ; 256             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|uart|the_lms_ctr_uart_regs                                                                                                                                 ; 41    ; 9              ; 6            ; 9              ; 40     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|uart|the_lms_ctr_uart_rx|the_lms_ctr_uart_rx_stimulus_source                                                                                               ; 14    ; 0              ; 13           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|uart|the_lms_ctr_uart_rx                                                                                                                                   ; 16    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|uart|the_lms_ctr_uart_tx                                                                                                                                   ; 24    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|uart                                                                                                                                                       ; 26    ; 2              ; 0            ; 2              ; 20     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|sysid_qsys_0                                                                                                                                               ; 3     ; 18             ; 2            ; 18             ; 32     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|switch                                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                             ; 49    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|onchip_memory2_0                                                                                                                                           ; 52    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|onchip_flash_0|altera_onchip_flash_block                                                                                                                   ; 34    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|onchip_flash_0|avmm_data_controller|sector_convertor                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|onchip_flash_0|avmm_data_controller|sector_address_write_protection_checker                                                                                ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|onchip_flash_0|avmm_data_controller|access_address_write_protection_checker                                                                                ; 28    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|onchip_flash_0|avmm_data_controller|address_convertor                                                                                                      ; 23    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|onchip_flash_0|avmm_data_controller|address_range_checker                                                                                                  ; 23    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|onchip_flash_0|avmm_data_controller                                                                                                                        ; 126   ; 6              ; 3            ; 6              ; 76     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|onchip_flash_0|avmm_csr_controller                                                                                                                         ; 47    ; 4              ; 4            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|onchip_flash_0                                                                                                                                             ; 93    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios_custom_instr_bitswap_0                                                                                                                                ; 64    ; 0              ; 32           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|the_lms_ctr_nios2_cpu_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper                                                            ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_ocimem                                                                   ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg                                                               ; 48    ; 0              ; 27           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_im                                                                   ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_pib                                                                  ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo|the_lms_ctr_nios2_cpu_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_fifo                                                                 ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_dtrace|lms_ctr_nios2_cpu_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_dtrace                                                               ; 107   ; 0              ; 96           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_itrace                                                               ; 24    ; 17             ; 22           ; 17             ; 53     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_dbrk                                                                 ; 92    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_xbrk                                                                 ; 58    ; 5              ; 55           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_break                                                                ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci|the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug                                                                ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_nios2_oci                                                                                                          ; 164   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|lms_ctr_nios2_cpu_cpu_register_bank_b|the_altsyncram|auto_generated                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|lms_ctr_nios2_cpu_cpu_register_bank_b                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|lms_ctr_nios2_cpu_cpu_register_bank_a|the_altsyncram|auto_generated                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|lms_ctr_nios2_cpu_cpu_register_bank_a                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu|the_lms_ctr_nios2_cpu_cpu_test_bench                                                                                                         ; 444   ; 3              ; 410          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu|cpu                                                                                                                                              ; 181   ; 0              ; 27           ; 0              ; 244    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|nios2_cpu                                                                                                                                                  ; 181   ; 3              ; 0            ; 3              ; 244    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|lms_ctr_gpio                                                                                                                                               ; 39    ; 28             ; 28           ; 28             ; 36     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|leds                                                                                                                                                       ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|i2c_opencores_0|i2c_master_top_inst|byte_controller|bit_controller                                                                                         ; 27    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|i2c_opencores_0|i2c_master_top_inst|byte_controller                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|i2c_opencores_0|i2c_master_top_inst                                                                                                                        ; 19    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|i2c_opencores_0                                                                                                                                            ; 15    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|fpga_spi                                                                                                                                                   ; 25    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|flash_spi                                                                                                                                                  ; 25    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|dual_boot_0|alt_dual_boot_avmm_comp                                                                                                                        ; 39    ; 0              ; 28           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|dual_boot_0                                                                                                                                                ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|dac_spi                                                                                                                                                    ; 25    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0|av_fifo_int_0                                                                                                                                              ; 73    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst10|u0                                                                                                                                                            ; 47    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; inst10                                                                                                                                                               ; 46    ; 18             ; 0            ; 18             ; 56     ; 18              ; 18            ; 18              ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; inst9|pllcfg_inst|fsmB                                                                                                                                               ; 30    ; 8              ; 5            ; 8              ; 12     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst9|pllcfg_inst|fsmA                                                                                                                                               ; 30    ; 6              ; 5            ; 6              ; 12     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst9|pllcfg_inst                                                                                                                                                    ; 39    ; 27             ; 0            ; 27             ; 205    ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst9                                                                                                                                                                ; 10    ; 10             ; 0            ; 10             ; 207    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst11|altclkctrl_0|clkctrl_altclkctrl_0_sub_component                                                                                                 ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst11|altclkctrl_0                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst11                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst10|altclkctrl_0|clkctrl_altclkctrl_0_sub_component                                                                                                 ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst10|altclkctrl_0                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst10                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst9|altclkctrl_0|clkctrl_altclkctrl_0_sub_component                                                                                                  ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst9|altclkctrl_0                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst9                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst8|altclkctrl_0|clkctrl_altclkctrl_0_sub_component                                                                                                  ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst8|altclkctrl_0                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst8                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst7|altclkctrl_0|clkctrl_altclkctrl_0_sub_component                                                                                                  ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst7|altclkctrl_0                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|clkctrl_inst7                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|ddrox1_inst7|ddrox1_inst|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                  ; 12    ; 7              ; 5            ; 7              ; 4      ; 7               ; 7             ; 7               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst7|ddrox1_inst7|ddrox1_inst                                                                                                                                       ; 15    ; 18             ; 0            ; 18             ; 7      ; 18              ; 18            ; 18              ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; inst7|ddrox1_inst7                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|ddrox1_inst6|ddrox1_inst|gpio_one_bit.i_loop[0].altgpio_bit_i                                                                                                  ; 12    ; 7              ; 5            ; 7              ; 4      ; 7               ; 7             ; 7               ; 2     ; 0              ; 1            ; 0                ; 1                 ;
; inst7|ddrox1_inst6|ddrox1_inst                                                                                                                                       ; 15    ; 18             ; 0            ; 18             ; 7      ; 18              ; 18            ; 18              ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; inst7|ddrox1_inst6                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_status_inst4                                                                                                                                      ; 7     ; 1              ; 1            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|altpll_inst3|auto_generated|pll_internal_phasestep|cmpr14                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|altpll_inst3|auto_generated|pll_internal_phasestep                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|altpll_inst3|auto_generated|phasestep_counter|cmpr12                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|altpll_inst3|auto_generated|phasestep_counter                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|altpll_inst3|auto_generated|altpll_dyn_phase_le5                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|altpll_inst3|auto_generated|altpll_dyn_phase_le4                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|altpll_inst3|auto_generated|altpll_dyn_phase_le2                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|altpll_inst3|auto_generated                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_ps_top_inst2|pll_ps_fsm_inst1                                                                                                                              ; 34    ; 0              ; 1            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_ps_top_inst2|pll_ps_inst0                                                                                                                                  ; 18    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_ps_top_inst2                                                                                                                                               ; 34    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|decode11|auto_generated                                                                   ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|cntr3|auto_generated                                                                      ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|cntr2|auto_generated                                                                      ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|cntr16|auto_generated                                                                     ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|cntr15|auto_generated                                                                     ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|cntr14|auto_generated                                                                     ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|cntr13|auto_generated                                                                     ; 9     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|cntr12|auto_generated                                                                     ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|cntr1|auto_generated                                                                      ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|cmpr7|auto_generated                                                                      ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|add_sub6|auto_generated                                                                   ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|add_sub5|auto_generated                                                                   ; 19    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component|altsyncram4|auto_generated                                                                ; 11    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ev01_component                                                                                           ; 27    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|pll_reconfig_module_inst1                                                                                                                                      ; 27    ; 28             ; 0            ; 28             ; 24     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|config_ctrl_inst0                                                                                                                                              ; 157   ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|bus_sync_reg3                                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|bus_sync_reg2                                                                                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|bus_sync_reg1                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|bus_sync_reg0                                                                                                                                                  ; 146   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|sync_reg10                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|sync_reg9                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|sync_reg8                                                                                                                                                      ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|sync_reg7                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|sync_reg6                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|sync_reg5                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|sync_reg4                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|sync_reg3                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|sync_reg2                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|sync_reg1                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7|sync_reg0                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst7                                                                                                                                                                ; 191   ; 8              ; 1            ; 8              ; 11     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst18                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
