Analysis & Synthesis report for top_level_reception_e
Sun Jun 19 21:11:30 2022
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. State Machine - |top_level_reception_e|morse_encoder_e:morse_encoder_ut|state_s
  9. State Machine - |top_level_reception_e|uart_receiver_e:uart_receiver_ut|state_s
 10. Registers Removed During Synthesis
 11. General Register Statistics
 12. Inverted Register Statistics
 13. Multiplexer Restructuring Statistics (Restructuring Performed)
 14. Parameter Settings for User Entity Instance: uart_receiver_e:uart_receiver_ut
 15. Parameter Settings for User Entity Instance: fifo_e:fifo_ut
 16. Port Connectivity Checks: "clock_divider_e:clock_divider_ut"
 17. Post-Synthesis Netlist Statistics for Top Partition
 18. Elapsed Time Per Partition
 19. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sun Jun 19 21:11:29 2022       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; top_level_reception_e                       ;
; Top-level Entity Name              ; top_level_reception_e                       ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 7,649                                       ;
;     Total combinational functions  ; 3,561                                       ;
;     Dedicated logic registers      ; 4,261                                       ;
; Total registers                    ; 4261                                        ;
; Total pins                         ; 6                                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0                                           ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                    ;
+------------------------------------------------------------------+-----------------------+-----------------------+
; Option                                                           ; Setting               ; Default Value         ;
+------------------------------------------------------------------+-----------------------+-----------------------+
; Device                                                           ; 10M16SCU324C8G        ;                       ;
; Top-level entity name                                            ; top_level_reception_e ; top_level_reception_e ;
; Family name                                                      ; MAX 10                ; Cyclone V             ;
; Use smart compilation                                            ; Off                   ; Off                   ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                    ; On                    ;
; Enable compact report table                                      ; Off                   ; Off                   ;
; Restructure Multiplexers                                         ; Auto                  ; Auto                  ;
; Create Debugging Nodes for IP Cores                              ; Off                   ; Off                   ;
; Preserve fewer node names                                        ; On                    ; On                    ;
; Intel FPGA IP Evaluation Mode                                    ; Enable                ; Enable                ;
; Verilog Version                                                  ; Verilog_2001          ; Verilog_2001          ;
; VHDL Version                                                     ; VHDL_1993             ; VHDL_1993             ;
; State Machine Processing                                         ; Auto                  ; Auto                  ;
; Safe State Machine                                               ; Off                   ; Off                   ;
; Extract Verilog State Machines                                   ; On                    ; On                    ;
; Extract VHDL State Machines                                      ; On                    ; On                    ;
; Ignore Verilog initial constructs                                ; Off                   ; Off                   ;
; Iteration limit for constant Verilog loops                       ; 5000                  ; 5000                  ;
; Iteration limit for non-constant Verilog loops                   ; 250                   ; 250                   ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                    ; On                    ;
; Infer RAMs from Raw Logic                                        ; On                    ; On                    ;
; Parallel Synthesis                                               ; On                    ; On                    ;
; DSP Block Balancing                                              ; Auto                  ; Auto                  ;
; NOT Gate Push-Back                                               ; On                    ; On                    ;
; Power-Up Don't Care                                              ; On                    ; On                    ;
; Remove Redundant Logic Cells                                     ; Off                   ; Off                   ;
; Remove Duplicate Registers                                       ; On                    ; On                    ;
; Ignore CARRY Buffers                                             ; Off                   ; Off                   ;
; Ignore CASCADE Buffers                                           ; Off                   ; Off                   ;
; Ignore GLOBAL Buffers                                            ; Off                   ; Off                   ;
; Ignore ROW GLOBAL Buffers                                        ; Off                   ; Off                   ;
; Ignore LCELL Buffers                                             ; Off                   ; Off                   ;
; Ignore SOFT Buffers                                              ; On                    ; On                    ;
; Limit AHDL Integers to 32 Bits                                   ; Off                   ; Off                   ;
; Optimization Technique                                           ; Balanced              ; Balanced              ;
; Carry Chain Length                                               ; 70                    ; 70                    ;
; Auto Carry Chains                                                ; On                    ; On                    ;
; Auto Open-Drain Pins                                             ; On                    ; On                    ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                   ; Off                   ;
; Auto ROM Replacement                                             ; On                    ; On                    ;
; Auto RAM Replacement                                             ; On                    ; On                    ;
; Auto DSP Block Replacement                                       ; On                    ; On                    ;
; Auto Shift Register Replacement                                  ; Auto                  ; Auto                  ;
; Allow Shift Register Merging across Hierarchies                  ; Auto                  ; Auto                  ;
; Auto Clock Enable Replacement                                    ; On                    ; On                    ;
; Strict RAM Replacement                                           ; Off                   ; Off                   ;
; Allow Synchronous Control Signals                                ; On                    ; On                    ;
; Force Use of Synchronous Clear Signals                           ; Off                   ; Off                   ;
; Auto RAM Block Balancing                                         ; On                    ; On                    ;
; Auto RAM to Logic Cell Conversion                                ; Off                   ; Off                   ;
; Auto Resource Sharing                                            ; Off                   ; Off                   ;
; Allow Any RAM Size For Recognition                               ; Off                   ; Off                   ;
; Allow Any ROM Size For Recognition                               ; Off                   ; Off                   ;
; Allow Any Shift Register Size For Recognition                    ; Off                   ; Off                   ;
; Use LogicLock Constraints during Resource Balancing              ; On                    ; On                    ;
; Ignore translate_off and synthesis_off directives                ; Off                   ; Off                   ;
; Timing-Driven Synthesis                                          ; On                    ; On                    ;
; Report Parameter Settings                                        ; On                    ; On                    ;
; Report Source Assignments                                        ; On                    ; On                    ;
; Report Connectivity Checks                                       ; On                    ; On                    ;
; Ignore Maximum Fan-Out Assignments                               ; Off                   ; Off                   ;
; Synchronization Register Chain Length                            ; 2                     ; 2                     ;
; Power Optimization During Synthesis                              ; Normal compilation    ; Normal compilation    ;
; HDL message level                                                ; Level2                ; Level2                ;
; Suppress Register Optimization Related Messages                  ; Off                   ; Off                   ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000                  ; 5000                  ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000                  ; 5000                  ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                   ; 100                   ;
; Clock MUX Protection                                             ; On                    ; On                    ;
; Auto Gated Clock Conversion                                      ; Off                   ; Off                   ;
; Block Design Naming                                              ; Auto                  ; Auto                  ;
; SDC constraint protection                                        ; Off                   ; Off                   ;
; Synthesis Effort                                                 ; Auto                  ; Auto                  ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                    ; On                    ;
; Pre-Mapping Resynthesis Optimization                             ; Off                   ; Off                   ;
; Analysis & Synthesis Message Level                               ; Medium                ; Medium                ;
; Disable Register Merging Across Hierarchies                      ; Auto                  ; Auto                  ;
; Resource Aware Inference For Block RAM                           ; On                    ; On                    ;
+------------------------------------------------------------------+-----------------------+-----------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.1%      ;
;     Processor 4            ;   0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                              ;
+--------------------------------------------------+-----------------+-----------------+----------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path                 ; Used in Netlist ; File Type       ; File Name with Absolute Path                                                                       ; Library ;
+--------------------------------------------------+-----------------+-----------------+----------------------------------------------------------------------------------------------------+---------+
; ../../src/mc_reception/uart_receiver_e.vhd       ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/uart_receiver_e.vhd       ;         ;
; ../../src/mc_reception/uart_receiver_a.vhd       ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/uart_receiver_a.vhd       ;         ;
; ../../src/mc_reception/top_level_reception_e.vhd ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/top_level_reception_e.vhd ;         ;
; ../../src/mc_reception/top_level_reception_a.vhd ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/top_level_reception_a.vhd ;         ;
; ../../src/mc_reception/morse_encoder_e.vhd       ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/morse_encoder_e.vhd       ;         ;
; ../../src/mc_reception/morse_encoder_a.vhd       ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/morse_encoder_a.vhd       ;         ;
; ../../src/mc_reception/fifo_e.vhd                ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_e.vhd                ;         ;
; ../../src/mc_reception/fifo_a.vhd                ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd                ;         ;
; ../../src/mc_reception/clock_divider_e.vhd       ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/clock_divider_e.vhd       ;         ;
; ../../src/mc_reception/clock_divider_a.vhd       ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/clock_divider_a.vhd       ;         ;
+--------------------------------------------------+-----------------+-----------------+----------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary               ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 7,649       ;
;                                             ;             ;
; Total combinational functions               ; 3561        ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 2961        ;
;     -- 3 input functions                    ; 451         ;
;     -- <=2 input functions                  ; 149         ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 3464        ;
;     -- arithmetic mode                      ; 97          ;
;                                             ;             ;
; Total registers                             ; 4261        ;
;     -- Dedicated logic registers            ; 4261        ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 6           ;
;                                             ;             ;
; Embedded Multiplier 9-bit elements          ; 0           ;
;                                             ;             ;
; Maximum fan-out node                        ; clk_i~input ;
; Maximum fan-out                             ; 4261        ;
; Total fan-out                               ; 26337       ;
; Average fan-out                             ; 3.36        ;
+---------------------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                         ;
+---------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+---------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node            ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; ADC blocks ; Full Hierarchy Name                                     ; Entity Name           ; Library Name ;
+---------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+---------------------------------------------------------+-----------------------+--------------+
; |top_level_reception_e                ; 3561 (0)            ; 4261 (0)                  ; 0           ; 0          ; 0            ; 0       ; 0         ; 6    ; 0            ; 0          ; |top_level_reception_e                                  ; top_level_reception_e ; work         ;
;    |clock_divider_e:clock_divider_ut| ; 106 (106)           ; 65 (65)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |top_level_reception_e|clock_divider_e:clock_divider_ut ; clock_divider_e       ; work         ;
;    |fifo_e:fifo_ut|                   ; 3335 (3335)         ; 4125 (4125)               ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |top_level_reception_e|fifo_e:fifo_ut                   ; fifo_e                ; work         ;
;    |morse_encoder_e:morse_encoder_ut| ; 65 (65)             ; 43 (43)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |top_level_reception_e|morse_encoder_e:morse_encoder_ut ; morse_encoder_e       ; work         ;
;    |uart_receiver_e:uart_receiver_ut| ; 55 (55)             ; 28 (28)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |top_level_reception_e|uart_receiver_e:uart_receiver_ut ; uart_receiver_e       ; work         ;
+---------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+---------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |top_level_reception_e|morse_encoder_e:morse_encoder_ut|state_s                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+-----------------+
; Name                 ; state_s.wait_bit0_st ; state_s.dash_bit0_st ; state_s.dot_bit0_st ; state_s.data_bit0_st ; state_s.wait_bit1_st ; state_s.dash_bit1_st ; state_s.dot_bit1_st ; state_s.data_bit1_st ; state_s.wait_bit2_st ; state_s.dash_bit2_st ; state_s.dot_bit2_st ; state_s.data_bit2_st ; state_s.wait_bit3_st ; state_s.dash_bit3_st ; state_s.dot_bit3_st ; state_s.data_bit3_st ; state_s.wait_bit4_st ; state_s.dash_bit4_st ; state_s.dot_bit4_st ; state_s.data_bit4_st ; state_s.wait_bit5_st ; state_s.dash_bit5_st ; state_s.dot_bit5_st ; state_s.data_bit5_st ; state_s.wait_bit6_st ; state_s.dash_bit6_st ; state_s.dot_bit6_st ; state_s.data_bit6_st ; state_s.wait_bit7_st ; state_s.dash_bit7_st ; state_s.dot_bit7_st ; state_s.data_bit7_st ; state_s.wait_data_st ; state_s.read_data_st ; state_s.idle_st ;
+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+-----------------+
; state_s.idle_st      ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0               ;
; state_s.read_data_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 1                    ; 1               ;
; state_s.wait_data_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 1                    ; 0                    ; 1               ;
; state_s.data_bit7_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 1                    ; 0                    ; 0                    ; 1               ;
; state_s.dot_bit7_st  ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dash_bit7_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 1                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.wait_bit7_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 1                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.data_bit6_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 1                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dot_bit6_st  ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dash_bit6_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 1                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.wait_bit6_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 1                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.data_bit5_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 1                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dot_bit5_st  ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dash_bit5_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 1                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.wait_bit5_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 1                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.data_bit4_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 1                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dot_bit4_st  ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dash_bit4_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 1                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.wait_bit4_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 1                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.data_bit3_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 1                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dot_bit3_st  ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dash_bit3_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 1                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.wait_bit3_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 1                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.data_bit2_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 1                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dot_bit2_st  ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dash_bit2_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 1                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.wait_bit2_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 1                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.data_bit1_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 1                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dot_bit1_st  ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dash_bit1_st ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 1                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.wait_bit1_st ; 0                    ; 0                    ; 0                   ; 0                    ; 1                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.data_bit0_st ; 0                    ; 0                    ; 0                   ; 1                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dot_bit0_st  ; 0                    ; 0                    ; 1                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.dash_bit0_st ; 0                    ; 1                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
; state_s.wait_bit0_st ; 1                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                    ; 0                    ; 0                    ; 1               ;
+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+---------------------+----------------------+----------------------+----------------------+-----------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |top_level_reception_e|uart_receiver_e:uart_receiver_ut|state_s                                                             ;
+-------------------------+--------------------+------------------------+-------------------------+-------------------------+-----------------+
; Name                    ; state_s.cleanup_st ; state_s.rx_stop_bit_st ; state_s.rx_data_bits_st ; state_s.rx_start_bit_st ; state_s.idle_st ;
+-------------------------+--------------------+------------------------+-------------------------+-------------------------+-----------------+
; state_s.idle_st         ; 0                  ; 0                      ; 0                       ; 0                       ; 0               ;
; state_s.rx_start_bit_st ; 0                  ; 0                      ; 0                       ; 1                       ; 1               ;
; state_s.rx_data_bits_st ; 0                  ; 0                      ; 1                       ; 0                       ; 1               ;
; state_s.rx_stop_bit_st  ; 0                  ; 1                      ; 0                       ; 0                       ; 1               ;
; state_s.cleanup_st      ; 1                  ; 0                      ; 0                       ; 0                       ; 1               ;
+-------------------------+--------------------+------------------------+-------------------------+-------------------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                    ;
+----------------------------------------------------+------------------------------------------------------------------+
; Register name                                      ; Reason for Removal                                               ;
+----------------------------------------------------+------------------------------------------------------------------+
; clock_divider_e:clock_divider_ut|count_dash_s[31]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[31] ;
; clock_divider_e:clock_divider_ut|count_dash_s[30]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[30] ;
; clock_divider_e:clock_divider_ut|count_dash_s[29]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[29] ;
; clock_divider_e:clock_divider_ut|count_dash_s[28]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[28] ;
; clock_divider_e:clock_divider_ut|count_dash_s[27]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[27] ;
; clock_divider_e:clock_divider_ut|count_dash_s[26]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[26] ;
; clock_divider_e:clock_divider_ut|count_dash_s[25]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[25] ;
; clock_divider_e:clock_divider_ut|count_dash_s[24]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[24] ;
; clock_divider_e:clock_divider_ut|count_dash_s[23]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[23] ;
; clock_divider_e:clock_divider_ut|count_dash_s[21]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[21] ;
; clock_divider_e:clock_divider_ut|count_dash_s[18]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[18] ;
; clock_divider_e:clock_divider_ut|count_dash_s[14]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[14] ;
; clock_divider_e:clock_divider_ut|count_dash_s[13]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[13] ;
; clock_divider_e:clock_divider_ut|count_dash_s[12]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[12] ;
; clock_divider_e:clock_divider_ut|count_dash_s[9]   ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[9]  ;
; clock_divider_e:clock_divider_ut|count_dash_s[6]   ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[6]  ;
; clock_divider_e:clock_divider_ut|count_dash_s[5]   ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[5]  ;
; clock_divider_e:clock_divider_ut|count_dash_s[4]   ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[4]  ;
; clock_divider_e:clock_divider_ut|count_dash_s[3]   ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[3]  ;
; clock_divider_e:clock_divider_ut|count_dash_s[2]   ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[2]  ;
; clock_divider_e:clock_divider_ut|count_dash_s[1]   ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[1]  ;
; clock_divider_e:clock_divider_ut|count_dash_s[0]   ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[0]  ;
; clock_divider_e:clock_divider_ut|count_dash_s[22]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[22] ;
; clock_divider_e:clock_divider_ut|count_dash_s[20]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[20] ;
; clock_divider_e:clock_divider_ut|count_dash_s[19]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[19] ;
; clock_divider_e:clock_divider_ut|count_dash_s[17]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[17] ;
; clock_divider_e:clock_divider_ut|count_dash_s[16]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[16] ;
; clock_divider_e:clock_divider_ut|count_dash_s[15]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[15] ;
; clock_divider_e:clock_divider_ut|count_dash_s[11]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[11] ;
; clock_divider_e:clock_divider_ut|count_dash_s[10]  ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[10] ;
; clock_divider_e:clock_divider_ut|count_dash_s[8]   ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[8]  ;
; clock_divider_e:clock_divider_ut|count_dash_s[7]   ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[7]  ;
; clock_divider_e:clock_divider_ut|count_dot_en_s[0] ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[0]  ;
; clock_divider_e:clock_divider_ut|count_dot_en_s[1] ; Merged with clock_divider_e:clock_divider_ut|count_dash_en_s[1]  ;
; Total Number of Removed Registers = 34             ;                                                                  ;
+----------------------------------------------------+------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 4261  ;
; Number of registers using Synchronous Clear  ; 40    ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 113   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 4164  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------------------+
; Inverted Register Statistics                                  ;
+-----------------------------------------------------+---------+
; Inverted Register                                   ; Fan out ;
+-----------------------------------------------------+---------+
; clock_divider_e:clock_divider_ut|count_dash_en_s[0] ; 4       ;
; Total number of inverted registers = 1              ;         ;
+-----------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------+
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[0][3]                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[1][3]                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[2][0]                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[3][0]                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[4][7]                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[5][7]                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[6][2]                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[7][2]                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[8][7]                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[9][3]                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[10][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[11][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[12][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[13][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[14][5]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[15][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[16][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[17][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[18][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[19][6]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[20][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[21][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[22][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[23][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[24][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[25][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[26][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[27][6]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[28][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[29][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[30][6]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[31][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[32][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[33][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[34][6]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[35][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[36][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[37][6]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[38][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[39][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[40][5]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[41][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[42][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[43][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[44][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[45][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[46][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[47][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[48][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[49][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[50][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[51][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[52][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[53][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[54][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[55][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[56][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[57][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[58][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[59][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[60][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[61][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[62][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[63][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[64][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[65][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[66][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[67][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[68][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[69][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[70][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[71][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[72][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[73][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[74][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[75][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[76][0]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[77][5]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[78][6]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[79][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[80][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[81][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[82][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[83][5]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[84][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[85][5]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[86][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[87][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[88][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[89][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[90][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[91][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[92][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[93][7]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[94][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[95][3]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[96][1]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[97][4]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[98][0]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[99][2]               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[100][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[101][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[102][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[103][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[104][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[105][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[106][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[107][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[108][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[109][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[110][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[111][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[112][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[113][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[114][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[115][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[116][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[117][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[118][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[119][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[120][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[121][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[122][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[123][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[124][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[125][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[126][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[127][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[128][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[129][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[130][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[131][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[132][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[133][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[134][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[135][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[136][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[137][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[138][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[139][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[140][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[141][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[142][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[143][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[144][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[145][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[146][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[147][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[148][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[149][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[150][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[151][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[152][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[153][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[154][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[155][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[156][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[157][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[158][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[159][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[160][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[161][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[162][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[163][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[164][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[165][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[166][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[167][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[168][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[169][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[170][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[171][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[172][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[173][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[174][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[175][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[176][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[177][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[178][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[179][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[180][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[181][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[182][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[183][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[184][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[185][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[186][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[187][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[188][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[189][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[190][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[191][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[192][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[193][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[194][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[195][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[196][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[197][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[198][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[199][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[200][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[201][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[202][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[203][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[204][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[205][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[206][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[207][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[208][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[209][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[210][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[211][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[212][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[213][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[214][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[215][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[216][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[217][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[218][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[219][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[220][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[221][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[222][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[223][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[224][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[225][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[226][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[227][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[228][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[229][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[230][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[231][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[232][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[233][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[234][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[235][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[236][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[237][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[238][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[239][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[240][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[241][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[242][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[243][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[244][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[245][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[246][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[247][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[248][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[249][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[250][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[251][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[252][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[253][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[254][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[255][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[256][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[257][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[258][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[259][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[260][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[261][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[262][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[263][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[264][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[265][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[266][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[267][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[268][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[269][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[270][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[271][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[272][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[273][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[274][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[275][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[276][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[277][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[278][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[279][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[280][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[281][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[282][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[283][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[284][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[285][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[286][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[287][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[288][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[289][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[290][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[291][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[292][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[293][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[294][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[295][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[296][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[297][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[298][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[299][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[300][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[301][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[302][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[303][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[304][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[305][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[306][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[307][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[308][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[309][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[310][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[311][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[312][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[313][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[314][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[315][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[316][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[317][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[318][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[319][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[320][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[321][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[322][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[323][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[324][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[325][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[326][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[327][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[328][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[329][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[330][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[331][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[332][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[333][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[334][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[335][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[336][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[337][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[338][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[339][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[340][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[341][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[342][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[343][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[344][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[345][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[346][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[347][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[348][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[349][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[350][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[351][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[352][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[353][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[354][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[355][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[356][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[357][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[358][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[359][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[360][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[361][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[362][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[363][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[364][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[365][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[366][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[367][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[368][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[369][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[370][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[371][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[372][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[373][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[374][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[375][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[376][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[377][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[378][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[379][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[380][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[381][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[382][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[383][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[384][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[385][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[386][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[387][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[388][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[389][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[390][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[391][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[392][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[393][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[394][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[395][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[396][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[397][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[398][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[399][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[400][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[401][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[402][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[403][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[404][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[405][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[406][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[407][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[408][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[409][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[410][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[411][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[412][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[413][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[414][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[415][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[416][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[417][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[418][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[419][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[420][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[421][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[422][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[423][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[424][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[425][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[426][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[427][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[428][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[429][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[430][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[431][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[432][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[433][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[434][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[435][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[436][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[437][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[438][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[439][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[440][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[441][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[442][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[443][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[444][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[445][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[446][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[447][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[448][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[449][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[450][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[451][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[452][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[453][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[454][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[455][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[456][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[457][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[458][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[459][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[460][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[461][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[462][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[463][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[464][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[465][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[466][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[467][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[468][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[469][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[470][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[471][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[472][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[473][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[474][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[475][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[476][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[477][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[478][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[479][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[480][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[481][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[482][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[483][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[484][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[485][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[486][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[487][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[488][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[489][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[490][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[491][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[492][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[493][7]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[494][1]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[495][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[496][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[497][3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[498][6]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[499][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[500][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[501][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[502][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[503][5]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[504][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[505][0]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[506][2]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[507][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[508][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[509][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[510][4]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_DATA_s[511][4]              ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|FIFO_COUNT_s[10]                 ;
; 4:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|RD_INDEX_s[8]                    ;
; 4:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |top_level_reception_e|fifo_e:fifo_ut|WR_INDEX_s[6]                    ;
; 7:1                ; 11 bits   ; 44 LEs        ; 11 LEs               ; 33 LEs                 ; Yes        ; |top_level_reception_e|uart_receiver_e:uart_receiver_ut|clk_count_s[2] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top_level_reception_e|uart_receiver_e:uart_receiver_ut|bit_index_s    ;
; 512:1              ; 8 bits    ; 2728 LEs      ; 2728 LEs             ; 0 LEs                  ; No         ; |top_level_reception_e|fifo_e:fifo_ut|Mux5                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: uart_receiver_e:uart_receiver_ut ;
+----------------+-------+------------------------------------------------------+
; Parameter Name ; Value ; Type                                                 ;
+----------------+-------+------------------------------------------------------+
; clk_per_bdrate ; 1250  ; Signed Integer                                       ;
+----------------+-------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo_e:fifo_ut ;
+----------------+-------+------------------------------------+
; Parameter Name ; Value ; Type                               ;
+----------------+-------+------------------------------------+
; width_g        ; 8     ; Signed Integer                     ;
; depth_g        ; 512   ; Signed Integer                     ;
+----------------+-------+------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "clock_divider_e:clock_divider_ut"                                                    ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                             ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; brd_o ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 6                           ;
; cycloneiii_ff         ; 4261                        ;
;     CLR               ; 89                          ;
;     ENA               ; 4100                        ;
;     ENA CLR           ; 24                          ;
;     ENA SCLR          ; 40                          ;
;     plain             ; 8                           ;
; cycloneiii_lcell_comb ; 3561                        ;
;     arith             ; 97                          ;
;         2 data inputs ; 87                          ;
;         3 data inputs ; 10                          ;
;     normal            ; 3464                        ;
;         1 data inputs ; 6                           ;
;         2 data inputs ; 56                          ;
;         3 data inputs ; 441                         ;
;         4 data inputs ; 2961                        ;
;                       ;                             ;
; Max LUT depth         ; 9.00                        ;
; Average LUT depth     ; 6.66                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:11     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Sun Jun 19 21:11:01 2022
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off top_level_reception_e -c top_level_reception_e
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_reception/uart_receiver_e.vhd
    Info (12023): Found entity 1: uart_receiver_e File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/uart_receiver_e.vhd Line: 12
Info (12021): Found 1 design units, including 0 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_reception/uart_receiver_a.vhd
    Info (12022): Found design unit 1: uart_receiver_e-uart_receiver_a File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/uart_receiver_a.vhd Line: 5
Info (12021): Found 1 design units, including 1 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_reception/top_level_reception_e.vhd
    Info (12023): Found entity 1: top_level_reception_e File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/top_level_reception_e.vhd Line: 5
Info (12021): Found 1 design units, including 0 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_reception/top_level_reception_a.vhd
    Info (12022): Found design unit 1: top_level_reception_e-top_level_reception_a File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/top_level_reception_a.vhd Line: 5
Info (12021): Found 1 design units, including 1 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_reception/morse_encoder_e.vhd
    Info (12023): Found entity 1: morse_encoder_e File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/morse_encoder_e.vhd Line: 5
Info (12021): Found 1 design units, including 0 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_reception/morse_encoder_a.vhd
    Info (12022): Found design unit 1: morse_encoder_e-morse_encoder_a File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/morse_encoder_a.vhd Line: 5
Info (12021): Found 1 design units, including 1 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_reception/fifo_e.vhd
    Info (12023): Found entity 1: fifo_e File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_e.vhd Line: 5
Info (12021): Found 1 design units, including 0 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_reception/fifo_a.vhd
    Info (12022): Found design unit 1: fifo_e-fifo_a File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd Line: 5
Info (12021): Found 1 design units, including 1 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_reception/clock_divider_e.vhd
    Info (12023): Found entity 1: clock_divider_e File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/clock_divider_e.vhd Line: 5
Info (12021): Found 1 design units, including 0 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_reception/clock_divider_a.vhd
    Info (12022): Found design unit 1: clock_divider_e-clock_divider_a File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/clock_divider_a.vhd Line: 5
Info (12127): Elaborating entity "top_level_reception_e" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at top_level_reception_a.vhd(71): object "brd_s" assigned a value but never read File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/top_level_reception_a.vhd Line: 71
Info (12128): Elaborating entity "uart_receiver_e" for hierarchy "uart_receiver_e:uart_receiver_ut" File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/top_level_reception_a.vhd Line: 76
Info (12128): Elaborating entity "clock_divider_e" for hierarchy "clock_divider_e:clock_divider_ut" File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/top_level_reception_a.vhd Line: 79
Info (12128): Elaborating entity "fifo_e" for hierarchy "fifo_e:fifo_ut" File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/top_level_reception_a.vhd Line: 81
Info (12128): Elaborating entity "morse_encoder_e" for hierarchy "morse_encoder_e:morse_encoder_ut" File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/top_level_reception_a.vhd Line: 84
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 7666 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 3 input pins
    Info (21059): Implemented 3 output pins
    Info (21061): Implemented 7660 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4842 megabytes
    Info: Processing ended: Sun Jun 19 21:11:30 2022
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:35


