# SystemVerilog-Tutorials
SystemVerilog derslerinde yazdığım kodları içermektedir. <br/>

Youtube'da yayınladığım ders anlatım videolarına aşağıdaki linkten ulaşabilirsiniz. <br/>

https://www.youtube.com/c/MuhammedKocaoğlu  <br/>

![SystemVerilog_logo](https://user-images.githubusercontent.com/68936726/152042581-f54a9baf-2ee5-4c5e-81ff-b515d0a17152.png) <br/>

LinkedIn <br/>
https://www.linkedin.com/in/muhammedkocaoglu <br/>

 Dersleri hazırlarken yanlış bilgi vermemek için olabildiğince çok kaynaktan yararlanmaya çalışıyorum. Videolarımı hazırlarken faydalandığım kaynakları burada paylaşacağım ve zamanla üzerine eklemeler de olacak. Sizler de bu alana katkı sağlayabilirsiniz. <br/> 

https://www.udemy.com/course/synthesizable-systemverilog-constructs-for-rtl-design/ <br/> 
https://www.verilogpro.com/systemverilog/  <br/> 
https://www.chipverify.com/systemverilog/systemverilog-tutorial <br/> 
https://faculty.kfupm.edu.sa/COE/aimane/coe405/FPGA%20Prototyping%20with%20Verilog%20examples.pdf <br/> 
