// synthesis verilog_input_version verilog_2001
module top_module (
    input [3:0] in,
    output reg [1:0] pos  );
    always @(*) begin
        casex(in[3:0])
            4'bxxx1:pos[1:0]=2'h0;
            4'bxx10:pos[1:0]=2'h1;
            4'bx100:pos[1:0]=2'h2;
            4'b1000:pos[1:0]=2'h3;
            default:pos[1:0]=2'h0;
        endcase
    end
endmodule

