<!--
::METADATA::
type: theory
topic_id: vhdl-01-introduccion
file_id: teoria-introduccion-vhdl
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 1
tags: [VHDL, HDL, introduccion, historia, sintaxis]
search_keywords: "VHDL, HDL, lenguaje descripciÃ³n hardware, introducciÃ³n"
-->

> ğŸ  **NavegaciÃ³n:** [â† Volver al Ãndice](../02-01-Intro.md) | [MÃ©todos â†’](../methods/VHDL-01-Metodos-EstructuraBasica.md)

---

# IntroducciÃ³n a VHDL

## 1. Â¿QuÃ© es VHDL?

**VHDL** = VHSIC Hardware Description Language
**VHSIC** = Very High Speed Integrated Circuit

### 1.1 DefiniciÃ³n

VHDL es un **lenguaje de descripciÃ³n de hardware** (HDL) que permite:
- Describir el comportamiento de circuitos digitales
- Modelar sistemas a diferentes niveles de abstracciÃ³n
- Simular diseÃ±os antes de implementarlos
- Sintetizar hardware real en FPGAs o ASICs

### 1.2 Historia

| AÃ±o | Evento |
|-----|--------|
| 1981 | Iniciado por DoD (Departamento de Defensa USA) |
| 1987 | Estandarizado IEEE 1076-1987 |
| 1993 | ActualizaciÃ³n IEEE 1076-1993 |
| 2000 | IEEE 1076-2000 |
| 2008 | IEEE 1076-2008 (VHDL-2008) |
| 2019 | IEEE 1076-2019 |

---

## 2. CaracterÃ­sticas de VHDL

### 2.1 Ventajas

- âœ… **Independiente de tecnologÃ­a:** El mismo cÃ³digo puede sintetizarse en diferentes FPGAs
- âœ… **DocumentaciÃ³n implÃ­cita:** El cÃ³digo describe el hardware
- âœ… **SimulaciÃ³n:** Verificar antes de fabricar
- âœ… **ReutilizaciÃ³n:** Componentes pueden usarse en mÃºltiples proyectos
- âœ… **Portabilidad:** CÃ³digo estÃ¡ndar IEEE

### 2.2 CaracterÃ­sticas del Lenguaje

- **Fuertemente tipado:** Requiere declaraciÃ³n explÃ­cita de tipos
- **No sensible a mayÃºsculas:** `Signal` = `SIGNAL` = `signal`
- **Concurrente:** Las sentencias se ejecutan en paralelo (como el hardware)
- **Secuencial:** TambiÃ©n permite descripciÃ³n secuencial dentro de procesos

---

## 3. Niveles de AbstracciÃ³n

### 3.1 JerarquÃ­a de DescripciÃ³n

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚         Nivel de Sistema            â”‚  â† Algoritmos, comportamiento
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚     Nivel de Transferencia          â”‚  â† RTL (Register Transfer Level)
â”‚        de Registros                 â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚        Nivel de Compuertas          â”‚  â† LÃ³gica combinacional/secuencial
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚        Nivel de Switch              â”‚  â† Transistores (no sintetizable)
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### 3.2 DescripciÃ³n RTL

El nivel mÃ¡s comÃºn para sÃ­ntesis:
- Registros (flip-flops)
- LÃ³gica combinacional entre registros
- Transferencias de datos controladas por reloj

---

## 4. Flujo de DiseÃ±o

### 4.1 Proceso TÃ­pico

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Especifica-  â”‚
â”‚    ciÃ³n      â”‚
â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
       â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   CÃ³digo     â”‚  â† VHDL
â”‚    VHDL      â”‚
â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
       â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  SimulaciÃ³n  â”‚  â† ModelSim, GHDL
â”‚   funcional  â”‚
â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
       â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   SÃ­ntesis   â”‚  â† Quartus, Vivado, ISE
â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
       â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Place & Routeâ”‚
â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
       â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  SimulaciÃ³n  â”‚
â”‚   temporal   â”‚
â””â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜
       â–¼
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  Programar   â”‚  â† FPGA
â”‚    FPGA      â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### 4.2 Herramientas

| Herramienta | Uso |
|-------------|-----|
| Quartus Prime | FPGAs Intel/Altera |
| Vivado | FPGAs Xilinx |
| ModelSim | SimulaciÃ³n |
| GHDL | SimulaciÃ³n (open source) |
| GTKWave | Visor de formas de onda |

---

## 5. Estructura BÃ¡sica de VHDL

### 5.1 Unidades de DiseÃ±o

```vhdl
-- 1. LIBRARY: Importar bibliotecas
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

-- 2. ENTITY: Interfaz externa (puertos)
entity nombre_entidad is
    port (
        -- declaraciÃ³n de puertos
    );
end entity nombre_entidad;

-- 3. ARCHITECTURE: ImplementaciÃ³n interna
architecture nombre_arq of nombre_entidad is
    -- declaraciones
begin
    -- implementaciÃ³n
end architecture nombre_arq;
```

### 5.2 Ejemplo Completo: Compuerta AND

```vhdl
-- Bibliotecas
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

-- Entidad
entity compuerta_and is
    port (
        A : in  std_logic;
        B : in  std_logic;
        Y : out std_logic
    );
end entity compuerta_and;

-- Arquitectura
architecture behavioral of compuerta_and is
begin
    Y <= A and B;
end architecture behavioral;
```

---

## 6. Bibliotecas EstÃ¡ndar

### 6.1 IEEE.STD_LOGIC_1164

Define el tipo `std_logic` con 9 valores posibles:

| Valor | Significado |
|-------|-------------|
| 'U' | Uninitialized (no inicializado) |
| 'X' | Forcing Unknown (desconocido fuerte) |
| '0' | Forcing 0 (cero fuerte) |
| '1' | Forcing 1 (uno fuerte) |
| 'Z' | High Impedance (alta impedancia) |
| 'W' | Weak Unknown (desconocido dÃ©bil) |
| 'L' | Weak 0 (cero dÃ©bil) |
| 'H' | Weak 1 (uno dÃ©bil) |
| '-' | Don't Care |

**En sÃ­ntesis tÃ­picamente se usan:** '0', '1', 'Z', '-'

### 6.2 IEEE.NUMERIC_STD

Proporciona tipos para aritmÃ©tica:
- `unsigned`: Vector sin signo
- `signed`: Vector con signo (complemento a 2)
- Operaciones: +, -, *, comparaciones

### 6.3 DeclaraciÃ³n de Bibliotecas

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;    -- std_logic, std_logic_vector
use IEEE.NUMERIC_STD.ALL;        -- unsigned, signed, aritmÃ©tica
```

---

## 7. Identificadores y Comentarios

### 7.1 Reglas para Identificadores

- Deben comenzar con letra
- Pueden contener letras, nÃºmeros y guiÃ³n bajo
- No pueden terminar con guiÃ³n bajo
- No pueden tener dos guiones bajos consecutivos
- No sensibles a mayÃºsculas/minÃºsculas

```vhdl
-- VÃ¡lidos
signal contador : integer;
signal Dato_Entrada : std_logic;
signal CLK_100MHz : std_logic;

-- InvÃ¡lidos
signal 1contador : integer;     -- comienza con nÃºmero
signal dato__salida : std_logic; -- doble guiÃ³n bajo
signal valor_ : std_logic;      -- termina con guiÃ³n bajo
```

### 7.2 Comentarios

```vhdl
-- Esto es un comentario de lÃ­nea

/* 
   Esto es un comentario
   de mÃºltiples lÃ­neas (VHDL-2008)
*/
```

---

## 8. Palabras Reservadas

```
abs, access, after, alias, all, and, architecture, array,
assert, attribute, begin, block, body, buffer, bus, case,
component, configuration, constant, disconnect, downto,
else, elsif, end, entity, exit, file, for, function,
generate, generic, group, guarded, if, impure, in, inertial,
inout, is, label, library, linkage, literal, loop, map,
mod, nand, new, next, nor, not, null, of, on, open, or,
others, out, package, port, postponed, procedure, process,
protected, pure, range, record, register, reject, rem,
report, return, rol, ror, select, severity, signal, shared,
sla, sll, sra, srl, subtype, then, to, transport, type,
unaffected, units, until, use, variable, wait, when, while,
with, xnor, xor
```

---

## 9. Operadores

### 9.1 Operadores LÃ³gicos

```vhdl
and, or, nand, nor, xor, xnor, not
```

### 9.2 Operadores Relacionales

```vhdl
=    -- igual
/=   -- diferente
<    -- menor que
<=   -- menor o igual
>    -- mayor que
>=   -- mayor o igual
```

### 9.3 Operadores AritmÃ©ticos

```vhdl
+    -- suma
-    -- resta
*    -- multiplicaciÃ³n
/    -- divisiÃ³n
mod  -- mÃ³dulo
rem  -- residuo
**   -- exponenciaciÃ³n
abs  -- valor absoluto
```

### 9.4 Operadores de Desplazamiento (VHDL-93+)

```vhdl
sll  -- shift left logical
srl  -- shift right logical
sla  -- shift left arithmetic
sra  -- shift right arithmetic
rol  -- rotate left
ror  -- rotate right
```

### 9.5 Operador de ConcatenaciÃ³n

```vhdl
&    -- concatenaciÃ³n
-- Ejemplo: "01" & "10" = "0110"
```

---

## 10. VHDL vs Verilog

| Aspecto | VHDL | Verilog |
|---------|------|---------|
| Origen | DoD/IEEE | Industria |
| Tipado | Fuerte | DÃ©bil |
| Sintaxis | Verbose (Ada-like) | Concisa (C-like) |
| Case | Insensible | Sensible |
| Uso | Europa, militar | USA, industria |
| EstÃ¡ndar | IEEE 1076 | IEEE 1364 |

---

## Referencias

- IEEE Std 1076-2008, "IEEE Standard VHDL Language Reference Manual"
- Ashenden, P. J. (2008). *The Designer's Guide to VHDL*. Morgan Kaufmann.
- Pedroni, V. A. (2010). *Circuit Design with VHDL*. MIT Press.

---

<!-- IA_CONTEXT
NIVEL: BÃ¡sico (1/3)
PREREQUISITOS: Conocimientos bÃ¡sicos de diseÃ±o digital
CONEXIONES: Base para todos los temas de VHDL
ERRORES_COMUNES: Confundir asignaciÃ³n <=/:=, olvidar bibliotecas, no entender concurrencia
-->
