module ed_sim_async_clk_source #(
		parameter CLOCK_RATE = 392000000,
		parameter CLOCK_UNIT = 1
	) (
		output wire  clk  // clk.clk
	);
endmodule

