# Терминалы PSXCPU

У процессора очень много терминалов - 208. Это обусловлено большим количеством шин.

А внутри их становится ещё больше, потому что VDD/VSS с одной ноги приходят сразу на 2 спаренных контакта.

Питание и земля огибает процессор по краям, а также пересекает его крест-на-крест, поэтому центральную область мы называем "перекрестием".

[[File:IC103 contacts.jpg|1000px]]

[[File:PSXCPU pads service manual.jpg|1000px]]

= Тайминг =

= Последовательный интерфейс =

= Шины =

Шины бывают двух типов - шины адреса и шины данных.

Отличие заключается в том, что адресные шины идут всегда ИЗ процессора, а шины данных - двунаправленные. По этой причине шины данных могут быть "отключены" (имеют tri-state логику).

У процессора PSX три набора шин:
* DRAM bus : соединяется с оперативной памятью
* Sub-system bus : соединяет CPU со всеми остальными устройствами
* GPU bus : шина для обмена данными с GPU

Шины данных используют двунаправленные контакты:

[[File:Bidirectional pads.jpg]]

(на картинке En=1 означает что контакт работает наружу, иначе контакт для чтения)

== DD ==

32-разрядная DRAM Data bus. Предназначена для передачи данных между CPU и DRAM.

Внутренне контакты шины DD имеют разводку на 6 шлангов:

[[File:DD pad.jpg|800px]]

* WR=1, когда цикл записи (CPU выдает данные наружу)
* RD=1, когда цикл чтения (CPU получает данные снаружи). Я не совсем уверен что это RD, это может быть например и сигнал сброса RES=1 и ещё что-нибудь ещё, что не даёт шине работать наружу. Так или иначе, но шина работает наружу только при комбинации ab = 10.
* CPU/DD(n): данные для выдачи на шину данных
* DD(n)/CPU: данные для чтения
* e/f: назначение пока не понятно. Эти линии соединяют контакты по-очереди (F приходит с предыдущего контакта, а E уходит на вход F следующего). Самый первый F и самый последний E уходят куда-то далеко в недра CPU. Возможно какая-то грязная схема, для проверки входных данных на 0.

Замечание: в усилительной "гребенке" на выходе используются не все транзисторы, большая часть отключена. Также входной шланг соединяется с какими-то демоническими кусками диффузии с отсоединенными транзисторами, скорее всего это защита от статики (ESD). Ещё один элемент ESD - это инвертор без выхода (диод?)

== DA ==

13-разрядная DRAM Address bus. Процессор выставляет адрес, для доступа к DRAM.

На контакт поступает 1 провод (собственно разряд адреса).

Контакт устроен просто. Вначале DA подается на цепочку push-pull инверторов, для предварительного усиления:

[[File:DA1.jpg]]

Затем значение в инвертированной форме подается на мощный инвертор, который выходит сразу на контакт.

[[File:DA2.jpg]]

(На картинке представлена только одна половина "гребенки" инвертора, вторая часть не попала в слайды, которые делал декапер. Примерное устройство инвертора такое-же как у контакта шины DD, за исключением того, что нет входного провода и ESD)

[[File:DA0 routing.png]]

== VD ==

== SD ==

== SA ==

= DRAM RAS/CAS контроллер =

= Прерывания =

= DMA =

= Chip Select =

= Прочее =

== Входы для root counters ==

== Ext Reset ==
