Port
dht22;3
gpio[0];3
gpio[1];3
gpio[2];3
gpio[3];3
gpio[4];3
gpio[5];3
gpio[6];3
gpio[7];3
gpio[8];3
gpio[9];3
DIO;2
RCLK;2
SCLK;2
hum_flag_led;2
hum_flag_o;2
jtag_TDO;2
led_out_io;2
pwm_out_1;2
pwm_out_2;2
pwm_out_3;2
spi_clk;2
spi_mosi;2
spi_ss;2
tx;2
tx_uart;2
uart_tx_pin;2
clk;1
jtag_TCK;1
jtag_TDI;1
jtag_TMS;1
light_sense;1
rst;1
spi_miso;1
stop;1
uart_rx_pin;1

Inst
DIO_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
DIO_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
GRS_INST/grs;gopGRS
Pin
GRS_N;1

Inst
gpio_0/N137_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
N138inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N151_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N165_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N127/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N179_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N146inv/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N193_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N200_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
RCLK_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
RCLK_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
SCLK_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
SCLK_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
clk_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
clk_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
clkbufg_0/gopclkbufg;gopCLKBUFG
Pin
CLKOUT;2
CLK;1

Inst
clkbufg_1/gopclkbufg;gopCLKBUFG
Pin
CLKOUT;2
CLK;1

Inst
gpio_0/N66[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N66[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N284_3[2]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
gpio_0/N72_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N172_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/N158_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N144inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
N148inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_8[6]_2_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
N132inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N134inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N67[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_8[7]_2_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
gpio_0/N186_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N144_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N131/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/duty_r_1[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N190_8[13]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N196_2[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N76_3inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/uart_baud[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_ram/N6_34[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_4[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N391_1[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_3[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N274_3[2]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N70_8[26]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
gpio_0/gpio_ctrl[30]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N190_8[29]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
gpio_0/gpio_data[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
N136inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N190_8[10]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
N140inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_data[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_tri[0]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[0]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[1]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[1]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[2]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[2]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[3]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[3]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[4]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[4]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[5]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[5]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[6]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[6]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[7]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[7]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[8]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[8]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[9]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[9]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
hum_flag_led_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
hum_flag_led_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
hum_flag_o_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
hum_flag_o_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
jtag_TCK_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
jtag_TCK_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
jtag_TDI_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
jtag_TDI_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
jtag_TDO_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
jtag_TDO_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
jtag_TMS_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
jtag_TMS_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
led_out_io_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
led_out_io_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
light_sense_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
light_sense_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
pwm_out_1_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
pwm_out_1_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
pwm_out_2_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
pwm_out_2_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
pwm_out_3_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
pwm_out_3_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
rst_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
rst_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
spi_clk/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
spi_clk/opit_1;gopOBUFTIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
TO_OUT;2
IN;1
MI;1
TS;1

Inst
spi_mosi/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
spi_mosi/opit_1;gopOBUFTIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
TO_OUT;2
IN;1
MI;1
TS;1

Inst
spi_ss/opit_0;gopOBUFT
Pin
O;2
I;1
MI;1
T;1

Inst
spi_ss/opit_1;gopOBUFTIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
TO_OUT;2
IN;1
MI;1
TS;1

Inst
timer_0/N9.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N9.lt_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N9.lt_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N9.lt_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N9.lt_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N9.lt_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N9.lt_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N9.lt_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N60_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N54[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N54[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N60_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/gpio_ctrl[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/N105/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_count[1]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[7]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[9]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[11]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[13]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[15]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[17]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[19]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[21]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[23]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[25]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[27]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[29]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[31]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_value[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
uart_0/uart_baud[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[2]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/timer_ctrl[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/m0_data_o_1[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_ctrl[9]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_8[2]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_ctrl[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/m0_data_o_1[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_ctrl[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_8[11]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
timer_0/timer_ctrl[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/N53_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_ctrl[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N391_1[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[4]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N70_8[4]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/m0_data_o_1[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_value[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_ctrl[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_value[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst.DHT22_drive_inst.dht22_tri/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
top_dht22_inst.DHT22_drive_inst.dht22_tri/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
top_dht22_inst/DHT22_drive_inst/N164/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N32_mux3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt_clr/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/N36_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N41_mux17_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N41_mux17_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N41_mux17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N50_mux17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/dividend_r[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/N32_mux13_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N80_mux18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N50_mux17_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N181_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N32_mux13_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N100_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N100_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N100_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N100_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N101_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N101_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N101_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N101_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N102_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N102_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N102_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N102_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N103.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N103.eq_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
top_dht22_inst/DHT22_drive_inst/N241_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N165_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N227_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N185/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N105_55/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N180_1[0]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/DHT22_drive_inst/N180_1[0]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/DHT22_drive_inst/N186_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/count[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/N227_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N202_5_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
top_dht22_inst/DHT22_drive_inst/step/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/N226_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N203_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/DHT22_drive_inst/dht22_buffer_tri_enableinv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/next_state[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/N174_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/test_end/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/clk_1m/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/clk_cnt[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/clk_cnt[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/N32_mux2_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/clk_cnt[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/clk_cnt[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/N41_mux6_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/cur_state[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/cur_state[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/cur_state[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_cnt[1]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_cnt[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_cnt[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_out[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/N50_mux17_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/N163/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/N174_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/N43_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/dht22_buffer_tri_enable/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/count[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/dht22_d0/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/dht22_d1/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/end1/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/end2/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/next_state[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/next_state[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/N3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N105_53/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N196_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt[1]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt[7]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt[9]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt[11]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt[13]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt[15]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt[17]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt[19]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/us_cnt[20]/opit_0_inv_AQ;gopAQ
Pin
CEOUT;2
Cout;2
Q;2
RSOUT;2
Y;2
CE;1
CLK;1
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/HEX8_inst/N50_3[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/HEX8_inst/N50_3[2]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/HEX8_inst/N50_3[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/HEX8_inst/N69_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N50_3[6]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
top_dht22_inst/HEX8_inst/N50_3[1]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
top_dht22_inst/HEX8_inst/N72_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N69_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N50_4[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/HEX8_inst/N50_4[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/HEX8_inst/N50_5[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/HEX8_inst/N50_5[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/HEX8_inst/N50_5[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/HEX8_inst/N50_5[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/HEX8_inst/N50_5[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/HEX8_inst/N50_5[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/HEX8_inst/N50_5[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/HEX8_inst/N50_7[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/HEX8_inst/N50_7[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/HEX8_inst/N50_7[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/HEX8_inst/N50_7[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/HEX8_inst/N50_7[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/HEX8_inst/N61_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N61_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/clk_1k_ce_mux[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N61_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N61_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N69_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N50_3[5]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
top_dht22_inst/HEX8_inst/N76_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N73_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N74_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/N70/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N76_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/sel_r[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/HEX8_inst/clk_1k/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_2/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/HEX8_inst/divider_cnt[1]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/HEX8_inst/divider_cnt[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/HEX8_inst/divider_cnt[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/HEX8_inst/divider_cnt[7]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/HEX8_inst/divider_cnt[9]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/HEX8_inst/divider_cnt[11]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/HEX8_inst/divider_cnt[13]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/HEX8_inst/divider_cnt[15]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/HEX8_inst/N50_3_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/sel_r[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/HEX8_inst/sel_r[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/HEX8_inst/sel_r[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/HEX8_inst/sel_r[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/HEX8_inst/sel_r[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/HEX8_inst/sel_r[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/HEX8_inst/sel_r[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rom/N1508_59_63/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1493_39/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N66_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[27]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N230_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[31]_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/N5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1485_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1486_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/cnt_1[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/N113_3[2]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/cnt_1[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/N91_doreg/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/N121_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/OLED_drive_inst/DS/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/N114_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/OLED_drive_inst/N114_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_4/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/N114_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/OLED_drive_inst/ST_CP/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/N159_15_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_jtag_top/u_jtag_driver/dm_is_busy/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/SHCP_EDGE_CNT[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/SHCP_EDGE_CNT[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/SHCP_EDGE_CNT[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/SHCP_EDGE_CNT[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/divider_cnt[1]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/divider_cnt[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/divider_cnt[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/divider_cnt[7]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/divider_cnt[9]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/divider_cnt[11]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/divider_cnt[13]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/divider_cnt[15]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[8]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[11]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/N21_mux3_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N21_mux3_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N97_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N96_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/shift_flag/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/N31_sum3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N32[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N39_sum3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N40[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N50_3[4]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
top_dht22_inst/HEX8_inst/N50_3_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N47_sum3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N48[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/data_conver_inst/seg6[6]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N97_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/cnt_shift[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/cnt_shift[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/cnt_shift[0]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/N25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/cnt_shift[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/cnt_shift[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/N44_mux3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/N43_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/N93_mux13_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[16]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[20]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/N36_mux3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[24]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/N28_mux3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/hun[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/hun[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/hun[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/hun[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/ten[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/ten[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/ten[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/ten[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/unit[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/unit[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/unit[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/unit[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/N97_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/N9_ac3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/N96_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/cnt_shift[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/N31_sum3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/N32[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/N152_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/N40[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/N48[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/N44_mux3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/N97_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/cnt_shift[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/N23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/N36_mux3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/cnt_shift[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/cnt_shift[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/cnt_shift[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/N21_mux3_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/N16_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/N93_mux4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_48/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N93_mux7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[16]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
top_dht22_inst/bcd_8421_inst1/N25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/N47_sum3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[20]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/N21_mux3_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[24]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
top_dht22_inst/bcd_8421_inst1/N39_sum3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/hun[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/hun[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/hun[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/hun[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/shift_flag/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/ten[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/ten[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/ten[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/ten[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/unit[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/unit[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/unit[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/unit[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/cnt_1[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/cnt_1[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/N112/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/data_conver_inst/seg0[6]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/data_conver_inst/seg1[1]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/data_conver_inst/seg1[4]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/data_conver_inst/seg6[6]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/read_data[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/data_uart[0]/opit_0_inv_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/data_uart[1]/opit_0_inv_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/data_uart[2]/opit_0_inv_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/data_uart[3]/opit_0_inv_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/data_uart[4]/opit_0_inv_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/data_uart[5]/opit_0_inv_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/data_uart[6]/opit_0_inv_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/data_uart[7]/opit_0_inv_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/N121/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/N94_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/N69_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/flag_cnt9/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/N101_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/N94_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/bit_flag/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/work_en/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt[0]/opit_0_inv_A2Q20;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt[7]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt[9]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt[11]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt[12]/opit_0_inv_AQ;gopAQ
Pin
CEOUT;2
Cout;2
Q;2
RSOUT;2
Y;2
CE;1
CLK;1
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/bit_cnt[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/bit_cnt[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/bit_cnt[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_49/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/N70/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/cn1/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/cn2/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/bit_cnt[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/tx/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
top_dht22_inst/star/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_13[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
tx_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
tx_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
tx_uart_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
tx_uart_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
u_jtag_top/u_jtag_dm/N1_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N1_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N6_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N307/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N31[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N31[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N47_6[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N47_6[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N47_6[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N47_6[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N47_6[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N47_6[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N47_6[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N47_6[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N47_6[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N47_6[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N47_12[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N302/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_51/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N47_18[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_18[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_18[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_18[10]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_18[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_18[16]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_18[17]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_18[22]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N273_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N47_19[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[12]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[13]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[14]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[15]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[18]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[19]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[20]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[21]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[23]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[25]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[26]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[27]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[28]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[29]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[30]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N47_19[31]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N334_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N100_mux7/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N278_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N282_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N390_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N501/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N344_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N47_17[13]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N445_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_we/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N337_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_reset_req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N343_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N343_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N343_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N344_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N419/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N348_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N346_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/abstractcs[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N349/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N493_8inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N369_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N395_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N373/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N396/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N387/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/read_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N426/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N273_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N507_7_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N448/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N291_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N346_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/is_read_reg/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N100_mux10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_we/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N79[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N79[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/N2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op2_o_14[28]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N367_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N79[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dcsr[6]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmstatus[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N284_3[5]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N278_3[3]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N279/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_addr[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_addr[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_addr[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_addr[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_addr[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reg_wdata[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N346_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N79[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmstatus[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N6_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_7[0]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/N89[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmstatus[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmstatus[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmstatus[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N455/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N344_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N6_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/need_resp/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N38.eq_2/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_jtag_top/u_jtag_dm/read_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/N52/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/read_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N47_13[2]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/read_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N73_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/read_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N301_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/ack/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N346_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[4]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N343_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N337_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_halt_req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_rdy/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/req/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/req_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N230_20[5]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N79[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N88_mux2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N6_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N79[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N281_1[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/ack/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/ack_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N47_18[0]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_driver/N118_27[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N229/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[25]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[32]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/state_1/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/state_2/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/ack/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N139_11[1]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N230_20[17]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N246_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[9]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N226_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N118_27[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/N1502_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_332/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_valid/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/sticky_busy/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N233_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N230_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N230_10/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N989_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N231/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N230_20[6]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N253_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N338_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_18_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1060_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[0]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[32]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[33]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[34]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[35]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[36]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[37]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[38]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[39]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[32]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[33]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[34]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[35]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[36]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[37]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[38]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[39]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/idle/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_TDO/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_1/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_3/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_9/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_5/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_6/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_7/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_8/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_11/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_12/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_15/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_13/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_14/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N266/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_10/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N47_18[24]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_rdy/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/req/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/req_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/N94_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N230_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N118_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[31]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N116_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[32]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[33]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[34]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[35]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[36]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[37]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[38]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[39]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/N52/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/ack/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/ack_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/state_2/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmstatus[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N6_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N253/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N118_27[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/state_1/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N152/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/N37_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N51_mux5_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N61_mux5_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N333_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N61_mux5_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N61_mux6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N67.lt_4/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_pwm/N37_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N67.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_pwm/N67.lt_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_pwm/pwm_out_1/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/N88_3[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_pwm/duty_r_1[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/N89[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_pwm/N89[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_pwm/N89[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_pwm/N89[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_pwm/N89[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_pwm/N89[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_pwm/N89[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_pwm/N89[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_pwm/N89[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/hc05_top_inst/uart_tx_inst/N69_11_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/N126/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N128_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N120/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N116_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N74_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N326_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N110_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N37_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/cnt_1ms[1]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_pwm/cnt_1ms[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_pwm/cnt_1ms[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_pwm/cnt_1ms[7]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_pwm/cnt_1ms[9]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_pwm/cnt_1us[1]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_pwm/cnt_1us[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_pwm/cnt_1us[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_rib/N70_4[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/N6_34[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/duty_r_1[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/N123_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/duty_r_1[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/duty_r_1[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_8[4]_2_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_pwm/duty_r_1[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N330/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/N116/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/duty_r_2[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_2[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_2[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_2[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_2[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_2[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_2[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_2[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_2[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_2[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_3[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_3[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_3[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_3[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_3[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_3[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_3[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_3[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_3[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_pwm/duty_r_3[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/pwm_out_2/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N355_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/pwm_out_3/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_ram/N6_33[0]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[1]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[2]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[3]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[4]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[5]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[6]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[7]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[8]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[9]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[10]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[11]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[12]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[13]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[14]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[15]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[16]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[17]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[18]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[19]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[20]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[21]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[22]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[23]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[24]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[25]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[26]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[27]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[28]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[29]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[30]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_ram/N6_33[31]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_jtag_top/u_jtag_dm/N100_mux6_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N190_8[11]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_ram/_ram_0_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_0_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_1_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_1_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_2_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_3_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_3_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_0_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_4_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_4_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_5_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_5_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_6_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_6_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_0_we_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_7_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_7_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_8_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_8_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_9_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_9_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_ram/_ram_10_0_we_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_11_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_10_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_11_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_11_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_2_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_12_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_12_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_10_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_13_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_13_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_14_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_14_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_0/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_ram/_ram_15_1/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_2/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_3/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_4/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_5/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_6/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_7/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_8/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_9/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_10/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_11/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_12/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_13/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_14/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_15/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_16/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_17/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_18/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_19/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_20/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_21/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_22/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_23/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_24/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_25/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_26/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_27/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_28/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_29/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_30/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_ram/_ram_15_31/gateop;gopRAM16X1S
Pin
Z;2
A0;1
A1;1
A2;1
A3;1
D;1
M0;1
M1;1
M2;1
M3;1
WCLK;1
WE;1

Inst
u_rib/N278_3[5]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N70_8[8]_2_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N334_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[16]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/m0_data_o_1[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[23]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rom/N1506_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1500_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[30]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N70_3[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/duty_r_1[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_7[17]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N293_3[3]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_4[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_7[17]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_7[29]_2/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_ctrl[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_8[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N70_3[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/duty_r_1[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_3[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_8[9]_2_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
N150inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_8[2]_2_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N70_8[10]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_28[26]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_8[12]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N70_8[13]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/m0_data_o_1[13]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_8[15]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N70_8[16]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N70_8[24]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N70_8[20]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_8[19]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N70_8[22]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N70_8[23]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[4]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_8[25]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N70_3[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_8[27]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N70_8[28]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N70_8[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N70_8[30]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N70_8[31]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_8[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[15]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N287_1[0]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N287_3[2]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N281_1[1]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/int_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N677_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N130_106[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[10]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[12]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[13]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[14]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[15]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[16]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[17]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[18]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[19]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[20]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[21]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[22]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[23]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[24]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[25]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[26]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[27]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[28]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[29]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[30]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N130_106[31]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N190_8[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N190_8[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N190_8[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N190_8[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N190_8[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N190_8[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N190_8[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N190_8[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N190_8[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N190_8[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
N142inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[12]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N70_8[5]_2_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/m0_data_o_1[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[22]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/m0_data_o_1[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/uart_baud[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N190_8[26]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rom/N1484_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[31]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
uart_0/uart_baud[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/N1487_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N391_1[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[25]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N70_8[14]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N295_8[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N278_3[8]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/N1[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_2[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N278_3[2]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
gpio_0/gpio_ctrl[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N402[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_2[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[14]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_regs/N42_5[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1483_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N720_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[18]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/N1[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[19]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/N1[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N277_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/m0_data_o_1[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N284_3[6]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N446_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N3_2_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N279_3[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N279_3[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N280_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N73_3inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N281_2[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N281_2[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N43/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N281_3[3]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
gpio_0/N71/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N283_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N284_3[1]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
uart_0/N409_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N287_2[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N293_3[2]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
uart_0/uart_baud[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/N4_1inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_jump_o_5[0]_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N285_3[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N286_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N287_2[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N328/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N332_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N82_3inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N318/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N293_2[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N130_35/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N281_3[2]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/m0_data_o_1[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80_1_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_3[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N506_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N79_3inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_value[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N336/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N338/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N324_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_ctrl[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N287_2[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/N160_2[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[0]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/m0_data_o_1[1]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/m0_data_o_1[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N190_8[14]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N346/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_count_rst[31:0]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/timer_ctrl[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_7[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N101_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N284_3[3]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
timer_0/timer_ctrl[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/m0_data_o_1[17]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N402[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N402[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1484_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_3[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_3[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N391_1[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_ctrl[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_3[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[3]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1493_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[2]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1497_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[28]_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N996_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_84/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[5]_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[6]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_75/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1184_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N217_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_356/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[14]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_336/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1022_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N333_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_381/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1177_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1490_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1492_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[18]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[11]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1493_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[16]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_95/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_38/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N66_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_72/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N333_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[27]_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[15]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[9]_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[6]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[20]_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[21]_39/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[7]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1497_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[15]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[9]_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_352/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1483_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1483_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1483_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1483_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1483_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1483_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1483_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1483_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1485_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1484_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1483_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1484_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1503_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1483_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1483_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1487_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_1_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_3_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1483_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1486_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1484_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1495_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1504_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1489_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1505_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1485_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[28]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1486_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1032_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_363/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1495_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1487_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/N43_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1486_35/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1066_1_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1487_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1490_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1484_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N986_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1495_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1488_24/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1488_32/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1489_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1486_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N338_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1489_19_3/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N425_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1489_24_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N274_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1489_36/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/N1010_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1507_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[14]_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_116/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1490_30/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1491_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[11]_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_94/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1492_20/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[12]_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[22]_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1493_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1493_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_329/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1494_20/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1155_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1504_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N397_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1495_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/N43_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1496_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1496_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1484_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[21]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[27]_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[21]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_39/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_96/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[9]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1497_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1499_24/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[29]_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1500_29/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[3]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1501_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N435_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1502_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1502_19_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1502_19_3/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1057_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1502_26_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/N203_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1503_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1503_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[5]_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N333_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1488_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1505_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[4]_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1505_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1506_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1505_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1501_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1506_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1499_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[26]_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[11]_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1483_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1483_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_18_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_18_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_18_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_18_37/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_18_42/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_18_20/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_18_29/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_18_33/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_18_40/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1489_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N338_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_18_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1004_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N226_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_76/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_104/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_84/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/N139_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_93/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[22]_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_102/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_42/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_359/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_122/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_52/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_56/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_57/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_60/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N269_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_64/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_70/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_73/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_74/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_75/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_121/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_77/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_78/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_101/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1165_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_87/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_255_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_89/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_59_117/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_368/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_116/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N454_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1497_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N425_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_110/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_373/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_328/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_115/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_255_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_164/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_112/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_379/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_134/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_98/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N173_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N425_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N201_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_82/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_39/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_337/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_40/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_189_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_189_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_189_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_37/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_189_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_55/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_70/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_56/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_51/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_38/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_67/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_339/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_88/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_69/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_47/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_60/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_59/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[20]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rom/N1496_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_66/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[18]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rom/N1508_243/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_255_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_97/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_255_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_255_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_255_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N227_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_255_34/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_255_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_255_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_189_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1489_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N253_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_91/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_189_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_375/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_div_cnt[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/N1508_58/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_188/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[5]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_358/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[23]_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_362/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1046_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1010_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_18_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_51/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_172/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/N43_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1486_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[17]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[12]_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[4]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[2]_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[4]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[16]_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[11]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/data_o[28]_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[23]_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[8]_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[28]_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N984_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[17]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[6]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[7]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[4]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[11]_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[6]_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[23]_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[8]_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N988_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[30]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[13]_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[7]_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N66_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[7]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[9]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[9]_33/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[8]_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[7]_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[24]_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[7]_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[13]_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[16]_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[8]_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1508_189_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[27]_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[16]_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[11]_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1043_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[9]_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[20]_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N986_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[16]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[20]_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[14]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_47/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[24]_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[13]_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_333/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_63/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N987_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_73/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_68/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[10]_69/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[10]_77/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_48/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_74/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1502_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_76/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[10]_81/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_53/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_86/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[15]_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[17]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rom/data_o[16]_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[11]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[15]_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1491_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[14]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[11]_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1031_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[23]_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[23]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[22]_33/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[14]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[12]_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1026_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[18]_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N219_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[17]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[14]_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[21]_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[9]_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[17]_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[14]_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[20]_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[26]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[29]_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N989_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[5]_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[31]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[15]_1/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N998_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[27]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[30]_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[21]_44/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[23]_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[27]_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[7]_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/N43_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[2]_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1051_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1098_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[21]_45/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1169_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[17]_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[5]_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[12]_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[20]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[22]_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[20]_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[20]_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[20]_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[22]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1095_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[12]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[21]_53/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[13]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[2]_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1486_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[21]_54/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[11]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[21]_47/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[21]_48/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1494_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1028_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[22]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[22]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[30]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_99/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[22]_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[22]_24/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1002_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[22]_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N991_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1087_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[9]_34/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[23]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[26]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[23]_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[14]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[24]_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N274_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[24]_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[30]_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[27]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[24]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[23]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[28]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[31]_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_49/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1129_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[14]_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_46/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1507_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_29/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[30]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_42/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[26]_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_334/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_43/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[24]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[26]_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_41/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[28]_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[27]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_61/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[25]_47/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[10]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[7]_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[29]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1021_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[27]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[30]_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[2]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1499_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[31]_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1485_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_357/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[29]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[17]_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[30]_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N66_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1170_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1018_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N218_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1490_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N338_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[2]_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[7]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[30]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/data_o[31]_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[7]_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[31]_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1506_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[22]_37/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[31]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rom/N1029_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1493_33/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1045_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/N43_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[17]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1483_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N284_3[7]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_regs/N79[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N361_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[8]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N274_3[9]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N274_3[10]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N295_8[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N774_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[14]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[20]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/N1[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[13]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[22]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/op2_o_7[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/N1[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N155_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N160_2[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[11]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ctrl/N5_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N190/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N43.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N43.fsub_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/N62.fsub_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_clint/cause[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/N120_23_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mie[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/N177_1/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N203_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N292_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N207_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/N43_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1036_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N205_1_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/csr_state_3/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/N43_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N992_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_18_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N226_35/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[1]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/cause[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/cause[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[7]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/csr_state_2/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/csr_state_1/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_clint/waddr_o[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N274_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/csr_state_4/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[0]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/data_o[1]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/data_o[2]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/data_o[3]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/data_o[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[6]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[15]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_addr_o[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[6]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/data_o[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[17]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/data_o[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[22]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[23]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N635_6[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_addr_o[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/data_o[30]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[31]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N234_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/inst_addr[2]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[3]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[4]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[5]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[6]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[7]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[8]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[9]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[10]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[11]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[12]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[13]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[14]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[15]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[16]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[17]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[18]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[19]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[20]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[21]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[22]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[23]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[24]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[25]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[26]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[27]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[28]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[29]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[30]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/inst_addr[31]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[2]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mepc[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/N120_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_addr_o[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[3]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_addr_o[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[8]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mie[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[15]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[10]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N635_6[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_addr_o[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[23]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_clint/int_addr_o[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_addr_o[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[25]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mepc[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N635_6[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N635_6[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/clk_1m_ce_mux[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_assert_o/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_clint/waddr_o[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_clint/waddr_o[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N239_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mscratch[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N74.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_csr_reg/N74.eq_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_csr_reg/N74.eq_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_csr_reg/N225_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[6]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[0]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[0]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[2]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N635_6[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[1]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[1]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mcause[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[2]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[2]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mcause[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[3]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[3]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[3]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[7]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[4]_2_2/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[4]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[4]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mcause[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[5]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[5]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[5]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mcause[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[7]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[6]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[6]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mstatus[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[7]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[7]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mcause[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[29]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[8]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[8]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mepc[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[9]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[9]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[9]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mstatus[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[10]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[10]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mtvec[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[11]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[11]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mcause[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[12]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[12]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mtvec[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[13]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[13]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[13]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[9]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mscratch[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[14]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[14]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mie[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[15]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[15]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mepc[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[16]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[16]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[16]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mcause[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[21]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[17]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[17]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mie[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[18]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[18]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mie[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[19]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[19]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mstatus[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[20]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[20]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[20]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mie[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/N234_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[21]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[21]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mie[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[22]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[22]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mstatus[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[23]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[23]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N185/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mscratch[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[24]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[24]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mie[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[24]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[25]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[25]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[27]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[11]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[26]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[26]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mie[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[26]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[27]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[27]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mepc[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[28]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[28]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[28]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mcause[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[29]_2_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[29]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mstatus[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[30]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[30]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mtvec[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[31]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[31]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/N96_or[31]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mscratch[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N167_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[9]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N193_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N193_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mepc[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[7]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N53[3]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N53[6]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N53[4]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N196_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mtvec[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N207_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N196_9/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N207_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N193_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/dividend_r[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N234_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N222_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N216_1/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N248_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N225_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/inst_addr[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N239_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N240_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N213_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N249_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N120_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/cycle[1]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[7]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[9]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[11]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[13]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[15]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[17]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[19]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[21]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[23]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[25]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[27]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[29]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[31]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[33]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[35]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[37]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[39]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[41]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[43]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[45]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[47]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[49]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[51]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[53]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[55]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[57]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[59]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[61]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/cycle[63]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[6]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_addr_o[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_addr_o[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[13]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mcause[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[17]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/data_o[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[11]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mstatus[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[8]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/data_o[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[0]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mstatus[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[12]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mepc[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[18]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mcause[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[25]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mcause[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[0]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mstatus[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mscratch[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[23]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mtvec[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[31]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mstatus[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[22]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[14]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_addr_o[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[16]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[30]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mtvec[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/N203_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mscratch[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N177_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mscratch[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mscratch[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[11]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mie[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[24]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/data_o[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[27]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[28]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N635_6[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mtvec[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N189_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mstatus[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[12]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mstatus[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[31]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mstatus[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[20]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[21]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N635_6[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mscratch[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[26]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mepc[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[1]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_addr_o[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[4]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[5]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mtvec[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[30]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mcause[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[14]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[10]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/data_o[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[20]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N635_6[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N635_6[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mie[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[18]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mtvec[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N96_or[30]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mstatus[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/waddr_o[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N8.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N8.fsub_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv/u_div/N9.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N9.fsub_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv/u_div/N10.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N10.lt_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N10.lt_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N10.lt_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N10.lt_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N10.lt_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N10.lt_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N10.lt_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N12.fsub_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N75/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N180_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N236_4_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N258/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N105_57/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/count[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N105_59/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N105_60/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/count[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N240inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N127.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N127.fsub_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv/u_div/N129.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_div/N129.fsub_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv/u_div/N131_9[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N131_9[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N79[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N212_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N212_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N41_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N212_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N212_28/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_67/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N212_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1043_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N270_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1490_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N230_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/N236_8_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/div_remain[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/data_o[6]_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N243/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N249/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/count[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N50/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/ready_o/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/N1508_59_118/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N269_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N270_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N267/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[7]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N253_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/csr_state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N223_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/busy_o/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/count[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N105_49/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/count[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N105_51/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/count[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N105_52/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/count[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[23]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/count[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N105_63/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/div_result[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_43/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/div_remain[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N80_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N273_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/div_remain[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_we_ff/N4_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/div_remain[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[27]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_remain[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N281/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/div_result[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[16]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[20]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[26]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/div_result[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[2]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/dividend_r[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_we_ff/N4_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/dividend_r[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/dividend_r[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N76/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/dividend_r[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N42_5[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/divisor_r[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N40/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/divisor_r[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[19]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N79[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/divisor_r[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/invert_result/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/minuend[0]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/minuend[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/minuend[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/op_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/op_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/op_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N196_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/reg_waddr_o[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/reg_waddr_o[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/reg_waddr_o[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/reg_waddr_o[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/reg_waddr_o[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/result_o[0]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[1]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[2]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[3]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[4]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[5]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[6]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[7]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[8]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[9]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[10]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[11]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[12]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[13]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[14]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[15]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[16]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[17]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[18]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[19]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[20]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[21]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[22]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[23]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[24]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[25]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[26]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[27]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[28]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[29]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[30]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/result_o[31]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_div/state_3/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/N105_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/state_2/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_div/state_1/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N0_2_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N0_1_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_20/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_24/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_25/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_27/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_28/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N0_3_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N0_3_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N0_1_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_1_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_pwm/hum_flag[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N0_2_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N0_2_29/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[14]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N0_2_36/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_2_39/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_0/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/bcd_8421_inst0/N9_ac3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N155_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N0_1_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N0_3_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N0_3_30/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[31]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N0_3_34/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_4_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_4_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_4_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_4_33/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_4_36/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_4_39/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_4_42/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_4_45/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_4_48/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_4_51/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_20/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_24/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_25/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_27/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_28/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N1_3_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N152_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N1_1_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_1_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_2_36/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_2_39/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_0/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[24]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
top_dht22_inst/data_conver_inst/seg0[4]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N3_3_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N5_3_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[22]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N1_3_30/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N5_3_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N1_3_34/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_3_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N5_3_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N1_4_46/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N1_4_33/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_34/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_36/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_39/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_42/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_45/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/OLED_drive_inst/SHCP_EDGE_CNT[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N1_4_48/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_51/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_4_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_9[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_9[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_9[21]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/_ram_4_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[31]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N0_1_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_9[18]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N1_3_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N5_4_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[10]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
top_dht22_inst/bcd_8421_inst1/data_shift[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N1_1_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N173_1_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N1_3_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N173_3_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N6_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N6_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N7_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N10_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv/u_ex/N13_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N13_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv/u_ex/N14.slt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N14.slt_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N14.slt_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N14.slt_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N14.slt_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N14.slt_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N14.slt_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N14.slt_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N18.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N18.eq_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N18.eq_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N18.eq_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N18.eq_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N18.eq_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N18.eq_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N18.eq_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N21_m1/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv/u_ex/N21_m2/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv/u_ex/N21_m3/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv/u_ex/N21_m4/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv/u_ex/N24_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_33/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_35/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_37/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_39/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_41/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_43/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_45/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_47/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_49/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_51/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_53/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_55/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_57/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_59/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_61/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N24_63/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N27_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N32_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_regs/N29.eq_2/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv/u_ex/N37_125/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_33/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[0]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_35/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N37_36/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N37_39/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_13[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_112/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_44/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N37_66/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_111/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_50/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_53/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N37_55/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_56/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_jump_o_5[0]_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[27]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_62/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N42_5[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N41_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_65/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N42_5[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_68/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_71/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_5[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N160_2[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_74/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N37_79/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_77/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_13[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_80/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_13[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_83/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N37_97/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_102/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_86/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_103/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_89/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N37_93/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_92/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_95/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_13[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_98/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_7[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_105/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_101/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_7[18]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N37_106/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_104/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_7[25]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N0_1_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_107/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_110/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_13[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_13[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_113/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_clint/N191_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_15[0]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N37_116/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_7[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_119/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_7[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_122/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N41_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_124/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_126/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N312/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N41_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N160_2[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N80[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N73_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N344/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N50_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N79[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N53[5]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_pc_reg/pc_o[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_pc_reg/pc_o[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N79[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N53[12]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_csr_reg/N167_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[10]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_pc_reg/pc_o[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[20]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N53[15]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_pc_reg/pc_o[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[25]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N53[17]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_pc_reg/pc_o[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[19]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N53[28]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N37_88/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N53[29]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/op1_o_13[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mtvec[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[27]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_pc_reg/pc_o[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[24]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_pc_reg/pc_o[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[24]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N361_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79_1_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N293_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_jump_o_3[1]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/mem_raddr_o_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N122/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_pc_reg/pc_o[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N79[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N52_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N576_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[13]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[15]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N53[10]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N37_91/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[16]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_121/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N190_8[28]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N402[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N391_1[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N402[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N361_30[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N80[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N361_32[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N308/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N677_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_115/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/N1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N721/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_9[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N5_4_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N5_3_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N173_1_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_20/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_24/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_25/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_27/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_1_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_2_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_2_36/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_2_39/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[22]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N173_3_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N5_4_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N5_4_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N173_1_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N75_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N173_3_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_28/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_29/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_30/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_31/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_43/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_3_46/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N5_3_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N173_4_36/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_4_39/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_4_42/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_4_45/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_4_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N173_4_48/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_4_51/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_4_54/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N173_4_57/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N774_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_39[31]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N220.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N220.fsub_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N227_3_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_2_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_13[28]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N227_1_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_20/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_24/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_25/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_27/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_4_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_4_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_48/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[15]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N227_3_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_2_36/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_2_39/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_3_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_3_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_3_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N3_2_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_3_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_3_5/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[12]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N295_9[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_2_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_3_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_1_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N3_2_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_52/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_3_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N333_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_3_28/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_3_29/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_3_30/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_3_31/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_3_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_3_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_3_43/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_3_46/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_13[24]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N227_4_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_13[29]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N227_3_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_0_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_57/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_36/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[20]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_39/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_4_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_4_42/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N3_4_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_45/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_13[25]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rom/N1134_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_49/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_4_51/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_3_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_54/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_4_55/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_58/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N274_2[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_26[4]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_26[5]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_26[6]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_26[7]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_26[9]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[18]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[11]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N274_3[11]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[13]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_26[8]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[15]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[16]_2_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N295_9[17]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_3_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[20]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N361_30[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[17]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/OLED_drive_inst/r_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N295_8[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N5_4_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N5_4_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N173_4_46/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/HEX8_inst/N61_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N173_3_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_9[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_9[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_9[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/rx_data[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N295_8[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_9[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_9[30]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N295_9[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N227_4_46/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[22]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N3_3_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_13[26]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N295_9[23]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[28]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_pwm/N110_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_13[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[10]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[12]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[13]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[14]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[15]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[16]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[17]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[18]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[19]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[20]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[21]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[22]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[23]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N227_2_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_3_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_3_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_9[2]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_13[27]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N295_13[30]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_13[31]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_14[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_14[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N295_14[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N361_28inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N369[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[7]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N361_32[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[12]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[19]_2_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N369[0]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N361_30[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[4]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N361_30[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N369[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[4]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[5]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[6]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[7]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[8]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[9]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[10]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[11]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[12]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[14]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[15]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[20]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[22]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[23]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[24]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[25]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[26]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[27]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[28]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[29]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[30]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N369[31]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N308_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N60_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/uart_baud[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N391_1[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_3[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N391_3[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N80[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[3]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N402[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N307/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N402[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N80[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_30[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N506_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N284_3[4]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N506_31[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N506_31[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N506_31[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N506_31[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N506_31[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N506_31[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N506_31[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N506_31[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N506_31[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[10]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[12]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[13]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[14]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[15]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[16]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[17]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[18]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[19]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[20]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[21]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[22]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[23]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[24]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[25]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[26]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[27]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[28]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[29]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[30]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N506_31[31]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N53[2]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N577_5[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N577_5[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N635_6[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N635_6[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N635_6[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N635_6[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N635_6[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_csr_reg/mtvec[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[29]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[28]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/data_o[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mie[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N635_6[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mepc[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mscratch[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mepc[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/bcd_8421_inst0/data_shift[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mcause[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[19]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mstatus[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mtvec[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mstatus[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/mie[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/int_addr_o[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
top_dht22_inst/DHT22_drive_inst/clk_cnt[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N661_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N160_2[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_73/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N33_5[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_14[2]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N727/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/N16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N751_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N247_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N774_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N52_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N316_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_61/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N180_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[3]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[4]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N32[1]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mie[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/data_o[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[5]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[16]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_pc_reg/pc_o[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N96_or[19]_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_114/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[18]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[29]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[20]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[20]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N1_1_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[21]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[17]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N0_2_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N1_3_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/int_addr_o[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[26]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N53[31]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/op2_jump_o_5[0]_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/mepc[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[9]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N635_6[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/DHT22_drive_inst/data_temp[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_17[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[26]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N0_3_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
top_dht22_inst/OLED_drive_inst/N114_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_26[10]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/bcd_8421_inst0/N28_mux3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[4]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N5_3_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N1_4_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[5]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N1_4_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/OLED_drive_inst/N114_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N173_3_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N5_4_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[20]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[10]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N227_4_43/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[13]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[6]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N227_2_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[16]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N1_3_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[18]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[20]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[21]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[22]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[23]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N173_3_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[25]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[26]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[27]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N295_8[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[29]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[30]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/_ram_14_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_24[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_24[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_24[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_24[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N130_66_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_2[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[13]_2_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_3_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[19]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N3_2_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[18]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N274_3[26]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rom/N1484_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N227_4_37/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[18]_2_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/N1[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N5_3_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[17]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N155_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_29[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_29[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_29[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_29[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_29[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_31[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_32[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_32[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_32[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_32[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_32[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_32[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_32[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_32[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_32[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_32[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[15]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[18]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[19]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[20]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[22]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[23]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[24]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[25]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[26]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[27]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[28]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[29]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_34[30]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/N1[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[10]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N274_1[2]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[13]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op2_o_14[20]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[14]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[14]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N80[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[16]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[17]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_25[22]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N361_30[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[21]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv/N1[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[23]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[23]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[24]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[24]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[25]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[25]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[26]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[26]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[27]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[27]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[28]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[28]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[29]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[29]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[30]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[30]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[31]_3_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/reg_wdata_39[0]_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_39[1]_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_39[31]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_14[12]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_39[31]_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/reg_wdata_39[31]_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N278_3[9]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/N315_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N298/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N138_3inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N112[0]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[0]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[5]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[5]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[6]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[6]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[7]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[7]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[8]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[8]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[10]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112[10]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_jump_o_30[12]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N308_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N159_3inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_13[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/reg_waddr_o_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N291_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/reg_waddr_o_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N269_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N121/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/reg_we_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_54/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N316_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N34[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N40_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N315/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[12]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_57/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N314/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/reg_waddr_o_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N347/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_75/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_14[2]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N346_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N325_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N346_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N79[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_jump_o_30[11]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N351_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N368/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N193_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N688_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_12[10]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r_rst[31:0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_clint/N191_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_jump_o_29[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_76/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_jump_o_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N41_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_7[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N34[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[14]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_82/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[30]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_7[28]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/op2_o_7[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N33_5[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_7[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[29]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N37_96/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_7[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_23[14]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_13[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_7[15]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/op1_o_13[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_8[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_8[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_11[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_12[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[10]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[12]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[13]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[14]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[15]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[16]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[17]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[18]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[19]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[20]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[21]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[22]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[23]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[24]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[25]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[26]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[27]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[28]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[29]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_12[30]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_13[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op1_o_13[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_div/N212_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_78/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_13[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_100/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_85/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[27]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_regs/N33_5[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N3_2_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[24]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[23]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N113_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[21]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_regs/N33_5[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[31]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N37_72/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/N1inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_jump_o_2[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N726_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N292_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_jump_o_5[0]_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_jump_o_5[0]_16/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N391_1[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/reg_waddr_o_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_15[4]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/op2_o_7[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[13]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_regs/N42_5[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_2[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_2[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_7[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_7[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N155_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_7[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[23]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_117/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op2_o_14[12]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_8[5]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[5]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[10]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[10]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[11]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[11]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[12]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[12]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[13]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[13]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[14]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[14]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[15]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[15]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[16]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[16]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[17]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[17]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[18]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[18]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[19]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[19]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[20]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[20]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[21]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[21]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[22]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[22]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[23]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[23]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[24]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[24]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[25]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[25]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[26]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[26]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[27]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[27]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[28]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[28]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[29]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[29]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[30]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_8[30]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_14[31]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_8[31]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[5]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[5]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[10]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[10]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[11]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[11]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[12]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[12]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[13]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[13]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[14]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[14]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[15]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[15]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[16]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[16]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[17]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[17]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[18]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[18]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[19]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[19]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[20]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[20]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[21]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[21]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[22]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[22]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[23]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[23]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[24]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[24]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[25]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[25]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[26]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[26]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[27]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[27]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[28]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[28]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[29]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[29]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[30]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[30]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[31]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_9[31]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op2_o_10[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op2_o_10[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op2_o_10[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op2_o_10[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/op2_o_10[9]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[9]_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_10[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N79[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/divisor_r[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N79[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N213_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/mem_req_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[16]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/op2_o_7[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_39[31]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_14[13]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_14[13]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N274_3[6]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/op2_o_14[16]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_14[16]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N42_5[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_14[20]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_14[20]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N449/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_14[28]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_14[28]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N119[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_14[31]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_14[31]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_17[5]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_17[5]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_17[9]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_17[9]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_17[10]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_17[10]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_17[11]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op2_o_17[11]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_6[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_6[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_6[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_6[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_6[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_10[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_10[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_10[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_10[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_10[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_13[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_13[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N66_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[11]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv/u_id/reg2_raddr_o_21[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/reg2_raddr_o_21[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/reg2_raddr_o_21[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/reg2_raddr_o_21[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/reg2_raddr_o_21[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N37_69/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N274_2[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_6[31]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N99/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/reg_we_o_4_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N37_34/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/csr_we_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_rdata_ff/qout_r[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_id_ex/csr_waddr_ff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_ex/N37_70/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r_rst[31:0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_csr_reg/N207_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/csr_raddr_o_1[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N311_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N756_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N278_3[7]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/N1[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N119[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/dividend_r[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N196_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_clint/N31_6[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N0_2_34/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[14]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op2_o_12[11]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_7[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[12]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N42_5[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_94/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_81/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_7[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_7[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_7[17]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/op1_o_7[26]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_regs/N42_5[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[24]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N37_99/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N53[22]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N173_3_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N313_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_118/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op1_jump_ff/qout_r[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N79[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_ex/N79[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N688_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N688_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[2]/opit_0_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_7[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N79[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_jump_o_32[5]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg1_rdata_ff/qout_r[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N111_1inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_7[31]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_regs/N72_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/reg_waddr_ff/qout_r[0]/opit_0_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id_ex/reg_waddr_ff/qout_r[1]/opit_0_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id_ex/reg_waddr_ff/qout_r[2]/opit_0_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id_ex/reg_waddr_ff/qout_r[3]/opit_0_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_id_ex/reg_waddr_ff/qout_r[4]/opit_0_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv/u_ex/N40/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_addr_ff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rib/N278_3[4]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N306/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_7[1]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_ctrl[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N293_2[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N278_3[6]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N402[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/timer_ctrl[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/m0_data_o_1[16]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N130_33_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N80[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N284_3[0]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N361_30[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/data_o[30]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_8[21]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N274_2[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N79[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/m0_data_o_1[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N88_3inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_pc_reg/N9_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_pc_reg/N9_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N79[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_pc_reg/pc_o[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N79[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_pc_reg/pc_o[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_csr_reg/N149_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_pc_reg/pc_o[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[14]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_csr_reg/N149_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_pc_reg/pc_o[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[8]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_pc_reg/pc_o[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[13]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N53[11]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N53[16]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_pc_reg/pc_o[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[18]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_pc_reg/pc_o[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[21]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_pc_reg/pc_o[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[30]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_pc_reg/pc_o[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[25]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_pc_reg/pc_o[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_pc_reg/pc_o[29]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N53[26]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[19]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N80[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N29.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_id_ex/reg2_rdata_ff/qout_r_rst[31:0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_15[1]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/N37_42/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_52/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_60/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N79[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_jump_o_5[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op2_jump_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_13[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[8]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_87/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_84/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_109/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N0_0_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N66inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_15[1]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N5_4_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op1_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N33_6[0]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[0]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[1]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[1]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[4]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[4]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[5]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[5]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[6]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[6]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[7]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[7]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[8]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[8]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[9]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[9]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[10]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[10]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[11]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[11]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[12]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[12]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[13]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[13]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[14]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[14]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[15]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[15]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[16]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[16]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[17]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[17]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[18]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[18]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[19]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[19]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[20]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[20]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[21]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[21]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[22]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[22]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[23]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[23]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[24]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[24]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[25]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[25]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[26]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[26]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[27]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[27]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[28]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[28]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[29]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[29]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[30]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[30]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N33_6[31]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[31]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N34[0]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[1]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/op1_o_7[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N269_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N34[4]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[5]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[6]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[7]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[8]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[9]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[10]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[11]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[12]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[13]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[14]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[15]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[16]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[17]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[18]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[19]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[20]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[21]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[22]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[23]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[24]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[25]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[26]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[27]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[28]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[29]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N34[30]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/reg_waddr_o_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N38.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv/u_ex/N119[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N275/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N212_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/op2_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op1_o_13[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[12]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/op1_o_7[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N213_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_90/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N173_3_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/reg_wdata_35[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N295_8[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_7[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_7[22]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_ex/reg_wdata_20[30]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_108/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N0_3_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/N311_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N717_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_7[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_120/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_8[31]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_6[9]_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N42_6[9]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/N80[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_64/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/reg1_raddr_o_13[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N66_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N67/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_id/N112_1inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N73_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N386/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_pwm/duty_r_1[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N37_123/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/divisor_r[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_div/divisor_r[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/N79[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op1_o_13[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_45/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N212_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N212_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/regs_2_0_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N10_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N274_3[5]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_id/op2_o_14[16]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/mem_raddr_o_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N79[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_12[5]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N42_5[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id/op2_o_11[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N369/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_id_ex/inst_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_id/op2_o_14[13]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N33_5[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N54_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N80[1]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_ex/N37_63/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/N54_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/regs_1_0_0/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_0_we/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/regs_1_0_1/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_2/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_3/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_4/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_5/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_6/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_7/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_8/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_9/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_10/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_11/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_12/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_13/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_14/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_15/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_16/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_17/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_18/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_19/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_20/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_21/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_22/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_23/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_24/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_25/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_26/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_27/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_28/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_29/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_30/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_0_31/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_0/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_0_we/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv/u_regs/regs_1_1_1/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_2/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_3/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_4/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_5/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_6/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_7/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_8/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_9/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_10/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_11/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_12/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_13/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_14/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_15/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_16/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_17/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_18/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_19/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_20/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_21/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_22/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_23/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_24/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_25/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_26/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_27/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_28/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_29/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_30/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_1_1_31/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_0/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_0_we/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_regs/regs_2_0_1/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_2/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_3/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_4/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_5/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_6/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_7/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_8/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_9/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_10/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_11/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_12/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_13/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_14/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_15/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_16/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_17/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_18/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_19/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_20/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_21/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_22/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_23/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_24/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_25/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_26/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_27/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_28/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_29/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_30/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_0_31/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_0/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_div/divisor_r[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_regs/regs_2_1_1/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_2/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_3/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_4/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_5/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_6/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_7/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_8/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_9/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_10/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_11/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_12/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_13/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_14/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_15/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_16/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_17/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_18/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_19/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_20/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_21/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_22/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_23/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_24/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_25/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_26/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_27/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_28/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_29/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_30/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_2_1_31/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_0/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_1/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_2/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_3/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_4/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_5/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_6/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_7/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_8/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_9/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_10/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_11/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_12/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_13/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_14/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_15/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_16/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_17/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_18/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_19/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_20/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_21/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_22/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_23/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_24/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_25/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_26/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_27/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_28/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_29/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_30/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_0_31/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_0/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_1/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_2/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_3/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_4/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_5/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_6/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_7/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_8/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_9/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_10/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_11/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_12/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_13/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_14/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_15/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_16/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_17/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_18/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_19/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_20/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_21/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_22/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_23/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_24/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_25/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_26/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_27/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_28/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_29/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_30/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_regs/regs_jtag_1_31/gateop;gopRAM16X1D
Pin
RD;2
RAD0;1
RAD1;1
RAD2;1
RAD3;1
WADM0;1
WADM1;1
WADM2;1
WADM3;1
WCLK;1
WD;1
WE;1

Inst
u_tinyriscv/u_csr_reg/N181/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1037_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N66_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
top_dht22_inst/N43_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N67[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1508_59_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1489_33/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N66_27[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_27[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_27[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_27[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_27[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_27[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_27[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_27[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N66_28[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N67[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N67[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/tx_data[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N67[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N67[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N84.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N84.eq_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N84.eq_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N84.eq_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N87_7_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
uart_0/N333_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_clk_cnt_rst[15:0]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N150.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N150.eq_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N150.eq_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N150.eq_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N194_0_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N432/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N249_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N376/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N425/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N335/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N409_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N139_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1488_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N416_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N404/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/tx_reg/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/tx_data[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N253_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1489_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/u_div/N240_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N338_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N351/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N67[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/bit_cnt[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N364/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/tx_data_ready/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N67[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N377_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/timer_count_rst[31:0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N986_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_over/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/N1508_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv/N1[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N127/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_clk_edge_level/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N190_8[27]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rom/N1508_255_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1498_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_div_cnt[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/N1491_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/N1501_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/bit_cnt[0]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/bit_cnt[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/tx_data[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/state_0/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/cycle_cnt[1]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[3]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[5]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[7]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[9]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[11]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[13]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[15]/opit_0_inv_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[1]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[7]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[9]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[11]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[13]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[15]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_div_cnt[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_clk_edge_cnt[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_clk_edge_cnt[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_clk_edge_cnt[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N251_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_start/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N231_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_data[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/N48/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_div_cnt[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N66_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_div_cnt[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N194_0_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_data[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_clk_edge_cnt[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_q0/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/rx_q1/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/N143_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/state_1/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/state_2/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/state_3/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/bit_cnt[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/tx_data[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/tx_data[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/tx_data[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/tx_data[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_pwm/duty_r_1[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/tx_data[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N327/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/tx_data_valid/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_status[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N371/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/uart_baud[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rib/N70_3[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/uart_baud[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/timer_ctrl[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/m0_data_o_1[10]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/N6_34[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N70_3[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[18]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N190_8[19]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
uart_0/uart_baud[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N190_8[21]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_rib/N190_8[24]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
uart_0/uart_baud[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv/u_ex/N80[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N70_8[18]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv/u_if_id/inst_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[31]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_ctrl[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/N338_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/uart_status[1]/opit_0_inv_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
uart_rx_pin_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
uart_rx_pin_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
uart_tx_pin_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
uart_tx_pin_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
BKCL_auto_0;gopBKCL
Pin
CAL_ACT_N;1

Inst
BKCL_auto_1;gopBKCL
Pin
CAL_ACT_N;1

Inst
BKCL_auto_2;gopBKCL
Pin
CAL_ACT_N;1

Inst
BKCL_auto_3;gopBKCL
Pin
CAL_ACT_N;1

Inst
VCC_4;gopVCC
Pin
Z;2

Inst
VCC_5;gopVCC
Pin
Z;2

Inst
VCC_6;gopVCC
Pin
Z;2

Inst
VCC_7;gopVCC
Pin
Z;2

Inst
VCC_8;gopVCC
Pin
Z;2

Inst
VCC_9;gopVCC
Pin
Z;2

Inst
VCC_10;gopVCC
Pin
Z;2

Inst
VCC_11;gopVCC
Pin
Z;2

Inst
VCC_12;gopVCC
Pin
Z;2

Inst
VCC_13;gopVCC
Pin
Z;2

Inst
VCC_14;gopVCC
Pin
Z;2

Inst
VCC_15;gopVCC
Pin
Z;2

Inst
VCC_16;gopVCC
Pin
Z;2

Inst
VCC_17;gopVCC
Pin
Z;2

Inst
VCC_18;gopVCC
Pin
Z;2

Inst
VCC_19;gopVCC
Pin
Z;2

Inst
VCC_20;gopVCC
Pin
Z;2

Inst
VCC_21;gopVCC
Pin
Z;2

Inst
VCC_22;gopVCC
Pin
Z;2

Inst
VCC_23;gopVCC
Pin
Z;2

Inst
VCC_24;gopVCC
Pin
Z;2

Inst
VCC_25;gopVCC
Pin
Z;2

Inst
VCC_26;gopVCC
Pin
Z;2

Inst
VCC_27;gopVCC
Pin
Z;2

Inst
VCC_28;gopVCC
Pin
Z;2

Inst
VCC_29;gopVCC
Pin
Z;2

Inst
VCC_30;gopVCC
Pin
Z;2

Inst
GND_31;gopGND
Pin
Z;2

Inst
GND_32;gopGND
Pin
Z;2

Inst
GND_33;gopGND
Pin
Z;2

Inst
GND_34;gopGND
Pin
Z;2

Inst
GND_35;gopGND
Pin
Z;2

Inst
GND_36;gopGND
Pin
Z;2

Inst
GND_37;gopGND
Pin
Z;2

Inst
GND_38;gopGND
Pin
Z;2

Inst
GND_39;gopGND
Pin
Z;2

Inst
GND_40;gopGND
Pin
Z;2

Inst
GND_41;gopGND
Pin
Z;2

Inst
GND_42;gopGND
Pin
Z;2

Inst
GND_43;gopGND
Pin
Z;2

Inst
GND_44;gopGND
Pin
Z;2

Inst
GND_45;gopGND
Pin
Z;2

Inst
GND_46;gopGND
Pin
Z;2

Inst
GND_47;gopGND
Pin
Z;2

Inst
GND_48;gopGND
Pin
Z;2

Inst
GND_49;gopGND
Pin
Z;2

Inst
GND_50;gopGND
Pin
Z;2

Inst
GND_51;gopGND
Pin
Z;2

Inst
GND_52;gopGND
Pin
Z;2

Inst
GND_53;gopGND
Pin
Z;2

Inst
GND_54;gopGND
Pin
Z;2

Inst
GND_55;gopGND
Pin
Z;2

Inst
GND_56;gopGND
Pin
Z;2

Inst
GND_57;gopGND
Pin
Z;2

Inst
GND_58;gopGND
Pin
Z;2

Inst
GND_59;gopGND
Pin
Z;2

Inst
GND_60;gopGND
Pin
Z;2

Inst
GND_61;gopGND
Pin
Z;2

Inst
GND_62;gopGND
Pin
Z;2

Inst
GND_63;gopGND
Pin
Z;2

Inst
GND_64;gopGND
Pin
Z;2

Inst
GND_65;gopGND
Pin
Z;2

Inst
CLKROUTE_66;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_67;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_68;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_69;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_70;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_71;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_72;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_73;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_74;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_75;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_76;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_77;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_78;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_79;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_80;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_81;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_82;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_83;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_84;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_85;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_86;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_87;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_88;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_89;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_90;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_91;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_92;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_93;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_94;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_95;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_96;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_97;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_98;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_99;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_100;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_101;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_102;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_103;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_104;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_105;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_106;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_107;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_108;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_109;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
BUFROUTE_110;gopRCLKBUF
Pin
CLKOUT;2
CLKIN;1

Net
DIO;
DIO_obuf/ntO;
N132_inv;
N134_inv;
N136_inv;
N138_inv;
N140_inv;
N142_inv;
N144_inv;
N146_inv;
N148_inv;
N150_inv;
RCLK;
RCLK_obuf/ntO;
SCLK;
SCLK_obuf/ntO;
_N0;
_N1;
_N2;
_N3;
_N4;
_N5;
_N6;
_N7;
_N8;
_N9;
_N10;
_N11;
_N12;
_N13;
_N14;
_N15;
_N16;
_N17;
_N18;
_N19;
_N988;
_N989;
_N990;
_N991;
_N992;
_N993;
_N994;
_N995;
_N996;
_N997;
_N998;
_N999;
_N1000;
_N1001;
_N1002;
_N1003;
_N1004;
_N1005;
_N1006;
_N1007;
_N1008;
_N1009;
_N1010;
_N1011;
_N1012;
_N1013;
_N1014;
_N1015;
_N1016;
_N1017;
_N1018;
_N1019;
_N1021;
_N1022;
_N1023;
_N1024;
_N1025;
_N1026;
_N1027;
_N1028;
_N1029;
_N1030;
_N1031;
_N1032;
_N1033;
_N1034;
_N1035;
_N1036;
_N1037;
_N1038;
_N1039;
_N1040;
_N1041;
_N1042;
_N1043;
_N1044;
_N1045;
_N1046;
_N1047;
_N1048;
_N1049;
_N1050;
_N1051;
_N1052;
_N3848_inv;
_N5702;
_N5703;
_N5704;
_N5705;
_N5706;
_N5707;
_N5708;
_N5709;
_N5710;
_N5711;
_N5712;
_N5713;
_N5714;
_N5715;
_N5716;
_N5717;
_N5718;
_N5719;
_N5720;
_N5721;
_N5722;
_N5723;
_N5724;
_N5725;
_N5726;
_N5727;
_N5728;
_N5729;
_N5730;
_N5731;
_N5732;
_N5733;
_N8450;
_N8451;
_N8452;
_N8453;
_N8454;
_N8455;
_N8456;
_N8457;
_N8458;
_N8459;
_N8460;
_N8461;
_N8462;
_N8463;
_N8464;
_N8465;
_N8466;
_N8467;
_N8468;
_N8469;
_N8470;
_N8471;
_N8472;
_N8473;
_N8474;
_N8475;
_N8476;
_N8477;
_N8478;
_N8479;
_N8480;
_N8481;
_N8728;
_N8729;
_N8730;
_N8731;
_N8732;
_N8733;
_N8734;
_N8735;
_N8736;
_N8737;
_N8738;
_N8739;
_N8740;
_N8741;
_N8742;
_N8743;
_N8744;
_N8745;
_N8746;
_N8747;
_N8748;
_N8749;
_N8750;
_N8751;
_N9213;
_N9214;
_N9215;
_N9216;
_N9217;
_N9218;
_N9219;
_N9220;
_N9221;
_N9222;
_N9223;
_N9224;
_N9225;
_N9226;
_N9227;
_N9228;
_N9229;
_N9230;
_N9231;
_N9232;
_N9233;
_N9234;
_N9235;
_N9236;
_N9237;
_N9238;
_N9239;
_N9240;
_N9241;
_N9242;
_N9243;
_N9244;
_N9245;
_N9292;
_N9294;
_N9296;
_N9298;
_N9300;
_N9302;
_N9304;
_N9306;
_N9313;
_N9314;
_N9315;
_N9316;
_N9317;
_N9318;
_N9319;
_N9320;
_N9321;
_N9322;
_N9323;
_N9325;
_N9327;
_N9329;
_N9331;
_N9333;
_N9335;
_N9337;
_N9473;
_N9474;
_N9475;
_N9476;
_N9477;
_N9478;
_N9479;
_N9480;
_N9505;
_N9506;
_N9508;
_N9509;
_N9510;
_N9511;
_N9512;
_N9513;
_N9514;
_N9515;
_N9516;
_N9517;
_N9518;
_N9519;
_N9520;
_N9521;
_N9522;
_N9523;
_N9524;
_N9525;
_N9526;
_N9527;
_N9528;
_N9529;
_N9530;
_N9531;
_N9532;
_N9533;
_N9534;
_N9535;
_N9536;
_N9601;
_N9602;
_N9635;
_N9636;
_N9667;
_N9668;
_N9669;
_N9670;
_N9671;
_N9672;
_N9673;
_N9674;
_N9675;
_N9676;
_N9677;
_N9678;
_N9679;
_N9680;
_N9681;
_N9682;
_N9683;
_N9684;
_N9685;
_N9686;
_N9687;
_N9688;
_N9689;
_N9690;
_N9691;
_N9692;
_N9693;
_N9694;
_N9695;
_N9696;
_N9697;
_N9698;
_N9795;
_N9796;
_N9797;
_N9798;
_N9799;
_N9800;
_N9801;
_N9802;
_N9827;
_N9829;
_N9830;
_N9831;
_N9832;
_N9833;
_N9834;
_N9835;
_N9836;
_N9837;
_N9838;
_N9839;
_N9840;
_N9841;
_N9842;
_N9843;
_N9844;
_N9845;
_N9846;
_N9847;
_N9848;
_N9849;
_N9850;
_N9851;
_N9852;
_N9853;
_N9854;
_N9855;
_N9856;
_N9857;
_N9858;
_N9859;
_N9860;
_N9925;
_N9926;
_N9928;
_N9959;
_N9991;
_N9992;
_N9993;
_N9994;
_N9995;
_N9996;
_N9997;
_N9998;
_N9999;
_N10000;
_N10087;
_N10088;
_N10121;
_N10122;
_N10337;
_N10340;
_N10439;
_N10439_inv;
_N10440;
_N10441;
_N12065;
_N12066;
_N12067;
_N12068;
_N12069;
_N12070;
_N12071;
_N12072;
_N12073;
_N12074;
_N12075;
_N12076;
_N12077;
_N12078;
_N12079;
_N12081;
_N12082;
_N12083;
_N12084;
_N12085;
_N12086;
_N12087;
_N12088;
_N12089;
_N12090;
_N12091;
_N12092;
_N12093;
_N12094;
_N13439;
_N13466;
_N13467;
_N13588;
_N13589;
_N13590;
_N13591;
_N13592;
_N13593;
_N13594;
_N13595;
_N13596;
_N13597;
_N13653;
_N13654;
_N13670;
_N13717;
_N13718;
_N13719;
_N13720;
_N13721;
_N13722;
_N13723;
_N13724;
_N13725;
_N13726;
_N13727;
_N13728;
_N13729;
_N13730;
_N13731;
_N13732;
_N13733;
_N13734;
_N13735;
_N13736;
_N13737;
_N13738;
_N13739;
_N13740;
_N13741;
_N13742;
_N13743;
_N13744;
_N13745;
_N13746;
_N13747;
_N13748;
_N15362;
_N15363;
_N15364;
_N15365;
_N15366;
_N15367;
_N15368;
_N15369;
_N15370;
_N15371;
_N15372;
_N15373;
_N15374;
_N15375;
_N15376;
_N15377;
_N15378;
_N15379;
_N15380;
_N15381;
_N15382;
_N15383;
_N15384;
_N15385;
_N15386;
_N15387;
_N15388;
_N15389;
_N15390;
_N15391;
_N15392;
_N15393;
_N15702;
_N15703;
_N15704;
_N15705;
_N15706;
_N15707;
_N15708;
_N15709;
_N16686;
_N17069;
_N17070;
_N17071;
_N17072;
_N17073;
_N17074;
_N17075;
_N17076;
_N17077;
_N17078;
_N17079;
_N17080;
_N17081;
_N17082;
_N17083;
_N17084;
_N17085;
_N17086;
_N17087;
_N17088;
_N17089;
_N17090;
_N17091;
_N17092;
_N17093;
_N17094;
_N17095;
_N17096;
_N17097;
_N17098;
_N17099;
_N17100;
_N17183;
_N18045;
_N18046;
_N18047;
_N18048;
_N18049;
_N18050;
_N18051;
_N18052;
_N18053;
_N18054;
_N18055;
_N18056;
_N18057;
_N18058;
_N18059;
_N18060;
_N18061;
_N18062;
_N18063;
_N18064;
_N18065;
_N18066;
_N18067;
_N18068;
_N18069;
_N18070;
_N18071;
_N18072;
_N18073;
_N18074;
_N18075;
_N18076;
_N22512;
_N22542;
_N22543;
_N22611;
_N22623;
_N22640;
_N22641;
_N22642;
_N22668;
_N22669;
_N22671;
_N22672;
_N22673;
_N22674;
_N22675;
_N22678;
_N22680;
_N22682;
_N22683;
_N22684;
_N22686;
_N22687;
_N22689;
_N22695;
_N22696;
_N22721;
_N22726;
_N22728;
_N22729;
_N22731;
_N22734;
_N22747;
_N22748;
_N22751;
_N22752;
_N22756;
_N22757;
_N22758;
_N22759;
_N22760;
_N22763;
_N22765;
_N22771;
_N22772;
_N22773;
_N22790;
_N22791;
_N22795;
_N22796;
_N22806;
_N22824;
_N22827;
_N22829;
_N22989;
_N23044;
_N23110;
_N23111;
_N23198;
_N23211;
_N26277;
_N26585;
_N27082;
_N27217;
_N30753;
clk;
clk_ibuf/ntD;
gpio_0/N71;
gpio_0/N127;
gpio_0/N131;
gpio_0/N137;
gpio_0/N144;
gpio_0/N151;
gpio_0/N158;
gpio_0/N165;
gpio_0/N172;
gpio_0/N179;
gpio_0/N186;
gpio_0/N193;
gpio_0/N200;
gpio_0/_N26404;
gpio_tri[0]/ntI;
gpio_tri[0]/ntO;
gpio_tri[0]/ntT;
gpio_tri[1]/ntI;
gpio_tri[1]/ntO;
gpio_tri[1]/ntT;
gpio_tri[2]/ntI;
gpio_tri[2]/ntO;
gpio_tri[2]/ntT;
gpio_tri[3]/ntI;
gpio_tri[3]/ntO;
gpio_tri[3]/ntT;
gpio_tri[4]/ntI;
gpio_tri[4]/ntO;
gpio_tri[4]/ntT;
gpio_tri[5]/ntI;
gpio_tri[5]/ntO;
gpio_tri[5]/ntT;
gpio_tri[6]/ntI;
gpio_tri[6]/ntO;
gpio_tri[6]/ntT;
gpio_tri[7]/ntI;
gpio_tri[7]/ntO;
gpio_tri[7]/ntT;
gpio_tri[8]/ntI;
gpio_tri[8]/ntO;
gpio_tri[8]/ntT;
gpio_tri[9]/ntI;
gpio_tri[9]/ntO;
gpio_tri[9]/ntT;
hum_flag_led;
hum_flag_led_obuf/ntO;
hum_flag_o;
hum_flag_o_obuf/ntO;
jtag_TCK;
jtag_TCK_ibuf/ntD;
jtag_TDI;
jtag_TDI_ibuf/ntD;
jtag_TDO;
jtag_TDO_obuf/ntO;
jtag_TMS;
jtag_TMS_ibuf/ntD;
jtag_halt_req_o;
jtag_reg_we_o;
jtag_reset_req_o;
led_out_io;
led_out_io_obuf/ntO;
light_sense;
light_sense_ibuf/ntD;
m0_we_i;
m2_req_i;
m2_we_i;
nt_DIO;
nt_RCLK;
nt_SCLK;
_N21;
nt_dht22;
nt_hum_flag_led;
nt_jtag_TCK;
nt_jtag_TDI;
nt_jtag_TDO;
nt_jtag_TMS;
nt_light_sense;
nt_pwm_out_1;
nt_pwm_out_2;
nt_pwm_out_3;
nt_rst;
nt_spi_clk;
nt_spi_mosi;
nt_spi_ss;
nt_tx_uart;
nt_uart_rx_pin;
nt_uart_tx_pin;
ntclkbufg_0;
ntclkbufg_1;
pwm_out_1;
pwm_out_1_obuf/ntO;
pwm_out_2;
pwm_out_2_obuf/ntO;
pwm_out_3;
pwm_out_3_obuf/ntO;
rib_hold_flag_o;
rst;
rst_ibuf/ntD;
spi_clk/ntO;
spi_clk/ntT;
spi_mosi/ntO;
spi_mosi/ntT;
spi_ss/ntO;
spi_ss/ntT;
timer_0/N22;
timer_0/N101;
timer_0/N105;
timer_0/_N0;
timer_0/_N2198;
timer_0/_N2200;
timer_0/_N2202;
timer_0/_N2204;
timer_0/_N2206;
timer_0/_N2208;
timer_0/_N2210;
timer_0/_N2212;
timer_0/_N2214;
timer_0/_N2216;
timer_0/_N2218;
timer_0/_N2220;
timer_0/_N2222;
timer_0/_N2224;
timer_0/_N2226;
timer_0/_N8087;
timer_0/_N22609;
timer_0/_N23027;
top_dht22_inst.DHT22_drive_inst.dht22_tri/ntI;
top_dht22_inst.DHT22_drive_inst.dht22_tri/ntO;
top_dht22_inst.DHT22_drive_inst.dht22_tri/ntT;
top_dht22_inst/DHT22_drive_inst/N32;
top_dht22_inst/DHT22_drive_inst/N36;
top_dht22_inst/DHT22_drive_inst/N41;
top_dht22_inst/DHT22_drive_inst/N50;
top_dht22_inst/DHT22_drive_inst/N80;
top_dht22_inst/DHT22_drive_inst/N163;
top_dht22_inst/DHT22_drive_inst/N164;
top_dht22_inst/DHT22_drive_inst/N165;
top_dht22_inst/DHT22_drive_inst/N176;
top_dht22_inst/DHT22_drive_inst/N179;
top_dht22_inst/DHT22_drive_inst/N181;
top_dht22_inst/DHT22_drive_inst/N185;
top_dht22_inst/DHT22_drive_inst/N202;
top_dht22_inst/DHT22_drive_inst/N203;
top_dht22_inst/DHT22_drive_inst/N234;
top_dht22_inst/DHT22_drive_inst/N241;
top_dht22_inst/DHT22_drive_inst/N247;
top_dht22_inst/DHT22_drive_inst/_N2235;
top_dht22_inst/DHT22_drive_inst/_N2237;
top_dht22_inst/DHT22_drive_inst/_N2239;
top_dht22_inst/DHT22_drive_inst/_N2241;
top_dht22_inst/DHT22_drive_inst/_N2243;
top_dht22_inst/DHT22_drive_inst/_N2245;
top_dht22_inst/DHT22_drive_inst/_N2247;
top_dht22_inst/DHT22_drive_inst/_N2249;
top_dht22_inst/DHT22_drive_inst/_N2251;
top_dht22_inst/DHT22_drive_inst/_N2253;
top_dht22_inst/DHT22_drive_inst/_N2357;
top_dht22_inst/DHT22_drive_inst/_N2359;
top_dht22_inst/DHT22_drive_inst/_N2402;
top_dht22_inst/DHT22_drive_inst/_N2404;
top_dht22_inst/DHT22_drive_inst/_N2406;
top_dht22_inst/DHT22_drive_inst/_N2411;
top_dht22_inst/DHT22_drive_inst/_N2413;
top_dht22_inst/DHT22_drive_inst/_N2415;
top_dht22_inst/DHT22_drive_inst/_N2420;
top_dht22_inst/DHT22_drive_inst/_N2422;
top_dht22_inst/DHT22_drive_inst/_N2424;
top_dht22_inst/DHT22_drive_inst/_N3474;
top_dht22_inst/DHT22_drive_inst/_N22613;
top_dht22_inst/DHT22_drive_inst/_N22624;
top_dht22_inst/DHT22_drive_inst/_N22972;
top_dht22_inst/DHT22_drive_inst/_N23318;
top_dht22_inst/DHT22_drive_inst/_N23356;
top_dht22_inst/DHT22_drive_inst/_N25815;
top_dht22_inst/DHT22_drive_inst/_N26119;
top_dht22_inst/DHT22_drive_inst/_N26122;
top_dht22_inst/DHT22_drive_inst/_N26220;
top_dht22_inst/DHT22_drive_inst/_N26740;
top_dht22_inst/DHT22_drive_inst/_N26741;
top_dht22_inst/DHT22_drive_inst/_N26956;
top_dht22_inst/DHT22_drive_inst/_N27738;
top_dht22_inst/DHT22_drive_inst/clk_1m;
top_dht22_inst/DHT22_drive_inst/dht22_buffer_tri_enable;
top_dht22_inst/DHT22_drive_inst/dht22_buffer_tri_enable_inv;
top_dht22_inst/DHT22_drive_inst/dht22_d0;
top_dht22_inst/DHT22_drive_inst/dht22_d1;
top_dht22_inst/DHT22_drive_inst/dht22_neg;
top_dht22_inst/DHT22_drive_inst/end1;
top_dht22_inst/DHT22_drive_inst/end2;
top_dht22_inst/DHT22_drive_inst/step;
top_dht22_inst/DHT22_drive_inst/test_end;
top_dht22_inst/DHT22_drive_inst/us_cnt_clr;
top_dht22_inst/HEX8_inst/N69;
top_dht22_inst/HEX8_inst/N72;
top_dht22_inst/HEX8_inst/N73;
top_dht22_inst/HEX8_inst/N75;
top_dht22_inst/HEX8_inst/N76;
top_dht22_inst/HEX8_inst/N85;
top_dht22_inst/HEX8_inst/_N2429;
top_dht22_inst/HEX8_inst/_N2431;
top_dht22_inst/HEX8_inst/_N2433;
top_dht22_inst/HEX8_inst/_N2435;
top_dht22_inst/HEX8_inst/_N2437;
top_dht22_inst/HEX8_inst/_N2439;
top_dht22_inst/HEX8_inst/_N2441;
top_dht22_inst/HEX8_inst/_N3866;
top_dht22_inst/HEX8_inst/_N12197;
top_dht22_inst/HEX8_inst/_N12198;
top_dht22_inst/HEX8_inst/_N12199;
top_dht22_inst/HEX8_inst/_N12200;
top_dht22_inst/HEX8_inst/_N12201;
top_dht22_inst/HEX8_inst/_N12202;
top_dht22_inst/HEX8_inst/_N12203;
top_dht22_inst/HEX8_inst/_N12205;
top_dht22_inst/HEX8_inst/_N12208;
top_dht22_inst/HEX8_inst/_N12213;
top_dht22_inst/HEX8_inst/_N12214;
top_dht22_inst/HEX8_inst/_N12215;
top_dht22_inst/HEX8_inst/_N12216;
top_dht22_inst/HEX8_inst/_N12217;
top_dht22_inst/HEX8_inst/_N12218;
top_dht22_inst/HEX8_inst/_N12219;
top_dht22_inst/HEX8_inst/_N12230;
top_dht22_inst/HEX8_inst/_N12231;
top_dht22_inst/HEX8_inst/_N12233;
top_dht22_inst/HEX8_inst/_N12234;
top_dht22_inst/HEX8_inst/_N12235;
top_dht22_inst/HEX8_inst/_N22625;
top_dht22_inst/HEX8_inst/_N22866;
top_dht22_inst/HEX8_inst/_N23181;
top_dht22_inst/HEX8_inst/_N23199;
top_dht22_inst/HEX8_inst/_N25816;
top_dht22_inst/HEX8_inst/_N27676;
top_dht22_inst/HEX8_inst/_N27837;
top_dht22_inst/HEX8_inst/_N27838;
top_dht22_inst/HEX8_inst/_N27839;
top_dht22_inst/HEX8_inst/_N27840;
top_dht22_inst/HEX8_inst/clk_1k;
top_dht22_inst/N100;
top_dht22_inst/N112;
top_dht22_inst/OLED_drive_inst/N156;
top_dht22_inst/OLED_drive_inst/N159;
top_dht22_inst/OLED_drive_inst/_N2446;
top_dht22_inst/OLED_drive_inst/_N2448;
top_dht22_inst/OLED_drive_inst/_N2450;
top_dht22_inst/OLED_drive_inst/_N2452;
top_dht22_inst/OLED_drive_inst/_N2454;
top_dht22_inst/OLED_drive_inst/_N2456;
top_dht22_inst/OLED_drive_inst/_N2458;
top_dht22_inst/OLED_drive_inst/_N27872;
top_dht22_inst/OLED_drive_inst/_N27874;
top_dht22_inst/OLED_drive_inst/_N27876;
top_dht22_inst/OLED_drive_inst/_N27877;
top_dht22_inst/OLED_drive_inst/sck_pluse;
top_dht22_inst/_N8207;
top_dht22_inst/_N23048;
top_dht22_inst/bcd_8421_inst0/N25;
top_dht22_inst/bcd_8421_inst0/N28;
top_dht22_inst/bcd_8421_inst0/N36;
top_dht22_inst/bcd_8421_inst0/N44;
top_dht22_inst/bcd_8421_inst0/N96;
top_dht22_inst/bcd_8421_inst0/N97;
top_dht22_inst/bcd_8421_inst0/N147;
top_dht22_inst/bcd_8421_inst0/N152;
top_dht22_inst/bcd_8421_inst0/N155;
top_dht22_inst/bcd_8421_inst0/_N72;
top_dht22_inst/bcd_8421_inst0/_N3695;
top_dht22_inst/bcd_8421_inst0/_N24132;
top_dht22_inst/bcd_8421_inst0/_N27041;
top_dht22_inst/bcd_8421_inst1/N25;
top_dht22_inst/bcd_8421_inst1/N28;
top_dht22_inst/bcd_8421_inst1/N36;
top_dht22_inst/bcd_8421_inst1/N44;
top_dht22_inst/bcd_8421_inst1/N96;
top_dht22_inst/bcd_8421_inst1/N97;
top_dht22_inst/bcd_8421_inst1/N147;
top_dht22_inst/bcd_8421_inst1/N152;
top_dht22_inst/bcd_8421_inst1/N155;
top_dht22_inst/bcd_8421_inst1/_N124;
top_dht22_inst/bcd_8421_inst1/_N3700;
top_dht22_inst/bcd_8421_inst1/_N24134;
top_dht22_inst/bcd_8421_inst1/_N27065;
top_dht22_inst/hc05_top_inst/uart_tx_inst/N5;
top_dht22_inst/hc05_top_inst/uart_tx_inst/N16;
top_dht22_inst/hc05_top_inst/uart_tx_inst/N121;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N2531;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N2533;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N2535;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N2537;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N2539;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N2541;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N8591;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N8598;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N23270;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N26157;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N27658;
top_dht22_inst/hc05_top_inst/uart_tx_inst/_N27664;
top_dht22_inst/hc05_top_inst/uart_tx_inst/bit_flag;
top_dht22_inst/hc05_top_inst/uart_tx_inst/cn1;
top_dht22_inst/hc05_top_inst/uart_tx_inst/cn2;
top_dht22_inst/hc05_top_inst/uart_tx_inst/flag_cnt9;
top_dht22_inst/hc05_top_inst/uart_tx_inst/work_en;
top_dht22_inst/star;
tx;
tx_obuf/ntO;
tx_uart;
tx_uart_obuf/ntO;
u_jtag_top/dm_ack_o;
u_jtag_top/dm_resp_valid_o;
u_jtag_top/dtm_ack_o;
u_jtag_top/dtm_req_valid_o;
u_jtag_top/u_jtag_dm/N88;
u_jtag_top/u_jtag_dm/N100;
u_jtag_top/u_jtag_dm/N273;
u_jtag_top/u_jtag_dm/N278;
u_jtag_top/u_jtag_dm/N279;
u_jtag_top/u_jtag_dm/N307;
u_jtag_top/u_jtag_dm/N333;
u_jtag_top/u_jtag_dm/N334;
u_jtag_top/u_jtag_dm/N337;
u_jtag_top/u_jtag_dm/N342;
u_jtag_top/u_jtag_dm/N344;
u_jtag_top/u_jtag_dm/N346;
u_jtag_top/u_jtag_dm/N349;
u_jtag_top/u_jtag_dm/N369;
u_jtag_top/u_jtag_dm/N370;
u_jtag_top/u_jtag_dm/N373;
u_jtag_top/u_jtag_dm/N387;
u_jtag_top/u_jtag_dm/N392;
u_jtag_top/u_jtag_dm/N396;
u_jtag_top/u_jtag_dm/N419;
u_jtag_top/u_jtag_dm/N431;
u_jtag_top/u_jtag_dm/N436;
u_jtag_top/u_jtag_dm/N448;
u_jtag_top/u_jtag_dm/N455;
u_jtag_top/u_jtag_dm/N501;
u_jtag_top/u_jtag_dm/_N2690;
u_jtag_top/u_jtag_dm/_N2692;
u_jtag_top/u_jtag_dm/_N2694;
u_jtag_top/u_jtag_dm/_N2696;
u_jtag_top/u_jtag_dm/_N2698;
u_jtag_top/u_jtag_dm/_N2700;
u_jtag_top/u_jtag_dm/_N2702;
u_jtag_top/u_jtag_dm/_N2704;
u_jtag_top/u_jtag_dm/_N2706;
u_jtag_top/u_jtag_dm/_N2708;
u_jtag_top/u_jtag_dm/_N2710;
u_jtag_top/u_jtag_dm/_N2712;
u_jtag_top/u_jtag_dm/_N2714;
u_jtag_top/u_jtag_dm/_N2716;
u_jtag_top/u_jtag_dm/_N3473;
u_jtag_top/u_jtag_dm/_N10771;
u_jtag_top/u_jtag_dm/_N10954;
u_jtag_top/u_jtag_dm/_N10955;
u_jtag_top/u_jtag_dm/_N10961;
u_jtag_top/u_jtag_dm/_N10962;
u_jtag_top/u_jtag_dm/_N10964;
u_jtag_top/u_jtag_dm/_N10965;
u_jtag_top/u_jtag_dm/_N10970;
u_jtag_top/u_jtag_dm/_N10971;
u_jtag_top/u_jtag_dm/_N10976;
u_jtag_top/u_jtag_dm/_N10978;
u_jtag_top/u_jtag_dm/_N11096_inv;
u_jtag_top/u_jtag_dm/_N16808;
u_jtag_top/u_jtag_dm/_N16810;
u_jtag_top/u_jtag_dm/_N16814;
u_jtag_top/u_jtag_dm/_N16817;
u_jtag_top/u_jtag_dm/_N16920;
u_jtag_top/u_jtag_dm/_N16921;
u_jtag_top/u_jtag_dm/_N16923;
u_jtag_top/u_jtag_dm/_N16924;
u_jtag_top/u_jtag_dm/_N16930;
u_jtag_top/u_jtag_dm/_N16931;
u_jtag_top/u_jtag_dm/_N22699;
u_jtag_top/u_jtag_dm/_N22700;
u_jtag_top/u_jtag_dm/_N22704;
u_jtag_top/u_jtag_dm/_N22924;
u_jtag_top/u_jtag_dm/_N22969;
u_jtag_top/u_jtag_dm/_N22976;
u_jtag_top/u_jtag_dm/_N23025;
u_jtag_top/u_jtag_dm/_N23186;
u_jtag_top/u_jtag_dm/_N24852;
u_jtag_top/u_jtag_dm/_N26127;
u_jtag_top/u_jtag_dm/_N26208;
u_jtag_top/u_jtag_dm/_N26322;
u_jtag_top/u_jtag_dm/_N26410;
u_jtag_top/u_jtag_dm/_N26412;
u_jtag_top/u_jtag_dm/_N26414;
u_jtag_top/u_jtag_dm/_N26583;
u_jtag_top/u_jtag_dm/_N26586;
u_jtag_top/u_jtag_dm/_N26805;
u_jtag_top/u_jtag_dm/_N26814;
u_jtag_top/u_jtag_dm/_N26865;
u_jtag_top/u_jtag_dm/_N27031;
u_jtag_top/u_jtag_dm/_N27649;
u_jtag_top/u_jtag_dm/_N27650;
u_jtag_top/u_jtag_dm/_N27653;
u_jtag_top/u_jtag_dm/_N27882;
u_jtag_top/u_jtag_dm/is_read_reg;
u_jtag_top/u_jtag_dm/need_resp;
u_jtag_top/u_jtag_dm/rx/N52;
u_jtag_top/u_jtag_dm/rx/req;
u_jtag_top/u_jtag_dm/rx/req_d;
u_jtag_top/u_jtag_dm/rx/state_0;
u_jtag_top/u_jtag_dm/rx_valid;
u_jtag_top/u_jtag_dm/tx/N70;
u_jtag_top/u_jtag_dm/tx/ack;
u_jtag_top/u_jtag_dm/tx/ack_d;
u_jtag_top/u_jtag_dm/tx/state_0;
u_jtag_top/u_jtag_dm/tx/state_1;
u_jtag_top/u_jtag_dm/tx/state_2;
u_jtag_top/u_jtag_driver/N152;
u_jtag_top/u_jtag_driver/N229;
u_jtag_top/u_jtag_driver/N231;
u_jtag_top/u_jtag_driver/N233;
u_jtag_top/u_jtag_driver/N238;
u_jtag_top/u_jtag_driver/N246;
u_jtag_top/u_jtag_driver/N253;
u_jtag_top/u_jtag_driver/N266;
u_jtag_top/u_jtag_driver/N282;
u_jtag_top/u_jtag_driver/_N7950;
u_jtag_top/u_jtag_driver/_N7959;
u_jtag_top/u_jtag_driver/_N11184;
u_jtag_top/u_jtag_driver/_N22823;
u_jtag_top/u_jtag_driver/_N23058;
u_jtag_top/u_jtag_driver/_N24984;
u_jtag_top/u_jtag_driver/_N27908;
u_jtag_top/u_jtag_driver/_N27911;
u_jtag_top/u_jtag_driver/dm_is_busy;
u_jtag_top/u_jtag_driver/jtag_state_0;
u_jtag_top/u_jtag_driver/jtag_state_1;
u_jtag_top/u_jtag_driver/jtag_state_2;
u_jtag_top/u_jtag_driver/jtag_state_3;
u_jtag_top/u_jtag_driver/jtag_state_4;
u_jtag_top/u_jtag_driver/jtag_state_5;
u_jtag_top/u_jtag_driver/jtag_state_6;
u_jtag_top/u_jtag_driver/jtag_state_7;
u_jtag_top/u_jtag_driver/jtag_state_9;
u_jtag_top/u_jtag_driver/jtag_state_10;
u_jtag_top/u_jtag_driver/jtag_state_11;
u_jtag_top/u_jtag_driver/jtag_state_12;
u_jtag_top/u_jtag_driver/jtag_state_13;
u_jtag_top/u_jtag_driver/jtag_state_14;
u_jtag_top/u_jtag_driver/jtag_state_15;
u_jtag_top/u_jtag_driver/rx/N52;
u_jtag_top/u_jtag_driver/rx/req;
u_jtag_top/u_jtag_driver/rx/req_d;
u_jtag_top/u_jtag_driver/rx/state_0;
u_jtag_top/u_jtag_driver/rx_valid;
u_jtag_top/u_jtag_driver/sticky_busy;
u_jtag_top/u_jtag_driver/tx/N70;
u_jtag_top/u_jtag_driver/tx/ack;
u_jtag_top/u_jtag_driver/tx/ack_d;
u_jtag_top/u_jtag_driver/tx/state_0;
u_jtag_top/u_jtag_driver/tx/state_1;
u_jtag_top/u_jtag_driver/tx/state_2;
u_jtag_top/u_jtag_driver/tx_idle;
u_jtag_top/u_jtag_driver/tx_valid;
u_pwm/N48;
u_pwm/N110;
u_pwm/N116;
u_pwm/N120;
u_pwm/N123;
u_pwm/N126;
u_pwm/N128;
u_pwm/_N2604;
u_pwm/_N2606;
u_pwm/_N2611;
u_pwm/_N2613;
u_pwm/_N2615;
u_pwm/_N2617;
u_pwm/_N3451;
u_pwm/_N3469;
u_pwm/_N3486;
u_pwm/_N3706;
u_pwm/_N8826;
u_pwm/_N22688;
u_pwm/_N22973;
u_pwm/_N26362;
u_pwm/_N26820;
u_pwm/_N26821;
u_pwm/_N26831;
u_pwm/_N26985;
u_pwm/_N27591;
u_ram/_N316;
u_ram/_N317;
u_ram/_N318;
u_ram/_N319;
u_ram/_N320;
u_ram/_N321;
u_ram/_N322;
u_ram/_N323;
u_ram/_N324;
u_ram/_N325;
u_ram/_N326;
u_ram/_N327;
u_ram/_N328;
u_ram/_N329;
u_ram/_N330;
u_ram/_N331;
u_ram/_N332;
u_ram/_N333;
u_ram/_N334;
u_ram/_N335;
u_ram/_N336;
u_ram/_N337;
u_ram/_N338;
u_ram/_N339;
u_ram/_N340;
u_ram/_N341;
u_ram/_N342;
u_ram/_N343;
u_ram/_N344;
u_ram/_N345;
u_ram/_N346;
u_ram/_N347;
u_ram/_N349;
u_ram/_N350;
u_ram/_N351;
u_ram/_N352;
u_ram/_N353;
u_ram/_N354;
u_ram/_N355;
u_ram/_N356;
u_ram/_N357;
u_ram/_N358;
u_ram/_N359;
u_ram/_N360;
u_ram/_N361;
u_ram/_N362;
u_ram/_N363;
u_ram/_N364;
u_ram/_N365;
u_ram/_N366;
u_ram/_N367;
u_ram/_N368;
u_ram/_N369;
u_ram/_N370;
u_ram/_N371;
u_ram/_N372;
u_ram/_N373;
u_ram/_N374;
u_ram/_N375;
u_ram/_N376;
u_ram/_N377;
u_ram/_N378;
u_ram/_N379;
u_ram/_N380;
u_ram/_N382;
u_ram/_N383;
u_ram/_N384;
u_ram/_N385;
u_ram/_N386;
u_ram/_N387;
u_ram/_N388;
u_ram/_N389;
u_ram/_N390;
u_ram/_N391;
u_ram/_N392;
u_ram/_N393;
u_ram/_N394;
u_ram/_N395;
u_ram/_N396;
u_ram/_N397;
u_ram/_N398;
u_ram/_N399;
u_ram/_N400;
u_ram/_N401;
u_ram/_N402;
u_ram/_N403;
u_ram/_N404;
u_ram/_N405;
u_ram/_N406;
u_ram/_N407;
u_ram/_N408;
u_ram/_N409;
u_ram/_N410;
u_ram/_N411;
u_ram/_N412;
u_ram/_N413;
u_ram/_N415;
u_ram/_N416;
u_ram/_N417;
u_ram/_N418;
u_ram/_N419;
u_ram/_N420;
u_ram/_N421;
u_ram/_N422;
u_ram/_N423;
u_ram/_N424;
u_ram/_N425;
u_ram/_N426;
u_ram/_N427;
u_ram/_N428;
u_ram/_N429;
u_ram/_N430;
u_ram/_N431;
u_ram/_N432;
u_ram/_N433;
u_ram/_N434;
u_ram/_N435;
u_ram/_N436;
u_ram/_N437;
u_ram/_N438;
u_ram/_N439;
u_ram/_N440;
u_ram/_N441;
u_ram/_N442;
u_ram/_N443;
u_ram/_N444;
u_ram/_N445;
u_ram/_N446;
u_ram/_N448;
u_ram/_N449;
u_ram/_N450;
u_ram/_N451;
u_ram/_N452;
u_ram/_N453;
u_ram/_N454;
u_ram/_N455;
u_ram/_N456;
u_ram/_N457;
u_ram/_N458;
u_ram/_N459;
u_ram/_N460;
u_ram/_N461;
u_ram/_N462;
u_ram/_N463;
u_ram/_N464;
u_ram/_N465;
u_ram/_N466;
u_ram/_N467;
u_ram/_N468;
u_ram/_N469;
u_ram/_N470;
u_ram/_N471;
u_ram/_N472;
u_ram/_N473;
u_ram/_N474;
u_ram/_N475;
u_ram/_N476;
u_ram/_N477;
u_ram/_N478;
u_ram/_N479;
u_ram/_N481;
u_ram/_N482;
u_ram/_N483;
u_ram/_N484;
u_ram/_N485;
u_ram/_N486;
u_ram/_N487;
u_ram/_N488;
u_ram/_N489;
u_ram/_N490;
u_ram/_N491;
u_ram/_N492;
u_ram/_N493;
u_ram/_N494;
u_ram/_N495;
u_ram/_N496;
u_ram/_N497;
u_ram/_N498;
u_ram/_N499;
u_ram/_N500;
u_ram/_N501;
u_ram/_N502;
u_ram/_N503;
u_ram/_N504;
u_ram/_N505;
u_ram/_N506;
u_ram/_N507;
u_ram/_N508;
u_ram/_N509;
u_ram/_N510;
u_ram/_N511;
u_ram/_N512;
u_ram/_N514;
u_ram/_N515;
u_ram/_N516;
u_ram/_N517;
u_ram/_N518;
u_ram/_N519;
u_ram/_N520;
u_ram/_N521;
u_ram/_N522;
u_ram/_N523;
u_ram/_N524;
u_ram/_N525;
u_ram/_N526;
u_ram/_N527;
u_ram/_N528;
u_ram/_N529;
u_ram/_N530;
u_ram/_N531;
u_ram/_N532;
u_ram/_N533;
u_ram/_N534;
u_ram/_N535;
u_ram/_N536;
u_ram/_N537;
u_ram/_N538;
u_ram/_N539;
u_ram/_N540;
u_ram/_N541;
u_ram/_N542;
u_ram/_N543;
u_ram/_N544;
u_ram/_N545;
u_ram/_N547;
u_ram/_N548;
u_ram/_N549;
u_ram/_N550;
u_ram/_N551;
u_ram/_N552;
u_ram/_N553;
u_ram/_N554;
u_ram/_N555;
u_ram/_N556;
u_ram/_N557;
u_ram/_N558;
u_ram/_N559;
u_ram/_N560;
u_ram/_N561;
u_ram/_N562;
u_ram/_N563;
u_ram/_N564;
u_ram/_N565;
u_ram/_N566;
u_ram/_N567;
u_ram/_N568;
u_ram/_N569;
u_ram/_N570;
u_ram/_N571;
u_ram/_N572;
u_ram/_N573;
u_ram/_N574;
u_ram/_N575;
u_ram/_N576;
u_ram/_N577;
u_ram/_N578;
u_ram/_N580;
u_ram/_N581;
u_ram/_N582;
u_ram/_N583;
u_ram/_N584;
u_ram/_N585;
u_ram/_N586;
u_ram/_N587;
u_ram/_N588;
u_ram/_N589;
u_ram/_N590;
u_ram/_N591;
u_ram/_N592;
u_ram/_N593;
u_ram/_N594;
u_ram/_N595;
u_ram/_N596;
u_ram/_N597;
u_ram/_N598;
u_ram/_N599;
u_ram/_N600;
u_ram/_N601;
u_ram/_N602;
u_ram/_N603;
u_ram/_N604;
u_ram/_N605;
u_ram/_N606;
u_ram/_N607;
u_ram/_N608;
u_ram/_N609;
u_ram/_N610;
u_ram/_N611;
u_ram/_N613;
u_ram/_N614;
u_ram/_N615;
u_ram/_N616;
u_ram/_N617;
u_ram/_N618;
u_ram/_N619;
u_ram/_N620;
u_ram/_N621;
u_ram/_N622;
u_ram/_N623;
u_ram/_N624;
u_ram/_N625;
u_ram/_N626;
u_ram/_N627;
u_ram/_N628;
u_ram/_N629;
u_ram/_N630;
u_ram/_N631;
u_ram/_N632;
u_ram/_N633;
u_ram/_N634;
u_ram/_N635;
u_ram/_N636;
u_ram/_N637;
u_ram/_N638;
u_ram/_N639;
u_ram/_N640;
u_ram/_N641;
u_ram/_N642;
u_ram/_N643;
u_ram/_N644;
u_ram/_N646;
u_ram/_N647;
u_ram/_N648;
u_ram/_N649;
u_ram/_N650;
u_ram/_N651;
u_ram/_N652;
u_ram/_N653;
u_ram/_N654;
u_ram/_N655;
u_ram/_N656;
u_ram/_N657;
u_ram/_N658;
u_ram/_N659;
u_ram/_N660;
u_ram/_N661;
u_ram/_N662;
u_ram/_N663;
u_ram/_N664;
u_ram/_N665;
u_ram/_N666;
u_ram/_N667;
u_ram/_N668;
u_ram/_N669;
u_ram/_N670;
u_ram/_N671;
u_ram/_N672;
u_ram/_N673;
u_ram/_N674;
u_ram/_N675;
u_ram/_N676;
u_ram/_N677;
u_ram/_N679;
u_ram/_N680;
u_ram/_N681;
u_ram/_N682;
u_ram/_N683;
u_ram/_N684;
u_ram/_N685;
u_ram/_N686;
u_ram/_N687;
u_ram/_N688;
u_ram/_N689;
u_ram/_N690;
u_ram/_N691;
u_ram/_N692;
u_ram/_N693;
u_ram/_N694;
u_ram/_N695;
u_ram/_N696;
u_ram/_N697;
u_ram/_N698;
u_ram/_N699;
u_ram/_N700;
u_ram/_N701;
u_ram/_N702;
u_ram/_N703;
u_ram/_N704;
u_ram/_N705;
u_ram/_N706;
u_ram/_N707;
u_ram/_N708;
u_ram/_N709;
u_ram/_N710;
u_ram/_N712;
u_ram/_N713;
u_ram/_N714;
u_ram/_N715;
u_ram/_N716;
u_ram/_N717;
u_ram/_N718;
u_ram/_N719;
u_ram/_N720;
u_ram/_N721;
u_ram/_N722;
u_ram/_N723;
u_ram/_N724;
u_ram/_N725;
u_ram/_N726;
u_ram/_N727;
u_ram/_N728;
u_ram/_N729;
u_ram/_N730;
u_ram/_N731;
u_ram/_N732;
u_ram/_N733;
u_ram/_N734;
u_ram/_N735;
u_ram/_N736;
u_ram/_N737;
u_ram/_N738;
u_ram/_N739;
u_ram/_N740;
u_ram/_N741;
u_ram/_N742;
u_ram/_N743;
u_ram/_N745;
u_ram/_N746;
u_ram/_N747;
u_ram/_N748;
u_ram/_N749;
u_ram/_N750;
u_ram/_N751;
u_ram/_N752;
u_ram/_N753;
u_ram/_N754;
u_ram/_N755;
u_ram/_N756;
u_ram/_N757;
u_ram/_N758;
u_ram/_N759;
u_ram/_N760;
u_ram/_N761;
u_ram/_N762;
u_ram/_N763;
u_ram/_N764;
u_ram/_N765;
u_ram/_N766;
u_ram/_N767;
u_ram/_N768;
u_ram/_N769;
u_ram/_N770;
u_ram/_N771;
u_ram/_N772;
u_ram/_N773;
u_ram/_N774;
u_ram/_N775;
u_ram/_N776;
u_ram/_N778;
u_ram/_N779;
u_ram/_N780;
u_ram/_N781;
u_ram/_N782;
u_ram/_N783;
u_ram/_N784;
u_ram/_N785;
u_ram/_N786;
u_ram/_N787;
u_ram/_N788;
u_ram/_N789;
u_ram/_N790;
u_ram/_N791;
u_ram/_N792;
u_ram/_N793;
u_ram/_N794;
u_ram/_N795;
u_ram/_N796;
u_ram/_N797;
u_ram/_N798;
u_ram/_N799;
u_ram/_N800;
u_ram/_N801;
u_ram/_N802;
u_ram/_N803;
u_ram/_N804;
u_ram/_N805;
u_ram/_N806;
u_ram/_N807;
u_ram/_N808;
u_ram/_N809;
u_ram/_N811;
u_ram/_N812;
u_ram/_N813;
u_ram/_N814;
u_ram/_N815;
u_ram/_N816;
u_ram/_N817;
u_ram/_N818;
u_ram/_N819;
u_ram/_N820;
u_ram/_N821;
u_ram/_N822;
u_ram/_N823;
u_ram/_N824;
u_ram/_N825;
u_ram/_N826;
u_ram/_N827;
u_ram/_N828;
u_ram/_N829;
u_ram/_N830;
u_ram/_N831;
u_ram/_N832;
u_ram/_N833;
u_ram/_N834;
u_ram/_N835;
u_ram/_N836;
u_ram/_N837;
u_ram/_N838;
u_ram/_N839;
u_ram/_N840;
u_ram/_N841;
u_ram/_N842;
u_ram/_N2747;
u_ram/_N2779;
u_ram/_N2811;
u_ram/_N2843;
u_ram/_N2875;
u_ram/_N2907;
u_ram/_N2939;
u_ram/_N2971;
u_ram/_N3003;
u_ram/_N3035;
u_ram/_N3067;
u_ram/_N3099;
u_ram/_N3131;
u_ram/_N3163;
u_ram/_N3195;
u_ram/_N3227;
u_ram/_N12063;
u_ram/_N12064;
u_ram/_N12080;
u_ram/_N22562;
u_ram/_N22563;
u_rib/N306;
u_rib/N307;
u_rib/N308;
u_rib/N318;
u_rib/N324;
u_rib/N326;
u_rib/N328;
u_rib/N330;
u_rib/N332;
u_rib/N334;
u_rib/N336;
u_rib/N338;
u_rib/N344;
u_rib/N346;
u_rib/N446;
u_rib/_N3847_inv;
u_rib/_N3849_inv;
u_rib/_N3850_inv;
u_rib/_N3851_inv;
u_rib/_N8954;
u_rib/_N8987;
u_rib/_N10161;
u_rib/_N10164;
u_rib/_N10166;
u_rib/_N10167;
u_rib/_N10173;
u_rib/_N10174;
u_rib/_N10176;
u_rib/_N10178;
u_rib/_N10179;
u_rib/_N10180;
u_rib/_N10181;
u_rib/_N10182;
u_rib/_N10314;
u_rib/_N10322;
u_rib/_N10323;
u_rib/_N10325;
u_rib/_N10329;
u_rib/_N10330;
u_rib/_N10331;
u_rib/_N10332;
u_rib/_N10335;
u_rib/_N17452;
u_rib/_N17456;
u_rib/_N17520;
u_rib/_N22576;
u_rib/_N22884;
u_rib/_N28212;
u_rib/_N28216;
u_rib/_N28218;
u_rib/_N28220;
u_rib/_N28222;
u_rib/_N28224;
u_rib/_N28226;
u_rib/_N28228;
u_rib/_N28230;
u_rib/_N28232;
u_rib/_N28234;
u_rib/_N28236;
u_rib/_N28364;
u_rib/_N28365;
u_rib/_N28367;
u_rib/_N28374;
u_rib/_N28375;
u_rib/_N28376;
u_rib/_N28377;
u_rib/_N28379;
u_rib/_N28381;
u_rib/_N28383;
u_rib/_N28385;
u_rib/_N28387;
u_rib/_N28994;
u_rib/_N28997;
u_rom/N984;
u_rom/N986;
u_rom/N987;
u_rom/N988;
u_rom/N989;
u_rom/N991;
u_rom/N992;
u_rom/N996;
u_rom/N1028;
u_rom/N1029;
u_rom/N1031;
u_rom/N1032;
u_rom/N1043;
u_rom/N1051;
u_rom/N1057;
u_rom/N1095;
u_rom/N1098;
u_rom/N1129;
u_rom/N1134;
u_rom/N1155;
u_rom/N1169;
u_rom/N1170;
u_rom/N1177;
u_rom/N1184;
u_rom/N1483;
u_rom/N1484;
u_rom/N1486;
u_rom/N1487;
u_rom/N1488;
u_rom/N1489;
u_rom/N1490;
u_rom/N1491;
u_rom/N1493;
u_rom/N1495;
u_rom/N1496;
u_rom/N1499;
u_rom/N1502;
u_rom/N1503;
u_rom/N1504;
u_rom/N1506;
u_rom/N1508;
u_rom/_N20813;
u_rom/_N20842;
u_rom/_N20844;
u_rom/_N20845;
u_rom/_N21157;
u_rom/_N21161;
u_rom/_N21186;
u_rom/_N21228;
u_rom/_N21275;
u_rom/_N21279;
u_rom/_N21305;
u_rom/_N21310;
u_rom/_N21341;
u_rom/_N21344;
u_rom/_N21348;
u_rom/_N21369;
u_rom/_N21397;
u_rom/_N21426;
u_rom/_N21430;
u_rom/_N21479;
u_rom/_N21508;
u_rom/_N21553;
u_rom/_N21582;
u_rom/_N21607;
u_rom/_N21656;
u_rom/_N21659;
u_rom/_N21689;
u_rom/_N21720;
u_rom/_N21795;
u_rom/_N21802;
u_rom/_N21806;
u_rom/_N21841;
u_rom/_N21846;
u_rom/_N21848;
u_rom/_N21851;
u_rom/_N21879;
u_rom/_N21883;
u_rom/_N21900;
u_rom/_N21919;
u_rom/_N21962;
u_rom/_N21973;
u_rom/_N21977;
u_rom/_N21995;
u_rom/_N22025;
u_rom/_N22033;
u_rom/_N22049;
u_rom/_N22104;
u_rom/_N22510;
u_rom/_N22518;
u_rom/_N22535;
u_rom/_N22540;
u_rom/_N22780;
u_rom/_N22786;
u_rom/_N22789;
u_rom/_N22792;
u_rom/_N22799;
u_rom/_N22800;
u_rom/_N22816;
u_rom/_N22817;
u_rom/_N22818;
u_rom/_N22819;
u_rom/_N22820;
u_rom/_N22821;
u_rom/_N22822;
u_rom/_N22838;
u_rom/_N22845;
u_rom/_N22847;
u_rom/_N22853;
u_rom/_N22869;
u_rom/_N22877;
u_rom/_N22898;
u_rom/_N22922;
u_rom/_N22923;
u_rom/_N22925;
u_rom/_N22927;
u_rom/_N22928;
u_rom/_N22933;
u_rom/_N22938;
u_rom/_N22952;
u_rom/_N22956;
u_rom/_N22957;
u_rom/_N22964;
u_rom/_N22974;
u_rom/_N22977;
u_rom/_N22981;
u_rom/_N23007;
u_rom/_N23022;
u_rom/_N23039;
u_rom/_N23050;
u_rom/_N23051;
u_rom/_N23064;
u_rom/_N23071;
u_rom/_N23098;
u_rom/_N23116;
u_rom/_N23118;
u_rom/_N23143;
u_rom/_N23145;
u_rom/_N23156;
u_rom/_N23165;
u_rom/_N23180;
u_rom/_N23194;
u_rom/_N23204;
u_rom/_N23206;
u_rom/_N23207;
u_rom/_N23214;
u_rom/_N23215;
u_rom/_N23230;
u_rom/_N23231;
u_rom/_N23232;
u_rom/_N23238;
u_rom/_N23239;
u_rom/_N23249;
u_rom/_N23252;
u_rom/_N23253;
u_rom/_N23255;
u_rom/_N23278;
u_rom/_N23279;
u_rom/_N23280;
u_rom/_N23286;
u_rom/_N23287;
u_rom/_N23288;
u_rom/_N23290;
u_rom/_N23293;
u_rom/_N23296;
u_rom/_N23298;
u_rom/_N23301;
u_rom/_N23302;
u_rom/_N23312;
u_rom/_N23315;
u_rom/_N23316;
u_rom/_N23317;
u_rom/_N23322;
u_rom/_N23329;
u_rom/_N23331;
u_rom/_N23335;
u_rom/_N23336;
u_rom/_N23338;
u_rom/_N23340;
u_rom/_N23341;
u_rom/_N23343;
u_rom/_N23344;
u_rom/_N23345;
u_rom/_N23347;
u_rom/_N23352;
u_rom/_N23353;
u_rom/_N23354;
u_rom/_N23363;
u_rom/_N23364;
u_rom/_N23366;
u_rom/_N23368;
u_rom/_N23375;
u_rom/_N23376;
u_rom/_N23389;
u_rom/_N23392;
u_rom/_N23394;
u_rom/_N23395;
u_rom/_N23397;
u_rom/_N23400;
u_rom/_N23404;
u_rom/_N23409;
u_rom/_N23410;
u_rom/_N23411;
u_rom/_N23412;
u_rom/_N23414;
u_rom/_N23417;
u_rom/_N23418;
u_rom/_N23420;
u_rom/_N23423;
u_rom/_N23424;
u_rom/_N23425;
u_rom/_N23427;
u_rom/_N23428;
u_rom/_N23429;
u_rom/_N23431;
u_rom/_N23433;
u_rom/_N23700;
u_rom/_N23759;
u_rom/_N23840;
u_rom/_N23841;
u_rom/_N23853;
u_rom/_N25570;
u_rom/_N25612;
u_rom/_N25616;
u_rom/_N25628;
u_rom/_N25632;
u_rom/_N25714;
u_rom/_N25782;
u_rom/_N25786;
u_rom/_N25790;
u_rom/_N25986;
u_rom/_N26042;
u_rom/_N26043;
u_rom/_N26044;
u_rom/_N26045;
u_rom/_N26046;
u_rom/_N26047;
u_rom/_N26048;
u_rom/_N26049;
u_rom/_N26050;
u_rom/_N26051;
u_rom/_N26053;
u_rom/_N26054;
u_rom/_N26060;
u_rom/_N26061;
u_rom/_N26062;
u_rom/_N26067;
u_rom/_N26069;
u_rom/_N26072;
u_rom/_N26075;
u_rom/_N26076;
u_rom/_N26078;
u_rom/_N26080;
u_rom/_N26083;
u_rom/_N26084;
u_rom/_N26164;
u_rom/_N26216;
u_rom/_N26256;
u_rom/_N26258;
u_rom/_N26275;
u_rom/_N26300;
u_rom/_N26302;
u_rom/_N26306;
u_rom/_N26334;
u_rom/_N26340;
u_rom/_N26342;
u_rom/_N26343;
u_rom/_N26347;
u_rom/_N26348;
u_rom/_N26349;
u_rom/_N26354;
u_rom/_N26356;
u_rom/_N26357;
u_rom/_N26360;
u_rom/_N26371;
u_rom/_N26402;
u_rom/_N26427;
u_rom/_N26432;
u_rom/_N26433;
u_rom/_N26435;
u_rom/_N26436;
u_rom/_N26441;
u_rom/_N26449;
u_rom/_N26452;
u_rom/_N26454;
u_rom/_N26455;
u_rom/_N26456;
u_rom/_N26457;
u_rom/_N26458;
u_rom/_N26460;
u_rom/_N26462;
u_rom/_N26465;
u_rom/_N26466;
u_rom/_N26469;
u_rom/_N26470;
u_rom/_N26475;
u_rom/_N26476;
u_rom/_N26483;
u_rom/_N26492;
u_rom/_N26495;
u_rom/_N26500;
u_rom/_N26502;
u_rom/_N26503;
u_rom/_N26507;
u_rom/_N26508;
u_rom/_N26511;
u_rom/_N26514;
u_rom/_N26520;
u_rom/_N26523;
u_rom/_N26524;
u_rom/_N26525;
u_rom/_N26526;
u_rom/_N26527;
u_rom/_N26528;
u_rom/_N26531;
u_rom/_N26532;
u_rom/_N26535;
u_rom/_N26536;
u_rom/_N26537;
u_rom/_N26539;
u_rom/_N26541;
u_rom/_N26542;
u_rom/_N26543;
u_rom/_N26544;
u_rom/_N26547;
u_rom/_N26549;
u_rom/_N26553;
u_rom/_N26557;
u_rom/_N26558;
u_rom/_N26559;
u_rom/_N26560;
u_rom/_N26563;
u_rom/_N26568;
u_rom/_N26569;
u_rom/_N26571;
u_rom/_N26572;
u_rom/_N26576;
u_rom/_N26624;
u_rom/_N26634;
u_rom/_N26642;
u_rom/_N26645;
u_rom/_N26648;
u_rom/_N26662;
u_rom/_N26667;
u_rom/_N26675;
u_rom/_N26677;
u_rom/_N26682;
u_rom/_N26683;
u_rom/_N26686;
u_rom/_N26687;
u_rom/_N26688;
u_rom/_N26689;
u_rom/_N26690;
u_rom/_N26691;
u_rom/_N26695;
u_rom/_N26698;
u_rom/_N26742;
u_rom/_N26743;
u_rom/_N26745;
u_rom/_N26748;
u_rom/_N26749;
u_rom/_N26753;
u_rom/_N26754;
u_rom/_N26810;
u_rom/_N26813;
u_rom/_N26822;
u_rom/_N26824;
u_rom/_N26825;
u_rom/_N26850;
u_rom/_N26855;
u_rom/_N26857;
u_rom/_N26988;
u_rom/_N26994;
u_rom/_N27002;
u_rom/_N27003;
u_rom/_N27004;
u_rom/_N27005;
u_rom/_N27006;
u_rom/_N27007;
u_rom/_N27011;
u_rom/_N27032;
u_rom/_N27045;
u_rom/_N27079;
u_rom/_N27080;
u_rom/_N27091;
u_rom/_N27129;
u_rom/_N27130;
u_rom/_N27131;
u_rom/_N27132;
u_rom/_N27133;
u_rom/_N27134;
u_rom/_N27135;
u_rom/_N27136;
u_rom/_N27137;
u_rom/_N27142;
u_rom/_N27143;
u_rom/_N27144;
u_rom/_N27145;
u_rom/_N27148;
u_rom/_N27150;
u_rom/_N27151;
u_rom/_N27165;
u_rom/_N27166;
u_rom/_N27167;
u_rom/_N27168;
u_rom/_N27170;
u_rom/_N27171;
u_rom/_N27174;
u_rom/_N27195;
u_rom/_N27196;
u_rom/_N27197;
u_rom/_N27212;
u_rom/_N27216;
u_rom/_N27247;
u_rom/_N27249;
u_rom/_N27251;
u_rom/_N27277;
u_rom/_N27278;
u_rom/_N27298;
u_rom/_N27300;
u_rom/_N27306;
u_rom/_N27352;
u_rom/_N27374;
u_rom/_N27396;
u_rom/_N27414;
u_rom/_N27415;
u_rom/_N27433;
u_rom/_N27449;
u_rom/_N27453;
u_rom/_N27483;
u_rom/_N27491;
u_rom/_N27493;
u_rom/_N27513;
u_rom/_N27598;
u_rom/_N27601;
u_rom/_N27603;
u_rom/_N27605;
u_rom/_N27610;
u_rom/_N27625;
u_rom/_N27634;
u_rom/_N27636;
u_rom/_N27637;
u_rom/_N27642;
u_rom/_N27669;
u_rom/_N27671;
u_rom/_N27696;
u_rom/_N27700;
u_rom/_N27714;
u_rom/_N27718;
u_rom/_N27720;
u_rom/_N27723;
u_rom/_N27724;
u_rom/_N27725;
u_rom/_N27759;
u_rom/_N27762;
u_rom/_N27844;
u_rom/_N27846;
u_rom/_N27853;
u_rom/_N27856;
u_rom/_N27857;
u_rom/_N27858;
u_rom/_N27861;
u_rom/_N27862;
u_rom/_N27890;
u_rom/_N28069;
u_rom/_N28141;
u_rom/_N28154;
u_rom/_N28162;
u_rom/_N28166;
u_rom/_N28179;
u_rom/_N28244;
u_rom/_N28263;
u_rom/_N28278;
u_rom/_N28335;
u_tinyriscv/_N918;
u_tinyriscv/_N919;
u_tinyriscv/_N923;
u_tinyriscv/_N924;
u_tinyriscv/_N925;
u_tinyriscv/_N926;
u_tinyriscv/_N928;
u_tinyriscv/_N929;
u_tinyriscv/_N930;
u_tinyriscv/_N931;
u_tinyriscv/_N932;
u_tinyriscv/_N933;
u_tinyriscv/_N934;
u_tinyriscv/_N935;
u_tinyriscv/_N936;
u_tinyriscv/_N937;
u_tinyriscv/_N938;
u_tinyriscv/_N939;
u_tinyriscv/_N940;
u_tinyriscv/_N941;
u_tinyriscv/_N942;
u_tinyriscv/_N943;
u_tinyriscv/_N944;
u_tinyriscv/_N945;
u_tinyriscv/_N946;
u_tinyriscv/_N947;
u_tinyriscv/_N948;
u_tinyriscv/_N949;
u_tinyriscv/_N951;
u_tinyriscv/_N952;
u_tinyriscv/_N956;
u_tinyriscv/_N957;
u_tinyriscv/_N958;
u_tinyriscv/_N959;
u_tinyriscv/_N961;
u_tinyriscv/_N962;
u_tinyriscv/_N963;
u_tinyriscv/_N964;
u_tinyriscv/_N965;
u_tinyriscv/_N966;
u_tinyriscv/_N967;
u_tinyriscv/_N968;
u_tinyriscv/_N969;
u_tinyriscv/_N970;
u_tinyriscv/_N971;
u_tinyriscv/_N972;
u_tinyriscv/_N973;
u_tinyriscv/_N974;
u_tinyriscv/_N975;
u_tinyriscv/_N976;
u_tinyriscv/_N977;
u_tinyriscv/_N978;
u_tinyriscv/_N979;
u_tinyriscv/_N980;
u_tinyriscv/_N981;
u_tinyriscv/_N982;
u_tinyriscv/_N5029;
u_tinyriscv/_N5039;
u_tinyriscv/_N5040;
u_tinyriscv/_N5041;
u_tinyriscv/_N5042;
u_tinyriscv/_N5043;
u_tinyriscv/_N5044;
u_tinyriscv/_N5045;
u_tinyriscv/_N5046;
u_tinyriscv/_N5047;
u_tinyriscv/_N5048;
u_tinyriscv/_N5049;
u_tinyriscv/_N5050;
u_tinyriscv/_N5051;
u_tinyriscv/_N5052;
u_tinyriscv/_N5053;
u_tinyriscv/_N5054;
u_tinyriscv/_N5055;
u_tinyriscv/_N5056;
u_tinyriscv/_N5057;
u_tinyriscv/_N5058;
u_tinyriscv/_N5059;
u_tinyriscv/_N6433;
u_tinyriscv/_N6434;
u_tinyriscv/_N6435;
u_tinyriscv/_N6436;
u_tinyriscv/_N10375;
u_tinyriscv/_N10376;
u_tinyriscv/_N10379;
u_tinyriscv/_N10380;
u_tinyriscv/_N10381;
u_tinyriscv/_N10382;
u_tinyriscv/_N10383;
u_tinyriscv/_N10384;
u_tinyriscv/_N10385;
u_tinyriscv/_N10386;
u_tinyriscv/_N10387;
u_tinyriscv/_N10388;
u_tinyriscv/_N10389;
u_tinyriscv/_N10390;
u_tinyriscv/_N10391;
u_tinyriscv/_N10392;
u_tinyriscv/_N10393;
u_tinyriscv/_N10394;
u_tinyriscv/_N10395;
u_tinyriscv/_N10396;
u_tinyriscv/_N10397;
u_tinyriscv/_N10398;
u_tinyriscv/_N10399;
u_tinyriscv/_N10400;
u_tinyriscv/_N10401;
u_tinyriscv/_N10402;
u_tinyriscv/_N10403;
u_tinyriscv/_N10404;
u_tinyriscv/_N10405;
u_tinyriscv/_N13269;
u_tinyriscv/_N13270;
u_tinyriscv/_N13273;
u_tinyriscv/_N13274;
u_tinyriscv/_N13275;
u_tinyriscv/_N13276;
u_tinyriscv/_N13277;
u_tinyriscv/_N13278;
u_tinyriscv/_N13279;
u_tinyriscv/_N13280;
u_tinyriscv/_N13281;
u_tinyriscv/_N13282;
u_tinyriscv/_N13283;
u_tinyriscv/_N13284;
u_tinyriscv/_N13285;
u_tinyriscv/_N13286;
u_tinyriscv/_N13287;
u_tinyriscv/_N13288;
u_tinyriscv/_N13289;
u_tinyriscv/_N13290;
u_tinyriscv/_N13291;
u_tinyriscv/_N13292;
u_tinyriscv/_N13293;
u_tinyriscv/_N13294;
u_tinyriscv/_N13295;
u_tinyriscv/_N13296;
u_tinyriscv/_N13297;
u_tinyriscv/_N13298;
u_tinyriscv/_N13299;
u_tinyriscv/_N22526;
u_tinyriscv/_N22594;
u_tinyriscv/_N22718;
u_tinyriscv/_N22753;
u_tinyriscv/_N23166;
u_tinyriscv/_N24433;
u_tinyriscv/_N28415;
u_tinyriscv/_N28420;
u_tinyriscv/_N28427;
u_tinyriscv/_N28428;
u_tinyriscv/_N28432;
u_tinyriscv/_N28433;
u_tinyriscv/_N28456;
u_tinyriscv/_N28457;
u_tinyriscv/_N28474;
u_tinyriscv/_N28475;
u_tinyriscv/_N28483;
u_tinyriscv/_N28484;
u_tinyriscv/_N28492;
u_tinyriscv/_N28493;
u_tinyriscv/_N28510;
u_tinyriscv/_N28511;
u_tinyriscv/_N28519;
u_tinyriscv/_N28520;
u_tinyriscv/_N28528;
u_tinyriscv/_N28529;
u_tinyriscv/_N28537;
u_tinyriscv/_N28538;
u_tinyriscv/_N28546;
u_tinyriscv/_N28547;
u_tinyriscv/_N28555;
u_tinyriscv/_N28556;
u_tinyriscv/_N28564;
u_tinyriscv/_N28565;
u_tinyriscv/_N28573;
u_tinyriscv/_N28574;
u_tinyriscv/_N28582;
u_tinyriscv/_N28583;
u_tinyriscv/_N28591;
u_tinyriscv/_N28592;
u_tinyriscv/_N28600;
u_tinyriscv/_N28601;
u_tinyriscv/_N28609;
u_tinyriscv/_N28610;
u_tinyriscv/_N28618;
u_tinyriscv/_N28619;
u_tinyriscv/_N28627;
u_tinyriscv/_N28628;
u_tinyriscv/_N28636;
u_tinyriscv/_N28637;
u_tinyriscv/_N28645;
u_tinyriscv/_N28646;
u_tinyriscv/_N28654;
u_tinyriscv/_N28655;
u_tinyriscv/_N28663;
u_tinyriscv/_N28664;
u_tinyriscv/_N28672;
u_tinyriscv/_N28673;
u_tinyriscv/_N28681;
u_tinyriscv/_N28682;
u_tinyriscv/_N28690;
u_tinyriscv/_N28691;
u_tinyriscv/_N28987;
u_tinyriscv/_N28989;
u_tinyriscv/_N29113;
u_tinyriscv/_N29114;
u_tinyriscv/_N29118;
u_tinyriscv/_N29119;
u_tinyriscv/_N29126;
u_tinyriscv/_N29127;
u_tinyriscv/_N29131;
u_tinyriscv/_N29132;
u_tinyriscv/_N29139;
u_tinyriscv/_N29141;
u_tinyriscv/_N29145;
u_tinyriscv/_N29147;
u_tinyriscv/_N29151;
u_tinyriscv/_N29153;
u_tinyriscv/_N29157;
u_tinyriscv/_N29159;
u_tinyriscv/_N29163;
u_tinyriscv/_N29165;
u_tinyriscv/_N29169;
u_tinyriscv/_N29171;
u_tinyriscv/_N29175;
u_tinyriscv/_N29177;
u_tinyriscv/_N29181;
u_tinyriscv/_N29183;
u_tinyriscv/_N29187;
u_tinyriscv/_N29189;
u_tinyriscv/_N29193;
u_tinyriscv/_N29195;
u_tinyriscv/_N29199;
u_tinyriscv/_N29201;
u_tinyriscv/_N29205;
u_tinyriscv/_N29207;
u_tinyriscv/_N29211;
u_tinyriscv/_N29213;
u_tinyriscv/_N29217;
u_tinyriscv/_N29219;
u_tinyriscv/_N29223;
u_tinyriscv/_N29225;
u_tinyriscv/_N29229;
u_tinyriscv/_N29231;
u_tinyriscv/_N29241;
u_tinyriscv/_N29243;
u_tinyriscv/_N29247;
u_tinyriscv/_N29249;
u_tinyriscv/_N29253;
u_tinyriscv/_N29255;
u_tinyriscv/_N29259;
u_tinyriscv/_N29261;
u_tinyriscv/_N29265;
u_tinyriscv/_N29267;
u_tinyriscv/_N29271;
u_tinyriscv/_N29273;
u_tinyriscv/_N29277;
u_tinyriscv/_N29279;
u_tinyriscv/_N29283;
u_tinyriscv/_N29285;
u_tinyriscv/_N29289;
u_tinyriscv/_N29291;
u_tinyriscv/_N29295;
u_tinyriscv/_N29297;
u_tinyriscv/_N29301;
u_tinyriscv/_N29305;
u_tinyriscv/clint_int_assert_o;
u_tinyriscv/clint_we_o;
u_tinyriscv/div_busy_o;
u_tinyriscv/div_ready_o;
u_tinyriscv/ex_div_start_o;
u_tinyriscv/ex_hold_flag_o;
u_tinyriscv/ex_jump_flag_o;
u_tinyriscv/ex_reg_we_o;
u_tinyriscv/id_reg_we_o;
u_tinyriscv/ie_csr_we_o;
u_tinyriscv/ie_reg_we_o;
u_tinyriscv/u_clint/N21;
u_tinyriscv/u_clint/N180;
u_tinyriscv/u_clint/N190;
u_tinyriscv/u_clint/N191;
u_tinyriscv/u_clint/N203;
u_tinyriscv/u_clint/N205;
u_tinyriscv/u_clint/_N5;
u_tinyriscv/u_clint/_N4131;
u_tinyriscv/u_clint/_N4135;
u_tinyriscv/u_clint/_N4350;
u_tinyriscv/u_clint/_N4362;
u_tinyriscv/u_clint/_N23008;
u_tinyriscv/u_clint/_N27022;
u_tinyriscv/u_clint/csr_state_0;
u_tinyriscv/u_clint/csr_state_1;
u_tinyriscv/u_clint/csr_state_3;
u_tinyriscv/u_csr_reg/N76;
u_tinyriscv/u_csr_reg/N167;
u_tinyriscv/u_csr_reg/N173;
u_tinyriscv/u_csr_reg/N177;
u_tinyriscv/u_csr_reg/N181;
u_tinyriscv/u_csr_reg/N185;
u_tinyriscv/u_csr_reg/N193;
u_tinyriscv/u_csr_reg/N204;
u_tinyriscv/u_csr_reg/N207;
u_tinyriscv/u_csr_reg/N213;
u_tinyriscv/u_csr_reg/N222;
u_tinyriscv/u_csr_reg/N231;
u_tinyriscv/u_csr_reg/N240;
u_tinyriscv/u_csr_reg/N249;
u_tinyriscv/u_csr_reg/_N1055;
u_tinyriscv/u_csr_reg/_N1057;
u_tinyriscv/u_csr_reg/_N1059;
u_tinyriscv/u_csr_reg/_N1061;
u_tinyriscv/u_csr_reg/_N1063;
u_tinyriscv/u_csr_reg/_N1065;
u_tinyriscv/u_csr_reg/_N1067;
u_tinyriscv/u_csr_reg/_N1069;
u_tinyriscv/u_csr_reg/_N1071;
u_tinyriscv/u_csr_reg/_N1073;
u_tinyriscv/u_csr_reg/_N1075;
u_tinyriscv/u_csr_reg/_N1077;
u_tinyriscv/u_csr_reg/_N1079;
u_tinyriscv/u_csr_reg/_N1081;
u_tinyriscv/u_csr_reg/_N1083;
u_tinyriscv/u_csr_reg/_N1085;
u_tinyriscv/u_csr_reg/_N1087;
u_tinyriscv/u_csr_reg/_N1089;
u_tinyriscv/u_csr_reg/_N1091;
u_tinyriscv/u_csr_reg/_N1093;
u_tinyriscv/u_csr_reg/_N1095;
u_tinyriscv/u_csr_reg/_N1097;
u_tinyriscv/u_csr_reg/_N1099;
u_tinyriscv/u_csr_reg/_N1101;
u_tinyriscv/u_csr_reg/_N1103;
u_tinyriscv/u_csr_reg/_N1105;
u_tinyriscv/u_csr_reg/_N1107;
u_tinyriscv/u_csr_reg/_N1109;
u_tinyriscv/u_csr_reg/_N1111;
u_tinyriscv/u_csr_reg/_N1113;
u_tinyriscv/u_csr_reg/_N1115;
u_tinyriscv/u_csr_reg/_N22934;
u_tinyriscv/u_csr_reg/_N23217;
u_tinyriscv/u_csr_reg/_N23234;
u_tinyriscv/u_csr_reg/_N23250;
u_tinyriscv/u_csr_reg/_N23313;
u_tinyriscv/u_csr_reg/_N23323;
u_tinyriscv/u_csr_reg/_N23327;
u_tinyriscv/u_csr_reg/_N23333;
u_tinyriscv/u_csr_reg/_N23348;
u_tinyriscv/u_csr_reg/_N23357;
u_tinyriscv/u_csr_reg/_N23358;
u_tinyriscv/u_csr_reg/_N23378;
u_tinyriscv/u_csr_reg/_N25948;
u_tinyriscv/u_csr_reg/_N25949;
u_tinyriscv/u_csr_reg/_N25950;
u_tinyriscv/u_csr_reg/_N25953;
u_tinyriscv/u_csr_reg/_N25971;
u_tinyriscv/u_csr_reg/_N25972;
u_tinyriscv/u_csr_reg/_N25973;
u_tinyriscv/u_csr_reg/_N25976;
u_tinyriscv/u_csr_reg/_N25987;
u_tinyriscv/u_csr_reg/_N25988;
u_tinyriscv/u_csr_reg/_N25989;
u_tinyriscv/u_csr_reg/_N25992;
u_tinyriscv/u_csr_reg/_N25993;
u_tinyriscv/u_csr_reg/_N25994;
u_tinyriscv/u_csr_reg/_N25995;
u_tinyriscv/u_csr_reg/_N25998;
u_tinyriscv/u_csr_reg/_N25999;
u_tinyriscv/u_csr_reg/_N26000;
u_tinyriscv/u_csr_reg/_N26001;
u_tinyriscv/u_csr_reg/_N26004;
u_tinyriscv/u_csr_reg/_N26005;
u_tinyriscv/u_csr_reg/_N26006;
u_tinyriscv/u_csr_reg/_N26007;
u_tinyriscv/u_csr_reg/_N26010;
u_tinyriscv/u_csr_reg/_N26018;
u_tinyriscv/u_csr_reg/_N26019;
u_tinyriscv/u_csr_reg/_N26020;
u_tinyriscv/u_csr_reg/_N26023;
u_tinyriscv/u_csr_reg/_N26024;
u_tinyriscv/u_csr_reg/_N26025;
u_tinyriscv/u_csr_reg/_N26026;
u_tinyriscv/u_csr_reg/_N26029;
u_tinyriscv/u_csr_reg/_N26030;
u_tinyriscv/u_csr_reg/_N26031;
u_tinyriscv/u_csr_reg/_N26032;
u_tinyriscv/u_csr_reg/_N26035;
u_tinyriscv/u_csr_reg/_N26036;
u_tinyriscv/u_csr_reg/_N26037;
u_tinyriscv/u_csr_reg/_N26038;
u_tinyriscv/u_csr_reg/_N26041;
u_tinyriscv/u_csr_reg/_N26086;
u_tinyriscv/u_csr_reg/_N26087;
u_tinyriscv/u_csr_reg/_N26088;
u_tinyriscv/u_csr_reg/_N26091;
u_tinyriscv/u_csr_reg/_N26092;
u_tinyriscv/u_csr_reg/_N26093;
u_tinyriscv/u_csr_reg/_N26094;
u_tinyriscv/u_csr_reg/_N26097;
u_tinyriscv/u_csr_reg/_N26098;
u_tinyriscv/u_csr_reg/_N26099;
u_tinyriscv/u_csr_reg/_N26100;
u_tinyriscv/u_csr_reg/_N26103;
u_tinyriscv/u_csr_reg/_N26108;
u_tinyriscv/u_csr_reg/_N26109;
u_tinyriscv/u_csr_reg/_N26110;
u_tinyriscv/u_csr_reg/_N26113;
u_tinyriscv/u_csr_reg/_N26128;
u_tinyriscv/u_csr_reg/_N26130;
u_tinyriscv/u_csr_reg/_N26131;
u_tinyriscv/u_csr_reg/_N26132;
u_tinyriscv/u_csr_reg/_N26201;
u_tinyriscv/u_csr_reg/_N26203;
u_tinyriscv/u_csr_reg/_N26204;
u_tinyriscv/u_csr_reg/_N26205;
u_tinyriscv/u_csr_reg/_N26223;
u_tinyriscv/u_csr_reg/_N26225;
u_tinyriscv/u_csr_reg/_N26226;
u_tinyriscv/u_csr_reg/_N26227;
u_tinyriscv/u_csr_reg/_N26234;
u_tinyriscv/u_csr_reg/_N26314;
u_tinyriscv/u_csr_reg/_N26316;
u_tinyriscv/u_csr_reg/_N26317;
u_tinyriscv/u_csr_reg/_N26318;
u_tinyriscv/u_csr_reg/_N26323;
u_tinyriscv/u_csr_reg/_N26325;
u_tinyriscv/u_csr_reg/_N26326;
u_tinyriscv/u_csr_reg/_N26327;
u_tinyriscv/u_csr_reg/_N26374;
u_tinyriscv/u_csr_reg/_N26376;
u_tinyriscv/u_csr_reg/_N26377;
u_tinyriscv/u_csr_reg/_N26378;
u_tinyriscv/u_csr_reg/_N26383;
u_tinyriscv/u_csr_reg/_N26416;
u_tinyriscv/u_csr_reg/_N26418;
u_tinyriscv/u_csr_reg/_N26419;
u_tinyriscv/u_csr_reg/_N26420;
u_tinyriscv/u_csr_reg/_N26588;
u_tinyriscv/u_csr_reg/_N26590;
u_tinyriscv/u_csr_reg/_N26591;
u_tinyriscv/u_csr_reg/_N26592;
u_tinyriscv/u_csr_reg/_N26718;
u_tinyriscv/u_csr_reg/_N26720;
u_tinyriscv/u_csr_reg/_N26721;
u_tinyriscv/u_csr_reg/_N26722;
u_tinyriscv/u_csr_reg/_N26928;
u_tinyriscv/u_csr_reg/_N26930;
u_tinyriscv/u_csr_reg/_N26931;
u_tinyriscv/u_csr_reg/_N26932;
u_tinyriscv/u_csr_reg/_N26940;
u_tinyriscv/u_csr_reg/_N26941;
u_tinyriscv/u_csr_reg/_N26943;
u_tinyriscv/u_csr_reg/_N26944;
u_tinyriscv/u_csr_reg/_N26945;
u_tinyriscv/u_csr_reg/_N27019;
u_tinyriscv/u_csr_reg/_N27020;
u_tinyriscv/u_csr_reg/_N27025;
u_tinyriscv/u_csr_reg/_N27027;
u_tinyriscv/u_csr_reg/_N27028;
u_tinyriscv/u_csr_reg/_N27029;
u_tinyriscv/u_csr_reg/_N27053;
u_tinyriscv/u_csr_reg/_N27055;
u_tinyriscv/u_csr_reg/_N27056;
u_tinyriscv/u_csr_reg/_N27057;
u_tinyriscv/u_csr_reg/_N27237;
u_tinyriscv/u_csr_reg/_N27239;
u_tinyriscv/u_csr_reg/_N27240;
u_tinyriscv/u_csr_reg/_N27241;
u_tinyriscv/u_csr_reg/_N27254;
u_tinyriscv/u_csr_reg/_N27256;
u_tinyriscv/u_csr_reg/_N27257;
u_tinyriscv/u_csr_reg/_N27258;
u_tinyriscv/u_csr_reg/_N27535;
u_tinyriscv/u_csr_reg/_N27537;
u_tinyriscv/u_csr_reg/_N27538;
u_tinyriscv/u_csr_reg/_N27539;
u_tinyriscv/u_csr_reg/_N27581;
u_tinyriscv/u_csr_reg/_N27583;
u_tinyriscv/u_csr_reg/_N27584;
u_tinyriscv/u_csr_reg/_N27585;
u_tinyriscv/u_csr_reg/_N27616;
u_tinyriscv/u_csr_reg/_N27618;
u_tinyriscv/u_csr_reg/_N27619;
u_tinyriscv/u_csr_reg/_N27620;
u_tinyriscv/u_csr_reg/_N27688;
u_tinyriscv/u_csr_reg/_N27689;
u_tinyriscv/u_csr_reg/_N27755;
u_tinyriscv/u_ctrl/N5;
u_tinyriscv/u_div/N50;
u_tinyriscv/u_div/N75;
u_tinyriscv/u_div/N80;
u_tinyriscv/u_div/N105;
u_tinyriscv/u_div/N212;
u_tinyriscv/u_div/N217;
u_tinyriscv/u_div/N223;
u_tinyriscv/u_div/N230;
u_tinyriscv/u_div/N240_inv;
u_tinyriscv/u_div/N243;
u_tinyriscv/u_div/N249;
u_tinyriscv/u_div/N258;
u_tinyriscv/u_div/N267;
u_tinyriscv/u_div/N270;
u_tinyriscv/u_div/N273;
u_tinyriscv/u_div/N275;
u_tinyriscv/u_div/N281;
u_tinyriscv/u_div/N300;
u_tinyriscv/u_div/_N4751;
u_tinyriscv/u_div/_N4755;
u_tinyriscv/u_div/_N4831;
u_tinyriscv/u_div/_N4845;
u_tinyriscv/u_div/_N22559;
u_tinyriscv/u_div/_N26777;
u_tinyriscv/u_div/_N26779;
u_tinyriscv/u_div/_N26780;
u_tinyriscv/u_div/_N26781;
u_tinyriscv/u_div/_N26783;
u_tinyriscv/u_div/_N26785;
u_tinyriscv/u_div/_N26787;
u_tinyriscv/u_div/_N26788;
u_tinyriscv/u_div/_N27791;
u_tinyriscv/u_div/_N27792;
u_tinyriscv/u_div/_N27793;
u_tinyriscv/u_div/_N27795;
u_tinyriscv/u_div/_N27797;
u_tinyriscv/u_div/_N27800;
u_tinyriscv/u_div/_N27801;
u_tinyriscv/u_div/_N27802;
u_tinyriscv/u_div/invert_result;
u_tinyriscv/u_div/state_0;
u_tinyriscv/u_div/state_1;
u_tinyriscv/u_div/state_2;
u_tinyriscv/u_div/state_3;
u_tinyriscv/u_ex/N60;
u_tinyriscv/u_ex/N97;
u_tinyriscv/u_ex/N213;
u_tinyriscv/u_ex/N449;
u_tinyriscv/u_ex/N576;
u_tinyriscv/u_ex/N684;
u_tinyriscv/u_ex/N720;
u_tinyriscv/u_ex/N721;
u_tinyriscv/u_ex/N727;
u_tinyriscv/u_ex/N752;
u_tinyriscv/u_ex/_N0;
u_tinyriscv/u_ex/_N4;
u_tinyriscv/u_ex/_N13;
u_tinyriscv/u_ex/_N14;
u_tinyriscv/u_ex/_N15;
u_tinyriscv/u_ex/_N16;
u_tinyriscv/u_ex/_N17;
u_tinyriscv/u_ex/_N18;
u_tinyriscv/u_ex/_N19;
u_tinyriscv/u_ex/_N20;
u_tinyriscv/u_ex/_N21;
u_tinyriscv/u_ex/_N22;
u_tinyriscv/u_ex/_N23;
u_tinyriscv/u_ex/_N24;
u_tinyriscv/u_ex/_N25;
u_tinyriscv/u_ex/_N26;
u_tinyriscv/u_ex/_N27;
u_tinyriscv/u_ex/_N28;
u_tinyriscv/u_ex/_N29;
u_tinyriscv/u_ex/_N30;
u_tinyriscv/u_ex/_N63;
u_tinyriscv/u_ex/_N64;
u_tinyriscv/u_ex/_N65;
u_tinyriscv/u_ex/_N66;
u_tinyriscv/u_ex/_N67;
u_tinyriscv/u_ex/_N68;
u_tinyriscv/u_ex/_N69;
u_tinyriscv/u_ex/_N70;
u_tinyriscv/u_ex/_N71;
u_tinyriscv/u_ex/_N72;
u_tinyriscv/u_ex/_N73;
u_tinyriscv/u_ex/_N74;
u_tinyriscv/u_ex/_N75;
u_tinyriscv/u_ex/_N76;
u_tinyriscv/u_ex/_N77;
u_tinyriscv/u_ex/_N78;
u_tinyriscv/u_ex/_N79;
u_tinyriscv/u_ex/_N80;
u_tinyriscv/u_ex/_N81;
u_tinyriscv/u_ex/_N82;
u_tinyriscv/u_ex/_N83;
u_tinyriscv/u_ex/_N84;
u_tinyriscv/u_ex/_N85;
u_tinyriscv/u_ex/_N86;
u_tinyriscv/u_ex/_N87;
u_tinyriscv/u_ex/_N88;
u_tinyriscv/u_ex/_N89;
u_tinyriscv/u_ex/_N90;
u_tinyriscv/u_ex/_N91;
u_tinyriscv/u_ex/_N92;
u_tinyriscv/u_ex/_N93;
u_tinyriscv/u_ex/_N94;
u_tinyriscv/u_ex/_N127;
u_tinyriscv/u_ex/_N128;
u_tinyriscv/u_ex/_N129;
u_tinyriscv/u_ex/_N130;
u_tinyriscv/u_ex/_N131;
u_tinyriscv/u_ex/_N132;
u_tinyriscv/u_ex/_N133;
u_tinyriscv/u_ex/_N134;
u_tinyriscv/u_ex/_N135;
u_tinyriscv/u_ex/_N136;
u_tinyriscv/u_ex/_N137;
u_tinyriscv/u_ex/_N138;
u_tinyriscv/u_ex/_N139;
u_tinyriscv/u_ex/_N140;
u_tinyriscv/u_ex/_N141;
u_tinyriscv/u_ex/_N212;
u_tinyriscv/u_ex/_N213;
u_tinyriscv/u_ex/_N214;
u_tinyriscv/u_ex/_N215;
u_tinyriscv/u_ex/_N216;
u_tinyriscv/u_ex/_N217;
u_tinyriscv/u_ex/_N218;
u_tinyriscv/u_ex/_N219;
u_tinyriscv/u_ex/_N220;
u_tinyriscv/u_ex/_N221;
u_tinyriscv/u_ex/_N222;
u_tinyriscv/u_ex/_N223;
u_tinyriscv/u_ex/_N224;
u_tinyriscv/u_ex/_N225;
u_tinyriscv/u_ex/_N226;
u_tinyriscv/u_ex/_N227;
u_tinyriscv/u_ex/_N228;
u_tinyriscv/u_ex/_N229;
u_tinyriscv/u_ex/_N230;
u_tinyriscv/u_ex/_N231;
u_tinyriscv/u_ex/_N232;
u_tinyriscv/u_ex/_N233;
u_tinyriscv/u_ex/_N234;
u_tinyriscv/u_ex/_N235;
u_tinyriscv/u_ex/_N236;
u_tinyriscv/u_ex/_N237;
u_tinyriscv/u_ex/_N238;
u_tinyriscv/u_ex/_N239;
u_tinyriscv/u_ex/_N240;
u_tinyriscv/u_ex/_N241;
u_tinyriscv/u_ex/_N242;
u_tinyriscv/u_ex/_N243;
u_tinyriscv/u_ex/_N244;
u_tinyriscv/u_ex/_N245;
u_tinyriscv/u_ex/_N246;
u_tinyriscv/u_ex/_N247;
u_tinyriscv/u_ex/_N248;
u_tinyriscv/u_ex/_N249;
u_tinyriscv/u_ex/_N250;
u_tinyriscv/u_ex/_N251;
u_tinyriscv/u_ex/_N252;
u_tinyriscv/u_ex/_N253;
u_tinyriscv/u_ex/_N254;
u_tinyriscv/u_ex/_N255;
u_tinyriscv/u_ex/_N256;
u_tinyriscv/u_ex/_N257;
u_tinyriscv/u_ex/_N258;
u_tinyriscv/u_ex/_N259;
u_tinyriscv/u_ex/_N260;
u_tinyriscv/u_ex/_N261;
u_tinyriscv/u_ex/_N262;
u_tinyriscv/u_ex/_N263;
u_tinyriscv/u_ex/_N264;
u_tinyriscv/u_ex/_N265;
u_tinyriscv/u_ex/_N266;
u_tinyriscv/u_ex/_N267;
u_tinyriscv/u_ex/_N268;
u_tinyriscv/u_ex/_N269;
u_tinyriscv/u_ex/_N270;
u_tinyriscv/u_ex/_N271;
u_tinyriscv/u_ex/_N272;
u_tinyriscv/u_ex/_N273;
u_tinyriscv/u_ex/_N274;
u_tinyriscv/u_ex/_N275;
u_tinyriscv/u_ex/_N276;
u_tinyriscv/u_ex/_N277;
u_tinyriscv/u_ex/_N278;
u_tinyriscv/u_ex/_N279;
u_tinyriscv/u_ex/_N280;
u_tinyriscv/u_ex/_N281;
u_tinyriscv/u_ex/_N282;
u_tinyriscv/u_ex/_N283;
u_tinyriscv/u_ex/_N284;
u_tinyriscv/u_ex/_N285;
u_tinyriscv/u_ex/_N286;
u_tinyriscv/u_ex/_N287;
u_tinyriscv/u_ex/_N288;
u_tinyriscv/u_ex/_N289;
u_tinyriscv/u_ex/_N290;
u_tinyriscv/u_ex/_N1148;
u_tinyriscv/u_ex/_N1154;
u_tinyriscv/u_ex/_N1155;
u_tinyriscv/u_ex/_N1156;
u_tinyriscv/u_ex/_N1157;
u_tinyriscv/u_ex/_N1158;
u_tinyriscv/u_ex/_N1159;
u_tinyriscv/u_ex/_N1160;
u_tinyriscv/u_ex/_N1161;
u_tinyriscv/u_ex/_N1162;
u_tinyriscv/u_ex/_N1163;
u_tinyriscv/u_ex/_N1164;
u_tinyriscv/u_ex/_N1165;
u_tinyriscv/u_ex/_N1166;
u_tinyriscv/u_ex/_N1167;
u_tinyriscv/u_ex/_N1168;
u_tinyriscv/u_ex/_N1169;
u_tinyriscv/u_ex/_N1170;
u_tinyriscv/u_ex/_N1171;
u_tinyriscv/u_ex/_N1172;
u_tinyriscv/u_ex/_N1173;
u_tinyriscv/u_ex/_N1174;
u_tinyriscv/u_ex/_N1175;
u_tinyriscv/u_ex/_N1176;
u_tinyriscv/u_ex/_N1177;
u_tinyriscv/u_ex/_N1178;
u_tinyriscv/u_ex/_N1179;
u_tinyriscv/u_ex/_N1207;
u_tinyriscv/u_ex/_N1208;
u_tinyriscv/u_ex/_N1209;
u_tinyriscv/u_ex/_N1214;
u_tinyriscv/u_ex/_N1215;
u_tinyriscv/u_ex/_N1216;
u_tinyriscv/u_ex/_N1217;
u_tinyriscv/u_ex/_N1230;
u_tinyriscv/u_ex/_N1231;
u_tinyriscv/u_ex/_N1232;
u_tinyriscv/u_ex/_N1233;
u_tinyriscv/u_ex/_N1234;
u_tinyriscv/u_ex/_N1235;
u_tinyriscv/u_ex/_N1236;
u_tinyriscv/u_ex/_N1237;
u_tinyriscv/u_ex/_N1282;
u_tinyriscv/u_ex/_N1283;
u_tinyriscv/u_ex/_N1284;
u_tinyriscv/u_ex/_N1285;
u_tinyriscv/u_ex/_N1286;
u_tinyriscv/u_ex/_N1287;
u_tinyriscv/u_ex/_N1288;
u_tinyriscv/u_ex/_N1289;
u_tinyriscv/u_ex/_N1290;
u_tinyriscv/u_ex/_N1291;
u_tinyriscv/u_ex/_N1292;
u_tinyriscv/u_ex/_N1293;
u_tinyriscv/u_ex/_N1294;
u_tinyriscv/u_ex/_N1295;
u_tinyriscv/u_ex/_N1296;
u_tinyriscv/u_ex/_N1297;
u_tinyriscv/u_ex/_N1298;
u_tinyriscv/u_ex/_N1299;
u_tinyriscv/u_ex/_N1300;
u_tinyriscv/u_ex/_N1301;
u_tinyriscv/u_ex/_N1302;
u_tinyriscv/u_ex/_N1303;
u_tinyriscv/u_ex/_N1304;
u_tinyriscv/u_ex/_N1305;
u_tinyriscv/u_ex/_N1306;
u_tinyriscv/u_ex/_N1307;
u_tinyriscv/u_ex/_N1342;
u_tinyriscv/u_ex/_N1343;
u_tinyriscv/u_ex/_N1344;
u_tinyriscv/u_ex/_N1345;
u_tinyriscv/u_ex/_N1358;
u_tinyriscv/u_ex/_N1359;
u_tinyriscv/u_ex/_N1360;
u_tinyriscv/u_ex/_N1361;
u_tinyriscv/u_ex/_N1362;
u_tinyriscv/u_ex/_N1363;
u_tinyriscv/u_ex/_N1364;
u_tinyriscv/u_ex/_N1365;
u_tinyriscv/u_ex/_N1632;
u_tinyriscv/u_ex/_N1634;
u_tinyriscv/u_ex/_N1636;
u_tinyriscv/u_ex/_N1638;
u_tinyriscv/u_ex/_N1640;
u_tinyriscv/u_ex/_N1642;
u_tinyriscv/u_ex/_N1644;
u_tinyriscv/u_ex/_N1646;
u_tinyriscv/u_ex/_N1648;
u_tinyriscv/u_ex/_N1650;
u_tinyriscv/u_ex/_N1652;
u_tinyriscv/u_ex/_N1654;
u_tinyriscv/u_ex/_N1656;
u_tinyriscv/u_ex/_N1658;
u_tinyriscv/u_ex/_N1660;
u_tinyriscv/u_ex/_N1665;
u_tinyriscv/u_ex/_N1667;
u_tinyriscv/u_ex/_N1669;
u_tinyriscv/u_ex/_N1671;
u_tinyriscv/u_ex/_N1673;
u_tinyriscv/u_ex/_N1675;
u_tinyriscv/u_ex/_N1677;
u_tinyriscv/u_ex/_N1679;
u_tinyriscv/u_ex/_N1681;
u_tinyriscv/u_ex/_N1683;
u_tinyriscv/u_ex/_N1685;
u_tinyriscv/u_ex/_N1687;
u_tinyriscv/u_ex/_N1689;
u_tinyriscv/u_ex/_N1691;
u_tinyriscv/u_ex/_N1693;
u_tinyriscv/u_ex/_N1699;
u_tinyriscv/u_ex/_N1701;
u_tinyriscv/u_ex/_N1703;
u_tinyriscv/u_ex/_N1705;
u_tinyriscv/u_ex/_N1707;
u_tinyriscv/u_ex/_N1709;
u_tinyriscv/u_ex/_N1711;
u_tinyriscv/u_ex/_N1713;
u_tinyriscv/u_ex/_N1715;
u_tinyriscv/u_ex/_N1717;
u_tinyriscv/u_ex/_N1719;
u_tinyriscv/u_ex/_N1721;
u_tinyriscv/u_ex/_N1723;
u_tinyriscv/u_ex/_N1725;
u_tinyriscv/u_ex/_N1727;
u_tinyriscv/u_ex/_N1732;
u_tinyriscv/u_ex/_N1734;
u_tinyriscv/u_ex/_N1736;
u_tinyriscv/u_ex/_N1738;
u_tinyriscv/u_ex/_N1740;
u_tinyriscv/u_ex/_N1742;
u_tinyriscv/u_ex/_N1744;
u_tinyriscv/u_ex/_N1746;
u_tinyriscv/u_ex/_N1748;
u_tinyriscv/u_ex/_N1750;
u_tinyriscv/u_ex/_N1752;
u_tinyriscv/u_ex/_N1754;
u_tinyriscv/u_ex/_N1756;
u_tinyriscv/u_ex/_N1758;
u_tinyriscv/u_ex/_N1760;
u_tinyriscv/u_ex/_N1766;
u_tinyriscv/u_ex/_N1768;
u_tinyriscv/u_ex/_N1770;
u_tinyriscv/u_ex/_N1772;
u_tinyriscv/u_ex/_N1774;
u_tinyriscv/u_ex/_N1776;
u_tinyriscv/u_ex/_N1778;
u_tinyriscv/u_ex/_N1780;
u_tinyriscv/u_ex/_N1782;
u_tinyriscv/u_ex/_N1784;
u_tinyriscv/u_ex/_N1786;
u_tinyriscv/u_ex/_N1788;
u_tinyriscv/u_ex/_N1790;
u_tinyriscv/u_ex/_N1792;
u_tinyriscv/u_ex/_N1794;
u_tinyriscv/u_ex/_N1796;
u_tinyriscv/u_ex/_N1798;
u_tinyriscv/u_ex/_N1800;
u_tinyriscv/u_ex/_N1802;
u_tinyriscv/u_ex/_N1804;
u_tinyriscv/u_ex/_N1806;
u_tinyriscv/u_ex/_N1808;
u_tinyriscv/u_ex/_N1810;
u_tinyriscv/u_ex/_N1812;
u_tinyriscv/u_ex/_N1814;
u_tinyriscv/u_ex/_N1816;
u_tinyriscv/u_ex/_N1818;
u_tinyriscv/u_ex/_N1820;
u_tinyriscv/u_ex/_N1822;
u_tinyriscv/u_ex/_N1824;
u_tinyriscv/u_ex/_N1927;
u_tinyriscv/u_ex/_N1928;
u_tinyriscv/u_ex/_N1929;
u_tinyriscv/u_ex/_N1930;
u_tinyriscv/u_ex/_N1931;
u_tinyriscv/u_ex/_N1932;
u_tinyriscv/u_ex/_N1933;
u_tinyriscv/u_ex/_N1934;
u_tinyriscv/u_ex/_N1935;
u_tinyriscv/u_ex/_N1936;
u_tinyriscv/u_ex/_N1937;
u_tinyriscv/u_ex/_N1938;
u_tinyriscv/u_ex/_N1939;
u_tinyriscv/u_ex/_N1940;
u_tinyriscv/u_ex/_N1941;
u_tinyriscv/u_ex/_N1942;
u_tinyriscv/u_ex/_N1943;
u_tinyriscv/u_ex/_N1944;
u_tinyriscv/u_ex/_N1945;
u_tinyriscv/u_ex/_N1946;
u_tinyriscv/u_ex/_N1947;
u_tinyriscv/u_ex/_N1948;
u_tinyriscv/u_ex/_N1949;
u_tinyriscv/u_ex/_N1950;
u_tinyriscv/u_ex/_N1951;
u_tinyriscv/u_ex/_N1952;
u_tinyriscv/u_ex/_N1962;
u_tinyriscv/u_ex/_N1997;
u_tinyriscv/u_ex/_N1998;
u_tinyriscv/u_ex/_N1999;
u_tinyriscv/u_ex/_N2000;
u_tinyriscv/u_ex/_N2001;
u_tinyriscv/u_ex/_N2002;
u_tinyriscv/u_ex/_N2003;
u_tinyriscv/u_ex/_N2004;
u_tinyriscv/u_ex/_N2017;
u_tinyriscv/u_ex/_N2018;
u_tinyriscv/u_ex/_N2019;
u_tinyriscv/u_ex/_N2020;
u_tinyriscv/u_ex/_N2022;
u_tinyriscv/u_ex/_N2055;
u_tinyriscv/u_ex/_N2056;
u_tinyriscv/u_ex/_N2057;
u_tinyriscv/u_ex/_N2058;
u_tinyriscv/u_ex/_N2059;
u_tinyriscv/u_ex/_N2060;
u_tinyriscv/u_ex/_N2061;
u_tinyriscv/u_ex/_N2062;
u_tinyriscv/u_ex/_N2063;
u_tinyriscv/u_ex/_N2064;
u_tinyriscv/u_ex/_N2065;
u_tinyriscv/u_ex/_N2066;
u_tinyriscv/u_ex/_N2067;
u_tinyriscv/u_ex/_N2068;
u_tinyriscv/u_ex/_N2069;
u_tinyriscv/u_ex/_N2070;
u_tinyriscv/u_ex/_N2071;
u_tinyriscv/u_ex/_N2072;
u_tinyriscv/u_ex/_N2073;
u_tinyriscv/u_ex/_N2074;
u_tinyriscv/u_ex/_N2075;
u_tinyriscv/u_ex/_N2076;
u_tinyriscv/u_ex/_N2077;
u_tinyriscv/u_ex/_N2078;
u_tinyriscv/u_ex/_N2079;
u_tinyriscv/u_ex/_N2080;
u_tinyriscv/u_ex/_N2089;
u_tinyriscv/u_ex/_N2090;
u_tinyriscv/u_ex/_N2092;
u_tinyriscv/u_ex/_N2097;
u_tinyriscv/u_ex/_N2098;
u_tinyriscv/u_ex/_N2100;
u_tinyriscv/u_ex/_N2125;
u_tinyriscv/u_ex/_N2126;
u_tinyriscv/u_ex/_N2127;
u_tinyriscv/u_ex/_N2128;
u_tinyriscv/u_ex/_N2129;
u_tinyriscv/u_ex/_N2130;
u_tinyriscv/u_ex/_N2131;
u_tinyriscv/u_ex/_N2132;
u_tinyriscv/u_ex/_N2145;
u_tinyriscv/u_ex/_N2146;
u_tinyriscv/u_ex/_N2147;
u_tinyriscv/u_ex/_N2148;
u_tinyriscv/u_ex/_N3527;
u_tinyriscv/u_ex/_N3529;
u_tinyriscv/u_ex/_N3535;
u_tinyriscv/u_ex/_N3548;
u_tinyriscv/u_ex/_N3554;
u_tinyriscv/u_ex/_N3556;
u_tinyriscv/u_ex/_N3569;
u_tinyriscv/u_ex/_N3571;
u_tinyriscv/u_ex/_N3609;
u_tinyriscv/u_ex/_N3611;
u_tinyriscv/u_ex/_N3613;
u_tinyriscv/u_ex/_N3614;
u_tinyriscv/u_ex/_N3616;
u_tinyriscv/u_ex/_N3617;
u_tinyriscv/u_ex/_N3634;
u_tinyriscv/u_ex/_N3635;
u_tinyriscv/u_ex/_N3636;
u_tinyriscv/u_ex/_N3637;
u_tinyriscv/u_ex/_N3638;
u_tinyriscv/u_ex/_N3727;
u_tinyriscv/u_ex/_N3731;
u_tinyriscv/u_ex/_N3737;
u_tinyriscv/u_ex/_N3741;
u_tinyriscv/u_ex/_N3758;
u_tinyriscv/u_ex/_N3763;
u_tinyriscv/u_ex/_N3765;
u_tinyriscv/u_ex/_N3773;
u_tinyriscv/u_ex/_N3775;
u_tinyriscv/u_ex/_N3776;
u_tinyriscv/u_ex/_N3777;
u_tinyriscv/u_ex/_N3793;
u_tinyriscv/u_ex/_N3794;
u_tinyriscv/u_ex/_N3795;
u_tinyriscv/u_ex/_N3808;
u_tinyriscv/u_ex/_N3809;
u_tinyriscv/u_ex/_N3811;
u_tinyriscv/u_ex/_N3812;
u_tinyriscv/u_ex/_N3813;
u_tinyriscv/u_ex/_N3814;
u_tinyriscv/u_ex/_N3815;
u_tinyriscv/u_ex/_N3816;
u_tinyriscv/u_ex/_N3855;
u_tinyriscv/u_ex/_N3857;
u_tinyriscv/u_ex/_N3928;
u_tinyriscv/u_ex/_N5019;
u_tinyriscv/u_ex/_N5020;
u_tinyriscv/u_ex/_N5022;
u_tinyriscv/u_ex/_N5025;
u_tinyriscv/u_ex/_N5027;
u_tinyriscv/u_ex/_N5104;
u_tinyriscv/u_ex/_N5115;
u_tinyriscv/u_ex/_N5120_inv;
u_tinyriscv/u_ex/_N5125;
u_tinyriscv/u_ex/_N5127;
u_tinyriscv/u_ex/_N5132;
u_tinyriscv/u_ex/_N5138;
u_tinyriscv/u_ex/_N5139;
u_tinyriscv/u_ex/_N5153;
u_tinyriscv/u_ex/_N5250;
u_tinyriscv/u_ex/_N5251;
u_tinyriscv/u_ex/_N5252;
u_tinyriscv/u_ex/_N5253;
u_tinyriscv/u_ex/_N5254;
u_tinyriscv/u_ex/_N5255;
u_tinyriscv/u_ex/_N5256;
u_tinyriscv/u_ex/_N5623;
u_tinyriscv/u_ex/_N5637;
u_tinyriscv/u_ex/_N5964;
u_tinyriscv/u_ex/_N5997;
u_tinyriscv/u_ex/_N5998;
u_tinyriscv/u_ex/_N5999;
u_tinyriscv/u_ex/_N6000;
u_tinyriscv/u_ex/_N6001;
u_tinyriscv/u_ex/_N6002;
u_tinyriscv/u_ex/_N6003;
u_tinyriscv/u_ex/_N6005;
u_tinyriscv/u_ex/_N6006;
u_tinyriscv/u_ex/_N6007;
u_tinyriscv/u_ex/_N6008;
u_tinyriscv/u_ex/_N6009;
u_tinyriscv/u_ex/_N6010;
u_tinyriscv/u_ex/_N6011;
u_tinyriscv/u_ex/_N6020;
u_tinyriscv/u_ex/_N6021;
u_tinyriscv/u_ex/_N6022;
u_tinyriscv/u_ex/_N6023;
u_tinyriscv/u_ex/_N6024;
u_tinyriscv/u_ex/_N6025;
u_tinyriscv/u_ex/_N6124;
u_tinyriscv/u_ex/_N6125;
u_tinyriscv/u_ex/_N6126;
u_tinyriscv/u_ex/_N6127;
u_tinyriscv/u_ex/_N6128;
u_tinyriscv/u_ex/_N6129;
u_tinyriscv/u_ex/_N6130;
u_tinyriscv/u_ex/_N6131;
u_tinyriscv/u_ex/_N6132;
u_tinyriscv/u_ex/_N6133;
u_tinyriscv/u_ex/_N6134;
u_tinyriscv/u_ex/_N6135;
u_tinyriscv/u_ex/_N6136;
u_tinyriscv/u_ex/_N6137;
u_tinyriscv/u_ex/_N6138;
u_tinyriscv/u_ex/_N6139;
u_tinyriscv/u_ex/_N6140;
u_tinyriscv/u_ex/_N6141;
u_tinyriscv/u_ex/_N6142;
u_tinyriscv/u_ex/_N6143;
u_tinyriscv/u_ex/_N6144;
u_tinyriscv/u_ex/_N6145;
u_tinyriscv/u_ex/_N6146;
u_tinyriscv/u_ex/_N6147;
u_tinyriscv/u_ex/_N6148;
u_tinyriscv/u_ex/_N6149;
u_tinyriscv/u_ex/_N6150;
u_tinyriscv/u_ex/_N6151;
u_tinyriscv/u_ex/_N6152;
u_tinyriscv/u_ex/_N6153;
u_tinyriscv/u_ex/_N6154;
u_tinyriscv/u_ex/_N6155;
u_tinyriscv/u_ex/_N11393;
u_tinyriscv/u_ex/_N11401;
u_tinyriscv/u_ex/_N11403;
u_tinyriscv/u_ex/_N11405;
u_tinyriscv/u_ex/_N11407;
u_tinyriscv/u_ex/_N11417;
u_tinyriscv/u_ex/_N11419;
u_tinyriscv/u_ex/_N11421;
u_tinyriscv/u_ex/_N11423;
u_tinyriscv/u_ex/_N11425;
u_tinyriscv/u_ex/_N11428;
u_tinyriscv/u_ex/_N11430;
u_tinyriscv/u_ex/_N11431;
u_tinyriscv/u_ex/_N11530;
u_tinyriscv/u_ex/_N11531;
u_tinyriscv/u_ex/_N11598;
u_tinyriscv/u_ex/_N11600;
u_tinyriscv/u_ex/_N11601;
u_tinyriscv/u_ex/_N11603;
u_tinyriscv/u_ex/_N11605;
u_tinyriscv/u_ex/_N11607;
u_tinyriscv/u_ex/_N11610;
u_tinyriscv/u_ex/_N11612;
u_tinyriscv/u_ex/_N11614;
u_tinyriscv/u_ex/_N12192;
u_tinyriscv/u_ex/_N12194;
u_tinyriscv/u_ex/_N12196;
u_tinyriscv/u_ex/_N12246;
u_tinyriscv/u_ex/_N12247;
u_tinyriscv/u_ex/_N12249;
u_tinyriscv/u_ex/_N12251;
u_tinyriscv/u_ex/_N12253;
u_tinyriscv/u_ex/_N12383;
u_tinyriscv/u_ex/_N12385;
u_tinyriscv/u_ex/_N12388;
u_tinyriscv/u_ex/_N12390;
u_tinyriscv/u_ex/_N12392;
u_tinyriscv/u_ex/_N12394;
u_tinyriscv/u_ex/_N12395;
u_tinyriscv/u_ex/_N12397;
u_tinyriscv/u_ex/_N12399;
u_tinyriscv/u_ex/_N12402;
u_tinyriscv/u_ex/_N12403;
u_tinyriscv/u_ex/_N12406;
u_tinyriscv/u_ex/_N12408;
u_tinyriscv/u_ex/_N12410;
u_tinyriscv/u_ex/_N12412;
u_tinyriscv/u_ex/_N12413;
u_tinyriscv/u_ex/_N12415;
u_tinyriscv/u_ex/_N12417;
u_tinyriscv/u_ex/_N12419;
u_tinyriscv/u_ex/_N12421;
u_tinyriscv/u_ex/_N12423;
u_tinyriscv/u_ex/_N12425;
u_tinyriscv/u_ex/_N12427;
u_tinyriscv/u_ex/_N12429;
u_tinyriscv/u_ex/_N12431;
u_tinyriscv/u_ex/_N12433;
u_tinyriscv/u_ex/_N12435;
u_tinyriscv/u_ex/_N12693;
u_tinyriscv/u_ex/_N12694;
u_tinyriscv/u_ex/_N12695;
u_tinyriscv/u_ex/_N12696;
u_tinyriscv/u_ex/_N12697;
u_tinyriscv/u_ex/_N12698;
u_tinyriscv/u_ex/_N12699;
u_tinyriscv/u_ex/_N12700;
u_tinyriscv/u_ex/_N12701;
u_tinyriscv/u_ex/_N12702;
u_tinyriscv/u_ex/_N12703;
u_tinyriscv/u_ex/_N12704;
u_tinyriscv/u_ex/_N12705;
u_tinyriscv/u_ex/_N12706;
u_tinyriscv/u_ex/_N12707;
u_tinyriscv/u_ex/_N12708;
u_tinyriscv/u_ex/_N12709;
u_tinyriscv/u_ex/_N12710;
u_tinyriscv/u_ex/_N12711;
u_tinyriscv/u_ex/_N12712;
u_tinyriscv/u_ex/_N12713;
u_tinyriscv/u_ex/_N12714;
u_tinyriscv/u_ex/_N12715;
u_tinyriscv/u_ex/_N12716;
u_tinyriscv/u_ex/_N12717;
u_tinyriscv/u_ex/_N12718;
u_tinyriscv/u_ex/_N12719;
u_tinyriscv/u_ex/_N12720;
u_tinyriscv/u_ex/_N12721;
u_tinyriscv/u_ex/_N12722;
u_tinyriscv/u_ex/_N12723;
u_tinyriscv/u_ex/_N12724;
u_tinyriscv/u_ex/_N12790;
u_tinyriscv/u_ex/_N12791;
u_tinyriscv/u_ex/_N12792;
u_tinyriscv/u_ex/_N12793;
u_tinyriscv/u_ex/_N12794;
u_tinyriscv/u_ex/_N12795;
u_tinyriscv/u_ex/_N12796;
u_tinyriscv/u_ex/_N12801;
u_tinyriscv/u_ex/_N12803;
u_tinyriscv/u_ex/_N12804;
u_tinyriscv/u_ex/_N12806;
u_tinyriscv/u_ex/_N12808;
u_tinyriscv/u_ex/_N12813;
u_tinyriscv/u_ex/_N12817;
u_tinyriscv/u_ex/_N12820;
u_tinyriscv/u_ex/_N12885;
u_tinyriscv/u_ex/_N12886;
u_tinyriscv/u_ex/_N12887;
u_tinyriscv/u_ex/_N12888;
u_tinyriscv/u_ex/_N12889;
u_tinyriscv/u_ex/_N12890;
u_tinyriscv/u_ex/_N12891;
u_tinyriscv/u_ex/_N12892;
u_tinyriscv/u_ex/_N12893;
u_tinyriscv/u_ex/_N12894;
u_tinyriscv/u_ex/_N12895;
u_tinyriscv/u_ex/_N12896;
u_tinyriscv/u_ex/_N12897;
u_tinyriscv/u_ex/_N12898;
u_tinyriscv/u_ex/_N12899;
u_tinyriscv/u_ex/_N12900;
u_tinyriscv/u_ex/_N12901;
u_tinyriscv/u_ex/_N12902;
u_tinyriscv/u_ex/_N12903;
u_tinyriscv/u_ex/_N12904;
u_tinyriscv/u_ex/_N12905;
u_tinyriscv/u_ex/_N12906;
u_tinyriscv/u_ex/_N12907;
u_tinyriscv/u_ex/_N12908;
u_tinyriscv/u_ex/_N12909;
u_tinyriscv/u_ex/_N12910;
u_tinyriscv/u_ex/_N12911;
u_tinyriscv/u_ex/_N12912;
u_tinyriscv/u_ex/_N12913;
u_tinyriscv/u_ex/_N12914;
u_tinyriscv/u_ex/_N12915;
u_tinyriscv/u_ex/_N12916;
u_tinyriscv/u_ex/_N12918;
u_tinyriscv/u_ex/_N12919;
u_tinyriscv/u_ex/_N12920;
u_tinyriscv/u_ex/_N12948;
u_tinyriscv/u_ex/_N12949;
u_tinyriscv/u_ex/_N12960;
u_tinyriscv/u_ex/_N12961;
u_tinyriscv/u_ex/_N12964;
u_tinyriscv/u_ex/_N12969;
u_tinyriscv/u_ex/_N12971;
u_tinyriscv/u_ex/_N13077;
u_tinyriscv/u_ex/_N13078;
u_tinyriscv/u_ex/_N13079;
u_tinyriscv/u_ex/_N13080;
u_tinyriscv/u_ex/_N13082;
u_tinyriscv/u_ex/_N13124;
u_tinyriscv/u_ex/_N13156;
u_tinyriscv/u_ex/_N13177;
u_tinyriscv/u_ex/_N13179;
u_tinyriscv/u_ex/_N13180;
u_tinyriscv/u_ex/_N13181;
u_tinyriscv/u_ex/_N13182;
u_tinyriscv/u_ex/_N13183;
u_tinyriscv/u_ex/_N13184;
u_tinyriscv/u_ex/_N13185;
u_tinyriscv/u_ex/_N13186;
u_tinyriscv/u_ex/_N13187;
u_tinyriscv/u_ex/_N13271;
u_tinyriscv/u_ex/_N13272;
u_tinyriscv/u_ex/_N14291;
u_tinyriscv/u_ex/_N14292;
u_tinyriscv/u_ex/_N14293;
u_tinyriscv/u_ex/_N14294;
u_tinyriscv/u_ex/_N14295;
u_tinyriscv/u_ex/_N14296;
u_tinyriscv/u_ex/_N14297;
u_tinyriscv/u_ex/_N14298;
u_tinyriscv/u_ex/_N14299;
u_tinyriscv/u_ex/_N14300;
u_tinyriscv/u_ex/_N14301;
u_tinyriscv/u_ex/_N14302;
u_tinyriscv/u_ex/_N14303;
u_tinyriscv/u_ex/_N14304;
u_tinyriscv/u_ex/_N14305;
u_tinyriscv/u_ex/_N14306;
u_tinyriscv/u_ex/_N14307;
u_tinyriscv/u_ex/_N14308;
u_tinyriscv/u_ex/_N14309;
u_tinyriscv/u_ex/_N14310;
u_tinyriscv/u_ex/_N14311;
u_tinyriscv/u_ex/_N14312;
u_tinyriscv/u_ex/_N14313;
u_tinyriscv/u_ex/_N14314;
u_tinyriscv/u_ex/_N14315;
u_tinyriscv/u_ex/_N14316;
u_tinyriscv/u_ex/_N14317;
u_tinyriscv/u_ex/_N14319;
u_tinyriscv/u_ex/_N14336;
u_tinyriscv/u_ex/_N15077;
u_tinyriscv/u_ex/_N15079;
u_tinyriscv/u_ex/_N15080;
u_tinyriscv/u_ex/_N15081;
u_tinyriscv/u_ex/_N15082;
u_tinyriscv/u_ex/_N15083;
u_tinyriscv/u_ex/_N15084;
u_tinyriscv/u_ex/_N15085;
u_tinyriscv/u_ex/_N15086;
u_tinyriscv/u_ex/_N15087;
u_tinyriscv/u_ex/_N15088;
u_tinyriscv/u_ex/_N15089;
u_tinyriscv/u_ex/_N15090;
u_tinyriscv/u_ex/_N15767;
u_tinyriscv/u_ex/_N15768;
u_tinyriscv/u_ex/_N15856;
u_tinyriscv/u_ex/_N15857;
u_tinyriscv/u_ex/_N15866;
u_tinyriscv/u_ex/_N15867;
u_tinyriscv/u_ex/_N15868;
u_tinyriscv/u_ex/_N15869;
u_tinyriscv/u_ex/_N15870;
u_tinyriscv/u_ex/_N15871;
u_tinyriscv/u_ex/_N15872;
u_tinyriscv/u_ex/_N15873;
u_tinyriscv/u_ex/_N15874;
u_tinyriscv/u_ex/_N15875;
u_tinyriscv/u_ex/_N15876;
u_tinyriscv/u_ex/_N15877;
u_tinyriscv/u_ex/_N15878;
u_tinyriscv/u_ex/_N15879;
u_tinyriscv/u_ex/_N15880;
u_tinyriscv/u_ex/_N17645;
u_tinyriscv/u_ex/_N17702;
u_tinyriscv/u_ex/_N17704;
u_tinyriscv/u_ex/_N17768;
u_tinyriscv/u_ex/_N17796;
u_tinyriscv/u_ex/_N17984;
u_tinyriscv/u_ex/_N17985;
u_tinyriscv/u_ex/_N17986;
u_tinyriscv/u_ex/_N17987;
u_tinyriscv/u_ex/_N17989;
u_tinyriscv/u_ex/_N17990;
u_tinyriscv/u_ex/_N17991;
u_tinyriscv/u_ex/_N17994;
u_tinyriscv/u_ex/_N22567;
u_tinyriscv/u_ex/_N22739;
u_tinyriscv/u_ex/_N22740;
u_tinyriscv/u_ex/_N23045;
u_tinyriscv/u_ex/_N23243;
u_tinyriscv/u_ex/_N24750;
u_tinyriscv/u_ex/_N24782;
u_tinyriscv/u_ex/_N24798;
u_tinyriscv/u_ex/_N24806;
u_tinyriscv/u_ex/_N24964;
u_tinyriscv/u_ex/_N25132;
u_tinyriscv/u_ex/_N25136;
u_tinyriscv/u_ex/_N25144;
u_tinyriscv/u_ex/_N25148;
u_tinyriscv/u_ex/_N25152;
u_tinyriscv/u_ex/_N25156;
u_tinyriscv/u_ex/_N25184;
u_tinyriscv/u_ex/_N25188;
u_tinyriscv/u_ex/_N25444;
u_tinyriscv/u_ex/_N25460;
u_tinyriscv/u_ex/_N26150;
u_tinyriscv/u_ex/_N26151;
u_tinyriscv/u_ex/_N26655;
u_tinyriscv/u_ex/_N27038;
u_tinyriscv/u_ex/_N27105;
u_tinyriscv/u_ex/_N27108;
u_tinyriscv/u_ex/_N27896;
u_tinyriscv/u_ex/_N27898;
u_tinyriscv/u_ex/_N27900;
u_tinyriscv/u_ex/_N27902;
u_tinyriscv/u_ex/_N27904;
u_tinyriscv/u_ex/_N27914;
u_tinyriscv/u_ex/_N27916;
u_tinyriscv/u_ex/_N27918;
u_tinyriscv/u_ex/_N27920;
u_tinyriscv/u_ex/_N27922;
u_tinyriscv/u_ex/_N27924;
u_tinyriscv/u_ex/_N27926;
u_tinyriscv/u_ex/_N27928;
u_tinyriscv/u_ex/_N27930;
u_tinyriscv/u_ex/_N27934;
u_tinyriscv/u_ex/_N27936;
u_tinyriscv/u_ex/_N27946;
u_tinyriscv/u_ex/_N27950;
u_tinyriscv/u_ex/_N27952;
u_tinyriscv/u_ex/_N27954;
u_tinyriscv/u_ex/_N27956;
u_tinyriscv/u_ex/_N27958;
u_tinyriscv/u_ex/_N27960;
u_tinyriscv/u_ex/_N27962;
u_tinyriscv/u_ex/_N27964;
u_tinyriscv/u_ex/_N27966;
u_tinyriscv/u_ex/_N27968;
u_tinyriscv/u_ex/_N27970;
u_tinyriscv/u_ex/_N27972;
u_tinyriscv/u_ex/_N27973;
u_tinyriscv/u_ex/_N27978;
u_tinyriscv/u_ex/_N27994;
u_tinyriscv/u_ex/_N28002;
u_tinyriscv/u_ex/_N28004;
u_tinyriscv/u_ex/_N28258;
u_tinyriscv/u_ex/_N28288;
u_tinyriscv/u_ex/_N28290;
u_tinyriscv/u_ex/_N28292;
u_tinyriscv/u_ex/_N28302;
u_tinyriscv/u_ex/_N28312;
u_tinyriscv/u_ex/_N28317;
u_tinyriscv/u_ex/_N28330;
u_tinyriscv/u_ex/_N28333;
u_tinyriscv/u_ex/_N28334;
u_tinyriscv/u_ex/_N28344;
u_tinyriscv/u_ex/_N28355;
u_tinyriscv/u_ex/_N28357;
u_tinyriscv/u_ex/_N28359;
u_tinyriscv/u_ex/_N28361;
u_tinyriscv/u_ex/_N28363;
u_tinyriscv/u_ex/_N28390;
u_tinyriscv/u_ex/_N28401;
u_tinyriscv/u_ex/_N28703;
u_tinyriscv/u_ex/_N30763;
u_tinyriscv/u_ex/_N30764;
u_tinyriscv/u_ex/_N30772;
u_tinyriscv/u_ex/_N30773;
u_tinyriscv/u_id/N153;
u_tinyriscv/u_id/N180;
u_tinyriscv/u_id/N290;
u_tinyriscv/u_id/N298;
u_tinyriscv/u_id/N312;
u_tinyriscv/u_id/N314;
u_tinyriscv/u_id/N315;
u_tinyriscv/u_id/N316;
u_tinyriscv/u_id/N320;
u_tinyriscv/u_id/N324;
u_tinyriscv/u_id/N325;
u_tinyriscv/u_id/N339;
u_tinyriscv/u_id/N347;
u_tinyriscv/u_id/N368;
u_tinyriscv/u_id/_N2;
u_tinyriscv/u_id/_N3858;
u_tinyriscv/u_id/_N3859_inv;
u_tinyriscv/u_id/_N3860_inv;
u_tinyriscv/u_id/_N3861_inv;
u_tinyriscv/u_id/_N3863_inv;
u_tinyriscv/u_id/_N6413;
u_tinyriscv/u_id/_N6414;
u_tinyriscv/u_id/_N6415;
u_tinyriscv/u_id/_N6416;
u_tinyriscv/u_id/_N6417;
u_tinyriscv/u_id/_N6437;
u_tinyriscv/u_id/_N6463;
u_tinyriscv/u_id/_N6474;
u_tinyriscv/u_id/_N6559;
u_tinyriscv/u_id/_N6888;
u_tinyriscv/u_id/_N6889;
u_tinyriscv/u_id/_N6891;
u_tinyriscv/u_id/_N6892;
u_tinyriscv/u_id/_N6893;
u_tinyriscv/u_id/_N6894;
u_tinyriscv/u_id/_N6895;
u_tinyriscv/u_id/_N6896;
u_tinyriscv/u_id/_N6897;
u_tinyriscv/u_id/_N6898;
u_tinyriscv/u_id/_N6899;
u_tinyriscv/u_id/_N6900;
u_tinyriscv/u_id/_N6901;
u_tinyriscv/u_id/_N6902;
u_tinyriscv/u_id/_N6903;
u_tinyriscv/u_id/_N6904;
u_tinyriscv/u_id/_N6905;
u_tinyriscv/u_id/_N6906;
u_tinyriscv/u_id/_N6907;
u_tinyriscv/u_id/_N6908;
u_tinyriscv/u_id/_N6909;
u_tinyriscv/u_id/_N6910;
u_tinyriscv/u_id/_N6911;
u_tinyriscv/u_id/_N6912;
u_tinyriscv/u_id/_N6913;
u_tinyriscv/u_id/_N6914;
u_tinyriscv/u_id/_N6915;
u_tinyriscv/u_id/_N6916;
u_tinyriscv/u_id/_N6917;
u_tinyriscv/u_id/_N6918;
u_tinyriscv/u_id/_N6919;
u_tinyriscv/u_id/_N6922;
u_tinyriscv/u_id/_N6923;
u_tinyriscv/u_id/_N6924;
u_tinyriscv/u_id/_N6925;
u_tinyriscv/u_id/_N6926;
u_tinyriscv/u_id/_N6927;
u_tinyriscv/u_id/_N6928;
u_tinyriscv/u_id/_N6929;
u_tinyriscv/u_id/_N6930;
u_tinyriscv/u_id/_N6931;
u_tinyriscv/u_id/_N6932;
u_tinyriscv/u_id/_N6933;
u_tinyriscv/u_id/_N6934;
u_tinyriscv/u_id/_N6935;
u_tinyriscv/u_id/_N6936;
u_tinyriscv/u_id/_N6937;
u_tinyriscv/u_id/_N6938;
u_tinyriscv/u_id/_N6939;
u_tinyriscv/u_id/_N6940;
u_tinyriscv/u_id/_N6941;
u_tinyriscv/u_id/_N6942;
u_tinyriscv/u_id/_N6943;
u_tinyriscv/u_id/_N6944;
u_tinyriscv/u_id/_N6945;
u_tinyriscv/u_id/_N6946;
u_tinyriscv/u_id/_N6947;
u_tinyriscv/u_id/_N6948;
u_tinyriscv/u_id/_N6949;
u_tinyriscv/u_id/_N7045;
u_tinyriscv/u_id/_N7046;
u_tinyriscv/u_id/_N7047;
u_tinyriscv/u_id/_N7050;
u_tinyriscv/u_id/_N7051;
u_tinyriscv/u_id/_N7052;
u_tinyriscv/u_id/_N7053;
u_tinyriscv/u_id/_N7054;
u_tinyriscv/u_id/_N7055;
u_tinyriscv/u_id/_N7056;
u_tinyriscv/u_id/_N7057;
u_tinyriscv/u_id/_N7058;
u_tinyriscv/u_id/_N7059;
u_tinyriscv/u_id/_N7060;
u_tinyriscv/u_id/_N7061;
u_tinyriscv/u_id/_N7062;
u_tinyriscv/u_id/_N7063;
u_tinyriscv/u_id/_N7064;
u_tinyriscv/u_id/_N7065;
u_tinyriscv/u_id/_N7066;
u_tinyriscv/u_id/_N7067;
u_tinyriscv/u_id/_N7068;
u_tinyriscv/u_id/_N7069;
u_tinyriscv/u_id/_N7070;
u_tinyriscv/u_id/_N7071;
u_tinyriscv/u_id/_N7072;
u_tinyriscv/u_id/_N7073;
u_tinyriscv/u_id/_N7074;
u_tinyriscv/u_id/_N7075;
u_tinyriscv/u_id/_N7076;
u_tinyriscv/u_id/_N7080;
u_tinyriscv/u_id/_N7081;
u_tinyriscv/u_id/_N7083;
u_tinyriscv/u_id/_N7084;
u_tinyriscv/u_id/_N7085;
u_tinyriscv/u_id/_N7086;
u_tinyriscv/u_id/_N7087;
u_tinyriscv/u_id/_N7088;
u_tinyriscv/u_id/_N7089;
u_tinyriscv/u_id/_N7090;
u_tinyriscv/u_id/_N7091;
u_tinyriscv/u_id/_N7092;
u_tinyriscv/u_id/_N7093;
u_tinyriscv/u_id/_N7094;
u_tinyriscv/u_id/_N7095;
u_tinyriscv/u_id/_N7096;
u_tinyriscv/u_id/_N7097;
u_tinyriscv/u_id/_N7098;
u_tinyriscv/u_id/_N7099;
u_tinyriscv/u_id/_N7100;
u_tinyriscv/u_id/_N7101;
u_tinyriscv/u_id/_N7102;
u_tinyriscv/u_id/_N7103;
u_tinyriscv/u_id/_N7104;
u_tinyriscv/u_id/_N7105;
u_tinyriscv/u_id/_N7106;
u_tinyriscv/u_id/_N7107;
u_tinyriscv/u_id/_N7108;
u_tinyriscv/u_id/_N7109;
u_tinyriscv/u_id/_N7142;
u_tinyriscv/u_id/_N7143;
u_tinyriscv/u_id/_N7146;
u_tinyriscv/u_id/_N7272;
u_tinyriscv/u_id/_N7686;
u_tinyriscv/u_id/_N7687;
u_tinyriscv/u_id/_N7688;
u_tinyriscv/u_id/_N7689;
u_tinyriscv/u_id/_N7690;
u_tinyriscv/u_id/_N7692;
u_tinyriscv/u_id/_N7693;
u_tinyriscv/u_id/_N7694;
u_tinyriscv/u_id/_N7698;
u_tinyriscv/u_id/_N7700;
u_tinyriscv/u_id/_N7701;
u_tinyriscv/u_id/_N7703;
u_tinyriscv/u_id/_N7704;
u_tinyriscv/u_id/_N7705;
u_tinyriscv/u_id/_N7707;
u_tinyriscv/u_id/_N7708;
u_tinyriscv/u_id/_N7709;
u_tinyriscv/u_id/_N7710;
u_tinyriscv/u_id/_N7711;
u_tinyriscv/u_id/_N7712;
u_tinyriscv/u_id/_N7713;
u_tinyriscv/u_id/_N7715;
u_tinyriscv/u_id/_N7716;
u_tinyriscv/u_id/_N15193;
u_tinyriscv/u_id/_N15196;
u_tinyriscv/u_id/_N15412;
u_tinyriscv/u_id/_N15415;
u_tinyriscv/u_id/_N15419;
u_tinyriscv/u_id/_N15577;
u_tinyriscv/u_id/_N15582;
u_tinyriscv/u_id/_N15583;
u_tinyriscv/u_id/_N18238;
u_tinyriscv/u_id/_N18239;
u_tinyriscv/u_id/_N18240;
u_tinyriscv/u_id/_N18247;
u_tinyriscv/u_id/_N18248;
u_tinyriscv/u_id/_N18249;
u_tinyriscv/u_id/_N18250;
u_tinyriscv/u_id/_N18251;
u_tinyriscv/u_id/_N18252;
u_tinyriscv/u_id/_N18253;
u_tinyriscv/u_id/_N18255;
u_tinyriscv/u_id/_N18256;
u_tinyriscv/u_id/_N18275;
u_tinyriscv/u_id/_N18277;
u_tinyriscv/u_id/_N18278;
u_tinyriscv/u_id/_N22599;
u_tinyriscv/u_id/_N22600;
u_tinyriscv/u_id/_N22601;
u_tinyriscv/u_id/_N22602;
u_tinyriscv/u_id/_N22697;
u_tinyriscv/u_id/_N22698;
u_tinyriscv/u_id/_N22846;
u_tinyriscv/u_id/_N22858;
u_tinyriscv/u_id/_N22993;
u_tinyriscv/u_id/_N23011;
u_tinyriscv/u_id/_N23012;
u_tinyriscv/u_id/_N24614;
u_tinyriscv/u_id/_N24822;
u_tinyriscv/u_id/_N25472;
u_tinyriscv/u_id/_N26974;
u_tinyriscv/u_id/_N26977;
u_tinyriscv/u_id/_N26978;
u_tinyriscv/u_id/_N26980;
u_tinyriscv/u_id/_N27245;
u_tinyriscv/u_id/_N27473;
u_tinyriscv/u_id/_N27774;
u_tinyriscv/u_id/_N27817;
u_tinyriscv/u_id/_N28049;
u_tinyriscv/u_id/_N28412;
u_tinyriscv/u_id/_N28413;
u_tinyriscv/u_id/_N28706;
u_tinyriscv/u_id/_N28707;
u_tinyriscv/u_id/_N28712;
u_tinyriscv/u_id/_N28713;
u_tinyriscv/u_id/_N28728;
u_tinyriscv/u_id/_N28729;
u_tinyriscv/u_id/_N28734;
u_tinyriscv/u_id/_N28735;
u_tinyriscv/u_id/_N28746;
u_tinyriscv/u_id/_N28747;
u_tinyriscv/u_id/_N28753;
u_tinyriscv/u_id/_N28754;
u_tinyriscv/u_id/_N28769;
u_tinyriscv/u_id/_N28770;
u_tinyriscv/u_id/_N28779;
u_tinyriscv/u_id/_N28785;
u_tinyriscv/u_id/_N28805;
u_tinyriscv/u_id/_N28811;
u_tinyriscv/u_id/_N28837;
u_tinyriscv/u_id/_N28843;
u_tinyriscv/u_id/_N28893;
u_tinyriscv/u_id/_N28899;
u_tinyriscv/u_id/_N28919;
u_tinyriscv/u_id/_N28925;
u_tinyriscv/u_id/_N28935;
u_tinyriscv/u_id/_N28936;
u_tinyriscv/u_id/_N28941;
u_tinyriscv/u_id/_N28942;
u_tinyriscv/u_id/_N28947;
u_tinyriscv/u_id/_N28948;
u_tinyriscv/u_id/_N28953;
u_tinyriscv/u_id/_N28954;
u_tinyriscv/u_id/_N28971;
u_tinyriscv/u_id/_N28972;
u_tinyriscv/u_id/_N29001;
u_tinyriscv/u_id/_N29002;
u_tinyriscv/u_id/_N29007;
u_tinyriscv/u_id/_N29008;
u_tinyriscv/u_id/_N29013;
u_tinyriscv/u_id/_N29014;
u_tinyriscv/u_id/_N29019;
u_tinyriscv/u_id/_N29020;
u_tinyriscv/u_id/_N29035;
u_tinyriscv/u_id/_N29036;
u_tinyriscv/u_id/_N29041;
u_tinyriscv/u_id/_N29042;
u_tinyriscv/u_id/_N29081;
u_tinyriscv/u_id/_N29082;
u_tinyriscv/u_id/_N29087;
u_tinyriscv/u_id/_N29088;
u_tinyriscv/u_id/_N29095;
u_tinyriscv/u_id/_N29101;
u_tinyriscv/u_id/_N29503;
u_tinyriscv/u_id/_N29509;
u_tinyriscv/u_id/_N29518;
u_tinyriscv/u_id/_N29521;
u_tinyriscv/u_id/_N29526;
u_tinyriscv/u_id/_N29529;
u_tinyriscv/u_id/_N29534;
u_tinyriscv/u_id/_N29537;
u_tinyriscv/u_id/_N29540;
u_tinyriscv/u_id/_N29541;
u_tinyriscv/u_id/_N29548;
u_tinyriscv/u_id/_N29549;
u_tinyriscv/u_id/_N29556;
u_tinyriscv/u_id/_N29557;
u_tinyriscv/u_id/_N29564;
u_tinyriscv/u_id/_N29565;
u_tinyriscv/u_id/_N29572;
u_tinyriscv/u_id/_N29573;
u_tinyriscv/u_id/_N29580;
u_tinyriscv/u_id/_N29581;
u_tinyriscv/u_id/_N29588;
u_tinyriscv/u_id/_N29589;
u_tinyriscv/u_id/_N29596;
u_tinyriscv/u_id/_N29597;
u_tinyriscv/u_id/_N29604;
u_tinyriscv/u_id/_N29605;
u_tinyriscv/u_id/_N29612;
u_tinyriscv/u_id/_N29613;
u_tinyriscv/u_id/_N29620;
u_tinyriscv/u_id/_N29621;
u_tinyriscv/u_id/_N29628;
u_tinyriscv/u_id/_N29629;
u_tinyriscv/u_id/_N29636;
u_tinyriscv/u_id/_N29637;
u_tinyriscv/u_id/_N29644;
u_tinyriscv/u_id/_N29645;
u_tinyriscv/u_id/_N29652;
u_tinyriscv/u_id/_N29653;
u_tinyriscv/u_id/_N29660;
u_tinyriscv/u_id/_N29661;
u_tinyriscv/u_id/_N30056;
u_tinyriscv/u_id/_N30057;
u_tinyriscv/u_id/_N30326;
u_tinyriscv/u_id/_N30327;
u_tinyriscv/u_id/_N30338;
u_tinyriscv/u_id/_N30339;
u_tinyriscv/u_id/_N30344;
u_tinyriscv/u_id/_N30345;
u_tinyriscv/u_id/_N30350;
u_tinyriscv/u_id/_N30351;
u_tinyriscv/u_id/_N30575;
u_tinyriscv/u_id/_N30578;
u_tinyriscv/u_id/_N30721;
u_tinyriscv/u_id/_N30722;
u_tinyriscv/u_id/_N30780;
u_tinyriscv/u_id/_N30789;
u_tinyriscv/u_id/_N30796;
u_tinyriscv/u_id/_N30805;
u_tinyriscv/u_id/_N30812;
u_tinyriscv/u_id/_N30821;
u_tinyriscv/u_id/_N30828;
u_tinyriscv/u_id/_N30837;
u_tinyriscv/u_id/_N30844;
u_tinyriscv/u_id/_N30853;
u_tinyriscv/u_id/_N30860;
u_tinyriscv/u_id/_N30869;
u_tinyriscv/u_id/_N30876;
u_tinyriscv/u_id/_N30879;
u_tinyriscv/u_id/_N30884;
u_tinyriscv/u_id/_N30893;
u_tinyriscv/u_id/_N30898;
u_tinyriscv/u_id/_N30900;
u_tinyriscv/u_id/_N30909;
u_tinyriscv/u_id/_N30917;
u_tinyriscv/u_id_ex/csr_rdata_ff/N1_inv;
u_tinyriscv/u_id_ex/csr_waddr_ff/_N13;
u_tinyriscv/u_id_ex/reg1_rdata_ff/_N11;
u_tinyriscv/u_id_ex/reg2_rdata_ff/_N12;
u_tinyriscv/u_if_id/inst_addr_ff/N1;
u_tinyriscv/u_if_id/inst_ff/_N3865_inv;
u_tinyriscv/u_pc_reg/N2;
u_tinyriscv/u_pc_reg/N16;
u_tinyriscv/u_pc_reg/_N2167;
u_tinyriscv/u_pc_reg/_N2169;
u_tinyriscv/u_pc_reg/_N2171;
u_tinyriscv/u_pc_reg/_N2173;
u_tinyriscv/u_pc_reg/_N2175;
u_tinyriscv/u_pc_reg/_N2177;
u_tinyriscv/u_pc_reg/_N2179;
u_tinyriscv/u_pc_reg/_N2181;
u_tinyriscv/u_pc_reg/_N2183;
u_tinyriscv/u_pc_reg/_N2185;
u_tinyriscv/u_pc_reg/_N2187;
u_tinyriscv/u_pc_reg/_N2189;
u_tinyriscv/u_pc_reg/_N2191;
u_tinyriscv/u_pc_reg/_N2193;
u_tinyriscv/u_regs/N4;
u_tinyriscv/u_regs/N12;
u_tinyriscv/u_regs/N29;
u_tinyriscv/u_regs/N31;
u_tinyriscv/u_regs/N38;
u_tinyriscv/u_regs/N40;
u_tinyriscv/u_regs/N66;
u_tinyriscv/u_regs/N66_inv;
u_tinyriscv/u_regs/N67;
u_tinyriscv/u_regs/N72;
u_tinyriscv/u_regs/N73;
u_tinyriscv/u_regs/_N848;
u_tinyriscv/u_regs/_N849;
u_tinyriscv/u_regs/_N850;
u_tinyriscv/u_regs/_N851;
u_tinyriscv/u_regs/_N852;
u_tinyriscv/u_regs/_N853;
u_tinyriscv/u_regs/_N854;
u_tinyriscv/u_regs/_N855;
u_tinyriscv/u_regs/_N856;
u_tinyriscv/u_regs/_N857;
u_tinyriscv/u_regs/_N858;
u_tinyriscv/u_regs/_N859;
u_tinyriscv/u_regs/_N860;
u_tinyriscv/u_regs/_N861;
u_tinyriscv/u_regs/_N862;
u_tinyriscv/u_regs/_N863;
u_tinyriscv/u_regs/_N864;
u_tinyriscv/u_regs/_N865;
u_tinyriscv/u_regs/_N866;
u_tinyriscv/u_regs/_N867;
u_tinyriscv/u_regs/_N868;
u_tinyriscv/u_regs/_N869;
u_tinyriscv/u_regs/_N870;
u_tinyriscv/u_regs/_N871;
u_tinyriscv/u_regs/_N872;
u_tinyriscv/u_regs/_N873;
u_tinyriscv/u_regs/_N874;
u_tinyriscv/u_regs/_N875;
u_tinyriscv/u_regs/_N876;
u_tinyriscv/u_regs/_N877;
u_tinyriscv/u_regs/_N878;
u_tinyriscv/u_regs/_N879;
u_tinyriscv/u_regs/_N881;
u_tinyriscv/u_regs/_N882;
u_tinyriscv/u_regs/_N883;
u_tinyriscv/u_regs/_N884;
u_tinyriscv/u_regs/_N885;
u_tinyriscv/u_regs/_N886;
u_tinyriscv/u_regs/_N887;
u_tinyriscv/u_regs/_N888;
u_tinyriscv/u_regs/_N889;
u_tinyriscv/u_regs/_N890;
u_tinyriscv/u_regs/_N891;
u_tinyriscv/u_regs/_N892;
u_tinyriscv/u_regs/_N893;
u_tinyriscv/u_regs/_N894;
u_tinyriscv/u_regs/_N895;
u_tinyriscv/u_regs/_N896;
u_tinyriscv/u_regs/_N897;
u_tinyriscv/u_regs/_N898;
u_tinyriscv/u_regs/_N899;
u_tinyriscv/u_regs/_N900;
u_tinyriscv/u_regs/_N901;
u_tinyriscv/u_regs/_N902;
u_tinyriscv/u_regs/_N903;
u_tinyriscv/u_regs/_N904;
u_tinyriscv/u_regs/_N905;
u_tinyriscv/u_regs/_N906;
u_tinyriscv/u_regs/_N907;
u_tinyriscv/u_regs/_N908;
u_tinyriscv/u_regs/_N909;
u_tinyriscv/u_regs/_N910;
u_tinyriscv/u_regs/_N911;
u_tinyriscv/u_regs/_N912;
u_tinyriscv/u_regs/_N920;
u_tinyriscv/u_regs/_N921;
u_tinyriscv/u_regs/_N922;
u_tinyriscv/u_regs/_N927;
u_tinyriscv/u_regs/_N953;
u_tinyriscv/u_regs/_N954;
u_tinyriscv/u_regs/_N955;
u_tinyriscv/u_regs/_N960;
u_tinyriscv/u_regs/_N3259;
u_tinyriscv/u_regs/_N3291;
u_tinyriscv/u_regs/_N3323;
u_tinyriscv/u_regs/_N3355;
u_tinyriscv/u_regs/_N27768;
u_tinyriscv/u_regs/_N27812;
u_tinyriscv/u_regs/_N27813;
uart_0/N87;
uart_0/N231;
uart_0/N249;
uart_0/N251;
uart_0/N327;
uart_0/N333;
uart_0/N335;
uart_0/N338;
uart_0/N351;
uart_0/N364;
uart_0/N371;
uart_0/N376;
uart_0/N377;
uart_0/N386;
uart_0/N404;
uart_0/N416;
uart_0/N425;
uart_0/N444;
uart_0/_N8;
uart_0/_N2545;
uart_0/_N2547;
uart_0/_N2549;
uart_0/_N2551;
uart_0/_N2553;
uart_0/_N2555;
uart_0/_N2557;
uart_0/_N2562;
uart_0/_N2564;
uart_0/_N2566;
uart_0/_N2568;
uart_0/_N2570;
uart_0/_N2572;
uart_0/_N2574;
uart_0/_N3665;
uart_0/_N3666;
uart_0/_N8609;
uart_0/_N8618;
uart_0/_N8688;
uart_0/_N8689;
uart_0/_N8690;
uart_0/_N8691;
uart_0/_N8692;
uart_0/_N8693;
uart_0/_N8694;
uart_0/_N8695;
uart_0/_N22676;
uart_0/_N22914;
uart_0/_N23117;
uart_0/_N23205;
uart_0/_N26199;
uart_0/_N26835;
uart_0/rx_clk_edge_level;
uart_0/rx_negedge;
uart_0/rx_over;
uart_0/rx_q0;
uart_0/rx_q1;
uart_0/rx_start;
uart_0/state_0;
uart_0/state_1;
uart_0/state_2;
uart_0/state_3;
uart_0/tx_data_ready;
uart_0/tx_data_valid;
uart_rx_pin;
uart_rx_pin_ibuf/ntD;
uart_tx_pin;
uart_tx_pin_obuf/ntO;
gpio_0/reg_ctrl [31];
gpio_0/reg_ctrl [30];
gpio_0/reg_ctrl [29];
gpio_0/reg_ctrl [28];
gpio_0/reg_ctrl [27];
gpio_0/reg_ctrl [26];
gpio_0/reg_ctrl [25];
gpio_0/reg_ctrl [24];
gpio_0/reg_ctrl [23];
gpio_0/reg_ctrl [22];
gpio_0/reg_ctrl [21];
gpio_0/reg_ctrl [20];
gpio_0/reg_data [31];
gpio_0/reg_data [30];
gpio_0/reg_data [29];
gpio_0/reg_data [28];
gpio_0/reg_data [27];
gpio_0/reg_data [26];
gpio_0/reg_data [25];
gpio_0/reg_data [24];
gpio_0/reg_data [23];
gpio_0/reg_data [22];
gpio_0/reg_data [21];
gpio_0/reg_data [20];
gpio_0/reg_data [19];
gpio_0/reg_data [18];
gpio_0/reg_data [17];
gpio_0/reg_data [16];
gpio_0/reg_data [15];
gpio_0/reg_data [14];
gpio_0/reg_data [13];
gpio_0/reg_data [12];
gpio_0/reg_data [11];
gpio_0/reg_data [10];
gpio_ctrl[19];
gpio_ctrl[18];
gpio_ctrl[17];
gpio_ctrl[16];
gpio_ctrl[15];
gpio_ctrl[14];
gpio_ctrl[13];
gpio_ctrl[12];
gpio_ctrl[11];
gpio_ctrl[10];
gpio_ctrl[9];
gpio_ctrl[8];
gpio_ctrl[7];
gpio_ctrl[6];
gpio_ctrl[5];
gpio_ctrl[4];
gpio_ctrl[3];
gpio_ctrl[2];
gpio_ctrl[1];
gpio_ctrl[0];
gpio_data[9];
gpio_data[8];
gpio_data[7];
gpio_data[6];
gpio_data[5];
gpio_data[4];
gpio_data[3];
gpio_data[2];
gpio_data[1];
gpio_data[0];
jtag_reg_addr_o[4];
jtag_reg_addr_o[3];
jtag_reg_addr_o[2];
jtag_reg_addr_o[1];
jtag_reg_addr_o[0];
jtag_reg_data_o[31];
jtag_reg_data_o[30];
jtag_reg_data_o[29];
jtag_reg_data_o[28];
jtag_reg_data_o[27];
jtag_reg_data_o[26];
jtag_reg_data_o[25];
jtag_reg_data_o[24];
jtag_reg_data_o[23];
jtag_reg_data_o[22];
jtag_reg_data_o[21];
jtag_reg_data_o[20];
jtag_reg_data_o[19];
jtag_reg_data_o[18];
jtag_reg_data_o[17];
jtag_reg_data_o[16];
jtag_reg_data_o[15];
jtag_reg_data_o[14];
jtag_reg_data_o[13];
jtag_reg_data_o[12];
jtag_reg_data_o[11];
jtag_reg_data_o[10];
jtag_reg_data_o[9];
jtag_reg_data_o[8];
jtag_reg_data_o[7];
jtag_reg_data_o[6];
jtag_reg_data_o[5];
jtag_reg_data_o[4];
jtag_reg_data_o[3];
jtag_reg_data_o[2];
jtag_reg_data_o[1];
jtag_reg_data_o[0];
m0_addr_i[30];
m0_addr_i[29];
m0_addr_i[28];
m0_addr_i[27];
m0_addr_i[26];
m0_addr_i[25];
m0_addr_i[24];
m0_addr_i[23];
m0_addr_i[22];
m0_addr_i[21];
m0_addr_i[20];
m0_addr_i[19];
m0_addr_i[18];
m0_addr_i[17];
m0_addr_i[16];
m0_addr_i[15];
m0_addr_i[14];
m0_addr_i[13];
m0_addr_i[12];
m0_addr_i[11];
m0_addr_i[10];
m0_addr_i[9];
m0_addr_i[8];
m0_addr_i[7];
m0_addr_i[6];
m0_addr_i[5];
m0_addr_i[4];
m0_addr_i[3];
m0_addr_i[2];
m0_addr_i[1];
m0_addr_i[0];
m1_addr_i[31];
m1_addr_i[30];
m1_addr_i[29];
m1_addr_i[28];
m1_addr_i[27];
m1_addr_i[26];
m1_addr_i[25];
m1_addr_i[24];
m1_addr_i[23];
m1_addr_i[22];
m1_addr_i[21];
m1_addr_i[20];
m1_addr_i[19];
m1_addr_i[18];
m1_addr_i[17];
m1_addr_i[16];
m1_addr_i[15];
m1_addr_i[14];
m1_addr_i[13];
m1_addr_i[12];
m1_addr_i[11];
m1_addr_i[10];
m1_addr_i[9];
m1_addr_i[8];
m1_addr_i[7];
m1_addr_i[6];
m1_addr_i[5];
m1_addr_i[4];
m1_addr_i[3];
m1_addr_i[2];
m1_addr_i[1];
m1_addr_i[0];
m2_addr_i[31];
m2_addr_i[30];
m2_addr_i[29];
m2_addr_i[28];
m2_addr_i[27];
m2_addr_i[26];
m2_addr_i[25];
m2_addr_i[24];
m2_addr_i[23];
m2_addr_i[22];
m2_addr_i[21];
m2_addr_i[20];
m2_addr_i[19];
m2_addr_i[18];
m2_addr_i[17];
m2_addr_i[16];
m2_addr_i[15];
m2_addr_i[14];
m2_addr_i[13];
m2_addr_i[12];
m2_addr_i[11];
m2_addr_i[10];
m2_addr_i[9];
m2_addr_i[8];
m2_addr_i[7];
m2_addr_i[6];
m2_addr_i[5];
m2_addr_i[4];
m2_addr_i[3];
m2_addr_i[2];
m2_addr_i[1];
m2_addr_i[0];
m2_data_i[31];
m2_data_i[30];
m2_data_i[29];
m2_data_i[28];
m2_data_i[27];
m2_data_i[26];
m2_data_i[25];
m2_data_i[24];
m2_data_i[23];
m2_data_i[22];
m2_data_i[21];
m2_data_i[20];
m2_data_i[19];
m2_data_i[18];
m2_data_i[17];
m2_data_i[16];
m2_data_i[15];
m2_data_i[14];
m2_data_i[13];
m2_data_i[12];
m2_data_i[11];
m2_data_i[10];
m2_data_i[9];
m2_data_i[8];
m2_data_i[7];
m2_data_i[6];
m2_data_i[5];
m2_data_i[4];
m2_data_i[3];
m2_data_i[2];
m2_data_i[1];
m2_data_i[0];
nt_gpio[9];
nt_gpio[8];
nt_gpio[7];
nt_gpio[6];
nt_gpio[5];
nt_gpio[4];
nt_gpio[3];
nt_gpio[2];
nt_gpio[1];
nt_gpio[0];
s0_data_i[31];
s0_data_i[30];
s0_data_i[29];
s0_data_i[28];
s0_data_i[27];
s0_data_i[26];
s0_data_i[25];
s0_data_i[24];
s0_data_i[23];
s0_data_i[22];
s0_data_i[21];
s0_data_i[20];
s0_data_i[18];
s0_data_i[17];
s0_data_i[15];
s0_data_i[14];
s0_data_i[11];
s0_data_i[9];
s0_data_i[8];
s0_data_i[7];
s0_data_i[6];
s0_data_i[5];
s0_data_i[4];
s0_data_i[3];
s0_data_i[2];
tem_hum[31];
tem_hum[30];
tem_hum[29];
tem_hum[28];
tem_hum[27];
tem_hum[26];
tem_hum[25];
tem_hum[24];
tem_hum[23];
tem_hum[22];
tem_hum[21];
tem_hum[20];
tem_hum[19];
tem_hum[18];
timer_0/timer_0/N9.co [26];
timer_0/timer_0/N9.co [22];
timer_0/timer_0/N9.co [18];
timer_0/timer_0/N9.co [14];
timer_0/timer_0/N9.co [10];
timer_0/timer_0/N9.co [6];
timer_0/timer_0/N9.co [2];
timer_0/timer_count [31];
timer_0/timer_count [30];
timer_0/timer_count [29];
timer_0/timer_count [28];
timer_0/timer_count [27];
timer_0/timer_count [26];
timer_0/timer_count [25];
timer_0/timer_count [24];
timer_0/timer_count [23];
timer_0/timer_count [22];
timer_0/timer_count [21];
timer_0/timer_count [20];
timer_0/timer_count [19];
timer_0/timer_count [18];
timer_0/timer_count [17];
timer_0/timer_count [16];
timer_0/timer_count [15];
timer_0/timer_count [14];
timer_0/timer_count [13];
timer_0/timer_count [12];
timer_0/timer_count [11];
timer_0/timer_count [10];
timer_0/timer_count [9];
timer_0/timer_count [8];
timer_0/timer_count [7];
timer_0/timer_count [6];
timer_0/timer_count [5];
timer_0/timer_count [4];
timer_0/timer_count [3];
timer_0/timer_count [2];
timer_0/timer_count [1];
timer_0/timer_count [0];
timer_0/timer_ctrl [31];
timer_0/timer_ctrl [30];
timer_0/timer_ctrl [29];
timer_0/timer_ctrl [28];
timer_0/timer_ctrl [27];
timer_0/timer_ctrl [26];
timer_0/timer_ctrl [25];
timer_0/timer_ctrl [24];
timer_0/timer_ctrl [23];
timer_0/timer_ctrl [22];
timer_0/timer_ctrl [21];
timer_0/timer_ctrl [20];
timer_0/timer_ctrl [19];
timer_0/timer_ctrl [18];
timer_0/timer_ctrl [17];
timer_0/timer_ctrl [16];
timer_0/timer_ctrl [15];
timer_0/timer_ctrl [14];
timer_0/timer_ctrl [13];
timer_0/timer_ctrl [12];
timer_0/timer_ctrl [11];
timer_0/timer_ctrl [10];
timer_0/timer_ctrl [9];
timer_0/timer_ctrl [8];
timer_0/timer_ctrl [7];
timer_0/timer_ctrl [6];
timer_0/timer_ctrl [5];
timer_0/timer_ctrl [4];
timer_0/timer_ctrl [3];
timer_0/timer_ctrl [2];
timer_0/timer_ctrl [1];
timer_0/timer_ctrl [0];
timer_0/timer_value [31];
timer_0/timer_value [30];
timer_0/timer_value [29];
timer_0/timer_value [28];
timer_0/timer_value [27];
timer_0/timer_value [26];
timer_0/timer_value [25];
timer_0/timer_value [24];
timer_0/timer_value [23];
timer_0/timer_value [22];
timer_0/timer_value [21];
timer_0/timer_value [20];
timer_0/timer_value [19];
timer_0/timer_value [18];
timer_0/timer_value [17];
timer_0/timer_value [16];
timer_0/timer_value [15];
timer_0/timer_value [14];
timer_0/timer_value [13];
timer_0/timer_value [12];
timer_0/timer_value [11];
timer_0/timer_value [10];
timer_0/timer_value [9];
timer_0/timer_value [8];
timer_0/timer_value [7];
timer_0/timer_value [6];
timer_0/timer_value [5];
timer_0/timer_value [4];
timer_0/timer_value [3];
timer_0/timer_value [2];
timer_0/timer_value [1];
timer_0/timer_value [0];
top_dht22_inst/DHT22_drive_inst/N100 [7];
top_dht22_inst/DHT22_drive_inst/N100 [6];
top_dht22_inst/DHT22_drive_inst/N100 [5];
top_dht22_inst/DHT22_drive_inst/N100 [4];
top_dht22_inst/DHT22_drive_inst/N100 [3];
top_dht22_inst/DHT22_drive_inst/N100 [2];
top_dht22_inst/DHT22_drive_inst/N100 [1];
top_dht22_inst/DHT22_drive_inst/N100 [0];
top_dht22_inst/DHT22_drive_inst/N101 [7];
top_dht22_inst/DHT22_drive_inst/N101 [6];
top_dht22_inst/DHT22_drive_inst/N101 [5];
top_dht22_inst/DHT22_drive_inst/N101 [4];
top_dht22_inst/DHT22_drive_inst/N101 [3];
top_dht22_inst/DHT22_drive_inst/N101 [2];
top_dht22_inst/DHT22_drive_inst/N101 [1];
top_dht22_inst/DHT22_drive_inst/N101 [0];
top_dht22_inst/DHT22_drive_inst/N102 [7];
top_dht22_inst/DHT22_drive_inst/N102 [6];
top_dht22_inst/DHT22_drive_inst/N102 [5];
top_dht22_inst/DHT22_drive_inst/N102 [4];
top_dht22_inst/DHT22_drive_inst/N102 [3];
top_dht22_inst/DHT22_drive_inst/N102 [2];
top_dht22_inst/DHT22_drive_inst/N102 [1];
top_dht22_inst/DHT22_drive_inst/N102 [0];
top_dht22_inst/DHT22_drive_inst/clk_cnt [4];
top_dht22_inst/DHT22_drive_inst/clk_cnt [3];
top_dht22_inst/DHT22_drive_inst/clk_cnt [2];
top_dht22_inst/DHT22_drive_inst/clk_cnt [1];
top_dht22_inst/DHT22_drive_inst/clk_cnt [0];
top_dht22_inst/DHT22_drive_inst/cur_state [2];
top_dht22_inst/DHT22_drive_inst/cur_state [1];
top_dht22_inst/DHT22_drive_inst/cur_state [0];
top_dht22_inst/DHT22_drive_inst/data_cnt [5];
top_dht22_inst/DHT22_drive_inst/data_cnt [4];
top_dht22_inst/DHT22_drive_inst/data_cnt [3];
top_dht22_inst/DHT22_drive_inst/data_cnt [2];
top_dht22_inst/DHT22_drive_inst/data_cnt [1];
top_dht22_inst/DHT22_drive_inst/data_cnt [0];
top_dht22_inst/DHT22_drive_inst/data_temp [39];
top_dht22_inst/DHT22_drive_inst/data_temp [38];
top_dht22_inst/DHT22_drive_inst/data_temp [37];
top_dht22_inst/DHT22_drive_inst/data_temp [36];
top_dht22_inst/DHT22_drive_inst/data_temp [35];
top_dht22_inst/DHT22_drive_inst/data_temp [34];
top_dht22_inst/DHT22_drive_inst/data_temp [33];
top_dht22_inst/DHT22_drive_inst/data_temp [32];
top_dht22_inst/DHT22_drive_inst/data_temp [31];
top_dht22_inst/DHT22_drive_inst/data_temp [30];
top_dht22_inst/DHT22_drive_inst/data_temp [29];
top_dht22_inst/DHT22_drive_inst/data_temp [28];
top_dht22_inst/DHT22_drive_inst/data_temp [27];
top_dht22_inst/DHT22_drive_inst/data_temp [26];
top_dht22_inst/DHT22_drive_inst/data_temp [25];
top_dht22_inst/DHT22_drive_inst/data_temp [24];
top_dht22_inst/DHT22_drive_inst/data_temp [23];
top_dht22_inst/DHT22_drive_inst/data_temp [22];
top_dht22_inst/DHT22_drive_inst/data_temp [21];
top_dht22_inst/DHT22_drive_inst/data_temp [20];
top_dht22_inst/DHT22_drive_inst/data_temp [19];
top_dht22_inst/DHT22_drive_inst/data_temp [18];
top_dht22_inst/DHT22_drive_inst/data_temp [17];
top_dht22_inst/DHT22_drive_inst/data_temp [16];
top_dht22_inst/DHT22_drive_inst/data_temp [15];
top_dht22_inst/DHT22_drive_inst/data_temp [14];
top_dht22_inst/DHT22_drive_inst/data_temp [13];
top_dht22_inst/DHT22_drive_inst/data_temp [12];
top_dht22_inst/DHT22_drive_inst/data_temp [11];
top_dht22_inst/DHT22_drive_inst/data_temp [10];
top_dht22_inst/DHT22_drive_inst/data_temp [9];
top_dht22_inst/DHT22_drive_inst/data_temp [8];
top_dht22_inst/DHT22_drive_inst/data_temp [7];
top_dht22_inst/DHT22_drive_inst/data_temp [6];
top_dht22_inst/DHT22_drive_inst/data_temp [5];
top_dht22_inst/DHT22_drive_inst/data_temp [4];
top_dht22_inst/DHT22_drive_inst/data_temp [3];
top_dht22_inst/DHT22_drive_inst/data_temp [2];
top_dht22_inst/DHT22_drive_inst/data_temp [1];
top_dht22_inst/DHT22_drive_inst/data_temp [0];
top_dht22_inst/DHT22_drive_inst/next_state [2];
top_dht22_inst/DHT22_drive_inst/next_state [1];
top_dht22_inst/DHT22_drive_inst/next_state [0];
top_dht22_inst/DHT22_drive_inst/top_dht22_inst/DHT22_drive_inst/N103.co [2];
top_dht22_inst/DHT22_drive_inst/us_cnt [20];
top_dht22_inst/DHT22_drive_inst/us_cnt [19];
top_dht22_inst/DHT22_drive_inst/us_cnt [18];
top_dht22_inst/DHT22_drive_inst/us_cnt [17];
top_dht22_inst/DHT22_drive_inst/us_cnt [16];
top_dht22_inst/DHT22_drive_inst/us_cnt [15];
top_dht22_inst/DHT22_drive_inst/us_cnt [14];
top_dht22_inst/DHT22_drive_inst/us_cnt [13];
top_dht22_inst/DHT22_drive_inst/us_cnt [12];
top_dht22_inst/DHT22_drive_inst/us_cnt [11];
top_dht22_inst/DHT22_drive_inst/us_cnt [10];
top_dht22_inst/DHT22_drive_inst/us_cnt [9];
top_dht22_inst/DHT22_drive_inst/us_cnt [8];
top_dht22_inst/DHT22_drive_inst/us_cnt [7];
top_dht22_inst/DHT22_drive_inst/us_cnt [6];
top_dht22_inst/DHT22_drive_inst/us_cnt [5];
top_dht22_inst/DHT22_drive_inst/us_cnt [4];
top_dht22_inst/DHT22_drive_inst/us_cnt [3];
top_dht22_inst/DHT22_drive_inst/us_cnt [2];
top_dht22_inst/DHT22_drive_inst/us_cnt [1];
top_dht22_inst/DHT22_drive_inst/us_cnt [0];
top_dht22_inst/HEX8_inst/N84 [7];
top_dht22_inst/HEX8_inst/N84 [6];
top_dht22_inst/HEX8_inst/N84 [5];
top_dht22_inst/HEX8_inst/N84 [4];
top_dht22_inst/HEX8_inst/N84 [3];
top_dht22_inst/HEX8_inst/N84 [2];
top_dht22_inst/HEX8_inst/N84 [1];
top_dht22_inst/HEX8_inst/divider_cnt [15];
top_dht22_inst/HEX8_inst/divider_cnt [14];
top_dht22_inst/HEX8_inst/divider_cnt [13];
top_dht22_inst/HEX8_inst/divider_cnt [12];
top_dht22_inst/HEX8_inst/divider_cnt [11];
top_dht22_inst/HEX8_inst/divider_cnt [10];
top_dht22_inst/HEX8_inst/divider_cnt [9];
top_dht22_inst/HEX8_inst/divider_cnt [8];
top_dht22_inst/HEX8_inst/divider_cnt [7];
top_dht22_inst/HEX8_inst/divider_cnt [6];
top_dht22_inst/HEX8_inst/divider_cnt [5];
top_dht22_inst/HEX8_inst/divider_cnt [4];
top_dht22_inst/HEX8_inst/divider_cnt [3];
top_dht22_inst/HEX8_inst/divider_cnt [2];
top_dht22_inst/HEX8_inst/divider_cnt [1];
top_dht22_inst/HEX8_inst/divider_cnt [0];
top_dht22_inst/OLED_drive_inst/SHCP_EDGE_CNT [4];
top_dht22_inst/OLED_drive_inst/SHCP_EDGE_CNT [3];
top_dht22_inst/OLED_drive_inst/SHCP_EDGE_CNT [2];
top_dht22_inst/OLED_drive_inst/SHCP_EDGE_CNT [1];
top_dht22_inst/OLED_drive_inst/SHCP_EDGE_CNT [0];
top_dht22_inst/OLED_drive_inst/divider_cnt [15];
top_dht22_inst/OLED_drive_inst/divider_cnt [14];
top_dht22_inst/OLED_drive_inst/divider_cnt [13];
top_dht22_inst/OLED_drive_inst/divider_cnt [12];
top_dht22_inst/OLED_drive_inst/divider_cnt [11];
top_dht22_inst/OLED_drive_inst/divider_cnt [10];
top_dht22_inst/OLED_drive_inst/divider_cnt [9];
top_dht22_inst/OLED_drive_inst/divider_cnt [8];
top_dht22_inst/OLED_drive_inst/divider_cnt [7];
top_dht22_inst/OLED_drive_inst/divider_cnt [6];
top_dht22_inst/OLED_drive_inst/divider_cnt [5];
top_dht22_inst/OLED_drive_inst/divider_cnt [4];
top_dht22_inst/OLED_drive_inst/divider_cnt [3];
top_dht22_inst/OLED_drive_inst/divider_cnt [2];
top_dht22_inst/OLED_drive_inst/divider_cnt [1];
top_dht22_inst/OLED_drive_inst/divider_cnt [0];
top_dht22_inst/OLED_drive_inst/r_data [15];
top_dht22_inst/OLED_drive_inst/r_data [14];
top_dht22_inst/OLED_drive_inst/r_data [13];
top_dht22_inst/OLED_drive_inst/r_data [12];
top_dht22_inst/OLED_drive_inst/r_data [11];
top_dht22_inst/OLED_drive_inst/r_data [10];
top_dht22_inst/OLED_drive_inst/r_data [9];
top_dht22_inst/OLED_drive_inst/r_data [8];
top_dht22_inst/OLED_drive_inst/r_data [7];
top_dht22_inst/OLED_drive_inst/r_data [6];
top_dht22_inst/OLED_drive_inst/r_data [5];
top_dht22_inst/OLED_drive_inst/r_data [4];
top_dht22_inst/OLED_drive_inst/r_data [3];
top_dht22_inst/OLED_drive_inst/r_data [2];
top_dht22_inst/OLED_drive_inst/r_data [1];
top_dht22_inst/OLED_drive_inst/r_data [0];
top_dht22_inst/bcd_8421_inst0/N32 [3];
top_dht22_inst/bcd_8421_inst0/N32 [2];
top_dht22_inst/bcd_8421_inst0/N40 [3];
top_dht22_inst/bcd_8421_inst0/N40 [2];
top_dht22_inst/bcd_8421_inst0/N48 [3];
top_dht22_inst/bcd_8421_inst0/N48 [2];
top_dht22_inst/bcd_8421_inst0/cnt_shift [4];
top_dht22_inst/bcd_8421_inst0/cnt_shift [3];
top_dht22_inst/bcd_8421_inst0/cnt_shift [2];
top_dht22_inst/bcd_8421_inst0/cnt_shift [1];
top_dht22_inst/bcd_8421_inst0/cnt_shift [0];
top_dht22_inst/bcd_8421_inst0/data_shift [27];
top_dht22_inst/bcd_8421_inst0/data_shift [26];
top_dht22_inst/bcd_8421_inst0/data_shift [25];
top_dht22_inst/bcd_8421_inst0/data_shift [24];
top_dht22_inst/bcd_8421_inst0/data_shift [23];
top_dht22_inst/bcd_8421_inst0/data_shift [22];
top_dht22_inst/bcd_8421_inst0/data_shift [21];
top_dht22_inst/bcd_8421_inst0/data_shift [20];
top_dht22_inst/bcd_8421_inst0/data_shift [19];
top_dht22_inst/bcd_8421_inst0/data_shift [18];
top_dht22_inst/bcd_8421_inst0/data_shift [17];
top_dht22_inst/bcd_8421_inst0/data_shift [16];
top_dht22_inst/bcd_8421_inst0/data_shift [15];
top_dht22_inst/bcd_8421_inst0/data_shift [14];
top_dht22_inst/bcd_8421_inst0/data_shift [13];
top_dht22_inst/bcd_8421_inst0/data_shift [12];
top_dht22_inst/bcd_8421_inst0/data_shift [11];
top_dht22_inst/bcd_8421_inst0/data_shift [10];
top_dht22_inst/bcd_8421_inst0/data_shift [9];
top_dht22_inst/bcd_8421_inst0/data_shift [8];
top_dht22_inst/bcd_8421_inst0/data_shift [7];
top_dht22_inst/bcd_8421_inst0/data_shift [6];
top_dht22_inst/bcd_8421_inst0/data_shift [5];
top_dht22_inst/bcd_8421_inst0/data_shift [4];
top_dht22_inst/bcd_8421_inst0/data_shift [3];
top_dht22_inst/bcd_8421_inst0/data_shift [2];
top_dht22_inst/bcd_8421_inst0/data_shift [1];
top_dht22_inst/bcd_8421_inst0/data_shift [0];
top_dht22_inst/bcd_8421_inst1/N32 [3];
top_dht22_inst/bcd_8421_inst1/N32 [2];
top_dht22_inst/bcd_8421_inst1/N40 [3];
top_dht22_inst/bcd_8421_inst1/N40 [2];
top_dht22_inst/bcd_8421_inst1/N48 [3];
top_dht22_inst/bcd_8421_inst1/N48 [2];
top_dht22_inst/bcd_8421_inst1/cnt_shift [4];
top_dht22_inst/bcd_8421_inst1/cnt_shift [3];
top_dht22_inst/bcd_8421_inst1/cnt_shift [2];
top_dht22_inst/bcd_8421_inst1/cnt_shift [1];
top_dht22_inst/bcd_8421_inst1/cnt_shift [0];
top_dht22_inst/bcd_8421_inst1/data_shift [27];
top_dht22_inst/bcd_8421_inst1/data_shift [26];
top_dht22_inst/bcd_8421_inst1/data_shift [25];
top_dht22_inst/bcd_8421_inst1/data_shift [24];
top_dht22_inst/bcd_8421_inst1/data_shift [23];
top_dht22_inst/bcd_8421_inst1/data_shift [22];
top_dht22_inst/bcd_8421_inst1/data_shift [21];
top_dht22_inst/bcd_8421_inst1/data_shift [20];
top_dht22_inst/bcd_8421_inst1/data_shift [19];
top_dht22_inst/bcd_8421_inst1/data_shift [18];
top_dht22_inst/bcd_8421_inst1/data_shift [17];
top_dht22_inst/bcd_8421_inst1/data_shift [16];
top_dht22_inst/bcd_8421_inst1/data_shift [15];
top_dht22_inst/bcd_8421_inst1/data_shift [14];
top_dht22_inst/bcd_8421_inst1/data_shift [13];
top_dht22_inst/bcd_8421_inst1/data_shift [12];
top_dht22_inst/bcd_8421_inst1/data_shift [11];
top_dht22_inst/bcd_8421_inst1/data_shift [10];
top_dht22_inst/bcd_8421_inst1/data_shift [9];
top_dht22_inst/bcd_8421_inst1/data_shift [8];
top_dht22_inst/bcd_8421_inst1/data_shift [7];
top_dht22_inst/bcd_8421_inst1/data_shift [6];
top_dht22_inst/bcd_8421_inst1/data_shift [5];
top_dht22_inst/bcd_8421_inst1/data_shift [4];
top_dht22_inst/bcd_8421_inst1/data_shift [3];
top_dht22_inst/bcd_8421_inst1/data_shift [2];
top_dht22_inst/bcd_8421_inst1/data_shift [1];
top_dht22_inst/bcd_8421_inst1/data_shift [0];
top_dht22_inst/cnt_1 [3];
top_dht22_inst/cnt_1 [2];
top_dht22_inst/cnt_1 [1];
top_dht22_inst/cnt_1 [0];
top_dht22_inst/data_uart [7];
top_dht22_inst/data_uart [6];
top_dht22_inst/data_uart [5];
top_dht22_inst/data_uart [4];
top_dht22_inst/data_uart [3];
top_dht22_inst/data_uart [2];
top_dht22_inst/data_uart [1];
top_dht22_inst/data_uart [0];
top_dht22_inst/date_led [51];
top_dht22_inst/date_led [48];
top_dht22_inst/date_led [11];
top_dht22_inst/date_led [8];
top_dht22_inst/date_led [3];
top_dht22_inst/date_led [0];
top_dht22_inst/five [3];
top_dht22_inst/five [2];
top_dht22_inst/five [1];
top_dht22_inst/five [0];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [12];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [11];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [10];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [9];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [8];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [7];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [6];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [5];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [4];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [3];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [2];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [1];
top_dht22_inst/hc05_top_inst/uart_tx_inst/baud_cnt [0];
top_dht22_inst/hc05_top_inst/uart_tx_inst/bit_cnt [3];
top_dht22_inst/hc05_top_inst/uart_tx_inst/bit_cnt [2];
top_dht22_inst/hc05_top_inst/uart_tx_inst/bit_cnt [1];
top_dht22_inst/hc05_top_inst/uart_tx_inst/bit_cnt [0];
top_dht22_inst/one [3];
top_dht22_inst/one [2];
top_dht22_inst/one [1];
top_dht22_inst/one [0];
top_dht22_inst/sel [7];
top_dht22_inst/seven [3];
top_dht22_inst/seven [2];
top_dht22_inst/seven [1];
top_dht22_inst/seven [0];
top_dht22_inst/six [3];
top_dht22_inst/six [2];
top_dht22_inst/six [1];
top_dht22_inst/six [0];
top_dht22_inst/tem_hum [17];
top_dht22_inst/tem_hum [16];
top_dht22_inst/tem_hum [15];
top_dht22_inst/tem_hum [14];
top_dht22_inst/tem_hum [13];
top_dht22_inst/tem_hum [12];
top_dht22_inst/tem_hum [11];
top_dht22_inst/tem_hum [10];
top_dht22_inst/tem_hum [9];
top_dht22_inst/tem_hum [8];
top_dht22_inst/tem_hum [7];
top_dht22_inst/tem_hum [6];
top_dht22_inst/tem_hum [5];
top_dht22_inst/tem_hum [4];
top_dht22_inst/tem_hum [3];
top_dht22_inst/tem_hum [2];
top_dht22_inst/tem_hum [1];
top_dht22_inst/tem_hum [0];
top_dht22_inst/three [3];
top_dht22_inst/three [2];
top_dht22_inst/three [1];
top_dht22_inst/three [0];
top_dht22_inst/two [3];
top_dht22_inst/two [2];
top_dht22_inst/two [1];
top_dht22_inst/two [0];
u_jtag_top/dm_resp_data_o [39];
u_jtag_top/dm_resp_data_o [38];
u_jtag_top/dm_resp_data_o [37];
u_jtag_top/dm_resp_data_o [36];
u_jtag_top/dm_resp_data_o [35];
u_jtag_top/dm_resp_data_o [34];
u_jtag_top/dm_resp_data_o [33];
u_jtag_top/dm_resp_data_o [32];
u_jtag_top/dm_resp_data_o [31];
u_jtag_top/dm_resp_data_o [30];
u_jtag_top/dm_resp_data_o [29];
u_jtag_top/dm_resp_data_o [28];
u_jtag_top/dm_resp_data_o [27];
u_jtag_top/dm_resp_data_o [26];
u_jtag_top/dm_resp_data_o [25];
u_jtag_top/dm_resp_data_o [24];
u_jtag_top/dm_resp_data_o [23];
u_jtag_top/dm_resp_data_o [22];
u_jtag_top/dm_resp_data_o [21];
u_jtag_top/dm_resp_data_o [20];
u_jtag_top/dm_resp_data_o [19];
u_jtag_top/dm_resp_data_o [18];
u_jtag_top/dm_resp_data_o [17];
u_jtag_top/dm_resp_data_o [16];
u_jtag_top/dm_resp_data_o [15];
u_jtag_top/dm_resp_data_o [14];
u_jtag_top/dm_resp_data_o [13];
u_jtag_top/dm_resp_data_o [12];
u_jtag_top/dm_resp_data_o [11];
u_jtag_top/dm_resp_data_o [10];
u_jtag_top/dm_resp_data_o [9];
u_jtag_top/dm_resp_data_o [8];
u_jtag_top/dm_resp_data_o [7];
u_jtag_top/dm_resp_data_o [6];
u_jtag_top/dm_resp_data_o [5];
u_jtag_top/dm_resp_data_o [4];
u_jtag_top/dm_resp_data_o [3];
u_jtag_top/dm_resp_data_o [2];
u_jtag_top/dtm_req_data_o [39];
u_jtag_top/dtm_req_data_o [38];
u_jtag_top/dtm_req_data_o [37];
u_jtag_top/dtm_req_data_o [36];
u_jtag_top/dtm_req_data_o [35];
u_jtag_top/dtm_req_data_o [34];
u_jtag_top/dtm_req_data_o [33];
u_jtag_top/dtm_req_data_o [32];
u_jtag_top/dtm_req_data_o [31];
u_jtag_top/dtm_req_data_o [30];
u_jtag_top/dtm_req_data_o [29];
u_jtag_top/dtm_req_data_o [28];
u_jtag_top/dtm_req_data_o [27];
u_jtag_top/dtm_req_data_o [26];
u_jtag_top/dtm_req_data_o [25];
u_jtag_top/dtm_req_data_o [24];
u_jtag_top/dtm_req_data_o [23];
u_jtag_top/dtm_req_data_o [22];
u_jtag_top/dtm_req_data_o [21];
u_jtag_top/dtm_req_data_o [20];
u_jtag_top/dtm_req_data_o [19];
u_jtag_top/dtm_req_data_o [18];
u_jtag_top/dtm_req_data_o [17];
u_jtag_top/dtm_req_data_o [16];
u_jtag_top/dtm_req_data_o [15];
u_jtag_top/dtm_req_data_o [14];
u_jtag_top/dtm_req_data_o [13];
u_jtag_top/dtm_req_data_o [12];
u_jtag_top/dtm_req_data_o [11];
u_jtag_top/dtm_req_data_o [10];
u_jtag_top/dtm_req_data_o [9];
u_jtag_top/dtm_req_data_o [8];
u_jtag_top/dtm_req_data_o [7];
u_jtag_top/dtm_req_data_o [6];
u_jtag_top/dtm_req_data_o [5];
u_jtag_top/dtm_req_data_o [4];
u_jtag_top/dtm_req_data_o [3];
u_jtag_top/dtm_req_data_o [2];
u_jtag_top/dtm_req_data_o [1];
u_jtag_top/dtm_req_data_o [0];
u_jtag_top/u_jtag_dm/N31 [31];
u_jtag_top/u_jtag_dm/N31 [30];
u_jtag_top/u_jtag_dm/N31 [29];
u_jtag_top/u_jtag_dm/N31 [28];
u_jtag_top/u_jtag_dm/N31 [27];
u_jtag_top/u_jtag_dm/N31 [26];
u_jtag_top/u_jtag_dm/N31 [25];
u_jtag_top/u_jtag_dm/N31 [24];
u_jtag_top/u_jtag_dm/N31 [23];
u_jtag_top/u_jtag_dm/N31 [22];
u_jtag_top/u_jtag_dm/N31 [21];
u_jtag_top/u_jtag_dm/N31 [20];
u_jtag_top/u_jtag_dm/N31 [19];
u_jtag_top/u_jtag_dm/N31 [18];
u_jtag_top/u_jtag_dm/N31 [17];
u_jtag_top/u_jtag_dm/N31 [16];
u_jtag_top/u_jtag_dm/N31 [15];
u_jtag_top/u_jtag_dm/N31 [14];
u_jtag_top/u_jtag_dm/N31 [13];
u_jtag_top/u_jtag_dm/N31 [12];
u_jtag_top/u_jtag_dm/N31 [11];
u_jtag_top/u_jtag_dm/N31 [10];
u_jtag_top/u_jtag_dm/N31 [9];
u_jtag_top/u_jtag_dm/N31 [8];
u_jtag_top/u_jtag_dm/N31 [7];
u_jtag_top/u_jtag_dm/N31 [6];
u_jtag_top/u_jtag_dm/N31 [5];
u_jtag_top/u_jtag_dm/N31 [4];
u_jtag_top/u_jtag_dm/N31 [3];
u_jtag_top/u_jtag_dm/N31 [2];
u_jtag_top/u_jtag_dm/N31 [1];
u_jtag_top/u_jtag_dm/N31 [0];
u_jtag_top/u_jtag_dm/N47 [31];
u_jtag_top/u_jtag_dm/N47 [30];
u_jtag_top/u_jtag_dm/N47 [29];
u_jtag_top/u_jtag_dm/N47 [28];
u_jtag_top/u_jtag_dm/N47 [27];
u_jtag_top/u_jtag_dm/N47 [26];
u_jtag_top/u_jtag_dm/N47 [25];
u_jtag_top/u_jtag_dm/N47 [23];
u_jtag_top/u_jtag_dm/N47 [21];
u_jtag_top/u_jtag_dm/N47 [20];
u_jtag_top/u_jtag_dm/N47 [19];
u_jtag_top/u_jtag_dm/N47 [18];
u_jtag_top/u_jtag_dm/N47 [15];
u_jtag_top/u_jtag_dm/N47 [14];
u_jtag_top/u_jtag_dm/N47 [13];
u_jtag_top/u_jtag_dm/N47 [12];
u_jtag_top/u_jtag_dm/N47 [9];
u_jtag_top/u_jtag_dm/N47 [6];
u_jtag_top/u_jtag_dm/N47 [5];
u_jtag_top/u_jtag_dm/N47 [4];
u_jtag_top/u_jtag_dm/N47 [3];
u_jtag_top/u_jtag_dm/N47 [2];
u_jtag_top/u_jtag_dm/N417 [0];
u_jtag_top/u_jtag_dm/N432 [31];
u_jtag_top/u_jtag_dm/N432 [30];
u_jtag_top/u_jtag_dm/N432 [29];
u_jtag_top/u_jtag_dm/N432 [28];
u_jtag_top/u_jtag_dm/N432 [27];
u_jtag_top/u_jtag_dm/N432 [26];
u_jtag_top/u_jtag_dm/N432 [25];
u_jtag_top/u_jtag_dm/N432 [24];
u_jtag_top/u_jtag_dm/N432 [23];
u_jtag_top/u_jtag_dm/N432 [22];
u_jtag_top/u_jtag_dm/N432 [5];
u_jtag_top/u_jtag_dm/N432 [4];
u_jtag_top/u_jtag_dm/N432 [3];
u_jtag_top/u_jtag_dm/N432 [2];
u_jtag_top/u_jtag_dm/N432 [1];
u_jtag_top/u_jtag_dm/N493 [9];
u_jtag_top/u_jtag_dm/abstractcs [9];
u_jtag_top/u_jtag_dm/data0 [31];
u_jtag_top/u_jtag_dm/data0 [30];
u_jtag_top/u_jtag_dm/data0 [29];
u_jtag_top/u_jtag_dm/data0 [28];
u_jtag_top/u_jtag_dm/data0 [27];
u_jtag_top/u_jtag_dm/data0 [26];
u_jtag_top/u_jtag_dm/data0 [25];
u_jtag_top/u_jtag_dm/data0 [24];
u_jtag_top/u_jtag_dm/data0 [23];
u_jtag_top/u_jtag_dm/data0 [22];
u_jtag_top/u_jtag_dm/data0 [21];
u_jtag_top/u_jtag_dm/data0 [20];
u_jtag_top/u_jtag_dm/data0 [19];
u_jtag_top/u_jtag_dm/data0 [18];
u_jtag_top/u_jtag_dm/data0 [17];
u_jtag_top/u_jtag_dm/data0 [16];
u_jtag_top/u_jtag_dm/data0 [15];
u_jtag_top/u_jtag_dm/data0 [14];
u_jtag_top/u_jtag_dm/data0 [13];
u_jtag_top/u_jtag_dm/data0 [12];
u_jtag_top/u_jtag_dm/data0 [11];
u_jtag_top/u_jtag_dm/data0 [10];
u_jtag_top/u_jtag_dm/data0 [9];
u_jtag_top/u_jtag_dm/data0 [8];
u_jtag_top/u_jtag_dm/data0 [7];
u_jtag_top/u_jtag_dm/data0 [6];
u_jtag_top/u_jtag_dm/data0 [5];
u_jtag_top/u_jtag_dm/data0 [4];
u_jtag_top/u_jtag_dm/data0 [3];
u_jtag_top/u_jtag_dm/data0 [2];
u_jtag_top/u_jtag_dm/data0 [1];
u_jtag_top/u_jtag_dm/data0 [0];
u_jtag_top/u_jtag_dm/dcsr [7];
u_jtag_top/u_jtag_dm/dmcontrol [31];
u_jtag_top/u_jtag_dm/dmcontrol [30];
u_jtag_top/u_jtag_dm/dmcontrol [29];
u_jtag_top/u_jtag_dm/dmcontrol [28];
u_jtag_top/u_jtag_dm/dmcontrol [27];
u_jtag_top/u_jtag_dm/dmcontrol [26];
u_jtag_top/u_jtag_dm/dmcontrol [25];
u_jtag_top/u_jtag_dm/dmcontrol [24];
u_jtag_top/u_jtag_dm/dmcontrol [23];
u_jtag_top/u_jtag_dm/dmcontrol [22];
u_jtag_top/u_jtag_dm/dmcontrol [21];
u_jtag_top/u_jtag_dm/dmcontrol [20];
u_jtag_top/u_jtag_dm/dmcontrol [19];
u_jtag_top/u_jtag_dm/dmcontrol [18];
u_jtag_top/u_jtag_dm/dmcontrol [17];
u_jtag_top/u_jtag_dm/dmcontrol [16];
u_jtag_top/u_jtag_dm/dmcontrol [15];
u_jtag_top/u_jtag_dm/dmcontrol [14];
u_jtag_top/u_jtag_dm/dmcontrol [13];
u_jtag_top/u_jtag_dm/dmcontrol [12];
u_jtag_top/u_jtag_dm/dmcontrol [11];
u_jtag_top/u_jtag_dm/dmcontrol [10];
u_jtag_top/u_jtag_dm/dmcontrol [9];
u_jtag_top/u_jtag_dm/dmcontrol [8];
u_jtag_top/u_jtag_dm/dmcontrol [7];
u_jtag_top/u_jtag_dm/dmcontrol [6];
u_jtag_top/u_jtag_dm/dmcontrol [5];
u_jtag_top/u_jtag_dm/dmcontrol [4];
u_jtag_top/u_jtag_dm/dmcontrol [3];
u_jtag_top/u_jtag_dm/dmcontrol [2];
u_jtag_top/u_jtag_dm/dmcontrol [1];
u_jtag_top/u_jtag_dm/dmcontrol [0];
u_jtag_top/u_jtag_dm/dmstatus [22];
u_jtag_top/u_jtag_dm/dmstatus [17];
u_jtag_top/u_jtag_dm/dmstatus [16];
u_jtag_top/u_jtag_dm/dmstatus [11];
u_jtag_top/u_jtag_dm/dmstatus [7];
u_jtag_top/u_jtag_dm/dmstatus [1];
u_jtag_top/u_jtag_dm/read_data [31];
u_jtag_top/u_jtag_dm/read_data [30];
u_jtag_top/u_jtag_dm/read_data [29];
u_jtag_top/u_jtag_dm/read_data [28];
u_jtag_top/u_jtag_dm/read_data [27];
u_jtag_top/u_jtag_dm/read_data [26];
u_jtag_top/u_jtag_dm/read_data [25];
u_jtag_top/u_jtag_dm/read_data [24];
u_jtag_top/u_jtag_dm/read_data [23];
u_jtag_top/u_jtag_dm/read_data [22];
u_jtag_top/u_jtag_dm/read_data [21];
u_jtag_top/u_jtag_dm/read_data [20];
u_jtag_top/u_jtag_dm/read_data [19];
u_jtag_top/u_jtag_dm/read_data [18];
u_jtag_top/u_jtag_dm/read_data [17];
u_jtag_top/u_jtag_dm/read_data [16];
u_jtag_top/u_jtag_dm/read_data [15];
u_jtag_top/u_jtag_dm/read_data [14];
u_jtag_top/u_jtag_dm/read_data [13];
u_jtag_top/u_jtag_dm/read_data [12];
u_jtag_top/u_jtag_dm/read_data [11];
u_jtag_top/u_jtag_dm/read_data [10];
u_jtag_top/u_jtag_dm/read_data [9];
u_jtag_top/u_jtag_dm/read_data [8];
u_jtag_top/u_jtag_dm/read_data [7];
u_jtag_top/u_jtag_dm/read_data [6];
u_jtag_top/u_jtag_dm/read_data [5];
u_jtag_top/u_jtag_dm/read_data [4];
u_jtag_top/u_jtag_dm/read_data [3];
u_jtag_top/u_jtag_dm/read_data [2];
u_jtag_top/u_jtag_dm/read_data [1];
u_jtag_top/u_jtag_dm/read_data [0];
u_jtag_top/u_jtag_dm/rx_data [39];
u_jtag_top/u_jtag_dm/rx_data [38];
u_jtag_top/u_jtag_dm/rx_data [37];
u_jtag_top/u_jtag_dm/rx_data [36];
u_jtag_top/u_jtag_dm/rx_data [35];
u_jtag_top/u_jtag_dm/rx_data [34];
u_jtag_top/u_jtag_dm/rx_data [23];
u_jtag_top/u_jtag_dm/rx_data [22];
u_jtag_top/u_jtag_dm/rx_data [21];
u_jtag_top/u_jtag_dm/rx_data [20];
u_jtag_top/u_jtag_dm/rx_data [19];
u_jtag_top/u_jtag_dm/rx_data [18];
u_jtag_top/u_jtag_dm/rx_data [17];
u_jtag_top/u_jtag_dm/rx_data [16];
u_jtag_top/u_jtag_dm/rx_data [15];
u_jtag_top/u_jtag_dm/rx_data [14];
u_jtag_top/u_jtag_dm/rx_data [13];
u_jtag_top/u_jtag_dm/rx_data [12];
u_jtag_top/u_jtag_dm/rx_data [11];
u_jtag_top/u_jtag_dm/rx_data [10];
u_jtag_top/u_jtag_dm/rx_data [9];
u_jtag_top/u_jtag_dm/rx_data [8];
u_jtag_top/u_jtag_dm/rx_data [1];
u_jtag_top/u_jtag_dm/rx_data [0];
u_jtag_top/u_jtag_dm/sbaddress0 [31];
u_jtag_top/u_jtag_dm/sbaddress0 [30];
u_jtag_top/u_jtag_dm/sbaddress0 [29];
u_jtag_top/u_jtag_dm/sbaddress0 [28];
u_jtag_top/u_jtag_dm/sbaddress0 [27];
u_jtag_top/u_jtag_dm/sbaddress0 [26];
u_jtag_top/u_jtag_dm/sbaddress0 [25];
u_jtag_top/u_jtag_dm/sbaddress0 [24];
u_jtag_top/u_jtag_dm/sbaddress0 [23];
u_jtag_top/u_jtag_dm/sbaddress0 [22];
u_jtag_top/u_jtag_dm/sbaddress0 [21];
u_jtag_top/u_jtag_dm/sbaddress0 [20];
u_jtag_top/u_jtag_dm/sbaddress0 [19];
u_jtag_top/u_jtag_dm/sbaddress0 [18];
u_jtag_top/u_jtag_dm/sbaddress0 [17];
u_jtag_top/u_jtag_dm/sbaddress0 [16];
u_jtag_top/u_jtag_dm/sbaddress0 [15];
u_jtag_top/u_jtag_dm/sbaddress0 [14];
u_jtag_top/u_jtag_dm/sbaddress0 [13];
u_jtag_top/u_jtag_dm/sbaddress0 [12];
u_jtag_top/u_jtag_dm/sbaddress0 [11];
u_jtag_top/u_jtag_dm/sbaddress0 [10];
u_jtag_top/u_jtag_dm/sbaddress0 [9];
u_jtag_top/u_jtag_dm/sbaddress0 [8];
u_jtag_top/u_jtag_dm/sbaddress0 [7];
u_jtag_top/u_jtag_dm/sbaddress0 [6];
u_jtag_top/u_jtag_dm/sbaddress0 [5];
u_jtag_top/u_jtag_dm/sbaddress0 [4];
u_jtag_top/u_jtag_dm/sbaddress0 [3];
u_jtag_top/u_jtag_dm/sbaddress0 [2];
u_jtag_top/u_jtag_dm/sbaddress0_next [31];
u_jtag_top/u_jtag_dm/sbaddress0_next [30];
u_jtag_top/u_jtag_dm/sbaddress0_next [29];
u_jtag_top/u_jtag_dm/sbaddress0_next [28];
u_jtag_top/u_jtag_dm/sbaddress0_next [27];
u_jtag_top/u_jtag_dm/sbaddress0_next [26];
u_jtag_top/u_jtag_dm/sbaddress0_next [25];
u_jtag_top/u_jtag_dm/sbaddress0_next [24];
u_jtag_top/u_jtag_dm/sbaddress0_next [23];
u_jtag_top/u_jtag_dm/sbaddress0_next [22];
u_jtag_top/u_jtag_dm/sbaddress0_next [21];
u_jtag_top/u_jtag_dm/sbaddress0_next [20];
u_jtag_top/u_jtag_dm/sbaddress0_next [19];
u_jtag_top/u_jtag_dm/sbaddress0_next [18];
u_jtag_top/u_jtag_dm/sbaddress0_next [17];
u_jtag_top/u_jtag_dm/sbaddress0_next [16];
u_jtag_top/u_jtag_dm/sbaddress0_next [15];
u_jtag_top/u_jtag_dm/sbaddress0_next [14];
u_jtag_top/u_jtag_dm/sbaddress0_next [13];
u_jtag_top/u_jtag_dm/sbaddress0_next [12];
u_jtag_top/u_jtag_dm/sbaddress0_next [11];
u_jtag_top/u_jtag_dm/sbaddress0_next [10];
u_jtag_top/u_jtag_dm/sbaddress0_next [9];
u_jtag_top/u_jtag_dm/sbaddress0_next [8];
u_jtag_top/u_jtag_dm/sbaddress0_next [7];
u_jtag_top/u_jtag_dm/sbaddress0_next [6];
u_jtag_top/u_jtag_dm/sbaddress0_next [5];
u_jtag_top/u_jtag_dm/sbaddress0_next [4];
u_jtag_top/u_jtag_dm/sbaddress0_next [3];
u_jtag_top/u_jtag_dm/sbaddress0_next [2];
u_jtag_top/u_jtag_dm/sbaddress0_next [1];
u_jtag_top/u_jtag_dm/sbaddress0_next [0];
u_jtag_top/u_jtag_dm/sbcs [31];
u_jtag_top/u_jtag_dm/sbcs [30];
u_jtag_top/u_jtag_dm/sbcs [29];
u_jtag_top/u_jtag_dm/sbcs [28];
u_jtag_top/u_jtag_dm/sbcs [27];
u_jtag_top/u_jtag_dm/sbcs [26];
u_jtag_top/u_jtag_dm/sbcs [25];
u_jtag_top/u_jtag_dm/sbcs [24];
u_jtag_top/u_jtag_dm/sbcs [23];
u_jtag_top/u_jtag_dm/sbcs [22];
u_jtag_top/u_jtag_dm/sbcs [21];
u_jtag_top/u_jtag_dm/sbcs [20];
u_jtag_top/u_jtag_dm/sbcs [19];
u_jtag_top/u_jtag_dm/sbcs [18];
u_jtag_top/u_jtag_dm/sbcs [17];
u_jtag_top/u_jtag_dm/sbcs [16];
u_jtag_top/u_jtag_dm/sbcs [15];
u_jtag_top/u_jtag_dm/sbcs [14];
u_jtag_top/u_jtag_dm/sbcs [13];
u_jtag_top/u_jtag_dm/sbcs [12];
u_jtag_top/u_jtag_dm/sbcs [11];
u_jtag_top/u_jtag_dm/sbcs [10];
u_jtag_top/u_jtag_dm/sbcs [9];
u_jtag_top/u_jtag_dm/sbcs [8];
u_jtag_top/u_jtag_dm/sbcs [7];
u_jtag_top/u_jtag_dm/sbcs [6];
u_jtag_top/u_jtag_dm/sbcs [5];
u_jtag_top/u_jtag_dm/sbcs [4];
u_jtag_top/u_jtag_dm/sbcs [3];
u_jtag_top/u_jtag_dm/sbcs [2];
u_jtag_top/u_jtag_dm/sbcs [1];
u_jtag_top/u_jtag_dm/sbcs [0];
u_jtag_top/u_jtag_driver/N118 [28];
u_jtag_top/u_jtag_driver/N118 [27];
u_jtag_top/u_jtag_driver/N118 [26];
u_jtag_top/u_jtag_driver/N118 [25];
u_jtag_top/u_jtag_driver/N118 [21];
u_jtag_top/u_jtag_driver/N118 [14];
u_jtag_top/u_jtag_driver/N118 [12];
u_jtag_top/u_jtag_driver/N118 [11];
u_jtag_top/u_jtag_driver/N118 [10];
u_jtag_top/u_jtag_driver/N118 [9];
u_jtag_top/u_jtag_driver/N118 [3];
u_jtag_top/u_jtag_driver/N118 [2];
u_jtag_top/u_jtag_driver/N118 [1];
u_jtag_top/u_jtag_driver/ir_reg [4];
u_jtag_top/u_jtag_driver/ir_reg [3];
u_jtag_top/u_jtag_driver/ir_reg [2];
u_jtag_top/u_jtag_driver/ir_reg [1];
u_jtag_top/u_jtag_driver/ir_reg [0];
u_jtag_top/u_jtag_driver/none_busy_response [39];
u_jtag_top/u_jtag_driver/none_busy_response [38];
u_jtag_top/u_jtag_driver/none_busy_response [37];
u_jtag_top/u_jtag_driver/none_busy_response [36];
u_jtag_top/u_jtag_driver/none_busy_response [35];
u_jtag_top/u_jtag_driver/none_busy_response [34];
u_jtag_top/u_jtag_driver/none_busy_response [33];
u_jtag_top/u_jtag_driver/none_busy_response [32];
u_jtag_top/u_jtag_driver/none_busy_response [31];
u_jtag_top/u_jtag_driver/none_busy_response [30];
u_jtag_top/u_jtag_driver/none_busy_response [29];
u_jtag_top/u_jtag_driver/none_busy_response [28];
u_jtag_top/u_jtag_driver/none_busy_response [27];
u_jtag_top/u_jtag_driver/none_busy_response [26];
u_jtag_top/u_jtag_driver/none_busy_response [25];
u_jtag_top/u_jtag_driver/none_busy_response [24];
u_jtag_top/u_jtag_driver/none_busy_response [23];
u_jtag_top/u_jtag_driver/none_busy_response [22];
u_jtag_top/u_jtag_driver/none_busy_response [21];
u_jtag_top/u_jtag_driver/none_busy_response [20];
u_jtag_top/u_jtag_driver/none_busy_response [19];
u_jtag_top/u_jtag_driver/none_busy_response [18];
u_jtag_top/u_jtag_driver/none_busy_response [17];
u_jtag_top/u_jtag_driver/none_busy_response [16];
u_jtag_top/u_jtag_driver/none_busy_response [15];
u_jtag_top/u_jtag_driver/none_busy_response [14];
u_jtag_top/u_jtag_driver/none_busy_response [13];
u_jtag_top/u_jtag_driver/none_busy_response [12];
u_jtag_top/u_jtag_driver/none_busy_response [11];
u_jtag_top/u_jtag_driver/none_busy_response [10];
u_jtag_top/u_jtag_driver/none_busy_response [9];
u_jtag_top/u_jtag_driver/none_busy_response [8];
u_jtag_top/u_jtag_driver/none_busy_response [7];
u_jtag_top/u_jtag_driver/none_busy_response [6];
u_jtag_top/u_jtag_driver/none_busy_response [5];
u_jtag_top/u_jtag_driver/none_busy_response [4];
u_jtag_top/u_jtag_driver/none_busy_response [3];
u_jtag_top/u_jtag_driver/none_busy_response [2];
u_jtag_top/u_jtag_driver/rx_data [39];
u_jtag_top/u_jtag_driver/rx_data [38];
u_jtag_top/u_jtag_driver/rx_data [37];
u_jtag_top/u_jtag_driver/rx_data [36];
u_jtag_top/u_jtag_driver/rx_data [35];
u_jtag_top/u_jtag_driver/rx_data [34];
u_jtag_top/u_jtag_driver/rx_data [33];
u_jtag_top/u_jtag_driver/rx_data [32];
u_jtag_top/u_jtag_driver/rx_data [31];
u_jtag_top/u_jtag_driver/rx_data [30];
u_jtag_top/u_jtag_driver/rx_data [29];
u_jtag_top/u_jtag_driver/rx_data [28];
u_jtag_top/u_jtag_driver/rx_data [27];
u_jtag_top/u_jtag_driver/rx_data [26];
u_jtag_top/u_jtag_driver/rx_data [25];
u_jtag_top/u_jtag_driver/rx_data [24];
u_jtag_top/u_jtag_driver/rx_data [23];
u_jtag_top/u_jtag_driver/rx_data [22];
u_jtag_top/u_jtag_driver/rx_data [21];
u_jtag_top/u_jtag_driver/rx_data [20];
u_jtag_top/u_jtag_driver/rx_data [19];
u_jtag_top/u_jtag_driver/rx_data [18];
u_jtag_top/u_jtag_driver/rx_data [17];
u_jtag_top/u_jtag_driver/rx_data [16];
u_jtag_top/u_jtag_driver/rx_data [15];
u_jtag_top/u_jtag_driver/rx_data [14];
u_jtag_top/u_jtag_driver/rx_data [13];
u_jtag_top/u_jtag_driver/rx_data [12];
u_jtag_top/u_jtag_driver/rx_data [11];
u_jtag_top/u_jtag_driver/rx_data [10];
u_jtag_top/u_jtag_driver/rx_data [9];
u_jtag_top/u_jtag_driver/rx_data [8];
u_jtag_top/u_jtag_driver/rx_data [7];
u_jtag_top/u_jtag_driver/rx_data [6];
u_jtag_top/u_jtag_driver/rx_data [5];
u_jtag_top/u_jtag_driver/rx_data [4];
u_jtag_top/u_jtag_driver/rx_data [3];
u_jtag_top/u_jtag_driver/rx_data [2];
u_jtag_top/u_jtag_driver/shift_reg [39];
u_jtag_top/u_jtag_driver/shift_reg [38];
u_jtag_top/u_jtag_driver/shift_reg [37];
u_jtag_top/u_jtag_driver/shift_reg [36];
u_jtag_top/u_jtag_driver/shift_reg [35];
u_jtag_top/u_jtag_driver/shift_reg [34];
u_jtag_top/u_jtag_driver/shift_reg [33];
u_jtag_top/u_jtag_driver/shift_reg [32];
u_jtag_top/u_jtag_driver/shift_reg [31];
u_jtag_top/u_jtag_driver/shift_reg [30];
u_jtag_top/u_jtag_driver/shift_reg [29];
u_jtag_top/u_jtag_driver/shift_reg [28];
u_jtag_top/u_jtag_driver/shift_reg [27];
u_jtag_top/u_jtag_driver/shift_reg [26];
u_jtag_top/u_jtag_driver/shift_reg [25];
u_jtag_top/u_jtag_driver/shift_reg [24];
u_jtag_top/u_jtag_driver/shift_reg [23];
u_jtag_top/u_jtag_driver/shift_reg [22];
u_jtag_top/u_jtag_driver/shift_reg [21];
u_jtag_top/u_jtag_driver/shift_reg [20];
u_jtag_top/u_jtag_driver/shift_reg [19];
u_jtag_top/u_jtag_driver/shift_reg [18];
u_jtag_top/u_jtag_driver/shift_reg [17];
u_jtag_top/u_jtag_driver/shift_reg [16];
u_jtag_top/u_jtag_driver/shift_reg [15];
u_jtag_top/u_jtag_driver/shift_reg [14];
u_jtag_top/u_jtag_driver/shift_reg [13];
u_jtag_top/u_jtag_driver/shift_reg [12];
u_jtag_top/u_jtag_driver/shift_reg [11];
u_jtag_top/u_jtag_driver/shift_reg [10];
u_jtag_top/u_jtag_driver/shift_reg [9];
u_jtag_top/u_jtag_driver/shift_reg [8];
u_jtag_top/u_jtag_driver/shift_reg [7];
u_jtag_top/u_jtag_driver/shift_reg [6];
u_jtag_top/u_jtag_driver/shift_reg [5];
u_jtag_top/u_jtag_driver/shift_reg [4];
u_jtag_top/u_jtag_driver/shift_reg [3];
u_jtag_top/u_jtag_driver/shift_reg [2];
u_jtag_top/u_jtag_driver/shift_reg [1];
u_jtag_top/u_jtag_driver/shift_reg [0];
u_jtag_top/u_jtag_driver/tx_data [39];
u_jtag_top/u_jtag_driver/tx_data [38];
u_jtag_top/u_jtag_driver/tx_data [37];
u_jtag_top/u_jtag_driver/tx_data [36];
u_jtag_top/u_jtag_driver/tx_data [35];
u_jtag_top/u_jtag_driver/tx_data [34];
u_jtag_top/u_jtag_driver/tx_data [33];
u_jtag_top/u_jtag_driver/tx_data [32];
u_jtag_top/u_jtag_driver/tx_data [31];
u_jtag_top/u_jtag_driver/tx_data [30];
u_jtag_top/u_jtag_driver/tx_data [29];
u_jtag_top/u_jtag_driver/tx_data [28];
u_jtag_top/u_jtag_driver/tx_data [27];
u_jtag_top/u_jtag_driver/tx_data [26];
u_jtag_top/u_jtag_driver/tx_data [25];
u_jtag_top/u_jtag_driver/tx_data [24];
u_jtag_top/u_jtag_driver/tx_data [23];
u_jtag_top/u_jtag_driver/tx_data [22];
u_jtag_top/u_jtag_driver/tx_data [21];
u_jtag_top/u_jtag_driver/tx_data [20];
u_jtag_top/u_jtag_driver/tx_data [19];
u_jtag_top/u_jtag_driver/tx_data [18];
u_jtag_top/u_jtag_driver/tx_data [17];
u_jtag_top/u_jtag_driver/tx_data [16];
u_jtag_top/u_jtag_driver/tx_data [15];
u_jtag_top/u_jtag_driver/tx_data [14];
u_jtag_top/u_jtag_driver/tx_data [13];
u_jtag_top/u_jtag_driver/tx_data [12];
u_jtag_top/u_jtag_driver/tx_data [11];
u_jtag_top/u_jtag_driver/tx_data [10];
u_jtag_top/u_jtag_driver/tx_data [9];
u_jtag_top/u_jtag_driver/tx_data [8];
u_jtag_top/u_jtag_driver/tx_data [7];
u_jtag_top/u_jtag_driver/tx_data [6];
u_jtag_top/u_jtag_driver/tx_data [5];
u_jtag_top/u_jtag_driver/tx_data [4];
u_jtag_top/u_jtag_driver/tx_data [3];
u_jtag_top/u_jtag_driver/tx_data [2];
u_jtag_top/u_jtag_driver/tx_data [1];
u_jtag_top/u_jtag_driver/tx_data [0];
u_pwm/cnt_1ms [9];
u_pwm/cnt_1ms [8];
u_pwm/cnt_1ms [7];
u_pwm/cnt_1ms [6];
u_pwm/cnt_1ms [5];
u_pwm/cnt_1ms [4];
u_pwm/cnt_1ms [3];
u_pwm/cnt_1ms [2];
u_pwm/cnt_1ms [1];
u_pwm/cnt_1ms [0];
u_pwm/cnt_1us [5];
u_pwm/cnt_1us [4];
u_pwm/cnt_1us [3];
u_pwm/cnt_1us [2];
u_pwm/cnt_1us [1];
u_pwm/cnt_1us [0];
u_pwm/duty_r_1 [9];
u_pwm/duty_r_1 [8];
u_pwm/duty_r_1 [7];
u_pwm/duty_r_1 [6];
u_pwm/duty_r_1 [5];
u_pwm/duty_r_1 [4];
u_pwm/duty_r_1 [3];
u_pwm/duty_r_1 [2];
u_pwm/duty_r_1 [1];
u_pwm/duty_r_1 [0];
u_pwm/duty_r_2 [9];
u_pwm/duty_r_2 [8];
u_pwm/duty_r_2 [7];
u_pwm/duty_r_2 [6];
u_pwm/duty_r_2 [5];
u_pwm/duty_r_2 [4];
u_pwm/duty_r_2 [3];
u_pwm/duty_r_2 [2];
u_pwm/duty_r_2 [1];
u_pwm/duty_r_2 [0];
u_pwm/duty_r_3 [9];
u_pwm/duty_r_3 [8];
u_pwm/duty_r_3 [7];
u_pwm/duty_r_3 [6];
u_pwm/duty_r_3 [5];
u_pwm/duty_r_3 [4];
u_pwm/duty_r_3 [3];
u_pwm/duty_r_3 [2];
u_pwm/duty_r_3 [1];
u_pwm/duty_r_3 [0];
u_pwm/u_pwm/N67.co [6];
u_pwm/u_pwm/N67.co [2];
u_tinyriscv/clint_data_o [31];
u_tinyriscv/clint_data_o [30];
u_tinyriscv/clint_data_o [29];
u_tinyriscv/clint_data_o [28];
u_tinyriscv/clint_data_o [27];
u_tinyriscv/clint_data_o [26];
u_tinyriscv/clint_data_o [25];
u_tinyriscv/clint_data_o [24];
u_tinyriscv/clint_data_o [23];
u_tinyriscv/clint_data_o [22];
u_tinyriscv/clint_data_o [21];
u_tinyriscv/clint_data_o [20];
u_tinyriscv/clint_data_o [19];
u_tinyriscv/clint_data_o [18];
u_tinyriscv/clint_data_o [17];
u_tinyriscv/clint_data_o [16];
u_tinyriscv/clint_data_o [15];
u_tinyriscv/clint_data_o [14];
u_tinyriscv/clint_data_o [13];
u_tinyriscv/clint_data_o [12];
u_tinyriscv/clint_data_o [11];
u_tinyriscv/clint_data_o [10];
u_tinyriscv/clint_data_o [9];
u_tinyriscv/clint_data_o [8];
u_tinyriscv/clint_data_o [7];
u_tinyriscv/clint_data_o [6];
u_tinyriscv/clint_data_o [5];
u_tinyriscv/clint_data_o [4];
u_tinyriscv/clint_data_o [3];
u_tinyriscv/clint_data_o [2];
u_tinyriscv/clint_data_o [1];
u_tinyriscv/clint_data_o [0];
u_tinyriscv/clint_int_addr_o [31];
u_tinyriscv/clint_int_addr_o [30];
u_tinyriscv/clint_int_addr_o [29];
u_tinyriscv/clint_int_addr_o [28];
u_tinyriscv/clint_int_addr_o [27];
u_tinyriscv/clint_int_addr_o [26];
u_tinyriscv/clint_int_addr_o [25];
u_tinyriscv/clint_int_addr_o [24];
u_tinyriscv/clint_int_addr_o [23];
u_tinyriscv/clint_int_addr_o [22];
u_tinyriscv/clint_int_addr_o [21];
u_tinyriscv/clint_int_addr_o [20];
u_tinyriscv/clint_int_addr_o [19];
u_tinyriscv/clint_int_addr_o [18];
u_tinyriscv/clint_int_addr_o [17];
u_tinyriscv/clint_int_addr_o [16];
u_tinyriscv/clint_int_addr_o [15];
u_tinyriscv/clint_int_addr_o [14];
u_tinyriscv/clint_int_addr_o [13];
u_tinyriscv/clint_int_addr_o [12];
u_tinyriscv/clint_int_addr_o [11];
u_tinyriscv/clint_int_addr_o [10];
u_tinyriscv/clint_int_addr_o [9];
u_tinyriscv/clint_int_addr_o [8];
u_tinyriscv/clint_int_addr_o [7];
u_tinyriscv/clint_int_addr_o [6];
u_tinyriscv/clint_int_addr_o [5];
u_tinyriscv/clint_int_addr_o [4];
u_tinyriscv/clint_int_addr_o [3];
u_tinyriscv/clint_int_addr_o [2];
u_tinyriscv/clint_int_addr_o [1];
u_tinyriscv/clint_int_addr_o [0];
u_tinyriscv/clint_waddr_o [6];
u_tinyriscv/clint_waddr_o [1];
u_tinyriscv/clint_waddr_o [0];
u_tinyriscv/csr_clint_csr_mepc [31];
u_tinyriscv/csr_clint_csr_mepc [30];
u_tinyriscv/csr_clint_csr_mepc [29];
u_tinyriscv/csr_clint_csr_mepc [28];
u_tinyriscv/csr_clint_csr_mepc [27];
u_tinyriscv/csr_clint_csr_mepc [26];
u_tinyriscv/csr_clint_csr_mepc [25];
u_tinyriscv/csr_clint_csr_mepc [24];
u_tinyriscv/csr_clint_csr_mepc [23];
u_tinyriscv/csr_clint_csr_mepc [22];
u_tinyriscv/csr_clint_csr_mepc [21];
u_tinyriscv/csr_clint_csr_mepc [20];
u_tinyriscv/csr_clint_csr_mepc [19];
u_tinyriscv/csr_clint_csr_mepc [18];
u_tinyriscv/csr_clint_csr_mepc [17];
u_tinyriscv/csr_clint_csr_mepc [16];
u_tinyriscv/csr_clint_csr_mepc [15];
u_tinyriscv/csr_clint_csr_mepc [14];
u_tinyriscv/csr_clint_csr_mepc [13];
u_tinyriscv/csr_clint_csr_mepc [12];
u_tinyriscv/csr_clint_csr_mepc [11];
u_tinyriscv/csr_clint_csr_mepc [10];
u_tinyriscv/csr_clint_csr_mepc [9];
u_tinyriscv/csr_clint_csr_mepc [8];
u_tinyriscv/csr_clint_csr_mepc [7];
u_tinyriscv/csr_clint_csr_mepc [6];
u_tinyriscv/csr_clint_csr_mepc [5];
u_tinyriscv/csr_clint_csr_mepc [4];
u_tinyriscv/csr_clint_csr_mepc [3];
u_tinyriscv/csr_clint_csr_mepc [2];
u_tinyriscv/csr_clint_csr_mepc [1];
u_tinyriscv/csr_clint_csr_mepc [0];
u_tinyriscv/csr_clint_csr_mstatus [31];
u_tinyriscv/csr_clint_csr_mstatus [30];
u_tinyriscv/csr_clint_csr_mstatus [29];
u_tinyriscv/csr_clint_csr_mstatus [28];
u_tinyriscv/csr_clint_csr_mstatus [27];
u_tinyriscv/csr_clint_csr_mstatus [26];
u_tinyriscv/csr_clint_csr_mstatus [25];
u_tinyriscv/csr_clint_csr_mstatus [24];
u_tinyriscv/csr_clint_csr_mstatus [23];
u_tinyriscv/csr_clint_csr_mstatus [22];
u_tinyriscv/csr_clint_csr_mstatus [21];
u_tinyriscv/csr_clint_csr_mstatus [20];
u_tinyriscv/csr_clint_csr_mstatus [19];
u_tinyriscv/csr_clint_csr_mstatus [18];
u_tinyriscv/csr_clint_csr_mstatus [17];
u_tinyriscv/csr_clint_csr_mstatus [16];
u_tinyriscv/csr_clint_csr_mstatus [15];
u_tinyriscv/csr_clint_csr_mstatus [14];
u_tinyriscv/csr_clint_csr_mstatus [13];
u_tinyriscv/csr_clint_csr_mstatus [12];
u_tinyriscv/csr_clint_csr_mstatus [11];
u_tinyriscv/csr_clint_csr_mstatus [10];
u_tinyriscv/csr_clint_csr_mstatus [9];
u_tinyriscv/csr_clint_csr_mstatus [8];
u_tinyriscv/csr_clint_csr_mstatus [7];
u_tinyriscv/csr_clint_csr_mstatus [6];
u_tinyriscv/csr_clint_csr_mstatus [5];
u_tinyriscv/csr_clint_csr_mstatus [4];
u_tinyriscv/csr_clint_csr_mstatus [3];
u_tinyriscv/csr_clint_csr_mstatus [2];
u_tinyriscv/csr_clint_csr_mstatus [1];
u_tinyriscv/csr_clint_csr_mstatus [0];
u_tinyriscv/csr_clint_csr_mtvec [31];
u_tinyriscv/csr_clint_csr_mtvec [30];
u_tinyriscv/csr_clint_csr_mtvec [29];
u_tinyriscv/csr_clint_csr_mtvec [28];
u_tinyriscv/csr_clint_csr_mtvec [27];
u_tinyriscv/csr_clint_csr_mtvec [26];
u_tinyriscv/csr_clint_csr_mtvec [25];
u_tinyriscv/csr_clint_csr_mtvec [24];
u_tinyriscv/csr_clint_csr_mtvec [23];
u_tinyriscv/csr_clint_csr_mtvec [22];
u_tinyriscv/csr_clint_csr_mtvec [21];
u_tinyriscv/csr_clint_csr_mtvec [20];
u_tinyriscv/csr_clint_csr_mtvec [19];
u_tinyriscv/csr_clint_csr_mtvec [18];
u_tinyriscv/csr_clint_csr_mtvec [17];
u_tinyriscv/csr_clint_csr_mtvec [16];
u_tinyriscv/csr_clint_csr_mtvec [15];
u_tinyriscv/csr_clint_csr_mtvec [14];
u_tinyriscv/csr_clint_csr_mtvec [13];
u_tinyriscv/csr_clint_csr_mtvec [12];
u_tinyriscv/csr_clint_csr_mtvec [11];
u_tinyriscv/csr_clint_csr_mtvec [10];
u_tinyriscv/csr_clint_csr_mtvec [9];
u_tinyriscv/csr_clint_csr_mtvec [8];
u_tinyriscv/csr_clint_csr_mtvec [7];
u_tinyriscv/csr_clint_csr_mtvec [6];
u_tinyriscv/csr_clint_csr_mtvec [5];
u_tinyriscv/csr_clint_csr_mtvec [4];
u_tinyriscv/csr_clint_csr_mtvec [3];
u_tinyriscv/csr_clint_csr_mtvec [2];
u_tinyriscv/csr_clint_csr_mtvec [1];
u_tinyriscv/csr_clint_csr_mtvec [0];
u_tinyriscv/div_reg_waddr_o [4];
u_tinyriscv/div_reg_waddr_o [3];
u_tinyriscv/div_reg_waddr_o [2];
u_tinyriscv/div_reg_waddr_o [1];
u_tinyriscv/div_reg_waddr_o [0];
u_tinyriscv/div_result_o [31];
u_tinyriscv/div_result_o [30];
u_tinyriscv/div_result_o [29];
u_tinyriscv/div_result_o [28];
u_tinyriscv/div_result_o [27];
u_tinyriscv/div_result_o [26];
u_tinyriscv/div_result_o [25];
u_tinyriscv/div_result_o [24];
u_tinyriscv/div_result_o [23];
u_tinyriscv/div_result_o [22];
u_tinyriscv/div_result_o [21];
u_tinyriscv/div_result_o [20];
u_tinyriscv/div_result_o [19];
u_tinyriscv/div_result_o [18];
u_tinyriscv/div_result_o [17];
u_tinyriscv/div_result_o [16];
u_tinyriscv/div_result_o [15];
u_tinyriscv/div_result_o [14];
u_tinyriscv/div_result_o [13];
u_tinyriscv/div_result_o [12];
u_tinyriscv/div_result_o [11];
u_tinyriscv/div_result_o [10];
u_tinyriscv/div_result_o [9];
u_tinyriscv/div_result_o [8];
u_tinyriscv/div_result_o [7];
u_tinyriscv/div_result_o [6];
u_tinyriscv/div_result_o [5];
u_tinyriscv/div_result_o [4];
u_tinyriscv/div_result_o [3];
u_tinyriscv/div_result_o [2];
u_tinyriscv/div_result_o [1];
u_tinyriscv/div_result_o [0];
u_tinyriscv/ex_csr_waddr_o [11];
u_tinyriscv/ex_csr_waddr_o [10];
u_tinyriscv/ex_csr_waddr_o [9];
u_tinyriscv/ex_csr_waddr_o [8];
u_tinyriscv/ex_csr_waddr_o [7];
u_tinyriscv/ex_csr_waddr_o [6];
u_tinyriscv/ex_csr_waddr_o [5];
u_tinyriscv/ex_csr_waddr_o [4];
u_tinyriscv/ex_csr_waddr_o [3];
u_tinyriscv/ex_csr_waddr_o [2];
u_tinyriscv/ex_csr_waddr_o [1];
u_tinyriscv/ex_csr_waddr_o [0];
u_tinyriscv/ex_jump_addr_o [31];
u_tinyriscv/ex_jump_addr_o [30];
u_tinyriscv/ex_jump_addr_o [29];
u_tinyriscv/ex_jump_addr_o [28];
u_tinyriscv/ex_jump_addr_o [27];
u_tinyriscv/ex_jump_addr_o [26];
u_tinyriscv/ex_jump_addr_o [25];
u_tinyriscv/ex_jump_addr_o [24];
u_tinyriscv/ex_jump_addr_o [23];
u_tinyriscv/ex_jump_addr_o [22];
u_tinyriscv/ex_jump_addr_o [21];
u_tinyriscv/ex_jump_addr_o [20];
u_tinyriscv/ex_jump_addr_o [19];
u_tinyriscv/ex_jump_addr_o [18];
u_tinyriscv/ex_jump_addr_o [17];
u_tinyriscv/ex_jump_addr_o [16];
u_tinyriscv/ex_jump_addr_o [15];
u_tinyriscv/ex_jump_addr_o [14];
u_tinyriscv/ex_jump_addr_o [13];
u_tinyriscv/ex_jump_addr_o [12];
u_tinyriscv/ex_jump_addr_o [11];
u_tinyriscv/ex_jump_addr_o [10];
u_tinyriscv/ex_jump_addr_o [9];
u_tinyriscv/ex_jump_addr_o [8];
u_tinyriscv/ex_jump_addr_o [7];
u_tinyriscv/ex_jump_addr_o [6];
u_tinyriscv/ex_jump_addr_o [5];
u_tinyriscv/ex_jump_addr_o [4];
u_tinyriscv/ex_jump_addr_o [3];
u_tinyriscv/ex_jump_addr_o [2];
u_tinyriscv/ex_reg_waddr_o [4];
u_tinyriscv/ex_reg_waddr_o [3];
u_tinyriscv/ex_reg_waddr_o [2];
u_tinyriscv/ex_reg_waddr_o [1];
u_tinyriscv/ex_reg_waddr_o [0];
u_tinyriscv/ex_reg_wdata_o [30];
u_tinyriscv/ex_reg_wdata_o [29];
u_tinyriscv/ex_reg_wdata_o [28];
u_tinyriscv/ex_reg_wdata_o [27];
u_tinyriscv/ex_reg_wdata_o [26];
u_tinyriscv/ex_reg_wdata_o [25];
u_tinyriscv/ex_reg_wdata_o [24];
u_tinyriscv/ex_reg_wdata_o [23];
u_tinyriscv/ex_reg_wdata_o [22];
u_tinyriscv/ex_reg_wdata_o [21];
u_tinyriscv/ex_reg_wdata_o [20];
u_tinyriscv/ex_reg_wdata_o [19];
u_tinyriscv/ex_reg_wdata_o [18];
u_tinyriscv/ex_reg_wdata_o [17];
u_tinyriscv/ex_reg_wdata_o [16];
u_tinyriscv/ex_reg_wdata_o [15];
u_tinyriscv/ex_reg_wdata_o [14];
u_tinyriscv/ex_reg_wdata_o [13];
u_tinyriscv/ex_reg_wdata_o [12];
u_tinyriscv/ex_reg_wdata_o [11];
u_tinyriscv/ex_reg_wdata_o [10];
u_tinyriscv/ex_reg_wdata_o [9];
u_tinyriscv/ex_reg_wdata_o [8];
u_tinyriscv/ex_reg_wdata_o [7];
u_tinyriscv/ex_reg_wdata_o [6];
u_tinyriscv/ex_reg_wdata_o [5];
u_tinyriscv/ex_reg_wdata_o [4];
u_tinyriscv/ex_reg_wdata_o [3];
u_tinyriscv/ex_reg_wdata_o [2];
u_tinyriscv/ex_reg_wdata_o [1];
u_tinyriscv/ex_reg_wdata_o [0];
u_tinyriscv/id_csr_waddr_o [11];
u_tinyriscv/id_csr_waddr_o [10];
u_tinyriscv/id_csr_waddr_o [9];
u_tinyriscv/id_csr_waddr_o [8];
u_tinyriscv/id_csr_waddr_o [7];
u_tinyriscv/id_csr_waddr_o [6];
u_tinyriscv/id_csr_waddr_o [5];
u_tinyriscv/id_csr_waddr_o [4];
u_tinyriscv/id_csr_waddr_o [3];
u_tinyriscv/id_csr_waddr_o [2];
u_tinyriscv/id_csr_waddr_o [1];
u_tinyriscv/id_csr_waddr_o [0];
u_tinyriscv/id_inst_addr_o [31];
u_tinyriscv/id_inst_addr_o [30];
u_tinyriscv/id_inst_addr_o [29];
u_tinyriscv/id_inst_addr_o [28];
u_tinyriscv/id_inst_addr_o [27];
u_tinyriscv/id_inst_addr_o [26];
u_tinyriscv/id_inst_addr_o [25];
u_tinyriscv/id_inst_addr_o [24];
u_tinyriscv/id_inst_addr_o [23];
u_tinyriscv/id_inst_addr_o [22];
u_tinyriscv/id_inst_addr_o [21];
u_tinyriscv/id_inst_addr_o [20];
u_tinyriscv/id_inst_addr_o [19];
u_tinyriscv/id_inst_addr_o [18];
u_tinyriscv/id_inst_addr_o [17];
u_tinyriscv/id_inst_addr_o [16];
u_tinyriscv/id_inst_addr_o [15];
u_tinyriscv/id_inst_addr_o [14];
u_tinyriscv/id_inst_addr_o [13];
u_tinyriscv/id_inst_addr_o [12];
u_tinyriscv/id_inst_addr_o [11];
u_tinyriscv/id_inst_addr_o [10];
u_tinyriscv/id_inst_addr_o [9];
u_tinyriscv/id_inst_addr_o [8];
u_tinyriscv/id_inst_addr_o [7];
u_tinyriscv/id_inst_addr_o [6];
u_tinyriscv/id_inst_addr_o [5];
u_tinyriscv/id_inst_addr_o [4];
u_tinyriscv/id_inst_addr_o [3];
u_tinyriscv/id_inst_addr_o [2];
u_tinyriscv/id_inst_addr_o [1];
u_tinyriscv/id_inst_addr_o [0];
u_tinyriscv/id_inst_o [31];
u_tinyriscv/id_inst_o [30];
u_tinyriscv/id_inst_o [29];
u_tinyriscv/id_inst_o [28];
u_tinyriscv/id_inst_o [27];
u_tinyriscv/id_inst_o [26];
u_tinyriscv/id_inst_o [25];
u_tinyriscv/id_inst_o [24];
u_tinyriscv/id_inst_o [23];
u_tinyriscv/id_inst_o [22];
u_tinyriscv/id_inst_o [21];
u_tinyriscv/id_inst_o [20];
u_tinyriscv/id_inst_o [19];
u_tinyriscv/id_inst_o [18];
u_tinyriscv/id_inst_o [17];
u_tinyriscv/id_inst_o [16];
u_tinyriscv/id_inst_o [15];
u_tinyriscv/id_inst_o [14];
u_tinyriscv/id_inst_o [13];
u_tinyriscv/id_inst_o [12];
u_tinyriscv/id_inst_o [11];
u_tinyriscv/id_inst_o [10];
u_tinyriscv/id_inst_o [9];
u_tinyriscv/id_inst_o [8];
u_tinyriscv/id_inst_o [7];
u_tinyriscv/id_inst_o [6];
u_tinyriscv/id_inst_o [5];
u_tinyriscv/id_inst_o [4];
u_tinyriscv/id_inst_o [3];
u_tinyriscv/id_inst_o [2];
u_tinyriscv/id_inst_o [1];
u_tinyriscv/id_inst_o [0];
u_tinyriscv/id_reg1_raddr_o [4];
u_tinyriscv/id_reg1_raddr_o [3];
u_tinyriscv/id_reg1_raddr_o [2];
u_tinyriscv/id_reg1_raddr_o [1];
u_tinyriscv/id_reg1_raddr_o [0];
u_tinyriscv/id_reg2_raddr_o [4];
u_tinyriscv/id_reg2_raddr_o [3];
u_tinyriscv/id_reg2_raddr_o [2];
u_tinyriscv/id_reg2_raddr_o [1];
u_tinyriscv/id_reg2_raddr_o [0];
u_tinyriscv/ie_csr_rdata_o [31];
u_tinyriscv/ie_csr_rdata_o [30];
u_tinyriscv/ie_csr_rdata_o [29];
u_tinyriscv/ie_csr_rdata_o [28];
u_tinyriscv/ie_csr_rdata_o [27];
u_tinyriscv/ie_csr_rdata_o [26];
u_tinyriscv/ie_csr_rdata_o [25];
u_tinyriscv/ie_csr_rdata_o [24];
u_tinyriscv/ie_csr_rdata_o [23];
u_tinyriscv/ie_csr_rdata_o [22];
u_tinyriscv/ie_csr_rdata_o [21];
u_tinyriscv/ie_csr_rdata_o [20];
u_tinyriscv/ie_csr_rdata_o [19];
u_tinyriscv/ie_csr_rdata_o [18];
u_tinyriscv/ie_csr_rdata_o [17];
u_tinyriscv/ie_csr_rdata_o [16];
u_tinyriscv/ie_csr_rdata_o [15];
u_tinyriscv/ie_csr_rdata_o [14];
u_tinyriscv/ie_csr_rdata_o [13];
u_tinyriscv/ie_csr_rdata_o [12];
u_tinyriscv/ie_csr_rdata_o [11];
u_tinyriscv/ie_csr_rdata_o [10];
u_tinyriscv/ie_csr_rdata_o [9];
u_tinyriscv/ie_csr_rdata_o [8];
u_tinyriscv/ie_csr_rdata_o [7];
u_tinyriscv/ie_csr_rdata_o [6];
u_tinyriscv/ie_csr_rdata_o [5];
u_tinyriscv/ie_csr_rdata_o [4];
u_tinyriscv/ie_csr_rdata_o [3];
u_tinyriscv/ie_csr_rdata_o [2];
u_tinyriscv/ie_csr_rdata_o [1];
u_tinyriscv/ie_csr_rdata_o [0];
u_tinyriscv/ie_inst_o [31];
u_tinyriscv/ie_inst_o [30];
u_tinyriscv/ie_inst_o [29];
u_tinyriscv/ie_inst_o [28];
u_tinyriscv/ie_inst_o [27];
u_tinyriscv/ie_inst_o [26];
u_tinyriscv/ie_inst_o [25];
u_tinyriscv/ie_inst_o [23];
u_tinyriscv/ie_inst_o [22];
u_tinyriscv/ie_inst_o [21];
u_tinyriscv/ie_inst_o [20];
u_tinyriscv/ie_inst_o [19];
u_tinyriscv/ie_inst_o [18];
u_tinyriscv/ie_inst_o [17];
u_tinyriscv/ie_inst_o [16];
u_tinyriscv/ie_inst_o [15];
u_tinyriscv/ie_inst_o [13];
u_tinyriscv/ie_inst_o [12];
u_tinyriscv/ie_inst_o [8];
u_tinyriscv/ie_inst_o [7];
u_tinyriscv/ie_inst_o [6];
u_tinyriscv/ie_inst_o [5];
u_tinyriscv/ie_inst_o [4];
u_tinyriscv/ie_inst_o [3];
u_tinyriscv/ie_inst_o [2];
u_tinyriscv/ie_inst_o [1];
u_tinyriscv/ie_inst_o [0];
u_tinyriscv/ie_op1_jump_o [31];
u_tinyriscv/ie_op1_jump_o [30];
u_tinyriscv/ie_op1_jump_o [29];
u_tinyriscv/ie_op1_jump_o [28];
u_tinyriscv/ie_op1_jump_o [27];
u_tinyriscv/ie_op1_jump_o [26];
u_tinyriscv/ie_op1_jump_o [25];
u_tinyriscv/ie_op1_jump_o [24];
u_tinyriscv/ie_op1_jump_o [23];
u_tinyriscv/ie_op1_jump_o [22];
u_tinyriscv/ie_op1_jump_o [21];
u_tinyriscv/ie_op1_jump_o [20];
u_tinyriscv/ie_op1_jump_o [19];
u_tinyriscv/ie_op1_jump_o [18];
u_tinyriscv/ie_op1_jump_o [17];
u_tinyriscv/ie_op1_jump_o [16];
u_tinyriscv/ie_op1_jump_o [15];
u_tinyriscv/ie_op1_jump_o [14];
u_tinyriscv/ie_op1_jump_o [13];
u_tinyriscv/ie_op1_jump_o [12];
u_tinyriscv/ie_op1_jump_o [11];
u_tinyriscv/ie_op1_jump_o [10];
u_tinyriscv/ie_op1_jump_o [9];
u_tinyriscv/ie_op1_jump_o [8];
u_tinyriscv/ie_op1_jump_o [7];
u_tinyriscv/ie_op1_jump_o [6];
u_tinyriscv/ie_op1_jump_o [5];
u_tinyriscv/ie_op1_jump_o [4];
u_tinyriscv/ie_op1_jump_o [3];
u_tinyriscv/ie_op1_jump_o [2];
u_tinyriscv/ie_op1_jump_o [1];
u_tinyriscv/ie_op1_jump_o [0];
u_tinyriscv/ie_op1_o [31];
u_tinyriscv/ie_op1_o [30];
u_tinyriscv/ie_op1_o [29];
u_tinyriscv/ie_op1_o [28];
u_tinyriscv/ie_op1_o [27];
u_tinyriscv/ie_op1_o [26];
u_tinyriscv/ie_op1_o [25];
u_tinyriscv/ie_op1_o [24];
u_tinyriscv/ie_op1_o [23];
u_tinyriscv/ie_op1_o [22];
u_tinyriscv/ie_op1_o [21];
u_tinyriscv/ie_op1_o [20];
u_tinyriscv/ie_op1_o [19];
u_tinyriscv/ie_op1_o [18];
u_tinyriscv/ie_op1_o [17];
u_tinyriscv/ie_op1_o [16];
u_tinyriscv/ie_op1_o [15];
u_tinyriscv/ie_op1_o [14];
u_tinyriscv/ie_op1_o [13];
u_tinyriscv/ie_op1_o [12];
u_tinyriscv/ie_op1_o [11];
u_tinyriscv/ie_op1_o [10];
u_tinyriscv/ie_op1_o [9];
u_tinyriscv/ie_op1_o [8];
u_tinyriscv/ie_op1_o [7];
u_tinyriscv/ie_op1_o [6];
u_tinyriscv/ie_op1_o [5];
u_tinyriscv/ie_op1_o [4];
u_tinyriscv/ie_op1_o [3];
u_tinyriscv/ie_op1_o [2];
u_tinyriscv/ie_op1_o [1];
u_tinyriscv/ie_op1_o [0];
u_tinyriscv/ie_op2_jump_o [31];
u_tinyriscv/ie_op2_jump_o [19];
u_tinyriscv/ie_op2_jump_o [18];
u_tinyriscv/ie_op2_jump_o [17];
u_tinyriscv/ie_op2_jump_o [16];
u_tinyriscv/ie_op2_jump_o [15];
u_tinyriscv/ie_op2_jump_o [14];
u_tinyriscv/ie_op2_jump_o [13];
u_tinyriscv/ie_op2_jump_o [12];
u_tinyriscv/ie_op2_jump_o [11];
u_tinyriscv/ie_op2_jump_o [10];
u_tinyriscv/ie_op2_jump_o [9];
u_tinyriscv/ie_op2_jump_o [8];
u_tinyriscv/ie_op2_jump_o [7];
u_tinyriscv/ie_op2_jump_o [6];
u_tinyriscv/ie_op2_jump_o [5];
u_tinyriscv/ie_op2_jump_o [4];
u_tinyriscv/ie_op2_jump_o [3];
u_tinyriscv/ie_op2_jump_o [2];
u_tinyriscv/ie_op2_jump_o [1];
u_tinyriscv/ie_op2_jump_o [0];
u_tinyriscv/ie_op2_o [31];
u_tinyriscv/ie_op2_o [30];
u_tinyriscv/ie_op2_o [29];
u_tinyriscv/ie_op2_o [28];
u_tinyriscv/ie_op2_o [27];
u_tinyriscv/ie_op2_o [26];
u_tinyriscv/ie_op2_o [25];
u_tinyriscv/ie_op2_o [24];
u_tinyriscv/ie_op2_o [23];
u_tinyriscv/ie_op2_o [22];
u_tinyriscv/ie_op2_o [21];
u_tinyriscv/ie_op2_o [20];
u_tinyriscv/ie_op2_o [19];
u_tinyriscv/ie_op2_o [18];
u_tinyriscv/ie_op2_o [17];
u_tinyriscv/ie_op2_o [16];
u_tinyriscv/ie_op2_o [15];
u_tinyriscv/ie_op2_o [14];
u_tinyriscv/ie_op2_o [13];
u_tinyriscv/ie_op2_o [12];
u_tinyriscv/ie_op2_o [11];
u_tinyriscv/ie_op2_o [10];
u_tinyriscv/ie_op2_o [9];
u_tinyriscv/ie_op2_o [8];
u_tinyriscv/ie_op2_o [7];
u_tinyriscv/ie_op2_o [6];
u_tinyriscv/ie_op2_o [5];
u_tinyriscv/ie_op2_o [4];
u_tinyriscv/ie_op2_o [3];
u_tinyriscv/ie_op2_o [2];
u_tinyriscv/ie_op2_o [1];
u_tinyriscv/ie_op2_o [0];
u_tinyriscv/ie_reg1_rdata_o [31];
u_tinyriscv/ie_reg1_rdata_o [30];
u_tinyriscv/ie_reg1_rdata_o [29];
u_tinyriscv/ie_reg1_rdata_o [28];
u_tinyriscv/ie_reg1_rdata_o [27];
u_tinyriscv/ie_reg1_rdata_o [26];
u_tinyriscv/ie_reg1_rdata_o [25];
u_tinyriscv/ie_reg1_rdata_o [24];
u_tinyriscv/ie_reg1_rdata_o [23];
u_tinyriscv/ie_reg1_rdata_o [22];
u_tinyriscv/ie_reg1_rdata_o [21];
u_tinyriscv/ie_reg1_rdata_o [20];
u_tinyriscv/ie_reg1_rdata_o [19];
u_tinyriscv/ie_reg1_rdata_o [18];
u_tinyriscv/ie_reg1_rdata_o [17];
u_tinyriscv/ie_reg1_rdata_o [16];
u_tinyriscv/ie_reg1_rdata_o [15];
u_tinyriscv/ie_reg1_rdata_o [14];
u_tinyriscv/ie_reg1_rdata_o [13];
u_tinyriscv/ie_reg1_rdata_o [12];
u_tinyriscv/ie_reg1_rdata_o [11];
u_tinyriscv/ie_reg1_rdata_o [10];
u_tinyriscv/ie_reg1_rdata_o [9];
u_tinyriscv/ie_reg1_rdata_o [8];
u_tinyriscv/ie_reg1_rdata_o [7];
u_tinyriscv/ie_reg1_rdata_o [6];
u_tinyriscv/ie_reg1_rdata_o [5];
u_tinyriscv/ie_reg1_rdata_o [4];
u_tinyriscv/ie_reg1_rdata_o [3];
u_tinyriscv/ie_reg1_rdata_o [2];
u_tinyriscv/ie_reg1_rdata_o [1];
u_tinyriscv/ie_reg2_rdata_o [31];
u_tinyriscv/ie_reg2_rdata_o [30];
u_tinyriscv/ie_reg2_rdata_o [29];
u_tinyriscv/ie_reg2_rdata_o [28];
u_tinyriscv/ie_reg2_rdata_o [27];
u_tinyriscv/ie_reg2_rdata_o [26];
u_tinyriscv/ie_reg2_rdata_o [25];
u_tinyriscv/ie_reg2_rdata_o [24];
u_tinyriscv/ie_reg2_rdata_o [23];
u_tinyriscv/ie_reg2_rdata_o [22];
u_tinyriscv/ie_reg2_rdata_o [21];
u_tinyriscv/ie_reg2_rdata_o [20];
u_tinyriscv/ie_reg2_rdata_o [19];
u_tinyriscv/ie_reg2_rdata_o [18];
u_tinyriscv/ie_reg2_rdata_o [17];
u_tinyriscv/ie_reg2_rdata_o [16];
u_tinyriscv/ie_reg2_rdata_o [15];
u_tinyriscv/ie_reg2_rdata_o [14];
u_tinyriscv/ie_reg2_rdata_o [13];
u_tinyriscv/ie_reg2_rdata_o [12];
u_tinyriscv/ie_reg2_rdata_o [11];
u_tinyriscv/ie_reg2_rdata_o [10];
u_tinyriscv/ie_reg2_rdata_o [9];
u_tinyriscv/ie_reg2_rdata_o [8];
u_tinyriscv/ie_reg2_rdata_o [7];
u_tinyriscv/ie_reg2_rdata_o [6];
u_tinyriscv/ie_reg2_rdata_o [5];
u_tinyriscv/ie_reg2_rdata_o [3];
u_tinyriscv/ie_reg2_rdata_o [2];
u_tinyriscv/ie_reg2_rdata_o [1];
u_tinyriscv/ie_reg_waddr_o [4];
u_tinyriscv/ie_reg_waddr_o [3];
u_tinyriscv/ie_reg_waddr_o [2];
u_tinyriscv/ie_reg_waddr_o [1];
u_tinyriscv/ie_reg_waddr_o [0];
u_tinyriscv/regs_rdata1_o [31];
u_tinyriscv/regs_rdata1_o [30];
u_tinyriscv/regs_rdata1_o [29];
u_tinyriscv/regs_rdata1_o [28];
u_tinyriscv/regs_rdata1_o [27];
u_tinyriscv/regs_rdata1_o [26];
u_tinyriscv/regs_rdata1_o [25];
u_tinyriscv/regs_rdata1_o [24];
u_tinyriscv/regs_rdata1_o [23];
u_tinyriscv/regs_rdata1_o [22];
u_tinyriscv/regs_rdata1_o [21];
u_tinyriscv/regs_rdata1_o [20];
u_tinyriscv/regs_rdata1_o [19];
u_tinyriscv/regs_rdata1_o [18];
u_tinyriscv/regs_rdata1_o [17];
u_tinyriscv/regs_rdata1_o [16];
u_tinyriscv/regs_rdata1_o [15];
u_tinyriscv/regs_rdata1_o [14];
u_tinyriscv/regs_rdata1_o [13];
u_tinyriscv/regs_rdata1_o [12];
u_tinyriscv/regs_rdata1_o [11];
u_tinyriscv/regs_rdata1_o [10];
u_tinyriscv/regs_rdata1_o [9];
u_tinyriscv/regs_rdata1_o [8];
u_tinyriscv/regs_rdata1_o [7];
u_tinyriscv/regs_rdata1_o [6];
u_tinyriscv/regs_rdata1_o [5];
u_tinyriscv/regs_rdata1_o [4];
u_tinyriscv/regs_rdata1_o [3];
u_tinyriscv/regs_rdata1_o [2];
u_tinyriscv/regs_rdata1_o [1];
u_tinyriscv/regs_rdata1_o [0];
u_tinyriscv/u_clint/N31 [0];
u_tinyriscv/u_clint/N119 [9];
u_tinyriscv/u_clint/N119 [1];
u_tinyriscv/u_clint/N119 [0];
u_tinyriscv/u_clint/N213 [0];
u_tinyriscv/u_clint/N242 [29];
u_tinyriscv/u_clint/N242 [28];
u_tinyriscv/u_clint/N242 [27];
u_tinyriscv/u_clint/N242 [26];
u_tinyriscv/u_clint/N242 [25];
u_tinyriscv/u_clint/N242 [24];
u_tinyriscv/u_clint/N242 [23];
u_tinyriscv/u_clint/N242 [22];
u_tinyriscv/u_clint/N242 [21];
u_tinyriscv/u_clint/N242 [20];
u_tinyriscv/u_clint/N242 [19];
u_tinyriscv/u_clint/N242 [18];
u_tinyriscv/u_clint/N242 [17];
u_tinyriscv/u_clint/N242 [16];
u_tinyriscv/u_clint/N242 [15];
u_tinyriscv/u_clint/N242 [14];
u_tinyriscv/u_clint/N242 [13];
u_tinyriscv/u_clint/N242 [12];
u_tinyriscv/u_clint/N242 [11];
u_tinyriscv/u_clint/N242 [10];
u_tinyriscv/u_clint/N242 [9];
u_tinyriscv/u_clint/N242 [8];
u_tinyriscv/u_clint/N242 [7];
u_tinyriscv/u_clint/N242 [6];
u_tinyriscv/u_clint/N242 [5];
u_tinyriscv/u_clint/N242 [4];
u_tinyriscv/u_clint/N242 [3];
u_tinyriscv/u_clint/N242 [2];
u_tinyriscv/u_clint/N242 [1];
u_tinyriscv/u_clint/N242 [0];
u_tinyriscv/u_clint/N244 [29];
u_tinyriscv/u_clint/N244 [28];
u_tinyriscv/u_clint/N244 [27];
u_tinyriscv/u_clint/N244 [26];
u_tinyriscv/u_clint/N244 [25];
u_tinyriscv/u_clint/N244 [24];
u_tinyriscv/u_clint/N244 [23];
u_tinyriscv/u_clint/N244 [22];
u_tinyriscv/u_clint/N244 [21];
u_tinyriscv/u_clint/N244 [20];
u_tinyriscv/u_clint/N244 [19];
u_tinyriscv/u_clint/N244 [18];
u_tinyriscv/u_clint/N244 [17];
u_tinyriscv/u_clint/N244 [16];
u_tinyriscv/u_clint/N244 [15];
u_tinyriscv/u_clint/N244 [14];
u_tinyriscv/u_clint/N244 [13];
u_tinyriscv/u_clint/N244 [12];
u_tinyriscv/u_clint/N244 [11];
u_tinyriscv/u_clint/N244 [10];
u_tinyriscv/u_clint/N244 [9];
u_tinyriscv/u_clint/N244 [8];
u_tinyriscv/u_clint/N244 [7];
u_tinyriscv/u_clint/N244 [6];
u_tinyriscv/u_clint/N244 [5];
u_tinyriscv/u_clint/N244 [4];
u_tinyriscv/u_clint/N244 [3];
u_tinyriscv/u_clint/N244 [2];
u_tinyriscv/u_clint/N244 [1];
u_tinyriscv/u_clint/N244 [0];
u_tinyriscv/u_clint/cause [31];
u_tinyriscv/u_clint/cause [3];
u_tinyriscv/u_clint/cause [1];
u_tinyriscv/u_clint/inst_addr [31];
u_tinyriscv/u_clint/inst_addr [30];
u_tinyriscv/u_clint/inst_addr [29];
u_tinyriscv/u_clint/inst_addr [28];
u_tinyriscv/u_clint/inst_addr [27];
u_tinyriscv/u_clint/inst_addr [26];
u_tinyriscv/u_clint/inst_addr [25];
u_tinyriscv/u_clint/inst_addr [24];
u_tinyriscv/u_clint/inst_addr [23];
u_tinyriscv/u_clint/inst_addr [22];
u_tinyriscv/u_clint/inst_addr [21];
u_tinyriscv/u_clint/inst_addr [20];
u_tinyriscv/u_clint/inst_addr [19];
u_tinyriscv/u_clint/inst_addr [18];
u_tinyriscv/u_clint/inst_addr [17];
u_tinyriscv/u_clint/inst_addr [16];
u_tinyriscv/u_clint/inst_addr [15];
u_tinyriscv/u_clint/inst_addr [14];
u_tinyriscv/u_clint/inst_addr [13];
u_tinyriscv/u_clint/inst_addr [12];
u_tinyriscv/u_clint/inst_addr [11];
u_tinyriscv/u_clint/inst_addr [10];
u_tinyriscv/u_clint/inst_addr [9];
u_tinyriscv/u_clint/inst_addr [8];
u_tinyriscv/u_clint/inst_addr [7];
u_tinyriscv/u_clint/inst_addr [6];
u_tinyriscv/u_clint/inst_addr [5];
u_tinyriscv/u_clint/inst_addr [4];
u_tinyriscv/u_clint/inst_addr [3];
u_tinyriscv/u_clint/inst_addr [2];
u_tinyriscv/u_clint/inst_addr [1];
u_tinyriscv/u_clint/inst_addr [0];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [28];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [26];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [24];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [22];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [20];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [18];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [16];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [14];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [12];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [10];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [8];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [6];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [4];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N43.co [2];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [28];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [26];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [24];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [22];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [20];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [18];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [16];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [14];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [12];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [10];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [8];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [6];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [4];
u_tinyriscv/u_clint/u_tinyriscv/u_clint/N62.co [2];
u_tinyriscv/u_csr_reg/cycle [63];
u_tinyriscv/u_csr_reg/cycle [62];
u_tinyriscv/u_csr_reg/cycle [61];
u_tinyriscv/u_csr_reg/cycle [60];
u_tinyriscv/u_csr_reg/cycle [59];
u_tinyriscv/u_csr_reg/cycle [58];
u_tinyriscv/u_csr_reg/cycle [57];
u_tinyriscv/u_csr_reg/cycle [56];
u_tinyriscv/u_csr_reg/cycle [55];
u_tinyriscv/u_csr_reg/cycle [54];
u_tinyriscv/u_csr_reg/cycle [53];
u_tinyriscv/u_csr_reg/cycle [52];
u_tinyriscv/u_csr_reg/cycle [51];
u_tinyriscv/u_csr_reg/cycle [50];
u_tinyriscv/u_csr_reg/cycle [49];
u_tinyriscv/u_csr_reg/cycle [48];
u_tinyriscv/u_csr_reg/cycle [47];
u_tinyriscv/u_csr_reg/cycle [46];
u_tinyriscv/u_csr_reg/cycle [45];
u_tinyriscv/u_csr_reg/cycle [44];
u_tinyriscv/u_csr_reg/cycle [43];
u_tinyriscv/u_csr_reg/cycle [42];
u_tinyriscv/u_csr_reg/cycle [41];
u_tinyriscv/u_csr_reg/cycle [40];
u_tinyriscv/u_csr_reg/cycle [39];
u_tinyriscv/u_csr_reg/cycle [38];
u_tinyriscv/u_csr_reg/cycle [37];
u_tinyriscv/u_csr_reg/cycle [36];
u_tinyriscv/u_csr_reg/cycle [35];
u_tinyriscv/u_csr_reg/cycle [34];
u_tinyriscv/u_csr_reg/cycle [33];
u_tinyriscv/u_csr_reg/cycle [32];
u_tinyriscv/u_csr_reg/cycle [31];
u_tinyriscv/u_csr_reg/cycle [30];
u_tinyriscv/u_csr_reg/cycle [29];
u_tinyriscv/u_csr_reg/cycle [28];
u_tinyriscv/u_csr_reg/cycle [27];
u_tinyriscv/u_csr_reg/cycle [26];
u_tinyriscv/u_csr_reg/cycle [25];
u_tinyriscv/u_csr_reg/cycle [24];
u_tinyriscv/u_csr_reg/cycle [23];
u_tinyriscv/u_csr_reg/cycle [22];
u_tinyriscv/u_csr_reg/cycle [21];
u_tinyriscv/u_csr_reg/cycle [20];
u_tinyriscv/u_csr_reg/cycle [19];
u_tinyriscv/u_csr_reg/cycle [18];
u_tinyriscv/u_csr_reg/cycle [17];
u_tinyriscv/u_csr_reg/cycle [16];
u_tinyriscv/u_csr_reg/cycle [15];
u_tinyriscv/u_csr_reg/cycle [14];
u_tinyriscv/u_csr_reg/cycle [13];
u_tinyriscv/u_csr_reg/cycle [12];
u_tinyriscv/u_csr_reg/cycle [11];
u_tinyriscv/u_csr_reg/cycle [10];
u_tinyriscv/u_csr_reg/cycle [9];
u_tinyriscv/u_csr_reg/cycle [8];
u_tinyriscv/u_csr_reg/cycle [7];
u_tinyriscv/u_csr_reg/cycle [6];
u_tinyriscv/u_csr_reg/cycle [5];
u_tinyriscv/u_csr_reg/cycle [4];
u_tinyriscv/u_csr_reg/cycle [3];
u_tinyriscv/u_csr_reg/cycle [2];
u_tinyriscv/u_csr_reg/cycle [1];
u_tinyriscv/u_csr_reg/cycle [0];
u_tinyriscv/u_csr_reg/mcause [31];
u_tinyriscv/u_csr_reg/mcause [30];
u_tinyriscv/u_csr_reg/mcause [29];
u_tinyriscv/u_csr_reg/mcause [28];
u_tinyriscv/u_csr_reg/mcause [27];
u_tinyriscv/u_csr_reg/mcause [26];
u_tinyriscv/u_csr_reg/mcause [25];
u_tinyriscv/u_csr_reg/mcause [24];
u_tinyriscv/u_csr_reg/mcause [23];
u_tinyriscv/u_csr_reg/mcause [22];
u_tinyriscv/u_csr_reg/mcause [21];
u_tinyriscv/u_csr_reg/mcause [20];
u_tinyriscv/u_csr_reg/mcause [19];
u_tinyriscv/u_csr_reg/mcause [18];
u_tinyriscv/u_csr_reg/mcause [17];
u_tinyriscv/u_csr_reg/mcause [16];
u_tinyriscv/u_csr_reg/mcause [15];
u_tinyriscv/u_csr_reg/mcause [14];
u_tinyriscv/u_csr_reg/mcause [13];
u_tinyriscv/u_csr_reg/mcause [12];
u_tinyriscv/u_csr_reg/mcause [11];
u_tinyriscv/u_csr_reg/mcause [10];
u_tinyriscv/u_csr_reg/mcause [9];
u_tinyriscv/u_csr_reg/mcause [8];
u_tinyriscv/u_csr_reg/mcause [7];
u_tinyriscv/u_csr_reg/mcause [6];
u_tinyriscv/u_csr_reg/mcause [5];
u_tinyriscv/u_csr_reg/mcause [4];
u_tinyriscv/u_csr_reg/mcause [3];
u_tinyriscv/u_csr_reg/mcause [2];
u_tinyriscv/u_csr_reg/mcause [1];
u_tinyriscv/u_csr_reg/mcause [0];
u_tinyriscv/u_csr_reg/mie [31];
u_tinyriscv/u_csr_reg/mie [30];
u_tinyriscv/u_csr_reg/mie [29];
u_tinyriscv/u_csr_reg/mie [28];
u_tinyriscv/u_csr_reg/mie [27];
u_tinyriscv/u_csr_reg/mie [26];
u_tinyriscv/u_csr_reg/mie [25];
u_tinyriscv/u_csr_reg/mie [24];
u_tinyriscv/u_csr_reg/mie [23];
u_tinyriscv/u_csr_reg/mie [22];
u_tinyriscv/u_csr_reg/mie [21];
u_tinyriscv/u_csr_reg/mie [20];
u_tinyriscv/u_csr_reg/mie [19];
u_tinyriscv/u_csr_reg/mie [18];
u_tinyriscv/u_csr_reg/mie [17];
u_tinyriscv/u_csr_reg/mie [16];
u_tinyriscv/u_csr_reg/mie [15];
u_tinyriscv/u_csr_reg/mie [14];
u_tinyriscv/u_csr_reg/mie [13];
u_tinyriscv/u_csr_reg/mie [12];
u_tinyriscv/u_csr_reg/mie [11];
u_tinyriscv/u_csr_reg/mie [10];
u_tinyriscv/u_csr_reg/mie [9];
u_tinyriscv/u_csr_reg/mie [8];
u_tinyriscv/u_csr_reg/mie [7];
u_tinyriscv/u_csr_reg/mie [6];
u_tinyriscv/u_csr_reg/mie [5];
u_tinyriscv/u_csr_reg/mie [4];
u_tinyriscv/u_csr_reg/mie [3];
u_tinyriscv/u_csr_reg/mie [2];
u_tinyriscv/u_csr_reg/mie [1];
u_tinyriscv/u_csr_reg/mie [0];
u_tinyriscv/u_csr_reg/mscratch [31];
u_tinyriscv/u_csr_reg/mscratch [30];
u_tinyriscv/u_csr_reg/mscratch [29];
u_tinyriscv/u_csr_reg/mscratch [28];
u_tinyriscv/u_csr_reg/mscratch [27];
u_tinyriscv/u_csr_reg/mscratch [26];
u_tinyriscv/u_csr_reg/mscratch [25];
u_tinyriscv/u_csr_reg/mscratch [24];
u_tinyriscv/u_csr_reg/mscratch [23];
u_tinyriscv/u_csr_reg/mscratch [22];
u_tinyriscv/u_csr_reg/mscratch [21];
u_tinyriscv/u_csr_reg/mscratch [20];
u_tinyriscv/u_csr_reg/mscratch [19];
u_tinyriscv/u_csr_reg/mscratch [18];
u_tinyriscv/u_csr_reg/mscratch [17];
u_tinyriscv/u_csr_reg/mscratch [16];
u_tinyriscv/u_csr_reg/mscratch [15];
u_tinyriscv/u_csr_reg/mscratch [14];
u_tinyriscv/u_csr_reg/mscratch [13];
u_tinyriscv/u_csr_reg/mscratch [12];
u_tinyriscv/u_csr_reg/mscratch [11];
u_tinyriscv/u_csr_reg/mscratch [10];
u_tinyriscv/u_csr_reg/mscratch [9];
u_tinyriscv/u_csr_reg/mscratch [8];
u_tinyriscv/u_csr_reg/mscratch [7];
u_tinyriscv/u_csr_reg/mscratch [6];
u_tinyriscv/u_csr_reg/mscratch [5];
u_tinyriscv/u_csr_reg/mscratch [4];
u_tinyriscv/u_csr_reg/mscratch [3];
u_tinyriscv/u_csr_reg/mscratch [2];
u_tinyriscv/u_csr_reg/mscratch [1];
u_tinyriscv/u_csr_reg/mscratch [0];
u_tinyriscv/u_csr_reg/u_tinyriscv/u_csr_reg/N74.co [6];
u_tinyriscv/u_csr_reg/u_tinyriscv/u_csr_reg/N74.co [2];
u_tinyriscv/u_div/N127 [31];
u_tinyriscv/u_div/N127 [30];
u_tinyriscv/u_div/N127 [29];
u_tinyriscv/u_div/N127 [28];
u_tinyriscv/u_div/N127 [27];
u_tinyriscv/u_div/N127 [26];
u_tinyriscv/u_div/N127 [25];
u_tinyriscv/u_div/N127 [24];
u_tinyriscv/u_div/N127 [23];
u_tinyriscv/u_div/N127 [22];
u_tinyriscv/u_div/N127 [21];
u_tinyriscv/u_div/N127 [20];
u_tinyriscv/u_div/N127 [19];
u_tinyriscv/u_div/N127 [18];
u_tinyriscv/u_div/N127 [17];
u_tinyriscv/u_div/N127 [16];
u_tinyriscv/u_div/N127 [15];
u_tinyriscv/u_div/N127 [14];
u_tinyriscv/u_div/N127 [13];
u_tinyriscv/u_div/N127 [12];
u_tinyriscv/u_div/N127 [11];
u_tinyriscv/u_div/N127 [10];
u_tinyriscv/u_div/N127 [9];
u_tinyriscv/u_div/N127 [8];
u_tinyriscv/u_div/N127 [7];
u_tinyriscv/u_div/N127 [6];
u_tinyriscv/u_div/N127 [5];
u_tinyriscv/u_div/N127 [4];
u_tinyriscv/u_div/N127 [3];
u_tinyriscv/u_div/N127 [2];
u_tinyriscv/u_div/N127 [1];
u_tinyriscv/u_div/N127 [0];
u_tinyriscv/u_div/N129 [31];
u_tinyriscv/u_div/N129 [30];
u_tinyriscv/u_div/N129 [29];
u_tinyriscv/u_div/N129 [28];
u_tinyriscv/u_div/N129 [27];
u_tinyriscv/u_div/N129 [26];
u_tinyriscv/u_div/N129 [25];
u_tinyriscv/u_div/N129 [24];
u_tinyriscv/u_div/N129 [23];
u_tinyriscv/u_div/N129 [22];
u_tinyriscv/u_div/N129 [21];
u_tinyriscv/u_div/N129 [20];
u_tinyriscv/u_div/N129 [19];
u_tinyriscv/u_div/N129 [18];
u_tinyriscv/u_div/N129 [17];
u_tinyriscv/u_div/N129 [16];
u_tinyriscv/u_div/N129 [15];
u_tinyriscv/u_div/N129 [14];
u_tinyriscv/u_div/N129 [13];
u_tinyriscv/u_div/N129 [12];
u_tinyriscv/u_div/N129 [11];
u_tinyriscv/u_div/N129 [10];
u_tinyriscv/u_div/N129 [9];
u_tinyriscv/u_div/N129 [8];
u_tinyriscv/u_div/N129 [7];
u_tinyriscv/u_div/N129 [6];
u_tinyriscv/u_div/N129 [5];
u_tinyriscv/u_div/N129 [4];
u_tinyriscv/u_div/N129 [3];
u_tinyriscv/u_div/N129 [2];
u_tinyriscv/u_div/N129 [1];
u_tinyriscv/u_div/N129 [0];
u_tinyriscv/u_div/N131 [31];
u_tinyriscv/u_div/N131 [30];
u_tinyriscv/u_div/N131 [29];
u_tinyriscv/u_div/N131 [28];
u_tinyriscv/u_div/N131 [27];
u_tinyriscv/u_div/N131 [26];
u_tinyriscv/u_div/N131 [25];
u_tinyriscv/u_div/N131 [24];
u_tinyriscv/u_div/N131 [23];
u_tinyriscv/u_div/N131 [22];
u_tinyriscv/u_div/N131 [21];
u_tinyriscv/u_div/N131 [20];
u_tinyriscv/u_div/N131 [19];
u_tinyriscv/u_div/N131 [18];
u_tinyriscv/u_div/N131 [17];
u_tinyriscv/u_div/N131 [16];
u_tinyriscv/u_div/N131 [15];
u_tinyriscv/u_div/N131 [14];
u_tinyriscv/u_div/N131 [13];
u_tinyriscv/u_div/N131 [12];
u_tinyriscv/u_div/N131 [11];
u_tinyriscv/u_div/N131 [10];
u_tinyriscv/u_div/N131 [9];
u_tinyriscv/u_div/N131 [8];
u_tinyriscv/u_div/N131 [7];
u_tinyriscv/u_div/N131 [6];
u_tinyriscv/u_div/N131 [5];
u_tinyriscv/u_div/N131 [4];
u_tinyriscv/u_div/N131 [3];
u_tinyriscv/u_div/N131 [2];
u_tinyriscv/u_div/N131 [1];
u_tinyriscv/u_div/N280 [31];
u_tinyriscv/u_div/N280 [30];
u_tinyriscv/u_div/N280 [29];
u_tinyriscv/u_div/N280 [28];
u_tinyriscv/u_div/N280 [27];
u_tinyriscv/u_div/N280 [26];
u_tinyriscv/u_div/N280 [25];
u_tinyriscv/u_div/N280 [24];
u_tinyriscv/u_div/N280 [23];
u_tinyriscv/u_div/N280 [22];
u_tinyriscv/u_div/N280 [21];
u_tinyriscv/u_div/N280 [20];
u_tinyriscv/u_div/N280 [19];
u_tinyriscv/u_div/N280 [18];
u_tinyriscv/u_div/N280 [17];
u_tinyriscv/u_div/N280 [16];
u_tinyriscv/u_div/N280 [15];
u_tinyriscv/u_div/N280 [14];
u_tinyriscv/u_div/N280 [13];
u_tinyriscv/u_div/N280 [12];
u_tinyriscv/u_div/N280 [11];
u_tinyriscv/u_div/N280 [10];
u_tinyriscv/u_div/N280 [9];
u_tinyriscv/u_div/N280 [8];
u_tinyriscv/u_div/N280 [7];
u_tinyriscv/u_div/N280 [6];
u_tinyriscv/u_div/N280 [5];
u_tinyriscv/u_div/N280 [4];
u_tinyriscv/u_div/N280 [3];
u_tinyriscv/u_div/N280 [2];
u_tinyriscv/u_div/N280 [1];
u_tinyriscv/u_div/N297 [30];
u_tinyriscv/u_div/count [30];
u_tinyriscv/u_div/count [29];
u_tinyriscv/u_div/count [28];
u_tinyriscv/u_div/count [27];
u_tinyriscv/u_div/count [26];
u_tinyriscv/u_div/count [25];
u_tinyriscv/u_div/count [24];
u_tinyriscv/u_div/count [23];
u_tinyriscv/u_div/count [22];
u_tinyriscv/u_div/count [21];
u_tinyriscv/u_div/count [20];
u_tinyriscv/u_div/count [19];
u_tinyriscv/u_div/count [18];
u_tinyriscv/u_div/count [17];
u_tinyriscv/u_div/count [16];
u_tinyriscv/u_div/count [15];
u_tinyriscv/u_div/count [14];
u_tinyriscv/u_div/count [13];
u_tinyriscv/u_div/count [12];
u_tinyriscv/u_div/count [11];
u_tinyriscv/u_div/count [10];
u_tinyriscv/u_div/count [9];
u_tinyriscv/u_div/count [8];
u_tinyriscv/u_div/count [7];
u_tinyriscv/u_div/count [6];
u_tinyriscv/u_div/count [5];
u_tinyriscv/u_div/count [4];
u_tinyriscv/u_div/count [3];
u_tinyriscv/u_div/count [2];
u_tinyriscv/u_div/count [1];
u_tinyriscv/u_div/count [0];
u_tinyriscv/u_div/div_remain [31];
u_tinyriscv/u_div/div_remain [30];
u_tinyriscv/u_div/div_remain [29];
u_tinyriscv/u_div/div_remain [28];
u_tinyriscv/u_div/div_remain [27];
u_tinyriscv/u_div/div_remain [26];
u_tinyriscv/u_div/div_remain [25];
u_tinyriscv/u_div/div_remain [24];
u_tinyriscv/u_div/div_remain [23];
u_tinyriscv/u_div/div_remain [22];
u_tinyriscv/u_div/div_remain [21];
u_tinyriscv/u_div/div_remain [20];
u_tinyriscv/u_div/div_remain [19];
u_tinyriscv/u_div/div_remain [18];
u_tinyriscv/u_div/div_remain [17];
u_tinyriscv/u_div/div_remain [16];
u_tinyriscv/u_div/div_remain [15];
u_tinyriscv/u_div/div_remain [14];
u_tinyriscv/u_div/div_remain [13];
u_tinyriscv/u_div/div_remain [12];
u_tinyriscv/u_div/div_remain [11];
u_tinyriscv/u_div/div_remain [10];
u_tinyriscv/u_div/div_remain [9];
u_tinyriscv/u_div/div_remain [8];
u_tinyriscv/u_div/div_remain [7];
u_tinyriscv/u_div/div_remain [6];
u_tinyriscv/u_div/div_remain [5];
u_tinyriscv/u_div/div_remain [4];
u_tinyriscv/u_div/div_remain [3];
u_tinyriscv/u_div/div_remain [2];
u_tinyriscv/u_div/div_remain [1];
u_tinyriscv/u_div/div_result [31];
u_tinyriscv/u_div/div_result [30];
u_tinyriscv/u_div/div_result [29];
u_tinyriscv/u_div/div_result [28];
u_tinyriscv/u_div/div_result [27];
u_tinyriscv/u_div/div_result [26];
u_tinyriscv/u_div/div_result [25];
u_tinyriscv/u_div/div_result [24];
u_tinyriscv/u_div/div_result [23];
u_tinyriscv/u_div/div_result [22];
u_tinyriscv/u_div/div_result [21];
u_tinyriscv/u_div/div_result [20];
u_tinyriscv/u_div/div_result [19];
u_tinyriscv/u_div/div_result [18];
u_tinyriscv/u_div/div_result [17];
u_tinyriscv/u_div/div_result [16];
u_tinyriscv/u_div/div_result [15];
u_tinyriscv/u_div/div_result [14];
u_tinyriscv/u_div/div_result [13];
u_tinyriscv/u_div/div_result [12];
u_tinyriscv/u_div/div_result [11];
u_tinyriscv/u_div/div_result [10];
u_tinyriscv/u_div/div_result [9];
u_tinyriscv/u_div/div_result [8];
u_tinyriscv/u_div/div_result [7];
u_tinyriscv/u_div/div_result [6];
u_tinyriscv/u_div/div_result [5];
u_tinyriscv/u_div/div_result [4];
u_tinyriscv/u_div/div_result [3];
u_tinyriscv/u_div/div_result [2];
u_tinyriscv/u_div/div_result [1];
u_tinyriscv/u_div/dividend_invert [31];
u_tinyriscv/u_div/dividend_invert [30];
u_tinyriscv/u_div/dividend_invert [29];
u_tinyriscv/u_div/dividend_invert [28];
u_tinyriscv/u_div/dividend_invert [27];
u_tinyriscv/u_div/dividend_invert [26];
u_tinyriscv/u_div/dividend_invert [25];
u_tinyriscv/u_div/dividend_invert [24];
u_tinyriscv/u_div/dividend_invert [23];
u_tinyriscv/u_div/dividend_invert [22];
u_tinyriscv/u_div/dividend_invert [21];
u_tinyriscv/u_div/dividend_invert [20];
u_tinyriscv/u_div/dividend_invert [19];
u_tinyriscv/u_div/dividend_invert [18];
u_tinyriscv/u_div/dividend_invert [17];
u_tinyriscv/u_div/dividend_invert [16];
u_tinyriscv/u_div/dividend_invert [15];
u_tinyriscv/u_div/dividend_invert [14];
u_tinyriscv/u_div/dividend_invert [13];
u_tinyriscv/u_div/dividend_invert [12];
u_tinyriscv/u_div/dividend_invert [11];
u_tinyriscv/u_div/dividend_invert [10];
u_tinyriscv/u_div/dividend_invert [9];
u_tinyriscv/u_div/dividend_invert [8];
u_tinyriscv/u_div/dividend_invert [7];
u_tinyriscv/u_div/dividend_invert [6];
u_tinyriscv/u_div/dividend_invert [5];
u_tinyriscv/u_div/dividend_invert [4];
u_tinyriscv/u_div/dividend_invert [3];
u_tinyriscv/u_div/dividend_invert [2];
u_tinyriscv/u_div/dividend_invert [1];
u_tinyriscv/u_div/dividend_invert [0];
u_tinyriscv/u_div/dividend_r [31];
u_tinyriscv/u_div/dividend_r [30];
u_tinyriscv/u_div/dividend_r [29];
u_tinyriscv/u_div/dividend_r [28];
u_tinyriscv/u_div/dividend_r [27];
u_tinyriscv/u_div/dividend_r [26];
u_tinyriscv/u_div/dividend_r [25];
u_tinyriscv/u_div/dividend_r [24];
u_tinyriscv/u_div/dividend_r [23];
u_tinyriscv/u_div/dividend_r [22];
u_tinyriscv/u_div/dividend_r [21];
u_tinyriscv/u_div/dividend_r [20];
u_tinyriscv/u_div/dividend_r [19];
u_tinyriscv/u_div/dividend_r [18];
u_tinyriscv/u_div/dividend_r [17];
u_tinyriscv/u_div/dividend_r [16];
u_tinyriscv/u_div/dividend_r [15];
u_tinyriscv/u_div/dividend_r [14];
u_tinyriscv/u_div/dividend_r [13];
u_tinyriscv/u_div/dividend_r [12];
u_tinyriscv/u_div/dividend_r [11];
u_tinyriscv/u_div/dividend_r [10];
u_tinyriscv/u_div/dividend_r [9];
u_tinyriscv/u_div/dividend_r [8];
u_tinyriscv/u_div/dividend_r [7];
u_tinyriscv/u_div/dividend_r [6];
u_tinyriscv/u_div/dividend_r [5];
u_tinyriscv/u_div/dividend_r [4];
u_tinyriscv/u_div/dividend_r [3];
u_tinyriscv/u_div/dividend_r [2];
u_tinyriscv/u_div/dividend_r [1];
u_tinyriscv/u_div/divisor_invert [31];
u_tinyriscv/u_div/divisor_invert [30];
u_tinyriscv/u_div/divisor_invert [29];
u_tinyriscv/u_div/divisor_invert [28];
u_tinyriscv/u_div/divisor_invert [27];
u_tinyriscv/u_div/divisor_invert [26];
u_tinyriscv/u_div/divisor_invert [25];
u_tinyriscv/u_div/divisor_invert [24];
u_tinyriscv/u_div/divisor_invert [23];
u_tinyriscv/u_div/divisor_invert [22];
u_tinyriscv/u_div/divisor_invert [21];
u_tinyriscv/u_div/divisor_invert [20];
u_tinyriscv/u_div/divisor_invert [19];
u_tinyriscv/u_div/divisor_invert [18];
u_tinyriscv/u_div/divisor_invert [17];
u_tinyriscv/u_div/divisor_invert [16];
u_tinyriscv/u_div/divisor_invert [15];
u_tinyriscv/u_div/divisor_invert [14];
u_tinyriscv/u_div/divisor_invert [13];
u_tinyriscv/u_div/divisor_invert [12];
u_tinyriscv/u_div/divisor_invert [11];
u_tinyriscv/u_div/divisor_invert [10];
u_tinyriscv/u_div/divisor_invert [9];
u_tinyriscv/u_div/divisor_invert [8];
u_tinyriscv/u_div/divisor_invert [7];
u_tinyriscv/u_div/divisor_invert [6];
u_tinyriscv/u_div/divisor_invert [5];
u_tinyriscv/u_div/divisor_invert [4];
u_tinyriscv/u_div/divisor_invert [3];
u_tinyriscv/u_div/divisor_invert [2];
u_tinyriscv/u_div/divisor_invert [1];
u_tinyriscv/u_div/divisor_invert [0];
u_tinyriscv/u_div/divisor_r [31];
u_tinyriscv/u_div/divisor_r [30];
u_tinyriscv/u_div/divisor_r [29];
u_tinyriscv/u_div/divisor_r [28];
u_tinyriscv/u_div/divisor_r [27];
u_tinyriscv/u_div/divisor_r [26];
u_tinyriscv/u_div/divisor_r [25];
u_tinyriscv/u_div/divisor_r [24];
u_tinyriscv/u_div/divisor_r [23];
u_tinyriscv/u_div/divisor_r [22];
u_tinyriscv/u_div/divisor_r [21];
u_tinyriscv/u_div/divisor_r [20];
u_tinyriscv/u_div/divisor_r [19];
u_tinyriscv/u_div/divisor_r [18];
u_tinyriscv/u_div/divisor_r [17];
u_tinyriscv/u_div/divisor_r [16];
u_tinyriscv/u_div/divisor_r [15];
u_tinyriscv/u_div/divisor_r [14];
u_tinyriscv/u_div/divisor_r [13];
u_tinyriscv/u_div/divisor_r [12];
u_tinyriscv/u_div/divisor_r [11];
u_tinyriscv/u_div/divisor_r [10];
u_tinyriscv/u_div/divisor_r [9];
u_tinyriscv/u_div/divisor_r [8];
u_tinyriscv/u_div/divisor_r [7];
u_tinyriscv/u_div/divisor_r [6];
u_tinyriscv/u_div/divisor_r [5];
u_tinyriscv/u_div/divisor_r [4];
u_tinyriscv/u_div/divisor_r [3];
u_tinyriscv/u_div/divisor_r [2];
u_tinyriscv/u_div/divisor_r [1];
u_tinyriscv/u_div/minuend [31];
u_tinyriscv/u_div/minuend [30];
u_tinyriscv/u_div/minuend [29];
u_tinyriscv/u_div/minuend [28];
u_tinyriscv/u_div/minuend [27];
u_tinyriscv/u_div/minuend [26];
u_tinyriscv/u_div/minuend [25];
u_tinyriscv/u_div/minuend [24];
u_tinyriscv/u_div/minuend [23];
u_tinyriscv/u_div/minuend [22];
u_tinyriscv/u_div/minuend [21];
u_tinyriscv/u_div/minuend [20];
u_tinyriscv/u_div/minuend [19];
u_tinyriscv/u_div/minuend [18];
u_tinyriscv/u_div/minuend [17];
u_tinyriscv/u_div/minuend [16];
u_tinyriscv/u_div/minuend [15];
u_tinyriscv/u_div/minuend [14];
u_tinyriscv/u_div/minuend [13];
u_tinyriscv/u_div/minuend [12];
u_tinyriscv/u_div/minuend [11];
u_tinyriscv/u_div/minuend [10];
u_tinyriscv/u_div/minuend [9];
u_tinyriscv/u_div/minuend [8];
u_tinyriscv/u_div/minuend [7];
u_tinyriscv/u_div/minuend [6];
u_tinyriscv/u_div/minuend [5];
u_tinyriscv/u_div/minuend [4];
u_tinyriscv/u_div/minuend [3];
u_tinyriscv/u_div/minuend [2];
u_tinyriscv/u_div/minuend [1];
u_tinyriscv/u_div/minuend [0];
u_tinyriscv/u_div/minuend_sub_res [31];
u_tinyriscv/u_div/minuend_sub_res [30];
u_tinyriscv/u_div/minuend_sub_res [29];
u_tinyriscv/u_div/minuend_sub_res [28];
u_tinyriscv/u_div/minuend_sub_res [27];
u_tinyriscv/u_div/minuend_sub_res [26];
u_tinyriscv/u_div/minuend_sub_res [25];
u_tinyriscv/u_div/minuend_sub_res [24];
u_tinyriscv/u_div/minuend_sub_res [23];
u_tinyriscv/u_div/minuend_sub_res [22];
u_tinyriscv/u_div/minuend_sub_res [21];
u_tinyriscv/u_div/minuend_sub_res [20];
u_tinyriscv/u_div/minuend_sub_res [19];
u_tinyriscv/u_div/minuend_sub_res [18];
u_tinyriscv/u_div/minuend_sub_res [17];
u_tinyriscv/u_div/minuend_sub_res [16];
u_tinyriscv/u_div/minuend_sub_res [15];
u_tinyriscv/u_div/minuend_sub_res [14];
u_tinyriscv/u_div/minuend_sub_res [13];
u_tinyriscv/u_div/minuend_sub_res [12];
u_tinyriscv/u_div/minuend_sub_res [11];
u_tinyriscv/u_div/minuend_sub_res [10];
u_tinyriscv/u_div/minuend_sub_res [9];
u_tinyriscv/u_div/minuend_sub_res [8];
u_tinyriscv/u_div/minuend_sub_res [7];
u_tinyriscv/u_div/minuend_sub_res [6];
u_tinyriscv/u_div/minuend_sub_res [5];
u_tinyriscv/u_div/minuend_sub_res [4];
u_tinyriscv/u_div/minuend_sub_res [3];
u_tinyriscv/u_div/minuend_sub_res [2];
u_tinyriscv/u_div/minuend_sub_res [1];
u_tinyriscv/u_div/minuend_sub_res [0];
u_tinyriscv/u_div/op_r [2];
u_tinyriscv/u_div/op_r [1];
u_tinyriscv/u_div/op_r [0];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [31];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [29];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [27];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [25];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [23];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [21];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [19];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [17];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [15];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [13];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [11];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [9];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [7];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [5];
u_tinyriscv/u_div/u_tinyriscv/u_div/N8.co [3];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [31];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [29];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [27];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [25];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [23];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [21];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [19];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [17];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [15];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [13];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [11];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [9];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [7];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [5];
u_tinyriscv/u_div/u_tinyriscv/u_div/N9.co [3];
u_tinyriscv/u_div/u_tinyriscv/u_div/N10.co [26];
u_tinyriscv/u_div/u_tinyriscv/u_div/N10.co [22];
u_tinyriscv/u_div/u_tinyriscv/u_div/N10.co [18];
u_tinyriscv/u_div/u_tinyriscv/u_div/N10.co [14];
u_tinyriscv/u_div/u_tinyriscv/u_div/N10.co [10];
u_tinyriscv/u_div/u_tinyriscv/u_div/N10.co [6];
u_tinyriscv/u_div/u_tinyriscv/u_div/N10.co [2];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [30];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [28];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [26];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [24];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [22];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [20];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [18];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [16];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [14];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [12];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [10];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [8];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [6];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [4];
u_tinyriscv/u_div/u_tinyriscv/u_div/N12.co [2];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [31];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [29];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [27];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [25];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [23];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [21];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [19];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [17];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [15];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [13];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [11];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [9];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [7];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [5];
u_tinyriscv/u_div/u_tinyriscv/u_div/N127.co [3];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [31];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [29];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [27];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [25];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [23];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [21];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [19];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [17];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [15];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [13];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [11];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [9];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [7];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [5];
u_tinyriscv/u_div/u_tinyriscv/u_div/N129.co [3];
u_tinyriscv/u_ex/N27 [1];
u_tinyriscv/u_ex/N27 [0];
u_tinyriscv/u_ex/N32 [1];
u_tinyriscv/u_ex/N32 [0];
u_tinyriscv/u_ex/N52 [31];
u_tinyriscv/u_ex/N52 [30];
u_tinyriscv/u_ex/N52 [29];
u_tinyriscv/u_ex/N52 [28];
u_tinyriscv/u_ex/N52 [27];
u_tinyriscv/u_ex/N52 [26];
u_tinyriscv/u_ex/N52 [25];
u_tinyriscv/u_ex/N52 [24];
u_tinyriscv/u_ex/N52 [23];
u_tinyriscv/u_ex/N52 [22];
u_tinyriscv/u_ex/N52 [21];
u_tinyriscv/u_ex/N52 [20];
u_tinyriscv/u_ex/N52 [19];
u_tinyriscv/u_ex/N52 [18];
u_tinyriscv/u_ex/N52 [17];
u_tinyriscv/u_ex/N52 [16];
u_tinyriscv/u_ex/N52 [15];
u_tinyriscv/u_ex/N52 [14];
u_tinyriscv/u_ex/N52 [13];
u_tinyriscv/u_ex/N52 [12];
u_tinyriscv/u_ex/N52 [11];
u_tinyriscv/u_ex/N52 [10];
u_tinyriscv/u_ex/N52 [9];
u_tinyriscv/u_ex/N52 [8];
u_tinyriscv/u_ex/N52 [7];
u_tinyriscv/u_ex/N52 [6];
u_tinyriscv/u_ex/N52 [5];
u_tinyriscv/u_ex/N52 [4];
u_tinyriscv/u_ex/N52 [3];
u_tinyriscv/u_ex/N52 [2];
u_tinyriscv/u_ex/N52 [1];
u_tinyriscv/u_ex/N52 [0];
u_tinyriscv/u_ex/N155 [19];
u_tinyriscv/u_ex/N155 [16];
u_tinyriscv/u_ex/N155 [8];
u_tinyriscv/u_ex/N155 [7];
u_tinyriscv/u_ex/N173 [19];
u_tinyriscv/u_ex/N173 [7];
u_tinyriscv/u_ex/N180 [29];
u_tinyriscv/u_ex/N180 [27];
u_tinyriscv/u_ex/N180 [25];
u_tinyriscv/u_ex/N180 [23];
u_tinyriscv/u_ex/N180 [21];
u_tinyriscv/u_ex/N180 [13];
u_tinyriscv/u_ex/N180 [11];
u_tinyriscv/u_ex/N180 [10];
u_tinyriscv/u_ex/N180 [9];
u_tinyriscv/u_ex/N180 [8];
u_tinyriscv/u_ex/N182 [16];
u_tinyriscv/u_ex/N220 [31];
u_tinyriscv/u_ex/N220 [30];
u_tinyriscv/u_ex/N220 [29];
u_tinyriscv/u_ex/N220 [28];
u_tinyriscv/u_ex/N220 [27];
u_tinyriscv/u_ex/N220 [26];
u_tinyriscv/u_ex/N220 [25];
u_tinyriscv/u_ex/N220 [24];
u_tinyriscv/u_ex/N220 [23];
u_tinyriscv/u_ex/N220 [22];
u_tinyriscv/u_ex/N220 [21];
u_tinyriscv/u_ex/N220 [20];
u_tinyriscv/u_ex/N220 [19];
u_tinyriscv/u_ex/N220 [18];
u_tinyriscv/u_ex/N220 [17];
u_tinyriscv/u_ex/N220 [16];
u_tinyriscv/u_ex/N220 [15];
u_tinyriscv/u_ex/N220 [14];
u_tinyriscv/u_ex/N220 [13];
u_tinyriscv/u_ex/N220 [12];
u_tinyriscv/u_ex/N220 [11];
u_tinyriscv/u_ex/N220 [10];
u_tinyriscv/u_ex/N220 [9];
u_tinyriscv/u_ex/N220 [8];
u_tinyriscv/u_ex/N220 [7];
u_tinyriscv/u_ex/N220 [6];
u_tinyriscv/u_ex/N220 [5];
u_tinyriscv/u_ex/N220 [4];
u_tinyriscv/u_ex/N220 [3];
u_tinyriscv/u_ex/N220 [2];
u_tinyriscv/u_ex/N220 [1];
u_tinyriscv/u_ex/N220 [0];
u_tinyriscv/u_ex/N227 [31];
u_tinyriscv/u_ex/N227 [30];
u_tinyriscv/u_ex/N227 [29];
u_tinyriscv/u_ex/N227 [28];
u_tinyriscv/u_ex/N227 [27];
u_tinyriscv/u_ex/N227 [26];
u_tinyriscv/u_ex/N227 [25];
u_tinyriscv/u_ex/N227 [24];
u_tinyriscv/u_ex/N227 [23];
u_tinyriscv/u_ex/N227 [22];
u_tinyriscv/u_ex/N227 [21];
u_tinyriscv/u_ex/N227 [20];
u_tinyriscv/u_ex/N227 [19];
u_tinyriscv/u_ex/N227 [18];
u_tinyriscv/u_ex/N227 [17];
u_tinyriscv/u_ex/N227 [16];
u_tinyriscv/u_ex/N256 [19];
u_tinyriscv/u_ex/N256 [8];
u_tinyriscv/u_ex/N258 [16];
u_tinyriscv/u_ex/N295 [21];
u_tinyriscv/u_ex/N295 [2];
u_tinyriscv/u_ex/N295 [1];
u_tinyriscv/u_ex/N369 [3];
u_tinyriscv/u_ex/N369 [2];
u_tinyriscv/u_ex/N369 [1];
u_tinyriscv/u_ex/N369 [0];
u_tinyriscv/u_ex/N427 [7];
u_tinyriscv/u_ex/N438 [15];
u_tinyriscv/u_ex/N438 [14];
u_tinyriscv/u_ex/N438 [13];
u_tinyriscv/u_ex/N438 [12];
u_tinyriscv/u_ex/N438 [11];
u_tinyriscv/u_ex/N438 [10];
u_tinyriscv/u_ex/N438 [9];
u_tinyriscv/u_ex/N438 [8];
u_tinyriscv/u_ex/N577 [31];
u_tinyriscv/u_ex/N577 [30];
u_tinyriscv/u_ex/N577 [29];
u_tinyriscv/u_ex/N577 [28];
u_tinyriscv/u_ex/N577 [27];
u_tinyriscv/u_ex/N577 [26];
u_tinyriscv/u_ex/N577 [25];
u_tinyriscv/u_ex/N577 [24];
u_tinyriscv/u_ex/N577 [23];
u_tinyriscv/u_ex/N577 [22];
u_tinyriscv/u_ex/N577 [21];
u_tinyriscv/u_ex/N577 [20];
u_tinyriscv/u_ex/N577 [19];
u_tinyriscv/u_ex/N577 [18];
u_tinyriscv/u_ex/N577 [17];
u_tinyriscv/u_ex/N577 [16];
u_tinyriscv/u_ex/N577 [15];
u_tinyriscv/u_ex/N577 [14];
u_tinyriscv/u_ex/N577 [13];
u_tinyriscv/u_ex/N577 [12];
u_tinyriscv/u_ex/N577 [11];
u_tinyriscv/u_ex/N577 [10];
u_tinyriscv/u_ex/N577 [9];
u_tinyriscv/u_ex/N577 [8];
u_tinyriscv/u_ex/N577 [7];
u_tinyriscv/u_ex/N577 [6];
u_tinyriscv/u_ex/N577 [5];
u_tinyriscv/u_ex/N577 [4];
u_tinyriscv/u_ex/N577 [3];
u_tinyriscv/u_ex/N577 [2];
u_tinyriscv/u_ex/N577 [1];
u_tinyriscv/u_ex/N577 [0];
u_tinyriscv/u_ex/N635 [31];
u_tinyriscv/u_ex/N635 [30];
u_tinyriscv/u_ex/N635 [29];
u_tinyriscv/u_ex/N635 [28];
u_tinyriscv/u_ex/N635 [27];
u_tinyriscv/u_ex/N635 [26];
u_tinyriscv/u_ex/N635 [25];
u_tinyriscv/u_ex/N635 [24];
u_tinyriscv/u_ex/N635 [23];
u_tinyriscv/u_ex/N635 [22];
u_tinyriscv/u_ex/N635 [21];
u_tinyriscv/u_ex/N635 [20];
u_tinyriscv/u_ex/N635 [19];
u_tinyriscv/u_ex/N635 [18];
u_tinyriscv/u_ex/N635 [17];
u_tinyriscv/u_ex/N635 [16];
u_tinyriscv/u_ex/N635 [15];
u_tinyriscv/u_ex/N635 [14];
u_tinyriscv/u_ex/N635 [13];
u_tinyriscv/u_ex/N635 [12];
u_tinyriscv/u_ex/N635 [11];
u_tinyriscv/u_ex/N635 [10];
u_tinyriscv/u_ex/N635 [9];
u_tinyriscv/u_ex/N635 [8];
u_tinyriscv/u_ex/N635 [7];
u_tinyriscv/u_ex/N635 [6];
u_tinyriscv/u_ex/N635 [5];
u_tinyriscv/u_ex/N635 [4];
u_tinyriscv/u_ex/N635 [3];
u_tinyriscv/u_ex/N635 [2];
u_tinyriscv/u_ex/N635 [1];
u_tinyriscv/u_ex/N635 [0];
u_tinyriscv/u_ex/div_wdata [31];
u_tinyriscv/u_ex/div_wdata [3];
u_tinyriscv/u_ex/div_wdata [2];
u_tinyriscv/u_ex/mul_op1 [31];
u_tinyriscv/u_ex/mul_op1 [30];
u_tinyriscv/u_ex/mul_op1 [29];
u_tinyriscv/u_ex/mul_op1 [28];
u_tinyriscv/u_ex/mul_op1 [27];
u_tinyriscv/u_ex/mul_op1 [26];
u_tinyriscv/u_ex/mul_op1 [25];
u_tinyriscv/u_ex/mul_op1 [24];
u_tinyriscv/u_ex/mul_op1 [23];
u_tinyriscv/u_ex/mul_op1 [22];
u_tinyriscv/u_ex/mul_op1 [21];
u_tinyriscv/u_ex/mul_op1 [20];
u_tinyriscv/u_ex/mul_op1 [19];
u_tinyriscv/u_ex/mul_op1 [18];
u_tinyriscv/u_ex/mul_op1 [17];
u_tinyriscv/u_ex/mul_op1 [16];
u_tinyriscv/u_ex/mul_op1 [15];
u_tinyriscv/u_ex/mul_op1 [14];
u_tinyriscv/u_ex/mul_op1 [13];
u_tinyriscv/u_ex/mul_op1 [12];
u_tinyriscv/u_ex/mul_op1 [11];
u_tinyriscv/u_ex/mul_op1 [10];
u_tinyriscv/u_ex/mul_op1 [9];
u_tinyriscv/u_ex/mul_op1 [8];
u_tinyriscv/u_ex/mul_op1 [7];
u_tinyriscv/u_ex/mul_op1 [6];
u_tinyriscv/u_ex/mul_op1 [5];
u_tinyriscv/u_ex/mul_op1 [4];
u_tinyriscv/u_ex/mul_op1 [3];
u_tinyriscv/u_ex/mul_op1 [2];
u_tinyriscv/u_ex/mul_op1 [1];
u_tinyriscv/u_ex/mul_op1 [0];
u_tinyriscv/u_ex/mul_op2 [31];
u_tinyriscv/u_ex/mul_op2 [30];
u_tinyriscv/u_ex/mul_op2 [29];
u_tinyriscv/u_ex/mul_op2 [28];
u_tinyriscv/u_ex/mul_op2 [27];
u_tinyriscv/u_ex/mul_op2 [26];
u_tinyriscv/u_ex/mul_op2 [25];
u_tinyriscv/u_ex/mul_op2 [24];
u_tinyriscv/u_ex/mul_op2 [23];
u_tinyriscv/u_ex/mul_op2 [22];
u_tinyriscv/u_ex/mul_op2 [21];
u_tinyriscv/u_ex/mul_op2 [20];
u_tinyriscv/u_ex/mul_op2 [19];
u_tinyriscv/u_ex/mul_op2 [18];
u_tinyriscv/u_ex/mul_op2 [17];
u_tinyriscv/u_ex/mul_op2 [16];
u_tinyriscv/u_ex/mul_op2 [15];
u_tinyriscv/u_ex/mul_op2 [14];
u_tinyriscv/u_ex/mul_op2 [13];
u_tinyriscv/u_ex/mul_op2 [12];
u_tinyriscv/u_ex/mul_op2 [11];
u_tinyriscv/u_ex/mul_op2 [10];
u_tinyriscv/u_ex/mul_op2 [9];
u_tinyriscv/u_ex/mul_op2 [8];
u_tinyriscv/u_ex/mul_op2 [7];
u_tinyriscv/u_ex/mul_op2 [6];
u_tinyriscv/u_ex/mul_op2 [5];
u_tinyriscv/u_ex/mul_op2 [4];
u_tinyriscv/u_ex/mul_op2 [3];
u_tinyriscv/u_ex/mul_op2 [2];
u_tinyriscv/u_ex/mul_op2 [1];
u_tinyriscv/u_ex/mul_op2 [0];
u_tinyriscv/u_ex/mul_temp [63];
u_tinyriscv/u_ex/mul_temp [62];
u_tinyriscv/u_ex/mul_temp [61];
u_tinyriscv/u_ex/mul_temp [60];
u_tinyriscv/u_ex/mul_temp [59];
u_tinyriscv/u_ex/mul_temp [58];
u_tinyriscv/u_ex/mul_temp [57];
u_tinyriscv/u_ex/mul_temp [56];
u_tinyriscv/u_ex/mul_temp [55];
u_tinyriscv/u_ex/mul_temp [54];
u_tinyriscv/u_ex/mul_temp [53];
u_tinyriscv/u_ex/mul_temp [52];
u_tinyriscv/u_ex/mul_temp [51];
u_tinyriscv/u_ex/mul_temp [50];
u_tinyriscv/u_ex/mul_temp [49];
u_tinyriscv/u_ex/mul_temp [48];
u_tinyriscv/u_ex/mul_temp [47];
u_tinyriscv/u_ex/mul_temp [46];
u_tinyriscv/u_ex/mul_temp [45];
u_tinyriscv/u_ex/mul_temp [44];
u_tinyriscv/u_ex/mul_temp [43];
u_tinyriscv/u_ex/mul_temp [42];
u_tinyriscv/u_ex/mul_temp [41];
u_tinyriscv/u_ex/mul_temp [40];
u_tinyriscv/u_ex/mul_temp [39];
u_tinyriscv/u_ex/mul_temp [38];
u_tinyriscv/u_ex/mul_temp [37];
u_tinyriscv/u_ex/mul_temp [36];
u_tinyriscv/u_ex/mul_temp [35];
u_tinyriscv/u_ex/mul_temp [34];
u_tinyriscv/u_ex/mul_temp [33];
u_tinyriscv/u_ex/mul_temp [32];
u_tinyriscv/u_ex/mul_temp [31];
u_tinyriscv/u_ex/mul_temp [30];
u_tinyriscv/u_ex/mul_temp [29];
u_tinyriscv/u_ex/mul_temp [28];
u_tinyriscv/u_ex/mul_temp [27];
u_tinyriscv/u_ex/mul_temp [26];
u_tinyriscv/u_ex/mul_temp [25];
u_tinyriscv/u_ex/mul_temp [24];
u_tinyriscv/u_ex/mul_temp [23];
u_tinyriscv/u_ex/mul_temp [22];
u_tinyriscv/u_ex/mul_temp [21];
u_tinyriscv/u_ex/mul_temp [20];
u_tinyriscv/u_ex/mul_temp [19];
u_tinyriscv/u_ex/mul_temp [18];
u_tinyriscv/u_ex/mul_temp [17];
u_tinyriscv/u_ex/mul_temp [16];
u_tinyriscv/u_ex/mul_temp [15];
u_tinyriscv/u_ex/mul_temp [14];
u_tinyriscv/u_ex/mul_temp [13];
u_tinyriscv/u_ex/mul_temp [12];
u_tinyriscv/u_ex/mul_temp [11];
u_tinyriscv/u_ex/mul_temp [10];
u_tinyriscv/u_ex/mul_temp [9];
u_tinyriscv/u_ex/mul_temp [8];
u_tinyriscv/u_ex/mul_temp [7];
u_tinyriscv/u_ex/mul_temp [6];
u_tinyriscv/u_ex/mul_temp [5];
u_tinyriscv/u_ex/mul_temp [4];
u_tinyriscv/u_ex/mul_temp [3];
u_tinyriscv/u_ex/mul_temp [2];
u_tinyriscv/u_ex/mul_temp [1];
u_tinyriscv/u_ex/mul_temp [0];
u_tinyriscv/u_ex/mul_temp_invert [63];
u_tinyriscv/u_ex/mul_temp_invert [62];
u_tinyriscv/u_ex/mul_temp_invert [61];
u_tinyriscv/u_ex/mul_temp_invert [60];
u_tinyriscv/u_ex/mul_temp_invert [59];
u_tinyriscv/u_ex/mul_temp_invert [58];
u_tinyriscv/u_ex/mul_temp_invert [57];
u_tinyriscv/u_ex/mul_temp_invert [56];
u_tinyriscv/u_ex/mul_temp_invert [55];
u_tinyriscv/u_ex/mul_temp_invert [54];
u_tinyriscv/u_ex/mul_temp_invert [53];
u_tinyriscv/u_ex/mul_temp_invert [52];
u_tinyriscv/u_ex/mul_temp_invert [51];
u_tinyriscv/u_ex/mul_temp_invert [50];
u_tinyriscv/u_ex/mul_temp_invert [49];
u_tinyriscv/u_ex/mul_temp_invert [48];
u_tinyriscv/u_ex/mul_temp_invert [47];
u_tinyriscv/u_ex/mul_temp_invert [46];
u_tinyriscv/u_ex/mul_temp_invert [45];
u_tinyriscv/u_ex/mul_temp_invert [44];
u_tinyriscv/u_ex/mul_temp_invert [43];
u_tinyriscv/u_ex/mul_temp_invert [42];
u_tinyriscv/u_ex/mul_temp_invert [41];
u_tinyriscv/u_ex/mul_temp_invert [40];
u_tinyriscv/u_ex/mul_temp_invert [39];
u_tinyriscv/u_ex/mul_temp_invert [38];
u_tinyriscv/u_ex/mul_temp_invert [37];
u_tinyriscv/u_ex/mul_temp_invert [36];
u_tinyriscv/u_ex/mul_temp_invert [35];
u_tinyriscv/u_ex/mul_temp_invert [34];
u_tinyriscv/u_ex/mul_temp_invert [33];
u_tinyriscv/u_ex/mul_temp_invert [32];
u_tinyriscv/u_ex/op1_add_op2_res [31];
u_tinyriscv/u_ex/op1_add_op2_res [30];
u_tinyriscv/u_ex/op1_add_op2_res [29];
u_tinyriscv/u_ex/op1_add_op2_res [28];
u_tinyriscv/u_ex/op1_add_op2_res [27];
u_tinyriscv/u_ex/op1_add_op2_res [26];
u_tinyriscv/u_ex/op1_add_op2_res [25];
u_tinyriscv/u_ex/op1_add_op2_res [24];
u_tinyriscv/u_ex/op1_add_op2_res [23];
u_tinyriscv/u_ex/op1_add_op2_res [22];
u_tinyriscv/u_ex/op1_add_op2_res [21];
u_tinyriscv/u_ex/op1_add_op2_res [20];
u_tinyriscv/u_ex/op1_add_op2_res [19];
u_tinyriscv/u_ex/op1_add_op2_res [18];
u_tinyriscv/u_ex/op1_add_op2_res [17];
u_tinyriscv/u_ex/op1_add_op2_res [16];
u_tinyriscv/u_ex/op1_add_op2_res [15];
u_tinyriscv/u_ex/op1_add_op2_res [14];
u_tinyriscv/u_ex/op1_add_op2_res [13];
u_tinyriscv/u_ex/op1_add_op2_res [12];
u_tinyriscv/u_ex/op1_add_op2_res [11];
u_tinyriscv/u_ex/op1_add_op2_res [10];
u_tinyriscv/u_ex/op1_add_op2_res [9];
u_tinyriscv/u_ex/op1_add_op2_res [8];
u_tinyriscv/u_ex/op1_add_op2_res [7];
u_tinyriscv/u_ex/op1_add_op2_res [6];
u_tinyriscv/u_ex/op1_add_op2_res [5];
u_tinyriscv/u_ex/op1_add_op2_res [4];
u_tinyriscv/u_ex/op1_add_op2_res [3];
u_tinyriscv/u_ex/op1_add_op2_res [2];
u_tinyriscv/u_ex/op1_add_op2_res [1];
u_tinyriscv/u_ex/op1_add_op2_res [0];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [31];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [30];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [29];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [28];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [27];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [26];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [25];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [24];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [23];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [22];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [21];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [20];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [19];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [18];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [17];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [16];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [15];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [14];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [13];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [12];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [11];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [10];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [9];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [8];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [7];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [6];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [5];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [4];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [3];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [2];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [1];
u_tinyriscv/u_ex/op1_jump_add_op2_jump_res [0];
u_tinyriscv/u_ex/reg1_data_invert [31];
u_tinyriscv/u_ex/reg1_data_invert [30];
u_tinyriscv/u_ex/reg1_data_invert [29];
u_tinyriscv/u_ex/reg1_data_invert [28];
u_tinyriscv/u_ex/reg1_data_invert [27];
u_tinyriscv/u_ex/reg1_data_invert [26];
u_tinyriscv/u_ex/reg1_data_invert [25];
u_tinyriscv/u_ex/reg1_data_invert [24];
u_tinyriscv/u_ex/reg1_data_invert [23];
u_tinyriscv/u_ex/reg1_data_invert [22];
u_tinyriscv/u_ex/reg1_data_invert [21];
u_tinyriscv/u_ex/reg1_data_invert [20];
u_tinyriscv/u_ex/reg1_data_invert [19];
u_tinyriscv/u_ex/reg1_data_invert [18];
u_tinyriscv/u_ex/reg1_data_invert [17];
u_tinyriscv/u_ex/reg1_data_invert [16];
u_tinyriscv/u_ex/reg1_data_invert [15];
u_tinyriscv/u_ex/reg1_data_invert [14];
u_tinyriscv/u_ex/reg1_data_invert [13];
u_tinyriscv/u_ex/reg1_data_invert [12];
u_tinyriscv/u_ex/reg1_data_invert [11];
u_tinyriscv/u_ex/reg1_data_invert [10];
u_tinyriscv/u_ex/reg1_data_invert [9];
u_tinyriscv/u_ex/reg1_data_invert [8];
u_tinyriscv/u_ex/reg1_data_invert [7];
u_tinyriscv/u_ex/reg1_data_invert [6];
u_tinyriscv/u_ex/reg1_data_invert [5];
u_tinyriscv/u_ex/reg1_data_invert [4];
u_tinyriscv/u_ex/reg1_data_invert [3];
u_tinyriscv/u_ex/reg1_data_invert [2];
u_tinyriscv/u_ex/reg1_data_invert [1];
u_tinyriscv/u_ex/reg2_data_invert [31];
u_tinyriscv/u_ex/reg2_data_invert [30];
u_tinyriscv/u_ex/reg2_data_invert [29];
u_tinyriscv/u_ex/reg2_data_invert [28];
u_tinyriscv/u_ex/reg2_data_invert [27];
u_tinyriscv/u_ex/reg2_data_invert [26];
u_tinyriscv/u_ex/reg2_data_invert [25];
u_tinyriscv/u_ex/reg2_data_invert [24];
u_tinyriscv/u_ex/reg2_data_invert [23];
u_tinyriscv/u_ex/reg2_data_invert [22];
u_tinyriscv/u_ex/reg2_data_invert [21];
u_tinyriscv/u_ex/reg2_data_invert [20];
u_tinyriscv/u_ex/reg2_data_invert [19];
u_tinyriscv/u_ex/reg2_data_invert [18];
u_tinyriscv/u_ex/reg2_data_invert [17];
u_tinyriscv/u_ex/reg2_data_invert [16];
u_tinyriscv/u_ex/reg2_data_invert [15];
u_tinyriscv/u_ex/reg2_data_invert [14];
u_tinyriscv/u_ex/reg2_data_invert [13];
u_tinyriscv/u_ex/reg2_data_invert [12];
u_tinyriscv/u_ex/reg2_data_invert [11];
u_tinyriscv/u_ex/reg2_data_invert [10];
u_tinyriscv/u_ex/reg2_data_invert [9];
u_tinyriscv/u_ex/reg2_data_invert [8];
u_tinyriscv/u_ex/reg2_data_invert [7];
u_tinyriscv/u_ex/reg2_data_invert [6];
u_tinyriscv/u_ex/reg2_data_invert [5];
u_tinyriscv/u_ex/reg2_data_invert [4];
u_tinyriscv/u_ex/reg2_data_invert [3];
u_tinyriscv/u_ex/reg2_data_invert [2];
u_tinyriscv/u_ex/reg2_data_invert [1];
u_tinyriscv/u_ex/reg_wdata [31];
u_tinyriscv/u_ex/reg_wdata [1];
u_tinyriscv/u_ex/reg_wdata [0];
u_tinyriscv/u_ex/sr_shift_mask [19];
u_tinyriscv/u_ex/sri_shift_mask [29];
u_tinyriscv/u_ex/sri_shift_mask [27];
u_tinyriscv/u_ex/sri_shift_mask [25];
u_tinyriscv/u_ex/sri_shift_mask [23];
u_tinyriscv/u_ex/sri_shift_mask [21];
u_tinyriscv/u_ex/sri_shift_mask [13];
u_tinyriscv/u_ex/sri_shift_mask [11];
u_tinyriscv/u_ex/sri_shift_mask [9];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N14.co [26];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N14.co [22];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N14.co [18];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N14.co [14];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N14.co [10];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N14.co [6];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N14.co [2];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N18.co [26];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N18.co [22];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N18.co [18];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N18.co [14];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N18.co [10];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N18.co [6];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N18.co [2];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [30];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [28];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [26];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [24];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [22];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [20];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [18];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [16];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [14];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [12];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [10];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [8];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [6];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [4];
u_tinyriscv/u_ex/u_tinyriscv/u_ex/N220.co [2];
u_tinyriscv/u_id/N112 [1];
u_tinyriscv/u_id/N160 [31];
u_tinyriscv/u_id/N160 [9];
u_tinyriscv/u_id/N160 [4];
u_tinyriscv/u_id/N160 [3];
u_tinyriscv/u_id/N160 [2];
u_tinyriscv/u_pc_reg/N9 [31];
u_tinyriscv/u_pc_reg/N9 [30];
u_tinyriscv/u_pc_reg/N9 [29];
u_tinyriscv/u_pc_reg/N9 [28];
u_tinyriscv/u_pc_reg/N9 [27];
u_tinyriscv/u_pc_reg/N9 [26];
u_tinyriscv/u_pc_reg/N9 [25];
u_tinyriscv/u_pc_reg/N9 [24];
u_tinyriscv/u_pc_reg/N9 [23];
u_tinyriscv/u_pc_reg/N9 [22];
u_tinyriscv/u_pc_reg/N9 [21];
u_tinyriscv/u_pc_reg/N9 [20];
u_tinyriscv/u_pc_reg/N9 [19];
u_tinyriscv/u_pc_reg/N9 [18];
u_tinyriscv/u_pc_reg/N9 [17];
u_tinyriscv/u_pc_reg/N9 [16];
u_tinyriscv/u_pc_reg/N9 [15];
u_tinyriscv/u_pc_reg/N9 [14];
u_tinyriscv/u_pc_reg/N9 [13];
u_tinyriscv/u_pc_reg/N9 [12];
u_tinyriscv/u_pc_reg/N9 [11];
u_tinyriscv/u_pc_reg/N9 [10];
u_tinyriscv/u_pc_reg/N9 [9];
u_tinyriscv/u_pc_reg/N9 [8];
u_tinyriscv/u_pc_reg/N9 [7];
u_tinyriscv/u_pc_reg/N9 [6];
u_tinyriscv/u_pc_reg/N9 [5];
u_tinyriscv/u_pc_reg/N9 [4];
u_tinyriscv/u_pc_reg/N9 [3];
u_tinyriscv/u_pc_reg/N9 [2];
u_tinyriscv/u_regs/N33 [3];
u_tinyriscv/u_regs/N33 [2];
u_tinyriscv/u_regs/N42 [4];
u_tinyriscv/u_regs/N42 [3];
u_tinyriscv/u_regs/N42 [2];
u_tinyriscv/u_regs/N79 [31];
u_tinyriscv/u_regs/N79 [30];
u_tinyriscv/u_regs/N79 [29];
u_tinyriscv/u_regs/N79 [28];
u_tinyriscv/u_regs/N79 [27];
u_tinyriscv/u_regs/N79 [26];
u_tinyriscv/u_regs/N79 [25];
u_tinyriscv/u_regs/N79 [24];
u_tinyriscv/u_regs/N79 [23];
u_tinyriscv/u_regs/N79 [22];
u_tinyriscv/u_regs/N79 [21];
u_tinyriscv/u_regs/N79 [20];
u_tinyriscv/u_regs/N79 [19];
u_tinyriscv/u_regs/N79 [18];
u_tinyriscv/u_regs/N79 [17];
u_tinyriscv/u_regs/N79 [16];
u_tinyriscv/u_regs/N79 [15];
u_tinyriscv/u_regs/N79 [14];
u_tinyriscv/u_regs/N79 [13];
u_tinyriscv/u_regs/N79 [12];
u_tinyriscv/u_regs/N79 [11];
u_tinyriscv/u_regs/N79 [10];
u_tinyriscv/u_regs/N79 [9];
u_tinyriscv/u_regs/N79 [8];
u_tinyriscv/u_regs/N79 [7];
u_tinyriscv/u_regs/N79 [6];
u_tinyriscv/u_regs/N79 [5];
u_tinyriscv/u_regs/N79 [4];
u_tinyriscv/u_regs/N79 [3];
u_tinyriscv/u_regs/N79 [2];
u_tinyriscv/u_regs/N79 [1];
u_tinyriscv/u_regs/N79 [0];
u_tinyriscv/u_regs/N80 [3];
u_tinyriscv/u_regs/N80 [2];
u_tinyriscv/u_regs/N80 [1];
u_tinyriscv/u_regs/N80 [0];
u_tinyriscv/u_regs/u_tinyriscv/u_regs/N29.co [2];
u_tinyriscv/u_regs/u_tinyriscv/u_regs/N38.co [2];
uart_0/bit_cnt [3];
uart_0/bit_cnt [2];
uart_0/bit_cnt [1];
uart_0/bit_cnt [0];
uart_0/cycle_cnt [15];
uart_0/cycle_cnt [14];
uart_0/cycle_cnt [13];
uart_0/cycle_cnt [12];
uart_0/cycle_cnt [11];
uart_0/cycle_cnt [10];
uart_0/cycle_cnt [9];
uart_0/cycle_cnt [8];
uart_0/cycle_cnt [7];
uart_0/cycle_cnt [6];
uart_0/cycle_cnt [5];
uart_0/cycle_cnt [4];
uart_0/cycle_cnt [3];
uart_0/cycle_cnt [2];
uart_0/cycle_cnt [1];
uart_0/cycle_cnt [0];
uart_0/rx_clk_cnt [15];
uart_0/rx_clk_cnt [14];
uart_0/rx_clk_cnt [13];
uart_0/rx_clk_cnt [12];
uart_0/rx_clk_cnt [11];
uart_0/rx_clk_cnt [10];
uart_0/rx_clk_cnt [9];
uart_0/rx_clk_cnt [8];
uart_0/rx_clk_cnt [7];
uart_0/rx_clk_cnt [6];
uart_0/rx_clk_cnt [5];
uart_0/rx_clk_cnt [4];
uart_0/rx_clk_cnt [3];
uart_0/rx_clk_cnt [2];
uart_0/rx_clk_cnt [1];
uart_0/rx_clk_cnt [0];
uart_0/rx_clk_edge_cnt [3];
uart_0/rx_clk_edge_cnt [2];
uart_0/rx_clk_edge_cnt [1];
uart_0/rx_clk_edge_cnt [0];
uart_0/rx_data [7];
uart_0/rx_data [6];
uart_0/rx_data [5];
uart_0/rx_data [4];
uart_0/rx_data [3];
uart_0/rx_data [2];
uart_0/rx_data [1];
uart_0/rx_data [0];
uart_0/rx_div_cnt [15];
uart_0/rx_div_cnt [14];
uart_0/rx_div_cnt [13];
uart_0/rx_div_cnt [12];
uart_0/rx_div_cnt [11];
uart_0/rx_div_cnt [10];
uart_0/rx_div_cnt [9];
uart_0/rx_div_cnt [8];
uart_0/rx_div_cnt [7];
uart_0/rx_div_cnt [6];
uart_0/rx_div_cnt [5];
uart_0/rx_div_cnt [4];
uart_0/rx_div_cnt [3];
uart_0/rx_div_cnt [2];
uart_0/rx_div_cnt [1];
uart_0/rx_div_cnt [0];
uart_0/tx_data [7];
uart_0/tx_data [6];
uart_0/tx_data [5];
uart_0/tx_data [4];
uart_0/tx_data [3];
uart_0/tx_data [2];
uart_0/tx_data [1];
uart_0/tx_data [0];
uart_0/uart_0/N84.co [10];
uart_0/uart_0/N84.co [6];
uart_0/uart_0/N84.co [2];
uart_0/uart_0/N150.co [10];
uart_0/uart_0/N150.co [6];
uart_0/uart_0/N150.co [2];
uart_0/uart_baud [31];
uart_0/uart_baud [30];
uart_0/uart_baud [29];
uart_0/uart_baud [28];
uart_0/uart_baud [27];
uart_0/uart_baud [26];
uart_0/uart_baud [25];
uart_0/uart_baud [24];
uart_0/uart_baud [23];
uart_0/uart_baud [22];
uart_0/uart_baud [21];
uart_0/uart_baud [20];
uart_0/uart_baud [19];
uart_0/uart_baud [18];
uart_0/uart_baud [17];
uart_0/uart_baud [16];
uart_0/uart_baud [15];
uart_0/uart_baud [14];
uart_0/uart_baud [13];
uart_0/uart_baud [12];
uart_0/uart_baud [11];
uart_0/uart_baud [10];
uart_0/uart_baud [9];
uart_0/uart_baud [8];
uart_0/uart_baud [7];
uart_0/uart_baud [6];
uart_0/uart_baud [5];
uart_0/uart_baud [4];
uart_0/uart_baud [3];
uart_0/uart_baud [2];
uart_0/uart_baud [1];
uart_0/uart_baud [0];
uart_0/uart_ctrl [31];
uart_0/uart_ctrl [30];
uart_0/uart_ctrl [29];
uart_0/uart_ctrl [28];
uart_0/uart_ctrl [27];
uart_0/uart_ctrl [26];
uart_0/uart_ctrl [25];
uart_0/uart_ctrl [24];
uart_0/uart_ctrl [23];
uart_0/uart_ctrl [22];
uart_0/uart_ctrl [21];
uart_0/uart_ctrl [20];
uart_0/uart_ctrl [19];
uart_0/uart_ctrl [18];
uart_0/uart_ctrl [17];
uart_0/uart_ctrl [16];
uart_0/uart_ctrl [15];
uart_0/uart_ctrl [14];
uart_0/uart_ctrl [13];
uart_0/uart_ctrl [12];
uart_0/uart_ctrl [11];
uart_0/uart_ctrl [10];
uart_0/uart_ctrl [9];
uart_0/uart_ctrl [8];
uart_0/uart_ctrl [7];
uart_0/uart_ctrl [6];
uart_0/uart_ctrl [5];
uart_0/uart_ctrl [4];
uart_0/uart_ctrl [3];
uart_0/uart_ctrl [2];
uart_0/uart_ctrl [1];
uart_0/uart_ctrl [0];
uart_0/uart_rx [7];
uart_0/uart_rx [6];
uart_0/uart_rx [5];
uart_0/uart_rx [4];
uart_0/uart_rx [3];
uart_0/uart_rx [2];
uart_0/uart_rx [1];
uart_0/uart_rx [0];
uart_0/uart_status [1];
uart_0/uart_status [0];
nt_hard_wire_0;
nt_hard_wire_1;
nt_hard_wire_2;
nt_hard_wire_3;
nt_hard_wire_4;
nt_hard_wire_5;
nt_hard_wire_6;
nt_hard_wire_7;
nt_hard_wire_8;
nt_hard_wire_9;
nt_hard_wire_10;
nt_hard_wire_11;
nt_hard_wire_12;
nt_hard_wire_13;
nt_hard_wire_14;
nt_hard_wire_15;
nt_hard_wire_16;
nt_hard_wire_17;
nt_hard_wire_18;
nt_hard_wire_19;
_N20;
_N22;
_N23;
_N24;
_N25;
_N26;
_N27;
_N28;
_N29;
_N30;
_N31;
_N32;
_N33;
_N34;
_N35;
_N36;
_N37;
_N38;
_N39;
_N40;
_N41;
_N42;
_N43;
_N44;
_N45;
_N46;
_N47;
_N48;
_N49;
_N50;
_N51;
_N52;
_N53;
_N54;
_N55;
_N56;
_N57;
_N58;
_N59;
_N60;
_N61;
_N62;
_N63;
_N64;
_N65;
_N66;
_N67;
_N68;
_N69;
_N70;
_N71;
_N72;
_N73;
_N74;
_N75;
_N76;
_N77;
_N78;
_N79;
_N80;
_N81;
_N82;
_N83;
_N84;
_N85;
_N86;
_N87;
_N88;
_N89;
_N90;
_N91;
_N92;
_N93;
_N94;
_N95;
_N96;
_N97;
_N98;
_N99;
_N100;
_N101;
_N102;
_N103;
_N104;
_N105;
_N106;
_N107;
_N108;
_N109;
_N110;
_N111;
_N112;
_N113;
_N114;
_N115;
_N116;
_N117;
_N118;
_N119;
_N120;
_N121;
_N122;
_N123;
_N124;
_N125;
_N126;
_N127;
_N128;
_N129;
_N130;
_N131;
_N132;
_N133;
_N134;
_N135;
_N136;
_N137;
_N138;
_N139;
_N140;
_N141;
_N142;
_N143;
_N144;
_N145;
_N146;
_N147;
_N148;
_N149;
_N150;
_N151;
_N152;
_N153;
_N154;
_N155;
_N156;
_N157;
_N158;
_N159;
_N160;
_N161;
_N162;
_N163;
_N164;
_N165;
_N166;
_N167;
_N168;
_N169;
_N170;
_N171;
_N172;
_N173;
_N174;
_N175;
_N176;
_N177;
_N178;
_N179;
_N180;
_N181;
_N182;
_N183;
_N184;
_N185;
_N186;
_N187;
_N188;
_N189;
_N190;
_N191;
_N192;
_N193;
_N194;
_N195;
_N196;
_N197;
_N198;
_N199;
_N200;
_N201;
_N202;
_N203;
_N204;
_N205;
_N206;
_N207;
_N208;
_N209;
_N210;
_N211;
_N212;
_N213;
_N214;
_N215;
_N216;
_N217;
_N218;
_N219;
_N220;
_N221;
_N222;
_N223;
_N224;
_N225;
_N226;
_N227;
_N228;
_N229;
_N230;
_N231;
_N232;
_N233;
_N234;
_N235;
_N236;
_N237;
_N238;
_N239;
_N240;
_N241;
_N242;
_N243;
_N244;
_N245;
_N246;
_N247;
_N248;
_N249;
_N250;
_N251;
_N252;
_N253;
_N254;
_N255;
_N256;
_N257;
_N258;
_N259;
_N260;
_N261;
_N262;
_N263;
_N264;
_N265;
_N266;
_N267;
_N268;
_N269;
_N270;
_N271;
_N272;
_N273;
_N274;
_N275;
_N276;
_N277;
_N278;
_N279;
_N280;
_N281;
_N282;
_N283;
_N284;
_N285;
_N286;
_N287;
_N288;
_N289;
_N290;
_N291;
_N292;
_N293;
_N294;
_N295;
_N296;
_N297;
_N298;
_N299;
_N300;
_N301;
_N302;
_N303;
_N304;
_N305;
_N306;
_N307;
_N308;
_N309;
_N310;
_N311;
_N312;
_N313;
_N314;
_N315;
_N316;
_N317;
_N318;
_N319;
_N320;
_N321;
_N322;
_N323;
_N324;
_N325;
_N326;
_N327;
_N328;
_N329;
_N330;
_N331;
_N332;
_N333;
_N334;
_N335;
_N336;
_N337;
_N338;
_N339;
_N340;
_N341;
_N342;
_N343;
_N344;
_N345;
_N346;
_N347;
_N348;
_N349;
_N350;
_N351;
_N352;
_N353;
_N354;
_N355;
_N356;
_N357;
_N358;
_N359;
_N360;
_N361;
_N362;
_N363;
_N364;
_N365;
_N366;
_N367;
_N368;
_N369;
_N370;
_N371;
_N372;
_N373;
_N374;
_N375;
_N376;
_N377;
_N378;
_N379;
_N380;
_N381;
_N382;
_N383;
_N384;
_N385;
_N386;
_N387;
_N388;
_N389;
_N390;
_N391;
_N392;
_N393;
_N394;
_N395;
_N396;
_N397;
_N398;
_N399;
_N400;
_N401;
_N402;
_N403;
_N404;
_N405;
_N406;
_N407;
_N408;
_N409;
_N410;
_N411;
_N412;
_N413;
_N414;
_N415;
_N416;
_N417;
_N418;
_N419;
_N420;
_N421;
_N422;
_N423;
_N424;
_N425;
_N426;
_N427;
_N428;
_N429;
_N430;
_N431;
_N432;
_N433;
_N434;
_N435;
_N436;
_N437;
_N438;
_N439;
_N440;
_N441;
_N442;
_N443;
_N444;
_N445;
_N446;
_N447;
_N448;
_N449;
_N450;
_N451;
_N452;
_N453;
_N454;
_N455;
_N456;
_N457;
_N458;
_N459;
_N460;
_N461;
_N462;
_N463;
_N464;
_N465;
_N466;
_N467;
_N468;
_N469;
_N470;
_N471;
_N472;
_N473;
_N474;
_N475;
_N476;
_N477;
_N478;
_N479;
_N480;
_N481;
_N482;
_N483;
_N484;
_N485;
_N486;
_N487;
_N488;
_N489;
_N490;
_N491;
_N492;
_N493;
_N494;
_N495;
_N496;
_N497;
_N498;
_N499;
_N500;
_N501;
_N502;
_N503;
_N504;
_N505;
_N506;
_N507;
_N508;
_N509;
_N510;
_N511;
_N512;
_N513;
_N514;
_N515;
_N516;
_N517;
_N518;
_N519;
_N520;
_N521;
_N522;
_N523;
_N524;
_N525;
_N526;
_N527;
_N528;
_N529;
_N530;
_N531;
_N532;
_N533;
_N534;
_N535;
_N536;
_N537;
_N538;
_N539;
_N540;
_N541;
_N542;
_N543;
_N544;
_N545;
_N546;
_N547;
_N548;
_N549;
_N550;
_N551;
_N552;
_N553;
_N554;
_N555;
_N556;
_N557;
_N558;
_N559;
_N560;
_N561;
_N562;
_N563;
_N564;
_N565;
_N566;
_N567;
_N568;
_N569;
_N570;
_N571;
_N572;
_N573;
_N574;
_N575;
_N576;
_N577;
_N578;
_N579;
_N580;
_N581;
_N582;
_N583;
_N584;
_N585;
_N586;
_N587;
_N588;
_N589;
_N590;
_N591;
_N592;
_N593;
_N594;
_N595;
_N596;
_N597;
_N598;
_N599;
_N600;
_N601;
_N602;
_N603;
_N604;
_N605;
_N606;
_N607;
_N608;
_N609;
_N610;
_N611;
_N612;
_N613;
_N614;
_N615;
_N616;
_N617;
_N618;
_N619;
_N620;
_N621;
_N622;
_N623;
_N624;
_N625;
_N626;
_N627;
_N628;
_N629;
_N630;
_N631;
_N632;
_N633;
_N634;
_N635;
_N636;
_N637;
_N638;
_N639;
_N640;
_N641;
_N642;
_N643;
_N644;
_N645;
_N646;
_N647;
_N648;

Clock
jtag_TCK;1000
clk_Inferred;1002
top_dht22_inst/DHT22_drive_inst/clk_1m/Q[0]_Inferred;1003
top_dht22_inst/HEX8_inst/clk_1k/Q[0]_Inferred;1004


