#!/usr/bin/tcsh -f
vcs -cm line+cond+fsm+branch+tgl+assert -ntb_opts ext+sv_fmt -cm_tgl mda -V -sverilog -assert svaext -assert enable_diag -assert dve -debug_all -timescale=1ps/1ps \
    +define+TESTNAME=$1 +define+VCSSIM \

    +incdir+../../tests/$1 \
    +incdir+../tb \

    ../../sim_tb/tb/tb.sv
