Για mc:
Γι’ αυτή την υλοποίηση χρειάστηκαν κάποιες αλλαγές στα βασικά components, όπως το IFSTAGE και EXSTAGE.
 Επειδή η ALU δεν χρησιμοποιείται στους 2 πρώτους κύκλους κάθε εντολής (IFSTAGE, DECSTAGE) την χρησιμοποιώ
 παράλληλα με τους 2 πρώτους κύκλους ως εξής: όταν εκτελείται το IFSTAGE θα χρησιμοποιώ την ALU για την πράξη
 PC=PC+4, ενώ όταν εκτελείται το DECSTAGE θα χρησιμοποιώ την ALU για την πράξη PC=(PC+4)+Immed. Η πράξη (PC+4)
 έχει ήδη υπολογιστεί στον 1ο κύκλο. Έτσι, αφαίρεσα από το IFSTAGE τους αθροιστές και άλλαξα τη θέση στον πολυπλέκτη.
 Στη συνέχεια, μετασχημάτισα το EXSTAGE, προσθέτοντας έναν πολυπλέκτη σε κάθε είσοδο της ALU. Ο πρώτος έχει δύο 
εισόδους, την τιμή που έχει ο PC στο IFSTAGE και την έξοδο του καταχωρητή RF_A, ο οποίος είναι η πρώτη έξοδος του RF.
 O δεύτερος καταχωρητής έχει 4 εισόδους, όπου στην πρώτη συνδέω το RF_B, στην δεύτερη συνδέω τη σταθερά 4 που 
χρησιμοποιείται για την πρόσθεση του PC+4, στην τρίτη συνδέω το Ιmmed, όπως προκύπτει από το DECSTAGE και η τέταρτη
 είσοδος γειώνεται. Η έξοδος της ALU συνδέεται πριν και μετά τον καταχωρητή σε έναν ακόμη πολυπλέκτη 2 εισόδων,
 ο οποίος ελέγχεται από το σήμα PC_Source και θα χρησιμοποιηθεί για να συνδεθεί η σωστή τιμή με τον καταχωρητή 
του PC για τις πράξεις PC=PC+4 και PC=(PC+4)+Immed. 

Για pipeline:
Αρχικά, έχω απλοποιήσει το IFSTAGE καθώς δεν εξυπηρετούνται branch εντολές και δεν υπολογίζεται η 
πράξη PC=(PC+4)+Immed. Επομένως, δεν χρειάζεται ο πολυπλέκτης, ο αθροιστής και το PC_Sel. 
Το EXSTAGE τροποποιήθηκε έτσι ώστε να περιέχει ξανά τον πολυπλέκτη που ελέγχεται από το ALU_Bin_sel.
 Στην πρώτη είσοδο βάζω το αποτέλεσμα του καταχωρητή της ALU, στην δεύτερη βάζω την έξοδο του πολυπλέκτη AM_out,
 στην τρίτη βάζω τις δύο εξόδους του RF και την τέταρτη τη γειώνω. Η έξοδος του πολυπλέκτη που ελέγχεται από το σήμα
 forwardΒ συνδέεται στον πολυπλέκτη που ελέγχεται από το ALU_Bin_sel, στον οποίο συνδέω και την έξοδο Immed του
 καταχωρητή ID/EX. Η έξοδος του πολυπλέκτη που ελέγχεται από το σήμα forwardΒ συνδέεται επίσης στον καταχωρητή 
EX/MEM για τη σωστή λειτουργία του Forward Unit. 
To DECSTAGE τροποποιήθηκε ώστε να βγάζει έξοδο πρώτον την έξοδο του πολυπλέκτη που ελέγχεται από το σήμα RF_B_sel
 (rd_rt_hdu - θα χρησιμοποιηθεί στο Hazard Detection Unit και ως είσοδος στον καταχωρητή ID/EX) και, δεύτερον, 
την έξοδο του πολυπλέκτη που ελέγχεται από το σήμα RF_WrData_sel (AM_out, αποτέλεσμα Mem/WriteBack stage, θα 
χρησιμοποιηθεί ως είσοδος στους πολυπλέκτες του EXSTAGE για να εξυπηρετηθεί το Forward Unit).
Στην πρώτη βαθμίδα, αποθηκεύω τις τιμές του Source Register και την έξοδο του πολυπλέκτη rd_rt_hdu που 
ελέγχεται από το σήμα RF_B_Sel. 

