TimeQuest Timing Analyzer report for top_de2
Mon Oct 10 15:06:06 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock50m'
 13. Slow Model Setup: 'clockext'
 14. Slow Model Setup: 'clock27m'
 15. Slow Model Hold: 'clock27m'
 16. Slow Model Hold: 'clock50m'
 17. Slow Model Hold: 'clockext'
 18. Slow Model Recovery: 'clock50m'
 19. Slow Model Removal: 'clock50m'
 20. Slow Model Minimum Pulse Width: 'clock50m'
 21. Slow Model Minimum Pulse Width: 'clockext'
 22. Slow Model Minimum Pulse Width: 'clock27m'
 23. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'clock50m'
 40. Fast Model Setup: 'clockext'
 41. Fast Model Setup: 'clock27m'
 42. Fast Model Hold: 'clock27m'
 43. Fast Model Hold: 'clock50m'
 44. Fast Model Hold: 'clockext'
 45. Fast Model Recovery: 'clock50m'
 46. Fast Model Removal: 'clock50m'
 47. Fast Model Minimum Pulse Width: 'clock50m'
 48. Fast Model Minimum Pulse Width: 'clockext'
 49. Fast Model Minimum Pulse Width: 'clock27m'
 50. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Propagation Delay
 56. Minimum Propagation Delay
 57. Output Enable Times
 58. Minimum Output Enable Times
 59. Output Disable Times
 60. Minimum Output Disable Times
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Progagation Delay
 67. Minimum Progagation Delay
 68. Setup Transfers
 69. Hold Transfers
 70. Recovery Transfers
 71. Removal Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_de2                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; SDC File List                                                                              ;
+--------------------------------------------------------+--------+--------------------------+
; SDC File Path                                          ; Status ; Read at                  ;
+--------------------------------------------------------+--------+--------------------------+
; nios2/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Mon Oct 10 15:06:03 2022 ;
; nios2/synthesis/submodules/nios2_nios2_qsys_0.sdc      ; OK     ; Mon Oct 10 15:06:03 2022 ;
; top_de2.sdc                                            ; OK     ; Mon Oct 10 15:06:03 2022 ;
+--------------------------------------------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clock27m            ; Base ; 37.000  ; 27.03 MHz ; 0.000 ; 18.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 }            ;
; clock50m            ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }            ;
; clockext            ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EXT_CLOCK }           ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 78.62 MHz  ; 78.62 MHz       ; clock50m   ;      ;
; 213.27 MHz ; 213.27 MHz      ; clock27m   ;      ;
; 213.45 MHz ; 213.45 MHz      ; clockext   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 7.281  ; 0.000         ;
; clockext ; 15.315 ; 0.000         ;
; clock27m ; 32.311 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock27m ; 0.391 ; 0.000         ;
; clock50m ; 0.391 ; 0.000         ;
; clockext ; 0.391 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 15.506 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock50m ; 1.299 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock50m            ; 7.500  ; 0.000         ;
; clockext            ; 9.000  ; 0.000         ;
; clock27m            ; 17.500 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock50m'                                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.281 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.765     ;
; 7.439 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.607     ;
; 7.445 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.601     ;
; 7.477 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.565     ;
; 7.486 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.556     ;
; 7.531 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.511     ;
; 7.576 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.470     ;
; 7.585 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.461     ;
; 7.588 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.458     ;
; 7.589 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.457     ;
; 7.610 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.432     ;
; 7.628 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.414     ;
; 7.646 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.396     ;
; 7.700 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.346     ;
; 7.713 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[12]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.333     ;
; 7.730 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.312     ;
; 7.733 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.309     ;
; 7.743 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.303     ;
; 7.744 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.298     ;
; 7.745 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.301     ;
; 7.746 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.300     ;
; 7.747 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.299     ;
; 7.749 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.297     ;
; 7.752 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.294     ;
; 7.753 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.289     ;
; 7.753 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.293     ;
; 7.781 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.261     ;
; 7.784 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.258     ;
; 7.784 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.258     ;
; 7.785 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.257     ;
; 7.790 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.252     ;
; 7.793 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.249     ;
; 7.794 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.248     ;
; 7.834 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.212     ;
; 7.835 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.207     ;
; 7.838 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.204     ;
; 7.839 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.203     ;
; 7.875 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.167     ;
; 7.880 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.166     ;
; 7.883 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.163     ;
; 7.884 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.158     ;
; 7.884 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.162     ;
; 7.898 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[17] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 12.141     ;
; 7.914 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.128     ;
; 7.917 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.125     ;
; 7.918 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.124     ;
; 7.932 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.110     ;
; 7.935 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.107     ;
; 7.936 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.106     ;
; 7.950 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.092     ;
; 7.953 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.089     ;
; 7.954 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.088     ;
; 7.973 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.073     ;
; 8.004 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.042     ;
; 8.007 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.039     ;
; 8.008 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.038     ;
; 8.017 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[12]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.029     ;
; 8.020 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[12]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.026     ;
; 8.021 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[12]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 12.025     ;
; 8.034 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.008     ;
; 8.037 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.005     ;
; 8.037 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.005     ;
; 8.038 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.004     ;
; 8.040 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 12.005     ;
; 8.040 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 12.005     ;
; 8.040 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 12.005     ;
; 8.040 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.002     ;
; 8.041 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 12.001     ;
; 8.048 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[18] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 11.991     ;
; 8.048 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.994     ;
; 8.049 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 11.997     ;
; 8.051 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.991     ;
; 8.052 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.990     ;
; 8.052 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 11.994     ;
; 8.053 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 11.993     ;
; 8.057 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.985     ;
; 8.059 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[4]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.983     ;
; 8.060 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.982     ;
; 8.061 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.981     ;
; 8.074 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[14] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 11.965     ;
; 8.088 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.954     ;
; 8.091 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.951     ;
; 8.092 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.950     ;
; 8.138 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 11.908     ;
; 8.141 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 11.905     ;
; 8.142 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 11.904     ;
; 8.149 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[22]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.873     ;
; 8.167 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.001     ; 11.868     ;
; 8.179 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.863     ;
; 8.182 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.860     ;
; 8.183 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.859     ;
; 8.188 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.854     ;
; 8.191 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.851     ;
; 8.192 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 11.850     ;
; 8.193 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[14]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 11.853     ;
; 8.198 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 11.847     ;
; 8.198 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 11.847     ;
; 8.198 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 11.847     ;
; 8.202 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[17] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 11.837     ;
; 8.204 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 11.841     ;
+-------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockext'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 15.315 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.721      ;
; 15.529 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.507      ;
; 15.599 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.437      ;
; 15.840 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 4.199      ;
; 15.875 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 4.164      ;
; 15.897 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.139      ;
; 15.935 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 4.100      ;
; 15.942 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 4.092      ;
; 15.944 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.092      ;
; 15.947 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 4.092      ;
; 15.976 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 4.061      ;
; 15.978 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 4.057      ;
; 15.978 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.058      ;
; 16.053 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.986      ;
; 16.054 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.985      ;
; 16.057 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 3.980      ;
; 16.089 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.950      ;
; 16.113 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.926      ;
; 16.119 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.920      ;
; 16.120 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.919      ;
; 16.121 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.918      ;
; 16.124 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.915      ;
; 16.157 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.879      ;
; 16.159 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.880      ;
; 16.161 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.878      ;
; 16.175 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.864      ;
; 16.181 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.857      ;
; 16.194 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.845      ;
; 16.200 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.839      ;
; 16.201 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.838      ;
; 16.202 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.837      ;
; 16.211 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.825      ;
; 16.231 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.808      ;
; 16.245 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 3.790      ;
; 16.245 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.794      ;
; 16.245 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.794      ;
; 16.246 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[0]  ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.793      ;
; 16.247 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.792      ;
; 16.249 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.787      ;
; 16.254 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.785      ;
; 16.262 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.776      ;
; 16.267 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.772      ;
; 16.267 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; -0.001     ; 3.768      ;
; 16.267 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.769      ;
; 16.284 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.755      ;
; 16.316 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.722      ;
; 16.326 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.713      ;
; 16.326 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.713      ;
; 16.327 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[0]  ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.712      ;
; 16.328 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.711      ;
; 16.335 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.704      ;
; 16.337 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.702      ;
; 16.339 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.695      ;
; 16.346 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.690      ;
; 16.358 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.678      ;
; 16.359 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.680      ;
; 16.389 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.650      ;
; 16.397 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.641      ;
; 16.400 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.636      ;
; 16.418 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 3.617      ;
; 16.425 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.611      ;
; 16.426 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.613      ;
; 16.437 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 3.600      ;
; 16.440 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; -0.003     ; 3.593      ;
; 16.458 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.581      ;
; 16.459 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.580      ;
; 16.460 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.578      ;
; 16.467 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 3.570      ;
; 16.469 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.570      ;
; 16.483 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.555      ;
; 16.489 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.549      ;
; 16.490 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.548      ;
; 16.491 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.547      ;
; 16.495 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.541      ;
; 16.495 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.543      ;
; 16.498 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.541      ;
; 16.502 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 3.535      ;
; 16.503 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.535      ;
; 16.504 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.535      ;
; 16.519 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.515      ;
; 16.538 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.500      ;
; 16.538 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.496      ;
; 16.551 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 3.486      ;
; 16.555 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 3.482      ;
; 16.559 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.475      ;
; 16.561 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 3.476      ;
; 16.562 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 3.475      ;
; 16.562 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.472      ;
; 16.563 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 3.474      ;
; 16.567 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.471      ;
; 16.568 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.471      ;
; 16.573 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.466      ;
; 16.574 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 3.463      ;
; 16.574 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.465      ;
; 16.576 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.463      ;
; 16.580 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.459      ;
; 16.581 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.458      ;
; 16.582 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.003      ; 3.457      ;
; 16.610 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.428      ;
; 16.610 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.426      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock27m'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 32.311 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.725      ;
; 32.526 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.510      ;
; 32.602 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.434      ;
; 32.843 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 4.203      ;
; 32.860 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.176      ;
; 32.879 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 4.167      ;
; 32.888 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.148      ;
; 32.936 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.100      ;
; 32.942 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.094      ;
; 32.949 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 4.097      ;
; 32.980 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 4.055      ;
; 33.056 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.990      ;
; 33.058 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.988      ;
; 33.094 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.952      ;
; 33.095 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.941      ;
; 33.134 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.912      ;
; 33.139 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.897      ;
; 33.157 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.879      ;
; 33.164 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.882      ;
; 33.170 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.876      ;
; 33.178 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.868      ;
; 33.206 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.830      ;
; 33.240 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.806      ;
; 33.246 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.790      ;
; 33.251 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.785      ;
; 33.260 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.776      ;
; 33.271 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.775      ;
; 33.286 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.760      ;
; 33.310 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.009     ; 3.717      ;
; 33.347 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.699      ;
; 33.361 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.685      ;
; 33.361 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.675      ;
; 33.392 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.654      ;
; 33.393 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.653      ;
; 33.402 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.634      ;
; 33.405 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 3.640      ;
; 33.421 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.615      ;
; 33.428 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.618      ;
; 33.432 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.614      ;
; 33.445 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.010     ; 3.581      ;
; 33.447 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.589      ;
; 33.461 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.585      ;
; 33.468 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.578      ;
; 33.469 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.577      ;
; 33.474 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.572      ;
; 33.497 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.539      ;
; 33.498 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.548      ;
; 33.501 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.545      ;
; 33.504 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.542      ;
; 33.510 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.536      ;
; 33.512 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 3.533      ;
; 33.539 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.507      ;
; 33.539 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.497      ;
; 33.539 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.507      ;
; 33.540 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[0]  ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.506      ;
; 33.540 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.506      ;
; 33.544 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.502      ;
; 33.545 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.501      ;
; 33.547 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.499      ;
; 33.548 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 3.497      ;
; 33.548 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.498      ;
; 33.549 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.497      ;
; 33.558 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.010     ; 3.468      ;
; 33.570 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.010     ; 3.456      ;
; 33.574 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.472      ;
; 33.574 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.472      ;
; 33.576 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.470      ;
; 33.577 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.469      ;
; 33.580 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.466      ;
; 33.588 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.010     ; 3.438      ;
; 33.590 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.010     ; 3.436      ;
; 33.590 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.010     ; 3.436      ;
; 33.598 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.438      ;
; 33.602 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.444      ;
; 33.603 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.443      ;
; 33.605 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.441      ;
; 33.618 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 3.427      ;
; 33.620 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.010     ; 3.406      ;
; 33.627 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.419      ;
; 33.647 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.399      ;
; 33.652 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.394      ;
; 33.656 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.380      ;
; 33.656 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 3.389      ;
; 33.660 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.376      ;
; 33.663 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.383      ;
; 33.676 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.370      ;
; 33.681 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.365      ;
; 33.687 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.359      ;
; 33.689 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.357      ;
; 33.702 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.334      ;
; 33.723 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.323      ;
; 33.725 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 3.320      ;
; 33.725 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.321      ;
; 33.727 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.319      ;
; 33.733 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.313      ;
; 33.748 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.288      ;
; 33.752 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.010      ; 3.294      ;
; 33.755 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.281      ;
; 33.760 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.276      ;
; 33.768 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 3.277      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock27m'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; toggle0:C5|r_toggle        ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; clk_event_50m:C2|r_sig     ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.792      ;
; 0.795 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.072      ;
; 0.835 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.107      ;
; 1.185 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.455      ;
; 1.210 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.476      ;
; 1.224 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.493      ;
; 1.256 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.543      ;
; 1.295 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.564      ;
; 1.327 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.593      ;
; 1.328 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.594      ;
; 1.330 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.597      ;
; 1.332 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.598      ;
; 1.343 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.609      ;
; 1.344 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.610      ;
; 1.348 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.614      ;
; 1.368 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.634      ;
; 1.382 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.648      ;
; 1.384 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.650      ;
; 1.398 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.664      ;
; 1.402 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.668      ;
; 1.431 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.697      ;
; 1.439 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.705      ;
; 1.452 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.718      ;
; 1.454 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.720      ;
; 1.455 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.721      ;
; 1.463 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.729      ;
; 1.465 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.731      ;
; 1.473 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.739      ;
; 1.485 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.751      ;
; 1.490 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.756      ;
; 1.496 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.762      ;
; 1.510 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.776      ;
; 1.518 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.010      ; 1.794      ;
; 1.519 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.785      ;
; 1.525 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.791      ;
; 1.534 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.010      ; 1.810      ;
; 1.561 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.827      ;
; 1.564 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.830      ;
; 1.570 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.836      ;
; 1.573 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.839      ;
; 1.578 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.844      ;
; 1.581 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.847      ;
; 1.597 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.863      ;
; 1.605 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.010      ; 1.881      ;
; 1.609 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.875      ;
; 1.611 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.877      ;
; 1.632 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.898      ;
; 1.650 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; -0.010     ; 1.906      ;
; 1.659 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.010      ; 1.935      ;
; 1.660 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.926      ;
; 1.661 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.927      ;
; 1.664 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.930      ;
; 1.667 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.934      ;
; 1.676 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.010      ; 1.952      ;
; 1.702 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.968      ;
; 1.703 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.969      ;
; 1.703 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.969      ;
; 1.707 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.973      ;
; 1.718 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.010      ; 1.994      ;
; 1.721 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; -0.010     ; 1.977      ;
; 1.731 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.997      ;
; 1.738 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.004      ;
; 1.739 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.005      ;
; 1.741 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.010      ; 2.017      ;
; 1.747 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.010      ; 2.023      ;
; 1.747 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.010      ; 2.023      ;
; 1.748 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 2.015      ;
; 1.774 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.040      ;
; 1.787 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.010      ; 2.063      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[1]                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[1]                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[0]                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[0]                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|read                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|read                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|avalon_ociram_readdata_ready ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|avalon_ociram_readdata_ready ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|write                                                                                            ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|write                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_ready          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_ready          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockext'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; toggle0:C6|r_toggle        ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.657      ;
; 0.520 ; clk_event_50m:C3|r_sig     ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.786      ;
; 0.795 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.072      ;
; 0.838 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.108      ;
; 1.184 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.455      ;
; 1.209 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.475      ;
; 1.224 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.493      ;
; 1.255 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.521      ;
; 1.259 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.543      ;
; 1.296 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.565      ;
; 1.326 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.592      ;
; 1.330 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 1.596      ;
; 1.331 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.597      ;
; 1.332 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.598      ;
; 1.343 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.609      ;
; 1.344 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 1.609      ;
; 1.348 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.614      ;
; 1.368 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.634      ;
; 1.376 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 1.641      ;
; 1.383 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.649      ;
; 1.397 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.663      ;
; 1.401 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.667      ;
; 1.439 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.705      ;
; 1.441 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 1.706      ;
; 1.446 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 1.711      ;
; 1.454 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.720      ;
; 1.455 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.721      ;
; 1.457 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.723      ;
; 1.458 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.724      ;
; 1.472 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.738      ;
; 1.486 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 1.751      ;
; 1.490 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.756      ;
; 1.508 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.774      ;
; 1.510 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.776      ;
; 1.510 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 1.775      ;
; 1.518 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.784      ;
; 1.526 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.792      ;
; 1.542 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.002      ; 1.810      ;
; 1.561 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.827      ;
; 1.563 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.829      ;
; 1.566 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.832      ;
; 1.567 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.833      ;
; 1.575 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.841      ;
; 1.581 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.847      ;
; 1.583 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 1.848      ;
; 1.588 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.854      ;
; 1.596 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.862      ;
; 1.613 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.002      ; 1.881      ;
; 1.632 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.898      ;
; 1.643 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; -0.003     ; 1.906      ;
; 1.652 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.003      ; 1.921      ;
; 1.652 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 1.917      ;
; 1.665 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.931      ;
; 1.666 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.932      ;
; 1.666 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.932      ;
; 1.667 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.934      ;
; 1.668 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.934      ;
; 1.679 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.001      ; 1.946      ;
; 1.684 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.002      ; 1.952      ;
; 1.699 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.965      ;
; 1.703 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.969      ;
; 1.703 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.969      ;
; 1.714 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; -0.003     ; 1.977      ;
; 1.726 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.002      ; 1.994      ;
; 1.730 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.996      ;
; 1.738 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 2.004      ;
; 1.739 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 2.005      ;
; 1.755 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.002      ; 2.023      ;
; 1.758 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.002      ; 2.026      ;
; 1.771 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.003      ; 2.040      ;
; 1.774 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 2.040      ;
; 1.785 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; -0.003     ; 2.048      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock50m'                                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.040      ; 4.570      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[11]                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.039      ; 4.569      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[16]                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.040      ; 4.570      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.040      ; 4.570      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                    ; clock50m     ; clock50m    ; 20.000       ; 0.040      ; 4.570      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[19]                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.039      ; 4.569      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[19]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.039      ; 4.569      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[24]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.040      ; 4.570      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[25]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 4.568      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[3]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.542      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[7]                    ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 4.568      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                        ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 4.568      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[8]                    ; clock50m     ; clock50m    ; 20.000       ; 0.037      ; 4.567      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[8]                                                                        ; clock50m     ; clock50m    ; 20.000       ; 0.040      ; 4.570      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[9]                    ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 4.568      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[9]                                                                        ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 4.568      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[6]                    ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 4.568      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[16]                   ; clock50m     ; clock50m    ; 20.000       ; 0.037      ; 4.567      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.037      ; 4.567      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[11]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.039      ; 4.569      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[0]                    ; clock50m     ; clock50m    ; 20.000       ; 0.037      ; 4.567      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[0]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.542      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[1]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.542      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[1]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|read_latency_shift_reg[0]                                 ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[1]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|read_latency_shift_reg[0]                                 ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[1]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|read_latency_shift_reg[0]                                 ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                    ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 4.556      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[1]                                    ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 4.556      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                 ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 4.556      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                 ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 4.556      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|read_latency_shift_reg[0]                                  ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 4.556      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[1]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|read_latency_shift_reg[0]                                 ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                   ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                      ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 4.557      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[1]                                      ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 4.557      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                   ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|read_latency_shift_reg[0]                                    ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[1]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|read_latency_shift_reg[0]                                 ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 4.557      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[1]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 4.557      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|read_latency_shift_reg[0]                                 ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 4.557      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                    ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                    ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                  ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 4.556      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                  ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 4.556      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]        ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 4.556      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]        ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 4.556      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 4.558      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 4.561      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_read                                                                         ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.542      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.542      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.542      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode1|data_out[7]                                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.016      ; 4.546      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[7]                                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.032      ; 4.562      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|av_readdata_pre[7]                                        ; clock50m     ; clock50m    ; 20.000       ; 0.032      ; 4.562      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|av_readdata_pre[7]                                           ; clock50m     ; clock50m    ; 20.000       ; 0.045      ; 4.575      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[7]                                        ; clock50m     ; clock50m    ; 20.000       ; 0.043      ; 4.573      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period3|data_out[7]                                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.036      ; 4.566      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|av_readdata_pre[7]                                        ; clock50m     ; clock50m    ; 20.000       ; 0.043      ; 4.573      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|do_start_rx                                            ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9] ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[8] ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7] ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6] ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5] ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4] ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3] ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2] ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1] ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0] ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|delayed_unxrx_in_processxx3                            ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 4.560      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[7]                                             ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 4.559      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_regs:the_nios2_uart_0_regs|tx_data[7]                                         ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 4.550      ;
; 15.506 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|end_begintransfer                                          ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 4.556      ;
+--------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.299 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|CAM_CTRL:CAM_CTRL_inst|CamVsync_dly1 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|VGA_CTRL:VGA_CTRL_inst|VgaFrameCount                                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 1.565      ;
; 2.187 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|CAM_CTRL:CAM_CTRL_inst|CamVsync_dly2 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|VGA_CTRL:VGA_CTRL_inst|VgaFrameCount                                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 2.453      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_001|packet_in_progress                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 4.532      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[16]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.033      ; 4.542      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.037      ; 4.546      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[1]                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.027      ; 4.536      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[0]                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.027      ; 4.536      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[2]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 4.528      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 4.527      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 4.527      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 4.526      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][43]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 4.527      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][43]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 4.527      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][43]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 4.526      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 4.526      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[0]                               ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 4.526      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[9]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.037      ; 4.546      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.037      ; 4.546      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[4]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.037      ; 4.546      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; clock50m     ; clock50m    ; 0.000        ; 0.028      ; 4.537      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][55]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 4.527      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 4.527      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 4.526      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[17]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.033      ; 4.542      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 4.532      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 4.532      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[18]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.037      ; 4.546      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 4.532      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 4.532      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[19]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.028      ; 4.537      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.033      ; 4.542      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.033      ; 4.542      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][5]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][5]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][5]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.033      ; 4.542      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[14]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.034      ; 4.543      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.034      ; 4.543      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][6]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][6]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][6]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[23]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.033      ; 4.542      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.034      ; 4.543      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.034      ; 4.543      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][7]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][7]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 4.534      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][7]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.026      ; 4.535      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[25]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.038      ; 4.547      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[26]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.045      ; 4.554      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_ienable[28]      ; clock50m     ; clock50m    ; 0.000        ; 0.028      ; 4.537      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[10]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.028      ; 4.537      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[13]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 4.538      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[6]                                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.033      ; 4.542      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[14]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.033      ; 4.542      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[14]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.033      ; 4.542      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[11]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.028      ; 4.537      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_ienable[0]       ; clock50m     ; clock50m    ; 0.000        ; 0.028      ; 4.537      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.030      ; 4.539      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[1]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.030      ; 4.539      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.030      ; 4.539      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.030      ; 4.539      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|read_latency_shift_reg[0]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.030      ; 4.539      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.031      ; 4.540      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.031      ; 4.540      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.031      ; 4.540      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[1]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.031      ; 4.540      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|read_latency_shift_reg[0]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.031      ; 4.540      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 4.538      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 4.538      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 4.538      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[1]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 4.538      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|read_latency_shift_reg[0]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 4.538      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.031      ; 4.540      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.031      ; 4.540      ;
; 4.243 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[1]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.031      ; 4.540      ;
+-------+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockext'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock27m'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CamHsync  ; clock50m   ; 4.767 ; 4.767 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; 4.435 ; 4.435 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; 4.406 ; 4.406 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 4.298 ; 4.298 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 4.157 ; 4.157 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 4.204 ; 4.204 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 4.341 ; 4.341 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 4.137 ; 4.137 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 4.129 ; 4.129 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 4.406 ; 4.406 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 4.348 ; 4.348 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 3.950 ; 3.950 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 3.950 ; 3.950 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 3.580 ; 3.580 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CamHsync  ; clock50m   ; -4.537 ; -4.537 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; -4.205 ; -4.205 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; -3.899 ; -3.899 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -4.068 ; -4.068 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -3.927 ; -3.927 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -3.974 ; -3.974 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -4.111 ; -4.111 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -3.907 ; -3.907 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -3.899 ; -3.899 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -4.176 ; -4.176 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -4.118 ; -4.118 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -3.350 ; -3.350 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -3.720 ; -3.720 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -3.350 ; -3.350 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 7.165  ; 7.165  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 7.165  ; 7.165  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 9.039  ; 9.039  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.102  ; 8.102  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.109  ; 8.109  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 8.261  ; 8.261  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.340  ; 8.340  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.804  ; 8.804  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 8.165  ; 8.165  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 9.039  ; 9.039  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.858  ; 7.858  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 8.287  ; 8.287  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 8.015  ; 8.015  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 8.421  ; 8.421  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.817  ; 7.817  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.797  ; 7.797  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.581  ; 7.581  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.937  ; 7.937  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 8.193  ; 8.193  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.746  ; 7.746  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.750  ; 7.750  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 8.196  ; 8.196  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.768  ; 7.768  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.530  ; 7.530  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.547  ; 7.547  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.093  ; 8.093  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 9.672  ; 9.672  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.127  ; 8.127  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.626  ; 8.626  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.644  ; 8.644  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.672  ; 8.672  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.879  ; 8.879  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.062  ; 8.062  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 9.672  ; 9.672  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 9.601  ; 9.601  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.110  ; 8.110  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.721  ; 7.721  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 8.046  ; 8.046  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 8.046  ; 8.046  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 9.685  ; 9.685  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 8.813  ; 8.813  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 9.023  ; 9.023  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.184  ; 8.184  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 8.634  ; 8.634  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 8.441  ; 8.441  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 8.576  ; 8.576  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 9.685  ; 9.685  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 8.513  ; 8.513  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 8.513  ; 8.513  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 8.532  ; 8.532  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 8.000  ; 8.000  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 8.444  ; 8.444  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 8.532  ; 8.532  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 7.986  ; 7.986  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 8.084  ; 8.084  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 7.502  ; 7.502  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 7.575  ; 7.575  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 8.087  ; 8.087  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 7.081  ; 7.081  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 7.484  ; 7.484  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 7.683  ; 7.683  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 8.012  ; 8.012  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 8.004  ; 8.004  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 7.991  ; 7.991  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 8.087  ; 8.087  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 8.918  ; 8.918  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.918  ; 8.918  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.965  ; 7.965  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 7.636  ; 7.636  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 7.947  ; 7.947  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.332  ; 7.332  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 8.385  ; 8.385  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.806  ; 7.806  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 8.585  ; 8.585  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 8.044  ; 8.044  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 7.421  ; 7.421  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 8.585  ; 8.585  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 7.724  ; 7.724  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 8.158  ; 8.158  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 8.168  ; 8.168  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.151  ; 8.151  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.651  ; 7.651  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.143  ; 7.143  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.392  ; 7.392  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.392  ; 7.392  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 14.831 ; 14.831 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 12.037 ; 12.037 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 13.508 ; 13.508 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 13.363 ; 13.363 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 14.831 ; 14.831 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 12.358 ; 12.358 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 13.304 ; 13.304 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 13.309 ; 13.309 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 12.945 ; 12.945 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.480  ; 8.480  ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 11.555 ; 11.555 ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 10.302 ; 10.302 ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 10.563 ; 10.563 ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 10.841 ; 10.841 ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 11.555 ; 11.555 ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 11.248 ; 11.248 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 6.353  ; 6.353  ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 11.529 ; 11.529 ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 10.300 ; 10.300 ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 11.307 ; 11.307 ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 10.965 ; 10.965 ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 10.384 ; 10.384 ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 11.529 ; 11.529 ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 10.834 ; 10.834 ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 10.322 ; 10.322 ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 11.874 ; 11.874 ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 11.874 ; 11.874 ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 11.609 ; 11.609 ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 10.592 ; 10.592 ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 10.498 ; 10.498 ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 11.137 ; 11.137 ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 10.827 ; 10.827 ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 6.462  ; 6.462  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 9.683  ; 9.683  ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 9.683  ; 9.683  ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 7.165  ; 7.165  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 7.165  ; 7.165  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 7.530  ; 7.530  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.102  ; 8.102  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.109  ; 8.109  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 8.261  ; 8.261  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.340  ; 8.340  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.804  ; 8.804  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 8.165  ; 8.165  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 9.039  ; 9.039  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.858  ; 7.858  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 8.287  ; 8.287  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 8.015  ; 8.015  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 8.421  ; 8.421  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.817  ; 7.817  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.797  ; 7.797  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.581  ; 7.581  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.937  ; 7.937  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 8.193  ; 8.193  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.746  ; 7.746  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.750  ; 7.750  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 8.196  ; 8.196  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.768  ; 7.768  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.530  ; 7.530  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.547  ; 7.547  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.093  ; 8.093  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.062  ; 8.062  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.127  ; 8.127  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.626  ; 8.626  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.644  ; 8.644  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.672  ; 8.672  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.879  ; 8.879  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.062  ; 8.062  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 9.672  ; 9.672  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 9.601  ; 9.601  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.110  ; 8.110  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.721  ; 7.721  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 8.046  ; 8.046  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 8.046  ; 8.046  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 8.184  ; 8.184  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 8.813  ; 8.813  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 9.023  ; 9.023  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.184  ; 8.184  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 8.634  ; 8.634  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 8.441  ; 8.441  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 8.576  ; 8.576  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 9.685  ; 9.685  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 8.513  ; 8.513  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 8.513  ; 8.513  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 7.502  ; 7.502  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 8.000  ; 8.000  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 8.444  ; 8.444  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 8.532  ; 8.532  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 7.986  ; 7.986  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 8.084  ; 8.084  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 7.502  ; 7.502  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 7.575  ; 7.575  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 7.081  ; 7.081  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 7.081  ; 7.081  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 7.484  ; 7.484  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 7.683  ; 7.683  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 8.012  ; 8.012  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 8.004  ; 8.004  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 7.991  ; 7.991  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 8.087  ; 8.087  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 7.332  ; 7.332  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.918  ; 8.918  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.965  ; 7.965  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 7.636  ; 7.636  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 7.947  ; 7.947  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.332  ; 7.332  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 8.385  ; 8.385  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.806  ; 7.806  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 7.421  ; 7.421  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 8.044  ; 8.044  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 7.421  ; 7.421  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 8.585  ; 8.585  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 7.724  ; 7.724  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 8.158  ; 8.158  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 8.168  ; 8.168  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.151  ; 8.151  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.651  ; 7.651  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.143  ; 7.143  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.392  ; 7.392  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.392  ; 7.392  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 8.498  ; 8.498  ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 8.498  ; 8.498  ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 8.768  ; 8.768  ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 9.670  ; 9.670  ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 10.704 ; 10.704 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 8.599  ; 8.599  ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 9.008  ; 9.008  ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 9.912  ; 9.912  ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 8.611  ; 8.611  ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.480  ; 8.480  ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 9.161  ; 9.161  ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 9.225  ; 9.225  ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 9.161  ; 9.161  ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 9.444  ; 9.444  ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 10.156 ; 10.156 ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 10.147 ; 10.147 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 6.353  ; 6.353  ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 8.912  ; 8.912  ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 8.912  ; 8.912  ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 9.905  ; 9.905  ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 9.886  ; 9.886  ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 9.293  ; 9.293  ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 10.452 ; 10.452 ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 9.771  ; 9.771  ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 10.322 ; 10.322 ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 9.256  ; 9.256  ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 10.774 ; 10.774 ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 10.533 ; 10.533 ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 9.256  ; 9.256  ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 9.476  ; 9.476  ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 10.077 ; 10.077 ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 10.827 ; 10.827 ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 6.462  ; 6.462  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 9.683  ; 9.683  ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 9.683  ; 9.683  ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;        ;        ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;        ;        ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;        ;        ; 7.984  ;
; KEY[2]      ; VGA_B[5]      ;        ; 13.598 ; 13.598 ;        ;
; KEY[2]      ; VGA_B[6]      ;        ; 13.859 ; 13.859 ;        ;
; KEY[2]      ; VGA_B[7]      ;        ; 14.137 ; 14.137 ;        ;
; KEY[2]      ; VGA_B[8]      ;        ; 14.851 ; 14.851 ;        ;
; KEY[2]      ; VGA_B[9]      ;        ; 14.544 ; 14.544 ;        ;
; KEY[2]      ; VGA_G[4]      ;        ; 13.596 ; 13.596 ;        ;
; KEY[2]      ; VGA_G[5]      ;        ; 14.603 ; 14.603 ;        ;
; KEY[2]      ; VGA_G[6]      ;        ; 14.261 ; 14.261 ;        ;
; KEY[2]      ; VGA_G[7]      ;        ; 13.680 ; 13.680 ;        ;
; KEY[2]      ; VGA_G[8]      ;        ; 14.825 ; 14.825 ;        ;
; KEY[2]      ; VGA_G[9]      ;        ; 14.130 ; 14.130 ;        ;
; KEY[2]      ; VGA_R[5]      ;        ; 15.170 ; 15.170 ;        ;
; KEY[2]      ; VGA_R[6]      ;        ; 14.905 ; 14.905 ;        ;
; KEY[2]      ; VGA_R[7]      ;        ; 13.888 ; 13.888 ;        ;
; KEY[2]      ; VGA_R[8]      ;        ; 13.794 ; 13.794 ;        ;
; KEY[2]      ; VGA_R[9]      ;        ; 14.433 ; 14.433 ;        ;
; KEY[3]      ; VGA_B[5]      ;        ; 13.104 ; 13.104 ;        ;
; KEY[3]      ; VGA_B[6]      ;        ; 13.365 ; 13.365 ;        ;
; KEY[3]      ; VGA_B[7]      ;        ; 13.643 ; 13.643 ;        ;
; KEY[3]      ; VGA_B[8]      ;        ; 14.357 ; 14.357 ;        ;
; KEY[3]      ; VGA_B[9]      ;        ; 14.050 ; 14.050 ;        ;
; KEY[3]      ; VGA_G[4]      ;        ; 13.102 ; 13.102 ;        ;
; KEY[3]      ; VGA_G[5]      ;        ; 14.109 ; 14.109 ;        ;
; KEY[3]      ; VGA_G[6]      ;        ; 13.767 ; 13.767 ;        ;
; KEY[3]      ; VGA_G[7]      ;        ; 13.186 ; 13.186 ;        ;
; KEY[3]      ; VGA_G[8]      ;        ; 14.331 ; 14.331 ;        ;
; KEY[3]      ; VGA_G[9]      ;        ; 13.636 ; 13.636 ;        ;
; KEY[3]      ; VGA_R[5]      ;        ; 14.676 ; 14.676 ;        ;
; KEY[3]      ; VGA_R[6]      ;        ; 14.411 ; 14.411 ;        ;
; KEY[3]      ; VGA_R[7]      ;        ; 13.394 ; 13.394 ;        ;
; KEY[3]      ; VGA_R[8]      ;        ; 13.300 ; 13.300 ;        ;
; KEY[3]      ; VGA_R[9]      ;        ; 13.939 ; 13.939 ;        ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;        ;        ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.590  ;        ;        ; 8.590  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;        ;        ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;        ;        ; 8.282  ;
; SW[8]       ; LEDR[8]       ; 6.106  ;        ;        ; 6.106  ;
; SW[9]       ; LEDR[9]       ; 6.122  ;        ;        ; 6.122  ;
; SW[10]      ; LEDR[10]      ; 5.680  ;        ;        ; 5.680  ;
; SW[11]      ; LEDR[11]      ; 5.638  ;        ;        ; 5.638  ;
; SW[12]      ; LEDR[12]      ; 5.699  ;        ;        ; 5.699  ;
; SW[13]      ; LEDR[13]      ; 9.598  ;        ;        ; 9.598  ;
; SW[14]      ; LEDR[14]      ; 9.634  ;        ;        ; 9.634  ;
; SW[15]      ; LEDR[15]      ; 9.404  ;        ;        ; 9.404  ;
; SW[16]      ; LEDR[16]      ; 9.765  ;        ;        ; 9.765  ;
; SW[17]      ; LEDR[17]      ; 9.593  ;        ;        ; 9.593  ;
; TCK         ; TDO           ; 9.634  ;        ;        ; 9.634  ;
; TCS         ; TDO           ; 9.626  ;        ;        ; 9.626  ;
; TDI         ; TDO           ; 9.396  ;        ;        ; 9.396  ;
; TD_DATA[0]  ; TD_RESET      ; 10.062 ;        ;        ; 10.062 ;
; TD_DATA[1]  ; TD_RESET      ; 9.778  ;        ;        ; 9.778  ;
; TD_DATA[2]  ; TD_RESET      ; 9.998  ;        ;        ; 9.998  ;
; TD_DATA[3]  ; TD_RESET      ; 9.998  ;        ;        ; 9.998  ;
; TD_DATA[4]  ; TD_RESET      ; 9.677  ;        ;        ; 9.677  ;
; TD_DATA[5]  ; TD_RESET      ; 9.772  ;        ;        ; 9.772  ;
; TD_DATA[6]  ; TD_RESET      ; 10.052 ;        ;        ; 10.052 ;
; TD_DATA[7]  ; TD_RESET      ; 9.995  ;        ;        ; 9.995  ;
; TD_HS       ; TD_RESET      ; 9.426  ;        ;        ; 9.426  ;
; TD_VS       ; TD_RESET      ; 9.292  ;        ;        ; 9.292  ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;        ;        ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;        ;        ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;        ;        ; 7.984  ;
; KEY[2]      ; VGA_B[5]      ;        ; 13.598 ; 13.598 ;        ;
; KEY[2]      ; VGA_B[6]      ;        ; 13.859 ; 13.859 ;        ;
; KEY[2]      ; VGA_B[7]      ;        ; 14.137 ; 14.137 ;        ;
; KEY[2]      ; VGA_B[8]      ;        ; 14.851 ; 14.851 ;        ;
; KEY[2]      ; VGA_B[9]      ;        ; 14.544 ; 14.544 ;        ;
; KEY[2]      ; VGA_G[4]      ;        ; 13.596 ; 13.596 ;        ;
; KEY[2]      ; VGA_G[5]      ;        ; 14.603 ; 14.603 ;        ;
; KEY[2]      ; VGA_G[6]      ;        ; 14.261 ; 14.261 ;        ;
; KEY[2]      ; VGA_G[7]      ;        ; 13.680 ; 13.680 ;        ;
; KEY[2]      ; VGA_G[8]      ;        ; 14.825 ; 14.825 ;        ;
; KEY[2]      ; VGA_G[9]      ;        ; 14.130 ; 14.130 ;        ;
; KEY[2]      ; VGA_R[5]      ;        ; 15.170 ; 15.170 ;        ;
; KEY[2]      ; VGA_R[6]      ;        ; 14.905 ; 14.905 ;        ;
; KEY[2]      ; VGA_R[7]      ;        ; 13.888 ; 13.888 ;        ;
; KEY[2]      ; VGA_R[8]      ;        ; 13.794 ; 13.794 ;        ;
; KEY[2]      ; VGA_R[9]      ;        ; 14.433 ; 14.433 ;        ;
; KEY[3]      ; VGA_B[5]      ;        ; 13.104 ; 13.104 ;        ;
; KEY[3]      ; VGA_B[6]      ;        ; 13.365 ; 13.365 ;        ;
; KEY[3]      ; VGA_B[7]      ;        ; 13.643 ; 13.643 ;        ;
; KEY[3]      ; VGA_B[8]      ;        ; 14.357 ; 14.357 ;        ;
; KEY[3]      ; VGA_B[9]      ;        ; 14.050 ; 14.050 ;        ;
; KEY[3]      ; VGA_G[4]      ;        ; 13.102 ; 13.102 ;        ;
; KEY[3]      ; VGA_G[5]      ;        ; 14.109 ; 14.109 ;        ;
; KEY[3]      ; VGA_G[6]      ;        ; 13.767 ; 13.767 ;        ;
; KEY[3]      ; VGA_G[7]      ;        ; 13.186 ; 13.186 ;        ;
; KEY[3]      ; VGA_G[8]      ;        ; 14.331 ; 14.331 ;        ;
; KEY[3]      ; VGA_G[9]      ;        ; 13.636 ; 13.636 ;        ;
; KEY[3]      ; VGA_R[5]      ;        ; 14.676 ; 14.676 ;        ;
; KEY[3]      ; VGA_R[6]      ;        ; 14.411 ; 14.411 ;        ;
; KEY[3]      ; VGA_R[7]      ;        ; 13.394 ; 13.394 ;        ;
; KEY[3]      ; VGA_R[8]      ;        ; 13.300 ; 13.300 ;        ;
; KEY[3]      ; VGA_R[9]      ;        ; 13.939 ; 13.939 ;        ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;        ;        ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.590  ;        ;        ; 8.590  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;        ;        ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;        ;        ; 8.282  ;
; SW[8]       ; LEDR[8]       ; 6.106  ;        ;        ; 6.106  ;
; SW[9]       ; LEDR[9]       ; 6.122  ;        ;        ; 6.122  ;
; SW[10]      ; LEDR[10]      ; 5.680  ;        ;        ; 5.680  ;
; SW[11]      ; LEDR[11]      ; 5.638  ;        ;        ; 5.638  ;
; SW[12]      ; LEDR[12]      ; 5.699  ;        ;        ; 5.699  ;
; SW[13]      ; LEDR[13]      ; 9.598  ;        ;        ; 9.598  ;
; SW[14]      ; LEDR[14]      ; 9.634  ;        ;        ; 9.634  ;
; SW[15]      ; LEDR[15]      ; 9.404  ;        ;        ; 9.404  ;
; SW[16]      ; LEDR[16]      ; 9.765  ;        ;        ; 9.765  ;
; SW[17]      ; LEDR[17]      ; 9.593  ;        ;        ; 9.593  ;
; TCK         ; TDO           ; 9.634  ;        ;        ; 9.634  ;
; TCS         ; TDO           ; 9.626  ;        ;        ; 9.626  ;
; TDI         ; TDO           ; 9.396  ;        ;        ; 9.396  ;
; TD_DATA[0]  ; TD_RESET      ; 10.062 ;        ;        ; 10.062 ;
; TD_DATA[1]  ; TD_RESET      ; 9.778  ;        ;        ; 9.778  ;
; TD_DATA[2]  ; TD_RESET      ; 9.998  ;        ;        ; 9.998  ;
; TD_DATA[3]  ; TD_RESET      ; 9.998  ;        ;        ; 9.998  ;
; TD_DATA[4]  ; TD_RESET      ; 9.677  ;        ;        ; 9.677  ;
; TD_DATA[5]  ; TD_RESET      ; 9.772  ;        ;        ; 9.772  ;
; TD_DATA[6]  ; TD_RESET      ; 10.052 ;        ;        ; 10.052 ;
; TD_DATA[7]  ; TD_RESET      ; 9.995  ;        ;        ; 9.995  ;
; TD_HS       ; TD_RESET      ; 9.426  ;        ;        ; 9.426  ;
; TD_VS       ; TD_RESET      ; 9.292  ;        ;        ; 9.292  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 7.654 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.190 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.190 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 8.210 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.210 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.201 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 8.201 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 7.912 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.922 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 7.942 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 7.942 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.948 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.948 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.928 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.918 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.917 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.927 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.694 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.674 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.674 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.674 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.654 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.654 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.829 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.419 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.419 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.419 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.451 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.451 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.458 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.458 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.458 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.458 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.262 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.843 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 7.654 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.190 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.190 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 8.210 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.210 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.201 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 8.201 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 7.912 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.922 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 7.942 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 7.942 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.948 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.948 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.928 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.918 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.917 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.927 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.694 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.674 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.674 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.674 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.654 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.654 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.829 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.419 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.419 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.419 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.451 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.451 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.458 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.458 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.458 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.458 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.262 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.843 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 7.654     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.190     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.190     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 8.210     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.210     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.201     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 8.201     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 7.912     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.922     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 7.942     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 7.942     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.948     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.948     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.928     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.918     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.917     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.927     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.694     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.674     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.674     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.674     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.654     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.654     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.829     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.419     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.419     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.419     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.451     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.451     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.458     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.458     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.458     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.458     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.262     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.843     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 7.654     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.190     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.190     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 8.210     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.210     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.201     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 8.201     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 7.912     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.922     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 7.942     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 7.942     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.948     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.948     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.928     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.918     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.917     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.927     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.694     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.674     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.674     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.674     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.654     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.654     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.829     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.419     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.419     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.419     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.451     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.451     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.458     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.458     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.458     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.458     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.262     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.843     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 14.335 ; 0.000         ;
; clockext ; 17.801 ; 0.000         ;
; clock27m ; 34.800 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock27m ; 0.215 ; 0.000         ;
; clock50m ; 0.215 ; 0.000         ;
; clockext ; 0.215 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Fast Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 17.534 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock50m ; 0.725 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock50m            ; 7.500  ; 0.000         ;
; clockext            ; 9.000  ; 0.000         ;
; clock27m            ; 17.500 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock50m'                                                                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.335 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.706      ;
; 14.394 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.647      ;
; 14.403 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.638      ;
; 14.458 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.579      ;
; 14.464 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.573      ;
; 14.466 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.575      ;
; 14.469 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.572      ;
; 14.471 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.570      ;
; 14.479 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.558      ;
; 14.486 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.555      ;
; 14.515 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.522      ;
; 14.524 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.513      ;
; 14.525 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.516      ;
; 14.528 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.513      ;
; 14.530 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.511      ;
; 14.534 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.507      ;
; 14.537 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.504      ;
; 14.539 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.502      ;
; 14.542 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[12]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.499      ;
; 14.543 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.498      ;
; 14.545 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.494      ;
; 14.545 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.494      ;
; 14.545 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.494      ;
; 14.554 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.483      ;
; 14.558 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.483      ;
; 14.589 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.448      ;
; 14.592 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.445      ;
; 14.594 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.443      ;
; 14.594 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.443      ;
; 14.595 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.442      ;
; 14.596 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.441      ;
; 14.598 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.439      ;
; 14.598 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.439      ;
; 14.599 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.438      ;
; 14.600 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.437      ;
; 14.604 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.435      ;
; 14.604 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.435      ;
; 14.604 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.435      ;
; 14.610 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.427      ;
; 14.613 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.424      ;
; 14.613 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.426      ;
; 14.613 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.426      ;
; 14.613 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.426      ;
; 14.615 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.422      ;
; 14.615 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.422      ;
; 14.617 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.424      ;
; 14.620 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.421      ;
; 14.622 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.419      ;
; 14.624 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.417      ;
; 14.646 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.391      ;
; 14.649 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.388      ;
; 14.651 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.386      ;
; 14.655 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.382      ;
; 14.657 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.380      ;
; 14.658 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.379      ;
; 14.660 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.377      ;
; 14.668 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.367      ;
; 14.668 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.367      ;
; 14.668 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.367      ;
; 14.673 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[12]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.368      ;
; 14.674 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.367      ;
; 14.674 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.361      ;
; 14.674 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.361      ;
; 14.674 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.361      ;
; 14.676 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[12]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.365      ;
; 14.677 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.364      ;
; 14.678 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[12]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.363      ;
; 14.679 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.362      ;
; 14.682 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.359      ;
; 14.682 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.355      ;
; 14.685 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.352      ;
; 14.686 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[17] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 5.348      ;
; 14.688 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.349      ;
; 14.689 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.352      ;
; 14.689 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.346      ;
; 14.689 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.346      ;
; 14.689 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.346      ;
; 14.690 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.347      ;
; 14.692 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.349      ;
; 14.694 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.347      ;
; 14.696 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.343      ;
; 14.696 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.343      ;
; 14.696 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 5.343      ;
; 14.699 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[4]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.338      ;
; 14.725 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 5.337      ;
; 14.725 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[5]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 5.337      ;
; 14.725 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[10]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.030      ; 5.337      ;
; 14.725 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.312      ;
; 14.725 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.310      ;
; 14.725 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.310      ;
; 14.725 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 5.310      ;
; 14.727 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.310      ;
; 14.728 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.309      ;
; 14.729 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.308      ;
; 14.730 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.307      ;
; 14.730 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11] ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.307      ;
; 14.730 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.307      ;
; 14.732 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.305      ;
; 14.732 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.305      ;
; 14.733 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[22]         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 5.288      ;
+--------+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockext'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 17.801 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.231      ;
; 17.908 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.124      ;
; 17.916 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.116      ;
; 18.036 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.998      ;
; 18.056 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.978      ;
; 18.075 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.956      ;
; 18.091 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.943      ;
; 18.094 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.937      ;
; 18.130 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.902      ;
; 18.137 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.895      ;
; 18.137 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.894      ;
; 18.143 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.891      ;
; 18.145 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.889      ;
; 18.151 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.883      ;
; 18.163 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.871      ;
; 18.170 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.862      ;
; 18.171 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.863      ;
; 18.176 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.857      ;
; 18.198 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.836      ;
; 18.206 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.828      ;
; 18.207 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.824      ;
; 18.209 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.824      ;
; 18.220 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.814      ;
; 18.220 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.814      ;
; 18.221 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.813      ;
; 18.225 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.809      ;
; 18.225 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.809      ;
; 18.238 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.794      ;
; 18.252 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.782      ;
; 18.253 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.781      ;
; 18.254 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.780      ;
; 18.258 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.776      ;
; 18.258 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.776      ;
; 18.260 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.774      ;
; 18.263 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.770      ;
; 18.263 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.769      ;
; 18.269 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.765      ;
; 18.272 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.760      ;
; 18.281 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.751      ;
; 18.290 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.741      ;
; 18.296 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.738      ;
; 18.296 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.738      ;
; 18.296 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.737      ;
; 18.298 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[0]  ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.736      ;
; 18.298 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.736      ;
; 18.301 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.733      ;
; 18.307 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.727      ;
; 18.310 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.723      ;
; 18.327 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.707      ;
; 18.329 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.704      ;
; 18.329 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.703      ;
; 18.329 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.705      ;
; 18.329 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.705      ;
; 18.330 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.703      ;
; 18.330 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.702      ;
; 18.331 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[0]  ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.703      ;
; 18.331 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.703      ;
; 18.334 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.700      ;
; 18.335 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.699      ;
; 18.339 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.695      ;
; 18.342 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.689      ;
; 18.343 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.690      ;
; 18.349 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.684      ;
; 18.354 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.678      ;
; 18.358 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.676      ;
; 18.365 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.668      ;
; 18.365 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.669      ;
; 18.372 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.661      ;
; 18.373 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.660      ;
; 18.374 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.659      ;
; 18.374 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.656      ;
; 18.376 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.658      ;
; 18.376 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.657      ;
; 18.378 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.655      ;
; 18.378 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.655      ;
; 18.379 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.653      ;
; 18.381 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.651      ;
; 18.384 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.650      ;
; 18.384 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.649      ;
; 18.385 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.649      ;
; 18.387 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.645      ;
; 18.392 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.641      ;
; 18.393 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.640      ;
; 18.413 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.618      ;
; 18.414 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.620      ;
; 18.415 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.616      ;
; 18.416 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.616      ;
; 18.419 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.614      ;
; 18.420 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.614      ;
; 18.421 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.610      ;
; 18.422 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.612      ;
; 18.425 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.608      ;
; 18.426 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.607      ;
; 18.427 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.606      ;
; 18.430 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.603      ;
; 18.430 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.603      ;
; 18.438 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.595      ;
; 18.438 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.596      ;
; 18.440 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.592      ;
; 18.442 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; 0.001      ; 1.591      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock27m'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 34.800 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.232      ;
; 34.907 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.125      ;
; 34.917 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.115      ;
; 35.042 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.999      ;
; 35.062 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.979      ;
; 35.074 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.958      ;
; 35.097 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.944      ;
; 35.102 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.930      ;
; 35.120 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.911      ;
; 35.129 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.903      ;
; 35.148 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.884      ;
; 35.149 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.892      ;
; 35.151 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.890      ;
; 35.159 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.882      ;
; 35.168 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.864      ;
; 35.169 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.872      ;
; 35.179 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.862      ;
; 35.204 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.837      ;
; 35.208 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.824      ;
; 35.214 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.827      ;
; 35.226 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.815      ;
; 35.238 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.794      ;
; 35.251 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.781      ;
; 35.258 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.783      ;
; 35.268 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.773      ;
; 35.271 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.761      ;
; 35.277 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.764      ;
; 35.287 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.745      ;
; 35.310 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.731      ;
; 35.311 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.008     ; 1.713      ;
; 35.316 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.725      ;
; 35.325 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.707      ;
; 35.329 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.703      ;
; 35.333 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.708      ;
; 35.336 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.705      ;
; 35.342 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.690      ;
; 35.343 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.698      ;
; 35.344 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.697      ;
; 35.347 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.694      ;
; 35.362 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.678      ;
; 35.364 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.677      ;
; 35.364 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.677      ;
; 35.371 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.670      ;
; 35.371 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.670      ;
; 35.378 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.654      ;
; 35.382 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.658      ;
; 35.384 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.657      ;
; 35.388 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.644      ;
; 35.391 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.650      ;
; 35.394 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.647      ;
; 35.394 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.646      ;
; 35.399 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.642      ;
; 35.404 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.628      ;
; 35.405 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.009     ; 1.618      ;
; 35.410 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.631      ;
; 35.417 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.624      ;
; 35.417 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.623      ;
; 35.418 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.614      ;
; 35.419 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.622      ;
; 35.425 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.616      ;
; 35.426 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.615      ;
; 35.427 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.614      ;
; 35.430 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.611      ;
; 35.431 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.009     ; 1.592      ;
; 35.435 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.009     ; 1.588      ;
; 35.436 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.605      ;
; 35.436 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.605      ;
; 35.437 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[0]  ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.604      ;
; 35.438 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.603      ;
; 35.440 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.601      ;
; 35.441 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.600      ;
; 35.443 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.598      ;
; 35.445 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.596      ;
; 35.446 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.595      ;
; 35.446 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.009     ; 1.577      ;
; 35.450 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.009     ; 1.573      ;
; 35.450 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.591      ;
; 35.453 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.588      ;
; 35.454 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.587      ;
; 35.458 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.009     ; 1.565      ;
; 35.463 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.009     ; 1.560      ;
; 35.464 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.577      ;
; 35.465 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.567      ;
; 35.465 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.576      ;
; 35.467 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.565      ;
; 35.470 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.571      ;
; 35.471 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.570      ;
; 35.471 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.569      ;
; 35.477 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.555      ;
; 35.478 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.563      ;
; 35.478 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.563      ;
; 35.479 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.553      ;
; 35.480 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.561      ;
; 35.480 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.561      ;
; 35.480 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.552      ;
; 35.481 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.560      ;
; 35.497 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.543      ;
; 35.500 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.541      ;
; 35.500 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.541      ;
; 35.505 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.009      ; 1.536      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock27m'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; toggle0:C5|r_toggle        ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_event_50m:C2|r_sig     ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.396      ;
; 0.356 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.528      ;
; 0.496 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.652      ;
; 0.514 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.668      ;
; 0.533 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.687      ;
; 0.546 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.724      ;
; 0.575 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.727      ;
; 0.584 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.738      ;
; 0.589 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.741      ;
; 0.603 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.756      ;
; 0.605 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.760      ;
; 0.613 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.765      ;
; 0.619 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.772      ;
; 0.638 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.790      ;
; 0.643 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.798      ;
; 0.654 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.806      ;
; 0.654 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.807      ;
; 0.659 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.815      ;
; 0.678 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.830      ;
; 0.678 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.830      ;
; 0.679 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.009      ; 0.840      ;
; 0.687 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.009      ; 0.848      ;
; 0.689 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.841      ;
; 0.693 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.845      ;
; 0.694 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.847      ;
; 0.698 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.850      ;
; 0.703 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.855      ;
; 0.706 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; -0.009     ; 0.849      ;
; 0.713 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.865      ;
; 0.714 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.009      ; 0.875      ;
; 0.718 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.870      ;
; 0.724 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.876      ;
; 0.729 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.881      ;
; 0.730 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.882      ;
; 0.741 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; -0.009     ; 0.884      ;
; 0.745 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.897      ;
; 0.747 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.009      ; 0.908      ;
; 0.748 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.900      ;
; 0.749 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.009      ; 0.910      ;
; 0.757 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.909      ;
; 0.764 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.916      ;
; 0.768 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.920      ;
; 0.769 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.921      ;
; 0.769 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.921      ;
; 0.769 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.009      ; 0.930      ;
; 0.776 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; -0.009     ; 0.919      ;
; 0.783 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.935      ;
; 0.783 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.935      ;
; 0.784 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 0.937      ;
; 0.784 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.009      ; 0.945      ;
; 0.785 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.937      ;
; 0.786 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.009      ; 0.947      ;
; 0.797 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.949      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[1]                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[1]                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[0]                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[0]                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|read                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|read                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|avalon_ociram_readdata_ready ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|avalon_ociram_readdata_ready ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|write                                                                                            ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|write                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_ready          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_ready          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockext'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; toggle0:C6|r_toggle        ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; clk_event_50m:C3|r_sig     ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.391      ;
; 0.356 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.514      ;
; 0.373 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.528      ;
; 0.496 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.652      ;
; 0.514 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.668      ;
; 0.532 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.687      ;
; 0.547 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.706      ;
; 0.567 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.720      ;
; 0.569 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.724      ;
; 0.578 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.729      ;
; 0.584 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.735      ;
; 0.589 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.741      ;
; 0.601 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.754      ;
; 0.605 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.762      ;
; 0.614 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.765      ;
; 0.618 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.769      ;
; 0.619 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.771      ;
; 0.640 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.792      ;
; 0.643 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.795      ;
; 0.648 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.799      ;
; 0.650 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.802      ;
; 0.650 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.801      ;
; 0.651 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.803      ;
; 0.654 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.806      ;
; 0.657 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.809      ;
; 0.659 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.820      ;
; 0.678 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.830      ;
; 0.684 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.835      ;
; 0.687 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.001      ; 0.840      ;
; 0.689 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.841      ;
; 0.692 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.844      ;
; 0.694 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.846      ;
; 0.696 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.848      ;
; 0.698 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.850      ;
; 0.699 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.849      ;
; 0.700 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.852      ;
; 0.701 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.853      ;
; 0.713 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.865      ;
; 0.720 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.871      ;
; 0.722 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.001      ; 0.875      ;
; 0.725 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.877      ;
; 0.729 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.881      ;
; 0.734 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.884      ;
; 0.744 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.002      ; 0.898      ;
; 0.745 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.897      ;
; 0.748 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.900      ;
; 0.751 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.903      ;
; 0.757 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.909      ;
; 0.757 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.001      ; 0.910      ;
; 0.758 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.910      ;
; 0.759 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.911      ;
; 0.763 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.915      ;
; 0.764 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.916      ;
; 0.768 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.920      ;
; 0.769 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.919      ;
; 0.777 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.001      ; 0.930      ;
; 0.783 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.935      ;
; 0.783 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.935      ;
; 0.792 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.001      ; 0.945      ;
; 0.796 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.001      ; 0.949      ;
; 0.800 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.952      ;
; 0.801 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.002      ; 0.955      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock50m'                                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_jmp_direct                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.024      ; 2.522      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[7]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.036      ; 2.534      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[13]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.036      ; 2.534      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_hi_imm16                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.024      ; 2.522      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[15]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.036      ; 2.534      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[25]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.033      ; 2.531      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[23]                                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.024      ; 2.522      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[24]                                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.024      ; 2.522      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[7]                    ; clock50m     ; clock50m    ; 20.000       ; 0.033      ; 2.531      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                        ; clock50m     ; clock50m    ; 20.000       ; 0.033      ; 2.531      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[9]                    ; clock50m     ; clock50m    ; 20.000       ; 0.033      ; 2.531      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[9]                                                                        ; clock50m     ; clock50m    ; 20.000       ; 0.033      ; 2.531      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[6]                    ; clock50m     ; clock50m    ; 20.000       ; 0.033      ; 2.531      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[16]                   ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 2.529      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 2.529      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_uncond_cti_non_br                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.024      ; 2.522      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[25]                                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.024      ; 2.522      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_compare_op[0]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 2.518      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_compare_op[1]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.024      ; 2.522      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 2.527      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[1]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 2.527      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 2.527      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 2.527      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|read_latency_shift_reg[0]                                 ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 2.527      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[1]                                   ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|read_latency_shift_reg[0]                                 ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 2.527      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                 ; clock50m     ; clock50m    ; 20.000       ; 0.029      ; 2.527      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[7]                                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 2.526      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[7]                                        ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|av_readdata_pre[7]                                        ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|do_start_rx                                            ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 2.525      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9] ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 2.525      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[8] ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 2.525      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7] ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 2.525      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6] ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 2.525      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5] ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4] ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3] ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2] ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1] ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0] ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 2.525      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|delayed_unxrx_in_processxx3                            ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 2.525      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[7]                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_char_ready                                          ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 2.525      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period1|data_out[7]                                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 2.518      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[23]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[15]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[30]                   ; clock50m     ; clock50m    ; 20.000       ; 0.033      ; 2.531      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[27]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[26]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[25]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[24]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[22]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[21]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[20]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[19]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[18]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[17]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|av_readdata_pre[17]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|av_readdata_pre[17]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|av_readdata_pre[17]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|av_readdata_pre[17]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[17]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|av_readdata_pre[17]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|av_readdata_pre[16]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 2.529      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|av_readdata_pre[16]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 2.529      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[16]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 2.529      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[16]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 2.529      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[16]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|av_readdata_pre[16]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 2.529      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|av_readdata_pre[16]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.031      ; 2.529      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|av_readdata_pre[16]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[16]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|av_readdata_pre[16]                                       ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[14]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period1|data_out[13]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 2.518      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[13]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 2.526      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[12]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 2.526      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period1|data_out[12]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 2.518      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[11]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 2.526      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period1|data_out[11]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 2.518      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period1|data_out[10]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 2.518      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[10]                                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 2.526      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[9]                                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 2.526      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period1|data_out[9]                                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 2.518      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[9]                                        ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|av_readdata_pre[9]                                        ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[8]                                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.028      ; 2.526      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|framing_error                                          ; clock50m     ; clock50m    ; 20.000       ; 0.027      ; 2.525      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period1|data_out[8]                                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 2.518      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[8]                                        ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[6]                                             ; clock50m     ; clock50m    ; 20.000       ; 0.026      ; 2.524      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period1|data_out[6]                                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 2.518      ;
; 17.534 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|av_readdata_pre[6]                                        ; clock50m     ; clock50m    ; 20.000       ; 0.038      ; 2.536      ;
+--------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.725 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|CAM_CTRL:CAM_CTRL_inst|CamVsync_dly1 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|VGA_CTRL:VGA_CTRL_inst|VgaFrameCount                                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.877      ;
; 1.108 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|CAM_CTRL:CAM_CTRL_inst|CamVsync_dly2 ; VideoProc:VideoProc00|VideoProcCore:VideoProcCore_inst|VGA_CTRL:VGA_CTRL_inst|VgaFrameCount                                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 1.260      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 2.495      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[17]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.507      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[1]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.010      ; 2.488      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[2]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.010      ; 2.488      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[5]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.010      ; 2.488      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[7]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.010      ; 2.488      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[4]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.010      ; 2.488      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|av_readdata_pre[17]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.507      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|av_readdata_pre[17]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.507      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|av_readdata_pre[17]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.507      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|av_readdata_pre[17]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.507      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|av_readdata_pre[17]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.507      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|av_readdata_pre[17]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.507      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[17]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.507      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[17]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.507      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][75]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 2.495      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 2.495      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 2.495      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_merlin_slave_translator:slave_translator|read_latency_shift_reg[1]                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 2.495      ;
; 2.326 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 2.495      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_001|packet_in_progress                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 2.499      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[16]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.508      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.032      ; 2.511      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[1]                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_ext_flash:ext_flash|altera_tristate_controller_translator:tdt|turnaround_counter[0]                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[2]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 2.504      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 2.504      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[0]                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.495      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.495      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 2.494      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.022      ; 2.501      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][43]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.495      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][43]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.495      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][43]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 2.494      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 2.494      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[0]                               ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 2.494      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[19]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 2.496      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[11]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[11]                                                                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.031      ; 2.510      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[3]                                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_byteenable[1]                                                                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.492      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_byteenable[2]                                                                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.013      ; 2.492      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[17]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 2.496      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[9]                                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[9]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.032      ; 2.511      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[1]                                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 2.504      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 2.504      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[6]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.032      ; 2.511      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[4]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.032      ; 2.511      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[2]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.031      ; 2.510      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.022      ; 2.501      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][55]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.495      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.495      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 2.494      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 2.499      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 2.499      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[17]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.039      ; 2.518      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[18]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.032      ; 2.511      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[18]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.039      ; 2.518      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[18]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 2.496      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[10]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[2]                                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 2.504      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 2.504      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 2.499      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 2.499      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[19]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[20]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 2.498      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.508      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[12]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[12]                                                                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.031      ; 2.510      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[4]                                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.024      ; 2.503      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[21]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 2.498      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.029      ; 2.508      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.023      ; 2.502      ;
; 2.327 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.025      ; 2.504      ;
+-------+---------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockext'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock27m'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CamHsync  ; clock50m   ; 2.605 ; 2.605 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; 2.440 ; 2.440 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; 2.365 ; 2.365 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 2.289 ; 2.289 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 2.216 ; 2.216 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 2.284 ; 2.284 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 2.325 ; 2.325 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 2.242 ; 2.242 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 2.206 ; 2.206 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 2.365 ; 2.365 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 2.341 ; 2.341 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 2.154 ; 2.154 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 2.154 ; 2.154 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 1.962 ; 1.962 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CamHsync  ; clock50m   ; -2.485 ; -2.485 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; -2.320 ; -2.320 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; -2.086 ; -2.086 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -2.169 ; -2.169 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -2.096 ; -2.096 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -2.164 ; -2.164 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -2.205 ; -2.205 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -2.122 ; -2.122 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -2.086 ; -2.086 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -2.245 ; -2.245 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -2.221 ; -2.221 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -1.842 ; -1.842 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -2.034 ; -2.034 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -1.842 ; -1.842 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.046 ; 4.046 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.046 ; 4.046 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 5.033 ; 5.033 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.476 ; 4.476 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.479 ; 4.479 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.572 ; 4.572 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.626 ; 4.626 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.959 ; 4.959 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.544 ; 4.544 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 5.033 ; 5.033 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.377 ; 4.377 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.557 ; 4.557 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.420 ; 4.420 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.657 ; 4.657 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.362 ; 4.362 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.322 ; 4.322 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.240 ; 4.240 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.468 ; 4.468 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.518 ; 4.518 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.292 ; 4.292 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.288 ; 4.288 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.509 ; 4.509 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.298 ; 4.298 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.190 ; 4.190 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.201 ; 4.201 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.514 ; 4.514 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 5.226 ; 5.226 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.721 ; 4.721 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.740 ; 4.740 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.760 ; 4.760 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.841 ; 4.841 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.508 ; 4.508 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 5.226 ; 5.226 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 5.179 ; 5.179 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.482 ; 4.482 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.339 ; 4.339 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.440 ; 4.440 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.440 ; 4.440 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 5.220 ; 5.220 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.832 ; 4.832 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.914 ; 4.914 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.481 ; 4.481 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.686 ; 4.686 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 4.620 ; 4.620 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 4.620 ; 4.620 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 5.220 ; 5.220 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.707 ; 4.707 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.707 ; 4.707 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 4.604 ; 4.604 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.369 ; 4.369 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.604 ; 4.604 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.416 ; 4.416 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 4.435 ; 4.435 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.140 ; 4.140 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.191 ; 4.191 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 4.403 ; 4.403 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 3.968 ; 3.968 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 4.136 ; 4.136 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.221 ; 4.221 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.371 ; 4.371 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.377 ; 4.377 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.395 ; 4.395 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.403 ; 4.403 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 4.913 ; 4.913 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.913 ; 4.913 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.339 ; 4.339 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.219 ; 4.219 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 4.396 ; 4.396 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.084 ; 4.084 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.267 ; 4.267 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.636 ; 4.636 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.364 ; 4.364 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.106 ; 4.106 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.636 ; 4.636 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.250 ; 4.250 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.400 ; 4.400 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.410 ; 4.410 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.405 ; 4.405 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.202 ; 4.202 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 4.004 ; 4.004 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.188 ; 4.188 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.188 ; 4.188 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 7.603 ; 7.603 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 6.296 ; 6.296 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 7.185 ; 7.185 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 6.967 ; 6.967 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 7.603 ; 7.603 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 6.575 ; 6.575 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 7.112 ; 7.112 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 6.901 ; 6.901 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 6.890 ; 6.890 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.651 ; 4.651 ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 6.211 ; 6.211 ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 5.548 ; 5.548 ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 5.688 ; 5.688 ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 5.783 ; 5.783 ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 6.211 ; 6.211 ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 5.941 ; 5.941 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 3.639 ; 3.639 ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 6.096 ; 6.096 ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 5.581 ; 5.581 ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 6.096 ; 6.096 ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 5.801 ; 5.801 ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 5.579 ; 5.579 ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 6.048 ; 6.048 ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 5.756 ; 5.756 ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 5.698 ; 5.698 ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 6.279 ; 6.279 ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 6.202 ; 6.202 ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 6.279 ; 6.279 ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 5.718 ; 5.718 ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 5.621 ; 5.621 ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 5.904 ; 5.904 ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 5.770 ; 5.770 ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 3.632 ; 3.632 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.253 ; 5.253 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.253 ; 5.253 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.046 ; 4.046 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.046 ; 4.046 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 4.190 ; 4.190 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.476 ; 4.476 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.479 ; 4.479 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.572 ; 4.572 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.626 ; 4.626 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.959 ; 4.959 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.544 ; 4.544 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 5.033 ; 5.033 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.377 ; 4.377 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.557 ; 4.557 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.420 ; 4.420 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.657 ; 4.657 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.362 ; 4.362 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.322 ; 4.322 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.240 ; 4.240 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.468 ; 4.468 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.518 ; 4.518 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.292 ; 4.292 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.288 ; 4.288 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.509 ; 4.509 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.298 ; 4.298 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.190 ; 4.190 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.201 ; 4.201 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.514 ; 4.514 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.721 ; 4.721 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.740 ; 4.740 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.760 ; 4.760 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.841 ; 4.841 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.508 ; 4.508 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 5.226 ; 5.226 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 5.179 ; 5.179 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.482 ; 4.482 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.339 ; 4.339 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.440 ; 4.440 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.440 ; 4.440 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 4.481 ; 4.481 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.832 ; 4.832 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.914 ; 4.914 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.481 ; 4.481 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.686 ; 4.686 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 4.620 ; 4.620 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 4.620 ; 4.620 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 5.220 ; 5.220 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.707 ; 4.707 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.707 ; 4.707 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 4.140 ; 4.140 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.369 ; 4.369 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.604 ; 4.604 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.416 ; 4.416 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 4.435 ; 4.435 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.140 ; 4.140 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.191 ; 4.191 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 3.968 ; 3.968 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 3.968 ; 3.968 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 4.136 ; 4.136 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.221 ; 4.221 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.371 ; 4.371 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.377 ; 4.377 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.395 ; 4.395 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.403 ; 4.403 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 4.084 ; 4.084 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.913 ; 4.913 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.339 ; 4.339 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.219 ; 4.219 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 4.396 ; 4.396 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.084 ; 4.084 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.267 ; 4.267 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.106 ; 4.106 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.364 ; 4.364 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.106 ; 4.106 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.636 ; 4.636 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.250 ; 4.250 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.400 ; 4.400 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.410 ; 4.410 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.405 ; 4.405 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.202 ; 4.202 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 4.004 ; 4.004 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.188 ; 4.188 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.188 ; 4.188 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 4.667 ; 4.667 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 4.667 ; 4.667 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 4.842 ; 4.842 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 5.232 ; 5.232 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 5.659 ; 5.659 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 4.773 ; 4.773 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 4.972 ; 4.972 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 5.309 ; 5.309 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 4.772 ; 4.772 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.651 ; 4.651 ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 5.016 ; 5.016 ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 5.062 ; 5.062 ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 5.016 ; 5.016 ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 5.112 ; 5.112 ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 5.537 ; 5.537 ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 5.400 ; 5.400 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 3.639 ; 3.639 ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 4.917 ; 4.917 ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 4.917 ; 4.917 ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 5.425 ; 5.425 ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 5.314 ; 5.314 ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 5.047 ; 5.047 ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 5.562 ; 5.562 ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 5.260 ; 5.260 ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 5.698 ; 5.698 ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 5.097 ; 5.097 ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 5.662 ; 5.662 ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 5.794 ; 5.794 ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 5.097 ; 5.097 ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 5.144 ; 5.144 ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 5.410 ; 5.410 ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 5.770 ; 5.770 ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 3.632 ; 3.632 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.253 ; 5.253 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.253 ; 5.253 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;       ;       ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;       ;       ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;       ;       ; 4.642 ;
; KEY[2]      ; VGA_B[5]      ;       ; 7.449 ; 7.449 ;       ;
; KEY[2]      ; VGA_B[6]      ;       ; 7.589 ; 7.589 ;       ;
; KEY[2]      ; VGA_B[7]      ;       ; 7.684 ; 7.684 ;       ;
; KEY[2]      ; VGA_B[8]      ;       ; 8.112 ; 8.112 ;       ;
; KEY[2]      ; VGA_B[9]      ;       ; 7.842 ; 7.842 ;       ;
; KEY[2]      ; VGA_G[4]      ;       ; 7.482 ; 7.482 ;       ;
; KEY[2]      ; VGA_G[5]      ;       ; 7.997 ; 7.997 ;       ;
; KEY[2]      ; VGA_G[6]      ;       ; 7.702 ; 7.702 ;       ;
; KEY[2]      ; VGA_G[7]      ;       ; 7.480 ; 7.480 ;       ;
; KEY[2]      ; VGA_G[8]      ;       ; 7.949 ; 7.949 ;       ;
; KEY[2]      ; VGA_G[9]      ;       ; 7.657 ; 7.657 ;       ;
; KEY[2]      ; VGA_R[5]      ;       ; 8.103 ; 8.103 ;       ;
; KEY[2]      ; VGA_R[6]      ;       ; 8.180 ; 8.180 ;       ;
; KEY[2]      ; VGA_R[7]      ;       ; 7.619 ; 7.619 ;       ;
; KEY[2]      ; VGA_R[8]      ;       ; 7.522 ; 7.522 ;       ;
; KEY[2]      ; VGA_R[9]      ;       ; 7.805 ; 7.805 ;       ;
; KEY[3]      ; VGA_B[5]      ;       ; 7.162 ; 7.162 ;       ;
; KEY[3]      ; VGA_B[6]      ;       ; 7.302 ; 7.302 ;       ;
; KEY[3]      ; VGA_B[7]      ;       ; 7.397 ; 7.397 ;       ;
; KEY[3]      ; VGA_B[8]      ;       ; 7.825 ; 7.825 ;       ;
; KEY[3]      ; VGA_B[9]      ;       ; 7.555 ; 7.555 ;       ;
; KEY[3]      ; VGA_G[4]      ;       ; 7.195 ; 7.195 ;       ;
; KEY[3]      ; VGA_G[5]      ;       ; 7.710 ; 7.710 ;       ;
; KEY[3]      ; VGA_G[6]      ;       ; 7.415 ; 7.415 ;       ;
; KEY[3]      ; VGA_G[7]      ;       ; 7.193 ; 7.193 ;       ;
; KEY[3]      ; VGA_G[8]      ;       ; 7.662 ; 7.662 ;       ;
; KEY[3]      ; VGA_G[9]      ;       ; 7.370 ; 7.370 ;       ;
; KEY[3]      ; VGA_R[5]      ;       ; 7.816 ; 7.816 ;       ;
; KEY[3]      ; VGA_R[6]      ;       ; 7.893 ; 7.893 ;       ;
; KEY[3]      ; VGA_R[7]      ;       ; 7.332 ; 7.332 ;       ;
; KEY[3]      ; VGA_R[8]      ;       ; 7.235 ; 7.235 ;       ;
; KEY[3]      ; VGA_R[9]      ;       ; 7.518 ; 7.518 ;       ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;       ;       ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.922 ;       ;       ; 4.922 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;       ;       ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;       ;       ; 4.785 ;
; SW[8]       ; LEDR[8]       ; 3.314 ;       ;       ; 3.314 ;
; SW[9]       ; LEDR[9]       ; 3.355 ;       ;       ; 3.355 ;
; SW[10]      ; LEDR[10]      ; 3.097 ;       ;       ; 3.097 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;       ;       ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.110 ;       ;       ; 3.110 ;
; SW[13]      ; LEDR[13]      ; 5.493 ;       ;       ; 5.493 ;
; SW[14]      ; LEDR[14]      ; 5.528 ;       ;       ; 5.528 ;
; SW[15]      ; LEDR[15]      ; 5.443 ;       ;       ; 5.443 ;
; SW[16]      ; LEDR[16]      ; 5.568 ;       ;       ; 5.568 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;       ;       ; 5.505 ;
; TCK         ; TDO           ; 5.357 ;       ;       ; 5.357 ;
; TCS         ; TDO           ; 5.365 ;       ;       ; 5.365 ;
; TDI         ; TDO           ; 5.255 ;       ;       ; 5.255 ;
; TD_DATA[0]  ; TD_RESET      ; 5.578 ;       ;       ; 5.578 ;
; TD_DATA[1]  ; TD_RESET      ; 5.425 ;       ;       ; 5.425 ;
; TD_DATA[2]  ; TD_RESET      ; 5.548 ;       ;       ; 5.548 ;
; TD_DATA[3]  ; TD_RESET      ; 5.545 ;       ;       ; 5.545 ;
; TD_DATA[4]  ; TD_RESET      ; 5.362 ;       ;       ; 5.362 ;
; TD_DATA[5]  ; TD_RESET      ; 5.412 ;       ;       ; 5.412 ;
; TD_DATA[6]  ; TD_RESET      ; 5.561 ;       ;       ; 5.561 ;
; TD_DATA[7]  ; TD_RESET      ; 5.541 ;       ;       ; 5.541 ;
; TD_HS       ; TD_RESET      ; 5.306 ;       ;       ; 5.306 ;
; TD_VS       ; TD_RESET      ; 5.208 ;       ;       ; 5.208 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;       ;       ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;       ;       ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;       ;       ; 4.642 ;
; KEY[2]      ; VGA_B[5]      ;       ; 7.449 ; 7.449 ;       ;
; KEY[2]      ; VGA_B[6]      ;       ; 7.589 ; 7.589 ;       ;
; KEY[2]      ; VGA_B[7]      ;       ; 7.684 ; 7.684 ;       ;
; KEY[2]      ; VGA_B[8]      ;       ; 8.112 ; 8.112 ;       ;
; KEY[2]      ; VGA_B[9]      ;       ; 7.842 ; 7.842 ;       ;
; KEY[2]      ; VGA_G[4]      ;       ; 7.482 ; 7.482 ;       ;
; KEY[2]      ; VGA_G[5]      ;       ; 7.997 ; 7.997 ;       ;
; KEY[2]      ; VGA_G[6]      ;       ; 7.702 ; 7.702 ;       ;
; KEY[2]      ; VGA_G[7]      ;       ; 7.480 ; 7.480 ;       ;
; KEY[2]      ; VGA_G[8]      ;       ; 7.949 ; 7.949 ;       ;
; KEY[2]      ; VGA_G[9]      ;       ; 7.657 ; 7.657 ;       ;
; KEY[2]      ; VGA_R[5]      ;       ; 8.103 ; 8.103 ;       ;
; KEY[2]      ; VGA_R[6]      ;       ; 8.180 ; 8.180 ;       ;
; KEY[2]      ; VGA_R[7]      ;       ; 7.619 ; 7.619 ;       ;
; KEY[2]      ; VGA_R[8]      ;       ; 7.522 ; 7.522 ;       ;
; KEY[2]      ; VGA_R[9]      ;       ; 7.805 ; 7.805 ;       ;
; KEY[3]      ; VGA_B[5]      ;       ; 7.162 ; 7.162 ;       ;
; KEY[3]      ; VGA_B[6]      ;       ; 7.302 ; 7.302 ;       ;
; KEY[3]      ; VGA_B[7]      ;       ; 7.397 ; 7.397 ;       ;
; KEY[3]      ; VGA_B[8]      ;       ; 7.825 ; 7.825 ;       ;
; KEY[3]      ; VGA_B[9]      ;       ; 7.555 ; 7.555 ;       ;
; KEY[3]      ; VGA_G[4]      ;       ; 7.195 ; 7.195 ;       ;
; KEY[3]      ; VGA_G[5]      ;       ; 7.710 ; 7.710 ;       ;
; KEY[3]      ; VGA_G[6]      ;       ; 7.415 ; 7.415 ;       ;
; KEY[3]      ; VGA_G[7]      ;       ; 7.193 ; 7.193 ;       ;
; KEY[3]      ; VGA_G[8]      ;       ; 7.662 ; 7.662 ;       ;
; KEY[3]      ; VGA_G[9]      ;       ; 7.370 ; 7.370 ;       ;
; KEY[3]      ; VGA_R[5]      ;       ; 7.816 ; 7.816 ;       ;
; KEY[3]      ; VGA_R[6]      ;       ; 7.893 ; 7.893 ;       ;
; KEY[3]      ; VGA_R[7]      ;       ; 7.332 ; 7.332 ;       ;
; KEY[3]      ; VGA_R[8]      ;       ; 7.235 ; 7.235 ;       ;
; KEY[3]      ; VGA_R[9]      ;       ; 7.518 ; 7.518 ;       ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;       ;       ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.922 ;       ;       ; 4.922 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;       ;       ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;       ;       ; 4.785 ;
; SW[8]       ; LEDR[8]       ; 3.314 ;       ;       ; 3.314 ;
; SW[9]       ; LEDR[9]       ; 3.355 ;       ;       ; 3.355 ;
; SW[10]      ; LEDR[10]      ; 3.097 ;       ;       ; 3.097 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;       ;       ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.110 ;       ;       ; 3.110 ;
; SW[13]      ; LEDR[13]      ; 5.493 ;       ;       ; 5.493 ;
; SW[14]      ; LEDR[14]      ; 5.528 ;       ;       ; 5.528 ;
; SW[15]      ; LEDR[15]      ; 5.443 ;       ;       ; 5.443 ;
; SW[16]      ; LEDR[16]      ; 5.568 ;       ;       ; 5.568 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;       ;       ; 5.505 ;
; TCK         ; TDO           ; 5.357 ;       ;       ; 5.357 ;
; TCS         ; TDO           ; 5.365 ;       ;       ; 5.365 ;
; TDI         ; TDO           ; 5.255 ;       ;       ; 5.255 ;
; TD_DATA[0]  ; TD_RESET      ; 5.578 ;       ;       ; 5.578 ;
; TD_DATA[1]  ; TD_RESET      ; 5.425 ;       ;       ; 5.425 ;
; TD_DATA[2]  ; TD_RESET      ; 5.548 ;       ;       ; 5.548 ;
; TD_DATA[3]  ; TD_RESET      ; 5.545 ;       ;       ; 5.545 ;
; TD_DATA[4]  ; TD_RESET      ; 5.362 ;       ;       ; 5.362 ;
; TD_DATA[5]  ; TD_RESET      ; 5.412 ;       ;       ; 5.412 ;
; TD_DATA[6]  ; TD_RESET      ; 5.561 ;       ;       ; 5.561 ;
; TD_DATA[7]  ; TD_RESET      ; 5.541 ;       ;       ; 5.541 ;
; TD_HS       ; TD_RESET      ; 5.306 ;       ;       ; 5.306 ;
; TD_VS       ; TD_RESET      ; 5.208 ;       ;       ; 5.208 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 4.215 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.476 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.476 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.496 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.496 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.488 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.488 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.335 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.345 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.365 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.365 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.371 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.371 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.351 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.341 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.343 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.353 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.251 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.231 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.231 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.231 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.215 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.215 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.971 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.633 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.633 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.633 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.666 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.666 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.666 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.666 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.595 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.828 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 4.215 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.476 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.476 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.496 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.496 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.488 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.488 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.335 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.345 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.365 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.365 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.371 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.371 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.351 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.341 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.343 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.353 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.251 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.231 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.231 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.231 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.215 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.215 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.971 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.633 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.633 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.633 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.666 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.666 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.666 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.666 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.595 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.828 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 4.215     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.476     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.476     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.496     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.496     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.488     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.488     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.335     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.345     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.365     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.365     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.371     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.371     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.351     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.341     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.343     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.353     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.251     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.231     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.231     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.231     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.215     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.215     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.971     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.633     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.633     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.633     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.666     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.666     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.666     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.666     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.595     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.828     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 4.215     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.476     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.476     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.496     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.496     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.488     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.488     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.335     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.345     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.365     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.365     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.371     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.371     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.351     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.341     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.343     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.353     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.251     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.231     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.231     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.231     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.215     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.215     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.971     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.633     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.633     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.633     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.666     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.666     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.666     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.666     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.595     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.828     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 7.281  ; 0.215 ; 15.506   ; 0.725   ; 7.500               ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  clock27m            ; 32.311 ; 0.215 ; N/A      ; N/A     ; 17.500              ;
;  clock50m            ; 7.281  ; 0.215 ; 15.506   ; 0.725   ; 7.500               ;
;  clockext            ; 15.315 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clock27m            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clock50m            ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clockext            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CamHsync  ; clock50m   ; 4.767 ; 4.767 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; 4.435 ; 4.435 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; 4.406 ; 4.406 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 4.298 ; 4.298 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 4.157 ; 4.157 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 4.204 ; 4.204 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 4.341 ; 4.341 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 4.137 ; 4.137 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 4.129 ; 4.129 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 4.406 ; 4.406 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 4.348 ; 4.348 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 3.950 ; 3.950 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 3.950 ; 3.950 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 3.580 ; 3.580 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CamHsync  ; clock50m   ; -2.485 ; -2.485 ; Rise       ; clock50m        ;
; CamVsync  ; clock50m   ; -2.320 ; -2.320 ; Rise       ; clock50m        ;
; FL_DQ[*]  ; clock50m   ; -2.086 ; -2.086 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -2.169 ; -2.169 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -2.096 ; -2.096 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -2.164 ; -2.164 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -2.205 ; -2.205 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -2.122 ; -2.122 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -2.086 ; -2.086 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -2.245 ; -2.245 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -2.221 ; -2.221 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -1.842 ; -1.842 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -2.034 ; -2.034 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -1.842 ; -1.842 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 7.165  ; 7.165  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 7.165  ; 7.165  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 9.039  ; 9.039  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.102  ; 8.102  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.109  ; 8.109  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 8.261  ; 8.261  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.340  ; 8.340  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.804  ; 8.804  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 8.165  ; 8.165  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 9.039  ; 9.039  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.858  ; 7.858  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 8.287  ; 8.287  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 8.015  ; 8.015  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 8.421  ; 8.421  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.817  ; 7.817  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.797  ; 7.797  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.581  ; 7.581  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.937  ; 7.937  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 8.193  ; 8.193  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.746  ; 7.746  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.750  ; 7.750  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 8.196  ; 8.196  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.768  ; 7.768  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.530  ; 7.530  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.547  ; 7.547  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.093  ; 8.093  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 9.672  ; 9.672  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.127  ; 8.127  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.626  ; 8.626  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.644  ; 8.644  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.672  ; 8.672  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.879  ; 8.879  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.062  ; 8.062  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 9.672  ; 9.672  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 9.601  ; 9.601  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.110  ; 8.110  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.721  ; 7.721  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 8.046  ; 8.046  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 8.046  ; 8.046  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 9.685  ; 9.685  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 8.813  ; 8.813  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 9.023  ; 9.023  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.184  ; 8.184  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 8.634  ; 8.634  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 8.441  ; 8.441  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 8.576  ; 8.576  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 9.685  ; 9.685  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 8.513  ; 8.513  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 8.513  ; 8.513  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 8.532  ; 8.532  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 8.000  ; 8.000  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 8.444  ; 8.444  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 8.532  ; 8.532  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 7.986  ; 7.986  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 8.084  ; 8.084  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 7.502  ; 7.502  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 7.575  ; 7.575  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 8.087  ; 8.087  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 7.081  ; 7.081  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 7.484  ; 7.484  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 7.683  ; 7.683  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 8.012  ; 8.012  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 8.004  ; 8.004  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 7.991  ; 7.991  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 8.087  ; 8.087  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 8.918  ; 8.918  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.918  ; 8.918  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.965  ; 7.965  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 7.636  ; 7.636  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 7.947  ; 7.947  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.332  ; 7.332  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 8.385  ; 8.385  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.806  ; 7.806  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 8.585  ; 8.585  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 8.044  ; 8.044  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 7.421  ; 7.421  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 8.585  ; 8.585  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 7.724  ; 7.724  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 8.158  ; 8.158  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 8.168  ; 8.168  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.151  ; 8.151  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.651  ; 7.651  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.143  ; 7.143  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.392  ; 7.392  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.392  ; 7.392  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 14.831 ; 14.831 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 12.037 ; 12.037 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 13.508 ; 13.508 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 13.363 ; 13.363 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 14.831 ; 14.831 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 12.358 ; 12.358 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 13.304 ; 13.304 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 13.309 ; 13.309 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 12.945 ; 12.945 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.480  ; 8.480  ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 11.555 ; 11.555 ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 10.302 ; 10.302 ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 10.563 ; 10.563 ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 10.841 ; 10.841 ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 11.555 ; 11.555 ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 11.248 ; 11.248 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 6.353  ; 6.353  ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 11.529 ; 11.529 ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 10.300 ; 10.300 ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 11.307 ; 11.307 ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 10.965 ; 10.965 ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 10.384 ; 10.384 ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 11.529 ; 11.529 ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 10.834 ; 10.834 ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 10.322 ; 10.322 ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 11.874 ; 11.874 ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 11.874 ; 11.874 ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 11.609 ; 11.609 ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 10.592 ; 10.592 ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 10.498 ; 10.498 ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 11.137 ; 11.137 ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 10.827 ; 10.827 ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 6.462  ; 6.462  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 9.683  ; 9.683  ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 9.683  ; 9.683  ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.046 ; 4.046 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.046 ; 4.046 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 4.190 ; 4.190 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.476 ; 4.476 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.479 ; 4.479 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.572 ; 4.572 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.626 ; 4.626 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.959 ; 4.959 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.544 ; 4.544 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 5.033 ; 5.033 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.377 ; 4.377 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.557 ; 4.557 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.420 ; 4.420 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.657 ; 4.657 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.362 ; 4.362 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.322 ; 4.322 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.240 ; 4.240 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.468 ; 4.468 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.518 ; 4.518 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.292 ; 4.292 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.288 ; 4.288 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.509 ; 4.509 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.298 ; 4.298 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.190 ; 4.190 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.201 ; 4.201 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.514 ; 4.514 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.721 ; 4.721 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.740 ; 4.740 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.760 ; 4.760 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.841 ; 4.841 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.508 ; 4.508 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 5.226 ; 5.226 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 5.179 ; 5.179 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.482 ; 4.482 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.339 ; 4.339 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.440 ; 4.440 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.440 ; 4.440 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 4.481 ; 4.481 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.832 ; 4.832 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.914 ; 4.914 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.481 ; 4.481 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.686 ; 4.686 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 4.620 ; 4.620 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 4.620 ; 4.620 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 5.220 ; 5.220 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.707 ; 4.707 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.707 ; 4.707 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 4.140 ; 4.140 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.369 ; 4.369 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.604 ; 4.604 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.416 ; 4.416 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 4.435 ; 4.435 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.140 ; 4.140 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.191 ; 4.191 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 3.968 ; 3.968 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 3.968 ; 3.968 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 4.136 ; 4.136 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.221 ; 4.221 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.371 ; 4.371 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.377 ; 4.377 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.395 ; 4.395 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.403 ; 4.403 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 4.084 ; 4.084 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.913 ; 4.913 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.339 ; 4.339 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.219 ; 4.219 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 4.396 ; 4.396 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.084 ; 4.084 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.267 ; 4.267 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.106 ; 4.106 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.364 ; 4.364 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.106 ; 4.106 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.636 ; 4.636 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.250 ; 4.250 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.400 ; 4.400 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.410 ; 4.410 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.405 ; 4.405 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.202 ; 4.202 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 4.004 ; 4.004 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.188 ; 4.188 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.188 ; 4.188 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 4.667 ; 4.667 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 4.667 ; 4.667 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 4.842 ; 4.842 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 5.232 ; 5.232 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 5.659 ; 5.659 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 4.773 ; 4.773 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 4.972 ; 4.972 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 5.309 ; 5.309 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 4.772 ; 4.772 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.651 ; 4.651 ; Rise       ; clock50m        ;
; VGA_B[*]     ; clock50m   ; 5.016 ; 5.016 ; Rise       ; clock50m        ;
;  VGA_B[5]    ; clock50m   ; 5.062 ; 5.062 ; Rise       ; clock50m        ;
;  VGA_B[6]    ; clock50m   ; 5.016 ; 5.016 ; Rise       ; clock50m        ;
;  VGA_B[7]    ; clock50m   ; 5.112 ; 5.112 ; Rise       ; clock50m        ;
;  VGA_B[8]    ; clock50m   ; 5.537 ; 5.537 ; Rise       ; clock50m        ;
;  VGA_B[9]    ; clock50m   ; 5.400 ; 5.400 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 3.639 ; 3.639 ; Rise       ; clock50m        ;
; VGA_G[*]     ; clock50m   ; 4.917 ; 4.917 ; Rise       ; clock50m        ;
;  VGA_G[4]    ; clock50m   ; 4.917 ; 4.917 ; Rise       ; clock50m        ;
;  VGA_G[5]    ; clock50m   ; 5.425 ; 5.425 ; Rise       ; clock50m        ;
;  VGA_G[6]    ; clock50m   ; 5.314 ; 5.314 ; Rise       ; clock50m        ;
;  VGA_G[7]    ; clock50m   ; 5.047 ; 5.047 ; Rise       ; clock50m        ;
;  VGA_G[8]    ; clock50m   ; 5.562 ; 5.562 ; Rise       ; clock50m        ;
;  VGA_G[9]    ; clock50m   ; 5.260 ; 5.260 ; Rise       ; clock50m        ;
; VGA_HS       ; clock50m   ; 5.698 ; 5.698 ; Rise       ; clock50m        ;
; VGA_R[*]     ; clock50m   ; 5.097 ; 5.097 ; Rise       ; clock50m        ;
;  VGA_R[5]    ; clock50m   ; 5.662 ; 5.662 ; Rise       ; clock50m        ;
;  VGA_R[6]    ; clock50m   ; 5.794 ; 5.794 ; Rise       ; clock50m        ;
;  VGA_R[7]    ; clock50m   ; 5.097 ; 5.097 ; Rise       ; clock50m        ;
;  VGA_R[8]    ; clock50m   ; 5.144 ; 5.144 ; Rise       ; clock50m        ;
;  VGA_R[9]    ; clock50m   ; 5.410 ; 5.410 ; Rise       ; clock50m        ;
; VGA_VS       ; clock50m   ; 5.770 ; 5.770 ; Rise       ; clock50m        ;
; XCLK         ; clock50m   ; 3.632 ; 3.632 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.253 ; 5.253 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.253 ; 5.253 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;        ;        ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;        ;        ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;        ;        ; 7.984  ;
; KEY[2]      ; VGA_B[5]      ;        ; 13.598 ; 13.598 ;        ;
; KEY[2]      ; VGA_B[6]      ;        ; 13.859 ; 13.859 ;        ;
; KEY[2]      ; VGA_B[7]      ;        ; 14.137 ; 14.137 ;        ;
; KEY[2]      ; VGA_B[8]      ;        ; 14.851 ; 14.851 ;        ;
; KEY[2]      ; VGA_B[9]      ;        ; 14.544 ; 14.544 ;        ;
; KEY[2]      ; VGA_G[4]      ;        ; 13.596 ; 13.596 ;        ;
; KEY[2]      ; VGA_G[5]      ;        ; 14.603 ; 14.603 ;        ;
; KEY[2]      ; VGA_G[6]      ;        ; 14.261 ; 14.261 ;        ;
; KEY[2]      ; VGA_G[7]      ;        ; 13.680 ; 13.680 ;        ;
; KEY[2]      ; VGA_G[8]      ;        ; 14.825 ; 14.825 ;        ;
; KEY[2]      ; VGA_G[9]      ;        ; 14.130 ; 14.130 ;        ;
; KEY[2]      ; VGA_R[5]      ;        ; 15.170 ; 15.170 ;        ;
; KEY[2]      ; VGA_R[6]      ;        ; 14.905 ; 14.905 ;        ;
; KEY[2]      ; VGA_R[7]      ;        ; 13.888 ; 13.888 ;        ;
; KEY[2]      ; VGA_R[8]      ;        ; 13.794 ; 13.794 ;        ;
; KEY[2]      ; VGA_R[9]      ;        ; 14.433 ; 14.433 ;        ;
; KEY[3]      ; VGA_B[5]      ;        ; 13.104 ; 13.104 ;        ;
; KEY[3]      ; VGA_B[6]      ;        ; 13.365 ; 13.365 ;        ;
; KEY[3]      ; VGA_B[7]      ;        ; 13.643 ; 13.643 ;        ;
; KEY[3]      ; VGA_B[8]      ;        ; 14.357 ; 14.357 ;        ;
; KEY[3]      ; VGA_B[9]      ;        ; 14.050 ; 14.050 ;        ;
; KEY[3]      ; VGA_G[4]      ;        ; 13.102 ; 13.102 ;        ;
; KEY[3]      ; VGA_G[5]      ;        ; 14.109 ; 14.109 ;        ;
; KEY[3]      ; VGA_G[6]      ;        ; 13.767 ; 13.767 ;        ;
; KEY[3]      ; VGA_G[7]      ;        ; 13.186 ; 13.186 ;        ;
; KEY[3]      ; VGA_G[8]      ;        ; 14.331 ; 14.331 ;        ;
; KEY[3]      ; VGA_G[9]      ;        ; 13.636 ; 13.636 ;        ;
; KEY[3]      ; VGA_R[5]      ;        ; 14.676 ; 14.676 ;        ;
; KEY[3]      ; VGA_R[6]      ;        ; 14.411 ; 14.411 ;        ;
; KEY[3]      ; VGA_R[7]      ;        ; 13.394 ; 13.394 ;        ;
; KEY[3]      ; VGA_R[8]      ;        ; 13.300 ; 13.300 ;        ;
; KEY[3]      ; VGA_R[9]      ;        ; 13.939 ; 13.939 ;        ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;        ;        ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.590  ;        ;        ; 8.590  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;        ;        ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;        ;        ; 8.282  ;
; SW[8]       ; LEDR[8]       ; 6.106  ;        ;        ; 6.106  ;
; SW[9]       ; LEDR[9]       ; 6.122  ;        ;        ; 6.122  ;
; SW[10]      ; LEDR[10]      ; 5.680  ;        ;        ; 5.680  ;
; SW[11]      ; LEDR[11]      ; 5.638  ;        ;        ; 5.638  ;
; SW[12]      ; LEDR[12]      ; 5.699  ;        ;        ; 5.699  ;
; SW[13]      ; LEDR[13]      ; 9.598  ;        ;        ; 9.598  ;
; SW[14]      ; LEDR[14]      ; 9.634  ;        ;        ; 9.634  ;
; SW[15]      ; LEDR[15]      ; 9.404  ;        ;        ; 9.404  ;
; SW[16]      ; LEDR[16]      ; 9.765  ;        ;        ; 9.765  ;
; SW[17]      ; LEDR[17]      ; 9.593  ;        ;        ; 9.593  ;
; TCK         ; TDO           ; 9.634  ;        ;        ; 9.634  ;
; TCS         ; TDO           ; 9.626  ;        ;        ; 9.626  ;
; TDI         ; TDO           ; 9.396  ;        ;        ; 9.396  ;
; TD_DATA[0]  ; TD_RESET      ; 10.062 ;        ;        ; 10.062 ;
; TD_DATA[1]  ; TD_RESET      ; 9.778  ;        ;        ; 9.778  ;
; TD_DATA[2]  ; TD_RESET      ; 9.998  ;        ;        ; 9.998  ;
; TD_DATA[3]  ; TD_RESET      ; 9.998  ;        ;        ; 9.998  ;
; TD_DATA[4]  ; TD_RESET      ; 9.677  ;        ;        ; 9.677  ;
; TD_DATA[5]  ; TD_RESET      ; 9.772  ;        ;        ; 9.772  ;
; TD_DATA[6]  ; TD_RESET      ; 10.052 ;        ;        ; 10.052 ;
; TD_DATA[7]  ; TD_RESET      ; 9.995  ;        ;        ; 9.995  ;
; TD_HS       ; TD_RESET      ; 9.426  ;        ;        ; 9.426  ;
; TD_VS       ; TD_RESET      ; 9.292  ;        ;        ; 9.292  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;       ;       ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;       ;       ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;       ;       ; 4.642 ;
; KEY[2]      ; VGA_B[5]      ;       ; 7.449 ; 7.449 ;       ;
; KEY[2]      ; VGA_B[6]      ;       ; 7.589 ; 7.589 ;       ;
; KEY[2]      ; VGA_B[7]      ;       ; 7.684 ; 7.684 ;       ;
; KEY[2]      ; VGA_B[8]      ;       ; 8.112 ; 8.112 ;       ;
; KEY[2]      ; VGA_B[9]      ;       ; 7.842 ; 7.842 ;       ;
; KEY[2]      ; VGA_G[4]      ;       ; 7.482 ; 7.482 ;       ;
; KEY[2]      ; VGA_G[5]      ;       ; 7.997 ; 7.997 ;       ;
; KEY[2]      ; VGA_G[6]      ;       ; 7.702 ; 7.702 ;       ;
; KEY[2]      ; VGA_G[7]      ;       ; 7.480 ; 7.480 ;       ;
; KEY[2]      ; VGA_G[8]      ;       ; 7.949 ; 7.949 ;       ;
; KEY[2]      ; VGA_G[9]      ;       ; 7.657 ; 7.657 ;       ;
; KEY[2]      ; VGA_R[5]      ;       ; 8.103 ; 8.103 ;       ;
; KEY[2]      ; VGA_R[6]      ;       ; 8.180 ; 8.180 ;       ;
; KEY[2]      ; VGA_R[7]      ;       ; 7.619 ; 7.619 ;       ;
; KEY[2]      ; VGA_R[8]      ;       ; 7.522 ; 7.522 ;       ;
; KEY[2]      ; VGA_R[9]      ;       ; 7.805 ; 7.805 ;       ;
; KEY[3]      ; VGA_B[5]      ;       ; 7.162 ; 7.162 ;       ;
; KEY[3]      ; VGA_B[6]      ;       ; 7.302 ; 7.302 ;       ;
; KEY[3]      ; VGA_B[7]      ;       ; 7.397 ; 7.397 ;       ;
; KEY[3]      ; VGA_B[8]      ;       ; 7.825 ; 7.825 ;       ;
; KEY[3]      ; VGA_B[9]      ;       ; 7.555 ; 7.555 ;       ;
; KEY[3]      ; VGA_G[4]      ;       ; 7.195 ; 7.195 ;       ;
; KEY[3]      ; VGA_G[5]      ;       ; 7.710 ; 7.710 ;       ;
; KEY[3]      ; VGA_G[6]      ;       ; 7.415 ; 7.415 ;       ;
; KEY[3]      ; VGA_G[7]      ;       ; 7.193 ; 7.193 ;       ;
; KEY[3]      ; VGA_G[8]      ;       ; 7.662 ; 7.662 ;       ;
; KEY[3]      ; VGA_G[9]      ;       ; 7.370 ; 7.370 ;       ;
; KEY[3]      ; VGA_R[5]      ;       ; 7.816 ; 7.816 ;       ;
; KEY[3]      ; VGA_R[6]      ;       ; 7.893 ; 7.893 ;       ;
; KEY[3]      ; VGA_R[7]      ;       ; 7.332 ; 7.332 ;       ;
; KEY[3]      ; VGA_R[8]      ;       ; 7.235 ; 7.235 ;       ;
; KEY[3]      ; VGA_R[9]      ;       ; 7.518 ; 7.518 ;       ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;       ;       ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.922 ;       ;       ; 4.922 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;       ;       ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;       ;       ; 4.785 ;
; SW[8]       ; LEDR[8]       ; 3.314 ;       ;       ; 3.314 ;
; SW[9]       ; LEDR[9]       ; 3.355 ;       ;       ; 3.355 ;
; SW[10]      ; LEDR[10]      ; 3.097 ;       ;       ; 3.097 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;       ;       ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.110 ;       ;       ; 3.110 ;
; SW[13]      ; LEDR[13]      ; 5.493 ;       ;       ; 5.493 ;
; SW[14]      ; LEDR[14]      ; 5.528 ;       ;       ; 5.528 ;
; SW[15]      ; LEDR[15]      ; 5.443 ;       ;       ; 5.443 ;
; SW[16]      ; LEDR[16]      ; 5.568 ;       ;       ; 5.568 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;       ;       ; 5.505 ;
; TCK         ; TDO           ; 5.357 ;       ;       ; 5.357 ;
; TCS         ; TDO           ; 5.365 ;       ;       ; 5.365 ;
; TDI         ; TDO           ; 5.255 ;       ;       ; 5.255 ;
; TD_DATA[0]  ; TD_RESET      ; 5.578 ;       ;       ; 5.578 ;
; TD_DATA[1]  ; TD_RESET      ; 5.425 ;       ;       ; 5.425 ;
; TD_DATA[2]  ; TD_RESET      ; 5.548 ;       ;       ; 5.548 ;
; TD_DATA[3]  ; TD_RESET      ; 5.545 ;       ;       ; 5.545 ;
; TD_DATA[4]  ; TD_RESET      ; 5.362 ;       ;       ; 5.362 ;
; TD_DATA[5]  ; TD_RESET      ; 5.412 ;       ;       ; 5.412 ;
; TD_DATA[6]  ; TD_RESET      ; 5.561 ;       ;       ; 5.561 ;
; TD_DATA[7]  ; TD_RESET      ; 5.541 ;       ;       ; 5.541 ;
; TD_HS       ; TD_RESET      ; 5.306 ;       ;       ; 5.306 ;
; TD_VS       ; TD_RESET      ; 5.208 ;       ;       ; 5.208 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock27m   ; clock27m ; 717      ; 0        ; 0        ; 0        ;
; clock50m   ; clock50m ; 270920   ; 0        ; 0        ; 0        ;
; clockext   ; clockext ; 717      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock27m   ; clock27m ; 717      ; 0        ; 0        ; 0        ;
; clock50m   ; clock50m ; 270920   ; 0        ; 0        ; 0        ;
; clockext   ; clockext ; 717      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock50m   ; clock50m ; 1784     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock50m   ; clock50m ; 1784     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 52    ; 52   ;
; Unconstrained Input Port Paths  ; 577   ; 577  ;
; Unconstrained Output Ports      ; 123   ; 123  ;
; Unconstrained Output Port Paths ; 671   ; 671  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 10 15:06:01 2022
Info: Command: quartus_sta top_de2 -c top_de2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios2/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'nios2/synthesis/submodules/nios2_nios2_qsys_0.sdc'
Info (332104): Reading SDC File: 'top_de2.sdc'
Warning (332060): Node: PCLK was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 7.281
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.281         0.000 clock50m 
    Info (332119):    15.315         0.000 clockext 
    Info (332119):    32.311         0.000 clock27m 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock27m 
    Info (332119):     0.391         0.000 clock50m 
    Info (332119):     0.391         0.000 clockext 
Info (332146): Worst-case recovery slack is 15.506
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.506         0.000 clock50m 
Info (332146): Worst-case removal slack is 1.299
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.299         0.000 clock50m 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clock50m 
    Info (332119):     9.000         0.000 clockext 
    Info (332119):    17.500         0.000 clock27m 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: PCLK was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 14.335
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    14.335         0.000 clock50m 
    Info (332119):    17.801         0.000 clockext 
    Info (332119):    34.800         0.000 clock27m 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock27m 
    Info (332119):     0.215         0.000 clock50m 
    Info (332119):     0.215         0.000 clockext 
Info (332146): Worst-case recovery slack is 17.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.534         0.000 clock50m 
Info (332146): Worst-case removal slack is 0.725
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.725         0.000 clock50m 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clock50m 
    Info (332119):     9.000         0.000 clockext 
    Info (332119):    17.500         0.000 clock27m 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4689 megabytes
    Info: Processing ended: Mon Oct 10 15:06:06 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


