# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 21
attribute \dynports 1
attribute \cells_not_processed 1
attribute \src "dut.sv:1.1-39.10"
module \priority_memory
  parameter \ABITS 4
  parameter \WIDTH 8
  attribute \src "dut.sv:23.2-38.5"
  wire width 4 $0$memwr$\mem$dut.sv:26$1_ADDR[3:0]$4
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $0$memwr$\mem$dut.sv:26$1_DATA[7:0]$5
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6
  attribute \src "dut.sv:23.2-38.5"
  wire width 4 $0$memwr$\mem$dut.sv:32$2_ADDR[3:0]$7
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $0$memwr$\mem$dut.sv:32$2_DATA[7:0]$8
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $0\rdata_a[7:0]
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $0\rdata_b[7:0]
  attribute \src "dut.sv:23.2-38.5"
  wire width 4 $1$memwr$\mem$dut.sv:26$1_ADDR[3:0]$10
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $1$memwr$\mem$dut.sv:26$1_DATA[7:0]$11
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $1$memwr$\mem$dut.sv:26$1_EN[7:0]$12
  attribute \src "dut.sv:23.2-38.5"
  wire width 4 $1$memwr$\mem$dut.sv:32$2_ADDR[3:0]$14
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $1$memwr$\mem$dut.sv:32$2_DATA[7:0]$15
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $1$memwr$\mem$dut.sv:32$2_EN[7:0]$16
  attribute \src "dut.sv:18.9-18.9"
  wire width 8 $1\rdata_a[7:0]
  attribute \src "dut.sv:18.9-18.9"
  wire width 8 $1\rdata_b[7:0]
  attribute \src "dut.sv:34.18-34.34"
  wire $eq$dut.sv:34$17_Y
  attribute \src "dut.sv:34.8-34.34"
  wire $logic_and$dut.sv:34$18_Y
  attribute \src "dut.sv:28.15-28.18"
  wire width 8 $memrd$\mem$dut.sv:28$13_DATA
  attribute \src "dut.sv:37.16-37.19"
  wire width 8 $memrd$\mem$dut.sv:37$19_DATA
  attribute \src "dut.sv:26.4-26.26"
  wire width 4 $memwr$\mem$dut.sv:26$1_ADDR
  attribute \src "dut.sv:26.4-26.26"
  wire width 8 $memwr$\mem$dut.sv:26$1_DATA
  attribute \src "dut.sv:26.4-26.26"
  wire width 8 $memwr$\mem$dut.sv:26$1_EN
  attribute \src "dut.sv:32.4-32.26"
  wire width 4 $memwr$\mem$dut.sv:32$2_ADDR
  attribute \src "dut.sv:32.4-32.26"
  wire width 8 $memwr$\mem$dut.sv:32$2_DATA
  attribute \src "dut.sv:32.4-32.26"
  wire width 8 $memwr$\mem$dut.sv:32$2_EN
  attribute \src "dut.sv:11.20-11.26"
  wire width 4 input 4 \addr_a
  attribute \src "dut.sv:11.28-11.34"
  wire width 4 input 9 \addr_b
  attribute \src "dut.sv:9.8-9.11"
  wire input 1 \clk
  attribute \src "dut.sv:17.10-17.11"
  wire width 32 signed \i
  attribute \src "dut.sv:13.25-13.32"
  wire width 8 output 6 \rdata_a
  attribute \src "dut.sv:13.34-13.41"
  wire width 8 output 11 \rdata_b
  attribute \src "dut.sv:10.16-10.22"
  wire input 3 \rden_a
  attribute \src "dut.sv:10.32-10.38"
  wire input 8 \rden_b
  attribute \src "dut.sv:12.20-12.27"
  wire width 8 input 5 \wdata_a
  attribute \src "dut.sv:12.29-12.36"
  wire width 8 input 10 \wdata_b
  attribute \src "dut.sv:10.8-10.14"
  wire input 2 \wren_a
  attribute \src "dut.sv:10.24-10.30"
  wire input 7 \wren_b
  attribute \src "dut.sv:15.18-15.21"
  memory width 8 size 16 \mem
  attribute \src "dut.sv:34.18-34.34"
  cell $eq $eq$dut.sv:34$17
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_SIGNED 0
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \addr_a
    connect \B \addr_b
    connect \Y $eq$dut.sv:34$17_Y
  end
  attribute \src "dut.sv:34.8-34.34"
  cell $logic_and $logic_and$dut.sv:34$18
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wren_a
    connect \B $eq$dut.sv:34$17_Y
    connect \Y $logic_and$dut.sv:34$18_Y
  end
  attribute \src "dut.sv:28.15-28.18"
  cell $memrd $memrd$\mem$dut.sv:28$13
    parameter \ABITS 4
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\mem"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \addr_a
    connect \CLK 1'x
    connect \DATA $memrd$\mem$dut.sv:28$13_DATA
    connect \EN 1'x
  end
  attribute \src "dut.sv:37.16-37.19"
  cell $memrd $memrd$\mem$dut.sv:37$19
    parameter \ABITS 4
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\mem"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \addr_b
    connect \CLK 1'x
    connect \DATA $memrd$\mem$dut.sv:37$19_DATA
    connect \EN 1'x
  end
  attribute \src "dut.sv:18.9-18.9"
  process $proc$dut.sv:18$20
    assign { } { }
    assign { } { }
    assign $1\rdata_a[7:0] 8'00000000
    assign $1\rdata_b[7:0] 8'00000000
    sync always
    sync init
      update \rdata_a $1\rdata_a[7:0]
      update \rdata_b $1\rdata_b[7:0]
  end
  attribute \src "dut.sv:23.2-38.5"
  process $proc$dut.sv:23$3
    assign $0\rdata_a[7:0] \rdata_a
    assign $0\rdata_b[7:0] \rdata_b
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0$memwr$\mem$dut.sv:26$1_ADDR[3:0]$4 $1$memwr$\mem$dut.sv:26$1_ADDR[3:0]$10
    assign $0$memwr$\mem$dut.sv:26$1_DATA[7:0]$5 $1$memwr$\mem$dut.sv:26$1_DATA[7:0]$11
    assign $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 $1$memwr$\mem$dut.sv:26$1_EN[7:0]$12
    assign $0$memwr$\mem$dut.sv:32$2_ADDR[3:0]$7 $1$memwr$\mem$dut.sv:32$2_ADDR[3:0]$14
    assign $0$memwr$\mem$dut.sv:32$2_DATA[7:0]$8 $1$memwr$\mem$dut.sv:32$2_DATA[7:0]$15
    assign $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 $1$memwr$\mem$dut.sv:32$2_EN[7:0]$16
    attribute \src "dut.sv:25.3-28.27"
    switch \wren_a
      attribute \src "dut.sv:25.7-25.13"
      case 1'1
        assign { } { }
        assign { } { }
        assign { } { }
        assign $1$memwr$\mem$dut.sv:26$1_ADDR[3:0]$10 \addr_a
        assign $1$memwr$\mem$dut.sv:26$1_DATA[7:0]$11 \wdata_a
        assign $1$memwr$\mem$dut.sv:26$1_EN[7:0]$12 8'11111111
      attribute \src "dut.sv:27.3-27.7"
      case 
        assign $1$memwr$\mem$dut.sv:26$1_ADDR[3:0]$10 4'x
        assign $1$memwr$\mem$dut.sv:26$1_DATA[7:0]$11 8'x
        assign $1$memwr$\mem$dut.sv:26$1_EN[7:0]$12 8'00000000
        attribute \src "dut.sv:27.8-28.27"
        switch \rden_a
          attribute \src "dut.sv:27.12-27.18"
          case 1'1
            assign $0\rdata_a[7:0] $memrd$\mem$dut.sv:28$13_DATA
          case 
        end
    end
    attribute \src "dut.sv:31.3-37.28"
    switch \wren_b
      attribute \src "dut.sv:31.7-31.13"
      case 1'1
        assign { } { }
        assign { } { }
        assign { } { }
        assign $1$memwr$\mem$dut.sv:32$2_ADDR[3:0]$14 \addr_b
        assign $1$memwr$\mem$dut.sv:32$2_DATA[7:0]$15 \wdata_b
        assign $1$memwr$\mem$dut.sv:32$2_EN[7:0]$16 8'11111111
      attribute \src "dut.sv:33.3-33.7"
      case 
        assign $1$memwr$\mem$dut.sv:32$2_ADDR[3:0]$14 4'x
        assign $1$memwr$\mem$dut.sv:32$2_DATA[7:0]$15 8'x
        assign $1$memwr$\mem$dut.sv:32$2_EN[7:0]$16 8'00000000
        attribute \src "dut.sv:33.8-37.28"
        switch \rden_b
          attribute \src "dut.sv:33.12-33.18"
          case 1'1
            attribute \src "dut.sv:34.4-37.28"
            switch $logic_and$dut.sv:34$18_Y
              attribute \src "dut.sv:34.8-34.34"
              case 1'1
                assign $0\rdata_b[7:0] \wdata_a
              attribute \src "dut.sv:36.4-36.8"
              case 
                assign $0\rdata_b[7:0] $memrd$\mem$dut.sv:37$19_DATA
            end
          case 
        end
    end
    sync posedge \clk
      update \rdata_a $0\rdata_a[7:0]
      update \rdata_b $0\rdata_b[7:0]
      update $memwr$\mem$dut.sv:26$1_ADDR $0$memwr$\mem$dut.sv:26$1_ADDR[3:0]$4
      update $memwr$\mem$dut.sv:26$1_DATA $0$memwr$\mem$dut.sv:26$1_DATA[7:0]$5
      update $memwr$\mem$dut.sv:26$1_EN $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6
      update $memwr$\mem$dut.sv:32$2_ADDR $0$memwr$\mem$dut.sv:32$2_ADDR[3:0]$7
      update $memwr$\mem$dut.sv:32$2_DATA $0$memwr$\mem$dut.sv:32$2_DATA[7:0]$8
      update $memwr$\mem$dut.sv:32$2_EN $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9
      attribute \src "dut.sv:26.4-26.26"
      memwr \mem $1$memwr$\mem$dut.sv:26$1_ADDR[3:0]$10 $1$memwr$\mem$dut.sv:26$1_DATA[7:0]$11 $1$memwr$\mem$dut.sv:26$1_EN[7:0]$12 0'x
      attribute \src "dut.sv:32.4-32.26"
      memwr \mem $1$memwr$\mem$dut.sv:32$2_ADDR[3:0]$14 $1$memwr$\mem$dut.sv:32$2_DATA[7:0]$15 $1$memwr$\mem$dut.sv:32$2_EN[7:0]$16 1'1
  end
end
