# 課題
プロセッサのIPCを向上するためのマイクロアーキテクチャの要素を列挙し、それがなぜIPCの向上につながるのかを論理的に説明してください。 

- コントロールハザード（分岐）
- データハザード（命令間のデータ依存性）
- パイプライン段数（クロック周波数）
- 複数命令同時発行・同時演算
- キャッシュ構成


そもそも、Instruction	Per Clock(IPC)とは、1 Clockあたり何命令実行できるか、というはなし

## キャッシュ構成の影響と最適設定とは
- キャッシュとは、データの時間的局所性を考慮したもので、一度利用したデータをよりCPUの近くに保持しておくための保存領域である。
- キャッシュの構成としては、現在は階層的な構成が多い（L1~L3キャッシュ)。
- \これにより、メインメモリ(DRAM)やストレージ(HDD/SDD)からデータを取得する回数を低減することが可能になる。
- \メインメモリやストレージからのデータの取得は、CPU上での計算と比較して低速であるため、それらへのアクセスを低減できれば、IPCの向上につながる。
- キャッシュの特徴として、容量が小さければアクセスに掛かる時間が短く、容量が大きければ時間が長くなるということが挙げられる。
- \キャッシュを階層的にすることにより、より再利用されるデータは、よりCPUに近いレベルのキャッシュに格納されることになる。
- キャッシュに階層を設けることにより、頻繁にアクセスするデータにはより早くアクセスできるようになり、階層のないキャッシュをひとつ設けた場合と比べると、IPCが向上することになる。
