TimeQuest Timing Analyzer report for INPLACE_FFT
Wed Sep 28 23:02:38 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_clk'
 12. Slow Model Hold: 'i_clk'
 13. Slow Model Minimum Pulse Width: 'i_clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'i_clk'
 24. Fast Model Hold: 'i_clk'
 25. Fast Model Minimum Pulse Width: 'i_clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; INPLACE_FFT                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 194.29 MHz ; 194.29 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; i_clk ; -4.147 ; -19743.241    ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -1.627 ; -15782.420            ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clk'                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.147 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 5.127      ;
; -4.147 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 5.127      ;
; -4.147 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 5.127      ;
; -4.147 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 5.127      ;
; -4.147 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 5.127      ;
; -4.147 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 5.127      ;
; -4.147 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 5.127      ;
; -4.147 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 5.127      ;
; -3.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.915      ;
; -3.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.915      ;
; -3.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.915      ;
; -3.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.915      ;
; -3.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.915      ;
; -3.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.915      ;
; -3.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.915      ;
; -3.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.915      ;
; -3.932 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.912      ;
; -3.932 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.912      ;
; -3.932 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.912      ;
; -3.932 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.912      ;
; -3.932 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.912      ;
; -3.932 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.912      ;
; -3.932 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.912      ;
; -3.932 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.912      ;
; -3.906 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.877      ;
; -3.906 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.877      ;
; -3.906 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.877      ;
; -3.906 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.877      ;
; -3.906 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.877      ;
; -3.906 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.877      ;
; -3.906 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.877      ;
; -3.906 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.877      ;
; -3.895 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.876      ;
; -3.895 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.876      ;
; -3.895 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.876      ;
; -3.895 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.876      ;
; -3.895 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.876      ;
; -3.895 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.876      ;
; -3.895 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.876      ;
; -3.895 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.876      ;
; -3.861 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.842      ;
; -3.861 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.842      ;
; -3.861 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.842      ;
; -3.861 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.842      ;
; -3.861 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.842      ;
; -3.861 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.842      ;
; -3.861 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.842      ;
; -3.861 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.842      ;
; -3.859 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg0 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.829      ;
; -3.859 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg1 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.829      ;
; -3.859 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg2 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.829      ;
; -3.859 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg3 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.829      ;
; -3.859 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg4 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.829      ;
; -3.859 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg5 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.829      ;
; -3.859 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg6 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.829      ;
; -3.859 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg7 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.829      ;
; -3.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg0 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 4.830      ;
; -3.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg1 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 4.830      ;
; -3.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg2 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 4.830      ;
; -3.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg3 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 4.830      ;
; -3.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg4 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 4.830      ;
; -3.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg5 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 4.830      ;
; -3.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg6 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 4.830      ;
; -3.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg7 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 4.830      ;
; -3.818 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.788      ;
; -3.818 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.788      ;
; -3.818 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.788      ;
; -3.818 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.788      ;
; -3.818 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.788      ;
; -3.818 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.788      ;
; -3.818 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.788      ;
; -3.818 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.066     ; 4.788      ;
; -3.815 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg0 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.786      ;
; -3.815 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg1 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.786      ;
; -3.815 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg2 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.786      ;
; -3.815 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg3 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.786      ;
; -3.815 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg4 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.786      ;
; -3.815 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg5 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.786      ;
; -3.815 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg6 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.786      ;
; -3.815 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg7 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.065     ; 4.786      ;
; -3.811 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg0 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 4.789      ;
; -3.811 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg1 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 4.789      ;
; -3.811 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg2 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 4.789      ;
; -3.811 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg3 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 4.789      ;
; -3.811 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg4 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 4.789      ;
; -3.811 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg5 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 4.789      ;
; -3.811 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg6 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 4.789      ;
; -3.811 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg7 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.058     ; 4.789      ;
; -3.758 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.738      ;
; -3.758 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.738      ;
; -3.758 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.738      ;
; -3.758 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.738      ;
; -3.758 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.738      ;
; -3.758 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.738      ;
; -3.758 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.738      ;
; -3.758 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.056     ; 4.738      ;
; -3.730 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[25] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.711      ;
; -3.730 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[25] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.711      ;
; -3.730 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[25] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.711      ;
; -3.730 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[25] ; i_clk        ; i_clk       ; 1.000        ; -0.055     ; 4.711      ;
+--------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                      ; To Node                                                                                                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[0]                                                                                                                                                                            ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[0]                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[2]                                                                                                                                                                            ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[2]                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_STOP_BIT                                                                                                                                                                   ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_STOP_BIT                                                                                                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.000                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.000                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[1]                                                                                                                                                                            ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[1]                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_DATA_BITS                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_DATA_BITS                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_START_BIT                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_START_BIT                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[0]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[0]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[1]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[1]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[3]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[3]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[2]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[2]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[4]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[4]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[5]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[5]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[6]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[6]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[7]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[7]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_DV                                                                                                                                                                                   ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_DV                                                                                                                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|o_m0_r_en                                                                                                                                                                                  ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|o_m0_r_en                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_FD_en                                                                                                                                                                                                      ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_FD_en                                                                                                                                                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_WAIT                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_WAIT                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_IDLE                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_IDLE                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|o_m1_r_en                                                                                                                                                                                  ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|o_m1_r_en                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_w_en                                                                                                                                                                                  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_w_en                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_BI_en                                                                                                                                                                                                      ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_BI_en                                                                                                                                                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|r_ps.ST_IDLE                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|r_ps.ST_IDLE                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_w_en                                                                                                                                                                                  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_w_en                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_ps.ST_FFT_STEP6                                                                                                                                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_ps.ST_FFT_STEP6                                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_ps.ST_SHIFT                                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|r_ps.ST_SHIFT                                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.000                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.000                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_Bit_Index[2]                                                                                                                                                                            ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_Bit_Index[2]                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_START_BIT                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_START_BIT                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_DATA_BITS                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_DATA_BITS                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_Bit_Index[0]                                                                                                                                                                            ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_Bit_Index[0]                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_STOP_BIT                                                                                                                                                                   ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_STOP_BIT                                                                                                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[0]                                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[0]                                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[1]                                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[1]                                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[2]                                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[2]                                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_ps.ST_IDLE                                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|r_ps.ST_IDLE                                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_tx_init                                                                                                                                                                                                    ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_tx_init                                                                                                                                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_addr_twiddle_en                                                                                                                                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_addr_twiddle_en                                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ps.s_0                                                                                                                                                                                ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ps.s_0                                                                                                                                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[0]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[0]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[2]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[2]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[3]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[3]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[1]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[1]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[0]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[0]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[1]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[1]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[2]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[2]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|o_sel_wing                                                                                                                                                                              ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|o_sel_wing                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_m0_w_en                                                                                                                                                                                                    ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_m0_w_en                                                                                                                                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:infinite_res_dffe3_rtl_0|shift_taps_g3m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:infinite_res_dffe3_rtl_0|shift_taps_g3m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:infinite_res_dffe3_rtl_0|shift_taps_g3m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:infinite_res_dffe3_rtl_0|shift_taps_g3m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:round_bit_dffe21_rtl_0|shift_taps_o1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]   ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:round_bit_dffe21_rtl_0|shift_taps_o1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:round_bit_dffe21_rtl_0|shift_taps_o1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]   ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:round_bit_dffe21_rtl_0|shift_taps_o1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_sel_mem                                                                                                                                                                                                    ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_sel_mem                                                                                                                                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.512 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|exp_amb_mux_dffe13                                                                                     ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|exp_amb_mux_dffe14                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.778      ;
; 0.512 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[9]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[9]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.778      ;
; 0.513 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPMUL2:unit_mul1|FPMUL2_altfp_mult_oon:FPMUL2_altfp_mult_oon_component|delay_round[1]                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPMUL2:unit_mul1|FPMUL2_altfp_mult_oon:FPMUL2_altfp_mult_oon_component|man_result_ff[1]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.779      ;
; 0.513 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[13]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[13]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.779      ;
; 0.514 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[14]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|datab_man_dffe1[16]                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.780      ;
; 0.514 ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[34]                                                                                                                                                                                               ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[34]                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.780      ;
; 0.514 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[29]                                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[37]                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.780      ;
; 0.515 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[15]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[15]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[21]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[21]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[8]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[8]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[16]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[16]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub1|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|exp_amb_mux_dffe13                                                                                     ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub1|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|exp_amb_mux_dffe14                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[14]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[14]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[17]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[17]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[11]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[11]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[3]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[3]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[13]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[13]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[0]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[0]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|lpm_add_sub:add_sub4|add_sub_dvi:auto_generated|pad_cell_ffa[8]                                        ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|man_add_sub_res_mag_dffe21[8]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[17]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[17]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPMUL2:unit_mul1|FPMUL2_altfp_mult_oon:FPMUL2_altfp_mult_oon_component|lpm_mult:man_product2_mult|mult_mfs:auto_generated|dffe83                                                    ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPMUL2:unit_mul1|FPMUL2_altfp_mult_oon:FPMUL2_altfp_mult_oon_component|lpm_mult:man_product2_mult|mult_mfs:auto_generated|dffe84                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[16]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[16]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[16]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[16]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[18]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[18]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[11]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[11]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_ps.ST_FFT_STEP3                                                                                                                                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_ps.ST_FFT_STEP4                                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Twiddlegen:unit_Twiddlegen|o_twiddle_cos[23]                                                                                                                                                                 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_cos_twiddle[23]                                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe13[1]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe14[1]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[3]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|datab_man_dffe1[5]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe14[19]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|dataa_man_dffe1[21]                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[21]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[21]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[2]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[2]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[49]                                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[57]                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[18]                                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[26]                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[6]                                                                                                                                                                                                ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[6]                                                                                                                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_IDLE                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_MEMORY_ADDR_OUT                                                                                                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Twiddlegen:unit_Twiddlegen|o_twiddle_cos[17]                                                                                                                                                                 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_cos_twiddle[17]                                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[11]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[11]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[1]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[1]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[7]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[7]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub2|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|lpm_add_sub:add_sub8|add_sub_hmj:auto_generated|lcell_ffa[23]                                          ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub2|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|man_res_dffe4[22]                                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe13[5]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe14[5]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[10]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[10]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe13[22]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe14[22]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[22]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[22]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[22]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[22]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.785      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clk'                                                                                                                                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg32 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg32 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg33 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg33 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg34 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg34 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg35 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg35 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a1                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a1                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a10                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a10                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a11                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a11                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a12                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a12                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a13                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a13                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_rst     ; i_clk      ; 3.203 ; 3.203 ; Rise       ; i_clk           ;
; i_rxd     ; i_clk      ; 4.560 ; 4.560 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_rst     ; i_clk      ; 0.609  ; 0.609  ; Rise       ; i_clk           ;
; i_rxd     ; i_clk      ; -4.330 ; -4.330 ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_tx_init ; i_clk      ; 8.567 ; 8.567 ; Rise       ; i_clk           ;
; o_txd     ; i_clk      ; 7.990 ; 7.990 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_tx_init ; i_clk      ; 8.567 ; 8.567 ; Rise       ; i_clk           ;
; o_txd     ; i_clk      ; 7.990 ; 7.990 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; i_clk ; -1.934 ; -5425.382     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -1.627 ; -15926.804            ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clk'                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.904      ;
; -1.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.904      ;
; -1.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.904      ;
; -1.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.904      ;
; -1.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.904      ;
; -1.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.904      ;
; -1.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.904      ;
; -1.934 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[26] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.904      ;
; -1.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.830      ;
; -1.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.830      ;
; -1.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.830      ;
; -1.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.830      ;
; -1.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.830      ;
; -1.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.830      ;
; -1.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.830      ;
; -1.857 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[18]                  ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 2.830      ;
; -1.850 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.820      ;
; -1.850 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.820      ;
; -1.850 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.820      ;
; -1.850 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.820      ;
; -1.850 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.820      ;
; -1.850 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.820      ;
; -1.850 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.820      ;
; -1.850 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.820      ;
; -1.849 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.809      ;
; -1.849 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.809      ;
; -1.849 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.809      ;
; -1.849 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.809      ;
; -1.849 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.809      ;
; -1.849 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.809      ;
; -1.849 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.809      ;
; -1.849 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[8]  ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.809      ;
; -1.833 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.804      ;
; -1.833 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.804      ;
; -1.833 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.804      ;
; -1.833 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.804      ;
; -1.833 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.804      ;
; -1.833 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.804      ;
; -1.833 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.804      ;
; -1.833 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[14] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.804      ;
; -1.822 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg0 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 2.781      ;
; -1.822 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg1 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 2.781      ;
; -1.822 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg2 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 2.781      ;
; -1.822 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg3 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 2.781      ;
; -1.822 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg4 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 2.781      ;
; -1.822 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg5 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 2.781      ;
; -1.822 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg6 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 2.781      ;
; -1.822 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg7 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[54] ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 2.781      ;
; -1.813 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg0 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.775      ;
; -1.813 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg1 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.775      ;
; -1.813 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg2 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.775      ;
; -1.813 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg3 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.775      ;
; -1.813 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg4 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.775      ;
; -1.813 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg5 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.775      ;
; -1.813 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg6 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.775      ;
; -1.813 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a45~porta_address_reg7 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[61] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.775      ;
; -1.809 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.780      ;
; -1.809 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.780      ;
; -1.809 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.780      ;
; -1.809 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.780      ;
; -1.809 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.780      ;
; -1.809 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.780      ;
; -1.809 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.780      ;
; -1.809 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[20] ; i_clk        ; i_clk       ; 1.000        ; -0.061     ; 2.780      ;
; -1.785 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.745      ;
; -1.785 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.745      ;
; -1.785 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.745      ;
; -1.785 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.745      ;
; -1.785 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.745      ;
; -1.785 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.745      ;
; -1.785 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.745      ;
; -1.785 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[11] ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 2.745      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[24] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.747      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg0 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.738      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[24] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.747      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[24] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.747      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[24] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.747      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg4  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[24] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.747      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg5  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[24] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.747      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg6  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[24] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.747      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a9~porta_address_reg7  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[24] ; i_clk        ; i_clk       ; 1.000        ; -0.062     ; 2.747      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg1 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.738      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg2 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.738      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg3 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.738      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg4 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.738      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg5 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.738      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg6 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.738      ;
; -1.777 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg7 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[28] ; i_clk        ; i_clk       ; 1.000        ; -0.071     ; 2.738      ;
; -1.776 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg0 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.745      ;
; -1.776 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg1 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.745      ;
; -1.776 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg2 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.745      ;
; -1.776 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg3 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.745      ;
; -1.776 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg4 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.745      ;
; -1.776 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg5 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.745      ;
; -1.776 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg6 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.745      ;
; -1.776 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a28~porta_address_reg7 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_data[29] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 2.745      ;
; -1.774 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[7]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.736      ;
; -1.774 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg1  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[7]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.736      ;
; -1.774 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg2  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[7]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.736      ;
; -1.774 ; TESTROM:unit_TESTROM|altsyncram:mem_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg3  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_data[7]  ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 2.736      ;
+--------+-----------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                      ; To Node                                                                                                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[0]                                                                                                                                                                            ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[0]                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[2]                                                                                                                                                                            ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[2]                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_STOP_BIT                                                                                                                                                                   ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_STOP_BIT                                                                                                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.000                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.000                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[1]                                                                                                                                                                            ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Bit_Index[1]                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_DATA_BITS                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_DATA_BITS                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_START_BIT                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_SM_Main.s_RX_START_BIT                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[0]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[0]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[1]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[1]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[3]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[3]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[2]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[2]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[4]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[4]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[5]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[5]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[6]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[6]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[7]                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_Byte[7]                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_DV                                                                                                                                                                                   ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_rx:uart_rx|r_Rx_DV                                                                                                                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|o_m0_r_en                                                                                                                                                                                  ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|o_m0_r_en                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_FD_en                                                                                                                                                                                                      ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_FD_en                                                                                                                                                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_WAIT                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_WAIT                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_IDLE                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_IDLE                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|o_m1_r_en                                                                                                                                                                                  ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|o_m1_r_en                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_w_en                                                                                                                                                                                  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m0_w_en                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_BI_en                                                                                                                                                                                                      ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_BI_en                                                                                                                                                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|r_ps.ST_IDLE                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|r_ps.ST_IDLE                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_w_en                                                                                                                                                                                  ; FFT_CONTROLER:unit_FFT_CONTROLLER|BANK_INIT:unit_BI|o_m1_w_en                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_ps.ST_FFT_STEP6                                                                                                                                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_ps.ST_FFT_STEP6                                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_ps.ST_SHIFT                                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|r_ps.ST_SHIFT                                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.000                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.000                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_Bit_Index[2]                                                                                                                                                                            ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_Bit_Index[2]                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_START_BIT                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_START_BIT                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_DATA_BITS                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_DATA_BITS                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_Bit_Index[0]                                                                                                                                                                            ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_Bit_Index[0]                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_STOP_BIT                                                                                                                                                                   ; UART_CONTROLLER:unit_UART_CONTROLLER|uart_tx:uart_tx|r_SM_Main.s_TX_STOP_BIT                                                                                                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[0]                                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[0]                                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[1]                                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[1]                                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[2]                                                                                                                                                                                             ; UART_CONTROLLER:unit_UART_CONTROLLER|r_cnt_data[2]                                                                                                                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_ps.ST_IDLE                                                                                                                                                                                              ; UART_CONTROLLER:unit_UART_CONTROLLER|r_ps.ST_IDLE                                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_tx_init                                                                                                                                                                                                    ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_tx_init                                                                                                                                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_addr_twiddle_en                                                                                                                                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_addr_twiddle_en                                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ps.s_0                                                                                                                                                                                ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ps.s_0                                                                                                                                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[0]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[0]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[2]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[2]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[3]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[3]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[1]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_bcnt[1]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[0]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[0]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[1]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[1]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[2]                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|r_ccnt[2]                                                                                                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|o_sel_wing                                                                                                                                                                              ; FFT_CONTROLER:unit_FFT_CONTROLLER|ADDRgen:unit_ADDRgen|o_sel_wing                                                                                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_m0_w_en                                                                                                                                                                                                    ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_m0_w_en                                                                                                                                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:infinite_res_dffe3_rtl_0|shift_taps_g3m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:infinite_res_dffe3_rtl_0|shift_taps_g3m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:infinite_res_dffe3_rtl_0|shift_taps_g3m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:infinite_res_dffe3_rtl_0|shift_taps_g3m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:round_bit_dffe21_rtl_0|shift_taps_o1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]   ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:round_bit_dffe21_rtl_0|shift_taps_o1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:round_bit_dffe21_rtl_0|shift_taps_o1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]   ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:round_bit_dffe21_rtl_0|shift_taps_o1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_sel_mem                                                                                                                                                                                                    ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_sel_mem                                                                                                                                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|exp_amb_mux_dffe13                                                                                     ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|exp_amb_mux_dffe14                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPMUL2:unit_mul1|FPMUL2_altfp_mult_oon:FPMUL2_altfp_mult_oon_component|delay_round[1]                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPMUL2:unit_mul1|FPMUL2_altfp_mult_oon:FPMUL2_altfp_mult_oon_component|man_result_ff[1]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[9]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[9]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[16]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[16]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub1|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|exp_amb_mux_dffe13                                                                                     ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub1|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|exp_amb_mux_dffe14                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[13]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[13]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[14]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|datab_man_dffe1[16]                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[17]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[17]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[11]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[11]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[29]                                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[37]                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Twiddlegen:unit_Twiddlegen|o_twiddle_cos[23]                                                                                                                                                                 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_cos_twiddle[23]                                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[3]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|datab_man_dffe1[5]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[13]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[13]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[15]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[15]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[0]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[0]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[21]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[21]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|lpm_add_sub:add_sub4|add_sub_dvi:auto_generated|pad_cell_ffa[8]                                        ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|man_add_sub_res_mag_dffe21[8]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[8]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[8]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[17]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[17]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPMUL2:unit_mul1|FPMUL2_altfp_mult_oon:FPMUL2_altfp_mult_oon_component|lpm_mult:man_product2_mult|mult_mfs:auto_generated|dffe83                                                    ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPMUL2:unit_mul1|FPMUL2_altfp_mult_oon:FPMUL2_altfp_mult_oon_component|lpm_mult:man_product2_mult|mult_mfs:auto_generated|dffe84                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[14]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[14]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[16]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[16]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[16]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[16]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[18]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[18]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe13[11]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add3|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_dataa_man_dffe14[11]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[49]                                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[57]                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[34]                                                                                                                                                                                               ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[34]                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[6]                                                                                                                                                                                                ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[6]                                                                                                                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_IDLE                                                                                                                                                                               ; FFT_CONTROLER:unit_FFT_CONTROLLER|Find_Data:unit_FD|r_ps.ST_MEMORY_ADDR_OUT                                                                                                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_ps.ST_FFT_STEP3                                                                                                                                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_ps.ST_FFT_STEP4                                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe13[1]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe14[1]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[3]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[3]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe13[5]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe14[5]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe14[19]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|dataa_man_dffe1[21]                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[22]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[22]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[2]                                                                            ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add2|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe14[2]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; FFT_CONTROLER:unit_FFT_CONTROLLER|o_fft_data[11]                                                                                                                                                                                               ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[11]                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[18]                                                                                                                                                                                  ; UART_CONTROLLER:unit_UART_CONTROLLER|r_uart_data_tx_shift[26]                                                                                                                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; FFT_CONTROLER:unit_FFT_CONTROLLER|Twiddlegen:unit_Twiddlegen|o_twiddle_cos[17]                                                                                                                                                                 ; FFT_CONTROLER:unit_FFT_CONTROLLER|r_cos_twiddle[17]                                                                                                                                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub2|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|lpm_add_sub:add_sub8|add_sub_hmj:auto_generated|lcell_ffa[23]                                          ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub2|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|man_res_dffe4[22]                                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[10]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[10]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe13[11]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_datab_man_dffe14[11]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPMUL2:unit_mul2|FPMUL2_altfp_mult_oon:FPMUL2_altfp_mult_oon_component|man_round_p2[21]                                                                                             ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPMUL2:unit_mul2|FPMUL2_altfp_mult_oon:FPMUL2_altfp_mult_oon_component|delay_round[20]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe13[22]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub3|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|aligned_dataa_man_dffe14[22]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe12[10]                                                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|aligned_datab_man_dffe13[10]                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub1|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|lpm_add_sub:add_sub8|add_sub_hmj:auto_generated|lcell_ffa[2]                                           ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPSUB2:unit_sub1|FPSUB2_altfp_add_sub_avi:FPSUB2_altfp_add_sub_avi_component|man_res_dffe4[2]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clk'                                                                                                                                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg32 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg32 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg33 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg33 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg34 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg34 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg35 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg35 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a1                    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a1                    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a10                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a10                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a11                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a11                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a12                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a12                   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a13                   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; FFT_CONTROLER:unit_FFT_CONTROLLER|butterfly:unit_butterfly|FPADD2:unit_add1|FPADD2_altfp_add_sub_9ui:FPADD2_altfp_add_sub_9ui_component|altshift_taps:data_exp_dffe1_rtl_0|shift_taps_22m:auto_generated|altsyncram_s981:altsyncram2|ram_block3a13                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_rst     ; i_clk      ; 1.288 ; 1.288 ; Rise       ; i_clk           ;
; i_rxd     ; i_clk      ; 2.557 ; 2.557 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_rst     ; i_clk      ; 0.590  ; 0.590  ; Rise       ; i_clk           ;
; i_rxd     ; i_clk      ; -2.437 ; -2.437 ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_tx_init ; i_clk      ; 4.690 ; 4.690 ; Rise       ; i_clk           ;
; o_txd     ; i_clk      ; 4.416 ; 4.416 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_tx_init ; i_clk      ; 4.690 ; 4.690 ; Rise       ; i_clk           ;
; o_txd     ; i_clk      ; 4.416 ; 4.416 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.147     ; 0.215 ; N/A      ; N/A     ; -1.627              ;
;  i_clk           ; -4.147     ; 0.215 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -19743.241 ; 0.0   ; 0.0      ; 0.0     ; -15926.804          ;
;  i_clk           ; -19743.241 ; 0.000 ; N/A      ; N/A     ; -15926.804          ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_rst     ; i_clk      ; 3.203 ; 3.203 ; Rise       ; i_clk           ;
; i_rxd     ; i_clk      ; 4.560 ; 4.560 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_rst     ; i_clk      ; 0.609  ; 0.609  ; Rise       ; i_clk           ;
; i_rxd     ; i_clk      ; -2.437 ; -2.437 ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_tx_init ; i_clk      ; 8.567 ; 8.567 ; Rise       ; i_clk           ;
; o_txd     ; i_clk      ; 7.990 ; 7.990 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_tx_init ; i_clk      ; 4.690 ; 4.690 ; Rise       ; i_clk           ;
; o_txd     ; i_clk      ; 4.416 ; 4.416 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 93935    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 93935    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2978  ; 2978 ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 28 23:02:37 2022
Info: Command: quartus_sta INPLACE_FFT -c INPLACE_FFT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'INPLACE_FFT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.147
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.147    -19743.241 i_clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627    -15782.420 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.934
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.934     -5425.382 i_clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627    -15926.804 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4697 megabytes
    Info: Processing ended: Wed Sep 28 23:02:38 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


