>   前言：组合逻辑电路和时序逻辑电路的区别
>
>   组合逻辑电路是一种只由逻辑门和电线构成的电路，其输出仅由输入信号决定，并且没有存储器件。具体来说，组合逻辑电路的输出仅取决于时刻 `t` 的输入信号，而与之前的输入信号历史记录无关。换句话说，组合逻辑电路的输出只由当前输入信号的状态决定。常见的组合逻辑电路包括加法器、多路选择器、译码器等。
>
>   时序逻辑电路是一种有存储器件的电路，其输出除了取决于当前输入信号外，还受到之前输入信号和内部存储器状态的影响。时序逻辑电路通常包含了触发器、计数器、状态机等功能。时序逻辑电路的输出会随着时间的推移而变化，并且可以保留之前的状态信息，以便后续处理，时序逻辑电路可以用于时钟、计数器、加法器等。

# 1.组合逻辑电路

## 1.1.组合逻辑电路分析

根据给定的逻辑电路，找到输入输出的逻辑关系，确定电路的功能，我们后面将会举出例子演示。

```mermaid
flowchart LR
LJT["逻辑图"] --> LJBDS["逻辑表达式"] --> HJBH["化简/变换"] --> ZZB["真值表"] --> GNSM["功能说明"]
```

### 1.1.1.例子 1

![image-20231221110706666](./assets/image-20231221110706666.png)

![image-20231221112917585](./assets/image-20231221112917585.png)

### 1.1.2.例子 2

![image-20231221114113700](./assets/image-20231221114113700.png)

![image-20231221114240855](./assets/image-20231221114240855.png)

>   补充：上述例二如果对结果取反，就是检偶电路。

### 1.1.3.例子 3

![image-20231221120915229](./assets/image-20231221120915229.png)

由于卡诺图就是按照循环码来设计的，因此可以借助空卡诺图来快速得出顺序序号和格雷码的一一对应关系。

>   补充：若某个 $B_I$ 没给出，则默认给 $0$ 即可，这在上图有所体现。

![image-20231221121432840](./assets/image-20231221121432840.png)

然后根据真值表来设计电路，每次只看一个输出结果$Y$来分析即可，画出四个卡诺图得到化简公式：

![image-20231221121941029](./assets/image-20231221121941029.png)

![image-20231221122142712](./assets/image-20231221122142712.png)

## 1.2.组合逻辑电路设计



## 1.3.组合逻辑电路模块

### 1.3.1.编码器

#### 1.3.1.1.普通编码器

#### 1.3.1.2.优先编码器

### 1.3.2.译码器

#### 1.3.2.1.二进制译码器

#### 1.3.2.2.二--十进制

### 1.3.3.选择器

### 1.3.4.加法器

### 1.3.5.比较器

### 1.3.6.可编器


## 1.4.组合逻辑电路现象
### 1.4.1.竞争-冒险现象的原因
### 1.4.2.竞争-冒险现象的解决



# 2.时序逻辑电路

