# 嵌入式笔记总结

>   文档内容参考：https://vlab.ustc.edu.cn/guide/



## Verilog语法

Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能



### 框架

```verilog
module example(input a, input b, output y);
	//函数中的内容 
endmodule
```

**module/endmodule：**模块的开始与结束

**example：**模块名，类似于函数名，命名规则同C语言函数

**input/output：**该信号的方向，除输入、输出外还有一种inout（输入输出）型



### 赋值方式

#### assign

赋值操作关键字，该关键字后只可跟一个赋值表达式

```verilog
assign y = ~a & ~b
```

#### always

能实现组合逻辑赋值，又能实现时序逻辑赋值操作，且可以包含多条赋值表达式。

多条赋值表达式，则应位于**begin/end**对中间

```verilog
always@(*)
    begin
        a = b;
        c = d;
    end

//等同于
assign a = b;
assign c = d;
```

```verilog
always@(*)
    a = b ? c : d;

//等同于
always@(*)
    if(b)
        a = c;
	else
    	a = d;

//等同于
assign a = b ? c : d;
```

#### posedge 

verilog关键字，表示在clk信号的上升沿的时刻，执行always块内部的语句，与此相对应的，是表示下降沿的关键字**negedge**。如：

```verilog
always@(posedge clk) //clk上升沿的时候执行
	begin
		//赋值语句
	end
	
always@(negedge clk) //clk下降沿的时候执行
	begin
		//赋值语句
	end
```

**注意：**

- 在同一个always块内，只能存在一种赋值方式

- 一个信号，只能在一个always或一个assign语句下赋值

- 原则上来说，一个always块内只处理一个或一类信号，不同的信号可在不同的always块内处理

- always块内只能对reg型信号进行处理，不能对wire型数据赋值，也不能实例化模块

**同步复位** ：复位只能发生在在clk信号的上升沿，若clk信号出现问题，则无法进行复位

```verilog
always@(posedge clk)
    if(reset) //if只有在上升沿的时候执行
		q <= 4'b0;
	else
		q <= d;
```

**异步复位** ：在always的敏感变量列表中，包含了posedge clk（clk信号上升沿） 和posedge reset（reset信号下降沿）两个条件，只要有一个条件发生，便会执行always块内的逻辑。复位处理逻辑应具有最高的优先级

```verilog
always@(posedge clk, posedge reset)
    if(reset) //if只有在上升沿的时候执行
		q <= 4'b0;
	else if(en)
		q <= d;
```

#### 阻塞/非阻塞赋值

采用`<=`进行赋值的语句，称为"非阻塞赋值"，采用`=`进行赋值的语句，称为"阻塞赋值"

在always块中，阻塞式赋值方式语句执行有先后顺序，而非阻塞赋值语句则是同时执行。因此，在时序逻辑电路中，两种赋值方式可能或综合出不同的电路结构

```verilog
always@(*)
begin
    b = a; //阻塞式赋值方式（按顺序执行赋值语句）
	c = b;
	d = c;
end

always@(*)
begin
	b <= a; //非阻塞式赋值方式（赋值语句同时执行）
	c <= b;
	d <= c;
end
```



### 数据类型

#### wire

线网型数据类型，verilog语法中的一种主要数据类型，用于表示线网型信号，与实际电路中的信号连线相对应。wire是verilog中的默认数据类型

```verilog
module...
	wire p, g; //此例中p、g为内部信号（类似于临时变量，存放部分表达式的值），可以增加可读性
    assign p = a ^ b;
    assign g = a & b;
    assign s = p | g;
endmodule
```

#### reg

寄存器类型数据

```verilog
module flop(
	input clk,
    input d,
    output reg q
);
    always@(posedge clk)
        q = d;
endmodule
```

**提示：**在always块内被赋值的信号应定义成reg型，用assign语句赋值的信号应定义成wire型



### 数据格式

```
格式：N'Bvalue
N：数据总长度
B：数据进制，b为二进制，o为八进制，h为十六进制，d为十进制
value：填充的数据内容

例：4'bz //表示该信号为4bit位宽，用二进制方式表示
```

| 数据         | 位宽 | 进制     | 十进制值 | 二进制值     |
| ------------ | ---- | -------- | -------- | ------------ |
| 3’b101       | 3    | 二进制   | 5        | 101          |
| 'b11         | 无   | 二进制   | 3        | 00...0011    |
| 8'b11        | 8    | 二进制   | 3        | 00000011     |
| 8'b1010_1011 | 8    | 二进制   | 171      | 10101011     |
| 3'd6         | 3    | 十进制   | 6        | 110          |
| 6'o42        | 6    | 八进制   | 34       | 100010       |
| 8'hAB        | 8    | 十六进制 | 171      | 10101011     |
| 42           | 无   | 十进制   | 42       | 00...0101010 |

#### 信号状态

信号共有4种状态"0、1、x、z"，分别表示低电平、高电平、不确定态和高阻态。对于没有进行初始化的信号，一般处于不确定态（x），高阻态表示该信号没有被其他信号驱动，经常用于有多个驱动源的总线型数据上，例：

```verilog
assign y = 4'bz;
```



### 运算符和表达式

此语法中表达式与C语言大致相似，但是非用`~`来表示，也存在优先级；部分特殊运算符如：`~`按位取反、`&`按位与、`|`按位或、`^`异或、`~&`与非、`~|`或非、`~^`同或、`?:`if的缩写

对于逻辑表达式：`y = !a !b !c + a !b !c + a !b c`可写成如下：

```verilog
module ...
	assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c 
endmodule
```

其他例子：

```verilog
module gates(
    input [3:0] a, //[3:0]表示该信号的宽度，也可以写成[0:3]等
    input [3:0] b,
    output [3:0] y1,
    output [3:0] y2,
    output [3:0] y3
);
    assign y1 = a ^ b; //异或
    assign y2 = ~(a & b); //与非
    assign y3 = ~(a | b); //或非
endmodule
```

对于逻辑表达式 `y = a[7] & a[6] & a[5] & a[4] & a[3] & a[2] & a[1] & a[0]`可写成如下：

```verilog
module and8(
    input [7:0] a,
    output y
);
    assign y = &a; //等同于：assign y = a[7] & a[6] & a[5] & ...;
endmodule
```

**a[7]：**可将一个多位宽信号中的一位或多位以此种方式进行单独处理

**&：** 按位与、归并与操作，如该操作符只有一个操作数时，则将该操作数的所有位进行相与操作，可以实现与注释部分相同的功能，但写法更简洁

#### 位拼接 

可将一个或多个信号的指定位，拼接成一个新的信号，例：

```verilog
assign y = {a[2:1], {3{b[0]}}, a[0], 6'b100_010};
```

对于上述表达式，如果y是一12bit的信号，则其各位的值为：`a[2] a[1] b[0] b[0] b[0] a[0] 1 0 0 0 1 0`

#### 内部信号

此例中的p、g为内部信号，可以简化设计，增加代码可读性

```verilog
wire p, g;
assign p = a ^ b;
assign g = a & b;
assign s = p | g;
```



### 分支语句

#### if/else

always块中常用的条件判断语句，可以嵌套，有优先级，一般来说，应将复位处理逻辑放在第一个if语句下，使其具有最高的优先级，该语句只能在always块内使用

```verilog
module flopren(
	input clk,
    input reset,
    input en,
    input 	   [3:0] d,
    output reg [3:0] q //always块内被赋值的信号应定义成reg类型
);
    always@(posedge clk, posedge reset)
        if(reset)
            q <= 4'b0;
    	else if(en)
            q <= d;
endmodule
```

#### case

case语句的各个条件之间没有优先级，且各条件应是互斥的。在组合逻辑电路中使用case语句最后应加上default语句，以防综合出锁存器电路

```verilog
module sevenseg(
	input      [3:0] data,
	output reg [6:0] segments
);
always@(*)
	case(data)
		0: segments = 7'b111_1110;
		1: segments = 7'b011_0000;
		3: segments = 7'b110_1101;
		...
		default: segments = 7'b000_0000; //数字中间的下划线是为了增加程序可读性，可忽略
    endcase
endmodule
```



### 模块化

可通过实例化已经设计好的模块来达到重用模块，简化设计的目的

可将一个模块重用多次，在同一模块中，实例化名称（本例中为lsbmux、msbmux）可任意指定，但不能相同，也不能使用verilog中的关键字

```verilog
module mux2(
    input [3:0]  d0,
    input [3:0]  d1,
    input        s,
    output [3:0] y
);
    assign y = s ? d1 : d0;
endmodule

module test(
    input [7:0]  d0,
    input [7:0]  d1,
    input        s,
    output [7:0] y
);
    //调用方式一
    mux2 lsbmux(d0[3:0], d1[3:0], s, y[3:0]);
    //调用方式二
    mux2 msbmux(
        .do (d0[7:4]),
        .d1 (d1[7:4]),
        .s (s),
        .y (y[7:4])
    );
endmodule
```

对于第一种模块例化方法，应严格保证实例化模块（lsbmux）中的参数排列顺序与被实例化模块（mux2）的参数排列顺序严格一致

对于第二种方式点后面是被例化模块（mux2）的接口信号，括号内的是实例化模块（msbmux）的接口信号

推荐使用第二种方式，虽然代码量增加了一些，但增加了可读性，同时降低了出错的风险

#### 参数传递

在例化模块时，可以通过参数传递的方式改变被例化模块的部分参数

```verilog
module mux
#(parameter width = 8)
(
    input [width-1:0] d0, d1,
    input s,
    output [width-1:0] y
);
    assign y = s ? d1 : d0;
endmodule

//如要例化一8bit位宽的选择器，则使用默认参数即可，不需进行参数传递
mux2 myMux(d0, d1, s, out);
//如要例化一12bit位宽的选择器，则可使用如下方式，将参数传递过去
mux2 #(12) lowmux(d0, d1, s, out);
```





## Testbench语法

Testbench 是一种用任意语言编写的程序或模块，用于在模拟过程中执行和验证硬件模型的功能正确性。 Verilog 主要用于硬件建模（模拟），该语言包含各种资源，用于格式化，读取，存储，动态分配，比较和写入模拟数据，包括输入激励和输出结果

Testbench 的主要组件如下：

1. **时间表声明：**指定所有延迟的时间单位
2. **Module：**它定义了测试文件的top模块，测试文件的top模块通常没有输入输出端口，测试是直接监控寄存器和线网这些内部信号的活动
3. **内部信号：**它将驱动激励信号进入 UUT 并监控 UUT 的响应，信号驱动和监控
4. **UUT 实例化**
5. **激励生成：**编写语句以创建激励和程序块
6. **响应监控和比较：**自我测试语句，能报告数值，错误和警告

### 指定延迟的时间单位

 Verilog 支持两种类型的延迟建模：惯性和传输

**惯性延迟**

是门（gate）或电路由于其物理特性而可能经历的延迟。根据所使用的技术，它可以是 ps 或 ns惯性延迟还用于确定输入是否对门或电路有影响。如果输入至少在初始延迟时没有保持变化，则忽略输入变化

**传输延迟**

是传输电路导线的信号的飞行时间

```verilog
wire #2 a_long_wire; //运输延迟 两单位时间
xor #1 M1(sum, a, b); //惯性延迟 一单位时间
```

### 初始语句

```verilog
initial begin
    #100 $finish; //运行100个单元的模拟
end

initial begin
    #10 a=0; b=0; // a, b 10个单位延迟后为零，在0-10之间为不确定态(x)
    #10 b=1; //20单位后，b=1
    #10 a=1; //30单位后，a=1
    #10 b=0; //40单位后，b=0
end

//下面是生成称为时钟的周期信号的初始语句用法的另一个示例
//它将产生50％占空比的时钟信号，周期为20个单位
reg clock;
parameter half_cycle = 10; //类似于C的宏定义
initial begin
	clock = 0;
    forever begin
		#half_cycle clock = 1; //等同于#10 = 1
        #half_cycle clock = 0; //等同于#10 = 0
	end
end
```

