

# ğŸš€ ders-dÄ±ÅŸÄ±-lab â€“ ASIC Design

**NiÅŸ mÃ¼hendisliÄŸin laboratuvarÄ±: Ã–zel amaÃ§lÄ± entegre devre tasarÄ±mÄ±**

Merhaba! BurasÄ±, ders dÄ±ÅŸÄ±nda kendi kendime Ã¶ÄŸrendiÄŸim ve deneyerek geliÅŸtirdiÄŸim **ASIC tasarÄ±m projelerinin** toplandÄ±ÄŸÄ± repo.

ASIC, belirli bir uygulama iÃ§in optimize edilmiÅŸ devreler tasarlamak demektir. Bu repo, dijital tasarÄ±m ve VLSI dÃ¼nyasÄ±na giriÅŸ niteliÄŸinde, niÅŸ ve elit bir laboratuvar olarak iÅŸlev gÃ¶rÃ¼yor.

---

## ğŸ”¥ Bu Repo Neden Var?

* ASIC tasarÄ±mÄ± Ã§oÄŸu mÃ¼hendislik dersinde detaylÄ± iÅŸlenmez.
* GÃ¶mÃ¼lÃ¼ ve yÃ¼ksek performanslÄ± sistemler iÃ§in Ã¶zel entegre devreler tasarlamak iÃ§in.
* Ders dÄ±ÅŸÄ± Ã¶ÄŸrenmenin ve deneyimin, gerÃ§ek mÃ¼hendislik portfÃ¶yÃ¼ne dÃ¶nÃ¼ÅŸmesini saÄŸlamak.

---

## ğŸ§  Hedeflerim

* RTL (Verilog/VHDL) ile dijital modÃ¼ller tasarlamak
* ASIC akÄ±ÅŸÄ±nÄ± anlamak: Synthesis â†’ Place & Route â†’ Timing Analysis
* Power, area ve performance optimizasyonlarÄ± yapmak
* Testbench ve simÃ¼lasyon ile doÄŸrulama yapmak
* Basit ve orta seviye ASIC prototiplerini geliÅŸtirmek

---

## ğŸ§© Ä°Ã§erik

### ğŸ”¹ 1) RTL & ModÃ¼l TasarÄ±mÄ±

* Verilog/VHDL ile temel bloklar: ALU, register file, multiplexer
* FSM (Finite State Machine) tasarÄ±mlarÄ±
* Testbench ve waveform simÃ¼lasyonu

### ğŸ”¹ 2) ASIC Flow

* Synthesis ve netlist oluÅŸturma
* Place & Route ve floorplanning
* Timing, area ve power analizi
* DRC/LVS kontrolleri

### ğŸ”¹ 3) Deneyler & Projeler

* Basit RISCâ€‘V core tasarÄ±mÄ±
* Arithmetic ve logic modÃ¼lleri
* FIFO, buffer ve memory block tasarÄ±mlarÄ±
* Mini-proje: Ã¶zel amaÃ§lÄ± hesaplama birimi

### ğŸ”¹ 4) Debug ve Analiz

* Simulation waveform incelemeleri
* Timing violation ve metrik analizleri
* Hata ayÄ±klama notlarÄ± ve Ã§Ã¶zÃ¼m yollarÄ±

---

## ğŸ“š YapÄ±landÄ±rma Ã–nerisi

```
/asic-design
    /rtl
    /synthesis
    /place-route
    /timing-analysis
/debug
    /waveforms
    /logs
/projects
    /mini-core
    /arithmetic-unit
    /fifo-buffer
```

---

## ğŸŒ± Bu Repo SÃ¼rekli BÃ¼yÃ¼yor

BugÃ¼n basit bir ALU tasarlarÄ±m, yarÄ±n FSM eklerim, ertesi gÃ¼n synthesis ve timing analizi yaparÄ±m.

BurasÄ± **sÃ¼rekli gÃ¼ncellenen bir Ã¶ÄŸrenme ve deney laboratuvarÄ±**dÄ±r.

---

## âœ¨ Son SÃ¶z

ASIC Design, ders dÄ±ÅŸÄ± mÃ¼hendisliÄŸin en niÅŸ ve prestijli alanlarÄ±ndan biri.
Bu repo, benim Ã¶ÄŸrenme yolculuÄŸumun kaydÄ± ve diÄŸer meraklÄ± mÃ¼hendisler iÃ§in bir kaynak.

YÄ±ldÄ±z bÄ±rakabilir, PR ve katkÄ±larla projeye dahil olabilirsin â­

