# COP2 (VU) macro instruction set

define pcodeop LQC2;
define pcodeop SQC2;
define pcodeop BC2F;
define pcodeop BC2FL;
define pcodeop BC2T;
define pcodeop BC2TL;
define pcodeop CFC2;
define pcodeop CTC2;
define pcodeop QMFC2;
define pcodeop QMTC2;
define pcodeop VCALLMS;
define pcodeop VCALLMSR;

# COP2 integer/control registers
define register offset=0x4000 size=4 [
     vi0     vi1     vi2     vi3
     vi4     vi5     vi6     vi7
     vi8     vi9    vi10    vi11
    vi12    vi13    vi14    vi15
     vc0     vc1     vc2     vc3
     vc4     vc5     vc6     vc7
     vc8     vc9    vc10    vc11
    vc12    vc13    vc14    vc15
];

# COP2 floating point registers
define register offset=0x4100 size=16 [
    vf0     vf1     vf2     vf3
    vf4     vf5     vf6     vf7
    vf8     vf9     vf10    vf11
    vf12    vf13    vf14    vf15
    vf16    vf17    vf18    vf19
    vf20    vf21    vf22    vf23
    vf24    vf25    vf26    vf27
    vf28    vf29    vf30    vf31
];

define register offset=0x4100 size=4 [
    vf0w        vf0y        vf0z        vf0x
    vf1w        vf1y        vf1z        vf1x
    vf2w        vf2y        vf2z        vf2x
    vf3w        vf3y        vf3z        vf3x
    vf4w        vf4y        vf4z        vf4x
    vf5w        vf5y        vf5z        vf5x
    vf6w        vf6y        vf6z        vf6x
    vf7w        vf7y        vf7z        vf7x
    vf8w        vf8y        vf8z        vf8x
    vf9w        vf9y        vf9z        vf9x
    vf10w       vf10y       vf10z       vf10x
    vf11w       vf11y       vf11z       vf11x
    vf12w       vf12y       vf12z       vf12x
    vf13w       vf13y       vf13z       vf13x
    vf14w       vf14y       vf14z       vf14x
    vf15w       vf15y       vf15z       vf15x
    vf16w       vf16y       vf16z       vf16x
    vf17w       vf17y       vf17z       vf17x
    vf18w       vf18y       vf18z       vf18x
    vf19w       vf19y       vf19z       vf19x
    vf20w       vf20y       vf20z       vf20x
    vf21w       vf21y       vf21z       vf21x
    vf22w       vf22y       vf22z       vf22x
    vf23w       vf23y       vf23z       vf23x
    vf24w       vf24y       vf24z       vf24x
    vf25w       vf25y       vf25z       vf25x
    vf26w       vf26y       vf26z       vf26x
    vf27w       vf27y       vf27z       vf27x
    vf28w       vf28y       vf28z       vf28x
    vf29w       vf29y       vf29z       vf29x
    vf30w       vf30y       vf30z       vf30x
    vf31w       vf31y       vf31z       vf31x
];

define register offset=0x4300 size=4 [
    vucr0
    vucr1
    vucr2
    vucr3
    vucr4
    vucr5
    vucr6
    vucr7
    vucr8
    vucr9
    vucr10
    vucr11
    vucr12
    vucr13
    vucr14
    vucr15
    vuStatus_32
    vuMAC
    vuCF
    _
    vuR
    vuI
    vuQ
    P
    vf0_flag
    _
    vuTCP_32
    vuCMSAR0_32
    vuFBRST
    vpu_STAT
    _
    vuCMSAR1_32
];

define register offset=0x4400 size=16 vuACC;
define register offset=0x4400 size=4 [vuACCw vuACCz vuACCy vuACCx];

attach variables [ vuft vufd vufd_qmc2 vufs ] [
    vf0     vf1     vf2     vf3
    vf4     vf5     vf6     vf7
    vf8     vf9     vf10    vf11
    vf12    vf13    vf14    vf15
    vf16    vf17    vf18    vf19
    vf20    vf21    vf22    vf23
    vf24    vf25    vf26    vf27
    vf28    vf29    vf30    vf31
];

attach variables [ vuit vuis vuid ] [
     vi0     vi1     vi2     vi3
     vi4     vi5     vi6     vi7
     vi8     vi9    vi10    vi11
    vi12    vi13    vi14    vi15
     vc0     vc1     vc2     vc3
     vc4     vc5     vc6     vc7
     vc8     vc9    vc10    vc11
    vc12    vc13    vc14    vc15
];

vuinst: is prime=18 & vuco=1 { export 0:1; }

@include "vuupper.sinc"

:lqc2 vuft, OFF_BASE                              is prime=54 & OFF_BASE & vuft {
    vuft = LQC2(*:16 OFF_BASE);
}

:sqc2 vuft, OFF_BASE                              is prime=62 & OFF_BASE & vuft {
    *:16 OFF_BASE = SQC2(vuft);
}

with : prime=18 {
    :bc2f Rel16                                   is vuop_21_25=0b01000 & vuop_16_20=0b00000 & Rel16 {
        tmp:1 = getCopCondition(2:1, 0:1);
        delayslot(1);
        if (tmp != 0) goto inst_next;
        goto Rel16;
    }

    :bc2fl Rel16                                  is vuop_21_25=0b01000 & vuop_16_20=0b00010 & Rel16 {
        tmp:1 = getCopCondition(2:1, 0:1);
        if (tmp != 0) goto inst_next;
        delayslot(1);
        goto Rel16;
    }

    :bc2t Rel16                                   is vuop_21_25=0b01000 & vuop_16_20=0b00001 & Rel16 {
        tmp:1 = getCopCondition(2:1, 0:1);
        if (tmp == 0) goto inst_next;
        delayslot(1);
        goto Rel16;
    }

    :bc2tl Rel16                                  is vuop_21_25=0b01000 & vuop_16_20=0b00011 & Rel16 {
        tmp:1 = getCopCondition(2:1, 0:1);
        if (tmp == 0) goto inst_next;
        delayslot(1);
        goto Rel16;
    }
    
    :cfc2.I RT, vuccid                            is vuop_21_25=0b00010 & RT    & vuccid    & vuop_1_10=0b0000000000 & I
        { RT = CFC2(vuccid:4); }
    :ctc2.I RTsrc, vuccid                         is vuop_21_25=0b00110 & RTsrc & vuccid    & vuop_1_10=0b0000000000 & I
        { tmp:4 = CTC2(RTsrc:4); vuccid = tmp; }
    :qmfc2.I RT128, vufd_qmc2                     is vuop_21_25=0b00001 & RT128 & vufd_qmc2                          & I
        { RT128 = QMFC2(vufd_qmc2:4); }
    :qmtc2.I RT128, vufd_qmc2                     is vuop_21_25=0b00101 & RT128 & vufd_qmc2 & vuop_1_10=0b0000000000 & I
        { vufd_qmc2 = QMTC2(RT128:4); }
    :vcallms imm15 "; address =" address          is vuco=1 & vudest=0b0000 & imm15 & vuop_0_5=0b111000 [ address = imm15 * 8; ]
        { VCALLMS(imm15:4); }
    :vcallmsr "vi27"                              is vuco=1 & vudest=0b0000 & vuft=0b00000 & vufs=0b11011 & fd=0b00000 & vuop_0_5=0b111001
        { VCALLMSR(); }
}
