### 디지털 컴퓨터(Digitial Computer)

- 정의
  - 이진 시스템을 사용하여 계산을 수행하는 디지털 시스템
  - 비트의 그룹을 사용하여 숫자, 문자 및 기타 정보를 표시하거나 처리
- 컴퓨터 하드웨어
  - CPU : 중앙처리장치, 산술 논리 처리와 데이터의 저장, 제어 기능 수행 **컴퓨터 그 자체**
  - 주변장치 : 메모리(RAM/ROM), 저장 장치(Storage), 입출력 장치(IO devices)
- 컴퓨터 소프트웨어
  - 운영체제
    - OS : Operating System
  - 시스템프로그램
    - 유틸리티, DB, Editor
    - OS에 포함되거나 연결되어 시스템 운영을 보조
  - 응용프로그램

### 논리 게이트(Logic Gates)
- 이진 정보 표시
  - 0,1 전압 신호
    - (0V - 5V)시스템
    - (0.5V - 3V)시스템
- 논리 게이트
  - 기본 게이트
  - 진리표로 동작 정의

- `AND` : 둘 다 1일 경우 1
- `OR` : 둘 중 한개라도 1일경우 1
- `NOT` : 0이면 1, 1이면 0
- `Buffer` : 0이면 0, 1이면 1
- `NAND` : `NOT + AND` (둘 중 한개라도 0일 경우 1)
- `NOR` : `NOT + OR` (둘 다 0일경우 1)
- `XOR` : 서로 같으면 0, 다르면 1
- `XNOR` : 서로 같으면 1, 다르면 0

### 부울 대수(Boolean Algebra)
- 이진 변수와 논리 동작을 취급하는 대수
- 기본 대수 동작 : AND,OR,NOT
- 같은 기능을 가진 더 간단한 회로 발견을 위해 사용

### 맵의 간소화 (Karnaugh Map)
- 맵 방식으로 부울 수식을 간소화 한것
  - visual diagram 사용



### 조합회로 (Combinational Circuit)
- 정의
  - 입력과 출력을 가진 논리 게이트의 집합
  - 출력값은 입력의 0,1 조합에 의해 결정되는 함수의 결과

- 조합 회로의 설계 절차
  - 문제 제시
  - 입력&출력 변수에 문자 기호 부여
  - 입력-출력 관계를 정의하는 진리표 도출
  - 각 출력에 대한 간소화된 부울 함수 도출
  - 부울 함수에 대한 논리도 작성
  - 논리도 바탕으로 회로 구현 

- 가산기(adder)
  - 덧셈 연산을 수행하는 논리 회로
  - 주소값, 테이블 색인 등을 더하는 프로세서의 한 부분으로 사용

- 반가산기(Half adder)
  - 2개의비트값을 산술적으로 가산
  - 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력(carry out)에 따라 출력
  - 함수(S,C)에 입력(x,y)
    - S = x'y+xy' = x XOR y
    - C = xy
  ```
  A B	C S
  0 0	0 0
  0 1	0 1
  1 0	0 1
  1 1	1 0
  ```

- 전가산기(Full adder)
  - 이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력
  - 3개의 입력(입력A,입력B,자리올림수 입력)
  - 두개의 반가산기를 이용하여 구현 가능

### 플립플롭 (Flip-Flop)
- 정의
  - 1 비트의 디지털 정보를 저장하는 이진 셀(디지털 메모리)
  - 동기식 순차회로의 기본적인 요소로 사용
    - 조합회로와 함께 순차회로 구성
  - 조합논리회로에 비해 플립플롭은 이전상태를 계속 유지하여 저장(입력의 상태가 변화하기 전까지는 이전의 출력 유지)

- 플립플롭 <-> 래치(latch)
  - 래치(latch) : 클럭 입력을 가지지 않는 기억소자
  
  - 플립플롭 : 클럭 입력을 가져 클럭 입력에 반응하여 출력의 상태가 바뀜
  
- 특징
  - 휘발성 : 전원이 있을 때만 보관, 유지
  - 빠른 동작속도 : 내부가 논리 회로로 구성되어 있기 때문에 논리 회로에 준하는 속도를 가짐
    - DRAM 대비 capacity 충전/방전을 기다릴 필요가 없음
  - 비파괴 읽기
  - 1비트의 회로가 복잡해서 가격이 비쌈 => CPU 캐시,레지스터 같은 소용량 고속성에 사용 

- 종류
  - SR : 비트의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로, S,R값이 둘다 1인 경우엔 사용이 제한됨 
  - 게이트 D 래치 : SR입력이 01,10만 존재 => D로 치환, D가 0이면 다음 타이밍에 0, D가 1이면 다음 타이밍에 1
    - D 플립플럽 : `D`- data,delay
  - JK 래치 : `JK` == 00 : 상태 유지, 01 : Reset, 10 : set, 11 : Toggle
    - JK 플립플럽 : 결국 RS 플립플럽에 토글 기능 추가
  - T 플립플럽 : T == 0 이전값 유지, T == 이전값 반대 

### 순차회로 (Sequential Circuit)
- 정의
  - 플립플롭과 게이트(or 조합회로)를 서로 연결한 회로
  - 클럭 펄스에 의하여 동기화된 입력 순차에 의해 제어
  - 출력은 외부 입력 & 플립플롭의 현 상태의 함수로 표시

- 설계
  - 상태표, 상태도 작성
  - 순차회로 여기표 작성
  - 플립플롭 선택과 입력식 도출
  - 회로도 구현