# Digital clock
基于Nexys4的verilog数字钟

### 数字钟：
1. 实验引脚约束文件基于Nexys4非DDR板。
2. 代码可实现除基本数字钟
3. 及拓展功能：闹钟，仿广播电台整点报时，报整点时数
4. 闹钟到时会播放一段音乐，音频输出连至板子耳机输出口（MONO AUDIO OUTPUT）。
