Classic Timing Analyzer report for zjw_zongxian
Thu Feb 27 20:57:23 2020
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLK'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                       ;
+------------------------------+-------+---------------+------------------------------------------------+--------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From   ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+--------+-------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 9.268 ns                                       ; r1_bus ; r1[0] ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.309 ns                                       ; r2[3]  ; l[3]  ; CLK        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 15.683 ns                                      ; r1_bus ; l[6]  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -1.880 ns                                      ; k[7]   ; r3[7] ; --         ; CLK      ; 0            ;
; Clock Setup: 'CLK'           ; N/A   ; None          ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[0]  ; r1[0] ; CLK        ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;        ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+--------+-------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C3T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                 ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From  ; To    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[0] ; r1[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.434 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[3] ; r1[3] ; CLK        ; CLK      ; None                        ; None                      ; 2.428 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[5] ; r2[5] ; CLK        ; CLK      ; None                        ; None                      ; 2.229 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[0] ; r1[0] ; CLK        ; CLK      ; None                        ; None                      ; 2.191 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[3] ; r2[3] ; CLK        ; CLK      ; None                        ; None                      ; 2.134 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[1] ; r1[1] ; CLK        ; CLK      ; None                        ; None                      ; 2.095 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[1] ; r1[1] ; CLK        ; CLK      ; None                        ; None                      ; 2.079 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[7] ; r1[7] ; CLK        ; CLK      ; None                        ; None                      ; 2.068 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[2] ; r1[2] ; CLK        ; CLK      ; None                        ; None                      ; 2.055 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[6] ; r2[6] ; CLK        ; CLK      ; None                        ; None                      ; 2.053 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[7] ; r1[7] ; CLK        ; CLK      ; None                        ; None                      ; 2.044 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[3] ; r1[3] ; CLK        ; CLK      ; None                        ; None                      ; 2.035 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[4] ; r1[4] ; CLK        ; CLK      ; None                        ; None                      ; 2.033 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[4] ; r1[4] ; CLK        ; CLK      ; None                        ; None                      ; 2.018 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[2] ; r1[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.982 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[5] ; r2[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.955 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[2] ; r2[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.913 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[2] ; r2[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.840 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[5] ; r1[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.782 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[6] ; r1[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.780 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[0] ; r2[0] ; CLK        ; CLK      ; None                        ; None                      ; 1.748 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[7] ; r2[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.742 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[3] ; r2[3] ; CLK        ; CLK      ; None                        ; None                      ; 1.741 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[3] ; r3[3] ; CLK        ; CLK      ; None                        ; None                      ; 1.740 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[7] ; r2[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.718 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[6] ; r2[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.697 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[4] ; r2[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.683 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[1] ; r2[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.672 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[4] ; r2[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.668 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[1] ; r2[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.656 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[0] ; r1[0] ; CLK        ; CLK      ; None                        ; None                      ; 1.622 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[5] ; r1[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.508 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[0] ; r2[0] ; CLK        ; CLK      ; None                        ; None                      ; 1.505 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[6] ; r1[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.424 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[7] ; r3[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.422 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[7] ; r3[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.416 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[6] ; r3[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.392 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[5] ; r3[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.390 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[4] ; r3[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.387 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[2] ; r3[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.386 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[0] ; r3[0] ; CLK        ; CLK      ; None                        ; None                      ; 1.385 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[5] ; r2[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.382 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[3] ; r3[3] ; CLK        ; CLK      ; None                        ; None                      ; 1.377 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r1[1] ; r3[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.376 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[4] ; r3[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.342 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[1] ; r3[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.330 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[1] ; r1[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.292 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[2] ; r3[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.266 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[2] ; r1[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.242 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[3] ; r1[3] ; CLK        ; CLK      ; None                        ; None                      ; 1.231 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[4] ; r1[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.219 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[6] ; r2[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.204 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[7] ; r1[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.195 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[5] ; r3[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.146 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[0] ; r3[0] ; CLK        ; CLK      ; None                        ; None                      ; 1.112 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[2] ; r2[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.100 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r2[6] ; r3[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.066 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[3] ; r2[3] ; CLK        ; CLK      ; None                        ; None                      ; 0.937 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[0] ; r2[0] ; CLK        ; CLK      ; None                        ; None                      ; 0.936 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[5] ; r1[5] ; CLK        ; CLK      ; None                        ; None                      ; 0.935 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[6] ; r1[6] ; CLK        ; CLK      ; None                        ; None                      ; 0.931 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[1] ; r2[1] ; CLK        ; CLK      ; None                        ; None                      ; 0.869 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[4] ; r2[4] ; CLK        ; CLK      ; None                        ; None                      ; 0.869 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[7] ; r2[7] ; CLK        ; CLK      ; None                        ; None                      ; 0.869 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[0] ; r3[0] ; CLK        ; CLK      ; None                        ; None                      ; 0.613 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[1] ; r3[1] ; CLK        ; CLK      ; None                        ; None                      ; 0.613 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[2] ; r3[2] ; CLK        ; CLK      ; None                        ; None                      ; 0.613 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[3] ; r3[3] ; CLK        ; CLK      ; None                        ; None                      ; 0.613 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[4] ; r3[4] ; CLK        ; CLK      ; None                        ; None                      ; 0.613 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[5] ; r3[5] ; CLK        ; CLK      ; None                        ; None                      ; 0.613 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[6] ; r3[6] ; CLK        ; CLK      ; None                        ; None                      ; 0.613 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; r3[7] ; r3[7] ; CLK        ; CLK      ; None                        ; None                      ; 0.613 ns                ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------+
; tsu                                                            ;
+-------+--------------+------------+---------+-------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To    ; To Clock ;
+-------+--------------+------------+---------+-------+----------+
; N/A   ; None         ; 9.268 ns   ; r1_bus  ; r1[0] ; CLK      ;
; N/A   ; None         ; 8.949 ns   ; sw_bus  ; r1[0] ; CLK      ;
; N/A   ; None         ; 8.932 ns   ; r1_bus  ; r1[1] ; CLK      ;
; N/A   ; None         ; 8.881 ns   ; r1_bus  ; r2[5] ; CLK      ;
; N/A   ; None         ; 8.874 ns   ; r1_bus  ; r1[4] ; CLK      ;
; N/A   ; None         ; 8.868 ns   ; r1_bus  ; r1[3] ; CLK      ;
; N/A   ; None         ; 8.700 ns   ; r1_bus  ; r1[2] ; CLK      ;
; N/A   ; None         ; 8.690 ns   ; r1_bus  ; r2[6] ; CLK      ;
; N/A   ; None         ; 8.688 ns   ; r1_bus  ; r1[7] ; CLK      ;
; N/A   ; None         ; 8.613 ns   ; sw_bus  ; r1[1] ; CLK      ;
; N/A   ; None         ; 8.582 ns   ; r1_bus  ; r2[0] ; CLK      ;
; N/A   ; None         ; 8.574 ns   ; r1_bus  ; r2[3] ; CLK      ;
; N/A   ; None         ; 8.562 ns   ; sw_bus  ; r2[5] ; CLK      ;
; N/A   ; None         ; 8.558 ns   ; r1_bus  ; r2[2] ; CLK      ;
; N/A   ; None         ; 8.555 ns   ; sw_bus  ; r1[4] ; CLK      ;
; N/A   ; None         ; 8.549 ns   ; sw_bus  ; r1[3] ; CLK      ;
; N/A   ; None         ; 8.524 ns   ; r1_bus  ; r2[4] ; CLK      ;
; N/A   ; None         ; 8.509 ns   ; r1_bus  ; r2[1] ; CLK      ;
; N/A   ; None         ; 8.479 ns   ; r2_bus  ; r1[0] ; CLK      ;
; N/A   ; None         ; 8.434 ns   ; r1_bus  ; r1[5] ; CLK      ;
; N/A   ; None         ; 8.417 ns   ; r1_bus  ; r1[6] ; CLK      ;
; N/A   ; None         ; 8.381 ns   ; sw_bus  ; r1[2] ; CLK      ;
; N/A   ; None         ; 8.371 ns   ; sw_bus  ; r2[6] ; CLK      ;
; N/A   ; None         ; 8.369 ns   ; sw_bus  ; r1[7] ; CLK      ;
; N/A   ; None         ; 8.362 ns   ; r1_bus  ; r2[7] ; CLK      ;
; N/A   ; None         ; 8.282 ns   ; r3_bus  ; r1[0] ; CLK      ;
; N/A   ; None         ; 8.263 ns   ; sw_bus  ; r2[0] ; CLK      ;
; N/A   ; None         ; 8.255 ns   ; sw_bus  ; r2[3] ; CLK      ;
; N/A   ; None         ; 8.239 ns   ; sw_bus  ; r2[2] ; CLK      ;
; N/A   ; None         ; 8.228 ns   ; r1_bus  ; r3[4] ; CLK      ;
; N/A   ; None         ; 8.219 ns   ; r1_bus  ; r3[0] ; CLK      ;
; N/A   ; None         ; 8.213 ns   ; r1_bus  ; r3[1] ; CLK      ;
; N/A   ; None         ; 8.210 ns   ; r1_bus  ; r3[3] ; CLK      ;
; N/A   ; None         ; 8.205 ns   ; sw_bus  ; r2[4] ; CLK      ;
; N/A   ; None         ; 8.190 ns   ; sw_bus  ; r2[1] ; CLK      ;
; N/A   ; None         ; 8.143 ns   ; r2_bus  ; r1[1] ; CLK      ;
; N/A   ; None         ; 8.115 ns   ; sw_bus  ; r1[5] ; CLK      ;
; N/A   ; None         ; 8.098 ns   ; sw_bus  ; r1[6] ; CLK      ;
; N/A   ; None         ; 8.088 ns   ; r2_bus  ; r2[5] ; CLK      ;
; N/A   ; None         ; 8.085 ns   ; r2_bus  ; r1[4] ; CLK      ;
; N/A   ; None         ; 8.079 ns   ; r2_bus  ; r1[3] ; CLK      ;
; N/A   ; None         ; 8.066 ns   ; r1_bus  ; r3[7] ; CLK      ;
; N/A   ; None         ; 8.043 ns   ; sw_bus  ; r2[7] ; CLK      ;
; N/A   ; None         ; 8.042 ns   ; r1_bus  ; r3[5] ; CLK      ;
; N/A   ; None         ; 8.031 ns   ; r1_bus  ; r3[2] ; CLK      ;
; N/A   ; None         ; 8.029 ns   ; r1_bus  ; r3[6] ; CLK      ;
; N/A   ; None         ; 7.946 ns   ; r3_bus  ; r1[1] ; CLK      ;
; N/A   ; None         ; 7.909 ns   ; sw_bus  ; r3[4] ; CLK      ;
; N/A   ; None         ; 7.907 ns   ; r2_bus  ; r1[2] ; CLK      ;
; N/A   ; None         ; 7.901 ns   ; r3_bus  ; r2[5] ; CLK      ;
; N/A   ; None         ; 7.900 ns   ; sw_bus  ; r3[0] ; CLK      ;
; N/A   ; None         ; 7.899 ns   ; r2_bus  ; r1[7] ; CLK      ;
; N/A   ; None         ; 7.897 ns   ; r2_bus  ; r2[6] ; CLK      ;
; N/A   ; None         ; 7.894 ns   ; sw_bus  ; r3[1] ; CLK      ;
; N/A   ; None         ; 7.891 ns   ; sw_bus  ; r3[3] ; CLK      ;
; N/A   ; None         ; 7.888 ns   ; r3_bus  ; r1[4] ; CLK      ;
; N/A   ; None         ; 7.882 ns   ; r3_bus  ; r1[3] ; CLK      ;
; N/A   ; None         ; 7.793 ns   ; r2_bus  ; r2[0] ; CLK      ;
; N/A   ; None         ; 7.785 ns   ; r2_bus  ; r2[3] ; CLK      ;
; N/A   ; None         ; 7.765 ns   ; r2_bus  ; r2[2] ; CLK      ;
; N/A   ; None         ; 7.747 ns   ; sw_bus  ; r3[7] ; CLK      ;
; N/A   ; None         ; 7.735 ns   ; r2_bus  ; r2[4] ; CLK      ;
; N/A   ; None         ; 7.723 ns   ; sw_bus  ; r3[5] ; CLK      ;
; N/A   ; None         ; 7.720 ns   ; r2_bus  ; r2[1] ; CLK      ;
; N/A   ; None         ; 7.720 ns   ; r3_bus  ; r1[2] ; CLK      ;
; N/A   ; None         ; 7.712 ns   ; sw_bus  ; r3[2] ; CLK      ;
; N/A   ; None         ; 7.710 ns   ; r3_bus  ; r2[6] ; CLK      ;
; N/A   ; None         ; 7.710 ns   ; sw_bus  ; r3[6] ; CLK      ;
; N/A   ; None         ; 7.702 ns   ; r3_bus  ; r1[7] ; CLK      ;
; N/A   ; None         ; 7.696 ns   ; lddr[1] ; r2[0] ; CLK      ;
; N/A   ; None         ; 7.696 ns   ; lddr[1] ; r2[1] ; CLK      ;
; N/A   ; None         ; 7.696 ns   ; lddr[1] ; r2[2] ; CLK      ;
; N/A   ; None         ; 7.696 ns   ; lddr[1] ; r2[3] ; CLK      ;
; N/A   ; None         ; 7.696 ns   ; lddr[1] ; r2[4] ; CLK      ;
; N/A   ; None         ; 7.641 ns   ; r2_bus  ; r1[5] ; CLK      ;
; N/A   ; None         ; 7.624 ns   ; r2_bus  ; r1[6] ; CLK      ;
; N/A   ; None         ; 7.596 ns   ; r3_bus  ; r2[0] ; CLK      ;
; N/A   ; None         ; 7.588 ns   ; r3_bus  ; r2[3] ; CLK      ;
; N/A   ; None         ; 7.578 ns   ; r3_bus  ; r2[2] ; CLK      ;
; N/A   ; None         ; 7.573 ns   ; r2_bus  ; r2[7] ; CLK      ;
; N/A   ; None         ; 7.538 ns   ; r3_bus  ; r2[4] ; CLK      ;
; N/A   ; None         ; 7.523 ns   ; r3_bus  ; r2[1] ; CLK      ;
; N/A   ; None         ; 7.454 ns   ; r3_bus  ; r1[5] ; CLK      ;
; N/A   ; None         ; 7.439 ns   ; r2_bus  ; r3[4] ; CLK      ;
; N/A   ; None         ; 7.437 ns   ; r3_bus  ; r1[6] ; CLK      ;
; N/A   ; None         ; 7.430 ns   ; r2_bus  ; r3[0] ; CLK      ;
; N/A   ; None         ; 7.424 ns   ; r2_bus  ; r3[1] ; CLK      ;
; N/A   ; None         ; 7.421 ns   ; r2_bus  ; r3[3] ; CLK      ;
; N/A   ; None         ; 7.376 ns   ; r3_bus  ; r2[7] ; CLK      ;
; N/A   ; None         ; 7.277 ns   ; r2_bus  ; r3[7] ; CLK      ;
; N/A   ; None         ; 7.249 ns   ; r2_bus  ; r3[5] ; CLK      ;
; N/A   ; None         ; 7.242 ns   ; r3_bus  ; r3[4] ; CLK      ;
; N/A   ; None         ; 7.238 ns   ; r2_bus  ; r3[2] ; CLK      ;
; N/A   ; None         ; 7.236 ns   ; r2_bus  ; r3[6] ; CLK      ;
; N/A   ; None         ; 7.233 ns   ; r3_bus  ; r3[0] ; CLK      ;
; N/A   ; None         ; 7.227 ns   ; r3_bus  ; r3[1] ; CLK      ;
; N/A   ; None         ; 7.224 ns   ; r3_bus  ; r3[3] ; CLK      ;
; N/A   ; None         ; 7.218 ns   ; k[5]    ; r2[5] ; CLK      ;
; N/A   ; None         ; 7.080 ns   ; r3_bus  ; r3[7] ; CLK      ;
; N/A   ; None         ; 7.079 ns   ; k[6]    ; r2[6] ; CLK      ;
; N/A   ; None         ; 7.062 ns   ; r3_bus  ; r3[5] ; CLK      ;
; N/A   ; None         ; 7.051 ns   ; r3_bus  ; r3[2] ; CLK      ;
; N/A   ; None         ; 7.049 ns   ; r3_bus  ; r3[6] ; CLK      ;
; N/A   ; None         ; 7.022 ns   ; lddr[0] ; r2[0] ; CLK      ;
; N/A   ; None         ; 7.022 ns   ; lddr[0] ; r2[1] ; CLK      ;
; N/A   ; None         ; 7.022 ns   ; lddr[0] ; r2[2] ; CLK      ;
; N/A   ; None         ; 7.022 ns   ; lddr[0] ; r2[3] ; CLK      ;
; N/A   ; None         ; 7.022 ns   ; lddr[0] ; r2[4] ; CLK      ;
; N/A   ; None         ; 6.985 ns   ; k[3]    ; r1[3] ; CLK      ;
; N/A   ; None         ; 6.943 ns   ; k[0]    ; r1[0] ; CLK      ;
; N/A   ; None         ; 6.902 ns   ; k[2]    ; r1[2] ; CLK      ;
; N/A   ; None         ; 6.902 ns   ; lddr[1] ; r2[5] ; CLK      ;
; N/A   ; None         ; 6.902 ns   ; lddr[1] ; r2[6] ; CLK      ;
; N/A   ; None         ; 6.902 ns   ; lddr[1] ; r2[7] ; CLK      ;
; N/A   ; None         ; 6.806 ns   ; k[6]    ; r1[6] ; CLK      ;
; N/A   ; None         ; 6.771 ns   ; k[5]    ; r1[5] ; CLK      ;
; N/A   ; None         ; 6.770 ns   ; lddr[0] ; r3[7] ; CLK      ;
; N/A   ; None         ; 6.760 ns   ; k[2]    ; r2[2] ; CLK      ;
; N/A   ; None         ; 6.712 ns   ; lddr[0] ; r3[0] ; CLK      ;
; N/A   ; None         ; 6.712 ns   ; lddr[0] ; r3[1] ; CLK      ;
; N/A   ; None         ; 6.712 ns   ; lddr[0] ; r3[2] ; CLK      ;
; N/A   ; None         ; 6.712 ns   ; lddr[0] ; r3[3] ; CLK      ;
; N/A   ; None         ; 6.712 ns   ; lddr[0] ; r3[4] ; CLK      ;
; N/A   ; None         ; 6.691 ns   ; k[3]    ; r2[3] ; CLK      ;
; N/A   ; None         ; 6.447 ns   ; k[4]    ; r1[4] ; CLK      ;
; N/A   ; None         ; 6.446 ns   ; lddr[0] ; r3[5] ; CLK      ;
; N/A   ; None         ; 6.446 ns   ; lddr[0] ; r3[6] ; CLK      ;
; N/A   ; None         ; 6.434 ns   ; lddr[1] ; r3[7] ; CLK      ;
; N/A   ; None         ; 6.418 ns   ; k[6]    ; r3[6] ; CLK      ;
; N/A   ; None         ; 6.379 ns   ; k[5]    ; r3[5] ; CLK      ;
; N/A   ; None         ; 6.376 ns   ; lddr[1] ; r3[0] ; CLK      ;
; N/A   ; None         ; 6.376 ns   ; lddr[1] ; r3[1] ; CLK      ;
; N/A   ; None         ; 6.376 ns   ; lddr[1] ; r3[2] ; CLK      ;
; N/A   ; None         ; 6.376 ns   ; lddr[1] ; r3[3] ; CLK      ;
; N/A   ; None         ; 6.376 ns   ; lddr[1] ; r3[4] ; CLK      ;
; N/A   ; None         ; 6.327 ns   ; k[3]    ; r3[3] ; CLK      ;
; N/A   ; None         ; 6.257 ns   ; k[0]    ; r2[0] ; CLK      ;
; N/A   ; None         ; 6.233 ns   ; k[2]    ; r3[2] ; CLK      ;
; N/A   ; None         ; 6.228 ns   ; lddr[0] ; r2[5] ; CLK      ;
; N/A   ; None         ; 6.228 ns   ; lddr[0] ; r2[6] ; CLK      ;
; N/A   ; None         ; 6.228 ns   ; lddr[0] ; r2[7] ; CLK      ;
; N/A   ; None         ; 6.164 ns   ; k[1]    ; r1[1] ; CLK      ;
; N/A   ; None         ; 6.110 ns   ; lddr[1] ; r3[5] ; CLK      ;
; N/A   ; None         ; 6.110 ns   ; lddr[1] ; r3[6] ; CLK      ;
; N/A   ; None         ; 6.097 ns   ; k[4]    ; r2[4] ; CLK      ;
; N/A   ; None         ; 5.894 ns   ; k[0]    ; r3[0] ; CLK      ;
; N/A   ; None         ; 5.801 ns   ; k[4]    ; r3[4] ; CLK      ;
; N/A   ; None         ; 5.796 ns   ; lddr[0] ; r1[0] ; CLK      ;
; N/A   ; None         ; 5.796 ns   ; lddr[0] ; r1[1] ; CLK      ;
; N/A   ; None         ; 5.796 ns   ; lddr[0] ; r1[2] ; CLK      ;
; N/A   ; None         ; 5.796 ns   ; lddr[0] ; r1[3] ; CLK      ;
; N/A   ; None         ; 5.796 ns   ; lddr[0] ; r1[4] ; CLK      ;
; N/A   ; None         ; 5.796 ns   ; lddr[0] ; r1[5] ; CLK      ;
; N/A   ; None         ; 5.796 ns   ; lddr[0] ; r1[6] ; CLK      ;
; N/A   ; None         ; 5.741 ns   ; k[1]    ; r2[1] ; CLK      ;
; N/A   ; None         ; 5.445 ns   ; k[1]    ; r3[1] ; CLK      ;
; N/A   ; None         ; 5.357 ns   ; lddr[0] ; r1[7] ; CLK      ;
; N/A   ; None         ; 3.178 ns   ; lddr[2] ; r3[7] ; CLK      ;
; N/A   ; None         ; 3.120 ns   ; lddr[2] ; r3[0] ; CLK      ;
; N/A   ; None         ; 3.120 ns   ; lddr[2] ; r3[1] ; CLK      ;
; N/A   ; None         ; 3.120 ns   ; lddr[2] ; r3[2] ; CLK      ;
; N/A   ; None         ; 3.120 ns   ; lddr[2] ; r3[3] ; CLK      ;
; N/A   ; None         ; 3.120 ns   ; lddr[2] ; r3[4] ; CLK      ;
; N/A   ; None         ; 2.854 ns   ; lddr[2] ; r3[5] ; CLK      ;
; N/A   ; None         ; 2.854 ns   ; lddr[2] ; r3[6] ; CLK      ;
; N/A   ; None         ; 2.554 ns   ; k[7]    ; r1[7] ; CLK      ;
; N/A   ; None         ; 2.228 ns   ; k[7]    ; r2[7] ; CLK      ;
; N/A   ; None         ; 1.932 ns   ; k[7]    ; r3[7] ; CLK      ;
+-------+--------------+------------+---------+-------+----------+


+---------------------------------------------------------------+
; tco                                                           ;
+-------+--------------+------------+-------+------+------------+
; Slack ; Required tco ; Actual tco ; From  ; To   ; From Clock ;
+-------+--------------+------------+-------+------+------------+
; N/A   ; None         ; 9.309 ns   ; r2[3] ; l[3] ; CLK        ;
; N/A   ; None         ; 9.307 ns   ; r1[6] ; l[6] ; CLK        ;
; N/A   ; None         ; 9.249 ns   ; r1[5] ; l[5] ; CLK        ;
; N/A   ; None         ; 8.975 ns   ; r2[5] ; l[5] ; CLK        ;
; N/A   ; None         ; 8.971 ns   ; r1[4] ; l[4] ; CLK        ;
; N/A   ; None         ; 8.956 ns   ; r2[4] ; l[4] ; CLK        ;
; N/A   ; None         ; 8.951 ns   ; r2[6] ; l[6] ; CLK        ;
; N/A   ; None         ; 8.916 ns   ; r1[3] ; l[3] ; CLK        ;
; N/A   ; None         ; 8.587 ns   ; r1[0] ; l[0] ; CLK        ;
; N/A   ; None         ; 8.458 ns   ; r3[6] ; l[6] ; CLK        ;
; N/A   ; None         ; 8.402 ns   ; r3[5] ; l[5] ; CLK        ;
; N/A   ; None         ; 8.344 ns   ; r2[0] ; l[0] ; CLK        ;
; N/A   ; None         ; 8.157 ns   ; r3[4] ; l[4] ; CLK        ;
; N/A   ; None         ; 8.112 ns   ; r3[3] ; l[3] ; CLK        ;
; N/A   ; None         ; 8.099 ns   ; r1[2] ; l[2] ; CLK        ;
; N/A   ; None         ; 8.026 ns   ; r2[2] ; l[2] ; CLK        ;
; N/A   ; None         ; 7.775 ns   ; r3[0] ; l[0] ; CLK        ;
; N/A   ; None         ; 7.717 ns   ; r2[7] ; l[7] ; CLK        ;
; N/A   ; None         ; 7.693 ns   ; r1[7] ; l[7] ; CLK        ;
; N/A   ; None         ; 7.645 ns   ; r1[1] ; l[1] ; CLK        ;
; N/A   ; None         ; 7.629 ns   ; r2[1] ; l[1] ; CLK        ;
; N/A   ; None         ; 7.286 ns   ; r3[2] ; l[2] ; CLK        ;
; N/A   ; None         ; 6.844 ns   ; r3[7] ; l[7] ; CLK        ;
; N/A   ; None         ; 6.842 ns   ; r3[1] ; l[1] ; CLK        ;
+-------+--------------+------------+-------+------+------------+


+-------------------------------------------------------------+
; tpd                                                         ;
+-------+-------------------+-----------------+--------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To   ;
+-------+-------------------+-----------------+--------+------+
; N/A   ; None              ; 15.683 ns       ; r1_bus ; l[6] ;
; N/A   ; None              ; 15.640 ns       ; r1_bus ; l[5] ;
; N/A   ; None              ; 15.551 ns       ; r1_bus ; l[4] ;
; N/A   ; None              ; 15.488 ns       ; r1_bus ; l[3] ;
; N/A   ; None              ; 15.364 ns       ; sw_bus ; l[6] ;
; N/A   ; None              ; 15.321 ns       ; sw_bus ; l[5] ;
; N/A   ; None              ; 15.232 ns       ; sw_bus ; l[4] ;
; N/A   ; None              ; 15.169 ns       ; sw_bus ; l[3] ;
; N/A   ; None              ; 15.160 ns       ; r1_bus ; l[0] ;
; N/A   ; None              ; 14.890 ns       ; r2_bus ; l[6] ;
; N/A   ; None              ; 14.847 ns       ; r2_bus ; l[5] ;
; N/A   ; None              ; 14.841 ns       ; sw_bus ; l[0] ;
; N/A   ; None              ; 14.762 ns       ; r2_bus ; l[4] ;
; N/A   ; None              ; 14.703 ns       ; r3_bus ; l[6] ;
; N/A   ; None              ; 14.699 ns       ; r2_bus ; l[3] ;
; N/A   ; None              ; 14.660 ns       ; r3_bus ; l[5] ;
; N/A   ; None              ; 14.565 ns       ; r3_bus ; l[4] ;
; N/A   ; None              ; 14.502 ns       ; r3_bus ; l[3] ;
; N/A   ; None              ; 14.483 ns       ; r1_bus ; l[2] ;
; N/A   ; None              ; 14.371 ns       ; r2_bus ; l[0] ;
; N/A   ; None              ; 14.221 ns       ; r1_bus ; l[1] ;
; N/A   ; None              ; 14.174 ns       ; r3_bus ; l[0] ;
; N/A   ; None              ; 14.164 ns       ; sw_bus ; l[2] ;
; N/A   ; None              ; 14.076 ns       ; r1_bus ; l[7] ;
; N/A   ; None              ; 14.072 ns       ; k[6]   ; l[6] ;
; N/A   ; None              ; 13.977 ns       ; k[5]   ; l[5] ;
; N/A   ; None              ; 13.902 ns       ; sw_bus ; l[1] ;
; N/A   ; None              ; 13.757 ns       ; sw_bus ; l[7] ;
; N/A   ; None              ; 13.690 ns       ; r2_bus ; l[2] ;
; N/A   ; None              ; 13.605 ns       ; k[3]   ; l[3] ;
; N/A   ; None              ; 13.503 ns       ; r3_bus ; l[2] ;
; N/A   ; None              ; 13.432 ns       ; r2_bus ; l[1] ;
; N/A   ; None              ; 13.287 ns       ; r2_bus ; l[7] ;
; N/A   ; None              ; 13.235 ns       ; r3_bus ; l[1] ;
; N/A   ; None              ; 13.124 ns       ; k[4]   ; l[4] ;
; N/A   ; None              ; 13.090 ns       ; r3_bus ; l[7] ;
; N/A   ; None              ; 12.835 ns       ; k[0]   ; l[0] ;
; N/A   ; None              ; 12.685 ns       ; k[2]   ; l[2] ;
; N/A   ; None              ; 11.453 ns       ; k[1]   ; l[1] ;
; N/A   ; None              ; 7.942 ns        ; k[7]   ; l[7] ;
+-------+-------------------+-----------------+--------+------+


+----------------------------------------------------------------------+
; th                                                                   ;
+---------------+-------------+-----------+---------+-------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To    ; To Clock ;
+---------------+-------------+-----------+---------+-------+----------+
; N/A           ; None        ; -1.880 ns ; k[7]    ; r3[7] ; CLK      ;
; N/A           ; None        ; -2.176 ns ; k[7]    ; r2[7] ; CLK      ;
; N/A           ; None        ; -2.502 ns ; k[7]    ; r1[7] ; CLK      ;
; N/A           ; None        ; -2.802 ns ; lddr[2] ; r3[5] ; CLK      ;
; N/A           ; None        ; -2.802 ns ; lddr[2] ; r3[6] ; CLK      ;
; N/A           ; None        ; -3.068 ns ; lddr[2] ; r3[0] ; CLK      ;
; N/A           ; None        ; -3.068 ns ; lddr[2] ; r3[1] ; CLK      ;
; N/A           ; None        ; -3.068 ns ; lddr[2] ; r3[2] ; CLK      ;
; N/A           ; None        ; -3.068 ns ; lddr[2] ; r3[3] ; CLK      ;
; N/A           ; None        ; -3.068 ns ; lddr[2] ; r3[4] ; CLK      ;
; N/A           ; None        ; -3.126 ns ; lddr[2] ; r3[7] ; CLK      ;
; N/A           ; None        ; -5.305 ns ; lddr[0] ; r1[7] ; CLK      ;
; N/A           ; None        ; -5.393 ns ; k[1]    ; r3[1] ; CLK      ;
; N/A           ; None        ; -5.689 ns ; k[1]    ; r2[1] ; CLK      ;
; N/A           ; None        ; -5.744 ns ; lddr[0] ; r1[0] ; CLK      ;
; N/A           ; None        ; -5.744 ns ; lddr[0] ; r1[1] ; CLK      ;
; N/A           ; None        ; -5.744 ns ; lddr[0] ; r1[2] ; CLK      ;
; N/A           ; None        ; -5.744 ns ; lddr[0] ; r1[3] ; CLK      ;
; N/A           ; None        ; -5.744 ns ; lddr[0] ; r1[4] ; CLK      ;
; N/A           ; None        ; -5.744 ns ; lddr[0] ; r1[5] ; CLK      ;
; N/A           ; None        ; -5.744 ns ; lddr[0] ; r1[6] ; CLK      ;
; N/A           ; None        ; -5.749 ns ; k[4]    ; r3[4] ; CLK      ;
; N/A           ; None        ; -5.842 ns ; k[0]    ; r3[0] ; CLK      ;
; N/A           ; None        ; -5.865 ns ; r3_bus  ; r3[7] ; CLK      ;
; N/A           ; None        ; -6.045 ns ; k[4]    ; r2[4] ; CLK      ;
; N/A           ; None        ; -6.058 ns ; lddr[1] ; r3[5] ; CLK      ;
; N/A           ; None        ; -6.058 ns ; lddr[1] ; r3[6] ; CLK      ;
; N/A           ; None        ; -6.065 ns ; r2_bus  ; r3[7] ; CLK      ;
; N/A           ; None        ; -6.112 ns ; k[1]    ; r1[1] ; CLK      ;
; N/A           ; None        ; -6.176 ns ; lddr[0] ; r2[5] ; CLK      ;
; N/A           ; None        ; -6.176 ns ; lddr[0] ; r2[6] ; CLK      ;
; N/A           ; None        ; -6.176 ns ; lddr[0] ; r2[7] ; CLK      ;
; N/A           ; None        ; -6.181 ns ; k[2]    ; r3[2] ; CLK      ;
; N/A           ; None        ; -6.205 ns ; k[0]    ; r2[0] ; CLK      ;
; N/A           ; None        ; -6.208 ns ; r3_bus  ; r2[7] ; CLK      ;
; N/A           ; None        ; -6.275 ns ; k[3]    ; r3[3] ; CLK      ;
; N/A           ; None        ; -6.324 ns ; lddr[1] ; r3[0] ; CLK      ;
; N/A           ; None        ; -6.324 ns ; lddr[1] ; r3[1] ; CLK      ;
; N/A           ; None        ; -6.324 ns ; lddr[1] ; r3[2] ; CLK      ;
; N/A           ; None        ; -6.324 ns ; lddr[1] ; r3[3] ; CLK      ;
; N/A           ; None        ; -6.324 ns ; lddr[1] ; r3[4] ; CLK      ;
; N/A           ; None        ; -6.327 ns ; k[5]    ; r3[5] ; CLK      ;
; N/A           ; None        ; -6.366 ns ; k[6]    ; r3[6] ; CLK      ;
; N/A           ; None        ; -6.382 ns ; lddr[1] ; r3[7] ; CLK      ;
; N/A           ; None        ; -6.394 ns ; lddr[0] ; r3[5] ; CLK      ;
; N/A           ; None        ; -6.394 ns ; lddr[0] ; r3[6] ; CLK      ;
; N/A           ; None        ; -6.395 ns ; k[4]    ; r1[4] ; CLK      ;
; N/A           ; None        ; -6.408 ns ; r2_bus  ; r2[7] ; CLK      ;
; N/A           ; None        ; -6.455 ns ; r3_bus  ; r3[2] ; CLK      ;
; N/A           ; None        ; -6.530 ns ; sw_bus  ; r3[7] ; CLK      ;
; N/A           ; None        ; -6.534 ns ; r3_bus  ; r1[7] ; CLK      ;
; N/A           ; None        ; -6.639 ns ; k[3]    ; r2[3] ; CLK      ;
; N/A           ; None        ; -6.655 ns ; r2_bus  ; r3[2] ; CLK      ;
; N/A           ; None        ; -6.660 ns ; lddr[0] ; r3[0] ; CLK      ;
; N/A           ; None        ; -6.660 ns ; lddr[0] ; r3[1] ; CLK      ;
; N/A           ; None        ; -6.660 ns ; lddr[0] ; r3[2] ; CLK      ;
; N/A           ; None        ; -6.660 ns ; lddr[0] ; r3[3] ; CLK      ;
; N/A           ; None        ; -6.660 ns ; lddr[0] ; r3[4] ; CLK      ;
; N/A           ; None        ; -6.669 ns ; r3_bus  ; r3[5] ; CLK      ;
; N/A           ; None        ; -6.671 ns ; r3_bus  ; r3[6] ; CLK      ;
; N/A           ; None        ; -6.708 ns ; k[2]    ; r2[2] ; CLK      ;
; N/A           ; None        ; -6.712 ns ; r3_bus  ; r3[4] ; CLK      ;
; N/A           ; None        ; -6.716 ns ; r3_bus  ; r3[0] ; CLK      ;
; N/A           ; None        ; -6.717 ns ; r3_bus  ; r3[3] ; CLK      ;
; N/A           ; None        ; -6.718 ns ; lddr[0] ; r3[7] ; CLK      ;
; N/A           ; None        ; -6.719 ns ; k[5]    ; r1[5] ; CLK      ;
; N/A           ; None        ; -6.719 ns ; r3_bus  ; r3[1] ; CLK      ;
; N/A           ; None        ; -6.734 ns ; r2_bus  ; r1[7] ; CLK      ;
; N/A           ; None        ; -6.754 ns ; k[6]    ; r1[6] ; CLK      ;
; N/A           ; None        ; -6.850 ns ; k[2]    ; r1[2] ; CLK      ;
; N/A           ; None        ; -6.850 ns ; lddr[1] ; r2[5] ; CLK      ;
; N/A           ; None        ; -6.850 ns ; lddr[1] ; r2[6] ; CLK      ;
; N/A           ; None        ; -6.850 ns ; lddr[1] ; r2[7] ; CLK      ;
; N/A           ; None        ; -6.852 ns ; r1_bus  ; r3[7] ; CLK      ;
; N/A           ; None        ; -6.869 ns ; r2_bus  ; r3[5] ; CLK      ;
; N/A           ; None        ; -6.871 ns ; r2_bus  ; r3[6] ; CLK      ;
; N/A           ; None        ; -6.873 ns ; sw_bus  ; r2[7] ; CLK      ;
; N/A           ; None        ; -6.891 ns ; k[0]    ; r1[0] ; CLK      ;
; N/A           ; None        ; -6.912 ns ; r2_bus  ; r3[4] ; CLK      ;
; N/A           ; None        ; -6.916 ns ; r2_bus  ; r3[0] ; CLK      ;
; N/A           ; None        ; -6.917 ns ; r2_bus  ; r3[3] ; CLK      ;
; N/A           ; None        ; -6.919 ns ; r2_bus  ; r3[1] ; CLK      ;
; N/A           ; None        ; -6.933 ns ; k[3]    ; r1[3] ; CLK      ;
; N/A           ; None        ; -6.970 ns ; lddr[0] ; r2[0] ; CLK      ;
; N/A           ; None        ; -6.970 ns ; lddr[0] ; r2[1] ; CLK      ;
; N/A           ; None        ; -6.970 ns ; lddr[0] ; r2[2] ; CLK      ;
; N/A           ; None        ; -6.970 ns ; lddr[0] ; r2[3] ; CLK      ;
; N/A           ; None        ; -6.970 ns ; lddr[0] ; r2[4] ; CLK      ;
; N/A           ; None        ; -7.012 ns ; r3_bus  ; r2[2] ; CLK      ;
; N/A           ; None        ; -7.027 ns ; k[6]    ; r2[6] ; CLK      ;
; N/A           ; None        ; -7.055 ns ; r3_bus  ; r2[4] ; CLK      ;
; N/A           ; None        ; -7.062 ns ; r3_bus  ; r2[1] ; CLK      ;
; N/A           ; None        ; -7.076 ns ; r3_bus  ; r1[6] ; CLK      ;
; N/A           ; None        ; -7.078 ns ; r3_bus  ; r1[5] ; CLK      ;
; N/A           ; None        ; -7.120 ns ; sw_bus  ; r3[2] ; CLK      ;
; N/A           ; None        ; -7.126 ns ; r3_bus  ; r2[0] ; CLK      ;
; N/A           ; None        ; -7.128 ns ; r3_bus  ; r2[3] ; CLK      ;
; N/A           ; None        ; -7.154 ns ; r3_bus  ; r1[2] ; CLK      ;
; N/A           ; None        ; -7.166 ns ; k[5]    ; r2[5] ; CLK      ;
; N/A           ; None        ; -7.195 ns ; r1_bus  ; r2[7] ; CLK      ;
; N/A           ; None        ; -7.199 ns ; sw_bus  ; r1[7] ; CLK      ;
; N/A           ; None        ; -7.212 ns ; r2_bus  ; r2[2] ; CLK      ;
; N/A           ; None        ; -7.255 ns ; r2_bus  ; r2[4] ; CLK      ;
; N/A           ; None        ; -7.262 ns ; r2_bus  ; r2[1] ; CLK      ;
; N/A           ; None        ; -7.276 ns ; r2_bus  ; r1[6] ; CLK      ;
; N/A           ; None        ; -7.278 ns ; r2_bus  ; r1[5] ; CLK      ;
; N/A           ; None        ; -7.326 ns ; r2_bus  ; r2[0] ; CLK      ;
; N/A           ; None        ; -7.328 ns ; r2_bus  ; r2[3] ; CLK      ;
; N/A           ; None        ; -7.334 ns ; sw_bus  ; r3[5] ; CLK      ;
; N/A           ; None        ; -7.336 ns ; sw_bus  ; r3[6] ; CLK      ;
; N/A           ; None        ; -7.349 ns ; r3_bus  ; r2[6] ; CLK      ;
; N/A           ; None        ; -7.354 ns ; r2_bus  ; r1[2] ; CLK      ;
; N/A           ; None        ; -7.377 ns ; sw_bus  ; r3[4] ; CLK      ;
; N/A           ; None        ; -7.381 ns ; sw_bus  ; r3[0] ; CLK      ;
; N/A           ; None        ; -7.382 ns ; sw_bus  ; r3[3] ; CLK      ;
; N/A           ; None        ; -7.384 ns ; sw_bus  ; r3[1] ; CLK      ;
; N/A           ; None        ; -7.405 ns ; r3_bus  ; r1[4] ; CLK      ;
; N/A           ; None        ; -7.422 ns ; r3_bus  ; r1[3] ; CLK      ;
; N/A           ; None        ; -7.442 ns ; r1_bus  ; r3[2] ; CLK      ;
; N/A           ; None        ; -7.485 ns ; r3_bus  ; r1[1] ; CLK      ;
; N/A           ; None        ; -7.521 ns ; r1_bus  ; r1[7] ; CLK      ;
; N/A           ; None        ; -7.525 ns ; r3_bus  ; r2[5] ; CLK      ;
; N/A           ; None        ; -7.549 ns ; r2_bus  ; r2[6] ; CLK      ;
; N/A           ; None        ; -7.605 ns ; r2_bus  ; r1[4] ; CLK      ;
; N/A           ; None        ; -7.622 ns ; r2_bus  ; r1[3] ; CLK      ;
; N/A           ; None        ; -7.644 ns ; lddr[1] ; r2[0] ; CLK      ;
; N/A           ; None        ; -7.644 ns ; lddr[1] ; r2[1] ; CLK      ;
; N/A           ; None        ; -7.644 ns ; lddr[1] ; r2[2] ; CLK      ;
; N/A           ; None        ; -7.644 ns ; lddr[1] ; r2[3] ; CLK      ;
; N/A           ; None        ; -7.644 ns ; lddr[1] ; r2[4] ; CLK      ;
; N/A           ; None        ; -7.656 ns ; r1_bus  ; r3[5] ; CLK      ;
; N/A           ; None        ; -7.658 ns ; r1_bus  ; r3[6] ; CLK      ;
; N/A           ; None        ; -7.677 ns ; sw_bus  ; r2[2] ; CLK      ;
; N/A           ; None        ; -7.685 ns ; r2_bus  ; r1[1] ; CLK      ;
; N/A           ; None        ; -7.699 ns ; r1_bus  ; r3[4] ; CLK      ;
; N/A           ; None        ; -7.703 ns ; r1_bus  ; r3[0] ; CLK      ;
; N/A           ; None        ; -7.704 ns ; r1_bus  ; r3[3] ; CLK      ;
; N/A           ; None        ; -7.706 ns ; r1_bus  ; r3[1] ; CLK      ;
; N/A           ; None        ; -7.720 ns ; sw_bus  ; r2[4] ; CLK      ;
; N/A           ; None        ; -7.725 ns ; r2_bus  ; r2[5] ; CLK      ;
; N/A           ; None        ; -7.727 ns ; sw_bus  ; r2[1] ; CLK      ;
; N/A           ; None        ; -7.741 ns ; sw_bus  ; r1[6] ; CLK      ;
; N/A           ; None        ; -7.743 ns ; sw_bus  ; r1[5] ; CLK      ;
; N/A           ; None        ; -7.791 ns ; sw_bus  ; r2[0] ; CLK      ;
; N/A           ; None        ; -7.793 ns ; sw_bus  ; r2[3] ; CLK      ;
; N/A           ; None        ; -7.812 ns ; r3_bus  ; r1[0] ; CLK      ;
; N/A           ; None        ; -7.819 ns ; sw_bus  ; r1[2] ; CLK      ;
; N/A           ; None        ; -7.999 ns ; r1_bus  ; r2[2] ; CLK      ;
; N/A           ; None        ; -8.012 ns ; r2_bus  ; r1[0] ; CLK      ;
; N/A           ; None        ; -8.014 ns ; sw_bus  ; r2[6] ; CLK      ;
; N/A           ; None        ; -8.042 ns ; r1_bus  ; r2[4] ; CLK      ;
; N/A           ; None        ; -8.049 ns ; r1_bus  ; r2[1] ; CLK      ;
; N/A           ; None        ; -8.063 ns ; r1_bus  ; r1[6] ; CLK      ;
; N/A           ; None        ; -8.065 ns ; r1_bus  ; r1[5] ; CLK      ;
; N/A           ; None        ; -8.070 ns ; sw_bus  ; r1[4] ; CLK      ;
; N/A           ; None        ; -8.087 ns ; sw_bus  ; r1[3] ; CLK      ;
; N/A           ; None        ; -8.113 ns ; r1_bus  ; r2[0] ; CLK      ;
; N/A           ; None        ; -8.115 ns ; r1_bus  ; r2[3] ; CLK      ;
; N/A           ; None        ; -8.141 ns ; r1_bus  ; r1[2] ; CLK      ;
; N/A           ; None        ; -8.150 ns ; sw_bus  ; r1[1] ; CLK      ;
; N/A           ; None        ; -8.190 ns ; sw_bus  ; r2[5] ; CLK      ;
; N/A           ; None        ; -8.336 ns ; r1_bus  ; r2[6] ; CLK      ;
; N/A           ; None        ; -8.392 ns ; r1_bus  ; r1[4] ; CLK      ;
; N/A           ; None        ; -8.409 ns ; r1_bus  ; r1[3] ; CLK      ;
; N/A           ; None        ; -8.472 ns ; r1_bus  ; r1[1] ; CLK      ;
; N/A           ; None        ; -8.477 ns ; sw_bus  ; r1[0] ; CLK      ;
; N/A           ; None        ; -8.512 ns ; r1_bus  ; r2[5] ; CLK      ;
; N/A           ; None        ; -8.799 ns ; r1_bus  ; r1[0] ; CLK      ;
+---------------+-------------+-----------+---------+-------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Feb 27 20:57:22 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off zjw_zongxian -c zjw_zongxian --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: Clock "CLK" Internal fmax is restricted to 275.03 MHz between source register "r1[0]" and destination register "r1[0]"
    Info: fmax restricted to Clock High delay (1.818 ns) plus Clock Low delay (1.818 ns) : restricted to 3.636 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 2.434 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X16_Y11_N3; Fanout = 1; REG Node = 'r1[0]'
            Info: 2: + IC(0.000 ns) + CELL(0.378 ns) = 0.378 ns; Loc. = LC_X16_Y11_N3; Fanout = 2; COMB Node = 'bus_Reg[0]~38'
            Info: 3: + IC(0.698 ns) + CELL(0.114 ns) = 1.190 ns; Loc. = LC_X15_Y11_N9; Fanout = 3; COMB Node = 'bus_Reg[0]~39'
            Info: 4: + IC(1.129 ns) + CELL(0.115 ns) = 2.434 ns; Loc. = LC_X16_Y11_N3; Fanout = 1; REG Node = 'r1[0]'
            Info: Total cell delay = 0.607 ns ( 24.94 % )
            Info: Total interconnect delay = 1.827 ns ( 75.06 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "CLK" to destination register is 2.782 ns
                Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 24; CLK Node = 'CLK'
                Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X16_Y11_N3; Fanout = 1; REG Node = 'r1[0]'
                Info: Total cell delay = 2.180 ns ( 78.36 % )
                Info: Total interconnect delay = 0.602 ns ( 21.64 % )
            Info: - Longest clock path from clock "CLK" to source register is 2.782 ns
                Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 24; CLK Node = 'CLK'
                Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X16_Y11_N3; Fanout = 1; REG Node = 'r1[0]'
                Info: Total cell delay = 2.180 ns ( 78.36 % )
                Info: Total interconnect delay = 0.602 ns ( 21.64 % )
        Info: + Micro clock to output delay of source is 0.224 ns
        Info: + Micro setup delay of destination is 0.037 ns
Info: tsu for register "r1[0]" (data pin = "r1_bus", clock pin = "CLK") is 9.268 ns
    Info: + Longest pin to register delay is 12.013 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_83; Fanout = 4; PIN Node = 'r1_bus'
        Info: 2: + IC(6.578 ns) + CELL(0.442 ns) = 8.489 ns; Loc. = LC_X17_Y11_N3; Fanout = 8; COMB Node = 'bus_Reg[0]~36'
        Info: 3: + IC(0.878 ns) + CELL(0.590 ns) = 9.957 ns; Loc. = LC_X16_Y11_N3; Fanout = 2; COMB Node = 'bus_Reg[0]~38'
        Info: 4: + IC(0.698 ns) + CELL(0.114 ns) = 10.769 ns; Loc. = LC_X15_Y11_N9; Fanout = 3; COMB Node = 'bus_Reg[0]~39'
        Info: 5: + IC(1.129 ns) + CELL(0.115 ns) = 12.013 ns; Loc. = LC_X16_Y11_N3; Fanout = 1; REG Node = 'r1[0]'
        Info: Total cell delay = 2.730 ns ( 22.73 % )
        Info: Total interconnect delay = 9.283 ns ( 77.27 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 2.782 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 24; CLK Node = 'CLK'
        Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X16_Y11_N3; Fanout = 1; REG Node = 'r1[0]'
        Info: Total cell delay = 2.180 ns ( 78.36 % )
        Info: Total interconnect delay = 0.602 ns ( 21.64 % )
Info: tco from clock "CLK" to destination pin "l[3]" through register "r2[3]" is 9.309 ns
    Info: + Longest clock path from clock "CLK" to source register is 2.782 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 24; CLK Node = 'CLK'
        Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X15_Y11_N7; Fanout = 2; REG Node = 'r2[3]'
        Info: Total cell delay = 2.180 ns ( 78.36 % )
        Info: Total interconnect delay = 0.602 ns ( 21.64 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 6.303 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X15_Y11_N7; Fanout = 2; REG Node = 'r2[3]'
        Info: 2: + IC(1.133 ns) + CELL(0.442 ns) = 1.575 ns; Loc. = LC_X15_Y11_N8; Fanout = 3; COMB Node = 'bus_Reg[3]~45'
        Info: 3: + IC(2.620 ns) + CELL(2.108 ns) = 6.303 ns; Loc. = PIN_61; Fanout = 0; PIN Node = 'l[3]'
        Info: Total cell delay = 2.550 ns ( 40.46 % )
        Info: Total interconnect delay = 3.753 ns ( 59.54 % )
Info: Longest tpd from source pin "r1_bus" to destination pin "l[6]" is 15.683 ns
    Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_83; Fanout = 4; PIN Node = 'r1_bus'
    Info: 2: + IC(6.581 ns) + CELL(0.442 ns) = 8.492 ns; Loc. = LC_X17_Y11_N5; Fanout = 8; COMB Node = 'bus_Reg[0]~37'
    Info: 3: + IC(0.826 ns) + CELL(0.442 ns) = 9.760 ns; Loc. = LC_X16_Y11_N5; Fanout = 2; COMB Node = 'bus_Reg[6]~50'
    Info: 4: + IC(0.407 ns) + CELL(0.442 ns) = 10.609 ns; Loc. = LC_X16_Y11_N8; Fanout = 3; COMB Node = 'bus_Reg[6]~51'
    Info: 5: + IC(2.966 ns) + CELL(2.108 ns) = 15.683 ns; Loc. = PIN_51; Fanout = 0; PIN Node = 'l[6]'
    Info: Total cell delay = 4.903 ns ( 31.26 % )
    Info: Total interconnect delay = 10.780 ns ( 68.74 % )
Info: th for register "r3[7]" (data pin = "k[7]", clock pin = "CLK") is -1.880 ns
    Info: + Longest clock path from clock "CLK" to destination register is 2.782 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 24; CLK Node = 'CLK'
        Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X17_Y11_N0; Fanout = 2; REG Node = 'r3[7]'
        Info: Total cell delay = 2.180 ns ( 78.36 % )
        Info: Total interconnect delay = 0.602 ns ( 21.64 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 4.677 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_92; Fanout = 1; PIN Node = 'k[7]'
        Info: 2: + IC(2.050 ns) + CELL(0.114 ns) = 3.633 ns; Loc. = LC_X18_Y11_N9; Fanout = 2; COMB Node = 'bus_Reg[7]~52'
        Info: 3: + IC(0.735 ns) + CELL(0.309 ns) = 4.677 ns; Loc. = LC_X17_Y11_N0; Fanout = 2; REG Node = 'r3[7]'
        Info: Total cell delay = 1.892 ns ( 40.45 % )
        Info: Total interconnect delay = 2.785 ns ( 59.55 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 193 megabytes
    Info: Processing ended: Thu Feb 27 20:57:23 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


