Partition Merge report for V1
Wed Aug 22 18:44:29 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Rapid Recompile Summary
  5. Partition Merge Rapid Recompile Table of Changed Logic Entities
  6. Partition Merge Rapid Recompile Table of Modified Assignments
  7. Connections to In-System Debugging Instance "auto_signaltap_0"
  8. Partition Merge Partition Pin Processing
  9. Partition Merge Resource Usage Summary
 10. Partition Merge RAM Summary
 11. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Wed Aug 22 18:44:29 2018           ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Revision Name                   ; V1                                              ;
; Top-level Entity Name           ; graphics_module_diag                            ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; N/A                                             ;
; Total registers                 ; 2235                                            ;
; Total pins                      ; 33                                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 540,672                                         ;
; Total DSP Blocks                ; 0                                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0                                               ;
; Total DLLs                      ; 0                                               ;
+---------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Summary                                                                                                                                                                                   ;
+----------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Partition Name ; Rapid Recompile Status ; Netlist Preservation Requested ; Netlist Preservation Achieved ; Notes                                                                                                          ;
+----------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Top            ; Disengaged             ; 74.12% (762 / 1028)            ; 0.00% (0 / 1028)              ; Rapid Recompile disengaged: Design change is too large for Rapid Recompile, full compilation performed instead ;
+----------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Changed Logic Entities  ;
+----------------------------------------+-------------------------+
; Changed Logic Entities                 ; Number of Changed Nodes ;
+----------------------------------------+-------------------------+
; |graphics_module_diag|note_print:inst1 ; 135                     ;
; |graphics_module_diag                  ; 129                     ;
; |graphics_module_diag|note_move:inst   ; 2                       ;
+----------------------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Modified Assignments                                              ;
+---------------------------------+---------------------------------+----------------+-----------------------+
; Modified Assignments            ; Target                          ; Previous Value ; Current Value         ;
+---------------------------------+---------------------------------+----------------+-----------------------+
; USE_SIGNALTAP_FILE              ;                                 ; --             ; output_files/stp1.stp ;
; ENABLE_SIGNALTAP                ;                                 ; --             ; ON                    ;
; SLD_NODE_CREATOR_ID             ;                                 ; --             ; 110                   ;
; SLD_NODE_ENTITY_NAME            ;                                 ; --             ; sld_signaltap         ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; CLOCK_50                        ; --             ; acq_clk               ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; Collision                       ; --             ; acq_trigger_in[0]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; Collision                       ; --             ; acq_data_in[0]        ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; endOfFrame                      ; --             ; acq_trigger_in[1]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; endOfFrame                      ; --             ; acq_data_in[1]        ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[0]  ; --             ; acq_trigger_in[2]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[0]  ; --             ; acq_data_in[2]        ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[10] ; --             ; acq_trigger_in[3]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[10] ; --             ; acq_data_in[3]        ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[11] ; --             ; acq_trigger_in[4]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[11] ; --             ; acq_data_in[4]        ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[12] ; --             ; acq_trigger_in[5]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[12] ; --             ; acq_data_in[5]        ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[13] ; --             ; acq_trigger_in[6]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[13] ; --             ; acq_data_in[6]        ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[14] ; --             ; acq_trigger_in[7]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[14] ; --             ; acq_data_in[7]        ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[15] ; --             ; acq_trigger_in[8]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[15] ; --             ; acq_data_in[8]        ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[16] ; --             ; acq_trigger_in[9]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[16] ; --             ; acq_data_in[9]        ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[17] ; --             ; acq_trigger_in[10]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[17] ; --             ; acq_data_in[10]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[18] ; --             ; acq_trigger_in[11]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[18] ; --             ; acq_data_in[11]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[19] ; --             ; acq_trigger_in[12]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[19] ; --             ; acq_data_in[12]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[1]  ; --             ; acq_trigger_in[13]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[1]  ; --             ; acq_data_in[13]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[20] ; --             ; acq_trigger_in[14]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[20] ; --             ; acq_data_in[14]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[21] ; --             ; acq_trigger_in[15]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[21] ; --             ; acq_data_in[15]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[22] ; --             ; acq_trigger_in[16]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[22] ; --             ; acq_data_in[16]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[23] ; --             ; acq_trigger_in[17]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[23] ; --             ; acq_data_in[17]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[24] ; --             ; acq_trigger_in[18]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[24] ; --             ; acq_data_in[18]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[25] ; --             ; acq_trigger_in[19]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[25] ; --             ; acq_data_in[19]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[26] ; --             ; acq_trigger_in[20]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[26] ; --             ; acq_data_in[20]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[27] ; --             ; acq_trigger_in[21]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[27] ; --             ; acq_data_in[21]       ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; note_move:inst|ObjectStartY[28] ; --             ; acq_trigger_in[22]    ;
+---------------------------------+---------------------------------+----------------+-----------------------+
This list only includes the top 50 out of 327 changed assignments


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                             ;
+-----------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------+---------+
; Name                              ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                           ; Details ;
+-----------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------+---------+
; CLOCK_50                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                    ; N/A     ;
; Collision                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|collision                  ; N/A     ;
; Collision                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|collision                  ; N/A     ;
; endOfFrame                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:inst1231|endOfFrame          ; N/A     ;
; endOfFrame                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; VGA_Controller:inst1231|endOfFrame          ; N/A     ;
; note_move:inst|ObjectStartY[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[0]~_wirecell  ; N/A     ;
; note_move:inst|ObjectStartY[0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[0]~_wirecell  ; N/A     ;
; note_move:inst|ObjectStartY[10]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[10]           ; N/A     ;
; note_move:inst|ObjectStartY[10]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[10]           ; N/A     ;
; note_move:inst|ObjectStartY[11]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[11]           ; N/A     ;
; note_move:inst|ObjectStartY[11]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[11]           ; N/A     ;
; note_move:inst|ObjectStartY[12]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[12]           ; N/A     ;
; note_move:inst|ObjectStartY[12]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[12]           ; N/A     ;
; note_move:inst|ObjectStartY[13]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[13]           ; N/A     ;
; note_move:inst|ObjectStartY[13]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[13]           ; N/A     ;
; note_move:inst|ObjectStartY[14]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[14]           ; N/A     ;
; note_move:inst|ObjectStartY[14]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[14]           ; N/A     ;
; note_move:inst|ObjectStartY[15]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[15]           ; N/A     ;
; note_move:inst|ObjectStartY[15]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[15]           ; N/A     ;
; note_move:inst|ObjectStartY[16]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[16]           ; N/A     ;
; note_move:inst|ObjectStartY[16]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[16]           ; N/A     ;
; note_move:inst|ObjectStartY[17]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[17]           ; N/A     ;
; note_move:inst|ObjectStartY[17]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[17]           ; N/A     ;
; note_move:inst|ObjectStartY[18]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[18]           ; N/A     ;
; note_move:inst|ObjectStartY[18]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[18]           ; N/A     ;
; note_move:inst|ObjectStartY[19]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[19]           ; N/A     ;
; note_move:inst|ObjectStartY[19]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[19]           ; N/A     ;
; note_move:inst|ObjectStartY[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[1]            ; N/A     ;
; note_move:inst|ObjectStartY[1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[1]            ; N/A     ;
; note_move:inst|ObjectStartY[20]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[20]           ; N/A     ;
; note_move:inst|ObjectStartY[20]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[20]           ; N/A     ;
; note_move:inst|ObjectStartY[21]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[21]           ; N/A     ;
; note_move:inst|ObjectStartY[21]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[21]           ; N/A     ;
; note_move:inst|ObjectStartY[22]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[22]           ; N/A     ;
; note_move:inst|ObjectStartY[22]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[22]           ; N/A     ;
; note_move:inst|ObjectStartY[23]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[23]           ; N/A     ;
; note_move:inst|ObjectStartY[23]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[23]           ; N/A     ;
; note_move:inst|ObjectStartY[24]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[24]           ; N/A     ;
; note_move:inst|ObjectStartY[24]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[24]           ; N/A     ;
; note_move:inst|ObjectStartY[25]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[25]           ; N/A     ;
; note_move:inst|ObjectStartY[25]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[25]           ; N/A     ;
; note_move:inst|ObjectStartY[26]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[26]           ; N/A     ;
; note_move:inst|ObjectStartY[26]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[26]           ; N/A     ;
; note_move:inst|ObjectStartY[27]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[27]           ; N/A     ;
; note_move:inst|ObjectStartY[27]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[27]           ; N/A     ;
; note_move:inst|ObjectStartY[28]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[28]           ; N/A     ;
; note_move:inst|ObjectStartY[28]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[28]           ; N/A     ;
; note_move:inst|ObjectStartY[29]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[29]           ; N/A     ;
; note_move:inst|ObjectStartY[29]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[29]           ; N/A     ;
; note_move:inst|ObjectStartY[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[2]            ; N/A     ;
; note_move:inst|ObjectStartY[2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[2]            ; N/A     ;
; note_move:inst|ObjectStartY[30]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[30]           ; N/A     ;
; note_move:inst|ObjectStartY[30]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[30]           ; N/A     ;
; note_move:inst|ObjectStartY[31]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[31]~_wirecell ; N/A     ;
; note_move:inst|ObjectStartY[31]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[31]~_wirecell ; N/A     ;
; note_move:inst|ObjectStartY[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[3]            ; N/A     ;
; note_move:inst|ObjectStartY[3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[3]            ; N/A     ;
; note_move:inst|ObjectStartY[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[4]            ; N/A     ;
; note_move:inst|ObjectStartY[4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[4]            ; N/A     ;
; note_move:inst|ObjectStartY[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[5]            ; N/A     ;
; note_move:inst|ObjectStartY[5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[5]            ; N/A     ;
; note_move:inst|ObjectStartY[6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[6]            ; N/A     ;
; note_move:inst|ObjectStartY[6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[6]            ; N/A     ;
; note_move:inst|ObjectStartY[7]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[7]            ; N/A     ;
; note_move:inst|ObjectStartY[7]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[7]            ; N/A     ;
; note_move:inst|ObjectStartY[8]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[8]            ; N/A     ;
; note_move:inst|ObjectStartY[8]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[8]            ; N/A     ;
; note_move:inst|ObjectStartY[9]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[9]            ; N/A     ;
; note_move:inst|ObjectStartY[9]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[9]            ; N/A     ;
; note_move:inst|ObjectStartY_t[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[0]~_wirecell  ; N/A     ;
; note_move:inst|ObjectStartY_t[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[0]~_wirecell  ; N/A     ;
; note_move:inst|ObjectStartY_t[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[10]           ; N/A     ;
; note_move:inst|ObjectStartY_t[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[10]           ; N/A     ;
; note_move:inst|ObjectStartY_t[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[11]           ; N/A     ;
; note_move:inst|ObjectStartY_t[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[11]           ; N/A     ;
; note_move:inst|ObjectStartY_t[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[12]           ; N/A     ;
; note_move:inst|ObjectStartY_t[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[12]           ; N/A     ;
; note_move:inst|ObjectStartY_t[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[13]           ; N/A     ;
; note_move:inst|ObjectStartY_t[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[13]           ; N/A     ;
; note_move:inst|ObjectStartY_t[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[14]           ; N/A     ;
; note_move:inst|ObjectStartY_t[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[14]           ; N/A     ;
; note_move:inst|ObjectStartY_t[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[15]           ; N/A     ;
; note_move:inst|ObjectStartY_t[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[15]           ; N/A     ;
; note_move:inst|ObjectStartY_t[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[16]           ; N/A     ;
; note_move:inst|ObjectStartY_t[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[16]           ; N/A     ;
; note_move:inst|ObjectStartY_t[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[17]           ; N/A     ;
; note_move:inst|ObjectStartY_t[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[17]           ; N/A     ;
; note_move:inst|ObjectStartY_t[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[18]           ; N/A     ;
; note_move:inst|ObjectStartY_t[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[18]           ; N/A     ;
; note_move:inst|ObjectStartY_t[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[19]           ; N/A     ;
; note_move:inst|ObjectStartY_t[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[19]           ; N/A     ;
; note_move:inst|ObjectStartY_t[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[1]            ; N/A     ;
; note_move:inst|ObjectStartY_t[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[1]            ; N/A     ;
; note_move:inst|ObjectStartY_t[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[20]           ; N/A     ;
; note_move:inst|ObjectStartY_t[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[20]           ; N/A     ;
; note_move:inst|ObjectStartY_t[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[21]           ; N/A     ;
; note_move:inst|ObjectStartY_t[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[21]           ; N/A     ;
; note_move:inst|ObjectStartY_t[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[22]           ; N/A     ;
; note_move:inst|ObjectStartY_t[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[22]           ; N/A     ;
; note_move:inst|ObjectStartY_t[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[23]           ; N/A     ;
; note_move:inst|ObjectStartY_t[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[23]           ; N/A     ;
; note_move:inst|ObjectStartY_t[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[24]           ; N/A     ;
; note_move:inst|ObjectStartY_t[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[24]           ; N/A     ;
; note_move:inst|ObjectStartY_t[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[25]           ; N/A     ;
; note_move:inst|ObjectStartY_t[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[25]           ; N/A     ;
; note_move:inst|ObjectStartY_t[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[26]           ; N/A     ;
; note_move:inst|ObjectStartY_t[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[26]           ; N/A     ;
; note_move:inst|ObjectStartY_t[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[27]           ; N/A     ;
; note_move:inst|ObjectStartY_t[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[27]           ; N/A     ;
; note_move:inst|ObjectStartY_t[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[28]           ; N/A     ;
; note_move:inst|ObjectStartY_t[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[28]           ; N/A     ;
; note_move:inst|ObjectStartY_t[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[29]           ; N/A     ;
; note_move:inst|ObjectStartY_t[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[29]           ; N/A     ;
; note_move:inst|ObjectStartY_t[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[2]            ; N/A     ;
; note_move:inst|ObjectStartY_t[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[2]            ; N/A     ;
; note_move:inst|ObjectStartY_t[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[30]           ; N/A     ;
; note_move:inst|ObjectStartY_t[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[30]           ; N/A     ;
; note_move:inst|ObjectStartY_t[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[31]~_wirecell ; N/A     ;
; note_move:inst|ObjectStartY_t[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[31]~_wirecell ; N/A     ;
; note_move:inst|ObjectStartY_t[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[3]            ; N/A     ;
; note_move:inst|ObjectStartY_t[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[3]            ; N/A     ;
; note_move:inst|ObjectStartY_t[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[4]            ; N/A     ;
; note_move:inst|ObjectStartY_t[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[4]            ; N/A     ;
; note_move:inst|ObjectStartY_t[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[5]            ; N/A     ;
; note_move:inst|ObjectStartY_t[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[5]            ; N/A     ;
; note_move:inst|ObjectStartY_t[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[6]            ; N/A     ;
; note_move:inst|ObjectStartY_t[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[6]            ; N/A     ;
; note_move:inst|ObjectStartY_t[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[7]            ; N/A     ;
; note_move:inst|ObjectStartY_t[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[7]            ; N/A     ;
; note_move:inst|ObjectStartY_t[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[8]            ; N/A     ;
; note_move:inst|ObjectStartY_t[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[8]            ; N/A     ;
; note_move:inst|ObjectStartY_t[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[9]            ; N/A     ;
; note_move:inst|ObjectStartY_t[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_move:inst|ObjectStartY_t[9]            ; N/A     ;
; note_print:inst1|StartY[0]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[0]~10_wirecell      ; N/A     ;
; note_print:inst1|StartY[0]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[0]~10_wirecell      ; N/A     ;
; note_print:inst1|StartY[10]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[10]~11              ; N/A     ;
; note_print:inst1|StartY[10]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[10]~11              ; N/A     ;
; note_print:inst1|StartY[11]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[11]~12              ; N/A     ;
; note_print:inst1|StartY[11]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[11]~12              ; N/A     ;
; note_print:inst1|StartY[12]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[12]~13              ; N/A     ;
; note_print:inst1|StartY[12]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[12]~13              ; N/A     ;
; note_print:inst1|StartY[13]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[13]~14              ; N/A     ;
; note_print:inst1|StartY[13]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[13]~14              ; N/A     ;
; note_print:inst1|StartY[14]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[14]~15              ; N/A     ;
; note_print:inst1|StartY[14]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[14]~15              ; N/A     ;
; note_print:inst1|StartY[15]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[15]~16              ; N/A     ;
; note_print:inst1|StartY[15]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[15]~16              ; N/A     ;
; note_print:inst1|StartY[16]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[16]~17              ; N/A     ;
; note_print:inst1|StartY[16]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[16]~17              ; N/A     ;
; note_print:inst1|StartY[17]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[17]~18              ; N/A     ;
; note_print:inst1|StartY[17]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[17]~18              ; N/A     ;
; note_print:inst1|StartY[18]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[18]~19              ; N/A     ;
; note_print:inst1|StartY[18]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[18]~19              ; N/A     ;
; note_print:inst1|StartY[19]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[19]~20              ; N/A     ;
; note_print:inst1|StartY[19]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[19]~20              ; N/A     ;
; note_print:inst1|StartY[1]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[1]~21               ; N/A     ;
; note_print:inst1|StartY[1]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[1]~21               ; N/A     ;
; note_print:inst1|StartY[20]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[20]~22              ; N/A     ;
; note_print:inst1|StartY[20]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[20]~22              ; N/A     ;
; note_print:inst1|StartY[21]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[21]~23              ; N/A     ;
; note_print:inst1|StartY[21]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[21]~23              ; N/A     ;
; note_print:inst1|StartY[22]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[22]~24              ; N/A     ;
; note_print:inst1|StartY[22]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[22]~24              ; N/A     ;
; note_print:inst1|StartY[23]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[23]~25              ; N/A     ;
; note_print:inst1|StartY[23]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[23]~25              ; N/A     ;
; note_print:inst1|StartY[24]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[24]~26              ; N/A     ;
; note_print:inst1|StartY[24]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[24]~26              ; N/A     ;
; note_print:inst1|StartY[25]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[25]~27              ; N/A     ;
; note_print:inst1|StartY[25]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[25]~27              ; N/A     ;
; note_print:inst1|StartY[26]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[26]~28              ; N/A     ;
; note_print:inst1|StartY[26]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[26]~28              ; N/A     ;
; note_print:inst1|StartY[27]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[27]~29              ; N/A     ;
; note_print:inst1|StartY[27]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[27]~29              ; N/A     ;
; note_print:inst1|StartY[28]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[28]~30              ; N/A     ;
; note_print:inst1|StartY[28]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[28]~30              ; N/A     ;
; note_print:inst1|StartY[29]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[29]~31              ; N/A     ;
; note_print:inst1|StartY[29]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[29]~31              ; N/A     ;
; note_print:inst1|StartY[2]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[2]~32               ; N/A     ;
; note_print:inst1|StartY[2]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[2]~32               ; N/A     ;
; note_print:inst1|StartY[30]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[30]~33              ; N/A     ;
; note_print:inst1|StartY[30]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[30]~33              ; N/A     ;
; note_print:inst1|StartY[31]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[31]~34              ; N/A     ;
; note_print:inst1|StartY[31]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[31]~34              ; N/A     ;
; note_print:inst1|StartY[3]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[3]~35               ; N/A     ;
; note_print:inst1|StartY[3]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[3]~35               ; N/A     ;
; note_print:inst1|StartY[4]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[4]~36               ; N/A     ;
; note_print:inst1|StartY[4]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[4]~36               ; N/A     ;
; note_print:inst1|StartY[5]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[5]~37               ; N/A     ;
; note_print:inst1|StartY[5]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[5]~37               ; N/A     ;
; note_print:inst1|StartY[6]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[6]~38               ; N/A     ;
; note_print:inst1|StartY[6]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[6]~38               ; N/A     ;
; note_print:inst1|StartY[7]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[7]~39               ; N/A     ;
; note_print:inst1|StartY[7]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[7]~39               ; N/A     ;
; note_print:inst1|StartY[8]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[8]~40               ; N/A     ;
; note_print:inst1|StartY[8]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[8]~40               ; N/A     ;
; note_print:inst1|StartY[9]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[9]~41               ; N/A     ;
; note_print:inst1|StartY[9]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|StartY[9]~41               ; N/A     ;
; note_print:inst1|noteLen[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[0]~31_wirecell     ; N/A     ;
; note_print:inst1|noteLen[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[0]~31_wirecell     ; N/A     ;
; note_print:inst1|noteLen[10]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[10]~32             ; N/A     ;
; note_print:inst1|noteLen[10]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[10]~32             ; N/A     ;
; note_print:inst1|noteLen[11]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[11]~33             ; N/A     ;
; note_print:inst1|noteLen[11]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[11]~33             ; N/A     ;
; note_print:inst1|noteLen[12]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[12]~34             ; N/A     ;
; note_print:inst1|noteLen[12]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[12]~34             ; N/A     ;
; note_print:inst1|noteLen[13]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[13]~35             ; N/A     ;
; note_print:inst1|noteLen[13]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[13]~35             ; N/A     ;
; note_print:inst1|noteLen[14]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[14]~36             ; N/A     ;
; note_print:inst1|noteLen[14]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[14]~36             ; N/A     ;
; note_print:inst1|noteLen[15]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[15]~37             ; N/A     ;
; note_print:inst1|noteLen[15]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[15]~37             ; N/A     ;
; note_print:inst1|noteLen[16]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[16]~38             ; N/A     ;
; note_print:inst1|noteLen[16]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[16]~38             ; N/A     ;
; note_print:inst1|noteLen[17]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[17]~39             ; N/A     ;
; note_print:inst1|noteLen[17]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[17]~39             ; N/A     ;
; note_print:inst1|noteLen[18]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[18]~40             ; N/A     ;
; note_print:inst1|noteLen[18]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[18]~40             ; N/A     ;
; note_print:inst1|noteLen[19]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[19]~41             ; N/A     ;
; note_print:inst1|noteLen[19]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[19]~41             ; N/A     ;
; note_print:inst1|noteLen[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[1]~42_wirecell     ; N/A     ;
; note_print:inst1|noteLen[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[1]~42_wirecell     ; N/A     ;
; note_print:inst1|noteLen[20]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[20]~43             ; N/A     ;
; note_print:inst1|noteLen[20]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[20]~43             ; N/A     ;
; note_print:inst1|noteLen[21]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[21]~44             ; N/A     ;
; note_print:inst1|noteLen[21]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[21]~44             ; N/A     ;
; note_print:inst1|noteLen[22]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[22]~45             ; N/A     ;
; note_print:inst1|noteLen[22]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[22]~45             ; N/A     ;
; note_print:inst1|noteLen[23]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[23]~46             ; N/A     ;
; note_print:inst1|noteLen[23]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[23]~46             ; N/A     ;
; note_print:inst1|noteLen[24]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[24]~47             ; N/A     ;
; note_print:inst1|noteLen[24]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[24]~47             ; N/A     ;
; note_print:inst1|noteLen[25]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[25]~48             ; N/A     ;
; note_print:inst1|noteLen[25]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[25]~48             ; N/A     ;
; note_print:inst1|noteLen[26]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[26]~49             ; N/A     ;
; note_print:inst1|noteLen[26]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[26]~49             ; N/A     ;
; note_print:inst1|noteLen[27]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[27]~50             ; N/A     ;
; note_print:inst1|noteLen[27]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[27]~50             ; N/A     ;
; note_print:inst1|noteLen[28]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[28]~51             ; N/A     ;
; note_print:inst1|noteLen[28]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[28]~51             ; N/A     ;
; note_print:inst1|noteLen[29]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[29]~52             ; N/A     ;
; note_print:inst1|noteLen[29]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[29]~52             ; N/A     ;
; note_print:inst1|noteLen[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[2]~53              ; N/A     ;
; note_print:inst1|noteLen[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[2]~53              ; N/A     ;
; note_print:inst1|noteLen[30]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[30]~54             ; N/A     ;
; note_print:inst1|noteLen[30]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[30]~54             ; N/A     ;
; note_print:inst1|noteLen[31]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[31]~55             ; N/A     ;
; note_print:inst1|noteLen[31]      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[31]~55             ; N/A     ;
; note_print:inst1|noteLen[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[3]~56              ; N/A     ;
; note_print:inst1|noteLen[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[3]~56              ; N/A     ;
; note_print:inst1|noteLen[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[4]~57              ; N/A     ;
; note_print:inst1|noteLen[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[4]~57              ; N/A     ;
; note_print:inst1|noteLen[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[5]~58              ; N/A     ;
; note_print:inst1|noteLen[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[5]~58              ; N/A     ;
; note_print:inst1|noteLen[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[6]~59              ; N/A     ;
; note_print:inst1|noteLen[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[6]~59              ; N/A     ;
; note_print:inst1|noteLen[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[7]~60              ; N/A     ;
; note_print:inst1|noteLen[7]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[7]~60              ; N/A     ;
; note_print:inst1|noteLen[8]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[8]~61              ; N/A     ;
; note_print:inst1|noteLen[8]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[8]~61              ; N/A     ;
; note_print:inst1|noteLen[9]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[9]~62              ; N/A     ;
; note_print:inst1|noteLen[9]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; note_print:inst1|noteLen[9]~62              ; N/A     ;
; reset1N                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; reset1N                                     ; N/A     ;
; reset1N                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; reset1N                                     ; N/A     ;
; resetN                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; resetN                                      ; N/A     ;
; resetN                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; resetN                                      ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|gnd              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
; auto_signaltap_0|vcc              ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC         ; N/A     ;
+-----------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------+---------+


+-----------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                ;
+------------------------------------+-----------+---------------+----------+-------------+
; Name                               ; Partition ; Type          ; Location ; Status      ;
+------------------------------------+-----------+---------------+----------+-------------+
; CLOCK_50                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; Collision                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- Collision                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Collision~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_BLANK_N                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_BLANK_N                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_BLANK_N~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_B[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_B[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_B[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_B[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_B[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_B[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_B[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_B[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_B[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_B[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_B[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_B[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_B[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_B[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_B[7]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_B[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_CLK                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_CLK                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_CLK~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_G[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_G[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_G[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_G[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_G[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_G[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_G[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_G[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_G[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_G[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_G[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_G[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_G[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_G[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_G[7]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_G[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_HS                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_HS                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_HS~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_R[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_R[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_R[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_R[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_R[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_R[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_R[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_R[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_R[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_R[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_R[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_R[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_R[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_R[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_R[7]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_R[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_SYNC_N                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_SYNC_N                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_SYNC_N~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; VGA_VS                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- VGA_VS                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_VS~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; altera_reserved_tck                ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; altera_reserved_tdi                ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; altera_reserved_tdo                ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; altera_reserved_tms                ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.endOfFrame              ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_0_         ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_10_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_11_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_12_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_13_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_14_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_15_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_16_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_17_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_18_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_19_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_1_         ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_20_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_21_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_22_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_23_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_24_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_25_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_26_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_27_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_28_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_29_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_2_         ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_30_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_31_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_3_         ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_4_         ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_5_         ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_6_         ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_7_         ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_8_         ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_StartY_9_         ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_10_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_11_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_12_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_13_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_14_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_15_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_16_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_17_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_18_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_19_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_20_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_21_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_22_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_23_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_24_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_25_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_26_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_27_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_28_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_29_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_30_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_31_       ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_8_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst1_noteLen_9_        ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_0_    ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_10_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_11_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_12_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_13_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_14_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_15_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_16_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_17_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_18_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_19_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_1_    ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_20_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_21_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_22_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_23_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_24_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_25_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_26_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_27_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_28_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_29_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_2_    ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_30_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_31_   ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_3_    ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_4_    ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_5_    ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_6_    ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_7_    ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_8_    ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_9_    ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_0_  ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_10_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_11_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_12_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_13_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_14_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_15_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_16_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_17_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_18_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_19_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_1_  ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_20_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_21_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_22_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_23_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_24_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_25_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_26_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_27_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_28_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_29_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_2_  ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_30_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_31_ ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_3_  ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_4_  ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_5_  ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_6_  ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_7_  ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_8_  ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; pre_syn.bp.inst_ObjectStartY_t_9_  ; Top       ; Output Port   ; n/a      ;             ;
;                                    ;           ;               ;          ;             ;
; reset1N                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- reset1N                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- reset1N~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
; resetN                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- resetN                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- resetN~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                    ;           ;               ;          ;             ;
+------------------------------------+-----------+---------------+----------+-------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 1390           ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 1160           ;
;     -- 7 input functions                    ; 0              ;
;     -- 6 input functions                    ; 458            ;
;     -- 5 input functions                    ; 123            ;
;     -- 4 input functions                    ; 73             ;
;     -- <=3 input functions                  ; 506            ;
;                                             ;                ;
; Dedicated logic registers                   ; 2235           ;
;                                             ;                ;
; I/O pins                                    ; 33             ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 540672         ;
;                                             ;                ;
; Total DSP Blocks                            ; 0              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 1386           ;
; Total fan-out                               ; 15737          ;
; Average fan-out                             ; 4.37           ;
+---------------------------------------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qq84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 4096         ; 132          ; 4096         ; 132          ; 540672 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition
    Info: Processing started: Wed Aug 22 18:44:27 2018
Info: Command: quartus_cdb --read_settings_files=on --write_settings_files=off V1 -c V1 --merge=on --recompile=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 297 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 3225 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 6 input pins
    Info (21059): Implemented 31 output pins
    Info (21061): Implemented 3055 logic cells
    Info (21064): Implemented 132 RAM segments
Warning (20013): Ignored 1 assignments for entity "altsyncram_qk84" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name OPTIMIZE_POWER_DURING_SYNTHESIS NORMAL_COMPILATION -entity altsyncram_qk84 -tag quartusii was ignored
Info: Quartus Prime Partition Merge was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 639 megabytes
    Info: Processing ended: Wed Aug 22 18:44:30 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


