# 페이지 테이블 생성과 페이징 기능 활성화

페이지 테이블을 다루는데 필요한 자료구조와 매크로를 정의하고,
이를 사용해서 페이지 테이블을 생성한다.

 CR0  컨트롤 레지스터와 CR3 컨트롤 레지스터, CR4 컨트롤 레지스터를 제어하여 페이징 기능을 활성화 한다.

<hr>

## 페이지 엔트리를 위한 자료구조, 매크로 정의

페이지 테이블은 각 엔트리의 집합이므로
페이지 엔트리를 나타내는 자료구조를 먼저 정의해야 한다.

세 종류의 페이지 엔트리는 내부 필드가 거의 유사하므로
개별적으로 엔트리를 정의하지 않고 한 가지 형태만 정의하여 공용으로 사용할 예정이다.

다음은 8바이트 크기의 페이지 엔트리 자료구조를 정의한 것이다.

```c
typedef struct pageTableEntryStruct
{
    DWORD dwAttributeAndLowerBaseAddress;
    // 8바이트 크기의 페이지 엔트리 중 하위 4바이트를 의미한다.
    // 기준 주소의 하위 필드와 G,PAT,D,A,PCD,PWT,U/S,R/W,P 비트 등을 포함한다.
    DWORD dwUpperBaseAddressAndEXB;
    // 8바이트 크기의 페이지 엔트리 중에 상위 4바이트를 의미한다.
    // 기준 주소의 상위 필드와 EXB 비트 등을 포함한다.
} PML4TENTRY, PDPTENTRY, PDENTRY, PTENTRY;
```

<hr>

자료구조가 정의되었으니 이제 각 속성 필드에 대한 값을 정의해보자.

8바이트 크기의 자료구조가 4바이트로 나뉘어졌으므로, 
이를 고려하여 각 속성에 대한 플래그를 정의한다.

다음은 페이지 엔트리의 속성 필드를 매크로로 정의한 것이다.

```c
// 하위 32비트 용 속성 필드
#define PAGE_FLAGS_P	0x00000001 // Present
#define PAGE_FLAGS_RW	0x00000002 // Read/Write
#define PAGE_FLAGS_US	0x00000004 // User/Supervisor(플래그 설정 시 유저 레벨)
#define PAGE_FLAGS_PWT	0x00000008 // Page Level Write-through
#define PAGE_FLAGS_PCD	0x00000010 // Page Level Cache Disable
#define PAGE_FLAGS_A	0x00000020 // Accessed
#define PAGE_FLAGS_D	0x00000040 // Dirty
#define PAGE_FLAGS_PS	0x00000080 // Page Size
#define PAGE_FLAGS_G	0x00000100 // Global
#define PAGE_FLAGS_PAT	0x00001000 // Page Attribute Table Index

// 상위 32비트 용 속성 필드
#define PAGE_FLAGS_EXB	0x80000000 // Execute Disable 비트

// 기타
#define	PAGE_FLAGS_DEFAULT	(PAGE_FLAGS_P | PAGE_FLAGS_RW)
```

<hr>



## 페이지 엔트리 생성과 페이지 테이블 생성

이제 자료구조와 메크로를 사용하여 페이지 엔트리와 페이지 테이블을 생성하는 예를 살펴보자.

페이지 테이블에는 세 가지 종류(페이지 디렉토리, 페이지 디렉터리 포인터, PML4)가 있지만,
가장 간단한 PML4 테이블을 예로 살펴본다.

PML4 테이블은 0x100000(1MB)의 어드레스에서 시작하여 4KB 영역을 차지한다.

PML4 테이블의 첫 번째 엔트리는 페이지 디렉터리 포인터 테이블의 기준 주소를 포함하며,
페이지 디렉터리 포인터 테이블의 기준 주소는 PML4 테이블의 바로 다음에 위치하므로,
0x101000(1MB + 4KB)가 된다.

첫 번째 엔트리의 속성 값은 이전 절에서 계산한 값을 그대로 적용하며,
이에 따라 1로 설정해야 할 비트를 찾아보면 P, R/W 비트가 된다.

PML4 테이블은 첫 번째 엔트리만 유효하고 나머지는 유효하지 않으므로 모두 0으로 설정한다.
(PML4 테이블의 첫 번째 엔트리 만으로 64GB가 표현 가능하기 때문이다.(앞절에서 설명))

다음 코드는 페이지 엔트리에 데이터를 설정하는 *kSetPageEntryData( )* 함수를 정의하고,
이 함수를 통해 PML4 테이블을 생성하는 예이다.

```c
// 페이지 엔트리에 데이터를 설정하는 함수
void kSetPageEntryData( PTENTRY* pstEntry, DWORD dwUpperBaseAddress,
                      DWORD dwLowerBaseAddress, DWORD dwLowerFlags,
                      DWORD dwUpperFlags)
{
    pstEntry->dwAttributeAndLowerBaseAddresss
        = dwLowerBaseAddress | dwLowerFlags;
    pstEntry->dwUpperBaseAddressAndEXB 
        = (dwUpperBaseAddress & 0xFF) | dwUpperFlags;
}

// 페이지 테이블을 생성하는 함수
void kInitializePageTables( void )
{
    PML4ENTRY* pstPML4Entry;
    int i;
    
    pstPML4Entry = (PML4ENTRY*)0x100000;
    kSetPageEntryData(
        &(pstPML4TEntry[0]),
        0x00, 
        0x101000, 
        PAGE_FLAGS_DEFAULT, 0);
    for(i = 1; i< 512; i++)
    {
        kSetPageEntryData(&(pstPML4TEntry[i]),0,0,0,0);
    }
}
```

#### 32비트 환경에서 64비트 어드레스를 표현하는 방법

위의 코드를 보면 *kSetPageEntryData( )* 함수에서 64비트 어드레스를 표현하려고
**dwUpperBaseAddress와 dwLowerBaseAddress** 두 개의 변수를 사용한 것을 볼 수 있다.

두 개의 변수를 사용한 이유는 보호 모드에서 
**단일 레지스터로는 최대 32비트 값 까지만 표현할 수 있기 때문이다.**

이는 주소를 계산할 때도 동일하게 적용된다.
dwUpperBassAddress의 값은 dwLowerBaseAddress의 값이 4GB를 넘을 때마다 증가해야 한다

그런데 어드레스 계산 도중 32비트 범위를 초과하면 안되므로 이를 고려하여 계산해야 한다.

> 우리 OS에서는 페이지의 크기가 2MB 이므로, 
> 상위 어드레스를 계산할 때 미리 1MB로 나누어 계산 도중 32비트 값을 넘지 않게 하였고
> 계산이 끝난 결과를 다시 4KB로 나누어 최종 결과(상위 32비트 어드레스)를 얻는다.

다음은 64GB 영역을 매핑하는 페이지 디렉터리를 생성하는 예이다.

```c
pstPDEntry = (PDENTRY*)0x102000;
dwMappingAddress = 0;
for(i = 0; i< 512 * 64; i++)//64= 64GB 영역을 매핑하는데 필요한 페이지 디렉터리 수
{
    kSetPageEntryData(
    &(pstPDEntry[i]),
    (i*(0x200000 >> 20)) >> 12, 
        // 페이지 크기인 2MB를 1MB(20bit)로 나누어 값을 낮춘 후 (0x200000 >> 20)
        // 루프 변수와 곱하고, (i*(-))
        // 계산 결과를 다시 4KB(12bit)로 나누어 상위 32비트의 어드레스를 계산한다.
        // () >> 12
    dwMappingAddress,
    PAGE_FLAGS_DEFAULT|PAGE_FLAGS_PS, 0);
    dwMappingAddress += PAGE_DEFAULTSIZE/*2MB*/;
}
```

> 보호모드에서 실행되는 코드라도 64비트 정수 타입을 사용할 수 있다.
> 이는 프로세서에서 지원하는 것이 아니라 컴파일러에서 지원하는 것으로,
> 64비트 타입을 사용하면 내부적으로 상위 32비트와 하위 32비트로 나누어 저장된다.

페이지 디렉터리 포인터 테이블 역시 
*kSetPageEntryData( )* 함수를 사용하여 같은 방법으로 생성한다.

<hr>



## 프로세서의 페이징 기능 활성화

CR0 레지스터의 PG 비트와 CR3 레지스터, CR4 레지스터의 PAE 비트만 1로 설정하면 페이징 기능을 사용할 수 있다.

<hr>

PG 비트는 CR0 레지스터의 최상위 비트에 위치하며,
프로세서의 페이징 기능을 제어하는 비트이다.

PG 비트를 1로 설정하는 순간 그 즉시 프로세서의 페이징 기능이 활성화 되므로,
1로 설정하기 전에 미리 CR3 레지스터에 최상위 페이지 테이블인
PML4 테이블의 어드레스를 설정해야 한다.

<hr>

CR3 레지스터는 페이지 디렉터리 베이스 레지스터(PDBR)라고도 불리며,
최상위 페이지 테이블의 어드레스를 프로세서에 알리는 역할을 한다.

![image](https://user-images.githubusercontent.com/34773827/60952762-d8100200-a336-11e9-822c-ab0b409b0f32.png)

<hr>

페이징 기능을 활성화 한 후,
잘못된 페이지에 접근하거나 페이징 기능에 오류가 발생하면 페이지 폴트 예외가 발생한다.

이때, 페이지 폴트 예외를 처리하려면 예외가 발생한 선형 주소가 필요하며,
CR2 레지스터가 이런 역할을 담당한다.

![image](https://user-images.githubusercontent.com/34773827/60952851-0097fc00-a337-11e9-8080-a820a9026733.png)

<hr>

보호 모드에서 페이지 크기가 4KB인 3단계 페이징 기능을 사용하는 것이 목적이었다면,
CR0 레지스터와 CR3 레지스터를 설정하는 것으로 충분하다.

하지만 IA-32e 모드에서 동작하면서 2MB의 크기를 가지는 페이징을 활성화 하려면
이를 프로세서에 알려주어야 한다.

이 작업은 CR4 레지스터의 PAE(Physical Address Extensions) 비트와 페이지 디렉터리 엔트리의 PS 비트를 1로 설정함으로써 처리할 수 있다.

< CR4 레지스터의 구조 >

![image](https://user-images.githubusercontent.com/34773827/60955034-fed03780-a33a-11e9-8efd-318ff5d7e7e5.png)

< CR4 컨트롤 레지스너의 필드와 의미 >

- **SMXE**
  - Safer Mode Extensions Enable의 약자로 SMX 명령어를 사용할지 여부를 설정
  - 1로 설정하면 SMX 명령어를 사용함을 나타내며, 
    0으로 설정하면 사용하지 않음을 나타낸다.
- **VMXE**
  - Virtual Machine Extensions Enable의 약자로 VMX 명령어를 사용할지 여부를 설정한다.
  - 1로 설정하면 VMX 명령어를 사용함을 나타내며,
    0으로 설정하면 사용하지 않음을 나타낸다.
- **OSXMMEXCPT**
  - Operating System Support for Unmasked SIMD Floating-Point Exceptions를 의미,
    SIMD관련 실수 연산시 마스크 되지 않은 예외가 발생했을 때 예외 처리방법을 설정
  - 1로 설정하면 예외가 Floating-Point Exception로 발생하며,
    0으로 설정하면 예외가 Invaild Opcode Exception으로 발생한다.
  - 실수 연산을 사용하는 경우 정확한 예외 처리를 위해 1로 설정하는 것을 권장
- **OSFXSR**
  - Operating System Support for FXSAVE and FXRSTOR instruction을 의미하며,
    OS가 FXSAVE/FXRSTOR 명령 및 실수 연산 관련 명령을 지원하는지 여부를 설정한다.
  - 1로 설정하면 실수 연산 관련 명령을 지원함을 나타내며,
    0으로 설정하면 실수 연산 관련 명령을 지원하지 않음을 나타낸다.
  - 0으로 설정하면 실수를 연산할 때마다 Invaild Opcode Exception이 발생하므로 1로 설정하는 것을 권장한다.
- **PCE**
  - Performance-Monitoring Counter Enable의 약자로 RDPMC 명령어를 사용할 수 있는 권한 레벨을 설정한다.
  - 1로 설정하면 모든 레벨에서 사용 가능함을 나타내며, 0으로 설정하면 최상위 레벨(0) 에서만 사용 가능함을 나타낸다.
- **PGE**
  - Page Global Enable의 약자로 Global Page Feature를 사용할지 여부를 설정한다.
  - 1로 설정하면  Global Page Feature를 사용함을 나타내며,
    CR3 레지스터가 교체되어 페이지 테이블이 바뀌는 경우
    페이지 엔트리의 PG 비트가 1로 설정된 페이지는  TLB에서 교체가 되지 않는다.
  - 0으로 설정하면 Global Page Feature 기능을 사용하지 않음을 나타낸다.
- **MCE**
  - Machine-Check Enable의 약자로 Machine-Check 예외를 사용할지 여부를 설정한다.
  - 1로 설정하면 Machine-Check 예외를 사용함을 나타내며, 0으로 설정하면 사용하지 않음을 나타낸다.
- **PAE**
  - Physical Address Extensions의 약자로 36비트 이상의 물리 메모리를 사용할지 여부를 설정한다.
  - 1로 설정하면 36비트 이상의 물리 메모리를 사용함을 나타내며,
    0으로 설정하면 사용하지 않음을 나타낸다.
  - IA-32e 모드에서는 필수적으로 1로 설정해야 한다.
- **PSE**
  - Page Size Extensions의 약자로 4KB 또는 그 이상의 페이지 크기를 사용할지 여부를 설정한다.
  - 1로 설정할 경우 2MB 또는 4MB 페이지를 사용함을 나타내며,
    0으로 설정할 경우 4KB 페이지를 사용함을 나타낸다.
  - PAE가 1로 설정될 경우 PSE 비트는 무시되며 
    페이지 디렉터리 엔트리의 PS 비트에 의해 페이지 크기가 결정된다.
- **DE**
  - Debugging Extensions의 약자로 DR4와 DR5 레지스터에 접근을 허락할지 여부를 설정한다.
  - 1로 설정하면 DR4, DR5 레지스터는 프로세서에 의해 예약(Reserved)되며,
    해당 레지스터에 접근할 경우 Undefined Opcode Exception이 발생한다.
  - 0으로 설정하면 DR4, DR5 레지스터는 각각 DR6, DR7 레지스터의 다른 이름(Alias) 역할을 한다.
- **TSD**
  - Time Stamp Disable의 약자로 RDTSC 명령어를 사용할 수 있는 권한 레벨을 설정한다.
  - 1로 설정하면 최상위 레벨(0)에서만 사용 가능함을 나타내며,
    0으로 설정하면 모든 레벨에서 사용 가능함을 나타낸다.
- **PVI**
  - Protected-Mode Virtual Interrupts의 약자로 Virtual Interrupt Flag를 사용할지 여부를 설정한다.
  - 1로 설정하면 VIF를 사용함을 나타내고, 0으로 설정하면 VIF를 사용하지 않음을 나타낸다.
- **VME**
  - Virtual-8086 Mode Extensions의 약자로 가상 8086 모드에서 Interrupt And Exception-Handling Exceptions 사용 여부를 설정한다.
  - 1로 설정하면 Interrupt And Exception-Handling Extensions을 사용함을 나타내고,
    0으로 설정하면 사용하지 않음을 나타낸다.

<hr>

다음은 CR0 레지스터와 CR3 레지스터를 조작하여 페이징 기능을 활성화 하는 예이다.

```assembly
;	PAE 비트를 1로 설정
mov eax, cr4		; CR4 컨트롤 레지스터의 값을 EAX 레지스터에 저장
or eax, 0x20		; PAE 비트(비트 5)를 1로 설정한다.
mov cr4, eax		; 설정된 값을 다시 CR4 컨트롤 레지스터에 저장

; PML4 테이블의 어드레스와 캐시 활성화
mov eax, 0x100000	; EAX 레지스터에 PML4 테이블이 존재하는 0x100000(1MB)를 저장
; 캐시 기능을 활성화해야 하므로 PCD 비트, PWT 비트를 모두 0으로 설정해야 하고,
; PML4 테이블이 0x100000(1MB)의 어드레스에 위치하므로
; CR3 레지스터에 0x100000을 대입한다.
mov cr3, eax		; CR3 컨트롤 레지스터에 0x100000(1MB)을 저장

; 프로세서의 페이징 기능 활성화
mov eax, cr0		; EAX 레지스터에 CR0 컨트롤 레지스터를 저장
or eax, 0x80000000	; PG 비트(비트 31)를 1로 설정
; CR0 컨트롤 레지스터의 최상위 비트가 PG 비트이므로
; 이를 1로 설정하여 페이징 기능을 활성화 한다.
mor cr0, eax		; 설정된 값을 다시 CR0 컨트롤 레지스터에 저장
```

> 위의 프로세서의 페이징 기능을 활성화하는 코드는 여기서는 사용하지 않는다.
>
> 보호모드에서 IA-32e 모드용으로 생성된 페이지 테이블을 지정하면,
> 잘못된 엔트리 정보를 참조하므로 커널이 멈추거나 PC가 리부팅 되기 때문에
>
> IA-32e 모드용 디스크립터가 생성된 후에 사용한다.

