clk 1 bit bool
rst 1 bit sc_logic
run_rsc_triosy 1 bit sc_logic
run_rsc_RREADY 1 bit sc_logic
run_rsc_RVALID 1 bit sc_logic
run_rsc_RRESP 2 bit_vector sc_lv
run_rsc_RDATA 32 bit_vector sc_lv
run_rsc_ARREADY 1 bit sc_logic
run_rsc_ARVALID 1 bit sc_logic
run_rsc_ARADDR 12 bit_vector sc_lv
run_rsc_BREADY 1 bit sc_logic
run_rsc_BVALID 1 bit sc_logic
run_rsc_BRESP 2 bit_vector sc_lv
run_rsc_WREADY 1 bit sc_logic
run_rsc_WVALID 1 bit sc_logic
run_rsc_WSTRB 4 bit_vector sc_lv
run_rsc_WDATA 32 bit_vector sc_lv
run_rsc_AWREADY 1 bit sc_logic
run_rsc_AWVALID 1 bit sc_logic
run_rsc_AWADDR 12 bit_vector sc_lv
vec_rsc_s_tdone 1 bit sc_logic
vec_rsc_tr_write_done 1 bit sc_logic
vec_rsc_RREADY 1 bit sc_logic
vec_rsc_RVALID 1 bit sc_logic
vec_rsc_RUSER 1 bit sc_logic
vec_rsc_RLAST 1 bit sc_logic
vec_rsc_RRESP 2 bit_vector sc_lv
vec_rsc_RDATA 32 bit_vector sc_lv
vec_rsc_RID 1 bit sc_logic
vec_rsc_ARREADY 1 bit sc_logic
vec_rsc_ARVALID 1 bit sc_logic
vec_rsc_ARUSER 1 bit sc_logic
vec_rsc_ARREGION 4 bit_vector sc_lv
vec_rsc_ARQOS 4 bit_vector sc_lv
vec_rsc_ARPROT 3 bit_vector sc_lv
vec_rsc_ARCACHE 4 bit_vector sc_lv
vec_rsc_ARLOCK 1 bit sc_logic
vec_rsc_ARBURST 2 bit_vector sc_lv
vec_rsc_ARSIZE 3 bit_vector sc_lv
vec_rsc_ARLEN 8 bit_vector sc_lv
vec_rsc_ARADDR 12 bit_vector sc_lv
vec_rsc_ARID 1 bit sc_logic
vec_rsc_BREADY 1 bit sc_logic
vec_rsc_BVALID 1 bit sc_logic
vec_rsc_BUSER 1 bit sc_logic
vec_rsc_BRESP 2 bit_vector sc_lv
vec_rsc_BID 1 bit sc_logic
vec_rsc_WREADY 1 bit sc_logic
vec_rsc_WVALID 1 bit sc_logic
vec_rsc_WUSER 1 bit sc_logic
vec_rsc_WLAST 1 bit sc_logic
vec_rsc_WSTRB 4 bit_vector sc_lv
vec_rsc_WDATA 32 bit_vector sc_lv
vec_rsc_AWREADY 1 bit sc_logic
vec_rsc_AWVALID 1 bit sc_logic
vec_rsc_AWUSER 1 bit sc_logic
vec_rsc_AWREGION 4 bit_vector sc_lv
vec_rsc_AWQOS 4 bit_vector sc_lv
vec_rsc_AWPROT 3 bit_vector sc_lv
vec_rsc_AWCACHE 4 bit_vector sc_lv
vec_rsc_AWLOCK 1 bit sc_logic
vec_rsc_AWBURST 2 bit_vector sc_lv
vec_rsc_AWSIZE 3 bit_vector sc_lv
vec_rsc_AWLEN 8 bit_vector sc_lv
vec_rsc_AWADDR 12 bit_vector sc_lv
vec_rsc_AWID 1 bit sc_logic
vec_rsc_triosy_lz 1 bit sc_logic
p_rsc_RREADY 1 bit sc_logic
p_rsc_RVALID 1 bit sc_logic
p_rsc_RRESP 2 bit_vector sc_lv
p_rsc_RDATA 32 bit_vector sc_lv
p_rsc_ARREADY 1 bit sc_logic
p_rsc_ARVALID 1 bit sc_logic
p_rsc_ARADDR 12 bit_vector sc_lv
p_rsc_BREADY 1 bit sc_logic
p_rsc_BVALID 1 bit sc_logic
p_rsc_BRESP 2 bit_vector sc_lv
p_rsc_WREADY 1 bit sc_logic
p_rsc_WVALID 1 bit sc_logic
p_rsc_WSTRB 4 bit_vector sc_lv
p_rsc_WDATA 32 bit_vector sc_lv
p_rsc_AWREADY 1 bit sc_logic
p_rsc_AWVALID 1 bit sc_logic
p_rsc_AWADDR 12 bit_vector sc_lv
p_rsc_triosy_lz 1 bit sc_logic
r_rsc_RREADY 1 bit sc_logic
r_rsc_RVALID 1 bit sc_logic
r_rsc_RRESP 2 bit_vector sc_lv
r_rsc_RDATA 32 bit_vector sc_lv
r_rsc_ARREADY 1 bit sc_logic
r_rsc_ARVALID 1 bit sc_logic
r_rsc_ARADDR 12 bit_vector sc_lv
r_rsc_BREADY 1 bit sc_logic
r_rsc_BVALID 1 bit sc_logic
r_rsc_BRESP 2 bit_vector sc_lv
r_rsc_WREADY 1 bit sc_logic
r_rsc_WVALID 1 bit sc_logic
r_rsc_WSTRB 4 bit_vector sc_lv
r_rsc_WDATA 32 bit_vector sc_lv
r_rsc_AWREADY 1 bit sc_logic
r_rsc_AWVALID 1 bit sc_logic
r_rsc_AWADDR 12 bit_vector sc_lv
r_rsc_triosy_lz 1 bit sc_logic
twiddle_rsc_s_tdone 1 bit sc_logic
twiddle_rsc_tr_write_done 1 bit sc_logic
twiddle_rsc_RREADY 1 bit sc_logic
twiddle_rsc_RVALID 1 bit sc_logic
twiddle_rsc_RUSER 1 bit sc_logic
twiddle_rsc_RLAST 1 bit sc_logic
twiddle_rsc_RRESP 2 bit_vector sc_lv
twiddle_rsc_RDATA 32 bit_vector sc_lv
twiddle_rsc_RID 1 bit sc_logic
twiddle_rsc_ARREADY 1 bit sc_logic
twiddle_rsc_ARVALID 1 bit sc_logic
twiddle_rsc_ARUSER 1 bit sc_logic
twiddle_rsc_ARREGION 4 bit_vector sc_lv
twiddle_rsc_ARQOS 4 bit_vector sc_lv
twiddle_rsc_ARPROT 3 bit_vector sc_lv
twiddle_rsc_ARCACHE 4 bit_vector sc_lv
twiddle_rsc_ARLOCK 1 bit sc_logic
twiddle_rsc_ARBURST 2 bit_vector sc_lv
twiddle_rsc_ARSIZE 3 bit_vector sc_lv
twiddle_rsc_ARLEN 8 bit_vector sc_lv
twiddle_rsc_ARADDR 12 bit_vector sc_lv
twiddle_rsc_ARID 1 bit sc_logic
twiddle_rsc_BREADY 1 bit sc_logic
twiddle_rsc_BVALID 1 bit sc_logic
twiddle_rsc_BUSER 1 bit sc_logic
twiddle_rsc_BRESP 2 bit_vector sc_lv
twiddle_rsc_BID 1 bit sc_logic
twiddle_rsc_WREADY 1 bit sc_logic
twiddle_rsc_WVALID 1 bit sc_logic
twiddle_rsc_WUSER 1 bit sc_logic
twiddle_rsc_WLAST 1 bit sc_logic
twiddle_rsc_WSTRB 4 bit_vector sc_lv
twiddle_rsc_WDATA 32 bit_vector sc_lv
twiddle_rsc_AWREADY 1 bit sc_logic
twiddle_rsc_AWVALID 1 bit sc_logic
twiddle_rsc_AWUSER 1 bit sc_logic
twiddle_rsc_AWREGION 4 bit_vector sc_lv
twiddle_rsc_AWQOS 4 bit_vector sc_lv
twiddle_rsc_AWPROT 3 bit_vector sc_lv
twiddle_rsc_AWCACHE 4 bit_vector sc_lv
twiddle_rsc_AWLOCK 1 bit sc_logic
twiddle_rsc_AWBURST 2 bit_vector sc_lv
twiddle_rsc_AWSIZE 3 bit_vector sc_lv
twiddle_rsc_AWLEN 8 bit_vector sc_lv
twiddle_rsc_AWADDR 12 bit_vector sc_lv
twiddle_rsc_AWID 1 bit sc_logic
twiddle_rsc_triosy_lz 1 bit sc_logic
twiddle_h_rsc_s_tdone 1 bit sc_logic
twiddle_h_rsc_tr_write_done 1 bit sc_logic
twiddle_h_rsc_RREADY 1 bit sc_logic
twiddle_h_rsc_RVALID 1 bit sc_logic
twiddle_h_rsc_RUSER 1 bit sc_logic
twiddle_h_rsc_RLAST 1 bit sc_logic
twiddle_h_rsc_RRESP 2 bit_vector sc_lv
twiddle_h_rsc_RDATA 32 bit_vector sc_lv
twiddle_h_rsc_RID 1 bit sc_logic
twiddle_h_rsc_ARREADY 1 bit sc_logic
twiddle_h_rsc_ARVALID 1 bit sc_logic
twiddle_h_rsc_ARUSER 1 bit sc_logic
twiddle_h_rsc_ARREGION 4 bit_vector sc_lv
twiddle_h_rsc_ARQOS 4 bit_vector sc_lv
twiddle_h_rsc_ARPROT 3 bit_vector sc_lv
twiddle_h_rsc_ARCACHE 4 bit_vector sc_lv
twiddle_h_rsc_ARLOCK 1 bit sc_logic
twiddle_h_rsc_ARBURST 2 bit_vector sc_lv
twiddle_h_rsc_ARSIZE 3 bit_vector sc_lv
twiddle_h_rsc_ARLEN 8 bit_vector sc_lv
twiddle_h_rsc_ARADDR 12 bit_vector sc_lv
twiddle_h_rsc_ARID 1 bit sc_logic
twiddle_h_rsc_BREADY 1 bit sc_logic
twiddle_h_rsc_BVALID 1 bit sc_logic
twiddle_h_rsc_BUSER 1 bit sc_logic
twiddle_h_rsc_BRESP 2 bit_vector sc_lv
twiddle_h_rsc_BID 1 bit sc_logic
twiddle_h_rsc_WREADY 1 bit sc_logic
twiddle_h_rsc_WVALID 1 bit sc_logic
twiddle_h_rsc_WUSER 1 bit sc_logic
twiddle_h_rsc_WLAST 1 bit sc_logic
twiddle_h_rsc_WSTRB 4 bit_vector sc_lv
twiddle_h_rsc_WDATA 32 bit_vector sc_lv
twiddle_h_rsc_AWREADY 1 bit sc_logic
twiddle_h_rsc_AWVALID 1 bit sc_logic
twiddle_h_rsc_AWUSER 1 bit sc_logic
twiddle_h_rsc_AWREGION 4 bit_vector sc_lv
twiddle_h_rsc_AWQOS 4 bit_vector sc_lv
twiddle_h_rsc_AWPROT 3 bit_vector sc_lv
twiddle_h_rsc_AWCACHE 4 bit_vector sc_lv
twiddle_h_rsc_AWLOCK 1 bit sc_logic
twiddle_h_rsc_AWBURST 2 bit_vector sc_lv
twiddle_h_rsc_AWSIZE 3 bit_vector sc_lv
twiddle_h_rsc_AWLEN 8 bit_vector sc_lv
twiddle_h_rsc_AWADDR 12 bit_vector sc_lv
twiddle_h_rsc_AWID 1 bit sc_logic
twiddle_h_rsc_triosy_lz 1 bit sc_logic
complete_rsc_triosy 1 bit sc_logic
complete_rsc_RREADY 1 bit sc_logic
complete_rsc_RVALID 1 bit sc_logic
complete_rsc_RRESP 2 bit_vector sc_lv
complete_rsc_RDATA 32 bit_vector sc_lv
complete_rsc_ARREADY 1 bit sc_logic
complete_rsc_ARVALID 1 bit sc_logic
complete_rsc_ARADDR 12 bit_vector sc_lv
complete_rsc_BREADY 1 bit sc_logic
complete_rsc_BVALID 1 bit sc_logic
complete_rsc_BRESP 2 bit_vector sc_lv
complete_rsc_WREADY 1 bit sc_logic
complete_rsc_WVALID 1 bit sc_logic
complete_rsc_WSTRB 4 bit_vector sc_lv
complete_rsc_WDATA 32 bit_vector sc_lv
complete_rsc_AWREADY 1 bit sc_logic
complete_rsc_AWVALID 1 bit sc_logic
complete_rsc_AWADDR 12 bit_vector sc_lv
