# 소개
대형 FPGA를 기반으로 한 시스템의 개발은 많고 복잡한 변환(transformation)과 최적화된 알고리즘의 절차를 포함하며, 따라서 소프트웨어 도구들은 몇몇 작업을 자동화할 필요가 있다. 
이 책에서는 합성(synthesis)과 시행(implementation)을 위해 Xilinx ISE package와, 
시뮬레이션(simulation)을 위해 Mentor Graphics ModelSim XE III package의 starter 버젼을 사용할 것이다.

# FPGA
**FPGA(Field Programmable Gate Array)** 란 2차원의 배열을 갖는 포괄적인(generic) **logic cell** 과 프로그래밍 가능한 스위치들로 구성된 논리 장치(logic device)이다. logic cell이란 복잡한 계산을 단순한 배열의 참조로 치환하여 처리하는 배열 등의 자료구조를 뜻하는 **LUT(look up table)** 와 **D-FF** 을 포함하는 장치(unit)를 뜻한다. (실존하는 것은 아니나, 추상적으로 이들을 생각하기 편리한 장치라고 한다. [출처](https://support.xilinx.com/s/question/0D52E00006iHkYASA0/logic-cell-concept-in-xilinx-fpgas?language=en_US))

<br/>

![2022-08-22 09 38 53](https://user-images.githubusercontent.com/111409004/185818548-be13e5b5-b2ce-4753-900f-6458195969fc.png)
*구상적인 FPGA 장치의 구조*

logic cell은 간단한 기능을 수행하기 위해 프로그래밍될 수 있고, 위 그림의 S 블록은 프로그래밍 가능한 스위치로, logic cell간의 내부연결을 하기 위해 스위치를 바꿀 수 있다. 제작된 설계(custom design)는 각각의 logic cell과 선택적으로 설정된 스위치들의 기능을 명시하는 것으로 시행될 수 있다. 설계와 합성이 끝나면, FPGA를 연결하여 원하는 logic cell과 스위치로 제작된 회로를 다운로드할 수 있다. 이 특성으로 인해 이러한 절차들은 "제조 공장(FAB)"에서보다 "현장(in the field)"에서 완성되는 것이 더 적합하며, 이렇게 하여 "field programmable"이라는 이름이 붙여졌다. 

# LUT 기반 logic cell
**n-input LUT** 는 작은 2^n * 1 행렬의 메모리(2^n-by-1 memory)로 여긴다. 메모리의 내용을 적절하게 쓰는것으로, n-입력 조합의 기능을 시행하기 위해 LUT를 사용할 수 있다. LUT의 출력은 바로 사용되거나 D-FF에 저장되며, 후자는 **순차 회로(Sequential Circuit)** 의 시행에 사용될 수 있다.

![2022-08-22 12 53 12](https://user-images.githubusercontent.com/111409004/185836323-2f3d1ebb-d284-4dbb-9ca4-afd68f00a423.png)

*입력이 3개인 LUT의 구상적인 도식*

# Macro cell
대부분의 FPGA 장치들은 특정한 **macro cell** 또는 **macro block**을 내장하고 있다. 이들은 트랜지스터 수준에서 설계되고 제조되었으며, 일반적인 logic cell을 보완한다.

일반적으로 사용되는 macro cell은 메모리 블록(memory block), combinational multiplier(2개의 부호없는 2진수 숫자를 곱하는 것), 클럭 제어 회로(clock management circuit), I/O 인터페이스 회로를 포함하며, 고급 FPGA 제품은 추가적으로 미리 제조된(prefabricated) 프로세서 코어를 포함할 수 있다.

# Xilinx Spartan Device
이 책에서는 Spartan-3가 탑재된 FPGA를 사용하며, 그 사양이 상세하게 기술되어 있다. 하지만 Spartan 시리즈 FPGA는 구형이고, 합성과 시행에 사용되는 ISE Design Suite도 지원이 더이상 되지 않기 때문에(윈도우 10에서는 구동되나 윈도우 11에서는 확인할 수 없었다), 2022년 현재 Spartan 시리즈를 구매하는 것은 비추천하며, 최신 Vivado를 지원하는 FPGA를 구입하는 것을 추천한다. 예제는 VHDL 93을 기준으로 하기에 최신 FPGA에서 구현하기에는 지장이 없을 것이다.

# 개발의 흐름
다음은 FPGA 기반 시스템의 개발 흐름을 간단한 그림으로 나타낸 것이다(Xilinx에서 설명하는 용어를 사용한 부분이 있다)

![2022-08-23 13 47 54](https://user-images.githubusercontent.com/111409004/186072164-a1ace988-8fcc-4d31-9029-59d3f74bf5be.png)

<br/>

그림의 왼쪽 부분은 추상적인 HDL의 원문(abstract textual HDL) 기술(記述)을 장치의 cell-level 배열 형태(configuration)로 변환하고 FPGA로 다운로드하는 과정을 나타낸다.

오른쪽 부분은 확인(validation) 과정으로, 시스템이 기능적인 사양과 성능 목표를 충족하는지의 여부를 확인한다.

개발 흐름의 주요 단계는 다음과 같다.

1. 시스템의 설계와 HDL 파일의 도출(derive) : 특정한 시행 제약(constraint)을 명시하기 위해 별도의 제약 파일을 추가해야할 수 있다.
