
load ../lang_qucs.so

verilog

module tst(1, 2);
resistor r(1 2);
endmodule

list

qucs

.list
.end
