verilog work "../verilog/tenyr.v"
