https://fit.cvut.cz/kps







česky
english



České vysoké učení technické v Praze



Fakulta informačních technologií






Hledání

Hledání: 












Fakulta
Aktuálně
Zájemci o studium
Student
Zaměstnanec
Média





Struktura
Úřední deska
Zahraniční styky
Věda
Historie
Akademický senát FIT
Partneři
Kontakty









 
 › ČVUT » FIT  » Fakulta » Struktura » Katedry » Katedra počítačových systémů Novinky    News




KatedryKatedra teoretické informatiky
Katedra softwarového inženýrství
Katedra číslicového návrhu
Katedra počítačových systémů
Katedra aplikované matematiky
Katedra informační bezpečnosti
Laboratoř výzkumu programování

Vědecká rada
Disciplinární komise
Děkan
Děkanát
Rada studijního programu





Katedra počítačových systémů 


		vedoucí: prof. Ing. Pavel Tvrdík, CSc., pavel.tvrdik@fit.cvut.cz, tel. 2 2435 9850

		sekretariát: Ivana Holíková, Ivana.Holikova@fit.cvut.cz, tel. 2 2435 9832

 
Výzkumné zaměření
KPS je zaměřena na výzkum architektur počítačů a počítačových distribuovaných systémů (teorie distribuovaných výpočtů a algoritmů, vývoj prostředků pro programování distribuovaných aplikací), paralelních a vysoce výkonných počítačů a klastrů (plánování úloh, výpočty na nededikovaných klastrech stanic, distribuovaná správa prostředků pomocí tržních mechanismů), mobilních systémů (algoritmy a protokoly pro mobilní prostředí), počítačových sítí (moderní služby počítačových sítí, VoIP, QoS, modelování a správa složitých síťových struktur), architektur gridů. Druhou významnou oblastí výzkumu bude počítačové bezpečnost a kryptografie (algoritmy pro kryptografii, steganografie, návrh speciálního kryptografického hardwaru a akcelerátorů, speciální aritmetika pro kryptografii, např. reziduální, přesná). Třetí významnou výzkumnou oblastí bude výzkum webových a multimediálních technologií (sémantizace webu a výzkum metod vyhledávání na webu s využitím sémantiky vyhledávané informace, distribuované dobývání znalostí, výzkum inteligentních a heuristických postupů pro podporu vyhledávání informace ve webovém prostoru, XML technologie). Katedra se bude zabývat jak základním, tak i aplikovaným výzkumem.
Výzkumné skupiny


The Applied Numerics & Cryptography Group Parallel Computing Group

Výuka BSP Informatika
KPS zajišťuje výuku povinných předmětů Úvod do operačních systémů (BI-UOS), Operační systémy (BI-OSY), Počítačové sítě (BI-PSI) a Bezpečnost (BI-BEZ), oborových předmětů oboru Informační technologie: Architektura počítačových systémů (BI-APS), Skriptovací jazyky (BI-SKJ), Administrace OS Unix (BI-ADU), Administrace OS Windows (BI-ADW), Administrace sítí (BI-ADS), Administrace webového a DB serveru (BI-AWD) oborových předmětů oboru Web a multimédia: Multimediální a grafické aplikace (BI-MGA), Web a multimédia (BI-WMM), Tvorba webových aplikací (BI-TWA), Vyhledávání na webu a MM DB (BI-VWM), Tvorba uživatelských rozhraní (BI-TUR).

	Lidé



Jméno a příjmení
Funkce
E-mail
Telefon
Místnost


Ing. Jiří Bučekodborný asistentjiri.bucek@fit.cvut.cz+420-22435-9852A-1135
Ing. Simona Buchoveckáodborný asistentbuchosim@fit.cvut.cz A-1149
RNDr. Igor Čermák, CSc.odborný asistentigor.cermak@fit.cvut.cz+420-22435-9854A-1127
RNDr. Dana Čermákováodborný asistentdana.cermakova@fit.cvut.cz+420-22435-9854A-1127
Ing. Viktor Černýodborný asistentviktor.cerny@fit.cvut.cz+420-22435-9855A-1133
Ing. Jiří Dostálodborný asistentjiri.dostal@fit.cvut.cz A-1137
Ing. Josef Gattermayerodborný asistentjosef.gattermayer@fit.cvut.cz+420-22435-9859A-1150
Ing. Petr Havíčekdoktorandhavicpet@fit.cvut.cz  
Ing. Michal Hažlinskýdoktorandmichal.hazlinsky@fit.cvut.cz  
Bc. Petr Hodačexterní spolupracovníkpetr.hodac@fit.cvut.cz+420-22435-9839A-1329
Ing. Radovan Igliarexterní spolupracovníkradovan.igliar@fit.cvut.cz  
doc. Ing. Jan Janeček, CSc.docentjan.janecek@fit.cvut.cz+420-22435-9866A-1136
Ing. Martin Jelínekdoktorandjelinm23@fit.cvut.cz  
 Karel Jílekexterní spolupracovníkjilekka2@fit.cvut.cz  
Mgr. Martin Jurečekodborný asistentjurecmar@fit.cvut.cz+420-22435-9858A-1137
Ing. Jiří Kašparodborný asistentjiri.kaspar@fit.cvut.cz+420-22435-9853A-1131
Ing. Filip Kodýtekdoktorandkodytfil@fit.cvut.cz A-1149
Ing. Josef Kokešodborný asistentjosef.kokes@fit.cvut.cz+420-22435-9858A-1137
JUDr. Jan Kolouch, Ph.D.externí spolupracovníkkolouja1@fit.cvut.cz  
Mgr. Ivan Kotenkovdoktorandkoteniv1@fit.cvut.cz  
Ing. Daniel Langr, Ph.D.odborný asistentdaniel.langr@fit.cvut.cz+420-22435-9859A-1150
prof. Ing. Róbert Lórencz, CSc.profesorrobert.lorencz@fit.cvut.cz+420-22435-9812A-1122
Ing. Alexandru Moucha, Ph.D.odborný asistentalex.moucha@fit.cvut.cz+420-22435-9855A-1133
Ing. Zdeněk Muzikář, CSc.odborný asistentmuzikar@fit.cvut.cz+420-22435-9857A-1131
Ing. Jiří Nádvorníkdoktorandnadvoji1@fit.cvut.cz A-1149
Ing. Zdeněk Novýexterní spolupracovníknovyzde3@fit.cvut.cz  
Ing. Et Ing. Jiří Pětníkdoktorandjiri.petnik@fit.cvut.cz  
Ing. Miroslav Prágl, MBAodborný asistentmiroslav.pragl@fit.cvut.cz+420-22435-9857A-1131
Ing. Karel Quastdoktorandkarel.quast@fit.cvut.cz A-956
Mgr. Jakub Růžičkaodborný asistentjakub.ruzicka@fit.cvut.cz A-1149
Ing. Jiří Smítkaodborný asistentjiri.smitka@fit.cvut.cz+420-22435-9855A-1133
RNDr. Ing. Vladimír Smotlacha, Ph.D.odborný asistentvladimir.smotlacha@fit.cvut.cz+420-22435-9855A-1133
doc. Ing. Ivan Šimeček, Ph.D.docentxsimecek@fit.cvut.cz+420-22435-9851A-1129
Ing. Michal Šoch, Ph.D.odborný asistentmichal.soch@fit.cvut.cz+420-22435-9851A-1129
Ing. Michal Štepanovský, Ph.D.odborný asistentmichal.stepanovsky@fit.cvut.cz+420-22435-9719A-1144
Ing. Jan Trdlička, Ph.D.odborný asistentjan.trdlicka@fit.cvut.cz+420-22435-9851A-1129
Ing. Yelena Trofimovadoktorandyelena.trofimova@fit.cvut.cz A-1149
prof. Ing. Pavel Tvrdík, CSc.profesorpavel.tvrdik@fit.cvut.cz+420-22435-9850A-1124
Ing. Milan Václavíkodborný asistentvaclam1@fit.cvut.cz+420-22435-9880A-1333



 


Důležité odkazy
Mapa stránek
Kontakty
Partneři
Časopis Buď FIT



Facebook
Twitter
Instagram
YouTube



Připomínky a náměty
webmaster@fit.cvut.cz



 

 



      Poslední změna: 24.9.2018, 14:40      
           
                          
       






šina z nich je založená na kombinaci pseudo-náhodného testu (který může být implementován na čipu) a deterministického testu. Deterministické vektory jsou algoritmicky zkomprimované a uložené v ATE a posléze dekomprimované na čipu.
Cílem doktorského studia bude navrhnout nové metody pro kompresi a dekompresi testu pro pokročilé DFT architektury [3]. To bude zahrnovat návrh nových dekompresních architektur, algoritmů pro kompresi testu a návrh celkové HW architektury.
Tento výzkum bude volně navazovat na právě dokončovanou doktorskou práci [4].


With the increasing complexity of presently manufactured chips, increasingly more data must be delivered to individual chip cores to test them. Compression of this data becomes now inevitable, because of expensiveness of the ATE memory and test time expenses. According to International Technology Roadmap for Semiconductors (ITRS) [1], test data compression ratio of 20,000 is required in the year 2020. Presently, commercial tools do not even approach this compression requirements. Therefore, it is very challenging to contribute to the research in the area of test compression and to try to overcome established industrial tools in performance.
Different test compression mechanisms have been proposed, some of them are used in industry [2]. Most of them rely on a combination of pseudo-random testing (and possibly BIST), which can be implemented on-chip as whole and does not need any data to be transmitted, and deterministic test. The deterministic test is algorithmically compressed, stored in the ATE memory, and decompressed on-chip.
The aim of the research is to design test compression/decompression methods based on advanced design-for-testability (DFT) architectures [3]. This will comprise of a design of possibly novel decompression architectures, algorithms for test compression for these architectures, and design of the overall HW architecture, where test decompression, BIST and various DFT features will be implemented.
This research will be follow up the research conducted until now (finishing Ph.D. student) [4].

Reference

International Technology Roadmap for Semiconductors, http://www.itrs2.net/
J. Rajski et al. "Embedded Deterministic Test", IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems , vol. 23, no. 5, pp. 776-792, 2004.
R. Dorsch, H. Wunderlich, "Reusing Scan Chains for Test Pattern Decompression", Journal of Electronic Testing: Theory and Applications, vol. 18, no. 2, pp. 231-240, 2002.
J. Balcárek, P. Fišer, and J. Schmidt, "Techniques for SAT-based Constrained Test Pattern Generation," in Microprocessors and Microsystems, Elsevier, Vol. 37, Issue 2, March 2013, pp. 185-195.

Zdokonalení řízení procesu logické syntézy a optimalizace
Improvements in the Logic Synthesis and Optimization Process Control

Současné nástroje pro logickou syntézu a optimalizaci (komerční i akademické) z převážné míry kladou důraz na rychlost, na úkor kvality. Nedávný výzkum ukázal, že tyto nástroje mají tendenci uváznout v hlubokých lokálních minimech a často produkují velice suboptimální výsledky (plocha, zpoždění). Jedním z důvodů je deterministická povaha používaných algoritmů. Randomizace algoritmů [1], [2] se ukázala být pouze částečným řešením tohoto problému. Druhým, důležitějším důvodem, je chybějící řízení syntézních algoritmů na nejvyšší úrovni.
Současná logická syntéza je většinou iterativní proces, ve kterém se jednotlivé syntézní kroky spouštějí spekulativně. Zavedení pokročilejších technik řízení by mohlo značně vylepšit celý syntézní proces. Cílem výzkumu je prozkoumat chování jednotlivých kroků logické syntézy (např. v nástroji ABC [3]), zjistit jejich závislost a ortogonalitu a navrhnout algoritmus pro efektivní řízení celého procesu.


Contemporary logic synthesis and optimization tools (both commercial and academic) mostly emphasize computational speed, at expense of result quality. Our resent research has shown, that these tools tend to get stuck in deep local optima, and therefore they often produce very inferior results (in terms of area and/or delay). One of the reasons for it is a deterministic nature of the algorithms. Randomization of the algorithms has been found to be a viable, but just partial solution to this problem [1], [2]. The second, and more important reason of failure is the lack of global algorithm control. Most of present logic synthesis and optimization algorithms are of an iterative nature, whereas their individual parts (elementary operations) are executed essentially ad-hoc and speculatively. Implementation of efficient top-level algorithm control means should significantly improve performance of logic synthesis and optimization.
The aim of the research is to investigate the behavior of individual elementary synthesis steps (e.g., in the ABC synthesis tool [3]), determine their dependence and orthogonality, and devise an improved overall algorithm control.

Reference

P. Fišer and J. Schmidt, "Improving the Iterative Power of Resynthesis," in Proc. of 15th IEEE Symposium on Design and Diagnostics of Electronic Systems (DDECS), Tallinn (Estonia), April 18-20, 2012, pp. 30-33.
P. Fišer and J. Schmidt, "On Using Permutation of Variables to Improve the Iterative Power of Resynthesis," in Proc. of 10th Int. Workshop on Boolean Problems (IWSBP), Freiberg (Germany), September 19-21, 2012, pp. 107-114.
Berkeley Logic Synthesis and Verification Group, “ABC: A System for Sequential Synthesis and Verification” [Online]. Available: https://people.eecs.berkeley.edu/~alanmi/abc/.



 


Důležité odkazy
Mapa stránek
Kontakty
Partneři
Časopis Buď FIT



Facebook
Twitter
Instagram
YouTube



Připomínky a náměty
webmaster@fit.cvut.cz



 

 



      Poslední změna: 26.4.2019, 10:05      
           
                          
       






