[Switch to English version](http://www.togawa.cs.waseda.ac.jp/~kotaro.terada/)

## 所属

2015年4月 &ndash; 現在  
[早稲田大学](http://www.waseda.jp/top/) 大学院基幹理工学研究科 情報理工・情報通信専攻 戸川研究室 博士後期課程

2016年4月 &ndash; 現在  
[日本学術振興会](https://www.jsps.go.jp/) 特別研究員 (DC)


## 連絡先

Email: kotaro.terada [at] togawa.cs.waseda.ac.jp  
Office: 〒169-8555 東京都新宿区大久保 3-4-1 早稲田大学理工学術院 55N-603A

Facebook: [kotaro.terada](https://www.facebook.com/kotaro.terada)  
Twitter: [@kotarotrd](https://twitter.com/kotarotrd)  
GitHub: [@kotarot](https://github.com/kotarot)


## 学位

**修士 (工学)**, 早稲田大学, 2015年3月.  
**学士 (工学)**, 早稲田大学, 2014年3月.


## 学歴

2014年4月 &ndash; 2015年3月  
早稲田大学 大学院基幹理工学研究科 情報理工・情報通信専攻 修士課程 (指導教員: [戸川望 教授](http://www.togawa.cs.waseda.ac.jp/associate_professor.html))

2010年4月 &ndash; 2014年3月  
早稲田大学 基幹理工学部 情報理工学科 (指導教員: [戸川望 教授](http://www.togawa.cs.waseda.ac.jp/associate_professor.html))

2007年4月 &ndash; 2010年3月  
早稲田大学本庄高等学院 普通科


## 研究分野

VLSI 設計, EDA, 高位合成.


## 表彰

1. 情報処理学会 DAシンポジウム2015 アルゴリズムデザインコンテスト 優秀賞 (学生部門)


## 発表業績

### 学術雑誌

1. <u>K. Terada</u>, M. Yanagisawa, and N. Togawa, "A high-level synthesis algorithm with inter-island distance based operation chainings for RDR architectures," *IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences*, vol. E98-A, no. 7, pp. 1366&ndash;1375, Jul. 2015.


### 国際会議

1. <u>K. Terada</u>, M. Yanagisawa, and N. Togawa, "A floorplan-driven high-level synthesis algorithm with multiple-operation chainings based on path enumeration," in *Proc. of 2015 IEEE International Symposium on Circuits and Systems (ISCAS 2015)*, pp. 2129&ndash;2132, May. 2015.
1. <u>K. Terada</u>, M. Yanagisawa, and N. Togawa, "A floorplan-driven high-level synthesis algorithm with operation chainings using chaining enumeration," in *Proc. of 2014 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2014)*, pp. 248&ndash;251, Nov. 2014.


### 国内学会・研究会

1. <u>寺田晃太朗</u>, 柳澤政生, 戸川望, "DFGのクリティカルパス最適化に基づく演算チェイニングを用いたRDRアーキテクチャ対象高位合成手法," 信学技報, VLD2016-05, pp. 41&ndash;46, May 2016.
1. <u>寺田晃太朗</u>, 川村一志, 多和田雅師, 藤原晃一, 戸川望, "機械学習を用いたナンバーリンクソルバ," 情報処理学会DAシンポジウム2015ポスター発表, Aug. 2015.
1. <u>寺田晃太朗</u>, 柳澤政生, 戸川望, "演算チェイニングの候補列挙・選択アルゴリズムを用いたフロアプラン指向高位合成手法," 情報処理学会DAシンポジウム2015論文集, pp. 17&ndash;22, Aug. 2015.
1. <u>寺田晃太朗</u>, 柳澤政生, 戸川望, "多段演算チェイニングを利用した配線遅延を考慮した高位合成手法," 情報処理学会DAシンポジウム2014論文集, pp. 115&ndash;120, Aug. 2014.
1. <u>寺田晃太朗</u>, 柳澤政生, 戸川望, "演算チェイニング候補列挙に基づく配線遅延を考慮した高位合成手法," 第27回回路とシステムワークショップ論文集, pp. 440&ndash;445, Aug. 2014.


## 所属学会

[電子情報通信学会](http://www.ieice.org/jpn/index.html), [情報処理学会](http://www.ipsj.or.jp/)
