+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                     ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; firev_soc|sram[0][7]__8|auto_generated    ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; firev_soc|sram[0][15]__7|auto_generated   ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; firev_soc|sram[0][23]__6|auto_generated   ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; firev_soc|sram[0][31]__5|auto_generated   ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; firev_soc|M_rv32i_cpu|__mem__xregsB       ; 45    ; 32             ; 0            ; 32             ; 64     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; firev_soc|M_rv32i_cpu|__mem__xregsA       ; 45    ; 32             ; 0            ; 32             ; 64     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; firev_soc|M_rv32i_cpu|alu                 ; 304   ; 33             ; 0            ; 33             ; 66     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; firev_soc|M_rv32i_cpu|dec                 ; 129   ; 1              ; 34           ; 1              ; 120    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; firev_soc|M_rv32i_cpu                     ; 67    ; 32             ; 0            ; 32             ; 70     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; firev_soc                                 ; 111   ; 130            ; 0            ; 130            ; 117    ; 130             ; 130           ; 130             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; femtorv_soc|sram[0][7]__4|auto_generated  ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; femtorv_soc|sram[0][15]__3|auto_generated ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; femtorv_soc|sram[0][23]__2|auto_generated ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; femtorv_soc|sram[0][31]__1|auto_generated ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; femtorv_soc|FemtoRV32                     ; 36    ; 2              ; 0            ; 2              ; 69     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; femtorv_soc                               ; 111   ; 130            ; 0            ; 130            ; 117    ; 130             ; 130           ; 130             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
