Analysis & Synthesis report for Top
Sat Dec 03 16:50:45 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Registers Removed During Synthesis
  9. General Register Statistics
 10. Multiplexer Restructuring Statistics (Restructuring Performed)
 11. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|mx2_32bits:U11_mx2_32bits"
 12. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32"
 13. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|ASR65:U5_ASR65"
 14. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65"
 15. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32"
 16. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|ASR65:U2_ASR65"
 17. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65"
 18. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|ASR65:U0_ASR65"
 19. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32"
 20. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|ASR32:U10_ASR"
 21. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSR32:U9_LSR|mx4:U2_mx4"
 22. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSR32:U9_LSR|mx4:U1_mx4"
 23. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSR32:U9_LSR|mx4:U0_mx4"
 24. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSR32:U9_LSR"
 25. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL|mx4:U31_mx4"
 26. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL|mx4:U30_mx4"
 27. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL|mx4:U29_mx4"
 28. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL"
 29. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|greater_than:U7_sgt|cla33:U1_cla33"
 30. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|greater_than:U7_sgt|cla33:U0_cla33"
 31. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U1_cla33"
 32. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33|fa_v2:U8_fa_v2"
 33. Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33"
 34. Port Connectivity Checks: "BUS:U0_BUS|mx3_32bit:U5_mx3_32bit"
 35. Post-Synthesis Netlist Statistics for Top Partition
 36. Elapsed Time Per Partition
 37. Analysis & Synthesis Messages
 38. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+---------------------------------+---------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Sat Dec 03 16:50:45 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; Top                                         ;
; Top-level Entity Name           ; Top                                         ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 1474                                        ;
; Total pins                      ; 77                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0                                           ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                             ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                          ; Setting            ; Default Value      ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                          ; 5CSXFC6D6F31C6     ;                    ;
; Top-level entity name                                                           ; Top                ; Top                ;
; Family name                                                                     ; Cyclone V          ; Cyclone V          ;
; Use smart compilation                                                           ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation                ; On                 ; On                 ;
; Enable compact report table                                                     ; Off                ; Off                ;
; Restructure Multiplexers                                                        ; Auto               ; Auto               ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                             ; Off                ; Off                ;
; Preserve fewer node names                                                       ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                                   ; Enable             ; Enable             ;
; Verilog Version                                                                 ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                                    ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                        ; Auto               ; Auto               ;
; Safe State Machine                                                              ; Off                ; Off                ;
; Extract Verilog State Machines                                                  ; On                 ; On                 ;
; Extract VHDL State Machines                                                     ; On                 ; On                 ;
; Ignore Verilog initial constructs                                               ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                      ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                                  ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                       ; On                 ; On                 ;
; Parallel Synthesis                                                              ; On                 ; On                 ;
; DSP Block Balancing                                                             ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                              ; On                 ; On                 ;
; Power-Up Don't Care                                                             ; On                 ; On                 ;
; Remove Redundant Logic Cells                                                    ; Off                ; Off                ;
; Remove Duplicate Registers                                                      ; On                 ; On                 ;
; Ignore CARRY Buffers                                                            ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                          ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                           ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                ; Off                ;
; Ignore LCELL Buffers                                                            ; Off                ; Off                ;
; Ignore SOFT Buffers                                                             ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                ; Off                ;
; Optimization Technique                                                          ; Balanced           ; Balanced           ;
; Carry Chain Length                                                              ; 70                 ; 70                 ;
; Auto Carry Chains                                                               ; On                 ; On                 ;
; Auto Open-Drain Pins                                                            ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                           ; Off                ; Off                ;
; Auto ROM Replacement                                                            ; On                 ; On                 ;
; Auto RAM Replacement                                                            ; On                 ; On                 ;
; Auto DSP Block Replacement                                                      ; On                 ; On                 ;
; Auto Shift Register Replacement                                                 ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                                   ; On                 ; On                 ;
; Strict RAM Replacement                                                          ; Off                ; Off                ;
; Allow Synchronous Control Signals                                               ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                           ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                                   ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                             ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                               ; Off                ; Off                ;
; Timing-Driven Synthesis                                                         ; On                 ; On                 ;
; Report Parameter Settings                                                       ; On                 ; On                 ;
; Report Source Assignments                                                       ; On                 ; On                 ;
; Report Connectivity Checks                                                      ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                ; Off                ;
; Synchronization Register Chain Length                                           ; 3                  ; 3                  ;
; Power Optimization During Synthesis                                             ; Normal compilation ; Normal compilation ;
; HDL message level                                                               ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                                 ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                ; 100                ;
; Clock MUX Protection                                                            ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                     ; Off                ; Off                ;
; Block Design Naming                                                             ; Auto               ; Auto               ;
; SDC constraint protection                                                       ; Off                ; Off                ;
; Synthesis Effort                                                                ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                              ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                     ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                          ; On                 ; On                 ;
; Automatic Parallel Synthesis                                                    ; On                 ; On                 ;
; Partial Reconfiguration Bitstream ID                                            ; Off                ; Off                ;
+---------------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
;     Processor 5            ;   0.0%      ;
;     Processor 6            ;   0.0%      ;
;     Processor 7            ;   0.0%      ;
;     Processors 8-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                               ;
+----------------------------------+-----------------+------------------------+------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type              ; File Name with Absolute Path                                                 ; Library ;
+----------------------------------+-----------------+------------------------+------------------------------------------------------------------------------+---------+
; mx16_32bits.v                    ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mx16_32bits.v     ;         ;
; cla32.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla32.v           ;         ;
; Top.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/Top.v             ;         ;
; ALUwMul.v                        ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ALUwMul.v         ;         ;
; BUS.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/BUS.v             ;         ;
; ram.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ram.v             ;         ;
; bus_arbit.v                      ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/bus_arbit.v       ;         ;
; bus_addr.v                       ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/bus_addr.v        ;         ;
; mux.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mux.v             ;         ;
; mx2_32bits.v                     ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mx2_32bits.v      ;         ;
; gates.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v           ;         ;
; fa_v2.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/fa_v2.v           ;         ;
; clb4.v                           ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/clb4.v            ;         ;
; cla4.v                           ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla4.v            ;         ;
; alu32.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v           ;         ;
; multiplier.v                     ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/multiplier.v      ;         ;
; cla65.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla65.v           ;         ;
; ASR65.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ASR65.v           ;         ;
; ASR32.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ASR32.v           ;         ;
; cla33.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla33.v           ;         ;
; LSL32.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/LSL32.v           ;         ;
; LSR32.v                          ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/LSR32.v           ;         ;
; mx4.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mx4.v             ;         ;
; mx2.v                            ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mx2.v             ;         ;
; set_operand.v                    ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/set_operand.v     ;         ;
; register32_r_en.v                ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/register32_r_en.v ;         ;
; read_operation.v                 ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/read_operation.v  ;         ;
; _8_to_1_MUX.v                    ; yes             ; User Verilog HDL File  ; C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/_8_to_1_MUX.v     ;         ;
+----------------------------------+-----------------+------------------------+------------------------------------------------------------------------------+---------+


+---------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary             ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimate of Logic utilization (ALMs needed) ; 1253      ;
;                                             ;           ;
; Combinational ALUT usage for logic          ; 1080      ;
;     -- 7 input functions                    ; 287       ;
;     -- 6 input functions                    ; 267       ;
;     -- 5 input functions                    ; 165       ;
;     -- 4 input functions                    ; 219       ;
;     -- <=3 input functions                  ; 142       ;
;                                             ;           ;
; Dedicated logic registers                   ; 1474      ;
;                                             ;           ;
; I/O pins                                    ; 77        ;
;                                             ;           ;
; Total DSP Blocks                            ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; clk~input ;
; Maximum fan-out                             ; 1474      ;
; Total fan-out                               ; 11011     ;
; Average fan-out                             ; 4.07      ;
+---------------------------------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                       ;
+--------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                 ; Combinational ALUTs ; Dedicated Logic Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                ; Entity Name     ; Library Name ;
+--------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |Top                                       ; 1080 (1)            ; 1474 (0)                  ; 0                 ; 0          ; 77   ; 0            ; |Top                                                                                                               ; Top             ; work         ;
;    |ALUwMul:U2_ALUwMul|                    ; 655 (60)            ; 415 (0)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul                                                                                            ; ALUwMul         ; work         ;
;       |alu32:U0_alu32|                     ; 276 (0)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32                                                                             ; alu32           ; work         ;
;          |cla32:U12_cla32|                 ; 70 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32                                                             ; cla32           ; work         ;
;             |cla4:U0_cla4|                 ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4                                                ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|clb4:U4_clb4                                   ; clb4            ; work         ;
;                   |_or2:U6_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|clb4:U4_clb4|_or2:U6_or2                       ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|clb4:U4_clb4|_or3:U12_or3                      ; _or3            ; work         ;
;                   |_or5:U21_or4|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|clb4:U4_clb4|_or5:U21_or4                      ; _or5            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|fa_v2:U1_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|fa_v2:U2_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|fa_v2:U2_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|fa_v2:U3_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;             |cla4:U1_cla4|                 ; 10 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4                                                ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|clb4:U4_clb4                                   ; clb4            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|clb4:U4_clb4|_or2:U5_or2                       ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|clb4:U4_clb4|_or3:U12_or3                      ; _or3            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|clb4:U4_clb4|_or4:U16_or4                      ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|clb4:U4_clb4|_or5:U21_or4                      ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U0_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U1_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U2_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U3_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U3_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U1_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;             |cla4:U2_cla4|                 ; 10 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4                                                ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|clb4:U4_clb4                                   ; clb4            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|clb4:U4_clb4|_or2:U5_or2                       ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|clb4:U4_clb4|_or3:U12_or3                      ; _or3            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|clb4:U4_clb4|_or4:U16_or4                      ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|clb4:U4_clb4|_or5:U21_or4                      ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U0_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U1_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U1_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U2_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U3_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U3_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U2_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;             |cla4:U3_cla4|                 ; 10 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4                                                ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|clb4:U4_clb4                                   ; clb4            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|clb4:U4_clb4|_or2:U5_or2                       ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|clb4:U4_clb4|_or3:U12_or3                      ; _or3            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|clb4:U4_clb4|_or4:U16_or4                      ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|clb4:U4_clb4|_or5:U21_or4                      ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U0_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U1_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U2_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U3_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U3_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U3_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;             |cla4:U4_cla4|                 ; 11 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4                                                ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|clb4:U4_clb4                                   ; clb4            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|clb4:U4_clb4|_or2:U5_or2                       ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|clb4:U4_clb4|_or3:U12_or3                      ; _or3            ; work         ;
;                   |_or4:U16_or4|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|clb4:U4_clb4|_or4:U16_or4                      ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|clb4:U4_clb4|_or5:U21_or4                      ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U0_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U1_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U0_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U0_xor2                      ; _xor2           ; work         ;
;                      |_and2:and1|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U0_xor2|_and2:and1           ; _and2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U2_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U3_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U3_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U4_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;             |cla4:U5_cla4|                 ; 11 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4                                                ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|clb4:U4_clb4                                   ; clb4            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|clb4:U4_clb4|_or2:U5_or2                       ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|clb4:U4_clb4|_or3:U12_or3                      ; _or3            ; work         ;
;                   |_or5:U21_or4|           ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|clb4:U4_clb4|_or5:U21_or4                      ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|fa_v2:U0_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|fa_v2:U1_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U0_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U0_xor2                      ; _xor2           ; work         ;
;                      |_and2:and1|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U0_xor2|_and2:and1           ; _and2           ; work         ;
;                   |_xor2:U1_xor2|          ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;             |cla4:U6_cla4|                 ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U6_cla4                                                ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U6_cla4|clb4:U4_clb4                                   ; clb4            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U6_cla4|clb4:U4_clb4|_or2:U5_or2                       ; _or2            ; work         ;
;                   |_or2:U6_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U6_cla4|clb4:U4_clb4|_or2:U6_or2                       ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U6_cla4|clb4:U4_clb4|_or3:U12_or3                      ; _or3            ; work         ;
;                   |_or5:U21_or4|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U6_cla4|clb4:U4_clb4|_or5:U21_or4                      ; _or5            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U6_cla4|fa_v2:U1_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U0_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U6_cla4|fa_v2:U1_fa|_xor2:U0_xor2                      ; _xor2           ; work         ;
;                      |_and2:and1|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U6_cla4|fa_v2:U1_fa|_xor2:U0_xor2|_and2:and1           ; _and2           ; work         ;
;             |cla4:U7_cla4|                 ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U7_cla4                                                ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U7_cla4|clb4:U4_clb4                                   ; clb4            ; work         ;
;                   |_and2:U9_and2|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U7_cla4|clb4:U4_clb4|_and2:U9_and2                     ; _and2           ; work         ;
;                   |_or2:U9_or2|            ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U7_cla4|clb4:U4_clb4|_or2:U9_or2                       ; _or2            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U7_cla4|clb4:U4_clb4|_or4:U16_or4                      ; _or4            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U7_cla4|fa_v2:U3_fa                                    ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U7_cla4|fa_v2:U3_fa|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32|cla4:U7_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;          |greater_than:U7_sgt|             ; 18 (18)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|greater_than:U7_sgt                                                         ; greater_than    ; work         ;
;          |less_than:U6_slt|                ; 28 (28)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt                                                            ; less_than       ; work         ;
;          |mx16_32bits:U13_|                ; 150 (0)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|mx16_32bits:U13_                                                            ; mx16_32bits     ; work         ;
;             |mx2_32bits:U10_mx2_32bits|    ; 28 (28)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|mx16_32bits:U13_|mx2_32bits:U10_mx2_32bits                                  ; mx2_32bits      ; work         ;
;             |mx2_32bits:U11_mx2_32bits|    ; 5 (5)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|mx16_32bits:U13_|mx2_32bits:U11_mx2_32bits                                  ; mx2_32bits      ; work         ;
;             |mx2_32bits:U14_mx2_32bits|    ; 65 (65)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|mx16_32bits:U13_|mx2_32bits:U14_mx2_32bits                                  ; mx2_32bits      ; work         ;
;             |mx2_32bits:U8_mx2_32bits|     ; 24 (24)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|mx16_32bits:U13_|mx2_32bits:U8_mx2_32bits                                   ; mx2_32bits      ; work         ;
;             |mx2_32bits:U9_mx2_32bits|     ; 28 (28)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|mx16_32bits:U13_|mx2_32bits:U9_mx2_32bits                                   ; mx2_32bits      ; work         ;
;          |mx2_32bits:U11_ADD_SUB|          ; 10 (10)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|alu32:U0_alu32|mx2_32bits:U11_ADD_SUB                                                      ; mx2_32bits      ; work         ;
;       |multiplier:U1_multiplier|           ; 304 (130)           ; 160 (160)                 ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier                                                                   ; multiplier      ; work         ;
;          |cla32:U3_cla32|                  ; 40 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32                                                    ; cla32           ; work         ;
;             |cla4:U0_cla4|                 ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U0_cla4                                       ; cla4            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U0_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U0_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U0_cla4|fa_v2:U2_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U0_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U0_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;             |cla4:U1_cla4|                 ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and2:U8_and2|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|clb4:U4_clb4|_and2:U8_and2            ; _and2           ; work         ;
;                   |_and5:U20_and5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|clb4:U4_clb4|_and5:U20_and5           ; _and5           ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U3_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U1_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;             |cla4:U2_cla4|                 ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and4:U15_and4|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|clb4:U4_clb4|_and4:U15_and4           ; _and4           ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U1_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U3_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U2_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;             |cla4:U3_cla4|                 ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and3:U11_and3|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|clb4:U4_clb4|_and3:U11_and3           ; _and3           ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U3_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U3_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;             |cla4:U4_cla4|                 ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and2:U8_and2|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|clb4:U4_clb4|_and2:U8_and2            ; _and2           ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U3_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U4_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;             |cla4:U5_cla4|                 ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and2:U8_and2|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|clb4:U4_clb4|_and2:U8_and2            ; _and2           ; work         ;
;                   |_and4:U15_and4|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|clb4:U4_clb4|_and4:U15_and4           ; _and4           ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U3_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U5_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;             |cla4:U6_cla4|                 ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and3:U11_and3|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|clb4:U4_clb4|_and3:U11_and3           ; _and3           ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U1_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;             |cla4:U7_cla4|                 ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and2:U8_and2|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|clb4:U4_clb4|_and2:U8_and2            ; _and2           ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U0_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U1_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U2_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U2_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U3_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32|cla4:U7_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;          |cla32:U6_cla32|                  ; 11 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32                                                    ; cla32           ; work         ;
;             |cla4:U0_cla4|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U0_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U0_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and5:U20_and5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U0_cla4|clb4:U4_clb4|_and5:U20_and5           ; _and5           ; work         ;
;             |cla4:U1_cla4|                 ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U1_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U1_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and3:U11_and3|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U1_cla4|clb4:U4_clb4|_and3:U11_and3           ; _and3           ; work         ;
;                   |_and5:U20_and5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U1_cla4|clb4:U4_clb4|_and5:U20_and5           ; _and5           ; work         ;
;             |cla4:U2_cla4|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U2_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U2_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and4:U15_and4|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U2_cla4|clb4:U4_clb4|_and4:U15_and4           ; _and4           ; work         ;
;             |cla4:U3_cla4|                 ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U3_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U3_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and3:U11_and3|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U3_cla4|clb4:U4_clb4|_and3:U11_and3           ; _and3           ; work         ;
;                   |_and5:U20_and5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U3_cla4|clb4:U4_clb4|_and5:U20_and5           ; _and5           ; work         ;
;             |cla4:U4_cla4|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U4_cla4                                       ; cla4            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U4_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_and2:and0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_and2:and0  ; _and2           ; work         ;
;             |cla4:U5_cla4|                 ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U5_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U5_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and5:U20_and5|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U5_cla4|clb4:U4_clb4|_and5:U20_and5           ; _and5           ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U5_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_and2:and0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_and2:and0  ; _and2           ; work         ;
;             |cla4:U6_cla4|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U6_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U6_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_and3:U11_and3|         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U6_cla4|clb4:U4_clb4|_and3:U11_and3           ; _and3           ; work         ;
;             |cla4:U7_cla4|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U7_cla4                                       ; cla4            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U7_cla4|fa_v2:U0_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U7_cla4|fa_v2:U0_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_and2:and0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32|cla4:U7_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_and2:and0  ; _and2           ; work         ;
;          |cla65:U1_cla65|                  ; 60 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65                                                    ; cla65           ; work         ;
;             |cla4:U10_cla4|                ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U10_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U10_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U10_cla4|clb4:U4_clb4|_or2:U5_or2             ; _or2            ; work         ;
;                   |_or2:U6_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U10_cla4|clb4:U4_clb4|_or2:U6_or2             ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U10_cla4|clb4:U4_clb4|_or3:U12_or3            ; _or3            ; work         ;
;                   |_or5:U21_or4|           ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U10_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U10_cla4|fa_v2:U1_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U0_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U10_cla4|fa_v2:U1_fa|_xor2:U0_xor2            ; _xor2           ; work         ;
;                      |_and2:and1|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U10_cla4|fa_v2:U1_fa|_xor2:U0_xor2|_and2:and1 ; _and2           ; work         ;
;             |cla4:U11_cla4|                ; 9 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U11_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U11_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_and2:U8_and2|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U11_cla4|clb4:U4_clb4|_and2:U8_and2           ; _and2           ; work         ;
;                   |_or2:U4_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U11_cla4|clb4:U4_clb4|_or2:U4_or2             ; _or2            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U11_cla4|clb4:U4_clb4|_or2:U5_or2             ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U11_cla4|clb4:U4_clb4|_or3:U12_or3            ; _or3            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U11_cla4|clb4:U4_clb4|_or4:U16_or4            ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U11_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U0_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U0_fa|_xor2:U0_xor2            ; _xor2           ; work         ;
;                      |_and2:and1|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U11_cla4|fa_v2:U0_fa|_xor2:U0_xor2|_and2:and1 ; _and2           ; work         ;
;             |cla4:U12_cla4|                ; 9 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U12_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U12_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_and2:U8_and2|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U12_cla4|clb4:U4_clb4|_and2:U8_and2           ; _and2           ; work         ;
;                   |_or2:U4_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U12_cla4|clb4:U4_clb4|_or2:U4_or2             ; _or2            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U12_cla4|clb4:U4_clb4|_or2:U5_or2             ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U12_cla4|clb4:U4_clb4|_or3:U12_or3            ; _or3            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U12_cla4|clb4:U4_clb4|_or4:U16_or4            ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U12_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U0_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U0_fa|_xor2:U0_xor2            ; _xor2           ; work         ;
;                      |_and2:and1|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U12_cla4|fa_v2:U0_fa|_xor2:U0_xor2|_and2:and1 ; _and2           ; work         ;
;             |cla4:U13_cla4|                ; 11 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U13_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 10 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U13_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_and2:U8_and2|          ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U13_cla4|clb4:U4_clb4|_and2:U8_and2           ; _and2           ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U13_cla4|clb4:U4_clb4|_or2:U5_or2             ; _or2            ; work         ;
;                   |_or4:U16_or4|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U13_cla4|clb4:U4_clb4|_or4:U16_or4            ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U13_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U0_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U0_fa|_xor2:U0_xor2            ; _xor2           ; work         ;
;                      |_and2:and1|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U13_cla4|fa_v2:U0_fa|_xor2:U0_xor2|_and2:and1 ; _and2           ; work         ;
;             |cla4:U14_cla4|                ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U14_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_and2:U8_and2|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb4|_and2:U8_and2           ; _and2           ; work         ;
;                   |_or2:U4_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb4|_or2:U4_or2             ; _or2            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb4|_or2:U5_or2             ; _or2            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb4|_or4:U16_or4            ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U14_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U0_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U0_fa|_xor2:U0_xor2            ; _xor2           ; work         ;
;                      |_and2:and1|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U14_cla4|fa_v2:U0_fa|_xor2:U0_xor2|_and2:and1 ; _and2           ; work         ;
;             |cla4:U15_cla4|                ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U15_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_or2:U4_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb4|_or2:U4_or2             ; _or2            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb4|_or2:U5_or2             ; _or2            ; work         ;
;                   |_or2:U6_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb4|_or2:U6_or2             ; _or2            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb4|_or4:U16_or4            ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U15_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;             |cla4:U8_cla4|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U8_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U8_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_or5:U21_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U8_cla4|clb4:U4_clb4|_or5:U21_or4             ; _or5            ; work         ;
;             |cla4:U9_cla4|                 ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U9_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U9_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_or2:U6_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U9_cla4|clb4:U4_clb4|_or2:U6_or2              ; _or2            ; work         ;
;                   |_or5:U21_or4|           ; 5 (5)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|cla4:U9_cla4|clb4:U4_clb4|_or5:U21_or4             ; _or5            ; work         ;
;             |fa_v2:U16_fa_v2|              ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|fa_v2:U16_fa_v2                                    ; fa_v2           ; work         ;
;                |_xor2:U1_xor2|             ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|fa_v2:U16_fa_v2|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                   |_or2:or0|               ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65|fa_v2:U16_fa_v2|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;          |cla65:U4_cla65|                  ; 63 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65                                                    ; cla65           ; work         ;
;             |cla4:U10_cla4|                ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U10_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U10_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U10_cla4|clb4:U4_clb4|_or2:U5_or2             ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U10_cla4|clb4:U4_clb4|_or3:U12_or3            ; _or3            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U10_cla4|clb4:U4_clb4|_or4:U16_or4            ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U10_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U10_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U10_cla4|fa_v2:U3_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U10_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;             |cla4:U11_cla4|                ; 9 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4|clb4:U4_clb4|_or2:U5_or2             ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4|clb4:U4_clb4|_or3:U12_or3            ; _or3            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4|clb4:U4_clb4|_or4:U16_or4            ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4|fa_v2:U0_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4|fa_v2:U3_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U11_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;             |cla4:U12_cla4|                ; 10 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|clb4:U4_clb4|_or4:U16_or4            ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 6 (6)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|fa_v2:U0_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|fa_v2:U1_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|fa_v2:U1_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|fa_v2:U3_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U12_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;             |cla4:U13_cla4|                ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4|clb4:U4_clb4|_or2:U5_or2             ; _or2            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4|clb4:U4_clb4|_or3:U12_or3            ; _or3            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4|clb4:U4_clb4|_or4:U16_or4            ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4|fa_v2:U0_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4|fa_v2:U2_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4|fa_v2:U2_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U13_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;             |cla4:U14_cla4|                ; 9 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 5 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_or2:U5_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|clb4:U4_clb4|_or2:U5_or2             ; _or2            ; work         ;
;                   |_or4:U16_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|clb4:U4_clb4|_or4:U16_or4            ; _or4            ; work         ;
;                   |_or5:U21_or4|           ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|fa_v2:U0_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;                |fa_v2:U1_fa|               ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|fa_v2:U1_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U0_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|fa_v2:U1_fa|_xor2:U0_xor2            ; _xor2           ; work         ;
;                      |_and2:and1|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|fa_v2:U1_fa|_xor2:U0_xor2|_and2:and1 ; _and2           ; work         ;
;                   |_xor2:U1_xor2|          ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|fa_v2:U1_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U14_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;             |cla4:U15_cla4|                ; 7 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4                                      ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|clb4:U4_clb4                         ; clb4            ; work         ;
;                   |_or3:U12_or3|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|clb4:U4_clb4|_or3:U12_or3            ; _or3            ; work         ;
;                   |_or5:U21_or4|           ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|clb4:U4_clb4|_or5:U21_or4            ; _or5            ; work         ;
;                |fa_v2:U0_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|fa_v2:U0_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|fa_v2:U0_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;                |fa_v2:U2_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|fa_v2:U2_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|fa_v2:U2_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|fa_v2:U3_fa                          ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|fa_v2:U3_fa|_xor2:U1_xor2            ; _xor2           ; work         ;
;                      |_or2:or0|            ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U15_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0   ; _or2            ; work         ;
;             |cla4:U8_cla4|                 ; 3 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U8_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U8_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_or5:U21_or4|           ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U8_cla4|clb4:U4_clb4|_or5:U21_or4             ; _or5            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U8_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U0_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U8_cla4|fa_v2:U1_fa|_xor2:U0_xor2             ; _xor2           ; work         ;
;                      |_and2:and1|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U8_cla4|fa_v2:U1_fa|_xor2:U0_xor2|_and2:and1  ; _and2           ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U8_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U8_cla4|fa_v2:U3_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U8_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;             |cla4:U9_cla4|                 ; 8 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U9_cla4                                       ; cla4            ; work         ;
;                |clb4:U4_clb4|              ; 6 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U9_cla4|clb4:U4_clb4                          ; clb4            ; work         ;
;                   |_or2:U6_or2|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U9_cla4|clb4:U4_clb4|_or2:U6_or2              ; _or2            ; work         ;
;                   |_or5:U21_or4|           ; 5 (5)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U9_cla4|clb4:U4_clb4|_or5:U21_or4             ; _or5            ; work         ;
;                |fa_v2:U1_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U9_cla4|fa_v2:U1_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U9_cla4|fa_v2:U1_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U9_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;                |fa_v2:U3_fa|               ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U9_cla4|fa_v2:U3_fa                           ; fa_v2           ; work         ;
;                   |_xor2:U1_xor2|          ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U9_cla4|fa_v2:U3_fa|_xor2:U1_xor2             ; _xor2           ; work         ;
;                      |_or2:or0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|cla4:U9_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:or0    ; _or2            ; work         ;
;             |fa_v2:U16_fa_v2|              ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|fa_v2:U16_fa_v2                                    ; fa_v2           ; work         ;
;                |_xor2:U1_xor2|             ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|fa_v2:U16_fa_v2|_xor2:U1_xor2                      ; _xor2           ; work         ;
;                   |_or2:or0|               ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65|fa_v2:U16_fa_v2|_xor2:U1_xor2|_or2:or0             ; _or2            ; work         ;
;       |register32_r_en:U2_register32_r_en| ; 2 (2)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U2_register32_r_en                                                         ; register32_r_en ; work         ;
;       |register32_r_en:U3_register32_r_en| ; 2 (2)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U3_register32_r_en                                                         ; register32_r_en ; work         ;
;       |register32_r_en:U4_register32_r_en| ; 1 (1)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U4_register32_r_en                                                         ; register32_r_en ; work         ;
;       |register32_r_en:U5_register32_r_en| ; 6 (6)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U5_register32_r_en                                                         ; register32_r_en ; work         ;
;       |register32_r_en:U6_register32_r_en| ; 1 (1)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U6_register32_r_en                                                         ; register32_r_en ; work         ;
;       |register32_r_en:U7_register32_r_en| ; 2 (2)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U7_register32_r_en                                                         ; register32_r_en ; work         ;
;       |register32_r_en:U8_register32_r_en| ; 0 (0)               ; 32 (32)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U8_register32_r_en                                                         ; register32_r_en ; work         ;
;       |register32_r_en:U9_register32_r_en| ; 1 (1)               ; 31 (31)                   ; 0                 ; 0          ; 0    ; 0            ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U9_register32_r_en                                                         ; register32_r_en ; work         ;
;    |BUS:U0_BUS|                            ; 99 (0)              ; 3 (2)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|BUS:U0_BUS                                                                                                    ; BUS             ; work         ;
;       |bus_addr:U1_bus_addr|               ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|BUS:U0_BUS|bus_addr:U1_bus_addr                                                                               ; bus_addr        ; work         ;
;       |bus_arbit:U0_bus_arbit|             ; 0 (0)               ; 1 (1)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|BUS:U0_BUS|bus_arbit:U0_bus_arbit                                                                             ; bus_arbit       ; work         ;
;       |mx3_32bit:U5_mx3_32bit|             ; 98 (98)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Top|BUS:U0_BUS|mx3_32bit:U5_mx3_32bit                                                                             ; mx3_32bit       ; work         ;
;    |ram:U1_ram|                            ; 325 (325)           ; 1056 (1056)               ; 0                 ; 0          ; 0    ; 0            ; |Top|ram:U1_ram                                                                                                    ; ram             ; work         ;
+--------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                           ;
+--------------------------------------------------------------------+-------------------------------------------------------------------------+
; Register name                                                      ; Reason for Removal                                                      ;
+--------------------------------------------------------------------+-------------------------------------------------------------------------+
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[33]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[33]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[5]               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[4]               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[21]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[12,20,25]        ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[29]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[28]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[13]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[8,15,16]         ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[20]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[0,5]             ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[6,17,25,28]      ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[24]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[9]               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[29]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[1]               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[2,6,10,11,13,14] ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[10]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[9]               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[24,27,31]        ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[30]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[23]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[31]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[19]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[26]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[11,15,22]        ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[22]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[3,7,30]          ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[17,18]           ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[16,18]           ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[1,7,27]          ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[32]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[23]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[12]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[21]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[8]               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp2[0,2,4,14,26]     ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[19]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[3]               ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[19]       ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[19]              ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]       ;
; ALUwMul:U2_ALUwMul|register32_r_en:U9_register32_r_en|q[31]        ; Merged with ALUwMul:U2_ALUwMul|register32_r_en:U9_register32_r_en|q[30] ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|multiplier_[64]        ; Merged with ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|multiplier_[63] ;
; ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[32]              ; Stuck at GND due to stuck port data_in                                  ;
; Total Number of Removed Registers = 69                             ;                                                                         ;
+--------------------------------------------------------------------+-------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1474  ;
; Number of registers using Synchronous Clear  ; 388   ;
; Number of registers using Synchronous Load   ; 64    ;
; Number of registers using Asynchronous Clear ; 418   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1372  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------+
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Top|ram:U1_ram|S_dout[0]                                        ;
; 3:1                ; 32 bits   ; 64 LEs        ; 0 LEs                ; 64 LEs                 ; Yes        ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|temp1[40]       ;
; 4:1                ; 31 bits   ; 62 LEs        ; 0 LEs                ; 62 LEs                 ; Yes        ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|multiplier_[17] ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |Top|ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|data_count[0]   ;
; 5:1                ; 31 bits   ; 93 LEs        ; 0 LEs                ; 93 LEs                 ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U9_register32_r_en|q[0]  ;
; 7:1                ; 32 bits   ; 128 LEs       ; 0 LEs                ; 128 LEs                ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U2_register32_r_en|q[7]  ;
; 8:1                ; 32 bits   ; 160 LEs       ; 0 LEs                ; 160 LEs                ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U3_register32_r_en|q[11] ;
; 9:1                ; 32 bits   ; 192 LEs       ; 0 LEs                ; 192 LEs                ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U4_register32_r_en|q[20] ;
; 10:1               ; 31 bits   ; 186 LEs       ; 0 LEs                ; 186 LEs                ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U5_register32_r_en|q[22] ;
; 11:1               ; 32 bits   ; 224 LEs       ; 192 LEs              ; 32 LEs                 ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U6_register32_r_en|q[8]  ;
; 12:1               ; 32 bits   ; 256 LEs       ; 0 LEs                ; 256 LEs                ; Yes        ; |Top|ALUwMul:U2_ALUwMul|register32_r_en:U7_register32_r_en|q[20] ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |Top|ALUwMul:U2_ALUwMul|en[6]                                    ;
; 11:1               ; 32 bits   ; 224 LEs       ; 224 LEs              ; 0 LEs                  ; No         ; |Top|BUS:U0_BUS|mx3_32bit:U5_mx3_32bit|y[27]                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|mx2_32bits:U11_mx2_32bits" ;
+------+-------+----------+------------------------------------------------+
; Port ; Type  ; Severity ; Details                                        ;
+------+-------+----------+------------------------------------------------+
; d1   ; Input ; Info     ; Stuck at GND                                   ;
+------+-------+----------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U6_cla32"                                              ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                  ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+
; b    ; Input  ; Info     ; Stuck at GND                                                                                             ;
; ci   ; Input  ; Info     ; Stuck at VCC                                                                                             ;
; co   ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|ASR65:U5_ASR65" ;
+----------+-------+----------+----------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                  ;
+----------+-------+----------+----------------------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                             ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                             ;
+----------+-------+----------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U4_cla65" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; ci   ; Input ; Info     ; Stuck at GND                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla32:U3_cla32" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                                                 ;
; ci   ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|ASR65:U2_ASR65" ;
+----------+-------+----------+----------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                  ;
+----------+-------+----------+----------------------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                             ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                             ;
+----------+-------+----------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65"                         ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; ci   ; Input  ; Info     ; Stuck at GND                                                                        ;
; co   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|ASR65:U0_ASR65" ;
+----------+-------+----------+----------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                  ;
+----------+-------+----------+----------------------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                             ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                             ;
+----------+-------+----------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32"                                  ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; co   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|ASR32:U10_ASR" ;
+----------+-------+----------+-----------------------------------------------+
; Port     ; Type  ; Severity ; Details                                       ;
+----------+-------+----------+-----------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                  ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                  ;
+----------+-------+----------+-----------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSR32:U9_LSR|mx4:U2_mx4" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; d3   ; Input ; Info     ; Stuck at GND                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSR32:U9_LSR|mx4:U1_mx4" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; d2   ; Input ; Info     ; Stuck at GND                                                ;
; d3   ; Input ; Info     ; Stuck at GND                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSR32:U9_LSR|mx4:U0_mx4" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; d1   ; Input ; Info     ; Stuck at GND                                                ;
; d2   ; Input ; Info     ; Stuck at GND                                                ;
; d3   ; Input ; Info     ; Stuck at GND                                                ;
+------+-------+----------+-------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSR32:U9_LSR" ;
+----------+-------+----------+----------------------------------------------+
; Port     ; Type  ; Severity ; Details                                      ;
+----------+-------+----------+----------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                 ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                 ;
+----------+-------+----------+----------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL|mx4:U31_mx4" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; d1   ; Input ; Info     ; Stuck at GND                                                 ;
; d2   ; Input ; Info     ; Stuck at GND                                                 ;
; d3   ; Input ; Info     ; Stuck at GND                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL|mx4:U30_mx4" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; d2   ; Input ; Info     ; Stuck at GND                                                 ;
; d3   ; Input ; Info     ; Stuck at GND                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL|mx4:U29_mx4" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; d3   ; Input ; Info     ; Stuck at GND                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL" ;
+----------+-------+----------+----------------------------------------------+
; Port     ; Type  ; Severity ; Details                                      ;
+----------+-------+----------+----------------------------------------------+
; shamt[1] ; Input ; Info     ; Stuck at GND                                 ;
; shamt[0] ; Input ; Info     ; Stuck at VCC                                 ;
+----------+-------+----------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|greater_than:U7_sgt|cla33:U1_cla33" ;
+------+-------+----------+------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                ;
+------+-------+----------+------------------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                                                           ;
; ci   ; Input ; Info     ; Stuck at GND                                                           ;
+------+-------+----------+------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|greater_than:U7_sgt|cla33:U0_cla33"               ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; a    ; Input  ; Info     ; Stuck at GND                                                                        ;
; ci   ; Input  ; Info     ; Stuck at GND                                                                        ;
; co   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U1_cla33" ;
+------+-------+----------+---------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                             ;
+------+-------+----------+---------------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                                                        ;
; ci   ; Input ; Info     ; Stuck at GND                                                        ;
+------+-------+----------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33|fa_v2:U8_fa_v2" ;
+------+-------+----------+------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                            ;
+------+-------+----------+------------------------------------------------------------------------------------+
; b    ; Input ; Info     ; Stuck at GND                                                                       ;
+------+-------+----------+------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33"                  ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; a    ; Input  ; Info     ; Stuck at GND                                                                        ;
; ci   ; Input  ; Info     ; Stuck at GND                                                                        ;
; co   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Port Connectivity Checks: "BUS:U0_BUS|mx3_32bit:U5_mx3_32bit" ;
+------+-------+----------+-------------------------------------+
; Port ; Type  ; Severity ; Details                             ;
+------+-------+----------+-------------------------------------+
; d0   ; Input ; Info     ; Stuck at GND                        ;
+------+-------+----------+-------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_ff             ; 1474                        ;
;     CLR               ; 29                          ;
;     CLR SCLR          ; 40                          ;
;     CLR SLD           ; 1                           ;
;     ENA               ; 1024                        ;
;     ENA CLR           ; 32                          ;
;     ENA CLR SCLR      ; 253                         ;
;     ENA CLR SCLR SLD  ; 63                          ;
;     SCLR              ; 32                          ;
; arriav_lcell_comb     ; 1080                        ;
;     extend            ; 287                         ;
;         7 data inputs ; 287                         ;
;     normal            ; 793                         ;
;         0 data inputs ; 1                           ;
;         2 data inputs ; 88                          ;
;         3 data inputs ; 53                          ;
;         4 data inputs ; 219                         ;
;         5 data inputs ; 165                         ;
;         6 data inputs ; 267                         ;
; boundary_port         ; 77                          ;
;                       ;                             ;
; Max LUT depth         ; 10.00                       ;
; Average LUT depth     ; 3.66                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:05     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Dec 03 16:49:43 2022
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Top -c Top
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file mx16_32bits.v
    Info (12023): Found entity 1: mx16_32bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mx16_32bits.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file cla32.v
    Info (12023): Found entity 1: cla32 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file top.v
    Info (12023): Found entity 1: Top File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/Top.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file aluwmul.v
    Info (12023): Found entity 1: ALUwMul File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ALUwMul.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file bus.v
    Info (12023): Found entity 1: BUS File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/BUS.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file ram.v
    Info (12023): Found entity 1: ram File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ram.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file bus_arbit.v
    Info (12023): Found entity 1: bus_arbit File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/bus_arbit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file bus_addr.v
    Info (12023): Found entity 1: bus_addr File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/bus_addr.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux.v
    Info (12023): Found entity 1: mx3_32bit File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mux.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file tb_ram.v
    Info (12023): Found entity 1: tb_ram File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/tb_ram.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file tb_bus.v
    Info (12023): Found entity 1: tb_bus File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/tb_bus.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file mx2_32bits.v
    Info (12023): Found entity 1: mx2_32bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mx2_32bits.v Line: 1
Info (12021): Found 21 design units, including 21 entities, in source file gates.v
    Info (12023): Found entity 1: _inv File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 1
    Info (12023): Found entity 2: _nand2 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 7
    Info (12023): Found entity 3: _and2 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 13
    Info (12023): Found entity 4: _or2 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 19
    Info (12023): Found entity 5: _xor2 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 25
    Info (12023): Found entity 6: _and3 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 38
    Info (12023): Found entity 7: _and4 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 44
    Info (12023): Found entity 8: _and5 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 50
    Info (12023): Found entity 9: _or3 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 56
    Info (12023): Found entity 10: _or4 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 62
    Info (12023): Found entity 11: _or5 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 68
    Info (12023): Found entity 12: _inv_4bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 74
    Info (12023): Found entity 13: _and2_4bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 80
    Info (12023): Found entity 14: _or2_4bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 86
    Info (12023): Found entity 15: _xor2_4bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 92
    Info (12023): Found entity 16: _xnor2_4bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 101
    Info (12023): Found entity 17: _inv_32bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 109
    Info (12023): Found entity 18: _and2_32bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 115
    Info (12023): Found entity 19: _or2_32bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 121
    Info (12023): Found entity 20: _xor2_32bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 127
    Info (12023): Found entity 21: _xnor2_32bits File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 140
Info (12021): Found 1 design units, including 1 entities, in source file fa_v2.v
    Info (12023): Found entity 1: fa_v2 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/fa_v2.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file clb4.v
    Info (12023): Found entity 1: clb4 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/clb4.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file cla4.v
    Info (12023): Found entity 1: cla4 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla4.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file alu32.v
    Info (12023): Found entity 1: alu32 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file multiplier.v
    Info (12023): Found entity 1: multiplier File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/multiplier.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file cla65.v
    Info (12023): Found entity 1: cla65 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla65.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file asr65.v
    Info (12023): Found entity 1: ASR65 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ASR65.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file asr32.v
    Info (12023): Found entity 1: ASR32 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ASR32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file cla33.v
    Info (12023): Found entity 1: cla33 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla33.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file lsl32.v
    Info (12023): Found entity 1: LSL32 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/LSL32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file lsl33.v
    Info (12023): Found entity 1: LSL33 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/LSL33.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file lsr32.v
    Info (12023): Found entity 1: LSR32 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/LSR32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file tb_multiplier.v
    Info (12023): Found entity 1: tb_multiplier File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/tb_multiplier.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file mx4.v
    Info (12023): Found entity 1: mx4 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mx4.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mx2.v
    Info (12023): Found entity 1: mx2 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mx2.v Line: 1
Info (12021): Found 2 design units, including 2 entities, in source file set_operand.v
    Info (12023): Found entity 1: less_than File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/set_operand.v Line: 1
    Info (12023): Found entity 2: greater_than File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/set_operand.v Line: 21
Info (12021): Found 1 design units, including 1 entities, in source file tb_alu32.v
    Info (12023): Found entity 1: tb_alu32 File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/tb_alu32.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file register32_r_en.v
    Info (12023): Found entity 1: register32_r_en File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/register32_r_en.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file read_operation.v
    Info (12023): Found entity 1: read_operation File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/read_operation.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file _8_to_1_mux.v
    Info (12023): Found entity 1: _8_to_1_MUX File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/_8_to_1_MUX.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file tb_aluwmul.v
    Info (12023): Found entity 1: tb_ALUwMul File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/tb_ALUwMul.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file tb_top.v
    Info (12023): Found entity 1: tb_Top File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/tb_Top.v Line: 3
Warning (10236): Verilog HDL Implicit Net warning at gates.v(32): created implicit net for "inv_b" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 32
Info (12127): Elaborating entity "Top" for the top level hierarchy
Info (12128): Elaborating entity "BUS" for hierarchy "BUS:U0_BUS" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/Top.v Line: 13
Info (12128): Elaborating entity "bus_arbit" for hierarchy "BUS:U0_BUS|bus_arbit:U0_bus_arbit" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/BUS.v Line: 32
Info (12128): Elaborating entity "bus_addr" for hierarchy "BUS:U0_BUS|bus_addr:U1_bus_addr" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/BUS.v Line: 33
Info (12128): Elaborating entity "mx3_32bit" for hierarchy "BUS:U0_BUS|mx3_32bit:U5_mx3_32bit" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/BUS.v Line: 34
Info (12128): Elaborating entity "ram" for hierarchy "ram:U1_ram" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/Top.v Line: 14
Info (12128): Elaborating entity "ALUwMul" for hierarchy "ALUwMul:U2_ALUwMul" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/Top.v Line: 15
Info (12128): Elaborating entity "alu32" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ALUwMul.v Line: 21
Info (12128): Elaborating entity "_inv_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_inv_32bits:U0_NOTA" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 11
Info (12128): Elaborating entity "_and2_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_and2_32bits:U2_AND" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 13
Info (12128): Elaborating entity "_or2_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_or2_32bits:U3_OR" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 14
Info (12128): Elaborating entity "_xor2_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_xor2_32bits:U4_XOR" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 15
Info (12128): Elaborating entity "_xor2_4bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_xor2_32bits:U4_XOR|_xor2_4bits:U0_xor2_4bits" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 130
Info (12128): Elaborating entity "_xor2" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_xor2_32bits:U4_XOR|_xor2_4bits:U0_xor2_4bits|_xor2:U0_xor2" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 95
Info (12128): Elaborating entity "_inv" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_xor2_32bits:U4_XOR|_xor2_4bits:U0_xor2_4bits|_xor2:U0_xor2|_inv:inv0" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 31
Info (12128): Elaborating entity "_and2" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_xor2_32bits:U4_XOR|_xor2_4bits:U0_xor2_4bits|_xor2:U0_xor2|_and2:and0" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 33
Info (12128): Elaborating entity "_or2" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_xor2_32bits:U4_XOR|_xor2_4bits:U0_xor2_4bits|_xor2:U0_xor2|_or2:or0" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 35
Info (12128): Elaborating entity "_xnor2_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_xnor2_32bits:U5_XNOR" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 16
Info (12128): Elaborating entity "_xnor2_4bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_xnor2_32bits:U5_XNOR|_xnor2_4bits:U0_xnor2_4bits" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 143
Info (12128): Elaborating entity "_inv_4bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|_xnor2_32bits:U5_XNOR|_xnor2_4bits:U0_xnor2_4bits|_inv_4bits:U1_inv_4bits" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/gates.v Line: 106
Info (12128): Elaborating entity "less_than" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 17
Info (12128): Elaborating entity "cla33" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/set_operand.v Line: 9
Warning (10034): Output port "co" at cla33.v(6) has no driver File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla33.v Line: 6
Info (12128): Elaborating entity "cla4" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33|cla4:U0_cla4" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla33.v Line: 10
Info (12128): Elaborating entity "clb4" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb4" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla4.v Line: 10
Info (12128): Elaborating entity "_and3" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb4|_and3:U11_and3" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/clb4.v Line: 30
Info (12128): Elaborating entity "_or3" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb4|_or3:U12_or3" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/clb4.v Line: 31
Info (12128): Elaborating entity "_and4" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb4|_and4:U15_and4" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/clb4.v Line: 36
Info (12128): Elaborating entity "_or4" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb4|_or4:U16_or4" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/clb4.v Line: 37
Info (12128): Elaborating entity "_and5" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb4|_and5:U20_and5" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/clb4.v Line: 43
Info (12128): Elaborating entity "_or5" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33|cla4:U0_cla4|clb4:U4_clb4|_or5:U21_or4" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/clb4.v Line: 44
Info (12128): Elaborating entity "fa_v2" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|less_than:U6_slt|cla33:U0_cla33|cla4:U0_cla4|fa_v2:U0_fa" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla4.v Line: 11
Info (12128): Elaborating entity "greater_than" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|greater_than:U7_sgt" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 18
Info (12128): Elaborating entity "LSL32" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 19
Info (12128): Elaborating entity "mx4" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL|mx4:U0_mx4" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/LSL32.v Line: 7
Info (12128): Elaborating entity "mx2" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL|mx4:U0_mx4|mx2:U0_mx2" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mx4.v Line: 8
Info (12128): Elaborating entity "_nand2" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSL32:U8_LSL|mx4:U0_mx4|mx2:U0_mx2|_nand2:U1_nand2" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/mx2.v Line: 10
Info (12128): Elaborating entity "LSR32" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|LSR32:U9_LSR" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 20
Info (12128): Elaborating entity "ASR32" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|ASR32:U10_ASR" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 21
Info (12128): Elaborating entity "mx2_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|mx2_32bits:U11_ADD_SUB" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 22
Info (12128): Elaborating entity "cla32" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|cla32:U12_cla32" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 23
Info (12128): Elaborating entity "mx16_32bits" for hierarchy "ALUwMul:U2_ALUwMul|alu32:U0_alu32|mx16_32bits:U13_" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/alu32.v Line: 24
Info (12128): Elaborating entity "multiplier" for hierarchy "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ALUwMul.v Line: 22
Info (12128): Elaborating entity "ASR65" for hierarchy "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|ASR65:U0_ASR65" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/multiplier.v Line: 16
Info (12128): Elaborating entity "cla65" for hierarchy "ALUwMul:U2_ALUwMul|multiplier:U1_multiplier|cla65:U1_cla65" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/multiplier.v Line: 17
Warning (10034): Output port "co" at cla65.v(5) has no driver File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/cla65.v Line: 5
Info (12128): Elaborating entity "register32_r_en" for hierarchy "ALUwMul:U2_ALUwMul|register32_r_en:U2_register32_r_en" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ALUwMul.v Line: 25
Info (12128): Elaborating entity "read_operation" for hierarchy "ALUwMul:U2_ALUwMul|read_operation:U10_read_operation" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ALUwMul.v Line: 35
Info (12128): Elaborating entity "_8_to_1_MUX" for hierarchy "ALUwMul:U2_ALUwMul|read_operation:U10_read_operation|_8_to_1_MUX:U0_8_to_1_MUX" File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/read_operation.v Line: 7
Info (276014): Found 1 instances of uninferred RAM logic
    Info (276007): RAM logic "ram:U1_ram|mem" is uninferred due to asynchronous read logic File: C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/ram.v Line: 7
Warning (12241): 1 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (286030): Timing-Driven Synthesis is running
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/output_files/Top.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 2466 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 44 input pins
    Info (21059): Implemented 33 output pins
    Info (21061): Implemented 2389 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4968 megabytes
    Info: Processing ended: Sat Dec 03 16:50:45 2022
    Info: Elapsed time: 00:01:02
    Info: Total CPU time (on all processors): 00:00:38


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/18.1/assignment/Project_2_2021202058/Top/output_files/Top.map.smsg.


