# Serie 2 ‚Äì Ejercicio 1: Implementaci√≥n de una ALU personalizada en Logisim

## üìñ Instrucciones
La ALU deb√≠a cumplir con los siguientes requisitos:
- Operar con un tama√±o de palabra **N bits** calculado en funci√≥n del n√∫mero de carn√©:  

\[
N = (2 \times \text{√∫ltimo d√≠gito}) - (\text{pen√∫ltimo d√≠gito})
\]

Para mi carn√© `16698`:  

\[
N = (2 \times 8) - 9 = 7 \, \text{bits}
\]

- Implementar inicialmente **4 operaciones b√°sicas**:
  - Suma  
  - Resta  
  - AND  
  - OR  

- Extender la funcionalidad de **4 a 6 operaciones**, agregando:
  - Shift Left (desplazamiento a la izquierda)  
  - Shift Right (desplazamiento a la derecha)  

- El bloque de control (**ALUControl**) se ampli√≥ para soportar las 6 operaciones.  
- Se utiliz√≥ **dise√±o jer√°rquico en Logisim**.

---

## ‚öôÔ∏è Dise√±o de la ALU en Logisim

### Versi√≥n 1 ‚Äì 4 operaciones
La primera versi√≥n de la ALU se dise√±√≥ con entradas de **7 bits** (`A` y `B`) y salida de **8 bits** (incluyendo el `CarryOut`).  

Operaciones disponibles:
- `00`: Suma  
- `01`: Resta (implementada con complemento a 2)  
- `10`: AND  
- `11`: OR  

### Versi√≥n 2 ‚Äì 6 operaciones
En la segunda versi√≥n se ampli√≥ el **ALUControl** para soportar dos operaciones adicionales:
- Shift Left  
- Shift Right  

El resultado de los **shifts** se conecta como entrada auxiliar para las 4 operaciones anteriores, extendiendo as√≠ la funcionalidad sin duplicar l√≥gica innecesaria.

---

## üìä Caracter√≠sticas del dise√±o
- **Entradas:**  
  - `A` (7 bits)  
  - `B` (7 bits)  
  - `ALUControl` (4 bits, selecciona entre 6 operaciones)  

- **Salida:**  
  - `Resultado` (7 bits)  
  - `Flags`:  
    - `Cero` (cuando el resultado es 0)  
    - `Neg` (cuando el resultado es negativo)  
    - `CarryOut` (de la suma/resta)  
    - `Overflow` (detectado al comparar `carry[6]` y `carry[5]`)  

---

## üé• Video explicativo
üîó [Explicaci√≥n ALU en Logisim ‚Äì Serie 2, Ejercicio 1](https://youtu.be/uXdzYs134HA)

---


## Ejercicio 2 ‚Äì Implementaci√≥n en Vivado (SystemVerilog)

- En este segundo ejercicio, se replic√≥ la misma l√≥gica dise√±ada en Logisim pero implementada en SystemVerilog dentro de Vivado.

### Caracter√≠sticas:

- **Entradas:** A[6:0], B[6:0] (operandos de 7 bits).

- Control de operaci√≥n expandido para soportar 6 funciones.

- **Salidas:** Resultado[6:0], CarryOut, Overflow, Negativo y Cero.

- Para la suma se utiliza un circuito sumador FullAdder anidados para 7 bits.

- La l√≥gica de Overflow y CarryOut se maneja en funci√≥n de si la operaci√≥n es suma o resta.

- El shifter mantiene el mismo comportamiento circular que en Logisim.


## Video explicativo

üîó [Explicaci√≥n ALU en Logisim ‚Äì Serie 2, Ejercicio 1](https://youtu.be/xe6qaLfySUM)