{"patent_id": "10-2023-0057612", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0160824", "출원번호": "10-2023-0057612", "발명의 명칭": "신경망 추론 과정의 연산 생략 장치 및 방법", "출원인": "한국항공대학교산학협력단", "발명자": "김태환"}}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "신경망 추론 과정의 연산 생략 방법에 있어서,(a) 신경망의 추론 과정에서 수행되는 단위 연산의 연산 유형 및 상기 단위 연산을 위한 피연산자를 획득하는단계; 및(b) 상기 피연산자 중 미리 설정된 기준값에 해당하는 피연산자가 존재하는지 여부에 따라 상기 단위 연산에 대응하는 연산 결과를 도출하는 단계,를 포함하는, 방법."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 (b) 단계는,상기 연산 유형에 따라 상기 단위 연산에 대하여 미리 설정되는 상기 연산 결과를 출력하는 것인, 방법."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 기준값은 0을 포함하는 것인, 방법."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 연산 유형은 하이퍼볼릭 탄젠트 함수를 포함하는 제1활성화 함수 연산을 포함하고,상기 (b) 단계는,상기 제1활성화 함수 연산에 대응하여 상기 연산 결과를 0으로 출력하는 것인, 방법."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에 있어서,상기 연산 유형은 시그모이드 함수를 포함하는 제2활성화 함수 연산을 포함하고,상기 (b) 단계는,상기 제2활성화 함수 연산에 대응하여 상기 연산 결과를 1/2으로 출력하는 것인, 방법."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제3항에 있어서,상기 연산 유형은 요소별 곱셈 연산을 포함하고,상기 (b) 단계는,상기 요소별 곱셈 연산에 대응하여 상기 연산 결과를 0으로 출력하는 것인, 방법."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,공개특허 10-2024-0160824-3-상기 신경망은 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망을 포함하는 것을 특징으로 하는, 방법."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 (a) 단계에서,상기 피연산자는 상기 순환 신경망의 게이트 구조 정보에 기초하여 결정되는 것인, 방법."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "신경망 추론 과정의 연산 생략 장치에 있어서,신경망의 추론 과정에서 수행되는 단위 연산의 연산 유형 및 상기 단위 연산을 위한 피연산자를 획득하는 연산정보 획득부; 및상기 피연산자 중 미리 설정된 기준값에 해당하는 피연산자가 존재하는지 여부에 따라 상기 단위 연산에 대응하는 연산 결과를 도출하는 연산 수행부,를 포함하는, 장치."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 기준값은 0을 포함하고,상기 연산 수행부는,상기 연산 유형에 따라 상기 단위 연산에 대하여 미리 설정되는 상기 연산 결과를 출력하는 것인, 장치."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,상기 연산 유형은 하이퍼볼릭 탄젠트 함수를 포함하는 제1활성화 함수 연산을 포함하고,상기 연산 수행부는,상기 제1활성화 함수 연산에 대응하여 상기 연산 결과를 0으로 출력하는 것인, 장치."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제10항에 있어서,상기 연산 유형은 시그모이드 함수를 포함하는 제2활성화 함수 연산을 포함하고,상기 연산 수행부는,상기 제2활성화 함수 연산에 대응하여 상기 연산 결과를 1/2으로 출력하는 것인, 장치."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제10항에 있어서,상기 연산 유형은 요소별 곱셈 연산을 포함하고,상기 연산 수행부는,상기 요소별 곱셈 연산에 대응하여 상기 연산 결과를 0으로 출력하는 것인, 장치."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제9항에 있어서,공개특허 10-2024-0160824-4-상기 신경망은 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망을 포함하는 것을 특징으로 하는, 장치."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 연산 정보 획득부는,상기 순환 신경망의 게이트 구조 정보에 기초하여 상기 피연산자를 결정하는 것인, 장치."}
{"patent_id": "10-2023-0057612", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제1항 내지 제8항 중 어느 한 항의 방법을 컴퓨터에서 실행하기 위한 프로그램을 기록한 컴퓨터에서 판독 가능한 기록매체."}
{"patent_id": "10-2023-0057612", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "신경망 추론 과정의 연산 생략 장치 및 방법이 개시되며, 본원의 일 실시예에 따른 신경망 추론 과정의 연산 생 략 방법은, (a) 신경망의 추론 과정에서 수행되는 단위 연산의 연산 유형 및 상기 단위 연산을 위한 피연산자를 획득하는 단계 및 (b) 상기 피연산자 중 미리 설정된 기준값에 해당하는 피연산자가 존재하는지 여부에 따라 상 기 단위 연산에 대응하는 연산 결과를 도출하는 단계를 포함할 수 있다."}
{"patent_id": "10-2023-0057612", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본원은 신경망 추론 과정의 연산 생략 장치 및 방법에 관한 것이다. 예를 들면, 본원은 장단기 메모리 기반의 순환 신경망 추론 과정의 연산 생략 기법에 관한 것이다. 본 연구는 경기도지역협력연구센터(GRRC)의 “3차원 공간 데이터 처리 및 서비스 기술 연구” 과제의 연구비에 의해 지원되었다(연구기간: 2022-07-01 ~ 2023-06-30, 과제번호: GRRC항공2017-B02)."}
{"patent_id": "10-2023-0057612", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "장단기 메모리(LSTM: Long Short-Term Memory)는 시계열 데이터의 패턴을 찾아낼 수 있는 대표적인 인공신경망 으로 단일 셀에 동일한 가중치를 반복 사용하여 결과값을 추론한다. 이러한, 장단기 메모리는 총 4개의 게이트를 포함하는 구조로 이루어져 있으며, 각 게이트 별 가중치 연산과 게 이트 간의 연산이 존재하여 큰 연산량을 요구한다. 또한, 입력되는 시계열 데이터의 시퀀스가 길어질수록 추론 을 위한 연산량이 비례하여 증가하게 된다. 또한, 전술한 장단기 메모리와 같이 게이트 순환 유닛(GRU: Gated Recurrent Unit)과 순환 신경망(RNN: Recurrent Neural Network)도 동일하게 큰 연산량을 요구하며, 마찬가지로 데이터의 시퀀스가 길어질수록 연산 량이 증가하게 되는 특성을 가진다. 이에 따라, 장단기 메모리와 같이 복잡한 연산이 필요한 다양한 신경망 기반의 인공지능 모델에서 연산량과 연 산 소요 시간을 감소시킴으로써 성능을 개선할 수 있는 기법의 개발이 요구되는 실정이다. 본원의 배경이 되는 기술은 한국등록특허공보 제10-2107077호에 개시되어 있다."}
{"patent_id": "10-2023-0057612", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 입력값이 미리 설정된 특정한 값일 때 해당 연산 의 결과를 연산 수행 없이도 결정할 수 있는 경우 해당 연산이 생략되도록 하여 연산량 및 소요 시간을 감소시 킬 수 있는 신경망 추론 과정의 연산 생략 장치 및 방법을 제공하려는 것을 목적으로 한다. 다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다."}
{"patent_id": "10-2023-0057612", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 일 실시예에 따른 신경망 추론 과정의 연산 생 략 방법은, (a) 신경망의 추론 과정에서 수행되는 단위 연산의 연산 유형 및 상기 단위 연산을 위한 피연산자를 획득하는 단계 및 (b) 상기 피연산자 중 미리 설정된 기준값에 해당하는 피연산자가 존재하는지 여부에 따라 상기 단위 연산에 대응하는 연산 결과를 도출하는 단계를 포함할 수 있다. 또한, 상기 (b) 단계는, 상기 연산 유형에 따라 상기 단위 연산에 대하여 미리 설정되는 상기 연산 결과를 출력 할 수 있다. 또한, 상기 기준값은 0을 포함할 수 있다. 또한, 상기 연산 유형은 하이퍼볼릭 탄젠트 함수를 포함하는 제1활성화 함수 연산을 포함할 수 있다. 또한, 상기 (b) 단계는, 상기 제1활성화 함수 연산에 대응하여 상기 연산 결과를 0으로 출력할 수 있다. 또한, 상기 연산 유형은 시그모이드 함수를 포함하는 제2활성화 함수 연산을 포함할 수 있다. 또한, 상기 (b) 단계는, 상기 제2활성화 함수 연산에 대응하여 상기 연산 결과를 1/2으로 출력할 수 있다. 또한, 상기 연산 유형은 요소별 곱셈 연산을 포함할 수 있다. 또한, 상기 (b) 단계는, 상기 요소별 곱셈 연산에 대응하여 상기 연산 결과를 0으로 출력할 수 있다. 또한, 상기 신경망은 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망을 포함할 수 있다. 또한, 상기 (a) 단계에서, 상기 피연산자는 상기 순환 신경망의 게이트 구조 정보에 기초하여 결정될 수 있다. 한편, 본원의 일 실시예에 따른 신경망 추론 과정의 연산 생략 장치는, 신경망의 추론 과정에서 수행되는 단위 연산의 연산 유형 및 상기 단위 연산을 위한 피연산자를 획득하는 연산 정보 획득부 및 상기 피연산자 중 미리 설정된 기준값에 해당하는 피연산자가 존재하는지 여부에 따라 상기 단위 연산에 대응하는 연산 결과를 도출하 는 연산 수행부를 포함할 수 있다. 또한, 상기 연산 수행부는, 상기 연산 유형에 따라 상기 단위 연산에 대하여 미리 설정되는 상기 연산 결과를 출력할 수 있다. 또한, 상기 연산 수행부는, 상기 제1활성화 함수 연산에 대응하여 상기 연산 결과를 0으로 출력할 수 있다. 또한, 상기 연산 수행부는, 상기 제2활성화 함수 연산에 대응하여 상기 연산 결과를 1/2으로 출력할 수 있다. 또한, 상기 연산 수행부는, 상기 요소별 곱셈 연산에 대응하여 상기 연산 결과를 0으로 출력할 수 있다. 또한, 상기 연산 정보 획득부는, 상기 순환 신경망의 게이트 구조 정보에 기초하여 상기 피연산자를 결정할 수 있다. 상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예 시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다."}
{"patent_id": "10-2023-0057612", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "전술한 본원의 과제 해결 수단에 의하면, 입력값이 미리 설정된 특정한 값일 때 해당 연산의 결과를 연산 수행 없이도 결정할 수 있는 경우 해당 연산이 생략되도록 하여 연산량 및 소요 시간을 감소시킬 수 있는 신경망 추 론 과정의 연산 생략 장치 및 방법을 제공할 수 있다. 전술한 본원의 과제 해결 수단에 의하면, 추론 과정에서 실시간으로 연산 생략을 적용하므로, 추론 과정에 선행 하는 전처리 프로세스가 필요하지 않은 이점이 있다. 전술한 본원의 과제 해결 수단에 의하면, 하드웨어 관점에서는 시스템의 처리 속도를 향상시키고 전력 소비를 줄일 수 있으며, 소프트웨어 관점에서는 모델을 더 빠르게 추론시키고 배포할 수 있도록 지원할 수 있다. 전술한 본원의 과제 해결 수단에 의하면, 생략한 연산의 결과와 동일한 결과값을 출력하여 연산의 결과값을 변 화시키지 않으므로 추론 성능의 저하 없이도 연산량 및 소요 시간을 감소시킬 수 있다. 다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다."}
{"patent_id": "10-2023-0057612", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분 은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 본원 명세서 전체에서, 어떤 부분이 다른 부분과 \"연결\"되어 있다고 할 때, 이는 \"직접적으로 연결\"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 \"전기적으로 연결\" 또는 \"간접적으로 연결\"되어 있는 경우 도 포함한다. 본원 명세서 전체에서, 어떤 부재가 다른 부재 \"상에\", \"상부에\", \"상단에\", \"하에\", \"하부에\", \"하단에\" 위치 하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존 재하는 경우도 포함한다. 본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원은 신경망 추론 과정의 연산 생략 장치 및 방법에 관한 것이다. 예를 들면, 본원은 장단기 메모리 기반의 순환 신경망 추론 과정의 연산 생략 기법에 관한 것이다. 도 1은 본원의 일 실시예에 따른 신경망 추론 과정의 연산 생략 장치를 포함하는 신경망 추론 시스템의 개략적 인 구성도이다. 도 1을 참조하면, 본원의 일 실시예에 따른 신경망 추론 시스템은 본원의 일 실시예에 따른 신경망 추론 과 정의 연산 생략 장치(이하, '연산 생략 장치'라 한다.), 스토리지 및 사용자 단말을 포함 할 수 있다. 연산 생략 장치, 스토리지 및 사용자 단말 상호간은 네트워크를 통해 통신할 수 있다. 네트 워크는 단말들 및 서버들과 같은 각각의 노드 상호간에 정보 교환이 가능한 연결 구조를 의미하는 것으로, 이러한 네트워크의 일 예에는, 3GPP(3rd Generation Partnership Project) 네트워크, LTE(Long Term Evolution) 네트워크, 5G 네트워크, WIMAX(World Interoperability for Microwave Access) 네트워크, 인터넷 (Internet), LAN(Local Area Network), Wireless LAN(Wireless Local Area Network), WAN(Wide Area Network), PAN(Personal Area Network), wifi 네트워크, 블루투스(Bluetooth) 네트워크, 위성 방송 네트워크, 아날로그 방송 네트워크, DMB(Digital Multimedia Broadcasting) 네트워크 등이 포함되나 이에 한정되지는 않 는다. 사용자 단말은 예를 들면, 스마트폰(Smartphone), 스마트패드(SmartPad), 태블릿 PC등과 PCS(Personal Communication System), GSM(Global System for Mobile communication), PDC(Personal Digital Cellular), PHS(Personal Handyphone System), PDA(Personal Digital Assistant), IMT(International Mobile Telecommunication)-2000, CDMA(Code Division Multiple Access)-2000, W-CDMA(W-Code Division Multiple Access), Wibro(Wireless Broadband Internet) 단말기 같은 모든 종류의 무선 통신 장치일 수 있다. 본원의 실 시예에 관한 설명에서 사용자 단말은 예를 들면 신경망을 이용한 추론을 수행하는 엣지 디바이스일 수 있으며, 사용자 단말을 통해 수행되는 신경망의 연산 중 적어도 일부가 본원에서 개시하는 연산 생략장치에 의해 생략(스킵)됨으로써 사용자 단말에서 수행되는 추론 동작에 필요한 연산량 및 연산 시간 이 감소되는 것일 수 있다. 또한, 본원의 실시예에 관한 설명에서 스토리지는 신경망의 학습 및 추론을 위한 각종 데이터(입출력 데이터 등), 가중치 정보 등이 기록(저장)되는 디바이스로서, 본원의 일 실시예에 따르면, 스토리지는 사 용자 단말에 탑재되는 형태로 구비되는 것이거나, 사용자 단말과 별도로 독립적으로 구비되는 메모리 디바이스, 서버 등일 수 있다. 또한, 도 1에는 연산 생략 장치가 사용자 단말과 독립적으로 구비되는 것으로 도시되어 있으나, 이에 만 한정되는 것은 아니며, 본원의 구현예에 따라서 연산 생략 장치는 신경망의 추론을 수행하는 과정에 서 연산량 및 연산 시간을 감소시키도록 사용자 단말에 탑재(설치, 마운트)되는 것일 수 있다. 한편, 도 1을 참조하면, 본원에서 개시하는 신경망은 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망을 포함할 수 있다. 구체적으로 장단기 메모리(LSTM) 기반의 순환 신경망은 시계열 데이터의 패턴을 탐색할 수 있는 인공 신경망으 로 단일 셀에 동일한 가중치를 반복 사용하여 결과값을 추론하며, 복수의 게이트(예를 들면, 4개의 게이트)를 포함하는 구조로 이루어져 있으며, 각 게이트 별 가중치 연산과 게이트 간의 연산이 요구되기 때문에 큰 연산량 이 필요하며, 시계열 데이터의 시퀀스가 길어질수록 연산량이 비례하여 증가하는 특징을 가진다. 특히, 장단기 메모리 기반의 신경망은 내적 연산, 활성화 함수, 요소별 곱셈/덧셈 연산 등의 단위 연산을 포함 하며, 기존에 개발된 장단기 메모리 기반 신경망은 각각의 단위 연산을 생략할 수 없고, 활성화 함수와 요소별 곱셈과 같은 복잡한 연산을 필수적으로 수행해야 했기 때문에 연산량이 상대적으로 큰 문제가 있었다. 이와 관련하여 본원에서 개시하는 연산 생략 장치는 신경망의 추론 과정에서 수행되는 단위 연산의 유형에 따라, 입력값(피연산자)이 특정한 값일 때 해당 단위 연산의 결과(출력)를 실제 단위 연산을 수행하지 않고도 미리 예상할 수 있는 경우, 해당 단위 연산을 생략하도록 동작함으로써, 전술한 활성화 함수 연산, 요소별 곱셈 연산 같은 복잡한 요소별 연산을 효과적으로 생략하면서 수행할 수 있다. 이와 관련하여, 신경망의 추론 과정에서 처리되는 실제 데이터는 매우 소수의 특성만이 유용한 신호를 제공 하는 경우가 많고, 대부분의 피쳐 값이 0이거나 매우 작은 값을 가져 입력에서 0의 비율이 매우 높다. 따라서, 입력값, 중간 결과값 등의 요소가 0일 경우 해당 연산을 생략 가능하도록 추론 과정을 설계하면, 신경망의 연산 효율을 제고할 수 있다. 종합하면, 본원에서 개시하는 연산 생략 장치는 장단기 메모리 등의 순환 신경망을 포함하는 신경망의 추론 과정에서 수행되는 각각의 단위 연산의 연산 유형 및 해당 단위 연산을 위한 피연산자(입력값)를 획득하고, 획득한 피연산자 중 미리 설정된 기준값에 해당하는 피연산자가 존재하는지 여부에 따라 해당 단위 연산에 대응하는 연산 결과(즉, 미리 예상(파악)된 연산 결과값)를 도출하고, 해당 단위 연산은 생략되도록 할 수 있다. 달리 말해, 연산 생략 장치는 신경망의 추론 과정에서 수행되는 단위 연산의 연산 유형에 따라 해당 단 위 연산에 대하여 미리 설정되는 연산 결과를 출력할 수 있으며, 본원의 실시예에 관한 설명에서 연산 유형은 하이퍼볼릭 탄젠트 함수를 포함하는 제1활성화 함수 연산, 시그모이드 함수를 포함하는 제2활성화 함수 연산, 요소별 곱셉 연산, 내적 연산 등을 포함할 수 있으나, 이에만 한정되는 것은 아니며, 종래에 이미 공지되었거나 향후 개발될 수 있는 신경망의 유형, 네트워크 구조 등에 따라 다양한 단위 연산을 포함하도록 설계될 수 있 다. 이하에서는 도 2 내지 도 4를 참조하여 연산 생략 장치의 구체적인 기능 및 동작에 대하여 설명하도록 한 다. 도 2는 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망의 입력 게이트에 대하여 적용되는 연산 생 략 프로세스를 설명하기 위한 개념도이고, 도 3은 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망 의 망각 게이트에 대하여 적용되는 연산 생략 프로세스를 설명하기 위한 개념도이고, 도 4는 장단기 메모리 (Long Short-Term Memory) 기반의 순환 신경망의 출력 게이트에 대하여 적용되는 연산 생략 프로세스를 설명하 기 위한 개념도이다. 도 2 내지 도 4를 참조하면, 연산 생략 장치에 의해 단위 연산을 생략하기 위하여 설정되는 기준값은 0을 포함할 수 있으며, 연산 생략 장치는 단위 연산이 제1활성화 함수 연산(하이퍼볼릭 탄젠트 함수연산)이고, 피연산자(입력값)가 0일 경우, 0의 출력값을 반환(도출)하고, 단위 연산이 제2활성화 함수 연산(시 그모이드 함수)이고, 피연산자(입력값)가 0일 경우, 1/2의 출력값을 반환(도출)할 수 있다. 또한, 연산 생략 장 치는 단위 연산이 요소별 곱셈 연산이고, 피연산자(입력값) 중 어느 하나의 피연산자가 0일 경우, 다른 피 연산자의 값과 무관하게 0의 출력값을 반환(도출)할 수 있다. 이렇듯, 연산 생략 장치는 피연산자(입력값)가 미리 설정된 특정한 값(기준값)일 경우, 해당 단위 연산의 출력값을 해당 단위 연산의 실제 수행 없이도 도출할 수 있어 추론 성능 저하 없이 연산량과 소요 시간을 감소 시킬 수 있다. 또한, 도 2내지 도 4에서 블록 A로 표시된 연산 분기는 단위 연산의 연산 유형이 제1활성화 함수(하이퍼볼릭 탄 젠트 함수) 연산인 경우 수행되는 단위 연산 생략 프로세스를 나타낸 것이고, 도 2 내지 도 4에서 블록 B로 표 시된 연산 분기는 단위 연산의 연산 유형이 제2활성화 함수(시그모이드 함수) 연산인 경우 수행되는 단위 연산 생략 프로세스를 나타낸 것이다. 이와 관련하여 도 2 내지 도 4를 참조하면, 연산 생략 장치는 장단기 메모리(LSTM)를 이루는 게이트 구조 각각에 대응하여 제1활성화 함수 및 제2활성화 함수를 순차적으로 적용하는 복수의 단위 연산을 수행하되, 각 게이트 구조에 입력되는 입력값(피연산자)에 따라 제1활성화 함수 연산 및 제2활성화 함수 연산 중 적어도 하나 의 단위 연산이 생략되는 것일 수 있다. 또한, 연산 생략 장치는 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망의 게이트 구조 정보 에 기초하여 각 단위 연산의 피연산자를 결정(획득)할 수 있다. 참고로, 이하에서 설명하는 도 2 내지 도 4에 관한 설명에서 입력 게이트의 출력값은 변수 i로 표시되고, 망각 게이트의 출력값은 변수 f로 표시되고, 출력 게이트의 출력값은 변수 o로 표시될 수 있다. 구체적으로 도 2의 블록 A를 참조하면, 연산 생략 장치는 장단기 메모리(LSTM) 기반의 신경망에서 단기 기억된 데이터와 입력을 합산하여 장기 기억을 위한 신호로 변환한 후, 어떤 신호를 어느 정도의 무게(가중치) 로 장기 기억에 저장할지 제어하는 역할을 수행하는 입력 게이트에 대하여, 신경망의 입력 데이터(x)의 전치 행렬(xT)과 제1가중치 행렬(Wc)을 곱한 값(c')을 제1활성화 함수의 피연산자(c')로 획득하고, 획득한 피연 산자(c')가 기준값에 해당하면('NO'), 해당 블록의 출력값인 ic 값을 제1활성화 함수 연산을 수행하지 않고 0으로 도출할 수 있으며, 이 때 블록 B에 도시된 제2활성화 함수 연산 역시, 제1활성화 함수 연산과 마찬가지로 생략되는 것일 수 있다. 이와 달리, 획득한 피연산자(c')가 기준값에 해당하지 않으면('YES'), 연산 생략 장치는 피연산자(c') 에 하이퍼볼릭 탄젠트 함수 연산을 수행하여 제1기억 정보(c)를 산출할 수 있다(c = tanh(c')). 다음으로, 도 2의 블록 B를 참조하면, 연산 생략 장치는 제2활성화 함수 연산의 피연산자로서 입력 데이터 (x)의 전치 행렬(xT)과 제2가중치 행렬(WI)을 곱한 값(i')을 피연산자(i')로 획득하고, 획득한 피연산자(i')가 기준값에 해당하면('NO'), 해당 블록의 출력값인 ic 값을 제2활성화 함수 연산을 수행하지 않고 제1기억 정 보(c)에 1/2을 곱한 값으로 도출할 수 있다(달리 말해, 시그모이드 함수의 출력값을 1/2로 연산 수행 없이 도출 함). 이와 달리, 획득한 피연산자(i')가 기준값에 해당하지 않으면('YES'), 연산 생략 장치는 피연산자(i') 에 시그모이드 함수 연산을 수행하여 제2기억 정보(i)를 산출할 수 있으며(i = sigmoid(i')), 이에 따라 해당 블록의 출력값은 제2기억 정보(i)와 제1기억 정보(c)를 곱한 값으로 도출된다(ic= i x c). 또한, 도 3의 블록 A를 참조하면, 연산 생략 장치는 장단기 메모리(LSTM) 기반의 신경망에서 이전 셀에 서의 각각의 장기 기억에 대해 시그모이드 함수의 출력 값을 이용하여 해당 정보를 취사 선택하는 역할을 수행 하는 망각 게이트(forget gate, 12)에 대하여, 이전 셀의 장기 기억 데이터(c-1)를 제1활성화 함수의 피연산자 (c-1)로 획득하고, 획득한 피연산자(c-1)가 기준값에 해당하면('NO'), 해당 블록의 출력값인 C 값을 제1활성 화 함수 연산을 수행하지 않고 입력 게이트를 통해 도출된 ic 값으로 유지(달리 말해, 제1활성화 함수 연산 의 출력값을 0으로 취급)할 수 있으며, 이 때 블록 B에 도시된 제2활성화 함수 연산 역시, 제1활성화 함수 연산 과 마찬가지로 생략되는 것일 수 있다. 한편, 연산 생략 장치는 획득한 피연산자(c-1)가 기준값에 해당하지 않으면('YES'), 입력 데이터(x)의 전치 행렬(xT)과 제3가중치 행렬(Wf)을 곱한 값(f')을 제2활성화 함수의 피연산자(f')로 획득하고, 획득한 피연 산자(f')가 기준값에 해당하면('NO'), 해당 블록의 출력값(C)을 제2활성화 함수 연산을 수행하지 않고, 하기 식 1과 같이 도출할 수 있다. [식 1]"}
{"patent_id": "10-2023-0057612", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이와 달리, 제2활성화 함수의 피연산자로서 획득한 피연산자(f')가 기준값에 해당하지 않으면('YES'), 연산 생략 장치는 피연산자(f')에 시그모이드 함수 연산을 수행하여 망각 상태 정보(f)를 산출할 수 있으며(f = sigmoid(f')), 이에 따라 해당 블록의 출력값(C)은 하기 식 2와 같이 도출될 수 있다. [식 2]"}
{"patent_id": "10-2023-0057612", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "한편, 전술한 식 1 및 식 2를 통해 도출되는 출력값(C)은 장단기 메모리(LSTM) 기반 신경망의 해당 셀의 셀 상태(Cell state)를 나타내는 셀 상태 정보일 수 있다. 또한, 도 4의 블록 A를 참조하면, 연산 생략 장치는 장단기 메모리(LSTM) 기반의 신경망에서 해당 셀의 단기 기억 출력을 도출하기 위한 출력 게이트에 대하여, 전술한 셀 상태 정보(C)를 제1활성화 함수의 피연 산자(C)로 획득하고, 획득한 피연산자(C)가 기준값에 해당하면('NO'), 단기 기억 출력 정보(h)가 0이고, 제1 기억 정보(c)가 0인 것으로 해당 블록의 출력값을 제1활성화 함수 연산을 수행하지 않고 도출할 수 있으며, 이 때 블록 B에 도시된 제2활성화 함수 연산 역시, 마찬가지로 생략되는 것일 수 있다. 이와 달리, 획득한 피연산자(C)가 기준값에 해당하지 않으면('YES'), 연산 생략 장치는 피연산자(C)에 하이퍼볼릭 탄젠트 함수 연산을 수행하여 제1기억 정보(c)를 연산할 수 있다(c = tanh(C)). 다음으로, 도 2의 블록 B를 참조하면, 연산 생략 장치는 제2활성화 함수 연산의 피연산자로서 입력 데이터 (x)의 전치 행렬(xT)과 제4가중치 행렬(Wo)을 곱한 값(o')을 피연산자(o')로 획득하고, 획득한 피연산자(o')가 기준값에 해당하면('NO'), 해당 블록의 출력값인 단기 기억 출력 정보(h) 값을 제2활성화 함수 연산을 수행 하지 않고 제1기억 정보(c)에 1/2을 곱한 값으로 도출할 수 있다(달리 말해, 시그모이드 함수의 출력값을 1/2로 연산 수행 없이 도출함). 이와 달리, 획득한 피연산자(o')가 기준값에 해당하지 않으면('YES'), 연산 생략 장치는 피연산자(o') 에 시그모이드 함수 연산을 수행하여 제3기억 정보(o)를 산출할 수 있으며(o = sigmoid(o')), 이에 따라 해당 블록의 출력값은 제3기억 정보(o)와 제1기억 정보(c)를 곱한 값으로 도출된다(h= oc). 도 5는 본원의 일 실시예에 따른 신경망 추론 과정의 연산 생략 장치의 개략적인 구성도이다. 도 5를 참조하면, 연산 생략 장치는 연산 정보 획득부 및 연산 수행부를 포함할 수 있다. 연산 정보 획득부는 신경망의 추론 과정에서 수행되는 단위 연산의 연산 유형 및 단위 연산을 위한 피 연산자를 획득할 수 있다. 구체적으로 연산 정보 획득부는 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망의 게이트 구 조 정보에 기초하여 피연산자를 결정(획득)할 수 있다. 연산 수행부는 획득한 피연산자 중 미리 설정된 기준값에 해당하는 피연산자가 존재하는지 여부에 따라 단 위 연산에 대응하는 연산 결과를 도출할 수 있으며, 본원의 실시예에 관한 설명에서 기준값은 0을 포함할 수 있 다. 또한, 연산 수행부는 단위 연산의 연산 유형에 따라 단위 연산에 대하여 미리 설정되는 연산 결과를 출력 할 수 있다. 구체적으로 연산 수행부는 하이퍼볼릭 탄젠트 함수를 포함하는 제1활성화 함수 연산에 대응하여 연산 결과 를 0으로 출력할 수 있으며, 시그모이드 함수를 포함하는 제2활성화 함수 연산에 대응하여 연산 결과를 1/2로출력할 수 있다. 또한, 연산 수행부는 요소별 곱셈 연산에 대응하여 연산 결과를 0으로 출력할 수 있다. 이하에서는 상기에 자세히 설명된 내용을 기반으로, 본원의 동작 흐름을 간단히 살펴보기로 한다. 도 6은 본원의 일 실시예에 따른 신경망 추론 과정의 연산 생략 방법에 대한 동작 흐름도이다. 도 6에 도시된 신경망 추론 과정의 연산 생략 방법은 앞서 설명된 연산 생략 장치에 의하여 수행될 수 있 다. 따라서, 이하 생략된 내용이라고 하더라도 연산 생략 장치에 대하여 설명된 내용은 신경망 추론 과정 의 연산 생략 방법에 대한 설명에도 동일하게 적용될 수 있다. 도 6을 참조하면, 단계 S11에서 연산 정보 획득부는 (a) 신경망의 추론 과정에서 수행되는 단위 연산의 연산 유형 및 단위 연산을 위한 피연산자를 획득할 수 있다. 구체적으로 단계 S11에서 연산 정보 획득부는 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망 의 게이트 구조 정보에 기초하여 피연산자를 결정(획득)할 수 있다. 다음으로, 단계 S12에서 연산 수행부는 (b) 피연산자 중 미리 설정된 기준값에 해당하는 피연산자가 존재 하는지 여부에 따라 단위 연산에 대응하는 연산 결과를 도출할 수 있다. 구체적으로 기준값은 0을 포함할 수 있 다. 구체적으로 단계 S12에서 연산 수행부는 단위 연산의 연산 유형에 따라 단위 연산에 대하여 미리 설정되는 연산 결과를 출력할 수 있다. 보다 구체적으로 단계 S12에서 연산 수행부는 하이퍼볼릭 탄젠트 함수를 포함하는 제1활성화 함수 연산에 대응하여 연산 결과를 0으로 출력할 수 있다. 또한, 단계 S12에서 연산 수행부는 시그모이드 함수를 포함하는 제2활성화 함수 연산에 대응하여 연산 결 과를 1/2로 출력할 수 있다. 또한, 단계 S12에서 연산 수행부는 요소별 곱셈 연산에 대응하여 연산 결과를 0으로 출력할 수 있다. 상술한 설명에서, 단계 S11 내지 S12는 본원의 구현예에 따라서, 추가적인 단계들로 더 분할되거나, 더 적은 단 계들로 조합될 수 있다. 또한, 일부 단계는 필요에 따라 생략될 수도 있고, 단계 간의 순서가 변경될 수도 있다. 본원의 일 실시예에 따른 신경망 추론 과정의 연산 생략 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로 그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프 로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이 프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크 (floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같 은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴 파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행 될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다. 또한, 전술한 신경망 추론 과정의 연산 생략 방법은 기록 매체에 저장되는 컴퓨터에 의해 실행되는 컴퓨터 프로 그램 또는 애플리케이션의 형태로도 구현될 수 있다."}
{"patent_id": "10-2023-0057612", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다. 본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다."}
{"patent_id": "10-2023-0057612", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본원의 일 실시예에 따른 신경망 추론 과정의 연산 생략 장치를 포함하는 신경망 추론 시스템의 개략적 인 구성도이다. 도 2는 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망의 입력 게이트에 대하여 적용되는 연산 생 략 프로세스를 설명하기 위한 개념도이다. 도 3은 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망의 망각 게이트에 대하여 적용되는 연산 생 략 프로세스를 설명하기 위한 개념도이다. 도 4는 장단기 메모리(Long Short-Term Memory) 기반의 순환 신경망의 출력 게이트에 대하여 적용되는 연산 생 략 프로세스를 설명하기 위한 개념도이다. 도 5는 본원의 일 실시예에 따른 신경망 추론 과정의 연산 생략 장치의 개략적인 구성도이다. 도 6은 본원의 일 실시예에 따른 신경망 추론 과정의 연산 생략 방법에 대한 동작 흐름도이다."}
