//`timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////////
//// Company: 
//// Engineer: 
//// 
//// Create Date: 2018/06/14 04:10:49
//// Design Name: 
//// Module Name: lab4_2_sim
//// Project Name: 
//// Target Devices: 
//// Tool Versions: 
//// Description: 
//// 
//// Dependencies: 
//// 
//// Revision:
//// Revision 0.01 - File Created
//// Additional Comments:
//// 
////////////////////////////////////////////////////////////////////////////////////


//module lab4_2_sim(
    
//    );
    
//    reg clk;
//    reg rst;
//    reg x;
//    wire sign;
//    wire [2:0]state;
    
//    FSM myfsm(clk,rst,x,sign,state);
    
//    always begin
//        clk<=0;
//        #10;
//        clk<=1;
//        #10;
//    end
    
//    initial begin
//        rst<=0;
//        clk<=0;
//        x<=0;
        
//        #15;
//        rst=1;
//        #20;
//        rst=0;
//        #20;
        
//        x<=0;
//        #20;
//        x<=1;
//        #20;
//        x<=1;
//        #20;
//        x<=0;
//        #20;
//        x<=1;
//        #20;
//        x<=0;
//        #20;
//        x<=1;
//        #20;
//        x<=1;
//        #20;
//        x<=0;
//        #20;
//        x<=1;
//        #20;
//        x<=1;
//        #20;
//        x<=0;
//    end
        
//endmodule
