<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(290,170)" to="(290,370)"/>
    <wire from="(200,150)" to="(220,150)"/>
    <wire from="(330,290)" to="(350,290)"/>
    <wire from="(330,370)" to="(330,390)"/>
    <wire from="(270,270)" to="(350,270)"/>
    <wire from="(470,230)" to="(470,270)"/>
    <wire from="(200,150)" to="(200,260)"/>
    <wire from="(400,270)" to="(470,270)"/>
    <wire from="(290,170)" to="(350,170)"/>
    <wire from="(200,260)" to="(220,260)"/>
    <wire from="(520,210)" to="(600,210)"/>
    <wire from="(170,160)" to="(220,160)"/>
    <wire from="(290,370)" to="(330,370)"/>
    <wire from="(270,150)" to="(350,150)"/>
    <wire from="(170,270)" to="(220,270)"/>
    <wire from="(170,160)" to="(170,270)"/>
    <wire from="(140,150)" to="(200,150)"/>
    <wire from="(140,270)" to="(170,270)"/>
    <wire from="(330,290)" to="(330,320)"/>
    <wire from="(470,150)" to="(470,190)"/>
    <wire from="(330,350)" to="(330,370)"/>
    <wire from="(400,150)" to="(470,150)"/>
    <comp lib="1" loc="(270,270)" name="OR Gate">
      <a name="label" val="OR"/>
    </comp>
    <comp lib="6" loc="(354,342)" name="Text">
      <a name="text" val="NOT"/>
    </comp>
    <comp lib="1" loc="(270,150)" name="AND Gate">
      <a name="label" val="AND"/>
    </comp>
    <comp lib="0" loc="(600,210)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(370,406)" name="Text">
      <a name="text" val="CHAVE"/>
    </comp>
    <comp lib="1" loc="(330,320)" name="NOT Gate">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="6" loc="(617,198)" name="Text">
      <a name="text" val="s"/>
    </comp>
    <comp lib="6" loc="(439,142)" name="Text">
      <a name="text" val="temp3"/>
    </comp>
    <comp lib="0" loc="(330,390)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(140,270)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(117,125)" name="Text">
      <a name="text" val="a"/>
    </comp>
    <comp lib="1" loc="(400,270)" name="AND Gate">
      <a name="label" val="AND"/>
    </comp>
    <comp lib="0" loc="(140,150)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(118,243)" name="Text">
      <a name="text" val="b"/>
    </comp>
    <comp lib="6" loc="(324,263)" name="Text">
      <a name="text" val="temp2"/>
    </comp>
    <comp lib="6" loc="(316,143)" name="Text">
      <a name="text" val="temp1"/>
    </comp>
    <comp lib="6" loc="(432,260)" name="Text">
      <a name="text" val="temp4"/>
    </comp>
    <comp lib="1" loc="(520,210)" name="OR Gate">
      <a name="label" val="OR"/>
    </comp>
    <comp lib="1" loc="(400,150)" name="AND Gate">
      <a name="label" val="AND"/>
    </comp>
  </circuit>
</project>
