characteristics to measure
+ input threshold voltage
+ PLL lock time
+ output threshold voltage
+ Phase error
+ jitter time
+ power


pll_if.sv: Interface nÃ y káº¿t ná»‘i testbench vá»›i DUT qua bridge, táº­p trung vÃ o tÃ­n hiá»‡u Ä‘áº§u vÃ o (fref) vÃ  Ä‘áº§u ra (fout).

pll_types.sv: Äá»‹nh nghÄ©a kiá»ƒu dá»¯ liá»‡u cho giao dá»‹ch mixed-signal.

pll_transaction.sv: Transaction cÆ¡ báº£n cho PLL, táº­p trung vÃ o táº§n sá»‘ tham chiáº¿u.

pll_ms_transaction.sv: Transaction mixed-signal, bao gá»“m cÃ¡c tham sá»‘ Ä‘á»ƒ Ä‘iá»u khiá»ƒn tÃ­n hiá»‡u vÃ  Ä‘o lÆ°á»ng.

pll_bridge_core.vams: Bridge core táº¡o tÃ­n hiá»‡u tham chiáº¿u (fref) vÃ  láº¥y máº«u tÃ­n hiá»‡u Ä‘áº§u ra (fout) Ä‘á»ƒ Ä‘o táº§n sá»‘, jitter, vÃ  lock time.

pll_bridge_proxy.sv: Proxy káº¿t ná»‘i bridge vá»›i UVM components.

pll_sequencer.sv: Sequencer cho PLL transaction.

pll_base_seq.sv: Base sequence cho PLL.

pll_base_ms_seq.sv: Base sequence cho mixed-signal transaction.

pll_nested_seq.sv: Nested sequence Ä‘á»ƒ táº¡o nhiá»u giao dá»‹ch liÃªn tiáº¿p.

pll_ms_source_transaction_seq.sv: Sequence cho má»™t giao dá»‹ch mixed-signal.

pll_ms_source_nested_seq.sv: Nested sequence cho mixed-signal transaction.

pll_driver.sv: Driver táº¡o tÃ­n hiá»‡u tham chiáº¿u cÆ¡ báº£n.

pll_ms_source_driver.sv: Driver cho mixed-signal, sá»­ dá»¥ng bridge Ä‘á»ƒ táº¡o tÃ­n hiá»‡u.

pll_monitor.sv: Monitor Ä‘o táº§n sá»‘ Ä‘áº§u ra cÆ¡ báº£n.

pll_ms_source_monitor.sv: Monitor mixed-signal, láº¥y dá»¯ liá»‡u tá»« bridge Ä‘á»ƒ Ä‘o cÃ¡c thÃ´ng sá»‘ PLL.

pll_agent.sv: Agent gom cÃ¡c thÃ nh pháº§n láº¡i.

pll_env.sv: Environment khá»Ÿi táº¡o agent.

pll_pkg.sv: Package gom táº¥t cáº£ thÃ nh pháº§n.

pll_test.sv: Test khá»Ÿi táº¡o mÃ´i trÆ°á»ng vÃ  cháº¡y sequence.

pll_tb_top.sv: Top module káº¿t ná»‘i DUT vÃ  testbench.

1. ğŸŸ¢ input_threshold â€“ NgÆ°á»¡ng tÃ­n hiá»‡u Ä‘áº§u vÃ o
Ã nghÄ©a: ÄÃ¢y lÃ  biÃªn Ä‘á»™ vÃ  offset cá»§a tÃ­n hiá»‡u Ä‘áº§u vÃ o FREF (táº§n sá»‘ tham chiáº¿u).

Táº¡i sao cáº§n kiá»ƒm thá»­:

PLL chá»‰ hoáº¡t Ä‘á»™ng Ä‘Ãºng khi nháº­n Ä‘Æ°á»£c tÃ­n hiá»‡u Ä‘áº§u vÃ o Ä‘á»§ máº¡nh vÃ  rÃµ rÃ ng.

Náº¿u tÃ­n hiá»‡u FREF quÃ¡ yáº¿u hoáº·c lá»‡ch má»©c DC quÃ¡ nhiá»u, máº¡ch PFD khÃ´ng phÃ¡t hiá»‡n Ä‘Ãºng cáº¡nh xung, lÃ m PLL khÃ´ng khÃ³a Ä‘Æ°á»£c.

Kiá»ƒm tra Ä‘iá»u nÃ y giÃºp Ä‘áº£m báº£o PLL cÃ³ thá»ƒ hoáº¡t Ä‘á»™ng vá»›i cÃ¡c má»©c tÃ­n hiá»‡u thá»±c táº¿ tá»« cÃ¡c nguá»“n khÃ¡c nhau.

2. ğŸŸ¢ lock_time â€“ Thá»i gian khÃ³a
Ã nghÄ©a: Khoáº£ng thá»i gian tá»« khi cáº¥p nguá»“n hoáº·c thay Ä‘á»•i FREF Ä‘áº¿n khi PLL Ä‘áº§u ra á»•n Ä‘á»‹nh á»Ÿ táº§n sá»‘ mong muá»‘n.

Táº¡i sao cáº§n kiá»ƒm thá»­:

Má»™t PLL tá»‘t pháº£i khÃ³a nhanh Ä‘á»ƒ khÃ´ng gÃ¢y trá»… toÃ n há»‡ thá»‘ng.

Trong há»‡ thá»‘ng thá»±c (nhÆ° CPU, truyá»n thÃ´ng), delay vÃ i ms cÃ³ thá»ƒ lÃ m cháº­m toÃ n bá»™ chuá»—i xá»­ lÃ½.

Viá»‡c kiá»ƒm tra thá»i gian khÃ³a giÃºp Ä‘Ã¡nh giÃ¡ tá»‘c Ä‘á»™ pháº£n á»©ng cá»§a vÃ²ng Ä‘iá»u khiá»ƒn.

3. ğŸŸ¢ output_threshold â€“ Äáº·c tÃ­nh tÃ­n hiá»‡u Ä‘áº§u ra
Ã nghÄ©a: Bao gá»“m biÃªn Ä‘á»™, offset vÃ  táº§n sá»‘ trung bÃ¬nh Ä‘áº§u ra cá»§a PLL.

Táº¡i sao cáº§n kiá»ƒm thá»­:

BiÃªn Ä‘á»™ pháº£i Ä‘á»§ lá»›n Ä‘á»ƒ lÃ¡i máº¡ch sá»‘ hoáº·c analog tiáº¿p theo (vÃ­ dá»¥: ADC, DSP).

Offset pháº£i náº±m trong vÃ¹ng hoáº¡t Ä‘á»™ng tuyáº¿n tÃ­nh, trÃ¡nh máº¥t thÃ´ng tin.

Táº§n sá»‘ trung bÃ¬nh pháº£i Ä‘áº¡t Ä‘Ãºng má»¥c tiÃªu thiáº¿t káº¿ (vÃ­ dá»¥: 1.9 GHz).

ÄÃ¢y lÃ  tiÃªu chÃ­ cá»‘t lÃµi Ä‘á»ƒ Ä‘Ã¡nh giÃ¡ PLL cÃ³ hoáº¡t Ä‘á»™ng Ä‘Ãºng hay khÃ´ng.

4. ğŸŸ¢ phase_noise â€“ Nhiá»…u pha
Ã nghÄ©a: Má»©c Ä‘á»™ "dao Ä‘á»™ng" ngáº«u nhiÃªn cá»§a pha tÃ­n hiá»‡u Ä‘áº§u ra quanh táº§n sá»‘ trung tÃ¢m.

Táº¡i sao cáº§n kiá»ƒm thá»­:

Nhiá»…u pha áº£nh hÆ°á»Ÿng Ä‘áº¿n Ä‘á»™ sáº¡ch cá»§a tÃ­n hiá»‡u táº§n sá»‘ cao â†’ quan trá»ng trong truyá»n thÃ´ng RF, Ä‘á»“ng bá»™ clock, ADC Ä‘á»™ phÃ¢n giáº£i cao.

Náº¿u phase noise lá»›n, sáº½ xuáº¥t hiá»‡n tÃ­n hiá»‡u giáº£ (spur), gÃ¢y nhiá»…u sang cÃ¡c kÃªnh khÃ¡c.

Kiá»ƒm thá»­ giÃºp xÃ¡c nháº­n PLL Ä‘á»§ sáº¡ch Ä‘á»ƒ dÃ¹ng trong mÃ´i trÆ°á»ng yÃªu cáº§u cao.

5. ğŸŸ¢ jitter â€“ Nhiá»…u biÃªn thá»i gian
Ã nghÄ©a: Biáº¿n thiÃªn thá»i Ä‘iá»ƒm cÃ¡c cáº¡nh xung Ä‘á»“ng há»“.

Táº¡i sao cáº§n kiá»ƒm thá»­:

Jitter lÃ m tÃ­n hiá»‡u xung khÃ´ng á»•n Ä‘á»‹nh, gÃ¢y sai lá»‡ch dá»¯ liá»‡u á»Ÿ cÃ¡c há»‡ thá»‘ng Ä‘á»“ng bá»™ (vÃ­ dá»¥: DDR, Ethernet).

Náº¿u jitter quÃ¡ lá»›n, timing margin giáº£m â†’ dá»… sai dá»¯ liá»‡u.

ÄÃ¢y lÃ  má»™t chá»‰ sá»‘ trá»±c tiáº¿p Ä‘Ã¡nh giÃ¡ cháº¥t lÆ°á»£ng cá»§a clock táº¡o bá»Ÿi PLL.

6. ğŸŸ¢ freq_stability â€“ Äá»™ á»•n Ä‘á»‹nh táº§n sá»‘
Ã nghÄ©a: Táº§n sá»‘ Ä‘áº§u ra cÃ³ thay Ä‘á»•i nhiá»u khÃ´ng khi FREF dao Ä‘á»™ng nháº¹ hoáº·c nhiá»‡t Ä‘á»™, nguá»“n thay Ä‘á»•i.

Táº¡i sao cáº§n kiá»ƒm thá»­:

Äáº£m báº£o PLL duy trÃ¬ táº§n sá»‘ á»•n Ä‘á»‹nh trong Ä‘iá»u kiá»‡n thay Ä‘á»•i mÃ´i trÆ°á»ng hoáº·c nguá»“n.

Äá»™ á»•n Ä‘á»‹nh táº§n sá»‘ cá»±c ká»³ quan trá»ng trong Ä‘á»“ng há»“ há»‡ thá»‘ng (system clocks), RF carrier, ADC sampling, v.v.

7. ğŸŸ¢ loop_bandwidth â€“ BÄƒng thÃ´ng vÃ²ng Ä‘iá»u khiá»ƒn
Ã nghÄ©a: Pháº¡m vi táº§n sá»‘ mÃ  vÃ²ng PLL cÃ³ thá»ƒ pháº£n há»“i vÃ  Ä‘iá»u chá»‰nh sai lá»‡ch pha.

Táº¡i sao cáº§n kiá»ƒm thá»­:

Náº¿u bÄƒng thÃ´ng quÃ¡ háº¹p â†’ pháº£n há»“i cháº­m, lock time dÃ i.

Náº¿u quÃ¡ rá»™ng â†’ dá»… bá»‹ nhiá»…u, máº¥t á»•n Ä‘á»‹nh.

Kiá»ƒm tra nÃ y giÃºp xÃ¡c minh thiáº¿t káº¿ Ä‘áº¡t Ä‘Æ°á»£c sá»± cÃ¢n báº±ng giá»¯a tá»‘c Ä‘á»™ pháº£n há»“i vÃ  kháº£ nÄƒng lá»c nhiá»…u.

8. ğŸŸ¢ spurious_signals â€“ TÃ­n hiá»‡u phá»¥ khÃ´ng mong muá»‘n (Spur)
Ã nghÄ©a: CÃ¡c thÃ nh pháº§n táº§n sá»‘ khÃ´ng mong muá»‘n xuáº¥t hiá»‡n trong phá»• tÃ­n hiá»‡u Ä‘áº§u ra.

Táº¡i sao cáº§n kiá»ƒm thá»­:

Spur gÃ¢y nhiá»…u cho cÃ¡c máº¡ch khÃ¡c trong há»‡ thá»‘ng hoáº·c cho cÃ¡c kÃªnh táº§n sá»‘ lÃ¢n cáº­n (Ä‘áº·c biá»‡t quan trá»ng trong RF).

Kiá»ƒm tra giÃºp xÃ¡c minh cháº¥t lÆ°á»£ng phá»• tÃ­n hiá»‡u Ä‘áº§u ra vÃ  xem cÃ³ váº¥n Ä‘á» tá»« máº¡ch Ä‘iá»u khiá»ƒn bÃªn trong khÃ´ng (nhÆ° CP mismatch, Ä‘iá»u khiá»ƒn sá»‘ sai...).


