<!DOCTYPE html><html class="appearance-auto" lang="en"><head><meta charset="UTF-8"><title>Xinrui Zheng's blog</title><meta name="description" content="This man is too lazy to introduce himself"><meta name="viewport" content="width=device-width, minimum-scale=1.0, maximum-scale=1.0, user-scalable=no, initial-scale=1"><!-- Google Analytics --><!-- End Google Analytics -->
<!-- Baidu Analytics --><!-- End Baidu Analytics --><link rel="icon" href="/images/favicon.ico"><link rel="stylesheet" href="/style/common/bulma.css"><link rel="stylesheet" href="/style/base.css"><link rel="stylesheet" href="/style/common/helper.css"><script src="/js/common.js"></script><link rel="stylesheet" href="/style/widget-post-list.css"><meta name="generator" content="Hexo 6.3.0"><link rel="alternate" href="/atom.xml" title="Hexo" type="application/atom+xml">
</head><body class="is-flex is-flex-direction-column"><header class="header-widget is-flex-shrink-0 is-hidden-mobile"><div class="container is-fullhd is-flex is-justify-content-space-between is-align-items-center is-full-height"><section class="is-hidden-mobile is-flex-shrink-0"><h2><a href="/">Xinrui Zheng's blog</a></h2></section><h3 class="is-hidden-mobile is-family-serif is-full-height is-flex is-align-items-center is-flex-shrink-0"><span>Archives · All</span></h3><aside class="is-flex-shrink-0"><h3 class="is-inline-block"><a href="/">Home</a></h3><h3 class="is-inline-block"><a href="/about">About</a></h3><h3 class="is-inline-block"><a href="/archives">Archives</a></h3></aside></div></header><header class="is-flex header-widget is-flex-shrink-0 is-align-items-center is-justify-content-center is-hidden-tablet"><h3 class="is-inline-block"><a href="/">Home</a></h3><h3 class="is-inline-block"><a href="/about">About</a></h3><h3 class="is-inline-block"><a href="/archives">Archives</a></h3></header><main><article class="post-container is-flex is-justify-content-center section container is-max-widescreen pt-4 px-2"><div class="columns is-variable is-1-tablet is-3-desktop-only is-2-widescreen is-full-width"><section class="column"><article class="post-item-card"><section class="content post-card-content p-4 pb-5"><header><a href="/tags/Tool"><i class="tag post-item-tag">Tool</i></a><a href="/tags/Hardware"><i class="tag post-item-tag">Hardware</i></a></header><h2 class="mt-4 mb-0 is-family-serif"><a href="/2023/09/20/VerilatorUsage/">Usage of Verilator</a></h2><time class="has-text-grey" datetime="2023-09-20T13:17:32.851Z">2023-09-20</time><p class="is-flex-grow-2 mt-2">Verilator 是一款开源的 Verilog 仿真工具，可以将 Verilog 代码转化为 SystemC 或 C++ 代码，继而编译成可执行文件，从而实现 Verilog 代码的仿真。
工作流程
使用 Chisel 作为 RTL 语言开发硬件
Chisel 编译生成 Verilog 文件
Verilator 将 Verilog 文件转化成 SystemC 或者 C++ 代码文件
使用 C&amp;#x2F;C++ 编写测试的激励文件，调用指定接口与 Verilog 代码进行互动 
C&amp;#x2F;C++ 的 Wrapper 与 Verilator 的输出一起编译生成完整的仿真程序

Verilator 仿真的粒度是一个完整的时钟周期，且确定各个组合逻辑达到稳定状态，也就是忽略了组合逻辑的延迟问题，这个只有在电路..</p><a class="button is-default mt-2 has-text-weight-semibold" href="/2023/09/20/VerilatorUsage/">Read more</a></section></article><article class="post-item-card"><section class="content post-card-content p-4 pb-5"><header><a href="/tags/RISC-V"><i class="tag post-item-tag">RISC-V</i></a><a href="/tags/Hardware"><i class="tag post-item-tag">Hardware</i></a><a href="/tags/XiangShan"><i class="tag post-item-tag">XiangShan</i></a></header><h2 class="mt-4 mb-0 is-family-serif"><a href="/2023/09/19/XiangSahnHExtException/">Exception of XiangShan H-Extension</a></h2><time class="has-text-grey" datetime="2023-09-19T06:39:01.222Z">2023-09-19</time><p class="is-flex-grow-2 mt-2">H 扩展的加入在异常处理方面并没有太广的影响，除了正常的对应 S-mode 和 M-mode 下异常寄存器的处理做一个简单的复制替换外，只有 PageFault 和 AccessFault 影响比较广泛。因为判断它，需要经过内存翻译以及物理地址的判断。
某种意义上讲，它的处理也是在原有的 PageFault 和 AccessFault 的基础上做一点修改和合并。不过值得注意的是，由于 VM 上 PageFault 和 AccessFault 能够转给 VM OS 去处理，所以在发出该异常时，还需要附带客户物理地址 GPA，用来辅助异常处理。  
TLB Access首先对 TLB 的访问类型做判断：
val ldUpdate = !perm.a &amp;amp;&amp;amp; TlbCmd.isRead(cmd) &amp;..</p><a class="button is-default mt-2 has-text-weight-semibold" href="/2023/09/19/XiangSahnHExtException/">Read more</a></section></article><article class="post-item-card"><header class="is-relative is-flex"><div class="post-cover-backdrop is-hidden"><img src="/../images/XiangShanTLB.png" alt="loading.."></div><a class="post-cover-link has-text-centered skeleton" href="/2023/09/18/XiangShanHExtMemory/"><img class="post-cover-img js-img-fadeIn" src="/../images/XiangShanTLB.png" alt="loading.." data-backdrop="true"></a></header><section class="content post-card-content p-4 pb-5"><header><a href="/tags/RISC-V"><i class="tag post-item-tag">RISC-V</i></a><a href="/tags/Hardware"><i class="tag post-item-tag">Hardware</i></a><a href="/tags/XiangShan"><i class="tag post-item-tag">XiangShan</i></a></header><h2 class="mt-4 mb-0 is-family-serif"><a href="/2023/09/18/XiangShanHExtMemory/">Memory access of XiangShan H-Extension</a></h2><time class="has-text-grey" datetime="2023-09-18T12:11:40.026Z">2023-09-18</time><p class="is-flex-grow-2 mt-2">香山处理器的 H 扩展里，内存部分的改动主要是增加了对两阶段翻译的支持。其中最主要的逻辑在于 L2 TLB 的实现。
Overview未实现 H 扩展之前
香山处理器只支持 SV39 的页表翻译，未实现 H 扩展之前，或者不在虚拟化模式下时。地址访问首先会询问 L1 TLB，取指和读写数据分别访问 ITLB 和 DTLB，均位于前端模块。在 TLB miss 之后，则需要查询 L2 TLB 甚至完整地走一遍地址翻译流程。
由于从 L1 TLB 到 L2 TLB 的距离比较长，需要在中间加拍，其中 Repeater 起延迟转发数据作用，Filter 负责整合相同地址的访问请求。
实现 H 扩展之后两阶段翻译(Stage-2 Translation) 增加了一层翻译。在香山的实现里，分为 S1 翻译和 S2 翻..</p><a class="button is-default mt-2 has-text-weight-semibold" href="/2023/09/18/XiangShanHExtMemory/">Read more</a></section></article><article class="post-item-card"><section class="content post-card-content p-4 pb-5"><header><a href="/tags/RISC-V"><i class="tag post-item-tag">RISC-V</i></a><a href="/tags/Hardware"><i class="tag post-item-tag">Hardware</i></a><a href="/tags/Privileged%20mode"><i class="tag post-item-tag">Privileged mode</i></a></header><h2 class="mt-4 mb-0 is-family-serif"><a href="/2023/09/07/NEMU-H-Ext/">NEMU-H-Ext</a></h2><time class="has-text-grey" datetime="2023-09-07T02:13:08.470Z">2023-09-07</time><p class="is-flex-grow-2 mt-2">H Extension Difftest通过 Spike 进行 difftest 功能验证
git clone https://github.com/OpenXiangShan/riscv-isa-sim.git
cd riscv-isa-sim
git checkout h-ext
cd difftest &amp;amp;&amp;amp; make -j

即可获得用于 NEMU Difftest 的 Spike 动态链接库
KVM NEMU 模拟
按照教程 KVM RISCV64 on QEMU · kvm-riscv&amp;#x2F;howto Wiki (github.com) 构建一个 QEMU 上的 KVM Linux 工作负载。QEMU 输出可以作为 Debug 参照

打开 Linux menuconfig，..</p><a class="button is-default mt-2 has-text-weight-semibold" href="/2023/09/07/NEMU-H-Ext/">Read more</a></section></article><article class="post-item-card"><section class="content post-card-content p-4 pb-5"><header><a href="/tags/RISC-V"><i class="tag post-item-tag">RISC-V</i></a><a href="/tags/Hardware"><i class="tag post-item-tag">Hardware</i></a><a href="/tags/Privileged%20mode"><i class="tag post-item-tag">Privileged mode</i></a></header><h2 class="mt-4 mb-0 is-family-serif"><a href="/2023/09/01/RISCV-Memory%20System/">RISC-V Memory System</a></h2><time class="has-text-grey" datetime="2023-09-01T07:28:03.622Z">2023-09-01</time><p class="is-flex-grow-2 mt-2"></p><a class="button is-default mt-2 has-text-weight-semibold" href="/2023/09/01/RISCV-Memory%20System/">Read more</a></section></article><article class="post-item-card"><section class="content post-card-content p-4 pb-5"><header><a href="/tags/RISC-V"><i class="tag post-item-tag">RISC-V</i></a><a href="/tags/Hardware"><i class="tag post-item-tag">Hardware</i></a><a href="/tags/Privileged%20mode"><i class="tag post-item-tag">Privileged mode</i></a></header><h2 class="mt-4 mb-0 is-family-serif"><a href="/2023/09/01/RISCV-Supervisor-Level%20ISA/">RISC-V Machine-Level ISA</a></h2><time class="has-text-grey" datetime="2023-09-01T02:11:18.600Z">2023-09-01</time><p class="is-flex-grow-2 mt-2">Supervisor RegistersSupervisor Status Register (sstatus)sstatus 是一个 SXLEN 位的可读写寄存器，是 mstatus 寄存器的子集



Field
Function



SPP
指示进入 S-mode 之前的特权级，0 为 U-mode，否则为 1


SIE
使能 S-mode 下的所有中断；在 U-mode 下无视该值，默认开启


SPIE
指示陷入 S-mode 之前，supervisor 的中断是否被开启


UXL
控制 U-mode 下的 XLEN，即 UXLEN


MXR
访问虚拟内存时，读取的特权级要求，0 时只有 readable 的 page 能成功，1 时 executable 的 page 也能读取


SU..</p><a class="button is-default mt-2 has-text-weight-semibold" href="/2023/09/01/RISCV-Supervisor-Level%20ISA/">Read more</a></section></article><article class="post-item-card"><section class="content post-card-content p-4 pb-5"><header><a href="/tags/RISC-V"><i class="tag post-item-tag">RISC-V</i></a><a href="/tags/Hardware"><i class="tag post-item-tag">Hardware</i></a><a href="/tags/Privileged%20mode"><i class="tag post-item-tag">Privileged mode</i></a></header><h2 class="mt-4 mb-0 is-family-serif"><a href="/2023/08/31/RISCV-Trap/">RISC-V Trap</a></h2><time class="has-text-grey" datetime="2023-08-31T14:26:47.147Z">2023-08-31</time><p class="is-flex-grow-2 mt-2">RISC-V 将中断分为 软件中断、计时器中断、外部中断、中断和调试中断。
RISC-V 当前并不支持硬件层面的 trap 嵌套，只能通过软件实现。
Trap 处理在程序执行过程中触发了特定条件，产生中断：

保存当前运行状态
依据对应特权级的 ideleg 和 edeleg CSR，确定处理该 trap 所需要的特权级，然后跳转到指定的 trap 处理函数所在的位置（由 mtvec 指定）
设置 epc、cause、tval、tinst 等 CSR 的值
处理 trap
调用 mret、sret 指令返回，恢复 trap 触发之前的状态

保存当前运行状态用栈保存通用寄存器的值
xstatus(x &amp;#x3D; m, s, h) CSR 负责保存 trap 发生时的中断使能、特权级等信息。其中 xIE, ..</p><a class="button is-default mt-2 has-text-weight-semibold" href="/2023/08/31/RISCV-Trap/">Read more</a></section></article><article class="post-item-card"><section class="content post-card-content p-4 pb-5"><header><a href="/tags/RISC-V"><i class="tag post-item-tag">RISC-V</i></a><a href="/tags/Hardware"><i class="tag post-item-tag">Hardware</i></a><a href="/tags/Privileged%20mode"><i class="tag post-item-tag">Privileged mode</i></a></header><h2 class="mt-4 mb-0 is-family-serif"><a href="/2023/08/31/RISCV-Exception/">RISC-V Exception</a></h2><time class="has-text-grey" datetime="2023-08-31T12:09:43.432Z">2023-08-31</time><p class="is-flex-grow-2 mt-2">异常的定义很多种，但是大都分为：

同步异常：执行某个指令序列，在某条指令处能够确切引起异常
异步异常：与执行的指令序列无关，而与外部的中断事件有关

也有将同步异常称为异常，将异步异常称为中断的。
RISC-V 将中断分为 软件中断、计时器中断、外部中断、中断和调试中断
非虚拟化场景在任何时候，一个 RISC-V 的 hart 都会运行在一个权限模式当中。在不开启 H 扩展的条件下，共有三种特权模式：User (U-mode)、Supervisor (S-mode)、Machine (M-mode)
CSRs与异常相关的空置状态寄存器共有 8 个：

mcause (Machine Exception Cause) 记录发生异常的原因
mtvec (Machine Trap Vector Base-Add..</p><a class="button is-default mt-2 has-text-weight-semibold" href="/2023/08/31/RISCV-Exception/">Read more</a></section></article><article class="post-item-card"><section class="content post-card-content p-4 pb-5"><header><a href="/tags/RISC-V"><i class="tag post-item-tag">RISC-V</i></a><a href="/tags/Hardware"><i class="tag post-item-tag">Hardware</i></a><a href="/tags/Privileged%20mode"><i class="tag post-item-tag">Privileged mode</i></a></header><h2 class="mt-4 mb-0 is-family-serif"><a href="/2023/08/31/RISCV-H%20Extension/">RISC-V H Extension</a></h2><time class="has-text-grey" datetime="2023-08-31T12:09:00.703Z">2023-08-31</time><p class="is-flex-grow-2 mt-2">H 扩展架构在添加 H 扩展后。系统包含了硬件、Supervisor、OS、APP 四层。硬件与 supervisor 之间的通信与 S 级架构下硬件与 OS 的通信类似，可以使用相同的 SBI；但 supervisor 与 Guest 之间的通信则需要额外的实现。值得一提的是，hypervisor 除了可以是单独实现的管理器之外，还可以是具备管理多个 Guest 的能力的 OS。
也就是一个完整的系统可以有 M-mode、HS-mode、VS-mode、VU-mode，也可以只是 M-mode、HS-mode、U-mode 。
在寄存器 misa 寄存器设置 H 扩展支持位
Additional Privilege Mode


Virtualization Mode
Abbreviation
Name
..</p><a class="button is-default mt-2 has-text-weight-semibold" href="/2023/08/31/RISCV-H%20Extension/">Read more</a></section></article><article class="post-item-card"><header class="is-relative is-flex"><div class="post-cover-backdrop is-hidden"><img src="/../images/Machine%20ISA%20Register%20misa.png" alt="loading.."></div><a class="post-cover-link has-text-centered skeleton" href="/2023/08/25/RISCV-Machine-Level%20ISA/"><img class="post-cover-img js-img-fadeIn" src="/../images/Machine%20ISA%20Register%20misa.png" alt="loading.." data-backdrop="true"></a></header><section class="content post-card-content p-4 pb-5"><header><a href="/tags/RISC-V"><i class="tag post-item-tag">RISC-V</i></a><a href="/tags/Hardware"><i class="tag post-item-tag">Hardware</i></a><a href="/tags/Privileged%20mode"><i class="tag post-item-tag">Privileged mode</i></a></header><h2 class="mt-4 mb-0 is-family-serif"><a href="/2023/08/25/RISCV-Machine-Level%20ISA/">RISC-V Machine-Level ISA</a></h2><time class="has-text-grey" datetime="2023-08-25T07:33:41.958Z">2023-08-25</time><p class="is-flex-grow-2 mt-2">机器模式 Machine Level 在 RISC-V 系统中是最高特权级。M-mode 用来提供低等级的，对硬件的操作。系统的最初状态就是机器模式。
Machine-Level CSRsMachine ISA Register misamisa CSR 是一个 WARL 可读写寄存器，指示被支持的 ISA。这个寄存器一定得是可读的，但是可以通过返回 0 值表示 misa 寄存器仍未被实现。


MXL 指示 native base integer ISA 的宽度 MXLEN (0-32，1-64，3-128)。可以是可写的从而支持多种 base ISA。在 misa 为 0 时，MXLEN 是一个固定值。
Extension 域指示标准扩展的实现，每个 bit 对应一个扩展字母。

其他细节详见说明书。
..</p><a class="button is-default mt-2 has-text-weight-semibold" href="/2023/08/25/RISCV-Machine-Level%20ISA/">Read more</a></section></article><section class="paginator is-flex is-justify-content-flex-end is-flex-wrap-wrap mt-5"><span class="page-number current">1</span><a class="page-number" href="/archives/page/2/">2</a><a class="extend next" rel="next" href="/archives/page/2/"><i class="iconfont icon-next has-text-grey"></i></a></section></section><aside class="column is-hidden-mobile is-4-tablet is-3-widescreen"><div style="position: sticky; top: 50px;"><main class="aside-card-container archives-widget is-in-archive-page"><h3>Archives</h3><section><ul class="archive-list"><li class="archive-list-item"><a class="archive-list-link" href="/archives/2023/09/">September 2023</a><span class="archive-list-count">6</span></li><li class="archive-list-item"><a class="archive-list-link" href="/archives/2023/08/">August 2023</a><span class="archive-list-count">14</span></li></ul></section></main></div></aside></div></article><script>$claudia.fadeInImage(null, $claudia.blurBackdropImg)

window.addEventListener('resize', $claudia.throttle(function () {
    var images = document.querySelectorAll('.js-img-fadeIn')

    images.forEach($claudia.blurBackdropImg)
}, 150))</script></main><footer class="is-flex is-flex-direction-column is-align-items-center is-flex-shrink-0 is-family-serif"><section class="sns-container"><!-- Github--><a title="github" target="_blank" rel="noopener nofollow" href="//github.com/BL-GS"><i class="iconfont icon-github"></i></a><!-- Ins--><!-- RSS--><!-- 知乎--><a title="zhihu" target="_blank" rel="noopener nofollow" href="//zhihu.com/https://www.zhihu.com/people/blgs"><i class="iconfont icon-zhihu"></i></a><!-- 领英--><!-- 脸书--></section><p><span>Copyright ©</span><span> Xinrui Zheng 2023</span></p><div class="is-flex is-justify-content-center is-flex-wrap-wrap"><p>Powered by Hexo &verbar;&nbsp;</p><p class="is-flex is-justify-content-center"><a title="Hexo theme author" target="_blank" rel="noopener" href="//github.com/haojen">Theme by Haojen&nbsp;</a></p><div style="margin-top: 2px"><a class="github-button" title="github-button" target="_blank" rel="noopener" href="https://github.com/haojen/hexo-theme-Claudia" data-color-scheme="no-preference: light; light: light; dark: dark;" data-show-count="true"></a></div></div><div><span></span></div></footer><script async defer src="https://buttons.github.io/buttons.js"></script><script>$claudia.fadeInImage(null, $claudia.blurBackdropImg)

window.addEventListener('resize', $claudia.throttle(function () {
    var images = document.querySelectorAll('.js-img-fadeIn')

    images.forEach($claudia.blurBackdropImg)
}, 150))</script></body></html>