### TLB는 무엇인가요?

TLB (Translation Lookaside Buffer)

page table의 임시저장 cache의 역할을 합니다.
CPU에서 얻은 정보를 가지고 TLB를 탐색하고, 페이지 정보가 있다면 바로 물리주소에 접근. 없다면 page table로 들어갑니다.

```
page table는 메인 메모리에 존재하는데 그렇다면 CPU는 명령어를 수행하기 위해서 메인 메모리에 최소 2번은 접근해야합니다.
(가상주소에서 실제 주소를 얻기 위해 페이지 테이블 접근 1번, 페이지 테이블을 통한 실제 메모리 접근 1번)
```

TLB는 최근에 읽었던 page table entry(변환될 물리 주소)를 매핑하여 저장하는데 굉장히 작다.   
64 ~ 1024 entry정도다. 왜냐면 TLB에 있으면 메모리에 접근하기 전에 막아야 하기 때문에 크기를 작게 하여 속도를 높였다.  
결론적으로는 TLB는 page tabel의 캐시 역할을 해준다.  

### TLB를 쓰면 왜 빨라지나요?

- 먼저 크기가 굉장히 작습니다. -> TLB에 있으면 메모리가 접근하기 전에 막아야 하기 때문에, 크기를 작게 하여 검색 속도를 높였습니다.
- CPU에서 나온 정보를 가지고 TLB를 탐색하고, 있다면 바로 물리 주소에 접근하고, 없다면 page table로 들어갑니다 -> 불필요한 CPU 검색을 줄일 수 있습니다.


### MMU가 무엇인가요?

MMU 란?

MMU는 memory management unit의 약자로, CPU가 메모리에 접근하는 것을 관리하는 
메모리 관리의 핵심적인 역할을 담당합니다.
주로 실제 메모리와 가상 메모리 사이에서 주소 변환 역할을 하며, 메모리 보호, 캐시 관리, 버스 중재등의 역할도 담당합니다.

### TLB와 MMU는 어디에 위치해 있나요?

MMU : 일반적으로 CPU 내에 존재합니다.
TLB : MMU 내부(CPU)에 위치한다. 메모리에 접근하는 대신 TLB에 접근하여 시간을 절약할 수 있다.

즉 CPU > MMU > TLB

### 코어가 여러개라면, TLB는 어떻게 동기화 할 수 있을까요?

❓

하드웨어 메커니즘을 사용하여 TLB 일관성을 보장하는 방법이 있습니다.
그 중 대표적으로는 "캐시 일관성 프로토콜"을 사용하여 동기화를 할 수 있습니다.

그 외에도 TLB 동기화를 위한 또 다른 하드웨어 메커니즘에는 "스누핑" 또는 "디렉터리 기반 프로토콜"과 같은 방법도 존재합니다.