TimeQuest Timing Analyzer report for cpu_nuevo
Tue Feb 27 17:36:15 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'estadoSiguiente.cambiar_pc'
 12. Slow Model Setup: 'control[0]'
 13. Slow Model Setup: 'donde_leer[0]'
 14. Slow Model Setup: 'estadoSiguiente.escribir_ram'
 15. Slow Model Setup: 'estadoSiguiente.escribir_op2'
 16. Slow Model Setup: 'estadoSiguiente.escribir_op1'
 17. Slow Model Setup: 'estadoSiguiente.escribir_status'
 18. Slow Model Setup: 'estadoSiguiente.escribir_salida'
 19. Slow Model Setup: 'estadoSiguiente.desactivar_salida'
 20. Slow Model Hold: 'estadoSiguiente.escribir_op1'
 21. Slow Model Hold: 'estadoSiguiente.escribir_op2'
 22. Slow Model Hold: 'donde_leer[0]'
 23. Slow Model Hold: 'control[0]'
 24. Slow Model Hold: 'estadoSiguiente.escribir_ram'
 25. Slow Model Hold: 'estadoSiguiente.cambiar_pc'
 26. Slow Model Hold: 'estadoSiguiente.desactivar_salida'
 27. Slow Model Hold: 'estadoSiguiente.escribir_salida'
 28. Slow Model Hold: 'estadoSiguiente.escribir_status'
 29. Slow Model Recovery: 'estadoSiguiente.desactivar_salida'
 30. Slow Model Recovery: 'estadoSiguiente.espera'
 31. Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'
 32. Slow Model Recovery: 'estadoSiguiente.activar_esc_data'
 33. Slow Model Removal: 'estadoSiguiente.espera'
 34. Slow Model Removal: 'estadoSiguiente.desactivar_salida'
 35. Slow Model Removal: 'estadoSiguiente.activar_esc_data'
 36. Slow Model Removal: 'estadoSiguiente.activar_carga_alu'
 37. Slow Model Minimum Pulse Width: 'control[0]'
 38. Slow Model Minimum Pulse Width: 'donde_leer[0]'
 39. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 40. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'
 41. Slow Model Minimum Pulse Width: 'estadoSiguiente.cambiar_pc'
 42. Slow Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'
 43. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 44. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 45. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 46. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'
 47. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'
 48. Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Fast Model Setup Summary
 54. Fast Model Hold Summary
 55. Fast Model Recovery Summary
 56. Fast Model Removal Summary
 57. Fast Model Minimum Pulse Width Summary
 58. Fast Model Setup: 'estadoSiguiente.escribir_op2'
 59. Fast Model Setup: 'estadoSiguiente.escribir_op1'
 60. Fast Model Setup: 'estadoSiguiente.cambiar_pc'
 61. Fast Model Setup: 'donde_leer[0]'
 62. Fast Model Setup: 'estadoSiguiente.escribir_ram'
 63. Fast Model Setup: 'estadoSiguiente.escribir_status'
 64. Fast Model Setup: 'control[0]'
 65. Fast Model Setup: 'estadoSiguiente.escribir_salida'
 66. Fast Model Setup: 'estadoSiguiente.desactivar_salida'
 67. Fast Model Hold: 'estadoSiguiente.escribir_op1'
 68. Fast Model Hold: 'estadoSiguiente.escribir_op2'
 69. Fast Model Hold: 'control[0]'
 70. Fast Model Hold: 'donde_leer[0]'
 71. Fast Model Hold: 'estadoSiguiente.escribir_ram'
 72. Fast Model Hold: 'estadoSiguiente.cambiar_pc'
 73. Fast Model Hold: 'estadoSiguiente.desactivar_salida'
 74. Fast Model Hold: 'estadoSiguiente.escribir_salida'
 75. Fast Model Hold: 'estadoSiguiente.escribir_status'
 76. Fast Model Recovery: 'estadoSiguiente.desactivar_salida'
 77. Fast Model Recovery: 'estadoSiguiente.espera'
 78. Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'
 79. Fast Model Recovery: 'estadoSiguiente.activar_esc_data'
 80. Fast Model Removal: 'estadoSiguiente.espera'
 81. Fast Model Removal: 'estadoSiguiente.desactivar_salida'
 82. Fast Model Removal: 'estadoSiguiente.activar_esc_data'
 83. Fast Model Removal: 'estadoSiguiente.activar_carga_alu'
 84. Fast Model Minimum Pulse Width: 'control[0]'
 85. Fast Model Minimum Pulse Width: 'donde_leer[0]'
 86. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 87. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'
 88. Fast Model Minimum Pulse Width: 'estadoSiguiente.cambiar_pc'
 89. Fast Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'
 90. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 91. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 92. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 93. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'
 94. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'
 95. Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Multicorner Timing Analysis Summary
101. Setup Times
102. Hold Times
103. Clock to Output Times
104. Minimum Clock to Output Times
105. Setup Transfers
106. Hold Transfers
107. Recovery Transfers
108. Removal Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu_nuevo                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; control[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control[0] }                        ;
; donde_leer[0]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { donde_leer[0] }                     ;
; estadoSiguiente.activar_carga_alu ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_carga_alu } ;
; estadoSiguiente.activar_esc_data  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_esc_data }  ;
; estadoSiguiente.cambiar_pc        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.cambiar_pc }        ;
; estadoSiguiente.desactivar_salida ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.desactivar_salida } ;
; estadoSiguiente.escribir_op1      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op1 }      ;
; estadoSiguiente.escribir_op2      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op2 }      ;
; estadoSiguiente.escribir_ram      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_ram }      ;
; estadoSiguiente.escribir_salida   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_salida }   ;
; estadoSiguiente.escribir_status   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_status }   ;
; estadoSiguiente.espera            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.espera }            ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                               ;
+------------+-----------------+------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                    ;
+------------+-----------------+------------------------------+-------------------------+
; INF MHz    ; 174.28 MHz      ; donde_leer[0]                ; limit due to hold check ;
; INF MHz    ; 137.78 MHz      ; estadoSiguiente.escribir_op1 ; limit due to hold check ;
; INF MHz    ; 142.17 MHz      ; estadoSiguiente.escribir_op2 ; limit due to hold check ;
; 147.58 MHz ; 147.58 MHz      ; control[0]                   ;                         ;
; 194.93 MHz ; 194.93 MHz      ; estadoSiguiente.cambiar_pc   ;                         ;
; 421.94 MHz ; 390.63 MHz      ; estadoSiguiente.escribir_ram ; limit due to hold check ;
+------------+-----------------+------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.cambiar_pc        ; -6.764 ; -32.501       ;
; control[0]                        ; -5.776 ; -480.641      ;
; donde_leer[0]                     ; -5.284 ; -41.027       ;
; estadoSiguiente.escribir_ram      ; -5.196 ; -28.059       ;
; estadoSiguiente.escribir_op2      ; -4.878 ; -43.924       ;
; estadoSiguiente.escribir_op1      ; -4.607 ; -40.285       ;
; estadoSiguiente.escribir_status   ; -3.906 ; -7.320        ;
; estadoSiguiente.escribir_salida   ; -2.647 ; -17.959       ;
; estadoSiguiente.desactivar_salida ; 0.135  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.escribir_op1      ; -3.788 ; -28.125       ;
; estadoSiguiente.escribir_op2      ; -3.517 ; -25.957       ;
; donde_leer[0]                     ; -2.869 ; -19.668       ;
; control[0]                        ; -2.554 ; -11.655       ;
; estadoSiguiente.escribir_ram      ; -1.280 ; -3.554        ;
; estadoSiguiente.cambiar_pc        ; -0.625 ; -2.816        ;
; estadoSiguiente.desactivar_salida ; -0.416 ; -3.221        ;
; estadoSiguiente.escribir_salida   ; 0.965  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 2.760  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.desactivar_salida ; -6.727 ; -6.727        ;
; estadoSiguiente.espera            ; -5.965 ; -18.812       ;
; estadoSiguiente.activar_carga_alu ; -5.463 ; -9.730        ;
; estadoSiguiente.activar_esc_data  ; -4.479 ; -4.479        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Removal Summary                                 ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.espera            ; -0.769 ; -0.905        ;
; estadoSiguiente.desactivar_salida ; 0.527  ; 0.000         ;
; estadoSiguiente.activar_esc_data  ; 0.590  ; 0.000         ;
; estadoSiguiente.activar_carga_alu ; 0.700  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -2.567 ; -404.591      ;
; donde_leer[0]                     ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_esc_data  ; 0.500  ; 0.000         ;
; estadoSiguiente.cambiar_pc        ; 0.500  ; 0.000         ;
; estadoSiguiente.desactivar_salida ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_salida   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.cambiar_pc'                                                                                                          ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; -6.764 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.417     ; 4.157      ;
; -6.738 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.163      ; 4.711      ;
; -6.640 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.163      ; 4.613      ;
; -6.543 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.164      ; 4.517      ;
; -6.250 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.417     ; 3.643      ;
; -6.198 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -1.156     ; 2.352      ;
; -5.517 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.164      ; 4.384      ;
; -5.325 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -1.155     ; 2.373      ;
; -5.283 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.719     ; 4.192      ;
; -5.257 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.139     ; 4.746      ;
; -5.215 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.719     ; 4.078      ;
; -5.189 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.139     ; 4.632      ;
; -5.163 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.719     ; 4.072      ;
; -5.159 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.139     ; 4.648      ;
; -5.091 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.139     ; 4.534      ;
; -5.062 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.138     ; 4.552      ;
; -4.994 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.138     ; 4.484      ;
; -4.729 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -1.458     ; 2.353      ;
; -4.728 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.164      ; 4.216      ;
; -4.687 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -1.155     ; 2.356      ;
; -4.682 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -1.457     ; 2.353      ;
; -4.681 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -1.458     ; 2.351      ;
; -4.680 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.801     ; 3.507      ;
; -4.630 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.164      ; 4.118      ;
; -4.600 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.138     ; 4.044      ;
; -4.503 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.138     ; 3.993      ;
; -4.384 ; pc_nuevo[4]                    ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.425     ; 1.269      ;
; -4.361 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.416     ; 3.269      ;
; -3.512 ; pc_nuevo[0]                    ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.424     ; 1.291      ;
; -2.915 ; pc_nuevo[3]                    ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.727     ; 1.270      ;
; -2.870 ; pc_nuevo[2]                    ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.424     ; 1.270      ;
; -2.869 ; pc_nuevo[5]                    ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.727     ; 1.270      ;
; -2.865 ; pc_nuevo[1]                    ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.726     ; 1.267      ;
; -2.065 ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 2.309      ; 1.988      ;
; -1.565 ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.309      ; 1.988      ;
; -1.193 ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 2.310      ; 2.010      ;
; -0.693 ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.310      ; 2.010      ;
; -0.597 ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 2.007      ; 1.990      ;
; -0.554 ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 2.310      ; 1.992      ;
; -0.551 ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 2.007      ; 1.990      ;
; -0.549 ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 2.008      ; 1.989      ;
; -0.097 ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.007      ; 1.990      ;
; -0.054 ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.310      ; 1.992      ;
; -0.051 ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.007      ; 1.990      ;
; -0.049 ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 2.008      ; 1.989      ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'control[0]'                                                                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.776 ; estadoSiguiente.incrementar_pc          ; donde_leer[1]                                                                                 ; control[0]   ; control[0]  ; 1.000        ; -1.159     ; 5.657      ;
; -5.648 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[1]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 6.671      ;
; -5.630 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[2]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 6.653      ;
; -5.534 ; estadoSiguiente.incrementar_pc          ; pc_nuevo[5]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.731     ; 5.843      ;
; -5.534 ; estadoSiguiente.incrementar_pc          ; pc_nuevo[0]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.731     ; 5.843      ;
; -5.534 ; estadoSiguiente.incrementar_pc          ; pc_nuevo[1]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.731     ; 5.843      ;
; -5.534 ; estadoSiguiente.incrementar_pc          ; pc_nuevo[2]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.731     ; 5.843      ;
; -5.534 ; estadoSiguiente.incrementar_pc          ; pc_nuevo[3]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.731     ; 5.843      ;
; -5.534 ; estadoSiguiente.incrementar_pc          ; pc_nuevo[4]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.731     ; 5.843      ;
; -5.420 ; registro8b:r_ri|data_out[5]~reg0        ; donde_leer[1]                                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.437     ; 6.023      ;
; -5.222 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[1]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 6.245      ;
; -5.210 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.250      ;
; -5.205 ; registro8b:r_ri|data_out[4]~reg0        ; donde_leer[1]                                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.434     ; 5.811      ;
; -5.204 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[2]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 6.227      ;
; -5.193 ; estadoSiguiente.incrementar_pc          ; estadoSiguiente.activar_esc_pc                                                                ; control[0]   ; control[0]  ; 1.000        ; -0.731     ; 5.502      ;
; -5.127 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.167      ;
; -5.127 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 6.164      ;
; -5.060 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.016     ; 6.084      ;
; -5.018 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.058      ;
; -4.983 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 6.022      ;
; -4.957 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.986      ;
; -4.941 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.980      ;
; -4.939 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.978      ;
; -4.935 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.975      ;
; -4.935 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.972      ;
; -4.915 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.944      ;
; -4.913 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.942      ;
; -4.882 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.911      ;
; -4.881 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.921      ;
; -4.868 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.016     ; 5.892      ;
; -4.854 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[0]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.906      ;
; -4.854 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[1]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.906      ;
; -4.854 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[2]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.906      ;
; -4.854 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[3]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.906      ;
; -4.854 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[4]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.906      ;
; -4.854 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[5]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.906      ;
; -4.854 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[6]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.906      ;
; -4.854 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[7]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.906      ;
; -4.840 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.869      ;
; -4.838 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.867      ;
; -4.817 ; registro8b:r_ri|data_out[6]~reg0        ; donde_leer[1]                                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.437     ; 5.420      ;
; -4.805 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.844      ;
; -4.798 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.838      ;
; -4.779 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.808      ;
; -4.776 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.016     ; 5.800      ;
; -4.769 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.808      ;
; -4.753 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.793      ;
; -4.743 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.772      ;
; -4.731 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.016     ; 5.755      ;
; -4.726 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.011      ; 5.777      ;
; -4.704 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.733      ;
; -4.696 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[0]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.748      ;
; -4.696 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[1]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.748      ;
; -4.696 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[2]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.748      ;
; -4.696 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[3]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.748      ;
; -4.696 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[4]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.748      ;
; -4.696 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[5]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.748      ;
; -4.696 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[6]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.748      ;
; -4.696 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[7]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.748      ;
; -4.686 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.016     ; 5.710      ;
; -4.672 ; registro8b:r_operador1|data_out[5]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.013     ; 5.699      ;
; -4.668 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.697      ;
; -4.655 ; estadoSiguiente.incrementar_pc          ; codigo_operacion_alu[0]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.728     ; 4.967      ;
; -4.655 ; estadoSiguiente.incrementar_pc          ; codigo_operacion_alu[1]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.728     ; 4.967      ;
; -4.655 ; estadoSiguiente.incrementar_pc          ; codigo_operacion_alu[2]                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.728     ; 4.967      ;
; -4.637 ; registro8b:r_ri|data_out[7]~reg0        ; pc_nuevo[5]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 5.668      ;
; -4.637 ; registro8b:r_ri|data_out[7]~reg0        ; pc_nuevo[0]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 5.668      ;
; -4.637 ; registro8b:r_ri|data_out[7]~reg0        ; pc_nuevo[1]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 5.668      ;
; -4.637 ; registro8b:r_ri|data_out[7]~reg0        ; pc_nuevo[2]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 5.668      ;
; -4.637 ; registro8b:r_ri|data_out[7]~reg0        ; pc_nuevo[3]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 5.668      ;
; -4.637 ; registro8b:r_ri|data_out[7]~reg0        ; pc_nuevo[4]                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 5.668      ;
; -4.633 ; estadoSiguiente.incrementar_pc          ; donde_leer[0]                                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.734     ; 4.939      ;
; -4.631 ; estadoSiguiente.incrementar_pc          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; control[0]   ; control[0]  ; 1.000        ; -0.629     ; 4.956      ;
; -4.626 ; estadoSiguiente.incrementar_pc          ; op_a_cargar                                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.741     ; 4.925      ;
; -4.613 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[1]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.014     ; 5.639      ;
; -4.608 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 5.643      ;
; -4.600 ; codigo_operacion_alu[2]                 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 5.635      ;
; -4.595 ; registro8b:r_operador1|data_out[5]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 5.637      ;
; -4.569 ; registro8b:r_operador1|data_out[5]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 5.601      ;
; -4.559 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.598      ;
; -4.533 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|carry                                                                          ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.562      ;
; -4.494 ; registro8b:r_operador1|data_out[5]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 5.526      ;
; -4.484 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.524      ;
; -4.483 ; estadoSiguiente.incrementar_pc          ; mostrar                                                                                       ; control[0]   ; control[0]  ; 1.000        ; -0.745     ; 4.778      ;
; -4.471 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[2]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 5.494      ;
; -4.458 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|ov                                                                             ; control[0]   ; control[0]  ; 1.000        ; -0.011     ; 5.487      ;
; -4.455 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.495      ;
; -4.437 ; estadoSiguiente.incrementar_pc          ; estadoSiguiente.activar_carga_alu                                                             ; control[0]   ; control[0]  ; 1.000        ; -0.733     ; 4.744      ;
; -4.416 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[6]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 5.451      ;
; -4.415 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[7]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.010      ; 5.465      ;
; -4.415 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[6]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.010      ; 5.465      ;
; -4.415 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[5]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.010      ; 5.465      ;
; -4.415 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[4]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.010      ; 5.465      ;
; -4.415 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[3]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.010      ; 5.465      ;
; -4.415 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[2]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.010      ; 5.465      ;
; -4.415 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[1]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.010      ; 5.465      ;
; -4.415 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[0]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.010      ; 5.465      ;
; -4.402 ; registro8b:r_ri|data_out[1]~reg0        ; donde_leer[1]                                                                                 ; control[0]   ; control[0]  ; 1.000        ; -0.437     ; 5.005      ;
; -4.397 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                              ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 5.434      ;
; -4.363 ; estadoSiguiente.activar_esc_op2         ; registro8b:r_operador2|registro[0]                                                            ; control[0]   ; control[0]  ; 1.000        ; 0.012      ; 5.415      ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'donde_leer[0]'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -5.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.948      ; 6.829      ;
; -5.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.948      ; 6.829      ;
; -5.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.948      ; 6.829      ;
; -5.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.948      ; 6.829      ;
; -5.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.948      ; 6.829      ;
; -5.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.948      ; 6.829      ;
; -5.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.946      ; 6.821      ;
; -5.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.946      ; 6.821      ;
; -5.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.946      ; 6.821      ;
; -5.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.946      ; 6.821      ;
; -5.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.946      ; 6.821      ;
; -5.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.946      ; 6.821      ;
; -5.271 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.839      ;
; -5.271 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.839      ;
; -5.271 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.839      ;
; -5.271 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.839      ;
; -5.271 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.839      ;
; -5.271 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.839      ;
; -5.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.949      ; 6.803      ;
; -5.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.949      ; 6.803      ;
; -5.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.949      ; 6.803      ;
; -5.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.949      ; 6.803      ;
; -5.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.949      ; 6.803      ;
; -5.256 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.949      ; 6.803      ;
; -5.192 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.752      ; 6.744      ;
; -5.192 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.752      ; 6.744      ;
; -5.192 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.752      ; 6.744      ;
; -5.192 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.752      ; 6.744      ;
; -5.192 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.752      ; 6.744      ;
; -5.192 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.752      ; 6.744      ;
; -5.067 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.635      ;
; -5.067 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.635      ;
; -5.067 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.635      ;
; -5.067 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.635      ;
; -5.067 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.635      ;
; -5.067 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.975      ; 6.635      ;
; -4.874 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.974      ; 6.440      ;
; -4.874 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.974      ; 6.440      ;
; -4.874 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.974      ; 6.440      ;
; -4.874 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.974      ; 6.440      ;
; -4.874 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.974      ; 6.440      ;
; -4.874 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.974      ; 6.440      ;
; -4.800 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.972      ; 6.409      ;
; -4.800 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.972      ; 6.409      ;
; -4.800 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.972      ; 6.409      ;
; -4.800 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.972      ; 6.409      ;
; -4.800 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.972      ; 6.409      ;
; -4.800 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.972      ; 6.409      ;
; -2.482 ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.522      ; 4.602      ;
; -2.325 ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.325      ; 4.450      ;
; -2.176 ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.521      ; 4.294      ;
; -2.176 ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.519      ; 4.287      ;
; -1.925 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.114      ; 3.631      ;
; -1.870 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.134      ; 3.597      ;
; -1.869 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.106      ; 3.567      ;
; -1.866 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.134      ; 3.593      ;
; -1.788 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.131      ; 3.556      ;
; -1.786 ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.548      ; 3.927      ;
; -1.786 ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.547      ; 3.925      ;
; -1.783 ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.548      ; 3.924      ;
; -1.741 ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.545      ; 3.923      ;
; -1.696 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 1.911      ; 3.407      ;
; -1.573 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.107      ; 3.277      ;
; -1.479 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 2.108      ; 3.185      ;
; 1.210  ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 4.825      ; 3.011      ;
; 1.215  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 4.827      ; 3.013      ;
; 1.220  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 4.828      ; 3.010      ;
; 1.258  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 4.631      ; 2.977      ;
; 1.710  ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 4.825      ; 3.011      ;
; 1.715  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 4.827      ; 3.013      ;
; 1.720  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 4.828      ; 3.010      ;
; 1.758  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 4.631      ; 2.977      ;
; 1.842  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 4.854      ; 2.409      ;
; 1.959  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 4.854      ; 2.292      ;
; 1.960  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 4.853      ; 2.289      ;
; 2.006  ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 4.851      ; 2.286      ;
; 2.342  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 4.854      ; 2.409      ;
; 2.459  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 4.854      ; 2.292      ;
; 2.460  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 4.853      ; 2.289      ;
; 2.506  ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 4.851      ; 2.286      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                   ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -5.196 ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -1.369     ; 2.654      ;
; -5.180 ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -1.370     ; 2.663      ;
; -4.635 ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.789     ; 3.087      ;
; -4.580 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.008     ; 3.813      ;
; -4.474 ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -1.369     ; 2.220      ;
; -4.326 ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.789     ; 2.829      ;
; -4.248 ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.707     ; 2.665      ;
; -3.027 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.591     ; 1.263      ;
; -3.007 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.592     ; 1.268      ;
; -2.740 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.591     ; 1.264      ;
; -2.149 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.008     ; 1.433      ;
; -2.075 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.071      ; 1.270      ;
; -0.685 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.146      ; 2.250      ;
; -0.547 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.146      ; 1.824      ;
; -0.528 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.145      ; 1.830      ;
; -0.474 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.726      ; 2.745      ;
; -0.185 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.146      ; 2.250      ;
; -0.164 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.726      ; 2.486      ;
; -0.047 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.146      ; 1.824      ;
; -0.028 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.145      ; 1.830      ;
; 0.026  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.726      ; 2.745      ;
; 0.336  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.726      ; 2.486      ;
; 0.404  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 2.808      ; 1.832      ;
; 0.904  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 2.808      ; 1.832      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -4.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.213      ;
; -4.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.213      ;
; -4.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.213      ;
; -4.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.213      ;
; -4.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.213      ;
; -4.878 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.213      ;
; -4.858 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.218      ; 6.217      ;
; -4.858 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.218      ; 6.217      ;
; -4.858 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.218      ; 6.217      ;
; -4.858 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.218      ; 6.217      ;
; -4.858 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.218      ; 6.217      ;
; -4.858 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.218      ; 6.217      ;
; -4.826 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.214      ;
; -4.826 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.214      ;
; -4.826 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.214      ;
; -4.826 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.214      ;
; -4.826 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.214      ;
; -4.826 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.242      ; 6.214      ;
; -4.825 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 6.182      ;
; -4.825 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 6.182      ;
; -4.825 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 6.182      ;
; -4.825 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 6.182      ;
; -4.825 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 6.182      ;
; -4.825 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 6.182      ;
; -4.738 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.220      ; 6.051      ;
; -4.738 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.220      ; 6.051      ;
; -4.738 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.220      ; 6.051      ;
; -4.738 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.220      ; 6.051      ;
; -4.738 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.220      ; 6.051      ;
; -4.738 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.220      ; 6.051      ;
; -4.547 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 5.858      ;
; -4.547 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 5.858      ;
; -4.547 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 5.858      ;
; -4.547 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 5.858      ;
; -4.547 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 5.858      ;
; -4.547 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.219      ; 5.858      ;
; -4.493 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.183      ; 5.831      ;
; -4.493 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.183      ; 5.831      ;
; -4.493 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.183      ; 5.831      ;
; -4.493 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.183      ; 5.831      ;
; -4.493 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.183      ; 5.831      ;
; -4.493 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.183      ; 5.831      ;
; -4.444 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.239      ; 5.775      ;
; -4.444 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.239      ; 5.775      ;
; -4.444 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.239      ; 5.775      ;
; -4.444 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.239      ; 5.775      ;
; -4.444 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.239      ; 5.775      ;
; -4.444 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.239      ; 5.775      ;
; -1.008 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.105      ; 1.414      ;
; -0.834 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.276      ; 1.251      ;
; -0.828 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.319      ; 1.252      ;
; -0.792 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.318      ; 1.251      ;
; -0.785 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.317      ; 1.243      ;
; -0.785 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.319      ; 1.250      ;
; -0.744 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.274      ; 1.165      ;
; -0.539 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.272      ; 0.952      ;
; 1.614  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.097      ; 2.928      ;
; 1.615  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.098      ; 2.925      ;
; 1.642  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.121      ; 2.929      ;
; 1.748  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.062      ; 2.773      ;
; 2.000  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.062      ; 2.521      ;
; 2.114  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.097      ; 2.928      ;
; 2.115  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.098      ; 2.925      ;
; 2.133  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.121      ; 2.385      ;
; 2.142  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.121      ; 2.929      ;
; 2.248  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.062      ; 2.773      ;
; 2.258  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.099      ; 2.238      ;
; 2.283  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.098      ; 2.211      ;
; 2.326  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.121      ; 2.192      ;
; 2.327  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.118      ; 2.187      ;
; 2.360  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.097      ; 2.182      ;
; 2.364  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.098      ; 2.176      ;
; 2.390  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.121      ; 2.181      ;
; 2.407  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.098      ; 2.087      ;
; 2.450  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.118      ; 2.064      ;
; 2.500  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.062      ; 2.521      ;
; 2.610  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 5.099      ; 1.886      ;
; 2.633  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.121      ; 2.385      ;
; 2.758  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.099      ; 2.238      ;
; 2.783  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.098      ; 2.211      ;
; 2.826  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.121      ; 2.192      ;
; 2.827  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.118      ; 2.187      ;
; 2.860  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.097      ; 2.182      ;
; 2.864  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.098      ; 2.176      ;
; 2.890  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.121      ; 2.181      ;
; 2.907  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.098      ; 2.087      ;
; 2.950  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.118      ; 2.064      ;
; 3.110  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 5.099      ; 1.886      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -4.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.213      ;
; -4.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.213      ;
; -4.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.213      ;
; -4.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.213      ;
; -4.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.213      ;
; -4.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.213      ;
; -4.587 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.489      ; 6.217      ;
; -4.587 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.489      ; 6.217      ;
; -4.587 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.489      ; 6.217      ;
; -4.587 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.489      ; 6.217      ;
; -4.587 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.489      ; 6.217      ;
; -4.587 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.489      ; 6.217      ;
; -4.555 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.214      ;
; -4.555 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.214      ;
; -4.555 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.214      ;
; -4.555 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.214      ;
; -4.555 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.214      ;
; -4.555 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.513      ; 6.214      ;
; -4.554 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 6.182      ;
; -4.554 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 6.182      ;
; -4.554 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 6.182      ;
; -4.554 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 6.182      ;
; -4.554 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 6.182      ;
; -4.554 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 6.182      ;
; -4.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.491      ; 6.051      ;
; -4.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.491      ; 6.051      ;
; -4.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.491      ; 6.051      ;
; -4.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.491      ; 6.051      ;
; -4.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.491      ; 6.051      ;
; -4.467 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.491      ; 6.051      ;
; -4.276 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 5.858      ;
; -4.276 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 5.858      ;
; -4.276 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 5.858      ;
; -4.276 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 5.858      ;
; -4.276 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 5.858      ;
; -4.276 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.490      ; 5.858      ;
; -4.222 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.454      ; 5.831      ;
; -4.222 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.454      ; 5.831      ;
; -4.222 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.454      ; 5.831      ;
; -4.222 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.454      ; 5.831      ;
; -4.222 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.454      ; 5.831      ;
; -4.222 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.454      ; 5.831      ;
; -4.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.510      ; 5.775      ;
; -4.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.510      ; 5.775      ;
; -4.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.510      ; 5.775      ;
; -4.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.510      ; 5.775      ;
; -4.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.510      ; 5.775      ;
; -4.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.510      ; 5.775      ;
; -0.834 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.324      ; 0.953      ;
; -0.780 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.095      ; 1.123      ;
; -0.707 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.321      ; 1.169      ;
; -0.537 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.325      ; 0.954      ;
; -0.530 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.325      ; 0.947      ;
; -0.487 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.323      ; 0.952      ;
; -0.485 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.322      ; 0.948      ;
; -0.484 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.323      ; 0.953      ;
; 1.885  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.368      ; 2.928      ;
; 1.886  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.369      ; 2.925      ;
; 1.913  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.392      ; 2.929      ;
; 2.019  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.333      ; 2.773      ;
; 2.271  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.333      ; 2.521      ;
; 2.385  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.368      ; 2.928      ;
; 2.386  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.369      ; 2.925      ;
; 2.404  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.392      ; 2.385      ;
; 2.413  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.392      ; 2.929      ;
; 2.519  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.333      ; 2.773      ;
; 2.529  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.370      ; 2.238      ;
; 2.554  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.369      ; 2.211      ;
; 2.597  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.392      ; 2.192      ;
; 2.598  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.389      ; 2.187      ;
; 2.631  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.368      ; 2.182      ;
; 2.635  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.369      ; 2.176      ;
; 2.661  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.392      ; 2.181      ;
; 2.678  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.369      ; 2.087      ;
; 2.721  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.389      ; 2.064      ;
; 2.771  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.333      ; 2.521      ;
; 2.881  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 5.370      ; 1.886      ;
; 2.904  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.392      ; 2.385      ;
; 3.029  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.370      ; 2.238      ;
; 3.054  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.369      ; 2.211      ;
; 3.097  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.392      ; 2.192      ;
; 3.098  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.389      ; 2.187      ;
; 3.131  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.368      ; 2.182      ;
; 3.135  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.369      ; 2.176      ;
; 3.161  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.392      ; 2.181      ;
; 3.178  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.369      ; 2.087      ;
; 3.221  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.389      ; 2.064      ;
; 3.381  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 5.370      ; 1.886      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_status'                                                                                    ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -3.906 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.639     ; 1.177      ;
; -3.414 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.320     ; 0.940      ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -2.647 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.707      ; 2.660      ;
; -2.589 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.846      ; 2.523      ;
; -2.498 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.707      ; 2.511      ;
; -2.447 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.846      ; 2.381      ;
; -2.273 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.825      ; 2.240      ;
; -2.250 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.706      ; 2.204      ;
; -2.198 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.706      ; 2.200      ;
; -2.116 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.708      ; 2.124      ;
; -2.046 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.845      ; 2.043      ;
; -2.042 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.706      ; 1.996      ;
; -2.017 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.707      ; 2.024      ;
; -2.004 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.806      ; 1.952      ;
; -1.985 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.706      ; 1.987      ;
; -1.840 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.148      ; 2.129      ;
; -1.830 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.845      ; 1.827      ;
; -1.746 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 1.148      ; 2.035      ;
; -1.436 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.708      ; 1.444      ;
; -1.323 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.806      ; 1.271      ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.desactivar_salida'                                                                                                      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.135 ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.579      ; 0.697      ;
; 0.166 ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.580      ; 0.697      ;
; 0.170 ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.613      ; 0.697      ;
; 0.190 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.581      ; 0.697      ;
; 0.205 ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.610      ; 0.697      ;
; 0.206 ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.611      ; 0.697      ;
; 0.206 ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.611      ; 0.697      ;
; 0.221 ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 1.612      ; 0.697      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.788 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.370      ; 1.886      ;
; -3.629 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.389      ; 2.064      ;
; -3.586 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.369      ; 2.087      ;
; -3.515 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.392      ; 2.181      ;
; -3.506 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.389      ; 2.187      ;
; -3.504 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.392      ; 2.192      ;
; -3.497 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.369      ; 2.176      ;
; -3.490 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.368      ; 2.182      ;
; -3.462 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.369      ; 2.211      ;
; -3.436 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.370      ; 2.238      ;
; -3.311 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.392      ; 2.385      ;
; -3.288 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.370      ; 1.886      ;
; -3.129 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.389      ; 2.064      ;
; -3.116 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.333      ; 2.521      ;
; -3.086 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.369      ; 2.087      ;
; -3.015 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.392      ; 2.181      ;
; -3.006 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.389      ; 2.187      ;
; -3.004 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.392      ; 2.192      ;
; -2.997 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.369      ; 2.176      ;
; -2.990 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.368      ; 2.182      ;
; -2.962 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.369      ; 2.211      ;
; -2.936 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.370      ; 2.238      ;
; -2.864 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.333      ; 2.773      ;
; -2.811 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.392      ; 2.385      ;
; -2.767 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.392      ; 2.929      ;
; -2.748 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.369      ; 2.925      ;
; -2.744 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 5.368      ; 2.928      ;
; -2.616 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.333      ; 2.521      ;
; -2.364 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.333      ; 2.773      ;
; -2.267 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.392      ; 2.929      ;
; -2.248 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.369      ; 2.925      ;
; -2.244 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 5.368      ; 2.928      ;
; 0.122  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.325      ; 0.947      ;
; 0.126  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.322      ; 0.948      ;
; 0.129  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.325      ; 0.954      ;
; 0.129  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.324      ; 0.953      ;
; 0.129  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.323      ; 0.952      ;
; 0.130  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.323      ; 0.953      ;
; 0.348  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.321      ; 1.169      ;
; 0.528  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.095      ; 1.123      ;
; 3.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.510      ; 5.775      ;
; 3.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.510      ; 5.775      ;
; 3.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.510      ; 5.775      ;
; 3.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.510      ; 5.775      ;
; 3.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.510      ; 5.775      ;
; 3.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.510      ; 5.775      ;
; 3.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 5.858      ;
; 3.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 5.858      ;
; 3.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 5.858      ;
; 3.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 5.858      ;
; 3.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 5.858      ;
; 3.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 5.858      ;
; 3.877  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.454      ; 5.831      ;
; 3.877  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.454      ; 5.831      ;
; 3.877  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.454      ; 5.831      ;
; 3.877  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.454      ; 5.831      ;
; 3.877  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.454      ; 5.831      ;
; 3.877  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.454      ; 5.831      ;
; 4.060  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.491      ; 6.051      ;
; 4.060  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.491      ; 6.051      ;
; 4.060  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.491      ; 6.051      ;
; 4.060  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.491      ; 6.051      ;
; 4.060  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.491      ; 6.051      ;
; 4.060  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.491      ; 6.051      ;
; 4.192  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 6.182      ;
; 4.192  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 6.182      ;
; 4.192  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 6.182      ;
; 4.192  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 6.182      ;
; 4.192  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 6.182      ;
; 4.192  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.490      ; 6.182      ;
; 4.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.213      ;
; 4.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.213      ;
; 4.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.213      ;
; 4.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.213      ;
; 4.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.213      ;
; 4.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.213      ;
; 4.201  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.214      ;
; 4.201  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.214      ;
; 4.201  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.214      ;
; 4.201  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.214      ;
; 4.201  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.214      ;
; 4.201  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.513      ; 6.214      ;
; 4.228  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.489      ; 6.217      ;
; 4.228  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.489      ; 6.217      ;
; 4.228  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.489      ; 6.217      ;
; 4.228  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.489      ; 6.217      ;
; 4.228  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.489      ; 6.217      ;
; 4.228  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.489      ; 6.217      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.517 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.099      ; 1.886      ;
; -3.358 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.118      ; 2.064      ;
; -3.315 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.098      ; 2.087      ;
; -3.244 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.121      ; 2.181      ;
; -3.235 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.118      ; 2.187      ;
; -3.233 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.121      ; 2.192      ;
; -3.226 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.098      ; 2.176      ;
; -3.219 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.097      ; 2.182      ;
; -3.191 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.098      ; 2.211      ;
; -3.165 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.099      ; 2.238      ;
; -3.040 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.121      ; 2.385      ;
; -3.017 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.099      ; 1.886      ;
; -2.858 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.118      ; 2.064      ;
; -2.845 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.062      ; 2.521      ;
; -2.815 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.098      ; 2.087      ;
; -2.744 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.121      ; 2.181      ;
; -2.735 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.118      ; 2.187      ;
; -2.733 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.121      ; 2.192      ;
; -2.726 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.098      ; 2.176      ;
; -2.719 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.097      ; 2.182      ;
; -2.691 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.098      ; 2.211      ;
; -2.665 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.099      ; 2.238      ;
; -2.593 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.062      ; 2.773      ;
; -2.540 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.121      ; 2.385      ;
; -2.496 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.121      ; 2.929      ;
; -2.477 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.098      ; 2.925      ;
; -2.473 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 5.097      ; 2.928      ;
; -2.345 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.062      ; 2.521      ;
; -2.093 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.062      ; 2.773      ;
; -1.996 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.121      ; 2.929      ;
; -1.977 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.098      ; 2.925      ;
; -1.973 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 5.097      ; 2.928      ;
; 0.180  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.272      ; 0.952      ;
; 0.391  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.274      ; 1.165      ;
; 0.426  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.317      ; 1.243      ;
; 0.431  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.319      ; 1.250      ;
; 0.433  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.318      ; 1.251      ;
; 0.433  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.319      ; 1.252      ;
; 0.475  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.276      ; 1.251      ;
; 0.809  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.105      ; 1.414      ;
; 4.036  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.239      ; 5.775      ;
; 4.036  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.239      ; 5.775      ;
; 4.036  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.239      ; 5.775      ;
; 4.036  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.239      ; 5.775      ;
; 4.036  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.239      ; 5.775      ;
; 4.036  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.239      ; 5.775      ;
; 4.139  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 5.858      ;
; 4.139  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 5.858      ;
; 4.139  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 5.858      ;
; 4.139  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 5.858      ;
; 4.139  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 5.858      ;
; 4.139  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 5.858      ;
; 4.148  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.183      ; 5.831      ;
; 4.148  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.183      ; 5.831      ;
; 4.148  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.183      ; 5.831      ;
; 4.148  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.183      ; 5.831      ;
; 4.148  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.183      ; 5.831      ;
; 4.148  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.183      ; 5.831      ;
; 4.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.220      ; 6.051      ;
; 4.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.220      ; 6.051      ;
; 4.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.220      ; 6.051      ;
; 4.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.220      ; 6.051      ;
; 4.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.220      ; 6.051      ;
; 4.331  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.220      ; 6.051      ;
; 4.463  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 6.182      ;
; 4.463  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 6.182      ;
; 4.463  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 6.182      ;
; 4.463  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 6.182      ;
; 4.463  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 6.182      ;
; 4.463  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.219      ; 6.182      ;
; 4.471  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.213      ;
; 4.471  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.213      ;
; 4.471  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.213      ;
; 4.471  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.213      ;
; 4.471  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.213      ;
; 4.471  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.213      ;
; 4.472  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.214      ;
; 4.472  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.214      ;
; 4.472  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.214      ;
; 4.472  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.214      ;
; 4.472  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.214      ;
; 4.472  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.242      ; 6.214      ;
; 4.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.218      ; 6.217      ;
; 4.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.218      ; 6.217      ;
; 4.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.218      ; 6.217      ;
; 4.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.218      ; 6.217      ;
; 4.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.218      ; 6.217      ;
; 4.499  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.218      ; 6.217      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'donde_leer[0]'                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -2.869 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 4.851      ; 2.286      ;
; -2.868 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 4.853      ; 2.289      ;
; -2.866 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 4.854      ; 2.292      ;
; -2.749 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 4.854      ; 2.409      ;
; -2.369 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 4.851      ; 2.286      ;
; -2.368 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 4.853      ; 2.289      ;
; -2.366 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 4.854      ; 2.292      ;
; -2.249 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 4.854      ; 2.409      ;
; -2.122 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 4.828      ; 3.010      ;
; -2.118 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 4.827      ; 3.013      ;
; -2.118 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 4.825      ; 3.011      ;
; -1.958 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 4.631      ; 2.977      ;
; -1.622 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 4.828      ; 3.010      ;
; -1.618 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 4.827      ; 3.013      ;
; -1.618 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 4.825      ; 3.011      ;
; -1.458 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 4.631      ; 2.977      ;
; 0.919  ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.548      ; 3.467      ;
; 0.923  ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.547      ; 3.470      ;
; 0.924  ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.548      ; 3.472      ;
; 0.926  ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.545      ; 3.471      ;
; 1.024  ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.522      ; 3.546      ;
; 1.026  ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.521      ; 3.547      ;
; 1.026  ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.519      ; 3.545      ;
; 1.077  ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.108      ; 3.185      ;
; 1.170  ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.107      ; 3.277      ;
; 1.379  ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.325      ; 3.704      ;
; 1.425  ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.131      ; 3.556      ;
; 1.459  ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.134      ; 3.593      ;
; 1.461  ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.106      ; 3.567      ;
; 1.463  ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.134      ; 3.597      ;
; 1.496  ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.911      ; 3.407      ;
; 1.517  ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 2.114      ; 3.631      ;
; 4.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.972      ; 6.409      ;
; 4.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.972      ; 6.409      ;
; 4.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.972      ; 6.409      ;
; 4.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.972      ; 6.409      ;
; 4.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.972      ; 6.409      ;
; 4.437  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.972      ; 6.409      ;
; 4.466  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.974      ; 6.440      ;
; 4.466  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.974      ; 6.440      ;
; 4.466  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.974      ; 6.440      ;
; 4.466  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.974      ; 6.440      ;
; 4.466  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.974      ; 6.440      ;
; 4.466  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.974      ; 6.440      ;
; 4.660  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.635      ;
; 4.660  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.635      ;
; 4.660  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.635      ;
; 4.660  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.635      ;
; 4.660  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.635      ;
; 4.660  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.635      ;
; 4.854  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.949      ; 6.803      ;
; 4.854  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.949      ; 6.803      ;
; 4.854  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.949      ; 6.803      ;
; 4.854  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.949      ; 6.803      ;
; 4.854  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.949      ; 6.803      ;
; 4.854  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.949      ; 6.803      ;
; 4.864  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.839      ;
; 4.864  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.839      ;
; 4.864  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.839      ;
; 4.864  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.839      ;
; 4.864  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.839      ;
; 4.864  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.975      ; 6.839      ;
; 4.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.946      ; 6.821      ;
; 4.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.946      ; 6.821      ;
; 4.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.946      ; 6.821      ;
; 4.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.946      ; 6.821      ;
; 4.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.946      ; 6.821      ;
; 4.875  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.946      ; 6.821      ;
; 4.881  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.948      ; 6.829      ;
; 4.881  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.948      ; 6.829      ;
; 4.881  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.948      ; 6.829      ;
; 4.881  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.948      ; 6.829      ;
; 4.881  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.948      ; 6.829      ;
; 4.881  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.948      ; 6.829      ;
; 4.992  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.752      ; 6.744      ;
; 4.992  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.752      ; 6.744      ;
; 4.992  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.752      ; 6.744      ;
; 4.992  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.752      ; 6.744      ;
; 4.992  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.752      ; 6.744      ;
; 4.992  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 1.752      ; 6.744      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'control[0]'                                                                                                                                                                                                               ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                             ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -2.554 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                      ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 3.465      ; 1.521      ;
; -2.054 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                      ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 3.465      ; 1.521      ;
; -1.780 ; estadoSiguiente.escribir_salida   ; estadoSiguiente.activar_leer_salida                                                                 ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.719      ; 1.549      ;
; -1.526 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                              ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.736      ; 1.820      ;
; -1.336 ; in_status[1]                      ; registro8b:r_status|registro[1]                                                                     ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.638      ; 0.108      ;
; -1.280 ; estadoSiguiente.escribir_salida   ; estadoSiguiente.activar_leer_salida                                                                 ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.719      ; 1.549      ;
; -1.192 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                               ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 2.736      ; 2.154      ;
; -1.149 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                                    ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.732      ; 2.193      ;
; -1.064 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                                    ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.732      ; 2.278      ;
; -1.054 ; estadoSiguiente.cambiar_pc        ; estadoSiguiente.activar_leer_pc                                                                     ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 2.732      ; 2.288      ;
; -1.026 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                              ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 2.736      ; 1.820      ;
; -0.692 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                               ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 2.736      ; 2.154      ;
; -0.649 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                                    ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 2.732      ; 2.193      ;
; -0.564 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                                    ; estadoSiguiente.escribir_op2      ; control[0]  ; -0.500       ; 2.732      ; 2.278      ;
; -0.554 ; estadoSiguiente.cambiar_pc        ; estadoSiguiente.activar_leer_pc                                                                     ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 2.732      ; 2.288      ;
; -0.542 ; estadoSiguiente.desactivar_salida ; estadoSiguiente.activar_leer_pc                                                                     ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 2.732      ; 2.800      ;
; -0.132 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                                     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.732      ; 3.210      ;
; -0.042 ; estadoSiguiente.desactivar_salida ; estadoSiguiente.activar_leer_pc                                                                     ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 2.732      ; 2.800      ;
; 0.007  ; in_status[2]                      ; registro8b:r_status|registro[2]                                                                     ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.319      ; 1.132      ;
; 0.141  ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[1]                                                                     ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.736      ; 3.487      ;
; 0.141  ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[2]                                                                     ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.736      ; 3.487      ;
; 0.167  ; estadoSiguiente.espera            ; registro8b:r_status|registro[1]                                                                     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.736      ; 3.513      ;
; 0.167  ; estadoSiguiente.espera            ; registro8b:r_status|registro[2]                                                                     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.736      ; 3.513      ;
; 0.171  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[0]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 2.733      ; 3.514      ;
; 0.171  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[1]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 2.733      ; 3.514      ;
; 0.171  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[2]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 2.733      ; 3.514      ;
; 0.171  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[3]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 2.733      ; 3.514      ;
; 0.171  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[4]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 2.733      ; 3.514      ;
; 0.171  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[5]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 2.733      ; 3.514      ;
; 0.211  ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[1]                                                                     ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.739      ; 3.560      ;
; 0.238  ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[0]                                                                     ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.719      ; 3.567      ;
; 0.238  ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[2]                                                                     ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.719      ; 3.567      ;
; 0.238  ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[3]                                                                     ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.719      ; 3.567      ;
; 0.238  ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[4]                                                                     ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.719      ; 3.567      ;
; 0.238  ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[5]                                                                     ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.719      ; 3.567      ;
; 0.238  ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[6]                                                                     ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.719      ; 3.567      ;
; 0.238  ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[7]                                                                     ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 2.719      ; 3.567      ;
; 0.252  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[1]                                                                         ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.740      ; 3.602      ;
; 0.252  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[2]                                                                         ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.740      ; 3.602      ;
; 0.252  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[3]                                                                         ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.740      ; 3.602      ;
; 0.252  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[4]                                                                         ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.740      ; 3.602      ;
; 0.252  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[0]                                                                         ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.740      ; 3.602      ;
; 0.252  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[7]                                                                         ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.740      ; 3.602      ;
; 0.252  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[6]                                                                         ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.740      ; 3.602      ;
; 0.368  ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                                     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.732      ; 3.210      ;
; 0.370  ; estadoSiguiente.activar_esc_data  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.836      ; 3.777      ;
; 0.419  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[1]                                                                         ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.740      ; 3.769      ;
; 0.419  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[2]                                                                         ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.740      ; 3.769      ;
; 0.419  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[3]                                                                         ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.740      ; 3.769      ;
; 0.419  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[4]                                                                         ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.740      ; 3.769      ;
; 0.419  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[0]                                                                         ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.740      ; 3.769      ;
; 0.419  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[7]                                                                         ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.740      ; 3.769      ;
; 0.419  ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[6]                                                                         ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.740      ; 3.769      ;
; 0.499  ; alu:modulo_alu|carry              ; alu:modulo_alu|carry                                                                                ; control[0]                        ; control[0]  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; mostrar                           ; mostrar                                                                                             ; control[0]                        ; control[0]  ; 0.000        ; 0.000      ; 0.805      ;
; 0.528  ; posicion_ram[1]                   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 0.733      ; 1.028      ;
; 0.541  ; posicion_ram[3]                   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 0.734      ; 1.042      ;
; 0.554  ; posicion_ram[0]                   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 0.733      ; 1.054      ;
; 0.571  ; posicion_ram[1]                   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 0.690      ; 1.028      ;
; 0.584  ; posicion_ram[3]                   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 0.691      ; 1.042      ;
; 0.597  ; posicion_ram[0]                   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 0.690      ; 1.054      ;
; 0.609  ; in_pc[5]                          ; registro8b:r_pc|registro[5]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 0.726      ; 1.141      ;
; 0.610  ; in_pc[3]                          ; registro8b:r_pc|registro[3]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 0.726      ; 1.142      ;
; 0.612  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[0]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.733      ; 3.955      ;
; 0.612  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[1]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.733      ; 3.955      ;
; 0.612  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.733      ; 3.955      ;
; 0.612  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.733      ; 3.955      ;
; 0.612  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.733      ; 3.955      ;
; 0.612  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]                                                                         ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.733      ; 3.955      ;
; 0.615  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[5]                                                                         ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.743      ; 3.968      ;
; 0.638  ; Selector18~1                      ; registro8b:r_status|registro[1]                                                                     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.717      ; 2.161      ;
; 0.638  ; Selector18~1                      ; registro8b:r_status|registro[2]                                                                     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.717      ; 2.161      ;
; 0.641  ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[1]                                                                     ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 2.736      ; 3.487      ;
; 0.641  ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[2]                                                                     ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 2.736      ; 3.487      ;
; 0.667  ; estadoSiguiente.espera            ; registro8b:r_status|registro[1]                                                                     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.736      ; 3.513      ;
; 0.667  ; estadoSiguiente.espera            ; registro8b:r_status|registro[2]                                                                     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.736      ; 3.513      ;
; 0.671  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[0]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 2.733      ; 3.514      ;
; 0.671  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[1]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 2.733      ; 3.514      ;
; 0.671  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[2]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 2.733      ; 3.514      ;
; 0.671  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[3]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 2.733      ; 3.514      ;
; 0.671  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[4]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 2.733      ; 3.514      ;
; 0.671  ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[5]                                                                         ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 2.733      ; 3.514      ;
; 0.694  ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[7]                                                                  ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.719      ; 4.023      ;
; 0.694  ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[6]                                                                  ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.719      ; 4.023      ;
; 0.694  ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[5]                                                                  ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.719      ; 4.023      ;
; 0.694  ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[4]                                                                  ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.719      ; 4.023      ;
; 0.694  ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[3]                                                                  ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.719      ; 4.023      ;
; 0.694  ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[2]                                                                  ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.719      ; 4.023      ;
; 0.694  ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[0]                                                                  ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.719      ; 4.023      ;
; 0.711  ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[1]                                                                     ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.739      ; 3.560      ;
; 0.723  ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 4.064      ;
; 0.723  ; estadoSiguiente.espera            ; registro8b:r_data|registro[3]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 4.064      ;
; 0.723  ; estadoSiguiente.espera            ; registro8b:r_data|registro[1]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 4.064      ;
; 0.723  ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 4.064      ;
; 0.725  ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 4.059      ;
; 0.725  ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 4.059      ;
; 0.725  ; estadoSiguiente.espera            ; registro8b:r_data|registro[4]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 4.059      ;
; 0.725  ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]                                                                       ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 4.059      ;
; 0.738  ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[0]                                                                     ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.719      ; 3.567      ;
; 0.738  ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[2]                                                                     ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 2.719      ; 3.567      ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                    ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.280 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.808      ; 1.832      ;
; -0.780 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.808      ; 1.832      ;
; -0.626 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.146      ; 1.824      ;
; -0.619 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.145      ; 1.830      ;
; -0.544 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.726      ; 2.486      ;
; -0.285 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.726      ; 2.745      ;
; -0.200 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 2.146      ; 2.250      ;
; -0.126 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.146      ; 1.824      ;
; -0.119 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.145      ; 1.830      ;
; -0.044 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.726      ; 2.486      ;
; 0.215  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.726      ; 2.745      ;
; 0.300  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 2.146      ; 2.250      ;
; 1.699  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.071      ; 1.270      ;
; 1.941  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.008     ; 1.433      ;
; 2.354  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.591     ; 1.263      ;
; 2.355  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.591     ; 1.264      ;
; 2.360  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.592     ; 1.268      ;
; 3.872  ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.707     ; 2.665      ;
; 4.089  ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -1.369     ; 2.220      ;
; 4.118  ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.789     ; 2.829      ;
; 4.321  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.008     ; 3.813      ;
; 4.376  ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.789     ; 3.087      ;
; 4.523  ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -1.369     ; 2.654      ;
; 4.533  ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -1.370     ; 2.663      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.cambiar_pc'                                                                                                           ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; -0.625 ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.309      ; 1.988      ;
; -0.622 ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.310      ; 1.992      ;
; -0.604 ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.310      ; 2.010      ;
; -0.323 ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.008      ; 1.989      ;
; -0.321 ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.007      ; 1.990      ;
; -0.321 ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 2.007      ; 1.990      ;
; -0.125 ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 2.309      ; 1.988      ;
; -0.122 ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 2.310      ; 1.992      ;
; -0.104 ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 2.310      ; 2.010      ;
; 0.177  ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 2.008      ; 1.989      ;
; 0.179  ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 2.007      ; 1.990      ;
; 0.179  ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 2.007      ; 1.990      ;
; 2.194  ; pc_nuevo[2]                    ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.424     ; 1.270      ;
; 2.194  ; pc_nuevo[4]                    ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.425     ; 1.269      ;
; 2.215  ; pc_nuevo[0]                    ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.424     ; 1.291      ;
; 2.493  ; pc_nuevo[1]                    ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.726     ; 1.267      ;
; 2.497  ; pc_nuevo[3]                    ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.727     ; 1.270      ;
; 2.497  ; pc_nuevo[5]                    ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.727     ; 1.270      ;
; 3.685  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.416     ; 3.269      ;
; 3.954  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.164      ; 4.118      ;
; 4.008  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -1.156     ; 2.352      ;
; 4.011  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -1.155     ; 2.356      ;
; 4.028  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -1.155     ; 2.373      ;
; 4.052  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.164      ; 4.216      ;
; 4.060  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.417     ; 3.643      ;
; 4.131  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.138     ; 3.993      ;
; 4.182  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.138     ; 4.044      ;
; 4.220  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.164      ; 4.384      ;
; 4.308  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.801     ; 3.507      ;
; 4.309  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -1.458     ; 2.351      ;
; 4.310  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -1.457     ; 2.353      ;
; 4.311  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -1.458     ; 2.353      ;
; 4.353  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.164      ; 4.517      ;
; 4.450  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.163      ; 4.613      ;
; 4.548  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.163      ; 4.711      ;
; 4.574  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.417     ; 4.157      ;
; 4.622  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.138     ; 4.484      ;
; 4.673  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.139     ; 4.534      ;
; 4.690  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.138     ; 4.552      ;
; 4.771  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.139     ; 4.632      ;
; 4.787  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.139     ; 4.648      ;
; 4.791  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.719     ; 4.072      ;
; 4.797  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.719     ; 4.078      ;
; 4.885  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.139     ; 4.746      ;
; 4.911  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.719     ; 4.192      ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.desactivar_salida'                                                                                                        ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; -0.416 ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.613      ; 0.697      ;
; -0.415 ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.612      ; 0.697      ;
; -0.414 ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.611      ; 0.697      ;
; -0.414 ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.611      ; 0.697      ;
; -0.413 ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.610      ; 0.697      ;
; -0.384 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.581      ; 0.697      ;
; -0.383 ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.580      ; 0.697      ;
; -0.382 ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 1.579      ; 0.697      ;
+--------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 0.965 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.806      ; 1.271      ;
; 1.236 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.708      ; 1.444      ;
; 1.387 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.148      ; 2.035      ;
; 1.481 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 1.148      ; 2.129      ;
; 1.482 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.845      ; 1.827      ;
; 1.646 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.806      ; 1.952      ;
; 1.698 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.845      ; 2.043      ;
; 1.781 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.706      ; 1.987      ;
; 1.790 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.706      ; 1.996      ;
; 1.817 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.707      ; 2.024      ;
; 1.915 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.825      ; 2.240      ;
; 1.916 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.708      ; 2.124      ;
; 1.994 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.706      ; 2.200      ;
; 1.998 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.706      ; 2.204      ;
; 2.035 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.846      ; 2.381      ;
; 2.177 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.846      ; 2.523      ;
; 2.304 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.707      ; 2.511      ;
; 2.453 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.707      ; 2.660      ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_status'                                                                                    ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 2.760 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.320     ; 0.940      ;
; 3.316 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.639     ; 1.177      ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.desactivar_salida'                                                                                                                  ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node     ; Launch Clock                    ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; -6.727 ; estadoSiguiente.leer_salida         ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -2.320     ; 2.336      ;
; -6.562 ; estadoSiguiente.activar_leer_salida ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -1.884     ; 2.607      ;
; -6.175 ; estadoSiguiente.activar_esc_salida  ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -1.904     ; 2.200      ;
; -3.041 ; estadoSiguiente.espera              ; Selector3~2 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.835      ; 2.109      ;
; -2.598 ; estadoSiguiente.escribir_salida     ; Selector3~2 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.835      ; 1.666      ;
; -2.541 ; estadoSiguiente.espera              ; Selector3~2 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 1.000        ; 0.835      ; 2.109      ;
; -2.098 ; estadoSiguiente.escribir_salida     ; Selector3~2 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 1.000        ; 0.835      ; 1.666      ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.espera'                                                                                                                    ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node      ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+
; -5.965 ; estadoSiguiente.incrementar_pc      ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.866     ; 2.449      ;
; -5.495 ; estadoSiguiente.reset_pc            ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.916     ; 1.929      ;
; -5.340 ; estadoSiguiente.activar_esc_pc      ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.135     ; 2.555      ;
; -4.716 ; estadoSiguiente.activar_esc_status  ; Selector18~1 ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.717     ; 1.902      ;
; -4.473 ; estadoSiguiente.activar_leer_pc     ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.133     ; 1.690      ;
; -4.199 ; estadoSiguiente.activar_leer_status ; Selector18~1 ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.717     ; 1.385      ;
; -4.166 ; estadoSiguiente.activar_leer_data   ; Selector10~1 ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.885     ; 1.411      ;
; -3.965 ; estadoSiguiente.activar_esc_salida  ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.737     ; 2.302      ;
; -3.824 ; estadoSiguiente.activar_leer_ri     ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.737     ; 2.161      ;
; -3.802 ; estadoSiguiente.leer_ri             ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.737     ; 2.139      ;
; -3.560 ; estadoSiguiente.activar_esc_ri      ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.737     ; 1.897      ;
; -1.514 ; estadoSiguiente.cambiar_pc          ; Selector6~1  ; estadoSiguiente.cambiar_pc       ; estadoSiguiente.espera ; 0.500        ; 1.599      ; 1.767      ;
; -1.499 ; estadoSiguiente.escribir_status     ; Selector18~1 ; estadoSiguiente.escribir_status  ; estadoSiguiente.espera ; 0.500        ; 1.019      ; 1.725      ;
; -1.014 ; estadoSiguiente.cambiar_pc          ; Selector6~1  ; estadoSiguiente.cambiar_pc       ; estadoSiguiente.espera ; 1.000        ; 1.599      ; 1.767      ;
; -1.003 ; estadoSiguiente.activar_esc_data    ; Selector10~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.500        ; 0.853      ; 1.290      ;
; -0.999 ; estadoSiguiente.escribir_status     ; Selector18~1 ; estadoSiguiente.escribir_status  ; estadoSiguiente.espera ; 1.000        ; 1.019      ; 1.725      ;
; -0.503 ; estadoSiguiente.activar_esc_data    ; Selector10~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 1.000        ; 0.853      ; 1.290      ;
; -0.324 ; estadoSiguiente.escribir_op1        ; Selector2~2  ; estadoSiguiente.escribir_op1     ; estadoSiguiente.espera ; 0.500        ; 2.002      ; 1.704      ;
; -0.157 ; estadoSiguiente.escribir_op2        ; Selector2~2  ; estadoSiguiente.escribir_op2     ; estadoSiguiente.espera ; 0.500        ; 2.002      ; 1.537      ;
; 0.176  ; estadoSiguiente.escribir_op1        ; Selector2~2  ; estadoSiguiente.escribir_op1     ; estadoSiguiente.espera ; 1.000        ; 2.002      ; 1.704      ;
; 0.343  ; estadoSiguiente.escribir_op2        ; Selector2~2  ; estadoSiguiente.escribir_op2     ; estadoSiguiente.espera ; 1.000        ; 2.002      ; 1.537      ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -5.463 ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.506     ; 1.436      ;
; -4.267 ; estadoSiguiente.activar_esc_op2 ; Selector16~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.501     ; 2.020      ;
; -3.226 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 1.226      ; 2.235      ;
; -2.726 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 1.226      ; 2.235      ;
; -1.446 ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 1.231      ; 2.235      ;
; -0.946 ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 1.231      ; 2.235      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_esc_data'                                                                                                            ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -4.479 ; estadoSiguiente.escribir_resultado    ; Selector12~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -1.509     ; 1.891      ;
; -4.299 ; estadoSiguiente.activar_esc_resultado ; Selector12~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -1.509     ; 1.711      ;
; -1.669 ; estadoSiguiente.espera                ; Selector12~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.500        ; 1.227      ; 2.121      ;
; -1.169 ; estadoSiguiente.espera                ; Selector12~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 1.000        ; 1.227      ; 2.121      ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.espera'                                                                                                                     ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node      ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+
; -0.769 ; estadoSiguiente.escribir_op2        ; Selector2~2  ; estadoSiguiente.escribir_op2     ; estadoSiguiente.espera ; 0.000        ; 2.002      ; 1.537      ;
; -0.602 ; estadoSiguiente.escribir_op1        ; Selector2~2  ; estadoSiguiente.escribir_op1     ; estadoSiguiente.espera ; 0.000        ; 2.002      ; 1.704      ;
; -0.269 ; estadoSiguiente.escribir_op2        ; Selector2~2  ; estadoSiguiente.escribir_op2     ; estadoSiguiente.espera ; -0.500       ; 2.002      ; 1.537      ;
; -0.136 ; estadoSiguiente.cambiar_pc          ; Selector6~1  ; estadoSiguiente.cambiar_pc       ; estadoSiguiente.espera ; 0.000        ; 1.599      ; 1.767      ;
; -0.102 ; estadoSiguiente.escribir_op1        ; Selector2~2  ; estadoSiguiente.escribir_op1     ; estadoSiguiente.espera ; -0.500       ; 2.002      ; 1.704      ;
; 0.133  ; estadoSiguiente.activar_esc_data    ; Selector10~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.000        ; 0.853      ; 1.290      ;
; 0.364  ; estadoSiguiente.cambiar_pc          ; Selector6~1  ; estadoSiguiente.cambiar_pc       ; estadoSiguiente.espera ; -0.500       ; 1.599      ; 1.767      ;
; 0.402  ; estadoSiguiente.escribir_status     ; Selector18~1 ; estadoSiguiente.escribir_status  ; estadoSiguiente.espera ; 0.000        ; 1.019      ; 1.725      ;
; 0.633  ; estadoSiguiente.activar_esc_data    ; Selector10~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; -0.500       ; 0.853      ; 1.290      ;
; 0.902  ; estadoSiguiente.escribir_status     ; Selector18~1 ; estadoSiguiente.escribir_status  ; estadoSiguiente.espera ; -0.500       ; 1.019      ; 1.725      ;
; 3.134  ; estadoSiguiente.activar_esc_ri      ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.737     ; 1.897      ;
; 3.323  ; estadoSiguiente.activar_leer_pc     ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.133     ; 1.690      ;
; 3.376  ; estadoSiguiente.leer_ri             ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.737     ; 2.139      ;
; 3.398  ; estadoSiguiente.activar_leer_ri     ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.737     ; 2.161      ;
; 3.539  ; estadoSiguiente.activar_esc_salida  ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.737     ; 2.302      ;
; 3.602  ; estadoSiguiente.activar_leer_status ; Selector18~1 ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.717     ; 1.385      ;
; 3.796  ; estadoSiguiente.activar_leer_data   ; Selector10~1 ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.885     ; 1.411      ;
; 4.119  ; estadoSiguiente.activar_esc_status  ; Selector18~1 ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.717     ; 1.902      ;
; 4.190  ; estadoSiguiente.activar_esc_pc      ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.135     ; 2.555      ;
; 4.345  ; estadoSiguiente.reset_pc            ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.916     ; 1.929      ;
; 4.815  ; estadoSiguiente.incrementar_pc      ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.866     ; 2.449      ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.desactivar_salida'                                                                                                                  ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node     ; Launch Clock                    ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; 0.527 ; estadoSiguiente.escribir_salida     ; Selector3~2 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 0.000        ; 0.835      ; 1.666      ;
; 0.970 ; estadoSiguiente.espera              ; Selector3~2 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 0.000        ; 0.835      ; 2.109      ;
; 1.027 ; estadoSiguiente.escribir_salida     ; Selector3~2 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.835      ; 1.666      ;
; 1.470 ; estadoSiguiente.espera              ; Selector3~2 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.835      ; 2.109      ;
; 4.604 ; estadoSiguiente.activar_esc_salida  ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -1.904     ; 2.200      ;
; 4.991 ; estadoSiguiente.activar_leer_salida ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -1.884     ; 2.607      ;
; 5.156 ; estadoSiguiente.leer_salida         ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -2.320     ; 2.336      ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_esc_data'                                                                                                            ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; 0.590 ; estadoSiguiente.espera                ; Selector12~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.000        ; 1.227      ; 2.121      ;
; 1.090 ; estadoSiguiente.espera                ; Selector12~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; -0.500       ; 1.227      ; 2.121      ;
; 3.720 ; estadoSiguiente.activar_esc_resultado ; Selector12~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -1.509     ; 1.711      ;
; 3.900 ; estadoSiguiente.escribir_resultado    ; Selector12~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -1.509     ; 1.891      ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.700 ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 1.231      ; 2.235      ;
; 0.705 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 1.226      ; 2.235      ;
; 1.200 ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 1.231      ; 2.235      ;
; 1.205 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 1.226      ; 2.235      ;
; 3.442 ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.506     ; 1.436      ;
; 4.021 ; estadoSiguiente.activar_esc_op2 ; Selector16~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.501     ; 2.020      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[1]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[1]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_pc                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_pc                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'donde_leer[0]'                                                                      ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[6]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[6]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]|datac             ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector16~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector16~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; Selector12~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; Selector12~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.cambiar_pc'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr41~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr41~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Rise       ; WideOr41~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Rise       ; WideOr41~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Rise       ; estadoSiguiente.cambiar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Rise       ; estadoSiguiente.cambiar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]|datac                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; Selector3~2                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; Selector3~2                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; Selector3~2|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; Selector3~2|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datad                           ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datac                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datac                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'                                                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|dataa                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|dataa                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datad                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|dataa                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector10~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector10~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector18~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector18~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector2~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector2~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector6~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector6~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector6~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector6~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; 10.292 ; 10.292 ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; 4.738  ; 4.738  ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; 10.292 ; 10.292 ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 5.177  ; 5.177  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; 0.204  ; 0.204  ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; 4.847  ; 4.847  ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; 4.907  ; 4.907  ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; 4.977  ; 4.977  ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 0.448  ; 0.448  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; 5.177  ; 5.177  ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; 4.858  ; 4.858  ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; 0.453  ; 0.453  ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 4.642  ; 4.642  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; -0.559 ; -0.559 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; 4.201  ; 4.201  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; 4.183  ; 4.183  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; 4.326  ; 4.326  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; -0.475 ; -0.475 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; 4.642  ; 4.642  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; 4.219  ; 4.219  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; 1.641  ; 1.641  ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; -4.469 ; -4.469 ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; -4.469 ; -4.469 ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; -4.601 ; -4.601 ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 1.159  ; 1.159  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; 1.159  ; 1.159  ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; -3.439 ; -3.439 ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; -3.499 ; -3.499 ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; -3.570 ; -3.570 ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 0.955  ; 0.955  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; -3.977 ; -3.977 ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; -3.451 ; -3.451 ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; 0.949  ; 0.949  ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 1.766  ; 1.766  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; 1.766  ; 1.766  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; -2.946 ; -2.946 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; -2.980 ; -2.980 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; -3.071 ; -3.071 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; 1.428  ; 1.428  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; -3.440 ; -3.440 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; -3.017 ; -3.017 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; 1.052  ; 1.052  ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 9.438 ; 9.438 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 8.912 ; 8.912 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 9.438 ; 9.438 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 8.908 ; 8.908 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 9.148 ; 9.148 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 8.862 ; 8.862 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 8.888 ; 8.888 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 8.962 ; 8.962 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 8.889 ; 8.889 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 8.862 ; 8.862 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 8.912 ; 8.912 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 9.438 ; 9.438 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 8.908 ; 8.908 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 9.148 ; 9.148 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 8.862 ; 8.862 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 8.888 ; 8.888 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 8.962 ; 8.962 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 8.889 ; 8.889 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.escribir_op2      ; -2.185 ; -17.923       ;
; estadoSiguiente.escribir_op1      ; -2.110 ; -16.877       ;
; estadoSiguiente.cambiar_pc        ; -2.055 ; -10.134       ;
; donde_leer[0]                     ; -2.011 ; -15.728       ;
; estadoSiguiente.escribir_ram      ; -1.620 ; -8.793        ;
; estadoSiguiente.escribir_status   ; -1.466 ; -2.770        ;
; control[0]                        ; -1.460 ; -70.733       ;
; estadoSiguiente.escribir_salida   ; -0.665 ; -4.475        ;
; estadoSiguiente.desactivar_salida ; 0.010  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.escribir_op1      ; -1.471 ; -10.990       ;
; estadoSiguiente.escribir_op2      ; -1.396 ; -10.390       ;
; control[0]                        ; -1.274 ; -25.781       ;
; donde_leer[0]                     ; -1.170 ; -8.344        ;
; estadoSiguiente.escribir_ram      ; -0.363 ; -1.064        ;
; estadoSiguiente.cambiar_pc        ; -0.192 ; -0.899        ;
; estadoSiguiente.desactivar_salida ; 0.625  ; 0.000         ;
; estadoSiguiente.escribir_salida   ; 0.965  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 1.830  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.desactivar_salida ; -2.224 ; -2.224        ;
; estadoSiguiente.espera            ; -1.951 ; -6.631        ;
; estadoSiguiente.activar_carga_alu ; -1.927 ; -3.466        ;
; estadoSiguiente.activar_esc_data  ; -1.618 ; -1.618        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Removal Summary                                 ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.espera            ; -0.245 ; -0.281        ;
; estadoSiguiente.desactivar_salida ; 0.168  ; 0.000         ;
; estadoSiguiente.activar_esc_data  ; 0.182  ; 0.000         ;
; estadoSiguiente.activar_carga_alu ; 0.227  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -1.627 ; -266.746      ;
; donde_leer[0]                     ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_esc_data  ; 0.500  ; 0.000         ;
; estadoSiguiente.cambiar_pc        ; 0.500  ; 0.000         ;
; estadoSiguiente.desactivar_salida ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_salida   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.185 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.697      ;
; -2.185 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.697      ;
; -2.185 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.697      ;
; -2.185 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.697      ;
; -2.185 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.697      ;
; -2.185 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.697      ;
; -2.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.176 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.403      ; 2.679      ;
; -2.176 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.403      ; 2.679      ;
; -2.176 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.403      ; 2.679      ;
; -2.176 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.403      ; 2.679      ;
; -2.176 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.403      ; 2.679      ;
; -2.176 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.403      ; 2.679      ;
; -2.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.678      ;
; -2.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.678      ;
; -2.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.678      ;
; -2.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.678      ;
; -2.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.678      ;
; -2.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.678      ;
; -2.167 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.167 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.167 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.167 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.167 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.167 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.415      ; 2.696      ;
; -2.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.591      ;
; -2.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.591      ;
; -2.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.591      ;
; -2.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.591      ;
; -2.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.591      ;
; -2.090 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.402      ; 2.591      ;
; -2.080 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.382      ; 2.577      ;
; -2.080 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.382      ; 2.577      ;
; -2.080 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.382      ; 2.577      ;
; -2.080 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.382      ; 2.577      ;
; -2.080 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.382      ; 2.577      ;
; -2.080 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.382      ; 2.577      ;
; -2.038 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.412      ; 2.550      ;
; -2.038 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.412      ; 2.550      ;
; -2.038 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.412      ; 2.550      ;
; -2.038 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.412      ; 2.550      ;
; -2.038 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.412      ; 2.550      ;
; -2.038 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.412      ; 2.550      ;
; -0.175 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.149      ; 0.483      ;
; -0.120 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.202      ; 0.432      ;
; -0.105 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.203      ; 0.422      ;
; -0.105 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.225      ; 0.434      ;
; -0.099 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.224      ; 0.433      ;
; -0.097 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.223      ; 0.430      ;
; -0.095 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.225      ; 0.433      ;
; -0.042 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.202      ; 0.354      ;
; 1.160  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.890      ; 0.979      ;
; 1.163  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.890      ; 0.978      ;
; 1.178  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.903      ; 0.980      ;
; 1.236  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.870      ; 0.890      ;
; 1.278  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.870      ; 0.848      ;
; 1.361  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.890      ; 0.769      ;
; 1.368  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.891      ; 0.764      ;
; 1.376  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.903      ; 0.768      ;
; 1.385  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.903      ; 0.759      ;
; 1.389  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.900      ; 0.752      ;
; 1.391  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.890      ; 0.750      ;
; 1.392  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.890      ; 0.747      ;
; 1.407  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.903      ; 0.751      ;
; 1.431  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.890      ; 0.699      ;
; 1.456  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.900      ; 0.685      ;
; 1.496  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.891      ; 0.636      ;
; 1.660  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.890      ; 0.979      ;
; 1.663  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.890      ; 0.978      ;
; 1.678  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.903      ; 0.980      ;
; 1.736  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.870      ; 0.890      ;
; 1.778  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.870      ; 0.848      ;
; 1.861  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.890      ; 0.769      ;
; 1.868  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.891      ; 0.764      ;
; 1.876  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.903      ; 0.768      ;
; 1.885  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.903      ; 0.759      ;
; 1.889  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.900      ; 0.752      ;
; 1.891  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.890      ; 0.750      ;
; 1.892  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.890      ; 0.747      ;
; 1.907  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.903      ; 0.751      ;
; 1.931  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.890      ; 0.699      ;
; 1.956  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.900      ; 0.685      ;
; 1.996  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.891      ; 0.636      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.110 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.697      ;
; -2.110 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.697      ;
; -2.110 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.697      ;
; -2.110 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.697      ;
; -2.110 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.697      ;
; -2.110 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.697      ;
; -2.106 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.106 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.106 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.106 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.106 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.106 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.478      ; 2.679      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.478      ; 2.679      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.478      ; 2.679      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.478      ; 2.679      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.478      ; 2.679      ;
; -2.101 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.478      ; 2.679      ;
; -2.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.678      ;
; -2.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.678      ;
; -2.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.678      ;
; -2.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.678      ;
; -2.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.678      ;
; -2.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.678      ;
; -2.092 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.092 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.092 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.092 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.092 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.092 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.490      ; 2.696      ;
; -2.015 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.591      ;
; -2.015 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.591      ;
; -2.015 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.591      ;
; -2.015 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.591      ;
; -2.015 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.591      ;
; -2.015 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.477      ; 2.591      ;
; -2.005 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.457      ; 2.577      ;
; -2.005 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.457      ; 2.577      ;
; -2.005 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.457      ; 2.577      ;
; -2.005 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.457      ; 2.577      ;
; -2.005 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.457      ; 2.577      ;
; -2.005 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.457      ; 2.577      ;
; -1.963 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.487      ; 2.550      ;
; -1.963 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.487      ; 2.550      ;
; -1.963 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.487      ; 2.550      ;
; -1.963 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.487      ; 2.550      ;
; -1.963 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.487      ; 2.550      ;
; -1.963 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.487      ; 2.550      ;
; -0.117 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.142      ; 0.407      ;
; -0.105 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.230      ; 0.354      ;
; -0.088 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.228      ; 0.426      ;
; -0.024 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.231      ; 0.355      ;
; -0.021 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.231      ; 0.351      ;
; -0.013 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.228      ; 0.351      ;
; -0.012 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.229      ; 0.354      ;
; -0.012 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.229      ; 0.353      ;
; 1.235  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.965      ; 0.979      ;
; 1.238  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.965      ; 0.978      ;
; 1.253  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.978      ; 0.980      ;
; 1.311  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.945      ; 0.890      ;
; 1.353  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.945      ; 0.848      ;
; 1.436  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.965      ; 0.769      ;
; 1.443  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.966      ; 0.764      ;
; 1.451  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.978      ; 0.768      ;
; 1.460  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.978      ; 0.759      ;
; 1.464  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.975      ; 0.752      ;
; 1.466  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.965      ; 0.750      ;
; 1.467  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.965      ; 0.747      ;
; 1.482  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.978      ; 0.751      ;
; 1.506  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.965      ; 0.699      ;
; 1.531  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.975      ; 0.685      ;
; 1.571  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.966      ; 0.636      ;
; 1.735  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.965      ; 0.979      ;
; 1.738  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.965      ; 0.978      ;
; 1.753  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.978      ; 0.980      ;
; 1.811  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.945      ; 0.890      ;
; 1.853  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.945      ; 0.848      ;
; 1.936  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.965      ; 0.769      ;
; 1.943  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.966      ; 0.764      ;
; 1.951  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.978      ; 0.768      ;
; 1.960  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.978      ; 0.759      ;
; 1.964  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.975      ; 0.752      ;
; 1.966  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.965      ; 0.750      ;
; 1.967  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.965      ; 0.747      ;
; 1.982  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.978      ; 0.751      ;
; 2.006  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.965      ; 0.699      ;
; 2.031  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.975      ; 0.685      ;
; 2.071  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.966      ; 0.636      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.cambiar_pc'                                                                                                          ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; -2.055 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.797     ; 0.804      ;
; -1.783 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.796     ; 0.812      ;
; -1.656 ; pc_nuevo[4]                    ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.710     ; 0.492      ;
; -1.580 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.876     ; 0.805      ;
; -1.579 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.797     ; 0.806      ;
; -1.570 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.875     ; 0.804      ;
; -1.567 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.875     ; 0.800      ;
; -1.387 ; pc_nuevo[0]                    ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.709     ; 0.503      ;
; -1.306 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.035      ; 1.387      ;
; -1.303 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.153     ; 1.196      ;
; -1.266 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.034      ; 1.346      ;
; -1.222 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.036      ; 1.304      ;
; -1.181 ; pc_nuevo[3]                    ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.789     ; 0.493      ;
; -1.179 ; pc_nuevo[2]                    ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.710     ; 0.493      ;
; -1.173 ; pc_nuevo[5]                    ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.788     ; 0.493      ;
; -1.169 ; pc_nuevo[1]                    ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; 0.500        ; -0.788     ; 0.490      ;
; -1.143 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.153     ; 1.036      ;
; -0.914 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.036      ; 1.275      ;
; -0.860 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.043     ; 1.425      ;
; -0.857 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.231     ; 1.234      ;
; -0.820 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.044     ; 1.384      ;
; -0.802 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.044     ; 1.359      ;
; -0.802 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.231     ; 1.179      ;
; -0.799 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.232     ; 1.168      ;
; -0.776 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.042     ; 1.342      ;
; -0.762 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.045     ; 1.318      ;
; -0.734 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.043     ; 1.300      ;
; -0.678 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.035      ; 1.237      ;
; -0.654 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.227     ; 1.035      ;
; -0.638 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.034      ; 1.196      ;
; -0.613 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.043     ; 1.171      ;
; -0.591 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.044     ; 1.156      ;
; -0.572 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 1.000        ; -0.153     ; 0.943      ;
; -0.262 ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.713      ; 0.662      ;
; 0.007  ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.714      ; 0.673      ;
; 0.212  ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.713      ; 0.666      ;
; 0.212  ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.634      ; 0.664      ;
; 0.221  ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.635      ; 0.663      ;
; 0.222  ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.500        ; 0.635      ; 0.663      ;
; 0.238  ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.713      ; 0.662      ;
; 0.507  ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.714      ; 0.673      ;
; 0.712  ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.713      ; 0.666      ;
; 0.712  ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.634      ; 0.664      ;
; 0.721  ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.635      ; 0.663      ;
; 0.722  ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 1.000        ; 0.635      ; 0.663      ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'donde_leer[0]'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.899      ;
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.899      ;
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.899      ;
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.899      ;
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.899      ;
; -2.011 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.899      ;
; -2.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.269      ; 2.879      ;
; -2.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.269      ; 2.879      ;
; -2.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.269      ; 2.879      ;
; -2.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.269      ; 2.879      ;
; -2.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.269      ; 2.879      ;
; -2.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.269      ; 2.879      ;
; -2.009 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.884      ;
; -2.009 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.884      ;
; -2.009 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.884      ;
; -2.009 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.884      ;
; -2.009 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.884      ;
; -2.009 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.884      ;
; -1.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.873      ;
; -1.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.873      ;
; -1.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.873      ;
; -1.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.873      ;
; -1.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.873      ;
; -1.998 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.273      ; 2.873      ;
; -1.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.205      ; 2.845      ;
; -1.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.205      ; 2.845      ;
; -1.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.205      ; 2.845      ;
; -1.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.205      ; 2.845      ;
; -1.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.205      ; 2.845      ;
; -1.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.205      ; 2.845      ;
; -1.941 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.829      ;
; -1.941 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.829      ;
; -1.941 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.829      ;
; -1.941 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.829      ;
; -1.941 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.829      ;
; -1.941 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.288      ; 2.829      ;
; -1.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.285      ; 2.786      ;
; -1.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.285      ; 2.786      ;
; -1.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.285      ; 2.786      ;
; -1.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.285      ; 2.786      ;
; -1.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.285      ; 2.786      ;
; -1.893 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.285      ; 2.786      ;
; -1.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.287      ; 2.771      ;
; -1.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.287      ; 2.771      ;
; -1.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.287      ; 2.771      ;
; -1.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.287      ; 2.771      ;
; -1.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.287      ; 2.771      ;
; -1.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.287      ; 2.771      ;
; -0.214 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.347      ; 1.160      ;
; -0.176 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.365      ; 1.149      ;
; -0.171 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.368      ; 1.139      ;
; -0.170 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.368      ; 1.138      ;
; -0.151 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.349      ; 1.100      ;
; -0.138 ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.716      ; 1.456      ;
; -0.126 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.285      ; 1.070      ;
; -0.122 ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.648      ; 1.429      ;
; -0.075 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.353      ; 1.030      ;
; -0.062 ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.712      ; 1.374      ;
; -0.060 ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.716      ; 1.378      ;
; -0.050 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.353      ; 1.005      ;
; 0.060  ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.730      ; 1.269      ;
; 0.061  ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.731      ; 1.270      ;
; 0.063  ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.731      ; 1.268      ;
; 0.068  ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 1.000        ; 0.728      ; 1.268      ;
; 1.035  ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.757      ; 0.963      ;
; 1.037  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.761      ; 0.967      ;
; 1.040  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.693      ; 0.953      ;
; 1.040  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.761      ; 0.964      ;
; 1.245  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.776      ; 0.772      ;
; 1.269  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.775      ; 0.746      ;
; 1.270  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.776      ; 0.747      ;
; 1.278  ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.500        ; 1.773      ; 0.744      ;
; 1.535  ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.757      ; 0.963      ;
; 1.537  ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.761      ; 0.967      ;
; 1.540  ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.693      ; 0.953      ;
; 1.540  ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.761      ; 0.964      ;
; 1.745  ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.776      ; 0.772      ;
; 1.769  ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.775      ; 0.746      ;
; 1.770  ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.776      ; 0.747      ;
; 1.778  ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 1.000        ; 1.773      ; 0.744      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                   ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.620 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.557     ; 1.209      ;
; -1.588 ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.750     ; 0.857      ;
; -1.580 ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.748     ; 0.856      ;
; -1.391 ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.561     ; 0.976      ;
; -1.379 ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.749     ; 0.731      ;
; -1.320 ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.565     ; 0.859      ;
; -1.306 ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.561     ; 0.902      ;
; -1.221 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.749     ; 0.491      ;
; -1.212 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.747     ; 0.489      ;
; -1.136 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.748     ; 0.489      ;
; -0.953 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.564     ; 0.493      ;
; -0.941 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; -0.557     ; 0.541      ;
; 0.168  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.678      ; 0.752      ;
; 0.200  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.677      ; 0.637      ;
; 0.210  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.679      ; 0.634      ;
; 0.243  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.866      ; 0.910      ;
; 0.327  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.866      ; 0.837      ;
; 0.467  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 0.862      ; 0.640      ;
; 0.668  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.678      ; 0.752      ;
; 0.700  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.677      ; 0.637      ;
; 0.710  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.679      ; 0.634      ;
; 0.743  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.866      ; 0.910      ;
; 0.827  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.866      ; 0.837      ;
; 0.967  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 0.862      ; 0.640      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_status'                                                                                    ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -1.466 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.074     ; 0.432      ;
; -1.304 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -0.980     ; 0.350      ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'control[0]'                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.359 ; registro8b:r_ri|data_out[5]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; -0.386     ; 2.005      ;
; -1.338 ; estadoSiguiente.incrementar_pc                                                                     ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; -0.465     ; 1.905      ;
; -1.312 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; -0.384     ; 1.960      ;
; -1.191 ; registro8b:r_ri|data_out[6]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; -0.386     ; 1.837      ;
; -1.107 ; estadoSiguiente.incrementar_pc                                                                     ; pc_nuevo[5]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.087     ; 2.052      ;
; -1.107 ; estadoSiguiente.incrementar_pc                                                                     ; pc_nuevo[0]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.087     ; 2.052      ;
; -1.107 ; estadoSiguiente.incrementar_pc                                                                     ; pc_nuevo[1]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.087     ; 2.052      ;
; -1.107 ; estadoSiguiente.incrementar_pc                                                                     ; pc_nuevo[2]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.087     ; 2.052      ;
; -1.107 ; estadoSiguiente.incrementar_pc                                                                     ; pc_nuevo[3]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.087     ; 2.052      ;
; -1.107 ; estadoSiguiente.incrementar_pc                                                                     ; pc_nuevo[4]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.087     ; 2.052      ;
; -1.059 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; -0.386     ; 1.705      ;
; -1.045 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; -0.386     ; 1.691      ;
; -1.038 ; registro8b:r_ri|data_out[2]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; -0.386     ; 1.684      ;
; -1.005 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.016     ; 2.021      ;
; -0.997 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.016     ; 2.013      ;
; -0.977 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[0]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 2.014      ;
; -0.977 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 2.014      ;
; -0.977 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 2.014      ;
; -0.977 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 2.014      ;
; -0.977 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[4]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 2.014      ;
; -0.977 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[5]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 2.014      ;
; -0.977 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[6]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 2.014      ;
; -0.977 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[7]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 2.014      ;
; -0.926 ; estadoSiguiente.incrementar_pc                                                                     ; estadoSiguiente.activar_esc_pc                                                                     ; control[0]   ; control[0]  ; 1.000        ; -0.087     ; 1.871      ;
; -0.918 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; pc_nuevo[5]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 1.942      ;
; -0.918 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; pc_nuevo[0]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 1.942      ;
; -0.918 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; pc_nuevo[1]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 1.942      ;
; -0.918 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; pc_nuevo[2]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 1.942      ;
; -0.918 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; pc_nuevo[3]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 1.942      ;
; -0.918 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; pc_nuevo[4]                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 1.942      ;
; -0.911 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[0]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.948      ;
; -0.911 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.948      ;
; -0.911 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.948      ;
; -0.911 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.948      ;
; -0.911 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[4]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.948      ;
; -0.911 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[5]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.948      ;
; -0.911 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[6]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.948      ;
; -0.911 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[7]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.948      ;
; -0.906 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; -0.386     ; 1.552      ;
; -0.887 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.919      ;
; -0.880 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.015     ; 1.897      ;
; -0.878 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.016     ; 1.894      ;
; -0.874 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; donde_leer[1]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; -0.386     ; 1.520      ;
; -0.873 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.905      ;
; -0.870 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.016     ; 1.886      ;
; -0.864 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.887      ;
; -0.857 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.889      ;
; -0.851 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.882      ;
; -0.842 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.865      ;
; -0.835 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.858      ;
; -0.835 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.867      ;
; -0.813 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.836      ;
; -0.812 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.835      ;
; -0.805 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.837      ;
; -0.802 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.834      ;
; -0.799 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[7]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.835      ;
; -0.799 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[6]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.835      ;
; -0.799 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[5]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.835      ;
; -0.799 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[4]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.835      ;
; -0.799 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.835      ;
; -0.799 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.835      ;
; -0.799 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.835      ;
; -0.799 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[0]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 1.835      ;
; -0.796 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.015     ; 1.813      ;
; -0.794 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.817      ;
; -0.792 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[0]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.829      ;
; -0.792 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.829      ;
; -0.792 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.829      ;
; -0.792 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.829      ;
; -0.792 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[4]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.829      ;
; -0.792 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[5]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.829      ;
; -0.792 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[6]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.829      ;
; -0.792 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[7]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.829      ;
; -0.788 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.820      ;
; -0.787 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.819      ;
; -0.783 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.806      ;
; -0.772 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.795      ;
; -0.770 ; registro8b:r_ri|data_out[5]~reg0                                                                   ; donde_leer[0]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; -0.015     ; 1.787      ;
; -0.766 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 1.797      ;
; -0.765 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.797      ;
; -0.765 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.788      ;
; -0.762 ; registro8b:r_ri|data_out[5]~reg0                                                                   ; op_a_cargar                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.020     ; 1.774      ;
; -0.759 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.015     ; 1.776      ;
; -0.758 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.003      ; 1.793      ;
; -0.754 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.786      ;
; -0.752 ; registro8b:r_operador1|data_out[5]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.014     ; 1.770      ;
; -0.752 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.015     ; 1.769      ;
; -0.749 ; estadoSiguiente.incrementar_pc                                                                     ; donde_leer[0]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; -0.094     ; 1.687      ;
; -0.743 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; -0.009     ; 1.766      ;
; -0.741 ; estadoSiguiente.incrementar_pc                                                                     ; op_a_cargar                                                                                        ; control[0]   ; control[0]  ; 1.000        ; -0.099     ; 1.674      ;
; -0.740 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.772      ;
; -0.737 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; estadoSiguiente.activar_esc_pc                                                                     ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 1.761      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -0.665 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.017      ; 0.844      ;
; -0.658 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.053      ; 0.808      ;
; -0.649 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.017      ; 0.828      ;
; -0.646 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.053      ; 0.796      ;
; -0.581 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.048      ; 0.740      ;
; -0.558 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.016      ; 0.722      ;
; -0.550 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.015      ; 0.721      ;
; -0.520 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.016      ; 0.694      ;
; -0.504 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.051      ; 0.671      ;
; -0.501 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.028      ; 0.640      ;
; -0.494 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.016      ; 0.668      ;
; -0.491 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.016      ; 0.655      ;
; -0.480 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.015      ; 0.651      ;
; -0.439 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.144      ; 0.686      ;
; -0.434 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.051      ; 0.601      ;
; -0.421 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.144      ; 0.668      ;
; -0.373 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.016      ; 0.547      ;
; -0.354 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; 0.500        ; 0.028      ; 0.493      ;
+--------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.desactivar_salida'                                                                                                      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.010 ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.185      ; 0.325      ;
; 0.011 ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.185      ; 0.325      ;
; 0.023 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.187      ; 0.325      ;
; 0.026 ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.200      ; 0.325      ;
; 0.028 ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.197      ; 0.325      ;
; 0.029 ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.198      ; 0.325      ;
; 0.029 ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.198      ; 0.325      ;
; 0.035 ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.199      ; 0.325      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.471 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.966      ; 0.636      ;
; -1.431 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.975      ; 0.685      ;
; -1.407 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.965      ; 0.699      ;
; -1.368 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.978      ; 0.751      ;
; -1.364 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.975      ; 0.752      ;
; -1.360 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.978      ; 0.759      ;
; -1.359 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.965      ; 0.747      ;
; -1.356 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.965      ; 0.750      ;
; -1.351 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.978      ; 0.768      ;
; -1.343 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.966      ; 0.764      ;
; -1.337 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.965      ; 0.769      ;
; -1.238 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.945      ; 0.848      ;
; -1.196 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.945      ; 0.890      ;
; -1.139 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.978      ; 0.980      ;
; -1.128 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.965      ; 0.978      ;
; -1.127 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.965      ; 0.979      ;
; -0.971 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.966      ; 0.636      ;
; -0.931 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.975      ; 0.685      ;
; -0.907 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.965      ; 0.699      ;
; -0.868 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.978      ; 0.751      ;
; -0.864 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.975      ; 0.752      ;
; -0.860 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.978      ; 0.759      ;
; -0.859 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.965      ; 0.747      ;
; -0.856 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.965      ; 0.750      ;
; -0.851 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.978      ; 0.768      ;
; -0.843 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.966      ; 0.764      ;
; -0.837 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.965      ; 0.769      ;
; -0.738 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.945      ; 0.848      ;
; -0.696 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.945      ; 0.890      ;
; -0.639 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.978      ; 0.980      ;
; -0.628 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.965      ; 0.978      ;
; -0.627 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.965      ; 0.979      ;
; 0.620  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.231      ; 0.351      ;
; 0.623  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.228      ; 0.351      ;
; 0.624  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.231      ; 0.355      ;
; 0.624  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.230      ; 0.354      ;
; 0.624  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.229      ; 0.353      ;
; 0.625  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.229      ; 0.354      ;
; 0.698  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.228      ; 0.426      ;
; 0.765  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.142      ; 0.407      ;
; 2.563  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.487      ; 2.550      ;
; 2.563  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.487      ; 2.550      ;
; 2.563  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.487      ; 2.550      ;
; 2.563  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.487      ; 2.550      ;
; 2.563  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.487      ; 2.550      ;
; 2.563  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.487      ; 2.550      ;
; 2.614  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.591      ;
; 2.614  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.591      ;
; 2.614  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.591      ;
; 2.614  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.591      ;
; 2.614  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.591      ;
; 2.614  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.591      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.457      ; 2.577      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.457      ; 2.577      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.457      ; 2.577      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.457      ; 2.577      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.457      ; 2.577      ;
; 2.620  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.457      ; 2.577      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.678      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.478      ; 2.679      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.678      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.678      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.678      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.678      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.678      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.478      ; 2.679      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.478      ; 2.679      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.478      ; 2.679      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.478      ; 2.679      ;
; 2.701  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.478      ; 2.679      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.706  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.490      ; 2.696      ;
; 2.720  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.697      ;
; 2.720  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.697      ;
; 2.720  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.697      ;
; 2.720  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.697      ;
; 2.720  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.697      ;
; 2.720  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.477      ; 2.697      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.396 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.891      ; 0.636      ;
; -1.356 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.900      ; 0.685      ;
; -1.332 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.890      ; 0.699      ;
; -1.293 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.903      ; 0.751      ;
; -1.289 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.900      ; 0.752      ;
; -1.285 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.903      ; 0.759      ;
; -1.284 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.890      ; 0.747      ;
; -1.281 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.890      ; 0.750      ;
; -1.276 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.903      ; 0.768      ;
; -1.268 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.891      ; 0.764      ;
; -1.262 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.890      ; 0.769      ;
; -1.163 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.870      ; 0.848      ;
; -1.121 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.870      ; 0.890      ;
; -1.064 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.903      ; 0.980      ;
; -1.053 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.890      ; 0.978      ;
; -1.052 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.890      ; 0.979      ;
; -0.896 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.891      ; 0.636      ;
; -0.856 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.900      ; 0.685      ;
; -0.832 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.890      ; 0.699      ;
; -0.793 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.903      ; 0.751      ;
; -0.789 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.900      ; 0.752      ;
; -0.785 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.903      ; 0.759      ;
; -0.784 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.890      ; 0.747      ;
; -0.781 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.890      ; 0.750      ;
; -0.776 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.903      ; 0.768      ;
; -0.768 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.891      ; 0.764      ;
; -0.762 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.890      ; 0.769      ;
; -0.663 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.870      ; 0.848      ;
; -0.621 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.870      ; 0.890      ;
; -0.564 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.903      ; 0.980      ;
; -0.553 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.890      ; 0.978      ;
; -0.552 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.890      ; 0.979      ;
; 0.652  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.202      ; 0.354      ;
; 0.707  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.223      ; 0.430      ;
; 0.708  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.225      ; 0.433      ;
; 0.709  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.224      ; 0.433      ;
; 0.709  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.225      ; 0.434      ;
; 0.719  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.203      ; 0.422      ;
; 0.730  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.202      ; 0.432      ;
; 0.834  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.149      ; 0.483      ;
; 2.638  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.412      ; 2.550      ;
; 2.638  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.412      ; 2.550      ;
; 2.638  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.412      ; 2.550      ;
; 2.638  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.412      ; 2.550      ;
; 2.638  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.412      ; 2.550      ;
; 2.638  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.412      ; 2.550      ;
; 2.689  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.591      ;
; 2.689  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.591      ;
; 2.689  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.591      ;
; 2.689  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.591      ;
; 2.689  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.591      ;
; 2.689  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.591      ;
; 2.695  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.382      ; 2.577      ;
; 2.695  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.382      ; 2.577      ;
; 2.695  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.382      ; 2.577      ;
; 2.695  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.382      ; 2.577      ;
; 2.695  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.382      ; 2.577      ;
; 2.695  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.382      ; 2.577      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.678      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.403      ; 2.679      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.678      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.678      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.678      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.678      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.678      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.403      ; 2.679      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.403      ; 2.679      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.403      ; 2.679      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.403      ; 2.679      ;
; 2.776  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.403      ; 2.679      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.415      ; 2.696      ;
; 2.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.697      ;
; 2.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.697      ;
; 2.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.697      ;
; 2.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.697      ;
; 2.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.697      ;
; 2.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.402      ; 2.697      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'control[0]'                                                                                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.274 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.510      ; 0.529      ;
; -1.139 ; estadoSiguiente.escribir_salida   ; estadoSiguiente.activar_leer_salida                                                           ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.408      ; 0.562      ;
; -1.091 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                        ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.418      ; 0.620      ;
; -0.975 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.418      ; 0.736      ;
; -0.971 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.421      ; 0.743      ;
; -0.966 ; estadoSiguiente.cambiar_pc        ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.421      ; 0.748      ;
; -0.957 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.421      ; 0.757      ;
; -0.798 ; estadoSiguiente.desactivar_salida ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.421      ; 0.916      ;
; -0.774 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 1.510      ; 0.529      ;
; -0.682 ; in_status[1]                      ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.072      ; 0.042      ;
; -0.678 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.421      ; 1.036      ;
; -0.639 ; estadoSiguiente.escribir_salida   ; estadoSiguiente.activar_leer_salida                                                           ; estadoSiguiente.escribir_salida   ; control[0]  ; -0.500       ; 1.408      ; 0.562      ;
; -0.591 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                        ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.418      ; 0.620      ;
; -0.521 ; estadoSiguiente.activar_esc_data  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.484      ; 1.242      ;
; -0.475 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 1.418      ; 0.736      ;
; -0.471 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 1.421      ; 0.743      ;
; -0.471 ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.418      ; 1.240      ;
; -0.471 ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.418      ; 1.240      ;
; -0.469 ; estadoSiguiente.espera            ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.418      ; 1.242      ;
; -0.469 ; estadoSiguiente.espera            ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.418      ; 1.242      ;
; -0.466 ; estadoSiguiente.cambiar_pc        ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.cambiar_pc        ; control[0]  ; -0.500       ; 1.421      ; 0.748      ;
; -0.457 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2      ; control[0]  ; -0.500       ; 1.421      ; 0.757      ;
; -0.450 ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.422      ; 1.265      ;
; -0.450 ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.422      ; 1.265      ;
; -0.450 ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.422      ; 1.265      ;
; -0.450 ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.422      ; 1.265      ;
; -0.450 ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.422      ; 1.265      ;
; -0.450 ; estadoSiguiente.cambiar_pc        ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.cambiar_pc        ; control[0]  ; 0.000        ; 1.422      ; 1.265      ;
; -0.450 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.429      ; 1.272      ;
; -0.450 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.429      ; 1.272      ;
; -0.450 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.429      ; 1.272      ;
; -0.450 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.429      ; 1.272      ;
; -0.450 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.429      ; 1.272      ;
; -0.450 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.429      ; 1.272      ;
; -0.450 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.429      ; 1.272      ;
; -0.448 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[1]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.428      ; 1.273      ;
; -0.430 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[0]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.408      ; 1.271      ;
; -0.430 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[2]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.408      ; 1.271      ;
; -0.430 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[3]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.408      ; 1.271      ;
; -0.430 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[4]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.408      ; 1.271      ;
; -0.430 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[5]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.408      ; 1.271      ;
; -0.430 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[6]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.408      ; 1.271      ;
; -0.430 ; estadoSiguiente.escribir_salida   ; registro8b:r_salida|registro[7]                                                               ; estadoSiguiente.escribir_salida   ; control[0]  ; 0.000        ; 1.408      ; 1.271      ;
; -0.402 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.429      ; 1.320      ;
; -0.402 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.429      ; 1.320      ;
; -0.402 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.429      ; 1.320      ;
; -0.402 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.429      ; 1.320      ;
; -0.402 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.429      ; 1.320      ;
; -0.402 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.429      ; 1.320      ;
; -0.402 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.429      ; 1.320      ;
; -0.356 ; estadoSiguiente.escribir_ram      ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.484      ; 1.407      ;
; -0.337 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.431      ; 1.387      ;
; -0.334 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.422      ; 1.381      ;
; -0.334 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.422      ; 1.381      ;
; -0.334 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.422      ; 1.381      ;
; -0.334 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.422      ; 1.381      ;
; -0.334 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.422      ; 1.381      ;
; -0.334 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.422      ; 1.381      ;
; -0.298 ; estadoSiguiente.desactivar_salida ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; -0.500       ; 1.421      ; 0.916      ;
; -0.289 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.431      ; 1.435      ;
; -0.281 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[7]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.404      ; 1.416      ;
; -0.281 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[6]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.404      ; 1.416      ;
; -0.281 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[5]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.404      ; 1.416      ;
; -0.281 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[4]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.404      ; 1.416      ;
; -0.281 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[3]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.404      ; 1.416      ;
; -0.281 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[2]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.404      ; 1.416      ;
; -0.281 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[0]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.404      ; 1.416      ;
; -0.277 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[1]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.428      ; 1.444      ;
; -0.259 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[0]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.408      ; 1.442      ;
; -0.259 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[2]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.408      ; 1.442      ;
; -0.259 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[3]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.408      ; 1.442      ;
; -0.259 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[4]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.408      ; 1.442      ;
; -0.259 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[5]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.408      ; 1.442      ;
; -0.259 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[6]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.408      ; 1.442      ;
; -0.259 ; estadoSiguiente.desactivar_salida ; registro8b:r_salida|registro[7]                                                               ; estadoSiguiente.desactivar_salida ; control[0]  ; 0.000        ; 1.408      ; 1.442      ;
; -0.258 ; in_status[2]                      ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 0.978      ; 0.372      ;
; -0.253 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.466      ;
; -0.253 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[1]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.466      ;
; -0.253 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.466      ;
; -0.253 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.466      ;
; -0.253 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.466      ;
; -0.253 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.466      ;
; -0.253 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.466      ;
; -0.253 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.466      ;
; -0.243 ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.411      ; 1.461      ;
; -0.243 ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.411      ; 1.461      ;
; -0.243 ; estadoSiguiente.espera            ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.411      ; 1.461      ;
; -0.243 ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.411      ; 1.461      ;
; -0.239 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.458      ;
; -0.239 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.458      ;
; -0.239 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.458      ;
; -0.239 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.458      ;
; -0.239 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.458      ;
; -0.239 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.458      ;
; -0.239 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.458      ;
; -0.236 ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.416      ; 1.473      ;
; -0.236 ; estadoSiguiente.espera            ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.416      ; 1.473      ;
; -0.236 ; estadoSiguiente.espera            ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.416      ; 1.473      ;
; -0.236 ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.416      ; 1.473      ;
; -0.223 ; estadoSiguiente.espera            ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.484      ; 1.540      ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'donde_leer[0]'                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+
; -1.170 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.776      ; 0.747      ;
; -1.170 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.775      ; 0.746      ;
; -1.170 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.773      ; 0.744      ;
; -1.145 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.776      ; 0.772      ;
; -0.938 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.761      ; 0.964      ;
; -0.935 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.761      ; 0.967      ;
; -0.935 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.757      ; 0.963      ;
; -0.881 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; 0.000        ; 1.693      ; 0.953      ;
; -0.670 ; donde_leer[0]                                                                                       ; in_data[3] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.776      ; 0.747      ;
; -0.670 ; donde_leer[0]                                                                                       ; in_data[1] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.775      ; 0.746      ;
; -0.670 ; donde_leer[0]                                                                                       ; in_data[0] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.773      ; 0.744      ;
; -0.645 ; donde_leer[0]                                                                                       ; in_data[6] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.776      ; 0.772      ;
; -0.438 ; donde_leer[0]                                                                                       ; in_data[7] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.761      ; 0.964      ;
; -0.435 ; donde_leer[0]                                                                                       ; in_data[4] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.761      ; 0.967      ;
; -0.435 ; donde_leer[0]                                                                                       ; in_data[2] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.757      ; 0.963      ;
; -0.381 ; donde_leer[0]                                                                                       ; in_data[5] ; donde_leer[0] ; donde_leer[0] ; -0.500       ; 1.693      ; 0.953      ;
; 0.372  ; donde_leer[1]                                                                                       ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.731      ; 1.103      ;
; 0.373  ; donde_leer[1]                                                                                       ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.731      ; 1.104      ;
; 0.376  ; donde_leer[1]                                                                                       ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.730      ; 1.106      ;
; 0.377  ; donde_leer[1]                                                                                       ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.728      ; 1.105      ;
; 0.427  ; donde_leer[1]                                                                                       ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.716      ; 1.143      ;
; 0.427  ; donde_leer[1]                                                                                       ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.716      ; 1.143      ;
; 0.430  ; donde_leer[1]                                                                                       ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.712      ; 1.142      ;
; 0.542  ; donde_leer[1]                                                                                       ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.648      ; 1.190      ;
; 0.652  ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.353      ; 1.005      ;
; 0.677  ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.353      ; 1.030      ;
; 0.751  ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.349      ; 1.100      ;
; 0.770  ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.368      ; 1.138      ;
; 0.771  ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.368      ; 1.139      ;
; 0.784  ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.365      ; 1.149      ;
; 0.785  ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.285      ; 1.070      ;
; 0.813  ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.347      ; 1.160      ;
; 2.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.287      ; 2.771      ;
; 2.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.287      ; 2.771      ;
; 2.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.287      ; 2.771      ;
; 2.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.287      ; 2.771      ;
; 2.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.287      ; 2.771      ;
; 2.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.287      ; 2.771      ;
; 2.501  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.285      ; 2.786      ;
; 2.501  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.285      ; 2.786      ;
; 2.501  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.285      ; 2.786      ;
; 2.501  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.285      ; 2.786      ;
; 2.501  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.285      ; 2.786      ;
; 2.501  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.285      ; 2.786      ;
; 2.541  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.829      ;
; 2.541  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.829      ;
; 2.541  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.829      ;
; 2.541  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.829      ;
; 2.541  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.829      ;
; 2.541  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.829      ;
; 2.600  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.873      ;
; 2.600  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.873      ;
; 2.600  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.873      ;
; 2.600  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.873      ;
; 2.600  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.873      ;
; 2.600  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.873      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.269      ; 2.879      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.269      ; 2.879      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.269      ; 2.879      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.269      ; 2.879      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.269      ; 2.879      ;
; 2.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.269      ; 2.879      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.899      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.884      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.899      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.899      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.899      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.899      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.288      ; 2.899      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.884      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.884      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.884      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.884      ;
; 2.611  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.273      ; 2.884      ;
; 2.640  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.205      ; 2.845      ;
; 2.640  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.205      ; 2.845      ;
; 2.640  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.205      ; 2.845      ;
; 2.640  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.205      ; 2.845      ;
; 2.640  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.205      ; 2.845      ;
; 2.640  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]    ; donde_leer[0] ; 0.000        ; 0.205      ; 2.845      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                    ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.363 ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.862      ; 0.640      ;
; -0.186 ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.679      ; 0.634      ;
; -0.181 ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.677      ; 0.637      ;
; -0.170 ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.866      ; 0.837      ;
; -0.097 ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.866      ; 0.910      ;
; -0.067 ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 0.678      ; 0.752      ;
; 0.137  ; estadoSiguiente.escribir_ram     ; posicion_ram[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.862      ; 0.640      ;
; 0.314  ; estadoSiguiente.escribir_ram     ; posicion_ram[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.679      ; 0.634      ;
; 0.319  ; estadoSiguiente.escribir_ram     ; posicion_ram[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.677      ; 0.637      ;
; 0.330  ; estadoSiguiente.escribir_ram     ; posicion_ram[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.866      ; 0.837      ;
; 0.403  ; estadoSiguiente.escribir_ram     ; posicion_ram[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.866      ; 0.910      ;
; 0.433  ; estadoSiguiente.escribir_ram     ; posicion_ram[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 0.678      ; 0.752      ;
; 1.557  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.564     ; 0.493      ;
; 1.598  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.557     ; 0.541      ;
; 1.736  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.747     ; 0.489      ;
; 1.737  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.748     ; 0.489      ;
; 1.740  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.749     ; 0.491      ;
; 1.924  ; estadoSiguiente.leer_ram         ; posicion_ram[5] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.565     ; 0.859      ;
; 1.963  ; estadoSiguiente.leer_ram         ; posicion_ram[2] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.561     ; 0.902      ;
; 1.980  ; estadoSiguiente.leer_ram         ; posicion_ram[0] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.749     ; 0.731      ;
; 2.037  ; estadoSiguiente.leer_ram         ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.561     ; 0.976      ;
; 2.104  ; estadoSiguiente.leer_ram         ; posicion_ram[1] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.748     ; 0.856      ;
; 2.107  ; estadoSiguiente.leer_ram         ; posicion_ram[3] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.750     ; 0.857      ;
; 2.266  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; -0.557     ; 1.209      ;
+--------+----------------------------------+-----------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.cambiar_pc'                                                                                                           ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                 ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+
; -0.192 ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.713      ; 0.662      ;
; -0.188 ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.713      ; 0.666      ;
; -0.182 ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.714      ; 0.673      ;
; -0.113 ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.635      ; 0.663      ;
; -0.113 ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.635      ; 0.663      ;
; -0.111 ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.634      ; 0.664      ;
; 0.308  ; estadoSiguiente.cambiar_pc     ; in_pc[4] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.713      ; 0.662      ;
; 0.312  ; estadoSiguiente.cambiar_pc     ; in_pc[2] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.713      ; 0.666      ;
; 0.318  ; estadoSiguiente.cambiar_pc     ; in_pc[0] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.714      ; 0.673      ;
; 0.387  ; estadoSiguiente.cambiar_pc     ; in_pc[1] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.635      ; 0.663      ;
; 0.387  ; estadoSiguiente.cambiar_pc     ; in_pc[5] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.635      ; 0.663      ;
; 0.389  ; estadoSiguiente.cambiar_pc     ; in_pc[3] ; estadoSiguiente.cambiar_pc   ; estadoSiguiente.cambiar_pc ; -0.500       ; 0.634      ; 0.664      ;
; 1.096  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.153     ; 0.943      ;
; 1.162  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.034      ; 1.196      ;
; 1.189  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.153     ; 1.036      ;
; 1.200  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.044     ; 1.156      ;
; 1.202  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.035      ; 1.237      ;
; 1.214  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.043     ; 1.171      ;
; 1.239  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.036      ; 1.275      ;
; 1.262  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.227     ; 1.035      ;
; 1.268  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.036      ; 1.304      ;
; 1.312  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.034      ; 1.346      ;
; 1.343  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.043     ; 1.300      ;
; 1.349  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.153     ; 1.196      ;
; 1.352  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; 0.035      ; 1.387      ;
; 1.363  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.045     ; 1.318      ;
; 1.384  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.042     ; 1.342      ;
; 1.400  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.232     ; 1.168      ;
; 1.403  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.044     ; 1.359      ;
; 1.410  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.231     ; 1.179      ;
; 1.428  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.044     ; 1.384      ;
; 1.465  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.231     ; 1.234      ;
; 1.468  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram ; estadoSiguiente.cambiar_pc ; 0.000        ; -0.043     ; 1.425      ;
; 1.702  ; pc_nuevo[4]                    ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.710     ; 0.492      ;
; 1.703  ; pc_nuevo[2]                    ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.710     ; 0.493      ;
; 1.712  ; pc_nuevo[0]                    ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.709     ; 0.503      ;
; 1.778  ; pc_nuevo[1]                    ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.788     ; 0.490      ;
; 1.781  ; pc_nuevo[5]                    ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.788     ; 0.493      ;
; 1.782  ; pc_nuevo[3]                    ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.789     ; 0.493      ;
; 2.101  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.797     ; 0.804      ;
; 2.103  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.797     ; 0.806      ;
; 2.108  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.796     ; 0.812      ;
; 2.175  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.875     ; 0.800      ;
; 2.179  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.875     ; 0.804      ;
; 2.181  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; control[0]                   ; estadoSiguiente.cambiar_pc ; -0.500       ; -0.876     ; 0.805      ;
+--------+--------------------------------+----------+------------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.desactivar_salida'                                                                                                       ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node         ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.625 ; registro8b:r_salida|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.200      ; 0.325      ;
; 0.626 ; registro8b:r_salida|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.199      ; 0.325      ;
; 0.627 ; registro8b:r_salida|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.198      ; 0.325      ;
; 0.627 ; registro8b:r_salida|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.198      ; 0.325      ;
; 0.628 ; registro8b:r_salida|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.197      ; 0.325      ;
; 0.638 ; registro8b:r_salida|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.187      ; 0.325      ;
; 0.640 ; registro8b:r_salida|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.185      ; 0.325      ;
; 0.640 ; registro8b:r_salida|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.185      ; 0.325      ;
+-------+--------------------------------------+-----------------+--------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_salida'                                                                                                       ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 0.965 ; registro8b:r_status|data_out[1]~reg0    ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.028      ; 0.493      ;
; 1.024 ; mostrar                                 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.144      ; 0.668      ;
; 1.031 ; registro8b:r_status|data_out[2]~reg0    ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.016      ; 0.547      ;
; 1.042 ; registro8b:r_resultado|data_out[3]~reg0 ; in_salida[3] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.144      ; 0.686      ;
; 1.050 ; registro8b:r_resultado|data_out[4]~reg0 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.051      ; 0.601      ;
; 1.112 ; registro8b:r_resultado|data_out[1]~reg0 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.028      ; 0.640      ;
; 1.120 ; mostrar                                 ; in_salida[4] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.051      ; 0.671      ;
; 1.136 ; registro8b:r_resultado|data_out[0]~reg0 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.015      ; 0.651      ;
; 1.139 ; registro8b:r_resultado|data_out[6]~reg0 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.016      ; 0.655      ;
; 1.152 ; mostrar                                 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.016      ; 0.668      ;
; 1.178 ; registro8b:r_resultado|data_out[2]~reg0 ; in_salida[2] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.016      ; 0.694      ;
; 1.192 ; mostrar                                 ; in_salida[1] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.048      ; 0.740      ;
; 1.206 ; mostrar                                 ; in_salida[0] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.015      ; 0.721      ;
; 1.206 ; mostrar                                 ; in_salida[6] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.016      ; 0.722      ;
; 1.243 ; registro8b:r_resultado|data_out[5]~reg0 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.053      ; 0.796      ;
; 1.255 ; mostrar                                 ; in_salida[5] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.053      ; 0.808      ;
; 1.311 ; registro8b:r_resultado|data_out[7]~reg0 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.017      ; 0.828      ;
; 1.327 ; mostrar                                 ; in_salida[7] ; control[0]   ; estadoSiguiente.escribir_salida ; -0.500       ; 0.017      ; 0.844      ;
+-------+-----------------------------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_status'                                                                                    ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 1.830 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -0.980     ; 0.350      ;
; 2.006 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.074     ; 0.432      ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.desactivar_salida'                                                                                                                  ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node     ; Launch Clock                    ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; -2.224 ; estadoSiguiente.activar_leer_salida ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -1.138     ; 0.825      ;
; -2.166 ; estadoSiguiente.activar_esc_salida  ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -1.158     ; 0.747      ;
; -2.057 ; estadoSiguiente.leer_salida         ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; 0.500        ; -1.047     ; 0.749      ;
; -0.575 ; estadoSiguiente.espera              ; Selector3~2 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.270      ; 0.725      ;
; -0.429 ; estadoSiguiente.escribir_salida     ; Selector3~2 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 0.500        ; 0.270      ; 0.579      ;
; -0.075 ; estadoSiguiente.espera              ; Selector3~2 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 1.000        ; 0.270      ; 0.725      ;
; 0.071  ; estadoSiguiente.escribir_salida     ; Selector3~2 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 1.000        ; 0.270      ; 0.579      ;
+--------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.espera'                                                                                                                    ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node      ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+
; -1.951 ; estadoSiguiente.incrementar_pc      ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.989     ; 0.833      ;
; -1.905 ; estadoSiguiente.activar_esc_pc      ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.902     ; 0.874      ;
; -1.694 ; estadoSiguiente.reset_pc            ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.906     ; 0.659      ;
; -1.683 ; estadoSiguiente.activar_esc_status  ; Selector18~1 ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.085     ; 0.642      ;
; -1.594 ; estadoSiguiente.activar_leer_pc     ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.900     ; 0.565      ;
; -1.537 ; estadoSiguiente.activar_leer_data   ; Selector10~1 ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.146     ; 0.493      ;
; -1.516 ; estadoSiguiente.activar_leer_status ; Selector18~1 ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.085     ; 0.475      ;
; -1.460 ; estadoSiguiente.activar_esc_salida  ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.776     ; 0.772      ;
; -1.405 ; estadoSiguiente.activar_leer_ri     ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.776     ; 0.717      ;
; -1.395 ; estadoSiguiente.leer_ri             ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.776     ; 0.707      ;
; -1.375 ; estadoSiguiente.activar_esc_ri      ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.776     ; 0.687      ;
; -0.093 ; estadoSiguiente.cambiar_pc          ; Selector6~1  ; estadoSiguiente.cambiar_pc       ; estadoSiguiente.espera ; 0.500        ; 0.521      ; 0.626      ;
; -0.071 ; estadoSiguiente.escribir_status     ; Selector18~1 ; estadoSiguiente.escribir_status  ; estadoSiguiente.espera ; 0.500        ; 0.333      ; 0.589      ;
; 0.035  ; estadoSiguiente.activar_esc_data    ; Selector10~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.500        ; 0.280      ; 0.488      ;
; 0.285  ; estadoSiguiente.escribir_op1        ; Selector2~2  ; estadoSiguiente.escribir_op1     ; estadoSiguiente.espera ; 0.500        ; 0.652      ; 0.596      ;
; 0.333  ; estadoSiguiente.escribir_op2        ; Selector2~2  ; estadoSiguiente.escribir_op2     ; estadoSiguiente.espera ; 0.500        ; 0.652      ; 0.548      ;
; 0.407  ; estadoSiguiente.cambiar_pc          ; Selector6~1  ; estadoSiguiente.cambiar_pc       ; estadoSiguiente.espera ; 1.000        ; 0.521      ; 0.626      ;
; 0.429  ; estadoSiguiente.escribir_status     ; Selector18~1 ; estadoSiguiente.escribir_status  ; estadoSiguiente.espera ; 1.000        ; 0.333      ; 0.589      ;
; 0.535  ; estadoSiguiente.activar_esc_data    ; Selector10~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 1.000        ; 0.280      ; 0.488      ;
; 0.785  ; estadoSiguiente.escribir_op1        ; Selector2~2  ; estadoSiguiente.escribir_op1     ; estadoSiguiente.espera ; 1.000        ; 0.652      ; 0.596      ;
; 0.833  ; estadoSiguiente.escribir_op2        ; Selector2~2  ; estadoSiguiente.escribir_op2     ; estadoSiguiente.espera ; 1.000        ; 0.652      ; 0.548      ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -1.927 ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.036     ; 0.489      ;
; -1.539 ; estadoSiguiente.activar_esc_op2 ; Selector16~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.035     ; 0.654      ;
; -0.631 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 0.385      ; 0.755      ;
; -0.131 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 0.385      ; 0.755      ;
; -0.077 ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 0.386      ; 0.754      ;
; 0.423  ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 0.386      ; 0.754      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_esc_data'                                                                                                            ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -1.618 ; estadoSiguiente.escribir_resultado    ; Selector12~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -1.034     ; 0.634      ;
; -1.564 ; estadoSiguiente.activar_esc_resultado ; Selector12~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -1.034     ; 0.580      ;
; -0.132 ; estadoSiguiente.espera                ; Selector12~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.500        ; 0.384      ; 0.707      ;
; 0.368  ; estadoSiguiente.espera                ; Selector12~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 1.000        ; 0.384      ; 0.707      ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.espera'                                                                                                                     ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node      ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+
; -0.245 ; estadoSiguiente.escribir_op2        ; Selector2~2  ; estadoSiguiente.escribir_op2     ; estadoSiguiente.espera ; 0.000        ; 0.652      ; 0.548      ;
; -0.197 ; estadoSiguiente.escribir_op1        ; Selector2~2  ; estadoSiguiente.escribir_op1     ; estadoSiguiente.espera ; 0.000        ; 0.652      ; 0.596      ;
; -0.036 ; estadoSiguiente.cambiar_pc          ; Selector6~1  ; estadoSiguiente.cambiar_pc       ; estadoSiguiente.espera ; 0.000        ; 0.521      ; 0.626      ;
; 0.067  ; estadoSiguiente.activar_esc_data    ; Selector10~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.000        ; 0.280      ; 0.488      ;
; 0.115  ; estadoSiguiente.escribir_status     ; Selector18~1 ; estadoSiguiente.escribir_status  ; estadoSiguiente.espera ; 0.000        ; 0.333      ; 0.589      ;
; 0.255  ; estadoSiguiente.escribir_op2        ; Selector2~2  ; estadoSiguiente.escribir_op2     ; estadoSiguiente.espera ; -0.500       ; 0.652      ; 0.548      ;
; 0.303  ; estadoSiguiente.escribir_op1        ; Selector2~2  ; estadoSiguiente.escribir_op1     ; estadoSiguiente.espera ; -0.500       ; 0.652      ; 0.596      ;
; 0.464  ; estadoSiguiente.cambiar_pc          ; Selector6~1  ; estadoSiguiente.cambiar_pc       ; estadoSiguiente.espera ; -0.500       ; 0.521      ; 0.626      ;
; 0.567  ; estadoSiguiente.activar_esc_data    ; Selector10~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; -0.500       ; 0.280      ; 0.488      ;
; 0.615  ; estadoSiguiente.escribir_status     ; Selector18~1 ; estadoSiguiente.escribir_status  ; estadoSiguiente.espera ; -0.500       ; 0.333      ; 0.589      ;
; 1.963  ; estadoSiguiente.activar_esc_ri      ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.776     ; 0.687      ;
; 1.965  ; estadoSiguiente.activar_leer_pc     ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.900     ; 0.565      ;
; 1.983  ; estadoSiguiente.leer_ri             ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.776     ; 0.707      ;
; 1.993  ; estadoSiguiente.activar_leer_ri     ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.776     ; 0.717      ;
; 2.048  ; estadoSiguiente.activar_esc_salida  ; Selector2~2  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.776     ; 0.772      ;
; 2.060  ; estadoSiguiente.activar_leer_status ; Selector18~1 ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.085     ; 0.475      ;
; 2.065  ; estadoSiguiente.reset_pc            ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.906     ; 0.659      ;
; 2.139  ; estadoSiguiente.activar_leer_data   ; Selector10~1 ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.146     ; 0.493      ;
; 2.227  ; estadoSiguiente.activar_esc_status  ; Selector18~1 ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.085     ; 0.642      ;
; 2.276  ; estadoSiguiente.activar_esc_pc      ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.902     ; 0.874      ;
; 2.322  ; estadoSiguiente.incrementar_pc      ; Selector6~1  ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.989     ; 0.833      ;
+--------+-------------------------------------+--------------+----------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.desactivar_salida'                                                                                                                  ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node     ; Launch Clock                    ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+
; 0.168 ; estadoSiguiente.escribir_salida     ; Selector3~2 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; 0.000        ; 0.270      ; 0.579      ;
; 0.314 ; estadoSiguiente.espera              ; Selector3~2 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; 0.000        ; 0.270      ; 0.725      ;
; 0.668 ; estadoSiguiente.escribir_salida     ; Selector3~2 ; estadoSiguiente.escribir_salida ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.270      ; 0.579      ;
; 0.814 ; estadoSiguiente.espera              ; Selector3~2 ; estadoSiguiente.espera          ; estadoSiguiente.desactivar_salida ; -0.500       ; 0.270      ; 0.725      ;
; 2.296 ; estadoSiguiente.leer_salida         ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -1.047     ; 0.749      ;
; 2.405 ; estadoSiguiente.activar_esc_salida  ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -1.158     ; 0.747      ;
; 2.463 ; estadoSiguiente.activar_leer_salida ; Selector3~2 ; control[0]                      ; estadoSiguiente.desactivar_salida ; -0.500       ; -1.138     ; 0.825      ;
+-------+-------------------------------------+-------------+---------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_esc_data'                                                                                                            ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; 0.182 ; estadoSiguiente.espera                ; Selector12~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.000        ; 0.384      ; 0.707      ;
; 0.682 ; estadoSiguiente.espera                ; Selector12~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; -0.500       ; 0.384      ; 0.707      ;
; 2.114 ; estadoSiguiente.activar_esc_resultado ; Selector12~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -1.034     ; 0.580      ;
; 2.168 ; estadoSiguiente.escribir_resultado    ; Selector12~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -1.034     ; 0.634      ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.227 ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 0.386      ; 0.754      ;
; 0.229 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 0.385      ; 0.755      ;
; 0.727 ; estadoSiguiente.espera          ; Selector16~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 0.386      ; 0.754      ;
; 0.729 ; estadoSiguiente.espera          ; Selector14~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 0.385      ; 0.755      ;
; 2.025 ; estadoSiguiente.activar_esc_op1 ; Selector14~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.036     ; 0.489      ;
; 2.189 ; estadoSiguiente.activar_esc_op2 ; Selector16~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.035     ; 0.654      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_pc                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_pc                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'donde_leer[0]'                                                                      ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; donde_leer[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[6]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[6]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[6]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[6]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Rise       ; in_data[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; donde_leer[0] ; Fall       ; in_data[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; donde_leer[0] ; Fall       ; in_data[7]|datac             ;
+-------+--------------+----------------+------------------+---------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector14~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector14~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector16~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector16~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector16~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; Selector12~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; Selector12~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector12~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.cambiar_pc'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr41~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; WideOr41~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Rise       ; WideOr41~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Rise       ; WideOr41~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Rise       ; estadoSiguiente.cambiar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Rise       ; estadoSiguiente.cambiar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[0]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[2]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[4]|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cambiar_pc ; Fall       ; in_pc[5]|datac                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.desactivar_salida'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; Selector3~2                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; Selector3~2                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; Selector3~2|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; Selector3~2|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; estadoSiguiente.desactivar_salida|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[0]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[0]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[1]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[1]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[2]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[2]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[3]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[3]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[4]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[4]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[5]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[5]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[6]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[6]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Fall       ; salida[7]$latch                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida[7]$latch|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|inclk[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0clkctrl|outclk                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.desactivar_salida ; Rise       ; salida~0|datad                           ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr44~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datac                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0clkctrl|inclk[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0clkctrl|outclk                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr44~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datac                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr42~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr43~0|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_salida'                                                                                          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; estadoSiguiente.escribir_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|dataa                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[3]|dataa                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Fall       ; in_salida[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_salida ; Rise       ; in_salida[7]|datad                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|dataa                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector10~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector10~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector10~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector18~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector18~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector2~2                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector2~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector2~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector6~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector6~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector6~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector6~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; 4.222  ; 4.222  ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; 2.144  ; 2.144  ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; 4.222  ; 4.222  ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 2.603  ; 2.603  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; 0.024  ; 0.024  ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; 2.425  ; 2.425  ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; 2.465  ; 2.465  ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; 2.515  ; 2.515  ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 0.067  ; 0.067  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; 2.603  ; 2.603  ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; 2.430  ; 2.430  ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; 0.073  ; 0.073  ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 2.363  ; 2.363  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; -0.293 ; -0.293 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; 2.191  ; 2.191  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; 2.180  ; 2.180  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; 2.285  ; 2.285  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; -0.257 ; -0.257 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; 2.363  ; 2.363  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; 2.208  ; 2.208  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; 0.389  ; 0.389  ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; -2.022 ; -2.022 ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; -2.022 ; -2.022 ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; -2.329 ; -2.329 ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 0.368  ; 0.368  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; 0.368  ; 0.368  ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; -2.024 ; -2.024 ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; -2.065 ; -2.065 ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; -2.115 ; -2.115 ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 0.331  ; 0.331  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; -2.262 ; -2.262 ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; -2.030 ; -2.030 ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; 0.325  ; 0.325  ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 0.635  ; 0.635  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; 0.635  ; 0.635  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; -1.839 ; -1.839 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; -1.836 ; -1.836 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; -1.933 ; -1.933 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; 0.530  ; 0.530  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; -2.020 ; -2.020 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; -1.865 ; -1.865 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; 0.402  ; 0.402  ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 3.665 ; 3.665 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 3.596 ; 3.596 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 3.665 ; 3.665 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 3.593 ; 3.593 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 3.583 ; 3.583 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 3.563 ; 3.563 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 3.588 ; 3.588 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 3.624 ; 3.624 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 3.586 ; 3.586 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 3.563 ; 3.563 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 3.596 ; 3.596 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 3.665 ; 3.665 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 3.593 ; 3.593 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 3.583 ; 3.583 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 3.563 ; 3.563 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 3.588 ; 3.588 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 3.624 ; 3.624 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 3.586 ; 3.586 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                   ; -6.764   ; -3.788  ; -6.727   ; -0.769  ; -2.567              ;
;  control[0]                        ; -5.776   ; -2.554  ; N/A      ; N/A     ; -2.567              ;
;  donde_leer[0]                     ; -5.284   ; -2.869  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -5.463   ; 0.227   ; 0.500               ;
;  estadoSiguiente.activar_esc_data  ; N/A      ; N/A     ; -4.479   ; 0.182   ; 0.500               ;
;  estadoSiguiente.cambiar_pc        ; -6.764   ; -0.625  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.desactivar_salida ; 0.010    ; -0.416  ; -6.727   ; 0.168   ; 0.500               ;
;  estadoSiguiente.escribir_op1      ; -4.607   ; -3.788  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op2      ; -4.878   ; -3.517  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_ram      ; -5.196   ; -1.280  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_salida   ; -2.647   ; 0.965   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_status   ; -3.906   ; 1.830   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -5.965   ; -0.769  ; 0.500               ;
; Design-wide TNS                    ; -691.716 ; -94.996 ; -39.748  ; -0.905  ; -404.591            ;
;  control[0]                        ; -480.641 ; -25.781 ; N/A      ; N/A     ; -404.591            ;
;  donde_leer[0]                     ; -41.027  ; -19.668 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -9.730   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_esc_data  ; N/A      ; N/A     ; -4.479   ; 0.000   ; 0.000               ;
;  estadoSiguiente.cambiar_pc        ; -32.501  ; -2.816  ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.desactivar_salida ; 0.000    ; -3.221  ; -6.727   ; 0.000   ; 0.000               ;
;  estadoSiguiente.escribir_op1      ; -40.285  ; -28.125 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op2      ; -43.924  ; -25.957 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_ram      ; -28.059  ; -3.554  ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_salida   ; -17.959  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_status   ; -7.320   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -18.812  ; -0.905  ; 0.000               ;
+------------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; 10.292 ; 10.292 ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; 4.738  ; 4.738  ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; 10.292 ; 10.292 ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 5.177  ; 5.177  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; 0.204  ; 0.204  ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; 4.847  ; 4.847  ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; 4.907  ; 4.907  ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; 4.977  ; 4.977  ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 0.448  ; 0.448  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; 5.177  ; 5.177  ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; 4.858  ; 4.858  ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; 0.453  ; 0.453  ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 4.642  ; 4.642  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; -0.293 ; -0.293 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; 4.201  ; 4.201  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; 4.183  ; 4.183  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; 4.326  ; 4.326  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; -0.257 ; -0.257 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; 4.642  ; 4.642  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; 4.219  ; 4.219  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; 1.641  ; 1.641  ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------+------------------------------+--------+--------+------------+------------------------------+
; control[*]  ; control[0]                   ; -2.022 ; -2.022 ; Rise       ; control[0]                   ;
;  control[1] ; control[0]                   ; -2.022 ; -2.022 ; Rise       ; control[0]                   ;
;  control[2] ; control[0]                   ; -2.329 ; -2.329 ; Rise       ; control[0]                   ;
; data_in[*]  ; donde_leer[0]                ; 1.159  ; 1.159  ; Rise       ; donde_leer[0]                ;
;  data_in[0] ; donde_leer[0]                ; 1.159  ; 1.159  ; Rise       ; donde_leer[0]                ;
;  data_in[1] ; donde_leer[0]                ; -2.024 ; -2.024 ; Rise       ; donde_leer[0]                ;
;  data_in[2] ; donde_leer[0]                ; -2.065 ; -2.065 ; Rise       ; donde_leer[0]                ;
;  data_in[3] ; donde_leer[0]                ; -2.115 ; -2.115 ; Rise       ; donde_leer[0]                ;
;  data_in[4] ; donde_leer[0]                ; 0.955  ; 0.955  ; Rise       ; donde_leer[0]                ;
;  data_in[5] ; donde_leer[0]                ; -2.262 ; -2.262 ; Rise       ; donde_leer[0]                ;
;  data_in[6] ; donde_leer[0]                ; -2.030 ; -2.030 ; Rise       ; donde_leer[0]                ;
;  data_in[7] ; donde_leer[0]                ; 0.949  ; 0.949  ; Rise       ; donde_leer[0]                ;
; data_in[*]  ; estadoSiguiente.escribir_ram ; 1.766  ; 1.766  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[0] ; estadoSiguiente.escribir_ram ; 1.766  ; 1.766  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[1] ; estadoSiguiente.escribir_ram ; -1.839 ; -1.839 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[2] ; estadoSiguiente.escribir_ram ; -1.836 ; -1.836 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[3] ; estadoSiguiente.escribir_ram ; -1.933 ; -1.933 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[4] ; estadoSiguiente.escribir_ram ; 1.428  ; 1.428  ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[5] ; estadoSiguiente.escribir_ram ; -2.020 ; -2.020 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[6] ; estadoSiguiente.escribir_ram ; -1.865 ; -1.865 ; Fall       ; estadoSiguiente.escribir_ram ;
;  data_in[7] ; estadoSiguiente.escribir_ram ; 1.052  ; 1.052  ; Fall       ; estadoSiguiente.escribir_ram ;
+-------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 9.438 ; 9.438 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 8.912 ; 8.912 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 9.438 ; 9.438 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 8.908 ; 8.908 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 9.148 ; 9.148 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 8.862 ; 8.862 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 8.888 ; 8.888 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 8.962 ; 8.962 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 8.889 ; 8.889 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+
; salida[*]  ; estadoSiguiente.desactivar_salida ; 3.563 ; 3.563 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[0] ; estadoSiguiente.desactivar_salida ; 3.596 ; 3.596 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[1] ; estadoSiguiente.desactivar_salida ; 3.665 ; 3.665 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[2] ; estadoSiguiente.desactivar_salida ; 3.593 ; 3.593 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[3] ; estadoSiguiente.desactivar_salida ; 3.583 ; 3.583 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[4] ; estadoSiguiente.desactivar_salida ; 3.563 ; 3.563 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[5] ; estadoSiguiente.desactivar_salida ; 3.588 ; 3.588 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[6] ; estadoSiguiente.desactivar_salida ; 3.624 ; 3.624 ; Fall       ; estadoSiguiente.desactivar_salida ;
;  salida[7] ; estadoSiguiente.desactivar_salida ; 3.586 ; 3.586 ; Fall       ; estadoSiguiente.desactivar_salida ;
+------------+-----------------------------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                        ; 894      ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; control[0]                        ; 8        ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                        ; 17       ; 33       ; 0        ; 0        ;
; estadoSiguiente.activar_esc_data  ; control[0]                        ; 18       ; 26       ; 0        ; 0        ;
; estadoSiguiente.cambiar_pc        ; control[0]                        ; 7        ; 13       ; 0        ; 0        ;
; estadoSiguiente.desactivar_salida ; control[0]                        ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                        ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.escribir_salida   ; control[0]                        ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_status   ; control[0]                        ; 3        ; 5        ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                        ; 58       ; 82       ; 0        ; 0        ;
; control[0]                        ; donde_leer[0]                     ; 72       ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; donde_leer[0]                     ; 8        ; 8        ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.cambiar_pc        ; 0        ; 0        ; 12       ; 0        ;
; estadoSiguiente.cambiar_pc        ; estadoSiguiente.cambiar_pc        ; 0        ; 0        ; 6        ; 6        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.cambiar_pc        ; 0        ; 0        ; 0        ; 21       ;
; control[0]                        ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 8        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 12       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 6        ; 6        ;
; control[0]                        ; estadoSiguiente.escribir_salida   ; 0        ; 0        ; 18       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_status   ; 0        ; 0        ; 2        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                        ; 894      ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; control[0]                        ; 8        ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                        ; 17       ; 33       ; 0        ; 0        ;
; estadoSiguiente.activar_esc_data  ; control[0]                        ; 18       ; 26       ; 0        ; 0        ;
; estadoSiguiente.cambiar_pc        ; control[0]                        ; 7        ; 13       ; 0        ; 0        ;
; estadoSiguiente.desactivar_salida ; control[0]                        ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                        ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                        ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.escribir_salida   ; control[0]                        ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_status   ; control[0]                        ; 3        ; 5        ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                        ; 58       ; 82       ; 0        ; 0        ;
; control[0]                        ; donde_leer[0]                     ; 72       ; 0        ; 0        ; 0        ;
; donde_leer[0]                     ; donde_leer[0]                     ; 8        ; 8        ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.cambiar_pc        ; 0        ; 0        ; 12       ; 0        ;
; estadoSiguiente.cambiar_pc        ; estadoSiguiente.cambiar_pc        ; 0        ; 0        ; 6        ; 6        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.cambiar_pc        ; 0        ; 0        ; 0        ; 21       ;
; control[0]                        ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 8        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2      ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 12       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram      ; 0        ; 0        ; 6        ; 6        ;
; control[0]                        ; estadoSiguiente.escribir_salida   ; 0        ; 0        ; 18       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_status   ; 0        ; 0        ; 2        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                               ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                       ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 2        ;
; control[0]                       ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 3        ; 0        ;
; estadoSiguiente.escribir_salida  ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.espera            ; 0        ; 0        ; 11       ; 0        ;
; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.cambiar_pc       ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_status  ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                       ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 2        ;
; control[0]                       ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 3        ; 0        ;
; estadoSiguiente.escribir_salida  ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.desactivar_salida ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.espera            ; 0        ; 0        ; 11       ; 0        ;
; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.cambiar_pc       ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_status  ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Feb 27 17:36:13 2024
Info: Command: quartus_sta cpu_nuevo -c cpu_nuevo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 79 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_nuevo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control[0] control[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_ram estadoSiguiente.escribir_ram
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.espera estadoSiguiente.espera
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.cambiar_pc estadoSiguiente.cambiar_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op1 estadoSiguiente.escribir_op1
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_carga_alu estadoSiguiente.activar_carga_alu
    Info (332105): create_clock -period 1.000 -name donde_leer[0] donde_leer[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_esc_data estadoSiguiente.activar_esc_data
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op2 estadoSiguiente.escribir_op2
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.desactivar_salida estadoSiguiente.desactivar_salida
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_salida estadoSiguiente.escribir_salida
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_status estadoSiguiente.escribir_status
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector17~2|combout"
    Warning (332126): Node "Selector17~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector4~2|combout"
    Warning (332126): Node "Selector4~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector15~1|combout"
    Warning (332126): Node "Selector15~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector11~2|combout"
    Warning (332126): Node "Selector11~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector9~1|combout"
    Warning (332126): Node "Selector9~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector13~1|combout"
    Warning (332126): Node "Selector13~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector5~2|combout"
    Warning (332126): Node "Selector5~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Selector7~2|combout"
    Warning (332126): Node "Selector7~1|datab"
    Warning (332126): Node "Selector7~1|combout"
    Warning (332126): Node "Selector7~2|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector1~2|combout"
    Warning (332126): Node "Selector1~2|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.764
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.764       -32.501 estadoSiguiente.cambiar_pc 
    Info (332119):    -5.776      -480.641 control[0] 
    Info (332119):    -5.284       -41.027 donde_leer[0] 
    Info (332119):    -5.196       -28.059 estadoSiguiente.escribir_ram 
    Info (332119):    -4.878       -43.924 estadoSiguiente.escribir_op2 
    Info (332119):    -4.607       -40.285 estadoSiguiente.escribir_op1 
    Info (332119):    -3.906        -7.320 estadoSiguiente.escribir_status 
    Info (332119):    -2.647       -17.959 estadoSiguiente.escribir_salida 
    Info (332119):     0.135         0.000 estadoSiguiente.desactivar_salida 
Info (332146): Worst-case hold slack is -3.788
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.788       -28.125 estadoSiguiente.escribir_op1 
    Info (332119):    -3.517       -25.957 estadoSiguiente.escribir_op2 
    Info (332119):    -2.869       -19.668 donde_leer[0] 
    Info (332119):    -2.554       -11.655 control[0] 
    Info (332119):    -1.280        -3.554 estadoSiguiente.escribir_ram 
    Info (332119):    -0.625        -2.816 estadoSiguiente.cambiar_pc 
    Info (332119):    -0.416        -3.221 estadoSiguiente.desactivar_salida 
    Info (332119):     0.965         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     2.760         0.000 estadoSiguiente.escribir_status 
Info (332146): Worst-case recovery slack is -6.727
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.727        -6.727 estadoSiguiente.desactivar_salida 
    Info (332119):    -5.965       -18.812 estadoSiguiente.espera 
    Info (332119):    -5.463        -9.730 estadoSiguiente.activar_carga_alu 
    Info (332119):    -4.479        -4.479 estadoSiguiente.activar_esc_data 
Info (332146): Worst-case removal slack is -0.769
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.769        -0.905 estadoSiguiente.espera 
    Info (332119):     0.527         0.000 estadoSiguiente.desactivar_salida 
    Info (332119):     0.590         0.000 estadoSiguiente.activar_esc_data 
    Info (332119):     0.700         0.000 estadoSiguiente.activar_carga_alu 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -404.591 control[0] 
    Info (332119):     0.500         0.000 donde_leer[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_esc_data 
    Info (332119):     0.500         0.000 estadoSiguiente.cambiar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.desactivar_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_status 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.185       -17.923 estadoSiguiente.escribir_op2 
    Info (332119):    -2.110       -16.877 estadoSiguiente.escribir_op1 
    Info (332119):    -2.055       -10.134 estadoSiguiente.cambiar_pc 
    Info (332119):    -2.011       -15.728 donde_leer[0] 
    Info (332119):    -1.620        -8.793 estadoSiguiente.escribir_ram 
    Info (332119):    -1.466        -2.770 estadoSiguiente.escribir_status 
    Info (332119):    -1.460       -70.733 control[0] 
    Info (332119):    -0.665        -4.475 estadoSiguiente.escribir_salida 
    Info (332119):     0.010         0.000 estadoSiguiente.desactivar_salida 
Info (332146): Worst-case hold slack is -1.471
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.471       -10.990 estadoSiguiente.escribir_op1 
    Info (332119):    -1.396       -10.390 estadoSiguiente.escribir_op2 
    Info (332119):    -1.274       -25.781 control[0] 
    Info (332119):    -1.170        -8.344 donde_leer[0] 
    Info (332119):    -0.363        -1.064 estadoSiguiente.escribir_ram 
    Info (332119):    -0.192        -0.899 estadoSiguiente.cambiar_pc 
    Info (332119):     0.625         0.000 estadoSiguiente.desactivar_salida 
    Info (332119):     0.965         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     1.830         0.000 estadoSiguiente.escribir_status 
Info (332146): Worst-case recovery slack is -2.224
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.224        -2.224 estadoSiguiente.desactivar_salida 
    Info (332119):    -1.951        -6.631 estadoSiguiente.espera 
    Info (332119):    -1.927        -3.466 estadoSiguiente.activar_carga_alu 
    Info (332119):    -1.618        -1.618 estadoSiguiente.activar_esc_data 
Info (332146): Worst-case removal slack is -0.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.245        -0.281 estadoSiguiente.espera 
    Info (332119):     0.168         0.000 estadoSiguiente.desactivar_salida 
    Info (332119):     0.182         0.000 estadoSiguiente.activar_esc_data 
    Info (332119):     0.227         0.000 estadoSiguiente.activar_carga_alu 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -266.746 control[0] 
    Info (332119):     0.500         0.000 donde_leer[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_esc_data 
    Info (332119):     0.500         0.000 estadoSiguiente.cambiar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.desactivar_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_salida 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_status 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 34 warnings
    Info: Peak virtual memory: 4546 megabytes
    Info: Processing ended: Tue Feb 27 17:36:15 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


