## RNG_TESTER

### Инструменты

 **Языки:** System Verilog
 
 **Tools version** Vivado 2021.2 
 
 **Target Devices:** XC7K325TFFG676-2
 
 **External Devices:** Random Number Generator (RNG)
#

### Описание

 #### Аннотация
 &nbsp; Первый пробный проект на HDL, сделанный для проверки работы  внешнего генератора случайных чисел (ГСЧ).  Отладочный модуль принимает данные по LVDS и с помощью встроенного логического анализатора (ILA) выводит их в Vivado Hardware Manager.

 Проект сделан с поддержкой GPT.
 
 #### ГСЧ
 &nbsp; Модуль генератора GN-141 формирует 4 независимые  синхронные потока случайных данных DL[0..3] на битовой  скорости 100 Мбит/сек каждый. Цифровые данные сопровождаются сигналом тактирования DCLK, по растущему фронту которого данные можно считывать в подключенном устройстве Электрический формат выходных данных и тактового сигнала - дифференциальные, LVDS 1.8V с постоянной составляющей 1.5В. Выходные данные формируются синхронно с опорным сигналом 10 МГц уровня HCMOS 3.3V, подаваемым на контакт С23 разъема DIN41612.

 Контакты разъема:
 - DL0 p,n - C8,C9
 - DL1 p,n - C11,C12
 - DL2 p,n - C14,C15
 - DL3 p,n - C17,C18
 - DCLK p,n - C20,C21

 ### Программные модули
 #### Simple RX.sv 

&nbsp; Входные 4 LVDS-дифференциальных сигнала поступают от ГСЧ и преобразуются в логические уровни. 

&nbsp; Тактовый сигнал формируется из входного dclk от ГСЧ с помощью блока clk_wiz_2

&nbsp; Выходы Data_out сделаны для проверки осциллографом. Данные из lvds_data_internal передаются в data_out при каждом тактовом фронте dclk_out1.

&nbsp; LED сделан для визуальной проверки поступления от ГСЧ сигнала dclk.  Выход led мигает с частотой,зависящей от делителя dclk_divider, что подтверждает работу тактового сигнала.

#### TB_Simple RX.sv 
 Проверка модуля. 
 Входы dclk_p/n, lvds_data_p/n, reset, эмулируя реальные входы.
Использует IBUFDS для преобразования входных дифференциальных сигналов. Передает выходные данные data_out через буферы OBUF. Использует BUFG для формирования тактового сигнала dclk_internal. Сброс управляется через reset_IBUF.

 #### SimpleRX_constrains.xdc



## Add your files

[2023版XC7K325T_676board_PIN说明V2.xls](https://github.com/user-attachments/files/19015115/2023.XC7K325T_676board_PIN.V2.xls)

[XC7K325TFFG676-2原理图.pdf](https://github.com/user-attachments/files/19015116/XC7K325TFFG676-2.pdf)

## Authors and acknowledgment
Show your appreciation to those who have contributed to the project.



## Project status
ГСЧ проверили. Оказался рабоим. Было интересно.

![ILA RNG](https://github.com/user-attachments/assets/6b9762ad-1aa7-4a94-a836-2bfc54a7a76c)


