
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_ip_aes_0.6/rtl/aes_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="margin:0; padding:0 ">   9: module aes_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  12: </pre>
<pre style="margin:0; padding:0 ">  13:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  16:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   output aes_reg_pkg::aes_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  aes_reg_pkg::aes_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  22: );</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   import aes_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  25: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int AW = 7;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  29: </pre>
<pre style="margin:0; padding:0 ">  30:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  58: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  66:   );</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  70: </pre>
<pre style="margin:0; padding:0 ">  71:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  72:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  73:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic [31:0] key0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic key0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic [31:0] key1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic key1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic [31:0] key2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic key2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic [31:0] key3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic key3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic [31:0] key4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic key4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic [31:0] key5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic key5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic [31:0] key6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic key6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic [31:0] key7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic key7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic [31:0] iv0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic iv0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic [31:0] iv1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic iv1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic [31:0] iv2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic iv2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic [31:0] iv3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic iv3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic [31:0] data_in0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic data_in0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic [31:0] data_in1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   logic data_in1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   logic [31:0] data_in2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:   logic data_in2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:   logic [31:0] data_in3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   logic data_in3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   logic [31:0] data_out0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:   logic data_out0_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   logic [31:0] data_out1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   logic data_out1_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:   logic [31:0] data_out2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   logic data_out2_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:   logic [31:0] data_out3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   logic data_out3_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   logic ctrl_operation_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:   logic ctrl_operation_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:   logic ctrl_operation_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:   logic ctrl_operation_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   logic [2:0] ctrl_mode_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:   logic [2:0] ctrl_mode_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:   logic ctrl_mode_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   logic ctrl_mode_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:   logic [2:0] ctrl_key_len_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   logic [2:0] ctrl_key_len_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:   logic ctrl_key_len_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:   logic ctrl_key_len_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic ctrl_manual_operation_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   logic ctrl_manual_operation_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:   logic ctrl_manual_operation_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   logic ctrl_manual_operation_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   logic trigger_start_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:   logic trigger_start_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:   logic trigger_key_clear_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:   logic trigger_key_clear_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:   logic trigger_iv_clear_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:   logic trigger_iv_clear_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:   logic trigger_data_in_clear_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:   logic trigger_data_in_clear_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:   logic trigger_data_out_clear_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:   logic trigger_data_out_clear_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:   logic trigger_prng_reseed_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:   logic trigger_prng_reseed_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:   logic status_idle_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:   logic status_stall_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:   logic status_output_valid_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:   logic status_input_ready_qs;</pre>
<pre style="margin:0; padding:0 "> 146: </pre>
<pre style="margin:0; padding:0 "> 147:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 148: </pre>
<pre style="margin:0; padding:0 "> 149:   // Subregister 0 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 150:   // R[key0]: V(True)</pre>
<pre style="margin:0; padding:0 "> 151: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:   ) u_key0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:     .we     (key0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:     .wd     (key0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:     .d      (hw2reg.key[0].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:     .qe     (reg2hw.key[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:     .q      (reg2hw.key[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 163:   );</pre>
<pre style="margin:0; padding:0 "> 164: </pre>
<pre style="margin:0; padding:0 "> 165:   // Subregister 1 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 166:   // R[key1]: V(True)</pre>
<pre style="margin:0; padding:0 "> 167: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:   ) u_key1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:     .we     (key1_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:     .wd     (key1_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:     .d      (hw2reg.key[1].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:     .qe     (reg2hw.key[1].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:     .q      (reg2hw.key[1].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 179:   );</pre>
<pre style="margin:0; padding:0 "> 180: </pre>
<pre style="margin:0; padding:0 "> 181:   // Subregister 2 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 182:   // R[key2]: V(True)</pre>
<pre style="margin:0; padding:0 "> 183: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 185:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:   ) u_key2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:     .we     (key2_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:     .wd     (key2_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:     .d      (hw2reg.key[2].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:     .qe     (reg2hw.key[2].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:     .q      (reg2hw.key[2].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 195:   );</pre>
<pre style="margin:0; padding:0 "> 196: </pre>
<pre style="margin:0; padding:0 "> 197:   // Subregister 3 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 198:   // R[key3]: V(True)</pre>
<pre style="margin:0; padding:0 "> 199: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:   ) u_key3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:     .we     (key3_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:     .wd     (key3_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:     .d      (hw2reg.key[3].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:     .qe     (reg2hw.key[3].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:     .q      (reg2hw.key[3].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 211:   );</pre>
<pre style="margin:0; padding:0 "> 212: </pre>
<pre style="margin:0; padding:0 "> 213:   // Subregister 4 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 214:   // R[key4]: V(True)</pre>
<pre style="margin:0; padding:0 "> 215: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   ) u_key4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:     .we     (key4_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:     .wd     (key4_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:     .d      (hw2reg.key[4].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:     .qe     (reg2hw.key[4].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:     .q      (reg2hw.key[4].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 227:   );</pre>
<pre style="margin:0; padding:0 "> 228: </pre>
<pre style="margin:0; padding:0 "> 229:   // Subregister 5 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 230:   // R[key5]: V(True)</pre>
<pre style="margin:0; padding:0 "> 231: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:   ) u_key5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:     .we     (key5_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:     .wd     (key5_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:     .d      (hw2reg.key[5].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:     .qe     (reg2hw.key[5].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:     .q      (reg2hw.key[5].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 243:   );</pre>
<pre style="margin:0; padding:0 "> 244: </pre>
<pre style="margin:0; padding:0 "> 245:   // Subregister 6 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 246:   // R[key6]: V(True)</pre>
<pre style="margin:0; padding:0 "> 247: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:   ) u_key6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:     .we     (key6_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:     .wd     (key6_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:     .d      (hw2reg.key[6].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:     .qe     (reg2hw.key[6].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:     .q      (reg2hw.key[6].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 259:   );</pre>
<pre style="margin:0; padding:0 "> 260: </pre>
<pre style="margin:0; padding:0 "> 261:   // Subregister 7 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 262:   // R[key7]: V(True)</pre>
<pre style="margin:0; padding:0 "> 263: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:   ) u_key7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 267:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:     .we     (key7_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:     .wd     (key7_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:     .d      (hw2reg.key[7].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .qe     (reg2hw.key[7].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .q      (reg2hw.key[7].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 275:   );</pre>
<pre style="margin:0; padding:0 "> 276: </pre>
<pre style="margin:0; padding:0 "> 277: </pre>
<pre style="margin:0; padding:0 "> 278: </pre>
<pre style="margin:0; padding:0 "> 279:   // Subregister 0 of Multireg iv</pre>
<pre style="margin:0; padding:0 "> 280:   // R[iv0]: V(True)</pre>
<pre style="margin:0; padding:0 "> 281: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:   ) u_iv0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286:     .we     (iv0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:     .wd     (iv0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:     .d      (hw2reg.iv[0].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 289:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 290:     .qe     (reg2hw.iv[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 291:     .q      (reg2hw.iv[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 292:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 293:   );</pre>
<pre style="margin:0; padding:0 "> 294: </pre>
<pre style="margin:0; padding:0 "> 295:   // Subregister 1 of Multireg iv</pre>
<pre style="margin:0; padding:0 "> 296:   // R[iv1]: V(True)</pre>
<pre style="margin:0; padding:0 "> 297: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:   ) u_iv1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:     .we     (iv1_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:     .wd     (iv1_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:     .d      (hw2reg.iv[1].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:     .qe     (reg2hw.iv[1].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:     .q      (reg2hw.iv[1].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 309:   );</pre>
<pre style="margin:0; padding:0 "> 310: </pre>
<pre style="margin:0; padding:0 "> 311:   // Subregister 2 of Multireg iv</pre>
<pre style="margin:0; padding:0 "> 312:   // R[iv2]: V(True)</pre>
<pre style="margin:0; padding:0 "> 313: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 315:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 316:   ) u_iv2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 317:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:     .we     (iv2_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 319:     .wd     (iv2_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 320:     .d      (hw2reg.iv[2].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 322:     .qe     (reg2hw.iv[2].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:     .q      (reg2hw.iv[2].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 325:   );</pre>
<pre style="margin:0; padding:0 "> 326: </pre>
<pre style="margin:0; padding:0 "> 327:   // Subregister 3 of Multireg iv</pre>
<pre style="margin:0; padding:0 "> 328:   // R[iv3]: V(True)</pre>
<pre style="margin:0; padding:0 "> 329: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:   ) u_iv3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 334:     .we     (iv3_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 335:     .wd     (iv3_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:     .d      (hw2reg.iv[3].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:     .qe     (reg2hw.iv[3].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:     .q      (reg2hw.iv[3].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 340:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 341:   );</pre>
<pre style="margin:0; padding:0 "> 342: </pre>
<pre style="margin:0; padding:0 "> 343: </pre>
<pre style="margin:0; padding:0 "> 344: </pre>
<pre style="margin:0; padding:0 "> 345:   // Subregister 0 of Multireg data_in</pre>
<pre style="margin:0; padding:0 "> 346:   // R[data_in0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 347: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 349:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 350:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 351:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 352:   ) u_data_in0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 355: </pre>
<pre style="margin:0; padding:0 "> 356:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 357:     .we     (data_in0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 358:     .wd     (data_in0_wd),</pre>
<pre style="margin:0; padding:0 "> 359: </pre>
<pre style="margin:0; padding:0 "> 360:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 361:     .de     (hw2reg.data_in[0].de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 362:     .d      (hw2reg.data_in[0].d ),</pre>
<pre style="margin:0; padding:0 "> 363: </pre>
<pre style="margin:0; padding:0 "> 364:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 365:     .qe     (reg2hw.data_in[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:     .q      (reg2hw.data_in[0].q ),</pre>
<pre style="margin:0; padding:0 "> 367: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 369:   );</pre>
<pre style="margin:0; padding:0 "> 370: </pre>
<pre style="margin:0; padding:0 "> 371:   // Subregister 1 of Multireg data_in</pre>
<pre style="margin:0; padding:0 "> 372:   // R[data_in1]: V(False)</pre>
<pre style="margin:0; padding:0 "> 373: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:   ) u_data_in1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 381: </pre>
<pre style="margin:0; padding:0 "> 382:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:     .we     (data_in1_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:     .wd     (data_in1_wd),</pre>
<pre style="margin:0; padding:0 "> 385: </pre>
<pre style="margin:0; padding:0 "> 386:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:     .de     (hw2reg.data_in[1].de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 388:     .d      (hw2reg.data_in[1].d ),</pre>
<pre style="margin:0; padding:0 "> 389: </pre>
<pre style="margin:0; padding:0 "> 390:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 391:     .qe     (reg2hw.data_in[1].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:     .q      (reg2hw.data_in[1].q ),</pre>
<pre style="margin:0; padding:0 "> 393: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 394:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 395:   );</pre>
<pre style="margin:0; padding:0 "> 396: </pre>
<pre style="margin:0; padding:0 "> 397:   // Subregister 2 of Multireg data_in</pre>
<pre style="margin:0; padding:0 "> 398:   // R[data_in2]: V(False)</pre>
<pre style="margin:0; padding:0 "> 399: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 400:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 401:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 402:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 403:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 404:   ) u_data_in2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 405:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 407: </pre>
<pre style="margin:0; padding:0 "> 408:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:     .we     (data_in2_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 410:     .wd     (data_in2_wd),</pre>
<pre style="margin:0; padding:0 "> 411: </pre>
<pre style="margin:0; padding:0 "> 412:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 413:     .de     (hw2reg.data_in[2].de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:     .d      (hw2reg.data_in[2].d ),</pre>
<pre style="margin:0; padding:0 "> 415: </pre>
<pre style="margin:0; padding:0 "> 416:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 417:     .qe     (reg2hw.data_in[2].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 418:     .q      (reg2hw.data_in[2].q ),</pre>
<pre style="margin:0; padding:0 "> 419: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 420:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 421:   );</pre>
<pre style="margin:0; padding:0 "> 422: </pre>
<pre style="margin:0; padding:0 "> 423:   // Subregister 3 of Multireg data_in</pre>
<pre style="margin:0; padding:0 "> 424:   // R[data_in3]: V(False)</pre>
<pre style="margin:0; padding:0 "> 425: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 426:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 427:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 428:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:   ) u_data_in3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 431:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 432:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 433: </pre>
<pre style="margin:0; padding:0 "> 434:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 435:     .we     (data_in3_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 436:     .wd     (data_in3_wd),</pre>
<pre style="margin:0; padding:0 "> 437: </pre>
<pre style="margin:0; padding:0 "> 438:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:     .de     (hw2reg.data_in[3].de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:     .d      (hw2reg.data_in[3].d ),</pre>
<pre style="margin:0; padding:0 "> 441: </pre>
<pre style="margin:0; padding:0 "> 442:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:     .qe     (reg2hw.data_in[3].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 444:     .q      (reg2hw.data_in[3].q ),</pre>
<pre style="margin:0; padding:0 "> 445: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 446:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 447:   );</pre>
<pre style="margin:0; padding:0 "> 448: </pre>
<pre style="margin:0; padding:0 "> 449: </pre>
<pre style="margin:0; padding:0 "> 450: </pre>
<pre style="margin:0; padding:0 "> 451:   // Subregister 0 of Multireg data_out</pre>
<pre style="margin:0; padding:0 "> 452:   // R[data_out0]: V(True)</pre>
<pre style="margin:0; padding:0 "> 453: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:   ) u_data_out0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 457:     .re     (data_out0_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 458:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 459:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 460:     .d      (hw2reg.data_out[0].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 461:     .qre    (reg2hw.data_out[0].re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 462:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 463:     .q      (reg2hw.data_out[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 464:     .qs     (data_out0_qs)</pre>
<pre style="margin:0; padding:0 "> 465:   );</pre>
<pre style="margin:0; padding:0 "> 466: </pre>
<pre style="margin:0; padding:0 "> 467:   // Subregister 1 of Multireg data_out</pre>
<pre style="margin:0; padding:0 "> 468:   // R[data_out1]: V(True)</pre>
<pre style="margin:0; padding:0 "> 469: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 470:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 471:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 472:   ) u_data_out1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 473:     .re     (data_out1_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 474:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 475:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 476:     .d      (hw2reg.data_out[1].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 477:     .qre    (reg2hw.data_out[1].re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 478:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 479:     .q      (reg2hw.data_out[1].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 480:     .qs     (data_out1_qs)</pre>
<pre style="margin:0; padding:0 "> 481:   );</pre>
<pre style="margin:0; padding:0 "> 482: </pre>
<pre style="margin:0; padding:0 "> 483:   // Subregister 2 of Multireg data_out</pre>
<pre style="margin:0; padding:0 "> 484:   // R[data_out2]: V(True)</pre>
<pre style="margin:0; padding:0 "> 485: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 486:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 487:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 488:   ) u_data_out2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 489:     .re     (data_out2_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 490:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 491:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 492:     .d      (hw2reg.data_out[2].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 493:     .qre    (reg2hw.data_out[2].re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 494:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 495:     .q      (reg2hw.data_out[2].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 496:     .qs     (data_out2_qs)</pre>
<pre style="margin:0; padding:0 "> 497:   );</pre>
<pre style="margin:0; padding:0 "> 498: </pre>
<pre style="margin:0; padding:0 "> 499:   // Subregister 3 of Multireg data_out</pre>
<pre style="margin:0; padding:0 "> 500:   // R[data_out3]: V(True)</pre>
<pre style="margin:0; padding:0 "> 501: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 502:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 503:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 504:   ) u_data_out3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 505:     .re     (data_out3_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 506:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 507:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 508:     .d      (hw2reg.data_out[3].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 509:     .qre    (reg2hw.data_out[3].re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 510:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 511:     .q      (reg2hw.data_out[3].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 512:     .qs     (data_out3_qs)</pre>
<pre style="margin:0; padding:0 "> 513:   );</pre>
<pre style="margin:0; padding:0 "> 514: </pre>
<pre style="margin:0; padding:0 "> 515: </pre>
<pre style="margin:0; padding:0 "> 516:   // R[ctrl]: V(True)</pre>
<pre style="margin:0; padding:0 "> 517: </pre>
<pre style="margin:0; padding:0 "> 518:   //   F[operation]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 519:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 520:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 521:   ) u_ctrl_operation (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 522:     .re     (ctrl_operation_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 523:     .we     (ctrl_operation_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 524:     .wd     (ctrl_operation_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 525:     .d      (hw2reg.ctrl.operation.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 526:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 527:     .qe     (reg2hw.ctrl.operation.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 528:     .q      (reg2hw.ctrl.operation.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 529:     .qs     (ctrl_operation_qs)</pre>
<pre style="margin:0; padding:0 "> 530:   );</pre>
<pre style="margin:0; padding:0 "> 531: </pre>
<pre style="margin:0; padding:0 "> 532: </pre>
<pre style="margin:0; padding:0 "> 533:   //   F[mode]: 3:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 534:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 535:     .DW    (3)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 536:   ) u_ctrl_mode (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 537:     .re     (ctrl_mode_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 538:     .we     (ctrl_mode_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 539:     .wd     (ctrl_mode_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 540:     .d      (hw2reg.ctrl.mode.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 541:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 542:     .qe     (reg2hw.ctrl.mode.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 543:     .q      (reg2hw.ctrl.mode.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 544:     .qs     (ctrl_mode_qs)</pre>
<pre style="margin:0; padding:0 "> 545:   );</pre>
<pre style="margin:0; padding:0 "> 546: </pre>
<pre style="margin:0; padding:0 "> 547: </pre>
<pre style="margin:0; padding:0 "> 548:   //   F[key_len]: 6:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 549:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 550:     .DW    (3)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 551:   ) u_ctrl_key_len (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 552:     .re     (ctrl_key_len_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 553:     .we     (ctrl_key_len_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 554:     .wd     (ctrl_key_len_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 555:     .d      (hw2reg.ctrl.key_len.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 556:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 557:     .qe     (reg2hw.ctrl.key_len.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 558:     .q      (reg2hw.ctrl.key_len.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 559:     .qs     (ctrl_key_len_qs)</pre>
<pre style="margin:0; padding:0 "> 560:   );</pre>
<pre style="margin:0; padding:0 "> 561: </pre>
<pre style="margin:0; padding:0 "> 562: </pre>
<pre style="margin:0; padding:0 "> 563:   //   F[manual_operation]: 7:7</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 564:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 565:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 566:   ) u_ctrl_manual_operation (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 567:     .re     (ctrl_manual_operation_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 568:     .we     (ctrl_manual_operation_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 569:     .wd     (ctrl_manual_operation_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 570:     .d      (hw2reg.ctrl.manual_operation.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 571:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 572:     .qe     (reg2hw.ctrl.manual_operation.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 573:     .q      (reg2hw.ctrl.manual_operation.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 574:     .qs     (ctrl_manual_operation_qs)</pre>
<pre style="margin:0; padding:0 "> 575:   );</pre>
<pre style="margin:0; padding:0 "> 576: </pre>
<pre style="margin:0; padding:0 "> 577: </pre>
<pre style="margin:0; padding:0 "> 578:   // R[trigger]: V(False)</pre>
<pre style="margin:0; padding:0 "> 579: </pre>
<pre style="margin:0; padding:0 "> 580:   //   F[start]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 581:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 582:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 583:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 584:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 585:   ) u_trigger_start (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 586:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 587:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 588: </pre>
<pre style="margin:0; padding:0 "> 589:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 590:     .we     (trigger_start_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 591:     .wd     (trigger_start_wd),</pre>
<pre style="margin:0; padding:0 "> 592: </pre>
<pre style="margin:0; padding:0 "> 593:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 594:     .de     (hw2reg.trigger.start.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 595:     .d      (hw2reg.trigger.start.d ),</pre>
<pre style="margin:0; padding:0 "> 596: </pre>
<pre style="margin:0; padding:0 "> 597:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 598:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 599:     .q      (reg2hw.trigger.start.q ),</pre>
<pre style="margin:0; padding:0 "> 600: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 601:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 602:   );</pre>
<pre style="margin:0; padding:0 "> 603: </pre>
<pre style="margin:0; padding:0 "> 604: </pre>
<pre style="margin:0; padding:0 "> 605:   //   F[key_clear]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 606:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 607:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 608:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 609:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 610:   ) u_trigger_key_clear (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 611:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 612:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 613: </pre>
<pre style="margin:0; padding:0 "> 614:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 615:     .we     (trigger_key_clear_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 616:     .wd     (trigger_key_clear_wd),</pre>
<pre style="margin:0; padding:0 "> 617: </pre>
<pre style="margin:0; padding:0 "> 618:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 619:     .de     (hw2reg.trigger.key_clear.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 620:     .d      (hw2reg.trigger.key_clear.d ),</pre>
<pre style="margin:0; padding:0 "> 621: </pre>
<pre style="margin:0; padding:0 "> 622:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 623:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 624:     .q      (reg2hw.trigger.key_clear.q ),</pre>
<pre style="margin:0; padding:0 "> 625: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 626:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 627:   );</pre>
<pre style="margin:0; padding:0 "> 628: </pre>
<pre style="margin:0; padding:0 "> 629: </pre>
<pre style="margin:0; padding:0 "> 630:   //   F[iv_clear]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 631:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 632:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 633:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 634:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 635:   ) u_trigger_iv_clear (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 636:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 637:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 638: </pre>
<pre style="margin:0; padding:0 "> 639:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 640:     .we     (trigger_iv_clear_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 641:     .wd     (trigger_iv_clear_wd),</pre>
<pre style="margin:0; padding:0 "> 642: </pre>
<pre style="margin:0; padding:0 "> 643:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 644:     .de     (hw2reg.trigger.iv_clear.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 645:     .d      (hw2reg.trigger.iv_clear.d ),</pre>
<pre style="margin:0; padding:0 "> 646: </pre>
<pre style="margin:0; padding:0 "> 647:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 648:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 649:     .q      (reg2hw.trigger.iv_clear.q ),</pre>
<pre style="margin:0; padding:0 "> 650: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 651:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 652:   );</pre>
<pre style="margin:0; padding:0 "> 653: </pre>
<pre style="margin:0; padding:0 "> 654: </pre>
<pre style="margin:0; padding:0 "> 655:   //   F[data_in_clear]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 656:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 657:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 658:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 659:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 660:   ) u_trigger_data_in_clear (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 661:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 662:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 663: </pre>
<pre style="margin:0; padding:0 "> 664:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 665:     .we     (trigger_data_in_clear_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 666:     .wd     (trigger_data_in_clear_wd),</pre>
<pre style="margin:0; padding:0 "> 667: </pre>
<pre style="margin:0; padding:0 "> 668:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 669:     .de     (hw2reg.trigger.data_in_clear.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 670:     .d      (hw2reg.trigger.data_in_clear.d ),</pre>
<pre style="margin:0; padding:0 "> 671: </pre>
<pre style="margin:0; padding:0 "> 672:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 673:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 674:     .q      (reg2hw.trigger.data_in_clear.q ),</pre>
<pre style="margin:0; padding:0 "> 675: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 676:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 677:   );</pre>
<pre style="margin:0; padding:0 "> 678: </pre>
<pre style="margin:0; padding:0 "> 679: </pre>
<pre style="margin:0; padding:0 "> 680:   //   F[data_out_clear]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 681:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 682:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 683:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 684:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 685:   ) u_trigger_data_out_clear (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 686:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 687:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 688: </pre>
<pre style="margin:0; padding:0 "> 689:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 690:     .we     (trigger_data_out_clear_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 691:     .wd     (trigger_data_out_clear_wd),</pre>
<pre style="margin:0; padding:0 "> 692: </pre>
<pre style="margin:0; padding:0 "> 693:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 694:     .de     (hw2reg.trigger.data_out_clear.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 695:     .d      (hw2reg.trigger.data_out_clear.d ),</pre>
<pre style="margin:0; padding:0 "> 696: </pre>
<pre style="margin:0; padding:0 "> 697:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 698:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 699:     .q      (reg2hw.trigger.data_out_clear.q ),</pre>
<pre style="margin:0; padding:0 "> 700: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 701:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 702:   );</pre>
<pre style="margin:0; padding:0 "> 703: </pre>
<pre style="margin:0; padding:0 "> 704: </pre>
<pre style="margin:0; padding:0 "> 705:   //   F[prng_reseed]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 706:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 707:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 708:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 709:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 710:   ) u_trigger_prng_reseed (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 711:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 712:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 713: </pre>
<pre style="margin:0; padding:0 "> 714:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 715:     .we     (trigger_prng_reseed_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 716:     .wd     (trigger_prng_reseed_wd),</pre>
<pre style="margin:0; padding:0 "> 717: </pre>
<pre style="margin:0; padding:0 "> 718:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 719:     .de     (hw2reg.trigger.prng_reseed.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 720:     .d      (hw2reg.trigger.prng_reseed.d ),</pre>
<pre style="margin:0; padding:0 "> 721: </pre>
<pre style="margin:0; padding:0 "> 722:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 723:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 724:     .q      (reg2hw.trigger.prng_reseed.q ),</pre>
<pre style="margin:0; padding:0 "> 725: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 726:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 727:   );</pre>
<pre style="margin:0; padding:0 "> 728: </pre>
<pre style="margin:0; padding:0 "> 729: </pre>
<pre style="margin:0; padding:0 "> 730:   // R[status]: V(False)</pre>
<pre style="margin:0; padding:0 "> 731: </pre>
<pre style="margin:0; padding:0 "> 732:   //   F[idle]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 733:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 734:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 735:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 736:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 737:   ) u_status_idle (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 738:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 739:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 740: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 741:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 742:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 743: </pre>
<pre style="margin:0; padding:0 "> 744:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 745:     .de     (hw2reg.status.idle.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 746:     .d      (hw2reg.status.idle.d ),</pre>
<pre style="margin:0; padding:0 "> 747: </pre>
<pre style="margin:0; padding:0 "> 748:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 749:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 750:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 751: </pre>
<pre style="margin:0; padding:0 "> 752:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 753:     .qs     (status_idle_qs)</pre>
<pre style="margin:0; padding:0 "> 754:   );</pre>
<pre style="margin:0; padding:0 "> 755: </pre>
<pre style="margin:0; padding:0 "> 756: </pre>
<pre style="margin:0; padding:0 "> 757:   //   F[stall]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 758:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 759:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 760:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 761:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 762:   ) u_status_stall (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 763:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 764:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 765: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 766:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 767:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 768: </pre>
<pre style="margin:0; padding:0 "> 769:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 770:     .de     (hw2reg.status.stall.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 771:     .d      (hw2reg.status.stall.d ),</pre>
<pre style="margin:0; padding:0 "> 772: </pre>
<pre style="margin:0; padding:0 "> 773:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 774:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 775:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 776: </pre>
<pre style="margin:0; padding:0 "> 777:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 778:     .qs     (status_stall_qs)</pre>
<pre style="margin:0; padding:0 "> 779:   );</pre>
<pre style="margin:0; padding:0 "> 780: </pre>
<pre style="margin:0; padding:0 "> 781: </pre>
<pre style="margin:0; padding:0 "> 782:   //   F[output_valid]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 783:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 784:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 785:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 786:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 787:   ) u_status_output_valid (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 788:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 789:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 790: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 791:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 792:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 793: </pre>
<pre style="margin:0; padding:0 "> 794:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 795:     .de     (hw2reg.status.output_valid.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 796:     .d      (hw2reg.status.output_valid.d ),</pre>
<pre style="margin:0; padding:0 "> 797: </pre>
<pre style="margin:0; padding:0 "> 798:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 799:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 800:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 801: </pre>
<pre style="margin:0; padding:0 "> 802:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 803:     .qs     (status_output_valid_qs)</pre>
<pre style="margin:0; padding:0 "> 804:   );</pre>
<pre style="margin:0; padding:0 "> 805: </pre>
<pre style="margin:0; padding:0 "> 806: </pre>
<pre style="margin:0; padding:0 "> 807:   //   F[input_ready]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 808:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 809:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 810:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 811:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 812:   ) u_status_input_ready (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 813:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 814:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 815: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 816:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 817:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 818: </pre>
<pre style="margin:0; padding:0 "> 819:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 820:     .de     (hw2reg.status.input_ready.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 821:     .d      (hw2reg.status.input_ready.d ),</pre>
<pre style="margin:0; padding:0 "> 822: </pre>
<pre style="margin:0; padding:0 "> 823:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 824:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 825:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 826: </pre>
<pre style="margin:0; padding:0 "> 827:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 828:     .qs     (status_input_ready_qs)</pre>
<pre style="margin:0; padding:0 "> 829:   );</pre>
<pre style="margin:0; padding:0 "> 830: </pre>
<pre style="margin:0; padding:0 "> 831: </pre>
<pre style="margin:0; padding:0 "> 832: </pre>
<pre style="margin:0; padding:0 "> 833: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 834:   logic [22:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 835:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 836:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 837:     addr_hit[ 0] = (reg_addr == AES_KEY0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 838:     addr_hit[ 1] = (reg_addr == AES_KEY1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 839:     addr_hit[ 2] = (reg_addr == AES_KEY2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 840:     addr_hit[ 3] = (reg_addr == AES_KEY3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 841:     addr_hit[ 4] = (reg_addr == AES_KEY4_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 842:     addr_hit[ 5] = (reg_addr == AES_KEY5_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 843:     addr_hit[ 6] = (reg_addr == AES_KEY6_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 844:     addr_hit[ 7] = (reg_addr == AES_KEY7_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 845:     addr_hit[ 8] = (reg_addr == AES_IV0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 846:     addr_hit[ 9] = (reg_addr == AES_IV1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 847:     addr_hit[10] = (reg_addr == AES_IV2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 848:     addr_hit[11] = (reg_addr == AES_IV3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 849:     addr_hit[12] = (reg_addr == AES_DATA_IN0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 850:     addr_hit[13] = (reg_addr == AES_DATA_IN1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 851:     addr_hit[14] = (reg_addr == AES_DATA_IN2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 852:     addr_hit[15] = (reg_addr == AES_DATA_IN3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 853:     addr_hit[16] = (reg_addr == AES_DATA_OUT0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 854:     addr_hit[17] = (reg_addr == AES_DATA_OUT1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 855:     addr_hit[18] = (reg_addr == AES_DATA_OUT2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 856:     addr_hit[19] = (reg_addr == AES_DATA_OUT3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 857:     addr_hit[20] = (reg_addr == AES_CTRL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 858:     addr_hit[21] = (reg_addr == AES_TRIGGER_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 859:     addr_hit[22] = (reg_addr == AES_STATUS_OFFSET);</pre>
<pre style="margin:0; padding:0 "> 860:   end</pre>
<pre style="margin:0; padding:0 "> 861: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 862:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "> 863: </pre>
<pre style="margin:0; padding:0 "> 864:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 865:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 866:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 867:     if (addr_hit[ 0] && reg_we && (AES_PERMIT[ 0] != (AES_PERMIT[ 0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 868:     if (addr_hit[ 1] && reg_we && (AES_PERMIT[ 1] != (AES_PERMIT[ 1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 869:     if (addr_hit[ 2] && reg_we && (AES_PERMIT[ 2] != (AES_PERMIT[ 2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 870:     if (addr_hit[ 3] && reg_we && (AES_PERMIT[ 3] != (AES_PERMIT[ 3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 871:     if (addr_hit[ 4] && reg_we && (AES_PERMIT[ 4] != (AES_PERMIT[ 4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 872:     if (addr_hit[ 5] && reg_we && (AES_PERMIT[ 5] != (AES_PERMIT[ 5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 873:     if (addr_hit[ 6] && reg_we && (AES_PERMIT[ 6] != (AES_PERMIT[ 6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 874:     if (addr_hit[ 7] && reg_we && (AES_PERMIT[ 7] != (AES_PERMIT[ 7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 875:     if (addr_hit[ 8] && reg_we && (AES_PERMIT[ 8] != (AES_PERMIT[ 8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 876:     if (addr_hit[ 9] && reg_we && (AES_PERMIT[ 9] != (AES_PERMIT[ 9] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 877:     if (addr_hit[10] && reg_we && (AES_PERMIT[10] != (AES_PERMIT[10] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 878:     if (addr_hit[11] && reg_we && (AES_PERMIT[11] != (AES_PERMIT[11] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 879:     if (addr_hit[12] && reg_we && (AES_PERMIT[12] != (AES_PERMIT[12] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 880:     if (addr_hit[13] && reg_we && (AES_PERMIT[13] != (AES_PERMIT[13] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 881:     if (addr_hit[14] && reg_we && (AES_PERMIT[14] != (AES_PERMIT[14] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 882:     if (addr_hit[15] && reg_we && (AES_PERMIT[15] != (AES_PERMIT[15] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 883:     if (addr_hit[16] && reg_we && (AES_PERMIT[16] != (AES_PERMIT[16] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 884:     if (addr_hit[17] && reg_we && (AES_PERMIT[17] != (AES_PERMIT[17] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 885:     if (addr_hit[18] && reg_we && (AES_PERMIT[18] != (AES_PERMIT[18] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 886:     if (addr_hit[19] && reg_we && (AES_PERMIT[19] != (AES_PERMIT[19] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 887:     if (addr_hit[20] && reg_we && (AES_PERMIT[20] != (AES_PERMIT[20] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 888:     if (addr_hit[21] && reg_we && (AES_PERMIT[21] != (AES_PERMIT[21] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 889:     if (addr_hit[22] && reg_we && (AES_PERMIT[22] != (AES_PERMIT[22] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 "> 890:   end</pre>
<pre style="margin:0; padding:0 "> 891: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 892:   assign key0_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 893:   assign key0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 894: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 895:   assign key1_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 896:   assign key1_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 897: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 898:   assign key2_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 899:   assign key2_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 900: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 901:   assign key3_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 902:   assign key3_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 903: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 904:   assign key4_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 905:   assign key4_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 906: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 907:   assign key5_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 908:   assign key5_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 909: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 910:   assign key6_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 911:   assign key6_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 912: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 913:   assign key7_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 914:   assign key7_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 915: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 916:   assign iv0_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 917:   assign iv0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 918: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 919:   assign iv1_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 920:   assign iv1_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 921: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 922:   assign iv2_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 923:   assign iv2_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 924: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 925:   assign iv3_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 926:   assign iv3_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 927: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 928:   assign data_in0_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 929:   assign data_in0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 930: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 931:   assign data_in1_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 932:   assign data_in1_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 933: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 934:   assign data_in2_we = addr_hit[14] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 935:   assign data_in2_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 936: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 937:   assign data_in3_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 938:   assign data_in3_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 939: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 940:   assign data_out0_re = addr_hit[16] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 941: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 942:   assign data_out1_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 943: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 944:   assign data_out2_re = addr_hit[18] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 945: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 946:   assign data_out3_re = addr_hit[19] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 947: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 948:   assign ctrl_operation_we = addr_hit[20] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 949:   assign ctrl_operation_wd = reg_wdata[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 950:   assign ctrl_operation_re = addr_hit[20] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 951: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 952:   assign ctrl_mode_we = addr_hit[20] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 953:   assign ctrl_mode_wd = reg_wdata[3:1];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 954:   assign ctrl_mode_re = addr_hit[20] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 955: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 956:   assign ctrl_key_len_we = addr_hit[20] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 957:   assign ctrl_key_len_wd = reg_wdata[6:4];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 958:   assign ctrl_key_len_re = addr_hit[20] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 959: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 960:   assign ctrl_manual_operation_we = addr_hit[20] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 961:   assign ctrl_manual_operation_wd = reg_wdata[7];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 962:   assign ctrl_manual_operation_re = addr_hit[20] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 963: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 964:   assign trigger_start_we = addr_hit[21] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 965:   assign trigger_start_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 966: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 967:   assign trigger_key_clear_we = addr_hit[21] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 968:   assign trigger_key_clear_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 "> 969: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 970:   assign trigger_iv_clear_we = addr_hit[21] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 971:   assign trigger_iv_clear_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 "> 972: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 973:   assign trigger_data_in_clear_we = addr_hit[21] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 974:   assign trigger_data_in_clear_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 "> 975: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 976:   assign trigger_data_out_clear_we = addr_hit[21] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 977:   assign trigger_data_out_clear_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 "> 978: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 979:   assign trigger_prng_reseed_we = addr_hit[21] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 980:   assign trigger_prng_reseed_wd = reg_wdata[5];</pre>
<pre style="margin:0; padding:0 "> 981: </pre>
<pre style="margin:0; padding:0 "> 982: </pre>
<pre style="margin:0; padding:0 "> 983: </pre>
<pre style="margin:0; padding:0 "> 984: </pre>
<pre style="margin:0; padding:0 "> 985: </pre>
<pre style="margin:0; padding:0 "> 986:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 987:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 988:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 989:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 990:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 991:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 992:       end</pre>
<pre style="margin:0; padding:0 "> 993: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 994:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 995:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 996:       end</pre>
<pre style="margin:0; padding:0 "> 997: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 998:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 999:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1000:       end</pre>
<pre style="margin:0; padding:0 ">1001: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1002:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1003:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1004:       end</pre>
<pre style="margin:0; padding:0 ">1005: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1006:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1007:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1008:       end</pre>
<pre style="margin:0; padding:0 ">1009: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1010:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1011:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1012:       end</pre>
<pre style="margin:0; padding:0 ">1013: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1014:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1015:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1016:       end</pre>
<pre style="margin:0; padding:0 ">1017: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1018:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1019:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1020:       end</pre>
<pre style="margin:0; padding:0 ">1021: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1022:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1023:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1024:       end</pre>
<pre style="margin:0; padding:0 ">1025: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1026:       addr_hit[9]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1027:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1028:       end</pre>
<pre style="margin:0; padding:0 ">1029: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1030:       addr_hit[10]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1031:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1032:       end</pre>
<pre style="margin:0; padding:0 ">1033: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1034:       addr_hit[11]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1035:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1036:       end</pre>
<pre style="margin:0; padding:0 ">1037: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1038:       addr_hit[12]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1039:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1040:       end</pre>
<pre style="margin:0; padding:0 ">1041: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1042:       addr_hit[13]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1043:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1044:       end</pre>
<pre style="margin:0; padding:0 ">1045: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1046:       addr_hit[14]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1047:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1048:       end</pre>
<pre style="margin:0; padding:0 ">1049: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1050:       addr_hit[15]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1051:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 ">1052:       end</pre>
<pre style="margin:0; padding:0 ">1053: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1054:       addr_hit[16]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1055:         reg_rdata_next[31:0] = data_out0_qs;</pre>
<pre style="margin:0; padding:0 ">1056:       end</pre>
<pre style="margin:0; padding:0 ">1057: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1058:       addr_hit[17]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1059:         reg_rdata_next[31:0] = data_out1_qs;</pre>
<pre style="margin:0; padding:0 ">1060:       end</pre>
<pre style="margin:0; padding:0 ">1061: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1062:       addr_hit[18]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1063:         reg_rdata_next[31:0] = data_out2_qs;</pre>
<pre style="margin:0; padding:0 ">1064:       end</pre>
<pre style="margin:0; padding:0 ">1065: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1066:       addr_hit[19]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1067:         reg_rdata_next[31:0] = data_out3_qs;</pre>
<pre style="margin:0; padding:0 ">1068:       end</pre>
<pre style="margin:0; padding:0 ">1069: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1070:       addr_hit[20]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1071:         reg_rdata_next[0] = ctrl_operation_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1072:         reg_rdata_next[3:1] = ctrl_mode_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1073:         reg_rdata_next[6:4] = ctrl_key_len_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1074:         reg_rdata_next[7] = ctrl_manual_operation_qs;</pre>
<pre style="margin:0; padding:0 ">1075:       end</pre>
<pre style="margin:0; padding:0 ">1076: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1077:       addr_hit[21]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1078:         reg_rdata_next[0] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1079:         reg_rdata_next[1] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1080:         reg_rdata_next[2] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1081:         reg_rdata_next[3] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1082:         reg_rdata_next[4] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1083:         reg_rdata_next[5] = '0;</pre>
<pre style="margin:0; padding:0 ">1084:       end</pre>
<pre style="margin:0; padding:0 ">1085: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1086:       addr_hit[22]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1087:         reg_rdata_next[0] = status_idle_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1088:         reg_rdata_next[1] = status_stall_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1089:         reg_rdata_next[2] = status_output_valid_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1090:         reg_rdata_next[3] = status_input_ready_qs;</pre>
<pre style="margin:0; padding:0 ">1091:       end</pre>
<pre style="margin:0; padding:0 ">1092: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1093:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1094:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 ">1095:       end</pre>
<pre style="margin:0; padding:0 ">1096:     endcase</pre>
<pre style="margin:0; padding:0 ">1097:   end</pre>
<pre style="margin:0; padding:0 ">1098: </pre>
<pre style="margin:0; padding:0 ">1099:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 ">1100:   `ASSERT_PULSE(wePulse, reg_we)</pre>
<pre style="margin:0; padding:0 ">1101:   `ASSERT_PULSE(rePulse, reg_re)</pre>
<pre style="margin:0; padding:0 ">1102: </pre>
<pre style="margin:0; padding:0 ">1103:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid)</pre>
<pre style="margin:0; padding:0 ">1104: </pre>
<pre style="margin:0; padding:0 ">1105:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit))</pre>
<pre style="margin:0; padding:0 ">1106: </pre>
<pre style="margin:0; padding:0 ">1107:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 ">1108:   // property by mistake</pre>
<pre style="margin:0; padding:0 ">1109:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0)</pre>
<pre style="margin:0; padding:0 ">1110: </pre>
<pre style="margin:0; padding:0 ">1111: endmodule</pre>
<pre style="margin:0; padding:0 ">1112: </pre>
</body>
</html>
