TimeQuest Timing Analyzer report for PipelineMIPS
Tue Nov 27 19:42:33 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'clock2'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'clock2'
 15. Slow Model Recovery: 'clock'
 16. Slow Model Removal: 'clock'
 17. Slow Model Minimum Pulse Width: 'clock'
 18. Slow Model Minimum Pulse Width: 'clock2'
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock'
 27. Fast Model Setup: 'clock2'
 28. Fast Model Hold: 'clock'
 29. Fast Model Hold: 'clock2'
 30. Fast Model Recovery: 'clock'
 31. Fast Model Removal: 'clock'
 32. Fast Model Minimum Pulse Width: 'clock'
 33. Fast Model Minimum Pulse Width: 'clock2'
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; PipelineMIPS                                        ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C70F896C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }  ;
; clock2     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 7.69 MHz ; 7.69 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+--------+----------+---------------+
; Clock  ; Slack    ; End Point TNS ;
+--------+----------+---------------+
; clock  ; -129.090 ; -17474.564    ;
; clock2 ; -4.751   ; -346.694      ;
+--------+----------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock  ; -2.626 ; -56.088       ;
; clock2 ; 4.615  ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -5.912 ; -1611.585     ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.489 ; -7.298        ;
+-------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clock  ; -2.000 ; -2437.668            ;
; clock2 ; -1.423 ; -229.060             ;
+--------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                          ;
+----------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                                  ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -129.090 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 130.126    ;
; -129.089 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 130.125    ;
; -129.021 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 130.057    ;
; -128.970 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 130.006    ;
; -128.941 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.944    ;
; -128.873 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.909    ;
; -128.872 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.908    ;
; -128.862 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.863    ;
; -128.855 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.891    ;
; -128.804 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.840    ;
; -128.803 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.831    ;
; -128.803 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.839    ;
; -128.802 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.838    ;
; -128.767 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.803    ;
; -128.766 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.802    ;
; -128.753 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.789    ;
; -128.742 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.778    ;
; -128.734 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.770    ;
; -128.724 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.727    ;
; -128.702 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.738    ;
; -128.698 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.734    ;
; -128.683 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.719    ;
; -128.682 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.683    ;
; -128.680 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.708    ;
; -128.661 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.697    ;
; -128.660 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.696    ;
; -128.654 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.657    ;
; -128.647 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.683    ;
; -128.645 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.646    ;
; -128.638 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.674    ;
; -128.629 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.665    ;
; -128.628 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.664    ;
; -128.618 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.621    ;
; -128.592 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.628    ;
; -128.586 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.614    ;
; -128.575 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.576    ;
; -128.568 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.604    ;
; -128.560 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.596    ;
; -128.541 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.577    ;
; -128.539 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.540    ;
; -128.532 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.568    ;
; -128.531 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.532    ;
; -128.525 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.561    ;
; -128.516 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.519    ;
; -128.516 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.552    ;
; -128.516 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.544    ;
; -128.515 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.551    ;
; -128.512 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.515    ;
; -128.509 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.545    ;
; -128.485 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.521    ;
; -128.480 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.483    ;
; -128.480 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.508    ;
; -128.465 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.466    ;
; -128.463 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.491    ;
; -128.455 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.491    ;
; -128.452 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.488    ;
; -128.451 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.487    ;
; -128.447 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.483    ;
; -128.433 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.434    ;
; -128.426 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.462    ;
; -128.419 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.455    ;
; -128.415 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.451    ;
; -128.401 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.402    ;
; -128.398 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[21]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.401    ;
; -128.396 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.432    ;
; -128.395 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.396    ;
; -128.395 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.396    ;
; -128.394 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.430    ;
; -128.393 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.421    ;
; -128.383 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.419    ;
; -128.379 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.415    ;
; -128.374 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.402    ;
; -128.367 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.370    ;
; -128.362 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 129.393    ;
; -128.359 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.360    ;
; -128.357 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.385    ;
; -128.342 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.370    ;
; -128.332 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.368    ;
; -128.324 ; IDEX:inst9|registerBarrier149:inst|output[45]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.360    ;
; -128.323 ; IDEX:inst9|registerBarrier149:inst|output[45]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.359    ;
; -128.318 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[22] ; clock        ; clock       ; 1.000        ; -0.005     ; 129.349    ;
; -128.314 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.315    ;
; -128.313 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.349    ;
; -128.303 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.306    ;
; -128.299 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.302    ;
; -128.288 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.289    ;
; -128.281 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.317    ;
; -128.281 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.317    ;
; -128.273 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.309    ;
; -128.255 ; IDEX:inst9|registerBarrier149:inst|output[45]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.291    ;
; -128.253 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.254    ;
; -128.251 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.279    ;
; -128.244 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.245    ;
; -128.241 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.277    ;
; -128.229 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.257    ;
; -128.229 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.033     ; 129.232    ;
; -128.224 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.225    ;
; -128.221 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.035     ; 129.222    ;
; -128.219 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 129.247    ;
; -128.218 ; IDEX:inst9|registerBarrier149:inst|output[46]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 129.254    ;
+----------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock2'                                                                                                                                                                                                   ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.751 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -3.866     ; 1.850      ;
; -4.508 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -3.852     ; 1.621      ;
; -4.490 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -3.828     ; 1.627      ;
; -4.477 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -3.839     ; 1.603      ;
; -4.455 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -3.835     ; 1.585      ;
; -4.451 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -3.828     ; 1.588      ;
; -4.450 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -3.839     ; 1.576      ;
; -4.447 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -3.819     ; 1.593      ;
; -4.446 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -3.823     ; 1.588      ;
; -4.445 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -3.834     ; 1.576      ;
; -4.441 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -3.839     ; 1.567      ;
; -4.441 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -3.811     ; 1.595      ;
; -4.440 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -3.839     ; 1.566      ;
; -4.440 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -3.827     ; 1.578      ;
; -4.437 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -3.852     ; 1.550      ;
; -4.437 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -3.851     ; 1.551      ;
; -4.435 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -3.839     ; 1.561      ;
; -4.435 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -3.852     ; 1.548      ;
; -4.435 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.542      ;
; -4.435 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -3.851     ; 1.549      ;
; -4.434 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -3.866     ; 1.533      ;
; -4.434 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -3.852     ; 1.547      ;
; -4.432 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -3.851     ; 1.546      ;
; -4.430 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -3.839     ; 1.556      ;
; -4.429 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -3.828     ; 1.566      ;
; -4.429 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -3.828     ; 1.566      ;
; -4.429 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -3.845     ; 1.549      ;
; -4.427 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -3.825     ; 1.567      ;
; -4.427 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -3.857     ; 1.535      ;
; -4.426 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -3.819     ; 1.572      ;
; -4.425 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -3.845     ; 1.545      ;
; -4.424 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -3.845     ; 1.544      ;
; -4.424 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -3.857     ; 1.532      ;
; -4.422 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -3.850     ; 1.537      ;
; -4.422 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.529      ;
; -4.422 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -3.833     ; 1.554      ;
; -4.420 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -3.834     ; 1.551      ;
; -4.418 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -3.825     ; 1.558      ;
; -4.418 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -3.839     ; 1.544      ;
; -4.416 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -3.845     ; 1.536      ;
; -4.415 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -3.827     ; 1.553      ;
; -4.413 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -3.819     ; 1.559      ;
; -4.412 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -3.819     ; 1.558      ;
; -4.412 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -3.839     ; 1.538      ;
; -4.412 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -3.827     ; 1.550      ;
; -4.412 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -3.833     ; 1.544      ;
; -4.408 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -3.851     ; 1.522      ;
; -4.407 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -3.827     ; 1.545      ;
; -4.406 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -3.823     ; 1.548      ;
; -4.380 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -3.803     ; 1.542      ;
; -4.374 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -3.812     ; 1.527      ;
; -4.240 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -3.866     ; 1.339      ;
; -4.207 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -3.834     ; 1.338      ;
; -4.206 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -3.845     ; 1.326      ;
; -4.204 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -3.825     ; 1.344      ;
; -4.200 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.307      ;
; -4.191 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -3.834     ; 1.322      ;
; -4.190 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -3.833     ; 1.322      ;
; -4.187 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -3.825     ; 1.327      ;
; -4.186 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -3.845     ; 1.306      ;
; -4.186 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -3.858     ; 1.293      ;
; -4.186 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -3.857     ; 1.294      ;
; -4.182 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -3.819     ; 1.328      ;
; -4.181 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -3.857     ; 1.289      ;
; -4.180 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -3.845     ; 1.300      ;
; -4.180 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -3.851     ; 1.294      ;
; -4.178 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -3.833     ; 1.310      ;
; -4.177 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -3.828     ; 1.314      ;
; -4.176 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -3.839     ; 1.302      ;
; -4.175 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -3.845     ; 1.295      ;
; -4.175 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -3.839     ; 1.301      ;
; -4.175 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -3.827     ; 1.313      ;
; -4.172 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -3.852     ; 1.285      ;
; -4.165 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -3.872     ; 1.258      ;
; -4.164 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -3.872     ; 1.257      ;
; -4.162 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -3.866     ; 1.261      ;
; -4.130 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -3.836     ; 1.259      ;
; -3.900 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -3.872     ; 0.993      ;
; -3.900 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -3.872     ; 0.993      ;
; -3.884 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -3.866     ; 0.983      ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.626 ; EXMEM:inst23|registerBarrier107:inst|output[81]                                                                       ; register32:inst|q[20]         ; clock        ; clock       ; 0.000        ; 3.922      ; 1.562      ;
; -2.478 ; EXMEM:inst23|registerBarrier107:inst|output[82]                                                                       ; register32:inst|q[19]         ; clock        ; clock       ; 0.000        ; 3.922      ; 1.710      ;
; -2.412 ; EXMEM:inst23|registerBarrier107:inst|output[85]                                                                       ; register32:inst|q[16]         ; clock        ; clock       ; 0.000        ; 3.916      ; 1.770      ;
; -2.352 ; EXMEM:inst23|registerBarrier107:inst|output[90]                                                                       ; register32:inst|q[11]         ; clock        ; clock       ; 0.000        ; 3.897      ; 1.811      ;
; -2.328 ; EXMEM:inst23|registerBarrier107:inst|output[70]                                                                       ; register32:inst|q[31]         ; clock        ; clock       ; 0.000        ; 3.885      ; 1.823      ;
; -2.238 ; EXMEM:inst23|registerBarrier107:inst|output[79]                                                                       ; register32:inst|q[22]         ; clock        ; clock       ; 0.000        ; 3.925      ; 1.953      ;
; -2.210 ; EXMEM:inst23|registerBarrier107:inst|output[71]                                                                       ; register32:inst|q[30]         ; clock        ; clock       ; 0.000        ; 3.885      ; 1.941      ;
; -2.137 ; EXMEM:inst23|registerBarrier107:inst|output[80]                                                                       ; register32:inst|q[21]         ; clock        ; clock       ; 0.000        ; 3.938      ; 2.067      ;
; -1.912 ; EXMEM:inst23|registerBarrier107:inst|output[100]                                                                      ; register32:inst|q[1]          ; clock        ; clock       ; 0.000        ; 3.870      ; 2.224      ;
; -1.868 ; EXMEM:inst23|registerBarrier107:inst|output[72]                                                                       ; register32:inst|q[29]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.283      ;
; -1.866 ; EXMEM:inst23|registerBarrier107:inst|output[73]                                                                       ; register32:inst|q[28]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.285      ;
; -1.859 ; EXMEM:inst23|registerBarrier107:inst|output[97]                                                                       ; register32:inst|q[4]          ; clock        ; clock       ; 0.000        ; 3.878      ; 2.285      ;
; -1.849 ; EXMEM:inst23|registerBarrier107:inst|output[78]                                                                       ; register32:inst|q[23]         ; clock        ; clock       ; 0.000        ; 3.925      ; 2.342      ;
; -1.791 ; EXMEM:inst23|registerBarrier107:inst|output[88]                                                                       ; register32:inst|q[13]         ; clock        ; clock       ; 0.000        ; 3.910      ; 2.385      ;
; -1.711 ; EXMEM:inst23|registerBarrier107:inst|output[77]                                                                       ; register32:inst|q[24]         ; clock        ; clock       ; 0.000        ; 3.925      ; 2.480      ;
; -1.704 ; EXMEM:inst23|registerBarrier107:inst|output[96]                                                                       ; register32:inst|q[5]          ; clock        ; clock       ; 0.000        ; 3.878      ; 2.440      ;
; -1.700 ; EXMEM:inst23|registerBarrier107:inst|output[101]                                                                      ; register32:inst|q[0]          ; clock        ; clock       ; 0.000        ; 3.909      ; 2.475      ;
; -1.516 ; EXMEM:inst23|registerBarrier107:inst|output[38]                                                                       ; register32:inst|q[29]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.635      ;
; -1.484 ; EXMEM:inst23|registerBarrier107:inst|output[38]                                                                       ; register32:inst|q[31]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.667      ;
; -1.444 ; EXMEM:inst23|registerBarrier107:inst|output[76]                                                                       ; register32:inst|q[25]         ; clock        ; clock       ; 0.000        ; 3.930      ; 2.752      ;
; -1.388 ; EXMEM:inst23|registerBarrier107:inst|output[37]                                                                       ; register32:inst|q[29]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.763      ;
; -1.374 ; EXMEM:inst23|registerBarrier107:inst|output[38]                                                                       ; register32:inst|q[30]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.777      ;
; -1.356 ; EXMEM:inst23|registerBarrier107:inst|output[37]                                                                       ; register32:inst|q[31]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.795      ;
; -1.352 ; EXMEM:inst23|registerBarrier107:inst|output[83]                                                                       ; register32:inst|q[18]         ; clock        ; clock       ; 0.000        ; 3.913      ; 2.827      ;
; -1.349 ; EXMEM:inst23|registerBarrier107:inst|output[38]                                                                       ; register32:inst|q[15]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.802      ;
; -1.341 ; EXMEM:inst23|registerBarrier107:inst|output[38]                                                                       ; register32:inst|q[28]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.810      ;
; -1.315 ; EXMEM:inst23|registerBarrier107:inst|output[92]                                                                       ; register32:inst|q[9]          ; clock        ; clock       ; 0.000        ; 3.883      ; 2.834      ;
; -1.311 ; EXMEM:inst23|registerBarrier107:inst|output[84]                                                                       ; register32:inst|q[17]         ; clock        ; clock       ; 0.000        ; 3.913      ; 2.868      ;
; -1.307 ; EXMEM:inst23|registerBarrier107:inst|output[91]                                                                       ; register32:inst|q[10]         ; clock        ; clock       ; 0.000        ; 3.897      ; 2.856      ;
; -1.254 ; EXMEM:inst23|registerBarrier107:inst|output[87]                                                                       ; register32:inst|q[14]         ; clock        ; clock       ; 0.000        ; 3.902      ; 2.914      ;
; -1.246 ; EXMEM:inst23|registerBarrier107:inst|output[104]                                                                      ; register32:inst|q[29]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.905      ;
; -1.246 ; EXMEM:inst23|registerBarrier107:inst|output[37]                                                                       ; register32:inst|q[30]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.905      ;
; -1.221 ; EXMEM:inst23|registerBarrier107:inst|output[37]                                                                       ; register32:inst|q[15]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.930      ;
; -1.214 ; EXMEM:inst23|registerBarrier107:inst|output[104]                                                                      ; register32:inst|q[31]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.937      ;
; -1.213 ; EXMEM:inst23|registerBarrier107:inst|output[37]                                                                       ; register32:inst|q[28]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.938      ;
; -1.198 ; EXMEM:inst23|registerBarrier107:inst|output[103]                                                                      ; register32:inst|q[29]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.953      ;
; -1.166 ; EXMEM:inst23|registerBarrier107:inst|output[103]                                                                      ; register32:inst|q[31]         ; clock        ; clock       ; 0.000        ; 3.885      ; 2.985      ;
; -1.164 ; EXMEM:inst23|registerBarrier107:inst|output[94]                                                                       ; register32:inst|q[7]          ; clock        ; clock       ; 0.000        ; 3.862      ; 2.964      ;
; -1.129 ; EXMEM:inst23|registerBarrier107:inst|output[74]                                                                       ; register32:inst|q[27]         ; clock        ; clock       ; 0.000        ; 3.916      ; 3.053      ;
; -1.104 ; EXMEM:inst23|registerBarrier107:inst|output[104]                                                                      ; register32:inst|q[30]         ; clock        ; clock       ; 0.000        ; 3.885      ; 3.047      ;
; -1.079 ; EXMEM:inst23|registerBarrier107:inst|output[104]                                                                      ; register32:inst|q[15]         ; clock        ; clock       ; 0.000        ; 3.885      ; 3.072      ;
; -1.071 ; EXMEM:inst23|registerBarrier107:inst|output[104]                                                                      ; register32:inst|q[28]         ; clock        ; clock       ; 0.000        ; 3.885      ; 3.080      ;
; -1.056 ; EXMEM:inst23|registerBarrier107:inst|output[103]                                                                      ; register32:inst|q[30]         ; clock        ; clock       ; 0.000        ; 3.885      ; 3.095      ;
; -1.031 ; EXMEM:inst23|registerBarrier107:inst|output[103]                                                                      ; register32:inst|q[15]         ; clock        ; clock       ; 0.000        ; 3.885      ; 3.120      ;
; -1.023 ; EXMEM:inst23|registerBarrier107:inst|output[103]                                                                      ; register32:inst|q[28]         ; clock        ; clock       ; 0.000        ; 3.885      ; 3.128      ;
; -0.714 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; IFID:inst7|flipFlopD:inst44|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.851      ;
; -0.714 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; IFID:inst7|flipFlopD:inst44|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.851      ;
; -0.714 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; IFID:inst7|flipFlopD:inst44|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.851      ;
; -0.714 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; IFID:inst7|flipFlopD:inst44|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.851      ;
; -0.714 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; IFID:inst7|flipFlopD:inst44|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.851      ;
; -0.714 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; IFID:inst7|flipFlopD:inst44|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.851      ;
; -0.714 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; IFID:inst7|flipFlopD:inst44|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.851      ;
; -0.714 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; IFID:inst7|flipFlopD:inst44|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.851      ;
; -0.714 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; IFID:inst7|flipFlopD:inst44|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.851      ;
; -0.714 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; IFID:inst7|flipFlopD:inst44|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.851      ;
; -0.711 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.854      ;
; -0.711 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.854      ;
; -0.711 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.854      ;
; -0.711 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.854      ;
; -0.711 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.854      ;
; -0.711 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.854      ;
; -0.711 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.854      ;
; -0.711 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.854      ;
; -0.711 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.854      ;
; -0.711 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; IFID:inst7|flipFlopD:inst42|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.854      ;
; -0.632 ; EXMEM:inst23|registerBarrier107:inst|output[38]                                                                       ; register32:inst|q[4]          ; clock        ; clock       ; 0.000        ; 3.844      ; 3.478      ;
; -0.613 ; EXMEM:inst23|registerBarrier107:inst|output[99]                                                                       ; register32:inst|q[2]          ; clock        ; clock       ; 0.000        ; 3.848      ; 3.501      ;
; -0.578 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; IFID:inst7|flipFlopD:inst43|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.987      ;
; -0.578 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; IFID:inst7|flipFlopD:inst43|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.987      ;
; -0.578 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; IFID:inst7|flipFlopD:inst43|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.987      ;
; -0.578 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; IFID:inst7|flipFlopD:inst43|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.987      ;
; -0.578 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; IFID:inst7|flipFlopD:inst43|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.987      ;
; -0.578 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; IFID:inst7|flipFlopD:inst43|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.987      ;
; -0.578 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; IFID:inst7|flipFlopD:inst43|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.987      ;
; -0.578 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; IFID:inst7|flipFlopD:inst43|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.987      ;
; -0.578 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; IFID:inst7|flipFlopD:inst43|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.987      ;
; -0.578 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; IFID:inst7|flipFlopD:inst43|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.987      ;
; -0.577 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; IFID:inst7|flipFlopD:inst39|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.988      ;
; -0.577 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; IFID:inst7|flipFlopD:inst39|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.988      ;
; -0.577 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; IFID:inst7|flipFlopD:inst39|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.988      ;
; -0.577 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; IFID:inst7|flipFlopD:inst39|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.988      ;
; -0.577 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; IFID:inst7|flipFlopD:inst39|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.988      ;
; -0.577 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; IFID:inst7|flipFlopD:inst39|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.988      ;
; -0.577 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; IFID:inst7|flipFlopD:inst39|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.988      ;
; -0.577 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; IFID:inst7|flipFlopD:inst39|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.988      ;
; -0.577 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; IFID:inst7|flipFlopD:inst39|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.988      ;
; -0.577 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; IFID:inst7|flipFlopD:inst39|Q ; clock2       ; clock       ; 0.000        ; 4.299      ; 3.988      ;
; -0.535 ; EXMEM:inst23|registerBarrier107:inst|output[98]                                                                       ; register32:inst|q[3]          ; clock        ; clock       ; 0.000        ; 3.848      ; 3.579      ;
; -0.504 ; EXMEM:inst23|registerBarrier107:inst|output[37]                                                                       ; register32:inst|q[4]          ; clock        ; clock       ; 0.000        ; 3.844      ; 3.606      ;
; -0.501 ; EXMEM:inst23|registerBarrier107:inst|output[38]                                                                       ; register32:inst|q[11]         ; clock        ; clock       ; 0.000        ; 3.844      ; 3.609      ;
; -0.494 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; IFID:inst7|flipFlopD:inst47|Q ; clock2       ; clock       ; 0.000        ; 4.308      ; 4.080      ;
; -0.494 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; IFID:inst7|flipFlopD:inst47|Q ; clock2       ; clock       ; 0.000        ; 4.308      ; 4.080      ;
; -0.494 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; IFID:inst7|flipFlopD:inst47|Q ; clock2       ; clock       ; 0.000        ; 4.308      ; 4.080      ;
; -0.494 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; IFID:inst7|flipFlopD:inst47|Q ; clock2       ; clock       ; 0.000        ; 4.308      ; 4.080      ;
; -0.494 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; IFID:inst7|flipFlopD:inst47|Q ; clock2       ; clock       ; 0.000        ; 4.308      ; 4.080      ;
; -0.494 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; IFID:inst7|flipFlopD:inst47|Q ; clock2       ; clock       ; 0.000        ; 4.308      ; 4.080      ;
; -0.494 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; IFID:inst7|flipFlopD:inst47|Q ; clock2       ; clock       ; 0.000        ; 4.308      ; 4.080      ;
; -0.494 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; IFID:inst7|flipFlopD:inst47|Q ; clock2       ; clock       ; 0.000        ; 4.308      ; 4.080      ;
; -0.494 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; IFID:inst7|flipFlopD:inst47|Q ; clock2       ; clock       ; 0.000        ; 4.308      ; 4.080      ;
; -0.494 ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; IFID:inst7|flipFlopD:inst47|Q ; clock2       ; clock       ; 0.000        ; 4.308      ; 4.080      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock2'                                                                                                                                                                                                   ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.615 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -3.866     ; 0.983      ;
; 4.631 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -3.872     ; 0.993      ;
; 4.631 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -3.872     ; 0.993      ;
; 4.861 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -3.836     ; 1.259      ;
; 4.893 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -3.866     ; 1.261      ;
; 4.895 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -3.872     ; 1.257      ;
; 4.896 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -3.872     ; 1.258      ;
; 4.903 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -3.852     ; 1.285      ;
; 4.906 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -3.845     ; 1.295      ;
; 4.906 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -3.839     ; 1.301      ;
; 4.906 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -3.827     ; 1.313      ;
; 4.907 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -3.839     ; 1.302      ;
; 4.908 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -3.828     ; 1.314      ;
; 4.909 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -3.833     ; 1.310      ;
; 4.911 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -3.845     ; 1.300      ;
; 4.911 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -3.851     ; 1.294      ;
; 4.912 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -3.857     ; 1.289      ;
; 4.913 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -3.819     ; 1.328      ;
; 4.917 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -3.845     ; 1.306      ;
; 4.917 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.293      ;
; 4.917 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -3.857     ; 1.294      ;
; 4.918 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -3.825     ; 1.327      ;
; 4.921 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -3.833     ; 1.322      ;
; 4.922 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -3.834     ; 1.322      ;
; 4.931 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.307      ;
; 4.935 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -3.825     ; 1.344      ;
; 4.937 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -3.845     ; 1.326      ;
; 4.938 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -3.834     ; 1.338      ;
; 4.971 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -3.866     ; 1.339      ;
; 5.105 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -3.812     ; 1.527      ;
; 5.111 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -3.803     ; 1.542      ;
; 5.137 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -3.823     ; 1.548      ;
; 5.138 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -3.827     ; 1.545      ;
; 5.139 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -3.851     ; 1.522      ;
; 5.143 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -3.819     ; 1.558      ;
; 5.143 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -3.839     ; 1.538      ;
; 5.143 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -3.827     ; 1.550      ;
; 5.143 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -3.833     ; 1.544      ;
; 5.144 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -3.819     ; 1.559      ;
; 5.146 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -3.827     ; 1.553      ;
; 5.147 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -3.845     ; 1.536      ;
; 5.149 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -3.825     ; 1.558      ;
; 5.149 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -3.839     ; 1.544      ;
; 5.151 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -3.834     ; 1.551      ;
; 5.153 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -3.850     ; 1.537      ;
; 5.153 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.529      ;
; 5.153 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -3.833     ; 1.554      ;
; 5.155 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -3.845     ; 1.544      ;
; 5.155 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -3.857     ; 1.532      ;
; 5.156 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -3.845     ; 1.545      ;
; 5.157 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -3.819     ; 1.572      ;
; 5.158 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -3.825     ; 1.567      ;
; 5.158 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -3.857     ; 1.535      ;
; 5.160 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -3.828     ; 1.566      ;
; 5.160 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -3.828     ; 1.566      ;
; 5.160 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -3.845     ; 1.549      ;
; 5.161 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -3.839     ; 1.556      ;
; 5.163 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -3.851     ; 1.546      ;
; 5.165 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -3.866     ; 1.533      ;
; 5.165 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -3.852     ; 1.547      ;
; 5.166 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -3.839     ; 1.561      ;
; 5.166 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -3.852     ; 1.548      ;
; 5.166 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -3.858     ; 1.542      ;
; 5.166 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -3.851     ; 1.549      ;
; 5.168 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -3.852     ; 1.550      ;
; 5.168 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -3.851     ; 1.551      ;
; 5.171 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -3.839     ; 1.566      ;
; 5.171 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -3.827     ; 1.578      ;
; 5.172 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -3.839     ; 1.567      ;
; 5.172 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -3.811     ; 1.595      ;
; 5.176 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -3.834     ; 1.576      ;
; 5.177 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -3.823     ; 1.588      ;
; 5.178 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -3.819     ; 1.593      ;
; 5.181 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -3.839     ; 1.576      ;
; 5.182 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -3.828     ; 1.588      ;
; 5.186 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -3.835     ; 1.585      ;
; 5.208 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -3.839     ; 1.603      ;
; 5.221 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -3.828     ; 1.627      ;
; 5.239 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -3.852     ; 1.621      ;
; 5.482 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -3.866     ; 1.850      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                                                                 ;
+--------+--------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.912 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 4.227      ;
; -5.912 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 4.227      ;
; -5.912 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 4.227      ;
; -5.819 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 4.134      ;
; -5.819 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 4.134      ;
; -5.819 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 4.134      ;
; -5.666 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.981      ;
; -5.666 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.981      ;
; -5.666 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.981      ;
; -5.654 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.969      ;
; -5.654 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.969      ;
; -5.654 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.969      ;
; -5.615 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.930      ;
; -5.615 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.930      ;
; -5.615 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.930      ;
; -5.472 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 4.262      ;
; -5.472 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 4.262      ;
; -5.402 ; IFID:inst7|flipFlopD:inst64|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.717      ;
; -5.402 ; IFID:inst7|flipFlopD:inst64|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.717      ;
; -5.402 ; IFID:inst7|flipFlopD:inst64|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.717      ;
; -5.379 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 4.169      ;
; -5.379 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 4.169      ;
; -5.289 ; IFID:inst7|flipFlopD:inst60|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.604      ;
; -5.289 ; IFID:inst7|flipFlopD:inst60|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.604      ;
; -5.289 ; IFID:inst7|flipFlopD:inst60|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.604      ;
; -5.275 ; IFID:inst7|flipFlopD:inst34|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.590      ;
; -5.275 ; IFID:inst7|flipFlopD:inst34|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.590      ;
; -5.275 ; IFID:inst7|flipFlopD:inst34|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.590      ;
; -5.246 ; IFID:inst7|flipFlopD:inst61|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.561      ;
; -5.246 ; IFID:inst7|flipFlopD:inst61|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.561      ;
; -5.246 ; IFID:inst7|flipFlopD:inst61|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.561      ;
; -5.239 ; IFID:inst7|flipFlopD:inst35|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.554      ;
; -5.239 ; IFID:inst7|flipFlopD:inst35|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.554      ;
; -5.239 ; IFID:inst7|flipFlopD:inst35|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.554      ;
; -5.226 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 4.016      ;
; -5.226 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 4.016      ;
; -5.214 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 4.004      ;
; -5.214 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 4.004      ;
; -5.175 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.965      ;
; -5.175 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.965      ;
; -5.165 ; IFID:inst7|flipFlopD:inst59|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.480      ;
; -5.165 ; IFID:inst7|flipFlopD:inst59|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.480      ;
; -5.165 ; IFID:inst7|flipFlopD:inst59|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.480      ;
; -4.962 ; IFID:inst7|flipFlopD:inst64|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.752      ;
; -4.962 ; IFID:inst7|flipFlopD:inst64|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.752      ;
; -4.871 ; IFID:inst7|flipFlopD:inst37|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.186      ;
; -4.871 ; IFID:inst7|flipFlopD:inst37|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.186      ;
; -4.871 ; IFID:inst7|flipFlopD:inst37|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -2.721     ; 3.186      ;
; -4.849 ; IFID:inst7|flipFlopD:inst60|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.639      ;
; -4.849 ; IFID:inst7|flipFlopD:inst60|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.639      ;
; -4.835 ; IFID:inst7|flipFlopD:inst34|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.625      ;
; -4.835 ; IFID:inst7|flipFlopD:inst34|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.625      ;
; -4.806 ; IFID:inst7|flipFlopD:inst61|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.596      ;
; -4.806 ; IFID:inst7|flipFlopD:inst61|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.596      ;
; -4.799 ; IFID:inst7|flipFlopD:inst35|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.589      ;
; -4.799 ; IFID:inst7|flipFlopD:inst35|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.589      ;
; -4.725 ; IFID:inst7|flipFlopD:inst59|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.515      ;
; -4.725 ; IFID:inst7|flipFlopD:inst59|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.515      ;
; -4.568 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst30|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.655      ;
; -4.568 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst29|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.655      ;
; -4.568 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst32|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.655      ;
; -4.475 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst30|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.562      ;
; -4.475 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst29|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.562      ;
; -4.475 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst32|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.562      ;
; -4.431 ; IFID:inst7|flipFlopD:inst37|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.221      ;
; -4.431 ; IFID:inst7|flipFlopD:inst37|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -2.246     ; 3.221      ;
; -4.322 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst30|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.409      ;
; -4.322 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst29|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.409      ;
; -4.322 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst32|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.409      ;
; -4.310 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst30|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.397      ;
; -4.310 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst29|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.397      ;
; -4.310 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst32|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.397      ;
; -4.271 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst30|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.358      ;
; -4.271 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst29|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.358      ;
; -4.271 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst32|Q                              ; clock        ; clock       ; 1.000        ; 0.051      ; 5.358      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[69]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[70]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[71]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[72]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[73]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[74]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[75]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[76]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[77]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[78]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[79]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[80]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[81]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[82]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[83]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[84]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[85]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[86]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.060      ; 5.118      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[69]              ; clock        ; clock       ; 1.000        ; 0.058      ; 5.116      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[70]              ; clock        ; clock       ; 1.000        ; 0.058      ; 5.116      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[71]              ; clock        ; clock       ; 1.000        ; 0.058      ; 5.116      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[72]              ; clock        ; clock       ; 1.000        ; 0.058      ; 5.116      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[73]              ; clock        ; clock       ; 1.000        ; 0.058      ; 5.116      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[74]              ; clock        ; clock       ; 1.000        ; 0.058      ; 5.116      ;
; -4.105 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[75]              ; clock        ; clock       ; 1.000        ; 0.058      ; 5.116      ;
+--------+--------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                     ;
+--------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst53|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.489 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.046      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst53|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.361 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.174      ;
; -0.272 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.264      ;
; -0.272 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst27|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.264      ;
; -0.272 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.264      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst53|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.316      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst53|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.171 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 4.269      ; 4.364      ;
; -0.144 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.392      ;
; -0.144 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst27|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.392      ;
; -0.144 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.392      ;
; -0.020 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst22|Q ; clock        ; clock       ; 0.000        ; 4.300      ; 4.546      ;
; -0.020 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst21|Q ; clock        ; clock       ; 0.000        ; 4.300      ; 4.546      ;
; -0.020 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst20|Q ; clock        ; clock       ; 0.000        ; 4.300      ; 4.546      ;
; -0.013 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 4.299      ; 4.552      ;
; -0.013 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 4.299      ; 4.552      ;
; -0.013 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst17|Q ; clock        ; clock       ; 0.000        ; 4.299      ; 4.552      ;
; -0.013 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst18|Q ; clock        ; clock       ; 0.000        ; 4.299      ; 4.552      ;
; -0.013 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst19|Q ; clock        ; clock       ; 0.000        ; 4.299      ; 4.552      ;
; -0.002 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.534      ;
; -0.002 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst27|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.534      ;
; -0.002 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.534      ;
; 0.006  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst8|Q  ; clock        ; clock       ; 0.000        ; 4.263      ; 4.535      ;
; 0.006  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst4|Q  ; clock        ; clock       ; 0.000        ; 4.263      ; 4.535      ;
; 0.006  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst9|Q  ; clock        ; clock       ; 0.000        ; 4.263      ; 4.535      ;
; 0.006  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst7|Q  ; clock        ; clock       ; 0.000        ; 4.263      ; 4.535      ;
; 0.008  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst51|Q ; clock        ; clock       ; 0.000        ; 4.303      ; 4.577      ;
; 0.008  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst49|Q ; clock        ; clock       ; 0.000        ; 4.303      ; 4.577      ;
; 0.008  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst52|Q ; clock        ; clock       ; 0.000        ; 4.303      ; 4.577      ;
; 0.008  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst3|Q  ; clock        ; clock       ; 0.000        ; 4.303      ; 4.577      ;
; 0.008  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst10|Q ; clock        ; clock       ; 0.000        ; 4.303      ; 4.577      ;
; 0.008  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst50|Q ; clock        ; clock       ; 0.000        ; 4.303      ; 4.577      ;
; 0.018  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst5|Q  ; clock        ; clock       ; 0.000        ; 4.304      ; 4.588      ;
; 0.018  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst2|Q  ; clock        ; clock       ; 0.000        ; 4.304      ; 4.588      ;
; 0.018  ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst31|Q ; clock        ; clock       ; 0.000        ; 4.304      ; 4.588      ;
; 0.046  ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.582      ;
; 0.046  ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst27|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.582      ;
; 0.046  ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 0.000        ; 4.270      ; 4.582      ;
; 0.108  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst22|Q ; clock        ; clock       ; 0.000        ; 4.300      ; 4.674      ;
; 0.108  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst21|Q ; clock        ; clock       ; 0.000        ; 4.300      ; 4.674      ;
; 0.108  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst20|Q ; clock        ; clock       ; 0.000        ; 4.300      ; 4.674      ;
; 0.115  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 4.299      ; 4.680      ;
; 0.115  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 4.299      ; 4.680      ;
; 0.115  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst17|Q ; clock        ; clock       ; 0.000        ; 4.299      ; 4.680      ;
; 0.115  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst18|Q ; clock        ; clock       ; 0.000        ; 4.299      ; 4.680      ;
; 0.115  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst19|Q ; clock        ; clock       ; 0.000        ; 4.299      ; 4.680      ;
; 0.134  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst8|Q  ; clock        ; clock       ; 0.000        ; 4.263      ; 4.663      ;
; 0.134  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst4|Q  ; clock        ; clock       ; 0.000        ; 4.263      ; 4.663      ;
; 0.134  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst9|Q  ; clock        ; clock       ; 0.000        ; 4.263      ; 4.663      ;
; 0.134  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst7|Q  ; clock        ; clock       ; 0.000        ; 4.263      ; 4.663      ;
; 0.136  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst51|Q ; clock        ; clock       ; 0.000        ; 4.303      ; 4.705      ;
; 0.136  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst49|Q ; clock        ; clock       ; 0.000        ; 4.303      ; 4.705      ;
; 0.136  ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst52|Q ; clock        ; clock       ; 0.000        ; 4.303      ; 4.705      ;
+--------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock2'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 12.441 ; 12.441 ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 12.441 ; 12.441 ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 11.911 ; 11.911 ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 11.822 ; 11.822 ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 12.432 ; 12.432 ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 14.125 ; 14.125 ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 12.811 ; 12.811 ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 13.814 ; 13.814 ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 11.987 ; 11.987 ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 11.634 ; 11.634 ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 11.645 ; 11.645 ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 11.364 ; 11.364 ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 11.877 ; 11.877 ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 12.115 ; 12.115 ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 12.015 ; 12.015 ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 11.671 ; 11.671 ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 12.356 ; 12.356 ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 12.422 ; 12.422 ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 12.027 ; 12.027 ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 12.220 ; 12.220 ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 12.010 ; 12.010 ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 11.832 ; 11.832 ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 12.341 ; 12.341 ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 11.559 ; 11.559 ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 12.533 ; 12.533 ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 13.270 ; 13.270 ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 12.594 ; 12.594 ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 12.994 ; 12.994 ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 12.150 ; 12.150 ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 12.818 ; 12.818 ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 14.125 ; 14.125 ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 11.948 ; 11.948 ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 14.068 ; 14.068 ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 12.093 ; 12.093 ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 12.608 ; 12.608 ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 11.974 ; 11.974 ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 12.612 ; 12.612 ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 12.562 ; 12.562 ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 27.308 ; 27.308 ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 20.969 ; 20.969 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 22.712 ; 22.712 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 27.308 ; 27.308 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 21.896 ; 21.896 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 23.854 ; 23.854 ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 23.122 ; 23.122 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 22.995 ; 22.995 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 21.803 ; 21.803 ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 22.399 ; 22.399 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 22.897 ; 22.897 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 22.965 ; 22.965 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 23.184 ; 23.184 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 23.549 ; 23.549 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 22.366 ; 22.366 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 23.477 ; 23.477 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 25.894 ; 25.894 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 24.390 ; 24.390 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 22.081 ; 22.081 ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 23.463 ; 23.463 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 22.777 ; 22.777 ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 22.433 ; 22.433 ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 23.779 ; 23.779 ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 22.725 ; 22.725 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 23.689 ; 23.689 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 23.324 ; 23.324 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 26.724 ; 26.724 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 23.832 ; 23.832 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 24.130 ; 24.130 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 25.652 ; 25.652 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 25.877 ; 25.877 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 26.164 ; 26.164 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 25.684 ; 25.684 ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 15.564 ; 15.564 ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 15.564 ; 15.564 ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 13.882 ; 13.882 ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 17.830 ; 17.830 ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 16.171 ; 16.171 ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 16.520 ; 16.520 ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 16.024 ; 16.024 ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 15.977 ; 15.977 ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 18.925 ; 18.925 ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 18.925 ; 18.925 ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 13.431 ; 13.431 ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 15.415 ; 15.415 ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 14.010 ; 14.010 ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 15.415 ; 15.415 ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 17.215 ; 17.215 ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 16.452 ; 16.452 ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 16.222 ; 16.222 ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 17.215 ; 17.215 ; Rise       ; clock           ;
; DJAL                 ; clock      ; 15.567 ; 15.567 ; Rise       ; clock           ;
; DJump                ; clock      ; 16.358 ; 16.358 ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 24.807 ; 24.807 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 20.222 ; 20.222 ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 20.266 ; 20.266 ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 23.648 ; 23.648 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 21.124 ; 21.124 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 24.807 ; 24.807 ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 21.519 ; 21.519 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 23.049 ; 23.049 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 20.973 ; 20.973 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 21.605 ; 21.605 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 21.650 ; 21.650 ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 20.903 ; 20.903 ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 20.879 ; 20.879 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 20.854 ; 20.854 ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 21.468 ; 21.468 ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 21.588 ; 21.588 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 22.683 ; 22.683 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 21.485 ; 21.485 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 21.752 ; 21.752 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 21.289 ; 21.289 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 22.647 ; 22.647 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 24.781 ; 24.781 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 24.104 ; 24.104 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 23.429 ; 23.429 ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 22.013 ; 22.013 ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 21.731 ; 21.731 ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 23.906 ; 23.906 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 21.267 ; 21.267 ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 21.831 ; 21.831 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 24.070 ; 24.070 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 23.712 ; 23.712 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 22.098 ; 22.098 ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 21.389 ; 21.389 ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 22.529 ; 22.529 ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 19.590 ; 19.590 ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 18.915 ; 18.915 ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 20.674 ; 20.674 ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 19.099 ; 19.099 ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 19.765 ; 19.765 ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 18.439 ; 18.439 ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 20.593 ; 20.593 ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 19.584 ; 19.584 ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 20.121 ; 20.121 ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 19.168 ; 19.168 ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 19.849 ; 19.849 ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 18.439 ; 18.439 ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 22.178 ; 22.178 ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 19.464 ; 19.464 ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 18.858 ; 18.858 ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 19.656 ; 19.656 ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 20.215 ; 20.215 ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 19.673 ; 19.673 ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 20.011 ; 20.011 ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 20.436 ; 20.436 ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 19.229 ; 19.229 ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 20.578 ; 20.578 ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 20.224 ; 20.224 ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 19.553 ; 19.553 ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 19.888 ; 19.888 ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 20.214 ; 20.214 ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 19.364 ; 19.364 ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 20.482 ; 20.482 ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 22.529 ; 22.529 ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 20.429 ; 20.429 ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 19.841 ; 19.841 ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 19.599 ; 19.599 ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 22.642 ; 22.642 ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 19.960 ; 19.960 ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 20.996 ; 20.996 ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 22.291 ; 22.291 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 20.072 ; 20.072 ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 22.368 ; 22.368 ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 21.917 ; 21.917 ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 21.400 ; 21.400 ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 21.679 ; 21.679 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 22.429 ; 22.429 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 19.842 ; 19.842 ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 21.708 ; 21.708 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 21.487 ; 21.487 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 22.335 ; 22.335 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 20.664 ; 20.664 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 20.238 ; 20.238 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 21.916 ; 21.916 ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 21.441 ; 21.441 ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 19.178 ; 19.178 ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 20.806 ; 20.806 ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 22.350 ; 22.350 ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 20.441 ; 20.441 ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 20.087 ; 20.087 ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 21.650 ; 21.650 ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 20.488 ; 20.488 ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 21.651 ; 21.651 ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 22.642 ; 22.642 ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 21.226 ; 21.226 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 20.525 ; 20.525 ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 20.899 ; 20.899 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 20.639 ; 20.639 ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 21.604 ; 21.604 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 18.733 ; 18.733 ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 10.863 ; 10.863 ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 9.011  ; 9.011  ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 8.654  ; 8.654  ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 8.102  ; 8.102  ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 8.470  ; 8.470  ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 9.473  ; 9.473  ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 8.916  ; 8.916  ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 10.423 ; 10.423 ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 8.440  ; 8.440  ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 8.703  ; 8.703  ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 9.597  ; 9.597  ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 9.160  ; 9.160  ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 7.797  ; 7.797  ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 9.078  ; 9.078  ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 10.039 ; 10.039 ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 8.450  ; 8.450  ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 9.092  ; 9.092  ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 10.846 ; 10.846 ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 8.566  ; 8.566  ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 9.648  ; 9.648  ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 8.307  ; 8.307  ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 10.435 ; 10.435 ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 8.720  ; 8.720  ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 8.476  ; 8.476  ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 8.683  ; 8.683  ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 8.666  ; 8.666  ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 8.076  ; 8.076  ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 10.863 ; 10.863 ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 7.914  ; 7.914  ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 7.686  ; 7.686  ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 9.306  ; 9.306  ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 8.291  ; 8.291  ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 7.690  ; 7.690  ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 8.755  ; 8.755  ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 9.306  ; 9.306  ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 9.271  ; 9.271  ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 8.249  ; 8.249  ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 11.293 ; 11.293 ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 9.266  ; 9.266  ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 10.352 ; 10.352 ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 9.713  ; 9.713  ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 9.540  ; 9.540  ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 9.123  ; 9.123  ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 9.441  ; 9.441  ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 8.448  ; 8.448  ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 10.006 ; 10.006 ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 7.821  ; 7.821  ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 8.234  ; 8.234  ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 10.137 ; 10.137 ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 8.660  ; 8.660  ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 9.138  ; 9.138  ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 9.635  ; 9.635  ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 10.948 ; 10.948 ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 9.495  ; 9.495  ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 10.767 ; 10.767 ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 8.127  ; 8.127  ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 10.021 ; 10.021 ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 11.293 ; 11.293 ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 9.439  ; 9.439  ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 9.002  ; 9.002  ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 8.893  ; 8.893  ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 9.923  ; 9.923  ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 10.169 ; 10.169 ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 10.561 ; 10.561 ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 16.650 ; 16.650 ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 15.332 ; 15.332 ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 16.260 ; 16.260 ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 13.520 ; 13.520 ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 14.816 ; 14.816 ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 14.227 ; 14.227 ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 15.104 ; 15.104 ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 15.086 ; 15.086 ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 14.969 ; 14.969 ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 14.812 ; 14.812 ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 14.353 ; 14.353 ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 14.585 ; 14.585 ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 13.631 ; 13.631 ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 16.650 ; 16.650 ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 16.462 ; 16.462 ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 15.458 ; 15.458 ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 14.492 ; 14.492 ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 14.986 ; 14.986 ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 15.057 ; 15.057 ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 14.604 ; 14.604 ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 13.788 ; 13.788 ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 14.437 ; 14.437 ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 13.707 ; 13.707 ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 14.395 ; 14.395 ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 15.930 ; 15.930 ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 14.150 ; 14.150 ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 14.744 ; 14.744 ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 15.973 ; 15.973 ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 14.134 ; 14.134 ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 15.704 ; 15.704 ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 13.724 ; 13.724 ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 16.126 ; 16.126 ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 14.874 ; 14.874 ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 16.825 ; 16.825 ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 15.272 ; 15.272 ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 16.347 ; 16.347 ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 14.912 ; 14.912 ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 16.141 ; 16.141 ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 15.870 ; 15.870 ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 16.374 ; 16.374 ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 14.957 ; 14.957 ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 16.502 ; 16.502 ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 15.097 ; 15.097 ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 14.674 ; 14.674 ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 14.702 ; 14.702 ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 16.825 ; 16.825 ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 16.325 ; 16.325 ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 14.518 ; 14.518 ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 14.299 ; 14.299 ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 15.469 ; 15.469 ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 14.830 ; 14.830 ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 15.385 ; 15.385 ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 15.622 ; 15.622 ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 14.853 ; 14.853 ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 14.786 ; 14.786 ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 15.403 ; 15.403 ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 15.218 ; 15.218 ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 16.696 ; 16.696 ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 15.360 ; 15.360 ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 15.459 ; 15.459 ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 14.264 ; 14.264 ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 14.946 ; 14.946 ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 15.354 ; 15.354 ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 15.170 ; 15.170 ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 16.652 ; 16.652 ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 15.811 ; 15.811 ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 10.769 ; 10.769 ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 10.769 ; 10.769 ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 9.167  ; 9.167  ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
; Flush                ; clock      ; 14.846 ; 14.846 ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 13.139 ; 13.139 ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 12.387 ; 12.387 ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 13.139 ; 13.139 ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 13.723 ; 13.723 ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 11.315 ; 11.315 ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 13.723 ; 13.723 ; Rise       ; clock           ;
; Jump                 ; clock      ; 16.358 ; 16.358 ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 8.917  ; 8.917  ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 9.818  ; 9.818  ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 13.361 ; 13.361 ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 11.504 ; 11.504 ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 12.306 ; 12.306 ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 11.459 ; 11.459 ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 12.882 ; 12.882 ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 11.827 ; 11.827 ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 11.106 ; 11.106 ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 12.702 ; 12.702 ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 12.940 ; 12.940 ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 11.815 ; 11.815 ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 11.175 ; 11.175 ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 11.528 ; 11.528 ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 13.361 ; 13.361 ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 11.111 ; 11.111 ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 11.772 ; 11.772 ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 11.538 ; 11.538 ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 12.068 ; 12.068 ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 11.501 ; 11.501 ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 11.421 ; 11.421 ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 11.477 ; 11.477 ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 10.899 ; 10.899 ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 10.626 ; 10.626 ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 12.444 ; 12.444 ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 12.867 ; 12.867 ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 11.342 ; 11.342 ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 11.716 ; 11.716 ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 12.996 ; 12.996 ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 12.484 ; 12.484 ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 11.217 ; 11.217 ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 10.571 ; 10.571 ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 10.851 ; 10.851 ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 12.169 ; 12.169 ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 11.690 ; 11.690 ; Rise       ; clock           ;
; MEMZero              ; clock      ; 10.228 ; 10.228 ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 10.704 ; 10.704 ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 9.118  ; 9.118  ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 9.053  ; 9.053  ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 8.520  ; 8.520  ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 9.573  ; 9.573  ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 8.482  ; 8.482  ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 8.376  ; 8.376  ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 9.230  ; 9.230  ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 8.242  ; 8.242  ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 9.423  ; 9.423  ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 8.775  ; 8.775  ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 8.290  ; 8.290  ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 7.831  ; 7.831  ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 8.232  ; 8.232  ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 8.308  ; 8.308  ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 9.000  ; 9.000  ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 8.900  ; 8.900  ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 7.889  ; 7.889  ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 8.725  ; 8.725  ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 7.634  ; 7.634  ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 9.377  ; 9.377  ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 8.860  ; 8.860  ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 9.635  ; 9.635  ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 8.449  ; 8.449  ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 8.136  ; 8.136  ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 10.704 ; 10.704 ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 8.131  ; 8.131  ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 7.428  ; 7.428  ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 8.900  ; 8.900  ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 9.751  ; 9.751  ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 8.880  ; 8.880  ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 9.355  ; 9.355  ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 8.612  ; 8.612  ; Rise       ; clock           ;
; OrigPC               ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
; Stall                ; clock      ; 19.051 ; 19.051 ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 12.181 ; 12.181 ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 10.585 ; 10.585 ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 10.214 ; 10.214 ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 11.205 ; 11.205 ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 10.064 ; 10.064 ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 10.185 ; 10.185 ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 10.390 ; 10.390 ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 8.973  ; 8.973  ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 10.639 ; 10.639 ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 10.395 ; 10.395 ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 10.252 ; 10.252 ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 10.280 ; 10.280 ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 10.300 ; 10.300 ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 9.599  ; 9.599  ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 11.136 ; 11.136 ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 12.181 ; 12.181 ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 11.925 ; 11.925 ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 11.543 ; 11.543 ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 10.340 ; 10.340 ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 10.252 ; 10.252 ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 11.073 ; 11.073 ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 10.501 ; 10.501 ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 10.543 ; 10.543 ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 10.338 ; 10.338 ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 11.500 ; 11.500 ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 11.335 ; 11.335 ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 11.196 ; 11.196 ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 11.086 ; 11.086 ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 10.907 ; 10.907 ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 9.795  ; 9.795  ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 10.754 ; 10.754 ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 9.099  ; 9.099  ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 9.397  ; 9.397  ; Rise       ; clock           ;
; Zero                 ; clock      ; 54.207 ; 54.207 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 54.457 ; 54.457 ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 52.664 ; 52.664 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 41.727 ; 41.727 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 41.270 ; 41.270 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 37.909 ; 37.909 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 38.245 ; 38.245 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 34.710 ; 34.710 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 24.628 ; 24.628 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 29.508 ; 29.508 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 29.452 ; 29.452 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 31.389 ; 31.389 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 29.288 ; 29.288 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 29.549 ; 29.549 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 30.665 ; 30.665 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 30.962 ; 30.962 ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 31.470 ; 31.470 ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 33.883 ; 33.883 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 38.327 ; 38.327 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 38.048 ; 38.048 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 38.267 ; 38.267 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 42.042 ; 42.042 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 43.342 ; 43.342 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 44.178 ; 44.178 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 43.998 ; 43.998 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 44.924 ; 44.924 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 46.395 ; 46.395 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 48.452 ; 48.452 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 47.821 ; 47.821 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 50.195 ; 50.195 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 49.850 ; 49.850 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 52.538 ; 52.538 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 52.649 ; 52.649 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 54.457 ; 54.457 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 12.279 ; 12.279 ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 10.208 ; 10.208 ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 11.590 ; 11.590 ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 11.075 ; 11.075 ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 12.166 ; 12.166 ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 11.423 ; 11.423 ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 12.093 ; 12.093 ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 11.390 ; 11.390 ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 11.283 ; 11.283 ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 10.896 ; 10.896 ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 10.554 ; 10.554 ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 11.863 ; 11.863 ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 11.425 ; 11.425 ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 11.573 ; 11.573 ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 10.243 ; 10.243 ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 10.805 ; 10.805 ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 10.915 ; 10.915 ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 10.650 ; 10.650 ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 11.256 ; 11.256 ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 11.406 ; 11.406 ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 11.523 ; 11.523 ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 12.279 ; 12.279 ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 10.772 ; 10.772 ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 11.525 ; 11.525 ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 11.589 ; 11.589 ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 11.458 ; 11.458 ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 11.388 ; 11.388 ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 11.911 ; 11.911 ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 11.144 ; 11.144 ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 11.087 ; 11.087 ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 11.456 ; 11.456 ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 11.094 ; 11.094 ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 10.839 ; 10.839 ; Rise       ; clock2          ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 8.434  ; 8.434  ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 9.688  ; 9.688  ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 9.544  ; 9.544  ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 8.434  ; 8.434  ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 9.850  ; 9.850  ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 11.364 ; 11.364 ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 12.811 ; 12.811 ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 13.814 ; 13.814 ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 11.987 ; 11.987 ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 11.634 ; 11.634 ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 11.645 ; 11.645 ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 11.364 ; 11.364 ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 11.877 ; 11.877 ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 12.115 ; 12.115 ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 12.015 ; 12.015 ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 11.671 ; 11.671 ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 12.356 ; 12.356 ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 12.422 ; 12.422 ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 12.027 ; 12.027 ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 12.220 ; 12.220 ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 12.010 ; 12.010 ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 11.832 ; 11.832 ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 12.341 ; 12.341 ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 11.559 ; 11.559 ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 12.533 ; 12.533 ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 13.270 ; 13.270 ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 12.594 ; 12.594 ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 12.994 ; 12.994 ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 12.150 ; 12.150 ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 12.818 ; 12.818 ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 14.125 ; 14.125 ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 11.948 ; 11.948 ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 14.068 ; 14.068 ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 12.093 ; 12.093 ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 12.608 ; 12.608 ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 11.974 ; 11.974 ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 12.612 ; 12.612 ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 12.562 ; 12.562 ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 9.270  ; 9.270  ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 10.354 ; 10.354 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 11.290 ; 11.290 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 12.491 ; 12.491 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 11.340 ; 11.340 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 9.563  ; 9.563  ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 11.007 ; 11.007 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 10.386 ; 10.386 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 9.785  ; 9.785  ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 10.183 ; 10.183 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 10.303 ; 10.303 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 10.561 ; 10.561 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 11.141 ; 11.141 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 11.730 ; 11.730 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 10.041 ; 10.041 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 11.099 ; 11.099 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 11.237 ; 11.237 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 10.407 ; 10.407 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 9.915  ; 9.915  ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 11.057 ; 11.057 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 9.404  ; 9.404  ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 9.270  ; 9.270  ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 9.490  ; 9.490  ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 10.005 ; 10.005 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 11.199 ; 11.199 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 10.839 ; 10.839 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 10.666 ; 10.666 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 11.267 ; 11.267 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 10.986 ; 10.986 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 10.538 ; 10.538 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 10.757 ; 10.757 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 10.480 ; 10.480 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 13.297 ; 13.297 ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 14.562 ; 14.562 ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 13.297 ; 13.297 ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 16.841 ; 16.841 ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 14.083 ; 14.083 ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 13.260 ; 13.260 ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 15.050 ; 15.050 ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 14.058 ; 14.058 ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 12.451 ; 12.451 ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 15.463 ; 15.463 ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 12.451 ; 12.451 ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 13.030 ; 13.030 ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 13.030 ; 13.030 ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 13.700 ; 13.700 ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 15.028 ; 15.028 ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 15.028 ; 15.028 ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 15.382 ; 15.382 ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 16.732 ; 16.732 ; Rise       ; clock           ;
; DJAL                 ; clock      ; 13.439 ; 13.439 ; Rise       ; clock           ;
; DJump                ; clock      ; 15.113 ; 15.113 ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 10.856 ; 10.856 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 11.766 ; 11.766 ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 11.404 ; 11.404 ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 12.752 ; 12.752 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 12.517 ; 12.517 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 14.511 ; 14.511 ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 12.374 ; 12.374 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 13.398 ; 13.398 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 11.141 ; 11.141 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 12.048 ; 12.048 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 12.096 ; 12.096 ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 11.637 ; 11.637 ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 12.529 ; 12.529 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 11.624 ; 11.624 ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 12.461 ; 12.461 ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 11.487 ; 11.487 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 13.571 ; 13.571 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 10.856 ; 10.856 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 11.837 ; 11.837 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 11.156 ; 11.156 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 11.844 ; 11.844 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 14.349 ; 14.349 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 14.326 ; 14.326 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 13.517 ; 13.517 ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 12.876 ; 12.876 ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 12.893 ; 12.893 ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 12.865 ; 12.865 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 11.866 ; 11.866 ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 11.905 ; 11.905 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 13.190 ; 13.190 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 14.327 ; 14.327 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 13.626 ; 13.626 ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 12.456 ; 12.456 ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 8.757  ; 8.757  ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 11.134 ; 11.134 ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 10.053 ; 10.053 ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 9.778  ; 9.778  ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 10.492 ; 10.492 ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 9.642  ; 9.642  ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 9.294  ; 9.294  ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 10.942 ; 10.942 ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 9.752  ; 9.752  ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 10.564 ; 10.564 ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 9.614  ; 9.614  ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 10.583 ; 10.583 ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 10.089 ; 10.089 ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 12.948 ; 12.948 ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 10.457 ; 10.457 ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 8.757  ; 8.757  ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 10.544 ; 10.544 ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 9.758  ; 9.758  ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 9.878  ; 9.878  ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 9.633  ; 9.633  ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 8.797  ; 8.797  ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 11.227 ; 11.227 ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 10.312 ; 10.312 ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 10.416 ; 10.416 ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 11.159 ; 11.159 ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 10.648 ; 10.648 ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 9.963  ; 9.963  ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 10.556 ; 10.556 ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 11.649 ; 11.649 ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 11.044 ; 11.044 ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 11.369 ; 11.369 ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 10.666 ; 10.666 ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 8.809  ; 8.809  ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 8.809  ; 8.809  ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 9.816  ; 9.816  ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 11.189 ; 11.189 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 9.533  ; 9.533  ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 11.158 ; 11.158 ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 11.285 ; 11.285 ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 10.442 ; 10.442 ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 10.097 ; 10.097 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 10.362 ; 10.362 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 10.269 ; 10.269 ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 11.825 ; 11.825 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 10.943 ; 10.943 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 11.825 ; 11.825 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 10.807 ; 10.807 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 10.202 ; 10.202 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 10.882 ; 10.882 ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 9.617  ; 9.617  ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 9.711  ; 9.711  ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 11.376 ; 11.376 ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 9.032  ; 9.032  ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 9.659  ; 9.659  ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 10.184 ; 10.184 ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 9.490  ; 9.490  ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 9.755  ; 9.755  ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 9.920  ; 9.920  ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 10.771 ; 10.771 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 9.248  ; 9.248  ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 10.356 ; 10.356 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 9.172  ; 9.172  ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 10.991 ; 10.991 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 8.878  ; 8.878  ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 7.686  ; 7.686  ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 9.011  ; 9.011  ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 8.654  ; 8.654  ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 8.102  ; 8.102  ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 8.470  ; 8.470  ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 9.473  ; 9.473  ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 8.916  ; 8.916  ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 10.423 ; 10.423 ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 8.440  ; 8.440  ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 8.703  ; 8.703  ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 9.597  ; 9.597  ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 9.160  ; 9.160  ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 7.797  ; 7.797  ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 9.078  ; 9.078  ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 10.039 ; 10.039 ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 8.450  ; 8.450  ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 9.092  ; 9.092  ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 10.846 ; 10.846 ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 8.566  ; 8.566  ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 9.648  ; 9.648  ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 8.307  ; 8.307  ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 10.435 ; 10.435 ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 8.720  ; 8.720  ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 8.476  ; 8.476  ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 8.683  ; 8.683  ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 8.666  ; 8.666  ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 8.076  ; 8.076  ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 10.863 ; 10.863 ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 7.914  ; 7.914  ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 7.686  ; 7.686  ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 7.690  ; 7.690  ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 8.291  ; 8.291  ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 7.690  ; 7.690  ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 8.755  ; 8.755  ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 9.306  ; 9.306  ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 9.271  ; 9.271  ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 8.249  ; 8.249  ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 7.821  ; 7.821  ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 9.266  ; 9.266  ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 10.352 ; 10.352 ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 9.713  ; 9.713  ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 9.540  ; 9.540  ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 9.123  ; 9.123  ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 9.441  ; 9.441  ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 8.448  ; 8.448  ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 10.006 ; 10.006 ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 7.821  ; 7.821  ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 8.234  ; 8.234  ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 10.137 ; 10.137 ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 8.660  ; 8.660  ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 9.138  ; 9.138  ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 9.635  ; 9.635  ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 10.948 ; 10.948 ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 9.495  ; 9.495  ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 10.767 ; 10.767 ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 8.127  ; 8.127  ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 10.021 ; 10.021 ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 11.293 ; 11.293 ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 9.439  ; 9.439  ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 9.002  ; 9.002  ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 8.893  ; 8.893  ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 9.923  ; 9.923  ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 10.169 ; 10.169 ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 10.561 ; 10.561 ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 7.929  ; 7.929  ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 11.529 ; 11.529 ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 10.254 ; 10.254 ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 9.785  ; 9.785  ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 10.166 ; 10.166 ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 9.246  ; 9.246  ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 8.852  ; 8.852  ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 11.098 ; 11.098 ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 10.370 ; 10.370 ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 10.922 ; 10.922 ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 10.110 ; 10.110 ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 9.849  ; 9.849  ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 7.929  ; 7.929  ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 10.594 ; 10.594 ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 10.171 ; 10.171 ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 10.745 ; 10.745 ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 10.888 ; 10.888 ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 10.336 ; 10.336 ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 9.696  ; 9.696  ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 8.435  ; 8.435  ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 9.351  ; 9.351  ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 9.022  ; 9.022  ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 9.586  ; 9.586  ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 11.099 ; 11.099 ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 9.062  ; 9.062  ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 9.523  ; 9.523  ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 12.107 ; 12.107 ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 9.517  ; 9.517  ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 9.947  ; 9.947  ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 9.465  ; 9.465  ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 10.860 ; 10.860 ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 10.738 ; 10.738 ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 9.163  ; 9.163  ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 10.273 ; 10.273 ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 12.063 ; 12.063 ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 10.605 ; 10.605 ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 11.004 ; 11.004 ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 9.461  ; 9.461  ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 10.526 ; 10.526 ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 10.269 ; 10.269 ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 11.555 ; 11.555 ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 10.282 ; 10.282 ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 10.538 ; 10.538 ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 10.141 ; 10.141 ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 12.000 ; 12.000 ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 11.009 ; 11.009 ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 10.486 ; 10.486 ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 10.091 ; 10.091 ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 10.310 ; 10.310 ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 10.299 ; 10.299 ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 10.965 ; 10.965 ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 10.756 ; 10.756 ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 9.999  ; 9.999  ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 9.908  ; 9.908  ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 11.566 ; 11.566 ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 10.090 ; 10.090 ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 11.224 ; 11.224 ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 10.225 ; 10.225 ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 9.850  ; 9.850  ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 9.174  ; 9.174  ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 9.673  ; 9.673  ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 9.163  ; 9.163  ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 9.957  ; 9.957  ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 11.850 ; 11.850 ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 11.951 ; 11.951 ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 10.769 ; 10.769 ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 9.167  ; 9.167  ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
; Flush                ; clock      ; 10.896 ; 10.896 ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 9.840  ; 9.840  ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 9.840  ; 9.840  ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 11.203 ; 11.203 ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 8.647  ; 8.647  ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 8.647  ; 8.647  ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 10.950 ; 10.950 ; Rise       ; clock           ;
; Jump                 ; clock      ; 15.113 ; 15.113 ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 8.917  ; 8.917  ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 8.917  ; 8.917  ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 9.818  ; 9.818  ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 10.571 ; 10.571 ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 11.504 ; 11.504 ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 12.306 ; 12.306 ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 11.459 ; 11.459 ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 12.882 ; 12.882 ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 11.827 ; 11.827 ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 11.106 ; 11.106 ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 12.702 ; 12.702 ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 12.940 ; 12.940 ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 11.815 ; 11.815 ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 11.175 ; 11.175 ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 11.528 ; 11.528 ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 13.361 ; 13.361 ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 11.111 ; 11.111 ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 11.772 ; 11.772 ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 11.538 ; 11.538 ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 12.068 ; 12.068 ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 11.501 ; 11.501 ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 11.421 ; 11.421 ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 11.477 ; 11.477 ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 10.899 ; 10.899 ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 10.626 ; 10.626 ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 12.444 ; 12.444 ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 12.867 ; 12.867 ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 11.342 ; 11.342 ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 11.716 ; 11.716 ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 12.996 ; 12.996 ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 12.484 ; 12.484 ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 11.217 ; 11.217 ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 10.571 ; 10.571 ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 10.851 ; 10.851 ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 12.169 ; 12.169 ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 11.690 ; 11.690 ; Rise       ; clock           ;
; MEMZero              ; clock      ; 10.228 ; 10.228 ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 7.428  ; 7.428  ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 9.118  ; 9.118  ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 9.053  ; 9.053  ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 8.520  ; 8.520  ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 9.573  ; 9.573  ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 8.482  ; 8.482  ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 8.376  ; 8.376  ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 9.230  ; 9.230  ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 8.242  ; 8.242  ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 9.423  ; 9.423  ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 8.775  ; 8.775  ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 8.290  ; 8.290  ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 7.831  ; 7.831  ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 8.232  ; 8.232  ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 8.308  ; 8.308  ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 9.000  ; 9.000  ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 8.900  ; 8.900  ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 7.889  ; 7.889  ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 8.725  ; 8.725  ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 7.634  ; 7.634  ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 9.377  ; 9.377  ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 8.860  ; 8.860  ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 9.635  ; 9.635  ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 8.449  ; 8.449  ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 8.136  ; 8.136  ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 10.704 ; 10.704 ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 8.131  ; 8.131  ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 7.428  ; 7.428  ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 8.900  ; 8.900  ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 9.751  ; 9.751  ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 8.880  ; 8.880  ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 9.355  ; 9.355  ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 8.612  ; 8.612  ; Rise       ; clock           ;
; OrigPC               ; clock      ; 8.510  ; 8.510  ; Rise       ; clock           ;
; Stall                ; clock      ; 12.222 ; 12.222 ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 7.464  ; 7.464  ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 9.385  ; 9.385  ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 8.742  ; 8.742  ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 9.730  ; 9.730  ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 8.593  ; 8.593  ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 8.715  ; 8.715  ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 8.414  ; 8.414  ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 7.464  ; 7.464  ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 9.454  ; 9.454  ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 9.205  ; 9.205  ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 8.742  ; 8.742  ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 8.771  ; 8.771  ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 8.985  ; 8.985  ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 8.410  ; 8.410  ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 8.409  ; 8.409  ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 8.891  ; 8.891  ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 10.208 ; 10.208 ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 9.952  ; 9.952  ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 9.567  ; 9.567  ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 8.364  ; 8.364  ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 8.779  ; 8.779  ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 9.099  ; 9.099  ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 9.030  ; 9.030  ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 9.136  ; 9.136  ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 8.936  ; 8.936  ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 9.542  ; 9.542  ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 9.369  ; 9.369  ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 9.230  ; 9.230  ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 9.338  ; 9.338  ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 9.638  ; 9.638  ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 8.156  ; 8.156  ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 8.513  ; 8.513  ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 9.099  ; 9.099  ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 9.397  ; 9.397  ; Rise       ; clock           ;
; Zero                 ; clock      ; 12.448 ; 12.448 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 9.107  ; 9.107  ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 12.467 ; 12.467 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 12.694 ; 12.694 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 12.178 ; 12.178 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 11.353 ; 11.353 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 10.937 ; 10.937 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 12.372 ; 12.372 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 10.607 ; 10.607 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 12.100 ; 12.100 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 12.454 ; 12.454 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 12.801 ; 12.801 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 11.464 ; 11.464 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 10.439 ; 10.439 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 10.534 ; 10.534 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 9.972  ; 9.972  ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 9.107  ; 9.107  ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 11.262 ; 11.262 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 12.359 ; 12.359 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 11.418 ; 11.418 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 10.966 ; 10.966 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 10.881 ; 10.881 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 13.117 ; 13.117 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 12.445 ; 12.445 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 12.397 ; 12.397 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 13.258 ; 13.258 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 12.225 ; 12.225 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 13.342 ; 13.342 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 12.176 ; 12.176 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 10.878 ; 10.878 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 10.702 ; 10.702 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 13.096 ; 13.096 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 12.121 ; 12.121 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 12.085 ; 12.085 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 10.208 ; 10.208 ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 10.208 ; 10.208 ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 11.590 ; 11.590 ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 11.075 ; 11.075 ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 12.166 ; 12.166 ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 11.423 ; 11.423 ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 12.093 ; 12.093 ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 11.390 ; 11.390 ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 11.283 ; 11.283 ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 10.896 ; 10.896 ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 10.554 ; 10.554 ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 11.863 ; 11.863 ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 11.425 ; 11.425 ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 11.573 ; 11.573 ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 10.243 ; 10.243 ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 10.805 ; 10.805 ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 10.915 ; 10.915 ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 10.650 ; 10.650 ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 11.256 ; 11.256 ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 11.406 ; 11.406 ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 11.523 ; 11.523 ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 12.279 ; 12.279 ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 10.772 ; 10.772 ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 11.525 ; 11.525 ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 11.589 ; 11.589 ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 11.458 ; 11.458 ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 11.388 ; 11.388 ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 11.911 ; 11.911 ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 11.144 ; 11.144 ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 11.087 ; 11.087 ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 11.456 ; 11.456 ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 11.094 ; 11.094 ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 10.839 ; 10.839 ; Rise       ; clock2          ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+--------+---------+---------------+
; Clock  ; Slack   ; End Point TNS ;
+--------+---------+---------------+
; clock  ; -58.343 ; -7234.800     ;
; clock2 ; -1.828  ; -129.694      ;
+--------+---------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock  ; -1.414 ; -29.000       ;
; clock2 ; 2.281  ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.567 ; -680.836      ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.296 ; -6.116        ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clock  ; -2.000 ; -2462.244            ;
; clock2 ; -1.423 ; -229.060             ;
+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                         ;
+---------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                  ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -58.343 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.375     ;
; -58.321 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.353     ;
; -58.287 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.319     ;
; -58.285 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.034     ; 59.283     ;
; -58.276 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.308     ;
; -58.262 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.257     ;
; -58.249 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.281     ;
; -58.227 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.259     ;
; -58.215 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.247     ;
; -58.210 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.242     ;
; -58.206 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 59.230     ;
; -58.193 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.225     ;
; -58.193 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.225     ;
; -58.193 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.225     ;
; -58.191 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.034     ; 59.189     ;
; -58.182 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.214     ;
; -58.171 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.203     ;
; -58.168 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.163     ;
; -58.165 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.197     ;
; -58.159 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.191     ;
; -58.157 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.034     ; 59.155     ;
; -58.155 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.150     ;
; -58.148 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.180     ;
; -58.146 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 59.170     ;
; -58.146 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.178     ;
; -58.138 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.170     ;
; -58.137 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.169     ;
; -58.135 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.034     ; 59.133     ;
; -58.134 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.129     ;
; -58.126 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.158     ;
; -58.126 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.158     ;
; -58.124 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.156     ;
; -58.116 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.148     ;
; -58.112 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.107     ;
; -58.112 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 59.136     ;
; -58.104 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.136     ;
; -58.096 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.091     ;
; -58.090 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.122     ;
; -58.088 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.034     ; 59.086     ;
; -58.082 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.114     ;
; -58.081 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.034     ; 59.079     ;
; -58.079 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.111     ;
; -58.078 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 59.102     ;
; -58.075 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.107     ;
; -58.071 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.103     ;
; -58.070 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.102     ;
; -58.068 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.034     ; 59.066     ;
; -58.065 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.060     ;
; -58.061 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.056     ;
; -58.060 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.092     ;
; -58.059 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.091     ;
; -58.056 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 59.080     ;
; -58.053 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.085     ;
; -58.052 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 59.076     ;
; -58.045 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.040     ;
; -58.044 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.076     ;
; -58.037 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.069     ;
; -58.037 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.069     ;
; -58.030 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.025     ;
; -58.027 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.022     ;
; -58.019 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.051     ;
; -58.018 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 59.042     ;
; -58.017 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.034     ; 59.015     ;
; -58.015 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.047     ;
; -58.015 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.047     ;
; -58.013 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.045     ;
; -58.010 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.042     ;
; -58.009 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 59.033     ;
; -58.008 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.040     ;
; -58.005 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.037     ; 59.000     ;
; -58.002 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.037     ; 58.997     ;
; -57.996 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 59.020     ;
; -57.994 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.037     ; 58.989     ;
; -57.993 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.025     ;
; -57.989 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 59.013     ;
; -57.988 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.020     ;
; -57.987 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[21]  ; clock        ; clock       ; 1.000        ; -0.034     ; 58.985     ;
; -57.987 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.034     ; 58.985     ;
; -57.981 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.013     ;
; -57.979 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.034     ; 58.977     ;
; -57.972 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.999     ;
; -57.970 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.002     ;
; -57.968 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 59.000     ;
; -57.968 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.037     ; 58.963     ;
; -57.959 ; IDEX:inst9|registerBarrier149:inst|output[45]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 58.991     ;
; -57.958 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.037     ; 58.953     ;
; -57.956 ; IDEX:inst9|registerBarrier149:inst|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.037     ; 58.951     ;
; -57.953 ; IDEX:inst9|registerBarrier149:inst|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.034     ; 58.951     ;
; -57.949 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 58.973     ;
; -57.948 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 58.980     ;
; -57.946 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.037     ; 58.941     ;
; -57.942 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; 0.000      ; 58.974     ;
; -57.941 ; IDEX:inst9|registerBarrier149:inst|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; 0.000      ; 58.973     ;
; -57.938 ; IDEX:inst9|registerBarrier149:inst|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.008     ; 58.962     ;
; -57.938 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.037     ; 58.933     ;
; -57.937 ; IDEX:inst9|registerBarrier149:inst|output[45]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 58.969     ;
; -57.936 ; IDEX:inst9|registerBarrier149:inst|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -0.037     ; 58.931     ;
; -57.931 ; IDEX:inst9|registerBarrier149:inst|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.034     ; 58.929     ;
; -57.929 ; IDEX:inst9|registerBarrier149:inst|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.008     ; 58.953     ;
; -57.928 ; IDEX:inst9|registerBarrier149:inst|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[22] ; clock        ; clock       ; 1.000        ; -0.005     ; 58.955     ;
+---------+------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock2'                                                                                                                                                                                                   ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.828 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -1.928     ; 0.899      ;
; -1.715 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.800      ;
; -1.705 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -1.892     ; 0.812      ;
; -1.692 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -1.902     ; 0.789      ;
; -1.679 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -1.928     ; 0.750      ;
; -1.676 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -1.903     ; 0.772      ;
; -1.676 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -1.899     ; 0.776      ;
; -1.675 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -1.892     ; 0.782      ;
; -1.674 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -1.898     ; 0.775      ;
; -1.673 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -1.902     ; 0.770      ;
; -1.672 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -1.891     ; 0.780      ;
; -1.671 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -1.902     ; 0.768      ;
; -1.670 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -1.882     ; 0.787      ;
; -1.670 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -1.887     ; 0.782      ;
; -1.669 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -1.903     ; 0.765      ;
; -1.669 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.754      ;
; -1.669 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.754      ;
; -1.669 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.754      ;
; -1.669 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.754      ;
; -1.668 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.758      ;
; -1.668 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.753      ;
; -1.668 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -1.920     ; 0.747      ;
; -1.667 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -1.902     ; 0.764      ;
; -1.667 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.752      ;
; -1.666 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -1.876     ; 0.789      ;
; -1.666 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -1.920     ; 0.745      ;
; -1.665 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -1.892     ; 0.772      ;
; -1.665 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -1.920     ; 0.744      ;
; -1.663 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -1.892     ; 0.770      ;
; -1.663 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -1.908     ; 0.754      ;
; -1.661 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -1.913     ; 0.747      ;
; -1.661 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -1.903     ; 0.757      ;
; -1.661 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -1.908     ; 0.752      ;
; -1.660 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; -1.882     ; 0.777      ;
; -1.660 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -1.888     ; 0.771      ;
; -1.660 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -1.920     ; 0.739      ;
; -1.660 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; -1.897     ; 0.762      ;
; -1.659 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -1.898     ; 0.760      ;
; -1.657 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.747      ;
; -1.656 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -1.888     ; 0.767      ;
; -1.656 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -1.903     ; 0.752      ;
; -1.656 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; -1.897     ; 0.758      ;
; -1.655 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; -1.891     ; 0.763      ;
; -1.655 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.740      ;
; -1.654 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; -1.891     ; 0.762      ;
; -1.652 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; -1.891     ; 0.760      ;
; -1.651 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -1.882     ; 0.768      ;
; -1.651 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; -1.882     ; 0.768      ;
; -1.642 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -1.888     ; 0.753      ;
; -1.624 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -1.867     ; 0.756      ;
; -1.623 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; -1.877     ; 0.745      ;
; -1.601 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; -1.928     ; 0.672      ;
; -1.564 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -1.898     ; 0.665      ;
; -1.564 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.654      ;
; -1.560 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -1.888     ; 0.671      ;
; -1.559 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -1.920     ; 0.638      ;
; -1.557 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; -1.934     ; 0.622      ;
; -1.554 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; -1.934     ; 0.619      ;
; -1.554 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -1.898     ; 0.655      ;
; -1.554 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -1.909     ; 0.644      ;
; -1.554 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -1.897     ; 0.656      ;
; -1.553 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; -1.928     ; 0.624      ;
; -1.553 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -1.920     ; 0.632      ;
; -1.552 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -1.920     ; 0.631      ;
; -1.552 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; -1.920     ; 0.631      ;
; -1.550 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -1.908     ; 0.641      ;
; -1.549 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -1.888     ; 0.660      ;
; -1.547 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -1.908     ; 0.638      ;
; -1.547 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; -1.897     ; 0.649      ;
; -1.546 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.631      ;
; -1.545 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -1.903     ; 0.641      ;
; -1.544 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -1.892     ; 0.651      ;
; -1.544 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -1.902     ; 0.641      ;
; -1.543 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -1.882     ; 0.660      ;
; -1.542 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -1.891     ; 0.650      ;
; -1.541 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; -1.914     ; 0.626      ;
; -1.524 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; -1.899     ; 0.624      ;
; -1.430 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; -1.934     ; 0.495      ;
; -1.430 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; -1.934     ; 0.495      ;
; -1.420 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; -1.928     ; 0.491      ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                ;
+--------+--------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.414 ; EXMEM:inst23|registerBarrier107:inst|output[81]  ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.988      ; 0.726      ;
; -1.353 ; EXMEM:inst23|registerBarrier107:inst|output[82]  ; register32:inst|q[19] ; clock        ; clock       ; 0.000        ; 1.988      ; 0.787      ;
; -1.319 ; EXMEM:inst23|registerBarrier107:inst|output[85]  ; register32:inst|q[16] ; clock        ; clock       ; 0.000        ; 1.981      ; 0.814      ;
; -1.274 ; EXMEM:inst23|registerBarrier107:inst|output[90]  ; register32:inst|q[11] ; clock        ; clock       ; 0.000        ; 1.962      ; 0.840      ;
; -1.256 ; EXMEM:inst23|registerBarrier107:inst|output[70]  ; register32:inst|q[31] ; clock        ; clock       ; 0.000        ; 1.953      ; 0.849      ;
; -1.251 ; EXMEM:inst23|registerBarrier107:inst|output[79]  ; register32:inst|q[22] ; clock        ; clock       ; 0.000        ; 1.987      ; 0.888      ;
; -1.212 ; EXMEM:inst23|registerBarrier107:inst|output[80]  ; register32:inst|q[21] ; clock        ; clock       ; 0.000        ; 2.002      ; 0.942      ;
; -1.200 ; EXMEM:inst23|registerBarrier107:inst|output[71]  ; register32:inst|q[30] ; clock        ; clock       ; 0.000        ; 1.953      ; 0.905      ;
; -1.091 ; EXMEM:inst23|registerBarrier107:inst|output[78]  ; register32:inst|q[23] ; clock        ; clock       ; 0.000        ; 1.987      ; 1.048      ;
; -1.054 ; EXMEM:inst23|registerBarrier107:inst|output[73]  ; register32:inst|q[28] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.051      ;
; -1.053 ; EXMEM:inst23|registerBarrier107:inst|output[100] ; register32:inst|q[1]  ; clock        ; clock       ; 0.000        ; 1.935      ; 1.034      ;
; -1.050 ; EXMEM:inst23|registerBarrier107:inst|output[88]  ; register32:inst|q[13] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.078      ;
; -1.041 ; EXMEM:inst23|registerBarrier107:inst|output[97]  ; register32:inst|q[4]  ; clock        ; clock       ; 0.000        ; 1.944      ; 1.055      ;
; -1.037 ; EXMEM:inst23|registerBarrier107:inst|output[72]  ; register32:inst|q[29] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.068      ;
; -0.998 ; EXMEM:inst23|registerBarrier107:inst|output[77]  ; register32:inst|q[24] ; clock        ; clock       ; 0.000        ; 1.987      ; 1.141      ;
; -0.980 ; EXMEM:inst23|registerBarrier107:inst|output[101] ; register32:inst|q[0]  ; clock        ; clock       ; 0.000        ; 1.973      ; 1.145      ;
; -0.968 ; EXMEM:inst23|registerBarrier107:inst|output[96]  ; register32:inst|q[5]  ; clock        ; clock       ; 0.000        ; 1.944      ; 1.128      ;
; -0.906 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[29] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.199      ;
; -0.904 ; EXMEM:inst23|registerBarrier107:inst|output[76]  ; register32:inst|q[25] ; clock        ; clock       ; 0.000        ; 1.994      ; 1.242      ;
; -0.890 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[31] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.215      ;
; -0.862 ; EXMEM:inst23|registerBarrier107:inst|output[83]  ; register32:inst|q[18] ; clock        ; clock       ; 0.000        ; 1.979      ; 1.269      ;
; -0.860 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[29] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.245      ;
; -0.844 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[31] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.261      ;
; -0.828 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[15] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.277      ;
; -0.823 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[28] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.282      ;
; -0.822 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[30] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.283      ;
; -0.813 ; EXMEM:inst23|registerBarrier107:inst|output[91]  ; register32:inst|q[10] ; clock        ; clock       ; 0.000        ; 1.962      ; 1.301      ;
; -0.802 ; EXMEM:inst23|registerBarrier107:inst|output[84]  ; register32:inst|q[17] ; clock        ; clock       ; 0.000        ; 1.979      ; 1.329      ;
; -0.797 ; EXMEM:inst23|registerBarrier107:inst|output[92]  ; register32:inst|q[9]  ; clock        ; clock       ; 0.000        ; 1.949      ; 1.304      ;
; -0.785 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[29] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.320      ;
; -0.782 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[15] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.323      ;
; -0.777 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[28] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.328      ;
; -0.776 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[30] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.329      ;
; -0.769 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[29] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.336      ;
; -0.769 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[31] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.336      ;
; -0.764 ; EXMEM:inst23|registerBarrier107:inst|output[87]  ; register32:inst|q[14] ; clock        ; clock       ; 0.000        ; 1.967      ; 1.355      ;
; -0.753 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[31] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.352      ;
; -0.717 ; EXMEM:inst23|registerBarrier107:inst|output[94]  ; register32:inst|q[7]  ; clock        ; clock       ; 0.000        ; 1.929      ; 1.364      ;
; -0.712 ; EXMEM:inst23|registerBarrier107:inst|output[74]  ; register32:inst|q[27] ; clock        ; clock       ; 0.000        ; 1.980      ; 1.420      ;
; -0.707 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[15] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.398      ;
; -0.702 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[28] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.403      ;
; -0.701 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[30] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.404      ;
; -0.691 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[15] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.414      ;
; -0.686 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[28] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.419      ;
; -0.685 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[30] ; clock        ; clock       ; 0.000        ; 1.953      ; 1.420      ;
; -0.465 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[4]  ; clock        ; clock       ; 0.000        ; 1.912      ; 1.599      ;
; -0.421 ; EXMEM:inst23|registerBarrier107:inst|output[99]  ; register32:inst|q[2]  ; clock        ; clock       ; 0.000        ; 1.915      ; 1.646      ;
; -0.419 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[4]  ; clock        ; clock       ; 0.000        ; 1.912      ; 1.645      ;
; -0.413 ; EXMEM:inst23|registerBarrier107:inst|output[98]  ; register32:inst|q[3]  ; clock        ; clock       ; 0.000        ; 1.915      ; 1.654      ;
; -0.394 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[11] ; clock        ; clock       ; 0.000        ; 1.912      ; 1.670      ;
; -0.378 ; EXMEM:inst23|registerBarrier107:inst|output[95]  ; register32:inst|q[6]  ; clock        ; clock       ; 0.000        ; 1.950      ; 1.724      ;
; -0.365 ; EXMEM:inst23|registerBarrier107:inst|output[75]  ; register32:inst|q[26] ; clock        ; clock       ; 0.000        ; 1.980      ; 1.767      ;
; -0.356 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[10] ; clock        ; clock       ; 0.000        ; 1.912      ; 1.708      ;
; -0.348 ; EXMEM:inst23|registerBarrier107:inst|output[93]  ; register32:inst|q[8]  ; clock        ; clock       ; 0.000        ; 1.943      ; 1.747      ;
; -0.348 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[11] ; clock        ; clock       ; 0.000        ; 1.912      ; 1.716      ;
; -0.344 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[4]  ; clock        ; clock       ; 0.000        ; 1.912      ; 1.720      ;
; -0.328 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[4]  ; clock        ; clock       ; 0.000        ; 1.912      ; 1.736      ;
; -0.326 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[5]  ; clock        ; clock       ; 0.000        ; 1.912      ; 1.738      ;
; -0.325 ; EXMEM:inst23|registerBarrier107:inst|output[89]  ; register32:inst|q[12] ; clock        ; clock       ; 0.000        ; 1.976      ; 1.803      ;
; -0.310 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[10] ; clock        ; clock       ; 0.000        ; 1.912      ; 1.754      ;
; -0.295 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[22] ; clock        ; clock       ; 0.000        ; 1.919      ; 1.776      ;
; -0.280 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[5]  ; clock        ; clock       ; 0.000        ; 1.912      ; 1.784      ;
; -0.273 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[11] ; clock        ; clock       ; 0.000        ; 1.912      ; 1.791      ;
; -0.257 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[11] ; clock        ; clock       ; 0.000        ; 1.912      ; 1.807      ;
; -0.249 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[22] ; clock        ; clock       ; 0.000        ; 1.919      ; 1.822      ;
; -0.235 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[10] ; clock        ; clock       ; 0.000        ; 1.912      ; 1.829      ;
; -0.234 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.934      ; 1.852      ;
; -0.219 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[10] ; clock        ; clock       ; 0.000        ; 1.912      ; 1.845      ;
; -0.215 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[19] ; clock        ; clock       ; 0.000        ; 1.934      ; 1.871      ;
; -0.205 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[5]  ; clock        ; clock       ; 0.000        ; 1.912      ; 1.859      ;
; -0.202 ; registerBank:inst4|register32:inst14|q[20]       ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.972      ; 1.922      ;
; -0.200 ; registerBank:inst4|register32:inst16|q[19]       ; register32:inst|q[19] ; clock        ; clock       ; 0.000        ; 1.972      ; 1.924      ;
; -0.189 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[5]  ; clock        ; clock       ; 0.000        ; 1.912      ; 1.875      ;
; -0.188 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.934      ; 1.898      ;
; -0.187 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[13] ; clock        ; clock       ; 0.000        ; 1.925      ; 1.890      ;
; -0.187 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[7]  ; clock        ; clock       ; 0.000        ; 1.897      ; 1.862      ;
; -0.185 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[3]  ; clock        ; clock       ; 0.000        ; 1.918      ; 1.885      ;
; -0.183 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[1]  ; clock        ; clock       ; 0.000        ; 1.912      ; 1.881      ;
; -0.174 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[2]  ; clock        ; clock       ; 0.000        ; 1.918      ; 1.896      ;
; -0.174 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[22] ; clock        ; clock       ; 0.000        ; 1.919      ; 1.897      ;
; -0.169 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[19] ; clock        ; clock       ; 0.000        ; 1.934      ; 1.917      ;
; -0.158 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[22] ; clock        ; clock       ; 0.000        ; 1.919      ; 1.913      ;
; -0.141 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[13] ; clock        ; clock       ; 0.000        ; 1.925      ; 1.936      ;
; -0.141 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[7]  ; clock        ; clock       ; 0.000        ; 1.897      ; 1.908      ;
; -0.139 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[3]  ; clock        ; clock       ; 0.000        ; 1.918      ; 1.931      ;
; -0.137 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[1]  ; clock        ; clock       ; 0.000        ; 1.912      ; 1.927      ;
; -0.128 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; register32:inst|q[2]  ; clock        ; clock       ; 0.000        ; 1.918      ; 1.942      ;
; -0.113 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.934      ; 1.973      ;
; -0.097 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.934      ; 1.989      ;
; -0.094 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[19] ; clock        ; clock       ; 0.000        ; 1.934      ; 1.992      ;
; -0.093 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[9]  ; clock        ; clock       ; 0.000        ; 1.918      ; 1.977      ;
; -0.078 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; register32:inst|q[19] ; clock        ; clock       ; 0.000        ; 1.934      ; 2.008      ;
; -0.076 ; registerBank:inst4|register32:inst16|q[20]       ; register32:inst|q[20] ; clock        ; clock       ; 0.000        ; 1.972      ; 2.048      ;
; -0.074 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[23] ; clock        ; clock       ; 0.000        ; 1.919      ; 1.997      ;
; -0.066 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[13] ; clock        ; clock       ; 0.000        ; 1.925      ; 2.011      ;
; -0.066 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[7]  ; clock        ; clock       ; 0.000        ; 1.897      ; 1.983      ;
; -0.064 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[3]  ; clock        ; clock       ; 0.000        ; 1.918      ; 2.006      ;
; -0.063 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[25] ; clock        ; clock       ; 0.000        ; 1.926      ; 2.015      ;
; -0.062 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; register32:inst|q[1]  ; clock        ; clock       ; 0.000        ; 1.912      ; 2.002      ;
; -0.061 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; register32:inst|q[0]  ; clock        ; clock       ; 0.000        ; 1.918      ; 2.009      ;
+--------+--------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock2'                                                                                                                                                                                                   ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.281 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -1.928     ; 0.491      ;
; 2.291 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -1.934     ; 0.495      ;
; 2.291 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -1.934     ; 0.495      ;
; 2.385 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -1.899     ; 0.624      ;
; 2.402 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.626      ;
; 2.403 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -1.891     ; 0.650      ;
; 2.404 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -1.882     ; 0.660      ;
; 2.405 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -1.892     ; 0.651      ;
; 2.405 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -1.902     ; 0.641      ;
; 2.406 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; -1.903     ; 0.641      ;
; 2.407 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.631      ;
; 2.408 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -1.908     ; 0.638      ;
; 2.408 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -1.897     ; 0.649      ;
; 2.410 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -1.888     ; 0.660      ;
; 2.411 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -1.908     ; 0.641      ;
; 2.413 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -1.920     ; 0.631      ;
; 2.413 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -1.920     ; 0.631      ;
; 2.414 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -1.928     ; 0.624      ;
; 2.414 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; -1.920     ; 0.632      ;
; 2.415 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -1.934     ; 0.619      ;
; 2.415 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -1.898     ; 0.655      ;
; 2.415 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.644      ;
; 2.415 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -1.897     ; 0.656      ;
; 2.418 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -1.934     ; 0.622      ;
; 2.420 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; -1.920     ; 0.638      ;
; 2.421 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -1.888     ; 0.671      ;
; 2.425 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -1.898     ; 0.665      ;
; 2.425 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.654      ;
; 2.462 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -1.928     ; 0.672      ;
; 2.484 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -1.877     ; 0.745      ;
; 2.485 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -1.867     ; 0.756      ;
; 2.503 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -1.888     ; 0.753      ;
; 2.512 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -1.882     ; 0.768      ;
; 2.512 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -1.882     ; 0.768      ;
; 2.513 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -1.891     ; 0.760      ;
; 2.515 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -1.891     ; 0.762      ;
; 2.516 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -1.891     ; 0.763      ;
; 2.516 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.740      ;
; 2.517 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -1.888     ; 0.767      ;
; 2.517 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -1.903     ; 0.752      ;
; 2.517 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -1.897     ; 0.758      ;
; 2.518 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.747      ;
; 2.520 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -1.898     ; 0.760      ;
; 2.521 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -1.882     ; 0.777      ;
; 2.521 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -1.888     ; 0.771      ;
; 2.521 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -1.920     ; 0.739      ;
; 2.521 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -1.897     ; 0.762      ;
; 2.522 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -1.913     ; 0.747      ;
; 2.522 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -1.903     ; 0.757      ;
; 2.522 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; -1.908     ; 0.752      ;
; 2.524 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -1.892     ; 0.770      ;
; 2.524 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -1.908     ; 0.754      ;
; 2.526 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -1.892     ; 0.772      ;
; 2.526 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -1.920     ; 0.744      ;
; 2.527 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -1.876     ; 0.789      ;
; 2.527 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; -1.920     ; 0.745      ;
; 2.528 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -1.902     ; 0.764      ;
; 2.528 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.752      ;
; 2.529 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -1.909     ; 0.758      ;
; 2.529 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.753      ;
; 2.529 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; -1.920     ; 0.747      ;
; 2.530 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -1.903     ; 0.765      ;
; 2.530 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.754      ;
; 2.530 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.754      ;
; 2.530 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.754      ;
; 2.530 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.754      ;
; 2.531 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -1.882     ; 0.787      ;
; 2.531 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; -1.887     ; 0.782      ;
; 2.532 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -1.902     ; 0.768      ;
; 2.533 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; -1.891     ; 0.780      ;
; 2.534 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -1.902     ; 0.770      ;
; 2.535 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; -1.898     ; 0.775      ;
; 2.536 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -1.892     ; 0.782      ;
; 2.537 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -1.903     ; 0.772      ;
; 2.537 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; -1.899     ; 0.776      ;
; 2.540 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; -1.928     ; 0.750      ;
; 2.553 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; -1.902     ; 0.789      ;
; 2.566 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; -1.892     ; 0.812      ;
; 2.576 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; -1.914     ; 0.800      ;
; 2.689 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; -1.928     ; 0.899      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                                                                 ;
+--------+--------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.567 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.988      ;
; -2.567 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.988      ;
; -2.567 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.988      ;
; -2.554 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.975      ;
; -2.554 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.975      ;
; -2.554 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.975      ;
; -2.475 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.896      ;
; -2.475 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.896      ;
; -2.475 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.896      ;
; -2.472 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.893      ;
; -2.472 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.893      ;
; -2.472 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.893      ;
; -2.438 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.859      ;
; -2.438 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.859      ;
; -2.438 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.859      ;
; -2.381 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 2.013      ;
; -2.381 ; IFID:inst7|flipFlopD:inst36|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 2.013      ;
; -2.368 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 2.000      ;
; -2.368 ; IFID:inst7|flipFlopD:inst63|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 2.000      ;
; -2.342 ; IFID:inst7|flipFlopD:inst64|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.763      ;
; -2.342 ; IFID:inst7|flipFlopD:inst64|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.763      ;
; -2.342 ; IFID:inst7|flipFlopD:inst64|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.763      ;
; -2.327 ; IFID:inst7|flipFlopD:inst60|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.748      ;
; -2.327 ; IFID:inst7|flipFlopD:inst60|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.748      ;
; -2.327 ; IFID:inst7|flipFlopD:inst60|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.748      ;
; -2.316 ; IFID:inst7|flipFlopD:inst34|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.737      ;
; -2.316 ; IFID:inst7|flipFlopD:inst34|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.737      ;
; -2.316 ; IFID:inst7|flipFlopD:inst34|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.737      ;
; -2.314 ; IFID:inst7|flipFlopD:inst61|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.735      ;
; -2.314 ; IFID:inst7|flipFlopD:inst61|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.735      ;
; -2.314 ; IFID:inst7|flipFlopD:inst61|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.735      ;
; -2.293 ; IFID:inst7|flipFlopD:inst35|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.714      ;
; -2.293 ; IFID:inst7|flipFlopD:inst35|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.714      ;
; -2.293 ; IFID:inst7|flipFlopD:inst35|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.714      ;
; -2.289 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.921      ;
; -2.289 ; IFID:inst7|flipFlopD:inst62|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.921      ;
; -2.286 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.918      ;
; -2.286 ; IFID:inst7|flipFlopD:inst33|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.918      ;
; -2.252 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.884      ;
; -2.252 ; IFID:inst7|flipFlopD:inst38|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.884      ;
; -2.249 ; IFID:inst7|flipFlopD:inst59|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.670      ;
; -2.249 ; IFID:inst7|flipFlopD:inst59|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.670      ;
; -2.249 ; IFID:inst7|flipFlopD:inst59|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.670      ;
; -2.156 ; IFID:inst7|flipFlopD:inst64|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.788      ;
; -2.156 ; IFID:inst7|flipFlopD:inst64|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.788      ;
; -2.146 ; IFID:inst7|flipFlopD:inst37|Q                    ; IFID:inst7|flipFlopD:inst54|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.567      ;
; -2.146 ; IFID:inst7|flipFlopD:inst37|Q                    ; IFID:inst7|flipFlopD:inst55|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.567      ;
; -2.146 ; IFID:inst7|flipFlopD:inst37|Q                    ; IFID:inst7|flipFlopD:inst56|Q                              ; clock        ; clock       ; 1.000        ; -1.611     ; 1.567      ;
; -2.141 ; IFID:inst7|flipFlopD:inst60|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.773      ;
; -2.141 ; IFID:inst7|flipFlopD:inst60|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.773      ;
; -2.130 ; IFID:inst7|flipFlopD:inst34|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.762      ;
; -2.130 ; IFID:inst7|flipFlopD:inst34|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.762      ;
; -2.128 ; IFID:inst7|flipFlopD:inst61|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.760      ;
; -2.128 ; IFID:inst7|flipFlopD:inst61|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.760      ;
; -2.107 ; IFID:inst7|flipFlopD:inst35|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.739      ;
; -2.107 ; IFID:inst7|flipFlopD:inst35|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.739      ;
; -2.063 ; IFID:inst7|flipFlopD:inst59|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.695      ;
; -2.063 ; IFID:inst7|flipFlopD:inst59|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.695      ;
; -1.960 ; IFID:inst7|flipFlopD:inst37|Q                    ; IFID:inst7|flipFlopD:inst57|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.592      ;
; -1.960 ; IFID:inst7|flipFlopD:inst37|Q                    ; IFID:inst7|flipFlopD:inst58|Q                              ; clock        ; clock       ; 1.000        ; -1.400     ; 1.592      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[69]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[70]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[71]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[72]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[73]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[74]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[75]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[76]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[77]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[78]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[79]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[80]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[81]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[82]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[83]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[84]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[85]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[86]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.056      ; 2.848      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[69]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[70]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[71]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[72]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[73]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[74]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[75]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[76]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[77]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[78]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[79]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[80]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[81]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[82]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[83]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[84]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[85]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[86]              ; clock        ; clock       ; 1.000        ; 0.054      ; 2.846      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[37]              ; clock        ; clock       ; 1.000        ; 0.052      ; 2.844      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[38]              ; clock        ; clock       ; 1.000        ; 0.052      ; 2.844      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[39]              ; clock        ; clock       ; 1.000        ; 0.052      ; 2.844      ;
; -1.817 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IDEX:inst9|registerBarrier149:inst|output[40]              ; clock        ; clock       ; 1.000        ; 0.052      ; 2.844      ;
+--------+--------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                     ;
+--------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst53|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.296 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 1.979      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst53|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.250 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.025      ;
; -0.198 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.079      ;
; -0.198 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst27|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.079      ;
; -0.198 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.079      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst53|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.175 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.100      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst61|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst60|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst63|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst53|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst33|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst36|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst35|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst37|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst38|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst34|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst59|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst64|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.159 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst62|Q ; clock        ; clock       ; 0.000        ; 2.123      ; 2.116      ;
; -0.152 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.125      ;
; -0.152 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst27|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.125      ;
; -0.152 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.125      ;
; -0.096 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst22|Q ; clock        ; clock       ; 0.000        ; 2.154      ; 2.210      ;
; -0.096 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst21|Q ; clock        ; clock       ; 0.000        ; 2.154      ; 2.210      ;
; -0.096 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst20|Q ; clock        ; clock       ; 0.000        ; 2.154      ; 2.210      ;
; -0.094 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 2.153      ; 2.211      ;
; -0.094 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 2.153      ; 2.211      ;
; -0.094 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst17|Q ; clock        ; clock       ; 0.000        ; 2.153      ; 2.211      ;
; -0.094 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst18|Q ; clock        ; clock       ; 0.000        ; 2.153      ; 2.211      ;
; -0.094 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst19|Q ; clock        ; clock       ; 0.000        ; 2.153      ; 2.211      ;
; -0.078 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst51|Q ; clock        ; clock       ; 0.000        ; 2.156      ; 2.230      ;
; -0.078 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst49|Q ; clock        ; clock       ; 0.000        ; 2.156      ; 2.230      ;
; -0.078 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst52|Q ; clock        ; clock       ; 0.000        ; 2.156      ; 2.230      ;
; -0.078 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst3|Q  ; clock        ; clock       ; 0.000        ; 2.156      ; 2.230      ;
; -0.078 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst10|Q ; clock        ; clock       ; 0.000        ; 2.156      ; 2.230      ;
; -0.078 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst50|Q ; clock        ; clock       ; 0.000        ; 2.156      ; 2.230      ;
; -0.077 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.200      ;
; -0.077 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst27|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.200      ;
; -0.077 ; EXMEM:inst23|registerBarrier107:inst|output[104] ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.200      ;
; -0.072 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst5|Q  ; clock        ; clock       ; 0.000        ; 2.157      ; 2.237      ;
; -0.072 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst2|Q  ; clock        ; clock       ; 0.000        ; 2.157      ; 2.237      ;
; -0.072 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst31|Q ; clock        ; clock       ; 0.000        ; 2.157      ; 2.237      ;
; -0.061 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst28|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.216      ;
; -0.061 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst27|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.216      ;
; -0.061 ; EXMEM:inst23|registerBarrier107:inst|output[103] ; IFID:inst7|flipFlopD:inst13|Q ; clock        ; clock       ; 0.000        ; 2.125      ; 2.216      ;
; -0.058 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst8|Q  ; clock        ; clock       ; 0.000        ; 2.116      ; 2.210      ;
; -0.058 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst4|Q  ; clock        ; clock       ; 0.000        ; 2.116      ; 2.210      ;
; -0.058 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst9|Q  ; clock        ; clock       ; 0.000        ; 2.116      ; 2.210      ;
; -0.058 ; EXMEM:inst23|registerBarrier107:inst|output[38]  ; IFID:inst7|flipFlopD:inst7|Q  ; clock        ; clock       ; 0.000        ; 2.116      ; 2.210      ;
; -0.050 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst22|Q ; clock        ; clock       ; 0.000        ; 2.154      ; 2.256      ;
; -0.050 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst21|Q ; clock        ; clock       ; 0.000        ; 2.154      ; 2.256      ;
; -0.050 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst20|Q ; clock        ; clock       ; 0.000        ; 2.154      ; 2.256      ;
; -0.048 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst40|Q ; clock        ; clock       ; 0.000        ; 2.153      ; 2.257      ;
; -0.048 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst|Q   ; clock        ; clock       ; 0.000        ; 2.153      ; 2.257      ;
; -0.048 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst17|Q ; clock        ; clock       ; 0.000        ; 2.153      ; 2.257      ;
; -0.048 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst18|Q ; clock        ; clock       ; 0.000        ; 2.153      ; 2.257      ;
; -0.048 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst19|Q ; clock        ; clock       ; 0.000        ; 2.153      ; 2.257      ;
; -0.032 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst51|Q ; clock        ; clock       ; 0.000        ; 2.156      ; 2.276      ;
; -0.032 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst49|Q ; clock        ; clock       ; 0.000        ; 2.156      ; 2.276      ;
; -0.032 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst52|Q ; clock        ; clock       ; 0.000        ; 2.156      ; 2.276      ;
; -0.032 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst3|Q  ; clock        ; clock       ; 0.000        ; 2.156      ; 2.276      ;
; -0.032 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst10|Q ; clock        ; clock       ; 0.000        ; 2.156      ; 2.276      ;
; -0.032 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst50|Q ; clock        ; clock       ; 0.000        ; 2.156      ; 2.276      ;
; -0.026 ; EXMEM:inst23|registerBarrier107:inst|output[37]  ; IFID:inst7|flipFlopD:inst5|Q  ; clock        ; clock       ; 0.000        ; 2.157      ; 2.283      ;
+--------+--------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock2'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 6.444  ; 6.444  ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 6.443  ; 6.443  ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 6.222  ; 6.222  ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 6.216  ; 6.216  ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 6.444  ; 6.444  ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 7.577  ; 7.577  ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 6.858  ; 6.858  ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 7.310  ; 7.310  ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 6.456  ; 6.456  ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 6.286  ; 6.286  ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 6.295  ; 6.295  ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 6.162  ; 6.162  ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 6.406  ; 6.406  ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 6.513  ; 6.513  ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 6.450  ; 6.450  ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 6.307  ; 6.307  ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 6.672  ; 6.672  ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 6.735  ; 6.735  ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 6.459  ; 6.459  ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 6.505  ; 6.505  ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 6.448  ; 6.448  ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 6.353  ; 6.353  ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 6.661  ; 6.661  ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 6.254  ; 6.254  ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 6.642  ; 6.642  ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 7.112  ; 7.112  ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 6.838  ; 6.838  ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 6.913  ; 6.913  ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 6.597  ; 6.597  ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 6.833  ; 6.833  ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 7.577  ; 7.577  ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 6.425  ; 6.425  ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 7.512  ; 7.512  ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 6.794  ; 6.794  ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 6.436  ; 6.436  ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 6.767  ; 6.767  ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 13.022 ; 13.022 ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 10.110 ; 10.110 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 10.984 ; 10.984 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 12.993 ; 12.993 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 10.513 ; 10.513 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 11.414 ; 11.414 ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 11.048 ; 11.048 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 10.950 ; 10.950 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 10.568 ; 10.568 ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 10.783 ; 10.783 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 10.901 ; 10.901 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 11.061 ; 11.061 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 11.108 ; 11.108 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 11.375 ; 11.375 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 10.795 ; 10.795 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 11.286 ; 11.286 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 12.537 ; 12.537 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 11.678 ; 11.678 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 10.789 ; 10.789 ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 11.267 ; 11.267 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 10.996 ; 10.996 ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 10.790 ; 10.790 ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 11.606 ; 11.606 ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 10.997 ; 10.997 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 11.734 ; 11.734 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 11.479 ; 11.479 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 13.022 ; 13.022 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 11.645 ; 11.645 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 11.924 ; 11.924 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 12.673 ; 12.673 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 12.777 ; 12.777 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 12.792 ; 12.792 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 12.705 ; 12.705 ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 7.989  ; 7.989  ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 7.989  ; 7.989  ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 7.297  ; 7.297  ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 9.315  ; 9.315  ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 8.281  ; 8.281  ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 8.536  ; 8.536  ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 8.346  ; 8.346  ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 8.158  ; 8.158  ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 9.713  ; 9.713  ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 9.713  ; 9.713  ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 7.121  ; 7.121  ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 8.024  ; 8.024  ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 7.382  ; 7.382  ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 8.024  ; 8.024  ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 8.963  ; 8.963  ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 8.483  ; 8.483  ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 8.423  ; 8.423  ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 8.963  ; 8.963  ; Rise       ; clock           ;
; DJAL                 ; clock      ; 8.062  ; 8.062  ; Rise       ; clock           ;
; DJump                ; clock      ; 8.446  ; 8.446  ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 12.021 ; 12.021 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 9.731  ; 9.731  ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 9.962  ; 9.962  ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 11.340 ; 11.340 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 10.209 ; 10.209 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 11.895 ; 11.895 ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 10.362 ; 10.362 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 11.126 ; 11.126 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 10.232 ; 10.232 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 10.425 ; 10.425 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 10.443 ; 10.443 ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 10.068 ; 10.068 ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 10.008 ; 10.008 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 9.982  ; 9.982  ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 10.295 ; 10.295 ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 10.405 ; 10.405 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 11.019 ; 11.019 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 10.345 ; 10.345 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 10.249 ; 10.249 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 10.944 ; 10.944 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 12.021 ; 12.021 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 11.747 ; 11.747 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 11.308 ; 11.308 ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 10.704 ; 10.704 ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 10.590 ; 10.590 ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 11.706 ; 11.706 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 10.291 ; 10.291 ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 10.558 ; 10.558 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 11.655 ; 11.655 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 11.541 ; 11.541 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 10.683 ; 10.683 ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 10.341 ; 10.341 ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 10.991 ; 10.991 ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 9.680  ; 9.680  ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 9.264  ; 9.264  ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 10.072 ; 10.072 ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 9.418  ; 9.418  ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 9.682  ; 9.682  ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 9.035  ; 9.035  ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 9.899  ; 9.899  ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 9.690  ; 9.690  ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 9.887  ; 9.887  ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 9.321  ; 9.321  ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 9.697  ; 9.697  ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 9.056  ; 9.056  ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 10.800 ; 10.800 ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 9.514  ; 9.514  ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 9.174  ; 9.174  ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 9.646  ; 9.646  ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 9.676  ; 9.676  ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 9.759  ; 9.759  ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 9.966  ; 9.966  ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 9.376  ; 9.376  ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 10.036 ; 10.036 ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 9.833  ; 9.833  ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 9.604  ; 9.604  ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 9.795  ; 9.795  ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 9.896  ; 9.896  ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 9.465  ; 9.465  ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 9.968  ; 9.968  ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 10.991 ; 10.991 ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 9.986  ; 9.986  ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 9.595  ; 9.595  ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 9.578  ; 9.578  ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 11.294 ; 11.294 ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 10.659 ; 10.659 ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 11.281 ; 11.281 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 10.217 ; 10.217 ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 11.161 ; 11.161 ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 11.107 ; 11.107 ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 10.659 ; 10.659 ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 10.720 ; 10.720 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 11.065 ; 11.065 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 9.939  ; 9.939  ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 10.811 ; 10.811 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 10.758 ; 10.758 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 11.294 ; 11.294 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 10.416 ; 10.416 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 10.207 ; 10.207 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 10.932 ; 10.932 ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 10.705 ; 10.705 ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 9.661  ; 9.661  ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 10.356 ; 10.356 ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 11.065 ; 11.065 ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 10.214 ; 10.214 ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 10.081 ; 10.081 ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 10.797 ; 10.797 ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 10.256 ; 10.256 ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 10.895 ; 10.895 ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 11.224 ; 11.224 ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 10.577 ; 10.577 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 10.301 ; 10.301 ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 10.447 ; 10.447 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 10.288 ; 10.288 ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 10.869 ; 10.869 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 9.435  ; 9.435  ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 5.897  ; 5.897  ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 4.921  ; 4.921  ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 4.808  ; 4.808  ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 4.633  ; 4.633  ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 4.721  ; 4.721  ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 5.199  ; 5.199  ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 5.037  ; 5.037  ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 4.910  ; 4.910  ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 5.643  ; 5.643  ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 4.623  ; 4.623  ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 4.762  ; 4.762  ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 5.217  ; 5.217  ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 4.925  ; 4.925  ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 4.326  ; 4.326  ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 5.117  ; 5.117  ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 4.874  ; 4.874  ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 5.410  ; 5.410  ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 5.466  ; 5.466  ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 4.763  ; 4.763  ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 4.949  ; 4.949  ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 5.850  ; 5.850  ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 4.713  ; 4.713  ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 5.238  ; 5.238  ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 4.672  ; 4.672  ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 5.674  ; 5.674  ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 4.793  ; 4.793  ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 4.731  ; 4.731  ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 4.729  ; 4.729  ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 4.737  ; 4.737  ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 4.513  ; 4.513  ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 5.897  ; 5.897  ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 4.390  ; 4.390  ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 4.300  ; 4.300  ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 5.078  ; 5.078  ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 4.532  ; 4.532  ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 4.320  ; 4.320  ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 4.744  ; 4.744  ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 5.078  ; 5.078  ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 5.058  ; 5.058  ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 4.563  ; 4.563  ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 6.191  ; 6.191  ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 5.091  ; 5.091  ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 5.629  ; 5.629  ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 5.220  ; 5.220  ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 5.032  ; 5.032  ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 5.155  ; 5.155  ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 5.099  ; 5.099  ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 5.100  ; 5.100  ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 4.778  ; 4.778  ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 5.487  ; 5.487  ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 4.393  ; 4.393  ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 4.599  ; 4.599  ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 5.002  ; 5.002  ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 4.822  ; 4.822  ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 5.470  ; 5.470  ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 4.820  ; 4.820  ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 4.832  ; 4.832  ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 4.941  ; 4.941  ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 5.256  ; 5.256  ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 5.870  ; 5.870  ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 4.987  ; 4.987  ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 5.301  ; 5.301  ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 5.683  ; 5.683  ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 4.613  ; 4.613  ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 5.520  ; 5.520  ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 5.439  ; 5.439  ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 6.191  ; 6.191  ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 5.198  ; 5.198  ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 4.828  ; 4.828  ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 4.920  ; 4.920  ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 5.286  ; 5.286  ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 5.505  ; 5.505  ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 5.788  ; 5.788  ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 8.359  ; 8.359  ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 7.857  ; 7.857  ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 8.305  ; 8.305  ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 7.011  ; 7.011  ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 7.576  ; 7.576  ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 7.297  ; 7.297  ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 7.642  ; 7.642  ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 7.699  ; 7.699  ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 7.497  ; 7.497  ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 7.565  ; 7.565  ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 7.331  ; 7.331  ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 7.366  ; 7.366  ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 6.962  ; 6.962  ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 8.359  ; 8.359  ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 8.352  ; 8.352  ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 7.936  ; 7.936  ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 7.288  ; 7.288  ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 7.736  ; 7.736  ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 7.742  ; 7.742  ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 7.420  ; 7.420  ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 7.058  ; 7.058  ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 7.397  ; 7.397  ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 7.053  ; 7.053  ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 7.371  ; 7.371  ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 8.062  ; 8.062  ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 7.304  ; 7.304  ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 7.447  ; 7.447  ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 8.203  ; 8.203  ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 7.286  ; 7.286  ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 7.975  ; 7.975  ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 7.103  ; 7.103  ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 8.085  ; 8.085  ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 7.507  ; 7.507  ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 8.383  ; 8.383  ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 7.572  ; 7.572  ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 8.090  ; 8.090  ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 7.509  ; 7.509  ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 8.063  ; 8.063  ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 7.904  ; 7.904  ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 8.034  ; 8.034  ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 7.469  ; 7.469  ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 8.236  ; 8.236  ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 7.518  ; 7.518  ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 7.339  ; 7.339  ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 7.343  ; 7.343  ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 8.383  ; 8.383  ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 7.999  ; 7.999  ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 7.228  ; 7.228  ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 7.155  ; 7.155  ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 7.681  ; 7.681  ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 7.391  ; 7.391  ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 7.685  ; 7.685  ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 7.819  ; 7.819  ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 7.430  ; 7.430  ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 7.488  ; 7.488  ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 7.635  ; 7.635  ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 7.580  ; 7.580  ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 8.227  ; 8.227  ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 7.627  ; 7.627  ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 7.703  ; 7.703  ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 7.149  ; 7.149  ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 7.424  ; 7.424  ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 7.629  ; 7.629  ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 7.635  ; 7.635  ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 8.175  ; 8.175  ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 7.799  ; 7.799  ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 5.804  ; 5.804  ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 5.804  ; 5.804  ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 5.130  ; 5.130  ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 4.799  ; 4.799  ; Rise       ; clock           ;
; Flush                ; clock      ; 7.702  ; 7.702  ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 6.816  ; 6.816  ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 6.591  ; 6.591  ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 6.816  ; 6.816  ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 6.912  ; 6.912  ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 5.844  ; 5.844  ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 6.912  ; 6.912  ; Rise       ; clock           ;
; Jump                 ; clock      ; 8.446  ; 8.446  ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 5.319  ; 5.319  ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 4.919  ; 4.919  ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 5.319  ; 5.319  ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 5.348  ; 5.348  ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 7.612  ; 7.612  ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 6.673  ; 6.673  ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 6.989  ; 6.989  ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 6.663  ; 6.663  ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 7.310  ; 7.310  ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 6.801  ; 6.801  ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 6.488  ; 6.488  ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 7.185  ; 7.185  ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 7.219  ; 7.219  ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 6.811  ; 6.811  ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 6.465  ; 6.465  ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 6.586  ; 6.586  ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 7.612  ; 7.612  ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 6.425  ; 6.425  ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 6.761  ; 6.761  ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 6.772  ; 6.772  ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 6.873  ; 6.873  ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 6.501  ; 6.501  ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 6.536  ; 6.536  ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 6.391  ; 6.391  ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 6.203  ; 6.203  ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 7.124  ; 7.124  ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 7.246  ; 7.246  ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 6.807  ; 6.807  ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 7.337  ; 7.337  ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 7.030  ; 7.030  ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 6.181  ; 6.181  ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 6.317  ; 6.317  ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 6.973  ; 6.973  ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 6.722  ; 6.722  ; Rise       ; clock           ;
; MEMZero              ; clock      ; 5.595  ; 5.595  ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 5.835  ; 5.835  ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 4.916  ; 4.916  ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 4.832  ; 4.832  ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 4.803  ; 4.803  ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 5.218  ; 5.218  ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 4.682  ; 4.682  ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 4.612  ; 4.612  ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 5.031  ; 5.031  ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 4.580  ; 4.580  ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 5.099  ; 5.099  ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 4.755  ; 4.755  ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 4.543  ; 4.543  ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 4.321  ; 4.321  ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 4.540  ; 4.540  ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 4.563  ; 4.563  ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 4.887  ; 4.887  ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 4.948  ; 4.948  ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 4.416  ; 4.416  ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 4.739  ; 4.739  ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 4.299  ; 4.299  ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 5.068  ; 5.068  ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 4.917  ; 4.917  ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 5.239  ; 5.239  ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 4.617  ; 4.617  ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 4.539  ; 4.539  ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 5.835  ; 5.835  ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 4.475  ; 4.475  ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 4.160  ; 4.160  ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 4.919  ; 4.919  ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 5.245  ; 5.245  ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 4.881  ; 4.881  ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 5.147  ; 5.147  ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 4.779  ; 4.779  ; Rise       ; clock           ;
; OrigPC               ; clock      ; 4.834  ; 4.834  ; Rise       ; clock           ;
; Stall                ; clock      ; 9.742  ; 9.742  ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 6.477  ; 6.477  ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 5.661  ; 5.661  ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 5.700  ; 5.700  ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 5.503  ; 5.503  ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 5.990  ; 5.990  ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 5.410  ; 5.410  ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 5.481  ; 5.481  ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 5.576  ; 5.576  ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 4.915  ; 4.915  ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 5.674  ; 5.674  ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 5.563  ; 5.563  ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 5.487  ; 5.487  ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 5.502  ; 5.502  ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 5.656  ; 5.656  ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 5.541  ; 5.541  ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 5.211  ; 5.211  ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 5.914  ; 5.914  ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 6.477  ; 6.477  ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 6.293  ; 6.293  ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 6.191  ; 6.191  ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 5.537  ; 5.537  ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 5.520  ; 5.520  ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 5.898  ; 5.898  ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 5.641  ; 5.641  ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 5.622  ; 5.622  ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 5.543  ; 5.543  ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 6.210  ; 6.210  ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 6.026  ; 6.026  ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 6.004  ; 6.004  ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 5.906  ; 5.906  ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 5.878  ; 5.878  ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 5.270  ; 5.270  ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 5.714  ; 5.714  ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 5.030  ; 5.030  ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 5.131  ; 5.131  ; Rise       ; clock           ;
; Zero                 ; clock      ; 24.845 ; 24.845 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 24.775 ; 24.775 ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 24.188 ; 24.188 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 19.686 ; 19.686 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 19.570 ; 19.570 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 17.926 ; 17.926 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 18.245 ; 18.245 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 16.559 ; 16.559 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 11.894 ; 11.894 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 13.962 ; 13.962 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 13.876 ; 13.876 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 14.913 ; 14.913 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 13.915 ; 13.915 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 13.944 ; 13.944 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 14.541 ; 14.541 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 14.466 ; 14.466 ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 14.690 ; 14.690 ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 15.855 ; 15.855 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 17.739 ; 17.739 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 17.659 ; 17.659 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 17.780 ; 17.780 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 19.517 ; 19.517 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 19.990 ; 19.990 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 20.341 ; 20.341 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 20.232 ; 20.232 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 20.752 ; 20.752 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 21.277 ; 21.277 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 22.348 ; 22.348 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 21.893 ; 21.893 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 23.024 ; 23.024 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 22.810 ; 22.810 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 24.017 ; 24.017 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 24.087 ; 24.087 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 24.775 ; 24.775 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 6.979  ; 6.979  ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 5.995  ; 5.995  ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 6.753  ; 6.753  ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 6.416  ; 6.416  ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 6.862  ; 6.862  ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 6.503  ; 6.503  ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 6.979  ; 6.979  ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 6.515  ; 6.515  ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 6.502  ; 6.502  ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 6.307  ; 6.307  ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 6.184  ; 6.184  ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 6.727  ; 6.727  ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 6.567  ; 6.567  ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 6.722  ; 6.722  ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 6.033  ; 6.033  ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 6.291  ; 6.291  ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 6.347  ; 6.347  ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 6.219  ; 6.219  ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 6.471  ; 6.471  ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 6.562  ; 6.562  ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 6.567  ; 6.567  ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 6.942  ; 6.942  ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 6.322  ; 6.322  ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 6.556  ; 6.556  ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 6.604  ; 6.604  ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 6.509  ; 6.509  ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 6.470  ; 6.470  ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 6.838  ; 6.838  ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 6.471  ; 6.471  ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 6.377  ; 6.377  ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 6.582  ; 6.582  ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 6.379  ; 6.379  ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 6.316  ; 6.316  ; Rise       ; clock2          ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 5.260 ; 5.260 ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 5.174 ; 5.174 ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 5.311 ; 5.311 ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 6.162 ; 6.162 ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 6.858 ; 6.858 ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 7.310 ; 7.310 ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 6.456 ; 6.456 ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 6.286 ; 6.286 ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 6.295 ; 6.295 ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 6.162 ; 6.162 ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 6.406 ; 6.406 ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 6.513 ; 6.513 ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 6.450 ; 6.450 ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 6.307 ; 6.307 ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 6.672 ; 6.672 ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 6.735 ; 6.735 ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 6.459 ; 6.459 ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 6.505 ; 6.505 ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 6.448 ; 6.448 ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 6.353 ; 6.353 ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 6.661 ; 6.661 ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 6.254 ; 6.254 ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 6.642 ; 6.642 ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 7.112 ; 7.112 ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 6.838 ; 6.838 ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 6.913 ; 6.913 ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 6.597 ; 6.597 ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 6.833 ; 6.833 ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 7.577 ; 7.577 ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 6.425 ; 6.425 ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 7.512 ; 7.512 ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 6.538 ; 6.538 ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 6.794 ; 6.794 ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 6.436 ; 6.436 ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 6.677 ; 6.677 ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 6.767 ; 6.767 ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 4.986 ; 4.986 ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 5.428 ; 5.428 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 5.955 ; 5.955 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 6.415 ; 6.415 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 5.959 ; 5.959 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 5.085 ; 5.085 ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 5.742 ; 5.742 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 5.419 ; 5.419 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 5.226 ; 5.226 ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 5.410 ; 5.410 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 5.410 ; 5.410 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 5.597 ; 5.597 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 5.858 ; 5.858 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 6.247 ; 6.247 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 5.378 ; 5.378 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 5.888 ; 5.888 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 5.908 ; 5.908 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 5.475 ; 5.475 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 5.334 ; 5.334 ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 5.809 ; 5.809 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 5.046 ; 5.046 ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 4.986 ; 4.986 ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 5.141 ; 5.141 ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 5.398 ; 5.398 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 5.901 ; 5.901 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 5.649 ; 5.649 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 5.670 ; 5.670 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 5.794 ; 5.794 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 5.816 ; 5.816 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 5.617 ; 5.617 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 5.740 ; 5.740 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 5.495 ; 5.495 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 5.239 ; 5.239 ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 7.034 ; 7.034 ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 7.561 ; 7.561 ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 7.034 ; 7.034 ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 8.890 ; 8.890 ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 7.351 ; 7.351 ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 7.095 ; 7.095 ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 7.919 ; 7.919 ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 7.317 ; 7.317 ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 6.701 ; 6.701 ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 8.184 ; 8.184 ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 6.701 ; 6.701 ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 6.962 ; 6.962 ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 6.962 ; 6.962 ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 7.227 ; 7.227 ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 7.863 ; 7.863 ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 7.863 ; 7.863 ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 8.053 ; 8.053 ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 8.721 ; 8.721 ; Rise       ; clock           ;
; DJAL                 ; clock      ; 7.118 ; 7.118 ; Rise       ; clock           ;
; DJump                ; clock      ; 7.948 ; 7.948 ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 5.709 ; 5.709 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 5.990 ; 5.990 ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 6.044 ; 6.044 ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 6.524 ; 6.524 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 6.457 ; 6.457 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 7.457 ; 7.457 ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 6.394 ; 6.394 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 6.890 ; 6.890 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 5.864 ; 5.864 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 6.306 ; 6.306 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 6.297 ; 6.297 ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 6.080 ; 6.080 ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 6.429 ; 6.429 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 6.033 ; 6.033 ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 6.381 ; 6.381 ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 5.973 ; 5.973 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 7.075 ; 7.075 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 5.709 ; 5.709 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 6.070 ; 6.070 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 5.833 ; 5.833 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 6.147 ; 6.147 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 7.429 ; 7.429 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 7.553 ; 7.553 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 6.975 ; 6.975 ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 6.572 ; 6.572 ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 6.466 ; 6.466 ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 6.599 ; 6.599 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 6.146 ; 6.146 ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 6.158 ; 6.158 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 6.841 ; 6.841 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 7.437 ; 7.437 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 6.977 ; 6.977 ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 6.443 ; 6.443 ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 4.742 ; 4.742 ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 5.939 ; 5.939 ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 5.346 ; 5.346 ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 5.256 ; 5.256 ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 5.666 ; 5.666 ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 5.244 ; 5.244 ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 5.067 ; 5.067 ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 5.663 ; 5.663 ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 5.322 ; 5.322 ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 5.768 ; 5.768 ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 5.175 ; 5.175 ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 5.709 ; 5.709 ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 5.477 ; 5.477 ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 6.851 ; 6.851 ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 5.600 ; 5.600 ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 4.742 ; 4.742 ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 5.702 ; 5.702 ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 5.199 ; 5.199 ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 5.191 ; 5.191 ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 5.343 ; 5.343 ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 5.169 ; 5.169 ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 4.784 ; 4.784 ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 5.848 ; 5.848 ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 5.500 ; 5.500 ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 5.472 ; 5.472 ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 5.868 ; 5.868 ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 5.676 ; 5.676 ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 5.320 ; 5.320 ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 5.603 ; 5.603 ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 6.177 ; 6.177 ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 5.882 ; 5.882 ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 5.889 ; 5.889 ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 5.680 ; 5.680 ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 5.317 ; 5.317 ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 6.015 ; 6.015 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 5.175 ; 5.175 ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 5.841 ; 5.841 ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 6.059 ; 6.059 ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 5.506 ; 5.506 ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 5.385 ; 5.385 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 5.367 ; 5.367 ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 6.175 ; 6.175 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 5.799 ; 5.799 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 6.341 ; 6.341 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 5.782 ; 5.782 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 5.438 ; 5.438 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 5.708 ; 5.708 ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 4.864 ; 4.864 ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 5.164 ; 5.164 ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 5.928 ; 5.928 ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 4.856 ; 4.856 ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 5.142 ; 5.142 ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 5.427 ; 5.427 ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 5.082 ; 5.082 ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 5.312 ; 5.312 ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 5.269 ; 5.269 ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 5.628 ; 5.628 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 4.942 ; 4.942 ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 5.878 ; 5.878 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 4.300 ; 4.300 ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 4.808 ; 4.808 ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 5.199 ; 5.199 ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 5.037 ; 5.037 ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 5.643 ; 5.643 ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 4.623 ; 4.623 ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 5.217 ; 5.217 ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 4.925 ; 4.925 ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 4.326 ; 4.326 ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 5.117 ; 5.117 ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 4.874 ; 4.874 ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 5.410 ; 5.410 ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 5.466 ; 5.466 ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 4.949 ; 4.949 ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 5.850 ; 5.850 ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 4.713 ; 4.713 ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 5.238 ; 5.238 ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 4.672 ; 4.672 ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 5.674 ; 5.674 ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 4.793 ; 4.793 ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 4.729 ; 4.729 ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 4.737 ; 4.737 ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 4.513 ; 4.513 ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 4.300 ; 4.300 ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 4.320 ; 4.320 ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 4.320 ; 4.320 ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 4.744 ; 4.744 ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 5.078 ; 5.078 ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 5.058 ; 5.058 ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 5.091 ; 5.091 ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 5.629 ; 5.629 ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 5.220 ; 5.220 ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 5.155 ; 5.155 ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 5.099 ; 5.099 ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 5.100 ; 5.100 ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 4.778 ; 4.778 ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 5.487 ; 5.487 ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 5.002 ; 5.002 ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 4.822 ; 4.822 ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 5.470 ; 5.470 ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 4.820 ; 4.820 ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 4.832 ; 4.832 ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 4.941 ; 4.941 ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 5.256 ; 5.256 ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 5.870 ; 5.870 ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 5.301 ; 5.301 ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 5.683 ; 5.683 ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 5.520 ; 5.520 ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 5.439 ; 5.439 ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 6.191 ; 6.191 ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 5.198 ; 5.198 ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 4.828 ; 4.828 ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 4.920 ; 4.920 ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 5.286 ; 5.286 ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 5.505 ; 5.505 ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 6.097 ; 6.097 ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 5.544 ; 5.544 ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 5.330 ; 5.330 ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 5.499 ; 5.499 ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 4.804 ; 4.804 ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 5.890 ; 5.890 ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 5.450 ; 5.450 ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 5.442 ; 5.442 ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 5.247 ; 5.247 ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 5.599 ; 5.599 ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 5.471 ; 5.471 ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 5.846 ; 5.846 ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 4.979 ; 4.979 ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 5.883 ; 5.883 ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 5.605 ; 5.605 ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 5.198 ; 5.198 ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 4.667 ; 4.667 ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 5.116 ; 5.116 ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 4.925 ; 4.925 ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 5.198 ; 5.198 ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 5.889 ; 5.889 ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 5.089 ; 5.089 ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 6.492 ; 6.492 ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 5.196 ; 5.196 ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 5.354 ; 5.354 ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 5.196 ; 5.196 ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 5.724 ; 5.724 ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 5.663 ; 5.663 ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 4.949 ; 4.949 ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 5.506 ; 5.506 ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 6.344 ; 6.344 ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 5.746 ; 5.746 ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 5.921 ; 5.921 ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 5.124 ; 5.124 ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 5.570 ; 5.570 ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 5.496 ; 5.496 ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 6.170 ; 6.170 ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 5.536 ; 5.536 ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 5.656 ; 5.656 ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 6.347 ; 6.347 ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 5.776 ; 5.776 ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 5.569 ; 5.569 ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 5.420 ; 5.420 ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 5.535 ; 5.535 ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 5.511 ; 5.511 ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 5.883 ; 5.883 ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 5.792 ; 5.792 ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 5.436 ; 5.436 ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 6.070 ; 6.070 ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 5.427 ; 5.427 ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 5.948 ; 5.948 ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 5.477 ; 5.477 ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 5.343 ; 5.343 ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 5.064 ; 5.064 ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 5.247 ; 5.247 ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 4.949 ; 4.949 ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 5.424 ; 5.424 ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 6.155 ; 6.155 ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 6.226 ; 6.226 ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 5.804 ; 5.804 ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 5.130 ; 5.130 ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
; Flush                ; clock      ; 5.794 ; 5.794 ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 5.455 ; 5.455 ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 5.455 ; 5.455 ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 5.958 ; 5.958 ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 4.810 ; 4.810 ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 4.810 ; 4.810 ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 5.819 ; 5.819 ; Rise       ; clock           ;
; Jump                 ; clock      ; 7.948 ; 7.948 ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 4.919 ; 4.919 ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 4.919 ; 4.919 ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 5.319 ; 5.319 ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 5.348 ; 5.348 ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 6.181 ; 6.181 ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 6.673 ; 6.673 ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 6.989 ; 6.989 ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 6.663 ; 6.663 ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 7.310 ; 7.310 ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 6.801 ; 6.801 ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 6.488 ; 6.488 ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 7.185 ; 7.185 ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 7.219 ; 7.219 ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 6.811 ; 6.811 ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 6.465 ; 6.465 ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 6.586 ; 6.586 ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 7.612 ; 7.612 ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 6.425 ; 6.425 ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 6.761 ; 6.761 ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 6.772 ; 6.772 ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 6.873 ; 6.873 ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 6.550 ; 6.550 ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 6.501 ; 6.501 ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 6.536 ; 6.536 ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 6.391 ; 6.391 ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 6.203 ; 6.203 ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 7.124 ; 7.124 ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 7.246 ; 7.246 ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 6.571 ; 6.571 ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 6.807 ; 6.807 ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 7.337 ; 7.337 ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 7.030 ; 7.030 ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 6.571 ; 6.571 ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 6.181 ; 6.181 ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 6.317 ; 6.317 ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 6.973 ; 6.973 ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 6.722 ; 6.722 ; Rise       ; clock           ;
; MEMZero              ; clock      ; 5.595 ; 5.595 ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 4.160 ; 4.160 ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 4.916 ; 4.916 ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 4.832 ; 4.832 ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 5.218 ; 5.218 ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 4.682 ; 4.682 ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 4.612 ; 4.612 ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 5.031 ; 5.031 ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 5.099 ; 5.099 ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 4.321 ; 4.321 ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 4.948 ; 4.948 ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 4.299 ; 4.299 ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 5.068 ; 5.068 ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 4.917 ; 4.917 ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 5.239 ; 5.239 ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 4.617 ; 4.617 ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 5.835 ; 5.835 ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 4.475 ; 4.475 ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 4.160 ; 4.160 ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 4.919 ; 4.919 ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 4.881 ; 4.881 ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 5.147 ; 5.147 ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
; OrigPC               ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
; Stall                ; clock      ; 6.264 ; 6.264 ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 5.131 ; 5.131 ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 4.682 ; 4.682 ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 4.842 ; 4.842 ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 5.328 ; 5.328 ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 4.822 ; 4.822 ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 5.178 ; 5.178 ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 5.045 ; 5.045 ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 4.983 ; 4.983 ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 4.699 ; 4.699 ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 4.709 ; 4.709 ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 4.898 ; 4.898 ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 5.583 ; 5.583 ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 5.399 ; 5.399 ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 5.294 ; 5.294 ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 4.640 ; 4.640 ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 4.859 ; 4.859 ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 5.003 ; 5.003 ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 4.981 ; 4.981 ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 5.004 ; 5.004 ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 4.927 ; 4.927 ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 5.334 ; 5.334 ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 5.161 ; 5.161 ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 5.139 ; 5.139 ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 5.104 ; 5.104 ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 4.694 ; 4.694 ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 5.030 ; 5.030 ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 5.131 ; 5.131 ; Rise       ; clock           ;
; Zero                 ; clock      ; 6.548 ; 6.548 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 6.613 ; 6.613 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 6.665 ; 6.665 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 6.510 ; 6.510 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 5.919 ; 5.919 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 5.827 ; 5.827 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 6.383 ; 6.383 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 5.709 ; 5.709 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 6.287 ; 6.287 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 6.412 ; 6.412 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 6.813 ; 6.813 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 6.133 ; 6.133 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 5.564 ; 5.564 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 5.739 ; 5.739 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 5.268 ; 5.268 ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 5.963 ; 5.963 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 6.448 ; 6.448 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 6.057 ; 6.057 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 5.921 ; 5.921 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 5.900 ; 5.900 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 6.826 ; 6.826 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 6.513 ; 6.513 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 6.473 ; 6.473 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 6.990 ; 6.990 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 6.417 ; 6.417 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 7.078 ; 7.078 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 6.435 ; 6.435 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 5.872 ; 5.872 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 5.697 ; 5.697 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 6.766 ; 6.766 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 6.345 ; 6.345 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 6.261 ; 6.261 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 5.995 ; 5.995 ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 5.995 ; 5.995 ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 6.753 ; 6.753 ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 6.416 ; 6.416 ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 6.862 ; 6.862 ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 6.503 ; 6.503 ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 6.979 ; 6.979 ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 6.515 ; 6.515 ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 6.502 ; 6.502 ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 6.307 ; 6.307 ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 6.184 ; 6.184 ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 6.727 ; 6.727 ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 6.567 ; 6.567 ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 6.722 ; 6.722 ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 6.033 ; 6.033 ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 6.291 ; 6.291 ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 6.347 ; 6.347 ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 6.219 ; 6.219 ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 6.471 ; 6.471 ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 6.562 ; 6.562 ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 6.567 ; 6.567 ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 6.942 ; 6.942 ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 6.322 ; 6.322 ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 6.556 ; 6.556 ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 6.604 ; 6.604 ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 6.509 ; 6.509 ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 6.470 ; 6.470 ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 6.838 ; 6.838 ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 6.471 ; 6.471 ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 6.377 ; 6.377 ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 6.582 ; 6.582 ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 6.379 ; 6.379 ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 6.316 ; 6.316 ; Rise       ; clock2          ;
+----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+---------+-----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery  ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+-----------+---------+---------------------+
; Worst-case Slack ; -129.090   ; -2.626  ; -5.912    ; -0.489  ; -2.000              ;
;  clock           ; -129.090   ; -2.626  ; -5.912    ; -0.489  ; -2.000              ;
;  clock2          ; -4.751     ; 2.281   ; N/A       ; N/A     ; -1.423              ;
; Design-wide TNS  ; -17821.258 ; -56.088 ; -1611.585 ; -7.298  ; -2691.304           ;
;  clock           ; -17474.564 ; -56.088 ; -1611.585 ; -7.298  ; -2462.244           ;
;  clock2          ; -346.694   ; 0.000   ; N/A       ; N/A     ; -229.060            ;
+------------------+------------+---------+-----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 12.441 ; 12.441 ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 12.441 ; 12.441 ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 11.911 ; 11.911 ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 11.822 ; 11.822 ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 12.432 ; 12.432 ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 14.125 ; 14.125 ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 12.811 ; 12.811 ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 13.814 ; 13.814 ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 11.987 ; 11.987 ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 11.634 ; 11.634 ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 11.645 ; 11.645 ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 11.364 ; 11.364 ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 11.877 ; 11.877 ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 12.115 ; 12.115 ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 12.015 ; 12.015 ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 11.671 ; 11.671 ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 12.356 ; 12.356 ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 12.422 ; 12.422 ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 12.027 ; 12.027 ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 12.220 ; 12.220 ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 12.010 ; 12.010 ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 11.832 ; 11.832 ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 12.341 ; 12.341 ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 11.559 ; 11.559 ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 12.533 ; 12.533 ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 13.270 ; 13.270 ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 12.594 ; 12.594 ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 12.994 ; 12.994 ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 12.150 ; 12.150 ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 12.818 ; 12.818 ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 14.125 ; 14.125 ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 11.948 ; 11.948 ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 14.068 ; 14.068 ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 12.093 ; 12.093 ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 12.608 ; 12.608 ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 11.974 ; 11.974 ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 12.612 ; 12.612 ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 12.562 ; 12.562 ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 27.308 ; 27.308 ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 20.969 ; 20.969 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 22.712 ; 22.712 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 27.308 ; 27.308 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 21.896 ; 21.896 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 23.854 ; 23.854 ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 23.122 ; 23.122 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 22.995 ; 22.995 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 21.803 ; 21.803 ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 22.399 ; 22.399 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 22.897 ; 22.897 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 22.965 ; 22.965 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 23.184 ; 23.184 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 23.549 ; 23.549 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 22.366 ; 22.366 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 23.477 ; 23.477 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 25.894 ; 25.894 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 24.390 ; 24.390 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 22.081 ; 22.081 ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 23.463 ; 23.463 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 22.777 ; 22.777 ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 22.433 ; 22.433 ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 23.779 ; 23.779 ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 22.725 ; 22.725 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 23.689 ; 23.689 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 23.324 ; 23.324 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 26.724 ; 26.724 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 23.832 ; 23.832 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 24.130 ; 24.130 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 25.652 ; 25.652 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 25.877 ; 25.877 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 26.164 ; 26.164 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 25.684 ; 25.684 ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 15.564 ; 15.564 ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 15.564 ; 15.564 ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 13.882 ; 13.882 ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 17.830 ; 17.830 ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 16.171 ; 16.171 ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 16.520 ; 16.520 ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 16.024 ; 16.024 ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 15.977 ; 15.977 ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 18.925 ; 18.925 ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 18.925 ; 18.925 ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 13.431 ; 13.431 ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 15.415 ; 15.415 ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 14.010 ; 14.010 ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 15.415 ; 15.415 ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 17.215 ; 17.215 ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 16.452 ; 16.452 ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 16.222 ; 16.222 ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 17.215 ; 17.215 ; Rise       ; clock           ;
; DJAL                 ; clock      ; 15.567 ; 15.567 ; Rise       ; clock           ;
; DJump                ; clock      ; 16.358 ; 16.358 ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 24.807 ; 24.807 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 20.222 ; 20.222 ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 20.266 ; 20.266 ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 23.648 ; 23.648 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 21.124 ; 21.124 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 24.807 ; 24.807 ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 21.519 ; 21.519 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 23.049 ; 23.049 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 20.973 ; 20.973 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 21.605 ; 21.605 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 21.650 ; 21.650 ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 20.903 ; 20.903 ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 20.879 ; 20.879 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 20.854 ; 20.854 ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 21.468 ; 21.468 ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 21.588 ; 21.588 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 22.683 ; 22.683 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 21.485 ; 21.485 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 21.752 ; 21.752 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 21.289 ; 21.289 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 22.647 ; 22.647 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 24.781 ; 24.781 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 24.104 ; 24.104 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 23.429 ; 23.429 ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 22.013 ; 22.013 ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 21.731 ; 21.731 ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 23.906 ; 23.906 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 21.267 ; 21.267 ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 21.831 ; 21.831 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 24.070 ; 24.070 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 23.712 ; 23.712 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 22.098 ; 22.098 ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 21.389 ; 21.389 ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 22.529 ; 22.529 ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 19.590 ; 19.590 ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 18.915 ; 18.915 ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 20.674 ; 20.674 ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 19.099 ; 19.099 ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 19.765 ; 19.765 ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 18.439 ; 18.439 ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 20.593 ; 20.593 ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 19.584 ; 19.584 ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 20.121 ; 20.121 ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 19.168 ; 19.168 ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 19.849 ; 19.849 ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 18.439 ; 18.439 ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 22.178 ; 22.178 ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 19.464 ; 19.464 ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 18.858 ; 18.858 ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 19.656 ; 19.656 ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 20.215 ; 20.215 ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 19.673 ; 19.673 ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 20.011 ; 20.011 ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 20.436 ; 20.436 ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 19.229 ; 19.229 ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 20.578 ; 20.578 ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 20.224 ; 20.224 ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 19.553 ; 19.553 ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 19.888 ; 19.888 ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 20.214 ; 20.214 ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 19.364 ; 19.364 ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 20.482 ; 20.482 ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 22.529 ; 22.529 ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 20.429 ; 20.429 ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 19.841 ; 19.841 ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 19.599 ; 19.599 ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 22.642 ; 22.642 ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 19.960 ; 19.960 ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 20.996 ; 20.996 ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 22.291 ; 22.291 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 20.072 ; 20.072 ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 22.368 ; 22.368 ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 21.917 ; 21.917 ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 21.400 ; 21.400 ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 21.679 ; 21.679 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 22.429 ; 22.429 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 19.842 ; 19.842 ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 21.708 ; 21.708 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 21.487 ; 21.487 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 22.335 ; 22.335 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 20.664 ; 20.664 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 20.238 ; 20.238 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 21.916 ; 21.916 ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 21.441 ; 21.441 ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 19.178 ; 19.178 ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 20.806 ; 20.806 ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 22.350 ; 22.350 ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 20.441 ; 20.441 ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 20.087 ; 20.087 ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 21.650 ; 21.650 ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 20.488 ; 20.488 ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 21.651 ; 21.651 ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 22.642 ; 22.642 ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 21.226 ; 21.226 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 20.525 ; 20.525 ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 20.899 ; 20.899 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 20.639 ; 20.639 ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 21.604 ; 21.604 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 18.733 ; 18.733 ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 10.863 ; 10.863 ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 9.011  ; 9.011  ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 8.654  ; 8.654  ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 8.102  ; 8.102  ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 8.470  ; 8.470  ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 9.473  ; 9.473  ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 8.916  ; 8.916  ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 10.423 ; 10.423 ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 8.440  ; 8.440  ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 8.703  ; 8.703  ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 9.597  ; 9.597  ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 9.160  ; 9.160  ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 7.797  ; 7.797  ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 9.078  ; 9.078  ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 10.039 ; 10.039 ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 8.450  ; 8.450  ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 9.092  ; 9.092  ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 10.846 ; 10.846 ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 8.566  ; 8.566  ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 9.648  ; 9.648  ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 8.307  ; 8.307  ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 10.435 ; 10.435 ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 8.720  ; 8.720  ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 8.476  ; 8.476  ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 8.683  ; 8.683  ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 8.666  ; 8.666  ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 8.076  ; 8.076  ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 10.863 ; 10.863 ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 7.914  ; 7.914  ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 7.686  ; 7.686  ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 9.306  ; 9.306  ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 8.291  ; 8.291  ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 7.690  ; 7.690  ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 8.755  ; 8.755  ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 9.306  ; 9.306  ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 9.271  ; 9.271  ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 8.249  ; 8.249  ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 11.293 ; 11.293 ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 9.266  ; 9.266  ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 10.352 ; 10.352 ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 9.713  ; 9.713  ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 9.540  ; 9.540  ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 9.123  ; 9.123  ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 9.441  ; 9.441  ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 8.448  ; 8.448  ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 10.006 ; 10.006 ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 7.821  ; 7.821  ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 8.234  ; 8.234  ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 10.137 ; 10.137 ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 8.660  ; 8.660  ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 9.138  ; 9.138  ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 9.635  ; 9.635  ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 10.948 ; 10.948 ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 9.495  ; 9.495  ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 10.767 ; 10.767 ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 8.127  ; 8.127  ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 10.021 ; 10.021 ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 11.293 ; 11.293 ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 9.439  ; 9.439  ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 9.002  ; 9.002  ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 8.893  ; 8.893  ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 9.923  ; 9.923  ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 10.169 ; 10.169 ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 10.561 ; 10.561 ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 16.650 ; 16.650 ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 15.332 ; 15.332 ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 16.260 ; 16.260 ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 13.520 ; 13.520 ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 14.816 ; 14.816 ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 14.227 ; 14.227 ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 15.104 ; 15.104 ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 15.086 ; 15.086 ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 14.969 ; 14.969 ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 14.812 ; 14.812 ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 14.353 ; 14.353 ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 14.585 ; 14.585 ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 13.631 ; 13.631 ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 16.650 ; 16.650 ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 16.462 ; 16.462 ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 15.458 ; 15.458 ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 14.492 ; 14.492 ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 14.986 ; 14.986 ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 15.057 ; 15.057 ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 14.604 ; 14.604 ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 13.788 ; 13.788 ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 14.437 ; 14.437 ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 13.707 ; 13.707 ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 14.395 ; 14.395 ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 15.930 ; 15.930 ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 14.150 ; 14.150 ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 14.744 ; 14.744 ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 15.973 ; 15.973 ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 14.134 ; 14.134 ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 15.704 ; 15.704 ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 13.724 ; 13.724 ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 16.126 ; 16.126 ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 14.874 ; 14.874 ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 16.825 ; 16.825 ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 15.272 ; 15.272 ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 16.347 ; 16.347 ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 14.912 ; 14.912 ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 16.141 ; 16.141 ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 15.870 ; 15.870 ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 16.374 ; 16.374 ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 14.957 ; 14.957 ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 16.502 ; 16.502 ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 15.097 ; 15.097 ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 14.674 ; 14.674 ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 14.702 ; 14.702 ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 16.825 ; 16.825 ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 16.325 ; 16.325 ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 14.518 ; 14.518 ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 14.299 ; 14.299 ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 15.469 ; 15.469 ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 14.830 ; 14.830 ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 15.385 ; 15.385 ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 15.622 ; 15.622 ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 14.853 ; 14.853 ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 14.786 ; 14.786 ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 15.403 ; 15.403 ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 15.218 ; 15.218 ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 16.696 ; 16.696 ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 15.360 ; 15.360 ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 15.459 ; 15.459 ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 14.264 ; 14.264 ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 14.946 ; 14.946 ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 15.354 ; 15.354 ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 15.170 ; 15.170 ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 16.652 ; 16.652 ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 15.811 ; 15.811 ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 10.769 ; 10.769 ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 10.769 ; 10.769 ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 9.167  ; 9.167  ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
; Flush                ; clock      ; 14.846 ; 14.846 ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 13.139 ; 13.139 ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 12.387 ; 12.387 ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 13.139 ; 13.139 ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 13.723 ; 13.723 ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 11.315 ; 11.315 ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 13.723 ; 13.723 ; Rise       ; clock           ;
; Jump                 ; clock      ; 16.358 ; 16.358 ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 8.917  ; 8.917  ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 9.818  ; 9.818  ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 13.361 ; 13.361 ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 11.504 ; 11.504 ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 12.306 ; 12.306 ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 11.459 ; 11.459 ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 12.882 ; 12.882 ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 11.827 ; 11.827 ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 11.106 ; 11.106 ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 12.702 ; 12.702 ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 12.940 ; 12.940 ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 11.815 ; 11.815 ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 11.175 ; 11.175 ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 11.528 ; 11.528 ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 13.361 ; 13.361 ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 11.111 ; 11.111 ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 11.772 ; 11.772 ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 11.538 ; 11.538 ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 12.068 ; 12.068 ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 11.501 ; 11.501 ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 11.421 ; 11.421 ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 11.477 ; 11.477 ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 10.899 ; 10.899 ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 10.626 ; 10.626 ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 12.444 ; 12.444 ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 12.867 ; 12.867 ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 11.342 ; 11.342 ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 11.716 ; 11.716 ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 12.996 ; 12.996 ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 12.484 ; 12.484 ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 11.217 ; 11.217 ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 10.571 ; 10.571 ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 10.851 ; 10.851 ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 12.169 ; 12.169 ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 11.690 ; 11.690 ; Rise       ; clock           ;
; MEMZero              ; clock      ; 10.228 ; 10.228 ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 10.704 ; 10.704 ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 9.118  ; 9.118  ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 9.053  ; 9.053  ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 8.520  ; 8.520  ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 9.573  ; 9.573  ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 8.482  ; 8.482  ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 8.376  ; 8.376  ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 9.230  ; 9.230  ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 8.242  ; 8.242  ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 9.423  ; 9.423  ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 8.775  ; 8.775  ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 8.290  ; 8.290  ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 7.831  ; 7.831  ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 8.232  ; 8.232  ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 8.308  ; 8.308  ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 9.000  ; 9.000  ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 8.900  ; 8.900  ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 7.889  ; 7.889  ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 8.725  ; 8.725  ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 7.634  ; 7.634  ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 9.377  ; 9.377  ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 8.860  ; 8.860  ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 9.635  ; 9.635  ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 8.449  ; 8.449  ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 8.136  ; 8.136  ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 10.704 ; 10.704 ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 8.131  ; 8.131  ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 7.428  ; 7.428  ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 8.900  ; 8.900  ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 9.751  ; 9.751  ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 8.880  ; 8.880  ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 9.355  ; 9.355  ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 8.612  ; 8.612  ; Rise       ; clock           ;
; OrigPC               ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
; Stall                ; clock      ; 19.051 ; 19.051 ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 12.181 ; 12.181 ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 10.585 ; 10.585 ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 10.555 ; 10.555 ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 10.214 ; 10.214 ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 11.205 ; 11.205 ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 10.064 ; 10.064 ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 10.185 ; 10.185 ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 10.390 ; 10.390 ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 8.973  ; 8.973  ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 10.639 ; 10.639 ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 10.395 ; 10.395 ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 10.252 ; 10.252 ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 10.280 ; 10.280 ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 10.300 ; 10.300 ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 9.599  ; 9.599  ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 11.136 ; 11.136 ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 12.181 ; 12.181 ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 11.925 ; 11.925 ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 11.543 ; 11.543 ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 10.340 ; 10.340 ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 10.252 ; 10.252 ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 11.073 ; 11.073 ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 10.501 ; 10.501 ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 10.543 ; 10.543 ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 10.338 ; 10.338 ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 11.500 ; 11.500 ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 11.335 ; 11.335 ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 11.196 ; 11.196 ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 11.086 ; 11.086 ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 10.907 ; 10.907 ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 9.795  ; 9.795  ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 10.754 ; 10.754 ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 9.099  ; 9.099  ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 9.397  ; 9.397  ; Rise       ; clock           ;
; Zero                 ; clock      ; 54.207 ; 54.207 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 54.457 ; 54.457 ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 52.664 ; 52.664 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 41.727 ; 41.727 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 41.270 ; 41.270 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 37.909 ; 37.909 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 38.245 ; 38.245 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 34.710 ; 34.710 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 24.628 ; 24.628 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 29.508 ; 29.508 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 29.452 ; 29.452 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 31.389 ; 31.389 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 29.288 ; 29.288 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 29.549 ; 29.549 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 30.665 ; 30.665 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 30.962 ; 30.962 ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 31.470 ; 31.470 ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 33.883 ; 33.883 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 38.327 ; 38.327 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 38.048 ; 38.048 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 38.267 ; 38.267 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 42.042 ; 42.042 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 43.342 ; 43.342 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 44.178 ; 44.178 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 43.998 ; 43.998 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 44.924 ; 44.924 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 46.395 ; 46.395 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 48.452 ; 48.452 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 47.821 ; 47.821 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 50.195 ; 50.195 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 49.850 ; 49.850 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 52.538 ; 52.538 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 52.649 ; 52.649 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 54.457 ; 54.457 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 12.279 ; 12.279 ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 10.208 ; 10.208 ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 11.590 ; 11.590 ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 11.075 ; 11.075 ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 12.166 ; 12.166 ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 11.423 ; 11.423 ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 12.093 ; 12.093 ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 11.390 ; 11.390 ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 11.283 ; 11.283 ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 10.896 ; 10.896 ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 10.554 ; 10.554 ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 11.863 ; 11.863 ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 11.425 ; 11.425 ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 11.573 ; 11.573 ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 10.243 ; 10.243 ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 10.805 ; 10.805 ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 10.915 ; 10.915 ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 10.650 ; 10.650 ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 11.256 ; 11.256 ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 11.406 ; 11.406 ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 11.523 ; 11.523 ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 12.279 ; 12.279 ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 10.772 ; 10.772 ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 11.525 ; 11.525 ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 11.589 ; 11.589 ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 11.458 ; 11.458 ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 11.388 ; 11.388 ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 11.911 ; 11.911 ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 11.144 ; 11.144 ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 11.087 ; 11.087 ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 11.456 ; 11.456 ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 11.094 ; 11.094 ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 10.839 ; 10.839 ; Rise       ; clock2          ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALUOperation[*]      ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  ALUOperation[0]     ; clock      ; 5.260 ; 5.260 ; Rise       ; clock           ;
;  ALUOperation[1]     ; clock      ; 5.174 ; 5.174 ; Rise       ; clock           ;
;  ALUOperation[2]     ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  ALUOperation[3]     ; clock      ; 5.311 ; 5.311 ; Rise       ; clock           ;
; BPC[*]               ; clock      ; 6.162 ; 6.162 ; Rise       ; clock           ;
;  BPC[0]              ; clock      ; 6.858 ; 6.858 ; Rise       ; clock           ;
;  BPC[1]              ; clock      ; 7.310 ; 7.310 ; Rise       ; clock           ;
;  BPC[2]              ; clock      ; 6.456 ; 6.456 ; Rise       ; clock           ;
;  BPC[3]              ; clock      ; 6.286 ; 6.286 ; Rise       ; clock           ;
;  BPC[4]              ; clock      ; 6.295 ; 6.295 ; Rise       ; clock           ;
;  BPC[5]              ; clock      ; 6.162 ; 6.162 ; Rise       ; clock           ;
;  BPC[6]              ; clock      ; 6.406 ; 6.406 ; Rise       ; clock           ;
;  BPC[7]              ; clock      ; 6.513 ; 6.513 ; Rise       ; clock           ;
;  BPC[8]              ; clock      ; 6.450 ; 6.450 ; Rise       ; clock           ;
;  BPC[9]              ; clock      ; 6.307 ; 6.307 ; Rise       ; clock           ;
;  BPC[10]             ; clock      ; 6.672 ; 6.672 ; Rise       ; clock           ;
;  BPC[11]             ; clock      ; 6.735 ; 6.735 ; Rise       ; clock           ;
;  BPC[12]             ; clock      ; 6.459 ; 6.459 ; Rise       ; clock           ;
;  BPC[13]             ; clock      ; 6.505 ; 6.505 ; Rise       ; clock           ;
;  BPC[14]             ; clock      ; 6.448 ; 6.448 ; Rise       ; clock           ;
;  BPC[15]             ; clock      ; 6.353 ; 6.353 ; Rise       ; clock           ;
;  BPC[16]             ; clock      ; 6.661 ; 6.661 ; Rise       ; clock           ;
;  BPC[17]             ; clock      ; 6.254 ; 6.254 ; Rise       ; clock           ;
;  BPC[18]             ; clock      ; 6.642 ; 6.642 ; Rise       ; clock           ;
;  BPC[19]             ; clock      ; 7.112 ; 7.112 ; Rise       ; clock           ;
;  BPC[20]             ; clock      ; 6.838 ; 6.838 ; Rise       ; clock           ;
;  BPC[21]             ; clock      ; 6.913 ; 6.913 ; Rise       ; clock           ;
;  BPC[22]             ; clock      ; 6.597 ; 6.597 ; Rise       ; clock           ;
;  BPC[23]             ; clock      ; 6.833 ; 6.833 ; Rise       ; clock           ;
;  BPC[24]             ; clock      ; 7.577 ; 7.577 ; Rise       ; clock           ;
;  BPC[25]             ; clock      ; 6.425 ; 6.425 ; Rise       ; clock           ;
;  BPC[26]             ; clock      ; 7.512 ; 7.512 ; Rise       ; clock           ;
;  BPC[27]             ; clock      ; 6.538 ; 6.538 ; Rise       ; clock           ;
;  BPC[28]             ; clock      ; 6.794 ; 6.794 ; Rise       ; clock           ;
;  BPC[29]             ; clock      ; 6.436 ; 6.436 ; Rise       ; clock           ;
;  BPC[30]             ; clock      ; 6.677 ; 6.677 ; Rise       ; clock           ;
;  BPC[31]             ; clock      ; 6.767 ; 6.767 ; Rise       ; clock           ;
; BproxPC[*]           ; clock      ; 4.986 ; 4.986 ; Rise       ; clock           ;
;  BproxPC[0]          ; clock      ; 5.428 ; 5.428 ; Rise       ; clock           ;
;  BproxPC[1]          ; clock      ; 5.955 ; 5.955 ; Rise       ; clock           ;
;  BproxPC[2]          ; clock      ; 6.415 ; 6.415 ; Rise       ; clock           ;
;  BproxPC[3]          ; clock      ; 5.959 ; 5.959 ; Rise       ; clock           ;
;  BproxPC[4]          ; clock      ; 5.085 ; 5.085 ; Rise       ; clock           ;
;  BproxPC[5]          ; clock      ; 5.742 ; 5.742 ; Rise       ; clock           ;
;  BproxPC[6]          ; clock      ; 5.419 ; 5.419 ; Rise       ; clock           ;
;  BproxPC[7]          ; clock      ; 5.226 ; 5.226 ; Rise       ; clock           ;
;  BproxPC[8]          ; clock      ; 5.410 ; 5.410 ; Rise       ; clock           ;
;  BproxPC[9]          ; clock      ; 5.410 ; 5.410 ; Rise       ; clock           ;
;  BproxPC[10]         ; clock      ; 5.597 ; 5.597 ; Rise       ; clock           ;
;  BproxPC[11]         ; clock      ; 5.858 ; 5.858 ; Rise       ; clock           ;
;  BproxPC[12]         ; clock      ; 6.247 ; 6.247 ; Rise       ; clock           ;
;  BproxPC[13]         ; clock      ; 5.378 ; 5.378 ; Rise       ; clock           ;
;  BproxPC[14]         ; clock      ; 5.888 ; 5.888 ; Rise       ; clock           ;
;  BproxPC[15]         ; clock      ; 5.908 ; 5.908 ; Rise       ; clock           ;
;  BproxPC[16]         ; clock      ; 5.475 ; 5.475 ; Rise       ; clock           ;
;  BproxPC[17]         ; clock      ; 5.334 ; 5.334 ; Rise       ; clock           ;
;  BproxPC[18]         ; clock      ; 5.809 ; 5.809 ; Rise       ; clock           ;
;  BproxPC[19]         ; clock      ; 5.046 ; 5.046 ; Rise       ; clock           ;
;  BproxPC[20]         ; clock      ; 4.986 ; 4.986 ; Rise       ; clock           ;
;  BproxPC[21]         ; clock      ; 5.141 ; 5.141 ; Rise       ; clock           ;
;  BproxPC[22]         ; clock      ; 5.398 ; 5.398 ; Rise       ; clock           ;
;  BproxPC[23]         ; clock      ; 5.901 ; 5.901 ; Rise       ; clock           ;
;  BproxPC[24]         ; clock      ; 5.649 ; 5.649 ; Rise       ; clock           ;
;  BproxPC[25]         ; clock      ; 5.670 ; 5.670 ; Rise       ; clock           ;
;  BproxPC[26]         ; clock      ; 5.794 ; 5.794 ; Rise       ; clock           ;
;  BproxPC[27]         ; clock      ; 5.816 ; 5.816 ; Rise       ; clock           ;
;  BproxPC[28]         ; clock      ; 5.617 ; 5.617 ; Rise       ; clock           ;
;  BproxPC[29]         ; clock      ; 5.740 ; 5.740 ; Rise       ; clock           ;
;  BproxPC[30]         ; clock      ; 5.495 ; 5.495 ; Rise       ; clock           ;
;  BproxPC[31]         ; clock      ; 5.239 ; 5.239 ; Rise       ; clock           ;
; DCtrlBranch[*]       ; clock      ; 7.034 ; 7.034 ; Rise       ; clock           ;
;  DCtrlBranch[0]      ; clock      ; 7.561 ; 7.561 ; Rise       ; clock           ;
;  DCtrlBranch[1]      ; clock      ; 7.034 ; 7.034 ; Rise       ; clock           ;
; DCtrlEscreveMem      ; clock      ; 8.890 ; 8.890 ; Rise       ; clock           ;
; DCtrlEscreveReg      ; clock      ; 7.351 ; 7.351 ; Rise       ; clock           ;
; DCtrlExtent          ; clock      ; 7.095 ; 7.095 ; Rise       ; clock           ;
; DCtrlMemParaReg      ; clock      ; 7.919 ; 7.919 ; Rise       ; clock           ;
; DCtrlOrigALU         ; clock      ; 7.317 ; 7.317 ; Rise       ; clock           ;
; DCtrlRegDst[*]       ; clock      ; 6.701 ; 6.701 ; Rise       ; clock           ;
;  DCtrlRegDst[0]      ; clock      ; 8.184 ; 8.184 ; Rise       ; clock           ;
;  DCtrlRegDst[1]      ; clock      ; 6.701 ; 6.701 ; Rise       ; clock           ;
; DCtrlcontrolJump[*]  ; clock      ; 6.962 ; 6.962 ; Rise       ; clock           ;
;  DCtrlcontrolJump[0] ; clock      ; 6.962 ; 6.962 ; Rise       ; clock           ;
;  DCtrlcontrolJump[1] ; clock      ; 7.227 ; 7.227 ; Rise       ; clock           ;
; DCtrlopALU[*]        ; clock      ; 7.863 ; 7.863 ; Rise       ; clock           ;
;  DCtrlopALU[0]       ; clock      ; 7.863 ; 7.863 ; Rise       ; clock           ;
;  DCtrlopALU[1]       ; clock      ; 8.053 ; 8.053 ; Rise       ; clock           ;
;  DCtrlopALU[2]       ; clock      ; 8.721 ; 8.721 ; Rise       ; clock           ;
; DJAL                 ; clock      ; 7.118 ; 7.118 ; Rise       ; clock           ;
; DJump                ; clock      ; 7.948 ; 7.948 ; Rise       ; clock           ;
; DJumpPC[*]           ; clock      ; 5.709 ; 5.709 ; Rise       ; clock           ;
;  DJumpPC[0]          ; clock      ; 5.990 ; 5.990 ; Rise       ; clock           ;
;  DJumpPC[1]          ; clock      ; 6.044 ; 6.044 ; Rise       ; clock           ;
;  DJumpPC[2]          ; clock      ; 6.524 ; 6.524 ; Rise       ; clock           ;
;  DJumpPC[3]          ; clock      ; 6.457 ; 6.457 ; Rise       ; clock           ;
;  DJumpPC[4]          ; clock      ; 7.457 ; 7.457 ; Rise       ; clock           ;
;  DJumpPC[5]          ; clock      ; 6.394 ; 6.394 ; Rise       ; clock           ;
;  DJumpPC[6]          ; clock      ; 6.890 ; 6.890 ; Rise       ; clock           ;
;  DJumpPC[7]          ; clock      ; 5.864 ; 5.864 ; Rise       ; clock           ;
;  DJumpPC[8]          ; clock      ; 6.306 ; 6.306 ; Rise       ; clock           ;
;  DJumpPC[9]          ; clock      ; 6.297 ; 6.297 ; Rise       ; clock           ;
;  DJumpPC[10]         ; clock      ; 6.080 ; 6.080 ; Rise       ; clock           ;
;  DJumpPC[11]         ; clock      ; 6.429 ; 6.429 ; Rise       ; clock           ;
;  DJumpPC[12]         ; clock      ; 6.033 ; 6.033 ; Rise       ; clock           ;
;  DJumpPC[13]         ; clock      ; 6.381 ; 6.381 ; Rise       ; clock           ;
;  DJumpPC[14]         ; clock      ; 5.973 ; 5.973 ; Rise       ; clock           ;
;  DJumpPC[15]         ; clock      ; 7.075 ; 7.075 ; Rise       ; clock           ;
;  DJumpPC[16]         ; clock      ; 5.709 ; 5.709 ; Rise       ; clock           ;
;  DJumpPC[17]         ; clock      ; 6.070 ; 6.070 ; Rise       ; clock           ;
;  DJumpPC[18]         ; clock      ; 5.833 ; 5.833 ; Rise       ; clock           ;
;  DJumpPC[19]         ; clock      ; 6.147 ; 6.147 ; Rise       ; clock           ;
;  DJumpPC[20]         ; clock      ; 7.429 ; 7.429 ; Rise       ; clock           ;
;  DJumpPC[21]         ; clock      ; 7.553 ; 7.553 ; Rise       ; clock           ;
;  DJumpPC[22]         ; clock      ; 6.975 ; 6.975 ; Rise       ; clock           ;
;  DJumpPC[23]         ; clock      ; 6.572 ; 6.572 ; Rise       ; clock           ;
;  DJumpPC[24]         ; clock      ; 6.466 ; 6.466 ; Rise       ; clock           ;
;  DJumpPC[25]         ; clock      ; 6.599 ; 6.599 ; Rise       ; clock           ;
;  DJumpPC[26]         ; clock      ; 6.146 ; 6.146 ; Rise       ; clock           ;
;  DJumpPC[27]         ; clock      ; 6.158 ; 6.158 ; Rise       ; clock           ;
;  DJumpPC[28]         ; clock      ; 6.841 ; 6.841 ; Rise       ; clock           ;
;  DJumpPC[29]         ; clock      ; 7.437 ; 7.437 ; Rise       ; clock           ;
;  DJumpPC[30]         ; clock      ; 6.977 ; 6.977 ; Rise       ; clock           ;
;  DJumpPC[31]         ; clock      ; 6.443 ; 6.443 ; Rise       ; clock           ;
; DRSDados0[*]         ; clock      ; 4.742 ; 4.742 ; Rise       ; clock           ;
;  DRSDados0[0]        ; clock      ; 5.939 ; 5.939 ; Rise       ; clock           ;
;  DRSDados0[1]        ; clock      ; 5.346 ; 5.346 ; Rise       ; clock           ;
;  DRSDados0[2]        ; clock      ; 5.256 ; 5.256 ; Rise       ; clock           ;
;  DRSDados0[3]        ; clock      ; 5.666 ; 5.666 ; Rise       ; clock           ;
;  DRSDados0[4]        ; clock      ; 5.244 ; 5.244 ; Rise       ; clock           ;
;  DRSDados0[5]        ; clock      ; 5.067 ; 5.067 ; Rise       ; clock           ;
;  DRSDados0[6]        ; clock      ; 5.663 ; 5.663 ; Rise       ; clock           ;
;  DRSDados0[7]        ; clock      ; 5.322 ; 5.322 ; Rise       ; clock           ;
;  DRSDados0[8]        ; clock      ; 5.768 ; 5.768 ; Rise       ; clock           ;
;  DRSDados0[9]        ; clock      ; 5.175 ; 5.175 ; Rise       ; clock           ;
;  DRSDados0[10]       ; clock      ; 5.709 ; 5.709 ; Rise       ; clock           ;
;  DRSDados0[11]       ; clock      ; 5.477 ; 5.477 ; Rise       ; clock           ;
;  DRSDados0[12]       ; clock      ; 6.851 ; 6.851 ; Rise       ; clock           ;
;  DRSDados0[13]       ; clock      ; 5.600 ; 5.600 ; Rise       ; clock           ;
;  DRSDados0[14]       ; clock      ; 4.742 ; 4.742 ; Rise       ; clock           ;
;  DRSDados0[15]       ; clock      ; 5.702 ; 5.702 ; Rise       ; clock           ;
;  DRSDados0[16]       ; clock      ; 5.199 ; 5.199 ; Rise       ; clock           ;
;  DRSDados0[17]       ; clock      ; 5.191 ; 5.191 ; Rise       ; clock           ;
;  DRSDados0[18]       ; clock      ; 5.343 ; 5.343 ; Rise       ; clock           ;
;  DRSDados0[19]       ; clock      ; 5.169 ; 5.169 ; Rise       ; clock           ;
;  DRSDados0[20]       ; clock      ; 4.784 ; 4.784 ; Rise       ; clock           ;
;  DRSDados0[21]       ; clock      ; 5.848 ; 5.848 ; Rise       ; clock           ;
;  DRSDados0[22]       ; clock      ; 5.500 ; 5.500 ; Rise       ; clock           ;
;  DRSDados0[23]       ; clock      ; 5.472 ; 5.472 ; Rise       ; clock           ;
;  DRSDados0[24]       ; clock      ; 5.868 ; 5.868 ; Rise       ; clock           ;
;  DRSDados0[25]       ; clock      ; 5.676 ; 5.676 ; Rise       ; clock           ;
;  DRSDados0[26]       ; clock      ; 5.320 ; 5.320 ; Rise       ; clock           ;
;  DRSDados0[27]       ; clock      ; 5.603 ; 5.603 ; Rise       ; clock           ;
;  DRSDados0[28]       ; clock      ; 6.177 ; 6.177 ; Rise       ; clock           ;
;  DRSDados0[29]       ; clock      ; 5.882 ; 5.882 ; Rise       ; clock           ;
;  DRSDados0[30]       ; clock      ; 5.889 ; 5.889 ; Rise       ; clock           ;
;  DRSDados0[31]       ; clock      ; 5.680 ; 5.680 ; Rise       ; clock           ;
; DRTDados1[*]         ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  DRTDados1[0]        ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  DRTDados1[1]        ; clock      ; 5.317 ; 5.317 ; Rise       ; clock           ;
;  DRTDados1[2]        ; clock      ; 6.015 ; 6.015 ; Rise       ; clock           ;
;  DRTDados1[3]        ; clock      ; 5.175 ; 5.175 ; Rise       ; clock           ;
;  DRTDados1[4]        ; clock      ; 5.841 ; 5.841 ; Rise       ; clock           ;
;  DRTDados1[5]        ; clock      ; 6.059 ; 6.059 ; Rise       ; clock           ;
;  DRTDados1[6]        ; clock      ; 5.506 ; 5.506 ; Rise       ; clock           ;
;  DRTDados1[7]        ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
;  DRTDados1[8]        ; clock      ; 5.385 ; 5.385 ; Rise       ; clock           ;
;  DRTDados1[9]        ; clock      ; 5.367 ; 5.367 ; Rise       ; clock           ;
;  DRTDados1[10]       ; clock      ; 6.175 ; 6.175 ; Rise       ; clock           ;
;  DRTDados1[11]       ; clock      ; 5.799 ; 5.799 ; Rise       ; clock           ;
;  DRTDados1[12]       ; clock      ; 6.341 ; 6.341 ; Rise       ; clock           ;
;  DRTDados1[13]       ; clock      ; 5.782 ; 5.782 ; Rise       ; clock           ;
;  DRTDados1[14]       ; clock      ; 5.438 ; 5.438 ; Rise       ; clock           ;
;  DRTDados1[15]       ; clock      ; 5.708 ; 5.708 ; Rise       ; clock           ;
;  DRTDados1[16]       ; clock      ; 4.864 ; 4.864 ; Rise       ; clock           ;
;  DRTDados1[17]       ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  DRTDados1[18]       ; clock      ; 5.164 ; 5.164 ; Rise       ; clock           ;
;  DRTDados1[19]       ; clock      ; 5.928 ; 5.928 ; Rise       ; clock           ;
;  DRTDados1[20]       ; clock      ; 4.856 ; 4.856 ; Rise       ; clock           ;
;  DRTDados1[21]       ; clock      ; 5.142 ; 5.142 ; Rise       ; clock           ;
;  DRTDados1[22]       ; clock      ; 5.427 ; 5.427 ; Rise       ; clock           ;
;  DRTDados1[23]       ; clock      ; 5.082 ; 5.082 ; Rise       ; clock           ;
;  DRTDados1[24]       ; clock      ; 5.312 ; 5.312 ; Rise       ; clock           ;
;  DRTDados1[25]       ; clock      ; 5.269 ; 5.269 ; Rise       ; clock           ;
;  DRTDados1[26]       ; clock      ; 5.628 ; 5.628 ; Rise       ; clock           ;
;  DRTDados1[27]       ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  DRTDados1[28]       ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
;  DRTDados1[29]       ; clock      ; 4.942 ; 4.942 ; Rise       ; clock           ;
;  DRTDados1[30]       ; clock      ; 5.878 ; 5.878 ; Rise       ; clock           ;
;  DRTDados1[31]       ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
; EXHIGH[*]            ; clock      ; 4.300 ; 4.300 ; Rise       ; clock           ;
;  EXHIGH[0]           ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  EXHIGH[1]           ; clock      ; 4.808 ; 4.808 ; Rise       ; clock           ;
;  EXHIGH[2]           ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
;  EXHIGH[3]           ; clock      ; 4.721 ; 4.721 ; Rise       ; clock           ;
;  EXHIGH[4]           ; clock      ; 5.199 ; 5.199 ; Rise       ; clock           ;
;  EXHIGH[5]           ; clock      ; 5.037 ; 5.037 ; Rise       ; clock           ;
;  EXHIGH[6]           ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  EXHIGH[7]           ; clock      ; 5.643 ; 5.643 ; Rise       ; clock           ;
;  EXHIGH[8]           ; clock      ; 4.623 ; 4.623 ; Rise       ; clock           ;
;  EXHIGH[9]           ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  EXHIGH[10]          ; clock      ; 5.217 ; 5.217 ; Rise       ; clock           ;
;  EXHIGH[11]          ; clock      ; 4.925 ; 4.925 ; Rise       ; clock           ;
;  EXHIGH[12]          ; clock      ; 4.326 ; 4.326 ; Rise       ; clock           ;
;  EXHIGH[13]          ; clock      ; 5.117 ; 5.117 ; Rise       ; clock           ;
;  EXHIGH[14]          ; clock      ; 4.874 ; 4.874 ; Rise       ; clock           ;
;  EXHIGH[15]          ; clock      ; 5.410 ; 5.410 ; Rise       ; clock           ;
;  EXHIGH[16]          ; clock      ; 5.466 ; 5.466 ; Rise       ; clock           ;
;  EXHIGH[17]          ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  EXHIGH[18]          ; clock      ; 4.949 ; 4.949 ; Rise       ; clock           ;
;  EXHIGH[19]          ; clock      ; 5.850 ; 5.850 ; Rise       ; clock           ;
;  EXHIGH[20]          ; clock      ; 4.713 ; 4.713 ; Rise       ; clock           ;
;  EXHIGH[21]          ; clock      ; 5.238 ; 5.238 ; Rise       ; clock           ;
;  EXHIGH[22]          ; clock      ; 4.672 ; 4.672 ; Rise       ; clock           ;
;  EXHIGH[23]          ; clock      ; 5.674 ; 5.674 ; Rise       ; clock           ;
;  EXHIGH[24]          ; clock      ; 4.793 ; 4.793 ; Rise       ; clock           ;
;  EXHIGH[25]          ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  EXHIGH[26]          ; clock      ; 4.729 ; 4.729 ; Rise       ; clock           ;
;  EXHIGH[27]          ; clock      ; 4.737 ; 4.737 ; Rise       ; clock           ;
;  EXHIGH[28]          ; clock      ; 4.513 ; 4.513 ; Rise       ; clock           ;
;  EXHIGH[29]          ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  EXHIGH[30]          ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  EXHIGH[31]          ; clock      ; 4.300 ; 4.300 ; Rise       ; clock           ;
; EXImm[*]             ; clock      ; 4.320 ; 4.320 ; Rise       ; clock           ;
;  EXImm[0]            ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  EXImm[1]            ; clock      ; 4.320 ; 4.320 ; Rise       ; clock           ;
;  EXImm[2]            ; clock      ; 4.744 ; 4.744 ; Rise       ; clock           ;
;  EXImm[3]            ; clock      ; 5.078 ; 5.078 ; Rise       ; clock           ;
;  EXImm[4]            ; clock      ; 5.058 ; 5.058 ; Rise       ; clock           ;
;  EXImm[5]            ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
; EXLOW[*]             ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  EXLOW[0]            ; clock      ; 5.091 ; 5.091 ; Rise       ; clock           ;
;  EXLOW[1]            ; clock      ; 5.629 ; 5.629 ; Rise       ; clock           ;
;  EXLOW[2]            ; clock      ; 5.220 ; 5.220 ; Rise       ; clock           ;
;  EXLOW[3]            ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  EXLOW[4]            ; clock      ; 5.155 ; 5.155 ; Rise       ; clock           ;
;  EXLOW[5]            ; clock      ; 5.099 ; 5.099 ; Rise       ; clock           ;
;  EXLOW[6]            ; clock      ; 5.100 ; 5.100 ; Rise       ; clock           ;
;  EXLOW[7]            ; clock      ; 4.778 ; 4.778 ; Rise       ; clock           ;
;  EXLOW[8]            ; clock      ; 5.487 ; 5.487 ; Rise       ; clock           ;
;  EXLOW[9]            ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  EXLOW[10]           ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  EXLOW[11]           ; clock      ; 5.002 ; 5.002 ; Rise       ; clock           ;
;  EXLOW[12]           ; clock      ; 4.822 ; 4.822 ; Rise       ; clock           ;
;  EXLOW[13]           ; clock      ; 5.470 ; 5.470 ; Rise       ; clock           ;
;  EXLOW[14]           ; clock      ; 4.820 ; 4.820 ; Rise       ; clock           ;
;  EXLOW[15]           ; clock      ; 4.832 ; 4.832 ; Rise       ; clock           ;
;  EXLOW[16]           ; clock      ; 4.941 ; 4.941 ; Rise       ; clock           ;
;  EXLOW[17]           ; clock      ; 5.256 ; 5.256 ; Rise       ; clock           ;
;  EXLOW[18]           ; clock      ; 5.870 ; 5.870 ; Rise       ; clock           ;
;  EXLOW[19]           ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  EXLOW[20]           ; clock      ; 5.301 ; 5.301 ; Rise       ; clock           ;
;  EXLOW[21]           ; clock      ; 5.683 ; 5.683 ; Rise       ; clock           ;
;  EXLOW[22]           ; clock      ; 4.613 ; 4.613 ; Rise       ; clock           ;
;  EXLOW[23]           ; clock      ; 5.520 ; 5.520 ; Rise       ; clock           ;
;  EXLOW[24]           ; clock      ; 5.439 ; 5.439 ; Rise       ; clock           ;
;  EXLOW[25]           ; clock      ; 6.191 ; 6.191 ; Rise       ; clock           ;
;  EXLOW[26]           ; clock      ; 5.198 ; 5.198 ; Rise       ; clock           ;
;  EXLOW[27]           ; clock      ; 4.828 ; 4.828 ; Rise       ; clock           ;
;  EXLOW[28]           ; clock      ; 4.920 ; 4.920 ; Rise       ; clock           ;
;  EXLOW[29]           ; clock      ; 5.286 ; 5.286 ; Rise       ; clock           ;
;  EXLOW[30]           ; clock      ; 5.505 ; 5.505 ; Rise       ; clock           ;
;  EXLOW[31]           ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
; EXULAA[*]            ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
;  EXULAA[0]           ; clock      ; 6.097 ; 6.097 ; Rise       ; clock           ;
;  EXULAA[1]           ; clock      ; 5.544 ; 5.544 ; Rise       ; clock           ;
;  EXULAA[2]           ; clock      ; 5.330 ; 5.330 ; Rise       ; clock           ;
;  EXULAA[3]           ; clock      ; 5.499 ; 5.499 ; Rise       ; clock           ;
;  EXULAA[4]           ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
;  EXULAA[5]           ; clock      ; 4.804 ; 4.804 ; Rise       ; clock           ;
;  EXULAA[6]           ; clock      ; 5.890 ; 5.890 ; Rise       ; clock           ;
;  EXULAA[7]           ; clock      ; 5.450 ; 5.450 ; Rise       ; clock           ;
;  EXULAA[8]           ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  EXULAA[9]           ; clock      ; 5.442 ; 5.442 ; Rise       ; clock           ;
;  EXULAA[10]          ; clock      ; 5.247 ; 5.247 ; Rise       ; clock           ;
;  EXULAA[11]          ; clock      ; 4.413 ; 4.413 ; Rise       ; clock           ;
;  EXULAA[12]          ; clock      ; 5.599 ; 5.599 ; Rise       ; clock           ;
;  EXULAA[13]          ; clock      ; 5.471 ; 5.471 ; Rise       ; clock           ;
;  EXULAA[14]          ; clock      ; 5.846 ; 5.846 ; Rise       ; clock           ;
;  EXULAA[15]          ; clock      ; 4.979 ; 4.979 ; Rise       ; clock           ;
;  EXULAA[16]          ; clock      ; 5.883 ; 5.883 ; Rise       ; clock           ;
;  EXULAA[17]          ; clock      ; 5.605 ; 5.605 ; Rise       ; clock           ;
;  EXULAA[18]          ; clock      ; 5.198 ; 5.198 ; Rise       ; clock           ;
;  EXULAA[19]          ; clock      ; 4.667 ; 4.667 ; Rise       ; clock           ;
;  EXULAA[20]          ; clock      ; 5.116 ; 5.116 ; Rise       ; clock           ;
;  EXULAA[21]          ; clock      ; 4.925 ; 4.925 ; Rise       ; clock           ;
;  EXULAA[22]          ; clock      ; 5.198 ; 5.198 ; Rise       ; clock           ;
;  EXULAA[23]          ; clock      ; 5.889 ; 5.889 ; Rise       ; clock           ;
;  EXULAA[24]          ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  EXULAA[25]          ; clock      ; 5.089 ; 5.089 ; Rise       ; clock           ;
;  EXULAA[26]          ; clock      ; 6.492 ; 6.492 ; Rise       ; clock           ;
;  EXULAA[27]          ; clock      ; 5.196 ; 5.196 ; Rise       ; clock           ;
;  EXULAA[28]          ; clock      ; 5.354 ; 5.354 ; Rise       ; clock           ;
;  EXULAA[29]          ; clock      ; 5.196 ; 5.196 ; Rise       ; clock           ;
;  EXULAA[30]          ; clock      ; 5.724 ; 5.724 ; Rise       ; clock           ;
;  EXULAA[31]          ; clock      ; 5.663 ; 5.663 ; Rise       ; clock           ;
; EXULAB[*]            ; clock      ; 4.949 ; 4.949 ; Rise       ; clock           ;
;  EXULAB[0]           ; clock      ; 5.506 ; 5.506 ; Rise       ; clock           ;
;  EXULAB[1]           ; clock      ; 6.344 ; 6.344 ; Rise       ; clock           ;
;  EXULAB[2]           ; clock      ; 5.746 ; 5.746 ; Rise       ; clock           ;
;  EXULAB[3]           ; clock      ; 5.921 ; 5.921 ; Rise       ; clock           ;
;  EXULAB[4]           ; clock      ; 5.124 ; 5.124 ; Rise       ; clock           ;
;  EXULAB[5]           ; clock      ; 5.570 ; 5.570 ; Rise       ; clock           ;
;  EXULAB[6]           ; clock      ; 5.496 ; 5.496 ; Rise       ; clock           ;
;  EXULAB[7]           ; clock      ; 6.170 ; 6.170 ; Rise       ; clock           ;
;  EXULAB[8]           ; clock      ; 5.536 ; 5.536 ; Rise       ; clock           ;
;  EXULAB[9]           ; clock      ; 5.656 ; 5.656 ; Rise       ; clock           ;
;  EXULAB[10]          ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
;  EXULAB[11]          ; clock      ; 6.347 ; 6.347 ; Rise       ; clock           ;
;  EXULAB[12]          ; clock      ; 5.776 ; 5.776 ; Rise       ; clock           ;
;  EXULAB[13]          ; clock      ; 5.569 ; 5.569 ; Rise       ; clock           ;
;  EXULAB[14]          ; clock      ; 5.420 ; 5.420 ; Rise       ; clock           ;
;  EXULAB[15]          ; clock      ; 5.535 ; 5.535 ; Rise       ; clock           ;
;  EXULAB[16]          ; clock      ; 5.511 ; 5.511 ; Rise       ; clock           ;
;  EXULAB[17]          ; clock      ; 5.883 ; 5.883 ; Rise       ; clock           ;
;  EXULAB[18]          ; clock      ; 5.792 ; 5.792 ; Rise       ; clock           ;
;  EXULAB[19]          ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  EXULAB[20]          ; clock      ; 5.436 ; 5.436 ; Rise       ; clock           ;
;  EXULAB[21]          ; clock      ; 6.070 ; 6.070 ; Rise       ; clock           ;
;  EXULAB[22]          ; clock      ; 5.427 ; 5.427 ; Rise       ; clock           ;
;  EXULAB[23]          ; clock      ; 5.948 ; 5.948 ; Rise       ; clock           ;
;  EXULAB[24]          ; clock      ; 5.477 ; 5.477 ; Rise       ; clock           ;
;  EXULAB[25]          ; clock      ; 5.343 ; 5.343 ; Rise       ; clock           ;
;  EXULAB[26]          ; clock      ; 5.064 ; 5.064 ; Rise       ; clock           ;
;  EXULAB[27]          ; clock      ; 5.247 ; 5.247 ; Rise       ; clock           ;
;  EXULAB[28]          ; clock      ; 4.949 ; 4.949 ; Rise       ; clock           ;
;  EXULAB[29]          ; clock      ; 5.424 ; 5.424 ; Rise       ; clock           ;
;  EXULAB[30]          ; clock      ; 6.155 ; 6.155 ; Rise       ; clock           ;
;  EXULAB[31]          ; clock      ; 6.226 ; 6.226 ; Rise       ; clock           ;
; EXopALU[*]           ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
;  EXopALU[0]          ; clock      ; 5.804 ; 5.804 ; Rise       ; clock           ;
;  EXopALU[1]          ; clock      ; 5.130 ; 5.130 ; Rise       ; clock           ;
;  EXopALU[2]          ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
; Flush                ; clock      ; 5.794 ; 5.794 ; Rise       ; clock           ;
; ForwardA[*]          ; clock      ; 5.455 ; 5.455 ; Rise       ; clock           ;
;  ForwardA[0]         ; clock      ; 5.455 ; 5.455 ; Rise       ; clock           ;
;  ForwardA[1]         ; clock      ; 5.958 ; 5.958 ; Rise       ; clock           ;
; ForwardB[*]          ; clock      ; 4.810 ; 4.810 ; Rise       ; clock           ;
;  ForwardB[0]         ; clock      ; 4.810 ; 4.810 ; Rise       ; clock           ;
;  ForwardB[1]         ; clock      ; 5.819 ; 5.819 ; Rise       ; clock           ;
; Jump                 ; clock      ; 7.948 ; 7.948 ; Rise       ; clock           ;
; MEMBranch[*]         ; clock      ; 4.919 ; 4.919 ; Rise       ; clock           ;
;  MEMBranch[0]        ; clock      ; 4.919 ; 4.919 ; Rise       ; clock           ;
;  MEMBranch[1]        ; clock      ; 5.319 ; 5.319 ; Rise       ; clock           ;
; MEMEscreveMem        ; clock      ; 5.348 ; 5.348 ; Rise       ; clock           ;
; MEMReadValue[*]      ; clock      ; 6.181 ; 6.181 ; Rise       ; clock           ;
;  MEMReadValue[0]     ; clock      ; 6.673 ; 6.673 ; Rise       ; clock           ;
;  MEMReadValue[1]     ; clock      ; 6.989 ; 6.989 ; Rise       ; clock           ;
;  MEMReadValue[2]     ; clock      ; 6.663 ; 6.663 ; Rise       ; clock           ;
;  MEMReadValue[3]     ; clock      ; 7.310 ; 7.310 ; Rise       ; clock           ;
;  MEMReadValue[4]     ; clock      ; 6.801 ; 6.801 ; Rise       ; clock           ;
;  MEMReadValue[5]     ; clock      ; 6.488 ; 6.488 ; Rise       ; clock           ;
;  MEMReadValue[6]     ; clock      ; 7.185 ; 7.185 ; Rise       ; clock           ;
;  MEMReadValue[7]     ; clock      ; 7.219 ; 7.219 ; Rise       ; clock           ;
;  MEMReadValue[8]     ; clock      ; 6.811 ; 6.811 ; Rise       ; clock           ;
;  MEMReadValue[9]     ; clock      ; 6.465 ; 6.465 ; Rise       ; clock           ;
;  MEMReadValue[10]    ; clock      ; 6.586 ; 6.586 ; Rise       ; clock           ;
;  MEMReadValue[11]    ; clock      ; 7.612 ; 7.612 ; Rise       ; clock           ;
;  MEMReadValue[12]    ; clock      ; 6.425 ; 6.425 ; Rise       ; clock           ;
;  MEMReadValue[13]    ; clock      ; 6.761 ; 6.761 ; Rise       ; clock           ;
;  MEMReadValue[14]    ; clock      ; 6.772 ; 6.772 ; Rise       ; clock           ;
;  MEMReadValue[15]    ; clock      ; 6.873 ; 6.873 ; Rise       ; clock           ;
;  MEMReadValue[16]    ; clock      ; 6.550 ; 6.550 ; Rise       ; clock           ;
;  MEMReadValue[17]    ; clock      ; 6.501 ; 6.501 ; Rise       ; clock           ;
;  MEMReadValue[18]    ; clock      ; 6.536 ; 6.536 ; Rise       ; clock           ;
;  MEMReadValue[19]    ; clock      ; 6.391 ; 6.391 ; Rise       ; clock           ;
;  MEMReadValue[20]    ; clock      ; 6.203 ; 6.203 ; Rise       ; clock           ;
;  MEMReadValue[21]    ; clock      ; 7.124 ; 7.124 ; Rise       ; clock           ;
;  MEMReadValue[22]    ; clock      ; 7.246 ; 7.246 ; Rise       ; clock           ;
;  MEMReadValue[23]    ; clock      ; 6.571 ; 6.571 ; Rise       ; clock           ;
;  MEMReadValue[24]    ; clock      ; 6.807 ; 6.807 ; Rise       ; clock           ;
;  MEMReadValue[25]    ; clock      ; 7.337 ; 7.337 ; Rise       ; clock           ;
;  MEMReadValue[26]    ; clock      ; 7.030 ; 7.030 ; Rise       ; clock           ;
;  MEMReadValue[27]    ; clock      ; 6.571 ; 6.571 ; Rise       ; clock           ;
;  MEMReadValue[28]    ; clock      ; 6.181 ; 6.181 ; Rise       ; clock           ;
;  MEMReadValue[29]    ; clock      ; 6.317 ; 6.317 ; Rise       ; clock           ;
;  MEMReadValue[30]    ; clock      ; 6.973 ; 6.973 ; Rise       ; clock           ;
;  MEMReadValue[31]    ; clock      ; 6.722 ; 6.722 ; Rise       ; clock           ;
; MEMZero              ; clock      ; 5.595 ; 5.595 ; Rise       ; clock           ;
; MEMnPC[*]            ; clock      ; 4.160 ; 4.160 ; Rise       ; clock           ;
;  MEMnPC[0]           ; clock      ; 4.916 ; 4.916 ; Rise       ; clock           ;
;  MEMnPC[1]           ; clock      ; 4.832 ; 4.832 ; Rise       ; clock           ;
;  MEMnPC[2]           ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  MEMnPC[3]           ; clock      ; 5.218 ; 5.218 ; Rise       ; clock           ;
;  MEMnPC[4]           ; clock      ; 4.682 ; 4.682 ; Rise       ; clock           ;
;  MEMnPC[5]           ; clock      ; 4.612 ; 4.612 ; Rise       ; clock           ;
;  MEMnPC[6]           ; clock      ; 5.031 ; 5.031 ; Rise       ; clock           ;
;  MEMnPC[7]           ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  MEMnPC[8]           ; clock      ; 5.099 ; 5.099 ; Rise       ; clock           ;
;  MEMnPC[9]           ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  MEMnPC[10]          ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  MEMnPC[11]          ; clock      ; 4.321 ; 4.321 ; Rise       ; clock           ;
;  MEMnPC[12]          ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  MEMnPC[13]          ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  MEMnPC[14]          ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
;  MEMnPC[15]          ; clock      ; 4.948 ; 4.948 ; Rise       ; clock           ;
;  MEMnPC[16]          ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
;  MEMnPC[17]          ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  MEMnPC[18]          ; clock      ; 4.299 ; 4.299 ; Rise       ; clock           ;
;  MEMnPC[19]          ; clock      ; 5.068 ; 5.068 ; Rise       ; clock           ;
;  MEMnPC[20]          ; clock      ; 4.917 ; 4.917 ; Rise       ; clock           ;
;  MEMnPC[21]          ; clock      ; 5.239 ; 5.239 ; Rise       ; clock           ;
;  MEMnPC[22]          ; clock      ; 4.617 ; 4.617 ; Rise       ; clock           ;
;  MEMnPC[23]          ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  MEMnPC[24]          ; clock      ; 5.835 ; 5.835 ; Rise       ; clock           ;
;  MEMnPC[25]          ; clock      ; 4.475 ; 4.475 ; Rise       ; clock           ;
;  MEMnPC[26]          ; clock      ; 4.160 ; 4.160 ; Rise       ; clock           ;
;  MEMnPC[27]          ; clock      ; 4.919 ; 4.919 ; Rise       ; clock           ;
;  MEMnPC[28]          ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  MEMnPC[29]          ; clock      ; 4.881 ; 4.881 ; Rise       ; clock           ;
;  MEMnPC[30]          ; clock      ; 5.147 ; 5.147 ; Rise       ; clock           ;
;  MEMnPC[31]          ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
; OrigPC               ; clock      ; 4.697 ; 4.697 ; Rise       ; clock           ;
; Stall                ; clock      ; 6.264 ; 6.264 ; Rise       ; clock           ;
; WBDadoDeRetorno[*]   ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  WBDadoDeRetorno[0]  ; clock      ; 5.131 ; 5.131 ; Rise       ; clock           ;
;  WBDadoDeRetorno[1]  ; clock      ; 4.682 ; 4.682 ; Rise       ; clock           ;
;  WBDadoDeRetorno[2]  ; clock      ; 4.842 ; 4.842 ; Rise       ; clock           ;
;  WBDadoDeRetorno[3]  ; clock      ; 5.328 ; 5.328 ; Rise       ; clock           ;
;  WBDadoDeRetorno[4]  ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  WBDadoDeRetorno[5]  ; clock      ; 4.822 ; 4.822 ; Rise       ; clock           ;
;  WBDadoDeRetorno[6]  ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  WBDadoDeRetorno[7]  ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  WBDadoDeRetorno[8]  ; clock      ; 5.178 ; 5.178 ; Rise       ; clock           ;
;  WBDadoDeRetorno[9]  ; clock      ; 5.045 ; 5.045 ; Rise       ; clock           ;
;  WBDadoDeRetorno[10] ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  WBDadoDeRetorno[11] ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  WBDadoDeRetorno[12] ; clock      ; 4.983 ; 4.983 ; Rise       ; clock           ;
;  WBDadoDeRetorno[13] ; clock      ; 4.699 ; 4.699 ; Rise       ; clock           ;
;  WBDadoDeRetorno[14] ; clock      ; 4.709 ; 4.709 ; Rise       ; clock           ;
;  WBDadoDeRetorno[15] ; clock      ; 4.898 ; 4.898 ; Rise       ; clock           ;
;  WBDadoDeRetorno[16] ; clock      ; 5.583 ; 5.583 ; Rise       ; clock           ;
;  WBDadoDeRetorno[17] ; clock      ; 5.399 ; 5.399 ; Rise       ; clock           ;
;  WBDadoDeRetorno[18] ; clock      ; 5.294 ; 5.294 ; Rise       ; clock           ;
;  WBDadoDeRetorno[19] ; clock      ; 4.640 ; 4.640 ; Rise       ; clock           ;
;  WBDadoDeRetorno[20] ; clock      ; 4.859 ; 4.859 ; Rise       ; clock           ;
;  WBDadoDeRetorno[21] ; clock      ; 5.003 ; 5.003 ; Rise       ; clock           ;
;  WBDadoDeRetorno[22] ; clock      ; 4.981 ; 4.981 ; Rise       ; clock           ;
;  WBDadoDeRetorno[23] ; clock      ; 5.004 ; 5.004 ; Rise       ; clock           ;
;  WBDadoDeRetorno[24] ; clock      ; 4.927 ; 4.927 ; Rise       ; clock           ;
;  WBDadoDeRetorno[25] ; clock      ; 5.334 ; 5.334 ; Rise       ; clock           ;
;  WBDadoDeRetorno[26] ; clock      ; 5.161 ; 5.161 ; Rise       ; clock           ;
;  WBDadoDeRetorno[27] ; clock      ; 5.139 ; 5.139 ; Rise       ; clock           ;
;  WBDadoDeRetorno[28] ; clock      ; 5.104 ; 5.104 ; Rise       ; clock           ;
;  WBDadoDeRetorno[29] ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  WBDadoDeRetorno[30] ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  WBDadoDeRetorno[31] ; clock      ; 4.694 ; 4.694 ; Rise       ; clock           ;
; WBEscreveReg         ; clock      ; 5.030 ; 5.030 ; Rise       ; clock           ;
; WBMemParaReg         ; clock      ; 5.131 ; 5.131 ; Rise       ; clock           ;
; Zero                 ; clock      ; 6.548 ; 6.548 ; Rise       ; clock           ;
; outALU[*]            ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  outALU[0]           ; clock      ; 6.613 ; 6.613 ; Rise       ; clock           ;
;  outALU[1]           ; clock      ; 6.665 ; 6.665 ; Rise       ; clock           ;
;  outALU[2]           ; clock      ; 6.510 ; 6.510 ; Rise       ; clock           ;
;  outALU[3]           ; clock      ; 5.919 ; 5.919 ; Rise       ; clock           ;
;  outALU[4]           ; clock      ; 5.827 ; 5.827 ; Rise       ; clock           ;
;  outALU[5]           ; clock      ; 6.383 ; 6.383 ; Rise       ; clock           ;
;  outALU[6]           ; clock      ; 5.709 ; 5.709 ; Rise       ; clock           ;
;  outALU[7]           ; clock      ; 6.287 ; 6.287 ; Rise       ; clock           ;
;  outALU[8]           ; clock      ; 6.412 ; 6.412 ; Rise       ; clock           ;
;  outALU[9]           ; clock      ; 6.813 ; 6.813 ; Rise       ; clock           ;
;  outALU[10]          ; clock      ; 6.133 ; 6.133 ; Rise       ; clock           ;
;  outALU[11]          ; clock      ; 5.564 ; 5.564 ; Rise       ; clock           ;
;  outALU[12]          ; clock      ; 5.739 ; 5.739 ; Rise       ; clock           ;
;  outALU[13]          ; clock      ; 5.268 ; 5.268 ; Rise       ; clock           ;
;  outALU[14]          ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  outALU[15]          ; clock      ; 5.963 ; 5.963 ; Rise       ; clock           ;
;  outALU[16]          ; clock      ; 6.448 ; 6.448 ; Rise       ; clock           ;
;  outALU[17]          ; clock      ; 6.057 ; 6.057 ; Rise       ; clock           ;
;  outALU[18]          ; clock      ; 5.921 ; 5.921 ; Rise       ; clock           ;
;  outALU[19]          ; clock      ; 5.900 ; 5.900 ; Rise       ; clock           ;
;  outALU[20]          ; clock      ; 6.826 ; 6.826 ; Rise       ; clock           ;
;  outALU[21]          ; clock      ; 6.513 ; 6.513 ; Rise       ; clock           ;
;  outALU[22]          ; clock      ; 6.473 ; 6.473 ; Rise       ; clock           ;
;  outALU[23]          ; clock      ; 6.990 ; 6.990 ; Rise       ; clock           ;
;  outALU[24]          ; clock      ; 6.417 ; 6.417 ; Rise       ; clock           ;
;  outALU[25]          ; clock      ; 7.078 ; 7.078 ; Rise       ; clock           ;
;  outALU[26]          ; clock      ; 6.435 ; 6.435 ; Rise       ; clock           ;
;  outALU[27]          ; clock      ; 5.872 ; 5.872 ; Rise       ; clock           ;
;  outALU[28]          ; clock      ; 5.697 ; 5.697 ; Rise       ; clock           ;
;  outALU[29]          ; clock      ; 6.766 ; 6.766 ; Rise       ; clock           ;
;  outALU[30]          ; clock      ; 6.345 ; 6.345 ; Rise       ; clock           ;
;  outALU[31]          ; clock      ; 6.261 ; 6.261 ; Rise       ; clock           ;
; BInstruction[*]      ; clock2     ; 5.995 ; 5.995 ; Rise       ; clock2          ;
;  BInstruction[0]     ; clock2     ; 5.995 ; 5.995 ; Rise       ; clock2          ;
;  BInstruction[1]     ; clock2     ; 6.753 ; 6.753 ; Rise       ; clock2          ;
;  BInstruction[2]     ; clock2     ; 6.416 ; 6.416 ; Rise       ; clock2          ;
;  BInstruction[3]     ; clock2     ; 6.862 ; 6.862 ; Rise       ; clock2          ;
;  BInstruction[4]     ; clock2     ; 6.503 ; 6.503 ; Rise       ; clock2          ;
;  BInstruction[5]     ; clock2     ; 6.979 ; 6.979 ; Rise       ; clock2          ;
;  BInstruction[6]     ; clock2     ; 6.515 ; 6.515 ; Rise       ; clock2          ;
;  BInstruction[7]     ; clock2     ; 6.502 ; 6.502 ; Rise       ; clock2          ;
;  BInstruction[8]     ; clock2     ; 6.307 ; 6.307 ; Rise       ; clock2          ;
;  BInstruction[9]     ; clock2     ; 6.184 ; 6.184 ; Rise       ; clock2          ;
;  BInstruction[10]    ; clock2     ; 6.727 ; 6.727 ; Rise       ; clock2          ;
;  BInstruction[11]    ; clock2     ; 6.567 ; 6.567 ; Rise       ; clock2          ;
;  BInstruction[12]    ; clock2     ; 6.722 ; 6.722 ; Rise       ; clock2          ;
;  BInstruction[13]    ; clock2     ; 6.033 ; 6.033 ; Rise       ; clock2          ;
;  BInstruction[14]    ; clock2     ; 6.291 ; 6.291 ; Rise       ; clock2          ;
;  BInstruction[15]    ; clock2     ; 6.347 ; 6.347 ; Rise       ; clock2          ;
;  BInstruction[16]    ; clock2     ; 6.219 ; 6.219 ; Rise       ; clock2          ;
;  BInstruction[17]    ; clock2     ; 6.471 ; 6.471 ; Rise       ; clock2          ;
;  BInstruction[18]    ; clock2     ; 6.562 ; 6.562 ; Rise       ; clock2          ;
;  BInstruction[19]    ; clock2     ; 6.567 ; 6.567 ; Rise       ; clock2          ;
;  BInstruction[20]    ; clock2     ; 6.942 ; 6.942 ; Rise       ; clock2          ;
;  BInstruction[21]    ; clock2     ; 6.322 ; 6.322 ; Rise       ; clock2          ;
;  BInstruction[22]    ; clock2     ; 6.556 ; 6.556 ; Rise       ; clock2          ;
;  BInstruction[23]    ; clock2     ; 6.604 ; 6.604 ; Rise       ; clock2          ;
;  BInstruction[24]    ; clock2     ; 6.509 ; 6.509 ; Rise       ; clock2          ;
;  BInstruction[25]    ; clock2     ; 6.470 ; 6.470 ; Rise       ; clock2          ;
;  BInstruction[26]    ; clock2     ; 6.838 ; 6.838 ; Rise       ; clock2          ;
;  BInstruction[27]    ; clock2     ; 6.471 ; 6.471 ; Rise       ; clock2          ;
;  BInstruction[28]    ; clock2     ; 6.377 ; 6.377 ; Rise       ; clock2          ;
;  BInstruction[29]    ; clock2     ; 6.582 ; 6.582 ; Rise       ; clock2          ;
;  BInstruction[30]    ; clock2     ; 6.379 ; 6.379 ; Rise       ; clock2          ;
;  BInstruction[31]    ; clock2     ; 6.316 ; 6.316 ; Rise       ; clock2          ;
+----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
; clock2     ; clock    ; 320          ; 0        ; 0        ; 0        ;
; clock      ; clock2   ; 80           ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
; clock2     ; clock    ; 320          ; 0        ; 0        ; 0        ;
; clock      ; clock2   ; 80           ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 3204     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 3204     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 492   ; 492   ;
; Unconstrained Output Port Paths ; 15187 ; 15187 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Tue Nov 27 19:42:29 2018
Info: Command: quartus_sta PipelineMIPS -c PipelineMIPS
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PipelineMIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name clock2 clock2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -129.090
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -129.090    -17474.564 clock 
    Info (332119):    -4.751      -346.694 clock2 
Info (332146): Worst-case hold slack is -2.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.626       -56.088 clock 
    Info (332119):     4.615         0.000 clock2 
Info (332146): Worst-case recovery slack is -5.912
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.912     -1611.585 clock 
Info (332146): Worst-case removal slack is -0.489
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.489        -7.298 clock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2437.668 clock 
    Info (332119):    -1.423      -229.060 clock2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -58.343
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -58.343     -7234.800 clock 
    Info (332119):    -1.828      -129.694 clock2 
Info (332146): Worst-case hold slack is -1.414
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.414       -29.000 clock 
    Info (332119):     2.281         0.000 clock2 
Info (332146): Worst-case recovery slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -680.836 clock 
Info (332146): Worst-case removal slack is -0.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.296        -6.116 clock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2462.244 clock 
    Info (332119):    -1.423      -229.060 clock2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4699 megabytes
    Info: Processing ended: Tue Nov 27 19:42:33 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


