Descripción del Funcionamiento:
Divisor de reloj

Genera una señal más lenta a partir del reloj principal de la FPGA (50 MHz) para que el conteo sea visible.
Contador ascendente-descendente

Controlado por enable y up_down.
Puede cargar un valor en paralelo con load.
Se visualizará en los displays de 7 segmentos.
Conversión a 7 segmentos

Se utilizará el  decodificador desarrollado en clase que convierta el valor binario en el formato adecuado para los displays.
