Timing Analyzer report for Giraffe_ADC
Sat Nov 19 08:55:16 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_50M'
 14. Slow 1200mV 85C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk_50M'
 16. Slow 1200mV 85C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Recovery: 'clk_50M'
 19. Slow 1200mV 85C Model Removal: 'clk_50M'
 20. Slow 1200mV 85C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk_50M'
 29. Slow 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Hold: 'clk_50M'
 31. Slow 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Recovery: 'clk_50M'
 34. Slow 1200mV 0C Model Removal: 'clk_50M'
 35. Slow 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk_50M'
 43. Fast 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Hold: 'clk_50M'
 45. Fast 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 47. Fast 1200mV 0C Model Recovery: 'clk_50M'
 48. Fast 1200mV 0C Model Removal: 'clk_50M'
 49. Fast 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths Summary
 64. Clock Status Summary
 65. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; Giraffe_ADC                                             ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.66        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.5%      ;
;     Processor 3            ;   9.1%      ;
;     Processor 4            ;   7.9%      ;
;     Processors 5-12        ;   4.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; SDC File List                                           ;
+---------------------+--------+--------------------------+
; SDC File Path       ; Status ; Read at                  ;
+---------------------+--------+--------------------------+
; Giraffe_ADC.out.sdc ; OK     ; Sat Nov 19 08:55:14 2022 ;
+---------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period     ; Frequency ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+
; clk_50M                                              ; Base      ; 20.000     ; 50.0 MHz  ; 0.000 ; 10.000    ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                        ; { clk_50M }                                              ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 100000.000 ; 0.01 MHz  ; 0.000 ; 50000.000 ; 50.00      ; 5000      ; 1           ;       ;        ;           ;            ; false    ; clk_50M ; u_my_PLL|altpll_component|auto_generated|pll1|inclk[0] ; { u_my_PLL|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 69.02 MHz  ; 69.02 MHz       ; clk_50M                                              ;      ;
; 113.22 MHz ; 113.22 MHz      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 5.511 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 8.053 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 0.349 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.402 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                        ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.859 ; 0.000         ;
; clk_50M                                              ; 13.753 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                        ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 4.128 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 6.823 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clk_50M                                              ; 9.621     ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 49999.708 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50M'                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.511 ; cnt_received[9]                                                                             ; LED_cnt_send[9]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -3.112     ; 9.377      ;
; 5.812 ; cnt_received[5]                                                                             ; LED_cnt_send[5]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -3.112     ; 9.076      ;
; 6.409 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a62~porta_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 0.220      ; 13.869     ;
; 6.431 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a59~porta_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 0.221      ; 13.848     ;
; 6.742 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a375~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.219      ; 13.535     ;
; 6.751 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a378~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.221      ; 13.528     ;
; 6.756 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a135~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.219      ; 13.521     ;
; 6.818 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a341~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.308      ; 14.548     ;
; 6.839 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a336~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.326      ; 14.545     ;
; 6.842 ; cnt_received[0]                                                                             ; LED_cnt_send[0]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -3.107     ; 8.051      ;
; 6.864 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a340~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.291      ; 14.485     ;
; 6.968 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a272~portb_address_reg0 ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.431     ; 12.619     ;
; 6.984 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a36~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.304      ; 14.378     ;
; 7.077 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a119~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.209      ; 13.190     ;
; 7.083 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a93~porta_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 0.205      ; 13.180     ;
; 7.154 ; cnt_received[6]                                                                             ; LED_cnt_send[6]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -3.112     ; 7.734      ;
; 7.193 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a369~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.289      ; 14.154     ;
; 7.193 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a339~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.336      ; 14.201     ;
; 7.212 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a278~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.299      ; 14.145     ;
; 7.297 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a337~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.283      ; 14.044     ;
; 7.299 ; cs.SEND                                                                                     ; LED_state[1]                                                                                ; clk_50M      ; clk_50M     ; 20.000       ; -3.107     ; 7.594      ;
; 7.332 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a336~portb_address_reg0 ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.413     ; 12.273     ;
; 7.332 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a274~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.321      ; 14.047     ;
; 7.370 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a269~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.204      ; 12.892     ;
; 7.374 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a338~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.340      ; 14.024     ;
; 7.375 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a309~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.300      ; 13.983     ;
; 7.382 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a84~portb_address_reg0  ; uart_wdata_reg[4]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.390     ; 12.246     ;
; 7.392 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a266~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 12.883     ;
; 7.397 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a344~portb_address_reg0 ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.437     ; 12.184     ;
; 7.415 ; cnt_received[12]                                                                            ; LED_cnt_send[12]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -3.112     ; 7.473      ;
; 7.418 ; adc_ack_sub                                                                                 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a341~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.308      ; 13.948     ;
; 7.422 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a363~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.196      ; 12.832     ;
; 7.426 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a19~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.308      ; 13.940     ;
; 7.428 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a186~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.189      ; 12.819     ;
; 7.439 ; adc_ack_sub                                                                                 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a336~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.326      ; 13.945     ;
; 7.440 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a256~portb_address_reg0 ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.408     ; 12.170     ;
; 7.451 ; cs.HOLD                                                                                     ; LED_state[1]                                                                                ; clk_50M      ; clk_50M     ; 20.000       ; -3.107     ; 7.442      ;
; 7.464 ; adc_ack_sub                                                                                 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a340~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.291      ; 13.885     ;
; 7.469 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a380~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.216      ; 12.805     ;
; 7.479 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a317~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.236      ; 12.815     ;
; 7.482 ; cnt_received[8]                                                                             ; LED_cnt_send[8]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -3.112     ; 7.406      ;
; 7.489 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a379~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.198      ; 12.767     ;
; 7.496 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a86~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.315      ; 13.877     ;
; 7.501 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a376~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.189      ; 12.746     ;
; 7.505 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a80~portb_address_reg0  ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.444     ; 12.069     ;
; 7.508 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a267~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.236      ; 12.786     ;
; 7.519 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a82~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.316      ; 13.855     ;
; 7.524 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a35~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.335      ; 13.869     ;
; 7.542 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a273~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.320      ; 13.836     ;
; 7.544 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a310~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.321      ; 13.835     ;
; 7.564 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a374~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.298      ; 13.792     ;
; 7.576 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a269~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.204      ; 12.686     ;
; 7.578 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a269~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.204      ; 12.684     ;
; 7.582 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a320~portb_address_reg0 ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.444     ; 11.992     ;
; 7.584 ; adc_ack_sub                                                                                 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a36~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.304      ; 13.778     ;
; 7.588 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a80~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.332      ; 13.802     ;
; 7.592 ; cnt_received[16]                                                                            ; LED_cnt_send[16]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -3.112     ; 7.296      ;
; 7.598 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a266~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 12.677     ;
; 7.600 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a266~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 12.675     ;
; 7.606 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a300~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.159      ; 12.611     ;
; 7.607 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a371~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.259      ; 13.710     ;
; 7.613 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a93~portb_address_reg0  ; uart_wdata_reg[5]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.419     ; 11.986     ;
; 7.641 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a36~portb_address_reg0  ; uart_wdata_reg[4]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.414     ; 11.963     ;
; 7.644 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a277~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.320      ; 13.734     ;
; 7.656 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a315~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.171      ; 12.573     ;
; 7.661 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a284~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.189      ; 12.586     ;
; 7.662 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a387~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.201      ; 12.597     ;
; 7.667 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a32~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.271      ; 13.662     ;
; 7.667 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a299~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.179      ; 12.570     ;
; 7.673 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a346~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.212      ; 12.597     ;
; 7.674 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a68~portb_address_reg0  ; uart_wdata_reg[4]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.391     ; 11.953     ;
; 7.675 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a380~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.216      ; 12.599     ;
; 7.676 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a72~portb_address_reg0  ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.413     ; 11.929     ;
; 7.677 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a380~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.216      ; 12.597     ;
; 7.685 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a317~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.236      ; 12.609     ;
; 7.687 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a317~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.236      ; 12.607     ;
; 7.691 ; cnt_received[6]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a17~porta_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 12.584     ;
; 7.692 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a367~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.171      ; 12.537     ;
; 7.693 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a18~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.330      ; 13.695     ;
; 7.695 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a379~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.198      ; 12.561     ;
; 7.697 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a379~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.198      ; 12.559     ;
; 7.698 ; cnt_received[16]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a269~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.204      ; 12.564     ;
; 7.700 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a295~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.305      ; 13.663     ;
; 7.701 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a326~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.321      ; 13.678     ;
; 7.704 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a285~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.189      ; 12.543     ;
; 7.707 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a376~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.189      ; 12.540     ;
; 7.709 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a376~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.189      ; 12.538     ;
; 7.714 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a267~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.236      ; 12.580     ;
; 7.716 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a69~portb_address_reg0  ; uart_wdata_reg[5]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.416     ; 11.886     ;
; 7.716 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a267~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.236      ; 12.578     ;
; 7.717 ; leds_received                                                                               ; LED_out[1]                                                                                  ; clk_50M      ; clk_50M     ; 20.000       ; -3.107     ; 7.176      ;
; 7.720 ; cnt_received[16]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a266~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.217      ; 12.555     ;
; 7.723 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a33~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.314      ; 13.649     ;
; 7.727 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a17~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.297      ; 13.628     ;
; 7.743 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a276~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.333      ; 13.648     ;
; 7.756 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a129~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.184      ; 12.486     ;
; 7.757 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a366~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.164      ; 12.465     ;
; 7.758 ; leds_uart                                                                                   ; LED_out[2]                                                                                  ; clk_50M      ; clk_50M     ; 20.000       ; -3.107     ; 7.135      ;
; 7.771 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a328~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.246      ; 12.533     ;
; 7.780 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a304~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.267      ; 13.545     ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 8.053 ; cnt_received[15] ; cnt_ena[15] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[1]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[2]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[3]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[4]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[5]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[6]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[7]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[8]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[9]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[10] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[11] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[12] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[13] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.053 ; cnt_received[15] ; cnt_ena[14] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.742      ;
; 8.208 ; cnt_received[13] ; cnt_ena[15] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[1]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[2]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[3]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[4]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[5]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[6]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[7]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[8]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[9]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[10] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[11] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[12] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[13] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.208 ; cnt_received[13] ; cnt_ena[14] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.587      ;
; 8.258 ; cnt_received[14] ; cnt_ena[15] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[1]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[2]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[3]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[4]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[5]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[6]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[7]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[8]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[9]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[10] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[11] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[12] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[13] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.258 ; cnt_received[14] ; cnt_ena[14] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.537      ;
; 8.331 ; cnt_received[15] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.331 ; cnt_received[15] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.462      ;
; 8.397 ; cnt_received[16] ; cnt_ena[15] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[1]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[2]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[3]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[4]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[5]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[6]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[7]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[8]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[9]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[10] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[11] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[12] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[13] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.397 ; cnt_received[16] ; cnt_ena[14] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.398      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[15] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[1]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[2]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[3]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[4]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[5]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[6]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[7]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[8]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[9]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[10] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[11] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[12] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[13] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.472 ; cnt_received[8]  ; cnt_ena[14] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.223     ; 8.323      ;
; 8.486 ; cnt_received[13] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.307      ;
; 8.486 ; cnt_received[13] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.307      ;
; 8.486 ; cnt_received[13] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.307      ;
; 8.486 ; cnt_received[13] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.307      ;
; 8.486 ; cnt_received[13] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.307      ;
; 8.486 ; cnt_received[13] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.307      ;
; 8.486 ; cnt_received[13] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.307      ;
; 8.486 ; cnt_received[13] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.307      ;
; 8.486 ; cnt_received[13] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.225     ; 8.307      ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50M'                                                                                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                                     ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 0.349 ; cnt_received[3]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.435      ; 1.006      ;
; 0.378 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a167~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.436      ; 1.036      ;
; 0.401 ; uart_tx:u_uart_tx|wdata_reg[4]                                            ; uart_tx:u_uart_tx|wdata_reg[4]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; uart_tx:u_uart_tx|wdata_reg[7]                                            ; uart_tx:u_uart_tx|wdata_reg[7]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; uart_tx:u_uart_tx|wdata_reg[6]                                            ; uart_tx:u_uart_tx|wdata_reg[6]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; uart_tx:u_uart_tx|wdata_reg[5]                                            ; uart_tx:u_uart_tx|wdata_reg[5]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; uart_tx:u_uart_tx|wdata_reg[2]                                            ; uart_tx:u_uart_tx|wdata_reg[2]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; uart_tx:u_uart_tx|wdata_reg[3]                                            ; uart_tx:u_uart_tx|wdata_reg[3]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; uart_tx:u_uart_tx|wdata_reg[0]                                            ; uart_tx:u_uart_tx|wdata_reg[0]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; uart_tx:u_uart_tx|wdata_reg[1]                                            ; uart_tx:u_uart_tx|wdata_reg[1]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; leds_uart                                                                 ; leds_uart                                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; leds_received                                                             ; leds_received                                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; uart_wreq_reg                                                             ; uart_wreq_reg                                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; cnt_received[0]                                                           ; cnt_received[0]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cnt_bit[0]                                              ; uart_tx:u_uart_tx|cnt_bit[0]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cnt_bit[1]                                              ; uart_tx:u_uart_tx|cnt_bit[1]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cnt_bit[2]                                              ; uart_tx:u_uart_tx|cnt_bit[2]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cnt_bit[3]                                              ; uart_tx:u_uart_tx|cnt_bit[3]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cs.STOP                                                 ; uart_tx:u_uart_tx|cs.STOP                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cs.IDLE                                                 ; uart_tx:u_uart_tx|cs.IDLE                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cs.DATA                                                 ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.START                                                                  ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cnt_received[7]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.435      ; 1.059      ;
; 0.406 ; uart_cnt_send[0]                                                          ; uart_cnt_send[0]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.674      ;
; 0.410 ; cnt_received[8]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.435      ; 1.067      ;
; 0.418 ; cnt_received[12]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.435      ; 1.075      ;
; 0.427 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.694      ;
; 0.446 ; uart_cnt_send[0]                                                          ; my_memory_rtl_0_bypass[2]                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.714      ;
; 0.454 ; uart_cnt_send[0]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a94~portb_address_reg0  ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.438      ; 1.114      ;
; 0.470 ; cnt_received[4]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.435      ; 1.127      ;
; 0.482 ; uart_tx:u_uart_tx|cnt_bit[0]                                              ; uart_tx:u_uart_tx|cnt_bit[1]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.749      ;
; 0.553 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|addr_store_b[3] ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|address_reg_b[3]                  ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.821      ;
; 0.559 ; cnt_ena[21]                                                               ; cs.SEND                                                                                     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 0.000        ; 3.220      ; 3.965      ;
; 0.563 ; cnt_received[6]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a251~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.449      ; 1.234      ;
; 0.598 ; my_memory_rtl_0_bypass[40]                                                ; uart_wdata_reg[1]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.866      ;
; 0.599 ; my_memory_rtl_0_bypass[46]                                                ; uart_wdata_reg[7]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.867      ;
; 0.599 ; my_memory_rtl_0_bypass[42]                                                ; uart_wdata_reg[3]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.867      ;
; 0.600 ; my_memory_rtl_0_bypass[39]                                                ; uart_wdata_reg[0]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.868      ;
; 0.601 ; my_memory_rtl_0_bypass[45]                                                ; uart_wdata_reg[6]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.869      ;
; 0.601 ; my_memory_rtl_0_bypass[41]                                                ; uart_wdata_reg[2]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.869      ;
; 0.608 ; cnt_received[12]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a251~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.449      ; 1.279      ;
; 0.621 ; cnt_received[2]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a223~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.444      ; 1.287      ;
; 0.645 ; cnt_received[2]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a113~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.444      ; 1.311      ;
; 0.648 ; cnt_received[2]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a311~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.429      ; 1.299      ;
; 0.651 ; uart_cnt_send[6]                                                          ; uart_cnt_send[6]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.083      ; 0.920      ;
; 0.651 ; cnt_received[1]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.435      ; 1.308      ;
; 0.652 ; uart_cnt_send[2]                                                          ; uart_cnt_send[2]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.083      ; 0.921      ;
; 0.652 ; uart_cnt_send[3]                                                          ; uart_cnt_send[3]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.083      ; 0.921      ;
; 0.653 ; uart_cnt_clk[5]                                                           ; uart_cnt_clk[5]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.921      ;
; 0.653 ; uart_cnt_clk[13]                                                          ; uart_cnt_clk[13]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.921      ;
; 0.653 ; uart_cnt_clk[15]                                                          ; uart_cnt_clk[15]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.921      ;
; 0.653 ; uart_cnt_send[4]                                                          ; uart_cnt_send[4]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.083      ; 0.922      ;
; 0.653 ; uart_cnt_send[5]                                                          ; uart_cnt_send[5]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.083      ; 0.922      ;
; 0.653 ; uart_cnt_send[10]                                                         ; uart_cnt_send[10]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.083      ; 0.922      ;
; 0.653 ; uart_cnt_send[11]                                                         ; uart_cnt_send[11]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.083      ; 0.922      ;
; 0.653 ; uart_cnt_send[12]                                                         ; uart_cnt_send[12]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.083      ; 0.922      ;
; 0.653 ; uart_cnt_send[15]                                                         ; uart_cnt_send[15]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.083      ; 0.922      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[3]                                              ; uart_tx:u_uart_tx|cnt_clk[3]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[5]                                              ; uart_tx:u_uart_tx|cnt_clk[5]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[13]                                             ; uart_tx:u_uart_tx|cnt_clk[13]                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_tx:u_uart_tx|cnt_clk[15]                                             ; uart_tx:u_uart_tx|cnt_clk[15]                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_cnt_clk[1]                                                           ; uart_cnt_clk[1]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.922      ;
; 0.654 ; uart_cnt_clk[11]                                                          ; uart_cnt_clk[11]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.922      ;
; 0.654 ; uart_cnt_send[13]                                                         ; uart_cnt_send[13]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.083      ; 0.923      ;
; 0.654 ; uart_cnt_send[14]                                                         ; uart_cnt_send[14]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.083      ; 0.923      ;
; 0.654 ; uart_cnt_send[16]                                                         ; uart_cnt_send[16]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.922      ;
; 0.654 ; uart_cnt_send[22]                                                         ; uart_cnt_send[22]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.922      ;
; 0.654 ; cnt_received[22]                                                          ; cnt_received[22]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.922      ;
; 0.654 ; cnt_received[6]                                                           ; cnt_received[6]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.922      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[1]                                              ; uart_tx:u_uart_tx|cnt_clk[1]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_tx:u_uart_tx|cnt_clk[11]                                             ; uart_tx:u_uart_tx|cnt_clk[11]                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_clk[19]                                                          ; uart_cnt_clk[19]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_clk[21]                                                          ; uart_cnt_clk[21]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_cnt_clk[29]                                                          ; uart_cnt_clk[29]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; cnt_received[15]                                                          ; cnt_received[15]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; cnt_received[14]                                                          ; cnt_received[14]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; cnt_received[13]                                                          ; cnt_received[13]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; cnt_received[3]                                                           ; cnt_received[3]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; cnt_received[2]                                                           ; cnt_received[2]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.923      ;
; 0.656 ; uart_tx:u_uart_tx|cnt_clk[19]                                             ; uart_tx:u_uart_tx|cnt_clk[19]                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_tx:u_uart_tx|cnt_clk[21]                                             ; uart_tx:u_uart_tx|cnt_clk[21]                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_tx:u_uart_tx|cnt_clk[29]                                             ; uart_tx:u_uart_tx|cnt_clk[29]                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_cnt_clk[7]                                                           ; uart_cnt_clk[7]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; uart_cnt_clk[9]                                                           ; uart_cnt_clk[9]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; uart_cnt_clk[17]                                                          ; uart_cnt_clk[17]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_cnt_clk[27]                                                          ; uart_cnt_clk[27]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; uart_cnt_send[19]                                                         ; uart_cnt_send[19]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; uart_cnt_send[20]                                                         ; uart_cnt_send[20]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; uart_cnt_send[21]                                                         ; uart_cnt_send[21]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; uart_cnt_send[29]                                                         ; uart_cnt_send[29]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; cnt_received[19]                                                          ; cnt_received[19]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; cnt_received[29]                                                          ; cnt_received[29]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; cnt_received[21]                                                          ; cnt_received[21]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; cnt_received[20]                                                          ; cnt_received[20]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; cnt_received[18]                                                          ; cnt_received[18]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; cnt_received[4]                                                           ; cnt_received[4]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.082      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[9]                                              ; uart_tx:u_uart_tx|cnt_clk[9]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[6]                                              ; uart_tx:u_uart_tx|cnt_clk[6]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[7]                                              ; uart_tx:u_uart_tx|cnt_clk[7]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_tx:u_uart_tx|cnt_clk[17]                                             ; uart_tx:u_uart_tx|cnt_clk[17]                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.080      ; 0.923      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.402 ; adc_ena_reg       ; adc_ena_reg       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; leds_ena          ; leds_ena          ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cnt_ena[0]        ; cnt_ena[0]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cnt_reset[0]      ; cnt_reset[0]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.640 ; cnt_ena_period[5] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.907      ;
; 0.642 ; cnt_ena_period[7] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.909      ;
; 0.645 ; cnt_ena_period[6] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.912      ;
; 0.646 ; cnt_ena_period[2] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.913      ;
; 0.654 ; cnt_ena[22]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.922      ;
; 0.655 ; cnt_ena[6]        ; cnt_ena[6]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; cnt_ena[16]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; cnt_reset[22]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; cnt_ena[20]       ; cnt_ena[20]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; cnt_ena[15]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_ena[2]        ; cnt_ena[2]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_ena[3]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_ena[18]       ; cnt_ena[18]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; cnt_ena[19]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; cnt_ena[21]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; cnt_ena[29]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; cnt_reset[3]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_reset[2]      ; cnt_reset[2]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_reset[13]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_reset[14]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_reset[15]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; cnt_reset[16]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; cnt_reset[29]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_ena[4]        ; cnt_ena[4]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_ena[8]        ; cnt_ena[8]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_ena[10]       ; cnt_ena[10]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_ena[24]       ; cnt_ena[24]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.925      ;
; 0.657 ; cnt_ena[30]       ; cnt_ena[30]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.925      ;
; 0.657 ; cnt_ena[26]       ; cnt_ena[26]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.925      ;
; 0.657 ; cnt_ena[27]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.925      ;
; 0.657 ; cnt_ena[28]       ; cnt_ena[28]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.925      ;
; 0.657 ; cnt_reset[4]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[10]     ; cnt_reset[10]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[11]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[12]     ; cnt_reset[12]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[18]     ; cnt_reset[18]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[19]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[20]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; cnt_reset[21]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; cnt_reset[30]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; cnt_reset[28]     ; cnt_reset[28]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; cnt_reset[27]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; cnt_ena_period[1] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; cnt_ena[17]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.926      ;
; 0.658 ; cnt_ena[31]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.926      ;
; 0.658 ; cnt_reset[24]     ; cnt_reset[24]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; cnt_reset[26]     ; cnt_reset[26]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; cnt_reset[31]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; cnt_reset[17]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; cnt_ena[7]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; cnt_ena[9]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; cnt_ena[23]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.928      ;
; 0.660 ; cnt_ena[25]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.928      ;
; 0.660 ; cnt_reset[9]      ; cnt_reset[9]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; cnt_reset[23]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; cnt_reset[25]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.672 ; cnt_ena[1]        ; cnt_ena[1]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.939      ;
; 0.672 ; cnt_reset[1]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.939      ;
; 0.679 ; cnt_ena[5]        ; cnt_ena[5]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.946      ;
; 0.816 ; cnt_ena_period[6] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.083      ;
; 0.816 ; cnt_ena_period[6] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.083      ;
; 0.817 ; cnt_ena_period[6] ; cnt_ena_period[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.084      ;
; 0.938 ; cnt_ena_period[7] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.205      ;
; 0.938 ; cnt_ena_period[7] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.205      ;
; 0.939 ; cnt_ena_period[7] ; cnt_ena_period[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.206      ;
; 0.958 ; cnt_ena_period[5] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.225      ;
; 0.972 ; cnt_ena[16]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.240      ;
; 0.972 ; cnt_ena[22]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.240      ;
; 0.972 ; cnt_ena_period[6] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; cnt_ena[2]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; cnt_ena[18]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.241      ;
; 0.973 ; cnt_ena[20]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.241      ;
; 0.973 ; cnt_reset[2]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; cnt_reset[14]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; cnt_reset[16]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; cnt_ena[6]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; cnt_reset[22]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; cnt_ena[10]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_reset[4]      ; cnt_reset[5]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_ena[28]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.242      ;
; 0.974 ; cnt_reset[12]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_ena[26]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.242      ;
; 0.974 ; cnt_reset[10]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_reset[18]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_reset[20]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_ena[30]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.242      ;
; 0.974 ; cnt_ena[8]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_ena[24]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.242      ;
; 0.974 ; cnt_ena[4]        ; cnt_ena[5]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; cnt_ena_period[0] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; cnt_ena_period[1] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; cnt_reset[28]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; cnt_reset[26]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; cnt_reset[30]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; cnt_reset[24]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.976 ; cnt_ena_period[4] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.243      ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 10.859 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.859 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.114     ; 7.045      ;
; 10.987 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.918      ;
; 10.987 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.918      ;
; 10.987 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.918      ;
; 11.036 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.036 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.869      ;
; 11.045 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.045 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.111     ; 6.862      ;
; 11.734 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.168      ;
; 11.734 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.116     ; 6.168      ;
; 11.786 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.118     ; 6.114      ;
; 11.786 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.118     ; 6.114      ;
; 11.786 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.118     ; 6.114      ;
; 11.786 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.118     ; 6.114      ;
; 11.786 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.118     ; 6.114      ;
; 11.786 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.118     ; 6.114      ;
; 11.786 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.118     ; 6.114      ;
; 11.786 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.118     ; 6.114      ;
; 11.786 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.118     ; 6.114      ;
; 11.836 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
; 11.836 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 6.069      ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50M'                                                                                ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 13.753 ; nrst      ; uart_tx:u_uart_tx|cs.IDLE     ; clk_50M      ; clk_50M     ; 20.000       ; 2.978      ; 7.243      ;
; 13.753 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.978      ; 7.243      ;
; 13.753 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.978      ; 7.243      ;
; 13.753 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.978      ; 7.243      ;
; 13.753 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.978      ; 7.243      ;
; 13.753 ; nrst      ; uart_tx:u_uart_tx|cs.START    ; clk_50M      ; clk_50M     ; 20.000       ; 2.978      ; 7.243      ;
; 13.753 ; nrst      ; uart_tx:u_uart_tx|cs.DATA     ; clk_50M      ; clk_50M     ; 20.000       ; 2.978      ; 7.243      ;
; 13.753 ; nrst      ; uart_tx:u_uart_tx|cs.STOP     ; clk_50M      ; clk_50M     ; 20.000       ; 2.978      ; 7.243      ;
; 13.753 ; nrst      ; uart_tx:u_uart_tx|tx_reg      ; clk_50M      ; clk_50M     ; 20.000       ; 2.978      ; 7.243      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[16] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[17] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[18] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[19] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[20] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[21] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[22] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[23] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[24] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[25] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[26] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[27] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[28] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[29] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[30] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.031 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[31] ; clk_50M      ; clk_50M     ; 20.000       ; 2.956      ; 6.943      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[13] ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[14] ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[15] ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.032 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[9]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.969      ; 6.955      ;
; 14.089 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.989      ; 6.918      ;
; 14.089 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 20.000       ; 2.989      ; 6.918      ;
; 14.089 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.989      ; 6.918      ;
; 14.483 ; nrst      ; uart_cnt_clk[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.521      ;
; 14.483 ; nrst      ; uart_cnt_clk[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.521      ;
; 14.483 ; nrst      ; uart_cnt_clk[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.521      ;
; 14.483 ; nrst      ; uart_cnt_clk[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.521      ;
; 14.483 ; nrst      ; uart_cnt_clk[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.521      ;
; 14.483 ; nrst      ; uart_cnt_clk[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.986      ; 6.521      ;
; 14.510 ; nrst      ; my_memory_rtl_0_bypass[6]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.996      ; 6.504      ;
; 14.510 ; nrst      ; my_memory_rtl_0_bypass[8]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.996      ; 6.504      ;
; 14.510 ; nrst      ; my_memory_rtl_0_bypass[14]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.996      ; 6.504      ;
; 14.510 ; nrst      ; my_memory_rtl_0_bypass[16]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.996      ; 6.504      ;
; 14.510 ; nrst      ; my_memory_rtl_0_bypass[10]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.996      ; 6.504      ;
; 14.510 ; nrst      ; my_memory_rtl_0_bypass[12]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.996      ; 6.504      ;
; 14.565 ; nrst      ; uart_cnt_send[0]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.996      ; 6.449      ;
; 14.565 ; nrst      ; my_memory_rtl_0_bypass[4]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.996      ; 6.449      ;
; 14.565 ; nrst      ; my_memory_rtl_0_bypass[2]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.996      ; 6.449      ;
; 14.565 ; nrst      ; my_memory~0                   ; clk_50M      ; clk_50M     ; 20.000       ; 2.996      ; 6.449      ;
; 14.764 ; nrst      ; uart_cnt_send[16]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[24]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[19]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[20]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[21]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[22]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[23]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[25]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[26]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[27]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[29]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[28]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[30]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.764 ; nrst      ; uart_cnt_send[31]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.247      ;
; 14.778 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.233      ;
; 14.778 ; nrst      ; uart_cnt_send[18]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.233      ;
; 14.778 ; nrst      ; uart_cnt_send[17]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.233      ;
; 14.778 ; nrst      ; uart_wreq_reg                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.233      ;
; 14.778 ; nrst      ; leds_uart                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.233      ;
; 14.778 ; nrst      ; cs.HOLD                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.233      ;
; 14.779 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.232      ;
; 14.779 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.232      ;
; 14.779 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.232      ;
; 14.779 ; nrst      ; my_memory_rtl_0_bypass[34]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.232      ;
; 14.779 ; nrst      ; my_memory_rtl_0_bypass[36]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.232      ;
; 14.779 ; nrst      ; my_memory_rtl_0_bypass[38]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.993      ; 6.232      ;
; 14.815 ; nrst      ; uart_cnt_clk[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.985      ; 6.188      ;
; 14.815 ; nrst      ; uart_cnt_clk[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.985      ; 6.188      ;
; 14.815 ; nrst      ; uart_cnt_clk[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.985      ; 6.188      ;
; 14.815 ; nrst      ; uart_cnt_clk[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.985      ; 6.188      ;
; 14.815 ; nrst      ; uart_cnt_clk[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.985      ; 6.188      ;
; 14.815 ; nrst      ; uart_cnt_clk[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.985      ; 6.188      ;
; 14.815 ; nrst      ; uart_cnt_clk[11]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.985      ; 6.188      ;
; 14.815 ; nrst      ; uart_cnt_clk[13]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.985      ; 6.188      ;
; 14.815 ; nrst      ; uart_cnt_clk[14]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.985      ; 6.188      ;
; 14.815 ; nrst      ; uart_cnt_clk[15]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.985      ; 6.188      ;
; 14.818 ; nrst      ; uart_wdata_reg[1]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.991      ; 6.191      ;
; 14.818 ; nrst      ; uart_wdata_reg[3]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.991      ; 6.191      ;
; 14.818 ; nrst      ; uart_wdata_reg[2]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.991      ; 6.191      ;
; 14.818 ; nrst      ; uart_wdata_reg[0]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.991      ; 6.191      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50M'                                                                             ;
+-------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; 4.128 ; nrst      ; NOWA_adc_reg[5]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.080      ; 5.394      ;
; 4.128 ; nrst      ; NOWA_adc_reg[4]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.080      ; 5.394      ;
; 4.128 ; nrst      ; NOWA_adc_reg[3]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.080      ; 5.394      ;
; 4.128 ; nrst      ; NOWA_adc_reg[2]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.080      ; 5.394      ;
; 4.128 ; nrst      ; NOWA_adc_reg[1]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.080      ; 5.394      ;
; 4.128 ; nrst      ; NOWA_adc_reg[8]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.080      ; 5.394      ;
; 4.128 ; nrst      ; NOWA_adc_reg[0]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.080      ; 5.394      ;
; 4.128 ; nrst      ; NOWA_adc_reg[6]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.080      ; 5.394      ;
; 4.128 ; nrst      ; NOWA_adc_reg[7]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.080      ; 5.394      ;
; 4.140 ; nrst      ; cnt_received[10]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[11]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[12]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[13]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[14]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[15]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[3]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[2]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[4]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[5]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[6]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[8]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[7]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[1]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.140 ; nrst      ; cnt_received[9]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.438      ;
; 4.182 ; nrst      ; uart_cnt_clk[28]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[16]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[17]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[18]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[19]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[20]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[21]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[22]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[23]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[24]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[25]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[26]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[27]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[31]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[29]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.182 ; nrst      ; uart_cnt_clk[30]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.097      ; 5.465      ;
; 4.189 ; nrst      ; uart_cnt_send[1]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[2]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[3]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[4]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[5]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[6]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[7]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[8]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[9]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[10]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[11]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[12]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[13]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[14]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.189 ; nrst      ; uart_cnt_send[15]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.111      ; 5.486      ;
; 4.204 ; nrst      ; uart_cnt_clk[1]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.099      ; 5.489      ;
; 4.204 ; nrst      ; uart_cnt_clk[2]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.099      ; 5.489      ;
; 4.204 ; nrst      ; uart_cnt_clk[5]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.099      ; 5.489      ;
; 4.204 ; nrst      ; uart_cnt_clk[7]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.099      ; 5.489      ;
; 4.204 ; nrst      ; uart_cnt_clk[8]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.099      ; 5.489      ;
; 4.204 ; nrst      ; uart_cnt_clk[9]            ; clk_50M      ; clk_50M     ; 0.000        ; 3.099      ; 5.489      ;
; 4.204 ; nrst      ; uart_cnt_clk[11]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.099      ; 5.489      ;
; 4.204 ; nrst      ; uart_cnt_clk[13]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.099      ; 5.489      ;
; 4.204 ; nrst      ; uart_cnt_clk[14]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.099      ; 5.489      ;
; 4.204 ; nrst      ; uart_cnt_clk[15]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.099      ; 5.489      ;
; 4.209 ; nrst      ; cnt_received[16]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[17]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[18]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[19]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[20]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[21]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[22]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[23]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[24]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[25]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[26]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[27]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[28]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[29]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[30]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.209 ; nrst      ; cnt_received[31]           ; clk_50M      ; clk_50M     ; 0.000        ; 3.112      ; 5.507      ;
; 4.211 ; nrst      ; my_memory_rtl_0_bypass[22] ; clk_50M      ; clk_50M     ; 0.000        ; 3.107      ; 5.504      ;
; 4.211 ; nrst      ; my_memory_rtl_0_bypass[24] ; clk_50M      ; clk_50M     ; 0.000        ; 3.107      ; 5.504      ;
; 4.211 ; nrst      ; my_memory_rtl_0_bypass[26] ; clk_50M      ; clk_50M     ; 0.000        ; 3.107      ; 5.504      ;
; 4.211 ; nrst      ; my_memory_rtl_0_bypass[28] ; clk_50M      ; clk_50M     ; 0.000        ; 3.107      ; 5.504      ;
; 4.211 ; nrst      ; my_memory_rtl_0_bypass[30] ; clk_50M      ; clk_50M     ; 0.000        ; 3.107      ; 5.504      ;
; 4.211 ; nrst      ; my_memory_rtl_0_bypass[32] ; clk_50M      ; clk_50M     ; 0.000        ; 3.107      ; 5.504      ;
; 4.211 ; nrst      ; my_memory_rtl_0_bypass[18] ; clk_50M      ; clk_50M     ; 0.000        ; 3.107      ; 5.504      ;
; 4.211 ; nrst      ; my_memory_rtl_0_bypass[20] ; clk_50M      ; clk_50M     ; 0.000        ; 3.107      ; 5.504      ;
; 4.214 ; nrst      ; uart_wdata_reg[1]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.105      ; 5.505      ;
; 4.214 ; nrst      ; uart_wdata_reg[3]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.105      ; 5.505      ;
; 4.214 ; nrst      ; uart_wdata_reg[2]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.105      ; 5.505      ;
; 4.214 ; nrst      ; uart_wdata_reg[0]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.105      ; 5.505      ;
; 4.214 ; nrst      ; uart_wdata_reg[5]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.105      ; 5.505      ;
; 4.214 ; nrst      ; uart_wdata_reg[7]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.105      ; 5.505      ;
; 4.214 ; nrst      ; uart_wdata_reg[6]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.105      ; 5.505      ;
; 4.214 ; nrst      ; uart_wdata_reg[4]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.105      ; 5.505      ;
; 4.232 ; nrst      ; cs.SEND                    ; clk_50M      ; clk_50M     ; 0.000        ; 3.107      ; 5.525      ;
; 4.232 ; nrst      ; uart_cnt_send[18]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.107      ; 5.525      ;
; 4.232 ; nrst      ; uart_cnt_send[17]          ; clk_50M      ; clk_50M     ; 0.000        ; 3.107      ; 5.525      ;
+-------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 6.823 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.823 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 5.382      ;
; 6.880 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 5.434      ;
; 6.880 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 5.434      ;
; 6.880 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 5.434      ;
; 6.880 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 5.434      ;
; 6.880 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 5.434      ;
; 6.880 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 5.434      ;
; 6.880 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 5.434      ;
; 6.880 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 5.434      ;
; 6.880 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.368      ; 5.434      ;
; 6.913 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.469      ;
; 6.913 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.370      ; 5.469      ;
; 7.594 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.594 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 6.155      ;
; 7.606 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.606 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 6.166      ;
; 7.638 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 6.197      ;
; 7.638 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 6.197      ;
; 7.638 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 6.197      ;
; 7.804 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
; 7.804 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.372      ; 6.362      ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 75.72 MHz  ; 75.72 MHz       ; clk_50M                                              ;      ;
; 120.93 MHz ; 120.93 MHz      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 6.793 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 9.187 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 0.346 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.353 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                         ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 11.806 ; 0.000         ;
; clk_50M                                              ; 14.331 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                         ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 3.887 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 6.239 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clk_50M                                              ; 9.641     ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 49999.709 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50M'                                                                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.793 ; cnt_received[9]                                                                             ; LED_cnt_send[9]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -2.828     ; 8.379      ;
; 6.814 ; cnt_received[5]                                                                             ; LED_cnt_send[5]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -2.828     ; 8.358      ;
; 7.178 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a62~porta_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 0.189      ; 13.061     ;
; 7.201 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a59~porta_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 0.190      ; 13.039     ;
; 7.487 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a375~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.186      ; 12.749     ;
; 7.497 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a378~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.187      ; 12.740     ;
; 7.504 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a135~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.188      ; 12.734     ;
; 7.775 ; cnt_received[0]                                                                             ; LED_cnt_send[0]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -2.824     ; 7.401      ;
; 7.800 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a93~porta_address_reg0  ; clk_50M      ; clk_50M     ; 20.000       ; 0.172      ; 12.422     ;
; 7.803 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a119~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.177      ; 12.424     ;
; 8.068 ; cnt_received[6]                                                                             ; LED_cnt_send[6]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -2.828     ; 7.104      ;
; 8.073 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a341~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 2.991      ; 12.968     ;
; 8.088 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a340~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 2.975      ; 12.937     ;
; 8.103 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a336~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.009      ; 12.956     ;
; 8.123 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a363~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.163      ; 12.090     ;
; 8.129 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a272~portb_address_reg0 ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.382     ; 11.508     ;
; 8.132 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a186~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.158      ; 12.076     ;
; 8.200 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a36~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 2.987      ; 12.837     ;
; 8.340 ; cs.SEND                                                                                     ; LED_state[1]                                                                                ; clk_50M      ; clk_50M     ; 20.000       ; -2.824     ; 6.836      ;
; 8.340 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a387~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.168      ; 11.878     ;
; 8.382 ; cnt_received[8]                                                                             ; LED_cnt_send[8]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -2.828     ; 6.790      ;
; 8.403 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a369~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 2.973      ; 12.620     ;
; 8.405 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a339~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.022      ; 12.667     ;
; 8.416 ; cnt_received[12]                                                                            ; LED_cnt_send[12]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -2.828     ; 6.756      ;
; 8.426 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a84~portb_address_reg0  ; uart_wdata_reg[4]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.339     ; 11.254     ;
; 8.427 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a278~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 2.985      ; 12.608     ;
; 8.435 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a129~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.152      ; 11.767     ;
; 8.444 ; cs.HOLD                                                                                     ; LED_state[1]                                                                                ; clk_50M      ; clk_50M     ; 20.000       ; -2.824     ; 6.732      ;
; 8.450 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a337~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 2.966      ; 12.566     ;
; 8.455 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a336~portb_address_reg0 ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.365     ; 11.199     ;
; 8.483 ; cnt_received[16]                                                                            ; LED_cnt_send[16]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -2.827     ; 6.690      ;
; 8.495 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a269~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.171      ; 11.726     ;
; 8.519 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a266~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.185      ; 11.716     ;
; 8.523 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a338~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.024      ; 12.551     ;
; 8.526 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a80~portb_address_reg0  ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.395     ; 11.098     ;
; 8.536 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a274~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.005      ; 12.519     ;
; 8.561 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a309~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 2.984      ; 12.473     ;
; 8.565 ; adc_ack_sub                                                                                 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a341~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 2.991      ; 12.476     ;
; 8.580 ; adc_ack_sub                                                                                 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a340~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 2.975      ; 12.445     ;
; 8.584 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a344~portb_address_reg0 ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.387     ; 11.048     ;
; 8.590 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a256~portb_address_reg0 ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.359     ; 11.070     ;
; 8.595 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a267~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.202      ; 11.657     ;
; 8.599 ; adc_ack_sub                                                                                 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a336~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.009      ; 12.460     ;
; 8.608 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a380~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.182      ; 11.624     ;
; 8.616 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a19~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 2.991      ; 12.425     ;
; 8.621 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a317~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.202      ; 11.631     ;
; 8.622 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a379~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.165      ; 11.593     ;
; 8.628 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a376~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 11.573     ;
; 8.639 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a269~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.171      ; 11.582     ;
; 8.663 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a266~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.185      ; 11.572     ;
; 8.668 ; cnt_received[13]                                                                            ; LED_cnt_send[13]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -2.828     ; 6.504      ;
; 8.669 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a284~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.155      ; 11.536     ;
; 8.672 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a86~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 2.998      ; 12.376     ;
; 8.679 ; cnt_received[9]                                                                             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a367~porta_address_reg0 ; clk_50M      ; clk_50M     ; 20.000       ; 0.136      ; 11.507     ;
; 8.690 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a346~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.180      ; 11.540     ;
; 8.695 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a82~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.001      ; 12.356     ;
; 8.695 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a269~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.171      ; 11.526     ;
; 8.701 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a320~portb_address_reg0 ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.394     ; 10.924     ;
; 8.710 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a285~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.155      ; 11.495     ;
; 8.714 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a35~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.020      ; 12.356     ;
; 8.716 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a310~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.006      ; 12.340     ;
; 8.717 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a367~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.136      ; 11.469     ;
; 8.719 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a266~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.185      ; 11.516     ;
; 8.722 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a36~portb_address_reg0  ; uart_wdata_reg[4]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.364     ; 10.933     ;
; 8.723 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a273~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.005      ; 12.332     ;
; 8.726 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a68~portb_address_reg0  ; uart_wdata_reg[4]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.340     ; 10.953     ;
; 8.726 ; adc_ack_sub                                                                                 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a36~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 2.987      ; 12.311     ;
; 8.730 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a300~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.126      ; 11.446     ;
; 8.736 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a374~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 2.982      ; 12.296     ;
; 8.739 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a267~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.202      ; 11.513     ;
; 8.752 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a380~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.182      ; 11.480     ;
; 8.763 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a371~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 2.940      ; 12.227     ;
; 8.765 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a317~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.202      ; 11.487     ;
; 8.766 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a80~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 3.017      ; 12.301     ;
; 8.766 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a379~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.165      ; 11.449     ;
; 8.767 ; leds_received                                                                               ; LED_out[1]                                                                                  ; clk_50M      ; clk_50M     ; 20.000       ; -2.824     ; 6.409      ;
; 8.772 ; cs.RESET                                                                                    ; LED_state[2]                                                                                ; clk_50M      ; clk_50M     ; 20.000       ; -2.817     ; 6.411      ;
; 8.772 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a376~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 11.429     ;
; 8.780 ; leds_uart                                                                                   ; LED_out[2]                                                                                  ; clk_50M      ; clk_50M     ; 20.000       ; -2.824     ; 6.396      ;
; 8.793 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a299~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.147      ; 11.404     ;
; 8.795 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a267~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.202      ; 11.457     ;
; 8.797 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a366~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.130      ; 11.383     ;
; 8.798 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a47~portb_address_reg0  ; uart_wdata_reg[7]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.407     ; 10.814     ;
; 8.798 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a315~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.136      ; 11.388     ;
; 8.808 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a380~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.182      ; 11.424     ;
; 8.809 ; cnt_received[17]                                                                            ; LED_cnt_send[17]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -2.827     ; 6.364      ;
; 8.811 ; cnt_received[15]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a349~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.173      ; 11.412     ;
; 8.813 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a284~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.155      ; 11.392     ;
; 8.816 ; cnt_received[1]                                                                             ; LED_cnt_send[1]                                                                             ; clk_50M      ; clk_50M     ; 20.000       ; -2.828     ; 6.356      ;
; 8.817 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a277~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 3.005      ; 12.238     ;
; 8.818 ; cnt_received[16]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a269~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.172      ; 11.404     ;
; 8.819 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a93~portb_address_reg0  ; uart_wdata_reg[5]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.369     ; 10.831     ;
; 8.821 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a317~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.202      ; 11.431     ;
; 8.822 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a379~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.165      ; 11.393     ;
; 8.823 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a72~portb_address_reg0  ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.362     ; 10.834     ;
; 8.828 ; cnt_received[14]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a376~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.151      ; 11.373     ;
; 8.830 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a64~portb_address_reg0  ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.369     ; 10.820     ;
; 8.834 ; cnt_received[13]                                                                            ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a346~porta_we_reg       ; clk_50M      ; clk_50M     ; 20.000       ; 0.180      ; 11.396     ;
; 8.839 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a69~portb_address_reg0  ; uart_wdata_reg[5]                                                                           ; clk_50M      ; clk_50M     ; 20.000       ; -0.367     ; 10.813     ;
; 8.840 ; adc_ack                                                                                     ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a32~porta_we_reg        ; clk_50M      ; clk_50M     ; 20.000       ; 2.957      ; 12.167     ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node     ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 9.187 ; cnt_received[15] ; cnt_ena[15] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[1]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[2]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[3]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[4]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[5]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[6]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[7]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[8]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[9]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[10] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[11] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[12] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[13] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.187 ; cnt_received[15] ; cnt_ena[14] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 8.012      ;
; 9.331 ; cnt_received[13] ; cnt_ena[15] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[1]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[2]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[3]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[4]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[5]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[6]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[7]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[8]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[9]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[10] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[11] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[12] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[13] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.331 ; cnt_received[13] ; cnt_ena[14] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.868      ;
; 9.387 ; cnt_received[14] ; cnt_ena[15] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[1]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[2]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[3]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[4]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[5]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[6]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[7]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[8]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[9]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[10] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[11] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[12] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[13] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.387 ; cnt_received[14] ; cnt_ena[14] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.812      ;
; 9.443 ; cnt_received[15] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[30] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[25] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[26] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[27] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[28] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[29] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.443 ; cnt_received[15] ; cnt_ena[31] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.755      ;
; 9.510 ; cnt_received[16] ; cnt_ena[15] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[1]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[2]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[3]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[4]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[5]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[6]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[7]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[8]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[9]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[10] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[11] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[12] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[13] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.510 ; cnt_received[16] ; cnt_ena[14] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.819     ; 7.690      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[15] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[1]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[2]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[3]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[4]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[5]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[6]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[7]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[8]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[9]  ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[10] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[11] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[12] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[13] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.545 ; cnt_received[8]  ; cnt_ena[14] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.820     ; 7.654      ;
; 9.587 ; cnt_received[13] ; cnt_ena[20] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.611      ;
; 9.587 ; cnt_received[13] ; cnt_ena[24] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.611      ;
; 9.587 ; cnt_received[13] ; cnt_ena[16] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.611      ;
; 9.587 ; cnt_received[13] ; cnt_ena[17] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.611      ;
; 9.587 ; cnt_received[13] ; cnt_ena[18] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.611      ;
; 9.587 ; cnt_received[13] ; cnt_ena[19] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.611      ;
; 9.587 ; cnt_received[13] ; cnt_ena[21] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.611      ;
; 9.587 ; cnt_received[13] ; cnt_ena[22] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.611      ;
; 9.587 ; cnt_received[13] ; cnt_ena[23] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.821     ; 7.611      ;
+-------+------------------+-------------+--------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.346 ; cnt_received[3]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.388      ; 0.935      ;
; 0.352 ; leds_uart                                                                 ; leds_uart                                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; uart_wreq_reg                                                             ; uart_wreq_reg                                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[4]                                            ; uart_tx:u_uart_tx|wdata_reg[4]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[7]                                            ; uart_tx:u_uart_tx|wdata_reg[7]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[6]                                            ; uart_tx:u_uart_tx|wdata_reg[6]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[5]                                            ; uart_tx:u_uart_tx|wdata_reg[5]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[2]                                            ; uart_tx:u_uart_tx|wdata_reg[2]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[3]                                            ; uart_tx:u_uart_tx|wdata_reg[3]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[0]                                            ; uart_tx:u_uart_tx|wdata_reg[0]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|wdata_reg[1]                                            ; uart_tx:u_uart_tx|wdata_reg[1]                                                              ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|cnt_bit[0]                                              ; uart_tx:u_uart_tx|cnt_bit[0]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|cnt_bit[1]                                              ; uart_tx:u_uart_tx|cnt_bit[1]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|cnt_bit[2]                                              ; uart_tx:u_uart_tx|cnt_bit[2]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|cnt_bit[3]                                              ; uart_tx:u_uart_tx|cnt_bit[3]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|cs.STOP                                                 ; uart_tx:u_uart_tx|cs.STOP                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|cs.IDLE                                                 ; uart_tx:u_uart_tx|cs.IDLE                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|cs.DATA                                                 ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.START                                                                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; leds_received                                                             ; leds_received                                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cnt_received[0]                                                           ; cnt_received[0]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; uart_cnt_send[0]                                                          ; uart_cnt_send[0]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.608      ;
; 0.375 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a167~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.389      ; 0.965      ;
; 0.393 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.637      ;
; 0.396 ; cnt_received[7]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.388      ; 0.985      ;
; 0.401 ; cnt_received[8]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.388      ; 0.990      ;
; 0.404 ; uart_cnt_send[0]                                                          ; my_memory_rtl_0_bypass[2]                                                                   ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.648      ;
; 0.407 ; cnt_received[12]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.388      ; 0.996      ;
; 0.428 ; uart_cnt_send[0]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a94~portb_address_reg0  ; clk_50M      ; clk_50M     ; 0.000        ; 0.390      ; 1.019      ;
; 0.435 ; uart_tx:u_uart_tx|cnt_bit[0]                                              ; uart_tx:u_uart_tx|cnt_bit[1]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.679      ;
; 0.462 ; cnt_received[4]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.388      ; 1.051      ;
; 0.507 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|addr_store_b[3] ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|address_reg_b[3]                  ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.752      ;
; 0.547 ; my_memory_rtl_0_bypass[40]                                                ; uart_wdata_reg[1]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.791      ;
; 0.547 ; cnt_received[6]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a251~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.400      ; 1.148      ;
; 0.548 ; my_memory_rtl_0_bypass[46]                                                ; uart_wdata_reg[7]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; my_memory_rtl_0_bypass[42]                                                ; uart_wdata_reg[3]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.792      ;
; 0.549 ; my_memory_rtl_0_bypass[39]                                                ; uart_wdata_reg[0]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.793      ;
; 0.549 ; my_memory_rtl_0_bypass[41]                                                ; uart_wdata_reg[2]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.793      ;
; 0.550 ; my_memory_rtl_0_bypass[45]                                                ; uart_wdata_reg[6]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.794      ;
; 0.588 ; cnt_received[12]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a251~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.400      ; 1.189      ;
; 0.596 ; uart_cnt_send[6]                                                          ; uart_cnt_send[6]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.840      ;
; 0.597 ; uart_tx:u_uart_tx|cnt_clk[3]                                              ; uart_tx:u_uart_tx|cnt_clk[3]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_tx:u_uart_tx|cnt_clk[13]                                             ; uart_tx:u_uart_tx|cnt_clk[13]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_tx:u_uart_tx|cnt_clk[15]                                             ; uart_tx:u_uart_tx|cnt_clk[15]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_clk[13]                                                          ; uart_cnt_clk[13]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_clk[15]                                                          ; uart_cnt_clk[15]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_send[3]                                                          ; uart_cnt_send[3]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_send[5]                                                          ; uart_cnt_send[5]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_send[11]                                                         ; uart_cnt_send[11]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; uart_cnt_send[15]                                                         ; uart_cnt_send[15]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; cnt_received[15]                                                          ; cnt_received[15]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.842      ;
; 0.597 ; cnt_received[13]                                                          ; cnt_received[13]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.842      ;
; 0.597 ; cnt_received[6]                                                           ; cnt_received[6]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.842      ;
; 0.597 ; cnt_received[3]                                                           ; cnt_received[3]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.842      ;
; 0.598 ; uart_tx:u_uart_tx|cnt_clk[5]                                              ; uart_tx:u_uart_tx|cnt_clk[5]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_tx:u_uart_tx|cnt_clk[11]                                             ; uart_tx:u_uart_tx|cnt_clk[11]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_cnt_clk[5]                                                           ; uart_cnt_clk[5]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_cnt_clk[11]                                                          ; uart_cnt_clk[11]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_cnt_clk[19]                                                          ; uart_cnt_clk[19]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_cnt_clk[21]                                                          ; uart_cnt_clk[21]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_cnt_clk[29]                                                          ; uart_cnt_clk[29]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; uart_cnt_send[13]                                                         ; uart_cnt_send[13]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; cnt_received[19]                                                          ; cnt_received[19]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.843      ;
; 0.598 ; cnt_received[22]                                                          ; cnt_received[22]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.843      ;
; 0.598 ; cnt_received[29]                                                          ; cnt_received[29]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.843      ;
; 0.598 ; cnt_received[21]                                                          ; cnt_received[21]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.843      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[6]                                              ; uart_tx:u_uart_tx|cnt_clk[6]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[19]                                             ; uart_tx:u_uart_tx|cnt_clk[19]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[21]                                             ; uart_tx:u_uart_tx|cnt_clk[21]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_tx:u_uart_tx|cnt_clk[29]                                             ; uart_tx:u_uart_tx|cnt_clk[29]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_cnt_clk[27]                                                          ; uart_cnt_clk[27]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_clk[31]                                                          ; uart_cnt_clk[31]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[2]                                                          ; uart_cnt_send[2]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[4]                                                          ; uart_cnt_send[4]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[10]                                                         ; uart_cnt_send[10]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[12]                                                         ; uart_cnt_send[12]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[16]                                                         ; uart_cnt_send[16]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[19]                                                         ; uart_cnt_send[19]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[21]                                                         ; uart_cnt_send[21]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[22]                                                         ; uart_cnt_send[22]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; uart_cnt_send[29]                                                         ; uart_cnt_send[29]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_received[31]                                                          ; cnt_received[31]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.844      ;
; 0.599 ; cnt_received[27]                                                          ; cnt_received[27]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.844      ;
; 0.599 ; cnt_received[14]                                                          ; cnt_received[14]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.844      ;
; 0.599 ; cnt_received[2]                                                           ; cnt_received[2]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.844      ;
; 0.600 ; uart_tx:u_uart_tx|cnt_clk[1]                                              ; uart_tx:u_uart_tx|cnt_clk[1]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_tx:u_uart_tx|cnt_clk[27]                                             ; uart_tx:u_uart_tx|cnt_clk[27]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_tx:u_uart_tx|cnt_clk[31]                                             ; uart_tx:u_uart_tx|cnt_clk[31]                                                               ; clk_50M      ; clk_50M     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_cnt_clk[1]                                                           ; uart_cnt_clk[1]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_clk[17]                                                          ; uart_cnt_clk[17]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_clk[22]                                                          ; uart_cnt_clk[22]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_send[14]                                                         ; uart_cnt_send[14]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_send[27]                                                         ; uart_cnt_send[27]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; uart_cnt_send[31]                                                         ; uart_cnt_send[31]                                                                           ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_received[2]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a223~porta_address_reg0 ; clk_50M      ; clk_50M     ; 0.000        ; 0.396      ; 1.197      ;
; 0.600 ; cnt_received[30]                                                          ; cnt_received[30]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.845      ;
; 0.600 ; cnt_received[20]                                                          ; cnt_received[20]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.845      ;
; 0.600 ; cnt_received[18]                                                          ; cnt_received[18]                                                                            ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.845      ;
; 0.600 ; cnt_received[4]                                                           ; cnt_received[4]                                                                             ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 0.845      ;
; 0.601 ; uart_tx:u_uart_tx|cnt_clk[9]                                              ; uart_tx:u_uart_tx|cnt_clk[9]                                                                ; clk_50M      ; clk_50M     ; 0.000        ; 0.073      ; 0.845      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.353 ; adc_ena_reg       ; adc_ena_reg       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; leds_ena          ; leds_ena          ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cnt_ena[0]        ; cnt_ena[0]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cnt_reset[0]      ; cnt_reset[0]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.585 ; cnt_ena_period[5] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; cnt_ena_period[7] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.829      ;
; 0.589 ; cnt_ena_period[6] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.833      ;
; 0.590 ; cnt_ena_period[2] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.834      ;
; 0.598 ; cnt_ena[15]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; cnt_ena[3]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; cnt_ena[6]        ; cnt_ena[6]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; cnt_reset[29]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_ena[19]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_ena[21]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_ena[22]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_ena[29]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_reset[3]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; cnt_reset[13]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; cnt_reset[15]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; cnt_reset[19]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_reset[21]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; cnt_reset[22]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; cnt_reset[31]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_reset[27]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_ena[2]        ; cnt_ena[2]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_ena[16]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_ena[27]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_ena[31]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; cnt_reset[11]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; cnt_reset[16]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; cnt_reset[30]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_ena[20]       ; cnt_ena[20]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_ena[4]        ; cnt_ena[4]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_ena[8]        ; cnt_ena[8]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_ena[10]       ; cnt_ena[10]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_ena[18]       ; cnt_ena[18]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_ena[30]       ; cnt_ena[30]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_reset[2]      ; cnt_reset[2]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_reset[14]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; cnt_reset[18]     ; cnt_reset[18]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601 ; cnt_reset[20]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; cnt_reset[28]     ; cnt_reset[28]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_ena_period[1] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_ena[24]       ; cnt_ena[24]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_ena[17]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_ena[26]       ; cnt_ena[26]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_ena[28]       ; cnt_ena[28]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_reset[4]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_reset[10]     ; cnt_reset[10]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_reset[12]     ; cnt_reset[12]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; cnt_reset[17]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_reset[24]     ; cnt_reset[24]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; cnt_reset[26]     ; cnt_reset[26]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; cnt_ena[7]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; cnt_ena[9]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; cnt_ena[23]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; cnt_ena[25]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; cnt_reset[9]      ; cnt_reset[9]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; cnt_reset[23]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; cnt_reset[25]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.617 ; cnt_ena[1]        ; cnt_ena[1]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.861      ;
; 0.617 ; cnt_ena[5]        ; cnt_ena[5]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.861      ;
; 0.618 ; cnt_reset[1]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.861      ;
; 0.740 ; cnt_ena_period[6] ; cnt_ena_period[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.984      ;
; 0.740 ; cnt_ena_period[6] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.984      ;
; 0.740 ; cnt_ena_period[6] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.984      ;
; 0.853 ; cnt_ena_period[7] ; cnt_ena_period[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.097      ;
; 0.853 ; cnt_ena_period[7] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.097      ;
; 0.853 ; cnt_ena_period[7] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.097      ;
; 0.871 ; cnt_ena_period[5] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.115      ;
; 0.877 ; cnt_ena_period[6] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.121      ;
; 0.879 ; cnt_ena_period[0] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.123      ;
; 0.881 ; cnt_ena_period[4] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.125      ;
; 0.884 ; cnt_ena[6]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.128      ;
; 0.885 ; cnt_ena[22]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.129      ;
; 0.885 ; cnt_reset[22]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.129      ;
; 0.886 ; cnt_ena[3]        ; cnt_ena[4]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; cnt_ena[2]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_ena[16]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_reset[16]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_ena[21]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_reset[21]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_ena[15]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; cnt_reset[15]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; cnt_reset[29]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_ena[19]       ; cnt_ena[20]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_ena[29]       ; cnt_ena[30]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_reset[13]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; cnt_reset[19]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.887 ; cnt_reset[3]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; cnt_ena[10]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_ena[18]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_ena[20]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_reset[2]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; cnt_reset[14]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; cnt_reset[18]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_reset[20]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_reset[30]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_ena[30]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888 ; cnt_ena[8]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 11.806 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.806 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.006      ; 6.219      ;
; 11.923 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.103      ;
; 11.923 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.103      ;
; 11.923 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.103      ;
; 11.963 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.963 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 6.063      ;
; 11.970 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 11.970 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.008      ; 6.057      ;
; 12.596 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.004      ; 5.427      ;
; 12.596 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.004      ; 5.427      ;
; 12.650 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.002      ; 5.371      ;
; 12.650 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.002      ; 5.371      ;
; 12.650 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.002      ; 5.371      ;
; 12.650 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.002      ; 5.371      ;
; 12.650 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.002      ; 5.371      ;
; 12.650 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.002      ; 5.371      ;
; 12.650 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.002      ; 5.371      ;
; 12.650 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.002      ; 5.371      ;
; 12.650 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.002      ; 5.371      ;
; 12.694 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
; 12.694 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; 0.007      ; 5.332      ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50M'                                                                                 ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 14.331 ; nrst      ; uart_tx:u_uart_tx|cs.IDLE     ; clk_50M      ; clk_50M     ; 20.000       ; 2.707      ; 6.395      ;
; 14.331 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.707      ; 6.395      ;
; 14.331 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.707      ; 6.395      ;
; 14.331 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.707      ; 6.395      ;
; 14.331 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.707      ; 6.395      ;
; 14.331 ; nrst      ; uart_tx:u_uart_tx|cs.START    ; clk_50M      ; clk_50M     ; 20.000       ; 2.707      ; 6.395      ;
; 14.331 ; nrst      ; uart_tx:u_uart_tx|cs.DATA     ; clk_50M      ; clk_50M     ; 20.000       ; 2.707      ; 6.395      ;
; 14.331 ; nrst      ; uart_tx:u_uart_tx|cs.STOP     ; clk_50M      ; clk_50M     ; 20.000       ; 2.707      ; 6.395      ;
; 14.331 ; nrst      ; uart_tx:u_uart_tx|tx_reg      ; clk_50M      ; clk_50M     ; 20.000       ; 2.707      ; 6.395      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[16] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[17] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[18] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[19] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[20] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[21] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[22] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[23] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[24] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[25] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[26] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[27] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[28] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[29] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[30] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.576 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[31] ; clk_50M      ; clk_50M     ; 20.000       ; 2.684      ; 6.127      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[13] ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[14] ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[15] ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.579 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[9]  ; clk_50M      ; clk_50M     ; 20.000       ; 2.697      ; 6.137      ;
; 14.632 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.716      ; 6.103      ;
; 14.632 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 20.000       ; 2.716      ; 6.103      ;
; 14.632 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.716      ; 6.103      ;
; 14.988 ; nrst      ; uart_cnt_clk[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.716      ; 5.747      ;
; 14.988 ; nrst      ; uart_cnt_clk[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.716      ; 5.747      ;
; 14.988 ; nrst      ; uart_cnt_clk[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.716      ; 5.747      ;
; 14.988 ; nrst      ; uart_cnt_clk[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.716      ; 5.747      ;
; 14.988 ; nrst      ; uart_cnt_clk[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.716      ; 5.747      ;
; 14.988 ; nrst      ; uart_cnt_clk[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.716      ; 5.747      ;
; 15.019 ; nrst      ; my_memory_rtl_0_bypass[6]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.725      ; 5.725      ;
; 15.019 ; nrst      ; my_memory_rtl_0_bypass[8]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.725      ; 5.725      ;
; 15.019 ; nrst      ; my_memory_rtl_0_bypass[14]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.725      ; 5.725      ;
; 15.019 ; nrst      ; my_memory_rtl_0_bypass[16]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.725      ; 5.725      ;
; 15.019 ; nrst      ; my_memory_rtl_0_bypass[10]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.725      ; 5.725      ;
; 15.019 ; nrst      ; my_memory_rtl_0_bypass[12]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.725      ; 5.725      ;
; 15.066 ; nrst      ; uart_cnt_send[0]              ; clk_50M      ; clk_50M     ; 20.000       ; 2.724      ; 5.677      ;
; 15.066 ; nrst      ; my_memory_rtl_0_bypass[4]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.724      ; 5.677      ;
; 15.066 ; nrst      ; my_memory_rtl_0_bypass[2]     ; clk_50M      ; clk_50M     ; 20.000       ; 2.724      ; 5.677      ;
; 15.066 ; nrst      ; my_memory~0                   ; clk_50M      ; clk_50M     ; 20.000       ; 2.724      ; 5.677      ;
; 15.244 ; nrst      ; uart_cnt_send[16]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[24]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[19]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[20]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[21]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[22]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[23]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[25]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[26]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[27]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[29]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[28]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[30]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.244 ; nrst      ; uart_cnt_send[31]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.498      ;
; 15.254 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.488      ;
; 15.254 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.488      ;
; 15.254 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.488      ;
; 15.254 ; nrst      ; my_memory_rtl_0_bypass[34]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.488      ;
; 15.254 ; nrst      ; my_memory_rtl_0_bypass[36]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.488      ;
; 15.254 ; nrst      ; my_memory_rtl_0_bypass[38]    ; clk_50M      ; clk_50M     ; 20.000       ; 2.723      ; 5.488      ;
; 15.256 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.722      ; 5.485      ;
; 15.256 ; nrst      ; uart_cnt_send[18]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.722      ; 5.485      ;
; 15.256 ; nrst      ; uart_cnt_send[17]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.722      ; 5.485      ;
; 15.256 ; nrst      ; uart_wreq_reg                 ; clk_50M      ; clk_50M     ; 20.000       ; 2.722      ; 5.485      ;
; 15.256 ; nrst      ; leds_uart                     ; clk_50M      ; clk_50M     ; 20.000       ; 2.722      ; 5.485      ;
; 15.256 ; nrst      ; cs.HOLD                       ; clk_50M      ; clk_50M     ; 20.000       ; 2.722      ; 5.485      ;
; 15.286 ; nrst      ; uart_wdata_reg[1]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.718      ; 5.451      ;
; 15.286 ; nrst      ; uart_wdata_reg[3]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.718      ; 5.451      ;
; 15.286 ; nrst      ; uart_wdata_reg[2]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.718      ; 5.451      ;
; 15.286 ; nrst      ; uart_wdata_reg[0]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.718      ; 5.451      ;
; 15.286 ; nrst      ; uart_wdata_reg[5]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.718      ; 5.451      ;
; 15.286 ; nrst      ; uart_wdata_reg[7]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.718      ; 5.451      ;
; 15.286 ; nrst      ; uart_wdata_reg[6]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.718      ; 5.451      ;
; 15.286 ; nrst      ; uart_wdata_reg[4]             ; clk_50M      ; clk_50M     ; 20.000       ; 2.718      ; 5.451      ;
; 15.290 ; nrst      ; uart_cnt_clk[1]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.715      ; 5.444      ;
; 15.290 ; nrst      ; uart_cnt_clk[2]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.715      ; 5.444      ;
; 15.290 ; nrst      ; uart_cnt_clk[5]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.715      ; 5.444      ;
; 15.290 ; nrst      ; uart_cnt_clk[7]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.715      ; 5.444      ;
; 15.290 ; nrst      ; uart_cnt_clk[8]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.715      ; 5.444      ;
; 15.290 ; nrst      ; uart_cnt_clk[9]               ; clk_50M      ; clk_50M     ; 20.000       ; 2.715      ; 5.444      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50M'                                                                              ;
+-------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; 3.887 ; nrst      ; NOWA_adc_reg[5]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.854      ;
; 3.887 ; nrst      ; NOWA_adc_reg[4]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.854      ;
; 3.887 ; nrst      ; NOWA_adc_reg[3]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.854      ;
; 3.887 ; nrst      ; NOWA_adc_reg[2]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.854      ;
; 3.887 ; nrst      ; NOWA_adc_reg[1]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.854      ;
; 3.887 ; nrst      ; NOWA_adc_reg[8]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.854      ;
; 3.887 ; nrst      ; NOWA_adc_reg[0]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.854      ;
; 3.887 ; nrst      ; NOWA_adc_reg[6]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.854      ;
; 3.887 ; nrst      ; NOWA_adc_reg[7]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.796      ; 4.854      ;
; 3.901 ; nrst      ; cnt_received[10]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[11]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[12]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[13]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[14]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[15]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[3]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[2]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[4]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[5]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[6]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[8]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[7]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[1]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.901 ; nrst      ; cnt_received[9]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.828      ; 4.900      ;
; 3.940 ; nrst      ; uart_cnt_clk[28]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[16]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[17]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[18]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[19]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[20]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[21]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[22]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[23]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[24]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[25]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[26]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[27]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[31]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[29]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.940 ; nrst      ; uart_cnt_clk[30]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.812      ; 4.923      ;
; 3.946 ; nrst      ; uart_cnt_send[1]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[2]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[3]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[4]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[5]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[6]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[7]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[8]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[9]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[10]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[11]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[12]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[13]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[14]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.946 ; nrst      ; uart_cnt_send[15]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.825      ; 4.942      ;
; 3.960 ; nrst      ; cnt_received[16]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[17]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[18]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[19]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[20]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[21]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[22]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[23]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[24]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[25]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[26]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[27]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[28]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[29]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[30]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.960 ; nrst      ; cnt_received[31]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.827      ; 4.958      ;
; 3.961 ; nrst      ; uart_cnt_clk[1]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.816      ; 4.948      ;
; 3.961 ; nrst      ; uart_cnt_clk[2]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.816      ; 4.948      ;
; 3.961 ; nrst      ; uart_cnt_clk[5]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.816      ; 4.948      ;
; 3.961 ; nrst      ; uart_cnt_clk[7]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.816      ; 4.948      ;
; 3.961 ; nrst      ; uart_cnt_clk[8]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.816      ; 4.948      ;
; 3.961 ; nrst      ; uart_cnt_clk[9]            ; clk_50M      ; clk_50M     ; 0.000        ; 2.816      ; 4.948      ;
; 3.961 ; nrst      ; uart_cnt_clk[11]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.816      ; 4.948      ;
; 3.961 ; nrst      ; uart_cnt_clk[13]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.816      ; 4.948      ;
; 3.961 ; nrst      ; uart_cnt_clk[14]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.816      ; 4.948      ;
; 3.961 ; nrst      ; uart_cnt_clk[15]           ; clk_50M      ; clk_50M     ; 0.000        ; 2.816      ; 4.948      ;
; 3.965 ; nrst      ; my_memory_rtl_0_bypass[22] ; clk_50M      ; clk_50M     ; 0.000        ; 2.823      ; 4.959      ;
; 3.965 ; nrst      ; my_memory_rtl_0_bypass[24] ; clk_50M      ; clk_50M     ; 0.000        ; 2.823      ; 4.959      ;
; 3.965 ; nrst      ; my_memory_rtl_0_bypass[26] ; clk_50M      ; clk_50M     ; 0.000        ; 2.823      ; 4.959      ;
; 3.965 ; nrst      ; my_memory_rtl_0_bypass[28] ; clk_50M      ; clk_50M     ; 0.000        ; 2.823      ; 4.959      ;
; 3.965 ; nrst      ; my_memory_rtl_0_bypass[30] ; clk_50M      ; clk_50M     ; 0.000        ; 2.823      ; 4.959      ;
; 3.965 ; nrst      ; my_memory_rtl_0_bypass[32] ; clk_50M      ; clk_50M     ; 0.000        ; 2.823      ; 4.959      ;
; 3.965 ; nrst      ; my_memory_rtl_0_bypass[18] ; clk_50M      ; clk_50M     ; 0.000        ; 2.823      ; 4.959      ;
; 3.965 ; nrst      ; my_memory_rtl_0_bypass[20] ; clk_50M      ; clk_50M     ; 0.000        ; 2.823      ; 4.959      ;
; 3.970 ; nrst      ; uart_wdata_reg[1]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.819      ; 4.960      ;
; 3.970 ; nrst      ; uart_wdata_reg[3]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.819      ; 4.960      ;
; 3.970 ; nrst      ; uart_wdata_reg[2]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.819      ; 4.960      ;
; 3.970 ; nrst      ; uart_wdata_reg[0]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.819      ; 4.960      ;
; 3.970 ; nrst      ; uart_wdata_reg[5]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.819      ; 4.960      ;
; 3.970 ; nrst      ; uart_wdata_reg[7]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.819      ; 4.960      ;
; 3.970 ; nrst      ; uart_wdata_reg[6]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.819      ; 4.960      ;
; 3.970 ; nrst      ; uart_wdata_reg[4]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.819      ; 4.960      ;
; 3.985 ; nrst      ; cs.SEND                    ; clk_50M      ; clk_50M     ; 0.000        ; 2.824      ; 4.980      ;
; 3.985 ; nrst      ; uart_cnt_send[18]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.824      ; 4.980      ;
; 3.985 ; nrst      ; uart_cnt_send[17]          ; clk_50M      ; clk_50M     ; 0.000        ; 2.824      ; 4.980      ;
+-------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 6.239 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.239 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 4.847      ;
; 6.288 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 4.892      ;
; 6.288 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 4.892      ;
; 6.288 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 4.892      ;
; 6.288 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 4.892      ;
; 6.288 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 4.892      ;
; 6.288 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 4.892      ;
; 6.288 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 4.892      ;
; 6.288 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 4.892      ;
; 6.288 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 4.892      ;
; 6.320 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 4.926      ;
; 6.320 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 4.926      ;
; 6.947 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.947 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 5.557      ;
; 6.961 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.961 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.570      ;
; 6.989 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.598      ;
; 6.989 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.598      ;
; 6.989 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 5.598      ;
; 7.146 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
; 7.146 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 5.754      ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clk_50M                                              ; 10.949 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 12.747 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 0.024 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.181 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                         ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 13.797 ; 0.000         ;
; clk_50M                                              ; 15.387 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                         ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; clk_50M                                              ; 2.973 ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 4.467 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clk_50M                                              ; 9.371     ; 0.000         ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 49999.779 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50M'                                                                                                                                                   ;
+--------+------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.949 ; cnt_received[9]  ; LED_cnt_send[9]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -1.668     ; 5.383      ;
; 11.224 ; cnt_received[5]  ; LED_cnt_send[5]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -1.668     ; 5.108      ;
; 11.426 ; calib_ena_FPGA   ; calib_ena_adc                                                                         ; clk_50M      ; clk_50M     ; 20.000       ; 0.000      ; 4.574      ;
; 11.605 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a341~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.739      ; 8.163      ;
; 11.612 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a340~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.722      ; 8.139      ;
; 11.631 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a336~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.750      ; 8.148      ;
; 11.646 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a36~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.735      ; 8.118      ;
; 11.788 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a369~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.717      ; 7.958      ;
; 11.815 ; cnt_received[0]  ; LED_cnt_send[0]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -1.665     ; 4.520      ;
; 11.819 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a339~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.766      ; 7.976      ;
; 11.835 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a278~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.735      ; 7.929      ;
; 11.852 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a337~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.706      ; 7.883      ;
; 11.871 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a309~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.733      ; 7.891      ;
; 11.900 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a341~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.739      ; 7.868      ;
; 11.907 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a340~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.722      ; 7.844      ;
; 11.916 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a338~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.765      ; 7.878      ;
; 11.917 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a274~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.753      ; 7.865      ;
; 11.926 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a336~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.750      ; 7.853      ;
; 11.941 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a36~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.735      ; 7.823      ;
; 11.959 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.739      ; 7.809      ;
; 11.978 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a86~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.745      ; 7.796      ;
; 11.992 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a82~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.749      ; 7.786      ;
; 11.993 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a310~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.759      ; 7.795      ;
; 12.008 ; cnt_received[6]  ; LED_cnt_send[6]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -1.668     ; 4.324      ;
; 12.010 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a371~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.686      ; 7.705      ;
; 12.013 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a35~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.759      ; 7.775      ;
; 12.016 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a374~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.729      ; 7.742      ;
; 12.022 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a273~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.758      ; 7.765      ;
; 12.060 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a80~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.765      ; 7.734      ;
; 12.079 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a277~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.749      ; 7.699      ;
; 12.082 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a304~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.698      ; 7.645      ;
; 12.083 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a369~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.717      ; 7.663      ;
; 12.090 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a295~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.738      ; 7.677      ;
; 12.091 ; cnt_received[12] ; LED_cnt_send[12]                                                                      ; clk_50M      ; clk_50M     ; 20.000       ; -1.668     ; 4.241      ;
; 12.102 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a32~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.709      ; 7.636      ;
; 12.103 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a326~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.756      ; 7.682      ;
; 12.106 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a307~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.724      ; 7.647      ;
; 12.114 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a339~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.766      ; 7.681      ;
; 12.123 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a17~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.728      ; 7.634      ;
; 12.124 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a33~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.742      ; 7.647      ;
; 12.126 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a18~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.762      ; 7.665      ;
; 12.130 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a278~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.735      ; 7.634      ;
; 12.132 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a305~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.746      ; 7.643      ;
; 12.134 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a355~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.753      ; 7.648      ;
; 12.141 ; cs.SEND          ; LED_state[1]                                                                          ; clk_50M      ; clk_50M     ; 20.000       ; -1.666     ; 4.193      ;
; 12.147 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a337~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.706      ; 7.588      ;
; 12.156 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a372~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.684      ; 7.557      ;
; 12.159 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a276~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.765      ; 7.635      ;
; 12.166 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a309~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.733      ; 7.596      ;
; 12.167 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a97~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.717      ; 7.579      ;
; 12.179 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a84~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.707      ; 7.557      ;
; 12.194 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a359~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.758      ; 7.593      ;
; 12.198 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a306~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.725      ; 7.556      ;
; 12.211 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a338~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.765      ; 7.583      ;
; 12.211 ; cs.HOLD          ; LED_state[1]                                                                          ; clk_50M      ; clk_50M     ; 20.000       ; -1.666     ; 4.123      ;
; 12.212 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a274~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.753      ; 7.570      ;
; 12.214 ; cnt_received[8]  ; LED_cnt_send[8]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -1.668     ; 4.118      ;
; 12.219 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a275~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.751      ; 7.561      ;
; 12.221 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a87~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.720      ; 7.528      ;
; 12.231 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a294~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.706      ; 7.504      ;
; 12.232 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a272~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.753      ; 7.550      ;
; 12.236 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a370~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.743      ; 7.536      ;
; 12.254 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a19~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.739      ; 7.514      ;
; 12.269 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a39~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.710      ; 7.470      ;
; 12.273 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a86~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.745      ; 7.501      ;
; 12.275 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a70~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.703      ; 7.457      ;
; 12.279 ; cnt_received[16] ; LED_cnt_send[16]                                                                      ; clk_50M      ; clk_50M     ; 20.000       ; -1.668     ; 4.053      ;
; 12.287 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a82~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.749      ; 7.491      ;
; 12.288 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a310~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.759      ; 7.500      ;
; 12.293 ; nrst             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a269~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.737      ; 7.473      ;
; 12.305 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a34~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.762      ; 7.486      ;
; 12.305 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a375~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.756      ; 7.480      ;
; 12.305 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a371~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.686      ; 7.410      ;
; 12.306 ; nrst             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a266~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.751      ; 7.474      ;
; 12.308 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a35~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.759      ; 7.480      ;
; 12.311 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a374~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.729      ; 7.447      ;
; 12.317 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a273~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.758      ; 7.470      ;
; 12.320 ; leds_uart        ; LED_out[2]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -1.666     ; 4.014      ;
; 12.327 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a37~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.747      ; 7.449      ;
; 12.328 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a48~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.748      ; 7.449      ;
; 12.329 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a50~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.744      ; 7.444      ;
; 12.330 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a279~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.722      ; 7.421      ;
; 12.332 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a38~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.741      ; 7.438      ;
; 12.341 ; cnt_received[1]  ; LED_cnt_send[1]                                                                       ; clk_50M      ; clk_50M     ; 20.000       ; -1.668     ; 3.991      ;
; 12.343 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a22~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.725      ; 7.411      ;
; 12.345 ; nrst             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a376~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.701      ; 7.385      ;
; 12.345 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a83~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.773      ; 7.457      ;
; 12.346 ; nrst             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a317~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.749      ; 7.432      ;
; 12.347 ; nrst             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a379~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.731      ; 7.413      ;
; 12.355 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a80~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.765      ; 7.439      ;
; 12.356 ; leds_received    ; LED_out[1]                                                                            ; clk_50M      ; clk_50M     ; 20.000       ; -1.665     ; 3.979      ;
; 12.357 ; nrst             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a380~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.755      ; 7.427      ;
; 12.360 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a343~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.760      ; 7.429      ;
; 12.364 ; cnt_received[13] ; LED_cnt_send[13]                                                                      ; clk_50M      ; clk_50M     ; 20.000       ; -1.668     ; 3.968      ;
; 12.374 ; nrst             ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a267~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.769      ; 7.424      ;
; 12.374 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a277~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.749      ; 7.404      ;
; 12.377 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a320~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.761      ; 7.413      ;
; 12.377 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a304~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.698      ; 7.350      ;
; 12.380 ; adc_ack          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a23~porta_we_reg  ; clk_50M      ; clk_50M     ; 20.000       ; 1.739      ; 7.388      ;
; 12.385 ; adc_ack_sub      ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a295~porta_we_reg ; clk_50M      ; clk_50M     ; 20.000       ; 1.738      ; 7.382      ;
+--------+------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                           ;
+--------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 12.747 ; nrst             ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.747 ; nrst             ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 5.156      ;
; 12.900 ; nrst             ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 12.900 ; nrst             ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.002      ;
; 13.031 ; nrst             ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.109     ; 4.867      ;
; 13.036 ; nrst             ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.109     ; 4.862      ;
; 13.116 ; nrst             ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 4.778      ;
; 13.116 ; nrst             ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 4.778      ;
; 13.116 ; nrst             ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 4.778      ;
; 13.116 ; nrst             ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 4.778      ;
; 13.116 ; nrst             ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 4.778      ;
; 13.116 ; nrst             ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 4.778      ;
; 13.116 ; nrst             ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 4.778      ;
; 13.116 ; nrst             ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 4.778      ;
; 13.525 ; nrst             ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 4.369      ;
; 13.553 ; nrst             ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.553 ; nrst             ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.348      ;
; 13.734 ; nrst             ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.734 ; nrst             ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.167      ;
; 13.959 ; cnt_received[15] ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.959 ; cnt_received[15] ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.276      ;
; 13.964 ; nrst             ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 3.938      ;
; 14.036 ; nrst             ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 3.866      ;
; 14.068 ; cnt_received[14] ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.167      ;
; 14.068 ; cnt_received[14] ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.167      ;
; 14.068 ; cnt_received[14] ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.167      ;
; 14.068 ; cnt_received[14] ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.167      ;
; 14.068 ; cnt_received[14] ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.167      ;
; 14.068 ; cnt_received[14] ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.167      ;
; 14.068 ; cnt_received[14] ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.167      ;
; 14.068 ; cnt_received[14] ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.167      ;
; 14.068 ; cnt_received[14] ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.167      ;
; 14.068 ; cnt_received[14] ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.772     ; 4.167      ;
+--------+------------------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                                     ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 0.024 ; cnt_ena[21]                                                               ; cs.SEND                                                                                     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 0.000        ; 1.771      ; 1.879      ;
; 0.127 ; cnt_ena[17]                                                               ; cs.SEND                                                                                     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 0.000        ; 1.771      ; 1.982      ;
; 0.135 ; cnt_received[3]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.224      ; 0.463      ;
; 0.161 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a167~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.224      ; 0.489      ;
; 0.172 ; cnt_received[7]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.224      ; 0.500      ;
; 0.177 ; cnt_received[8]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.224      ; 0.505      ;
; 0.180 ; uart_tx:u_uart_tx|cnt_bit[0]                                              ; uart_tx:u_uart_tx|cnt_bit[0]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:u_uart_tx|cnt_bit[1]                                              ; uart_tx:u_uart_tx|cnt_bit[1]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:u_uart_tx|cnt_bit[2]                                              ; uart_tx:u_uart_tx|cnt_bit[2]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:u_uart_tx|cnt_bit[3]                                              ; uart_tx:u_uart_tx|cnt_bit[3]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:u_uart_tx|cs.STOP                                                 ; uart_tx:u_uart_tx|cs.STOP                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:u_uart_tx|cs.IDLE                                                 ; uart_tx:u_uart_tx|cs.IDLE                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:u_uart_tx|cs.DATA                                                 ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.START                                                                  ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; leds_uart                                                                 ; leds_uart                                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_wreq_reg                                                             ; uart_wreq_reg                                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; cnt_received[12]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.224      ; 0.508      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[4]                                            ; uart_tx:u_uart_tx|wdata_reg[4]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[7]                                            ; uart_tx:u_uart_tx|wdata_reg[7]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[6]                                            ; uart_tx:u_uart_tx|wdata_reg[6]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[5]                                            ; uart_tx:u_uart_tx|wdata_reg[5]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[2]                                            ; uart_tx:u_uart_tx|wdata_reg[2]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[3]                                            ; uart_tx:u_uart_tx|wdata_reg[3]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[0]                                            ; uart_tx:u_uart_tx|wdata_reg[0]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:u_uart_tx|wdata_reg[1]                                            ; uart_tx:u_uart_tx|wdata_reg[1]                                                              ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; leds_received                                                             ; leds_received                                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cnt_received[0]                                                           ; cnt_received[0]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.307      ;
; 0.186 ; uart_tx:u_uart_tx|cs.START                                                ; uart_tx:u_uart_tx|cs.DATA                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.313      ;
; 0.188 ; uart_cnt_send[0]                                                          ; uart_cnt_send[0]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.314      ;
; 0.204 ; cnt_received[4]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.224      ; 0.532      ;
; 0.207 ; uart_cnt_send[0]                                                          ; my_memory_rtl_0_bypass[2]                                                                   ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.333      ;
; 0.207 ; cnt_ena[21]                                                               ; cs.SAMPLE                                                                                   ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 0.000        ; 1.768      ; 2.059      ;
; 0.217 ; uart_cnt_send[0]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a94~portb_address_reg0  ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.227      ; 0.548      ;
; 0.220 ; uart_tx:u_uart_tx|cnt_bit[0]                                              ; uart_tx:u_uart_tx|cnt_bit[1]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.347      ;
; 0.228 ; cnt_ena[21]                                                               ; cnt_received[0]                                                                             ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 0.000        ; 1.770      ; 2.082      ;
; 0.228 ; cnt_ena[21]                                                               ; my_memory_rtl_0_bypass[0]                                                                   ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 0.000        ; 1.770      ; 2.082      ;
; 0.235 ; cnt_ena[21]                                                               ; leds_received                                                                               ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 0.000        ; 1.770      ; 2.089      ;
; 0.243 ; cnt_received[6]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a251~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.233      ; 0.580      ;
; 0.246 ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|addr_store_b[3] ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|address_reg_b[3]                  ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.373      ;
; 0.260 ; cnt_received[12]                                                          ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a251~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.233      ; 0.597      ;
; 0.261 ; my_memory_rtl_0_bypass[46]                                                ; uart_wdata_reg[7]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; my_memory_rtl_0_bypass[40]                                                ; uart_wdata_reg[1]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; my_memory_rtl_0_bypass[42]                                                ; uart_wdata_reg[3]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.388      ;
; 0.263 ; my_memory_rtl_0_bypass[39]                                                ; uart_wdata_reg[0]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; my_memory_rtl_0_bypass[41]                                                ; uart_wdata_reg[2]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.389      ;
; 0.264 ; my_memory_rtl_0_bypass[45]                                                ; uart_wdata_reg[6]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.390      ;
; 0.274 ; cnt_received[2]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a223~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.231      ; 0.609      ;
; 0.284 ; cnt_received[2]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a113~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.230      ; 0.618      ;
; 0.290 ; cnt_received[1]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a159~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.224      ; 0.618      ;
; 0.292 ; cnt_received[2]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a311~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.220      ; 0.616      ;
; 0.292 ; cnt_ena[17]                                                               ; cs.SAMPLE                                                                                   ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M     ; 0.000        ; 1.768      ; 2.144      ;
; 0.295 ; cnt_received[2]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a165~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.223      ; 0.622      ;
; 0.296 ; uart_cnt_clk[15]                                                          ; uart_cnt_clk[15]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.423      ;
; 0.296 ; uart_cnt_send[6]                                                          ; uart_cnt_send[6]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.423      ;
; 0.297 ; uart_tx:u_uart_tx|cnt_clk[15]                                             ; uart_tx:u_uart_tx|cnt_clk[15]                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.423      ;
; 0.297 ; uart_cnt_clk[5]                                                           ; uart_cnt_clk[5]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; uart_cnt_clk[13]                                                          ; uart_cnt_clk[13]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; uart_cnt_send[2]                                                          ; uart_cnt_send[2]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; uart_cnt_send[3]                                                          ; uart_cnt_send[3]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; uart_cnt_send[4]                                                          ; uart_cnt_send[4]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; uart_cnt_send[5]                                                          ; uart_cnt_send[5]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; uart_cnt_send[11]                                                         ; uart_cnt_send[11]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; uart_cnt_send[15]                                                         ; uart_cnt_send[15]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; cnt_received[0]                                                           ; altsyncram:my_memory_rtl_0|altsyncram_3oi1:auto_generated|ram_block1a165~porta_address_reg0 ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.226      ; 0.627      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_clk[3]                                              ; uart_tx:u_uart_tx|cnt_clk[3]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_clk[5]                                              ; uart_tx:u_uart_tx|cnt_clk[5]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_tx:u_uart_tx|cnt_clk[13]                                             ; uart_tx:u_uart_tx|cnt_clk[13]                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_cnt_clk[1]                                                           ; uart_cnt_clk[1]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; uart_cnt_clk[7]                                                           ; uart_cnt_clk[7]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; uart_cnt_clk[11]                                                          ; uart_cnt_clk[11]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; uart_cnt_clk[31]                                                          ; uart_cnt_clk[31]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_cnt_send[10]                                                         ; uart_cnt_send[10]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; uart_cnt_send[12]                                                         ; uart_cnt_send[12]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; uart_cnt_send[13]                                                         ; uart_cnt_send[13]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; uart_cnt_send[14]                                                         ; uart_cnt_send[14]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; uart_cnt_send[16]                                                         ; uart_cnt_send[16]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; cnt_received[22]                                                          ; cnt_received[22]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; cnt_received[31]                                                          ; cnt_received[31]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; cnt_received[15]                                                          ; cnt_received[15]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; cnt_received[6]                                                           ; cnt_received[6]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[1]                                              ; uart_tx:u_uart_tx|cnt_clk[1]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[6]                                              ; uart_tx:u_uart_tx|cnt_clk[6]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[7]                                              ; uart_tx:u_uart_tx|cnt_clk[7]                                                                ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[11]                                             ; uart_tx:u_uart_tx|cnt_clk[11]                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_tx:u_uart_tx|cnt_clk[31]                                             ; uart_tx:u_uart_tx|cnt_clk[31]                                                               ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_cnt_clk[2]                                                           ; uart_cnt_clk[2]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; uart_cnt_clk[8]                                                           ; uart_cnt_clk[8]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; uart_cnt_clk[9]                                                           ; uart_cnt_clk[9]                                                                             ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; uart_cnt_clk[14]                                                          ; uart_cnt_clk[14]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; uart_cnt_clk[17]                                                          ; uart_cnt_clk[17]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[19]                                                          ; uart_cnt_clk[19]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[21]                                                          ; uart_cnt_clk[21]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[27]                                                          ; uart_cnt_clk[27]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_clk[29]                                                          ; uart_cnt_clk[29]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_send[22]                                                         ; uart_cnt_send[22]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_cnt_send[31]                                                         ; uart_cnt_send[31]                                                                           ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_received[19]                                                          ; cnt_received[19]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_received[30]                                                          ; cnt_received[30]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_received[29]                                                          ; cnt_received[29]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_received[27]                                                          ; cnt_received[27]                                                                            ; clk_50M                                              ; clk_50M     ; 0.000        ; 0.043      ; 0.426      ;
+-------+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.181 ; adc_ena_reg       ; adc_ena_reg       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; leds_ena          ; leds_ena          ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cnt_ena[0]        ; cnt_ena[0]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cnt_reset[0]      ; cnt_reset[0]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.291 ; cnt_ena_period[7] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; cnt_ena_period[5] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; cnt_ena_period[6] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; cnt_ena_period[2] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.420      ;
; 0.298 ; cnt_ena[15]       ; cnt_ena[15]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; cnt_ena[6]        ; cnt_ena[6]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; cnt_ena[16]       ; cnt_ena[16]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; cnt_ena[22]       ; cnt_ena[22]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; cnt_ena[31]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; cnt_reset[15]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; cnt_reset[31]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_ena[20]       ; cnt_ena[20]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_ena[2]        ; cnt_ena[2]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_ena[3]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_ena[8]        ; cnt_ena[8]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_ena[24]       ; cnt_ena[24]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_ena[17]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_ena[18]       ; cnt_ena[18]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_ena[19]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_ena[21]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_ena[30]       ; cnt_ena[30]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_ena[27]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_ena[29]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; cnt_reset[3]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_reset[2]      ; cnt_reset[2]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_reset[13]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_reset[14]     ; cnt_reset[14]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_reset[16]     ; cnt_reset[16]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; cnt_reset[22]     ; cnt_reset[22]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; cnt_reset[30]     ; cnt_reset[30]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[29]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[27]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_ena_period[1] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_ena[4]        ; cnt_ena[4]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_ena[7]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_ena[10]       ; cnt_ena[10]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_ena[23]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; cnt_ena[25]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; cnt_ena[26]       ; cnt_ena[26]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; cnt_ena[28]       ; cnt_ena[28]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; cnt_reset[4]      ; cnt_reset[4]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[10]     ; cnt_reset[10]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[11]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[12]     ; cnt_reset[12]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[17]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[18]     ; cnt_reset[18]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[19]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[20]     ; cnt_reset[20]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[21]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; cnt_reset[24]     ; cnt_reset[24]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; cnt_reset[28]     ; cnt_reset[28]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; cnt_ena[9]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; cnt_reset[9]      ; cnt_reset[9]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; cnt_reset[23]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; cnt_reset[25]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; cnt_reset[26]     ; cnt_reset[26]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; cnt_ena[1]        ; cnt_ena[1]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; cnt_reset[1]      ; cnt_reset[1]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.431      ;
; 0.311 ; cnt_ena[5]        ; cnt_ena[5]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.437      ;
; 0.383 ; cnt_ena_period[6] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.509      ;
; 0.383 ; cnt_ena_period[6] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.509      ;
; 0.384 ; cnt_ena_period[6] ; cnt_ena_period[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.510      ;
; 0.438 ; cnt_ena_period[7] ; cnt_ena_period[3] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.564      ;
; 0.438 ; cnt_ena_period[7] ; cnt_ena_period[4] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.564      ;
; 0.439 ; cnt_ena_period[7] ; cnt_ena_period[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.565      ;
; 0.441 ; cnt_ena_period[5] ; cnt_ena_period[6] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.567      ;
; 0.447 ; cnt_ena[16]       ; cnt_ena[17]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; cnt_ena[6]        ; cnt_ena[7]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; cnt_ena[22]       ; cnt_ena[23]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.574      ;
; 0.448 ; cnt_ena[30]       ; cnt_ena[31]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; cnt_reset[14]     ; cnt_reset[15]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; cnt_ena[2]        ; cnt_ena[3]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; cnt_ena[18]       ; cnt_ena[19]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; cnt_ena[20]       ; cnt_ena[21]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; cnt_reset[2]      ; cnt_reset[3]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; cnt_ena[24]       ; cnt_ena[25]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; cnt_reset[16]     ; cnt_reset[17]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; cnt_ena[8]        ; cnt_ena[9]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; cnt_reset[22]     ; cnt_reset[23]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; cnt_ena[10]       ; cnt_ena[11]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[4]      ; cnt_reset[5]      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_ena_period[1] ; cnt_ena_period[2] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[30]     ; cnt_reset[31]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_ena[26]       ; cnt_ena[27]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.576      ;
; 0.449 ; cnt_ena[28]       ; cnt_ena[29]       ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.576      ;
; 0.449 ; cnt_reset[12]     ; cnt_reset[13]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[10]     ; cnt_reset[11]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[18]     ; cnt_reset[19]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[20]     ; cnt_reset[21]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_reset[24]     ; cnt_reset[25]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; cnt_ena[4]        ; cnt_ena[5]        ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; cnt_reset[28]     ; cnt_reset[29]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; cnt_reset[26]     ; cnt_reset[27]     ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; cnt_ena_period[6] ; cnt_ena_period[7] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.577      ;
; 0.455 ; cnt_ena_period[0] ; cnt_ena_period[1] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.581      ;
; 0.456 ; cnt_ena_period[4] ; cnt_ena_period[5] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.582      ;
+-------+-------------------+-------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 13.797 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.797 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 4.104      ;
; 13.867 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.035      ;
; 13.867 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.035      ;
; 13.867 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.035      ;
; 13.891 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.891 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 4.011      ;
; 13.894 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 13.894 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.104     ; 4.009      ;
; 14.302 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.109     ; 3.596      ;
; 14.302 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.109     ; 3.596      ;
; 14.348 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 3.546      ;
; 14.348 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 3.546      ;
; 14.348 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 3.546      ;
; 14.348 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 3.546      ;
; 14.348 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 3.546      ;
; 14.348 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 3.546      ;
; 14.348 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 3.546      ;
; 14.348 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 3.546      ;
; 14.348 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.113     ; 3.546      ;
; 14.370 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
; 14.370 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.106     ; 3.531      ;
+--------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50M'                                                                                 ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 15.387 ; nrst      ; uart_tx:u_uart_tx|cs.IDLE     ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 4.211      ;
; 15.387 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 4.211      ;
; 15.387 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 4.211      ;
; 15.387 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 4.211      ;
; 15.387 ; nrst      ; uart_tx:u_uart_tx|cnt_bit[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 4.211      ;
; 15.387 ; nrst      ; uart_tx:u_uart_tx|cs.START    ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 4.211      ;
; 15.387 ; nrst      ; uart_tx:u_uart_tx|cs.DATA     ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 4.211      ;
; 15.387 ; nrst      ; uart_tx:u_uart_tx|cs.STOP     ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 4.211      ;
; 15.387 ; nrst      ; uart_tx:u_uart_tx|tx_reg      ; clk_50M      ; clk_50M     ; 20.000       ; 1.591      ; 4.211      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[16] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[17] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[18] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[19] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[20] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[21] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[22] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[23] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[24] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[25] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[26] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[27] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[28] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[29] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[30] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.539 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[31] ; clk_50M      ; clk_50M     ; 20.000       ; 1.576      ; 4.044      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[0]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[1]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[2]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[3]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[4]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[5]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[6]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[7]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[8]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[10] ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[11] ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[12] ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[13] ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[14] ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[15] ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.543 ; nrst      ; uart_tx:u_uart_tx|cnt_clk[9]  ; clk_50M      ; clk_50M     ; 20.000       ; 1.585      ; 4.049      ;
; 15.572 ; nrst      ; cs.SAMPLE                     ; clk_50M      ; clk_50M     ; 20.000       ; 1.600      ; 4.035      ;
; 15.572 ; nrst      ; cs.RESET                      ; clk_50M      ; clk_50M     ; 20.000       ; 1.600      ; 4.035      ;
; 15.572 ; nrst      ; cs.IDLE                       ; clk_50M      ; clk_50M     ; 20.000       ; 1.600      ; 4.035      ;
; 15.800 ; nrst      ; uart_cnt_clk[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.600      ; 3.807      ;
; 15.800 ; nrst      ; uart_cnt_clk[3]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.600      ; 3.807      ;
; 15.800 ; nrst      ; uart_cnt_clk[4]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.600      ; 3.807      ;
; 15.800 ; nrst      ; uart_cnt_clk[6]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.600      ; 3.807      ;
; 15.800 ; nrst      ; uart_cnt_clk[10]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.600      ; 3.807      ;
; 15.800 ; nrst      ; uart_cnt_clk[12]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.600      ; 3.807      ;
; 15.828 ; nrst      ; my_memory_rtl_0_bypass[6]     ; clk_50M      ; clk_50M     ; 20.000       ; 1.605      ; 3.784      ;
; 15.828 ; nrst      ; my_memory_rtl_0_bypass[8]     ; clk_50M      ; clk_50M     ; 20.000       ; 1.605      ; 3.784      ;
; 15.828 ; nrst      ; my_memory_rtl_0_bypass[14]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.605      ; 3.784      ;
; 15.828 ; nrst      ; my_memory_rtl_0_bypass[16]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.605      ; 3.784      ;
; 15.828 ; nrst      ; my_memory_rtl_0_bypass[10]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.605      ; 3.784      ;
; 15.828 ; nrst      ; my_memory_rtl_0_bypass[12]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.605      ; 3.784      ;
; 15.854 ; nrst      ; uart_cnt_send[0]              ; clk_50M      ; clk_50M     ; 20.000       ; 1.605      ; 3.758      ;
; 15.854 ; nrst      ; my_memory_rtl_0_bypass[4]     ; clk_50M      ; clk_50M     ; 20.000       ; 1.605      ; 3.758      ;
; 15.854 ; nrst      ; my_memory_rtl_0_bypass[2]     ; clk_50M      ; clk_50M     ; 20.000       ; 1.605      ; 3.758      ;
; 15.854 ; nrst      ; my_memory~0                   ; clk_50M      ; clk_50M     ; 20.000       ; 1.605      ; 3.758      ;
; 15.962 ; nrst      ; uart_cnt_send[16]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[24]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[19]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[20]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[21]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[22]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[23]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[25]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[26]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[27]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[29]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[28]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[30]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.962 ; nrst      ; uart_cnt_send[31]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.604      ; 3.649      ;
; 15.965 ; nrst      ; ack_unit_delay                ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.645      ;
; 15.965 ; nrst      ; cnt_received[0]               ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.645      ;
; 15.965 ; nrst      ; leds_received                 ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.645      ;
; 15.965 ; nrst      ; my_memory_rtl_0_bypass[34]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.645      ;
; 15.965 ; nrst      ; my_memory_rtl_0_bypass[36]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.645      ;
; 15.965 ; nrst      ; my_memory_rtl_0_bypass[38]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.645      ;
; 15.970 ; nrst      ; cs.SEND                       ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.640      ;
; 15.970 ; nrst      ; uart_cnt_send[18]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.640      ;
; 15.970 ; nrst      ; uart_cnt_send[17]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.640      ;
; 15.970 ; nrst      ; uart_wreq_reg                 ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.640      ;
; 15.970 ; nrst      ; leds_uart                     ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.640      ;
; 15.970 ; nrst      ; cs.HOLD                       ; clk_50M      ; clk_50M     ; 20.000       ; 1.603      ; 3.640      ;
; 15.982 ; nrst      ; uart_wdata_reg[1]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.601      ; 3.626      ;
; 15.982 ; nrst      ; uart_wdata_reg[3]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.601      ; 3.626      ;
; 15.982 ; nrst      ; uart_wdata_reg[2]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.601      ; 3.626      ;
; 15.982 ; nrst      ; uart_wdata_reg[0]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.601      ; 3.626      ;
; 15.982 ; nrst      ; uart_wdata_reg[5]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.601      ; 3.626      ;
; 15.982 ; nrst      ; uart_wdata_reg[7]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.601      ; 3.626      ;
; 15.982 ; nrst      ; uart_wdata_reg[6]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.601      ; 3.626      ;
; 15.982 ; nrst      ; uart_wdata_reg[4]             ; clk_50M      ; clk_50M     ; 20.000       ; 1.601      ; 3.626      ;
; 15.984 ; nrst      ; my_memory_rtl_0_bypass[22]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.602      ; 3.625      ;
; 15.984 ; nrst      ; my_memory_rtl_0_bypass[24]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.602      ; 3.625      ;
; 15.984 ; nrst      ; my_memory_rtl_0_bypass[26]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.602      ; 3.625      ;
; 15.984 ; nrst      ; my_memory_rtl_0_bypass[28]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.602      ; 3.625      ;
; 15.984 ; nrst      ; my_memory_rtl_0_bypass[30]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.602      ; 3.625      ;
; 15.984 ; nrst      ; my_memory_rtl_0_bypass[32]    ; clk_50M      ; clk_50M     ; 20.000       ; 1.602      ; 3.625      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50M'                                                                              ;
+-------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; 2.973 ; nrst      ; NOWA_adc_reg[5]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.644      ; 2.701      ;
; 2.973 ; nrst      ; NOWA_adc_reg[4]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.644      ; 2.701      ;
; 2.973 ; nrst      ; NOWA_adc_reg[3]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.644      ; 2.701      ;
; 2.973 ; nrst      ; NOWA_adc_reg[2]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.644      ; 2.701      ;
; 2.973 ; nrst      ; NOWA_adc_reg[1]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.644      ; 2.701      ;
; 2.973 ; nrst      ; NOWA_adc_reg[8]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.644      ; 2.701      ;
; 2.973 ; nrst      ; NOWA_adc_reg[0]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.644      ; 2.701      ;
; 2.973 ; nrst      ; NOWA_adc_reg[6]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.644      ; 2.701      ;
; 2.973 ; nrst      ; NOWA_adc_reg[7]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.644      ; 2.701      ;
; 2.979 ; nrst      ; cnt_received[10]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[11]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[12]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[13]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[14]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[15]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[3]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[2]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[4]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[5]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[6]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[8]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[7]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[1]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 2.979 ; nrst      ; cnt_received[9]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.731      ;
; 3.020 ; nrst      ; uart_cnt_send[1]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[2]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[3]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[4]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[5]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[6]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[7]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[8]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[9]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[10]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[11]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[12]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[13]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[14]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.020 ; nrst      ; uart_cnt_send[15]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.667      ; 2.771      ;
; 3.021 ; nrst      ; uart_cnt_clk[28]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[16]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[17]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[18]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[19]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[20]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[21]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[22]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[23]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[24]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[25]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[26]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[27]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[31]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[29]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.021 ; nrst      ; uart_cnt_clk[30]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.660      ; 2.765      ;
; 3.025 ; nrst      ; cnt_received[16]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[17]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[18]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[19]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[20]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[21]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[22]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[23]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[24]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[25]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[26]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[27]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[28]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[29]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[30]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.025 ; nrst      ; cnt_received[31]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.668      ; 2.777      ;
; 3.027 ; nrst      ; uart_cnt_clk[1]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.662      ; 2.773      ;
; 3.027 ; nrst      ; uart_cnt_clk[2]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.662      ; 2.773      ;
; 3.027 ; nrst      ; uart_cnt_clk[5]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.662      ; 2.773      ;
; 3.027 ; nrst      ; uart_cnt_clk[7]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.662      ; 2.773      ;
; 3.027 ; nrst      ; uart_cnt_clk[8]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.662      ; 2.773      ;
; 3.027 ; nrst      ; uart_cnt_clk[9]            ; clk_50M      ; clk_50M     ; 0.000        ; 1.662      ; 2.773      ;
; 3.027 ; nrst      ; uart_cnt_clk[11]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.662      ; 2.773      ;
; 3.027 ; nrst      ; uart_cnt_clk[13]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.662      ; 2.773      ;
; 3.027 ; nrst      ; uart_cnt_clk[14]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.662      ; 2.773      ;
; 3.027 ; nrst      ; uart_cnt_clk[15]           ; clk_50M      ; clk_50M     ; 0.000        ; 1.662      ; 2.773      ;
; 3.039 ; nrst      ; my_memory_rtl_0_bypass[22] ; clk_50M      ; clk_50M     ; 0.000        ; 1.665      ; 2.788      ;
; 3.039 ; nrst      ; my_memory_rtl_0_bypass[24] ; clk_50M      ; clk_50M     ; 0.000        ; 1.665      ; 2.788      ;
; 3.039 ; nrst      ; my_memory_rtl_0_bypass[26] ; clk_50M      ; clk_50M     ; 0.000        ; 1.665      ; 2.788      ;
; 3.039 ; nrst      ; my_memory_rtl_0_bypass[28] ; clk_50M      ; clk_50M     ; 0.000        ; 1.665      ; 2.788      ;
; 3.039 ; nrst      ; my_memory_rtl_0_bypass[30] ; clk_50M      ; clk_50M     ; 0.000        ; 1.665      ; 2.788      ;
; 3.039 ; nrst      ; my_memory_rtl_0_bypass[32] ; clk_50M      ; clk_50M     ; 0.000        ; 1.665      ; 2.788      ;
; 3.039 ; nrst      ; my_memory_rtl_0_bypass[18] ; clk_50M      ; clk_50M     ; 0.000        ; 1.665      ; 2.788      ;
; 3.039 ; nrst      ; my_memory_rtl_0_bypass[20] ; clk_50M      ; clk_50M     ; 0.000        ; 1.665      ; 2.788      ;
; 3.042 ; nrst      ; uart_wdata_reg[1]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.663      ; 2.789      ;
; 3.042 ; nrst      ; uart_wdata_reg[3]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.663      ; 2.789      ;
; 3.042 ; nrst      ; uart_wdata_reg[2]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.663      ; 2.789      ;
; 3.042 ; nrst      ; uart_wdata_reg[0]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.663      ; 2.789      ;
; 3.042 ; nrst      ; uart_wdata_reg[5]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.663      ; 2.789      ;
; 3.042 ; nrst      ; uart_wdata_reg[7]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.663      ; 2.789      ;
; 3.042 ; nrst      ; uart_wdata_reg[6]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.663      ; 2.789      ;
; 3.042 ; nrst      ; uart_wdata_reg[4]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.663      ; 2.789      ;
; 3.048 ; nrst      ; cs.SEND                    ; clk_50M      ; clk_50M     ; 0.000        ; 1.666      ; 2.798      ;
; 3.048 ; nrst      ; uart_cnt_send[18]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.666      ; 2.798      ;
; 3.048 ; nrst      ; uart_cnt_send[17]          ; clk_50M      ; clk_50M     ; 0.000        ; 1.666      ; 2.798      ;
+-------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'u_my_PLL|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 4.467 ; nrst      ; cnt_reset[3]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[1]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[2]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[6]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[4]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[5]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[8]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[7]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[9]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[10]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[11]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[12]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[13]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[14]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.467 ; nrst      ; cnt_reset[15]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 2.703      ;
; 4.486 ; nrst      ; cnt_ena_period[2] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.145      ; 2.715      ;
; 4.486 ; nrst      ; cnt_ena_period[1] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.145      ; 2.715      ;
; 4.486 ; nrst      ; cnt_ena_period[3] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.145      ; 2.715      ;
; 4.486 ; nrst      ; cnt_ena_period[0] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.145      ; 2.715      ;
; 4.486 ; nrst      ; cnt_ena_period[4] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.145      ; 2.715      ;
; 4.486 ; nrst      ; cnt_ena_period[5] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.145      ; 2.715      ;
; 4.486 ; nrst      ; cnt_ena_period[6] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.145      ; 2.715      ;
; 4.486 ; nrst      ; cnt_ena_period[7] ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.145      ; 2.715      ;
; 4.486 ; nrst      ; leds_ena          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.145      ; 2.715      ;
; 4.527 ; nrst      ; cnt_ena[0]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 2.760      ;
; 4.527 ; nrst      ; adc_ena_reg       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.149      ; 2.760      ;
; 4.874 ; nrst      ; cnt_ena[1]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[2]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[3]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[4]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[5]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[6]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[7]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[8]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[9]        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[10]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[11]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[12]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[13]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[14]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.874 ; nrst      ; cnt_ena[15]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.112      ;
; 4.880 ; nrst      ; cnt_ena[16]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[17]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[18]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[19]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[21]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[22]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[23]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[24]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[25]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[26]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[27]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[28]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[29]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[30]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[31]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.880 ; nrst      ; cnt_ena[20]       ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.154      ; 3.118      ;
; 4.891 ; nrst      ; leds_reset        ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.153      ; 3.128      ;
; 4.891 ; nrst      ; nrst_reg          ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.153      ; 3.128      ;
; 4.891 ; nrst      ; cnt_reset[0]      ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.153      ; 3.128      ;
; 4.964 ; nrst      ; cnt_reset[27]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[31]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[16]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[17]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[18]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[19]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[20]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[21]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[22]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[23]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[24]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[25]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[26]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[28]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[29]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
; 4.964 ; nrst      ; cnt_reset[30]     ; clk_50M      ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.152      ; 3.200      ;
+-------+-----------+-------------------+--------------+------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; 5.511 ; 0.024 ; 10.859   ; 2.973   ; 9.371               ;
;  clk_50M                                              ; 5.511 ; 0.024 ; 13.753   ; 2.973   ; 9.371               ;
;  u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 8.053 ; 0.181 ; 10.859   ; 4.467   ; 49999.708           ;
; Design-wide TNS                                       ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_50M                                              ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_out[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_out[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_out[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_out[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_cnt_send[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_state[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_state[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_state[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_state[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx2M             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rstn_adc         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_adc          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; calib_ena_adc    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_ena          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NOWA_adc[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NOWA_adc[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NOWA_adc[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NOWA_adc[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NOWA_adc[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NOWA_adc[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NOWA_adc[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NOWA_adc[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NOWA_adc[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cap_rstn         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; calib_ena_FPGA          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; nrst                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_ack                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_ack_sub             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50M                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw_NOWA[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw_NOWA[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw_NOWA[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw_NOWA[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw_NOWA[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw_NOWA[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw_NOWA[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw_NOWA[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw_NOWA[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_adc[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_out[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.35 V              ; -0.00467 V          ; 0.149 V                              ; 0.032 V                              ; 1.4e-09 s                   ; 1.8e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.35 V             ; -0.00467 V         ; 0.149 V                             ; 0.032 V                             ; 1.4e-09 s                  ; 1.8e-09 s                  ; Yes                       ; Yes                       ;
; LED_cnt_send[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.35 V              ; -0.00467 V          ; 0.149 V                              ; 0.032 V                              ; 1.4e-09 s                   ; 1.8e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.35 V             ; -0.00467 V         ; 0.149 V                             ; 0.032 V                             ; 1.4e-09 s                  ; 1.8e-09 s                  ; Yes                       ; Yes                       ;
; LED_cnt_send[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_state[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_state[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_state[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; LED_state[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; tx2M             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.35 V              ; -0.00467 V          ; 0.149 V                              ; 0.032 V                              ; 1.4e-09 s                   ; 1.8e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.35 V             ; -0.00467 V         ; 0.149 V                             ; 0.032 V                             ; 1.4e-09 s                  ; 1.8e-09 s                  ; Yes                       ; Yes                       ;
; rstn_adc         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; clk_adc          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; calib_ena_adc    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; adc_ena          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; cap_rstn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_out[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_out[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.107 V                              ; 0.046 V                              ; 1.64e-09 s                  ; 2.19e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.107 V                             ; 0.046 V                             ; 1.64e-09 s                 ; 2.19e-09 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.107 V                              ; 0.046 V                              ; 1.64e-09 s                  ; 2.19e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.107 V                             ; 0.046 V                             ; 1.64e-09 s                 ; 2.19e-09 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_cnt_send[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_state[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_state[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_state[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; LED_state[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; tx2M             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.107 V                              ; 0.046 V                              ; 1.64e-09 s                  ; 2.19e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.107 V                             ; 0.046 V                             ; 1.64e-09 s                 ; 2.19e-09 s                 ; Yes                       ; Yes                       ;
; rstn_adc         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; clk_adc          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; calib_ena_adc    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; adc_ena          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; NOWA_adc[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; cap_rstn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_out[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_out[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_out[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_out[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 2.67 V              ; -0.0134 V           ; 0.251 V                              ; 0.115 V                              ; 1e-09 s                     ; 1.45e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 2.67 V             ; -0.0134 V          ; 0.251 V                             ; 0.115 V                             ; 1e-09 s                    ; 1.45e-09 s                 ; No                        ; Yes                       ;
; LED_cnt_send[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 2.67 V              ; -0.0134 V           ; 0.251 V                              ; 0.115 V                              ; 1e-09 s                     ; 1.45e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 2.67 V             ; -0.0134 V          ; 0.251 V                             ; 0.115 V                             ; 1e-09 s                    ; 1.45e-09 s                 ; No                        ; Yes                       ;
; LED_cnt_send[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_cnt_send[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_state[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_state[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_state[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; LED_state[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; tx2M             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 2.67 V              ; -0.0134 V           ; 0.251 V                              ; 0.115 V                              ; 1e-09 s                     ; 1.45e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 2.67 V             ; -0.0134 V          ; 0.251 V                             ; 0.115 V                             ; 1e-09 s                    ; 1.45e-09 s                 ; No                        ; Yes                       ;
; rstn_adc         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; clk_adc          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; calib_ena_adc    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; adc_ena          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; NOWA_adc[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; NOWA_adc[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; NOWA_adc[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; NOWA_adc[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; NOWA_adc[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; NOWA_adc[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; NOWA_adc[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; NOWA_adc[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; NOWA_adc[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; cap_rstn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M                                              ; clk_50M                                              ; 138433   ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M                                              ; 43878    ; 1        ; 0        ; 0        ;
; clk_50M                                              ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 1607     ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 7342     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M                                              ; clk_50M                                              ; 138433   ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; clk_50M                                              ; 43878    ; 1        ; 0        ; 0        ;
; clk_50M                                              ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 1607     ; 0        ; 0        ; 0        ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 7342     ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M    ; clk_50M                                              ; 183      ; 0        ; 0        ; 0        ;
; clk_50M    ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 76       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
; clk_50M    ; clk_50M                                              ; 183      ; 0        ; 0        ; 0        ;
; clk_50M    ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; 76       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                  ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; Target                                               ; Clock                                                ; Type      ; Status      ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; clk_50M                                              ; clk_50M                                              ; Base      ; Constrained ;
; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; u_my_PLL|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Sat Nov 19 08:55:13 2022
Info: Command: quartus_sta Giraffe_ADC -c Giraffe_ADC
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Giraffe_ADC.out.sdc'
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] was found on node: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -multiply_by (expected: 1, found: 1), -divide_by (expected: 1, found: 5000)
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50M (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Fall) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From clk_50M (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.511
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.511               0.000 clk_50M 
    Info (332119):     8.053               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.349               0.000 clk_50M 
    Info (332119):     0.402               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 10.859
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.859               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    13.753               0.000 clk_50M 
Info (332146): Worst-case removal slack is 4.128
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.128               0.000 clk_50M 
    Info (332119):     6.823               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.621
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.621               0.000 clk_50M 
    Info (332119): 49999.708               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] was found on node: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -multiply_by (expected: 1, found: 1), -divide_by (expected: 1, found: 5000)
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50M (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Fall) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From clk_50M (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 6.793
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.793               0.000 clk_50M 
    Info (332119):     9.187               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.346
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.346               0.000 clk_50M 
    Info (332119):     0.353               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 11.806
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.806               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    14.331               0.000 clk_50M 
Info (332146): Worst-case removal slack is 3.887
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.887               0.000 clk_50M 
    Info (332119):     6.239               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.641
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.641               0.000 clk_50M 
    Info (332119): 49999.709               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] was found on node: u_my_PLL|altpll_component|auto_generated|pll1|clk[0] with settings that do not match the following PLL specifications:
        Warning (332056): -multiply_by (expected: 1, found: 1), -divide_by (expected: 1, found: 5000)
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk_50M (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Fall) to clk_50M (Rise) (setup and hold)
    Critical Warning (332169): From clk_50M (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) to u_my_PLL|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 10.949
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.949               0.000 clk_50M 
    Info (332119):    12.747               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.024
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.024               0.000 clk_50M 
    Info (332119):     0.181               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 13.797
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.797               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    15.387               0.000 clk_50M 
Info (332146): Worst-case removal slack is 2.973
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.973               0.000 clk_50M 
    Info (332119):     4.467               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 9.371
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.371               0.000 clk_50M 
    Info (332119): 49999.779               0.000 u_my_PLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 4968 megabytes
    Info: Processing ended: Sat Nov 19 08:55:16 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


