/** \file algo/swstate/auto_generated/layout/dnx_algo_port_layout.c
 *
 * sw state layout structure
 *
 * DO NOT EDIT THIS FILE!
 * This file is auto-generated.
 * Edits to this file will be lost when it is regenerated.
 *
 */
/*
 * This license is set out in https://raw.githubusercontent.com/Broadcom-Network-Switching-Software/OpenBCM/master/Legal/LICENSE file.
 * 
 * Copyright 2007-2022 Broadcom Inc. All rights reserved.
 */

#ifdef BSL_LOG_MODULE
#error "BSL_LOG_MODULE redefined"
#endif
#define BSL_LOG_MODULE BSL_LS_SWSTATEDNX_GENERAL

#include <bcm_int/dnx/algo/swstate/auto_generated/types/dnx_algo_port_types.h>
#include <bcm_int/dnx/algo/swstate/auto_generated/layout/dnx_algo_port_layout.h>

dnxc_sw_state_layout_t layout_array_dnx_algo_port[DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB_NOF_PARAMS)];

shr_error_e
dnx_algo_port_init_layout_structure(int unit)
{

    int idx;

    DNXC_SW_STATE_INIT_FUNC_DEFS;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_t";
    layout_array_dnx_algo_port[idx].doc = "DB for used by algo port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_t);
    layout_array_dnx_algo_port[idx].parent  = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LAST)-1;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__GENERAL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__general";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_general_t";
    layout_array_dnx_algo_port[idx].doc = "General data about algo port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_general_t);
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__GENERAL__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__GENERAL__LAST)-1;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_logical_t";
    layout_array_dnx_algo_port[idx].doc = "General info about port. key is logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_logical_t);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = SOC_MAX_NUM_PORTS;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_STATIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_nif_t*";
    layout_array_dnx_algo_port[idx].doc = "General NIF info about port. Key is first phy";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_nif_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_signal_quality_db_t";
    layout_array_dnx_algo_port[idx].doc = "Holds 'signal quality based on error rate' module information";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_signal_quality_db_t);
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__LAST)-1;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__IN_TM);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__in_tm";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_in_tm_t**";
    layout_array_dnx_algo_port[idx].doc = "IN TM info about port. Per core X In TM port. Keys are core X IN TM PORT";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_in_tm_t**);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].array_indexes[1].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[1].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__IN_TM__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__IN_TM__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp_dsp_db";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_pp_dsp_t**";
    layout_array_dnx_algo_port[idx].doc = "PP-DSP info about port. Per core X PP-DSP. Keys are core X PP-DSP";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_pp_dsp_t**);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].array_indexes[1].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[1].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__OUT_TM);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__out_tm";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_out_tm_t**";
    layout_array_dnx_algo_port[idx].doc = "OUT TM info about port. Per core X OUT TM port. Keys are core X OUT TM port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_out_tm_t**);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].array_indexes[1].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[1].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__OUT_TM__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__OUT_TM__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__sch";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_sch_t**";
    layout_array_dnx_algo_port[idx].doc = "SCH info about port. Per core X base HR. Keys are core X base HR";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_sch_t**);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].array_indexes[1].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[1].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_pp_t**";
    layout_array_dnx_algo_port[idx].doc = "PP info about port. Per core X PP port. Keys are core X PP port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_pp_t**);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].array_indexes[1].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[1].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_ALLOC);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp_alloc";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_res_t*";
    layout_array_dnx_algo_port[idx].doc = "PP PORT allcation manager";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_res_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__ILKN);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__ilkn";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_ilkn_t*";
    layout_array_dnx_algo_port[idx].doc = "ILKN info about port. Key is ILKN ID";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_ilkn_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__ILKN__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__ILKN__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_flexe_t";
    layout_array_dnx_algo_port[idx].doc = "FLEXE DBs";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_flexe_t);
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__LAST)-1;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FABRIC);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__fabric";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_fabric_t*";
    layout_array_dnx_algo_port[idx].doc = "Fabric info about port. Key is link ID";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_fabric_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FABRIC__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FABRIC__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TM_INTERFACE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__tm_interface";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_tm_interface_t**";
    layout_array_dnx_algo_port[idx].doc = "Info Port TM interface. Key is TM interface ID";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_tm_interface_t**);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].array_indexes[1].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[1].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TM_INTERFACE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TM_INTERFACE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_interface_t**";
    layout_array_dnx_algo_port[idx].doc = "Info Port interface. Key is Interface ID";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_interface_t**);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].array_indexes[1].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[1].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH_INTERFACE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__sch_interface";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_sch_if_t**";
    layout_array_dnx_algo_port[idx].doc = "Info of SCH interface. Key is Interface ID";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_sch_if_t**);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].array_indexes[1].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[1].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH_INTERFACE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH_INTERFACE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SKIP_FIRST_USER_DEFINED_HEADER_SIZE_PROFILE_DATA);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__skip_first_user_defined_header_size_profile_data";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_template_t";
    layout_array_dnx_algo_port[idx].doc = "Profile data for skipping user defined first header size";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_template_t);
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PRD);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__prd";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_prd_info_t**";
    layout_array_dnx_algo_port[idx].doc = "PRD port to profile map. key is first phy";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_prd_info_t**);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = dnx_data_device.general.nof_cores_get(unit);
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC_DNX_DATA;
    layout_array_dnx_algo_port[idx].array_indexes[1].num_elements = dnx_data_nif.global.nof_nif_interfaces_per_core_get(unit);
    layout_array_dnx_algo_port[idx].array_indexes[1].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC_DNX_DATA;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PRD__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PRD__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PTC_ALLOC);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__ptc_alloc";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_res_t*";
    layout_array_dnx_algo_port[idx].doc = "sw state resource variable for the ptc per core";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_res_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__COUNTER_PORT_MAP);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__counter_port_map";
    layout_array_dnx_algo_port[idx].type = "counter_port_map_t*";
    layout_array_dnx_algo_port[idx].doc = "counter to port mapping";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(counter_port_map_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__COUNTER_PORT_MAP__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__COUNTER_PORT_MAP__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__RX_FIFO_COUNTER_PORT_MAP);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__rx_fifo_counter_port_map";
    layout_array_dnx_algo_port[idx].type = "rx_fifo_counter_port_map_t*";
    layout_array_dnx_algo_port[idx].doc = "RX FIFO counter to port mapping";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(rx_fifo_counter_port_map_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = dnx_data_nif.dbal.nof_rx_fifo_counters_get(unit);
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC_DNX_DATA;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__RX_FIFO_COUNTER_PORT_MAP__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__RX_FIFO_COUNTER_PORT_MAP__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TX_FIFO_COUNTER_PORT_MAP);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__tx_fifo_counter_port_map";
    layout_array_dnx_algo_port[idx].type = "tx_fifo_counter_port_map_t*";
    layout_array_dnx_algo_port[idx].doc = "TX FIFO counter to port mapping";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(tx_fifo_counter_port_map_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = dnx_data_nif.dbal.nof_tx_fifo_counters_get(unit);
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC_DNX_DATA;
    layout_array_dnx_algo_port[idx].parent  = 0;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TX_FIFO_COUNTER_PORT_MAP__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TX_FIFO_COUNTER_PORT_MAP__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__GENERAL__DUMMY);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__general__dummy";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "dummy";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 1;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__GENERAL__PORTMOD_MAC_SOFT_RESET_CB_LOCK);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__general__portmod_mac_soft_reset_cb_lock";
    layout_array_dnx_algo_port[idx].type = "sw_state_mutex_t";
    layout_array_dnx_algo_port[idx].doc = "mutex to prevent race condition on portmod_mac_soft_reset cb";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(sw_state_mutex_t);
    layout_array_dnx_algo_port[idx].parent  = 1;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__STATE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__state";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_state_e";
    layout_array_dnx_algo_port[idx].doc = "Port state - see dnx_algo_port_state_e";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_state_e);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__INFO);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__info";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_info_s";
    layout_array_dnx_algo_port[idx].doc = "Port info";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_info_s);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__INTERFACE_TYPE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__interface_type";
    layout_array_dnx_algo_port[idx].type = "bcm_port_if_t";
    layout_array_dnx_algo_port[idx].doc = "port inteface";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_if_t);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__INTERFACE_OFFSET);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__interface_offset";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "inteface offset";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__NIF_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__nif_handle";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "NIF DB handle - first phy";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__IN_TM_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__in_tm_handle";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_2d_handle_t";
    layout_array_dnx_algo_port[idx].doc = "IN TM  DB  2d handle";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_2d_handle_t);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__IN_TM_HANDLE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__IN_TM_HANDLE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PP_DSP_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__pp_dsp_handle";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_2d_handle_t";
    layout_array_dnx_algo_port[idx].doc = "PP-DSP DB  2d handle";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_2d_handle_t);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PP_DSP_HANDLE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PP_DSP_HANDLE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__SCH_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__sch_handle";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_2d_handle_t";
    layout_array_dnx_algo_port[idx].doc = "SCH DB  2d handle";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_2d_handle_t);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__SCH_HANDLE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__SCH_HANDLE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__SCH_IF_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__sch_if_handle";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_2d_handle_t";
    layout_array_dnx_algo_port[idx].doc = "SCH Interface";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_2d_handle_t);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__SCH_IF_HANDLE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__SCH_IF_HANDLE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PP_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__pp_handle";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_2d_handle_t";
    layout_array_dnx_algo_port[idx].doc = "PP DB  2d handle";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_2d_handle_t);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PP_HANDLE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PP_HANDLE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PTC);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__ptc";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "PTC value";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__ILKN_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__ilkn_handle";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "ILKN DB handle - ilkn id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__FLEXE_CLIENT_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__flexe_client_handle";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "FLEXE client DB handle - client index";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__FLEXE_MAC_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__flexe_mac_handle";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "FLEXE MAC DB handle - client index";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__FLEXE_SAR_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__flexe_sar_handle";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "FLEXE SAR DB handle - client index";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__FLEXE_PHY_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__flexe_phy_handle";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "FLEXE phy DB - PHY ID";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__TM_INTERFACE_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__tm_interface_handle";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_2d_handle_t";
    layout_array_dnx_algo_port[idx].doc = "TM interface DB handle - interface id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_2d_handle_t);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__TM_INTERFACE_HANDLE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__TM_INTERFACE_HANDLE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__INTERFACE_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__interface_handle";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_2d_handle_t";
    layout_array_dnx_algo_port[idx].doc = "Interface DB handle - interface id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_2d_handle_t);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__INTERFACE_HANDLE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__INTERFACE_HANDLE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__FABRIC_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__fabric_handle";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "handle to fabric DB - link-id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__IN_CHANNEL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__in_channel";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "in channel id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__OUT_CHANNEL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__out_channel";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "out channel id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__TDM_MODE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__tdm_mode";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_tdm_mode_e";
    layout_array_dnx_algo_port[idx].doc = "tdm mode of tm port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_tdm_mode_e);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PORT_APP_FLAGS);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__port_app_flags";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "flags to indicate port channelized application";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 2;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__IN_TM_HANDLE__H0);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__in_tm_handle__h0";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "First key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 30;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__IN_TM_HANDLE__H1);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__in_tm_handle__h1";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Second key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 30;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PP_DSP_HANDLE__H0);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__pp_dsp_handle__h0";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "First key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 31;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PP_DSP_HANDLE__H1);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__pp_dsp_handle__h1";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Second key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 31;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__SCH_HANDLE__H0);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__sch_handle__h0";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "First key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 32;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__SCH_HANDLE__H1);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__sch_handle__h1";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Second key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 32;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__SCH_IF_HANDLE__H0);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__sch_if_handle__h0";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "First key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 33;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__SCH_IF_HANDLE__H1);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__sch_if_handle__h1";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Second key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 33;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PP_HANDLE__H0);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__pp_handle__h0";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "First key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 34;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__PP_HANDLE__H1);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__pp_handle__h1";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Second key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 34;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__TM_INTERFACE_HANDLE__H0);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__tm_interface_handle__h0";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "First key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 41;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__TM_INTERFACE_HANDLE__H1);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__tm_interface_handle__h1";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Second key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 41;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__INTERFACE_HANDLE__H0);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__interface_handle__h0";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "First key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 42;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__LOGICAL__INTERFACE_HANDLE__H1);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__logical__interface_handle__h1";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Second key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 42;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif__valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is nif valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 3;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__PHYS);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif__phys";
    layout_array_dnx_algo_port[idx].type = "bcm_pbmp_t";
    layout_array_dnx_algo_port[idx].doc = "phy bitmap";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_pbmp_t);
    layout_array_dnx_algo_port[idx].parent  = 3;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__FIRST_PHY);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif__first_phy";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "first phy used by nif port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 3;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 3;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__LOGICAL_FIFOS);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif__logical_fifos";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_rmc_info_t";
    layout_array_dnx_algo_port[idx].doc = "port logical FIFOs information";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_rmc_info_t);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = BCM_PORT_MAX_NOF_PRIORITY_GROUPS;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_STATIC;
    layout_array_dnx_algo_port[idx].parent  = 3;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__LATCH_DOWN);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif__latch_down";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is latch down indication";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 3;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__LOOPBACK_ORIGINAL_LINK_TRAINING);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif__loopback_original_link_training";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, original link training state stored before setting loopback";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 3;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__LOOPBACK_ORIGINAL_PHY_LANE_CONFIG);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif__loopback_original_phy_lane_config";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "original phy lane configuration stored before setting loopback";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 3;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__FLR_FW_SUPPORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif__flr_fw_support";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Indicate if Fast Link Recovery firmware is support";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 3;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__EXT_TXPI_ENABLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif__ext_txpi_enable";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Indicate if external TXPI mode is enabled";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 3;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__NIF__FRAME_PREEMPTABLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__nif__frame_preemptable";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is NIF port frame preemptable";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 3;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_CONFIG);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_config";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_signal_quality_phy_config_t*";
    layout_array_dnx_algo_port[idx].doc = "Signal quality BER/SER per phy struct";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_signal_quality_phy_config_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = dnx_data_nif.phys.nof_phys_get(unit);
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC_DNX_DATA;
    layout_array_dnx_algo_port[idx].parent  = 4;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_CONFIG__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_CONFIG__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_STATE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_state";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_signal_quality_phy_state_t*";
    layout_array_dnx_algo_port[idx].doc = "Signal quality BER/SER state per phy";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_signal_quality_phy_state_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = dnx_data_nif.phys.nof_phys_get(unit);
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC_DNX_DATA;
    layout_array_dnx_algo_port[idx].parent  = 4;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_STATE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_STATE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__ENABLED_PORTS);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__enabled_ports";
    layout_array_dnx_algo_port[idx].type = "bcm_pbmp_t";
    layout_array_dnx_algo_port[idx].doc = "A bitmap of ports that use signal quality BER/SER logic";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_pbmp_t);
    layout_array_dnx_algo_port[idx].parent  = 4;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__MEASURE_MODE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__measure_mode";
    layout_array_dnx_algo_port[idx].type = "bcm_pbmp_t";
    layout_array_dnx_algo_port[idx].doc = "A bitmap of ports that use SER based measurment";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_pbmp_t);
    layout_array_dnx_algo_port[idx].parent  = 4;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_CONFIG__DEGRADE_THR);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_config__degrade_thr";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "Degrade threshold, encoded 16MSB as mantissa, 16LSB exponent";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 73;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_CONFIG__DEGRADE_CU_THR);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_config__degrade_cu_thr";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "Degrade cross up threshold, encoded 16MSB as mantissa, 16LSB exponent";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 73;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_CONFIG__FAIL_THR);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_config__fail_thr";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "fail threshold, encoded 16MSB as mantissa, 16LSB exponent";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 73;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_CONFIG__FAIL_CU_THR);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_config__fail_cu_thr";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "fail cross up threshold, encoded 16MSB as mantissa, 16LSB exponent";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 73;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_CONFIG__INTERVAL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_config__interval";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "Amount of time to wait before deciding if threshold was crossed";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 73;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_CONFIG__ACTION_ENABLED);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_config__action_enabled";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "indicate whether signal fail event should trigger an action";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 73;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_CONFIG__HOLD_OFF_INTERVAL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_config__hold_off_interval";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "Amount of time configured to mask signal degrade or fail recovery event";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 73;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_STATE__INTERVAL_CNT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_state__interval_cnt";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "Counts the amount of time passed since previous decision";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 74;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_STATE__PREV_ERROR_RATE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_state__prev_error_rate";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "Error rate calculated at previous sample. Encoded as a mantissa and exponent";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 74;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_STATE__PREV_CNT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_state__prev_cnt";
    layout_array_dnx_algo_port[idx].type = "uint64";
    layout_array_dnx_algo_port[idx].doc = "Error rate cnt at previous sample";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint64);
    layout_array_dnx_algo_port[idx].parent  = 74;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_STATE__PREV_UNCORRECTABLE_CNT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_state__prev_uncorrectable_cnt";
    layout_array_dnx_algo_port[idx].type = "uint64";
    layout_array_dnx_algo_port[idx].doc = "number of uncorrectable errors at previous sample";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint64);
    layout_array_dnx_algo_port[idx].parent  = 74;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_STATE__PREV_STATE_HANDLER);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_state__prev_state_handler";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "inidicates in which state the port was during the previous handling reoutine";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 74;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_STATE__PREV_STATE_SAMPLER);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_state__prev_state_sampler";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "inidicates in which state the port was during the previous sample";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 74;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SIGNAL_QUALITY__PHY_STATE__HOLD_OFF_INTERVAL_CNT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__signal_quality__phy_state__hold_off_interval_cnt";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "Amount of time that has been elapsed since the event of signal deg or fail recovery has been blocked";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 74;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__IN_TM__REF_COUNT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__in_tm__ref_count";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "How may ports point to this IN TM DB. 0, if ingress tm is invalid .";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 5;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_COUNTER;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__IN_TM__IN_TM_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__in_tm__in_tm_port";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "ingress TM port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 5;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__IN_TM__CORE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__in_tm__core";
    layout_array_dnx_algo_port[idx].type = "bcm_core_t";
    layout_array_dnx_algo_port[idx].doc = "core id of port termination context";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_core_t);
    layout_array_dnx_algo_port[idx].parent  = 5;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__IN_TM__IN_TM_PORT_NOF);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__in_tm__in_tm_port_nof";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "number of IN TM port IDs for this port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 5;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__IN_TM__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__in_tm__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 5;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB__VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp_dsp_db__valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "is PP-DSP valid .";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 6;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB__PP_DSP);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp_dsp_db__pp_dsp";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "PP DSP";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 6;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB__CORE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp_dsp_db__core";
    layout_array_dnx_algo_port[idx].type = "bcm_core_t";
    layout_array_dnx_algo_port[idx].doc = "core id of pp dsp";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_core_t);
    layout_array_dnx_algo_port[idx].parent  = 6;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB__OUT_TM_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp_dsp_db__out_tm_handle";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_2d_handle_t";
    layout_array_dnx_algo_port[idx].doc = "OUT TM DB  2d handle";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_2d_handle_t);
    layout_array_dnx_algo_port[idx].parent  = 6;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB__OUT_TM_HANDLE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB__OUT_TM_HANDLE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp_dsp_db__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 6;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB__OUT_TM_HANDLE__H0);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp_dsp_db__out_tm_handle__h0";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "First key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 99;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP_DSP_DB__OUT_TM_HANDLE__H1);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp_dsp_db__out_tm_handle__h1";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Second key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 99;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__OUT_TM__REF_COUNT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__out_tm__ref_count";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "How may ports point to this OUT TM DB. 0, if OUT TM port is invalid .";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 7;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_COUNTER;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__OUT_TM__OUT_TM_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__out_tm__out_tm_port";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "out tm port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 7;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__OUT_TM__CORE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__out_tm__core";
    layout_array_dnx_algo_port[idx].type = "bcm_core_t";
    layout_array_dnx_algo_port[idx].doc = "core id of out tm port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_core_t);
    layout_array_dnx_algo_port[idx].parent  = 7;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__OUT_TM__BASE_Q_PAIR);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__out_tm__base_q_pair";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "egress base queue pair";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 7;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__OUT_TM__PRIORITIES);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__out_tm__priorities";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "number of port priorities";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 7;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__OUT_TM__IS_MC);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__out_tm__is_mc";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "indication if port is used for MC";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 7;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__OUT_TM__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__out_tm__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 7;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH__REF_COUNT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__sch__ref_count";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "How may ports point to this SCH DB. 0, if sch port is invalid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 8;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_COUNTER;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH__BASE_HR);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__sch__base_hr";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "sch base hr id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 8;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH__SCH_PRIORITIES);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__sch__sch_priorities";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "egr scheduler number priorities (HRs) ";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 8;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__sch__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 8;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__REF_COUNT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp__ref_count";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "How may ports point to this PP DB. 0, if pp port is invalid .";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 9;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_COUNTER;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__PP_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp__pp_port";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "pp port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 9;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__CORE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp__core";
    layout_array_dnx_algo_port[idx].type = "bcm_core_t";
    layout_array_dnx_algo_port[idx].doc = "core id of pp port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_core_t);
    layout_array_dnx_algo_port[idx].parent  = 9;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__IS_LAG);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp__is_lag";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, true if the PP port is allocated for LAG";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 9;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__LAG_ID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp__lag_id";
    layout_array_dnx_algo_port[idx].type = "bcm_trunk_t";
    layout_array_dnx_algo_port[idx].doc = "If the PP port is allocated for LAG holds the LAG ID";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_trunk_t);
    layout_array_dnx_algo_port[idx].parent  = 9;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 9;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__HEADER_MODE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp__header_mode";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_header_mode_e";
    layout_array_dnx_algo_port[idx].doc = "header mode";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_header_mode_e);
    layout_array_dnx_algo_port[idx].parent  = 9;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__INGRESS_LLVP_PROFILE_VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp__ingress_llvp_profile_valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is ingress llvp valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 9;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__EGRESS_LLVP_PROFILE_VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp__egress_llvp_profile_valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is ingress llvp valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 9;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__HEADER_TYPE_IN);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp__header_type_in";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "BCM_SWITCH_PORT_HEADER_TYPE_X macros";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 9;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PP__HEADER_TYPE_OUT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__pp__header_type_out";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "BCM_SWITCH_PORT_HEADER_TYPE_X macros";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 9;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__ILKN__VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__ilkn__valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is ilkn id valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 11;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__ILKN__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__ilkn__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 11;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__ILKN__NOF_SEGMENTS);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__ilkn__nof_segments";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "How many segments the ILKN port takes";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 11;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__ILKN__IS_OVER_FABRIC);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__ilkn__is_over_fabric";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is ilkn over fabric";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 11;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__ILKN__IS_ELK);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__ilkn__is_elk";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is interface allocated for ELK";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 11;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__ILKN__LANES);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__ilkn__lanes";
    layout_array_dnx_algo_port[idx].type = "bcm_pbmp_t";
    layout_array_dnx_algo_port[idx].doc = "ILKN lanes bitmap (bits 0-23)";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_pbmp_t);
    layout_array_dnx_algo_port[idx].parent  = 11;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__ILKN__PRIORITY);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__ilkn__priority";
    layout_array_dnx_algo_port[idx].type = "bcm_port_nif_scheduler_t";
    layout_array_dnx_algo_port[idx].doc = "Data HRF priority (Low, High)";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_nif_scheduler_t);
    layout_array_dnx_algo_port[idx].parent  = 11;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__CLIENT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__client";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_flexe_client_t*";
    layout_array_dnx_algo_port[idx].doc = "FLEXE client (Bus A) info about port. Key is client index";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_flexe_client_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 12;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__CLIENT__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__CLIENT__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__MAC);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__mac";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_flexe_mac_t*";
    layout_array_dnx_algo_port[idx].doc = "FLEXE MAC (Bus B) info about port. Key is client index";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_flexe_mac_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 12;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__MAC__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__MAC__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__SAR);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__sar";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_flexe_sar_t*";
    layout_array_dnx_algo_port[idx].doc = "FLEXE SAR (Bus C) info about port. Key is client index";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_flexe_sar_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 12;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__SAR__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__SAR__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__PHY);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__phy";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_flexe_phy_t*";
    layout_array_dnx_algo_port[idx].doc = "FLEXE phy info about port. Key is first phy";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_flexe_phy_t*);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_DYNAMIC;
    layout_array_dnx_algo_port[idx].parent  = 12;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__PHY__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__PHY__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__CLIENT__VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__client__valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is client_index valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 132;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__CLIENT__CLIENT_INDEX);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__client__client_index";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Bus A client index";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 132;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__CLIENT__CLIENT_ID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__client__client_id";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Bus A client ID, used for Overhead";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 132;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__CLIENT__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__client__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 132;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__CLIENT__IS_BYPASS);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__client__is_bypass";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "if the port is used for bypass channel";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 132;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__CLIENT__BAS_PERIOD);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__client__bas_period";
    layout_array_dnx_algo_port[idx].type = "bcm_port_flexe_oam_base_period_t";
    layout_array_dnx_algo_port[idx].doc = "BAS OAM period";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_flexe_oam_base_period_t);
    layout_array_dnx_algo_port[idx].parent  = 132;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__CLIENT__STAT_CHANNEL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__client__stat_channel";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "The channel that is used for statistics in Framer";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 132;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__MAC__VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__mac__valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is ilkn id valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 133;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__MAC__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__mac__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 133;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__MAC__CLIENT_INDEX);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__mac__client_index";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Bus B client index";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 133;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__MAC__LOGICAL_FIFOS);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__mac__logical_fifos";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_rmc_info_t";
    layout_array_dnx_algo_port[idx].doc = "port logical FIFOs information";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_rmc_info_t);
    layout_array_dnx_algo_port[idx].array_indexes[0].num_elements = DNX_DATA_MAX_NIF_MAC_CLIENT_PRIORITY_GROUPS_NOF;
    layout_array_dnx_algo_port[idx].array_indexes[0].index_type = DNXC_SWSTATE_ARRAY_INDEX_STATIC;
    layout_array_dnx_algo_port[idx].parent  = 133;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__MAC__LOOPBACK_ENABLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__mac__loopback_enable";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean Bus B client loopback enable or not";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 133;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__MAC__MGMT_CHANNEL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__mac__mgmt_channel";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "The Framer mgmt channel";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 133;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__SAR__VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__sar__valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is ilkn id valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 134;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__SAR__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__sar__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 134;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__SAR__CLIENT_INDEX);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__sar__client_index";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Bus C client index";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 134;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__SAR__VIRTUAL_FLEXE_CHANNEL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__sar__virtual_flexe_channel";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "The virtual flexe module channel ID which SAR connects to";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 134;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__SAR__RX_IS_ETH);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__sar__rx_is_eth";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Indicate if SAR connects to Ethernet port in Rx direction";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 134;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__SAR__TX_IS_ETH);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__sar__tx_is_eth";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Indicate if SAR connects to Ethernet port in Tx direction";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 134;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__PHY__VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__phy__valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is ilkn id valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 135;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__PHY__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__phy__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 135;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__PHY__CORE_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__phy__core_port";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "FlexE core port that connects to the PCS of FlexE physical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 135;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__PHY__CHANNEL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__phy__channel";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "The channel ID for L1 ETH/MGMT channel/FlexE unaware channel";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 135;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__PHY__RX_1588_EN);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__phy__rx_1588_en";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Rx 1588 enable status for L1 ETH";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 135;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__PHY__TX_1588_EN);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__phy__tx_1588_en";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Tx 1588 enable status for L1 ETH";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 135;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__PHY__MAC1_CHANNEL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__phy__mac1_channel";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "MAC1 channel for L1 ETH 1588";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 135;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FLEXE__PHY__MAC2_CHANNEL);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__flexe__phy__mac2_channel";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "MAC2 channel for L1 ETH 1588";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 135;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FABRIC__VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__fabric__valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is fabric link valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 13;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FABRIC__LINK);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__fabric__link";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "fabric link id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 13;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FABRIC__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__fabric__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 13;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FABRIC__PRBS_MODE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__fabric__prbs_mode";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "link PRBS mode (PHY or MAC)";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 13;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FABRIC__SPEED);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__fabric__speed";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "fabric link rate";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 13;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FABRIC__LOOPBACK_ORIGINAL_LINK_TRAINING);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__fabric__loopback_original_link_training";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, original link training state stored before setting loopback";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 13;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FABRIC__LOOPBACK_ORIGINAL_PHY_LANE_CONFIG);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__fabric__loopback_original_phy_lane_config";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "original phy lane configuration stored before setting loopback";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 13;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__FABRIC__FEC_TYPE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__fabric__fec_type";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "FEC type";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 13;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TM_INTERFACE__VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__tm_interface__valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is tm interface valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 14;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TM_INTERFACE__IS_EGRESS_INTERLEAVE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__tm_interface__is_egress_interleave";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "A flag that added with the master port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 14;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TM_INTERFACE__EGR_IF);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__tm_interface__egr_if";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "egress interface id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 14;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TM_INTERFACE__CH_EGR_IF);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__tm_interface__ch_egr_if";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "channelized egress interface id - this is in addition to regular egress interface id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 14;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TM_INTERFACE__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__tm_interface__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 14;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TM_INTERFACE__RCY_MIRROR_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__tm_interface__rcy_mirror_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "Attached rcy_mirror logical port for outbound mirroring";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 14;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is tm interface valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__CORE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__core";
    layout_array_dnx_algo_port[idx].type = "bcm_core_t";
    layout_array_dnx_algo_port[idx].doc = "intrface core";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_core_t);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__IS_CHANNELIZED);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__is_channelized";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "A flag that added with the master port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__IS_INGRESS_INTERLEAVE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__is_ingress_interleave";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "interface works in interleaved mode in ingress";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__RX_SPEED);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__rx_speed";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Interface rate in Rx direction";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__TX_SPEED);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__tx_speed";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Interface rate in tx direction";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__TDM_MODE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__tdm_mode";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_if_tdm_mode_e";
    layout_array_dnx_algo_port[idx].doc = "tdm mode of interface";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_if_tdm_mode_e);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__MASTER_TDM_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__master_tdm_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port - represents tdm channels only";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__MASTER_NON_TDM_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__master_non_tdm_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port - represents non_tdm channels only";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__TM_INTERFACE_HANDLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__tm_interface_handle";
    layout_array_dnx_algo_port[idx].type = "dnx_algo_port_db_2d_handle_t";
    layout_array_dnx_algo_port[idx].doc = "TM interface DB handle - interface id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(dnx_algo_port_db_2d_handle_t);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__TM_INTERFACE_HANDLE__FIRST);
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__TM_INTERFACE_HANDLE__LAST)-1;
    layout_array_dnx_algo_port[idx].labels = DNXC_SW_STATE_LAYOUT_LABEL_FORCE_INTERFACE_GENERATION;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__FEC_TYPE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__fec_type";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "FEC type";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 15;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__TM_INTERFACE_HANDLE__H0);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__tm_interface_handle__h0";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "First key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 187;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__INTERFACE__TM_INTERFACE_HANDLE__H1);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__interface__tm_interface_handle__h1";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Second key";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 187;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH_INTERFACE__VALID);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__sch_interface__valid";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "Boolean, is sch interface valid.";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 16;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH_INTERFACE__SCH_IF);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__sch_interface__sch_if";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "scheduler interface id";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 16;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH_INTERFACE__PRIORITY_PROPAGATION_ENABLE);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__sch_interface__priority_propagation_enable";
    layout_array_dnx_algo_port[idx].type = "int";
    layout_array_dnx_algo_port[idx].doc = "scheduler interface is in port priority propagation mode";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(int);
    layout_array_dnx_algo_port[idx].parent  = 16;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__SCH_INTERFACE__MASTER_LOGICAL_PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__sch_interface__master_logical_port";
    layout_array_dnx_algo_port[idx].type = "bcm_port_t";
    layout_array_dnx_algo_port[idx].doc = "master logical port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(bcm_port_t);
    layout_array_dnx_algo_port[idx].parent  = 16;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__PRD__PORT_TO_PROFILE_MAP);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__prd__port_to_profile_map";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "prd port to profile map";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 18;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__COUNTER_PORT_MAP__PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__counter_port_map__port";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "mapped port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 20;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__COUNTER_PORT_MAP__PRIORITY_GROUP);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__counter_port_map__priority_group";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "mapped priority group of port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 20;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__RX_FIFO_COUNTER_PORT_MAP__PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__rx_fifo_counter_port_map__port";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "mapped port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 21;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;

    idx = DNXC_SW_STATE_LAYOUT_GET_PARAM_IDX(DNX_SW_STATE_DNX_ALGO_PORT_DB__TX_FIFO_COUNTER_PORT_MAP__PORT);
    layout_array_dnx_algo_port[idx].name = "dnx_algo_port_db__tx_fifo_counter_port_map__port";
    layout_array_dnx_algo_port[idx].type = "uint32";
    layout_array_dnx_algo_port[idx].doc = "mapped port";
    layout_array_dnx_algo_port[idx].sum_of_allocation = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].size_of = sizeof(uint32);
    layout_array_dnx_algo_port[idx].parent  = 22;
    layout_array_dnx_algo_port[idx].first_child_index = DNXC_SW_STATE_LAYOUT_INVALID;
    layout_array_dnx_algo_port[idx].last_child_index = DNXC_SW_STATE_LAYOUT_INVALID;


    dnxc_sw_state_layout_init_structure(unit, DNX_SW_STATE_DNX_ALGO_PORT_DB, layout_array_dnx_algo_port, sw_state_layout_array[unit][DNX_ALGO_PORT_MODULE_ID], DNX_SW_STATE_DNX_ALGO_PORT_DB_NOF_PARAMS);

    DNXC_SW_STATE_FUNC_RETURN;
}

#undef BSL_LOG_MODULE
