<stg><name>ht_inputLogic</name>


<trans_list>

<trans id="248" from="1" to="2">
<condition id="198">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="249" from="2" to="3">
<condition id="199">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="1">
<![CDATA[
entry:10  %iState_load = load i1* @iState, align 1

]]></Node>
<StgValue><ssdm name="iState_load"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
entry:11  %tmp = call i1 @_ssdm_op_NbReadReq.ap_fifo.i256P(i256* @requestParser2hashTa_1, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="34" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
entry:17  br i1 %iState_load, label %8, label %0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="iState_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp, label %1, label %._crit_edge6.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="256" op_0_bw="256" op_1_bw="256">
<![CDATA[
:0  %tmp196 = call i256 @_ssdm_op_Read.ap_fifo.volatile.i256P(i256* @requestParser2hashTa_1) nounwind

]]></Node>
<StgValue><ssdm name="tmp196"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="124" op_0_bw="256">
<![CDATA[
:1  %p_Val2_s = trunc i256 %tmp196 to i124

]]></Node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:2  %tmp_365 = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp196, i32 124)

]]></Node>
<StgValue><ssdm name="tmp_365"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:3  %tmp_366 = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp196, i32 126)

]]></Node>
<StgValue><ssdm name="tmp_366"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %tmp_V_40 = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp196, i32 128, i32 191) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_40"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %tmp_V_42 = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp196, i32 192, i32 255) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_42"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:6  br i1 %tmp_365, label %_ifconv, label %7

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %mergeST.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="8" op_0_bw="8" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:0  %tmp_operation_V_1 = call i8 @_ssdm_op_PartSelect.i8.i256.i32.i32(i256 %tmp196, i32 104, i32 111) nounwind

]]></Node>
<StgValue><ssdm name="tmp_operation_V_1"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="16" op_0_bw="16" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:2  %tmp_valueLength_V_1 = call i16 @_ssdm_op_PartSelect.i16.i256.i32.i32(i256 %tmp196, i32 8, i32 23) nounwind

]]></Node>
<StgValue><ssdm name="tmp_valueLength_V_1"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:4  %tmp_i = icmp eq i8 %tmp_operation_V_1, 8

]]></Node>
<StgValue><ssdm name="tmp_i"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="8" op_0_bw="256">
<![CDATA[
_ifconv:5  %tmp_368 = trunc i256 %tmp196 to i8

]]></Node>
<StgValue><ssdm name="tmp_368"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
_ifconv:6  %tmp_V_43 = select i1 %tmp_i, i8 1, i8 %tmp_368

]]></Node>
<StgValue><ssdm name="tmp_V_43"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:8  %tmp_163_i = icmp eq i8 %tmp_V_43, 0

]]></Node>
<StgValue><ssdm name="tmp_163_i"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv:9  br i1 %tmp_163_i, label %._crit_edge8.i, label %2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_i, label %._crit_edge9.i, label %3

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge9.i:1  %tmp_170_i = icmp ult i8 %tmp_V_43, 9

]]></Node>
<StgValue><ssdm name="tmp_170_i"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge9.i:2  br i1 %tmp_170_i, label %4, label %5

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="0" op_0_bw="0">
<![CDATA[
:22  br label %._crit_edge8.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge8.i:1  br i1 %tmp_366, label %6, label %._crit_edge10.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="3" op_0_bw="3" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge10.i:0  %tmp_51_i = call i3 @_ssdm_op_PartSelect.i3.i256.i32.i32(i256 %tmp196, i32 125, i32 127) nounwind

]]></Node>
<StgValue><ssdm name="tmp_51_i"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge10.i:3  store i1 true, i1* @iState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="35">
<or_exp><and_exp><literal name="iState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp, label %9, label %._crit_edge6.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="256" op_0_bw="256" op_1_bw="256">
<![CDATA[
:0  %tmp_4 = call i256 @_ssdm_op_Read.ap_fifo.volatile.i256P(i256* @requestParser2hashTa_1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:1  %tmp_362 = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp_4, i32 126)

]]></Node>
<StgValue><ssdm name="tmp_362"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:2  %tmp_363 = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp_4, i32 127)

]]></Node>
<StgValue><ssdm name="tmp_363"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %tmp_V = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp_4, i32 128, i32 191) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %tmp_V_38 = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp_4, i32 192, i32 255) nounwind

]]></Node>
<StgValue><ssdm name="tmp_V_38"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_362, label %10, label %._crit_edge12.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge14.i:2  br i1 %tmp_363, label %18, label %._crit_edge15.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_363" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:0  store i1 false, i1* @iState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="39" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="30" bw="2" op_0_bw="2">
<![CDATA[
entry:13  %wordCounter_V_1_load = load i2* @wordCounter_V_1, align 1

]]></Node>
<StgValue><ssdm name="wordCounter_V_1_load"/></StgValue>
</operation>

<operation id="40" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="31" bw="8" op_0_bw="8">
<![CDATA[
entry:14  %keyLength_V_load = load i8* @keyLength_V, align 1

]]></Node>
<StgValue><ssdm name="keyLength_V_load"/></StgValue>
</operation>

<operation id="41" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="32" bw="2" op_0_bw="2">
<![CDATA[
entry:15  %keyWordCounter_V_loa = load i2* @keyWordCounter_V, align 1

]]></Node>
<StgValue><ssdm name="keyWordCounter_V_loa"/></StgValue>
</operation>

<operation id="42" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 0, i2* @keyWordCounter_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="43" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:1  store i8 %tmp_operation_V_1, i8* @bufferWordMd_operati, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="44" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ifconv:3  store i16 %tmp_valueLength_V_1, i16* @bufferWordMd_valueLe, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="45" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
_ifconv:7  store i2 1, i2* @keyWordCounter_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="46" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge9.i:0  call void @_ssdm_op_Write.ap_fifo.volatile.i8P(i8* @in2hashKeyLength_V_V, i8 %tmp_V_43) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="47" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_173_i = add i8 %tmp_V_43, -8

]]></Node>
<StgValue><ssdm name="tmp_173_i"/></StgValue>
</operation>

<operation id="48" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge8.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="49" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="4" op_0_bw="8">
<![CDATA[
:0  %tmp_408 = trunc i8 %tmp_V_43 to i4

]]></Node>
<StgValue><ssdm name="tmp_408"/></StgValue>
</operation>

<operation id="50" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="7" op_0_bw="7" op_1_bw="4" op_2_bw="3">
<![CDATA[
:1  %tmp_172_i = call i7 @_ssdm_op_BitConcatenate.i7.i4.i3(i4 %tmp_408, i3 0)

]]></Node>
<StgValue><ssdm name="tmp_172_i"/></StgValue>
</operation>

<operation id="51" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:2  %Hi_assign = add i7 -1, %tmp_172_i

]]></Node>
<StgValue><ssdm name="Hi_assign"/></StgValue>
</operation>

<operation id="52" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="8" op_0_bw="7">
<![CDATA[
:8  %tmp_413 = sext i7 %Hi_assign to i8

]]></Node>
<StgValue><ssdm name="tmp_413"/></StgValue>
</operation>

<operation id="53" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:9  %tmp_414 = sub i8 127, %tmp_413

]]></Node>
<StgValue><ssdm name="tmp_414"/></StgValue>
</operation>

<operation id="54" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8">
<![CDATA[
._crit_edge8.i:0  %keyLength_V_new_i = phi i8 [ %tmp_V_43, %_ifconv ], [ %tmp_173_i, %5 ], [ 0, %4 ]

]]></Node>
<StgValue><ssdm name="keyLength_V_new_i"/></StgValue>
</operation>

<operation id="55" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="127">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_366" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @hashValueBuffer_V_V, i64 %tmp_V_40) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="56" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge10.i:4  br label %mergeST.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="57" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
mergeST.i:1  %wordCounter_V_1_new_2 = phi i1 [ true, %._crit_edge10.i ], [ false, %7 ]

]]></Node>
<StgValue><ssdm name="wordCounter_V_1_new_2"/></StgValue>
</operation>

<operation id="58" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
mergeST.i:2  %keyLength_V_new_1_i = phi i8 [ %keyLength_V_new_i, %._crit_edge10.i ], [ undef, %7 ]

]]></Node>
<StgValue><ssdm name="keyLength_V_new_1_i"/></StgValue>
</operation>

<operation id="59" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="2" op_0_bw="1">
<![CDATA[
mergeST.i:3  %wordCounter_V_1_new_3 = zext i1 %wordCounter_V_1_new_2 to i2

]]></Node>
<StgValue><ssdm name="wordCounter_V_1_new_3"/></StgValue>
</operation>

<operation id="60" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="0" op_0_bw="0">
<![CDATA[
mergeST.i:5  br label %._crit_edge6.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="61" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_362" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @hashValueBuffer_V_V, i64 %tmp_V) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="62" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="32">
<![CDATA[
._crit_edge12.i:0  %tmp_367 = call i1 @_ssdm_op_BitSelect.i1.i2.i32(i2 %wordCounter_V_1_load, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_367"/></StgValue>
</operation>

<operation id="63" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge12.i:1  br i1 %tmp_367, label %._crit_edge13.i, label %11

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="64" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_367" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="128" op_0_bw="256">
<![CDATA[
:0  %p_Result_35 = trunc i256 %tmp_4 to i128

]]></Node>
<StgValue><ssdm name="p_Result_35"/></StgValue>
</operation>

<operation id="65" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_367" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
:2  %tmp_159_i = add i2 1, %wordCounter_V_1_load

]]></Node>
<StgValue><ssdm name="tmp_159_i"/></StgValue>
</operation>

<operation id="66" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_367" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge13.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="67" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge13.i:0  %wordCounter_V_1_flag = phi i1 [ true, %11 ], [ false, %._crit_edge12.i ]

]]></Node>
<StgValue><ssdm name="wordCounter_V_1_flag"/></StgValue>
</operation>

<operation id="68" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="2" op_0_bw="2" op_1_bw="0">
<![CDATA[
._crit_edge13.i:1  %wordCounter_V_1_new_s = phi i2 [ %tmp_159_i, %11 ], [ undef, %._crit_edge12.i ]

]]></Node>
<StgValue><ssdm name="wordCounter_V_1_new_s"/></StgValue>
</operation>

<operation id="69" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge13.i:2  %tmp_160_i = icmp eq i8 %keyLength_V_load, 0

]]></Node>
<StgValue><ssdm name="tmp_160_i"/></StgValue>
</operation>

<operation id="70" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge13.i:3  br i1 %tmp_160_i, label %._crit_edge14.i, label %12

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_161_i = icmp ult i8 %keyLength_V_load, 9

]]></Node>
<StgValue><ssdm name="tmp_161_i"/></StgValue>
</operation>

<operation id="72" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="6">
<![CDATA[
:2  %Lo_assign = call i8 @_ssdm_op_BitConcatenate.i8.i2.i6(i2 %keyWordCounter_V_loa, i6 0)

]]></Node>
<StgValue><ssdm name="Lo_assign"/></StgValue>
</operation>

<operation id="73" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="9" op_0_bw="8">
<![CDATA[
:3  %Lo_assign_cast312_i = zext i8 %Lo_assign to i9

]]></Node>
<StgValue><ssdm name="Lo_assign_cast312_i"/></StgValue>
</operation>

<operation id="74" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="32" op_0_bw="8">
<![CDATA[
:4  %Lo_assign_cast_i = zext i8 %Lo_assign to i32

]]></Node>
<StgValue><ssdm name="Lo_assign_cast_i"/></StgValue>
</operation>

<operation id="75" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_161_i, label %13, label %14

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="76" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %Hi_assign_1 = or i8 %Lo_assign, 63

]]></Node>
<StgValue><ssdm name="Hi_assign_1"/></StgValue>
</operation>

<operation id="77" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_390 = icmp ugt i8 %Lo_assign, %Hi_assign_1

]]></Node>
<StgValue><ssdm name="tmp_390"/></StgValue>
</operation>

<operation id="78" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_391 = sub i8 127, %Lo_assign

]]></Node>
<StgValue><ssdm name="tmp_391"/></StgValue>
</operation>

<operation id="79" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:4  %tmp_392 = select i1 %tmp_390, i8 %Lo_assign, i8 %Hi_assign_1

]]></Node>
<StgValue><ssdm name="tmp_392"/></StgValue>
</operation>

<operation id="80" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:7  %tmp_395 = sub i8 127, %tmp_392

]]></Node>
<StgValue><ssdm name="tmp_395"/></StgValue>
</operation>

<operation id="81" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
:22  %tmp_167_i = icmp eq i2 %keyWordCounter_V_loa, 1

]]></Node>
<StgValue><ssdm name="tmp_167_i"/></StgValue>
</operation>

<operation id="82" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:23  br i1 %tmp_167_i, label %15, label %16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
<literal name="tmp_167_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  %tmp_168_i = add i2 %keyWordCounter_V_loa, 1

]]></Node>
<StgValue><ssdm name="tmp_168_i"/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
<literal name="tmp_167_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %17

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
<literal name="tmp_167_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %17

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="2" op_0_bw="2" op_1_bw="0">
<![CDATA[
:0  %storemerge_i = phi i2 [ %tmp_168_i, %16 ], [ 0, %15 ]

]]></Node>
<StgValue><ssdm name="storemerge_i"/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:1  store i2 %storemerge_i, i2* @keyWordCounter_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_169_i = add i8 %keyLength_V_load, -8

]]></Node>
<StgValue><ssdm name="tmp_169_i"/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge14.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="4" op_0_bw="8">
<![CDATA[
:0  %tmp_370 = trunc i8 %keyLength_V_load to i4

]]></Node>
<StgValue><ssdm name="tmp_370"/></StgValue>
</operation>

<operation id="91" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="7" op_0_bw="7" op_1_bw="4" op_2_bw="3">
<![CDATA[
:1  %tmp_165_i = call i7 @_ssdm_op_BitConcatenate.i7.i4.i3(i4 %tmp_370, i3 0)

]]></Node>
<StgValue><ssdm name="tmp_165_i"/></StgValue>
</operation>

<operation id="92" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:2  %tmp_166_i = add i7 -1, %tmp_165_i

]]></Node>
<StgValue><ssdm name="tmp_166_i"/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="9" op_0_bw="7">
<![CDATA[
:3  %tmp_166_cast_i = sext i7 %tmp_166_i to i9

]]></Node>
<StgValue><ssdm name="tmp_166_cast_i"/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:4  %Hi_assign_s = add i9 %tmp_166_cast_i, %Lo_assign_cast312_i

]]></Node>
<StgValue><ssdm name="Hi_assign_s"/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="32" op_0_bw="9">
<![CDATA[
:5  %Hi_assign_16_cast_i = sext i9 %Hi_assign_s to i32

]]></Node>
<StgValue><ssdm name="Hi_assign_16_cast_i"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7  %tmp_371 = icmp ugt i32 %Lo_assign_cast_i, %Hi_assign_16_cast_i

]]></Node>
<StgValue><ssdm name="tmp_371"/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="8" op_0_bw="9">
<![CDATA[
:8  %tmp_372 = trunc i9 %Hi_assign_s to i8

]]></Node>
<StgValue><ssdm name="tmp_372"/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:9  %tmp_373 = sub i8 127, %Lo_assign

]]></Node>
<StgValue><ssdm name="tmp_373"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:10  %tmp_374 = select i1 %tmp_371, i8 %Lo_assign, i8 %tmp_372

]]></Node>
<StgValue><ssdm name="tmp_374"/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:13  %tmp_377 = sub i8 127, %tmp_374

]]></Node>
<StgValue><ssdm name="tmp_377"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="0" op_0_bw="0">
<![CDATA[
:35  br label %._crit_edge14.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1">
<![CDATA[
._crit_edge14.i:0  %keyLength_V_flag_4_i = phi i1 [ false, %._crit_edge13.i ], [ true, %17 ], [ true, %13 ]

]]></Node>
<StgValue><ssdm name="keyLength_V_flag_4_i"/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8">
<![CDATA[
._crit_edge14.i:1  %keyLength_V_new_4_i = phi i8 [ undef, %._crit_edge13.i ], [ %tmp_169_i, %17 ], [ 0, %13 ]

]]></Node>
<StgValue><ssdm name="keyLength_V_new_4_i"/></StgValue>
</operation>

<operation id="104" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge15.i:0  br label %._crit_edge6.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="233" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
._crit_edge6.i:0  %wordCounter_V_1_flag_1 = phi i1 [ true, %mergeST.i ], [ false, %0 ], [ %wordCounter_V_1_flag, %._crit_edge15.i ], [ false, %8 ]

]]></Node>
<StgValue><ssdm name="wordCounter_V_1_flag_1"/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="234" bw="2" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0">
<![CDATA[
._crit_edge6.i:1  %wordCounter_V_1_new_1 = phi i2 [ %wordCounter_V_1_new_3, %mergeST.i ], [ undef, %0 ], [ %wordCounter_V_1_new_s, %._crit_edge15.i ], [ undef, %8 ]

]]></Node>
<StgValue><ssdm name="wordCounter_V_1_new_1"/></StgValue>
</operation>

<operation id="107" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="235" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
._crit_edge6.i:2  %keyLength_V_flag_6_i = phi i1 [ %wordCounter_V_1_new_2, %mergeST.i ], [ false, %0 ], [ %keyLength_V_flag_4_i, %._crit_edge15.i ], [ false, %8 ]

]]></Node>
<StgValue><ssdm name="keyLength_V_flag_6_i"/></StgValue>
</operation>

<operation id="108" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="236" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0">
<![CDATA[
._crit_edge6.i:3  %keyLength_V_new_6_i = phi i8 [ %keyLength_V_new_1_i, %mergeST.i ], [ undef, %0 ], [ %keyLength_V_new_4_i, %._crit_edge15.i ], [ undef, %8 ]

]]></Node>
<StgValue><ssdm name="keyLength_V_new_6_i"/></StgValue>
</operation>

<operation id="109" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="237" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge6.i:4  br i1 %keyLength_V_flag_6_i, label %mergeST310.i, label %._crit_edge6.new311.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="110" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="keyLength_V_flag_6_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
mergeST310.i:0  store i8 %keyLength_V_new_6_i, i8* @keyLength_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="242" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge6.new311.i:0  br i1 %wordCounter_V_1_flag_1, label %mergeST309.i, label %ht_inputLogic.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="112" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="wordCounter_V_1_flag_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
mergeST309.i:0  store i2 %wordCounter_V_1_new_1, i2* @wordCounter_V_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="113" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:0  call void (...)* @_ssdm_op_SpecInterface(i64* @hashKeyBuffer_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="114" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:1  call void (...)* @_ssdm_op_SpecInterface(i128* @hashMdBuffer_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="115" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:2  call void (...)* @_ssdm_op_SpecInterface(i64* @hashValueBuffer_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="116" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:3  call void (...)* @_ssdm_op_SpecInterface(i130* @in2cc_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="117" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:4  call void (...)* @_ssdm_op_SpecInterface(i64* @in2ccMd_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="118" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:5  call void (...)* @_ssdm_op_SpecInterface(i130* @in2hash_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="119" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:6  call void (...)* @_ssdm_op_SpecInterface(i8* @in2hashKeyLength_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="120" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:7  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTa_1, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="121" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="25" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:8  call void (...)* @_ssdm_op_SpecInterface(i32 0, [13 x i8]* @p_str17, i32 0, i32 0, [1 x i8]* @p_str118, i32 0, i32 0, [1 x i8]* @p_str118, [1 x i8]* @p_str118, [1 x i8]* @p_str118, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str118, [1 x i8]* @p_str118) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="122" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="26" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
entry:9  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str118) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="123" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="29" bw="8" op_0_bw="8">
<![CDATA[
entry:12  %tmp_keyLength_V = load i8* @bufferWordMd_keyLeng, align 1

]]></Node>
<StgValue><ssdm name="tmp_keyLength_V"/></StgValue>
</operation>

<operation id="124" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="33" bw="128" op_0_bw="128">
<![CDATA[
entry:16  %p_Val2_21 = load i128* @bufferWord_data_V, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_21"/></StgValue>
</operation>

<operation id="125" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @hashKeyBuffer_V_V, i64 %tmp_V_42) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="126" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge9.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="127" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="64" op_3_bw="32" op_4_bw="32">
<![CDATA[
:0  %p_Result_s = call i128 @llvm.part.set.i128.i64(i128 %p_Val2_21, i64 %tmp_V_42, i32 0, i32 63) nounwind

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="128" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="0" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  store i128 %p_Result_s, i128* @bufferWord_data_V, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="129" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:3  %tmp_409 = sub i7 -64, %tmp_172_i

]]></Node>
<StgValue><ssdm name="tmp_409"/></StgValue>
</operation>

<operation id="130" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="64" op_0_bw="7">
<![CDATA[
:4  %tmp_410 = zext i7 %tmp_409 to i64

]]></Node>
<StgValue><ssdm name="tmp_410"/></StgValue>
</operation>

<operation id="131" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:5  %tmp_411 = lshr i64 -1, %tmp_410

]]></Node>
<StgValue><ssdm name="tmp_411"/></StgValue>
</operation>

<operation id="132" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:6  %p_Result_32 = and i64 %tmp_V_42, %tmp_411

]]></Node>
<StgValue><ssdm name="p_Result_32"/></StgValue>
</operation>

<operation id="133" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="128" op_0_bw="64">
<![CDATA[
:7  %loc_V = zext i64 %p_Result_32 to i128

]]></Node>
<StgValue><ssdm name="loc_V"/></StgValue>
</operation>

<operation id="134" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="128" op_0_bw="8">
<![CDATA[
:10  %tmp_415 = zext i8 %tmp_414 to i128

]]></Node>
<StgValue><ssdm name="tmp_415"/></StgValue>
</operation>

<operation id="135" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:11  %tmp_416 = lshr i128 -1, %tmp_415

]]></Node>
<StgValue><ssdm name="tmp_416"/></StgValue>
</operation>

<operation id="136" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:12  %tmp_417 = xor i128 %tmp_416, -1

]]></Node>
<StgValue><ssdm name="tmp_417"/></StgValue>
</operation>

<operation id="137" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:13  %tmp_418 = and i128 %p_Val2_21, %tmp_417

]]></Node>
<StgValue><ssdm name="tmp_418"/></StgValue>
</operation>

<operation id="138" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:14  %tmp_419 = and i128 %loc_V, %tmp_416

]]></Node>
<StgValue><ssdm name="tmp_419"/></StgValue>
</operation>

<operation id="139" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:15  %p_Result_33 = or i128 %tmp_418, %tmp_419

]]></Node>
<StgValue><ssdm name="p_Result_33"/></StgValue>
</operation>

<operation id="140" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="0" op_0_bw="128" op_1_bw="128">
<![CDATA[
:16  store i128 %p_Result_33, i128* @bufferWord_data_V, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="141" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="130" op_0_bw="130" op_1_bw="2" op_2_bw="128">
<![CDATA[
:17  %tmp_1 = call i130 @_ssdm_op_BitConcatenate.i130.i2.i128(i2 -1, i128 %p_Result_33) nounwind

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="142" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:18  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2cc_V, i130 %tmp_1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="143" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="64" op_0_bw="64" op_1_bw="16" op_2_bw="8" op_3_bw="32" op_4_bw="8">
<![CDATA[
:19  %tmp_2 = call i64 @_ssdm_op_BitConcatenate.i64.i16.i8.i32.i8(i16 %tmp_valueLength_V_1, i8 %tmp_V_43, i32 0, i8 %tmp_operation_V_1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="144" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:20  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @in2ccMd_V, i64 %tmp_2) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="145" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_163_i" val="0"/>
<literal name="tmp_170_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:21  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2hash_V, i130 %tmp_1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="146" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="127">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
<literal name="tmp_366" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge10.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="147" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="128" op_0_bw="128" op_1_bw="3" op_2_bw="1" op_3_bw="124">
<![CDATA[
._crit_edge10.i:1  %p_Result_34 = call i128 @_ssdm_op_BitConcatenate.i128.i3.i1.i124(i3 %tmp_51_i, i1 true, i124 %p_Val2_s) nounwind

]]></Node>
<StgValue><ssdm name="p_Result_34"/></StgValue>
</operation>

<operation id="148" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_365" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128">
<![CDATA[
._crit_edge10.i:2  call void @_ssdm_op_Write.ap_fifo.volatile.i128P(i128* @hashMdBuffer_V_V, i128 %p_Result_34) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="149" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
mergeST.i:0  %bufferWordMd_keyLeng_1 = phi i8 [ %tmp_V_43, %._crit_edge10.i ], [ 0, %7 ]

]]></Node>
<StgValue><ssdm name="bufferWordMd_keyLeng_1"/></StgValue>
</operation>

<operation id="150" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
mergeST.i:4  store i8 %bufferWordMd_keyLeng_1, i8* @bufferWordMd_keyLeng, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="151" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_362" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge12.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="152" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_367" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i128P(i128* @hashMdBuffer_V_V, i128 %p_Result_35) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="153" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @hashKeyBuffer_V_V, i64 %tmp_V_38) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="154" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="128" op_0_bw="64">
<![CDATA[
:1  %loc_V_9 = zext i64 %tmp_V_38 to i128

]]></Node>
<StgValue><ssdm name="loc_V_9"/></StgValue>
</operation>

<operation id="155" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:5  %tmp_393 = select i1 %tmp_390, i8 %Hi_assign_1, i8 %Lo_assign

]]></Node>
<StgValue><ssdm name="tmp_393"/></StgValue>
</operation>

<operation id="156" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:6  %tmp_394 = select i1 %tmp_390, i8 %tmp_391, i8 %Lo_assign

]]></Node>
<StgValue><ssdm name="tmp_394"/></StgValue>
</operation>

<operation id="157" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="128" op_0_bw="8">
<![CDATA[
:8  %tmp_396 = zext i8 %tmp_394 to i128

]]></Node>
<StgValue><ssdm name="tmp_396"/></StgValue>
</operation>

<operation id="158" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="128" op_0_bw="8">
<![CDATA[
:9  %tmp_397 = zext i8 %tmp_393 to i128

]]></Node>
<StgValue><ssdm name="tmp_397"/></StgValue>
</operation>

<operation id="159" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="128" op_0_bw="8">
<![CDATA[
:10  %tmp_398 = zext i8 %tmp_395 to i128

]]></Node>
<StgValue><ssdm name="tmp_398"/></StgValue>
</operation>

<operation id="160" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:11  %tmp_399 = shl i128 %loc_V_9, %tmp_396

]]></Node>
<StgValue><ssdm name="tmp_399"/></StgValue>
</operation>

<operation id="161" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="200">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
<literal name="tmp_390" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:12  %tmp_400 = call i128 @llvm.part.select.i128(i128 %tmp_399, i32 127, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_400"/></StgValue>
</operation>

<operation id="162" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="128" op_0_bw="1" op_1_bw="128" op_2_bw="128">
<![CDATA[
:13  %tmp_401 = select i1 %tmp_390, i128 %tmp_400, i128 %tmp_399

]]></Node>
<StgValue><ssdm name="tmp_401"/></StgValue>
</operation>

<operation id="163" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:14  %tmp_402 = shl i128 -1, %tmp_397

]]></Node>
<StgValue><ssdm name="tmp_402"/></StgValue>
</operation>

<operation id="164" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:15  %tmp_403 = lshr i128 -1, %tmp_398

]]></Node>
<StgValue><ssdm name="tmp_403"/></StgValue>
</operation>

<operation id="165" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:16  %p_demorgan = and i128 %tmp_402, %tmp_403

]]></Node>
<StgValue><ssdm name="p_demorgan"/></StgValue>
</operation>

<operation id="166" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:17  %tmp_404 = xor i128 %p_demorgan, -1

]]></Node>
<StgValue><ssdm name="tmp_404"/></StgValue>
</operation>

<operation id="167" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:18  %tmp_405 = and i128 %p_Val2_21, %tmp_404

]]></Node>
<StgValue><ssdm name="tmp_405"/></StgValue>
</operation>

<operation id="168" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:19  %tmp_406 = and i128 %tmp_401, %p_demorgan

]]></Node>
<StgValue><ssdm name="tmp_406"/></StgValue>
</operation>

<operation id="169" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:20  %p_Result_37 = or i128 %tmp_405, %tmp_406

]]></Node>
<StgValue><ssdm name="p_Result_37"/></StgValue>
</operation>

<operation id="170" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="0" op_0_bw="128" op_1_bw="128">
<![CDATA[
:21  store i128 %p_Result_37, i128* @bufferWord_data_V, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="171" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
<literal name="tmp_167_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="130" op_0_bw="130" op_1_bw="2" op_2_bw="128">
<![CDATA[
:0  %tmp_8 = call i130 @_ssdm_op_BitConcatenate.i130.i2.i128(i2 0, i128 %p_Result_37) nounwind

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="172" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
<literal name="tmp_167_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2cc_V, i130 %tmp_8) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="173" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="0"/>
<literal name="tmp_167_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:2  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2hash_V, i130 %tmp_8) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="174" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="128" op_0_bw="64">
<![CDATA[
:6  %loc_V_8 = zext i64 %tmp_V_38 to i128

]]></Node>
<StgValue><ssdm name="loc_V_8"/></StgValue>
</operation>

<operation id="175" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:11  %tmp_375 = select i1 %tmp_371, i8 %tmp_372, i8 %Lo_assign

]]></Node>
<StgValue><ssdm name="tmp_375"/></StgValue>
</operation>

<operation id="176" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:12  %tmp_376 = select i1 %tmp_371, i8 %tmp_373, i8 %Lo_assign

]]></Node>
<StgValue><ssdm name="tmp_376"/></StgValue>
</operation>

<operation id="177" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="128" op_0_bw="8">
<![CDATA[
:14  %tmp_378 = zext i8 %tmp_376 to i128

]]></Node>
<StgValue><ssdm name="tmp_378"/></StgValue>
</operation>

<operation id="178" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="128" op_0_bw="8">
<![CDATA[
:15  %tmp_379 = zext i8 %tmp_375 to i128

]]></Node>
<StgValue><ssdm name="tmp_379"/></StgValue>
</operation>

<operation id="179" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="128" op_0_bw="8">
<![CDATA[
:16  %tmp_380 = zext i8 %tmp_377 to i128

]]></Node>
<StgValue><ssdm name="tmp_380"/></StgValue>
</operation>

<operation id="180" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:17  %tmp_381 = shl i128 %loc_V_8, %tmp_378

]]></Node>
<StgValue><ssdm name="tmp_381"/></StgValue>
</operation>

<operation id="181" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="201">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
<literal name="tmp_371" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:18  %tmp_382 = call i128 @llvm.part.select.i128(i128 %tmp_381, i32 127, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_382"/></StgValue>
</operation>

<operation id="182" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="128" op_0_bw="1" op_1_bw="128" op_2_bw="128">
<![CDATA[
:19  %tmp_383 = select i1 %tmp_371, i128 %tmp_382, i128 %tmp_381

]]></Node>
<StgValue><ssdm name="tmp_383"/></StgValue>
</operation>

<operation id="183" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:20  %tmp_384 = shl i128 -1, %tmp_379

]]></Node>
<StgValue><ssdm name="tmp_384"/></StgValue>
</operation>

<operation id="184" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:21  %tmp_385 = lshr i128 -1, %tmp_380

]]></Node>
<StgValue><ssdm name="tmp_385"/></StgValue>
</operation>

<operation id="185" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:22  %p_demorgan2 = and i128 %tmp_384, %tmp_385

]]></Node>
<StgValue><ssdm name="p_demorgan2"/></StgValue>
</operation>

<operation id="186" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:23  %tmp_386 = xor i128 %p_demorgan2, -1

]]></Node>
<StgValue><ssdm name="tmp_386"/></StgValue>
</operation>

<operation id="187" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:24  %tmp_387 = and i128 %p_Val2_21, %tmp_386

]]></Node>
<StgValue><ssdm name="tmp_387"/></StgValue>
</operation>

<operation id="188" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:25  %tmp_388 = and i128 %tmp_383, %p_demorgan2

]]></Node>
<StgValue><ssdm name="tmp_388"/></StgValue>
</operation>

<operation id="189" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:26  %p_Result_36 = or i128 %tmp_387, %tmp_388

]]></Node>
<StgValue><ssdm name="p_Result_36"/></StgValue>
</operation>

<operation id="190" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="0" op_0_bw="128" op_1_bw="128">
<![CDATA[
:27  store i128 %p_Result_36, i128* @bufferWord_data_V, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="191" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="130" op_0_bw="130" op_1_bw="2" op_2_bw="128">
<![CDATA[
:28  %tmp_5 = call i130 @_ssdm_op_BitConcatenate.i130.i2.i128(i2 -2, i128 %p_Result_36) nounwind

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="192" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:29  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2cc_V, i130 %tmp_5) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="193" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="8" op_0_bw="8">
<![CDATA[
:30  %tmp_operation_V = load i8* @bufferWordMd_operati, align 4

]]></Node>
<StgValue><ssdm name="tmp_operation_V"/></StgValue>
</operation>

<operation id="194" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="16" op_0_bw="16">
<![CDATA[
:31  %tmp_valueLength_V = load i16* @bufferWordMd_valueLe, align 2

]]></Node>
<StgValue><ssdm name="tmp_valueLength_V"/></StgValue>
</operation>

<operation id="195" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="64" op_0_bw="64" op_1_bw="16" op_2_bw="8" op_3_bw="32" op_4_bw="8">
<![CDATA[
:32  %tmp_6 = call i64 @_ssdm_op_BitConcatenate.i64.i16.i8.i32.i8(i16 %tmp_valueLength_V, i8 %tmp_keyLength_V, i32 0, i8 %tmp_operation_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="196" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:33  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @in2ccMd_V, i64 %tmp_6) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="197" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_160_i" val="0"/>
<literal name="tmp_161_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:34  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2hash_V, i130 %tmp_5) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="198" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_363" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge15.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="199" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="keyLength_V_flag_6_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="0" op_0_bw="0">
<![CDATA[
mergeST310.i:1  br label %._crit_edge6.new311.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="200" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="wordCounter_V_1_flag_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="0" op_0_bw="0">
<![CDATA[
mergeST309.i:1  br label %ht_inputLogic.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="201" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="247" bw="0">
<![CDATA[
ht_inputLogic.exit:0  ret void

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
