TimeQuest Timing Analyzer report for chat
Tue Jun 10 02:46:09 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'u1|pll_clk|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'clk100'
 14. Slow Model Setup: 'clk'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'clk100'
 17. Slow Model Hold: 'u1|pll_clk|altpll_component|pll|clk[0]'
 18. Slow Model Minimum Pulse Width: 'clk100'
 19. Slow Model Minimum Pulse Width: 'u1|pll_clk|altpll_component|pll|clk[0]'
 20. Slow Model Minimum Pulse Width: 'clk'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk100'
 31. Fast Model Setup: 'u1|pll_clk|altpll_component|pll|clk[0]'
 32. Fast Model Setup: 'clk'
 33. Fast Model Hold: 'clk'
 34. Fast Model Hold: 'clk100'
 35. Fast Model Hold: 'u1|pll_clk|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'clk100'
 37. Fast Model Minimum Pulse Width: 'u1|pll_clk|altpll_component|pll|clk[0]'
 38. Fast Model Minimum Pulse Width: 'clk'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Multicorner Timing Analysis Summary
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; chat                                                               ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20Q240C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; chat.sdc      ; OK     ; Tue Jun 10 02:46:07 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                ;
+----------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------+--------------------------------------------+
; Clock Name                             ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                   ; Targets                                    ;
+----------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------+--------------------------------------------+
; clk                                    ; Base      ; 91.000 ; 10.99 MHz ; 0.000 ; 45.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                          ; { ClockK_FPGAE }                           ;
; clk100                                 ; Base      ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                          ; { Clock100M_FPGAE }                        ;
; u1|pll_clk|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; clk100 ; u1|pll_clk|altpll_component|pll|inclk[0] ; { u1|pll_clk|altpll_component|pll|clk[0] } ;
+----------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                      ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 27.62 MHz  ; 27.62 MHz       ; u1|pll_clk|altpll_component|pll|clk[0] ;      ;
; 202.35 MHz ; 202.35 MHz      ; clk                                    ;      ;
; 260.28 MHz ; 260.28 MHz      ; clk100                                 ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; u1|pll_clk|altpll_component|pll|clk[0] ; 3.798  ; 0.000         ;
; clk100                                 ; 6.158  ; 0.000         ;
; clk                                    ; 86.058 ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.499 ; 0.000         ;
; clk100                                 ; 0.499 ; 0.000         ;
; u1|pll_clk|altpll_component|pll|clk[0] ; 0.499 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk100                                 ; 3.758  ; 0.000         ;
; u1|pll_clk|altpll_component|pll|clk[0] ; 17.223 ; 0.000         ;
; clk                                    ; 44.258 ; 0.000         ;
+----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u1|pll_clk|altpll_component|pll|clk[0]'                                                                                                                                 ;
+-------+---------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                     ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 3.798 ; vga640480:u1|vector_y[9]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 36.238     ;
; 3.829 ; vga640480:u1|vector_y[9]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 36.213     ;
; 3.833 ; vga640480:u1|vector_y[9]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 36.209     ;
; 3.839 ; vga640480:u1|vector_y[9]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 36.203     ;
; 3.847 ; vga640480:u1|vector_y[0]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 36.189     ;
; 3.878 ; vga640480:u1|vector_y[0]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 36.164     ;
; 3.882 ; vga640480:u1|vector_y[0]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 36.160     ;
; 3.888 ; vga640480:u1|vector_y[0]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 36.154     ;
; 3.947 ; vga640480:u1|vector_y[1]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 36.093     ;
; 3.978 ; vga640480:u1|vector_y[1]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 36.068     ;
; 3.982 ; vga640480:u1|vector_y[1]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 36.064     ;
; 3.988 ; vga640480:u1|vector_y[1]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 36.058     ;
; 4.066 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.003     ; 35.971     ;
; 4.090 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.012     ; 35.938     ;
; 4.090 ; vga640480:u1|vector_y[2]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 35.950     ;
; 4.115 ; vga640480:u1|vector_y[0]  ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.003     ; 35.922     ;
; 4.121 ; vga640480:u1|vector_y[2]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.925     ;
; 4.125 ; vga640480:u1|vector_y[2]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.921     ;
; 4.131 ; vga640480:u1|vector_y[2]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.915     ;
; 4.139 ; vga640480:u1|vector_y[0]  ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.012     ; 35.889     ;
; 4.159 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 35.875     ;
; 4.208 ; vga640480:u1|vector_y[0]  ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 35.826     ;
; 4.215 ; vga640480:u1|vector_y[1]  ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.826     ;
; 4.239 ; vga640480:u1|vector_y[1]  ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 35.793     ;
; 4.252 ; vga640480:u1|vector_y[3]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 35.788     ;
; 4.283 ; vga640480:u1|vector_y[3]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.763     ;
; 4.287 ; vga640480:u1|vector_y[3]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.759     ;
; 4.290 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.751     ;
; 4.290 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.751     ;
; 4.293 ; vga640480:u1|vector_y[3]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.753     ;
; 4.308 ; vga640480:u1|vector_y[1]  ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 35.730     ;
; 4.327 ; vga640480:u1|vector_y[5]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 35.713     ;
; 4.327 ; vga640480:u1|vector_y[4]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 35.713     ;
; 4.328 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_code[6]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 35.706     ;
; 4.339 ; vga640480:u1|vector_y[0]  ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.702     ;
; 4.339 ; vga640480:u1|vector_y[0]  ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.702     ;
; 4.358 ; vga640480:u1|vector_y[5]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.688     ;
; 4.358 ; vga640480:u1|vector_y[4]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.688     ;
; 4.358 ; vga640480:u1|vector_y[2]  ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.683     ;
; 4.362 ; vga640480:u1|vector_y[5]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.684     ;
; 4.362 ; vga640480:u1|vector_y[4]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.684     ;
; 4.368 ; vga640480:u1|vector_y[5]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.678     ;
; 4.368 ; vga640480:u1|vector_y[4]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.678     ;
; 4.370 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_code[0]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.003     ; 35.667     ;
; 4.377 ; vga640480:u1|vector_y[0]  ; vga640480:u1|disp_code[6]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 35.657     ;
; 4.382 ; vga640480:u1|vector_y[2]  ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 35.650     ;
; 4.414 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_code[4]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 35.628     ;
; 4.419 ; vga640480:u1|vector_y[0]  ; vga640480:u1|disp_code[0]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.003     ; 35.618     ;
; 4.439 ; vga640480:u1|vector_y[1]  ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 35.606     ;
; 4.439 ; vga640480:u1|vector_y[1]  ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 35.606     ;
; 4.451 ; vga640480:u1|vector_y[2]  ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 35.587     ;
; 4.463 ; vga640480:u1|vector_y[0]  ; vga640480:u1|disp_code[4]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 35.579     ;
; 4.477 ; vga640480:u1|vector_y[1]  ; vga640480:u1|disp_code[6]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 35.561     ;
; 4.519 ; vga640480:u1|vector_y[1]  ; vga640480:u1|disp_code[0]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.522     ;
; 4.520 ; vga640480:u1|vector_y[3]  ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.521     ;
; 4.544 ; vga640480:u1|vector_y[6]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 35.496     ;
; 4.544 ; vga640480:u1|vector_y[3]  ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 35.488     ;
; 4.562 ; vga640480:u1|vector_y[15] ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 35.478     ;
; 4.563 ; vga640480:u1|vector_y[1]  ; vga640480:u1|disp_code[4]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.483     ;
; 4.575 ; vga640480:u1|vector_y[6]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.471     ;
; 4.579 ; vga640480:u1|vector_y[6]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.467     ;
; 4.582 ; vga640480:u1|vector_y[2]  ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 35.463     ;
; 4.582 ; vga640480:u1|vector_y[2]  ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 35.463     ;
; 4.585 ; vga640480:u1|vector_y[6]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.461     ;
; 4.592 ; vga640480:u1|vector_y[7]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 35.448     ;
; 4.593 ; vga640480:u1|vector_y[15] ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.453     ;
; 4.595 ; vga640480:u1|vector_y[5]  ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.446     ;
; 4.595 ; vga640480:u1|vector_y[4]  ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.446     ;
; 4.597 ; vga640480:u1|vector_y[15] ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.449     ;
; 4.603 ; vga640480:u1|vector_y[15] ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.443     ;
; 4.613 ; vga640480:u1|vector_y[3]  ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 35.425     ;
; 4.619 ; vga640480:u1|vector_y[5]  ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 35.413     ;
; 4.619 ; vga640480:u1|vector_y[4]  ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.008     ; 35.413     ;
; 4.620 ; vga640480:u1|vector_y[2]  ; vga640480:u1|disp_code[6]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 35.418     ;
; 4.623 ; vga640480:u1|vector_y[7]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.423     ;
; 4.627 ; vga640480:u1|vector_y[7]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.419     ;
; 4.633 ; vga640480:u1|vector_y[7]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.413     ;
; 4.644 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_flag      ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.007     ; 35.389     ;
; 4.662 ; vga640480:u1|vector_y[2]  ; vga640480:u1|disp_code[0]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.379     ;
; 4.688 ; vga640480:u1|vector_y[5]  ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 35.350     ;
; 4.688 ; vga640480:u1|vector_y[4]  ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 35.350     ;
; 4.693 ; vga640480:u1|vector_y[8]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 35.347     ;
; 4.693 ; vga640480:u1|vector_y[0]  ; vga640480:u1|disp_flag      ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.007     ; 35.340     ;
; 4.706 ; vga640480:u1|vector_y[2]  ; vga640480:u1|disp_code[4]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.340     ;
; 4.724 ; vga640480:u1|vector_y[8]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.322     ;
; 4.728 ; vga640480:u1|vector_y[8]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.318     ;
; 4.734 ; vga640480:u1|vector_y[8]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.312     ;
; 4.744 ; vga640480:u1|vector_y[3]  ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 35.301     ;
; 4.744 ; vga640480:u1|vector_y[3]  ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 35.301     ;
; 4.782 ; vga640480:u1|vector_y[3]  ; vga640480:u1|disp_code[6]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 35.256     ;
; 4.793 ; vga640480:u1|vector_y[1]  ; vga640480:u1|disp_flag      ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.003     ; 35.244     ;
; 4.799 ; vga640480:u1|vector_y[10] ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 35.241     ;
; 4.812 ; vga640480:u1|vector_y[6]  ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.229     ;
; 4.819 ; vga640480:u1|vector_y[5]  ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 35.226     ;
; 4.819 ; vga640480:u1|vector_y[4]  ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 35.226     ;
; 4.819 ; vga640480:u1|vector_y[5]  ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 35.226     ;
; 4.819 ; vga640480:u1|vector_y[4]  ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 35.226     ;
; 4.824 ; vga640480:u1|vector_y[3]  ; vga640480:u1|disp_code[0]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.217     ;
; 4.830 ; vga640480:u1|vector_y[10] ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 35.216     ;
; 4.830 ; vga640480:u1|vector_y[15] ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 35.211     ;
+-------+---------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk100'                                                                                                                                                        ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.158 ; Controller:u_controller|Keyboard:u2|code[5]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.002      ; 3.884      ;
; 6.206 ; Controller:u_controller|Keyboard:u2|code[7]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.002      ; 3.836      ;
; 6.465 ; Controller:u_controller|Keyboard:u2|code[4]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.002      ; 3.577      ;
; 6.634 ; Controller:u_controller|Keyboard:u2|code[6]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.002      ; 3.408      ;
; 6.868 ; Controller:u_controller|Keyboard:u2|code[2]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 3.172      ;
; 6.869 ; Controller:u_controller|Keyboard:u2|code[2]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 3.171      ;
; 6.907 ; Controller:u_controller|Keyboard:u2|state.start  ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 3.133      ;
; 6.913 ; Controller:u_controller|Keyboard:u2|code[1]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 3.127      ;
; 6.914 ; Controller:u_controller|Keyboard:u2|code[1]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 3.126      ;
; 7.059 ; Controller:u_controller|Keyboard:u2|code[5]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.002      ; 2.983      ;
; 7.107 ; Controller:u_controller|Keyboard:u2|code[7]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.002      ; 2.935      ;
; 7.175 ; Controller:u_controller|Keyboard:u2|code[0]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.865      ;
; 7.176 ; Controller:u_controller|Keyboard:u2|code[0]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.864      ;
; 7.180 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.858      ;
; 7.180 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.858      ;
; 7.180 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d4     ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.858      ;
; 7.180 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d5     ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.858      ;
; 7.180 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d6     ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.858      ;
; 7.202 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.838      ;
; 7.202 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.838      ;
; 7.202 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.838      ;
; 7.202 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.836      ;
; 7.204 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.834      ;
; 7.205 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.833      ;
; 7.217 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.823      ;
; 7.219 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.821      ;
; 7.222 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.818      ;
; 7.245 ; Controller:u_controller|Keyboard:u2|state.parity ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.002      ; 2.797      ;
; 7.273 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.767      ;
; 7.279 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.761      ;
; 7.305 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.735      ;
; 7.355 ; Controller:u_controller|Keyboard:u2|code[3]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.685      ;
; 7.356 ; Controller:u_controller|Keyboard:u2|code[3]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.684      ;
; 7.366 ; Controller:u_controller|Keyboard:u2|code[4]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.002      ; 2.676      ;
; 7.422 ; Controller:u_controller|Keyboard:u2|state.finish ; Controller:u_controller|Keyboard:u2|fok          ; clk100       ; clk100      ; 10.000       ; -0.387     ; 2.231      ;
; 7.519 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.521      ;
; 7.535 ; Controller:u_controller|Keyboard:u2|code[6]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.002      ; 2.507      ;
; 7.623 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.417      ;
; 7.683 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.357      ;
; 7.684 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.354      ;
; 7.738 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.302      ;
; 7.771 ; Controller:u_controller|Keyboard:u2|state.start  ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.269      ;
; 7.807 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.231      ;
; 7.807 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.231      ;
; 7.807 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d4     ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.231      ;
; 7.807 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d5     ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.231      ;
; 7.807 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d6     ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.231      ;
; 7.829 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.211      ;
; 7.829 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.211      ;
; 7.829 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.211      ;
; 7.829 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.209      ;
; 7.831 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.207      ;
; 7.832 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 2.206      ;
; 7.844 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.196      ;
; 7.846 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.194      ;
; 7.849 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.191      ;
; 7.888 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.152      ;
; 7.900 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.140      ;
; 7.906 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.134      ;
; 7.911 ; Controller:u_controller|Keyboard:u2|state.d3     ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.129      ;
; 7.932 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 2.108      ;
; 8.146 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.894      ;
; 8.222 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 1.816      ;
; 8.285 ; Controller:u_controller|Keyboard:u2|state.parity ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.002      ; 1.757      ;
; 8.311 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 1.727      ;
; 8.496 ; Controller:u_controller|Keyboard:u2|state.d0     ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.544      ;
; 8.508 ; Controller:u_controller|Keyboard:u2|state.d4     ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.532      ;
; 8.509 ; Controller:u_controller|Keyboard:u2|state.delay  ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.531      ;
; 8.526 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.514      ;
; 8.542 ; Controller:u_controller|Keyboard:u2|state.d1     ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.498      ;
; 8.544 ; Controller:u_controller|Keyboard:u2|state.d2     ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.496      ;
; 8.566 ; Controller:u_controller|Keyboard:u2|state.d5     ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.474      ;
; 8.570 ; Controller:u_controller|Keyboard:u2|state.d7     ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.470      ;
; 8.570 ; Controller:u_controller|Keyboard:u2|state.d6     ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.470      ;
; 8.598 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.442      ;
; 8.602 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.438      ;
; 8.602 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.438      ;
; 8.607 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.433      ;
; 8.608 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.432      ;
; 8.612 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.428      ;
; 8.641 ; Controller:u_controller|Keyboard:u2|state.finish ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.399      ;
; 8.649 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 1.389      ;
; 8.649 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 1.389      ;
; 8.650 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 10.000       ; -0.002     ; 1.388      ;
; 8.691 ; Controller:u_controller|Keyboard:u2|state.d3     ; Controller:u_controller|Keyboard:u2|state.d4     ; clk100       ; clk100      ; 10.000       ; -0.002     ; 1.347      ;
; 8.779 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.261      ;
; 8.797 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|clk2         ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.243      ;
; 8.802 ; Controller:u_controller|Keyboard:u2|state.d2     ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.238      ;
; 8.804 ; Controller:u_controller|Keyboard:u2|state.d1     ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.236      ;
; 8.832 ; Controller:u_controller|Keyboard:u2|state.d4     ; Controller:u_controller|Keyboard:u2|state.d5     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.208      ;
; 8.971 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.069      ;
; 8.972 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.068      ;
; 8.976 ; Controller:u_controller|Keyboard:u2|state.d0     ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.064      ;
; 8.982 ; Controller:u_controller|Keyboard:u2|state.d5     ; Controller:u_controller|Keyboard:u2|state.d6     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.058      ;
; 8.988 ; Controller:u_controller|Keyboard:u2|state.d7     ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.052      ;
; 8.991 ; Controller:u_controller|Keyboard:u2|state.d6     ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.049      ;
; 9.235 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.805      ;
; 9.235 ; Controller:u_controller|Keyboard:u2|code[7]      ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.805      ;
; 9.235 ; Controller:u_controller|Keyboard:u2|code[6]      ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.805      ;
; 9.235 ; Controller:u_controller|Keyboard:u2|code[5]      ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.805      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                      ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 86.058 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; 0.000      ; 4.982      ;
; 86.058 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; 0.000      ; 4.982      ;
; 86.082 ; Controller:u_controller|counterClock[31] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.956      ;
; 86.082 ; Controller:u_controller|counterClock[31] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.956      ;
; 86.151 ; Controller:u_controller|counterClock[22] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.887      ;
; 86.151 ; Controller:u_controller|counterClock[22] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.887      ;
; 86.204 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[31]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.838      ;
; 86.214 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[31]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.828      ;
; 86.248 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; 0.000      ; 4.792      ;
; 86.248 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; 0.000      ; 4.792      ;
; 86.284 ; Controller:u_controller|counterClock[29] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.754      ;
; 86.284 ; Controller:u_controller|counterClock[29] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.754      ;
; 86.290 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[30]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.752      ;
; 86.291 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[31]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.751      ;
; 86.300 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[31]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.742      ;
; 86.300 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[30]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.742      ;
; 86.376 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[29]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.666      ;
; 86.377 ; Controller:u_controller|counterClock[27] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.661      ;
; 86.377 ; Controller:u_controller|counterClock[27] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.661      ;
; 86.377 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[30]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.665      ;
; 86.380 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[31]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.662      ;
; 86.386 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[30]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.656      ;
; 86.386 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[29]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.656      ;
; 86.416 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[31]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.626      ;
; 86.431 ; Controller:u_controller|counterClock[17] ; Controller:u_controller|clock                                      ; clk          ; clk         ; 91.000       ; 0.812      ; 5.421      ;
; 86.462 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[28]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.580      ;
; 86.463 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[29]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.579      ;
; 86.466 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[30]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.576      ;
; 86.472 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[29]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.570      ;
; 86.472 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[28]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.570      ;
; 86.474 ; Controller:u_controller|counterClock[28] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.564      ;
; 86.474 ; Controller:u_controller|counterClock[28] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.564      ;
; 86.488 ; Controller:u_controller|counterClock[30] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.550      ;
; 86.488 ; Controller:u_controller|counterClock[30] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.550      ;
; 86.502 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[30]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.540      ;
; 86.513 ; Controller:u_controller|counterClock[20] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.525      ;
; 86.513 ; Controller:u_controller|counterClock[20] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.525      ;
; 86.532 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; 0.000      ; 4.508      ;
; 86.532 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; 0.000      ; 4.508      ;
; 86.548 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[27]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.494      ;
; 86.549 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[28]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.493      ;
; 86.552 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[29]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.490      ;
; 86.558 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[28]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.484      ;
; 86.558 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[27]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.484      ;
; 86.588 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[29]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.454      ;
; 86.618 ; Controller:u_controller|counterClock[23] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.420      ;
; 86.618 ; Controller:u_controller|counterClock[23] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.420      ;
; 86.634 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[26]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.408      ;
; 86.635 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[27]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.407      ;
; 86.638 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[28]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.404      ;
; 86.644 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[27]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.398      ;
; 86.644 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[26]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.398      ;
; 86.674 ; Controller:u_controller|counterClock[6]  ; Controller:u_controller|counterClock[31]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.368      ;
; 86.674 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[28]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.368      ;
; 86.687 ; Controller:u_controller|counterClock[21] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.351      ;
; 86.687 ; Controller:u_controller|counterClock[21] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.351      ;
; 86.720 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[25]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.322      ;
; 86.721 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[26]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.321      ;
; 86.724 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[27]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.318      ;
; 86.730 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[26]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.312      ;
; 86.730 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[25]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.312      ;
; 86.741 ; Controller:u_controller|counterClock[18] ; Controller:u_controller|clock                                      ; clk          ; clk         ; 91.000       ; 0.812      ; 5.111      ;
; 86.742 ; Controller:u_controller|counterClock[26] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.296      ;
; 86.742 ; Controller:u_controller|counterClock[26] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.296      ;
; 86.760 ; Controller:u_controller|counterClock[6]  ; Controller:u_controller|counterClock[30]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.282      ;
; 86.760 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[27]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.282      ;
; 86.804 ; Controller:u_controller|counterClock[7]  ; Controller:u_controller|counterClock[31]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.238      ;
; 86.806 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[24]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.236      ;
; 86.807 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[25]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.235      ;
; 86.810 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[26]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.232      ;
; 86.816 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[25]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.226      ;
; 86.816 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[24]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.226      ;
; 86.827 ; Controller:u_controller|counterClock[17] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.211      ;
; 86.827 ; Controller:u_controller|counterClock[17] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.211      ;
; 86.846 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; 0.000      ; 4.194      ;
; 86.846 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; 0.000      ; 4.194      ;
; 86.846 ; Controller:u_controller|counterClock[6]  ; Controller:u_controller|counterClock[29]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.196      ;
; 86.846 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[26]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.196      ;
; 86.847 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|SerialToString:u_serialToString|clock      ; clk          ; clk         ; 91.000       ; 0.826      ; 5.019      ;
; 86.890 ; Controller:u_controller|counterClock[7]  ; Controller:u_controller|counterClock[30]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.152      ;
; 86.893 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[24]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.149      ;
; 86.896 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[25]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.146      ;
; 86.902 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[24]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.140      ;
; 86.912 ; Controller:u_controller|counterClock[24] ; Controller:u_controller|counterClock[4]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.126      ;
; 86.912 ; Controller:u_controller|counterClock[24] ; Controller:u_controller|counterClock[5]                            ; clk          ; clk         ; 91.000       ; -0.002     ; 4.126      ;
; 86.929 ; Controller:u_controller|counterClock[16] ; Controller:u_controller|clock                                      ; clk          ; clk         ; 91.000       ; 0.812      ; 4.923      ;
; 86.932 ; Controller:u_controller|counterClock[6]  ; Controller:u_controller|counterClock[28]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.110      ;
; 86.932 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[25]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.110      ;
; 86.946 ; Controller:u_controller|counterClock[8]  ; Controller:u_controller|counterClock[31]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.096      ;
; 86.976 ; Controller:u_controller|counterClock[7]  ; Controller:u_controller|counterClock[29]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.066      ;
; 86.982 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[24]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.060      ;
; 86.993 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|clock                                      ; clk          ; clk         ; 91.000       ; 0.814      ; 4.861      ;
; 86.995 ; Controller:u_controller|counterClock[11] ; Controller:u_controller|clock                                      ; clk          ; clk         ; 91.000       ; 0.814      ; 4.859      ;
; 86.996 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[23]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.046      ;
; 87.006 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[23]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.036      ;
; 87.017 ; Controller:u_controller|counterClock[31] ; Controller:u_controller|clock                                      ; clk          ; clk         ; 91.000       ; 0.812      ; 4.835      ;
; 87.018 ; Controller:u_controller|counterClock[6]  ; Controller:u_controller|counterClock[27]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.024      ;
; 87.018 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[24]                           ; clk          ; clk         ; 91.000       ; 0.002      ; 4.024      ;
; 87.032 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|SerialToString:u_serialToString|counter[4] ; clk          ; clk         ; 91.000       ; 0.002      ; 4.010      ;
; 87.032 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|SerialToString:u_serialToString|counter[5] ; clk          ; clk         ; 91.000       ; 0.002      ; 4.010      ;
+--------+------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|ClockRXD      ; Controller:u_controller|SerialToString:u_serialToString|serial:u|ClockRXD      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|clock                                                  ; Controller:u_controller|clock                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|SerialToString:u_serialToString|clock                  ; Controller:u_controller|SerialToString:u_serialToString|clock                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock         ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; Controller:u_controller|counterClock[31]                                       ; Controller:u_controller|counterClock[31]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 1.166 ; Controller:u_controller|counterClock[16]                                       ; Controller:u_controller|counterClock[16]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.172 ; Controller:u_controller|counterClock[2]                                        ; Controller:u_controller|counterClock[2]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; Controller:u_controller|counterClock[7]                                        ; Controller:u_controller|counterClock[7]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; Controller:u_controller|SerialToString:u_serialToString|counter[4]             ; Controller:u_controller|SerialToString:u_serialToString|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; Controller:u_controller|counterClock[1]                                        ; Controller:u_controller|counterClock[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; Controller:u_controller|counterClock[17]                                       ; Controller:u_controller|counterClock[17]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; Controller:u_controller|counterClock[18]                                       ; Controller:u_controller|counterClock[18]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; Controller:u_controller|counterClock[25]                                       ; Controller:u_controller|counterClock[25]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; Controller:u_controller|counterClock[9]                                        ; Controller:u_controller|counterClock[9]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; Controller:u_controller|counterClock[0]                                        ; Controller:u_controller|counterClock[0]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Controller:u_controller|counterClock[13]                                       ; Controller:u_controller|counterClock[13]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Controller:u_controller|counterClock[14]                                       ; Controller:u_controller|counterClock[14]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Controller:u_controller|counterClock[15]                                       ; Controller:u_controller|counterClock[15]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Controller:u_controller|counterClock[20]                                       ; Controller:u_controller|counterClock[20]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Controller:u_controller|counterClock[23]                                       ; Controller:u_controller|counterClock[23]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Controller:u_controller|counterClock[27]                                       ; Controller:u_controller|counterClock[27]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Controller:u_controller|counterClock[29]                                       ; Controller:u_controller|counterClock[29]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Controller:u_controller|counterClock[30]                                       ; Controller:u_controller|counterClock[30]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Controller:u_controller|counterClock[11]                                       ; Controller:u_controller|counterClock[11]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.188 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.190 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.194 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.221 ; Controller:u_controller|counterClock[3]                                        ; Controller:u_controller|counterClock[3]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; Controller:u_controller|counterClock[6]                                        ; Controller:u_controller|counterClock[6]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; Controller:u_controller|SerialToString:u_serialToString|counter[5]             ; Controller:u_controller|SerialToString:u_serialToString|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; Controller:u_controller|counterClock[19]                                       ; Controller:u_controller|counterClock[19]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Controller:u_controller|counterClock[24]                                       ; Controller:u_controller|counterClock[24]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Controller:u_controller|counterClock[26]                                       ; Controller:u_controller|counterClock[26]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Controller:u_controller|counterClock[8]                                        ; Controller:u_controller|counterClock[8]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Controller:u_controller|counterClock[10]                                       ; Controller:u_controller|counterClock[10]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; Controller:u_controller|counterClock[21]                                       ; Controller:u_controller|counterClock[21]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; Controller:u_controller|counterClock[22]                                       ; Controller:u_controller|counterClock[22]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; Controller:u_controller|counterClock[28]                                       ; Controller:u_controller|counterClock[28]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; Controller:u_controller|counterClock[12]                                       ; Controller:u_controller|counterClock[12]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.244 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.550      ;
; 1.244 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.550      ;
; 1.254 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.560      ;
; 1.254 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.560      ;
; 1.260 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.566      ;
; 1.353 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.659      ;
; 1.363 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.669      ;
; 1.417 ; Controller:u_controller|SerialToString:u_serialToString|counter[5]             ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock         ; clk          ; clk         ; 0.000        ; 1.469      ; 3.192      ;
; 1.493 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.799      ;
; 1.553 ; Controller:u_controller|SerialToString:u_serialToString|counter[4]             ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock         ; clk          ; clk         ; 0.000        ; 1.469      ; 3.328      ;
; 1.627 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.933      ;
; 1.637 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.943      ;
; 1.645 ; Controller:u_controller|counterClock[16]                                       ; Controller:u_controller|counterClock[17]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.951      ;
; 1.651 ; Controller:u_controller|counterClock[2]                                        ; Controller:u_controller|counterClock[3]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; Controller:u_controller|SerialToString:u_serialToString|counter[4]             ; Controller:u_controller|SerialToString:u_serialToString|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.957      ;
; 1.654 ; Controller:u_controller|counterClock[1]                                        ; Controller:u_controller|counterClock[2]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.960      ;
; 1.654 ; Controller:u_controller|counterClock[17]                                       ; Controller:u_controller|counterClock[18]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.960      ;
; 1.655 ; Controller:u_controller|counterClock[0]                                        ; Controller:u_controller|counterClock[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; Controller:u_controller|counterClock[18]                                       ; Controller:u_controller|counterClock[19]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; Controller:u_controller|counterClock[25]                                       ; Controller:u_controller|counterClock[26]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; Controller:u_controller|counterClock[9]                                        ; Controller:u_controller|counterClock[10]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; Controller:u_controller|counterClock[30]                                       ; Controller:u_controller|counterClock[31]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Controller:u_controller|counterClock[13]                                       ; Controller:u_controller|counterClock[14]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Controller:u_controller|counterClock[14]                                       ; Controller:u_controller|counterClock[15]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Controller:u_controller|counterClock[29]                                       ; Controller:u_controller|counterClock[30]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Controller:u_controller|counterClock[20]                                       ; Controller:u_controller|counterClock[21]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Controller:u_controller|counterClock[27]                                       ; Controller:u_controller|counterClock[28]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Controller:u_controller|counterClock[11]                                       ; Controller:u_controller|counterClock[12]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.667 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.973      ;
; 1.701 ; Controller:u_controller|counterClock[6]                                        ; Controller:u_controller|counterClock[7]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.007      ;
; 1.705 ; Controller:u_controller|counterClock[24]                                       ; Controller:u_controller|counterClock[25]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; Controller:u_controller|counterClock[8]                                        ; Controller:u_controller|counterClock[9]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; Controller:u_controller|counterClock[19]                                       ; Controller:u_controller|counterClock[20]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; Controller:u_controller|counterClock[26]                                       ; Controller:u_controller|counterClock[27]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; Controller:u_controller|counterClock[10]                                       ; Controller:u_controller|counterClock[11]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; Controller:u_controller|counterClock[12]                                       ; Controller:u_controller|counterClock[13]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; Controller:u_controller|counterClock[22]                                       ; Controller:u_controller|counterClock[23]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; Controller:u_controller|counterClock[28]                                       ; Controller:u_controller|counterClock[29]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; Controller:u_controller|counterClock[21]                                       ; Controller:u_controller|counterClock[22]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.724 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.030      ;
; 1.730 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.036      ;
; 1.731 ; Controller:u_controller|counterClock[16]                                       ; Controller:u_controller|counterClock[18]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.037      ;
; 1.740 ; Controller:u_controller|counterClock[1]                                        ; Controller:u_controller|counterClock[3]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.046      ;
; 1.740 ; Controller:u_controller|counterClock[17]                                       ; Controller:u_controller|counterClock[19]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.046      ;
; 1.741 ; Controller:u_controller|counterClock[0]                                        ; Controller:u_controller|counterClock[2]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.741 ; Controller:u_controller|counterClock[18]                                       ; Controller:u_controller|counterClock[20]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.741 ; Controller:u_controller|counterClock[25]                                       ; Controller:u_controller|counterClock[27]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.741 ; Controller:u_controller|counterClock[9]                                        ; Controller:u_controller|counterClock[11]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; Controller:u_controller|counterClock[29]                                       ; Controller:u_controller|counterClock[31]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; Controller:u_controller|counterClock[13]                                       ; Controller:u_controller|counterClock[15]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; Controller:u_controller|counterClock[11]                                       ; Controller:u_controller|counterClock[13]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; Controller:u_controller|counterClock[27]                                       ; Controller:u_controller|counterClock[29]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; Controller:u_controller|counterClock[20]                                       ; Controller:u_controller|counterClock[22]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.753 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.059      ;
; 1.761 ; Controller:u_controller|counterClock[7]                                        ; Controller:u_controller|counterClock[8]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.763 ; Controller:u_controller|counterClock[15]                                       ; Controller:u_controller|counterClock[16]                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 2.071      ;
; 1.766 ; Controller:u_controller|counterClock[23]                                       ; Controller:u_controller|counterClock[24]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.072      ;
; 1.791 ; Controller:u_controller|counterClock[24]                                       ; Controller:u_controller|counterClock[26]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; Controller:u_controller|counterClock[8]                                        ; Controller:u_controller|counterClock[10]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; Controller:u_controller|counterClock[19]                                       ; Controller:u_controller|counterClock[21]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; Controller:u_controller|counterClock[26]                                       ; Controller:u_controller|counterClock[28]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk100'                                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; Controller:u_controller|Keyboard:u2|code[3]      ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|Keyboard:u2|code[0]      ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|Keyboard:u2|code[1]      ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|Keyboard:u2|code[2]      ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|Keyboard:u2|state.start  ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|Keyboard:u2|state.d0     ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|Keyboard:u2|code[6]      ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|Keyboard:u2|code[4]      ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|Keyboard:u2|code[7]      ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|Keyboard:u2|code[5]      ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; Controller:u_controller|Keyboard:u2|state.d6     ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.049      ;
; 0.746 ; Controller:u_controller|Keyboard:u2|state.d7     ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.052      ;
; 0.752 ; Controller:u_controller|Keyboard:u2|state.d5     ; Controller:u_controller|Keyboard:u2|state.d6     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.058      ;
; 0.758 ; Controller:u_controller|Keyboard:u2|state.d0     ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.064      ;
; 0.762 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.068      ;
; 0.763 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.069      ;
; 0.902 ; Controller:u_controller|Keyboard:u2|state.d4     ; Controller:u_controller|Keyboard:u2|state.d5     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.208      ;
; 0.930 ; Controller:u_controller|Keyboard:u2|state.d1     ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.236      ;
; 0.932 ; Controller:u_controller|Keyboard:u2|state.d2     ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.238      ;
; 0.937 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|clk2         ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.243      ;
; 0.955 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.261      ;
; 1.043 ; Controller:u_controller|Keyboard:u2|state.d3     ; Controller:u_controller|Keyboard:u2|state.d4     ; clk100       ; clk100      ; 0.000        ; -0.002     ; 1.347      ;
; 1.084 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 1.388      ;
; 1.085 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 1.389      ;
; 1.085 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 1.389      ;
; 1.093 ; Controller:u_controller|Keyboard:u2|state.finish ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.399      ;
; 1.122 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.428      ;
; 1.126 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.432      ;
; 1.127 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.433      ;
; 1.132 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.438      ;
; 1.132 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.438      ;
; 1.136 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.442      ;
; 1.164 ; Controller:u_controller|Keyboard:u2|state.d6     ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; Controller:u_controller|Keyboard:u2|state.d7     ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.470      ;
; 1.168 ; Controller:u_controller|Keyboard:u2|state.d5     ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.474      ;
; 1.190 ; Controller:u_controller|Keyboard:u2|state.d2     ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.496      ;
; 1.192 ; Controller:u_controller|Keyboard:u2|state.d1     ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.498      ;
; 1.208 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.514      ;
; 1.225 ; Controller:u_controller|Keyboard:u2|state.delay  ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; Controller:u_controller|Keyboard:u2|state.d4     ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.532      ;
; 1.238 ; Controller:u_controller|Keyboard:u2|state.d0     ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.544      ;
; 1.423 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 1.727      ;
; 1.449 ; Controller:u_controller|Keyboard:u2|state.parity ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.002      ; 1.757      ;
; 1.512 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 1.816      ;
; 1.540 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.846      ;
; 1.588 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.894      ;
; 1.802 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.108      ;
; 1.823 ; Controller:u_controller|Keyboard:u2|state.d3     ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.129      ;
; 1.828 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.134      ;
; 1.834 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.140      ;
; 1.846 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.152      ;
; 1.885 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.191      ;
; 1.888 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.194      ;
; 1.890 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.196      ;
; 1.902 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.206      ;
; 1.903 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.207      ;
; 1.905 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.211      ;
; 1.905 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.211      ;
; 1.905 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.211      ;
; 1.905 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.209      ;
; 1.927 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.231      ;
; 1.927 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.231      ;
; 1.927 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d4     ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.231      ;
; 1.927 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d5     ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.231      ;
; 1.927 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d6     ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.231      ;
; 1.963 ; Controller:u_controller|Keyboard:u2|state.start  ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.269      ;
; 2.050 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.354      ;
; 2.051 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.357      ;
; 2.111 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.417      ;
; 2.199 ; Controller:u_controller|Keyboard:u2|code[6]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.002      ; 2.507      ;
; 2.215 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.521      ;
; 2.312 ; Controller:u_controller|Keyboard:u2|state.finish ; Controller:u_controller|Keyboard:u2|fok          ; clk100       ; clk100      ; 0.000        ; -0.387     ; 2.231      ;
; 2.368 ; Controller:u_controller|Keyboard:u2|code[4]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.002      ; 2.676      ;
; 2.378 ; Controller:u_controller|Keyboard:u2|code[3]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.684      ;
; 2.379 ; Controller:u_controller|Keyboard:u2|code[3]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.685      ;
; 2.429 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.735      ;
; 2.455 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.761      ;
; 2.461 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.767      ;
; 2.489 ; Controller:u_controller|Keyboard:u2|state.parity ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.002      ; 2.797      ;
; 2.512 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.818      ;
; 2.515 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.821      ;
; 2.517 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.823      ;
; 2.529 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.833      ;
; 2.530 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.834      ;
; 2.532 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.838      ;
; 2.532 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.838      ;
; 2.532 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.838      ;
; 2.532 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.836      ;
; 2.554 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.858      ;
; 2.554 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.858      ;
; 2.554 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d4     ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.858      ;
; 2.554 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d5     ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.858      ;
; 2.554 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d6     ; clk100       ; clk100      ; 0.000        ; -0.002     ; 2.858      ;
; 2.558 ; Controller:u_controller|Keyboard:u2|code[0]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.864      ;
; 2.559 ; Controller:u_controller|Keyboard:u2|code[0]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 2.865      ;
; 2.627 ; Controller:u_controller|Keyboard:u2|code[7]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.002      ; 2.935      ;
; 2.675 ; Controller:u_controller|Keyboard:u2|code[5]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.002      ; 2.983      ;
; 2.820 ; Controller:u_controller|Keyboard:u2|code[1]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 3.126      ;
; 2.821 ; Controller:u_controller|Keyboard:u2|code[1]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 3.127      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u1|pll_clk|altpll_component|pll|clk[0]'                                                                                                                                    ;
+-------+-----------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.499 ; vga640480:u1|address_tmp[0] ; vga640480:u1|address_tmp[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.736 ; vga640480:u1|vs1            ; vga640480:u1|vs             ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.745 ; vga640480:u1|hs1            ; vga640480:u1|hs             ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.762 ; vga640480:u1|vector_x[31]   ; vga640480:u1|vector_x[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.762 ; vga640480:u1|vector_y[31]   ; vga640480:u1|vector_y[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 1.172 ; vga640480:u1|vector_x[11]   ; vga640480:u1|vector_x[11]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; vga640480:u1|vector_x[16]   ; vga640480:u1|vector_x[16]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.181 ; vga640480:u1|vector_x[4]    ; vga640480:u1|vector_x[4]    ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; vga640480:u1|vector_x[7]    ; vga640480:u1|vector_x[7]    ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; vga640480:u1|vector_y[20]   ; vga640480:u1|vector_y[20]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; vga640480:u1|vector_y[23]   ; vga640480:u1|vector_y[23]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; vga640480:u1|vector_y[25]   ; vga640480:u1|vector_y[25]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; vga640480:u1|vector_y[27]   ; vga640480:u1|vector_y[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.184 ; vga640480:u1|vector_x[17]   ; vga640480:u1|vector_x[17]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.185 ; vga640480:u1|vector_x[18]   ; vga640480:u1|vector_x[18]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.185 ; vga640480:u1|vector_x[25]   ; vga640480:u1|vector_x[25]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; vga640480:u1|vector_x[13]   ; vga640480:u1|vector_x[13]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; vga640480:u1|vector_x[14]   ; vga640480:u1|vector_x[14]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; vga640480:u1|vector_x[15]   ; vga640480:u1|vector_x[15]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; vga640480:u1|vector_x[20]   ; vga640480:u1|vector_x[20]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; vga640480:u1|vector_x[23]   ; vga640480:u1|vector_x[23]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; vga640480:u1|vector_x[27]   ; vga640480:u1|vector_x[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; vga640480:u1|vector_x[29]   ; vga640480:u1|vector_x[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; vga640480:u1|vector_x[30]   ; vga640480:u1|vector_x[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; vga640480:u1|vector_y[29]   ; vga640480:u1|vector_y[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; vga640480:u1|vector_y[30]   ; vga640480:u1|vector_y[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.492      ;
; 1.222 ; vga640480:u1|vector_x[6]    ; vga640480:u1|vector_x[6]    ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.528      ;
; 1.225 ; vga640480:u1|vector_x[26]   ; vga640480:u1|vector_x[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.230 ; vga640480:u1|vector_x[10]   ; vga640480:u1|vector_x[10]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; vga640480:u1|vector_x[12]   ; vga640480:u1|vector_x[12]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.536      ;
; 1.234 ; vga640480:u1|vector_x[19]   ; vga640480:u1|vector_x[19]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; vga640480:u1|vector_x[24]   ; vga640480:u1|vector_x[24]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; vga640480:u1|vector_y[19]   ; vga640480:u1|vector_y[19]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; vga640480:u1|vector_y[24]   ; vga640480:u1|vector_y[24]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; vga640480:u1|vector_y[26]   ; vga640480:u1|vector_y[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; vga640480:u1|vector_x[21]   ; vga640480:u1|vector_x[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; vga640480:u1|vector_x[22]   ; vga640480:u1|vector_x[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; vga640480:u1|vector_x[28]   ; vga640480:u1|vector_x[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; vga640480:u1|vector_y[21]   ; vga640480:u1|vector_y[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; vga640480:u1|vector_y[22]   ; vga640480:u1|vector_y[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; vga640480:u1|vector_y[28]   ; vga640480:u1|vector_y[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.651 ; vga640480:u1|vector_x[11]   ; vga640480:u1|vector_x[12]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.957      ;
; 1.654 ; vga640480:u1|vector_x[16]   ; vga640480:u1|vector_x[17]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.960      ;
; 1.660 ; vga640480:u1|vector_y[25]   ; vga640480:u1|vector_y[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.966      ;
; 1.660 ; vga640480:u1|vector_y[20]   ; vga640480:u1|vector_y[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.966      ;
; 1.660 ; vga640480:u1|vector_y[27]   ; vga640480:u1|vector_y[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.966      ;
; 1.663 ; vga640480:u1|vector_x[17]   ; vga640480:u1|vector_x[18]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.969      ;
; 1.664 ; vga640480:u1|vector_x[25]   ; vga640480:u1|vector_x[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.970      ;
; 1.664 ; vga640480:u1|vector_x[18]   ; vga640480:u1|vector_x[19]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.970      ;
; 1.665 ; vga640480:u1|vector_x[30]   ; vga640480:u1|vector_x[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.971      ;
; 1.665 ; vga640480:u1|vector_y[30]   ; vga640480:u1|vector_y[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.971      ;
; 1.665 ; vga640480:u1|vector_x[13]   ; vga640480:u1|vector_x[14]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.971      ;
; 1.665 ; vga640480:u1|vector_x[14]   ; vga640480:u1|vector_x[15]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.971      ;
; 1.665 ; vga640480:u1|vector_x[29]   ; vga640480:u1|vector_x[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.971      ;
; 1.665 ; vga640480:u1|vector_y[29]   ; vga640480:u1|vector_y[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.971      ;
; 1.665 ; vga640480:u1|vector_x[20]   ; vga640480:u1|vector_x[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.971      ;
; 1.665 ; vga640480:u1|vector_x[27]   ; vga640480:u1|vector_x[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.971      ;
; 1.702 ; vga640480:u1|vector_x[6]    ; vga640480:u1|vector_x[7]    ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.008      ;
; 1.705 ; vga640480:u1|vector_x[26]   ; vga640480:u1|vector_x[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.011      ;
; 1.710 ; vga640480:u1|vector_x[10]   ; vga640480:u1|vector_x[11]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.016      ;
; 1.710 ; vga640480:u1|vector_x[12]   ; vga640480:u1|vector_x[13]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.016      ;
; 1.714 ; vga640480:u1|vector_y[19]   ; vga640480:u1|vector_y[20]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.020      ;
; 1.714 ; vga640480:u1|vector_y[24]   ; vga640480:u1|vector_y[25]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.020      ;
; 1.714 ; vga640480:u1|vector_y[26]   ; vga640480:u1|vector_y[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.020      ;
; 1.714 ; vga640480:u1|vector_x[24]   ; vga640480:u1|vector_x[25]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.020      ;
; 1.714 ; vga640480:u1|vector_x[19]   ; vga640480:u1|vector_x[20]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.020      ;
; 1.715 ; vga640480:u1|vector_y[22]   ; vga640480:u1|vector_y[23]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.715 ; vga640480:u1|vector_x[22]   ; vga640480:u1|vector_x[23]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.715 ; vga640480:u1|vector_x[28]   ; vga640480:u1|vector_x[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.715 ; vga640480:u1|vector_y[28]   ; vga640480:u1|vector_y[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.715 ; vga640480:u1|vector_x[21]   ; vga640480:u1|vector_x[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.715 ; vga640480:u1|vector_y[21]   ; vga640480:u1|vector_y[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.737 ; vga640480:u1|vector_x[11]   ; vga640480:u1|vector_x[13]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.043      ;
; 1.740 ; vga640480:u1|vector_x[16]   ; vga640480:u1|vector_x[18]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.046      ;
; 1.746 ; vga640480:u1|vector_x[4]    ; vga640480:u1|vector_x[6]    ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.052      ;
; 1.746 ; vga640480:u1|vector_y[25]   ; vga640480:u1|vector_y[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.052      ;
; 1.746 ; vga640480:u1|vector_y[27]   ; vga640480:u1|vector_y[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.052      ;
; 1.746 ; vga640480:u1|vector_y[20]   ; vga640480:u1|vector_y[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.052      ;
; 1.749 ; vga640480:u1|vector_x[17]   ; vga640480:u1|vector_x[19]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.055      ;
; 1.750 ; vga640480:u1|vector_x[25]   ; vga640480:u1|vector_x[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.056      ;
; 1.750 ; vga640480:u1|vector_x[18]   ; vga640480:u1|vector_x[20]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.056      ;
; 1.751 ; vga640480:u1|vector_x[29]   ; vga640480:u1|vector_x[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.057      ;
; 1.751 ; vga640480:u1|vector_y[29]   ; vga640480:u1|vector_y[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.057      ;
; 1.751 ; vga640480:u1|vector_x[13]   ; vga640480:u1|vector_x[15]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.057      ;
; 1.751 ; vga640480:u1|vector_x[27]   ; vga640480:u1|vector_x[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.057      ;
; 1.751 ; vga640480:u1|vector_x[20]   ; vga640480:u1|vector_x[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.057      ;
; 1.770 ; vga640480:u1|vector_y[23]   ; vga640480:u1|vector_y[24]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.076      ;
; 1.775 ; vga640480:u1|vector_x[23]   ; vga640480:u1|vector_x[24]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.081      ;
; 1.780 ; vga640480:u1|vector_x[15]   ; vga640480:u1|vector_x[16]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 2.080      ;
; 1.791 ; vga640480:u1|vector_x[26]   ; vga640480:u1|vector_x[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.097      ;
; 1.796 ; vga640480:u1|vector_x[10]   ; vga640480:u1|vector_x[12]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.102      ;
; 1.796 ; vga640480:u1|vector_x[12]   ; vga640480:u1|vector_x[14]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.102      ;
; 1.800 ; vga640480:u1|vector_y[24]   ; vga640480:u1|vector_y[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.106      ;
; 1.800 ; vga640480:u1|vector_y[19]   ; vga640480:u1|vector_y[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.106      ;
; 1.800 ; vga640480:u1|vector_y[26]   ; vga640480:u1|vector_y[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.106      ;
; 1.800 ; vga640480:u1|vector_x[24]   ; vga640480:u1|vector_x[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.106      ;
; 1.800 ; vga640480:u1|vector_x[19]   ; vga640480:u1|vector_x[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.106      ;
; 1.801 ; vga640480:u1|vector_x[28]   ; vga640480:u1|vector_x[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.107      ;
; 1.801 ; vga640480:u1|vector_y[28]   ; vga640480:u1|vector_y[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.107      ;
; 1.801 ; vga640480:u1|vector_y[21]   ; vga640480:u1|vector_y[23]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.107      ;
+-------+-----------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk100'                                                                                          ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|clk1         ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|clk1         ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|clk2         ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|clk2         ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[0]      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[0]      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[1]      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[1]      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[2]      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[2]      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[3]      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[3]      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[4]      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[4]      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[5]      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[5]      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[6]      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[6]      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[7]      ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[7]      ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|data         ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|data         ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|fok          ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|fok          ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d0     ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d0     ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d1     ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d1     ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d2     ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d2     ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d3     ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d3     ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d4     ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d4     ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d5     ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d5     ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d6     ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d6     ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d7     ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d7     ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.delay  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.delay  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.finish ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.finish ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.parity ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.parity ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.start  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.start  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.stop   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.stop   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; Clock100M_FPGAE|combout                          ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; Clock100M_FPGAE|combout                          ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; Clock100M_FPGAE~clkctrl|inclk[0]                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; Clock100M_FPGAE~clkctrl|inclk[0]                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; Clock100M_FPGAE~clkctrl|outclk                   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; Clock100M_FPGAE~clkctrl|outclk                   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0]           ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0]           ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u1|pll_clk|altpll_component|pll|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u1|pll_clk|altpll_component|pll|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|clk1|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|clk1|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|clk2|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|clk2|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[0]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[0]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[1]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[1]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[2]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[2]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[3]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[3]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[4]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[4]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[5]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[5]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[6]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[6]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[7]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[7]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|data|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|data|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|fok|clk                          ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|fok|clk                          ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d0|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d0|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d1|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d1|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d2|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d2|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d3|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d3|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d4|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d4|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d5|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d5|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d6|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d6|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d7|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d7|clk                     ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u1|pll_clk|altpll_component|pll|clk[0]'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 17.223 ; 20.000       ; 2.777          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg9 ;
; 17.223 ; 20.000       ; 2.777          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg9 ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|clock                  ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|clock                  ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|counter[4]             ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|counter[4]             ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|counter[5]             ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|counter[5]             ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock         ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock         ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|ClockRXD      ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|ClockRXD      ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|clock                                                  ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|clock                                                  ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[0]                                        ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[0]                                        ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[10]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[10]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[11]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[11]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[12]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[12]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[13]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[13]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[14]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[14]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[15]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[15]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[16]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[16]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[17]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[17]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[18]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[18]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[19]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[19]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[1]                                        ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[1]                                        ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[20]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[20]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[21]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[21]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[22]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[22]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[23]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[23]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[24]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[24]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[25]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[25]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[26]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[26]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[27]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[27]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[28]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[28]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[29]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[29]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[2]                                        ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[2]                                        ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[30]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[30]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[31]                                       ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[31]                                       ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[3]                                        ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[3]                                        ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[4]                                        ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[4]                                        ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[5]                                        ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[5]                                        ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[6]                                        ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[6]                                        ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[7]                                        ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[7]                                        ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[8]                                        ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[8]                                        ;
; 44.258 ; 45.500       ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[9]                                        ;
; 44.258 ; 45.500       ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[9]                                        ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ClockK_FPGAE|combout                                                           ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockK_FPGAE|combout                                                           ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ClockK_FPGAE~clkctrl|inclk[0]                                                  ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockK_FPGAE~clkctrl|inclk[0]                                                  ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ClockK_FPGAE~clkctrl|outclk                                                    ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockK_FPGAE~clkctrl|outclk                                                    ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_controller|clock|clk                                                         ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_controller|clock|clk                                                         ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_controller|counterClock[0]|clk                                               ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_controller|counterClock[0]|clk                                               ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_controller|counterClock[10]|clk                                              ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_controller|counterClock[10]|clk                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; PS2Data   ; clk100     ; 5.432 ; 5.432 ; Rise       ; clk100                                 ;
; PS2clk    ; clk100     ; 5.107 ; 5.107 ; Rise       ; clk100                                 ;
; reset     ; clk100     ; 5.949 ; 5.949 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+------------+--------+--------+------------+----------------------------------------+
; PS2Data   ; clk100     ; -5.166 ; -5.166 ; Rise       ; clk100                                 ;
; PS2clk    ; clk100     ; -4.841 ; -4.841 ; Rise       ; clk100                                 ;
; reset     ; clk100     ; -3.497 ; -3.497 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; b[*]      ; clk100     ; 7.762 ; 7.762 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[0]     ; clk100     ; 7.727 ; 7.727 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[1]     ; clk100     ; 6.567 ; 6.567 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[2]     ; clk100     ; 7.762 ; 7.762 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; g[*]      ; clk100     ; 7.396 ; 7.396 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[0]     ; clk100     ; 6.082 ; 6.082 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[1]     ; clk100     ; 7.026 ; 7.026 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[2]     ; clk100     ; 7.396 ; 7.396 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; hs        ; clk100     ; 7.720 ; 7.720 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; r[*]      ; clk100     ; 8.494 ; 8.494 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[0]     ; clk100     ; 7.675 ; 7.675 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[1]     ; clk100     ; 7.887 ; 7.887 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[2]     ; clk100     ; 8.494 ; 8.494 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; vs        ; clk100     ; 7.814 ; 7.814 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; b[*]      ; clk100     ; 6.567 ; 6.567 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[0]     ; clk100     ; 7.727 ; 7.727 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[1]     ; clk100     ; 6.567 ; 6.567 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[2]     ; clk100     ; 7.762 ; 7.762 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; g[*]      ; clk100     ; 6.082 ; 6.082 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[0]     ; clk100     ; 6.082 ; 6.082 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[1]     ; clk100     ; 7.026 ; 7.026 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[2]     ; clk100     ; 7.396 ; 7.396 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; hs        ; clk100     ; 7.720 ; 7.720 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; r[*]      ; clk100     ; 7.675 ; 7.675 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[0]     ; clk100     ; 7.675 ; 7.675 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[1]     ; clk100     ; 7.887 ; 7.887 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[2]     ; clk100     ; 8.494 ; 8.494 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; vs        ; clk100     ; 7.814 ; 7.814 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk100                                 ; 8.640  ; 0.000         ;
; u1|pll_clk|altpll_component|pll|clk[0] ; 28.936 ; 0.000         ;
; clk                                    ; 89.065 ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.215 ; 0.000         ;
; clk100                                 ; 0.215 ; 0.000         ;
; u1|pll_clk|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk100                                 ; 4.000  ; 0.000         ;
; u1|pll_clk|altpll_component|pll|clk[0] ; 18.077 ; 0.000         ;
; clk                                    ; 44.500 ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk100'                                                                                                                                                        ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.640 ; Controller:u_controller|Keyboard:u2|state.finish ; Controller:u_controller|Keyboard:u2|fok          ; clk100       ; clk100      ; 10.000       ; -0.614     ; 0.778      ;
; 8.844 ; Controller:u_controller|Keyboard:u2|code[5]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.001      ; 1.189      ;
; 8.854 ; Controller:u_controller|Keyboard:u2|code[7]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.001      ; 1.179      ;
; 8.925 ; Controller:u_controller|Keyboard:u2|code[4]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.001      ; 1.108      ;
; 8.956 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 10.000       ; -0.001     ; 1.075      ;
; 8.956 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 10.000       ; -0.001     ; 1.075      ;
; 8.956 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d4     ; clk100       ; clk100      ; 10.000       ; -0.001     ; 1.075      ;
; 8.956 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d5     ; clk100       ; clk100      ; 10.000       ; -0.001     ; 1.075      ;
; 8.956 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d6     ; clk100       ; clk100      ; 10.000       ; -0.001     ; 1.075      ;
; 8.967 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.065      ;
; 8.967 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.065      ;
; 8.967 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.065      ;
; 8.973 ; Controller:u_controller|Keyboard:u2|code[6]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.001      ; 1.060      ;
; 9.031 ; Controller:u_controller|Keyboard:u2|state.start  ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 1.001      ;
; 9.035 ; Controller:u_controller|Keyboard:u2|code[2]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.997      ;
; 9.038 ; Controller:u_controller|Keyboard:u2|code[2]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.994      ;
; 9.041 ; Controller:u_controller|Keyboard:u2|code[1]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.991      ;
; 9.044 ; Controller:u_controller|Keyboard:u2|code[1]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.988      ;
; 9.093 ; Controller:u_controller|Keyboard:u2|code[5]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.001      ; 0.940      ;
; 9.095 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.936      ;
; 9.095 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.936      ;
; 9.096 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.935      ;
; 9.100 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.932      ;
; 9.101 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.931      ;
; 9.103 ; Controller:u_controller|Keyboard:u2|code[7]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.001      ; 0.930      ;
; 9.105 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.927      ;
; 9.115 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.917      ;
; 9.115 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.917      ;
; 9.116 ; Controller:u_controller|Keyboard:u2|code[0]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.916      ;
; 9.118 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.914      ;
; 9.119 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.912      ;
; 9.119 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.912      ;
; 9.119 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d4     ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.912      ;
; 9.119 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d5     ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.912      ;
; 9.119 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d6     ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.912      ;
; 9.119 ; Controller:u_controller|Keyboard:u2|code[0]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.913      ;
; 9.130 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.902      ;
; 9.130 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.902      ;
; 9.130 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.902      ;
; 9.133 ; Controller:u_controller|Keyboard:u2|state.parity ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.001      ; 0.900      ;
; 9.169 ; Controller:u_controller|Keyboard:u2|code[3]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.863      ;
; 9.172 ; Controller:u_controller|Keyboard:u2|code[3]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.860      ;
; 9.174 ; Controller:u_controller|Keyboard:u2|code[4]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.001      ; 0.859      ;
; 9.179 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.853      ;
; 9.222 ; Controller:u_controller|Keyboard:u2|code[6]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.001      ; 0.811      ;
; 9.227 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.804      ;
; 9.237 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.795      ;
; 9.258 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.773      ;
; 9.258 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.773      ;
; 9.259 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.772      ;
; 9.263 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.769      ;
; 9.264 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.768      ;
; 9.264 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.768      ;
; 9.268 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.764      ;
; 9.271 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.761      ;
; 9.278 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.754      ;
; 9.278 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.754      ;
; 9.281 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.751      ;
; 9.283 ; Controller:u_controller|Keyboard:u2|state.start  ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.749      ;
; 9.312 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.720      ;
; 9.335 ; Controller:u_controller|Keyboard:u2|state.d3     ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.697      ;
; 9.342 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.690      ;
; 9.390 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.641      ;
; 9.419 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.612      ;
; 9.433 ; Controller:u_controller|Keyboard:u2|state.parity ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.001      ; 0.600      ;
; 9.500 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.532      ;
; 9.502 ; Controller:u_controller|Keyboard:u2|state.d0     ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.530      ;
; 9.504 ; Controller:u_controller|Keyboard:u2|state.d1     ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.528      ;
; 9.505 ; Controller:u_controller|Keyboard:u2|state.d4     ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.527      ;
; 9.507 ; Controller:u_controller|Keyboard:u2|state.d2     ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.525      ;
; 9.508 ; Controller:u_controller|Keyboard:u2|state.delay  ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.524      ;
; 9.511 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.521      ;
; 9.515 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.517      ;
; 9.516 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.516      ;
; 9.517 ; Controller:u_controller|Keyboard:u2|state.finish ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.515      ;
; 9.517 ; Controller:u_controller|Keyboard:u2|state.d5     ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.515      ;
; 9.519 ; Controller:u_controller|Keyboard:u2|state.d7     ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.513      ;
; 9.519 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.513      ;
; 9.520 ; Controller:u_controller|Keyboard:u2|state.d6     ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.512      ;
; 9.520 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.512      ;
; 9.523 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.509      ;
; 9.535 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|clk2         ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.497      ;
; 9.537 ; Controller:u_controller|Keyboard:u2|state.d2     ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.495      ;
; 9.537 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.494      ;
; 9.538 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.493      ;
; 9.539 ; Controller:u_controller|Keyboard:u2|state.d1     ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.493      ;
; 9.540 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.491      ;
; 9.553 ; Controller:u_controller|Keyboard:u2|state.d4     ; Controller:u_controller|Keyboard:u2|state.d5     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.479      ;
; 9.558 ; Controller:u_controller|Keyboard:u2|state.d3     ; Controller:u_controller|Keyboard:u2|state.d4     ; clk100       ; clk100      ; 10.000       ; -0.001     ; 0.473      ;
; 9.571 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.461      ;
; 9.628 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.404      ;
; 9.629 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.403      ;
; 9.633 ; Controller:u_controller|Keyboard:u2|state.d0     ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.399      ;
; 9.634 ; Controller:u_controller|Keyboard:u2|state.d5     ; Controller:u_controller|Keyboard:u2|state.d6     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.398      ;
; 9.638 ; Controller:u_controller|Keyboard:u2|state.d7     ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.394      ;
; 9.641 ; Controller:u_controller|Keyboard:u2|state.d6     ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.391      ;
; 9.665 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.367      ;
; 9.665 ; Controller:u_controller|Keyboard:u2|code[6]      ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.367      ;
; 9.665 ; Controller:u_controller|Keyboard:u2|code[7]      ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.367      ;
; 9.665 ; Controller:u_controller|Keyboard:u2|code[5]      ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 10.000       ; 0.000      ; 0.367      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u1|pll_clk|altpll_component|pll|clk[0]'                                                                                                                                  ;
+--------+---------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                     ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 28.936 ; vga640480:u1|vector_y[10] ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 11.103     ;
; 28.945 ; vga640480:u1|vector_y[10] ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 11.094     ;
; 28.946 ; vga640480:u1|vector_y[10] ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 11.093     ;
; 28.947 ; vga640480:u1|vector_y[10] ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 11.089     ;
; 28.947 ; vga640480:u1|vector_y[10] ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 11.089     ;
; 28.948 ; vga640480:u1|vector_y[10] ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 11.086     ;
; 28.962 ; vga640480:u1|vector_y[7]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 11.077     ;
; 28.971 ; vga640480:u1|vector_y[7]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 11.068     ;
; 28.972 ; vga640480:u1|vector_y[7]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 11.067     ;
; 28.973 ; vga640480:u1|vector_y[7]  ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 11.063     ;
; 28.973 ; vga640480:u1|vector_y[7]  ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 11.063     ;
; 28.974 ; vga640480:u1|vector_y[7]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 11.060     ;
; 28.982 ; vga640480:u1|vector_y[10] ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 11.053     ;
; 29.003 ; vga640480:u1|vector_y[10] ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 11.025     ;
; 29.008 ; vga640480:u1|vector_y[7]  ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 11.027     ;
; 29.025 ; vga640480:u1|vector_y[10] ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 11.007     ;
; 29.029 ; vga640480:u1|vector_y[7]  ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 10.999     ;
; 29.051 ; vga640480:u1|vector_y[7]  ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.981     ;
; 29.055 ; vga640480:u1|vector_y[12] ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.984     ;
; 29.063 ; vga640480:u1|vector_y[10] ; vga640480:u1|disp_code[0]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 10.972     ;
; 29.064 ; vga640480:u1|vector_y[12] ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.975     ;
; 29.065 ; vga640480:u1|vector_y[12] ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.974     ;
; 29.066 ; vga640480:u1|vector_y[12] ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.970     ;
; 29.066 ; vga640480:u1|vector_y[12] ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.970     ;
; 29.067 ; vga640480:u1|vector_y[12] ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 10.967     ;
; 29.075 ; vga640480:u1|vector_y[10] ; vga640480:u1|disp_code[6]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.957     ;
; 29.080 ; vga640480:u1|vector_y[10] ; vga640480:u1|disp_flag      ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.952     ;
; 29.083 ; vga640480:u1|vector_y[10] ; vga640480:u1|disp_code[4]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 10.954     ;
; 29.089 ; vga640480:u1|vector_y[7]  ; vga640480:u1|disp_code[0]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 10.946     ;
; 29.099 ; vga640480:u1|vector_y[8]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.940     ;
; 29.101 ; vga640480:u1|vector_y[12] ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 10.934     ;
; 29.101 ; vga640480:u1|vector_y[7]  ; vga640480:u1|disp_code[6]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.931     ;
; 29.106 ; vga640480:u1|vector_y[7]  ; vga640480:u1|disp_flag      ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.926     ;
; 29.108 ; vga640480:u1|vector_y[8]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.931     ;
; 29.109 ; vga640480:u1|vector_y[8]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.930     ;
; 29.109 ; vga640480:u1|vector_y[7]  ; vga640480:u1|disp_code[4]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 10.928     ;
; 29.110 ; vga640480:u1|vector_y[8]  ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.926     ;
; 29.110 ; vga640480:u1|vector_y[8]  ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.926     ;
; 29.111 ; vga640480:u1|vector_y[8]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 10.923     ;
; 29.122 ; vga640480:u1|vector_y[12] ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 10.906     ;
; 29.124 ; vga640480:u1|vector_y[15] ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.915     ;
; 29.133 ; vga640480:u1|vector_y[15] ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.906     ;
; 29.134 ; vga640480:u1|vector_y[15] ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.905     ;
; 29.135 ; vga640480:u1|vector_y[15] ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.901     ;
; 29.135 ; vga640480:u1|vector_y[15] ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.901     ;
; 29.136 ; vga640480:u1|vector_y[15] ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 10.898     ;
; 29.144 ; vga640480:u1|vector_y[12] ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.888     ;
; 29.145 ; vga640480:u1|vector_y[8]  ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 10.890     ;
; 29.166 ; vga640480:u1|vector_y[8]  ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 10.862     ;
; 29.170 ; vga640480:u1|vector_y[15] ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 10.865     ;
; 29.182 ; vga640480:u1|vector_y[12] ; vga640480:u1|disp_code[0]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 10.853     ;
; 29.183 ; vga640480:u1|vector_y[13] ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.856     ;
; 29.188 ; vga640480:u1|vector_y[8]  ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.844     ;
; 29.191 ; vga640480:u1|vector_y[15] ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 10.837     ;
; 29.192 ; vga640480:u1|vector_y[13] ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.847     ;
; 29.193 ; vga640480:u1|vector_y[13] ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.846     ;
; 29.194 ; vga640480:u1|vector_y[13] ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.842     ;
; 29.194 ; vga640480:u1|vector_y[13] ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.842     ;
; 29.194 ; vga640480:u1|vector_y[12] ; vga640480:u1|disp_code[6]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.838     ;
; 29.195 ; vga640480:u1|vector_y[13] ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 10.839     ;
; 29.199 ; vga640480:u1|vector_y[12] ; vga640480:u1|disp_flag      ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.833     ;
; 29.200 ; vga640480:u1|vector_y[17] ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 10.841     ;
; 29.202 ; vga640480:u1|vector_y[12] ; vga640480:u1|disp_code[4]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 10.835     ;
; 29.207 ; vga640480:u1|vector_y[9]  ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 10.826     ;
; 29.209 ; vga640480:u1|vector_y[17] ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 10.832     ;
; 29.210 ; vga640480:u1|vector_y[17] ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 10.831     ;
; 29.211 ; vga640480:u1|vector_y[17] ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 10.827     ;
; 29.211 ; vga640480:u1|vector_y[17] ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 10.827     ;
; 29.212 ; vga640480:u1|vector_y[17] ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.824     ;
; 29.213 ; vga640480:u1|vector_y[15] ; vga640480:u1|disp_code[2]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.819     ;
; 29.216 ; vga640480:u1|vector_y[9]  ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 10.817     ;
; 29.217 ; vga640480:u1|vector_y[9]  ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 10.816     ;
; 29.218 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 10.812     ;
; 29.218 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 10.812     ;
; 29.219 ; vga640480:u1|vector_y[9]  ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 10.809     ;
; 29.226 ; vga640480:u1|vector_y[8]  ; vga640480:u1|disp_code[0]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 10.809     ;
; 29.229 ; vga640480:u1|vector_y[13] ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 10.806     ;
; 29.238 ; vga640480:u1|vector_y[8]  ; vga640480:u1|disp_code[6]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.794     ;
; 29.243 ; vga640480:u1|vector_y[16] ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 10.798     ;
; 29.243 ; vga640480:u1|vector_y[8]  ; vga640480:u1|disp_flag      ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.789     ;
; 29.246 ; vga640480:u1|vector_y[17] ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 10.791     ;
; 29.246 ; vga640480:u1|vector_y[8]  ; vga640480:u1|disp_code[4]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 10.791     ;
; 29.250 ; vga640480:u1|vector_y[13] ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.004     ; 10.778     ;
; 29.251 ; vga640480:u1|vector_y[15] ; vga640480:u1|disp_code[0]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.003      ; 10.784     ;
; 29.252 ; vga640480:u1|vector_y[16] ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 10.789     ;
; 29.253 ; vga640480:u1|vector_y[16] ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.009      ; 10.788     ;
; 29.253 ; vga640480:u1|vector_y[9]  ; vga640480:u1|disp_code[1]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.003     ; 10.776     ;
; 29.254 ; vga640480:u1|vector_y[16] ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 10.784     ;
; 29.254 ; vga640480:u1|vector_y[16] ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.006      ; 10.784     ;
; 29.255 ; vga640480:u1|vector_y[16] ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.781     ;
; 29.259 ; vga640480:u1|vector_y[14] ; vga640480:u1|address_tmp[6] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.780     ;
; 29.263 ; vga640480:u1|vector_y[15] ; vga640480:u1|disp_code[6]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.769     ;
; 29.267 ; vga640480:u1|vector_y[17] ; vga640480:u1|disp_code[7]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 10.763     ;
; 29.268 ; vga640480:u1|vector_y[14] ; vga640480:u1|address_tmp[5] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.771     ;
; 29.268 ; vga640480:u1|vector_y[15] ; vga640480:u1|disp_flag      ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 10.764     ;
; 29.269 ; vga640480:u1|vector_y[14] ; vga640480:u1|address_tmp[7] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.007      ; 10.770     ;
; 29.270 ; vga640480:u1|vector_y[14] ; vga640480:u1|disp_code[5]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.766     ;
; 29.270 ; vga640480:u1|vector_y[14] ; vga640480:u1|disp_code[3]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 10.766     ;
; 29.271 ; vga640480:u1|vector_y[14] ; vga640480:u1|address_tmp[8] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.002      ; 10.763     ;
; 29.271 ; vga640480:u1|vector_y[15] ; vga640480:u1|disp_code[4]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 10.766     ;
+--------+---------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                          ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 89.065 ; Controller:u_controller|counterClock[17] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.811      ;
; 89.147 ; Controller:u_controller|counterClock[18] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.729      ;
; 89.148 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|SerialToString:u_serialToString|clock          ; clk          ; clk         ; 91.000       ; -0.145     ; 1.739      ;
; 89.164 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[31]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.870      ;
; 89.165 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|SerialToString:u_serialToString|clock          ; clk          ; clk         ; 91.000       ; -0.145     ; 1.722      ;
; 89.199 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[30]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.835      ;
; 89.200 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[31]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.834      ;
; 89.204 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[31]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.830      ;
; 89.230 ; Controller:u_controller|counterClock[16] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.646      ;
; 89.234 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[29]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.800      ;
; 89.235 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[30]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.799      ;
; 89.236 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[31]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.798      ;
; 89.239 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[31]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.795      ;
; 89.239 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[30]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.795      ;
; 89.258 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[31]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.776      ;
; 89.269 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[28]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.765      ;
; 89.270 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[29]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.764      ;
; 89.271 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[30]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.763      ;
; 89.274 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[30]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.760      ;
; 89.274 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[29]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.760      ;
; 89.285 ; Controller:u_controller|counterClock[19] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.591      ;
; 89.286 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|SerialToString:u_serialToString|clock          ; clk          ; clk         ; 91.000       ; -0.145     ; 1.601      ;
; 89.290 ; Controller:u_controller|counterClock[11] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.154     ; 1.588      ;
; 89.293 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[30]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.741      ;
; 89.303 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock ; clk          ; clk         ; 91.000       ; 0.052      ; 1.781      ;
; 89.304 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[27]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.730      ;
; 89.305 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[28]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.729      ;
; 89.306 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[29]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.728      ;
; 89.309 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[29]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.725      ;
; 89.309 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[28]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.725      ;
; 89.320 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock ; clk          ; clk         ; 91.000       ; 0.052      ; 1.764      ;
; 89.328 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[29]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.706      ;
; 89.339 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[26]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.695      ;
; 89.340 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[27]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.694      ;
; 89.341 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[28]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.693      ;
; 89.344 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[28]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.690      ;
; 89.344 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[27]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.690      ;
; 89.356 ; Controller:u_controller|counterClock[22] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.520      ;
; 89.357 ; Controller:u_controller|counterClock[31] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.519      ;
; 89.362 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.154     ; 1.516      ;
; 89.363 ; Controller:u_controller|counterClock[6]  ; Controller:u_controller|counterClock[31]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.671      ;
; 89.363 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[28]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.671      ;
; 89.374 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[25]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.660      ;
; 89.375 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[26]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.659      ;
; 89.376 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[27]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.658      ;
; 89.379 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[27]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.655      ;
; 89.379 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[26]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.655      ;
; 89.379 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.154     ; 1.499      ;
; 89.390 ; Controller:u_controller|counterClock[15] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.154     ; 1.488      ;
; 89.393 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.154     ; 1.485      ;
; 89.398 ; Controller:u_controller|counterClock[6]  ; Controller:u_controller|counterClock[30]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.636      ;
; 89.398 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[27]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.636      ;
; 89.399 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|SerialToString:u_serialToString|clock          ; clk          ; clk         ; 91.000       ; -0.145     ; 1.488      ;
; 89.399 ; Controller:u_controller|counterClock[10] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.154     ; 1.479      ;
; 89.409 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[24]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.625      ;
; 89.410 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[25]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.624      ;
; 89.411 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[26]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.623      ;
; 89.414 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[26]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.620      ;
; 89.414 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[25]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.620      ;
; 89.415 ; Controller:u_controller|counterClock[7]  ; Controller:u_controller|counterClock[31]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.619      ;
; 89.421 ; Controller:u_controller|counterClock[22] ; Controller:u_controller|counterClock[5]                                ; clk          ; clk         ; 91.000       ; -0.002     ; 1.609      ;
; 89.422 ; Controller:u_controller|counterClock[22] ; Controller:u_controller|counterClock[4]                                ; clk          ; clk         ; 91.000       ; -0.002     ; 1.608      ;
; 89.422 ; Controller:u_controller|counterClock[31] ; Controller:u_controller|counterClock[5]                                ; clk          ; clk         ; 91.000       ; -0.002     ; 1.608      ;
; 89.423 ; Controller:u_controller|counterClock[31] ; Controller:u_controller|counterClock[4]                                ; clk          ; clk         ; 91.000       ; -0.002     ; 1.607      ;
; 89.427 ; Controller:u_controller|counterClock[7]  ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.154     ; 1.451      ;
; 89.427 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[5]                                ; clk          ; clk         ; 91.000       ; 0.000      ; 1.605      ;
; 89.428 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[4]                                ; clk          ; clk         ; 91.000       ; 0.000      ; 1.604      ;
; 89.432 ; Controller:u_controller|counterClock[27] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.444      ;
; 89.433 ; Controller:u_controller|counterClock[6]  ; Controller:u_controller|counterClock[29]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.601      ;
; 89.433 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[26]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.601      ;
; 89.441 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock ; clk          ; clk         ; 91.000       ; 0.052      ; 1.643      ;
; 89.444 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[5]                                ; clk          ; clk         ; 91.000       ; 0.000      ; 1.588      ;
; 89.445 ; Controller:u_controller|counterClock[1]  ; Controller:u_controller|counterClock[24]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.589      ;
; 89.445 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[4]                                ; clk          ; clk         ; 91.000       ; 0.000      ; 1.587      ;
; 89.446 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[25]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.588      ;
; 89.449 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[25]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.585      ;
; 89.449 ; Controller:u_controller|counterClock[4]  ; Controller:u_controller|counterClock[24]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.585      ;
; 89.450 ; Controller:u_controller|counterClock[7]  ; Controller:u_controller|counterClock[30]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.584      ;
; 89.450 ; Controller:u_controller|counterClock[29] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.426      ;
; 89.468 ; Controller:u_controller|counterClock[6]  ; Controller:u_controller|counterClock[28]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.566      ;
; 89.468 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[25]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.566      ;
; 89.473 ; Controller:u_controller|counterClock[8]  ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.154     ; 1.405      ;
; 89.481 ; Controller:u_controller|counterClock[2]  ; Controller:u_controller|counterClock[24]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.553      ;
; 89.484 ; Controller:u_controller|counterClock[30] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.392      ;
; 89.484 ; Controller:u_controller|counterClock[5]  ; Controller:u_controller|counterClock[24]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.550      ;
; 89.485 ; Controller:u_controller|counterClock[7]  ; Controller:u_controller|counterClock[29]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.549      ;
; 89.490 ; Controller:u_controller|counterClock[8]  ; Controller:u_controller|counterClock[31]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.544      ;
; 89.491 ; Controller:u_controller|counterClock[6]  ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.154     ; 1.387      ;
; 89.497 ; Controller:u_controller|counterClock[27] ; Controller:u_controller|counterClock[5]                                ; clk          ; clk         ; 91.000       ; -0.002     ; 1.533      ;
; 89.498 ; Controller:u_controller|counterClock[27] ; Controller:u_controller|counterClock[4]                                ; clk          ; clk         ; 91.000       ; -0.002     ; 1.532      ;
; 89.500 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.154     ; 1.378      ;
; 89.503 ; Controller:u_controller|counterClock[0]  ; Controller:u_controller|counterClock[23]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.531      ;
; 89.503 ; Controller:u_controller|counterClock[6]  ; Controller:u_controller|counterClock[27]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.531      ;
; 89.503 ; Controller:u_controller|counterClock[3]  ; Controller:u_controller|counterClock[24]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.531      ;
; 89.506 ; Controller:u_controller|counterClock[23] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.370      ;
; 89.507 ; Controller:u_controller|counterClock[28] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.369      ;
; 89.515 ; Controller:u_controller|counterClock[29] ; Controller:u_controller|counterClock[5]                                ; clk          ; clk         ; 91.000       ; -0.002     ; 1.515      ;
; 89.516 ; Controller:u_controller|counterClock[29] ; Controller:u_controller|counterClock[4]                                ; clk          ; clk         ; 91.000       ; -0.002     ; 1.514      ;
; 89.517 ; Controller:u_controller|counterClock[20] ; Controller:u_controller|clock                                          ; clk          ; clk         ; 91.000       ; -0.156     ; 1.359      ;
; 89.520 ; Controller:u_controller|counterClock[7]  ; Controller:u_controller|counterClock[28]                               ; clk          ; clk         ; 91.000       ; 0.002      ; 1.514      ;
+--------+------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|ClockRXD      ; Controller:u_controller|SerialToString:u_serialToString|serial:u|ClockRXD      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|clock                                                  ; Controller:u_controller|clock                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|SerialToString:u_serialToString|clock                  ; Controller:u_controller|SerialToString:u_serialToString|clock                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock         ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; Controller:u_controller|counterClock[31]                                       ; Controller:u_controller|counterClock[31]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.355 ; Controller:u_controller|counterClock[16]                                       ; Controller:u_controller|counterClock[16]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; Controller:u_controller|counterClock[2]                                        ; Controller:u_controller|counterClock[2]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Controller:u_controller|counterClock[7]                                        ; Controller:u_controller|counterClock[7]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Controller:u_controller|counterClock[1]                                        ; Controller:u_controller|counterClock[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Controller:u_controller|counterClock[17]                                       ; Controller:u_controller|counterClock[17]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Controller:u_controller|counterClock[0]                                        ; Controller:u_controller|counterClock[0]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Controller:u_controller|counterClock[18]                                       ; Controller:u_controller|counterClock[18]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Controller:u_controller|counterClock[25]                                       ; Controller:u_controller|counterClock[25]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Controller:u_controller|counterClock[27]                                       ; Controller:u_controller|counterClock[27]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Controller:u_controller|counterClock[9]                                        ; Controller:u_controller|counterClock[9]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Controller:u_controller|counterClock[11]                                       ; Controller:u_controller|counterClock[11]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Controller:u_controller|SerialToString:u_serialToString|counter[4]             ; Controller:u_controller|SerialToString:u_serialToString|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Controller:u_controller|counterClock[13]                                       ; Controller:u_controller|counterClock[13]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Controller:u_controller|counterClock[14]                                       ; Controller:u_controller|counterClock[14]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Controller:u_controller|counterClock[15]                                       ; Controller:u_controller|counterClock[15]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Controller:u_controller|counterClock[20]                                       ; Controller:u_controller|counterClock[20]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Controller:u_controller|counterClock[23]                                       ; Controller:u_controller|counterClock[23]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Controller:u_controller|counterClock[29]                                       ; Controller:u_controller|counterClock[29]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Controller:u_controller|counterClock[30]                                       ; Controller:u_controller|counterClock[30]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.368 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Controller:u_controller|counterClock[3]                                        ; Controller:u_controller|counterClock[3]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Controller:u_controller|counterClock[6]                                        ; Controller:u_controller|counterClock[6]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Controller:u_controller|SerialToString:u_serialToString|counter[5]             ; Controller:u_controller|SerialToString:u_serialToString|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; Controller:u_controller|counterClock[19]                                       ; Controller:u_controller|counterClock[19]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Controller:u_controller|counterClock[24]                                       ; Controller:u_controller|counterClock[24]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Controller:u_controller|counterClock[26]                                       ; Controller:u_controller|counterClock[26]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Controller:u_controller|counterClock[8]                                        ; Controller:u_controller|counterClock[8]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Controller:u_controller|counterClock[10]                                       ; Controller:u_controller|counterClock[10]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Controller:u_controller|counterClock[21]                                       ; Controller:u_controller|counterClock[21]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Controller:u_controller|counterClock[22]                                       ; Controller:u_controller|counterClock[22]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Controller:u_controller|counterClock[28]                                       ; Controller:u_controller|counterClock[28]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Controller:u_controller|counterClock[12]                                       ; Controller:u_controller|counterClock[12]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.383 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.386 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.392 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.425 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.577      ;
; 0.433 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.585      ;
; 0.482 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.634      ;
; 0.493 ; Controller:u_controller|counterClock[16]                                       ; Controller:u_controller|counterClock[17]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; Controller:u_controller|counterClock[2]                                        ; Controller:u_controller|counterClock[3]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; Controller:u_controller|counterClock[1]                                        ; Controller:u_controller|counterClock[2]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; Controller:u_controller|counterClock[17]                                       ; Controller:u_controller|counterClock[18]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Controller:u_controller|counterClock[0]                                        ; Controller:u_controller|counterClock[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Controller:u_controller|SerialToString:u_serialToString|counter[4]             ; Controller:u_controller|SerialToString:u_serialToString|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Controller:u_controller|counterClock[18]                                       ; Controller:u_controller|counterClock[19]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Controller:u_controller|counterClock[25]                                       ; Controller:u_controller|counterClock[26]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Controller:u_controller|counterClock[9]                                        ; Controller:u_controller|counterClock[10]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Controller:u_controller|counterClock[27]                                       ; Controller:u_controller|counterClock[28]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Controller:u_controller|counterClock[11]                                       ; Controller:u_controller|counterClock[12]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Controller:u_controller|counterClock[30]                                       ; Controller:u_controller|counterClock[31]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Controller:u_controller|counterClock[13]                                       ; Controller:u_controller|counterClock[14]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Controller:u_controller|counterClock[14]                                       ; Controller:u_controller|counterClock[15]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Controller:u_controller|counterClock[29]                                       ; Controller:u_controller|counterClock[30]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Controller:u_controller|counterClock[20]                                       ; Controller:u_controller|counterClock[21]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.506 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.509 ; Controller:u_controller|counterClock[6]                                        ; Controller:u_controller|counterClock[7]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; Controller:u_controller|counterClock[24]                                       ; Controller:u_controller|counterClock[25]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Controller:u_controller|counterClock[26]                                       ; Controller:u_controller|counterClock[27]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Controller:u_controller|counterClock[8]                                        ; Controller:u_controller|counterClock[9]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Controller:u_controller|counterClock[10]                                       ; Controller:u_controller|counterClock[11]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Controller:u_controller|counterClock[19]                                       ; Controller:u_controller|counterClock[20]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Controller:u_controller|counterClock[12]                                       ; Controller:u_controller|counterClock[13]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Controller:u_controller|counterClock[22]                                       ; Controller:u_controller|counterClock[23]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Controller:u_controller|counterClock[28]                                       ; Controller:u_controller|counterClock[29]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Controller:u_controller|counterClock[21]                                       ; Controller:u_controller|counterClock[22]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.523 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.526 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; Controller:u_controller|counterClock[16]                                       ; Controller:u_controller|counterClock[18]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; Controller:u_controller|counterClock[1]                                        ; Controller:u_controller|counterClock[3]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; Controller:u_controller|counterClock[17]                                       ; Controller:u_controller|counterClock[19]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Controller:u_controller|counterClock[0]                                        ; Controller:u_controller|counterClock[2]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Controller:u_controller|counterClock[25]                                       ; Controller:u_controller|counterClock[27]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Controller:u_controller|counterClock[9]                                        ; Controller:u_controller|counterClock[11]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Controller:u_controller|counterClock[18]                                       ; Controller:u_controller|counterClock[20]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Controller:u_controller|counterClock[11]                                       ; Controller:u_controller|counterClock[13]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Controller:u_controller|counterClock[27]                                       ; Controller:u_controller|counterClock[29]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Controller:u_controller|counterClock[29]                                       ; Controller:u_controller|counterClock[31]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Controller:u_controller|counterClock[13]                                       ; Controller:u_controller|counterClock[15]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Controller:u_controller|counterClock[20]                                       ; Controller:u_controller|counterClock[22]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.541 ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; Controller:u_controller|counterClock[15]                                       ; Controller:u_controller|counterClock[16]                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.698      ;
; 0.546 ; Controller:u_controller|counterClock[24]                                       ; Controller:u_controller|counterClock[26]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Controller:u_controller|counterClock[8]                                        ; Controller:u_controller|counterClock[10]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Controller:u_controller|counterClock[26]                                       ; Controller:u_controller|counterClock[28]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Controller:u_controller|counterClock[10]                                       ; Controller:u_controller|counterClock[12]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Controller:u_controller|counterClock[19]                                       ; Controller:u_controller|counterClock[21]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Controller:u_controller|counterClock[12]                                       ; Controller:u_controller|counterClock[14]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; Controller:u_controller|counterClock[28]                                       ; Controller:u_controller|counterClock[30]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; Controller:u_controller|counterClock[21]                                       ; Controller:u_controller|counterClock[23]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk100'                                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Controller:u_controller|Keyboard:u2|code[3]      ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|Keyboard:u2|code[0]      ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|Keyboard:u2|code[1]      ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|Keyboard:u2|code[2]      ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|Keyboard:u2|state.start  ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|Keyboard:u2|state.d0     ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|Keyboard:u2|code[6]      ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|Keyboard:u2|code[4]      ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|Keyboard:u2|code[7]      ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|Keyboard:u2|code[5]      ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; Controller:u_controller|Keyboard:u2|state.d6     ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.391      ;
; 0.242 ; Controller:u_controller|Keyboard:u2|state.d7     ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.394      ;
; 0.246 ; Controller:u_controller|Keyboard:u2|state.d5     ; Controller:u_controller|Keyboard:u2|state.d6     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Controller:u_controller|Keyboard:u2|state.d0     ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.404      ;
; 0.309 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.461      ;
; 0.322 ; Controller:u_controller|Keyboard:u2|state.d3     ; Controller:u_controller|Keyboard:u2|state.d4     ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.473      ;
; 0.327 ; Controller:u_controller|Keyboard:u2|state.d4     ; Controller:u_controller|Keyboard:u2|state.d5     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.479      ;
; 0.340 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.491      ;
; 0.341 ; Controller:u_controller|Keyboard:u2|state.d1     ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.493      ;
; 0.342 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.493      ;
; 0.343 ; Controller:u_controller|Keyboard:u2|state.d2     ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.495      ;
; 0.343 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.494      ;
; 0.345 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|clk2         ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.497      ;
; 0.357 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Controller:u_controller|Keyboard:u2|state.d6     ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Controller:u_controller|Keyboard:u2|state.d7     ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; Controller:u_controller|Keyboard:u2|state.finish ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Controller:u_controller|Keyboard:u2|state.d5     ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; Controller:u_controller|Keyboard:u2|state.delay  ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Controller:u_controller|Keyboard:u2|state.d2     ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; Controller:u_controller|Keyboard:u2|state.d4     ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Controller:u_controller|Keyboard:u2|state.d1     ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; Controller:u_controller|Keyboard:u2|state.d0     ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.start  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.532      ;
; 0.447 ; Controller:u_controller|Keyboard:u2|state.parity ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.001      ; 0.600      ;
; 0.461 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.612      ;
; 0.490 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.641      ;
; 0.508 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.660      ;
; 0.538 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.690      ;
; 0.545 ; Controller:u_controller|Keyboard:u2|state.d3     ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.697      ;
; 0.568 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.finish ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.720      ;
; 0.597 ; Controller:u_controller|Keyboard:u2|state.start  ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.749      ;
; 0.599 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.751      ;
; 0.602 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.754      ;
; 0.612 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.764      ;
; 0.616 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; Controller:u_controller|Keyboard:u2|state.stop   ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.769      ;
; 0.621 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.772      ;
; 0.622 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.773      ;
; 0.622 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.773      ;
; 0.643 ; Controller:u_controller|Keyboard:u2|data         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.795      ;
; 0.653 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[4]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.804      ;
; 0.658 ; Controller:u_controller|Keyboard:u2|code[6]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.001      ; 0.811      ;
; 0.701 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.853      ;
; 0.706 ; Controller:u_controller|Keyboard:u2|code[4]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.001      ; 0.859      ;
; 0.708 ; Controller:u_controller|Keyboard:u2|code[3]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.860      ;
; 0.711 ; Controller:u_controller|Keyboard:u2|code[3]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.863      ;
; 0.747 ; Controller:u_controller|Keyboard:u2|state.parity ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.001      ; 0.900      ;
; 0.750 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.902      ;
; 0.761 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.912      ;
; 0.761 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.912      ;
; 0.761 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d4     ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.912      ;
; 0.761 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d5     ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.912      ;
; 0.761 ; Controller:u_controller|Keyboard:u2|clk2         ; Controller:u_controller|Keyboard:u2|state.d6     ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.912      ;
; 0.761 ; Controller:u_controller|Keyboard:u2|code[0]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.913      ;
; 0.762 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d0     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.914      ;
; 0.764 ; Controller:u_controller|Keyboard:u2|code[0]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.916      ;
; 0.765 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[0]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.917      ;
; 0.775 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[2]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.927      ;
; 0.777 ; Controller:u_controller|Keyboard:u2|code[7]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.001      ; 0.930      ;
; 0.779 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[3]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.931      ;
; 0.780 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[1]      ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.932      ;
; 0.784 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[5]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.935      ;
; 0.785 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[6]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.936      ;
; 0.785 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|code[7]      ; clk100       ; clk100      ; 0.000        ; -0.001     ; 0.936      ;
; 0.787 ; Controller:u_controller|Keyboard:u2|code[5]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.001      ; 0.940      ;
; 0.836 ; Controller:u_controller|Keyboard:u2|code[1]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.988      ;
; 0.839 ; Controller:u_controller|Keyboard:u2|code[1]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.991      ;
; 0.842 ; Controller:u_controller|Keyboard:u2|code[2]      ; Controller:u_controller|Keyboard:u2|state.stop   ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.994      ;
; 0.845 ; Controller:u_controller|Keyboard:u2|code[2]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 0.997      ;
; 0.849 ; Controller:u_controller|Keyboard:u2|state.start  ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.001      ;
; 0.907 ; Controller:u_controller|Keyboard:u2|code[6]      ; Controller:u_controller|Keyboard:u2|state.delay  ; clk100       ; clk100      ; 0.000        ; 0.001      ; 1.060      ;
; 0.913 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d1     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.065      ;
; 0.913 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d2     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.065      ;
; 0.913 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d3     ; clk100       ; clk100      ; 0.000        ; 0.000      ; 1.065      ;
; 0.924 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.d7     ; clk100       ; clk100      ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; Controller:u_controller|Keyboard:u2|clk1         ; Controller:u_controller|Keyboard:u2|state.parity ; clk100       ; clk100      ; 0.000        ; -0.001     ; 1.075      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u1|pll_clk|altpll_component|pll|clk[0]'                                                                                                                                    ;
+-------+-----------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; vga640480:u1|address_tmp[0] ; vga640480:u1|address_tmp[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; vga640480:u1|vector_x[31]   ; vga640480:u1|vector_x[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; vga640480:u1|vector_y[31]   ; vga640480:u1|vector_y[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.258 ; vga640480:u1|vs1            ; vga640480:u1|vs             ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.264 ; vga640480:u1|hs1            ; vga640480:u1|hs             ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.416      ;
; 0.358 ; vga640480:u1|vector_x[16]   ; vga640480:u1|vector_x[16]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; vga640480:u1|vector_x[11]   ; vga640480:u1|vector_x[11]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; vga640480:u1|vector_x[4]    ; vga640480:u1|vector_x[4]    ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; vga640480:u1|vector_x[7]    ; vga640480:u1|vector_x[7]    ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; vga640480:u1|vector_y[20]   ; vga640480:u1|vector_y[20]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; vga640480:u1|vector_y[23]   ; vga640480:u1|vector_y[23]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; vga640480:u1|vector_y[25]   ; vga640480:u1|vector_y[25]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; vga640480:u1|vector_y[27]   ; vga640480:u1|vector_y[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; vga640480:u1|vector_x[17]   ; vga640480:u1|vector_x[17]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; vga640480:u1|vector_x[18]   ; vga640480:u1|vector_x[18]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; vga640480:u1|vector_x[25]   ; vga640480:u1|vector_x[25]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; vga640480:u1|vector_x[27]   ; vga640480:u1|vector_x[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; vga640480:u1|vector_x[13]   ; vga640480:u1|vector_x[13]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; vga640480:u1|vector_x[14]   ; vga640480:u1|vector_x[14]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; vga640480:u1|vector_x[15]   ; vga640480:u1|vector_x[15]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; vga640480:u1|vector_x[20]   ; vga640480:u1|vector_x[20]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; vga640480:u1|vector_x[23]   ; vga640480:u1|vector_x[23]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; vga640480:u1|vector_x[29]   ; vga640480:u1|vector_x[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; vga640480:u1|vector_x[30]   ; vga640480:u1|vector_x[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; vga640480:u1|vector_y[29]   ; vga640480:u1|vector_y[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; vga640480:u1|vector_y[30]   ; vga640480:u1|vector_y[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.370 ; vga640480:u1|vector_x[6]    ; vga640480:u1|vector_x[6]    ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; vga640480:u1|vector_x[26]   ; vga640480:u1|vector_x[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; vga640480:u1|vector_x[10]   ; vga640480:u1|vector_x[10]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; vga640480:u1|vector_x[12]   ; vga640480:u1|vector_x[12]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; vga640480:u1|vector_x[19]   ; vga640480:u1|vector_x[19]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; vga640480:u1|vector_x[24]   ; vga640480:u1|vector_x[24]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; vga640480:u1|vector_y[19]   ; vga640480:u1|vector_y[19]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; vga640480:u1|vector_y[24]   ; vga640480:u1|vector_y[24]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; vga640480:u1|vector_y[26]   ; vga640480:u1|vector_y[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; vga640480:u1|vector_x[21]   ; vga640480:u1|vector_x[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; vga640480:u1|vector_x[22]   ; vga640480:u1|vector_x[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; vga640480:u1|vector_x[28]   ; vga640480:u1|vector_x[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; vga640480:u1|vector_y[21]   ; vga640480:u1|vector_y[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; vga640480:u1|vector_y[22]   ; vga640480:u1|vector_y[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; vga640480:u1|vector_y[28]   ; vga640480:u1|vector_y[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.496 ; vga640480:u1|vector_x[16]   ; vga640480:u1|vector_x[17]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; vga640480:u1|vector_x[11]   ; vga640480:u1|vector_x[12]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; vga640480:u1|vector_y[25]   ; vga640480:u1|vector_y[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; vga640480:u1|vector_y[20]   ; vga640480:u1|vector_y[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; vga640480:u1|vector_y[27]   ; vga640480:u1|vector_y[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; vga640480:u1|vector_x[17]   ; vga640480:u1|vector_x[18]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; vga640480:u1|vector_x[25]   ; vga640480:u1|vector_x[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; vga640480:u1|vector_x[18]   ; vga640480:u1|vector_x[19]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; vga640480:u1|vector_x[27]   ; vga640480:u1|vector_x[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; vga640480:u1|vector_x[30]   ; vga640480:u1|vector_x[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; vga640480:u1|vector_y[30]   ; vga640480:u1|vector_y[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; vga640480:u1|vector_x[13]   ; vga640480:u1|vector_x[14]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; vga640480:u1|vector_x[14]   ; vga640480:u1|vector_x[15]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; vga640480:u1|vector_x[29]   ; vga640480:u1|vector_x[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; vga640480:u1|vector_y[29]   ; vga640480:u1|vector_y[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; vga640480:u1|vector_x[20]   ; vga640480:u1|vector_x[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.510 ; vga640480:u1|vector_x[6]    ; vga640480:u1|vector_x[7]    ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; vga640480:u1|vector_x[26]   ; vga640480:u1|vector_x[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; vga640480:u1|vector_x[10]   ; vga640480:u1|vector_x[11]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; vga640480:u1|vector_x[12]   ; vga640480:u1|vector_x[13]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; vga640480:u1|vector_y[19]   ; vga640480:u1|vector_y[20]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga640480:u1|vector_y[24]   ; vga640480:u1|vector_y[25]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga640480:u1|vector_y[26]   ; vga640480:u1|vector_y[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga640480:u1|vector_x[24]   ; vga640480:u1|vector_x[25]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga640480:u1|vector_x[19]   ; vga640480:u1|vector_x[20]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; vga640480:u1|vector_y[22]   ; vga640480:u1|vector_y[23]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; vga640480:u1|vector_x[22]   ; vga640480:u1|vector_x[23]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; vga640480:u1|vector_x[28]   ; vga640480:u1|vector_x[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; vga640480:u1|vector_y[28]   ; vga640480:u1|vector_y[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; vga640480:u1|vector_x[21]   ; vga640480:u1|vector_x[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; vga640480:u1|vector_y[21]   ; vga640480:u1|vector_y[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.531 ; vga640480:u1|vector_x[16]   ; vga640480:u1|vector_x[18]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; vga640480:u1|vector_x[11]   ; vga640480:u1|vector_x[13]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; vga640480:u1|vector_x[4]    ; vga640480:u1|vector_x[6]    ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; vga640480:u1|vector_y[25]   ; vga640480:u1|vector_y[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; vga640480:u1|vector_y[27]   ; vga640480:u1|vector_y[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; vga640480:u1|vector_y[20]   ; vga640480:u1|vector_y[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; vga640480:u1|vector_x[17]   ; vga640480:u1|vector_x[19]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; vga640480:u1|vector_x[25]   ; vga640480:u1|vector_x[27]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; vga640480:u1|vector_x[18]   ; vga640480:u1|vector_x[20]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; vga640480:u1|vector_x[27]   ; vga640480:u1|vector_x[29]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; vga640480:u1|vector_x[29]   ; vga640480:u1|vector_x[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; vga640480:u1|vector_y[29]   ; vga640480:u1|vector_y[31]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; vga640480:u1|vector_x[13]   ; vga640480:u1|vector_x[15]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; vga640480:u1|vector_x[20]   ; vga640480:u1|vector_x[22]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.546 ; vga640480:u1|vector_x[26]   ; vga640480:u1|vector_x[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; vga640480:u1|vector_x[10]   ; vga640480:u1|vector_x[12]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; vga640480:u1|vector_x[12]   ; vga640480:u1|vector_x[14]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; vga640480:u1|vector_y[24]   ; vga640480:u1|vector_y[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; vga640480:u1|vector_y[19]   ; vga640480:u1|vector_y[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; vga640480:u1|vector_y[26]   ; vga640480:u1|vector_y[28]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; vga640480:u1|vector_x[24]   ; vga640480:u1|vector_x[26]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; vga640480:u1|vector_x[19]   ; vga640480:u1|vector_x[21]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; vga640480:u1|vector_x[28]   ; vga640480:u1|vector_x[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; vga640480:u1|vector_y[28]   ; vga640480:u1|vector_y[30]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; vga640480:u1|vector_y[21]   ; vga640480:u1|vector_y[23]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; vga640480:u1|vector_x[21]   ; vga640480:u1|vector_x[23]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.553 ; vga640480:u1|vector_x[15]   ; vga640480:u1|vector_x[16]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.701      ;
; 0.554 ; vga640480:u1|vector_y[23]   ; vga640480:u1|vector_y[24]   ; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
+-------+-----------------------------+-----------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk100'                                                                                          ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|clk1         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|clk1         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|clk2         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|clk2         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[0]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[0]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[1]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[1]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[2]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[2]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[3]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[3]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[4]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[4]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[5]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[5]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[6]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[6]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[7]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|code[7]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|data         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|data         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|fok          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|fok          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d1     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d1     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d2     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d2     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d3     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d3     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d4     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d4     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d5     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d5     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d6     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d6     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d7     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.d7     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.delay  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.delay  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.finish ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.finish ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.parity ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.parity ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.start  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.start  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.stop   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk100 ; Rise       ; Controller:u_controller|Keyboard:u2|state.stop   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; Clock100M_FPGAE|combout                          ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; Clock100M_FPGAE|combout                          ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; Clock100M_FPGAE~clkctrl|inclk[0]                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; Clock100M_FPGAE~clkctrl|inclk[0]                 ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; Clock100M_FPGAE~clkctrl|outclk                   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; Clock100M_FPGAE~clkctrl|outclk                   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0]           ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0]           ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u1|pll_clk|altpll_component|pll|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u1|pll_clk|altpll_component|pll|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|clk1|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|clk1|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|clk2|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|clk2|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[0]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[0]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[1]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[1]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[2]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[2]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[3]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[3]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[4]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[4]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[5]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[5]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[6]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[6]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|code[7]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|code[7]|clk                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|data|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|data|clk                         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|fok|clk                          ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|fok|clk                          ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d0|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d0|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d1|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d1|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d2|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d2|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d3|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d3|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d4|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d4|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d5|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d5|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d6|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d6|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk100 ; Rise       ; u_controller|u2|state.d7|clk                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk100 ; Rise       ; u_controller|u2|state.d7|clk                     ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u1|pll_clk|altpll_component|pll|clk[0]'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg4 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg4 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg5 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg5 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg6 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg6 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg7 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg7 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg8 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg8 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg9 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_A_caps:u2_27|altsyncram:altsyncram_component|altsyncram_s381:auto_generated|ram_block1a0~porta_address_reg9 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg9 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_B_caps:u2_28|altsyncram:altsyncram_component|altsyncram_g281:auto_generated|ram_block1a0~porta_address_reg9 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg9 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_C_caps:u2_29|altsyncram:altsyncram_component|altsyncram_h281:auto_generated|ram_block1a0~porta_address_reg9 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg4 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg4 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg5 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg5 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg6 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg6 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg7 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg7 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg8 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg8 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg9 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_D_caps:u2_30|altsyncram:altsyncram_component|altsyncram_v381:auto_generated|ram_block1a0~porta_address_reg9 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg1 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg2 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg3 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg4 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg5 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg6 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg7 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg8 ;
; 18.077 ; 20.000       ; 1.923          ; High Pulse Width ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg9 ;
; 18.077 ; 20.000       ; 1.923          ; Low Pulse Width  ; u1|pll_clk|altpll_component|pll|clk[0] ; Rise       ; alpha_E_caps:u2_31|altsyncram:altsyncram_component|altsyncram_j281:auto_generated|ram_block1a0~porta_address_reg9 ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|clock                  ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|clock                  ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|counter[4]             ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|counter[4]             ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|counter[5]             ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|counter[5]             ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock         ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock         ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|ClockRXD      ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|ClockRXD      ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[0] ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[1] ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[2] ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[3] ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[4] ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|SerialToString:u_serialToString|serial:u|counterRXD[5] ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|clock                                                  ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|clock                                                  ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[0]                                        ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[0]                                        ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[10]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[10]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[11]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[11]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[12]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[12]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[13]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[13]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[14]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[14]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[15]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[15]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[16]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[16]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[17]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[17]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[18]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[18]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[19]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[19]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[1]                                        ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[1]                                        ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[20]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[20]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[21]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[21]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[22]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[22]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[23]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[23]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[24]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[24]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[25]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[25]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[26]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[26]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[27]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[27]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[28]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[28]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[29]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[29]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[2]                                        ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[2]                                        ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[30]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[30]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[31]                                       ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[31]                                       ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[3]                                        ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[3]                                        ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[4]                                        ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[4]                                        ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[5]                                        ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[5]                                        ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[6]                                        ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[6]                                        ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[7]                                        ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[7]                                        ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[8]                                        ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[8]                                        ;
; 44.500 ; 45.500       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:u_controller|counterClock[9]                                        ;
; 44.500 ; 45.500       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:u_controller|counterClock[9]                                        ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ClockK_FPGAE|combout                                                           ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockK_FPGAE|combout                                                           ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ClockK_FPGAE~clkctrl|inclk[0]                                                  ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockK_FPGAE~clkctrl|inclk[0]                                                  ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ClockK_FPGAE~clkctrl|outclk                                                    ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockK_FPGAE~clkctrl|outclk                                                    ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_controller|clock|clk                                                         ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_controller|clock|clk                                                         ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_controller|counterClock[0]|clk                                               ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_controller|counterClock[0]|clk                                               ;
; 45.500 ; 45.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u_controller|counterClock[10]|clk                                              ;
; 45.500 ; 45.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u_controller|counterClock[10]|clk                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; PS2Data   ; clk100     ; 2.172 ; 2.172 ; Rise       ; clk100                                 ;
; PS2clk    ; clk100     ; 2.089 ; 2.089 ; Rise       ; clk100                                 ;
; reset     ; clk100     ; 2.530 ; 2.530 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+------------+--------+--------+------------+----------------------------------------+
; PS2Data   ; clk100     ; -2.052 ; -2.052 ; Rise       ; clk100                                 ;
; PS2clk    ; clk100     ; -1.969 ; -1.969 ; Rise       ; clk100                                 ;
; reset     ; clk100     ; -1.731 ; -1.731 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; b[*]      ; clk100     ; 2.814 ; 2.814 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[0]     ; clk100     ; 2.773 ; 2.773 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[1]     ; clk100     ; 2.486 ; 2.486 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[2]     ; clk100     ; 2.814 ; 2.814 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; g[*]      ; clk100     ; 2.756 ; 2.756 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[0]     ; clk100     ; 2.392 ; 2.392 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[1]     ; clk100     ; 2.670 ; 2.670 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[2]     ; clk100     ; 2.756 ; 2.756 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; hs        ; clk100     ; 2.936 ; 2.936 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; r[*]      ; clk100     ; 3.052 ; 3.052 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[0]     ; clk100     ; 2.843 ; 2.843 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[1]     ; clk100     ; 2.914 ; 2.914 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[2]     ; clk100     ; 3.052 ; 3.052 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; vs        ; clk100     ; 2.866 ; 2.866 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; b[*]      ; clk100     ; 2.486 ; 2.486 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[0]     ; clk100     ; 2.773 ; 2.773 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[1]     ; clk100     ; 2.486 ; 2.486 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[2]     ; clk100     ; 2.814 ; 2.814 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; g[*]      ; clk100     ; 2.392 ; 2.392 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[0]     ; clk100     ; 2.392 ; 2.392 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[1]     ; clk100     ; 2.670 ; 2.670 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[2]     ; clk100     ; 2.756 ; 2.756 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; hs        ; clk100     ; 2.936 ; 2.936 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; r[*]      ; clk100     ; 2.843 ; 2.843 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[0]     ; clk100     ; 2.843 ; 2.843 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[1]     ; clk100     ; 2.914 ; 2.914 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[2]     ; clk100     ; 3.052 ; 3.052 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; vs        ; clk100     ; 2.866 ; 2.866 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-----------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                   ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; 3.798  ; 0.215 ; N/A      ; N/A     ; 3.758               ;
;  clk                                    ; 86.058 ; 0.215 ; N/A      ; N/A     ; 44.258              ;
;  clk100                                 ; 6.158  ; 0.215 ; N/A      ; N/A     ; 3.758               ;
;  u1|pll_clk|altpll_component|pll|clk[0] ; 3.798  ; 0.215 ; N/A      ; N/A     ; 17.223              ;
; Design-wide TNS                         ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                    ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk100                                 ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  u1|pll_clk|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; PS2Data   ; clk100     ; 5.432 ; 5.432 ; Rise       ; clk100                                 ;
; PS2clk    ; clk100     ; 5.107 ; 5.107 ; Rise       ; clk100                                 ;
; reset     ; clk100     ; 5.949 ; 5.949 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+------------+--------+--------+------------+----------------------------------------+
; PS2Data   ; clk100     ; -2.052 ; -2.052 ; Rise       ; clk100                                 ;
; PS2clk    ; clk100     ; -1.969 ; -1.969 ; Rise       ; clk100                                 ;
; reset     ; clk100     ; -1.731 ; -1.731 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; b[*]      ; clk100     ; 7.762 ; 7.762 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[0]     ; clk100     ; 7.727 ; 7.727 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[1]     ; clk100     ; 6.567 ; 6.567 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[2]     ; clk100     ; 7.762 ; 7.762 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; g[*]      ; clk100     ; 7.396 ; 7.396 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[0]     ; clk100     ; 6.082 ; 6.082 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[1]     ; clk100     ; 7.026 ; 7.026 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[2]     ; clk100     ; 7.396 ; 7.396 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; hs        ; clk100     ; 7.720 ; 7.720 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; r[*]      ; clk100     ; 8.494 ; 8.494 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[0]     ; clk100     ; 7.675 ; 7.675 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[1]     ; clk100     ; 7.887 ; 7.887 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[2]     ; clk100     ; 8.494 ; 8.494 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; vs        ; clk100     ; 7.814 ; 7.814 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+------------+-------+-------+------------+----------------------------------------+
; b[*]      ; clk100     ; 2.486 ; 2.486 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[0]     ; clk100     ; 2.773 ; 2.773 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[1]     ; clk100     ; 2.486 ; 2.486 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  b[2]     ; clk100     ; 2.814 ; 2.814 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; g[*]      ; clk100     ; 2.392 ; 2.392 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[0]     ; clk100     ; 2.392 ; 2.392 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[1]     ; clk100     ; 2.670 ; 2.670 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  g[2]     ; clk100     ; 2.756 ; 2.756 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; hs        ; clk100     ; 2.936 ; 2.936 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; r[*]      ; clk100     ; 2.843 ; 2.843 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[0]     ; clk100     ; 2.843 ; 2.843 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[1]     ; clk100     ; 2.914 ; 2.914 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
;  r[2]     ; clk100     ; 3.052 ; 3.052 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
; vs        ; clk100     ; 2.866 ; 2.866 ; Rise       ; u1|pll_clk|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; clk                                    ; clk                                    ; 702          ; 0        ; 0        ; 0        ;
; clk100                                 ; clk100                                 ; 108          ; 0        ; 0        ; 0        ;
; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; clk                                    ; clk                                    ; 702          ; 0        ; 0        ; 0        ;
; clk100                                 ; clk100                                 ; 108          ; 0        ; 0        ; 0        ;
; u1|pll_clk|altpll_component|pll|clk[0] ; u1|pll_clk|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 12    ; 12   ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 6600  ; 6600 ;
; Unconstrained Output Ports      ; 70    ; 70   ;
; Unconstrained Output Port Paths ; 240   ; 240  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Jun 10 02:46:05 2014
Info: Command: quartus_sta chat -c chat
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Info (332104): Reading SDC File: 'chat.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u1|pll_clk|altpll_component|pll|inclk[0]} -divide_by 4 -duty_cycle 50.00 -name {u1|pll_clk|altpll_component|pll|clk[0]} {u1|pll_clk|altpll_component|pll|clk[0]}
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|serial:u|rdo was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|serial:u|ClockRXD was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|Keyboard:u2|fok was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|clock was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga640480:u1|disp_code[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|input_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|er was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga640480:u1|vector_x[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|clock was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|wro was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|wrobuffer was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 3.798
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.798         0.000 u1|pll_clk|altpll_component|pll|clk[0] 
    Info (332119):     6.158         0.000 clk100 
    Info (332119):    86.058         0.000 clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
    Info (332119):     0.499         0.000 clk100 
    Info (332119):     0.499         0.000 u1|pll_clk|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.758         0.000 clk100 
    Info (332119):    17.223         0.000 u1|pll_clk|altpll_component|pll|clk[0] 
    Info (332119):    44.258         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|serial:u|rdo was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|serial:u|ClockRXD was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|Keyboard:u2|fok was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|clock was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga640480:u1|disp_code[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|input_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|er was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga640480:u1|vector_x[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|clock was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|serial:u|Clock was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|wro was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Controller:u_controller|SerialToString:u_serialToString|wrobuffer was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 8.640
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.640         0.000 clk100 
    Info (332119):    28.936         0.000 u1|pll_clk|altpll_component|pll|clk[0] 
    Info (332119):    89.065         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.215         0.000 clk100 
    Info (332119):     0.215         0.000 u1|pll_clk|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 clk100 
    Info (332119):    18.077         0.000 u1|pll_clk|altpll_component|pll|clk[0] 
    Info (332119):    44.500         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 25 warnings
    Info: Peak virtual memory: 596 megabytes
    Info: Processing ended: Tue Jun 10 02:46:09 2014
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


