
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/top_earlgrey/ip/pinmux/rtl/autogen/pinmux_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: module pinmux_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   8:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  10: </pre>
<pre style="margin:0; padding:0 ">  11:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  14:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output pinmux_reg_pkg::pinmux_reg2hw_t reg2hw, // Write</pre>
<pre style="margin:0; padding:0 ">  16: </pre>
<pre style="margin:0; padding:0 ">  17:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  19: );</pre>
<pre style="margin:0; padding:0 ">  20: </pre>
<pre style="margin:0; padding:0 ">  21:   import pinmux_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  22: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  23:   localparam AW = 6;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   localparam DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25:   localparam DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  26: </pre>
<pre style="margin:0; padding:0 ">  27:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  35: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  37: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  38:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  39: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  40:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  52: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  63:   );</pre>
<pre style="margin:0; padding:0 ">  64: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="margin:0; padding:0 ">  68:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  69:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  70:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  71:   logic regen_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   logic regen_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:   logic regen_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic [5:0] periph_insel0_in0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic [5:0] periph_insel0_in0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic periph_insel0_in0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic [5:0] periph_insel0_in1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic [5:0] periph_insel0_in1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic periph_insel0_in1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic [5:0] periph_insel0_in2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic [5:0] periph_insel0_in2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic periph_insel0_in2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic [5:0] periph_insel0_in3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic [5:0] periph_insel0_in3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic periph_insel0_in3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic [5:0] periph_insel0_in4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic [5:0] periph_insel0_in4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic periph_insel0_in4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic [5:0] periph_insel1_in5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic [5:0] periph_insel1_in5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic periph_insel1_in5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic [5:0] periph_insel1_in6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic [5:0] periph_insel1_in6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic periph_insel1_in6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic [5:0] periph_insel1_in7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic [5:0] periph_insel1_in7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic periph_insel1_in7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic [5:0] periph_insel1_in8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic [5:0] periph_insel1_in8_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic periph_insel1_in8_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   logic [5:0] periph_insel1_in9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   logic [5:0] periph_insel1_in9_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:   logic periph_insel1_in9_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:   logic [5:0] periph_insel2_in10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   logic [5:0] periph_insel2_in10_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   logic periph_insel2_in10_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:   logic [5:0] periph_insel2_in11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   logic [5:0] periph_insel2_in11_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   logic periph_insel2_in11_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:   logic [5:0] periph_insel2_in12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   logic [5:0] periph_insel2_in12_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:   logic periph_insel2_in12_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   logic [5:0] periph_insel2_in13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   logic [5:0] periph_insel2_in13_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:   logic periph_insel2_in13_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:   logic [5:0] periph_insel2_in14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:   logic [5:0] periph_insel2_in14_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   logic periph_insel2_in14_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:   logic [5:0] periph_insel3_in15_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:   logic [5:0] periph_insel3_in15_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   logic periph_insel3_in15_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:   logic [5:0] periph_insel3_in16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   logic [5:0] periph_insel3_in16_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:   logic periph_insel3_in16_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:   logic [5:0] periph_insel3_in17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic [5:0] periph_insel3_in17_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   logic periph_insel3_in17_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:   logic [5:0] periph_insel3_in18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   logic [5:0] periph_insel3_in18_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   logic periph_insel3_in18_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:   logic [5:0] periph_insel3_in19_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:   logic [5:0] periph_insel3_in19_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:   logic periph_insel3_in19_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:   logic [5:0] periph_insel4_in20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:   logic [5:0] periph_insel4_in20_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:   logic periph_insel4_in20_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:   logic [5:0] periph_insel4_in21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:   logic [5:0] periph_insel4_in21_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:   logic periph_insel4_in21_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:   logic [5:0] periph_insel4_in22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:   logic [5:0] periph_insel4_in22_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:   logic periph_insel4_in22_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:   logic [5:0] periph_insel4_in23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:   logic [5:0] periph_insel4_in23_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:   logic periph_insel4_in23_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:   logic [5:0] periph_insel4_in24_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:   logic [5:0] periph_insel4_in24_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:   logic periph_insel4_in24_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:   logic [5:0] periph_insel5_in25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:   logic [5:0] periph_insel5_in25_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:   logic periph_insel5_in25_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:   logic [5:0] periph_insel5_in26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:   logic [5:0] periph_insel5_in26_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:   logic periph_insel5_in26_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:   logic [5:0] periph_insel5_in27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:   logic [5:0] periph_insel5_in27_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:   logic periph_insel5_in27_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:   logic [5:0] periph_insel5_in28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:   logic [5:0] periph_insel5_in28_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:   logic periph_insel5_in28_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:   logic [5:0] periph_insel5_in29_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:   logic [5:0] periph_insel5_in29_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:   logic periph_insel5_in29_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:   logic [5:0] periph_insel6_in30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:   logic [5:0] periph_insel6_in30_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:   logic periph_insel6_in30_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:   logic [5:0] periph_insel6_in31_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:   logic [5:0] periph_insel6_in31_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:   logic periph_insel6_in31_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:   logic [5:0] mio_outsel0_out0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:   logic [5:0] mio_outsel0_out0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:   logic mio_outsel0_out0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:   logic [5:0] mio_outsel0_out1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:   logic [5:0] mio_outsel0_out1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:   logic mio_outsel0_out1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:   logic [5:0] mio_outsel0_out2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:   logic [5:0] mio_outsel0_out2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:   logic mio_outsel0_out2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:   logic [5:0] mio_outsel0_out3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:   logic [5:0] mio_outsel0_out3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:   logic mio_outsel0_out3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:   logic [5:0] mio_outsel0_out4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:   logic [5:0] mio_outsel0_out4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:   logic mio_outsel0_out4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 185:   logic [5:0] mio_outsel1_out5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:   logic [5:0] mio_outsel1_out5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:   logic mio_outsel1_out5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:   logic [5:0] mio_outsel1_out6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:   logic [5:0] mio_outsel1_out6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:   logic mio_outsel1_out6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:   logic [5:0] mio_outsel1_out7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:   logic [5:0] mio_outsel1_out7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:   logic mio_outsel1_out7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:   logic [5:0] mio_outsel1_out8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:   logic [5:0] mio_outsel1_out8_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:   logic mio_outsel1_out8_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:   logic [5:0] mio_outsel1_out9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:   logic [5:0] mio_outsel1_out9_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:   logic mio_outsel1_out9_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:   logic [5:0] mio_outsel2_out10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:   logic [5:0] mio_outsel2_out10_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:   logic mio_outsel2_out10_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:   logic [5:0] mio_outsel2_out11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:   logic [5:0] mio_outsel2_out11_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:   logic mio_outsel2_out11_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:   logic [5:0] mio_outsel2_out12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:   logic [5:0] mio_outsel2_out12_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:   logic mio_outsel2_out12_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:   logic [5:0] mio_outsel2_out13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:   logic [5:0] mio_outsel2_out13_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:   logic mio_outsel2_out13_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:   logic [5:0] mio_outsel2_out14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:   logic [5:0] mio_outsel2_out14_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:   logic mio_outsel2_out14_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:   logic [5:0] mio_outsel3_out15_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:   logic [5:0] mio_outsel3_out15_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:   logic mio_outsel3_out15_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   logic [5:0] mio_outsel3_out16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   logic [5:0] mio_outsel3_out16_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:   logic mio_outsel3_out16_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:   logic [5:0] mio_outsel3_out17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:   logic [5:0] mio_outsel3_out17_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:   logic mio_outsel3_out17_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:   logic [5:0] mio_outsel3_out18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:   logic [5:0] mio_outsel3_out18_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:   logic mio_outsel3_out18_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 227:   logic [5:0] mio_outsel3_out19_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:   logic [5:0] mio_outsel3_out19_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:   logic mio_outsel3_out19_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:   logic [5:0] mio_outsel4_out20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:   logic [5:0] mio_outsel4_out20_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:   logic mio_outsel4_out20_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:   logic [5:0] mio_outsel4_out21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:   logic [5:0] mio_outsel4_out21_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:   logic mio_outsel4_out21_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:   logic [5:0] mio_outsel4_out22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:   logic [5:0] mio_outsel4_out22_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:   logic mio_outsel4_out22_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:   logic [5:0] mio_outsel4_out23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:   logic [5:0] mio_outsel4_out23_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:   logic mio_outsel4_out23_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:   logic [5:0] mio_outsel4_out24_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:   logic [5:0] mio_outsel4_out24_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:   logic mio_outsel4_out24_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:   logic [5:0] mio_outsel5_out25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:   logic [5:0] mio_outsel5_out25_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:   logic mio_outsel5_out25_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:   logic [5:0] mio_outsel5_out26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:   logic [5:0] mio_outsel5_out26_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:   logic mio_outsel5_out26_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:   logic [5:0] mio_outsel5_out27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:   logic [5:0] mio_outsel5_out27_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:   logic mio_outsel5_out27_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:   logic [5:0] mio_outsel5_out28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:   logic [5:0] mio_outsel5_out28_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:   logic mio_outsel5_out28_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:   logic [5:0] mio_outsel5_out29_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:   logic [5:0] mio_outsel5_out29_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:   logic mio_outsel5_out29_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:   logic [5:0] mio_outsel6_out30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:   logic [5:0] mio_outsel6_out30_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:   logic mio_outsel6_out30_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:   logic [5:0] mio_outsel6_out31_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:   logic [5:0] mio_outsel6_out31_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:   logic mio_outsel6_out31_we;</pre>
<pre style="margin:0; padding:0 "> 266: </pre>
<pre style="margin:0; padding:0 "> 267:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 268:   // R[regen]: V(False)</pre>
<pre style="margin:0; padding:0 "> 269: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .SWACCESS("W0C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:   ) u_regen (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 277: </pre>
<pre style="margin:0; padding:0 "> 278:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 279:     .we     (regen_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 280:     .wd     (regen_wd),</pre>
<pre style="margin:0; padding:0 "> 281: </pre>
<pre style="margin:0; padding:0 "> 282:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 285: </pre>
<pre style="margin:0; padding:0 "> 286:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 289: </pre>
<pre style="margin:0; padding:0 "> 290:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 291:     .qs     (regen_qs)</pre>
<pre style="margin:0; padding:0 "> 292:   );</pre>
<pre style="margin:0; padding:0 "> 293: </pre>
<pre style="margin:0; padding:0 "> 294: </pre>
<pre style="margin:0; padding:0 "> 295: </pre>
<pre style="margin:0; padding:0 "> 296:   // Subregister 0 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 "> 297:   // R[periph_insel0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 298: </pre>
<pre style="margin:0; padding:0 "> 299:   // F[in0]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:   ) u_periph_insel0_in0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 307: </pre>
<pre style="margin:0; padding:0 "> 308:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 309:     .we     (periph_insel0_in0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 310:     .wd     (periph_insel0_in0_wd),</pre>
<pre style="margin:0; padding:0 "> 311: </pre>
<pre style="margin:0; padding:0 "> 312:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 313:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 315: </pre>
<pre style="margin:0; padding:0 "> 316:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 317:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:     .q      (reg2hw.periph_insel[0].q ),</pre>
<pre style="margin:0; padding:0 "> 319: </pre>
<pre style="margin:0; padding:0 "> 320:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:     .qs     (periph_insel0_in0_qs)</pre>
<pre style="margin:0; padding:0 "> 322:   );</pre>
<pre style="margin:0; padding:0 "> 323: </pre>
<pre style="margin:0; padding:0 "> 324: </pre>
<pre style="margin:0; padding:0 "> 325:   // F[in1]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 326:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 327:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 328:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:   ) u_periph_insel0_in1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 333: </pre>
<pre style="margin:0; padding:0 "> 334:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 335:     .we     (periph_insel0_in1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:     .wd     (periph_insel0_in1_wd),</pre>
<pre style="margin:0; padding:0 "> 337: </pre>
<pre style="margin:0; padding:0 "> 338:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 340:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 341: </pre>
<pre style="margin:0; padding:0 "> 342:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 343:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 344:     .q      (reg2hw.periph_insel[1].q ),</pre>
<pre style="margin:0; padding:0 "> 345: </pre>
<pre style="margin:0; padding:0 "> 346:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:     .qs     (periph_insel0_in1_qs)</pre>
<pre style="margin:0; padding:0 "> 348:   );</pre>
<pre style="margin:0; padding:0 "> 349: </pre>
<pre style="margin:0; padding:0 "> 350: </pre>
<pre style="margin:0; padding:0 "> 351:   // F[in2]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 352:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 355:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:   ) u_periph_insel0_in2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 357:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 358:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 359: </pre>
<pre style="margin:0; padding:0 "> 360:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 361:     .we     (periph_insel0_in2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 362:     .wd     (periph_insel0_in2_wd),</pre>
<pre style="margin:0; padding:0 "> 363: </pre>
<pre style="margin:0; padding:0 "> 364:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 365:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 367: </pre>
<pre style="margin:0; padding:0 "> 368:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 369:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 370:     .q      (reg2hw.periph_insel[2].q ),</pre>
<pre style="margin:0; padding:0 "> 371: </pre>
<pre style="margin:0; padding:0 "> 372:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 373:     .qs     (periph_insel0_in2_qs)</pre>
<pre style="margin:0; padding:0 "> 374:   );</pre>
<pre style="margin:0; padding:0 "> 375: </pre>
<pre style="margin:0; padding:0 "> 376: </pre>
<pre style="margin:0; padding:0 "> 377:   // F[in3]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:   ) u_periph_insel0_in3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 385: </pre>
<pre style="margin:0; padding:0 "> 386:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:     .we     (periph_insel0_in3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 388:     .wd     (periph_insel0_in3_wd),</pre>
<pre style="margin:0; padding:0 "> 389: </pre>
<pre style="margin:0; padding:0 "> 390:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 391:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 393: </pre>
<pre style="margin:0; padding:0 "> 394:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 396:     .q      (reg2hw.periph_insel[3].q ),</pre>
<pre style="margin:0; padding:0 "> 397: </pre>
<pre style="margin:0; padding:0 "> 398:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:     .qs     (periph_insel0_in3_qs)</pre>
<pre style="margin:0; padding:0 "> 400:   );</pre>
<pre style="margin:0; padding:0 "> 401: </pre>
<pre style="margin:0; padding:0 "> 402: </pre>
<pre style="margin:0; padding:0 "> 403:   // F[in4]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 404:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 405:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 407:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:   ) u_periph_insel0_in4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 410:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 411: </pre>
<pre style="margin:0; padding:0 "> 412:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 413:     .we     (periph_insel0_in4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:     .wd     (periph_insel0_in4_wd),</pre>
<pre style="margin:0; padding:0 "> 415: </pre>
<pre style="margin:0; padding:0 "> 416:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 417:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 418:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 419: </pre>
<pre style="margin:0; padding:0 "> 420:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 422:     .q      (reg2hw.periph_insel[4].q ),</pre>
<pre style="margin:0; padding:0 "> 423: </pre>
<pre style="margin:0; padding:0 "> 424:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:     .qs     (periph_insel0_in4_qs)</pre>
<pre style="margin:0; padding:0 "> 426:   );</pre>
<pre style="margin:0; padding:0 "> 427: </pre>
<pre style="margin:0; padding:0 "> 428: </pre>
<pre style="margin:0; padding:0 "> 429:   // Subregister 5 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 "> 430:   // R[periph_insel1]: V(False)</pre>
<pre style="margin:0; padding:0 "> 431: </pre>
<pre style="margin:0; padding:0 "> 432:   // F[in5]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 433:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 434:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 435:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 436:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 437:   ) u_periph_insel1_in5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 438:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 440: </pre>
<pre style="margin:0; padding:0 "> 441:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:     .we     (periph_insel1_in5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:     .wd     (periph_insel1_in5_wd),</pre>
<pre style="margin:0; padding:0 "> 444: </pre>
<pre style="margin:0; padding:0 "> 445:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 446:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 447:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 448: </pre>
<pre style="margin:0; padding:0 "> 449:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 450:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:     .q      (reg2hw.periph_insel[5].q ),</pre>
<pre style="margin:0; padding:0 "> 452: </pre>
<pre style="margin:0; padding:0 "> 453:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:     .qs     (periph_insel1_in5_qs)</pre>
<pre style="margin:0; padding:0 "> 455:   );</pre>
<pre style="margin:0; padding:0 "> 456: </pre>
<pre style="margin:0; padding:0 "> 457: </pre>
<pre style="margin:0; padding:0 "> 458:   // F[in6]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 459:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 460:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 461:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 462:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 463:   ) u_periph_insel1_in6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 464:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 465:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 466: </pre>
<pre style="margin:0; padding:0 "> 467:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 468:     .we     (periph_insel1_in6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 469:     .wd     (periph_insel1_in6_wd),</pre>
<pre style="margin:0; padding:0 "> 470: </pre>
<pre style="margin:0; padding:0 "> 471:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 472:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 473:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 474: </pre>
<pre style="margin:0; padding:0 "> 475:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 476:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 477:     .q      (reg2hw.periph_insel[6].q ),</pre>
<pre style="margin:0; padding:0 "> 478: </pre>
<pre style="margin:0; padding:0 "> 479:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 480:     .qs     (periph_insel1_in6_qs)</pre>
<pre style="margin:0; padding:0 "> 481:   );</pre>
<pre style="margin:0; padding:0 "> 482: </pre>
<pre style="margin:0; padding:0 "> 483: </pre>
<pre style="margin:0; padding:0 "> 484:   // F[in7]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 485:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 486:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 487:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 488:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 489:   ) u_periph_insel1_in7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 490:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 491:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 492: </pre>
<pre style="margin:0; padding:0 "> 493:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 494:     .we     (periph_insel1_in7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 495:     .wd     (periph_insel1_in7_wd),</pre>
<pre style="margin:0; padding:0 "> 496: </pre>
<pre style="margin:0; padding:0 "> 497:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 498:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 499:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 500: </pre>
<pre style="margin:0; padding:0 "> 501:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 502:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 503:     .q      (reg2hw.periph_insel[7].q ),</pre>
<pre style="margin:0; padding:0 "> 504: </pre>
<pre style="margin:0; padding:0 "> 505:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 506:     .qs     (periph_insel1_in7_qs)</pre>
<pre style="margin:0; padding:0 "> 507:   );</pre>
<pre style="margin:0; padding:0 "> 508: </pre>
<pre style="margin:0; padding:0 "> 509: </pre>
<pre style="margin:0; padding:0 "> 510:   // F[in8]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 511:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 512:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 513:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 514:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 515:   ) u_periph_insel1_in8 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 516:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 517:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 518: </pre>
<pre style="margin:0; padding:0 "> 519:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 520:     .we     (periph_insel1_in8_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 521:     .wd     (periph_insel1_in8_wd),</pre>
<pre style="margin:0; padding:0 "> 522: </pre>
<pre style="margin:0; padding:0 "> 523:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 524:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 525:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 526: </pre>
<pre style="margin:0; padding:0 "> 527:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 528:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 529:     .q      (reg2hw.periph_insel[8].q ),</pre>
<pre style="margin:0; padding:0 "> 530: </pre>
<pre style="margin:0; padding:0 "> 531:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 532:     .qs     (periph_insel1_in8_qs)</pre>
<pre style="margin:0; padding:0 "> 533:   );</pre>
<pre style="margin:0; padding:0 "> 534: </pre>
<pre style="margin:0; padding:0 "> 535: </pre>
<pre style="margin:0; padding:0 "> 536:   // F[in9]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 537:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 538:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 539:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 540:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 541:   ) u_periph_insel1_in9 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 542:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 543:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 544: </pre>
<pre style="margin:0; padding:0 "> 545:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 546:     .we     (periph_insel1_in9_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 547:     .wd     (periph_insel1_in9_wd),</pre>
<pre style="margin:0; padding:0 "> 548: </pre>
<pre style="margin:0; padding:0 "> 549:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 550:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 551:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 552: </pre>
<pre style="margin:0; padding:0 "> 553:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 554:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 555:     .q      (reg2hw.periph_insel[9].q ),</pre>
<pre style="margin:0; padding:0 "> 556: </pre>
<pre style="margin:0; padding:0 "> 557:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 558:     .qs     (periph_insel1_in9_qs)</pre>
<pre style="margin:0; padding:0 "> 559:   );</pre>
<pre style="margin:0; padding:0 "> 560: </pre>
<pre style="margin:0; padding:0 "> 561: </pre>
<pre style="margin:0; padding:0 "> 562:   // Subregister 10 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 "> 563:   // R[periph_insel2]: V(False)</pre>
<pre style="margin:0; padding:0 "> 564: </pre>
<pre style="margin:0; padding:0 "> 565:   // F[in10]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 566:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 567:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 568:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 569:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 570:   ) u_periph_insel2_in10 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 571:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 572:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 573: </pre>
<pre style="margin:0; padding:0 "> 574:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 575:     .we     (periph_insel2_in10_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 576:     .wd     (periph_insel2_in10_wd),</pre>
<pre style="margin:0; padding:0 "> 577: </pre>
<pre style="margin:0; padding:0 "> 578:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 579:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 580:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 581: </pre>
<pre style="margin:0; padding:0 "> 582:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 583:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 584:     .q      (reg2hw.periph_insel[10].q ),</pre>
<pre style="margin:0; padding:0 "> 585: </pre>
<pre style="margin:0; padding:0 "> 586:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 587:     .qs     (periph_insel2_in10_qs)</pre>
<pre style="margin:0; padding:0 "> 588:   );</pre>
<pre style="margin:0; padding:0 "> 589: </pre>
<pre style="margin:0; padding:0 "> 590: </pre>
<pre style="margin:0; padding:0 "> 591:   // F[in11]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 592:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 593:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 594:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 595:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 596:   ) u_periph_insel2_in11 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 597:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 598:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 599: </pre>
<pre style="margin:0; padding:0 "> 600:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 601:     .we     (periph_insel2_in11_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 602:     .wd     (periph_insel2_in11_wd),</pre>
<pre style="margin:0; padding:0 "> 603: </pre>
<pre style="margin:0; padding:0 "> 604:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 605:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 606:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 607: </pre>
<pre style="margin:0; padding:0 "> 608:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 609:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 610:     .q      (reg2hw.periph_insel[11].q ),</pre>
<pre style="margin:0; padding:0 "> 611: </pre>
<pre style="margin:0; padding:0 "> 612:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 613:     .qs     (periph_insel2_in11_qs)</pre>
<pre style="margin:0; padding:0 "> 614:   );</pre>
<pre style="margin:0; padding:0 "> 615: </pre>
<pre style="margin:0; padding:0 "> 616: </pre>
<pre style="margin:0; padding:0 "> 617:   // F[in12]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 618:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 619:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 620:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 621:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 622:   ) u_periph_insel2_in12 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 623:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 624:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 625: </pre>
<pre style="margin:0; padding:0 "> 626:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 627:     .we     (periph_insel2_in12_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 628:     .wd     (periph_insel2_in12_wd),</pre>
<pre style="margin:0; padding:0 "> 629: </pre>
<pre style="margin:0; padding:0 "> 630:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 631:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 632:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 633: </pre>
<pre style="margin:0; padding:0 "> 634:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 635:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 636:     .q      (reg2hw.periph_insel[12].q ),</pre>
<pre style="margin:0; padding:0 "> 637: </pre>
<pre style="margin:0; padding:0 "> 638:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 639:     .qs     (periph_insel2_in12_qs)</pre>
<pre style="margin:0; padding:0 "> 640:   );</pre>
<pre style="margin:0; padding:0 "> 641: </pre>
<pre style="margin:0; padding:0 "> 642: </pre>
<pre style="margin:0; padding:0 "> 643:   // F[in13]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 644:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 645:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 646:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 647:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 648:   ) u_periph_insel2_in13 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 649:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 650:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 651: </pre>
<pre style="margin:0; padding:0 "> 652:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 653:     .we     (periph_insel2_in13_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 654:     .wd     (periph_insel2_in13_wd),</pre>
<pre style="margin:0; padding:0 "> 655: </pre>
<pre style="margin:0; padding:0 "> 656:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 657:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 658:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 659: </pre>
<pre style="margin:0; padding:0 "> 660:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 661:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 662:     .q      (reg2hw.periph_insel[13].q ),</pre>
<pre style="margin:0; padding:0 "> 663: </pre>
<pre style="margin:0; padding:0 "> 664:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 665:     .qs     (periph_insel2_in13_qs)</pre>
<pre style="margin:0; padding:0 "> 666:   );</pre>
<pre style="margin:0; padding:0 "> 667: </pre>
<pre style="margin:0; padding:0 "> 668: </pre>
<pre style="margin:0; padding:0 "> 669:   // F[in14]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 670:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 671:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 672:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 673:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 674:   ) u_periph_insel2_in14 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 675:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 676:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 677: </pre>
<pre style="margin:0; padding:0 "> 678:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 679:     .we     (periph_insel2_in14_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 680:     .wd     (periph_insel2_in14_wd),</pre>
<pre style="margin:0; padding:0 "> 681: </pre>
<pre style="margin:0; padding:0 "> 682:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 683:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 684:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 685: </pre>
<pre style="margin:0; padding:0 "> 686:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 687:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 688:     .q      (reg2hw.periph_insel[14].q ),</pre>
<pre style="margin:0; padding:0 "> 689: </pre>
<pre style="margin:0; padding:0 "> 690:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 691:     .qs     (periph_insel2_in14_qs)</pre>
<pre style="margin:0; padding:0 "> 692:   );</pre>
<pre style="margin:0; padding:0 "> 693: </pre>
<pre style="margin:0; padding:0 "> 694: </pre>
<pre style="margin:0; padding:0 "> 695:   // Subregister 15 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 "> 696:   // R[periph_insel3]: V(False)</pre>
<pre style="margin:0; padding:0 "> 697: </pre>
<pre style="margin:0; padding:0 "> 698:   // F[in15]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 699:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 700:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 701:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 702:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 703:   ) u_periph_insel3_in15 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 704:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 705:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 706: </pre>
<pre style="margin:0; padding:0 "> 707:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 708:     .we     (periph_insel3_in15_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 709:     .wd     (periph_insel3_in15_wd),</pre>
<pre style="margin:0; padding:0 "> 710: </pre>
<pre style="margin:0; padding:0 "> 711:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 712:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 713:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 714: </pre>
<pre style="margin:0; padding:0 "> 715:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 716:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 717:     .q      (reg2hw.periph_insel[15].q ),</pre>
<pre style="margin:0; padding:0 "> 718: </pre>
<pre style="margin:0; padding:0 "> 719:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 720:     .qs     (periph_insel3_in15_qs)</pre>
<pre style="margin:0; padding:0 "> 721:   );</pre>
<pre style="margin:0; padding:0 "> 722: </pre>
<pre style="margin:0; padding:0 "> 723: </pre>
<pre style="margin:0; padding:0 "> 724:   // F[in16]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 725:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 726:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 727:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 728:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 729:   ) u_periph_insel3_in16 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 730:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 731:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 732: </pre>
<pre style="margin:0; padding:0 "> 733:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 734:     .we     (periph_insel3_in16_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 735:     .wd     (periph_insel3_in16_wd),</pre>
<pre style="margin:0; padding:0 "> 736: </pre>
<pre style="margin:0; padding:0 "> 737:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 738:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 739:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 740: </pre>
<pre style="margin:0; padding:0 "> 741:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 742:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 743:     .q      (reg2hw.periph_insel[16].q ),</pre>
<pre style="margin:0; padding:0 "> 744: </pre>
<pre style="margin:0; padding:0 "> 745:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 746:     .qs     (periph_insel3_in16_qs)</pre>
<pre style="margin:0; padding:0 "> 747:   );</pre>
<pre style="margin:0; padding:0 "> 748: </pre>
<pre style="margin:0; padding:0 "> 749: </pre>
<pre style="margin:0; padding:0 "> 750:   // F[in17]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 751:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 752:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 753:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 754:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 755:   ) u_periph_insel3_in17 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 756:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 757:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 758: </pre>
<pre style="margin:0; padding:0 "> 759:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 760:     .we     (periph_insel3_in17_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 761:     .wd     (periph_insel3_in17_wd),</pre>
<pre style="margin:0; padding:0 "> 762: </pre>
<pre style="margin:0; padding:0 "> 763:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 764:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 765:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 766: </pre>
<pre style="margin:0; padding:0 "> 767:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 768:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 769:     .q      (reg2hw.periph_insel[17].q ),</pre>
<pre style="margin:0; padding:0 "> 770: </pre>
<pre style="margin:0; padding:0 "> 771:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 772:     .qs     (periph_insel3_in17_qs)</pre>
<pre style="margin:0; padding:0 "> 773:   );</pre>
<pre style="margin:0; padding:0 "> 774: </pre>
<pre style="margin:0; padding:0 "> 775: </pre>
<pre style="margin:0; padding:0 "> 776:   // F[in18]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 777:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 778:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 779:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 780:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 781:   ) u_periph_insel3_in18 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 782:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 783:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 784: </pre>
<pre style="margin:0; padding:0 "> 785:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 786:     .we     (periph_insel3_in18_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 787:     .wd     (periph_insel3_in18_wd),</pre>
<pre style="margin:0; padding:0 "> 788: </pre>
<pre style="margin:0; padding:0 "> 789:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 790:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 791:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 792: </pre>
<pre style="margin:0; padding:0 "> 793:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 794:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 795:     .q      (reg2hw.periph_insel[18].q ),</pre>
<pre style="margin:0; padding:0 "> 796: </pre>
<pre style="margin:0; padding:0 "> 797:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 798:     .qs     (periph_insel3_in18_qs)</pre>
<pre style="margin:0; padding:0 "> 799:   );</pre>
<pre style="margin:0; padding:0 "> 800: </pre>
<pre style="margin:0; padding:0 "> 801: </pre>
<pre style="margin:0; padding:0 "> 802:   // F[in19]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 803:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 804:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 805:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 806:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 807:   ) u_periph_insel3_in19 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 808:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 809:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 810: </pre>
<pre style="margin:0; padding:0 "> 811:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 812:     .we     (periph_insel3_in19_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 813:     .wd     (periph_insel3_in19_wd),</pre>
<pre style="margin:0; padding:0 "> 814: </pre>
<pre style="margin:0; padding:0 "> 815:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 816:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 817:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 818: </pre>
<pre style="margin:0; padding:0 "> 819:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 820:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 821:     .q      (reg2hw.periph_insel[19].q ),</pre>
<pre style="margin:0; padding:0 "> 822: </pre>
<pre style="margin:0; padding:0 "> 823:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 824:     .qs     (periph_insel3_in19_qs)</pre>
<pre style="margin:0; padding:0 "> 825:   );</pre>
<pre style="margin:0; padding:0 "> 826: </pre>
<pre style="margin:0; padding:0 "> 827: </pre>
<pre style="margin:0; padding:0 "> 828:   // Subregister 20 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 "> 829:   // R[periph_insel4]: V(False)</pre>
<pre style="margin:0; padding:0 "> 830: </pre>
<pre style="margin:0; padding:0 "> 831:   // F[in20]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 832:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 833:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 834:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 835:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 836:   ) u_periph_insel4_in20 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 837:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 838:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 839: </pre>
<pre style="margin:0; padding:0 "> 840:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 841:     .we     (periph_insel4_in20_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 842:     .wd     (periph_insel4_in20_wd),</pre>
<pre style="margin:0; padding:0 "> 843: </pre>
<pre style="margin:0; padding:0 "> 844:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 845:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 846:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 847: </pre>
<pre style="margin:0; padding:0 "> 848:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 849:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 850:     .q      (reg2hw.periph_insel[20].q ),</pre>
<pre style="margin:0; padding:0 "> 851: </pre>
<pre style="margin:0; padding:0 "> 852:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 853:     .qs     (periph_insel4_in20_qs)</pre>
<pre style="margin:0; padding:0 "> 854:   );</pre>
<pre style="margin:0; padding:0 "> 855: </pre>
<pre style="margin:0; padding:0 "> 856: </pre>
<pre style="margin:0; padding:0 "> 857:   // F[in21]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 858:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 859:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 860:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 861:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 862:   ) u_periph_insel4_in21 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 863:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 864:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 865: </pre>
<pre style="margin:0; padding:0 "> 866:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 867:     .we     (periph_insel4_in21_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 868:     .wd     (periph_insel4_in21_wd),</pre>
<pre style="margin:0; padding:0 "> 869: </pre>
<pre style="margin:0; padding:0 "> 870:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 871:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 872:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 873: </pre>
<pre style="margin:0; padding:0 "> 874:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 875:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 876:     .q      (reg2hw.periph_insel[21].q ),</pre>
<pre style="margin:0; padding:0 "> 877: </pre>
<pre style="margin:0; padding:0 "> 878:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 879:     .qs     (periph_insel4_in21_qs)</pre>
<pre style="margin:0; padding:0 "> 880:   );</pre>
<pre style="margin:0; padding:0 "> 881: </pre>
<pre style="margin:0; padding:0 "> 882: </pre>
<pre style="margin:0; padding:0 "> 883:   // F[in22]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 884:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 885:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 886:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 887:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 888:   ) u_periph_insel4_in22 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 889:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 890:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 891: </pre>
<pre style="margin:0; padding:0 "> 892:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 893:     .we     (periph_insel4_in22_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 894:     .wd     (periph_insel4_in22_wd),</pre>
<pre style="margin:0; padding:0 "> 895: </pre>
<pre style="margin:0; padding:0 "> 896:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 897:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 898:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 899: </pre>
<pre style="margin:0; padding:0 "> 900:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 901:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 902:     .q      (reg2hw.periph_insel[22].q ),</pre>
<pre style="margin:0; padding:0 "> 903: </pre>
<pre style="margin:0; padding:0 "> 904:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 905:     .qs     (periph_insel4_in22_qs)</pre>
<pre style="margin:0; padding:0 "> 906:   );</pre>
<pre style="margin:0; padding:0 "> 907: </pre>
<pre style="margin:0; padding:0 "> 908: </pre>
<pre style="margin:0; padding:0 "> 909:   // F[in23]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 910:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 911:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 912:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 913:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 914:   ) u_periph_insel4_in23 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 915:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 916:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 917: </pre>
<pre style="margin:0; padding:0 "> 918:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 919:     .we     (periph_insel4_in23_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 920:     .wd     (periph_insel4_in23_wd),</pre>
<pre style="margin:0; padding:0 "> 921: </pre>
<pre style="margin:0; padding:0 "> 922:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 923:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 924:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 925: </pre>
<pre style="margin:0; padding:0 "> 926:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 927:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 928:     .q      (reg2hw.periph_insel[23].q ),</pre>
<pre style="margin:0; padding:0 "> 929: </pre>
<pre style="margin:0; padding:0 "> 930:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 931:     .qs     (periph_insel4_in23_qs)</pre>
<pre style="margin:0; padding:0 "> 932:   );</pre>
<pre style="margin:0; padding:0 "> 933: </pre>
<pre style="margin:0; padding:0 "> 934: </pre>
<pre style="margin:0; padding:0 "> 935:   // F[in24]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 936:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 937:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 938:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 939:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 940:   ) u_periph_insel4_in24 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 941:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 942:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 943: </pre>
<pre style="margin:0; padding:0 "> 944:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 945:     .we     (periph_insel4_in24_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 946:     .wd     (periph_insel4_in24_wd),</pre>
<pre style="margin:0; padding:0 "> 947: </pre>
<pre style="margin:0; padding:0 "> 948:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 949:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 950:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 951: </pre>
<pre style="margin:0; padding:0 "> 952:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 953:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 954:     .q      (reg2hw.periph_insel[24].q ),</pre>
<pre style="margin:0; padding:0 "> 955: </pre>
<pre style="margin:0; padding:0 "> 956:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 957:     .qs     (periph_insel4_in24_qs)</pre>
<pre style="margin:0; padding:0 "> 958:   );</pre>
<pre style="margin:0; padding:0 "> 959: </pre>
<pre style="margin:0; padding:0 "> 960: </pre>
<pre style="margin:0; padding:0 "> 961:   // Subregister 25 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 "> 962:   // R[periph_insel5]: V(False)</pre>
<pre style="margin:0; padding:0 "> 963: </pre>
<pre style="margin:0; padding:0 "> 964:   // F[in25]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 965:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 966:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 967:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 968:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 969:   ) u_periph_insel5_in25 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 970:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 971:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 972: </pre>
<pre style="margin:0; padding:0 "> 973:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 974:     .we     (periph_insel5_in25_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 975:     .wd     (periph_insel5_in25_wd),</pre>
<pre style="margin:0; padding:0 "> 976: </pre>
<pre style="margin:0; padding:0 "> 977:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 978:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 979:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 980: </pre>
<pre style="margin:0; padding:0 "> 981:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 982:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 983:     .q      (reg2hw.periph_insel[25].q ),</pre>
<pre style="margin:0; padding:0 "> 984: </pre>
<pre style="margin:0; padding:0 "> 985:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 986:     .qs     (periph_insel5_in25_qs)</pre>
<pre style="margin:0; padding:0 "> 987:   );</pre>
<pre style="margin:0; padding:0 "> 988: </pre>
<pre style="margin:0; padding:0 "> 989: </pre>
<pre style="margin:0; padding:0 "> 990:   // F[in26]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 991:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 992:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 993:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 994:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 995:   ) u_periph_insel5_in26 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 996:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 997:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 998: </pre>
<pre style="margin:0; padding:0 "> 999:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1000:     .we     (periph_insel5_in26_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1001:     .wd     (periph_insel5_in26_wd),</pre>
<pre style="margin:0; padding:0 ">1002: </pre>
<pre style="margin:0; padding:0 ">1003:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1004:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1005:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1006: </pre>
<pre style="margin:0; padding:0 ">1007:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1008:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1009:     .q      (reg2hw.periph_insel[26].q ),</pre>
<pre style="margin:0; padding:0 ">1010: </pre>
<pre style="margin:0; padding:0 ">1011:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1012:     .qs     (periph_insel5_in26_qs)</pre>
<pre style="margin:0; padding:0 ">1013:   );</pre>
<pre style="margin:0; padding:0 ">1014: </pre>
<pre style="margin:0; padding:0 ">1015: </pre>
<pre style="margin:0; padding:0 ">1016:   // F[in27]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1017:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1018:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1019:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1020:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1021:   ) u_periph_insel5_in27 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1022:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1023:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1024: </pre>
<pre style="margin:0; padding:0 ">1025:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1026:     .we     (periph_insel5_in27_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1027:     .wd     (periph_insel5_in27_wd),</pre>
<pre style="margin:0; padding:0 ">1028: </pre>
<pre style="margin:0; padding:0 ">1029:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1030:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1031:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1032: </pre>
<pre style="margin:0; padding:0 ">1033:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1034:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1035:     .q      (reg2hw.periph_insel[27].q ),</pre>
<pre style="margin:0; padding:0 ">1036: </pre>
<pre style="margin:0; padding:0 ">1037:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1038:     .qs     (periph_insel5_in27_qs)</pre>
<pre style="margin:0; padding:0 ">1039:   );</pre>
<pre style="margin:0; padding:0 ">1040: </pre>
<pre style="margin:0; padding:0 ">1041: </pre>
<pre style="margin:0; padding:0 ">1042:   // F[in28]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1043:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1044:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1045:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1046:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1047:   ) u_periph_insel5_in28 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1048:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1049:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1050: </pre>
<pre style="margin:0; padding:0 ">1051:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1052:     .we     (periph_insel5_in28_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1053:     .wd     (periph_insel5_in28_wd),</pre>
<pre style="margin:0; padding:0 ">1054: </pre>
<pre style="margin:0; padding:0 ">1055:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1056:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1057:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1058: </pre>
<pre style="margin:0; padding:0 ">1059:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1060:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1061:     .q      (reg2hw.periph_insel[28].q ),</pre>
<pre style="margin:0; padding:0 ">1062: </pre>
<pre style="margin:0; padding:0 ">1063:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1064:     .qs     (periph_insel5_in28_qs)</pre>
<pre style="margin:0; padding:0 ">1065:   );</pre>
<pre style="margin:0; padding:0 ">1066: </pre>
<pre style="margin:0; padding:0 ">1067: </pre>
<pre style="margin:0; padding:0 ">1068:   // F[in29]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1069:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1070:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1071:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1072:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1073:   ) u_periph_insel5_in29 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1074:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1075:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1076: </pre>
<pre style="margin:0; padding:0 ">1077:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1078:     .we     (periph_insel5_in29_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1079:     .wd     (periph_insel5_in29_wd),</pre>
<pre style="margin:0; padding:0 ">1080: </pre>
<pre style="margin:0; padding:0 ">1081:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1082:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1083:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1084: </pre>
<pre style="margin:0; padding:0 ">1085:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1086:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1087:     .q      (reg2hw.periph_insel[29].q ),</pre>
<pre style="margin:0; padding:0 ">1088: </pre>
<pre style="margin:0; padding:0 ">1089:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1090:     .qs     (periph_insel5_in29_qs)</pre>
<pre style="margin:0; padding:0 ">1091:   );</pre>
<pre style="margin:0; padding:0 ">1092: </pre>
<pre style="margin:0; padding:0 ">1093: </pre>
<pre style="margin:0; padding:0 ">1094:   // Subregister 30 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 ">1095:   // R[periph_insel6]: V(False)</pre>
<pre style="margin:0; padding:0 ">1096: </pre>
<pre style="margin:0; padding:0 ">1097:   // F[in30]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1098:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1099:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1100:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1101:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1102:   ) u_periph_insel6_in30 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1103:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1104:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1105: </pre>
<pre style="margin:0; padding:0 ">1106:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1107:     .we     (periph_insel6_in30_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1108:     .wd     (periph_insel6_in30_wd),</pre>
<pre style="margin:0; padding:0 ">1109: </pre>
<pre style="margin:0; padding:0 ">1110:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1111:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1112:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1113: </pre>
<pre style="margin:0; padding:0 ">1114:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1115:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1116:     .q      (reg2hw.periph_insel[30].q ),</pre>
<pre style="margin:0; padding:0 ">1117: </pre>
<pre style="margin:0; padding:0 ">1118:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1119:     .qs     (periph_insel6_in30_qs)</pre>
<pre style="margin:0; padding:0 ">1120:   );</pre>
<pre style="margin:0; padding:0 ">1121: </pre>
<pre style="margin:0; padding:0 ">1122: </pre>
<pre style="margin:0; padding:0 ">1123:   // F[in31]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1124:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1125:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1126:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1127:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1128:   ) u_periph_insel6_in31 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1129:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1130:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1131: </pre>
<pre style="margin:0; padding:0 ">1132:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1133:     .we     (periph_insel6_in31_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1134:     .wd     (periph_insel6_in31_wd),</pre>
<pre style="margin:0; padding:0 ">1135: </pre>
<pre style="margin:0; padding:0 ">1136:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1137:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1138:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1139: </pre>
<pre style="margin:0; padding:0 ">1140:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1141:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1142:     .q      (reg2hw.periph_insel[31].q ),</pre>
<pre style="margin:0; padding:0 ">1143: </pre>
<pre style="margin:0; padding:0 ">1144:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1145:     .qs     (periph_insel6_in31_qs)</pre>
<pre style="margin:0; padding:0 ">1146:   );</pre>
<pre style="margin:0; padding:0 ">1147: </pre>
<pre style="margin:0; padding:0 ">1148: </pre>
<pre style="margin:0; padding:0 ">1149: </pre>
<pre style="margin:0; padding:0 ">1150: </pre>
<pre style="margin:0; padding:0 ">1151:   // Subregister 0 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">1152:   // R[mio_outsel0]: V(False)</pre>
<pre style="margin:0; padding:0 ">1153: </pre>
<pre style="margin:0; padding:0 ">1154:   // F[out0]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1155:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1156:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1157:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1158:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1159:   ) u_mio_outsel0_out0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1160:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1161:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1162: </pre>
<pre style="margin:0; padding:0 ">1163:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1164:     .we     (mio_outsel0_out0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1165:     .wd     (mio_outsel0_out0_wd),</pre>
<pre style="margin:0; padding:0 ">1166: </pre>
<pre style="margin:0; padding:0 ">1167:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1168:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1169:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1170: </pre>
<pre style="margin:0; padding:0 ">1171:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1172:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1173:     .q      (reg2hw.mio_outsel[0].q ),</pre>
<pre style="margin:0; padding:0 ">1174: </pre>
<pre style="margin:0; padding:0 ">1175:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1176:     .qs     (mio_outsel0_out0_qs)</pre>
<pre style="margin:0; padding:0 ">1177:   );</pre>
<pre style="margin:0; padding:0 ">1178: </pre>
<pre style="margin:0; padding:0 ">1179: </pre>
<pre style="margin:0; padding:0 ">1180:   // F[out1]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1181:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1182:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1183:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1184:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1185:   ) u_mio_outsel0_out1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1186:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1187:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1188: </pre>
<pre style="margin:0; padding:0 ">1189:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1190:     .we     (mio_outsel0_out1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1191:     .wd     (mio_outsel0_out1_wd),</pre>
<pre style="margin:0; padding:0 ">1192: </pre>
<pre style="margin:0; padding:0 ">1193:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1194:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1195:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1196: </pre>
<pre style="margin:0; padding:0 ">1197:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1198:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1199:     .q      (reg2hw.mio_outsel[1].q ),</pre>
<pre style="margin:0; padding:0 ">1200: </pre>
<pre style="margin:0; padding:0 ">1201:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1202:     .qs     (mio_outsel0_out1_qs)</pre>
<pre style="margin:0; padding:0 ">1203:   );</pre>
<pre style="margin:0; padding:0 ">1204: </pre>
<pre style="margin:0; padding:0 ">1205: </pre>
<pre style="margin:0; padding:0 ">1206:   // F[out2]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1207:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1208:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1209:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1210:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1211:   ) u_mio_outsel0_out2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1212:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1213:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1214: </pre>
<pre style="margin:0; padding:0 ">1215:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1216:     .we     (mio_outsel0_out2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1217:     .wd     (mio_outsel0_out2_wd),</pre>
<pre style="margin:0; padding:0 ">1218: </pre>
<pre style="margin:0; padding:0 ">1219:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1220:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1221:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1222: </pre>
<pre style="margin:0; padding:0 ">1223:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1224:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1225:     .q      (reg2hw.mio_outsel[2].q ),</pre>
<pre style="margin:0; padding:0 ">1226: </pre>
<pre style="margin:0; padding:0 ">1227:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1228:     .qs     (mio_outsel0_out2_qs)</pre>
<pre style="margin:0; padding:0 ">1229:   );</pre>
<pre style="margin:0; padding:0 ">1230: </pre>
<pre style="margin:0; padding:0 ">1231: </pre>
<pre style="margin:0; padding:0 ">1232:   // F[out3]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1233:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1234:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1235:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1236:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1237:   ) u_mio_outsel0_out3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1238:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1239:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1240: </pre>
<pre style="margin:0; padding:0 ">1241:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1242:     .we     (mio_outsel0_out3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1243:     .wd     (mio_outsel0_out3_wd),</pre>
<pre style="margin:0; padding:0 ">1244: </pre>
<pre style="margin:0; padding:0 ">1245:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1246:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1247:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1248: </pre>
<pre style="margin:0; padding:0 ">1249:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1250:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1251:     .q      (reg2hw.mio_outsel[3].q ),</pre>
<pre style="margin:0; padding:0 ">1252: </pre>
<pre style="margin:0; padding:0 ">1253:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1254:     .qs     (mio_outsel0_out3_qs)</pre>
<pre style="margin:0; padding:0 ">1255:   );</pre>
<pre style="margin:0; padding:0 ">1256: </pre>
<pre style="margin:0; padding:0 ">1257: </pre>
<pre style="margin:0; padding:0 ">1258:   // F[out4]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1259:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1260:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1261:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1262:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1263:   ) u_mio_outsel0_out4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1264:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1265:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1266: </pre>
<pre style="margin:0; padding:0 ">1267:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1268:     .we     (mio_outsel0_out4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1269:     .wd     (mio_outsel0_out4_wd),</pre>
<pre style="margin:0; padding:0 ">1270: </pre>
<pre style="margin:0; padding:0 ">1271:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1272:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1273:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1274: </pre>
<pre style="margin:0; padding:0 ">1275:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1276:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1277:     .q      (reg2hw.mio_outsel[4].q ),</pre>
<pre style="margin:0; padding:0 ">1278: </pre>
<pre style="margin:0; padding:0 ">1279:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1280:     .qs     (mio_outsel0_out4_qs)</pre>
<pre style="margin:0; padding:0 ">1281:   );</pre>
<pre style="margin:0; padding:0 ">1282: </pre>
<pre style="margin:0; padding:0 ">1283: </pre>
<pre style="margin:0; padding:0 ">1284:   // Subregister 5 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">1285:   // R[mio_outsel1]: V(False)</pre>
<pre style="margin:0; padding:0 ">1286: </pre>
<pre style="margin:0; padding:0 ">1287:   // F[out5]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1288:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1289:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1290:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1291:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1292:   ) u_mio_outsel1_out5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1293:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1294:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1295: </pre>
<pre style="margin:0; padding:0 ">1296:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1297:     .we     (mio_outsel1_out5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1298:     .wd     (mio_outsel1_out5_wd),</pre>
<pre style="margin:0; padding:0 ">1299: </pre>
<pre style="margin:0; padding:0 ">1300:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1301:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1302:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1303: </pre>
<pre style="margin:0; padding:0 ">1304:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1305:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1306:     .q      (reg2hw.mio_outsel[5].q ),</pre>
<pre style="margin:0; padding:0 ">1307: </pre>
<pre style="margin:0; padding:0 ">1308:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1309:     .qs     (mio_outsel1_out5_qs)</pre>
<pre style="margin:0; padding:0 ">1310:   );</pre>
<pre style="margin:0; padding:0 ">1311: </pre>
<pre style="margin:0; padding:0 ">1312: </pre>
<pre style="margin:0; padding:0 ">1313:   // F[out6]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1314:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1315:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1316:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1317:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1318:   ) u_mio_outsel1_out6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1319:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1320:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1321: </pre>
<pre style="margin:0; padding:0 ">1322:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1323:     .we     (mio_outsel1_out6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1324:     .wd     (mio_outsel1_out6_wd),</pre>
<pre style="margin:0; padding:0 ">1325: </pre>
<pre style="margin:0; padding:0 ">1326:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1327:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1328:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1329: </pre>
<pre style="margin:0; padding:0 ">1330:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1331:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1332:     .q      (reg2hw.mio_outsel[6].q ),</pre>
<pre style="margin:0; padding:0 ">1333: </pre>
<pre style="margin:0; padding:0 ">1334:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1335:     .qs     (mio_outsel1_out6_qs)</pre>
<pre style="margin:0; padding:0 ">1336:   );</pre>
<pre style="margin:0; padding:0 ">1337: </pre>
<pre style="margin:0; padding:0 ">1338: </pre>
<pre style="margin:0; padding:0 ">1339:   // F[out7]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1340:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1341:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1342:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1343:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1344:   ) u_mio_outsel1_out7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1345:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1346:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1347: </pre>
<pre style="margin:0; padding:0 ">1348:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1349:     .we     (mio_outsel1_out7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1350:     .wd     (mio_outsel1_out7_wd),</pre>
<pre style="margin:0; padding:0 ">1351: </pre>
<pre style="margin:0; padding:0 ">1352:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1353:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1354:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1355: </pre>
<pre style="margin:0; padding:0 ">1356:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1357:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1358:     .q      (reg2hw.mio_outsel[7].q ),</pre>
<pre style="margin:0; padding:0 ">1359: </pre>
<pre style="margin:0; padding:0 ">1360:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1361:     .qs     (mio_outsel1_out7_qs)</pre>
<pre style="margin:0; padding:0 ">1362:   );</pre>
<pre style="margin:0; padding:0 ">1363: </pre>
<pre style="margin:0; padding:0 ">1364: </pre>
<pre style="margin:0; padding:0 ">1365:   // F[out8]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1366:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1367:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1368:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1369:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1370:   ) u_mio_outsel1_out8 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1371:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1372:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1373: </pre>
<pre style="margin:0; padding:0 ">1374:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1375:     .we     (mio_outsel1_out8_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1376:     .wd     (mio_outsel1_out8_wd),</pre>
<pre style="margin:0; padding:0 ">1377: </pre>
<pre style="margin:0; padding:0 ">1378:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1379:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1380:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1381: </pre>
<pre style="margin:0; padding:0 ">1382:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1383:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1384:     .q      (reg2hw.mio_outsel[8].q ),</pre>
<pre style="margin:0; padding:0 ">1385: </pre>
<pre style="margin:0; padding:0 ">1386:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1387:     .qs     (mio_outsel1_out8_qs)</pre>
<pre style="margin:0; padding:0 ">1388:   );</pre>
<pre style="margin:0; padding:0 ">1389: </pre>
<pre style="margin:0; padding:0 ">1390: </pre>
<pre style="margin:0; padding:0 ">1391:   // F[out9]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1392:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1393:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1394:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1395:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1396:   ) u_mio_outsel1_out9 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1397:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1398:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1399: </pre>
<pre style="margin:0; padding:0 ">1400:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1401:     .we     (mio_outsel1_out9_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1402:     .wd     (mio_outsel1_out9_wd),</pre>
<pre style="margin:0; padding:0 ">1403: </pre>
<pre style="margin:0; padding:0 ">1404:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1405:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1406:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1407: </pre>
<pre style="margin:0; padding:0 ">1408:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1409:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1410:     .q      (reg2hw.mio_outsel[9].q ),</pre>
<pre style="margin:0; padding:0 ">1411: </pre>
<pre style="margin:0; padding:0 ">1412:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1413:     .qs     (mio_outsel1_out9_qs)</pre>
<pre style="margin:0; padding:0 ">1414:   );</pre>
<pre style="margin:0; padding:0 ">1415: </pre>
<pre style="margin:0; padding:0 ">1416: </pre>
<pre style="margin:0; padding:0 ">1417:   // Subregister 10 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">1418:   // R[mio_outsel2]: V(False)</pre>
<pre style="margin:0; padding:0 ">1419: </pre>
<pre style="margin:0; padding:0 ">1420:   // F[out10]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1421:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1422:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1423:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1424:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1425:   ) u_mio_outsel2_out10 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1426:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1427:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1428: </pre>
<pre style="margin:0; padding:0 ">1429:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1430:     .we     (mio_outsel2_out10_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1431:     .wd     (mio_outsel2_out10_wd),</pre>
<pre style="margin:0; padding:0 ">1432: </pre>
<pre style="margin:0; padding:0 ">1433:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1434:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1435:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1436: </pre>
<pre style="margin:0; padding:0 ">1437:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1438:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1439:     .q      (reg2hw.mio_outsel[10].q ),</pre>
<pre style="margin:0; padding:0 ">1440: </pre>
<pre style="margin:0; padding:0 ">1441:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1442:     .qs     (mio_outsel2_out10_qs)</pre>
<pre style="margin:0; padding:0 ">1443:   );</pre>
<pre style="margin:0; padding:0 ">1444: </pre>
<pre style="margin:0; padding:0 ">1445: </pre>
<pre style="margin:0; padding:0 ">1446:   // F[out11]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1447:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1448:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1449:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1450:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1451:   ) u_mio_outsel2_out11 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1452:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1453:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1454: </pre>
<pre style="margin:0; padding:0 ">1455:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1456:     .we     (mio_outsel2_out11_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1457:     .wd     (mio_outsel2_out11_wd),</pre>
<pre style="margin:0; padding:0 ">1458: </pre>
<pre style="margin:0; padding:0 ">1459:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1460:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1461:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1462: </pre>
<pre style="margin:0; padding:0 ">1463:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1464:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1465:     .q      (reg2hw.mio_outsel[11].q ),</pre>
<pre style="margin:0; padding:0 ">1466: </pre>
<pre style="margin:0; padding:0 ">1467:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1468:     .qs     (mio_outsel2_out11_qs)</pre>
<pre style="margin:0; padding:0 ">1469:   );</pre>
<pre style="margin:0; padding:0 ">1470: </pre>
<pre style="margin:0; padding:0 ">1471: </pre>
<pre style="margin:0; padding:0 ">1472:   // F[out12]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1473:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1474:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1475:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1476:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1477:   ) u_mio_outsel2_out12 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1478:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1479:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1480: </pre>
<pre style="margin:0; padding:0 ">1481:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1482:     .we     (mio_outsel2_out12_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1483:     .wd     (mio_outsel2_out12_wd),</pre>
<pre style="margin:0; padding:0 ">1484: </pre>
<pre style="margin:0; padding:0 ">1485:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1486:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1487:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1488: </pre>
<pre style="margin:0; padding:0 ">1489:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1490:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1491:     .q      (reg2hw.mio_outsel[12].q ),</pre>
<pre style="margin:0; padding:0 ">1492: </pre>
<pre style="margin:0; padding:0 ">1493:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1494:     .qs     (mio_outsel2_out12_qs)</pre>
<pre style="margin:0; padding:0 ">1495:   );</pre>
<pre style="margin:0; padding:0 ">1496: </pre>
<pre style="margin:0; padding:0 ">1497: </pre>
<pre style="margin:0; padding:0 ">1498:   // F[out13]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1499:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1500:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1501:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1502:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1503:   ) u_mio_outsel2_out13 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1504:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1505:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1506: </pre>
<pre style="margin:0; padding:0 ">1507:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1508:     .we     (mio_outsel2_out13_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1509:     .wd     (mio_outsel2_out13_wd),</pre>
<pre style="margin:0; padding:0 ">1510: </pre>
<pre style="margin:0; padding:0 ">1511:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1512:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1513:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1514: </pre>
<pre style="margin:0; padding:0 ">1515:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1516:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1517:     .q      (reg2hw.mio_outsel[13].q ),</pre>
<pre style="margin:0; padding:0 ">1518: </pre>
<pre style="margin:0; padding:0 ">1519:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1520:     .qs     (mio_outsel2_out13_qs)</pre>
<pre style="margin:0; padding:0 ">1521:   );</pre>
<pre style="margin:0; padding:0 ">1522: </pre>
<pre style="margin:0; padding:0 ">1523: </pre>
<pre style="margin:0; padding:0 ">1524:   // F[out14]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1525:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1526:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1527:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1528:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1529:   ) u_mio_outsel2_out14 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1530:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1531:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1532: </pre>
<pre style="margin:0; padding:0 ">1533:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1534:     .we     (mio_outsel2_out14_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1535:     .wd     (mio_outsel2_out14_wd),</pre>
<pre style="margin:0; padding:0 ">1536: </pre>
<pre style="margin:0; padding:0 ">1537:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1538:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1539:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1540: </pre>
<pre style="margin:0; padding:0 ">1541:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1542:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1543:     .q      (reg2hw.mio_outsel[14].q ),</pre>
<pre style="margin:0; padding:0 ">1544: </pre>
<pre style="margin:0; padding:0 ">1545:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1546:     .qs     (mio_outsel2_out14_qs)</pre>
<pre style="margin:0; padding:0 ">1547:   );</pre>
<pre style="margin:0; padding:0 ">1548: </pre>
<pre style="margin:0; padding:0 ">1549: </pre>
<pre style="margin:0; padding:0 ">1550:   // Subregister 15 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">1551:   // R[mio_outsel3]: V(False)</pre>
<pre style="margin:0; padding:0 ">1552: </pre>
<pre style="margin:0; padding:0 ">1553:   // F[out15]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1554:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1555:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1556:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1557:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1558:   ) u_mio_outsel3_out15 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1559:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1560:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1561: </pre>
<pre style="margin:0; padding:0 ">1562:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1563:     .we     (mio_outsel3_out15_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1564:     .wd     (mio_outsel3_out15_wd),</pre>
<pre style="margin:0; padding:0 ">1565: </pre>
<pre style="margin:0; padding:0 ">1566:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1567:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1568:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1569: </pre>
<pre style="margin:0; padding:0 ">1570:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1571:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1572:     .q      (reg2hw.mio_outsel[15].q ),</pre>
<pre style="margin:0; padding:0 ">1573: </pre>
<pre style="margin:0; padding:0 ">1574:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1575:     .qs     (mio_outsel3_out15_qs)</pre>
<pre style="margin:0; padding:0 ">1576:   );</pre>
<pre style="margin:0; padding:0 ">1577: </pre>
<pre style="margin:0; padding:0 ">1578: </pre>
<pre style="margin:0; padding:0 ">1579:   // F[out16]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1580:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1581:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1582:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1583:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1584:   ) u_mio_outsel3_out16 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1585:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1586:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1587: </pre>
<pre style="margin:0; padding:0 ">1588:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1589:     .we     (mio_outsel3_out16_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1590:     .wd     (mio_outsel3_out16_wd),</pre>
<pre style="margin:0; padding:0 ">1591: </pre>
<pre style="margin:0; padding:0 ">1592:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1593:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1594:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1595: </pre>
<pre style="margin:0; padding:0 ">1596:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1597:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1598:     .q      (reg2hw.mio_outsel[16].q ),</pre>
<pre style="margin:0; padding:0 ">1599: </pre>
<pre style="margin:0; padding:0 ">1600:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1601:     .qs     (mio_outsel3_out16_qs)</pre>
<pre style="margin:0; padding:0 ">1602:   );</pre>
<pre style="margin:0; padding:0 ">1603: </pre>
<pre style="margin:0; padding:0 ">1604: </pre>
<pre style="margin:0; padding:0 ">1605:   // F[out17]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1606:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1607:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1608:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1609:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1610:   ) u_mio_outsel3_out17 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1611:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1612:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1613: </pre>
<pre style="margin:0; padding:0 ">1614:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1615:     .we     (mio_outsel3_out17_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1616:     .wd     (mio_outsel3_out17_wd),</pre>
<pre style="margin:0; padding:0 ">1617: </pre>
<pre style="margin:0; padding:0 ">1618:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1619:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1620:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1621: </pre>
<pre style="margin:0; padding:0 ">1622:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1623:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1624:     .q      (reg2hw.mio_outsel[17].q ),</pre>
<pre style="margin:0; padding:0 ">1625: </pre>
<pre style="margin:0; padding:0 ">1626:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1627:     .qs     (mio_outsel3_out17_qs)</pre>
<pre style="margin:0; padding:0 ">1628:   );</pre>
<pre style="margin:0; padding:0 ">1629: </pre>
<pre style="margin:0; padding:0 ">1630: </pre>
<pre style="margin:0; padding:0 ">1631:   // F[out18]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1632:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1633:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1634:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1635:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1636:   ) u_mio_outsel3_out18 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1637:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1638:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1639: </pre>
<pre style="margin:0; padding:0 ">1640:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1641:     .we     (mio_outsel3_out18_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1642:     .wd     (mio_outsel3_out18_wd),</pre>
<pre style="margin:0; padding:0 ">1643: </pre>
<pre style="margin:0; padding:0 ">1644:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1645:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1646:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1647: </pre>
<pre style="margin:0; padding:0 ">1648:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1649:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1650:     .q      (reg2hw.mio_outsel[18].q ),</pre>
<pre style="margin:0; padding:0 ">1651: </pre>
<pre style="margin:0; padding:0 ">1652:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1653:     .qs     (mio_outsel3_out18_qs)</pre>
<pre style="margin:0; padding:0 ">1654:   );</pre>
<pre style="margin:0; padding:0 ">1655: </pre>
<pre style="margin:0; padding:0 ">1656: </pre>
<pre style="margin:0; padding:0 ">1657:   // F[out19]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1658:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1659:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1660:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1661:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1662:   ) u_mio_outsel3_out19 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1663:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1664:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1665: </pre>
<pre style="margin:0; padding:0 ">1666:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1667:     .we     (mio_outsel3_out19_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1668:     .wd     (mio_outsel3_out19_wd),</pre>
<pre style="margin:0; padding:0 ">1669: </pre>
<pre style="margin:0; padding:0 ">1670:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1671:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1672:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1673: </pre>
<pre style="margin:0; padding:0 ">1674:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1675:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1676:     .q      (reg2hw.mio_outsel[19].q ),</pre>
<pre style="margin:0; padding:0 ">1677: </pre>
<pre style="margin:0; padding:0 ">1678:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1679:     .qs     (mio_outsel3_out19_qs)</pre>
<pre style="margin:0; padding:0 ">1680:   );</pre>
<pre style="margin:0; padding:0 ">1681: </pre>
<pre style="margin:0; padding:0 ">1682: </pre>
<pre style="margin:0; padding:0 ">1683:   // Subregister 20 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">1684:   // R[mio_outsel4]: V(False)</pre>
<pre style="margin:0; padding:0 ">1685: </pre>
<pre style="margin:0; padding:0 ">1686:   // F[out20]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1687:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1688:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1689:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1690:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1691:   ) u_mio_outsel4_out20 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1692:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1693:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1694: </pre>
<pre style="margin:0; padding:0 ">1695:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1696:     .we     (mio_outsel4_out20_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1697:     .wd     (mio_outsel4_out20_wd),</pre>
<pre style="margin:0; padding:0 ">1698: </pre>
<pre style="margin:0; padding:0 ">1699:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1700:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1701:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1702: </pre>
<pre style="margin:0; padding:0 ">1703:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1704:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1705:     .q      (reg2hw.mio_outsel[20].q ),</pre>
<pre style="margin:0; padding:0 ">1706: </pre>
<pre style="margin:0; padding:0 ">1707:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1708:     .qs     (mio_outsel4_out20_qs)</pre>
<pre style="margin:0; padding:0 ">1709:   );</pre>
<pre style="margin:0; padding:0 ">1710: </pre>
<pre style="margin:0; padding:0 ">1711: </pre>
<pre style="margin:0; padding:0 ">1712:   // F[out21]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1713:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1714:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1715:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1716:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1717:   ) u_mio_outsel4_out21 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1718:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1719:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1720: </pre>
<pre style="margin:0; padding:0 ">1721:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1722:     .we     (mio_outsel4_out21_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1723:     .wd     (mio_outsel4_out21_wd),</pre>
<pre style="margin:0; padding:0 ">1724: </pre>
<pre style="margin:0; padding:0 ">1725:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1726:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1727:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1728: </pre>
<pre style="margin:0; padding:0 ">1729:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1730:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1731:     .q      (reg2hw.mio_outsel[21].q ),</pre>
<pre style="margin:0; padding:0 ">1732: </pre>
<pre style="margin:0; padding:0 ">1733:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1734:     .qs     (mio_outsel4_out21_qs)</pre>
<pre style="margin:0; padding:0 ">1735:   );</pre>
<pre style="margin:0; padding:0 ">1736: </pre>
<pre style="margin:0; padding:0 ">1737: </pre>
<pre style="margin:0; padding:0 ">1738:   // F[out22]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1739:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1740:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1741:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1742:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1743:   ) u_mio_outsel4_out22 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1744:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1745:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1746: </pre>
<pre style="margin:0; padding:0 ">1747:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1748:     .we     (mio_outsel4_out22_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1749:     .wd     (mio_outsel4_out22_wd),</pre>
<pre style="margin:0; padding:0 ">1750: </pre>
<pre style="margin:0; padding:0 ">1751:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1752:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1753:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1754: </pre>
<pre style="margin:0; padding:0 ">1755:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1756:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1757:     .q      (reg2hw.mio_outsel[22].q ),</pre>
<pre style="margin:0; padding:0 ">1758: </pre>
<pre style="margin:0; padding:0 ">1759:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1760:     .qs     (mio_outsel4_out22_qs)</pre>
<pre style="margin:0; padding:0 ">1761:   );</pre>
<pre style="margin:0; padding:0 ">1762: </pre>
<pre style="margin:0; padding:0 ">1763: </pre>
<pre style="margin:0; padding:0 ">1764:   // F[out23]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1765:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1766:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1767:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1768:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1769:   ) u_mio_outsel4_out23 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1770:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1771:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1772: </pre>
<pre style="margin:0; padding:0 ">1773:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1774:     .we     (mio_outsel4_out23_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1775:     .wd     (mio_outsel4_out23_wd),</pre>
<pre style="margin:0; padding:0 ">1776: </pre>
<pre style="margin:0; padding:0 ">1777:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1778:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1779:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1780: </pre>
<pre style="margin:0; padding:0 ">1781:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1782:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1783:     .q      (reg2hw.mio_outsel[23].q ),</pre>
<pre style="margin:0; padding:0 ">1784: </pre>
<pre style="margin:0; padding:0 ">1785:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1786:     .qs     (mio_outsel4_out23_qs)</pre>
<pre style="margin:0; padding:0 ">1787:   );</pre>
<pre style="margin:0; padding:0 ">1788: </pre>
<pre style="margin:0; padding:0 ">1789: </pre>
<pre style="margin:0; padding:0 ">1790:   // F[out24]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1791:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1792:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1793:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1794:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1795:   ) u_mio_outsel4_out24 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1796:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1797:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1798: </pre>
<pre style="margin:0; padding:0 ">1799:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1800:     .we     (mio_outsel4_out24_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1801:     .wd     (mio_outsel4_out24_wd),</pre>
<pre style="margin:0; padding:0 ">1802: </pre>
<pre style="margin:0; padding:0 ">1803:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1804:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1805:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1806: </pre>
<pre style="margin:0; padding:0 ">1807:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1808:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1809:     .q      (reg2hw.mio_outsel[24].q ),</pre>
<pre style="margin:0; padding:0 ">1810: </pre>
<pre style="margin:0; padding:0 ">1811:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1812:     .qs     (mio_outsel4_out24_qs)</pre>
<pre style="margin:0; padding:0 ">1813:   );</pre>
<pre style="margin:0; padding:0 ">1814: </pre>
<pre style="margin:0; padding:0 ">1815: </pre>
<pre style="margin:0; padding:0 ">1816:   // Subregister 25 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">1817:   // R[mio_outsel5]: V(False)</pre>
<pre style="margin:0; padding:0 ">1818: </pre>
<pre style="margin:0; padding:0 ">1819:   // F[out25]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1820:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1821:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1822:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1823:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1824:   ) u_mio_outsel5_out25 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1825:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1826:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1827: </pre>
<pre style="margin:0; padding:0 ">1828:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1829:     .we     (mio_outsel5_out25_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1830:     .wd     (mio_outsel5_out25_wd),</pre>
<pre style="margin:0; padding:0 ">1831: </pre>
<pre style="margin:0; padding:0 ">1832:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1833:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1834:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1835: </pre>
<pre style="margin:0; padding:0 ">1836:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1837:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1838:     .q      (reg2hw.mio_outsel[25].q ),</pre>
<pre style="margin:0; padding:0 ">1839: </pre>
<pre style="margin:0; padding:0 ">1840:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1841:     .qs     (mio_outsel5_out25_qs)</pre>
<pre style="margin:0; padding:0 ">1842:   );</pre>
<pre style="margin:0; padding:0 ">1843: </pre>
<pre style="margin:0; padding:0 ">1844: </pre>
<pre style="margin:0; padding:0 ">1845:   // F[out26]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1846:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1847:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1848:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1849:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1850:   ) u_mio_outsel5_out26 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1851:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1852:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1853: </pre>
<pre style="margin:0; padding:0 ">1854:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1855:     .we     (mio_outsel5_out26_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1856:     .wd     (mio_outsel5_out26_wd),</pre>
<pre style="margin:0; padding:0 ">1857: </pre>
<pre style="margin:0; padding:0 ">1858:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1859:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1860:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1861: </pre>
<pre style="margin:0; padding:0 ">1862:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1863:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1864:     .q      (reg2hw.mio_outsel[26].q ),</pre>
<pre style="margin:0; padding:0 ">1865: </pre>
<pre style="margin:0; padding:0 ">1866:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1867:     .qs     (mio_outsel5_out26_qs)</pre>
<pre style="margin:0; padding:0 ">1868:   );</pre>
<pre style="margin:0; padding:0 ">1869: </pre>
<pre style="margin:0; padding:0 ">1870: </pre>
<pre style="margin:0; padding:0 ">1871:   // F[out27]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1872:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1873:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1874:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1875:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1876:   ) u_mio_outsel5_out27 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1877:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1878:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1879: </pre>
<pre style="margin:0; padding:0 ">1880:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1881:     .we     (mio_outsel5_out27_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1882:     .wd     (mio_outsel5_out27_wd),</pre>
<pre style="margin:0; padding:0 ">1883: </pre>
<pre style="margin:0; padding:0 ">1884:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1885:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1886:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1887: </pre>
<pre style="margin:0; padding:0 ">1888:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1889:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1890:     .q      (reg2hw.mio_outsel[27].q ),</pre>
<pre style="margin:0; padding:0 ">1891: </pre>
<pre style="margin:0; padding:0 ">1892:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1893:     .qs     (mio_outsel5_out27_qs)</pre>
<pre style="margin:0; padding:0 ">1894:   );</pre>
<pre style="margin:0; padding:0 ">1895: </pre>
<pre style="margin:0; padding:0 ">1896: </pre>
<pre style="margin:0; padding:0 ">1897:   // F[out28]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1898:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1899:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1900:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1901:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1902:   ) u_mio_outsel5_out28 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1903:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1904:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1905: </pre>
<pre style="margin:0; padding:0 ">1906:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1907:     .we     (mio_outsel5_out28_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1908:     .wd     (mio_outsel5_out28_wd),</pre>
<pre style="margin:0; padding:0 ">1909: </pre>
<pre style="margin:0; padding:0 ">1910:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1911:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1912:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1913: </pre>
<pre style="margin:0; padding:0 ">1914:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1915:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1916:     .q      (reg2hw.mio_outsel[28].q ),</pre>
<pre style="margin:0; padding:0 ">1917: </pre>
<pre style="margin:0; padding:0 ">1918:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1919:     .qs     (mio_outsel5_out28_qs)</pre>
<pre style="margin:0; padding:0 ">1920:   );</pre>
<pre style="margin:0; padding:0 ">1921: </pre>
<pre style="margin:0; padding:0 ">1922: </pre>
<pre style="margin:0; padding:0 ">1923:   // F[out29]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1924:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1925:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1926:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1927:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1928:   ) u_mio_outsel5_out29 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1929:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1930:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1931: </pre>
<pre style="margin:0; padding:0 ">1932:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1933:     .we     (mio_outsel5_out29_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1934:     .wd     (mio_outsel5_out29_wd),</pre>
<pre style="margin:0; padding:0 ">1935: </pre>
<pre style="margin:0; padding:0 ">1936:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1937:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1938:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1939: </pre>
<pre style="margin:0; padding:0 ">1940:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1941:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1942:     .q      (reg2hw.mio_outsel[29].q ),</pre>
<pre style="margin:0; padding:0 ">1943: </pre>
<pre style="margin:0; padding:0 ">1944:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1945:     .qs     (mio_outsel5_out29_qs)</pre>
<pre style="margin:0; padding:0 ">1946:   );</pre>
<pre style="margin:0; padding:0 ">1947: </pre>
<pre style="margin:0; padding:0 ">1948: </pre>
<pre style="margin:0; padding:0 ">1949:   // Subregister 30 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">1950:   // R[mio_outsel6]: V(False)</pre>
<pre style="margin:0; padding:0 ">1951: </pre>
<pre style="margin:0; padding:0 ">1952:   // F[out30]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1953:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1954:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1955:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1956:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1957:   ) u_mio_outsel6_out30 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1958:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1959:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1960: </pre>
<pre style="margin:0; padding:0 ">1961:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1962:     .we     (mio_outsel6_out30_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1963:     .wd     (mio_outsel6_out30_wd),</pre>
<pre style="margin:0; padding:0 ">1964: </pre>
<pre style="margin:0; padding:0 ">1965:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1966:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1967:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1968: </pre>
<pre style="margin:0; padding:0 ">1969:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1970:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1971:     .q      (reg2hw.mio_outsel[30].q ),</pre>
<pre style="margin:0; padding:0 ">1972: </pre>
<pre style="margin:0; padding:0 ">1973:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1974:     .qs     (mio_outsel6_out30_qs)</pre>
<pre style="margin:0; padding:0 ">1975:   );</pre>
<pre style="margin:0; padding:0 ">1976: </pre>
<pre style="margin:0; padding:0 ">1977: </pre>
<pre style="margin:0; padding:0 ">1978:   // F[out31]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1979:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1980:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1981:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1982:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1983:   ) u_mio_outsel6_out31 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1984:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1985:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1986: </pre>
<pre style="margin:0; padding:0 ">1987:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1988:     .we     (mio_outsel6_out31_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1989:     .wd     (mio_outsel6_out31_wd),</pre>
<pre style="margin:0; padding:0 ">1990: </pre>
<pre style="margin:0; padding:0 ">1991:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1992:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1993:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1994: </pre>
<pre style="margin:0; padding:0 ">1995:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1996:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1997:     .q      (reg2hw.mio_outsel[31].q ),</pre>
<pre style="margin:0; padding:0 ">1998: </pre>
<pre style="margin:0; padding:0 ">1999:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2000:     .qs     (mio_outsel6_out31_qs)</pre>
<pre style="margin:0; padding:0 ">2001:   );</pre>
<pre style="margin:0; padding:0 ">2002: </pre>
<pre style="margin:0; padding:0 ">2003: </pre>
<pre style="margin:0; padding:0 ">2004: </pre>
<pre style="margin:0; padding:0 ">2005: </pre>
<pre style="margin:0; padding:0 ">2006: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2007:   logic [14:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2008:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2009:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2010:     addr_hit[ 0] = (reg_addr == PINMUX_REGEN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2011:     addr_hit[ 1] = (reg_addr == PINMUX_PERIPH_INSEL0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2012:     addr_hit[ 2] = (reg_addr == PINMUX_PERIPH_INSEL1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2013:     addr_hit[ 3] = (reg_addr == PINMUX_PERIPH_INSEL2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2014:     addr_hit[ 4] = (reg_addr == PINMUX_PERIPH_INSEL3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2015:     addr_hit[ 5] = (reg_addr == PINMUX_PERIPH_INSEL4_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2016:     addr_hit[ 6] = (reg_addr == PINMUX_PERIPH_INSEL5_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2017:     addr_hit[ 7] = (reg_addr == PINMUX_PERIPH_INSEL6_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2018:     addr_hit[ 8] = (reg_addr == PINMUX_MIO_OUTSEL0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2019:     addr_hit[ 9] = (reg_addr == PINMUX_MIO_OUTSEL1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2020:     addr_hit[10] = (reg_addr == PINMUX_MIO_OUTSEL2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2021:     addr_hit[11] = (reg_addr == PINMUX_MIO_OUTSEL3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2022:     addr_hit[12] = (reg_addr == PINMUX_MIO_OUTSEL4_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2023:     addr_hit[13] = (reg_addr == PINMUX_MIO_OUTSEL5_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2024:     addr_hit[14] = (reg_addr == PINMUX_MIO_OUTSEL6_OFFSET);</pre>
<pre style="margin:0; padding:0 ">2025:   end</pre>
<pre style="margin:0; padding:0 ">2026: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2027:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 ">2028: </pre>
<pre style="margin:0; padding:0 ">2029:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2030:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2031:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2032:     if (addr_hit[ 0] && reg_we && (PINMUX_PERMIT[ 0] != (PINMUX_PERMIT[ 0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2033:     if (addr_hit[ 1] && reg_we && (PINMUX_PERMIT[ 1] != (PINMUX_PERMIT[ 1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2034:     if (addr_hit[ 2] && reg_we && (PINMUX_PERMIT[ 2] != (PINMUX_PERMIT[ 2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2035:     if (addr_hit[ 3] && reg_we && (PINMUX_PERMIT[ 3] != (PINMUX_PERMIT[ 3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2036:     if (addr_hit[ 4] && reg_we && (PINMUX_PERMIT[ 4] != (PINMUX_PERMIT[ 4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2037:     if (addr_hit[ 5] && reg_we && (PINMUX_PERMIT[ 5] != (PINMUX_PERMIT[ 5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2038:     if (addr_hit[ 6] && reg_we && (PINMUX_PERMIT[ 6] != (PINMUX_PERMIT[ 6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2039:     if (addr_hit[ 7] && reg_we && (PINMUX_PERMIT[ 7] != (PINMUX_PERMIT[ 7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2040:     if (addr_hit[ 8] && reg_we && (PINMUX_PERMIT[ 8] != (PINMUX_PERMIT[ 8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2041:     if (addr_hit[ 9] && reg_we && (PINMUX_PERMIT[ 9] != (PINMUX_PERMIT[ 9] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2042:     if (addr_hit[10] && reg_we && (PINMUX_PERMIT[10] != (PINMUX_PERMIT[10] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2043:     if (addr_hit[11] && reg_we && (PINMUX_PERMIT[11] != (PINMUX_PERMIT[11] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2044:     if (addr_hit[12] && reg_we && (PINMUX_PERMIT[12] != (PINMUX_PERMIT[12] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2045:     if (addr_hit[13] && reg_we && (PINMUX_PERMIT[13] != (PINMUX_PERMIT[13] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2046:     if (addr_hit[14] && reg_we && (PINMUX_PERMIT[14] != (PINMUX_PERMIT[14] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 ">2047:   end</pre>
<pre style="margin:0; padding:0 ">2048: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2049:   assign regen_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2050:   assign regen_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">2051: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2052:   assign periph_insel0_in0_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2053:   assign periph_insel0_in0_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2054: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2055:   assign periph_insel0_in1_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2056:   assign periph_insel0_in1_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2057: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2058:   assign periph_insel0_in2_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2059:   assign periph_insel0_in2_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2060: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2061:   assign periph_insel0_in3_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2062:   assign periph_insel0_in3_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2063: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2064:   assign periph_insel0_in4_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2065:   assign periph_insel0_in4_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2066: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2067:   assign periph_insel1_in5_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2068:   assign periph_insel1_in5_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2069: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2070:   assign periph_insel1_in6_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2071:   assign periph_insel1_in6_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2072: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2073:   assign periph_insel1_in7_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2074:   assign periph_insel1_in7_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2075: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2076:   assign periph_insel1_in8_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2077:   assign periph_insel1_in8_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2078: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2079:   assign periph_insel1_in9_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2080:   assign periph_insel1_in9_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2081: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2082:   assign periph_insel2_in10_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2083:   assign periph_insel2_in10_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2084: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2085:   assign periph_insel2_in11_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2086:   assign periph_insel2_in11_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2087: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2088:   assign periph_insel2_in12_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2089:   assign periph_insel2_in12_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2090: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2091:   assign periph_insel2_in13_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2092:   assign periph_insel2_in13_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2093: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2094:   assign periph_insel2_in14_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2095:   assign periph_insel2_in14_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2096: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2097:   assign periph_insel3_in15_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2098:   assign periph_insel3_in15_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2099: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2100:   assign periph_insel3_in16_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2101:   assign periph_insel3_in16_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2102: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2103:   assign periph_insel3_in17_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2104:   assign periph_insel3_in17_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2105: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2106:   assign periph_insel3_in18_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2107:   assign periph_insel3_in18_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2108: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2109:   assign periph_insel3_in19_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2110:   assign periph_insel3_in19_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2111: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2112:   assign periph_insel4_in20_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2113:   assign periph_insel4_in20_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2114: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2115:   assign periph_insel4_in21_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2116:   assign periph_insel4_in21_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2117: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2118:   assign periph_insel4_in22_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2119:   assign periph_insel4_in22_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2120: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2121:   assign periph_insel4_in23_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2122:   assign periph_insel4_in23_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2123: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2124:   assign periph_insel4_in24_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2125:   assign periph_insel4_in24_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2126: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2127:   assign periph_insel5_in25_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2128:   assign periph_insel5_in25_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2129: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2130:   assign periph_insel5_in26_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2131:   assign periph_insel5_in26_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2132: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2133:   assign periph_insel5_in27_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2134:   assign periph_insel5_in27_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2135: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2136:   assign periph_insel5_in28_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2137:   assign periph_insel5_in28_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2138: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2139:   assign periph_insel5_in29_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2140:   assign periph_insel5_in29_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2141: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2142:   assign periph_insel6_in30_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2143:   assign periph_insel6_in30_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2144: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2145:   assign periph_insel6_in31_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2146:   assign periph_insel6_in31_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2147: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2148:   assign mio_outsel0_out0_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2149:   assign mio_outsel0_out0_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2150: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2151:   assign mio_outsel0_out1_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2152:   assign mio_outsel0_out1_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2153: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2154:   assign mio_outsel0_out2_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2155:   assign mio_outsel0_out2_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2156: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2157:   assign mio_outsel0_out3_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2158:   assign mio_outsel0_out3_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2159: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2160:   assign mio_outsel0_out4_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2161:   assign mio_outsel0_out4_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2162: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2163:   assign mio_outsel1_out5_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2164:   assign mio_outsel1_out5_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2165: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2166:   assign mio_outsel1_out6_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2167:   assign mio_outsel1_out6_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2168: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2169:   assign mio_outsel1_out7_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2170:   assign mio_outsel1_out7_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2171: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2172:   assign mio_outsel1_out8_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2173:   assign mio_outsel1_out8_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2174: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2175:   assign mio_outsel1_out9_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2176:   assign mio_outsel1_out9_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2177: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2178:   assign mio_outsel2_out10_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2179:   assign mio_outsel2_out10_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2180: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2181:   assign mio_outsel2_out11_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2182:   assign mio_outsel2_out11_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2183: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2184:   assign mio_outsel2_out12_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2185:   assign mio_outsel2_out12_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2186: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2187:   assign mio_outsel2_out13_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2188:   assign mio_outsel2_out13_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2189: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2190:   assign mio_outsel2_out14_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2191:   assign mio_outsel2_out14_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2192: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2193:   assign mio_outsel3_out15_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2194:   assign mio_outsel3_out15_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2195: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2196:   assign mio_outsel3_out16_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2197:   assign mio_outsel3_out16_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2198: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2199:   assign mio_outsel3_out17_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2200:   assign mio_outsel3_out17_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2201: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2202:   assign mio_outsel3_out18_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2203:   assign mio_outsel3_out18_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2204: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2205:   assign mio_outsel3_out19_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2206:   assign mio_outsel3_out19_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2207: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2208:   assign mio_outsel4_out20_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2209:   assign mio_outsel4_out20_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2210: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2211:   assign mio_outsel4_out21_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2212:   assign mio_outsel4_out21_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2213: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2214:   assign mio_outsel4_out22_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2215:   assign mio_outsel4_out22_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2216: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2217:   assign mio_outsel4_out23_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2218:   assign mio_outsel4_out23_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2219: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2220:   assign mio_outsel4_out24_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2221:   assign mio_outsel4_out24_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2222: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2223:   assign mio_outsel5_out25_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2224:   assign mio_outsel5_out25_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2225: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2226:   assign mio_outsel5_out26_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2227:   assign mio_outsel5_out26_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2228: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2229:   assign mio_outsel5_out27_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2230:   assign mio_outsel5_out27_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">2231: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2232:   assign mio_outsel5_out28_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2233:   assign mio_outsel5_out28_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">2234: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2235:   assign mio_outsel5_out29_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2236:   assign mio_outsel5_out29_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">2237: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2238:   assign mio_outsel6_out30_we = addr_hit[14] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2239:   assign mio_outsel6_out30_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">2240: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2241:   assign mio_outsel6_out31_we = addr_hit[14] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2242:   assign mio_outsel6_out31_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">2243: </pre>
<pre style="margin:0; padding:0 ">2244:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2245:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2246:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2247:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2248:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2249:         reg_rdata_next[0] = regen_qs;</pre>
<pre style="margin:0; padding:0 ">2250:       end</pre>
<pre style="margin:0; padding:0 ">2251: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2252:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2253:         reg_rdata_next[5:0] = periph_insel0_in0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2254:         reg_rdata_next[11:6] = periph_insel0_in1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2255:         reg_rdata_next[17:12] = periph_insel0_in2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2256:         reg_rdata_next[23:18] = periph_insel0_in3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2257:         reg_rdata_next[29:24] = periph_insel0_in4_qs;</pre>
<pre style="margin:0; padding:0 ">2258:       end</pre>
<pre style="margin:0; padding:0 ">2259: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2260:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2261:         reg_rdata_next[5:0] = periph_insel1_in5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2262:         reg_rdata_next[11:6] = periph_insel1_in6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2263:         reg_rdata_next[17:12] = periph_insel1_in7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2264:         reg_rdata_next[23:18] = periph_insel1_in8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2265:         reg_rdata_next[29:24] = periph_insel1_in9_qs;</pre>
<pre style="margin:0; padding:0 ">2266:       end</pre>
<pre style="margin:0; padding:0 ">2267: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2268:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2269:         reg_rdata_next[5:0] = periph_insel2_in10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2270:         reg_rdata_next[11:6] = periph_insel2_in11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2271:         reg_rdata_next[17:12] = periph_insel2_in12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2272:         reg_rdata_next[23:18] = periph_insel2_in13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2273:         reg_rdata_next[29:24] = periph_insel2_in14_qs;</pre>
<pre style="margin:0; padding:0 ">2274:       end</pre>
<pre style="margin:0; padding:0 ">2275: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2276:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2277:         reg_rdata_next[5:0] = periph_insel3_in15_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2278:         reg_rdata_next[11:6] = periph_insel3_in16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2279:         reg_rdata_next[17:12] = periph_insel3_in17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2280:         reg_rdata_next[23:18] = periph_insel3_in18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2281:         reg_rdata_next[29:24] = periph_insel3_in19_qs;</pre>
<pre style="margin:0; padding:0 ">2282:       end</pre>
<pre style="margin:0; padding:0 ">2283: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2284:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2285:         reg_rdata_next[5:0] = periph_insel4_in20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2286:         reg_rdata_next[11:6] = periph_insel4_in21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2287:         reg_rdata_next[17:12] = periph_insel4_in22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2288:         reg_rdata_next[23:18] = periph_insel4_in23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2289:         reg_rdata_next[29:24] = periph_insel4_in24_qs;</pre>
<pre style="margin:0; padding:0 ">2290:       end</pre>
<pre style="margin:0; padding:0 ">2291: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2292:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2293:         reg_rdata_next[5:0] = periph_insel5_in25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2294:         reg_rdata_next[11:6] = periph_insel5_in26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2295:         reg_rdata_next[17:12] = periph_insel5_in27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2296:         reg_rdata_next[23:18] = periph_insel5_in28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2297:         reg_rdata_next[29:24] = periph_insel5_in29_qs;</pre>
<pre style="margin:0; padding:0 ">2298:       end</pre>
<pre style="margin:0; padding:0 ">2299: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2300:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2301:         reg_rdata_next[5:0] = periph_insel6_in30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2302:         reg_rdata_next[11:6] = periph_insel6_in31_qs;</pre>
<pre style="margin:0; padding:0 ">2303:       end</pre>
<pre style="margin:0; padding:0 ">2304: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2305:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2306:         reg_rdata_next[5:0] = mio_outsel0_out0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2307:         reg_rdata_next[11:6] = mio_outsel0_out1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2308:         reg_rdata_next[17:12] = mio_outsel0_out2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2309:         reg_rdata_next[23:18] = mio_outsel0_out3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2310:         reg_rdata_next[29:24] = mio_outsel0_out4_qs;</pre>
<pre style="margin:0; padding:0 ">2311:       end</pre>
<pre style="margin:0; padding:0 ">2312: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2313:       addr_hit[9]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2314:         reg_rdata_next[5:0] = mio_outsel1_out5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2315:         reg_rdata_next[11:6] = mio_outsel1_out6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2316:         reg_rdata_next[17:12] = mio_outsel1_out7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2317:         reg_rdata_next[23:18] = mio_outsel1_out8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2318:         reg_rdata_next[29:24] = mio_outsel1_out9_qs;</pre>
<pre style="margin:0; padding:0 ">2319:       end</pre>
<pre style="margin:0; padding:0 ">2320: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2321:       addr_hit[10]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2322:         reg_rdata_next[5:0] = mio_outsel2_out10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2323:         reg_rdata_next[11:6] = mio_outsel2_out11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2324:         reg_rdata_next[17:12] = mio_outsel2_out12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2325:         reg_rdata_next[23:18] = mio_outsel2_out13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2326:         reg_rdata_next[29:24] = mio_outsel2_out14_qs;</pre>
<pre style="margin:0; padding:0 ">2327:       end</pre>
<pre style="margin:0; padding:0 ">2328: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2329:       addr_hit[11]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2330:         reg_rdata_next[5:0] = mio_outsel3_out15_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2331:         reg_rdata_next[11:6] = mio_outsel3_out16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2332:         reg_rdata_next[17:12] = mio_outsel3_out17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2333:         reg_rdata_next[23:18] = mio_outsel3_out18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2334:         reg_rdata_next[29:24] = mio_outsel3_out19_qs;</pre>
<pre style="margin:0; padding:0 ">2335:       end</pre>
<pre style="margin:0; padding:0 ">2336: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2337:       addr_hit[12]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2338:         reg_rdata_next[5:0] = mio_outsel4_out20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2339:         reg_rdata_next[11:6] = mio_outsel4_out21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2340:         reg_rdata_next[17:12] = mio_outsel4_out22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2341:         reg_rdata_next[23:18] = mio_outsel4_out23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2342:         reg_rdata_next[29:24] = mio_outsel4_out24_qs;</pre>
<pre style="margin:0; padding:0 ">2343:       end</pre>
<pre style="margin:0; padding:0 ">2344: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2345:       addr_hit[13]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2346:         reg_rdata_next[5:0] = mio_outsel5_out25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2347:         reg_rdata_next[11:6] = mio_outsel5_out26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2348:         reg_rdata_next[17:12] = mio_outsel5_out27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2349:         reg_rdata_next[23:18] = mio_outsel5_out28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2350:         reg_rdata_next[29:24] = mio_outsel5_out29_qs;</pre>
<pre style="margin:0; padding:0 ">2351:       end</pre>
<pre style="margin:0; padding:0 ">2352: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2353:       addr_hit[14]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2354:         reg_rdata_next[5:0] = mio_outsel6_out30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2355:         reg_rdata_next[11:6] = mio_outsel6_out31_qs;</pre>
<pre style="margin:0; padding:0 ">2356:       end</pre>
<pre style="margin:0; padding:0 ">2357: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2358:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2359:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 ">2360:       end</pre>
<pre style="margin:0; padding:0 ">2361:     endcase</pre>
<pre style="margin:0; padding:0 ">2362:   end</pre>
<pre style="margin:0; padding:0 ">2363: </pre>
<pre style="margin:0; padding:0 ">2364:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 ">2365:   `ASSERT_PULSE(wePulse, reg_we, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">2366:   `ASSERT_PULSE(rePulse, reg_re, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">2367: </pre>
<pre style="margin:0; padding:0 ">2368:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">2369: </pre>
<pre style="margin:0; padding:0 ">2370:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit), clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">2371: </pre>
<pre style="margin:0; padding:0 ">2372:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 ">2373:   // property by mistake</pre>
<pre style="margin:0; padding:0 ">2374:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 ">2375: </pre>
<pre style="margin:0; padding:0 ">2376: endmodule</pre>
<pre style="margin:0; padding:0 ">2377: </pre>
</body>
</html>
