# Тестер AVC1READER на ПЛИС (FPGA) (2020-2021 годов разработки)

**Краткое описание**

Устройство-тестер функционала проектов микросхем. Мини-аналог-прототип тестера Agilent 93000, 
собранный на ПЛИС, обладающий худшими частотными характеристиками нежели 93000. Необходим для тестирования
цифровой части проектов микросхем, написанных на Verilog. Производительность слабее Agilent'a, 
но позволяет предварительно проверить цифровую часть ещё до этапа изготовления кристалла.

Тестер Agilent 93000 представляет собой оборудование для функционального тестирования готовых микросхем:

![](/README.images/1.bmp)
![](/README.images/3.bmp)
![](/README.images/25.bmp)

**Более подробное описание тестера Agilent 93000 находится в папке Agilent 93000 Documentation**

Тесты генерируются в виде AVC файлов (примеры в директории Result). Единица в названии тестера AVC1READER
означает, что тестировать можно только 1 AVC файл, находящийся на носителе (SD карте), в отличие от 93000.
Максимальная частота тактового сигнала для тестируемой схемы - 20 МГц при частоте вектора 40 МГц (1 0 1 0)
При частоте вектора 50 МГц - частота, соответственно - 25 МГц (1 0 1 0), если 1 1 0 0, то 12,5 МГц и т.д.
Данная версия работает устойчиво на частоте вектора в 40 МГц с 40-контактным IDE шлейфом без экранирования, 
что соответствует почти UDMA Ultra ATA/100, что явялется неплохим результатом на таком шлейфе 
с учетом защитных резисторов.
Сигналы задаются в файле AVC, где сигналы 1 и 0 - выходные, а X,L и H - входные
Суть использования тестера AVC1READER такова: 
  1) Генерируется AVC файл во время симуляции тестируемой схемы на Verilog в Cadence Xcelium Simulator 
  с использованием паттернов Cadence Modus DFT;
  2) Сгенерированный AVC файл записывается на заранее отформатированную в FAT32 SD карту (только 1 файл);
  3) SD карта вставляется в плату с ПЛИС с загруженным в неё проектом тестера (в нашем случае плата Terasic 
  DE2-115 на базе ПЛИС Cyclone IV EP4CE115);
  4) Подключается плата с ПЛИС к другой плате с ПЛИС (в нашем случае плата A10GFP на базе ПЛИС Arria 10 GX 
  с загруженным в неё исследуемым проектом микросхемы на Verilog посредством шлейфа либо другого кабеля;
  5) Нажимается кнопка RESET и, далее, другой кнопкой запускается тест из AVC файла на SD карте;
  6) Индикация на LCD дисплее отображает состояние процесса тестирования, а светодиоды отображают состояния 
  машины состояний тестера;
  7) В процессе тестирования, тестер сравнивает входные сигналы высокого H и низкого L уровней в AVC файле
  (ожидаемые) с сигналами приходящими с исследуемой микросхемы (полученные с платы с ПЛИС с проектом микросхемы) 
  8) По окончании тестирования на 7-сегментных индикаторах отображается количество ошибок в процессе
  тестирования.

**Более подробное описание тестера AVC1READER находится в папке Documentation**
Чтобы открыть проект, необходимо перейти в папку Deploy, запустить скрипт. Когда файлы будут в папке Deploy,
открыть файл AVC1READER.qsf с помощью Quartus Prime 19.0.

**Фото мини-тестера AVC1READER с подключенной платой с тестируемым проектом:**

![](/README.images/26.JPG)
![](/README.images/27.JPG)

**Видео с примерами работы тестера:**

[![Watch the video](https://img.youtube.com/vi/sAIZYMB3Xlo/maxresdefault.jpg)](https://youtu.be/sAIZYMB3Xlo)

[![Watch the video](https://img.youtube.com/vi/MAJFpPcSwu8/maxresdefault.jpg)](https://youtu.be/MAJFpPcSwu8)
