{"patent_id": "10-2022-0165971", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0083198", "출원번호": "10-2022-0165971", "발명의 명칭": "반도체 패키지", "출원인": "주식회사 네패스", "발명자": "오동훈"}}
{"patent_id": "10-2022-0165971", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 반도체 칩;상기 제1 반도체 칩을 덮고, 반대되는 제1 면과 제2 면 및 상기 제1 면에서 상기 제2 면까지 관통하는 관통홀을포함하는 제1 밀봉층; 및상기 제1 반도체 칩의 패드에 연결되고, 상기 관통홀을 통해 상기 제1 면에서 상기 제2 면까지 연장된 제1 부분및 상기 제1 부분에 연결되고 상기 제1 면 상에서 연장된 제2 부분을 포함하는 제1 재배선 패턴;을 포함하고,상기 제1 면 상에 위치한 상기 제1 부분의 제1 두께는, 상기 제2 면 상에 위치한 상기 제1 부분의 제2 두께와상이한, 반도체 패키지."}
{"patent_id": "10-2022-0165971", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1 두께는, 상기 제2 두께 보다 더 큰 크기를 갖는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0165971", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 제1 부분의 두께는, 상기 제1 면에서 상기 제2 면까지 점차 감소하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0165971", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 제1 밀봉층은 상기 제1 반도체 칩의 측면을 덮고,상기 제1 반도체 칩의 패드가 마련된 상기 제1 반도체 칩의 일 표면의 적어도 일부를 덮는 제1 절연 패턴을 더포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0165971", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 제1 밀봉층은 감광성(photosensitive)의 절연 물질을 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0165971", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 제1 반도체 칩, 상기 제1 밀봉층, 상기 제1 재배선 패턴을 포함하는 제1 패키지 상에 마련된 제2 패키지를더 포함하고,상기 제2 패키지는,제2 반도체 칩;상기 제2 반도체 칩을 덮는 제2 밀봉층; 및상기 제2 반도체 칩의 패드에 연결된 제2 재배선 패턴;을 포함하고,상기 제1 재배선 패턴은 상기 제1 밀봉층을 관통하여 상기 제2 재배선 패턴에 연결된 반도체 패키지."}
{"patent_id": "10-2022-0165971", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "공개특허 10-2024-0083198-3-제6항에 있어서,상기 제1 패키지의 아래에 마련된 제3 패키지를 더 포함하고,상기 제3 패키지는 제3 반도체 칩, 집적 수동 소자(Integrated Passive Device), 상기 제3 반도체 칩과 상기집적 수동 소자를 덮는 제3 밀봉층, 및 상기 제3 밀봉층을 관통하여 상기 제1 재배선 패턴에 연결된 제3 재배선패턴을 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0165971", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 기술적 사상은, 성능 및 신뢰성이 향상되고, 공정이 단순화된 반도체 패키지를 제공한다. 본 발명의 기술적 사상의 반도체 패키지는 제1 반도체 칩, 상기 제1 반도체 칩을 덮고, 반대되는 제1 면과 제2 면 및 상기 제1 면에서 상기 제2 면까지 관통하는 관통홀을 포함하는 제1 밀봉층, 및 상기 제1 반도체 칩의 패드에 연결되고, 상기 관통홀을 통해 상기 제1 면에서 상기 제2 면까지 연장된 제1 부분 및 상기 제1 부분에 연결되고 상기 제1 면 상에서 연장된 제2 부분을 포함하는 제1 재배선 패턴을 포함한다."}
{"patent_id": "10-2022-0165971", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 기술적 사상은 반도체 패키지에 관한 것이다."}
{"patent_id": "10-2022-0165971", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자기기는 더욱 더 소형화 및 경량화 되고 있으며 이에 따라 전자기기의 핵심 부품인 반도체 소자의 고집적화가 요구되고 있다. 또한 모바일용 제품들이 발전함에 따라 서 소형화 및 다기능화를 함께 요구되고 있다. 이에 따라 다기능의 반도체 패키지를 제공하기 위하여 하나의 반도체 패키지 위에 다른 기능을 하는 반도체 패 키지를 적층하는 패키지 온 패키지(Package on Package) 형태의 반도체 패키지에 대한 연구가 진행되고 있으며, 상부 패키지가 하부 패키지보다 큰 경우에는 하부 패키지를 팬-아웃 웨이퍼 레벨 패키지(Fan Out Wafer Level Package) 형태의 반도체 패키지로 형성하는 것이 제안되고 있다. 최근, 전자기기의 소형화 및 경량화 추세에 따라, 반도체 패키지는 점점 소형화되고 얇아지고 있다. 반도체 칩 상에 패턴을 형성하는 공정에서, 패턴 상에 응력이 집중되는 부분이 형성됨에 따라, 패턴이 떨어져 나가는 박리 현상이 발생하는 문제가 있었다. 이러한 박리현상은 반도체 패키지 및/또는 반도체 패키지를 포함하는 반도체 모듈의 기계적 결함 및 전기적 결함을 일으키는 원인이 되므로, 박리현상을 억제하기 위한 다양한 시도가 이루 어지고 있다."}
{"patent_id": "10-2022-0165971", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 기술적 사상이 해결하고자 하는 과제는 박리현상의 발생 가능성을 저감시킴으로써, 성능 및 신뢰성이 향상되고, 공정이 단순화된 반도체 패키지 및 그 제조 방법을 제공하는데 있다."}
{"patent_id": "10-2022-0165971", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 과제를 해결하기 위한 본 발명의 기술적 사상은, 제1 반도체 칩, 상기 제1 반도체 칩을 덮고, 반대되는 제1 면과 제2 면 및 상기 제1 면에서 상기 제2 면까지 관통하는 관통홀을 포함하는 제1 밀봉층, 및 상기 제1 반 도체 칩의 패드에 연결되고, 상기 관통홀을 통해 상기 제1 면에서 상기 제2 면까지 연장된 제1 부분 및 상기 제 1 부분에 연결되고 상기 제1 면 상에서 연장된 제2 부분을 포함하는 제1 재배선 패턴을 포함하고, 상기 제1 면 상에 위치한 상기 제1 부분의 제1 두께는, 상기 제2 면 상에 위치한 상기 제1 부분의 제2 두께와 상이한 반도체 패키지를 제공한다. 본 발명의 일 실시예에 있어서, 상기 제1 두께는, 상기 제2 두께 보다 더 큰 크기를 갖는 것을 특징으로 한다. 본 발명의 일 실시예에 있어서, 상기 제1 부분의 두께는, 상기 제1 면에서 상기 제2 면까지 점차 감소하는 것을 특징으로 한다. 본 발명의 일 실시예에 있어서, 상기 제1 밀봉층은 상기 제1 반도체 칩의 측면을 덮고, 상기 제1 반도체 칩의 패드가 마련된 상기 제1 반도체 칩의 일 표면의 적어도 일부를 덮는 제1 절연 패턴을 더 포함하는 것을 특징으 로 한다. 본 발명의 일 실시예에 있어서, 상기 제1 밀봉층은 감광성(photosensitive)의 절연 물질을 포함하는 것을 특징 으로 한다.본 발명의 일 실시예에 있어서, 상기 제1 반도체 칩, 상기 제1 밀봉층, 상기 제1 재배선 패턴을 포함하는 제1 패키지 상에 마련된 제2 패키지를 더 포함하고, 상기 제2 패키지는, 제2 반도체 칩, 상기 제2 반도체 칩을 덮는 제2 밀봉층, 및 상기 제2 반도체 칩의 패드에 연결된 제2 재배선 패턴을 포함하고, 상기 제1 재배선 패턴은 상 기 제1 밀봉층을 관통하여 상기 제2 재배선 패턴에 연결된 것을 특징으로 한다. 본 발명의 일 실시예에 있어서, 상기 제1 패키지의 아래에 마련된 제3 패키지를 더 포함하고, 상기 제3 패키지 는 제3 반도체 칩, 집적 수동 소자(Integrated Passive Device), 상기 제3 반도체 칩과 상기 집적 수동 소자를 덮는 제3 밀봉층, 및 상기 제3 밀봉층을 관통하여 상기 제1 재배선 패턴에 연결된 제3 재배선 패턴을 포함하는 것을 특징으로 한다."}
{"patent_id": "10-2022-0165971", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 기술적 사상에 의하면, 패턴에 응력이 집중되는 부분의 두께를 두껍게 형성함으로써, 박리현상의 발 생 가능성을 감소시킴으로써 향상된 성능과 향상된 신뢰성을 갖는 반도체 패키지를 제조할 수 있다. 또한, 응력 이 집중되는 부분 이외의 패턴 부분의 두께를 일정하게 형성할 수 있으므로, 제조 비용이 절감되고, 제조 공정 이 단순화된 반도체 패키지를 제공할 수 있다. 본 개시의 기술적 사상에 따른 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효 과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0165971", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "실시예들에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있 다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세 히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지 는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명 될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다. 본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려 는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에 서, \"포함한다\" 또는 \"갖는다\" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결 될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 유사하게, 어떤 구성 요소가 다른 구성 요소 의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장 되었고, 설명과 관계없는 부분은 생략되었다. 달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속 하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통 상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되 는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석 되어서는 아니 될 것임은 이해될 것이다. 도 1은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 1을 참조하면, 반도체 패키지는 제1 패키지 및 제2 패키지를 포함할 수 있다. 반도체 패키지 는 예를 들면, 제2 패키지가 제1 패키지 상에 부착된 패키지 온 패키지(PoP: Package on Package) 형태인 반도체 패키지일 수 있다. 또한, 반도체 패키지는 예를 들면, 3D 적층 방식의 반도체 패키 지, 또는 다양한 기능을 지닌 각 층을 쌓아올 리거나 좌우로 연결하는 시스템 인 패키지(System-In-Package: SIP) 형태인 반도체 패키지일 수도 있다. 제1 패키지는 예를 들면, 팬-아웃 웨이퍼 레벨 패키지(FOWLP: Fan Out Wafer Level Package) 형태인 반도 체 패키지일 수 있다. 제1 패키지는 제1 반도체 칩을 포함할 수 있다. 제1 반도체 칩을 이루는 반도체 기판은 예를 들 면, 실리콘(Si, silicon)을 포함할 수 있다. 또는 제1 반도체 칩을 이루는 반도체 기판은 저머늄(Ge, germanium)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs (indium arsenide), 및 InP (indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 또는, 제1 반도체 칩을 이루는 반도체 기판은 SOI(silicon on insulator) 구조를 가질 수 있다. 제1 반도체 칩을 이루는 반도체 기판은 활성면과 활성면에 반대되는 비활성면을 가질 수 있다. 제1 반도체 칩은 활성면에 다양한 종류의 복수의 개별 소자(individual devices)를 포함하는 반도체 소자가 형성될 수 있다. 상기 복수의 개별 소자는 다양한 미세 전자 소자(microelectronic devices), 예를 들면 CMOS 트랜지스터 (complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal-oxide-semiconductor field effect transistor), 시스템 LSI (large scale integration), CIS(CMOS imaging sensor) 등과 같은 이 미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다. 제1 반도체 칩은 복수의 패드(110p)를 포함할 수 있다. 복수의 패드(110p)는 제1 반도체 칩이 포함하 는 상기 반도체 소자와 전기적으로 연결될 수 있다. 제1 반도체 칩은 하나의 반도체 칩일 수 있으나, 이에 한정되지 않는다. 예를 들면, 제1 반도체 칩은 복수의 반도체 칩의 스택(stack)일 수 있다. 예시적인 실시예들에서, 제1 반도체 칩은 예를 들면, 메모리 반도체 칩일 수 있다. 상기 메모리 반도체 칩 은 예를 들면, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 반도체 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 RRAM(ResistiveRandom Access Memory)과 같은 비 휘발성 메모리 반도체 칩일 수 있다. 또는, 예시적인 실시예들에서, 제1 반도체 칩은 로직 칩일 수 있다. 예를 들어, 제1 반도체 칩은 인 공지능 프로세서(AI Processor), CPU(Central Processor Unit), MPU(Micro Processor Unit), GPU(Graphic Processor Unit) 또는 AP(Application Processor)일 수 있다. 제1 패키지는 제1 반도체 칩의 적어도 일부를 덮는 제1 밀봉층을 포함할 수 있다. 제1 밀봉층 은 제1 반도체 칩의 측면을 덮고, 패드(110p)가 마련된 제1 반도체 칩의 하면을 덮을 수 있다. 제1 밀봉층은 제1 반도체 칩의 패드(110p)를 노출시키기 위한 개구부를 가질 수 있다.제1 밀봉층은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제1 밀봉층은 감광성 (photosensitive) 물질을 포함할 수 있다. 예를 들어, 제1 밀봉층은 폴리이미드(polyimide)와 같은 폴리 머 물질로 구성될 수 있다. 다만, 제1 밀봉층을 구성하는 물질이 여기에 한정되는 것은 아니며, 예를 들어 제1 밀봉층 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함할 수도 있다. 제1 밀봉층은 제1 밀봉층을 수직으로 관통하는 관통홀(120H)을 포함할 수 있다. 상기 관통홀(120H)은 제1 반도체 칩의 주변 부분에 제공될 수 있다. 관통홀(120H)의 높이 및 관통홀(120H)의 너비의 비율은 약 1:1로 형성될 수 있다. 제1 패키지는 제1 반도체 칩 상에 마련된 제1 재배선 구조체(130, 140)를 포함할 수 있다. 제1 재배 선 구조체(130, 140)는 제1 재배선 패턴 및 제1 절연 패턴을 포함할 수 있다. 제1 재배선 패턴은 제1 반도체 칩의 패드(110p)를 외부 연결 단자에 전기적으로 연결할 수 있다. 또한, 제1 재배선 패턴은 제2 재배선 패턴에 전기적으로 연결될 수 있다. 제1 재배선 패턴 및 제2 재배선 패턴을 통해, 제1 반도체 칩 및 제2 반도체 칩은 전기적으로 연결될 수 있 고, 제2 반도체 칩은 외부 연결 단자에 전기적으로 연결될 수 있다. 좀 더 구체적으로, 제1 재배선 패턴은 복수의 서브 재배선 패턴으로 이루어질 수 있으며, 상기 서브 재배 선 패턴은 다층 구조를 가질 수 있다. 예를 들어, 제1 재배선 패턴은 제1 서브 재배선 패턴 및 제2 서브 재배선 패턴을 포함할 수 있다. 제1 서브 재배선 패턴은 제1 밀봉층 상에 형성되며, 제1 반도체 칩의 패드(110p)에 접속될 수 있다. 제1 서브 재배선 패턴의 일부는 제1 밀봉층 및 제2 절연 패턴을 통해 제2 재배선 패턴에 연결될 수 있다. 제2 서브 재배선 패턴은 제1 절연 패턴 상에서 연장하며, 제1 절연 패턴을 통해 제1 서브 재배선 패턴에 연결될 수 있다. 도 2는 도 1의 A부분을 확대한 단면도이다. 도 2를 참고하면, 제1 서브 재배선 패턴은, 관통홀(120H) 상에서 연장되는 제1 부분, 및 제1 부분에 연결 되고 제1 밀봉층 상에서 연장된 제2 부분을 포함할 수 있다. 본 발명의 예시적인 실시예들에서, 제1 서브 재배선 패턴의 제1 부분의 두께는, 관통홀(120H)이 연장된 방 향을 따라 일정하지 않는 크기를 가질 수 있다. 즉, 관통홀(120H)에 배치된 제1 서브 재배선 패턴의 제1 부분의 두께는 관통홀(120H)이 연장된 방향을 따라 변경된 크기를 가질 수 있다. 관통홀(120H)이 연장된 방향은, 제1 밀봉층의 제1 면에서 제1 밀봉층의 제2 면을 향하는 방향일 수 있다. 또한, 관통홀(120H)에 배치되지 않은 제1 서브 재배선 패턴의 제2 부분의 두께는, 제1 밀봉층이 연장 된 방향을 따라 일정한 크기를 가질 수 있다. 도 3은 본 발명의 예시적인 실시예에 따른 반도체 패키지의 여러가지 모습을 나타낸 도면이다. 도 2 및 도 3을 참고하면, 예시적인 실시예들에서, 제1 밀봉층의 제1 면 상에 위치한 제1 서브 재배 선 패턴의 제1 두께(T1)는, 제1 밀봉층의 제2 면 상에 위치한 제1 서브 재배선 패턴의 제2 두께(T2) 보다 큰 크기를 가질 수 있다. 제1 두께(T1) 및 제2 두께(T2)는 제1 밀봉층이 연장된 방향을 기 준으로 하는 상기 제1 부분 크기일 수 있다. 일반적으로 제1 밀봉층 상에 제1 서브 재배선 패턴을 형성하고, 제1 서브 재배선 패턴 상에 제2 서브 재배선 패턴 및 제1 절연 패턴을 형성하는 후속 공정이 진행되는 과정에서, 제1 서브 재배선 패 턴의 엣지(Edge)(131e, 도 2에 도시됨) 상에 응력이 집중되는 현상이 발생된다. 제1 서브 재배선 패턴 의 엣지(131e)에는 제1 밀봉층과 같은 물질이 충진되지 않은 상태에서 공정이 진행되기 때문이다. 따 라서, 제1 서브 재배선 패턴의 엣지(131e) 상에 집중되는 응력으로 인하여, 제1 서브 재배선 패턴이 제1 밀봉층으로부터 떨어저 나가는 박리현상이 발생됨으로써, 전기적 쇼트 현상 등이 발생되어 반도체 패 키지의 성능이 저하되는 문제가 있다. 본 발명의 예시적인 실시예들에 의하면, 제1 서브 재배선 패턴에 응력이 집중되는 엣지(131e)의 두께를 두 껍게 형성함으로써, 반도체 패키지는 엣지(131e)에 집중되는 응력을 견딜 수 있는 구조로 구현될 수 있다. 이에 따라, 제1 서브 재배선 패턴이 제1 밀봉층으로부터 떨어저 나가는 박리현상의 발생 가능성이 감 소됨으로써, 전기적 쇼트 현상 등이 차단되어 반도체 패키지의 성능 및 신뢰성이 향상될 수 있다. 도 3(a) 내지 도 3(c)에는 본 발명의 예시적인 실시예에 있어 제1 서브 재배선 패턴의 여러가지 모습이 도시되어있다. 또한, 본 발명의 예시적인 실시예들에 의하면, 제1 서브 재배선 패턴은 관통홀(120H)에 배치된 부분을 제 외한 제2 부분에서는 두께가 일정하게 형성된다. 이에 따라, 두께가 두껍게 형성된 엣지(131e)를 포함하는 제1 부분을 통해 박리현상 발생 가능성이 감소될 수 있으면서도, 두께가 일정한 제2 부분을 통해 공정 비용이 절감 되고 공정이 단순화될 수 있다. 예시적인 실시예들에서, 제1 두께(T1)의 크기와 제2 두께(T2)의 크기의 비율은, 1:0.1~1:0.9, 1:0.2~1:0.7, 또 는 1:0.3~1:0.52 일 수 있다. 예시적인 실시들에서, 제1 서브 재배선 패턴의 제1 부분의 두께는, 제1 밀봉층의 제1 면에서 제 1 밀봉층의 제2 면을 향하는 방향을 따라 점차 감소될 수 있다. 제1 절연 패턴은 제1 밀봉층의 하면 상에 마련될 수 있다. 제1 절연 패턴은 제1 서브 재배선 패 턴을 덮되, 제1 서브 재배선 패턴의 일부를 노출시키는 개구부를 가질 수 있다. 제1 절연 패턴 상에는 보호층이 형성될 수 있다. 보호층은 제2 서브 재배선 패턴의 일부분 을 노출시킬 수 있다. 보호층에 의하여 노출되는 제2 서브 재배선 패턴의 일부분에는 외부 연결 단자 가 배치될 수 있다. 외부 연결 단자는 예를 들면, 솔더볼 또는 범프일 수 있다. 외부 연결 단자(19 0)는 반도체 패키지와 외부 장치 사이를 전기적으로 연결할 수 있다. 제2 패키지는 제1 패키지 상에 배치될 수 있다. 제2 패키지는 제2 반도체 칩을 포함할 수 있다. 제2 반도체 칩은 패드(210p)를 포함할 수 있다. 제2 반도체 칩은 하나의 반도체 칩일 수 있으 나, 이에 한정되지 않는다. 예를 들면, 제2 반도체 칩은 복수의 반도체 칩의 스택(stack)일 수 있다. 예시적인 실시예들에서, 제2 반도체 칩은 예를 들면, 메모리 반도체 칩일 수 있다. 또는, 예시적인 실시예 들에서, 제2 반도체 칩은 로직 칩일 수 있다. 제2 패키지는 제2 반도체 칩의 적어도 일부를 덮는 제2 밀봉층을 포함할 수 있다. 예를 들어, 제2 밀봉층은 제2 반도체 칩의 측면을 덮고, 패드(210p)가 마련된 제2 반도체 칩의 하면을 덮을 수 있다. 제2 밀봉층은 제2 반도체 칩의 패드(210p)를 노출시키기 위한 개구부를 가질 수 있다. 이때, 제2 밀봉층은 제2 반도체 칩의 상기 하면에 반대된 제2 반도체 칩의 상면은 덮지 않을 수 있다. 제2 밀봉층은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제2 밀봉층은 감광성 물질을 포 함할 수 있다. 예를 들어, 제2 밀봉층은 폴리이미드와 같은 폴리머 물질로 구성될 수 있다. 다만, 제2 밀 봉층을 구성하는 물질이 여기에 한정되는 것은 아니며, 예를 들어 제2 밀봉층 EMC를 포함할 수도 있 다. 제2 패키지는 제2 밀봉층과 제1 밀봉층 사이에 마련된 제2 재배선 구조체(230, 240)를 포함할 수 있다. 제2 재배선 구조체(230, 240)는 제2 재배선 패턴 및 제2 절연 패턴을 포함할 수 있다. 제2 재배선 패턴은 제2 밀봉층의 표면을 따라 연장할 수 있고, 제2 반도체 칩의 패드(210p)에 전기 적으로 연결될 수 있다. 본 발명의 실시예들에서, 제2 패키지와 제1 패키지 사이의 전기적 연결은 제1 재배선 패턴 및 제2 재배선 패턴의 연결을 통해 이루어질 수 있다. 반도체 패키지는 제2 패키지와 제1 패키지 의 연결을 위한 솔더 볼과 같은 패키지간 연결 단자를 포함하지 않으므로, 반도체 패키지 제조 공정을 간 소화할 수 있고, 보다 박형화된 PoP 형태의 반도체 패키지를 제조할 수 있다. 일반적으로 복수의 패키지가 적층된 형태의 PoP 형태의 반도체 패키지의 경우, 반도체 패키지의 휘어짐 (warpage)으로 인해 패키지간 연결 단자에 크랙 등의 손상이 발생하여 반도체 패키지의 신뢰성을 저하시키는 문 제가 있었다. 그러나, 본 발명의 예시적인 실시예들에 의하면, 제2 패키지와 제1 패키지는 휘어짐에 취약한 패키지간 연결 단자 없이 전기적으로 연결될 수 있으므로, 반도체 패키지의 신뢰성이 보다 향상될 수 있다. 도 4a 내지 도 4e는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 4a 내지 도 4e에서는, 도 1에 도시된 반도체 패키지의 제조 방법을 설명하기로 한다. 도 4a를 참조하면, 캐리어 상에 제2 반도체 칩을 배치하고, 제2 반도체 칩을 덮는 제2 밀봉층 을 형성한다. 제2 밀봉층은 제2 반도체 칩의 측면을 덮고, 패드(210p)가 마련된 제2 반도체 칩 의 표면을 덮도록 형성될 수 있다. 예시적인 실시예들에서, 제2 밀봉층을 형성하기 위하여, 절연막을 캐리어 및 제2 반도체 칩 상에 도포하고, 제2 반도체 칩의 패드(210p)가 노출되도록 상기 절연막 의 일부를 제거할 수 있다. 상기 절연막은, 예를 들어 감광성 물질을 포함할 수 있다. 제2 밀봉층을 형성한 후에, 제2 밀봉층 및 제2 반도체 칩 상에 제2 재배선 구조체(230, 240)를 형성할 수 있다. 구체적으로, 제2 밀봉층의 상부 및 제2 반도체 칩의 패드(210p) 상에 제2 재배선 패 턴을 형성한다. 예를 들어, 제2 재배선 패턴은 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 제2 재배선 패턴을 형성한 후에, 제2 절연 패턴을 형성하기 위하여, 제2 밀봉 층 및 제2 재배선 패턴 상에 절연막을 형성하고, 상기 절연막의 일부를 제거하여 제2 재배선 패턴 의 일부를 노출시키기 위한 개구부(240H)를 형성할 수 있다. 도 4b를 참조하면, 제2 절연 패턴 상에 제1 반도체 칩을 배치한다. 제1 반도체 칩과 제2 절연 패턴 사이에는, 제1 반도체 칩을 고정하기 위한 접착층이 마련될 수 있다. 상기 접착층은, 예를 들어 다이 어태치 필름(die attach film)을 포함할 수 있다. 또한, 상기 접착층은 제1 반도체 칩 의 열이 효과적으로 방출되도록, 열전도성이 높은 물질을 포함할 수 있다. 제1 반도체 칩을 배치한 이후, 제1 반도체 칩을 덮는 제1 밀봉층을 형성할 수 있다. 제1 밀봉층 은 제1 반도체 칩의 패드(110p)를 노출시키기 위한 개구부를 가지도록 형성되고, 제2 재배선 패턴 을 노출시키도록 제1 밀봉층을 관통하는 관통홀(120H)을 가지도록 형성될 수 있다. 제1 밀봉층 을 형성하기 위하여, 절연막을 캐리어 및 제2 반도체 칩 상에 도포하고, 제2 반도체 칩의 패드 (210p)가 노출되도록 상기 절연막의 일부를 제거하고, 제2 재배선 패턴이 노출되도록 상기 절연막을 수직 으로 관통하는 관통홀(120H)을 형성할 수 있다. 본 발명의 예시적인 실시예들에서, 제1 밀봉층은 폴리이미드와 같은 폴리머 물질을 이용한 라미네이션 (lamination) 공정을 통해 형성되며, 제1 반도체 칩의 측면 및 패드(110p)가 마련된 제1 반도체 칩의 표면을 덮을 수 있다. 이 경우, 제1 반도체 칩의 측면을 덮는 몰드 물질을 형성하는 단계 및 제1 반도체 칩의 상기 하면 상에 절연 물질을 순차로 형성하는 것과 비교하여, 한 번의 라미네이션 공정을 통해 제1 반도체 칩의 측면 및 제1 반도체 칩의 상기 표면을 덮는 제1 밀봉층을 형성할 수 있으므로 반도 체 패키지 제조 공정을 간소화할 수 있다. 도 4c 및 도 4d를 참조하면, 제1 밀봉층 및 제1 반도체 칩 상에, 제1 재배선 구조체(130, 140)를 형 성할 수 있다. 우선 도 4c에 도시된 바와 같이, 제1 서브 재배선 패턴을 제1 밀봉층 및 제1 반도체 칩 상에 형 성할 수 있다. 제1 서브 재배선 패턴은 제1 밀봉층 상에 형성되며, 제1 반도체 칩의 패드(110 p)에 접하고, 제1 밀봉층의 관통홀(120H)을 따라 연장되어 제2 재배선 패턴에 접할 수 있다. 예를 들 어, 제1 서브 재배선 패턴은 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 제1 서브 재배선 패턴을 제1 밀봉층 및 제1 반도체 칩 상에 형성하는 과정에서, 제1 서브 재배 선 패턴의 제1 부분의 두께는, 관통홀(120H)이 연장된 방향을 따라 변경된 크기를 갖도록 형성될 수 있다. 또한, 제1 서브 재배선 패턴의 제2 부분의 두께는, 제1 밀봉층이 연장된 방향을 따라 일정한 크기를 가질 수 있다. 예시적인 실시예들에서, 제1 밀봉층의 제1 면 상에 위치한 제1 서브 재배선 패턴의 제1 두께 (T1)는, 제1 밀봉층의 제2 면 상에 위치한 제1 서브 재배선 패턴의 제2 두께(T2) 보다 큰 크기 를 가질 수 있다. 본 발명의 예시적인 실시예들에 의하면, 제1 서브 재배선 패턴에 응력이 집중되는 엣지(131e)의 두께를 두 껍게 형성함으로써, 반도체 패키지는 응력을 견딜 수 있는 구조로 구현될 수 있다. 이에 따라, 제1 서브 재 배선 패턴이 제1 밀봉층으로부터 떨어저 나가는 박리현상의 발생 가능성이 감소됨으로써, 전기적 쇼 트 현상 등이 차단되어 반도체 패키지의 성능이 향상될 수 있다. 또한, 본 발명의 예시적인 실시예들에 의하면, 제1 서브 재배선 패턴은 관통홀(120H)에 배치된 부분을 제 외한 제2 부분에서는 두께가 일정하게 형성된다. 이에 따라, 두께가 두껍게 형성된 엣지(131e)를 포함하는 제1 부분을 통해 박리현상 발생 가능성이 감소될 수 있으면서도, 두께가 일정한 제2 부분을 통해 공정 비용이 절감되고 공정이 단순화될 수 있다. 다음 도 4d에 도시된 바와 같이, 제1 서브 재배선 패턴 상에 제1 절연 패턴, 및 제2 서브 재배선 패 턴을 순차적으로 형성할 수 있다. 좀 더 구체적으로, 제1 서브 재배선 패턴을 형성한 후에, 제1 절연 패턴을 형성하기 위하여, 제1 밀봉층 및 제1 서브 재배선 패턴 상에 절연막을 형성하고, 상기 절연막의 일부를 제거하여 제1 서브 재배선 패턴의 일부를 노출시키기 위한 개구부를 형성할 수 있다. 상 기 제1 절연 패턴을 형성한 이후, 제1 절연 패턴 상에 제2 서브 재배선 패턴을 형성한다. 제2 서브 재배선 패턴은 제1 절연 패턴을 통해 제1 서브 재배선 패턴에 연결되도록 형성될 수 있다. 예를 들어, 제2 서브 재배선 패턴은 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정을 통해 형성될 수 있다. 이후, 제1 절연 패턴 상에 보호층을 형성한다. 보호층은 제2 서브 재배선 패턴의 일부를 노출시키는 개구부를 가지도록 형성될 수 있다. 보호층을 형성한 이후, 보호층의 상기 개구부에 의해 노출된 제2 서브 재배선 패턴 상에 외부 연결 단자가 부착될 수 있다. 외부 연결 단자는 예를 들면, 솔더볼 또는 범프일 수 있다. 도 4e를 참조하면, 캐리어(도 4d의 11)을 제거하고, 쏘잉(sawing) 공정을 통해 반도체 패키지들을 개별 반도체 패키지로 개별화한다. 즉, 도 4d에 도시된 반도체 패키지는 스크라이브 레인(도 4d, SL)을 따라 절단되어, 복수 의 개별 반도체 패키지들로 분리될 수 있다. 도 5는 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10a)를 나타내는 단면도이다. 도 5에 도시된 반도체 패키지(10a)는 제1 패키지(100a)를 구성하는 제1 절연 패턴(140a) 및 제1 밀봉층(120a), 및 제2 패키지(200a) 를 구성하는 제2 절연 패턴(240a) 및 제2 밀봉층(220a)을 제외하고는, 도 1에 도시된 반도체 패키지와 대체 로 동일한 구성을 가질 수 있다. 도 5에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 도 5를 참조하면, 제1 패키지(100a)는 제1 반도체 칩의 측벽을 덮는 제1 밀봉층(120a)을 포함할 수 있다. 이때, 제1 밀봉층(120a)의 하면은 제1 반도체 칩의 하면과 동일 평면 상에 있을 수 있다. 제1 밀봉층(120a)은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제1 밀봉층(120a)은 감광성 물질을 포함할 수 있다. 예를 들어, 제1 밀봉층(120a)은 폴리이미드와 같은 폴리머 물질로 구성될 수 있다. 제1 패키지(100a)는 제1 재배선 구조체(130, 140a)를 포함할 수 있다. 제1 재배선 구조체(130, 140a)는 제1 재 배선 패턴 및 제1 절연 패턴(140a)을 포함할 수 있다. 제1 절연 패턴(140a)은 제1 반도체 칩 및 제1 밀봉층(120a) 상에 순차로 적층된 제1 서브 절연 패턴 및 제2 서브 절연 패턴을 포함할 수 있다. 제1 서브 절연 패턴은 제1 반도체 칩의 하면 및 제1 밀봉층(120a)의 하면 상에 마련되며, 제1 반도체 칩의 패드(110p)를 노출시키기 위한 개구부를 가질 수 있 다. 제2 서브 절연 패턴은 제1 서브 절연 패턴 상에 마련되며, 제1 서브 절연 패턴 상의 제1 서 브 재배선 패턴을 덮을 수 있다. 예시적인 실시예들에서, 제1 절연 패턴(140a)은 감광성 물질을 포함할 수 있다. 예를 들어, 제1 절연 패턴 (140a)은 폴리이미드와 같은 폴리머 물질로 구성될 수 있다. 또한, 예시적인 실시예들에서, 제1 절연 패턴 (140a)은 낮은 유전율(lok-k), 낮은 열팽창 계수(low-CTE), 및/또는 낮은 경화 온도(low cure temperature) 를 가지는 유전체로 이루어질 수 있다. 제1 재배선 패턴은 제1 서브 재배선 패턴 및 제2 서브 재배선 패턴을 포함할 수 있다. 제1 서브 재배선 패턴은 제1 서브 절연 패턴을 따라 연장될 수 있고, 제1 서브 절연 패턴의 개구부를 통 해 제1 반도체 칩의 패드(110p)에 연결될 수 있다. 또한, 제1 서브 재배선 패턴의 일부는 제1 서브 절연 패턴, 제1 밀봉층(120a), 및 제2 서브 절연 패턴을 통해 제2 재배선 패턴에 연결될 수 있 다. 도 5에 도시된 본 발명의 예시적인 실시예에서도, 제1 서브 재배선 패턴의 제1 부분의 두께는 관통홀 (120H)이 연장된 방향을 따라 일정하지 않은 크기를 가질 수 있다. 또한, 제1 서브 재배선 패턴의 제2 부 분의 두께는 일정한 크기를 가질 수 있다. 제2 패키지(200a)는 제2 반도체 칩(210a)의 측벽을 덮는 제2 밀봉층(220a)을 포함할 수 있다. 이때, 제2 밀봉층 (220a)의 하면은 제2 반도체 칩의 하면과 동일 평면 상에 있을 수 있다. 예시적인 실시예들에서, 제2 밀봉층(220a)은 EMC로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 제2 패키지(200a)는 제2 재배선 구조체(230, 240a)를 포함할 수 있다. 제2 재배선 구조체(230, 240a)는 제2 재 배선 패턴 및 제2 절연 패턴(240a)을 포함할 수 있다. 제2 절연 패턴(240a)은 제2 반도체 칩(210a) 및 제2 밀봉층(220a) 상에 순차로 적층된 제1 서브 절연 패턴 및 제2 서브 절연 패턴을 포함할 수 있다. 제1 서브 절연 패턴은 제2 반도체 칩(210a)의 하면 및 제2 밀봉층(220a)의 하면 상에 마련되며, 제2 반도체 칩(210a)의 패드(210p)를 노출시키기 위한 개구부를 가질 수 있다. 제2 서브 절연 패턴은 제1 서브 절연 패턴 상에 마련되며, 제1 서브 절연 패턴 상의 제2 재배선 패턴을 덮을 수 있다. 예시적인 실시예들에서, 제2 절연 패턴(240a)은 감광성 물질을 포함할 수 있다. 예를 들어, 제2 절연 패턴 (240a)은 폴리이미드와 같은 폴리머 물질로 구성될 수 있다. 또한, 예시적인 실시예들에서, 제2 절연 패턴 (240a)은 낮은 유전율 특성, 낮은 열팽창 계수 특성, 및/또는 낮은 경화 온도 특성을 가지는 유전체로 이루어질 수 있다. 도 6은 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10b)를 나타내는 단면도이다. 도 6에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 도 6을 참조하면, 반도체 패키지(10b)는 제1 패키지(100b) 및 제2 패키지(200b)를 포함할 수 있다. 반도체 패키 지(10b)는 예를 들면, 제2 패키지(200b)가 제1 패키지(100b) 상에 부착된 PoP 형태인 반도체 패키지일 수 있다. 제1 패키지(100b)는 예를 들면, FOWLP 형태인 반도체 패키지일 수 있다. 제1 패키지(100b)는 복수의 반도체 칩(111, 113)을 포함할 수 있다. 예를 들어, 제1 패키지(100b)는 수평으로 이격된 제1 하부 반도체 칩 및 제2 하부 반도체 칩을 포함할 수 있다. 예시적인 실시에들에서, 제1 하부 반도체 칩 및 제2 하부 반도체 칩은 동종의 반도체 칩일 수 있다. 또는, 예시적인 실시예들에서, 제1 하부 반도체 칩 및 제2 하부 반도체 칩은 이종의 반도체 칩일 수 있다. 제1 패키지(100b)는 제1 하부 반도체 칩의 적어도 일부 및 제2 하부 반도체 칩의 적어도 일부를 덮는 제1 밀봉층을 포함할 수 있다. 제1 밀봉층은 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 제1 밀봉층은 감광성 물질, 예를 들어 폴리이미드와 같은 폴리머 물질로 구성될 수 있다. 제2 패키지(200b)는 복수의 반도체 칩(211, 213)을 포함할 수 있다. 예를 들어, 제2 패키지(200b)는 수평으로 이격된 제1 상부 반도체 칩 및 제2 상부 반도체 칩을 포함할 수 있다. 예시적인 실시에들에서, 제1 상부 반도체 칩 및 제2 상부 반도체 칩은 동종의 반도체 칩일 수 있다. 또는, 예시적인 실시예들에서, 제1 상부 반도체 칩 및 제2 상부 반도체 칩은 이종의 반도체 칩일 수 있다. 나아가, 예시적인 실시예들에서, 제2 패키지(200b)는 신호 처리 등의 기능을 수행하는 다양한 회로 소자들, 예 를 들어 수동 소자 등이 패키징된 시스템 인 패키지(system in package) 형태의 반도체 패키지일 수 있다. 제2 패키지(200b)는 제1 상부 반도체 칩의 적어도 일부 및 제2 상부 반도체 칩의 적어도 일부를 덮는 제2 밀봉층(220b)을 포함할 수 있다. 제2 밀봉층(220b)은 제1 상부 반도체 칩과 제2 상부 반도체 칩 사이에 충진될 수 있다. 예시적인 실시예들에서, 제2 밀봉층(220b)은 EMC로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 도 6에 도시된 본 발명의 예시적인 실시예에서도, 제1 서브 재배선 패턴의 제1 부분의 두께는 관통홀 (120H)이 연장된 방향을 따라 일정하지 않은 크기를 가질 수 있다. 또한, 제1 서브 재배선 패턴의 제2 부 분의 두께는 일정한 크기를 가질 수 있다. 도 7a 내지 도 7f는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 7a 내지 도 7f에서는, 도 6에 도시된 반도체 패키지(10b)의 제조 방법을 설명하기로 한다. 도 7a를 참조하면, 지지 기판 상에 제1 상부 반도체 칩 및 제2 상부 반도체 칩을 배치한다. 이어 서, 지지 기판 상에, 제1 상부 반도체 칩 및 제2 상부 반도체 칩을 덮는 제2 밀봉층(220b)을 형 성한다. 예시적인 실시예들에서, 제2 밀봉층(220b)은 EMC를 포함할 수 있다. 또는, 예시적인 실시예들에서, 제2 밀봉층(220b)은 도 4a의 제2 밀봉층과 같이, 감광성 물질을 포함하는 절연막을 포함할 수도 있다. 도 7b를 참조하면, 도 7a의 결과물에서 지지 기판을 제거하고, 상기 결과물을 뒤집어 캐리어 상에 배치 한다. 이후, 제2 밀봉층(220b), 제1 상부 반도체 칩, 및 제2 상부 반도체 칩 상에 제2 재배선 구조체(230, 240a)를 형성한다. 제2 재배선 구조체(230, 240a)를 형성하기 위하여, 제1 서브 절연 패턴, 제2 재배선 패 턴, 및 제2 서브 절연 패턴을 순차적으로 형성할 수 있다. 좀 더 구체적으로, 제1 서브 절연 패턴 은 제1 상부 반도체 칩 및 제2 상부 반도체 칩 상에 절연막을 형성하고, 상기 절연막의 일부를 제거하여 제1 상부 반도체 칩의 패드(211p), 및 제2 상부 반도체 칩의 패드(213p)를 노출시키기 위한 개구부를 형성할 수 있다. 제1 서브 절연 패턴을 형성한 이후, 제1 서브 절연 패턴 상에 제2 재배선 패턴을 형성한다. 예를 들어, 제2 재배선 패턴은 시드막 형성 공정, 마스크 공정, 및 전기 도금 공정 을 통해 형성될 수 있다. 제2 재배선 패턴을 형성한 이후, 제1 서브 절연 패턴 상에 제2 재배선 패턴 을 덮는 제2 서브 절연 패턴을 형성할 수 있다. 상기 제2 서브 절연 패턴은 제2 재배선 패턴 의 일부를 노출시키기 위한 개구부(243H)를 가지도록 형성될 수 있다. 도 7c를 참조하면, 제2 서브 절연 패턴 상에 제1 하부 반도체 칩 및 제2 하부 반도체 칩을 배치 한다. 제1 하부 반도체 칩과 제2 절연 패턴(240a) 사이 및 제2 하부 반도체 칩과 제2 서브 절연 패턴 사이에는, 제1 하부 반도체 칩 및 제2 하부 반도체 칩을 고정하기 위한 접착층이 마련될 수 있다. 제1 하부 반도체 칩 및 제2 하부 반도체 칩을 형성한 이후, 제1 하부 반도체 칩 및 제2 하부 반 도체 칩을 덮는 제1 밀봉층을 형성할 수 있다. 상기 제1 밀봉층은 도 4b에서 설명한 것과 유사 한 방법을 통해, 제1 밀봉층을 수직으로 관통하는 관통홀(120H)을 가지고, 제1 하부 반도체 칩의 패 드(111p) 및 제2 하부 반도체 칩의 패드(113p)를 노출시키는 개구부를 가지도록 형성될 수 있다. 도 7d 및 도 7e를 참조하면, 제1 밀봉층, 제1 하부 반도체 칩 및 제2 하부 반도체 칩 상에 제1 재배선 구조체(130, 140)를 형성할 수 있다. 구체적으로, 우선 도 7d에 도시된 바와 같이 제1 재배선 구조체 (130, 140)을 형성하기 위하여, 도 4c에서 설명한 것과 유사한 방법을 통해, 제1 서브 재배선 패턴을 형성 할 수 있다. 이후, 도 7e에 도시된 바와 같이, 제1 서브 재배선 패턴 상에 제1 절연 패턴, 및 제2 서 브 재배선 패턴을 순차적으로 형성할 수 있다. 이후, 도 4d에서 설명한 것과 유사한 방법을 통해, 제1 절 연 패턴 상의 보호층 및 상기 보호층에 부착된 외부 연결 단자를 형성할 수 있다. 도 7f를 참조하면, 캐리어(도 7e의 11)을 제거하고, 도 7e에 도시된 반도체 패키지를 스크라이브 레인(도 7e, SL)을 따라 절단하여, 도 7e의 반도체 패키지를 복수의 개별 반도체 패키지들로 개별화할 수 있다. 도 8은 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10c)를 나타내는 단면도이다. 도 8에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 도 8을 참조하면, 반도체 패키지(10c)는 수직 방향으로 적층된 제1 패키지, 제2 패키지, 제3 패키지 , 및 제4 패키지를 포함할 수 있다. 제1 패키지, 제2 패키지, 제3 패키지, 및 제4 패키지는 각각 FOWLP 형태의 반도체 패키지일 수 있다. 제1 패키지는 제1 반도체 칩, 제1 밀봉층, 및 제1 재배선 구조체(313, 314)을 포함할 수 있고, 제2 패키지는 제2 반도체 칩, 제2 밀봉층, 및 제2 재배선 구조체(323, 324)을 포함할 수 있고, 제3 패키지는 제3 반도체 칩, 제3 밀봉층, 및 제3 재배선 구조체(333, 334)을 포함할 수 있다. 예를 들어, 제1 패키지, 제2 패키지, 및 제3 패키지는 앞서 도 1을 참조하여 설명한 제1 패키지 (도 1의 100)와 유사한 기술적 특징을 가질 수 있으므로, 상세한 설명은 생략한다. 제4 패키지는 제4 반도체 칩, 제4 밀봉층, 및 제4 재배선 구조체(343, 344)을 포함할 수 있다. 예를 들어, 제4 패키지는 앞서 도 1을 참조하여 설명한 제2 패키지(도 1의 200)와 유사한 기술적 특징을 가질 수 있으므로, 상세한 설명은 생략한다. 제1 패키지의 제1 반도체 칩, 제2 패키지의 제2 반도체 칩, 제3 패키지의 제3 반도 체 칩, 및 제4 패키지의 제4 반도체 칩은 동종의 반도체 칩일 수 있고, 또는 이종의 반도체 칩 일 수도 있다. 본 발명의 예시적인 실시예들에서, 제1 내지 제4 반도체 칩(311, 321, 323, 324) 사이의 전기적 연결은 제1 밀 봉층 및 제2 절연 패턴을 관통하여 연장된 제1 패키지의 제1 재배선 패턴, 제2 밀봉층 및 제3 절연 패턴을 관통하여 연장된 제2 패키지의 제2 재배선 패턴, 및 제3 밀봉층 및 제4 절연 패턴을 관통하여 연장된 제3 패키지의 제3 재배선 패턴, 및 제4 패키지의 제4재배선 패턴을 통해 구현될 수 있다. 제1 내지 제4 패키지(310, 320, 330, 340)는 휘어짐에 취약한 패키지 간 연결 단자 없이 전기적으로 연결될 수 있으므로, 반도체 패키지(10c)의 신뢰성이 보다 향상될 수 있다. 또한, 패키지간 연결 단자 없이 다수의 패키지가 적층될 수 있으므로, 보다 박형화된 반도체 패키지(10c)를 제 조할 수 있다. 도 8에 도시된 본 발명의 예시적인 실시예에서도, 재배선 패턴들(313, 323, 333)의 제1 부분의 두께는 관통홀 (120H)이 연장된 방향을 따라 일정하지 않은 크기를 가질 수 있다. 또한, 재배선 패턴들(313, 323, 333)의 제2 부분의 두께는 일정한 크기를 가질 수 있다. 도 9는 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10d)를 나타내는 단면도이다. 도 9에 있어서, 앞서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 도 9를 참조하면, 반도체 패키지(10d)는 수직 방향으로 적층된 제1 패키지, 제2 패키지, 제3 패키지 , 및 제4 패키지를 포함할 수 있다. 예를 들어, 제1 내지 제4 패키지(310, 320, 330, 340)는 앞서 도 8을 참조하여 설명된 반도체 패키지(10c)와 유사한 기술적 특징을 가질 수 있으므로, 상세한 설명은 생략한 다. 반도체 패키지(10d)는 수직 방향으로 적층된 제1 패키지, 제2 패키지, 제3 패키지, 및 제4 패키 지의 적어도 일부를 덮는 전자파 차폐층을 포함할 수 있다. 예를 들어, 도시된 바와 같이, 전자파 차 폐층은 제1 패키지의 측벽, 제2 패키지의 측벽, 제3 패키지의 측벽, 제4 패키지의 측 벽 및 상면을 덮을 수 있다. 전자파 차폐층은 전자파 간섭(EMI: Electro Magnetic Interference)을 차폐 (shield) 차폐함으로써, EMI로 인한 반도체 패키지(10d)의 성능 저하를 방지할 수 있다. 예를 들어, 전자파 차폐층을 형성하기 위하여, 화학 기상 증착(chemical vapor deposition), 무전해 도금 (electroless plating), 전해 도금(electrolytic plating), 스프레잉(spraying), 스퍼터링(sputtering) 등의 방법을 이용하여 제1 내지 제4 패키지(310, 320, 330, 340)를 덮는 도전성 물질막을 형성할 수 있다. 전자파 차 폐층은, 예를 들어 구리(Cu), 은(Ag), 백금(Pt) 등의 도전성 물질을 포함할 수 있다. 반도체 패키지(10d)는 제1 내지 제4 패키지(310, 320, 330, 340)를 덮고 있는 전자파 차폐층을 덮는 외부 밀봉층을 포함할 수 있다. 예시적인 실시예들에서, 외부 밀봉층은 반도체 패키지(10d)의 방열 특성이 향상되도록, 열전도도가 우수한 물질을 포함할 수 있다. 반도체 패키지(10d)는 제1 패키지의 하면 및 외부 밀봉층의 하면 상에 마련된 하부 도전층 및 열전도 필름을 포함할 수 있다. 하부 도전층은 제1 패키지의 제1 절연 패턴의 표면, 외부 밀봉층의 표면, 및/또는 제1 패 키지와 외부 밀봉층 사이의 전자파 차폐층의 표면을 따라 연장될 수 있다. 하부 도전층의 일부는 제1 절연 패턴을 따라 연장되며, 제1 절연 패턴의 개구부를 통해 제1 패 키지의 제1 재배선 패턴에 연결될 수 있다. 또한, 하부 도전층의 일부는 전자파 차폐층에 연결되며, 전자파 차폐층으로 입사된 전자파를 접 지시키기 위한 전기적 경로로 기능할 수 있다. 예를 들어, 하부 도전층은 도전성 물질을 포함할 수 있다. 예를 들어, 하부 도전층은 비저항이 낮은 물질, 예를 들어 구리(Cu)를 포함할 수 있다. 열전도 필름은 제1 패키지의 제1 절연 패턴의 표면, 외부 밀봉층의 표면, 및/또는 제1 패 키지와 외부 밀봉층 사이의 전자파 차폐층의 표면 상에 마련될 수 있다. 열전도 필름은 하 부 도전층을 덮되, 하부 도전층의 일부를 노출시키는 개구부를 포함할 수 있다. 예를 들어, 열전도 필름은 열전도도가 우수한 절연 물질을 포함할 수 있다. 도 9에 도시된 본 발명의 예시적인 실시예에서도, 재배선 패턴들(313, 323, 333)의 제1 부분의 두께는 관통홀 (120H)이 연장된 방향을 따라 일정하지 않은 크기를 가질 수 있다. 또한, 재배선 패턴들(313, 323, 333)의 제2 부분의 두께는 일정한 크기를 가질 수 있다. 도 10a는 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10e)를 나타내는 단면도이다. 도 10b는 도 10a의 10B-10B'선에 따른 반도체 패키지(10e)를 나타내는 단면도이다.도 10a 및 도 10b를 참조하면, 반도체 패키지(10e)는 반도체 칩 및 수동 부품을 포함할 수 있다. 반 도체 패키지(10e)는 반도체 칩 및 수동 부품 등이 팬-아웃 방식으로 패키징된 시스템 인 패키지일 수 있다. 예시적인 실시예들에서, 반도체 칩은 로직 칩일 수 있다. 예를 들어, 반도체 칩은 인공지능 프로세서 일 수 있다. 또는, 반도체 칩은 CPU, MPU, GPU 또는 AP일 수 있다. 또는, 예시적인 실시예들에서, 반도체 칩은 메모리 반도체 칩일 수도 있다. 예시적인 실시예들에서, 수동 부품은 집적 수동 소자(IPD: Integrated Passive Device)를 포함할 수 있다. 집적 수동 소자는, 예를 들어 실리콘 기판에 마련된 다양한 종류의 수동 소자를 포함할 수 있다. 예시적인 실시예들에서, 수동 부품은 반도체 칩을 수용할 수 있는 캐비티를 가지는 기판에 형성된 다 양한 종류의 수동 소자를 포함할 수 있다. 예를 들어, 도 10b에 도시된 것과 같이, 수동 부품은 반도체 칩 을 포위하는 링 형상을 가질 수 있다. 또는, 다른 예시적인 실시예들에서, 반도체 패키지(10e)는 서로 이격된 복수의 수동 부품을 포함할 수도 있다. 반도체 패키지(10e)는 반도체 칩 및 수동 부품이 일체화되도록, 반도체 칩 및 수동 부품을 몰딩하는 밀봉층을 포함할 수 있다. 밀봉층은 반도체 칩의 적어도 일부 및 수동 부품의 적 어도 일부를 덮을 수 있다. 예를 들어, 밀봉층은 반도체 칩의 측벽 및 반도체 칩의 패드(411p) 가 마련된 반도체 칩의 하면을 덮을 수 있고, 수동 부품의 측벽 및 수동 부품의 패드(413p)가 마련된 수동 부품의 하면을 덮을 수 있다. 반도체 패키지(10e)는 재배선 구조체(430, 440)를 포함할 수 있다. 재배선 구조체는 재배선 패턴 및 절연 패턴을 포함할 수 있다. 재배선 패턴은 반도체 칩의 패드(411p)를 외부 연결 단자에 전기적으로 연결할 수 있고, 수동 부품의 패드(413p)를 외부 연결 단자에 전기적으로 연결할 수 있다. 재배선 패턴은 복수의 서브 재배선 패턴으로 이루어질 수 있으며, 서브 재배선 패턴은 다층 구조를 가질 수 있다. 예를 들어, 재 배선 패턴은 제1 서브 재배선 패턴 및 제2 서브 재배선 패턴을 포함할 수 있다. 제1 서브 재배 선 패턴은 밀봉층의 표면을 따라 연장할 수 있으며, 반도체 칩의 패드(411p)에 연결되고, 수동 부품의 패드(413p)에 연결될 수 있다. 또한, 제1 서브 재배선 패턴의 일부는 밀봉층을 관통하여 수직 방향으로 연장할 수 있다. 절연 패턴은 밀봉층의 하면 상에 마련되며, 제1 서브 재배선 패턴의 적어도 일부를 덮을 수 있 다. 절연 패턴 상에는 보호층이 형성될 수 있다. 보호층은 제2 서브 재배선 패턴을 덮되, 제2 서브 재배선 패턴의 일부분을 노출시킬 수 있다. 보호층에 의하여 노출되는 제2 서브 재배선 패턴 의 일부분에는 외부 연결 단자가 배치될 수 있다. 반도체 칩의 상면 및 수동 부품의 상면 상에는, 열전도 필름 및 방열판이 마련될 수 있다. 반도체 칩의 상면과 열전도 필름 사이에는 반도체 칩을 고정하기 위한 접착층이 마련될 수 있고, 수동 부품의 상면과 열전도 필름 사이에는 수동 부품을 고정하기 위한 접착층이 마련될 수 있다. 예시적인 실시예들에서, 상기 접착층(418, 419)는 반도체 칩에 대한 방열 및 수동 부품에 대한 방열 특성이 향상되도록, 열전도도가 우수한 물질을 포함할 수 있다. 도 11은 본 발명의 예시적인 실시예들에 따른 반도체 패키지(10f)를 나타내는 단면도이다. 도 11에 있어서, 앞 서 설명된 것과 동일한 설명은 생략하거나 간단히 한다. 도 11을 참조하면, 반도체 패키지(10f)는 하부 패키지 및 상부 패키지를 포함할 수 있다. 하부 패키 지는 도 10a 및 도 10b에 도시된 반도체 패키지(10e)와 대체로 동일한 구성을 가질 수 있고, 상부 패키지 는 도 9에 도시된 반도체 패키지(10d)와 대체로 동일한 구성을 가질 수 있으므로, 하부 패키지 및 상 부 패키지에 대한 상세한 설명은 생략하도록 한다. 도 11에 도시된 것과 같이, 하부 패키지에 마련된 제1 서브 재배선 패턴은 하부 패키지의 밀봉 층 및 열전도 필름을 관통하여 연장할 수 있으며, 하부 도전층에 연결될 수 있다. 즉, 하부 패키지의 반도체 칩과 상부 패키지의 반도체 칩들(311, 321, 331, 341)은 하부 패키지의 재 배선 패턴, 상부 패키지의 하부 도전층, 및 상부 패키지의 제1 내지 제4 재배선 패턴(313, 323, 333, 343)을 통해 연결될 수 있다. 예시적인 실시예들에서, 하부 패키지의 반도체 칩은 인공지능 프로세서이고, 상부 패키지의 반 도체 칩들(311, 321, 331, 341)은 하부 패키지의 반도체 칩과 전기적 신호를 송수신하도록 구성된 메 모리 반도체 칩일 수 있다. 본 발명의 예시적인 실시예들에서, 하부 패키지와 상부 패키지는 휘어짐에 취약한 패키지간 연결 단 자 없이 전기적으로 연결될 수 있으므로, 반도체 패키지(10f)의 신뢰성이 보다 향상될 수 있다. 또한, 패키지간 연결 단자 없이 다수의 패키지가 적층될 수 있으므로, 보다 박형화된 반도체 패키지(10f)를 제조할 수 있다. 본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다."}
{"patent_id": "10-2022-0165971", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 2는 도 1의 A부분을 확대한 단면도이다. 도 3은 본 발명의 예시적인 실시예에 따른 반도체 패키지의 여러가지 모습을 나타낸 도면이다. 도 4a 내지 도 4e는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 5는 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 6은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 7a 내지 도 7f는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 8은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 9는 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 10a는 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 10b는 도 10a의 10B-10B'선에 따른 반도체 패키지를 나타내는 단면도이다. 도 11은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다."}
