Датотека fir_filter_verilog је шема фир филтра израђена тако да се покреће у верилогу, превасходно да би се
тестирале компоненте и њихови излази.

Датотека fir_filter_spice је шема фитра израђена наменски за израду layout-a. Свака компонента је израђена помоћу транзистора n_fet_01v8 и p_fet_01v8 из пакета sky130_fd_sc_hd, и коришћењем софтвера magic направљен је и layout за сваку компоненту коришћену у изради фир филтра. Такође је проверена сличност шеме и layout-a тако да се у потпуности подударају.

Коришћен је Verilog због лакшег посматрања самог сигнала(како улаза тако и излаза) пошто се ради о 8-bit сигналу.

Замисао је да сигнали А, B i C представљају x(n),x(n-4) i  x(n-2) редом,и тако да се кроз низ операција имплементира фунцкија 
y= x(n)*0,296875 + x(n-2)*0,59375 + x(n-4)*0,29687.

У фолдеру projekat_verilog дате су слике компоненти као и улазни и излазни сигнали произвољног сигнала.

Такође нека идеја при самој изради је да се подразумева да у једном такту узима све три компоненте из оригиналног сигнала.


За лакше сналажење (projekat FIR filter\projekat_spice\xschem\fir_filter_spice.sch) је шема фир филтра док 
(projekat FIR filter\projekat_spice\layout\fir\fir.mag) је layout,такође у истом фолдеру се налази и lvs излаз. 

 


