Simulator report for main
Mon Mar 16 00:30:57 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ALTSYNCRAM
  6. |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ALTSYNCRAM
  7. Coverage Summary
  8. Complete 1/0-Value Coverage
  9. Missing 1-Value Coverage
 10. Missing 0-Value Coverage
 11. Simulator INI Usage
 12. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 468 nodes    ;
; Simulation Coverage         ;      61.54 % ;
; Total Number of Transitions ; 4185         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                 ;
+--------------------------------------------------------------------------------------------+---------------------------------------+---------------+
; Option                                                                                     ; Setting                               ; Default Value ;
+--------------------------------------------------------------------------------------------+---------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                            ; Timing        ;
; Start time                                                                                 ; 0 ns                                  ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                   ;               ;
; Vector input source                                                                        ; C:/Users/kaike/Desktop/FPGA2/main.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                    ; On            ;
; Check outputs                                                                              ; Off                                   ; Off           ;
; Report simulation coverage                                                                 ; On                                    ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                    ; On            ;
; Display missing 1-value coverage report                                                    ; On                                    ; On            ;
; Display missing 0-value coverage report                                                    ; On                                    ; On            ;
; Detect setup and hold time violations                                                      ; Off                                   ; Off           ;
; Detect glitches                                                                            ; Off                                   ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                   ; Off           ;
; Generate Signal Activity File                                                              ; Off                                   ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                   ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                   ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                    ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                            ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                   ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                   ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                  ; Auto          ;
+--------------------------------------------------------------------------------------------+---------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+---------------------------------------------------------------------------------------------+
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ALTSYNCRAM ;
+---------------------------------------------------------------------------------------------+
Please refer to fitter text-based report (*.fit.rpt) to view logical memory report content in ASCII.


+---------------------------------------------------------------------------------------------------------------+
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ALTSYNCRAM ;
+---------------------------------------------------------------------------------------------------------------+
Please refer to fitter text-based report (*.fit.rpt) to view logical memory report content in ASCII.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      61.54 % ;
; Total nodes checked                                 ; 468          ;
; Total output ports checked                          ; 468          ;
; Total output ports with complete 1/0-value coverage ; 288          ;
; Total output ports with no 1/0-value coverage       ; 154          ;
; Total output ports with no 1-value coverage         ; 167          ;
; Total output ports with no 0-value coverage         ; 167          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                       ; Output Port Name                                                                                          ; Output Port Type ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+
; |main|SW0                                                                                                       ; |main|SW0                                                                                                 ; out              ;
; |main|SW1                                                                                                       ; |main|SW1                                                                                                 ; out              ;
; |main|clk_main                                                                                                  ; |main|clk_main                                                                                            ; out              ;
; |main|H0[0]                                                                                                     ; |main|H0[0]                                                                                               ; pin_out          ;
; |main|H0[1]                                                                                                     ; |main|H0[1]                                                                                               ; pin_out          ;
; |main|H0[2]                                                                                                     ; |main|H0[2]                                                                                               ; pin_out          ;
; |main|H0[3]                                                                                                     ; |main|H0[3]                                                                                               ; pin_out          ;
; |main|H1[0]                                                                                                     ; |main|H1[0]                                                                                               ; pin_out          ;
; |main|H1[1]                                                                                                     ; |main|H1[1]                                                                                               ; pin_out          ;
; |main|H1[2]                                                                                                     ; |main|H1[2]                                                                                               ; pin_out          ;
; |main|H1[3]                                                                                                     ; |main|H1[3]                                                                                               ; pin_out          ;
; |main|HX0[0]                                                                                                    ; |main|HX0[0]                                                                                              ; pin_out          ;
; |main|HX0[1]                                                                                                    ; |main|HX0[1]                                                                                              ; pin_out          ;
; |main|HX0[2]                                                                                                    ; |main|HX0[2]                                                                                              ; pin_out          ;
; |main|HX0[3]                                                                                                    ; |main|HX0[3]                                                                                              ; pin_out          ;
; |main|HX1[0]                                                                                                    ; |main|HX1[0]                                                                                              ; pin_out          ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~0                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~0                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~1                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~1                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~2                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~2                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S[3]                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B7|S[3]                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~5                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~5                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~6                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~6                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S[2]                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B7|S[2]                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~8                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~8                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~9                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~9                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~10                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~10                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~11                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~11                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S[1]                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B7|S[1]                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~14                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~14                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~15                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~15                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~16                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~16                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S[0]                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B7|S[0]                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~8                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~8                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~9                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~9                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~10                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~10                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S[1]                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B5|S[1]                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~14                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~14                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~15                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~15                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S[0]                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B5|S[0]                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~14                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~14                                                                     ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S[0]                                                                           ; |main|bin_bcd:SEGMENTOS|bloco:B3|S[0]                                                                     ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~0                                                                                ; |main|bin_bcd:H0123|bloco:B7|S~0                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~1                                                                                ; |main|bin_bcd:H0123|bloco:B7|S~1                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~2                                                                                ; |main|bin_bcd:H0123|bloco:B7|S~2                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S[3]                                                                               ; |main|bin_bcd:H0123|bloco:B7|S[3]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~4                                                                                ; |main|bin_bcd:H0123|bloco:B7|S~4                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~5                                                                                ; |main|bin_bcd:H0123|bloco:B7|S~5                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~6                                                                                ; |main|bin_bcd:H0123|bloco:B7|S~6                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S[2]                                                                               ; |main|bin_bcd:H0123|bloco:B7|S[2]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~8                                                                                ; |main|bin_bcd:H0123|bloco:B7|S~8                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~9                                                                                ; |main|bin_bcd:H0123|bloco:B7|S~9                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~10                                                                               ; |main|bin_bcd:H0123|bloco:B7|S~10                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~11                                                                               ; |main|bin_bcd:H0123|bloco:B7|S~11                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S[1]                                                                               ; |main|bin_bcd:H0123|bloco:B7|S[1]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~13                                                                               ; |main|bin_bcd:H0123|bloco:B7|S~13                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~14                                                                               ; |main|bin_bcd:H0123|bloco:B7|S~14                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~15                                                                               ; |main|bin_bcd:H0123|bloco:B7|S~15                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S~16                                                                               ; |main|bin_bcd:H0123|bloco:B7|S~16                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B7|S[0]                                                                               ; |main|bin_bcd:H0123|bloco:B7|S[0]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~5                                                                                ; |main|bin_bcd:H0123|bloco:B6|S~5                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~6                                                                                ; |main|bin_bcd:H0123|bloco:B6|S~6                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S[2]                                                                               ; |main|bin_bcd:H0123|bloco:B6|S[2]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~8                                                                                ; |main|bin_bcd:H0123|bloco:B6|S~8                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~10                                                                               ; |main|bin_bcd:H0123|bloco:B6|S~10                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S[1]                                                                               ; |main|bin_bcd:H0123|bloco:B6|S[1]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~13                                                                               ; |main|bin_bcd:H0123|bloco:B6|S~13                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~14                                                                               ; |main|bin_bcd:H0123|bloco:B6|S~14                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~15                                                                               ; |main|bin_bcd:H0123|bloco:B6|S~15                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S[0]                                                                               ; |main|bin_bcd:H0123|bloco:B6|S[0]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~0                                                                                ; |main|bin_bcd:H0123|bloco:B5|S~0                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~1                                                                                ; |main|bin_bcd:H0123|bloco:B5|S~1                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S[3]                                                                               ; |main|bin_bcd:H0123|bloco:B5|S[3]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~4                                                                                ; |main|bin_bcd:H0123|bloco:B5|S~4                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~5                                                                                ; |main|bin_bcd:H0123|bloco:B5|S~5                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~6                                                                                ; |main|bin_bcd:H0123|bloco:B5|S~6                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S[2]                                                                               ; |main|bin_bcd:H0123|bloco:B5|S[2]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~8                                                                                ; |main|bin_bcd:H0123|bloco:B5|S~8                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~10                                                                               ; |main|bin_bcd:H0123|bloco:B5|S~10                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~11                                                                               ; |main|bin_bcd:H0123|bloco:B5|S~11                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S[1]                                                                               ; |main|bin_bcd:H0123|bloco:B5|S[1]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~13                                                                               ; |main|bin_bcd:H0123|bloco:B5|S~13                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~14                                                                               ; |main|bin_bcd:H0123|bloco:B5|S~14                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~15                                                                               ; |main|bin_bcd:H0123|bloco:B5|S~15                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S[0]                                                                               ; |main|bin_bcd:H0123|bloco:B5|S[0]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~8                                                                                ; |main|bin_bcd:H0123|bloco:B4|S~8                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~10                                                                               ; |main|bin_bcd:H0123|bloco:B4|S~10                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~14                                                                               ; |main|bin_bcd:H0123|bloco:B4|S~14                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S[0]                                                                               ; |main|bin_bcd:H0123|bloco:B4|S[0]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~0                                                                                ; |main|bin_bcd:H0123|bloco:B3|S~0                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~1                                                                                ; |main|bin_bcd:H0123|bloco:B3|S~1                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S[3]                                                                               ; |main|bin_bcd:H0123|bloco:B3|S[3]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~5                                                                                ; |main|bin_bcd:H0123|bloco:B3|S~5                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~6                                                                                ; |main|bin_bcd:H0123|bloco:B3|S~6                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S[2]                                                                               ; |main|bin_bcd:H0123|bloco:B3|S[2]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~8                                                                                ; |main|bin_bcd:H0123|bloco:B3|S~8                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~10                                                                               ; |main|bin_bcd:H0123|bloco:B3|S~10                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S[1]                                                                               ; |main|bin_bcd:H0123|bloco:B3|S[1]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~13                                                                               ; |main|bin_bcd:H0123|bloco:B3|S~13                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~14                                                                               ; |main|bin_bcd:H0123|bloco:B3|S~14                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~15                                                                               ; |main|bin_bcd:H0123|bloco:B3|S~15                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S[0]                                                                               ; |main|bin_bcd:H0123|bloco:B3|S[0]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~2                                                                                ; |main|bin_bcd:H0123|bloco:B2|S~2                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S[3]                                                                               ; |main|bin_bcd:H0123|bloco:B2|S[3]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~8                                                                                ; |main|bin_bcd:H0123|bloco:B2|S~8                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~10                                                                               ; |main|bin_bcd:H0123|bloco:B2|S~10                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S[1]                                                                               ; |main|bin_bcd:H0123|bloco:B2|S[1]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~13                                                                               ; |main|bin_bcd:H0123|bloco:B2|S~13                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~14                                                                               ; |main|bin_bcd:H0123|bloco:B2|S~14                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~15                                                                               ; |main|bin_bcd:H0123|bloco:B2|S~15                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~16                                                                               ; |main|bin_bcd:H0123|bloco:B2|S~16                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S[0]                                                                               ; |main|bin_bcd:H0123|bloco:B2|S[0]                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~8                                                                                ; |main|bin_bcd:H0123|bloco:B1|S~8                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~9                                                                                ; |main|bin_bcd:H0123|bloco:B1|S~9                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~10                                                                               ; |main|bin_bcd:H0123|bloco:B1|S~10                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~14                                                                               ; |main|bin_bcd:H0123|bloco:B1|S~14                                                                         ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S[0]                                                                               ; |main|bin_bcd:H0123|bloco:B1|S[0]                                                                         ; out0             ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[0]                   ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a1                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[1]                   ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a2                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[2]                   ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a3                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[3]                   ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a4                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[4]                   ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a5                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[5]                   ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a6                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[6]                   ; portadataout0    ;
; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S5|S                                                    ; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S5|S                                              ; out0             ;
; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S4|S                                                    ; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S4|S                                              ; out0             ;
; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S4|Cout~0                                               ; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S4|Cout~0                                         ; out0             ;
; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S3|S                                                    ; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S3|S                                              ; out0             ;
; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S3|Cout~0                                               ; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S3|Cout~0                                         ; out0             ;
; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S2|S                                                    ; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S2|S                                              ; out0             ;
; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S2|Cout~0                                               ; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S2|Cout~0                                         ; out0             ;
; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S1|S                                                    ; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S1|S                                              ; out0             ;
; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S1|Cout~0                                               ; |main|contador8bit:CONTADOR|somador8bit:SUM|somador1bit:S1|Cout~0                                         ; out0             ;
; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                  ; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                            ; regout           ;
; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                  ; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                            ; regout           ;
; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                  ; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                            ; regout           ;
; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                  ; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                            ; regout           ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M5|Saida~0                                                       ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M5|Saida~0                                                 ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M5|Saida                                                         ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M5|Saida                                                   ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M4|Saida~0                                                       ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M4|Saida~0                                                 ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M4|Saida~1                                                       ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M4|Saida~1                                                 ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M4|Saida                                                         ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M4|Saida                                                   ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M3|Saida~0                                                       ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M3|Saida~0                                                 ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M3|Saida~1                                                       ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M3|Saida~1                                                 ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M3|Saida                                                         ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M3|Saida                                                   ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M2|Saida~0                                                       ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M2|Saida~0                                                 ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M2|Saida~1                                                       ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M2|Saida~1                                                 ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M2|Saida                                                         ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M2|Saida                                                   ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M1|Saida~0                                                       ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M1|Saida~0                                                 ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M1|Saida~1                                                       ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M1|Saida~1                                                 ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M1|Saida                                                         ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M1|Saida                                                   ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M0|Saida~0                                                       ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M0|Saida~0                                                 ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M0|Saida~1                                                       ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M0|Saida~1                                                 ; out0             ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M0|Saida                                                         ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M0|Saida                                                   ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M3|Saida~1                                                                    ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M3|Saida~1                                                              ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M3|Saida                                                                      ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M3|Saida                                                                ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M2|Saida~1                                                                    ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M2|Saida~1                                                              ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M2|Saida                                                                      ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M2|Saida                                                                ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M1|Saida~0                                                                    ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M1|Saida~0                                                              ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M1|Saida~1                                                                    ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M1|Saida~1                                                              ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M1|Saida                                                                      ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M1|Saida                                                                ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M0|Saida~0                                                                    ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M0|Saida~0                                                              ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M0|Saida~1                                                                    ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M0|Saida~1                                                              ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M0|Saida                                                                      ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M0|Saida                                                                ; out0             ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[0] ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[1] ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[2] ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[3] ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[4] ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[5] ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[6] ; portadataout0    ;
; |main|fifo:FILA|ffd:FLIPFLOPD|qS                                                                                ; |main|fifo:FILA|ffd:FLIPFLOPD|qS                                                                          ; regout           ;
; |main|fifo:FILA|ffd:FLIPFLOPD|qS~0                                                                              ; |main|fifo:FILA|ffd:FLIPFLOPD|qS~0                                                                        ; out0             ;
; |main|fifo:FILA|comparador4bit:IGUALDADE|AUX0[1]                                                                ; |main|fifo:FILA|comparador4bit:IGUALDADE|AUX0[1]                                                          ; out0             ;
; |main|fifo:FILA|comparador4bit:IGUALDADE|AUX0[2]                                                                ; |main|fifo:FILA|comparador4bit:IGUALDADE|AUX0[2]                                                          ; out0             ;
; |main|fifo:FILA|comparador4bit:IGUALDADE|AUX0[3]                                                                ; |main|fifo:FILA|comparador4bit:IGUALDADE|AUX0[3]                                                          ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|somador8bit:SUM|somador1bit:S3|S                                          ; |main|fifo:FILA|contador8bit:TRAZEIRA|somador8bit:SUM|somador1bit:S3|S                                    ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|somador8bit:SUM|somador1bit:S2|S                                          ; |main|fifo:FILA|contador8bit:TRAZEIRA|somador8bit:SUM|somador1bit:S2|S                                    ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|somador8bit:SUM|somador1bit:S2|Cout~0                                     ; |main|fifo:FILA|contador8bit:TRAZEIRA|somador8bit:SUM|somador1bit:S2|Cout~0                               ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|somador8bit:SUM|somador1bit:S1|S                                          ; |main|fifo:FILA|contador8bit:TRAZEIRA|somador8bit:SUM|somador1bit:S1|S                                    ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|somador8bit:SUM|somador1bit:S1|Cout~0                                     ; |main|fifo:FILA|contador8bit:TRAZEIRA|somador8bit:SUM|somador1bit:S1|Cout~0                               ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                        ; |main|fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                  ; regout           ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                        ; |main|fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                  ; regout           ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                        ; |main|fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                  ; regout           ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M3|Saida~0                                             ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M3|Saida~0                                       ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M3|Saida~1                                             ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M3|Saida~1                                       ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M3|Saida                                               ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M3|Saida                                         ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M2|Saida~0                                             ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M2|Saida~0                                       ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M2|Saida~1                                             ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M2|Saida~1                                       ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M2|Saida                                               ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M2|Saida                                         ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M1|Saida~0                                             ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M1|Saida~0                                       ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M1|Saida~1                                             ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M1|Saida~1                                       ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M1|Saida                                               ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M1|Saida                                         ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M0|Saida~0                                             ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M0|Saida~0                                       ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M0|Saida~1                                             ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M0|Saida~1                                       ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M0|Saida                                               ; |main|fifo:FILA|contador8bit:TRAZEIRA|mux16x8:MUX|mux2x1:M0|Saida                                         ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|somador8bit:SUM|somador1bit:S3|S                                            ; |main|fifo:FILA|contador8bit:FRENTE|somador8bit:SUM|somador1bit:S3|S                                      ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|somador8bit:SUM|somador1bit:S2|S                                            ; |main|fifo:FILA|contador8bit:FRENTE|somador8bit:SUM|somador1bit:S2|S                                      ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|somador8bit:SUM|somador1bit:S2|Cout~0                                       ; |main|fifo:FILA|contador8bit:FRENTE|somador8bit:SUM|somador1bit:S2|Cout~0                                 ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|somador8bit:SUM|somador1bit:S1|S                                            ; |main|fifo:FILA|contador8bit:FRENTE|somador8bit:SUM|somador1bit:S1|S                                      ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|somador8bit:SUM|somador1bit:S1|Cout~0                                       ; |main|fifo:FILA|contador8bit:FRENTE|somador8bit:SUM|somador1bit:S1|Cout~0                                 ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                          ; |main|fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                    ; regout           ;
; |main|fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                          ; |main|fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                    ; regout           ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M2|Saida~0                                               ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M2|Saida~0                                         ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M2|Saida                                                 ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M2|Saida                                           ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M1|Saida~0                                               ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M1|Saida~0                                         ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M1|Saida~1                                               ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M1|Saida~1                                         ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M1|Saida                                                 ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M1|Saida                                           ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M0|Saida~0                                               ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M0|Saida~0                                         ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M0|Saida~1                                               ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M0|Saida~1                                         ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M0|Saida                                                 ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M0|Saida                                           ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|process_0~0                                                                         ; |main|fifo:FILA|mde_b:MOORE|process_0~0                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|process_0~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|process_0~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|process_0~2                                                                         ; |main|fifo:FILA|mde_b:MOORE|process_0~2                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|process_0~3                                                                         ; |main|fifo:FILA|mde_b:MOORE|process_0~3                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|process_0~4                                                                         ; |main|fifo:FILA|mde_b:MOORE|process_0~4                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|process_0~5                                                                         ; |main|fifo:FILA|mde_b:MOORE|process_0~5                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~0                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~0                                                             ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_next.writeMT~0                                                                    ; |main|fifo:FILA|mde_b:MOORE|y_next.writeMT~0                                                              ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~1                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~1                                                             ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_next~0                                                                            ; |main|fifo:FILA|mde_b:MOORE|y_next~0                                                                      ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.waitMT                                                                    ; |main|fifo:FILA|mde_b:MOORE|y_present.waitMT                                                              ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_present.writeMT                                                             ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|y_present.waiit                                                                     ; |main|fifo:FILA|mde_b:MOORE|y_present.waiit                                                               ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|y_present.wriite                                                                    ; |main|fifo:FILA|mde_b:MOORE|y_present.wriite                                                              ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_present.wriite2                                                             ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|y_present.reead                                                                     ; |main|fifo:FILA|mde_b:MOORE|y_present.reead                                                               ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|y_present.reead2                                                                    ; |main|fifo:FILA|mde_b:MOORE|y_present.reead2                                                              ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|rf_rd                                                                               ; |main|fifo:FILA|mde_b:MOORE|rf_rd                                                                         ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|rf_wr                                                                               ; |main|fifo:FILA|mde_b:MOORE|rf_wr                                                                         ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|front_inc                                                                           ; |main|fifo:FILA|mde_b:MOORE|front_inc                                                                     ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|rear_inc                                                                            ; |main|fifo:FILA|mde_b:MOORE|rear_inc                                                                      ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_next.readFull~0                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_next.readFull~0                                                             ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~2                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~2                                                             ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~3                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~3                                                             ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~4                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~4                                                             ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~5                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull~5                                                             ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_next.reead2_353                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_next.reead2_353                                                             ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.reead_376                                                                    ; |main|fifo:FILA|mde_b:MOORE|y_next.reead_376                                                              ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.reead~0                                                                      ; |main|fifo:FILA|mde_b:MOORE|y_next.reead~0                                                                ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.wriite2_399                                                                  ; |main|fifo:FILA|mde_b:MOORE|y_next.wriite2_399                                                            ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.wriite_422                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_next.wriite_422                                                             ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.wriite~0                                                                     ; |main|fifo:FILA|mde_b:MOORE|y_next.wriite~0                                                               ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.waiit_445                                                                    ; |main|fifo:FILA|mde_b:MOORE|y_next.waiit_445                                                              ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.writeMT_468                                                                  ; |main|fifo:FILA|mde_b:MOORE|y_next.writeMT_468                                                            ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.waitMT_491                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_next.waitMT_491                                                             ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_present~0                                                                         ; |main|fifo:FILA|mde_b:MOORE|y_present~0                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.waitMT~0                                                                  ; |main|fifo:FILA|mde_b:MOORE|y_present.waitMT~0                                                            ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|empty~2                                                                             ; |main|fifo:FILA|mde_b:MOORE|empty~2                                                                       ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.writeMT~0                                                                 ; |main|fifo:FILA|mde_b:MOORE|y_present.writeMT~0                                                           ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|WideOr0~0                                                                           ; |main|fifo:FILA|mde_b:MOORE|WideOr0~0                                                                     ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.waiit~0                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_present.waiit~0                                                             ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector9~0                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector9~0                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.wriite~0                                                                  ; |main|fifo:FILA|mde_b:MOORE|y_present.wriite~0                                                            ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|WideOr0~1                                                                           ; |main|fifo:FILA|mde_b:MOORE|WideOr0~1                                                                     ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.wriite2~0                                                                 ; |main|fifo:FILA|mde_b:MOORE|y_present.wriite2~0                                                           ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|WideOr0~2                                                                           ; |main|fifo:FILA|mde_b:MOORE|WideOr0~2                                                                     ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.reead~0                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_present.reead~0                                                             ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|WideOr0~3                                                                           ; |main|fifo:FILA|mde_b:MOORE|WideOr0~3                                                                     ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.reead2~0                                                                  ; |main|fifo:FILA|mde_b:MOORE|y_present.reead2~0                                                            ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|WideOr2~0                                                                           ; |main|fifo:FILA|mde_b:MOORE|WideOr2~0                                                                     ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present~5                                                                         ; |main|fifo:FILA|mde_b:MOORE|y_present~5                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector2~0                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector2~0                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector2~2                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector2~2                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector3~0                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector3~0                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector4~0                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector4~0                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector4~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector4~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector4~2                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector4~2                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector4~3                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector4~3                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector5~0                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector5~0                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector7~0                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector7~0                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector10~0                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector10~0                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector10~2                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector10~2                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector10~3                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector10~3                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector11~0                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector11~0                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector11~2                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector11~2                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector11~3                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector11~3                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector12~0                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector12~0                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector12~2                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector12~2                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector12~3                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector12~3                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector13~0                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector13~0                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector13~2                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector13~2                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector13~3                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector13~3                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector14~0                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector14~0                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector14~2                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector14~2                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector14~3                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector14~3                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector15~0                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector15~0                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector15~2                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector15~2                                                                  ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector15~3                                                                        ; |main|fifo:FILA|mde_b:MOORE|Selector15~3                                                                  ; out0             ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                        ; Output Port Name                                                                                           ; Output Port Type ;
+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------+
; |main|H0[4]                                                                                                      ; |main|H0[4]                                                                                                ; pin_out          ;
; |main|H0[5]                                                                                                      ; |main|H0[5]                                                                                                ; pin_out          ;
; |main|H0[6]                                                                                                      ; |main|H0[6]                                                                                                ; pin_out          ;
; |main|H1[4]                                                                                                      ; |main|H1[4]                                                                                                ; pin_out          ;
; |main|H1[5]                                                                                                      ; |main|H1[5]                                                                                                ; pin_out          ;
; |main|H1[6]                                                                                                      ; |main|H1[6]                                                                                                ; pin_out          ;
; |main|H2[0]                                                                                                      ; |main|H2[0]                                                                                                ; pin_out          ;
; |main|H2[1]                                                                                                      ; |main|H2[1]                                                                                                ; pin_out          ;
; |main|H2[2]                                                                                                      ; |main|H2[2]                                                                                                ; pin_out          ;
; |main|H2[3]                                                                                                      ; |main|H2[3]                                                                                                ; pin_out          ;
; |main|H2[4]                                                                                                      ; |main|H2[4]                                                                                                ; pin_out          ;
; |main|H2[5]                                                                                                      ; |main|H2[5]                                                                                                ; pin_out          ;
; |main|H2[6]                                                                                                      ; |main|H2[6]                                                                                                ; pin_out          ;
; |main|H3[0]                                                                                                      ; |main|H3[0]                                                                                                ; pin_out          ;
; |main|H3[1]                                                                                                      ; |main|H3[1]                                                                                                ; pin_out          ;
; |main|H3[2]                                                                                                      ; |main|H3[2]                                                                                                ; pin_out          ;
; |main|H3[3]                                                                                                      ; |main|H3[3]                                                                                                ; pin_out          ;
; |main|H3[4]                                                                                                      ; |main|H3[4]                                                                                                ; pin_out          ;
; |main|H3[5]                                                                                                      ; |main|H3[5]                                                                                                ; pin_out          ;
; |main|H3[6]                                                                                                      ; |main|H3[6]                                                                                                ; pin_out          ;
; |main|HX0[4]                                                                                                     ; |main|HX0[4]                                                                                               ; pin_out          ;
; |main|HX0[5]                                                                                                     ; |main|HX0[5]                                                                                               ; pin_out          ;
; |main|HX0[6]                                                                                                     ; |main|HX0[6]                                                                                               ; pin_out          ;
; |main|HX1[1]                                                                                                     ; |main|HX1[1]                                                                                               ; pin_out          ;
; |main|HX1[2]                                                                                                     ; |main|HX1[2]                                                                                               ; pin_out          ;
; |main|HX1[3]                                                                                                     ; |main|HX1[3]                                                                                               ; pin_out          ;
; |main|HX1[4]                                                                                                     ; |main|HX1[4]                                                                                               ; pin_out          ;
; |main|HX1[5]                                                                                                     ; |main|HX1[5]                                                                                               ; pin_out          ;
; |main|HX1[6]                                                                                                     ; |main|HX1[6]                                                                                               ; pin_out          ;
; |main|LEDR0                                                                                                      ; |main|LEDR0                                                                                                ; pin_out          ;
; |main|LEDR1                                                                                                      ; |main|LEDR1                                                                                                ; pin_out          ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~13                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~13                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B6|S~9                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B6|S~9                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B6|S~10                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B6|S~10                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~0                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~0                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~1                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~1                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~2                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~2                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S[3]                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B5|S[3]                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~4                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~4                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~11                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~11                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~13                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~13                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~16                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~16                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~0                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~0                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~2                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~2                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S[3]                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B3|S[3]                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~5                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~5                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~6                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~6                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~9                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~9                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~16                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~16                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B2|S~9                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B2|S~9                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B2|S~10                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B2|S~10                                                                      ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~2                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~2                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~4                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~4                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~5                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~5                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~6                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~6                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S[2]                                                                                   ; |main|bin_bcd:H4|bloco:B7|S[2]                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~8                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~8                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~9                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~9                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~10                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~10                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~11                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~11                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S[1]                                                                                   ; |main|bin_bcd:H4|bloco:B7|S[1]                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~13                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~13                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~14                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~14                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~15                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~15                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~16                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~16                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S[0]                                                                                   ; |main|bin_bcd:H4|bloco:B7|S[0]                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~2                                                                                    ; |main|bin_bcd:H4|bloco:B5|S~2                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~5                                                                                    ; |main|bin_bcd:H4|bloco:B5|S~5                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~6                                                                                    ; |main|bin_bcd:H4|bloco:B5|S~6                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~8                                                                                    ; |main|bin_bcd:H4|bloco:B5|S~8                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~9                                                                                    ; |main|bin_bcd:H4|bloco:B5|S~9                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~10                                                                                   ; |main|bin_bcd:H4|bloco:B5|S~10                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~14                                                                                   ; |main|bin_bcd:H4|bloco:B5|S~14                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~16                                                                                   ; |main|bin_bcd:H4|bloco:B5|S~16                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S[0]                                                                                   ; |main|bin_bcd:H4|bloco:B5|S[0]                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B3|S~9                                                                                    ; |main|bin_bcd:H4|bloco:B3|S~9                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B3|S~10                                                                                   ; |main|bin_bcd:H4|bloco:B3|S~10                                                                             ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~0                                                                                 ; |main|bin_bcd:H0123|bloco:B6|S~0                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~1                                                                                 ; |main|bin_bcd:H0123|bloco:B6|S~1                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~2                                                                                 ; |main|bin_bcd:H0123|bloco:B6|S~2                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S[3]                                                                                ; |main|bin_bcd:H0123|bloco:B6|S[3]                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~4                                                                                 ; |main|bin_bcd:H0123|bloco:B6|S~4                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~9                                                                                 ; |main|bin_bcd:H0123|bloco:B6|S~9                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~11                                                                                ; |main|bin_bcd:H0123|bloco:B6|S~11                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~16                                                                                ; |main|bin_bcd:H0123|bloco:B6|S~16                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~2                                                                                 ; |main|bin_bcd:H0123|bloco:B5|S~2                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~9                                                                                 ; |main|bin_bcd:H0123|bloco:B5|S~9                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~16                                                                                ; |main|bin_bcd:H0123|bloco:B5|S~16                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~0                                                                                 ; |main|bin_bcd:H0123|bloco:B4|S~0                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~2                                                                                 ; |main|bin_bcd:H0123|bloco:B4|S~2                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S[3]                                                                                ; |main|bin_bcd:H0123|bloco:B4|S[3]                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~5                                                                                 ; |main|bin_bcd:H0123|bloco:B4|S~5                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~6                                                                                 ; |main|bin_bcd:H0123|bloco:B4|S~6                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~9                                                                                 ; |main|bin_bcd:H0123|bloco:B4|S~9                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~16                                                                                ; |main|bin_bcd:H0123|bloco:B4|S~16                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~2                                                                                 ; |main|bin_bcd:H0123|bloco:B3|S~2                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~4                                                                                 ; |main|bin_bcd:H0123|bloco:B3|S~4                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~9                                                                                 ; |main|bin_bcd:H0123|bloco:B3|S~9                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~11                                                                                ; |main|bin_bcd:H0123|bloco:B3|S~11                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~16                                                                                ; |main|bin_bcd:H0123|bloco:B3|S~16                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~0                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~0                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~1                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~1                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~4                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~4                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~5                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~5                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~6                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~6                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S[2]                                                                                ; |main|bin_bcd:H0123|bloco:B2|S[2]                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~9                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~9                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~11                                                                                ; |main|bin_bcd:H0123|bloco:B2|S~11                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~0                                                                                 ; |main|bin_bcd:H0123|bloco:B1|S~0                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~2                                                                                 ; |main|bin_bcd:H0123|bloco:B1|S~2                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S[3]                                                                                ; |main|bin_bcd:H0123|bloco:B1|S[3]                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~5                                                                                 ; |main|bin_bcd:H0123|bloco:B1|S~5                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~6                                                                                 ; |main|bin_bcd:H0123|bloco:B1|S~6                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~16                                                                                ; |main|bin_bcd:H0123|bloco:B1|S~16                                                                          ; out0             ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a7                    ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[7]                    ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a8                    ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[8]                    ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a9                    ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[9]                    ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a10                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[10]                   ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a11                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[11]                   ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a12                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[12]                   ; portadataout0    ;
; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                   ; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                             ; regout           ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M5|Saida~1                                                        ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M5|Saida~1                                                  ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M3|Saida~0                                                                     ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M3|Saida~0                                                               ; out0             ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7  ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[7]  ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8  ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[8]  ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9  ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[9]  ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[10] ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[11] ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[12] ; portadataout0    ;
; |main|fifo:FILA|comparador4bit:IGUALDADE|AeqB~0                                                                  ; |main|fifo:FILA|comparador4bit:IGUALDADE|AeqB~0                                                            ; out0             ;
; |main|fifo:FILA|comparador4bit:IGUALDADE|AeqB~1                                                                  ; |main|fifo:FILA|comparador4bit:IGUALDADE|AeqB~1                                                            ; out0             ;
; |main|fifo:FILA|comparador4bit:IGUALDADE|AeqB                                                                    ; |main|fifo:FILA|comparador4bit:IGUALDADE|AeqB                                                              ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                           ; |main|fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                     ; regout           ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida~0                                                ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida~0                                          ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida~1                                                ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida~1                                          ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida                                                  ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida                                            ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_next.init~0                                                                        ; |main|fifo:FILA|mde_b:MOORE|y_next.init~0                                                                  ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_present.init                                                                       ; |main|fifo:FILA|mde_b:MOORE|y_present.init                                                                 ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|y_present.waitFull                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_present.waitFull                                                             ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|empty                                                                                ; |main|fifo:FILA|mde_b:MOORE|empty                                                                          ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.readFull                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_present.readFull                                                             ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull_330                                                                  ; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull_330                                                            ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.init_514                                                                      ; |main|fifo:FILA|mde_b:MOORE|y_next.init_514                                                                ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.readFull_307                                                                  ; |main|fifo:FILA|mde_b:MOORE|y_next.readFull_307                                                            ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.init~1                                                                        ; |main|fifo:FILA|mde_b:MOORE|y_next.init~1                                                                  ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_present~1                                                                          ; |main|fifo:FILA|mde_b:MOORE|y_present~1                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.init~0                                                                     ; |main|fifo:FILA|mde_b:MOORE|y_present.init~0                                                               ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|front_clr                                                                            ; |main|fifo:FILA|mde_b:MOORE|front_clr                                                                      ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.waitFull~0                                                                 ; |main|fifo:FILA|mde_b:MOORE|y_present.waitFull~0                                                           ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|full                                                                                 ; |main|fifo:FILA|mde_b:MOORE|full                                                                           ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.readFull~0                                                                 ; |main|fifo:FILA|mde_b:MOORE|y_present.readFull~0                                                           ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|WideOr0~4                                                                            ; |main|fifo:FILA|mde_b:MOORE|WideOr0~4                                                                      ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present~9                                                                          ; |main|fifo:FILA|mde_b:MOORE|y_present~9                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector0~0                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector0~0                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector1~0                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector1~0                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector1~1                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector1~1                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector1~2                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector1~2                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector2~1                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector2~1                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector9~1                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector9~1                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector9~2                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector9~2                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector9~3                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector9~3                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector10~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector10~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector11~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector11~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector12~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector12~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector13~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector13~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector14~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector14~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector15~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector15~1                                                                   ; out0             ;
+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                        ; Output Port Name                                                                                           ; Output Port Type ;
+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------+
; |main|KEY3                                                                                                       ; |main|KEY3                                                                                                 ; out              ;
; |main|H0[4]                                                                                                      ; |main|H0[4]                                                                                                ; pin_out          ;
; |main|H0[5]                                                                                                      ; |main|H0[5]                                                                                                ; pin_out          ;
; |main|H0[6]                                                                                                      ; |main|H0[6]                                                                                                ; pin_out          ;
; |main|H1[4]                                                                                                      ; |main|H1[4]                                                                                                ; pin_out          ;
; |main|H1[5]                                                                                                      ; |main|H1[5]                                                                                                ; pin_out          ;
; |main|H1[6]                                                                                                      ; |main|H1[6]                                                                                                ; pin_out          ;
; |main|H2[0]                                                                                                      ; |main|H2[0]                                                                                                ; pin_out          ;
; |main|H2[1]                                                                                                      ; |main|H2[1]                                                                                                ; pin_out          ;
; |main|H2[2]                                                                                                      ; |main|H2[2]                                                                                                ; pin_out          ;
; |main|H2[3]                                                                                                      ; |main|H2[3]                                                                                                ; pin_out          ;
; |main|H2[4]                                                                                                      ; |main|H2[4]                                                                                                ; pin_out          ;
; |main|H2[5]                                                                                                      ; |main|H2[5]                                                                                                ; pin_out          ;
; |main|H2[6]                                                                                                      ; |main|H2[6]                                                                                                ; pin_out          ;
; |main|H3[0]                                                                                                      ; |main|H3[0]                                                                                                ; pin_out          ;
; |main|H3[1]                                                                                                      ; |main|H3[1]                                                                                                ; pin_out          ;
; |main|H3[2]                                                                                                      ; |main|H3[2]                                                                                                ; pin_out          ;
; |main|H3[3]                                                                                                      ; |main|H3[3]                                                                                                ; pin_out          ;
; |main|H3[4]                                                                                                      ; |main|H3[4]                                                                                                ; pin_out          ;
; |main|H3[5]                                                                                                      ; |main|H3[5]                                                                                                ; pin_out          ;
; |main|H3[6]                                                                                                      ; |main|H3[6]                                                                                                ; pin_out          ;
; |main|HX0[4]                                                                                                     ; |main|HX0[4]                                                                                               ; pin_out          ;
; |main|HX0[5]                                                                                                     ; |main|HX0[5]                                                                                               ; pin_out          ;
; |main|HX0[6]                                                                                                     ; |main|HX0[6]                                                                                               ; pin_out          ;
; |main|HX1[1]                                                                                                     ; |main|HX1[1]                                                                                               ; pin_out          ;
; |main|HX1[2]                                                                                                     ; |main|HX1[2]                                                                                               ; pin_out          ;
; |main|HX1[3]                                                                                                     ; |main|HX1[3]                                                                                               ; pin_out          ;
; |main|HX1[4]                                                                                                     ; |main|HX1[4]                                                                                               ; pin_out          ;
; |main|HX1[5]                                                                                                     ; |main|HX1[5]                                                                                               ; pin_out          ;
; |main|HX1[6]                                                                                                     ; |main|HX1[6]                                                                                               ; pin_out          ;
; |main|LEDR0                                                                                                      ; |main|LEDR0                                                                                                ; pin_out          ;
; |main|bin_bcd:SEGMENTOS|bloco:B7|S~4                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B7|S~4                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B6|S~9                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B6|S~9                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B6|S~10                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B6|S~10                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~0                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~0                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~1                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~1                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~2                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~2                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S[3]                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B5|S[3]                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~4                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~4                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~5                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~5                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~6                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~6                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S[2]                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B5|S[2]                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~11                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~11                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B5|S~16                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B5|S~16                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~0                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~0                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~2                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~2                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S[3]                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B3|S[3]                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~5                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~5                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~6                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~6                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~8                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~8                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~9                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~9                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~10                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~10                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B3|S~16                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B3|S~16                                                                      ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B2|S~9                                                                             ; |main|bin_bcd:SEGMENTOS|bloco:B2|S~9                                                                       ; out0             ;
; |main|bin_bcd:SEGMENTOS|bloco:B2|S~10                                                                            ; |main|bin_bcd:SEGMENTOS|bloco:B2|S~10                                                                      ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~2                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~2                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~4                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~4                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~5                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~5                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~6                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~6                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S[2]                                                                                   ; |main|bin_bcd:H4|bloco:B7|S[2]                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~8                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~8                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~9                                                                                    ; |main|bin_bcd:H4|bloco:B7|S~9                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~10                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~10                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~11                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~11                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S[1]                                                                                   ; |main|bin_bcd:H4|bloco:B7|S[1]                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~13                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~13                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~14                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~14                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~15                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~15                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S~16                                                                                   ; |main|bin_bcd:H4|bloco:B7|S~16                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B7|S[0]                                                                                   ; |main|bin_bcd:H4|bloco:B7|S[0]                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~2                                                                                    ; |main|bin_bcd:H4|bloco:B5|S~2                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~5                                                                                    ; |main|bin_bcd:H4|bloco:B5|S~5                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~6                                                                                    ; |main|bin_bcd:H4|bloco:B5|S~6                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~8                                                                                    ; |main|bin_bcd:H4|bloco:B5|S~8                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~9                                                                                    ; |main|bin_bcd:H4|bloco:B5|S~9                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~10                                                                                   ; |main|bin_bcd:H4|bloco:B5|S~10                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~14                                                                                   ; |main|bin_bcd:H4|bloco:B5|S~14                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S~16                                                                                   ; |main|bin_bcd:H4|bloco:B5|S~16                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B5|S[0]                                                                                   ; |main|bin_bcd:H4|bloco:B5|S[0]                                                                             ; out0             ;
; |main|bin_bcd:H4|bloco:B3|S~9                                                                                    ; |main|bin_bcd:H4|bloco:B3|S~9                                                                              ; out0             ;
; |main|bin_bcd:H4|bloco:B3|S~10                                                                                   ; |main|bin_bcd:H4|bloco:B3|S~10                                                                             ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~0                                                                                 ; |main|bin_bcd:H0123|bloco:B6|S~0                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~1                                                                                 ; |main|bin_bcd:H0123|bloco:B6|S~1                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~2                                                                                 ; |main|bin_bcd:H0123|bloco:B6|S~2                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S[3]                                                                                ; |main|bin_bcd:H0123|bloco:B6|S[3]                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~4                                                                                 ; |main|bin_bcd:H0123|bloco:B6|S~4                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~9                                                                                 ; |main|bin_bcd:H0123|bloco:B6|S~9                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~11                                                                                ; |main|bin_bcd:H0123|bloco:B6|S~11                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B6|S~16                                                                                ; |main|bin_bcd:H0123|bloco:B6|S~16                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~2                                                                                 ; |main|bin_bcd:H0123|bloco:B5|S~2                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~9                                                                                 ; |main|bin_bcd:H0123|bloco:B5|S~9                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B5|S~16                                                                                ; |main|bin_bcd:H0123|bloco:B5|S~16                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~0                                                                                 ; |main|bin_bcd:H0123|bloco:B4|S~0                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~2                                                                                 ; |main|bin_bcd:H0123|bloco:B4|S~2                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S[3]                                                                                ; |main|bin_bcd:H0123|bloco:B4|S[3]                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~5                                                                                 ; |main|bin_bcd:H0123|bloco:B4|S~5                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~6                                                                                 ; |main|bin_bcd:H0123|bloco:B4|S~6                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~9                                                                                 ; |main|bin_bcd:H0123|bloco:B4|S~9                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B4|S~16                                                                                ; |main|bin_bcd:H0123|bloco:B4|S~16                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~2                                                                                 ; |main|bin_bcd:H0123|bloco:B3|S~2                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~4                                                                                 ; |main|bin_bcd:H0123|bloco:B3|S~4                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~9                                                                                 ; |main|bin_bcd:H0123|bloco:B3|S~9                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~11                                                                                ; |main|bin_bcd:H0123|bloco:B3|S~11                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B3|S~16                                                                                ; |main|bin_bcd:H0123|bloco:B3|S~16                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~0                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~0                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~1                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~1                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~4                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~4                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~5                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~5                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~6                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~6                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S[2]                                                                                ; |main|bin_bcd:H0123|bloco:B2|S[2]                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~9                                                                                 ; |main|bin_bcd:H0123|bloco:B2|S~9                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B2|S~11                                                                                ; |main|bin_bcd:H0123|bloco:B2|S~11                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~0                                                                                 ; |main|bin_bcd:H0123|bloco:B1|S~0                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~2                                                                                 ; |main|bin_bcd:H0123|bloco:B1|S~2                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S[3]                                                                                ; |main|bin_bcd:H0123|bloco:B1|S[3]                                                                          ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~5                                                                                 ; |main|bin_bcd:H0123|bloco:B1|S~5                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~6                                                                                 ; |main|bin_bcd:H0123|bloco:B1|S~6                                                                           ; out0             ;
; |main|bin_bcd:H0123|bloco:B1|S~16                                                                                ; |main|bin_bcd:H0123|bloco:B1|S~16                                                                          ; out0             ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a7                    ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[7]                    ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a8                    ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[8]                    ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a9                    ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[9]                    ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a10                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[10]                   ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a11                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[11]                   ; portadataout0    ;
; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a12                   ; |main|mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|q_a[12]                   ; portadataout0    ;
; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                   ; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                             ; regout           ;
; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                   ; |main|contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                             ; regout           ;
; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M5|Saida~1                                                        ; |main|contador8bit:CONTADOR|mux16x8:MUX|mux2x1:M5|Saida~1                                                  ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M3|Saida~0                                                                     ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M3|Saida~0                                                               ; out0             ;
; |main|fifo:FILA|mux8x4:MUX|mux2x1:M2|Saida~0                                                                     ; |main|fifo:FILA|mux8x4:MUX|mux2x1:M2|Saida~0                                                               ; out0             ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7  ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[7]  ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8  ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[8]  ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9  ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[9]  ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[10] ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[11] ; portadataout0    ;
; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12 ; |main|fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|q_a[12] ; portadataout0    ;
; |main|fifo:FILA|comparador4bit:IGUALDADE|AUX0[0]                                                                 ; |main|fifo:FILA|comparador4bit:IGUALDADE|AUX0[0]                                                           ; out0             ;
; |main|fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                         ; |main|fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                   ; regout           ;
; |main|fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                           ; |main|fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                     ; regout           ;
; |main|fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                           ; |main|fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                     ; regout           ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida~0                                                ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida~0                                          ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida~1                                                ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida~1                                          ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida                                                  ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M3|Saida                                            ; out0             ;
; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M2|Saida~1                                                ; |main|fifo:FILA|contador8bit:FRENTE|mux16x8:MUX|mux2x1:M2|Saida~1                                          ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.waitFull                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_present.waitFull                                                             ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|y_present.readFull                                                                   ; |main|fifo:FILA|mde_b:MOORE|y_present.readFull                                                             ; regout           ;
; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull_330                                                                  ; |main|fifo:FILA|mde_b:MOORE|y_next.waitFull_330                                                            ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.init_514                                                                      ; |main|fifo:FILA|mde_b:MOORE|y_next.init_514                                                                ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_next.readFull_307                                                                  ; |main|fifo:FILA|mde_b:MOORE|y_next.readFull_307                                                            ; out              ;
; |main|fifo:FILA|mde_b:MOORE|y_present.init~0                                                                     ; |main|fifo:FILA|mde_b:MOORE|y_present.init~0                                                               ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.waitFull~0                                                                 ; |main|fifo:FILA|mde_b:MOORE|y_present.waitFull~0                                                           ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|full                                                                                 ; |main|fifo:FILA|mde_b:MOORE|full                                                                           ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|y_present.readFull~0                                                                 ; |main|fifo:FILA|mde_b:MOORE|y_present.readFull~0                                                           ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|WideOr0~4                                                                            ; |main|fifo:FILA|mde_b:MOORE|WideOr0~4                                                                      ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector0~0                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector0~0                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector1~0                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector1~0                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector1~1                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector1~1                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector1~2                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector1~2                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector2~1                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector2~1                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector9~1                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector9~1                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector9~2                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector9~2                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector9~3                                                                          ; |main|fifo:FILA|mde_b:MOORE|Selector9~3                                                                    ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector10~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector10~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector11~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector11~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector12~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector12~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector13~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector13~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector14~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector14~1                                                                   ; out0             ;
; |main|fifo:FILA|mde_b:MOORE|Selector15~1                                                                         ; |main|fifo:FILA|mde_b:MOORE|Selector15~1                                                                   ; out0             ;
+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Mar 16 00:30:56 2020
Info: Command: quartus_sim --simulation_results_format=VWF fifo -c main
Info (324025): Using vector source file "C:/Users/kaike/Desktop/FPGA2/main.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      61.54 %
Info (328052): Number of transitions in simulation is 4185
Info (324045): Vector file main.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4448 megabytes
    Info: Processing ended: Mon Mar 16 00:30:57 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


