<शैली गुरु>
#अगर_अघोषित A6XX_XML
#घोषणा A6XX_XML

/* Autogenerated file, DO NOT EDIT manually!

This file was generated by the rules-ng-ng headergen tool in this git repository:
http://github.com/मुक्तdreno/envytools/
git clone https://github.com/मुक्तdreno/envytools.git

The rules-ng-ng source files this header was generated from are:
- /home/robclark/src/envytools/rnndb/adreno.xml                     (    594 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/मुक्तdreno_copyright.xml        (   1572 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a2xx.xml                (  90159 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/adreno_common.xml       (  14386 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/adreno_pm4.xml          (  65048 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a3xx.xml                (  84226 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a4xx.xml                ( 112556 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a5xx.xml                ( 149461 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a6xx.xml                ( 184695 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/a6xx_gmu.xml            (  11218 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/ocmem.xml               (   1773 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/adreno_control_regs.xml (   4559 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/adreno/adreno_pipe_regs.xml    (   2872 bytes, from 2020-07-23 21:58:14)

Copyright (C) 2013-2020 by the following authors:
- Rob Clark <robdclark@gmail.com> (robclark)
- Ilia Mirkin <imirkin@alum.mit.edu> (imirkin)

Permission is hereby granted, मुक्त of अक्षरge, to any person obtaining
a copy of this software and associated करोcumentation files (the
"Software"), to deal in the Software without restriction, including
without limitation the rights to use, copy, modअगरy, merge, publish,
distribute, sublicense, and/or sell copies of the Software, and to
permit persons to whom the Software is furnished to करो so, subject to
the following conditions:

The above copyright notice and this permission notice (including the
next paragraph) shall be included in all copies or substantial
portions of the Software.

THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
IN NO EVENT SHALL THE COPYRIGHT OWNER(S) AND/OR ITS SUPPLIERS BE
LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION
OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION
WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
*/


क्रमागत a6xx_tile_mode अणु
	TILE6_LINEAR = 0,
	TILE6_2 = 2,
	TILE6_3 = 3,
पूर्ण;

क्रमागत a6xx_क्रमmat अणु
	FMT6_A8_UNORM = 2,
	FMT6_8_UNORM = 3,
	FMT6_8_SNORM = 4,
	FMT6_8_UINT = 5,
	FMT6_8_SINT = 6,
	FMT6_4_4_4_4_UNORM = 8,
	FMT6_5_5_5_1_UNORM = 10,
	FMT6_1_5_5_5_UNORM = 12,
	FMT6_5_6_5_UNORM = 14,
	FMT6_8_8_UNORM = 15,
	FMT6_8_8_SNORM = 16,
	FMT6_8_8_UINT = 17,
	FMT6_8_8_SINT = 18,
	FMT6_L8_A8_UNORM = 19,
	FMT6_16_UNORM = 21,
	FMT6_16_SNORM = 22,
	FMT6_16_FLOAT = 23,
	FMT6_16_UINT = 24,
	FMT6_16_SINT = 25,
	FMT6_8_8_8_UNORM = 33,
	FMT6_8_8_8_SNORM = 34,
	FMT6_8_8_8_UINT = 35,
	FMT6_8_8_8_SINT = 36,
	FMT6_8_8_8_8_UNORM = 48,
	FMT6_8_8_8_X8_UNORM = 49,
	FMT6_8_8_8_8_SNORM = 50,
	FMT6_8_8_8_8_UINT = 51,
	FMT6_8_8_8_8_SINT = 52,
	FMT6_9_9_9_E5_FLOAT = 53,
	FMT6_10_10_10_2_UNORM = 54,
	FMT6_10_10_10_2_UNORM_DEST = 55,
	FMT6_10_10_10_2_SNORM = 57,
	FMT6_10_10_10_2_UINT = 58,
	FMT6_10_10_10_2_SINT = 59,
	FMT6_11_11_10_FLOAT = 66,
	FMT6_16_16_UNORM = 67,
	FMT6_16_16_SNORM = 68,
	FMT6_16_16_FLOAT = 69,
	FMT6_16_16_UINT = 70,
	FMT6_16_16_SINT = 71,
	FMT6_32_UNORM = 72,
	FMT6_32_SNORM = 73,
	FMT6_32_FLOAT = 74,
	FMT6_32_UINT = 75,
	FMT6_32_SINT = 76,
	FMT6_32_FIXED = 77,
	FMT6_16_16_16_UNORM = 88,
	FMT6_16_16_16_SNORM = 89,
	FMT6_16_16_16_FLOAT = 90,
	FMT6_16_16_16_UINT = 91,
	FMT6_16_16_16_SINT = 92,
	FMT6_16_16_16_16_UNORM = 96,
	FMT6_16_16_16_16_SNORM = 97,
	FMT6_16_16_16_16_FLOAT = 98,
	FMT6_16_16_16_16_UINT = 99,
	FMT6_16_16_16_16_SINT = 100,
	FMT6_32_32_UNORM = 101,
	FMT6_32_32_SNORM = 102,
	FMT6_32_32_FLOAT = 103,
	FMT6_32_32_UINT = 104,
	FMT6_32_32_SINT = 105,
	FMT6_32_32_FIXED = 106,
	FMT6_32_32_32_UNORM = 112,
	FMT6_32_32_32_SNORM = 113,
	FMT6_32_32_32_UINT = 114,
	FMT6_32_32_32_SINT = 115,
	FMT6_32_32_32_FLOAT = 116,
	FMT6_32_32_32_FIXED = 117,
	FMT6_32_32_32_32_UNORM = 128,
	FMT6_32_32_32_32_SNORM = 129,
	FMT6_32_32_32_32_FLOAT = 130,
	FMT6_32_32_32_32_UINT = 131,
	FMT6_32_32_32_32_SINT = 132,
	FMT6_32_32_32_32_FIXED = 133,
	FMT6_G8R8B8R8_422_UNORM = 140,
	FMT6_R8G8R8B8_422_UNORM = 141,
	FMT6_R8_G8B8_2PLANE_420_UNORM = 142,
	FMT6_R8_G8_B8_3PLANE_420_UNORM = 144,
	FMT6_Z24_UNORM_S8_UINT_AS_R8G8B8A8 = 145,
	FMT6_8_PLANE_UNORM = 148,
	FMT6_Z24_UNORM_S8_UINT = 160,
	FMT6_ETC2_RG11_UNORM = 171,
	FMT6_ETC2_RG11_SNORM = 172,
	FMT6_ETC2_R11_UNORM = 173,
	FMT6_ETC2_R11_SNORM = 174,
	FMT6_ETC1 = 175,
	FMT6_ETC2_RGB8 = 176,
	FMT6_ETC2_RGBA8 = 177,
	FMT6_ETC2_RGB8A1 = 178,
	FMT6_DXT1 = 179,
	FMT6_DXT3 = 180,
	FMT6_DXT5 = 181,
	FMT6_RGTC1_UNORM = 183,
	FMT6_RGTC1_SNORM = 184,
	FMT6_RGTC2_UNORM = 187,
	FMT6_RGTC2_SNORM = 188,
	FMT6_BPTC_UFLOAT = 190,
	FMT6_BPTC_FLOAT = 191,
	FMT6_BPTC = 192,
	FMT6_ASTC_4x4 = 193,
	FMT6_ASTC_5x4 = 194,
	FMT6_ASTC_5x5 = 195,
	FMT6_ASTC_6x5 = 196,
	FMT6_ASTC_6x6 = 197,
	FMT6_ASTC_8x5 = 198,
	FMT6_ASTC_8x6 = 199,
	FMT6_ASTC_8x8 = 200,
	FMT6_ASTC_10x5 = 201,
	FMT6_ASTC_10x6 = 202,
	FMT6_ASTC_10x8 = 203,
	FMT6_ASTC_10x10 = 204,
	FMT6_ASTC_12x10 = 205,
	FMT6_ASTC_12x12 = 206,
	FMT6_S8Z24_UINT = 234,
	FMT6_NONE = 255,
पूर्ण;

क्रमागत a6xx_polygon_mode अणु
	POLYMODE6_POINTS = 1,
	POLYMODE6_LINES = 2,
	POLYMODE6_TRIANGLES = 3,
पूर्ण;

क्रमागत a6xx_depth_क्रमmat अणु
	DEPTH6_NONE = 0,
	DEPTH6_16 = 1,
	DEPTH6_24_8 = 2,
	DEPTH6_32 = 4,
पूर्ण;

क्रमागत a6xx_shader_id अणु
	A6XX_TP0_TMO_DATA = 9,
	A6XX_TP0_SMO_DATA = 10,
	A6XX_TP0_MIPMAP_BASE_DATA = 11,
	A6XX_TP1_TMO_DATA = 25,
	A6XX_TP1_SMO_DATA = 26,
	A6XX_TP1_MIPMAP_BASE_DATA = 27,
	A6XX_SP_INST_DATA = 41,
	A6XX_SP_LB_0_DATA = 42,
	A6XX_SP_LB_1_DATA = 43,
	A6XX_SP_LB_2_DATA = 44,
	A6XX_SP_LB_3_DATA = 45,
	A6XX_SP_LB_4_DATA = 46,
	A6XX_SP_LB_5_DATA = 47,
	A6XX_SP_CB_BINDLESS_DATA = 48,
	A6XX_SP_CB_LEGACY_DATA = 49,
	A6XX_SP_UAV_DATA = 50,
	A6XX_SP_INST_TAG = 51,
	A6XX_SP_CB_BINDLESS_TAG = 52,
	A6XX_SP_TMO_UMO_TAG = 53,
	A6XX_SP_SMO_TAG = 54,
	A6XX_SP_STATE_DATA = 55,
	A6XX_HLSQ_CHUNK_CVS_RAM = 73,
	A6XX_HLSQ_CHUNK_CPS_RAM = 74,
	A6XX_HLSQ_CHUNK_CVS_RAM_TAG = 75,
	A6XX_HLSQ_CHUNK_CPS_RAM_TAG = 76,
	A6XX_HLSQ_ICB_CVS_CB_BASE_TAG = 77,
	A6XX_HLSQ_ICB_CPS_CB_BASE_TAG = 78,
	A6XX_HLSQ_CVS_MISC_RAM = 80,
	A6XX_HLSQ_CPS_MISC_RAM = 81,
	A6XX_HLSQ_INST_RAM = 82,
	A6XX_HLSQ_GFX_CVS_CONST_RAM = 83,
	A6XX_HLSQ_GFX_CPS_CONST_RAM = 84,
	A6XX_HLSQ_CVS_MISC_RAM_TAG = 85,
	A6XX_HLSQ_CPS_MISC_RAM_TAG = 86,
	A6XX_HLSQ_INST_RAM_TAG = 87,
	A6XX_HLSQ_GFX_CVS_CONST_RAM_TAG = 88,
	A6XX_HLSQ_GFX_CPS_CONST_RAM_TAG = 89,
	A6XX_HLSQ_PWR_REST_RAM = 90,
	A6XX_HLSQ_PWR_REST_TAG = 91,
	A6XX_HLSQ_DATAPATH_META = 96,
	A6XX_HLSQ_FRONTEND_META = 97,
	A6XX_HLSQ_INसूचीECT_META = 98,
	A6XX_HLSQ_BACKEND_META = 99,
पूर्ण;

क्रमागत a6xx_debugbus_id अणु
	A6XX_DBGBUS_CP = 1,
	A6XX_DBGBUS_RBBM = 2,
	A6XX_DBGBUS_VBIF = 3,
	A6XX_DBGBUS_HLSQ = 4,
	A6XX_DBGBUS_UCHE = 5,
	A6XX_DBGBUS_DPM = 6,
	A6XX_DBGBUS_TESS = 7,
	A6XX_DBGBUS_PC = 8,
	A6XX_DBGBUS_VFDP = 9,
	A6XX_DBGBUS_VPC = 10,
	A6XX_DBGBUS_TSE = 11,
	A6XX_DBGBUS_RAS = 12,
	A6XX_DBGBUS_VSC = 13,
	A6XX_DBGBUS_COM = 14,
	A6XX_DBGBUS_LRZ = 16,
	A6XX_DBGBUS_A2D = 17,
	A6XX_DBGBUS_CCUFCHE = 18,
	A6XX_DBGBUS_GMU_CX = 19,
	A6XX_DBGBUS_RBP = 20,
	A6XX_DBGBUS_DCS = 21,
	A6XX_DBGBUS_DBGC = 22,
	A6XX_DBGBUS_CX = 23,
	A6XX_DBGBUS_GMU_GX = 24,
	A6XX_DBGBUS_TPFCHE = 25,
	A6XX_DBGBUS_GBIF_GX = 26,
	A6XX_DBGBUS_GPC = 29,
	A6XX_DBGBUS_LARC = 30,
	A6XX_DBGBUS_HLSQ_SPTP = 31,
	A6XX_DBGBUS_RB_0 = 32,
	A6XX_DBGBUS_RB_1 = 33,
	A6XX_DBGBUS_UCHE_WRAPPER = 36,
	A6XX_DBGBUS_CCU_0 = 40,
	A6XX_DBGBUS_CCU_1 = 41,
	A6XX_DBGBUS_VFD_0 = 56,
	A6XX_DBGBUS_VFD_1 = 57,
	A6XX_DBGBUS_VFD_2 = 58,
	A6XX_DBGBUS_VFD_3 = 59,
	A6XX_DBGBUS_SP_0 = 64,
	A6XX_DBGBUS_SP_1 = 65,
	A6XX_DBGBUS_TPL1_0 = 72,
	A6XX_DBGBUS_TPL1_1 = 73,
	A6XX_DBGBUS_TPL1_2 = 74,
	A6XX_DBGBUS_TPL1_3 = 75,
पूर्ण;

क्रमागत a6xx_cp_perfcounter_select अणु
	PERF_CP_ALWAYS_COUNT = 0,
	PERF_CP_BUSY_GFX_CORE_IDLE = 1,
	PERF_CP_BUSY_CYCLES = 2,
	PERF_CP_NUM_PREEMPTIONS = 3,
	PERF_CP_PREEMPTION_REACTION_DELAY = 4,
	PERF_CP_PREEMPTION_SWITCH_OUT_TIME = 5,
	PERF_CP_PREEMPTION_SWITCH_IN_TIME = 6,
	PERF_CP_DEAD_DRAWS_IN_BIN_RENDER = 7,
	PERF_CP_PREDICATED_DRAWS_KILLED = 8,
	PERF_CP_MODE_SWITCH = 9,
	PERF_CP_ZPASS_DONE = 10,
	PERF_CP_CONTEXT_DONE = 11,
	PERF_CP_CACHE_FLUSH = 12,
	PERF_CP_LONG_PREEMPTIONS = 13,
	PERF_CP_SQE_I_CACHE_STARVE = 14,
	PERF_CP_SQE_IDLE = 15,
	PERF_CP_SQE_PM4_STARVE_RB_IB = 16,
	PERF_CP_SQE_PM4_STARVE_SDS = 17,
	PERF_CP_SQE_MRB_STARVE = 18,
	PERF_CP_SQE_RRB_STARVE = 19,
	PERF_CP_SQE_VSD_STARVE = 20,
	PERF_CP_VSD_DECODE_STARVE = 21,
	PERF_CP_SQE_PIPE_OUT_STALL = 22,
	PERF_CP_SQE_SYNC_STALL = 23,
	PERF_CP_SQE_PM4_WFI_STALL = 24,
	PERF_CP_SQE_SYS_WFI_STALL = 25,
	PERF_CP_SQE_T4_EXEC = 26,
	PERF_CP_SQE_LOAD_STATE_EXEC = 27,
	PERF_CP_SQE_SAVE_SDS_STATE = 28,
	PERF_CP_SQE_DRAW_EXEC = 29,
	PERF_CP_SQE_CTXT_REG_BUNCH_EXEC = 30,
	PERF_CP_SQE_EXEC_PROखाताD = 31,
	PERF_CP_MEMORY_POOL_EMPTY = 32,
	PERF_CP_MEMORY_POOL_SYNC_STALL = 33,
	PERF_CP_MEMORY_POOL_ABOVE_THRESH = 34,
	PERF_CP_AHB_WR_STALL_PRE_DRAWS = 35,
	PERF_CP_AHB_STALL_SQE_GMU = 36,
	PERF_CP_AHB_STALL_SQE_WR_OTHER = 37,
	PERF_CP_AHB_STALL_SQE_RD_OTHER = 38,
	PERF_CP_CLUSTER0_EMPTY = 39,
	PERF_CP_CLUSTER1_EMPTY = 40,
	PERF_CP_CLUSTER2_EMPTY = 41,
	PERF_CP_CLUSTER3_EMPTY = 42,
	PERF_CP_CLUSTER4_EMPTY = 43,
	PERF_CP_CLUSTER5_EMPTY = 44,
	PERF_CP_PM4_DATA = 45,
	PERF_CP_PM4_HEADERS = 46,
	PERF_CP_VBIF_READ_BEATS = 47,
	PERF_CP_VBIF_WRITE_BEATS = 48,
	PERF_CP_SQE_INSTR_COUNTER = 49,
पूर्ण;

क्रमागत a6xx_rbbm_perfcounter_select अणु
	PERF_RBBM_ALWAYS_COUNT = 0,
	PERF_RBBM_ALWAYS_ON = 1,
	PERF_RBBM_TSE_BUSY = 2,
	PERF_RBBM_RAS_BUSY = 3,
	PERF_RBBM_PC_DCALL_BUSY = 4,
	PERF_RBBM_PC_VSD_BUSY = 5,
	PERF_RBBM_STATUS_MASKED = 6,
	PERF_RBBM_COM_BUSY = 7,
	PERF_RBBM_DCOM_BUSY = 8,
	PERF_RBBM_VBIF_BUSY = 9,
	PERF_RBBM_VSC_BUSY = 10,
	PERF_RBBM_TESS_BUSY = 11,
	PERF_RBBM_UCHE_BUSY = 12,
	PERF_RBBM_HLSQ_BUSY = 13,
पूर्ण;

क्रमागत a6xx_pc_perfcounter_select अणु
	PERF_PC_BUSY_CYCLES = 0,
	PERF_PC_WORKING_CYCLES = 1,
	PERF_PC_STALL_CYCLES_VFD = 2,
	PERF_PC_STALL_CYCLES_TSE = 3,
	PERF_PC_STALL_CYCLES_VPC = 4,
	PERF_PC_STALL_CYCLES_UCHE = 5,
	PERF_PC_STALL_CYCLES_TESS = 6,
	PERF_PC_STALL_CYCLES_TSE_ONLY = 7,
	PERF_PC_STALL_CYCLES_VPC_ONLY = 8,
	PERF_PC_PASS1_TF_STALL_CYCLES = 9,
	PERF_PC_STARVE_CYCLES_FOR_INDEX = 10,
	PERF_PC_STARVE_CYCLES_FOR_TESS_FACTOR = 11,
	PERF_PC_STARVE_CYCLES_FOR_VIZ_STREAM = 12,
	PERF_PC_STARVE_CYCLES_FOR_POSITION = 13,
	PERF_PC_STARVE_CYCLES_DI = 14,
	PERF_PC_VIS_STREAMS_LOADED = 15,
	PERF_PC_INSTANCES = 16,
	PERF_PC_VPC_PRIMITIVES = 17,
	PERF_PC_DEAD_PRIM = 18,
	PERF_PC_LIVE_PRIM = 19,
	PERF_PC_VERTEX_HITS = 20,
	PERF_PC_IA_VERTICES = 21,
	PERF_PC_IA_PRIMITIVES = 22,
	PERF_PC_GS_PRIMITIVES = 23,
	PERF_PC_HS_INVOCATIONS = 24,
	PERF_PC_DS_INVOCATIONS = 25,
	PERF_PC_VS_INVOCATIONS = 26,
	PERF_PC_GS_INVOCATIONS = 27,
	PERF_PC_DS_PRIMITIVES = 28,
	PERF_PC_VPC_POS_DATA_TRANSACTION = 29,
	PERF_PC_3D_DRAWCALLS = 30,
	PERF_PC_2D_DRAWCALLS = 31,
	PERF_PC_NON_DRAWCALL_GLOBAL_EVENTS = 32,
	PERF_TESS_BUSY_CYCLES = 33,
	PERF_TESS_WORKING_CYCLES = 34,
	PERF_TESS_STALL_CYCLES_PC = 35,
	PERF_TESS_STARVE_CYCLES_PC = 36,
	PERF_PC_TSE_TRANSACTION = 37,
	PERF_PC_TSE_VERTEX = 38,
	PERF_PC_TESS_PC_UV_TRANS = 39,
	PERF_PC_TESS_PC_UV_PATCHES = 40,
	PERF_PC_TESS_FACTOR_TRANS = 41,
पूर्ण;

क्रमागत a6xx_vfd_perfcounter_select अणु
	PERF_VFD_BUSY_CYCLES = 0,
	PERF_VFD_STALL_CYCLES_UCHE = 1,
	PERF_VFD_STALL_CYCLES_VPC_ALLOC = 2,
	PERF_VFD_STALL_CYCLES_SP_INFO = 3,
	PERF_VFD_STALL_CYCLES_SP_ATTR = 4,
	PERF_VFD_STARVE_CYCLES_UCHE = 5,
	PERF_VFD_RBUFFER_FULL = 6,
	PERF_VFD_ATTR_INFO_FIFO_FULL = 7,
	PERF_VFD_DECODED_ATTRIBUTE_BYTES = 8,
	PERF_VFD_NUM_ATTRIBUTES = 9,
	PERF_VFD_UPPER_SHADER_FIBERS = 10,
	PERF_VFD_LOWER_SHADER_FIBERS = 11,
	PERF_VFD_MODE_0_FIBERS = 12,
	PERF_VFD_MODE_1_FIBERS = 13,
	PERF_VFD_MODE_2_FIBERS = 14,
	PERF_VFD_MODE_3_FIBERS = 15,
	PERF_VFD_MODE_4_FIBERS = 16,
	PERF_VFD_TOTAL_VERTICES = 17,
	PERF_VFDP_STALL_CYCLES_VFD = 18,
	PERF_VFDP_STALL_CYCLES_VFD_INDEX = 19,
	PERF_VFDP_STALL_CYCLES_VFD_PROG = 20,
	PERF_VFDP_STARVE_CYCLES_PC = 21,
	PERF_VFDP_VS_STAGE_WAVES = 22,
पूर्ण;

क्रमागत a6xx_hlsq_perfcounter_select अणु
	PERF_HLSQ_BUSY_CYCLES = 0,
	PERF_HLSQ_STALL_CYCLES_UCHE = 1,
	PERF_HLSQ_STALL_CYCLES_SP_STATE = 2,
	PERF_HLSQ_STALL_CYCLES_SP_FS_STAGE = 3,
	PERF_HLSQ_UCHE_LATENCY_CYCLES = 4,
	PERF_HLSQ_UCHE_LATENCY_COUNT = 5,
	PERF_HLSQ_FS_STAGE_1X_WAVES = 6,
	PERF_HLSQ_FS_STAGE_2X_WAVES = 7,
	PERF_HLSQ_QUADS = 8,
	PERF_HLSQ_CS_INVOCATIONS = 9,
	PERF_HLSQ_COMPUTE_DRAWCALLS = 10,
	PERF_HLSQ_FS_DATA_WAIT_PROGRAMMING = 11,
	PERF_HLSQ_DUAL_FS_PROG_ACTIVE = 12,
	PERF_HLSQ_DUAL_VS_PROG_ACTIVE = 13,
	PERF_HLSQ_FS_BATCH_COUNT_ZERO = 14,
	PERF_HLSQ_VS_BATCH_COUNT_ZERO = 15,
	PERF_HLSQ_WAVE_PENDING_NO_QUAD = 16,
	PERF_HLSQ_WAVE_PENDING_NO_PRIM_BASE = 17,
	PERF_HLSQ_STALL_CYCLES_VPC = 18,
	PERF_HLSQ_PIXELS = 19,
	PERF_HLSQ_DRAW_MODE_SWITCH_VSFS_SYNC = 20,
पूर्ण;

क्रमागत a6xx_vpc_perfcounter_select अणु
	PERF_VPC_BUSY_CYCLES = 0,
	PERF_VPC_WORKING_CYCLES = 1,
	PERF_VPC_STALL_CYCLES_UCHE = 2,
	PERF_VPC_STALL_CYCLES_VFD_WACK = 3,
	PERF_VPC_STALL_CYCLES_HLSQ_PRIM_ALLOC = 4,
	PERF_VPC_STALL_CYCLES_PC = 5,
	PERF_VPC_STALL_CYCLES_SP_LM = 6,
	PERF_VPC_STARVE_CYCLES_SP = 7,
	PERF_VPC_STARVE_CYCLES_LRZ = 8,
	PERF_VPC_PC_PRIMITIVES = 9,
	PERF_VPC_SP_COMPONENTS = 10,
	PERF_VPC_STALL_CYCLES_VPCRAM_POS = 11,
	PERF_VPC_LRZ_ASSIGN_PRIMITIVES = 12,
	PERF_VPC_RB_VISIBLE_PRIMITIVES = 13,
	PERF_VPC_LM_TRANSACTION = 14,
	PERF_VPC_STREAMOUT_TRANSACTION = 15,
	PERF_VPC_VS_BUSY_CYCLES = 16,
	PERF_VPC_PS_BUSY_CYCLES = 17,
	PERF_VPC_VS_WORKING_CYCLES = 18,
	PERF_VPC_PS_WORKING_CYCLES = 19,
	PERF_VPC_STARVE_CYCLES_RB = 20,
	PERF_VPC_NUM_VPCRAM_READ_POS = 21,
	PERF_VPC_WIT_FULL_CYCLES = 22,
	PERF_VPC_VPCRAM_FULL_CYCLES = 23,
	PERF_VPC_LM_FULL_WAIT_FOR_INTP_END = 24,
	PERF_VPC_NUM_VPCRAM_WRITE = 25,
	PERF_VPC_NUM_VPCRAM_READ_SO = 26,
	PERF_VPC_NUM_ATTR_REQ_LM = 27,
पूर्ण;

क्रमागत a6xx_tse_perfcounter_select अणु
	PERF_TSE_BUSY_CYCLES = 0,
	PERF_TSE_CLIPPING_CYCLES = 1,
	PERF_TSE_STALL_CYCLES_RAS = 2,
	PERF_TSE_STALL_CYCLES_LRZ_BARYPLANE = 3,
	PERF_TSE_STALL_CYCLES_LRZ_ZPLANE = 4,
	PERF_TSE_STARVE_CYCLES_PC = 5,
	PERF_TSE_INPUT_PRIM = 6,
	PERF_TSE_INPUT_शून्य_PRIM = 7,
	PERF_TSE_TRIVAL_REJ_PRIM = 8,
	PERF_TSE_CLIPPED_PRIM = 9,
	PERF_TSE_ZERO_AREA_PRIM = 10,
	PERF_TSE_FACENESS_CULLED_PRIM = 11,
	PERF_TSE_ZERO_PIXEL_PRIM = 12,
	PERF_TSE_OUTPUT_शून्य_PRIM = 13,
	PERF_TSE_OUTPUT_VISIBLE_PRIM = 14,
	PERF_TSE_CINVOCATION = 15,
	PERF_TSE_CPRIMITIVES = 16,
	PERF_TSE_2D_INPUT_PRIM = 17,
	PERF_TSE_2D_ALIVE_CYCLES = 18,
	PERF_TSE_CLIP_PLANES = 19,
पूर्ण;

क्रमागत a6xx_ras_perfcounter_select अणु
	PERF_RAS_BUSY_CYCLES = 0,
	PERF_RAS_SUPERTILE_ACTIVE_CYCLES = 1,
	PERF_RAS_STALL_CYCLES_LRZ = 2,
	PERF_RAS_STARVE_CYCLES_TSE = 3,
	PERF_RAS_SUPER_TILES = 4,
	PERF_RAS_8X4_TILES = 5,
	PERF_RAS_MASKGEN_ACTIVE = 6,
	PERF_RAS_FULLY_COVERED_SUPER_TILES = 7,
	PERF_RAS_FULLY_COVERED_8X4_TILES = 8,
	PERF_RAS_PRIM_KILLED_INVISILBE = 9,
	PERF_RAS_SUPERTILE_GEN_ACTIVE_CYCLES = 10,
	PERF_RAS_LRZ_INTF_WORKING_CYCLES = 11,
	PERF_RAS_BLOCKS = 12,
पूर्ण;

क्रमागत a6xx_uche_perfcounter_select अणु
	PERF_UCHE_BUSY_CYCLES = 0,
	PERF_UCHE_STALL_CYCLES_ARBITER = 1,
	PERF_UCHE_VBIF_LATENCY_CYCLES = 2,
	PERF_UCHE_VBIF_LATENCY_SAMPLES = 3,
	PERF_UCHE_VBIF_READ_BEATS_TP = 4,
	PERF_UCHE_VBIF_READ_BEATS_VFD = 5,
	PERF_UCHE_VBIF_READ_BEATS_HLSQ = 6,
	PERF_UCHE_VBIF_READ_BEATS_LRZ = 7,
	PERF_UCHE_VBIF_READ_BEATS_SP = 8,
	PERF_UCHE_READ_REQUESTS_TP = 9,
	PERF_UCHE_READ_REQUESTS_VFD = 10,
	PERF_UCHE_READ_REQUESTS_HLSQ = 11,
	PERF_UCHE_READ_REQUESTS_LRZ = 12,
	PERF_UCHE_READ_REQUESTS_SP = 13,
	PERF_UCHE_WRITE_REQUESTS_LRZ = 14,
	PERF_UCHE_WRITE_REQUESTS_SP = 15,
	PERF_UCHE_WRITE_REQUESTS_VPC = 16,
	PERF_UCHE_WRITE_REQUESTS_VSC = 17,
	PERF_UCHE_EVICTS = 18,
	PERF_UCHE_BANK_REQ0 = 19,
	PERF_UCHE_BANK_REQ1 = 20,
	PERF_UCHE_BANK_REQ2 = 21,
	PERF_UCHE_BANK_REQ3 = 22,
	PERF_UCHE_BANK_REQ4 = 23,
	PERF_UCHE_BANK_REQ5 = 24,
	PERF_UCHE_BANK_REQ6 = 25,
	PERF_UCHE_BANK_REQ7 = 26,
	PERF_UCHE_VBIF_READ_BEATS_CH0 = 27,
	PERF_UCHE_VBIF_READ_BEATS_CH1 = 28,
	PERF_UCHE_GMEM_READ_BEATS = 29,
	PERF_UCHE_TPH_REF_FULL = 30,
	PERF_UCHE_TPH_VICTIM_FULL = 31,
	PERF_UCHE_TPH_EXT_FULL = 32,
	PERF_UCHE_VBIF_STALL_WRITE_DATA = 33,
	PERF_UCHE_DCMP_LATENCY_SAMPLES = 34,
	PERF_UCHE_DCMP_LATENCY_CYCLES = 35,
	PERF_UCHE_VBIF_READ_BEATS_PC = 36,
	PERF_UCHE_READ_REQUESTS_PC = 37,
	PERF_UCHE_RAM_READ_REQ = 38,
	PERF_UCHE_RAM_WRITE_REQ = 39,
पूर्ण;

क्रमागत a6xx_tp_perfcounter_select अणु
	PERF_TP_BUSY_CYCLES = 0,
	PERF_TP_STALL_CYCLES_UCHE = 1,
	PERF_TP_LATENCY_CYCLES = 2,
	PERF_TP_LATENCY_TRANS = 3,
	PERF_TP_FLAG_CACHE_REQUEST_SAMPLES = 4,
	PERF_TP_FLAG_CACHE_REQUEST_LATENCY = 5,
	PERF_TP_L1_CACHELINE_REQUESTS = 6,
	PERF_TP_L1_CACHELINE_MISSES = 7,
	PERF_TP_SP_TP_TRANS = 8,
	PERF_TP_TP_SP_TRANS = 9,
	PERF_TP_OUTPUT_PIXELS = 10,
	PERF_TP_FILTER_WORKLOAD_16BIT = 11,
	PERF_TP_FILTER_WORKLOAD_32BIT = 12,
	PERF_TP_QUADS_RECEIVED = 13,
	PERF_TP_QUADS_OFFSET = 14,
	PERF_TP_QUADS_SHADOW = 15,
	PERF_TP_QUADS_ARRAY = 16,
	PERF_TP_QUADS_GRADIENT = 17,
	PERF_TP_QUADS_1D = 18,
	PERF_TP_QUADS_2D = 19,
	PERF_TP_QUADS_BUFFER = 20,
	PERF_TP_QUADS_3D = 21,
	PERF_TP_QUADS_CUBE = 22,
	PERF_TP_DIVERGENT_QUADS_RECEIVED = 23,
	PERF_TP_PRT_NON_RESIDENT_EVENTS = 24,
	PERF_TP_OUTPUT_PIXELS_POINT = 25,
	PERF_TP_OUTPUT_PIXELS_BILINEAR = 26,
	PERF_TP_OUTPUT_PIXELS_MIP = 27,
	PERF_TP_OUTPUT_PIXELS_ANISO = 28,
	PERF_TP_OUTPUT_PIXELS_ZERO_LOD = 29,
	PERF_TP_FLAG_CACHE_REQUESTS = 30,
	PERF_TP_FLAG_CACHE_MISSES = 31,
	PERF_TP_L1_5_L2_REQUESTS = 32,
	PERF_TP_2D_OUTPUT_PIXELS = 33,
	PERF_TP_2D_OUTPUT_PIXELS_POINT = 34,
	PERF_TP_2D_OUTPUT_PIXELS_BILINEAR = 35,
	PERF_TP_2D_FILTER_WORKLOAD_16BIT = 36,
	PERF_TP_2D_FILTER_WORKLOAD_32BIT = 37,
	PERF_TP_TPA2TPC_TRANS = 38,
	PERF_TP_L1_MISSES_ASTC_1TILE = 39,
	PERF_TP_L1_MISSES_ASTC_2TILE = 40,
	PERF_TP_L1_MISSES_ASTC_4TILE = 41,
	PERF_TP_L1_5_L2_COMPRESS_REQS = 42,
	PERF_TP_L1_5_L2_COMPRESS_MISS = 43,
	PERF_TP_L1_BANK_CONFLICT = 44,
	PERF_TP_L1_5_MISS_LATENCY_CYCLES = 45,
	PERF_TP_L1_5_MISS_LATENCY_TRANS = 46,
	PERF_TP_QUADS_CONSTANT_MULTIPLIED = 47,
	PERF_TP_FRONTEND_WORKING_CYCLES = 48,
	PERF_TP_L1_TAG_WORKING_CYCLES = 49,
	PERF_TP_L1_DATA_WRITE_WORKING_CYCLES = 50,
	PERF_TP_PRE_L1_DECOM_WORKING_CYCLES = 51,
	PERF_TP_BACKEND_WORKING_CYCLES = 52,
	PERF_TP_FLAG_CACHE_WORKING_CYCLES = 53,
	PERF_TP_L1_5_CACHE_WORKING_CYCLES = 54,
	PERF_TP_STARVE_CYCLES_SP = 55,
	PERF_TP_STARVE_CYCLES_UCHE = 56,
पूर्ण;

क्रमागत a6xx_sp_perfcounter_select अणु
	PERF_SP_BUSY_CYCLES = 0,
	PERF_SP_ALU_WORKING_CYCLES = 1,
	PERF_SP_EFU_WORKING_CYCLES = 2,
	PERF_SP_STALL_CYCLES_VPC = 3,
	PERF_SP_STALL_CYCLES_TP = 4,
	PERF_SP_STALL_CYCLES_UCHE = 5,
	PERF_SP_STALL_CYCLES_RB = 6,
	PERF_SP_NON_EXECUTION_CYCLES = 7,
	PERF_SP_WAVE_CONTEXTS = 8,
	PERF_SP_WAVE_CONTEXT_CYCLES = 9,
	PERF_SP_FS_STAGE_WAVE_CYCLES = 10,
	PERF_SP_FS_STAGE_WAVE_SAMPLES = 11,
	PERF_SP_VS_STAGE_WAVE_CYCLES = 12,
	PERF_SP_VS_STAGE_WAVE_SAMPLES = 13,
	PERF_SP_FS_STAGE_DURATION_CYCLES = 14,
	PERF_SP_VS_STAGE_DURATION_CYCLES = 15,
	PERF_SP_WAVE_CTRL_CYCLES = 16,
	PERF_SP_WAVE_LOAD_CYCLES = 17,
	PERF_SP_WAVE_EMIT_CYCLES = 18,
	PERF_SP_WAVE_NOP_CYCLES = 19,
	PERF_SP_WAVE_WAIT_CYCLES = 20,
	PERF_SP_WAVE_FETCH_CYCLES = 21,
	PERF_SP_WAVE_IDLE_CYCLES = 22,
	PERF_SP_WAVE_END_CYCLES = 23,
	PERF_SP_WAVE_LONG_SYNC_CYCLES = 24,
	PERF_SP_WAVE_SHORT_SYNC_CYCLES = 25,
	PERF_SP_WAVE_JOIN_CYCLES = 26,
	PERF_SP_LM_LOAD_INSTRUCTIONS = 27,
	PERF_SP_LM_STORE_INSTRUCTIONS = 28,
	PERF_SP_LM_ATOMICS = 29,
	PERF_SP_GM_LOAD_INSTRUCTIONS = 30,
	PERF_SP_GM_STORE_INSTRUCTIONS = 31,
	PERF_SP_GM_ATOMICS = 32,
	PERF_SP_VS_STAGE_TEX_INSTRUCTIONS = 33,
	PERF_SP_VS_STAGE_EFU_INSTRUCTIONS = 34,
	PERF_SP_VS_STAGE_FULL_ALU_INSTRUCTIONS = 35,
	PERF_SP_VS_STAGE_HALF_ALU_INSTRUCTIONS = 36,
	PERF_SP_FS_STAGE_TEX_INSTRUCTIONS = 37,
	PERF_SP_FS_STAGE_CFLOW_INSTRUCTIONS = 38,
	PERF_SP_FS_STAGE_EFU_INSTRUCTIONS = 39,
	PERF_SP_FS_STAGE_FULL_ALU_INSTRUCTIONS = 40,
	PERF_SP_FS_STAGE_HALF_ALU_INSTRUCTIONS = 41,
	PERF_SP_FS_STAGE_BARY_INSTRUCTIONS = 42,
	PERF_SP_VS_INSTRUCTIONS = 43,
	PERF_SP_FS_INSTRUCTIONS = 44,
	PERF_SP_ADDR_LOCK_COUNT = 45,
	PERF_SP_UCHE_READ_TRANS = 46,
	PERF_SP_UCHE_WRITE_TRANS = 47,
	PERF_SP_EXPORT_VPC_TRANS = 48,
	PERF_SP_EXPORT_RB_TRANS = 49,
	PERF_SP_PIXELS_KILLED = 50,
	PERF_SP_ICL1_REQUESTS = 51,
	PERF_SP_ICL1_MISSES = 52,
	PERF_SP_HS_INSTRUCTIONS = 53,
	PERF_SP_DS_INSTRUCTIONS = 54,
	PERF_SP_GS_INSTRUCTIONS = 55,
	PERF_SP_CS_INSTRUCTIONS = 56,
	PERF_SP_GPR_READ = 57,
	PERF_SP_GPR_WRITE = 58,
	PERF_SP_FS_STAGE_HALF_EFU_INSTRUCTIONS = 59,
	PERF_SP_VS_STAGE_HALF_EFU_INSTRUCTIONS = 60,
	PERF_SP_LM_BANK_CONFLICTS = 61,
	PERF_SP_TEX_CONTROL_WORKING_CYCLES = 62,
	PERF_SP_LOAD_CONTROL_WORKING_CYCLES = 63,
	PERF_SP_FLOW_CONTROL_WORKING_CYCLES = 64,
	PERF_SP_LM_WORKING_CYCLES = 65,
	PERF_SP_DISPATCHER_WORKING_CYCLES = 66,
	PERF_SP_SEQUENCER_WORKING_CYCLES = 67,
	PERF_SP_LOW_EFFICIENCY_STARVED_BY_TP = 68,
	PERF_SP_STARVE_CYCLES_HLSQ = 69,
	PERF_SP_NON_EXECUTION_LS_CYCLES = 70,
	PERF_SP_WORKING_EU = 71,
	PERF_SP_ANY_EU_WORKING = 72,
	PERF_SP_WORKING_EU_FS_STAGE = 73,
	PERF_SP_ANY_EU_WORKING_FS_STAGE = 74,
	PERF_SP_WORKING_EU_VS_STAGE = 75,
	PERF_SP_ANY_EU_WORKING_VS_STAGE = 76,
	PERF_SP_WORKING_EU_CS_STAGE = 77,
	PERF_SP_ANY_EU_WORKING_CS_STAGE = 78,
	PERF_SP_GPR_READ_PREFETCH = 79,
	PERF_SP_GPR_READ_CONFLICT = 80,
	PERF_SP_GPR_WRITE_CONFLICT = 81,
	PERF_SP_GM_LOAD_LATENCY_CYCLES = 82,
	PERF_SP_GM_LOAD_LATENCY_SAMPLES = 83,
	PERF_SP_EXECUTABLE_WAVES = 84,
पूर्ण;

क्रमागत a6xx_rb_perfcounter_select अणु
	PERF_RB_BUSY_CYCLES = 0,
	PERF_RB_STALL_CYCLES_HLSQ = 1,
	PERF_RB_STALL_CYCLES_FIFO0_FULL = 2,
	PERF_RB_STALL_CYCLES_FIFO1_FULL = 3,
	PERF_RB_STALL_CYCLES_FIFO2_FULL = 4,
	PERF_RB_STARVE_CYCLES_SP = 5,
	PERF_RB_STARVE_CYCLES_LRZ_TILE = 6,
	PERF_RB_STARVE_CYCLES_CCU = 7,
	PERF_RB_STARVE_CYCLES_Z_PLANE = 8,
	PERF_RB_STARVE_CYCLES_BARY_PLANE = 9,
	PERF_RB_Z_WORKLOAD = 10,
	PERF_RB_HLSQ_ACTIVE = 11,
	PERF_RB_Z_READ = 12,
	PERF_RB_Z_WRITE = 13,
	PERF_RB_C_READ = 14,
	PERF_RB_C_WRITE = 15,
	PERF_RB_TOTAL_PASS = 16,
	PERF_RB_Z_PASS = 17,
	PERF_RB_Z_FAIL = 18,
	PERF_RB_S_FAIL = 19,
	PERF_RB_BLENDED_FXP_COMPONENTS = 20,
	PERF_RB_BLENDED_FP16_COMPONENTS = 21,
	PERF_RB_PS_INVOCATIONS = 22,
	PERF_RB_2D_ALIVE_CYCLES = 23,
	PERF_RB_2D_STALL_CYCLES_A2D = 24,
	PERF_RB_2D_STARVE_CYCLES_SRC = 25,
	PERF_RB_2D_STARVE_CYCLES_SP = 26,
	PERF_RB_2D_STARVE_CYCLES_DST = 27,
	PERF_RB_2D_VALID_PIXELS = 28,
	PERF_RB_3D_PIXELS = 29,
	PERF_RB_BLENDER_WORKING_CYCLES = 30,
	PERF_RB_ZPROC_WORKING_CYCLES = 31,
	PERF_RB_CPROC_WORKING_CYCLES = 32,
	PERF_RB_SAMPLER_WORKING_CYCLES = 33,
	PERF_RB_STALL_CYCLES_CCU_COLOR_READ = 34,
	PERF_RB_STALL_CYCLES_CCU_COLOR_WRITE = 35,
	PERF_RB_STALL_CYCLES_CCU_DEPTH_READ = 36,
	PERF_RB_STALL_CYCLES_CCU_DEPTH_WRITE = 37,
	PERF_RB_STALL_CYCLES_VPC = 38,
	PERF_RB_2D_INPUT_TRANS = 39,
	PERF_RB_2D_OUTPUT_RB_DST_TRANS = 40,
	PERF_RB_2D_OUTPUT_RB_SRC_TRANS = 41,
	PERF_RB_BLENDED_FP32_COMPONENTS = 42,
	PERF_RB_COLOR_PIX_TILES = 43,
	PERF_RB_STALL_CYCLES_CCU = 44,
	PERF_RB_EARLY_Z_ARB3_GRANT = 45,
	PERF_RB_LATE_Z_ARB3_GRANT = 46,
	PERF_RB_EARLY_Z_SKIP_GRANT = 47,
पूर्ण;

क्रमागत a6xx_vsc_perfcounter_select अणु
	PERF_VSC_BUSY_CYCLES = 0,
	PERF_VSC_WORKING_CYCLES = 1,
	PERF_VSC_STALL_CYCLES_UCHE = 2,
	PERF_VSC_EOT_NUM = 3,
	PERF_VSC_INPUT_TILES = 4,
पूर्ण;

क्रमागत a6xx_ccu_perfcounter_select अणु
	PERF_CCU_BUSY_CYCLES = 0,
	PERF_CCU_STALL_CYCLES_RB_DEPTH_RETURN = 1,
	PERF_CCU_STALL_CYCLES_RB_COLOR_RETURN = 2,
	PERF_CCU_STARVE_CYCLES_FLAG_RETURN = 3,
	PERF_CCU_DEPTH_BLOCKS = 4,
	PERF_CCU_COLOR_BLOCKS = 5,
	PERF_CCU_DEPTH_BLOCK_HIT = 6,
	PERF_CCU_COLOR_BLOCK_HIT = 7,
	PERF_CCU_PARTIAL_BLOCK_READ = 8,
	PERF_CCU_GMEM_READ = 9,
	PERF_CCU_GMEM_WRITE = 10,
	PERF_CCU_DEPTH_READ_FLAG0_COUNT = 11,
	PERF_CCU_DEPTH_READ_FLAG1_COUNT = 12,
	PERF_CCU_DEPTH_READ_FLAG2_COUNT = 13,
	PERF_CCU_DEPTH_READ_FLAG3_COUNT = 14,
	PERF_CCU_DEPTH_READ_FLAG4_COUNT = 15,
	PERF_CCU_DEPTH_READ_FLAG5_COUNT = 16,
	PERF_CCU_DEPTH_READ_FLAG6_COUNT = 17,
	PERF_CCU_DEPTH_READ_FLAG8_COUNT = 18,
	PERF_CCU_COLOR_READ_FLAG0_COUNT = 19,
	PERF_CCU_COLOR_READ_FLAG1_COUNT = 20,
	PERF_CCU_COLOR_READ_FLAG2_COUNT = 21,
	PERF_CCU_COLOR_READ_FLAG3_COUNT = 22,
	PERF_CCU_COLOR_READ_FLAG4_COUNT = 23,
	PERF_CCU_COLOR_READ_FLAG5_COUNT = 24,
	PERF_CCU_COLOR_READ_FLAG6_COUNT = 25,
	PERF_CCU_COLOR_READ_FLAG8_COUNT = 26,
	PERF_CCU_2D_RD_REQ = 27,
	PERF_CCU_2D_WR_REQ = 28,
पूर्ण;

क्रमागत a6xx_lrz_perfcounter_select अणु
	PERF_LRZ_BUSY_CYCLES = 0,
	PERF_LRZ_STARVE_CYCLES_RAS = 1,
	PERF_LRZ_STALL_CYCLES_RB = 2,
	PERF_LRZ_STALL_CYCLES_VSC = 3,
	PERF_LRZ_STALL_CYCLES_VPC = 4,
	PERF_LRZ_STALL_CYCLES_FLAG_PREFETCH = 5,
	PERF_LRZ_STALL_CYCLES_UCHE = 6,
	PERF_LRZ_LRZ_READ = 7,
	PERF_LRZ_LRZ_WRITE = 8,
	PERF_LRZ_READ_LATENCY = 9,
	PERF_LRZ_MERGE_CACHE_UPDATING = 10,
	PERF_LRZ_PRIM_KILLED_BY_MASKGEN = 11,
	PERF_LRZ_PRIM_KILLED_BY_LRZ = 12,
	PERF_LRZ_VISIBLE_PRIM_AFTER_LRZ = 13,
	PERF_LRZ_FULL_8X8_TILES = 14,
	PERF_LRZ_PARTIAL_8X8_TILES = 15,
	PERF_LRZ_TILE_KILLED = 16,
	PERF_LRZ_TOTAL_PIXEL = 17,
	PERF_LRZ_VISIBLE_PIXEL_AFTER_LRZ = 18,
	PERF_LRZ_FULLY_COVERED_TILES = 19,
	PERF_LRZ_PARTIAL_COVERED_TILES = 20,
	PERF_LRZ_FEEDBACK_ACCEPT = 21,
	PERF_LRZ_FEEDBACK_DISCARD = 22,
	PERF_LRZ_FEEDBACK_STALL = 23,
	PERF_LRZ_STALL_CYCLES_RB_ZPLANE = 24,
	PERF_LRZ_STALL_CYCLES_RB_BPLANE = 25,
	PERF_LRZ_STALL_CYCLES_VC = 26,
	PERF_LRZ_RAS_MASK_TRANS = 27,
पूर्ण;

क्रमागत a6xx_cmp_perfcounter_select अणु
	PERF_CMPDECMP_STALL_CYCLES_ARB = 0,
	PERF_CMPDECMP_VBIF_LATENCY_CYCLES = 1,
	PERF_CMPDECMP_VBIF_LATENCY_SAMPLES = 2,
	PERF_CMPDECMP_VBIF_READ_DATA_CCU = 3,
	PERF_CMPDECMP_VBIF_WRITE_DATA_CCU = 4,
	PERF_CMPDECMP_VBIF_READ_REQUEST = 5,
	PERF_CMPDECMP_VBIF_WRITE_REQUEST = 6,
	PERF_CMPDECMP_VBIF_READ_DATA = 7,
	PERF_CMPDECMP_VBIF_WRITE_DATA = 8,
	PERF_CMPDECMP_FLAG_FETCH_CYCLES = 9,
	PERF_CMPDECMP_FLAG_FETCH_SAMPLES = 10,
	PERF_CMPDECMP_DEPTH_WRITE_FLAG1_COUNT = 11,
	PERF_CMPDECMP_DEPTH_WRITE_FLAG2_COUNT = 12,
	PERF_CMPDECMP_DEPTH_WRITE_FLAG3_COUNT = 13,
	PERF_CMPDECMP_DEPTH_WRITE_FLAG4_COUNT = 14,
	PERF_CMPDECMP_DEPTH_WRITE_FLAG5_COUNT = 15,
	PERF_CMPDECMP_DEPTH_WRITE_FLAG6_COUNT = 16,
	PERF_CMPDECMP_DEPTH_WRITE_FLAG8_COUNT = 17,
	PERF_CMPDECMP_COLOR_WRITE_FLAG1_COUNT = 18,
	PERF_CMPDECMP_COLOR_WRITE_FLAG2_COUNT = 19,
	PERF_CMPDECMP_COLOR_WRITE_FLAG3_COUNT = 20,
	PERF_CMPDECMP_COLOR_WRITE_FLAG4_COUNT = 21,
	PERF_CMPDECMP_COLOR_WRITE_FLAG5_COUNT = 22,
	PERF_CMPDECMP_COLOR_WRITE_FLAG6_COUNT = 23,
	PERF_CMPDECMP_COLOR_WRITE_FLAG8_COUNT = 24,
	PERF_CMPDECMP_2D_STALL_CYCLES_VBIF_REQ = 25,
	PERF_CMPDECMP_2D_STALL_CYCLES_VBIF_WR = 26,
	PERF_CMPDECMP_2D_STALL_CYCLES_VBIF_RETURN = 27,
	PERF_CMPDECMP_2D_RD_DATA = 28,
	PERF_CMPDECMP_2D_WR_DATA = 29,
	PERF_CMPDECMP_VBIF_READ_DATA_UCHE_CH0 = 30,
	PERF_CMPDECMP_VBIF_READ_DATA_UCHE_CH1 = 31,
	PERF_CMPDECMP_2D_OUTPUT_TRANS = 32,
	PERF_CMPDECMP_VBIF_WRITE_DATA_UCHE = 33,
	PERF_CMPDECMP_DEPTH_WRITE_FLAG0_COUNT = 34,
	PERF_CMPDECMP_COLOR_WRITE_FLAG0_COUNT = 35,
	PERF_CMPDECMP_COLOR_WRITE_FLAGALPHA_COUNT = 36,
	PERF_CMPDECMP_2D_BUSY_CYCLES = 37,
	PERF_CMPDECMP_2D_REORDER_STARVE_CYCLES = 38,
	PERF_CMPDECMP_2D_PIXELS = 39,
पूर्ण;

क्रमागत a6xx_2d_अगरmt अणु
	R2D_UNORM8 = 16,
	R2D_INT32 = 7,
	R2D_INT16 = 6,
	R2D_INT8 = 5,
	R2D_FLOAT32 = 4,
	R2D_FLOAT16 = 3,
	R2D_UNORM8_SRGB = 1,
	R2D_RAW = 0,
पूर्ण;

क्रमागत a6xx_ztest_mode अणु
	A6XX_EARLY_Z = 0,
	A6XX_LATE_Z = 1,
	A6XX_EARLY_LRZ_LATE_Z = 2,
पूर्ण;

क्रमागत a6xx_rotation अणु
	ROTATE_0 = 0,
	ROTATE_90 = 1,
	ROTATE_180 = 2,
	ROTATE_270 = 3,
	ROTATE_HFLIP = 4,
	ROTATE_VFLIP = 5,
पूर्ण;

क्रमागत a6xx_tess_spacing अणु
	TESS_EQUAL = 0,
	TESS_FRACTIONAL_ODD = 2,
	TESS_FRACTIONAL_EVEN = 3,
पूर्ण;

क्रमागत a6xx_tess_output अणु
	TESS_POINTS = 0,
	TESS_LINES = 1,
	TESS_CW_TRIS = 2,
	TESS_CCW_TRIS = 3,
पूर्ण;

क्रमागत a6xx_tex_filter अणु
	A6XX_TEX_NEAREST = 0,
	A6XX_TEX_LINEAR = 1,
	A6XX_TEX_ANISO = 2,
	A6XX_TEX_CUBIC = 3,
पूर्ण;

क्रमागत a6xx_tex_clamp अणु
	A6XX_TEX_REPEAT = 0,
	A6XX_TEX_CLAMP_TO_EDGE = 1,
	A6XX_TEX_MIRROR_REPEAT = 2,
	A6XX_TEX_CLAMP_TO_BORDER = 3,
	A6XX_TEX_MIRROR_CLAMP = 4,
पूर्ण;

क्रमागत a6xx_tex_aniso अणु
	A6XX_TEX_ANISO_1 = 0,
	A6XX_TEX_ANISO_2 = 1,
	A6XX_TEX_ANISO_4 = 2,
	A6XX_TEX_ANISO_8 = 3,
	A6XX_TEX_ANISO_16 = 4,
पूर्ण;

क्रमागत a6xx_reduction_mode अणु
	A6XX_REDUCTION_MODE_AVERAGE = 0,
	A6XX_REDUCTION_MODE_MIN = 1,
	A6XX_REDUCTION_MODE_MAX = 2,
पूर्ण;

क्रमागत a6xx_tex_swiz अणु
	A6XX_TEX_X = 0,
	A6XX_TEX_Y = 1,
	A6XX_TEX_Z = 2,
	A6XX_TEX_W = 3,
	A6XX_TEX_ZERO = 4,
	A6XX_TEX_ONE = 5,
पूर्ण;

क्रमागत a6xx_tex_type अणु
	A6XX_TEX_1D = 0,
	A6XX_TEX_2D = 1,
	A6XX_TEX_CUBE = 2,
	A6XX_TEX_3D = 3,
पूर्ण;

#घोषणा A6XX_RBBM_INT_0_MASK_RBBM_GPU_IDLE			0x00000001
#घोषणा A6XX_RBBM_INT_0_MASK_CP_AHB_ERROR			0x00000002
#घोषणा A6XX_RBBM_INT_0_MASK_RBBM_ATB_ASYNCFIFO_OVERFLOW	0x00000040
#घोषणा A6XX_RBBM_INT_0_MASK_RBBM_GPC_ERROR			0x00000080
#घोषणा A6XX_RBBM_INT_0_MASK_CP_SW				0x00000100
#घोषणा A6XX_RBBM_INT_0_MASK_CP_HW_ERROR			0x00000200
#घोषणा A6XX_RBBM_INT_0_MASK_CP_CCU_FLUSH_DEPTH_TS		0x00000400
#घोषणा A6XX_RBBM_INT_0_MASK_CP_CCU_FLUSH_COLOR_TS		0x00000800
#घोषणा A6XX_RBBM_INT_0_MASK_CP_CCU_RESOLVE_TS			0x00001000
#घोषणा A6XX_RBBM_INT_0_MASK_CP_IB2				0x00002000
#घोषणा A6XX_RBBM_INT_0_MASK_CP_IB1				0x00004000
#घोषणा A6XX_RBBM_INT_0_MASK_CP_RB				0x00008000
#घोषणा A6XX_RBBM_INT_0_MASK_CP_RB_DONE_TS			0x00020000
#घोषणा A6XX_RBBM_INT_0_MASK_CP_WT_DONE_TS			0x00040000
#घोषणा A6XX_RBBM_INT_0_MASK_CP_CACHE_FLUSH_TS			0x00100000
#घोषणा A6XX_RBBM_INT_0_MASK_RBBM_ATB_BUS_OVERFLOW		0x00400000
#घोषणा A6XX_RBBM_INT_0_MASK_RBBM_HANG_DETECT			0x00800000
#घोषणा A6XX_RBBM_INT_0_MASK_UCHE_OOB_ACCESS			0x01000000
#घोषणा A6XX_RBBM_INT_0_MASK_UCHE_TRAP_INTR			0x02000000
#घोषणा A6XX_RBBM_INT_0_MASK_DEBBUS_INTR_0			0x04000000
#घोषणा A6XX_RBBM_INT_0_MASK_DEBBUS_INTR_1			0x08000000
#घोषणा A6XX_RBBM_INT_0_MASK_ISDB_CPU_IRQ			0x40000000
#घोषणा A6XX_RBBM_INT_0_MASK_ISDB_UNDER_DEBUG			0x80000000
#घोषणा A6XX_CP_INT_CP_OPCODE_ERROR				0x00000001
#घोषणा A6XX_CP_INT_CP_UCODE_ERROR				0x00000002
#घोषणा A6XX_CP_INT_CP_HW_FAULT_ERROR				0x00000004
#घोषणा A6XX_CP_INT_CP_REGISTER_PROTECTION_ERROR		0x00000010
#घोषणा A6XX_CP_INT_CP_AHB_ERROR				0x00000020
#घोषणा A6XX_CP_INT_CP_VSD_PARITY_ERROR				0x00000040
#घोषणा A6XX_CP_INT_CP_ILLEGAL_INSTR_ERROR			0x00000080
#घोषणा REG_A6XX_CP_RB_BASE					0x00000800

#घोषणा REG_A6XX_CP_RB_BASE_HI					0x00000801

#घोषणा REG_A6XX_CP_RB_CNTL					0x00000802

#घोषणा REG_A6XX_CP_RB_RPTR_ADDR_LO				0x00000804

#घोषणा REG_A6XX_CP_RB_RPTR_ADDR_HI				0x00000805

#घोषणा REG_A6XX_CP_RB_RPTR					0x00000806

#घोषणा REG_A6XX_CP_RB_WPTR					0x00000807

#घोषणा REG_A6XX_CP_SQE_CNTL					0x00000808

#घोषणा REG_A6XX_CP_CP2GMU_STATUS				0x00000812
#घोषणा A6XX_CP_CP2GMU_STATUS_IFPC				0x00000001

#घोषणा REG_A6XX_CP_HW_FAULT					0x00000821

#घोषणा REG_A6XX_CP_INTERRUPT_STATUS				0x00000823

#घोषणा REG_A6XX_CP_PROTECT_STATUS				0x00000824

#घोषणा REG_A6XX_CP_SQE_INSTR_BASE_LO				0x00000830

#घोषणा REG_A6XX_CP_SQE_INSTR_BASE_HI				0x00000831

#घोषणा REG_A6XX_CP_MISC_CNTL					0x00000840

#घोषणा REG_A6XX_CP_APRIV_CNTL					0x00000844

#घोषणा REG_A6XX_CP_ROQ_THRESHOLDS_1				0x000008c1
#घोषणा A6XX_CP_ROQ_THRESHOLDS_1_RB_LO__MASK			0x000000ff
#घोषणा A6XX_CP_ROQ_THRESHOLDS_1_RB_LO__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_ROQ_THRESHOLDS_1_RB_LO(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_CP_ROQ_THRESHOLDS_1_RB_LO__SHIFT) & A6XX_CP_ROQ_THRESHOLDS_1_RB_LO__MASK;
पूर्ण
#घोषणा A6XX_CP_ROQ_THRESHOLDS_1_RB_HI__MASK			0x0000ff00
#घोषणा A6XX_CP_ROQ_THRESHOLDS_1_RB_HI__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_ROQ_THRESHOLDS_1_RB_HI(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_CP_ROQ_THRESHOLDS_1_RB_HI__SHIFT) & A6XX_CP_ROQ_THRESHOLDS_1_RB_HI__MASK;
पूर्ण
#घोषणा A6XX_CP_ROQ_THRESHOLDS_1_IB1_START__MASK		0x00ff0000
#घोषणा A6XX_CP_ROQ_THRESHOLDS_1_IB1_START__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_ROQ_THRESHOLDS_1_IB1_START(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_CP_ROQ_THRESHOLDS_1_IB1_START__SHIFT) & A6XX_CP_ROQ_THRESHOLDS_1_IB1_START__MASK;
पूर्ण
#घोषणा A6XX_CP_ROQ_THRESHOLDS_1_IB2_START__MASK		0xff000000
#घोषणा A6XX_CP_ROQ_THRESHOLDS_1_IB2_START__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_ROQ_THRESHOLDS_1_IB2_START(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_CP_ROQ_THRESHOLDS_1_IB2_START__SHIFT) & A6XX_CP_ROQ_THRESHOLDS_1_IB2_START__MASK;
पूर्ण

#घोषणा REG_A6XX_CP_ROQ_THRESHOLDS_2				0x000008c2
#घोषणा A6XX_CP_ROQ_THRESHOLDS_2_SDS_START__MASK		0x000001ff
#घोषणा A6XX_CP_ROQ_THRESHOLDS_2_SDS_START__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_ROQ_THRESHOLDS_2_SDS_START(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_CP_ROQ_THRESHOLDS_2_SDS_START__SHIFT) & A6XX_CP_ROQ_THRESHOLDS_2_SDS_START__MASK;
पूर्ण
#घोषणा A6XX_CP_ROQ_THRESHOLDS_2_ROQ_SIZE__MASK			0xffff0000
#घोषणा A6XX_CP_ROQ_THRESHOLDS_2_ROQ_SIZE__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_ROQ_THRESHOLDS_2_ROQ_SIZE(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_CP_ROQ_THRESHOLDS_2_ROQ_SIZE__SHIFT) & A6XX_CP_ROQ_THRESHOLDS_2_ROQ_SIZE__MASK;
पूर्ण

#घोषणा REG_A6XX_CP_MEM_POOL_SIZE				0x000008c3

#घोषणा REG_A6XX_CP_CHICKEN_DBG					0x00000841

#घोषणा REG_A6XX_CP_ADDR_MODE_CNTL				0x00000842

#घोषणा REG_A6XX_CP_DBG_ECO_CNTL				0x00000843

#घोषणा REG_A6XX_CP_PROTECT_CNTL				0x0000084f

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_CP_SCRATCH(uपूर्णांक32_t i0) अणु वापस 0x00000883 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_CP_SCRATCH_REG(uपूर्णांक32_t i0) अणु वापस 0x00000883 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_CP_PROTECT(uपूर्णांक32_t i0) अणु वापस 0x00000850 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_CP_PROTECT_REG(uपूर्णांक32_t i0) अणु वापस 0x00000850 + 0x1*i0; पूर्ण
#घोषणा A6XX_CP_PROTECT_REG_BASE_ADDR__MASK			0x0003ffff
#घोषणा A6XX_CP_PROTECT_REG_BASE_ADDR__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_PROTECT_REG_BASE_ADDR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CP_PROTECT_REG_BASE_ADDR__SHIFT) & A6XX_CP_PROTECT_REG_BASE_ADDR__MASK;
पूर्ण
#घोषणा A6XX_CP_PROTECT_REG_MASK_LEN__MASK			0x7ffc0000
#घोषणा A6XX_CP_PROTECT_REG_MASK_LEN__SHIFT			18
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_PROTECT_REG_MASK_LEN(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CP_PROTECT_REG_MASK_LEN__SHIFT) & A6XX_CP_PROTECT_REG_MASK_LEN__MASK;
पूर्ण
#घोषणा A6XX_CP_PROTECT_REG_READ				0x80000000

#घोषणा REG_A6XX_CP_CONTEXT_SWITCH_CNTL				0x000008a0

#घोषणा REG_A6XX_CP_CONTEXT_SWITCH_SMMU_INFO_LO			0x000008a1

#घोषणा REG_A6XX_CP_CONTEXT_SWITCH_SMMU_INFO_HI			0x000008a2

#घोषणा REG_A6XX_CP_CONTEXT_SWITCH_PRIV_NON_SECURE_RESTORE_ADDR_LO	0x000008a3

#घोषणा REG_A6XX_CP_CONTEXT_SWITCH_PRIV_NON_SECURE_RESTORE_ADDR_HI	0x000008a4

#घोषणा REG_A6XX_CP_CONTEXT_SWITCH_PRIV_SECURE_RESTORE_ADDR_LO	0x000008a5

#घोषणा REG_A6XX_CP_CONTEXT_SWITCH_PRIV_SECURE_RESTORE_ADDR_HI	0x000008a6

#घोषणा REG_A6XX_CP_CONTEXT_SWITCH_NON_PRIV_RESTORE_ADDR_LO	0x000008a7

#घोषणा REG_A6XX_CP_CONTEXT_SWITCH_NON_PRIV_RESTORE_ADDR_HI	0x000008a8

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_0				0x000008d0

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_1				0x000008d1

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_2				0x000008d2

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_3				0x000008d3

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_4				0x000008d4

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_5				0x000008d5

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_6				0x000008d6

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_7				0x000008d7

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_8				0x000008d8

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_9				0x000008d9

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_10				0x000008da

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_11				0x000008db

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_12				0x000008dc

#घोषणा REG_A6XX_CP_PERFCTR_CP_SEL_13				0x000008dd

#घोषणा REG_A6XX_CP_CRASH_SCRIPT_BASE_LO			0x00000900

#घोषणा REG_A6XX_CP_CRASH_SCRIPT_BASE_HI			0x00000901

#घोषणा REG_A6XX_CP_CRASH_DUMP_CNTL				0x00000902

#घोषणा REG_A6XX_CP_CRASH_DUMP_STATUS				0x00000903

#घोषणा REG_A6XX_CP_SQE_STAT_ADDR				0x00000908

#घोषणा REG_A6XX_CP_SQE_STAT_DATA				0x00000909

#घोषणा REG_A6XX_CP_DRAW_STATE_ADDR				0x0000090a

#घोषणा REG_A6XX_CP_DRAW_STATE_DATA				0x0000090b

#घोषणा REG_A6XX_CP_ROQ_DBG_ADDR				0x0000090c

#घोषणा REG_A6XX_CP_ROQ_DBG_DATA				0x0000090d

#घोषणा REG_A6XX_CP_MEM_POOL_DBG_ADDR				0x0000090e

#घोषणा REG_A6XX_CP_MEM_POOL_DBG_DATA				0x0000090f

#घोषणा REG_A6XX_CP_SQE_UCODE_DBG_ADDR				0x00000910

#घोषणा REG_A6XX_CP_SQE_UCODE_DBG_DATA				0x00000911

#घोषणा REG_A6XX_CP_IB1_BASE					0x00000928

#घोषणा REG_A6XX_CP_IB1_BASE_HI					0x00000929

#घोषणा REG_A6XX_CP_IB1_REM_SIZE				0x0000092a

#घोषणा REG_A6XX_CP_IB2_BASE					0x0000092b

#घोषणा REG_A6XX_CP_IB2_BASE_HI					0x0000092c

#घोषणा REG_A6XX_CP_IB2_REM_SIZE				0x0000092d

#घोषणा REG_A6XX_CP_SDS_BASE					0x0000092e

#घोषणा REG_A6XX_CP_SDS_BASE_HI					0x0000092f

#घोषणा REG_A6XX_CP_SDS_REM_SIZE				0x0000092e

#घोषणा REG_A6XX_CP_BIN_SIZE_ADDRESS				0x00000931

#घोषणा REG_A6XX_CP_BIN_SIZE_ADDRESS_HI				0x00000932

#घोषणा REG_A6XX_CP_BIN_DATA_ADDR				0x00000934

#घोषणा REG_A6XX_CP_BIN_DATA_ADDR_HI				0x00000935

#घोषणा REG_A6XX_CP_CSQ_IB1_STAT				0x00000949
#घोषणा A6XX_CP_CSQ_IB1_STAT_REM__MASK				0xffff0000
#घोषणा A6XX_CP_CSQ_IB1_STAT_REM__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_CSQ_IB1_STAT_REM(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CP_CSQ_IB1_STAT_REM__SHIFT) & A6XX_CP_CSQ_IB1_STAT_REM__MASK;
पूर्ण

#घोषणा REG_A6XX_CP_CSQ_IB2_STAT				0x0000094a
#घोषणा A6XX_CP_CSQ_IB2_STAT_REM__MASK				0xffff0000
#घोषणा A6XX_CP_CSQ_IB2_STAT_REM__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_CSQ_IB2_STAT_REM(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CP_CSQ_IB2_STAT_REM__SHIFT) & A6XX_CP_CSQ_IB2_STAT_REM__MASK;
पूर्ण

#घोषणा REG_A6XX_CP_ALWAYS_ON_COUNTER_LO			0x00000980

#घोषणा REG_A6XX_CP_ALWAYS_ON_COUNTER_HI			0x00000981

#घोषणा REG_A6XX_CP_AHB_CNTL					0x0000098d

#घोषणा REG_A6XX_CP_APERTURE_CNTL_HOST				0x00000a00

#घोषणा REG_A6XX_CP_APERTURE_CNTL_CD				0x00000a03

#घोषणा REG_A6XX_VSC_ADDR_MODE_CNTL				0x00000c01

#घोषणा REG_A6XX_RBBM_INT_0_STATUS				0x00000201

#घोषणा REG_A6XX_RBBM_STATUS					0x00000210
#घोषणा A6XX_RBBM_STATUS_GPU_BUSY_IGN_AHB			0x00800000
#घोषणा A6XX_RBBM_STATUS_GPU_BUSY_IGN_AHB_CP			0x00400000
#घोषणा A6XX_RBBM_STATUS_HLSQ_BUSY				0x00200000
#घोषणा A6XX_RBBM_STATUS_VSC_BUSY				0x00100000
#घोषणा A6XX_RBBM_STATUS_TPL1_BUSY				0x00080000
#घोषणा A6XX_RBBM_STATUS_SP_BUSY				0x00040000
#घोषणा A6XX_RBBM_STATUS_UCHE_BUSY				0x00020000
#घोषणा A6XX_RBBM_STATUS_VPC_BUSY				0x00010000
#घोषणा A6XX_RBBM_STATUS_VFD_BUSY				0x00008000
#घोषणा A6XX_RBBM_STATUS_TESS_BUSY				0x00004000
#घोषणा A6XX_RBBM_STATUS_PC_VSD_BUSY				0x00002000
#घोषणा A6XX_RBBM_STATUS_PC_DCALL_BUSY				0x00001000
#घोषणा A6XX_RBBM_STATUS_COM_DCOM_BUSY				0x00000800
#घोषणा A6XX_RBBM_STATUS_LRZ_BUSY				0x00000400
#घोषणा A6XX_RBBM_STATUS_A2D_BUSY				0x00000200
#घोषणा A6XX_RBBM_STATUS_CCU_BUSY				0x00000100
#घोषणा A6XX_RBBM_STATUS_RB_BUSY				0x00000080
#घोषणा A6XX_RBBM_STATUS_RAS_BUSY				0x00000040
#घोषणा A6XX_RBBM_STATUS_TSE_BUSY				0x00000020
#घोषणा A6XX_RBBM_STATUS_VBIF_BUSY				0x00000010
#घोषणा A6XX_RBBM_STATUS_GFX_DBGC_BUSY				0x00000008
#घोषणा A6XX_RBBM_STATUS_CP_BUSY				0x00000004
#घोषणा A6XX_RBBM_STATUS_CP_AHB_BUSY_CP_MASTER			0x00000002
#घोषणा A6XX_RBBM_STATUS_CP_AHB_BUSY_CX_MASTER			0x00000001

#घोषणा REG_A6XX_RBBM_STATUS3					0x00000213
#घोषणा A6XX_RBBM_STATUS3_SMMU_STALLED_ON_FAULT			0x01000000

#घोषणा REG_A6XX_RBBM_VBIF_GX_RESET_STATUS			0x00000215

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_0_LO				0x00000400

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_0_HI				0x00000401

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_1_LO				0x00000402

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_1_HI				0x00000403

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_2_LO				0x00000404

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_2_HI				0x00000405

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_3_LO				0x00000406

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_3_HI				0x00000407

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_4_LO				0x00000408

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_4_HI				0x00000409

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_5_LO				0x0000040a

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_5_HI				0x0000040b

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_6_LO				0x0000040c

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_6_HI				0x0000040d

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_7_LO				0x0000040e

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_7_HI				0x0000040f

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_8_LO				0x00000410

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_8_HI				0x00000411

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_9_LO				0x00000412

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_9_HI				0x00000413

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_10_LO				0x00000414

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_10_HI				0x00000415

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_11_LO				0x00000416

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_11_HI				0x00000417

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_12_LO				0x00000418

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_12_HI				0x00000419

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_13_LO				0x0000041a

#घोषणा REG_A6XX_RBBM_PERFCTR_CP_13_HI				0x0000041b

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_0_LO				0x0000041c

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_0_HI				0x0000041d

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_1_LO				0x0000041e

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_1_HI				0x0000041f

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_2_LO				0x00000420

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_2_HI				0x00000421

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_3_LO				0x00000422

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_3_HI				0x00000423

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_0_LO				0x00000424

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_0_HI				0x00000425

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_1_LO				0x00000426

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_1_HI				0x00000427

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_2_LO				0x00000428

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_2_HI				0x00000429

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_3_LO				0x0000042a

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_3_HI				0x0000042b

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_4_LO				0x0000042c

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_4_HI				0x0000042d

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_5_LO				0x0000042e

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_5_HI				0x0000042f

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_6_LO				0x00000430

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_6_HI				0x00000431

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_7_LO				0x00000432

#घोषणा REG_A6XX_RBBM_PERFCTR_PC_7_HI				0x00000433

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_0_LO				0x00000434

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_0_HI				0x00000435

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_1_LO				0x00000436

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_1_HI				0x00000437

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_2_LO				0x00000438

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_2_HI				0x00000439

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_3_LO				0x0000043a

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_3_HI				0x0000043b

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_4_LO				0x0000043c

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_4_HI				0x0000043d

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_5_LO				0x0000043e

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_5_HI				0x0000043f

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_6_LO				0x00000440

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_6_HI				0x00000441

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_7_LO				0x00000442

#घोषणा REG_A6XX_RBBM_PERFCTR_VFD_7_HI				0x00000443

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_0_LO				0x00000444

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_0_HI				0x00000445

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_1_LO				0x00000446

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_1_HI				0x00000447

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_2_LO				0x00000448

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_2_HI				0x00000449

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_3_LO				0x0000044a

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_3_HI				0x0000044b

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_4_LO				0x0000044c

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_4_HI				0x0000044d

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_5_LO				0x0000044e

#घोषणा REG_A6XX_RBBM_PERFCTR_HLSQ_5_HI				0x0000044f

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_0_LO				0x00000450

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_0_HI				0x00000451

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_1_LO				0x00000452

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_1_HI				0x00000453

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_2_LO				0x00000454

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_2_HI				0x00000455

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_3_LO				0x00000456

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_3_HI				0x00000457

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_4_LO				0x00000458

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_4_HI				0x00000459

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_5_LO				0x0000045a

#घोषणा REG_A6XX_RBBM_PERFCTR_VPC_5_HI				0x0000045b

#घोषणा REG_A6XX_RBBM_PERFCTR_CCU_0_LO				0x0000045c

#घोषणा REG_A6XX_RBBM_PERFCTR_CCU_0_HI				0x0000045d

#घोषणा REG_A6XX_RBBM_PERFCTR_CCU_1_LO				0x0000045e

#घोषणा REG_A6XX_RBBM_PERFCTR_CCU_1_HI				0x0000045f

#घोषणा REG_A6XX_RBBM_PERFCTR_CCU_2_LO				0x00000460

#घोषणा REG_A6XX_RBBM_PERFCTR_CCU_2_HI				0x00000461

#घोषणा REG_A6XX_RBBM_PERFCTR_CCU_3_LO				0x00000462

#घोषणा REG_A6XX_RBBM_PERFCTR_CCU_3_HI				0x00000463

#घोषणा REG_A6XX_RBBM_PERFCTR_CCU_4_LO				0x00000464

#घोषणा REG_A6XX_RBBM_PERFCTR_CCU_4_HI				0x00000465

#घोषणा REG_A6XX_RBBM_PERFCTR_TSE_0_LO				0x00000466

#घोषणा REG_A6XX_RBBM_PERFCTR_TSE_0_HI				0x00000467

#घोषणा REG_A6XX_RBBM_PERFCTR_TSE_1_LO				0x00000468

#घोषणा REG_A6XX_RBBM_PERFCTR_TSE_1_HI				0x00000469

#घोषणा REG_A6XX_RBBM_PERFCTR_TSE_2_LO				0x0000046a

#घोषणा REG_A6XX_RBBM_PERFCTR_TSE_2_HI				0x0000046b

#घोषणा REG_A6XX_RBBM_PERFCTR_TSE_3_LO				0x0000046c

#घोषणा REG_A6XX_RBBM_PERFCTR_TSE_3_HI				0x0000046d

#घोषणा REG_A6XX_RBBM_PERFCTR_RAS_0_LO				0x0000046e

#घोषणा REG_A6XX_RBBM_PERFCTR_RAS_0_HI				0x0000046f

#घोषणा REG_A6XX_RBBM_PERFCTR_RAS_1_LO				0x00000470

#घोषणा REG_A6XX_RBBM_PERFCTR_RAS_1_HI				0x00000471

#घोषणा REG_A6XX_RBBM_PERFCTR_RAS_2_LO				0x00000472

#घोषणा REG_A6XX_RBBM_PERFCTR_RAS_2_HI				0x00000473

#घोषणा REG_A6XX_RBBM_PERFCTR_RAS_3_LO				0x00000474

#घोषणा REG_A6XX_RBBM_PERFCTR_RAS_3_HI				0x00000475

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_0_LO				0x00000476

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_0_HI				0x00000477

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_1_LO				0x00000478

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_1_HI				0x00000479

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_2_LO				0x0000047a

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_2_HI				0x0000047b

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_3_LO				0x0000047c

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_3_HI				0x0000047d

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_4_LO				0x0000047e

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_4_HI				0x0000047f

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_5_LO				0x00000480

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_5_HI				0x00000481

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_6_LO				0x00000482

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_6_HI				0x00000483

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_7_LO				0x00000484

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_7_HI				0x00000485

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_8_LO				0x00000486

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_8_HI				0x00000487

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_9_LO				0x00000488

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_9_HI				0x00000489

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_10_LO			0x0000048a

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_10_HI			0x0000048b

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_11_LO			0x0000048c

#घोषणा REG_A6XX_RBBM_PERFCTR_UCHE_11_HI			0x0000048d

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_0_LO				0x0000048e

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_0_HI				0x0000048f

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_1_LO				0x00000490

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_1_HI				0x00000491

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_2_LO				0x00000492

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_2_HI				0x00000493

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_3_LO				0x00000494

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_3_HI				0x00000495

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_4_LO				0x00000496

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_4_HI				0x00000497

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_5_LO				0x00000498

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_5_HI				0x00000499

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_6_LO				0x0000049a

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_6_HI				0x0000049b

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_7_LO				0x0000049c

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_7_HI				0x0000049d

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_8_LO				0x0000049e

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_8_HI				0x0000049f

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_9_LO				0x000004a0

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_9_HI				0x000004a1

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_10_LO				0x000004a2

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_10_HI				0x000004a3

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_11_LO				0x000004a4

#घोषणा REG_A6XX_RBBM_PERFCTR_TP_11_HI				0x000004a5

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_0_LO				0x000004a6

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_0_HI				0x000004a7

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_1_LO				0x000004a8

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_1_HI				0x000004a9

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_2_LO				0x000004aa

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_2_HI				0x000004ab

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_3_LO				0x000004ac

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_3_HI				0x000004ad

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_4_LO				0x000004ae

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_4_HI				0x000004af

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_5_LO				0x000004b0

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_5_HI				0x000004b1

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_6_LO				0x000004b2

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_6_HI				0x000004b3

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_7_LO				0x000004b4

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_7_HI				0x000004b5

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_8_LO				0x000004b6

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_8_HI				0x000004b7

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_9_LO				0x000004b8

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_9_HI				0x000004b9

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_10_LO				0x000004ba

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_10_HI				0x000004bb

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_11_LO				0x000004bc

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_11_HI				0x000004bd

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_12_LO				0x000004be

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_12_HI				0x000004bf

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_13_LO				0x000004c0

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_13_HI				0x000004c1

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_14_LO				0x000004c2

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_14_HI				0x000004c3

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_15_LO				0x000004c4

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_15_HI				0x000004c5

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_16_LO				0x000004c6

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_16_HI				0x000004c7

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_17_LO				0x000004c8

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_17_HI				0x000004c9

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_18_LO				0x000004ca

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_18_HI				0x000004cb

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_19_LO				0x000004cc

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_19_HI				0x000004cd

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_20_LO				0x000004ce

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_20_HI				0x000004cf

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_21_LO				0x000004d0

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_21_HI				0x000004d1

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_22_LO				0x000004d2

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_22_HI				0x000004d3

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_23_LO				0x000004d4

#घोषणा REG_A6XX_RBBM_PERFCTR_SP_23_HI				0x000004d5

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_0_LO				0x000004d6

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_0_HI				0x000004d7

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_1_LO				0x000004d8

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_1_HI				0x000004d9

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_2_LO				0x000004da

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_2_HI				0x000004db

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_3_LO				0x000004dc

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_3_HI				0x000004dd

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_4_LO				0x000004de

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_4_HI				0x000004df

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_5_LO				0x000004e0

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_5_HI				0x000004e1

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_6_LO				0x000004e2

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_6_HI				0x000004e3

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_7_LO				0x000004e4

#घोषणा REG_A6XX_RBBM_PERFCTR_RB_7_HI				0x000004e5

#घोषणा REG_A6XX_RBBM_PERFCTR_VSC_0_LO				0x000004e6

#घोषणा REG_A6XX_RBBM_PERFCTR_VSC_0_HI				0x000004e7

#घोषणा REG_A6XX_RBBM_PERFCTR_VSC_1_LO				0x000004e8

#घोषणा REG_A6XX_RBBM_PERFCTR_VSC_1_HI				0x000004e9

#घोषणा REG_A6XX_RBBM_PERFCTR_LRZ_0_LO				0x000004ea

#घोषणा REG_A6XX_RBBM_PERFCTR_LRZ_0_HI				0x000004eb

#घोषणा REG_A6XX_RBBM_PERFCTR_LRZ_1_LO				0x000004ec

#घोषणा REG_A6XX_RBBM_PERFCTR_LRZ_1_HI				0x000004ed

#घोषणा REG_A6XX_RBBM_PERFCTR_LRZ_2_LO				0x000004ee

#घोषणा REG_A6XX_RBBM_PERFCTR_LRZ_2_HI				0x000004ef

#घोषणा REG_A6XX_RBBM_PERFCTR_LRZ_3_LO				0x000004f0

#घोषणा REG_A6XX_RBBM_PERFCTR_LRZ_3_HI				0x000004f1

#घोषणा REG_A6XX_RBBM_PERFCTR_CMP_0_LO				0x000004f2

#घोषणा REG_A6XX_RBBM_PERFCTR_CMP_0_HI				0x000004f3

#घोषणा REG_A6XX_RBBM_PERFCTR_CMP_1_LO				0x000004f4

#घोषणा REG_A6XX_RBBM_PERFCTR_CMP_1_HI				0x000004f5

#घोषणा REG_A6XX_RBBM_PERFCTR_CMP_2_LO				0x000004f6

#घोषणा REG_A6XX_RBBM_PERFCTR_CMP_2_HI				0x000004f7

#घोषणा REG_A6XX_RBBM_PERFCTR_CMP_3_LO				0x000004f8

#घोषणा REG_A6XX_RBBM_PERFCTR_CMP_3_HI				0x000004f9

#घोषणा REG_A6XX_RBBM_PERFCTR_CNTL				0x00000500

#घोषणा REG_A6XX_RBBM_PERFCTR_LOAD_CMD0				0x00000501

#घोषणा REG_A6XX_RBBM_PERFCTR_LOAD_CMD1				0x00000502

#घोषणा REG_A6XX_RBBM_PERFCTR_LOAD_CMD2				0x00000503

#घोषणा REG_A6XX_RBBM_PERFCTR_LOAD_CMD3				0x00000504

#घोषणा REG_A6XX_RBBM_PERFCTR_LOAD_VALUE_LO			0x00000505

#घोषणा REG_A6XX_RBBM_PERFCTR_LOAD_VALUE_HI			0x00000506

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_SEL_0			0x00000507

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_SEL_1			0x00000508

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_SEL_2			0x00000509

#घोषणा REG_A6XX_RBBM_PERFCTR_RBBM_SEL_3			0x0000050a

#घोषणा REG_A6XX_RBBM_PERFCTR_GPU_BUSY_MASKED			0x0000050b

#घोषणा REG_A6XX_RBBM_ISDB_CNT					0x00000533

#घोषणा REG_A6XX_RBBM_PRIMCTR_0_LO				0x00000540

#घोषणा REG_A6XX_RBBM_PRIMCTR_0_HI				0x00000541

#घोषणा REG_A6XX_RBBM_PRIMCTR_1_LO				0x00000542

#घोषणा REG_A6XX_RBBM_PRIMCTR_1_HI				0x00000543

#घोषणा REG_A6XX_RBBM_PRIMCTR_2_LO				0x00000544

#घोषणा REG_A6XX_RBBM_PRIMCTR_2_HI				0x00000545

#घोषणा REG_A6XX_RBBM_PRIMCTR_3_LO				0x00000546

#घोषणा REG_A6XX_RBBM_PRIMCTR_3_HI				0x00000547

#घोषणा REG_A6XX_RBBM_PRIMCTR_4_LO				0x00000548

#घोषणा REG_A6XX_RBBM_PRIMCTR_4_HI				0x00000549

#घोषणा REG_A6XX_RBBM_PRIMCTR_5_LO				0x0000054a

#घोषणा REG_A6XX_RBBM_PRIMCTR_5_HI				0x0000054b

#घोषणा REG_A6XX_RBBM_PRIMCTR_6_LO				0x0000054c

#घोषणा REG_A6XX_RBBM_PRIMCTR_6_HI				0x0000054d

#घोषणा REG_A6XX_RBBM_PRIMCTR_7_LO				0x0000054e

#घोषणा REG_A6XX_RBBM_PRIMCTR_7_HI				0x0000054f

#घोषणा REG_A6XX_RBBM_PRIMCTR_8_LO				0x00000550

#घोषणा REG_A6XX_RBBM_PRIMCTR_8_HI				0x00000551

#घोषणा REG_A6XX_RBBM_PRIMCTR_9_LO				0x00000552

#घोषणा REG_A6XX_RBBM_PRIMCTR_9_HI				0x00000553

#घोषणा REG_A6XX_RBBM_PRIMCTR_10_LO				0x00000554

#घोषणा REG_A6XX_RBBM_PRIMCTR_10_HI				0x00000555

#घोषणा REG_A6XX_RBBM_SECVID_TRUST_CNTL				0x0000f400

#घोषणा REG_A6XX_RBBM_SECVID_TSB_TRUSTED_BASE_LO		0x0000f800

#घोषणा REG_A6XX_RBBM_SECVID_TSB_TRUSTED_BASE_HI		0x0000f801

#घोषणा REG_A6XX_RBBM_SECVID_TSB_TRUSTED_SIZE			0x0000f802

#घोषणा REG_A6XX_RBBM_SECVID_TSB_CNTL				0x0000f803

#घोषणा REG_A6XX_RBBM_SECVID_TSB_ADDR_MODE_CNTL			0x0000f810

#घोषणा REG_A6XX_RBBM_VBIF_CLIENT_QOS_CNTL			0x00000010

#घोषणा REG_A6XX_RBBM_GBIF_CLIENT_QOS_CNTL			0x00000011

#घोषणा REG_A6XX_RBBM_WAIT_FOR_GPU_IDLE_CMD			0x0000001c
#घोषणा A6XX_RBBM_WAIT_FOR_GPU_IDLE_CMD_WAIT_GPU_IDLE		0x00000001

#घोषणा REG_A6XX_RBBM_INTERFACE_HANG_INT_CNTL			0x0000001f

#घोषणा REG_A6XX_RBBM_INT_CLEAR_CMD				0x00000037

#घोषणा REG_A6XX_RBBM_INT_0_MASK				0x00000038

#घोषणा REG_A6XX_RBBM_SP_HYST_CNT				0x00000042

#घोषणा REG_A6XX_RBBM_SW_RESET_CMD				0x00000043

#घोषणा REG_A6XX_RBBM_RAC_THRESHOLD_CNT				0x00000044

#घोषणा REG_A6XX_RBBM_BLOCK_SW_RESET_CMD			0x00000045

#घोषणा REG_A6XX_RBBM_BLOCK_SW_RESET_CMD2			0x00000046

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL				0x000000ae

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_SP0				0x000000b0

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_SP1				0x000000b1

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_SP2				0x000000b2

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_SP3				0x000000b3

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_SP0				0x000000b4

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_SP1				0x000000b5

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_SP2				0x000000b6

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_SP3				0x000000b7

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_SP0				0x000000b8

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_SP1				0x000000b9

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_SP2				0x000000ba

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_SP3				0x000000bb

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_SP0				0x000000bc

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_SP1				0x000000bd

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_SP2				0x000000be

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_SP3				0x000000bf

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_TP0				0x000000c0

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_TP1				0x000000c1

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_TP2				0x000000c2

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_TP3				0x000000c3

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_TP0				0x000000c4

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_TP1				0x000000c5

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_TP2				0x000000c6

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_TP3				0x000000c7

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL3_TP0				0x000000c8

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL3_TP1				0x000000c9

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL3_TP2				0x000000ca

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL3_TP3				0x000000cb

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL4_TP0				0x000000cc

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL4_TP1				0x000000cd

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL4_TP2				0x000000ce

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL4_TP3				0x000000cf

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_TP0				0x000000d0

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_TP1				0x000000d1

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_TP2				0x000000d2

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_TP3				0x000000d3

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY2_TP0				0x000000d4

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY2_TP1				0x000000d5

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY2_TP2				0x000000d6

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY2_TP3				0x000000d7

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY3_TP0				0x000000d8

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY3_TP1				0x000000d9

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY3_TP2				0x000000da

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY3_TP3				0x000000db

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY4_TP0				0x000000dc

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY4_TP1				0x000000dd

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY4_TP2				0x000000de

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY4_TP3				0x000000df

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_TP0				0x000000e0

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_TP1				0x000000e1

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_TP2				0x000000e2

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_TP3				0x000000e3

#घोषणा REG_A6XX_RBBM_CLOCK_HYST2_TP0				0x000000e4

#घोषणा REG_A6XX_RBBM_CLOCK_HYST2_TP1				0x000000e5

#घोषणा REG_A6XX_RBBM_CLOCK_HYST2_TP2				0x000000e6

#घोषणा REG_A6XX_RBBM_CLOCK_HYST2_TP3				0x000000e7

#घोषणा REG_A6XX_RBBM_CLOCK_HYST3_TP0				0x000000e8

#घोषणा REG_A6XX_RBBM_CLOCK_HYST3_TP1				0x000000e9

#घोषणा REG_A6XX_RBBM_CLOCK_HYST3_TP2				0x000000ea

#घोषणा REG_A6XX_RBBM_CLOCK_HYST3_TP3				0x000000eb

#घोषणा REG_A6XX_RBBM_CLOCK_HYST4_TP0				0x000000ec

#घोषणा REG_A6XX_RBBM_CLOCK_HYST4_TP1				0x000000ed

#घोषणा REG_A6XX_RBBM_CLOCK_HYST4_TP2				0x000000ee

#घोषणा REG_A6XX_RBBM_CLOCK_HYST4_TP3				0x000000ef

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_RB0				0x000000f0

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_RB1				0x000000f1

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_RB2				0x000000f2

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_RB3				0x000000f3

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_RB0				0x000000f4

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_RB1				0x000000f5

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_RB2				0x000000f6

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_RB3				0x000000f7

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_CCU0				0x000000f8

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_CCU1				0x000000f9

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_CCU2				0x000000fa

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_CCU3				0x000000fb

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_RB_CCU0			0x00000100

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_RB_CCU1			0x00000101

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_RB_CCU2			0x00000102

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_RB_CCU3			0x00000103

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_RAC				0x00000104

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_RAC				0x00000105

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_RAC				0x00000106

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_RAC				0x00000107

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_TSE_RAS_RBBM			0x00000108

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_TSE_RAS_RBBM			0x00000109

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_TSE_RAS_RBBM			0x0000010a

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_UCHE				0x0000010b

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL2_UCHE				0x0000010c

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL3_UCHE				0x0000010d

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL4_UCHE				0x0000010e

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_UCHE				0x0000010f

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_UCHE				0x00000110

#घोषणा REG_A6XX_RBBM_CLOCK_MODE_VFD				0x00000111

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_VFD				0x00000112

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_VFD				0x00000113

#घोषणा REG_A6XX_RBBM_CLOCK_MODE_GPC				0x00000114

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_GPC				0x00000115

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_GPC				0x00000116

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_HLSQ_2			0x00000117

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_GMU_GX				0x00000118

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_GMU_GX			0x00000119

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_GMU_GX				0x0000011a

#घोषणा REG_A6XX_RBBM_CLOCK_MODE_HLSQ				0x0000011b

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_HLSQ				0x0000011c

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_HLSQ				0x0000011d

#घोषणा REG_A6XX_RBBM_CLOCK_CNTL_TEX_FCHE			0x00000120

#घोषणा REG_A6XX_RBBM_CLOCK_DELAY_TEX_FCHE			0x00000121

#घोषणा REG_A6XX_RBBM_CLOCK_HYST_TEX_FCHE			0x00000122

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_SEL_A				0x00000600

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_SEL_B				0x00000601

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_SEL_C				0x00000602

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_SEL_D				0x00000603
#घोषणा A6XX_DBGC_CFG_DBGBUS_SEL_D_PING_INDEX__MASK		0x000000ff
#घोषणा A6XX_DBGC_CFG_DBGBUS_SEL_D_PING_INDEX__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_SEL_D_PING_INDEX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_SEL_D_PING_INDEX__SHIFT) & A6XX_DBGC_CFG_DBGBUS_SEL_D_PING_INDEX__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_SEL_D_PING_BLK_SEL__MASK		0x0000ff00
#घोषणा A6XX_DBGC_CFG_DBGBUS_SEL_D_PING_BLK_SEL__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_SEL_D_PING_BLK_SEL(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_SEL_D_PING_BLK_SEL__SHIFT) & A6XX_DBGC_CFG_DBGBUS_SEL_D_PING_BLK_SEL__MASK;
पूर्ण

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_CNTLT				0x00000604
#घोषणा A6XX_DBGC_CFG_DBGBUS_CNTLT_TRACEEN__MASK		0x0000003f
#घोषणा A6XX_DBGC_CFG_DBGBUS_CNTLT_TRACEEN__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_CNTLT_TRACEEN(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_CNTLT_TRACEEN__SHIFT) & A6XX_DBGC_CFG_DBGBUS_CNTLT_TRACEEN__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_CNTLT_GRANU__MASK			0x00007000
#घोषणा A6XX_DBGC_CFG_DBGBUS_CNTLT_GRANU__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_CNTLT_GRANU(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_CNTLT_GRANU__SHIFT) & A6XX_DBGC_CFG_DBGBUS_CNTLT_GRANU__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_CNTLT_SEGT__MASK			0xf0000000
#घोषणा A6XX_DBGC_CFG_DBGBUS_CNTLT_SEGT__SHIFT			28
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_CNTLT_SEGT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_CNTLT_SEGT__SHIFT) & A6XX_DBGC_CFG_DBGBUS_CNTLT_SEGT__MASK;
पूर्ण

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_CNTLM				0x00000605
#घोषणा A6XX_DBGC_CFG_DBGBUS_CNTLM_ENABLE__MASK			0x0f000000
#घोषणा A6XX_DBGC_CFG_DBGBUS_CNTLM_ENABLE__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_CNTLM_ENABLE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_CNTLM_ENABLE__SHIFT) & A6XX_DBGC_CFG_DBGBUS_CNTLM_ENABLE__MASK;
पूर्ण

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_IVTL_0				0x00000608

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_IVTL_1				0x00000609

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_IVTL_2				0x0000060a

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_IVTL_3				0x0000060b

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_MASKL_0			0x0000060c

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_MASKL_1			0x0000060d

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_MASKL_2			0x0000060e

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_MASKL_3			0x0000060f

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_BYTEL_0			0x00000610
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL0__MASK		0x0000000f
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL0__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL0__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL0__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL1__MASK		0x000000f0
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL1__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL1(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL1__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL1__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL2__MASK		0x00000f00
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL2__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL2__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL2__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL3__MASK		0x0000f000
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL3__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL3__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL3__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL4__MASK		0x000f0000
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL4__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL4(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL4__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL4__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL5__MASK		0x00f00000
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL5__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL5(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL5__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL5__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL6__MASK		0x0f000000
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL6__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL6(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL6__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL6__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL7__MASK		0xf0000000
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL7__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL7(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL7__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL7__MASK;
पूर्ण

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_BYTEL_1			0x00000611
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL8__MASK		0x0000000f
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL8__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL8(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL8__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL8__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL9__MASK		0x000000f0
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL9__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL9(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL9__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL9__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL10__MASK		0x00000f00
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL10__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL10(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL10__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL10__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL11__MASK		0x0000f000
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL11__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL11(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL11__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL11__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL12__MASK		0x000f0000
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL12__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL12(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL12__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL12__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL13__MASK		0x00f00000
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL13__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL13(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL13__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL13__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL14__MASK		0x0f000000
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL14__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL14(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL14__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL14__MASK;
पूर्ण
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL15__MASK		0xf0000000
#घोषणा A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL15__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL15(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL15__SHIFT) & A6XX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL15__MASK;
पूर्ण

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_TRACE_BUF1			0x0000062f

#घोषणा REG_A6XX_DBGC_CFG_DBGBUS_TRACE_BUF2			0x00000630

#घोषणा REG_A6XX_VSC_PERFCTR_VSC_SEL_0				0x00000cd8

#घोषणा REG_A6XX_VSC_PERFCTR_VSC_SEL_1				0x00000cd9

#घोषणा REG_A6XX_HLSQ_ADDR_MODE_CNTL				0x0000be05

#घोषणा REG_A6XX_HLSQ_PERFCTR_HLSQ_SEL_0			0x0000be10

#घोषणा REG_A6XX_HLSQ_PERFCTR_HLSQ_SEL_1			0x0000be11

#घोषणा REG_A6XX_HLSQ_PERFCTR_HLSQ_SEL_2			0x0000be12

#घोषणा REG_A6XX_HLSQ_PERFCTR_HLSQ_SEL_3			0x0000be13

#घोषणा REG_A6XX_HLSQ_PERFCTR_HLSQ_SEL_4			0x0000be14

#घोषणा REG_A6XX_HLSQ_PERFCTR_HLSQ_SEL_5			0x0000be15

#घोषणा REG_A6XX_HLSQ_DBG_AHB_READ_APERTURE			0x0000c800

#घोषणा REG_A6XX_HLSQ_DBG_READ_SEL				0x0000d000

#घोषणा REG_A6XX_VFD_ADDR_MODE_CNTL				0x0000a601

#घोषणा REG_A6XX_VFD_PERFCTR_VFD_SEL_0				0x0000a610

#घोषणा REG_A6XX_VFD_PERFCTR_VFD_SEL_1				0x0000a611

#घोषणा REG_A6XX_VFD_PERFCTR_VFD_SEL_2				0x0000a612

#घोषणा REG_A6XX_VFD_PERFCTR_VFD_SEL_3				0x0000a613

#घोषणा REG_A6XX_VFD_PERFCTR_VFD_SEL_4				0x0000a614

#घोषणा REG_A6XX_VFD_PERFCTR_VFD_SEL_5				0x0000a615

#घोषणा REG_A6XX_VFD_PERFCTR_VFD_SEL_6				0x0000a616

#घोषणा REG_A6XX_VFD_PERFCTR_VFD_SEL_7				0x0000a617

#घोषणा REG_A6XX_UCHE_ADDR_MODE_CNTL				0x00000e00

#घोषणा REG_A6XX_UCHE_MODE_CNTL					0x00000e01

#घोषणा REG_A6XX_UCHE_WRITE_RANGE_MAX_LO			0x00000e05

#घोषणा REG_A6XX_UCHE_WRITE_RANGE_MAX_HI			0x00000e06

#घोषणा REG_A6XX_UCHE_WRITE_THRU_BASE_LO			0x00000e07

#घोषणा REG_A6XX_UCHE_WRITE_THRU_BASE_HI			0x00000e08

#घोषणा REG_A6XX_UCHE_TRAP_BASE_LO				0x00000e09

#घोषणा REG_A6XX_UCHE_TRAP_BASE_HI				0x00000e0a

#घोषणा REG_A6XX_UCHE_GMEM_RANGE_MIN_LO				0x00000e0b

#घोषणा REG_A6XX_UCHE_GMEM_RANGE_MIN_HI				0x00000e0c

#घोषणा REG_A6XX_UCHE_GMEM_RANGE_MAX_LO				0x00000e0d

#घोषणा REG_A6XX_UCHE_GMEM_RANGE_MAX_HI				0x00000e0e

#घोषणा REG_A6XX_UCHE_CACHE_WAYS				0x00000e17

#घोषणा REG_A6XX_UCHE_FILTER_CNTL				0x00000e18

#घोषणा REG_A6XX_UCHE_CLIENT_PF					0x00000e19
#घोषणा A6XX_UCHE_CLIENT_PF_PERFSEL__MASK			0x000000ff
#घोषणा A6XX_UCHE_CLIENT_PF_PERFSEL__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_UCHE_CLIENT_PF_PERFSEL(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_UCHE_CLIENT_PF_PERFSEL__SHIFT) & A6XX_UCHE_CLIENT_PF_PERFSEL__MASK;
पूर्ण

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_0			0x00000e1c

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_1			0x00000e1d

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_2			0x00000e1e

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_3			0x00000e1f

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_4			0x00000e20

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_5			0x00000e21

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_6			0x00000e22

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_7			0x00000e23

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_8			0x00000e24

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_9			0x00000e25

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_10			0x00000e26

#घोषणा REG_A6XX_UCHE_PERFCTR_UCHE_SEL_11			0x00000e27

#घोषणा REG_A6XX_SP_ADDR_MODE_CNTL				0x0000ae01

#घोषणा REG_A6XX_SP_NC_MODE_CNTL				0x0000ae02

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_0				0x0000ae10

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_1				0x0000ae11

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_2				0x0000ae12

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_3				0x0000ae13

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_4				0x0000ae14

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_5				0x0000ae15

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_6				0x0000ae16

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_7				0x0000ae17

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_8				0x0000ae18

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_9				0x0000ae19

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_10				0x0000ae1a

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_11				0x0000ae1b

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_12				0x0000ae1c

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_13				0x0000ae1d

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_14				0x0000ae1e

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_15				0x0000ae1f

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_16				0x0000ae20

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_17				0x0000ae21

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_18				0x0000ae22

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_19				0x0000ae23

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_20				0x0000ae24

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_21				0x0000ae25

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_22				0x0000ae26

#घोषणा REG_A6XX_SP_PERFCTR_SP_SEL_23				0x0000ae27

#घोषणा REG_A6XX_TPL1_ADDR_MODE_CNTL				0x0000b601

#घोषणा REG_A6XX_TPL1_NC_MODE_CNTL				0x0000b604

#घोषणा REG_A6XX_TPL1_BICUBIC_WEIGHTS_TABLE_0			0x0000b608

#घोषणा REG_A6XX_TPL1_BICUBIC_WEIGHTS_TABLE_1			0x0000b609

#घोषणा REG_A6XX_TPL1_BICUBIC_WEIGHTS_TABLE_2			0x0000b60a

#घोषणा REG_A6XX_TPL1_BICUBIC_WEIGHTS_TABLE_3			0x0000b60b

#घोषणा REG_A6XX_TPL1_BICUBIC_WEIGHTS_TABLE_4			0x0000b60c

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_0				0x0000b610

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_1				0x0000b611

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_2				0x0000b612

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_3				0x0000b613

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_4				0x0000b614

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_5				0x0000b615

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_6				0x0000b616

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_7				0x0000b617

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_8				0x0000b618

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_9				0x0000b619

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_10				0x0000b61a

#घोषणा REG_A6XX_TPL1_PERFCTR_TP_SEL_11				0x0000b61b

#घोषणा REG_A6XX_VBIF_VERSION					0x00003000

#घोषणा REG_A6XX_VBIF_CLKON					0x00003001
#घोषणा A6XX_VBIF_CLKON_FORCE_ON_TESTBUS			0x00000002

#घोषणा REG_A6XX_VBIF_GATE_OFF_WRREQ_EN				0x0000302a

#घोषणा REG_A6XX_VBIF_XIN_HALT_CTRL0				0x00003080

#घोषणा REG_A6XX_VBIF_XIN_HALT_CTRL1				0x00003081

#घोषणा REG_A6XX_VBIF_TEST_BUS_OUT_CTRL				0x00003084

#घोषणा REG_A6XX_VBIF_TEST_BUS1_CTRL0				0x00003085

#घोषणा REG_A6XX_VBIF_TEST_BUS1_CTRL1				0x00003086
#घोषणा A6XX_VBIF_TEST_BUS1_CTRL1_DATA_SEL__MASK		0x0000000f
#घोषणा A6XX_VBIF_TEST_BUS1_CTRL1_DATA_SEL__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_VBIF_TEST_BUS1_CTRL1_DATA_SEL(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VBIF_TEST_BUS1_CTRL1_DATA_SEL__SHIFT) & A6XX_VBIF_TEST_BUS1_CTRL1_DATA_SEL__MASK;
पूर्ण

#घोषणा REG_A6XX_VBIF_TEST_BUS2_CTRL0				0x00003087

#घोषणा REG_A6XX_VBIF_TEST_BUS2_CTRL1				0x00003088
#घोषणा A6XX_VBIF_TEST_BUS2_CTRL1_DATA_SEL__MASK		0x000001ff
#घोषणा A6XX_VBIF_TEST_BUS2_CTRL1_DATA_SEL__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_VBIF_TEST_BUS2_CTRL1_DATA_SEL(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VBIF_TEST_BUS2_CTRL1_DATA_SEL__SHIFT) & A6XX_VBIF_TEST_BUS2_CTRL1_DATA_SEL__MASK;
पूर्ण

#घोषणा REG_A6XX_VBIF_TEST_BUS_OUT				0x0000308c

#घोषणा REG_A6XX_VBIF_PERF_CNT_SEL0				0x000030d0

#घोषणा REG_A6XX_VBIF_PERF_CNT_SEL1				0x000030d1

#घोषणा REG_A6XX_VBIF_PERF_CNT_SEL2				0x000030d2

#घोषणा REG_A6XX_VBIF_PERF_CNT_SEL3				0x000030d3

#घोषणा REG_A6XX_VBIF_PERF_CNT_LOW0				0x000030d8

#घोषणा REG_A6XX_VBIF_PERF_CNT_LOW1				0x000030d9

#घोषणा REG_A6XX_VBIF_PERF_CNT_LOW2				0x000030da

#घोषणा REG_A6XX_VBIF_PERF_CNT_LOW3				0x000030db

#घोषणा REG_A6XX_VBIF_PERF_CNT_HIGH0				0x000030e0

#घोषणा REG_A6XX_VBIF_PERF_CNT_HIGH1				0x000030e1

#घोषणा REG_A6XX_VBIF_PERF_CNT_HIGH2				0x000030e2

#घोषणा REG_A6XX_VBIF_PERF_CNT_HIGH3				0x000030e3

#घोषणा REG_A6XX_VBIF_PERF_PWR_CNT_EN0				0x00003100

#घोषणा REG_A6XX_VBIF_PERF_PWR_CNT_EN1				0x00003101

#घोषणा REG_A6XX_VBIF_PERF_PWR_CNT_EN2				0x00003102

#घोषणा REG_A6XX_VBIF_PERF_PWR_CNT_LOW0				0x00003110

#घोषणा REG_A6XX_VBIF_PERF_PWR_CNT_LOW1				0x00003111

#घोषणा REG_A6XX_VBIF_PERF_PWR_CNT_LOW2				0x00003112

#घोषणा REG_A6XX_VBIF_PERF_PWR_CNT_HIGH0			0x00003118

#घोषणा REG_A6XX_VBIF_PERF_PWR_CNT_HIGH1			0x00003119

#घोषणा REG_A6XX_VBIF_PERF_PWR_CNT_HIGH2			0x0000311a

#घोषणा REG_A6XX_GBIF_SCACHE_CNTL1				0x00003c02

#घोषणा REG_A6XX_GBIF_QSB_SIDE0					0x00003c03

#घोषणा REG_A6XX_GBIF_QSB_SIDE1					0x00003c04

#घोषणा REG_A6XX_GBIF_QSB_SIDE2					0x00003c05

#घोषणा REG_A6XX_GBIF_QSB_SIDE3					0x00003c06

#घोषणा REG_A6XX_GBIF_HALT					0x00003c45

#घोषणा REG_A6XX_GBIF_HALT_ACK					0x00003c46

#घोषणा REG_A6XX_GBIF_PERF_PWR_CNT_EN				0x00003cc0

#घोषणा REG_A6XX_GBIF_PERF_CNT_SEL				0x00003cc2

#घोषणा REG_A6XX_GBIF_PERF_PWR_CNT_SEL				0x00003cc3

#घोषणा REG_A6XX_GBIF_PERF_CNT_LOW0				0x00003cc4

#घोषणा REG_A6XX_GBIF_PERF_CNT_LOW1				0x00003cc5

#घोषणा REG_A6XX_GBIF_PERF_CNT_LOW2				0x00003cc6

#घोषणा REG_A6XX_GBIF_PERF_CNT_LOW3				0x00003cc7

#घोषणा REG_A6XX_GBIF_PERF_CNT_HIGH0				0x00003cc8

#घोषणा REG_A6XX_GBIF_PERF_CNT_HIGH1				0x00003cc9

#घोषणा REG_A6XX_GBIF_PERF_CNT_HIGH2				0x00003cca

#घोषणा REG_A6XX_GBIF_PERF_CNT_HIGH3				0x00003ccb

#घोषणा REG_A6XX_GBIF_PWR_CNT_LOW0				0x00003ccc

#घोषणा REG_A6XX_GBIF_PWR_CNT_LOW1				0x00003ccd

#घोषणा REG_A6XX_GBIF_PWR_CNT_LOW2				0x00003cce

#घोषणा REG_A6XX_GBIF_PWR_CNT_HIGH0				0x00003ccf

#घोषणा REG_A6XX_GBIF_PWR_CNT_HIGH1				0x00003cd0

#घोषणा REG_A6XX_GBIF_PWR_CNT_HIGH2				0x00003cd1

#घोषणा REG_A6XX_SP_WINDOW_OFFSET				0x0000b4d1
#घोषणा A6XX_SP_WINDOW_OFFSET_WINDOW_OFFSET_DISABLE		0x80000000
#घोषणा A6XX_SP_WINDOW_OFFSET_X__MASK				0x00007fff
#घोषणा A6XX_SP_WINDOW_OFFSET_X__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_WINDOW_OFFSET_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_WINDOW_OFFSET_X__SHIFT) & A6XX_SP_WINDOW_OFFSET_X__MASK;
पूर्ण
#घोषणा A6XX_SP_WINDOW_OFFSET_Y__MASK				0x7fff0000
#घोषणा A6XX_SP_WINDOW_OFFSET_Y__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_WINDOW_OFFSET_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_WINDOW_OFFSET_Y__SHIFT) & A6XX_SP_WINDOW_OFFSET_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_TP_WINDOW_OFFSET				0x0000b307
#घोषणा A6XX_SP_TP_WINDOW_OFFSET_WINDOW_OFFSET_DISABLE		0x80000000
#घोषणा A6XX_SP_TP_WINDOW_OFFSET_X__MASK			0x00007fff
#घोषणा A6XX_SP_TP_WINDOW_OFFSET_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_WINDOW_OFFSET_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_TP_WINDOW_OFFSET_X__SHIFT) & A6XX_SP_TP_WINDOW_OFFSET_X__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_WINDOW_OFFSET_Y__MASK			0x7fff0000
#घोषणा A6XX_SP_TP_WINDOW_OFFSET_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_WINDOW_OFFSET_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_TP_WINDOW_OFFSET_Y__SHIFT) & A6XX_SP_TP_WINDOW_OFFSET_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_VSC_BIN_SIZE					0x00000c02
#घोषणा A6XX_VSC_BIN_SIZE_WIDTH__MASK				0x000000ff
#घोषणा A6XX_VSC_BIN_SIZE_WIDTH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_VSC_BIN_SIZE_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A6XX_VSC_BIN_SIZE_WIDTH__SHIFT) & A6XX_VSC_BIN_SIZE_WIDTH__MASK;
पूर्ण
#घोषणा A6XX_VSC_BIN_SIZE_HEIGHT__MASK				0x0001ff00
#घोषणा A6XX_VSC_BIN_SIZE_HEIGHT__SHIFT				8
अटल अंतरभूत uपूर्णांक32_t A6XX_VSC_BIN_SIZE_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val >> 4) << A6XX_VSC_BIN_SIZE_HEIGHT__SHIFT) & A6XX_VSC_BIN_SIZE_HEIGHT__MASK;
पूर्ण

#घोषणा REG_A6XX_VSC_DRAW_STRM_SIZE_ADDRESS_LO			0x00000c03

#घोषणा REG_A6XX_VSC_DRAW_STRM_SIZE_ADDRESS_HI			0x00000c04

#घोषणा REG_A6XX_VSC_DRAW_STRM_SIZE_ADDRESS			0x00000c03

#घोषणा REG_A6XX_VSC_BIN_COUNT					0x00000c06
#घोषणा A6XX_VSC_BIN_COUNT_NX__MASK				0x000007fe
#घोषणा A6XX_VSC_BIN_COUNT_NX__SHIFT				1
अटल अंतरभूत uपूर्णांक32_t A6XX_VSC_BIN_COUNT_NX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VSC_BIN_COUNT_NX__SHIFT) & A6XX_VSC_BIN_COUNT_NX__MASK;
पूर्ण
#घोषणा A6XX_VSC_BIN_COUNT_NY__MASK				0x001ff800
#घोषणा A6XX_VSC_BIN_COUNT_NY__SHIFT				11
अटल अंतरभूत uपूर्णांक32_t A6XX_VSC_BIN_COUNT_NY(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VSC_BIN_COUNT_NY__SHIFT) & A6XX_VSC_BIN_COUNT_NY__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VSC_PIPE_CONFIG(uपूर्णांक32_t i0) अणु वापस 0x00000c10 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VSC_PIPE_CONFIG_REG(uपूर्णांक32_t i0) अणु वापस 0x00000c10 + 0x1*i0; पूर्ण
#घोषणा A6XX_VSC_PIPE_CONFIG_REG_X__MASK			0x000003ff
#घोषणा A6XX_VSC_PIPE_CONFIG_REG_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VSC_PIPE_CONFIG_REG_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VSC_PIPE_CONFIG_REG_X__SHIFT) & A6XX_VSC_PIPE_CONFIG_REG_X__MASK;
पूर्ण
#घोषणा A6XX_VSC_PIPE_CONFIG_REG_Y__MASK			0x000ffc00
#घोषणा A6XX_VSC_PIPE_CONFIG_REG_Y__SHIFT			10
अटल अंतरभूत uपूर्णांक32_t A6XX_VSC_PIPE_CONFIG_REG_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VSC_PIPE_CONFIG_REG_Y__SHIFT) & A6XX_VSC_PIPE_CONFIG_REG_Y__MASK;
पूर्ण
#घोषणा A6XX_VSC_PIPE_CONFIG_REG_W__MASK			0x03f00000
#घोषणा A6XX_VSC_PIPE_CONFIG_REG_W__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_VSC_PIPE_CONFIG_REG_W(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VSC_PIPE_CONFIG_REG_W__SHIFT) & A6XX_VSC_PIPE_CONFIG_REG_W__MASK;
पूर्ण
#घोषणा A6XX_VSC_PIPE_CONFIG_REG_H__MASK			0xfc000000
#घोषणा A6XX_VSC_PIPE_CONFIG_REG_H__SHIFT			26
अटल अंतरभूत uपूर्णांक32_t A6XX_VSC_PIPE_CONFIG_REG_H(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VSC_PIPE_CONFIG_REG_H__SHIFT) & A6XX_VSC_PIPE_CONFIG_REG_H__MASK;
पूर्ण

#घोषणा REG_A6XX_VSC_PRIM_STRM_ADDRESS_LO			0x00000c30

#घोषणा REG_A6XX_VSC_PRIM_STRM_ADDRESS_HI			0x00000c31

#घोषणा REG_A6XX_VSC_PRIM_STRM_ADDRESS				0x00000c30

#घोषणा REG_A6XX_VSC_PRIM_STRM_PITCH				0x00000c32

#घोषणा REG_A6XX_VSC_PRIM_STRM_LIMIT				0x00000c33

#घोषणा REG_A6XX_VSC_DRAW_STRM_ADDRESS_LO			0x00000c34

#घोषणा REG_A6XX_VSC_DRAW_STRM_ADDRESS_HI			0x00000c35

#घोषणा REG_A6XX_VSC_DRAW_STRM_ADDRESS				0x00000c34

#घोषणा REG_A6XX_VSC_DRAW_STRM_PITCH				0x00000c36

#घोषणा REG_A6XX_VSC_DRAW_STRM_LIMIT				0x00000c37

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VSC_STATE(uपूर्णांक32_t i0) अणु वापस 0x00000c38 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VSC_STATE_REG(uपूर्णांक32_t i0) अणु वापस 0x00000c38 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VSC_PRIM_STRM_SIZE(uपूर्णांक32_t i0) अणु वापस 0x00000c58 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VSC_PRIM_STRM_SIZE_REG(uपूर्णांक32_t i0) अणु वापस 0x00000c58 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VSC_DRAW_STRM_SIZE(uपूर्णांक32_t i0) अणु वापस 0x00000c78 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VSC_DRAW_STRM_SIZE_REG(uपूर्णांक32_t i0) अणु वापस 0x00000c78 + 0x1*i0; पूर्ण

#घोषणा REG_A6XX_UCHE_UNKNOWN_0E12				0x00000e12

#घोषणा REG_A6XX_GRAS_CL_CNTL					0x00008000
#घोषणा A6XX_GRAS_CL_CNTL_CLIP_DISABLE				0x00000001
#घोषणा A6XX_GRAS_CL_CNTL_ZNEAR_CLIP_DISABLE			0x00000002
#घोषणा A6XX_GRAS_CL_CNTL_ZFAR_CLIP_DISABLE			0x00000004
#घोषणा A6XX_GRAS_CL_CNTL_UNK5					0x00000020
#घोषणा A6XX_GRAS_CL_CNTL_ZERO_GB_SCALE_Z			0x00000040
#घोषणा A6XX_GRAS_CL_CNTL_VP_CLIP_CODE_IGNORE			0x00000080
#घोषणा A6XX_GRAS_CL_CNTL_VP_XFORM_DISABLE			0x00000100
#घोषणा A6XX_GRAS_CL_CNTL_PERSP_DIVISION_DISABLE		0x00000200

#घोषणा REG_A6XX_GRAS_VS_CL_CNTL				0x00008001
#घोषणा A6XX_GRAS_VS_CL_CNTL_CLIP_MASK__MASK			0x000000ff
#घोषणा A6XX_GRAS_VS_CL_CNTL_CLIP_MASK__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_VS_CL_CNTL_CLIP_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_VS_CL_CNTL_CLIP_MASK__SHIFT) & A6XX_GRAS_VS_CL_CNTL_CLIP_MASK__MASK;
पूर्ण
#घोषणा A6XX_GRAS_VS_CL_CNTL_CULL_MASK__MASK			0x0000ff00
#घोषणा A6XX_GRAS_VS_CL_CNTL_CULL_MASK__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_VS_CL_CNTL_CULL_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_VS_CL_CNTL_CULL_MASK__SHIFT) & A6XX_GRAS_VS_CL_CNTL_CULL_MASK__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_DS_CL_CNTL				0x00008002
#घोषणा A6XX_GRAS_DS_CL_CNTL_CLIP_MASK__MASK			0x000000ff
#घोषणा A6XX_GRAS_DS_CL_CNTL_CLIP_MASK__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_DS_CL_CNTL_CLIP_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_DS_CL_CNTL_CLIP_MASK__SHIFT) & A6XX_GRAS_DS_CL_CNTL_CLIP_MASK__MASK;
पूर्ण
#घोषणा A6XX_GRAS_DS_CL_CNTL_CULL_MASK__MASK			0x0000ff00
#घोषणा A6XX_GRAS_DS_CL_CNTL_CULL_MASK__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_DS_CL_CNTL_CULL_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_DS_CL_CNTL_CULL_MASK__SHIFT) & A6XX_GRAS_DS_CL_CNTL_CULL_MASK__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_GS_CL_CNTL				0x00008003
#घोषणा A6XX_GRAS_GS_CL_CNTL_CLIP_MASK__MASK			0x000000ff
#घोषणा A6XX_GRAS_GS_CL_CNTL_CLIP_MASK__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_GS_CL_CNTL_CLIP_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_GS_CL_CNTL_CLIP_MASK__SHIFT) & A6XX_GRAS_GS_CL_CNTL_CLIP_MASK__MASK;
पूर्ण
#घोषणा A6XX_GRAS_GS_CL_CNTL_CULL_MASK__MASK			0x0000ff00
#घोषणा A6XX_GRAS_GS_CL_CNTL_CULL_MASK__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_GS_CL_CNTL_CULL_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_GS_CL_CNTL_CULL_MASK__SHIFT) & A6XX_GRAS_GS_CL_CNTL_CULL_MASK__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_MAX_LAYER_INDEX				0x00008004

#घोषणा REG_A6XX_GRAS_CNTL					0x00008005
#घोषणा A6XX_GRAS_CNTL_IJ_PERSP_PIXEL				0x00000001
#घोषणा A6XX_GRAS_CNTL_IJ_PERSP_CENTROID			0x00000002
#घोषणा A6XX_GRAS_CNTL_IJ_PERSP_SAMPLE				0x00000004
#घोषणा A6XX_GRAS_CNTL_SIZE					0x00000008
#घोषणा A6XX_GRAS_CNTL_UNK4					0x00000010
#घोषणा A6XX_GRAS_CNTL_SIZE_PERSAMP				0x00000020
#घोषणा A6XX_GRAS_CNTL_COORD_MASK__MASK				0x000003c0
#घोषणा A6XX_GRAS_CNTL_COORD_MASK__SHIFT			6
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_CNTL_COORD_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_CNTL_COORD_MASK__SHIFT) & A6XX_GRAS_CNTL_COORD_MASK__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_CL_GUARDBAND_CLIP_ADJ			0x00008006
#घोषणा A6XX_GRAS_CL_GUARDBAND_CLIP_ADJ_HORZ__MASK		0x000001ff
#घोषणा A6XX_GRAS_CL_GUARDBAND_CLIP_ADJ_HORZ__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_CL_GUARDBAND_CLIP_ADJ_HORZ(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_CL_GUARDBAND_CLIP_ADJ_HORZ__SHIFT) & A6XX_GRAS_CL_GUARDBAND_CLIP_ADJ_HORZ__MASK;
पूर्ण
#घोषणा A6XX_GRAS_CL_GUARDBAND_CLIP_ADJ_VERT__MASK		0x0007fc00
#घोषणा A6XX_GRAS_CL_GUARDBAND_CLIP_ADJ_VERT__SHIFT		10
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_CL_GUARDBAND_CLIP_ADJ_VERT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_CL_GUARDBAND_CLIP_ADJ_VERT__SHIFT) & A6XX_GRAS_CL_GUARDBAND_CLIP_ADJ_VERT__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_CL_VPORT(uपूर्णांक32_t i0) अणु वापस 0x00008010 + 0x6*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_CL_VPORT_XOFFSET(uपूर्णांक32_t i0) अणु वापस 0x00008010 + 0x6*i0; पूर्ण
#घोषणा A6XX_GRAS_CL_VPORT_XOFFSET__MASK			0xffffffff
#घोषणा A6XX_GRAS_CL_VPORT_XOFFSET__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_CL_VPORT_XOFFSET(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_GRAS_CL_VPORT_XOFFSET__SHIFT) & A6XX_GRAS_CL_VPORT_XOFFSET__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_CL_VPORT_XSCALE(uपूर्णांक32_t i0) अणु वापस 0x00008011 + 0x6*i0; पूर्ण
#घोषणा A6XX_GRAS_CL_VPORT_XSCALE__MASK				0xffffffff
#घोषणा A6XX_GRAS_CL_VPORT_XSCALE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_CL_VPORT_XSCALE(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_GRAS_CL_VPORT_XSCALE__SHIFT) & A6XX_GRAS_CL_VPORT_XSCALE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_CL_VPORT_YOFFSET(uपूर्णांक32_t i0) अणु वापस 0x00008012 + 0x6*i0; पूर्ण
#घोषणा A6XX_GRAS_CL_VPORT_YOFFSET__MASK			0xffffffff
#घोषणा A6XX_GRAS_CL_VPORT_YOFFSET__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_CL_VPORT_YOFFSET(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_GRAS_CL_VPORT_YOFFSET__SHIFT) & A6XX_GRAS_CL_VPORT_YOFFSET__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_CL_VPORT_YSCALE(uपूर्णांक32_t i0) अणु वापस 0x00008013 + 0x6*i0; पूर्ण
#घोषणा A6XX_GRAS_CL_VPORT_YSCALE__MASK				0xffffffff
#घोषणा A6XX_GRAS_CL_VPORT_YSCALE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_CL_VPORT_YSCALE(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_GRAS_CL_VPORT_YSCALE__SHIFT) & A6XX_GRAS_CL_VPORT_YSCALE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_CL_VPORT_ZOFFSET(uपूर्णांक32_t i0) अणु वापस 0x00008014 + 0x6*i0; पूर्ण
#घोषणा A6XX_GRAS_CL_VPORT_ZOFFSET__MASK			0xffffffff
#घोषणा A6XX_GRAS_CL_VPORT_ZOFFSET__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_CL_VPORT_ZOFFSET(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_GRAS_CL_VPORT_ZOFFSET__SHIFT) & A6XX_GRAS_CL_VPORT_ZOFFSET__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_CL_VPORT_ZSCALE(uपूर्णांक32_t i0) अणु वापस 0x00008015 + 0x6*i0; पूर्ण
#घोषणा A6XX_GRAS_CL_VPORT_ZSCALE__MASK				0xffffffff
#घोषणा A6XX_GRAS_CL_VPORT_ZSCALE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_CL_VPORT_ZSCALE(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_GRAS_CL_VPORT_ZSCALE__SHIFT) & A6XX_GRAS_CL_VPORT_ZSCALE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_CL_Z_CLAMP(uपूर्णांक32_t i0) अणु वापस 0x00008070 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_CL_Z_CLAMP_MIN(uपूर्णांक32_t i0) अणु वापस 0x00008070 + 0x2*i0; पूर्ण
#घोषणा A6XX_GRAS_CL_Z_CLAMP_MIN__MASK				0xffffffff
#घोषणा A6XX_GRAS_CL_Z_CLAMP_MIN__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_CL_Z_CLAMP_MIN(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_GRAS_CL_Z_CLAMP_MIN__SHIFT) & A6XX_GRAS_CL_Z_CLAMP_MIN__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_CL_Z_CLAMP_MAX(uपूर्णांक32_t i0) अणु वापस 0x00008071 + 0x2*i0; पूर्ण
#घोषणा A6XX_GRAS_CL_Z_CLAMP_MAX__MASK				0xffffffff
#घोषणा A6XX_GRAS_CL_Z_CLAMP_MAX__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_CL_Z_CLAMP_MAX(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_GRAS_CL_Z_CLAMP_MAX__SHIFT) & A6XX_GRAS_CL_Z_CLAMP_MAX__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SU_CNTL					0x00008090
#घोषणा A6XX_GRAS_SU_CNTL_CULL_FRONT				0x00000001
#घोषणा A6XX_GRAS_SU_CNTL_CULL_BACK				0x00000002
#घोषणा A6XX_GRAS_SU_CNTL_FRONT_CW				0x00000004
#घोषणा A6XX_GRAS_SU_CNTL_LINEHALFWIDTH__MASK			0x000007f8
#घोषणा A6XX_GRAS_SU_CNTL_LINEHALFWIDTH__SHIFT			3
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_CNTL_LINEHALFWIDTH(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 4.0))) << A6XX_GRAS_SU_CNTL_LINEHALFWIDTH__SHIFT) & A6XX_GRAS_SU_CNTL_LINEHALFWIDTH__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SU_CNTL_POLY_OFFSET				0x00000800
#घोषणा A6XX_GRAS_SU_CNTL_UNK12__MASK				0x00001000
#घोषणा A6XX_GRAS_SU_CNTL_UNK12__SHIFT				12
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_CNTL_UNK12(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SU_CNTL_UNK12__SHIFT) & A6XX_GRAS_SU_CNTL_UNK12__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SU_CNTL_MSAA_ENABLE				0x00002000
#घोषणा A6XX_GRAS_SU_CNTL_UNK15__MASK				0x007f8000
#घोषणा A6XX_GRAS_SU_CNTL_UNK15__SHIFT				15
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_CNTL_UNK15(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SU_CNTL_UNK15__SHIFT) & A6XX_GRAS_SU_CNTL_UNK15__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SU_POपूर्णांक_न्यूनMAX				0x00008091
#घोषणा A6XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MIN__MASK			0x0000ffff
#घोषणा A6XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MIN__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MIN(भग्न val)
अणु
	वापस ((((uपूर्णांक32_t)(val * 16.0))) << A6XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MIN__SHIFT) & A6XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MIN__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MAX__MASK			0xffff0000
#घोषणा A6XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MAX__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MAX(भग्न val)
अणु
	वापस ((((uपूर्णांक32_t)(val * 16.0))) << A6XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MAX__SHIFT) & A6XX_GRAS_SU_POपूर्णांक_न्यूनMAX_MAX__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SU_POINT_SIZE				0x00008092
#घोषणा A6XX_GRAS_SU_POINT_SIZE__MASK				0x0000ffff
#घोषणा A6XX_GRAS_SU_POINT_SIZE__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_POINT_SIZE(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 16.0))) << A6XX_GRAS_SU_POINT_SIZE__SHIFT) & A6XX_GRAS_SU_POINT_SIZE__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SU_DEPTH_PLANE_CNTL			0x00008094
#घोषणा A6XX_GRAS_SU_DEPTH_PLANE_CNTL_Z_MODE__MASK		0x00000003
#घोषणा A6XX_GRAS_SU_DEPTH_PLANE_CNTL_Z_MODE__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_DEPTH_PLANE_CNTL_Z_MODE(क्रमागत a6xx_ztest_mode val)
अणु
	वापस ((val) << A6XX_GRAS_SU_DEPTH_PLANE_CNTL_Z_MODE__SHIFT) & A6XX_GRAS_SU_DEPTH_PLANE_CNTL_Z_MODE__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SU_POLY_OFFSET_SCALE			0x00008095
#घोषणा A6XX_GRAS_SU_POLY_OFFSET_SCALE__MASK			0xffffffff
#घोषणा A6XX_GRAS_SU_POLY_OFFSET_SCALE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_POLY_OFFSET_SCALE(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_GRAS_SU_POLY_OFFSET_SCALE__SHIFT) & A6XX_GRAS_SU_POLY_OFFSET_SCALE__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SU_POLY_OFFSET_OFFSET			0x00008096
#घोषणा A6XX_GRAS_SU_POLY_OFFSET_OFFSET__MASK			0xffffffff
#घोषणा A6XX_GRAS_SU_POLY_OFFSET_OFFSET__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_POLY_OFFSET_OFFSET(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_GRAS_SU_POLY_OFFSET_OFFSET__SHIFT) & A6XX_GRAS_SU_POLY_OFFSET_OFFSET__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SU_POLY_OFFSET_OFFSET_CLAMP		0x00008097
#घोषणा A6XX_GRAS_SU_POLY_OFFSET_OFFSET_CLAMP__MASK		0xffffffff
#घोषणा A6XX_GRAS_SU_POLY_OFFSET_OFFSET_CLAMP__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_POLY_OFFSET_OFFSET_CLAMP(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_GRAS_SU_POLY_OFFSET_OFFSET_CLAMP__SHIFT) & A6XX_GRAS_SU_POLY_OFFSET_OFFSET_CLAMP__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SU_DEPTH_BUFFER_INFO			0x00008098
#घोषणा A6XX_GRAS_SU_DEPTH_BUFFER_INFO_DEPTH_FORMAT__MASK	0x00000007
#घोषणा A6XX_GRAS_SU_DEPTH_BUFFER_INFO_DEPTH_FORMAT__SHIFT	0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_DEPTH_BUFFER_INFO_DEPTH_FORMAT(क्रमागत a6xx_depth_क्रमmat val)
अणु
	वापस ((val) << A6XX_GRAS_SU_DEPTH_BUFFER_INFO_DEPTH_FORMAT__SHIFT) & A6XX_GRAS_SU_DEPTH_BUFFER_INFO_DEPTH_FORMAT__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SU_DEPTH_BUFFER_INFO_UNK3__MASK		0x00000008
#घोषणा A6XX_GRAS_SU_DEPTH_BUFFER_INFO_UNK3__SHIFT		3
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SU_DEPTH_BUFFER_INFO_UNK3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SU_DEPTH_BUFFER_INFO_UNK3__SHIFT) & A6XX_GRAS_SU_DEPTH_BUFFER_INFO_UNK3__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_UNKNOWN_8099				0x00008099

#घोषणा REG_A6XX_GRAS_UNKNOWN_809A				0x0000809a

#घोषणा REG_A6XX_GRAS_VS_LAYER_CNTL				0x0000809b
#घोषणा A6XX_GRAS_VS_LAYER_CNTL_WRITES_LAYER			0x00000001
#घोषणा A6XX_GRAS_VS_LAYER_CNTL_WRITES_VIEW			0x00000002

#घोषणा REG_A6XX_GRAS_GS_LAYER_CNTL				0x0000809c
#घोषणा A6XX_GRAS_GS_LAYER_CNTL_WRITES_LAYER			0x00000001
#घोषणा A6XX_GRAS_GS_LAYER_CNTL_WRITES_VIEW			0x00000002

#घोषणा REG_A6XX_GRAS_DS_LAYER_CNTL				0x0000809d
#घोषणा A6XX_GRAS_DS_LAYER_CNTL_WRITES_LAYER			0x00000001
#घोषणा A6XX_GRAS_DS_LAYER_CNTL_WRITES_VIEW			0x00000002

#घोषणा REG_A6XX_GRAS_UNKNOWN_80A0				0x000080a0

#घोषणा REG_A6XX_GRAS_BIN_CONTROL				0x000080a1
#घोषणा A6XX_GRAS_BIN_CONTROL_BINW__MASK			0x0000003f
#घोषणा A6XX_GRAS_BIN_CONTROL_BINW__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_BIN_CONTROL_BINW(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A6XX_GRAS_BIN_CONTROL_BINW__SHIFT) & A6XX_GRAS_BIN_CONTROL_BINW__MASK;
पूर्ण
#घोषणा A6XX_GRAS_BIN_CONTROL_BINH__MASK			0x00007f00
#घोषणा A6XX_GRAS_BIN_CONTROL_BINH__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_BIN_CONTROL_BINH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 4) << A6XX_GRAS_BIN_CONTROL_BINH__SHIFT) & A6XX_GRAS_BIN_CONTROL_BINH__MASK;
पूर्ण
#घोषणा A6XX_GRAS_BIN_CONTROL_BINNING_PASS			0x00040000
#घोषणा A6XX_GRAS_BIN_CONTROL_UNK19__MASK			0x00080000
#घोषणा A6XX_GRAS_BIN_CONTROL_UNK19__SHIFT			19
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_BIN_CONTROL_UNK19(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_BIN_CONTROL_UNK19__SHIFT) & A6XX_GRAS_BIN_CONTROL_UNK19__MASK;
पूर्ण
#घोषणा A6XX_GRAS_BIN_CONTROL_UNK20__MASK			0x00100000
#घोषणा A6XX_GRAS_BIN_CONTROL_UNK20__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_BIN_CONTROL_UNK20(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_BIN_CONTROL_UNK20__SHIFT) & A6XX_GRAS_BIN_CONTROL_UNK20__MASK;
पूर्ण
#घोषणा A6XX_GRAS_BIN_CONTROL_USE_VIZ				0x00200000
#घोषणा A6XX_GRAS_BIN_CONTROL_UNK22__MASK			0x0fc00000
#घोषणा A6XX_GRAS_BIN_CONTROL_UNK22__SHIFT			22
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_BIN_CONTROL_UNK22(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_BIN_CONTROL_UNK22__SHIFT) & A6XX_GRAS_BIN_CONTROL_UNK22__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_RAS_MSAA_CNTL				0x000080a2
#घोषणा A6XX_GRAS_RAS_MSAA_CNTL_SAMPLES__MASK			0x00000003
#घोषणा A6XX_GRAS_RAS_MSAA_CNTL_SAMPLES__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_RAS_MSAA_CNTL_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A6XX_GRAS_RAS_MSAA_CNTL_SAMPLES__SHIFT) & A6XX_GRAS_RAS_MSAA_CNTL_SAMPLES__MASK;
पूर्ण
#घोषणा A6XX_GRAS_RAS_MSAA_CNTL_UNK2__MASK			0x00000004
#घोषणा A6XX_GRAS_RAS_MSAA_CNTL_UNK2__SHIFT			2
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_RAS_MSAA_CNTL_UNK2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_RAS_MSAA_CNTL_UNK2__SHIFT) & A6XX_GRAS_RAS_MSAA_CNTL_UNK2__MASK;
पूर्ण
#घोषणा A6XX_GRAS_RAS_MSAA_CNTL_UNK3__MASK			0x00000008
#घोषणा A6XX_GRAS_RAS_MSAA_CNTL_UNK3__SHIFT			3
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_RAS_MSAA_CNTL_UNK3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_RAS_MSAA_CNTL_UNK3__SHIFT) & A6XX_GRAS_RAS_MSAA_CNTL_UNK3__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_DEST_MSAA_CNTL				0x000080a3
#घोषणा A6XX_GRAS_DEST_MSAA_CNTL_SAMPLES__MASK			0x00000003
#घोषणा A6XX_GRAS_DEST_MSAA_CNTL_SAMPLES__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_DEST_MSAA_CNTL_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A6XX_GRAS_DEST_MSAA_CNTL_SAMPLES__SHIFT) & A6XX_GRAS_DEST_MSAA_CNTL_SAMPLES__MASK;
पूर्ण
#घोषणा A6XX_GRAS_DEST_MSAA_CNTL_MSAA_DISABLE			0x00000004

#घोषणा REG_A6XX_GRAS_SAMPLE_CONFIG				0x000080a4
#घोषणा A6XX_GRAS_SAMPLE_CONFIG_UNK0				0x00000001
#घोषणा A6XX_GRAS_SAMPLE_CONFIG_LOCATION_ENABLE			0x00000002

#घोषणा REG_A6XX_GRAS_SAMPLE_LOCATION_0				0x000080a5
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_0_X__MASK		0x0000000f
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_0_X__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_0_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_0_X__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_0_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_0_Y__MASK		0x000000f0
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_0_Y__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_0_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_0_Y__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_0_Y__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_1_X__MASK		0x00000f00
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_1_X__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_1_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_1_X__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_1_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_1_Y__MASK		0x0000f000
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_1_Y__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_1_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_1_Y__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_1_Y__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_2_X__MASK		0x000f0000
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_2_X__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_2_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_2_X__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_2_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_2_Y__MASK		0x00f00000
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_2_Y__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_2_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_2_Y__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_2_Y__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_3_X__MASK		0x0f000000
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_3_X__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_3_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_3_X__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_3_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_3_Y__MASK		0xf0000000
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_3_Y__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_3_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_3_Y__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_0_SAMPLE_3_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SAMPLE_LOCATION_1				0x000080a6
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_0_X__MASK		0x0000000f
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_0_X__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_0_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_0_X__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_0_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_0_Y__MASK		0x000000f0
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_0_Y__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_0_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_0_Y__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_0_Y__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_1_X__MASK		0x00000f00
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_1_X__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_1_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_1_X__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_1_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_1_Y__MASK		0x0000f000
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_1_Y__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_1_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_1_Y__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_1_Y__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_2_X__MASK		0x000f0000
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_2_X__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_2_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_2_X__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_2_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_2_Y__MASK		0x00f00000
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_2_Y__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_2_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_2_Y__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_2_Y__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_3_X__MASK		0x0f000000
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_3_X__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_3_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_3_X__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_3_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_3_Y__MASK		0xf0000000
#घोषणा A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_3_Y__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_3_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_3_Y__SHIFT) & A6XX_GRAS_SAMPLE_LOCATION_1_SAMPLE_3_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_UNKNOWN_80AF				0x000080af

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_SC_SCREEN_SCISSOR(uपूर्णांक32_t i0) अणु वापस 0x000080b0 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_SC_SCREEN_SCISSOR_TL(uपूर्णांक32_t i0) अणु वापस 0x000080b0 + 0x2*i0; पूर्ण
#घोषणा A6XX_GRAS_SC_SCREEN_SCISSOR_TL_X__MASK			0x0000ffff
#घोषणा A6XX_GRAS_SC_SCREEN_SCISSOR_TL_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_SCREEN_SCISSOR_TL_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_SCREEN_SCISSOR_TL_X__SHIFT) & A6XX_GRAS_SC_SCREEN_SCISSOR_TL_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SC_SCREEN_SCISSOR_TL_Y__MASK			0xffff0000
#घोषणा A6XX_GRAS_SC_SCREEN_SCISSOR_TL_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_SCREEN_SCISSOR_TL_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_SCREEN_SCISSOR_TL_Y__SHIFT) & A6XX_GRAS_SC_SCREEN_SCISSOR_TL_Y__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_SC_SCREEN_SCISSOR_BR(uपूर्णांक32_t i0) अणु वापस 0x000080b1 + 0x2*i0; पूर्ण
#घोषणा A6XX_GRAS_SC_SCREEN_SCISSOR_BR_X__MASK			0x0000ffff
#घोषणा A6XX_GRAS_SC_SCREEN_SCISSOR_BR_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_SCREEN_SCISSOR_BR_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_SCREEN_SCISSOR_BR_X__SHIFT) & A6XX_GRAS_SC_SCREEN_SCISSOR_BR_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SC_SCREEN_SCISSOR_BR_Y__MASK			0xffff0000
#घोषणा A6XX_GRAS_SC_SCREEN_SCISSOR_BR_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_SCREEN_SCISSOR_BR_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_SCREEN_SCISSOR_BR_Y__SHIFT) & A6XX_GRAS_SC_SCREEN_SCISSOR_BR_Y__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_SC_VIEWPORT_SCISSOR(uपूर्णांक32_t i0) अणु वापस 0x000080d0 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_SC_VIEWPORT_SCISSOR_TL(uपूर्णांक32_t i0) अणु वापस 0x000080d0 + 0x2*i0; पूर्ण
#घोषणा A6XX_GRAS_SC_VIEWPORT_SCISSOR_TL_X__MASK		0x0000ffff
#घोषणा A6XX_GRAS_SC_VIEWPORT_SCISSOR_TL_X__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_VIEWPORT_SCISSOR_TL_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_VIEWPORT_SCISSOR_TL_X__SHIFT) & A6XX_GRAS_SC_VIEWPORT_SCISSOR_TL_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SC_VIEWPORT_SCISSOR_TL_Y__MASK		0xffff0000
#घोषणा A6XX_GRAS_SC_VIEWPORT_SCISSOR_TL_Y__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_VIEWPORT_SCISSOR_TL_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_VIEWPORT_SCISSOR_TL_Y__SHIFT) & A6XX_GRAS_SC_VIEWPORT_SCISSOR_TL_Y__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_GRAS_SC_VIEWPORT_SCISSOR_BR(uपूर्णांक32_t i0) अणु वापस 0x000080d1 + 0x2*i0; पूर्ण
#घोषणा A6XX_GRAS_SC_VIEWPORT_SCISSOR_BR_X__MASK		0x0000ffff
#घोषणा A6XX_GRAS_SC_VIEWPORT_SCISSOR_BR_X__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_VIEWPORT_SCISSOR_BR_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_VIEWPORT_SCISSOR_BR_X__SHIFT) & A6XX_GRAS_SC_VIEWPORT_SCISSOR_BR_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SC_VIEWPORT_SCISSOR_BR_Y__MASK		0xffff0000
#घोषणा A6XX_GRAS_SC_VIEWPORT_SCISSOR_BR_Y__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_VIEWPORT_SCISSOR_BR_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_VIEWPORT_SCISSOR_BR_Y__SHIFT) & A6XX_GRAS_SC_VIEWPORT_SCISSOR_BR_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SC_WINDOW_SCISSOR_TL			0x000080f0
#घोषणा A6XX_GRAS_SC_WINDOW_SCISSOR_TL_X__MASK			0x00003fff
#घोषणा A6XX_GRAS_SC_WINDOW_SCISSOR_TL_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_WINDOW_SCISSOR_TL_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_WINDOW_SCISSOR_TL_X__SHIFT) & A6XX_GRAS_SC_WINDOW_SCISSOR_TL_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SC_WINDOW_SCISSOR_TL_Y__MASK			0x3fff0000
#घोषणा A6XX_GRAS_SC_WINDOW_SCISSOR_TL_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_WINDOW_SCISSOR_TL_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_WINDOW_SCISSOR_TL_Y__SHIFT) & A6XX_GRAS_SC_WINDOW_SCISSOR_TL_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SC_WINDOW_SCISSOR_BR			0x000080f1
#घोषणा A6XX_GRAS_SC_WINDOW_SCISSOR_BR_X__MASK			0x00003fff
#घोषणा A6XX_GRAS_SC_WINDOW_SCISSOR_BR_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_WINDOW_SCISSOR_BR_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_WINDOW_SCISSOR_BR_X__SHIFT) & A6XX_GRAS_SC_WINDOW_SCISSOR_BR_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_SC_WINDOW_SCISSOR_BR_Y__MASK			0x3fff0000
#घोषणा A6XX_GRAS_SC_WINDOW_SCISSOR_BR_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_SC_WINDOW_SCISSOR_BR_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_SC_WINDOW_SCISSOR_BR_Y__SHIFT) & A6XX_GRAS_SC_WINDOW_SCISSOR_BR_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_LRZ_CNTL					0x00008100
#घोषणा A6XX_GRAS_LRZ_CNTL_ENABLE				0x00000001
#घोषणा A6XX_GRAS_LRZ_CNTL_LRZ_WRITE				0x00000002
#घोषणा A6XX_GRAS_LRZ_CNTL_GREATER				0x00000004
#घोषणा A6XX_GRAS_LRZ_CNTL_FC_ENABLE				0x00000008
#घोषणा A6XX_GRAS_LRZ_CNTL_Z_TEST_ENABLE			0x00000010
#घोषणा A6XX_GRAS_LRZ_CNTL_UNK5__MASK				0x000003e0
#घोषणा A6XX_GRAS_LRZ_CNTL_UNK5__SHIFT				5
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_LRZ_CNTL_UNK5(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_LRZ_CNTL_UNK5__SHIFT) & A6XX_GRAS_LRZ_CNTL_UNK5__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_UNKNOWN_8101				0x00008101

#घोषणा REG_A6XX_GRAS_2D_BLIT_INFO				0x00008102
#घोषणा A6XX_GRAS_2D_BLIT_INFO_COLOR_FORMAT__MASK		0x000000ff
#घोषणा A6XX_GRAS_2D_BLIT_INFO_COLOR_FORMAT__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_BLIT_INFO_COLOR_FORMAT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_GRAS_2D_BLIT_INFO_COLOR_FORMAT__SHIFT) & A6XX_GRAS_2D_BLIT_INFO_COLOR_FORMAT__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_LRZ_BUFFER_BASE_LO			0x00008103

#घोषणा REG_A6XX_GRAS_LRZ_BUFFER_BASE_HI			0x00008104

#घोषणा REG_A6XX_GRAS_LRZ_BUFFER_BASE				0x00008103
#घोषणा A6XX_GRAS_LRZ_BUFFER_BASE__MASK				0xffffffff
#घोषणा A6XX_GRAS_LRZ_BUFFER_BASE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_LRZ_BUFFER_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_LRZ_BUFFER_BASE__SHIFT) & A6XX_GRAS_LRZ_BUFFER_BASE__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_LRZ_BUFFER_PITCH				0x00008105
#घोषणा A6XX_GRAS_LRZ_BUFFER_PITCH_PITCH__MASK			0x000000ff
#घोषणा A6XX_GRAS_LRZ_BUFFER_PITCH_PITCH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_LRZ_BUFFER_PITCH_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A6XX_GRAS_LRZ_BUFFER_PITCH_PITCH__SHIFT) & A6XX_GRAS_LRZ_BUFFER_PITCH_PITCH__MASK;
पूर्ण
#घोषणा A6XX_GRAS_LRZ_BUFFER_PITCH_ARRAY_PITCH__MASK		0x1ffffc00
#घोषणा A6XX_GRAS_LRZ_BUFFER_PITCH_ARRAY_PITCH__SHIFT		10
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_LRZ_BUFFER_PITCH_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 4) << A6XX_GRAS_LRZ_BUFFER_PITCH_ARRAY_PITCH__SHIFT) & A6XX_GRAS_LRZ_BUFFER_PITCH_ARRAY_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_LRZ_FAST_CLEAR_BUFFER_BASE_LO		0x00008106

#घोषणा REG_A6XX_GRAS_LRZ_FAST_CLEAR_BUFFER_BASE_HI		0x00008107

#घोषणा REG_A6XX_GRAS_LRZ_FAST_CLEAR_BUFFER_BASE		0x00008106
#घोषणा A6XX_GRAS_LRZ_FAST_CLEAR_BUFFER_BASE__MASK		0xffffffff
#घोषणा A6XX_GRAS_LRZ_FAST_CLEAR_BUFFER_BASE__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_LRZ_FAST_CLEAR_BUFFER_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_LRZ_FAST_CLEAR_BUFFER_BASE__SHIFT) & A6XX_GRAS_LRZ_FAST_CLEAR_BUFFER_BASE__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_SAMPLE_CNTL				0x00008109
#घोषणा A6XX_GRAS_SAMPLE_CNTL_PER_SAMP_MODE			0x00000001

#घोषणा REG_A6XX_GRAS_UNKNOWN_810A				0x0000810a
#घोषणा A6XX_GRAS_UNKNOWN_810A_UNK0__MASK			0x000007ff
#घोषणा A6XX_GRAS_UNKNOWN_810A_UNK0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_UNKNOWN_810A_UNK0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_UNKNOWN_810A_UNK0__SHIFT) & A6XX_GRAS_UNKNOWN_810A_UNK0__MASK;
पूर्ण
#घोषणा A6XX_GRAS_UNKNOWN_810A_UNK16__MASK			0x07ff0000
#घोषणा A6XX_GRAS_UNKNOWN_810A_UNK16__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_UNKNOWN_810A_UNK16(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_UNKNOWN_810A_UNK16__SHIFT) & A6XX_GRAS_UNKNOWN_810A_UNK16__MASK;
पूर्ण
#घोषणा A6XX_GRAS_UNKNOWN_810A_UNK28__MASK			0xf0000000
#घोषणा A6XX_GRAS_UNKNOWN_810A_UNK28__SHIFT			28
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_UNKNOWN_810A_UNK28(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_UNKNOWN_810A_UNK28__SHIFT) & A6XX_GRAS_UNKNOWN_810A_UNK28__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_UNKNOWN_8110				0x00008110

#घोषणा REG_A6XX_GRAS_2D_BLIT_CNTL				0x00008400
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_ROTATE__MASK			0x00000007
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_ROTATE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_BLIT_CNTL_ROTATE(क्रमागत a6xx_rotation val)
अणु
	वापस ((val) << A6XX_GRAS_2D_BLIT_CNTL_ROTATE__SHIFT) & A6XX_GRAS_2D_BLIT_CNTL_ROTATE__MASK;
पूर्ण
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_UNK3__MASK			0x00000078
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_UNK3__SHIFT			3
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_BLIT_CNTL_UNK3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_BLIT_CNTL_UNK3__SHIFT) & A6XX_GRAS_2D_BLIT_CNTL_UNK3__MASK;
पूर्ण
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_SOLID_COLOR			0x00000080
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_COLOR_FORMAT__MASK		0x0000ff00
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_COLOR_FORMAT__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_BLIT_CNTL_COLOR_FORMAT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_GRAS_2D_BLIT_CNTL_COLOR_FORMAT__SHIFT) & A6XX_GRAS_2D_BLIT_CNTL_COLOR_FORMAT__MASK;
पूर्ण
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_SCISSOR				0x00010000
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_UNK17__MASK			0x00060000
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_UNK17__SHIFT			17
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_BLIT_CNTL_UNK17(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_BLIT_CNTL_UNK17__SHIFT) & A6XX_GRAS_2D_BLIT_CNTL_UNK17__MASK;
पूर्ण
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_D24S8				0x00080000
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_MASK__MASK			0x00f00000
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_MASK__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_BLIT_CNTL_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_BLIT_CNTL_MASK__SHIFT) & A6XX_GRAS_2D_BLIT_CNTL_MASK__MASK;
पूर्ण
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_IFMT__MASK			0x1f000000
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_IFMT__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_BLIT_CNTL_IFMT(क्रमागत a6xx_2d_अगरmt val)
अणु
	वापस ((val) << A6XX_GRAS_2D_BLIT_CNTL_IFMT__SHIFT) & A6XX_GRAS_2D_BLIT_CNTL_IFMT__MASK;
पूर्ण
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_UNK29__MASK			0x20000000
#घोषणा A6XX_GRAS_2D_BLIT_CNTL_UNK29__SHIFT			29
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_BLIT_CNTL_UNK29(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_BLIT_CNTL_UNK29__SHIFT) & A6XX_GRAS_2D_BLIT_CNTL_UNK29__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_2D_SRC_TL_X				0x00008401

#घोषणा REG_A6XX_GRAS_2D_SRC_BR_X				0x00008402

#घोषणा REG_A6XX_GRAS_2D_SRC_TL_Y				0x00008403

#घोषणा REG_A6XX_GRAS_2D_SRC_BR_Y				0x00008404

#घोषणा REG_A6XX_GRAS_2D_DST_TL					0x00008405
#घोषणा A6XX_GRAS_2D_DST_TL_X__MASK				0x00003fff
#घोषणा A6XX_GRAS_2D_DST_TL_X__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_DST_TL_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_DST_TL_X__SHIFT) & A6XX_GRAS_2D_DST_TL_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_2D_DST_TL_Y__MASK				0x3fff0000
#घोषणा A6XX_GRAS_2D_DST_TL_Y__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_DST_TL_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_DST_TL_Y__SHIFT) & A6XX_GRAS_2D_DST_TL_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_2D_DST_BR					0x00008406
#घोषणा A6XX_GRAS_2D_DST_BR_X__MASK				0x00003fff
#घोषणा A6XX_GRAS_2D_DST_BR_X__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_DST_BR_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_DST_BR_X__SHIFT) & A6XX_GRAS_2D_DST_BR_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_2D_DST_BR_Y__MASK				0x3fff0000
#घोषणा A6XX_GRAS_2D_DST_BR_Y__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_DST_BR_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_DST_BR_Y__SHIFT) & A6XX_GRAS_2D_DST_BR_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_2D_UNKNOWN_8407				0x00008407

#घोषणा REG_A6XX_GRAS_2D_UNKNOWN_8408				0x00008408

#घोषणा REG_A6XX_GRAS_2D_UNKNOWN_8409				0x00008409

#घोषणा REG_A6XX_GRAS_2D_RESOLVE_CNTL_1				0x0000840a
#घोषणा A6XX_GRAS_2D_RESOLVE_CNTL_1_X__MASK			0x00003fff
#घोषणा A6XX_GRAS_2D_RESOLVE_CNTL_1_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_RESOLVE_CNTL_1_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_RESOLVE_CNTL_1_X__SHIFT) & A6XX_GRAS_2D_RESOLVE_CNTL_1_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_2D_RESOLVE_CNTL_1_Y__MASK			0x3fff0000
#घोषणा A6XX_GRAS_2D_RESOLVE_CNTL_1_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_RESOLVE_CNTL_1_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_RESOLVE_CNTL_1_Y__SHIFT) & A6XX_GRAS_2D_RESOLVE_CNTL_1_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_2D_RESOLVE_CNTL_2				0x0000840b
#घोषणा A6XX_GRAS_2D_RESOLVE_CNTL_2_X__MASK			0x00003fff
#घोषणा A6XX_GRAS_2D_RESOLVE_CNTL_2_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_RESOLVE_CNTL_2_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_RESOLVE_CNTL_2_X__SHIFT) & A6XX_GRAS_2D_RESOLVE_CNTL_2_X__MASK;
पूर्ण
#घोषणा A6XX_GRAS_2D_RESOLVE_CNTL_2_Y__MASK			0x3fff0000
#घोषणा A6XX_GRAS_2D_RESOLVE_CNTL_2_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_GRAS_2D_RESOLVE_CNTL_2_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_GRAS_2D_RESOLVE_CNTL_2_Y__SHIFT) & A6XX_GRAS_2D_RESOLVE_CNTL_2_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_GRAS_UNKNOWN_8600				0x00008600

#घोषणा REG_A6XX_GRAS_ADDR_MODE_CNTL				0x00008601

#घोषणा REG_A6XX_GRAS_PERFCTR_TSE_SEL_0				0x00008610

#घोषणा REG_A6XX_GRAS_PERFCTR_TSE_SEL_1				0x00008611

#घोषणा REG_A6XX_GRAS_PERFCTR_TSE_SEL_2				0x00008612

#घोषणा REG_A6XX_GRAS_PERFCTR_TSE_SEL_3				0x00008613

#घोषणा REG_A6XX_GRAS_PERFCTR_RAS_SEL_0				0x00008614

#घोषणा REG_A6XX_GRAS_PERFCTR_RAS_SEL_1				0x00008615

#घोषणा REG_A6XX_GRAS_PERFCTR_RAS_SEL_2				0x00008616

#घोषणा REG_A6XX_GRAS_PERFCTR_RAS_SEL_3				0x00008617

#घोषणा REG_A6XX_GRAS_PERFCTR_LRZ_SEL_0				0x00008618

#घोषणा REG_A6XX_GRAS_PERFCTR_LRZ_SEL_1				0x00008619

#घोषणा REG_A6XX_GRAS_PERFCTR_LRZ_SEL_2				0x0000861a

#घोषणा REG_A6XX_GRAS_PERFCTR_LRZ_SEL_3				0x0000861b

#घोषणा REG_A6XX_RB_BIN_CONTROL					0x00008800
#घोषणा A6XX_RB_BIN_CONTROL_BINW__MASK				0x0000003f
#घोषणा A6XX_RB_BIN_CONTROL_BINW__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BIN_CONTROL_BINW(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A6XX_RB_BIN_CONTROL_BINW__SHIFT) & A6XX_RB_BIN_CONTROL_BINW__MASK;
पूर्ण
#घोषणा A6XX_RB_BIN_CONTROL_BINH__MASK				0x00007f00
#घोषणा A6XX_RB_BIN_CONTROL_BINH__SHIFT				8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BIN_CONTROL_BINH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 4) << A6XX_RB_BIN_CONTROL_BINH__SHIFT) & A6XX_RB_BIN_CONTROL_BINH__MASK;
पूर्ण
#घोषणा A6XX_RB_BIN_CONTROL_BINNING_PASS			0x00040000
#घोषणा A6XX_RB_BIN_CONTROL_UNK19__MASK				0x00080000
#घोषणा A6XX_RB_BIN_CONTROL_UNK19__SHIFT			19
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BIN_CONTROL_UNK19(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BIN_CONTROL_UNK19__SHIFT) & A6XX_RB_BIN_CONTROL_UNK19__MASK;
पूर्ण
#घोषणा A6XX_RB_BIN_CONTROL_UNK20__MASK				0x00100000
#घोषणा A6XX_RB_BIN_CONTROL_UNK20__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BIN_CONTROL_UNK20(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BIN_CONTROL_UNK20__SHIFT) & A6XX_RB_BIN_CONTROL_UNK20__MASK;
पूर्ण
#घोषणा A6XX_RB_BIN_CONTROL_USE_VIZ				0x00200000
#घोषणा A6XX_RB_BIN_CONTROL_UNK22__MASK				0x07c00000
#घोषणा A6XX_RB_BIN_CONTROL_UNK22__SHIFT			22
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BIN_CONTROL_UNK22(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BIN_CONTROL_UNK22__SHIFT) & A6XX_RB_BIN_CONTROL_UNK22__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_RENDER_CNTL					0x00008801
#घोषणा A6XX_RB_RENDER_CNTL_UNK3				0x00000008
#घोषणा A6XX_RB_RENDER_CNTL_UNK4				0x00000010
#घोषणा A6XX_RB_RENDER_CNTL_UNK5__MASK				0x00000060
#घोषणा A6XX_RB_RENDER_CNTL_UNK5__SHIFT				5
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_CNTL_UNK5(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_CNTL_UNK5__SHIFT) & A6XX_RB_RENDER_CNTL_UNK5__MASK;
पूर्ण
#घोषणा A6XX_RB_RENDER_CNTL_BINNING				0x00000080
#घोषणा A6XX_RB_RENDER_CNTL_UNK8__MASK				0x00001f00
#घोषणा A6XX_RB_RENDER_CNTL_UNK8__SHIFT				8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_CNTL_UNK8(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_CNTL_UNK8__SHIFT) & A6XX_RB_RENDER_CNTL_UNK8__MASK;
पूर्ण
#घोषणा A6XX_RB_RENDER_CNTL_FLAG_DEPTH				0x00004000
#घोषणा A6XX_RB_RENDER_CNTL_FLAG_MRTS__MASK			0x00ff0000
#घोषणा A6XX_RB_RENDER_CNTL_FLAG_MRTS__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_CNTL_FLAG_MRTS(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_CNTL_FLAG_MRTS__SHIFT) & A6XX_RB_RENDER_CNTL_FLAG_MRTS__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_RAS_MSAA_CNTL				0x00008802
#घोषणा A6XX_RB_RAS_MSAA_CNTL_SAMPLES__MASK			0x00000003
#घोषणा A6XX_RB_RAS_MSAA_CNTL_SAMPLES__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RAS_MSAA_CNTL_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A6XX_RB_RAS_MSAA_CNTL_SAMPLES__SHIFT) & A6XX_RB_RAS_MSAA_CNTL_SAMPLES__MASK;
पूर्ण
#घोषणा A6XX_RB_RAS_MSAA_CNTL_UNK2__MASK			0x00000004
#घोषणा A6XX_RB_RAS_MSAA_CNTL_UNK2__SHIFT			2
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RAS_MSAA_CNTL_UNK2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RAS_MSAA_CNTL_UNK2__SHIFT) & A6XX_RB_RAS_MSAA_CNTL_UNK2__MASK;
पूर्ण
#घोषणा A6XX_RB_RAS_MSAA_CNTL_UNK3__MASK			0x00000008
#घोषणा A6XX_RB_RAS_MSAA_CNTL_UNK3__SHIFT			3
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RAS_MSAA_CNTL_UNK3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RAS_MSAA_CNTL_UNK3__SHIFT) & A6XX_RB_RAS_MSAA_CNTL_UNK3__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_DEST_MSAA_CNTL				0x00008803
#घोषणा A6XX_RB_DEST_MSAA_CNTL_SAMPLES__MASK			0x00000003
#घोषणा A6XX_RB_DEST_MSAA_CNTL_SAMPLES__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEST_MSAA_CNTL_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A6XX_RB_DEST_MSAA_CNTL_SAMPLES__SHIFT) & A6XX_RB_DEST_MSAA_CNTL_SAMPLES__MASK;
पूर्ण
#घोषणा A6XX_RB_DEST_MSAA_CNTL_MSAA_DISABLE			0x00000004

#घोषणा REG_A6XX_RB_SAMPLE_CONFIG				0x00008804
#घोषणा A6XX_RB_SAMPLE_CONFIG_UNK0				0x00000001
#घोषणा A6XX_RB_SAMPLE_CONFIG_LOCATION_ENABLE			0x00000002

#घोषणा REG_A6XX_RB_SAMPLE_LOCATION_0				0x00008805
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_0_X__MASK		0x0000000f
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_0_X__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_0_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_0_X__SHIFT) & A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_0_X__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_0_Y__MASK		0x000000f0
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_0_Y__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_0_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_0_Y__SHIFT) & A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_0_Y__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_1_X__MASK		0x00000f00
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_1_X__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_1_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_1_X__SHIFT) & A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_1_X__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_1_Y__MASK		0x0000f000
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_1_Y__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_1_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_1_Y__SHIFT) & A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_1_Y__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_2_X__MASK		0x000f0000
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_2_X__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_2_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_2_X__SHIFT) & A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_2_X__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_2_Y__MASK		0x00f00000
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_2_Y__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_2_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_2_Y__SHIFT) & A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_2_Y__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_3_X__MASK		0x0f000000
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_3_X__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_3_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_3_X__SHIFT) & A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_3_X__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_3_Y__MASK		0xf0000000
#घोषणा A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_3_Y__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_3_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_3_Y__SHIFT) & A6XX_RB_SAMPLE_LOCATION_0_SAMPLE_3_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_SAMPLE_LOCATION_1				0x00008806
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_0_X__MASK		0x0000000f
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_0_X__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_0_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_0_X__SHIFT) & A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_0_X__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_0_Y__MASK		0x000000f0
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_0_Y__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_0_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_0_Y__SHIFT) & A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_0_Y__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_1_X__MASK		0x00000f00
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_1_X__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_1_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_1_X__SHIFT) & A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_1_X__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_1_Y__MASK		0x0000f000
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_1_Y__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_1_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_1_Y__SHIFT) & A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_1_Y__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_2_X__MASK		0x000f0000
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_2_X__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_2_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_2_X__SHIFT) & A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_2_X__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_2_Y__MASK		0x00f00000
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_2_Y__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_2_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_2_Y__SHIFT) & A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_2_Y__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_3_X__MASK		0x0f000000
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_3_X__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_3_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_3_X__SHIFT) & A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_3_X__MASK;
पूर्ण
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_3_Y__MASK		0xf0000000
#घोषणा A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_3_Y__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_3_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_3_Y__SHIFT) & A6XX_RB_SAMPLE_LOCATION_1_SAMPLE_3_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_RENDER_CONTROL0				0x00008809
#घोषणा A6XX_RB_RENDER_CONTROL0_IJ_PERSP_PIXEL			0x00000001
#घोषणा A6XX_RB_RENDER_CONTROL0_IJ_PERSP_CENTROID		0x00000002
#घोषणा A6XX_RB_RENDER_CONTROL0_IJ_PERSP_SAMPLE			0x00000004
#घोषणा A6XX_RB_RENDER_CONTROL0_SIZE				0x00000008
#घोषणा A6XX_RB_RENDER_CONTROL0_UNK4				0x00000010
#घोषणा A6XX_RB_RENDER_CONTROL0_SIZE_PERSAMP			0x00000020
#घोषणा A6XX_RB_RENDER_CONTROL0_COORD_MASK__MASK		0x000003c0
#घोषणा A6XX_RB_RENDER_CONTROL0_COORD_MASK__SHIFT		6
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_CONTROL0_COORD_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_CONTROL0_COORD_MASK__SHIFT) & A6XX_RB_RENDER_CONTROL0_COORD_MASK__MASK;
पूर्ण
#घोषणा A6XX_RB_RENDER_CONTROL0_UNK10				0x00000400

#घोषणा REG_A6XX_RB_RENDER_CONTROL1				0x0000880a
#घोषणा A6XX_RB_RENDER_CONTROL1_SAMPLEMASK			0x00000001
#घोषणा A6XX_RB_RENDER_CONTROL1_UNK1				0x00000002
#घोषणा A6XX_RB_RENDER_CONTROL1_FACENESS			0x00000004
#घोषणा A6XX_RB_RENDER_CONTROL1_SAMPLEID			0x00000008
#घोषणा A6XX_RB_RENDER_CONTROL1_UNK4				0x00000010
#घोषणा A6XX_RB_RENDER_CONTROL1_UNK5				0x00000020
#घोषणा A6XX_RB_RENDER_CONTROL1_SIZE				0x00000040
#घोषणा A6XX_RB_RENDER_CONTROL1_UNK7				0x00000080
#घोषणा A6XX_RB_RENDER_CONTROL1_UNK8				0x00000100

#घोषणा REG_A6XX_RB_FS_OUTPUT_CNTL0				0x0000880b
#घोषणा A6XX_RB_FS_OUTPUT_CNTL0_DUAL_COLOR_IN_ENABLE		0x00000001
#घोषणा A6XX_RB_FS_OUTPUT_CNTL0_FRAG_WRITES_Z			0x00000002
#घोषणा A6XX_RB_FS_OUTPUT_CNTL0_FRAG_WRITES_SAMPMASK		0x00000004
#घोषणा A6XX_RB_FS_OUTPUT_CNTL0_FRAG_WRITES_STENCILREF		0x00000008

#घोषणा REG_A6XX_RB_FS_OUTPUT_CNTL1				0x0000880c
#घोषणा A6XX_RB_FS_OUTPUT_CNTL1_MRT__MASK			0x0000000f
#घोषणा A6XX_RB_FS_OUTPUT_CNTL1_MRT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_FS_OUTPUT_CNTL1_MRT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_FS_OUTPUT_CNTL1_MRT__SHIFT) & A6XX_RB_FS_OUTPUT_CNTL1_MRT__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_RENDER_COMPONENTS				0x0000880d
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT0__MASK			0x0000000f
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_COMPONENTS_RT0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_COMPONENTS_RT0__SHIFT) & A6XX_RB_RENDER_COMPONENTS_RT0__MASK;
पूर्ण
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT1__MASK			0x000000f0
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT1__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_COMPONENTS_RT1(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_COMPONENTS_RT1__SHIFT) & A6XX_RB_RENDER_COMPONENTS_RT1__MASK;
पूर्ण
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT2__MASK			0x00000f00
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT2__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_COMPONENTS_RT2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_COMPONENTS_RT2__SHIFT) & A6XX_RB_RENDER_COMPONENTS_RT2__MASK;
पूर्ण
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT3__MASK			0x0000f000
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT3__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_COMPONENTS_RT3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_COMPONENTS_RT3__SHIFT) & A6XX_RB_RENDER_COMPONENTS_RT3__MASK;
पूर्ण
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT4__MASK			0x000f0000
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT4__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_COMPONENTS_RT4(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_COMPONENTS_RT4__SHIFT) & A6XX_RB_RENDER_COMPONENTS_RT4__MASK;
पूर्ण
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT5__MASK			0x00f00000
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT5__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_COMPONENTS_RT5(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_COMPONENTS_RT5__SHIFT) & A6XX_RB_RENDER_COMPONENTS_RT5__MASK;
पूर्ण
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT6__MASK			0x0f000000
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT6__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_COMPONENTS_RT6(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_COMPONENTS_RT6__SHIFT) & A6XX_RB_RENDER_COMPONENTS_RT6__MASK;
पूर्ण
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT7__MASK			0xf0000000
#घोषणा A6XX_RB_RENDER_COMPONENTS_RT7__SHIFT			28
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_RENDER_COMPONENTS_RT7(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_RENDER_COMPONENTS_RT7__SHIFT) & A6XX_RB_RENDER_COMPONENTS_RT7__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_DITHER_CNTL					0x0000880e
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT0__MASK		0x00000003
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT0__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT0(क्रमागत adreno_rb_dither_mode val)
अणु
	वापस ((val) << A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT0__SHIFT) & A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT0__MASK;
पूर्ण
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT1__MASK		0x0000000c
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT1__SHIFT		2
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT1(क्रमागत adreno_rb_dither_mode val)
अणु
	वापस ((val) << A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT1__SHIFT) & A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT1__MASK;
पूर्ण
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT2__MASK		0x00000030
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT2__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT2(क्रमागत adreno_rb_dither_mode val)
अणु
	वापस ((val) << A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT2__SHIFT) & A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT2__MASK;
पूर्ण
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT3__MASK		0x000000c0
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT3__SHIFT		6
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT3(क्रमागत adreno_rb_dither_mode val)
अणु
	वापस ((val) << A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT3__SHIFT) & A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT3__MASK;
पूर्ण
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT4__MASK		0x00000300
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT4__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT4(क्रमागत adreno_rb_dither_mode val)
अणु
	वापस ((val) << A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT4__SHIFT) & A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT4__MASK;
पूर्ण
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT5__MASK		0x00000c00
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT5__SHIFT		10
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT5(क्रमागत adreno_rb_dither_mode val)
अणु
	वापस ((val) << A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT5__SHIFT) & A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT5__MASK;
पूर्ण
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT6__MASK		0x00001000
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT6__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT6(क्रमागत adreno_rb_dither_mode val)
अणु
	वापस ((val) << A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT6__SHIFT) & A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT6__MASK;
पूर्ण
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT7__MASK		0x0000c000
#घोषणा A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT7__SHIFT		14
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT7(क्रमागत adreno_rb_dither_mode val)
अणु
	वापस ((val) << A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT7__SHIFT) & A6XX_RB_DITHER_CNTL_DITHER_MODE_MRT7__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_SRGB_CNTL					0x0000880f
#घोषणा A6XX_RB_SRGB_CNTL_SRGB_MRT0				0x00000001
#घोषणा A6XX_RB_SRGB_CNTL_SRGB_MRT1				0x00000002
#घोषणा A6XX_RB_SRGB_CNTL_SRGB_MRT2				0x00000004
#घोषणा A6XX_RB_SRGB_CNTL_SRGB_MRT3				0x00000008
#घोषणा A6XX_RB_SRGB_CNTL_SRGB_MRT4				0x00000010
#घोषणा A6XX_RB_SRGB_CNTL_SRGB_MRT5				0x00000020
#घोषणा A6XX_RB_SRGB_CNTL_SRGB_MRT6				0x00000040
#घोषणा A6XX_RB_SRGB_CNTL_SRGB_MRT7				0x00000080

#घोषणा REG_A6XX_RB_SAMPLE_CNTL					0x00008810
#घोषणा A6XX_RB_SAMPLE_CNTL_PER_SAMP_MODE			0x00000001

#घोषणा REG_A6XX_RB_UNKNOWN_8811				0x00008811

#घोषणा REG_A6XX_RB_UNKNOWN_8818				0x00008818

#घोषणा REG_A6XX_RB_UNKNOWN_8819				0x00008819

#घोषणा REG_A6XX_RB_UNKNOWN_881A				0x0000881a

#घोषणा REG_A6XX_RB_UNKNOWN_881B				0x0000881b

#घोषणा REG_A6XX_RB_UNKNOWN_881C				0x0000881c

#घोषणा REG_A6XX_RB_UNKNOWN_881D				0x0000881d

#घोषणा REG_A6XX_RB_UNKNOWN_881E				0x0000881e

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT(uपूर्णांक32_t i0) अणु वापस 0x00008820 + 0x8*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_CONTROL(uपूर्णांक32_t i0) अणु वापस 0x00008820 + 0x8*i0; पूर्ण
#घोषणा A6XX_RB_MRT_CONTROL_BLEND				0x00000001
#घोषणा A6XX_RB_MRT_CONTROL_BLEND2				0x00000002
#घोषणा A6XX_RB_MRT_CONTROL_ROP_ENABLE				0x00000004
#घोषणा A6XX_RB_MRT_CONTROL_ROP_CODE__MASK			0x00000078
#घोषणा A6XX_RB_MRT_CONTROL_ROP_CODE__SHIFT			3
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_CONTROL_ROP_CODE(क्रमागत a3xx_rop_code val)
अणु
	वापस ((val) << A6XX_RB_MRT_CONTROL_ROP_CODE__SHIFT) & A6XX_RB_MRT_CONTROL_ROP_CODE__MASK;
पूर्ण
#घोषणा A6XX_RB_MRT_CONTROL_COMPONENT_ENABLE__MASK		0x00000780
#घोषणा A6XX_RB_MRT_CONTROL_COMPONENT_ENABLE__SHIFT		7
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_CONTROL_COMPONENT_ENABLE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_MRT_CONTROL_COMPONENT_ENABLE__SHIFT) & A6XX_RB_MRT_CONTROL_COMPONENT_ENABLE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_BLEND_CONTROL(uपूर्णांक32_t i0) अणु वापस 0x00008821 + 0x8*i0; पूर्ण
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_RGB_SRC_FACTOR__MASK		0x0000001f
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_RGB_SRC_FACTOR__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BLEND_CONTROL_RGB_SRC_FACTOR(क्रमागत adreno_rb_blend_factor val)
अणु
	वापस ((val) << A6XX_RB_MRT_BLEND_CONTROL_RGB_SRC_FACTOR__SHIFT) & A6XX_RB_MRT_BLEND_CONTROL_RGB_SRC_FACTOR__MASK;
पूर्ण
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_RGB_BLEND_OPCODE__MASK	0x000000e0
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_RGB_BLEND_OPCODE__SHIFT	5
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BLEND_CONTROL_RGB_BLEND_OPCODE(क्रमागत a3xx_rb_blend_opcode val)
अणु
	वापस ((val) << A6XX_RB_MRT_BLEND_CONTROL_RGB_BLEND_OPCODE__SHIFT) & A6XX_RB_MRT_BLEND_CONTROL_RGB_BLEND_OPCODE__MASK;
पूर्ण
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_RGB_DEST_FACTOR__MASK		0x00001f00
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_RGB_DEST_FACTOR__SHIFT	8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BLEND_CONTROL_RGB_DEST_FACTOR(क्रमागत adreno_rb_blend_factor val)
अणु
	वापस ((val) << A6XX_RB_MRT_BLEND_CONTROL_RGB_DEST_FACTOR__SHIFT) & A6XX_RB_MRT_BLEND_CONTROL_RGB_DEST_FACTOR__MASK;
पूर्ण
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_ALPHA_SRC_FACTOR__MASK	0x001f0000
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_ALPHA_SRC_FACTOR__SHIFT	16
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BLEND_CONTROL_ALPHA_SRC_FACTOR(क्रमागत adreno_rb_blend_factor val)
अणु
	वापस ((val) << A6XX_RB_MRT_BLEND_CONTROL_ALPHA_SRC_FACTOR__SHIFT) & A6XX_RB_MRT_BLEND_CONTROL_ALPHA_SRC_FACTOR__MASK;
पूर्ण
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_ALPHA_BLEND_OPCODE__MASK	0x00e00000
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_ALPHA_BLEND_OPCODE__SHIFT	21
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BLEND_CONTROL_ALPHA_BLEND_OPCODE(क्रमागत a3xx_rb_blend_opcode val)
अणु
	वापस ((val) << A6XX_RB_MRT_BLEND_CONTROL_ALPHA_BLEND_OPCODE__SHIFT) & A6XX_RB_MRT_BLEND_CONTROL_ALPHA_BLEND_OPCODE__MASK;
पूर्ण
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_ALPHA_DEST_FACTOR__MASK	0x1f000000
#घोषणा A6XX_RB_MRT_BLEND_CONTROL_ALPHA_DEST_FACTOR__SHIFT	24
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BLEND_CONTROL_ALPHA_DEST_FACTOR(क्रमागत adreno_rb_blend_factor val)
अणु
	वापस ((val) << A6XX_RB_MRT_BLEND_CONTROL_ALPHA_DEST_FACTOR__SHIFT) & A6XX_RB_MRT_BLEND_CONTROL_ALPHA_DEST_FACTOR__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_BUF_INFO(uपूर्णांक32_t i0) अणु वापस 0x00008822 + 0x8*i0; पूर्ण
#घोषणा A6XX_RB_MRT_BUF_INFO_COLOR_FORMAT__MASK			0x000000ff
#घोषणा A6XX_RB_MRT_BUF_INFO_COLOR_FORMAT__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BUF_INFO_COLOR_FORMAT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_RB_MRT_BUF_INFO_COLOR_FORMAT__SHIFT) & A6XX_RB_MRT_BUF_INFO_COLOR_FORMAT__MASK;
पूर्ण
#घोषणा A6XX_RB_MRT_BUF_INFO_COLOR_TILE_MODE__MASK		0x00000300
#घोषणा A6XX_RB_MRT_BUF_INFO_COLOR_TILE_MODE__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BUF_INFO_COLOR_TILE_MODE(क्रमागत a6xx_tile_mode val)
अणु
	वापस ((val) << A6XX_RB_MRT_BUF_INFO_COLOR_TILE_MODE__SHIFT) & A6XX_RB_MRT_BUF_INFO_COLOR_TILE_MODE__MASK;
पूर्ण
#घोषणा A6XX_RB_MRT_BUF_INFO_UNK10__MASK			0x00000400
#घोषणा A6XX_RB_MRT_BUF_INFO_UNK10__SHIFT			10
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BUF_INFO_UNK10(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_MRT_BUF_INFO_UNK10__SHIFT) & A6XX_RB_MRT_BUF_INFO_UNK10__MASK;
पूर्ण
#घोषणा A6XX_RB_MRT_BUF_INFO_COLOR_SWAP__MASK			0x00006000
#घोषणा A6XX_RB_MRT_BUF_INFO_COLOR_SWAP__SHIFT			13
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BUF_INFO_COLOR_SWAP(क्रमागत a3xx_color_swap val)
अणु
	वापस ((val) << A6XX_RB_MRT_BUF_INFO_COLOR_SWAP__SHIFT) & A6XX_RB_MRT_BUF_INFO_COLOR_SWAP__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_PITCH(uपूर्णांक32_t i0) अणु वापस 0x00008823 + 0x8*i0; पूर्ण
#घोषणा A6XX_RB_MRT_PITCH__MASK					0x0000ffff
#घोषणा A6XX_RB_MRT_PITCH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_MRT_PITCH__SHIFT) & A6XX_RB_MRT_PITCH__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_ARRAY_PITCH(uपूर्णांक32_t i0) अणु वापस 0x00008824 + 0x8*i0; पूर्ण
#घोषणा A6XX_RB_MRT_ARRAY_PITCH__MASK				0x1fffffff
#घोषणा A6XX_RB_MRT_ARRAY_PITCH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_MRT_ARRAY_PITCH__SHIFT) & A6XX_RB_MRT_ARRAY_PITCH__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_BASE_LO(uपूर्णांक32_t i0) अणु वापस 0x00008825 + 0x8*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_BASE_HI(uपूर्णांक32_t i0) अणु वापस 0x00008826 + 0x8*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_BASE(uपूर्णांक32_t i0) अणु वापस 0x00008825 + 0x8*i0; पूर्ण
#घोषणा A6XX_RB_MRT_BASE__MASK					0xffffffff
#घोषणा A6XX_RB_MRT_BASE__SHIFT					0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_MRT_BASE__SHIFT) & A6XX_RB_MRT_BASE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_BASE_GMEM(uपूर्णांक32_t i0) अणु वापस 0x00008827 + 0x8*i0; पूर्ण
#घोषणा A6XX_RB_MRT_BASE_GMEM__MASK				0xfffff000
#घोषणा A6XX_RB_MRT_BASE_GMEM__SHIFT				12
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_BASE_GMEM(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A6XX_RB_MRT_BASE_GMEM__SHIFT) & A6XX_RB_MRT_BASE_GMEM__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLEND_RED_F32				0x00008860
#घोषणा A6XX_RB_BLEND_RED_F32__MASK				0xffffffff
#घोषणा A6XX_RB_BLEND_RED_F32__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLEND_RED_F32(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_RB_BLEND_RED_F32__SHIFT) & A6XX_RB_BLEND_RED_F32__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLEND_GREEN_F32				0x00008861
#घोषणा A6XX_RB_BLEND_GREEN_F32__MASK				0xffffffff
#घोषणा A6XX_RB_BLEND_GREEN_F32__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLEND_GREEN_F32(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_RB_BLEND_GREEN_F32__SHIFT) & A6XX_RB_BLEND_GREEN_F32__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLEND_BLUE_F32				0x00008862
#घोषणा A6XX_RB_BLEND_BLUE_F32__MASK				0xffffffff
#घोषणा A6XX_RB_BLEND_BLUE_F32__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLEND_BLUE_F32(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_RB_BLEND_BLUE_F32__SHIFT) & A6XX_RB_BLEND_BLUE_F32__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLEND_ALPHA_F32				0x00008863
#घोषणा A6XX_RB_BLEND_ALPHA_F32__MASK				0xffffffff
#घोषणा A6XX_RB_BLEND_ALPHA_F32__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLEND_ALPHA_F32(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_RB_BLEND_ALPHA_F32__SHIFT) & A6XX_RB_BLEND_ALPHA_F32__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_ALPHA_CONTROL				0x00008864
#घोषणा A6XX_RB_ALPHA_CONTROL_ALPHA_REF__MASK			0x000000ff
#घोषणा A6XX_RB_ALPHA_CONTROL_ALPHA_REF__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_ALPHA_CONTROL_ALPHA_REF(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_ALPHA_CONTROL_ALPHA_REF__SHIFT) & A6XX_RB_ALPHA_CONTROL_ALPHA_REF__MASK;
पूर्ण
#घोषणा A6XX_RB_ALPHA_CONTROL_ALPHA_TEST			0x00000100
#घोषणा A6XX_RB_ALPHA_CONTROL_ALPHA_TEST_FUNC__MASK		0x00000e00
#घोषणा A6XX_RB_ALPHA_CONTROL_ALPHA_TEST_FUNC__SHIFT		9
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_ALPHA_CONTROL_ALPHA_TEST_FUNC(क्रमागत adreno_compare_func val)
अणु
	वापस ((val) << A6XX_RB_ALPHA_CONTROL_ALPHA_TEST_FUNC__SHIFT) & A6XX_RB_ALPHA_CONTROL_ALPHA_TEST_FUNC__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLEND_CNTL					0x00008865
#घोषणा A6XX_RB_BLEND_CNTL_ENABLE_BLEND__MASK			0x000000ff
#घोषणा A6XX_RB_BLEND_CNTL_ENABLE_BLEND__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLEND_CNTL_ENABLE_BLEND(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BLEND_CNTL_ENABLE_BLEND__SHIFT) & A6XX_RB_BLEND_CNTL_ENABLE_BLEND__MASK;
पूर्ण
#घोषणा A6XX_RB_BLEND_CNTL_INDEPENDENT_BLEND			0x00000100
#घोषणा A6XX_RB_BLEND_CNTL_DUAL_COLOR_IN_ENABLE			0x00000200
#घोषणा A6XX_RB_BLEND_CNTL_ALPHA_TO_COVERAGE			0x00000400
#घोषणा A6XX_RB_BLEND_CNTL_ALPHA_TO_ONE				0x00000800
#घोषणा A6XX_RB_BLEND_CNTL_SAMPLE_MASK__MASK			0xffff0000
#घोषणा A6XX_RB_BLEND_CNTL_SAMPLE_MASK__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLEND_CNTL_SAMPLE_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BLEND_CNTL_SAMPLE_MASK__SHIFT) & A6XX_RB_BLEND_CNTL_SAMPLE_MASK__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_DEPTH_PLANE_CNTL				0x00008870
#घोषणा A6XX_RB_DEPTH_PLANE_CNTL_Z_MODE__MASK			0x00000003
#घोषणा A6XX_RB_DEPTH_PLANE_CNTL_Z_MODE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_PLANE_CNTL_Z_MODE(क्रमागत a6xx_ztest_mode val)
अणु
	वापस ((val) << A6XX_RB_DEPTH_PLANE_CNTL_Z_MODE__SHIFT) & A6XX_RB_DEPTH_PLANE_CNTL_Z_MODE__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_DEPTH_CNTL					0x00008871
#घोषणा A6XX_RB_DEPTH_CNTL_Z_ENABLE				0x00000001
#घोषणा A6XX_RB_DEPTH_CNTL_Z_WRITE_ENABLE			0x00000002
#घोषणा A6XX_RB_DEPTH_CNTL_ZFUNC__MASK				0x0000001c
#घोषणा A6XX_RB_DEPTH_CNTL_ZFUNC__SHIFT				2
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_CNTL_ZFUNC(क्रमागत adreno_compare_func val)
अणु
	वापस ((val) << A6XX_RB_DEPTH_CNTL_ZFUNC__SHIFT) & A6XX_RB_DEPTH_CNTL_ZFUNC__MASK;
पूर्ण
#घोषणा A6XX_RB_DEPTH_CNTL_Z_CLAMP_ENABLE			0x00000020
#घोषणा A6XX_RB_DEPTH_CNTL_Z_TEST_ENABLE			0x00000040
#घोषणा A6XX_RB_DEPTH_CNTL_Z_BOUNDS_ENABLE			0x00000080

#घोषणा REG_A6XX_RB_DEPTH_BUFFER_INFO				0x00008872
#घोषणा A6XX_RB_DEPTH_BUFFER_INFO_DEPTH_FORMAT__MASK		0x00000007
#घोषणा A6XX_RB_DEPTH_BUFFER_INFO_DEPTH_FORMAT__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_BUFFER_INFO_DEPTH_FORMAT(क्रमागत a6xx_depth_क्रमmat val)
अणु
	वापस ((val) << A6XX_RB_DEPTH_BUFFER_INFO_DEPTH_FORMAT__SHIFT) & A6XX_RB_DEPTH_BUFFER_INFO_DEPTH_FORMAT__MASK;
पूर्ण
#घोषणा A6XX_RB_DEPTH_BUFFER_INFO_UNK3__MASK			0x00000018
#घोषणा A6XX_RB_DEPTH_BUFFER_INFO_UNK3__SHIFT			3
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_BUFFER_INFO_UNK3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_DEPTH_BUFFER_INFO_UNK3__SHIFT) & A6XX_RB_DEPTH_BUFFER_INFO_UNK3__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_DEPTH_BUFFER_PITCH				0x00008873
#घोषणा A6XX_RB_DEPTH_BUFFER_PITCH__MASK			0x00003fff
#घोषणा A6XX_RB_DEPTH_BUFFER_PITCH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_BUFFER_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_DEPTH_BUFFER_PITCH__SHIFT) & A6XX_RB_DEPTH_BUFFER_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_DEPTH_BUFFER_ARRAY_PITCH			0x00008874
#घोषणा A6XX_RB_DEPTH_BUFFER_ARRAY_PITCH__MASK			0x0fffffff
#घोषणा A6XX_RB_DEPTH_BUFFER_ARRAY_PITCH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_BUFFER_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_DEPTH_BUFFER_ARRAY_PITCH__SHIFT) & A6XX_RB_DEPTH_BUFFER_ARRAY_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_DEPTH_BUFFER_BASE_LO			0x00008875

#घोषणा REG_A6XX_RB_DEPTH_BUFFER_BASE_HI			0x00008876

#घोषणा REG_A6XX_RB_DEPTH_BUFFER_BASE				0x00008875
#घोषणा A6XX_RB_DEPTH_BUFFER_BASE__MASK				0xffffffff
#घोषणा A6XX_RB_DEPTH_BUFFER_BASE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_BUFFER_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_DEPTH_BUFFER_BASE__SHIFT) & A6XX_RB_DEPTH_BUFFER_BASE__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_DEPTH_BUFFER_BASE_GMEM			0x00008877
#घोषणा A6XX_RB_DEPTH_BUFFER_BASE_GMEM__MASK			0xfffff000
#घोषणा A6XX_RB_DEPTH_BUFFER_BASE_GMEM__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_BUFFER_BASE_GMEM(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A6XX_RB_DEPTH_BUFFER_BASE_GMEM__SHIFT) & A6XX_RB_DEPTH_BUFFER_BASE_GMEM__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_Z_BOUNDS_MIN				0x00008878
#घोषणा A6XX_RB_Z_BOUNDS_MIN__MASK				0xffffffff
#घोषणा A6XX_RB_Z_BOUNDS_MIN__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_Z_BOUNDS_MIN(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_RB_Z_BOUNDS_MIN__SHIFT) & A6XX_RB_Z_BOUNDS_MIN__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_Z_BOUNDS_MAX				0x00008879
#घोषणा A6XX_RB_Z_BOUNDS_MAX__MASK				0xffffffff
#घोषणा A6XX_RB_Z_BOUNDS_MAX__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_Z_BOUNDS_MAX(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_RB_Z_BOUNDS_MAX__SHIFT) & A6XX_RB_Z_BOUNDS_MAX__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_STENCIL_CONTROL				0x00008880
#घोषणा A6XX_RB_STENCIL_CONTROL_STENCIL_ENABLE			0x00000001
#घोषणा A6XX_RB_STENCIL_CONTROL_STENCIL_ENABLE_BF		0x00000002
#घोषणा A6XX_RB_STENCIL_CONTROL_STENCIL_READ			0x00000004
#घोषणा A6XX_RB_STENCIL_CONTROL_FUNC__MASK			0x00000700
#घोषणा A6XX_RB_STENCIL_CONTROL_FUNC__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_CONTROL_FUNC(क्रमागत adreno_compare_func val)
अणु
	वापस ((val) << A6XX_RB_STENCIL_CONTROL_FUNC__SHIFT) & A6XX_RB_STENCIL_CONTROL_FUNC__MASK;
पूर्ण
#घोषणा A6XX_RB_STENCIL_CONTROL_FAIL__MASK			0x00003800
#घोषणा A6XX_RB_STENCIL_CONTROL_FAIL__SHIFT			11
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_CONTROL_FAIL(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A6XX_RB_STENCIL_CONTROL_FAIL__SHIFT) & A6XX_RB_STENCIL_CONTROL_FAIL__MASK;
पूर्ण
#घोषणा A6XX_RB_STENCIL_CONTROL_ZPASS__MASK			0x0001c000
#घोषणा A6XX_RB_STENCIL_CONTROL_ZPASS__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_CONTROL_ZPASS(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A6XX_RB_STENCIL_CONTROL_ZPASS__SHIFT) & A6XX_RB_STENCIL_CONTROL_ZPASS__MASK;
पूर्ण
#घोषणा A6XX_RB_STENCIL_CONTROL_ZFAIL__MASK			0x000e0000
#घोषणा A6XX_RB_STENCIL_CONTROL_ZFAIL__SHIFT			17
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_CONTROL_ZFAIL(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A6XX_RB_STENCIL_CONTROL_ZFAIL__SHIFT) & A6XX_RB_STENCIL_CONTROL_ZFAIL__MASK;
पूर्ण
#घोषणा A6XX_RB_STENCIL_CONTROL_FUNC_BF__MASK			0x00700000
#घोषणा A6XX_RB_STENCIL_CONTROL_FUNC_BF__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_CONTROL_FUNC_BF(क्रमागत adreno_compare_func val)
अणु
	वापस ((val) << A6XX_RB_STENCIL_CONTROL_FUNC_BF__SHIFT) & A6XX_RB_STENCIL_CONTROL_FUNC_BF__MASK;
पूर्ण
#घोषणा A6XX_RB_STENCIL_CONTROL_FAIL_BF__MASK			0x03800000
#घोषणा A6XX_RB_STENCIL_CONTROL_FAIL_BF__SHIFT			23
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_CONTROL_FAIL_BF(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A6XX_RB_STENCIL_CONTROL_FAIL_BF__SHIFT) & A6XX_RB_STENCIL_CONTROL_FAIL_BF__MASK;
पूर्ण
#घोषणा A6XX_RB_STENCIL_CONTROL_ZPASS_BF__MASK			0x1c000000
#घोषणा A6XX_RB_STENCIL_CONTROL_ZPASS_BF__SHIFT			26
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_CONTROL_ZPASS_BF(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A6XX_RB_STENCIL_CONTROL_ZPASS_BF__SHIFT) & A6XX_RB_STENCIL_CONTROL_ZPASS_BF__MASK;
पूर्ण
#घोषणा A6XX_RB_STENCIL_CONTROL_ZFAIL_BF__MASK			0xe0000000
#घोषणा A6XX_RB_STENCIL_CONTROL_ZFAIL_BF__SHIFT			29
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_CONTROL_ZFAIL_BF(क्रमागत adreno_stencil_op val)
अणु
	वापस ((val) << A6XX_RB_STENCIL_CONTROL_ZFAIL_BF__SHIFT) & A6XX_RB_STENCIL_CONTROL_ZFAIL_BF__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_STENCIL_INFO				0x00008881
#घोषणा A6XX_RB_STENCIL_INFO_SEPARATE_STENCIL			0x00000001
#घोषणा A6XX_RB_STENCIL_INFO_UNK1				0x00000002

#घोषणा REG_A6XX_RB_STENCIL_BUFFER_PITCH			0x00008882
#घोषणा A6XX_RB_STENCIL_BUFFER_PITCH__MASK			0x00000fff
#घोषणा A6XX_RB_STENCIL_BUFFER_PITCH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_BUFFER_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_STENCIL_BUFFER_PITCH__SHIFT) & A6XX_RB_STENCIL_BUFFER_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_STENCIL_BUFFER_ARRAY_PITCH			0x00008883
#घोषणा A6XX_RB_STENCIL_BUFFER_ARRAY_PITCH__MASK		0x00ffffff
#घोषणा A6XX_RB_STENCIL_BUFFER_ARRAY_PITCH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_BUFFER_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_STENCIL_BUFFER_ARRAY_PITCH__SHIFT) & A6XX_RB_STENCIL_BUFFER_ARRAY_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_STENCIL_BUFFER_BASE_LO			0x00008884

#घोषणा REG_A6XX_RB_STENCIL_BUFFER_BASE_HI			0x00008885

#घोषणा REG_A6XX_RB_STENCIL_BUFFER_BASE				0x00008884
#घोषणा A6XX_RB_STENCIL_BUFFER_BASE__MASK			0xffffffff
#घोषणा A6XX_RB_STENCIL_BUFFER_BASE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_BUFFER_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_STENCIL_BUFFER_BASE__SHIFT) & A6XX_RB_STENCIL_BUFFER_BASE__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_STENCIL_BUFFER_BASE_GMEM			0x00008886
#घोषणा A6XX_RB_STENCIL_BUFFER_BASE_GMEM__MASK			0xfffff000
#घोषणा A6XX_RB_STENCIL_BUFFER_BASE_GMEM__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCIL_BUFFER_BASE_GMEM(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A6XX_RB_STENCIL_BUFFER_BASE_GMEM__SHIFT) & A6XX_RB_STENCIL_BUFFER_BASE_GMEM__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_STENCILREF					0x00008887
#घोषणा A6XX_RB_STENCILREF_REF__MASK				0x000000ff
#घोषणा A6XX_RB_STENCILREF_REF__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCILREF_REF(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_STENCILREF_REF__SHIFT) & A6XX_RB_STENCILREF_REF__MASK;
पूर्ण
#घोषणा A6XX_RB_STENCILREF_BFREF__MASK				0x0000ff00
#घोषणा A6XX_RB_STENCILREF_BFREF__SHIFT				8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCILREF_BFREF(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_STENCILREF_BFREF__SHIFT) & A6XX_RB_STENCILREF_BFREF__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_STENCILMASK					0x00008888
#घोषणा A6XX_RB_STENCILMASK_MASK__MASK				0x000000ff
#घोषणा A6XX_RB_STENCILMASK_MASK__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCILMASK_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_STENCILMASK_MASK__SHIFT) & A6XX_RB_STENCILMASK_MASK__MASK;
पूर्ण
#घोषणा A6XX_RB_STENCILMASK_BFMASK__MASK			0x0000ff00
#घोषणा A6XX_RB_STENCILMASK_BFMASK__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCILMASK_BFMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_STENCILMASK_BFMASK__SHIFT) & A6XX_RB_STENCILMASK_BFMASK__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_STENCILWRMASK				0x00008889
#घोषणा A6XX_RB_STENCILWRMASK_WRMASK__MASK			0x000000ff
#घोषणा A6XX_RB_STENCILWRMASK_WRMASK__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCILWRMASK_WRMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_STENCILWRMASK_WRMASK__SHIFT) & A6XX_RB_STENCILWRMASK_WRMASK__MASK;
पूर्ण
#घोषणा A6XX_RB_STENCILWRMASK_BFWRMASK__MASK			0x0000ff00
#घोषणा A6XX_RB_STENCILWRMASK_BFWRMASK__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_STENCILWRMASK_BFWRMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_STENCILWRMASK_BFWRMASK__SHIFT) & A6XX_RB_STENCILWRMASK_BFWRMASK__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_WINDOW_OFFSET				0x00008890
#घोषणा A6XX_RB_WINDOW_OFFSET_X__MASK				0x00003fff
#घोषणा A6XX_RB_WINDOW_OFFSET_X__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_WINDOW_OFFSET_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_WINDOW_OFFSET_X__SHIFT) & A6XX_RB_WINDOW_OFFSET_X__MASK;
पूर्ण
#घोषणा A6XX_RB_WINDOW_OFFSET_Y__MASK				0x3fff0000
#घोषणा A6XX_RB_WINDOW_OFFSET_Y__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_WINDOW_OFFSET_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_WINDOW_OFFSET_Y__SHIFT) & A6XX_RB_WINDOW_OFFSET_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_SAMPLE_COUNT_CONTROL			0x00008891
#घोषणा A6XX_RB_SAMPLE_COUNT_CONTROL_UNK0			0x00000001
#घोषणा A6XX_RB_SAMPLE_COUNT_CONTROL_COPY			0x00000002

#घोषणा REG_A6XX_RB_LRZ_CNTL					0x00008898
#घोषणा A6XX_RB_LRZ_CNTL_ENABLE					0x00000001

#घोषणा REG_A6XX_RB_Z_CLAMP_MIN					0x000088c0
#घोषणा A6XX_RB_Z_CLAMP_MIN__MASK				0xffffffff
#घोषणा A6XX_RB_Z_CLAMP_MIN__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_Z_CLAMP_MIN(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_RB_Z_CLAMP_MIN__SHIFT) & A6XX_RB_Z_CLAMP_MIN__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_Z_CLAMP_MAX					0x000088c1
#घोषणा A6XX_RB_Z_CLAMP_MAX__MASK				0xffffffff
#घोषणा A6XX_RB_Z_CLAMP_MAX__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_Z_CLAMP_MAX(भग्न val)
अणु
	वापस ((fui(val)) << A6XX_RB_Z_CLAMP_MAX__SHIFT) & A6XX_RB_Z_CLAMP_MAX__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_UNKNOWN_88D0				0x000088d0
#घोषणा A6XX_RB_UNKNOWN_88D0_UNK0__MASK				0x00001fff
#घोषणा A6XX_RB_UNKNOWN_88D0_UNK0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_UNKNOWN_88D0_UNK0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_UNKNOWN_88D0_UNK0__SHIFT) & A6XX_RB_UNKNOWN_88D0_UNK0__MASK;
पूर्ण
#घोषणा A6XX_RB_UNKNOWN_88D0_UNK16__MASK			0x07ff0000
#घोषणा A6XX_RB_UNKNOWN_88D0_UNK16__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_UNKNOWN_88D0_UNK16(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_UNKNOWN_88D0_UNK16__SHIFT) & A6XX_RB_UNKNOWN_88D0_UNK16__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLIT_SCISSOR_TL				0x000088d1
#घोषणा A6XX_RB_BLIT_SCISSOR_TL_X__MASK				0x00003fff
#घोषणा A6XX_RB_BLIT_SCISSOR_TL_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_SCISSOR_TL_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BLIT_SCISSOR_TL_X__SHIFT) & A6XX_RB_BLIT_SCISSOR_TL_X__MASK;
पूर्ण
#घोषणा A6XX_RB_BLIT_SCISSOR_TL_Y__MASK				0x3fff0000
#घोषणा A6XX_RB_BLIT_SCISSOR_TL_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_SCISSOR_TL_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BLIT_SCISSOR_TL_Y__SHIFT) & A6XX_RB_BLIT_SCISSOR_TL_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLIT_SCISSOR_BR				0x000088d2
#घोषणा A6XX_RB_BLIT_SCISSOR_BR_X__MASK				0x00003fff
#घोषणा A6XX_RB_BLIT_SCISSOR_BR_X__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_SCISSOR_BR_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BLIT_SCISSOR_BR_X__SHIFT) & A6XX_RB_BLIT_SCISSOR_BR_X__MASK;
पूर्ण
#घोषणा A6XX_RB_BLIT_SCISSOR_BR_Y__MASK				0x3fff0000
#घोषणा A6XX_RB_BLIT_SCISSOR_BR_Y__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_SCISSOR_BR_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BLIT_SCISSOR_BR_Y__SHIFT) & A6XX_RB_BLIT_SCISSOR_BR_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BIN_CONTROL2				0x000088d3
#घोषणा A6XX_RB_BIN_CONTROL2_BINW__MASK				0x0000003f
#घोषणा A6XX_RB_BIN_CONTROL2_BINW__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BIN_CONTROL2_BINW(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A6XX_RB_BIN_CONTROL2_BINW__SHIFT) & A6XX_RB_BIN_CONTROL2_BINW__MASK;
पूर्ण
#घोषणा A6XX_RB_BIN_CONTROL2_BINH__MASK				0x00007f00
#घोषणा A6XX_RB_BIN_CONTROL2_BINH__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BIN_CONTROL2_BINH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 4) << A6XX_RB_BIN_CONTROL2_BINH__SHIFT) & A6XX_RB_BIN_CONTROL2_BINH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_WINDOW_OFFSET2				0x000088d4
#घोषणा A6XX_RB_WINDOW_OFFSET2_X__MASK				0x00003fff
#घोषणा A6XX_RB_WINDOW_OFFSET2_X__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_WINDOW_OFFSET2_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_WINDOW_OFFSET2_X__SHIFT) & A6XX_RB_WINDOW_OFFSET2_X__MASK;
पूर्ण
#घोषणा A6XX_RB_WINDOW_OFFSET2_Y__MASK				0x3fff0000
#घोषणा A6XX_RB_WINDOW_OFFSET2_Y__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_WINDOW_OFFSET2_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_WINDOW_OFFSET2_Y__SHIFT) & A6XX_RB_WINDOW_OFFSET2_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_MSAA_CNTL					0x000088d5
#घोषणा A6XX_RB_MSAA_CNTL_SAMPLES__MASK				0x00000018
#घोषणा A6XX_RB_MSAA_CNTL_SAMPLES__SHIFT			3
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MSAA_CNTL_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A6XX_RB_MSAA_CNTL_SAMPLES__SHIFT) & A6XX_RB_MSAA_CNTL_SAMPLES__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLIT_BASE_GMEM				0x000088d6
#घोषणा A6XX_RB_BLIT_BASE_GMEM__MASK				0xfffff000
#घोषणा A6XX_RB_BLIT_BASE_GMEM__SHIFT				12
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_BASE_GMEM(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A6XX_RB_BLIT_BASE_GMEM__SHIFT) & A6XX_RB_BLIT_BASE_GMEM__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLIT_DST_INFO				0x000088d7
#घोषणा A6XX_RB_BLIT_DST_INFO_TILE_MODE__MASK			0x00000003
#घोषणा A6XX_RB_BLIT_DST_INFO_TILE_MODE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_DST_INFO_TILE_MODE(क्रमागत a6xx_tile_mode val)
अणु
	वापस ((val) << A6XX_RB_BLIT_DST_INFO_TILE_MODE__SHIFT) & A6XX_RB_BLIT_DST_INFO_TILE_MODE__MASK;
पूर्ण
#घोषणा A6XX_RB_BLIT_DST_INFO_FLAGS				0x00000004
#घोषणा A6XX_RB_BLIT_DST_INFO_SAMPLES__MASK			0x00000018
#घोषणा A6XX_RB_BLIT_DST_INFO_SAMPLES__SHIFT			3
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_DST_INFO_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A6XX_RB_BLIT_DST_INFO_SAMPLES__SHIFT) & A6XX_RB_BLIT_DST_INFO_SAMPLES__MASK;
पूर्ण
#घोषणा A6XX_RB_BLIT_DST_INFO_COLOR_SWAP__MASK			0x00000060
#घोषणा A6XX_RB_BLIT_DST_INFO_COLOR_SWAP__SHIFT			5
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_DST_INFO_COLOR_SWAP(क्रमागत a3xx_color_swap val)
अणु
	वापस ((val) << A6XX_RB_BLIT_DST_INFO_COLOR_SWAP__SHIFT) & A6XX_RB_BLIT_DST_INFO_COLOR_SWAP__MASK;
पूर्ण
#घोषणा A6XX_RB_BLIT_DST_INFO_COLOR_FORMAT__MASK		0x00007f80
#घोषणा A6XX_RB_BLIT_DST_INFO_COLOR_FORMAT__SHIFT		7
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_DST_INFO_COLOR_FORMAT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_RB_BLIT_DST_INFO_COLOR_FORMAT__SHIFT) & A6XX_RB_BLIT_DST_INFO_COLOR_FORMAT__MASK;
पूर्ण
#घोषणा A6XX_RB_BLIT_DST_INFO_UNK15				0x00008000

#घोषणा REG_A6XX_RB_BLIT_DST					0x000088d8
#घोषणा A6XX_RB_BLIT_DST__MASK					0xffffffff
#घोषणा A6XX_RB_BLIT_DST__SHIFT					0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_DST(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BLIT_DST__SHIFT) & A6XX_RB_BLIT_DST__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLIT_DST_LO					0x000088d8

#घोषणा REG_A6XX_RB_BLIT_DST_HI					0x000088d9

#घोषणा REG_A6XX_RB_BLIT_DST_PITCH				0x000088da
#घोषणा A6XX_RB_BLIT_DST_PITCH__MASK				0x0000ffff
#घोषणा A6XX_RB_BLIT_DST_PITCH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_DST_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_BLIT_DST_PITCH__SHIFT) & A6XX_RB_BLIT_DST_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLIT_DST_ARRAY_PITCH			0x000088db
#घोषणा A6XX_RB_BLIT_DST_ARRAY_PITCH__MASK			0x1fffffff
#घोषणा A6XX_RB_BLIT_DST_ARRAY_PITCH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_DST_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_BLIT_DST_ARRAY_PITCH__SHIFT) & A6XX_RB_BLIT_DST_ARRAY_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLIT_FLAG_DST				0x000088dc
#घोषणा A6XX_RB_BLIT_FLAG_DST__MASK				0xffffffff
#घोषणा A6XX_RB_BLIT_FLAG_DST__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_FLAG_DST(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BLIT_FLAG_DST__SHIFT) & A6XX_RB_BLIT_FLAG_DST__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLIT_FLAG_DST_LO				0x000088dc

#घोषणा REG_A6XX_RB_BLIT_FLAG_DST_HI				0x000088dd

#घोषणा REG_A6XX_RB_BLIT_FLAG_DST_PITCH				0x000088de
#घोषणा A6XX_RB_BLIT_FLAG_DST_PITCH_PITCH__MASK			0x000007ff
#घोषणा A6XX_RB_BLIT_FLAG_DST_PITCH_PITCH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_FLAG_DST_PITCH_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_BLIT_FLAG_DST_PITCH_PITCH__SHIFT) & A6XX_RB_BLIT_FLAG_DST_PITCH_PITCH__MASK;
पूर्ण
#घोषणा A6XX_RB_BLIT_FLAG_DST_PITCH_ARRAY_PITCH__MASK		0x0ffff800
#घोषणा A6XX_RB_BLIT_FLAG_DST_PITCH_ARRAY_PITCH__SHIFT		11
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_FLAG_DST_PITCH_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 7) << A6XX_RB_BLIT_FLAG_DST_PITCH_ARRAY_PITCH__SHIFT) & A6XX_RB_BLIT_FLAG_DST_PITCH_ARRAY_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_BLIT_CLEAR_COLOR_DW0			0x000088df

#घोषणा REG_A6XX_RB_BLIT_CLEAR_COLOR_DW1			0x000088e0

#घोषणा REG_A6XX_RB_BLIT_CLEAR_COLOR_DW2			0x000088e1

#घोषणा REG_A6XX_RB_BLIT_CLEAR_COLOR_DW3			0x000088e2

#घोषणा REG_A6XX_RB_BLIT_INFO					0x000088e3
#घोषणा A6XX_RB_BLIT_INFO_UNK0					0x00000001
#घोषणा A6XX_RB_BLIT_INFO_GMEM					0x00000002
#घोषणा A6XX_RB_BLIT_INFO_INTEGER				0x00000004
#घोषणा A6XX_RB_BLIT_INFO_DEPTH					0x00000008
#घोषणा A6XX_RB_BLIT_INFO_CLEAR_MASK__MASK			0x000000f0
#घोषणा A6XX_RB_BLIT_INFO_CLEAR_MASK__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_INFO_CLEAR_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BLIT_INFO_CLEAR_MASK__SHIFT) & A6XX_RB_BLIT_INFO_CLEAR_MASK__MASK;
पूर्ण
#घोषणा A6XX_RB_BLIT_INFO_UNK8__MASK				0x00000300
#घोषणा A6XX_RB_BLIT_INFO_UNK8__SHIFT				8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_INFO_UNK8(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BLIT_INFO_UNK8__SHIFT) & A6XX_RB_BLIT_INFO_UNK8__MASK;
पूर्ण
#घोषणा A6XX_RB_BLIT_INFO_UNK12__MASK				0x0000f000
#घोषणा A6XX_RB_BLIT_INFO_UNK12__SHIFT				12
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_BLIT_INFO_UNK12(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_BLIT_INFO_UNK12__SHIFT) & A6XX_RB_BLIT_INFO_UNK12__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_UNKNOWN_88F0				0x000088f0

#घोषणा REG_A6XX_RB_UNK_FLAG_BUFFER_BASE			0x000088f1
#घोषणा A6XX_RB_UNK_FLAG_BUFFER_BASE__MASK			0xffffffff
#घोषणा A6XX_RB_UNK_FLAG_BUFFER_BASE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_UNK_FLAG_BUFFER_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_UNK_FLAG_BUFFER_BASE__SHIFT) & A6XX_RB_UNK_FLAG_BUFFER_BASE__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_UNK_FLAG_BUFFER_PITCH			0x000088f3
#घोषणा A6XX_RB_UNK_FLAG_BUFFER_PITCH_PITCH__MASK		0x000007ff
#घोषणा A6XX_RB_UNK_FLAG_BUFFER_PITCH_PITCH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_UNK_FLAG_BUFFER_PITCH_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_UNK_FLAG_BUFFER_PITCH_PITCH__SHIFT) & A6XX_RB_UNK_FLAG_BUFFER_PITCH_PITCH__MASK;
पूर्ण
#घोषणा A6XX_RB_UNK_FLAG_BUFFER_PITCH_ARRAY_PITCH__MASK		0x00fff800
#घोषणा A6XX_RB_UNK_FLAG_BUFFER_PITCH_ARRAY_PITCH__SHIFT	11
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_UNK_FLAG_BUFFER_PITCH_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 7) << A6XX_RB_UNK_FLAG_BUFFER_PITCH_ARRAY_PITCH__SHIFT) & A6XX_RB_UNK_FLAG_BUFFER_PITCH_ARRAY_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_UNKNOWN_88F4				0x000088f4

#घोषणा REG_A6XX_RB_DEPTH_FLAG_BUFFER_BASE_LO			0x00008900

#घोषणा REG_A6XX_RB_DEPTH_FLAG_BUFFER_BASE_HI			0x00008901

#घोषणा REG_A6XX_RB_DEPTH_FLAG_BUFFER_BASE			0x00008900
#घोषणा A6XX_RB_DEPTH_FLAG_BUFFER_BASE__MASK			0xffffffff
#घोषणा A6XX_RB_DEPTH_FLAG_BUFFER_BASE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_FLAG_BUFFER_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_DEPTH_FLAG_BUFFER_BASE__SHIFT) & A6XX_RB_DEPTH_FLAG_BUFFER_BASE__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_DEPTH_FLAG_BUFFER_PITCH			0x00008902
#घोषणा A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_PITCH__MASK		0x0000007f
#घोषणा A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_PITCH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_PITCH__SHIFT) & A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_PITCH__MASK;
पूर्ण
#घोषणा A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_UNK8__MASK		0x00000700
#घोषणा A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_UNK8__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_UNK8(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_UNK8__SHIFT) & A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_UNK8__MASK;
पूर्ण
#घोषणा A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_ARRAY_PITCH__MASK	0x0ffff800
#घोषणा A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_ARRAY_PITCH__SHIFT	11
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 7) << A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_ARRAY_PITCH__SHIFT) & A6XX_RB_DEPTH_FLAG_BUFFER_PITCH_ARRAY_PITCH__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_FLAG_BUFFER(uपूर्णांक32_t i0) अणु वापस 0x00008903 + 0x3*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_FLAG_BUFFER_ADDR_LO(uपूर्णांक32_t i0) अणु वापस 0x00008903 + 0x3*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_FLAG_BUFFER_ADDR_HI(uपूर्णांक32_t i0) अणु वापस 0x00008904 + 0x3*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_FLAG_BUFFER_ADDR(uपूर्णांक32_t i0) अणु वापस 0x00008903 + 0x3*i0; पूर्ण
#घोषणा A6XX_RB_MRT_FLAG_BUFFER_ADDR__MASK			0xffffffff
#घोषणा A6XX_RB_MRT_FLAG_BUFFER_ADDR__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_FLAG_BUFFER_ADDR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_MRT_FLAG_BUFFER_ADDR__SHIFT) & A6XX_RB_MRT_FLAG_BUFFER_ADDR__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_RB_MRT_FLAG_BUFFER_PITCH(uपूर्णांक32_t i0) अणु वापस 0x00008905 + 0x3*i0; पूर्ण
#घोषणा A6XX_RB_MRT_FLAG_BUFFER_PITCH_PITCH__MASK		0x000007ff
#घोषणा A6XX_RB_MRT_FLAG_BUFFER_PITCH_PITCH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_FLAG_BUFFER_PITCH_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_MRT_FLAG_BUFFER_PITCH_PITCH__SHIFT) & A6XX_RB_MRT_FLAG_BUFFER_PITCH_PITCH__MASK;
पूर्ण
#घोषणा A6XX_RB_MRT_FLAG_BUFFER_PITCH_ARRAY_PITCH__MASK		0x1ffff800
#घोषणा A6XX_RB_MRT_FLAG_BUFFER_PITCH_ARRAY_PITCH__SHIFT	11
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_MRT_FLAG_BUFFER_PITCH_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 7) << A6XX_RB_MRT_FLAG_BUFFER_PITCH_ARRAY_PITCH__SHIFT) & A6XX_RB_MRT_FLAG_BUFFER_PITCH_ARRAY_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_SAMPLE_COUNT_ADDR_LO			0x00008927

#घोषणा REG_A6XX_RB_SAMPLE_COUNT_ADDR_HI			0x00008928

#घोषणा REG_A6XX_RB_SAMPLE_COUNT_ADDR				0x00008927
#घोषणा A6XX_RB_SAMPLE_COUNT_ADDR__MASK				0xffffffff
#घोषणा A6XX_RB_SAMPLE_COUNT_ADDR__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_SAMPLE_COUNT_ADDR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_SAMPLE_COUNT_ADDR__SHIFT) & A6XX_RB_SAMPLE_COUNT_ADDR__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_2D_BLIT_CNTL				0x00008c00
#घोषणा A6XX_RB_2D_BLIT_CNTL_ROTATE__MASK			0x00000007
#घोषणा A6XX_RB_2D_BLIT_CNTL_ROTATE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_BLIT_CNTL_ROTATE(क्रमागत a6xx_rotation val)
अणु
	वापस ((val) << A6XX_RB_2D_BLIT_CNTL_ROTATE__SHIFT) & A6XX_RB_2D_BLIT_CNTL_ROTATE__MASK;
पूर्ण
#घोषणा A6XX_RB_2D_BLIT_CNTL_UNK3__MASK				0x00000078
#घोषणा A6XX_RB_2D_BLIT_CNTL_UNK3__SHIFT			3
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_BLIT_CNTL_UNK3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_2D_BLIT_CNTL_UNK3__SHIFT) & A6XX_RB_2D_BLIT_CNTL_UNK3__MASK;
पूर्ण
#घोषणा A6XX_RB_2D_BLIT_CNTL_SOLID_COLOR			0x00000080
#घोषणा A6XX_RB_2D_BLIT_CNTL_COLOR_FORMAT__MASK			0x0000ff00
#घोषणा A6XX_RB_2D_BLIT_CNTL_COLOR_FORMAT__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_BLIT_CNTL_COLOR_FORMAT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_RB_2D_BLIT_CNTL_COLOR_FORMAT__SHIFT) & A6XX_RB_2D_BLIT_CNTL_COLOR_FORMAT__MASK;
पूर्ण
#घोषणा A6XX_RB_2D_BLIT_CNTL_SCISSOR				0x00010000
#घोषणा A6XX_RB_2D_BLIT_CNTL_UNK17__MASK			0x00060000
#घोषणा A6XX_RB_2D_BLIT_CNTL_UNK17__SHIFT			17
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_BLIT_CNTL_UNK17(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_2D_BLIT_CNTL_UNK17__SHIFT) & A6XX_RB_2D_BLIT_CNTL_UNK17__MASK;
पूर्ण
#घोषणा A6XX_RB_2D_BLIT_CNTL_D24S8				0x00080000
#घोषणा A6XX_RB_2D_BLIT_CNTL_MASK__MASK				0x00f00000
#घोषणा A6XX_RB_2D_BLIT_CNTL_MASK__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_BLIT_CNTL_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_2D_BLIT_CNTL_MASK__SHIFT) & A6XX_RB_2D_BLIT_CNTL_MASK__MASK;
पूर्ण
#घोषणा A6XX_RB_2D_BLIT_CNTL_IFMT__MASK				0x1f000000
#घोषणा A6XX_RB_2D_BLIT_CNTL_IFMT__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_BLIT_CNTL_IFMT(क्रमागत a6xx_2d_अगरmt val)
अणु
	वापस ((val) << A6XX_RB_2D_BLIT_CNTL_IFMT__SHIFT) & A6XX_RB_2D_BLIT_CNTL_IFMT__MASK;
पूर्ण
#घोषणा A6XX_RB_2D_BLIT_CNTL_UNK29__MASK			0x20000000
#घोषणा A6XX_RB_2D_BLIT_CNTL_UNK29__SHIFT			29
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_BLIT_CNTL_UNK29(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_2D_BLIT_CNTL_UNK29__SHIFT) & A6XX_RB_2D_BLIT_CNTL_UNK29__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_2D_UNKNOWN_8C01				0x00008c01

#घोषणा REG_A6XX_RB_2D_DST_INFO					0x00008c17
#घोषणा A6XX_RB_2D_DST_INFO_COLOR_FORMAT__MASK			0x000000ff
#घोषणा A6XX_RB_2D_DST_INFO_COLOR_FORMAT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_INFO_COLOR_FORMAT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_RB_2D_DST_INFO_COLOR_FORMAT__SHIFT) & A6XX_RB_2D_DST_INFO_COLOR_FORMAT__MASK;
पूर्ण
#घोषणा A6XX_RB_2D_DST_INFO_TILE_MODE__MASK			0x00000300
#घोषणा A6XX_RB_2D_DST_INFO_TILE_MODE__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_INFO_TILE_MODE(क्रमागत a6xx_tile_mode val)
अणु
	वापस ((val) << A6XX_RB_2D_DST_INFO_TILE_MODE__SHIFT) & A6XX_RB_2D_DST_INFO_TILE_MODE__MASK;
पूर्ण
#घोषणा A6XX_RB_2D_DST_INFO_COLOR_SWAP__MASK			0x00000c00
#घोषणा A6XX_RB_2D_DST_INFO_COLOR_SWAP__SHIFT			10
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_INFO_COLOR_SWAP(क्रमागत a3xx_color_swap val)
अणु
	वापस ((val) << A6XX_RB_2D_DST_INFO_COLOR_SWAP__SHIFT) & A6XX_RB_2D_DST_INFO_COLOR_SWAP__MASK;
पूर्ण
#घोषणा A6XX_RB_2D_DST_INFO_FLAGS				0x00001000
#घोषणा A6XX_RB_2D_DST_INFO_SRGB				0x00002000
#घोषणा A6XX_RB_2D_DST_INFO_SAMPLES__MASK			0x0000c000
#घोषणा A6XX_RB_2D_DST_INFO_SAMPLES__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_INFO_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A6XX_RB_2D_DST_INFO_SAMPLES__SHIFT) & A6XX_RB_2D_DST_INFO_SAMPLES__MASK;
पूर्ण
#घोषणा A6XX_RB_2D_DST_INFO_FILTER				0x00010000
#घोषणा A6XX_RB_2D_DST_INFO_SAMPLES_AVERAGE			0x00040000
#घोषणा A6XX_RB_2D_DST_INFO_UNK20				0x00100000
#घोषणा A6XX_RB_2D_DST_INFO_UNK22				0x00400000

#घोषणा REG_A6XX_RB_2D_DST_LO					0x00008c18

#घोषणा REG_A6XX_RB_2D_DST_HI					0x00008c19

#घोषणा REG_A6XX_RB_2D_DST					0x00008c18
#घोषणा A6XX_RB_2D_DST__MASK					0xffffffff
#घोषणा A6XX_RB_2D_DST__SHIFT					0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_2D_DST__SHIFT) & A6XX_RB_2D_DST__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_2D_DST_PITCH				0x00008c1a
#घोषणा A6XX_RB_2D_DST_PITCH__MASK				0x0000ffff
#घोषणा A6XX_RB_2D_DST_PITCH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_2D_DST_PITCH__SHIFT) & A6XX_RB_2D_DST_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_2D_DST_PLANE1				0x00008c1b
#घोषणा A6XX_RB_2D_DST_PLANE1__MASK				0xffffffff
#घोषणा A6XX_RB_2D_DST_PLANE1__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_PLANE1(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_2D_DST_PLANE1__SHIFT) & A6XX_RB_2D_DST_PLANE1__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_2D_DST_PLANE_PITCH				0x00008c1d
#घोषणा A6XX_RB_2D_DST_PLANE_PITCH__MASK			0x0000ffff
#घोषणा A6XX_RB_2D_DST_PLANE_PITCH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_PLANE_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_2D_DST_PLANE_PITCH__SHIFT) & A6XX_RB_2D_DST_PLANE_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_2D_DST_PLANE2				0x00008c1e
#घोषणा A6XX_RB_2D_DST_PLANE2__MASK				0xffffffff
#घोषणा A6XX_RB_2D_DST_PLANE2__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_PLANE2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_2D_DST_PLANE2__SHIFT) & A6XX_RB_2D_DST_PLANE2__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_2D_DST_FLAGS_LO				0x00008c20

#घोषणा REG_A6XX_RB_2D_DST_FLAGS_HI				0x00008c21

#घोषणा REG_A6XX_RB_2D_DST_FLAGS				0x00008c20
#घोषणा A6XX_RB_2D_DST_FLAGS__MASK				0xffffffff
#घोषणा A6XX_RB_2D_DST_FLAGS__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_FLAGS(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_2D_DST_FLAGS__SHIFT) & A6XX_RB_2D_DST_FLAGS__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_2D_DST_FLAGS_PITCH				0x00008c22
#घोषणा A6XX_RB_2D_DST_FLAGS_PITCH__MASK			0x000000ff
#घोषणा A6XX_RB_2D_DST_FLAGS_PITCH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_FLAGS_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_2D_DST_FLAGS_PITCH__SHIFT) & A6XX_RB_2D_DST_FLAGS_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_2D_DST_FLAGS_PLANE				0x00008c23
#घोषणा A6XX_RB_2D_DST_FLAGS_PLANE__MASK			0xffffffff
#घोषणा A6XX_RB_2D_DST_FLAGS_PLANE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_FLAGS_PLANE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_2D_DST_FLAGS_PLANE__SHIFT) & A6XX_RB_2D_DST_FLAGS_PLANE__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_2D_DST_FLAGS_PLANE_PITCH			0x00008c25
#घोषणा A6XX_RB_2D_DST_FLAGS_PLANE_PITCH__MASK			0x000000ff
#घोषणा A6XX_RB_2D_DST_FLAGS_PLANE_PITCH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_2D_DST_FLAGS_PLANE_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_RB_2D_DST_FLAGS_PLANE_PITCH__SHIFT) & A6XX_RB_2D_DST_FLAGS_PLANE_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_2D_SRC_SOLID_C0				0x00008c2c

#घोषणा REG_A6XX_RB_2D_SRC_SOLID_C1				0x00008c2d

#घोषणा REG_A6XX_RB_2D_SRC_SOLID_C2				0x00008c2e

#घोषणा REG_A6XX_RB_2D_SRC_SOLID_C3				0x00008c2f

#घोषणा REG_A6XX_RB_UNKNOWN_8E01				0x00008e01

#घोषणा REG_A6XX_RB_UNKNOWN_8E04				0x00008e04

#घोषणा REG_A6XX_RB_ADDR_MODE_CNTL				0x00008e05

#घोषणा REG_A6XX_RB_CCU_CNTL					0x00008e07
#घोषणा A6XX_RB_CCU_CNTL_OFFSET__MASK				0xff800000
#घोषणा A6XX_RB_CCU_CNTL_OFFSET__SHIFT				23
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_CCU_CNTL_OFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A6XX_RB_CCU_CNTL_OFFSET__SHIFT) & A6XX_RB_CCU_CNTL_OFFSET__MASK;
पूर्ण
#घोषणा A6XX_RB_CCU_CNTL_GMEM					0x00400000
#घोषणा A6XX_RB_CCU_CNTL_UNK2					0x00000004

#घोषणा REG_A6XX_RB_NC_MODE_CNTL				0x00008e08
#घोषणा A6XX_RB_NC_MODE_CNTL_MODE				0x00000001
#घोषणा A6XX_RB_NC_MODE_CNTL_LOWER_BIT__MASK			0x00000006
#घोषणा A6XX_RB_NC_MODE_CNTL_LOWER_BIT__SHIFT			1
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_NC_MODE_CNTL_LOWER_BIT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_NC_MODE_CNTL_LOWER_BIT__SHIFT) & A6XX_RB_NC_MODE_CNTL_LOWER_BIT__MASK;
पूर्ण
#घोषणा A6XX_RB_NC_MODE_CNTL_MIN_ACCESS_LENGTH			0x00000008
#घोषणा A6XX_RB_NC_MODE_CNTL_AMSBC				0x00000010
#घोषणा A6XX_RB_NC_MODE_CNTL_UPPER_BIT__MASK			0x00000400
#घोषणा A6XX_RB_NC_MODE_CNTL_UPPER_BIT__SHIFT			10
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_NC_MODE_CNTL_UPPER_BIT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_NC_MODE_CNTL_UPPER_BIT__SHIFT) & A6XX_RB_NC_MODE_CNTL_UPPER_BIT__MASK;
पूर्ण
#घोषणा A6XX_RB_NC_MODE_CNTL_RGB565_PREDICATOR			0x00000800
#घोषणा A6XX_RB_NC_MODE_CNTL_UNK12__MASK			0x00003000
#घोषणा A6XX_RB_NC_MODE_CNTL_UNK12__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_NC_MODE_CNTL_UNK12(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_NC_MODE_CNTL_UNK12__SHIFT) & A6XX_RB_NC_MODE_CNTL_UNK12__MASK;
पूर्ण

#घोषणा REG_A6XX_RB_PERFCTR_RB_SEL_0				0x00008e10

#घोषणा REG_A6XX_RB_PERFCTR_RB_SEL_1				0x00008e11

#घोषणा REG_A6XX_RB_PERFCTR_RB_SEL_2				0x00008e12

#घोषणा REG_A6XX_RB_PERFCTR_RB_SEL_3				0x00008e13

#घोषणा REG_A6XX_RB_PERFCTR_RB_SEL_4				0x00008e14

#घोषणा REG_A6XX_RB_PERFCTR_RB_SEL_5				0x00008e15

#घोषणा REG_A6XX_RB_PERFCTR_RB_SEL_6				0x00008e16

#घोषणा REG_A6XX_RB_PERFCTR_RB_SEL_7				0x00008e17

#घोषणा REG_A6XX_RB_PERFCTR_CCU_SEL_0				0x00008e18

#घोषणा REG_A6XX_RB_PERFCTR_CCU_SEL_1				0x00008e19

#घोषणा REG_A6XX_RB_PERFCTR_CCU_SEL_2				0x00008e1a

#घोषणा REG_A6XX_RB_PERFCTR_CCU_SEL_3				0x00008e1b

#घोषणा REG_A6XX_RB_PERFCTR_CCU_SEL_4				0x00008e1c

#घोषणा REG_A6XX_RB_UNKNOWN_8E28				0x00008e28

#घोषणा REG_A6XX_RB_PERFCTR_CMP_SEL_0				0x00008e2c

#घोषणा REG_A6XX_RB_PERFCTR_CMP_SEL_1				0x00008e2d

#घोषणा REG_A6XX_RB_PERFCTR_CMP_SEL_2				0x00008e2e

#घोषणा REG_A6XX_RB_PERFCTR_CMP_SEL_3				0x00008e2f

#घोषणा REG_A6XX_RB_RB_SUB_BLOCK_SEL_CNTL_HOST			0x00008e3b

#घोषणा REG_A6XX_RB_RB_SUB_BLOCK_SEL_CNTL_CD			0x00008e3d

#घोषणा REG_A6XX_RB_CONTEXT_SWITCH_GMEM_SAVE_RESTORE		0x00008e50

#घोषणा REG_A6XX_RB_UNKNOWN_8E51				0x00008e51
#घोषणा A6XX_RB_UNKNOWN_8E51__MASK				0xffffffff
#घोषणा A6XX_RB_UNKNOWN_8E51__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_RB_UNKNOWN_8E51(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_RB_UNKNOWN_8E51__SHIFT) & A6XX_RB_UNKNOWN_8E51__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_UNKNOWN_9100				0x00009100

#घोषणा REG_A6XX_VPC_VS_CLIP_CNTL				0x00009101
#घोषणा A6XX_VPC_VS_CLIP_CNTL_CLIP_MASK__MASK			0x000000ff
#घोषणा A6XX_VPC_VS_CLIP_CNTL_CLIP_MASK__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_VS_CLIP_CNTL_CLIP_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_VS_CLIP_CNTL_CLIP_MASK__SHIFT) & A6XX_VPC_VS_CLIP_CNTL_CLIP_MASK__MASK;
पूर्ण
#घोषणा A6XX_VPC_VS_CLIP_CNTL_CLIP_DIST_03_LOC__MASK		0x0000ff00
#घोषणा A6XX_VPC_VS_CLIP_CNTL_CLIP_DIST_03_LOC__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_VS_CLIP_CNTL_CLIP_DIST_03_LOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_VS_CLIP_CNTL_CLIP_DIST_03_LOC__SHIFT) & A6XX_VPC_VS_CLIP_CNTL_CLIP_DIST_03_LOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_VS_CLIP_CNTL_CLIP_DIST_47_LOC__MASK		0x00ff0000
#घोषणा A6XX_VPC_VS_CLIP_CNTL_CLIP_DIST_47_LOC__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_VS_CLIP_CNTL_CLIP_DIST_47_LOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_VS_CLIP_CNTL_CLIP_DIST_47_LOC__SHIFT) & A6XX_VPC_VS_CLIP_CNTL_CLIP_DIST_47_LOC__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_GS_CLIP_CNTL				0x00009102
#घोषणा A6XX_VPC_GS_CLIP_CNTL_CLIP_MASK__MASK			0x000000ff
#घोषणा A6XX_VPC_GS_CLIP_CNTL_CLIP_MASK__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_GS_CLIP_CNTL_CLIP_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_GS_CLIP_CNTL_CLIP_MASK__SHIFT) & A6XX_VPC_GS_CLIP_CNTL_CLIP_MASK__MASK;
पूर्ण
#घोषणा A6XX_VPC_GS_CLIP_CNTL_CLIP_DIST_03_LOC__MASK		0x0000ff00
#घोषणा A6XX_VPC_GS_CLIP_CNTL_CLIP_DIST_03_LOC__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_GS_CLIP_CNTL_CLIP_DIST_03_LOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_GS_CLIP_CNTL_CLIP_DIST_03_LOC__SHIFT) & A6XX_VPC_GS_CLIP_CNTL_CLIP_DIST_03_LOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_GS_CLIP_CNTL_CLIP_DIST_47_LOC__MASK		0x00ff0000
#घोषणा A6XX_VPC_GS_CLIP_CNTL_CLIP_DIST_47_LOC__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_GS_CLIP_CNTL_CLIP_DIST_47_LOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_GS_CLIP_CNTL_CLIP_DIST_47_LOC__SHIFT) & A6XX_VPC_GS_CLIP_CNTL_CLIP_DIST_47_LOC__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_DS_CLIP_CNTL				0x00009103
#घोषणा A6XX_VPC_DS_CLIP_CNTL_CLIP_MASK__MASK			0x000000ff
#घोषणा A6XX_VPC_DS_CLIP_CNTL_CLIP_MASK__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_DS_CLIP_CNTL_CLIP_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_DS_CLIP_CNTL_CLIP_MASK__SHIFT) & A6XX_VPC_DS_CLIP_CNTL_CLIP_MASK__MASK;
पूर्ण
#घोषणा A6XX_VPC_DS_CLIP_CNTL_CLIP_DIST_03_LOC__MASK		0x0000ff00
#घोषणा A6XX_VPC_DS_CLIP_CNTL_CLIP_DIST_03_LOC__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_DS_CLIP_CNTL_CLIP_DIST_03_LOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_DS_CLIP_CNTL_CLIP_DIST_03_LOC__SHIFT) & A6XX_VPC_DS_CLIP_CNTL_CLIP_DIST_03_LOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_DS_CLIP_CNTL_CLIP_DIST_47_LOC__MASK		0x00ff0000
#घोषणा A6XX_VPC_DS_CLIP_CNTL_CLIP_DIST_47_LOC__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_DS_CLIP_CNTL_CLIP_DIST_47_LOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_DS_CLIP_CNTL_CLIP_DIST_47_LOC__SHIFT) & A6XX_VPC_DS_CLIP_CNTL_CLIP_DIST_47_LOC__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_VS_LAYER_CNTL				0x00009104
#घोषणा A6XX_VPC_VS_LAYER_CNTL_LAYERLOC__MASK			0x000000ff
#घोषणा A6XX_VPC_VS_LAYER_CNTL_LAYERLOC__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_VS_LAYER_CNTL_LAYERLOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_VS_LAYER_CNTL_LAYERLOC__SHIFT) & A6XX_VPC_VS_LAYER_CNTL_LAYERLOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_VS_LAYER_CNTL_VIEWLOC__MASK			0x0000ff00
#घोषणा A6XX_VPC_VS_LAYER_CNTL_VIEWLOC__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_VS_LAYER_CNTL_VIEWLOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_VS_LAYER_CNTL_VIEWLOC__SHIFT) & A6XX_VPC_VS_LAYER_CNTL_VIEWLOC__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_GS_LAYER_CNTL				0x00009105
#घोषणा A6XX_VPC_GS_LAYER_CNTL_LAYERLOC__MASK			0x000000ff
#घोषणा A6XX_VPC_GS_LAYER_CNTL_LAYERLOC__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_GS_LAYER_CNTL_LAYERLOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_GS_LAYER_CNTL_LAYERLOC__SHIFT) & A6XX_VPC_GS_LAYER_CNTL_LAYERLOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_GS_LAYER_CNTL_VIEWLOC__MASK			0x0000ff00
#घोषणा A6XX_VPC_GS_LAYER_CNTL_VIEWLOC__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_GS_LAYER_CNTL_VIEWLOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_GS_LAYER_CNTL_VIEWLOC__SHIFT) & A6XX_VPC_GS_LAYER_CNTL_VIEWLOC__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_DS_LAYER_CNTL				0x00009106
#घोषणा A6XX_VPC_DS_LAYER_CNTL_LAYERLOC__MASK			0x000000ff
#घोषणा A6XX_VPC_DS_LAYER_CNTL_LAYERLOC__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_DS_LAYER_CNTL_LAYERLOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_DS_LAYER_CNTL_LAYERLOC__SHIFT) & A6XX_VPC_DS_LAYER_CNTL_LAYERLOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_DS_LAYER_CNTL_VIEWLOC__MASK			0x0000ff00
#घोषणा A6XX_VPC_DS_LAYER_CNTL_VIEWLOC__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_DS_LAYER_CNTL_VIEWLOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_DS_LAYER_CNTL_VIEWLOC__SHIFT) & A6XX_VPC_DS_LAYER_CNTL_VIEWLOC__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_UNKNOWN_9107				0x00009107

#घोषणा REG_A6XX_VPC_POLYGON_MODE				0x00009108
#घोषणा A6XX_VPC_POLYGON_MODE_MODE__MASK			0x00000003
#घोषणा A6XX_VPC_POLYGON_MODE_MODE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_POLYGON_MODE_MODE(क्रमागत a6xx_polygon_mode val)
अणु
	वापस ((val) << A6XX_VPC_POLYGON_MODE_MODE__SHIFT) & A6XX_VPC_POLYGON_MODE_MODE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_VARYING_INTERP(uपूर्णांक32_t i0) अणु वापस 0x00009200 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_VARYING_INTERP_MODE(uपूर्णांक32_t i0) अणु वापस 0x00009200 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_VARYING_PS_REPL(uपूर्णांक32_t i0) अणु वापस 0x00009208 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_VARYING_PS_REPL_MODE(uपूर्णांक32_t i0) अणु वापस 0x00009208 + 0x1*i0; पूर्ण

#घोषणा REG_A6XX_VPC_UNKNOWN_9210				0x00009210

#घोषणा REG_A6XX_VPC_UNKNOWN_9211				0x00009211

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_VAR(uपूर्णांक32_t i0) अणु वापस 0x00009212 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_VAR_DISABLE(uपूर्णांक32_t i0) अणु वापस 0x00009212 + 0x1*i0; पूर्ण

#घोषणा REG_A6XX_VPC_SO_CNTL					0x00009216
#घोषणा A6XX_VPC_SO_CNTL_UNK0__MASK				0x000000ff
#घोषणा A6XX_VPC_SO_CNTL_UNK0__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_SO_CNTL_UNK0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_SO_CNTL_UNK0__SHIFT) & A6XX_VPC_SO_CNTL_UNK0__MASK;
पूर्ण
#घोषणा A6XX_VPC_SO_CNTL_ENABLE					0x00010000

#घोषणा REG_A6XX_VPC_SO_PROG					0x00009217
#घोषणा A6XX_VPC_SO_PROG_A_BUF__MASK				0x00000003
#घोषणा A6XX_VPC_SO_PROG_A_BUF__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_SO_PROG_A_BUF(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_SO_PROG_A_BUF__SHIFT) & A6XX_VPC_SO_PROG_A_BUF__MASK;
पूर्ण
#घोषणा A6XX_VPC_SO_PROG_A_OFF__MASK				0x000007fc
#घोषणा A6XX_VPC_SO_PROG_A_OFF__SHIFT				2
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_SO_PROG_A_OFF(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_VPC_SO_PROG_A_OFF__SHIFT) & A6XX_VPC_SO_PROG_A_OFF__MASK;
पूर्ण
#घोषणा A6XX_VPC_SO_PROG_A_EN					0x00000800
#घोषणा A6XX_VPC_SO_PROG_B_BUF__MASK				0x00003000
#घोषणा A6XX_VPC_SO_PROG_B_BUF__SHIFT				12
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_SO_PROG_B_BUF(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_SO_PROG_B_BUF__SHIFT) & A6XX_VPC_SO_PROG_B_BUF__MASK;
पूर्ण
#घोषणा A6XX_VPC_SO_PROG_B_OFF__MASK				0x007fc000
#घोषणा A6XX_VPC_SO_PROG_B_OFF__SHIFT				14
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_SO_PROG_B_OFF(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_VPC_SO_PROG_B_OFF__SHIFT) & A6XX_VPC_SO_PROG_B_OFF__MASK;
पूर्ण
#घोषणा A6XX_VPC_SO_PROG_B_EN					0x00800000

#घोषणा REG_A6XX_VPC_SO_STREAM_COUNTS_LO			0x00009218

#घोषणा REG_A6XX_VPC_SO_STREAM_COUNTS_HI			0x00009219

#घोषणा REG_A6XX_VPC_SO_STREAM_COUNTS				0x00009218
#घोषणा A6XX_VPC_SO_STREAM_COUNTS__MASK				0xffffffff
#घोषणा A6XX_VPC_SO_STREAM_COUNTS__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_SO_STREAM_COUNTS(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_SO_STREAM_COUNTS__SHIFT) & A6XX_VPC_SO_STREAM_COUNTS__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_SO(uपूर्णांक32_t i0) अणु वापस 0x0000921a + 0x7*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_SO_BUFFER_BASE(uपूर्णांक32_t i0) अणु वापस 0x0000921a + 0x7*i0; पूर्ण
#घोषणा A6XX_VPC_SO_BUFFER_BASE__MASK				0xffffffff
#घोषणा A6XX_VPC_SO_BUFFER_BASE__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_SO_BUFFER_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_SO_BUFFER_BASE__SHIFT) & A6XX_VPC_SO_BUFFER_BASE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_SO_BUFFER_BASE_LO(uपूर्णांक32_t i0) अणु वापस 0x0000921a + 0x7*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_SO_BUFFER_BASE_HI(uपूर्णांक32_t i0) अणु वापस 0x0000921b + 0x7*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_SO_BUFFER_SIZE(uपूर्णांक32_t i0) अणु वापस 0x0000921c + 0x7*i0; पूर्ण
#घोषणा A6XX_VPC_SO_BUFFER_SIZE__MASK				0xfffffffc
#घोषणा A6XX_VPC_SO_BUFFER_SIZE__SHIFT				2
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_SO_BUFFER_SIZE(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_VPC_SO_BUFFER_SIZE__SHIFT) & A6XX_VPC_SO_BUFFER_SIZE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_SO_NCOMP(uपूर्णांक32_t i0) अणु वापस 0x0000921d + 0x7*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_SO_BUFFER_OFFSET(uपूर्णांक32_t i0) अणु वापस 0x0000921e + 0x7*i0; पूर्ण
#घोषणा A6XX_VPC_SO_BUFFER_OFFSET__MASK				0xfffffffc
#घोषणा A6XX_VPC_SO_BUFFER_OFFSET__SHIFT			2
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_SO_BUFFER_OFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_VPC_SO_BUFFER_OFFSET__SHIFT) & A6XX_VPC_SO_BUFFER_OFFSET__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_SO_FLUSH_BASE(uपूर्णांक32_t i0) अणु वापस 0x0000921f + 0x7*i0; पूर्ण
#घोषणा A6XX_VPC_SO_FLUSH_BASE__MASK				0xffffffff
#घोषणा A6XX_VPC_SO_FLUSH_BASE__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_SO_FLUSH_BASE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_SO_FLUSH_BASE__SHIFT) & A6XX_VPC_SO_FLUSH_BASE__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_SO_FLUSH_BASE_LO(uपूर्णांक32_t i0) अणु वापस 0x0000921f + 0x7*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VPC_SO_FLUSH_BASE_HI(uपूर्णांक32_t i0) अणु वापस 0x00009220 + 0x7*i0; पूर्ण

#घोषणा REG_A6XX_VPC_POINT_COORD_INVERT				0x00009236
#घोषणा A6XX_VPC_POINT_COORD_INVERT_INVERT			0x00000001

#घोषणा REG_A6XX_VPC_UNKNOWN_9300				0x00009300

#घोषणा REG_A6XX_VPC_VS_PACK					0x00009301
#घोषणा A6XX_VPC_VS_PACK_STRIDE_IN_VPC__MASK			0x000000ff
#घोषणा A6XX_VPC_VS_PACK_STRIDE_IN_VPC__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_VS_PACK_STRIDE_IN_VPC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_VS_PACK_STRIDE_IN_VPC__SHIFT) & A6XX_VPC_VS_PACK_STRIDE_IN_VPC__MASK;
पूर्ण
#घोषणा A6XX_VPC_VS_PACK_POSITIONLOC__MASK			0x0000ff00
#घोषणा A6XX_VPC_VS_PACK_POSITIONLOC__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_VS_PACK_POSITIONLOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_VS_PACK_POSITIONLOC__SHIFT) & A6XX_VPC_VS_PACK_POSITIONLOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_VS_PACK_PSIZELOC__MASK				0x00ff0000
#घोषणा A6XX_VPC_VS_PACK_PSIZELOC__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_VS_PACK_PSIZELOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_VS_PACK_PSIZELOC__SHIFT) & A6XX_VPC_VS_PACK_PSIZELOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_VS_PACK_UNK24__MASK				0x0f000000
#घोषणा A6XX_VPC_VS_PACK_UNK24__SHIFT				24
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_VS_PACK_UNK24(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_VS_PACK_UNK24__SHIFT) & A6XX_VPC_VS_PACK_UNK24__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_GS_PACK					0x00009302
#घोषणा A6XX_VPC_GS_PACK_STRIDE_IN_VPC__MASK			0x000000ff
#घोषणा A6XX_VPC_GS_PACK_STRIDE_IN_VPC__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_GS_PACK_STRIDE_IN_VPC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_GS_PACK_STRIDE_IN_VPC__SHIFT) & A6XX_VPC_GS_PACK_STRIDE_IN_VPC__MASK;
पूर्ण
#घोषणा A6XX_VPC_GS_PACK_POSITIONLOC__MASK			0x0000ff00
#घोषणा A6XX_VPC_GS_PACK_POSITIONLOC__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_GS_PACK_POSITIONLOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_GS_PACK_POSITIONLOC__SHIFT) & A6XX_VPC_GS_PACK_POSITIONLOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_GS_PACK_PSIZELOC__MASK				0x00ff0000
#घोषणा A6XX_VPC_GS_PACK_PSIZELOC__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_GS_PACK_PSIZELOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_GS_PACK_PSIZELOC__SHIFT) & A6XX_VPC_GS_PACK_PSIZELOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_GS_PACK_UNK24__MASK				0x0f000000
#घोषणा A6XX_VPC_GS_PACK_UNK24__SHIFT				24
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_GS_PACK_UNK24(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_GS_PACK_UNK24__SHIFT) & A6XX_VPC_GS_PACK_UNK24__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_DS_PACK					0x00009303
#घोषणा A6XX_VPC_DS_PACK_STRIDE_IN_VPC__MASK			0x000000ff
#घोषणा A6XX_VPC_DS_PACK_STRIDE_IN_VPC__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_DS_PACK_STRIDE_IN_VPC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_DS_PACK_STRIDE_IN_VPC__SHIFT) & A6XX_VPC_DS_PACK_STRIDE_IN_VPC__MASK;
पूर्ण
#घोषणा A6XX_VPC_DS_PACK_POSITIONLOC__MASK			0x0000ff00
#घोषणा A6XX_VPC_DS_PACK_POSITIONLOC__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_DS_PACK_POSITIONLOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_DS_PACK_POSITIONLOC__SHIFT) & A6XX_VPC_DS_PACK_POSITIONLOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_DS_PACK_PSIZELOC__MASK				0x00ff0000
#घोषणा A6XX_VPC_DS_PACK_PSIZELOC__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_DS_PACK_PSIZELOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_DS_PACK_PSIZELOC__SHIFT) & A6XX_VPC_DS_PACK_PSIZELOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_DS_PACK_UNK24__MASK				0x0f000000
#घोषणा A6XX_VPC_DS_PACK_UNK24__SHIFT				24
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_DS_PACK_UNK24(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_DS_PACK_UNK24__SHIFT) & A6XX_VPC_DS_PACK_UNK24__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_CNTL_0					0x00009304
#घोषणा A6XX_VPC_CNTL_0_NUMNONPOSVAR__MASK			0x000000ff
#घोषणा A6XX_VPC_CNTL_0_NUMNONPOSVAR__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_CNTL_0_NUMNONPOSVAR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_CNTL_0_NUMNONPOSVAR__SHIFT) & A6XX_VPC_CNTL_0_NUMNONPOSVAR__MASK;
पूर्ण
#घोषणा A6XX_VPC_CNTL_0_PRIMIDLOC__MASK				0x0000ff00
#घोषणा A6XX_VPC_CNTL_0_PRIMIDLOC__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_CNTL_0_PRIMIDLOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_CNTL_0_PRIMIDLOC__SHIFT) & A6XX_VPC_CNTL_0_PRIMIDLOC__MASK;
पूर्ण
#घोषणा A6XX_VPC_CNTL_0_VARYING					0x00010000
#घोषणा A6XX_VPC_CNTL_0_UNKLOC__MASK				0xff000000
#घोषणा A6XX_VPC_CNTL_0_UNKLOC__SHIFT				24
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_CNTL_0_UNKLOC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_CNTL_0_UNKLOC__SHIFT) & A6XX_VPC_CNTL_0_UNKLOC__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_SO_BUF_CNTL				0x00009305
#घोषणा A6XX_VPC_SO_BUF_CNTL_BUF0				0x00000001
#घोषणा A6XX_VPC_SO_BUF_CNTL_BUF1				0x00000008
#घोषणा A6XX_VPC_SO_BUF_CNTL_BUF2				0x00000040
#घोषणा A6XX_VPC_SO_BUF_CNTL_BUF3				0x00000200
#घोषणा A6XX_VPC_SO_BUF_CNTL_ENABLE				0x00008000
#घोषणा A6XX_VPC_SO_BUF_CNTL_UNK16__MASK			0x000f0000
#घोषणा A6XX_VPC_SO_BUF_CNTL_UNK16__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_VPC_SO_BUF_CNTL_UNK16(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VPC_SO_BUF_CNTL_UNK16__SHIFT) & A6XX_VPC_SO_BUF_CNTL_UNK16__MASK;
पूर्ण

#घोषणा REG_A6XX_VPC_SO_DISABLE					0x00009306
#घोषणा A6XX_VPC_SO_DISABLE_DISABLE				0x00000001

#घोषणा REG_A6XX_VPC_UNKNOWN_9600				0x00009600

#घोषणा REG_A6XX_VPC_ADDR_MODE_CNTL				0x00009601

#घोषणा REG_A6XX_VPC_UNKNOWN_9602				0x00009602

#घोषणा REG_A6XX_VPC_UNKNOWN_9603				0x00009603

#घोषणा REG_A6XX_VPC_PERFCTR_VPC_SEL_0				0x00009604

#घोषणा REG_A6XX_VPC_PERFCTR_VPC_SEL_1				0x00009605

#घोषणा REG_A6XX_VPC_PERFCTR_VPC_SEL_2				0x00009606

#घोषणा REG_A6XX_VPC_PERFCTR_VPC_SEL_3				0x00009607

#घोषणा REG_A6XX_VPC_PERFCTR_VPC_SEL_4				0x00009608

#घोषणा REG_A6XX_VPC_PERFCTR_VPC_SEL_5				0x00009609

#घोषणा REG_A6XX_PC_TESS_NUM_VERTEX				0x00009800

#घोषणा REG_A6XX_PC_UNKNOWN_9801				0x00009801
#घोषणा A6XX_PC_UNKNOWN_9801_UNK0__MASK				0x000007ff
#घोषणा A6XX_PC_UNKNOWN_9801_UNK0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_UNKNOWN_9801_UNK0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_UNKNOWN_9801_UNK0__SHIFT) & A6XX_PC_UNKNOWN_9801_UNK0__MASK;
पूर्ण
#घोषणा A6XX_PC_UNKNOWN_9801_UNK13__MASK			0x00002000
#घोषणा A6XX_PC_UNKNOWN_9801_UNK13__SHIFT			13
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_UNKNOWN_9801_UNK13(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_UNKNOWN_9801_UNK13__SHIFT) & A6XX_PC_UNKNOWN_9801_UNK13__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_TESS_CNTL					0x00009802
#घोषणा A6XX_PC_TESS_CNTL_SPACING__MASK				0x00000003
#घोषणा A6XX_PC_TESS_CNTL_SPACING__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_TESS_CNTL_SPACING(क्रमागत a6xx_tess_spacing val)
अणु
	वापस ((val) << A6XX_PC_TESS_CNTL_SPACING__SHIFT) & A6XX_PC_TESS_CNTL_SPACING__MASK;
पूर्ण
#घोषणा A6XX_PC_TESS_CNTL_OUTPUT__MASK				0x0000000c
#घोषणा A6XX_PC_TESS_CNTL_OUTPUT__SHIFT				2
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_TESS_CNTL_OUTPUT(क्रमागत a6xx_tess_output val)
अणु
	वापस ((val) << A6XX_PC_TESS_CNTL_OUTPUT__SHIFT) & A6XX_PC_TESS_CNTL_OUTPUT__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_RESTART_INDEX				0x00009803

#घोषणा REG_A6XX_PC_MODE_CNTL					0x00009804

#घोषणा REG_A6XX_PC_UNKNOWN_9805				0x00009805

#घोषणा REG_A6XX_PC_PRIMID_PASSTHRU				0x00009806

#घोषणा REG_A6XX_PC_DRAW_CMD					0x00009840
#घोषणा A6XX_PC_DRAW_CMD_STATE_ID__MASK				0x000000ff
#घोषणा A6XX_PC_DRAW_CMD_STATE_ID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_DRAW_CMD_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_DRAW_CMD_STATE_ID__SHIFT) & A6XX_PC_DRAW_CMD_STATE_ID__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_DISPATCH_CMD				0x00009841
#घोषणा A6XX_PC_DISPATCH_CMD_STATE_ID__MASK			0x000000ff
#घोषणा A6XX_PC_DISPATCH_CMD_STATE_ID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_DISPATCH_CMD_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_DISPATCH_CMD_STATE_ID__SHIFT) & A6XX_PC_DISPATCH_CMD_STATE_ID__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_EVENT_CMD					0x00009842
#घोषणा A6XX_PC_EVENT_CMD_STATE_ID__MASK			0x00ff0000
#घोषणा A6XX_PC_EVENT_CMD_STATE_ID__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_EVENT_CMD_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_EVENT_CMD_STATE_ID__SHIFT) & A6XX_PC_EVENT_CMD_STATE_ID__MASK;
पूर्ण
#घोषणा A6XX_PC_EVENT_CMD_EVENT__MASK				0x0000007f
#घोषणा A6XX_PC_EVENT_CMD_EVENT__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_EVENT_CMD_EVENT(क्रमागत vgt_event_type val)
अणु
	वापस ((val) << A6XX_PC_EVENT_CMD_EVENT__SHIFT) & A6XX_PC_EVENT_CMD_EVENT__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_POLYGON_MODE				0x00009981
#घोषणा A6XX_PC_POLYGON_MODE_MODE__MASK				0x00000003
#घोषणा A6XX_PC_POLYGON_MODE_MODE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_POLYGON_MODE_MODE(क्रमागत a6xx_polygon_mode val)
अणु
	वापस ((val) << A6XX_PC_POLYGON_MODE_MODE__SHIFT) & A6XX_PC_POLYGON_MODE_MODE__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_UNKNOWN_9980				0x00009980

#घोषणा REG_A6XX_PC_PRIMITIVE_CNTL_0				0x00009b00
#घोषणा A6XX_PC_PRIMITIVE_CNTL_0_PRIMITIVE_RESTART		0x00000001
#घोषणा A6XX_PC_PRIMITIVE_CNTL_0_PROVOKING_VTX_LAST		0x00000002
#घोषणा A6XX_PC_PRIMITIVE_CNTL_0_TESS_UPPER_LEFT_DOMAIN_ORIGIN	0x00000004
#घोषणा A6XX_PC_PRIMITIVE_CNTL_0_UNK3				0x00000008

#घोषणा REG_A6XX_PC_VS_OUT_CNTL					0x00009b01
#घोषणा A6XX_PC_VS_OUT_CNTL_STRIDE_IN_VPC__MASK			0x000000ff
#घोषणा A6XX_PC_VS_OUT_CNTL_STRIDE_IN_VPC__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_VS_OUT_CNTL_STRIDE_IN_VPC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_VS_OUT_CNTL_STRIDE_IN_VPC__SHIFT) & A6XX_PC_VS_OUT_CNTL_STRIDE_IN_VPC__MASK;
पूर्ण
#घोषणा A6XX_PC_VS_OUT_CNTL_PSIZE				0x00000100
#घोषणा A6XX_PC_VS_OUT_CNTL_LAYER				0x00000200
#घोषणा A6XX_PC_VS_OUT_CNTL_VIEW				0x00000400
#घोषणा A6XX_PC_VS_OUT_CNTL_PRIMITIVE_ID			0x00000800
#घोषणा A6XX_PC_VS_OUT_CNTL_CLIP_MASK__MASK			0x00ff0000
#घोषणा A6XX_PC_VS_OUT_CNTL_CLIP_MASK__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_VS_OUT_CNTL_CLIP_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_VS_OUT_CNTL_CLIP_MASK__SHIFT) & A6XX_PC_VS_OUT_CNTL_CLIP_MASK__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_GS_OUT_CNTL					0x00009b02
#घोषणा A6XX_PC_GS_OUT_CNTL_STRIDE_IN_VPC__MASK			0x000000ff
#घोषणा A6XX_PC_GS_OUT_CNTL_STRIDE_IN_VPC__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_GS_OUT_CNTL_STRIDE_IN_VPC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_GS_OUT_CNTL_STRIDE_IN_VPC__SHIFT) & A6XX_PC_GS_OUT_CNTL_STRIDE_IN_VPC__MASK;
पूर्ण
#घोषणा A6XX_PC_GS_OUT_CNTL_PSIZE				0x00000100
#घोषणा A6XX_PC_GS_OUT_CNTL_LAYER				0x00000200
#घोषणा A6XX_PC_GS_OUT_CNTL_VIEW				0x00000400
#घोषणा A6XX_PC_GS_OUT_CNTL_PRIMITIVE_ID			0x00000800
#घोषणा A6XX_PC_GS_OUT_CNTL_CLIP_MASK__MASK			0x00ff0000
#घोषणा A6XX_PC_GS_OUT_CNTL_CLIP_MASK__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_GS_OUT_CNTL_CLIP_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_GS_OUT_CNTL_CLIP_MASK__SHIFT) & A6XX_PC_GS_OUT_CNTL_CLIP_MASK__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_PRIMITIVE_CNTL_3				0x00009b03

#घोषणा REG_A6XX_PC_DS_OUT_CNTL					0x00009b04
#घोषणा A6XX_PC_DS_OUT_CNTL_STRIDE_IN_VPC__MASK			0x000000ff
#घोषणा A6XX_PC_DS_OUT_CNTL_STRIDE_IN_VPC__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_DS_OUT_CNTL_STRIDE_IN_VPC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_DS_OUT_CNTL_STRIDE_IN_VPC__SHIFT) & A6XX_PC_DS_OUT_CNTL_STRIDE_IN_VPC__MASK;
पूर्ण
#घोषणा A6XX_PC_DS_OUT_CNTL_PSIZE				0x00000100
#घोषणा A6XX_PC_DS_OUT_CNTL_LAYER				0x00000200
#घोषणा A6XX_PC_DS_OUT_CNTL_VIEW				0x00000400
#घोषणा A6XX_PC_DS_OUT_CNTL_PRIMITIVE_ID			0x00000800
#घोषणा A6XX_PC_DS_OUT_CNTL_CLIP_MASK__MASK			0x00ff0000
#घोषणा A6XX_PC_DS_OUT_CNTL_CLIP_MASK__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_DS_OUT_CNTL_CLIP_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_DS_OUT_CNTL_CLIP_MASK__SHIFT) & A6XX_PC_DS_OUT_CNTL_CLIP_MASK__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_PRIMITIVE_CNTL_5				0x00009b05
#घोषणा A6XX_PC_PRIMITIVE_CNTL_5_GS_VERTICES_OUT__MASK		0x000000ff
#घोषणा A6XX_PC_PRIMITIVE_CNTL_5_GS_VERTICES_OUT__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_PRIMITIVE_CNTL_5_GS_VERTICES_OUT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_PRIMITIVE_CNTL_5_GS_VERTICES_OUT__SHIFT) & A6XX_PC_PRIMITIVE_CNTL_5_GS_VERTICES_OUT__MASK;
पूर्ण
#घोषणा A6XX_PC_PRIMITIVE_CNTL_5_GS_INVOCATIONS__MASK		0x00007c00
#घोषणा A6XX_PC_PRIMITIVE_CNTL_5_GS_INVOCATIONS__SHIFT		10
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_PRIMITIVE_CNTL_5_GS_INVOCATIONS(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_PRIMITIVE_CNTL_5_GS_INVOCATIONS__SHIFT) & A6XX_PC_PRIMITIVE_CNTL_5_GS_INVOCATIONS__MASK;
पूर्ण
#घोषणा A6XX_PC_PRIMITIVE_CNTL_5_GS_OUTPUT__MASK		0x00030000
#घोषणा A6XX_PC_PRIMITIVE_CNTL_5_GS_OUTPUT__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_PRIMITIVE_CNTL_5_GS_OUTPUT(क्रमागत a6xx_tess_output val)
अणु
	वापस ((val) << A6XX_PC_PRIMITIVE_CNTL_5_GS_OUTPUT__SHIFT) & A6XX_PC_PRIMITIVE_CNTL_5_GS_OUTPUT__MASK;
पूर्ण
#घोषणा A6XX_PC_PRIMITIVE_CNTL_5_UNK18__MASK			0x00040000
#घोषणा A6XX_PC_PRIMITIVE_CNTL_5_UNK18__SHIFT			18
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_PRIMITIVE_CNTL_5_UNK18(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_PRIMITIVE_CNTL_5_UNK18__SHIFT) & A6XX_PC_PRIMITIVE_CNTL_5_UNK18__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_PRIMITIVE_CNTL_6				0x00009b06
#घोषणा A6XX_PC_PRIMITIVE_CNTL_6_STRIDE_IN_VPC__MASK		0x000007ff
#घोषणा A6XX_PC_PRIMITIVE_CNTL_6_STRIDE_IN_VPC__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_PRIMITIVE_CNTL_6_STRIDE_IN_VPC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_PRIMITIVE_CNTL_6_STRIDE_IN_VPC__SHIFT) & A6XX_PC_PRIMITIVE_CNTL_6_STRIDE_IN_VPC__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_UNKNOWN_9B07				0x00009b07

#घोषणा REG_A6XX_PC_UNKNOWN_9B08				0x00009b08

#घोषणा REG_A6XX_PC_2D_EVENT_CMD				0x00009c00
#घोषणा A6XX_PC_2D_EVENT_CMD_EVENT__MASK			0x0000007f
#घोषणा A6XX_PC_2D_EVENT_CMD_EVENT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_2D_EVENT_CMD_EVENT(क्रमागत vgt_event_type val)
अणु
	वापस ((val) << A6XX_PC_2D_EVENT_CMD_EVENT__SHIFT) & A6XX_PC_2D_EVENT_CMD_EVENT__MASK;
पूर्ण
#घोषणा A6XX_PC_2D_EVENT_CMD_STATE_ID__MASK			0x0000ff00
#घोषणा A6XX_PC_2D_EVENT_CMD_STATE_ID__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_2D_EVENT_CMD_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_2D_EVENT_CMD_STATE_ID__SHIFT) & A6XX_PC_2D_EVENT_CMD_STATE_ID__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_DBG_ECO_CNTL				0x00009e00

#घोषणा REG_A6XX_PC_ADDR_MODE_CNTL				0x00009e01

#घोषणा REG_A6XX_PC_TESSFACTOR_ADDR_LO				0x00009e08

#घोषणा REG_A6XX_PC_TESSFACTOR_ADDR_HI				0x00009e09

#घोषणा REG_A6XX_PC_TESSFACTOR_ADDR				0x00009e08
#घोषणा A6XX_PC_TESSFACTOR_ADDR__MASK				0xffffffff
#घोषणा A6XX_PC_TESSFACTOR_ADDR__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_TESSFACTOR_ADDR(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_TESSFACTOR_ADDR__SHIFT) & A6XX_PC_TESSFACTOR_ADDR__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_VSTREAM_CONTROL				0x00009e11
#घोषणा A6XX_PC_VSTREAM_CONTROL_UNK0__MASK			0x0000ffff
#घोषणा A6XX_PC_VSTREAM_CONTROL_UNK0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_VSTREAM_CONTROL_UNK0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_VSTREAM_CONTROL_UNK0__SHIFT) & A6XX_PC_VSTREAM_CONTROL_UNK0__MASK;
पूर्ण
#घोषणा A6XX_PC_VSTREAM_CONTROL_VSC_SIZE__MASK			0x003f0000
#घोषणा A6XX_PC_VSTREAM_CONTROL_VSC_SIZE__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_VSTREAM_CONTROL_VSC_SIZE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_VSTREAM_CONTROL_VSC_SIZE__SHIFT) & A6XX_PC_VSTREAM_CONTROL_VSC_SIZE__MASK;
पूर्ण
#घोषणा A6XX_PC_VSTREAM_CONTROL_VSC_N__MASK			0x07c00000
#घोषणा A6XX_PC_VSTREAM_CONTROL_VSC_N__SHIFT			22
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_VSTREAM_CONTROL_VSC_N(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_VSTREAM_CONTROL_VSC_N__SHIFT) & A6XX_PC_VSTREAM_CONTROL_VSC_N__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_BIN_PRIM_STRM				0x00009e12
#घोषणा A6XX_PC_BIN_PRIM_STRM__MASK				0xffffffff
#घोषणा A6XX_PC_BIN_PRIM_STRM__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_BIN_PRIM_STRM(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_BIN_PRIM_STRM__SHIFT) & A6XX_PC_BIN_PRIM_STRM__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_BIN_DRAW_STRM				0x00009e14
#घोषणा A6XX_PC_BIN_DRAW_STRM__MASK				0xffffffff
#घोषणा A6XX_PC_BIN_DRAW_STRM__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_PC_BIN_DRAW_STRM(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_PC_BIN_DRAW_STRM__SHIFT) & A6XX_PC_BIN_DRAW_STRM__MASK;
पूर्ण

#घोषणा REG_A6XX_PC_PERFCTR_PC_SEL_0				0x00009e34

#घोषणा REG_A6XX_PC_PERFCTR_PC_SEL_1				0x00009e35

#घोषणा REG_A6XX_PC_PERFCTR_PC_SEL_2				0x00009e36

#घोषणा REG_A6XX_PC_PERFCTR_PC_SEL_3				0x00009e37

#घोषणा REG_A6XX_PC_PERFCTR_PC_SEL_4				0x00009e38

#घोषणा REG_A6XX_PC_PERFCTR_PC_SEL_5				0x00009e39

#घोषणा REG_A6XX_PC_PERFCTR_PC_SEL_6				0x00009e3a

#घोषणा REG_A6XX_PC_PERFCTR_PC_SEL_7				0x00009e3b

#घोषणा REG_A6XX_PC_UNKNOWN_9E72				0x00009e72

#घोषणा REG_A6XX_VFD_CONTROL_0					0x0000a000
#घोषणा A6XX_VFD_CONTROL_0_FETCH_CNT__MASK			0x0000003f
#घोषणा A6XX_VFD_CONTROL_0_FETCH_CNT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_CONTROL_0_FETCH_CNT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_CONTROL_0_FETCH_CNT__SHIFT) & A6XX_VFD_CONTROL_0_FETCH_CNT__MASK;
पूर्ण
#घोषणा A6XX_VFD_CONTROL_0_DECODE_CNT__MASK			0x00003f00
#घोषणा A6XX_VFD_CONTROL_0_DECODE_CNT__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_CONTROL_0_DECODE_CNT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_CONTROL_0_DECODE_CNT__SHIFT) & A6XX_VFD_CONTROL_0_DECODE_CNT__MASK;
पूर्ण

#घोषणा REG_A6XX_VFD_CONTROL_1					0x0000a001
#घोषणा A6XX_VFD_CONTROL_1_REGID4VTX__MASK			0x000000ff
#घोषणा A6XX_VFD_CONTROL_1_REGID4VTX__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_CONTROL_1_REGID4VTX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_CONTROL_1_REGID4VTX__SHIFT) & A6XX_VFD_CONTROL_1_REGID4VTX__MASK;
पूर्ण
#घोषणा A6XX_VFD_CONTROL_1_REGID4INST__MASK			0x0000ff00
#घोषणा A6XX_VFD_CONTROL_1_REGID4INST__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_CONTROL_1_REGID4INST(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_CONTROL_1_REGID4INST__SHIFT) & A6XX_VFD_CONTROL_1_REGID4INST__MASK;
पूर्ण
#घोषणा A6XX_VFD_CONTROL_1_REGID4PRIMID__MASK			0x00ff0000
#घोषणा A6XX_VFD_CONTROL_1_REGID4PRIMID__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_CONTROL_1_REGID4PRIMID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_CONTROL_1_REGID4PRIMID__SHIFT) & A6XX_VFD_CONTROL_1_REGID4PRIMID__MASK;
पूर्ण

#घोषणा REG_A6XX_VFD_CONTROL_2					0x0000a002
#घोषणा A6XX_VFD_CONTROL_2_REGID_HSPATCHID__MASK		0x000000ff
#घोषणा A6XX_VFD_CONTROL_2_REGID_HSPATCHID__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_CONTROL_2_REGID_HSPATCHID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_CONTROL_2_REGID_HSPATCHID__SHIFT) & A6XX_VFD_CONTROL_2_REGID_HSPATCHID__MASK;
पूर्ण
#घोषणा A6XX_VFD_CONTROL_2_REGID_INVOCATIONID__MASK		0x0000ff00
#घोषणा A6XX_VFD_CONTROL_2_REGID_INVOCATIONID__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_CONTROL_2_REGID_INVOCATIONID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_CONTROL_2_REGID_INVOCATIONID__SHIFT) & A6XX_VFD_CONTROL_2_REGID_INVOCATIONID__MASK;
पूर्ण

#घोषणा REG_A6XX_VFD_CONTROL_3					0x0000a003
#घोषणा A6XX_VFD_CONTROL_3_REGID_DSPATCHID__MASK		0x0000ff00
#घोषणा A6XX_VFD_CONTROL_3_REGID_DSPATCHID__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_CONTROL_3_REGID_DSPATCHID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_CONTROL_3_REGID_DSPATCHID__SHIFT) & A6XX_VFD_CONTROL_3_REGID_DSPATCHID__MASK;
पूर्ण
#घोषणा A6XX_VFD_CONTROL_3_REGID_TESSX__MASK			0x00ff0000
#घोषणा A6XX_VFD_CONTROL_3_REGID_TESSX__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_CONTROL_3_REGID_TESSX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_CONTROL_3_REGID_TESSX__SHIFT) & A6XX_VFD_CONTROL_3_REGID_TESSX__MASK;
पूर्ण
#घोषणा A6XX_VFD_CONTROL_3_REGID_TESSY__MASK			0xff000000
#घोषणा A6XX_VFD_CONTROL_3_REGID_TESSY__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_CONTROL_3_REGID_TESSY(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_CONTROL_3_REGID_TESSY__SHIFT) & A6XX_VFD_CONTROL_3_REGID_TESSY__MASK;
पूर्ण

#घोषणा REG_A6XX_VFD_CONTROL_4					0x0000a004

#घोषणा REG_A6XX_VFD_CONTROL_5					0x0000a005
#घोषणा A6XX_VFD_CONTROL_5_REGID_GSHEADER__MASK			0x000000ff
#घोषणा A6XX_VFD_CONTROL_5_REGID_GSHEADER__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_CONTROL_5_REGID_GSHEADER(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_CONTROL_5_REGID_GSHEADER__SHIFT) & A6XX_VFD_CONTROL_5_REGID_GSHEADER__MASK;
पूर्ण

#घोषणा REG_A6XX_VFD_CONTROL_6					0x0000a006
#घोषणा A6XX_VFD_CONTROL_6_PRIMID_PASSTHRU			0x00000001

#घोषणा REG_A6XX_VFD_MODE_CNTL					0x0000a007
#घोषणा A6XX_VFD_MODE_CNTL_BINNING_PASS				0x00000001

#घोषणा REG_A6XX_VFD_UNKNOWN_A008				0x0000a008

#घोषणा REG_A6XX_VFD_ADD_OFFSET					0x0000a009
#घोषणा A6XX_VFD_ADD_OFFSET_VERTEX				0x00000001
#घोषणा A6XX_VFD_ADD_OFFSET_INSTANCE				0x00000002

#घोषणा REG_A6XX_VFD_INDEX_OFFSET				0x0000a00e

#घोषणा REG_A6XX_VFD_INSTANCE_START_OFFSET			0x0000a00f

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VFD_FETCH(uपूर्णांक32_t i0) अणु वापस 0x0000a010 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VFD_FETCH_BASE(uपूर्णांक32_t i0) अणु वापस 0x0000a010 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VFD_FETCH_BASE_LO(uपूर्णांक32_t i0) अणु वापस 0x0000a010 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VFD_FETCH_BASE_HI(uपूर्णांक32_t i0) अणु वापस 0x0000a011 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VFD_FETCH_SIZE(uपूर्णांक32_t i0) अणु वापस 0x0000a012 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VFD_FETCH_STRIDE(uपूर्णांक32_t i0) अणु वापस 0x0000a013 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VFD_DECODE(uपूर्णांक32_t i0) अणु वापस 0x0000a090 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VFD_DECODE_INSTR(uपूर्णांक32_t i0) अणु वापस 0x0000a090 + 0x2*i0; पूर्ण
#घोषणा A6XX_VFD_DECODE_INSTR_IDX__MASK				0x0000001f
#घोषणा A6XX_VFD_DECODE_INSTR_IDX__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_DECODE_INSTR_IDX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_DECODE_INSTR_IDX__SHIFT) & A6XX_VFD_DECODE_INSTR_IDX__MASK;
पूर्ण
#घोषणा A6XX_VFD_DECODE_INSTR_OFFSET__MASK			0x0001ffe0
#घोषणा A6XX_VFD_DECODE_INSTR_OFFSET__SHIFT			5
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_DECODE_INSTR_OFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_DECODE_INSTR_OFFSET__SHIFT) & A6XX_VFD_DECODE_INSTR_OFFSET__MASK;
पूर्ण
#घोषणा A6XX_VFD_DECODE_INSTR_INSTANCED				0x00020000
#घोषणा A6XX_VFD_DECODE_INSTR_FORMAT__MASK			0x0ff00000
#घोषणा A6XX_VFD_DECODE_INSTR_FORMAT__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_DECODE_INSTR_FORMAT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_VFD_DECODE_INSTR_FORMAT__SHIFT) & A6XX_VFD_DECODE_INSTR_FORMAT__MASK;
पूर्ण
#घोषणा A6XX_VFD_DECODE_INSTR_SWAP__MASK			0x30000000
#घोषणा A6XX_VFD_DECODE_INSTR_SWAP__SHIFT			28
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_DECODE_INSTR_SWAP(क्रमागत a3xx_color_swap val)
अणु
	वापस ((val) << A6XX_VFD_DECODE_INSTR_SWAP__SHIFT) & A6XX_VFD_DECODE_INSTR_SWAP__MASK;
पूर्ण
#घोषणा A6XX_VFD_DECODE_INSTR_UNK30				0x40000000
#घोषणा A6XX_VFD_DECODE_INSTR_FLOAT				0x80000000

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VFD_DECODE_STEP_RATE(uपूर्णांक32_t i0) अणु वापस 0x0000a091 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VFD_DEST_CNTL(uपूर्णांक32_t i0) अणु वापस 0x0000a0d0 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_VFD_DEST_CNTL_INSTR(uपूर्णांक32_t i0) अणु वापस 0x0000a0d0 + 0x1*i0; पूर्ण
#घोषणा A6XX_VFD_DEST_CNTL_INSTR_WRITEMASK__MASK		0x0000000f
#घोषणा A6XX_VFD_DEST_CNTL_INSTR_WRITEMASK__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_DEST_CNTL_INSTR_WRITEMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_DEST_CNTL_INSTR_WRITEMASK__SHIFT) & A6XX_VFD_DEST_CNTL_INSTR_WRITEMASK__MASK;
पूर्ण
#घोषणा A6XX_VFD_DEST_CNTL_INSTR_REGID__MASK			0x00000ff0
#घोषणा A6XX_VFD_DEST_CNTL_INSTR_REGID__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A6XX_VFD_DEST_CNTL_INSTR_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_VFD_DEST_CNTL_INSTR_REGID__SHIFT) & A6XX_VFD_DEST_CNTL_INSTR_REGID__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_UNKNOWN_A0F8				0x0000a0f8

#घोषणा REG_A6XX_SP_VS_CTRL_REG0				0x0000a800
#घोषणा A6XX_SP_VS_CTRL_REG0_HALFREGFOOTPRINT__MASK		0x0000007e
#घोषणा A6XX_SP_VS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT		1
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_CTRL_REG0_HALFREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT) & A6XX_SP_VS_CTRL_REG0_HALFREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_CTRL_REG0_FULLREGFOOTPRINT__MASK		0x00001f80
#घोषणा A6XX_SP_VS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT		7
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_CTRL_REG0_FULLREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT) & A6XX_SP_VS_CTRL_REG0_FULLREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_CTRL_REG0_BRANCHSTACK__MASK			0x000fc000
#घोषणा A6XX_SP_VS_CTRL_REG0_BRANCHSTACK__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_CTRL_REG0_BRANCHSTACK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_CTRL_REG0_BRANCHSTACK__SHIFT) & A6XX_SP_VS_CTRL_REG0_BRANCHSTACK__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_CTRL_REG0_THREADSIZE__MASK			0x00100000
#घोषणा A6XX_SP_VS_CTRL_REG0_THREADSIZE__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_CTRL_REG0_THREADSIZE(क्रमागत a3xx_thपढ़ोsize val)
अणु
	वापस ((val) << A6XX_SP_VS_CTRL_REG0_THREADSIZE__SHIFT) & A6XX_SP_VS_CTRL_REG0_THREADSIZE__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_CTRL_REG0_VARYING				0x00400000
#घोषणा A6XX_SP_VS_CTRL_REG0_DIFF_FINE				0x00800000
#घोषणा A6XX_SP_VS_CTRL_REG0_PIXLODENABLE			0x04000000
#घोषणा A6XX_SP_VS_CTRL_REG0_MERGEDREGS				0x80000000

#घोषणा REG_A6XX_SP_VS_BRANCH_COND				0x0000a801

#घोषणा REG_A6XX_SP_VS_PRIMITIVE_CNTL				0x0000a802
#घोषणा A6XX_SP_VS_PRIMITIVE_CNTL_OUT__MASK			0x0000003f
#घोषणा A6XX_SP_VS_PRIMITIVE_CNTL_OUT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_PRIMITIVE_CNTL_OUT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_PRIMITIVE_CNTL_OUT__SHIFT) & A6XX_SP_VS_PRIMITIVE_CNTL_OUT__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_VS_OUT(uपूर्णांक32_t i0) अणु वापस 0x0000a803 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_VS_OUT_REG(uपूर्णांक32_t i0) अणु वापस 0x0000a803 + 0x1*i0; पूर्ण
#घोषणा A6XX_SP_VS_OUT_REG_A_REGID__MASK			0x000000ff
#घोषणा A6XX_SP_VS_OUT_REG_A_REGID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_OUT_REG_A_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_OUT_REG_A_REGID__SHIFT) & A6XX_SP_VS_OUT_REG_A_REGID__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_OUT_REG_A_COMPMASK__MASK			0x00000f00
#घोषणा A6XX_SP_VS_OUT_REG_A_COMPMASK__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_OUT_REG_A_COMPMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_OUT_REG_A_COMPMASK__SHIFT) & A6XX_SP_VS_OUT_REG_A_COMPMASK__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_OUT_REG_B_REGID__MASK			0x00ff0000
#घोषणा A6XX_SP_VS_OUT_REG_B_REGID__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_OUT_REG_B_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_OUT_REG_B_REGID__SHIFT) & A6XX_SP_VS_OUT_REG_B_REGID__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_OUT_REG_B_COMPMASK__MASK			0x0f000000
#घोषणा A6XX_SP_VS_OUT_REG_B_COMPMASK__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_OUT_REG_B_COMPMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_OUT_REG_B_COMPMASK__SHIFT) & A6XX_SP_VS_OUT_REG_B_COMPMASK__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_VS_VPC_DST(uपूर्णांक32_t i0) अणु वापस 0x0000a813 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_VS_VPC_DST_REG(uपूर्णांक32_t i0) अणु वापस 0x0000a813 + 0x1*i0; पूर्ण
#घोषणा A6XX_SP_VS_VPC_DST_REG_OUTLOC0__MASK			0x000000ff
#घोषणा A6XX_SP_VS_VPC_DST_REG_OUTLOC0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_VPC_DST_REG_OUTLOC0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_VPC_DST_REG_OUTLOC0__SHIFT) & A6XX_SP_VS_VPC_DST_REG_OUTLOC0__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_VPC_DST_REG_OUTLOC1__MASK			0x0000ff00
#घोषणा A6XX_SP_VS_VPC_DST_REG_OUTLOC1__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_VPC_DST_REG_OUTLOC1(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_VPC_DST_REG_OUTLOC1__SHIFT) & A6XX_SP_VS_VPC_DST_REG_OUTLOC1__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_VPC_DST_REG_OUTLOC2__MASK			0x00ff0000
#घोषणा A6XX_SP_VS_VPC_DST_REG_OUTLOC2__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_VPC_DST_REG_OUTLOC2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_VPC_DST_REG_OUTLOC2__SHIFT) & A6XX_SP_VS_VPC_DST_REG_OUTLOC2__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_VPC_DST_REG_OUTLOC3__MASK			0xff000000
#घोषणा A6XX_SP_VS_VPC_DST_REG_OUTLOC3__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_VPC_DST_REG_OUTLOC3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_VPC_DST_REG_OUTLOC3__SHIFT) & A6XX_SP_VS_VPC_DST_REG_OUTLOC3__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_UNKNOWN_A81B				0x0000a81b

#घोषणा REG_A6XX_SP_VS_OBJ_START_LO				0x0000a81c

#घोषणा REG_A6XX_SP_VS_OBJ_START_HI				0x0000a81d

#घोषणा REG_A6XX_SP_VS_TEX_COUNT				0x0000a822

#घोषणा REG_A6XX_SP_VS_CONFIG					0x0000a823
#घोषणा A6XX_SP_VS_CONFIG_BINDLESS_TEX				0x00000001
#घोषणा A6XX_SP_VS_CONFIG_BINDLESS_SAMP				0x00000002
#घोषणा A6XX_SP_VS_CONFIG_BINDLESS_IBO				0x00000004
#घोषणा A6XX_SP_VS_CONFIG_BINDLESS_UBO				0x00000008
#घोषणा A6XX_SP_VS_CONFIG_ENABLED				0x00000100
#घोषणा A6XX_SP_VS_CONFIG_NTEX__MASK				0x0001fe00
#घोषणा A6XX_SP_VS_CONFIG_NTEX__SHIFT				9
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_CONFIG_NTEX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_CONFIG_NTEX__SHIFT) & A6XX_SP_VS_CONFIG_NTEX__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_CONFIG_NSAMP__MASK				0x003e0000
#घोषणा A6XX_SP_VS_CONFIG_NSAMP__SHIFT				17
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_CONFIG_NSAMP(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_CONFIG_NSAMP__SHIFT) & A6XX_SP_VS_CONFIG_NSAMP__MASK;
पूर्ण
#घोषणा A6XX_SP_VS_CONFIG_NIBO__MASK				0x3fc00000
#घोषणा A6XX_SP_VS_CONFIG_NIBO__SHIFT				22
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_VS_CONFIG_NIBO(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_VS_CONFIG_NIBO__SHIFT) & A6XX_SP_VS_CONFIG_NIBO__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_VS_INSTRLEN					0x0000a824

#घोषणा REG_A6XX_SP_HS_CTRL_REG0				0x0000a830
#घोषणा A6XX_SP_HS_CTRL_REG0_HALFREGFOOTPRINT__MASK		0x0000007e
#घोषणा A6XX_SP_HS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT		1
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_HS_CTRL_REG0_HALFREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_HS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT) & A6XX_SP_HS_CTRL_REG0_HALFREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_HS_CTRL_REG0_FULLREGFOOTPRINT__MASK		0x00001f80
#घोषणा A6XX_SP_HS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT		7
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_HS_CTRL_REG0_FULLREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_HS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT) & A6XX_SP_HS_CTRL_REG0_FULLREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_HS_CTRL_REG0_BRANCHSTACK__MASK			0x000fc000
#घोषणा A6XX_SP_HS_CTRL_REG0_BRANCHSTACK__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_HS_CTRL_REG0_BRANCHSTACK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_HS_CTRL_REG0_BRANCHSTACK__SHIFT) & A6XX_SP_HS_CTRL_REG0_BRANCHSTACK__MASK;
पूर्ण
#घोषणा A6XX_SP_HS_CTRL_REG0_THREADSIZE__MASK			0x00100000
#घोषणा A6XX_SP_HS_CTRL_REG0_THREADSIZE__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_HS_CTRL_REG0_THREADSIZE(क्रमागत a3xx_thपढ़ोsize val)
अणु
	वापस ((val) << A6XX_SP_HS_CTRL_REG0_THREADSIZE__SHIFT) & A6XX_SP_HS_CTRL_REG0_THREADSIZE__MASK;
पूर्ण
#घोषणा A6XX_SP_HS_CTRL_REG0_VARYING				0x00400000
#घोषणा A6XX_SP_HS_CTRL_REG0_DIFF_FINE				0x00800000
#घोषणा A6XX_SP_HS_CTRL_REG0_PIXLODENABLE			0x04000000
#घोषणा A6XX_SP_HS_CTRL_REG0_MERGEDREGS				0x80000000

#घोषणा REG_A6XX_SP_HS_UNKNOWN_A831				0x0000a831

#घोषणा REG_A6XX_SP_HS_UNKNOWN_A833				0x0000a833

#घोषणा REG_A6XX_SP_HS_OBJ_START_LO				0x0000a834

#घोषणा REG_A6XX_SP_HS_OBJ_START_HI				0x0000a835

#घोषणा REG_A6XX_SP_HS_TEX_COUNT				0x0000a83a

#घोषणा REG_A6XX_SP_HS_CONFIG					0x0000a83b
#घोषणा A6XX_SP_HS_CONFIG_BINDLESS_TEX				0x00000001
#घोषणा A6XX_SP_HS_CONFIG_BINDLESS_SAMP				0x00000002
#घोषणा A6XX_SP_HS_CONFIG_BINDLESS_IBO				0x00000004
#घोषणा A6XX_SP_HS_CONFIG_BINDLESS_UBO				0x00000008
#घोषणा A6XX_SP_HS_CONFIG_ENABLED				0x00000100
#घोषणा A6XX_SP_HS_CONFIG_NTEX__MASK				0x0001fe00
#घोषणा A6XX_SP_HS_CONFIG_NTEX__SHIFT				9
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_HS_CONFIG_NTEX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_HS_CONFIG_NTEX__SHIFT) & A6XX_SP_HS_CONFIG_NTEX__MASK;
पूर्ण
#घोषणा A6XX_SP_HS_CONFIG_NSAMP__MASK				0x003e0000
#घोषणा A6XX_SP_HS_CONFIG_NSAMP__SHIFT				17
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_HS_CONFIG_NSAMP(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_HS_CONFIG_NSAMP__SHIFT) & A6XX_SP_HS_CONFIG_NSAMP__MASK;
पूर्ण
#घोषणा A6XX_SP_HS_CONFIG_NIBO__MASK				0x3fc00000
#घोषणा A6XX_SP_HS_CONFIG_NIBO__SHIFT				22
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_HS_CONFIG_NIBO(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_HS_CONFIG_NIBO__SHIFT) & A6XX_SP_HS_CONFIG_NIBO__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_HS_INSTRLEN					0x0000a83c

#घोषणा REG_A6XX_SP_DS_CTRL_REG0				0x0000a840
#घोषणा A6XX_SP_DS_CTRL_REG0_HALFREGFOOTPRINT__MASK		0x0000007e
#घोषणा A6XX_SP_DS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT		1
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_CTRL_REG0_HALFREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT) & A6XX_SP_DS_CTRL_REG0_HALFREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_CTRL_REG0_FULLREGFOOTPRINT__MASK		0x00001f80
#घोषणा A6XX_SP_DS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT		7
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_CTRL_REG0_FULLREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT) & A6XX_SP_DS_CTRL_REG0_FULLREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_CTRL_REG0_BRANCHSTACK__MASK			0x000fc000
#घोषणा A6XX_SP_DS_CTRL_REG0_BRANCHSTACK__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_CTRL_REG0_BRANCHSTACK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_CTRL_REG0_BRANCHSTACK__SHIFT) & A6XX_SP_DS_CTRL_REG0_BRANCHSTACK__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_CTRL_REG0_THREADSIZE__MASK			0x00100000
#घोषणा A6XX_SP_DS_CTRL_REG0_THREADSIZE__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_CTRL_REG0_THREADSIZE(क्रमागत a3xx_thपढ़ोsize val)
अणु
	वापस ((val) << A6XX_SP_DS_CTRL_REG0_THREADSIZE__SHIFT) & A6XX_SP_DS_CTRL_REG0_THREADSIZE__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_CTRL_REG0_VARYING				0x00400000
#घोषणा A6XX_SP_DS_CTRL_REG0_DIFF_FINE				0x00800000
#घोषणा A6XX_SP_DS_CTRL_REG0_PIXLODENABLE			0x04000000
#घोषणा A6XX_SP_DS_CTRL_REG0_MERGEDREGS				0x80000000

#घोषणा REG_A6XX_SP_DS_PRIMITIVE_CNTL				0x0000a842
#घोषणा A6XX_SP_DS_PRIMITIVE_CNTL_OUT__MASK			0x0000003f
#घोषणा A6XX_SP_DS_PRIMITIVE_CNTL_OUT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_PRIMITIVE_CNTL_OUT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_PRIMITIVE_CNTL_OUT__SHIFT) & A6XX_SP_DS_PRIMITIVE_CNTL_OUT__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_DS_OUT(uपूर्णांक32_t i0) अणु वापस 0x0000a843 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_DS_OUT_REG(uपूर्णांक32_t i0) अणु वापस 0x0000a843 + 0x1*i0; पूर्ण
#घोषणा A6XX_SP_DS_OUT_REG_A_REGID__MASK			0x000000ff
#घोषणा A6XX_SP_DS_OUT_REG_A_REGID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_OUT_REG_A_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_OUT_REG_A_REGID__SHIFT) & A6XX_SP_DS_OUT_REG_A_REGID__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_OUT_REG_A_COMPMASK__MASK			0x00000f00
#घोषणा A6XX_SP_DS_OUT_REG_A_COMPMASK__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_OUT_REG_A_COMPMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_OUT_REG_A_COMPMASK__SHIFT) & A6XX_SP_DS_OUT_REG_A_COMPMASK__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_OUT_REG_B_REGID__MASK			0x00ff0000
#घोषणा A6XX_SP_DS_OUT_REG_B_REGID__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_OUT_REG_B_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_OUT_REG_B_REGID__SHIFT) & A6XX_SP_DS_OUT_REG_B_REGID__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_OUT_REG_B_COMPMASK__MASK			0x0f000000
#घोषणा A6XX_SP_DS_OUT_REG_B_COMPMASK__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_OUT_REG_B_COMPMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_OUT_REG_B_COMPMASK__SHIFT) & A6XX_SP_DS_OUT_REG_B_COMPMASK__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_DS_VPC_DST(uपूर्णांक32_t i0) अणु वापस 0x0000a853 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_DS_VPC_DST_REG(uपूर्णांक32_t i0) अणु वापस 0x0000a853 + 0x1*i0; पूर्ण
#घोषणा A6XX_SP_DS_VPC_DST_REG_OUTLOC0__MASK			0x000000ff
#घोषणा A6XX_SP_DS_VPC_DST_REG_OUTLOC0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_VPC_DST_REG_OUTLOC0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_VPC_DST_REG_OUTLOC0__SHIFT) & A6XX_SP_DS_VPC_DST_REG_OUTLOC0__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_VPC_DST_REG_OUTLOC1__MASK			0x0000ff00
#घोषणा A6XX_SP_DS_VPC_DST_REG_OUTLOC1__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_VPC_DST_REG_OUTLOC1(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_VPC_DST_REG_OUTLOC1__SHIFT) & A6XX_SP_DS_VPC_DST_REG_OUTLOC1__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_VPC_DST_REG_OUTLOC2__MASK			0x00ff0000
#घोषणा A6XX_SP_DS_VPC_DST_REG_OUTLOC2__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_VPC_DST_REG_OUTLOC2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_VPC_DST_REG_OUTLOC2__SHIFT) & A6XX_SP_DS_VPC_DST_REG_OUTLOC2__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_VPC_DST_REG_OUTLOC3__MASK			0xff000000
#घोषणा A6XX_SP_DS_VPC_DST_REG_OUTLOC3__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_VPC_DST_REG_OUTLOC3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_VPC_DST_REG_OUTLOC3__SHIFT) & A6XX_SP_DS_VPC_DST_REG_OUTLOC3__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_DS_UNKNOWN_A85B				0x0000a85b

#घोषणा REG_A6XX_SP_DS_OBJ_START_LO				0x0000a85c

#घोषणा REG_A6XX_SP_DS_OBJ_START_HI				0x0000a85d

#घोषणा REG_A6XX_SP_DS_TEX_COUNT				0x0000a862

#घोषणा REG_A6XX_SP_DS_CONFIG					0x0000a863
#घोषणा A6XX_SP_DS_CONFIG_BINDLESS_TEX				0x00000001
#घोषणा A6XX_SP_DS_CONFIG_BINDLESS_SAMP				0x00000002
#घोषणा A6XX_SP_DS_CONFIG_BINDLESS_IBO				0x00000004
#घोषणा A6XX_SP_DS_CONFIG_BINDLESS_UBO				0x00000008
#घोषणा A6XX_SP_DS_CONFIG_ENABLED				0x00000100
#घोषणा A6XX_SP_DS_CONFIG_NTEX__MASK				0x0001fe00
#घोषणा A6XX_SP_DS_CONFIG_NTEX__SHIFT				9
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_CONFIG_NTEX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_CONFIG_NTEX__SHIFT) & A6XX_SP_DS_CONFIG_NTEX__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_CONFIG_NSAMP__MASK				0x003e0000
#घोषणा A6XX_SP_DS_CONFIG_NSAMP__SHIFT				17
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_CONFIG_NSAMP(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_CONFIG_NSAMP__SHIFT) & A6XX_SP_DS_CONFIG_NSAMP__MASK;
पूर्ण
#घोषणा A6XX_SP_DS_CONFIG_NIBO__MASK				0x3fc00000
#घोषणा A6XX_SP_DS_CONFIG_NIBO__SHIFT				22
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_DS_CONFIG_NIBO(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_DS_CONFIG_NIBO__SHIFT) & A6XX_SP_DS_CONFIG_NIBO__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_DS_INSTRLEN					0x0000a864

#घोषणा REG_A6XX_SP_GS_CTRL_REG0				0x0000a870
#घोषणा A6XX_SP_GS_CTRL_REG0_HALFREGFOOTPRINT__MASK		0x0000007e
#घोषणा A6XX_SP_GS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT		1
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_CTRL_REG0_HALFREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT) & A6XX_SP_GS_CTRL_REG0_HALFREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_CTRL_REG0_FULLREGFOOTPRINT__MASK		0x00001f80
#घोषणा A6XX_SP_GS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT		7
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_CTRL_REG0_FULLREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT) & A6XX_SP_GS_CTRL_REG0_FULLREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_CTRL_REG0_BRANCHSTACK__MASK			0x000fc000
#घोषणा A6XX_SP_GS_CTRL_REG0_BRANCHSTACK__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_CTRL_REG0_BRANCHSTACK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_CTRL_REG0_BRANCHSTACK__SHIFT) & A6XX_SP_GS_CTRL_REG0_BRANCHSTACK__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_CTRL_REG0_THREADSIZE__MASK			0x00100000
#घोषणा A6XX_SP_GS_CTRL_REG0_THREADSIZE__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_CTRL_REG0_THREADSIZE(क्रमागत a3xx_thपढ़ोsize val)
अणु
	वापस ((val) << A6XX_SP_GS_CTRL_REG0_THREADSIZE__SHIFT) & A6XX_SP_GS_CTRL_REG0_THREADSIZE__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_CTRL_REG0_VARYING				0x00400000
#घोषणा A6XX_SP_GS_CTRL_REG0_DIFF_FINE				0x00800000
#घोषणा A6XX_SP_GS_CTRL_REG0_PIXLODENABLE			0x04000000
#घोषणा A6XX_SP_GS_CTRL_REG0_MERGEDREGS				0x80000000

#घोषणा REG_A6XX_SP_GS_PRIM_SIZE				0x0000a871

#घोषणा REG_A6XX_SP_GS_BRANCH_COND				0x0000a872

#घोषणा REG_A6XX_SP_GS_PRIMITIVE_CNTL				0x0000a873
#घोषणा A6XX_SP_GS_PRIMITIVE_CNTL_OUT__MASK			0x0000003f
#घोषणा A6XX_SP_GS_PRIMITIVE_CNTL_OUT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_PRIMITIVE_CNTL_OUT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_PRIMITIVE_CNTL_OUT__SHIFT) & A6XX_SP_GS_PRIMITIVE_CNTL_OUT__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_PRIMITIVE_CNTL_FLAGS_REGID__MASK		0x00003fc0
#घोषणा A6XX_SP_GS_PRIMITIVE_CNTL_FLAGS_REGID__SHIFT		6
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_PRIMITIVE_CNTL_FLAGS_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_PRIMITIVE_CNTL_FLAGS_REGID__SHIFT) & A6XX_SP_GS_PRIMITIVE_CNTL_FLAGS_REGID__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_GS_OUT(uपूर्णांक32_t i0) अणु वापस 0x0000a874 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_GS_OUT_REG(uपूर्णांक32_t i0) अणु वापस 0x0000a874 + 0x1*i0; पूर्ण
#घोषणा A6XX_SP_GS_OUT_REG_A_REGID__MASK			0x000000ff
#घोषणा A6XX_SP_GS_OUT_REG_A_REGID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_OUT_REG_A_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_OUT_REG_A_REGID__SHIFT) & A6XX_SP_GS_OUT_REG_A_REGID__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_OUT_REG_A_COMPMASK__MASK			0x00000f00
#घोषणा A6XX_SP_GS_OUT_REG_A_COMPMASK__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_OUT_REG_A_COMPMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_OUT_REG_A_COMPMASK__SHIFT) & A6XX_SP_GS_OUT_REG_A_COMPMASK__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_OUT_REG_B_REGID__MASK			0x00ff0000
#घोषणा A6XX_SP_GS_OUT_REG_B_REGID__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_OUT_REG_B_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_OUT_REG_B_REGID__SHIFT) & A6XX_SP_GS_OUT_REG_B_REGID__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_OUT_REG_B_COMPMASK__MASK			0x0f000000
#घोषणा A6XX_SP_GS_OUT_REG_B_COMPMASK__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_OUT_REG_B_COMPMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_OUT_REG_B_COMPMASK__SHIFT) & A6XX_SP_GS_OUT_REG_B_COMPMASK__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_GS_VPC_DST(uपूर्णांक32_t i0) अणु वापस 0x0000a884 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_GS_VPC_DST_REG(uपूर्णांक32_t i0) अणु वापस 0x0000a884 + 0x1*i0; पूर्ण
#घोषणा A6XX_SP_GS_VPC_DST_REG_OUTLOC0__MASK			0x000000ff
#घोषणा A6XX_SP_GS_VPC_DST_REG_OUTLOC0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_VPC_DST_REG_OUTLOC0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_VPC_DST_REG_OUTLOC0__SHIFT) & A6XX_SP_GS_VPC_DST_REG_OUTLOC0__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_VPC_DST_REG_OUTLOC1__MASK			0x0000ff00
#घोषणा A6XX_SP_GS_VPC_DST_REG_OUTLOC1__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_VPC_DST_REG_OUTLOC1(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_VPC_DST_REG_OUTLOC1__SHIFT) & A6XX_SP_GS_VPC_DST_REG_OUTLOC1__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_VPC_DST_REG_OUTLOC2__MASK			0x00ff0000
#घोषणा A6XX_SP_GS_VPC_DST_REG_OUTLOC2__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_VPC_DST_REG_OUTLOC2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_VPC_DST_REG_OUTLOC2__SHIFT) & A6XX_SP_GS_VPC_DST_REG_OUTLOC2__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_VPC_DST_REG_OUTLOC3__MASK			0xff000000
#घोषणा A6XX_SP_GS_VPC_DST_REG_OUTLOC3__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_VPC_DST_REG_OUTLOC3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_VPC_DST_REG_OUTLOC3__SHIFT) & A6XX_SP_GS_VPC_DST_REG_OUTLOC3__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_GS_OBJ_START_LO				0x0000a88d

#घोषणा REG_A6XX_SP_GS_OBJ_START_HI				0x0000a88e

#घोषणा REG_A6XX_SP_GS_TEX_COUNT				0x0000a893

#घोषणा REG_A6XX_SP_GS_CONFIG					0x0000a894
#घोषणा A6XX_SP_GS_CONFIG_BINDLESS_TEX				0x00000001
#घोषणा A6XX_SP_GS_CONFIG_BINDLESS_SAMP				0x00000002
#घोषणा A6XX_SP_GS_CONFIG_BINDLESS_IBO				0x00000004
#घोषणा A6XX_SP_GS_CONFIG_BINDLESS_UBO				0x00000008
#घोषणा A6XX_SP_GS_CONFIG_ENABLED				0x00000100
#घोषणा A6XX_SP_GS_CONFIG_NTEX__MASK				0x0001fe00
#घोषणा A6XX_SP_GS_CONFIG_NTEX__SHIFT				9
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_CONFIG_NTEX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_CONFIG_NTEX__SHIFT) & A6XX_SP_GS_CONFIG_NTEX__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_CONFIG_NSAMP__MASK				0x003e0000
#घोषणा A6XX_SP_GS_CONFIG_NSAMP__SHIFT				17
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_CONFIG_NSAMP(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_CONFIG_NSAMP__SHIFT) & A6XX_SP_GS_CONFIG_NSAMP__MASK;
पूर्ण
#घोषणा A6XX_SP_GS_CONFIG_NIBO__MASK				0x3fc00000
#घोषणा A6XX_SP_GS_CONFIG_NIBO__SHIFT				22
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_GS_CONFIG_NIBO(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_GS_CONFIG_NIBO__SHIFT) & A6XX_SP_GS_CONFIG_NIBO__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_GS_INSTRLEN					0x0000a895

#घोषणा REG_A6XX_SP_VS_TEX_SAMP_LO				0x0000a8a0

#घोषणा REG_A6XX_SP_VS_TEX_SAMP_HI				0x0000a8a1

#घोषणा REG_A6XX_SP_HS_TEX_SAMP_LO				0x0000a8a2

#घोषणा REG_A6XX_SP_HS_TEX_SAMP_HI				0x0000a8a3

#घोषणा REG_A6XX_SP_DS_TEX_SAMP_LO				0x0000a8a4

#घोषणा REG_A6XX_SP_DS_TEX_SAMP_HI				0x0000a8a5

#घोषणा REG_A6XX_SP_GS_TEX_SAMP_LO				0x0000a8a6

#घोषणा REG_A6XX_SP_GS_TEX_SAMP_HI				0x0000a8a7

#घोषणा REG_A6XX_SP_VS_TEX_CONST_LO				0x0000a8a8

#घोषणा REG_A6XX_SP_VS_TEX_CONST_HI				0x0000a8a9

#घोषणा REG_A6XX_SP_HS_TEX_CONST_LO				0x0000a8aa

#घोषणा REG_A6XX_SP_HS_TEX_CONST_HI				0x0000a8ab

#घोषणा REG_A6XX_SP_DS_TEX_CONST_LO				0x0000a8ac

#घोषणा REG_A6XX_SP_DS_TEX_CONST_HI				0x0000a8ad

#घोषणा REG_A6XX_SP_GS_TEX_CONST_LO				0x0000a8ae

#घोषणा REG_A6XX_SP_GS_TEX_CONST_HI				0x0000a8af

#घोषणा REG_A6XX_SP_FS_CTRL_REG0				0x0000a980
#घोषणा A6XX_SP_FS_CTRL_REG0_HALFREGFOOTPRINT__MASK		0x0000007e
#घोषणा A6XX_SP_FS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT		1
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_CTRL_REG0_HALFREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT) & A6XX_SP_FS_CTRL_REG0_HALFREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_CTRL_REG0_FULLREGFOOTPRINT__MASK		0x00001f80
#घोषणा A6XX_SP_FS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT		7
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_CTRL_REG0_FULLREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT) & A6XX_SP_FS_CTRL_REG0_FULLREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_CTRL_REG0_BRANCHSTACK__MASK			0x000fc000
#घोषणा A6XX_SP_FS_CTRL_REG0_BRANCHSTACK__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_CTRL_REG0_BRANCHSTACK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_CTRL_REG0_BRANCHSTACK__SHIFT) & A6XX_SP_FS_CTRL_REG0_BRANCHSTACK__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_CTRL_REG0_THREADSIZE__MASK			0x00100000
#घोषणा A6XX_SP_FS_CTRL_REG0_THREADSIZE__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_CTRL_REG0_THREADSIZE(क्रमागत a3xx_thपढ़ोsize val)
अणु
	वापस ((val) << A6XX_SP_FS_CTRL_REG0_THREADSIZE__SHIFT) & A6XX_SP_FS_CTRL_REG0_THREADSIZE__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_CTRL_REG0_VARYING				0x00400000
#घोषणा A6XX_SP_FS_CTRL_REG0_DIFF_FINE				0x00800000
#घोषणा A6XX_SP_FS_CTRL_REG0_PIXLODENABLE			0x04000000
#घोषणा A6XX_SP_FS_CTRL_REG0_MERGEDREGS				0x80000000

#घोषणा REG_A6XX_SP_FS_BRANCH_COND				0x0000a981

#घोषणा REG_A6XX_SP_UNKNOWN_A982				0x0000a982

#घोषणा REG_A6XX_SP_FS_OBJ_START_LO				0x0000a983

#घोषणा REG_A6XX_SP_FS_OBJ_START_HI				0x0000a984

#घोषणा REG_A6XX_SP_BLEND_CNTL					0x0000a989
#घोषणा A6XX_SP_BLEND_CNTL_ENABLED				0x00000001
#घोषणा A6XX_SP_BLEND_CNTL_UNK8					0x00000100
#घोषणा A6XX_SP_BLEND_CNTL_DUAL_COLOR_IN_ENABLE			0x00000200
#घोषणा A6XX_SP_BLEND_CNTL_ALPHA_TO_COVERAGE			0x00000400

#घोषणा REG_A6XX_SP_SRGB_CNTL					0x0000a98a
#घोषणा A6XX_SP_SRGB_CNTL_SRGB_MRT0				0x00000001
#घोषणा A6XX_SP_SRGB_CNTL_SRGB_MRT1				0x00000002
#घोषणा A6XX_SP_SRGB_CNTL_SRGB_MRT2				0x00000004
#घोषणा A6XX_SP_SRGB_CNTL_SRGB_MRT3				0x00000008
#घोषणा A6XX_SP_SRGB_CNTL_SRGB_MRT4				0x00000010
#घोषणा A6XX_SP_SRGB_CNTL_SRGB_MRT5				0x00000020
#घोषणा A6XX_SP_SRGB_CNTL_SRGB_MRT6				0x00000040
#घोषणा A6XX_SP_SRGB_CNTL_SRGB_MRT7				0x00000080

#घोषणा REG_A6XX_SP_FS_RENDER_COMPONENTS			0x0000a98b
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT0__MASK			0x0000000f
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_RENDER_COMPONENTS_RT0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_RENDER_COMPONENTS_RT0__SHIFT) & A6XX_SP_FS_RENDER_COMPONENTS_RT0__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT1__MASK			0x000000f0
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT1__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_RENDER_COMPONENTS_RT1(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_RENDER_COMPONENTS_RT1__SHIFT) & A6XX_SP_FS_RENDER_COMPONENTS_RT1__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT2__MASK			0x00000f00
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT2__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_RENDER_COMPONENTS_RT2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_RENDER_COMPONENTS_RT2__SHIFT) & A6XX_SP_FS_RENDER_COMPONENTS_RT2__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT3__MASK			0x0000f000
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT3__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_RENDER_COMPONENTS_RT3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_RENDER_COMPONENTS_RT3__SHIFT) & A6XX_SP_FS_RENDER_COMPONENTS_RT3__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT4__MASK			0x000f0000
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT4__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_RENDER_COMPONENTS_RT4(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_RENDER_COMPONENTS_RT4__SHIFT) & A6XX_SP_FS_RENDER_COMPONENTS_RT4__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT5__MASK			0x00f00000
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT5__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_RENDER_COMPONENTS_RT5(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_RENDER_COMPONENTS_RT5__SHIFT) & A6XX_SP_FS_RENDER_COMPONENTS_RT5__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT6__MASK			0x0f000000
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT6__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_RENDER_COMPONENTS_RT6(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_RENDER_COMPONENTS_RT6__SHIFT) & A6XX_SP_FS_RENDER_COMPONENTS_RT6__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT7__MASK			0xf0000000
#घोषणा A6XX_SP_FS_RENDER_COMPONENTS_RT7__SHIFT			28
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_RENDER_COMPONENTS_RT7(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_RENDER_COMPONENTS_RT7__SHIFT) & A6XX_SP_FS_RENDER_COMPONENTS_RT7__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_FS_OUTPUT_CNTL0				0x0000a98c
#घोषणा A6XX_SP_FS_OUTPUT_CNTL0_DUAL_COLOR_IN_ENABLE		0x00000001
#घोषणा A6XX_SP_FS_OUTPUT_CNTL0_DEPTH_REGID__MASK		0x0000ff00
#घोषणा A6XX_SP_FS_OUTPUT_CNTL0_DEPTH_REGID__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_OUTPUT_CNTL0_DEPTH_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_OUTPUT_CNTL0_DEPTH_REGID__SHIFT) & A6XX_SP_FS_OUTPUT_CNTL0_DEPTH_REGID__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_OUTPUT_CNTL0_SAMPMASK_REGID__MASK		0x00ff0000
#घोषणा A6XX_SP_FS_OUTPUT_CNTL0_SAMPMASK_REGID__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_OUTPUT_CNTL0_SAMPMASK_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_OUTPUT_CNTL0_SAMPMASK_REGID__SHIFT) & A6XX_SP_FS_OUTPUT_CNTL0_SAMPMASK_REGID__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_OUTPUT_CNTL0_STENCILREF_REGID__MASK		0xff000000
#घोषणा A6XX_SP_FS_OUTPUT_CNTL0_STENCILREF_REGID__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_OUTPUT_CNTL0_STENCILREF_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_OUTPUT_CNTL0_STENCILREF_REGID__SHIFT) & A6XX_SP_FS_OUTPUT_CNTL0_STENCILREF_REGID__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_FS_OUTPUT_CNTL1				0x0000a98d
#घोषणा A6XX_SP_FS_OUTPUT_CNTL1_MRT__MASK			0x0000000f
#घोषणा A6XX_SP_FS_OUTPUT_CNTL1_MRT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_OUTPUT_CNTL1_MRT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_OUTPUT_CNTL1_MRT__SHIFT) & A6XX_SP_FS_OUTPUT_CNTL1_MRT__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_FS_MRT(uपूर्णांक32_t i0) अणु वापस 0x0000a996 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_FS_MRT_REG(uपूर्णांक32_t i0) अणु वापस 0x0000a996 + 0x1*i0; पूर्ण
#घोषणा A6XX_SP_FS_MRT_REG_COLOR_FORMAT__MASK			0x000000ff
#घोषणा A6XX_SP_FS_MRT_REG_COLOR_FORMAT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_MRT_REG_COLOR_FORMAT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_SP_FS_MRT_REG_COLOR_FORMAT__SHIFT) & A6XX_SP_FS_MRT_REG_COLOR_FORMAT__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_MRT_REG_COLOR_SINT				0x00000100
#घोषणा A6XX_SP_FS_MRT_REG_COLOR_UINT				0x00000200

#घोषणा REG_A6XX_SP_FS_PREFETCH_CNTL				0x0000a99e
#घोषणा A6XX_SP_FS_PREFETCH_CNTL_COUNT__MASK			0x00000007
#घोषणा A6XX_SP_FS_PREFETCH_CNTL_COUNT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_PREFETCH_CNTL_COUNT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_PREFETCH_CNTL_COUNT__SHIFT) & A6XX_SP_FS_PREFETCH_CNTL_COUNT__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_PREFETCH_CNTL_UNK3				0x00000008
#घोषणा A6XX_SP_FS_PREFETCH_CNTL_UNK4__MASK			0x00000ff0
#घोषणा A6XX_SP_FS_PREFETCH_CNTL_UNK4__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_PREFETCH_CNTL_UNK4(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_PREFETCH_CNTL_UNK4__SHIFT) & A6XX_SP_FS_PREFETCH_CNTL_UNK4__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_FS_PREFETCH(uपूर्णांक32_t i0) अणु वापस 0x0000a99f + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_FS_PREFETCH_CMD(uपूर्णांक32_t i0) अणु वापस 0x0000a99f + 0x1*i0; पूर्ण
#घोषणा A6XX_SP_FS_PREFETCH_CMD_SRC__MASK			0x0000007f
#घोषणा A6XX_SP_FS_PREFETCH_CMD_SRC__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_PREFETCH_CMD_SRC(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_PREFETCH_CMD_SRC__SHIFT) & A6XX_SP_FS_PREFETCH_CMD_SRC__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_PREFETCH_CMD_SAMP_ID__MASK			0x00000780
#घोषणा A6XX_SP_FS_PREFETCH_CMD_SAMP_ID__SHIFT			7
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_PREFETCH_CMD_SAMP_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_PREFETCH_CMD_SAMP_ID__SHIFT) & A6XX_SP_FS_PREFETCH_CMD_SAMP_ID__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_PREFETCH_CMD_TEX_ID__MASK			0x0000f800
#घोषणा A6XX_SP_FS_PREFETCH_CMD_TEX_ID__SHIFT			11
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_PREFETCH_CMD_TEX_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_PREFETCH_CMD_TEX_ID__SHIFT) & A6XX_SP_FS_PREFETCH_CMD_TEX_ID__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_PREFETCH_CMD_DST__MASK			0x003f0000
#घोषणा A6XX_SP_FS_PREFETCH_CMD_DST__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_PREFETCH_CMD_DST(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_PREFETCH_CMD_DST__SHIFT) & A6XX_SP_FS_PREFETCH_CMD_DST__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_PREFETCH_CMD_WRMASK__MASK			0x03c00000
#घोषणा A6XX_SP_FS_PREFETCH_CMD_WRMASK__SHIFT			22
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_PREFETCH_CMD_WRMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_PREFETCH_CMD_WRMASK__SHIFT) & A6XX_SP_FS_PREFETCH_CMD_WRMASK__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_PREFETCH_CMD_HALF				0x04000000
#घोषणा A6XX_SP_FS_PREFETCH_CMD_CMD__MASK			0xf8000000
#घोषणा A6XX_SP_FS_PREFETCH_CMD_CMD__SHIFT			27
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_PREFETCH_CMD_CMD(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_PREFETCH_CMD_CMD__SHIFT) & A6XX_SP_FS_PREFETCH_CMD_CMD__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_FS_BINDLESS_PREFETCH(uपूर्णांक32_t i0) अणु वापस 0x0000a9a3 + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_FS_BINDLESS_PREFETCH_CMD(uपूर्णांक32_t i0) अणु वापस 0x0000a9a3 + 0x1*i0; पूर्ण
#घोषणा A6XX_SP_FS_BINDLESS_PREFETCH_CMD_SAMP_ID__MASK		0x000000ff
#घोषणा A6XX_SP_FS_BINDLESS_PREFETCH_CMD_SAMP_ID__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_BINDLESS_PREFETCH_CMD_SAMP_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_BINDLESS_PREFETCH_CMD_SAMP_ID__SHIFT) & A6XX_SP_FS_BINDLESS_PREFETCH_CMD_SAMP_ID__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_BINDLESS_PREFETCH_CMD_TEX_ID__MASK		0x00ff0000
#घोषणा A6XX_SP_FS_BINDLESS_PREFETCH_CMD_TEX_ID__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_BINDLESS_PREFETCH_CMD_TEX_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_BINDLESS_PREFETCH_CMD_TEX_ID__SHIFT) & A6XX_SP_FS_BINDLESS_PREFETCH_CMD_TEX_ID__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_FS_TEX_COUNT				0x0000a9a7

#घोषणा REG_A6XX_SP_UNKNOWN_A9A8				0x0000a9a8

#घोषणा REG_A6XX_SP_CS_UNKNOWN_A9B1				0x0000a9b1
#घोषणा A6XX_SP_CS_UNKNOWN_A9B1_SHARED_SIZE_2K__MASK		0x00000001
#घोषणा A6XX_SP_CS_UNKNOWN_A9B1_SHARED_SIZE_2K__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_CS_UNKNOWN_A9B1_SHARED_SIZE_2K(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_CS_UNKNOWN_A9B1_SHARED_SIZE_2K__SHIFT) & A6XX_SP_CS_UNKNOWN_A9B1_SHARED_SIZE_2K__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_CS_UNKNOWN_A9B3				0x0000a9b3

#घोषणा REG_A6XX_SP_CS_TEX_COUNT				0x0000a9ba

#घोषणा REG_A6XX_SP_FS_TEX_SAMP_LO				0x0000a9e0

#घोषणा REG_A6XX_SP_FS_TEX_SAMP_HI				0x0000a9e1

#घोषणा REG_A6XX_SP_CS_TEX_SAMP_LO				0x0000a9e2

#घोषणा REG_A6XX_SP_CS_TEX_SAMP_HI				0x0000a9e3

#घोषणा REG_A6XX_SP_FS_TEX_CONST_LO				0x0000a9e4

#घोषणा REG_A6XX_SP_FS_TEX_CONST_HI				0x0000a9e5

#घोषणा REG_A6XX_SP_CS_TEX_CONST_LO				0x0000a9e6

#घोषणा REG_A6XX_SP_CS_TEX_CONST_HI				0x0000a9e7

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_CS_BINDLESS_BASE(uपूर्णांक32_t i0) अणु वापस 0x0000a9e8 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_CS_BINDLESS_BASE_ADDR(uपूर्णांक32_t i0) अणु वापस 0x0000a9e8 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_FS_OUTPUT(uपूर्णांक32_t i0) अणु वापस 0x0000a98e + 0x1*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_FS_OUTPUT_REG(uपूर्णांक32_t i0) अणु वापस 0x0000a98e + 0x1*i0; पूर्ण
#घोषणा A6XX_SP_FS_OUTPUT_REG_REGID__MASK			0x000000ff
#घोषणा A6XX_SP_FS_OUTPUT_REG_REGID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_OUTPUT_REG_REGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_OUTPUT_REG_REGID__SHIFT) & A6XX_SP_FS_OUTPUT_REG_REGID__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_OUTPUT_REG_HALF_PRECISION			0x00000100

#घोषणा REG_A6XX_SP_CS_CTRL_REG0				0x0000a9b0
#घोषणा A6XX_SP_CS_CTRL_REG0_HALFREGFOOTPRINT__MASK		0x0000007e
#घोषणा A6XX_SP_CS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT		1
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_CS_CTRL_REG0_HALFREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_CS_CTRL_REG0_HALFREGFOOTPRINT__SHIFT) & A6XX_SP_CS_CTRL_REG0_HALFREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_CS_CTRL_REG0_FULLREGFOOTPRINT__MASK		0x00001f80
#घोषणा A6XX_SP_CS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT		7
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_CS_CTRL_REG0_FULLREGFOOTPRINT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_CS_CTRL_REG0_FULLREGFOOTPRINT__SHIFT) & A6XX_SP_CS_CTRL_REG0_FULLREGFOOTPRINT__MASK;
पूर्ण
#घोषणा A6XX_SP_CS_CTRL_REG0_BRANCHSTACK__MASK			0x000fc000
#घोषणा A6XX_SP_CS_CTRL_REG0_BRANCHSTACK__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_CS_CTRL_REG0_BRANCHSTACK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_CS_CTRL_REG0_BRANCHSTACK__SHIFT) & A6XX_SP_CS_CTRL_REG0_BRANCHSTACK__MASK;
पूर्ण
#घोषणा A6XX_SP_CS_CTRL_REG0_THREADSIZE__MASK			0x00100000
#घोषणा A6XX_SP_CS_CTRL_REG0_THREADSIZE__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_CS_CTRL_REG0_THREADSIZE(क्रमागत a3xx_thपढ़ोsize val)
अणु
	वापस ((val) << A6XX_SP_CS_CTRL_REG0_THREADSIZE__SHIFT) & A6XX_SP_CS_CTRL_REG0_THREADSIZE__MASK;
पूर्ण
#घोषणा A6XX_SP_CS_CTRL_REG0_VARYING				0x00400000
#घोषणा A6XX_SP_CS_CTRL_REG0_DIFF_FINE				0x00800000
#घोषणा A6XX_SP_CS_CTRL_REG0_PIXLODENABLE			0x04000000
#घोषणा A6XX_SP_CS_CTRL_REG0_MERGEDREGS				0x80000000

#घोषणा REG_A6XX_SP_CS_OBJ_START_LO				0x0000a9b4

#घोषणा REG_A6XX_SP_CS_OBJ_START_HI				0x0000a9b5

#घोषणा REG_A6XX_SP_CS_CONFIG					0x0000a9bb
#घोषणा A6XX_SP_CS_CONFIG_BINDLESS_TEX				0x00000001
#घोषणा A6XX_SP_CS_CONFIG_BINDLESS_SAMP				0x00000002
#घोषणा A6XX_SP_CS_CONFIG_BINDLESS_IBO				0x00000004
#घोषणा A6XX_SP_CS_CONFIG_BINDLESS_UBO				0x00000008
#घोषणा A6XX_SP_CS_CONFIG_ENABLED				0x00000100
#घोषणा A6XX_SP_CS_CONFIG_NTEX__MASK				0x0001fe00
#घोषणा A6XX_SP_CS_CONFIG_NTEX__SHIFT				9
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_CS_CONFIG_NTEX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_CS_CONFIG_NTEX__SHIFT) & A6XX_SP_CS_CONFIG_NTEX__MASK;
पूर्ण
#घोषणा A6XX_SP_CS_CONFIG_NSAMP__MASK				0x003e0000
#घोषणा A6XX_SP_CS_CONFIG_NSAMP__SHIFT				17
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_CS_CONFIG_NSAMP(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_CS_CONFIG_NSAMP__SHIFT) & A6XX_SP_CS_CONFIG_NSAMP__MASK;
पूर्ण
#घोषणा A6XX_SP_CS_CONFIG_NIBO__MASK				0x3fc00000
#घोषणा A6XX_SP_CS_CONFIG_NIBO__SHIFT				22
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_CS_CONFIG_NIBO(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_CS_CONFIG_NIBO__SHIFT) & A6XX_SP_CS_CONFIG_NIBO__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_CS_INSTRLEN					0x0000a9bc

#घोषणा REG_A6XX_SP_CS_IBO_LO					0x0000a9f2

#घोषणा REG_A6XX_SP_CS_IBO_HI					0x0000a9f3

#घोषणा REG_A6XX_SP_CS_IBO_COUNT				0x0000aa00

#घोषणा REG_A6XX_SP_UNKNOWN_AB00				0x0000ab00

#घोषणा REG_A6XX_SP_FS_CONFIG					0x0000ab04
#घोषणा A6XX_SP_FS_CONFIG_BINDLESS_TEX				0x00000001
#घोषणा A6XX_SP_FS_CONFIG_BINDLESS_SAMP				0x00000002
#घोषणा A6XX_SP_FS_CONFIG_BINDLESS_IBO				0x00000004
#घोषणा A6XX_SP_FS_CONFIG_BINDLESS_UBO				0x00000008
#घोषणा A6XX_SP_FS_CONFIG_ENABLED				0x00000100
#घोषणा A6XX_SP_FS_CONFIG_NTEX__MASK				0x0001fe00
#घोषणा A6XX_SP_FS_CONFIG_NTEX__SHIFT				9
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_CONFIG_NTEX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_CONFIG_NTEX__SHIFT) & A6XX_SP_FS_CONFIG_NTEX__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_CONFIG_NSAMP__MASK				0x003e0000
#घोषणा A6XX_SP_FS_CONFIG_NSAMP__SHIFT				17
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_CONFIG_NSAMP(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_CONFIG_NSAMP__SHIFT) & A6XX_SP_FS_CONFIG_NSAMP__MASK;
पूर्ण
#घोषणा A6XX_SP_FS_CONFIG_NIBO__MASK				0x3fc00000
#घोषणा A6XX_SP_FS_CONFIG_NIBO__SHIFT				22
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_FS_CONFIG_NIBO(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_FS_CONFIG_NIBO__SHIFT) & A6XX_SP_FS_CONFIG_NIBO__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_FS_INSTRLEN					0x0000ab05

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_BINDLESS_BASE(uपूर्णांक32_t i0) अणु वापस 0x0000ab10 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_SP_BINDLESS_BASE_ADDR(uपूर्णांक32_t i0) अणु वापस 0x0000ab10 + 0x2*i0; पूर्ण

#घोषणा REG_A6XX_SP_IBO_LO					0x0000ab1a

#घोषणा REG_A6XX_SP_IBO_HI					0x0000ab1b

#घोषणा REG_A6XX_SP_IBO_COUNT					0x0000ab20

#घोषणा REG_A6XX_SP_2D_DST_FORMAT				0x0000acc0
#घोषणा A6XX_SP_2D_DST_FORMAT_NORM				0x00000001
#घोषणा A6XX_SP_2D_DST_FORMAT_SINT				0x00000002
#घोषणा A6XX_SP_2D_DST_FORMAT_UINT				0x00000004
#घोषणा A6XX_SP_2D_DST_FORMAT_COLOR_FORMAT__MASK		0x000007f8
#घोषणा A6XX_SP_2D_DST_FORMAT_COLOR_FORMAT__SHIFT		3
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_2D_DST_FORMAT_COLOR_FORMAT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_SP_2D_DST_FORMAT_COLOR_FORMAT__SHIFT) & A6XX_SP_2D_DST_FORMAT_COLOR_FORMAT__MASK;
पूर्ण
#घोषणा A6XX_SP_2D_DST_FORMAT_SRGB				0x00000800
#घोषणा A6XX_SP_2D_DST_FORMAT_MASK__MASK			0x0000f000
#घोषणा A6XX_SP_2D_DST_FORMAT_MASK__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_2D_DST_FORMAT_MASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_2D_DST_FORMAT_MASK__SHIFT) & A6XX_SP_2D_DST_FORMAT_MASK__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_UNKNOWN_AE00				0x0000ae00

#घोषणा REG_A6XX_SP_UNKNOWN_AE03				0x0000ae03

#घोषणा REG_A6XX_SP_UNKNOWN_AE04				0x0000ae04

#घोषणा REG_A6XX_SP_UNKNOWN_AE0F				0x0000ae0f

#घोषणा REG_A6XX_SP_PS_TP_BORDER_COLOR_BASE_ADDR		0x0000b180

#घोषणा REG_A6XX_SP_UNKNOWN_B182				0x0000b182

#घोषणा REG_A6XX_SP_UNKNOWN_B183				0x0000b183

#घोषणा REG_A6XX_SP_TP_RAS_MSAA_CNTL				0x0000b300
#घोषणा A6XX_SP_TP_RAS_MSAA_CNTL_SAMPLES__MASK			0x00000003
#घोषणा A6XX_SP_TP_RAS_MSAA_CNTL_SAMPLES__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_RAS_MSAA_CNTL_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A6XX_SP_TP_RAS_MSAA_CNTL_SAMPLES__SHIFT) & A6XX_SP_TP_RAS_MSAA_CNTL_SAMPLES__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_TP_DEST_MSAA_CNTL				0x0000b301
#घोषणा A6XX_SP_TP_DEST_MSAA_CNTL_SAMPLES__MASK			0x00000003
#घोषणा A6XX_SP_TP_DEST_MSAA_CNTL_SAMPLES__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_DEST_MSAA_CNTL_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A6XX_SP_TP_DEST_MSAA_CNTL_SAMPLES__SHIFT) & A6XX_SP_TP_DEST_MSAA_CNTL_SAMPLES__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_DEST_MSAA_CNTL_MSAA_DISABLE			0x00000004

#घोषणा REG_A6XX_SP_TP_BORDER_COLOR_BASE_ADDR			0x0000b302

#घोषणा REG_A6XX_SP_TP_BORDER_COLOR_BASE_ADDR_LO		0x0000b302

#घोषणा REG_A6XX_SP_TP_BORDER_COLOR_BASE_ADDR_HI		0x0000b303

#घोषणा REG_A6XX_SP_TP_SAMPLE_CONFIG				0x0000b304
#घोषणा A6XX_SP_TP_SAMPLE_CONFIG_UNK0				0x00000001
#घोषणा A6XX_SP_TP_SAMPLE_CONFIG_LOCATION_ENABLE		0x00000002

#घोषणा REG_A6XX_SP_TP_SAMPLE_LOCATION_0			0x0000b305
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_0_X__MASK		0x0000000f
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_0_X__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_0_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_0_X__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_0_X__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_0_Y__MASK		0x000000f0
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_0_Y__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_0_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_0_Y__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_0_Y__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_1_X__MASK		0x00000f00
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_1_X__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_1_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_1_X__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_1_X__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_1_Y__MASK		0x0000f000
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_1_Y__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_1_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_1_Y__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_1_Y__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_2_X__MASK		0x000f0000
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_2_X__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_2_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_2_X__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_2_X__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_2_Y__MASK		0x00f00000
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_2_Y__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_2_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_2_Y__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_2_Y__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_3_X__MASK		0x0f000000
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_3_X__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_3_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_3_X__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_3_X__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_3_Y__MASK		0xf0000000
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_3_Y__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_3_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_3_Y__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_0_SAMPLE_3_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_TP_SAMPLE_LOCATION_1			0x0000b306
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_0_X__MASK		0x0000000f
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_0_X__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_0_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_0_X__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_0_X__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_0_Y__MASK		0x000000f0
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_0_Y__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_0_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_0_Y__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_0_Y__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_1_X__MASK		0x00000f00
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_1_X__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_1_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_1_X__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_1_X__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_1_Y__MASK		0x0000f000
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_1_Y__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_1_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_1_Y__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_1_Y__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_2_X__MASK		0x000f0000
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_2_X__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_2_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_2_X__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_2_X__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_2_Y__MASK		0x00f00000
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_2_Y__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_2_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_2_Y__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_2_Y__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_3_X__MASK		0x0f000000
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_3_X__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_3_X(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_3_X__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_3_X__MASK;
पूर्ण
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_3_Y__MASK		0xf0000000
#घोषणा A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_3_Y__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_3_Y(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 1.0))) << A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_3_Y__SHIFT) & A6XX_SP_TP_SAMPLE_LOCATION_1_SAMPLE_3_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_TP_UNKNOWN_B309				0x0000b309

#घोषणा REG_A6XX_SP_PS_2D_SRC_INFO				0x0000b4c0
#घोषणा A6XX_SP_PS_2D_SRC_INFO_COLOR_FORMAT__MASK		0x000000ff
#घोषणा A6XX_SP_PS_2D_SRC_INFO_COLOR_FORMAT__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_PS_2D_SRC_INFO_COLOR_FORMAT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_SP_PS_2D_SRC_INFO_COLOR_FORMAT__SHIFT) & A6XX_SP_PS_2D_SRC_INFO_COLOR_FORMAT__MASK;
पूर्ण
#घोषणा A6XX_SP_PS_2D_SRC_INFO_TILE_MODE__MASK			0x00000300
#घोषणा A6XX_SP_PS_2D_SRC_INFO_TILE_MODE__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_PS_2D_SRC_INFO_TILE_MODE(क्रमागत a6xx_tile_mode val)
अणु
	वापस ((val) << A6XX_SP_PS_2D_SRC_INFO_TILE_MODE__SHIFT) & A6XX_SP_PS_2D_SRC_INFO_TILE_MODE__MASK;
पूर्ण
#घोषणा A6XX_SP_PS_2D_SRC_INFO_COLOR_SWAP__MASK			0x00000c00
#घोषणा A6XX_SP_PS_2D_SRC_INFO_COLOR_SWAP__SHIFT		10
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_PS_2D_SRC_INFO_COLOR_SWAP(क्रमागत a3xx_color_swap val)
अणु
	वापस ((val) << A6XX_SP_PS_2D_SRC_INFO_COLOR_SWAP__SHIFT) & A6XX_SP_PS_2D_SRC_INFO_COLOR_SWAP__MASK;
पूर्ण
#घोषणा A6XX_SP_PS_2D_SRC_INFO_FLAGS				0x00001000
#घोषणा A6XX_SP_PS_2D_SRC_INFO_SRGB				0x00002000
#घोषणा A6XX_SP_PS_2D_SRC_INFO_SAMPLES__MASK			0x0000c000
#घोषणा A6XX_SP_PS_2D_SRC_INFO_SAMPLES__SHIFT			14
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_PS_2D_SRC_INFO_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A6XX_SP_PS_2D_SRC_INFO_SAMPLES__SHIFT) & A6XX_SP_PS_2D_SRC_INFO_SAMPLES__MASK;
पूर्ण
#घोषणा A6XX_SP_PS_2D_SRC_INFO_FILTER				0x00010000
#घोषणा A6XX_SP_PS_2D_SRC_INFO_SAMPLES_AVERAGE			0x00040000
#घोषणा A6XX_SP_PS_2D_SRC_INFO_UNK20				0x00100000
#घोषणा A6XX_SP_PS_2D_SRC_INFO_UNK22				0x00400000

#घोषणा REG_A6XX_SP_PS_2D_SRC_SIZE				0x0000b4c1
#घोषणा A6XX_SP_PS_2D_SRC_SIZE_WIDTH__MASK			0x00007fff
#घोषणा A6XX_SP_PS_2D_SRC_SIZE_WIDTH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_PS_2D_SRC_SIZE_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_PS_2D_SRC_SIZE_WIDTH__SHIFT) & A6XX_SP_PS_2D_SRC_SIZE_WIDTH__MASK;
पूर्ण
#घोषणा A6XX_SP_PS_2D_SRC_SIZE_HEIGHT__MASK			0x3fff8000
#घोषणा A6XX_SP_PS_2D_SRC_SIZE_HEIGHT__SHIFT			15
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_PS_2D_SRC_SIZE_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_SP_PS_2D_SRC_SIZE_HEIGHT__SHIFT) & A6XX_SP_PS_2D_SRC_SIZE_HEIGHT__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_PS_2D_SRC_LO				0x0000b4c2

#घोषणा REG_A6XX_SP_PS_2D_SRC_HI				0x0000b4c3

#घोषणा REG_A6XX_SP_PS_2D_SRC					0x0000b4c2

#घोषणा REG_A6XX_SP_PS_2D_SRC_PITCH				0x0000b4c4
#घोषणा A6XX_SP_PS_2D_SRC_PITCH_PITCH__MASK			0x01fffe00
#घोषणा A6XX_SP_PS_2D_SRC_PITCH_PITCH__SHIFT			9
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_PS_2D_SRC_PITCH_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_SP_PS_2D_SRC_PITCH_PITCH__SHIFT) & A6XX_SP_PS_2D_SRC_PITCH_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_PS_2D_SRC_FLAGS_LO				0x0000b4ca

#घोषणा REG_A6XX_SP_PS_2D_SRC_FLAGS_HI				0x0000b4cb

#घोषणा REG_A6XX_SP_PS_2D_SRC_FLAGS				0x0000b4ca

#घोषणा REG_A6XX_SP_PS_2D_SRC_FLAGS_PITCH			0x0000b4cc
#घोषणा A6XX_SP_PS_2D_SRC_FLAGS_PITCH_PITCH__MASK		0x000007ff
#घोषणा A6XX_SP_PS_2D_SRC_FLAGS_PITCH_PITCH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_PS_2D_SRC_FLAGS_PITCH_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_SP_PS_2D_SRC_FLAGS_PITCH_PITCH__SHIFT) & A6XX_SP_PS_2D_SRC_FLAGS_PITCH_PITCH__MASK;
पूर्ण
#घोषणा A6XX_SP_PS_2D_SRC_FLAGS_PITCH_ARRAY_PITCH__MASK		0x003ff800
#घोषणा A6XX_SP_PS_2D_SRC_FLAGS_PITCH_ARRAY_PITCH__SHIFT	11
अटल अंतरभूत uपूर्णांक32_t A6XX_SP_PS_2D_SRC_FLAGS_PITCH_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 7) << A6XX_SP_PS_2D_SRC_FLAGS_PITCH_ARRAY_PITCH__SHIFT) & A6XX_SP_PS_2D_SRC_FLAGS_PITCH_ARRAY_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_SP_UNKNOWN_B600				0x0000b600

#घोषणा REG_A6XX_SP_UNKNOWN_B605				0x0000b605

#घोषणा REG_A6XX_HLSQ_VS_CNTL					0x0000b800
#घोषणा A6XX_HLSQ_VS_CNTL_CONSTLEN__MASK			0x000000ff
#घोषणा A6XX_HLSQ_VS_CNTL_CONSTLEN__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_VS_CNTL_CONSTLEN(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_HLSQ_VS_CNTL_CONSTLEN__SHIFT) & A6XX_HLSQ_VS_CNTL_CONSTLEN__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_VS_CNTL_ENABLED				0x00000100

#घोषणा REG_A6XX_HLSQ_HS_CNTL					0x0000b801
#घोषणा A6XX_HLSQ_HS_CNTL_CONSTLEN__MASK			0x000000ff
#घोषणा A6XX_HLSQ_HS_CNTL_CONSTLEN__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_HS_CNTL_CONSTLEN(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_HLSQ_HS_CNTL_CONSTLEN__SHIFT) & A6XX_HLSQ_HS_CNTL_CONSTLEN__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_HS_CNTL_ENABLED				0x00000100

#घोषणा REG_A6XX_HLSQ_DS_CNTL					0x0000b802
#घोषणा A6XX_HLSQ_DS_CNTL_CONSTLEN__MASK			0x000000ff
#घोषणा A6XX_HLSQ_DS_CNTL_CONSTLEN__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_DS_CNTL_CONSTLEN(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_HLSQ_DS_CNTL_CONSTLEN__SHIFT) & A6XX_HLSQ_DS_CNTL_CONSTLEN__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_DS_CNTL_ENABLED				0x00000100

#घोषणा REG_A6XX_HLSQ_GS_CNTL					0x0000b803
#घोषणा A6XX_HLSQ_GS_CNTL_CONSTLEN__MASK			0x000000ff
#घोषणा A6XX_HLSQ_GS_CNTL_CONSTLEN__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_GS_CNTL_CONSTLEN(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_HLSQ_GS_CNTL_CONSTLEN__SHIFT) & A6XX_HLSQ_GS_CNTL_CONSTLEN__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_GS_CNTL_ENABLED				0x00000100

#घोषणा REG_A6XX_HLSQ_LOAD_STATE_GEOM_CMD			0x0000b820

#घोषणा REG_A6XX_HLSQ_LOAD_STATE_GEOM_EXT_SRC_ADDR		0x0000b821

#घोषणा REG_A6XX_HLSQ_LOAD_STATE_GEOM_DATA			0x0000b823

#घोषणा REG_A6XX_HLSQ_UNKNOWN_B980				0x0000b980

#घोषणा REG_A6XX_HLSQ_CONTROL_1_REG				0x0000b982

#घोषणा REG_A6XX_HLSQ_CONTROL_2_REG				0x0000b983
#घोषणा A6XX_HLSQ_CONTROL_2_REG_FACEREGID__MASK			0x000000ff
#घोषणा A6XX_HLSQ_CONTROL_2_REG_FACEREGID__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_2_REG_FACEREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_2_REG_FACEREGID__SHIFT) & A6XX_HLSQ_CONTROL_2_REG_FACEREGID__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CONTROL_2_REG_SAMPLEID__MASK			0x0000ff00
#घोषणा A6XX_HLSQ_CONTROL_2_REG_SAMPLEID__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_2_REG_SAMPLEID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_2_REG_SAMPLEID__SHIFT) & A6XX_HLSQ_CONTROL_2_REG_SAMPLEID__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CONTROL_2_REG_SAMPLEMASK__MASK		0x00ff0000
#घोषणा A6XX_HLSQ_CONTROL_2_REG_SAMPLEMASK__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_2_REG_SAMPLEMASK(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_2_REG_SAMPLEMASK__SHIFT) & A6XX_HLSQ_CONTROL_2_REG_SAMPLEMASK__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CONTROL_2_REG_SIZE__MASK			0xff000000
#घोषणा A6XX_HLSQ_CONTROL_2_REG_SIZE__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_2_REG_SIZE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_2_REG_SIZE__SHIFT) & A6XX_HLSQ_CONTROL_2_REG_SIZE__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_CONTROL_3_REG				0x0000b984
#घोषणा A6XX_HLSQ_CONTROL_3_REG_IJ_PERSP_PIXEL__MASK		0x000000ff
#घोषणा A6XX_HLSQ_CONTROL_3_REG_IJ_PERSP_PIXEL__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_3_REG_IJ_PERSP_PIXEL(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_3_REG_IJ_PERSP_PIXEL__SHIFT) & A6XX_HLSQ_CONTROL_3_REG_IJ_PERSP_PIXEL__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CONTROL_3_REG_IJ_LINEAR_PIXEL__MASK		0x0000ff00
#घोषणा A6XX_HLSQ_CONTROL_3_REG_IJ_LINEAR_PIXEL__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_3_REG_IJ_LINEAR_PIXEL(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_3_REG_IJ_LINEAR_PIXEL__SHIFT) & A6XX_HLSQ_CONTROL_3_REG_IJ_LINEAR_PIXEL__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CONTROL_3_REG_IJ_PERSP_CENTROID__MASK		0x00ff0000
#घोषणा A6XX_HLSQ_CONTROL_3_REG_IJ_PERSP_CENTROID__SHIFT	16
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_3_REG_IJ_PERSP_CENTROID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_3_REG_IJ_PERSP_CENTROID__SHIFT) & A6XX_HLSQ_CONTROL_3_REG_IJ_PERSP_CENTROID__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CONTROL_3_REG_IJ_LINEAR_CENTROID__MASK	0xff000000
#घोषणा A6XX_HLSQ_CONTROL_3_REG_IJ_LINEAR_CENTROID__SHIFT	24
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_3_REG_IJ_LINEAR_CENTROID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_3_REG_IJ_LINEAR_CENTROID__SHIFT) & A6XX_HLSQ_CONTROL_3_REG_IJ_LINEAR_CENTROID__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_CONTROL_4_REG				0x0000b985
#घोषणा A6XX_HLSQ_CONTROL_4_REG_IJ_PERSP_SAMPLE__MASK		0x000000ff
#घोषणा A6XX_HLSQ_CONTROL_4_REG_IJ_PERSP_SAMPLE__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_4_REG_IJ_PERSP_SAMPLE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_4_REG_IJ_PERSP_SAMPLE__SHIFT) & A6XX_HLSQ_CONTROL_4_REG_IJ_PERSP_SAMPLE__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CONTROL_4_REG_IJ_LINEAR_SAMPLE__MASK		0x0000ff00
#घोषणा A6XX_HLSQ_CONTROL_4_REG_IJ_LINEAR_SAMPLE__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_4_REG_IJ_LINEAR_SAMPLE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_4_REG_IJ_LINEAR_SAMPLE__SHIFT) & A6XX_HLSQ_CONTROL_4_REG_IJ_LINEAR_SAMPLE__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CONTROL_4_REG_XYCOORDREGID__MASK		0x00ff0000
#घोषणा A6XX_HLSQ_CONTROL_4_REG_XYCOORDREGID__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_4_REG_XYCOORDREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_4_REG_XYCOORDREGID__SHIFT) & A6XX_HLSQ_CONTROL_4_REG_XYCOORDREGID__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CONTROL_4_REG_ZWCOORDREGID__MASK		0xff000000
#घोषणा A6XX_HLSQ_CONTROL_4_REG_ZWCOORDREGID__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CONTROL_4_REG_ZWCOORDREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CONTROL_4_REG_ZWCOORDREGID__SHIFT) & A6XX_HLSQ_CONTROL_4_REG_ZWCOORDREGID__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_CONTROL_5_REG				0x0000b986

#घोषणा REG_A6XX_HLSQ_CS_CNTL					0x0000b987
#घोषणा A6XX_HLSQ_CS_CNTL_CONSTLEN__MASK			0x000000ff
#घोषणा A6XX_HLSQ_CS_CNTL_CONSTLEN__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_CNTL_CONSTLEN(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_HLSQ_CS_CNTL_CONSTLEN__SHIFT) & A6XX_HLSQ_CS_CNTL_CONSTLEN__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CS_CNTL_ENABLED				0x00000100

#घोषणा REG_A6XX_HLSQ_CS_NDRANGE_0				0x0000b990
#घोषणा A6XX_HLSQ_CS_NDRANGE_0_KERNELDIM__MASK			0x00000003
#घोषणा A6XX_HLSQ_CS_NDRANGE_0_KERNELDIM__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_NDRANGE_0_KERNELDIM(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_NDRANGE_0_KERNELDIM__SHIFT) & A6XX_HLSQ_CS_NDRANGE_0_KERNELDIM__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEX__MASK			0x00000ffc
#घोषणा A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEX__SHIFT		2
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEX__SHIFT) & A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEX__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEY__MASK			0x003ff000
#घोषणा A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEY__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEY(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEY__SHIFT) & A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEY__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEZ__MASK			0xffc00000
#घोषणा A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEZ__SHIFT		22
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEZ(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEZ__SHIFT) & A6XX_HLSQ_CS_NDRANGE_0_LOCALSIZEZ__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_CS_NDRANGE_1				0x0000b991
#घोषणा A6XX_HLSQ_CS_NDRANGE_1_GLOBALSIZE_X__MASK		0xffffffff
#घोषणा A6XX_HLSQ_CS_NDRANGE_1_GLOBALSIZE_X__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_NDRANGE_1_GLOBALSIZE_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_NDRANGE_1_GLOBALSIZE_X__SHIFT) & A6XX_HLSQ_CS_NDRANGE_1_GLOBALSIZE_X__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_CS_NDRANGE_2				0x0000b992
#घोषणा A6XX_HLSQ_CS_NDRANGE_2_GLOBALOFF_X__MASK		0xffffffff
#घोषणा A6XX_HLSQ_CS_NDRANGE_2_GLOBALOFF_X__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_NDRANGE_2_GLOBALOFF_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_NDRANGE_2_GLOBALOFF_X__SHIFT) & A6XX_HLSQ_CS_NDRANGE_2_GLOBALOFF_X__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_CS_NDRANGE_3				0x0000b993
#घोषणा A6XX_HLSQ_CS_NDRANGE_3_GLOBALSIZE_Y__MASK		0xffffffff
#घोषणा A6XX_HLSQ_CS_NDRANGE_3_GLOBALSIZE_Y__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_NDRANGE_3_GLOBALSIZE_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_NDRANGE_3_GLOBALSIZE_Y__SHIFT) & A6XX_HLSQ_CS_NDRANGE_3_GLOBALSIZE_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_CS_NDRANGE_4				0x0000b994
#घोषणा A6XX_HLSQ_CS_NDRANGE_4_GLOBALOFF_Y__MASK		0xffffffff
#घोषणा A6XX_HLSQ_CS_NDRANGE_4_GLOBALOFF_Y__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_NDRANGE_4_GLOBALOFF_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_NDRANGE_4_GLOBALOFF_Y__SHIFT) & A6XX_HLSQ_CS_NDRANGE_4_GLOBALOFF_Y__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_CS_NDRANGE_5				0x0000b995
#घोषणा A6XX_HLSQ_CS_NDRANGE_5_GLOBALSIZE_Z__MASK		0xffffffff
#घोषणा A6XX_HLSQ_CS_NDRANGE_5_GLOBALSIZE_Z__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_NDRANGE_5_GLOBALSIZE_Z(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_NDRANGE_5_GLOBALSIZE_Z__SHIFT) & A6XX_HLSQ_CS_NDRANGE_5_GLOBALSIZE_Z__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_CS_NDRANGE_6				0x0000b996
#घोषणा A6XX_HLSQ_CS_NDRANGE_6_GLOBALOFF_Z__MASK		0xffffffff
#घोषणा A6XX_HLSQ_CS_NDRANGE_6_GLOBALOFF_Z__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_NDRANGE_6_GLOBALOFF_Z(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_NDRANGE_6_GLOBALOFF_Z__SHIFT) & A6XX_HLSQ_CS_NDRANGE_6_GLOBALOFF_Z__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_CS_CNTL_0					0x0000b997
#घोषणा A6XX_HLSQ_CS_CNTL_0_WGIDCONSTID__MASK			0x000000ff
#घोषणा A6XX_HLSQ_CS_CNTL_0_WGIDCONSTID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_CNTL_0_WGIDCONSTID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_CNTL_0_WGIDCONSTID__SHIFT) & A6XX_HLSQ_CS_CNTL_0_WGIDCONSTID__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CS_CNTL_0_UNK0__MASK				0x0000ff00
#घोषणा A6XX_HLSQ_CS_CNTL_0_UNK0__SHIFT				8
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_CNTL_0_UNK0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_CNTL_0_UNK0__SHIFT) & A6XX_HLSQ_CS_CNTL_0_UNK0__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CS_CNTL_0_UNK1__MASK				0x00ff0000
#घोषणा A6XX_HLSQ_CS_CNTL_0_UNK1__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_CNTL_0_UNK1(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_CNTL_0_UNK1__SHIFT) & A6XX_HLSQ_CS_CNTL_0_UNK1__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_CS_CNTL_0_LOCALIDREGID__MASK			0xff000000
#घोषणा A6XX_HLSQ_CS_CNTL_0_LOCALIDREGID__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_CS_CNTL_0_LOCALIDREGID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_CS_CNTL_0_LOCALIDREGID__SHIFT) & A6XX_HLSQ_CS_CNTL_0_LOCALIDREGID__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_CS_UNKNOWN_B998				0x0000b998

#घोषणा REG_A6XX_HLSQ_CS_KERNEL_GROUP_X				0x0000b999

#घोषणा REG_A6XX_HLSQ_CS_KERNEL_GROUP_Y				0x0000b99a

#घोषणा REG_A6XX_HLSQ_CS_KERNEL_GROUP_Z				0x0000b99b

#घोषणा REG_A6XX_HLSQ_LOAD_STATE_FRAG_CMD			0x0000b9a0

#घोषणा REG_A6XX_HLSQ_LOAD_STATE_FRAG_EXT_SRC_ADDR		0x0000b9a1

#घोषणा REG_A6XX_HLSQ_LOAD_STATE_FRAG_DATA			0x0000b9a3

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_HLSQ_CS_BINDLESS_BASE(uपूर्णांक32_t i0) अणु वापस 0x0000b9c0 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_HLSQ_CS_BINDLESS_BASE_ADDR(uपूर्णांक32_t i0) अणु वापस 0x0000b9c0 + 0x2*i0; पूर्ण

#घोषणा REG_A6XX_HLSQ_DRAW_CMD					0x0000bb00
#घोषणा A6XX_HLSQ_DRAW_CMD_STATE_ID__MASK			0x000000ff
#घोषणा A6XX_HLSQ_DRAW_CMD_STATE_ID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_DRAW_CMD_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_DRAW_CMD_STATE_ID__SHIFT) & A6XX_HLSQ_DRAW_CMD_STATE_ID__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_DISPATCH_CMD				0x0000bb01
#घोषणा A6XX_HLSQ_DISPATCH_CMD_STATE_ID__MASK			0x000000ff
#घोषणा A6XX_HLSQ_DISPATCH_CMD_STATE_ID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_DISPATCH_CMD_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_DISPATCH_CMD_STATE_ID__SHIFT) & A6XX_HLSQ_DISPATCH_CMD_STATE_ID__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_EVENT_CMD					0x0000bb02
#घोषणा A6XX_HLSQ_EVENT_CMD_STATE_ID__MASK			0x00ff0000
#घोषणा A6XX_HLSQ_EVENT_CMD_STATE_ID__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_EVENT_CMD_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_EVENT_CMD_STATE_ID__SHIFT) & A6XX_HLSQ_EVENT_CMD_STATE_ID__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_EVENT_CMD_EVENT__MASK				0x0000007f
#घोषणा A6XX_HLSQ_EVENT_CMD_EVENT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_EVENT_CMD_EVENT(क्रमागत vgt_event_type val)
अणु
	वापस ((val) << A6XX_HLSQ_EVENT_CMD_EVENT__SHIFT) & A6XX_HLSQ_EVENT_CMD_EVENT__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_INVALIDATE_CMD				0x0000bb08
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_VS_STATE			0x00000001
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_HS_STATE			0x00000002
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_DS_STATE			0x00000004
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_GS_STATE			0x00000008
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_FS_STATE			0x00000010
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_CS_STATE			0x00000020
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_CS_IBO				0x00000040
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_GFX_IBO			0x00000080
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_CS_SHARED_CONST		0x00080000
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_GFX_SHARED_CONST		0x00000100
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_CS_BINDLESS__MASK		0x00003e00
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_CS_BINDLESS__SHIFT		9
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_INVALIDATE_CMD_CS_BINDLESS(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_INVALIDATE_CMD_CS_BINDLESS__SHIFT) & A6XX_HLSQ_INVALIDATE_CMD_CS_BINDLESS__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_GFX_BINDLESS__MASK		0x0007c000
#घोषणा A6XX_HLSQ_INVALIDATE_CMD_GFX_BINDLESS__SHIFT		14
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_INVALIDATE_CMD_GFX_BINDLESS(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_INVALIDATE_CMD_GFX_BINDLESS__SHIFT) & A6XX_HLSQ_INVALIDATE_CMD_GFX_BINDLESS__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_FS_CNTL					0x0000bb10
#घोषणा A6XX_HLSQ_FS_CNTL_CONSTLEN__MASK			0x000000ff
#घोषणा A6XX_HLSQ_FS_CNTL_CONSTLEN__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_FS_CNTL_CONSTLEN(uपूर्णांक32_t val)
अणु
	वापस ((val >> 2) << A6XX_HLSQ_FS_CNTL_CONSTLEN__SHIFT) & A6XX_HLSQ_FS_CNTL_CONSTLEN__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_FS_CNTL_ENABLED				0x00000100

#घोषणा REG_A6XX_HLSQ_SHARED_CONSTS				0x0000bb11
#घोषणा A6XX_HLSQ_SHARED_CONSTS_ENABLE				0x00000001

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_HLSQ_BINDLESS_BASE(uपूर्णांक32_t i0) अणु वापस 0x0000bb20 + 0x2*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_A6XX_HLSQ_BINDLESS_BASE_ADDR(uपूर्णांक32_t i0) अणु वापस 0x0000bb20 + 0x2*i0; पूर्ण

#घोषणा REG_A6XX_HLSQ_2D_EVENT_CMD				0x0000bd80
#घोषणा A6XX_HLSQ_2D_EVENT_CMD_STATE_ID__MASK			0x0000ff00
#घोषणा A6XX_HLSQ_2D_EVENT_CMD_STATE_ID__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_2D_EVENT_CMD_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_HLSQ_2D_EVENT_CMD_STATE_ID__SHIFT) & A6XX_HLSQ_2D_EVENT_CMD_STATE_ID__MASK;
पूर्ण
#घोषणा A6XX_HLSQ_2D_EVENT_CMD_EVENT__MASK			0x0000007f
#घोषणा A6XX_HLSQ_2D_EVENT_CMD_EVENT__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_HLSQ_2D_EVENT_CMD_EVENT(क्रमागत vgt_event_type val)
अणु
	वापस ((val) << A6XX_HLSQ_2D_EVENT_CMD_EVENT__SHIFT) & A6XX_HLSQ_2D_EVENT_CMD_EVENT__MASK;
पूर्ण

#घोषणा REG_A6XX_HLSQ_UNKNOWN_BE00				0x0000be00

#घोषणा REG_A6XX_HLSQ_UNKNOWN_BE01				0x0000be01

#घोषणा REG_A6XX_HLSQ_UNKNOWN_BE04				0x0000be04

#घोषणा REG_A6XX_CP_EVENT_START					0x0000d600
#घोषणा A6XX_CP_EVENT_START_STATE_ID__MASK			0x000000ff
#घोषणा A6XX_CP_EVENT_START_STATE_ID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_EVENT_START_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CP_EVENT_START_STATE_ID__SHIFT) & A6XX_CP_EVENT_START_STATE_ID__MASK;
पूर्ण

#घोषणा REG_A6XX_CP_EVENT_END					0x0000d601
#घोषणा A6XX_CP_EVENT_END_STATE_ID__MASK			0x000000ff
#घोषणा A6XX_CP_EVENT_END_STATE_ID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_EVENT_END_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CP_EVENT_END_STATE_ID__SHIFT) & A6XX_CP_EVENT_END_STATE_ID__MASK;
पूर्ण

#घोषणा REG_A6XX_CP_2D_EVENT_START				0x0000d700
#घोषणा A6XX_CP_2D_EVENT_START_STATE_ID__MASK			0x000000ff
#घोषणा A6XX_CP_2D_EVENT_START_STATE_ID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_2D_EVENT_START_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CP_2D_EVENT_START_STATE_ID__SHIFT) & A6XX_CP_2D_EVENT_START_STATE_ID__MASK;
पूर्ण

#घोषणा REG_A6XX_CP_2D_EVENT_END				0x0000d701
#घोषणा A6XX_CP_2D_EVENT_END_STATE_ID__MASK			0x000000ff
#घोषणा A6XX_CP_2D_EVENT_END_STATE_ID__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_CP_2D_EVENT_END_STATE_ID(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CP_2D_EVENT_END_STATE_ID__SHIFT) & A6XX_CP_2D_EVENT_END_STATE_ID__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_SAMP_0					0x00000000
#घोषणा A6XX_TEX_SAMP_0_MIPFILTER_LINEAR_NEAR			0x00000001
#घोषणा A6XX_TEX_SAMP_0_XY_MAG__MASK				0x00000006
#घोषणा A6XX_TEX_SAMP_0_XY_MAG__SHIFT				1
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_0_XY_MAG(क्रमागत a6xx_tex_filter val)
अणु
	वापस ((val) << A6XX_TEX_SAMP_0_XY_MAG__SHIFT) & A6XX_TEX_SAMP_0_XY_MAG__MASK;
पूर्ण
#घोषणा A6XX_TEX_SAMP_0_XY_MIN__MASK				0x00000018
#घोषणा A6XX_TEX_SAMP_0_XY_MIN__SHIFT				3
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_0_XY_MIN(क्रमागत a6xx_tex_filter val)
अणु
	वापस ((val) << A6XX_TEX_SAMP_0_XY_MIN__SHIFT) & A6XX_TEX_SAMP_0_XY_MIN__MASK;
पूर्ण
#घोषणा A6XX_TEX_SAMP_0_WRAP_S__MASK				0x000000e0
#घोषणा A6XX_TEX_SAMP_0_WRAP_S__SHIFT				5
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_0_WRAP_S(क्रमागत a6xx_tex_clamp val)
अणु
	वापस ((val) << A6XX_TEX_SAMP_0_WRAP_S__SHIFT) & A6XX_TEX_SAMP_0_WRAP_S__MASK;
पूर्ण
#घोषणा A6XX_TEX_SAMP_0_WRAP_T__MASK				0x00000700
#घोषणा A6XX_TEX_SAMP_0_WRAP_T__SHIFT				8
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_0_WRAP_T(क्रमागत a6xx_tex_clamp val)
अणु
	वापस ((val) << A6XX_TEX_SAMP_0_WRAP_T__SHIFT) & A6XX_TEX_SAMP_0_WRAP_T__MASK;
पूर्ण
#घोषणा A6XX_TEX_SAMP_0_WRAP_R__MASK				0x00003800
#घोषणा A6XX_TEX_SAMP_0_WRAP_R__SHIFT				11
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_0_WRAP_R(क्रमागत a6xx_tex_clamp val)
अणु
	वापस ((val) << A6XX_TEX_SAMP_0_WRAP_R__SHIFT) & A6XX_TEX_SAMP_0_WRAP_R__MASK;
पूर्ण
#घोषणा A6XX_TEX_SAMP_0_ANISO__MASK				0x0001c000
#घोषणा A6XX_TEX_SAMP_0_ANISO__SHIFT				14
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_0_ANISO(क्रमागत a6xx_tex_aniso val)
अणु
	वापस ((val) << A6XX_TEX_SAMP_0_ANISO__SHIFT) & A6XX_TEX_SAMP_0_ANISO__MASK;
पूर्ण
#घोषणा A6XX_TEX_SAMP_0_LOD_BIAS__MASK				0xfff80000
#घोषणा A6XX_TEX_SAMP_0_LOD_BIAS__SHIFT				19
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_0_LOD_BIAS(भग्न val)
अणु
	वापस ((((पूर्णांक32_t)(val * 256.0))) << A6XX_TEX_SAMP_0_LOD_BIAS__SHIFT) & A6XX_TEX_SAMP_0_LOD_BIAS__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_SAMP_1					0x00000001
#घोषणा A6XX_TEX_SAMP_1_UNK0					0x00000001
#घोषणा A6XX_TEX_SAMP_1_COMPARE_FUNC__MASK			0x0000000e
#घोषणा A6XX_TEX_SAMP_1_COMPARE_FUNC__SHIFT			1
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_1_COMPARE_FUNC(क्रमागत adreno_compare_func val)
अणु
	वापस ((val) << A6XX_TEX_SAMP_1_COMPARE_FUNC__SHIFT) & A6XX_TEX_SAMP_1_COMPARE_FUNC__MASK;
पूर्ण
#घोषणा A6XX_TEX_SAMP_1_CUBEMAPSEAMLESSFILTOFF			0x00000010
#घोषणा A6XX_TEX_SAMP_1_UNNORM_COORDS				0x00000020
#घोषणा A6XX_TEX_SAMP_1_MIPFILTER_LINEAR_FAR			0x00000040
#घोषणा A6XX_TEX_SAMP_1_MAX_LOD__MASK				0x000fff00
#घोषणा A6XX_TEX_SAMP_1_MAX_LOD__SHIFT				8
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_1_MAX_LOD(भग्न val)
अणु
	वापस ((((uपूर्णांक32_t)(val * 256.0))) << A6XX_TEX_SAMP_1_MAX_LOD__SHIFT) & A6XX_TEX_SAMP_1_MAX_LOD__MASK;
पूर्ण
#घोषणा A6XX_TEX_SAMP_1_MIN_LOD__MASK				0xfff00000
#घोषणा A6XX_TEX_SAMP_1_MIN_LOD__SHIFT				20
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_1_MIN_LOD(भग्न val)
अणु
	वापस ((((uपूर्णांक32_t)(val * 256.0))) << A6XX_TEX_SAMP_1_MIN_LOD__SHIFT) & A6XX_TEX_SAMP_1_MIN_LOD__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_SAMP_2					0x00000002
#घोषणा A6XX_TEX_SAMP_2_REDUCTION_MODE__MASK			0x00000003
#घोषणा A6XX_TEX_SAMP_2_REDUCTION_MODE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_2_REDUCTION_MODE(क्रमागत a6xx_reduction_mode val)
अणु
	वापस ((val) << A6XX_TEX_SAMP_2_REDUCTION_MODE__SHIFT) & A6XX_TEX_SAMP_2_REDUCTION_MODE__MASK;
पूर्ण
#घोषणा A6XX_TEX_SAMP_2_CHROMA_LINEAR				0x00000020
#घोषणा A6XX_TEX_SAMP_2_BCOLOR_OFFSET__MASK			0xffffff80
#घोषणा A6XX_TEX_SAMP_2_BCOLOR_OFFSET__SHIFT			7
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_SAMP_2_BCOLOR_OFFSET(uपूर्णांक32_t val)
अणु
	वापस ((val >> 7) << A6XX_TEX_SAMP_2_BCOLOR_OFFSET__SHIFT) & A6XX_TEX_SAMP_2_BCOLOR_OFFSET__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_SAMP_3					0x00000003

#घोषणा REG_A6XX_TEX_CONST_0					0x00000000
#घोषणा A6XX_TEX_CONST_0_TILE_MODE__MASK			0x00000003
#घोषणा A6XX_TEX_CONST_0_TILE_MODE__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_0_TILE_MODE(क्रमागत a6xx_tile_mode val)
अणु
	वापस ((val) << A6XX_TEX_CONST_0_TILE_MODE__SHIFT) & A6XX_TEX_CONST_0_TILE_MODE__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_0_SRGB					0x00000004
#घोषणा A6XX_TEX_CONST_0_SWIZ_X__MASK				0x00000070
#घोषणा A6XX_TEX_CONST_0_SWIZ_X__SHIFT				4
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_0_SWIZ_X(क्रमागत a6xx_tex_swiz val)
अणु
	वापस ((val) << A6XX_TEX_CONST_0_SWIZ_X__SHIFT) & A6XX_TEX_CONST_0_SWIZ_X__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_0_SWIZ_Y__MASK				0x00000380
#घोषणा A6XX_TEX_CONST_0_SWIZ_Y__SHIFT				7
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_0_SWIZ_Y(क्रमागत a6xx_tex_swiz val)
अणु
	वापस ((val) << A6XX_TEX_CONST_0_SWIZ_Y__SHIFT) & A6XX_TEX_CONST_0_SWIZ_Y__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_0_SWIZ_Z__MASK				0x00001c00
#घोषणा A6XX_TEX_CONST_0_SWIZ_Z__SHIFT				10
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_0_SWIZ_Z(क्रमागत a6xx_tex_swiz val)
अणु
	वापस ((val) << A6XX_TEX_CONST_0_SWIZ_Z__SHIFT) & A6XX_TEX_CONST_0_SWIZ_Z__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_0_SWIZ_W__MASK				0x0000e000
#घोषणा A6XX_TEX_CONST_0_SWIZ_W__SHIFT				13
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_0_SWIZ_W(क्रमागत a6xx_tex_swiz val)
अणु
	वापस ((val) << A6XX_TEX_CONST_0_SWIZ_W__SHIFT) & A6XX_TEX_CONST_0_SWIZ_W__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_0_MIPLVLS__MASK				0x000f0000
#घोषणा A6XX_TEX_CONST_0_MIPLVLS__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_0_MIPLVLS(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_TEX_CONST_0_MIPLVLS__SHIFT) & A6XX_TEX_CONST_0_MIPLVLS__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_0_CHROMA_MIDPOINT_X			0x00010000
#घोषणा A6XX_TEX_CONST_0_CHROMA_MIDPOINT_Y			0x00040000
#घोषणा A6XX_TEX_CONST_0_SAMPLES__MASK				0x00300000
#घोषणा A6XX_TEX_CONST_0_SAMPLES__SHIFT				20
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_0_SAMPLES(क्रमागत a3xx_msaa_samples val)
अणु
	वापस ((val) << A6XX_TEX_CONST_0_SAMPLES__SHIFT) & A6XX_TEX_CONST_0_SAMPLES__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_0_FMT__MASK				0x3fc00000
#घोषणा A6XX_TEX_CONST_0_FMT__SHIFT				22
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_0_FMT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_TEX_CONST_0_FMT__SHIFT) & A6XX_TEX_CONST_0_FMT__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_0_SWAP__MASK				0xc0000000
#घोषणा A6XX_TEX_CONST_0_SWAP__SHIFT				30
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_0_SWAP(क्रमागत a3xx_color_swap val)
अणु
	वापस ((val) << A6XX_TEX_CONST_0_SWAP__SHIFT) & A6XX_TEX_CONST_0_SWAP__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_CONST_1					0x00000001
#घोषणा A6XX_TEX_CONST_1_WIDTH__MASK				0x00007fff
#घोषणा A6XX_TEX_CONST_1_WIDTH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_1_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_TEX_CONST_1_WIDTH__SHIFT) & A6XX_TEX_CONST_1_WIDTH__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_1_HEIGHT__MASK				0x3fff8000
#घोषणा A6XX_TEX_CONST_1_HEIGHT__SHIFT				15
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_1_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_TEX_CONST_1_HEIGHT__SHIFT) & A6XX_TEX_CONST_1_HEIGHT__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_CONST_2					0x00000002
#घोषणा A6XX_TEX_CONST_2_UNK4					0x00000010
#घोषणा A6XX_TEX_CONST_2_PITCHALIGN__MASK			0x0000000f
#घोषणा A6XX_TEX_CONST_2_PITCHALIGN__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_2_PITCHALIGN(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_TEX_CONST_2_PITCHALIGN__SHIFT) & A6XX_TEX_CONST_2_PITCHALIGN__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_2_PITCH__MASK				0x1fffff80
#घोषणा A6XX_TEX_CONST_2_PITCH__SHIFT				7
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_2_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_TEX_CONST_2_PITCH__SHIFT) & A6XX_TEX_CONST_2_PITCH__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_2_TYPE__MASK				0x60000000
#घोषणा A6XX_TEX_CONST_2_TYPE__SHIFT				29
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_2_TYPE(क्रमागत a6xx_tex_type val)
अणु
	वापस ((val) << A6XX_TEX_CONST_2_TYPE__SHIFT) & A6XX_TEX_CONST_2_TYPE__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_2_UNK31					0x80000000

#घोषणा REG_A6XX_TEX_CONST_3					0x00000003
#घोषणा A6XX_TEX_CONST_3_ARRAY_PITCH__MASK			0x00003fff
#घोषणा A6XX_TEX_CONST_3_ARRAY_PITCH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_3_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A6XX_TEX_CONST_3_ARRAY_PITCH__SHIFT) & A6XX_TEX_CONST_3_ARRAY_PITCH__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_3_MIN_LAYERSZ__MASK			0x07800000
#घोषणा A6XX_TEX_CONST_3_MIN_LAYERSZ__SHIFT			23
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_3_MIN_LAYERSZ(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A6XX_TEX_CONST_3_MIN_LAYERSZ__SHIFT) & A6XX_TEX_CONST_3_MIN_LAYERSZ__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_3_TILE_ALL				0x08000000
#घोषणा A6XX_TEX_CONST_3_FLAG					0x10000000

#घोषणा REG_A6XX_TEX_CONST_4					0x00000004
#घोषणा A6XX_TEX_CONST_4_BASE_LO__MASK				0xffffffe0
#घोषणा A6XX_TEX_CONST_4_BASE_LO__SHIFT				5
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_4_BASE_LO(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A6XX_TEX_CONST_4_BASE_LO__SHIFT) & A6XX_TEX_CONST_4_BASE_LO__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_CONST_5					0x00000005
#घोषणा A6XX_TEX_CONST_5_BASE_HI__MASK				0x0001ffff
#घोषणा A6XX_TEX_CONST_5_BASE_HI__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_5_BASE_HI(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_TEX_CONST_5_BASE_HI__SHIFT) & A6XX_TEX_CONST_5_BASE_HI__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_5_DEPTH__MASK				0x3ffe0000
#घोषणा A6XX_TEX_CONST_5_DEPTH__SHIFT				17
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_5_DEPTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_TEX_CONST_5_DEPTH__SHIFT) & A6XX_TEX_CONST_5_DEPTH__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_CONST_6					0x00000006
#घोषणा A6XX_TEX_CONST_6_PLANE_PITCH__MASK			0xffffff00
#घोषणा A6XX_TEX_CONST_6_PLANE_PITCH__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_6_PLANE_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_TEX_CONST_6_PLANE_PITCH__SHIFT) & A6XX_TEX_CONST_6_PLANE_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_CONST_7					0x00000007
#घोषणा A6XX_TEX_CONST_7_FLAG_LO__MASK				0xffffffe0
#घोषणा A6XX_TEX_CONST_7_FLAG_LO__SHIFT				5
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_7_FLAG_LO(uपूर्णांक32_t val)
अणु
	वापस ((val >> 5) << A6XX_TEX_CONST_7_FLAG_LO__SHIFT) & A6XX_TEX_CONST_7_FLAG_LO__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_CONST_8					0x00000008
#घोषणा A6XX_TEX_CONST_8_FLAG_HI__MASK				0x0001ffff
#घोषणा A6XX_TEX_CONST_8_FLAG_HI__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_8_FLAG_HI(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_TEX_CONST_8_FLAG_HI__SHIFT) & A6XX_TEX_CONST_8_FLAG_HI__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_CONST_9					0x00000009
#घोषणा A6XX_TEX_CONST_9_FLAG_BUFFER_ARRAY_PITCH__MASK		0x0001ffff
#घोषणा A6XX_TEX_CONST_9_FLAG_BUFFER_ARRAY_PITCH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_9_FLAG_BUFFER_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 4) << A6XX_TEX_CONST_9_FLAG_BUFFER_ARRAY_PITCH__SHIFT) & A6XX_TEX_CONST_9_FLAG_BUFFER_ARRAY_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_CONST_10					0x0000000a
#घोषणा A6XX_TEX_CONST_10_FLAG_BUFFER_PITCH__MASK		0x0000007f
#घोषणा A6XX_TEX_CONST_10_FLAG_BUFFER_PITCH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_10_FLAG_BUFFER_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_TEX_CONST_10_FLAG_BUFFER_PITCH__SHIFT) & A6XX_TEX_CONST_10_FLAG_BUFFER_PITCH__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_10_FLAG_BUFFER_LOGW__MASK		0x00000f00
#घोषणा A6XX_TEX_CONST_10_FLAG_BUFFER_LOGW__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_10_FLAG_BUFFER_LOGW(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_TEX_CONST_10_FLAG_BUFFER_LOGW__SHIFT) & A6XX_TEX_CONST_10_FLAG_BUFFER_LOGW__MASK;
पूर्ण
#घोषणा A6XX_TEX_CONST_10_FLAG_BUFFER_LOGH__MASK		0x0000f000
#घोषणा A6XX_TEX_CONST_10_FLAG_BUFFER_LOGH__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_TEX_CONST_10_FLAG_BUFFER_LOGH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_TEX_CONST_10_FLAG_BUFFER_LOGH__SHIFT) & A6XX_TEX_CONST_10_FLAG_BUFFER_LOGH__MASK;
पूर्ण

#घोषणा REG_A6XX_TEX_CONST_11					0x0000000b

#घोषणा REG_A6XX_TEX_CONST_12					0x0000000c

#घोषणा REG_A6XX_TEX_CONST_13					0x0000000d

#घोषणा REG_A6XX_TEX_CONST_14					0x0000000e

#घोषणा REG_A6XX_TEX_CONST_15					0x0000000f

#घोषणा REG_A6XX_IBO_0						0x00000000
#घोषणा A6XX_IBO_0_TILE_MODE__MASK				0x00000003
#घोषणा A6XX_IBO_0_TILE_MODE__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_0_TILE_MODE(क्रमागत a6xx_tile_mode val)
अणु
	वापस ((val) << A6XX_IBO_0_TILE_MODE__SHIFT) & A6XX_IBO_0_TILE_MODE__MASK;
पूर्ण
#घोषणा A6XX_IBO_0_FMT__MASK					0x3fc00000
#घोषणा A6XX_IBO_0_FMT__SHIFT					22
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_0_FMT(क्रमागत a6xx_क्रमmat val)
अणु
	वापस ((val) << A6XX_IBO_0_FMT__SHIFT) & A6XX_IBO_0_FMT__MASK;
पूर्ण

#घोषणा REG_A6XX_IBO_1						0x00000001
#घोषणा A6XX_IBO_1_WIDTH__MASK					0x00007fff
#घोषणा A6XX_IBO_1_WIDTH__SHIFT					0
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_1_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_IBO_1_WIDTH__SHIFT) & A6XX_IBO_1_WIDTH__MASK;
पूर्ण
#घोषणा A6XX_IBO_1_HEIGHT__MASK					0x3fff8000
#घोषणा A6XX_IBO_1_HEIGHT__SHIFT				15
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_1_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_IBO_1_HEIGHT__SHIFT) & A6XX_IBO_1_HEIGHT__MASK;
पूर्ण

#घोषणा REG_A6XX_IBO_2						0x00000002
#घोषणा A6XX_IBO_2_UNK4						0x00000010
#घोषणा A6XX_IBO_2_PITCH__MASK					0x1fffff80
#घोषणा A6XX_IBO_2_PITCH__SHIFT					7
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_2_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_IBO_2_PITCH__SHIFT) & A6XX_IBO_2_PITCH__MASK;
पूर्ण
#घोषणा A6XX_IBO_2_TYPE__MASK					0x60000000
#घोषणा A6XX_IBO_2_TYPE__SHIFT					29
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_2_TYPE(क्रमागत a6xx_tex_type val)
अणु
	वापस ((val) << A6XX_IBO_2_TYPE__SHIFT) & A6XX_IBO_2_TYPE__MASK;
पूर्ण
#घोषणा A6XX_IBO_2_UNK31					0x80000000

#घोषणा REG_A6XX_IBO_3						0x00000003
#घोषणा A6XX_IBO_3_ARRAY_PITCH__MASK				0x00003fff
#घोषणा A6XX_IBO_3_ARRAY_PITCH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_3_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 12) << A6XX_IBO_3_ARRAY_PITCH__SHIFT) & A6XX_IBO_3_ARRAY_PITCH__MASK;
पूर्ण
#घोषणा A6XX_IBO_3_UNK27					0x08000000
#घोषणा A6XX_IBO_3_FLAG						0x10000000

#घोषणा REG_A6XX_IBO_4						0x00000004
#घोषणा A6XX_IBO_4_BASE_LO__MASK				0xffffffff
#घोषणा A6XX_IBO_4_BASE_LO__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_4_BASE_LO(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_IBO_4_BASE_LO__SHIFT) & A6XX_IBO_4_BASE_LO__MASK;
पूर्ण

#घोषणा REG_A6XX_IBO_5						0x00000005
#घोषणा A6XX_IBO_5_BASE_HI__MASK				0x0001ffff
#घोषणा A6XX_IBO_5_BASE_HI__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_5_BASE_HI(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_IBO_5_BASE_HI__SHIFT) & A6XX_IBO_5_BASE_HI__MASK;
पूर्ण
#घोषणा A6XX_IBO_5_DEPTH__MASK					0x3ffe0000
#घोषणा A6XX_IBO_5_DEPTH__SHIFT					17
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_5_DEPTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_IBO_5_DEPTH__SHIFT) & A6XX_IBO_5_DEPTH__MASK;
पूर्ण

#घोषणा REG_A6XX_IBO_6						0x00000006

#घोषणा REG_A6XX_IBO_7						0x00000007

#घोषणा REG_A6XX_IBO_8						0x00000008

#घोषणा REG_A6XX_IBO_9						0x00000009
#घोषणा A6XX_IBO_9_FLAG_BUFFER_ARRAY_PITCH__MASK		0x0001ffff
#घोषणा A6XX_IBO_9_FLAG_BUFFER_ARRAY_PITCH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_9_FLAG_BUFFER_ARRAY_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 4) << A6XX_IBO_9_FLAG_BUFFER_ARRAY_PITCH__SHIFT) & A6XX_IBO_9_FLAG_BUFFER_ARRAY_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_IBO_10						0x0000000a
#घोषणा A6XX_IBO_10_FLAG_BUFFER_PITCH__MASK			0x0000007f
#घोषणा A6XX_IBO_10_FLAG_BUFFER_PITCH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t A6XX_IBO_10_FLAG_BUFFER_PITCH(uपूर्णांक32_t val)
अणु
	वापस ((val >> 6) << A6XX_IBO_10_FLAG_BUFFER_PITCH__SHIFT) & A6XX_IBO_10_FLAG_BUFFER_PITCH__MASK;
पूर्ण

#घोषणा REG_A6XX_UBO_0						0x00000000
#घोषणा A6XX_UBO_0_BASE_LO__MASK				0xffffffff
#घोषणा A6XX_UBO_0_BASE_LO__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_UBO_0_BASE_LO(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_UBO_0_BASE_LO__SHIFT) & A6XX_UBO_0_BASE_LO__MASK;
पूर्ण

#घोषणा REG_A6XX_UBO_1						0x00000001
#घोषणा A6XX_UBO_1_BASE_HI__MASK				0x0001ffff
#घोषणा A6XX_UBO_1_BASE_HI__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t A6XX_UBO_1_BASE_HI(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_UBO_1_BASE_HI__SHIFT) & A6XX_UBO_1_BASE_HI__MASK;
पूर्ण
#घोषणा A6XX_UBO_1_SIZE__MASK					0xfffe0000
#घोषणा A6XX_UBO_1_SIZE__SHIFT					17
अटल अंतरभूत uपूर्णांक32_t A6XX_UBO_1_SIZE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_UBO_1_SIZE__SHIFT) & A6XX_UBO_1_SIZE__MASK;
पूर्ण

#घोषणा REG_A6XX_PDC_GPU_ENABLE_PDC				0x00001140

#घोषणा REG_A6XX_PDC_GPU_SEQ_START_ADDR				0x00001148

#घोषणा REG_A6XX_PDC_GPU_TCS0_CONTROL				0x00001540

#घोषणा REG_A6XX_PDC_GPU_TCS0_CMD_ENABLE_BANK			0x00001541

#घोषणा REG_A6XX_PDC_GPU_TCS0_CMD_WAIT_FOR_CMPL_BANK		0x00001542

#घोषणा REG_A6XX_PDC_GPU_TCS0_CMD0_MSGID			0x00001543

#घोषणा REG_A6XX_PDC_GPU_TCS0_CMD0_ADDR				0x00001544

#घोषणा REG_A6XX_PDC_GPU_TCS0_CMD0_DATA				0x00001545

#घोषणा REG_A6XX_PDC_GPU_TCS1_CONTROL				0x00001572

#घोषणा REG_A6XX_PDC_GPU_TCS1_CMD_ENABLE_BANK			0x00001573

#घोषणा REG_A6XX_PDC_GPU_TCS1_CMD_WAIT_FOR_CMPL_BANK		0x00001574

#घोषणा REG_A6XX_PDC_GPU_TCS1_CMD0_MSGID			0x00001575

#घोषणा REG_A6XX_PDC_GPU_TCS1_CMD0_ADDR				0x00001576

#घोषणा REG_A6XX_PDC_GPU_TCS1_CMD0_DATA				0x00001577

#घोषणा REG_A6XX_PDC_GPU_TCS2_CONTROL				0x000015a4

#घोषणा REG_A6XX_PDC_GPU_TCS2_CMD_ENABLE_BANK			0x000015a5

#घोषणा REG_A6XX_PDC_GPU_TCS2_CMD_WAIT_FOR_CMPL_BANK		0x000015a6

#घोषणा REG_A6XX_PDC_GPU_TCS2_CMD0_MSGID			0x000015a7

#घोषणा REG_A6XX_PDC_GPU_TCS2_CMD0_ADDR				0x000015a8

#घोषणा REG_A6XX_PDC_GPU_TCS2_CMD0_DATA				0x000015a9

#घोषणा REG_A6XX_PDC_GPU_TCS3_CONTROL				0x000015d6

#घोषणा REG_A6XX_PDC_GPU_TCS3_CMD_ENABLE_BANK			0x000015d7

#घोषणा REG_A6XX_PDC_GPU_TCS3_CMD_WAIT_FOR_CMPL_BANK		0x000015d8

#घोषणा REG_A6XX_PDC_GPU_TCS3_CMD0_MSGID			0x000015d9

#घोषणा REG_A6XX_PDC_GPU_TCS3_CMD0_ADDR				0x000015da

#घोषणा REG_A6XX_PDC_GPU_TCS3_CMD0_DATA				0x000015db

#घोषणा REG_A6XX_PDC_GPU_SEQ_MEM_0				0x00000000

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_SEL_A			0x00000000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_SEL_A_PING_INDEX__MASK		0x000000ff
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_SEL_A_PING_INDEX__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_SEL_A_PING_INDEX(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_SEL_A_PING_INDEX__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_SEL_A_PING_INDEX__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_SEL_A_PING_BLK_SEL__MASK	0x0000ff00
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_SEL_A_PING_BLK_SEL__SHIFT	8
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_SEL_A_PING_BLK_SEL(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_SEL_A_PING_BLK_SEL__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_SEL_A_PING_BLK_SEL__MASK;
पूर्ण

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_SEL_B			0x00000001

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_SEL_C			0x00000002

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_SEL_D			0x00000003

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_CNTLT			0x00000004
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_TRACEEN__MASK		0x0000003f
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_TRACEEN__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_TRACEEN(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_TRACEEN__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_TRACEEN__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_GRANU__MASK		0x00007000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_GRANU__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_GRANU(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_GRANU__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_GRANU__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_SEGT__MASK		0xf0000000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_SEGT__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_SEGT(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_SEGT__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_CNTLT_SEGT__MASK;
पूर्ण

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_CNTLM			0x00000005
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_CNTLM_ENABLE__MASK		0x0f000000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_CNTLM_ENABLE__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_CNTLM_ENABLE(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_CNTLM_ENABLE__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_CNTLM_ENABLE__MASK;
पूर्ण

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_IVTL_0			0x00000008

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_IVTL_1			0x00000009

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_IVTL_2			0x0000000a

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_IVTL_3			0x0000000b

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_MASKL_0			0x0000000c

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_MASKL_1			0x0000000d

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_MASKL_2			0x0000000e

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_MASKL_3			0x0000000f

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0			0x00000010
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL0__MASK		0x0000000f
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL0__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL0(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL0__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL0__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL1__MASK		0x000000f0
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL1__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL1(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL1__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL1__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL2__MASK		0x00000f00
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL2__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL2(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL2__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL2__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL3__MASK		0x0000f000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL3__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL3(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL3__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL3__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL4__MASK		0x000f0000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL4__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL4(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL4__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL4__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL5__MASK		0x00f00000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL5__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL5(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL5__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL5__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL6__MASK		0x0f000000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL6__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL6(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL6__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL6__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL7__MASK		0xf0000000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL7__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL7(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL7__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_0_BYTEL7__MASK;
पूर्ण

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1			0x00000011
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL8__MASK		0x0000000f
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL8__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL8(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL8__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL8__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL9__MASK		0x000000f0
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL9__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL9(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL9__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL9__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL10__MASK		0x00000f00
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL10__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL10(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL10__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL10__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL11__MASK		0x0000f000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL11__SHIFT		12
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL11(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL11__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL11__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL12__MASK		0x000f0000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL12__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL12(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL12__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL12__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL13__MASK		0x00f00000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL13__SHIFT		20
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL13(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL13__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL13__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL14__MASK		0x0f000000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL14__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL14(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL14__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL14__MASK;
पूर्ण
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL15__MASK		0xf0000000
#घोषणा A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL15__SHIFT		28
अटल अंतरभूत uपूर्णांक32_t A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL15(uपूर्णांक32_t val)
अणु
	वापस ((val) << A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL15__SHIFT) & A6XX_CX_DBGC_CFG_DBGBUS_BYTEL_1_BYTEL15__MASK;
पूर्ण

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_TRACE_BUF1			0x0000002f

#घोषणा REG_A6XX_CX_DBGC_CFG_DBGBUS_TRACE_BUF2			0x00000030

#घोषणा REG_A6XX_CX_MISC_SYSTEM_CACHE_CNTL_0			0x00000001

#घोषणा REG_A6XX_CX_MISC_SYSTEM_CACHE_CNTL_1			0x00000002


#पूर्ण_अगर /* A6XX_XML */
