/**
 * @file        max30102_registers.h
 *
 * @date        27 March 2021
 * @author      Serhii
 * @brief
 */

#ifndef SENSOR_MAX30102_REGISTERS_H
#define SENSOR_MAX30102_REGISTERS_H

// MAX30102_INT_STS1_REG
#define MAX30102_INT_STS1_REG_PWR_RDY                   0x01u
#define MAX30102_INT_STS1_REG_PROX_INT                  0x10u
#define MAX30102_INT_STS1_REG_ALC_OVF                   0x20u
#define MAX30102_INT_STS1_REG_PPG_RDY                   0x40u
#define MAX30102_INT_STS1_REG_FIFO_RDY                  0x80u

// MAX30102_INT_STS2_REG
#define MAX30102_INT_STS2_REG_DIE_TEMP_RDY              0x02u

// MAX30102_INT_EN1_REG
#define MAX30102_INT_EN1_REG_PROX_INT_EN                0x10u
#define MAX30102_INT_EN1_REG_ALC_OVF_EN                 0x20u
#define MAX30102_INT_EN1_REG_PPG_RDY_EN                 0x40u
#define MAX30102_INT_EN1_REG_A_FULL_EN                  0x80u

// MAX30102_INT_EN2_REG
#define MAX30102_INT_EN2_REG_DIE_TEMP_RDY_EN            0x80u

// MAX30102_FIFO_WR_PTR_REG
#define MAX30102_FIFO_WR_PTR_REG_MASK                   0x1Fu

// MAX30102_OVR_CTR_REG
#define MAX30102_OVR_CTR_REG_MASK                       0x1Fu

// MAX30102_FIFO_RD_PTR_REG
#define MAX30102_FIFO_RD_PTR_REG_MASK                   0x1Fu

// MAX30102_FIFO_DATA_REG
#define MAX30102_FIFO_DATA_REG_BYTES                    0x03u

// MAX30102_FIFO_CFG_REG
#define MAX30102_FIFO_CFG_REG_FIFO_A_FULL_MASK          0x0Fu

#define MAX30102_FIFO_CFG_REG_FIFO_ROL_LOVER_MASK       0x10u
#define MAX30102_FIFO_CFG_REG_FIFO_ROL_LOVER_SHIFT      0x04u

#define MAX30102_FIFO_CFG_REG_SMP_AVE_LOVER_MASK        0xE0u
#define MAX30102_FIFO_CFG_REG_SMP_AVE_SHIFT             0x05u

// MAX30102_MODE_CFG_REG
#define MAX30102_MODE_CFG_REG_MODE_MASK                 0x07u

#define MAX30102_MODE_CFG_REG_RESET                     0x40u
#define MAX30102_MODE_CFG_REG_SHDN                      0x80u

// MAX30102_SPO2_CFG_REG
#define MAX30102_SPO2_CFG_REG_LED_PW_MASK               0x03u

#define MAX30102_SPO2_CFG_REG_SPO2_SR_MASK              0x1Cu
#define MAX30102_SPO2_CFG_REG_SPO2_SR_SHIFT             0x02u

#define MAX30102_SPO2_CFG_REG_SPO2_ADC_RGE_MASK         0x60u
#define MAX30102_SPO2_CFG_REG_SPO2_ADC_RGE_SHIFT        0x05u

// MAX30102_MULTI_LED_MODE_CNTR1_REG
#define MAX30102_MULTI_LED_MODE_CNTR1_REG_SLOT1_MASK    0x07u
#define MAX30102_MULTI_LED_MODE_CNTR1_REG_SLOT2_MASK    0x70u

// MAX30102_MULTI_LED_MODE_CNTR2_REG
#define MAX30102_MULTI_LED_MODE_CNTR2_REG_SLOT3_MASK    0x07u
#define MAX30102_MULTI_LED_MODE_CNTR2_REG_SLOT4_MASK    0x70u

#define MAX30102_MULTI_LED_MODE_CNTRX_REG_SLOTX_NONE    0x00u
#define MAX30102_MULTI_LED_MODE_CNTRX_REG_SLOTX_LED1    0x01u
#define MAX30102_MULTI_LED_MODE_CNTRX_REG_SLOTX_LED2    0x02u

// MAX30102_DIE_TMP_CFG_REG
#define MAX30102_DIE_TMP_CFG_REG_TEMP_EN                0x01u

#endif /* MAX30102_REGTYPES_H */
