# 🌐UVM_UART

> SystemVerilog를 기반으로한 UVM을 활용해 UART IP의 TX 모듈을 Verification하는 프로젝트입니다. 


## 🔎 Overview

## 📌 DUT Spec Analysis
### **1. System Block Diagram :**
### **2. Protocol :**
### **3. Timing Diagram, FSM , ASM, :**
        - FSM
        - ASM
        - Timing Diagram


## 🔁 Verification Plan

## 📚 TB Architecture

## 📋 Testcase & Scenario

## ✨ Verification Results

## 🔥 Insights
