# 计算机组成原理 中央处理器

中央处理器(Central Processing Unit，简称CPU)

## CPU 功能和基本结构

### CPU 功能

**指令控制**（取指，分析，执行）

**操作控制**一条指令执行，需要控制的各个门电路信号

**时间控制** 系统时钟

**数据加工** 算术逻辑运算

**中断处理** 异常和特殊请求的处理

### 结构

**运算器**

算术逻辑单元，暂存寄存器，累加寄存器，通用寄存器组，程序状态字寄存器

**控制器**

程序计数器，指令寄存器，指令译码器，存储器地址寄存器，存储器数据寄存器

## 指令执行过程

### 1. 指令周期

**取指周期**： 从内存中读取指令

间址周期：取一次和多次间址

执行周期：

中断周期：每条指令执行完成后查询中断请求，如果有中断请求则进入中断周期

为了区别不同周期，使用标志触发器 FE, IND, EX, INT 表示各个周期，取 1 为有效值

### 2. 指令周期的数据流

取指周期

```c#
PC -> MAR -> 地址总线 -> 主存
CU读命令 -> 控制总线 -> 主存
主存 -> 数据总线 -> MDR -> IR
CU控制信号 -> PC+1
```

间地周期

```c#
Ad(IR) -> MAR -> 地址总线 -> 主存
CU 读命令 -> 控制总线 -> 主存
主存 -> 数据总线 ->MDR
```

中断周期

```c#
CU控制SP-1， SP->MAR->地址总线->主存
CU写命令->控制总线->主存
PC->MDR->数据总线->主存（存入断点）
CU（中断服务程序入口） -> PC
```

### 3. 指令执行方案

单周期：每条指令时钟周期数固定

多周期：每条指令使用不同周期数，但是指令只能一条执行完才能执行下一条

流水线：流水（参考MIPS 五级流水）

## 数据通路的功能和基本结构

### 1. 数据通路功能

描述信息从什么地方开始，中间经过了哪些寄存器和开关，传送到哪个寄存器

### 2. 数据通路结构

* CPU内单总线方式：所有东西通过公共同通路传输，冲突概率较高，性能低

* CPU内三总线方式：提高效率，数据总线，地址总线，控制总线

* 专用数据通路方式：需要传送数据的地方直接安排连线，性能高，硬件量大

**寄存器间数据传送**

```c#
PC -> Bus
Bus -> MAR
```

**主存 & CPU 信息传送**

```c#
PC -> Bus -> MAR
1 -> R
MEM(MAR) -> MDR
MDR -> Bus -> IR
```

**执行算术逻辑运算**

```c#
Ad(IR) -> Bus -> MAR
1 -> R
MEM->数据线->MDR
MDR -> Bus ->Y
(ACC) + (Y) -> Z
Z -> ACC 
```

## 控制器

计算机的五大功能部件 

* 控制器部件

* 运算器部件

* 输入设备 / 输出设备

* 内存储器

他们之间通过 **数据总线**、**地址总线**、**控制总线** 相互通信，其中输入输出设备是通过**接口电路**连接的

1. 控制器部件从数据总线接受指令

2. 从运算器不见接受**指令转移**地址

3. 送出 **指令地址** 到 **地址总线**

4. 向系统中的部件提供运行所需的**控制信号**

****

**控制器的主要功能：**

* **取指令**和指出**下一条指令的地址**

* 对指令进行**译码** 和 **测试**，以产生相应操作的**控制信号**

* 指挥并控制 CPU、主存、输入输出设备之间的**数据流动方向**

根据控制器产生微操作控制信号的方式不同，分为**硬布线控制器** 和 **微程序控制器**， 其中 PC 和 IR 是相同的，但是确定和表示**指令执行步骤**的办法和需要的**控制信号**是不同的

### 硬布线控制器

根据指令要求、当前时序、外部和内部状态，按时间顺序发送一系列**微操作控制信号**（也叫做组合逻辑控制器）。

区别于微程序控制器使用的微指令，**硬布线控制器**是直接采用组合逻辑电路实现**机器指令**，以 “*使用最少零部件，去的最高速度*” 作为设计目标，优点是**速度快**（电路延迟），缺点是**不易添加新的功能**

1. 硬布线控制单元图
   
   硬布线控制单元，从 CU 中分离出 **操作码译码器**， **节拍发生器**，其中操作译码器将 N 位操作码翻译为 $2^N$ 位， 再输入 CU。
   
   **节拍发生器** 产生的节拍(T1, T2, T3, ...) 由 **机器主频**(CLK) 分频得到，CU 使用 **操作码**， **节拍信号**， **状态标志** 在不同的节拍输出不同的控制信号（微操作命令 $C_i$）
   
   **使用节拍的原因** 首先信号发出到稳定需要一个极短的时间间隔，所以 CPU 需要有一个最短时间（类似于我们的普朗克时间），其次，一个 **机器指令**，需要由多个微操作来完成，微操作按照**一定的顺序**生效，所以需要**节拍** 来区分微操作顺序 例如：
   
   ```markdown
   操作A -> 操作B -> 操作C
   
   out = T1 * A + T2 * B + T3 * C
   ```
   
   按节拍顺序执行操作，总之技巧是**通过逻辑组合控制各个开关,结合节拍器控制顺序（详见4）**

2. 硬布线控制器的**时序系统**和**微操作**
   
   * 时钟周期：时钟信号控制的节拍发生器，每个节拍的宽度正好是时钟周期，每个节拍内可以**完成一个/几个需要同时完成的操作**
   
   * 机器周期：所有指令执行的**基准时间**（完成一个基本操作需要的时间），通常取存取周期作为基准时间，在存储字长等于指令字长时，存取周期 = 机器周期
     
     一个机器周期内，完成若干微操作，通过时钟信号控制产生每个微操作
   
   * 指令周期：取出并执行一条指令的时间
   
   * 微操作命令分析：指令分为三个周期 **取值周期**->**间址周期**->**执行周期**
     
     **取址**
     
     ```c++
     PC       ->     MAR
     1        ->     R
     M(MAR)   ->     MDR
     MDR      ->     IR
     OP(IR)   ->     CU
     (PC) + 1 ->     PC
     ```
     
     **间址周期**
     
     ```c++
     Ad(IR)   ->    MAR
     1        ->    R
     M(MAR)   ->    MDR
     ```
     
     **执行周期**
     
     ```c#
     a. 非访存指令
     CLA    // 清ACC
     COM    // 取反
     SHR    // 算术右移
     CSL    // 循环左移
     STOP   // 停机指令
     b. 访存指令
     ADD X  // 加法指令
     Ad(IR) -> MAR, 1 -> R
     M(MAR) -> MDR
     (ACC) + (MDR) -> ACC
     
     STA X  // 存数指令
     Ad(IR) -> MAR, 1 -> W
     ACC -> MDR
     MDR -> M(MAR)
     LDA X  // 取数指令
     Ad(IR) -> MAR, 1 -> R
     M(MAR) -> MDR
     MDR -> ACC
     c. 转移指令
     JMP X     =>    Ad(IR) -> PC
     BAN X     =>    A0 * Ad(IR) + (~A0) * (PC) -> PC
     ```

3. CPU 控制方式
   
   控制一条指令本质是依次执行一个确定的**微操作序列**， 不同指令对应的微操作**数量**和**复杂度**不一样,因此每条指令执行时间不相同，使用以下三种方法控制：
   
   **同步控制**
   
   所有控制信号都来自统一系统时钟，一**最长**微操作和**最繁琐**微操作为标准，采取**统一**、**相同时间间隔**、**相同节拍数** 作为机器周期来运行不同指令
   
   特点：简单，速度慢（因为短命令也需要经过长周期）
   
   **异步控制**
   
   不存在 *基准信号*，各个部件按照自身固有速度工作，通过异步应答方式交流
   
   特点：快速，控制复杂
   
   **联合控制**
   
   介于同步和异步之间，对不同的指令的微操作实行**大部分采用同步控制**，**小部分采用异步控制**

4. 硬布线控制单元设计步骤
   
   **步骤一:**  列出微操作命令时间表
   
   以下是 CLR， COM， SHR 等10条机器指令微操作命令的时间表，观察表结构，共有**工作周期标记**、**节拍**、**状态条件**、**微操作命令信号**、**微操作命令**表项，其中一个工作周期可能包含多个节拍， 其中一个节拍内可以完成多个**独立的微操作命令（不独立的命令会造成冲突）**
   
   ![](https://xuaii.github.io/post-images/1662435646503.JPG)
   
   ![](https://xuaii.github.io/post-images/1662435655639.JPG)
   
   **步骤二:**  微操作信号综合
   
   $$
   微操作控制信号 = 机器周期 \land 节拍 \land 脉冲 \land 操作码 \land 机器状态条件
   $$
   
   根据表构造逻辑表达式，然后经过化简整理得到可用现有门电路实现的微操作命令逻辑表达式：
   
   ![](https://xuaii.github.io/post-images/1662435665517.JPG)
   
   **步骤三:** 绘制微操作命令组合电路图（没什么技巧，就嗯画）
   
   ![](https://xuaii.github.io/post-images/1662435671505.JPG)

### 微程序控制器

在电路和机器指令之间添加了一层**微程序**，根据机器指令生成**微指令序列**（微程序），使用微程序来实现机器指令功能，而微程序是存储在 **控制存储器（CM in CPU）** 中的指令序列，优点是**规整**、**灵活**、**可维护**，缺点是每次都要从 **CM** 中取微指令，**速度慢**

1. 微程序控制**基本概念**
   
   就是把微操作信号 **代码化**， 使每条机器指令转化为一段微程序存入**控制存储器**中（CM），微程序包含若干微指令，每条微指令对应1/n个微操作。
   
   **微命令 & 微操作** ： 机器指令 -> 微操作序列，在微程序控制计算机中，将控制部件向执行部件发送的**控制命令**称为**微命令**，例如：打开或关闭某个门电位信号，微操作是微命令的执行过程。
   
   注意微命令的 **相容** 和 **相斥**
   
   **微指令 & 微周期**：微指令是若干微命令的集合（命令就是一位，指令就是一行），存放为微指令的控制存储器单元地址成为**微地址**，微指令包含两部分信息：
* 操作控制字段：控制信号

* 顺序控制字段：下一条微指令地址
  
  微周期是指读取并执行一条微指令花费的时间
  
   **主存储器 & 控制存储器**：主存是在 CPU 外部的RAM， 控制存储器是在 CPU 内部的ROM
  
   **程序 & 微程序**： 微程序是机器指令的实时**解释器**，是在CPU 制造时预先设计和存储的，对程序员透明的
  
   **相关寄存器**：**地址寄存器(MAR)**， **微地址寄存器(CMAR)**，**指令寄存器(IR)**，**微指令寄存器(CMDR / $\mu$IR)**
2. 微程序控制器**组成**和**工作过程**
   
   **组成**
   
   控制存储器，微指令寄存器，微地址形成部件（产生最初地址和后继地址），微地址寄存器
   
   ![](https://xuaii.github.io/post-images/1662435681568.png)
   
   **工作过程**
   
   取微指令公共操作 **==>** 机器开始时，自动将取指微程序入口地址送入 CMAR，并取址；一般时 CM 的 0号地址，该微程序完成后 主存中取出的机器指令就存储在 IR 中
   
   IR 操作码 ==> 微地址形成部件 ==> 微程序入口地址 ==> CMAR
   
   从CM 中逐条取出指令并执行，执行完一段微程序后回到**取址微程序入口**，周而复始

3. 微指令的**编码方式**
   
   **直接编码** ： 无需译码，每一位表示一个微命令，简单直观快速，并行性好，缺点是控制存储器容量变大
   
   **字段直接编码**：将微指令的微命令分成若干**小段**，把互斥性微命令组合在同一字段，把相容性微命令组合在不同字段，每个字段独立编码，各个字段编码单独定义，互不干扰
   
   优点：缩短字长
   
   缺点：通过译码电路减速
   
   分段原则
   
   * 互斥命令同段，相容命令不同段
   
   * 每个段信息为不能太多
   
   * 每个小段留出一个状态表示无命令（000），因此状态数 = $2^N - 1$
   
   **字段间接编码**：一个字段某些命令需要由另一些字段来解释，进一步减小了字长，削弱了并行能力，通常作为辅助手段

4. 微指令的**地址形成方式**
   
   有两种基本类型
   
   * 直接由微指令的下地址字段指出（断定方式）
   
   * 根据机器指令的操作码形成，通过微地址形成部件形成
   
   几种额外类型：
   
   * 增量计数 (CMAR) + 1 -> CMAR, 连续存放
   
   * 根据标志位决定微指令分支转移地址
   
   * 通过测试网络形成
   
   * 由硬件直接产生微程序入口地址
   
   加电后第一条微指令地址可以由专门的硬件电路产生

5. 微指令的**格式**
   
   * 水平型微指令： 指令中一位对应一个控制信号，优点：程序短，执行速度快；缺点：微指令长，编写微程序麻烦
   
   * 垂直型微指令：采用类似机器指令的 操作数 | 操作码 | 操作码 的结构，优点：微指令短，简单，规整，便于编写；缺点是微程序长执行速度慢
   
   * 混合型微指令：在垂直型的基础上增加一些不太复杂的并行操作，性能折中

6. 微程序**控制单元**的**设计步骤**
   
   **写出微操作命令的节拍安排** 这里与之前的微操作表的区别是：
   
   * 取指阶段需要将 IR的操作码送往微地址形成部件, OP(IR) -> CMAR
   
   * 每条微指令执行完成后都需要形成后继微指令 , 微地址形成部件 -> CMAR
   
   **确定微指令格式** 微指令编码方式，后继指令形成方式，微指令字长
   
   一般根据微操作个数决定编码方式，确定微指令操作控制字段位数，
   
   由微指令数决定微指令顺序控制字段位数
   
   按操作控制字段位数和顺序控制字段位数决定微指令字长

7. **动态微程序设计**和**毫微程序设计**
   
   动态微程序就是可以更改的微程序，一般使用 EPROM，豪微程序试就是在微程序和电路之间再增加一层解释程序

## 异常和中断机制

### 概念

**异常** 是 CPU 内部产生的意外事件，被称为内中断，是内部检测，与执行的指令相关的同步事件

**中断** 是 CPU 发出的中断请求，被称为外中断，由外部设备触发，与当前执行指令无关

描述如下：

CPU 在执行用户程序**第 i 条指令是检测到异常事件** 或 **第 i 条指令后发现一个中断请求信号**，则 CPU 打断当前用户程序，然后转到相应的**异常或中断处理程序**去执行。

* 若异常或中断处理程序能解决相应问题，则在处理程序的最后 CPU 指向异常或中断返回指令，回到被打断的用户程序第 i 条指令或 第 i + 1 条指令继续执行

* 若异常或中断处理程序发现是不可恢复的致命错误，则终止用户程序

一般来说，对终端和异常的具体处理由操作系统（和驱动程序）完成

### 分类

**异常的分类**

1. 故障（Fault）：在故障指令启动后，指令结束前被检查到的异常事件，例如：*译码时出现非法操作码*；*取数据时发生缺页缺段*；*除数为0*；其中有的能通过磁盘调入主存来解决，像除数为0这样的异常不能解决并回到原断点继续执行，必须终止进程的执行

2. 自陷（Trap）：是**预先安排**的一种异常，事先在程序中用一条特殊的指令或通过特殊标志的设定来人为造成陷阱，执行到被设置了陷阱的指令时，CPU 在执行完自陷指令后，自动根据不同陷阱进行相应处理，然后返回自陷指令的下一条执行。
   
   特别的，如果当前指令是转移指令，那不会返回到下一条指令继续执行，而是返回到目标指令继续执行
   
   例如：**程序断点调试**， **系统调用指令**，**条件自陷指令**都属于陷阱指令，执行到这些指令时，无条件的或有条件的**自动调出操作系统内核程序**进行执行
   
   **故障异常**和**自陷异常**属于**程序性异常**

3. 终止（Abort）：指令执行过程中发生了使计算机无法继续执行的硬件故障，如**控制器出错**，**存储器校验错误**等，程序无法继续执行，只能终止，此时调出中断服务程序来重启系统，这种异常和故障**不由特定指令造成**，而是**随机发生**的，属于硬件异常

**中断的分类**

1. 可屏蔽中断：通过**可屏蔽中断请求线INTR**  向 CPU 发送的中断请求，CPU可通过在中断控制器中设置相应的屏蔽字来屏蔽或不屏蔽它，被屏蔽的中断请求不会送到 CPU

2. 不可屏蔽中断：通过专门的 **不可屏蔽中断请求线NMI** 向 CPU 发出中断请求，通常是紧急的硬件故障，如电源掉电

### 响应

过程为 ： 关中断 -> 保存断点和程序状态 -> 识别异常和中断并转移到相应的处理程序

* ****关中断** 
  
  在保存断点和程序状态期间不能被新的中断打断，通过设置**中断允许(IF)触发器** 来实现禁止响应新的中断：

* IF == 1 开中断，允许响应中断

* IF == 0 关中断，不允许响应中断

* **保存断点和程序状态**

将程序断点（返回地址）送到栈或特定寄存器，通常保存在栈中（为了支持**异常或中断的嵌套**），状态字寄存器 PSWR 也需要保存到栈或者特定寄存器中。

* **识别异常和中断并转移到相应处理程序**

异常大多数采用软件识别，中断由硬件识别和软件识别两种方式

**软件识别**是 CPU 设置一个异常状态寄存器，用于记录异常原因。操作系统使用一个统一的异常或终端查询程序，按优先级查询异常状态寄存器，以检查中断或异常的类型，先查询到的先处理，然后转到内核中相应处理程序

**硬件识别**也就是**向量中断**，异常或中断程序的首地址称为**中断向量**，所有中断向量存放在**中断向量表**中，每个异常或中断都被指定一个**中断类型号**，在中断向量表中类型号和中断向量一一对应，因为可以根据类型号快速找到对应的处理程序。

中断或异常的响应是**不可被打断**的。中断响应结束后 CPU 就从 PC 中取出中断服务程序的第一条指令开始执行，直到中断返回，整个过程是由软硬件协同完成的

## *指令流水线

### 1. 基本概念

MIPS 指令流水将指令分成以下五个阶段，每一个时钟到来就会有一条指令进入流水

* 取指(IF) 从存储器/Cache中取指令（PC，指令寄存器，下一条指令地址计算逻辑）

* 译码(ID) 对指令进行译码，（操作控制器，去操作数逻辑，立即数符号扩展）

* 执行(EX) 执行运算/计算地址，（ALU，分支地址计算模块）

* 访存(MEM) 访问存储器，（数据存储器读写模块）

* 写回(WB) 将计算结果写回寄存器堆， （寄存器写入控制模块）

区分阶段的企图是，划分 CPU 运行过程中的阶段，分析他们的关联性方便**同时多条指令在不同部件上**运行

流水原则：流水阶段个数以最复杂指令所用的功能段个数为准，流水长度以最耗时操作花费时间为准

便于流水的**指令集特征**：

* 指令长度尽量一致，简化取指，译码

* 指令格式尽量规整，比如第几位是寄存器编号，第几位是地址，这样方便指令未知时直接通过**位数**取操作数

* 采用 Load / Store 指令，这样可以包访存指令的地址计算和运算指令的执行步骤规整在同一周期（不懂什么意思）

* 数据和指令对齐存放，减少访存次数

**大量连续任务**才能提高流水效率，流水**延长单个指令**执行时间，**缩短整体**执行时间

*Tips:流水线需要多个锁存器来存储上一流水阶段的计算结果，控制信号，等来进行下一阶段计算*

![](https://xuaii.github.io/post-images/1662522792155.JPG)

### 2. 流水线冒险

**结构冒险** 多条指令同时访问同一资源（例如：存储器，取指和访存都要访问）

解决：

* 访存时流水暂停

* 区分数据存储器 和 指令存储器（事实上 L1 cache 就是这样区分的）

**数据冒险**

分为 *写后读*、 *读后写*、 *写后写* 三种

解决：

* 流水暂停(stall，硬件实现), NOP空指令(编译器实现)

* 数据旁路技术（数据前推）

* 编译优化调整指令顺序

**控制冒险**

*指令跳转*、*调用过程*、*返回*等会改变 PC 寄存器值的指令，会导致**控制冒险**

以前采用延迟槽方法（即在跳转指令后插入无论如何都要执行的指令），现代 CPU 都使用**分支预测**的方法，预测成功什么都不会发生，预测失败就**清空流水线**

解决：

* 分支预测 （分为动态和静态预测）

* 预取转移成功和不成功两个方向的指令

* 加快提前形成条件码

* 提高转移方向的**猜准率**

### 3. 性能指标

**流水线吞吐率(TP)**

$$
TP = \frac{n}{T_k} = \frac{n}{(k+n-1)*\Delta t}\\
TP_{max} = \lim\limits_{n\rightarrow\infty}\frac{n}{(k+n-1)*\Delta t} = \frac{1}{\Delta t}
$$



**流水线加速比(S)**

$$
S = \frac{T_0}{T_k} = \frac{kn\Delta t}{(k+n-1)*\Delta t}\\
S_{max} = \lim\limits_{n\rightarrow\infty}\frac{kn\Delta t}{(k+n-1)*\Delta t} = k
$$

其中，n 是指令数量， k 是流水阶段数， $\Delta t$ 是时钟周期

### 4. 高级流水线技术

处理机一次发射多条指令的**多发射技术**，增加流水线级数的**超流水线技术**

超标量流水线技术：不能调整指令执行顺序，并行执行指令搭配

超长指令字技术：也称静态多发射技术，编译程序挖掘程序潜在并行性，将多条能并行的指令组合成一条具有多个操作码的指令（几百位），需要多个部件处理

超流水线技术：增加级数，每级的操作量减小，纳闷呢时钟周期就可以减小，但是依然是一个周期进入一条指令，总的来讲效率提高

## 多处理器基本概念

### SISD、SIMD、MIMD

**SISD** 是传统的串行计算机结构，包含一个处理器一个存储器，指令按规定顺序执行，SISD 为了提高效率采用流水的方式，之前的内容大都是 SISD 结构

**SIMD** 是指一个指令同时对多个数据流进行处理，成为**数据级并行技术**，通常由**一个指令控制部件**、**多个处理单元**组成，每个单元执行同一条指令，但每个处理单元都有自己的地址寄存器，因此每个单元都有不同的数据地址，因此，**不同处理单元在不同数据集上执行相同的指令**。

一个应用程序被编译后可能按SISD在串行硬件上执行，也可能按SIMD 组织并运行于并行硬件上

SIMD 在使用 for 循环处理数组时最有效，例如：对16对数据进行运算的 SIMD 指令如果在16个ALU中同时运算，只需要一次运算时间就能完成。SIMD 在使用 case-switch 语句时效率最低，此时每个执行单元必须**根据不同数据执行不同操作**。

**MISD** 是同时执行多条指令，处理同一个数据，实际上不存在这样的计算机

**MIMD** 同时执行多条指令处理不同数据，分为**多计算机系统** 和 **多处理器系统**

多计算机系统中每个计算机节点都具有各自私有的存储器，和独立的主存空间，不能相关通过存取指令访问。需要通过消息传递进行数据传送。

多处理器系统是**共享多处理器系统SMP**的简称，它共享单一地址空间，通过存取指令访问多有存储器

### 硬件多线程

目的减小线程切换开销

1. 细粒度多线程
   
   多个线程之间轮流交换执行指令，线程间指令不相关，可以乱序并行执行。处理器能在**每个时钟周期**切换线程

2. 粗粒度多线程
   
   在线程出现较大开销阻塞时切换线程，如 cache 缺失。这种情况下，当发生流水阻塞时，必须清除被阻塞的流水线，新的线程指令开始执行前需要重载流水线，因此开销很大

3. 同时多线程（SMT）
   
   是上述两种多线程技术的变体。在实现指令级并行的同时，实现线程级并行，也就是说，在一个时钟周期内，发射多个不同线程中的多条指令执行。Intel 中的**超线程技术**就是同时对线程，即在一个单处理器或单个核中设置两套线程状态部件，共享高速缓存和功能部件。

### 多核处理器

多个处理单元集成到单个CPU，每个核可以有自己的 cache，也可以共享 cache，共享主存储器

### 共享内存多处理器

通过存储器中的共享变量相互通信，可以在各个处理器自己的虚拟地址空间单独运行

* 统一存储访问（UMA）多处理器：分为**基于总线**，**基于交叉开关网络**，**基于多级交换网络** 连接等几种处理器

* 非统一存储访问（NUMA）多处理器：处理器中不带高速缓存时被称为 NC-NUMA，带有一致性高速缓存时被称为 CC-NUMA

最初内存控制器没有整合进 CPU， 需要通过北桥的内存控制器访问内存，这种架构随着 多核 CPU 的发展而达到瓶颈（争用前端总线），所以NUMA 架构诞生，每个 CPU 分配一个内存区域，而 CPU 之间通过 QPI 总线相连，CPU 通过 QPI 访问其他CPU的远程内存。

由于内存共享， 对于共享变量需要使用同步机制，例如对变量加锁 3

