digraph "CFG for '_Z24Subsample_Bilinear_ucharP13__hip_texturePhiiiii' function" {
	label="CFG for '_Z24Subsample_Bilinear_ucharP13__hip_texturePhiiiii' function";

	Node0x5d16c10 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%7:\l  %8 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %9 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %10 = getelementptr i8, i8 addrspace(4)* %9, i64 4\l  %11 = bitcast i8 addrspace(4)* %10 to i16 addrspace(4)*\l  %12 = load i16, i16 addrspace(4)* %11, align 4, !range !4, !invariant.load !5\l  %13 = zext i16 %12 to i32\l  %14 = mul i32 %8, %13\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %16 = add i32 %14, %15\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %18 = getelementptr i8, i8 addrspace(4)* %9, i64 6\l  %19 = bitcast i8 addrspace(4)* %18 to i16 addrspace(4)*\l  %20 = load i16, i16 addrspace(4)* %19, align 2, !range !4, !invariant.load !5\l  %21 = zext i16 %20 to i32\l  %22 = mul i32 %17, %21\l  %23 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %24 = add i32 %22, %23\l  %25 = icmp slt i32 %24, %3\l  %26 = icmp slt i32 %16, %2\l  %27 = select i1 %25, i1 %26, i1 false\l  br i1 %27, label %28, label %127\l|{<s0>T|<s1>F}}"];
	Node0x5d16c10:s0 -> Node0x5d1a620;
	Node0x5d16c10:s1 -> Node0x5d1a6b0;
	Node0x5d1a620 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%28:\l28:                                               \l  %29 = sitofp i32 %5 to float\l  %30 = sitofp i32 %2 to float\l  %31 = fdiv contract float %29, %30\l  %32 = sitofp i32 %6 to float\l  %33 = sitofp i32 %3 to float\l  %34 = fdiv contract float %32, %33\l  %35 = sitofp i32 %16 to float\l  %36 = fadd contract float %35, 5.000000e-01\l  %37 = fmul contract float %31, %36\l  %38 = sitofp i32 %24 to float\l  %39 = fadd contract float %38, 5.000000e-01\l  %40 = fmul contract float %34, %39\l  %41 = fadd contract float %31, -1.000000e+00\l  %42 = fmul contract float %41, 5.000000e-01\l  %43 = tail call float @llvm.maxnum.f32(float %42, float 0.000000e+00)\l  %44 = tail call float @llvm.minnum.f32(float %43, float 1.000000e+00)\l  %45 = fadd contract float %34, -1.000000e+00\l  %46 = fmul contract float %45, 5.000000e-01\l  %47 = tail call float @llvm.maxnum.f32(float %46, float 0.000000e+00)\l  %48 = tail call float @llvm.minnum.f32(float %47, float 1.000000e+00)\l  %49 = fadd contract float %44, 5.000000e-01\l  %50 = fdiv contract float %44, %49\l  %51 = fadd contract float %48, 5.000000e-01\l  %52 = fdiv contract float %48, %51\l  %53 = fsub contract float %37, %50\l  %54 = fsub contract float %40, %52\l  %55 = bitcast %struct.__hip_texture addrspace(1)* %0 to i32 addrspace(1)*\l  %56 = addrspacecast i32 addrspace(1)* %55 to i32 addrspace(4)*\l  %57 = getelementptr inbounds i32, i32 addrspace(4)* %56, i64 12\l  %58 = getelementptr inbounds i32, i32 addrspace(4)* %56, i64 10\l  %59 = load i32, i32 addrspace(4)* %58, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %60 = uitofp i32 %59 to float\l  %61 = getelementptr inbounds i32, i32 addrspace(4)* %56, i64 2\l  %62 = load i32, i32 addrspace(4)* %61, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %63 = lshr i32 %62, 14\l  %64 = and i32 %63, 16383\l  %65 = add nuw nsw i32 %64, 1\l  %66 = uitofp i32 %65 to float\l  %67 = load i32, i32 addrspace(4)* %57, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %68 = and i32 %67, 32768\l  %69 = icmp eq i32 %68, 0\l  %70 = select i1 %69, float %60, float 1.000000e+00\l  %71 = select i1 %69, float %66, float 1.000000e+00\l  %72 = getelementptr inbounds i32, i32 addrspace(4)* %56, i64 14\l  %73 = load i32, i32 addrspace(4)* %72, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %74 = and i32 %73, 1048576\l  %75 = icmp eq i32 %74, 0\l  %76 = bitcast i32 addrspace(4)* %57 to \<4 x i32\> addrspace(4)*\l  %77 = load \<4 x i32\>, \<4 x i32\> addrspace(4)* %76, align 16, !tbaa !11,\l... !amdgpu.noclobber !5\l  %78 = bitcast %struct.__hip_texture addrspace(1)* %0 to \<8 x i32\>\l... addrspace(1)*\l  %79 = addrspacecast \<8 x i32\> addrspace(1)* %78 to \<8 x i32\> addrspace(4)*\l  %80 = load \<8 x i32\>, \<8 x i32\> addrspace(4)* %79, align 32, !tbaa !11,\l... !amdgpu.noclobber !5\l  %81 = tail call float @llvm.amdgcn.rcp.f32(float %71)\l  %82 = fmul float %54, %71\l  %83 = tail call float @llvm.floor.f32(float %82)\l  %84 = fmul float %81, %83\l  %85 = select i1 %75, float %84, float %54\l  %86 = tail call float @llvm.amdgcn.rcp.f32(float %70)\l  %87 = fmul float %53, %70\l  %88 = tail call float @llvm.floor.f32(float %87)\l  %89 = fmul float %86, %88\l  %90 = select i1 %75, float %89, float %53\l  %91 = tail call float @llvm.amdgcn.image.sample.lz.2d.f32.f32(i32 1, float\l... %90, float %85, \<8 x i32\> %80, \<4 x i32\> %77, i1 false, i32 0, i32 0)\l  %92 = bitcast float %91 to i32\l  %93 = trunc i32 %92 to i16\l  %94 = and i16 %93, 255\l  %95 = fadd contract float %50, %37\l  %96 = fmul float %95, %70\l  %97 = tail call float @llvm.floor.f32(float %96)\l  %98 = fmul float %86, %97\l  %99 = select i1 %75, float %98, float %95\l  %100 = tail call float @llvm.amdgcn.image.sample.lz.2d.f32.f32(i32 1, float\l... %99, float %85, \<8 x i32\> %80, \<4 x i32\> %77, i1 false, i32 0, i32 0)\l  %101 = bitcast float %100 to i32\l  %102 = trunc i32 %101 to i16\l  %103 = and i16 %102, 255\l  %104 = fadd contract float %52, %40\l  %105 = fmul float %104, %71\l  %106 = tail call float @llvm.floor.f32(float %105)\l  %107 = fmul float %81, %106\l  %108 = select i1 %75, float %107, float %104\l  %109 = tail call float @llvm.amdgcn.image.sample.lz.2d.f32.f32(i32 1, float\l... %90, float %108, \<8 x i32\> %80, \<4 x i32\> %77, i1 false, i32 0, i32 0)\l  %110 = bitcast float %109 to i32\l  %111 = trunc i32 %110 to i16\l  %112 = and i16 %111, 255\l  %113 = tail call float @llvm.amdgcn.image.sample.lz.2d.f32.f32(i32 1, float\l... %99, float %108, \<8 x i32\> %80, \<4 x i32\> %77, i1 false, i32 0, i32 0)\l  %114 = bitcast float %113 to i32\l  %115 = trunc i32 %114 to i16\l  %116 = and i16 %115, 255\l  %117 = add nuw nsw i16 %94, 2\l  %118 = add nuw nsw i16 %117, %103\l  %119 = add nuw nsw i16 %118, %112\l  %120 = add nuw nsw i16 %119, %116\l  %121 = lshr i16 %120, 2\l  %122 = trunc i16 %121 to i8\l  %123 = mul nsw i32 %24, %4\l  %124 = add nsw i32 %123, %16\l  %125 = sext i32 %124 to i64\l  %126 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %125\l  store i8 %122, i8 addrspace(1)* %126, align 1, !tbaa !12\l  br label %127\l}"];
	Node0x5d1a620 -> Node0x5d1a6b0;
	Node0x5d1a6b0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%127:\l127:                                              \l  ret void\l}"];
}
