+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rV_system|rst_controller|alt_rst_req_sync_uq1                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rst_controller|alt_rst_sync_uq1                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rst_controller                                                                                 ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|leds_s1_translator                                                           ; 87    ; 6              ; 5            ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|pio_pipeline_bridge_m0_translator                                            ; 88    ; 10             ; 2            ; 10             ; 81     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2                                                                              ; 78    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_1|jtag_uart_avalon_jtag_slave_translator                                       ; 86    ; 5              ; 5            ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_1|jtag_uart_pipeline_bridge_m0_translator                                      ; 87    ; 10             ; 2            ; 10             ; 80     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_1                                                                              ; 78    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter_002                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter_001                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_mux_001                                                                  ; 113   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_mux|arb|adder                                                            ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_mux|arb                                                                  ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_mux                                                                      ; 333   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_demux_002                                                                ; 114   ; 4              ; 2            ; 4              ; 221    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_demux_001                                                                ; 113   ; 1              ; 2            ; 1              ; 111    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_demux                                                                    ; 113   ; 1              ; 2            ; 1              ; 111    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_mux_002|arb|adder                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_mux_002|arb                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_mux_002                                                                  ; 223   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_mux_001                                                                  ; 113   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_mux                                                                      ; 113   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_demux_001                                                                ; 113   ; 1              ; 2            ; 1              ; 111    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_demux                                                                    ; 115   ; 9              ; 2            ; 9              ; 331    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_004|the_default_decode                                                ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_004                                                                   ; 110   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_003|the_default_decode                                                ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_003                                                                   ; 110   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_002|the_default_decode                                                ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_002                                                                   ; 110   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_001|the_default_decode                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_001                                                                   ; 110   ; 5              ; 4            ; 5              ; 111    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router|the_default_decode                                                    ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router                                                                       ; 110   ; 0              ; 4            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|on_chip_memory_s1_agent_rsp_fifo                                             ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|on_chip_memory_s1_agent|uncompressor                                         ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|on_chip_memory_s1_agent                                                      ; 296   ; 39             ; 40           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|pio_pipeline_bridge_s0_agent_rsp_fifo                                        ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|pio_pipeline_bridge_s0_agent|uncompressor                                    ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|pio_pipeline_bridge_s0_agent                                                 ; 296   ; 39             ; 40           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|jtag_uart_pipeline_bridge_s0_agent_rsp_fifo                                  ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|jtag_uart_pipeline_bridge_s0_agent|uncompressor                              ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|jtag_uart_pipeline_bridge_s0_agent                                           ; 296   ; 39             ; 40           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rv32i_core_instruction_master_agent                                          ; 188   ; 33             ; 79           ; 33             ; 142    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rv32i_core_data_master_agent                                                 ; 188   ; 33             ; 79           ; 33             ; 142    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|on_chip_memory_s1_translator                                                 ; 115   ; 7              ; 22           ; 7              ; 83     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|pio_pipeline_bridge_s0_translator                                            ; 115   ; 4              ; 28           ; 4              ; 78     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|jtag_uart_pipeline_bridge_s0_translator                                      ; 115   ; 4              ; 29           ; 4              ; 77     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rv32i_core_instruction_master_translator                                     ; 116   ; 51             ; 0            ; 51             ; 108    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rv32i_core_data_master_translator                                            ; 116   ; 13             ; 0            ; 13             ; 108    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0                                                                              ; 205   ; 0              ; 0            ; 0              ; 202    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|registers[0][31]__2|auto_generated                                          ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|registers[0][31]__1|auto_generated                                          ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|u_csr_unit|instret_csr                                                      ; 104   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|u_csr_unit|time_csr                                                         ; 104   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|u_csr_unit|cycle_csr                                                        ; 104   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|u_csr_unit                                                                  ; 52    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac                                                                             ; 100   ; 0              ; 2            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core                                                                                     ; 68    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|pio_pipeline_bridge                                                                            ; 82    ; 2              ; 0            ; 2              ; 78     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|on_chip_memory|the_altsyncram|auto_generated                                                   ; 49    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|on_chip_memory                                                                                 ; 52    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|leds                                                                                           ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart_pipeline_bridge                                                                      ; 81    ; 2              ; 0            ; 2              ; 77     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_r|rfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_r                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_w|wfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_jtag_uart_scfifo_w                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart                                                                                      ; 38    ; 10             ; 23           ; 10             ; 33     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|pll_50_150                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system                                                                                                ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
