Antilog-NPNO PCB版

テスト実装しました。

回路図
Antilog_NPNO_PCB_sch.png

IMG_20201128_193834.jpg

基板

トランジスタ(Q1、Q2)と抵抗(R13)を熱結合しやすいように配置しました。R13は3300ppmの温度補償抵抗を使い、エポキシ接着剤で固める予定です。

エポキシ接着剤での熱結合のテスト
IMG_20201109_174711.jpg

IMG_20201109_174720.jpg

DC電位

入力をGNDに落とした場合の各部の電位をテスタで測定しました。

シミュレーション

Antilog_NPNO_PCB_op.png

fV、nV、uVという値が表示されていますが、実際にはなかなか測定できませんので0V(GND)として扱って良いと思います。

測定値

IMG_20201128_0001.jpg

入出力

±1Vの

メモ

POTの端子が逆。
VCOの場合CVの直入力が必要。