<!doctype html>
<html lang="fr">
<head>
  <meta charset="utf-8" />
  <meta name="viewport" content="width=device-width, initial-scale=1" />
  <title>Lucas Ferranti — Projets & Références</title>
  <style>
    :root { --bg:#0b1020; --card:#121a33; --text:#e9ecf5; --muted:#b8c0dd; --accent:#7aa2ff; }
    * { box-sizing: border-box; }
    body {
      margin: 0; font-family: system-ui, -apple-system, Segoe UI, Roboto, Arial, sans-serif;
      background: radial-gradient(1200px 700px at 20% 0%, #17224a 0%, var(--bg) 55%);
      color: var(--text);
    }
    a { color: var(--accent); text-decoration: none; }
    a:hover { text-decoration: underline; }
    .wrap { max-width: 980px; margin: 0 auto; padding: 28px 18px 56px; }
    header { display: grid; gap: 10px; padding: 22px; background: rgba(18,26,51,.75); border: 1px solid rgba(255,255,255,.08); border-radius: 16px; }
    h1 { margin: 0; font-size: 28px; letter-spacing: .2px; }
    .subtitle { color: var(--muted); line-height: 1.4; }
    .chips { display:flex; flex-wrap: wrap; gap: 8px; margin-top: 6px; }
    .chip { font-size: 13px; color: var(--muted); border: 1px solid rgba(255,255,255,.12); padding: 6px 10px; border-radius: 999px; background: rgba(255,255,255,.04); }
    .grid { display:grid; grid-template-columns: 1.4fr .9fr; gap: 14px; margin-top: 14px; align-items: start; }
    @media (max-width: 880px){ .grid{ grid-template-columns: 1fr; } }
    section { background: rgba(18,26,51,.75); border: 1px solid rgba(255,255,255,.08); border-radius: 16px; padding: 18px; }
    h2 { margin: 0 0 10px; font-size: 18px; }
    h3 { margin: 10px 0 6px; font-size: 15px; }
    .card { border: 1px solid rgba(255,255,255,.10); background: rgba(255,255,255,.04); border-radius: 14px; padding: 14px; margin: 12px 0; }
    .meta { color: var(--muted); font-size: 14px; }
    ul { margin: 10px 0 0 18px; }
    .k { display:grid; gap: 12px; }
    .line { display:flex; justify-content: space-between; gap: 10px; border-top: 1px dashed rgba(255,255,255,.12); padding-top: 10px; margin-top: 10px; color: var(--muted); font-size: 13px; }
    .warn { color: #ffd37a; font-size: 13px; }
    .small { color: var(--muted); font-size: 13px; }
    .btnrow { display:flex; flex-wrap: wrap; gap: 10px; margin-top: 10px; }
    .btn {
      display:inline-block; padding: 9px 12px; border-radius: 12px;
      background: rgba(122,162,255,.14); border: 1px solid rgba(122,162,255,.35);
      font-size: 14px;
    }
    .twoCol { display:grid; grid-template-columns: 1fr 1fr; gap: 10px; }
    @media (max-width: 520px){ .twoCol{ grid-template-columns: 1fr; } }
    .taglist { display:flex; flex-wrap: wrap; gap: 6px; margin-top: 8px; }
    .tag { font-size: 12px; color: var(--muted); border: 1px solid rgba(255,255,255,.12); padding: 4px 8px; border-radius: 999px; background: rgba(255,255,255,.03); }
  </style>
</head>

<body>
  <div class="wrap">
    <header>
      <h1>Lucas Ferranti</h1>
      <div class="subtitle">
        Ingénieur Electronique Numérique et Systèmes Embarqués — Projets universitaires & références (accès via QR code).
      </div>

      <div class="chips">
        <span class="chip">Python</span>
        <span class="chip">C</span>
        <span class="chip">VHDL</span>
        <span class="chip">FPGA / ZYNQ</span>
        <span class="chip">DSP /Modélisation</span>
        <span class="chip">Tests & Validation</span>
        <span class="chip">Linux / Git</span>
      </div>

      <div class="btnrow">
        <a class="btn" href="mailto:lucas.ferranti.fr@gmail.com">Email</a>
        <a class="btn" href="https://www.linkedin.com/in/lucas-ferranti" target="_blank" rel="noreferrer">LinkedIn</a>
      </div>

      <div class="small">
        Cette page regroupe un aperçu structuré de mes projets (académiques) et de mes compétences techniques.
      </div>
    </header>

    <div class="grid">
      <!-- COLONNE GAUCHE -->
      <section>
        <h2>Projets universitaires</h2>

        <div class="card">
          <strong>Projet M2 — Tolérance aux fautes d’un CNN quantifié INT8 (LeNet-5)</strong>
          <div class="meta">
            Étude approfondie de la robustesse d’un réseau convolutionnel embarqué face aux inversions de bits
            dans un contexte critique (systèmes embarqués sensibles aux radiations / défauts mémoire).
          </div>
        
          <h3>Contexte & Objectif</h3>
          <ul>
            <li>Analyse de la résilience d’un CNN LeNet-5 quantifié INT8 (dataset MNIST)</li>
            <li>Simulation de défauts matériels via injection logicielle de bit-flips</li>
            <li>Identification des couches et paramètres les plus vulnérables</li>
          </ul>
        
          <h3>Réalisations techniques</h3>
          <ul>
            <li>Développement d’un framework d’injection en <b>C</b> avec macro INLINE_BITFLIP</li>
            <li>Instrumentation ciblée : poids, biais, activations intermédiaires</li>
            <li>Automatisation complète des campagnes via <b>Python</b></li>
            <li>Exécution de <b>+3 millions d’inférences</b></li>
            <li>Analyse statistique par couche, bit et direction d’inversion</li>
          </ul>
        
          <h3>Résultats clés</h3>
          <ul>
            <li>Sensibilité élevée des bits de poids fort (MSB)</li>
            <li>Couches C1 et C3 identifiées comme les plus vulnérables</li>
            <li>Biais plus critiques que les poids</li>
          </ul>
        
          <div class="taglist">
            <span class="tag">C</span>
            <span class="tag">Python</span>
            <span class="tag">TensorFlow Lite</span>
            <span class="tag">INT8</span>
            <span class="tag">Analyse statistique</span>
            <span class="tag">Systèmes critiques</span>
          </div>
        </div>


        <div class="card">
          <strong>Projet Robotique — Système embarqué FPGA (ZYNQ7)</strong>
          <div class="meta">
            Conception complète d’un système temps réel intégrant asservissement moteur,
            acquisition capteurs et logique décisionnelle embarquée.
          </div>
        
          <h3>Architecture développée</h3>
          <ul>
            <li>Générateur PWM (125 MHz → 20 kHz)</li>
            <li>Machine à états VHDL pour trajectoire autonome</li>
            <li>Mesure vitesse via encodeur incrémental (détection fronts + compteur matériel)</li>
            <li>Gestion interruptions matérielles via processeur ZYNQ7</li>
          </ul>
        
          <h3>Fonctionnalités intégrées</h3>
          <ul>
            <li>Suivi de ligne par capteurs optiques</li>
            <li>Détection obstacle IR + ADC</li>
            <li>Transmission UART (ASCII)</li>
            <li>Détection couleur par photodiodes</li>
          </ul>
        
          <h3>Validation</h3>
          <ul>
            <li>Simulation temporelle complète</li>
            <li>Validation sur robot réel</li>
            <li>Tests fonctionnels multi-scénarios</li>
          </ul>
        
          <div class="taglist">
            <span class="tag">VHDL</span>
            <span class="tag">FPGA</span>
            <span class="tag">ZYNQ7</span>
            <span class="tag">PWM</span>
            <span class="tag">UART</span>
            <span class="tag">Interruptions</span>
            <span class="tag">Temps réel</span>
          </div>
        </div>

        <div class="card">
          <strong>Conception VHDL & Synthèse ASIC — FSM robot autonome</strong>
          <div class="meta">
            Développement et synthèse ASIC d’un contrôleur basé sur FSM avec analyse
            des performances selon différents codages d’états.
          </div>
        
          <h3>Conception</h3>
          <ul>
            <li>FSM synchrone à 9 états (Machine de Mealy)</li>
            <li>Reset asynchrone + synchronisation front montant</li>
            <li>Testbenchs complets avec analyse de couverture</li>
          </ul>
        
          <h3>Synthèse & Optimisation</h3>
          <ul>
            <li>Comparaison codages : One-Hot / Gray / Binaire</li>
            <li>Fréquence max : <b>794,8 MHz</b> (One-Hot)</li>
            <li>Chemin critique : 1,26 ns</li>
            <li>Analyse surface logique & timing</li>
          </ul>
        
          <div class="taglist">
            <span class="tag">VHDL</span>
            <span class="tag">FSM</span>
            <span class="tag">Synthèse ASIC</span>
            <span class="tag">Cadence Leonardo</span>
            <span class="tag">Analyse timing</span>
          </div>
        </div>

        <div class="card">
          <strong>Modélisation DSP — Suréchantillonneur FPGA (×8)</strong>
          <div class="meta">
            Modélisation cycle-près en Python d’une architecture VHDL
            pour accélérer la validation système.
          </div>
        
          <h3>Architecture étudiée</h3>
          <ul>
            <li>Pipeline ×3 avec filtres FIR half-band ordre 14</li>
            <li>Suréchantillonnage ×8 (250 MSPS → 2 GSPS)</li>
            <li>Architecture multi-voies (10 instances parallèles)</li>
          </ul>
        
          <h3>Travaux réalisés</h3>
          <ul>
            <li>Modélisation orientée objet des étages</li>
            <li>Implémentation FFT & analyse spectrale</li>
            <li>Validation gain & images spectrales</li>
          </ul>
        
          <div class="taglist">
            <span class="tag">Python</span>
            <span class="tag">NumPy</span>
            <span class="tag">SciPy</span>
            <span class="tag">DSP</span>
            <span class="tag">FFT</span>
            <span class="tag">Architecture FPGA</span>
          </div>
        </div>

        <div class="card">
          <strong>Conception de circuit numérique — Filtre passe-bas</strong>
          <div class="meta">
            Conception et validation d’un filtre passe-bas numérique : architecture à additionneur, multiplieur et retard z⁻¹,
            avec étude, simulation, synthèse et étapes de placement/routage.
          </div>

          <h3>Architecture & théorie</h3>
          <ul>
            <li>Déduction de la relation en Z et de l’architecture du filtre passe-bas (addition + multiplication + z⁻¹)</li>
            <li>Spécification d’un coefficient de filtrage (ex : cm = 0,75 via 3092/4096)</li>
          </ul>

          <h3>Conception des blocs</h3>
          <ul>
            <li>Conception d’un additionneur n bits (propagation de retenue) à partir d’additionneurs 1 bit</li>
            <li>Intégration filtre : registre d’entrée (bascules D), additionneur, multiplieur, retard z⁻¹</li>
          </ul>

          <h3>VHDL, simulation & validation</h3>
          <ul>
            <li>Description VHDL modulaire : registre (reg_E), additionneur avec registre (add_reg), multiplieur (multi), top filtre</li>
            <li>Simulation comportementale + post-synthèse + post-routage (prise en compte délais)</li>
            <li>Analyse des chronogrammes (mode analogique) : réponse progressive typique d’un passe-bas</li>
          </ul>

          <h3>Implémentation physique</h3>
          <ul>
            <li>Placement/routage avec Innovus : floorplan, alimentation (rings/rails), arbre d’horloge, fillers, export netlist/délais</li>
          </ul>

          <div class="taglist">
            <span class="tag">VHDL</span><span class="tag">Filtrage numérique</span><span class="tag">Additionneur n bits</span>
            <span class="tag">Simulation</span><span class="tag">Synthèse</span><span class="tag">Placement & Routage</span>
          </div>

          <div class="pill">Point fort : chaîne complète (architecture → VHDL → post-synthèse → post-routage)</div>
        </div>

        <div class="card">
          <strong>SCADA / Automatisme — Modbus TCP + HOME I/O + Supervision</strong>
          <div class="meta">
            Mise en place d’une chaîne industrielle complète : commande PLC, simulation de partie opérative,
            supervision SCADA et analyse réseau des échanges Modbus TCP.
          </div>

          <h3>Architecture & objectifs</h3>
          <ul>
            <li>Contrôle d’équipements simulés (volets roulants) via programme PLC</li>
            <li>Interfaçage PLC ↔ simulateur HOME I/O via passerelle I/O</li>
            <li>Supervision SCADA : visualisation temps réel sur tableau de bord</li>
            <li>Validation protocole : capture et analyse Modbus TCP sous Wireshark</li>
          </ul>

          <h3>Contributions techniques</h3>
          <ul>
            <li>Configuration réseau Ethernet : adressage IP, masques, tests de connectivité (ping)</li>
            <li>Mapping I/O : correspondance entrées/sorties et zones mémoire (%I, %Q, %M, %MW)</li>
            <li>Programmation Ladder : logique montée/descente avec exclusion mutuelle (sécurité)</li>
            <li>Configuration SCADA : création équipement Modbus, trames de lecture/écriture, variables & synoptiques</li>
          </ul>

          <h3>Résultats & validation</h3>
          <ul>
            <li>Voyants SCADA cohérents avec les sorties PLC (réaction temps réel)</li>
            <li>Analyse Modbus TCP : requêtes/réponses conformes, MBAP, fonctions de lecture/écriture</li>
            <li>Mesure de performances : latence inter-trame stable (ordre de grandeur ~ dizaines de ms)</li>
          </ul>

          <div class="taglist">
            <span class="tag">Automatisme</span>
            <span class="tag">Ladder</span>
            <span class="tag">Modbus TCP</span>
            <span class="tag">SCADA / IHM</span>
            <span class="tag">Mapping I/O</span>
            <span class="tag">Wireshark</span>
          </div>

          <div class="pill">Point fort : intégration bout-en-bout (PLC → supervision → validation réseau)</div>
        </div>

      </section>

      <!-- COLONNE DROITE -->
      <section class="k">
        <div>
          <h2>Compétences</h2>

          <div class="card">
            <h3>Langages</h3>
            <div class="taglist">
              <span class="tag">Python</span><span class="tag">C</span><span class="tag">VHDL</span>
              <span class="tag">Perl</span><span class="tag">Shell</span><span class="tag">Java</span>
            </div>

            <h3>Logiciels & Outils</h3>
            <div class="taglist">
              <span class="tag">TensorFlow</span><span class="tag">NumPy</span><span class="tag">SciPy</span>
              <span class="tag">Git</span><span class="tag">Gerrit</span><span class="tag">Jenkins</span> class="tag">Linux</span>
              <span class="tag">Qt / PyQt</span><span class="tag">Vivado</span><span class="tag">Simulation VHDL</span>
              <span class="tag">Cadence Leonardo</span><span class="tag">LaTeX</span>
            </div>

            <h3>Systèmes & Hardware</h3>
            <div class="taglist">
              <span class="tag">FPGA</span><span class="tag">ZYNQ</span><span class="tag">ASIC</span><span class="tag">Synthèse logique</span>
              <span class="tag">PWM</span><span class="tag">UART</span><span class="tag">AXI</span><span class="tag">ADC</span>
              <span class="tag">Capteurs (optiques/IR/encodeurs)</span>
            </div>

            <h3>Indus / Réseaux</h3>
            <div class="taglist">
              <span class="tag">Modbus TCP</span><span class="tag">I/O Mapping</span><span class="tag">PLC</span><span class="tag">SCADA</span>
            </div>

            <h3>Tests & Validation</h3>
            <div class="taglist">
              <span class="tag">Tests unitaires</span><span class="tag">Non-régression</span>
              <span class="tag">Injection de fautes</span><span class="tag">Analyse de couverture</span>
            </div>
          </div>
        </div>

        <div>
          <h2>Références</h2>
          <div class="card">
            <strong>Florian Letombe</strong>
            <div class="meta">Ingénieur Software — STMicroelectronics</div>
            <div class="meta">Email : <a href="mailto:florian.letombe@st.fr">florian.letombe@st.com</a></div>
            <div class="meta">Contexte : encadrement stage (qualification d’outil, tests, GUI Python)</div>
          </div>
        </div>

        <div>
          <h2>Centres d'intérêt</h2>
          <div class="card">
            <div class="taglist">
              <span class="tag">Ski</span>
              <span class="tag">Tennis</span>
              <span class="tag">Natation</span>
              <span class="tag">Basket</span>
              <span class="tag">Astronomie</span>
              <span class="tag">Lecture</span>
              <span class="tag">Jeux vidéo</span>
              <span class="tag">Cinéma</span>
              <span class="tag">Streaming</span>
            <div>
          </div>
        </div>
      </section>
    </div>

    <p class="small" style="margin-top:14px;">
      Dernière mise à jour : <span id="d"></span>
    </p>
  </div>

  <script>
    const d = new Date();
    document.getElementById("d").textContent = d.toLocaleDateString("fr-FR");
  </script>
</body>
</html>

