<stg><name>frameSIPO</name>


<trans_list>

<trans id="116" from="1" to="2">
<condition id="94">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="3" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="20" bw="1" op_0_bw="1" op_1_bw="8" op_2_bw="2" op_3_bw="32">
<![CDATA[
codeRepl:9  %tmp = call i1 @_ssdm_op_NbReadReq.axis.i8P.i2P(i8* %inData_V_data_V, i2* %inData_V_user_V, i32 1)

]]></node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="21" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
codeRepl:10  br i1 %tmp, label %0, label %._crit_edge90

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="23" bw="1" op_0_bw="1">
<![CDATA[
:0  %CNT_STATE_load = load i1* @CNT_STATE, align 1

]]></node>
<StgValue><ssdm name="CNT_STATE_load"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="24" bw="32" op_0_bw="32">
<![CDATA[
:1  %byte_cnt_load = load i32* @byte_cnt, align 4

]]></node>
<StgValue><ssdm name="byte_cnt_load"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="25" bw="10" op_0_bw="10" op_1_bw="8" op_2_bw="2">
<![CDATA[
:2  %empty = call { i8, i2 } @_ssdm_op_Read.axis.volatile.i8P.i2P(i8* %inData_V_data_V, i2* %inData_V_user_V)

]]></node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="26" bw="8" op_0_bw="10">
<![CDATA[
:3  %tmp_data_V = extractvalue { i8, i2 } %empty, 0

]]></node>
<StgValue><ssdm name="tmp_data_V"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="27" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %CNT_STATE_load, label %3, label %1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="67">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="29" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_3 = icmp eq i8 %tmp_data_V, -43

]]></node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="67">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="30" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_3, label %mergeST, label %2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="68">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<node id="32" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  store i32 0, i32* @byte_cnt, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="68">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<node id="33" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %mergeST

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="35" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %tmp_5 = add nsw i32 %byte_cnt_load, 1

]]></node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="36" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  store i32 %tmp_5, i32* @byte_cnt, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="37" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2  %tmp_6 = icmp slt i32 %tmp_5, 7

]]></node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="39" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_6, label %4, label %5

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="70">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
</and_exp></or_exp>
</condition>

<node id="41" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %tmp_9 = icmp slt i32 %tmp_5, 13

]]></node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="70">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
</and_exp></or_exp>
</condition>

<node id="43" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_9, label %6, label %7

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="71">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
</and_exp></or_exp>
</condition>

<node id="45" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %tmp_2 = icmp eq i32 %tmp_5, 13

]]></node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="71">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
</and_exp></or_exp>
</condition>

<node id="47" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_2, label %8, label %9

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="72">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<node id="49" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %tmp_4 = icmp eq i32 %tmp_5, 14

]]></node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="72">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<node id="50" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_4, label %10, label %mergeST

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="73">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<node id="55" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %mergeST

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="74">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<node id="59" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %mergeST

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="61" bw="4" op_0_bw="32">
<![CDATA[
:0  %tmp_28 = trunc i32 %tmp_5 to i4

]]></node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="62" bw="7" op_0_bw="7" op_1_bw="4" op_2_bw="3">
<![CDATA[
:1  %tmp_s = call i7 @_ssdm_op_BitConcatenate.i7.i4.i3(i4 %tmp_28, i3 0)

]]></node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="63" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:2  %Hi_assign_1 = sub i7 -25, %tmp_s

]]></node>
<StgValue><ssdm name="Hi_assign_1"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="64" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:3  %Lo_assign_1 = sub i7 -32, %tmp_s

]]></node>
<StgValue><ssdm name="Lo_assign_1"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="66" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
:5  %tmp_29 = icmp ugt i7 %Lo_assign_1, %Hi_assign_1

]]></node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="67" bw="6" op_0_bw="7">
<![CDATA[
:6  %tmp_30 = trunc i7 %Lo_assign_1 to i6

]]></node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="68" bw="6" op_0_bw="7">
<![CDATA[
:7  %tmp_31 = trunc i7 %Hi_assign_1 to i6

]]></node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="88" bw="0" op_0_bw="0">
<![CDATA[
:27  br label %mergeST

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="90" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %tmp_1 = shl i32 %tmp_5, 3

]]></node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="91" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %Hi_assign = sub i32 55, %tmp_1

]]></node>
<StgValue><ssdm name="Hi_assign"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="92" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:2  %Lo_assign = sub i32 48, %tmp_1

]]></node>
<StgValue><ssdm name="Lo_assign"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="95" bw="6" op_0_bw="32">
<![CDATA[
:5  %tmp_8 = trunc i32 %Lo_assign to i6

]]></node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="96" bw="6" op_0_bw="32">
<![CDATA[
:6  %tmp_10 = trunc i32 %Hi_assign to i6

]]></node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="116" bw="0" op_0_bw="0">
<![CDATA[
:26  br label %mergeST

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="77">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="118" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1">
<![CDATA[
mergeST:0  %CNT_STATE_new_4 = phi i1 [ false, %2 ], [ true, %1 ], [ true, %6 ], [ true, %10 ], [ false, %9 ], [ true, %8 ], [ true, %4 ]

]]></node>
<StgValue><ssdm name="CNT_STATE_new_4"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="77">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="119" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
mergeST:1  store i1 %CNT_STATE_new_4, i1* @CNT_STATE, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="42" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="11" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
codeRepl:0  call void (...)* @_ssdm_op_SpecBitsMap(i8* %inData_V_data_V), !map !61

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="43" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="12" bw="0" op_0_bw="0" op_1_bw="2">
<![CDATA[
codeRepl:1  call void (...)* @_ssdm_op_SpecBitsMap(i2* %inData_V_user_V), !map !65

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="44" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="13" bw="0" op_0_bw="0" op_1_bw="48">
<![CDATA[
codeRepl:2  call void (...)* @_ssdm_op_SpecBitsMap(i48* %headerData_V_src_MAC_V), !map !69

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="45" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="14" bw="0" op_0_bw="0" op_1_bw="48">
<![CDATA[
codeRepl:3  call void (...)* @_ssdm_op_SpecBitsMap(i48* %headerData_V_dest_MAC_V), !map !73

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="46" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="15" bw="0" op_0_bw="0" op_1_bw="16">
<![CDATA[
codeRepl:4  call void (...)* @_ssdm_op_SpecBitsMap(i16* %headerData_V_ethertype_V), !map !77

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="47" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="16" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
codeRepl:5  call void (...)* @_ssdm_op_SpecTopModule([10 x i8]* @frameSIPO_str) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="48" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="17" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="2" op_3_bw="0" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0">
<![CDATA[
codeRepl:6  call void (...)* @_ssdm_op_SpecInterface(i8* %inData_V_data_V, i2* %inData_V_user_V, [5 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="49" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="18" bw="0" op_0_bw="0" op_1_bw="48" op_2_bw="48" op_3_bw="16" op_4_bw="0" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="0">
<![CDATA[
codeRepl:7  call void (...)* @_ssdm_op_SpecInterface(i48* %headerData_V_src_MAC_V, i48* %headerData_V_dest_MAC_V, i16* %headerData_V_ethertype_V, [5 x i8]* @p_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="50" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="19" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
codeRepl:8  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str1) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="51" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="69">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="38" bw="48" op_0_bw="48">
<![CDATA[
:3  %p_Val2_s = load i48* @curr_header_dest_MAC_V, align 8

]]></node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="52" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="70">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
</and_exp></or_exp>
</condition>

<node id="42" bw="48" op_0_bw="48">
<![CDATA[
:1  %p_Val2_3 = load i48* @curr_header_src_MAC_V, align 8

]]></node>
<StgValue><ssdm name="p_Val2_3"/></StgValue>
</operation>

<operation id="53" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="71">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
</and_exp></or_exp>
</condition>

<node id="46" bw="16" op_0_bw="16">
<![CDATA[
:1  %p_Val2_2 = load i16* @curr_header_ethertype_V, align 2

]]></node>
<StgValue><ssdm name="p_Val2_2"/></StgValue>
</operation>

<operation id="54" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="73">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<node id="52" bw="16" op_0_bw="16" op_1_bw="16" op_2_bw="8" op_3_bw="32" op_4_bw="32">
<![CDATA[
:0  %p_Result_4 = call i16 @llvm.part.set.i16.i8(i16 %p_Val2_2, i8 %tmp_data_V, i32 0, i32 7)

]]></node>
<StgValue><ssdm name="p_Result_4"/></StgValue>
</operation>

<operation id="55" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="73">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<node id="53" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %p_Result_4, i16* @curr_header_ethertype_V, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="56" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="73">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<node id="54" bw="0" op_0_bw="0" op_1_bw="48" op_2_bw="48" op_3_bw="16" op_4_bw="48" op_5_bw="48" op_6_bw="16">
<![CDATA[
:2  call void @_ssdm_op_Write.axis.volatile.i48P.i48P.i16P(i48* %headerData_V_src_MAC_V, i48* %headerData_V_dest_MAC_V, i16* %headerData_V_ethertype_V, i48 %p_Val2_3, i48 %p_Val2_s, i16 %p_Result_4)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="57" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="74">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<node id="57" bw="16" op_0_bw="16" op_1_bw="16" op_2_bw="8" op_3_bw="32" op_4_bw="32">
<![CDATA[
:0  %p_Result_2 = call i16 @llvm.part.set.i16.i8(i16 %p_Val2_2, i8 %tmp_data_V, i32 8, i32 15)

]]></node>
<StgValue><ssdm name="p_Result_2"/></StgValue>
</operation>

<operation id="58" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="74">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<node id="58" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:1  store i16 %p_Result_2, i16* @curr_header_ethertype_V, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="59" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="65" bw="48" op_0_bw="8">
<![CDATA[
:4  %loc_V_1 = zext i8 %tmp_data_V to i48

]]></node>
<StgValue><ssdm name="loc_V_1"/></StgValue>
</operation>

<operation id="60" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="95">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<node id="69" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:8  %tmp_32 = sub i6 -17, %tmp_30

]]></node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="61" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="70" bw="6" op_0_bw="1" op_1_bw="6" op_2_bw="6">
<![CDATA[
:9  %tmp_33 = select i1 %tmp_29, i6 %tmp_30, i6 %tmp_31

]]></node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="62" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="71" bw="6" op_0_bw="1" op_1_bw="6" op_2_bw="6">
<![CDATA[
:10  %tmp_34 = select i1 %tmp_29, i6 %tmp_31, i6 %tmp_30

]]></node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="63" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="72" bw="6" op_0_bw="1" op_1_bw="6" op_2_bw="6">
<![CDATA[
:11  %tmp_35 = select i1 %tmp_29, i6 %tmp_32, i6 %tmp_30

]]></node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="64" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="73" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:12  %tmp_36 = sub i6 -17, %tmp_33

]]></node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="65" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="74" bw="48" op_0_bw="6">
<![CDATA[
:13  %tmp_37 = zext i6 %tmp_35 to i48

]]></node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="66" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="75" bw="48" op_0_bw="6">
<![CDATA[
:14  %tmp_38 = zext i6 %tmp_34 to i48

]]></node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="67" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="76" bw="48" op_0_bw="6">
<![CDATA[
:15  %tmp_39 = zext i6 %tmp_36 to i48

]]></node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="68" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="77" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:16  %tmp_40 = shl i48 %loc_V_1, %tmp_37

]]></node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="69" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<node id="78" bw="48" op_0_bw="48" op_1_bw="48" op_2_bw="32" op_3_bw="32">
<![CDATA[
:17  %tmp_41 = call i48 @llvm.part.select.i48(i48 %tmp_40, i32 47, i32 0)

]]></node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="70" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="79" bw="48" op_0_bw="1" op_1_bw="48" op_2_bw="48">
<![CDATA[
:18  %tmp_42 = select i1 %tmp_29, i48 %tmp_41, i48 %tmp_40

]]></node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="71" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="80" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:19  %tmp_43 = shl i48 -1, %tmp_38

]]></node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="72" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="81" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:20  %tmp_44 = lshr i48 -1, %tmp_39

]]></node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="73" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="82" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:21  %p_demorgan = and i48 %tmp_43, %tmp_44

]]></node>
<StgValue><ssdm name="p_demorgan"/></StgValue>
</operation>

<operation id="74" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="83" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:22  %tmp_45 = xor i48 %p_demorgan, -1

]]></node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="75" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="84" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:23  %tmp_46 = and i48 %p_Val2_3, %tmp_45

]]></node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>

<operation id="76" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="85" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:24  %tmp_47 = and i48 %tmp_42, %p_demorgan

]]></node>
<StgValue><ssdm name="tmp_47"/></StgValue>
</operation>

<operation id="77" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="86" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:25  %p_Result_1 = or i48 %tmp_46, %tmp_47

]]></node>
<StgValue><ssdm name="p_Result_1"/></StgValue>
</operation>

<operation id="78" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<node id="87" bw="0" op_0_bw="48" op_1_bw="48">
<![CDATA[
:26  store i48 %p_Result_1, i48* @curr_header_src_MAC_V, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="79" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="93" bw="48" op_0_bw="8">
<![CDATA[
:3  %loc_V = zext i8 %tmp_data_V to i48

]]></node>
<StgValue><ssdm name="loc_V"/></StgValue>
</operation>

<operation id="80" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="94" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:4  %tmp_7 = icmp ugt i32 %Lo_assign, %Hi_assign

]]></node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="81" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="97" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:7  %tmp_11 = sub i6 -17, %tmp_8

]]></node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="82" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="98" bw="6" op_0_bw="1" op_1_bw="6" op_2_bw="6">
<![CDATA[
:8  %tmp_12 = select i1 %tmp_7, i6 %tmp_8, i6 %tmp_10

]]></node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="99" bw="6" op_0_bw="1" op_1_bw="6" op_2_bw="6">
<![CDATA[
:9  %tmp_13 = select i1 %tmp_7, i6 %tmp_10, i6 %tmp_8

]]></node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="100" bw="6" op_0_bw="1" op_1_bw="6" op_2_bw="6">
<![CDATA[
:10  %tmp_14 = select i1 %tmp_7, i6 %tmp_11, i6 %tmp_8

]]></node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="101" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
:11  %tmp_15 = sub i6 -17, %tmp_12

]]></node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="102" bw="48" op_0_bw="6">
<![CDATA[
:12  %tmp_16 = zext i6 %tmp_14 to i48

]]></node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="103" bw="48" op_0_bw="6">
<![CDATA[
:13  %tmp_17 = zext i6 %tmp_13 to i48

]]></node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="104" bw="48" op_0_bw="6">
<![CDATA[
:14  %tmp_18 = zext i6 %tmp_15 to i48

]]></node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="105" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:15  %tmp_19 = shl i48 %loc_V, %tmp_16

]]></node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="106" bw="48" op_0_bw="48" op_1_bw="48" op_2_bw="32" op_3_bw="32">
<![CDATA[
:16  %tmp_20 = call i48 @llvm.part.select.i48(i48 %tmp_19, i32 47, i32 0)

]]></node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="91" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="107" bw="48" op_0_bw="1" op_1_bw="48" op_2_bw="48">
<![CDATA[
:17  %tmp_21 = select i1 %tmp_7, i48 %tmp_20, i48 %tmp_19

]]></node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="92" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="108" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:18  %tmp_22 = shl i48 -1, %tmp_17

]]></node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="109" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:19  %tmp_23 = lshr i48 -1, %tmp_18

]]></node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="110" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:20  %p_demorgan3 = and i48 %tmp_22, %tmp_23

]]></node>
<StgValue><ssdm name="p_demorgan3"/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="111" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:21  %tmp_24 = xor i48 %p_demorgan3, -1

]]></node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="112" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:22  %tmp_25 = and i48 %p_Val2_s, %tmp_24

]]></node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="113" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:23  %tmp_26 = and i48 %tmp_21, %p_demorgan3

]]></node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="114" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
:24  %p_Result_s = or i48 %tmp_25, %tmp_26

]]></node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="76">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="CNT_STATE_load" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="115" bw="0" op_0_bw="48" op_1_bw="48">
<![CDATA[
:25  store i48 %p_Result_s, i48* @curr_header_dest_MAC_V, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="77">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="120" bw="0" op_0_bw="0">
<![CDATA[
mergeST:2  br label %._crit_edge90

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="35">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="122" bw="0">
<![CDATA[
._crit_edge90:0  ret void

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
