# HW3

3주차 : 1-T DRAM의 구조 및 동작 원리

조 명 : 뚝딱뚝딱

2017117876

김승현

DRAM은 메모리 셀 내부의 작은 커패시터 전하를 충전시켜 데이터를 저장하며, 수 밀리초 정도의 짧은 시간 동안 저장된 데이터를 보존하므로 동적 메모리라고 한다. DRAM의 데이터 유지 시간이 매우 짧다는 단점을 극복하고 메모리로 사용되기 위해서는, 셀에 저장된 데이터가 소실되지 않도록 일정 시간마다 다시 써넣는 리프래시 방법이 사용된다. 이러한 리프래시 동작으로 인해 SRAM과 비교해 사용이 다소 복잡하고 속도가 느리지만, 메모리 셀이 하나의 트랜지스터와 커패시터로 구성되어 SRAM과 비교해 집적도가 4배 정도 높아 비트당 가격이 싸다.

![HW3%20e9731d7e22eb419e8d5368218c1dd153/image0.bmp](HW3%20e9731d7e22eb419e8d5368218c1dd153/image0.bmp)

**DRAM의 구조**

메모리의 구조는 데이터를 저장하는 공간인 메모리 셀 배열, 특정 메모리 셀에 접근하기 위해 주소를 디코딩하는 행 디코더와 열 디코더, 그리고 감지증폭기 및 I/O 버퍼회로로 구성된다. 그리고 메모리 설 어레이의 주기적인 리프래시를 위한 제어회로가 추가된다.

일반적으로 칩의 핀 수를 줄이기 위해 행주소와 열주소를 순차적으로 입력하는 방법을 사용한다.

![HW3%20e9731d7e22eb419e8d5368218c1dd153/image1.bmp](HW3%20e9731d7e22eb419e8d5368218c1dd153/image1.bmp)

$\overline{\text{RAS}}$ (Row Address Strobe)는 주소 포트로 행 주소가 들어옴을 나타내며, $\overline{\text{CAS}}$ (Column Address Stobe)는 열 주소가 들어옴을 나타낸다. $\overline{\text{CS}}$ (Chip Select)는 칩 선택 신호, $\overline{\text{WE}}$ (Write Enable)은 쓰기와 읽기 동작의 구분을 위해 사용된다. 이 신호들은 액티브 로우로 동작한다.

행주소와 열주소를 동일한 입력 핀에 시분할 방식으로 입력한다.

주소가 있을 때 $\overline{\text{RAS}}$ 에 0을 입력하면 해당 주소가 행주소로 결정된다. 그리고 $\overline{\text{CAS}}$ 에 0을 입력하면 해당 주소가 열주소로 결정된다. 이러한 주소 멀티플렉싱을 통해 주소 핀 수를 줄이고 칩의 크기를 최소화 할 수 있게 된다.

![HW3%20e9731d7e22eb419e8d5368218c1dd153/image2.bmp](HW3%20e9731d7e22eb419e8d5368218c1dd153/image2.bmp)

$\overline{\text{WE}}$ 신호는 $\overline{\text{RAS}}$, $\overline{\text{CAS}}$ 가 0으로 마무리된 다음 시작되며, $\overline{\text{WE}}$ 가 1일 때 읽기 모드로 메모리 셀에서 읽은 데이터가 DOUT 으로 출력되며, $\overline{\text{WE}}$ 가 0일 때 DIN 단자의 데이터가 메모리에 저장된다.

오늘날의 DRAM에는 nMOS 액세스 트랜지스터와 1개와 셀 커패시터로 구성되는 셀 회로가 사용된다.

nMOS 액세스 트랜지스터의 게이트에는 워드라인(WL) 신호가 인가되며, 액세스 트랜지스터가 비트라인(BL)과 셀 커패시터 사이의 전자 흐름의 통로 역할을 한다. 셀 커패시터에 데이터를 저장하며, 수십~수백 fF 정도의 용량을 가진다. 즉 셀 커패시터에 전자가 채워지면 데이터 1, 전자가 모두 방전되면 데이터 0이다. 이 커패시터에 저장된 전하는 누설에 의해 소실될 수 있으므로 리프래시 과정이 필요한 것이다.

셀 커패시터는 저장 노드와 기판 사이에 유전체가 채워진 구조로 만들어진다. 위 그림에서 저장 노드 X는 엑세스 트랜지스터 *N*1의 소스 영역에 연결되며, 워드라인에 따라 트랜지스터의 개폐 유무를 결정하고 비트라인을 통해 데이터가 들어와 셀 커패시터에 저장된다. 이때 셀 커패시터에 저장되는 전하량은 *QS* = *CS* • *ΔV* 이다.

*CS* 는 셀 커패시턴스, *ΔV* 는 커패시터에 인가되는 전압이다.

*QS* 를 크게 만들기 위해서는*ΔV*, *CS* 가 커야 한다. 셀 커패시터의 양 단자에 걸리는 전압은 전원 전압에 의해 결정되며, 전력 소비와 유전체의 신뢰성 등 여러 가지 변수에 의해 결정되기 때문에 *ΔV*를 무작정 크게 할 수 없으므로

*QS* 는 *CS*에 의해 결정이 된다.

$C_{S} = \frac{\varepsilon_{0}\varepsilon_{\text{ox}}A}{t_{\text{ox}}}$ 로 커패시터 정전용량이 표현되며, *ε*0는 진공상태의 유전 상수, *ε*ox는 유전체의 고유 유전 상수, *t*ox는 유전체의 두께, A는 셀 커패시터의 면적을 나타낸다. 셀 커패시턴스를 크게 만들기 위해서는 유전 상수가 큰 유전체 재료를 사용하거나, 유전체의 두께를 얇게 만들거나, 셀 면적을 크게 만드는 방법 등이 가능하지만 쉬운 방법이 아니다.

통상적으로 DRAM 칩에서 메모리 셀이 차지하는 비율이 약 절반 이상이므로 칩 크기를 줄여 수율을 높이고 단가를 낮추기 위해 셀의 크기를 줄이는 방법을 사용하게 된다.

작은 셀 면적으로 큰 커패시턴스를 만들기 위해서는 유전체 두께를 줄이는 노력이 있었지만, 누설전류와 절연 내압 등의 요인에 의해 산화막의 두께는 5nm 정도가 한계로 인식되고 있다. 유전체의 박막화와 함께 구조적으로 커패시터의 면적을 극대화하는 다양한 방법이 사용되고 있다. 좁은 표면적에서 큰 커패시터 값을 얻기 위해서는 트랜지스터 위쪽으로 커패시터를 쌓아서 만드는 3차원적인 스택형 셀 구조와 실리콘 기판을 식각하여 실리콘 기판에 도랑 형태로 커패시터를 만드는 트랜치 형 셀 구조가 사용된다. 스택형과 트렌치형 셀 구조는 각기 다른 장단점을 가지고 있다.

**② DRAM 셀의 읽기와 쓰기**

![HW3%20e9731d7e22eb419e8d5368218c1dd153/image3.bmp](HW3%20e9731d7e22eb419e8d5368218c1dd153/image3.bmp)

*V*

*X*

는 셀 내부의 저장 노드 전압,

*V*

BL

은 비트라인의 전압,

*C*

BL

은 비트라인의 기생 정전용량이다.

![HW3%20e9731d7e22eb419e8d5368218c1dd153/image4.bmp](HW3%20e9731d7e22eb419e8d5368218c1dd153/image4.bmp)

*V*

BL

= $\frac{V_{\text{DD}}}{2}$ 로 프리차지 시킨다. 워드라인 신호 WL=1 에 의해 액세스 트랜지스터

*N*

1

이 도통 되면, 셀 커패시턴스

*C*

*S*

와 비트라인의 커패시턴스

*C*

BL

사이에 전하 재분배가 일어나

*V*

BL

이 변하게 된다.

셀의 데이터가 1이 저장되어 있다면, 셀 커패시터 *CS* 에 저장된 전하가 비트라인 BL로 이동하여 *V*BL 이 증가하고

셀의 데이터가 0이 저장되어 있다면, 셀 커패시터 *CS* 로 비트라인 BL에서 전하가 이동하며 *V*BL 이 감소한다.

읽기 동작에서 비트라인의 전압 변화 식은 $\mathrm{\Delta}V = \frac{V_{\text{DD}}}{2}\frac{C_{S}}{C_{S} + C_{\text{BL}}}$ 이다.

일반적으로 *CS* ≪ *C*BL 이므로 비트라인 BL의 신호 변화는 매우 작은 값이며, 비트라인의 신호 변화는 감지증폭기에 의해 증폭되어 출력된다. 16MBit DRAM의 경우 *CS* 는 30fF, *C*BL 은 250fF 정도의 값을 가지며 읽기 동작에서 *V*BL 의 변화는 비트라인 프리차지 전압의 약 10% 정도인 100~150mV 이다.

이처럼 1-T DRAM 셀은 읽기 동작에 의해 셀 커패시터에 저장된 전하량이 변하여 저장된 정보의 파괴를 유발한다. 읽기 동작 후에는 읽을 값을 다시 써넣는 과정이 필요하게 된다.

![HW3%20e9731d7e22eb419e8d5368218c1dd153/image5.bmp](HW3%20e9731d7e22eb419e8d5368218c1dd153/image5.bmp)

DRAM의 읽기와 쓰기 동작을 모두 포함한 간략화된 칼럼 회로는 왼쪽 그림과 같다.

pc 가 1일 때 비트라인 BL을 $\frac{V_{\text{DD}}}{2}$ 로 프리차지 시키는 회로가 윗부분이 있다.

감지증폭기는 선택된 셀의 비트라인(BL)과 기준 비트라인(RBL)의 신호 변화를 감지하고 증폭하여 비트라인을 0V 혹은 *V*DD 로 만든다. 감지증폭기의 입력 중 하나로 사용되는 기준 비트라인은 선택되지 않은 워드라인 셀들의 비트라인 중 하나가 사용된다.

DRAM의 읽기 동작의 전체 순서를 알아보면 다음과 같다.

$\overline{\text{RAS}}$=1인 상태에서 프리차지 신호 pc=1 에 의해 모든 비트라인이 $\frac{V_{\text{DD}}}{2}$ 로 프리차지 되고, 셀의 액세스 트랜지스터는 모두 개방상태가 유지된다. 주소 핀으로 입력되는 주소는 $\overline{\text{RAS}}$의 falling edge에서 래칭되어 결정된 행주소가 행주소 버퍼에 인가된다. 이때 pc=0 에 의해 비트라인은 프리차지 회로와 분리되어 BL이$\frac{V_{\text{DD}}}{2}$ 를 유지한다.

입력된 행주소는 행 디코더와 구동 회로를 통해 워드라인 신호로 생성되어, 읽고자 하는 셀의 워드라인이 선택된다.

특정 워드라인이 선택되면 해당 워드라인에 연결된 셀들의 액세스 트랜지스터가 모두 turn on 되면서 셀에 저장된 데이터에 따라 *V*BL 의 전아 변화가 생긴다. 감지증폭기는 *V*BL 과 *V*RBL 간의 전압 차를 감지하고 증폭하여 비트라인을 0V 혹은 *V*DD 로 만든다.

그리고 $\overline{\text{CAS}}$=0으로 활성화되면 입력되는 주소는 열 주소 버퍼에 인가되고 열 디코더를 통해 칼럼 선택 신호 CSL이 생성된다. $\overline{\text{WE}}$=1에 의해 읽기 모드로 설정되면, CSL=1 에 의해 선택된 비트라인의 감지증폭기 출력이 출력 버퍼를 통해 외부로 출력된다. 그 후, CSL=0에 의해 열 선택 스위치를 개방시켜 비트라인과 출력 버퍼 사이를 차단하고 $\overline{\text{RAS}}$=1 에 의해 워드라인 WL=0이 되면, 워드라인에 연결된 셀의 액세스 트랜지스터가 개방되어 메모리 셀은 비트라인과 격리되고 읽기 동작이 완료된다.

읽기 동작이 완료되고 나서, 선택된 워드라인에 연결된 모든 셀들은 기존에 저장하고 있던 값에 따라 0 또는 *V*DD 로 복원되는데, 이를 리프래시라고 한다.

DRAM의 쓰기 동작의 전체 순서를 알아보면 다음과 같다.

$\overline{\text{RAS}}$=1, $\overline{\text{CAS}}$=1인 상태에서 모든 비트라인은 $\frac{V_{\text{DD}}}{2}$로 프리차지 되고, 셀의 액세스 트랜지스터는 모두 개방상태를 유지한다. 주소 핀에 행주소를 인가하고 $\overline{\text{RAS}}$=0으로 활성화하면, 행 디코더와 구동회를 통해 워드라인 신호가 생성되어 쓰기 동작이 이루어질 셀의 워드라인이 선택된다. 특정 워드라인이 선택되면 여기에 연결된 모든 셀들의 데이터가 감지증폭기를 통해 증폭되고 다시 셀에 저장되는 리프래시 동작이 일어난다. 리프래시 동작이 완료된 이후에

$\overline{\text{CAS}}$=0으로 활성화 하면, 주소 핀으로 입력되는 열 주소는 열 디코더를 통해 컬럼 선택신호로 변환되고, 원하는 비트라인이 선택되어 특정 셀이 선택된다.

$\overline{\text{WE}}$=0으로 활성화하여 쓰기 모드로 설정하면, 외부에서 입력된 데이터는 쓰기 회로를 통해 선택된 비트라인으로 옮겨지면서 감지증폭기의 출력을 덮어쓰기 한다. 셀에 1이 저장된 상태에서 0을 쓰는 경우, 쓰기 회로에 의해 비트라인을 0V 로 바꾸고 셀 커패시터에 충전되어 있던 전하가 액세스 트랜지스터를 통해 방전되어 *CS* 가 0V가 되어 0이 기록된다. 반대로 셀에 0이 저장된 상태에서 1을 쓰는 경우, 쓰기 회로에 의해 비트라인이 *V*DD 로 충전되고 액세스 트랜지스터를 통해 셀 커패시터가 충전되어 1의 쓰기 동작이 이루어진다.

쓰기 동작이 완료된 후, 열 선택 신호를 CSL=0으로 만들어 비트라인과 데이터 라인을 분리시키고 워드라인을 WL=0으로 만들면 메모리 셀과 비트라인이 분리되어 저장상태가 된다. 다음 사이클의 동작을 위해 비트라인은 프라차지 레벨로 돌아가면서 쓰기 동작 사이클은 끝나게 된다.

**③ DRAM의 리프래시 동작**

리프래시의 첫 번째 기능은 메모리 셀의 읽기/쓰기 동작에서 셀에 저장된 정보를 유지하는 역할을 한다.

워드라인 신호 WL=1 에 의해 액세스 트랜지스터가 도통 되면, 해당 워드라인에 연결된 모든 셀에서 셀 커패시터와 비트라인 사이의 전하 재분배가 일어나 저장된 정보를 잃을 수 있다. 이 문제를 해결하기 위해 감지증폭기로 비트라인 신호를 복원한 후, 다시 쓰기 동작에 의해 이전 데이터를 유지시킨다.

워드라인에는 많은 수의 셀들이 연결되어 있으며, 이들 중 일부만 열 주소에 의해 선택된다.

선택된 셀의 읽기/쓰기 동작이 이루어지는 동안 선택되지 않은 나머지 셀들은 리프래시 동작을 한다.

리프래시의 두 번째 기능은 누설전류에 의해 저장된 정보가 소실되는 것을 방지하는 역할을 한다.

DRAM은 셀 커패시터의 전하량으로 정보를 저장하므로, 셀 커패시터에 전하가 일정량 이상 채워져 있으면 데이터 1로 저장되고, 일정량 이하로 비어 있으면 0이 저장된 것이다.

DRAM 셀 회로에는 누설전류가 존재하여 시간이 흐를수록 셀 커패시터의 전하가 소실될 수 있다.

셀 내부 저장 노드의 PN접합 누설전류, 액세스 트랜지스터의 문턱 전압 이하 누설전류, 셀 커패시터 유전체 누설, 결함 관련 누설 등 다양한 요인들이 있다.

따라서 셀의 저장된 정보가 유지될 수 있는 최소한의 시간을 주기로 리프래시 되어야 한다.

리프래시 동작은 메모리 셀 배열의 페이지 단위로 이루어진다. 리프래시 동작이 진행되는 중에는 메모리의 읽기/쓰기가 불가능하며 이 과정에서 전력 소비가 일어나 시스템 측면에서는 전력 낭비 요소가 된다.