# Industry Standards

## Résumé
Ce document résume les différentes interfaces de communication et les protocoles utilisés par un ordinateur pour fonctionner. Veuillez noter que **les liens ne sont pas tous à jour, car quelques uns des standards sont payants.** 

Pour aller consulter les documents sur le sharepoint cliquer le lien suivant : [Source](https://etsmtl365.sharepoint.com/:f:/r/sites/msteams_77c024/Documents%20partages/General/Industry_Standards?csf=1&web=1&e=l9dCcL).


## Interfaces et protocole d'un ordinateur

1. **BIOS** : veut dire *Basic Input/Output System*, développé par American Megatrends et adapté par le manufacturier à son produit [Example de BIOS](https://www.intel.com/content/dam/support/us/en/documents/server-products/Intel_Xeon_Processor_Scalable_Family_BIOS_User_Guide.pdf). 4 fonctions :
    1. POST ( Power on self ). Test qui vérifie les registres du CPU, vérifie le code du bios, va chercher les valeurs des composants de base (ex. : Timers), teste la mémoire, obtient sa taille et initialise le bios pour démarrer.
    2. Repère le OS ( Operating system ) et le charge.
    3. Localise les drivers pour l'OS
    4. Charge le CMOS (Complementary Metal-Oxide Semiconductor) setup, programmable par l'utilisateur.
2. **IPMI & BMC** : IPMI signifie *Intelligent Platform Management Interface*. Il définit comment parlé au BMC et comment le BMC devrait communiquer aux dispositifs plus bas niveau. Il a été définit par Intel [Spécification](https://www.intel.ca/content/www/ca/en/servers/ipmi/ipmi-intelligent-platform-mgt-interface-spec-2nd-gen-v2-0-spec-update.html). BMC signifie *Board Management Controller*, c'est un contrôleur qui communique avec les dispositifs bas niveau. Un document d'OPENCOMPUTE avec un example de board BMC est présent dans les documents.
3. **SMBus** signifie *System Management Bus* et a été défini par Intel en 1995. C'est une façon d'intéragir avec les composantes à basse vitesse d'un ordinateur, tels que des senseurs, des LEDS, etc. On peut trouver la spécification à [Spécification](http://smbus.org/specs/). Le bus définit toutes les couches électriques et de données. Il utilise le protocole I2C, qui est maintenu par NXP semiconductors.
4. **PMBus** signifie *Power Managment bus* et est un standard open qui aide a interfacé les composantes de puissance d'un ordinateur. On peut trouver sa spécification à [Spécification](https://pmbus.org/Specifications/CurrentSpecifications), elle est maintenue par NXP semiconductors. Il utilise aussi le protocole I2C pour communiquer. Il faut être membre pour download la dernière version de la spécification.
5. **SATA** signifie *Serial AT Attachment* et est une interface de bus d'ordinateur qui connecte des dispositifs de stockage de masse à un adaptateur de bus hôte pour une meilleur gestion. Sa spécificatin est maintenue par SATA-IO et peut être à [Spécification](https://sata-io.org/), mais doit être achetée. La révision 3.0 est dans les documents.
6. **SAS** signifie *Serial Attached SCSI* et est une interface définie des dispositifs de stockage de masse comme SATA et pour que l'interfaçage avec PCIe. Le standard est maintenu par le Comité International for Information Technology Standards (INCITS) à [Spécification](https://standards.incits.org/apps/group_public/project/details.php?project_id=1078), il est payant. La version de 2013 est dans nos documents. 
7. **NVME** signifie *Non-Volatile Memory Express* et est la spécification d'interface pour accéder à un medium NAND (non-volatile storage media) attaché à un bus PCI. Il est maintenu et développé par la communauté de NVM express et on peut retrouver les spécification à [Spécification](https://nvmexpress.org/developers/nvme-specification/).
8. **Ethernet** est officiellement référé par *IEEE 802.3*, c'est un standard qui définit le fonction du lien physique et du lien de données Ethernet. Il est maintenu par l'Institute of Electrical Engineers. Il peut être accéder à leur site web, si on est membre [Spécification](https://ieeexplore.ieee.org/document/8575216).  
9. **PCIe** signifie *Peripheral Component Interconnect Express* et définit un bus serial d'expansion haute vitesse. C'est le standard utilisé pour interconnecter tous les composants dans un ordinateur : carte graphique, disque dur, WI-FI, Ethernet et plus. Il est développé et maintenu par l'organisation PCI-SIG. Pour accéder à la spécification, il faut être membre [Spécification](https://pcisig.com/specifications?field_technology_value%5B%5D=conventional&speclib=). La version 4.0 est dans les documents, mais la dernière version 6.0 est sortie. 
10. **SPI** signifie *Serial Peripheral Interface* est une protocole de communication universel. Principalement utilis/ pour communiquer avec des dispositifs flash. Le protocole a été créé par Motorola, mais n'est pas maintenu par personne. On peut trouver plus d'information à Analog devices [Spécification](https://www.analog.com/media/en/analog-dialogue/volume-52/number-3/introduction-to-spi-interface.pdf).
11. **I2C** signifie *Inter intergrated Circuit Protocole (UM10204)* et est un protocole de communication universel à basse vitesse entre circuits intégrés. Le protocole est maintenu par NXP semiconductors et sa spécification peut être trouvé à [Spécification](https://www.nxp.com/docs/en/user-guide/UM10204.pdf). 
12. **DIMM SDRAM DDR interface**. **DIMM** signifie *Dual In-line Memory Module*, **SDRAM** signifie *Synchronous Dynamic Random Access Memory* et **DDR** signifie *Double Data Rate Interface*.
    DIIM décrit que la mémoire est installée sur le circuit imprimé. Le principe est qu'il y a plusieurs circuits RAM installés sur le PCB et donc, le chemin de données 64-bit est partagé entre les différents modules de mémoire. Cela rend les opérations READ/WRITE de grandes quantitiés de données plus rapide à cause du parallélisme. 
    SDRAM est un type de technologie de mémoire. La mémoire RAM dynamique utilise le temps de décharge d'un condensateur pour stocker de l'information. Puisque les condensateurs sont plus petits et plus faciles à manufacturer que les transistors. Ce type de mémoire peut donc être beaucoup plus dense que SRAM qui utilise des transistors. Mais, DRAM est plus lent que SRAM.
    DDR signifie qu'il y aura 2 transfert de données à chaque cycle de clock. Cela veut dire qu'un bit sera READ/WRITE sur le rising et falling edge du clock.
Toute la documentation RAM et plus d'informations sur l'interface et la logique interne est définie par le comité JEDEC. On peut les retrouver sur leur site [Source](https://www.jedec.org/). Les standards doivent être achetés.