clk 1 std_logic bool
rst 1 std_logic sc_logic
dst_rsc_dat 20 std_logic_vector sc_lv
dst_rsc_vld 1 std_logic sc_logic
dst_rsc_rdy 1 std_logic sc_logic
src_rsc_dat 20 std_logic_vector sc_lv
src_rsc_vld 1 std_logic sc_logic
src_rsc_rdy 1 std_logic sc_logic
