*** This is a chip_io smoke test with transient supply ramps

* Most models come from here:
 .lib /chipignite/pdks/sky130A-xyce/libs.tech/xyce/sky130.lib.spice tt

****.include /home/mk/foss/pdks/sky130_fd_pr/models/corners/tt/discrete.spice

* Include chip_io .subckt extracted using Calibre:
 .include ../netlists/chip_io.extracted.ngspice

* This device is also missing from the libraries:
 .include ./sky130_fd_io__condiode.spice
 .include ./sky130_fd_pr__model__parasitic__diode_ps2nw.spice 
 .include ./sky130_fd_pr__model__parasitic__diode_pw2dn.spice
 .include ./sky130_fd_pr__model__parasitic__diode_ps2dn.spice
 .include ./sky130_fd_pr__diode_pd2nw_05v5.spice
 .include ./sky130_fd_pr__diode_pw2nd_11v0.spice

***************************************

*********************
Xchip_io  VSS porb_h VSS VDD1V8 VDD3V3 VSS flash_io0_ieb_core flash_io0_oeb_core flash_io1_ieb_core VSS VDD3V3 mprj_io_oeb_37_  mprj_io_ib_mode_sel_37_  mprj_io_vtrip_sel_37_  mprj_io_out_37_  mprj_io_holdover_37_  mprj_io_dm_113_  mprj_io_analog_sel_37_  mprj_io_hldh_n_37_  mprj_io_enh_37_ 
+ mprj_io_inp_dis_37_  mprj_io_analog_pol_37_  mprj_io_dm_111_  mprj_io_analog_en_37_  mprj_io_dm_112_  mprj_analog_io_30_  mprj_io_slow_sel_37_  mprj_io_in_37_  mprj_io_oeb_36_  mprj_io_ib_mode_sel_36_  mprj_io_vtrip_sel_36_  mprj_io_out_36_  mprj_io_holdover_36_  mprj_io_dm_110_  mprj_io_analog_sel_36_  mprj_io_hldh_n_36_  mprj_io_enh_36_  mprj_io_inp_dis_36_  mprj_io_analog_pol_36_  mprj_io_dm_108_ 
+ mprj_io_analog_en_36_  mprj_io_dm_109_  mprj_analog_io_29_  mprj_io_slow_sel_36_  mprj_io_in_36_  mprj_io_oeb_35_  mprj_io_ib_mode_sel_35_  mprj_io_vtrip_sel_35_  mprj_io_out_35_  mprj_io_holdover_35_  mprj_io_dm_107_  mprj_io_analog_sel_35_  mprj_io_hldh_n_35_  mprj_io_enh_35_  mprj_io_inp_dis_35_  mprj_io_analog_pol_35_  mprj_io_dm_105_  mprj_io_analog_en_35_  mprj_io_dm_106_  mprj_analog_io_28_ 
+ mprj_io_slow_sel_35_  mprj_io_in_35_  mprj_io_oeb_34_  mprj_io_ib_mode_sel_34_  mprj_io_vtrip_sel_34_  mprj_io_out_34_  mprj_io_holdover_34_  mprj_io_dm_104_  mprj_io_analog_sel_34_  mprj_io_hldh_n_34_  mprj_io_enh_34_  mprj_io_inp_dis_34_  mprj_io_analog_pol_34_  mprj_io_dm_102_  mprj_io_analog_en_34_  mprj_io_dm_103_  mprj_analog_io_27_  mprj_io_slow_sel_34_  mprj_io_in_34_  mprj_io_oeb_33_ 
+ mprj_io_ib_mode_sel_33_  mprj_io_vtrip_sel_33_  mprj_io_out_33_  mprj_io_holdover_33_  mprj_io_dm_101_  mprj_io_analog_sel_33_  mprj_io_hldh_n_33_  mprj_io_enh_33_  mprj_io_inp_dis_33_  mprj_io_analog_pol_33_  mprj_io_dm_99_  mprj_io_analog_en_33_  mprj_io_dm_100_  mprj_analog_io_26_  mprj_io_slow_sel_33_  mprj_io_in_33_  mprj_io_oeb_32_  mprj_io_ib_mode_sel_32_  mprj_io_vtrip_sel_32_  mprj_io_out_32_ 
+ mprj_io_holdover_32_  mprj_io_dm_98_  mprj_io_analog_sel_32_  mprj_io_hldh_n_32_  mprj_io_enh_32_  mprj_io_inp_dis_32_  mprj_io_analog_pol_32_  mprj_io_dm_96_  mprj_io_analog_en_32_  mprj_io_dm_97_  mprj_analog_io_25_  mprj_io_slow_sel_32_  mprj_io_in_32_  mprj_io_oeb_31_  mprj_io_ib_mode_sel_31_  mprj_io_vtrip_sel_31_  mprj_io_out_31_  mprj_io_holdover_31_  mprj_io_dm_95_  mprj_io_analog_sel_31_ 
+ mprj_io_hldh_n_31_  mprj_io_enh_31_  mprj_io_inp_dis_31_  mprj_io_analog_pol_31_  mprj_io_dm_93_  mprj_io_analog_en_31_  mprj_io_dm_94_  mprj_analog_io_24_  mprj_io_slow_sel_31_  mprj_io_in_31_  mprj_io_oeb_30_  mprj_io_ib_mode_sel_30_  mprj_io_vtrip_sel_30_  mprj_io_out_30_  mprj_io_holdover_30_  mprj_io_dm_92_  mprj_io_analog_sel_30_  mprj_io_hldh_n_30_  mprj_io_enh_30_  mprj_io_inp_dis_30_ 
+ mprj_io_analog_pol_30_  mprj_io_dm_90_  mprj_io_analog_en_30_  mprj_io_dm_91_  mprj_analog_io_23_  mprj_io_slow_sel_30_  mprj_io_in_30_  mprj_io_oeb_29_  mprj_io_ib_mode_sel_29_  mprj_io_vtrip_sel_29_  mprj_io_out_29_  mprj_io_holdover_29_  mprj_io_dm_89_  mprj_io_analog_sel_29_  mprj_io_hldh_n_29_  mprj_io_enh_29_  mprj_io_inp_dis_29_  mprj_io_analog_pol_29_  mprj_io_dm_87_  mprj_io_analog_en_29_ 
+ mprj_io_dm_88_  mprj_analog_io_22_  mprj_io_slow_sel_29_  mprj_io_in_29_  mprj_io_oeb_28_  mprj_io_ib_mode_sel_28_  mprj_io_vtrip_sel_28_  mprj_io_out_28_  mprj_io_holdover_28_  mprj_io_dm_86_  mprj_io_analog_sel_28_  mprj_io_hldh_n_28_  mprj_io_enh_28_  mprj_io_inp_dis_28_  mprj_io_analog_pol_28_  mprj_io_dm_84_  mprj_io_analog_en_28_  mprj_io_dm_85_  mprj_analog_io_21_  mprj_io_slow_sel_28_ 
+ mprj_io_in_28_  mprj_io_oeb_27_  mprj_io_ib_mode_sel_27_  mprj_io_vtrip_sel_27_  mprj_io_out_27_  mprj_io_holdover_27_  mprj_io_dm_83_  mprj_io_analog_sel_27_  mprj_io_hldh_n_27_  mprj_io_enh_27_  mprj_io_inp_dis_27_  mprj_io_analog_pol_27_  mprj_io_dm_81_  mprj_io_analog_en_27_  mprj_io_dm_82_  mprj_analog_io_20_  mprj_io_slow_sel_27_  mprj_io_in_27_  mprj_io_oeb_26_  mprj_io_ib_mode_sel_26_ 
+ mprj_io_vtrip_sel_26_  mprj_io_out_26_  mprj_io_holdover_26_  mprj_io_dm_80_  mprj_io_analog_sel_26_  mprj_io_hldh_n_26_  mprj_io_enh_26_  mprj_io_inp_dis_26_  mprj_io_analog_pol_26_  mprj_io_dm_78_  mprj_io_analog_en_26_  mprj_io_dm_79_  mprj_analog_io_19_  mprj_io_slow_sel_26_  mprj_io_in_26_  mprj_io_oeb_25_  mprj_io_ib_mode_sel_25_  mprj_io_vtrip_sel_25_  mprj_io_out_25_  mprj_io_holdover_25_ 
+ mprj_io_dm_77_  mprj_io_analog_sel_25_  mprj_io_hldh_n_25_  mprj_io_enh_25_  mprj_io_inp_dis_25_  mprj_io_analog_pol_25_  mprj_io_dm_75_  mprj_io_analog_en_25_  mprj_io_dm_76_  mprj_analog_io_18_  mprj_io_slow_sel_25_  mprj_io_in_25_  mprj_io_oeb_24_  mprj_io_ib_mode_sel_24_  mprj_io_vtrip_sel_24_  mprj_io_out_24_  mprj_io_holdover_24_  mprj_io_dm_74_  mprj_io_analog_sel_24_  mprj_io_hldh_n_24_ 
+ mprj_io_enh_24_  mprj_io_inp_dis_24_  mprj_io_analog_pol_24_  mprj_io_dm_72_  mprj_io_analog_en_24_  mprj_io_dm_73_  mprj_analog_io_17_  mprj_io_slow_sel_24_  mprj_io_in_24_  mprj_io_oeb_23_  mprj_io_ib_mode_sel_23_  mprj_io_vtrip_sel_23_  mprj_io_out_23_  mprj_io_holdover_23_  mprj_io_dm_71_  mprj_io_analog_sel_23_  mprj_io_hldh_n_23_  mprj_io_enh_23_  mprj_io_inp_dis_23_  mprj_io_analog_pol_23_ 
+ mprj_io_dm_69_  mprj_io_analog_en_23_  mprj_io_dm_70_  mprj_analog_io_16_  mprj_io_slow_sel_23_  mprj_io_in_23_  mprj_io_oeb_22_  mprj_io_ib_mode_sel_22_  mprj_io_vtrip_sel_22_  mprj_io_out_22_  mprj_io_holdover_22_  mprj_io_dm_68_  mprj_io_analog_sel_22_  mprj_io_hldh_n_22_  mprj_io_enh_22_  mprj_io_inp_dis_22_  mprj_io_analog_pol_22_  mprj_io_dm_66_  mprj_io_analog_en_22_  mprj_io_dm_67_ 
+ mprj_analog_io_15_  mprj_io_slow_sel_22_  resetb_core_h mprj_io_in_22_  mprj_io_oeb_21_  mprj_io_ib_mode_sel_21_  mprj_io_vtrip_sel_21_  mprj_io_out_21_  mprj_io_holdover_21_  mprj_io_dm_65_  mprj_io_analog_sel_21_  mprj_io_hldh_n_21_  mprj_io_enh_21_  mprj_io_inp_dis_21_  clock_core mprj_io_analog_pol_21_  mprj_io_dm_63_  mprj_io_analog_en_21_  mprj_io_dm_64_  
***********
+ mprj_analog_io_14_ 
***********
+ mprj_io_slow_sel_21_  mprj_io_in_21_  por mprj_io_oeb_20_  mprj_io_ib_mode_sel_20_  mprj_io_vtrip_sel_20_  mprj_io_out_20_  mprj_io_holdover_20_  mprj_io_dm_62_  mprj_io_analog_sel_20_  mprj_io_hldh_n_20_  mprj_io_enh_20_  mprj_io_inp_dis_20_  mprj_io_analog_pol_20_  mprj_io_dm_60_  mprj_io_analog_en_20_  mprj_io_dm_61_  mprj_analog_io_13_  mprj_io_slow_sel_20_  mprj_io_in_20_ 
+ mprj_io_oeb_19_  mprj_io_ib_mode_sel_19_  mprj_io_vtrip_sel_19_  mprj_io_out_19_  mprj_io_holdover_19_  mprj_io_dm_59_  mprj_io_analog_sel_19_  mprj_io_hldh_n_19_  mprj_io_enh_19_  mprj_io_inp_dis_19_  mprj_io_analog_pol_19_  mprj_io_dm_57_  mprj_io_analog_en_19_  mprj_io_dm_58_  mprj_analog_io_12_  mprj_io_slow_sel_19_  mprj_io_in_19_  flash_csb_ieb_core flash_csb_core flash_csb_oeb_core
+ flash_clk_ieb_core flash_clk_core flash_clk_oeb_core mprj_io_oeb_18_  mprj_io_ib_mode_sel_18_  mprj_io_vtrip_sel_18_  mprj_io_out_18_  mprj_io_holdover_18_  mprj_io_dm_56_  mprj_io_analog_sel_18_  mprj_io_hldh_n_18_  mprj_io_enh_18_  mprj_io_inp_dis_18_  mprj_io_analog_pol_18_  mprj_io_dm_54_  mprj_io_analog_en_18_  mprj_io_dm_55_  mprj_analog_io_11_  mprj_io_slow_sel_18_  mprj_io_in_18_ 
+ flash_io0_di_core flash_io0_do_core flash_io1_di_core flash_io1_oeb_core flash_io1_do_core mprj_io_oeb_17_  mprj_io_ib_mode_sel_17_  mprj_io_vtrip_sel_17_  mprj_io_out_17_  mprj_io_holdover_17_  mprj_io_dm_53_  mprj_io_analog_sel_17_  mprj_io_hldh_n_17_  mprj_io_enh_17_  mprj_io_inp_dis_17_  mprj_io_analog_pol_17_  mprj_io_dm_51_  mprj_io_analog_en_17_  mprj_io_dm_52_  mprj_analog_io_10_ 
+ mprj_io_slow_sel_17_  mprj_io_in_17_  gpio_in_core gpio_mode1_core gpio_mode0_core gpio_inenb_core mprj_io_oeb_16_  mprj_io_ib_mode_sel_16_  gpio_out_core mprj_io_vtrip_sel_16_  mprj_io_out_16_  mprj_io_holdover_16_  gpio_outenb_core mprj_io_dm_50_  mprj_io_analog_sel_16_  mprj_io_hldh_n_16_  mprj_io_enh_16_  mprj_io_inp_dis_16_  mprj_io_analog_pol_16_  mprj_io_dm_48_ 
+ mprj_io_analog_en_16_  mprj_io_dm_49_  mprj_analog_io_9_  mprj_io_slow_sel_16_  mprj_io_in_16_  mprj_io_oeb_15_  mprj_io_ib_mode_sel_15_  mprj_io_vtrip_sel_15_  mprj_io_out_15_  mprj_io_holdover_15_  mprj_io_dm_47_  mprj_io_analog_sel_15_  mprj_io_hldh_n_15_  mprj_io_enh_15_  mprj_io_inp_dis_15_  mprj_io_analog_pol_15_  mprj_io_dm_45_  mprj_io_analog_en_15_  mprj_io_dm_46_  mprj_analog_io_8_ 
+ mprj_io_slow_sel_15_  mprj_io_in_15_  mprj_io_in_0_  mprj_io_slow_sel_0_  mprj_io_dm_1_  mprj_io_analog_en_0_  mprj_io_dm_0_  mprj_io_analog_pol_0_  mprj_io_inp_dis_0_  mprj_io_enh_0_  mprj_io_hldh_n_0_  mprj_io_analog_sel_0_  mprj_io_dm_2_  mprj_io_holdover_0_  mprj_io_out_0_  mprj_io_vtrip_sel_0_  mprj_io_ib_mode_sel_0_  mprj_io_oeb_0_  mprj_io_in_1_  mprj_io_slow_sel_1_ 
+ mprj_io_dm_4_  mprj_io_analog_en_1_  mprj_io_dm_3_  mprj_io_analog_pol_1_  mprj_io_inp_dis_1_  mprj_io_enh_1_  mprj_io_hldh_n_1_  mprj_io_analog_sel_1_  mprj_io_dm_5_  mprj_io_holdover_1_  mprj_io_out_1_  mprj_io_vtrip_sel_1_  mprj_io_ib_mode_sel_1_  mprj_io_oeb_1_  mprj_io_in_2_  mprj_io_slow_sel_2_  mprj_io_dm_7_  mprj_io_analog_en_2_  mprj_io_dm_6_  mprj_io_analog_pol_2_ 
+ mprj_io_inp_dis_2_  mprj_io_enh_2_  mprj_io_hldh_n_2_  mprj_io_analog_sel_2_  mprj_io_dm_8_  mprj_io_holdover_2_  mprj_io_out_2_  mprj_io_vtrip_sel_2_  mprj_io_ib_mode_sel_2_  mprj_io_oeb_2_  mprj_io_in_3_  mprj_io_slow_sel_3_  mprj_io_dm_10_  mprj_io_analog_en_3_  mprj_io_dm_9_  mprj_io_analog_pol_3_  mprj_io_inp_dis_3_  mprj_io_enh_3_  mprj_io_hldh_n_3_  mprj_io_analog_sel_3_ 
+ mprj_io_dm_11_  mprj_io_holdover_3_  mprj_io_out_3_  mprj_io_vtrip_sel_3_  mprj_io_ib_mode_sel_3_  mprj_io_oeb_3_  mprj_io_in_4_  mprj_io_slow_sel_4_  mprj_io_dm_13_  mprj_io_analog_en_4_  mprj_io_dm_12_  mprj_io_analog_pol_4_  mprj_io_inp_dis_4_  mprj_io_enh_4_  mprj_io_hldh_n_4_  mprj_io_analog_sel_4_  mprj_io_dm_14_  mprj_io_holdover_4_  mprj_io_out_4_  mprj_io_vtrip_sel_4_ 
+ mprj_io_ib_mode_sel_4_  mprj_io_oeb_4_  mprj_io_in_5_  mprj_io_slow_sel_5_  mprj_io_dm_16_  mprj_io_analog_en_5_  mprj_io_dm_15_  mprj_io_analog_pol_5_  mprj_io_inp_dis_5_  mprj_io_enh_5_  mprj_io_hldh_n_5_  mprj_io_analog_sel_5_  mprj_io_dm_17_  mprj_io_holdover_5_  mprj_io_out_5_  mprj_io_vtrip_sel_5_  mprj_io_ib_mode_sel_5_  mprj_io_oeb_5_  mprj_io_in_6_  mprj_io_slow_sel_6_ 
+ mprj_io_dm_19_  mprj_io_analog_en_6_  mprj_io_dm_18_  mprj_io_analog_pol_6_  mprj_io_inp_dis_6_  mprj_io_enh_6_  mprj_io_hldh_n_6_  mprj_io_analog_sel_6_  mprj_io_dm_20_  mprj_io_holdover_6_  mprj_io_out_6_  mprj_io_vtrip_sel_6_  mprj_io_ib_mode_sel_6_  mprj_io_oeb_6_  mprj_io_in_7_  mprj_io_slow_sel_7_  mprj_analog_io_0_  mprj_io_dm_22_  mprj_io_analog_en_7_  mprj_io_dm_21_ 
+ mprj_io_analog_pol_7_  mprj_io_inp_dis_7_  mprj_io_enh_7_  mprj_io_hldh_n_7_  mprj_io_analog_sel_7_  mprj_io_dm_23_  mprj_io_holdover_7_  mprj_io_out_7_  mprj_io_vtrip_sel_7_  mprj_io_ib_mode_sel_7_  mprj_io_oeb_7_  mprj_io_in_8_  mprj_io_slow_sel_8_  mprj_analog_io_1_  mprj_io_dm_25_  mprj_io_analog_en_8_  mprj_io_dm_24_  mprj_io_analog_pol_8_  mprj_io_inp_dis_8_  mprj_io_enh_8_ 
+ mprj_io_hldh_n_8_  mprj_io_analog_sel_8_  mprj_io_dm_26_  mprj_io_holdover_8_  mprj_io_out_8_  mprj_io_vtrip_sel_8_  mprj_io_ib_mode_sel_8_  mprj_io_oeb_8_  mprj_io_in_9_  mprj_io_slow_sel_9_  mprj_analog_io_2_  mprj_io_dm_28_  mprj_io_analog_en_9_  mprj_io_dm_27_  mprj_io_analog_pol_9_  mprj_io_inp_dis_9_  mprj_io_enh_9_  mprj_io_hldh_n_9_  mprj_io_analog_sel_9_  mprj_io_dm_29_ 
+ mprj_io_holdover_9_  mprj_io_out_9_  mprj_io_vtrip_sel_9_  mprj_io_ib_mode_sel_9_  mprj_io_oeb_9_  mprj_io_in_10_  mprj_io_slow_sel_10_  mprj_analog_io_3_  mprj_io_dm_31_  mprj_io_analog_en_10_  mprj_io_dm_30_  mprj_io_analog_pol_10_  mprj_io_inp_dis_10_  mprj_io_enh_10_  mprj_io_hldh_n_10_  mprj_io_analog_sel_10_  mprj_io_dm_32_  mprj_io_holdover_10_  mprj_io_out_10_  mprj_io_vtrip_sel_10_ 
+ mprj_io_ib_mode_sel_10_  mprj_io_oeb_10_  mprj_io_in_11_  mprj_io_slow_sel_11_  mprj_analog_io_4_  mprj_io_dm_34_  mprj_io_analog_en_11_  mprj_io_dm_33_  mprj_io_analog_pol_11_  mprj_io_inp_dis_11_  mprj_io_enh_11_  mprj_io_hldh_n_11_  mprj_io_analog_sel_11_  mprj_io_dm_35_  mprj_io_holdover_11_  mprj_io_out_11_  mprj_io_vtrip_sel_11_  mprj_io_ib_mode_sel_11_  mprj_io_oeb_11_  mprj_io_in_12_ 
+ mprj_io_slow_sel_12_  mprj_analog_io_5_  mprj_io_dm_37_  mprj_io_analog_en_12_  mprj_io_dm_36_  mprj_io_analog_pol_12_  mprj_io_inp_dis_12_  mprj_io_enh_12_  mprj_io_hldh_n_12_  mprj_io_analog_sel_12_  mprj_io_dm_38_  mprj_io_holdover_12_  mprj_io_out_12_  mprj_io_vtrip_sel_12_  mprj_io_ib_mode_sel_12_  mprj_io_oeb_12_  mprj_io_in_13_  mprj_io_slow_sel_13_  mprj_analog_io_6_  mprj_io_dm_40_ 
+ mprj_io_analog_en_13_  mprj_io_dm_39_  mprj_io_analog_pol_13_  mprj_io_inp_dis_13_  mprj_io_enh_13_  mprj_io_hldh_n_13_  mprj_io_analog_sel_13_  mprj_io_dm_41_  mprj_io_holdover_13_  mprj_io_out_13_  mprj_io_vtrip_sel_13_  mprj_io_ib_mode_sel_13_  mprj_io_oeb_13_  
****************
+ mprj_io_in_14_ 
+ mprj_io_slow_sel_14_  
+ mprj_analog_io_7_  
+ mprj_io_dm_43_  
+ mprj_io_analog_en_14_  
+ mprj_io_dm_42_  
+ mprj_io_analog_pol_14_ 
+ mprj_io_inp_dis_14_  
+ mprj_io_enh_14_  
+ mprj_io_hldh_n_14_  
+ mprj_io_analog_sel_14_  
+ mprj_io_dm_44_  
+ mprj_io_holdover_14_  
+ mprj_io_out_14_  
+ mprj_io_vtrip_sel_14_  
+ mprj_io_ib_mode_sel_14_  
+ mprj_io_oeb_14_  
****************
+ VSS VDD3V3 VDD1V8 VDD3V3 VDD1V8 mprj_io_37_  mprj_io_36_  mprj_io_35_  mprj_io_34_  mprj_io_33_ 
+ mprj_io_32_  mprj_io_31_  mprj_io_30_  mprj_io_29_  mprj_io_28_  mprj_io_27_  mprj_io_26_  mprj_io_25_  mprj_io_24_  mprj_io_23_  mprj_io_22_  resetb mprj_io_21_  clock mprj_io_20_  mprj_io_19_  flash_csb flash_clk mprj_io_18_  flash_io0
+ flash_io1 mprj_io_17_  gpio mprj_io_16_  mprj_io_15_  mprj_io_0_  mprj_io_1_  mprj_io_2_  mprj_io_3_  mprj_io_4_  mprj_io_5_  mprj_io_6_  mprj_io_7_  mprj_io_8_  mprj_io_9_  mprj_io_10_  mprj_io_11_  mprj_io_12_  mprj_io_13_  
****************
+ mprj_io_14_ 
****************
+ chip_io

***  

V1	VSSA1	VSSA	0
V2	VSSA2	VSSA	0
V3	VDDA1	VDDA	0
V4	VDDA2	VDDA	0
v5	VCCD1	VCCD	0
V6	VCCD2	VCCD	0

VDM0	DM0	0	0
VDM1	DM1	1.8	0
VDM2	DM2	1.8	0

VDM00	mprj_io_dm_42_  DM0	0
VDM11	mprj_io_dm_43_  DM1	0
VDM22	mprj_io_dm_44_  DM2	0


xinput 
+ AMUXBUS_A	
+ AMUXBUS_B	
+ mprj_io_analog_en_14_ 	; ANALOG_EN	
+ mprj_io_analog_pol_14_ 	; ANALOG_POL	
+ mprj_io_analog_sel_14_ 	; ANALOG_SEL	
+ mprj_io_enh_14_ 		; ENABLE_H	
+ ENABLE_INP_H	
+ ENABLE_VDDA_H	
+ ENABLE_VDDIO	
+ ENABLE_VSWITCH_H	
+ mprj_io_hldh_n_14_  		; HLD_H_N	
+ mprj_io_holdover_14_ 		; HLD_OVR	
+ mprj_io_ib_mode_sel_14_ 	; IB_MODE_SEL	
+ mprj_io_in_14_ 		; IN	
+ mprj_io_inp_dis_14_ 		; INP_DIS	
+ IN_H	
+ mprj_io_oeb_14_ 		; OE_N	
+ mprj_io_out_14_ 		; OUT	
+ PAD	
+ PAD_A_ESD_0_H	
+ PAD_A_ESD_1_H	
+ PAD_A_NOESD_H	
+ mprj_io_slow_sel_14_ 		; SLOW	
+ TIE_HI_ESD	
+ TIE_LO_ESD	
+ VCCD	
+ VCCHIB	
+ VDDA	
+ VDDIO	
+ VDDIO_Q	
+ VSSA	
+ VSSD	
+ VSSIO	
+ VSSIO_Q	
+ VSWITCH	
+ mprj_io_vtrip_sel_14_ 	; VTRIP_SEL  
+sourcevector

.subckt sourcevector
+ AMUXBUS_A	
+ AMUXBUS_B	
+ ANALOG_EN	
+ ANALOG_POL	
+ ANALOG_SEL	
+ ENABLE_H	
+ ENABLE_INP_H	
+ ENABLE_VDDA_H	
+ ENABLE_VDDIO	
+ ENABLE_VSWITCH_H	
+ HLD_H_N	
+ HLD_OVR	
+ IB_MODE_SEL	
+ IN	
+ INP_DIS	
+ IN_H	
+ OE_N	
+ OUT	
+ PAD	
+ PAD_A_ESD_0_H	
+ PAD_A_ESD_1_H	
+ PAD_A_NOESD_H	
+ SLOW	
+ TIE_HI_ESD	
+ TIE_LO_ESD	
+ VCCD	
+ VCCHIB	
+ VDDA	
+ VDDIO	
+ VDDIO_Q	
+ VSSA	
+ VSSD	
+ VSSIO	
+ VSSIO_Q	
+ VSWITCH	
+ VTRIP_SEL 


a3 [1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36] input_vector3
 abridge1     [1]   [AMUXBUS_A       ] dac18
 abridge2     [2]   [AMUXBUS_B       ] dac18
 abridge3     [3]   [ANALOG_EN       ] dac18
 abridge4     [4]   [ANALOG_POL      ] dac18
 abridge5     [5]   [ANALOG_SEL      ] dac33
 abridge6     [6]   [ENABLE_H	     ] dac33
 abridge7     [7]   [ENABLE_INP_H    ] dac33
 abridge8     [8]   [ENABLE_VDDA_H   ] dac33
 abridge9     [9]   [ENABLE_VDDIO    ] dac18
 abridge10    [10]  [ENABLE_VSWITCH_H] dac33
 abridge11    [11]  [HLD_H_N	     ] dac33
 abridge12    [12]  [HLD_OVR	     ] dac18
 abridge13    [13]  [IB_MODE_SEL     ] dac18
 abridge14    [14]  [IN    	     ] dac18
 abridge15    [15]  [INP_DIS	     ] dac18
 abridge16    [16]  [IN_H  	     ] dac33
 abridge17    [17]  [OE_N  	     ] dac18
 abridge18    [18]  [OUT   	     ] dac18
 abridge19    [19]  [PAD   	     ] dac33
 abridge20    [20]  [PAD_A_ESD_0_H   ] dac33
 abridge21    [21]  [PAD_A_ESD_1_H   ] dac33
 abridge22    [22]  [PAD_A_NOESD_H   ] dac33
 abridge23    [23]  [SLOW  	     ] dac18
 abridge24    [24]  [TIE_HI_ESD      ] dac18
 abridge25    [25]  [TIE_LO_ESD      ] dac18
 abridge26    [26]  [VCCD  	     ] dac18
 abridge27    [27]  [VCCHIB	     ] dac18
 abridge28    [28]  [VDDA  	     ] dac33
 abridge29    [29]  [VDDIO 	     ] dac33
 abridge30    [30]  [VDDIO_Q	     ] dac33
 abridge31    [31]  [VSSA  	     ] dac33
 abridge32    [32]  [VSSD  	     ] dac33
 abridge33    [33]  [VSSIO 	     ] dac33
 abridge34    [34]  [VSSIO_Q	     ] dac33
 abridge35    [35]  [VSWITCH	     ] dac33
 abridge36    [36]  [VTRIP_SEL       ] dac18
**---------------------------------
.model input_vector3
+d_source(input_file = "df_source.text"
.model dac33 dac_bridge(
+out_low = 0 
+out_high = 3.3 
+out_undef = 1.65 
+input_load = 5.0e-15 
+t_rise = 1e-09 
+t_fall = 1e-09)

.model dac18 dac_bridge(
+out_low = 0 
+out_high = 1.8 
+out_undef = 0.9 
+input_load = 5.0e-15 
+t_rise = 1e-09 
+t_fall = 1e-09)
.ends sourcevector
**---------------------------------

.OPTION RSHUNT=1e15
**.OPTION SAVECURRENTS

*.SAVE All(v)
.SAVE 
+ AMUXBUS_A	
+ AMUXBUS_B	
+ mprj_io_analog_en_14_ 	; ANALOG_EN	
+ mprj_io_analog_pol_14_ 	; ANALOG_POL	
+ mprj_io_analog_sel_14_ 	; ANALOG_SEL	
+ mprj_io_enh_14_ 		; ENABLE_H	
+ ENABLE_INP_H	
+ ENABLE_VDDA_H	
+ ENABLE_VDDIO	
+ ENABLE_VSWITCH_H	
+ mprj_io_hldh_n_14_  		; HLD_H_N	
+ mprj_io_holdover_14_ 		; HLD_OVR	
+ mprj_io_ib_mode_sel_14_ 	; IB_MODE_SEL	
+ mprj_io_in_14_ 		; IN	
+ mprj_io_inp_dis_14_ 		; INP_DIS	
+ IN_H	
+ mprj_io_oeb_14_ 		; OE_N	
+ mprj_io_out_14_ 		; OUT	
+ mprj_analog_io_14_ 		; PAD	
+ PAD_A_ESD_0_H	
+ PAD_A_ESD_1_H	
+ PAD_A_NOESD_H	
+ mprj_io_slow_sel_14_ 		; SLOW	
+ TIE_HI_ESD	
+ TIE_LO_ESD	
+ VCCD	
+ VCCHIB	
+ VDDA	
+ VDDIO	
+ VDDIO_Q	
+ VSSA	
+ VSSD	
+ VSSIO	
+ VSSIO_Q	
+ VSWITCH	
+ mprj_io_vtrip_sel_14_ 	; VTRIP_SEL  

.TRAN 10n 2u

.END
