# Project Structure and Module Hierarchy

## Source RTL Code Structure
src/
├── UCITop.sv                     # Top-level module
├── protocol/
│   ├── ProtocolLayer.sv          # Protocol Layer module
├── d2dadapter/
│   ├── D2DAdapter.sv             # D2D Adapter module
│   ├── D2DMainbandModule.sv      # Mainband module
│   ├── D2DSidebandModule.sv      # Sideband module
│   ├── ParityGenerator.sv        # Parity Generator
│   ├── LinkManagementController.sv # Link Management Controller
│   ├── StallHandler.sv           # Stall Handlers
├── sideband/
│   ├── SidebandNode.sv           # Sideband Node
│   ├── SidebandSerializer.sv     # Serializer
│   ├── SidebandDeserializer.sv   # Deserializer
│   ├── SidebandSwitcher.sv       # Switcher
│   ├── SidebandPriorityQueue.sv  # Priority Queue
├── logphy/
│   ├── LogicalPhy.sv             # Logical PHY
│   ├── Lanes.sv                  # Lane modules
│   ├── PatternGenerator.sv       # Pattern Generator
│   ├── MBInitFSM.sv              # Mainband Initialization FSM
│   ├── RdiBringup.sv             # RDI Bringup
│   ├── LinkTrainingFSM.sv        # Link Training FSM
│   ├── DataWidthCoupler.sv       # Data Width Coupler
│   ├── RdiDataMapper.sv          # RDI Data Mapper
├── util/
│   ├── AsyncQueue.sv             # Async Queue
│   ├── AsyncResetSynchronizer.sv # Async Reset Synchronizer
│   ├── ClockCrossingReg.sv       # Clock Crossing Register

## Testbench Structure follows the same hierarchy as the src folder
tb/
├── UCITop_tb.sv                  # Top-level testbench
├── protocol/
├── d2dadapter/
├── sideband/
├── logphy/
├── util/

## Component Instantiation Hierarchy
UCITop
    ProtocolLayer
    D2DAdapter
    LogicalPhy
        LinkTrainingFSM
        RdiDataMapper
        Lanes
        PHYSidebandChannel
            SidebandLinkNode
            sidebandSwitcher_1
            SidebandNode
                SidebandSerializer
                SidebandPriorityQueue
                    Queue
                    Queue_1
                    SidebandEnqArbiter
                    SidebandDeqArbiter
                ✅SidebandDeserializer 

