Fitter report for CPU
Thu Mar 28 20:32:45 2019
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Non-Global High Fan-Out Signals
 13. Interconnect Usage Summary
 14. LAB External Interconnect
 15. LAB Macrocells
 16. Parallel Expander
 17. Logic Cell Interconnection
 18. Fitter Device Options
 19. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Thu Mar 28 20:32:45 2019        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; CPU                                          ;
; Top-level Entity Name ; CPU                                          ;
; Family                ; MAX7000S                                     ;
; Device                ; EPM7128SLC84-6                               ;
; Timing Models         ; Final                                        ;
; Total macrocells      ; 36 / 128 ( 28 % )                            ;
; Total pins            ; 49 / 68 ( 72 % )                             ;
+-----------------------+----------------------------------------------+


+-------------------------------------------------------------------------------------+
; Fitter Settings                                                                     ;
+----------------------------------------------------+----------------+---------------+
; Option                                             ; Setting        ; Default Value ;
+----------------------------------------------------+----------------+---------------+
; Device                                             ; EPM7128SLC84-6 ;               ;
; Use smart compilation                              ; Off            ; Off           ;
; Use TimeQuest Timing Analyzer                      ; Off            ; Off           ;
; Optimize Timing for ECOs                           ; Off            ; Off           ;
; Regenerate full fit report during ECO compiles     ; Off            ; Off           ;
; Optimize IOC Register Placement for Timing         ; On             ; On            ;
; Limit to One Fitting Attempt                       ; Off            ; Off           ;
; Fitter Initial Placement Seed                      ; 1              ; 1             ;
; Slow Slew Rate                                     ; Off            ; Off           ;
; Fitter Effort                                      ; Auto Fit       ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings ; Off            ; Off           ;
+----------------------------------------------------+----------------+---------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/codes/VHDL-CPU/VHDL-CPU/CPU.pin.


+-------------------------------------------------------+
; Fitter Resource Usage Summary                         ;
+-----------------------------------+-------------------+
; Resource                          ; Usage             ;
+-----------------------------------+-------------------+
; Logic cells                       ; 36 / 128 ( 28 % ) ;
; Registers                         ; 0 / 128 ( 0 % )   ;
; Number of pterms used             ; 99                ;
; User inserted logic elements      ; 0                 ;
; I/O pins                          ; 49 / 68 ( 72 % )  ;
;     -- Clock pins                 ; 0 / 2 ( 0 % )     ;
;     -- Dedicated input pins       ; 0 / 2 ( 0 % )     ;
; Global signals                    ; 0                 ;
; Shareable expanders               ; 0 / 128 ( 0 % )   ;
; Parallel expanders                ; 2 / 120 ( 2 % )   ;
; Cells using turbo bit             ; 36 / 128 ( 28 % ) ;
; Maximum fan-out node              ; SWCBA[2]          ;
; Maximum fan-out                   ; 30                ;
; Highest non-global fan-out signal ; SWCBA[2]          ;
; Highest non-global fan-out        ; 30                ;
; Total fan-out                     ; 270               ;
; Average fan-out                   ; 3.18              ;
+-----------------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                     ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name     ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; C        ; 49    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; CLR      ; 68    ; --       ; 7   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; IRH[0]   ; 70    ; --       ; 7   ; 20                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; IRH[1]   ; 79    ; --       ; 8   ; 19                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; IRH[2]   ; 51    ; --       ; 5   ; 20                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; IRH[3]   ; 60    ; --       ; 6   ; 19                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; QD       ; 77    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; SWCBA[0] ; 52    ; --       ; 5   ; 29                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; SWCBA[1] ; 61    ; --       ; 6   ; 29                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; SWCBA[2] ; 80    ; --       ; 8   ; 30                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; T3       ; 58    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; W1       ; 69    ; --       ; 7   ; 15                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; W2       ; 81    ; --       ; 8   ; 18                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; W3       ; 50    ; --       ; 5   ; 5                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; Z        ; 67    ; --       ; 7   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                   ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+
; Name   ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+
; ABUS   ; 21    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; ARINC  ; 35    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; CIN    ; 27    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; CP1    ; 25    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; CP2    ; 24    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; CP3    ; 31    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; DRW    ; 30    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; LAR    ; 4     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; LDC    ; 8     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; LDZ    ; 9     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; LIR    ; 22    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; LONG   ; 10    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; LPC    ; 5     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; M      ; 20    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; MBUS   ; 18    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; MEMW   ; 17    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; PCADD  ; 6     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; PCINC  ; 15    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; SBUS   ; 34    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; SEL0   ; 40    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; SEL1   ; 33    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; SEL2   ; 28    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; SEL3   ; 16    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; SELCTL ; 39    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; SHORT  ; 41    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; STOP   ; 29    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; S[0]   ; 12    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; S[1]   ; 37    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; S[2]   ; 11    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
; S[3]   ; 36    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; LAR            ; output ; TTL          ;         ; N               ;
; 5        ; 4          ; --       ; LPC            ; output ; TTL          ;         ; N               ;
; 6        ; 5          ; --       ; PCADD          ; output ; TTL          ;         ; N               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; LDC            ; output ; TTL          ;         ; N               ;
; 9        ; 8          ; --       ; LDZ            ; output ; TTL          ;         ; N               ;
; 10       ; 9          ; --       ; LONG           ; output ; TTL          ;         ; N               ;
; 11       ; 10         ; --       ; S[2]           ; output ; TTL          ;         ; N               ;
; 12       ; 11         ; --       ; S[0]           ; output ; TTL          ;         ; N               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; PCINC          ; output ; TTL          ;         ; N               ;
; 16       ; 15         ; --       ; SEL3           ; output ; TTL          ;         ; N               ;
; 17       ; 16         ; --       ; MEMW           ; output ; TTL          ;         ; N               ;
; 18       ; 17         ; --       ; MBUS           ; output ; TTL          ;         ; N               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; M              ; output ; TTL          ;         ; N               ;
; 21       ; 20         ; --       ; ABUS           ; output ; TTL          ;         ; N               ;
; 22       ; 21         ; --       ; LIR            ; output ; TTL          ;         ; N               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; CP2            ; output ; TTL          ;         ; N               ;
; 25       ; 24         ; --       ; CP1            ; output ; TTL          ;         ; N               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; CIN            ; output ; TTL          ;         ; N               ;
; 28       ; 27         ; --       ; SEL2           ; output ; TTL          ;         ; N               ;
; 29       ; 28         ; --       ; STOP           ; output ; TTL          ;         ; N               ;
; 30       ; 29         ; --       ; DRW            ; output ; TTL          ;         ; N               ;
; 31       ; 30         ; --       ; CP3            ; output ; TTL          ;         ; N               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; SEL1           ; output ; TTL          ;         ; N               ;
; 34       ; 33         ; --       ; SBUS           ; output ; TTL          ;         ; N               ;
; 35       ; 34         ; --       ; ARINC          ; output ; TTL          ;         ; N               ;
; 36       ; 35         ; --       ; S[3]           ; output ; TTL          ;         ; N               ;
; 37       ; 36         ; --       ; S[1]           ; output ; TTL          ;         ; N               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; SELCTL         ; output ; TTL          ;         ; N               ;
; 40       ; 39         ; --       ; SEL0           ; output ; TTL          ;         ; N               ;
; 41       ; 40         ; --       ; SHORT          ; output ; TTL          ;         ; N               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 45       ; 44         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 46       ; 45         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 49       ; 48         ; --       ; C              ; input  ; TTL          ;         ; N               ;
; 50       ; 49         ; --       ; W3             ; input  ; TTL          ;         ; N               ;
; 51       ; 50         ; --       ; IRH[2]         ; input  ; TTL          ;         ; N               ;
; 52       ; 51         ; --       ; SWCBA[0]       ; input  ; TTL          ;         ; N               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 55       ; 54         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 56       ; 55         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 57       ; 56         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 58       ; 57         ; --       ; T3             ; input  ; TTL          ;         ; N               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; IRH[3]         ; input  ; TTL          ;         ; N               ;
; 61       ; 60         ; --       ; SWCBA[1]       ; input  ; TTL          ;         ; N               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 64       ; 63         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 65       ; 64         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; Z              ; input  ; TTL          ;         ; N               ;
; 68       ; 67         ; --       ; CLR            ; input  ; TTL          ;         ; N               ;
; 69       ; 68         ; --       ; W1             ; input  ; TTL          ;         ; N               ;
; 70       ; 69         ; --       ; IRH[0]         ; input  ; TTL          ;         ; N               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 74       ; 73         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 75       ; 74         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 76       ; 75         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 77       ; 76         ; --       ; QD             ; input  ; TTL          ;         ; N               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; IRH[1]         ; input  ; TTL          ;         ; N               ;
; 80       ; 79         ; --       ; SWCBA[2]       ; input  ; TTL          ;         ; N               ;
; 81       ; 80         ; --       ; W2             ; input  ; TTL          ;         ; N               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; GND+           ;        ;              ;         ;                 ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |CPU                       ; 36         ; 49   ; |CPU                ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; SWCBA[2]    ; 30                ;
; SWCBA[1]    ; 29                ;
; SWCBA[0]    ; 29                ;
; ST0_REG~10  ; 26                ;
; IRH[2]      ; 20                ;
; IRH[0]      ; 20                ;
; IRH[3]      ; 19                ;
; IRH[1]      ; 19                ;
; W2          ; 18                ;
; W1          ; 15                ;
; W3          ; 5                 ;
; DRW$latch~6 ; 2                 ;
; QD          ; 1                 ;
; Z           ; 1                 ;
; C           ; 1                 ;
; CLR         ; 1                 ;
; ~VCC~1      ; 1                 ;
; ~VCC~0      ; 1                 ;
; ~GND~0      ; 1                 ;
; Mux26~22    ; 1                 ;
; Mux29~15    ; 1                 ;
; Mux30~8     ; 1                 ;
; Mux44~3     ; 1                 ;
; Mux15~5     ; 1                 ;
; Mux39~12    ; 1                 ;
; Mux20~13    ; 1                 ;
; Mux34~6     ; 1                 ;
; Mux28~4     ; 1                 ;
; Mux38~6     ; 1                 ;
; Mux16~11    ; 1                 ;
; Mux27~5     ; 1                 ;
; Mux31~3     ; 1                 ;
; Mux23~7     ; 1                 ;
; Mux26~19    ; 1                 ;
; Mux25~7     ; 1                 ;
; Mux33~7     ; 1                 ;
; Mux32~6     ; 1                 ;
; Mux29~14    ; 1                 ;
; Mux36~5     ; 1                 ;
; Mux22~6     ; 1                 ;
; Mux24~6     ; 1                 ;
; Mux20~8     ; 1                 ;
; Mux41~6     ; 1                 ;
; Mux17~1     ; 1                 ;
; Mux35~9     ; 1                 ;
; Mux37~6     ; 1                 ;
; Mux18~9     ; 1                 ;
; Mux40~4     ; 1                 ;
; Mux26~12    ; 1                 ;
; QD~1        ; 1                 ;
+-------------+-------------------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 43 / 288 ( 15 % ) ;
; PIAs                       ; 43 / 288 ( 15 % ) ;
+----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 5.38) ; Number of LABs  (Total = 4) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 4                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 1                           ;
; 9                                            ; 0                           ;
; 10                                           ; 1                           ;
; 11                                           ; 1                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 4.50) ; Number of LABs  (Total = 4) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 4                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 1                           ;
; 8                                      ; 1                           ;
; 9                                      ; 0                           ;
; 10                                     ; 1                           ;
; 11                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 2                            ;
+--------------------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                         ;
+-----+------------+--------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                      ; Output                                                                                                                                                                                                                                             ;
+-----+------------+--------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC5        ; ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], IRH[0], IRH[1], IRH[3], IRH[2], W2               ; S[2]                                                                                                                                                                                                                                               ;
;  A  ; LC3        ; W2, IRH[1], ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], IRH[2], IRH[3], IRH[0]               ; S[0]                                                                                                                                                                                                                                               ;
;  A  ; LC13       ; IRH[2], C, IRH[0], IRH[1], IRH[3], W2, ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], Z         ; PCADD                                                                                                                                                                                                                                              ;
;  A  ; LC11       ; W2, ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], IRH[2], IRH[3], IRH[0], IRH[1]               ; LDC                                                                                                                                                                                                                                                ;
;  A  ; LC2        ; W2, SWCBA[0], SWCBA[2], SWCBA[1], W1, ST0_REG~10                                           ; ST0_REG~10                                                                                                                                                                                                                                         ;
;  A  ; LC1        ; CLR, ST0_REG~10, Mux17~1                                                                   ; Mux17~1, ST0_REG~10, Mux20~8, Mux24~6, Mux22~6, Mux36~5, Mux29~14, Mux32~6, Mux33~7, Mux25~7, Mux26~19, Mux23~7, Mux31~3, Mux27~5, Mux16~11, Mux38~6, Mux28~4, Mux34~6, Mux20~13, Mux39~12, Mux15~5, Mux44~3, Mux30~8, Mux29~15, Mux26~22, Mux18~9 ;
;  A  ; LC8        ; IRH[1], W2, ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], IRH[2], IRH[3], IRH[0]               ; LDZ                                                                                                                                                                                                                                                ;
;  A  ; LC6        ; SWCBA[2], SWCBA[1], SWCBA[0], IRH[2], IRH[3], IRH[0], IRH[1], W2, ST0_REG~10               ; LONG                                                                                                                                                                                                                                               ;
;  A  ; LC14       ; SWCBA[2], SWCBA[1], SWCBA[0], W1, ST0_REG~10, W2, IRH[0], IRH[1], IRH[2], IRH[3]           ; LPC                                                                                                                                                                                                                                                ;
;  A  ; LC4        ; SWCBA[2], ST0_REG~10, SWCBA[0], SWCBA[1], IRH[3], IRH[2], IRH[1], IRH[0]                   ; DRW$latch~6                                                                                                                                                                                                                                        ;
;  A  ; LC16       ; IRH[2], IRH[0], IRH[1], IRH[3], W2, SWCBA[2], SWCBA[1], SWCBA[0], ST0_REG~10, W1           ; LAR                                                                                                                                                                                                                                                ;
;  B  ; LC19       ; Mux26~22, IRH[0], IRH[3], W2, IRH[2], ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], IRH[1]     ; ABUS                                                                                                                                                                                                                                               ;
;  B  ; LC29       ; IRH[0], W1, ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], IRH[1], IRH[2], IRH[3]               ; PCINC                                                                                                                                                                                                                                              ;
;  B  ; LC22       ; W1, SWCBA[2], W3, IRH[2], IRH[0], W2                                                       ; DRW$latch~6                                                                                                                                                                                                                                        ;
;  B  ; LC17       ; IRH[0], W1, ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], IRH[1], IRH[2], IRH[3]               ; LIR                                                                                                                                                                                                                                                ;
;  B  ; LC27       ; W1, SWCBA[2], SWCBA[1], SWCBA[0], ST0_REG~10, W2                                           ; SEL3                                                                                                                                                                                                                                               ;
;  B  ; LC21       ; Mux29~15, ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], IRH[0], W2, IRH[2], IRH[1], IRH[3], W3 ; M                                                                                                                                                                                                                                                  ;
;  B  ; LC24       ; SWCBA[0], SWCBA[1], W3, IRH[2], IRH[3], IRH[0], IRH[1], SWCBA[2], ST0_REG~10, W1           ; MBUS                                                                                                                                                                                                                                               ;
;  B  ; LC25       ; SWCBA[1], SWCBA[2], ST0_REG~10, SWCBA[0], W3, IRH[2], IRH[0], IRH[1], IRH[3], W1           ; MEMW                                                                                                                                                                                                                                               ;
;  B  ; LC20       ; ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], IRH[0], W2, IRH[2], IRH[1], IRH[3]               ; Mux29~14                                                                                                                                                                                                                                           ;
;  B  ; LC18       ; W3, IRH[1], IRH[0], IRH[3], IRH[2], ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0]               ; Mux26~19                                                                                                                                                                                                                                           ;
;  C  ; LC35       ; QD                                                                                         ; CP3                                                                                                                                                                                                                                                ;
;  C  ; LC37       ; Mux41~6, Mux44~3, DRW$latch~6                                                              ; DRW$latch~6, DRW                                                                                                                                                                                                                                   ;
;  C  ; LC38       ; SWCBA[2], SWCBA[1], SWCBA[0]                                                               ; STOP                                                                                                                                                                                                                                               ;
;  C  ; LC40       ; SWCBA[2], SWCBA[1], SWCBA[0], W2                                                           ; SEL2                                                                                                                                                                                                                                               ;
;  C  ; LC43       ;                                                                                            ; CIN                                                                                                                                                                                                                                                ;
;  C  ; LC45       ;                                                                                            ; CP1                                                                                                                                                                                                                                                ;
;  C  ; LC46       ;                                                                                            ; CP2                                                                                                                                                                                                                                                ;
;  D  ; LC57       ; IRH[1], ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], IRH[2], IRH[0], IRH[3]                   ; S[3]                                                                                                                                                                                                                                               ;
;  D  ; LC61       ; SWCBA[1], SWCBA[0], SWCBA[2], W1, W2, ST0_REG~10                                           ; SBUS                                                                                                                                                                                                                                               ;
;  D  ; LC56       ; IRH[0], ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], IRH[2], IRH[1], IRH[3]                   ; S[1]                                                                                                                                                                                                                                               ;
;  D  ; LC53       ; SWCBA[1], SWCBA[2], SWCBA[0], W1                                                           ; SELCTL                                                                                                                                                                                                                                             ;
;  D  ; LC51       ; W1, SWCBA[2], SWCBA[1], SWCBA[0], W2                                                       ; SEL0                                                                                                                                                                                                                                               ;
;  D  ; LC49       ; W1, SWCBA[2], SWCBA[0], SWCBA[1], ST0_REG~10                                               ; SHORT                                                                                                                                                                                                                                              ;
;  D  ; LC64       ; W1, ST0_REG~10, SWCBA[2], SWCBA[1], SWCBA[0], W2                                           ; SEL1                                                                                                                                                                                                                                               ;
;  D  ; LC59       ; SWCBA[1], SWCBA[0], W1, SWCBA[2], ST0_REG~10                                               ; ARINC                                                                                                                                                                                                                                              ;
+-----+------------+--------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Mar 28 20:32:44 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CPU -c CPU
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EPM7128SLC84-6 for design "CPU"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 259 megabytes
    Info: Processing ended: Thu Mar 28 20:32:45 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


