Classic Timing Analyzer report for time_shower_vhdl
Mon Jun 12 15:09:52 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tco
  8. tpd
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                ;
+------------------------------+-------+---------------+----------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                                      ; To                                        ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 17.524 ns                        ; led_shower:inst|74163:inst|f74163:sub|111 ; d[2]                                      ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 13.864 ns                        ; q1[0]                                     ; d[1]                                      ; --         ; --       ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 200.36 MHz ( period = 4.991 ns ) ; led_shower:inst|74163:inst|f74163:sub|34  ; led_shower:inst|74163:inst|f74163:sub|111 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                           ;                                           ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EPM570T100C5       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 200.36 MHz ( period = 4.991 ns )               ; led_shower:inst|74163:inst|f74163:sub|34  ; led_shower:inst|74163:inst|f74163:sub|111 ; clk        ; clk      ; None                        ; None                      ; 4.282 ns                ;
; N/A   ; 221.19 MHz ( period = 4.521 ns )               ; led_shower:inst|74163:inst|f74163:sub|34  ; led_shower:inst|74163:inst|f74163:sub|122 ; clk        ; clk      ; None                        ; None                      ; 3.812 ns                ;
; N/A   ; 225.07 MHz ( period = 4.443 ns )               ; led_shower:inst|74163:inst|f74163:sub|122 ; led_shower:inst|74163:inst|f74163:sub|111 ; clk        ; clk      ; None                        ; None                      ; 3.734 ns                ;
; N/A   ; 251.70 MHz ( period = 3.973 ns )               ; led_shower:inst|74163:inst|f74163:sub|122 ; led_shower:inst|74163:inst|f74163:sub|122 ; clk        ; clk      ; None                        ; None                      ; 3.264 ns                ;
; N/A   ; 257.27 MHz ( period = 3.887 ns )               ; led_shower:inst|74163:inst|f74163:sub|111 ; led_shower:inst|74163:inst|f74163:sub|122 ; clk        ; clk      ; None                        ; None                      ; 3.178 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; led_shower:inst|74163:inst|f74163:sub|34  ; led_shower:inst|74163:inst|f74163:sub|34  ; clk        ; clk      ; None                        ; None                      ; 2.489 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; led_shower:inst|74163:inst|f74163:sub|111 ; led_shower:inst|74163:inst|f74163:sub|111 ; clk        ; clk      ; None                        ; None                      ; 2.222 ns                ;
+-------+------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; tco                                                                                               ;
+-------+--------------+------------+-------------------------------------------+------+------------+
; Slack ; Required tco ; Actual tco ; From                                      ; To   ; From Clock ;
+-------+--------------+------------+-------------------------------------------+------+------------+
; N/A   ; None         ; 17.524 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; d[2] ; clk        ;
; N/A   ; None         ; 17.494 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; d[1] ; clk        ;
; N/A   ; None         ; 17.457 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; d[4] ; clk        ;
; N/A   ; None         ; 17.437 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; d[0] ; clk        ;
; N/A   ; None         ; 17.368 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; d[3] ; clk        ;
; N/A   ; None         ; 17.276 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; d[2] ; clk        ;
; N/A   ; None         ; 17.246 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; d[1] ; clk        ;
; N/A   ; None         ; 17.209 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; d[4] ; clk        ;
; N/A   ; None         ; 17.189 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; d[0] ; clk        ;
; N/A   ; None         ; 17.156 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; d[2] ; clk        ;
; N/A   ; None         ; 17.126 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; d[1] ; clk        ;
; N/A   ; None         ; 17.120 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; d[3] ; clk        ;
; N/A   ; None         ; 17.089 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; d[4] ; clk        ;
; N/A   ; None         ; 17.069 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; d[0] ; clk        ;
; N/A   ; None         ; 17.000 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; d[3] ; clk        ;
; N/A   ; None         ; 16.731 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; d[5] ; clk        ;
; N/A   ; None         ; 16.609 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; d[6] ; clk        ;
; N/A   ; None         ; 16.483 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; d[5] ; clk        ;
; N/A   ; None         ; 16.363 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; d[5] ; clk        ;
; N/A   ; None         ; 16.361 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; d[6] ; clk        ;
; N/A   ; None         ; 16.241 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; d[6] ; clk        ;
; N/A   ; None         ; 12.107 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; w[2] ; clk        ;
; N/A   ; None         ; 12.031 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; w[5] ; clk        ;
; N/A   ; None         ; 11.944 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; w[4] ; clk        ;
; N/A   ; None         ; 11.861 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; w[2] ; clk        ;
; N/A   ; None         ; 11.783 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; w[5] ; clk        ;
; N/A   ; None         ; 11.741 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; w[2] ; clk        ;
; N/A   ; None         ; 11.696 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; w[4] ; clk        ;
; N/A   ; None         ; 11.664 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; w[5] ; clk        ;
; N/A   ; None         ; 11.645 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; w[1] ; clk        ;
; N/A   ; None         ; 11.577 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; w[4] ; clk        ;
; N/A   ; None         ; 11.413 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; w[3] ; clk        ;
; N/A   ; None         ; 11.401 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; w[1] ; clk        ;
; N/A   ; None         ; 11.293 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; w[3] ; clk        ;
; N/A   ; None         ; 11.281 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; w[1] ; clk        ;
; N/A   ; None         ; 11.176 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; w[3] ; clk        ;
; N/A   ; None         ; 11.106 ns  ; led_shower:inst|74163:inst|f74163:sub|111 ; w[0] ; clk        ;
; N/A   ; None         ; 10.858 ns  ; led_shower:inst|74163:inst|f74163:sub|122 ; w[0] ; clk        ;
; N/A   ; None         ; 10.738 ns  ; led_shower:inst|74163:inst|f74163:sub|34  ; w[0] ; clk        ;
+-------+--------------+------------+-------------------------------------------+------+------------+


+------------------------------------------------------------+
; tpd                                                        ;
+-------+-------------------+-----------------+-------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To   ;
+-------+-------------------+-----------------+-------+------+
; N/A   ; None              ; 13.864 ns       ; q1[0] ; d[1] ;
; N/A   ; None              ; 13.819 ns       ; q4[1] ; d[2] ;
; N/A   ; None              ; 13.807 ns       ; q1[0] ; d[0] ;
; N/A   ; None              ; 13.761 ns       ; q2[1] ; d[2] ;
; N/A   ; None              ; 13.752 ns       ; q4[1] ; d[4] ;
; N/A   ; None              ; 13.738 ns       ; q1[0] ; d[3] ;
; N/A   ; None              ; 13.715 ns       ; q6[2] ; d[2] ;
; N/A   ; None              ; 13.694 ns       ; q2[1] ; d[4] ;
; N/A   ; None              ; 13.681 ns       ; q3[0] ; d[1] ;
; N/A   ; None              ; 13.655 ns       ; q6[2] ; d[4] ;
; N/A   ; None              ; 13.624 ns       ; q3[0] ; d[0] ;
; N/A   ; None              ; 13.576 ns       ; q6[2] ; d[3] ;
; N/A   ; None              ; 13.555 ns       ; q3[0] ; d[3] ;
; N/A   ; None              ; 13.499 ns       ; q1[1] ; d[2] ;
; N/A   ; None              ; 13.442 ns       ; q1[2] ; d[2] ;
; N/A   ; None              ; 13.432 ns       ; q1[1] ; d[4] ;
; N/A   ; None              ; 13.382 ns       ; q1[2] ; d[4] ;
; N/A   ; None              ; 13.303 ns       ; q1[2] ; d[3] ;
; N/A   ; None              ; 13.300 ns       ; q2[2] ; d[2] ;
; N/A   ; None              ; 13.291 ns       ; q4[1] ; d[1] ;
; N/A   ; None              ; 13.265 ns       ; q4[1] ; d[0] ;
; N/A   ; None              ; 13.243 ns       ; q3[1] ; d[2] ;
; N/A   ; None              ; 13.240 ns       ; q2[2] ; d[4] ;
; N/A   ; None              ; 13.233 ns       ; q2[1] ; d[1] ;
; N/A   ; None              ; 13.213 ns       ; q6[2] ; d[1] ;
; N/A   ; None              ; 13.207 ns       ; q2[1] ; d[0] ;
; N/A   ; None              ; 13.194 ns       ; q6[3] ; d[1] ;
; N/A   ; None              ; 13.192 ns       ; q6[2] ; d[0] ;
; N/A   ; None              ; 13.176 ns       ; q3[1] ; d[4] ;
; N/A   ; None              ; 13.168 ns       ; q6[3] ; d[0] ;
; N/A   ; None              ; 13.165 ns       ; q2[0] ; d[1] ;
; N/A   ; None              ; 13.161 ns       ; q2[2] ; d[3] ;
; N/A   ; None              ; 13.142 ns       ; q1[0] ; d[2] ;
; N/A   ; None              ; 13.108 ns       ; q2[0] ; d[0] ;
; N/A   ; None              ; 13.101 ns       ; q1[0] ; d[5] ;
; N/A   ; None              ; 13.087 ns       ; q5[3] ; d[1] ;
; N/A   ; None              ; 13.084 ns       ; q4[1] ; d[3] ;
; N/A   ; None              ; 13.081 ns       ; q1[0] ; d[4] ;
; N/A   ; None              ; 13.061 ns       ; q5[3] ; d[0] ;
; N/A   ; None              ; 13.061 ns       ; q6[1] ; d[2] ;
; N/A   ; None              ; 13.041 ns       ; q5[1] ; d[2] ;
; N/A   ; None              ; 13.039 ns       ; q2[0] ; d[3] ;
; N/A   ; None              ; 13.026 ns       ; q2[1] ; d[3] ;
; N/A   ; None              ; 12.994 ns       ; q6[1] ; d[4] ;
; N/A   ; None              ; 12.974 ns       ; q5[1] ; d[4] ;
; N/A   ; None              ; 12.971 ns       ; q1[1] ; d[1] ;
; N/A   ; None              ; 12.971 ns       ; q6[3] ; d[3] ;
; N/A   ; None              ; 12.968 ns       ; q3[2] ; d[2] ;
; N/A   ; None              ; 12.962 ns       ; q3[3] ; d[1] ;
; N/A   ; None              ; 12.959 ns       ; q3[0] ; d[2] ;
; N/A   ; None              ; 12.954 ns       ; q6[3] ; d[2] ;
; N/A   ; None              ; 12.945 ns       ; q1[1] ; d[0] ;
; N/A   ; None              ; 12.940 ns       ; q1[2] ; d[1] ;
; N/A   ; None              ; 12.936 ns       ; q3[3] ; d[0] ;
; N/A   ; None              ; 12.919 ns       ; q1[2] ; d[0] ;
; N/A   ; None              ; 12.918 ns       ; q3[0] ; d[5] ;
; N/A   ; None              ; 12.908 ns       ; q3[2] ; d[4] ;
; N/A   ; None              ; 12.904 ns       ; q4[1] ; d[6] ;
; N/A   ; None              ; 12.898 ns       ; q3[0] ; d[4] ;
; N/A   ; None              ; 12.895 ns       ; q4[3] ; d[1] ;
; N/A   ; None              ; 12.869 ns       ; q4[3] ; d[0] ;
; N/A   ; None              ; 12.864 ns       ; q5[3] ; d[3] ;
; N/A   ; None              ; 12.847 ns       ; q5[3] ; d[2] ;
; N/A   ; None              ; 12.846 ns       ; q2[1] ; d[6] ;
; N/A   ; None              ; 12.829 ns       ; q3[2] ; d[3] ;
; N/A   ; None              ; 12.826 ns       ; q4[2] ; d[2] ;
; N/A   ; None              ; 12.801 ns       ; q2[3] ; d[1] ;
; N/A   ; None              ; 12.798 ns       ; q2[2] ; d[1] ;
; N/A   ; None              ; 12.777 ns       ; q2[2] ; d[0] ;
; N/A   ; None              ; 12.775 ns       ; q2[3] ; d[0] ;
; N/A   ; None              ; 12.766 ns       ; q4[2] ; d[4] ;
; N/A   ; None              ; 12.764 ns       ; q1[1] ; d[3] ;
; N/A   ; None              ; 12.745 ns       ; q4[0] ; d[1] ;
; N/A   ; None              ; 12.739 ns       ; q3[3] ; d[3] ;
; N/A   ; None              ; 12.738 ns       ; q1[0] ; d[6] ;
; N/A   ; None              ; 12.722 ns       ; q3[3] ; d[2] ;
; N/A   ; None              ; 12.715 ns       ; q3[1] ; d[1] ;
; N/A   ; None              ; 12.689 ns       ; q3[1] ; d[0] ;
; N/A   ; None              ; 12.688 ns       ; q4[0] ; d[0] ;
; N/A   ; None              ; 12.687 ns       ; q4[2] ; d[3] ;
; N/A   ; None              ; 12.672 ns       ; q4[3] ; d[3] ;
; N/A   ; None              ; 12.661 ns       ; q6[2] ; d[6] ;
; N/A   ; None              ; 12.655 ns       ; q4[3] ; d[2] ;
; N/A   ; None              ; 12.619 ns       ; q4[0] ; d[3] ;
; N/A   ; None              ; 12.584 ns       ; q1[1] ; d[6] ;
; N/A   ; None              ; 12.578 ns       ; q2[3] ; d[3] ;
; N/A   ; None              ; 12.561 ns       ; q2[3] ; d[2] ;
; N/A   ; None              ; 12.555 ns       ; q3[0] ; d[6] ;
; N/A   ; None              ; 12.533 ns       ; q6[1] ; d[1] ;
; N/A   ; None              ; 12.513 ns       ; q5[1] ; d[1] ;
; N/A   ; None              ; 12.508 ns       ; q3[1] ; d[3] ;
; N/A   ; None              ; 12.507 ns       ; q6[1] ; d[0] ;
; N/A   ; None              ; 12.487 ns       ; q5[1] ; d[0] ;
; N/A   ; None              ; 12.466 ns       ; q3[2] ; d[1] ;
; N/A   ; None              ; 12.460 ns       ; q5[2] ; d[2] ;
; N/A   ; None              ; 12.445 ns       ; q3[2] ; d[0] ;
; N/A   ; None              ; 12.443 ns       ; q2[0] ; d[2] ;
; N/A   ; None              ; 12.410 ns       ; q6[0] ; d[1] ;
; N/A   ; None              ; 12.402 ns       ; q2[0] ; d[5] ;
; N/A   ; None              ; 12.400 ns       ; q5[2] ; d[4] ;
; N/A   ; None              ; 12.388 ns       ; q1[2] ; d[6] ;
; N/A   ; None              ; 12.382 ns       ; q2[0] ; d[4] ;
; N/A   ; None              ; 12.353 ns       ; q6[0] ; d[0] ;
; N/A   ; None              ; 12.328 ns       ; q3[1] ; d[6] ;
; N/A   ; None              ; 12.326 ns       ; q6[1] ; d[3] ;
; N/A   ; None              ; 12.324 ns       ; q4[2] ; d[1] ;
; N/A   ; None              ; 12.321 ns       ; q5[2] ; d[3] ;
; N/A   ; None              ; 12.306 ns       ; q5[1] ; d[3] ;
; N/A   ; None              ; 12.303 ns       ; q4[2] ; d[0] ;
; N/A   ; None              ; 12.284 ns       ; q6[0] ; d[3] ;
; N/A   ; None              ; 12.267 ns       ; q6[2] ; d[5] ;
; N/A   ; None              ; 12.246 ns       ; q2[2] ; d[6] ;
; N/A   ; None              ; 12.146 ns       ; q6[1] ; d[6] ;
; N/A   ; None              ; 12.126 ns       ; q5[1] ; d[6] ;
; N/A   ; None              ; 12.107 ns       ; q4[1] ; d[5] ;
; N/A   ; None              ; 12.049 ns       ; q2[1] ; d[5] ;
; N/A   ; None              ; 12.039 ns       ; q2[0] ; d[6] ;
; N/A   ; None              ; 12.023 ns       ; q4[0] ; d[2] ;
; N/A   ; None              ; 11.994 ns       ; q6[3] ; d[5] ;
; N/A   ; None              ; 11.994 ns       ; q1[2] ; d[5] ;
; N/A   ; None              ; 11.982 ns       ; q4[0] ; d[5] ;
; N/A   ; None              ; 11.963 ns       ; q5[0] ; d[1] ;
; N/A   ; None              ; 11.962 ns       ; q4[0] ; d[4] ;
; N/A   ; None              ; 11.958 ns       ; q5[2] ; d[1] ;
; N/A   ; None              ; 11.937 ns       ; q5[2] ; d[0] ;
; N/A   ; None              ; 11.914 ns       ; q3[2] ; d[6] ;
; N/A   ; None              ; 11.906 ns       ; q5[0] ; d[0] ;
; N/A   ; None              ; 11.887 ns       ; q5[3] ; d[5] ;
; N/A   ; None              ; 11.852 ns       ; q2[2] ; d[5] ;
; N/A   ; None              ; 11.837 ns       ; q5[0] ; d[3] ;
; N/A   ; None              ; 11.788 ns       ; q1[3] ; d[1] ;
; N/A   ; None              ; 11.787 ns       ; q1[1] ; d[5] ;
; N/A   ; None              ; 11.772 ns       ; q4[2] ; d[6] ;
; N/A   ; None              ; 11.762 ns       ; q1[3] ; d[0] ;
; N/A   ; None              ; 11.762 ns       ; q3[3] ; d[5] ;
; N/A   ; None              ; 11.695 ns       ; q4[3] ; d[5] ;
; N/A   ; None              ; 11.688 ns       ; q6[0] ; d[2] ;
; N/A   ; None              ; 11.647 ns       ; q6[0] ; d[5] ;
; N/A   ; None              ; 11.643 ns       ; q6[3] ; d[6] ;
; N/A   ; None              ; 11.627 ns       ; q6[0] ; d[4] ;
; N/A   ; None              ; 11.619 ns       ; q4[0] ; d[6] ;
; N/A   ; None              ; 11.601 ns       ; q2[3] ; d[5] ;
; N/A   ; None              ; 11.565 ns       ; q1[3] ; d[3] ;
; N/A   ; None              ; 11.548 ns       ; q1[3] ; d[2] ;
; N/A   ; None              ; 11.536 ns       ; q5[3] ; d[6] ;
; N/A   ; None              ; 11.531 ns       ; q3[1] ; d[5] ;
; N/A   ; None              ; 11.520 ns       ; q3[2] ; d[5] ;
; N/A   ; None              ; 11.411 ns       ; q3[3] ; d[6] ;
; N/A   ; None              ; 11.406 ns       ; q5[2] ; d[6] ;
; N/A   ; None              ; 11.378 ns       ; q4[2] ; d[5] ;
; N/A   ; None              ; 11.349 ns       ; q6[1] ; d[5] ;
; N/A   ; None              ; 11.344 ns       ; q4[3] ; d[6] ;
; N/A   ; None              ; 11.329 ns       ; q5[1] ; d[5] ;
; N/A   ; None              ; 11.284 ns       ; q6[0] ; d[6] ;
; N/A   ; None              ; 11.250 ns       ; q2[3] ; d[6] ;
; N/A   ; None              ; 11.241 ns       ; q5[0] ; d[2] ;
; N/A   ; None              ; 11.200 ns       ; q5[0] ; d[5] ;
; N/A   ; None              ; 11.180 ns       ; q5[0] ; d[4] ;
; N/A   ; None              ; 11.012 ns       ; q5[2] ; d[5] ;
; N/A   ; None              ; 10.837 ns       ; q5[0] ; d[6] ;
; N/A   ; None              ; 10.588 ns       ; q1[3] ; d[5] ;
; N/A   ; None              ; 10.237 ns       ; q1[3] ; d[6] ;
+-------+-------------------+-----------------+-------+------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Mon Jun 12 15:09:52 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off time_shower_vhdl -c time_shower_vhdl
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 200.36 MHz between source register "led_shower:inst|74163:inst|f74163:sub|34" and destination register "led_shower:inst|74163:inst|f74163:sub|111" (period= 4.991 ns)
    Info: + Longest register to register delay is 4.282 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X12_Y7_N5; Fanout = 10; REG Node = 'led_shower:inst|74163:inst|f74163:sub|34'
        Info: 2: + IC(1.314 ns) + CELL(0.740 ns) = 2.054 ns; Loc. = LC_X11_Y7_N2; Fanout = 2; COMB Node = 'led_shower:inst|7408:inst6|4~1'
        Info: 3: + IC(1.167 ns) + CELL(1.061 ns) = 4.282 ns; Loc. = LC_X12_Y7_N6; Fanout = 9; REG Node = 'led_shower:inst|74163:inst|f74163:sub|111'
        Info: Total cell delay = 1.801 ns ( 42.06 % )
        Info: Total interconnect delay = 2.481 ns ( 57.94 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.681 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 3; CLK Node = 'clk'
            Info: 2: + IC(1.600 ns) + CELL(0.918 ns) = 3.681 ns; Loc. = LC_X12_Y7_N6; Fanout = 9; REG Node = 'led_shower:inst|74163:inst|f74163:sub|111'
            Info: Total cell delay = 2.081 ns ( 56.53 % )
            Info: Total interconnect delay = 1.600 ns ( 43.47 % )
        Info: - Longest clock path from clock "clk" to source register is 3.681 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 3; CLK Node = 'clk'
            Info: 2: + IC(1.600 ns) + CELL(0.918 ns) = 3.681 ns; Loc. = LC_X12_Y7_N5; Fanout = 10; REG Node = 'led_shower:inst|74163:inst|f74163:sub|34'
            Info: Total cell delay = 2.081 ns ( 56.53 % )
            Info: Total interconnect delay = 1.600 ns ( 43.47 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: tco from clock "clk" to destination pin "d[2]" through register "led_shower:inst|74163:inst|f74163:sub|111" is 17.524 ns
    Info: + Longest clock path from clock "clk" to source register is 3.681 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 3; CLK Node = 'clk'
        Info: 2: + IC(1.600 ns) + CELL(0.918 ns) = 3.681 ns; Loc. = LC_X12_Y7_N6; Fanout = 9; REG Node = 'led_shower:inst|74163:inst|f74163:sub|111'
        Info: Total cell delay = 2.081 ns ( 56.53 % )
        Info: Total interconnect delay = 1.600 ns ( 43.47 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 13.467 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X12_Y7_N6; Fanout = 9; REG Node = 'led_shower:inst|74163:inst|f74163:sub|111'
        Info: 2: + IC(1.053 ns) + CELL(0.914 ns) = 1.967 ns; Loc. = LC_X12_Y7_N9; Fanout = 5; COMB Node = 'led_shower:inst|74138:inst2|15~0'
        Info: 3: + IC(1.799 ns) + CELL(0.740 ns) = 4.506 ns; Loc. = LC_X9_Y7_N1; Fanout = 1; COMB Node = 'led_shower:inst|B~0'
        Info: 4: + IC(0.711 ns) + CELL(0.740 ns) = 5.957 ns; Loc. = LC_X9_Y7_N8; Fanout = 7; COMB Node = 'led_shower:inst|B~3'
        Info: 5: + IC(2.030 ns) + CELL(0.511 ns) = 8.498 ns; Loc. = LC_X9_Y7_N4; Fanout = 1; COMB Node = 'led_shower:inst|74247:inst5|82~0'
        Info: 6: + IC(2.647 ns) + CELL(2.322 ns) = 13.467 ns; Loc. = PIN_61; Fanout = 0; PIN Node = 'd[2]'
        Info: Total cell delay = 5.227 ns ( 38.81 % )
        Info: Total interconnect delay = 8.240 ns ( 61.19 % )
Info: Longest tpd from source pin "q1[0]" to destination pin "d[1]" is 13.864 ns
    Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_52; Fanout = 1; PIN Node = 'q1[0]'
    Info: 2: + IC(3.286 ns) + CELL(0.511 ns) = 4.929 ns; Loc. = LC_X9_Y7_N5; Fanout = 1; COMB Node = 'led_shower:inst|A~0'
    Info: 3: + IC(0.705 ns) + CELL(0.914 ns) = 6.548 ns; Loc. = LC_X9_Y7_N3; Fanout = 7; COMB Node = 'led_shower:inst|A~3'
    Info: 4: + IC(1.785 ns) + CELL(0.914 ns) = 9.247 ns; Loc. = LC_X6_Y7_N2; Fanout = 1; COMB Node = 'led_shower:inst|74247:inst5|81~0'
    Info: 5: + IC(2.295 ns) + CELL(2.322 ns) = 13.864 ns; Loc. = PIN_7; Fanout = 0; PIN Node = 'd[1]'
    Info: Total cell delay = 5.793 ns ( 41.78 % )
    Info: Total interconnect delay = 8.071 ns ( 58.22 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 200 megabytes
    Info: Processing ended: Mon Jun 12 15:09:52 2017
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


