TimeQuest Timing Analyzer report for Processor
Mon Nov 20 16:14:16 2017
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.05 MHz ; 6.05 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -164.411 ; -10864.469    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -3.882 ; -44.407       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1036.787             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                  ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -164.411 ; CU:Step1|stage[31] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.001     ; 165.448    ;
; -164.367 ; CU:Step1|stage[31] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 165.405    ;
; -164.367 ; CU:Step1|stage[31] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.000      ; 165.405    ;
; -164.367 ; CU:Step1|stage[31] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 165.405    ;
; -164.336 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 165.371    ;
; -164.336 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 165.371    ;
; -164.336 ; CU:Step1|stage[31] ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.003     ; 165.371    ;
; -164.333 ; CU:Step1|stage[31] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 165.368    ;
; -164.333 ; CU:Step1|stage[31] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 165.368    ;
; -164.297 ; CU:Step1|stage[0]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.001      ; 165.336    ;
; -164.253 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 165.293    ;
; -164.253 ; CU:Step1|stage[0]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.002      ; 165.293    ;
; -164.253 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 165.293    ;
; -164.222 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 165.259    ;
; -164.222 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 165.259    ;
; -164.222 ; CU:Step1|stage[0]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.001     ; 165.259    ;
; -164.219 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 165.256    ;
; -164.219 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 165.256    ;
; -164.217 ; CU:Step1|stage[1]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.001      ; 165.256    ;
; -164.173 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 165.213    ;
; -164.173 ; CU:Step1|stage[1]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.002      ; 165.213    ;
; -164.173 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 165.213    ;
; -164.160 ; CU:Step1|stage[31] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 165.197    ;
; -164.142 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 165.179    ;
; -164.142 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 165.179    ;
; -164.142 ; CU:Step1|stage[1]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.001     ; 165.179    ;
; -164.139 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 165.176    ;
; -164.139 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 165.176    ;
; -164.136 ; CU:Step1|stage[31] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.329      ; 165.503    ;
; -164.130 ; CU:Step1|stage[31] ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.001     ; 165.167    ;
; -164.117 ; CU:Step1|stage[31] ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.002     ; 165.153    ;
; -164.046 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 165.085    ;
; -164.022 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.331      ; 165.391    ;
; -164.020 ; CU:Step1|stage[31] ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 165.056    ;
; -164.016 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.001      ; 165.055    ;
; -164.003 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 165.041    ;
; -163.966 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 165.005    ;
; -163.942 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.331      ; 165.311    ;
; -163.936 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.975    ;
; -163.923 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 164.961    ;
; -163.921 ; CU:Step1|stage[31] ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.958    ;
; -163.919 ; CU:Step1|stage[31] ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.956    ;
; -163.906 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.944    ;
; -163.826 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.864    ;
; -163.807 ; CU:Step1|stage[0]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.846    ;
; -163.805 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.844    ;
; -163.727 ; CU:Step1|stage[1]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.766    ;
; -163.725 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.764    ;
; -163.525 ; CU:Step1|stage[2]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.001      ; 164.564    ;
; -163.507 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.544    ;
; -163.481 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 164.521    ;
; -163.481 ; CU:Step1|stage[2]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.002      ; 164.521    ;
; -163.481 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 164.521    ;
; -163.450 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.487    ;
; -163.450 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.487    ;
; -163.450 ; CU:Step1|stage[2]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.001     ; 164.487    ;
; -163.447 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.484    ;
; -163.447 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.484    ;
; -163.440 ; CU:Step1|stage[3]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.001      ; 164.479    ;
; -163.398 ; CU:Step1|stage[31] ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; 0.361      ; 164.797    ;
; -163.396 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 164.436    ;
; -163.396 ; CU:Step1|stage[3]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.002      ; 164.436    ;
; -163.396 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 164.436    ;
; -163.393 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.432    ;
; -163.365 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.402    ;
; -163.365 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.402    ;
; -163.365 ; CU:Step1|stage[3]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.001     ; 164.402    ;
; -163.362 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.399    ;
; -163.362 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 164.399    ;
; -163.326 ; CU:Step1|stage[31] ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.002     ; 164.362    ;
; -163.313 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.352    ;
; -163.284 ; CU:Step1|stage[0]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; 0.363      ; 164.685    ;
; -163.274 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 164.313    ;
; -163.250 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.331      ; 164.619    ;
; -163.244 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.283    ;
; -163.231 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 164.269    ;
; -163.212 ; CU:Step1|stage[0]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; 0.000      ; 164.250    ;
; -163.204 ; CU:Step1|stage[1]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; 0.363      ; 164.605    ;
; -163.189 ; CU:Step1|stage[3]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 164.228    ;
; -163.165 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.331      ; 164.534    ;
; -163.159 ; CU:Step1|stage[3]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.198    ;
; -163.146 ; CU:Step1|stage[3]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 164.184    ;
; -163.137 ; CU:Step1|stage[31] ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; -0.001     ; 164.174    ;
; -163.134 ; CU:Step1|stage[2]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.172    ;
; -163.132 ; CU:Step1|stage[1]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; 0.000      ; 164.170    ;
; -163.049 ; CU:Step1|stage[3]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.087    ;
; -163.035 ; CU:Step1|stage[2]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.074    ;
; -163.033 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.001      ; 164.072    ;
; -163.023 ; CU:Step1|stage[0]  ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; 0.001      ; 164.062    ;
; -162.950 ; CU:Step1|stage[3]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 163.989    ;
; -162.948 ; CU:Step1|stage[3]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.001      ; 163.987    ;
; -162.943 ; CU:Step1|stage[1]  ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; 0.001      ; 163.982    ;
; -162.727 ; CU:Step1|stage[4]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.001      ; 163.766    ;
; -162.683 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 163.723    ;
; -162.683 ; CU:Step1|stage[4]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.002      ; 163.723    ;
; -162.683 ; CU:Step1|stage[4]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 163.723    ;
; -162.652 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 163.689    ;
; -162.652 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.001     ; 163.689    ;
; -162.652 ; CU:Step1|stage[4]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.001     ; 163.689    ;
; -162.649 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.001     ; 163.686    ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.882 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 5.003      ; 0.907      ;
; -3.882 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 5.004      ; 0.908      ;
; -3.412 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 5.046      ; 1.420      ;
; -3.369 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 5.005      ; 1.422      ;
; -3.136 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 5.006      ; 1.656      ;
; -2.886 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]      ; clock        ; clock       ; -0.500       ; 5.050      ; 1.950      ;
; -2.806 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 5.048      ; 2.028      ;
; -2.764 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 5.007      ; 2.029      ;
; -2.762 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]      ; clock        ; clock       ; -0.500       ; 5.048      ; 2.072      ;
; -2.755 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 5.052      ; 2.083      ;
; -2.721 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 5.007      ; 2.072      ;
; -2.683 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]      ; clock        ; clock       ; -0.500       ; 5.052      ; 2.155      ;
; -2.525 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 5.048      ; 2.309      ;
; -2.487 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 5.007      ; 2.306      ;
; -2.337 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 5.006      ; 2.455      ;
; 0.445  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|alu_op[2]                                                                ; CU:Step1|alu_op[2]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.621  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.622  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.622  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.908      ;
; 0.623  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.666  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.952      ;
; 0.729  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.015      ;
; 0.735  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.021      ;
; 0.737  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.023      ;
; 0.740  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.026      ;
; 0.741  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.027      ;
; 0.760  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.046      ;
; 0.764  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.765  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.775  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 1.004  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.290      ;
; 1.004  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.290      ;
; 1.005  ; BUFFREG:Step7|output[14]                                                          ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.291      ;
; 1.008  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.361      ; 1.655      ;
; 1.115  ; IR:Step12|Instruction[21]                                                         ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.361      ; 1.762      ;
; 1.183  ; IR:Step12|Instruction[21]                                                         ; CU:Step1|Mem_write                                                                ; clock        ; clock       ; 0.000        ; 0.329      ; 1.798      ;
; 1.204  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.003      ; 1.493      ;
; 1.293  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.002     ; 1.577      ;
; 1.294  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[14]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.579      ;
; 1.307  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.592      ;
; 1.329  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; -0.003     ; 1.612      ;
; 1.331  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|Mem_write                                                                ; clock        ; clock       ; 0.000        ; 0.329      ; 1.946      ;
; 1.338  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.001      ; 1.625      ;
; 1.340  ; IR:Step12|Instruction[20]                                                         ; CU:Step1|Mem_write                                                                ; clock        ; clock       ; 0.000        ; 0.329      ; 1.955      ;
; 1.366  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 1.647      ;
; 1.383  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.003      ; 1.672      ;
; 1.409  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.003      ; 1.698      ;
; 1.426  ; IO_MemoryInterface:Step18|Reg_16:PUSH_BUTTON|lpm_ff:lpm_ff_component|dffs[3]      ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.212      ;
; 1.433  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 1.713      ;
; 1.445  ; BUFFREG:Step7|output[15]                                                          ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.730      ;
; 1.478  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 1.758      ;
; 1.502  ; CU:Step1|mem_select                                                               ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.788      ;
; 1.508  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 1.800      ;
; 1.512  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.010      ; 1.808      ;
; 1.526  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 1.806      ;
; 1.555  ; BUFFREG:Step3|output[12]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clock        ; clock       ; 0.000        ; 0.332      ; 2.173      ;
; 1.558  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; -0.331     ; 1.513      ;
; 1.565  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.850      ;
; 1.570  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 1.857      ;
; 1.570  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 1.857      ;
; 1.587  ; CU:Step1|pc_select                                                                ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; clock        ; clock       ; 0.000        ; 0.332      ; 2.205      ;
; 1.587  ; CU:Step1|pc_select                                                                ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clock        ; clock       ; 0.000        ; 0.332      ; 2.205      ;
; 1.593  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 1.873      ;
; 1.595  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.880      ;
; 1.599  ; IO_MemoryInterface:Step18|Reg_16:SWITCHES|lpm_ff:lpm_ff_component|dffs[3]         ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.385      ;
; 1.601  ; Registry:Step2|Reg16:Register9|output[5]                                          ; BUFFREG:Step4|output[5]                                                           ; clock        ; clock       ; -0.500       ; -0.001     ; 1.386      ;
; 1.603  ; BUFFREG:Step3|output[13]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; clock        ; clock       ; 0.000        ; 0.330      ; 2.219      ;
; 1.615  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[22]                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 1.903      ;
; 1.615  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[23]                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 1.903      ;
; 1.615  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[20]                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 1.903      ;
; 1.615  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[21]                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 1.903      ;
; 1.620  ; CU:Step1|c_select[0]                                                              ; CU:Step1|c_select[0]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.906      ;
; 1.621  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.003      ; 1.910      ;
; 1.630  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.915      ;
; 1.631  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.009      ; 1.926      ;
; 1.631  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.331     ; 1.586      ;
; 1.636  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.003      ; 1.925      ;
; 1.643  ; Registry:Step2|Reg16:Register9|output[4]                                          ; BUFFREG:Step4|output[4]                                                           ; clock        ; clock       ; -0.500       ; -0.001     ; 1.428      ;
; 1.651  ; IR:Step12|Instruction[20]                                                         ; CU:Step1|extend[1]                                                                ; clock        ; clock       ; 0.000        ; -0.003     ; 1.934      ;
; 1.652  ; CU:Step1|b_inv                                                                    ; BUFFREG:Step7|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.937      ;
; 1.655  ; IR:Step12|Instruction[20]                                                         ; CU:Step1|extend[0]                                                                ; clock        ; clock       ; 0.000        ; -0.003     ; 1.938      ;
; 1.655  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; -0.001     ; 1.940      ;
; 1.656  ; Registry:Step2|Reg16:Register11|output[12]                                        ; BUFFREG:Step3|output[12]                                                          ; clock        ; clock       ; -0.500       ; -0.001     ; 1.441      ;
; 1.660  ; Registry:Step2|Reg16:Register15|output[4]                                         ; BUFFREG:Step3|output[4]                                                           ; clock        ; clock       ; -0.500       ; 0.001      ; 1.447      ;
; 1.668  ; CU:Step1|pc_select                                                                ; CU:Step1|pc_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.954      ;
; 1.673  ; CU:Step1|Mem_write                                                                ; CU:Step1|Mem_write                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.959      ;
; 1.685  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; -0.003     ; 1.968      ;
; 1.727  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 2.014      ;
; 1.729  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.004      ; 2.019      ;
; 1.745  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 2.025      ;
; 1.745  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.362      ; 2.393      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg9 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 169.202 ; 169.202 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 4.382   ; 4.382   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.108   ; 4.108   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.084   ; 4.084   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.382   ; 4.382   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.351   ; 4.351   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.293   ; 0.293   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.181  ; -0.181  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.087  ; -0.087  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.181  ; -0.181  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.346  ; -0.346  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.254  ; -0.254  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.248  ; -0.248  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.225  ; -0.225  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.256   ; 0.256   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.178  ; -0.178  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.293   ; 0.293   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -7.943 ; -7.943 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -3.836 ; -3.836 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -3.860 ; -3.860 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -3.836 ; -3.836 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -4.134 ; -4.134 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -4.103 ; -4.103 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.594  ; 0.594  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.429  ; 0.429  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.335  ; 0.335  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.429  ; 0.429  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.594  ; 0.594  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.502  ; 0.502  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.496  ; 0.496  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.473  ; 0.473  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.008 ; -0.008 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.426  ; 0.426  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.045 ; -0.045 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 15.361 ; 15.361 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 13.979 ; 13.979 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 14.510 ; 14.510 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 15.361 ; 15.361 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 13.922 ; 13.922 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 14.458 ; 14.458 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 14.789 ; 14.789 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 13.373 ; 13.373 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 13.392 ; 13.392 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 13.265 ; 13.265 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 12.790 ; 12.790 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 12.650 ; 12.650 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 13.054 ; 13.054 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 13.392 ; 13.392 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 13.015 ; 13.015 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 12.766 ; 12.766 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 13.341 ; 13.341 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 13.373 ; 13.373 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 13.979 ; 13.979 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 14.510 ; 14.510 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 15.361 ; 15.361 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 13.922 ; 13.922 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 14.458 ; 14.458 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 14.789 ; 14.789 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 13.373 ; 13.373 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 12.650 ; 12.650 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 13.265 ; 13.265 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 12.790 ; 12.790 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 12.650 ; 12.650 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 13.054 ; 13.054 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 13.392 ; 13.392 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 13.015 ; 13.015 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 12.766 ; 12.766 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 13.341 ; 13.341 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -63.983 ; -4093.631     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.364 ; -15.540       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -919.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                 ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -63.983 ; CU:Step1|stage[31] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.276     ; 64.739     ;
; -63.943 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.274     ; 64.701     ;
; -63.900 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.274     ; 64.658     ;
; -63.845 ; CU:Step1|stage[31] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 64.877     ;
; -63.845 ; CU:Step1|stage[31] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.000      ; 64.877     ;
; -63.845 ; CU:Step1|stage[31] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 64.877     ;
; -63.829 ; CU:Step1|stage[31] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.859     ;
; -63.829 ; CU:Step1|stage[31] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.859     ;
; -63.826 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.856     ;
; -63.826 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.856     ;
; -63.826 ; CU:Step1|stage[31] ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.002     ; 64.856     ;
; -63.805 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.839     ;
; -63.805 ; CU:Step1|stage[0]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.839     ;
; -63.805 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.839     ;
; -63.789 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.821     ;
; -63.789 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.821     ;
; -63.786 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.818     ;
; -63.786 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.818     ;
; -63.786 ; CU:Step1|stage[0]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.000      ; 64.818     ;
; -63.762 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.796     ;
; -63.762 ; CU:Step1|stage[1]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.796     ;
; -63.762 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.796     ;
; -63.758 ; CU:Step1|stage[31] ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.257     ; 64.533     ;
; -63.746 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.778     ;
; -63.746 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.778     ;
; -63.743 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.775     ;
; -63.743 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.775     ;
; -63.743 ; CU:Step1|stage[1]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.000      ; 64.775     ;
; -63.738 ; CU:Step1|stage[31] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.001     ; 64.769     ;
; -63.718 ; CU:Step1|stage[0]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.255     ; 64.495     ;
; -63.698 ; CU:Step1|stage[0]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.001      ; 64.731     ;
; -63.675 ; CU:Step1|stage[31] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 64.706     ;
; -63.675 ; CU:Step1|stage[1]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.255     ; 64.452     ;
; -63.655 ; CU:Step1|stage[1]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.001      ; 64.688     ;
; -63.639 ; CU:Step1|stage[31] ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.002     ; 64.669     ;
; -63.635 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 64.668     ;
; -63.626 ; CU:Step1|stage[31] ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.658     ;
; -63.609 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.274     ; 64.367     ;
; -63.607 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.274     ; 64.365     ;
; -63.599 ; CU:Step1|stage[31] ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.629     ;
; -63.599 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 64.631     ;
; -63.592 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 64.625     ;
; -63.586 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.002      ; 64.620     ;
; -63.561 ; CU:Step1|stage[31] ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.001     ; 64.592     ;
; -63.559 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.591     ;
; -63.556 ; CU:Step1|stage[31] ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.588     ;
; -63.556 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 64.588     ;
; -63.543 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.002      ; 64.577     ;
; -63.521 ; CU:Step1|stage[0]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 64.554     ;
; -63.516 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.548     ;
; -63.516 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.002      ; 64.550     ;
; -63.478 ; CU:Step1|stage[1]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 64.511     ;
; -63.473 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.002      ; 64.507     ;
; -63.471 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.505     ;
; -63.471 ; CU:Step1|stage[2]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.505     ;
; -63.471 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.505     ;
; -63.469 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.503     ;
; -63.469 ; CU:Step1|stage[3]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.503     ;
; -63.469 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.503     ;
; -63.455 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.487     ;
; -63.455 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.487     ;
; -63.453 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.485     ;
; -63.453 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.485     ;
; -63.452 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.484     ;
; -63.452 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.484     ;
; -63.452 ; CU:Step1|stage[2]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.000      ; 64.484     ;
; -63.450 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.482     ;
; -63.450 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.482     ;
; -63.450 ; CU:Step1|stage[3]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.000      ; 64.482     ;
; -63.415 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.447     ;
; -63.384 ; CU:Step1|stage[2]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.255     ; 64.161     ;
; -63.382 ; CU:Step1|stage[3]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.255     ; 64.159     ;
; -63.375 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.002      ; 64.409     ;
; -63.364 ; CU:Step1|stage[2]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.001      ; 64.397     ;
; -63.362 ; CU:Step1|stage[3]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.001      ; 64.395     ;
; -63.347 ; CU:Step1|stage[31] ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.002     ; 64.377     ;
; -63.332 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.002      ; 64.366     ;
; -63.313 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.274     ; 64.071     ;
; -63.307 ; CU:Step1|stage[0]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; 0.000      ; 64.339     ;
; -63.301 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 64.334     ;
; -63.299 ; CU:Step1|stage[3]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 64.332     ;
; -63.265 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 64.297     ;
; -63.264 ; CU:Step1|stage[1]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; 0.000      ; 64.296     ;
; -63.263 ; CU:Step1|stage[3]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 64.295     ;
; -63.253 ; CU:Step1|stage[31] ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; -0.001     ; 64.284     ;
; -63.252 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.002      ; 64.286     ;
; -63.250 ; CU:Step1|stage[3]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.002      ; 64.284     ;
; -63.249 ; CU:Step1|stage[5]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.274     ; 64.007     ;
; -63.225 ; CU:Step1|stage[2]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.257     ;
; -63.223 ; CU:Step1|stage[3]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.255     ;
; -63.215 ; CU:Step1|stage[6]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.274     ; 63.973     ;
; -63.213 ; CU:Step1|stage[0]  ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; 0.001      ; 64.246     ;
; -63.187 ; CU:Step1|stage[2]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 64.220     ;
; -63.185 ; CU:Step1|stage[3]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.001      ; 64.218     ;
; -63.182 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.002      ; 64.216     ;
; -63.181 ; CU:Step1|stage[10] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.274     ; 63.939     ;
; -63.180 ; CU:Step1|stage[3]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.002      ; 64.214     ;
; -63.175 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.209     ;
; -63.175 ; CU:Step1|stage[4]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.209     ;
; -63.175 ; CU:Step1|stage[4]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.209     ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.364 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 2.103      ; 0.391      ;
; -1.364 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 2.104      ; 0.392      ;
; -1.241 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 2.170      ; 0.581      ;
; -1.175 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 2.105      ; 0.582      ;
; -1.077 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 2.106      ; 0.681      ;
; -1.017 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 2.171      ; 0.806      ;
; -1.000 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]      ; clock        ; clock       ; -0.500       ; 2.173      ; 0.825      ;
; -0.989 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]      ; clock        ; clock       ; -0.500       ; 2.171      ; 0.834      ;
; -0.980 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 2.176      ; 0.848      ;
; -0.950 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 2.106      ; 0.808      ;
; -0.935 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]      ; clock        ; clock       ; -0.500       ; 2.176      ; 0.893      ;
; -0.924 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 2.106      ; 0.834      ;
; -0.911 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 2.171      ; 0.912      ;
; -0.849 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 2.106      ; 0.909      ;
; -0.764 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 2.106      ; 0.994      ;
; 0.215  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|alu_op[2]                                                                ; CU:Step1|alu_op[2]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.232  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.241      ; 0.625      ;
; 0.239  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.261  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.413      ;
; 0.278  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.241      ; 0.671      ;
; 0.293  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.445      ;
; 0.315  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.319  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.471      ;
; 0.321  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.473      ;
; 0.322  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.322  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.323  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.325  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.326  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.366  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; BUFFREG:Step7|output[14]                                                          ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.414  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.566      ;
; 0.424  ; BUFFREG:Step7|output[13]                                                          ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.255      ; 0.831      ;
; 0.456  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.003      ; 0.611      ;
; 0.483  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[14]                                                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.633      ;
; 0.504  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.656      ;
; 0.523  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.673      ;
; 0.529  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.003      ; 0.684      ;
; 0.530  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 0.676      ;
; 0.544  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 0.691      ;
; 0.550  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.698      ;
; 0.554  ; BUFFREG:Step7|output[15]                                                          ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.704      ;
; 0.559  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.003      ; 0.714      ;
; 0.563  ; CU:Step1|mem_select                                                               ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.567  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 0.714      ;
; 0.569  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.720      ;
; 0.581  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.010      ; 0.743      ;
; 0.582  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 0.735      ;
; 0.582  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 0.735      ;
; 0.585  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 0.743      ;
; 0.594  ; CU:Step1|c_select[0]                                                              ; CU:Step1|c_select[0]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.746      ;
; 0.605  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.007     ; 0.750      ;
; 0.609  ; CU:Step1|pc_select                                                                ; CU:Step1|pc_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.761      ;
; 0.621  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 0.768      ;
; 0.623  ; IR:Step12|Instruction[20]                                                         ; CU:Step1|extend[0]                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 0.773      ;
; 0.625  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.003     ; 0.774      ;
; 0.626  ; IR:Step12|Instruction[20]                                                         ; CU:Step1|extend[1]                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 0.776      ;
; 0.626  ; CU:Step1|b_inv                                                                    ; BUFFREG:Step7|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.778      ;
; 0.628  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.778      ;
; 0.630  ; CU:Step1|Mem_write                                                                ; CU:Step1|Mem_write                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.636  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.639  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; clock        ; clock       ; 0.000        ; 0.231      ; 1.022      ;
; 0.641  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.003      ; 0.796      ;
; 0.646  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.796      ;
; 0.650  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.003      ; 0.805      ;
; 0.659  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.009      ; 0.820      ;
; 0.669  ; CU:Step1|alu_op[1]                                                                ; CU:Step1|alu_op[1]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.821      ;
; 0.671  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 0.825      ;
; 0.679  ; CU:Step1|alu_op[0]                                                                ; CU:Step1|alu_op[0]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.831      ;
; 0.680  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 0.826      ;
; 0.684  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.832      ;
; 0.686  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 0.832      ;
; 0.686  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.837      ;
; 0.687  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 0.833      ;
; 0.687  ; BUFFREG:Step7|output[10]                                                          ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.845      ;
; 0.687  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.008      ; 0.847      ;
; 0.691  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.008      ; 0.851      ;
; 0.693  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Cout                                                                    ; clock        ; clock       ; 0.000        ; -0.001     ; 0.844      ;
; 0.695  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Vout                                                                    ; clock        ; clock       ; 0.000        ; -0.001     ; 0.846      ;
; 0.696  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[8]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.847      ;
; 0.697  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.006     ; 0.843      ;
; 0.701  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|y_select[0]                                                              ; clock        ; clock       ; 0.000        ; -0.002     ; 0.851      ;
; 0.702  ; BUFFREG:Step7|output[11]                                                          ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.012      ; 0.866      ;
; 0.702  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.854      ;
; 0.707  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 0.865      ;
; 0.707  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.865      ;
; 0.708  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.866      ;
; 0.711  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 0.869      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_address_reg9 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; 66.732 ; 66.732 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 2.030  ; 2.030  ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 1.925  ; 1.925  ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 1.904  ; 1.904  ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 2.030  ; 2.030  ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 2.007  ; 2.007  ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; -0.347 ; -0.347 ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.552 ; -0.552 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.567 ; -0.567 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.552 ; -0.552 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.650 ; -0.650 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.607 ; -0.607 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.595 ; -0.595 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.576 ; -0.576 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.365 ; -0.365 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.556 ; -0.556 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.347 ; -0.347 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.318 ; -3.318 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -1.784 ; -1.784 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.805 ; -1.805 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.784 ; -1.784 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.910 ; -1.910 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.887 ; -1.887 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.770  ; 0.770  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.672  ; 0.672  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.687  ; 0.687  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.672  ; 0.672  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.770  ; 0.770  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.727  ; 0.727  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.715  ; 0.715  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.696  ; 0.696  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.485  ; 0.485  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.676  ; 0.676  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.467  ; 0.467  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 7.352 ; 7.352 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 6.718 ; 6.718 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 7.030 ; 7.030 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 7.352 ; 7.352 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 6.745 ; 6.745 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 6.949 ; 6.949 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 7.079 ; 7.079 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 6.570 ; 6.570 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 6.468 ; 6.468 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 6.350 ; 6.350 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.195 ; 6.195 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.149 ; 6.149 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.286 ; 6.286 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 6.468 ; 6.468 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.298 ; 6.298 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 6.185 ; 6.185 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.405 ; 6.405 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 6.570 ; 6.570 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 6.718 ; 6.718 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 7.030 ; 7.030 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 7.352 ; 7.352 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 6.745 ; 6.745 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 6.949 ; 6.949 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 7.079 ; 7.079 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 6.570 ; 6.570 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 6.149 ; 6.149 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 6.350 ; 6.350 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.195 ; 6.195 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.149 ; 6.149 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.286 ; 6.286 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 6.468 ; 6.468 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.298 ; 6.298 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 6.185 ; 6.185 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.405 ; 6.405 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+------------+---------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack ; -164.411   ; -3.882  ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -164.411   ; -3.882  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -10864.469 ; -44.407 ; 0.0      ; 0.0     ; -1036.787           ;
;  clock           ; -10864.469 ; -44.407 ; N/A      ; N/A     ; -1036.787           ;
+------------------+------------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 169.202 ; 169.202 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 4.382   ; 4.382   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.108   ; 4.108   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.084   ; 4.084   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.382   ; 4.382   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.351   ; 4.351   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.293   ; 0.293   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.181  ; -0.181  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.087  ; -0.087  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.181  ; -0.181  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.346  ; -0.346  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.254  ; -0.254  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.248  ; -0.248  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.225  ; -0.225  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.256   ; 0.256   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.178  ; -0.178  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.293   ; 0.293   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.318 ; -3.318 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -1.784 ; -1.784 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.805 ; -1.805 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.784 ; -1.784 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.910 ; -1.910 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.887 ; -1.887 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.770  ; 0.770  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.672  ; 0.672  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.687  ; 0.687  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.672  ; 0.672  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.770  ; 0.770  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.727  ; 0.727  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.715  ; 0.715  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.696  ; 0.696  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.485  ; 0.485  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.676  ; 0.676  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.467  ; 0.467  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 15.361 ; 15.361 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 13.979 ; 13.979 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 14.510 ; 14.510 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 15.361 ; 15.361 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 13.922 ; 13.922 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 14.458 ; 14.458 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 14.789 ; 14.789 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 13.373 ; 13.373 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 13.392 ; 13.392 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 13.265 ; 13.265 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 12.790 ; 12.790 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 12.650 ; 12.650 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 13.054 ; 13.054 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 13.392 ; 13.392 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 13.015 ; 13.015 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 12.766 ; 12.766 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 13.341 ; 13.341 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IOHEX0[*]  ; clock      ; 6.570 ; 6.570 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 6.718 ; 6.718 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 7.030 ; 7.030 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 7.352 ; 7.352 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 6.745 ; 6.745 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 6.949 ; 6.949 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 7.079 ; 7.079 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 6.570 ; 6.570 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 6.149 ; 6.149 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 6.350 ; 6.350 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.195 ; 6.195 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.149 ; 6.149 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.286 ; 6.286 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 6.468 ; 6.468 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.298 ; 6.298 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 6.185 ; 6.185 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.405 ; 6.405 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 966      ; 6483     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 966      ; 6483     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 446   ; 446  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Nov 20 16:13:21 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -164.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -164.411    -10864.469 clock 
Info (332146): Worst-case hold slack is -3.882
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.882       -44.407 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1036.787 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 15 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -63.983
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -63.983     -4093.631 clock 
Info (332146): Worst-case hold slack is -1.364
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.364       -15.540 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -919.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 741 megabytes
    Info: Processing ended: Mon Nov 20 16:14:16 2017
    Info: Elapsed time: 00:00:55
    Info: Total CPU time (on all processors): 00:00:54


