TimeQuest Timing Analyzer report for projetoProcessador
Fri Oct 14 23:02:59 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Tstep_Q.T4'
 12. Slow Model Setup: 'Clock'
 13. Slow Model Setup: 'Tstep_Q.T3'
 14. Slow Model Setup: 'Tstep_Q.T1'
 15. Slow Model Hold: 'Tstep_Q.T4'
 16. Slow Model Hold: 'Tstep_Q.T1'
 17. Slow Model Hold: 'Clock'
 18. Slow Model Hold: 'Tstep_Q.T3'
 19. Slow Model Minimum Pulse Width: 'Clock'
 20. Slow Model Minimum Pulse Width: 'Tstep_Q.T1'
 21. Slow Model Minimum Pulse Width: 'Tstep_Q.T3'
 22. Slow Model Minimum Pulse Width: 'Tstep_Q.T4'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'Tstep_Q.T4'
 33. Fast Model Setup: 'Clock'
 34. Fast Model Setup: 'Tstep_Q.T3'
 35. Fast Model Setup: 'Tstep_Q.T1'
 36. Fast Model Hold: 'Tstep_Q.T4'
 37. Fast Model Hold: 'Tstep_Q.T1'
 38. Fast Model Hold: 'Clock'
 39. Fast Model Hold: 'Tstep_Q.T3'
 40. Fast Model Minimum Pulse Width: 'Clock'
 41. Fast Model Minimum Pulse Width: 'Tstep_Q.T1'
 42. Fast Model Minimum Pulse Width: 'Tstep_Q.T3'
 43. Fast Model Minimum Pulse Width: 'Tstep_Q.T4'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; projetoProcessador                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }      ;
; Tstep_Q.T1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tstep_Q.T1 } ;
; Tstep_Q.T3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tstep_Q.T3 } ;
; Tstep_Q.T4 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tstep_Q.T4 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 47.23 MHz  ; 47.23 MHz       ; Tstep_Q.T4 ;      ;
; 136.13 MHz ; 136.13 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; Tstep_Q.T4 ; -10.086 ; -159.427      ;
; Clock      ; -6.367  ; -1104.595     ;
; Tstep_Q.T3 ; -3.266  ; -3.266        ;
; Tstep_Q.T1 ; -1.898  ; -6.693        ;
+------------+---------+---------------+


+-------------------------------------+
; Slow Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; Tstep_Q.T4 ; -2.833 ; -25.428       ;
; Tstep_Q.T1 ; -2.569 ; -9.501        ;
; Clock      ; -2.557 ; -57.668       ;
; Tstep_Q.T3 ; 2.959  ; 0.000         ;
+------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; Clock      ; -2.000 ; -386.610         ;
; Tstep_Q.T1 ; 0.500  ; 0.000            ;
; Tstep_Q.T3 ; 0.500  ; 0.000            ;
; Tstep_Q.T4 ; 0.500  ; 0.000            ;
+------------+--------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Tstep_Q.T4'                                                                                                                                                                                                 ;
+---------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                    ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -10.086 ; Select[1]                                                                                                                    ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.216     ; 9.428      ;
; -9.953  ; Select[0]                                                                                                                    ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.214     ; 9.297      ;
; -9.899  ; Select[1]                                                                                                                    ; Alu:alu|Res[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.216     ; 9.209      ;
; -9.864  ; Select[1]                                                                                                                    ; Alu:alu|Res[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.258     ; 9.156      ;
; -9.822  ; Select[1]                                                                                                                    ; Alu:alu|Res[6]  ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; 0.048      ; 9.428      ;
; -9.822  ; Select[1]                                                                                                                    ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.238     ; 9.115      ;
; -9.802  ; Select[0]                                                                                                                    ; Alu:alu|Res[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.214     ; 9.114      ;
; -9.760  ; Select[1]                                                                                                                    ; Alu:alu|Res[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.346     ; 9.061      ;
; -9.758  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 11.107     ;
; -9.758  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 11.107     ;
; -9.758  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 11.107     ;
; -9.758  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 11.107     ;
; -9.758  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 11.107     ;
; -9.758  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 11.107     ;
; -9.758  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 11.107     ;
; -9.758  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 11.107     ;
; -9.758  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 11.107     ;
; -9.750  ; Select[0]                                                                                                                    ; Alu:alu|Res[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.256     ; 9.044      ;
; -9.707  ; Select[1]                                                                                                                    ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.239     ; 9.025      ;
; -9.689  ; Select[0]                                                                                                                    ; Alu:alu|Res[6]  ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; 0.050      ; 9.297      ;
; -9.689  ; Select[0]                                                                                                                    ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.236     ; 8.984      ;
; -9.635  ; Select[1]                                                                                                                    ; Alu:alu|Res[14] ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; 0.048      ; 9.209      ;
; -9.633  ; Select[1]                                                                                                                    ; Alu:alu|Res[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.252     ; 8.938      ;
; -9.627  ; Select[0]                                                                                                                    ; Alu:alu|Res[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.344     ; 8.930      ;
; -9.600  ; Select[1]                                                                                                                    ; Alu:alu|Res[12] ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; 0.006      ; 9.156      ;
; -9.596  ; Select[1]                                                                                                                    ; Alu:alu|Res[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.378     ; 8.861      ;
; -9.582  ; Select[1]                                                                                                                    ; Alu:alu|Res[5]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.258     ; 8.846      ;
; -9.574  ; Select[0]                                                                                                                    ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.237     ; 8.894      ;
; -9.571  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 10.888     ;
; -9.571  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 10.888     ;
; -9.571  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 10.888     ;
; -9.571  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 10.888     ;
; -9.571  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 10.888     ;
; -9.571  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 10.888     ;
; -9.571  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 10.888     ;
; -9.571  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 10.888     ;
; -9.571  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.791      ; 10.888     ;
; -9.569  ; Select[3]                                                                                                                    ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.323     ; 8.804      ;
; -9.561  ; Select[1]                                                                                                                    ; Alu:alu|Res[2]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.238     ; 8.877      ;
; -9.558  ; Select[1]                                                                                                                    ; Alu:alu|Res[7]  ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; 0.026      ; 9.115      ;
; -9.538  ; Select[0]                                                                                                                    ; Alu:alu|Res[14] ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; 0.050      ; 9.114      ;
; -9.536  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.749      ; 10.835     ;
; -9.536  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.749      ; 10.835     ;
; -9.536  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.749      ; 10.835     ;
; -9.536  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.749      ; 10.835     ;
; -9.536  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.749      ; 10.835     ;
; -9.536  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.749      ; 10.835     ;
; -9.536  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.749      ; 10.835     ;
; -9.536  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.749      ; 10.835     ;
; -9.536  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.749      ; 10.835     ;
; -9.528  ; Select[1]                                                                                                                    ; Alu:alu|Res[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.252     ; 8.834      ;
; -9.500  ; Select[0]                                                                                                                    ; Alu:alu|Res[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.250     ; 8.807      ;
; -9.496  ; Select[1]                                                                                                                    ; Alu:alu|Res[9]  ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; -0.082     ; 9.061      ;
; -9.494  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.769      ; 10.794     ;
; -9.494  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.769      ; 10.794     ;
; -9.494  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.769      ; 10.794     ;
; -9.494  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.769      ; 10.794     ;
; -9.494  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.769      ; 10.794     ;
; -9.494  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.769      ; 10.794     ;
; -9.494  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.769      ; 10.794     ;
; -9.494  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.769      ; 10.794     ;
; -9.494  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.769      ; 10.794     ;
; -9.489  ; Select[1]                                                                                                                    ; Alu:alu|Res[1]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.245     ; 8.802      ;
; -9.486  ; Select[0]                                                                                                                    ; Alu:alu|Res[12] ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; 0.008      ; 9.044      ;
; -9.463  ; Select[0]                                                                                                                    ; Alu:alu|Res[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.376     ; 8.730      ;
; -9.449  ; Select[0]                                                                                                                    ; Alu:alu|Res[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.248     ; 8.727      ;
; -9.449  ; Select[0]                                                                                                                    ; Alu:alu|Res[5]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.256     ; 8.715      ;
; -9.446  ; Select[0]                                                                                                                    ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.257     ; 8.750      ;
; -9.443  ; Select[1]                                                                                                                    ; Alu:alu|Res[13] ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; 0.025      ; 9.025      ;
; -9.438  ; Select[1]                                                                                                                    ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.259     ; 8.740      ;
; -9.432  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.661      ; 10.740     ;
; -9.432  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.661      ; 10.740     ;
; -9.432  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.661      ; 10.740     ;
; -9.432  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.661      ; 10.740     ;
; -9.432  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.661      ; 10.740     ;
; -9.432  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.661      ; 10.740     ;
; -9.432  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.661      ; 10.740     ;
; -9.432  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.661      ; 10.740     ;
; -9.432  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.661      ; 10.740     ;
; -9.428  ; Select[0]                                                                                                                    ; Alu:alu|Res[2]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.236     ; 8.746      ;
; -9.425  ; Select[0]                                                                                                                    ; Alu:alu|Res[7]  ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; 0.028      ; 8.984      ;
; -9.405  ; Select[0]                                                                                                                    ; Alu:alu|Res[1]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.243     ; 8.720      ;
; -9.395  ; Select[0]                                                                                                                    ; Alu:alu|Res[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.250     ; 8.703      ;
; -9.382  ; Select[3]                                                                                                                    ; Alu:alu|Res[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.323     ; 8.585      ;
; -9.379  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.768      ; 10.704     ;
; -9.379  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.768      ; 10.704     ;
; -9.379  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.768      ; 10.704     ;
; -9.379  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.768      ; 10.704     ;
; -9.379  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.768      ; 10.704     ;
; -9.379  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.768      ; 10.704     ;
; -9.379  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.768      ; 10.704     ;
; -9.379  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.768      ; 10.704     ;
; -9.379  ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.768      ; 10.704     ;
; -9.373  ; Select[3]                                                                                                                    ; Alu:alu|Res[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.365     ; 8.558      ;
; -9.371  ; Select[0]                                                                                                                    ; Alu:alu|Res[0]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.371     ; 8.682      ;
; -9.369  ; Select[1]                                                                                                                    ; Alu:alu|Res[15] ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; 0.012      ; 8.938      ;
; -9.363  ; Select[0]                                                                                                                    ; Alu:alu|Res[9]  ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; -0.080     ; 8.930      ;
; -9.352  ; Select[1]                                                                                                                    ; Alu:alu|Res[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.250     ; 8.628      ;
; -9.332  ; Select[1]                                                                                                                    ; Alu:alu|Res[11] ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; -0.114     ; 8.861      ;
; -9.318  ; Select[1]                                                                                                                    ; Alu:alu|Res[5]  ; Tstep_Q.T1   ; Tstep_Q.T4  ; 0.500        ; 0.006      ; 8.846      ;
+---------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -6.367 ; Select[0]                                                                                                                    ; regn:A|R_OUT[5]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.071     ; 5.332      ;
; -6.349 ; Select[0]                                                                                                                    ; regn:reg_3|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.062     ; 5.323      ;
; -6.346 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:A|R_OUT[5]               ; Clock        ; Clock       ; 1.000        ; -0.066     ; 7.316      ;
; -6.346 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:A|R_OUT[5]               ; Clock        ; Clock       ; 1.000        ; -0.066     ; 7.316      ;
; -6.346 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:A|R_OUT[5]               ; Clock        ; Clock       ; 1.000        ; -0.066     ; 7.316      ;
; -6.346 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:A|R_OUT[5]               ; Clock        ; Clock       ; 1.000        ; -0.066     ; 7.316      ;
; -6.346 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:A|R_OUT[5]               ; Clock        ; Clock       ; 1.000        ; -0.066     ; 7.316      ;
; -6.346 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:A|R_OUT[5]               ; Clock        ; Clock       ; 1.000        ; -0.066     ; 7.316      ;
; -6.346 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:A|R_OUT[5]               ; Clock        ; Clock       ; 1.000        ; -0.066     ; 7.316      ;
; -6.346 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:A|R_OUT[5]               ; Clock        ; Clock       ; 1.000        ; -0.066     ; 7.316      ;
; -6.346 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:A|R_OUT[5]               ; Clock        ; Clock       ; 1.000        ; -0.066     ; 7.316      ;
; -6.328 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_3|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.307      ;
; -6.328 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_3|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.307      ;
; -6.328 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_3|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.307      ;
; -6.328 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_3|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.307      ;
; -6.328 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_3|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.307      ;
; -6.328 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_3|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.307      ;
; -6.328 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_3|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.307      ;
; -6.328 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_3|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.307      ;
; -6.328 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_3|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.307      ;
; -6.258 ; Select[1]                                                                                                                    ; regn:reg_6|R_OUT[12]          ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.067     ; 5.227      ;
; -6.255 ; Select[1]                                                                                                                    ; pc_counter:reg_7|saida_pc[12] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.068     ; 5.223      ;
; -6.223 ; Select[3]                                                                                                                    ; regn:A|R_OUT[5]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.180     ; 5.079      ;
; -6.221 ; Select[0]                                                                                                                    ; regn:reg_4|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.062     ; 5.195      ;
; -6.215 ; Select[1]                                                                                                                    ; regn:A|R_OUT[7]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.077     ; 5.174      ;
; -6.209 ; Select[1]                                                                                                                    ; regn:reg_3|R_OUT[7]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.078     ; 5.167      ;
; -6.205 ; Select[3]                                                                                                                    ; regn:reg_3|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.171     ; 5.070      ;
; -6.200 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_4|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.179      ;
; -6.200 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_4|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.179      ;
; -6.200 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_4|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.179      ;
; -6.200 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_4|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.179      ;
; -6.200 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_4|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.179      ;
; -6.200 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_4|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.179      ;
; -6.200 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_4|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.179      ;
; -6.200 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_4|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.179      ;
; -6.200 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_4|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.057     ; 7.179      ;
; -6.185 ; Select[1]                                                                                                                    ; regn:reg_6|R_OUT[7]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.060     ; 5.161      ;
; -6.184 ; Select[1]                                                                                                                    ; regn:reg_4|R_OUT[7]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.060     ; 5.160      ;
; -6.134 ; Select[1]                                                                                                                    ; regn:reg_0|R_OUT[8]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.078     ; 5.092      ;
; -6.128 ; Select[0]                                                                                                                    ; regn:reg_2|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.066     ; 5.098      ;
; -6.124 ; Select[0]                                                                                                                    ; regn:reg_1|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.066     ; 5.094      ;
; -6.117 ; Select[1]                                                                                                                    ; regn:A|R_OUT[5]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.073     ; 5.080      ;
; -6.116 ; Select[1]                                                                                                                    ; regn:reg_4|R_OUT[12]          ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.059     ; 5.093      ;
; -6.113 ; Select[1]                                                                                                                    ; regn:reg_5|R_OUT[12]          ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.059     ; 5.090      ;
; -6.112 ; Select[0]                                                                                                                    ; regn:reg_6|R_OUT[12]          ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.065     ; 5.083      ;
; -6.109 ; Select[0]                                                                                                                    ; pc_counter:reg_7|saida_pc[12] ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.066     ; 5.079      ;
; -6.107 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_2|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.082      ;
; -6.107 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_2|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.082      ;
; -6.107 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_2|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.082      ;
; -6.107 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_2|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.082      ;
; -6.107 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_2|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.082      ;
; -6.107 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_2|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.082      ;
; -6.107 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_2|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.082      ;
; -6.107 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_2|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.082      ;
; -6.107 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_2|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.082      ;
; -6.103 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_1|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.078      ;
; -6.103 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_1|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.078      ;
; -6.103 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_1|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.078      ;
; -6.103 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_1|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.078      ;
; -6.103 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_1|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.078      ;
; -6.103 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_1|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.078      ;
; -6.103 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_1|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.078      ;
; -6.103 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_1|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.078      ;
; -6.103 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_1|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.061     ; 7.078      ;
; -6.103 ; Select[0]                                                                                                                    ; regn:A|R_OUT[5]               ; Tstep_Q.T1   ; Clock       ; 1.000        ; -1.807     ; 5.332      ;
; -6.099 ; Select[1]                                                                                                                    ; regn:reg_3|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.064     ; 5.071      ;
; -6.089 ; Select[1]                                                                                                                    ; regn:reg_2|R_OUT[12]          ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.079     ; 5.046      ;
; -6.089 ; Select[1]                                                                                                                    ; regn:reg_0|R_OUT[7]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.078     ; 5.047      ;
; -6.087 ; Select[0]                                                                                                                    ; regn:reg_5|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.051     ; 5.072      ;
; -6.085 ; Select[0]                                                                                                                    ; regn:reg_3|R_OUT[5]           ; Tstep_Q.T1   ; Clock       ; 1.000        ; -1.798     ; 5.323      ;
; -6.077 ; Select[3]                                                                                                                    ; regn:reg_4|R_OUT[5]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.171     ; 4.942      ;
; -6.076 ; Select[0]                                                                                                                    ; regn:reg_0|R_OUT[8]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.076     ; 5.036      ;
; -6.066 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_5|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.046     ; 7.056      ;
; -6.066 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_5|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.046     ; 7.056      ;
; -6.066 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_5|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.046     ; 7.056      ;
; -6.066 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_5|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.046     ; 7.056      ;
; -6.066 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_5|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.046     ; 7.056      ;
; -6.066 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_5|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.046     ; 7.056      ;
; -6.066 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_5|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.046     ; 7.056      ;
; -6.066 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_5|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.046     ; 7.056      ;
; -6.066 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_5|R_OUT[5]           ; Clock        ; Clock       ; 1.000        ; -0.046     ; 7.056      ;
; -6.042 ; Select[0]                                                                                                                    ; regn:A|R_OUT[3]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.071     ; 5.007      ;
; -6.041 ; Select[0]                                                                                                                    ; regn:reg_2|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.066     ; 5.011      ;
; -6.037 ; Select[0]                                                                                                                    ; regn:reg_1|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.066     ; 5.007      ;
; -6.032 ; Select[0]                                                                                                                    ; pc_counter:reg_7|saida_pc[5]  ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.066     ; 5.002      ;
; -6.029 ; Select[0]                                                                                                                    ; regn:reg_0|R_OUT[3]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.065     ; 5.000      ;
; -6.011 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; pc_counter:reg_7|saida_pc[5]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 6.986      ;
; -6.011 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; pc_counter:reg_7|saida_pc[5]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 6.986      ;
; -6.011 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; pc_counter:reg_7|saida_pc[5]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 6.986      ;
; -6.011 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; pc_counter:reg_7|saida_pc[5]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 6.986      ;
; -6.011 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; pc_counter:reg_7|saida_pc[5]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 6.986      ;
; -6.011 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; pc_counter:reg_7|saida_pc[5]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 6.986      ;
; -6.011 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; pc_counter:reg_7|saida_pc[5]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 6.986      ;
; -6.011 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; pc_counter:reg_7|saida_pc[5]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 6.986      ;
; -6.011 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; pc_counter:reg_7|saida_pc[5]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 6.986      ;
; -5.997 ; Select[0]                                                                                                                    ; regn:A|R_OUT[7]               ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.075     ; 4.958      ;
; -5.994 ; Select[1]                                                                                                                    ; regn:reg_6|R_OUT[12]          ; Tstep_Q.T1   ; Clock       ; 1.000        ; -1.803     ; 5.227      ;
; -5.991 ; Select[1]                                                                                                                    ; pc_counter:reg_7|saida_pc[12] ; Tstep_Q.T1   ; Clock       ; 1.000        ; -1.804     ; 5.223      ;
; -5.991 ; Select[0]                                                                                                                    ; regn:reg_3|R_OUT[7]           ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.076     ; 4.951      ;
; -5.986 ; Select[1]                                                                                                                    ; regn:reg_0|R_OUT[12]          ; Tstep_Q.T4   ; Clock       ; 1.000        ; -2.078     ; 4.944      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Tstep_Q.T3'                                                                                ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; -3.266 ; regn:regIR|R_OUT[13] ; A_in    ; Clock        ; Tstep_Q.T3  ; 0.500        ; -0.597     ; 2.176      ;
; -2.952 ; regn:regIR|R_OUT[14] ; A_in    ; Clock        ; Tstep_Q.T3  ; 0.500        ; -0.597     ; 1.862      ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Tstep_Q.T1'                                                                                  ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; -1.898 ; regn:regIR|R_OUT[12] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.321      ; 3.239      ;
; -1.800 ; regn:regIR|R_OUT[12] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.319      ; 3.144      ;
; -1.760 ; regn:regIR|R_OUT[15] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.319      ; 3.104      ;
; -1.744 ; regn:regIR|R_OUT[13] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.319      ; 3.088      ;
; -1.697 ; regn:regIR|R_OUT[15] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.321      ; 3.038      ;
; -1.640 ; regn:regIR|R_OUT[12] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.311      ; 2.998      ;
; -1.572 ; regn:regIR|R_OUT[14] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.321      ; 2.913      ;
; -1.572 ; regn:regIR|R_OUT[14] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.319      ; 2.916      ;
; -1.489 ; regn:regIR|R_OUT[15] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.311      ; 2.847      ;
; -1.434 ; regn:regIR|R_OUT[9]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.804      ; 3.263      ;
; -1.396 ; Tstep_Q.T5           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.309      ; 2.725      ;
; -1.396 ; Tstep_Q.T5           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.307      ; 2.728      ;
; -1.360 ; regn:regIR|R_OUT[13] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.321      ; 2.701      ;
; -1.355 ; regn:regIR|R_OUT[12] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.428      ; 2.820      ;
; -1.344 ; regn:regIR|R_OUT[0]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.804      ; 3.173      ;
; -1.293 ; regn:regIR|R_OUT[13] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.311      ; 2.651      ;
; -1.279 ; regn:regIR|R_OUT[1]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.797      ; 3.096      ;
; -1.170 ; regn:regIR|R_OUT[10] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.806      ; 2.996      ;
; -1.119 ; regn:regIR|R_OUT[2]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.787      ; 2.953      ;
; -1.108 ; Tstep_Q.T5           ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.416      ; 2.561      ;
; -1.035 ; regn:regIR|R_OUT[13] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.428      ; 2.500      ;
; -0.805 ; regn:regIR|R_OUT[14] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.428      ; 2.270      ;
; -0.677 ; Tstep_Q.T0           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.806      ; 2.503      ;
; -0.677 ; Tstep_Q.T0           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.804      ; 2.506      ;
; -0.578 ; regn:regIR|R_OUT[15] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.428      ; 2.043      ;
; -0.554 ; regn:regIR|R_OUT[14] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.311      ; 1.912      ;
; -0.265 ; Tstep_Q.T0           ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.796      ; 2.108      ;
; -0.145 ; regn:regIR|R_OUT[11] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 1.787      ; 1.979      ;
; 0.960  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 4.463      ; 3.278      ;
; 1.145  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 4.465      ; 3.090      ;
; 1.388  ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 4.465      ; 2.847      ;
; 1.460  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 4.463      ; 3.278      ;
; 1.604  ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 4.463      ; 2.634      ;
; 1.645  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 4.465      ; 3.090      ;
; 1.673  ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 4.572      ; 2.686      ;
; 1.686  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 4.455      ; 2.566      ;
; 1.797  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 4.572      ; 2.562      ;
; 1.884  ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 4.455      ; 2.368      ;
; 1.888  ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 4.465      ; 2.847      ;
; 2.104  ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 4.463      ; 2.634      ;
; 2.173  ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 4.572      ; 2.686      ;
; 2.186  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 4.455      ; 2.566      ;
; 2.297  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 4.572      ; 2.562      ;
; 2.384  ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 4.455      ; 2.368      ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Tstep_Q.T4'                                                                                         ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.833 ; Tstep_Q.T4           ; Select[2]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.719      ; 2.136      ;
; -2.815 ; Tstep_Q.T4           ; Select[3]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.836      ; 2.271      ;
; -2.784 ; Tstep_Q.T3           ; Select[2]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 4.719      ; 2.185      ;
; -2.521 ; Tstep_Q.T3           ; Select[0]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 4.727      ; 2.456      ;
; -2.400 ; Tstep_Q.T3           ; Select[3]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 4.836      ; 2.686      ;
; -2.388 ; Tstep_Q.T3           ; Select[1]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 4.729      ; 2.591      ;
; -2.363 ; Tstep_Q.T4           ; Select[1]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.729      ; 2.616      ;
; -2.333 ; Tstep_Q.T4           ; Select[2]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.719      ; 2.136      ;
; -2.315 ; Tstep_Q.T4           ; Select[3]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.836      ; 2.271      ;
; -2.284 ; Tstep_Q.T3           ; Select[2]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 4.719      ; 2.185      ;
; -2.165 ; Tstep_Q.T4           ; Select[0]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.727      ; 2.812      ;
; -2.021 ; Tstep_Q.T3           ; Select[0]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 4.727      ; 2.456      ;
; -1.900 ; Tstep_Q.T3           ; Select[3]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 4.836      ; 2.686      ;
; -1.888 ; Tstep_Q.T3           ; Select[1]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 4.729      ; 2.591      ;
; -1.863 ; Tstep_Q.T4           ; Select[1]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.729      ; 2.616      ;
; -1.665 ; Tstep_Q.T4           ; Select[0]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.727      ; 2.812      ;
; -1.622 ; Tstep_Q.T4           ; Alu:alu|Res[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.477      ; 3.105      ;
; -1.406 ; Tstep_Q.T4           ; Alu:alu|Res[2]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.491      ; 3.335      ;
; -1.277 ; Tstep_Q.T4           ; Alu:alu|Res[0]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.356      ; 3.329      ;
; -1.256 ; Tstep_Q.T4           ; Alu:alu|Res[4]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.485      ; 3.479      ;
; -1.197 ; Tstep_Q.T4           ; Alu:alu|Res[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.479      ; 3.532      ;
; -1.122 ; Tstep_Q.T4           ; Alu:alu|Res[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.477      ; 3.105      ;
; -1.044 ; Tstep_Q.T4           ; Alu:alu|Res[5]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.471      ; 3.677      ;
; -1.030 ; Tstep_Q.T4           ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.513      ; 3.733      ;
; -1.023 ; Tstep_Q.T4           ; Alu:alu|Res[1]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.484      ; 3.711      ;
; -0.906 ; Tstep_Q.T4           ; Alu:alu|Res[2]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.491      ; 3.335      ;
; -0.897 ; Tstep_Q.T4           ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.470      ; 3.823      ;
; -0.855 ; Tstep_Q.T4           ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.491      ; 3.886      ;
; -0.777 ; Tstep_Q.T4           ; Alu:alu|Res[0]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.356      ; 3.329      ;
; -0.758 ; Tstep_Q.T4           ; Alu:alu|Res[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.513      ; 4.005      ;
; -0.756 ; Tstep_Q.T4           ; Alu:alu|Res[4]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.485      ; 3.479      ;
; -0.736 ; Tstep_Q.T4           ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.490      ; 4.004      ;
; -0.697 ; Tstep_Q.T4           ; Alu:alu|Res[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.479      ; 3.532      ;
; -0.560 ; Tstep_Q.T4           ; Alu:alu|Res[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.477      ; 4.167      ;
; -0.558 ; regn:regIR|R_OUT[11] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.051      ; 1.493      ;
; -0.544 ; Tstep_Q.T4           ; Alu:alu|Res[5]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.471      ; 3.677      ;
; -0.530 ; Tstep_Q.T4           ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.513      ; 3.733      ;
; -0.523 ; Tstep_Q.T4           ; Alu:alu|Res[1]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.484      ; 3.711      ;
; -0.472 ; Tstep_Q.T4           ; Alu:alu|Res[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.351      ; 4.129      ;
; -0.442 ; Tstep_Q.T4           ; Alu:alu|Res[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.471      ; 4.279      ;
; -0.397 ; Tstep_Q.T4           ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.470      ; 3.823      ;
; -0.355 ; Tstep_Q.T4           ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.491      ; 3.886      ;
; -0.296 ; Tstep_Q.T4           ; Alu:alu|Res[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 4.383      ; 4.337      ;
; -0.258 ; Tstep_Q.T4           ; Alu:alu|Res[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.513      ; 4.005      ;
; -0.236 ; Tstep_Q.T4           ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.490      ; 4.004      ;
; -0.214 ; regn:regIR|R_OUT[2]  ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.051      ; 1.837      ;
; -0.141 ; regn:regIR|R_OUT[10] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.070      ; 1.929      ;
; -0.060 ; Tstep_Q.T4           ; Alu:alu|Res[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.477      ; 4.167      ;
; 0.028  ; Tstep_Q.T4           ; Alu:alu|Res[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.351      ; 4.129      ;
; 0.048  ; Tstep_Q.T0           ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.060      ; 2.108      ;
; 0.058  ; Tstep_Q.T4           ; Alu:alu|Res[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.471      ; 4.279      ;
; 0.204  ; Tstep_Q.T4           ; Alu:alu|Res[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 4.383      ; 4.337      ;
; 0.206  ; regn:regIR|R_OUT[9]  ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.068      ; 2.274      ;
; 0.314  ; regn:regIR|R_OUT[1]  ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.061      ; 2.375      ;
; 0.337  ; regn:regIR|R_OUT[14] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.575      ; 1.912      ;
; 0.351  ; regn:regIR|R_OUT[15] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.692      ; 2.043      ;
; 0.433  ; Tstep_Q.T0           ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.070      ; 2.503      ;
; 0.438  ; Tstep_Q.T0           ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.068      ; 2.506      ;
; 0.454  ; regn:regIR|R_OUT[14] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.692      ; 2.146      ;
; 0.535  ; regn:regIR|R_OUT[0]  ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 2.068      ; 2.603      ;
; 0.710  ; regn:regIR|R_OUT[12] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.575      ; 2.285      ;
; 0.758  ; regn:regIR|R_OUT[12] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.692      ; 2.450      ;
; 0.772  ; regn:regIR|R_OUT[13] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.575      ; 2.347      ;
; 0.808  ; regn:regIR|R_OUT[13] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.692      ; 2.500      ;
; 0.881  ; Tstep_Q.T5           ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.680      ; 2.561      ;
; 0.891  ; regn:A|R_OUT[3]      ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.814      ; 2.205      ;
; 0.939  ; regn:A|R_OUT[15]     ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.821      ; 2.260      ;
; 0.956  ; regn:regIR|R_OUT[15] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.575      ; 2.531      ;
; 0.991  ; regn:regIR|R_OUT[13] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.585      ; 2.576      ;
; 1.000  ; regn:regIR|R_OUT[13] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.583      ; 2.583      ;
; 1.013  ; regn:regIR|R_OUT[14] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.583      ; 2.596      ;
; 1.048  ; regn:A|R_OUT[2]      ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.835      ; 2.383      ;
; 1.069  ; regn:regIR|R_OUT[15] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.583      ; 2.652      ;
; 1.093  ; regn:A|R_OUT[7]      ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.839      ; 2.432      ;
; 1.145  ; regn:A|R_OUT[14]     ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.857      ; 2.502      ;
; 1.152  ; Tstep_Q.T5           ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.573      ; 2.725      ;
; 1.157  ; Tstep_Q.T5           ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.571      ; 2.728      ;
; 1.212  ; regn:regIR|R_OUT[14] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.585      ; 2.797      ;
; 1.312  ; regn:regIR|R_OUT[15] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.585      ; 2.897      ;
; 1.332  ; regn:regIR|R_OUT[12] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.583      ; 2.915      ;
; 1.332  ; regn:A|R_OUT[15]     ; Alu:alu|Res[10] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.821      ; 2.653      ;
; 1.373  ; regn:A|R_OUT[5]      ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.815      ; 2.688      ;
; 1.376  ; regn:reg_6|R_OUT[5]  ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.809      ; 2.685      ;
; 1.396  ; regn:regIR|R_OUT[12] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 1.585      ; 2.981      ;
; 1.431  ; regn:A|R_OUT[6]      ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.857      ; 2.788      ;
; 1.441  ; regn:A|R_OUT[15]     ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.815      ; 2.756      ;
; 1.515  ; regn:A|R_OUT[15]     ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.823      ; 2.838      ;
; 1.532  ; regn:regIR|R_OUT[5]  ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.805      ; 2.837      ;
; 1.547  ; regn:A|R_OUT[12]     ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.815      ; 2.862      ;
; 1.554  ; regn:A|R_OUT[0]      ; Alu:alu|Res[0]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.690      ; 2.744      ;
; 1.854  ; regn:regIR|R_OUT[7]  ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.826      ; 3.180      ;
; 1.865  ; regn:A|R_OUT[13]     ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.834      ; 3.199      ;
; 1.865  ; regn:reg_6|R_OUT[13] ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.821      ; 3.186      ;
; 1.881  ; regn:A|R_OUT[10]     ; Alu:alu|Res[10] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.822      ; 3.203      ;
; 1.893  ; regn:A|R_OUT[4]      ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.829      ; 3.222      ;
; 1.914  ; regn:A|R_OUT[11]     ; Alu:alu|Res[11] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.699      ; 3.113      ;
; 1.948  ; regn:A|R_OUT[1]      ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.828      ; 3.276      ;
; 1.989  ; regn:A|R_OUT[15]     ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.835      ; 3.324      ;
; 2.042  ; regn:reg_3|R_OUT[13] ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.839      ; 3.381      ;
; 2.072  ; regn:A|R_OUT[8]      ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 1.805      ; 3.377      ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Tstep_Q.T1'                                                                                   ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; -2.569 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 4.455      ; 2.136      ;
; -2.551 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 4.572      ; 2.271      ;
; -2.520 ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 4.455      ; 2.185      ;
; -2.257 ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 4.463      ; 2.456      ;
; -2.136 ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 4.572      ; 2.686      ;
; -2.124 ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 4.465      ; 2.591      ;
; -2.099 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 4.465      ; 2.616      ;
; -2.069 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 4.455      ; 2.136      ;
; -2.051 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 4.572      ; 2.271      ;
; -2.020 ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 4.455      ; 2.185      ;
; -1.901 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 4.463      ; 2.812      ;
; -1.757 ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 4.463      ; 2.456      ;
; -1.636 ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 4.572      ; 2.686      ;
; -1.624 ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 4.465      ; 2.591      ;
; -1.599 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 4.465      ; 2.616      ;
; -1.401 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 4.463      ; 2.812      ;
; -0.294 ; regn:regIR|R_OUT[11] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.787      ; 1.493      ;
; 0.050  ; regn:regIR|R_OUT[2]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.787      ; 1.837      ;
; 0.123  ; regn:regIR|R_OUT[10] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.806      ; 1.929      ;
; 0.312  ; Tstep_Q.T0           ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.796      ; 2.108      ;
; 0.470  ; regn:regIR|R_OUT[9]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.804      ; 2.274      ;
; 0.578  ; regn:regIR|R_OUT[1]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.797      ; 2.375      ;
; 0.601  ; regn:regIR|R_OUT[14] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.311      ; 1.912      ;
; 0.615  ; regn:regIR|R_OUT[15] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.428      ; 2.043      ;
; 0.697  ; Tstep_Q.T0           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.806      ; 2.503      ;
; 0.702  ; Tstep_Q.T0           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.804      ; 2.506      ;
; 0.718  ; regn:regIR|R_OUT[14] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.428      ; 2.146      ;
; 0.799  ; regn:regIR|R_OUT[0]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.804      ; 2.603      ;
; 0.974  ; regn:regIR|R_OUT[12] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.311      ; 2.285      ;
; 1.022  ; regn:regIR|R_OUT[12] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.428      ; 2.450      ;
; 1.036  ; regn:regIR|R_OUT[13] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.311      ; 2.347      ;
; 1.072  ; regn:regIR|R_OUT[13] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.428      ; 2.500      ;
; 1.145  ; Tstep_Q.T5           ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.416      ; 2.561      ;
; 1.220  ; regn:regIR|R_OUT[15] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.311      ; 2.531      ;
; 1.255  ; regn:regIR|R_OUT[13] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.321      ; 2.576      ;
; 1.264  ; regn:regIR|R_OUT[13] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.319      ; 2.583      ;
; 1.277  ; regn:regIR|R_OUT[14] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.319      ; 2.596      ;
; 1.333  ; regn:regIR|R_OUT[15] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.319      ; 2.652      ;
; 1.416  ; Tstep_Q.T5           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.309      ; 2.725      ;
; 1.421  ; Tstep_Q.T5           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.307      ; 2.728      ;
; 1.476  ; regn:regIR|R_OUT[14] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.321      ; 2.797      ;
; 1.576  ; regn:regIR|R_OUT[15] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.321      ; 2.897      ;
; 1.596  ; regn:regIR|R_OUT[12] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.319      ; 2.915      ;
; 1.660  ; regn:regIR|R_OUT[12] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 1.321      ; 2.981      ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                          ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.557 ; Tstep_Q.T1 ; Tstep_Q.T2            ; Tstep_Q.T1   ; Clock       ; 0.000        ; 3.156      ; 1.115      ;
; -2.528 ; Tstep_Q.T4 ; Tstep_Q.T5            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 3.156      ; 1.144      ;
; -2.057 ; Tstep_Q.T1 ; Tstep_Q.T2            ; Tstep_Q.T1   ; Clock       ; -0.500       ; 3.156      ; 1.115      ;
; -2.028 ; Tstep_Q.T4 ; Tstep_Q.T5            ; Tstep_Q.T4   ; Clock       ; -0.500       ; 3.156      ; 1.144      ;
; -1.850 ; Tstep_Q.T3 ; Tstep_Q.T5            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 3.156      ; 1.822      ;
; -1.774 ; Tstep_Q.T3 ; Tstep_Q.T4            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.667      ; 1.409      ;
; -1.755 ; Tstep_Q.T4 ; regW:Wren|W           ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.659      ; 1.420      ;
; -1.350 ; Tstep_Q.T3 ; Tstep_Q.T5            ; Tstep_Q.T3   ; Clock       ; -0.500       ; 3.156      ; 1.822      ;
; -1.274 ; Tstep_Q.T3 ; Tstep_Q.T4            ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.667      ; 1.409      ;
; -1.255 ; Tstep_Q.T3 ; Tstep_Q.T0            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.659      ; 1.920      ;
; -1.255 ; Tstep_Q.T4 ; regW:Wren|W           ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.659      ; 1.420      ;
; -1.187 ; Tstep_Q.T4 ; Tstep_Q.T0            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.659      ; 1.988      ;
; -1.032 ; Tstep_Q.T4 ; Tstep_Q.T4            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.667      ; 2.151      ;
; -0.820 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[7] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.679      ; 2.375      ;
; -0.820 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[2] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.679      ; 2.375      ;
; -0.755 ; Tstep_Q.T3 ; Tstep_Q.T0            ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.659      ; 1.920      ;
; -0.687 ; Tstep_Q.T4 ; Tstep_Q.T0            ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.659      ; 1.988      ;
; -0.584 ; Tstep_Q.T4 ; regn:regG|R_OUT[2]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.674      ; 2.606      ;
; -0.558 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.665      ; 2.623      ;
; -0.558 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.665      ; 2.623      ;
; -0.556 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.629      ;
; -0.556 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.629      ;
; -0.556 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.629      ;
; -0.556 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.629      ;
; -0.556 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.629      ;
; -0.556 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.629      ;
; -0.556 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.629      ;
; -0.532 ; Tstep_Q.T4 ; Tstep_Q.T4            ; Tstep_Q.T4   ; Clock       ; -0.500       ; 2.667      ; 2.151      ;
; -0.531 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.677      ; 2.662      ;
; -0.519 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.662      ; 2.659      ;
; -0.517 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.660      ;
; -0.517 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.660      ;
; -0.517 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.660      ;
; -0.517 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.660      ;
; -0.517 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.660      ;
; -0.517 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.660      ;
; -0.504 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.662      ; 2.674      ;
; -0.504 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.662      ; 2.674      ;
; -0.504 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.662      ; 2.674      ;
; -0.501 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.662      ; 2.677      ;
; -0.501 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[12]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.662      ; 2.677      ;
; -0.501 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.662      ; 2.677      ;
; -0.501 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.662      ; 2.677      ;
; -0.501 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.662      ; 2.677      ;
; -0.501 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.662      ; 2.677      ;
; -0.499 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.650      ; 2.667      ;
; -0.499 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.650      ; 2.667      ;
; -0.499 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.650      ; 2.667      ;
; -0.491 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.665      ; 2.690      ;
; -0.491 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.665      ; 2.690      ;
; -0.491 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.665      ; 2.690      ;
; -0.491 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.665      ; 2.690      ;
; -0.480 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.705      ;
; -0.480 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.705      ;
; -0.480 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.705      ;
; -0.480 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.705      ;
; -0.480 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.705      ;
; -0.480 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.705      ;
; -0.480 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.669      ; 2.705      ;
; -0.479 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.660      ; 2.697      ;
; -0.479 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.660      ; 2.697      ;
; -0.479 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.660      ; 2.697      ;
; -0.479 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.660      ; 2.697      ;
; -0.479 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.660      ; 2.697      ;
; -0.476 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.716      ;
; -0.476 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.716      ;
; -0.476 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.716      ;
; -0.476 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.716      ;
; -0.476 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.716      ;
; -0.476 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.716      ;
; -0.426 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.751      ;
; -0.426 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.751      ;
; -0.426 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.751      ;
; -0.426 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.751      ;
; -0.426 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.751      ;
; -0.426 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.751      ;
; -0.426 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.661      ; 2.751      ;
; -0.413 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.651      ; 2.754      ;
; -0.413 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.651      ; 2.754      ;
; -0.413 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[12]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.651      ; 2.754      ;
; -0.413 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.651      ; 2.754      ;
; -0.413 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.651      ; 2.754      ;
; -0.413 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.651      ; 2.754      ;
; -0.413 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.651      ; 2.754      ;
; -0.413 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.651      ; 2.754      ;
; -0.385 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.668      ; 2.799      ;
; -0.385 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.668      ; 2.799      ;
; -0.384 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[12]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.650      ; 2.782      ;
; -0.384 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.650      ; 2.782      ;
; -0.384 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.650      ; 2.782      ;
; -0.384 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[6] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.808      ;
; -0.384 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[5] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.808      ;
; -0.384 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[4] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.808      ;
; -0.384 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[3] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.808      ;
; -0.384 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[1] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.808      ;
; -0.384 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[0] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.676      ; 2.808      ;
; -0.379 ; Tstep_Q.T4 ; regn:regG|R_OUT[0]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 2.674      ; 2.811      ;
; -0.375 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.659      ; 2.800      ;
; -0.375 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 2.659      ; 2.800      ;
; -0.320 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[7] ; Tstep_Q.T3   ; Clock       ; -0.500       ; 2.679      ; 2.375      ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Tstep_Q.T3'                                                                                ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; 2.959 ; regn:regIR|R_OUT[14] ; A_in    ; Clock        ; Tstep_Q.T3  ; -0.500       ; -0.597     ; 1.862      ;
; 3.273 ; regn:regIR|R_OUT[13] ; A_in    ; Clock        ; Tstep_Q.T3  ; -0.500       ; -0.597     ; 2.176      ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg0         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg0         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg1         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg1         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg2         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg2         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg3         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg3         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg4         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg4         ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T0                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T0                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T1                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T1                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T2                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T2                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T3                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Tstep_Q.T1'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Selector1~2|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Selector1~2|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Tstep_Q.T3'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Fall       ; A_in              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Fall       ; A_in              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in~0|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in~0|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; Tstep_Q.T3|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; Tstep_Q.T3|regout ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Tstep_Q.T4'                                                                       ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[15]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[15]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[9]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[9]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[6]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[6]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[8]|datac              ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.310 ; 0.310 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.169 ; 0.169 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Done       ; Clock      ; 12.753 ; 12.753 ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 11.217 ; 11.217 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 9.914  ; 9.914  ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 10.660 ; 10.660 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 10.081 ; 10.081 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 10.195 ; 10.195 ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 10.202 ; 10.202 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 10.479 ; 10.479 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 10.894 ; 10.894 ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 10.373 ; 10.373 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 11.324 ; 11.324 ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 11.188 ; 11.188 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 10.659 ; 10.659 ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 10.781 ; 10.781 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 11.226 ; 11.226 ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 11.002 ; 11.002 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 8.255  ; 8.255  ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 7.815  ; 7.815  ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 7.440  ; 7.440  ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 8.255  ; 8.255  ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 7.640  ; 7.640  ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 7.867  ; 7.867  ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 6.716  ; 6.716  ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 7.152  ; 7.152  ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 7.446  ; 7.446  ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 7.222  ; 7.222  ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 7.709  ; 7.709  ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 8.192  ; 8.192  ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 7.909  ; 7.909  ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 7.925  ; 7.925  ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 7.022  ; 7.022  ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 7.651  ; 7.651  ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 7.424  ; 7.424  ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 8.457  ; 8.457  ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 8.279  ; 8.279  ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 7.543  ; 7.543  ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 7.372  ; 7.372  ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 7.775  ; 7.775  ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 7.206  ; 7.206  ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 8.457  ; 8.457  ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 7.593  ; 7.593  ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 7.668  ; 7.668  ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 7.134  ; 7.134  ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 7.456  ; 7.456  ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 7.410  ; 7.410  ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 8.315  ; 8.315  ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 7.665  ; 7.665  ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 6.738  ; 6.738  ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 7.452  ; 7.452  ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 7.439  ; 7.439  ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 8.652  ; 8.652  ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 8.652  ; 8.652  ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 7.731  ; 7.731  ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 8.231  ; 8.231  ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 7.693  ; 7.693  ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 7.803  ; 7.803  ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 7.634  ; 7.634  ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 8.041  ; 8.041  ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 7.271  ; 7.271  ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 6.676  ; 6.676  ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 6.956  ; 6.956  ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 7.577  ; 7.577  ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 7.454  ; 7.454  ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 6.940  ; 6.940  ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 7.241  ; 7.241  ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 7.194  ; 7.194  ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 7.442  ; 7.442  ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 8.746  ; 8.746  ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 7.697  ; 7.697  ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 7.521  ; 7.521  ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 7.676  ; 7.676  ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 8.746  ; 8.746  ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 7.714  ; 7.714  ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 8.038  ; 8.038  ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 7.473  ; 7.473  ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 8.071  ; 8.071  ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 7.900  ; 7.900  ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 8.671  ; 8.671  ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 7.283  ; 7.283  ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 8.577  ; 8.577  ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 7.439  ; 7.439  ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 7.389  ; 7.389  ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 7.181  ; 7.181  ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 7.227  ; 7.227  ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 8.371  ; 8.371  ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 8.002  ; 8.002  ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 8.110  ; 8.110  ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 8.264  ; 8.264  ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 6.922  ; 6.922  ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 7.245  ; 7.245  ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 7.728  ; 7.728  ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 6.943  ; 6.943  ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 8.371  ; 8.371  ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 7.182  ; 7.182  ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 7.199  ; 7.199  ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 7.900  ; 7.900  ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 7.602  ; 7.602  ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 7.895  ; 7.895  ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 7.284  ; 7.284  ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 7.365  ; 7.365  ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 8.323  ; 8.323  ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 8.407  ; 8.407  ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 7.853  ; 7.853  ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 7.490  ; 7.490  ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 7.378  ; 7.378  ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 8.407  ; 8.407  ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 8.373  ; 8.373  ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 6.883  ; 6.883  ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 7.187  ; 7.187  ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 7.187  ; 7.187  ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 6.701  ; 6.701  ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 8.160  ; 8.160  ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 7.214  ; 7.214  ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 7.182  ; 7.182  ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 8.112  ; 8.112  ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 7.608  ; 7.608  ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 7.894  ; 7.894  ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 7.207  ; 7.207  ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 8.460  ; 8.460  ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 7.435  ; 7.435  ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 8.460  ; 8.460  ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 7.731  ; 7.731  ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 7.267  ; 7.267  ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 7.441  ; 7.441  ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 8.110  ; 8.110  ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 8.378  ; 8.378  ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 7.143  ; 7.143  ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 7.796  ; 7.796  ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 8.154  ; 8.154  ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 7.584  ; 7.584  ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 7.936  ; 7.936  ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 7.693  ; 7.693  ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 7.420  ; 7.420  ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 7.197  ; 7.197  ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 7.665  ; 7.665  ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 8.232  ; 8.232  ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 7.243  ; 7.243  ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 7.024  ; 7.024  ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 7.885  ; 7.885  ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 7.039  ; 7.039  ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 7.933  ; 7.933  ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 8.137  ; 8.137  ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 8.151  ; 8.151  ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 6.790  ; 6.790  ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 7.653  ; 7.653  ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 8.106  ; 8.106  ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 6.747  ; 6.747  ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 8.232  ; 8.232  ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 7.511  ; 7.511  ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 7.676  ; 7.676  ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 7.922  ; 7.922  ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 7.472  ; 7.472  ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 5.794  ;        ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;        ; 5.794  ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 6.078  ;        ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;        ; 6.078  ; Fall       ; Tstep_Q.T4      ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Done       ; Clock      ; 8.821  ; 8.821  ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 9.914  ; 9.914  ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 11.217 ; 11.217 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 9.914  ; 9.914  ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 10.660 ; 10.660 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 10.081 ; 10.081 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 10.195 ; 10.195 ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 10.202 ; 10.202 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 10.479 ; 10.479 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 10.894 ; 10.894 ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 10.373 ; 10.373 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 11.324 ; 11.324 ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 11.188 ; 11.188 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 10.659 ; 10.659 ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 10.781 ; 10.781 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 11.226 ; 11.226 ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 11.002 ; 11.002 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 6.716  ; 6.716  ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 7.815  ; 7.815  ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 7.440  ; 7.440  ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 8.255  ; 8.255  ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 7.640  ; 7.640  ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 7.867  ; 7.867  ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 6.716  ; 6.716  ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 7.152  ; 7.152  ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 7.446  ; 7.446  ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 7.222  ; 7.222  ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 7.709  ; 7.709  ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 8.192  ; 8.192  ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 7.909  ; 7.909  ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 7.925  ; 7.925  ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 7.022  ; 7.022  ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 7.651  ; 7.651  ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 7.424  ; 7.424  ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 6.738  ; 6.738  ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 8.279  ; 8.279  ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 7.543  ; 7.543  ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 7.372  ; 7.372  ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 7.775  ; 7.775  ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 7.206  ; 7.206  ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 8.457  ; 8.457  ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 7.593  ; 7.593  ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 7.668  ; 7.668  ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 7.134  ; 7.134  ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 7.456  ; 7.456  ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 7.410  ; 7.410  ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 8.315  ; 8.315  ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 7.665  ; 7.665  ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 6.738  ; 6.738  ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 7.452  ; 7.452  ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 7.439  ; 7.439  ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 6.676  ; 6.676  ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 8.652  ; 8.652  ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 7.731  ; 7.731  ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 8.231  ; 8.231  ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 7.693  ; 7.693  ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 7.803  ; 7.803  ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 7.634  ; 7.634  ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 8.041  ; 8.041  ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 7.271  ; 7.271  ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 6.676  ; 6.676  ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 6.956  ; 6.956  ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 7.577  ; 7.577  ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 7.454  ; 7.454  ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 6.940  ; 6.940  ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 7.241  ; 7.241  ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 7.194  ; 7.194  ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 7.442  ; 7.442  ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 7.181  ; 7.181  ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 7.697  ; 7.697  ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 7.521  ; 7.521  ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 7.676  ; 7.676  ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 8.746  ; 8.746  ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 7.714  ; 7.714  ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 8.038  ; 8.038  ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 7.473  ; 7.473  ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 8.071  ; 8.071  ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 7.900  ; 7.900  ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 8.671  ; 8.671  ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 7.283  ; 7.283  ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 8.577  ; 8.577  ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 7.439  ; 7.439  ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 7.389  ; 7.389  ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 7.181  ; 7.181  ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 7.227  ; 7.227  ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 6.922  ; 6.922  ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 8.002  ; 8.002  ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 8.110  ; 8.110  ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 8.264  ; 8.264  ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 6.922  ; 6.922  ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 7.245  ; 7.245  ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 7.728  ; 7.728  ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 6.943  ; 6.943  ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 8.371  ; 8.371  ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 7.182  ; 7.182  ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 7.199  ; 7.199  ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 7.900  ; 7.900  ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 7.602  ; 7.602  ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 7.895  ; 7.895  ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 7.284  ; 7.284  ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 7.365  ; 7.365  ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 8.323  ; 8.323  ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 6.701  ; 6.701  ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 7.853  ; 7.853  ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 7.490  ; 7.490  ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 7.378  ; 7.378  ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 8.407  ; 8.407  ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 8.373  ; 8.373  ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 6.883  ; 6.883  ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 7.187  ; 7.187  ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 7.187  ; 7.187  ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 6.701  ; 6.701  ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 8.160  ; 8.160  ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 7.214  ; 7.214  ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 7.182  ; 7.182  ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 8.112  ; 8.112  ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 7.608  ; 7.608  ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 7.894  ; 7.894  ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 7.207  ; 7.207  ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 7.143  ; 7.143  ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 7.435  ; 7.435  ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 8.460  ; 8.460  ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 7.731  ; 7.731  ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 7.267  ; 7.267  ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 7.441  ; 7.441  ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 8.110  ; 8.110  ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 8.378  ; 8.378  ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 7.143  ; 7.143  ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 7.796  ; 7.796  ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 8.154  ; 8.154  ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 7.584  ; 7.584  ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 7.936  ; 7.936  ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 7.693  ; 7.693  ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 7.420  ; 7.420  ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 7.197  ; 7.197  ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 7.665  ; 7.665  ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 6.747  ; 6.747  ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 7.243  ; 7.243  ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 7.024  ; 7.024  ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 7.885  ; 7.885  ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 7.039  ; 7.039  ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 7.933  ; 7.933  ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 8.137  ; 8.137  ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 8.151  ; 8.151  ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 6.790  ; 6.790  ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 7.653  ; 7.653  ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 8.106  ; 8.106  ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 6.747  ; 6.747  ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 8.232  ; 8.232  ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 7.511  ; 7.511  ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 7.676  ; 7.676  ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 7.922  ; 7.922  ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 7.472  ; 7.472  ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 5.794  ;        ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;        ; 5.794  ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 6.078  ;        ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;        ; 6.078  ; Fall       ; Tstep_Q.T4      ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; Tstep_Q.T4 ; -4.703 ; -72.517       ;
; Clock      ; -2.929 ; -474.340      ;
; Tstep_Q.T3 ; -1.435 ; -1.435        ;
; Tstep_Q.T1 ; -0.200 ; -0.502        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; Tstep_Q.T4 ; -1.582 ; -17.576       ;
; Tstep_Q.T1 ; -1.496 ; -5.636        ;
; Clock      ; -1.413 ; -78.364       ;
; Tstep_Q.T3 ; 1.889  ; 0.000         ;
+------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; Clock      ; -2.000 ; -386.610         ;
; Tstep_Q.T1 ; 0.500  ; 0.000            ;
; Tstep_Q.T3 ; 0.500  ; 0.000            ;
; Tstep_Q.T4 ; 0.500  ; 0.000            ;
+------------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Tstep_Q.T4'                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -4.703 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.633      ; 5.446      ;
; -4.703 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.633      ; 5.446      ;
; -4.703 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.633      ; 5.446      ;
; -4.703 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.633      ; 5.446      ;
; -4.703 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.633      ; 5.446      ;
; -4.703 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.633      ; 5.446      ;
; -4.703 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.633      ; 5.446      ;
; -4.703 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.633      ; 5.446      ;
; -4.703 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.633      ; 5.446      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.634      ; 5.379      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.601      ; 5.354      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.634      ; 5.379      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.634      ; 5.379      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.634      ; 5.379      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.634      ; 5.379      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.634      ; 5.379      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.634      ; 5.379      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.634      ; 5.379      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.634      ; 5.379      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.601      ; 5.354      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.601      ; 5.354      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.601      ; 5.354      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.601      ; 5.354      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.601      ; 5.354      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.601      ; 5.354      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.601      ; 5.354      ;
; -4.645 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.601      ; 5.354      ;
; -4.584 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.615      ; 5.301      ;
; -4.584 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.615      ; 5.301      ;
; -4.584 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.615      ; 5.301      ;
; -4.584 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.615      ; 5.301      ;
; -4.584 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.615      ; 5.301      ;
; -4.584 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.615      ; 5.301      ;
; -4.584 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.615      ; 5.301      ;
; -4.584 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.615      ; 5.301      ;
; -4.584 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.615      ; 5.301      ;
; -4.546 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.581      ; 5.275      ;
; -4.546 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.581      ; 5.275      ;
; -4.546 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.581      ; 5.275      ;
; -4.546 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.581      ; 5.275      ;
; -4.546 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.581      ; 5.275      ;
; -4.546 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.581      ; 5.275      ;
; -4.546 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.581      ; 5.275      ;
; -4.546 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.581      ; 5.275      ;
; -4.546 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.581      ; 5.275      ;
; -4.536 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.250      ;
; -4.536 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.250      ;
; -4.536 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.250      ;
; -4.536 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.250      ;
; -4.536 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.250      ;
; -4.536 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.250      ;
; -4.536 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.250      ;
; -4.536 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.250      ;
; -4.536 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.250      ;
; -4.525 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.620      ; 5.256      ;
; -4.525 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.620      ; 5.256      ;
; -4.525 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.620      ; 5.256      ;
; -4.525 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.620      ; 5.256      ;
; -4.525 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.620      ; 5.256      ;
; -4.525 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.620      ; 5.256      ;
; -4.525 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.620      ; 5.256      ;
; -4.525 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.620      ; 5.256      ;
; -4.525 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.620      ; 5.256      ;
; -4.499 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.606      ; 5.205      ;
; -4.499 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.606      ; 5.205      ;
; -4.499 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.606      ; 5.205      ;
; -4.499 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.606      ; 5.205      ;
; -4.499 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.606      ; 5.205      ;
; -4.499 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.606      ; 5.205      ;
; -4.499 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.606      ; 5.205      ;
; -4.499 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.606      ; 5.205      ;
; -4.499 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.606      ; 5.205      ;
; -4.484 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.186      ;
; -4.484 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.186      ;
; -4.484 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.186      ;
; -4.484 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.186      ;
; -4.484 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.186      ;
; -4.484 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.186      ;
; -4.484 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.186      ;
; -4.484 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.186      ;
; -4.484 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.604      ; 5.186      ;
; -4.479 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.618      ; 5.206      ;
; -4.479 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.618      ; 5.206      ;
; -4.479 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.618      ; 5.206      ;
; -4.479 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.618      ; 5.206      ;
; -4.479 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.618      ; 5.206      ;
; -4.479 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.618      ; 5.206      ;
; -4.479 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.618      ; 5.206      ;
; -4.479 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.618      ; 5.206      ;
; -4.479 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.618      ; 5.206      ;
; -4.478 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.603      ; 5.194      ;
; -4.478 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.603      ; 5.194      ;
; -4.478 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.603      ; 5.194      ;
; -4.478 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.603      ; 5.194      ;
; -4.478 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.603      ; 5.194      ;
; -4.478 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.603      ; 5.194      ;
; -4.478 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.603      ; 5.194      ;
; -4.478 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.603      ; 5.194      ;
; -4.478 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.603      ; 5.194      ;
; -4.466 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; Alu:alu|Res[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.565      ; 5.177      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.929 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:A|R_OUT[5]              ; Clock        ; Clock       ; 1.000        ; -0.070     ; 3.891      ;
; -2.929 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:A|R_OUT[5]              ; Clock        ; Clock       ; 1.000        ; -0.070     ; 3.891      ;
; -2.929 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:A|R_OUT[5]              ; Clock        ; Clock       ; 1.000        ; -0.070     ; 3.891      ;
; -2.929 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:A|R_OUT[5]              ; Clock        ; Clock       ; 1.000        ; -0.070     ; 3.891      ;
; -2.929 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:A|R_OUT[5]              ; Clock        ; Clock       ; 1.000        ; -0.070     ; 3.891      ;
; -2.929 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:A|R_OUT[5]              ; Clock        ; Clock       ; 1.000        ; -0.070     ; 3.891      ;
; -2.929 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:A|R_OUT[5]              ; Clock        ; Clock       ; 1.000        ; -0.070     ; 3.891      ;
; -2.929 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:A|R_OUT[5]              ; Clock        ; Clock       ; 1.000        ; -0.070     ; 3.891      ;
; -2.929 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:A|R_OUT[5]              ; Clock        ; Clock       ; 1.000        ; -0.070     ; 3.891      ;
; -2.919 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_3|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.889      ;
; -2.919 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_3|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.889      ;
; -2.919 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_3|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.889      ;
; -2.919 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_3|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.889      ;
; -2.919 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_3|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.889      ;
; -2.919 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_3|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.889      ;
; -2.919 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_3|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.889      ;
; -2.919 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_3|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.889      ;
; -2.919 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_3|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.889      ;
; -2.839 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_4|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.809      ;
; -2.839 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_4|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.809      ;
; -2.839 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_4|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.809      ;
; -2.839 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_4|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.809      ;
; -2.839 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_4|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.809      ;
; -2.839 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_4|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.809      ;
; -2.839 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_4|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.809      ;
; -2.839 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_4|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.809      ;
; -2.839 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_4|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.062     ; 3.809      ;
; -2.824 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_2|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.789      ;
; -2.824 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_2|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.789      ;
; -2.824 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_2|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.789      ;
; -2.824 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_2|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.789      ;
; -2.824 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_2|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.789      ;
; -2.824 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_2|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.789      ;
; -2.824 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_2|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.789      ;
; -2.824 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_2|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.789      ;
; -2.824 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_2|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.789      ;
; -2.818 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_1|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.783      ;
; -2.818 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_1|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.783      ;
; -2.818 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_1|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.783      ;
; -2.818 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_1|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.783      ;
; -2.818 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_1|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.783      ;
; -2.818 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_1|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.783      ;
; -2.818 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_1|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.783      ;
; -2.818 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_1|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.783      ;
; -2.818 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_1|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.783      ;
; -2.792 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_5|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.771      ;
; -2.792 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_5|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.771      ;
; -2.792 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_5|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.771      ;
; -2.792 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_5|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.771      ;
; -2.792 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_5|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.771      ;
; -2.792 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_5|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.771      ;
; -2.792 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_5|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.771      ;
; -2.792 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_5|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.771      ;
; -2.792 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_5|R_OUT[5]          ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.771      ;
; -2.770 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; pc_counter:reg_7|saida_pc[5] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.735      ;
; -2.770 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; pc_counter:reg_7|saida_pc[5] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.735      ;
; -2.770 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; pc_counter:reg_7|saida_pc[5] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.735      ;
; -2.770 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; pc_counter:reg_7|saida_pc[5] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.735      ;
; -2.770 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; pc_counter:reg_7|saida_pc[5] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.735      ;
; -2.770 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; pc_counter:reg_7|saida_pc[5] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.735      ;
; -2.770 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; pc_counter:reg_7|saida_pc[5] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.735      ;
; -2.770 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; pc_counter:reg_7|saida_pc[5] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.735      ;
; -2.770 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; pc_counter:reg_7|saida_pc[5] ; Clock        ; Clock       ; 1.000        ; -0.067     ; 3.735      ;
; -2.742 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:A|R_OUT[7]              ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.699      ;
; -2.742 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:A|R_OUT[7]              ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.699      ;
; -2.742 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:A|R_OUT[7]              ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.699      ;
; -2.742 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:A|R_OUT[7]              ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.699      ;
; -2.742 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:A|R_OUT[7]              ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.699      ;
; -2.742 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:A|R_OUT[7]              ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.699      ;
; -2.742 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:A|R_OUT[7]              ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.699      ;
; -2.742 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:A|R_OUT[7]              ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.699      ;
; -2.742 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:A|R_OUT[7]              ; Clock        ; Clock       ; 1.000        ; -0.075     ; 3.699      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_3|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.693      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_3|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.693      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_3|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.693      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_3|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.693      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_3|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.693      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_3|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.693      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_3|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.693      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_3|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.693      ;
; -2.737 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_3|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.076     ; 3.693      ;
; -2.723 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:regAddr|R_OUT[5]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.702      ;
; -2.723 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:regAddr|R_OUT[5]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.702      ;
; -2.723 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:regAddr|R_OUT[5]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.702      ;
; -2.723 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:regAddr|R_OUT[5]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.702      ;
; -2.723 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:regAddr|R_OUT[5]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.702      ;
; -2.723 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:regAddr|R_OUT[5]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.702      ;
; -2.723 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:regAddr|R_OUT[5]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.702      ;
; -2.723 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:regAddr|R_OUT[5]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.702      ;
; -2.723 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:regAddr|R_OUT[5]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 3.702      ;
; -2.719 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_6|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.692      ;
; -2.719 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_6|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.692      ;
; -2.719 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_6|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.692      ;
; -2.719 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_6|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.692      ;
; -2.719 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_6|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.692      ;
; -2.719 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_6|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.692      ;
; -2.719 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_6|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.692      ;
; -2.719 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_6|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.692      ;
; -2.719 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_6|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.692      ;
; -2.718 ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_4|R_OUT[7]          ; Clock        ; Clock       ; 1.000        ; -0.059     ; 3.691      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Tstep_Q.T3'                                                                                ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; -1.435 ; regn:regIR|R_OUT[13] ; A_in    ; Clock        ; Tstep_Q.T3  ; 0.500        ; -0.520     ; 1.008      ;
; -1.296 ; regn:regIR|R_OUT[14] ; A_in    ; Clock        ; Tstep_Q.T3  ; 0.500        ; -0.520     ; 0.869      ;
+--------+----------------------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Tstep_Q.T1'                                                                                  ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.200 ; regn:regIR|R_OUT[12] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.639      ; 1.433      ;
; -0.197 ; regn:regIR|R_OUT[9]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.677      ; 1.469      ;
; -0.170 ; regn:regIR|R_OUT[12] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.638      ; 1.403      ;
; -0.161 ; regn:regIR|R_OUT[13] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.638      ; 1.394      ;
; -0.155 ; regn:regIR|R_OUT[15] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.638      ; 1.388      ;
; -0.137 ; regn:regIR|R_OUT[0]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.677      ; 1.409      ;
; -0.127 ; regn:regIR|R_OUT[1]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.670      ; 1.391      ;
; -0.107 ; regn:regIR|R_OUT[15] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.639      ; 1.340      ;
; -0.105 ; regn:regIR|R_OUT[12] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.633      ; 1.346      ;
; -0.085 ; regn:regIR|R_OUT[14] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.639      ; 1.318      ;
; -0.076 ; regn:regIR|R_OUT[14] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.638      ; 1.309      ;
; -0.075 ; regn:regIR|R_OUT[10] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.678      ; 1.347      ;
; -0.044 ; regn:regIR|R_OUT[2]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.664      ; 1.316      ;
; -0.031 ; regn:regIR|R_OUT[15] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.633      ; 1.272      ;
; 0.000  ; Tstep_Q.T5           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.630      ; 1.225      ;
; 0.002  ; Tstep_Q.T5           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.631      ; 1.223      ;
; 0.009  ; regn:regIR|R_OUT[13] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.639      ; 1.224      ;
; 0.029  ; regn:regIR|R_OUT[12] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.698      ; 1.256      ;
; 0.055  ; regn:regIR|R_OUT[13] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.633      ; 1.186      ;
; 0.105  ; Tstep_Q.T5           ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.690      ; 1.172      ;
; 0.137  ; Tstep_Q.T0           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.677      ; 1.135      ;
; 0.139  ; Tstep_Q.T0           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.678      ; 1.133      ;
; 0.164  ; regn:regIR|R_OUT[13] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.698      ; 1.121      ;
; 0.243  ; regn:regIR|R_OUT[14] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.698      ; 1.042      ;
; 0.314  ; Tstep_Q.T0           ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.672      ; 0.966      ;
; 0.335  ; regn:regIR|R_OUT[15] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.698      ; 0.950      ;
; 0.365  ; regn:regIR|R_OUT[14] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.633      ; 0.876      ;
; 0.379  ; regn:regIR|R_OUT[11] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 1.000        ; 0.664      ; 0.893      ;
; 1.076  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 2.312      ; 1.472      ;
; 1.180  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 2.313      ; 1.368      ;
; 1.261  ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 2.313      ; 1.287      ;
; 1.340  ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 2.312      ; 1.208      ;
; 1.391  ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 2.372      ; 1.209      ;
; 1.425  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 2.307      ; 1.131      ;
; 1.448  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.500        ; 2.372      ; 1.152      ;
; 1.482  ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.500        ; 2.307      ; 1.074      ;
; 1.576  ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 2.312      ; 1.472      ;
; 1.680  ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 2.313      ; 1.368      ;
; 1.761  ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 2.313      ; 1.287      ;
; 1.840  ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 2.312      ; 1.208      ;
; 1.891  ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 2.372      ; 1.209      ;
; 1.925  ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 2.307      ; 1.131      ;
; 1.948  ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 1.000        ; 2.372      ; 1.152      ;
; 1.982  ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 1.000        ; 2.307      ; 1.074      ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Tstep_Q.T4'                                                                                         ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.582 ; Tstep_Q.T4           ; Select[3]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.458      ; 1.017      ;
; -1.578 ; Tstep_Q.T4           ; Select[2]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.393      ; 0.956      ;
; -1.541 ; Tstep_Q.T3           ; Select[2]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 2.393      ; 0.993      ;
; -1.437 ; Tstep_Q.T3           ; Select[0]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 2.398      ; 1.102      ;
; -1.390 ; Tstep_Q.T3           ; Select[3]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 2.458      ; 1.209      ;
; -1.383 ; Tstep_Q.T3           ; Select[1]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; 0.000        ; 2.399      ; 1.157      ;
; -1.371 ; Tstep_Q.T4           ; Select[1]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.399      ; 1.169      ;
; -1.285 ; Tstep_Q.T4           ; Select[0]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.398      ; 1.254      ;
; -1.082 ; Tstep_Q.T4           ; Select[3]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.458      ; 1.017      ;
; -1.078 ; Tstep_Q.T4           ; Select[2]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.393      ; 0.956      ;
; -1.050 ; Tstep_Q.T4           ; Alu:alu|Res[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.307      ; 1.398      ;
; -1.041 ; Tstep_Q.T3           ; Select[2]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 2.393      ; 0.993      ;
; -0.937 ; Tstep_Q.T3           ; Select[0]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 2.398      ; 1.102      ;
; -0.916 ; Tstep_Q.T4           ; Alu:alu|Res[2]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.321      ; 1.546      ;
; -0.906 ; Tstep_Q.T4           ; Alu:alu|Res[0]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.267      ; 1.502      ;
; -0.890 ; Tstep_Q.T3           ; Select[3]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 2.458      ; 1.209      ;
; -0.883 ; Tstep_Q.T3           ; Select[1]       ; Tstep_Q.T3   ; Tstep_Q.T4  ; -0.500       ; 2.399      ; 1.157      ;
; -0.871 ; Tstep_Q.T4           ; Select[1]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.399      ; 1.169      ;
; -0.859 ; Tstep_Q.T4           ; Alu:alu|Res[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.309      ; 1.591      ;
; -0.846 ; Tstep_Q.T4           ; Alu:alu|Res[4]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.320      ; 1.615      ;
; -0.785 ; Tstep_Q.T4           ; Select[0]       ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.398      ; 1.254      ;
; -0.765 ; Tstep_Q.T4           ; Alu:alu|Res[5]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.307      ; 1.683      ;
; -0.748 ; Tstep_Q.T4           ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.336      ; 1.729      ;
; -0.744 ; Tstep_Q.T4           ; Alu:alu|Res[1]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.317      ; 1.714      ;
; -0.713 ; Tstep_Q.T4           ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.306      ; 1.734      ;
; -0.702 ; Tstep_Q.T4           ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.318      ; 1.757      ;
; -0.634 ; Tstep_Q.T4           ; Alu:alu|Res[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.337      ; 1.844      ;
; -0.615 ; Tstep_Q.T4           ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.323      ; 1.849      ;
; -0.559 ; Tstep_Q.T4           ; Alu:alu|Res[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.308      ; 1.890      ;
; -0.556 ; Tstep_Q.T4           ; Alu:alu|Res[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.268      ; 1.853      ;
; -0.550 ; Tstep_Q.T4           ; Alu:alu|Res[15] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.307      ; 1.398      ;
; -0.494 ; Tstep_Q.T4           ; Alu:alu|Res[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.304      ; 1.951      ;
; -0.489 ; Tstep_Q.T4           ; Alu:alu|Res[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.000        ; 2.284      ; 1.936      ;
; -0.416 ; Tstep_Q.T4           ; Alu:alu|Res[2]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.321      ; 1.546      ;
; -0.406 ; Tstep_Q.T4           ; Alu:alu|Res[0]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.267      ; 1.502      ;
; -0.359 ; Tstep_Q.T4           ; Alu:alu|Res[8]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.309      ; 1.591      ;
; -0.346 ; Tstep_Q.T4           ; Alu:alu|Res[4]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.320      ; 1.615      ;
; -0.265 ; Tstep_Q.T4           ; Alu:alu|Res[5]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.307      ; 1.683      ;
; -0.248 ; Tstep_Q.T4           ; Alu:alu|Res[6]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.336      ; 1.729      ;
; -0.244 ; Tstep_Q.T4           ; Alu:alu|Res[1]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.317      ; 1.714      ;
; -0.213 ; Tstep_Q.T4           ; Alu:alu|Res[3]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.306      ; 1.734      ;
; -0.202 ; Tstep_Q.T4           ; Alu:alu|Res[7]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.318      ; 1.757      ;
; -0.134 ; Tstep_Q.T4           ; Alu:alu|Res[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.337      ; 1.844      ;
; -0.115 ; Tstep_Q.T4           ; Alu:alu|Res[13] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.323      ; 1.849      ;
; -0.059 ; Tstep_Q.T4           ; Alu:alu|Res[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.308      ; 1.890      ;
; -0.056 ; Tstep_Q.T4           ; Alu:alu|Res[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.268      ; 1.853      ;
; -0.046 ; regn:regIR|R_OUT[11] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.750      ; 0.704      ;
; 0.006  ; Tstep_Q.T4           ; Alu:alu|Res[12] ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.304      ; 1.951      ;
; 0.011  ; Tstep_Q.T4           ; Alu:alu|Res[9]  ; Tstep_Q.T4   ; Tstep_Q.T4  ; -0.500       ; 2.284      ; 1.936      ;
; 0.078  ; regn:regIR|R_OUT[2]  ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.750      ; 0.828      ;
; 0.135  ; regn:regIR|R_OUT[10] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.764      ; 0.899      ;
; 0.157  ; regn:regIR|R_OUT[14] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.719      ; 0.876      ;
; 0.166  ; regn:regIR|R_OUT[15] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.784      ; 0.950      ;
; 0.201  ; regn:regIR|R_OUT[14] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.784      ; 0.985      ;
; 0.208  ; Tstep_Q.T0           ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.758      ; 0.966      ;
; 0.269  ; regn:regIR|R_OUT[9]  ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.763      ; 1.032      ;
; 0.302  ; regn:regIR|R_OUT[12] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.719      ; 1.021      ;
; 0.325  ; regn:regIR|R_OUT[12] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.784      ; 1.109      ;
; 0.326  ; regn:regIR|R_OUT[1]  ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.756      ; 1.082      ;
; 0.337  ; regn:regIR|R_OUT[13] ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.784      ; 1.121      ;
; 0.354  ; regn:regIR|R_OUT[13] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.719      ; 1.073      ;
; 0.369  ; Tstep_Q.T0           ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.764      ; 1.133      ;
; 0.372  ; Tstep_Q.T0           ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.763      ; 1.135      ;
; 0.396  ; Tstep_Q.T5           ; Select[3]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.776      ; 1.172      ;
; 0.402  ; regn:regIR|R_OUT[0]  ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.763      ; 1.165      ;
; 0.409  ; regn:regIR|R_OUT[15] ; Select[2]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.719      ; 1.128      ;
; 0.422  ; regn:regIR|R_OUT[13] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.725      ; 1.147      ;
; 0.430  ; regn:regIR|R_OUT[13] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.724      ; 1.154      ;
; 0.463  ; regn:regIR|R_OUT[15] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.724      ; 1.187      ;
; 0.472  ; regn:regIR|R_OUT[14] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.724      ; 1.196      ;
; 0.506  ; Tstep_Q.T5           ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.717      ; 1.223      ;
; 0.509  ; Tstep_Q.T5           ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.716      ; 1.225      ;
; 0.582  ; regn:regIR|R_OUT[14] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.725      ; 1.307      ;
; 0.582  ; regn:regIR|R_OUT[12] ; Select[0]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.724      ; 1.306      ;
; 0.585  ; regn:regIR|R_OUT[15] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.725      ; 1.310      ;
; 0.591  ; regn:regIR|R_OUT[12] ; Select[1]       ; Clock        ; Tstep_Q.T4  ; 0.000        ; 0.725      ; 1.316      ;
; 0.838  ; regn:A|R_OUT[15]     ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.674      ; 1.012      ;
; 0.844  ; regn:A|R_OUT[3]      ; Alu:alu|Res[3]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.673      ; 1.017      ;
; 0.900  ; regn:A|R_OUT[2]      ; Alu:alu|Res[2]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.688      ; 1.088      ;
; 0.925  ; regn:A|R_OUT[7]      ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.690      ; 1.115      ;
; 0.949  ; regn:A|R_OUT[14]     ; Alu:alu|Res[14] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.704      ; 1.153      ;
; 1.016  ; regn:A|R_OUT[15]     ; Alu:alu|Res[10] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.675      ; 1.191      ;
; 1.040  ; regn:A|R_OUT[15]     ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.671      ; 1.211      ;
; 1.052  ; regn:reg_6|R_OUT[5]  ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.670      ; 1.222      ;
; 1.073  ; regn:A|R_OUT[5]      ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.674      ; 1.247      ;
; 1.098  ; regn:A|R_OUT[6]      ; Alu:alu|Res[6]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.703      ; 1.301      ;
; 1.105  ; regn:A|R_OUT[15]     ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.676      ; 1.281      ;
; 1.121  ; regn:A|R_OUT[0]      ; Alu:alu|Res[0]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.625      ; 1.246      ;
; 1.137  ; regn:A|R_OUT[12]     ; Alu:alu|Res[12] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.671      ; 1.308      ;
; 1.142  ; regn:regIR|R_OUT[5]  ; Alu:alu|Res[5]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.665      ; 1.307      ;
; 1.228  ; regn:regIR|R_OUT[15] ; Alu:alu|Res[15] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.633      ; 1.361      ;
; 1.247  ; regn:A|R_OUT[10]     ; Alu:alu|Res[10] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.676      ; 1.423      ;
; 1.253  ; regn:A|R_OUT[4]      ; Alu:alu|Res[4]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.687      ; 1.440      ;
; 1.260  ; regn:reg_6|R_OUT[13] ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.679      ; 1.439      ;
; 1.275  ; regn:A|R_OUT[11]     ; Alu:alu|Res[11] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.640      ; 1.415      ;
; 1.275  ; regn:regIR|R_OUT[7]  ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.677      ; 1.452      ;
; 1.285  ; regn:A|R_OUT[13]     ; Alu:alu|Res[13] ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.690      ; 1.475      ;
; 1.292  ; regn:A|R_OUT[15]     ; Alu:alu|Res[7]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.685      ; 1.477      ;
; 1.332  ; regn:A|R_OUT[1]      ; Alu:alu|Res[1]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.684      ; 1.516      ;
; 1.334  ; regn:A|R_OUT[8]      ; Alu:alu|Res[8]  ; Clock        ; Tstep_Q.T4  ; -0.500       ; 0.660      ; 1.494      ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Tstep_Q.T1'                                                                                   ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+
; -1.496 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 2.372      ; 1.017      ;
; -1.492 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 2.307      ; 0.956      ;
; -1.455 ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 2.307      ; 0.993      ;
; -1.351 ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 2.312      ; 1.102      ;
; -1.304 ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 2.372      ; 1.209      ;
; -1.297 ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; 0.000        ; 2.313      ; 1.157      ;
; -1.285 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 2.313      ; 1.169      ;
; -1.199 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; 0.000        ; 2.312      ; 1.254      ;
; -0.996 ; Tstep_Q.T4           ; Select[3] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 2.372      ; 1.017      ;
; -0.992 ; Tstep_Q.T4           ; Select[2] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 2.307      ; 0.956      ;
; -0.955 ; Tstep_Q.T3           ; Select[2] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 2.307      ; 0.993      ;
; -0.851 ; Tstep_Q.T3           ; Select[0] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 2.312      ; 1.102      ;
; -0.804 ; Tstep_Q.T3           ; Select[3] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 2.372      ; 1.209      ;
; -0.797 ; Tstep_Q.T3           ; Select[1] ; Tstep_Q.T3   ; Tstep_Q.T1  ; -0.500       ; 2.313      ; 1.157      ;
; -0.785 ; Tstep_Q.T4           ; Select[1] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 2.313      ; 1.169      ;
; -0.699 ; Tstep_Q.T4           ; Select[0] ; Tstep_Q.T4   ; Tstep_Q.T1  ; -0.500       ; 2.312      ; 1.254      ;
; 0.040  ; regn:regIR|R_OUT[11] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.664      ; 0.704      ;
; 0.164  ; regn:regIR|R_OUT[2]  ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.664      ; 0.828      ;
; 0.221  ; regn:regIR|R_OUT[10] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.678      ; 0.899      ;
; 0.243  ; regn:regIR|R_OUT[14] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.633      ; 0.876      ;
; 0.252  ; regn:regIR|R_OUT[15] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.698      ; 0.950      ;
; 0.287  ; regn:regIR|R_OUT[14] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.698      ; 0.985      ;
; 0.294  ; Tstep_Q.T0           ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.672      ; 0.966      ;
; 0.355  ; regn:regIR|R_OUT[9]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.677      ; 1.032      ;
; 0.388  ; regn:regIR|R_OUT[12] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.633      ; 1.021      ;
; 0.411  ; regn:regIR|R_OUT[12] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.698      ; 1.109      ;
; 0.412  ; regn:regIR|R_OUT[1]  ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.670      ; 1.082      ;
; 0.423  ; regn:regIR|R_OUT[13] ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.698      ; 1.121      ;
; 0.440  ; regn:regIR|R_OUT[13] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.633      ; 1.073      ;
; 0.455  ; Tstep_Q.T0           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.678      ; 1.133      ;
; 0.458  ; Tstep_Q.T0           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.677      ; 1.135      ;
; 0.482  ; Tstep_Q.T5           ; Select[3] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.690      ; 1.172      ;
; 0.488  ; regn:regIR|R_OUT[0]  ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.677      ; 1.165      ;
; 0.495  ; regn:regIR|R_OUT[15] ; Select[2] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.633      ; 1.128      ;
; 0.508  ; regn:regIR|R_OUT[13] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.639      ; 1.147      ;
; 0.516  ; regn:regIR|R_OUT[13] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.638      ; 1.154      ;
; 0.549  ; regn:regIR|R_OUT[15] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.638      ; 1.187      ;
; 0.558  ; regn:regIR|R_OUT[14] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.638      ; 1.196      ;
; 0.592  ; Tstep_Q.T5           ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.631      ; 1.223      ;
; 0.595  ; Tstep_Q.T5           ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.630      ; 1.225      ;
; 0.668  ; regn:regIR|R_OUT[14] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.639      ; 1.307      ;
; 0.668  ; regn:regIR|R_OUT[12] ; Select[0] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.638      ; 1.306      ;
; 0.671  ; regn:regIR|R_OUT[15] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.639      ; 1.310      ;
; 0.677  ; regn:regIR|R_OUT[12] ; Select[1] ; Clock        ; Tstep_Q.T1  ; 0.000        ; 0.639      ; 1.316      ;
+--------+----------------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                          ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.413 ; Tstep_Q.T1 ; Tstep_Q.T2            ; Tstep_Q.T1   ; Clock       ; 0.000        ; 1.682      ; 0.562      ;
; -1.401 ; Tstep_Q.T4 ; Tstep_Q.T5            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.682      ; 0.574      ;
; -1.237 ; Tstep_Q.T4 ; regW:Wren|W           ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.635      ; 0.691      ;
; -1.232 ; Tstep_Q.T3 ; Tstep_Q.T4            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.642      ; 0.703      ;
; -1.081 ; Tstep_Q.T3 ; Tstep_Q.T5            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.682      ; 0.894      ;
; -1.029 ; Tstep_Q.T3 ; Tstep_Q.T0            ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.635      ; 0.899      ;
; -1.021 ; Tstep_Q.T4 ; Tstep_Q.T0            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.635      ; 0.907      ;
; -0.965 ; Tstep_Q.T4 ; Tstep_Q.T4            ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.642      ; 0.970      ;
; -0.913 ; Tstep_Q.T1 ; Tstep_Q.T2            ; Tstep_Q.T1   ; Clock       ; -0.500       ; 1.682      ; 0.562      ;
; -0.901 ; Tstep_Q.T4 ; Tstep_Q.T5            ; Tstep_Q.T4   ; Clock       ; -0.500       ; 1.682      ; 0.574      ;
; -0.755 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[7] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.654      ; 1.192      ;
; -0.755 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[2] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.654      ; 1.192      ;
; -0.737 ; Tstep_Q.T4 ; regW:Wren|W           ; Tstep_Q.T4   ; Clock       ; -0.500       ; 1.635      ; 0.691      ;
; -0.732 ; Tstep_Q.T3 ; Tstep_Q.T4            ; Tstep_Q.T3   ; Clock       ; -0.500       ; 1.642      ; 0.703      ;
; -0.649 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.641      ; 1.285      ;
; -0.649 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.641      ; 1.285      ;
; -0.647 ; Tstep_Q.T4 ; regn:regG|R_OUT[2]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.649      ; 1.295      ;
; -0.642 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.295      ;
; -0.642 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.295      ;
; -0.642 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.295      ;
; -0.642 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.295      ;
; -0.642 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.295      ;
; -0.642 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.295      ;
; -0.642 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.295      ;
; -0.638 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.651      ; 1.306      ;
; -0.620 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.637      ; 1.310      ;
; -0.620 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[12]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.637      ; 1.310      ;
; -0.620 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.637      ; 1.310      ;
; -0.620 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.637      ; 1.310      ;
; -0.620 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.637      ; 1.310      ;
; -0.620 ; Tstep_Q.T3 ; regn:reg_6|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.637      ; 1.310      ;
; -0.613 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.637      ; 1.317      ;
; -0.611 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.318      ;
; -0.611 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.318      ;
; -0.611 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.318      ;
; -0.611 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.318      ;
; -0.611 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.318      ;
; -0.611 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.318      ;
; -0.605 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.626      ; 1.314      ;
; -0.605 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.626      ; 1.314      ;
; -0.605 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.626      ; 1.314      ;
; -0.604 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.637      ; 1.326      ;
; -0.604 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.637      ; 1.326      ;
; -0.604 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.637      ; 1.326      ;
; -0.594 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.343      ;
; -0.594 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.343      ;
; -0.594 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.343      ;
; -0.594 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.343      ;
; -0.594 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.343      ;
; -0.594 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.343      ;
; -0.594 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.644      ; 1.343      ;
; -0.593 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.641      ; 1.341      ;
; -0.593 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.641      ; 1.341      ;
; -0.593 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.641      ; 1.341      ;
; -0.593 ; Tstep_Q.T3 ; regn:reg_4|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.641      ; 1.341      ;
; -0.590 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.635      ; 1.338      ;
; -0.590 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.635      ; 1.338      ;
; -0.590 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.635      ; 1.338      ;
; -0.590 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.635      ; 1.338      ;
; -0.590 ; Tstep_Q.T3 ; regn:reg_1|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.635      ; 1.338      ;
; -0.588 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.355      ;
; -0.588 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.355      ;
; -0.588 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.355      ;
; -0.588 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.355      ;
; -0.588 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.355      ;
; -0.588 ; Tstep_Q.T3 ; regn:reg_5|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.355      ;
; -0.581 ; Tstep_Q.T3 ; Tstep_Q.T5            ; Tstep_Q.T3   ; Clock       ; -0.500       ; 1.682      ; 0.894      ;
; -0.573 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.356      ;
; -0.573 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[1]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.356      ;
; -0.573 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[5]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.356      ;
; -0.573 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.356      ;
; -0.573 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[3]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.356      ;
; -0.573 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.356      ;
; -0.573 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[0]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.636      ; 1.356      ;
; -0.560 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[4]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.627      ; 1.360      ;
; -0.560 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[6]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.627      ; 1.360      ;
; -0.560 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[12]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.627      ; 1.360      ;
; -0.560 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[7]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.627      ; 1.360      ;
; -0.560 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.627      ; 1.360      ;
; -0.560 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[9]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.627      ; 1.360      ;
; -0.560 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.627      ; 1.360      ;
; -0.560 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.627      ; 1.360      ;
; -0.555 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[6] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.388      ;
; -0.555 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[5] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.388      ;
; -0.555 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[4] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.388      ;
; -0.555 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[3] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.388      ;
; -0.555 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[1] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.388      ;
; -0.555 ; Tstep_Q.T3 ; regn:regAddr|R_OUT[0] ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.650      ; 1.388      ;
; -0.555 ; Tstep_Q.T4 ; regn:regG|R_OUT[0]    ; Tstep_Q.T4   ; Clock       ; 0.000        ; 1.649      ; 1.387      ;
; -0.553 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[8]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.643      ; 1.383      ;
; -0.553 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[12]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.626      ; 1.366      ;
; -0.553 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[11]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.626      ; 1.366      ;
; -0.553 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[10]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.626      ; 1.366      ;
; -0.553 ; Tstep_Q.T3 ; regn:reg_2|R_OUT[13]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.643      ; 1.383      ;
; -0.551 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.634      ; 1.376      ;
; -0.551 ; Tstep_Q.T3 ; regn:reg_3|R_OUT[14]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.634      ; 1.376      ;
; -0.529 ; Tstep_Q.T3 ; Tstep_Q.T0            ; Tstep_Q.T3   ; Clock       ; -0.500       ; 1.635      ; 0.899      ;
; -0.521 ; Tstep_Q.T4 ; Tstep_Q.T0            ; Tstep_Q.T4   ; Clock       ; -0.500       ; 1.635      ; 0.907      ;
; -0.503 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[2]   ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.641      ; 1.431      ;
; -0.490 ; Tstep_Q.T3 ; regn:reg_0|R_OUT[15]  ; Tstep_Q.T3   ; Clock       ; 0.000        ; 1.634      ; 1.437      ;
+--------+------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Tstep_Q.T3'                                                                                ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+
; 1.889 ; regn:regIR|R_OUT[14] ; A_in    ; Clock        ; Tstep_Q.T3  ; -0.500       ; -0.520     ; 0.869      ;
; 2.028 ; regn:regIR|R_OUT[13] ; A_in    ; Clock        ; Tstep_Q.T3  ; -0.500       ; -0.520     ; 1.008      ;
+-------+----------------------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; memoriaPrincipal:memPrincipal|altsyncram:altsyncram_component|altsyncram_ffd1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg0         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg0         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg1         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg1         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg2         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg2         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg3         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg3         ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg4         ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; instr_memory:memInstr|altsyncram:altsyncram_component|altsyncram_pc71:auto_generated|ram_block1a0~porta_address_reg4         ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T0                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T0                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T1                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T1                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T2                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; Tstep_Q.T2                                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; Tstep_Q.T3                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Tstep_Q.T1'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Select[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Select[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Select[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Fall       ; Selector1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Selector1~2|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Selector1~2|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T1 ; Rise       ; Tstep_Q.T1|regout           ;
+-------+--------------+----------------+------------------+------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Tstep_Q.T3'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Fall       ; A_in              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Fall       ; A_in              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; A_in~0|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; A_in~0|dataa      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T3 ; Rise       ; Tstep_Q.T3|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T3 ; Rise       ; Tstep_Q.T3|regout ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Tstep_Q.T4'                                                                       ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[15]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[15]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[9]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Alu:alu|Res[9]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~1|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~2|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Selector1~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Selector1~2|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Tstep_Q.T4|regout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[15]~6|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[6]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[6]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; alu|Res[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; alu|Res[8]|datac              ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Run       ; Clock      ; -0.133 ; -0.133 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.364 ; 0.364 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Done       ; Clock      ; 6.472 ; 6.472 ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 6.807 ; 6.807 ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 6.398 ; 6.398 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 5.828 ; 5.828 ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 6.238 ; 6.238 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 5.879 ; 5.879 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 5.981 ; 5.981 ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 6.047 ; 6.047 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 6.129 ; 6.129 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 6.304 ; 6.304 ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 6.035 ; 6.035 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 6.515 ; 6.515 ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 6.365 ; 6.365 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 6.146 ; 6.146 ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 6.222 ; 6.222 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 6.807 ; 6.807 ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 6.527 ; 6.527 ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 6.330 ; 6.330 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 4.518 ; 4.518 ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 4.335 ; 4.335 ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 4.137 ; 4.137 ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 4.518 ; 4.518 ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 4.324 ; 4.324 ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 3.806 ; 3.806 ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 4.000 ; 4.000 ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 3.999 ; 3.999 ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 4.309 ; 4.309 ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 4.322 ; 4.322 ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 4.310 ; 4.310 ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 3.920 ; 3.920 ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 4.269 ; 4.269 ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 4.136 ; 4.136 ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 4.611 ; 4.611 ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 4.556 ; 4.556 ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 4.094 ; 4.094 ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 4.030 ; 4.030 ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 4.611 ; 4.611 ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 4.188 ; 4.188 ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 4.247 ; 4.247 ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 3.990 ; 3.990 ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 4.163 ; 4.163 ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 4.116 ; 4.116 ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 4.590 ; 4.590 ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 4.232 ; 4.232 ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 4.092 ; 4.092 ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 4.724 ; 4.724 ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 4.724 ; 4.724 ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 4.207 ; 4.207 ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 4.485 ; 4.485 ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 4.217 ; 4.217 ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 4.161 ; 4.161 ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 4.084 ; 4.084 ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 3.775 ; 3.775 ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 3.924 ; 3.924 ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 3.879 ; 3.879 ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 4.057 ; 4.057 ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 3.994 ; 3.994 ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 4.085 ; 4.085 ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 4.811 ; 4.811 ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 4.202 ; 4.202 ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 4.198 ; 4.198 ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 4.254 ; 4.254 ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 4.788 ; 4.788 ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 4.192 ; 4.192 ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 4.154 ; 4.154 ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 4.388 ; 4.388 ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 4.378 ; 4.378 ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 4.811 ; 4.811 ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 4.046 ; 4.046 ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 4.647 ; 4.647 ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 4.110 ; 4.110 ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 4.103 ; 4.103 ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 4.027 ; 4.027 ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 4.053 ; 4.053 ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 4.349 ; 4.349 ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 4.458 ; 4.458 ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 3.906 ; 3.906 ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 4.288 ; 4.288 ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 3.891 ; 3.891 ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 4.032 ; 4.032 ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 4.062 ; 4.062 ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 4.360 ; 4.360 ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 4.207 ; 4.207 ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 4.383 ; 4.383 ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 4.572 ; 4.572 ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 4.587 ; 4.587 ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 4.326 ; 4.326 ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 4.125 ; 4.125 ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 4.587 ; 4.587 ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 3.870 ; 3.870 ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 3.989 ; 3.989 ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 4.023 ; 4.023 ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 3.796 ; 3.796 ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 4.462 ; 4.462 ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 4.030 ; 4.030 ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 4.017 ; 4.017 ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 4.474 ; 4.474 ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 4.139 ; 4.139 ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 4.397 ; 4.397 ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 4.042 ; 4.042 ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 4.142 ; 4.142 ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 4.184 ; 4.184 ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 4.439 ; 4.439 ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 4.572 ; 4.572 ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 4.006 ; 4.006 ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 4.284 ; 4.284 ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 4.473 ; 4.473 ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 4.223 ; 4.223 ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 4.386 ; 4.386 ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 4.227 ; 4.227 ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 4.058 ; 4.058 ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 4.035 ; 4.035 ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 4.278 ; 4.278 ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 4.513 ; 4.513 ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 4.061 ; 4.061 ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 3.978 ; 3.978 ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 4.374 ; 4.374 ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 3.980 ; 3.980 ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 4.492 ; 4.492 ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 4.473 ; 4.473 ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 3.840 ; 3.840 ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 4.230 ; 4.230 ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 3.825 ; 3.825 ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 4.513 ; 4.513 ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 4.204 ; 4.204 ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 4.252 ; 4.252 ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 4.104 ; 4.104 ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 2.894 ;       ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;       ; 2.894 ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 2.974 ;       ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;       ; 2.974 ; Fall       ; Tstep_Q.T4      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Done       ; Clock      ; 4.521 ; 4.521 ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 5.828 ; 5.828 ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 6.398 ; 6.398 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 5.828 ; 5.828 ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 6.238 ; 6.238 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 5.879 ; 5.879 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 5.981 ; 5.981 ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 6.047 ; 6.047 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 6.129 ; 6.129 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 6.304 ; 6.304 ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 6.035 ; 6.035 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 6.515 ; 6.515 ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 6.365 ; 6.365 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 6.146 ; 6.146 ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 6.222 ; 6.222 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 6.807 ; 6.807 ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 6.527 ; 6.527 ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 6.330 ; 6.330 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 3.806 ; 3.806 ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 4.335 ; 4.335 ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 4.137 ; 4.137 ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 4.518 ; 4.518 ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 4.324 ; 4.324 ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 3.806 ; 3.806 ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 4.000 ; 4.000 ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 3.999 ; 3.999 ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 4.309 ; 4.309 ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 4.322 ; 4.322 ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 4.310 ; 4.310 ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 3.920 ; 3.920 ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 4.269 ; 4.269 ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 4.136 ; 4.136 ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 4.556 ; 4.556 ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 4.094 ; 4.094 ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 4.030 ; 4.030 ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 4.611 ; 4.611 ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 4.188 ; 4.188 ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 4.247 ; 4.247 ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 3.990 ; 3.990 ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 4.163 ; 4.163 ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 4.116 ; 4.116 ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 4.590 ; 4.590 ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 4.232 ; 4.232 ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 4.092 ; 4.092 ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 3.775 ; 3.775 ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 4.724 ; 4.724 ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 4.207 ; 4.207 ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 4.485 ; 4.485 ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 4.217 ; 4.217 ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 4.161 ; 4.161 ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 4.084 ; 4.084 ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 3.775 ; 3.775 ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 3.924 ; 3.924 ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 3.879 ; 3.879 ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 4.057 ; 4.057 ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 3.994 ; 3.994 ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 4.085 ; 4.085 ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 4.027 ; 4.027 ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 4.202 ; 4.202 ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 4.198 ; 4.198 ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 4.254 ; 4.254 ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 4.788 ; 4.788 ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 4.192 ; 4.192 ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 4.154 ; 4.154 ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 4.388 ; 4.388 ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 4.378 ; 4.378 ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 4.811 ; 4.811 ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 4.046 ; 4.046 ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 4.647 ; 4.647 ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 4.110 ; 4.110 ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 4.103 ; 4.103 ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 4.027 ; 4.027 ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 4.053 ; 4.053 ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 3.891 ; 3.891 ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 4.349 ; 4.349 ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 4.458 ; 4.458 ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 3.906 ; 3.906 ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 4.288 ; 4.288 ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 3.891 ; 3.891 ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 4.032 ; 4.032 ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 4.062 ; 4.062 ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 4.360 ; 4.360 ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 4.207 ; 4.207 ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 4.383 ; 4.383 ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 4.572 ; 4.572 ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 3.796 ; 3.796 ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 4.326 ; 4.326 ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 4.125 ; 4.125 ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 4.587 ; 4.587 ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 3.870 ; 3.870 ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 3.989 ; 3.989 ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 4.023 ; 4.023 ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 3.796 ; 3.796 ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 4.462 ; 4.462 ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 4.030 ; 4.030 ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 4.017 ; 4.017 ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 4.474 ; 4.474 ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 4.139 ; 4.139 ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 4.397 ; 4.397 ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 4.042 ; 4.042 ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 4.006 ; 4.006 ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 4.142 ; 4.142 ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 4.184 ; 4.184 ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 4.439 ; 4.439 ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 4.572 ; 4.572 ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 4.006 ; 4.006 ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 4.284 ; 4.284 ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 4.473 ; 4.473 ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 4.223 ; 4.223 ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 4.386 ; 4.386 ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 4.227 ; 4.227 ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 4.058 ; 4.058 ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 4.035 ; 4.035 ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 4.278 ; 4.278 ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 3.825 ; 3.825 ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 4.061 ; 4.061 ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 3.978 ; 3.978 ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 4.374 ; 4.374 ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 3.980 ; 3.980 ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 4.492 ; 4.492 ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 4.473 ; 4.473 ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 3.840 ; 3.840 ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 4.230 ; 4.230 ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 3.825 ; 3.825 ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 4.513 ; 4.513 ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 4.204 ; 4.204 ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 4.252 ; 4.252 ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 4.104 ; 4.104 ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 2.894 ;       ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;       ; 2.894 ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 2.974 ;       ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;       ; 2.974 ; Fall       ; Tstep_Q.T4      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+-----------+----------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack ; -10.086   ; -2.833   ; N/A      ; N/A     ; -2.000              ;
;  Clock           ; -6.367    ; -2.557   ; N/A      ; N/A     ; -2.000              ;
;  Tstep_Q.T1      ; -1.898    ; -2.569   ; N/A      ; N/A     ; 0.500               ;
;  Tstep_Q.T3      ; -3.266    ; 1.889    ; N/A      ; N/A     ; 0.500               ;
;  Tstep_Q.T4      ; -10.086   ; -2.833   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -1273.981 ; -101.576 ; 0.0      ; 0.0     ; -386.61             ;
;  Clock           ; -1104.595 ; -78.364  ; N/A      ; N/A     ; -386.610            ;
;  Tstep_Q.T1      ; -6.693    ; -9.501   ; N/A      ; N/A     ; 0.000               ;
;  Tstep_Q.T3      ; -3.266    ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  Tstep_Q.T4      ; -159.427  ; -25.428  ; N/A      ; N/A     ; 0.000               ;
+------------------+-----------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.310 ; 0.310 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.364 ; 0.364 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Done       ; Clock      ; 12.753 ; 12.753 ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 11.217 ; 11.217 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 9.914  ; 9.914  ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 10.660 ; 10.660 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 10.081 ; 10.081 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 10.195 ; 10.195 ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 10.202 ; 10.202 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 10.479 ; 10.479 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 10.894 ; 10.894 ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 10.373 ; 10.373 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 11.324 ; 11.324 ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 11.188 ; 11.188 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 10.659 ; 10.659 ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 10.781 ; 10.781 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 11.226 ; 11.226 ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 11.002 ; 11.002 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 8.255  ; 8.255  ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 7.815  ; 7.815  ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 7.440  ; 7.440  ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 8.255  ; 8.255  ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 7.640  ; 7.640  ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 7.867  ; 7.867  ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 6.716  ; 6.716  ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 7.152  ; 7.152  ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 7.446  ; 7.446  ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 7.222  ; 7.222  ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 7.709  ; 7.709  ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 8.192  ; 8.192  ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 7.909  ; 7.909  ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 7.925  ; 7.925  ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 7.022  ; 7.022  ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 7.651  ; 7.651  ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 7.424  ; 7.424  ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 8.457  ; 8.457  ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 8.279  ; 8.279  ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 7.543  ; 7.543  ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 7.372  ; 7.372  ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 7.775  ; 7.775  ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 7.206  ; 7.206  ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 8.457  ; 8.457  ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 7.593  ; 7.593  ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 7.668  ; 7.668  ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 7.134  ; 7.134  ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 7.456  ; 7.456  ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 7.410  ; 7.410  ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 8.315  ; 8.315  ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 7.665  ; 7.665  ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 6.738  ; 6.738  ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 7.452  ; 7.452  ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 7.439  ; 7.439  ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 8.652  ; 8.652  ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 8.652  ; 8.652  ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 7.731  ; 7.731  ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 8.231  ; 8.231  ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 7.693  ; 7.693  ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 7.803  ; 7.803  ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 7.634  ; 7.634  ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 8.041  ; 8.041  ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 7.271  ; 7.271  ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 6.676  ; 6.676  ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 6.956  ; 6.956  ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 7.577  ; 7.577  ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 7.454  ; 7.454  ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 6.940  ; 6.940  ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 7.241  ; 7.241  ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 7.194  ; 7.194  ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 7.442  ; 7.442  ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 8.746  ; 8.746  ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 7.697  ; 7.697  ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 7.521  ; 7.521  ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 7.676  ; 7.676  ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 8.746  ; 8.746  ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 7.714  ; 7.714  ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 8.038  ; 8.038  ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 7.473  ; 7.473  ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 8.071  ; 8.071  ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 7.900  ; 7.900  ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 8.671  ; 8.671  ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 7.283  ; 7.283  ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 8.577  ; 8.577  ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 7.439  ; 7.439  ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 7.389  ; 7.389  ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 7.181  ; 7.181  ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 7.227  ; 7.227  ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 8.371  ; 8.371  ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 8.002  ; 8.002  ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 8.110  ; 8.110  ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 8.264  ; 8.264  ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 6.922  ; 6.922  ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 7.245  ; 7.245  ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 7.728  ; 7.728  ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 6.943  ; 6.943  ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 8.371  ; 8.371  ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 7.182  ; 7.182  ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 7.199  ; 7.199  ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 7.900  ; 7.900  ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 7.602  ; 7.602  ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 7.895  ; 7.895  ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 7.284  ; 7.284  ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 7.365  ; 7.365  ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 8.323  ; 8.323  ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 8.407  ; 8.407  ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 7.853  ; 7.853  ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 7.490  ; 7.490  ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 7.378  ; 7.378  ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 8.407  ; 8.407  ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 8.373  ; 8.373  ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 6.883  ; 6.883  ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 7.187  ; 7.187  ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 7.187  ; 7.187  ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 6.701  ; 6.701  ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 8.160  ; 8.160  ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 7.214  ; 7.214  ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 7.182  ; 7.182  ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 8.112  ; 8.112  ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 7.608  ; 7.608  ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 7.894  ; 7.894  ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 7.207  ; 7.207  ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 8.460  ; 8.460  ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 7.435  ; 7.435  ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 8.460  ; 8.460  ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 7.731  ; 7.731  ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 7.267  ; 7.267  ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 7.441  ; 7.441  ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 8.110  ; 8.110  ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 8.378  ; 8.378  ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 7.143  ; 7.143  ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 7.796  ; 7.796  ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 8.154  ; 8.154  ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 7.584  ; 7.584  ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 7.936  ; 7.936  ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 7.693  ; 7.693  ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 7.420  ; 7.420  ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 7.197  ; 7.197  ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 7.665  ; 7.665  ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 8.232  ; 8.232  ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 7.243  ; 7.243  ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 7.024  ; 7.024  ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 7.885  ; 7.885  ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 7.039  ; 7.039  ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 7.933  ; 7.933  ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 8.137  ; 8.137  ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 8.151  ; 8.151  ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 6.790  ; 6.790  ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 7.653  ; 7.653  ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 8.106  ; 8.106  ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 6.747  ; 6.747  ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 8.232  ; 8.232  ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 7.511  ; 7.511  ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 7.676  ; 7.676  ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 7.922  ; 7.922  ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 7.472  ; 7.472  ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 5.794  ;        ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;        ; 5.794  ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 6.078  ;        ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;        ; 6.078  ; Fall       ; Tstep_Q.T4      ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Done       ; Clock      ; 4.521 ; 4.521 ; Rise       ; Clock           ;
; Instr[*]   ; Clock      ; 5.828 ; 5.828 ; Rise       ; Clock           ;
;  Instr[0]  ; Clock      ; 6.398 ; 6.398 ; Rise       ; Clock           ;
;  Instr[1]  ; Clock      ; 5.828 ; 5.828 ; Rise       ; Clock           ;
;  Instr[2]  ; Clock      ; 6.238 ; 6.238 ; Rise       ; Clock           ;
;  Instr[3]  ; Clock      ; 5.879 ; 5.879 ; Rise       ; Clock           ;
;  Instr[4]  ; Clock      ; 5.981 ; 5.981 ; Rise       ; Clock           ;
;  Instr[5]  ; Clock      ; 6.047 ; 6.047 ; Rise       ; Clock           ;
;  Instr[6]  ; Clock      ; 6.129 ; 6.129 ; Rise       ; Clock           ;
;  Instr[7]  ; Clock      ; 6.304 ; 6.304 ; Rise       ; Clock           ;
;  Instr[8]  ; Clock      ; 6.035 ; 6.035 ; Rise       ; Clock           ;
;  Instr[9]  ; Clock      ; 6.515 ; 6.515 ; Rise       ; Clock           ;
;  Instr[10] ; Clock      ; 6.365 ; 6.365 ; Rise       ; Clock           ;
;  Instr[11] ; Clock      ; 6.146 ; 6.146 ; Rise       ; Clock           ;
;  Instr[12] ; Clock      ; 6.222 ; 6.222 ; Rise       ; Clock           ;
;  Instr[13] ; Clock      ; 6.807 ; 6.807 ; Rise       ; Clock           ;
;  Instr[14] ; Clock      ; 6.527 ; 6.527 ; Rise       ; Clock           ;
;  Instr[15] ; Clock      ; 6.330 ; 6.330 ; Rise       ; Clock           ;
; reg0[*]    ; Clock      ; 3.806 ; 3.806 ; Rise       ; Clock           ;
;  reg0[0]   ; Clock      ; 4.335 ; 4.335 ; Rise       ; Clock           ;
;  reg0[1]   ; Clock      ; 4.137 ; 4.137 ; Rise       ; Clock           ;
;  reg0[2]   ; Clock      ; 4.518 ; 4.518 ; Rise       ; Clock           ;
;  reg0[3]   ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  reg0[4]   ; Clock      ; 4.324 ; 4.324 ; Rise       ; Clock           ;
;  reg0[5]   ; Clock      ; 3.806 ; 3.806 ; Rise       ; Clock           ;
;  reg0[6]   ; Clock      ; 4.000 ; 4.000 ; Rise       ; Clock           ;
;  reg0[7]   ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
;  reg0[8]   ; Clock      ; 3.999 ; 3.999 ; Rise       ; Clock           ;
;  reg0[9]   ; Clock      ; 4.309 ; 4.309 ; Rise       ; Clock           ;
;  reg0[10]  ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  reg0[11]  ; Clock      ; 4.322 ; 4.322 ; Rise       ; Clock           ;
;  reg0[12]  ; Clock      ; 4.310 ; 4.310 ; Rise       ; Clock           ;
;  reg0[13]  ; Clock      ; 3.920 ; 3.920 ; Rise       ; Clock           ;
;  reg0[14]  ; Clock      ; 4.269 ; 4.269 ; Rise       ; Clock           ;
;  reg0[15]  ; Clock      ; 4.136 ; 4.136 ; Rise       ; Clock           ;
; reg1[*]    ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
;  reg1[0]   ; Clock      ; 4.556 ; 4.556 ; Rise       ; Clock           ;
;  reg1[1]   ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  reg1[2]   ; Clock      ; 4.094 ; 4.094 ; Rise       ; Clock           ;
;  reg1[3]   ; Clock      ; 4.244 ; 4.244 ; Rise       ; Clock           ;
;  reg1[4]   ; Clock      ; 4.030 ; 4.030 ; Rise       ; Clock           ;
;  reg1[5]   ; Clock      ; 4.611 ; 4.611 ; Rise       ; Clock           ;
;  reg1[6]   ; Clock      ; 4.188 ; 4.188 ; Rise       ; Clock           ;
;  reg1[7]   ; Clock      ; 4.247 ; 4.247 ; Rise       ; Clock           ;
;  reg1[8]   ; Clock      ; 3.990 ; 3.990 ; Rise       ; Clock           ;
;  reg1[9]   ; Clock      ; 4.163 ; 4.163 ; Rise       ; Clock           ;
;  reg1[10]  ; Clock      ; 4.116 ; 4.116 ; Rise       ; Clock           ;
;  reg1[11]  ; Clock      ; 4.590 ; 4.590 ; Rise       ; Clock           ;
;  reg1[12]  ; Clock      ; 4.232 ; 4.232 ; Rise       ; Clock           ;
;  reg1[13]  ; Clock      ; 3.823 ; 3.823 ; Rise       ; Clock           ;
;  reg1[14]  ; Clock      ; 4.092 ; 4.092 ; Rise       ; Clock           ;
;  reg1[15]  ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
; reg2[*]    ; Clock      ; 3.775 ; 3.775 ; Rise       ; Clock           ;
;  reg2[0]   ; Clock      ; 4.724 ; 4.724 ; Rise       ; Clock           ;
;  reg2[1]   ; Clock      ; 4.207 ; 4.207 ; Rise       ; Clock           ;
;  reg2[2]   ; Clock      ; 4.485 ; 4.485 ; Rise       ; Clock           ;
;  reg2[3]   ; Clock      ; 4.217 ; 4.217 ; Rise       ; Clock           ;
;  reg2[4]   ; Clock      ; 4.291 ; 4.291 ; Rise       ; Clock           ;
;  reg2[5]   ; Clock      ; 4.161 ; 4.161 ; Rise       ; Clock           ;
;  reg2[6]   ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  reg2[7]   ; Clock      ; 4.084 ; 4.084 ; Rise       ; Clock           ;
;  reg2[8]   ; Clock      ; 3.775 ; 3.775 ; Rise       ; Clock           ;
;  reg2[9]   ; Clock      ; 3.924 ; 3.924 ; Rise       ; Clock           ;
;  reg2[10]  ; Clock      ; 4.164 ; 4.164 ; Rise       ; Clock           ;
;  reg2[11]  ; Clock      ; 4.088 ; 4.088 ; Rise       ; Clock           ;
;  reg2[12]  ; Clock      ; 3.879 ; 3.879 ; Rise       ; Clock           ;
;  reg2[13]  ; Clock      ; 4.057 ; 4.057 ; Rise       ; Clock           ;
;  reg2[14]  ; Clock      ; 3.994 ; 3.994 ; Rise       ; Clock           ;
;  reg2[15]  ; Clock      ; 4.085 ; 4.085 ; Rise       ; Clock           ;
; reg3[*]    ; Clock      ; 4.027 ; 4.027 ; Rise       ; Clock           ;
;  reg3[0]   ; Clock      ; 4.202 ; 4.202 ; Rise       ; Clock           ;
;  reg3[1]   ; Clock      ; 4.198 ; 4.198 ; Rise       ; Clock           ;
;  reg3[2]   ; Clock      ; 4.254 ; 4.254 ; Rise       ; Clock           ;
;  reg3[3]   ; Clock      ; 4.788 ; 4.788 ; Rise       ; Clock           ;
;  reg3[4]   ; Clock      ; 4.192 ; 4.192 ; Rise       ; Clock           ;
;  reg3[5]   ; Clock      ; 4.375 ; 4.375 ; Rise       ; Clock           ;
;  reg3[6]   ; Clock      ; 4.154 ; 4.154 ; Rise       ; Clock           ;
;  reg3[7]   ; Clock      ; 4.388 ; 4.388 ; Rise       ; Clock           ;
;  reg3[8]   ; Clock      ; 4.378 ; 4.378 ; Rise       ; Clock           ;
;  reg3[9]   ; Clock      ; 4.811 ; 4.811 ; Rise       ; Clock           ;
;  reg3[10]  ; Clock      ; 4.046 ; 4.046 ; Rise       ; Clock           ;
;  reg3[11]  ; Clock      ; 4.647 ; 4.647 ; Rise       ; Clock           ;
;  reg3[12]  ; Clock      ; 4.110 ; 4.110 ; Rise       ; Clock           ;
;  reg3[13]  ; Clock      ; 4.103 ; 4.103 ; Rise       ; Clock           ;
;  reg3[14]  ; Clock      ; 4.027 ; 4.027 ; Rise       ; Clock           ;
;  reg3[15]  ; Clock      ; 4.053 ; 4.053 ; Rise       ; Clock           ;
; reg4[*]    ; Clock      ; 3.891 ; 3.891 ; Rise       ; Clock           ;
;  reg4[0]   ; Clock      ; 4.349 ; 4.349 ; Rise       ; Clock           ;
;  reg4[1]   ; Clock      ; 4.458 ; 4.458 ; Rise       ; Clock           ;
;  reg4[2]   ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
;  reg4[3]   ; Clock      ; 3.906 ; 3.906 ; Rise       ; Clock           ;
;  reg4[4]   ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  reg4[5]   ; Clock      ; 4.288 ; 4.288 ; Rise       ; Clock           ;
;  reg4[6]   ; Clock      ; 3.891 ; 3.891 ; Rise       ; Clock           ;
;  reg4[7]   ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  reg4[8]   ; Clock      ; 4.032 ; 4.032 ; Rise       ; Clock           ;
;  reg4[9]   ; Clock      ; 4.062 ; 4.062 ; Rise       ; Clock           ;
;  reg4[10]  ; Clock      ; 4.360 ; 4.360 ; Rise       ; Clock           ;
;  reg4[11]  ; Clock      ; 4.207 ; 4.207 ; Rise       ; Clock           ;
;  reg4[12]  ; Clock      ; 4.383 ; 4.383 ; Rise       ; Clock           ;
;  reg4[13]  ; Clock      ; 4.064 ; 4.064 ; Rise       ; Clock           ;
;  reg4[14]  ; Clock      ; 4.065 ; 4.065 ; Rise       ; Clock           ;
;  reg4[15]  ; Clock      ; 4.572 ; 4.572 ; Rise       ; Clock           ;
; reg5[*]    ; Clock      ; 3.796 ; 3.796 ; Rise       ; Clock           ;
;  reg5[0]   ; Clock      ; 4.326 ; 4.326 ; Rise       ; Clock           ;
;  reg5[1]   ; Clock      ; 4.125 ; 4.125 ; Rise       ; Clock           ;
;  reg5[2]   ; Clock      ; 4.144 ; 4.144 ; Rise       ; Clock           ;
;  reg5[3]   ; Clock      ; 4.587 ; 4.587 ; Rise       ; Clock           ;
;  reg5[4]   ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  reg5[5]   ; Clock      ; 3.870 ; 3.870 ; Rise       ; Clock           ;
;  reg5[6]   ; Clock      ; 3.989 ; 3.989 ; Rise       ; Clock           ;
;  reg5[7]   ; Clock      ; 4.023 ; 4.023 ; Rise       ; Clock           ;
;  reg5[8]   ; Clock      ; 3.796 ; 3.796 ; Rise       ; Clock           ;
;  reg5[9]   ; Clock      ; 4.462 ; 4.462 ; Rise       ; Clock           ;
;  reg5[10]  ; Clock      ; 4.030 ; 4.030 ; Rise       ; Clock           ;
;  reg5[11]  ; Clock      ; 4.017 ; 4.017 ; Rise       ; Clock           ;
;  reg5[12]  ; Clock      ; 4.474 ; 4.474 ; Rise       ; Clock           ;
;  reg5[13]  ; Clock      ; 4.139 ; 4.139 ; Rise       ; Clock           ;
;  reg5[14]  ; Clock      ; 4.397 ; 4.397 ; Rise       ; Clock           ;
;  reg5[15]  ; Clock      ; 4.042 ; 4.042 ; Rise       ; Clock           ;
; reg6[*]    ; Clock      ; 4.006 ; 4.006 ; Rise       ; Clock           ;
;  reg6[0]   ; Clock      ; 4.142 ; 4.142 ; Rise       ; Clock           ;
;  reg6[1]   ; Clock      ; 4.728 ; 4.728 ; Rise       ; Clock           ;
;  reg6[2]   ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
;  reg6[3]   ; Clock      ; 4.041 ; 4.041 ; Rise       ; Clock           ;
;  reg6[4]   ; Clock      ; 4.184 ; 4.184 ; Rise       ; Clock           ;
;  reg6[5]   ; Clock      ; 4.439 ; 4.439 ; Rise       ; Clock           ;
;  reg6[6]   ; Clock      ; 4.572 ; 4.572 ; Rise       ; Clock           ;
;  reg6[7]   ; Clock      ; 4.006 ; 4.006 ; Rise       ; Clock           ;
;  reg6[8]   ; Clock      ; 4.284 ; 4.284 ; Rise       ; Clock           ;
;  reg6[9]   ; Clock      ; 4.473 ; 4.473 ; Rise       ; Clock           ;
;  reg6[10]  ; Clock      ; 4.223 ; 4.223 ; Rise       ; Clock           ;
;  reg6[11]  ; Clock      ; 4.386 ; 4.386 ; Rise       ; Clock           ;
;  reg6[12]  ; Clock      ; 4.227 ; 4.227 ; Rise       ; Clock           ;
;  reg6[13]  ; Clock      ; 4.058 ; 4.058 ; Rise       ; Clock           ;
;  reg6[14]  ; Clock      ; 4.035 ; 4.035 ; Rise       ; Clock           ;
;  reg6[15]  ; Clock      ; 4.278 ; 4.278 ; Rise       ; Clock           ;
; regPC[*]   ; Clock      ; 3.825 ; 3.825 ; Rise       ; Clock           ;
;  regPC[0]  ; Clock      ; 4.061 ; 4.061 ; Rise       ; Clock           ;
;  regPC[1]  ; Clock      ; 3.978 ; 3.978 ; Rise       ; Clock           ;
;  regPC[2]  ; Clock      ; 4.374 ; 4.374 ; Rise       ; Clock           ;
;  regPC[3]  ; Clock      ; 3.980 ; 3.980 ; Rise       ; Clock           ;
;  regPC[4]  ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  regPC[5]  ; Clock      ; 4.492 ; 4.492 ; Rise       ; Clock           ;
;  regPC[6]  ; Clock      ; 4.473 ; 4.473 ; Rise       ; Clock           ;
;  regPC[7]  ; Clock      ; 3.840 ; 3.840 ; Rise       ; Clock           ;
;  regPC[8]  ; Clock      ; 4.230 ; 4.230 ; Rise       ; Clock           ;
;  regPC[9]  ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
;  regPC[10] ; Clock      ; 3.825 ; 3.825 ; Rise       ; Clock           ;
;  regPC[11] ; Clock      ; 4.513 ; 4.513 ; Rise       ; Clock           ;
;  regPC[12] ; Clock      ; 4.204 ; 4.204 ; Rise       ; Clock           ;
;  regPC[13] ; Clock      ; 4.252 ; 4.252 ; Rise       ; Clock           ;
;  regPC[14] ; Clock      ; 4.365 ; 4.365 ; Rise       ; Clock           ;
;  regPC[15] ; Clock      ; 4.104 ; 4.104 ; Rise       ; Clock           ;
; Done       ; Tstep_Q.T3 ; 2.894 ;       ; Rise       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T3 ;       ; 2.894 ; Fall       ; Tstep_Q.T3      ;
; Done       ; Tstep_Q.T4 ; 2.974 ;       ; Rise       ; Tstep_Q.T4      ;
; Done       ; Tstep_Q.T4 ;       ; 2.974 ; Fall       ; Tstep_Q.T4      ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; Clock      ; Clock      ; 5156     ; 0        ; 0        ; 0        ;
; Tstep_Q.T1 ; Clock      ; 2369     ; 1        ; 0        ; 0        ;
; Tstep_Q.T3 ; Clock      ; 125      ; 141      ; 0        ; 0        ;
; Tstep_Q.T4 ; Clock      ; 2390     ; 38       ; 0        ; 0        ;
; Clock      ; Tstep_Q.T1 ; 50       ; 0        ; 0        ; 0        ;
; Tstep_Q.T3 ; Tstep_Q.T1 ; 7        ; 7        ; 0        ; 0        ;
; Tstep_Q.T4 ; Tstep_Q.T1 ; 8        ; 8        ; 0        ; 0        ;
; Clock      ; Tstep_Q.T3 ; 0        ; 0        ; 2        ; 0        ;
; Clock      ; Tstep_Q.T4 ; 50       ; 0        ; 26416    ; 0        ;
; Tstep_Q.T1 ; Tstep_Q.T4 ; 0        ; 0        ; 20666    ; 0        ;
; Tstep_Q.T3 ; Tstep_Q.T4 ; 7        ; 7        ; 0        ; 0        ;
; Tstep_Q.T4 ; Tstep_Q.T4 ; 8        ; 8        ; 20724    ; 58       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; Clock      ; Clock      ; 5156     ; 0        ; 0        ; 0        ;
; Tstep_Q.T1 ; Clock      ; 2369     ; 1        ; 0        ; 0        ;
; Tstep_Q.T3 ; Clock      ; 125      ; 141      ; 0        ; 0        ;
; Tstep_Q.T4 ; Clock      ; 2390     ; 38       ; 0        ; 0        ;
; Clock      ; Tstep_Q.T1 ; 50       ; 0        ; 0        ; 0        ;
; Tstep_Q.T3 ; Tstep_Q.T1 ; 7        ; 7        ; 0        ; 0        ;
; Tstep_Q.T4 ; Tstep_Q.T1 ; 8        ; 8        ; 0        ; 0        ;
; Clock      ; Tstep_Q.T3 ; 0        ; 0        ; 2        ; 0        ;
; Clock      ; Tstep_Q.T4 ; 50       ; 0        ; 26416    ; 0        ;
; Tstep_Q.T1 ; Tstep_Q.T4 ; 0        ; 0        ; 20666    ; 0        ;
; Tstep_Q.T3 ; Tstep_Q.T4 ; 7        ; 7        ; 0        ; 0        ;
; Tstep_Q.T4 ; Tstep_Q.T4 ; 8        ; 8        ; 20724    ; 58       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 145   ; 145  ;
; Unconstrained Output Port Paths ; 234   ; 234  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 14 23:02:58 2022
Info: Command: quartus_sta projetoProcessador -c projetoProcessador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 21 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projetoProcessador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name Tstep_Q.T3 Tstep_Q.T3
    Info (332105): create_clock -period 1.000 -name Tstep_Q.T1 Tstep_Q.T1
    Info (332105): create_clock -period 1.000 -name Tstep_Q.T4 Tstep_Q.T4
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.086
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.086      -159.427 Tstep_Q.T4 
    Info (332119):    -6.367     -1104.595 Clock 
    Info (332119):    -3.266        -3.266 Tstep_Q.T3 
    Info (332119):    -1.898        -6.693 Tstep_Q.T1 
Info (332146): Worst-case hold slack is -2.833
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.833       -25.428 Tstep_Q.T4 
    Info (332119):    -2.569        -9.501 Tstep_Q.T1 
    Info (332119):    -2.557       -57.668 Clock 
    Info (332119):     2.959         0.000 Tstep_Q.T3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -386.610 Clock 
    Info (332119):     0.500         0.000 Tstep_Q.T1 
    Info (332119):     0.500         0.000 Tstep_Q.T3 
    Info (332119):     0.500         0.000 Tstep_Q.T4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.703       -72.517 Tstep_Q.T4 
    Info (332119):    -2.929      -474.340 Clock 
    Info (332119):    -1.435        -1.435 Tstep_Q.T3 
    Info (332119):    -0.200        -0.502 Tstep_Q.T1 
Info (332146): Worst-case hold slack is -1.582
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.582       -17.576 Tstep_Q.T4 
    Info (332119):    -1.496        -5.636 Tstep_Q.T1 
    Info (332119):    -1.413       -78.364 Clock 
    Info (332119):     1.889         0.000 Tstep_Q.T3 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -386.610 Clock 
    Info (332119):     0.500         0.000 Tstep_Q.T1 
    Info (332119):     0.500         0.000 Tstep_Q.T3 
    Info (332119):     0.500         0.000 Tstep_Q.T4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Fri Oct 14 23:02:59 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


