/*
 * Copyright(C) 2010 Freescale Semiconductor, Inc. All rights reserved.
 *
 * This program is free software; you can redistribute  it and/or modify it
 * under  the terms of  the GNU General  Public License as published by the
 * Free Software Foundation;  either version 2 of the  License, or (at your
 * option) any later version.
 */

#ifndef __MCF5441X_GPIO_H__
#define __MCF5441X_GPIO_H__

/*********************************************************************
*
* General Purpose I/O Module (GPIO)
*
*********************************************************************/

#define MCF_GPIO_PODR_A		MCF_REG08(0xEC094000)
#define MCF_GPIO_PODR_B		MCF_REG08(0xEC094001)
#define MCF_GPIO_PODR_C		MCF_REG08(0xEC094002)
#define MCF_GPIO_PODR_D		MCF_REG08(0xEC094003)
#define MCF_GPIO_PODR_E		MCF_REG08(0xEC094004)
#define MCF_GPIO_PODR_F		MCF_REG08(0xEC094005)
#define MCF_GPIO_PODR_G		MCF_REG08(0xEC094006)
#define MCF_GPIO_PODR_H		MCF_REG08(0xEC094007)
#define MCF_GPIO_PODR_I		MCF_REG08(0xEC094008)
#define MCF_GPIO_PODR_J		MCF_REG08(0xEC094009)
#define MCF_GPIO_PODR_K		MCF_REG08(0xEC09400A)

#define MCF_GPIO_PDDR_A		MCF_REG08(0xEC09400C)
#define MCF_GPIO_PDDR_B		MCF_REG08(0xEC09400D)
#define MCF_GPIO_PDDR_C		MCF_REG08(0xEC09400E)
#define MCF_GPIO_PDDR_D		MCF_REG08(0xEC09400F)
#define MCF_GPIO_PDDR_E		MCF_REG08(0xEC094010)
#define MCF_GPIO_PDDR_F		MCF_REG08(0xEC094011)
#define MCF_GPIO_PDDR_G		MCF_REG08(0xEC094012)
#define MCF_GPIO_PDDR_H		MCF_REG08(0xEC094013)
#define MCF_GPIO_PDDR_I		MCF_REG08(0xEC094014)
#define MCF_GPIO_PDDR_J		MCF_REG08(0xEC094015)
#define MCF_GPIO_PDDR_K		MCF_REG08(0xEC094016)

#define MCF_GPIO_PPDSDR_A	MCF_REG08(0xEC094018)
#define MCF_GPIO_PPDSDR_B	MCF_REG08(0xEC094019)
#define MCF_GPIO_PPDSDR_C	MCF_REG08(0xEC09401A)
#define MCF_GPIO_PPDSDR_D	MCF_REG08(0xEC09401B)
#define MCF_GPIO_PPDSDR_E	MCF_REG08(0xEC09401C)
#define MCF_GPIO_PPDSDR_F	MCF_REG08(0xEC09401D)
#define MCF_GPIO_PPDSDR_G	MCF_REG08(0xEC09401E)
#define MCF_GPIO_PPDSDR_H	MCF_REG08(0xEC09401F)
#define MCF_GPIO_PPDSDR_I	MCF_REG08(0xEC094020)
#define MCF_GPIO_PPDSDR_J	MCF_REG08(0xEC094021)
#define MCF_GPIO_PPDSDR_K	MCF_REG08(0xEC094022)

#define MCF_GPIO_PCLRR_A	MCF_REG08(0xEC094024)
#define MCF_GPIO_PCLRR_B	MCF_REG08(0xEC094025)
#define MCF_GPIO_PCLRR_C	MCF_REG08(0xEC094026)
#define MCF_GPIO_PCLRR_D	MCF_REG08(0xEC094027)
#define MCF_GPIO_PCLRR_E	MCF_REG08(0xEC094028)
#define MCF_GPIO_PCLRR_F	MCF_REG08(0xEC094029)
#define MCF_GPIO_PCLRR_G	MCF_REG08(0xEC09402A)
#define MCF_GPIO_PCLRR_H	MCF_REG08(0xEC09402B)
#define MCF_GPIO_PCLRR_I	MCF_REG08(0xEC09402C)
#define MCF_GPIO_PCLRR_J	MCF_REG08(0xEC09402D)
#define MCF_GPIO_PCLRR_K	MCF_REG08(0xEC09402E)

#define MCF_GPIO_PCR_A		MCF_REG16(0xEC094030)
#define MCF_GPIO_PCR_B		MCF_REG16(0xEC094032)
#define MCF_GPIO_PCR_C		MCF_REG16(0xEC094034)
#define MCF_GPIO_PCR_D		MCF_REG16(0xEC094036)
#define MCF_GPIO_PCR_E		MCF_REG16(0xEC094038)
#define MCF_GPIO_PCR_F		MCF_REG16(0xEC09403A)
#define MCF_GPIO_PCR_G		MCF_REG16(0xEC09403C)

#define MCF_GPIO_PCR_H		MCF_REG16(0xEC09403E)
#define MCF_GPIO_PCR_I		MCF_REG16(0xEC094040)
#define MCF_GPIO_PCR_J		MCF_REG16(0xEC094042)
#define MCF_GPIO_PCR_K		MCF_REG16(0xEC094044)

#define MCF_GPIO_PODR_G4_VAL	(0x01 << 4)
#define MCF_GPIO_PODR_G4_MASK	(0xff & ~MCF_GPIO_PODR_G4_VAL)
#define MCF_GPIO_PDDR_G4_OUTPUT	(0x01 << 4)
#define MCF_GPIO_PDDR_G4_MASK	(0xff & ~MCF_GPIO_PDDR_G4_OUTPUT)

#define MCF_GPIO_PAR_FBCTL	MCF_REG08(0xEC094048)
#define MCF_GPIO_PAR_BE		MCF_REG08(0xEC094049)
#define MCF_GPIO_PAR_CS		MCF_REG08(0xEC09404A)
#define MCF_GPIO_PAR_CANI2C	MCF_REG08(0xEC09404B)
#define MCF_GPIO_PAR_IRQ0H	MCF_REG08(0xEC09404C)
#define MCF_GPIO_PAR_IRQ0L	MCF_REG08(0xEC09404D)
#define MCF_GPIO_PAR_DSPI0WH	MCF_REG08(0xEC09404E)
#define MCF_GPIO_PAR_DSPI0WL	MCF_REG08(0xEC09404F)
#define MCF_GPIO_PAR_TIMER	MCF_REG08(0xEC094050)
#define MCF_GPIO_PAR_UART2	MCF_REG08(0xEC094051)
#define MCF_GPIO_PAR_UART1	MCF_REG08(0xEC094052)
#define MCF_GPIO_PAR_UART0	MCF_REG08(0xEC094053)
#define MCF_GPIO_PAR_ESDHCH	MCF_REG08(0xEC094054)
#define MCF_GPIO_PAR_ESDHCL	MCF_REG08(0xEC094055)
#define MCF_GPIO_PAR_SIMP0H	MCF_REG08(0xEC094056)
#define MCF_GPIO_PAR_SIMP0L	MCF_REG08(0xEC094057)
#define MCF_GPIO_PAR_SSI0H	MCF_REG08(0xEC094058)
#define MCF_GPIO_PAR_SSI0L	MCF_REG08(0xEC094059)
#define MCF_GPIO_PAR_DBGH1	MCF_REG08(0xEC09405A)
#define MCF_GPIO_PAR_DBGH0	MCF_REG08(0xEC09405B)
#define MCF_GPIO_PAR_DBGL	MCF_REG08(0xEC09405C)
#define MCF_GPIO_PAR_FEC	MCF_REG08(0xEC09405E)
#define MCF_GPIO_MSCR_SDRAMC	MCF_REG08(0xEC094064)
#define MCF_GPIO_SRCR_FB1	MCF_REG08(0xEC094064)
#define MCF_GPIO_SRCR_FB2	MCF_REG08(0xEC094065)
#define MCF_GPIO_SRCR_FB3	MCF_REG08(0xEC094066)
#define MCF_GPIO_SRCR_FB4	MCF_REG08(0xEC094067)
#define MCF_GPIO_SRCR_DSPI0W	MCF_REG08(0xEC094068)
#define MCF_GPIO_SRCR_CANI2C	MCF_REG08(0xEC094069)
#define MCF_GPIO_SRCR_IRQ0	MCF_REG08(0xEC09406A)
#define MCF_GPIO_SRCR_TIMER	MCF_REG08(0xEC09406B)
#define MCF_GPIO_SRCR_UART	MCF_REG08(0xEC09406C)
#define MCF_GPIO_SRCR_FEC	MCF_REG08(0xEC09406D)
#define MCF_GPIO_SRCR_SDHC	MCF_REG08(0xEC09406E)
#define MCF_GPIO_SRCR_SIM0	MCF_REG08(0xEC09406F)
#define MCF_GPIO_SRCR_SSI0	MCF_REG08(0xEC094070)

#define MCF_GPIO_PAR_FBCTL_ALE(x)		(((x)&3)<<6)
#define MCF_GPIO_PAR_FBCTL_ALE_MASK		(0x3F)
#define MCF_GPIO_PAR_FBCTL_ALE_FB_ALE		(0xC0)
#define MCF_GPIO_PAR_FBCTL_ALE_FB_TS		(0x80)
#define MCF_GPIO_PAR_FBCTL_ALE_GPIO		(0x00)
#define MCF_GPIO_PAR_FBCTL_OE(x)		(((x)&3)<<4)
#define MCF_GPIO_PAR_FBCTL_OE_MASK		(0xCF)
#define MCF_GPIO_PAR_FBCTL_OE_FB_OE		(0x30)
#define MCF_GPIO_PAR_FBCTL_OE_FB_TBST		(0x20)
#define MCF_GPIO_PAR_FBCTL_OE_NFC_RE		(0x20)
#define MCF_GPIO_PAR_FBCTL_OE_GPIO		(0x00)
#define MCF_GPIO_PAR_FBCTL_FBCLK		(0x08)
#define MCF_GPIO_PAR_FBCTL_RW			(0x04)
#define MCF_GPIO_PAR_FBCTL_TA(x)		((x)&3)
#define MCF_GPIO_PAR_FBCTL_TA_MASK		(0xFC)
#define MCF_GPIO_PAR_FBCTL_TA_TA		(0x03)
#define MCF_GPIO_PAR_FBCTL_TA_NFC_RB		(0x01)
#define MCF_GPIO_PAR_FBCTL_TA_GPIO		(0x00)

#define MCF_GPIO_PAR_BE_BS3(x)			(((x)&0x03)<<6)
#define MCF_GPIO_PAR_BE_BE3_MASK		(0x3F)
#define MCF_GPIO_PAR_BE_BE3_BE3			(0xC0)
#define MCF_GPIO_PAR_BE_BE3_CS3			(0x80)
#define MCF_GPIO_PAR_BE_BE3_FB_A1		(0x40)
#define MCF_GPIO_PAR_BE_BE3_NFC_ALE		(0x40)
#define MCF_GPIO_PAR_BE_BE3_GPIO		(0x00)
#define MCF_GPIO_PAR_BE_BS2(x)			(((x)&0x03)<<4)
#define MCF_GPIO_PAR_BE_BE2_MASK		(0xCF)
#define MCF_GPIO_PAR_BE_BE2_BE2			(0x30)
#define MCF_GPIO_PAR_BE_BE2_CS2			(0x20)
#define MCF_GPIO_PAR_BE_BE2_FB_A0		(0x10)
#define MCF_GPIO_PAR_BE_BE2_NFC_CLE		(0x10)
#define MCF_GPIO_PAR_BE_BE2_GPIO		(0x00)
#define MCF_GPIO_PAR_BE_BS1(x)			(((x)&0x03)<<2)
#define MCF_GPIO_PAR_BE_BE1_MASK		(0xF3)
#define MCF_GPIO_PAR_BE_BE1_BE1			(0x0C)
#define MCF_GPIO_PAR_BE_BE1_FB_TSZ1		(0x08)
#define MCF_GPIO_PAR_BE_BE1_GPIO		(0x00)
#define MCF_GPIO_PAR_BE_BS0(x)			((x)&0x03)
#define MCF_GPIO_PAR_BE_BE0_MASK		(0xFC)
#define MCF_GPIO_PAR_BE_BE0_BE0			(0x03)
#define MCF_GPIO_PAR_BE_BE0_FB_TSZ0		(0x02)
#define MCF_GPIO_PAR_BE_BE0_GPIO		(0x00)

#define MCF_GPIO_PAR_CS_CS5(x)			(((x)&0x03)<<6)
#define MCF_GPIO_PAR_CS_CS5_MASK		(0x3F)
#define MCF_GPIO_PAR_CS_CS5_CS5			(0xC0)
#define MCF_GPIO_PAR_CS_CS5_DACK1		(0x80)
#define MCF_GPIO_PAR_CS_CS5_GPIO		(0x00)
#define MCF_GPIO_PAR_CS_CS4(x)			(((x)&0x03)<<4)
#define MCF_GPIO_PAR_CS_CS4_MASK		(0xCF)
#define MCF_GPIO_PAR_CS_CS4_CS4			(0x30)
#define MCF_GPIO_PAR_CS_CS4_DREQ1		(0x20)
#define MCF_GPIO_PAR_CS_CS4_GPIO		(0x00)
#define MCF_GPIO_PAR_CS_CS1(x)			(((x)&0x03)<<2)
#define MCF_GPIO_PAR_CS_CS1_MASK		(0xF3)
#define MCF_GPIO_PAR_CS_CS1_CS1			(0x0C)
#define MCF_GPIO_PAR_CS_CS1_NFC_CE		(0x04)
#define MCF_GPIO_PAR_CS_CS1_GPIO		(0x00)
#define MCF_GPIO_PAR_CS_CS0_CS0			(0x01)

#define MCF_GPIO_PAR_CANI2C_I2C0SCL(x)		(((x)&0x03)<<6)
#define MCF_GPIO_PAR_CANI2C_I2C0SCL_MASK	(0x3F)
#define MCF_GPIO_PAR_CANI2C_I2C0SCL_I2C0SCL	(0xC0)
#define MCF_GPIO_PAR_CANI2C_I2C0SCL_U8TXD	(0x80)
#define MCF_GPIO_PAR_CANI2C_I2C0SCL_CAN0TX	(0x40)
#define MCF_GPIO_PAR_CANI2C_I2C0SCL_GPIO	(0x00)
#define MCF_GPIO_PAR_CANI2C_I2C0SDA(x)		(((x)&0x03)<<4)
#define MCF_GPIO_PAR_CANI2C_I2C0SDA_MASK	(0xCF)
#define MCF_GPIO_PAR_CANI2C_I2C0SDA_I2C0SDA	(0x30)
#define MCF_GPIO_PAR_CANI2C_I2C0SDA_U8RXD	(0x20)
#define MCF_GPIO_PAR_CANI2C_I2C0SDA_CAN0RX	(0x10)
#define MCF_GPIO_PAR_CANI2C_I2C0SDA_GPIO	(0x00)
#define MCF_GPIO_PAR_CANI2C_CAN1TX(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_CANI2C_CAN1TX_MASK		(0xF3)
#define MCF_GPIO_PAR_CANI2C_CAN1TX_CAN1TX	(0x0C)
#define MCF_GPIO_PAR_CANI2C_CAN1TX_U9TXD	(0x08)
#define MCF_GPIO_PAR_CANI2C_CAN1TX_I2C1SCL	(0x04)
#define MCF_GPIO_PAR_CANI2C_CAN1TX_GPIO		(0x00)
#define MCF_GPIO_PAR_CANI2C_CAN1RX(x)		((x)&0x03)
#define MCF_GPIO_PAR_CANI2C_CAN1RX_MASK		(0xFC)
#define MCF_GPIO_PAR_CANI2C_CAN1RX_CAN1RX	(0x03)
#define MCF_GPIO_PAR_CANI2C_CAN1RX_U9RXD	(0x02)
#define MCF_GPIO_PAR_CANI2C_CAN1RX_I2C1SDA	(0x01)
#define MCF_GPIO_PAR_CANI2C_CAN1RX_GPIO	(0x00)

#define MCF_GPIO_PAR_IRQH_IRQ7			(0x10)
#define MCF_GPIO_PAR_IRQH_IRQ4(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_IRQH_IRQ4_MASK		(0xF3)
#define MCF_GPIO_PAR_IRQH_IRQ4_IRQ4		(0x0C)
#define MCF_GPIO_PAR_IRQH_IRQ4_DREQ0		(0x08)
#define MCF_GPIO_PAR_IRQH_IRQ4_GPIO		(0x00)
#define MCF_GPIO_PAR_IRQH_IRQ1			(0x01)

#define MCF_GPIO_PAR_IRQL_IRQ6(x)		(((x)&0x03)<<6)
#define MCF_GPIO_PAR_IRQL_IRQ6_MASK		(0x3F)
#define MCF_GPIO_PAR_IRQL_IRQ6_IRQ6		(0xC0)
#define MCF_GPIO_PAR_IRQL_IRQ6_USBCLKIN		(0x40)
#define MCF_GPIO_PAR_IRQL_IRQ6_GPIO		(0x00)
#define MCF_GPIO_PAR_IRQL_IRQ3(x)		(((x)&0x03)<<4)
#define MCF_GPIO_PAR_IRQL_IRQ3_MASK		(0xCF)
#define MCF_GPIO_PAR_IRQL_IRQ3_IRQ3		(0x30)
#define MCF_GPIO_PAR_IRQL_IRQ3_DSPI0_PCS3	(0x20)
#define MCF_GPIO_PAR_IRQL_IRQ3_USB1_VBUS_EN	(0x10)
#define MCF_GPIO_PAR_IRQL_IRQ3_GPIO		(0x00)
#define MCF_GPIO_PAR_IRQL_IRQ2(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_IRQL_IRQ2_MASK		(0xF3)
#define MCF_GPIO_PAR_IRQL_IRQ2_IRQ2		(0x0C)
#define MCF_GPIO_PAR_IRQL_IRQ2_DSPI0_PCS2	(0x08)
#define MCF_GPIO_PAR_IRQL_IRQ2_USB1_VBUS_OC	(0x04)
#define MCF_GPIO_PAR_IRQL_IRQ2_GPIO		(0x00)

#define MCF_GPIO_PAR_DSPI0_SIN(x)		(((x)&0x03)<<6)
#define MCF_GPIO_PAR_DSPI0_SIN_MASK		(0x3F)
#define MCF_GPIO_PAR_DSPI0_SIN_DSPI0SIN		(0xC0)
#define MCF_GPIO_PAR_DSPI0_SIN_SBF_DI		(0xC0)
#define MCF_GPIO_PAR_DSPI0_SIN_U3RXD		(0x80)
#define MCF_GPIO_PAR_DSPI0_SIN_SDHC_CMD		(0x40)
#define MCF_GPIO_PAR_DSPI0_SIN_GPIO		(0x00)
#define MCF_GPIO_PAR_DSPI0_SOUT(x)		(((x)&0x03)<<4)
#define MCF_GPIO_PAR_DSPI0_SOUT_MASK		(0xCF)
#define MCF_GPIO_PAR_DSPI0_SOUT_DSPI0SOUT	(0x30)
#define MCF_GPIO_PAR_DSPI0_SOUT_SBF_DO		(0x30)
#define MCF_GPIO_PAR_DSPI0_SOUT_U3TXD		(0x20)
#define MCF_GPIO_PAR_DSPI0_SOUT_SDHC_DAT0	(0x10)
#define MCF_GPIO_PAR_DSPI0_SOUT_GPIO		(0x00)
#define MCF_GPIO_PAR_DSPI0_SCK(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_DSPI0_SCK_MASK		(0xF3)
#define MCF_GPIO_PAR_DSPI0_SCK_DSPI0SCK		(0x0C)
#define MCF_GPIO_PAR_DSPI0_SCK_SBF_CK		(0x0C)
#define MCF_GPIO_PAR_DSPI0_SCK_I2C3SCL		(0x08)
#define MCF_GPIO_PAR_DSPI0_SCK_SDHC_CLK		(0x04)
#define MCF_GPIO_PAR_DSPI0_SCK_GPIO		(0x00)
#define MCF_GPIO_PAR_DSPI0_PCS0(x)		((x)&0x03)
#define MCF_GPIO_PAR_DSPI0_PCS0_MASK		(0xFC)
#define MCF_GPIO_PAR_DSPI0_PCS0_DSPI0PCS0	(0x03)
#define MCF_GPIO_PAR_DSPI0_PCS0_SS		(0x03)
#define MCF_GPIO_PAR_DSPI0_PCS0_I2C3SDA		(0x02)
#define MCF_GPIO_PAR_DSPI0_PCS0_SDHC_DAT3	(0x01)
#define MCF_GPIO_PAR_DSPI0_PCS0_GPIO		(0x00)

#define MCF_GPIO_PAR_DSPIOW_DSPI0PSC1		(0x80)
#define MCF_GPIO_PAR_DSPIOW_SBF_CS		(0x80)
#define MCF_GPIO_PAR_DSPIOW_OWDAT		(((x)&0x03)<<4)
#define MCF_GPIO_PAR_DSPIOW_OWDAT_MASK		(0xCF)
#define MCF_GPIO_PAR_DSPIOW_OWDAT_OWDAT		(0x30)
#define MCF_GPIO_PAR_DSPIOW_OWDAT_DACK0		(0x20)
#define MCF_GPIO_PAR_DSPIOW_OWDAT_GPIO		(0x00)

#define MCF_GPIO_PAR_TIMER_T3IN(x)		(((x)&0x03)<<6)
#define MCF_GPIO_PAR_TIMER_T3IN_MASK		(0x3F)
#define MCF_GPIO_PAR_TIMER_T3IN_T3IN		(0xC0)
#define MCF_GPIO_PAR_TIMER_T3IN_EXTA3			(0xC0)
#define MCF_GPIO_PAR_TIMER_T3IN_T3OUT	(0x80)
#define MCF_GPIO_PAR_TIMER_T3IN_USB0_VBUSEN	(0x40)
#define MCF_GPIO_PAR_TIMER_T3IN_ULPI_DIR	(0x40)
#define MCF_GPIO_PAR_TIMER_T3IN_GPIO		(0x00)
#define MCF_GPIO_PAR_TIMER_T2IN(x)		(((x)&0x03)<<4)
#define MCF_GPIO_PAR_TIMER_T2IN_MASK		(0xCF)
#define MCF_GPIO_PAR_TIMER_T2IN_T2IN		(0x30)
#define MCF_GPIO_PAR_TIMER_T2IN_EXTA2		(0x30)
#define MCF_GPIO_PAR_TIMER_T2IN_T2OUT		(0x20)
#define MCF_GPIO_PAR_TIMER_T2IN_SDHC_DAT2	(0x10)
#define MCF_GPIO_PAR_TIMER_T2IN_GPIO		(0x00)
#define MCF_GPIO_PAR_TIMER_T1IN(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_TIMER_T1IN_MASK		(0xF3)
#define MCF_GPIO_PAR_TIMER_T1IN_T1IN		(0x0C)
#define MCF_GPIO_PAR_TIMER_T1IN_EXTA1		(0x0C)
#define MCF_GPIO_PAR_TIMER_T1IN_T1OUT		(0x08)
#define MCF_GPIO_PAR_TIMER_T1IN_SDHC_DAT1	(0x04)
#define MCF_GPIO_PAR_TIMER_T1IN_GPIO		(0x00)
#define MCF_GPIO_PAR_TIMER_T0IN(x)		((x)&0x03)
#define MCF_GPIO_PAR_TIMER_T0IN_MASK		(0xFC)
#define MCF_GPIO_PAR_TIMER_T0IN_T0IN		(0x03)
#define MCF_GPIO_PAR_TIMER_T0IN_EXTA0		(0x03)
#define MCF_GPIO_PAR_TIMER_T0IN_T0OUT		(0x02)
#define MCF_GPIO_PAR_TIMER_T0IN_USBO_VBUSOC	(0x01)
#define MCF_GPIO_PAR_TIMER_T0IN_ULPI_NXT	(0x01)
#define MCF_GPIO_PAR_TIMER_T0IN_GPIO		(0x00)

#define MCF_GPIO_PAR_UART2_U2CTS(x)		(((x)&0x03)<<6)
#define MCF_GPIO_PAR_UART2_U2CTS_MASK		(0x3F)
#define MCF_GPIO_PAR_UART2_U2CTS_U2CTS		(0xC0)
#define MCF_GPIO_PAR_UART2_U2CTS_U6TXD		(0x80)
#define MCF_GPIO_PAR_UART2_U2CTS_SSI1_BCLK	(0x40)
#define MCF_GPIO_PAR_UART2_U2CTS_GPIO		(0x00)
#define MCF_GPIO_PAR_UART2_U2RTS(x)		(((x)&0x03)<<4)
#define MCF_GPIO_PAR_UART2_U2RTS_MASK		(0xCF)
#define MCF_GPIO_PAR_UART2_U2RTS_U2RTS		(0x30)
#define MCF_GPIO_PAR_UART2_U2RTS_U6RXD		(0x20)
#define MCF_GPIO_PAR_UART2_U2RTS_SSI1_FS	(0x10)
#define MCF_GPIO_PAR_UART2_U2RTS_GPIO		(0x00)
#define MCF_GPIO_PAR_UART2_U2RXD(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_UART2_U2RXD_MASK		(0xF3)
#define MCF_GPIO_PAR_UART2_U2RXD_U2RXD		(0x0C)
#define MCF_GPIO_PAR_UART2_U2RXD_PWM_A3		(0x08)
#define MCF_GPIO_PAR_UART2_U2RXD_SSI1_RXD	(0x04)
#define MCF_GPIO_PAR_UART2_U2RXD_GPIO		(0x00)
#define MCF_GPIO_PAR_UART2_U2TXD(x)		((x)&0x03)
#define MCF_GPIO_PAR_UART2_U2TXD_MASK		(0xFC)
#define MCF_GPIO_PAR_UART2_U2TXD_U2TXD		(0x03)
#define MCF_GPIO_PAR_UART2_U2TXD_PWM_B3		(0x02)
#define MCF_GPIO_PAR_UART2_U2TXD_SSI1_TXD	(0x01)
#define MCF_GPIO_PAR_UART2_U2TXD_GPIO		(0x00)

#define MCF_GPIO_PAR_UART1_U1CTS(x)		(((x)&0x03)<<6)
#define MCF_GPIO_PAR_UART1_U1CTS_MASK		(0x3F)
#define MCF_GPIO_PAR_UART1_U1CTS_U1CTS		(0xC0)
#define MCF_GPIO_PAR_UART1_U1CTS_U5TXD		(0x80)
#define MCF_GPIO_PAR_UART1_U1CTS_DSPI3_SCK	(0x40)
#define MCF_GPIO_PAR_UART1_U1CTS_GPIO		(0x00)
#define MCF_GPIO_PAR_UART1_U1RTS(x)		(((x)&0x03)<<4)
#define MCF_GPIO_PAR_UART1_U1RTS_MASK		(0xCF)
#define MCF_GPIO_PAR_UART1_U1RTS_U1RTS		(0x30)
#define MCF_GPIO_PAR_UART1_U1RTS_U5RXD		(0x20)
#define MCF_GPIO_PAR_UART1_U1RTS_DSPI3_PCS0	(0x10)
#define MCF_GPIO_PAR_UART1_U1RTS_GPIO		(0x00)
#define MCF_GPIO_PAR_UART1_U1RXD(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_UART1_U1RXD_MASK		(0xF3)
#define MCF_GPIO_PAR_UART1_U1RXD_U1RXD		(0x0C)
#define MCF_GPIO_PAR_UART1_U1RXD_I2C5SDA	(0x08)
#define MCF_GPIO_PAR_UART1_U1RXD_DSPI3_SIN	(0x04)
#define MCF_GPIO_PAR_UART1_U1RXD_GPIO		(0x00)
#define MCF_GPIO_PAR_UART1_U1TXD(x)		((x)&0x03)
#define MCF_GPIO_PAR_UART1_U1TXD_MASK		(0xFC)
#define MCF_GPIO_PAR_UART1_U1TXD_U1TXD		(0x03)
#define MCF_GPIO_PAR_UART1_U1TXD_I2C5SCL	(0x02)
#define MCF_GPIO_PAR_UART1_U1TXD_DSPI3_SOUT	(0x01)
#define MCF_GPIO_PAR_UART1_U1TXD_GPIO		(0x00)

#define MCF_GPIO_PAR_UART0_U0CTS(x)		(((x)&0x03)<<6)
#define MCF_GPIO_PAR_UART0_U0CTS_MASK		(0x3F)
#define MCF_GPIO_PAR_UART0_U0CTS_U0CTS		(0xC0)
#define MCF_GPIO_PAR_UART0_U0CTS_U4TXD		(0x80)
#define MCF_GPIO_PAR_UART0_U0CTS_DSPI2_SCK	(0x40)
#define MCF_GPIO_PAR_UART0_U0CTS_GPIO		(0x00)
#define MCF_GPIO_PAR_UART0_U0RTS(x)		(((x)&0x03)<<4)
#define MCF_GPIO_PAR_UART0_U0RTS_MASK		(0xCF)
#define MCF_GPIO_PAR_UART0_U0RTS_U0RTS		(0x30)
#define MCF_GPIO_PAR_UART0_U0RTS_U4RXD		(0x20)
#define MCF_GPIO_PAR_UART0_U0RTS_DSPI2_PCS0	(0x10)
#define MCF_GPIO_PAR_UART0_U0RTS_GPIO		(0x00)
#define MCF_GPIO_PAR_UART0_U0RXD(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_UART0_U0RXD_MASK		(0xF3)
#define MCF_GPIO_PAR_UART0_U0RXD_U0RXD		(0x0C)
#define MCF_GPIO_PAR_UART0_U0RXD_I2C4SDA	(0x08)
#define MCF_GPIO_PAR_UART0_U0RXD_DSPI2_SIN	(0x04)
#define MCF_GPIO_PAR_UART0_U0RXD_GPIO		(0x00)
#define MCF_GPIO_PAR_UART0_U0TXD(x)		((x)&0x03)
#define MCF_GPIO_PAR_UART0_U0TXD_MASK		(0xFC)
#define MCF_GPIO_PAR_UART0_U0TXD_U0TXD		(0x03)
#define MCF_GPIO_PAR_UART0_U0TXD_I2C4SCL	(0x02)
#define MCF_GPIO_PAR_UART0_U0TXD_DSPI2_SOUT	(0x01)
#define MCF_GPIO_PAR_UART0_U0TXD_GPIO		(0x00)

#define MCF_GPIO_PAR_SDHCH_DAT3(x)		(((x)&0x03)<<6)
#define MCF_GPIO_PAR_SDHCH_DAT3_MASK		(0x3F)
#define MCF_GPIO_PAR_SDHCH_DAT3_DAT3		(0xC0)
#define MCF_GPIO_PAR_SDHCH_DAT3_PWM_A1		(0x80)
#define MCF_GPIO_PAR_SDHCH_DAT3_DSPI1_PCS0	(0x40)
#define MCF_GPIO_PAR_SDHCH_DAT3_GPIO		(0x00)
#define MCF_GPIO_PAR_SDHCH_DAT2(x)		(((x)&0x03)<<4)
#define MCF_GPIO_PAR_SDHCH_DAT2_MASK		(0xCF)
#define MCF_GPIO_PAR_SDHCH_DAT2_DAT2		(0x30)
#define MCF_GPIO_PAR_SDHCH_DAT2_PWM_B1		(0x20)
#define MCF_GPIO_PAR_SDHCH_DAT2_DSPI1_PCS2	(0x10)
#define MCF_GPIO_PAR_SDHCH_DAT2_GPIO		(0x00)
#define MCF_GPIO_PAR_SDHCH_DAT1(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_SDHCH_DAT1_MASK		(0xF3)
#define MCF_GPIO_PAR_SDHCH_DAT1_DAT1		(0x0C)
#define MCF_GPIO_PAR_SDHCH_DAT1_PWM_A2		(0x08)
#define MCF_GPIO_PAR_SDHCH_DAT1_DSPI1_PCS1	(0x04)
#define MCF_GPIO_PAR_SDHCH_DAT1_GPIO		(0x00)
#define MCF_GPIO_PAR_SDHCH_DAT0(x)		((x)&0x03)
#define MCF_GPIO_PAR_SDHCH_DAT0_MASK		(0xFC)
#define MCF_GPIO_PAR_SDHCH_DAT0_DAT0		(0x03)
#define MCF_GPIO_PAR_SDHCH_DAT0_PWM_B2		(0x02)
#define MCF_GPIO_PAR_SDHCH_DAT0_DSPI1_SOUT	(0x01)
#define MCF_GPIO_PAR_SDHCH_DAT0_GPIO		(0x00)

#define MCF_GPIO_PAR_SDHCL_CMD(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_SDHCL_CMD_MASK		(0xF3)
#define MCF_GPIO_PAR_SDHCL_CMD_CMD		(0x0C)
#define MCF_GPIO_PAR_SDHCL_CMD_PWM_A0		(0x08)
#define MCF_GPIO_PAR_SDHCL_CMD_DSPI1_SIN	(0x04)
#define MCF_GPIO_PAR_SDHCL_CMD_GPIO		(0x00)
#define MCF_GPIO_PAR_SDHCL_CLK(x)		((x)&0x03)
#define MCF_GPIO_PAR_SDHCL_CLK_MASK		(0xFC)
#define MCF_GPIO_PAR_SDHCL_CLK_CLK		(0x03)
#define MCF_GPIO_PAR_SDHCL_CLK_PWM_B0		(0x02)
#define MCF_GPIO_PAR_SDHCL_CLK_DSPI1_SCK	(0x01)
#define MCF_GPIO_PAR_SDHCL_CLK_GPIO		(0x00)

#define MCF_GPIO_PAR_SIMP0H_DAT(x)		(((x)&0x03)<<6)
#define MCF_GPIO_PAR_SIMP0H_DAT_MASK		(0x3F)
#define MCF_GPIO_PAR_SIMP0H_DAT_DAT		(0xC0)
#define MCF_GPIO_PAR_SIMP0H_DAT_PWM_FAULT2	(0x80)
#define MCF_GPIO_PAR_SIMP0H_DAT_SDHC_DAT7	(0x40)
#define MCF_GPIO_PAR_SIMP0H_DAT_GPIO		(0x00)
#define MCF_GPIO_PAR_SIMP0H_VEN(x)		(((x)&0x03)<<4)
#define MCF_GPIO_PAR_SIMP0H_VEN_MASK		(0xCF)
#define MCF_GPIO_PAR_SIMP0H_VEN_VEN		(0x30)
#define MCF_GPIO_PAR_SIMP0H_VEN_PWM_FAULT0	(0x20)
#define MCF_GPIO_PAR_SIMP0H_VEN_GPIO		(0x00)
#define MCF_GPIO_PAR_SIMP0H_RST(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_SIMP0H_RST_MASK		(0xF3)
#define MCF_GPIO_PAR_SIMP0H_RST_RST		(0x0C)
#define MCF_GPIO_PAR_SIMP0H_RST_PWM_FORCE	(0x08)
#define MCF_GPIO_PAR_SIMP0H_RST_SDHC_DAT6	(0x04)
#define MCF_GPIO_PAR_SIMP0H_RST_GPIO		(0x00)
#define MCF_GPIO_PAR_SIMP0H_PD(x)		((x)&0x03)
#define MCF_GPIO_PAR_SIMP0H_PD_MASK		(0xFC)
#define MCF_GPIO_PAR_SIMP0H_PD_PD		(0x03)
#define MCF_GPIO_PAR_SIMP0H_PD_PWM_SYNC		(0x02)
#define MCF_GPIO_PAR_SIMP0H_PD_SDHC_DAT5	(0x01)
#define MCF_GPIO_PAR_SIMP0H_PD_GPIO		(0x00)

#define MCF_GPIO_PAR_SIMP0L_CLK(x)		((x)&0x03)
#define MCF_GPIO_PAR_SIMP0L_CLK_MASK		(0xFC)
#define MCF_GPIO_PAR_SIMP0L_CLK_CLK		(0x03)
#define MCF_GPIO_PAR_SIMP0L_CLK_PWM_FAULT1	(0x02)
#define MCF_GPIO_PAR_SIMP0L_CLK_SDHC_DAT4	(0x01)
#define MCF_GPIO_PAR_SIMP0L_CLK_GPIO		(0x00)

#define MCF_GPIO_PAR_SSI0H_RXD(x)		(((x)&0x03)<<6)
#define MCF_GPIO_PAR_SSI0H_RXD_MASK		(0x3F)
#define MCF_GPIO_PAR_SSI0H_RXD_RXD		(0xC0)
#define MCF_GPIO_PAR_SSI0H_RXD_I2C2SDA		(0x80)
#define MCF_GPIO_PAR_SSI0H_RXD_SIM1_VEN		(0x40)
#define MCF_GPIO_PAR_SSI0H_RXD_GPIO		(0x00)
#define MCF_GPIO_PAR_SSI0H_TXD(x)		(((x)&0x03)<<4)
#define MCF_GPIO_PAR_SSI0H_TXD_MASK		(0xCF)
#define MCF_GPIO_PAR_SSI0H_TXD_TXD		(0x30)
#define MCF_GPIO_PAR_SSI0H_TXD_I2C2SCL		(0x20)
#define MCF_GPIO_PAR_SSI0H_TXD_SIM1_DAT		(0x10)
#define MCF_GPIO_PAR_SSI0H_TXD_GPIO		(0x00)
#define MCF_GPIO_PAR_SSI0H_FS(x)		(((x)&0x03)<<2)
#define MCF_GPIO_PAR_SSI0H_FS_MASK		(0xF3)
#define MCF_GPIO_PAR_SSI0H_FS_FS		(0x0C)
#define MCF_GPIO_PAR_SSI0H_FS_U7TXD		(0x08)
#define MCF_GPIO_PAR_SSI0H_FS_SIM1_RST		(0x04)
#define MCF_GPIO_PAR_SSI0H_FS_GPIO		(0x00)
#define MCF_GPIO_PAR_SSI0H_MCLK(x)		((x)&0x03)
#define MCF_GPIO_PAR_SSI0H_MCLK_MASK		(0xFC)
#define MCF_GPIO_PAR_SSI0H_MCLK_MCLK		(0x03)
#define MCF_GPIO_PAR_SSI0H_MCLK_SSI_CLKIN	(0x02)
#define MCF_GPIO_PAR_SSI0H_MCLK_SIM1_CLK	(0x01)
#define MCF_GPIO_PAR_SSI0H_MCLK_GPIO		(0x00)

#define MCF_GPIO_PAR_SSI0L_BCLK(x)		((x)&0x03)
#define MCF_GPIO_PAR_SSI0L_BCLK_MASK		(0xFC)
#define MCF_GPIO_PAR_SSI0L_BCLK_BCLK		(0x03)
#define MCF_GPIO_PAR_SSI0L_BCLK_U7RXD		(0x02)
#define MCF_GPIO_PAR_SSI0L_BCLK_SIM1_PD		(0x01)
#define MCF_GPIO_PAR_SSI0L_BCLK_GPIO		(0x00)

#define MCF_GPIO_PAR_DEBUGH1_DAT3		(0x40)
#define MCF_GPIO_PAR_DEBUGH1_DAT2		(0x10)
#define MCF_GPIO_PAR_DEBUGH1_DAT1		(0x04)
#define MCF_GPIO_PAR_DEBUGH1_DAT0		(0x01)

#define MCF_GPIO_PAR_DEBUGH0_PST3		(0x40)
#define MCF_GPIO_PAR_DEBUGH0_PST2		(0x10)
#define MCF_GPIO_PAR_DEBUGH0_PST1		(0x04)
#define MCF_GPIO_PAR_DEBUGH0_PST0		(0x01)

#define MCF_GPIO_PAR_DEBUGL_ALLPST		(0x01)

#define MCF_GPIO_PAR_FEC_FEC(x)			((x)&0x0F)
#define MCF_GPIO_PAR_FEC_FEC_MASK		(0xF0)
#define MCF_GPIO_PAR_FEC_FEC_GPIO		(0x0D)
#define MCF_GPIO_PAR_FEC_FEC_RMII1		(0x0C)
#define MCF_GPIO_PAR_FEC_FEC_RMII1FUL		(0x0B)
#define MCF_GPIO_PAR_FEC_FEC_RMII_ULPI		(0x0A)
#define MCF_GPIO_PAR_FEC_FEC_RMII0		(0x09)
#define MCF_GPIO_PAR_FEC_FEC_RMII0FUL_ULPI	(0x08)
#define MCF_GPIO_PAR_FEC_FEC_RMII0FUL		(0x07)
#define MCF_GPIO_PAR_FEC_FEC_RMII0_1FUL		(0x06)
#define MCF_GPIO_PAR_FEC_FEC_RMII0FUL_1		(0x05)	/* 0:Full 1: */
#define MCF_GPIO_PAR_FEC_FEC_RMII0_1		(0x04)	/* Both 0&1: MDC, MDIO, COL & TXER - GPIO */
#define MCF_GPIO_PAR_FEC_FEC_RMII0FUL_1FUL	(0x03)
#define MCF_GPIO_PAR_FEC_FEC_MII		(0x01)	/* MDC & MDIO - GPIO */
#define MCF_GPIO_PAR_FEC_FEC_MIIFUL		(0x00)

/********************************************************************/

#endif /* __MCF5441X_GPIO_H__ */
