

================================================================
== Vitis HLS Report for 'test'
================================================================
* Date:           Fri May 10 15:02:48 2024

* Version:        2023.1.1 (Build 3869133 on Jun 15 2023)
* Project:        D4
* Solution:       comb_0 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu9eg-ffvb1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       92|       92|  0.920 us|  0.920 us|   93|   93|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |                                          |                               |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
        |                 Instance                 |             Module            |   min   |   max   |    min    |    max    | min | max |   Type  |
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |grp_test_Pipeline_ARRAY_1_READ_fu_334     |test_Pipeline_ARRAY_1_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_ARRAY_2_READ_fu_357     |test_Pipeline_ARRAY_2_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_VITIS_LOOP_42_1_fu_380  |test_Pipeline_VITIS_LOOP_42_1  |        6|        6|  60.000 ns|  60.000 ns|    6|    6|       no|
        |grp_test_Pipeline_ARRAY_WRITE_fu_433      |test_Pipeline_ARRAY_WRITE      |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|   11307|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        4|   932|    6201|   36792|    0|
|Memory           |        -|     -|       -|       -|    -|
|Multiplexer      |        -|     -|       -|    1251|    -|
|Register         |        -|     -|    5087|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        4|   932|   11288|   49350|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1824|  2520|  548160|  274080|    0|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |       ~0|    36|       2|      18|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |                 Instance                 |             Module            | BRAM_18K| DSP |  FF  |  LUT  | URAM|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |control_s_axi_U                           |control_s_axi                  |        0|    0|   246|    424|    0|
    |mem_m_axi_U                               |mem_m_axi                      |        4|    0|   830|    694|    0|
    |mul_32ns_32ns_64_1_1_U396                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U397                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U398                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U399                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U400                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U401                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U402                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U403                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U404                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U405                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U406                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U407                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U408                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U409                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U410                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U411                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U412                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U413                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U414                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U415                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U416                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U417                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U418                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U419                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U420                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U421                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U422                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U423                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U424                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U425                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U426                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U427                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U428                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U429                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U430                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U431                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U432                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U433                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U434                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U435                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U436                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U437                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U438                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U439                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U440                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U441                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U442                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U443                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U444                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U445                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U446                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U447                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U448                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U449                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U450                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U451                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U452                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U453                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U454                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U455                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U456                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U457                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U458                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U459                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U460                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U461                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U462                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U463                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U464                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U465                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U466                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U467                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U468                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U469                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_334     |test_Pipeline_ARRAY_1_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_357     |test_Pipeline_ARRAY_2_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_433      |test_Pipeline_ARRAY_WRITE      |        0|    0|    37|    139|    0|
    |grp_test_Pipeline_VITIS_LOOP_42_1_fu_380  |test_Pipeline_VITIS_LOOP_42_1  |        0|  636|  4040|  33907|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |Total                                     |                               |        4|  932|  6201|  36792|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+-----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+-----+------------+------------+
    |add_ln100_1_fu_1046_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln100_2_fu_1060_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln100_4_fu_1066_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln100_5_fu_1080_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln100_6_fu_1404_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln100_7_fu_1086_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln100_8_fu_1092_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln100_9_fu_1412_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln100_fu_1040_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln101_1_fu_1152_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_2_fu_1166_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_3_fu_1172_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_4_fu_1178_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_5_fu_1192_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_6_fu_1579_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln101_7_fu_1198_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln101_8_fu_1204_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln101_9_fu_1587_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln101_fu_1146_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln102_1_fu_2397_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln102_2_fu_2403_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_3_fu_2409_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_4_fu_2423_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_5_fu_2840_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln102_6_fu_2433_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln102_7_fu_2848_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln102_fu_2391_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln103_1_fu_2365_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_2_fu_2371_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_3_fu_2377_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_4_fu_2780_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_5_fu_2788_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln103_fu_2359_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln104_1_fu_2329_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_2_fu_2335_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_3_fu_2731_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_4_fu_2739_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln104_fu_2323_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln105_1_fu_2249_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln105_2_fu_2263_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_3_fu_2273_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln105_fu_2243_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln106_1_fu_1346_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln106_fu_1340_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln107_fu_1330_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln110_10_fu_1711_p2  |         +|   0|  0|   65|          65|          65|
    |add_ln110_11_fu_1741_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln110_12_fu_1721_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln110_13_fu_1831_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln110_14_fu_1841_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln110_15_fu_1851_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln110_16_fu_1857_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln110_17_fu_1867_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln110_18_fu_1877_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln110_19_fu_2603_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln110_1_fu_1636_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln110_20_fu_1887_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln110_21_fu_1933_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln110_22_fu_1943_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln110_23_fu_1953_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln110_24_fu_2642_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln110_25_fu_2676_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln110_26_fu_2657_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln110_27_fu_1979_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln110_28_fu_2712_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln110_29_fu_2992_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln110_2_fu_1282_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln110_30_fu_2722_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln110_31_fu_3038_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln110_32_fu_3086_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln110_33_fu_3134_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln110_34_fu_3215_p2  |         +|   0|  0|   44|          37|          37|
    |add_ln110_35_fu_1735_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln110_36_fu_3028_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln110_37_fu_3080_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln110_38_fu_3128_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln110_39_fu_2123_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln110_3_fu_1292_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln110_40_fu_2671_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln110_41_fu_1684_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln110_42_fu_2652_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln110_4_fu_1298_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln110_5_fu_1308_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln110_6_fu_1688_p2   |         +|   0|  0|   74|          67|          67|
    |add_ln110_7_fu_1314_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln110_8_fu_1324_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln110_9_fu_1705_p2   |         +|   0|  0|   65|          65|          65|
    |add_ln110_fu_1630_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln111_1_fu_2163_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln111_2_fu_2157_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln111_3_fu_2174_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln111_4_fu_2168_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln111_fu_3248_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln112_1_fu_2207_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln112_2_fu_2218_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln112_fu_2213_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln113_1_fu_2289_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln113_2_fu_2301_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln113_fu_2295_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln114_1_fu_2743_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_2_fu_2755_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln114_fu_2749_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln115_1_fu_2802_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_2_fu_2814_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_fu_2808_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln116_1_fu_2862_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_2_fu_2874_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln116_fu_2868_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln117_fu_2439_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln118_10_fu_2470_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln118_11_fu_2475_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln118_12_fu_3282_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln118_1_fu_2445_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln118_2_fu_2450_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln118_3_fu_2481_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln118_4_fu_1356_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln118_5_fu_1362_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln118_6_fu_2456_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln118_7_fu_1368_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln118_8_fu_2461_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln118_9_fu_2465_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln118_fu_2918_p2     |         +|   0|  0|   44|          37|          37|
    |add_ln119_10_fu_2528_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln119_1_fu_3303_p2   |         +|   0|  0|   29|          29|          29|
    |add_ln119_2_fu_2534_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_3_fu_2487_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln119_4_fu_2493_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_5_fu_2499_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_6_fu_2505_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_7_fu_2511_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_8_fu_2517_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_9_fu_2522_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_fu_3297_p2     |         +|   0|  0|   29|          29|          29|
    |add_ln120_1_fu_2546_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln120_2_fu_2934_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_3_fu_2938_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_4_fu_2942_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_5_fu_2948_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_fu_2540_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln121_1_fu_2960_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_2_fu_2964_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_3_fu_2969_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_fu_2552_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln122_1_fu_3154_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln122_fu_3150_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln123_fu_3165_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln124_fu_3177_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln94_10_fu_3114_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln94_1_fu_2059_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln94_2_fu_2073_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln94_3_fu_2079_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln94_4_fu_2085_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln94_5_fu_2091_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln94_6_fu_2105_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln94_7_fu_3106_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln94_8_fu_2111_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln94_9_fu_2117_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln95_10_fu_3066_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln95_1_fu_1995_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_2_fu_2009_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_3_fu_2015_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_4_fu_2021_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_5_fu_2027_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_6_fu_2041_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_7_fu_3058_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_8_fu_2047_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln95_9_fu_2053_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln95_fu_1989_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln96_1_fu_1428_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_2_fu_1442_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_3_fu_1448_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_4_fu_1454_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_5_fu_1468_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_6_fu_2574_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_7_fu_2570_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln96_8_fu_1474_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln96_9_fu_2582_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln96_fu_1422_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln97_1_fu_1486_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln97_2_fu_1492_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln97_3_fu_1498_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln97_4_fu_1512_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln97_5_fu_1522_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln97_fu_1480_p2      |         +|   0|  0|   64|          64|          64|
    |add_ln98_1_fu_1540_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln98_2_fu_1554_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_3_fu_2593_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln98_fu_1534_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln99_fu_1128_p2      |         +|   0|  0|   71|          64|          64|
    |arr_32_fu_1528_p2        |         +|   0|  0|   64|          64|          64|
    |arr_33_fu_1564_p2        |         +|   0|  0|   64|          64|          64|
    |arr_34_fu_1574_p2        |         +|   0|  0|   71|          64|          64|
    |arr_35_fu_1416_p2        |         +|   0|  0|   64|          64|          64|
    |arr_36_fu_1591_p2        |         +|   0|  0|   64|          64|          64|
    |arr_38_fu_1611_p2        |         +|   0|  0|   71|          64|          64|
    |arr_fu_2587_p2           |         +|   0|  0|   64|          64|          64|
    |grp_fu_752_p2            |         +|   0|  0|   71|          64|          64|
    |out1_w_10_fu_2954_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_11_fu_2974_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_12_fu_3159_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_13_fu_3171_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_14_fu_3183_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_15_fu_3331_p2     |         +|   0|  0|   35|          28|          28|
    |out1_w_1_fu_3269_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_2_fu_2224_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_3_fu_2307_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_4_fu_2760_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_5_fu_2820_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_6_fu_2880_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_7_fu_2910_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_8_fu_3287_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_9_fu_3324_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_fu_3239_p2        |         +|   0|  0|   35|          28|          28|
    +-------------------------+----------+----+---+-----+------------+------------+
    |Total                    |          |   0|  0|11307|       10530|       10530|
    +-------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +---------------+-----+-----------+-----+-----------+
    |      Name     | LUT | Input Size| Bits| Total Bits|
    +---------------+-----+-----------+-----+-----------+
    |ap_NS_fsm      |  155|         34|    1|         34|
    |grp_fu_456_p0  |   14|          3|   32|         96|
    |grp_fu_456_p1  |   14|          3|   32|         96|
    |grp_fu_460_p0  |   14|          3|   32|         96|
    |grp_fu_460_p1  |   14|          3|   32|         96|
    |grp_fu_464_p0  |   14|          3|   32|         96|
    |grp_fu_464_p1  |   14|          3|   32|         96|
    |grp_fu_468_p0  |   14|          3|   32|         96|
    |grp_fu_468_p1  |   14|          3|   32|         96|
    |grp_fu_472_p0  |   14|          3|   32|         96|
    |grp_fu_472_p1  |   14|          3|   32|         96|
    |grp_fu_476_p0  |   14|          3|   32|         96|
    |grp_fu_476_p1  |   14|          3|   32|         96|
    |grp_fu_480_p0  |   14|          3|   32|         96|
    |grp_fu_480_p1  |   14|          3|   32|         96|
    |grp_fu_484_p0  |   14|          3|   32|         96|
    |grp_fu_484_p1  |   14|          3|   32|         96|
    |grp_fu_488_p0  |   14|          3|   32|         96|
    |grp_fu_488_p1  |   14|          3|   32|         96|
    |grp_fu_492_p0  |   14|          3|   32|         96|
    |grp_fu_492_p1  |   14|          3|   32|         96|
    |grp_fu_496_p0  |   14|          3|   32|         96|
    |grp_fu_496_p1  |   14|          3|   32|         96|
    |grp_fu_500_p0  |   14|          3|   32|         96|
    |grp_fu_500_p1  |   14|          3|   32|         96|
    |grp_fu_504_p0  |   14|          3|   32|         96|
    |grp_fu_504_p1  |   14|          3|   32|         96|
    |grp_fu_508_p0  |   14|          3|   32|         96|
    |grp_fu_508_p1  |   14|          3|   32|         96|
    |grp_fu_512_p0  |   14|          3|   32|         96|
    |grp_fu_512_p1  |   14|          3|   32|         96|
    |grp_fu_516_p0  |   14|          3|   32|         96|
    |grp_fu_516_p1  |   14|          3|   32|         96|
    |grp_fu_520_p0  |   14|          3|   32|         96|
    |grp_fu_520_p1  |   14|          3|   32|         96|
    |grp_fu_524_p0  |   14|          3|   32|         96|
    |grp_fu_524_p1  |   14|          3|   32|         96|
    |grp_fu_528_p0  |   14|          3|   32|         96|
    |grp_fu_528_p1  |   14|          3|   32|         96|
    |grp_fu_532_p0  |   14|          3|   32|         96|
    |grp_fu_532_p1  |   14|          3|   32|         96|
    |grp_fu_536_p0  |   14|          3|   32|         96|
    |grp_fu_536_p1  |   14|          3|   32|         96|
    |grp_fu_540_p0  |   14|          3|   32|         96|
    |grp_fu_540_p1  |   14|          3|   32|         96|
    |grp_fu_544_p0  |   14|          3|   32|         96|
    |grp_fu_544_p1  |   14|          3|   32|         96|
    |grp_fu_548_p0  |   14|          3|   32|         96|
    |grp_fu_548_p1  |   14|          3|   32|         96|
    |grp_fu_552_p0  |   14|          3|   32|         96|
    |grp_fu_552_p1  |   14|          3|   32|         96|
    |grp_fu_556_p0  |   14|          3|   32|         96|
    |grp_fu_556_p1  |   14|          3|   32|         96|
    |grp_fu_560_p0  |   14|          3|   32|         96|
    |grp_fu_560_p1  |   14|          3|   32|         96|
    |grp_fu_564_p0  |   14|          3|   32|         96|
    |grp_fu_564_p1  |   14|          3|   32|         96|
    |grp_fu_568_p0  |   14|          3|   32|         96|
    |grp_fu_568_p1  |   14|          3|   32|         96|
    |grp_fu_572_p0  |   14|          3|   32|         96|
    |grp_fu_572_p1  |   14|          3|   32|         96|
    |grp_fu_576_p0  |   14|          3|   32|         96|
    |grp_fu_576_p1  |   14|          3|   32|         96|
    |grp_fu_580_p0  |   14|          3|   32|         96|
    |grp_fu_580_p1  |   14|          3|   32|         96|
    |grp_fu_584_p0  |   14|          3|   32|         96|
    |grp_fu_584_p1  |   14|          3|   32|         96|
    |mem_ARADDR     |   26|          5|   64|        320|
    |mem_ARLEN      |   20|          4|   32|        128|
    |mem_ARVALID    |   20|          4|    1|          4|
    |mem_AWADDR     |   14|          3|   64|        192|
    |mem_AWLEN      |   14|          3|   32|         96|
    |mem_AWVALID    |   14|          3|    1|          3|
    |mem_BREADY     |   14|          3|    1|          3|
    |mem_RREADY     |   14|          3|    1|          3|
    |mem_WVALID     |    9|          2|    1|          2|
    |mem_blk_n_AR   |    9|          2|    1|          2|
    |mem_blk_n_AW   |    9|          2|    1|          2|
    |mem_blk_n_B    |    9|          2|    1|          2|
    +---------------+-----+-----------+-----+-----------+
    |Total          | 1251|        268| 2313|       7127|
    +---------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------------+----+----+-----+-----------+
    |                          Name                         | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------------+----+----+-----+-----------+
    |add_ln100_2_reg_3934                                   |  64|   0|   64|          0|
    |add_ln100_5_reg_3939                                   |  64|   0|   64|          0|
    |add_ln100_7_reg_3944                                   |  28|   0|   28|          0|
    |add_ln100_8_reg_3949                                   |  28|   0|   28|          0|
    |add_ln101_2_reg_4022                                   |  64|   0|   64|          0|
    |add_ln101_5_reg_4027                                   |  64|   0|   64|          0|
    |add_ln101_7_reg_4032                                   |  28|   0|   28|          0|
    |add_ln101_8_reg_4037                                   |  28|   0|   28|          0|
    |add_ln102_1_reg_4347                                   |  64|   0|   64|          0|
    |add_ln102_4_reg_4352                                   |  64|   0|   64|          0|
    |add_ln102_6_reg_4362                                   |  28|   0|   28|          0|
    |add_ln103_1_reg_4327                                   |  64|   0|   64|          0|
    |add_ln103_3_reg_4332                                   |  64|   0|   64|          0|
    |add_ln104_2_reg_4307                                   |  64|   0|   64|          0|
    |add_ln104_reg_4302                                     |  64|   0|   64|          0|
    |add_ln106_1_reg_4094                                   |  64|   0|   64|          0|
    |add_ln107_reg_4084                                     |  64|   0|   64|          0|
    |add_ln110_15_reg_4180                                  |  66|   0|   66|          0|
    |add_ln110_1_reg_4174                                   |  28|   0|   28|          0|
    |add_ln110_20_reg_4185                                  |  67|   0|   67|          0|
    |add_ln110_22_reg_4195                                  |  66|   0|   66|          0|
    |add_ln110_23_reg_4205                                  |  65|   0|   65|          0|
    |add_ln110_27_reg_4221                                  |  65|   0|   65|          0|
    |add_ln110_30_reg_4414                                  |  66|   0|   66|          0|
    |add_ln110_39_reg_4276                                  |  28|   0|   28|          0|
    |add_ln110_3_reg_4067                                   |  66|   0|   66|          0|
    |add_ln110_5_reg_4073                                   |  66|   0|   66|          0|
    |add_ln110_8_reg_4079                                   |  66|   0|   66|          0|
    |add_ln111_3_reg_4282                                   |  28|   0|   28|          0|
    |add_ln117_reg_4367                                     |  28|   0|   28|          0|
    |add_ln118_3_reg_4373                                   |  28|   0|   28|          0|
    |add_ln118_5_reg_4104                                   |  28|   0|   28|          0|
    |add_ln118_7_reg_4109                                   |  28|   0|   28|          0|
    |add_ln119_2_reg_4379                                   |  28|   0|   28|          0|
    |add_ln120_1_reg_4389                                   |  28|   0|   28|          0|
    |add_ln120_reg_4384                                     |  28|   0|   28|          0|
    |add_ln121_reg_4394                                     |  28|   0|   28|          0|
    |add_ln94_2_reg_4256                                    |  64|   0|   64|          0|
    |add_ln94_6_reg_4261                                    |  64|   0|   64|          0|
    |add_ln94_8_reg_4266                                    |  28|   0|   28|          0|
    |add_ln94_9_reg_4271                                    |  28|   0|   28|          0|
    |add_ln95_2_reg_4236                                    |  64|   0|   64|          0|
    |add_ln95_6_reg_4241                                    |  64|   0|   64|          0|
    |add_ln95_8_reg_4246                                    |  28|   0|   28|          0|
    |add_ln95_9_reg_4251                                    |  28|   0|   28|          0|
    |add_ln96_2_reg_4124                                    |  64|   0|   64|          0|
    |add_ln96_5_reg_4129                                    |  64|   0|   64|          0|
    |add_ln96_8_reg_4134                                    |  28|   0|   28|          0|
    |add_ln96_9_reg_4404                                    |  28|   0|   28|          0|
    |add_ln97_5_reg_4144                                    |  28|   0|   28|          0|
    |add_ln99_reg_4004                                      |  64|   0|   64|          0|
    |ap_CS_fsm                                              |  33|   0|   33|          0|
    |arr_32_reg_4149                                        |  64|   0|   64|          0|
    |arr_33_reg_4169                                        |  64|   0|   64|          0|
    |arr_reg_4409                                           |  64|   0|   64|          0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_334_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_357_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_433_ap_start_reg      |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_42_1_fu_380_ap_start_reg  |   1|   0|    1|          0|
    |lshr_ln4_reg_4297                                      |  36|   0|   36|          0|
    |mul_ln108_reg_4042                                     |  64|   0|   64|          0|
    |mul_ln110_21_reg_4211                                  |  64|   0|   64|          0|
    |mul_ln110_24_reg_4226                                  |  64|   0|   64|          0|
    |out1_w_10_reg_4445                                     |  28|   0|   28|          0|
    |out1_w_11_reg_4450                                     |  28|   0|   28|          0|
    |out1_w_12_reg_4460                                     |  28|   0|   28|          0|
    |out1_w_13_reg_4465                                     |  28|   0|   28|          0|
    |out1_w_14_reg_4470                                     |  28|   0|   28|          0|
    |out1_w_15_reg_4505                                     |  28|   0|   28|          0|
    |out1_w_1_reg_4490                                      |  29|   0|   29|          0|
    |out1_w_2_reg_4287                                      |  28|   0|   28|          0|
    |out1_w_3_reg_4292                                      |  28|   0|   28|          0|
    |out1_w_4_reg_4419                                      |  28|   0|   28|          0|
    |out1_w_5_reg_4424                                      |  28|   0|   28|          0|
    |out1_w_6_reg_4429                                      |  28|   0|   28|          0|
    |out1_w_7_reg_4434                                      |  28|   0|   28|          0|
    |out1_w_8_reg_4495                                      |  28|   0|   28|          0|
    |out1_w_9_reg_4500                                      |  29|   0|   29|          0|
    |out1_w_reg_4485                                        |  28|   0|   28|          0|
    |tmp_127_reg_4439                                       |   9|   0|    9|          0|
    |trunc_ln102_2_reg_4357                                 |  28|   0|   28|          0|
    |trunc_ln103_1_reg_4342                                 |  28|   0|   28|          0|
    |trunc_ln103_reg_4337                                   |  28|   0|   28|          0|
    |trunc_ln104_1_reg_4317                                 |  28|   0|   28|          0|
    |trunc_ln104_reg_4312                                   |  28|   0|   28|          0|
    |trunc_ln106_1_reg_4099                                 |  28|   0|   28|          0|
    |trunc_ln107_1_reg_4089                                 |  28|   0|   28|          0|
    |trunc_ln110_10_reg_4062                                |  28|   0|   28|          0|
    |trunc_ln110_2_reg_4047                                 |  28|   0|   28|          0|
    |trunc_ln110_31_reg_4190                                |  28|   0|   28|          0|
    |trunc_ln110_34_reg_4200                                |  56|   0|   56|          0|
    |trunc_ln110_37_reg_4455                                |  36|   0|   36|          0|
    |trunc_ln110_41_reg_4216                                |  28|   0|   28|          0|
    |trunc_ln110_43_reg_4231                                |  28|   0|   28|          0|
    |trunc_ln110_5_reg_4052                                 |  28|   0|   28|          0|
    |trunc_ln110_6_reg_4057                                 |  28|   0|   28|          0|
    |trunc_ln129_1_reg_3636                                 |  62|   0|   62|          0|
    |trunc_ln24_1_reg_3624                                  |  62|   0|   62|          0|
    |trunc_ln31_1_reg_3630                                  |  62|   0|   62|          0|
    |trunc_ln3_reg_4322                                     |  28|   0|   28|          0|
    |trunc_ln7_reg_4475                                     |  28|   0|   28|          0|
    |trunc_ln96_1_reg_4119                                  |  28|   0|   28|          0|
    |trunc_ln96_4_reg_4399                                  |  28|   0|   28|          0|
    |trunc_ln96_reg_4114                                    |  28|   0|   28|          0|
    |trunc_ln97_2_reg_4139                                  |  28|   0|   28|          0|
    |trunc_ln98_1_reg_4159                                  |  28|   0|   28|          0|
    |trunc_ln98_2_reg_4164                                  |  28|   0|   28|          0|
    |trunc_ln98_reg_4154                                    |  28|   0|   28|          0|
    |trunc_ln99_1_reg_4009                                  |  28|   0|   28|          0|
    |zext_ln101_reg_4014                                    |  32|   0|   64|         32|
    |zext_ln94_10_reg_3852                                  |  32|   0|   64|         32|
    |zext_ln94_11_reg_3866                                  |  32|   0|   64|         32|
    |zext_ln94_12_reg_3874                                  |  32|   0|   64|         32|
    |zext_ln94_13_reg_3888                                  |  32|   0|   64|         32|
    |zext_ln94_14_reg_3895                                  |  32|   0|   64|         32|
    |zext_ln94_15_reg_3909                                  |  32|   0|   64|         32|
    |zext_ln94_16_reg_3915                                  |  32|   0|   64|         32|
    |zext_ln94_17_reg_3929                                  |  32|   0|   64|         32|
    |zext_ln94_1_reg_3757                                   |  32|   0|   64|         32|
    |zext_ln94_2_reg_3768                                   |  32|   0|   64|         32|
    |zext_ln94_3_reg_3777                                   |  32|   0|   64|         32|
    |zext_ln94_4_reg_3787                                   |  32|   0|   64|         32|
    |zext_ln94_5_reg_3798                                   |  32|   0|   64|         32|
    |zext_ln94_6_reg_3808                                   |  32|   0|   64|         32|
    |zext_ln94_7_reg_3820                                   |  32|   0|   64|         32|
    |zext_ln94_8_reg_3830                                   |  32|   0|   64|         32|
    |zext_ln94_9_reg_3843                                   |  32|   0|   64|         32|
    |zext_ln94_reg_3748                                     |  32|   0|   64|         32|
    |zext_ln95_reg_3954                                     |  32|   0|   64|         32|
    |zext_ln96_reg_3965                                     |  32|   0|   64|         32|
    |zext_ln97_reg_3976                                     |  32|   0|   64|         32|
    |zext_ln98_reg_3987                                     |  32|   0|   64|         32|
    |zext_ln99_reg_3996                                     |  32|   0|   64|         32|
    +-------------------------------------------------------+----+----+-----+-----------+
    |Total                                                  |5087|   0| 5855|        768|
    +-------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|          test|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|          test|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|          test|  return value|
|m_axi_mem_AWVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_AWID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_AWSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WVALID       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WREADY       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WDATA        |  out|   32|       m_axi|           mem|       pointer|
|m_axi_mem_WSTRB        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_WLAST        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WID          |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WUSER        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_ARID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_ARSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RDATA        |   in|   32|       m_axi|           mem|       pointer|
|m_axi_mem_RLAST        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RUSER        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BUSER        |   in|    1|       m_axi|           mem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

