// Seed: 2017212262
parameter id_4 = id_4[id_5];
`resetall `timescale 1ps / 1ps
module module_0 (
    input id_0,
    input logic id_1,
    input id_2,
    input logic id_3,
    input id_4,
    input id_5,
    output id_6
);
  assign id_6 = id_1 ? 1 : id_2 >> 1'h0 ? 1'b0 : id_1 ? 1'h0 : id_4 ? 1 : 1;
  assign id_6 = 1 ? 1 : id_4;
endmodule
