Fitter report for SYNTH_PROJ
Sun Dec 08 18:38:58 2013
Quartus II 32-bit Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Interconnect Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 08 18:38:57 2013         ;
; Quartus II 32-bit Version          ; 12.0 Build 232 07/05/2012 SP 1 SJ Web Edition ;
; Revision Name                      ; SYNTH_PROJ                                    ;
; Top-level Entity Name              ; SYNTH_PROJ                                    ;
; Family                             ; Cyclone IV E                                  ;
; Device                             ; EP4CE115F29C7                                 ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 12,031 / 114,480 ( 11 % )                     ;
;     Total combinational functions  ; 10,737 / 114,480 ( 9 % )                      ;
;     Dedicated logic registers      ; 7,486 / 114,480 ( 7 % )                       ;
; Total registers                    ; 7605                                          ;
; Total pins                         ; 176 / 529 ( 33 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 68,665 / 3,981,312 ( 2 % )                    ;
; Embedded Multiplier 9-bit elements ; 11 / 532 ( 2 % )                              ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LEDG[0]       ; Missing drive strength and slew rate ;
; LEDG[1]       ; Missing drive strength and slew rate ;
; LEDG[2]       ; Missing drive strength and slew rate ;
; LEDG[3]       ; Missing drive strength and slew rate ;
; LEDG[4]       ; Missing drive strength and slew rate ;
; LEDG[5]       ; Missing drive strength and slew rate ;
; LEDG[6]       ; Missing drive strength and slew rate ;
; LEDG[7]       ; Missing drive strength and slew rate ;
; LEDG[8]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; LEDR[10]      ; Missing drive strength and slew rate ;
; LEDR[11]      ; Missing drive strength and slew rate ;
; LEDR[12]      ; Missing drive strength and slew rate ;
; LEDR[13]      ; Missing drive strength and slew rate ;
; LEDR[14]      ; Missing drive strength and slew rate ;
; LEDR[15]      ; Missing drive strength and slew rate ;
; LEDR[16]      ; Missing drive strength and slew rate ;
; LEDR[17]      ; Missing drive strength and slew rate ;
; LCD_BLON      ; Missing drive strength               ;
; LCD_EN        ; Missing drive strength               ;
; LCD_ON        ; Missing drive strength               ;
; LCD_RS        ; Missing drive strength               ;
; LCD_RW        ; Missing drive strength               ;
; AUD_DACDAT    ; Missing drive strength               ;
; AUD_XCK       ; Missing drive strength               ;
; I2C_SCLK      ; Missing drive strength               ;
; DRAM_ADDR[0]  ; Missing drive strength               ;
; DRAM_ADDR[1]  ; Missing drive strength               ;
; DRAM_ADDR[2]  ; Missing drive strength               ;
; DRAM_ADDR[3]  ; Missing drive strength               ;
; DRAM_ADDR[4]  ; Missing drive strength               ;
; DRAM_ADDR[5]  ; Missing drive strength               ;
; DRAM_ADDR[6]  ; Missing drive strength               ;
; DRAM_ADDR[7]  ; Missing drive strength               ;
; DRAM_ADDR[8]  ; Missing drive strength               ;
; DRAM_ADDR[9]  ; Missing drive strength               ;
; DRAM_ADDR[10] ; Missing drive strength               ;
; DRAM_ADDR[11] ; Missing drive strength               ;
; DRAM_ADDR[12] ; Missing drive strength               ;
; DRAM_BA[0]    ; Missing drive strength               ;
; DRAM_BA[1]    ; Missing drive strength               ;
; DRAM_CAS_N    ; Missing drive strength               ;
; DRAM_CKE      ; Missing drive strength               ;
; DRAM_CLK      ; Missing drive strength               ;
; DRAM_CS_N     ; Missing drive strength               ;
; DRAM_DQM[0]   ; Missing drive strength               ;
; DRAM_DQM[1]   ; Missing drive strength               ;
; DRAM_DQM[2]   ; Missing drive strength               ;
; DRAM_DQM[3]   ; Missing drive strength               ;
; DRAM_RAS_N    ; Missing drive strength               ;
; DRAM_WE_N     ; Missing drive strength               ;
; SRAM_ADDR[0]  ; Missing drive strength               ;
; SRAM_ADDR[1]  ; Missing drive strength               ;
; SRAM_ADDR[2]  ; Missing drive strength               ;
; SRAM_ADDR[3]  ; Missing drive strength               ;
; SRAM_ADDR[4]  ; Missing drive strength               ;
; SRAM_ADDR[5]  ; Missing drive strength               ;
; SRAM_ADDR[6]  ; Missing drive strength               ;
; SRAM_ADDR[7]  ; Missing drive strength               ;
; SRAM_ADDR[8]  ; Missing drive strength               ;
; SRAM_ADDR[9]  ; Missing drive strength               ;
; SRAM_ADDR[10] ; Missing drive strength               ;
; SRAM_ADDR[11] ; Missing drive strength               ;
; SRAM_ADDR[12] ; Missing drive strength               ;
; SRAM_ADDR[13] ; Missing drive strength               ;
; SRAM_ADDR[14] ; Missing drive strength               ;
; SRAM_ADDR[15] ; Missing drive strength               ;
; SRAM_ADDR[16] ; Missing drive strength               ;
; SRAM_ADDR[17] ; Missing drive strength               ;
; SRAM_ADDR[18] ; Missing drive strength               ;
; SRAM_ADDR[19] ; Missing drive strength               ;
; SRAM_CE_N     ; Missing drive strength               ;
; SRAM_LB_N     ; Missing drive strength               ;
; SRAM_OE_N     ; Missing drive strength               ;
; SRAM_UB_N     ; Missing drive strength               ;
; SRAM_WE_N     ; Missing drive strength               ;
; LCD_DATA[0]   ; Missing drive strength               ;
; LCD_DATA[1]   ; Missing drive strength               ;
; LCD_DATA[2]   ; Missing drive strength               ;
; LCD_DATA[3]   ; Missing drive strength               ;
; LCD_DATA[4]   ; Missing drive strength               ;
; LCD_DATA[5]   ; Missing drive strength               ;
; LCD_DATA[6]   ; Missing drive strength               ;
; LCD_DATA[7]   ; Missing drive strength               ;
; PS2_CLK       ; Missing drive strength               ;
; PS2_CLK2      ; Missing drive strength               ;
; PS2_DAT       ; Missing drive strength               ;
; PS2_DAT2      ; Missing drive strength               ;
; AUD_ADCLRCK   ; Missing drive strength               ;
; AUD_BCLK      ; Missing drive strength               ;
; AUD_DACLRCK   ; Missing drive strength               ;
; I2C_SDAT      ; Missing drive strength               ;
; DRAM_DQ[0]    ; Missing drive strength               ;
; DRAM_DQ[1]    ; Missing drive strength               ;
; DRAM_DQ[2]    ; Missing drive strength               ;
; DRAM_DQ[3]    ; Missing drive strength               ;
; DRAM_DQ[4]    ; Missing drive strength               ;
; DRAM_DQ[5]    ; Missing drive strength               ;
; DRAM_DQ[6]    ; Missing drive strength               ;
; DRAM_DQ[7]    ; Missing drive strength               ;
; DRAM_DQ[8]    ; Missing drive strength               ;
; DRAM_DQ[9]    ; Missing drive strength               ;
; DRAM_DQ[10]   ; Missing drive strength               ;
; DRAM_DQ[11]   ; Missing drive strength               ;
; DRAM_DQ[12]   ; Missing drive strength               ;
; DRAM_DQ[13]   ; Missing drive strength               ;
; DRAM_DQ[14]   ; Missing drive strength               ;
; DRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[16]   ; Missing drive strength               ;
; DRAM_DQ[17]   ; Missing drive strength               ;
; DRAM_DQ[18]   ; Missing drive strength               ;
; DRAM_DQ[19]   ; Missing drive strength               ;
; DRAM_DQ[20]   ; Missing drive strength               ;
; DRAM_DQ[21]   ; Missing drive strength               ;
; DRAM_DQ[22]   ; Missing drive strength               ;
; DRAM_DQ[23]   ; Missing drive strength               ;
; DRAM_DQ[24]   ; Missing drive strength               ;
; DRAM_DQ[25]   ; Missing drive strength               ;
; DRAM_DQ[26]   ; Missing drive strength               ;
; DRAM_DQ[27]   ; Missing drive strength               ;
; DRAM_DQ[28]   ; Missing drive strength               ;
; DRAM_DQ[29]   ; Missing drive strength               ;
; DRAM_DQ[30]   ; Missing drive strength               ;
; DRAM_DQ[31]   ; Missing drive strength               ;
; SRAM_DQ[0]    ; Missing drive strength               ;
; SRAM_DQ[1]    ; Missing drive strength               ;
; SRAM_DQ[2]    ; Missing drive strength               ;
; SRAM_DQ[3]    ; Missing drive strength               ;
; SRAM_DQ[4]    ; Missing drive strength               ;
; SRAM_DQ[5]    ; Missing drive strength               ;
; SRAM_DQ[6]    ; Missing drive strength               ;
; SRAM_DQ[7]    ; Missing drive strength               ;
; SRAM_DQ[8]    ; Missing drive strength               ;
; SRAM_DQ[9]    ; Missing drive strength               ;
; SRAM_DQ[10]   ; Missing drive strength               ;
; SRAM_DQ[11]   ; Missing drive strength               ;
; SRAM_DQ[12]   ; Missing drive strength               ;
; SRAM_DQ[13]   ; Missing drive strength               ;
; SRAM_DQ[14]   ; Missing drive strength               ;
; SRAM_DQ[15]   ; Missing drive strength               ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                    ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[0]                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[0]                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[0]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[1]                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[1]                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[1]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[2]                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[2]                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[2]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[3]                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[3]                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[3]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[4]                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[4]                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[4]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[5]                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[5]                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[5]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[6]                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[6]                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[6]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[7]                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[7]                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[7]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[8]                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[8]                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[8]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[9]                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[9]                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[9]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[10]                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[10]                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[10]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[11]                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[11]                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[11]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[12]                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[12]                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[12]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[13]                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[13]                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[13]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[14]                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[14]                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[14]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[15]                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[15]                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[15]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[0]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                         ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[1]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                         ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[2]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                         ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[3]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                         ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[4]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                         ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[5]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                         ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[6]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                         ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[7]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                         ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[8]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                         ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[9]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                         ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[10]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                        ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[11]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                        ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[12]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                        ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_bank[0]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_bank[1]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[0]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                            ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[0]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                            ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[0]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[1]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                            ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[1]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[1]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[2]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                            ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[2]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[2]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[3]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                            ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_cmd[3]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[0]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[0]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[1]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[1]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[2]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[2]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[3]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[3]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[4]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[4]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[5]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[5]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[6]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[6]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[7]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[7]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[8]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[8]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[9]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                           ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[9]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                           ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[10]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[10]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[11]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[11]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[12]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[12]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[13]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[13]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[14]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[14]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[15]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[15]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[16]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[16]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[16]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[17]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[17]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[17]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[18]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[18]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[18]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[19]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[19]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[19]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[20]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[20]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[20]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[21]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[21]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[21]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[22]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[22]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[22]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[23]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[23]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[23]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[24]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[24]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[24]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[25]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[25]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[25]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[26]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[26]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[26]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[27]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[27]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[27]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[28]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[28]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[28]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[29]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[29]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[29]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[30]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[30]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[30]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[31]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[31]~_Duplicate_1                                                                                                                                                                          ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[31]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_dqm[0]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_dqm[1]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_dqm[2]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_dqm[3]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                                                                                                                                                                                          ; I                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                  ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                           ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_1                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                  ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_1                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                           ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_1                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_2                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                  ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_2                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                           ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_2                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_3                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                  ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_3                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                           ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_3                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_4                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                  ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_4                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                           ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_4                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_5                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                  ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_5                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                           ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_5                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_6                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                  ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_6                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                           ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_6                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_7                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                  ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_7                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                           ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_7                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_8                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                  ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_8                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                           ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_8                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_9                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_9                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                           ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_9                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_10                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_10                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_10                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_11                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_11                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_11                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_12                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_12                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_12                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_13                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_13                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_13                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_14                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_14                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_14                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_15                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_15                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_15                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_16                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_16                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_16                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_17                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_17                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_17                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_18                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_18                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_18                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_19                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_19                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_19                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_20                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_20                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_20                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_21                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_21                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_21                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_22                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_22                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_22                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_23                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_23                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_23                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_24                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_24                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_24                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_25                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_25                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_25                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_26                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_26                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_26                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_27                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_27                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_27                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_28                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_28                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_28                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_29                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_29                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_29                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_30                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                 ; Q                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_30                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_30                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_31                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                          ; OE               ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_31                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                             ;                  ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[0]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                            ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[1]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                            ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[2]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                            ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[3]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                            ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[4]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                            ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[5]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                            ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[6]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                            ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[7]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                            ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[8]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                            ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[9]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                            ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[10]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[11]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[12]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[13]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[14]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[15]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[16]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[17]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[18]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[19]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[20]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[21]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[22]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[23]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[24]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[25]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[26]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[27]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[28]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[29]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[30]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                                                                                                                                                                                           ; O                ;                       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_data[31]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                                                                                                                                                                                           ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                              ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity      ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                     ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                     ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_RST_N      ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_RST_N      ; PIN_D22       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment             ;
; Location                    ;                     ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                     ;              ; EX_IO[0]         ; PIN_J10       ; QSF Assignment             ;
; Location                    ;                     ;              ; EX_IO[1]         ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                     ;              ; EX_IO[2]         ; PIN_H13       ; QSF Assignment             ;
; Location                    ;                     ;              ; EX_IO[3]         ; PIN_H14       ; QSF Assignment             ;
; Location                    ;                     ;              ; EX_IO[4]         ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                     ;              ; EX_IO[5]         ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                     ;              ; EX_IO[6]         ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_RST_N         ; PIN_AE11      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment             ;
; Location                    ;                     ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX0[0]          ; PIN_G18       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX0[1]          ; PIN_F22       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX0[2]          ; PIN_E17       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX0[3]          ; PIN_L26       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX0[4]          ; PIN_L25       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX0[5]          ; PIN_J22       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX0[6]          ; PIN_H22       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX1[0]          ; PIN_M24       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX1[1]          ; PIN_Y22       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX1[2]          ; PIN_W21       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX1[3]          ; PIN_W22       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX1[4]          ; PIN_W25       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX1[5]          ; PIN_U23       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX1[6]          ; PIN_U24       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX2[0]          ; PIN_AA25      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX2[1]          ; PIN_AA26      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX2[2]          ; PIN_Y25       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX2[3]          ; PIN_W26       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX2[4]          ; PIN_Y26       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX2[5]          ; PIN_W27       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX2[6]          ; PIN_W28       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX3[0]          ; PIN_V21       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX3[1]          ; PIN_U21       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX3[2]          ; PIN_AB20      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX3[3]          ; PIN_AA21      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX3[4]          ; PIN_AD24      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX3[5]          ; PIN_AF23      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX3[6]          ; PIN_Y19       ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX4[0]          ; PIN_AB19      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX4[1]          ; PIN_AA19      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX4[2]          ; PIN_AG21      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX4[3]          ; PIN_AH21      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX4[4]          ; PIN_AE19      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX4[5]          ; PIN_AF19      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX4[6]          ; PIN_AE18      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX5[0]          ; PIN_AD18      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX5[1]          ; PIN_AC18      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX5[2]          ; PIN_AB18      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX5[3]          ; PIN_AH19      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX5[4]          ; PIN_AG19      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX5[5]          ; PIN_AF18      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX5[6]          ; PIN_AH18      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX6[0]          ; PIN_AA17      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX6[1]          ; PIN_AB16      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX6[2]          ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX6[3]          ; PIN_AB17      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX6[4]          ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX6[5]          ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX6[6]          ; PIN_AC17      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX7[0]          ; PIN_AD17      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX7[1]          ; PIN_AE17      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX7[2]          ; PIN_AG17      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX7[3]          ; PIN_AH17      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX7[4]          ; PIN_AF17      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX7[5]          ; PIN_AG18      ; QSF Assignment             ;
; Location                    ;                     ;              ; HEX7[6]          ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                     ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_ADDR[0]      ; PIN_H7        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_ADDR[1]      ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_CS_N         ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DACK_N[0]    ; PIN_C4        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DACK_N[1]    ; PIN_D4        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[0]      ; PIN_J6        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[10]     ; PIN_G1        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[11]     ; PIN_G2        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[12]     ; PIN_G3        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[13]     ; PIN_F1        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[14]     ; PIN_F3        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[15]     ; PIN_G4        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[1]      ; PIN_K4        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[2]      ; PIN_J5        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[3]      ; PIN_K3        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[4]      ; PIN_J4        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[5]      ; PIN_J3        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[6]      ; PIN_J7        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[7]      ; PIN_H6        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[8]      ; PIN_H3        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DATA[9]      ; PIN_H4        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_DREQ[1]      ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_FSPEED       ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_INT[0]       ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_INT[1]       ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_LSPEED       ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_RD_N         ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_RST_N        ; PIN_C5        ; QSF Assignment             ;
; Location                    ;                     ;              ; OTG_WE_N         ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                     ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment             ;
; Location                    ;                     ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment             ;
; Location                    ;                     ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment             ;
; Location                    ;                     ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment             ;
; Location                    ;                     ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment             ;
; Location                    ;                     ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment             ;
; Location                    ;                     ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment             ;
; Location                    ;                     ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment             ;
; Location                    ;                     ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment             ;
; Location                    ;                     ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                     ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                     ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                     ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment             ;
; Location                    ;                     ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment             ;
; Location                    ;                     ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                     ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                     ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment             ;
; Location                    ;                     ;              ; TD_HS            ; PIN_E5        ; QSF Assignment             ;
; Location                    ;                     ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment             ;
; Location                    ;                     ;              ; TD_VS            ; PIN_E4        ; QSF Assignment             ;
; Location                    ;                     ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment             ;
; Location                    ;                     ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                     ;              ; UART_RXD         ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                     ;              ; UART_TXD         ; PIN_G9        ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_BLANK_N      ; PIN_F11       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_B[0]         ; PIN_B10       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_B[1]         ; PIN_A10       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_B[2]         ; PIN_C11       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_B[3]         ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_B[4]         ; PIN_A11       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_B[5]         ; PIN_C12       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_B[6]         ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_B[7]         ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_CLK          ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_G[0]         ; PIN_G8        ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_G[1]         ; PIN_G11       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_G[2]         ; PIN_F8        ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_G[3]         ; PIN_H12       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_G[4]         ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_G[5]         ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_G[6]         ; PIN_F10       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_G[7]         ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_HS           ; PIN_G13       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_R[0]         ; PIN_E12       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_R[1]         ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_R[2]         ; PIN_D10       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_R[3]         ; PIN_F12       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_R[4]         ; PIN_G10       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_R[5]         ; PIN_J12       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_R[6]         ; PIN_H8        ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_R[7]         ; PIN_H10       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_SYNC_N       ; PIN_C10       ; QSF Assignment             ;
; Location                    ;                     ;              ; VGA_VS           ; PIN_C13       ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX0[0]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX0[1]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX0[2]          ; 2.5 V         ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX0[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX0[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX0[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX0[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX1[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX1[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX1[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX1[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX1[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX1[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX1[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX2[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX2[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX2[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX2[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX2[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX2[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX2[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX3[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX3[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX3[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX3[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX3[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX3[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX3[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX4[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX4[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX4[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX4[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX4[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX4[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX4[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX5[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX5[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX5[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX5[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX5[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX5[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX5[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX6[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX6[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX6[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX6[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX6[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX6[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX6[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX7[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX7[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX7[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX7[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX7[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX7[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; HEX7[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; UART_CTS         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; UART_RTS         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; UART_RXD         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; UART_TXD         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_BLANK_N      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_B[0]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_B[1]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_B[2]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_B[3]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_B[4]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_B[5]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_B[6]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_B[7]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_CLK          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_G[0]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_G[1]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_G[2]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_G[3]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_G[4]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_G[5]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_G[6]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_G[7]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_HS           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_R[0]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_R[1]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_R[2]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_R[3]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_R[4]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_R[5]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_R[6]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_R[7]         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_SYNC_N       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ;                     ;              ; VGA_VS           ; 3.3-V LVTTL   ; QSF Assignment             ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; SYNTH_CORE_mc_SDRAM ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; SYNTH_CORE_mc_SDRAM ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 19153 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 19153 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 18720   ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 190     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 228     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 15      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/n02293588/Desktop/SYNTH_PROJ/SYNTH_PROJ.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                           ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                     ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 12,031 / 114,480 ( 11 % )                                                                                                                 ;
;     -- Combinational with no register       ; 4545                                                                                                                                      ;
;     -- Register only                        ; 1294                                                                                                                                      ;
;     -- Combinational with a register        ; 6192                                                                                                                                      ;
;                                             ;                                                                                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                                                                                           ;
;     -- 4 input functions                    ; 3842                                                                                                                                      ;
;     -- 3 input functions                    ; 5112                                                                                                                                      ;
;     -- <=2 input functions                  ; 1783                                                                                                                                      ;
;     -- Register only                        ; 1294                                                                                                                                      ;
;                                             ;                                                                                                                                           ;
; Logic elements by mode                      ;                                                                                                                                           ;
;     -- normal mode                          ; 7523                                                                                                                                      ;
;     -- arithmetic mode                      ; 3214                                                                                                                                      ;
;                                             ;                                                                                                                                           ;
; Total registers*                            ; 7,605 / 117,053 ( 6 % )                                                                                                                   ;
;     -- Dedicated logic registers            ; 7,486 / 114,480 ( 7 % )                                                                                                                   ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )                                                                                                                       ;
;                                             ;                                                                                                                                           ;
; Total LABs:  partially or completely used   ; 954 / 7,155 ( 13 % )                                                                                                                      ;
; User inserted logic elements                ; 0                                                                                                                                         ;
; Virtual pins                                ; 0                                                                                                                                         ;
; I/O pins                                    ; 176 / 529 ( 33 % )                                                                                                                        ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )                                                                                                                            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                                                                            ;
;                                             ;                                                                                                                                           ;
; Global signals                              ; 9                                                                                                                                         ;
; M9Ks                                        ; 32 / 432 ( 7 % )                                                                                                                          ;
; Total block memory bits                     ; 68,665 / 3,981,312 ( 2 % )                                                                                                                ;
; Total block memory implementation bits      ; 294,912 / 3,981,312 ( 7 % )                                                                                                               ;
; Embedded Multiplier 9-bit elements          ; 11 / 532 ( 2 % )                                                                                                                          ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                                                                            ;
; Global clocks                               ; 9 / 20 ( 45 % )                                                                                                                           ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                                                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                                             ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%                                                                                                                              ;
; Peak interconnect usage (total/H/V)         ; 47% / 49% / 45%                                                                                                                           ;
; Maximum fan-out node                        ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0]~clkctrl ;
; Maximum fan-out                             ; 7416                                                                                                                                      ;
; Highest non-global fan-out signal           ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_ci_multi_stall                                                                                   ;
; Highest non-global fan-out                  ; 3766                                                                                                                                      ;
; Total fan-out                               ; 66934                                                                                                                                     ;
; Average fan-out                             ; 3.38                                                                                                                                      ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                               ;
+----------------------------------------------+-------------------------+------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                     ; pzdyqx:nabboc          ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                    ; Low                    ; Low                            ;
;                                              ;                         ;                        ;                        ;                                ;
; Total logic elements                         ; 11701 / 114480 ( 10 % ) ; 136 / 114480 ( < 1 % ) ; 194 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 4375                    ; 64                     ; 106                    ; 0                              ;
;     -- Register only                         ; 1220                    ; 20                     ; 54                     ; 0                              ;
;     -- Combinational with a register         ; 6106                    ; 52                     ; 34                     ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                        ;                        ;                                ;
;     -- 4 input functions                     ; 3741                    ; 39                     ; 62                     ; 0                              ;
;     -- 3 input functions                     ; 5029                    ; 29                     ; 54                     ; 0                              ;
;     -- <=2 input functions                   ; 1711                    ; 48                     ; 24                     ; 0                              ;
;     -- Register only                         ; 1220                    ; 20                     ; 54                     ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Logic elements by mode                       ;                         ;                        ;                        ;                                ;
;     -- normal mode                           ; 7276                    ; 112                    ; 135                    ; 0                              ;
;     -- arithmetic mode                       ; 3205                    ; 4                      ; 5                      ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Total registers                              ; 7445                    ; 72                     ; 88                     ; 0                              ;
;     -- Dedicated logic registers             ; 7326 / 114480 ( 6 % )   ; 72 / 114480 ( < 1 % )  ; 88 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                     ; 0                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Total LABs:  partially or completely used    ; 923 / 7155 ( 13 % )     ; 14 / 7155 ( < 1 % )    ; 17 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                         ;                        ;                        ;                                ;
; Virtual pins                                 ; 0                       ; 0                      ; 0                      ; 0                              ;
; I/O pins                                     ; 176                     ; 0                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 11 / 532 ( 2 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 68665                   ; 0                      ; 0                      ; 0                              ;
; Total RAM block bits                         ; 294912                  ; 0                      ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 32 / 432 ( 7 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 5 / 24 ( 20 % )         ; 2 / 24 ( 8 % )         ; 0 / 24 ( 0 % )         ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )       ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                         ;                        ;                        ;                                ;
; Connections                                  ;                         ;                        ;                        ;                                ;
;     -- Input Connections                     ; 7747                    ; 64                     ; 142                    ; 2                              ;
;     -- Registered Input Connections          ; 7519                    ; 38                     ; 96                     ; 0                              ;
;     -- Output Connections                    ; 350                     ; 5                      ; 182                    ; 7418                           ;
;     -- Registered Output Connections         ; 4                       ; 4                      ; 181                    ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Internal Connections                         ;                         ;                        ;                        ;                                ;
;     -- Total Connections                     ; 66158                   ; 548                    ; 979                    ; 7430                           ;
;     -- Registered Connections                ; 35445                   ; 305                    ; 656                    ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; External Connections                         ;                         ;                        ;                        ;                                ;
;     -- Top                                   ; 320                     ; 52                     ; 305                    ; 7420                           ;
;     -- pzdyqx:nabboc                         ; 52                      ; 0                      ; 17                     ; 0                              ;
;     -- sld_hub:auto_hub                      ; 305                     ; 17                     ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 7420                    ; 0                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Partition Interface                          ;                         ;                        ;                        ;                                ;
;     -- Input Ports                           ; 68                      ; 10                     ; 29                     ; 2                              ;
;     -- Output Ports                          ; 92                      ; 4                      ; 45                     ; 3                              ;
;     -- Bidir Ports                           ; 64                      ; 0                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Registered Ports                             ;                         ;                        ;                        ;                                ;
;     -- Registered Input Ports                ; 0                       ; 5                      ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 3                      ; 35                     ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Port Connectivity                            ;                         ;                        ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 0                      ; 13                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 2                      ; 1                      ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 0                      ; 24                     ; 0                              ;
+----------------------------------------------+-------------------------+------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; AUD_ADCDAT ; D2    ; 1        ; 0            ; 68           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK2_50  ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK3_50  ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50   ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]     ; M23   ; 6        ; 115          ; 40           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]     ; M21   ; 6        ; 115          ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[2]     ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[3]     ; R24   ; 5        ; 115          ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]      ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[10]     ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[11]     ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[12]     ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[13]     ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[14]     ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[15]     ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[16]     ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[17]     ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]      ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]      ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]      ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]      ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]      ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]      ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]      ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]      ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]      ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TD_CLK27   ; B14   ; 8        ; 56           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT    ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_XCK       ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON      ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN        ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON        ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS        ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW        ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]      ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]      ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]      ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]      ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]      ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]      ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]      ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]      ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10] ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11] ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12] ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13] ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14] ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15] ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16] ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17] ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18] ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19] ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]  ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N     ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N     ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N     ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N     ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N     ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                               ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK ; C2    ; 1        ; 0            ; 69           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                  ; -                   ;
; AUD_BCLK    ; F2    ; 1        ; 0            ; 60           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                  ; -                   ;
; AUD_DACLRCK ; E3    ; 1        ; 0            ; 66           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                  ; -                   ;
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe                                                                                                                                      ; -                   ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_10                                                                                                                        ; -                   ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_11                                                                                                                        ; -                   ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_12                                                                                                                        ; -                   ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_13                                                                                                                        ; -                   ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_14                                                                                                                        ; -                   ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_15                                                                                                                        ; -                   ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_16                                                                                                                        ; -                   ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_17                                                                                                                        ; -                   ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_18                                                                                                                        ; -                   ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_19                                                                                                                        ; -                   ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_1                                                                                                                         ; -                   ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_20                                                                                                                        ; -                   ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_21                                                                                                                        ; -                   ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_22                                                                                                                        ; -                   ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_23                                                                                                                        ; -                   ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_24                                                                                                                        ; -                   ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_25                                                                                                                        ; -                   ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_26                                                                                                                        ; -                   ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_27                                                                                                                        ; -                   ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_28                                                                                                                        ; -                   ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_29                                                                                                                        ; -                   ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_2                                                                                                                         ; -                   ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_30                                                                                                                        ; -                   ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_31                                                                                                                        ; -                   ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_3                                                                                                                         ; -                   ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_4                                                                                                                         ; -                   ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_5                                                                                                                         ; -                   ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_6                                                                                                                         ; -                   ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_7                                                                                                                         ; -                   ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_8                                                                                                                         ; -                   ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_9                                                                                                                         ; -                   ;
; I2C_SDAT    ; A8    ; 8        ; 18           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2 (inverted)                                        ; -                   ;
; LCD_DATA[0] ; L3    ; 1        ; 0            ; 52           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                               ; -                   ;
; LCD_DATA[1] ; L1    ; 1        ; 0            ; 44           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                               ; -                   ;
; LCD_DATA[2] ; L2    ; 1        ; 0            ; 44           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                               ; -                   ;
; LCD_DATA[3] ; K7    ; 1        ; 0            ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                               ; -                   ;
; LCD_DATA[4] ; K1    ; 1        ; 0            ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                               ; -                   ;
; LCD_DATA[5] ; K2    ; 1        ; 0            ; 55           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                               ; -                   ;
; LCD_DATA[6] ; M3    ; 1        ; 0            ; 51           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                               ; -                   ;
; LCD_DATA[7] ; M5    ; 1        ; 0            ; 47           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8 (inverted)                                               ; -                   ;
; PS2_CLK     ; G6    ; 1        ; 0            ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION      ; -                   ;
; PS2_CLK2    ; G5    ; 1        ; 0            ; 67           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; -                   ;
; PS2_DAT     ; H5    ; 1        ; 0            ; 59           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|PS2_DAT~3 (inverted)                                      ; -                   ;
; PS2_DAT2    ; F5    ; 1        ; 0            ; 65           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|PS2_DAT~3 (inverted)                                 ; -                   ;
; SRAM_DQ[0]  ; AH3   ; 3        ; 5            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[10] ; AE2   ; 2        ; 0            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[11] ; AE1   ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[12] ; AE3   ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[13] ; AE4   ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[14] ; AF3   ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[15] ; AG3   ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[1]  ; AF4   ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[2]  ; AG4   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[3]  ; AH4   ; 3        ; 9            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[4]  ; AF6   ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[5]  ; AG6   ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[6]  ; AH6   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[7]  ; AF7   ; 3        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[8]  ; AD1   ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
; SRAM_DQ[9]  ; AD2   ; 2        ; 0            ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write (inverted)                                                                                                                       ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET          ; Use as regular IO        ; PS2_CLK                 ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5          ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9          ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 56 ( 68 % ) ; 3.3V          ; --           ;
; 2        ; 62 / 63 ( 98 % ) ; 3.3V          ; --           ;
; 3        ; 27 / 73 ( 37 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 71 ( 1 % )   ; 3.3V          ; --           ;
; 5        ; 19 / 65 ( 29 % ) ; 3.3V          ; --           ;
; 6        ; 4 / 58 ( 7 % )   ; 3.3V          ; --           ;
; 7        ; 27 / 72 ( 38 % ) ; 2.5V          ; --           ;
; 8        ; 3 / 71 ( 4 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; TD_CLK27                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; AUD_ADCLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; AUD_DACDAT                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; AUD_ADCDAT                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; AUD_DACLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; PS2_DAT2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; PS2_CLK2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 1        ; PS2_CLK                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; PS2_DAT                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                      ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated|pll1 ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u0|external_clocks|DE_Clock_Generator_Audio|auto_generated|pll1                                                                ; u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1                                                                ;
; PLL mode                      ; Normal                                                                                                                         ; Normal                                                                                                                          ;
; Compensate clock              ; clock1                                                                                                                         ; clock0                                                                                                                          ;
; Compensated input/output pins ; --                                                                                                                             ; --                                                                                                                              ;
; Switchover type               ; --                                                                                                                             ; --                                                                                                                              ;
; Input frequency 0             ; 27.0 MHz                                                                                                                       ; 50.0 MHz                                                                                                                        ;
; Input frequency 1             ; --                                                                                                                             ; --                                                                                                                              ;
; Nominal PFD frequency         ; 27.0 MHz                                                                                                                       ; 50.0 MHz                                                                                                                        ;
; Nominal VCO frequency         ; 377.9 MHz                                                                                                                      ; 500.0 MHz                                                                                                                       ;
; VCO post scale K counter      ; 2                                                                                                                              ; 2                                                                                                                               ;
; VCO frequency control         ; Auto                                                                                                                           ; Auto                                                                                                                            ;
; VCO phase shift step          ; 330 ps                                                                                                                         ; 250 ps                                                                                                                          ;
; VCO multiply                  ; --                                                                                                                             ; --                                                                                                                              ;
; VCO divide                    ; --                                                                                                                             ; --                                                                                                                              ;
; Freq min lock                 ; 21.43 MHz                                                                                                                      ; 30.0 MHz                                                                                                                        ;
; Freq max lock                 ; 46.44 MHz                                                                                                                      ; 65.02 MHz                                                                                                                       ;
; M VCO Tap                     ; 0                                                                                                                              ; 4                                                                                                                               ;
; M Initial                     ; 1                                                                                                                              ; 2                                                                                                                               ;
; M value                       ; 14                                                                                                                             ; 10                                                                                                                              ;
; N value                       ; 1                                                                                                                              ; 1                                                                                                                               ;
; Charge pump current           ; setting 1                                                                                                                      ; setting 1                                                                                                                       ;
; Loop filter resistance        ; setting 27                                                                                                                     ; setting 27                                                                                                                      ;
; Loop filter capacitance       ; setting 0                                                                                                                      ; setting 0                                                                                                                       ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                             ; 1.03 MHz to 1.97 MHz                                                                                                            ;
; Bandwidth type                ; Medium                                                                                                                         ; Medium                                                                                                                          ;
; Real time reconfigurable      ; Off                                                                                                                            ; Off                                                                                                                             ;
; Scan chain MIF file           ; --                                                                                                                             ; --                                                                                                                              ;
; Preserve PLL counter order    ; Off                                                                                                                            ; Off                                                                                                                             ;
; PLL location                  ; PLL_3                                                                                                                          ; PLL_1                                                                                                                           ;
; Inclk0 signal                 ; TD_CLK27                                                                                                                       ; CLOCK_50                                                                                                                        ;
; Inclk1 signal                 ; --                                                                                                                             ; --                                                                                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                  ; Dedicated Pin                                                                                                                   ;
; Inclk1 signal type            ; --                                                                                                                             ; --                                                                                                                              ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------+
; Name                                                                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------+
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated|clk[1]  ; clock1       ; 14   ; 31  ; 12.19 MHz        ; 0 (0 ps)       ; 1.45 (330 ps)    ; 50/50      ; C0      ; 31            ; 16/15 Odd  ; --            ; 1       ; 0       ; u0|external_clocks|DE_Clock_Generator_Audio|auto_generated|pll1|clk[1]  ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|clk[0] ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|clk[1] ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |SYNTH_PROJ                                                                                                                 ; 12031 (1)   ; 7486 (0)                  ; 119 (119)     ; 68665       ; 32   ; 11           ; 1       ; 5         ; 176  ; 0            ; 4545 (1)     ; 1294 (0)          ; 6192 (1)         ; |SYNTH_PROJ                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;    |SYNTH_CORE_mc:u0|                                                                                                       ; 11700 (0)   ; 7326 (0)                  ; 0 (0)         ; 68665       ; 32   ; 11           ; 1       ; 5         ; 0    ; 0            ; 4374 (0)     ; 1220 (0)          ; 6106 (0)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |SYNTH_CORE_mc_AV_Config:av_config|                                                                                   ; 313 (80)    ; 159 (51)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (29)     ; 4 (4)             ; 155 (45)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |altera_up_av_config_auto_init:AV_Config_Auto_Init|                                                                ; 29 (29)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 27 (27)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |altera_up_av_config_auto_init_ob_de2_115:Auto_Init_OB_Devices_ROM|                                                ; 90 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (47)      ; 0 (0)             ; 17 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init_ob_de2_115:Auto_Init_OB_Devices_ROM                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;             |altera_up_av_config_auto_init_ob_adv7180:Auto_Init_Video_ROM|                                                  ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init_ob_de2_115:Auto_Init_OB_Devices_ROM|altera_up_av_config_auto_init_ob_adv7180:Auto_Init_Video_ROM                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_up_av_config_auto_init_ob_audio:Auto_Init_Audio_ROM|                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init_ob_de2_115:Auto_Init_OB_Devices_ROM|altera_up_av_config_auto_init_ob_audio:Auto_Init_Audio_ROM                                                                                                                                                                                                                                                                                                                          ;              ;
;          |altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|                                                  ; 133 (116)   ; 81 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (47)      ; 0 (0)             ; 83 (69)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_up_slow_clock_generator:Serial_Config_Clock_Generator|                                                  ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator                                                                                                                                                                                                                                                                                                                          ;              ;
;       |SYNTH_CORE_mc_Audio:audio|                                                                                           ; 390 (51)    ; 283 (41)                  ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (10)     ; 0 (0)             ; 283 (41)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |altera_up_audio_in_deserializer:Audio_In_Deserializer|                                                            ; 171 (53)    ; 120 (48)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (2)       ; 0 (0)             ; 123 (51)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;             |altera_up_audio_bit_counter:Audio_Out_Bit_Counter|                                                             ; 14 (14)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|                                                                ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |scfifo:Sync_FIFO|                                                                                           ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                                                                                                                                                         ;              ;
;                   |scfifo_n441:auto_generated|                                                                              ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated                                                                                                                                                                                                                                                                                                              ;              ;
;                      |a_dpfifo_as31:dpfifo|                                                                                 ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo                                                                                                                                                                                                                                                                                         ;              ;
;                         |altsyncram_dh81:FIFOram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram                                                                                                                                                                                                                                                                 ;              ;
;                         |cntr_0ab:wr_ptr|                                                                                   ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr                                                                                                                                                                                                                                                                         ;              ;
;                         |cntr_ca7:usedw_counter|                                                                            ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter                                                                                                                                                                                                                                                                  ;              ;
;                         |cntr_v9b:rd_ptr_msb|                                                                               ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                                                                                                                                                                     ;              ;
;             |altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|                                                               ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO                                                                                                                                                                                                                                                                                                                                                         ;              ;
;                |scfifo:Sync_FIFO|                                                                                           ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |scfifo_n441:auto_generated|                                                                              ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated                                                                                                                                                                                                                                                                                                             ;              ;
;                      |a_dpfifo_as31:dpfifo|                                                                                 ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo                                                                                                                                                                                                                                                                                        ;              ;
;                         |altsyncram_dh81:FIFOram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram                                                                                                                                                                                                                                                                ;              ;
;                         |cntr_0ab:wr_ptr|                                                                                   ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr                                                                                                                                                                                                                                                                        ;              ;
;                         |cntr_ca7:usedw_counter|                                                                            ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter                                                                                                                                                                                                                                                                 ;              ;
;                         |cntr_v9b:rd_ptr_msb|                                                                               ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                                                                                                                                                                    ;              ;
;          |altera_up_audio_out_serializer:Audio_Out_Serializer|                                                              ; 166 (60)    ; 116 (50)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (8)       ; 0 (0)             ; 118 (52)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;             |altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|                                                               ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |scfifo:Sync_FIFO|                                                                                           ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                                                                                                                                                          ;              ;
;                   |scfifo_n441:auto_generated|                                                                              ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated                                                                                                                                                                                                                                                                                                               ;              ;
;                      |a_dpfifo_as31:dpfifo|                                                                                 ; 53 (30)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 0 (0)             ; 33 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo                                                                                                                                                                                                                                                                                          ;              ;
;                         |altsyncram_dh81:FIFOram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram                                                                                                                                                                                                                                                                  ;              ;
;                         |cntr_0ab:wr_ptr|                                                                                   ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr                                                                                                                                                                                                                                                                          ;              ;
;                         |cntr_ca7:usedw_counter|                                                                            ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter                                                                                                                                                                                                                                                                   ;              ;
;                         |cntr_v9b:rd_ptr_msb|                                                                               ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                                                                                                                                                                      ;              ;
;             |altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|                                                              ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |scfifo:Sync_FIFO|                                                                                           ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                                                                                                                                                         ;              ;
;                   |scfifo_n441:auto_generated|                                                                              ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated                                                                                                                                                                                                                                                                                                              ;              ;
;                      |a_dpfifo_as31:dpfifo|                                                                                 ; 53 (30)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 0 (0)             ; 33 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo                                                                                                                                                                                                                                                                                         ;              ;
;                         |altsyncram_dh81:FIFOram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram                                                                                                                                                                                                                                                                 ;              ;
;                         |cntr_0ab:wr_ptr|                                                                                   ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr                                                                                                                                                                                                                                                                         ;              ;
;                         |cntr_ca7:usedw_counter|                                                                            ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter                                                                                                                                                                                                                                                                  ;              ;
;                         |cntr_v9b:rd_ptr_msb|                                                                               ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb                                                                                                                                                                                                                                                                     ;              ;
;          |altera_up_clock_edge:ADC_Left_Right_Clock_Edges|                                                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |altera_up_clock_edge:Bit_Clock_Edges|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_clock_edge:Bit_Clock_Edges                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |altera_up_clock_edge:DAC_Left_Right_Clock_Edges|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_clock_edge:DAC_Left_Right_Clock_Edges                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |SYNTH_CORE_mc_CPU:cpu|                                                                                               ; 2639 (1880) ; 1589 (1187)               ; 0 (0)         ; 46080       ; 9    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1021 (691)   ; 246 (149)         ; 1372 (1039)      ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |SYNTH_CORE_mc_CPU_ic_data_module:SYNTH_CORE_mc_CPU_ic_data|                                                       ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_ic_data_module:SYNTH_CORE_mc_CPU_ic_data                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram:the_altsyncram|                                                                                     ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_ic_data_module:SYNTH_CORE_mc_CPU_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_ic_data_module:SYNTH_CORE_mc_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |SYNTH_CORE_mc_CPU_ic_tag_module:SYNTH_CORE_mc_CPU_ic_tag|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_ic_tag_module:SYNTH_CORE_mc_CPU_ic_tag                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |altsyncram:the_altsyncram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_ic_tag_module:SYNTH_CORE_mc_CPU_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                |altsyncram_2kh1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_ic_tag_module:SYNTH_CORE_mc_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_2kh1:auto_generated                                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |mult_add_mgr2:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated                                                                                                                                                                                                                                                                                                                                       ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                                                                                                                                                                                               ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |mult_add_ogr2:auto_generated|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated                                                                                                                                                                                                                                                                                                                                       ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                                                                                                                                                                                                                               ;              ;
;          |SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|                                                      ; 653 (31)    ; 401 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 223 (3)      ; 97 (0)            ; 333 (28)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|                   ; 179 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 75 (0)            ; 21 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper                                                                                                                                                                                                                                                                                                           ;              ;
;                |SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|                  ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 34 (32)           ; 15 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk                                                                                                                                                                                                                 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                            ;              ;
;                |SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|                        ; 127 (123)   ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 41 (37)           ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck                                                                                                                                                                                                                       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                  ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                   ;              ;
;                |sld_virtual_jtag_basic:SYNTH_CORE_mc_CPU_jtag_debug_module_phy|                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SYNTH_CORE_mc_CPU_jtag_debug_module_phy                                                                                                                                                                                                                                            ;              ;
;             |SYNTH_CORE_mc_CPU_nios2_avalon_reg:the_SYNTH_CORE_mc_CPU_nios2_avalon_reg|                                     ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_avalon_reg:the_SYNTH_CORE_mc_CPU_nios2_avalon_reg                                                                                                                                                                                                                                                                                                                             ;              ;
;             |SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|                                       ; 272 (272)   ; 239 (239)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 22 (22)           ; 222 (222)        ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break                                                                                                                                                                                                                                                                                                                               ;              ;
;             |SYNTH_CORE_mc_CPU_nios2_oci_dbrk:the_SYNTH_CORE_mc_CPU_nios2_oci_dbrk|                                         ; 219 (53)    ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (18)      ; 0 (0)             ; 133 (35)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_dbrk:the_SYNTH_CORE_mc_CPU_nios2_oci_dbrk                                                                                                                                                                                                                                                                                                                                 ;              ;
;                |SYNTH_CORE_mc_CPU_nios2_oci_match_paired:SYNTH_CORE_mc_CPU_nios2_oci_dbrk_hit0_match_paired|                ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 36 (36)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_dbrk:the_SYNTH_CORE_mc_CPU_nios2_oci_dbrk|SYNTH_CORE_mc_CPU_nios2_oci_match_paired:SYNTH_CORE_mc_CPU_nios2_oci_dbrk_hit0_match_paired                                                                                                                                                                                                                                     ;              ;
;                |SYNTH_CORE_mc_CPU_nios2_oci_match_single:SYNTH_CORE_mc_CPU_nios2_oci_dbrk_hit0_match_single|                ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 33 (33)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_dbrk:the_SYNTH_CORE_mc_CPU_nios2_oci_dbrk|SYNTH_CORE_mc_CPU_nios2_oci_match_single:SYNTH_CORE_mc_CPU_nios2_oci_dbrk_hit0_match_single                                                                                                                                                                                                                                     ;              ;
;                |SYNTH_CORE_mc_CPU_nios2_oci_match_single:SYNTH_CORE_mc_CPU_nios2_oci_dbrk_hit1_match_single|                ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 29 (29)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_dbrk:the_SYNTH_CORE_mc_CPU_nios2_oci_dbrk|SYNTH_CORE_mc_CPU_nios2_oci_match_single:SYNTH_CORE_mc_CPU_nios2_oci_dbrk_hit1_match_single                                                                                                                                                                                                                                     ;              ;
;             |SYNTH_CORE_mc_CPU_nios2_oci_debug:the_SYNTH_CORE_mc_CPU_nios2_oci_debug|                                       ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_debug:the_SYNTH_CORE_mc_CPU_nios2_oci_debug                                                                                                                                                                                                                                                                                                                               ;              ;
;             |SYNTH_CORE_mc_CPU_nios2_oci_xbrk:the_SYNTH_CORE_mc_CPU_nios2_oci_xbrk|                                         ; 41 (41)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 35 (35)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_xbrk:the_SYNTH_CORE_mc_CPU_nios2_oci_xbrk                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|                                             ; 55 (55)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 45 (45)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |SYNTH_CORE_mc_CPU_ociram_lpm_dram_bdp_component_module:SYNTH_CORE_mc_CPU_ociram_lpm_dram_bdp_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|SYNTH_CORE_mc_CPU_ociram_lpm_dram_bdp_component_module:SYNTH_CORE_mc_CPU_ociram_lpm_dram_bdp_component                                                                                                                                                                                                                              ;              ;
;                   |altsyncram:the_altsyncram|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|SYNTH_CORE_mc_CPU_ociram_lpm_dram_bdp_component_module:SYNTH_CORE_mc_CPU_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                                                                                                                                                                    ;              ;
;                      |altsyncram_rj82:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|SYNTH_CORE_mc_CPU_ociram_lpm_dram_bdp_component_module:SYNTH_CORE_mc_CPU_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_rj82:auto_generated                                                                                                                                                                     ;              ;
;          |SYNTH_CORE_mc_CPU_register_bank_a_module:SYNTH_CORE_mc_CPU_register_bank_a|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_register_bank_a_module:SYNTH_CORE_mc_CPU_register_bank_a                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram:the_altsyncram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_register_bank_a_module:SYNTH_CORE_mc_CPU_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_1ah1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_register_bank_a_module:SYNTH_CORE_mc_CPU_register_bank_a|altsyncram:the_altsyncram|altsyncram_1ah1:auto_generated                                                                                                                                                                                                                                                                                                                               ;              ;
;          |SYNTH_CORE_mc_CPU_register_bank_b_module:SYNTH_CORE_mc_CPU_register_bank_b|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_register_bank_b_module:SYNTH_CORE_mc_CPU_register_bank_b                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram:the_altsyncram|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_register_bank_b_module:SYNTH_CORE_mc_CPU_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_2ah1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_register_bank_b_module:SYNTH_CORE_mc_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_2ah1:auto_generated                                                                                                                                                                                                                                                                                                                               ;              ;
;          |SYNTH_CORE_mc_CPU_test_bench:the_SYNTH_CORE_mc_CPU_test_bench|                                                    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_test_bench:the_SYNTH_CORE_mc_CPU_test_bench                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;          |lpm_add_sub:Add8|                                                                                                 ; 73 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|lpm_add_sub:Add8                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |add_sub_qvi:auto_generated|                                                                                    ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |SYNTH_CORE_mc_CPU_custom_instruction_master_multi_xconnect:cpu_custom_instruction_master_multi_xconnect|             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU_custom_instruction_master_multi_xconnect:cpu_custom_instruction_master_multi_xconnect                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|                                                                           ; 166 (32)    ; 115 (18)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (13)      ; 10 (0)            ; 106 (19)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |altera_up_character_lcd_communication:Char_LCD_Comm|                                                              ; 62 (62)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 10 (10)           ; 36 (36)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |altera_up_character_lcd_initialization:Char_LCD_Init|                                                             ; 72 (72)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 51 (51)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |SYNTH_CORE_mc_External_Clocks:external_clocks|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |altpll:DE_Clock_Generator_Audio|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;             |altpll_vpb2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altpll:DE_Clock_Generator_System|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |altpll_6rb2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |SYNTH_CORE_mc_Green_LEDs:green_leds|                                                                                 ; 46 (46)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 25 (25)           ; 18 (18)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Green_LEDs:green_leds                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |SYNTH_CORE_mc_Interval_Timer:interval_timer|                                                                         ; 158 (158)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 17 (17)           ; 103 (103)        ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |SYNTH_CORE_mc_JTAG_UART:jtag_uart|                                                                                   ; 169 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (16)      ; 28 (2)            ; 87 (20)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |scfifo:rfifo|                                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |scfifo_jr21:auto_generated|                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                                                                                         ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                                                                                                                    ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                              ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                            ;              ;
;                         |cntr_do7:count_usedw|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                                                                       ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                                                              ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                                                                    ;              ;
;                      |dpram_nl21:FIFOram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                                                                                                                                 ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                                                                                                                     ;              ;
;          |SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |scfifo:wfifo|                                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |scfifo_jr21:auto_generated|                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                                                                                         ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                                                                                                                    ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                              ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                            ;              ;
;                         |cntr_do7:count_usedw|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                                                                       ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                                                              ;              ;
;                      |cntr_1ob:wr_ptr|                                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                                                                    ;              ;
;                      |dpram_nl21:FIFOram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                                                                                                                                 ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                                                                                                                     ;              ;
;          |alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|                                                      ; 80 (80)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 26 (26)           ; 27 (27)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |SYNTH_CORE_mc_PS2_Port:ps2_port_dual|                                                                                ; 308 (30)    ; 177 (23)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (7)      ; 10 (0)            ; 167 (23)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |altera_up_ps2:PS2_Serial_Port|                                                                                    ; 213 (34)    ; 115 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (18)      ; 10 (0)            ; 105 (16)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |altera_up_ps2_command_out:PS2_Command_Out|                                                                     ; 142 (142)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 3 (3)             ; 70 (70)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;             |altera_up_ps2_data_in:PS2_Data_In|                                                                             ; 37 (37)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 7 (7)             ; 19 (19)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |scfifo:Incoming_Data_FIFO|                                                                                        ; 65 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 39 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |scfifo_f041:auto_generated|                                                                                    ; 65 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 39 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;                |a_dpfifo_2o31:dpfifo|                                                                                       ; 65 (39)     ; 39 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 39 (16)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                   |altsyncram_dvd1:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|altsyncram_dvd1:FIFOram                                                                                                                                                                                                                                                                                                                                                  ;              ;
;                   |cntr_0ab:rd_ptr_msb|                                                                                     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_0ab:rd_ptr_msb                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |cntr_1ab:wr_ptr|                                                                                         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                   |cntr_da7:usedw_counter|                                                                                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |SYNTH_CORE_mc_PS2_Port:ps2_port|                                                                                     ; 313 (32)    ; 177 (23)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (9)      ; 11 (0)            ; 166 (23)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |altera_up_ps2:PS2_Serial_Port|                                                                                    ; 216 (35)    ; 115 (16)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (19)     ; 11 (0)            ; 104 (16)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;             |altera_up_ps2_command_out:PS2_Command_Out|                                                                     ; 145 (145)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 4 (4)             ; 69 (69)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |altera_up_ps2_data_in:PS2_Data_In|                                                                             ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 19 (19)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |scfifo:Incoming_Data_FIFO|                                                                                        ; 65 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 39 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |scfifo_f041:auto_generated|                                                                                    ; 65 (0)      ; 39 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 39 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |a_dpfifo_2o31:dpfifo|                                                                                       ; 65 (39)     ; 39 (16)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 39 (16)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;                   |altsyncram_dvd1:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|altsyncram_dvd1:FIFOram                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                   |cntr_0ab:rd_ptr_msb|                                                                                     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_0ab:rd_ptr_msb                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                   |cntr_1ab:wr_ptr|                                                                                         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr                                                                                                                                                                                                                                                                                                                                                               ;              ;
;                   |cntr_da7:usedw_counter|                                                                                  ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |SYNTH_CORE_mc_Pushbuttons:pushbuttons|                                                                               ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Pushbuttons:pushbuttons                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |SYNTH_CORE_mc_Red_LEDs:red_leds|                                                                                     ; 77 (77)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 38 (38)           ; 34 (34)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Red_LEDs:red_leds                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |SYNTH_CORE_mc_SDRAM:sdram|                                                                                           ; 443 (277)   ; 283 (155)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (155)    ; 65 (2)            ; 218 (95)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |SYNTH_CORE_mc_SDRAM_input_efifo_module:the_SYNTH_CORE_mc_SDRAM_input_efifo_module|                                ; 195 (195)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 63 (63)           ; 127 (127)        ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|SYNTH_CORE_mc_SDRAM_input_efifo_module:the_SYNTH_CORE_mc_SDRAM_input_efifo_module                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |SYNTH_CORE_mc_SRAM:sram|                                                                                             ; 60 (60)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 60 (60)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |SYNTH_CORE_mc_Slider_Switches:slider_switches|                                                                       ; 37 (37)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 18 (18)           ; 18 (18)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |SYNTH_CORE_mc_addr_router:addr_router|                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_addr_router:addr_router                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |SYNTH_CORE_mc_addr_router_001:addr_router_001|                                                                       ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |SYNTH_CORE_mc_cmd_xbar_demux:cmd_xbar_demux|                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |SYNTH_CORE_mc_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                 ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux_001|                                                                         ; 67 (59)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (3)        ; 0 (0)             ; 58 (56)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                     ; 8 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux|                                                                             ; 54 (49)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (47)      ; 0 (0)             ; 4 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                     ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |SYNTH_CORE_mc_rsp_xbar_demux:rsp_xbar_demux_001|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |SYNTH_CORE_mc_rsp_xbar_demux:rsp_xbar_demux|                                                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |SYNTH_CORE_mc_rsp_xbar_mux:rsp_xbar_mux|                                                                             ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |SYNTH_CORE_mc_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                     ; 243 (243)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (175)    ; 0 (0)             ; 68 (68)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|SYNTH_CORE_mc_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:audio_avalon_audio_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:audio_avalon_audio_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:av_config_avalon_av_config_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 17 (17)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 11 (11)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |altera_avalon_sc_fifo:green_leds_avalon_parallel_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:green_leds_avalon_parallel_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |altera_avalon_sc_fifo:interval_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:interval_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:ps2_port_avalon_ps2_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:ps2_port_avalon_ps2_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |altera_avalon_sc_fifo:ps2_port_dual_avalon_ps2_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:ps2_port_dual_avalon_ps2_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |altera_avalon_sc_fifo:pushbuttons_avalon_parallel_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:pushbuttons_avalon_parallel_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:red_leds_avalon_parallel_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:red_leds_avalon_parallel_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                   ; 35 (35)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 2 (2)             ; 22 (22)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:slider_switches_avalon_parallel_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:slider_switches_avalon_parallel_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_master_translator:cpu_data_master_translator|                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|                  ; 15 (7)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 0 (0)             ; 7 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                    ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_agent:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent|                          ; 17 (11)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (9)       ; 0 (0)             ; 5 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_agent:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                    ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_agent:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_translator:audio_avalon_audio_slave_translator|                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:audio_avalon_audio_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:av_config_avalon_av_config_slave_translator|                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:av_config_avalon_av_config_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:char_lcd_16x2_avalon_lcd_slave_translator|                                            ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:char_lcd_16x2_avalon_lcd_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                                     ; 43 (43)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_translator:green_leds_avalon_parallel_port_slave_translator|                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:green_leds_avalon_parallel_port_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_translator:interval_timer_s1_translator|                                                         ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 18 (18)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:interval_timer_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                               ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 20 (20)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:ps2_port_avalon_ps2_slave_translator|                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:ps2_port_avalon_ps2_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_translator:ps2_port_dual_avalon_ps2_slave_translator|                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:ps2_port_dual_avalon_ps2_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |altera_merlin_slave_translator:pushbuttons_avalon_parallel_port_slave_translator|                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:pushbuttons_avalon_parallel_port_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:red_leds_avalon_parallel_port_slave_translator|                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:red_leds_avalon_parallel_port_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_translator:slider_switches_avalon_parallel_port_slave_translator|                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:slider_switches_avalon_parallel_port_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:sysid_control_slave_translator|                                                       ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_traffic_limiter:limiter|                                                                               ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                                       ; 35 (35)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 31 (31)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_width_adapter:width_adapter_002|                                                                       ; 80 (80)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 19 (19)           ; 58 (58)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_002                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_width_adapter:width_adapter_003|                                                                       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_003                                                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_width_adapter:width_adapter|                                                                           ; 38 (38)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 33 (33)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_reset_controller:rst_controller|                                                                              ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |fpoint_wrapper:cpu_fpoint|                                                                                           ; 5874 (0)    ; 3783 (0)                  ; 0 (0)         ; 1081        ; 15   ; 7            ; 1       ; 3         ; 0    ; 0            ; 2089 (0)     ; 717 (0)           ; 3068 (0)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |fpoint_hw_qsys:fpoint_instance|                                                                                   ; 5874 (73)   ; 3783 (70)                 ; 0 (0)         ; 1081        ; 15   ; 7            ; 1       ; 3         ; 0    ; 0            ; 2089 (1)     ; 717 (31)          ; 3068 (8)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |fpoint_hw_qsys_addsub_single:the_fp_addsub|                                                                    ; 808 (341)   ; 417 (271)                 ; 0 (0)         ; 168         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 390 (78)     ; 14 (13)           ; 404 (220)        ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altshift_taps:input_is_nan_dffe1_rtl_0|                                                                     ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:input_is_nan_dffe1_rtl_0                                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |shift_taps_d4n:auto_generated|                                                                           ; 7 (0)       ; 6 (1)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:input_is_nan_dffe1_rtl_0|shift_taps_d4n:auto_generated                                                                                                                                                                                                                                                                                                                ;              ;
;                      |altsyncram_0va1:altsyncram2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:input_is_nan_dffe1_rtl_0|shift_taps_d4n:auto_generated|altsyncram_0va1:altsyncram2                                                                                                                                                                                                                                                                                    ;              ;
;                      |cntr_7pf:cntr1|                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:input_is_nan_dffe1_rtl_0|shift_taps_d4n:auto_generated|cntr_7pf:cntr1                                                                                                                                                                                                                                                                                                 ;              ;
;                      |cntr_u8h:cntr3|                                                                                       ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:input_is_nan_dffe1_rtl_0|shift_taps_d4n:auto_generated|cntr_u8h:cntr3                                                                                                                                                                                                                                                                                                 ;              ;
;                |altshift_taps:sign_dffe31_rtl_0|                                                                            ; 11 (0)      ; 6 (0)                     ; 0 (0)         ; 144         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 1 (0)             ; 5 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |shift_taps_06n:auto_generated|                                                                           ; 11 (3)      ; 6 (3)                     ; 0 (0)         ; 144         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 1 (1)             ; 5 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_06n:auto_generated                                                                                                                                                                                                                                                                                                                       ;              ;
;                      |altsyncram_b961:altsyncram4|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_06n:auto_generated|altsyncram_b961:altsyncram4                                                                                                                                                                                                                                                                                           ;              ;
;                      |cntr_6pf:cntr1|                                                                                       ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_06n:auto_generated|cntr_6pf:cntr1                                                                                                                                                                                                                                                                                                        ;              ;
;                      |cntr_p8h:cntr5|                                                                                       ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_06n:auto_generated|cntr_p8h:cntr5                                                                                                                                                                                                                                                                                                        ;              ;
;                |fpoint_hw_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|                                             ; 103 (103)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift                                                                                                                                                                                                                                                                                                                      ;              ;
;                |fpoint_hw_qsys_addsub_single_altbarrel_shift_fjg:lbarrel_shift|                                             ; 111 (111)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 50 (50)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altbarrel_shift_fjg:lbarrel_shift                                                                                                                                                                                                                                                                                                                      ;              ;
;                |fpoint_hw_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|                                    ; 27 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (20)      ; 0 (0)             ; 2 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt                                                                                                                                                                                                                                                                                                             ;              ;
;                   |fpoint_hw_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|                               ; 5 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8                                                                                                                                                                                                                                   ;              ;
;                      |fpoint_hw_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder19|                           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_hw_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder19                                                                                                                                                        ;              ;
;                         |fpoint_hw_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_hw_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder19|fpoint_hw_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12                                                                             ;              ;
;                      |fpoint_hw_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder20|                           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_hw_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder20                                                                                                                                                        ;              ;
;                         |fpoint_hw_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_a2b:altpriority_encoder8|fpoint_hw_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder20|fpoint_hw_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12                                                                             ;              ;
;                   |fpoint_hw_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7                                                                                                                                                                                                                                   ;              ;
;                      |fpoint_hw_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder10|                           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7|fpoint_hw_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder10                                                                                                                                                        ;              ;
;                         |fpoint_hw_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_9u8:leading_zeroes_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_aja:altpriority_encoder7|fpoint_hw_qsys_addsub_single_altpriority_encoder_q0b:altpriority_encoder10|fpoint_hw_qsys_addsub_single_altpriority_encoder_l0b:altpriority_encoder12                                                                             ;              ;
;                |fpoint_hw_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|                                    ; 25 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt                                                                                                                                                                                                                                                                                                             ;              ;
;                   |fpoint_hw_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|                              ; 11 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (6)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21                                                                                                                                                                                                                                  ;              ;
;                      |fpoint_hw_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23|                           ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_hw_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23                                                                                                                                                       ;              ;
;                         |fpoint_hw_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_hw_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder23|fpoint_hw_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25                                                                            ;              ;
;                      |fpoint_hw_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_hw_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24                                                                                                                                                       ;              ;
;                         |fpoint_hw_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_hw_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_hw_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder25                                                                            ;              ;
;                         |fpoint_hw_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_hw_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_hw_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26                                                                            ;              ;
;                            |fpoint_hw_qsys_addsub_single_altpriority_encoder_64b:altpriority_encoder27|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altpriority_encoder_tma:trailing_zeros_cnt|fpoint_hw_qsys_addsub_single_altpriority_encoder_u5b:altpriority_encoder21|fpoint_hw_qsys_addsub_single_altpriority_encoder_e4b:altpriority_encoder24|fpoint_hw_qsys_addsub_single_altpriority_encoder_94b:altpriority_encoder26|fpoint_hw_qsys_addsub_single_altpriority_encoder_64b:altpriority_encoder27 ;              ;
;                |lpm_add_sub:add_sub1|                                                                                       ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                   |add_sub_hth:auto_generated|                                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_hth:auto_generated                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_add_sub:add_sub2|                                                                                       ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub2                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                   |add_sub_hth:auto_generated|                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub2|add_sub_hth:auto_generated                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_add_sub:add_sub3|                                                                                       ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                   |add_sub_70f:auto_generated|                                                                              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub3|add_sub_70f:auto_generated                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_add_sub:add_sub4|                                                                                       ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub4                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                   |add_sub_9ve:auto_generated|                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub4|add_sub_9ve:auto_generated                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_add_sub:add_sub5|                                                                                       ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                   |add_sub_gsh:auto_generated|                                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5|add_sub_gsh:auto_generated                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_add_sub:add_sub6|                                                                                       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub6                                                                                                                                                                                                                                                                                                                                                                ;              ;
;                   |add_sub_9ve:auto_generated|                                                                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub6|add_sub_9ve:auto_generated                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |lpm_add_sub:man_2comp_res_lower|                                                                            ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 16 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |add_sub_glh:auto_generated|                                                                              ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 16 (16)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_lower|add_sub_glh:auto_generated                                                                                                                                                                                                                                                                                                                          ;              ;
;                |lpm_add_sub:man_2comp_res_upper0|                                                                           ; 25 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |add_sub_l6h:auto_generated|                                                                              ; 25 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper0|add_sub_l6h:auto_generated                                                                                                                                                                                                                                                                                                                         ;              ;
;                |lpm_add_sub:man_2comp_res_upper1|                                                                           ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |add_sub_l6h:auto_generated|                                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_2comp_res_upper1|add_sub_l6h:auto_generated                                                                                                                                                                                                                                                                                                                         ;              ;
;                |lpm_add_sub:man_add_sub_lower|                                                                              ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 15 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                   |add_sub_glh:auto_generated|                                                                              ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_lower|add_sub_glh:auto_generated                                                                                                                                                                                                                                                                                                                            ;              ;
;                |lpm_add_sub:man_add_sub_upper0|                                                                             ; 26 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 15 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |add_sub_l6h:auto_generated|                                                                              ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 15 (15)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper0|add_sub_l6h:auto_generated                                                                                                                                                                                                                                                                                                                           ;              ;
;                |lpm_add_sub:man_add_sub_upper1|                                                                             ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |add_sub_l6h:auto_generated|                                                                              ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_add_sub_upper1|add_sub_l6h:auto_generated                                                                                                                                                                                                                                                                                                                           ;              ;
;                |lpm_add_sub:man_res_rounding_add_sub_lower|                                                                 ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                                                                                                                                                          ;              ;
;                   |add_sub_fff:auto_generated|                                                                              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_fff:auto_generated                                                                                                                                                                                                                                                                                                               ;              ;
;                |lpm_add_sub:man_res_rounding_add_sub_upper1|                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                                                                                                                                                         ;              ;
;                   |add_sub_onf:auto_generated|                                                                              ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_onf:auto_generated                                                                                                                                                                                                                                                                                                              ;              ;
;                |lpm_compare:trailing_zeros_limit_comparator|                                                                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                                                                                                                                                         ;              ;
;                   |cmpr_seg:auto_generated|                                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_compare:trailing_zeros_limit_comparator|cmpr_seg:auto_generated                                                                                                                                                                                                                                                                                                                 ;              ;
;             |fpoint_hw_qsys_div_single:the_fp_div|                                                                          ; 4702 (248)  ; 2993 (170)                ; 0 (0)         ; 845         ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1669 (51)    ; 584 (20)          ; 2449 (163)       ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |altshift_taps:and_or_dffe_rtl_0|                                                                            ; 19 (0)      ; 11 (0)                    ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:and_or_dffe_rtl_0                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                   |shift_taps_m5n:auto_generated|                                                                           ; 19 (0)      ; 11 (1)                    ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:and_or_dffe_rtl_0|shift_taps_m5n:auto_generated                                                                                                                                                                                                                                                                                                                             ;              ;
;                      |altsyncram_a2b1:altsyncram2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 56          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:and_or_dffe_rtl_0|shift_taps_m5n:auto_generated|altsyncram_a2b1:altsyncram2                                                                                                                                                                                                                                                                                                 ;              ;
;                      |cntr_0rf:cntr1|                                                                                       ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:and_or_dffe_rtl_0|shift_taps_m5n:auto_generated|cntr_0rf:cntr1                                                                                                                                                                                                                                                                                                              ;              ;
;                         |cmpr_rgc:cmpr6|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:and_or_dffe_rtl_0|shift_taps_m5n:auto_generated|cntr_0rf:cntr1|cmpr_rgc:cmpr6                                                                                                                                                                                                                                                                                               ;              ;
;                      |cntr_mah:cntr3|                                                                                       ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:and_or_dffe_rtl_0|shift_taps_m5n:auto_generated|cntr_mah:cntr3                                                                                                                                                                                                                                                                                                              ;              ;
;                |altshift_taps:exp_pipeline0c_rtl_0|                                                                         ; 19 (0)      ; 11 (0)                    ; 0 (0)         ; 243         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:exp_pipeline0c_rtl_0                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |shift_taps_56n:auto_generated|                                                                           ; 19 (0)      ; 11 (1)                    ; 0 (0)         ; 243         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:exp_pipeline0c_rtl_0|shift_taps_56n:auto_generated                                                                                                                                                                                                                                                                                                                          ;              ;
;                      |altsyncram_m2b1:altsyncram2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 243         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:exp_pipeline0c_rtl_0|shift_taps_56n:auto_generated|altsyncram_m2b1:altsyncram2                                                                                                                                                                                                                                                                                              ;              ;
;                      |cntr_lah:cntr3|                                                                                       ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:exp_pipeline0c_rtl_0|shift_taps_56n:auto_generated|cntr_lah:cntr3                                                                                                                                                                                                                                                                                                           ;              ;
;                      |cntr_vqf:cntr1|                                                                                       ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:exp_pipeline0c_rtl_0|shift_taps_56n:auto_generated|cntr_vqf:cntr1                                                                                                                                                                                                                                                                                                           ;              ;
;                         |cmpr_rgc:cmpr6|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:exp_pipeline0c_rtl_0|shift_taps_56n:auto_generated|cntr_vqf:cntr1|cmpr_rgc:cmpr6                                                                                                                                                                                                                                                                                            ;              ;
;                |altshift_taps:sign_div_pipeline0c_rtl_0|                                                                    ; 19 (0)      ; 11 (0)                    ; 0 (0)         ; 210         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:sign_div_pipeline0c_rtl_0                                                                                                                                                                                                                                                                                                                                                   ;              ;
;                   |shift_taps_t5n:auto_generated|                                                                           ; 19 (0)      ; 11 (1)                    ; 0 (0)         ; 210         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:sign_div_pipeline0c_rtl_0|shift_taps_t5n:auto_generated                                                                                                                                                                                                                                                                                                                     ;              ;
;                      |altsyncram_62b1:altsyncram2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 210         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:sign_div_pipeline0c_rtl_0|shift_taps_t5n:auto_generated|altsyncram_62b1:altsyncram2                                                                                                                                                                                                                                                                                         ;              ;
;                      |cntr_fah:cntr3|                                                                                       ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:sign_div_pipeline0c_rtl_0|shift_taps_t5n:auto_generated|cntr_fah:cntr3                                                                                                                                                                                                                                                                                                      ;              ;
;                      |cntr_pqf:cntr1|                                                                                       ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:sign_div_pipeline0c_rtl_0|shift_taps_t5n:auto_generated|cntr_pqf:cntr1                                                                                                                                                                                                                                                                                                      ;              ;
;                         |cmpr_rgc:cmpr6|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:sign_div_pipeline0c_rtl_0|shift_taps_t5n:auto_generated|cntr_pqf:cntr1|cmpr_rgc:cmpr6                                                                                                                                                                                                                                                                                       ;              ;
;                |fpoint_hw_qsys_div_single_altfp_div_csa_vhf:altfp_div_csa8|                                                 ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_csa_vhf:altfp_div_csa8                                                                                                                                                                                                                                                                                                                                ;              ;
;                   |lpm_add_sub:csa_lower|                                                                                   ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_csa_vhf:altfp_div_csa8|lpm_add_sub:csa_lower                                                                                                                                                                                                                                                                                                          ;              ;
;                      |add_sub_8qf:auto_generated|                                                                           ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_csa_vhf:altfp_div_csa8|lpm_add_sub:csa_lower|add_sub_8qf:auto_generated                                                                                                                                                                                                                                                                               ;              ;
;                   |lpm_add_sub:csa_upper1|                                                                                  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_csa_vhf:altfp_div_csa8|lpm_add_sub:csa_upper1                                                                                                                                                                                                                                                                                                         ;              ;
;                      |add_sub_8qf:auto_generated|                                                                           ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_csa_vhf:altfp_div_csa8|lpm_add_sub:csa_upper1|add_sub_8qf:auto_generated                                                                                                                                                                                                                                                                              ;              ;
;                |fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|                                         ; 4368 (126)  ; 2781 (88)                 ; 0 (0)         ; 336         ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1560 (47)    ; 564 (31)          ; 2244 (46)        ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1                                                                                                                                                                                                                                                                                                                        ;              ;
;                   |fpoint_hw_qsys_div_single_altfp_div_csa_2jh:altfp_div_csa26|                                             ; 54 (13)     ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 41 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_2jh:altfp_div_csa26                                                                                                                                                                                                                                                            ;              ;
;                      |lpm_add_sub:csa_lower|                                                                                ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_2jh:altfp_div_csa26|lpm_add_sub:csa_lower                                                                                                                                                                                                                                      ;              ;
;                         |add_sub_odi:auto_generated|                                                                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_2jh:altfp_div_csa26|lpm_add_sub:csa_lower|add_sub_odi:auto_generated                                                                                                                                                                                                           ;              ;
;                      |lpm_add_sub:csa_upper0|                                                                               ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_2jh:altfp_div_csa26|lpm_add_sub:csa_upper0                                                                                                                                                                                                                                     ;              ;
;                         |add_sub_n9i:auto_generated|                                                                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_2jh:altfp_div_csa26|lpm_add_sub:csa_upper0|add_sub_n9i:auto_generated                                                                                                                                                                                                          ;              ;
;                      |lpm_add_sub:csa_upper1|                                                                               ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_2jh:altfp_div_csa26|lpm_add_sub:csa_upper1                                                                                                                                                                                                                                     ;              ;
;                         |add_sub_n9i:auto_generated|                                                                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_2jh:altfp_div_csa26|lpm_add_sub:csa_upper1|add_sub_n9i:auto_generated                                                                                                                                                                                                          ;              ;
;                   |fpoint_hw_qsys_div_single_altfp_div_csa_mke:altfp_div_csa25|                                             ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 23 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_mke:altfp_div_csa25                                                                                                                                                                                                                                                            ;              ;
;                      |lpm_add_sub:csa_lower|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_mke:altfp_div_csa25|lpm_add_sub:csa_lower                                                                                                                                                                                                                                      ;              ;
;                         |add_sub_eff:auto_generated|                                                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_mke:altfp_div_csa25|lpm_add_sub:csa_lower|add_sub_eff:auto_generated                                                                                                                                                                                                           ;              ;
;                      |lpm_add_sub:csa_upper0|                                                                               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_mke:altfp_div_csa25|lpm_add_sub:csa_upper0                                                                                                                                                                                                                                     ;              ;
;                         |add_sub_dbf:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_mke:altfp_div_csa25|lpm_add_sub:csa_upper0|add_sub_dbf:auto_generated                                                                                                                                                                                                          ;              ;
;                      |lpm_add_sub:csa_upper1|                                                                               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_mke:altfp_div_csa25|lpm_add_sub:csa_upper1                                                                                                                                                                                                                                     ;              ;
;                         |add_sub_dbf:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_mke:altfp_div_csa25|lpm_add_sub:csa_upper1|add_sub_dbf:auto_generated                                                                                                                                                                                                          ;              ;
;                   |fpoint_hw_qsys_div_single_altfp_div_csa_rle:altfp_div_csa27|                                             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_rle:altfp_div_csa27                                                                                                                                                                                                                                                            ;              ;
;                      |lpm_add_sub:csa_lower|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_rle:altfp_div_csa27|lpm_add_sub:csa_lower                                                                                                                                                                                                                                      ;              ;
;                         |add_sub_hgf:auto_generated|                                                                        ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_rle:altfp_div_csa27|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                                                                                           ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|                                             ; 171 (115)   ; 144 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 57 (57)           ; 87 (53)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11                                                                                                                                                                                                                                                            ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa31|                                          ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa31                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa31|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa31|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa31|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa31|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa32|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa32                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa32|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa32|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa32|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa32|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_mab:qds_block28|                                                  ; 5 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_qds_block_mab:qds_block28                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr38|                                                                                ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_qds_block_mab:qds_block28|lpm_compare:cmpr38                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_qds_block_mab:qds_block28|lpm_compare:cmpr38|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                      |lpm_mux:mux33|                                                                                        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|lpm_mux:mux33                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|lpm_mux:mux33|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|                                             ; 325 (138)   ; 201 (187)                 ; 0 (0)         ; 66          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 34 (34)           ; 178 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12                                                                                                                                                                                                                                                            ;              ;
;                      |altshift_taps:rom_out_dffe_rtl_0|                                                                     ; 19 (0)      ; 11 (0)                    ; 0 (0)         ; 66          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|altshift_taps:rom_out_dffe_rtl_0                                                                                                                                                                                                                           ;              ;
;                         |shift_taps_q5n:auto_generated|                                                                     ; 19 (0)      ; 11 (1)                    ; 0 (0)         ; 66          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|altshift_taps:rom_out_dffe_rtl_0|shift_taps_q5n:auto_generated                                                                                                                                                                                             ;              ;
;                            |altsyncram_02b1:altsyncram2|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 66          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|altshift_taps:rom_out_dffe_rtl_0|shift_taps_q5n:auto_generated|altsyncram_02b1:altsyncram2                                                                                                                                                                 ;              ;
;                            |cntr_gah:cntr3|                                                                                 ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|altshift_taps:rom_out_dffe_rtl_0|shift_taps_q5n:auto_generated|cntr_gah:cntr3                                                                                                                                                                              ;              ;
;                            |cntr_qqf:cntr1|                                                                                 ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|altshift_taps:rom_out_dffe_rtl_0|shift_taps_q5n:auto_generated|cntr_qqf:cntr1                                                                                                                                                                              ;              ;
;                               |cmpr_rgc:cmpr6|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|altshift_taps:rom_out_dffe_rtl_0|shift_taps_q5n:auto_generated|cntr_qqf:cntr1|cmpr_rgc:cmpr6                                                                                                                                                               ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 16 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 47 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|                                             ; 325 (138)   ; 201 (187)                 ; 0 (0)         ; 60          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 34 (34)           ; 178 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13                                                                                                                                                                                                                                                            ;              ;
;                      |altshift_taps:rom_out_dffe_rtl_0|                                                                     ; 19 (0)      ; 11 (0)                    ; 0 (0)         ; 60          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|altshift_taps:rom_out_dffe_rtl_0                                                                                                                                                                                                                           ;              ;
;                         |shift_taps_o5n:auto_generated|                                                                     ; 19 (0)      ; 11 (1)                    ; 0 (0)         ; 60          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|altshift_taps:rom_out_dffe_rtl_0|shift_taps_o5n:auto_generated                                                                                                                                                                                             ;              ;
;                            |altsyncram_s1b1:altsyncram2|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 60          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|altshift_taps:rom_out_dffe_rtl_0|shift_taps_o5n:auto_generated|altsyncram_s1b1:altsyncram2                                                                                                                                                                 ;              ;
;                            |cntr_eah:cntr3|                                                                                 ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|altshift_taps:rom_out_dffe_rtl_0|shift_taps_o5n:auto_generated|cntr_eah:cntr3                                                                                                                                                                              ;              ;
;                            |cntr_oqf:cntr1|                                                                                 ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|altshift_taps:rom_out_dffe_rtl_0|shift_taps_o5n:auto_generated|cntr_oqf:cntr1                                                                                                                                                                              ;              ;
;                               |cmpr_rgc:cmpr6|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|altshift_taps:rom_out_dffe_rtl_0|shift_taps_o5n:auto_generated|cntr_oqf:cntr1|cmpr_rgc:cmpr6                                                                                                                                                               ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 47 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|                                             ; 324 (138)   ; 201 (187)                 ; 0 (0)         ; 54          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 34 (34)           ; 178 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14                                                                                                                                                                                                                                                            ;              ;
;                      |altshift_taps:rom_out_dffe_rtl_0|                                                                     ; 19 (0)      ; 11 (0)                    ; 0 (0)         ; 54          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|altshift_taps:rom_out_dffe_rtl_0                                                                                                                                                                                                                           ;              ;
;                         |shift_taps_n5n:auto_generated|                                                                     ; 19 (0)      ; 11 (1)                    ; 0 (0)         ; 54          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 11 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|altshift_taps:rom_out_dffe_rtl_0|shift_taps_n5n:auto_generated                                                                                                                                                                                             ;              ;
;                            |altsyncram_b2b1:altsyncram2|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 54          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|altshift_taps:rom_out_dffe_rtl_0|shift_taps_n5n:auto_generated|altsyncram_b2b1:altsyncram2                                                                                                                                                                 ;              ;
;                            |cntr_1rf:cntr1|                                                                                 ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|altshift_taps:rom_out_dffe_rtl_0|shift_taps_n5n:auto_generated|cntr_1rf:cntr1                                                                                                                                                                              ;              ;
;                               |cmpr_rgc:cmpr6|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|altshift_taps:rom_out_dffe_rtl_0|shift_taps_n5n:auto_generated|cntr_1rf:cntr1|cmpr_rgc:cmpr6                                                                                                                                                               ;              ;
;                            |cntr_nah:cntr3|                                                                                 ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|altshift_taps:rom_out_dffe_rtl_0|shift_taps_n5n:auto_generated|cntr_nah:cntr3                                                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 15 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 46 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|                                             ; 317 (138)   ; 200 (187)                 ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 34 (34)           ; 177 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15                                                                                                                                                                                                                                                            ;              ;
;                      |altshift_taps:rom_out_dffe_rtl_0|                                                                     ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|altshift_taps:rom_out_dffe_rtl_0                                                                                                                                                                                                                           ;              ;
;                         |shift_taps_u5n:auto_generated|                                                                     ; 11 (0)      ; 10 (1)                    ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|altshift_taps:rom_out_dffe_rtl_0|shift_taps_u5n:auto_generated                                                                                                                                                                                             ;              ;
;                            |altsyncram_42b1:altsyncram2|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|altshift_taps:rom_out_dffe_rtl_0|shift_taps_u5n:auto_generated|altsyncram_42b1:altsyncram2                                                                                                                                                                 ;              ;
;                            |cntr_jah:cntr3|                                                                                 ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|altshift_taps:rom_out_dffe_rtl_0|shift_taps_u5n:auto_generated|cntr_jah:cntr3                                                                                                                                                                              ;              ;
;                            |cntr_sqf:cntr1|                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|altshift_taps:rom_out_dffe_rtl_0|shift_taps_u5n:auto_generated|cntr_sqf:cntr1                                                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 47 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|                                             ; 321 (138)   ; 199 (187)                 ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)      ; 34 (34)           ; 176 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16                                                                                                                                                                                                                                                            ;              ;
;                      |altshift_taps:rom_out_dffe_rtl_0|                                                                     ; 16 (0)      ; 9 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|altshift_taps:rom_out_dffe_rtl_0                                                                                                                                                                                                                           ;              ;
;                         |shift_taps_r5n:auto_generated|                                                                     ; 16 (0)      ; 9 (1)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|altshift_taps:rom_out_dffe_rtl_0|shift_taps_r5n:auto_generated                                                                                                                                                                                             ;              ;
;                            |altsyncram_12b1:altsyncram2|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 42          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|altshift_taps:rom_out_dffe_rtl_0|shift_taps_r5n:auto_generated|altsyncram_12b1:altsyncram2                                                                                                                                                                 ;              ;
;                            |cntr_hah:cntr3|                                                                                 ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|altshift_taps:rom_out_dffe_rtl_0|shift_taps_r5n:auto_generated|cntr_hah:cntr3                                                                                                                                                                              ;              ;
;                            |cntr_rqf:cntr1|                                                                                 ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|altshift_taps:rom_out_dffe_rtl_0|shift_taps_r5n:auto_generated|cntr_rqf:cntr1                                                                                                                                                                              ;              ;
;                               |cmpr_qgc:cmpr6|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|altshift_taps:rom_out_dffe_rtl_0|shift_taps_r5n:auto_generated|cntr_rqf:cntr1|cmpr_qgc:cmpr6                                                                                                                                                               ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 15 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 46 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|                                             ; 322 (138)   ; 199 (187)                 ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 34 (34)           ; 176 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17                                                                                                                                                                                                                                                            ;              ;
;                      |altshift_taps:rom_out_dffe_rtl_0|                                                                     ; 16 (0)      ; 9 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|altshift_taps:rom_out_dffe_rtl_0                                                                                                                                                                                                                           ;              ;
;                         |shift_taps_p5n:auto_generated|                                                                     ; 16 (0)      ; 9 (1)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|altshift_taps:rom_out_dffe_rtl_0|shift_taps_p5n:auto_generated                                                                                                                                                                                             ;              ;
;                            |altsyncram_t1b1:altsyncram2|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|altshift_taps:rom_out_dffe_rtl_0|shift_taps_p5n:auto_generated|altsyncram_t1b1:altsyncram2                                                                                                                                                                 ;              ;
;                            |cntr_iah:cntr3|                                                                                 ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|altshift_taps:rom_out_dffe_rtl_0|shift_taps_p5n:auto_generated|cntr_iah:cntr3                                                                                                                                                                              ;              ;
;                            |cntr_tqf:cntr1|                                                                                 ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|altshift_taps:rom_out_dffe_rtl_0|shift_taps_p5n:auto_generated|cntr_tqf:cntr1                                                                                                                                                                              ;              ;
;                               |cmpr_qgc:cmpr6|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|altshift_taps:rom_out_dffe_rtl_0|shift_taps_p5n:auto_generated|cntr_tqf:cntr1|cmpr_qgc:cmpr6                                                                                                                                                               ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 47 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|                                             ; 322 (138)   ; 199 (187)                 ; 0 (0)         ; 30          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 34 (34)           ; 176 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18                                                                                                                                                                                                                                                            ;              ;
;                      |altshift_taps:rom_out_dffe_rtl_0|                                                                     ; 16 (0)      ; 9 (0)                     ; 0 (0)         ; 30          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|altshift_taps:rom_out_dffe_rtl_0                                                                                                                                                                                                                           ;              ;
;                         |shift_taps_s5n:auto_generated|                                                                     ; 16 (0)      ; 9 (1)                     ; 0 (0)         ; 30          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|altshift_taps:rom_out_dffe_rtl_0|shift_taps_s5n:auto_generated                                                                                                                                                                                             ;              ;
;                            |altsyncram_o1b1:altsyncram2|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 30          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|altshift_taps:rom_out_dffe_rtl_0|shift_taps_s5n:auto_generated|altsyncram_o1b1:altsyncram2                                                                                                                                                                 ;              ;
;                            |cntr_cah:cntr3|                                                                                 ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|altshift_taps:rom_out_dffe_rtl_0|shift_taps_s5n:auto_generated|cntr_cah:cntr3                                                                                                                                                                              ;              ;
;                            |cntr_mqf:cntr1|                                                                                 ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|altshift_taps:rom_out_dffe_rtl_0|shift_taps_s5n:auto_generated|cntr_mqf:cntr1                                                                                                                                                                              ;              ;
;                               |cmpr_qgc:cmpr6|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|altshift_taps:rom_out_dffe_rtl_0|shift_taps_s5n:auto_generated|cntr_mqf:cntr1|cmpr_qgc:cmpr6                                                                                                                                                               ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 15 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 47 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|                                             ; 305 (138)   ; 190 (187)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 34 (34)           ; 167 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19                                                                                                                                                                                                                                                            ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 46 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|                                             ; 306 (138)   ; 190 (187)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 34 (34)           ; 167 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20                                                                                                                                                                                                                                                            ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 15 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 47 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|                                             ; 306 (138)   ; 190 (187)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 34 (34)           ; 167 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21                                                                                                                                                                                                                                                            ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 15 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 47 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|                                             ; 309 (141)   ; 193 (190)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 37 (37)           ; 167 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22                                                                                                                                                                                                                                                            ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 15 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 47 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|                                             ; 308 (141)   ; 193 (190)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 37 (37)           ; 167 (78)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23                                                                                                                                                                                                                                                            ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|                                          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 15 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|                                                  ; 46 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux44|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 26 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|lpm_mux:mux44                                                                                                                                                                                                                                              ;              ;
;                         |mux_5tc:auto_generated|                                                                            ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|lpm_mux:mux44|mux_5tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                   |fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|                                             ; 320 (140)   ; 152 (149)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (40)     ; 62 (62)           ; 103 (12)         ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24                                                                                                                                                                                                                                                            ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa51|                                          ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa51                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa51|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa51|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 2 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa51|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 2 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa51|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa52|                                          ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa52                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 12 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa52|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_gff:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa52|lpm_add_sub:csa_lower|add_sub_gff:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa52|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_ebf:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa52|lpm_add_sub:csa_upper0|add_sub_ebf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa53|                                          ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 16 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa53                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa53|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa53|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 3 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa53|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 3 (3)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa53|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa54|                                          ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 14 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa54                                                                                                                                                                                                ;              ;
;                         |lpm_add_sub:csa_lower|                                                                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 13 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa54|lpm_add_sub:csa_lower                                                                                                                                                                          ;              ;
;                            |add_sub_hgf:auto_generated|                                                                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa54|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated                                                                                                                                               ;              ;
;                         |lpm_add_sub:csa_upper0|                                                                            ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa54|lpm_add_sub:csa_upper0                                                                                                                                                                         ;              ;
;                            |add_sub_fcf:auto_generated|                                                                     ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa54|lpm_add_sub:csa_upper0|add_sub_fcf:auto_generated                                                                                                                                              ;              ;
;                      |fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|                                                  ; 47 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (4)       ; 0 (0)             ; 7 (2)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50                                                                                                                                                                                                        ;              ;
;                         |lpm_compare:cmpr46|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|lpm_compare:cmpr46                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|lpm_compare:cmpr46|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr47|                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|lpm_compare:cmpr47                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|lpm_compare:cmpr47|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_compare:cmpr49|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|lpm_compare:cmpr49                                                                                                                                                                                     ;              ;
;                            |cmpr_9ig:auto_generated|                                                                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|lpm_compare:cmpr49|cmpr_9ig:auto_generated                                                                                                                                                             ;              ;
;                         |lpm_mux:mux45|                                                                                     ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|lpm_mux:mux45                                                                                                                                                                                          ;              ;
;                            |mux_juc:auto_generated|                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|lpm_mux:mux45|mux_juc:auto_generated                                                                                                                                                                   ;              ;
;                      |lpm_mux:mux55|                                                                                        ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 28 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|lpm_mux:mux55                                                                                                                                                                                                                                              ;              ;
;                         |mux_7tc:auto_generated|                                                                            ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 28 (28)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|lpm_mux:mux55|mux_7tc:auto_generated                                                                                                                                                                                                                       ;              ;
;                |lpm_add_sub:add_sub10|                                                                                      ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|lpm_add_sub:add_sub10                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |add_sub_trf:auto_generated|                                                                              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|lpm_add_sub:add_sub10|add_sub_trf:auto_generated                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |lpm_add_sub:add_sub9|                                                                                       ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|lpm_add_sub:add_sub9                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |add_sub_hth:auto_generated|                                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|lpm_add_sub:add_sub9|add_sub_hth:auto_generated                                                                                                                                                                                                                                                                                                                                           ;              ;
;             |fpoint_hw_qsys_mult_single:the_fp_mult|                                                                        ; 333 (187)   ; 303 (164)                 ; 0 (0)         ; 68          ; 2    ; 7            ; 1       ; 3         ; 0    ; 0            ; 29 (22)      ; 88 (30)           ; 216 (137)        ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;                |altshift_taps:input_is_infinity_dffe_0_rtl_0|                                                               ; 13 (0)      ; 7 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:input_is_infinity_dffe_0_rtl_0                                                                                                                                                                                                                                                                                                                                            ;              ;
;                   |shift_taps_f4n:auto_generated|                                                                           ; 13 (0)      ; 7 (1)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:input_is_infinity_dffe_0_rtl_0|shift_taps_f4n:auto_generated                                                                                                                                                                                                                                                                                                              ;              ;
;                      |altsyncram_7va1:altsyncram2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:input_is_infinity_dffe_0_rtl_0|shift_taps_f4n:auto_generated|altsyncram_7va1:altsyncram2                                                                                                                                                                                                                                                                                  ;              ;
;                      |cntr_09h:cntr3|                                                                                       ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:input_is_infinity_dffe_0_rtl_0|shift_taps_f4n:auto_generated|cntr_09h:cntr3                                                                                                                                                                                                                                                                                               ;              ;
;                      |cntr_apf:cntr1|                                                                                       ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:input_is_infinity_dffe_0_rtl_0|shift_taps_f4n:auto_generated|cntr_apf:cntr1                                                                                                                                                                                                                                                                                               ;              ;
;                |altshift_taps:sign_node_ff0_rtl_0|                                                                          ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:sign_node_ff0_rtl_0                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                   |shift_taps_v5n:auto_generated|                                                                           ; 9 (0)       ; 8 (1)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:sign_node_ff0_rtl_0|shift_taps_v5n:auto_generated                                                                                                                                                                                                                                                                                                                         ;              ;
;                      |altsyncram_6va1:altsyncram2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:sign_node_ff0_rtl_0|shift_taps_v5n:auto_generated|altsyncram_6va1:altsyncram2                                                                                                                                                                                                                                                                                             ;              ;
;                      |cntr_39h:cntr3|                                                                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:sign_node_ff0_rtl_0|shift_taps_v5n:auto_generated|cntr_39h:cntr3                                                                                                                                                                                                                                                                                                          ;              ;
;                      |cntr_cpf:cntr1|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:sign_node_ff0_rtl_0|shift_taps_v5n:auto_generated|cntr_cpf:cntr1                                                                                                                                                                                                                                                                                                          ;              ;
;                |lpm_add_sub:exp_add_adder|                                                                                  ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                                                                                                                                               ;              ;
;                   |add_sub_1od:auto_generated|                                                                              ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_add_sub:exp_add_adder|add_sub_1od:auto_generated                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |lpm_mult:man_product2_mult|                                                                                 ; 115 (0)     ; 115 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 58 (0)            ; 57 (0)           ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult                                                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |mult_njt:auto_generated|                                                                                 ; 115 (115)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 58 (58)           ; 57 (57)          ; |SYNTH_PROJ|SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated                                                                                                                                                                                                                                                                                                                                      ;              ;
;    |pzdyqx:nabboc|                                                                                                          ; 136 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 20 (0)            ; 52 (0)           ; |SYNTH_PROJ|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                        ; 136 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (4)       ; 20 (5)            ; 52 (5)           ; |SYNTH_PROJ|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |CJQJ5354:TWMW7206|                                                                                                ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |SYNTH_PROJ|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|                                                    ; 53 (23)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (15)      ; 0 (0)             ; 28 (8)           ; |SYNTH_PROJ|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |CJQJ5354:AJQA6937|                                                                                             ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |SYNTH_PROJ|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |PZMU7345:HHRH5434|                                                                                                ; 25 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 11 (11)           ; 2 (2)            ; |SYNTH_PROJ|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PZMU7345:HHRH5434                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |VELJ8121:JDCF0099|                                                                                                ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 5 (5)            ; |SYNTH_PROJ|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099                                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;    |sld_hub:auto_hub|                                                                                                       ; 194 (137)   ; 88 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (78)     ; 54 (41)           ; 34 (22)          ; |SYNTH_PROJ|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                             ; 27 (27)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 3 (3)             ; 8 (8)            ; |SYNTH_PROJ|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                           ; 31 (31)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 10 (10)           ; 9 (9)            ; |SYNTH_PROJ|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
+-----------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; CLOCK2_50     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK3_50     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[18] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[19] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[0]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[1]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[2]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[3]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[4]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[5]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[6]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[7]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; PS2_CLK       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; PS2_CLK2      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; PS2_DAT       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; PS2_DAT2      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; AUD_ADCLRCK   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; AUD_BCLK      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; AUD_DACLRCK   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; I2C_SDAT      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SRAM_DQ[0]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[1]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[4]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[9]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[10]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[11]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[12]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[13]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SRAM_DQ[15]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; TD_CLK27      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[13]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[15]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[7]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[12]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[11]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[10]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[9]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[8]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[6]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[14]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[5]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[4]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[3]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[2]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[17]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[16]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; AUD_ADCDAT    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                  ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                            ;                   ;         ;
; CLOCK3_50                                                                                                                            ;                   ;         ;
; LCD_DATA[0]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~7     ; 0                 ; 6       ;
; LCD_DATA[1]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~6     ; 0                 ; 6       ;
; LCD_DATA[2]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~5     ; 1                 ; 6       ;
; LCD_DATA[3]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~4     ; 0                 ; 6       ;
; LCD_DATA[4]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~3     ; 0                 ; 6       ;
; LCD_DATA[5]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~2     ; 1                 ; 6       ;
; LCD_DATA[6]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~8     ; 0                 ; 6       ;
; LCD_DATA[7]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~0     ; 0                 ; 6       ;
; PS2_CLK                                                                                                                              ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|ps2_clk_reg~0                                  ; 1                 ; 6       ;
; PS2_CLK2                                                                                                                             ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|ps2_clk_reg~0                             ; 1                 ; 6       ;
; PS2_DAT                                                                                                                              ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|ps2_data_reg~0                                 ; 1                 ; 6       ;
; PS2_DAT2                                                                                                                             ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|ps2_data_reg~0                            ; 1                 ; 6       ;
; AUD_ADCLRCK                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|cur_test_clk                       ; 0                 ; 6       ;
; AUD_BCLK                                                                                                                             ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_clock_edge:Bit_Clock_Edges|cur_test_clk                                  ; 0                 ; 6       ;
; AUD_DACLRCK                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_clock_edge:DAC_Left_Right_Clock_Edges|cur_test_clk                       ; 0                 ; 6       ;
; I2C_SDAT                                                                                                                             ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|new_data~0 ; 0                 ; 6       ;
; DRAM_DQ[0]                                                                                                                           ;                   ;         ;
; DRAM_DQ[1]                                                                                                                           ;                   ;         ;
; DRAM_DQ[2]                                                                                                                           ;                   ;         ;
; DRAM_DQ[3]                                                                                                                           ;                   ;         ;
; DRAM_DQ[4]                                                                                                                           ;                   ;         ;
; DRAM_DQ[5]                                                                                                                           ;                   ;         ;
; DRAM_DQ[6]                                                                                                                           ;                   ;         ;
; DRAM_DQ[7]                                                                                                                           ;                   ;         ;
; DRAM_DQ[8]                                                                                                                           ;                   ;         ;
; DRAM_DQ[9]                                                                                                                           ;                   ;         ;
; DRAM_DQ[10]                                                                                                                          ;                   ;         ;
; DRAM_DQ[11]                                                                                                                          ;                   ;         ;
; DRAM_DQ[12]                                                                                                                          ;                   ;         ;
; DRAM_DQ[13]                                                                                                                          ;                   ;         ;
; DRAM_DQ[14]                                                                                                                          ;                   ;         ;
; DRAM_DQ[15]                                                                                                                          ;                   ;         ;
; DRAM_DQ[16]                                                                                                                          ;                   ;         ;
; DRAM_DQ[17]                                                                                                                          ;                   ;         ;
; DRAM_DQ[18]                                                                                                                          ;                   ;         ;
; DRAM_DQ[19]                                                                                                                          ;                   ;         ;
; DRAM_DQ[20]                                                                                                                          ;                   ;         ;
; DRAM_DQ[21]                                                                                                                          ;                   ;         ;
; DRAM_DQ[22]                                                                                                                          ;                   ;         ;
; DRAM_DQ[23]                                                                                                                          ;                   ;         ;
; DRAM_DQ[24]                                                                                                                          ;                   ;         ;
; DRAM_DQ[25]                                                                                                                          ;                   ;         ;
; DRAM_DQ[26]                                                                                                                          ;                   ;         ;
; DRAM_DQ[27]                                                                                                                          ;                   ;         ;
; DRAM_DQ[28]                                                                                                                          ;                   ;         ;
; DRAM_DQ[29]                                                                                                                          ;                   ;         ;
; DRAM_DQ[30]                                                                                                                          ;                   ;         ;
; DRAM_DQ[31]                                                                                                                          ;                   ;         ;
; SRAM_DQ[0]                                                                                                                           ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[0]                                                                          ; 1                 ; 6       ;
; SRAM_DQ[1]                                                                                                                           ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[1]                                                                          ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                                                                           ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[2]                                                                          ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                           ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[3]                                                                          ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                                                           ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[4]                                                                          ; 0                 ; 6       ;
; SRAM_DQ[5]                                                                                                                           ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[5]                                                                          ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                                                           ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[6]                                                                          ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                           ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[7]                                                                          ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                           ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[8]                                                                          ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                           ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[9]                                                                          ; 1                 ; 6       ;
; SRAM_DQ[10]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[10]                                                                         ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[11]                                                                         ; 1                 ; 6       ;
; SRAM_DQ[12]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[12]                                                                         ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[13]                                                                         ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[14]                                                                         ; 1                 ; 6       ;
; SRAM_DQ[15]                                                                                                                          ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdata[15]                                                                         ; 0                 ; 6       ;
; TD_CLK27                                                                                                                             ;                   ;         ;
; CLOCK_50                                                                                                                             ;                   ;         ;
; KEY[0]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|altera_reset_controller:rst_controller|merged_reset~0                                                        ; 1                 ; 6       ;
; SW[13]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[13]~feeder                                             ; 0                 ; 6       ;
; SW[15]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[15]~feeder                                             ; 0                 ; 6       ;
; SW[7]                                                                                                                                ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[7]                                                     ; 0                 ; 6       ;
; SW[12]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[12]~feeder                                             ; 0                 ; 6       ;
; SW[11]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[11]                                                    ; 0                 ; 6       ;
; SW[10]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[10]~feeder                                             ; 0                 ; 6       ;
; SW[9]                                                                                                                                ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[9]                                                     ; 1                 ; 6       ;
; SW[8]                                                                                                                                ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[8]                                                     ; 0                 ; 6       ;
; SW[6]                                                                                                                                ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[6]~feeder                                              ; 0                 ; 6       ;
; SW[14]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[14]                                                    ; 0                 ; 6       ;
; SW[5]                                                                                                                                ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[5]~feeder                                              ; 0                 ; 6       ;
; SW[4]                                                                                                                                ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[4]~feeder                                              ; 1                 ; 6       ;
; KEY[3]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Pushbuttons:pushbuttons|data_in[3]~0                                                           ; 0                 ; 6       ;
; SW[3]                                                                                                                                ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[3]~feeder                                              ; 1                 ; 6       ;
; SW[2]                                                                                                                                ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[2]~feeder                                              ; 1                 ; 6       ;
; KEY[2]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Pushbuttons:pushbuttons|data_in[2]~1                                                           ; 0                 ; 6       ;
; KEY[1]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Pushbuttons:pushbuttons|data_in[1]~2                                                           ; 0                 ; 6       ;
; SW[1]                                                                                                                                ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[1]                                                     ; 0                 ; 6       ;
; SW[17]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[17]                                                    ; 0                 ; 6       ;
; SW[0]                                                                                                                                ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[0]~feeder                                              ; 0                 ; 6       ;
; SW[16]                                                                                                                               ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|data_in[16]                                                    ; 0                 ; 6       ;
; AUD_ADCDAT                                                                                                                           ;                   ;         ;
;      - SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~31         ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                         ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                     ; PIN_Y2                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|address_reg[0]~9                                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y31_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[5]~16                                                                                                                                                                                                                                                       ; LCCOMB_X38_Y32_N18    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                                                                                                                                                                                      ; FF_X38_Y32_N9         ; 63      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2                                                                                                                                                                                                                                             ; LCCOMB_X35_Y34_N24    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask[8]~3                                                                                                                                                                                                                                        ; LCCOMB_X34_Y33_N24    ; 59      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~2                                                                                                                                                                                                                                           ; LCCOMB_X38_Y32_N10    ; 129     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|control_reg[17]~3                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y31_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|control_reg[1]~7                                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y31_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|data_reg[7]~4                                                                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y31_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|device_for_transfer[0]~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y32_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|external_read_transfer~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y32_N20    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|readdata[4]~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y31_N6     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[1]~2                                                                                                                                                                                                          ; LCCOMB_X53_Y34_N30    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                                                                         ; LCCOMB_X55_Y33_N16    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                                                                  ; LCCOMB_X49_Y33_N4     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb|_~2                                                                                                                                     ; LCCOMB_X49_Y32_N22    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|rd_ptr_lsb~3                                                                                                                                                ; LCCOMB_X49_Y33_N30    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                                                                        ; LCCOMB_X52_Y34_N24    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                                                                 ; LCCOMB_X52_Y34_N22    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb|_~2                                                                                                                                    ; LCCOMB_X52_Y34_N4     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|rd_ptr_lsb~3                                                                                                                                               ; LCCOMB_X52_Y34_N2     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~0                                                                                                                                                                                                                                                                      ; LCCOMB_X54_Y34_N8     ; 16      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~2                                                                                                                                                                                                                                                                      ; LCCOMB_X54_Y34_N26    ; 16      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[24]~1                                                                                                                                                                                                                                                     ; LCCOMB_X50_Y35_N0     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                                                                          ; LCCOMB_X59_Y34_N10    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                                                                   ; LCCOMB_X58_Y33_N0     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb|_~2                                                                                                                                      ; LCCOMB_X59_Y34_N22    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|rd_ptr_lsb~3                                                                                                                                                 ; LCCOMB_X59_Y34_N28    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                                                                         ; LCCOMB_X59_Y34_N4     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                                                                  ; LCCOMB_X57_Y34_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_v9b:rd_ptr_msb|_~2                                                                                                                                     ; LCCOMB_X59_Y34_N16    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|rd_ptr_lsb~3                                                                                                                                                ; LCCOMB_X59_Y34_N14    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~2                                                                                                                                                                                                                                                                        ; LCCOMB_X57_Y34_N14    ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~3                                                                                                                                                                                                                                                                        ; LCCOMB_X58_Y33_N8     ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[11]~35                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y34_N30    ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[11]~39                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y34_N6     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|read_left_channel                                                                                                                                                                                                                                                             ; LCCOMB_X58_Y34_N10    ; 57      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|comb~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X55_Y33_N0     ; 79      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|comb~1                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X55_Y33_N10    ; 63      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|read_interrupt_en~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X54_Y32_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|readdata[7]~26                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y28_N22    ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|readdata[7]~27                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y32_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|Add19~5                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X79_Y32_N16    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X68_Y26_N2     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_src1_hazard_M                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X74_Y27_N6     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_src2_hazard_M                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X74_Y27_N24    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_iw[4]                                                                                                                                                                                                                                                                                                                               ; FF_X76_Y28_N21        ; 62      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src2_hazard_M                                                                                                                                                                                                                                                                                                                       ; FF_X75_Y27_N19        ; 90      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|Equal186~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X65_Y31_N4     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[2]                                                                                                                                                                                                                                                                                                                       ; FF_X70_Y29_N7         ; 193     ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_ci_multi_stall                                                                                                                                                                                                                                                                                                                      ; FF_X81_Y27_N25        ; 3764    ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_ctrl_div                                                                                                                                                                                                                                                                                                                            ; FF_X67_Y31_N17        ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_div_accumulate_quotient_bits~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X80_Y26_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_div_quot_en                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X80_Y26_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_div_rem_en                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X83_Y26_N30    ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_ienable_reg_irq17~2                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X80_Y26_N22    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_stall                                                                                                                                                                                                                                                                                                                           ; FF_X79_Y28_N21        ; 71      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_stall_d3                                                                                                                                                                                                                                                                                                                        ; FF_X87_Y29_N25        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                           ; FF_X79_Y32_N21        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_status_reg_pie~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X80_Y26_N20    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_dst_reg                                                                                                                                                                                                                                                                                                                          ; FF_X75_Y27_N1         ; 5       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_ic_data_module:SYNTH_CORE_mc_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                                                                    ; LCCOMB_X80_Y26_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jxuir                                                                               ; FF_X61_Y25_N1         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|take_action_break_a~0                                                               ; LCCOMB_X58_Y25_N8     ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|take_action_ocimem_a                                                                ; LCCOMB_X66_Y27_N16    ; 14      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                              ; LCCOMB_X57_Y25_N12    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|take_action_ocimem_b                                                                ; LCCOMB_X58_Y25_N22    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|update_jdo_strobe                                                                   ; FF_X61_Y25_N11        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[27]~24                                                                                 ; LCCOMB_X60_Y29_N16    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[8]~15                                                                                  ; LCCOMB_X61_Y25_N28    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SYNTH_CORE_mc_CPU_jtag_debug_module_phy|virtual_state_sdr~0                                                                                            ; LCCOMB_X61_Y25_N26    ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SYNTH_CORE_mc_CPU_jtag_debug_module_phy|virtual_state_uir~0                                                                                            ; LCCOMB_X61_Y25_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_avalon_reg:the_SYNTH_CORE_mc_CPU_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                 ; LCCOMB_X52_Y26_N14    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|always5~2                                                                                                                                                                                         ; LCCOMB_X66_Y27_N12    ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|always6~0                                                                                                                                                                                         ; LCCOMB_X67_Y27_N22    ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|dbrk0[0]~0                                                                                                                                                                                        ; LCCOMB_X67_Y25_N8     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|dbrk0[32]~1                                                                                                                                                                                       ; LCCOMB_X67_Y25_N10    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|dbrk0[69]~2                                                                                                                                                                                       ; LCCOMB_X67_Y25_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|dbrk1[0]~0                                                                                                                                                                                        ; LCCOMB_X67_Y25_N14    ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|dbrk1[32]~1                                                                                                                                                                                       ; LCCOMB_X67_Y25_N28    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|dbrk1[69]~2                                                                                                                                                                                       ; LCCOMB_X57_Y25_N8     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                                                                                                                   ; LCCOMB_X67_Y25_N24    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|xbrk_ctrl1[0]~1                                                                                                                                                                                   ; LCCOMB_X67_Y25_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|MonDReg[0]~13                                                                                                                                                                                           ; LCCOMB_X57_Y25_N10    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|MonDReg[8]~28                                                                                                                                                                                           ; LCCOMB_X57_Y25_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|MonWr                                                                                                                                                                                                   ; FF_X57_Y25_N29        ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|comb~2                                                                                                                                                                                                  ; LCCOMB_X59_Y28_N14    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|W_stall~4                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X67_Y30_N30    ; 753     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X50_Y29_N2     ; 4939    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                    ; FF_X56_Y27_N21        ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_ap_offset[0]~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X68_Y26_N6     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X67_Y29_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y29_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                                           ; LCCOMB_X67_Y29_N2     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_tag_wraddress[2]~6                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y29_N20    ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X67_Y29_N0     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU_custom_instruction_master_multi_xconnect:cpu_custom_instruction_master_multi_xconnect|LessThan0~1                                                                                                                                                                                                                                         ; LCCOMB_X73_Y29_N10    ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU_custom_instruction_master_multi_xconnect:cpu_custom_instruction_master_multi_xconnect|ci_master0_start                                                                                                                                                                                                                                    ; LCCOMB_X73_Y29_N18    ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y34_N22    ; 8       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_RW~0                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y34_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out[4]~1                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y34_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|idle_counter[5]~9                                                                                                                                                                                                                                             ; LCCOMB_X29_Y34_N30    ; 15      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|command_counter[0]~12                                                                                                                                                                                                                                        ; LCCOMB_X32_Y34_N18    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|command_counter[0]~13                                                                                                                                                                                                                                        ; LCCOMB_X32_Y34_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|s_lcd_initialize~8                                                                                                                                                                                                                                           ; LCCOMB_X33_Y34_N18    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|waiting_to_send[18]~52                                                                                                                                                                                                                                       ; LCCOMB_X32_Y34_N22    ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|waiting_to_send[18]~53                                                                                                                                                                                                                                       ; LCCOMB_X32_Y36_N4     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|data_to_send[4]~2                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y34_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|rs~2                                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y30_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0]                                                                                                                                                                                                                                            ; PLL_1                 ; 7402    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Green_LEDs:green_leds|data[2]~3                                                                                                                                                                                                                                                                                                               ; LCCOMB_X58_Y32_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Green_LEDs:green_leds|readdata[7]~1                                                                                                                                                                                                                                                                                                           ; LCCOMB_X58_Y32_N4     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|always0~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y29_N30    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|always0~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y29_N8     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|control_wr_strobe                                                                                                                                                                                                                                                                                               ; LCCOMB_X49_Y30_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y30_N30    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y30_N4     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X49_Y30_N14    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                            ; LCCOMB_X55_Y31_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                            ; LCCOMB_X53_Y31_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                       ; LCCOMB_X52_Y31_N6     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                          ; FF_X42_Y29_N25        ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                 ; LCCOMB_X56_Y35_N22    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y35_N28    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                               ; LCCOMB_X56_Y31_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y31_N10    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                   ; FF_X57_Y31_N23        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y31_N18    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y31_N10    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                    ; FF_X57_Y31_N21        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y31_N30    ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|PS2_DAT~3                                                                                                                                                                                                                                      ; LCCOMB_X49_Y34_N18    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[0]~2                                                                                                                                                                                                                                   ; LCCOMB_X48_Y34_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|ps2_command[3]~0                                                                                                                                                                                                                               ; LCCOMB_X48_Y34_N0     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[4]~51                                                                                                                                                                                                                         ; LCCOMB_X49_Y35_N30    ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[4]~52                                                                                                                                                                                                                         ; LCCOMB_X47_Y37_N4     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_count[1]~2                                                                                                                                                                                                                                        ; LCCOMB_X46_Y35_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_shift_reg[2]~1                                                                                                                                                                                                                                    ; LCCOMB_X46_Y35_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|received_data[6]~1                                                                                                                                                                                                                                     ; LCCOMB_X42_Y31_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|comb~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y28_N26    ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|readdata[18]~1                                                                                                                                                                                                                                                                                                         ; LCCOMB_X53_Y25_N0     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_0ab:rd_ptr_msb|_~0                                                                                                                                                                                                                      ; LCCOMB_X49_Y25_N0     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|_~0                                                                                                                                                                                                                          ; LCCOMB_X53_Y28_N12    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter|_~2                                                                                                                                                                                                                   ; LCCOMB_X52_Y25_N22    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|pulse_ram_output~2                                                                                                                                                                                                                           ; LCCOMB_X52_Y25_N8     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                 ; LCCOMB_X52_Y25_N18    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|PS2_DAT~3                                                                                                                                                                                                                                           ; LCCOMB_X47_Y33_N26    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[3]~2                                                                                                                                                                                                                                        ; LCCOMB_X47_Y33_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|ps2_command[8]~0                                                                                                                                                                                                                                    ; LCCOMB_X47_Y33_N16    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[2]~51                                                                                                                                                                                                                              ; LCCOMB_X47_Y32_N24    ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[2]~52                                                                                                                                                                                                                              ; LCCOMB_X46_Y32_N4     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_count[3]~2                                                                                                                                                                                                                                             ; LCCOMB_X45_Y36_N20    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_shift_reg[5]~1                                                                                                                                                                                                                                         ; LCCOMB_X45_Y36_N4     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|received_data[0]~1                                                                                                                                                                                                                                          ; LCCOMB_X45_Y36_N24    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|comb~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y28_N4     ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|readdata[7]~1                                                                                                                                                                                                                                                                                                               ; LCCOMB_X49_Y28_N8     ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_0ab:rd_ptr_msb|_~0                                                                                                                                                                                                                           ; LCCOMB_X50_Y36_N22    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|_~0                                                                                                                                                                                                                               ; LCCOMB_X52_Y28_N14    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter|_~2                                                                                                                                                                                                                        ; LCCOMB_X48_Y28_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|pulse_ram_output~2                                                                                                                                                                                                                                ; LCCOMB_X48_Y28_N18    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                      ; LCCOMB_X48_Y28_N20    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Pushbuttons:pushbuttons|interrupt[2]~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X58_Y30_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Pushbuttons:pushbuttons|readdata[1]~7                                                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y30_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Red_LEDs:red_leds|data[17]~11                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y31_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Red_LEDs:red_leds|data[5]~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X58_Y31_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Red_LEDs:red_leds|data[8]~2                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X58_Y31_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Red_LEDs:red_leds|readdata[0]~1                                                                                                                                                                                                                                                                                                               ; LCCOMB_X58_Y31_N4     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|SYNTH_CORE_mc_SDRAM_input_efifo_module:the_SYNTH_CORE_mc_SDRAM_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                                   ; LCCOMB_X60_Y28_N20    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|SYNTH_CORE_mc_SDRAM_input_efifo_module:the_SYNTH_CORE_mc_SDRAM_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                                   ; LCCOMB_X60_Y28_N10    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y30_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|Selector34~4                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y32_N14    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y30_N18    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y31_N8     ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[9]~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y32_N0     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                 ; FF_X31_Y30_N9         ; 75      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                 ; FF_X33_Y30_N27        ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write                                                                                                                                                                                                                                                                                                                            ; FF_X41_Y27_N3         ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|readdata[0]~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y27_N28    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                                                                                                                        ; LCCOMB_X59_Y28_N30    ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                           ; LCCOMB_X57_Y33_N30    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][44]                                                                                                                                                                                                                                          ; FF_X57_Y33_N1         ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                ; LCCOMB_X63_Y28_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y26_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y26_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y26_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y26_N8     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y26_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y26_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y26_N22    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~4                                                                                                                                                                                                                                                             ; LCCOMB_X49_Y26_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y27_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y27_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][54]                                                                                                                                                                                                                                                  ; FF_X42_Y28_N13        ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                                                                               ; LCCOMB_X41_Y28_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y33_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y33_N18    ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                           ; LCCOMB_X43_Y27_N18    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y27_N30    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_merlin_traffic_limiter:limiter|internal_valid~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X63_Y28_N0     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_merlin_traffic_limiter:limiter|pending_response_count[2]~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y28_N12    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_002|address_reg[2]~1                                                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y28_N6     ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                                                                                                       ; FF_X43_Y28_N19        ; 68      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X56_Y30_N28    ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter|count[1]~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X56_Y30_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                           ; FF_X56_Y30_N17        ; 49      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                   ; FF_X50_Y29_N1         ; 590     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                   ; FF_X50_Y29_N1         ; 709     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; SYNTH_CORE_mc:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y29_N4     ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:input_is_nan_dffe1_rtl_0|shift_taps_d4n:auto_generated|cntr_u8h:cntr3|counter_reg_bit[2]~0                                                                                                                                                ; LCCOMB_X81_Y34_N28    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:input_is_nan_dffe1_rtl_0|shift_taps_d4n:auto_generated|dffe4                                                                                                                                                                              ; FF_X81_Y34_N27        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_06n:auto_generated|cntr_p8h:cntr5|counter_reg_bit[0]~0                                                                                                                                                       ; LCCOMB_X77_Y37_N28    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_06n:auto_generated|dffe6                                                                                                                                                                                     ; FF_X77_Y37_N7         ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_hth:auto_generated|pipeline_dffe[8]                                                                                                                                                                                        ; FF_X81_Y37_N19        ; 95      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_onf:auto_generated|op_1~22                                                                                                                                                                          ; LCCOMB_X73_Y43_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[26]~2                                                                                                                                                                                                                            ; LCCOMB_X76_Y47_N18    ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[4]                                                                                                                                                                                                                             ; FF_X75_Y48_N15        ; 22      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:and_or_dffe_rtl_0|shift_taps_m5n:auto_generated|cntr_mah:cntr3|counter_reg_bit[4]~0                                                                                                                                                             ; LCCOMB_X81_Y35_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:and_or_dffe_rtl_0|shift_taps_m5n:auto_generated|dffe4                                                                                                                                                                                           ; FF_X81_Y35_N27        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:exp_pipeline0c_rtl_0|shift_taps_56n:auto_generated|cntr_lah:cntr3|counter_reg_bit[4]~0                                                                                                                                                          ; LCCOMB_X61_Y34_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:exp_pipeline0c_rtl_0|shift_taps_56n:auto_generated|dffe4                                                                                                                                                                                        ; FF_X61_Y34_N15        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:sign_div_pipeline0c_rtl_0|shift_taps_t5n:auto_generated|cntr_fah:cntr3|counter_reg_bit[4]~0                                                                                                                                                     ; LCCOMB_X73_Y37_N30    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:sign_div_pipeline0c_rtl_0|shift_taps_t5n:auto_generated|dffe4                                                                                                                                                                                   ; FF_X73_Y37_N11        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_csa_vhf:altfp_div_csa8|lpm_add_sub:csa_lower|add_sub_8qf:auto_generated|op_1~24                                                                                                                                           ; LCCOMB_X58_Y38_N30    ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa31|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|result_int[14]~28 ; LCCOMB_X81_Y38_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa32|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|result_int[14]~26 ; LCCOMB_X79_Y38_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_qds_block_mab:qds_block28|q_next_dffe[1]                                                             ; FF_X80_Y43_N27        ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|altshift_taps:rom_out_dffe_rtl_0|shift_taps_q5n:auto_generated|cntr_gah:cntr3|counter_reg_bit[4]~0                             ; LCCOMB_X74_Y39_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|altshift_taps:rom_out_dffe_rtl_0|shift_taps_q5n:auto_generated|dffe4                                                           ; FF_X74_Y39_N31        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X85_Y41_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X84_Y43_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X84_Y41_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X85_Y43_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X80_Y40_N25        ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|altshift_taps:rom_out_dffe_rtl_0|shift_taps_o5n:auto_generated|cntr_eah:cntr3|counter_reg_bit[4]~0                             ; LCCOMB_X83_Y38_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|altshift_taps:rom_out_dffe_rtl_0|shift_taps_o5n:auto_generated|dffe4                                                           ; FF_X83_Y38_N25        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X83_Y47_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X82_Y46_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X84_Y47_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X83_Y46_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X83_Y39_N17        ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|altshift_taps:rom_out_dffe_rtl_0|shift_taps_n5n:auto_generated|cntr_nah:cntr3|counter_reg_bit[4]~0                             ; LCCOMB_X65_Y35_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|altshift_taps:rom_out_dffe_rtl_0|shift_taps_n5n:auto_generated|dffe4                                                           ; FF_X65_Y35_N29        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X79_Y49_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X79_Y48_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X81_Y49_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X81_Y48_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X80_Y47_N9         ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|altshift_taps:rom_out_dffe_rtl_0|shift_taps_u5n:auto_generated|cntr_jah:cntr3|counter_reg_bit[4]~0                             ; LCCOMB_X65_Y40_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|altshift_taps:rom_out_dffe_rtl_0|shift_taps_u5n:auto_generated|dffe4                                                           ; FF_X65_Y40_N19        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X69_Y43_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X68_Y44_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X68_Y45_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X69_Y44_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X68_Y48_N25        ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|altshift_taps:rom_out_dffe_rtl_0|shift_taps_r5n:auto_generated|cntr_hah:cntr3|counter_reg_bit[3]~0                             ; LCCOMB_X63_Y41_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|altshift_taps:rom_out_dffe_rtl_0|shift_taps_r5n:auto_generated|dffe4                                                           ; FF_X63_Y41_N17        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X65_Y42_N24    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X62_Y42_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X66_Y42_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X63_Y42_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X62_Y46_N5         ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|altshift_taps:rom_out_dffe_rtl_0|shift_taps_p5n:auto_generated|cntr_iah:cntr3|counter_reg_bit[3]~0                             ; LCCOMB_X52_Y41_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|altshift_taps:rom_out_dffe_rtl_0|shift_taps_p5n:auto_generated|dffe4                                                           ; FF_X52_Y41_N25        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X56_Y44_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X54_Y43_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X55_Y44_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X55_Y43_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X60_Y44_N1         ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|altshift_taps:rom_out_dffe_rtl_0|shift_taps_s5n:auto_generated|cntr_cah:cntr3|counter_reg_bit[3]~0                             ; LCCOMB_X49_Y42_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|altshift_taps:rom_out_dffe_rtl_0|shift_taps_s5n:auto_generated|dffe4                                                           ; FF_X49_Y42_N15        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X53_Y45_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X53_Y46_N24    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X54_Y45_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X54_Y46_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X57_Y42_N17        ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X57_Y47_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X56_Y49_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X57_Y49_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X55_Y47_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X61_Y49_N17        ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X49_Y49_N24    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X48_Y48_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X50_Y49_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X50_Y48_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X54_Y48_N9         ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X43_Y48_N24    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X42_Y47_N24    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X43_Y49_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X42_Y49_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X48_Y46_N25        ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X42_Y44_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X43_Y43_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X42_Y45_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X43_Y45_N28    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X40_Y43_N17        ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X45_Y42_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X47_Y43_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X47_Y42_N26    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X46_Y43_N30    ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; FF_X40_Y42_N17        ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa51|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; LCCOMB_X49_Y37_N28    ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa52|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; LCCOMB_X49_Y38_N24    ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa53|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X48_Y37_N26    ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa54|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; LCCOMB_X49_Y41_N28    ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|q_next_dffe[1]                                                             ; FF_X43_Y38_N25        ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|mux_remainder_w~0                                                                                                                                                                          ; LCCOMB_X54_Y39_N14    ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:input_is_infinity_dffe_0_rtl_0|shift_taps_f4n:auto_generated|cntr_09h:cntr3|counter_reg_bit[2]~0                                                                                                                                              ; LCCOMB_X79_Y36_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:input_is_infinity_dffe_0_rtl_0|shift_taps_f4n:auto_generated|dffe4                                                                                                                                                                            ; FF_X79_Y36_N7         ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:sign_node_ff0_rtl_0|shift_taps_v5n:auto_generated|cntr_39h:cntr3|counter_reg_bit[3]~0                                                                                                                                                         ; LCCOMB_X66_Y38_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:sign_node_ff0_rtl_0|shift_taps_v5n:auto_generated|dffe4                                                                                                                                                                                       ; FF_X66_Y38_N29        ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|result[7]~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X69_Y29_N28    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; TD_CLK27                                                                                                                                                                                                                                                                                                                                                                     ; PIN_B14               ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                                                                                                                                                                                                                                                                               ; JTAG_X1_Y37_N0        ; 23      ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                                                                                                                                                                                                               ; JTAG_X1_Y37_N0        ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X1_Y37_N0        ; 174     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X1_Y37_N0        ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y37_N0        ; 5       ; Async. clear, Clock                                ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|IIEL2272_2                                                                                                                                                                                                                                                                                                                        ; FF_X29_Y37_N21        ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                                                                                                                                                                                                       ; FF_X38_Y47_N17        ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_0                                                                                                                                                                                                                                                          ; FF_X43_Y9_N19         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_1                                                                                                                                                                                                                                                          ; FF_X43_Y9_N25         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_2                                                                                                                                                                                                                                                          ; FF_X47_Y9_N3          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_3                                                                                                                                                                                                                                                          ; FF_X47_Y9_N9          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_4                                                                                                                                                                                                                                                          ; FF_X48_Y8_N3          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_5                                                                                                                                                                                                                                                          ; FF_X48_Y8_N1          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_6                                                                                                                                                                                                                                                          ; FF_X50_Y4_N3          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_7                                                                                                                                                                                                                                                          ; FF_X50_Y4_N9          ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|WCRO7487_0                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y2_N8      ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|\IAZL1155:13:LJMV0916_1                                                                                                                                                                                                                                             ; LCCOMB_X43_Y9_N20     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y36_N4     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y36_N8     ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                                                                                                                                                                                                       ; FF_X30_Y37_N25        ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[2]                                                                                                                                                                                                                                                                                                                       ; FF_X30_Y37_N23        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y37_N12    ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X60_Y38_N6     ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                                                                                     ; FF_X39_Y37_N25        ; 82      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X42_Y37_N10    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y37_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][0]~17                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y37_N30    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~6                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y39_N14    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena[3]~reg0                                                                                                                                                                                                                                                                                                                                            ; FF_X39_Y38_N11        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~8                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y38_N24    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X41_Y38_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~10                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y38_N18    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~16                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y38_N14    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~4                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X40_Y39_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~12                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y39_N8     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~13                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y39_N22    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                          ; FF_X36_Y38_N15        ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                         ; FF_X38_Y38_N15        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                          ; FF_X38_Y38_N27        ; 43      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                          ; FF_X40_Y39_N3         ; 7       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y38_N22    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                         ; FF_X40_Y38_N17        ; 19      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                       ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                   ; LCCOMB_X50_Y29_N2 ; 4939    ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated|clk[1]           ; PLL_3             ; 1       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0]          ; PLL_1             ; 7402    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; SYNTH_CORE_mc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X50_Y29_N1     ; 709     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                                             ; JTAG_X1_Y37_N0    ; 23      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                               ; JTAG_X1_Y37_N0    ; 174     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                            ; JTAG_X1_Y37_N0    ; 5       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_7                        ; FF_X50_Y4_N9      ; 20      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|WCRO7487_0                        ; LCCOMB_X38_Y2_N8  ; 17      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_ci_multi_stall                                                                                                                                                                                                                                                                                                                      ; 3766    ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|W_stall~4                                                                                                                                                                                                                                                                                                                             ; 753     ;
; SYNTH_CORE_mc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                   ; 589     ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[2]                                                                                                                                                                                                                                                                                                                       ; 193     ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[3]                                                                                                                                                                                                                                                                                                                       ; 152     ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                         ; 148     ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~2                                                                                                                                                                                                                                           ; 129     ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                ; 106     ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub1|add_sub_hth:auto_generated|pipeline_dffe[8]                                                                                                                                                                                        ; 95      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src2_hazard_M                                                                                                                                                                                                                                                                                                                       ; 90      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                                                                                     ; 82      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[1]~1                                                                                                                                                                                                                                                                         ; 79      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|comb~0                                                                                                                                                                                                                                                                                                                            ; 79      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                 ; 75      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                                        ; 73      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_stall                                                                                                                                                                                                                                                                                                                           ; 71      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|clear_read_fifos                                                                                                                                                                                                                                                                                                                  ; 69      ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                                                                                                       ; 68      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_dbrk:the_SYNTH_CORE_mc_CPU_nios2_oci_dbrk|cpu_d_write                                                                                                                                                                                         ; 65      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|comb~1                                                                                                                                                                                                                                                                                                                            ; 63      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                                                                                                                                                                                      ; 63      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|SYNTH_CORE_mc_SDRAM_input_efifo_module:the_SYNTH_CORE_mc_SDRAM_input_efifo_module|rd_address                                                                                                                                                                                                                                      ; 63      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_div_rem[1]~1                                                                                                                                                                                                                                                                                                                        ; 62      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|SYNTH_CORE_mc_SDRAM_input_efifo_module:the_SYNTH_CORE_mc_SDRAM_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                                   ; 62      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|SYNTH_CORE_mc_SDRAM_input_efifo_module:the_SYNTH_CORE_mc_SDRAM_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                                   ; 62      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                      ; 62      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_iw[4]                                                                                                                                                                                                                                                                                                                               ; 62      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask[8]~3                                                                                                                                                                                                                                        ; 59      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|read_left_channel                                                                                                                                                                                                                                                             ; 57      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|read_right_channel~0                                                                                                                                                                                                                                                          ; 57      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|dataa_sign_dffe1                                                                                                                                                                                                                                        ; 56      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[19]~1                                                                                                                                                                                                                                                                                                            ; 56      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|q_next_dffe[2]                                                             ; 55      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|datab_sign_dffe1                                                                                                                                                                                                                                        ; 55      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|add_sub_dffe1                                                                                                                                                                                                                                           ; 55      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[19]~0                                                                                                                                                                                                                                                                                                            ; 55      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~8                                                                                                                                                                                                                                                                                            ; 55      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|q_next_dffe[0]                                                             ; 54      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|always4~0                                                                                                                                                                                                                                                 ; 52      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[5]                                                                                                                                                                                                                                                          ; 52      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1_hazard_M                                                                                                                                                                                                                                                                                                                       ; 50      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[0]                                                             ; 49      ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                                           ; 49      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                                 ; 49      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[4]                                                                                                                                                                                                                                                                                                                       ; 49      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[2]                                                             ; 48      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|d_write~reg0                                                                                                                                                                                                                                                                                                                          ; 48      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[4]                                                                                                                                                                                                                                                          ; 48      ;
; sld_hub:auto_hub|irf_reg[2][1]                                                                                                                                                                                                                                                                                                                                               ; 46      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[2]                                                                                                                                                                                                                                                          ; 45      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[21]                                                                                                                                                                                                                                                                                                                              ; 44      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|take_action_break_a~0                                                               ; 44      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                          ; 43      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[3]                                                                                                                                                                                                                                                          ; 43      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[0]                                                                                                                                                                                                                                                          ; 43      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|F_kill~2                                                                                                                                                                                                                                                                                                                              ; 42      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1~0                                                                                                                                                                                                                                                                                                       ; 42      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[1]                                                                                                                                                                                                                                                          ; 42      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                                   ; 40      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SYNTH_CORE_mc_CPU_jtag_debug_module_phy|virtual_state_sdr~0                                                                                            ; 40      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|mux_remainder_w~0                                                                                                                                                                          ; 39      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_pipe_flush_waddr[5]~1                                                                                                                                                                                                                                                                                                               ; 39      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_pipe_flush_waddr[5]~0                                                                                                                                                                                                                                                                                                               ; 39      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|F_ic_tag_rd_addr_nxt[4]~0                                                                                                                                                                                                                                                                                                             ; 39      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|update_jdo_strobe                                                                   ; 39      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                        ; 39      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                               ; 38      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[4]~2                                                                                                                                                                                                                          ; 37      ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_002|address_reg[2]~1                                                                                                                                                                                                                                                                                              ; 37      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_iw[6]                                                                                                                                                                                                                                                                                                                               ; 36      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:audio_avalon_audio_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                ; 36      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                                                                                                                        ; 35      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                          ; 34      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|take_action_ocimem_b                                                                ; 34      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[32]                                                                             ; 34      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                                   ; 34      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                                                                             ; 34      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|always5~0                                                                                                                                                                                                                                                                                                                         ; 34      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_div_rem_en                                                                                                                                                                                                                                                                                                                          ; 33      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_div_negate_result                                                                                                                                                                                                                                                                                                                   ; 33      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_div_negate_src2~0                                                                                                                                                                                                                                                                                                                   ; 33      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU_custom_instruction_master_multi_xconnect:cpu_custom_instruction_master_multi_xconnect|LessThan0~1                                                                                                                                                                                                                                         ; 33      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                                                                                                                  ; 33      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                                                                                                      ; 33      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_compare_op[0]                                                                                                                                                                                                                                                                                                                       ; 33      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_compare_op[1]                                                                                                                                                                                                                                                                                                                       ; 33      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_ctrl_logic                                                                                                                                                                                                                                                                                                                          ; 33      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|MonAReg[10]                                                                                                                                                                                             ; 33      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                   ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[24]~1                                                                                                                                                                                                                                                     ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|always0~1                                                                                                                                                                                                                                                                                                       ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|always0~0                                                                                                                                                                                                                                                                                                       ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                           ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_rn[2]                                                                                                                                                                                                                                                                                                                           ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_div_accumulate_quotient_bits~1                                                                                                                                                                                                                                                                                                      ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|readdata[7]~27                                                                                                                                                                                                                                                                                                                    ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|dbrk1[32]~1                                                                                                                                                                                       ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|dbrk0[32]~1                                                                                                                                                                                       ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_rn[4]                                                                                                                                                                                                                                                                                                                           ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_div_quot_en                                                                                                                                                                                                                                                                                                                         ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|intr_req                                                                                                                                                                                                                                                                                                                              ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_data[16]~0                                                                                                                                                                                                                                                                                                                      ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_src1_hazard_M                                                                                                                                                                                                                                                                                                                       ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_src1_hazard_W                                                                                                                                                                                                                                                                                                                       ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_stall_d3                                                                                                                                                                                                                                                                                                                        ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_src2_hazard_M                                                                                                                                                                                                                                                                                                                       ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_src2_hazard_W                                                                                                                                                                                                                                                                                                                       ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_fill_bit                                                                                                                                                                                                                                                                                                                        ; 32      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|result[7]~0                                                                                                                                                                                                                                                                                        ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                                        ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|Add19~5                                                                                                                                                                                                                                                                                                                               ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|Add19~3                                                                                                                                                                                                                                                                                                                               ; 32      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[11]~39                                                                                                                                                                                                                                                     ; 31      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[0]                                                                                                                                                                                                                            ; 31      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[1]                                                                                                                                                                                                                            ; 31      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[26]~2                                                                                                                                                                                                                            ; 31      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                                                                                                                  ; 31      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_iw[3]                                                                                                                                                                                                                                                                                                                               ; 31      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[11]~35                                                                                                                                                                                                                                                     ; 31      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[2]                                                                                                                                                                                                                             ; 30      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|MonDReg[0]~13                                                                                                                                                                                           ; 30      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[5]                                                                                                                                                                                                                                                                                                                               ; 30      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|d_read~reg0                                                                                                                                                                                                                                                                                                                           ; 30      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block50|q_next_dffe[1]                                                             ; 29      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_ctrl_crst                                                                                                                                                                                                                                                                                                                           ; 29      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_ctrl_exception                                                                                                                                                                                                                                                                                                                      ; 29      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|dbrk0[0]~0                                                                                                                                                                                        ; 29      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|dbrk1[0]~0                                                                                                                                                                                        ; 29      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_ctrl_break                                                                                                                                                                                                                                                                                                                          ; 29      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|take_no_action_break_a~0                                                            ; 29      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_iw[4]                                                                                                                                                                                                                                                                                                                               ; 29      ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[0]~0                                                                                                                                                                                                                                                                                                   ; 29      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                          ; 29      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[0]                                                                                                                                                                                                                             ; 28      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[1]                                                                                                                                                                                                                             ; 28      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|man_b_or_w[22]~7                                                                                                                                                                                                                                              ; 28      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|man_b_or_w[22]~3                                                                                                                                                                                                                                              ; 28      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|man_a_or_w[22]~7                                                                                                                                                                                                                                              ; 28      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|man_a_or_w[22]~3                                                                                                                                                                                                                                              ; 28      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|always5~2                                                                                                                                                                                         ; 28      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|always6~0                                                                                                                                                                                         ; 28      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_ctrl_div                                                                                                                                                                                                                                                                                                                            ; 28      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_ctrl_br_cond_nxt~3                                                                                                                                                                                                                                                                                                                  ; 27      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|man_add_sub_w[27]~0                                                                                                                                                                                                                                     ; 27      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|dffe176                                                                                                                                                                                                  ; 27      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|break_readreg~7                                                                                                                                                                                   ; 27      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                                        ; 27      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                   ; 27      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|implied_bit                                                                                                                                                                                                                                                   ; 27      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                                                                                                               ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                 ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_qds_block_mab:qds_block28|q_next_dffe[0]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_qds_block_ls9:qds_block39|q_next_dffe[1]                                                             ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|man_add_sub_res_mag_w2[20]~0                                                                                                                                                                                                                            ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[3]                                                                                                                                                                                                                             ; 26      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_avalon_reg:the_SYNTH_CORE_mc_CPU_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                                                                              ; 26      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|readdata[7]~26                                                                                                                                                                                                                                                                                                                    ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|exp_b_or_w[7]                                                                                                                                                                                                                                                 ; 26      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|exp_a_or_w[7]                                                                                                                                                                                                                                                 ; 26      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                  ; 26      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                 ; 26      ;
; SYNTH_CORE_mc:u0|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                                                                                                                                                                                                    ; 26      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                                             ; 25      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_qds_block_mab:qds_block28|q_next_dffe[1]                                                             ; 25      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|nan_w~2                                                                                                                                                                                                                                                       ; 25      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|nan_w~0                                                                                                                                                                                                                                                       ; 25      ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_001|out_valid~0                                                                                                                                                                                                                                                                                                   ; 25      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                             ; 25      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|refresh_request                                                                                                                                                                                                                                                                                                                   ; 25      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_fff:auto_generated|result_int[13]~26                                                                                                                                                                 ; 25      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|man_round_p2[24]                                                                                                                                                                                                                                            ; 25      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[2]                                                                                                                                                                                                                            ; 24      ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_001|always9~0                                                                                                                                                                                                                                                                                                     ; 24      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|av_sign_bit~2                                                                                                                                                                                                                                                                                                                         ; 24      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_ctrl_ld_signed                                                                                                                                                                                                                                                                                                                      ; 24      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:ps2_port_dual_avalon_ps2_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                          ; 24      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:ps2_port_avalon_ps2_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                               ; 24      ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                                                                                   ; 24      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[6]                                                                                                                                                                                                                                                                                                                       ; 24      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_csa_vhf:altfp_div_csa8|lpm_add_sub:csa_lower|add_sub_8qf:auto_generated|op_1~24                                                                                                                                           ; 24      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:input_is_infinity_dffe_0_rtl_0|shift_taps_f4n:auto_generated|altsyncram_7va1:altsyncram2|ram_block5a1                                                                                                                                         ; 24      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK                                                                                                                                                                                                        ; 24      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|rshift_distance_dffe13_wo[3]~1                                                                                                                                                                                                                          ; 23      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~3                                                                                                                                                                                                                                                                      ; 23      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~1                                                                                                                                                                                                                                                                      ; 23      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|mux_zero_non_zero_S0~0                                                                                                                                                                                                                                        ; 23      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|norm_zero_or_w[7]~1                                                                                                                                                                                                                                           ; 23      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|norm_zero_or_w[7]~0                                                                                                                                                                                                                                           ; 23      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|mux_2_res_w~0                                                                                                                                                                                                                                                 ; 23      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|man_result_ff~0                                                                                                                                                                                                                                             ; 23      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[14]                                                                                                                                                                                                                                                                                                                              ; 23      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[16]                                                                                                                                                                                                                                                                                                                              ; 23      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[12]                                                                                                                                                                                                                                                                                                                      ; 23      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK                                                                                                                                                                                                   ; 23      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|divider_dffe[19]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|divider_dffe[20]                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|man_leading_zeros_dffe31[4]                                                                                                                                                                                                                             ; 22      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|man_out_dffe5_wi~0                                                                                                                                                                                                                                      ; 22      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[15]                                                                                                                                                                                                                                                                                                                              ; 22      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[1]                                                                                                                                                                                                                                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[0]                                                                                                                                                                                                                                                                                                                               ; 22      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_state.000000001                                                                                                                                                                                                                                                                                                                 ; 22      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                                         ; 21      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|s_lcd_initialize~8                                                                                                                                                                                                                                           ; 21      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[12]                                                                                                                                                                                                                                                                                                                              ; 21      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                 ; 21      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:slider_switches_avalon_parallel_port_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                              ; 21      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:red_leds_avalon_parallel_port_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                     ; 21      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                 ; 20      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                ; 20      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux|src_payload~2                                                                                                                                                                                                                                                                                                       ; 20      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:ps2_port_dual_avalon_ps2_slave_translator|av_begintransfer~0                                                                                                                                                                                                                                                                 ; 20      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:interval_timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                       ; 20      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                 ; 20      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|WideOr9~0                                                                                                                                                                                                                                                                                                                         ; 20      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[0]                                                                                                                                                                                                                                                                                                                          ; 20      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|always3~2                                                                                                                                                                                                                                                                                                                 ; 20      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[13]                                                                                                                                                                                                                                                                                                                      ; 20      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                                                                                                                                                                                                       ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|divider_dffe[21]                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|readdata[7]~1                                                                                                                                                                                                                                                                                                               ; 19      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|readdata[18]~1                                                                                                                                                                                                                                                                                                         ; 19      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|waiting_to_send[18]~52                                                                                                                                                                                                                                       ; 19      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|ps2_clk_reg                                                                                                                                                                                                                                                                              ; 19      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|ps2_clk_reg                                                                                                                                                                                                                                                                                   ; 19      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[11]                                                                                                                                                                                                                                                                                                                              ; 19      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|s_lcd_controller.LCD_STATE_1_INITIALIZE                                                                                                                                                                                                                                                                           ; 19      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_auto_init:AV_Config_Auto_Init|auto_init_complete                                                                                                                                                                                                                                                      ; 19      ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                                                                                                                                                                                                               ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|pulse_ram_output~2                                                                                                                                                                                                                           ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|pulse_ram_output~2                                                                                                                                                                                                                                ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Red_LEDs:red_leds|readdata[0]~1                                                                                                                                                                                                                                                                                                               ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Slider_Switches:slider_switches|readdata[0]~1                                                                                                                                                                                                                                                                                                 ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[27]~24                                                                                 ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr~22                                                                                     ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[4]~51                                                                                                                                                                                                                         ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[2]~51                                                                                                                                                                                                                              ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_initialization:Char_LCD_Init|waiting_to_send[18]~53                                                                                                                                                                                                                                       ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|last_ps2_clk                                                                                                                                                                                                                                                                             ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|last_ps2_clk                                                                                                                                                                                                                                                                                  ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                               ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|init_done                                                                                                                                                                                                                                                                                                                         ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[5]                                                                                                                                                                                                                                                                                                                       ; 18      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|clear_write_fifos                                                                                                                                                                                                                                                                                                                 ; 18      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|divider_dffe[22]                                                                                                               ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~2                                                                                                                                                                                                                                                                      ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~0                                                                                                                                                                                                                                                                      ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[4]~52                                                                                                                                                                                                                         ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|transfer_counter[2]~52                                                                                                                                                                                                                              ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                                                                                     ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[35]                                                                             ; 17      ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_003|out_valid~0                                                                                                                                                                                                                                                                                                   ; 17      ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]                                                                                                                                                                                                                                                  ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[3]                                                                                                                                                                                                                                                                                                                          ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[1]                                                                                                                                                                                                                                                                                                                          ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|internal_reset~0                                                                                                                                                                                                                                                                                                          ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                                                                                                                                                           ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION                                                                                                                                                                                                ; 17      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                              ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                              ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|comb~1                                                                                                                                                                                                                                                                                                                      ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|Equal6~2                                                                                                                                                                                                                                                                                                        ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Interval_Timer:interval_timer|Equal6~1                                                                                                                                                                                                                                                                                                        ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_addr_router_001:addr_router_001|Equal14~3                                                                                                                                                                                                                                                                                                     ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                   ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                    ; 16      ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_001|ShiftLeft2~1                                                                                                                                                                                                                                                                                                  ; 16      ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_001|ShiftLeft2~0                                                                                                                                                                                                                                                                                                  ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                                                                                                                                                            ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_src2_imm[15]~14                                                                                                                                                                                                                                                                                                                     ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[3]                                                                                                                                                                                                                                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~3                                                                                                                                                                                                                                                                        ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~2                                                                                                                                                                                                                                                                        ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|is_write                                                                                                                                                                                                                                                                                                                            ; 16      ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                         ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[2]                                                                                                                                                                                                                                                                                                                          ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[8]                                                                                                                                                                                                                                                                                                                       ; 16      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[25]                                                                                                                                                                                                                                                                                                                      ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|Rk_next_dffe[19]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[20]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[17]                                                                                                               ; 16      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[19]                                                                                                               ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                          ; 15      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                                                                                                                                                                                                       ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|comb~0                                                                                                                                                                                                                                                                                                                 ; 15      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[36]                                                                             ; 15      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                                                                                     ; 15      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|idle_counter[5]~9                                                                                                                                                                                                                                             ; 15      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                              ; 15      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[1]                                                                                                                                                                                                                                                                                                                       ; 15      ;
; SYNTH_CORE_mc:u0|altera_merlin_master_translator:cpu_data_master_translator|uav_read~0                                                                                                                                                                                                                                                                                       ; 15      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mem_byte_en[0]                                                                                                                                                                                                                                                                                                                      ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[18]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[21]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[22]                                                                                                               ; 15      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|middle_of_high_level                                                                                                                                                                         ; 15      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                                                                                                 ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                  ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|take_action_ocimem_a                                                                ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|W_stall~2                                                                                                                                                                                                                                                                                                                             ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|W_stall~0                                                                                                                                                                                                                                                                                                                             ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|send_command_to_PS2_port~0                                                                                                                                                                                                                                                                                             ; 14      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:av_config_avalon_av_config_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                        ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|za_valid                                                                                                                                                                                                                                                                                                                          ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[7]                                                                                                                                                                                                                                                                                                                          ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[6]                                                                                                                                                                                                                                                                                                                          ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[5]                                                                                                                                                                                                                                                                                                                          ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[4]                                                                                                                                                                                                                                                                                                                          ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[9]~0                                                                                                                                                                                                                                                                                                                       ; 14      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[24]                                                                                                               ; 14      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_rle:altfp_div_csa27|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~28                                                                       ; 14      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_2jh:altfp_div_csa26|lpm_add_sub:csa_lower|add_sub_odi:auto_generated|pipeline_dffe[14]                                                             ; 14      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_csa_vhf:altfp_div_csa8|lpm_add_sub:csa_upper1|add_sub_8qf:auto_generated|op_1~22                                                                                                                                          ; 14      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_onf:auto_generated|op_1~20                                                                                                                                                                          ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src2[0]~0                                                                                                                                                                                                                                                                                                                       ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src2[1]~1                                                                                                                                                                                                                                                                                                                       ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src2[2]~2                                                                                                                                                                                                                                                                                                                       ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src2[3]~3                                                                                                                                                                                                                                                                                                                       ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src2[4]~4                                                                                                                                                                                                                                                                                                                       ; 14      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|transfer_complete                                                                                                                                                                                                                                         ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|LAFY5161[0]                                                                                                                                                                                                                                                                                                     ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[16]~26                                                                                                                                                                                                                                      ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                                 ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[27]                                                                             ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|av_ld_data_aligned_or_div[1]~6                                                                                                                                                                                                                                                                                                        ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[20]                                                                             ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[21]                                                                             ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[13]                                                                                                                                                                                                                                                                                                                              ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[8]~15                                                                                  ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~3                                                                                                                                                                                                                                                                                            ; 13      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                     ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_addr[9]~2                                                                                                                                                                                                                                                                                                                       ; 13      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa53|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 13      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa51|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 13      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa52|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 13      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_fum:srt_block_int24|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa54|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 13      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[23]                                                                                                               ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|received_data_en                                                                                                                                                                                                                                       ; 13      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[8]                                                                                                                                                                                                                                                                                                                          ; 13      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                         ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[16]~25                                                                                                                                                                                                                                      ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|av_ld_data_aligned_or_div[1]~7                                                                                                                                                                                                                                                                                                        ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[37]                                                                             ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|i_state.011                                                                                                                                                                                                                                                                                                                       ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|i_state.000                                                                                                                                                                                                                                                                                                                       ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_demux:cmd_xbar_demux|WideOr0~2                                                                                                                                                                                                                                                                                                       ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_line[6]                                                                                                                                                                                                                                                                                                                       ; 12      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[0]~1                                                                                                                                                                                           ; 12      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                           ; 12      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:green_leds_avalon_parallel_port_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                   ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                                                                                                      ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_state.100000000                                                                                                                                                                                                                                                                                                                 ; 12      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_altfp_div_csa_mke:altfp_div_csa25|lpm_add_sub:csa_lower|add_sub_eff:auto_generated|result_int[12]~24                                                             ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|received_data_en                                                                                                                                                                                                                                            ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_2_RESTART_BIT                                                                                                                                                                                                                     ; 12      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[10]                                                                                                                                                                                                                                                                                                                         ; 12      ;
; rtl~0                                                                                                                                                                                                                                                                                                                                                                        ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                   ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                                 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_onf:auto_generated|op_1~22                                                                                                                                                                          ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[26]                                                                             ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[24]                                                                             ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[23]                                                                             ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[25]                                                                             ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                    ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[18]                                                                             ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[19]                                                                             ; 11      ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:green_leds_avalon_parallel_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                      ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                      ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|Equal0~3                                                                                                                                                                                                                                                                                                                          ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|i_state.101                                                                                                                                                                                                                                                                                                                       ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[21]~81                                                                                                                                                                                                                                                                                                           ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_valid_from_E                                                                                                                                                                                                                                                                                                                        ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_pipe_flush                                                                                                                                                                                                                                                                                                                          ; 11      ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                 ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_state.000000100                                                                                                                                                                                                                                                                                                                 ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|i_addr[12]                                                                                                                                                                                                                                                                                                                        ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|pending                                                                                                                                                                                                                                                                                                                           ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_state.000001000                                                                                                                                                                                                                                                                                                                 ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_addr_router_001:addr_router_001|Equal3~4                                                                                                                                                                                                                                                                                                      ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[7]                                                                                                                                                                                                                                                                                                                       ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[9]                                                                                                                                                                                                                                                                                                                       ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[10]                                                                                                                                                                                                                                                                                                                      ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa31|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|result_int[14]~28 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa32|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|result_int[14]~26 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa42|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa40|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|result_int[14]~24 ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_pke:altfp_div_csa41|lpm_add_sub:csa_lower|add_sub_gff:auto_generated|op_1~24           ; 11      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|fpoint_hw_qsys_div_single_altfp_div_csa_qle:altfp_div_csa43|lpm_add_sub:csa_lower|add_sub_hgf:auto_generated|op_1~26           ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[31]~15                                                                                                                                                                                                                                                                                                                     ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[15]                                                                                                                                                                                                                                                                                                                         ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[14]                                                                                                                                                                                                                                                                                                                         ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[13]                                                                                                                                                                                                                                                                                                                         ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[12]                                                                                                                                                                                                                                                                                                                         ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[11]                                                                                                                                                                                                                                                                                                                         ; 11      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[9]                                                                                                                                                                                                                                                                                                                          ; 11      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~22                                                                                                                                                                                                                                                                                              ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~9                                                                                                                                                                                                                                                                                            ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|s_ps2_transceiver.PS2_STATE_0_IDLE                                                                                                                                                                                                                                                       ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|Equal0~2                                                                                                                                                                                                                                                                                 ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|s_ps2_transceiver.PS2_STATE_0_IDLE                                                                                                                                                                                                                                                            ; 10      ;
; SYNTH_CORE_mc:u0|altera_merlin_width_adapter:width_adapter_001|ShiftLeft2~2                                                                                                                                                                                                                                                                                                  ; 10      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|denormal_res_dffe4                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                                                                            ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                                                                            ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                                            ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|D_iw[8]                                                                                                                                                                                                                                                                                                                               ; 10      ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                               ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[31]~94                                                                                                                                                                                                                                                                                                           ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[34]                                                                             ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[22]                                                                             ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|i_state.010                                                                                                                                                                                                                                                                                                                       ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|external_read_transfer~0                                                                                                                                                                                                                                                                                                  ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|start_external_transfer~0                                                                                                                                                                                                                                                                                                 ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[22]~78                                                                                                                                                                                                                                                                                                           ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[23]~75                                                                                                                                                                                                                                                                                                           ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[14]~64                                                                                                                                                                                                                                                                                                           ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[15]~61                                                                                                                                                                                                                                                                                                           ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[16]~58                                                                                                                                                                                                                                                                                                           ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[17]~55                                                                                                                                                                                                                                                                                                           ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[19]~49                                                                                                                                                                                                                                                                                                           ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[8]~19                                                                                                                                                                                                                                                                                                            ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[9]~16                                                                                                                                                                                                                                                                                                            ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[10]~13                                                                                                                                                                                                                                                                                                           ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[11]~10                                                                                                                                                                                                                                                                                                           ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[12]~7                                                                                                                                                                                                                                                                                                            ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[13]~4                                                                                                                                                                                                                                                                                                            ; 10      ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                  ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_addr_router_001:addr_router_001|Equal2~2                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent|WideOr0~1                                                                                                                                                                                                                                                        ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mem_byte_en[1]                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[11]                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[16]                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[17]                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[19]                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|lpm_add_sub:add_sub5|add_sub_gsh:auto_generated|pipeline_dffe[8]                                                                                                                                                                                        ; 10      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|lpm_add_sub:add_sub10|add_sub_trf:auto_generated|result_int[8]~16                                                                                                                                                                                             ; 10      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_06n:auto_generated|altsyncram_b961:altsyncram4|ram_block7a1                                                                                                                                                  ; 10      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:input_is_infinity_dffe_0_rtl_0|shift_taps_f4n:auto_generated|altsyncram_7va1:altsyncram2|ram_block5a2                                                                                                                                         ; 10      ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|exp_adj_p2[9]                                                                                                                                                                                                                                               ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[27]~11                                                                                                                                                                                                                                                                                                                     ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[21]~5                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[22]~6                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[23]~7                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[24]~8                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[25]~9                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[26]~10                                                                                                                                                                                                                                                                                                                     ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[16]~0                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[17]~1                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[18]~2                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[19]~3                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[20]~4                                                                                                                                                                                                                                                                                                                      ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[17]                                                                                                                                                                                                                                                                                                                         ; 10      ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[16]                                                                                                                                                                                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                                                                                                                                                                                                                                                                                        ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                             ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|Equal0~2                                                                                                                                                                                                                                                                                      ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|divider_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|divider_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|divider_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|divider_dffe[17]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|divider_dffe[18]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|aligned_datab_man_dffe12[19]                                                                                                                                                                                                                            ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|aligned_dataa_man_dffe12[19]                                                                                                                                                                                                                            ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|aligned_datab_man_dffe12[20]                                                                                                                                                                                                                            ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|comb~1                                                                                                                                                                                                                                                                                                                 ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Green_LEDs:green_leds|readdata[7]~1                                                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[17]                                                                             ; 9       ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_translator:sysid_control_slave_translator|av_readdata_pre[30]                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|zero_w~1                                                                                                                                                                                                                                                      ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|infinite_int_w~2                                                                                                                                                                                                                                              ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux|src_data[38]                                                                                                                                                                                                                                                                                                        ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|ps2_command[3]~0                                                                                                                                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|ps2_command[8]~0                                                                                                                                                                                                                                    ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|Equal4~6                                                                                                                                                                                                                                                                                                                              ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|send_command_to_PS2_port~0                                                                                                                                                                                                                                                                                                  ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|send_command_to_PS2_port~1                                                                                                                                                                                                                                                                                             ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[29]~100                                                                                                                                                                                                                                                                                                          ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[1]                                                                                                                                                                                                                                     ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[1]                                                                                                                                                                                                                                          ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|state                                                                                                                                                                                                                                                         ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|m_count[1]                                                                                                                                                                                                                                                                                                                        ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[27]~87                                                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[28]~84                                                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[24]~72                                                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[25]~69                                                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[14]~15                                                                                                                                                                                                                                                                                                                         ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[15]~14                                                                                                                                                                                                                                                                                                                         ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[0]~43                                                                                                                                                                                                                                                                                                            ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[1]~40                                                                                                                                                                                                                                                                                                            ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[2]~11                                                                                                                                                                                                                                                                                                                          ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[2]~37                                                                                                                                                                                                                                                                                                            ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[3]~10                                                                                                                                                                                                                                                                                                                          ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[3]~34                                                                                                                                                                                                                                                                                                            ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[4]~9                                                                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[4]~31                                                                                                                                                                                                                                                                                                            ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[5]~8                                                                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[5]~28                                                                                                                                                                                                                                                                                                            ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[6]~7                                                                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[6]~25                                                                                                                                                                                                                                                                                                            ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[7]~6                                                                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[7]~22                                                                                                                                                                                                                                                                                                            ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[8]~5                                                                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[9]~4                                                                                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[10]~3                                                                                                                                                                                                                                                                                                                          ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[11]~2                                                                                                                                                                                                                                                                                                                          ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[12]~1                                                                                                                                                                                                                                                                                                                          ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[13]~0                                                                                                                                                                                                                                                                                                                          ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_status_reg_pie~0                                                                                                                                                                                                                                                                                                                    ; 9       ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                           ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|SYNTH_CORE_mc_SDRAM_input_efifo_module:the_SYNTH_CORE_mc_SDRAM_input_efifo_module|Equal1~0                                                                                                                                                                                                                                        ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[14]                                                                                                                                                                                                                                                                                                                      ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[15]                                                                                                                                                                                                                                                                                                                      ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[18]                                                                                                                                                                                                                                                                                                                      ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[20]                                                                                                                                                                                                                                                                                                                      ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[12]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[13]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[14]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[15]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|Rk_next_dffe[16]                                                                                                               ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|MonAReg[4]                                                                                                                                                                                              ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|MonAReg[3]                                                                                                                                                                                              ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|MonAReg[2]                                                                                                                                                                                              ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[29]~13                                                                                                                                                                                                                                                                                                                     ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[30]~14                                                                                                                                                                                                                                                                                                                     ; 9       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_mul_src1[28]~12                                                                                                                                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|irsr_reg[2]~2                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|irsr_reg[2]~1                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|CJQJ5354:AJQA6937|Equal9~0                                                                                                                                                                                                                                          ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]                                                                                                                                                                                                                                                                                                     ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[1]                                                                                                                                                                                                                                                                                                     ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[2]                                                                                                                                                                                                                                                                                                     ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|data_reg[7]~4                                                                                                                                                                                                                                                                                                             ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_AV_Config:av_config|address_reg[0]~9                                                                                                                                                                                                                                                                                                          ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter|_~2                                                                                                                                                                                                                   ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_da7:usedw_counter|_~2                                                                                                                                                                                                                        ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|altshift_taps:rom_out_dffe_rtl_0|shift_taps_n5n:auto_generated|cntr_1rf:cntr1|counter_reg_bit[0]                               ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|altshift_taps:rom_out_dffe_rtl_0|shift_taps_o5n:auto_generated|cntr_oqf:cntr1|counter_reg_bit[0]                               ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|altshift_taps:rom_out_dffe_rtl_0|shift_taps_q5n:auto_generated|cntr_qqf:cntr1|counter_reg_bit[0]                               ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_shift_reg[2]~1                                                                                                                                                                                                                                    ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|data_shift_reg[5]~1                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|result[7]~8                                                                                                                                                                              ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|aligned_datab_man_dffe12[22]                                                                                                                                                                                                                            ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|aligned_dataa_man_dffe12[20]                                                                                                                                                                                                                            ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|aligned_datab_man_dffe12[21]                                                                                                                                                                                                                            ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|aligned_dataa_man_dffe12[21]                                                                                                                                                                                                                            ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|_~0                                                                                                                                                                                                                          ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|received_data[6]~1                                                                                                                                                                                                                                     ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|_~0                                                                                                                                                                                                                               ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_data_in:PS2_Data_In|received_data[0]~1                                                                                                                                                                                                                                          ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                                                    ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|add_sub_w2~0                                                                                                                                                                                                                                            ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:and_or_dffe_rtl_0|shift_taps_m5n:auto_generated|cntr_0rf:cntr1|counter_reg_bit[0]                                                                                                                                                               ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|comb~2                                                                                                                                                                                                                                                                                                                      ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:exp_pipeline0c_rtl_0|shift_taps_56n:auto_generated|cntr_vqf:cntr1|counter_reg_bit[0]                                                                                                                                                            ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                 ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_break:the_SYNTH_CORE_mc_CPU_nios2_oci_break|dbrk0[69]~2                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[16]                                                                             ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[14]                                                                             ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[15]                                                                             ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[12]                                                                             ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[13]                                                                             ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[10]                                                                             ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[11]                                                                             ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[8]                                                                              ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[9]                                                                              ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[6]                                                                              ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[7]                                                                              ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[5]                                                                              ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:sign_div_pipeline0c_rtl_0|shift_taps_t5n:auto_generated|cntr_pqf:cntr1|counter_reg_bit[0]                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|data_to_send[4]~2                                                                                                                                                                                                                                                                                                 ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[4]                                                                              ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|denormal_flag_w~0                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|exp_result_ff~2                                                                                                                                                                                                                                             ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~3                                                                                                                                                                                                                                                                                               ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_iw[6]                                                                                                                                                                                                                                                                                                                               ; 8       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|nan_w~3                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_iw[8]                                                                                                                                                                                                                                                                                                                               ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                                           ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|data_out[4]~1                                                                                                                                                                                                                                                 ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk:the_SYNTH_CORE_mc_CPU_jtag_debug_module_sysclk|jdo[3]                                                                              ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_req_accepted~2                                                                                                                                                                                                                                                                                                                ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_pass3                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_sel_fill3                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_pass2                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_sel_fill2                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_ctrl_div_signed_nxt~0                                                                                                                                                                                                                                                                                                               ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_pass0                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_sel_fill0                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_pass1                                                                                                                                                                                                                                                                                                                           ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_rot_sel_fill1                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|Equal2~0                                                                                                                                                                                                                                                                                                                              ; 8       ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                                   ; 8       ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|write~1                                                                                                                                                                                                                                           ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[30]~97                                                                                                                                                                                                                                                                                                           ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|transfer_complete                                                                                                                                                                                                                                             ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[0]                                                                                                                                                                                                                                     ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|altera_up_ps2:PS2_Serial_Port|altera_up_ps2_command_out:PS2_Command_Out|cur_bit[0]                                                                                                                                                                                                                                          ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                                                                                                                                                                                                                                    ; 8       ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:sram_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                 ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_line[5]                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_line[4]                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_line[3]                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_line[2]                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_line[1]                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_line[0]                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|Equal186~0                                                                                                                                                                                                                                                                                                                            ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[18]~52                                                                                                                                                                                                                                                                                                           ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_wr_data_unfiltered[20]~46                                                                                                                                                                                                                                                                                                           ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[0]~13                                                                                                                                                                                                                                                                                                                          ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|E_src1[1]~12                                                                                                                                                                                                                                                                                                                          ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SRAM:sram|readdatavalid                                                                                                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|altera_merlin_slave_agent:char_lcd_16x2_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                   ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Red_LEDs:red_leds|data[8]~2                                                                                                                                                                                                                                                                                                                   ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Red_LEDs:red_leds|data[5]~0                                                                                                                                                                                                                                                                                                                   ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Green_LEDs:green_leds|data[2]~3                                                                                                                                                                                                                                                                                                               ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_addr_router_001:addr_router_001|src_channel[11]~3                                                                                                                                                                                                                                                                                             ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_addr_router_001:addr_router_001|Equal3~7                                                                                                                                                                                                                                                                                                      ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|f_select                                                                                                                                                                                                                                                                                                                          ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_SDRAM:sdram|SYNTH_CORE_mc_SDRAM_input_efifo_module:the_SYNTH_CORE_mc_SDRAM_input_efifo_module|entries[0]                                                                                                                                                                                                                                      ; 8       ;
; SYNTH_CORE_mc:u0|altera_avalon_sc_fifo:av_config_avalon_av_config_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                       ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_addr_router_001:addr_router_001|Equal3~3                                                                                                                                                                                                                                                                                                      ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_addr_router_001:addr_router_001|Equal3~1                                                                                                                                                                                                                                                                                                      ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[21]                                                                                                                                                                                                                                                                                                                      ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[22]                                                                                                                                                                                                                                                                                                                      ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_alu_result[23]                                                                                                                                                                                                                                                                                                                      ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|full_dff                                                                                                                                                                                                                                     ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[29]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[28]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[27]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[26]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[25]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[24]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[23]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[22]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[21]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[20]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[19]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[18]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[30]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|M_st_data[31]                                                                                                                                                                                                                                                                                                                         ; 8       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|s_lcd.LCD_STATE_1_ENABLE                                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                                                                     ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206|CLIA8751[0]                                                                                                                                                                                                                                                                                                     ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[3]                                                                                                                                                                                                                                                                                                     ; 7       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                                                                 ; 7       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                                                                         ; 7       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                                                                        ; 7       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                                                                  ; 7       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                                                                   ; 7       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_ca7:usedw_counter|_~2                                                                                                                                  ; 7       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                                                                          ; 7       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|cntr_0ab:wr_ptr|_~2                                                                                                                                         ; 7       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|ic_fill_ap_offset[0]~2                                                                                                                                                                                                                                                                                                                ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int20|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int21|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_02n:srt_block_int11|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int19|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int22|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int23|divider_dffe[13]                                                                                                               ; 7       ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|found_edge                                                                                                                                                                                                                                                                        ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|fpoint_hw_qsys_addsub_single_altbarrel_shift_44e:rbarrel_shift|result[7]~9                                                                                                                                                                              ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|aligned_datab_man_dffe12[16]                                                                                                                                                                                                                            ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|aligned_dataa_man_dffe12[16]                                                                                                                                                                                                                            ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|aligned_datab_man_dffe12[18]                                                                                                                                                                                                                            ; 7       ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|aligned_dataa_man_dffe12[18]                                                                                                                                                                                                                            ; 7       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                           ; Location                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------------------------------------------------------+
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                          ; M9K_X51_Y33_N0                                                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                          ; M9K_X51_Y32_N0                                                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram|ALTSYNCRAM                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                          ; M9K_X64_Y33_N0                                                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Audio:audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_n441:auto_generated|a_dpfifo_as31:dpfifo|altsyncram_dh81:FIFOram|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                          ; M9K_X64_Y34_N0                                                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_ic_data_module:SYNTH_CORE_mc_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                          ; M9K_X64_Y26_N0, M9K_X64_Y27_N0, M9K_X64_Y30_N0, M9K_X64_Y28_N0 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_ic_tag_module:SYNTH_CORE_mc_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_2kh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; SYNTH_CORE_mc_CPU_ic_tag_ram.mif              ; M9K_X64_Y29_N0                                                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_ocimem:the_SYNTH_CORE_mc_CPU_nios2_ocimem|SYNTH_CORE_mc_CPU_ociram_lpm_dram_bdp_component_module:SYNTH_CORE_mc_CPU_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_rj82:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; SYNTH_CORE_mc_CPU_ociram_default_contents.mif ; M9K_X51_Y26_N0, M9K_X51_Y27_N0                                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_register_bank_a_module:SYNTH_CORE_mc_CPU_register_bank_a|altsyncram:the_altsyncram|altsyncram_1ah1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SYNTH_CORE_mc_CPU_rf_ram_a.mif                ; M9K_X78_Y29_N0                                                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_register_bank_b_module:SYNTH_CORE_mc_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_2ah1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SYNTH_CORE_mc_CPU_rf_ram_b.mif                ; M9K_X78_Y30_N0                                                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_r:the_SYNTH_CORE_mc_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                          ; M9K_X64_Y32_N0                                                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|SYNTH_CORE_mc_JTAG_UART_scfifo_w:the_SYNTH_CORE_mc_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                          ; M9K_X51_Y31_N0                                                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|altsyncram_dvd1:FIFOram|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                          ; M9K_X51_Y28_N0                                                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|altsyncram_dvd1:FIFOram|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None                                          ; M9K_X51_Y34_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:input_is_nan_dffe1_rtl_0|shift_taps_d4n:auto_generated|altsyncram_0va1:altsyncram2|ALTSYNCRAM                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 6            ; 4            ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 24    ; 4                           ; 6                           ; 4                           ; 6                           ; 24                  ; 1    ; None                                          ; M9K_X64_Y40_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_addsub_single:the_fp_addsub|altshift_taps:sign_dffe31_rtl_0|shift_taps_06n:auto_generated|altsyncram_b961:altsyncram4|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 48           ; 3            ; 48           ; yes                    ; no                      ; yes                    ; yes                     ; 144   ; 3                           ; 48                          ; 3                           ; 48                          ; 144                 ; 2    ; None                                          ; M9K_X78_Y36_N0, M9K_X78_Y37_N0                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:and_or_dffe_rtl_0|shift_taps_m5n:auto_generated|altsyncram_a2b1:altsyncram2|ALTSYNCRAM                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 28           ; 2            ; 28           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 56    ; 28                          ; 2                           ; 28                          ; 2                           ; 56                  ; 1    ; None                                          ; M9K_X78_Y35_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:exp_pipeline0c_rtl_0|shift_taps_56n:auto_generated|altsyncram_m2b1:altsyncram2|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 27           ; 9            ; 27           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 243   ; 27                          ; 9                           ; 27                          ; 9                           ; 243                 ; 1    ; None                                          ; M9K_X64_Y37_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|altshift_taps:sign_div_pipeline0c_rtl_0|shift_taps_t5n:auto_generated|altsyncram_62b1:altsyncram2|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 30           ; 7            ; 30           ; 7            ; yes                    ; no                      ; yes                    ; yes                     ; 210   ; 30                          ; 7                           ; 30                          ; 7                           ; 210                 ; 1    ; None                                          ; M9K_X78_Y34_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int12|altshift_taps:rom_out_dffe_rtl_0|shift_taps_q5n:auto_generated|altsyncram_02b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 22           ; 3            ; 22           ; 3            ; yes                    ; no                      ; yes                    ; yes                     ; 66    ; 22                          ; 3                           ; 22                          ; 3                           ; 66                  ; 1    ; None                                          ; M9K_X78_Y39_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int13|altshift_taps:rom_out_dffe_rtl_0|shift_taps_o5n:auto_generated|altsyncram_s1b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 20           ; 3            ; 20           ; 3            ; yes                    ; no                      ; yes                    ; yes                     ; 60    ; 20                          ; 3                           ; 20                          ; 3                           ; 60                  ; 1    ; None                                          ; M9K_X78_Y38_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int14|altshift_taps:rom_out_dffe_rtl_0|shift_taps_n5n:auto_generated|altsyncram_b2b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 18           ; 3            ; 18           ; 3            ; yes                    ; no                      ; yes                    ; yes                     ; 54    ; 18                          ; 3                           ; 18                          ; 3                           ; 54                  ; 1    ; None                                          ; M9K_X64_Y44_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int15|altshift_taps:rom_out_dffe_rtl_0|shift_taps_u5n:auto_generated|altsyncram_42b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 3            ; 16           ; 3            ; yes                    ; no                      ; yes                    ; yes                     ; 48    ; 16                          ; 3                           ; 16                          ; 3                           ; 48                  ; 1    ; None                                          ; M9K_X64_Y38_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int16|altshift_taps:rom_out_dffe_rtl_0|shift_taps_r5n:auto_generated|altsyncram_12b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 3            ; 14           ; 3            ; yes                    ; no                      ; yes                    ; yes                     ; 42    ; 14                          ; 3                           ; 14                          ; 3                           ; 42                  ; 1    ; None                                          ; M9K_X64_Y43_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int17|altshift_taps:rom_out_dffe_rtl_0|shift_taps_p5n:auto_generated|altsyncram_t1b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 12           ; 3            ; 12           ; 3            ; yes                    ; no                      ; yes                    ; yes                     ; 36    ; 12                          ; 3                           ; 12                          ; 3                           ; 36                  ; 1    ; None                                          ; M9K_X51_Y43_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_div_single:the_fp_div|fpoint_hw_qsys_div_single_altfp_div_srt_ext_5mh:altfp_div_srt_ext1|fpoint_hw_qsys_div_single_srt_block_int_84n:srt_block_int18|altshift_taps:rom_out_dffe_rtl_0|shift_taps_s5n:auto_generated|altsyncram_o1b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 3            ; 10           ; 3            ; yes                    ; no                      ; yes                    ; yes                     ; 30    ; 10                          ; 3                           ; 10                          ; 3                           ; 30                  ; 1    ; None                                          ; M9K_X51_Y42_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:input_is_infinity_dffe_0_rtl_0|shift_taps_f4n:auto_generated|altsyncram_7va1:altsyncram2|ALTSYNCRAM                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 6            ; 6            ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 36    ; 6                           ; 6                           ; 6                           ; 6                           ; 36                  ; 1    ; None                                          ; M9K_X51_Y37_N0                                                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|altshift_taps:sign_node_ff0_rtl_0|shift_taps_v5n:auto_generated|altsyncram_6va1:altsyncram2|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 4            ; 8            ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 32    ; 8                           ; 4                           ; 8                           ; 4                           ; 32                  ; 1    ; None                                          ; M9K_X64_Y41_N0                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 5           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 6           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 11          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                    ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X93_Y30_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_mult_cell:the_SYNTH_CORE_mc_CPU_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X93_Y29_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_out2                            ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_mult1                        ;                            ; DSPMULT_X71_Y37_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_out8                            ; Simple Multiplier (9-bit)  ; DSPOUT_X71_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_mult7                        ;                            ; DSPMULT_X71_Y34_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_out6                            ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_mult5                        ;                            ; DSPMULT_X71_Y35_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_out4                            ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    SYNTH_CORE_mc:u0|fpoint_wrapper:cpu_fpoint|fpoint_hw_qsys:fpoint_instance|fpoint_hw_qsys_mult_single:the_fp_mult|lpm_mult:man_product2_mult|mult_njt:auto_generated|mac_mult3                        ;                            ; DSPMULT_X71_Y36_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 20,534 / 342,891 ( 6 % )  ;
; C16 interconnects          ; 357 / 10,120 ( 4 % )      ;
; C4 interconnects           ; 11,227 / 209,544 ( 5 % )  ;
; Direct links               ; 2,415 / 342,891 ( < 1 % ) ;
; Global clocks              ; 9 / 20 ( 45 % )           ;
; Local interconnects        ; 4,852 / 119,088 ( 4 % )   ;
; R24 interconnects          ; 741 / 9,963 ( 7 % )       ;
; R4 interconnects           ; 15,712 / 289,782 ( 5 % )  ;
+----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.61) ; Number of LABs  (Total = 954) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 35                            ;
; 2                                           ; 45                            ;
; 3                                           ; 29                            ;
; 4                                           ; 31                            ;
; 5                                           ; 6                             ;
; 6                                           ; 15                            ;
; 7                                           ; 15                            ;
; 8                                           ; 15                            ;
; 9                                           ; 38                            ;
; 10                                          ; 13                            ;
; 11                                          ; 59                            ;
; 12                                          ; 18                            ;
; 13                                          ; 25                            ;
; 14                                          ; 22                            ;
; 15                                          ; 28                            ;
; 16                                          ; 560                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.75) ; Number of LABs  (Total = 954) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 677                           ;
; 1 Clock                            ; 891                           ;
; 1 Clock enable                     ; 669                           ;
; 1 Sync. clear                      ; 63                            ;
; 1 Sync. load                       ; 217                           ;
; 2 Async. clears                    ; 18                            ;
; 2 Clock enables                    ; 75                            ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.82) ; Number of LABs  (Total = 954) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 15                            ;
; 2                                            ; 24                            ;
; 3                                            ; 23                            ;
; 4                                            ; 39                            ;
; 5                                            ; 6                             ;
; 6                                            ; 25                            ;
; 7                                            ; 4                             ;
; 8                                            ; 14                            ;
; 9                                            ; 4                             ;
; 10                                           ; 9                             ;
; 11                                           ; 16                            ;
; 12                                           ; 12                            ;
; 13                                           ; 10                            ;
; 14                                           ; 9                             ;
; 15                                           ; 7                             ;
; 16                                           ; 27                            ;
; 17                                           ; 22                            ;
; 18                                           ; 51                            ;
; 19                                           ; 42                            ;
; 20                                           ; 56                            ;
; 21                                           ; 53                            ;
; 22                                           ; 93                            ;
; 23                                           ; 47                            ;
; 24                                           ; 55                            ;
; 25                                           ; 43                            ;
; 26                                           ; 36                            ;
; 27                                           ; 32                            ;
; 28                                           ; 20                            ;
; 29                                           ; 36                            ;
; 30                                           ; 37                            ;
; 31                                           ; 47                            ;
; 32                                           ; 39                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.63) ; Number of LABs  (Total = 954) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 83                            ;
; 2                                               ; 41                            ;
; 3                                               ; 38                            ;
; 4                                               ; 55                            ;
; 5                                               ; 34                            ;
; 6                                               ; 26                            ;
; 7                                               ; 36                            ;
; 8                                               ; 58                            ;
; 9                                               ; 78                            ;
; 10                                              ; 61                            ;
; 11                                              ; 82                            ;
; 12                                              ; 42                            ;
; 13                                              ; 55                            ;
; 14                                              ; 55                            ;
; 15                                              ; 66                            ;
; 16                                              ; 96                            ;
; 17                                              ; 18                            ;
; 18                                              ; 7                             ;
; 19                                              ; 10                            ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 2                             ;
; 23                                              ; 3                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 2                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
; 30                                              ; 0                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.57) ; Number of LABs  (Total = 954) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 21                            ;
; 3                                            ; 36                            ;
; 4                                            ; 45                            ;
; 5                                            ; 25                            ;
; 6                                            ; 15                            ;
; 7                                            ; 23                            ;
; 8                                            ; 12                            ;
; 9                                            ; 23                            ;
; 10                                           ; 8                             ;
; 11                                           ; 22                            ;
; 12                                           ; 25                            ;
; 13                                           ; 17                            ;
; 14                                           ; 27                            ;
; 15                                           ; 22                            ;
; 16                                           ; 30                            ;
; 17                                           ; 25                            ;
; 18                                           ; 13                            ;
; 19                                           ; 33                            ;
; 20                                           ; 32                            ;
; 21                                           ; 19                            ;
; 22                                           ; 25                            ;
; 23                                           ; 13                            ;
; 24                                           ; 25                            ;
; 25                                           ; 21                            ;
; 26                                           ; 16                            ;
; 27                                           ; 17                            ;
; 28                                           ; 22                            ;
; 29                                           ; 33                            ;
; 30                                           ; 74                            ;
; 31                                           ; 29                            ;
; 32                                           ; 53                            ;
; 33                                           ; 60                            ;
; 34                                           ; 32                            ;
; 35                                           ; 31                            ;
; 36                                           ; 24                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 176          ; 55           ; 176          ; 0            ; 0            ; 180       ; 176          ; 0            ; 180       ; 180       ; 0            ; 27           ; 0            ; 0            ; 91           ; 0            ; 27           ; 91           ; 0            ; 0            ; 5            ; 27           ; 0            ; 0            ; 0            ; 0            ; 0            ; 180       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 125          ; 4            ; 180          ; 180          ; 0         ; 4            ; 180          ; 0         ; 0         ; 180          ; 153          ; 180          ; 180          ; 89           ; 180          ; 153          ; 89           ; 180          ; 180          ; 175          ; 153          ; 180          ; 180          ; 180          ; 180          ; 180          ; 0         ; 180          ; 180          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DAT2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_CLK27            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                         ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                         ; Destination Clock(s)                                                    ; Delay Added in ns ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|clk[0] ; u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|clk[0] ; 21.2              ;
; altera_reserved_tck                                                     ; altera_reserved_tck                                                     ; 14.9              ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                      ; Destination Register                                                                                                                                                                                                                                                                                                                            ; Delay Added in ns ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|virtual_ir_scan_reg ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[4]                                                                                                                                                                                                                                                                        ; 5.899             ;
; altera_reserved_tck                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[4]                                                                                                                                                                                                                                                                        ; 5.899             ;
; sld_hub:auto_hub|virtual_ir_scan_reg ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|DJFL8584[0]                                                                                                                                                                                                                                                                        ; 5.683             ;
; altera_reserved_tck                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|DJFL8584[0]                                                                                                                                                                                                                                                                        ; 5.683             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[33]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[24]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[17]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[32]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[31]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[30]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[27]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[29]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[28]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[26]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[18]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[20]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[7]                                                        ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[8]                                                        ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|wdata[7]                                                                                                                                                                                                                         ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[1][1]                                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[1][2]                                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[1][3]                                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[1][4]                                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[2][2]                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[2][2]                                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[2][3]                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[2][3]                                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[2][4]                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[2][4]                                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[3][2]                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[3][2]                                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[3][3]                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[3][3]                                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[3][4]                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|shadow_irf_reg[3][4]                                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[9]                                                        ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[11]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[13]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[15]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[36]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[37]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[19]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[21]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[22]                                                       ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|wdata[2]                                                                                                                                                                                                                         ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|wdata[5]                                                                                                                                                                                                                         ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|wdata[6]                                                                                                                                                                                                                         ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_JTAG_UART:jtag_uart|alt_jtag_atlantic:SYNTH_CORE_mc_JTAG_UART_alt_jtag_atlantic|wdata[1]                                                                                                                                                                                                                         ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|sr[0]                                                        ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                            ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                                                                            ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                                                                                            ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|tdo                                                                                                                                                                                                                                                                                                                            ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irf_reg[3][0]                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                                                                    ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                             ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                                                             ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                                            ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                             ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                                                             ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                                                                                             ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                                                             ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                             ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                                                             ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                             ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                                                           ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                                                                                             ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                                                                    ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                                                                    ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                                                                    ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                                                        ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                                                                                                                                                ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|reset_ena_reg                                                                                                                                                                                                                                                                                                                  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                                                                                                                                ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                                                                    ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                                                                                                    ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                                                                    ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|ir_out[0]                                                    ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; 5.070             ;
; altera_reserved_tck                  ; SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper:the_SYNTH_CORE_mc_CPU_jtag_debug_module_wrapper|SYNTH_CORE_mc_CPU_jtag_debug_module_tck:the_SYNTH_CORE_mc_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                                                                                                                               ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                            ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[0]                                                                                                                                                                                                                                                                                                                 ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                            ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                                                                                            ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                                                                                                                                 ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[2]                                                                                                                                                                                                                                                                                                                 ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[3]                                                                                                                                                                                                                                                                                                                 ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[4]                                                                                                                                                                                                                                                                                                                 ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[5]                                                                                                                                                                                                                                                                                                                 ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[6]                                                                                                                                                                                                                                                                                                                 ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[7]                                                                                                                                                                                                                                                                                                                 ; 5.070             ;
; altera_reserved_tck                  ; sld_hub:auto_hub|jtag_ir_reg[8]                                                                                                                                                                                                                                                                                                                 ; 5.070             ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 08 18:36:32 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off SYNTH_PROJ -c SYNTH_PROJ
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE115F29C7 for design "SYNTH_PROJ"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (15564): Compensate clock of PLL "SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated|pll1" has been set to clock1
Info (15535): Implemented PLL "SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 14, clock division of 31, and phase shift of 0 degrees (0 ps) for SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated|clk[1] port
Info (15535): Implemented PLL "SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity MDCK2395
        Info (332166): set_disable_timing [get_cells -hierarchical LJMV0916_0]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_0]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_1]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_2]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_3]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_4]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_5]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_6]
        Info (332166): set_disable_timing [get_cells -hierarchical EPEO2888_7]
        Info (332166): set_disable_timing [get_cells -hierarchical WCRO7487_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'SYNTH_PROJ.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|external_clocks|DE_Clock_Generator_Audio|auto_generated|pll1|inclk[0]} -divide_by 31 -multiply_by 14 -duty_cycle 50.00 -name {u0|external_clocks|DE_Clock_Generator_Audio|auto_generated|pll1|clk[1]} {u0|external_clocks|DE_Clock_Generator_Audio|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|clk[0]} {u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|clk[1]} {u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: u0|external_clocks|DE_Clock_Generator_Audio|auto_generated|pll1|clk[1] was not created.
    Warning (332035): No clocks found on or feeding the specified source node: u0|external_clocks|DE_Clock_Generator_Audio|auto_generated|pll1|inclk[0]
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|external_clocks|DE_Clock_Generator_Audio|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 37.037
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):   20.000 u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|clk[0]
    Info (332111):   20.000 u0|external_clocks|DE_Clock_Generator_System|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated|clk[1] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~CLKDRUSER 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|EPEO2888_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneiii_WCRO7487_gen_0:cycloneiii_WCRO7487_gen_1|WCRO7487_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~UPDATEUSER 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502
Info (176353): Automatically promoted node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_CPU:cpu|SYNTH_CORE_mc_CPU_nios2_oci:the_SYNTH_CORE_mc_CPU_nios2_oci|SYNTH_CORE_mc_CPU_nios2_oci_debug:the_SYNTH_CORE_mc_CPU_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node SYNTH_CORE_mc:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_ON
        Info (176357): Destination node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_Char_LCD_16x2:char_lcd_16x2|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_BLON
        Info (176357): Destination node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[7]
        Info (176357): Destination node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[6]
        Info (176357): Destination node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[5]
        Info (176357): Destination node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[4]
        Info (176357): Destination node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[3]
        Info (176357): Destination node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[2]
        Info (176357): Destination node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[1]
        Info (176357): Destination node SYNTH_CORE_mc:u0|SYNTH_CORE_mc_PS2_Port:ps2_port_dual|scfifo:Incoming_Data_FIFO|scfifo_f041:auto_generated|a_dpfifo_2o31:dpfifo|cntr_1ab:wr_ptr|counter_reg_bit[0]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 82 register duplicates
Warning (15058): PLL "SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[1] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15064): PLL "SYNTH_CORE_mc:u0|SYNTH_CORE_mc_External_Clocks:external_clocks|altpll:DE_Clock_Generator_Audio|altpll_vpb2:auto_generated|pll1" output port clk[1] feeds output pin "AUD_XCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "HEX0[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX0[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX1[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX2[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX3[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX4[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX5[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX6[6]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[0]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[1]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[2]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[3]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[4]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[5]"
    Warning (15710): Ignored I/O standard assignment to node "HEX7[6]"
    Warning (15710): Ignored I/O standard assignment to node "UART_CTS"
    Warning (15710): Ignored I/O standard assignment to node "UART_RTS"
    Warning (15710): Ignored I/O standard assignment to node "UART_RXD"
    Warning (15710): Ignored I/O standard assignment to node "UART_TXD"
    Warning (15710): Ignored I/O standard assignment to node "VGA_BLANK_N"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[4]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[5]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[6]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[7]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_CLK"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[4]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[5]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[6]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[7]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_HS"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[4]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[5]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[6]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[7]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_SYNC_N"
    Warning (15710): Ignored I/O standard assignment to node "VGA_VS"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:34
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:20
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X69_Y24 to location X80_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:01:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 91 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at L3
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at L1
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at L2
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at K7
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at M3
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at M5
    Info (169178): Pin PS2_CLK uses I/O standard 3.3-V LVTTL at G6
    Info (169178): Pin PS2_CLK2 uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin PS2_DAT uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin PS2_DAT2 uses I/O standard 3.3-V LVTTL at F5
    Info (169178): Pin AUD_ADCLRCK uses I/O standard 3.3-V LVTTL at C2
    Info (169178): Pin AUD_BCLK uses I/O standard 3.3-V LVTTL at F2
    Info (169178): Pin AUD_DACLRCK uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3
    Info (169178): Pin TD_CLK27 uses I/O standard 3.3-V LVTTL at B14
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at M23
    Info (169178): Pin SW[13] uses I/O standard 3.3-V LVTTL at AA24
    Info (169178): Pin SW[15] uses I/O standard 3.3-V LVTTL at AA22
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at AB26
    Info (169178): Pin SW[12] uses I/O standard 3.3-V LVTTL at AB23
    Info (169178): Pin SW[11] uses I/O standard 3.3-V LVTTL at AB24
    Info (169178): Pin SW[10] uses I/O standard 3.3-V LVTTL at AC24
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at AB25
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at AC25
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at AD26
    Info (169178): Pin SW[14] uses I/O standard 3.3-V LVTTL at AA23
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at AC26
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at AB27
    Info (169178): Pin KEY[3] uses I/O standard 3.3-V LVTTL at R24
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at AD27
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at AC27
    Info (169178): Pin KEY[2] uses I/O standard 3.3-V LVTTL at N21
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at M21
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at AC28
    Info (169178): Pin SW[17] uses I/O standard 3.3-V LVTTL at Y23
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at AB28
    Info (169178): Pin SW[16] uses I/O standard 3.3-V LVTTL at Y24
    Info (169178): Pin AUD_ADCDAT uses I/O standard 3.3-V LVTTL at D2
Warning (169064): Following 3 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
Info: Quartus II 32-bit Fitter was successful. 0 errors, 337 warnings
    Info: Peak virtual memory: 703 megabytes
    Info: Processing ended: Sun Dec 08 18:39:03 2013
    Info: Elapsed time: 00:02:31
    Info: Total CPU time (on all processors): 00:02:26


