m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
d/home/projeto_fpga
Efsm
Z0 w1494849195
Z1 DPx4 ieee 11 numeric_std 0 22 :ASDNFgHXf_ih3J@9F3Ze1
Z2 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z3 DPx4 ieee 14 std_logic_1164 0 22 eNV`TJ_GofJTzYa?f<@Oe1
Z4 d/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm
Z5 8/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/fsm.vhd
Z6 F/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/fsm.vhd
l0
L7
V1HJ0M`4Mmd]?2Q881VmMI2
!s100 :o8c=eKL^DAV_XYe_WcJ;1
Z7 OV;C;10.4d;61
32
Z8 !s110 1494849374
!i10b 1
Z9 !s108 1494849374.000000
Z10 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/fsm.vhd|
Z11 !s107 /home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/fsm.vhd|
!i113 1
Z12 o-work work -2002 -explicit
Z13 tExplicit 1
Aarch
R1
R2
R3
DEx4 work 3 fsm 0 22 1HJ0M`4Mmd]?2Q881VmMI2
l90
L27
VoI[So><YPKIe]35NJ7T7F3
!s100 9`Sd<1=54IK?[kz<ET<A=2
R7
32
R8
!i10b 1
R9
R10
R11
!i113 1
R12
R13
Efsmtb
Z14 w1494243810
R3
R2
R1
R4
Z15 8/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/fsmtb.vhd
Z16 F/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/fsmtb.vhd
l0
L6
VSIkkL9[6GS7XMf<W9?C_:2
!s100 KP;FDHE<8>TiVM@HilRh62
R7
32
R8
!i10b 1
R9
Z17 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/fsmtb.vhd|
Z18 !s107 /home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/fsmtb.vhd|
!i113 1
R12
R13
Atb
R3
R2
R1
DEx4 work 5 fsmtb 0 22 SIkkL9[6GS7XMf<W9?C_:2
l41
L8
VR9[]`9:MC9ae@MLb2TL_H2
!s100 DNh@YjdYbm_XgoiLVg9Ag1
R7
32
R8
!i10b 1
R9
R17
R18
!i113 1
R12
R13
Euart
Z19 w1494250090
Z20 DPx4 ieee 9 math_real 0 22 Sk6CSihbPL<f[^Shm]=KX0
R1
R2
R3
R4
Z21 8/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart.vhd
Z22 F/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart.vhd
l0
L18
VD2We3dZ_52aALH02jiCTe0
!s100 HoHlAMDXkR;V2z5IUMlXQ1
R7
32
R8
!i10b 1
R9
Z23 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart.vhd|
Z24 !s107 /home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart.vhd|
!i113 1
R12
R13
Afull
Z25 DEx4 work 7 uart_rx 0 22 66`QN2fQfLWNkOIH=UQzF0
Z26 DEx4 work 7 uart_tx 0 22 eofAR@Pb3e2``_nNOoDJb2
R20
R1
R2
R3
Z27 DEx4 work 4 uart 0 22 D2We3dZ_52aALH02jiCTe0
l53
L42
Z28 VQTaUDG0A<5jRDU@fPV1G61
Z29 !s100 X>EiRh0>9R7JYB4jBO`d>1
R7
32
R8
!i10b 1
R9
R23
R24
!i113 1
R12
R13
Euart_parity
Z30 w1494249974
R1
R2
R3
R4
Z31 8/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_parity.vhd
Z32 F/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_parity.vhd
l0
L14
VJg@D1?bjUUUmEkjBk]2]I0
!s100 LZz;T?1KgS5b24dR`l5eJ2
R7
32
R8
!i10b 1
R9
Z33 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_parity.vhd|
Z34 !s107 /home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_parity.vhd|
!i113 1
R12
R13
Afull
R1
R2
R3
Z35 DEx4 work 11 uart_parity 0 22 Jg@D1?bjUUUmEkjBk]2]I0
l27
L25
VROF53Lo?mk60e<F_mFBcB3
!s100 ROCe[RMzXOOjTM=83Z3nd0
R7
32
R8
!i10b 1
R9
R33
R34
!i113 1
R12
R13
Euart_rx
Z36 w1494250001
R1
R2
R3
R4
Z37 8/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_rx.vhd
Z38 F/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_rx.vhd
l0
L14
V66`QN2fQfLWNkOIH=UQzF0
!s100 _ENNOcjDeP66:lA:E]S0M2
R7
32
R8
!i10b 1
R9
Z39 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_rx.vhd|
Z40 !s107 /home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_rx.vhd|
!i113 1
R12
R13
Afull
R35
R1
R2
R3
R25
l48
L31
VYi`f3GZdm:l8@G^>9K[ZP1
!s100 >>Nok0Yg]YQmLFl=0N;T21
R7
32
R8
!i10b 1
R9
R39
R40
!i113 1
R12
R13
Euart_tx
Z41 w1494250048
R1
R2
R3
R4
Z42 8/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_tx.vhd
Z43 F/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_tx.vhd
l0
L14
VeofAR@Pb3e2``_nNOoDJb2
!s100 DmFIWaJ@:?kbFX55Mc9Ti2
R7
32
R8
!i10b 1
R9
Z44 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_tx.vhd|
Z45 !s107 /home/projeto_fpga/Dropbox/Tudo_do_projeto_FPGA/tb_fsm/uart_tx.vhd|
!i113 1
R12
R13
Afull
R35
R1
R2
R3
R26
l47
L31
VoMgS=UmHE59HCjDL?o>g32
!s100 fhM7IHB3MNzhE7gFiHESE2
R7
32
R8
!i10b 1
R9
R44
R45
!i113 1
R12
R13
