<!DOCTYPE html>
<html lang="es">
<head>
  <meta charset="utf-8" />
  <meta name="viewport" content="width=device-width,initial-scale=1" />
  <title>Sistemas Digitales — Francisco Chávez González</title>
  <link rel="stylesheet" href="assets/css/style.css">
  <style>
    /* ---------- Overrides / estilos locales ---------- */
    /* Ocultar la sidebar (si existe en el CSS global) */
    nav.sidebar { display: none !important; }

    /* Layout a pantalla completa */
    :root{
      --bg: #0f0f10;
      --panel: #141517;
      --muted: #bdbdbd;
      --accent: #0071C5;
      --radius: 12px;
      --max-width: 1200px;
    }
    html,body { height: 100%; margin: 0; background: var(--bg); color: #eee; font-family: 'Segoe UI', Roboto, system-ui, -apple-system, sans-serif; -webkit-font-smoothing:antialiased; }
    /* botón volver fijo */
    .back-fixed {
      position: fixed;
      top: 18px;
      left: 18px;
      z-index: 1200;
      display: inline-flex;
      align-items: center;
      gap: 0.5rem;
      text-decoration: none;
      color: var(--text, #fff);
      background: rgba(0,0,0,0.45);
      border: 1px solid rgba(255,255,255,0.04);
      padding: 0.45rem 0.7rem;
      border-radius: 10px;
      backdrop-filter: blur(4px);
    }
    .back-fixed svg { width:18px; height:18px; display:block; }

    main.full {
      min-height: 100vh;
      display: flex;
      align-items: flex-start;
      justify-content: center;
      padding: 48px 24px;
    }

    .container {
      width: 100%;
      max-width: var(--max-width);
      background: linear-gradient(180deg, rgba(255,255,255,0.02), rgba(0,0,0,0.04));
      border-radius: var(--radius);
      padding: 36px;
      box-shadow: 0 8px 30px rgba(0,0,0,0.6);
      box-sizing: border-box;
    }

    /* Títulos grandes, legibles */
    .eyebrow { color: var(--muted); font-size: 0.95rem; margin-bottom: 6px; }
    h1 {
      font-size: clamp(26px, 4.2vw, 44px);
      margin: 0 0 8px 0;
      line-height: 1.02;
      letter-spacing: -0.5px;
    }
    .meta { color: var(--muted); margin-bottom: 18px; font-size: 0.95rem; }

    /* Encabezado con imagen cover (opcional) */
    .cover {
      width: 100%;
      aspect-ratio: 16/6;
      overflow: hidden;
      margin-bottom: 20px;
      border-radius: 10px;
      background: linear-gradient(90deg, rgba(0,113,197,0.12), rgba(0,0,0,0.06));
      display:flex;
      align-items:center;
      justify-content:center;
    }
    .cover img { width:100%; height:100%; object-fit:cover; display:block; }

    /* Contenido */
    .content {
      font-size: clamp(16px, 1.6vw, 18px);
      line-height: 1.65;
      color: #e9e9e9;
    }
    .content h2 { font-size: clamp(20px, 2.6vw, 28px); margin-top: 28px; margin-bottom: 10px; }
    .content p { margin: 0 0 14px 0; color: #dcdcdc; }
    .content pre {
      background: #0b0b0b;
      padding: 14px;
      border-radius: 8px;
      overflow:auto;
      font-family: ui-monospace, SFMono-Regular, Menlo, Monaco, "Roboto Mono", "Courier New", monospace;
      font-size: 0.92rem;
      color: #cfeefb;
    }

    /* Figuras / imágenes insertables */
    figure {
      margin: 18px 0;
      border-radius: 10px;
      overflow: hidden;
      background: #0b0b0b;
      display:block;
    }
    figure img { width:100%; height:auto; display:block; object-fit:cover; }
    figcaption { font-size:0.9rem; color:var(--muted); padding:8px 10px; }

    /* Rejilla de dos columnas para imágenes o secciones técnicas */
    .two-col {
      display: grid;
      grid-template-columns: 1fr 1fr;
      gap: 18px;
      align-items:start;
    }
    @media (max-width:900px) { .two-col { grid-template-columns: 1fr; } }

    /* Bloques destacables */
    .note {
      border-left: 4px solid var(--accent);
      padding: 10px 14px;
      background: rgba(0,113,197,0.04);
      color:#dfeffd;
      margin: 12px 0;
      border-radius:6px;
    }

    /* Footer interno pequeño */
    .doc-footer { margin-top: 28px; color:var(--muted); font-size:0.9rem; }

    /* Ajustes de accesibilidad: texto claro en contraste */
    a { color: var(--accent); text-decoration: underline; text-underline-offset: 3px; }
  </style>
</head>
<body>
  <!-- Flecha volver (visible fija, sola) -->
  <a class="back-fixed" href="reports.html" aria-label="Volver a Reportes">
    <!-- simple icono flecha -->
    <svg viewBox="0 0 24 24" fill="none" aria-hidden="true">
      <path d="M15 18l-6-6 6-6" stroke="currentColor" stroke-width="2.2" stroke-linecap="round" stroke-linejoin="round"/>
    </svg>
    Volver
  </a>

  <main class="full" role="main">
    <div class="container" role="article" aria-labelledby="doc-title">
      <div class="eyebrow">Reporte técnico</div>
      <h1 id="doc-title"> Sistemas Digitales </h1>
      <div class="meta">Francisco Chávez — Ingeniería Electrónica · Última actualización: 29/12/2025</div>

      <!-- COVER: si quieres una portada grande, descomenta e inserta la imagen -->
      <!-- EJEMPLO: pegar aquí tu imagen de portada
      <div class="cover">
        <img src="assets/images/mi-portada.jpg" alt="Portada Sistemas Digitales">
      </div>
      -->
      <!-- Si no pegas portada, el siguiente <div class="cover"> vacío sirve como fondo decorativo -->
      <!--div class="cover" aria-hidden="true"></div-->

      <div class="content">
        <h2>Introducción Sistemas Digitales</h2>
        <p>Un sistema digital es un elemento diseñado para procesar señales de entrada que son interpretadas como discretas(0,1)
          y pueden dar un resultado tambien discreto(0,1). Los dispositivos digitales más básicos se llaman compuertas lógicas
          (And, Or, Not), puedes crear cualquier sistema. </p>
        <p>Circuitos Combinacionales: depende de la entrada.</p>
        <p>Circuitos Secuenciales: depende de salida anterior. </p>
      

        <h2>Lógica combinacional</h2>
        <p>Componentes habituales: puertas lógicas, sumadores, multiplexores, decodificadores y codificadores. Técnicas de simplificación: mapas de Karnaugh y álgebra booleana.</p>

        <!-- Placeholder para imagen: diagrama combinacional -->
        <!-- INSERTAR IMAGEN AQUI:
        <figure>
          <img src="assets/images/diagrama-combinacional.jpg" alt="Diagrama combinacional - ejemplo">
          <figcaption>Figura 1: Diagrama de ejemplo de lógica combinacional.</figcaption>
        </figure>
        -->

        <h2>Lógica secuencial y FSM</h2>
        <p>Flip-flops, registros, contadores y diseño de FSM (Moore y Mealy). Es clave separar la lógica combinacional de la secuencial y diseñar correctamente los resets y las condiciones de reloj para evitar glitches.</p>

        <!-- Dos columnas: diagrama + explicación -->
        <div class="two-col">
          <!-- Placeholder para imagen de FSM -->
          <!-- INSERTAR IMAGEN AQUI:
          <figure>
            <img src="assets/images/fsm-diagrama.jpg" alt="Diagrama FSM">
            <figcaption>Figura 2: Ejemplo de máquina de estados finita.</figcaption>
          </figure>
          -->
          <div>
            <p class="note"><strong>Nota:</strong> Para síntesis en FPGA, evita constructos no sintetizables; usa registros claramente definidos y evita dependencias de glitch en señales asíncronas.</p>
            <p>En proyectos reales, es práctico simular en ModelSim/Questa y realizar pruebas en placa con señales de prueba para validar temporizaciones.</p>
          </div>
        </div>

        <h2>Ejemplo en VHDL</h2>
        <pre>
-- contador simple en VHDL (ejemplo)
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity contador is
  Port ( clk : in STD_LOGIC;
         rst : in STD_LOGIC;
         q   : out STD_LOGIC_VECTOR (7 downto 0));
end contador;

architecture Behavioral of contador is
  signal cnt: unsigned(7 downto 0) := (others => '0');
begin
  process(clk)
  begin
    if rising_edge(clk) then
      if rst = '1' then
        cnt <= (others => '0');
      else
        cnt <= cnt + 1;
      end if;
    end if;
  end process;
  q <= std_logic_vector(cnt);
end Behavioral;
        </pre>

        <h2>Implementación y síntesis</h2>
        <p>Consejos para síntesis: constraints de reloj (SDC), mapear correctamente pines, y revisar warning de optimización. Probar en hardware es indispensable.</p>

        <!-- Placeholder para imagen de implementación en FPGA -->
        <!-- INSERTAR IMAGEN AQUI:
        <figure>
          <img src="assets/images/fpga-board.jpg" alt="Placa FPGA con proyecto">
          <figcaption>Figura 3: Implementación en placa FPGA (ejemplo).</figcaption>
        </figure>
        -->

        <div class="doc-footer">
          <p>Referencias: documentación de fabricantes (Intel/Altera, Xilinx), libros de sistemas digitales y notas de laboratorio.</p>
        </div>
      </div>
    </div>
  </main>

  <footer aria-hidden="true" style="text-align:center; padding:18px 0; color:#9b9b9b; font-size:0.9rem;">
    &copy; 
  </footer>
</body>
</html>
