<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:42.2042</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7038948</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.01.07</openDate><openNumber>10-2025-0003948</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.11.22</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/23</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세한 크기의 트랜지스터를 포함하는 반도체 장치를 제공한다. 제 2 도전층은 제 1 도전층의 상면에 접하는 영역을 가지고, 제 2 도전층은 제 1 도전층과 중첩되는 제 1 개구를 포함하고, 제 3 도전층은 제 2 도전층 위에 제공되고, 제 3 도전층은 제 1 개구와 중첩되는 제 2 개구를 포함하고, 제 1 절연층은 제 2 도전층이 포함하는 제 1 개구에서의 측벽과 접하고, 반도체층은 제 1 도전층의 상면, 제 1 절연층의 측면, 및 제 3 도전층의 상면과 접하고, 제 2 절연층은 반도체층 위에 제공되고, 제 4 도전층은 제 2 절연층 위에 제공되고, 제 1 절연층은 제 1 개구에서의 측벽과 반도체층에 끼워지는 영역을 가지고, 반도체층은 제 1 개구에서의 측벽과 제 4 도전층에 끼워지는 영역을 가지는 반도체 장치이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.11.02</internationOpenDate><internationOpenNumber>WO2023209493</internationOpenNumber><internationalApplicationDate>2023.04.17</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/053893</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,반도체층과, 제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 제 4 도전층과, 제 1 절연층과, 제 2 절연층을 포함하고,상기 제 2 도전층은 상기 제 1 도전층의 상면에 접하는 영역을 가지고,상기 제 2 도전층은 상기 제 1 도전층과 중첩되는 제 1 개구를 포함하고,상기 제 3 도전층은 상기 제 2 도전층 위에 제공되고,상기 제 3 도전층은 상기 제 1 개구와 중첩되는 제 2 개구를 포함하고,상기 제 1 절연층은 상기 제 2 도전층이 포함하는 상기 제 1 개구에서의 측벽과 접하고,상기 반도체층은 상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 및 상기 제 3 도전층의 상면과 접하고,상기 제 2 절연층은 상기 반도체층 위에 제공되고,상기 제 4 도전층은 상기 제 2 절연층 위에 제공되고,상기 제 1 절연층은 상기 제 1 개구에서의 상기 측벽과 상기 반도체층에 끼워지는 영역을 가지고,상기 반도체층은 상기 제 1 개구에서의 상기 측벽과 상기 제 4 도전층에 끼워지는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 절연층은 상기 제 3 도전층이 포함하는 상기 제 2 개구에서의 측벽에 접하는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 1 도전층은 트랜지스터의 소스 및 드레인 중 한쪽으로서 기능하고,상기 제 3 도전층은 상기 트랜지스터의 소스 및 드레인 중 다른 쪽으로서 기능하고,상기 제 4 도전층은 상기 트랜지스터의 제 1 게이트로서 기능하고,상기 제 2 도전층은 상기 제 1 도전층에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,반도체층과, 제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 제 4 도전층과, 제 1 절연층과, 제 2 절연층과, 제 3 절연층을 포함하고,상기 제 2 도전층은 상기 제 1 도전층의 상면에 접하는 영역을 가지고,상기 제 2 도전층은 상기 제 1 도전층과 중첩되는 제 1 개구를 포함하고,상기 제 1 절연층은 상기 제 2 도전층 위에 제공되고,상기 제 1 절연층은 상기 제 1 개구와 중첩되는 제 2 개구를 포함하고,상기 제 3 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 3 도전층은 상기 제 1 개구와 중첩되는 제 3 개구를 포함하고,상기 제 2 절연층은 상기 제 2 도전층이 포함하는 상기 제 1 개구에서의 측벽 및 상기 제 1 절연층이 포함하는 상기 제 2 개구에서의 측벽과 접하고,상기 반도체층은 상기 제 1 도전층의 상면, 상기 제 2 절연층의 측면, 및 상기 제 3 도전층의 상면과 접하고,상기 제 3 절연층은 상기 반도체층 위에 제공되고,상기 제 4 도전층은 상기 제 3 절연층 위에 제공되고,상기 제 2 절연층은 상기 제 1 개구에서의 상기 측벽과 상기 반도체층에 끼워지는 영역을 가지고,상기 반도체층은 상기 제 1 개구에서의 상기 측벽과 상기 제 4 도전층에 끼워지는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 2 절연층은 상기 제 3 도전층이 포함하는 상기 제 3 개구에서의 측벽에 접하는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 4 항에 있어서,상기 제 1 절연층은 제 1 층과, 상기 제 1 층 위의 제 2 층의 적층 구조를 가지고,상기 제 1 층 및 상기 제 2 층 중 한쪽은 다른 쪽보다 막 밀도가 높은 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 4 항에 있어서,상기 제 2 절연층은 제 3 층과 제 4 층의 적층 구조를 가지고,상기 제 3 층은 상기 제 4 층보다 막 밀도가 높은 영역을 가지고,상기 제 3 층은 상기 제 1 개구에서의 상기 측벽 및 상기 제 2 개구에서의 상기 측벽과 접하고,상기 제 4 층은 상기 반도체층과 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 4 항에 있어서,상기 제 2 절연층은 제 3 층과 제 4 층의 적층 구조를 가지고,상기 제 3 층은 상기 제 4 층보다 막 밀도가 높은 영역을 가지고,상기 제 3 층은 상기 제 1 개구에서의 상기 측벽, 상기 제 2 개구에서의 상기 측벽, 및 상기 제 3 도전층이 포함하는 상기 제 3 개구에서의 측벽과 접하고,상기 제 4 층은 상기 반도체층과 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치의 제작 방법으로서,제 1 도전막을 형성하고,상기 제 1 도전막의 일부를 제거함으로써 제 1 도전층을 형성하고,상기 제 1 도전층의 상면에 접하도록 제 2 도전막을 형성하고,상기 제 2 도전막의 일부를 제거함으로써 제 2 도전층을 형성하고,상기 제 2 도전층 위에 제 1 절연막을 형성하고,상기 제 1 절연막 위에 제 3 도전막을 형성하고,상기 제 3 도전막 위에 포토리소그래피를 사용하여 레지스트 마스크를 형성하고,상기 제 3 도전막에서 상기 레지스트 마스크와 중첩되지 않는 영역을 식각으로 제거하여 제 1 개구를 제공하고,상기 제 1 절연막에서 상기 레지스트 마스크와 중첩되지 않는 영역을 식각으로 제거하여 제 2 개구를 제공하고,상기 제 2 도전층에서 상기 레지스트 마스크와 중첩되지 않는 영역을 식각으로 제거하여 제 3 개구를 제공함으로써 상기 제 1 도전층의 상면을 노출시키고,상기 제 3 도전막의 상면과, 노출시킨 상기 제 1 도전층의 상면과, 상기 제 3 도전막에 제공된 상기 제 1 개구에서의 측벽과, 상기 제 1 절연막에 제공된 상기 제 2 개구에서의 측벽과, 상기 제 2 도전층에 제공된 상기 제 3 개구에서의 측벽을 덮도록 제 2 절연막을 형성하고,이방성 식각으로 상기 제 2 절연막을 가공하여 상기 제 3 개구에서의 상기 측벽을 덮는 측벽 절연층을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 측벽 절연층은 상기 제 2 개구에서의 상기 측벽을 덮는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>11. 제 9 항에 있어서,상기 측벽 절연층은 상기 제 2 개구에서의 상기 측벽과 상기 제 1 개구에서의 상기 측벽을 덮는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>12. 반도체 장치로서,반도체층과, 제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 제 1 절연층과, 제 2 절연층과, 제 3 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층의 상면에 접하는 영역을 가지고,상기 제 1 절연층은 상기 제 1 도전층과 중첩되는 제 1 개구를 포함하고,상기 제 2 도전층은 상기 제 1 절연층의 상면에 접하는 영역을 가지고,상기 제 2 도전층은 상기 제 1 도전층과 중첩되는 제 2 개구를 포함하고,상기 제 1 개구와 상기 제 2 개구는 서로 중첩되고,상기 제 2 절연층은 상기 제 1 절연층이 포함하는 상기 제 1 개구에서의 측벽 및 상기 제 2 도전층이 포함하는 상기 제 2 개구에서의 측벽과 접하고,상기 반도체층은 상기 제 1 도전층의 상면, 상기 제 2 절연층의 측면, 및 상기 제 2 도전층의 상면과 접하고,상기 제 3 절연층은 상기 반도체층 위에 제공되고,상기 제 3 도전층은 상기 제 3 절연층 위에 제공되고,상기 제 2 절연층은 상기 제 2 개구에서의 상기 측벽과 상기 반도체층에 끼워지는 영역을 가지고,상기 반도체층은 상기 제 2 개구에서의 상기 측벽과 상기 제 3 도전층에 끼워지는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제 2 도전층의 상면은 상기 반도체층과 접하는 제 1 영역을 가지고,상기 제 2 도전층에서 상기 제 1 영역과 중첩되는 영역의 두께는, 상기 제 1 절연층에서 상기 제 1 영역과 중첩되는 영역의 두께의 0.5배 이상 5배 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제 12 항에 있어서,상기 제 1 절연층은 제 1 층과, 상기 제 1 층 위의 제 2 층의 적층 구조를 가지고,상기 제 1 층은 상기 제 2 층보다 막 밀도가 높은 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 12 항에 있어서,상기 제 2 절연층은 제 3 층과, 상기 제 3 층 위의 제 4 층의 적층 구조를 가지고,상기 제 3 층은 상기 제 4 층보다 막 밀도가 높은 영역을 가지고,상기 제 3 층은 상기 제 1 개구에서의 상기 측벽 및 상기 제 2 개구에서의 상기 측벽과 접하고,상기 제 4 층은 상기 반도체층과 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 반도체 장치의 제작 방법으로서,제 1 도전막을 형성하고,상기 제 1 도전막의 일부를 제거함으로써 제 1 도전층을 형성하고,상기 제 1 도전층의 상면에 접하도록 제 1 절연막을 형성하고,상기 제 1 절연막의 상면에 접하도록 제 2 도전막을 형성하고,상기 제 2 도전막의 일부를 제거함으로써 제 2 도전층을 형성하고,상기 제 2 도전층 위에 포토리소그래피를 사용하여 레지스트 마스크를 형성하고,상기 제 2 도전층에서 상기 레지스트 마스크와 중첩되지 않는 영역을 식각으로 제거하여 제 1 개구를 제공하고,상기 제 1 절연막에서 상기 레지스트 마스크와 중첩되지 않는 영역을 식각으로 제거하여 제 2 개구를 제공함으로써 상기 제 1 도전층의 상면을 노출시키고,상기 제 2 도전층의 상면과, 노출시킨 상기 제 1 도전층의 상면과, 상기 제 2 도전층에 제공된 상기 제 1 개구에서의 측벽과, 상기 제 1 절연막에 제공된 상기 제 2 개구에서의 측벽을 덮도록 제 2 절연막을 형성하고,이방성 식각으로 상기 제 2 절연막을 가공하여 상기 제 1 개구에서의 상기 측벽을 덮는 측벽 절연층을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>JINTYOU, Masami</engName><name>진초 마사미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SHIMA, Yukinori</engName><name>시마 유키노리</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KOEZUKA, Junichi</engName><name>코에주카 준이치</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>IGUCHI, Takahiro</engName><name>이구치 타카히로</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.04.29</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-075585</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.05.19</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-082447</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.06.28</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-103594</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.11.22</receiptDate><receiptNumber>1-1-2024-1289945-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.12.03</receiptDate><receiptNumber>1-5-2024-0197027-11</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247038948.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2b4840edc8011603429fef83441bd7756a4873da095eafcb2fc4deced271379d52c8de5e9020a09e48393b99767f95d4c0679d70d137814</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf29af1ed9ae3e78d6d1824514ebc1f82c102ba47598aad5b80110d554ed8d11df77c4d29cefe1270036a0beaa6b9fb50eef8d45160dc0e69c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>