EN es_rd_lf NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/V2ES_RWC.vhd" sub00/vhpl06 1326747922
PH config NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/ADC+/Src/USER_AP_ADC.vhd" sub00/vhpl26 1326747942
AR he_dac rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/HE_DAC.vhd" sub00/vhpl25 1326747941
EN led_cntr NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/ADC+/Src/led.vhd" sub00/vhpl02 1326747918
EN he_adc NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/HE_ADC.vhd" sub00/vhpl22 1326747938
EN es_wr_hf NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/V2ES_RWC.vhd" sub00/vhpl12 1326747928
AR he_wr_6f rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/Common/HE_WR_6F.vhd" sub00/vhpl17 1326747933
AR led_cntr rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/ADC+/Src/led.vhd" sub00/vhpl03 1326747919
AR he_rd_6f rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/Common/V2_RD_6F.vhd" sub00/vhpl15 1326747931
EN es_wr_lf NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/V2ES_RWC.vhd" sub00/vhpl10 1326747926
EN he_sclk NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/HE_SCLK.vhd" sub00/vhpl20 1326747936
EN top NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/TOP.vhd" sub00/vhpl29 1326747945
AR top rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/TOP.vhd" sub00/vhpl30 1326747946
AR es_wr_lf rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/V2ES_RWC.vhd" sub00/vhpl11 1326747927
EN user_ap NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/ADC+/Src/USER_AP_ADC.vhd" sub00/vhpl27 1326747943
EN he_dac NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/HE_DAC.vhd" sub00/vhpl24 1326747940
AR he_sclk rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/HE_SCLK.vhd" sub00/vhpl21 1326747937
EN he_user NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/HE_USER.vhd" sub00/vhpl18 1326747934
AR es_rd_lf rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/V2ES_RWC.vhd" sub00/vhpl07 1326747923
EN he_rd_6f NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/Common/V2_RD_6F.vhd" sub00/vhpl14 1326747930
AR es_wr_hf rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/V2ES_RWC.vhd" sub00/vhpl13 1326747929
AR he_rwclk rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/HE_RWCLK.vhd" sub00/vhpl05 1326747921
AR he_user rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/HE_USER.vhd" sub00/vhpl19 1326747935
AR user_ap adc "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/ADC+/Src/USER_AP_ADC.vhd" sub00/vhpl28 1326747944
EN rawfifo255x14 NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/ADC+/ISE/rawfifo255x14.vhd" sub00/vhpl00 1326747916
AR rawfifo255x14 rawfifo255x14_a "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/ADC+/ISE/rawfifo255x14.vhd" sub00/vhpl01 1326747917
AR es_rd_hf rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/V2ES_RWC.vhd" sub00/vhpl09 1326747925
AR he_adc rtl "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/HE_ADC.vhd" sub00/vhpl23 1326747939
EN he_rwclk NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/HE_RWCLK.vhd" sub00/vhpl04 1326747920
EN he_wr_6f NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/Common/HE_WR_6F.vhd" sub00/vhpl16 1326747932
EN es_rd_hf NULL "C:/Proyecto Cyclos_Cuba/FPGA/New_Cyclop/IO4/common/V2ES_RWC.vhd" sub00/vhpl08 1326747924
