{
  "module_name": "hive_isp_css_defs.h",
  "hash_id": "f7f93931b8fd9d62dff1bbe8a1eb5c5f327dd87f80dc2c49bc2ddfb4370ed7ee",
  "original_prompt": "Ingested from linux-6.6.14/drivers/staging/media/atomisp/pci/hive_isp_css_defs.h",
  "human_readable_source": " \n \n\n#ifndef _hive_isp_css_defs_h__\n#define _hive_isp_css_defs_h__\n\n#define HIVE_ISP_CTRL_DATA_WIDTH     32\n#define HIVE_ISP_CTRL_ADDRESS_WIDTH  32\n#define HIVE_ISP_CTRL_MAX_BURST_SIZE  1\n#define HIVE_ISP_DDR_ADDRESS_WIDTH   36\n\n#define HIVE_ISP_HOST_MAX_BURST_SIZE  8  \n#define HIVE_ISP_NUM_GPIO_PINS       12\n\n \n#define HIVE_ISP_DDR_DMA_SPECS {{32,  8}, {16, 16}, {18, 14}, {25, 10}, {21, 12}}\n#define HIVE_ISP_DDR_WORD_BITS 256\n#define HIVE_ISP_DDR_WORD_BYTES  (HIVE_ISP_DDR_WORD_BITS / 8)\n#define HIVE_ISP_DDR_BYTES       (512 * 1024 * 1024)  \n#define HIVE_ISP_DDR_BYTES_RTL   (127 * 1024 * 1024)  \n#define HIVE_ISP_DDR_SMALL_BYTES (128 * 256 / 8)\n#define HIVE_ISP_PAGE_SHIFT    12\n#define HIVE_ISP_PAGE_SIZE     BIT(HIVE_ISP_PAGE_SHIFT)\n\n#define CSS_DDR_WORD_BITS        HIVE_ISP_DDR_WORD_BITS\n#define CSS_DDR_WORD_BYTES       HIVE_ISP_DDR_WORD_BYTES\n\n \n \n#define HIVE_ISP_DDR_BASE_OFFSET 0x120000000  \n\n#define HIVE_DMA_ISP_BUS_CONN 0\n#define HIVE_DMA_ISP_DDR_CONN 1\n#define HIVE_DMA_BUS_DDR_CONN 2\n#define HIVE_DMA_ISP_MASTER master_port0\n#define HIVE_DMA_BUS_MASTER master_port1\n#define HIVE_DMA_DDR_MASTER master_port2\n\n#define HIVE_DMA_NUM_CHANNELS       32  \n#define HIVE_DMA_CMD_FIFO_DEPTH     24  \n\n#define HIVE_IF_PIXEL_WIDTH 12\n\n#define HIVE_MMU_TLB_SETS           8\n#define HIVE_MMU_TLB_SET_BLOCKS     8\n#define HIVE_MMU_TLB_BLOCK_ELEMENTS 8\n#define HIVE_MMU_PAGE_TABLE_LEVELS  2\n#define HIVE_MMU_PAGE_BYTES         HIVE_ISP_PAGE_SIZE\n\n#define HIVE_ISP_CH_ID_BITS    2\n#define HIVE_ISP_FMT_TYPE_BITS 5\n#define HIVE_ISP_ISEL_SEL_BITS 2\n\n#define HIVE_GP_REGS_SDRAM_WAKEUP_IDX                           0\n#define HIVE_GP_REGS_IDLE_IDX                                   1\n#define HIVE_GP_REGS_IRQ_0_IDX                                  2\n#define HIVE_GP_REGS_IRQ_1_IDX                                  3\n#define HIVE_GP_REGS_SP_STREAM_STAT_IDX                         4\n#define HIVE_GP_REGS_SP_STREAM_STAT_B_IDX                       5\n#define HIVE_GP_REGS_ISP_STREAM_STAT_IDX                        6\n#define HIVE_GP_REGS_MOD_STREAM_STAT_IDX                        7\n#define HIVE_GP_REGS_SP_STREAM_STAT_IRQ_COND_IDX                8\n#define HIVE_GP_REGS_SP_STREAM_STAT_B_IRQ_COND_IDX              9\n#define HIVE_GP_REGS_ISP_STREAM_STAT_IRQ_COND_IDX              10\n#define HIVE_GP_REGS_MOD_STREAM_STAT_IRQ_COND_IDX              11\n#define HIVE_GP_REGS_SP_STREAM_STAT_IRQ_ENABLE_IDX             12\n#define HIVE_GP_REGS_SP_STREAM_STAT_B_IRQ_ENABLE_IDX           13\n#define HIVE_GP_REGS_ISP_STREAM_STAT_IRQ_ENABLE_IDX            14\n#define HIVE_GP_REGS_MOD_STREAM_STAT_IRQ_ENABLE_IDX            15\n#define HIVE_GP_REGS_SWITCH_PRIM_IF_IDX                        16\n#define HIVE_GP_REGS_SWITCH_GDC1_IDX                           17\n#define HIVE_GP_REGS_SWITCH_GDC2_IDX                           18\n#define HIVE_GP_REGS_SRST_IDX                                  19\n#define HIVE_GP_REGS_SLV_REG_SRST_IDX                          20\n\n \n#define HIVE_GP_REGS_SRST_ISYS_CBUS                             0\n#define HIVE_GP_REGS_SRST_ISEL_CBUS                             1\n#define HIVE_GP_REGS_SRST_IFMT_CBUS                             2\n#define HIVE_GP_REGS_SRST_GPDEV_CBUS                            3\n#define HIVE_GP_REGS_SRST_GPIO                                  4\n#define HIVE_GP_REGS_SRST_TC                                    5\n#define HIVE_GP_REGS_SRST_GPTIMER                               6\n#define HIVE_GP_REGS_SRST_FACELLFIFOS                           7\n#define HIVE_GP_REGS_SRST_D_OSYS                                8\n#define HIVE_GP_REGS_SRST_IFT_SEC_PIPE                          9\n#define HIVE_GP_REGS_SRST_GDC1                                 10\n#define HIVE_GP_REGS_SRST_GDC2                                 11\n#define HIVE_GP_REGS_SRST_VEC_BUS                              12\n#define HIVE_GP_REGS_SRST_ISP                                  13\n#define HIVE_GP_REGS_SRST_SLV_GRP_BUS                          14\n#define HIVE_GP_REGS_SRST_DMA                                  15\n#define HIVE_GP_REGS_SRST_SF_ISP_SP                            16\n#define HIVE_GP_REGS_SRST_SF_PIF_CELLS                         17\n#define HIVE_GP_REGS_SRST_SF_SIF_SP                            18\n#define HIVE_GP_REGS_SRST_SF_MC_SP                             19\n#define HIVE_GP_REGS_SRST_SF_ISYS_SP                           20\n#define HIVE_GP_REGS_SRST_SF_DMA_CELLS                         21\n#define HIVE_GP_REGS_SRST_SF_GDC1_CELLS                        22\n#define HIVE_GP_REGS_SRST_SF_GDC2_CELLS                        23\n#define HIVE_GP_REGS_SRST_SP                                   24\n#define HIVE_GP_REGS_SRST_OCP2CIO                              25\n#define HIVE_GP_REGS_SRST_NBUS                                 26\n#define HIVE_GP_REGS_SRST_HOST12BUS                            27\n#define HIVE_GP_REGS_SRST_WBUS                                 28\n#define HIVE_GP_REGS_SRST_IC_OSYS                              29\n#define HIVE_GP_REGS_SRST_WBUS_IC                              30\n\n \n#define HIVE_GP_REGS_SLV_REG_SRST_DMA                           0\n#define HIVE_GP_REGS_SLV_REG_SRST_GDC1                          1\n#define HIVE_GP_REGS_SLV_REG_SRST_GDC2                          2\n\n \n#define HIVE_GP_DEV_IRQ_GPIO_PIN_0_BIT_ID                       0\n#define HIVE_GP_DEV_IRQ_GPIO_PIN_1_BIT_ID                       1\n#define HIVE_GP_DEV_IRQ_GPIO_PIN_2_BIT_ID                       2\n#define HIVE_GP_DEV_IRQ_GPIO_PIN_3_BIT_ID                       3\n#define HIVE_GP_DEV_IRQ_GPIO_PIN_4_BIT_ID                       4\n#define HIVE_GP_DEV_IRQ_GPIO_PIN_5_BIT_ID                       5\n#define HIVE_GP_DEV_IRQ_GPIO_PIN_6_BIT_ID                       6\n#define HIVE_GP_DEV_IRQ_GPIO_PIN_7_BIT_ID                       7\n#define HIVE_GP_DEV_IRQ_GPIO_PIN_8_BIT_ID                       8\n#define HIVE_GP_DEV_IRQ_GPIO_PIN_9_BIT_ID                       9\n#define HIVE_GP_DEV_IRQ_GPIO_PIN_10_BIT_ID                     10\n#define HIVE_GP_DEV_IRQ_GPIO_PIN_11_BIT_ID                     11\n#define HIVE_GP_DEV_IRQ_SP_BIT_ID                              12\n#define HIVE_GP_DEV_IRQ_ISP_BIT_ID                             13\n#define HIVE_GP_DEV_IRQ_ISYS_BIT_ID                            14\n#define HIVE_GP_DEV_IRQ_ISEL_BIT_ID                            15\n#define HIVE_GP_DEV_IRQ_IFMT_BIT_ID                            16\n#define HIVE_GP_DEV_IRQ_SP_STREAM_MON_BIT_ID                   17\n#define HIVE_GP_DEV_IRQ_ISP_STREAM_MON_BIT_ID                  18\n#define HIVE_GP_DEV_IRQ_MOD_STREAM_MON_BIT_ID                  19\n#define HIVE_GP_DEV_IRQ_ISP_PMEM_ERROR_BIT_ID                  20\n#define HIVE_GP_DEV_IRQ_ISP_BAMEM_ERROR_BIT_ID                 21\n#define HIVE_GP_DEV_IRQ_ISP_DMEM_ERROR_BIT_ID                  22\n#define HIVE_GP_DEV_IRQ_SP_ICACHE_MEM_ERROR_BIT_ID             23\n#define HIVE_GP_DEV_IRQ_SP_DMEM_ERROR_BIT_ID                   24\n#define HIVE_GP_DEV_IRQ_MMU_CACHE_MEM_ERROR_BIT_ID             25\n#define HIVE_GP_DEV_IRQ_GP_TIMER_0_BIT_ID                      26\n#define HIVE_GP_DEV_IRQ_GP_TIMER_1_BIT_ID                      27\n#define HIVE_GP_DEV_IRQ_SW_PIN_0_BIT_ID                        28\n#define HIVE_GP_DEV_IRQ_SW_PIN_1_BIT_ID                        29\n#define HIVE_GP_DEV_IRQ_DMA_BIT_ID                             30\n#define HIVE_GP_DEV_IRQ_SP_STREAM_MON_B_BIT_ID                 31\n\n#define HIVE_GP_REGS_NUM_SW_IRQ_REGS                            2\n\n \n#define HIVE_GP_DEV_TC_GPIO_PIN_0_BIT_ID                       0\n#define HIVE_GP_DEV_TC_GPIO_PIN_1_BIT_ID                       1\n#define HIVE_GP_DEV_TC_GPIO_PIN_2_BIT_ID                       2\n#define HIVE_GP_DEV_TC_GPIO_PIN_3_BIT_ID                       3\n#define HIVE_GP_DEV_TC_GPIO_PIN_4_BIT_ID                       4\n#define HIVE_GP_DEV_TC_GPIO_PIN_5_BIT_ID                       5\n#define HIVE_GP_DEV_TC_GPIO_PIN_6_BIT_ID                       6\n#define HIVE_GP_DEV_TC_GPIO_PIN_7_BIT_ID                       7\n#define HIVE_GP_DEV_TC_GPIO_PIN_8_BIT_ID                       8\n#define HIVE_GP_DEV_TC_GPIO_PIN_9_BIT_ID                       9\n#define HIVE_GP_DEV_TC_GPIO_PIN_10_BIT_ID                     10\n#define HIVE_GP_DEV_TC_GPIO_PIN_11_BIT_ID                     11\n#define HIVE_GP_DEV_TC_SP_BIT_ID                              12\n#define HIVE_GP_DEV_TC_ISP_BIT_ID                             13\n#define HIVE_GP_DEV_TC_ISYS_BIT_ID                            14\n#define HIVE_GP_DEV_TC_ISEL_BIT_ID                            15\n#define HIVE_GP_DEV_TC_IFMT_BIT_ID                            16\n#define HIVE_GP_DEV_TC_GP_TIMER_0_BIT_ID                      17\n#define HIVE_GP_DEV_TC_GP_TIMER_1_BIT_ID                      18\n#define HIVE_GP_DEV_TC_MIPI_SOL_BIT_ID                        19\n#define HIVE_GP_DEV_TC_MIPI_EOL_BIT_ID                        20\n#define HIVE_GP_DEV_TC_MIPI_SOF_BIT_ID                        21\n#define HIVE_GP_DEV_TC_MIPI_EOF_BIT_ID                        22\n#define HIVE_GP_DEV_TC_INPSYS_SM                              23\n\n \n#define HIVE_GP_TIMER_0                                         0\n#define HIVE_GP_TIMER_1                                         1\n#define HIVE_GP_TIMER_2                                         2\n#define HIVE_GP_TIMER_3                                         3\n#define HIVE_GP_TIMER_4                                         4\n#define HIVE_GP_TIMER_5                                         5\n#define HIVE_GP_TIMER_6                                         6\n#define HIVE_GP_TIMER_7                                         7\n#define HIVE_GP_TIMER_NUM_COUNTERS                              8\n\n#define HIVE_GP_TIMER_IRQ_0                                     0\n#define HIVE_GP_TIMER_IRQ_1                                     1\n#define HIVE_GP_TIMER_NUM_IRQS                                  2\n\n#define HIVE_GP_TIMER_GPIO_0_BIT_ID                             0\n#define HIVE_GP_TIMER_GPIO_1_BIT_ID                             1\n#define HIVE_GP_TIMER_GPIO_2_BIT_ID                             2\n#define HIVE_GP_TIMER_GPIO_3_BIT_ID                             3\n#define HIVE_GP_TIMER_GPIO_4_BIT_ID                             4\n#define HIVE_GP_TIMER_GPIO_5_BIT_ID                             5\n#define HIVE_GP_TIMER_GPIO_6_BIT_ID                             6\n#define HIVE_GP_TIMER_GPIO_7_BIT_ID                             7\n#define HIVE_GP_TIMER_GPIO_8_BIT_ID                             8\n#define HIVE_GP_TIMER_GPIO_9_BIT_ID                             9\n#define HIVE_GP_TIMER_GPIO_10_BIT_ID                           10\n#define HIVE_GP_TIMER_GPIO_11_BIT_ID                           11\n#define HIVE_GP_TIMER_INP_SYS_IRQ                              12\n#define HIVE_GP_TIMER_ISEL_IRQ                                 13\n#define HIVE_GP_TIMER_IFMT_IRQ                                 14\n#define HIVE_GP_TIMER_SP_STRMON_IRQ                            15\n#define HIVE_GP_TIMER_SP_B_STRMON_IRQ                          16\n#define HIVE_GP_TIMER_ISP_STRMON_IRQ                           17\n#define HIVE_GP_TIMER_MOD_STRMON_IRQ                           18\n#define HIVE_GP_TIMER_ISP_BAMEM_ERROR_IRQ                      20\n#define HIVE_GP_TIMER_ISP_DMEM_ERROR_IRQ                       21\n#define HIVE_GP_TIMER_SP_ICACHE_MEM_ERROR_IRQ                  22\n#define HIVE_GP_TIMER_SP_DMEM_ERROR_IRQ                        23\n#define HIVE_GP_TIMER_SP_OUT_RUN_DP                            24\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I0_I0         25\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I0_I1         26\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I0_I2         27\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I0_I3         28\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I0_I4         29\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I0_I5         30\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I0_I6         31\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I0_I7         32\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I0_I8         33\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I0_I9         34\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I0_I10        35\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I1_I0         36\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I2_I0         37\n#define HIVE_GP_TIMER_SP_WIRE_DEBUG_LM_MSINK_RUN_I3_I0         38\n#define HIVE_GP_TIMER_ISP_OUT_RUN_DP                           39\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I0_I0        40\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I0_I1        41\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I1_I0        42\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I2_I0        43\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I2_I1        44\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I2_I2        45\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I2_I3        46\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I2_I4        47\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I2_I5        48\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I2_I6        49\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I3_I0        50\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I4_I0        51\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I5_I0        52\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I6_I0        53\n#define HIVE_GP_TIMER_ISP_WIRE_DEBUG_LM_MSINK_RUN_I7_I0        54\n#define HIVE_GP_TIMER_MIPI_SOL_BIT_ID                          55\n#define HIVE_GP_TIMER_MIPI_EOL_BIT_ID                          56\n#define HIVE_GP_TIMER_MIPI_SOF_BIT_ID                          57\n#define HIVE_GP_TIMER_MIPI_EOF_BIT_ID                          58\n#define HIVE_GP_TIMER_INPSYS_SM                                59\n\n \n \n#define SP_STR_MON_PORT_SP2SIF            0\n#define SP_STR_MON_PORT_SIF2SP            1\n#define SP_STR_MON_PORT_SP2MC             2\n#define SP_STR_MON_PORT_MC2SP             3\n#define SP_STR_MON_PORT_SP2DMA            4\n#define SP_STR_MON_PORT_DMA2SP            5\n#define SP_STR_MON_PORT_SP2ISP            6\n#define SP_STR_MON_PORT_ISP2SP            7\n#define SP_STR_MON_PORT_SP2GPD            8\n#define SP_STR_MON_PORT_FA2SP             9\n#define SP_STR_MON_PORT_SP2ISYS          10\n#define SP_STR_MON_PORT_ISYS2SP          11\n#define SP_STR_MON_PORT_SP2PIFA          12\n#define SP_STR_MON_PORT_PIFA2SP          13\n#define SP_STR_MON_PORT_SP2PIFB          14\n#define SP_STR_MON_PORT_PIFB2SP          15\n\n#define SP_STR_MON_PORT_B_SP2GDC1         0\n#define SP_STR_MON_PORT_B_GDC12SP         1\n#define SP_STR_MON_PORT_B_SP2GDC2         2\n#define SP_STR_MON_PORT_B_GDC22SP         3\n\n \n#define SP_STR_MON_PORT_SND_SIF           SP_STR_MON_PORT_SP2SIF\n#define SP_STR_MON_PORT_RCV_SIF           SP_STR_MON_PORT_SIF2SP\n#define SP_STR_MON_PORT_SND_MC            SP_STR_MON_PORT_SP2MC\n#define SP_STR_MON_PORT_RCV_MC            SP_STR_MON_PORT_MC2SP\n#define SP_STR_MON_PORT_SND_DMA           SP_STR_MON_PORT_SP2DMA\n#define SP_STR_MON_PORT_RCV_DMA           SP_STR_MON_PORT_DMA2SP\n#define SP_STR_MON_PORT_SND_ISP           SP_STR_MON_PORT_SP2ISP\n#define SP_STR_MON_PORT_RCV_ISP           SP_STR_MON_PORT_ISP2SP\n#define SP_STR_MON_PORT_SND_GPD           SP_STR_MON_PORT_SP2GPD\n#define SP_STR_MON_PORT_RCV_GPD           SP_STR_MON_PORT_FA2SP\n \n#define SP_STR_MON_PORT_SND_PIF           SP_STR_MON_PORT_SP2PIFA\n#define SP_STR_MON_PORT_RCV_PIF           SP_STR_MON_PORT_PIFA2SP\n#define SP_STR_MON_PORT_SND_PIFB          SP_STR_MON_PORT_SP2PIFB\n#define SP_STR_MON_PORT_RCV_PIFB          SP_STR_MON_PORT_PIFB2SP\n\n#define SP_STR_MON_PORT_SND_PIF_A         SP_STR_MON_PORT_SP2PIFA\n#define SP_STR_MON_PORT_RCV_PIF_A         SP_STR_MON_PORT_PIFA2SP\n#define SP_STR_MON_PORT_SND_PIF_B         SP_STR_MON_PORT_SP2PIFB\n#define SP_STR_MON_PORT_RCV_PIF_B         SP_STR_MON_PORT_PIFB2SP\n\n \n#define ISP_STR_MON_PORT_ISP2PIFA         0\n#define ISP_STR_MON_PORT_PIFA2ISP         1\n#define ISP_STR_MON_PORT_ISP2PIFB         2\n#define ISP_STR_MON_PORT_PIFB2ISP         3\n#define ISP_STR_MON_PORT_ISP2DMA          4\n#define ISP_STR_MON_PORT_DMA2ISP          5\n#define ISP_STR_MON_PORT_ISP2GDC1         6\n#define ISP_STR_MON_PORT_GDC12ISP         7\n#define ISP_STR_MON_PORT_ISP2GDC2         8\n#define ISP_STR_MON_PORT_GDC22ISP         9\n#define ISP_STR_MON_PORT_ISP2GPD         10\n#define ISP_STR_MON_PORT_FA2ISP          11\n#define ISP_STR_MON_PORT_ISP2SP          12\n#define ISP_STR_MON_PORT_SP2ISP          13\n\n \n#define ISP_STR_MON_PORT_SND_PIF_A       ISP_STR_MON_PORT_ISP2PIFA\n#define ISP_STR_MON_PORT_RCV_PIF_A       ISP_STR_MON_PORT_PIFA2ISP\n#define ISP_STR_MON_PORT_SND_PIF_B       ISP_STR_MON_PORT_ISP2PIFB\n#define ISP_STR_MON_PORT_RCV_PIF_B       ISP_STR_MON_PORT_PIFB2ISP\n#define ISP_STR_MON_PORT_SND_DMA         ISP_STR_MON_PORT_ISP2DMA\n#define ISP_STR_MON_PORT_RCV_DMA         ISP_STR_MON_PORT_DMA2ISP\n#define ISP_STR_MON_PORT_SND_GDC         ISP_STR_MON_PORT_ISP2GDC1\n#define ISP_STR_MON_PORT_RCV_GDC         ISP_STR_MON_PORT_GDC12ISP\n#define ISP_STR_MON_PORT_SND_GPD         ISP_STR_MON_PORT_ISP2GPD\n#define ISP_STR_MON_PORT_RCV_GPD         ISP_STR_MON_PORT_FA2ISP\n#define ISP_STR_MON_PORT_SND_SP          ISP_STR_MON_PORT_ISP2SP\n#define ISP_STR_MON_PORT_RCV_SP          ISP_STR_MON_PORT_SP2ISP\n\n \n\n#define MOD_STR_MON_PORT_PIFA2CELLS       0\n#define MOD_STR_MON_PORT_CELLS2PIFA       1\n#define MOD_STR_MON_PORT_PIFB2CELLS       2\n#define MOD_STR_MON_PORT_CELLS2PIFB       3\n#define MOD_STR_MON_PORT_SIF2SP           4\n#define MOD_STR_MON_PORT_SP2SIF           5\n#define MOD_STR_MON_PORT_MC2SP            6\n#define MOD_STR_MON_PORT_SP2MC            7\n#define MOD_STR_MON_PORT_DMA2ISP          8\n#define MOD_STR_MON_PORT_ISP2DMA          9\n#define MOD_STR_MON_PORT_DMA2SP          10\n#define MOD_STR_MON_PORT_SP2DMA          11\n#define MOD_STR_MON_PORT_GDC12CELLS      12\n#define MOD_STR_MON_PORT_CELLS2GDC1      13\n#define MOD_STR_MON_PORT_GDC22CELLS      14\n#define MOD_STR_MON_PORT_CELLS2GDC2      15\n\n#define MOD_STR_MON_PORT_SND_PIF_A        0\n#define MOD_STR_MON_PORT_RCV_PIF_A        1\n#define MOD_STR_MON_PORT_SND_PIF_B        2\n#define MOD_STR_MON_PORT_RCV_PIF_B        3\n#define MOD_STR_MON_PORT_SND_SIF          4\n#define MOD_STR_MON_PORT_RCV_SIF          5\n#define MOD_STR_MON_PORT_SND_MC           6\n#define MOD_STR_MON_PORT_RCV_MC           7\n#define MOD_STR_MON_PORT_SND_DMA2ISP      8\n#define MOD_STR_MON_PORT_RCV_DMA_FR_ISP   9\n#define MOD_STR_MON_PORT_SND_DMA2SP      10\n#define MOD_STR_MON_PORT_RCV_DMA_FR_SP   11\n#define MOD_STR_MON_PORT_SND_GDC         12\n#define MOD_STR_MON_PORT_RCV_GDC         13\n\n \n\n \n#define HIVE_TESTBENCH_GPIO_DATA_OUT_REG_IDX                    0\n#define HIVE_TESTBENCH_GPIO_DIR_OUT_REG_IDX                     1\n#define HIVE_TESTBENCH_IRQ_REG_IDX                              2\n#define HIVE_TESTBENCH_SDRAM_WAKEUP_REG_IDX                     3\n#define HIVE_TESTBENCH_IDLE_REG_IDX                             4\n#define HIVE_TESTBENCH_GPIO_DATA_IN_REG_IDX                     5\n#define HIVE_TESTBENCH_MIPI_BFM_EN_REG_IDX                      6\n#define HIVE_TESTBENCH_CSI_CONFIG_REG_IDX                       7\n#define HIVE_TESTBENCH_DDR_STALL_EN_REG_IDX                     8\n\n#define HIVE_TESTBENCH_ISP_PMEM_ERROR_IRQ_REG_IDX               9\n#define HIVE_TESTBENCH_ISP_BAMEM_ERROR_IRQ_REG_IDX             10\n#define HIVE_TESTBENCH_ISP_DMEM_ERROR_IRQ_REG_IDX              11\n#define HIVE_TESTBENCH_SP_ICACHE_MEM_ERROR_IRQ_REG_IDX         12\n#define HIVE_TESTBENCH_SP_DMEM_ERROR_IRQ_REG_IDX               13\n\n \n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_O_BIT_ID                0\n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_1_BIT_ID                1\n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_2_BIT_ID                2\n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_3_BIT_ID                3\n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_4_BIT_ID                4\n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_5_BIT_ID                5\n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_6_BIT_ID                6\n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_7_BIT_ID                7\n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_8_BIT_ID                8\n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_9_BIT_ID                9\n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_10_BIT_ID              10\n#define HIVE_TESTBENCH_SIG_MON_GPIO_PIN_11_BIT_ID              11\n#define HIVE_TESTBENCH_SIG_MON_IRQ_PIN_BIT_ID                  12\n#define HIVE_TESTBENCH_SIG_MON_SDRAM_WAKEUP_PIN_BIT_ID         13\n#define HIVE_TESTBENCH_SIG_MON_IDLE_PIN_BIT_ID                 14\n\n#define ISP2400_DEBUG_NETWORK    1\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}