<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:18.3518</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0017750</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트 구동 회로 및 이를 포함하는 표시 장치</inventionTitle><inventionTitleEng>GATE DRIVING CIRCUIT AND DISPLAY APPARATUS INCLUDING THE SAME</inventionTitleEng><openDate>2025.08.12</openDate><openNumber>10-2025-0121881</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/40</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서의 실시예에 따른 게이트 구동 회로는, Q 노드의 전압을 제어하는 제1 제어부, QB 노드의 전압을 제어하는 제2 제어부, Q 노드에 연결되는 제1 출력 트랜지스터; 및 상기 QB 노드에 연결되는 제2 출력 트랜지스터를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. Q노드의 전압을 제어하는 제1 제어부;QB 노드의 전압을 제어하는 제2 제어부;상기 Q 노드에 연결되는 제1 출력 트랜지스터; 및상기 QB 노드에 연결되는 제2 출력 트랜지스터를 포함하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제1 출력 트랜지스터는 게이트 로우 전압 라인과 출력단 사이에 연결되는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제2 출력 트랜지스터는 게이트 하이 전압 라인과 출력단 사이에 연결되는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제1 제어부는, Q2 노드에 연결되는 제1 트랜지스터와, 상기 Q 노드와 상기 Q2 노드 사이에 연결되는 전달 트랜지스터를 포함하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제1 제어부는 클럭 신호와 스타트 신호 또는 전단 스테이지의 출력 신호에 의해 상기 Q 노드의 전압을 제어하며,상기 제1 트랜지스터는 상기 클럭 신호에 응답하여 상기 스타트 신호 또는 상기 전단 스테이지의 출력 신호를 Q2 노드에 제공하고,상기 전달 트랜지스터는 게이트 로우 전압에 응답하여 상기 Q2 노드의 전압을 상기 Q 노드에 전달하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제2 제어부는,Q1 노드에 연결되는 제2 트랜지스터와,상기 QB 노드와 클럭 신호 라인 사이에 연결되는 제3 트랜지스터와,상기 QB 노드와 게이트 하이 전압 라인 사이에 연결되는 제4 트랜지스터를 포함하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제2 제어부는 클럭 신호와 스타트 신호 또는 전단 스테이지의 출력 신호에 의해 상기 QB 노드의 전압을 제어하며,상기 제2 트랜지스터는 상기 스타트 신호 또는 상기 전단 스테이지의 출력 신호의 전압에 응답하여 상기 게이트 하이 전압을 상기 Q1 노드에 제공하며,상기 제3 트랜지스터는 상기 Q1 노드의 전압에 응답하여 상기 QB 노드에 상기 클럭 신호를 제공하며,상기 제4 트랜지스터는 상기 Q2 노드 또는 상기 Q 노드의 전압에 응답하여 상기 게이트 하이 전압을 상기 QB 노드에 제공하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>8. 제 6 항에 있어서,상기 제1 출력 트랜지스터, 상기 제2 출력 트랜지스터, 상기 전달 트랜지스터, 및 상기 제1 내지 제4 트랜지스터 중 하나는 산화물 반도체층 및 저온 폴리실리콘 반도체층 중 하나 또는 이들의 조합을 포함하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>9. 제 6 항에 있어서,상기 Q 노드와 출력단 사이에 있는 제1 커패시터와,상기 QB 노드와 상기 게이트 하이 전압 라인 사이에 있는 제2 커패시터와,상기 Q1 노드와 상기 클럭 신호 라인 사이에 있는 제3 커패시터를 더 포함하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>10. Q 노드의 전압을 제어하는 제1 제어부;QB 노드의 전압을 제어하는 제2 제어부;게이트 하이 라인과 Q2 노드 사이에 연결되는 제1 리셋 트랜지스터;상기 Q 노드에 연결되는 제1 출력 트랜지스터; 및상기 QB 노드에 연결되는 제2 출력 트랜지스터를 포함하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제1 리셋 트랜지스터는 리셋 신호에 응답하여 게이트 하이 전압을 상기 Q 노드에 제공하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 리셋 신호는 스타트 신호와 위상이 반대이고, 상기 스타트 신호보다 일정 기간 지연된 신호인, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>13. 제 10 항에 있어서,상기 제1 출력 트랜지스터는 게이트 로우 전압 라인과 출력단 사이에 연결되는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>14. 제 10 항에 있어서,상기 제2 출력 트랜지스터는 게이트 하이 전압 라인과 출력단 사이에 연결되는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>15. 제 10 항에 있어서,상기 제1 제어부는Q2 노드에 연결되는 제1 트랜지스터와, 상기 Q 노드와 상기 Q2 노드 사이에 연결되는 전달 트랜지스터를 포함하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,상기 제1 제어부는 클럭 신호와 스타트 신호 또는 전단 스테이지의 출력 신호에 의해 상기 Q 노드의 전압을 제어하며,상기 제1 트랜지스터는 상기 클럭 신호에 응답하여 상기 스타트 신호 또는 상기 전단 스테이지의 출력 신호를 Q2 노드에 제공하고,상기 전달 트랜지스터는 게이트 로우 전압에 응답하여 상기 Q2 노드의 전압을 상기 Q 노드에 전달하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>17. 제 10 항에 있어서,상기 제2 제어부는,Q1 노드에 연결되는 제2 트랜지스터와,상기 QB 노드와 클럭 신호 라인 사이에 연결되는 제3 트랜지스터와,상기 QB 노드와 게이트 하이 전압 라인 사이에 연결되는 제4 트랜지스터를 포함하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 제2 제어부는 클럭 신호와 스타트 신호 또는 전단 스테이지의 출력 신호에 의해 상기 QB 노드의 전압을 제어하며,상기 제2 트랜지스터는 상기 스타트 신호 또는 상기 전단 스테이지의 출력 신호의 전압에 응답하여 상기 게이트 하이 전압을 상기 Q1 노드에 제공하며,상기 제3 트랜지스터는 상기 Q1 노드의 전압에 응답하여 상기 QB 노드에 상기 클럭 신호를 제공하며,상기 제4 트랜지스터는 상기 Q2 노드 또는 상기 Q 노드의 전압에 응답하여 상기 게이트 하이 전압을 상기 QB 노드에 제공하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>19. 제 17 항에 있어서,상기 Q 노드와 출력단 사이에 있는 제1 커패시터와,상기 QB 노드와 상기 게이트 하이 전압 라인 사이에 있는 제2 커패시터와,상기 Q1 노드와 상기 클럭 신호 라인 사이에 있는 제3 커패시터를 더 포함하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>20. 제 17 항에 있어서,상기 Q 노드와 상기 제4 트랜지스터의 게이트 노드를 연결하는 제2 리셋 트랜지스터를 더 포함하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>21. 제 20 항에 있어서,상기 제2 리셋 트랜지스터는 게이트 로우 전압에 응답하여 상기 노드와 상기 제4 트랜지스터의 게이트 노드를 연결하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>22. 제 20 항에 있어서,상기 제1 출력 트랜지스터, 상기 제2 출력 트랜지스터, 상기 전달 트랜지스터, 상기 제1 내지 제4 트랜지스터, 상기 제1 리셋 트랜지스터, 및 상기 제2 리셋 트랜지스터 중 하나는 산화물 반도체층 및 저온 폴리실리콘 반도체층 중 하나 또는 이들의 조합을 포함하는, 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>23. 복수의 데이터 라인, 복수의 게이트 라인, 및 복수의 화소가 배치되는 표시 패널; 상기 복수의 게이트 라인에 연결되고, 제1항 내지 제22항 중 어느 한 항의 게이트 구동 회로; 및상기 복수의 데이터 라인에 연결되는 데이터 구동 회로를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>24. 제 23 항에 있어서,상기 복수의 화소 각각은 구동트랜지스터, 스위칭 트랜지스터, 및 발광 소자를 포함하며,상기 구동트랜지스터 및 상기 스위칭 트랜지스터 중 하나는 산화물 반도체층 및 저온 폴리실리콘 반도체층 중 하나를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>25. 제 24 항에 있어서,상기 발광 소자 상에 있는 봉지 부재; 및상기 봉지 부재 상에 있는 터치부를 더 포함하는, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>KIM, Min Su</engName><name>김민수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 서초중앙로**길 ** 나라빌딩, *층(호성특허법률사무소)</address><code>920050011047</code><country>대한민국</country><engName>Byeong Suk Park</engName><name>박병석</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.05</receiptDate><receiptNumber>1-1-2024-0143516-33</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240017750.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931c70029ce4aa30edc8c422874ac9a50baecd6f776e7ff541ee1e8f36a8cd9a9f7de5bf867c2537091d7d82ec27cd2386bf3cc1d6a2799561</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf439a52ed1fc0317a528a4c51e43e0b06695384dd8d66914bd5a05a629378b8fb5c82f07b4af41c81971978afcdbcee99f5aa232684ce2dee</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>