
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_top_earlgrey_xbar_main_0.1/xbar_main.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // xbar_main module generated by `tlgen.py` tool</pre>
<pre style="margin:0; padding:0 ">   6: // all reset signals should be generated from one reset signal to not make any deadlock</pre>
<pre style="margin:0; padding:0 ">   7: //</pre>
<pre style="margin:0; padding:0 ">   8: // Interconnect</pre>
<pre style="margin:0; padding:0 ">   9: // corei</pre>
<pre style="margin:0; padding:0 ">  10: //   -> s1n_16</pre>
<pre style="margin:0; padding:0 ">  11: //     -> sm1_17</pre>
<pre style="margin:0; padding:0 ">  12: //       -> rom</pre>
<pre style="margin:0; padding:0 ">  13: //     -> sm1_18</pre>
<pre style="margin:0; padding:0 ">  14: //       -> debug_mem</pre>
<pre style="margin:0; padding:0 ">  15: //     -> sm1_19</pre>
<pre style="margin:0; padding:0 ">  16: //       -> ram_main</pre>
<pre style="margin:0; padding:0 ">  17: //     -> sm1_20</pre>
<pre style="margin:0; padding:0 ">  18: //       -> eflash</pre>
<pre style="margin:0; padding:0 ">  19: // cored</pre>
<pre style="margin:0; padding:0 ">  20: //   -> s1n_21</pre>
<pre style="margin:0; padding:0 ">  21: //     -> sm1_17</pre>
<pre style="margin:0; padding:0 ">  22: //       -> rom</pre>
<pre style="margin:0; padding:0 ">  23: //     -> sm1_18</pre>
<pre style="margin:0; padding:0 ">  24: //       -> debug_mem</pre>
<pre style="margin:0; padding:0 ">  25: //     -> sm1_19</pre>
<pre style="margin:0; padding:0 ">  26: //       -> ram_main</pre>
<pre style="margin:0; padding:0 ">  27: //     -> sm1_20</pre>
<pre style="margin:0; padding:0 ">  28: //       -> eflash</pre>
<pre style="margin:0; padding:0 ">  29: //     -> sm1_23</pre>
<pre style="margin:0; padding:0 ">  30: //       -> asf_22</pre>
<pre style="margin:0; padding:0 ">  31: //         -> peri</pre>
<pre style="margin:0; padding:0 ">  32: //     -> sm1_24</pre>
<pre style="margin:0; padding:0 ">  33: //       -> flash_ctrl</pre>
<pre style="margin:0; padding:0 ">  34: //     -> sm1_25</pre>
<pre style="margin:0; padding:0 ">  35: //       -> aes</pre>
<pre style="margin:0; padding:0 ">  36: //     -> sm1_26</pre>
<pre style="margin:0; padding:0 ">  37: //       -> hmac</pre>
<pre style="margin:0; padding:0 ">  38: //     -> sm1_27</pre>
<pre style="margin:0; padding:0 ">  39: //       -> rv_plic</pre>
<pre style="margin:0; padding:0 ">  40: //     -> sm1_28</pre>
<pre style="margin:0; padding:0 ">  41: //       -> pinmux</pre>
<pre style="margin:0; padding:0 ">  42: //     -> sm1_29</pre>
<pre style="margin:0; padding:0 ">  43: //       -> padctrl</pre>
<pre style="margin:0; padding:0 ">  44: //     -> sm1_30</pre>
<pre style="margin:0; padding:0 ">  45: //       -> alert_handler</pre>
<pre style="margin:0; padding:0 ">  46: //     -> sm1_31</pre>
<pre style="margin:0; padding:0 ">  47: //       -> nmi_gen</pre>
<pre style="margin:0; padding:0 ">  48: // dm_sba</pre>
<pre style="margin:0; padding:0 ">  49: //   -> s1n_32</pre>
<pre style="margin:0; padding:0 ">  50: //     -> sm1_17</pre>
<pre style="margin:0; padding:0 ">  51: //       -> rom</pre>
<pre style="margin:0; padding:0 ">  52: //     -> sm1_19</pre>
<pre style="margin:0; padding:0 ">  53: //       -> ram_main</pre>
<pre style="margin:0; padding:0 ">  54: //     -> sm1_20</pre>
<pre style="margin:0; padding:0 ">  55: //       -> eflash</pre>
<pre style="margin:0; padding:0 ">  56: //     -> sm1_23</pre>
<pre style="margin:0; padding:0 ">  57: //       -> asf_22</pre>
<pre style="margin:0; padding:0 ">  58: //         -> peri</pre>
<pre style="margin:0; padding:0 ">  59: //     -> sm1_24</pre>
<pre style="margin:0; padding:0 ">  60: //       -> flash_ctrl</pre>
<pre style="margin:0; padding:0 ">  61: //     -> sm1_25</pre>
<pre style="margin:0; padding:0 ">  62: //       -> aes</pre>
<pre style="margin:0; padding:0 ">  63: //     -> sm1_26</pre>
<pre style="margin:0; padding:0 ">  64: //       -> hmac</pre>
<pre style="margin:0; padding:0 ">  65: //     -> sm1_27</pre>
<pre style="margin:0; padding:0 ">  66: //       -> rv_plic</pre>
<pre style="margin:0; padding:0 ">  67: //     -> sm1_28</pre>
<pre style="margin:0; padding:0 ">  68: //       -> pinmux</pre>
<pre style="margin:0; padding:0 ">  69: //     -> sm1_29</pre>
<pre style="margin:0; padding:0 ">  70: //       -> padctrl</pre>
<pre style="margin:0; padding:0 ">  71: //     -> sm1_30</pre>
<pre style="margin:0; padding:0 ">  72: //       -> alert_handler</pre>
<pre style="margin:0; padding:0 ">  73: //     -> sm1_31</pre>
<pre style="margin:0; padding:0 ">  74: //       -> nmi_gen</pre>
<pre style="margin:0; padding:0 ">  75: </pre>
<pre style="margin:0; padding:0 ">  76: module xbar_main (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   input clk_main_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   input clk_fixed_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   input rst_main_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   input rst_fixed_ni,</pre>
<pre style="margin:0; padding:0 ">  81: </pre>
<pre style="margin:0; padding:0 ">  82:   // Host interfaces</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   input  tlul_pkg::tl_h2d_t tl_corei_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   output tlul_pkg::tl_d2h_t tl_corei_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   input  tlul_pkg::tl_h2d_t tl_cored_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   output tlul_pkg::tl_d2h_t tl_cored_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   input  tlul_pkg::tl_h2d_t tl_dm_sba_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   output tlul_pkg::tl_d2h_t tl_dm_sba_o,</pre>
<pre style="margin:0; padding:0 ">  89: </pre>
<pre style="margin:0; padding:0 ">  90:   // Device interfaces</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   output tlul_pkg::tl_h2d_t tl_rom_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   input  tlul_pkg::tl_d2h_t tl_rom_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   output tlul_pkg::tl_h2d_t tl_debug_mem_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   input  tlul_pkg::tl_d2h_t tl_debug_mem_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   output tlul_pkg::tl_h2d_t tl_ram_main_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   input  tlul_pkg::tl_d2h_t tl_ram_main_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   output tlul_pkg::tl_h2d_t tl_eflash_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   input  tlul_pkg::tl_d2h_t tl_eflash_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   output tlul_pkg::tl_h2d_t tl_peri_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   input  tlul_pkg::tl_d2h_t tl_peri_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   output tlul_pkg::tl_h2d_t tl_flash_ctrl_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   input  tlul_pkg::tl_d2h_t tl_flash_ctrl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:   output tlul_pkg::tl_h2d_t tl_hmac_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:   input  tlul_pkg::tl_d2h_t tl_hmac_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   output tlul_pkg::tl_h2d_t tl_aes_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   input  tlul_pkg::tl_d2h_t tl_aes_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:   output tlul_pkg::tl_h2d_t tl_rv_plic_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   input  tlul_pkg::tl_d2h_t tl_rv_plic_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   output tlul_pkg::tl_h2d_t tl_pinmux_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:   input  tlul_pkg::tl_d2h_t tl_pinmux_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   output tlul_pkg::tl_h2d_t tl_padctrl_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:   input  tlul_pkg::tl_d2h_t tl_padctrl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   output tlul_pkg::tl_h2d_t tl_alert_handler_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   input  tlul_pkg::tl_d2h_t tl_alert_handler_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:   output tlul_pkg::tl_h2d_t tl_nmi_gen_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:   input  tlul_pkg::tl_d2h_t tl_nmi_gen_i,</pre>
<pre style="margin:0; padding:0 "> 117: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   input scanmode_i</pre>
<pre style="margin:0; padding:0 "> 119: );</pre>
<pre style="margin:0; padding:0 "> 120: </pre>
<pre style="margin:0; padding:0 "> 121:   import tlul_pkg::*;</pre>
<pre style="margin:0; padding:0 "> 122:   import tl_main_pkg::*;</pre>
<pre style="margin:0; padding:0 "> 123: </pre>
<pre style="margin:0; padding:0 "> 124:   // scanmode_i is currently not used, but provisioned for future use</pre>
<pre style="margin:0; padding:0 "> 125:   // this assignment prevents lint warnings</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic unused_scanmode;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   assign unused_scanmode = scanmode_i;</pre>
<pre style="margin:0; padding:0 "> 128: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   tl_h2d_t tl_s1n_16_us_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   tl_d2h_t tl_s1n_16_us_d2h ;</pre>
<pre style="margin:0; padding:0 "> 131: </pre>
<pre style="margin:0; padding:0 "> 132: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:   tl_h2d_t tl_s1n_16_ds_h2d [4];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:   tl_d2h_t tl_s1n_16_ds_d2h [4];</pre>
<pre style="margin:0; padding:0 "> 135: </pre>
<pre style="margin:0; padding:0 "> 136:   // Create steering signal</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:   logic [2:0] dev_sel_s1n_16;</pre>
<pre style="margin:0; padding:0 "> 138: </pre>
<pre style="margin:0; padding:0 "> 139: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:   tl_h2d_t tl_sm1_17_us_h2d [3];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:   tl_d2h_t tl_sm1_17_us_d2h [3];</pre>
<pre style="margin:0; padding:0 "> 142: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:   tl_h2d_t tl_sm1_17_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:   tl_d2h_t tl_sm1_17_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 145: </pre>
<pre style="margin:0; padding:0 "> 146: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:   tl_h2d_t tl_sm1_18_us_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:   tl_d2h_t tl_sm1_18_us_d2h [2];</pre>
<pre style="margin:0; padding:0 "> 149: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:   tl_h2d_t tl_sm1_18_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:   tl_d2h_t tl_sm1_18_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 152: </pre>
<pre style="margin:0; padding:0 "> 153: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:   tl_h2d_t tl_sm1_19_us_h2d [3];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:   tl_d2h_t tl_sm1_19_us_d2h [3];</pre>
<pre style="margin:0; padding:0 "> 156: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:   tl_h2d_t tl_sm1_19_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:   tl_d2h_t tl_sm1_19_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 159: </pre>
<pre style="margin:0; padding:0 "> 160: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:   tl_h2d_t tl_sm1_20_us_h2d [3];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:   tl_d2h_t tl_sm1_20_us_d2h [3];</pre>
<pre style="margin:0; padding:0 "> 163: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:   tl_h2d_t tl_sm1_20_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:   tl_d2h_t tl_sm1_20_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 166: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:   tl_h2d_t tl_s1n_21_us_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:   tl_d2h_t tl_s1n_21_us_d2h ;</pre>
<pre style="margin:0; padding:0 "> 169: </pre>
<pre style="margin:0; padding:0 "> 170: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:   tl_h2d_t tl_s1n_21_ds_h2d [13];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:   tl_d2h_t tl_s1n_21_ds_d2h [13];</pre>
<pre style="margin:0; padding:0 "> 173: </pre>
<pre style="margin:0; padding:0 "> 174:   // Create steering signal</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:   logic [3:0] dev_sel_s1n_21;</pre>
<pre style="margin:0; padding:0 "> 176: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:   tl_h2d_t tl_asf_22_us_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:   tl_d2h_t tl_asf_22_us_d2h ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:   tl_h2d_t tl_asf_22_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:   tl_d2h_t tl_asf_22_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 181: </pre>
<pre style="margin:0; padding:0 "> 182: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:   tl_h2d_t tl_sm1_23_us_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:   tl_d2h_t tl_sm1_23_us_d2h [2];</pre>
<pre style="margin:0; padding:0 "> 185: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:   tl_h2d_t tl_sm1_23_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:   tl_d2h_t tl_sm1_23_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 188: </pre>
<pre style="margin:0; padding:0 "> 189: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:   tl_h2d_t tl_sm1_24_us_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:   tl_d2h_t tl_sm1_24_us_d2h [2];</pre>
<pre style="margin:0; padding:0 "> 192: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:   tl_h2d_t tl_sm1_24_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:   tl_d2h_t tl_sm1_24_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 195: </pre>
<pre style="margin:0; padding:0 "> 196: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:   tl_h2d_t tl_sm1_25_us_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:   tl_d2h_t tl_sm1_25_us_d2h [2];</pre>
<pre style="margin:0; padding:0 "> 199: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:   tl_h2d_t tl_sm1_25_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:   tl_d2h_t tl_sm1_25_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 202: </pre>
<pre style="margin:0; padding:0 "> 203: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:   tl_h2d_t tl_sm1_26_us_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:   tl_d2h_t tl_sm1_26_us_d2h [2];</pre>
<pre style="margin:0; padding:0 "> 206: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:   tl_h2d_t tl_sm1_26_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:   tl_d2h_t tl_sm1_26_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 209: </pre>
<pre style="margin:0; padding:0 "> 210: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:   tl_h2d_t tl_sm1_27_us_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:   tl_d2h_t tl_sm1_27_us_d2h [2];</pre>
<pre style="margin:0; padding:0 "> 213: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:   tl_h2d_t tl_sm1_27_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:   tl_d2h_t tl_sm1_27_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 216: </pre>
<pre style="margin:0; padding:0 "> 217: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   tl_h2d_t tl_sm1_28_us_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   tl_d2h_t tl_sm1_28_us_d2h [2];</pre>
<pre style="margin:0; padding:0 "> 220: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:   tl_h2d_t tl_sm1_28_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:   tl_d2h_t tl_sm1_28_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 223: </pre>
<pre style="margin:0; padding:0 "> 224: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:   tl_h2d_t tl_sm1_29_us_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:   tl_d2h_t tl_sm1_29_us_d2h [2];</pre>
<pre style="margin:0; padding:0 "> 227: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:   tl_h2d_t tl_sm1_29_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:   tl_d2h_t tl_sm1_29_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 230: </pre>
<pre style="margin:0; padding:0 "> 231: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:   tl_h2d_t tl_sm1_30_us_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:   tl_d2h_t tl_sm1_30_us_d2h [2];</pre>
<pre style="margin:0; padding:0 "> 234: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:   tl_h2d_t tl_sm1_30_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:   tl_d2h_t tl_sm1_30_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 237: </pre>
<pre style="margin:0; padding:0 "> 238: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:   tl_h2d_t tl_sm1_31_us_h2d [2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:   tl_d2h_t tl_sm1_31_us_d2h [2];</pre>
<pre style="margin:0; padding:0 "> 241: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:   tl_h2d_t tl_sm1_31_ds_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:   tl_d2h_t tl_sm1_31_ds_d2h ;</pre>
<pre style="margin:0; padding:0 "> 244: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:   tl_h2d_t tl_s1n_32_us_h2d ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:   tl_d2h_t tl_s1n_32_us_d2h ;</pre>
<pre style="margin:0; padding:0 "> 247: </pre>
<pre style="margin:0; padding:0 "> 248: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:   tl_h2d_t tl_s1n_32_ds_h2d [12];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:   tl_d2h_t tl_s1n_32_ds_d2h [12];</pre>
<pre style="margin:0; padding:0 "> 251: </pre>
<pre style="margin:0; padding:0 "> 252:   // Create steering signal</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:   logic [3:0] dev_sel_s1n_32;</pre>
<pre style="margin:0; padding:0 "> 254: </pre>
<pre style="margin:0; padding:0 "> 255: </pre>
<pre style="margin:0; padding:0 "> 256: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:   assign tl_sm1_17_us_h2d[0] = tl_s1n_16_ds_h2d[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:   assign tl_s1n_16_ds_d2h[0] = tl_sm1_17_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 259: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:   assign tl_sm1_18_us_h2d[0] = tl_s1n_16_ds_h2d[1];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:   assign tl_s1n_16_ds_d2h[1] = tl_sm1_18_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 262: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:   assign tl_sm1_19_us_h2d[0] = tl_s1n_16_ds_h2d[2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:   assign tl_s1n_16_ds_d2h[2] = tl_sm1_19_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 265: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:   assign tl_sm1_20_us_h2d[0] = tl_s1n_16_ds_h2d[3];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 267:   assign tl_s1n_16_ds_d2h[3] = tl_sm1_20_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 268: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:   assign tl_sm1_17_us_h2d[1] = tl_s1n_21_ds_h2d[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:   assign tl_s1n_21_ds_d2h[0] = tl_sm1_17_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 271: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:   assign tl_sm1_18_us_h2d[1] = tl_s1n_21_ds_h2d[1];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:   assign tl_s1n_21_ds_d2h[1] = tl_sm1_18_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 274: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:   assign tl_sm1_19_us_h2d[1] = tl_s1n_21_ds_h2d[2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:   assign tl_s1n_21_ds_d2h[2] = tl_sm1_19_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 277: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 278:   assign tl_sm1_20_us_h2d[1] = tl_s1n_21_ds_h2d[3];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 279:   assign tl_s1n_21_ds_d2h[3] = tl_sm1_20_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 280: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281:   assign tl_sm1_23_us_h2d[0] = tl_s1n_21_ds_h2d[4];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282:   assign tl_s1n_21_ds_d2h[4] = tl_sm1_23_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 283: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:   assign tl_sm1_24_us_h2d[0] = tl_s1n_21_ds_h2d[5];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:   assign tl_s1n_21_ds_d2h[5] = tl_sm1_24_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 286: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:   assign tl_sm1_25_us_h2d[0] = tl_s1n_21_ds_h2d[6];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:   assign tl_s1n_21_ds_d2h[6] = tl_sm1_25_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 289: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 290:   assign tl_sm1_26_us_h2d[0] = tl_s1n_21_ds_h2d[7];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 291:   assign tl_s1n_21_ds_d2h[7] = tl_sm1_26_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 292: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 293:   assign tl_sm1_27_us_h2d[0] = tl_s1n_21_ds_h2d[8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 294:   assign tl_s1n_21_ds_d2h[8] = tl_sm1_27_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 295: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 296:   assign tl_sm1_28_us_h2d[0] = tl_s1n_21_ds_h2d[9];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:   assign tl_s1n_21_ds_d2h[9] = tl_sm1_28_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 298: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:   assign tl_sm1_29_us_h2d[0] = tl_s1n_21_ds_h2d[10];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:   assign tl_s1n_21_ds_d2h[10] = tl_sm1_29_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 301: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:   assign tl_sm1_30_us_h2d[0] = tl_s1n_21_ds_h2d[11];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:   assign tl_s1n_21_ds_d2h[11] = tl_sm1_30_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 304: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:   assign tl_sm1_31_us_h2d[0] = tl_s1n_21_ds_h2d[12];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:   assign tl_s1n_21_ds_d2h[12] = tl_sm1_31_us_d2h[0];</pre>
<pre style="margin:0; padding:0 "> 307: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308:   assign tl_sm1_17_us_h2d[2] = tl_s1n_32_ds_h2d[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 309:   assign tl_s1n_32_ds_d2h[0] = tl_sm1_17_us_d2h[2];</pre>
<pre style="margin:0; padding:0 "> 310: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 311:   assign tl_sm1_19_us_h2d[2] = tl_s1n_32_ds_h2d[1];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 312:   assign tl_s1n_32_ds_d2h[1] = tl_sm1_19_us_d2h[2];</pre>
<pre style="margin:0; padding:0 "> 313: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:   assign tl_sm1_20_us_h2d[2] = tl_s1n_32_ds_h2d[2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 315:   assign tl_s1n_32_ds_d2h[2] = tl_sm1_20_us_d2h[2];</pre>
<pre style="margin:0; padding:0 "> 316: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 317:   assign tl_sm1_23_us_h2d[1] = tl_s1n_32_ds_h2d[3];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:   assign tl_s1n_32_ds_d2h[3] = tl_sm1_23_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 319: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 320:   assign tl_sm1_24_us_h2d[1] = tl_s1n_32_ds_h2d[4];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:   assign tl_s1n_32_ds_d2h[4] = tl_sm1_24_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 322: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:   assign tl_sm1_25_us_h2d[1] = tl_s1n_32_ds_h2d[5];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:   assign tl_s1n_32_ds_d2h[5] = tl_sm1_25_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 325: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 326:   assign tl_sm1_26_us_h2d[1] = tl_s1n_32_ds_h2d[6];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 327:   assign tl_s1n_32_ds_d2h[6] = tl_sm1_26_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 328: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:   assign tl_sm1_27_us_h2d[1] = tl_s1n_32_ds_h2d[7];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:   assign tl_s1n_32_ds_d2h[7] = tl_sm1_27_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 331: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:   assign tl_sm1_28_us_h2d[1] = tl_s1n_32_ds_h2d[8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:   assign tl_s1n_32_ds_d2h[8] = tl_sm1_28_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 334: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 335:   assign tl_sm1_29_us_h2d[1] = tl_s1n_32_ds_h2d[9];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:   assign tl_s1n_32_ds_d2h[9] = tl_sm1_29_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 337: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:   assign tl_sm1_30_us_h2d[1] = tl_s1n_32_ds_h2d[10];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:   assign tl_s1n_32_ds_d2h[10] = tl_sm1_30_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 340: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 341:   assign tl_sm1_31_us_h2d[1] = tl_s1n_32_ds_h2d[11];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 342:   assign tl_s1n_32_ds_d2h[11] = tl_sm1_31_us_d2h[1];</pre>
<pre style="margin:0; padding:0 "> 343: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 344:   assign tl_s1n_16_us_h2d = tl_corei_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 345:   assign tl_corei_o = tl_s1n_16_us_d2h;</pre>
<pre style="margin:0; padding:0 "> 346: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:   assign tl_rom_o = tl_sm1_17_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:   assign tl_sm1_17_ds_d2h = tl_rom_i;</pre>
<pre style="margin:0; padding:0 "> 349: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 350:   assign tl_debug_mem_o = tl_sm1_18_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 351:   assign tl_sm1_18_ds_d2h = tl_debug_mem_i;</pre>
<pre style="margin:0; padding:0 "> 352: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:   assign tl_ram_main_o = tl_sm1_19_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:   assign tl_sm1_19_ds_d2h = tl_ram_main_i;</pre>
<pre style="margin:0; padding:0 "> 355: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:   assign tl_eflash_o = tl_sm1_20_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 357:   assign tl_sm1_20_ds_d2h = tl_eflash_i;</pre>
<pre style="margin:0; padding:0 "> 358: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 359:   assign tl_s1n_21_us_h2d = tl_cored_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 360:   assign tl_cored_o = tl_s1n_21_us_d2h;</pre>
<pre style="margin:0; padding:0 "> 361: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 362:   assign tl_peri_o = tl_asf_22_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 363:   assign tl_asf_22_ds_d2h = tl_peri_i;</pre>
<pre style="margin:0; padding:0 "> 364: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 365:   assign tl_asf_22_us_h2d = tl_sm1_23_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:   assign tl_sm1_23_ds_d2h = tl_asf_22_us_d2h;</pre>
<pre style="margin:0; padding:0 "> 367: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:   assign tl_flash_ctrl_o = tl_sm1_24_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 369:   assign tl_sm1_24_ds_d2h = tl_flash_ctrl_i;</pre>
<pre style="margin:0; padding:0 "> 370: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 371:   assign tl_aes_o = tl_sm1_25_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:   assign tl_sm1_25_ds_d2h = tl_aes_i;</pre>
<pre style="margin:0; padding:0 "> 373: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:   assign tl_hmac_o = tl_sm1_26_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:   assign tl_sm1_26_ds_d2h = tl_hmac_i;</pre>
<pre style="margin:0; padding:0 "> 376: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:   assign tl_rv_plic_o = tl_sm1_27_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:   assign tl_sm1_27_ds_d2h = tl_rv_plic_i;</pre>
<pre style="margin:0; padding:0 "> 379: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:   assign tl_pinmux_o = tl_sm1_28_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:   assign tl_sm1_28_ds_d2h = tl_pinmux_i;</pre>
<pre style="margin:0; padding:0 "> 382: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:   assign tl_padctrl_o = tl_sm1_29_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:   assign tl_sm1_29_ds_d2h = tl_padctrl_i;</pre>
<pre style="margin:0; padding:0 "> 385: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 386:   assign tl_alert_handler_o = tl_sm1_30_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:   assign tl_sm1_30_ds_d2h = tl_alert_handler_i;</pre>
<pre style="margin:0; padding:0 "> 388: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 389:   assign tl_nmi_gen_o = tl_sm1_31_ds_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 390:   assign tl_sm1_31_ds_d2h = tl_nmi_gen_i;</pre>
<pre style="margin:0; padding:0 "> 391: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:   assign tl_s1n_32_us_h2d = tl_dm_sba_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 393:   assign tl_dm_sba_o = tl_s1n_32_us_d2h;</pre>
<pre style="margin:0; padding:0 "> 394: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:   always_comb begin</pre>
<pre style="margin:0; padding:0 "> 396:     // default steering to generate error response if address is not within the range</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 397:     dev_sel_s1n_16 = 3'd4;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 398:     if ((tl_s1n_16_us_h2d.a_address & ~(ADDR_MASK_ROM)) == ADDR_SPACE_ROM) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:       dev_sel_s1n_16 = 3'd0;</pre>
<pre style="margin:0; padding:0 "> 400: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 401:     end else if ((tl_s1n_16_us_h2d.a_address & ~(ADDR_MASK_DEBUG_MEM)) == ADDR_SPACE_DEBUG_MEM) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 402:       dev_sel_s1n_16 = 3'd1;</pre>
<pre style="margin:0; padding:0 "> 403: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 404:     end else if ((tl_s1n_16_us_h2d.a_address & ~(ADDR_MASK_RAM_MAIN)) == ADDR_SPACE_RAM_MAIN) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 405:       dev_sel_s1n_16 = 3'd2;</pre>
<pre style="margin:0; padding:0 "> 406: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 407:     end else if ((tl_s1n_16_us_h2d.a_address & ~(ADDR_MASK_EFLASH)) == ADDR_SPACE_EFLASH) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:       dev_sel_s1n_16 = 3'd3;</pre>
<pre style="margin:0; padding:0 "> 409: end</pre>
<pre style="margin:0; padding:0 "> 410:   end</pre>
<pre style="margin:0; padding:0 "> 411: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 412:   always_comb begin</pre>
<pre style="margin:0; padding:0 "> 413:     // default steering to generate error response if address is not within the range</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:     dev_sel_s1n_21 = 4'd13;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:     if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_ROM)) == ADDR_SPACE_ROM) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 416:       dev_sel_s1n_21 = 4'd0;</pre>
<pre style="margin:0; padding:0 "> 417: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 418:     end else if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_DEBUG_MEM)) == ADDR_SPACE_DEBUG_MEM) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 419:       dev_sel_s1n_21 = 4'd1;</pre>
<pre style="margin:0; padding:0 "> 420: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:     end else if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_RAM_MAIN)) == ADDR_SPACE_RAM_MAIN) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 422:       dev_sel_s1n_21 = 4'd2;</pre>
<pre style="margin:0; padding:0 "> 423: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:     end else if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_EFLASH)) == ADDR_SPACE_EFLASH) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:       dev_sel_s1n_21 = 4'd3;</pre>
<pre style="margin:0; padding:0 "> 426: </pre>
<pre style="margin:0; padding:0 "> 427:     end else if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 428:       ((tl_s1n_21_us_h2d.a_address <= (ADDR_MASK_PERI[0] + ADDR_SPACE_PERI[0])) &&</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:        (tl_s1n_21_us_h2d.a_address >= ADDR_SPACE_PERI[0])) ||</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:       ((tl_s1n_21_us_h2d.a_address <= (ADDR_MASK_PERI[1] + ADDR_SPACE_PERI[1])) &&</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 431:        (tl_s1n_21_us_h2d.a_address >= ADDR_SPACE_PERI[1])) ||</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 432:       ((tl_s1n_21_us_h2d.a_address <= (ADDR_MASK_PERI[2] + ADDR_SPACE_PERI[2])) &&</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 433:        (tl_s1n_21_us_h2d.a_address >= ADDR_SPACE_PERI[2])) ||</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 434:       ((tl_s1n_21_us_h2d.a_address <= (ADDR_MASK_PERI[3] + ADDR_SPACE_PERI[3])) &&</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 435:        (tl_s1n_21_us_h2d.a_address >= ADDR_SPACE_PERI[3]))</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 436:     ) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 437:       dev_sel_s1n_21 = 4'd4;</pre>
<pre style="margin:0; padding:0 "> 438: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:     end else if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_FLASH_CTRL)) == ADDR_SPACE_FLASH_CTRL) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:       dev_sel_s1n_21 = 4'd5;</pre>
<pre style="margin:0; padding:0 "> 441: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:     end else if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_AES)) == ADDR_SPACE_AES) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:       dev_sel_s1n_21 = 4'd6;</pre>
<pre style="margin:0; padding:0 "> 444: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 445:     end else if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_HMAC)) == ADDR_SPACE_HMAC) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 446:       dev_sel_s1n_21 = 4'd7;</pre>
<pre style="margin:0; padding:0 "> 447: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 448:     end else if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_RV_PLIC)) == ADDR_SPACE_RV_PLIC) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 449:       dev_sel_s1n_21 = 4'd8;</pre>
<pre style="margin:0; padding:0 "> 450: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:     end else if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_PINMUX)) == ADDR_SPACE_PINMUX) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 452:       dev_sel_s1n_21 = 4'd9;</pre>
<pre style="margin:0; padding:0 "> 453: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:     end else if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_PADCTRL)) == ADDR_SPACE_PADCTRL) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:       dev_sel_s1n_21 = 4'd10;</pre>
<pre style="margin:0; padding:0 "> 456: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 457:     end else if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_ALERT_HANDLER)) == ADDR_SPACE_ALERT_HANDLER) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 458:       dev_sel_s1n_21 = 4'd11;</pre>
<pre style="margin:0; padding:0 "> 459: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 460:     end else if ((tl_s1n_21_us_h2d.a_address & ~(ADDR_MASK_NMI_GEN)) == ADDR_SPACE_NMI_GEN) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 461:       dev_sel_s1n_21 = 4'd12;</pre>
<pre style="margin:0; padding:0 "> 462: end</pre>
<pre style="margin:0; padding:0 "> 463:   end</pre>
<pre style="margin:0; padding:0 "> 464: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 465:   always_comb begin</pre>
<pre style="margin:0; padding:0 "> 466:     // default steering to generate error response if address is not within the range</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 467:     dev_sel_s1n_32 = 4'd12;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 468:     if ((tl_s1n_32_us_h2d.a_address & ~(ADDR_MASK_ROM)) == ADDR_SPACE_ROM) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 469:       dev_sel_s1n_32 = 4'd0;</pre>
<pre style="margin:0; padding:0 "> 470: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 471:     end else if ((tl_s1n_32_us_h2d.a_address & ~(ADDR_MASK_RAM_MAIN)) == ADDR_SPACE_RAM_MAIN) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 472:       dev_sel_s1n_32 = 4'd1;</pre>
<pre style="margin:0; padding:0 "> 473: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 474:     end else if ((tl_s1n_32_us_h2d.a_address & ~(ADDR_MASK_EFLASH)) == ADDR_SPACE_EFLASH) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 475:       dev_sel_s1n_32 = 4'd2;</pre>
<pre style="margin:0; padding:0 "> 476: </pre>
<pre style="margin:0; padding:0 "> 477:     end else if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 478:       ((tl_s1n_32_us_h2d.a_address <= (ADDR_MASK_PERI[0] + ADDR_SPACE_PERI[0])) &&</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 479:        (tl_s1n_32_us_h2d.a_address >= ADDR_SPACE_PERI[0])) ||</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 480:       ((tl_s1n_32_us_h2d.a_address <= (ADDR_MASK_PERI[1] + ADDR_SPACE_PERI[1])) &&</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 481:        (tl_s1n_32_us_h2d.a_address >= ADDR_SPACE_PERI[1])) ||</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 482:       ((tl_s1n_32_us_h2d.a_address <= (ADDR_MASK_PERI[2] + ADDR_SPACE_PERI[2])) &&</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 483:        (tl_s1n_32_us_h2d.a_address >= ADDR_SPACE_PERI[2])) ||</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 484:       ((tl_s1n_32_us_h2d.a_address <= (ADDR_MASK_PERI[3] + ADDR_SPACE_PERI[3])) &&</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 485:        (tl_s1n_32_us_h2d.a_address >= ADDR_SPACE_PERI[3]))</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 486:     ) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 487:       dev_sel_s1n_32 = 4'd3;</pre>
<pre style="margin:0; padding:0 "> 488: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 489:     end else if ((tl_s1n_32_us_h2d.a_address & ~(ADDR_MASK_FLASH_CTRL)) == ADDR_SPACE_FLASH_CTRL) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 490:       dev_sel_s1n_32 = 4'd4;</pre>
<pre style="margin:0; padding:0 "> 491: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 492:     end else if ((tl_s1n_32_us_h2d.a_address & ~(ADDR_MASK_AES)) == ADDR_SPACE_AES) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 493:       dev_sel_s1n_32 = 4'd5;</pre>
<pre style="margin:0; padding:0 "> 494: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 495:     end else if ((tl_s1n_32_us_h2d.a_address & ~(ADDR_MASK_HMAC)) == ADDR_SPACE_HMAC) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 496:       dev_sel_s1n_32 = 4'd6;</pre>
<pre style="margin:0; padding:0 "> 497: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 498:     end else if ((tl_s1n_32_us_h2d.a_address & ~(ADDR_MASK_RV_PLIC)) == ADDR_SPACE_RV_PLIC) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 499:       dev_sel_s1n_32 = 4'd7;</pre>
<pre style="margin:0; padding:0 "> 500: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 501:     end else if ((tl_s1n_32_us_h2d.a_address & ~(ADDR_MASK_PINMUX)) == ADDR_SPACE_PINMUX) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 502:       dev_sel_s1n_32 = 4'd8;</pre>
<pre style="margin:0; padding:0 "> 503: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 504:     end else if ((tl_s1n_32_us_h2d.a_address & ~(ADDR_MASK_PADCTRL)) == ADDR_SPACE_PADCTRL) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 505:       dev_sel_s1n_32 = 4'd9;</pre>
<pre style="margin:0; padding:0 "> 506: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 507:     end else if ((tl_s1n_32_us_h2d.a_address & ~(ADDR_MASK_ALERT_HANDLER)) == ADDR_SPACE_ALERT_HANDLER) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 508:       dev_sel_s1n_32 = 4'd10;</pre>
<pre style="margin:0; padding:0 "> 509: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 510:     end else if ((tl_s1n_32_us_h2d.a_address & ~(ADDR_MASK_NMI_GEN)) == ADDR_SPACE_NMI_GEN) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 511:       dev_sel_s1n_32 = 4'd11;</pre>
<pre style="margin:0; padding:0 "> 512: end</pre>
<pre style="margin:0; padding:0 "> 513:   end</pre>
<pre style="margin:0; padding:0 "> 514: </pre>
<pre style="margin:0; padding:0 "> 515: </pre>
<pre style="margin:0; padding:0 "> 516:   // Instantiation phase</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 517:   tlul_socket_1n #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 518:     .HReqDepth (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 519:     .HRspDepth (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 520:     .DReqDepth ({4{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 521:     .DRspDepth ({4{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 522:     .N         (4)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 523:   ) u_s1n_16 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 524:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 525:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 526:     .tl_h_i       (tl_s1n_16_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 527:     .tl_h_o       (tl_s1n_16_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 528:     .tl_d_o       (tl_s1n_16_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 529:     .tl_d_i       (tl_s1n_16_ds_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 530:     .dev_select   (dev_sel_s1n_16)</pre>
<pre style="margin:0; padding:0 "> 531:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 532:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 533:     .HReqDepth ({3{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 534:     .HRspDepth ({3{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 535:     .DReqDepth (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 536:     .DRspDepth (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 537:     .M         (3)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 538:   ) u_sm1_17 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 539:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 540:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 541:     .tl_h_i       (tl_sm1_17_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 542:     .tl_h_o       (tl_sm1_17_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 543:     .tl_d_o       (tl_sm1_17_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 544:     .tl_d_i       (tl_sm1_17_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 545:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 546:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 547:     .HReqPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 548:     .HRspPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 549:     .DReqPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 550:     .DRspPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 551:     .M         (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 552:   ) u_sm1_18 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 553:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 554:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 555:     .tl_h_i       (tl_sm1_18_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 556:     .tl_h_o       (tl_sm1_18_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 557:     .tl_d_o       (tl_sm1_18_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 558:     .tl_d_i       (tl_sm1_18_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 559:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 560:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 561:     .HReqDepth ({3{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 562:     .HRspDepth ({3{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 563:     .DReqDepth (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 564:     .DRspDepth (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 565:     .M         (3)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 566:   ) u_sm1_19 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 567:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 568:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 569:     .tl_h_i       (tl_sm1_19_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 570:     .tl_h_o       (tl_sm1_19_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 571:     .tl_d_o       (tl_sm1_19_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 572:     .tl_d_i       (tl_sm1_19_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 573:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 574:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 575:     .HReqDepth ({3{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 576:     .HRspDepth ({3{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 577:     .DReqDepth (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 578:     .DRspDepth (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 579:     .M         (3)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 580:   ) u_sm1_20 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 581:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 582:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 583:     .tl_h_i       (tl_sm1_20_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 584:     .tl_h_o       (tl_sm1_20_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 585:     .tl_d_o       (tl_sm1_20_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 586:     .tl_d_i       (tl_sm1_20_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 587:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 588:   tlul_socket_1n #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 589:     .HReqDepth (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 590:     .HRspDepth (4'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 591:     .DReqDepth ({13{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 592:     .DRspDepth ({13{4'h0}}),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 593:     .N         (13)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 594:   ) u_s1n_21 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 595:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 596:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 597:     .tl_h_i       (tl_s1n_21_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 598:     .tl_h_o       (tl_s1n_21_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 599:     .tl_d_o       (tl_s1n_21_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 600:     .tl_d_i       (tl_s1n_21_ds_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 601:     .dev_select   (dev_sel_s1n_21)</pre>
<pre style="margin:0; padding:0 "> 602:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 603:   tlul_fifo_async #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 604:     .ReqDepth        (3),// At least 3 to make async work</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 605:     .RspDepth        (3) // At least 3 to make async work</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 606:   ) u_asf_22 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 607:     .clk_h_i      (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 608:     .rst_h_ni     (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 609:     .clk_d_i      (clk_fixed_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 610:     .rst_d_ni     (rst_fixed_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 611:     .tl_h_i       (tl_asf_22_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 612:     .tl_h_o       (tl_asf_22_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 613:     .tl_d_o       (tl_asf_22_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 614:     .tl_d_i       (tl_asf_22_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 615:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 616:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 617:     .M         (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 618:   ) u_sm1_23 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 619:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 620:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 621:     .tl_h_i       (tl_sm1_23_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 622:     .tl_h_o       (tl_sm1_23_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 623:     .tl_d_o       (tl_sm1_23_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 624:     .tl_d_i       (tl_sm1_23_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 625:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 626:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 627:     .HReqPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 628:     .HRspPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 629:     .DReqPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 630:     .DRspPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 631:     .M         (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 632:   ) u_sm1_24 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 633:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 634:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 635:     .tl_h_i       (tl_sm1_24_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 636:     .tl_h_o       (tl_sm1_24_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 637:     .tl_d_o       (tl_sm1_24_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 638:     .tl_d_i       (tl_sm1_24_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 639:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 640:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 641:     .HReqPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 642:     .HRspPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 643:     .DReqPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 644:     .DRspPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 645:     .M         (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 646:   ) u_sm1_25 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 647:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 648:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 649:     .tl_h_i       (tl_sm1_25_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 650:     .tl_h_o       (tl_sm1_25_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 651:     .tl_d_o       (tl_sm1_25_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 652:     .tl_d_i       (tl_sm1_25_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 653:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 654:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 655:     .HReqPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 656:     .HRspPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 657:     .DReqPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 658:     .DRspPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 659:     .M         (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 660:   ) u_sm1_26 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 661:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 662:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 663:     .tl_h_i       (tl_sm1_26_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 664:     .tl_h_o       (tl_sm1_26_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 665:     .tl_d_o       (tl_sm1_26_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 666:     .tl_d_i       (tl_sm1_26_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 667:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 668:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 669:     .HReqPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 670:     .HRspPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 671:     .DReqPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 672:     .DRspPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 673:     .M         (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 674:   ) u_sm1_27 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 675:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 676:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 677:     .tl_h_i       (tl_sm1_27_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 678:     .tl_h_o       (tl_sm1_27_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 679:     .tl_d_o       (tl_sm1_27_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 680:     .tl_d_i       (tl_sm1_27_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 681:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 682:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 683:     .HReqPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 684:     .HRspPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 685:     .DReqPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 686:     .DRspPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 687:     .M         (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 688:   ) u_sm1_28 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 689:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 690:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 691:     .tl_h_i       (tl_sm1_28_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 692:     .tl_h_o       (tl_sm1_28_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 693:     .tl_d_o       (tl_sm1_28_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 694:     .tl_d_i       (tl_sm1_28_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 695:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 696:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 697:     .HReqPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 698:     .HRspPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 699:     .DReqPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 700:     .DRspPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 701:     .M         (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 702:   ) u_sm1_29 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 703:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 704:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 705:     .tl_h_i       (tl_sm1_29_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 706:     .tl_h_o       (tl_sm1_29_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 707:     .tl_d_o       (tl_sm1_29_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 708:     .tl_d_i       (tl_sm1_29_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 709:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 710:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 711:     .HReqPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 712:     .HRspPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 713:     .DReqPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 714:     .DRspPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 715:     .M         (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 716:   ) u_sm1_30 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 717:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 718:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 719:     .tl_h_i       (tl_sm1_30_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 720:     .tl_h_o       (tl_sm1_30_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 721:     .tl_d_o       (tl_sm1_30_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 722:     .tl_d_i       (tl_sm1_30_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 723:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 724:   tlul_socket_m1 #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 725:     .HReqPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 726:     .HRspPass  (2'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 727:     .DReqPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 728:     .DRspPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 729:     .M         (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 730:   ) u_sm1_31 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 731:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 732:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 733:     .tl_h_i       (tl_sm1_31_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 734:     .tl_h_o       (tl_sm1_31_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 735:     .tl_d_o       (tl_sm1_31_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 736:     .tl_d_i       (tl_sm1_31_ds_d2h)</pre>
<pre style="margin:0; padding:0 "> 737:   );</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 738:   tlul_socket_1n #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 739:     .HReqPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 740:     .HRspPass  (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 741:     .DReqPass  (12'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 742:     .DRspPass  (12'h0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 743:     .N         (12)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 744:   ) u_s1n_32 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 745:     .clk_i        (clk_main_i),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 746:     .rst_ni       (rst_main_ni),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 747:     .tl_h_i       (tl_s1n_32_us_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 748:     .tl_h_o       (tl_s1n_32_us_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 749:     .tl_d_o       (tl_s1n_32_ds_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 750:     .tl_d_i       (tl_s1n_32_ds_d2h),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 751:     .dev_select   (dev_sel_s1n_32)</pre>
<pre style="margin:0; padding:0 "> 752:   );</pre>
<pre style="margin:0; padding:0 "> 753: </pre>
<pre style="margin:0; padding:0 "> 754: endmodule</pre>
<pre style="margin:0; padding:0 "> 755: </pre>
</body>
</html>
