关于键合线我通常仿真的时候都是忽略掉的。不为别的，主要因为这玩意网格不好画，却也没有具体验证过有多大影响。但既然有人问到了它的影响，我们就必须得正视一下，看看这玩意到底有多大影响。

我们就以BGA封装为例，讨论下Rja仿真中，键合丝的影响占比有多少。先看看BGA封装Rja仿真环境主要热传导路径(假设图中Substrate和PCB在整个三维空间内热导率均匀分布)：

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250519201441.png)

大部分热沿Substrate、Solder Ball传导至2S2P的PCB板，然后在PCB板中进行横向扩散，最后通过PCB板表面通过表面换热传导至环境中(上图红色线条路径)。另一小部分热量，沿塑封体表面，通过表面换热传导至周围环境(上图蓝色线条路径)。由于塑封料热导率很低(通常小于0.5W/m*k)，且其表面积相对PCB板特别小，因此这部分热在分析时可以忽略。

此时我们将芯片的热传导路径则简化为：芯片的热量全部传导至Substrate--->再由Substrate传导至Solder Ball--->Solder Ball传导至PCB--->最后通过表面换热传至周围空气中。

于是我们只需要分析封装内部热量从芯片有源区传导至Substrate过程中键合丝所占的权重即可：
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250519201454.png)


在封装内部由芯片有源区传导至Substrate的热量，大部分沿芯片衬底传导至银浆，最后再传至Substrate；小部分沿键合丝传导至Substrate。那么其等效热阻路径便如下：
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250519201510.png)


传热路径可以看做支路1和支路2的并联效果，计算出其热阻权重，即可得到键合丝对仿真结果的影响。假设：芯片尺寸为5mm*5mm，芯片厚度为0.2mm，芯片衬底材质为Si，热导率用icepak中Si的典型热导率148W/m*K，银浆厚度为30um，热导率为5W/m*k。通过热阻、热导率、传热面积、传热距离公式：
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250519201526.png)

计算出芯片衬底热阻R(DIE)=0.05℃/W，银浆热阻R(银浆)=0.24℃/W;因此支路1总热阻则为0.29℃/W，为了便于计算，我们四舍五入为0.3。

再来计算下键合丝，假设键合丝直径为20um，那么单根键合线传热面积通过πR²则可以计算出来。假设有200根键合丝，总的传热面积就是200πR²，算下来是0.063mm²。再假设平均每根线的长度为3mm，材质为铜，热导率为400W/m*K。可计算出这200根键合丝的总热阻为119℃/W。

换算成热导，支路1的总热导=1/0.3，支路二的总热导=1/119；支路二所占的热导权重=(1/119)÷(1/0.3+1/119)=0.25%，这个占比权重则可以忽略。

当然我们的计算结果是基于假设，将复杂的三维热传导尽量简化为一维进行分析，但仍保留了其主要传热路径，因此分析结果还是可用来参考的！

