I"<p>앞서 Pipeline CPU를 design 해보기 위한 준비과정으로
<a href="/computer-architecture/pipeline-1/">Single-Cycle CPU와 Multi-Cycle CPU의 특성</a>들을 먼저 살펴보았습니다.</p>

<hr />

<h3 id="pipeline-cpu의-전체적-그림">Pipeline CPU의 전체적 그림</h3>

<p>Pipeline-CPU은 사실 Multi-Cycle-CPU에서 부터 출발합니다.
하지만, 어떤 면에서 더 우월한 점이 있을까요?</p>

<h3 id="한-번에-한-가지-일만을-수행하는-multi-cycle-cpu">한 번에 한 가지 일만을 수행하는 Multi-Cycle-CPU</h3>

<p align="center">
  <img src="https://user-images.githubusercontent.com/80669616/121612871-47984a00-ca96-11eb-987a-bab3fc7f6bd2.png" width="700" /><br />Feature1. Multi-Cycle-CPU overview 비유
</p>
<p>옷을 빨래하는 과정을 떠올려봅시다.</p>
<blockquote>
  <ol>
    <li>세탁기를 돌린다.</li>
    <li>건조기를 돌린다.</li>
    <li>옷을 잘 정리한다.</li>
    <li>옷을 옷장에 잘 정리한다.</li>
  </ol>
</blockquote>

<p><strong>빨래</strong>라는 일을 수행하기 위해 우리는 4가지 작업을 수행해야합니다. 하지만 내가 옷을 잘 정리할 동안, 멈춰있는 세탁기와 건조기를 사용할 수 있다면 어떨까요?<br />
즉, 다시말해 한 번에 여러가지의 작업을 동시에 수행한다면 <strong>빨래</strong>라는 일을 더 빠르게 많이 수행할수 있을 것입니다.</p>

<p align="center">
  <img src="https://user-images.githubusercontent.com/80669616/121613409-592e2180-ca97-11eb-8aea-34b283cb6565.png" width="700" /><br />Feature2. Pipelined Laundry
</p>

<p><strong>Feature2</strong>에서 확인할 수 있듯이, pipelining을 통해 한 번에 여러가지의 작업을 동시에
수행할 수 있게 되었습니다. 그 결과 <strong>빨래</strong>를 4번 수행하려면 8시간 걸리던 일이, Pipelining을 통한 구현으로 3시간 30분만에 수행할 수 있게되었습니다.</p>

<p>따라서 Pipeline을 통해서 <strong>Throughput</strong>을 증가시키고 <strong>HW를 더욱 효율적</strong>으로 사용이 가능합니다.</p>

<h3 id="overview-of-pipeline-cpu">Overview of Pipeline-CPU</h3>

<p align="center">
  <img src="https://user-images.githubusercontent.com/80669616/121613807-4d8f2a80-ca98-11eb-9061-42b97cab8dbe.png" width="700" /><br />Feature3. Graphical View
</p>
<p>위의 <strong>Feature3</strong>을 한 번 살펴봅시다. <strong>LD, SUB, ADD</strong> 등의 새로운 <strong>Instruction이</strong> <strong>CC시간</strong> 마다 계속에서 CPU에 입력하고 있습니다. 이전의 <strong>Single-Cycle-CPU</strong>와 <strong>Multi-Cycle-CPU</strong> 였다면 LD Instr이 끝날때까지 다음의 SUB Instr은 대기하고 있어야만 하였습니다. 하지만 <strong>Pipelining을</strong> 통해서 일정 간격으로 새로운 Instr을 잘 수행할 수 가 있게 되었습니다. CC5가 되는 순간에는 <strong>WB, MEM, EX, ID, IF</strong> 의 모든 Stage가 동시에 수행되는 것을 확인할 수가 있는데요. 이처럼 이제는 CPU에 주어진 HW resource들도 모두 최대한으로 활용하는 것을 확인할 수가 있습니다.
—</p>

<h3 id="문제는-지금부터">문제는 지금부터…</h3>

<p>그러나 매번 새롭게 들어오는 Instr을 CPU는 어떻게 각 입력의 특성에 맞게 잘 수행할 수 있을까요?
위의 CC5 시점의 경우 동시간에 5개의 Instr이 수행되고 있습니다. 이때, EX stage는 5개의 Instr 중에 어느 것을 수행하여 ALU 계산을 해야할까요?</p>

<p>또한 만약, 앞에서 수행한 Instr의 결과를 그대로 받아와서 다음 Instr에 수행하는 경우가 있을 때,
계산 결과가 레지스터에 저장되지 않았는데도 불구하고 계산을 하라는 명령을 CPU가 받게 되면 어떻게 될까요?</p>

<p>그렇습니다. 여기서 부터 Pipeline-CPU를 정상적으로 잘 작동시키기 위해서 무엇보다 중요한 다음의 세가지 주요 사항을 짚어 넘어가야 합니다.</p>

<div style="background: #a29bfe; border-radius: 3px">
some _blue_ text  
hi

</div>

<p class="alert alert-gitlab-purple">My text in an purple box.</p>

<div class="panel panel-gitlab-purple">
**Heading**
{: .panel-heading}
<div class="panel-body">

Text in markdown.

</div>
</div>

<p>각 중요 사항들에 대해서 다음 Post에서 계속해서 알아봅시다.</p>

<hr />

<p><strong>Post의 참고자료와 이미지의 출처는 아래와 같습니다.</strong></p>

<blockquote>
  <p>Computer Organization and Design RISC-V edition<br />
Computer Architecrue Lecture Note @ Carnegie Mellon University, University of, Michigan, Purdue University, University of Pennsylvania, University of Wisconsin and POSTECH.</p>
</blockquote>

<hr />
:ET