<html>
<head>
<title>Архитектура микропроцессора i486</title>
</head>
<BODY>

<FONT SIZE="3">
<CENTER>
<H1>Архитектура микропроцессора i486</H1>
</CENTER>

<UL>
 <LI><A HREF="#цп">Центральный процессор</A>
 <LI><A HREF="#бп">Блок процессора с плавающей точкой</A>
 <LI><A HREF="#уу">Устройство управления</A>
 <LI><A HREF="#дп">Диспетчер памяти</A>
 <LI><A HREF="#бк">Блок предвыборки команд и данных</A>
 <LI><A HREF="#им">Интерфейс магистрали</A>
</UL>
<HR SIZE="4">
<P>
  Микропроцессор i486 является представителем второго поколения 32-разрядных 
микропро-цессоров фирмы Intel. По сравнению с микропроцессор 80386 на 
его кристале дополнительно размещены кэш-память и процессор обработки данных 
с плавающей  точкой (FPU), введены  изменения  в ситему синхронизации, 
структуру магистрали и протоколы обмена. Наиболеечасто используемые команды 
выполняются за один цикл, что обеспечивает характеристики производительности, 
сравнимые с параметрами микропроцессоров архитектуры RISC. Предприняты меры 
для поддержки мультипроцессорных систем: введены специальные команды, 
обеспечивающие быстрое обращение к памяти на основе механизма семафоров; 
устройство управления внутренней кэш-памяти поддерживает соответствие её 
содержимого с информацией во внешней памяти при работе нескольких 
активных устройств; поддерживается внешняя кэш-память второго уровня.<BR><p>
  Основными особенностями i486 являются:<BR>
* полная 32-разрядная архитектура, включающая 32-разрядные регистры и шины;<BR>
* поддержка программного обеспечения, работающего с ОС MS-DOS, OS/2,оболочкой 
  Microsoft Windows, ОС Unix System V/386, ОС реального времени iRMX и 
  монитором iRMK;<BR>
* интеграция на кристале кэш-памяти команд и данных объёмом 8 Кбайт,процессора 
  обработки данных с плавающей точкой (FPU), диспечера памяти;<BR>
* тактовая частота 25/33/50 МГц, скорость обмена 160 Мбайт/сек на частоте 
  50 МГц;<BR>
* поддержка мультипроцессорных систем.<BR><p>
  Микропроцессор i486 использует один источник питания En=5B. Типовые значения 
  потребляемой мощности составляют: 2,75 Вт для модели с максимальной 
тактовой частотой Fmax=40 МГц, 4,0 Вт для модели с частотой Fmax=50 МГц.<BR><p>
  Средства самотестирования позволяют проверить внутрение блоки управления 
микропроцессора, внутреннюю  кэш-память и  буфер  ассоциативной трансляции 
адресов диспечера памяти. Встроенные средства отладки программного обеспечения 
работают на основе механизма контрольных точек, обеспечивающего останов 
микропроцессора при выборке кода команды и обращения к данным.<BR><p>
 Исполняемый код i486 совместим с кодом микропроцессоров 8086,80186,80188,
80188, 80286, 80368, поэтому  для него может использоваться весь объём 
накопленного программного обоспечения.<BR><p><p>

<a name="цп"><H3>Центральный процессор</H3> 

(ЦП) включает арифметико-логическое устройство (АЛУ), 
восемь 32-разрядных регистров общего назначения (РОНов) и многозарядный сдвигатель, 
используемый при арифметических и циклических сдвигах, операциях умножения и 
деления.<BR><p><p> 

<a name="бп"><H3>Блок процессора с плавающей точкой (ПТ)</a></H3> по своей структуре и с 
точки зрения программного обеспечения соответствует арифметическому 
сопроцессору 80387. Он имеет собственные регистры данных и управления, работает 
параллельно с ЦП и обеспечивает обработку данных с ПТ в соответствии со 
стандартом IEEE 754-1985.<BR><p><p>
<a name="уу"><H3>Устройство управления</a></H3> включает дешифратор команд, которые 
поступают из блока предварительной выборки (очереди команд), и блок 
микропрограммного управления, содержащий ПЗУ микропрограмм. Устройство управления 
формирует последовательность микрокоманд, которые поступают на все блоки 
микропроцессора, обеспечивающие выполнения очередной команды и переход к 
следующей.<BR><p><p>
<a name="дп"><H3>Диспетчер памяти</a></H3>(MMU - memory menegement unit) состоит из 
блока сегментации и блока страничной адресации. Он осуществляет двухступенчатое 
формирование физического адреса ячейки памяти: сначала в пределах сегмента, а 
затем в пределах страницы. <BR><p><p>
Сегментация является средством управления пространством логических адресов, она 
обеспечивает мобильность и повышает защищённость программ. Сегментная память 
представляет собой набор блоков, характеризуемых определёнными атрибутами, такими, 
как расположение, размер, тип (стек, программа, данные), характеристика защиты.<BR><p> 
<P><strong>Блок страничной сегментации:</strong> действует на более низком уровне, 
разбиение памяти на страницы возможно только в защищённом режиме. Каждый сегмент 
делится на страницы размером по 4 Кб, которые могут размещаться в любом месте 
памяти.<BR><p>
Наличие блоков сегментации и страничной адресации, их одновременной функционирование 
обеспечивают максимальную гибкость проектируемой системы. Сегментация полезна 
для организации в памяти локальных модулей и является инструментом программиста, 
в то время как страницы нужны системному программисту для эффективного 
использования физической памяти системы.<BR><p>
<P><strong><a name="бк">Блок предвыборки команд и данных:</a></strong> включает устройство предварительной 
выборки команд и внутреннюю кэш-память. Первое осуществляет заполнение очереди 
команд длиной 32 байта, причём выборка байтов из памяти производится в промежутках 
между магистральными циклами команд. Внутренняя кэш-память размером 8 Кб 
позволяет существенно повысить производительность микропроцессора за счет 
буферизации в ней часто используемых команд и данных, сокращения числа обращений 
к внешней памяти. Она представляет собой 4-входовую ассоциативную память со 
стратегией сквозной записи. Внутренняя кэш-память имеет несколько режимов работы, 
обеспечивающих гибкость при выполнении рабочих программ и в процессе отладки. 
Заполнение строки кэш-памяти осуществляется быстрыми пакетными циклами. 
Отдельные страницы памяти могут быть закрыты для кэширования аппаратно или 
программно.<BR><p>
<a name="им"><H3>Интерфейс магистрали</a></H3> реализует протоколы обмена микропроцессора 
i486 с памятью, контроллерами ввода/вывода, другими активными устройствами 
системы. Обмен осуществляется с помощью 32-разрядной двунаправленной шины данных, 
34-разрядной шины адреса и 32-разрядой шины управления. Состав линий управления, 
тактовая сетка, магистральные циклы обмена микропроцессора i486 существенно 
отличаются от аналогичных характеристик МП 80386.<BR><p><p>
<P><strong>Шина данных:</strong> МП i486 двунаправленная, её разрядность может изменяться 
в ходе работы. За один цикл могут быть переданы 8, 16 или 32 бита. Шина адреса 
включает 30 адресных линий (А31 -А2) и четыре линии выбора байтов (BE3#-BE0#). 
Сигналы выбора байтов определяют, какие байты 32-разрядной шины данных учавствуют 
в текущем цикле обмена. Это позволяет без дополнительной аппаратуры согласовать 
32-разрядную шину данных МП с байтной организацией мамяти системы. Линии адреса 
А31-А2 являются двунаправленными, адрес вводится в МП в циклах закрытия строки 
кэш-памяти. Шина управления включает 11 выводов, сигналы которых управляют циклами 
магистрали, и 21 вывод управления состоянием процессора, взаимодействием с другими 
активными устройствами магистрали.<BR><p><p>
Основными отличиями циклов магистрали МП i486 являются: машинный такт длительностью 
в один период внешнего синхросигнала, наличие механизма пакетной передачи для 
пересылки длинных операндов, улучшенный арбитраж магистрали, возможность 
организации 8-разрядной шины данных, контроль передаваемых данных по чётности.
<A HREF="../literatura.html">[1]</A>
</body>
</html>

