# SAP-1-8-Bit-Computer-VHDL
This project was inspired by Ben Eater's 8-bit computer YouTube series. https://www.youtube.com/watch?v=HyznrdDSSGM&list=PLowKtXNTBypGqImE405J2565dvjafglHU The Simple as Possible computer as seen in Digital Computer Electronics by Albert Paul Malvino, Ph.D. Jerald A. Brown is a primitive computer with a bus, program counter, MAR, RAM, adder/subtractor, memory registers, output register, and a controller/sequencer. With these components, we can write simple programs to run on this computer. In this project, I modeled the SAP-1 computer using VHDL in Vivado. I've attached the simulations results and files needed to compile the project and upload it on an FPGA board. I personally used a BASYS 3 board and it functioned properly. 



Este proyecto se inspiró en la serie de YouTube para computadoras de 8 bits de Ben Eater. https://www.youtube.com/watch?v=HyznrdDSSGM&list=PLowKtXNTBypGqImE405J2565dvjafglHU La computadora más simple posible como se ve en Digital Computer Electronics por Albert Paul Malvino, Ph.D. Jerald A. Brown es una computadora primitiva con un bus, contador de programa, MAR, RAM, sumador / restador, registros de memoria, registro de salida y un controlador / secuenciador. Con estos componentes, podemos escribir programas simples para ejecutarlos en la computadora. En este proyecto, modelé la computadora SAP-1 usando VHDL en Vivado. Adjunté los resultados de las simulaciones y los documentos necesarios para compilar el proyecto y cargarlo en una FPGA. Yo personalmente utilicé un BASYS 3 y funcionó correctamente.


![SAP_1 diagram](https://user-images.githubusercontent.com/88503620/130129252-0514ca21-48fd-422b-b7ae-2291b3c8312d.PNG)


Here are the simulation results that I got after running a post-synthesis functional simulation
![sim_pic1](https://user-images.githubusercontent.com/88503620/130123488-214379a8-d05c-4e4e-9d4a-74c6f780776b.png)

