Fitter report for TopLevel
Mon Mar 27 15:52:27 2017
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+---------------------------+------------------------------------------+
; Fitter Status             ; Successful - Mon Mar 27 15:52:27 2017    ;
; Quartus II 32-bit Version ; 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name             ; TopLevel                                 ;
; Top-level Entity Name     ; TopLevel                                 ;
; Family                    ; MAX V                                    ;
; Device                    ; 5M1270ZT144C5                            ;
; Timing Models             ; Final                                    ;
; Total logic elements      ; 353 / 1,270 ( 28 % )                     ;
; Total pins                ; 56 / 114 ( 49 % )                        ;
; Total virtual pins        ; 0                                        ;
; UFM blocks                ; 0 / 1 ( 0 % )                            ;
+---------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; 5M1270ZT144C5                  ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/kalpesh/Projects/EDL/uart_receiver/Quartus_Top/TopLevel.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 353 / 1,270 ( 28 % ) ;
;     -- Combinational with no register       ; 114                  ;
;     -- Register only                        ; 22                   ;
;     -- Combinational with a register        ; 217                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 142                  ;
;     -- 3 input functions                    ; 26                   ;
;     -- 2 input functions                    ; 156                  ;
;     -- 1 input functions                    ; 7                    ;
;     -- 0 input functions                    ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 251                  ;
;     -- arithmetic mode                      ; 102                  ;
;     -- qfbk mode                            ; 24                   ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 154                  ;
;     -- asynchronous clear/load mode         ; 0                    ;
;                                             ;                      ;
; Total registers                             ; 239 / 1,270 ( 19 % ) ;
; Total LABs                                  ; 42 / 127 ( 33 % )    ;
; Logic elements in carry chains              ; 107                  ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 56 / 114 ( 49 % )    ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;                                             ;                      ;
; Global signals                              ; 1                    ;
; UFM blocks                                  ; 0 / 1 ( 0 % )        ;
; Global clocks                               ; 1 / 4 ( 25 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 10% / 10% / 10%      ;
; Peak interconnect usage (total/H/V)         ; 11% / 12% / 10%      ;
; Maximum fan-out node                        ; clk                  ;
; Maximum fan-out                             ; 239                  ;
; Highest non-global fan-out signal           ; reset                ;
; Highest non-global fan-out                  ; 132                  ;
; Total fan-out                               ; 1601                 ;
; Average fan-out                             ; 3.91                 ;
+---------------------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                         ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; clk         ; 89    ; 3        ; 17           ; 5            ; 1           ; 239                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; data_in     ; 5     ; 1        ; 0            ; 9            ; 2           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; read_data   ; 48    ; 4        ; 7            ; 3            ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; reset       ; 45    ; 4        ; 6            ; 3            ; 0           ; 132                   ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sample_rate ; 43    ; 4        ; 5            ; 3            ; 3           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; CS             ; 139   ; 2        ; 5            ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; OE             ; 138   ; 2        ; 5            ; 11           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; WE             ; 133   ; 2        ; 7            ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[0]     ; 109   ; 2        ; 16           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[10]    ; 121   ; 2        ; 10           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[11]    ; 122   ; 2        ; 10           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[12]    ; 123   ; 2        ; 9            ; 11           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; address[13]    ; 3     ; 1        ; 0            ; 10           ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[14]    ; 59    ; 4        ; 9            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[1]     ; 110   ; 2        ; 16           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[2]     ; 111   ; 2        ; 15           ; 11           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[3]     ; 112   ; 2        ; 14           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[4]     ; 113   ; 2        ; 13           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[5]     ; 114   ; 2        ; 12           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[6]     ; 117   ; 2        ; 11           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[7]     ; 118   ; 2        ; 11           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[8]     ; 119   ; 2        ; 11           ; 11           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; address[9]     ; 120   ; 2        ; 10           ; 11           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; debug1[0]      ; 58    ; 4        ; 9            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; debug1[1]      ; 57    ; 4        ; 8            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; debug1[2]      ; 55    ; 4        ; 8            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; debug1[3]      ; 53    ; 4        ; 8            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; debug1[4]      ; 52    ; 4        ; 8            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; debug1[5]      ; 51    ; 4        ; 7            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; debug1[6]      ; 50    ; 4        ; 7            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; debug1[7]      ; 49    ; 4        ; 7            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; debug[0]       ; 85    ; 3        ; 17           ; 5            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[1]       ; 86    ; 3        ; 17           ; 5            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[2]       ; 88    ; 3        ; 17           ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[3]       ; 93    ; 3        ; 17           ; 6            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[4]       ; 101   ; 3        ; 17           ; 7            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[5]       ; 102   ; 3        ; 17           ; 7            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[6]       ; 61    ; 4        ; 10           ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[7]       ; 95    ; 3        ; 17           ; 6            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_data[0] ; 62    ; 4        ; 10           ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; output_data[1] ; 66    ; 4        ; 12           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; output_data[2] ; 68    ; 4        ; 13           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; output_data[3] ; 70    ; 4        ; 15           ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; output_data[4] ; 72    ; 4        ; 16           ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; output_data[5] ; 74    ; 3        ; 17           ; 1            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; output_data[6] ; 76    ; 3        ; 17           ; 2            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; output_data[7] ; 80    ; 3        ; 17           ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; sync_pulse     ; 84    ; 3        ; 17           ; 4            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+--------------------------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source                 ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+--------------------------------------+---------------------+
; io[0] ; 124   ; 2        ; 9            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; SMC:ram|SMCControl:cntrl|io_select~0 ; -                   ;
; io[1] ; 125   ; 2        ; 9            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; SMC:ram|SMCControl:cntrl|io_select~0 ; -                   ;
; io[2] ; 130   ; 2        ; 8            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; SMC:ram|SMCControl:cntrl|io_select~0 ; -                   ;
; io[3] ; 127   ; 2        ; 9            ; 11           ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; SMC:ram|SMCControl:cntrl|io_select~0 ; -                   ;
; io[4] ; 132   ; 2        ; 7            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; SMC:ram|SMCControl:cntrl|io_select~0 ; -                   ;
; io[5] ; 129   ; 2        ; 8            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; SMC:ram|SMCControl:cntrl|io_select~0 ; -                   ;
; io[6] ; 134   ; 2        ; 7            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; SMC:ram|SMCControl:cntrl|io_select~0 ; -                   ;
; io[7] ; 131   ; 2        ; 8            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; SMC:ram|SMCControl:cntrl|io_select~0 ; -                   ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+--------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 25 ( 8 % )   ; 3.3V          ; --           ;
; 2        ; 24 / 30 ( 80 % ) ; 3.3V          ; --           ;
; 3        ; 12 / 29 ( 41 % ) ; 3.3V          ; --           ;
; 4        ; 18 / 30 ( 60 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 3          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 5          ; 1        ; address[13]    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 4        ; 7          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 9          ; 1        ; data_in        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 14         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 15         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 21         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 22         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 23         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 24         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 25         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 28         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 29         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 30         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 31         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 36         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 37         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 41         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 44         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 47         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 57         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 60         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 62         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 63         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 67         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 68         ; 4        ; sample_rate    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 69         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 74         ; 4        ; reset          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; read_data      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ; 76         ; 4        ; debug1[7]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 77         ; 4        ; debug1[6]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 78         ; 4        ; debug1[5]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 79         ; 4        ; debug1[4]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 80         ; 4        ; debug1[3]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; debug1[2]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; debug1[1]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 83         ; 4        ; debug1[0]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 84         ; 4        ; address[14]    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 85         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 86         ; 4        ; debug[6]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 62       ; 87         ; 4        ; output_data[0] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 88         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; output_data[1] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 92         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 95         ; 4        ; output_data[2] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 98         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 101        ; 4        ; output_data[3] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 104        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; output_data[4] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 111        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; output_data[5] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 113        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; output_data[6] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 118        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 123        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 124        ; 3        ; output_data[7] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 127        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; sync_pulse     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 130        ; 3        ; debug[0]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 131        ; 3        ; debug[1]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 87       ; 132        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 133        ; 3        ; debug[2]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 89       ; 134        ; 3        ; clk            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; debug[3]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 94       ; 137        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ; 138        ; 3        ; debug[7]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 96       ; 139        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 140        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 141        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; debug[4]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ; 146        ; 3        ; debug[5]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 103      ; 147        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 151        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 152        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 154        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 156        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 158        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 164        ; 2        ; address[0]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 165        ; 2        ; address[1]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 166        ; 2        ; address[2]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 171        ; 2        ; address[3]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 174        ; 2        ; address[4]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 177        ; 2        ; address[5]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; address[6]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 181        ; 2        ; address[7]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 182        ; 2        ; address[8]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 183        ; 2        ; address[9]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 184        ; 2        ; address[10]    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 185        ; 2        ; address[11]    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ; 186        ; 2        ; address[12]    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 124      ; 187        ; 2        ; io[0]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 188        ; 2        ; io[1]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; io[3]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; io[5]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ; 191        ; 2        ; io[2]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 131      ; 192        ; 2        ; io[7]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 132      ; 193        ; 2        ; io[4]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 194        ; 2        ; WE             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 195        ; 2        ; io[6]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 200        ; 2        ; OE             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ; 201        ; 2        ; CS             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ; 204        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 205        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 212        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 215        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 1.2 V                      ; 10 pF ; Not Available          ;
; LVDS_E_3R                  ; 10 pF ; Not Available          ;
; RSDS_E_3R                  ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                ;
+-----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node              ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                    ; Library Name ;
+-----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------+--------------+
; |TopLevel                               ; 353 (16)    ; 239          ; 0          ; 56   ; 0            ; 114 (6)      ; 22 (0)            ; 217 (10)         ; 107 (0)         ; 24 (0)     ; |TopLevel                                                                                              ; work         ;
;    |SMC:ram|                            ; 186 (0)     ; 151          ; 0          ; 0    ; 0            ; 35 (0)       ; 15 (0)            ; 136 (0)          ; 62 (0)          ; 24 (0)     ; |TopLevel|SMC:ram                                                                                      ; work         ;
;       |SMCControl:cntrl|                ; 23 (23)     ; 12           ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 12 (12)          ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCControl:cntrl                                                                     ; work         ;
;       |SMCData:data|                    ; 163 (9)     ; 139          ; 0          ; 0    ; 0            ; 24 (9)       ; 15 (0)            ; 124 (0)          ; 62 (0)          ; 24 (22)    ; |TopLevel|SMC:ram|SMCData:data                                                                         ; work         ;
;          |DataRegister:addr|            ; 17 (17)     ; 15           ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:addr                                                       ; work         ;
;          |DataRegister:output|          ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:output                                                     ; work         ;
;          |DataRegister:raddr|           ; 17 (17)     ; 15           ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; 15 (15)         ; 2 (2)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:raddr                                                      ; work         ;
;          |DataRegister:rw_limit0|       ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:rw_limit0                                                  ; work         ;
;          |DataRegister:rw_limit1|       ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:rw_limit1                                                  ; work         ;
;          |DataRegister:rw_limit2|       ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:rw_limit2                                                  ; work         ;
;          |DataRegister:rw_limit3|       ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:rw_limit3                                                  ; work         ;
;          |DataRegister:rw|              ; 32 (32)     ; 32           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:rw                                                         ; work         ;
;          |DataRegister:signal_size1|    ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:signal_size1                                               ; work         ;
;          |DataRegister:signal_size2|    ; 8 (8)       ; 7            ; 0          ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:signal_size2                                               ; work         ;
;          |DataRegister:waddr|           ; 16 (16)     ; 15           ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; 15 (15)         ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:waddr                                                      ; work         ;
;          |DataRegister:ww|              ; 4 (4)       ; 4            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegister:ww                                                         ; work         ;
;          |DataRegisterSp:contrl|        ; 6 (6)       ; 3            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|DataRegisterSp:contrl                                                   ; work         ;
;          |Increment4:inc3|              ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|SMC:ram|SMCData:data|Increment4:inc3                                                         ; work         ;
;    |UARTReceiver:uart|                  ; 151 (0)     ; 78           ; 0          ; 0    ; 0            ; 73 (0)       ; 7 (0)             ; 71 (0)           ; 45 (0)          ; 0 (0)      ; |TopLevel|UARTReceiver:uart                                                                            ; work         ;
;       |UARTReceiverControl:CP|          ; 90 (90)     ; 39           ; 0          ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 39 (39)          ; 32 (32)         ; 0 (0)      ; |TopLevel|UARTReceiver:uart|UARTReceiverControl:CP                                                     ; work         ;
;       |UARTReceiverData:DP|             ; 61 (0)      ; 39           ; 0          ; 0    ; 0            ; 22 (0)       ; 7 (0)             ; 32 (0)           ; 13 (0)          ; 0 (0)      ; |TopLevel|UARTReceiver:uart|UARTReceiverData:DP                                                        ; work         ;
;          |DataRegister:count1|          ; 4 (4)       ; 4            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |TopLevel|UARTReceiver:uart|UARTReceiverData:DP|DataRegister:count1                                    ; work         ;
;          |DataRegister:dout|            ; 9 (9)       ; 8            ; 0          ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |TopLevel|UARTReceiver:uart|UARTReceiverData:DP|DataRegister:dout                                      ; work         ;
;          |DataRegister:shift_r|         ; 10 (10)     ; 9            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |TopLevel|UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r                                   ; work         ;
;          |Increment4:incr|              ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |TopLevel|UARTReceiver:uart|UARTReceiverData:DP|Increment4:incr                                        ; work         ;
;          |UARTTicker:tc|                ; 36 (0)      ; 18           ; 0          ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 18 (0)           ; 13 (0)          ; 0 (0)      ; |TopLevel|UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc                                          ; work         ;
;             |UARTTickerControl:CP|      ; 12 (12)     ; 5            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |TopLevel|UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP                     ; work         ;
;             |UARTTickerData:DP|         ; 24 (11)     ; 13           ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 13 (0)           ; 13 (0)          ; 0 (0)      ; |TopLevel|UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP                        ; work         ;
;                |DataRegister:count_reg| ; 13 (13)     ; 13           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; 0 (0)      ; |TopLevel|UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg ; work         ;
+-----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------+
; Delay Chain Summary                       ;
+----------------+----------+---------------+
; Name           ; Pin Type ; Pad to Core 0 ;
+----------------+----------+---------------+
; reset          ; Input    ; (1)           ;
; clk            ; Input    ; (0)           ;
; data_in        ; Input    ; (1)           ;
; sample_rate    ; Input    ; (1)           ;
; read_data      ; Input    ; (1)           ;
; debug[0]       ; Output   ; --            ;
; debug[1]       ; Output   ; --            ;
; debug[2]       ; Output   ; --            ;
; debug[3]       ; Output   ; --            ;
; debug[4]       ; Output   ; --            ;
; debug[5]       ; Output   ; --            ;
; debug[6]       ; Output   ; --            ;
; debug[7]       ; Output   ; --            ;
; debug1[0]      ; Output   ; --            ;
; debug1[1]      ; Output   ; --            ;
; debug1[2]      ; Output   ; --            ;
; debug1[3]      ; Output   ; --            ;
; debug1[4]      ; Output   ; --            ;
; debug1[5]      ; Output   ; --            ;
; debug1[6]      ; Output   ; --            ;
; debug1[7]      ; Output   ; --            ;
; CS             ; Output   ; --            ;
; WE             ; Output   ; --            ;
; OE             ; Output   ; --            ;
; address[0]     ; Output   ; --            ;
; address[1]     ; Output   ; --            ;
; address[2]     ; Output   ; --            ;
; address[3]     ; Output   ; --            ;
; address[4]     ; Output   ; --            ;
; address[5]     ; Output   ; --            ;
; address[6]     ; Output   ; --            ;
; address[7]     ; Output   ; --            ;
; address[8]     ; Output   ; --            ;
; address[9]     ; Output   ; --            ;
; address[10]    ; Output   ; --            ;
; address[11]    ; Output   ; --            ;
; address[12]    ; Output   ; --            ;
; address[13]    ; Output   ; --            ;
; address[14]    ; Output   ; --            ;
; output_data[0] ; Output   ; --            ;
; output_data[1] ; Output   ; --            ;
; output_data[2] ; Output   ; --            ;
; output_data[3] ; Output   ; --            ;
; output_data[4] ; Output   ; --            ;
; output_data[5] ; Output   ; --            ;
; output_data[6] ; Output   ; --            ;
; output_data[7] ; Output   ; --            ;
; sync_pulse     ; Output   ; --            ;
; io[0]          ; Bidir    ; (1)           ;
; io[1]          ; Bidir    ; (1)           ;
; io[2]          ; Bidir    ; (1)           ;
; io[3]          ; Bidir    ; (1)           ;
; io[4]          ; Bidir    ; (1)           ;
; io[5]          ; Bidir    ; (1)           ;
; io[6]          ; Bidir    ; (1)           ;
; io[7]          ; Bidir    ; (1)           ;
+----------------+----------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------+---------------+---------+---------------+--------+----------------------+------------------+
; Name                                                                                 ; Location      ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------------+---------------+---------+---------------+--------+----------------------+------------------+
; SMC:ram|SMCControl:cntrl|io_select~0                                                 ; LC_X7_Y6_N3   ; 11      ; Output enable ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[3]~2                                     ; LC_X8_Y10_N9  ; 15      ; Clock enable  ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[1]~32                                   ; LC_X7_Y9_N8   ; 15      ; Sync. clear   ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[1]~33                                   ; LC_X7_Y9_N9   ; 15      ; Clock enable  ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|DataRegister:rw_limit0|Dout~0                                   ; LC_X9_Y9_N0   ; 8       ; Clock enable  ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|DataRegister:rw_limit1|Dout~0                                   ; LC_X9_Y9_N8   ; 8       ; Clock enable  ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|DataRegister:rw_limit2|Dout~0                                   ; LC_X9_Y9_N1   ; 8       ; Clock enable  ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout~8                                   ; LC_X9_Y9_N7   ; 8       ; Clock enable  ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|DataRegister:signal_size1|Dout~0                                ; LC_X10_Y9_N9  ; 8       ; Clock enable  ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|DataRegister:signal_size2|Dout~0                                ; LC_X10_Y9_N5  ; 7       ; Clock enable  ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout~30                                      ; LC_X8_Y10_N8  ; 15      ; Clock enable  ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|DataRegisterSp:contrl|Dout~0                                    ; LC_X8_Y7_N8   ; 8       ; Clock enable  ; no     ; --                   ; --               ;
; SMC:ram|SMCData:data|READ_WAIT_IN~0                                                  ; LC_X8_Y7_N1   ; 32      ; Sync. clear   ; no     ; --                   ; --               ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig~1                                 ; LC_X12_Y10_N3 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:dout|Dout~1                       ; LC_X10_Y6_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout~1                    ; LC_X13_Y5_N5  ; 13      ; Clock enable  ; no     ; --                   ; --               ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|increment~3 ; LC_X12_Y6_N8  ; 13      ; Sync. clear   ; no     ; --                   ; --               ;
; clk                                                                                  ; PIN_89        ; 239     ; Clock         ; yes    ; Global Clock         ; GCLK2            ;
; done~4                                                                               ; LC_X10_Y5_N5  ; 2       ; Clock enable  ; no     ; --                   ; --               ;
; reset                                                                                ; PIN_45        ; 132     ; Sync. clear   ; no     ; --                   ; --               ;
+--------------------------------------------------------------------------------------+---------------+---------+---------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_89   ; 239     ; Global Clock         ; GCLK2            ;
+------+----------+---------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                            ;
+------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                             ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------+---------+
; reset                                                                                                            ; 132     ;
; UARTReceiver:uart|UARTReceiverControl:CP|state.S5                                                                ; 36      ;
; UARTReceiver:uart|UARTReceiverControl:CP|state.S1                                                                ; 33      ;
; SMC:ram|SMCData:data|READ_WAIT_IN~0                                                                              ; 32      ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[1]~33                                                               ; 15      ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[1]~32                                                               ; 15      ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout~30                                                                  ; 15      ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[3]~2                                                                 ; 15      ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[3]~0                                                                 ; 15      ;
; SMC:ram|SMCData:data|Equal6~0                                                                                    ; 15      ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|increment~3                             ; 13      ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout~1                                                ; 13      ;
; SMC:ram|SMCControl:cntrl|io_select~0                                                                             ; 11      ;
; SMC:ram|SMCControl:cntrl|count_sig[0]                                                                            ; 10      ;
; SMC:ram|SMCControl:cntrl|count_sig[1]                                                                            ; 9       ;
; SMC:ram|SMCControl:cntrl|state.S0                                                                                ; 9       ;
; SMC:ram|SMCData:data|DataRegister:signal_size1|Dout~0                                                            ; 8       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:dout|Dout~1                                                   ; 8       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout~8                                                               ; 8       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit2|Dout~0                                                               ; 8       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit1|Dout~0                                                               ; 8       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit0|Dout~0                                                               ; 8       ;
; SMC:ram|SMCData:data|DataRegisterSp:contrl|Dout~0                                                                ; 8       ;
; SMC:ram|SMCData:data|DataRegister:signal_size2|Dout~0                                                            ; 7       ;
; SMC:ram|SMCControl:cntrl|state.S3                                                                                ; 7       ;
; SMC:ram|SMCControl:cntrl|count_sig[2]                                                                            ; 6       ;
; SMC:ram|SMCData:data|Equal0~20                                                                                   ; 6       ;
; SMC:ram|SMCControl:cntrl|state.S7                                                                                ; 6       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|tick~2                                  ; 6       ;
; UARTReceiver:uart|UARTReceiverControl:CP|state.S3                                                                ; 6       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[2]             ; 6       ;
; data_in                                                                                                          ; 5       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~157                                                                ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout~6                                                               ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout~5                                                               ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout~4                                                               ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout~3                                                               ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout~2                                                               ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout~1                                                               ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout~0                                                               ; 5       ;
; UARTReceiver:uart|UARTReceiverControl:CP|process_0~0                                                             ; 5       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:count1|Dout[0]                                                ; 5       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~122                                                                ; 5       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~97                                                                 ; 5       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~72                                                                 ; 5       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~47                                                                 ; 5       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~22                                                                 ; 5       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[6]~13                                                               ; 5       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[6]~13                                                               ; 5       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[1]~3                                                                ; 5       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[1]~3                                                                ; 5       ;
; SMC:ram|SMCControl:cntrl|state.S4                                                                                ; 5       ;
; SMC:ram|SMCData:data|DataRegister:ww|Dout[0]                                                                     ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[25]~49                                                                 ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[20]~43                                                                 ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[15]~29                                                                 ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[10]~23                                                                 ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[5]~9                                                                   ; 5       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[0]~3                                                                   ; 5       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|Equal0~4                                   ; 5       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[5]~9           ; 5       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[0]~5           ; 5       ;
; sample_rate                                                                                                      ; 4       ;
; SMC:ram|SMCControl:cntrl|Equal0~1                                                                                ; 4       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout~7                                                               ; 4       ;
; SMC:ram|SMCControl:cntrl|Equal0~0                                                                                ; 4       ;
; UARTReceiver:uart|UARTReceiverControl:CP|data_ready                                                              ; 4       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:count1|Dout[1]                                                ; 4       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Selector3~0                                                             ; 4       ;
; SMC:ram|SMCControl:cntrl|state.S5                                                                                ; 4       ;
; SMC:ram|SMCControl:cntrl|state.S1                                                                                ; 4       ;
; SMC:ram|SMCData:data|Equal3~0                                                                                    ; 4       ;
; SMC:ram|SMCData:data|DataRegister:ww|Dout[1]                                                                     ; 4       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2                                ; 4       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1                                ; 4       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[1]             ; 4       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[0]             ; 4       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3]             ; 4       ;
; SMC:ram|SMCData:data|DataRegister:output|Dout[7]                                                                 ; 4       ;
; SMC:ram|SMCData:data|DataRegister:output|Dout[6]                                                                 ; 4       ;
; SMC:ram|SMCData:data|DataRegister:output|Dout[5]                                                                 ; 4       ;
; SMC:ram|SMCData:data|DataRegister:output|Dout[4]                                                                 ; 4       ;
; SMC:ram|SMCData:data|DataRegister:output|Dout[3]                                                                 ; 4       ;
; SMC:ram|SMCData:data|DataRegister:output|Dout[2]                                                                 ; 4       ;
; SMC:ram|SMCData:data|DataRegister:output|Dout[1]                                                                 ; 4       ;
; SMC:ram|SMCData:data|DataRegister:output|Dout[0]                                                                 ; 4       ;
; read_data                                                                                                        ; 3       ;
; UARTReceiver:uart|UARTReceiverControl:CP|state.S4                                                                ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state~7                                 ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:count1|Dout[2]                                                ; 3       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Equal0~10                                                               ; 3       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[0]                                                            ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[14]                                                                 ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[13]                                                                 ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[12]                                                                 ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[11]~23                                                              ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[11]                                                                 ; 3       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[11]~23                                                              ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[10]                                                                 ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[9]                                                                  ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[8]                                                                  ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[7]                                                                  ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[6]                                                                  ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[5]                                                                  ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[4]                                                                  ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[3]                                                                  ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[2]                                                                  ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[1]                                                                  ; 3       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[0]                                                                  ; 3       ;
; SMC:ram|SMCControl:cntrl|state.S6                                                                                ; 3       ;
; SMC:ram|SMCControl:cntrl|state.S2                                                                                ; 3       ;
; SMC:ram|SMCControl:cntrl|state.S8                                                                                ; 3       ;
; SMC:ram|SMCData:data|DataRegister:ww|Dout[2]                                                                     ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|Equal1~0                                   ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|Equal0~2                                   ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|Equal2~3                                   ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10]            ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[12]            ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]             ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]             ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[11]            ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|Equal2~1                                   ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[4]             ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8]             ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7]             ; 3       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[5]             ; 3       ;
; UARTReceiver:uart|UARTReceiverControl:CP|state.S2                                                                ; 3       ;
; SMC:ram|SMCControl:cntrl|Equal0~2                                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[30]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[29]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[28]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[27]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[26]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[25]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[24]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[23]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[22]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[21]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[20]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[19]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[18]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[17]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[16]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[15]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[14]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[13]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[12]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[11]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[10]                                                           ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[9]                                                            ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[8]                                                            ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[7]                                                            ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[6]                                                            ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[5]                                                            ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[4]                                                            ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[3]                                                            ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[2]                                                            ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[1]                                                            ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig~1                                                             ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:dout|Dout[7]                                                  ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:dout|Dout[6]                                                  ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:dout|Dout[5]                                                  ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:dout|Dout[4]                                                  ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:dout|Dout[3]                                                  ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:dout|Dout[2]                                                  ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:dout|Dout[1]                                                  ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:dout|Dout[0]                                                  ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:count1|Dout[3]                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S0                                ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|increment~2                             ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~150                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~145                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~140                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~135                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~130                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~125                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~120                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~115                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~110                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~105                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~100                                                                ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~95                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~90                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~85                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~80                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~75                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~70                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~65                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~60                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~55                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~50                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~45                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~40                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~35                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~30                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~25                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~20                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~15                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~10                                                                 ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~5                                                                  ; 2       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~0                                                                  ; 2       ;
; done~4                                                                                                           ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[14]                                                                 ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[13]                                                                 ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[12]                                                                 ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[11]                                                                 ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[10]                                                                 ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[9]                                                                  ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[8]                                                                  ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[7]                                                                  ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[6]                                                                  ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[5]                                                                  ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[4]                                                                  ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[3]                                                                  ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[2]                                                                  ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[1]                                                                  ; 2       ;
; SMC:ram|SMCControl:cntrl|WideOr4~0                                                                               ; 2       ;
; SMC:ram|SMCControl:cntrl|WideOr5~0                                                                               ; 2       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[0]                                                                  ; 2       ;
; SMC:ram|SMCData:data|DataRegister:ww|Dout[3]                                                                     ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[30]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[31]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[28]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[29]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[26]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[27]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[24]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[25]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[22]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[23]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[20]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[21]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[18]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[19]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[16]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[17]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[14]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[15]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[12]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[13]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[10]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[11]                                                                    ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[8]                                                                     ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[9]                                                                     ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[6]                                                                     ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]                                                                     ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[4]                                                                     ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[5]                                                                     ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[2]                                                                     ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[3]                                                                     ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[0]                                                                     ; 2       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[1]                                                                     ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[7]                                               ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                                               ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                                               ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[4]                                               ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[3]                                               ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[2]                                               ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|tick~0                                  ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S3                                ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10]~25         ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|Equal2~0                                   ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[1]                                               ; 2       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[8]                                               ; 2       ;
; io[7]~7                                                                                                          ; 1       ;
; io[6]~6                                                                                                          ; 1       ;
; io[5]~5                                                                                                          ; 1       ;
; io[4]~4                                                                                                          ; 1       ;
; io[3]~3                                                                                                          ; 1       ;
; io[2]~2                                                                                                          ; 1       ;
; io[1]~1                                                                                                          ; 1       ;
; io[0]~0                                                                                                          ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|increment~4                             ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Selector2~1                                                             ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Selector2~0                                                             ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|state.S0                                                                ; 1       ;
; SMC:ram|SMCControl:cntrl|count_var~2                                                                             ; 1       ;
; SMC:ram|SMCControl:cntrl|count_var~1                                                                             ; 1       ;
; SMC:ram|SMCControl:cntrl|count_var~0                                                                             ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|Increment4:incr|Add0~1                                                     ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|Increment4:incr|Add0~0                                                     ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Selector1~0                                                             ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S4                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[31]                                                           ; 1       ;
; SMC:ram|SMCControl:cntrl|state~16                                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[1]~31                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[1]~30                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegister:signal_size2|Dout[6]                                                           ; 1       ;
; SMC:ram|SMCData:data|Equal4~6                                                                                    ; 1       ;
; SMC:ram|SMCData:data|DataRegister:signal_size2|Dout[4]                                                           ; 1       ;
; SMC:ram|SMCData:data|Equal4~5                                                                                    ; 1       ;
; SMC:ram|SMCData:data|Equal4~4                                                                                    ; 1       ;
; SMC:ram|SMCData:data|Equal4~3                                                                                    ; 1       ;
; SMC:ram|SMCData:data|Equal4~2                                                                                    ; 1       ;
; SMC:ram|SMCData:data|DataRegister:signal_size1|Dout[2]                                                           ; 1       ;
; SMC:ram|SMCData:data|Equal4~1                                                                                    ; 1       ;
; SMC:ram|SMCData:data|Equal4~0                                                                                    ; 1       ;
; SMC:ram|SMCControl:cntrl|state~13                                                                                ; 1       ;
; SMC:ram|SMCData:data|Increment4:inc3|Add0~0                                                                      ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit0|Dout[7]                                                              ; 1       ;
; SMC:ram|SMCData:data|DataRegister:signal_size1|Dout[6]                                                           ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit0|Dout[5]                                                              ; 1       ;
; SMC:ram|SMCData:data|DataRegister:signal_size1|Dout[4]                                                           ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit0|Dout[3]                                                              ; 1       ;
; SMC:ram|SMCData:data|DataRegister:signal_size2|Dout[2]                                                           ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit0|Dout[1]                                                              ; 1       ;
; SMC:ram|SMCData:data|DataRegister:signal_size1|Dout[0]                                                           ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|Equal2~4                                   ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|process_0~1                                                             ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Equal0~9                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~147                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~142COUT1_232                                                       ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~142                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~137COUT1_230                                                       ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~137                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Equal0~8                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~132COUT1_228                                                       ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~132                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~127COUT1_226                                                       ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~127                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~117COUT1_224                                                       ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~117                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Equal0~7                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~112COUT1_222                                                       ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~112                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~107COUT1_220                                                       ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~107                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Equal0~6                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~102COUT1_218                                                       ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~102                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Equal0~5                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~92COUT1_216                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~92                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~87COUT1_214                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~87                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~82COUT1_212                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~82                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~77COUT1_210                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~77                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Equal0~4                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Equal0~3                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~67COUT1_208                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~67                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~62COUT1_206                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~62                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~57COUT1_204                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~57                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Equal0~2                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~52COUT1_202                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~52                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~42COUT1_200                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~42                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~37COUT1_198                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~37                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Equal0~1                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~32COUT1_196                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~32                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~27COUT1_194                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~27                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~17COUT1_192                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~17                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Equal0~0                                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~12COUT1_190                                                        ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~12                                                                 ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~7COUT1_188                                                         ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~7                                                                  ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~2COUT1_186                                                         ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Add0~2                                                                  ; 1       ;
; done~3                                                                                                           ; 1       ;
; old_output[7]                                                                                                    ; 1       ;
; old_output[6]                                                                                                    ; 1       ;
; done~2                                                                                                           ; 1       ;
; old_output[5]                                                                                                    ; 1       ;
; old_output[4]                                                                                                    ; 1       ;
; done~1                                                                                                           ; 1       ;
; old_output[1]                                                                                                    ; 1       ;
; done~0                                                                                                           ; 1       ;
; old_output[3]                                                                                                    ; 1       ;
; old_output[2]                                                                                                    ; 1       ;
; Equal0~0                                                                                                         ; 1       ;
; old_output[0]                                                                                                    ; 1       ;
; done                                                                                                             ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[13]~27COUT1_67                                                      ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[13]~27                                                              ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[13]~27COUT1_64                                                      ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[13]~27                                                              ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[12]~25COUT1_65                                                      ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[12]~25                                                              ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[12]~25COUT1_62                                                      ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[12]~25                                                              ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[10]~21COUT1_63                                                      ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[10]~21                                                              ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[10]~21COUT1_60                                                      ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[10]~21                                                              ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[9]~19COUT1_61                                                       ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[9]~19                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[9]~19COUT1_58                                                       ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[9]~19                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[8]~17COUT1_59                                                       ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[8]~17                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[8]~17COUT1_56                                                       ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[8]~17                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[7]~15COUT1_57                                                       ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[7]~15                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[7]~15COUT1_54                                                       ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[7]~15                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[5]~11COUT1_55                                                       ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[5]~11                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[5]~11COUT1_52                                                       ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[5]~11                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[4]~9COUT1_53                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[4]~9                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[4]~9COUT1_50                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[4]~9                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[3]~7COUT1_51                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[3]~7                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[3]~7COUT1_48                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[3]~7                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[2]~5COUT1_49                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[2]~5                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[2]~5COUT1_46                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[2]~5                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[0]~1COUT1_47                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:raddr|Dout[0]~1                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[0]~1COUT1_44                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:waddr|Dout[0]~1                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegisterSp:contrl|Dout[0]                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegisterSp:contrl|Dout~5                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegisterSp:contrl|Dout[1]                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegisterSp:contrl|Dout~4                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegisterSp:contrl|Dout[2]                                                               ; 1       ;
; SMC:ram|SMCData:data|DataRegisterSp:contrl|Dout~3                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegisterSp:contrl|Dout~2                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegisterSp:contrl|Dout~1                                                                ; 1       ;
; SMC:ram|SMCData:data|Equal0~19                                                                                   ; 1       ;
; SMC:ram|SMCData:data|Equal0~18                                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[30]~63                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout[7]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~17                                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[28]~59COUT1_134                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[28]~59                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[29]~57COUT1_136                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[29]~57                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout[5]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~16                                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[26]~55COUT1_130                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[26]~55                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[27]~53COUT1_132                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[27]~53                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout[3]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~15                                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[24]~51COUT1_128                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[24]~51                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit3|Dout[1]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~14                                                                                   ; 1       ;
; SMC:ram|SMCData:data|Equal0~13                                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[22]~47COUT1_124                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[22]~47                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[23]~45COUT1_126                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[23]~45                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit2|Dout[7]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~12                                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[21]~41COUT1_122                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[21]~41                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit2|Dout[5]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~11                                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[18]~39COUT1_118                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[18]~39                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[19]~37COUT1_120                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[19]~37                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit2|Dout[3]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~10                                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[16]~35COUT1_114                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[16]~35                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[17]~33COUT1_116                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[17]~33                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit2|Dout[1]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~9                                                                                    ; 1       ;
; SMC:ram|SMCData:data|Equal0~8                                                                                    ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[14]~31COUT1_112                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[14]~31                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit1|Dout[7]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~7                                                                                    ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[12]~27COUT1_108                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[12]~27                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[13]~25COUT1_110                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[13]~25                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit1|Dout[5]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~6                                                                                    ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[11]~21COUT1_106                                                        ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[11]~21                                                                 ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit1|Dout[3]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~5                                                                                    ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[8]~19COUT1_102                                                         ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[8]~19                                                                  ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[9]~17COUT1_104                                                         ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[9]~17                                                                  ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw_limit1|Dout[1]                                                              ; 1       ;
; SMC:ram|SMCData:data|Equal0~4                                                                                    ; 1       ;
; SMC:ram|SMCData:data|Equal0~3                                                                                    ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[6]~15COUT1_98                                                          ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[6]~15                                                                  ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]~13COUT1_100                                                         ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]~13                                                                  ; 1       ;
; SMC:ram|SMCData:data|Equal0~2                                                                                    ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[4]~11COUT1_96                                                          ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[4]~11                                                                  ; 1       ;
; SMC:ram|SMCData:data|Equal0~1                                                                                    ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[2]~7COUT1_92                                                           ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[2]~7                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[3]~5COUT1_94                                                           ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[3]~5                                                                   ; 1       ;
; SMC:ram|SMCData:data|Equal0~0                                                                                    ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[1]~1COUT1_90                                                           ; 1       ;
; SMC:ram|SMCData:data|DataRegister:rw|Dout[1]~1                                                                   ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[9]                                               ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout~7                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout~6                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout~5                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout~4                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout~3                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout~2                                                ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|tick~1                                  ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|Equal0~3                                   ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|Equal0~1                                   ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|Equal0~0                                   ; 1       ;
; UARTReceiver:uart|UARTReceiverControl:CP|Selector4~0                                                             ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|Equal2~2                                   ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]~21COUT1_45  ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]~21          ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]~19COUT1_51  ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]~19          ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[11]~17COUT1_53 ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[11]~17         ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[4]~15COUT1_43  ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[4]~15          ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8]~13COUT1_49  ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8]~13          ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7]~11COUT1_47  ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7]~11          ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[1]~7COUT1_37   ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[1]~7           ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3]~3COUT1_41   ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3]~3           ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[2]~1COUT1_39   ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[2]~1           ; 1       ;
; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout~0                                                ; 1       ;
; sync_pulse_signal                                                                                                ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[14]                                                                  ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[13]                                                                  ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[12]                                                                  ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[11]                                                                  ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[10]                                                                  ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[9]                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[8]                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[7]                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[6]                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[5]                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[4]                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[3]                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[2]                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[1]                                                                   ; 1       ;
; SMC:ram|SMCData:data|DataRegister:addr|Dout[0]                                                                   ; 1       ;
+------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------+
; Interconnect Usage Summary                        ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage                ;
+----------------------------+----------------------+
; C4s                        ; 261 / 2,870 ( 9 % )  ;
; Direct links               ; 90 / 3,938 ( 2 % )   ;
; Global clocks              ; 1 / 4 ( 25 % )       ;
; LAB clocks                 ; 10 / 72 ( 14 % )     ;
; LUT chains                 ; 18 / 1,143 ( 2 % )   ;
; Local interconnects        ; 472 / 3,938 ( 12 % ) ;
; R4s                        ; 248 / 2,832 ( 9 % )  ;
+----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.40) ; Number of LABs  (Total = 42) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 2                            ;
; 3                                          ; 1                            ;
; 4                                          ; 0                            ;
; 5                                          ; 1                            ;
; 6                                          ; 2                            ;
; 7                                          ; 6                            ;
; 8                                          ; 4                            ;
; 9                                          ; 5                            ;
; 10                                         ; 21                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.76) ; Number of LABs  (Total = 42) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 40                           ;
; 1 Clock enable                     ; 13                           ;
; 1 Sync. clear                      ; 16                           ;
; 2 Clock enables                    ; 5                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.81) ; Number of LABs  (Total = 42) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 6                            ;
; 8                                           ; 2                            ;
; 9                                           ; 5                            ;
; 10                                          ; 18                           ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.57) ; Number of LABs  (Total = 42) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 4                            ;
; 6                                               ; 7                            ;
; 7                                               ; 7                            ;
; 8                                               ; 3                            ;
; 9                                               ; 2                            ;
; 10                                              ; 9                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.14) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 5                            ;
; 4                                            ; 5                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 3                            ;
; 9                                            ; 4                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 5                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Mon Mar 27 15:52:23 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off TopLevel -c TopLevel
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5M1270ZT144C5 for design "TopLevel"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 5M240ZT144C5 is compatible
    Info (176445): Device 5M240ZT144I5 is compatible
    Info (176445): Device 5M570ZT144C5 is compatible
    Info (176445): Device 5M570ZT144I5 is compatible
    Info (176445): Device 5M1270ZT144I5 is compatible
Critical Warning (169085): No exact pin location assignment(s) for 10 pins of 56 total pins
    Info (169086): Pin debug[0] not assigned to an exact location on the device
    Info (169086): Pin debug[1] not assigned to an exact location on the device
    Info (169086): Pin debug[2] not assigned to an exact location on the device
    Info (169086): Pin debug[3] not assigned to an exact location on the device
    Info (169086): Pin debug[4] not assigned to an exact location on the device
    Info (169086): Pin debug[5] not assigned to an exact location on the device
    Info (169086): Pin debug[6] not assigned to an exact location on the device
    Info (169086): Pin debug[7] not assigned to an exact location on the device
    Info (169086): Pin address[13] not assigned to an exact location on the device
    Info (169086): Pin address[14] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TopLevel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 89
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info (176244): Moving registers into LUTs to improve timing and density
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Extra Info (176245): Finished moving registers into LUTs: elapsed time is 00:00:00
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 10 (unused VREF, 3.3V VCCIO, 0 input, 10 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  14 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X9_Y0 to location X17_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 369 megabytes
    Info: Processing ended: Mon Mar 27 15:52:27 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


