---
layout: default
title: 実践編 第4章 4.2節 PoC構成ブロックの仕様定義
---

# 🧩 4.2 PoC構成ブロックの仕様定義  
**4.2 Functional Specifications of PoC Design Blocks**

---

## 📝 本節の目的｜Purpose of This Section

本節では、PoC設計に含まれる3つの基本ブロック（FSM、MUX、Adder）について、  
**機能仕様・I/O信号・動作内容・設計意図**を明確に定義し、  
後続のRTL設計・物理設計へのスムーズな展開を可能にします。

This section defines the **functional specifications and I/O signals** of the three basic PoC blocks: FSM, MUX, and Adder.

---

## 🔁 1. FSM（有限状態機械）｜Finite State Machine

### ✅ 目的｜Purpose
クロック同期型の状態遷移回路を学び、**状態制御と出力制御の基本構造**を理解する。  
Understand the basics of **clocked state transitions and output control**.

### 🧭 状態遷移仕様｜State Transition Table

| 現状態<br>Current | 入力<br>Input `start` | 次状態<br>Next | 出力<br>`flag_done` |
|-------------------|------------------------|-----------------|----------------------|
| IDLE              | 0                      | IDLE            | 0                    |
| IDLE              | 1                      | LOAD            | 0                    |
| LOAD              | -                      | EXEC            | 0                    |
| EXEC              | -                      | DONE            | 1                    |
| DONE              | -                      | IDLE            | 0                    |

### 🔌 入出力定義｜I/O Signals

| 信号名<br>Signal | 種別<br>Type | 説明<br>Description                  |
|------------------|--------------|--------------------------------------|
| `clk`            | 入力         | クロック信号                         |
| `rst_n`          | 入力         | 非同期リセット（負論理）             |
| `start`          | 入力         | 状態遷移のトリガ信号                 |
| `flag_done`      | 出力         | 処理完了を示すフラグ（DONE時High）  |

---

## 🔀 2. MUX（2:1マルチプレクサ）｜2:1 Multiplexer

### ✅ 目的｜Purpose
基本的な組合せ論理回路を理解し、**Verilog記述やレイアウト評価**に慣れる。  
Learn **combinational logic** and layout implications.

### 📐 真理値表｜Truth Table

| `SEL` | `A` | `B` | 出力<br>`Y` |
|-------|-----|-----|--------------|
| 0     | 0   | 1   | 0            |
| 0     | 1   | 0   | 1            |
| 1     | 0   | 1   | 1            |
| 1     | 1   | 0   | 0            |

※ 通常の `Y = SEL ? B : A` に基づく動作を想定。

### 🔌 入出力定義｜I/O Signals

| 信号名<br>Signal | 種別<br>Type | 説明<br>Description  |
|------------------|--------------|----------------------|
| `A`              | 入力         | 入力信号 A           |
| `B`              | 入力         | 入力信号 B           |
| `SEL`            | 入力         | セレクト信号         |
| `Y`              | 出力         | 選択された出力       |

---

## ➕ 3. Adder（4ビット加算器）｜4-bit Ripple Carry Adder

### ✅ 目的｜Purpose
ビットバス演算・キャリープロパゲーションを理解し、**演算処理のRTL構造**を習得する。  
Understand **bit-bus arithmetic and carry propagation**.

### 🔌 入出力定義｜I/O Signals

| 信号名<br>Signal | 種別<br>Type | ビット幅<br>Width | 説明<br>Description      |
|------------------|--------------|--------------------|--------------------------|
| `A`              | 入力         | [3:0]              | 加算入力 A               |
| `B`              | 入力         | [3:0]              | 加算入力 B               |
| `SUM`            | 出力         | [3:0]              | 計算結果（加算出力）     |
| `COUT`           | 出力         | 1bit               | 繰り上がりキャリー出力   |

---

## 🧠 各ブロックの設計意義と展開性｜Design Significance & Expandability

| ブロック<br>Block | 学習項目<br>Learning Focus       | 拡張例<br>Expandability Example         |
|-------------------|----------------------------------|------------------------------------------|
| FSM               | 状態制御、同期論理               | UART、SPI、FSM制御回路などの応用         |
| MUX               | 組合せ論理、選択構造             | ALU制御、アドレス選択、信号分岐         |
| Adder             | バス演算、キャリー処理、演算構造 | ALU、DSPモジュール、積和演算器などへの拡張 |

---

## 🔗 次節への接続｜Next Section

次節 [4.3：Sky130 設計制約](4.3_sky130_design_constraints.md) では、  
これらのPoCブロックを **Sky130上で正しく動作させるための設計制約**  
（電源、タイミング、DRC、IO構成、レイアウト条件など）について詳しく解説します。

---

## 🔙 戻る｜Back to Chapter Top

[⬅️ 第4章トップへ戻る｜Back to Chapter 4 Top](README.md)
