2目錄
報告內容
前言
研究目的
文獻探討
研究方法
結果與討論
參考文獻
計畫成果自評
3
5
5
5
6
7
8
4的 液 晶 顯 示 器 (Liquid Crystal
Display，LCD)其技術得以飛快的速度
不斷演進，因而取代陰極射線管螢幕
而成為主流產品。由於液晶顯示器具
有面積小、重量輕、無輻射、全色彩..
等等的優點，因此，薄膜電晶體已經
廣泛使用於顯示器上的應用，例如：
電子書、行動電話(Cell Phone)、數位
攝影機(Digital Camera)、筆記型電腦與
個 人 電 腦 (Note Book & Personal
Computer)、個人數位助理(PDA)。
雖然薄膜電晶體特性近似於金氧
半 場 效 電 晶 體
(Metal-Oxide-Semiconductor Field
Effect Transistor，MOSFET)，但是半
導體層是由沉積所形成的，比單晶矽
半導體有更多的缺陷(Defects)與結晶
的瑕疵發生在薄膜內，導致更多複雜
的傳導機制，為了改善特性、可再現
性 (Reproducibility) 與可靠度， grain
boundary 與 interface trap state density
必須要降低 [1]。
TFT 材 料 又 分 成 非 晶 矽
(amorphous-Si)與複晶矽(poly-Si)，上述
兩種材料都是在各畫素下，作為 TFT
元件像素的開關切換，通常灰階控制
都是採用電壓調變方式。非晶矽薄膜
電晶體顧名思義就是其通道含有大量
氫的非晶矽(amorphous-Si)，而隨著顯
示器面積的增大和像素的提高，因此
薄膜電晶體必須具有高移動率的載
子，而驅使液晶顯示器必須減短其充
放電時間。但是非晶矽薄膜電晶體在
高效能電路的應用上受限本身不理想
的特性，例如：其載子遷移率(mobility)
非常低，小於 1 2cm /V-s，如此低的載
子遷移率不僅限制了它的驅動能力，
也使它無法整合高速的周邊驅動電
路，因此非晶矽薄膜電晶體通常只用
在像素的開關元件上，無法製作週邊
的驅動電路與控制電路 [2]。反觀，複
晶矽薄膜電晶體利用一些結晶技術，
使其具有較高的載子移動率，因此我
們利用複晶矽薄膜來當作主動區
(Active region)的材料，來解決非晶矽
其低載子移動率的問題。複晶矽有許
多的優點，例如：高載子移動率、優
良的操作穩定性及較長的生命週期、
低的寄生電容以及與金氧半場效電晶
體(MOSFET)製程類似等優點，因此可
以使的主動式陣列(Active-matrix，AM)
開關元件整合在相同的基底，開創高
亮度以及減少面板製造上的成本和可
靠度。複晶矽除了應用在主動式陣列
的 顯 示 器 (Active-matrix liquid
crystal display, AMLCDs)上外，也
有 應 用 在 一 些 記 憶 體 元 件 如
SRAMs( Synchronous Dynamic Random
Access Memory)、 EPROM (Erasable
Programmable Read-Only Memory,可
清除程式化唯讀記憶體)、EEPROMs
(Electrically Erasable
Programmable Read-Only Memory 電子
式可清除程式化唯讀記憶體)等。隨
著生活越來越講究，可攜帶式的科技
產品須具備有高密度積體電路製造以
及低功率消耗的特點，這些需求已可
用傳統式的方法將元件積體化就可達
成了，但以目前發展中科技水準而
言，傳統的方法已達到其技術的限制
了，為了去突破積體電路技術的限
制，因而發展三維(3-D)的積體電路技
術，複晶矽的 TFT 已可達成三維的積
體電路技術，此積體電路技術的應用
在 之 前 所 說 的 一 些 記 憶 體 元 件
(SRAMs、EPROM、EEPROMs)上。
6圖三、熱載子效應 (Hot Carrier Effect)
圖四、漏電流效應(Leakage)
圖五、厚源汲極與內側壁複晶矽薄膜
電晶體(RSDIS-TFT)
V.結果與討論
而我們成功製作厚源汲極與內側
壁複晶矽薄膜電晶體(RSDIS-TFT)，我
們利用掃描式電子顯微鏡 (Scanning
Electron Microscope，SEM) 之拍攝，
如圖六所示。可以清楚看出元件的所
有結構，包含閘極、閘極氧化層、通
道、提升之源汲極與內側壁。
圖六、RSDIS-TFT 與傳統型之轉換曲
線圖
而圖七是 RSDIS-TFT 與傳統
型複晶矽薄膜電晶體的轉換曲線
圖，從圖中可以明顯看出在 VDS
= 5V 與 VGS = -15V 的情況下，
RSDISTFT 的漏電流明顯的比傳
統型的來的小，從 651 pA 降低到
133 pA，其原因主要是因為內側
壁與 RSD 結構的結合，大大降低
了汲極端的高電場，因此減少了
由閘極引發的汲極漏電(GIDL)，
證明 RSDIS-TFT 可以有效降低汲
極端的高電場，以減少其漏電
流，也證明先前模擬數據的可靠
性。另外值得注意的一點是，在
VDS = 0.1V 時，RSDISTFT 的漏
電流比傳統型的來的稍微大一
些，我們認為可能是在形成內側
壁時，由於使用乾蝕刻機來蝕刻
出側壁，因此通道表面的缺陷狀
態(interface trap state density)稍稍
的比傳統型來的多一點，才導致
其漏電流比傳統型的稍微大一
8Degradation to Hot-Carrier
Injection at Energies Below the
Si-SiO2 Energy Barrier,” in Proc. 
Intl. Electron Devices Meeting,
pp.396-399, 1983
[5] M. Lack, I. W. Wu, T. J. King, A. G.
Lewis, “Analysis of leakage curents 
in poly-silicon thin film transistors,” 
in IEDM Tech. Dig., 1993,
pp385-388
[6]. Kumar K.P., A.; Sin, J.K.O.; Nguyen,
C.T.; Ko, P.K., “Kink-free
polycrystalline silicon double-gate
elevated-channel thin-film
transistors” IEEE Trans. Electron
Devices, Vol.45 No.12 pp.2514-2520
Dec. 1998.
計畫成果自評
傳統的複晶矽薄膜電晶體多以
降低汲極端的高電場如 LDD 與
offset gate 結構予以改善。其後的研
究發現當把汲極區域厚度增加時，由
於汲極與通道區接觸的面積增加而
分散電場，因而改善了漏電流問題，
我們把此應用稱為 ECTFT 又可稱作
為 RSD 結構。然而製作此結構必須
使 用 高 成 本 的 化 學 機 械 研 磨
(chemical machine polish，CMP)，此
外，其具有非自我對準(self-alignment)
之製程特性，雖此結構具有極佳特
性，卻有著致命缺點，成了設計者們
的遺憾。我們於本計畫中以複晶矽內
側壁空間層設計的概念方式，並且同
時結合 FID (Field Induced Drain)、
RSD 以及 FP(filed plate)等多種已被
證實能有效降低電場之結構。與傳統
結構相比較之下，此結構展現了極低
的漏電流，同時解決了 RDS 需應用
到CMP及非自我對準(self-alignment)
之製程特性的問題，更近一步內側壁
空間層設計僅在電場最強大的汲極
邊界降對多電場，除此之外通道區的
電阻並不會被抬高太多，保留了 offset
gated 結構的好處而無繼承其壞處。未
來可以應用在大型面板積體電路上
以降低元件密度，可以用以裝備高效
能的數位及類比電路以實現完全積
體電路化的 AMLCD，更近一步的實
現 SOP (system on panel)的理想。
本計畫已投稿發表 A New RSD
Poly-Si Thin Film Transistor with
Inside Spacer Poly-Si Design, IEEE
Trans. Electron Devices, pp. 1173-
1177 , 2010-05.一文
行政院國家科學委員會補助國內研究生出席國際學術會議報告 
報告人姓名 李天鈞 就讀院校(系所) 
逢甲大學固態電子所 
碩士班研究所 
會議地點 中國合肥 會議期間 
99年 6月 16日起至
99年 6月 18日 
會議名稱 
2010 電子電力於分散式發電系統國際研討會 
The 2nd International Symposium on Power 
Electronics for Distributed Generation Systerms 
發表論文題目 
High Voltage PowerMOSFET with Reduced JFET 
Area Design 
 
 
報告內容：(包括1、參加會議經過；2、與會心得 ) 
1、參加會議經過 
此次參加International Symposium on Power Electronics for Distributed 
Generation Systems (電力電子於分散式發電系統國際研討會)為該研
討會的第二屆大會，會議內容涵蓋半導體元件、電路設計及系統設
計。此研討會雖然目前只舉辦兩屆，但投稿數量已超過兩百篇，與會
人士不乏該領域中之知名人士及實驗室參與，在國際的半導體學術會
議上的地位逐漸提高，許多台灣研究團體亦相當重視此研討會，此會
議中，亦有來自台灣各大學研究室或研究單位或公司於此研討會中發
表研究。 
研討會名稱 
(英文) 
The 2nd International Symposium on Power Electronics for 
Distributed Generation Systerms 
研討會名稱 
(中文) 
第二屆電力電子於分散式發電系統國際研討會 
時間 2010/06/16-06/18 地點 中國安徽(合肥) 
發表題目 Comparison of Termination Structure Design by Device 
Simulator 
心得報告： 
    此次參加 International Symposium on Power Electronics for Distributed 
Generation Systerms (電力電子於分散式發電系統國際研討會)為該研討會的第
二屆大會。此研討會雖然目前舉辦次數不多，但在國際上的半導體學術會
議日趨重要，許多國家研究團體亦相當重視此研討會，因此在會議中，時
常可看到來自世界各地大學研究室或研究單位或公司於此研討會中發表
研究。此次三天議程皆在中國合肥市所舉辦，由合肥工業大學主辦。在其
研討會中與其學生交談，從交談過程中可以了解中國學生在學術研究方
面，與台灣的學生有些許不同，藉此可了解自己在研究學術上的不足。 
    在這為期三天的會議中，不乏世界各國實驗團體所發表的前瞻技術或
尖端研究，對於提升個人的見識及廣度有相當大的幫助，且經由會議報告
與其他研究人員的交流，能夠以另外的角度來了解自我領域，對於研究有
相當程度上的幫助。 
無研發成果推廣資料 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
