# VHDL
 project_Logicalcircuit laboratory

##๐งฎ ุทุฑุงุญ ุฏุฌุชุงู ุจุง VHDL
##ุงู ุฑูพุงุฒุชูุฑ ุดุงูู ฺฉุฏูุง VHDL ุจุฑุง ูพุงุฏูโุณุงุฒ ุงุฌุฒุง ููู ุฏุฌุชุงู ุงุณุช. ๐๏ธ

๐งฉ ุงุฌุฒุง ูพุฑูฺู
ูู ุฌูุนโฺฉููุฏู (Half Adder)

 ุชูุงู ุฌูุนโฺฉููุฏู (Full Adder)

 ูุงูุชโูพูฺฉุณุฑ ดx1 (MUX 4x1)

 ุฌูุนโฺฉููุฏู ธ ุจุช (8-bit Adder)

 ูุงุญุฏ ูุญุงุณุจุงุช ธ ุจุช (AU 8-bit)

 ๐ ูุญูู ุงุณุชูุงุฏู
 ุฑูพุงุฒุชูุฑ ุฑุง ฺฉููู ฺฉูุฏ:

git clone https://github.com/yourusername/your-repo-name.git
 ูุงูโูุง  VHDL ุฑุง ุจู ูพุฑูฺู ุฎูุฏ ุงุถุงูู ฺฉูุฏ.

 ุจุง ุงุณุชูุงุฏู ุงุฒ ุดุจูโุณุงุฒ (ูุซู GHDL ุง ModelSim) ฺฉุฏูุง ุฑุง ฺฉุงููพุงู ู ุงุฌุฑุง ฺฉูุฏ.

 ๐ ูุฌูุฒ
 ุงู ูพุฑูฺู ุชุญุช ูุฌูุฒ MIT ุงุณุช. ๐

 ๐ค ูุดุงุฑฺฉุช
 ูุดุงุฑฺฉุชโูุง ุฎูุดโุขูุฏ ูุณุชูุฏ! ๐
 ุชุบุฑุงุช ูุงุฒู ุฑุง ุงูุฌุงู ุฏูุฏ ..
 ๐ง ุชูุงุณ
 ุจุฑุง ุณูุงูุงุช ุง ูพุดููุงุฏุงุช:
                                                                                                                                                            ๐ฉ [cloner010103@yahoo.com]
