	(primitive_def LAGUNA 30 46
		(pin RXD0 RXD0 input)
		(pin RXD1 RXD1 input)
		(pin RXD2 RXD2 input)
		(pin RXD3 RXD3 input)
		(pin RXD4 RXD4 input)
		(pin RXD5 RXD5 input)
		(pin RX_CE RX_CE input)
		(pin RX_CLK_B RX_CLK_B input)
		(pin RX_SR RX_SR input)
		(pin TXD0 TXD0 input)
		(pin TXD1 TXD1 input)
		(pin TXD2 TXD2 input)
		(pin TXD3 TXD3 input)
		(pin TXD4 TXD4 input)
		(pin TXD5 TXD5 input)
		(pin TX_CE TX_CE input)
		(pin TX_CLK_B TX_CLK_B input)
		(pin TX_SR TX_SR input)
		(pin RXQ0 RXQ0 output)
		(pin RXQ1 RXQ1 output)
		(pin RXQ2 RXQ2 output)
		(pin RXQ3 RXQ3 output)
		(pin RXQ4 RXQ4 output)
		(pin RXQ5 RXQ5 output)
		(pin TXQ0 TXQ0 output)
		(pin TXQ1 TXQ1 output)
		(pin TXQ2 TXQ2 output)
		(pin TXQ3 TXQ3 output)
		(pin TXQ4 TXQ4 output)
		(pin TXQ5 TXQ5 output)
		(element RXD0 1
			(pin RXD0 output)
			(conn RXD0 RXD0 ==> RX_REG0 D)
		)
		(element RXD1 1
			(pin RXD1 output)
			(conn RXD1 RXD1 ==> RX_REG1 D)
		)
		(element RXD2 1
			(pin RXD2 output)
			(conn RXD2 RXD2 ==> RX_REG2 D)
		)
		(element RXD3 1
			(pin RXD3 output)
			(conn RXD3 RXD3 ==> RX_REG3 D)
		)
		(element RXD4 1
			(pin RXD4 output)
			(conn RXD4 RXD4 ==> RX_REG4 D)
		)
		(element RXD5 1
			(pin RXD5 output)
			(conn RXD5 RXD5 ==> RX_REG5 D)
		)
		(element RX_CE 1
			(pin RX_CE output)
			(conn RX_CE RX_CE ==> RX_REG0 CE)
			(conn RX_CE RX_CE ==> RX_REG1 CE)
			(conn RX_CE RX_CE ==> RX_REG2 CE)
			(conn RX_CE RX_CE ==> RX_REG3 CE)
			(conn RX_CE RX_CE ==> RX_REG4 CE)
			(conn RX_CE RX_CE ==> RX_REG5 CE)
		)
		(element RX_CLK_B 1
			(pin RX_CLK_B output)
			(conn RX_CLK_B RX_CLK_B ==> RX_OPTINV_CLK I)
		)
		(element RX_SR 1
			(pin RX_SR output)
			(conn RX_SR RX_SR ==> RX_OPTINV_SR I)
		)
		(element TXD0 1
			(pin TXD0 output)
			(conn TXD0 TXD0 ==> TX_REG0 D)
		)
		(element TXD1 1
			(pin TXD1 output)
			(conn TXD1 TXD1 ==> TX_REG1 D)
		)
		(element TXD2 1
			(pin TXD2 output)
			(conn TXD2 TXD2 ==> TX_REG2 D)
		)
		(element TXD3 1
			(pin TXD3 output)
			(conn TXD3 TXD3 ==> TX_REG3 D)
		)
		(element TXD4 1
			(pin TXD4 output)
			(conn TXD4 TXD4 ==> TX_REG4 D)
		)
		(element TXD5 1
			(pin TXD5 output)
			(conn TXD5 TXD5 ==> TX_REG5 D)
		)
		(element TX_CE 1
			(pin TX_CE output)
			(conn TX_CE TX_CE ==> TX_REG0 CE)
			(conn TX_CE TX_CE ==> TX_REG1 CE)
			(conn TX_CE TX_CE ==> TX_REG2 CE)
			(conn TX_CE TX_CE ==> TX_REG3 CE)
			(conn TX_CE TX_CE ==> TX_REG4 CE)
			(conn TX_CE TX_CE ==> TX_REG5 CE)
		)
		(element TX_CLK_B 1
			(pin TX_CLK_B output)
			(conn TX_CLK_B TX_CLK_B ==> TX_OPTINV_CLK I)
		)
		(element TX_SR 1
			(pin TX_SR output)
			(conn TX_SR TX_SR ==> TX_OPTINV_SR I)
		)
		(element RXQ0 1
			(pin RXQ0 input)
			(conn RXQ0 RXQ0 <== RX_REG0 Q)
		)
		(element RXQ1 1
			(pin RXQ1 input)
			(conn RXQ1 RXQ1 <== RX_REG1 Q)
		)
		(element RXQ2 1
			(pin RXQ2 input)
			(conn RXQ2 RXQ2 <== RX_REG2 Q)
		)
		(element RXQ3 1
			(pin RXQ3 input)
			(conn RXQ3 RXQ3 <== RX_REG3 Q)
		)
		(element RXQ4 1
			(pin RXQ4 input)
			(conn RXQ4 RXQ4 <== RX_REG4 Q)
		)
		(element RXQ5 1
			(pin RXQ5 input)
			(conn RXQ5 RXQ5 <== RX_REG5 Q)
		)
		(element TXQ0 1
			(pin TXQ0 input)
			(conn TXQ0 TXQ0 <== TX_REG0 Q)
		)
		(element TXQ1 1
			(pin TXQ1 input)
			(conn TXQ1 TXQ1 <== TX_REG1 Q)
		)
		(element TXQ2 1
			(pin TXQ2 input)
			(conn TXQ2 TXQ2 <== TX_REG2 Q)
		)
		(element TXQ3 1
			(pin TXQ3 input)
			(conn TXQ3 TXQ3 <== TX_REG3 Q)
		)
		(element TXQ4 1
			(pin TXQ4 input)
			(conn TXQ4 TXQ4 <== TX_REG4 Q)
		)
		(element TXQ5 1
			(pin TXQ5 input)
			(conn TXQ5 TXQ5 <== TX_REG5 Q)
		)
		(element RX_OPTINV_CLK 2
			(pin O output)
			(pin I input)
			(cfg I)
			(conn RX_OPTINV_CLK I <== RX_CLK_B RX_CLK_B)
			(conn RX_OPTINV_CLK O ==> RX_REG0 CLK)
			(conn RX_OPTINV_CLK O ==> RX_REG1 CLK)
			(conn RX_OPTINV_CLK O ==> RX_REG2 CLK)
			(conn RX_OPTINV_CLK O ==> RX_REG3 CLK)
			(conn RX_OPTINV_CLK O ==> RX_REG4 CLK)
			(conn RX_OPTINV_CLK O ==> RX_REG5 CLK)
		)
		(element RX_OPTINV_SR 2
			(pin O output)
			(pin I input)
			(cfg I)
			(conn RX_OPTINV_SR I <== RX_SR RX_SR)
			(conn RX_OPTINV_SR O ==> RX_REG0 SR)
			(conn RX_OPTINV_SR O ==> RX_REG1 SR)
			(conn RX_OPTINV_SR O ==> RX_REG2 SR)
			(conn RX_OPTINV_SR O ==> RX_REG3 SR)
			(conn RX_OPTINV_SR O ==> RX_REG4 SR)
			(conn RX_OPTINV_SR O ==> RX_REG5 SR)
		)
		(element TX_OPTINV_CLK 2
			(pin O output)
			(pin I input)
			(cfg I)
			(conn TX_OPTINV_CLK I <== TX_CLK_B TX_CLK_B)
			(conn TX_OPTINV_CLK O ==> TX_REG0 CLK)
			(conn TX_OPTINV_CLK O ==> TX_REG1 CLK)
			(conn TX_OPTINV_CLK O ==> TX_REG2 CLK)
			(conn TX_OPTINV_CLK O ==> TX_REG3 CLK)
			(conn TX_OPTINV_CLK O ==> TX_REG4 CLK)
			(conn TX_OPTINV_CLK O ==> TX_REG5 CLK)
		)
		(element TX_OPTINV_SR 2
			(pin O output)
			(pin I input)
			(cfg I)
			(conn TX_OPTINV_SR I <== TX_SR TX_SR)
			(conn TX_OPTINV_SR O ==> TX_REG0 SR)
			(conn TX_OPTINV_SR O ==> TX_REG1 SR)
			(conn TX_OPTINV_SR O ==> TX_REG2 SR)
			(conn TX_OPTINV_SR O ==> TX_REG3 SR)
			(conn TX_OPTINV_SR O ==> TX_REG4 SR)
			(conn TX_OPTINV_SR O ==> TX_REG5 SR)
		)
		(element RX_REG0 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn RX_REG0 CE <== RX_CE RX_CE)
			(conn RX_REG0 CLK <== RX_OPTINV_CLK O)
			(conn RX_REG0 D <== RXD0 RXD0)
			(conn RX_REG0 Q ==> RXQ0 RXQ0)
			(conn RX_REG0 SR <== RX_OPTINV_SR O)
		)
		(element RX_REG1 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn RX_REG1 CE <== RX_CE RX_CE)
			(conn RX_REG1 CLK <== RX_OPTINV_CLK O)
			(conn RX_REG1 D <== RXD1 RXD1)
			(conn RX_REG1 Q ==> RXQ1 RXQ1)
			(conn RX_REG1 SR <== RX_OPTINV_SR O)
		)
		(element RX_REG2 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn RX_REG2 CE <== RX_CE RX_CE)
			(conn RX_REG2 CLK <== RX_OPTINV_CLK O)
			(conn RX_REG2 D <== RXD2 RXD2)
			(conn RX_REG2 Q ==> RXQ2 RXQ2)
			(conn RX_REG2 SR <== RX_OPTINV_SR O)
		)
		(element RX_REG3 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn RX_REG3 CE <== RX_CE RX_CE)
			(conn RX_REG3 CLK <== RX_OPTINV_CLK O)
			(conn RX_REG3 D <== RXD3 RXD3)
			(conn RX_REG3 Q ==> RXQ3 RXQ3)
			(conn RX_REG3 SR <== RX_OPTINV_SR O)
		)
		(element RX_REG4 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn RX_REG4 CE <== RX_CE RX_CE)
			(conn RX_REG4 CLK <== RX_OPTINV_CLK O)
			(conn RX_REG4 D <== RXD4 RXD4)
			(conn RX_REG4 Q ==> RXQ4 RXQ4)
			(conn RX_REG4 SR <== RX_OPTINV_SR O)
		)
		(element RX_REG5 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn RX_REG5 CE <== RX_CE RX_CE)
			(conn RX_REG5 CLK <== RX_OPTINV_CLK O)
			(conn RX_REG5 D <== RXD5 RXD5)
			(conn RX_REG5 Q ==> RXQ5 RXQ5)
			(conn RX_REG5 SR <== RX_OPTINV_SR O)
		)
		(element TX_REG0 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn TX_REG0 CE <== TX_CE TX_CE)
			(conn TX_REG0 CLK <== TX_OPTINV_CLK O)
			(conn TX_REG0 D <== TXD0 TXD0)
			(conn TX_REG0 Q ==> TXQ0 TXQ0)
			(conn TX_REG0 SR <== TX_OPTINV_SR O)
		)
		(element TX_REG1 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn TX_REG1 CE <== TX_CE TX_CE)
			(conn TX_REG1 CLK <== TX_OPTINV_CLK O)
			(conn TX_REG1 D <== TXD1 TXD1)
			(conn TX_REG1 Q ==> TXQ1 TXQ1)
			(conn TX_REG1 SR <== TX_OPTINV_SR O)
		)
		(element TX_REG2 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn TX_REG2 CE <== TX_CE TX_CE)
			(conn TX_REG2 CLK <== TX_OPTINV_CLK O)
			(conn TX_REG2 D <== TXD2 TXD2)
			(conn TX_REG2 Q ==> TXQ2 TXQ2)
			(conn TX_REG2 SR <== TX_OPTINV_SR O)
		)
		(element TX_REG3 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn TX_REG3 CE <== TX_CE TX_CE)
			(conn TX_REG3 CLK <== TX_OPTINV_CLK O)
			(conn TX_REG3 D <== TXD3 TXD3)
			(conn TX_REG3 Q ==> TXQ3 TXQ3)
			(conn TX_REG3 SR <== TX_OPTINV_SR O)
		)
		(element TX_REG4 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn TX_REG4 CE <== TX_CE TX_CE)
			(conn TX_REG4 CLK <== TX_OPTINV_CLK O)
			(conn TX_REG4 D <== TXD4 TXD4)
			(conn TX_REG4 Q ==> TXQ4 TXQ4)
			(conn TX_REG4 SR <== TX_OPTINV_SR O)
		)
		(element TX_REG5 5 # BEL
			(pin CE input)
			(pin CLK input)
			(pin D input)
			(pin SR input)
			(pin Q output)
			(conn TX_REG5 CE <== TX_CE TX_CE)
			(conn TX_REG5 CLK <== TX_OPTINV_CLK O)
			(conn TX_REG5 D <== TXD5 TXD5)
			(conn TX_REG5 Q ==> TXQ5 TXQ5)
			(conn TX_REG5 SR <== TX_OPTINV_SR O)
		)
	)