<!DOCTYPE html><html lang="zh-CN"><head><meta charset="UTF-8"><meta name="viewport" content="width=device-width,initial-scale=1,maximum-scale=2"><meta name="theme-color" content="#222"><meta http-equiv="X-UA-COMPATIBLE" content="IE=edge,chrome=1"><meta name="renderer" content="webkit"><link rel="icon" type="image/ico" sizes="32x32" href="/miyano/assets/favicon.ico"><link rel="apple-touch-icon" sizes="180x180" href="/miyano/assets/apple-touch-icon.png"><link rel="alternate" href="/miyano/rss.xml" title="自分の為に楽しめ世界" type="application/rss+xml"><link rel="alternate" href="/miyano/atom.xml" title="自分の為に楽しめ世界" type="application/atom+xml"><link rel="alternate" type="application/json" title="自分の為に楽しめ世界" href="https://ei4869.github.io/miyano/feed.json"><link rel="preconnect" href="https://s4.zstatic.net"><link rel="preconnect" href="https://at.alicdn.com"><link rel="preconnect" href="https://cloudflare-imgbed-9os.pages.dev"><link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Mulish:400,400italic,700,700italic%7CFredericka%20the%20Great:400,400italic,700,700italic%7CNoto%20Serif%20JP:400,400italic,700,700italic%7CNoto%20Serif%20SC:400,400italic,700,700italic%7CInconsolata:400,400italic,700,700italic&amp;display=swap&amp;subset=latin,latin-ext" media="none" onload="this.media='all'"><link rel="stylesheet" href="/miyano/css/app.css?v=0.4.17"><link rel="modulepreload" href="/miyano/js/chunk-424DDEWW.js"><link rel="modulepreload" href="/miyano/js/chunk-GL47M7BI.js"><link rel="modulepreload" href="/miyano/js/chunk-LOCL5DEO.js"><link rel="modulepreload" href="/miyano/js/chunk-MTLQDVVJ.js"><link rel="modulepreload" href="/miyano/js/chunk-MWLQAVNJ.js"><link rel="modulepreload" href="/miyano/js/chunk-WIQECBEN.js"><link rel="modulepreload" href="/miyano/js/comments-QIVDG7X3.js"><link rel="modulepreload" href="/miyano/js/copy-tex-W2MNAMYO.js"><link rel="modulepreload" href="/miyano/js/index.esm-3GUGPDKE.js"><link rel="modulepreload" href="/miyano/js/post-WAGXKCY2.js"><link rel="modulepreload" href="/miyano/js/quicklink-DDPSWSOQ.js"><link rel="modulepreload" href="/miyano/js/search-5ACYIQUA.js"><link rel="modulepreload" href="/miyano/js/siteInit.js"><link rel="modulepreload" href="/miyano/js/waline-NVSVNCZW.js"><link rel="stylesheet" href="/miyano/css/comments-LAB2J3GR.css" media="none" onload="this.media='all'"><link rel="stylesheet" href="/miyano/css/siteInit.css" media="none" onload="this.media='all'"><link rel="stylesheet" href="/miyano/css/waline-7JVHAYE3.css" media="none" onload="this.media='all'"><link rel="preload" href="https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_10.webp" as="image" fetchpriority="high"><link rel="preload" href="https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_15.webp" as="image" fetchpriority="high"><link rel="preload" href="https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_1.webp" as="image" fetchpriority="high"><link rel="preload" href="https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_8.webp" as="image" fetchpriority="high"><link rel="preload" href="https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_3.webp" as="image" fetchpriority="high"><link rel="preload" href="https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_9.webp" as="image" fetchpriority="high"><meta name="keywords" content="课程,"><meta name="description" content="Verilog语法知识。"><link rel="canonical" href="https://ei4869.github.io/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%BA%8C)-Verilog%E8%AF%AD%E6%B3%95/"><script>window.sakuraConfig = {
  sakura: 30,
  xSpeed: 0.5,
  ySpeed: 0.5,
  rSpeed: 0.03,
  direction: "TopRight",
  zIndex: -1
};</script><script src="https://cdn.jsdelivr.net/gh/minz71/sakura-rain/sakura-rain.js" defer="defer"></script><title>FPGA学习(二)-Verilog语法</title><meta name="generator" content="Hexo 7.3.0"></head><body itemscope="" itemtype="http://schema.org/WebPage"><div id="loading"><div class="cat"><div class="body"></div><div class="head"><div class="face"></div></div><div class="foot"><div class="tummy-end"></div><div class="bottom"></div><div class="legs left"></div><div class="legs right"></div></div><div class="paw"><div class="hands left"></div><div class="hands right"></div></div></div></div><div id="container"><header id="header" itemscope="" itemtype="http://schema.org/WPHeader"><div class="inner"><div id="brand"><div class="pjax"><h1 itemprop="name headline">FPGA学习(二)-Verilog语法</h1><div class="meta"><span class="item" title="创建时间：2025-03-09 11:30:00"><span class="icon"><i class="ic i-calendar"></i></span><span class="text">发表于</span><time itemprop="dateCreated datePublished" datetime="2025-03-09T11:30:00+08:00">2025-03-09</time></span><span class="item" title="本文字数"><span class="icon"><i class="ic i-pen"></i></span><span class="text">本文字数</span><span>16k</span><span class="text">字</span></span><span class="item" title="阅读时长"><span class="icon"><i class="ic i-clock"></i></span><span class="text">阅读时长</span><span>14min</span></span></div></div></div><nav id="nav"><div class="inner"><div class="toggle"><div class="lines" aria-label="切换导航栏"><span class="line"></span><span class="line"></span><span class="line"></span></div></div><ul class="menu"><li class="item title"><a href="/miyano/" rel="start">Rei の 手帳</a></li></ul><ul class="right" id="rightNav"><li class="item theme"><i class="ic i-sun"></i></li><li class="item search"><i class="ic i-search"></i></li></ul></div></nav></div><div class="pjax" id="imgs"><ul><li class="item" style="background-image: url(&quot;https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_10.webp&quot;);"></li><li class="item" style="background-image: url(&quot;https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_15.webp&quot;);"></li><li class="item" style="background-image: url(&quot;https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_1.webp&quot;);"></li><li class="item" style="background-image: url(&quot;https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_8.webp&quot;);"></li><li class="item" style="background-image: url(&quot;https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_3.webp&quot;);"></li><li class="item" style="background-image: url(&quot;https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_9.webp&quot;);"></li></ul></div></header><div id="waves"><svg class="waves" xmlns="http://www.w3.org/2000/svg" xmlns:xlink="http://www.w3.org/1999/xlink" viewBox="0 24 150 28" preserveAspectRatio="none" shape-rendering="auto"><defs><path id="gentle-wave" d="M-160 44c30 0 58-18 88-18s 58 18 88 18 58-18 88-18 58 18 88 18 v44h-352z"></path></defs><g class="parallax"><use xlink:href="#gentle-wave" x="48" y="0"></use><use xlink:href="#gentle-wave" x="48" y="3"></use><use xlink:href="#gentle-wave" x="48" y="5"></use><use xlink:href="#gentle-wave" x="48" y="7"></use></g></svg></div><main><div class="inner"><div class="pjax" id="main"><div class="article wrap"><div class="breadcrumb" itemlistelement="" itemscope="" itemtype="https://schema.org/BreadcrumbList"><i class="ic i-home"></i><span><a href="/miyano/">首页</a></span><i class="ic i-angle-right"></i><span itemprop="itemListElement" itemscope="itemscope" itemtype="https://schema.org/ListItem"><a href="/miyano/categories/Course-Study/" itemprop="item" rel="index" title="分类于课程学习"><span itemprop="name">课程学习<meta itemprop="position" content="0"></span></a></span><i class="ic i-angle-right"></i><span class="current" itemprop="itemListElement" itemscope="itemscope" itemtype="https://schema.org/ListItem"><a href="/miyano/categories/Course-Study/FPGA/" itemprop="item" rel="index" title="分类于FPGA"><span itemprop="name">FPGA<meta itemprop="position" content="1"></span></a></span></div><article class="post block" itemscope="itemscope" itemtype="http://schema.org/Article" lang="zh-CN"><link itemprop="mainEntityOfPage" href="https://ei4869.github.io/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%BA%8C)-Verilog%E8%AF%AD%E6%B3%95/"><span hidden="hidden" itemprop="author" itemscope="itemscope" itemtype="http://schema.org/Person"><meta itemprop="image" content="/miyano/assets/ai-icon.webp"><meta itemprop="name" content="Rei"><meta itemprop="description" content=", "></span><span hidden="hidden" itemprop="publisher" itemscope="itemscope" itemtype="http://schema.org/Organization"><meta itemprop="name" content="自分の為に楽しめ世界"></span><div class="body md" itemprop="articleBody"><div class="tabs" id="summary"><div class="show-btn"></div><div class="nav"><ul class="special"></ul></div><div class="tab active" data-id="summary" data-title="自我介绍"><p>我是基于Kimi moonshot-v1-8k实现的AI助手，在此博客上负责整理和概括文章</p></div><div class="tab" data-id="summary" data-title="文章概括"><p>本文全面介绍了Verilog编程的基础知识和高级概念。首先，概述了Verilog的基本语法，包括标识符规则、数字进制格式、逻辑值、数据类型（寄存器、线网、参数）、运算符（算术、关系、逻辑、条件、位、移位、拼接）及其优先级，以及注释方式，为学习FPGA和Verilog编程打下基础。其次，深入讲解了Verilog的关键字、程序框架和高级知识点，如模块定义、端口和信号、阻塞与非阻塞赋值、`assign`和`always`语句的用法，以及Latch的危害和避免方法，为Verilog编程提供全面指导。最后，探讨了Verilog中的状态机设计、模块化设计和编程规范，包括Mealy和Moore状态机、三段式状态机、子模块功能独立和紧密联系、以及工程组织形式、文件头声明、输入输出定义等，旨在提高代码的清晰度和可维护性。</p></div></div><h1 id="基础知识"><a class="anchor" href="#基础知识">#</a> 基础知识</h1>
<h2 id="常识"><a class="anchor" href="#常识">#</a> 常识</h2>
<p>Verilog 的标识符可以是任意一组字母、数字、$ 和_(下划线) 符号的组合，但标识符的第一个字符必须是字母或者下划线。</p>
<p>Verilog 数字进制格式包括二进制、八进制、十进制和十六进制，当代码中没有指定数字的位宽与进制时，默认为 32 位的十进制，比如 100，实际上表示的值为 32’d100。</p>
<p>四种逻辑值：</p>
<ul>
<li>逻辑 0：表示低电平，也就是对应我们电路的 GND；</li>
<li>逻辑 1：表示高电平，也就是对应我们电路的 VCC；</li>
<li>逻辑 X：表示未知，有可能是高电平，也有可能是低电平；</li>
<li>逻辑 Z：表示高阻态，外部没有激励信号是一个悬空状态。</li>
</ul>
<h2 id="数据类型"><a class="anchor" href="#数据类型">#</a> 数据类型</h2>
<p>在 Verilog 语法中，主要有三大类数据类型，即寄存器类型、线网类型和参数类型。</p>
<ol>
<li>寄存器类型<br>
寄存器类型表示一个抽象的数据存储单元，它<mark>只能在 always 语句和 initial 语句中被赋值</mark>，并且它的值从一个赋值到另一个赋值过程中被保存下来。如果该过程语句描述的是<ins class="wavy">时序逻辑</ins>，即 always 语句带有时钟信号，则该寄存器变量对应为<ins class="wavy">寄存器</ins>；如果该过程语句描述的是<ins class="wavy">组合逻辑</ins>，即 always 语句不带有时钟信号，则该寄存器变量对应为<ins class="wavy">硬件连线</ins>；寄存器类型的<mark>缺省值是 x（未知状态）</mark>。<br>
寄存器数据类型有很多种，如 reg、integer、real 等，其中最常用的就是 reg 类型，它的使用方法如下：</li>
</ol>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token comment">//reg define </span></pre></td></tr><tr><td data-num="2"></td><td><pre><span class="token keyword">reg</span> <span class="token punctuation">[</span><span class="token number">31</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span>  delay_cnt<span class="token punctuation">;</span>    <span class="token comment">// 延时计数器 </span></pre></td></tr><tr><td data-num="3"></td><td><pre><span class="token keyword">reg</span> key_flag <span class="token punctuation">;</span>    <span class="token comment">// 按键标志</span></pre></td></tr></tbody></table></figure><ol start="2">
<li>线网类型<br>
线网表示 Verilog 结构化元件间的<mark>物理连线</mark>。它的值由驱动元件的值决定，例如连续赋值或门的输出。如果没有驱动元件连接到线网，线网的<mark>缺省值为 z（高阻态）</mark>。<br>
线网类型同寄存器类型一样也是有很多种，如 tri 和 wire 等，其中最常用的就是 wire 类型，它的使用方法如下：</li>
</ol>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token comment">//wire define </span></pre></td></tr><tr><td data-num="2"></td><td><pre><span class="token keyword">wire</span>    data_en<span class="token punctuation">;</span>         <span class="token comment">// 数据使能信号 </span></pre></td></tr><tr><td data-num="3"></td><td><pre><span class="token keyword">wire</span>    <span class="token punctuation">[</span><span class="token number">7</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span>  data<span class="token punctuation">;</span>     <span class="token comment">// 数据</span></pre></td></tr></tbody></table></figure><ol start="3">
<li>参数类型<br>
参数其实就是一个<mark>常量</mark>，常被用于定义状态机的状态、数据位宽和延迟大小等，由于它<ins class="wavy">可以在编译时修改参数的值</ins>，因此它又常被用于一些参数可调的模块中，使用户在实例化模块时，可以根据需要配置参数。在定义参数时，我们可以一次定义多个参数，参数与参数之间需要用逗号隔开。<br>
这里我们需要注意的是参数的定义是局部的，只在当前模块中有效。它的使用方法如下：</li>
</ol>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token comment">//parameter define </span></pre></td></tr><tr><td data-num="2"></td><td><pre><span class="token keyword">parameter</span>   DATA_WIDTH <span class="token operator">=</span> <span class="token number">8</span><span class="token punctuation">;</span>  <span class="token comment">// 数据位宽为 8 位</span></pre></td></tr></tbody></table></figure><h2 id="运算符"><a class="anchor" href="#运算符">#</a> 运算符</h2>
<p>Verilog 中的运算符按照功能可以分为下述类型：1、算术运算符、 2、关系运算符、3、逻辑运算符、 4、条件运算符、 5、位运算符、 6、移位运算符、 7、拼接运算符。</p>
<ol>
<li>算术运算符</li>
</ol>
<table>
<thead>
<tr>
<th>符号</th>
<th>使用方法</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>+</td>
<td>a + b</td>
<td>a 加上 b</td>
</tr>
<tr>
<td>-</td>
<td>a - b</td>
<td>a 减去 b</td>
</tr>
<tr>
<td>*</td>
<td>a * b</td>
<td>a 乘以 b</td>
</tr>
<tr>
<td>/</td>
<td>a / b</td>
<td>a 除以 b</td>
</tr>
<tr>
<td>%</td>
<td>a % b</td>
<td>a 模除 b</td>
</tr>
</tbody>
</table>
<p>需要注意：，Verilog 实现乘除比较浪费组合逻辑资源，尤其是除法。一般 2 的指数次幂的乘除法使用移位运算来完成运算，非 2 的指数次幂的乘除法一般是调用现成的 IP，不过 IP 也是由最底层的组合逻辑 (与或非门等) 搭建而成的。<br>
2. 关系运算符</p>
<table>
<thead>
<tr>
<th>符号</th>
<th>使用方法</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>&gt;</td>
<td>a &gt; b</td>
<td>a 大于 b</td>
</tr>
<tr>
<td>&lt;</td>
<td>a &lt; b</td>
<td>a 小于 b</td>
</tr>
<tr>
<td>&gt;=</td>
<td>a &gt;= b</td>
<td>a 大于等于 b</td>
</tr>
<tr>
<td>&lt;=</td>
<td>a &lt;= b</td>
<td>a 小于等于 b</td>
</tr>
<tr>
<td>==</td>
<td>a == b</td>
<td>a 等于 b</td>
</tr>
<tr>
<td>!=</td>
<td>a != b</td>
<td>a 不等于 b</td>
</tr>
</tbody>
</table>
<p>在进行关系运算符时，如果声明的关系是假的，则返回值是 0，如果声明的关系是真的，则返回值是 1；所有的关系运算符有着相同的优先级别，关系运算符的优先级低于算术运算符的优先级。<br>
3. 逻辑运算符</p>
<table>
<thead>
<tr>
<th>符号</th>
<th>使用方法</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>!</td>
<td>!a</td>
<td>a 的非，如果 a 为 0，那么 a 的非是 1。</td>
</tr>
<tr>
<td>&amp;&amp;</td>
<td>a &amp;&amp; b</td>
<td>a 与上 b，如果 a 和 b 都为 1，a&amp;&amp;b 结果才为 1，表示真。</td>
</tr>
<tr>
<td>||</td>
<td>a || b</td>
<td>a 或上 b，如果 a 或者 b 有一个为 1，a||b 结果为 1，表示真。</td>
</tr>
</tbody>
</table>
<p>逻辑运算符是连接多个关系表达式用的，可实现更加复杂的判断。<br>
4. 条件运算符</p>
<table>
<thead>
<tr>
<th>符号</th>
<th>使用方法</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>?:</td>
<td>a ? b : c</td>
<td>如果 a 为真，就选择 b，否则选择 c</td>
</tr>
</tbody>
</table>
<p>条件操作符一般来构建从两个输入中选择一个作为输出的条件选择结构，功能等同于 always 中的 if-else 语句。<br>
5. 位运算符</p>
<table>
<thead>
<tr>
<th>符号</th>
<th>使用方法</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>~</td>
<td>~a</td>
<td>将 a 的每个位进行取反</td>
</tr>
<tr>
<td>&amp;</td>
<td>a &amp; b</td>
<td>将 a 的每个位与 b 相同的位进行相与</td>
</tr>
<tr>
<td>|</td>
<td>a | b</td>
<td>将 a 的每个位与 b 相同的位进行相或</td>
</tr>
<tr>
<td>^</td>
<td>a ^ b</td>
<td>将 a 的每个位与 b 相同的位进行异或</td>
</tr>
</tbody>
</table>
<p>位运算符是一类最基本的运算符，可以认为它们直接对应数字逻辑中的与、或、非门等逻辑门。位运算符的与、或、非与逻辑运算符逻辑与、逻辑或、逻辑非使用时候容易混淆，<ins class="dot">逻辑运算符一般用在条件判断上</ins>，<ins class="dot">位运算符一般用在信号赋值上</ins>。<br>
6. 移位运算符</p>
<table>
<thead>
<tr>
<th>符号</th>
<th>使用方法</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>&lt;&lt;</td>
<td>a &lt;&lt; b</td>
<td>将 a 左移 b 位</td>
</tr>
<tr>
<td>&gt;&gt;</td>
<td>a &gt;&gt; b</td>
<td>将 a 右移 b 位</td>
</tr>
</tbody>
</table>
<p>这两种移位运算符都用 0 来填补移出的空位。假设 a 有 8bit 数据位宽，那么 a&lt;&lt;2，表示 a 左移 2bit，a 还是 8bit 数据位宽，a 的最高 2bit 数据被移位丢弃了，最低 2bit 数据固定补 0。如果 a 是 3（二进制：00000011），那么 3 左移 2bit，3&lt;&lt;2，就是 12（二<br>
进制：00001100）。一般使用<ins class="dot">左移位运算代替乘法</ins>，<ins class="dot">右移位运算代替除法</ins>，但是这种也只能表示 2 的指数<br>
次幂的乘除法。<br>
7. 位拼接运算符</p>
<table>
<thead>
<tr>
<th>符号</th>
<th>使用方法</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>{}</td>
<td>{a, b}</td>
<td>将 a 和 b 拼接起来，作为一个新信号</td>
</tr>
</tbody>
</table>
<p>用这个运算符可以把两个或多个信号的某些位拼接起来进行运算操作。<br>
8. 运算符的优先级</p>
<table>
  <tbody><tr>
    <th>运算符</th>
    <th>优先级</th>
  </tr>
  <tr>
    <td>!、~</td>
    <td rowspan="11" style="text-align: center; vertical-align: middle;">逐渐递减</td>
  </tr>
  <tr><td>*、/、%</td></tr>
  <tr><td>+、-</td></tr>
  <tr><td>&lt;&lt;、&gt;&gt;</td></tr>
  <tr><td>&lt;、&lt;=、&gt;、&gt;=</td></tr>
  <tr><td>==、!=、===、!==</td></tr>
  <tr><td>&amp;</td></tr>
  <tr><td>^、^~</td></tr>
  <tr><td>|</td></tr>
  <tr><td>&amp;&amp;</td></tr>
  <tr><td>||</td></tr>
  <tr><td>?</td></tr>
</tbody></table>
<h1 id="程序框架"><a class="anchor" href="#程序框架">#</a> 程序框架</h1>
<h2 id="注释"><a class="anchor" href="#注释">#</a> 注释</h2>
<p>Verilog HDL 中有两种注释的方式，一种是以 “/<em>” 符号开始，“</em>/” 结束，在两个符号之间的语句都是注释语句，因此可扩展到多行。<br>
另一种是以 // 开头的语句，它表示以 // 开始到本行结束都属于注释语句。</p>
<h2 id="关键字"><a class="anchor" href="#关键字">#</a> 关键字</h2>
<ol>
<li>Verilog 的所有关键字</li>
</ol>
<table>
<thead>
<tr>
<th>and</th>
<th>always</th>
<th>assign</th>
<th>begin</th>
<th>buf</th>
</tr>
</thead>
<tbody>
<tr>
<td>bufif0</td>
<td>bufif1</td>
<td>case</td>
<td>casex</td>
<td>casez</td>
</tr>
<tr>
<td>cmos</td>
<td>deassign</td>
<td>default</td>
<td>defparam</td>
<td>disable</td>
</tr>
<tr>
<td>edge</td>
<td>else</td>
<td>end</td>
<td>endcase</td>
<td>endfunction</td>
</tr>
<tr>
<td>endprimitive</td>
<td>endmodule</td>
<td>endspecify</td>
<td>endtable</td>
<td>endtask</td>
</tr>
<tr>
<td>event</td>
<td>for</td>
<td>force</td>
<td>forever</td>
<td>fork</td>
</tr>
<tr>
<td>function</td>
<td>highz0</td>
<td>highz1</td>
<td>if</td>
<td>ifnone</td>
</tr>
<tr>
<td>initial</td>
<td>inout</td>
<td>input</td>
<td>integer</td>
<td>join</td>
</tr>
<tr>
<td>large</td>
<td>macromodule</td>
<td>medium</td>
<td>module</td>
<td>nand</td>
</tr>
<tr>
<td>negedge</td>
<td>nor</td>
<td>not</td>
<td>notif0</td>
<td>notif1</td>
</tr>
<tr>
<td>nmos</td>
<td>or</td>
<td>output</td>
<td>parameter</td>
<td>pmos</td>
</tr>
<tr>
<td>posedge</td>
<td>primitive</td>
<td>pulldown</td>
<td>pullup</td>
<td>pull0</td>
</tr>
<tr>
<td>pull1</td>
<td>rcmos</td>
<td>real</td>
<td>realtime</td>
<td>reg</td>
</tr>
<tr>
<td>release</td>
<td>repeat</td>
<td>rnmos</td>
<td>rpmos</td>
<td>rtran</td>
</tr>
<tr>
<td>rtranif0</td>
<td>rtranif1</td>
<td>scalared</td>
<td>small</td>
<td>specify</td>
</tr>
<tr>
<td>specparam</td>
<td>strength</td>
<td>strong0</td>
<td>strong1</td>
<td>supply0</td>
</tr>
<tr>
<td>supply1</td>
<td>table</td>
<td>task</td>
<td>tran</td>
<td>tranif0</td>
</tr>
<tr>
<td>tranif1</td>
<td>time</td>
<td>tri</td>
<td>triand</td>
<td>trior</td>
</tr>
<tr>
<td>trireg</td>
<td>tri0</td>
<td>tri1</td>
<td>vectored</td>
<td>wait</td>
</tr>
<tr>
<td>wand</td>
<td>weak0</td>
<td>weak1</td>
<td>while</td>
<td>wire</td>
</tr>
<tr>
<td>wor</td>
<td>xnor</td>
<td>xor</td>
<td></td>
<td></td>
</tr>
</tbody>
</table>
<ol start="2">
<li>常用关键字</li>
</ol>
<table>
<thead>
<tr>
<th>关键字</th>
<th>说明</th>
</tr>
</thead>
<tbody>
<tr>
<td>module</td>
<td>模块开始定义</td>
</tr>
<tr>
<td>input</td>
<td>输入端口定义</td>
</tr>
<tr>
<td>output</td>
<td>输出端口定义</td>
</tr>
<tr>
<td>inout</td>
<td>双向端口定义</td>
</tr>
<tr>
<td>parameter</td>
<td>信号的参数定义</td>
</tr>
<tr>
<td>wire</td>
<td>wire 信号定义</td>
</tr>
<tr>
<td>reg</td>
<td>reg 信号定义</td>
</tr>
<tr>
<td>always</td>
<td>产生 reg 信号语句的关键字</td>
</tr>
<tr>
<td>assign</td>
<td>产生 wire 信号语句的关键字</td>
</tr>
<tr>
<td>begin</td>
<td>语句的起始标志</td>
</tr>
<tr>
<td>end</td>
<td>语句的结束标志</td>
</tr>
<tr>
<td>posedge/negedge</td>
<td>时序电路的标志</td>
</tr>
<tr>
<td>case</td>
<td>Case 语句起始标记</td>
</tr>
<tr>
<td>default</td>
<td>Case 语句的默认分支标志</td>
</tr>
<tr>
<td>endcase</td>
<td>Case 语句结束标记</td>
</tr>
<tr>
<td>if</td>
<td>if/else 语句标记</td>
</tr>
<tr>
<td>else</td>
<td>if/else 语句标记</td>
</tr>
<tr>
<td>for</td>
<td>for 语句标记</td>
</tr>
<tr>
<td>endmodule</td>
<td>模块结束定义</td>
</tr>
</tbody>
</table>
<h2 id="程序框架-2"><a class="anchor" href="#程序框架-2">#</a> 程序框架</h2>
<p>以 LED 流水灯程序为例家展示 Verilog 的程序框架：</p>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token keyword">module</span> <span class="token function">led</span><span class="token punctuation">(</span> </pre></td></tr><tr><td data-num="2"></td><td><pre>    <span class="token keyword">input</span>               sys_clk  <span class="token punctuation">,</span>  <span class="token comment">// 系统时钟 </span></pre></td></tr><tr><td data-num="3"></td><td><pre>    <span class="token keyword">input</span>               sys_rst_n<span class="token punctuation">,</span>  <span class="token comment">// 系统复位，低电平有效 </span></pre></td></tr><tr><td data-num="4"></td><td><pre>    <span class="token keyword">output</span>  <span class="token keyword">reg</span>  <span class="token punctuation">[</span><span class="token number">3</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span>  led         <span class="token comment">//4 位 LED 灯 </span></pre></td></tr><tr><td data-num="5"></td><td><pre><span class="token punctuation">)</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="6"></td><td><pre></pre></td></tr><tr><td data-num="7"></td><td><pre><span class="token comment">//parameter define </span></pre></td></tr><tr><td data-num="8"></td><td><pre><span class="token keyword">parameter</span>  WIDTH     <span class="token operator">=</span> <span class="token number">25</span>        <span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="9"></td><td><pre><span class="token keyword">parameter</span>  COUNT_MAX <span class="token operator">=</span> <span class="token number">25_000</span><span class="token number">_000</span><span class="token punctuation">;</span>  <span class="token comment">// 板载 50M 时钟 = 20ns，0.5s/20ns=25000000，需要 25bit </span></pre></td></tr><tr><td data-num="10"></td><td><pre>                                     <span class="token comment">// 位宽 </span></pre></td></tr><tr><td data-num="11"></td><td><pre>  </pre></td></tr><tr><td data-num="12"></td><td><pre><span class="token comment">//reg define </span></pre></td></tr><tr><td data-num="13"></td><td><pre><span class="token keyword">reg</span>    <span class="token punctuation">[</span>WIDTH<span class="token operator">-</span><span class="token number">1</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span>  counter     <span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="14"></td><td><pre><span class="token keyword">reg</span>    <span class="token punctuation">[</span><span class="token number">1</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span>        led_ctrl_cnt<span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="15"></td><td><pre><span class="token comment">//wire define </span></pre></td></tr><tr><td data-num="16"></td><td><pre><span class="token keyword">wire</span>                counter_en  <span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="17"></td><td><pre>  </pre></td></tr><tr><td data-num="18"></td><td><pre><span class="token comment">//*********************************************************************************** </span></pre></td></tr><tr><td data-num="19"></td><td><pre><span class="token comment">//**                                 main code </span></pre></td></tr><tr><td data-num="20"></td><td><pre><span class="token comment">//*********************************************************************************** </span></pre></td></tr><tr><td data-num="21"></td><td><pre>  </pre></td></tr><tr><td data-num="22"></td><td><pre><span class="token comment">// 计数到最大值时产生高电平使能信号 </span></pre></td></tr><tr><td data-num="23"></td><td><pre><span class="token keyword">assign</span>  counter_en <span class="token operator">=</span> <span class="token punctuation">(</span>counter <span class="token operator">==</span> <span class="token punctuation">(</span>COUNT_MAX <span class="token operator">-</span> <span class="token number">1'b1</span><span class="token punctuation">)</span><span class="token punctuation">)</span>  <span class="token operator">?</span>  <span class="token number">1'b1</span>  <span class="token punctuation">:</span>  <span class="token number">1'b0</span><span class="token punctuation">;</span>   </pre></td></tr><tr><td data-num="24"></td><td><pre>                                                                                                                             </pre></td></tr><tr><td data-num="25"></td><td><pre><span class="token comment">// 用于产生 0.5 秒使能信号的计数器 </span></pre></td></tr><tr><td data-num="26"></td><td><pre><span class="token important">always @</span><span class="token punctuation">(</span><span class="token keyword">posedge</span> sys_clk <span class="token keyword">or</span> <span class="token keyword">negedge</span> sys_rst_n<span class="token punctuation">)</span> <span class="token keyword">begin</span> </pre></td></tr><tr><td data-num="27"></td><td><pre>    <span class="token keyword">if</span> <span class="token punctuation">(</span>sys_rst_n <span class="token operator">==</span> <span class="token number">1'b0</span><span class="token punctuation">)</span> </pre></td></tr><tr><td data-num="28"></td><td><pre>        counter <span class="token operator">&lt;=</span> <span class="token number">1'b0</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="29"></td><td><pre>    <span class="token keyword">else</span> <span class="token keyword">if</span> <span class="token punctuation">(</span>counter_en<span class="token punctuation">)</span> </pre></td></tr><tr><td data-num="30"></td><td><pre>        counter <span class="token operator">&lt;=</span> <span class="token number">1'b0</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="31"></td><td><pre>    <span class="token keyword">else</span> </pre></td></tr><tr><td data-num="32"></td><td><pre>        counter <span class="token operator">&lt;=</span> counter <span class="token operator">+</span> <span class="token number">1'b1</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="33"></td><td><pre><span class="token keyword">end</span> </pre></td></tr><tr><td data-num="34"></td><td><pre>  </pre></td></tr><tr><td data-num="35"></td><td><pre><span class="token comment">//led 流水控制计数器 </span></pre></td></tr><tr><td data-num="36"></td><td><pre><span class="token important">always @</span><span class="token punctuation">(</span><span class="token keyword">posedge</span> sys_clk <span class="token keyword">or</span> <span class="token keyword">negedge</span> sys_rst_n<span class="token punctuation">)</span> <span class="token keyword">begin</span> </pre></td></tr><tr><td data-num="37"></td><td><pre>    <span class="token keyword">if</span> <span class="token punctuation">(</span>sys_rst_n <span class="token operator">==</span> <span class="token number">1'b0</span><span class="token punctuation">)</span> </pre></td></tr><tr><td data-num="38"></td><td><pre>        led_ctrl_cnt <span class="token operator">&lt;=</span> <span class="token number">2'b0</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="39"></td><td><pre>    <span class="token keyword">else</span> <span class="token keyword">if</span> <span class="token punctuation">(</span>counter_en<span class="token punctuation">)</span> </pre></td></tr><tr><td data-num="40"></td><td><pre>        led_ctrl_cnt <span class="token operator">&lt;=</span> led_ctrl_cnt <span class="token operator">+</span> <span class="token number">2'b1</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="41"></td><td><pre><span class="token keyword">end</span> </pre></td></tr><tr><td data-num="42"></td><td><pre>  </pre></td></tr><tr><td data-num="43"></td><td><pre><span class="token comment">// 通过控制 IO 口的高低电平实现发光二极管的亮灭 </span></pre></td></tr><tr><td data-num="44"></td><td><pre><span class="token important">always @</span><span class="token punctuation">(</span><span class="token keyword">posedge</span> sys_clk <span class="token keyword">or</span> <span class="token keyword">negedge</span> sys_rst_n<span class="token punctuation">)</span> <span class="token keyword">begin</span> </pre></td></tr><tr><td data-num="45"></td><td><pre>    <span class="token keyword">if</span> <span class="token punctuation">(</span>sys_rst_n <span class="token operator">==</span> <span class="token number">1'b0</span><span class="token punctuation">)</span> </pre></td></tr><tr><td data-num="46"></td><td><pre>        led <span class="token operator">&lt;=</span> <span class="token number">4'b0</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="47"></td><td><pre>    <span class="token keyword">else</span> <span class="token keyword">begin</span> </pre></td></tr><tr><td data-num="48"></td><td><pre>        <span class="token keyword">case</span> <span class="token punctuation">(</span>led_ctrl_cnt<span class="token punctuation">)</span>                  </pre></td></tr><tr><td data-num="49"></td><td><pre>            <span class="token number">2'd0</span> <span class="token punctuation">:</span> led <span class="token operator">&lt;=</span> <span class="token number">4'b0001</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="50"></td><td><pre>            <span class="token number">2'd1</span> <span class="token punctuation">:</span> led <span class="token operator">&lt;=</span> <span class="token number">4'b0010</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="51"></td><td><pre>            <span class="token number">2'd2</span> <span class="token punctuation">:</span> led <span class="token operator">&lt;=</span> <span class="token number">4'b0100</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="52"></td><td><pre>            <span class="token number">2'd3</span> <span class="token punctuation">:</span> led <span class="token operator">&lt;=</span> <span class="token number">4'b1000</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="53"></td><td><pre>            <span class="token keyword">default</span> <span class="token punctuation">:</span> <span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="54"></td><td><pre>        <span class="token keyword">endcase</span> </pre></td></tr><tr><td data-num="55"></td><td><pre>    <span class="token keyword">end</span> </pre></td></tr><tr><td data-num="56"></td><td><pre><span class="token keyword">end</span> </pre></td></tr><tr><td data-num="57"></td><td><pre>  </pre></td></tr><tr><td data-num="58"></td><td><pre><span class="token keyword">endmodule</span></pre></td></tr></tbody></table></figure><h1 id="高级知识点"><a class="anchor" href="#高级知识点">#</a> 高级知识点</h1>
<h2 id="阻塞赋值blocking"><a class="anchor" href="#阻塞赋值blocking">#</a> 阻塞赋值（Blocking）</h2>
<p>即在一个 always 块中，后面的语句会受到前语句的影响，具体来说，在同一个 always 中，一条阻塞赋值语句如果没有执行结束，那么该语句后面的语句就不能被执行，即被 “阻塞”。也就是说 always 块内的语句是一种顺序关系，符号 “=” 用于阻塞的赋值（如:b = a;），阻塞赋值 “=” 在 begin 和 end 之间的语句是顺序执行，属于串行语句。<br>
示例：</p>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token important">always @</span><span class="token punctuation">(</span><span class="token keyword">posedge</span> clk <span class="token keyword">or</span> <span class="token keyword">negedge</span> rst_n<span class="token punctuation">)</span> <span class="token keyword">begin</span></pre></td></tr><tr><td data-num="2"></td><td><pre>    <span class="token keyword">if</span> <span class="token punctuation">(</span><span class="token operator">!</span>rst_n<span class="token punctuation">)</span> <span class="token keyword">begin</span></pre></td></tr><tr><td data-num="3"></td><td><pre>        a <span class="token operator">=</span> <span class="token number">1</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="4"></td><td><pre>        b <span class="token operator">=</span> <span class="token number">2</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="5"></td><td><pre>        c <span class="token operator">=</span> <span class="token number">3</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="6"></td><td><pre>    <span class="token keyword">end</span></pre></td></tr><tr><td data-num="7"></td><td><pre>    <span class="token keyword">else</span> <span class="token keyword">begin</span></pre></td></tr><tr><td data-num="8"></td><td><pre>        a <span class="token operator">=</span> <span class="token number">0</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="9"></td><td><pre>        b <span class="token operator">=</span> a<span class="token punctuation">;</span></pre></td></tr><tr><td data-num="10"></td><td><pre>        c <span class="token operator">=</span> b<span class="token punctuation">;</span></pre></td></tr><tr><td data-num="11"></td><td><pre>    <span class="token keyword">end</span></pre></td></tr><tr><td data-num="12"></td><td><pre><span class="token keyword">end</span></pre></td></tr></tbody></table></figure><p>在复位的时候（rst_n=0），a=1，b=2，c=3；而结束复位之后（波形图中的 0 时刻），当 clk 的上升沿到来时（波形图中的 2 时刻），a=0，b=0，c=0。这是因为阻塞赋值是在当前语句执行完成之后，才会执行后面的赋值语句，因此首先执行的是 a=0，赋值完成后将 a 的值赋值给 b，由于此时 a 的值已经为 0，所以 b=a=0，最后执行的是将 b 的值赋值给 c，而 b 的值已经赋值为 0，所以 c 的值同样等于 0。<br>
<img loading="lazy" data-src="/miyano/img/post/FPGA/2.1.webp" title="阻塞赋值的信号波形图" style="max-width: 70%; height: auto;"></p>
<h2 id="非阻塞赋值non-blocking"><a class="anchor" href="#非阻塞赋值non-blocking">#</a> 非阻塞赋值 (Non-Blocking)</h2>
<p>符号 “&lt;=” 用于非阻塞赋值（如:b &lt;= a;），非阻塞赋值是由时钟节拍决定，在时钟上升到来时，执行赋值语句右边，然后将 begin-end 之间的所有赋值语句同时赋值到赋值语句的左边，注意：是 begin—end 之间的所有语句，一起执行，且一个时钟只执行一次，属于并行执行语句。<br>
示例：</p>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token important">always @</span><span class="token punctuation">(</span><span class="token keyword">posedge</span> clk <span class="token keyword">or</span> <span class="token keyword">negedge</span> rst_n<span class="token punctuation">)</span> <span class="token keyword">begin</span></pre></td></tr><tr><td data-num="2"></td><td><pre>    <span class="token keyword">if</span> <span class="token punctuation">(</span><span class="token operator">!</span>rst_n<span class="token punctuation">)</span> <span class="token keyword">begin</span></pre></td></tr><tr><td data-num="3"></td><td><pre>        a <span class="token operator">&lt;=</span> <span class="token number">1</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="4"></td><td><pre>        b <span class="token operator">&lt;=</span> <span class="token number">2</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="5"></td><td><pre>        c <span class="token operator">&lt;=</span> <span class="token number">3</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="6"></td><td><pre>    <span class="token keyword">end</span></pre></td></tr><tr><td data-num="7"></td><td><pre>     <span class="token keyword">else</span> <span class="token keyword">begin</span></pre></td></tr><tr><td data-num="8"></td><td><pre>        a <span class="token operator">&lt;=</span> <span class="token number">0</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="9"></td><td><pre>        b <span class="token operator">&lt;=</span> a<span class="token punctuation">;</span></pre></td></tr><tr><td data-num="10"></td><td><pre>        c <span class="token operator">&lt;=</span> b<span class="token punctuation">;</span></pre></td></tr><tr><td data-num="11"></td><td><pre>    <span class="token keyword">end</span>   </pre></td></tr><tr><td data-num="12"></td><td><pre><span class="token keyword">end</span></pre></td></tr></tbody></table></figure><p>在复位的时候（rst_n=0），a=1，b=2，c=3；而结束复位之后（波形图中的 0 时刻），当 clk 的上升沿到来时（波形图中的 2 时刻），a=0，b=1，c=2。这是因为非阻塞赋值在计算 RHS 和更新 LHS 期间，允许其它的非阻塞赋值语句同时计算 RHS 和更新 LHS。<br>
在波形图中的 2 时刻，RHS 的表达是 0、a、b，分别等于 0、1、2，这三条语句是同时更新 LHS，所以 a、b、c 的值分别等于 0、1、2。再经历一个时钟上升沿，变成 0、0、1，再经历一个，变成 0、0、0。<br>
<img loading="lazy" data-src="/miyano/img/post/FPGA/2.2.webp" title="非阻塞赋值的信号波形图" style="max-width: 70%; height: auto;"></p>
<p><strong>总结</strong>：一般在描述组合逻辑电路的时候，使用阻塞赋值，比如 assign 赋值语句和不带时钟的 always 赋值语句，这<br>
种电路结构只与输入电平的变化有关系。在描述时序逻辑的时候，使用非阻塞赋值，综合成时序逻辑的电路结构，比如带时钟的 always 语句；这种电路结构往往与触发沿有关系，只有在触发沿时才可能发生赋值的变化。</p>
<h2 id="assign-和-always-区别"><a class="anchor" href="#assign-和-always-区别">#</a> assign 和 always 区别</h2>
<p>assign 语句使用时不能带时钟。<br>
always 语句可以带时钟，也可以不带时钟。在 always 不带时钟时，逻辑功能和 assign 完全一致，都是只产生组合逻辑。<br>
比较简单的组合逻辑推荐使用 assign 语句，比较复杂的组合逻辑推荐使用 always 语句。</p>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token keyword">assign</span>  counter_en <span class="token operator">=</span> <span class="token punctuation">(</span>counter <span class="token operator">==</span> <span class="token punctuation">(</span>COUNT_MAX <span class="token operator">-</span> <span class="token number">1'b1</span><span class="token punctuation">)</span><span class="token punctuation">)</span>  <span class="token operator">?</span>  <span class="token number">1'b1</span>  <span class="token punctuation">:</span>  <span class="token number">1'b0</span><span class="token punctuation">;</span>   </pre></td></tr><tr><td data-num="2"></td><td><pre><span class="token important">always @</span><span class="token punctuation">(</span><span class="token operator">*</span><span class="token punctuation">)</span> <span class="token keyword">begin</span> </pre></td></tr><tr><td data-num="3"></td><td><pre>    <span class="token keyword">case</span> <span class="token punctuation">(</span>led_ctrl_cnt<span class="token punctuation">)</span>                  </pre></td></tr><tr><td data-num="4"></td><td><pre>        <span class="token number">2'd0</span>    <span class="token punctuation">:</span> led <span class="token operator">=</span> <span class="token number">4'b0001</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="5"></td><td><pre>        <span class="token number">2'd1</span>    <span class="token punctuation">:</span> led <span class="token operator">=</span> <span class="token number">4'b0010</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="6"></td><td><pre>        <span class="token number">2'd2</span>    <span class="token punctuation">:</span> led <span class="token operator">=</span> <span class="token number">4'b0100</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="7"></td><td><pre>        <span class="token number">2'd3</span>    <span class="token punctuation">:</span> led <span class="token operator">=</span> <span class="token number">4'b1000</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="8"></td><td><pre>        <span class="token keyword">default</span> <span class="token punctuation">:</span> led <span class="token operator">=</span> <span class="token number">4'b0000</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="9"></td><td><pre>    <span class="token keyword">endcase</span> </pre></td></tr><tr><td data-num="10"></td><td><pre><span class="token keyword">end</span></pre></td></tr></tbody></table></figure><h2 id="带时钟和不带时钟的always"><a class="anchor" href="#带时钟和不带时钟的always">#</a> 带时钟和不带时钟的 always</h2>
<p>always 语句可以带时钟，也可以不带时钟。在 always 不带时钟时，逻辑功能和 assign 完全一致，虽然产生的信号定义还是 reg 类型，但是该语句产生的还是组合逻辑。</p>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token keyword">reg</span>   <span class="token punctuation">[</span><span class="token number">3</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span> led； </pre></td></tr><tr><td data-num="2"></td><td><pre><span class="token important">always @</span><span class="token punctuation">(</span><span class="token operator">*</span><span class="token punctuation">)</span> <span class="token keyword">begin</span> </pre></td></tr><tr><td data-num="3"></td><td><pre>    <span class="token keyword">case</span> <span class="token punctuation">(</span>led_ctrl_cnt<span class="token punctuation">)</span>                  </pre></td></tr><tr><td data-num="4"></td><td><pre>        <span class="token number">2'd0</span>    <span class="token punctuation">:</span> led <span class="token operator">=</span> <span class="token number">4'b0001</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="5"></td><td><pre>        <span class="token number">2'd1</span>    <span class="token punctuation">:</span> led <span class="token operator">=</span> <span class="token number">4'b0010</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="6"></td><td><pre>        <span class="token number">2'd2</span>    <span class="token punctuation">:</span> led <span class="token operator">=</span> <span class="token number">4'b0100</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="7"></td><td><pre>        <span class="token number">2'd3</span>    <span class="token punctuation">:</span> led <span class="token operator">=</span> <span class="token number">4'b1000</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="8"></td><td><pre>        <span class="token keyword">default</span> <span class="token punctuation">:</span> led <span class="token operator">=</span> <span class="token number">4'b0000</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="9"></td><td><pre>    <span class="token keyword">endcase</span> </pre></td></tr><tr><td data-num="10"></td><td><pre><span class="token keyword">end</span></pre></td></tr></tbody></table></figure><p>在 always 带时钟信号时，这个逻辑语句才能产生真正的寄存器，如下示例 counter 就是真正的寄存器。</p>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token comment">// 用于产生 0.5 秒使能信号的计数器 </span></pre></td></tr><tr><td data-num="2"></td><td><pre><span class="token important">always @</span><span class="token punctuation">(</span><span class="token keyword">posedge</span> sys_clk <span class="token keyword">or</span> <span class="token keyword">negedge</span> sys_rst_n<span class="token punctuation">)</span> <span class="token keyword">begin</span> </pre></td></tr><tr><td data-num="3"></td><td><pre>    <span class="token keyword">if</span> <span class="token punctuation">(</span>sys_rst_n <span class="token operator">==</span> <span class="token number">1'b0</span><span class="token punctuation">)</span> </pre></td></tr><tr><td data-num="4"></td><td><pre>        counter <span class="token operator">&lt;=</span> <span class="token number">1'b0</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="5"></td><td><pre>    <span class="token keyword">else</span> <span class="token keyword">if</span> <span class="token punctuation">(</span>counter_en<span class="token punctuation">)</span> </pre></td></tr><tr><td data-num="6"></td><td><pre>        counter <span class="token operator">&lt;=</span> <span class="token number">1'b0</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="7"></td><td><pre>    <span class="token keyword">else</span> </pre></td></tr><tr><td data-num="8"></td><td><pre>        counter <span class="token operator">&lt;=</span> counter <span class="token operator">+</span> <span class="token number">1'b1</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="9"></td><td><pre><span class="token keyword">end</span></pre></td></tr></tbody></table></figure><h2 id="latch"><a class="anchor" href="#latch">#</a> Latch</h2>
<p>latch 是指锁存器，是一种对<mark>脉冲电平敏感</mark>的存储单元电路。锁存器和寄存器都是基本存储单元，锁存器是<mark>电平触发</mark>的存储器，寄存器是<mark>边沿触发</mark>的存储器。两者的基本功能是一样的，都可以存储数据。锁存器是<mark>组合逻辑</mark>产生的，而寄存器是在<mark>时序电路</mark>中使用，由时钟触发产生的。<br>
latch 的主要危害是会产生毛刺（glitch），这种毛刺对下一级电路是很危险的。并且其隐蔽性很强，不易查出。因此，在设计中，应尽量避免 latch 的使用。<br>
代码里面出现 latch 的两个原因是在组合逻辑中，if 或者 case 语句不完整的描述，比如 if 缺少 else 分支，case 缺少 default 分支，导致代码在综合过程中出现了 latch。解决办法就是 if 必须带 else 分支，case 必须带 default 分支。</p>
<div class="note info">
<p>注意：只有不带时钟的 always 语句 if 或者 case 语句不完整才会产生 latch，带时钟的语句 if 或者 case 语句不完整描述不会产生 latch。</p>
</div>
<h2 id="状态机"><a class="anchor" href="#状态机">#</a> 状态机</h2>
<p>Verilog 是硬件描述语言，硬件电路是并行执行的，当需要按照流程或者步骤来完成某个功能时，代码中通常会使用很多个 if 嵌套语句来实现，这样就增加了代码的复杂度，以及降低了代码的可读性，这个时候就可以使用状态机来编写代码。状态机相当于一个控制器，它<ins class="wavy">将一项功能的完成分解为若干步</ins>，每一步对应于二进制的一个状态，通过预先设计的顺序在各状态之间进行转换，状态转换的过程就是实现逻辑功能的过程。<br>
状态机，全称是有限状态机（Finite State Machine，缩写为 FSM），是一种在有限个状态之间按一定规律转换的时序电路，可以认为是组合逻辑和时序逻辑的一种组合。状态机通过控制各个状态的跳转来控制流程。<br>
根据状态机的输出是否与输入条件相关，可将状态机分为两大类，即摩尔 (Moore) 型状态机和米勒 (Mealy) 型状态机。</p>
<ol>
<li>
<p>Mealy 状态机：组合逻辑的输出不仅取决于当前状态，还取决于输入状态。<br>
米勒状态机的模型如下图所示，模型中第一个方框是指产生下一状态的组合逻辑 F，F 是当前状态和输入信号的函数，状态是否改变、如何改变，取决于组合逻辑 F 的输出；第二框图是指状态寄存器，其由一组触发器组成，用来记忆状态机当前所处的状态，状态的改变只发生在时钟的跳边沿；第三个框图是指产生输出的组合逻辑 G，状态机的输出是由输出组合逻辑 G 提供的，G 也是当前状态和输入信号的函数。<br>
<img loading="lazy" data-src="/miyano/img/post/FPGA/2.3.webp" title="Mealy 状态机模型" style="max-width: 70%; height: auto;"></p>
</li>
<li>
<p>Moore 状态机：组合逻辑的输出只取决于当前状态。<br>
摩尔状态机的模型如下图所示，对比米勒状态机的模型可以发现，其区别在于米勒状态机的输出由当前状态和输入条件决定的，而摩尔状态机的输出只取决于当前状态。<br>
<img loading="lazy" data-src="/miyano/img/post/FPGA/2.4.webp" title="Mealy 状态机模型" style="max-width: 70%; height: auto;"></p>
</li>
<li>
<p>三段式状态机<br>
一段式：整个状态机写到一个 always 模块里面，在该模块中既描述状态转移，又描述状态的输入和输出。不推荐采用这种状态机，因为从代码风格方面来讲，一般都会要求把组合逻辑和时序逻辑分开；从代码维护和升级来说，组合逻辑和时序逻辑混合在一起不利于代码维护和修改，也不利于约束。</p>
</li>
</ol>
<p>二段式：用两个 always 模块来描述状态机，其中一个 always 模块采用<mark>同步时序描述状态转移</mark>；另一个模块采用<mark>组合逻辑判断状态转移条件，描述状态转移规律以及输出</mark>。不同于一段式状态机的是，它需要定义两个状态，<mark>现态</mark>和<mark>次态</mark>，然后通过现态和次态的转换来实现时序逻辑。</p>
<p>三段式：在两个 always 模块描述方法基础上，使用三个 always 模块，一个 always 模块采用同步时序描述状态转移，一个 always 采用组合逻辑判断状态转移条件，描述状态转移规律，另一个 always 模块描述状态输出 (可以用组合电路输出，也可以时序电路输出)。</p>
<p>实际应用中三段式状态机使用最多，因为三段式状态机将组合逻辑和时序分开，有利于综合器分析优化以及程序的维护；并且三段式状态机将状态转移与状态输出分开，使代码看上去更加清晰易懂，提高了代码的可读性。</p>
<p>三段式状态机的基本格式是：</p>
<ul>
<li>第一个 always 语句实现同步状态跳转；</li>
<li>第二个 always 语句采用组合逻辑判断状态转移条件；</li>
<li>第三个 always 语句描述状态输出 (可以用组合电路输出，也可以时序电路输出，一般推荐使用时序电路输出，因为状<br>
态机的设计和其它设计一样，最好使用同步时序方式设计，以提高设计的稳定性，消除毛刺)。<br>
<img loading="lazy" data-src="/miyano/img/post/FPGA/2.5.webp" title="状态机时序电路输出模型" style="max-width: 70%; height: auto;"></li>
</ul>
<p>优点：采用这种描述方法虽然代码结构复杂了一些，但是这样做的好处是可以有效地<mark>滤去组合逻辑输出的毛刺</mark>，同时也可以更好的<mark>进行时序计算与约束</mark>，另外对于总线形式的输出信号来说，容易使总线数据对齐，减小总线数据间的偏移，从而降低接收端数据采样出错的频率。</p>
<h2 id="模块化设计"><a class="anchor" href="#模块化设计">#</a> 模块化设计</h2>
<p>划分模块的基本原则是子模块功能相对独立、模块内部联系尽量紧密、模块间的连接尽量简单。<br>
在进行模块化设计中，对于复杂的数字系统，我们一般采用自顶向下的设计方式。可以把系统划分成几个功能模块，每个功能模块再划分成下一层的子模块；每个模块的设计对应一个 module，一个 module 设计成一个 Verilog 程序文件。因此，对一个系统的顶层模块，我们采用结构化的设计，即顶层模块分别调用了各个功能模块。<br>
<img loading="lazy" data-src="/miyano/img/post/FPGA/2.6.webp" title="模块化设计框图" style="max-width: 70%; height: auto;"></p>
<p>一般整个设计的顶层模块只做例化（调用其它模块），不做逻辑。顶层下面会有模块 A、模块 B、模块 C 等，模块 A/B/C 又可以分多个子模块实现。</p>
<p>以静态数码管显示实验为例，其顶层模块下有两个子模块：计时模块和数码管静态显示模块。<br>
计时模块部分代码如下所示：</p>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token keyword">module</span> <span class="token function">time_count</span><span class="token punctuation">(</span></pre></td></tr><tr><td data-num="2"></td><td><pre>    <span class="token keyword">input</span> clk<span class="token punctuation">,</span>  <span class="token comment">// 时钟信号</span></pre></td></tr><tr><td data-num="3"></td><td><pre>    <span class="token keyword">input</span> rst_n<span class="token punctuation">,</span>    <span class="token comment">// 复位信号</span></pre></td></tr><tr><td data-num="4"></td><td><pre></pre></td></tr><tr><td data-num="5"></td><td><pre>    <span class="token keyword">output</span> <span class="token keyword">reg</span> flag <span class="token comment">// 一个时钟周期的复位信号</span></pre></td></tr><tr><td data-num="6"></td><td><pre><span class="token punctuation">)</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="7"></td><td><pre></pre></td></tr><tr><td data-num="8"></td><td><pre><span class="token comment">//parameter define</span></pre></td></tr><tr><td data-num="9"></td><td><pre><span class="token keyword">parameter</span> MAX_NUM <span class="token operator">=</span> <span class="token number">25000_000</span><span class="token punctuation">;</span>  <span class="token comment">// 计数器最大计数值</span></pre></td></tr><tr><td data-num="10"></td><td><pre></pre></td></tr><tr><td data-num="11"></td><td><pre><span class="token punctuation">.</span><span class="token punctuation">.</span><span class="token punctuation">.</span><span class="token punctuation">.</span><span class="token punctuation">.</span><span class="token punctuation">.</span></pre></td></tr><tr><td data-num="12"></td><td><pre></pre></td></tr><tr><td data-num="13"></td><td><pre><span class="token keyword">endmodule</span></pre></td></tr></tbody></table></figure><p>数码管静态显示模块部分代码如下所示：</p>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token keyword">module</span> <span class="token function">seg_led_static</span><span class="token punctuation">(</span></pre></td></tr><tr><td data-num="2"></td><td><pre>    <span class="token keyword">input</span> clk<span class="token punctuation">,</span>      <span class="token comment">// 时钟信号</span></pre></td></tr><tr><td data-num="3"></td><td><pre>    <span class="token keyword">input</span> rst_n<span class="token punctuation">,</span>        <span class="token comment">// 复位信号（低有效）</span></pre></td></tr><tr><td data-num="4"></td><td><pre></pre></td></tr><tr><td data-num="5"></td><td><pre>    <span class="token keyword">input</span> add_flag<span class="token punctuation">,</span>     <span class="token comment">// 数码管变化的通知信号</span></pre></td></tr><tr><td data-num="6"></td><td><pre>    <span class="token keyword">output</span> <span class="token keyword">reg</span> <span class="token punctuation">[</span><span class="token number">5</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span> sel<span class="token punctuation">,</span>   <span class="token comment">// 数码管位选</span></pre></td></tr><tr><td data-num="7"></td><td><pre>    <span class="token keyword">output</span> <span class="token keyword">reg</span> <span class="token punctuation">[</span><span class="token number">7</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span> seg_led    <span class="token comment">// 数码管段选</span></pre></td></tr><tr><td data-num="8"></td><td><pre><span class="token punctuation">)</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="9"></td><td><pre></pre></td></tr><tr><td data-num="10"></td><td><pre><span class="token punctuation">.</span><span class="token punctuation">.</span><span class="token punctuation">.</span><span class="token punctuation">.</span><span class="token punctuation">.</span><span class="token punctuation">.</span></pre></td></tr><tr><td data-num="11"></td><td><pre></pre></td></tr><tr><td data-num="12"></td><td><pre><span class="token keyword">endmodule</span></pre></td></tr></tbody></table></figure><p>顶层模块代码如下所示：</p>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token keyword">module</span> <span class="token function">seg_led_static_top</span><span class="token punctuation">(</span></pre></td></tr><tr><td data-num="2"></td><td><pre>    <span class="token keyword">input</span> sys_clk<span class="token punctuation">,</span></pre></td></tr><tr><td data-num="3"></td><td><pre>    <span class="token keyword">input</span> sys_rst_n<span class="token punctuation">,</span></pre></td></tr><tr><td data-num="4"></td><td><pre></pre></td></tr><tr><td data-num="5"></td><td><pre>    <span class="token keyword">output</span> <span class="token punctuation">[</span><span class="token number">5</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span> sel<span class="token punctuation">,</span></pre></td></tr><tr><td data-num="6"></td><td><pre>    <span class="token keyword">output</span> <span class="token punctuation">[</span><span class="token number">7</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span> seg_led</pre></td></tr><tr><td data-num="7"></td><td><pre><span class="token punctuation">)</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="8"></td><td><pre></pre></td></tr><tr><td data-num="9"></td><td><pre><span class="token comment">//parameter define </span></pre></td></tr><tr><td data-num="10"></td><td><pre><span class="token keyword">parameter</span>  TIME_SHOW <span class="token operator">=</span> <span class="token number">25'd25000_000</span><span class="token punctuation">;</span>    <span class="token comment">// 数码管变化的时间间隔 0.5s </span></pre></td></tr><tr><td data-num="11"></td><td><pre></pre></td></tr><tr><td data-num="12"></td><td><pre><span class="token comment">//wire define </span></pre></td></tr><tr><td data-num="13"></td><td><pre><span class="token keyword">wire</span>    add_flag<span class="token punctuation">;</span>     <span class="token comment">// 数码管变化的通知信号 </span></pre></td></tr><tr><td data-num="14"></td><td><pre> </pre></td></tr><tr><td data-num="15"></td><td><pre><span class="token comment">//***************************************************** </span></pre></td></tr><tr><td data-num="16"></td><td><pre><span class="token comment">//**                    main code </span></pre></td></tr><tr><td data-num="17"></td><td><pre><span class="token comment">//***************************************************** </span></pre></td></tr><tr><td data-num="18"></td><td><pre></pre></td></tr><tr><td data-num="19"></td><td><pre><span class="token comment">// 例化计时模块</span></pre></td></tr><tr><td data-num="20"></td><td><pre>time_count #<span class="token punctuation">(</span></pre></td></tr><tr><td data-num="21"></td><td><pre>    <span class="token punctuation">.</span><span class="token function">MAX_NUM</span><span class="token punctuation">(</span>TIME_SHOW<span class="token punctuation">)</span></pre></td></tr><tr><td data-num="22"></td><td><pre><span class="token punctuation">)</span> <span class="token function">u_time_count</span><span class="token punctuation">(</span></pre></td></tr><tr><td data-num="23"></td><td><pre>    <span class="token punctuation">.</span><span class="token function">clk</span><span class="token punctuation">(</span>sys_clk<span class="token punctuation">)</span><span class="token punctuation">,</span></pre></td></tr><tr><td data-num="24"></td><td><pre>    <span class="token punctuation">.</span><span class="token function">rst_n</span><span class="token punctuation">(</span>sys_rst_n<span class="token punctuation">)</span><span class="token punctuation">,</span></pre></td></tr><tr><td data-num="25"></td><td><pre></pre></td></tr><tr><td data-num="26"></td><td><pre>    <span class="token punctuation">.</span><span class="token function">flag</span><span class="token punctuation">(</span>add_flag<span class="token punctuation">)</span></pre></td></tr><tr><td data-num="27"></td><td><pre><span class="token punctuation">)</span><span class="token punctuation">;</span></pre></td></tr><tr><td data-num="28"></td><td><pre></pre></td></tr><tr><td data-num="29"></td><td><pre><span class="token comment">// 例化数码管静态显示模块 </span></pre></td></tr><tr><td data-num="30"></td><td><pre>seg_led_static u_seg_led_static <span class="token punctuation">(</span> </pre></td></tr><tr><td data-num="31"></td><td><pre>    <span class="token punctuation">.</span><span class="token function">clk</span><span class="token punctuation">(</span>sys_clk <span class="token punctuation">)</span><span class="token punctuation">,</span>  </pre></td></tr><tr><td data-num="32"></td><td><pre>    <span class="token punctuation">.</span><span class="token function">rst_n</span><span class="token punctuation">(</span>sys_rst_n<span class="token punctuation">)</span><span class="token punctuation">,</span> </pre></td></tr><tr><td data-num="33"></td><td><pre>  </pre></td></tr><tr><td data-num="34"></td><td><pre>    <span class="token punctuation">.</span><span class="token function">add_flag</span><span class="token punctuation">(</span>add_flag<span class="token punctuation">)</span><span class="token punctuation">,</span>  </pre></td></tr><tr><td data-num="35"></td><td><pre>    <span class="token punctuation">.</span><span class="token function">sel</span><span class="token punctuation">(</span>sel<span class="token punctuation">)</span><span class="token punctuation">,</span> </pre></td></tr><tr><td data-num="36"></td><td><pre>    <span class="token punctuation">.</span><span class="token function">seg_led</span><span class="token punctuation">(</span>seg_led<span class="token punctuation">)</span> </pre></td></tr><tr><td data-num="37"></td><td><pre><span class="token punctuation">)</span><span class="token punctuation">;</span> </pre></td></tr><tr><td data-num="38"></td><td><pre></pre></td></tr><tr><td data-num="39"></td><td><pre><span class="token keyword">endmodule</span></pre></td></tr></tbody></table></figure><p>顶层模块对子模块做例化时，只需要知道子模块的端口信号名，而不用关心子模块内部具体是如何实现的。如果子模块内部使用 parameter 定义了一些参数，Verilog 也支持对参数的例化（也叫参数的传递），即顶层模块可以通过例化参数来修改子模块内定义的参数。<br>
<img loading="lazy" data-src="/miyano/img/post/FPGA/2.7.webp" title="模块的例化" style="max-width: 70%; height: auto;"></p>
<p>上图右侧是例化的数码管静态显示模块，子模块名是指被例化模块的模块名，而例化模块名相当于标识，当例化多个相同模块时，可以通过例化名来识别哪一个例化，我们一般命名为 “u_”+“子模块名”。信号列表中 “.” 之后的信号是数码管静态显示模块定义的端口信号，<ins class="wavy">括号内的信号则是顶层模块声明的信号</ins>，这样就将顶层模块的信号与子模块的信号一一对应起来，同时需要注意信号的位宽要保持一致。<br>
<img loading="lazy" data-src="/miyano/img/post/FPGA/2.8.webp" title="模块参数的例化" style="max-width: 70%; height: auto;"></p>
<p>在对参数进行例化时，在模块名的后面加上 “#”，表示后面跟着的是参数列表。计时模块定义的 MAX_NUM 和顶层模块的 TIME_SHOW 都是等于 25000_000，当在顶层模块定义 TIME_SHOW=12500_000 时，那么子模块的 MAX_NUM 的值实际上是也等于 12500_000。当然即使子模块包含参数，在做模块的例化时也可以不添加对参数的例化，这样的话，子模块的参数值等于该模块内部实际定义的值。</p>
<div class="note info">
<p>Verilog 语法中的 localparam 代表的意思同样是参数定义，用法和 parameter 基本一致，区别在于 parameter 定义的参数可以做例化，而 localparam 定义的参数是指本地参数，上层模块不可以对 localparam 定义的参数做例化。</p>
</div>
<h1 id="编程规范"><a class="anchor" href="#编程规范">#</a> 编程规范</h1>
<h2 id="工程组织形式"><a class="anchor" href="#工程组织形式">#</a> 工程组织形式</h2>
<p>工程的组织形式一般包括如下几个部分，分别是 doc、prj、rtl 和 sim 四个部分。<br>
doc：一般存放工程相关的文档，包括该项目用到的 datasheet（数据手册）、设计方案等。<br>
prj：主要存放工程文件和使用到的一些 IP 文件；<br>
rtl：主要存放工程的 rtl 代码，这是工程的核心，文件名与 module 名称应当一致，建议按照模块的层次分开存放；<br>
sim：主要存放工程的仿真代码，复杂的工程里面，仿真也是不可或缺的部分，可以极大减少调试的工作量。</p>
<h2 id="文件头声明"><a class="anchor" href="#文件头声明">#</a> 文件头声明</h2>
<p>每一个 Verilog 文件的开头，都必须有一段声明的文字。包括文件的版权，作者，创建日期以及内容介绍等。建议一个.v 只包括一个 module，这样模块会比较清晰易懂。</p>
<h2 id="输入输出定义"><a class="anchor" href="#输入输出定义">#</a> 输入输出定义</h2>
<p>定义时一般包括 module 名字、输入输出、信号名字、输出类型、注释。</p>
<figure class="highlight verilog"><figcaption data-lang="verilog"></figcaption><table><tbody><tr><td data-num="1"></td><td><pre><span class="token keyword">module</span> <span class="token function">led</span><span class="token punctuation">(</span> </pre></td></tr><tr><td data-num="2"></td><td><pre>    <span class="token keyword">input</span>               sys_clk  <span class="token punctuation">,</span>  <span class="token comment">// 系统时钟 </span></pre></td></tr><tr><td data-num="3"></td><td><pre>    <span class="token keyword">input</span>               sys_rst_n<span class="token punctuation">,</span>  <span class="token comment">// 系统复位，低电平有效 </span></pre></td></tr><tr><td data-num="4"></td><td><pre>    <span class="token keyword">output</span>  <span class="token keyword">reg</span>  <span class="token punctuation">[</span><span class="token number">3</span><span class="token punctuation">:</span><span class="token number">0</span><span class="token punctuation">]</span>  led         <span class="token comment">//4 位 LED 灯 </span></pre></td></tr><tr><td data-num="5"></td><td><pre><span class="token punctuation">)</span><span class="token punctuation">;</span></pre></td></tr></tbody></table></figure><p>建议：<br>
① 一行只定义一个信号；<br>
② 信号全部对齐；<br>
③ 同一组的信号放在一起。</p>
<h2 id="parameter定义"><a class="anchor" href="#parameter定义">#</a> parameter 定义</h2>
<p>① 一般 parameter 定义放在紧跟着 module 的输入输出定义之后；<br>
② parameter 等常量命名全部使用大写。</p>
<h2 id="wirereg定义"><a class="anchor" href="#wirereg定义">#</a> wire/reg 定义</h2>
<p>① 将 reg 与 wire 的定义放在紧跟着 parameter 之后；<br>
② 建议具有相同功能的信号集中放在一起；<br>
③ 信号需要对齐，reg 和位宽需要空 2 格，位宽和信号名字至少空四格；<br>
④ 位宽使用降序描述，[6:0]；<br>
⑤ 时钟使用前缀 clk，复位使用后缀 rst，低电平有效则加_n；<br>
⑥ 不能使用 Verilog 关键字作为信号名字；<br>
⑦ 一行只定义一个信号。</p>
<h2 id="信号命名"><a class="anchor" href="#信号命名">#</a> 信号命名</h2>
<p>① 信号命名需要体现其意义，比如 fifo_wr 代表 FIFO 读写使能；<br>
② 可以使用 “_” 隔开信号，比如 sys_clk；<br>
③ 内部信号不要使用大写，也不要使用大小写混合，建议全部使用小写；<br>
④ 模块名字使用小写；<br>
⑤ 低电平有效的信号，使用_n 作为信号后缀；<br>
⑥ 异步信号，使用_a 作为信号后缀；<br>
⑦ 纯延迟打拍信号使用_dly 作为后缀。</p>
<h2 id="其他注意"><a class="anchor" href="#其他注意">#</a> 其他注意</h2>
<p>① 时序逻辑使用非阻塞赋值，组合逻辑使用阻塞赋值。<br>
② moudle 模块例化使用 u_xx 表示。<br>
③ 避免产生 Latch 锁存器，比如组合逻辑里面的 if 不带 else 分支、case 缺少 default 语句；</p>
<div class="tags"><a href="/miyano/tags/%E8%AF%BE%E7%A8%8B/" rel="tag"><i class="ic i-tag"></i>课程</a><a href="/miyano/tags/FPGA/" rel="tag"><i class="ic i-tag"></i>FPGA</a></div></div><footer><div class="meta"></div><div id="copyright"><ul><li class="author"><strong>本文作者：</strong>Rei<i class="ic i-at"><em>@</em></i>自分の為に楽しめ世界</li><li class="link"><strong>本文链接：</strong><a href="https://ei4869.github.io/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%BA%8C)-Verilog%E8%AF%AD%E6%B3%95/" title="FPGA学习(二)-Verilog语法">https://ei4869.github.io/miyano/Course-Study/FPGA/FPGA学习(二)-Verilog语法/</a></li><li class="license"><strong>版权声明：</strong>本站所有文章除特别声明外，均采用 <a target="_blank" rel="noopener" href="https://creativecommons.org/licenses/by-nc-sa/4.0/deed.zh"><i class="ic i-creative-commons"><em>(CC)</em></i>BY-NC-SA</a> 许可协议。转载请注明出处！</li></ul></div></footer></article></div><div class="post-nav"><div class="item left"><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%B8%80)-%E5%85%88%E5%AF%BC%E7%9F%A5%E8%AF%86/" rel="prev" itemprop="url" data-background-image="https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_26.webp" title="FPGA学习(一)-先导知识"><span class="type">上一篇</span><span class="category"><i class="ic i-flag"></i>FPGA</span><h3>FPGA学习(一)-先导知识</h3></a></div><div class="item right"><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%B8%89)-%E6%B5%81%E6%B0%B4%E7%81%AF%E8%AE%BE%E8%AE%A1/" rel="next" itemprop="url" data-background-image="https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/kon_28.webp" title="FPGA学习(三)-流水灯设计"><span class="type">下一篇</span><span class="category"><i class="ic i-flag"></i>FPGA</span><h3>FPGA学习(三)-流水灯设计</h3></a></div></div><div class="wrap" id="comments"></div></div><div id="sidebar"><div class="inner"><div class="panels"><div class="inner"><div class="contents panel pjax" data-title="文章目录"><div class="toc-article" id="toc-div"><ol class="toc"><li class="toc-item toc-level-1"><a class="toc-link" href="#%E5%9F%BA%E7%A1%80%E7%9F%A5%E8%AF%86"><span class="toc-number">1.</span> <span class="toc-text"> 基础知识</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#%E5%B8%B8%E8%AF%86"><span class="toc-number">1.1.</span> <span class="toc-text"> 常识</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E6%95%B0%E6%8D%AE%E7%B1%BB%E5%9E%8B"><span class="toc-number">1.2.</span> <span class="toc-text"> 数据类型</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E8%BF%90%E7%AE%97%E7%AC%A6"><span class="toc-number">1.3.</span> <span class="toc-text"> 运算符</span></a></li></ol></li><li class="toc-item toc-level-1"><a class="toc-link" href="#%E7%A8%8B%E5%BA%8F%E6%A1%86%E6%9E%B6"><span class="toc-number">2.</span> <span class="toc-text"> 程序框架</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#%E6%B3%A8%E9%87%8A"><span class="toc-number">2.1.</span> <span class="toc-text"> 注释</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E5%85%B3%E9%94%AE%E5%AD%97"><span class="toc-number">2.2.</span> <span class="toc-text"> 关键字</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E7%A8%8B%E5%BA%8F%E6%A1%86%E6%9E%B6-2"><span class="toc-number">2.3.</span> <span class="toc-text"> 程序框架</span></a></li></ol></li><li class="toc-item toc-level-1"><a class="toc-link" href="#%E9%AB%98%E7%BA%A7%E7%9F%A5%E8%AF%86%E7%82%B9"><span class="toc-number">3.</span> <span class="toc-text"> 高级知识点</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#%E9%98%BB%E5%A1%9E%E8%B5%8B%E5%80%BCblocking"><span class="toc-number">3.1.</span> <span class="toc-text"> 阻塞赋值（Blocking）</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E9%9D%9E%E9%98%BB%E5%A1%9E%E8%B5%8B%E5%80%BCnon-blocking"><span class="toc-number">3.2.</span> <span class="toc-text"> 非阻塞赋值 (Non-Blocking)</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#assign-%E5%92%8C-always-%E5%8C%BA%E5%88%AB"><span class="toc-number">3.3.</span> <span class="toc-text"> assign 和 always 区别</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E5%B8%A6%E6%97%B6%E9%92%9F%E5%92%8C%E4%B8%8D%E5%B8%A6%E6%97%B6%E9%92%9F%E7%9A%84always"><span class="toc-number">3.4.</span> <span class="toc-text"> 带时钟和不带时钟的 always</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#latch"><span class="toc-number">3.5.</span> <span class="toc-text"> Latch</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E7%8A%B6%E6%80%81%E6%9C%BA"><span class="toc-number">3.6.</span> <span class="toc-text"> 状态机</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E6%A8%A1%E5%9D%97%E5%8C%96%E8%AE%BE%E8%AE%A1"><span class="toc-number">3.7.</span> <span class="toc-text"> 模块化设计</span></a></li></ol></li><li class="toc-item toc-level-1"><a class="toc-link" href="#%E7%BC%96%E7%A8%8B%E8%A7%84%E8%8C%83"><span class="toc-number">4.</span> <span class="toc-text"> 编程规范</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#%E5%B7%A5%E7%A8%8B%E7%BB%84%E7%BB%87%E5%BD%A2%E5%BC%8F"><span class="toc-number">4.1.</span> <span class="toc-text"> 工程组织形式</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E6%96%87%E4%BB%B6%E5%A4%B4%E5%A3%B0%E6%98%8E"><span class="toc-number">4.2.</span> <span class="toc-text"> 文件头声明</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E8%BE%93%E5%85%A5%E8%BE%93%E5%87%BA%E5%AE%9A%E4%B9%89"><span class="toc-number">4.3.</span> <span class="toc-text"> 输入输出定义</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#parameter%E5%AE%9A%E4%B9%89"><span class="toc-number">4.4.</span> <span class="toc-text"> parameter 定义</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#wirereg%E5%AE%9A%E4%B9%89"><span class="toc-number">4.5.</span> <span class="toc-text"> wire/reg 定义</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E4%BF%A1%E5%8F%B7%E5%91%BD%E5%90%8D"><span class="toc-number">4.6.</span> <span class="toc-text"> 信号命名</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E5%85%B6%E4%BB%96%E6%B3%A8%E6%84%8F"><span class="toc-number">4.7.</span> <span class="toc-text"> 其他注意</span></a></li></ol></li></ol></div></div><div class="related panel pjax" data-title="系列文章"><ul><li><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%B8%80)-%E5%85%88%E5%AF%BC%E7%9F%A5%E8%AF%86/" rel="bookmark" title="FPGA学习(一)-先导知识">FPGA学习(一)-先导知识</a></li><li class="active"><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%BA%8C)-Verilog%E8%AF%AD%E6%B3%95/" rel="bookmark" title="FPGA学习(二)-Verilog语法">FPGA学习(二)-Verilog语法</a></li><li><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%B8%89)-%E6%B5%81%E6%B0%B4%E7%81%AF%E8%AE%BE%E8%AE%A1/" rel="bookmark" title="FPGA学习(三)-流水灯设计">FPGA学习(三)-流水灯设计</a></li><li><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E5%9B%9B)-%E6%8C%89%E9%94%AE%E6%8E%A7%E5%88%B6LED/" rel="bookmark" title="FPGA学习(四)-按键控制LED">FPGA学习(四)-按键控制LED</a></li><li><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%BA%94)-%E6%8C%89%E9%94%AE%E8%87%AA%E9%94%81%E4%B8%8E%E6%B6%88%E6%8A%96%E6%B1%87%E6%80%BB/" rel="bookmark" title="FPGA学习(五)-按键自锁与消抖汇总">FPGA学习(五)-按键自锁与消抖汇总</a></li><li><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E5%85%AD)-%E5%91%BC%E5%90%B8%E7%81%AF/" rel="bookmark" title="FPGA学习(六)-呼吸灯">FPGA学习(六)-呼吸灯</a></li><li><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%B8%83)-IP%E6%A0%B8%E4%B9%8BPLL/" rel="bookmark" title="FPGA学习(七)-IP核之PLL">FPGA学习(七)-IP核之PLL</a></li></ul></div><div class="overview panel" data-title="站点概览"><div class="author" itemprop="author" itemscope="itemscope" itemtype="http://schema.org/Person"><img class="image" loading="lazy" decoding="async" itemprop="image" alt="Rei" src="https://miyano.oss-cn-wuhan-lr.aliyuncs.com/img/ai-icon.webp"><p class="name" itemprop="name">Rei</p><div class="description" itemprop="description"></div></div><nav class="state"><div class="item posts"><a href="/miyano/archives/"><span class="count">43</span><span class="name">文章</span></a></div><div class="item categories"><a href="/miyano/categories/"><span class="count">10</span><span class="name">分类</span></a></div><div class="item tags"><a href="/miyano/tags/"><span class="count">9</span><span class="name">标签</span></a></div></nav><div class="social"><a target="_blank" rel="noopener" href="https://github.com/ei4869" class="item github" title="https://github.com/ei4869"><i class="ic i-github"></i></a><a href="mailto:ai4869@gmail.com" class="item email" title="mailto:ai4869@gmail.com"><i class="ic i-envelope"></i></a></div><div class="menu"><li class="item"><a href="/miyano/" rel="section"><i class="ic i-home"></i>首页</a></li><li class="item dropdown"><a href="#" onclick="return false;"><i class="ic i-feather"></i>文章</a><ul class="submenu"><li class="item"><a href="/miyano/archives/" rel="section"><i class="ic i-list-alt"></i>归档</a></li><li class="item"><a href="/miyano/categories/" rel="section"><i class="ic i-th"></i>分类</a></li><li class="item"><a href="/miyano/tags/" rel="section"><i class="ic i-tags"></i>标签</a></li></ul></li><li class="item dropdown"><a href="#" onclick="return false;"><i class="ic i-baibaoxiang"></i>宝箱</a><ul class="submenu"><li class="item"><a href="/miyano/gallery/" rel="section"><i class="ic i-xiangce"></i>相册</a></li><li class="item"><a href="/miyano/anime/" rel="section"><i class="ic i-pc-dongman"></i>追番</a></li></ul></li><li class="item"><a href="/miyano/about/" rel="section"><i class="ic i-user"></i>关于</a></li></div></div></div></div><ul id="quick"><li class="prev pjax"><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%B8%89)-%E6%B5%81%E6%B0%B4%E7%81%AF%E8%AE%BE%E8%AE%A1/" rel="prev" title="上一篇"><i class="ic i-chevron-left"></i></a></li><li class="up"><i class="ic i-arrow-up"></i></li><li class="down"><i class="ic i-arrow-down"></i></li><li class="next pjax"><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%B8%80)-%E5%85%88%E5%AF%BC%E7%9F%A5%E8%AF%86/" rel="next" title="下一篇"><i class="ic i-chevron-right"></i></a></li><li class="percent"></li></ul></div></div><div class="dimmer"></div></div></main><footer id="footer"><div class="inner"><div class="widgets"><div class="rpost pjax"><h2>随机文章</h2><ul><li class="item"><div class="breadcrumb"><a href="/miyano/categories/Course-Study/" title="分类于课程学习">课程学习</a><i class="ic i-angle-right"></i><a href="/miyano/categories/Course-Study/FPGA/" title="分类于FPGA">FPGA</a></div><span><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%B8%80)-%E5%85%88%E5%AF%BC%E7%9F%A5%E8%AF%86/">FPGA学习(一)-先导知识</a></span></li><li class="item"><div class="breadcrumb"><a href="/miyano/categories/Playful-Exploration/" title="分类于整活探索">整活探索</a></div><span><a href="/miyano/Playful-Exploration/shokaX-%E5%9B%BE%E5%BA%8A%E6%90%AD%E5%BB%BA%E5%8F%8A%E6%9B%B4%E6%8D%A2/">shokaX-图床搭建及更换</a></span></li><li class="item"><div class="breadcrumb"><a href="/miyano/categories/Scientific-Notes/" title="分类于科研笔记">科研笔记</a><i class="ic i-angle-right"></i><a href="/miyano/categories/Scientific-Notes/Graduation-Project/" title="分类于毕设笔记">毕设笔记</a></div><span><a href="/miyano/Scientific-Notes/Graduation-Project/2024-11-20-%E6%AF%95%E8%AE%BE%E7%AC%94%E8%AE%B0-%E4%B8%80/">毕设笔记(一)</a></span></li><li class="item"><div class="breadcrumb"><a href="/miyano/categories/Scientific-Notes/" title="分类于科研笔记">科研笔记</a><i class="ic i-angle-right"></i><a href="/miyano/categories/Scientific-Notes/Literature-Translation/" title="分类于文献翻译">文献翻译</a></div><span><a href="/miyano/Scientific-Notes/Literature-Translation/2024-11-24-%E6%96%87%E7%8C%AE%E7%BF%BB%E8%AF%91-%E4%B8%80/">文献翻译(一)</a></span></li><li class="item"><div class="breadcrumb"><a href="/miyano/categories/Course-Study/" title="分类于课程学习">课程学习</a><i class="ic i-angle-right"></i><a href="/miyano/categories/Course-Study/FPGA/" title="分类于FPGA">FPGA</a></div><span><a href="/miyano/Course-Study/FPGA/FPGA%E5%AD%A6%E4%B9%A0(%E4%B8%89)-%E6%B5%81%E6%B0%B4%E7%81%AF%E8%AE%BE%E8%AE%A1/">FPGA学习(三)-流水灯设计</a></span></li></ul></div><div class="rpost pjax"><h2>最新评论</h2><ul class="leancloud-recent-comment" id="new-comment"></ul></div></div><div style="width: 100%; text-align: center;"><span id="time">此站已存活 0 天 0 小时 0 分 0 秒</span></div><script src="/miyano/js/create-time.js" defer="defer"></script><div class="status"><div class="copyright">© 2024 -<span itemprop="copyrightYear">2025</span><span class="with-love"><i class="ic i-sakura rotate"></i></span><span class="author" itemprop="copyrightHolder">Rei @ Rei の 手帳</span></div><div class="count"><span class="post-meta-item-icon"><i class="ic i-chart-area"></i></span><span title="站点总字数">598k 字</span><span class="post-meta-divider"> | </span><span class="post-meta-item-icon"><i class="ic i-coffee"></i></span><span title="站点阅读时长">9h4min</span></div><div class="powered-by">基于 <a target="_blank" rel="noopener" href="https://hexo.io/">Hexo</a> &amp; Theme.<a target="_blank" rel="noopener" href="https://github.com/theme-shoka-x/hexo-theme-shokaX/">ShokaX</a></div></div></div></footer></div><script data-config="" type="text/javascript">var LOCAL = {
    ispost: true,
        path: `Course-Study/FPGA/FPGA学习(二)-Verilog语法/`,
        favicon: {
        show: `（●´3｀●）萌え萌えキュン`,
        hide: `(´Д｀)大変だ！`
    },
    search: {
        placeholder: "文章搜索",
        empty: "关于 「 ${query} 」，什么也没搜到",
        stats: "${time} ms 内找到 ${hits} 条结果"
    },
    copy_tex: false,
    katex: false,
    mermaid: false,
    audio: undefined,
    fancybox: true,
    justifiedGallery: true,
    jquery: true,
    nocopy: false,
    outime: true,
    template: `<div class="note warning"><p><span class="label warning">文章时效性提示</span><br>这是一篇发布于 {{publish}} 天前，最后一次更新在 {{updated}} 天前的文章，部分信息可能已经发生改变，请注意甄别。</p></div>`,
    quiz: {
        choice: `单选题`,
        multiple: `多选题`,
        true_false: `判断题`,
        essay: `问答题`,
        gap_fill: `填空题`,
        mistake: `错题备注`
    },
    ignores: [
        (uri) => uri.includes('#'),
        (uri) => new RegExp(LOCAL.path + '$').test(uri),
            []
    ]
};
</script><script async="async" src="https://www.googletagmanager.com/gtag/js?id=G-4H41ZSPP7G"></script><script data-pjax="data-pjax">window.dataLayer = window.dataLayer || [];
function gtag() {
    dataLayer.push(arguments);
}
gtag('js', new Date());
gtag('config', 'G-4H41ZSPP7G');</script><script src="https://s4.zstatic.net/ajax/libs/pace/1.2.4/pace.min.js" integrity="sha384-k6YtvFUEIuEFBdrLKJ3YAUbBki333tj1CSUisai5Cswsg9wcLNaPzsTHDswp4Az8" crossorigin="anonymous" fetchpriority="high"></script><script src="https://s4.zstatic.net/ajax/libs/jquery/3.5.1/jquery.min.js" integrity="sha384-ZvpUoO/+PpLXR1lu4jmpXWu80pZlYUAfxl5NsBMWOEPSjUn/6Z/hRTt8+pR6L4N2" crossorigin="anonymous" fetchpriority="high"></script><script src="/miyano/js/siteInit.js?v=0.4.17" type="module" fetchpriority="high" defer=""></script></body></html>