# Coprocessador para Opera√ß√µes Matriciais em FPGA

## Sum√°rio

- [Introdu√ß√£o](#introdu√ß√£o)
- [Requisitos do Problema](#requisitos-do-problema)
- [Recursos Utilizados](#recursos-utilizados)
  - [Quartus Prime](#quartus-prime)
  - [FPGA DE1-SoC](#fpga-de1-soc)
  - [Icarus Verilog](#icarus-verilog)
- [Desenvolvimento e Arquitetura do Sistema](#desenvolvimento-e-arquitetura-do-sistema)
  - [Coprocessor](#coprocessor)
  - [Bloco de Mem√≥ria](#bloco-de-mem√≥ria)
  - [ULA (Unidade L√≥gica e Aritm√©tica)](#ula-unidade-l√≥gica-e-aritm√©tica)
- [Refer√™ncias](#refer√™ncias)

## Introdu√ß√£o

O processamento de matrizes √© um componente essencial em diversas √°reas da computa√ß√£o, como sistemas embarcados, aprendizado de m√°quina, vis√£o computacional, computa√ß√£o gr√°fica, simula√ß√µes num√©ricas e controle de sistemas din√¢micos. Para realizar essas opera√ß√µes de forma eficiente, √© necess√°rio o uso de arquiteturas especializadas que implementem opera√ß√µes aritm√©ticas com alto desempenho e paralelismo.

Neste projeto, desenvolvemos um **co-processador aritm√©tico** dedicado a opera√ß√µes matriciais, implementado em Verilog HDL. O sistema √© capaz de executar opera√ß√µes como adi√ß√£o, subtra√ß√£o, multiplica√ß√£o, transposi√ß√£o, c√°lculo de determinantes e oposi√ß√£o de matrizes de dimens√µes entre 2x2 e 5x5. A execu√ß√£o dessas opera√ß√µes √© controlada por instru√ß√µes armazenadas em uma mem√≥ria de programa.

## üë• Equipe

- **Cleidson Ramos de Carvalho**
- **Pedro Arthur**
- **Uemerson **

## Requisitos do Problema

1. Descri√ß√£o do hardware utilizando a linguagem **Verilog**.
2. Utiliza√ß√£o dos recursos da **FPGA DE1-SoC** para a implementa√ß√£o.
3. Implementa√ß√£o das seguintes opera√ß√µes matriciais:
   - Adi√ß√£o de Matrizes
   - Subtra√ß√£o de Matrizes
   - Multiplica√ß√£o de Matrizes
   - Multiplica√ß√£o de Matrizes por um Escalar
   - C√°lculo de Determinante
   - Transposi√ß√£o de Matrizes
   - C√°lculo da Matriz Oposta
4. Representa√ß√£o dos elementos das matrizes como n√∫meros inteiros de **8 bits**.
5. O coprocessador deve implementar paralelismo para otimizar a execu√ß√£o das opera√ß√µes.

## Recursos Utilizados

### Quartus Prime

O **Quartus Prime** foi a principal ferramenta de desenvolvimento utilizada para s√≠ntese, compila√ß√£o e implementa√ß√£o do projeto em Verilog HDL. As fun√ß√µes desempenhadas pelo software incluem:

- **S√≠ntese e An√°lise de Recursos**: Tradu√ß√£o do c√≥digo Verilog para circuitos l√≥gicos, permitindo a avalia√ß√£o de recursos da FPGA, como **LUTs** e **DSPs**.
- **Compila√ß√£o e Gera√ß√£o de Bitstream**: Compila√ß√£o do projeto e gera√ß√£o do arquivo necess√°rio para programar a FPGA.
- **Grava√ß√£o na FPGA**: Programa√ß√£o da FPGA utilizando a ferramenta **Programmer** e o cabo **USB-Blaster**.
- **Pinagem com Pin Planner**: Ferramenta para mapear sinais de entrada e sa√≠da do projeto aos pinos f√≠sicos da FPGA, como **LEDs**, **switches**, **bot√µes** e **displays**.

### FPGA DE1-SoC

A **FPGA DE1-SoC** foi a plataforma utilizada para a implementa√ß√£o e testes do coprocessador. Essa placa combina um FPGA da Intel com diversos perif√©ricos integrados, oferecendo uma solu√ß√£o robusta para sistemas embarcados e aplica√ß√µes de hardware reconfigur√°vel.

- **Dispositivo FPGA**: Cyclone¬Æ V SE 5CSEMA5F31C6N.
- **Mem√≥ria Embarcada**: 4.450 Kbits e 6 blocos DSP de 18x18 bits.
- **Entradas e Sa√≠das**: Utiliza√ß√£o de 4 bot√µes de press√£o, 10 chaves deslizantes e 10 LEDs vermelhos de usu√°rio.

Para mais informa√ß√µes t√©cnicas, consulte o [Manual da Placa DE1-SoC (PDF)](https://drive.google.com/file/d/1dBaSfXi4GcrSZ0JlzRh5iixaWmq0go2j/view).

### Icarus Verilog

O **Icarus Verilog** foi utilizado para simula√ß√£o funcional durante o desenvolvimento. Esta ferramenta open-source para a linguagem Verilog permitiu validar o comportamento do sistema antes da s√≠ntese em hardware.

**Principais fun√ß√µes no projeto:**

- **Simula√ß√£o de M√≥dulos Individuais**: Verifica√ß√£o do funcionamento correto de blocos como a ULA, adi√ß√£o, subtra√ß√£o, multiplica√ß√£o por escalar e determinante antes da integra√ß√£o completa do sistema.
- **Depura√ß√£o de L√≥gica**: Identifica√ß√£o de erros l√≥gicos e problemas de sincronismo, facilitando a an√°lise dos sinais de sa√≠da e testes com diferentes entradas.
- **Valida√ß√£o Sem Hardware**: Permitiu testar o comportamento do coprocessador sem a necessidade de programar a FPGA, acelerando o ciclo de desenvolvimento.

## Desenvolvimento e Arquitetura do Sistema

## üß† Coprocessor

O **Coprocessor** √© o m√≥dulo central respons√°vel por coordenar o fluxo de dados entre os blocos internos do sistema (mem√≥ria, ALU e registradores), garantindo a execu√ß√£o sincronizada das opera√ß√µes matriciais. A m√°quina de estados finita (FSM) gerencia 7 estados distintos para controlar de maneira precisa o processo, respeitando os tempos de acesso √† mem√≥ria e evitando condi√ß√µes de corrida.

#### üîÑ M√°quina de Estados Finita (FSM)

A FSM do Coprocessor controla todo o fluxo de uma opera√ß√£o, desde a escrita das matrizes na mem√≥ria, passando pela leitura, execu√ß√£o da opera√ß√£o e at√© a escrita do resultado final.

##### Estados da FSM

| Estado | Nome           | Descri√ß√£o |
|--------|----------------|-----------|
| 0      | **IDLE**       | Estado de repouso. Aguarda o sinal `start` para iniciar a opera√ß√£o. |
| 1      | **WRITE_INPUT**| Escreve os elementos das matrizes A e B na mem√≥ria. |
| 2      | **WAIT_WRITE** | Espera alguns ciclos para garantir a estabilidade da escrita. |
| 3      | **READ_INPUT** | Inicia a leitura das matrizes armazenadas na mem√≥ria. |
| 4      | **WAIT_READ**  | Espera para garantir que os dados lidos sejam est√°veis. |
| 5      | **EXECUTE**    | Executa a opera√ß√£o selecionada via `op_code` (e.g., soma, multiplica√ß√£o, etc). |
| 6      | **WRITE_RESULT** | Escreve o resultado final da opera√ß√£o de volta na mem√≥ria. |

Essa organiza√ß√£o de estados √© crucial para garantir a integridade dos dados durante as opera√ß√µes de leitura e escrita.

#### üßÆ Opera√ß√µes Suportadas

As opera√ß√µes s√£o selecionadas por um sinal de 3 bits, `op_code`, e executadas pela ALU. As opera√ß√µes dispon√≠veis s√£o:

- **000**: Soma de Matrizes
- **001**: Subtra√ß√£o de Matrizes
- **010**: Transposi√ß√£o
- **011**: Oposi√ß√£o
- **100**: Multiplica√ß√£o de Matrizes
- **101**: Multiplica√ß√£o por Escalar
- **110**: C√°lculo de Determinante

Essas opera√ß√µes s√£o realizadas apenas ap√≥s o carregamento completo dos dados da mem√≥ria, e o resultado √© escrito de volta √† mem√≥ria.

#### üìè Tamanho da Matriz

O tamanho da matriz (entre 2x2 e 5x5) √© configurado atrav√©s de um sinal de entrada chamado `matrix_size`. Esse valor determina:

- O n√∫mero total de elementos a serem processados.
- O n√∫mero de itera√ß√µes nos loops de controle internos.
- A ativa√ß√£o de linhas e colunas na ALU.

#### üß© Vari√°veis e Controle Interno

O Coprocessor utiliza registradores e vari√°veis internas para gerenciar o fluxo de dados e controle. As vari√°veis principais s√£o:

- `i, j`: Contadores de linha e coluna para os loops de controle.
- `state`: Estado atual da m√°quina de estados.
- `next_state`: Pr√≥ximo estado (para FSM s√≠ncrona).
- `write_enable`: Habilita a escrita na mem√≥ria.
- `read_data_A, read_data_B`: Buffers para armazenar dados lidos da mem√≥ria.
- `result`: Vetor tempor√°rio para o resultado da opera√ß√£o.

#### ‚úÖ Fluxo de Execu√ß√£o Resumido

O fluxo de execu√ß√£o segue os seguintes passos:

1. **Escrita**: Matrizes A e B s√£o enviadas para a mem√≥ria com `write_enable = 1`.
2. **Leitura**: Os dados s√£o lidos da mem√≥ria com `write_enable = 0`.
3. **Execu√ß√£o**: A ALU realiza a opera√ß√£o selecionada conforme o `op_code`.
4. **Resultado**: O vetor `result` √© preenchido e escrito de volta na mem√≥ria.
5. **Finaliza√ß√£o**: O sinal `done` √© ativado, indicando o t√©rmino da opera√ß√£o.

---

Esse documento apresenta uma vis√£o geral detalhada do desenvolvimento e da arquitetura do **Coprocessador** projetado para opera√ß√µes matriciais em FPGA.

## Bloco de Mem√≥ria

A **RAM de 1 porta** √© composta pelos seguintes sinais fundamentais:

- **Endere√ßo (address)**: Especifica a posi√ß√£o de mem√≥ria a ser acessada.
- **Dado de Entrada (data)**: Representa a informa√ß√£o a ser armazenada na mem√≥ria, no caso de uma escrita.
- **Dado de Sa√≠da (q)**: Fornece o conte√∫do da posi√ß√£o de mem√≥ria solicitada, no caso de uma leitura.
- **Clock**: Sinal de sincronismo respons√°vel por coordenar as opera√ß√µes internas.
- **Write Enable (wren)**: Habilita a escrita na mem√≥ria. Quando ativo, permite que o dado na entrada seja escrito na posi√ß√£o indicada.

### Aplica√ß√£o em FPGA

Internamente, ao instanciar uma **RAM de 1 porta** no **Quartus**, o compilador mapeia automaticamente essa estrutura para os blocos de mem√≥ria dedicados presentes na arquitetura f√≠sica da **FPGA**. Esses blocos s√£o otimizados para opera√ß√µes de leitura e escrita em alta velocidade.

### Configura√ß√£o Utilizada

O m√≥dulo **Memory Block** (RAM 1-Port) foi configurado para conter **4 palavras de 16 bits** cada.

## ULA (Unidade L√≥gica e Aritm√©tica)

### Conceito
A Unidade L√≥gica e Aritm√©tica (ULA) √© um bloco funcional respons√°vel pela execu√ß√£o de opera√ß√µes aritm√©ticas e l√≥gicas definidas por um c√≥digo de opera√ß√£o (opcode). Neste projeto, a ULA foi adaptada para processar dados matriciais, operando com elementos inteiros de 8 bits. Ela atua como um circuito combinacional (com apoio sequencial para certas opera√ß√µes), roteando os operandos para m√≥dulos especializados conforme o opcode, e retornando o resultado correspondente.

### Estrutura

#### M√≥dulo Principal `alu.v`
- Respons√°vel por gerenciar todas as opera√ß√µes
- Seleciona as opera√ß√µes com base no **opcode**

Cada opera√ß√£o foi implementada por um m√≥dulo espec√≠fico como ilustra a tabela abaixo:

|**opcode**|**Opera√ß√£o**|**Descri√ß√£o**             |
|----------|------------|--------------------------|
|`000`     | A + B      | Soma                     |
|`001`     | A - B      | Subtra√ß√£o                |
|`010`     | A·µÄ         | Tranposi√ß√£o              |
|`011`     | -A         | Oposi√ß√£o                 |
|`100`     | k¬∑A        | Mutiplica√ß√£o por escalar |
|`101`     | det(A)     | Determinante da matriz   |
|`110`     | A √ó B      | Multiplica√ß√£o de matrizes|

### Verifica√ß√£o de Overflow
No projeto, h√° duas maneiras de verificar o overflow:

- Utilizada na soma e subtra√ß√£o:
1. **Sinais Diferentes**: Quando os sinais dos dois operandos (`matrix_A[i*8+7]` e `matrix_B[i*8+7]`) s√£o diferentes, ou seja, um n√∫mero √© positivo e o outro √© negativo, o overflow pode ocorrer

2. **Resultado Fora do Intervalo**: O overflow tamb√©m √© detectado se o bit de **overflow** (`diff[i][8]`) for diferente do sinal do operando `A` (`matrix_A[i*8+7]`), indicando que o resultado da subtra√ß√£o est√° fora do intervalo represent√°vel

A detec√ß√£o de overflow √© implementada pela seguinte condi√ß√£o l√≥gica:

```verilog
assign overflow_check[i] = (matrix_A[i*8+7] != matrix_B[i*8+7]) &&
                           (diff[i][8] != matrix_A[i*8+7]);
```
- Utilizada no determinante, multiplica√ß√£o de matrizes e multiplica√ß√£o por escalar:
1. Verica se o n√∫mero est√° al√©m do limite represent√°vel de 8 bits:
```verilog
overflow_flag = (det_temp > 127) || (det_temp < -128);
```

### Testes 

Os m√≥dulos da **Unidade L√≥gica Aritm√©tica (ULA)** foram testados individualmente utilizando o **Icarus Verilog**, uma ferramenta de simula√ß√£o para o desenvolvimento e verifica√ß√£o de c√≥digos Verilog. Cada m√≥dulo foi validado isoladamente para garantir que as opera√ß√µes aritm√©ticas e l√≥gicas (como soma, subtra√ß√£o, multiplica√ß√£o escalar, multiplica√ß√£o matricial, etc.) funcionassem conforme esperado.

Ap√≥s os testes individuais dos m√≥dulos, todos foram integrados ao **projeto completo** e submetidos a uma simula√ß√£o mais abrangente usando o **Quartus**. O Quartus foi utilizado para sintetizar o design e validar a integra√ß√£o dos m√≥dulos, assegurando que o sistema funcionasse corretamente em um ambiente de hardware simulado para a implementa√ß√£o final.

## Como Executar

Para executar o projeto do coprocessador de opera√ß√µes matriciais em FPGA, siga as etapas abaixo, desde a prepara√ß√£o do ambiente de desenvolvimento at√© a execu√ß√£o no hardware real.

### Requisitos

Antes de executar o projeto, certifique-se de ter as ferramentas e equipamentos abaixo configurados:

1. **Quartus Prime** instalado (para s√≠ntese e gera√ß√£o do bitstream).
3. **FPGA DE1-SoC** ou outra plataforma FPGA compat√≠vel.
4. **Cabo USB-Blaster** para programa√ß√£o da FPGA.

### Passos para Simula√ß√£o e Execu√ß√£o

#### 1. Prepara√ß√£o do C√≥digo

1. Clone ou baixe o reposit√≥rio com o c√≥digo do projeto.
2. Abra o **Quartus Prime** e clique em **File** e **Open Project**.
3. Selecione o arquivo `coprocessor.qpf` e compile projeto.
4. Grave-o na FPGA **DE1-SoC**.

## Refer√™ncias

- [Manual da Placa DE1-SoC (PDF)](https://drive.google.com/file/d/1dBaSfXi4GcrSZ0JlzRh5iixaWmq0go2j/view)
- [Icarus Verilog - GitHub](https://github.com/steveicarus/iverilog)
- [Quartus Prime - Documenta√ß√£o Oficial](https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/overview.html)
