{"patent_id": "10-2023-7010559", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0058140", "출원번호": "10-2023-7010559", "발명의 명칭": "NOR형 메모리 소자, 그 제조 방법 및 메모리 소자를 포함하는 전자 기기", "출원인": "인스티튜트 오브 마이크로일렉트로닉스, 차이니즈", "발명자": "주, 휘롱"}}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "NOR형 메모리 소자로서,기판 상에 수직으로 연장되는 제1 게이트 스택 - 상기 게이트 스택은 게이트 전도체층 및 메모리 기능층을 포함함 -; 및 상기 제1 게이트 스택의 외주를 둘러싸며, 상기 제1 게이트 스택의 측벽을 따라 연장되는 제1 반도체층; 을 포함하고,상기 메모리 기능층은 상기 제1 반도체층과 상기 게이트 전도체층 사이에 위치하고, 상기 제1 반도체층은 수직 방향으로 순차적으로 배열되는 제1 소스/드레인 영역, 제1 채널 영역 및 제2 소스/드레인 영역을 포함하고,상기 제1 게이트 스택과 상기 제1 반도체층이 교차하는 위치에서 메모리 셀을 형성하며,상기 NOR형 메모리 소자는, 상기 제1 반도체층의 제1 채널 영역의 외주를 둘러싸는 전도성 차폐층 및 상기 제1 반도체층의 제1 채널 영역과 상기 전도성 차폐층 사이에 개재되는 유전체층을 추가 포함하는, NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1 반도체층의 제1 소스/드레인 영역의 외주를 둘러싸고 횡방향으로 연장되는 제1 배선층; 및 상기 제1 반도체층의 제2 소스/드레인 영역의 외주를 둘러싸고 횡방향으로 연장되는 제2 배선층; 을 추가 포함하고,상기 유전체층은 상기 전도성 차폐층과 상기 제1 배선층 사이 및 상기 전도성 차폐층과 상기 제2 배선층 사이에추가로 개재되는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 제1 배선층 및 상기 제2 배선층을 관통하여 수직으로 연장되는 복수의 상기 제1 게이트 스택; 및상기 제1 게이트 스택의 외주를 각각 둘러싸고, 대응하는 각각의 제1 게이트 스택의 측벽을 따라 연장되는 복수의 상기 제1 반도체층 - 상기 제1 반도체층은 상기 기판에 대해 실질적으로 동일한 높이에 있고, 상기 제1 배선층과 상기 제2 배선층을 관통하여 수직으로 연장됨 -; 을 추가 포함하고, 상기 전도성 차폐층은 상기 제1 배선층과 상기 제2 배선층 사이에서 횡방향으로 연장되어, 각각의 상기 제1 반도체층의 외주를 둘러싸며, 상기 유전체층은 연장되어 상기 전도성 차폐층과 상기 제1 반도체층 사이, 상기 전도성 차폐층과 상기 제1 배선층 사이 및 상기 전도성 차폐층과 상기 제2 배선층 사이에 개재되는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "공개특허 10-2023-0058140-3-제3항에 있어서,각각의 상기 제1 반도체층은 수직 방향으로 순차적으로 배열되는 제2 채널 영역 및 제3 소스/드레인 영역을 추가 포함하여, 상기 제2 채널 영역이 수직 방향으로 상기 제2 소스/드레인 영역과 상기 제3 소스/드레인 영역 사이에 개재되도록 하여, 상기 제1 게이트 스택과 각 상기 제1 반도체층이 교차하는 위치에서 서로 적층된 2개의 메모리 셀을형성하고,상기 NOR형 메모리 소자는,상기 제1 반도체층 각각의 제3 소스/드레인 영역의 외주를 둘러싸고 횡방향으로 연장되는 제3 배선층;상기 제2 배선층과 상기 제3 배선층 사이에서 상기 제1 반도체층 각각의 외주를 둘러싸도록 횡방향으로 연장되는 다른 전도성 차폐층; 및상기 다른 전도성 차폐층과 상기 제1 반도체층 사이, 상기 다른 전도성 차폐층과 상기 제2 배선층 사이 및 상기다른 전도성 차폐층과 상기 제3 배선층 사이에 개재되는 또 다른 유전체층; 을 추가 포함하고,상기 제1 배선층, 상기 제2 배선층 및 상기 제3 배선층은 수직 방향으로 연장되는 절개부를 포함하며, 상기 전도성 차폐층 및 상기 다른 전도성 차폐층은 상기 절개부에서 일체로 연장되고, 상기 유전체층과 상기 다른 유전체층은 상기 절개부에서 일체로 연장되는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 기판은 소자 영역 및 소자 영역에 인접한 접촉 영역을 포함하고, 상기 메모리 셀은 상기 소자 영역 상에 형성되며, 상기 제1 배선층, 상기 제2 배선층 및 상기 제3 배선층은 각각 소자 영역에서 제1 방향을 따라 상기 접촉 영역으로 연장되며, 상기 절개부는 상기 제1 방향을 따라 연장되는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,서로 다른 제1 비트라인과 제2 비트라인, 및 소스라인을 추가 포함하고, 상기 제1 배선층 및 상기 제3 배선층은 각각 상기 제1 비트라인 및 상기 제2 비트라인에 전기적으로 연결되고,상기 제2 배선층은 상기 소스라인에 전기적으로 연결되는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제4항에 있어서,상기 제1 배선층, 상기 제2 배선층 및 상기 제3 배선층은 도핑된 단결정 반도체 재료를 포함하는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제3항에 있어서,상기 제1 게이트 스택의 외주를 각각 둘러싸고, 대응하는 각각의 제1 게이트 스택의 측벽을 따라 연장되는 복수공개특허 10-2023-0058140-4-의 제2 반도체층 - 각각의 상기 제2 반도체층은 상기 기판에 대해 실질적으로 동일하지만 상기 제1 반도체층의높이와 서로 다르며, 수직 방향으로 순차적으로 설치되는 제1 소스/드레인 영역, 제1 채널 영역 및 제2 소스/드레인 영역을 포함함 -;상기 제2 반도체층 각각의 제1 소스/드레인 영역의 외주를 둘러싸고 횡방향으로 연장되는 제3 배선층;상기 제2 반도체층 각각의 제2 소스/드레인 영역의 외주를 둘러싸고 횡방향으로 연장되는 제4 배선층;상기 제3 배선층과 상기 제4 배선층 사이에서 상기 제2 반도체층 각각의 외주를 둘러싸도록 횡방향으로 연장되는 다른 전도성 차폐층; 및상기 다른 전도성 차폐층과 상기 제2 반도체층 사이, 상기 다른 전도성 차폐층과 상기 제3 배선층 사이 및 상기다른 전도성 차폐층과 상기 제4 배선층 사이에 개재되는 다른 유전체층; 을 추가 포함하고,상기 제1 배선층, 상기 제2 배선층, 상기 제3 배선층 및 상기 제4 배선층은 수직 방향으로 연장되는 절개부를포함하며, 상기 전도성 차폐층 및 상기 다른 전도성 차폐층은 상기 절개부에서 일체로 연장되고, 상기 유전체층과 상기 다른 유전체층은 상기 절개부에서 일체로 연장되는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제4항 또는 제8항에 있어서,상기 절개부에서 상기 전도성 차폐층까지의 접촉부를 추가 포함하는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,상기 메모리 기능층은 전하 트래핑 재료 또는 강유전 재료 중 적어도 하나를 포함하는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서,상기 반도체층은 단결정 반도체 재료를 포함하는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제8항에 있어서,동일한 제1 게이트 스택을 둘러싸고 연장되는 상기 제1 반도체층과 상기 제2 반도체층은 수직 방향으로 실질적으로 동일 평면에 있는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제8항에 있어서,상기 제1 반도체층과 상기 제2 반도체층 사이에 소자 분리층이 배치되어 있는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제8항에 있어서,상기 제1 반도체층과 상기 제2 반도체층은 모두 횡단면이 환형이고, 수직으로 연장되는 나노시트인,공개특허 10-2023-0058140-5-NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제1항에 있어서,상기 전도성 차폐층과 상기 유전체층은 제2 게이트 스택을 구성하는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 제2 게이트 스택은 메모리 셀 사이의 크로스토크를 차폐함, 메모리 셀의 임계 전압을 조절함, 온상태 전류를 증가시킴, 누전 전류를 감소시킴 중에서 적어도 하나에 사용되도록 구성되는,NOR형 메모리 소자."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "NOR형 메모리 소자의 제조 방법으로서,기판 상에 복수의 소자층을 설치하는 단계 - 각각의 소자층은 제1 소스/드레인 한정층, 제1 채널 한정층 및 제2소스/드레인 한정층의 적층을 포함함 -;상기 기판에 대해 수직으로 연장되어 각각의 상기 소자층 중의 상기 적층을 통과하는 가공 통로를 형성하는 단계;상기 가공 통로를 통해, 상기 가공 통로에서 노출되는 각각의 상기 소자층의 측벽에 반도체층을 에피택셜 성장시키는 단계; 상기 가공 통로에서 게이트 스택을 형성하는 단계 - 상기 게이트 스택은 게이트 전도체층 및 상기 게이트 전도체층과 상기 반도체층 사이에 배열되는 메모리 기능층을 포함하고, 상기 반도체층과 교차하는 위치에서 메모리셀을 형성함 -;선택적 식각을 통해 각각의 상기 소자층 중의 제1 채널 한정층을 제거하는 단계; 및 상기 제1 채널 한정층의 제거로 인해 남겨진 간극에 유전체층 및 전도성 차폐층을 순차적으로 형성하는 단계;를 포함하는,NOR형 메모리 소자의 제조 방법."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서,상기 복수의 소자층 중 적어도 일부 소자층의 상기 적층은 제2 채널 한정층 및 제3 소스/드레인 한정층을 추가포함하고,상기 방법은,선택적 식각을 통해, 각각의 상기 소자층 중의 제2 채널 한정층을 제거하는 단계를 추가 포함하며, 상기 유전체층과 상기 전도성 차폐층은 제2 채널 한정층의 제거로 인해 남겨진 간극에도 형성되는,NOR형 메모리 소자의 제조 방법."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17항 또는 제18항에 있어서,상기 적층은 에피택셜 성장을 통해 형성되는,NOR형 메모리 소자의 제조 방법.공개특허 10-2023-0058140-6-청구항 20 제19항에 있어서,상기 적층 중의 적어도 각각의 소스/드레인 한정층은 에피택셜 성장 시 인-시투 도핑되는,NOR형 메모리 소자의 제조 방법."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제20항에 있어서,상기 적층 중의 도펀트가 상기 반도체층에 횡방향으로 확산되도록 어닐링 처리를 진행하는 단계를 추가 포함하는,NOR형 메모리 소자의 제조 방법."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제17항 또는 제18항에 있어서,상기 가공 통로를 통해 식각함으로써, 상기 가공 통로에서 노출된 상기 소자층의 상기 측벽이 횡방향으로 일정한 깊이로 오목하게 하는 단계를 추가 포함하는,NOR형 메모리 소자의 제조 방법."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제17항 또는 제18항에 있어서,적어도 일부의 인접한 소자층 사이에 희생층을 형성하는 단계를 추가 포함하고, 상기 복수의 소자층을 설치한 후, 상기 방법은 상기 희생층을 소자 분리층으로 대체하는 단계를 추가 포함하는,NOR형 메모리 소자의 제조 방법."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제17항에 있어서,상기 제1 채널 한정층을 제거하는 단계는,상기 적층에 절개부를 형성하는 것, 및상기 절개부를 경유하여, 상기 제1 채널 한정층을 제거하는 것을 포함하고,상기 유전체층 및 상기 전도성 차폐층을 형성하는 단계는,상기 절개부 및 제1 채널 한정층의 제거로 인해 남겨진 간극에서 실질적으로 공형의(conformal) 방식으로 상기유전체층을 형성하는 것, 및 상기 유전체층 상에 상기 전도성 차폐층을 형성하는 것을 포함하는,NOR형 메모리 소자의 제조 방법."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제24항에 있어서,상기 절개부에 상기 전도성 차폐층까지의 접촉부를 형성하는 단계를 추가 포함하는,NOR형 메모리 소자의 제조 방법."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "전자 기기로서,공개특허 10-2023-0058140-7-제1항 내지 제16항 중 어느 한 항에 따른 상기 NOR형 메모리 소자를 포함하는,전자 기기."}
{"patent_id": "10-2023-7010559", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제26항에 있어서,상기 전자 기기는 스마트폰, 개인용 컴퓨터, 테블릿, 인공지능 기기, 웨어러블 기기 또는 이동 전원을포함하는,전자 기기."}
{"patent_id": "10-2023-7010559", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 NOR형 메모리 소자 및 그 제조방법 및 NOR형 메모리 소자를 포함하는 전자 기기를 개시한다. 본 실시 예에 따르면, NOR형 메모리 소자는, 기판 상에 수직으로 연장되고, 게이트 전도체층 및 메모리 기능층을 포함하 는 제1 게이트 스택, 및 제1 게이트 스택의 외주를 둘러싸고, 제1 게이트 스택의 측벽을 따라 연장되는 제1 반도 체층을 포함할 수 있다. 메모리 기능층은 제1 반도체층과 게이트 전도체층 사이에 위치한다. 제1 반도체층은 수 직 방향으로 순차적으로 설치되는 제1 소스/드레인 영역, 제1 채널 영역 및 제2 소스/드레인 영역을 포함한다. 제1 게이트 스택과 제1 반도체층이 교차하는 위치에서 메모리 셀을 형성한다. 상기 제1 반도체층의 제1 채널 영 역의 외주를 둘러싸는 전도성 차폐층 및 제1 반도체층의 제1 채널 영역과 전도성 차폐층 사이에 위치하는 유전체 층을 더 포함한다."}
{"patent_id": "10-2023-7010559", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 분야에 관한 것으로서, 구체적으로는, NOR형 메모리 소자, 그 제조 방법 및 이러한 메모리 소 자를 포함하는 전자 기기에 관한 것이다. <관련 출원의 상호 참조> 본 출원은 2021년 8월 2일에 출원된, \"NOR형 메모리 소자 및 그 제조 방법 및 메모리 소자를 포함하는 전자 기 기\"인 중국 특허 출원 \"202110883406.9\"의 우선권을 주장하며, 그 전부 내용을 참조로 본 명세서에 포함한다."}
{"patent_id": "10-2023-7010559", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "금속 산화물 반도체 전계효과 트랜지스터(Metal-oxide-semiconductor field-effect transistor, MOSFET)와 같 은 수평형 소자에서, 소스, 게이트 및 드레인은 기판 표면과 실질적으로 평행한 방향으로 배치된다. 이러한 배 치로 인해, 수평형 소자는 더 이상 축소되기 어렵다. 이와 달리, 수직형 소자에서, 소스, 게이트 및 드레인은 기판 표면과 대략적으로 수직되는 방향으로 배치된다. 따라서, 수직형 소자는 수평형 소자에 비해 더 용이하게 축소될 수 있다. 수직형 소자인 경우, 서로 적층함으로써 집적 밀도를 증가시킬 수 있다. 하지만, 이로 인해 성능이 저하될 수 있다. 다수의 소자들을 쉽게 적층하기 위해, 일반적으로 다결정 실리콘(가령, 폴리실리콘)이 채널 재료로서 사 용됨으로 인해, 단결정 실리콘의 채널 재료에 비해 저항이 커지게 된다. 또한, 소스/드레인 영역 및 채널에서의 도핑 레벨을 개별적으로 조절할 수 있는 것도 기대된다. 또한, 3차원(3D)으로 배치된 메모리 셀에 대해, 메모리 셀 사이의 크로스토크(Crosstalk)가 증가될 수 있다."}
{"patent_id": "10-2023-7010559", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "이를 감안하여, 본 개시의 목적은 적어도 부분적으로 개선된 성능을 갖는 NOR형 메모리 소자 및 그 제조 방법 및 이러한 메모리 소자를 포함하는 전자 기기를 제공하는데 있다."}
{"patent_id": "10-2023-7010559", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 측면에 의하면, NOR형 메모리 소자로서, 기판 상에 수직으로 연장되고, 게이트 전도체층 및 메모 리 기능층을 포함하는 제1 게이트 스택, 및 제1 게이트 스택의 외주를 둘러싸며, 제1 게이트 스택의 측벽을 따 라 연장되는 제1 반도체층을 포함한다. 메모리 기능층은 제1 반도체층과 게이트 전도체층 사이에 위치한다. 제1 반도체층은 수직 방향으로 순차적으로 설치되는 제1 소스/드레인 영역, 제1 채널 영역 및 제2 소스/드레인 영역 을 포함한다. 제1 게이트 스택과 제1 반도체층이 교차하는 위치에서 메모리 셀을 한정한다. 해당 NOR형 메모리 소자는, 제1 반도체층의 제1 채널 영역의 외주를 둘러싸는 전도성 차폐층 및 제1 반도체층의 제1 채널 영역과 전도성 차폐층 사이에 있는 유전체층을 더 포함한다. 본 개시의 다른 측면에 의하면, NOR형 메모리 소자의 제조 방법으로서, 기판 상에 제1 소스/드레인 한정층, 제1 채널 한정층 및 제2 소스/드레인 한정층의 적층을 포함하는 복수의 소자층을 설치하는 것, 기판에 대해 수직으로 연장되어 각 소자층 내의 적층을 통과하기 위한 가공 통로를 형성하는 것, 가공 통로를 통해 가공 통로에서 노출되는 각 소자층의 측벽에 반도체층을 에피택셜 성장시키는 것, 가공 통로에서 게이트 전도체층 및 게이트 전도체층과 반도체층 사이에 설치되는 메모리 기능층을 포함하고, 반도체층과 교차하는 위치에서 메모리 셀을 한정하는 게이트 스택을 형성하는 것, 선택적 식각을 통해 각 소자층 중의 제1 채널 한정층을 제거하는 것, 및 제1 채널 한정층의 제거로 인해 남겨진 간극에 순차적으로 유전체층 및 전도성 차폐층을 형성하는 것을 포함한 다. 본 개시의 다른 한 측면에 의하면, 상기 NOR형 메모리 소자를 포함하는 전자 기기를 제공한다."}
{"patent_id": "10-2023-7010559", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 실시예에 따르면, 단결정 재료의 적층을 구축 모듈로 사용하여 3차원(3D) NOR형 메모리 소자를 구축 할 수 있다. 따라서, 복수의 메모리 셀을 서로 적층하는 경우, 저항의 증가를 억제할 수 있다. 또한, 반도체층 은 나노시트의 형태일 수 있으며, 이는 특히 소자의 짧은 채널 효과(Short Channel Effect)를 제어하는데 유익 하고, 또한, 소자의 높이를 감소시키고 소자층의 층수를 증가시키고, 집적 밀도를 개선하는데도 유리하다. 메모 리 셀 사이에 전도성 차폐층을 설치하여, 메모리 셀 사이의 크로스토크를 억제할 수 있다."}
{"patent_id": "10-2023-7010559", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부 도면을 참조하여 본 개시의 실시예를 설명한다. 이러한 설명은 단지 예시적인 것일 뿐, 본 개시의 범위를 한정하기 위한 것이 아님을 이해하여야 한다. 또한, 이하의 설명에서는, 본 개시의 개념에 혼선을 주지 않기 위해 공명시인 구조나 기술에 대한 설명은 생략한다. 첨부 도면에 본 개시의 실시예에 따른 다양한 구조 개략도가 도시되어 있다. 이러한 도면들은 비례적으로 그려 진 것은 아니며, 여기서 표현의 명확성을 위해 일부 세부사항을 확대하고, 일부 세부사항을 생략할 수도 있다. 도면에 표시된 다양한 영역, 층의 모양 및 이들의 상대적 크기, 위치 관계는 단지 예시적인 것에 불과하며, 실 제로 제조 공차 또는 기술적 한계로 인해 편차가 있을 수 있으며, 당업자라면 실제 수요에 따라 다른 모양, 크 기, 상대적 위치를 갖는 영역/층을 추가로 설계할 수 있다. 본 명세서에 있어서, 한 층/소자가 다른 층/소자 \"위\"에 위치하는 것으로 언급되는 경우, 해당 층/소자는 다른 층/소자의 위에 직접 위치할 수 있고, 이들 사이에 중간 층/소자가 존재할 수도 있다. 또한, 한 지향에서 한 층 /소자가 다른 층/소자 \"위\"에 위치하는 경우, 지향을 돌리게 되면 해당 층/소자는 다른 층/소자의 \"아래\"에 위 치될 수 있다. 본 개시의 실시예에 따른 메모리 소자는 수직형 소자에 기초한다. 수직형 소자는 기판 상에 수직 방향(대략적으 로 기판 표면과 수직인 방향)으로 설치되는 활성 영역을 포함하며, 상단과 하단에 설치된 소스/드레인 영역 및 소스/드레인 영역 사이에 위치한 채널 영역을 포함할 수 있다. 소스/드레인 영역 사이는 채널 영역을 통해 전도 성 채널을 형성할 수 있다. 활성 영역에서, 소스/드레인 영역과 채널 영역은, 예를 들어 도핑 농도에 의해 한정 될 수 있다.본 개시의 실시예에 따르면, 활성 영역은 수직으로 연장되는 반도체층에 의해 한정될 수 있다. 소스/드레인 영 역은 반도체층의 상대적인 양단에 각각 형성될 수 있으며, 채널 영역은 반도체층의 중간에 형성될 수 있다. 게 이트 스택은 연장되어 해당 반도체층을 통과하여, 활성 영역은 게이트 스택의 외주를 둘러싸도록 할 수 있다. 따라서, 반도체층은 게이트 스택을 둘러싸는 환형 나노시트의 형태를 나타낼 수 있다. 여기서, 게이트 스택은 메모리 기능을 구현하기 위해 전하 트래핑 재료 또는 강유전 재료와 같은 메모리 기능층 중 적어도 하나를 포함 할 수 있다. 이와 같이, 게이트 스택은 그에 대응하는 활성 영역과 배합하여 메모리 셀을 한정한다. 여기서, 메 모리 셀은 플래시(flash) 메모리 셀일 수 있다. 수직형 소자는 적층이 용이한 특성으로 인해, 수직 방향으로 복수의 이러한 반도체층을 설치할 수 있다. 게이트 스택은 수직으로 연장되어 이러한 복수의 반도체층을 통과할 수 있다. 이러한 복수의 반도체층은 수직 방향으로 실질적으로 동일 평면에 있을 수 있으며, 예를 들어, 게이트 스택의 측벽을 따라 연장된다. 이와 같이, 단일 게 이트 스택에 대해, 수직 방향으로 적층된 이러한 복수의 반도체층과 교차하여, 수직 방향으로 적층된 복수의 메 모리 셀을 한정한다. 복수의 이러한 게이트 스택을 설치할 수 있고, 각 게이트 스택은 유사하게 복수의 반도체층을 통과하여, 이러한 복수의 게이트 스택과 이러한 반도체층이 교차하는 위치에서 복수의 메모리 셀을 한정할 수 있다. 이러한 메모 리 셀은 수직 방향으로 복수의 계층으로 배열될 수 있으며, 각 계층 내의 메모리 셀은 복수의 게이트 스택에 대 응하는 어레이(예를 들어, 일반적으로 행과 열로 배열된 2차원 어레이)로 배열될 수 있다. 따라서, 메모리 셀의 3차원(3D) 어레이를 얻을 수 있다. 각 계층 내의 메모리 셀(또는, 반도체층)은 실질적으로 동일 평면에 있을 수 있다. NOR(\"부정 논리합\")형 메모리 소자에서, 각 메모리 셀은 공통 소스라인에 연결될 수 있다. 이러한 구성을 감안 하여, 배선을 절약하기 위해, 수직 방향으로 매 2개의 인접한 메모리 셀마다 동일한 소스라인을 공유하여 연결 할 수 있다. 예를 들어, 상기 반도체층은 (제1) 소스/드레인 영역-(제1) 채널 영역-(제2) 소스/드레인 영역-(제 2) 채널 영역-(제3) 소스/드레인 영역의 구성을 포함할 수 있다. 이와 같이, 제1 소스/드레인 영역, 제1 채널 영역 및 제2 소스/드레인 영역은 상술한 바와 같이 게이트 스택과 배합하여 제1 메모리 셀을 한정할 수 있으며, 또한 제2 소스/드레인 영역, 제2 채널 영역 및 제3 소스/드레인 영역은 게이트 스택과 배합하여 제2 메모리 셀 을 한정할 수 있다. 제1 메모리 셀과 제2 메모리 셀은 서로 적층되어 동일한 제2 소스/드레인 영역을 공유하며, 상기 제2 소스/드레인 영역은 소스라인에 전기적으로 연결될 수 있다. 소스/드레인 영역까지의 전기적 연결을 구현하기 위해, 소스/드레인 영역과 접촉하는 배선(interconnect)층을 설치할 수 있다. 본 개시의 실시예에 따르면, 각 계층의 메모리 셀의 대응하는 소스/드레인 영역은 동일한 배선 층을 통해 비트라인 또는 소스라인에 전기적으로 연결될 수 있다. 따라서, 배선층은 대응하는 계층 내의 각 소 스/드레인 영역을 둘러싸도록 형성될 수 있고, 따라서 전체적으로 판 모양을 나타낼 수 있으며, 각 반도체층은 해당 판 모양의 배선층을 통과한다. 배선층은 메모리 셀이 위치하는 소자 영역에서 접촉 영역을 형성할 구역까 지 연장되어, 이후에 배선층의 접촉부로 제조되도록 한다. 소스/드레인 영역은 대응하는 배선층에 의해 한정될 수 있다. 예를 들어, 배선층의 도펀트를 횡방향으로 반도체 층에 몰아내어 소스/드레인 영역을 형성할 수 있다. 따라서, 배선층은 대응하는 소스/드레인 영역과 횡방향으로 실질적으로 동일 평면에 있을 수 있다. 전도성 차폐층은 인접한 배선층 사이에서 연장되어, 대응하는 계층 내의 반도체층의 외주를 둘러싸도록 할 수 있다. 유전체층은 전도성 차폐층과 반도체층, 배선층 사이에 있을 수 있다. 이러한 전도성 차폐층은 메모리 셀 사이의 크로스토크를 제어할 수 있다. 이러한 수직형 메모리 소자는, 예를 들어 아래와 같이 제조될 수 있다. 구체적으로, 기판 상에 복수의 소자층을 설치할 수 있고, 각 소자층은 제1 소스/드레인 한정층, 제1 채널 한정층 및 제2 소스/드레인 한정층(및 선택적 으로, 제2 채널 한정층 및 제3 소스/드레인 한정층)의 적층을 포함할 수 있다. 예를 들어, 이러한 층들은 에피 택셜 성장에 의해 제공될 수 있으며, 단결정 반도체 재료일 수 있다. 에피택셜 성장 동안, 성장된 각 층, 특히 채널 한정층의 두께를 제어할 수 있다. 또한, 에피택셜 성장할 시, 적층 중의 각 층, 특히 소스/드레인 한정층 에 대해 인-시투(In-situ) 도핑하여 원하는 도핑 극성 및 도핑 농도를 구현할 수 있다. 여기서, 채널층과 소스/ 드레인 한정층 사이는 식각 선택성을 가질 수 있다. 적어도 일부 내지 전체 인접한 소자층 사이에 희생층을 형성할 수 있다. 이러한 희생층은 이후에 인접한 비트라 인을 전기적으로 격리하기 위해 소자 분리층으로 대체될 수 있다. 희생층은 소자층에 대해 식각 선택성을 가질수 있다. 기판에 대해 수직으로 연장되어 각 소자층의 적층을 통과하는 가공 통로를 형성할 수 있다. 가공 통로에서, 희 생층의 측벽을 노출하여, 희생층을 소자 분리층으로 대체할 수 있다. 가공 통로를 통해 가공 통로에서 노출되는 각 소자층의 측벽에 반도체층을 에피택셜 성장시킬 수 있다. 그 후, 해당 반도체층에 의해 메모리 셀의 활성 영 역, 특히 채널 영역을 한정할 수 있다. 따라서, 메모리 셀은 나노시트 소자일 수 있으며, 이는 짧은 채널 효과 를 제어하는데 도움이 된다. 상기 반도체층은 에피택셜 성장에 의해 형성될 수 있으며, 단결정 반도체 재료일 수 있다. 서로 적층된 복수의 게이트 스택을 형성한 후, 이러한 게이트 스택을 통과하는 수직 활성 영역을 형성 하는 일반적인 공정에 비해, 보다 용이하게 단결정의 활성 영역을 형성할 수 있다. 어닐링 처리를 통해, 소스/드레인 한정층에서의 도펀트를 반도체층으로 확산시켜, 반도체층 내에 소스/드레인 영역을 형성할 수 있다. 기판에 대한 소스/드레인 영역의 위치는 기판에 대한 대응하는 소스/드레인 한정층의 위치에 대응할 수 있다. 채널 한정층에도 도펀트를 포함하는 경우, 반도체층의 채널 영역도 도핑되어 짧은 채널 효과를 개선하고 임계 전압을 조절하는 등과 같은 소자 성능을 개선할 수 있다. 소스/드레인 한정층과 채널 한 정층의 도핑 특성을 통해, 소스/드레인 영역과 채널 영역의 도핑 특성을 상대적으로 용이하게 조절할 수 있다. 반도체층을 성장시키기 전에, 가공 통로를 통해 가공 통로에서 노출된 소자층의 측벽이 횡방향으로 일정한 깊이 로 오목하게 할 수 있다. 성장된 반도체층은 이러한 오목에 위치할 수 있으며, 이후에 가공 통로에서 형성되는 게이트 스택이 상대적으로 평탄한 표면을 가질 수 있도록 수직 방향으로 실질적으로 동일 평면에 있을 수 있다. 가공 통로에서, 게이트 스택을 형성할 수 있다. 또한, 별도로 형성된 절개부에 의해, 선택적 식각을 통해 각 소자층의 제1 채널 한정층(및 제2 채널 한정층, 존 재하는 경우)을 제거할 수 있다. 절개부와 제1 채널 한정층(및 제2 채널 한정층)의 제거로 인해 남겨진 공극에 서, 순차적으로 유전체층 및 전도성 차폐층을 형성할 수 있다. 본 개시는 다양한 형태로 나타낼 수 있으며, 그 중 일부 예시를 아래에서 설명할 것이다. 이하의 설명에서는 다 양한 재료에 대한 선택이 언급된다. 재료의 선택은 그 기능(예를 들어, 반도체 재료는 활성 영역을 형성하는데 사용되고, 유전체 재료는 전기적 격리를 형성하는데 사용되며, 전도성 재료는 전극, 배선 구조 등을 형성하는데 사용된다)을 고려하는 외에도, 식각 선택성을 고려한다. 이하의 설명에서는, 필요한 식각 선택성을 명시할 수도 있고, 명시하지 않을 수도 있다. 당업자라면, 아래에서 어느 한 재료층에 대한 식각을 언급하는 경우, 다른 층 도 식각된다는 언급이 없거나 도면에서 다른 층도 식각됨을 나타내지 않는다면, 이러한 식각은 선택적일 수 있 으며, 해당 재료층은 동일한 식각 레시피(Recipe)에 노출된 다른 층에 비해 식각 선택성을 가질 수 있다는 점이 분명하다. 도 1 내지 도 20(b)는 본 개시의 일 실시예에 따른 NOR형 메모리 소자를 제조하는 과정 중 일부 단계의 개략도 를 나타낸다. 도 1에 도시된 바와 같이, 기판을 제공한다. 해당 기판은 다양한 형태의 기판일 수 있으며, 벌크 반도체 재료 기판, 예를 들어 벌크Si 기판, 절연체 기판상의 반도체(SOI) 기판 및 SiGe 기판과 같은 화합물 반 도체 기판 등을 포함하지만, 이에 한정되지는 않는다. 이하의 설명에서, 설명의 편의성을 위해 Si 웨이퍼와 같 은 벌크 Si 기판을 예로 들어 설명한다. 기판에 후술된 바와 같이, 예를 들어 NOR형 플래시(flash) 메모리와 같은 메모리 소자를 형성할 수 있다. 메모리 소자 중의 메모리 셀(cell)은 n형 소자 또는 p형 소자일 수 있다. 여기서는, n형 메모리 셀을 예로 들어 설명하며, 이에 따라 기판에 p형 웰(well)을 형성할 수 있다. 따라서, 이하의 설명에서, 특히 도핑 유형에 대한 설명은 n형 소자의 형성에 관한 것이다. 하지만, 본 개시는 이에 한정되지는 않는다. 기판에 예를 들어 에피택셜 성장을 통해 소자 분리층을 한정하기 위한 희생층, 소스/드레인 영역 을 한정하기 위한 제1 소스/드레인 한정층, 채널 영역을 한정하기 위한 제1 채널 한정층, 소스/드 레인 영역을 한정하기 위한 제2 소스/드레인 한정층, 채널 영역을 한정하기 위한 제2 채널 한정층 및 소스/드레인 영역을 한정하기 위한 제3 소스/드레인 한정층을 형성할 수 있다. 제1 소스/드레인 한정 층, 제1 채널 한정층, 제2 소스/드레인 한정층, 제2 채널 한정층 및 제3 소스/드레 인 한정층은 이후에 소자의 활성 영역의 위치를 한정하게 되고, 이들을 \"소자층\"이라고 할 수 있으며, 도면에서 L1로 표시된다.기판 상에 성장된 각 층은 단결정 반도체층일 수 있다. 이러한 층들은 개별적으로 성장되거나 도핑됨으로 인해, 서로 결정 계면 또는 도핑 농도 계면을 가질 수 있다. 희생층은 이후에 기판으로부터 소자를 격리시키기 위한 소자 분리층으로 대체될 수 있으며, 그 두께는 형 성하고자 하는 소자 분리층의 두께에 대응할 수 있으며, 예를 들어 약 10nm-50nm일 수 있다. 회로 설계에 따라, 희생층을 설치하지 않을 수도 있다. 제1 소스/드레인 한정층, 제2 소스/드레인 한정층 및 제3 소스/드레인 한정층은 도핑(예를 들어, 성장 시 인-시투 도핑)되어 소스/드레인 영역을 한정할 수 있으며, 그 두께는 예를 들어 약 20nm-50nm일 수 있다. 제1 채널 한정층 및 제2 채널 한정층은 게이트 길이를 한정할 수 있고, 그 두께는 형성하고자 하는 게이트 길이에 대응할 수 있으며, 예를 들어 약 15nm-100nm일 수 있다. 이러한 반도체층은 다양한 적합한 반도체 재료, 예를 들어 Si 또는 Ge와 같은 원소 반도체 재료, SiGe와 같은 화합물 반도체 재료 등을 포함할 수 있다. 이하의 공정을 고려하여, 이러한 반도체층에서 인접한 반도체층 사이 에는 식각 선택성을 가질 수 있다. 예를 들어, 희생층, 제1 채널 한정층 및 제2 채널 한정층 은 SiGe(Ge의 원자 백분율은 예를 들어, 약 15%-30%임)을 포함할 수 있고, 제1 소스/드레인 한정층 , 제2 소스/드레인 한정층 및 제3 소스/드레인 한정층은 Si를 포함할 수 있다. 제1 소스/드레인 한정층, 제2 소스/드레인 한정층 및 제3 소스/드레인 한정층을 성장시킬 때, 이들에 대해 인-시투 도핑하여 이후에 소스/드레인 영역을 형성하는데 사용할 수 있다. 예를 들어, n형 소 자의 경우, n형 도핑을 진행할 수 있으며, 예를 들어, 도핑 농도는 약 1E19-1E21cm-3일 수 있다. 집적 밀도를 증가시키기 위해, 복수의 소자층을 설치할 수 있다. 예를 들어, 에피택셜 성장을 통해 소자층(L1) 에 소자층(L2)을 설치할 수 있고, 소자층 사이는 소자 분리층을 한정하기 위한 희생층에 의해 분리된다. 도1에서는 단지 2개의 소자층만 도시되었지만, 본 개시는 이에 한정되지는 않는다. 회로 설계에 따르면, 일부 소자층 사이에 소자 분리층을 설치하지 않을 수도 있다. 유사하게, 소자층(L2)은 제1 소스/드레인 한정층 , 제1 채널 한정층, 제2 소스/드레인 한정층, 제2 채널 한정층 및 제3 소스/드레인 한정층을 가질 수 있다. 각 소자층에서 대응하는 층은 동일하거나 유사한 두께 및/또는 재료를 가질 수 있거나, 서로 다른 두께 및/또는 재료를 가질 수도 있다. 여기서는, 단지 설명의 편의성을 위해, 각 소자층(L1, L2)이 동일한 구성을 가지고 있다고 가정한다. 기판 상에 형성된 이러한 층에, 패터닝을 용이하게 하기 위해 하드 마스크층을 설치할 수 있다. 예 를 들어, 하드 마스크층은 두께가 약 50nm-200nm인 질화물(예를 들어, 질화 규소)을 포함할 수 있다. 하드 마스크층과 소자층(L2) 사이에서, 소자 분리층을 한정하기 위한 희생층도 설치할 수 있다. 희생층(10032, 10033)에 대해, 상기 희생층에 대한 설명을 참조할 수 있다. 이하의 공정을 고려하여, 희 생층(10031, 10032 및 10033)의 두께는 서로 다를 수 있으며, 예를 들어 채널 한정층(10071, 10111, 10072 및 10112)의 두께보다 작을 수 있다. 이하, 한편으로는 희생층을 소자 분리층으로 대체하기 위해 희생층에 도달할 수 있는 가공 통로가 필요하고, 다 른 한편으로는 게이트를 형성하기 위한 영역을 한정해야 한다. 본 개시의 실시예에 따르면, 이들을 결합하여 진 행할 수 있다. 구체적으로는, 가공 통로를 이용하여 게이트 영역을 한정할 수 있다. 예를 들어, 도 2(a) 및 도 2(b)에 도시된 바와 같이, 하드 마스크층에 포토레지스트를 형성하고, 리소그래피를 통해 가공 통로의 위치를 한정할 수 있는 일련의 개구부를 갖도록 패터닝할 수 있다. 예를 들어, 개구부는 원형, 직사각형, 사각형, 다각형 등과 같은 다양한 적합한 모양일 수 있으며, 적합한 크기를 가질 수 있고, 예를 들어 직경 또는 변길이가 약 20nm-500nm이다. 이하의 공정을 고려하여, 개구부의 크기는 희생층 (10031, 10032 및 10033)의 두께 및 채널 한정층(10071, 10111, 10072 및 10112)의 두께보다 클 수 있다. 여기서, 이러한 개구부(특히, 소자 영역에서)는, 어레이 형태 예를 들어, 도 2(a)의 종이면의 수평 방향 및 수직 방향을 따른 2차원 어레이로 배열될 수 있다. 이 어레이는 이후에 메모리 셀의 어레이를 한정할 수 있다. 비록, 도 2(a)에서 개구부는 기본적으로 균일한 크기, 대략적으로 균일한 밀도로 기판(이후에 메모리 셀을 제조하는 소자 영역 및 이후에 접촉부를 제조하는 접촉 영역을 포함함)에 형성된 것으로 도시되었지만, 본 개시는 이에 한정되지는 않는다. 개구부의 크기 및/또는 밀도는 변경될 수 있으며, 예를 들어, 접촉 영역의 저항을 감소시키기 위 해 접촉 영역의 개구부의 밀도는 소자 영역의 개구부의 밀도보다 작을 수 있다. 도 3에 도시된 바와 같이, 이와 같이 패터닝된 포토레지스트를 식각 마스크로서, 반응성 이온 에칭(RIE) 과 같은 이방성 식각을 통해, 기판 상의 각 층을 식각하여 가공 통로(T)를 형성할 수 있다. RIE는 대략적 으로 수직 방향(예를 들어, 기판 표면에 수직된 방향)을 따라 진행할 수 있으며, 기판 내까지 진행될 수 있다. 따라서, 기판 상에 일련의 수직된 가공 통로(T)가 남게 된다. 또한, 소자 영역의 가공 통로(T)는 게이트 영역을 더 한정한다. 그 후, 포토레지스트를 제거할 수 있다. 현재, 희생층의 측벽은 가공 통로(T)에 노출된다. 따라서, 노출된 측벽을 통해 희생층을 소자 분리층으로 대체 할 수 있다. 대체 시 소자층(L1, L2)에 대한 지지 기능을 고려하여 지지층을 형성할 수 있다. 예를 들어, 도 4에 도시된 바와 같이， 화학 기상 증착(CVD) 등과 같은 증착을 통해 기판 상에 지지 재료 층을 형성할 수 있다. 지지 재료층은 실질적으로 공형의 방식으로 형성될 수 있다. 식각 선택성을 고려하여, 특 히 하드 마스크층(해당 예시에서는 질화물임) 및 이후에 형성된 소자 분리층(해당 예시에서는 산화물임) 에 대해, 지지 재료층은 예를 들어 SiC를 포함할 수 있다. 예를 들어, 포토레지스트를 형성하고, 포토레 지스트와 배합하여 RIE와 같은 선택적 식각을 진행함으로써, 일부 가공 통로(T)의 지지 재료층을 제거하 고, 나머지 가공 통로(T)의 지지 재료층을 보류할 수 있다. 남은 지지 재료층은 지지층을 형성한다. 이러 한 방식으로, 한편으로는 지지층이 형성되지 않은 가공 통로에 의해 희생층을 대체할 수 있으며, 다른 한 편으로는 다른 가공 통로의 지지층을 통해 소자층(L1, L2)을 지지할 수 있다. 그 후, 포토레지스트(102 1)를 제거할 수 있다. 그 중에서 지지층이 형성된 가공 통로 및 지지층이 형성되지 않은 가공 통로의 배열은 포토레지스 트의 패터닝에 의해 구현할 수 있으며, 공정의 일관성과 균일성을 위해 이들은 대략적으로 균일하게 분포 될 수 있다. 도 4에 도시된 바와 같이, 그 중에서 지지층이 형성된 가공 통로는 지지층이 형성되지 않은 가공 통로와 교대로 배열할 수 있다. 따라서, 지지층에 의해 소자층을 지지하는 동시에 가공 통로를 통해 희생층을 대체할 수 있다. 하지만, 본 예시에서, 희생층 및 채널 한정층은 모두 SiGe를 포함한다. 이런 경우, 소자 분리층을 대체하는 작업은 채널 한정층에 영향이 있을 수 있다. 채널 한정층에 자기 정렬되는 보호 플러그를 형성하여, 채널 한정층이 소자 분 리층을 대체하는 작업의 영향을 받지 않도록 할 수 있다. 설명해 두어야 할 것은, 희생층과 채널 한정층 사이에 식각 선택성이 있는 경우, 보호 플러그를 형성하는 단계는 생략될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 선택적 식각을 통해 채널 한정층(10071, 10111, 10072 및 10112)은 횡방향 에서(상하의 소스/드레인 한정층에 비해) 상대적으로 오목하게 될 수 있다. 식각 깊이를 잘 제어하기 위해, 원 자층 식각(ALE)을 사용할 수 있다. 따라서, 채널 한정층에 자기 정렬된 보호갭이 형성된다. 그 후, 보호갭에 보 호 플러그를 형성할 수 있다. 여기서, 마찬가지로 희생층(10031 내지 10033)은 상대적으로 오목하게 되어 격리갭 을 형성한다. 보호 플러그가 격리갭에도 형성되어 희생층의 대체를 방해하는 것을 방지하기 위해, 격리갭에 위치 유지 플러그 를 형성할 수 있다. 예를 들어, 증착을 통해, 위치 유지 재료층을 형성할 수 있다. 위치 유지 재료층 의 증착 두께는 격리갭의 두께(즉, 희생층의 두께)의 절반보다 크되, 보호갭의 두께(즉, 채널 한정층)의 절반보다 작을 수 있다. 또한, 가공 통로의 크기가 상대적으로 크기 때문에, 위치 유지 재료층은 가공 통 로를 완전히 채우지 않을 수 있다. 증착 두께를 잘 제어하기 위해, 원자층 증착(ALD)을 사용할 수 있다. 식각 선택성을 고려하여, 위치 유지 재료층은 예를 들어, 산화물을 포함할 수 있다. 그 후, 도 6에 도시된 바와 같이, 선택적 식각을 통해 일정한 두께의 위치 유지 재료층을 제거할 수 있다. 예를 들어, 제거 두께는 위치 유지 재료층의 증착 두께와 기본적으로 동일하거나 약간 클 수 있다. 따라서, 위치 유지 재료층은 보호갭에서 제거되고 격리갭에 남아 위치 유지 플러그(1002')를 형성할 수 있다. 제거 두께를 더 잘 제어하기 위해, ALE를 사용할 수 있다. 다음으로, 도 7에 도시된 바와 같이, 보호갭에서 보호 플러그를 형성할 수 있다. 예를 들어, 증착 후 수 직 방향으로 RIE를 진행함으로써 보호 플러그를 형성할 수 있다. 식각 선택성(위치 유지 플러그(1002'), 하드 마스크층에 비해)을 고려하여, 보호 플러그는 예를 들어 SiC(후속 공정에서, 동일하게 SiC인 지지층와 함께 제거될 수 있다. 물론, 보호 플러그는 지지층와 서로 다른 재료를 포함할 수있으며, 이런 경우 후속 단계에서 별도의 식각을 통해 제거할 수 있다.)를 포함할 수 있다. 보호 플러그 를 형성하기 위해 식각을 진행하는 경우, 지지층이 제거되는 것을 방지하기 위해, 포토레지스트를 이용하여 지지층을 커버할 수 있다. 그 후, 포토레지스트를 제거할 수 있다. 그런 다음, 도 8에 도시된 바와 같이, 가공 통로(T)를 통해 선택적 식각에 의해 위치 유지 플러그(1002')를 제 거하여 희생층(10031, 10032 및 10033)을 노출시키고, 선택적 식각을 통해 노출된 희생층(10031, 10032 및 10033)을 제거할 수 있다. 지지층의 존재로 인해, 소자층(L1 및 L2)이 붕괴되지 않도록 유지할 수 있다. 희생층의 제거로 인해 남겨진 공극에서, 예를 들어 증착(막 두께를 더 좋게 제어하기 위해, 바람직하게는 ALD) 후 에치백(Etchback)(예를 들어, 수직 방향의 RIE)하는 공정을 통해 유전체 재료를 채워 소자 분리층(10231, 10232 및 10233)을 형성할 수 있다. 예를 들어, 격리의 신뢰성, 누설 전류 또는 전기용량 등을 최적화하는 것과 같은 다양한 목적을 위해, 예를 들어 산화물, 질화물, SiC 또는 이들의 조합과 같은 적합한 유전체 재료를 선택 할 수 있다. 여기서, 식각 선택성을 고려하여, 소자 분리층(10231, 10232 및 10233)은 산화물(예를 들어, 산화 규소)을 포함할 수 있다. 상기 예시에서, 보호 플러그를 형성하기 위해 위치 유지 플러그(1002')를 먼저 형성하였다. 하지만, 본 개시는 이에 한정되지는 않는다. 예를 들어, 채널 한정층의 두께를 희생층의 두께보다 작게 할 수 있다. 이런 경우, 위치 보호 플러그(1002')를 형성하는 방법대로, 채널 한정층에 자기 정렬된 보호갭에 보호 플러그를 형성 할 수 있으며, 격리갭의 공간을 유지할 수 있다. 희생층은 격리갭을 통해 노출될 수 있으며, 따라서 대체될 수 있다. 앞에서 자기 정렬된 보호 플러그를 형성하기 위해 채널 한정층을 상대적으로 오목하게 하였기에, 후속 반 도체층 성장 공정과 성장된 반도체층 사이의 격리를 고려하여, 선택적 식각을 통해 소스/드레인 한정층도 횡방 향으로 어느 정도로 오목하게 할 수 있다. 소스/드레인 한정층의 횡방향에서의 오목 정도는 채널 한정층의 횡방 향에서의 오목 정도와 기본적으로 동일하여, 기본적으로 동일 평면의 측벽을 가질 수 있다. 그 후, 이러한 실질 적으로 평탄한 측벽에서 반도체층을 성장시킬 수 있다. 그 후, 선택적 식각을 통해, 지지층을 제거할 수 있다. 지지층을 제거하는 동시에 보호 플러그 도 함께 제거될 수 있다. 이전에 지지층이 형성되지 않은 가공 통로에서, 현재 소자층의 측벽은 상기 처리로 인해 하드 마스크층 중의 개구부의 측벽에 비해 횡방향으로 일정한 정도로 오목하게 들어간다. 이전에 지지층이 형성 되는 가공 통로에서, 현재 소자층의 측벽은 하드 마스크층의 개구부의 측벽과 일치한다. 이후에 성장된 반도체층 사이의 격리를 고려하여, 마찬가지로 이전에 지지층이 형성된 가공 통로에서도 소자층의 측벽이 횡방향으로 일정한 정도로 오목하게 들어가도록 할 수 있다. 소자층의 측벽이 각 가공 통로에서 횡방향으로 오 목하는 정도는 기본적으로 일치할 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 포토레지스트를 형성하 고, 이전에 지지층이 형성되지 않은 가공 통로를 커버하고, 이전에 지지층이 형성된 가공 통로를 노출시키도록 패터닝할 수 있다. 노출된 이러한 가공 통로를 통해, 선택적 식각에 의해 소자층을 상대적으로 오 목하게 할 수 있다. 소자층 중의 채널 한정층에 대한 선택적 식각과 소스/드레인 한정층에 대한 선택적 식각은 각각 진행될 수 있으며, 이들의 식각 깊이는 기본적으로 동일할 수 있다. 그 후, 포토레지스트를 제거할 수 있다. 그런 다음, 도 10에 도시된 바와 같이, 예를 들어 선택적 에피택셜 성장을 통해 각 소자층(L1, L2)의 측벽에 반 도체층을 각각 형성할 수 있다. 반도체층은 가공 통로의 주위를 둘러싸는 환형 나노시트로 형성될 수 있고, Si와 같은 다양한 적합한 반도체 재료를 포함할 수 있다. 반도체층의 재료 및/또는 두께를 선택 하여 소자 성능을 개선할 수 있다. 예를 들어, 반도체층은 SiGe, III-V족 화합물 반도체 등과 같은 Ge, IV-IV족 화합물 반도체를 포함하여, 캐리어 이동률을 개선하거나 누설 전류를 감소시킬 수 있다. 수직 방향으로 인접한 반도체층 사이는 소자 분리층을 통해 서로 격리할 수 있다. 소스/드레인 한정층 중의 도펀트를 반도체층으로 몰아내어, 높이에서 소스/드레인 한정층에 대응하는 반 도체층의 부분에 소스/드레인 영역을 형성하기 위해 어닐링(Annealing) 처리를 진행할 수 있다. 여기서, 반도체층은 상대적으로 얇기 때문에, 어닐링 시간과 같은 공정 파라미터를 제어함으로써, 반도체층(101 0)의 도핑 분포가 소자층의 횡방향 확산에 의한 영향을 주로 받고, 수직 방향으로의 확산에 의한 영향을 기본적 으로 받지 않거나 수직 방향으로의 확산에 의한 영향을 아주 적게 받도록 할 수 있다. 또한, 채널 한정층은 성 장 시에도 인-시투 도핑되어, 따라서 어닐링 처리 시 높이에서 채널 한정층에 대응하는 반도체층의 부분에 일정한 도핑 분포를 형성함으로써, 채널 영역의 도핑 특성을 한정할 수 있다. 또는, 반도체층은 채널 영역의 도핑 특성을 한정하기 위해 성장 동안 인-시투 도핑될 수 있다. 채널 영역의 도핑은 소자 성능을 용이하 게 개선할 수 있으며, 예를 들어, 짧은 채널 효과를 개선하고 임계 전압(Vt) 등을 조절하는 등이다. 가공 통로에서, 특히 소자 영역의 가공 통로에서 게이트 스택을 형성할 수 있다. 여기서, 메모리 소자를 형성하 려면, 게이트 스택을 통해 메모리 기능을 구현할 수 있다. 예를 들어, 게이트 스택은 전하 트래핑 재료이거나 강유전 재료 등과 같은 메모리 구조를 포함할 수 있다. 도 11에 도시된 바와 같이, 예를 들어 증착을 통해 순차적으로 메모리 기능층 및 게이트 전도체층 을 형성할 수 있다. 메모리 기능층은 대략적으로 공형의 방식으로 형성될 수 있고, 게이트 전도체층 은 가공 통로(T) 중 메모리 기능층을 형성한 후 남은 공극을 채울 수 있다. 형성된 게이트 전도체 층과 메모리 기능층에 대해, 화학적 기계적 연마(CMP, 예를 들어 하드 마스크층에서 멈출 수 있음)와 같은 평탄화 처리를 진행하여, 게이트 전도체층과 메모리 기능층은 가공 통로(T)에 남아 게이트 스택을 형성할 수 있다. 메모리 기능층은 유전체 전하 트래핑, 강유전 재료 효과, 또는 밴드갭 공정 전하 저장(SONOS) 등에 기초 할 수 있다. 예를 들어, 메모리 기능층은 유전체 터널링층(예를 들어, 산화 또는 ALD에 의해 형성될 수 있고, 두께가 약 1nm-5nm인 산화물)-에너지 밴드 오프셋층(예를 들어, CVD 또는 ALD에 의해 형성될 수 있고, 두 께가 약 2nm-10nm인 질화물)-소자 분리층(예를 들어, 산화, CVD 또는 ALD에 의해 형성될 수 있고, 두께가 약 2nm-6nm인 산화물)을 포함할 수 있다. 이러한 3층 구조는 전자 또는 홀을 포획하는 에너지 밴드 구조를 초래할 수 있다. 또는, 메모리 기능층은 예를 들어, 두께가 약 2nm-20nm인 HfZrO2와 같은 강유전 재료층을 포함 할 수 있다. 게이트 전도체층은, 예를 들어 다결정 실리콘 또는 금속 게이트 재료(도핑된, 예를 들어 n형 소자인 경우, p형 도핑)를 포함할 수 있다. 채널 한정층을 제거할 수 있으며, 이에 따라 채널 영역이 반도체층에 완전히 형성될 수 있다. 따라서, 나 노시트 소자를 얻을 수 있다. 채널 한정층을 제거하기 위해, 각 채널 한정층까지의 (별도의)가공 통로(이전의 가공 통로는 이미 게이트 스택 에 의해 점유)을 형성해야 한다. 예를 들어, 도 12(a) 및 도 12(b)에 도시된 바와 같이, 하드 마스크층에 산화물과 같은 마스크층을 형성할 수 있고, 가공 통로를 형성해야 하는 영역을 노출하도록 패터닝할 수 있다. 가공 통로는 게이트 스택이 설치되지 않은 위치에 형성될 수 있다. 도 12(a) 및 도 12(b)의 예시에서, 제 1 방향(도 12(a)에서 종이면의 수직 방향)을 따라 복수의 메모리 셀(도 12(a)의 예시에서, 3개)마다 제1 방향과 교차(예를 들어, 수직)하는 제2 방향(예를 들어, 도 12(a)에서 종이면의 수평 방향)을 따라 연장되는 가공 통로 를 설치할 수 있다. 마스크층을 식각 마스크로 하여, 수직 방향의 RIE와 같은 이방성 식각을 통해 아래의 각 층을 식각할 수 있다. 식각은 기판까지 진행되어, 가공 통로를 한정할 수 있으며, 각 채널 한정층은 가공 통로에서 노출된다. 각 채널 한정층은 가공 통로를 거쳐 선택적 식각을 통해 제거할 수 있다. 도 13(a) 및 도 13(b)에 도시된 바와 같이, 채널 한정층의 제거로 인해 남겨진 공극(및 가공 통로)에서 차폐층 을 형성할 수 있다. 차폐층은 예를 들어 W와 같은 금속, TiN과 같은 전도성 질화물 등과 같은 전도 성 재료를 포함할 수 있다. 또한, 차폐층과 반도체층 사이 및 차폐층과 소스/드레인 한정층 사이에, 유전체층을 설치하여 차폐층과 이러한 층들 사이의 직접적인 전기적 결합을 방지하도록 할 수 있다. 또한, 전도성 차폐층과 유전체층의 조합은 백 게이트(이전에 형성된 게이트 스택과 반도 체층의 채널 영역을 사이에 두고 서로 마주함)로 사용될 수 있다. 유전체층은 양호한 디커플링을 구현하기 위해 산화물 또는 Al2O3 등과 같은 Low-K 유전체를 포함할 수 있으며, 또는, 백 게이트의 양호한 제어 를 구현하기 위해 HfO2와 같은 High-K 유전체를 포함할 수 있다. 유전체층은 대략적으로 공형의 방식으로 형성될 수 있고, 차폐층은 채널 한정층의 제거로 인해 남겨진 공극(및 가공 통로)에서 유전체층을 형성한 후 남은 공간을 채울 수 있다. 차폐층과 유전체층에 대해 CMP(하드 마스크층에서 멈 출 수 있고, 마스크층도 제거될 수 있음)와 같은 평탄화 처리를 진행할 수 있다. 도 13(b)에 도시된 바와 같이, 메모리 기능층을 갖는 게이트 스택(1025/1027)은 반도체층에 의해 둘러싸 여 있다. 도 13(b)에서 점선 원으로 도시된 바와 같이, 게이트 스택은 반도체층과 배합하여 메모리 셀을 한정한다. 상술한 바와 같이, 반도체층은 상단과 하단에서 소스/드레인 한정층에 대응하는 부분에 소스/ 드레인 영역을 형성하고, 중간에서 채널 한정층에 대응하는 부분에 채널 영역을 형성한다. 채널 영역은 마주하는 양단의 소스/드레인 영역을 연결할 수 있으며, 채널 영역은 게이트 스택에 의해 제어될 수 있다. 게이트 스택은 수직 방향으로 기둥형으로 연장되고 복수의 반도체층과 중첩되어, 수직 방향에서 서로 적층된 복 수의 메모리 셀을 한정할 수 있다. 단일 게이트 스택 컬럼과 연관된 메모리 셀은 메모리 셀 스트링을 형성할 수 있다. 게이트 스택 컬럼의 레이아웃(상기 가공 통로(T)의 레이아웃, 예를 들어, 2차원 어레이에 대응)에 대응하 여, 기판 상에 복수의 이러한 메모리 셀 스트링을 배치하여, 메모리 셀의 3차원(3D) 어레이를 형성한다. 본 실시예에 있어서, 도 13 중 소자층(L1)의 2개의 점선 원으로 도시된 바와 같이, 단일 게이트 스택 컬럼은 단 일 소자층에서 2개의 메모리 셀을 한정할 수 있다. NOR형 메모리 소자에서, 이 2개의 메모리 셀은 동일한 소스/ 드레인 영역(반도체층의 높이에서 중간의 제2 소스/드레인층(10091 또는 10092)에 대응하는 부분)을 공유 할 수 있고, 제2 소스/드레인층(10091 또는 10092)을 통해 소스라인에 전기적으로 연결될 수 있다. 또한, 이 2개 의 메모리 셀의 다른 소스/드레인 영역(반도체층의 높이에서 제1 소스/드레인 한정층(10051 또는 10052) 및 제3 소스/드레인 한정층(10131 또는 10132)에 대응하는 부분)은 각각 대응하는 소스/드레인 한정층을 통해 서 로 다른 비트라인에 전기적으로 연결될 수 있다. 즉, 소스/드레인 한정층은 메모리 셀의 소스/드레인 영역을 비 트라인 또는 소스라인에 전기적으로 연결하는 배선 구조로 사용할 수 있다. 채널 영역은 환형 나노시트 형태의 반도체층에 형성되므로, 해당 소자는 나노시트 또는 나노와이어 소자가 될 수 있으며, 따라서 우수한 짧 은 채널 효과 제어와 전력 소모 감소를 구현할 수 있다. 차폐층은 (특히, 횡방향으로 인접한)메모리 셀에 의해 생성된 전기장을 차폐하는데 도움이 되어, 메모리 셀 사이의 크로스토크를 억제할 수 있다. 특히, 차폐층과 유전체층의 조합(즉, \"백 게이트\")은 예 를 들어, 아래에서 설명된 접촉부를 통해 전압을 인가될 수 있으며, 따라서, 메모리 셀 사이의 크로스토크를 차 폐하고, 메모리 셀의 임계 전압을 조절하며, 온상태 전류를 증가시키고, 누전 전류를 감소시키는 것 중에서 적 어도 하나에 사용될 수 있다. 이렇게, (소자 영역 중의)메모리 셀의 제조가 완료된다. 그 다음, 필요한 전기적 연결을 구현하기 위해 다양한 전기적 접촉부(접촉 영역에서)를 제조할 수 있다."}
{"patent_id": "10-2023-7010559", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "각 소자층까지의 전기적 연결을 구현하기 위해, 접촉 영역에 계단 구조를 형성할 수 있다. 본 기술분야에서는 이러한 계단 구조를 형성하기 위한 다양한 방식이 존재한다. 본 개시의 실시예에 따르면, 계단 구조는 예를 들 어 다음과 같이 형성될 수 있다. 도 14에 도시된 바와 같이, 하드 마스크층에 마스크층을 추가로 형성할 수 있다. 식각 선택성을 고 려하여, 마스크층은 예를 들어 산화물을 포함할 수 있다. 도 15(a), 도 15(b) 및 도 15(c)에 도시된 바와 같이, 마스크층에 포토레지스트를 형성하고, 그를 포토리소그래피를 통해 차폐 소자 영역으로 패터닝하여 접촉 영역을 노출시킬 수 있다. 포토레지스트를 식각 마스크로서 사용하여, RIE와 같은 선택적 식각을 통해, 마스크층, 하드 마스크층, 소자 분리 층과 게이트 스택을 식각하여, 소자층을 노출시킬 수 있다. 식각 깊이를 제어함으로써, 식각된 접촉 영 역에서 포토레지스트에 의해 노출된 표면이 대략적으로 평탄하도록 할 수 있다. 예를 들어, 하드 마스크 층 위의 마스크층을 먼저 식각하여 게이트 스택을 노출시키고, 그 다음 게이트 전도체층을 식각하고, 게이트 전도체층에 대한 식각은 소자층(L2)의 윗면 부근에서 멈출 수 있으며, 다음으로, 하드 마스크층 및 소자 분리층을 순차적으로 식각할 수 있다. 이렇게 식각된 후, 메모리 기능층 의 상단은 소자층(L2)의 위에 돌출될 수 있고, RIE를 통해 제거될 수 있다. 이와 같이, 접촉 영역과 소자 영역 사이에 계단이 형성된다. 그 후, 포토레지스트를 제거할 수 있다. 도 16(a) 및 도 16(b)에 도시된 바와 같이, 스페이서(spacer) 형성 공정을 통해 접촉 영역과 소자 영역 사이의 계단측에 스페이서를 형성할 수 있다. 예를 들어, 실질적으로 공형의 방식을 통해 산화물과 같은 한 층의 유전체를 증착한 후, 증착된 유전체에 대해 수직 방향에서의 RIE와 같은 이방성 식각을 진행하여, 증착된 유전 체의 횡방향으로 연장된 부분을 제거하고 수직으로 연장되는 부분을 유지함으로써, 스페이서를 형성할 수 있다. 여기서, 마스크층에도 산화물이 포함되어 있음을 고려하여, 하드 마스크층 위의 마스크층 을 완전히 제거하는 것을 피하기 위해, RIE의 식각 깊이가 실질적으로 유전체의 증착 두께와 같거나 약간 더 크도록 제어할 수 있다. 스페이서의 폭(도면에서 수평 방향)은 유전체의 증착 두께와 기본적으로 같을 수 있다. 스페이서의 폭은 이후에 소자층(L2) 중의 제3 소스/드레인 한정층의 접촉부까지의 랜딩패드(landing pad)의 크기를 한정할 수 있다. 이렇게 형성된 스페이서를 식각 마스크로서 사용하여, RIE와 같은 선택적 식각을 통해, 노출된 제3 소스/ 드레인 한정층, 유전체층과 차폐층 및 게이트 스택을 식각하여, 소자층(L2)의 제2 소스/드 레인 한정층을 노출시킬 수 있다. 식각 깊이를 제어함으로써, 식각된 접촉 영역에서 스페이서에 의해 노출된 표면이 대략적으로 평탄하도록 할 수 있다. 예를 들어, 게이트 전도체층(게이트 전도체층 에 다결정 실리콘이 포함되는 경우, 여기서 Si인 제3 소스/드레인 한정층도 적어도 부분적으로 식 각될 수 있음)을 먼저 식각할 수 있으며, 식각은 제2 소스/드레인 한정층의 윗면 부근에서 멈출 수 있다. 그 다음, 제3 소스/드레인 한정층(예를 들어, 이전에 완전히 식각되지 않았거나, 게이트 전도체층 에 금속 게이트가 포함되어, 식각 선택성을 갖는 식각 래시피를 사용했음)을 식각할 수 있으며, 식각은 유전체층에서 멈출 수 있다. 그 다음, 유전체층과 차폐층을 식각하고, 식각은 제2 소스/드레 인 한정층에서 멈출 수 있다. 이렇게 식각된 후, 메모리 기능층의 상단은 제2 소스/드레인 한정층 의 상단 위에 돌출될 수 있고, RIE를 통해 제거될 수 있다. 이와 같이, 접촉 영역에서 제3 소스/드레인 한정층과 스페이서에 의해 노출된 표면 사이에 또 하나의 계단이 형성된다. 상기 도 16(a) 및 도 16(b)를 참조하여 설명된 공정에 따라, 도 17(a) 및 도 17(b)에 도시된 바와 같이, 스페이 서를 형성하고 스페이서를 식각 마스크로 식각함으로써 접촉 영역에서 복수의 계단을 형성할 수 있다. 이러한 계단들은 이러한 계단 구조를 형성하여, 각 소자층에서 전기적으로 연결해야 하는 각 층, 예를 들어 상기 소스/ 드레인 한정층에 대해, 위의 층에 비해 단부가 상대적으로 돌출하도록 하여, 해당 층의 접촉부까지의 랜딩 본딩 패드를 한정한다. 도 17(a) 및 도 17(b) 중의 1035는 처리된 후 매번 형성된 스페이서의 남은 부분을 나타낸다. 다음으로, 접촉부를 제조할 수 있다. 예를 들어, 도 18(a) 및 도 18(b)에 도시된 바와 같이, 산화물을 증착하고 CMP와 같은 평탄화를 통해 층간 유전 체층을 형성할 수 있다. 여기서, 모두 산화물이므로, 이전의 스페이서 등 기타 산화물 부품을 모두 층간 유전체층과 일체로 도시한다. 그 후, 도 (19(a), 19(b) 및 19(c))에 도시된 바와 같이, 층간 유전체 층에 접촉부(1039, 1040, 1041)를 형성할 수 있다. 구체적으로, 접촉부는 소자 영역에 형성되고, 게이트 스택의 게이트 전도체층에 전기적으로 연결될 수 있다. 접촉부는 상기 도 12(a) 및 도 12(b)를 결합하여 설명된 가공 통로에 형성되고, 차폐층에 전기적으로 연결될 수 있다. 접촉부는 접촉 영역에 형성되고, 각 소스/드레인 한정층에 전기적으로 연결될 수 있다. 접촉 영역의 접촉부는 접촉 영역에 남아 있는 게이트 스택을 피할 수 있다. 이러한 접촉부는 층간 유전체층에서 구멍을 식각하고 그 안에 금속과 같은 전도성 재료를 채워 형성될 수 있다. 여기서, 접촉부는 워드라인에 전기적으로 연결될 수 있다. 워드라인을 통해, 접촉부를 거쳐 게이트 전도체층에 게이트 제어 신호를 인가할 수 있다. 동일한 소자층에서 서로 적층된 2개의 메모리 셀에 대해, 중간에 위치한 소스/드레인 한정층, 즉 제2 소스/드레인 한정층(10091, 10092)은 2개의 메모리 셀에 의해 공유되며, 접촉부를 통해 소스라인에 전기적으로 연결될 수 있으며, 상단과 하단에 위치한 소스/드레인 한정층, 즉 제1 소스/드레인 한정층(10051, 10052) 및 제3 소스/드레인 한정층(10131, 10132)은 접촉부를 통해 서로 다른 비트라인에 전기적으로 연결될 수 있다. 이와 같이, NOR형 구성을 얻을 수 있다. 여기서, 하나의 소자층에 2개의 메모리 셀을 형성하여 배선수를 감소시킬 수 있다. 하지만, 본 개시는 이에 한 정되지는 않는다. 예를 들어, 하나의 소자층에 단일 메모리 셀만 형성할 수 있다. 이런 경우, 소자층에는 단지 제1 소스/드레인 한정층, 제1 채널 한정층 및 제2 소스/드레인 한정층만 설치할 수 있으며, 제2 채널 한정층과 제3 소스/드레인 한정층을 설치하지 않아도 된다. 상기 실시예에 있어서, 접촉 영역의 접촉부는 접촉 영역에 남아 있는 게이트 스택을 피해야 한다. 본 개 시의 다른 실시예에 따르면, 접촉 영역에 남아 있는 게이트 스택의 상단에 유전체 재료와 같은 격리를 형성할 수 있으며, 따라서 이러한 남아 있는 게이트 스택을 의도적으로 피하지 않아도 된다. 예를 들어, 도 20(a) 및 도 20(b)에 도시된 바와 같이, 상기 도 15(a) 내지 도 17(b)에 설명한 바와 같이 접촉 영역에서 계단 구조를 형성한 후, RIE와 같은 선택적 식각을 통해 스페이서를 제거하여, (소자 영역 및 접촉 영역에서) 각 게이트 스택의 상단을 노출시킬 수 있다. 포토레지스트와 같은 차폐층을 통해 소자 영역의 게이트 스택을 차폐하여, 접촉 영역의 게이트 스택을 노출시킬 수 있다. 접촉 영역에 노출된 게이트 스택은, 예를 들어 RIE와 같은 선택적 식각을 통해 게이트 전도체층을 예를 들어 약 50nm-150nm로 오목하게 할 수 있다. 그 후, 차폐층을 제거할 수 있다. 접촉 영역에서 게이트 전도체층의 오목으로 인해 형성된 공극에서, 예를 들어 증착 후 에치백하여 SiC와 같은 유전체 재료를 채워 격리 플러그를 형성할 수 있다. 그 다음, 상기 실시예에 따라 층간 유전체층을 형성하고 그 안에 접촉부(1039, 1040, 1041')을 형성할 수 있다. 본 예시에서, 접촉 영역의 접촉부(1041')는 격리 플러그로 연장될 수 있다. 따라서, 접촉부(1041')는 상 기 플러그의 형태에 한정되지 않고, 접촉 저항을 감소시키기 위해 막대형으로 형성될 수 있다. 막대형 접촉부 (1041')는 대응하는 층의 랜딩 패드(즉, 계단 구조의 계단)를 따라 연장될 수 있다. 도 21은 본 개시의 일 실시예에 따른 NOR형 메모리 소자의 등가 회로도를 개략적으로 나타낸다. 도 21의 예시에서, 3개의 워드라인(WL1, WL2, WL3) 및 8개의 비트라인(BL1, BL2, BL3, BL4, BL5, BL6, BL7, BL8)을 개략적으로 나타낸다. 하지만, 비트라인 및 워드라인의 구체적인 수는 이에 한정되지 않는다. 비트라인 과 워드라인이 교차하는 위치에, 메모리 셀(MC)이 설치되어 있다. 도 21에서는 4개의 소스라인(SL1, SL2, SL3, SL4)이 더 도시되어 있다. 상술한 바와 같이, 수직 방향으로 매 인접한 2개의 메모리 셀마다 동일한 소스라인을 공유하여 연결될 수 있다. 각 소스라인은 서로 연결할 수 있어, 각 메모리 셀(MC)이 공통의 소스라인에 연결되 도록 할 수 있다. 여기서, 단지 도시의 편의성을 위해, 메모리 셀(MC)의 2차원 어레이를 도시한다. 이 2차원 어레이와 교차하는 방향(예를 들어, 종이면에 수직된 방향)에서, 복수의 이러한 2차원 어레이를 설치하여 3차원 어레이를 얻을 수 있다. 도 21에서, 워드라인(WL1 내지 WL3)의 연장 방향은 게이트 스택의 연장 방향, 즉 앞에서 설명한 실시예에서 기 판에 대한 수직 방향에 대응할 수 있다. 이 방향에서, 인접한 비트라인은 서로 격리된다. 이는 상기 실시예에서 수직 방향으로 인접한 소자층 사이에 소자 분리층을 설치하는 이유이기도 하다. 본 개시의 실시예에 따른 메모리 소자는 다양한 전자 기기에 응용될 수 있다. 예를 들어, 메모리 소자는 전자 기기의 동작에 필요한 다양한 프로그램, 어플리케이션 및 데이터를 저장할 수 있다. 전자 기기는 메모리 소자와 배합하는 프로세서를 더 포함할 수 있다. 예를 들어, 프로세서는 메모리 소자에 저장된 프로그램을 실행하여 전 자 기기를 동작시킬 수 있다. 이러한 전자 기기는, 예를 들어, 스마트폰, 개인용 컴퓨터(PC), 테블릿, 인공지능 기기, 웨어러블 기기 또는 이동 전원 등일 수 있다. 상기 설명에서, 각 층의 패터닝, 식각 등 기술적인 세부사항들에 대해 상세하게 설명하지는 않았다. 하지만, 당 업자라면, 다양한 기술적 수단을 통해 원하는 모양의 층, 영역 등을 형성할 수 있음을 이해해야 한다. 또한, 동 일한 구조를 형성하기 위해, 당업자는 상술한 방법과 완전히 동일하지 않은 방법을 설계할 수 있다. 비록, 위에 서 각 실시예를 별도로 설명하였으나, 이는 결코 각 실시예 중의 조치가 결합하여 사용할 수 없음을 의미하지 않는다. 이상에서 본 개시의 실시예에 대해 설명하였다. 하지만, 이러한 실시예들은 단지 설명을 위한 것일 뿐, 결코 본 개시의 범위를 제한하기 위한 것이 아니다. 본 개시의 범위는 첨부된 청구범위 및 그 등가물에 의해 한정된다. 당업자라면, 본 개시의 범위를 벗어나지 않고, 다양하게 치환 및 변경할 수 있는데, 이러한 치환 및 변경 또한 본 개시의 범위에 포함되어야 한다.도면 도면1 도면2a 도면2b 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12a 도면12b 도면13a 도면13b 도면14 도면15a 도면15b 도면15c 도면16a 도면16b 도면17a 도면17b 도면18a 도면18b 도면19a 도면19b 도면19c 도면20a 도면20b 도면21"}
{"patent_id": "10-2023-7010559", "section": "도면", "subsection": "도면설명", "item": 1, "content": "이하에서 첨부 도면을 참조하여 설명한 본 개시의 실시예를 통해, 본 개시의 상기 및 다른 목적, 특징 및 장점 들은 보다 명확해질 것이다. 도 1 내지 도 20(b)는 본 개시의 일 실시예에 따른 NOR형 메모리 소자를 제조하는 과정 중 일부 단계의 개략도 를 나타낸다. 도 21은 본 개시의 일 실시예에 따른 NOR형 메모리 소자의 등가 회로도를 개략적으로 나타내고, 여기서, 도 2(a), 도 12(a), 도 13(a), 도 15(a), 도 19(a), 도 20(a)는 평면도이고, 도 2(a)는 AA'선과 BB'선 의 위치를 나타내고, 도 1, 도 2(b), 도 3 내지 도 11, 도 12(b), 도 13(b), 도 14, 도 15(b), 도 16(a), 도 17(a), 도 18(a), 도 19(b), 도 20(b)는 AA'선을 따른 단면도이며, 도 15(c), 도 16(b), 도 17(b), 도 18(b), 도 19(c) 는 BB'선을 따른 단면도이다. 첨부 도면 전체에서, 동일하거나 유사한 부호는 동일하거나 유사한 부품을 나타낸다."}
