{
	"name": "Example_Double_Click",
	"elements": [
		{
			"name": "IN1",
			"type": 10,
			"args": []
		},
		{
			"name": "NOT1",
			"type": 2,
			"args": []
		},
		{
			"name": "RTRIG1",
			"type": 3,
			"args": []
		},
		{
			"name": "TIM1",
			"type": 20,
			"args": [ 0.5, 0.0 ]
		},
		{
			"name": "TIM2",
			"type": 20,
			"args": [ 0.0, 0.5 ]
		},
		{
			"name": "CNT1",
			"type": 21,
			"args": [ 2 ]
		},
		{
			"name": "NOT2",
			"type": 2,
			"args": []
		},
		{
			"name": "NOT3",
			"type": 2,
			"args": []
		},
		{
			"name": "NOT4",
			"type": 2,
			"args": []
		},
		{
			"name": "AND1",
			"type": 0,
			"args": [ 3 ]
		},
		{
			"name": "AND2",
			"type": 0,
			"args": [ 2 ]
		},
		{
			"name": "DBL",
			"type": 10,
			"args": []
		},
		{
			"name": "SNGL",
			"type": 10,
			"args": []
		}
	],
	"nets": [
		{
			"output": {
				"name": "IN1",
				"slot": 0
			},
			"inputs": [
				{
					"name": "CNT1",
					"slot": 0
				},
				{
					"name": "NOT1",
					"slot": 0
				},
				{
					"name": "RTRIG1",
					"slot": 0
				},
				{
					"name": "AND1",
					"slot": 0
				}
			]
		},
		{
			"output": {
				"name": "NOT1",
				"slot": 0
			},
			"inputs": [
				{
					"name": "TIM1",
					"slot": 0
				}
			]
		},
		{
			"output": {
				"name": "RTRIG1",
				"slot": 0
			},
			"inputs": [
				{
					"name": "TIM2",
					"slot": 0
				}
			]
		},
		{
			"output": {
				"name": "TIM1",
				"slot": 0
			},
			"inputs": [
				{
					"name": "CNT1",
					"slot": 1
				}
			]
		},
		{
			"output": {
				"name": "TIM2",
				"slot": 0
			},
			"inputs": [
				{
					"name": "NOT3",
					"slot": 0
				}
			]
		},
		{
			"output": {
				"name": "CNT1",
				"slot": 0
			},
			"inputs": [
				{
					"name": "NOT2",
					"slot": 0
				},
				{
					"name": "AND2",
					"slot": 0
				}
			]
		},
		{
			"output": {
				"name": "NOT2",
				"slot": 0
			},
			"inputs": [
				{
					"name": "AND1",
					"slot": 1
				}
			]
		},
		{
			"output": {
				"name": "NOT3",
				"slot": 0
			},
			"inputs": [
				{
					"name": "AND1",
					"slot": 2
				}
			]
		},
		{
			"output": {
				"name": "AND1",
				"slot": 0
			},
			"inputs": [
				{
					"name": "NOT4",
					"slot": 0
				},
				{
					"name": "SNGL",
					"slot": 0
				}
			]
		},
		{
			"output": {
				"name": "AND2",
				"slot": 0
			},
			"inputs": [
				{
					"name": "DBL",
					"slot": 0
				}
			]
		},
		{
			"output": {
				"name": "NOT4",
				"slot": 0
			},
			"inputs": [
				{
					"name": "AND2",
					"slot": 1
				}
			]
		}
	]
}