{
    "fa_nbits_sub": [
        "fa_nbits_sub",
        "hjguG",
        "module"
    ],
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "dut": [
        "dut",
        "qKwL8",
        "module"
    ],
    "full_adder": [
        "full_adder",
        "BEdzp",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ]
}