TimeQuest Timing Analyzer report for i2c
Tue Sep 04 09:28:58 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Slow 1200mV 0C Model Metastability Report
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Fast 1200mV 0C Model Metastability Report
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; i2c                                               ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6E22C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 210.97 MHz ; 210.97 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.740 ; -207.420           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.432 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -136.830                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                        ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.740 ; main_state.10        ; main_state.00       ; clk          ; clk         ; 1.000        ; -0.102     ; 4.639      ;
; -3.739 ; main_state.10        ; main_state.10       ; clk          ; clk         ; 1.000        ; -0.102     ; 4.638      ;
; -3.717 ; main_state.10        ; main_state.01       ; clk          ; clk         ; 1.000        ; -0.102     ; 4.616      ;
; -3.483 ; main_state.01        ; main_state.00       ; clk          ; clk         ; 1.000        ; -0.102     ; 4.382      ;
; -3.482 ; main_state.01        ; main_state.10       ; clk          ; clk         ; 1.000        ; -0.102     ; 4.381      ;
; -3.460 ; main_state.01        ; main_state.01       ; clk          ; clk         ; 1.000        ; -0.102     ; 4.359      ;
; -3.353 ; link                 ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.103     ; 4.251      ;
; -3.326 ; cnt_delay[15]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.707      ;
; -3.325 ; cnt_delay[15]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.706      ;
; -3.317 ; cnt_delay[14]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.698      ;
; -3.316 ; cnt_delay[14]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.697      ;
; -3.310 ; sda_buf              ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.101     ; 4.210      ;
; -3.307 ; cnt_delay[15]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.688      ;
; -3.298 ; cnt_delay[14]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.679      ;
; -3.260 ; cnt_delay[19]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.641      ;
; -3.259 ; cnt_delay[19]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.640      ;
; -3.241 ; cnt_delay[19]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.622      ;
; -3.221 ; main_state.10        ; inner_state.stop    ; clk          ; clk         ; 1.000        ; -0.578     ; 3.644      ;
; -3.215 ; inner_state.ack      ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.134      ;
; -3.184 ; cnt_delay[15]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.083     ; 4.102      ;
; -3.183 ; cnt_delay[15]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.083     ; 4.101      ;
; -3.182 ; cnt_delay[15]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.083     ; 4.100      ;
; -3.181 ; cnt_delay[15]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.083     ; 4.099      ;
; -3.179 ; i2c_state.write_data ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.094     ; 4.086      ;
; -3.175 ; cnt_delay[14]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.083     ; 4.093      ;
; -3.174 ; cnt_delay[14]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.083     ; 4.092      ;
; -3.173 ; cnt_delay[14]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.083     ; 4.091      ;
; -3.172 ; cnt_delay[14]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.083     ; 4.090      ;
; -3.151 ; cnt_delay[11]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.546      ;
; -3.150 ; cnt_delay[11]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.545      ;
; -3.149 ; cnt_delay[7]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.544      ;
; -3.148 ; cnt_delay[7]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.543      ;
; -3.132 ; cnt_delay[11]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.527      ;
; -3.130 ; cnt_delay[7]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.525      ;
; -3.127 ; phase0               ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.058     ; 4.070      ;
; -3.119 ; inner_state.seventh  ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.058     ; 4.062      ;
; -3.118 ; inner_state.fourth   ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.382      ; 4.501      ;
; -3.117 ; cnt_delay[17]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.498      ;
; -3.116 ; cnt_delay[17]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.497      ;
; -3.098 ; cnt_delay[17]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.479      ;
; -3.095 ; main_state.10        ; inner_state.third   ; clk          ; clk         ; 1.000        ; -0.578     ; 3.518      ;
; -3.095 ; inner_state.stop     ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.015      ;
; -3.094 ; main_state.10        ; inner_state.eighth  ; clk          ; clk         ; 1.000        ; -0.578     ; 3.517      ;
; -3.081 ; inner_state.seventh  ; link                ; clk          ; clk         ; 1.000        ; -0.057     ; 4.025      ;
; -3.069 ; inner_state.fifth    ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.382      ; 4.452      ;
; -3.064 ; cnt_delay[19]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.083     ; 3.982      ;
; -3.063 ; cnt_delay[19]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.083     ; 3.981      ;
; -3.062 ; cnt_delay[19]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.083     ; 3.980      ;
; -3.061 ; cnt_delay[19]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.083     ; 3.979      ;
; -3.028 ; cnt_delay[5]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.423      ;
; -3.027 ; cnt_delay[5]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.422      ;
; -3.026 ; cnt_delay[13]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.407      ;
; -3.025 ; cnt_delay[13]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.406      ;
; -3.023 ; i2c_state.read_data  ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.395      ; 4.419      ;
; -3.023 ; cnt_delay[13]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.404      ;
; -3.022 ; i2c_state.read_data  ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.395      ; 4.418      ;
; -3.020 ; inner_state.stop     ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.415      ;
; -3.019 ; inner_state.stop     ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.414      ;
; -3.019 ; cnt_delay[3]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.414      ;
; -3.018 ; cnt_delay[3]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.413      ;
; -3.014 ; inner_state.stop     ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.409      ;
; -3.009 ; cnt_delay[5]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.404      ;
; -3.009 ; cnt_delay[11]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.069     ; 3.941      ;
; -3.008 ; cnt_delay[11]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.069     ; 3.940      ;
; -3.007 ; main_state.10        ; readData_reg[0]     ; clk          ; clk         ; 1.000        ; -0.566     ; 3.442      ;
; -3.007 ; main_state.10        ; readData_reg[1]     ; clk          ; clk         ; 1.000        ; -0.566     ; 3.442      ;
; -3.007 ; main_state.10        ; readData_reg[2]     ; clk          ; clk         ; 1.000        ; -0.566     ; 3.442      ;
; -3.007 ; main_state.10        ; readData_reg[3]     ; clk          ; clk         ; 1.000        ; -0.566     ; 3.442      ;
; -3.007 ; main_state.10        ; readData_reg[7]     ; clk          ; clk         ; 1.000        ; -0.566     ; 3.442      ;
; -3.007 ; main_state.10        ; readData_reg[6]     ; clk          ; clk         ; 1.000        ; -0.566     ; 3.442      ;
; -3.007 ; main_state.10        ; readData_reg[5]     ; clk          ; clk         ; 1.000        ; -0.566     ; 3.442      ;
; -3.007 ; main_state.10        ; readData_reg[4]     ; clk          ; clk         ; 1.000        ; -0.566     ; 3.442      ;
; -3.007 ; cnt_delay[11]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.069     ; 3.939      ;
; -3.007 ; cnt_delay[7]         ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.069     ; 3.939      ;
; -3.006 ; cnt_delay[11]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.069     ; 3.938      ;
; -3.006 ; cnt_delay[7]         ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.069     ; 3.938      ;
; -3.005 ; cnt_delay[7]         ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.069     ; 3.937      ;
; -3.004 ; cnt_delay[7]         ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.069     ; 3.936      ;
; -3.000 ; i2c_state.read_data  ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.395      ; 4.396      ;
; -3.000 ; cnt_delay[3]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.395      ;
; -2.997 ; inner_state.third    ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.395      ; 4.393      ;
; -2.995 ; inner_state.second   ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.058     ; 3.938      ;
; -2.986 ; cnt_delay[18]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.367      ;
; -2.985 ; cnt_delay[18]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.366      ;
; -2.985 ; cnt_delay[4]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.380      ;
; -2.984 ; cnt_delay[16]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.365      ;
; -2.984 ; cnt_delay[4]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.379      ;
; -2.983 ; cnt_delay[16]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.380      ; 4.364      ;
; -2.982 ; cnt_delay[1]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.377      ;
; -2.981 ; cnt_delay[1]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.376      ;
; -2.979 ; phase1               ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.899      ;
; -2.976 ; main_state.10        ; inner_state.seventh ; clk          ; clk         ; 1.000        ; -0.143     ; 3.834      ;
; -2.976 ; cnt_delay[4]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.394      ; 4.371      ;
; -2.975 ; main_state.10        ; inner_state.second  ; clk          ; clk         ; 1.000        ; -0.143     ; 3.833      ;
; -2.975 ; cnt_delay[17]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.083     ; 3.893      ;
; -2.974 ; cnt_delay[17]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.083     ; 3.892      ;
; -2.973 ; cnt_delay[17]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.083     ; 3.891      ;
; -2.972 ; cnt_delay[17]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.083     ; 3.890      ;
; -2.970 ; phase3               ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.397      ; 4.368      ;
; -2.969 ; inner_state.first    ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.382      ; 4.352      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                         ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; main_state.00        ; main_state.00        ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; main_state.01        ; main_state.01        ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; main_state.10        ; main_state.10        ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; start_delaycnt       ; start_delaycnt       ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; inner_state.seventh  ; inner_state.seventh  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; inner_state.second   ; inner_state.second   ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.451 ; inner_state.sixth    ; inner_state.sixth    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; inner_state.fourth   ; inner_state.fourth   ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; inner_state.fifth    ; inner_state.fifth    ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; phase1               ; phase1               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; phase3               ; phase3               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_state.read_data  ; i2c_state.read_data  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_state.read_ini   ; i2c_state.read_ini   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_state.write_data ; i2c_state.write_data ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; inner_state.stop     ; inner_state.stop     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_state.sendaddr   ; i2c_state.sendaddr   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_state.ini        ; i2c_state.ini        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; inner_state.eighth   ; inner_state.eighth   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; inner_state.third    ; inner_state.third    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; scl~reg0             ; scl~reg0             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; phase2               ; phase2               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.491 ; clk_div[7]           ; clk_div[7]           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.785      ;
; 0.506 ; readData_reg[2]      ; readData_reg[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.800      ;
; 0.507 ; readData_reg[5]      ; readData_reg[6]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.508 ; readData_reg[0]      ; readData_reg[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; readData_reg[1]      ; readData_reg[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; readData_reg[4]      ; readData_reg[5]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.510 ; readData_reg[3]      ; readData_reg[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.804      ;
; 0.613 ; cnt_scan[19]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.403      ;
; 0.707 ; readData_reg[6]      ; readData_reg[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.001      ;
; 0.726 ; cnt_scan[22]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.102      ; 1.040      ;
; 0.726 ; cnt_scan[20]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.102      ; 1.040      ;
; 0.728 ; cnt_scan[23]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.102      ; 1.042      ;
; 0.734 ; cnt_scan[18]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.524      ;
; 0.741 ; cnt_delay[7]         ; cnt_delay[7]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.035      ;
; 0.741 ; cnt_delay[9]         ; cnt_delay[9]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.035      ;
; 0.742 ; cnt_delay[5]         ; cnt_delay[5]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; cnt_delay[15]        ; cnt_delay[15]        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.037      ;
; 0.743 ; cnt_scan[2]          ; cnt_scan[2]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; cnt_scan[8]          ; cnt_scan[8]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; cnt_scan[9]          ; cnt_scan[9]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; cnt_scan[10]         ; cnt_scan[10]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; cnt_scan[11]         ; cnt_scan[11]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; cnt_scan[6]          ; cnt_scan[6]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; cnt_scan[7]          ; cnt_scan[7]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; cnt_scan[12]         ; cnt_scan[12]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; cnt_scan[14]         ; cnt_scan[14]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; cnt_delay[3]         ; cnt_delay[3]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; cnt_delay[17]        ; cnt_delay[17]        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.039      ;
; 0.745 ; cnt_scan[4]          ; cnt_scan[4]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; cnt_scan[15]         ; cnt_scan[15]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; cnt_scan[16]         ; cnt_scan[16]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; cnt_scan[18]         ; cnt_scan[18]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; cnt_delay[1]         ; cnt_delay[1]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; cnt_delay[6]         ; cnt_delay[6]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; cnt_delay[14]        ; cnt_delay[14]        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.040      ;
; 0.745 ; cnt_delay[16]        ; cnt_delay[16]        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.040      ;
; 0.746 ; cnt_scan[13]         ; cnt_scan[13]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; cnt_scan[3]          ; cnt_scan[3]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.747 ; cnt_scan[17]         ; cnt_scan[17]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; cnt_delay[2]         ; cnt_delay[2]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.749 ; cnt_scan[19]         ; cnt_scan[19]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.750 ; clk_div[4]           ; clk_div[4]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.044      ;
; 0.751 ; cnt_scan[17]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.541      ;
; 0.753 ; clk_div[3]           ; clk_div[3]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.047      ;
; 0.753 ; cnt_scan[19]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.543      ;
; 0.762 ; cnt_scan[19]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.552      ;
; 0.764 ; cnt_scan[5]          ; cnt_scan[5]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; cnt_delay[4]         ; cnt_delay[4]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.790 ; cnt_scan[1]          ; cnt_scan[1]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.084      ;
; 0.802 ; phase2               ; scl~reg0             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.096      ;
; 0.806 ; cnt_scan[21]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.596      ;
; 0.823 ; cnt_scan[21]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.613      ;
; 0.873 ; cnt_scan[16]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.663      ;
; 0.874 ; cnt_scan[18]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.664      ;
; 0.883 ; cnt_scan[18]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.673      ;
; 0.889 ; cnt_scan[15]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.679      ;
; 0.891 ; cnt_scan[17]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.681      ;
; 0.900 ; cnt_scan[17]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.690      ;
; 0.950 ; cnt_scan[21]         ; cnt_scan[21]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.243      ;
; 0.972 ; cnt_scan[0]          ; cnt_scan[1]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.266      ;
; 1.012 ; cnt_scan[14]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.802      ;
; 1.013 ; cnt_scan[16]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.803      ;
; 1.022 ; cnt_scan[16]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.812      ;
; 1.029 ; cnt_scan[15]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.819      ;
; 1.030 ; cnt_scan[13]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.820      ;
; 1.038 ; cnt_scan[15]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.578      ; 1.828      ;
; 1.053 ; i2c_state.read_ini   ; main_state.01        ; clk          ; clk         ; 0.000        ; 0.579      ; 1.844      ;
; 1.053 ; i2c_state.read_ini   ; main_state.10        ; clk          ; clk         ; 0.000        ; 0.579      ; 1.844      ;
; 1.055 ; i2c_state.read_ini   ; main_state.00        ; clk          ; clk         ; 0.000        ; 0.579      ; 1.846      ;
; 1.080 ; cnt_scan[22]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.102      ; 1.394      ;
; 1.082 ; clk_div[3]           ; clk_div[5]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.376      ;
; 1.097 ; cnt_scan[8]          ; cnt_scan[9]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.391      ;
; 1.097 ; cnt_scan[10]         ; cnt_scan[11]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.391      ;
; 1.097 ; cnt_delay[5]         ; cnt_delay[6]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.391      ;
; 1.097 ; cnt_delay[15]        ; cnt_delay[16]        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.392      ;
; 1.098 ; cnt_scan[6]          ; cnt_scan[7]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; cnt_scan[14]         ; cnt_scan[15]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; cnt_scan[12]         ; cnt_scan[13]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; cnt_scan[2]          ; cnt_scan[3]          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[16]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[17]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[18]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[19]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[20]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[21]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[22]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[23]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; en[0]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state.ini        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state.read_data  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state.read_ini   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state.sendaddr   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state.write_data ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.ack      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.eighth   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.fifth    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.first    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.fourth   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.second   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.seventh  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.sixth    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.start    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.stop     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.third    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; link                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state.00        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state.01        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state.10        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase1               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase2               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase3               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; scl~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sda_buf              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; start_delaycnt       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[3]     ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[2]           ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[3]           ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[4]           ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[5]           ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[6]           ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[7]           ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]        ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]        ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]        ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 4.931 ; 5.407 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 2.798 ; 3.166 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 3.520 ; 3.898 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 4.931 ; 5.407 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 3.266 ; 3.645 ; Rise       ; clk             ;
; rd_input    ; clk        ; 5.949 ; 6.405 ; Rise       ; clk             ;
; sda         ; clk        ; 5.462 ; 5.640 ; Rise       ; clk             ;
; wr_input    ; clk        ; 6.259 ; 6.678 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -2.287 ; -2.656 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -2.287 ; -2.656 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -3.010 ; -3.376 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -4.362 ; -4.824 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -2.767 ; -3.134 ; Rise       ; clk             ;
; rd_input    ; clk        ; -3.203 ; -3.581 ; Rise       ; clk             ;
; sda         ; clk        ; -2.399 ; -2.729 ; Rise       ; clk             ;
; wr_input    ; clk        ; -2.619 ; -2.922 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; en[*]        ; clk        ; 8.367  ; 8.650  ; Rise       ; clk             ;
;  en[0]       ; clk        ; 8.367  ; 8.096  ; Rise       ; clk             ;
;  en[1]       ; clk        ; 8.301  ; 8.650  ; Rise       ; clk             ;
; scl          ; clk        ; 7.609  ; 7.823  ; Rise       ; clk             ;
; sda          ; clk        ; 8.029  ; 8.291  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 12.752 ; 12.108 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 10.795 ; 10.520 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 10.885 ; 10.611 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 10.858 ; 10.552 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 10.574 ; 10.312 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 12.752 ; 12.108 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 10.284 ; 10.040 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 10.780 ; 10.537 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; en[*]        ; clk        ; 8.001  ; 7.798 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 8.063  ; 7.798 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 8.001  ; 8.341 ; Rise       ; clk             ;
; scl          ; clk        ; 7.336  ; 7.546 ; Rise       ; clk             ;
; sda          ; clk        ; 7.740  ; 7.996 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 8.103  ; 7.837 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 8.583  ; 8.260 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 8.689  ; 8.361 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 8.662  ; 8.301 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 8.364  ; 8.056 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 10.562 ; 9.900 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 8.103  ; 7.837 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 8.292  ; 8.012 ; Rise       ; clk             ;
+--------------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 8.765 ; 8.595 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 8.423 ; 8.253 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 8.387     ; 8.557     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 8.053     ; 8.223     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 229.15 MHz ; 229.15 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.364 ; -186.554          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -136.830                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                         ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.364 ; main_state.10        ; main_state.00       ; clk          ; clk         ; 1.000        ; -0.092     ; 4.274      ;
; -3.363 ; main_state.10        ; main_state.10       ; clk          ; clk         ; 1.000        ; -0.092     ; 4.273      ;
; -3.345 ; main_state.10        ; main_state.01       ; clk          ; clk         ; 1.000        ; -0.092     ; 4.255      ;
; -3.140 ; link                 ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.096     ; 4.046      ;
; -3.118 ; main_state.01        ; main_state.00       ; clk          ; clk         ; 1.000        ; -0.092     ; 4.028      ;
; -3.116 ; main_state.01        ; main_state.01       ; clk          ; clk         ; 1.000        ; -0.092     ; 4.026      ;
; -3.095 ; main_state.01        ; main_state.10       ; clk          ; clk         ; 1.000        ; -0.092     ; 4.005      ;
; -3.014 ; sda_buf              ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.092     ; 3.924      ;
; -3.005 ; main_state.10        ; inner_state.stop    ; clk          ; clk         ; 1.000        ; -0.541     ; 3.466      ;
; -3.005 ; cnt_delay[15]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.371      ;
; -3.003 ; cnt_delay[15]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.369      ;
; -2.998 ; cnt_delay[14]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.364      ;
; -2.996 ; cnt_delay[14]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.362      ;
; -2.982 ; cnt_delay[15]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.348      ;
; -2.977 ; cnt_delay[19]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.343      ;
; -2.975 ; cnt_delay[19]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.341      ;
; -2.975 ; cnt_delay[14]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.341      ;
; -2.954 ; cnt_delay[19]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.320      ;
; -2.936 ; cnt_delay[15]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.864      ;
; -2.936 ; cnt_delay[15]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.864      ;
; -2.934 ; cnt_delay[15]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.862      ;
; -2.934 ; cnt_delay[15]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.862      ;
; -2.929 ; cnt_delay[14]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.857      ;
; -2.929 ; cnt_delay[14]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.857      ;
; -2.927 ; cnt_delay[14]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.855      ;
; -2.927 ; cnt_delay[14]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.855      ;
; -2.924 ; i2c_state.write_data ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.842      ;
; -2.912 ; inner_state.ack      ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.841      ;
; -2.903 ; main_state.10        ; inner_state.eighth  ; clk          ; clk         ; 1.000        ; -0.541     ; 3.364      ;
; -2.903 ; main_state.10        ; inner_state.third   ; clk          ; clk         ; 1.000        ; -0.541     ; 3.364      ;
; -2.897 ; inner_state.fourth   ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.361      ; 4.260      ;
; -2.869 ; cnt_delay[19]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.797      ;
; -2.869 ; cnt_delay[19]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.797      ;
; -2.867 ; cnt_delay[19]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.795      ;
; -2.867 ; cnt_delay[19]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.795      ;
; -2.853 ; phase0               ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.047     ; 3.808      ;
; -2.851 ; inner_state.stop     ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.781      ;
; -2.843 ; inner_state.fifth    ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.361      ; 4.206      ;
; -2.832 ; inner_state.seventh  ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.047     ; 3.787      ;
; -2.829 ; cnt_delay[11]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.205      ;
; -2.829 ; cnt_delay[17]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.195      ;
; -2.827 ; cnt_delay[11]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.203      ;
; -2.827 ; cnt_delay[17]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.193      ;
; -2.826 ; cnt_delay[7]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.202      ;
; -2.824 ; cnt_delay[7]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.200      ;
; -2.817 ; main_state.10        ; inner_state.seventh ; clk          ; clk         ; 1.000        ; -0.139     ; 3.680      ;
; -2.816 ; main_state.10        ; inner_state.second  ; clk          ; clk         ; 1.000        ; -0.139     ; 3.679      ;
; -2.806 ; cnt_delay[11]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.182      ;
; -2.806 ; cnt_delay[17]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.172      ;
; -2.803 ; cnt_delay[7]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.179      ;
; -2.789 ; inner_state.seventh  ; link                ; clk          ; clk         ; 1.000        ; -0.043     ; 3.748      ;
; -2.785 ; main_state.10        ; readData_reg[0]     ; clk          ; clk         ; 1.000        ; -0.531     ; 3.256      ;
; -2.785 ; main_state.10        ; readData_reg[1]     ; clk          ; clk         ; 1.000        ; -0.531     ; 3.256      ;
; -2.785 ; main_state.10        ; readData_reg[2]     ; clk          ; clk         ; 1.000        ; -0.531     ; 3.256      ;
; -2.785 ; main_state.10        ; readData_reg[3]     ; clk          ; clk         ; 1.000        ; -0.531     ; 3.256      ;
; -2.785 ; main_state.10        ; readData_reg[7]     ; clk          ; clk         ; 1.000        ; -0.531     ; 3.256      ;
; -2.785 ; main_state.10        ; readData_reg[6]     ; clk          ; clk         ; 1.000        ; -0.531     ; 3.256      ;
; -2.785 ; main_state.10        ; readData_reg[5]     ; clk          ; clk         ; 1.000        ; -0.531     ; 3.256      ;
; -2.785 ; main_state.10        ; readData_reg[4]     ; clk          ; clk         ; 1.000        ; -0.531     ; 3.256      ;
; -2.760 ; cnt_delay[11]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.698      ;
; -2.760 ; cnt_delay[17]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.688      ;
; -2.760 ; cnt_delay[11]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.698      ;
; -2.760 ; cnt_delay[17]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.688      ;
; -2.758 ; cnt_delay[11]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.696      ;
; -2.758 ; cnt_delay[17]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.686      ;
; -2.758 ; cnt_delay[11]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.696      ;
; -2.758 ; cnt_delay[17]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.686      ;
; -2.757 ; cnt_delay[7]         ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.695      ;
; -2.757 ; cnt_delay[7]         ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.695      ;
; -2.755 ; cnt_delay[7]         ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.693      ;
; -2.755 ; cnt_delay[7]         ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.064     ; 3.693      ;
; -2.740 ; cnt_delay[13]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.106      ;
; -2.738 ; cnt_delay[13]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.104      ;
; -2.736 ; phase3               ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.376      ; 4.114      ;
; -2.728 ; inner_state.stop     ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.376      ; 4.106      ;
; -2.726 ; inner_state.stop     ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.376      ; 4.104      ;
; -2.717 ; cnt_delay[13]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.083      ;
; -2.716 ; cnt_delay[5]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.092      ;
; -2.715 ; inner_state.second   ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.047     ; 3.670      ;
; -2.714 ; cnt_delay[5]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.090      ;
; -2.712 ; link                 ; link                ; clk          ; clk         ; 1.000        ; -0.092     ; 3.622      ;
; -2.711 ; cnt_delay[18]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.077      ;
; -2.709 ; cnt_delay[18]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.075      ;
; -2.709 ; cnt_delay[3]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.085      ;
; -2.707 ; cnt_delay[3]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.083      ;
; -2.706 ; cnt_delay[16]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.072      ;
; -2.705 ; inner_state.stop     ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.376      ; 4.083      ;
; -2.704 ; cnt_delay[16]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.070      ;
; -2.704 ; inner_state.start    ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.634      ;
; -2.698 ; phase1               ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.628      ;
; -2.696 ; cnt_delay[1]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.072      ;
; -2.694 ; cnt_delay[1]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.070      ;
; -2.693 ; i2c_state.read_data  ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.375      ; 4.070      ;
; -2.693 ; cnt_delay[5]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.069      ;
; -2.692 ; i2c_state.read_data  ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.375      ; 4.069      ;
; -2.688 ; cnt_delay[18]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.054      ;
; -2.686 ; cnt_delay[4]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.062      ;
; -2.686 ; cnt_delay[3]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.062      ;
; -2.684 ; cnt_delay[4]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.374      ; 4.060      ;
; -2.683 ; cnt_delay[16]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.364      ; 4.049      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                          ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; main_state.00        ; main_state.00        ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; main_state.01        ; main_state.01        ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; main_state.10        ; main_state.10        ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; start_delaycnt       ; start_delaycnt       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; inner_state.seventh  ; inner_state.seventh  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; inner_state.second   ; inner_state.second   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.400 ; phase3               ; phase3               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_state.read_data  ; i2c_state.read_data  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_state.read_ini   ; i2c_state.read_ini   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_state.write_data ; i2c_state.write_data ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_state.sendaddr   ; i2c_state.sendaddr   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; i2c_state.ini        ; i2c_state.ini        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; inner_state.sixth    ; inner_state.sixth    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; inner_state.fourth   ; inner_state.fourth   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; inner_state.fifth    ; inner_state.fifth    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; scl~reg0             ; scl~reg0             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; phase1               ; phase1               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; inner_state.stop     ; inner_state.stop     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; inner_state.eighth   ; inner_state.eighth   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; inner_state.third    ; inner_state.third    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.415 ; phase2               ; phase2               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.453 ; clk_div[7]           ; clk_div[7]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.722      ;
; 0.475 ; readData_reg[5]      ; readData_reg[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.743      ;
; 0.477 ; readData_reg[1]      ; readData_reg[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; readData_reg[2]      ; readData_reg[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; readData_reg[4]      ; readData_reg[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.479 ; readData_reg[0]      ; readData_reg[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.479 ; readData_reg[3]      ; readData_reg[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.550 ; cnt_scan[19]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.285      ;
; 0.645 ; cnt_scan[18]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.380      ;
; 0.655 ; readData_reg[6]      ; readData_reg[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.923      ;
; 0.667 ; cnt_scan[17]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.402      ;
; 0.672 ; cnt_scan[19]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.407      ;
; 0.676 ; cnt_scan[20]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.092      ; 0.963      ;
; 0.677 ; cnt_scan[22]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.092      ; 0.964      ;
; 0.678 ; cnt_scan[23]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.092      ; 0.965      ;
; 0.687 ; cnt_scan[19]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.422      ;
; 0.689 ; cnt_delay[9]         ; cnt_delay[9]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; cnt_delay[7]         ; cnt_delay[7]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; cnt_scan[10]         ; cnt_scan[10]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; cnt_scan[11]         ; cnt_scan[11]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; cnt_scan[12]         ; cnt_scan[12]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; cnt_delay[5]         ; cnt_delay[5]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; cnt_delay[15]        ; cnt_delay[15]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.960      ;
; 0.692 ; cnt_delay[16]        ; cnt_delay[16]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.961      ;
; 0.693 ; cnt_scan[2]          ; cnt_scan[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; cnt_scan[4]          ; cnt_scan[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; cnt_scan[7]          ; cnt_scan[7]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; cnt_scan[8]          ; cnt_scan[8]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; cnt_scan[9]          ; cnt_scan[9]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; cnt_scan[14]         ; cnt_scan[14]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; cnt_scan[17]         ; cnt_scan[17]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; cnt_scan[18]         ; cnt_scan[18]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; cnt_scan[6]          ; cnt_scan[6]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; cnt_scan[15]         ; cnt_scan[15]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; cnt_scan[16]         ; cnt_scan[16]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; cnt_delay[1]         ; cnt_delay[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; cnt_delay[6]         ; cnt_delay[6]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; cnt_delay[3]         ; cnt_delay[3]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; cnt_delay[17]        ; cnt_delay[17]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.963      ;
; 0.695 ; clk_div[4]           ; clk_div[4]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.964      ;
; 0.696 ; cnt_scan[13]         ; cnt_scan[13]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; cnt_delay[2]         ; cnt_delay[2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; cnt_delay[14]        ; cnt_delay[14]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.965      ;
; 0.698 ; cnt_scan[3]          ; cnt_scan[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; cnt_scan[19]         ; cnt_scan[19]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.701 ; cnt_scan[21]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.436      ;
; 0.702 ; clk_div[3]           ; clk_div[3]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.971      ;
; 0.710 ; cnt_delay[4]         ; cnt_delay[4]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; cnt_scan[5]          ; cnt_scan[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.737 ; cnt_scan[1]          ; cnt_scan[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.005      ;
; 0.742 ; phase2               ; scl~reg0             ; clk          ; clk         ; 0.000        ; 0.074      ; 1.011      ;
; 0.766 ; cnt_scan[21]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.501      ;
; 0.767 ; cnt_scan[18]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.502      ;
; 0.770 ; cnt_scan[16]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.505      ;
; 0.789 ; cnt_scan[17]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.524      ;
; 0.790 ; cnt_scan[15]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.525      ;
; 0.792 ; cnt_scan[18]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.527      ;
; 0.804 ; cnt_scan[17]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.539      ;
; 0.864 ; cnt_scan[21]         ; cnt_scan[21]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.132      ;
; 0.866 ; cnt_scan[0]          ; cnt_scan[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.134      ;
; 0.890 ; cnt_scan[14]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.625      ;
; 0.892 ; cnt_scan[16]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.627      ;
; 0.912 ; cnt_scan[15]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.647      ;
; 0.914 ; cnt_scan[13]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.649      ;
; 0.917 ; cnt_scan[16]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.652      ;
; 0.927 ; cnt_scan[15]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.662      ;
; 0.935 ; i2c_state.read_ini   ; main_state.01        ; clk          ; clk         ; 0.000        ; 0.541      ; 1.671      ;
; 0.935 ; i2c_state.read_ini   ; main_state.10        ; clk          ; clk         ; 0.000        ; 0.541      ; 1.671      ;
; 0.937 ; i2c_state.read_ini   ; main_state.00        ; clk          ; clk         ; 0.000        ; 0.541      ; 1.673      ;
; 0.996 ; clk_div[3]           ; clk_div[5]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.265      ;
; 1.001 ; cnt_scan[22]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.092      ; 1.288      ;
; 1.011 ; cnt_delay[16]        ; cnt_delay[17]        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.280      ;
; 1.011 ; cnt_scan[12]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.746      ;
; 1.012 ; cnt_scan[17]         ; cnt_scan[18]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.012 ; cnt_scan[9]          ; cnt_scan[10]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.012 ; cnt_scan[7]          ; cnt_scan[8]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.012 ; cnt_scan[14]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.540      ; 1.747      ;
; 1.013 ; cnt_delay[15]        ; cnt_delay[16]        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.282      ;
; 1.013 ; cnt_delay[5]         ; cnt_delay[6]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[16]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[17]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[18]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[19]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[20]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[21]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[22]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[23]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; en[0]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state.ini        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state.read_data  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state.read_ini   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state.sendaddr   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state.write_data ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.ack      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.eighth   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.fifth    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.first    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.fourth   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.second   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.seventh  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.sixth    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.start    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.stop     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state.third    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; link                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state.00        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state.01        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state.10        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase1               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase2               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase3               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; scl~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sda_buf              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; start_delaycnt       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[3]     ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]        ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]        ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]        ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]        ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]        ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]        ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]        ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]        ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[2]           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 4.463 ; 4.834 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 2.507 ; 2.714 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 3.195 ; 3.364 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 4.463 ; 4.834 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 2.949 ; 3.151 ; Rise       ; clk             ;
; rd_input    ; clk        ; 5.399 ; 5.690 ; Rise       ; clk             ;
; sda         ; clk        ; 5.038 ; 4.919 ; Rise       ; clk             ;
; wr_input    ; clk        ; 5.683 ; 5.932 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -2.048 ; -2.260 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -2.048 ; -2.260 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -2.737 ; -2.903 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -3.951 ; -4.313 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -2.501 ; -2.699 ; Rise       ; clk             ;
; rd_input    ; clk        ; -2.871 ; -3.129 ; Rise       ; clk             ;
; sda         ; clk        ; -2.134 ; -2.349 ; Rise       ; clk             ;
; wr_input    ; clk        ; -2.402 ; -2.457 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; en[*]        ; clk        ; 7.756  ; 8.028  ; Rise       ; clk             ;
;  en[0]       ; clk        ; 7.756  ; 7.327  ; Rise       ; clk             ;
;  en[1]       ; clk        ; 7.510  ; 8.028  ; Rise       ; clk             ;
; scl          ; clk        ; 6.880  ; 7.212  ; Rise       ; clk             ;
; sda          ; clk        ; 7.283  ; 7.640  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 11.714 ; 10.868 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 10.061 ; 9.661  ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 10.132 ; 9.748  ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 10.042 ; 9.698  ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 9.838  ; 9.485  ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 11.714 ; 10.868 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 9.554  ; 9.162  ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 9.961  ; 9.727  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 7.220 ; 7.041 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 7.456 ; 7.041 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 7.220 ; 7.722 ; Rise       ; clk             ;
; scl          ; clk        ; 6.615 ; 6.938 ; Rise       ; clk             ;
; sda          ; clk        ; 7.002 ; 7.350 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 7.462 ; 7.050 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 7.952 ; 7.423 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 8.045 ; 7.511 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 8.016 ; 7.459 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 7.727 ; 7.244 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 9.614 ; 8.752 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 7.462 ; 7.050 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 7.647 ; 7.212 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 8.078 ; 7.912 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 7.754 ; 7.588 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.578     ; 7.744     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.267     ; 7.433     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.028 ; -39.657           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -120.032                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                         ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.028 ; main_state.10        ; main_state.00       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.970      ;
; -1.027 ; main_state.10        ; main_state.10       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.969      ;
; -1.011 ; main_state.10        ; main_state.01       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.953      ;
; -0.941 ; main_state.01        ; main_state.00       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.883      ;
; -0.940 ; main_state.01        ; main_state.10       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.882      ;
; -0.924 ; main_state.01        ; main_state.01       ; clk          ; clk         ; 1.000        ; -0.045     ; 1.866      ;
; -0.893 ; cnt_delay[19]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.150      ; 2.030      ;
; -0.892 ; cnt_delay[19]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.150      ; 2.029      ;
; -0.876 ; cnt_delay[19]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.150      ; 2.013      ;
; -0.864 ; i2c_state.write_data ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.809      ;
; -0.854 ; link                 ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.794      ;
; -0.849 ; main_state.10        ; inner_state.stop    ; clk          ; clk         ; 1.000        ; -0.240     ; 1.596      ;
; -0.847 ; cnt_delay[15]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.984      ;
; -0.847 ; cnt_delay[14]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.984      ;
; -0.846 ; cnt_delay[15]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.983      ;
; -0.846 ; cnt_delay[14]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.983      ;
; -0.830 ; cnt_delay[15]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.967      ;
; -0.830 ; cnt_delay[14]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.967      ;
; -0.819 ; inner_state.fourth   ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.149      ; 1.955      ;
; -0.812 ; cnt_delay[13]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.949      ;
; -0.811 ; cnt_delay[13]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.948      ;
; -0.809 ; sda_buf              ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.045     ; 1.751      ;
; -0.797 ; main_state.10        ; inner_state.third   ; clk          ; clk         ; 1.000        ; -0.240     ; 1.544      ;
; -0.796 ; main_state.10        ; inner_state.eighth  ; clk          ; clk         ; 1.000        ; -0.240     ; 1.543      ;
; -0.796 ; inner_state.fifth    ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.149      ; 1.932      ;
; -0.795 ; cnt_delay[13]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.932      ;
; -0.788 ; cnt_delay[11]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.930      ;
; -0.787 ; cnt_delay[11]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.929      ;
; -0.784 ; cnt_delay[7]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.926      ;
; -0.783 ; cnt_delay[7]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.925      ;
; -0.771 ; cnt_delay[11]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.913      ;
; -0.770 ; cnt_delay[18]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.907      ;
; -0.769 ; cnt_delay[19]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.718      ;
; -0.769 ; cnt_delay[18]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.906      ;
; -0.768 ; cnt_delay[19]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.717      ;
; -0.768 ; phase0               ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.029     ; 1.726      ;
; -0.767 ; cnt_delay[7]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.909      ;
; -0.766 ; cnt_delay[19]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.715      ;
; -0.766 ; cnt_delay[19]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.715      ;
; -0.759 ; cnt_delay[17]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.896      ;
; -0.758 ; cnt_delay[17]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.895      ;
; -0.755 ; inner_state.ack      ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.706      ;
; -0.754 ; inner_state.stop     ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.158      ; 1.899      ;
; -0.753 ; inner_state.stop     ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.158      ; 1.898      ;
; -0.753 ; cnt_delay[18]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.890      ;
; -0.748 ; main_state.10        ; readData_reg[0]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.501      ;
; -0.748 ; main_state.10        ; readData_reg[1]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.501      ;
; -0.748 ; main_state.10        ; readData_reg[2]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.501      ;
; -0.748 ; main_state.10        ; readData_reg[3]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.501      ;
; -0.748 ; main_state.10        ; readData_reg[7]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.501      ;
; -0.748 ; main_state.10        ; readData_reg[6]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.501      ;
; -0.748 ; main_state.10        ; readData_reg[5]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.501      ;
; -0.748 ; main_state.10        ; readData_reg[4]     ; clk          ; clk         ; 1.000        ; -0.234     ; 1.501      ;
; -0.745 ; main_state.10        ; inner_state.seventh ; clk          ; clk         ; 1.000        ; -0.063     ; 1.669      ;
; -0.744 ; main_state.10        ; inner_state.second  ; clk          ; clk         ; 1.000        ; -0.063     ; 1.668      ;
; -0.742 ; cnt_delay[17]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.879      ;
; -0.740 ; link                 ; link                ; clk          ; clk         ; 1.000        ; -0.045     ; 1.682      ;
; -0.737 ; inner_state.stop     ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.158      ; 1.882      ;
; -0.732 ; i2c_state.read_data  ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.156      ; 1.875      ;
; -0.731 ; i2c_state.read_data  ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.156      ; 1.874      ;
; -0.724 ; phase3               ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.157      ; 1.868      ;
; -0.723 ; cnt_delay[15]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.672      ;
; -0.723 ; cnt_delay[14]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.672      ;
; -0.722 ; cnt_delay[15]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.671      ;
; -0.722 ; cnt_delay[14]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.671      ;
; -0.720 ; cnt_delay[5]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.862      ;
; -0.720 ; cnt_delay[15]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.669      ;
; -0.720 ; cnt_delay[15]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.669      ;
; -0.720 ; cnt_delay[14]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.669      ;
; -0.720 ; cnt_delay[14]        ; cnt_delay[13]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.669      ;
; -0.719 ; cnt_delay[5]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.861      ;
; -0.719 ; cnt_delay[3]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.861      ;
; -0.718 ; cnt_delay[3]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.860      ;
; -0.715 ; i2c_state.read_data  ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.156      ; 1.858      ;
; -0.713 ; inner_state.stop     ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.665      ;
; -0.710 ; cnt_delay[4]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.852      ;
; -0.709 ; phase3               ; inner_state.first   ; clk          ; clk         ; 1.000        ; -0.028     ; 1.668      ;
; -0.709 ; cnt_delay[1]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.851      ;
; -0.709 ; cnt_delay[4]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.851      ;
; -0.708 ; cnt_delay[1]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.850      ;
; -0.708 ; inner_state.seventh  ; sda_buf             ; clk          ; clk         ; 1.000        ; -0.029     ; 1.666      ;
; -0.707 ; inner_state.start    ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.659      ;
; -0.705 ; main_state.01        ; inner_state.third   ; clk          ; clk         ; 1.000        ; -0.240     ; 1.452      ;
; -0.704 ; main_state.01        ; inner_state.eighth  ; clk          ; clk         ; 1.000        ; -0.240     ; 1.451      ;
; -0.703 ; cnt_delay[16]        ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.840      ;
; -0.703 ; cnt_delay[5]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.845      ;
; -0.702 ; cnt_delay[16]        ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.839      ;
; -0.702 ; cnt_delay[3]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.844      ;
; -0.699 ; inner_state.first    ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.148      ; 1.834      ;
; -0.698 ; cnt_delay[9]         ; main_state.00       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.840      ;
; -0.697 ; cnt_delay[9]         ; main_state.10       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.839      ;
; -0.697 ; inner_state.third    ; sda_buf             ; clk          ; clk         ; 1.000        ; 0.155      ; 1.839      ;
; -0.693 ; cnt_delay[4]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.835      ;
; -0.692 ; inner_state.eighth   ; inner_state.ack     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.644      ;
; -0.692 ; cnt_delay[1]         ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.155      ; 1.834      ;
; -0.690 ; phase3               ; link                ; clk          ; clk         ; 1.000        ; 0.159      ; 1.836      ;
; -0.688 ; cnt_delay[13]        ; cnt_delay[19]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.637      ;
; -0.687 ; cnt_delay[13]        ; cnt_delay[18]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.636      ;
; -0.686 ; cnt_delay[16]        ; main_state.01       ; clk          ; clk         ; 1.000        ; 0.150      ; 1.823      ;
; -0.685 ; cnt_delay[13]        ; cnt_delay[10]       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.634      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                          ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; main_state.00        ; main_state.00        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; main_state.01        ; main_state.01        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; main_state.10        ; main_state.10        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; start_delaycnt       ; start_delaycnt       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; inner_state.seventh  ; inner_state.seventh  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; inner_state.second   ; inner_state.second   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; phase1               ; phase1               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; phase3               ; phase3               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_state.read_data  ; i2c_state.read_data  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_state.read_ini   ; i2c_state.read_ini   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_state.write_data ; i2c_state.write_data ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inner_state.stop     ; inner_state.stop     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_state.sendaddr   ; i2c_state.sendaddr   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_state.ini        ; i2c_state.ini        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inner_state.eighth   ; inner_state.eighth   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inner_state.sixth    ; inner_state.sixth    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inner_state.fourth   ; inner_state.fourth   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inner_state.third    ; inner_state.third    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inner_state.fifth    ; inner_state.fifth    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; scl~reg0             ; scl~reg0             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; phase2               ; phase2               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.196 ; clk_div[7]           ; clk_div[7]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; readData_reg[2]      ; readData_reg[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; readData_reg[5]      ; readData_reg[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; readData_reg[0]      ; readData_reg[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; readData_reg[1]      ; readData_reg[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.199 ; readData_reg[4]      ; readData_reg[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; readData_reg[3]      ; readData_reg[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.257 ; cnt_scan[19]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.578      ;
; 0.273 ; readData_reg[6]      ; readData_reg[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.290 ; cnt_scan[20]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.291 ; cnt_scan[22]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.420      ;
; 0.291 ; cnt_scan[23]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.420      ;
; 0.295 ; cnt_delay[9]         ; cnt_delay[9]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; cnt_scan[10]         ; cnt_scan[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; cnt_scan[11]         ; cnt_scan[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; cnt_delay[7]         ; cnt_delay[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; cnt_scan[2]          ; cnt_scan[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; cnt_scan[4]          ; cnt_scan[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; cnt_scan[9]          ; cnt_scan[9]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; cnt_scan[12]         ; cnt_scan[12]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; cnt_delay[5]         ; cnt_delay[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; cnt_delay[15]        ; cnt_delay[15]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; cnt_delay[17]        ; cnt_delay[17]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; cnt_delay[16]        ; cnt_delay[16]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; cnt_scan[6]          ; cnt_scan[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_scan[7]          ; cnt_scan[7]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_scan[8]          ; cnt_scan[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_scan[14]         ; cnt_scan[14]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; cnt_delay[1]         ; cnt_delay[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_delay[6]         ; cnt_delay[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_delay[3]         ; cnt_delay[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_delay[2]         ; cnt_delay[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_delay[14]        ; cnt_delay[14]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.299 ; cnt_scan[3]          ; cnt_scan[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; cnt_scan[13]         ; cnt_scan[13]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_scan[15]         ; cnt_scan[15]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_scan[16]         ; cnt_scan[16]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_scan[17]         ; cnt_scan[17]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_scan[18]         ; cnt_scan[18]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; cnt_scan[19]         ; cnt_scan[19]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; clk_div[4]           ; clk_div[4]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.303 ; clk_div[3]           ; clk_div[3]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.306 ; cnt_scan[5]          ; cnt_scan[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; cnt_delay[4]         ; cnt_delay[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.310 ; cnt_scan[18]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.631      ;
; 0.315 ; cnt_scan[1]          ; cnt_scan[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.322 ; cnt_scan[17]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.643      ;
; 0.323 ; phase2               ; scl~reg0             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.444      ;
; 0.323 ; cnt_scan[19]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.644      ;
; 0.325 ; cnt_scan[21]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.646      ;
; 0.326 ; cnt_scan[19]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.647      ;
; 0.328 ; cnt_scan[21]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.649      ;
; 0.368 ; cnt_scan[21]         ; cnt_scan[21]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.376 ; cnt_scan[16]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.697      ;
; 0.376 ; cnt_scan[18]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.697      ;
; 0.379 ; cnt_scan[18]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.700      ;
; 0.381 ; cnt_scan[0]          ; cnt_scan[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.502      ;
; 0.388 ; cnt_scan[15]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.709      ;
; 0.388 ; cnt_scan[17]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.709      ;
; 0.391 ; cnt_scan[17]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.712      ;
; 0.404 ; i2c_state.read_ini   ; main_state.01        ; clk          ; clk         ; 0.000        ; 0.238      ; 0.726      ;
; 0.404 ; i2c_state.read_ini   ; main_state.10        ; clk          ; clk         ; 0.000        ; 0.238      ; 0.726      ;
; 0.406 ; i2c_state.read_ini   ; main_state.00        ; clk          ; clk         ; 0.000        ; 0.238      ; 0.728      ;
; 0.440 ; cnt_scan[22]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.569      ;
; 0.441 ; cnt_scan[14]         ; cnt_scan[20]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.762      ;
; 0.442 ; cnt_scan[16]         ; cnt_scan[22]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.763      ;
; 0.445 ; cnt_scan[10]         ; cnt_scan[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.445 ; cnt_scan[16]         ; cnt_scan[23]         ; clk          ; clk         ; 0.000        ; 0.237      ; 0.766      ;
; 0.446 ; cnt_delay[15]        ; cnt_delay[16]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.568      ;
; 0.446 ; cnt_delay[5]         ; cnt_delay[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; cnt_scan[2]          ; cnt_scan[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; cnt_scan[12]         ; cnt_scan[13]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; cnt_scan[4]          ; cnt_scan[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; cnt_scan[8]          ; cnt_scan[9]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; cnt_scan[6]          ; cnt_scan[7]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; cnt_delay[1]         ; cnt_delay[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; cnt_scan[14]         ; cnt_scan[15]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; cnt_delay[3]         ; cnt_delay[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; clk_div[3]           ; clk_div[5]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; en[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_state.ini        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_state.read_data  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_state.read_ini   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_state.sendaddr   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_state.write_data ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state.ack      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state.eighth   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state.fifth    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state.first    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state.fourth   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state.second   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state.seventh  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state.sixth    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state.start    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state.stop     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state.third    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; link                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; main_state.00        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; main_state.01        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; main_state.10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_buf              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; start_delaycnt       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[3]     ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[20]         ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[22]         ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[23]         ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; link                 ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; main_state.00        ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; main_state.01        ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; main_state.10        ;
; -0.259 ; -0.075       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sda_buf              ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; en[0]~reg0           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 2.316 ; 3.044 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 1.343 ; 2.144 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 1.616 ; 2.474 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 2.316 ; 3.044 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 1.533 ; 2.385 ; Rise       ; clk             ;
; rd_input    ; clk        ; 2.644 ; 3.486 ; Rise       ; clk             ;
; sda         ; clk        ; 2.394 ; 3.336 ; Rise       ; clk             ;
; wr_input    ; clk        ; 2.791 ; 3.640 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -1.118 ; -1.915 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -1.118 ; -1.915 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -1.394 ; -2.239 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -2.064 ; -2.785 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -1.314 ; -2.153 ; Rise       ; clk             ;
; rd_input    ; clk        ; -1.503 ; -2.266 ; Rise       ; clk             ;
; sda         ; clk        ; -1.175 ; -1.997 ; Rise       ; clk             ;
; wr_input    ; clk        ; -1.216 ; -2.098 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 3.999 ; 3.943 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 3.827 ; 3.895 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 3.999 ; 3.943 ; Rise       ; clk             ;
; scl          ; clk        ; 3.687 ; 3.631 ; Rise       ; clk             ;
; sda          ; clk        ; 3.869 ; 3.833 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 6.310 ; 6.115 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 4.947 ; 4.941 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 5.005 ; 5.004 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 4.982 ; 4.899 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 4.879 ; 4.846 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 6.310 ; 6.115 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 4.691 ; 4.727 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 5.002 ; 4.936 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 3.700 ; 3.764 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 3.700 ; 3.764 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 3.862 ; 3.811 ; Rise       ; clk             ;
; scl          ; clk        ; 3.562 ; 3.511 ; Rise       ; clk             ;
; sda          ; clk        ; 3.737 ; 3.704 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 3.712 ; 3.729 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 3.889 ; 3.948 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 3.947 ; 3.985 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 3.923 ; 3.978 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 3.810 ; 3.841 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 5.333 ; 5.119 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 3.712 ; 3.729 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 3.796 ; 3.844 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 4.014 ; 3.940 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.878 ; 3.804 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 4.055     ; 4.129     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 3.915     ; 3.989     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.740   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.740   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -207.42  ; 0.0   ; 0.0      ; 0.0     ; -136.83             ;
;  clk             ; -207.420 ; 0.000 ; N/A      ; N/A     ; -136.830            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 4.931 ; 5.407 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 2.798 ; 3.166 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 3.520 ; 3.898 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 4.931 ; 5.407 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 3.266 ; 3.645 ; Rise       ; clk             ;
; rd_input    ; clk        ; 5.949 ; 6.405 ; Rise       ; clk             ;
; sda         ; clk        ; 5.462 ; 5.640 ; Rise       ; clk             ;
; wr_input    ; clk        ; 6.259 ; 6.678 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -1.118 ; -1.915 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -1.118 ; -1.915 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -1.394 ; -2.239 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -2.064 ; -2.785 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -1.314 ; -2.153 ; Rise       ; clk             ;
; rd_input    ; clk        ; -1.503 ; -2.266 ; Rise       ; clk             ;
; sda         ; clk        ; -1.175 ; -1.997 ; Rise       ; clk             ;
; wr_input    ; clk        ; -1.216 ; -2.098 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; en[*]        ; clk        ; 8.367  ; 8.650  ; Rise       ; clk             ;
;  en[0]       ; clk        ; 8.367  ; 8.096  ; Rise       ; clk             ;
;  en[1]       ; clk        ; 8.301  ; 8.650  ; Rise       ; clk             ;
; scl          ; clk        ; 7.609  ; 7.823  ; Rise       ; clk             ;
; sda          ; clk        ; 8.029  ; 8.291  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 12.752 ; 12.108 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 10.795 ; 10.520 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 10.885 ; 10.611 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 10.858 ; 10.552 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 10.574 ; 10.312 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 12.752 ; 12.108 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 10.284 ; 10.040 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 10.780 ; 10.537 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 3.700 ; 3.764 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 3.700 ; 3.764 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 3.862 ; 3.811 ; Rise       ; clk             ;
; scl          ; clk        ; 3.562 ; 3.511 ; Rise       ; clk             ;
; sda          ; clk        ; 3.737 ; 3.704 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 3.712 ; 3.729 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 3.889 ; 3.948 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 3.947 ; 3.985 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 3.923 ; 3.978 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 3.810 ; 3.841 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 5.333 ; 5.119 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 3.712 ; 3.729 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 3.796 ; 3.844 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scl           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lowbit        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; wr_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rd_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; lowbit        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dgnd[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dgnd[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dgnd[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dgnd[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dgnd[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dgnd[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.156 V            ; 0.147 V                              ; 0.26 V                               ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.156 V           ; 0.147 V                             ; 0.26 V                              ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dgnd[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dgnd[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dgnd[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dgnd[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dgnd[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dgnd[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; lowbit        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dgnd[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dgnd[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dgnd[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dgnd[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dgnd[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dgnd[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1826     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1826     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 104   ; 104  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Sep 04 09:28:56 2012
Info: Command: quartus_sta i2c -c i2c
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning: Synopsys Design Constraints File file not found: 'i2c.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.740
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.740      -207.420 clk 
Info: Worst-case hold slack is 0.432
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.432         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -136.830 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.364
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.364      -186.554 clk 
Info: Worst-case hold slack is 0.382
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.382         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -136.830 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.028
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.028       -39.657 clk 
Info: Worst-case hold slack is 0.178
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.178         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -120.032 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 245 megabytes
    Info: Processing ended: Tue Sep 04 09:28:58 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


