# 1  二进制编码

## 1.2  进制转换
### 十进制转R进制
	整数：低到高，x%R
	小数：高到低，小数部分*R的整数部分
### R进制转十进制
	R^n...R^3 R^2 R^1 R^0 R^-1 R^-2...

### * 二进制转十六进制
	整数：低到高，每四位→一个十六进制数字，不足时高位补0
	小数：高到低，每四位→一个十六进制数字，不足时低位补0

## 1.3  数值型数据的编码表示

**定点数**
	小数点位置固定
	机器数：数值型数据编码后的数
	真值：机器数现实中的数
**浮点数**
	小数点位置可浮动，可用定点小数+定点整数表示

### 1.3.1  定点数编码表示方法
#### 原码
	符号位+数值
	
> [!warning] disadvantage
> 0的表示不唯一
#### 补码
	符号位+真值的模2
	- 正数：0 + 真值
	- 负数：1 + （取反+1）
#### 反码
	- 正数：不变
	- 负数：取反


#### 移码
	浮点数：符号位   阶（指数，定点整数）  尾数（定点小数）
	- 偏置常数（bias），实际指数+bias=阶
	
> [!NOTE] example1
> 0 10010 011，bias=15
> 0：+
> (10010)<sub>2</sub>=(18)<sub>10</sub> ,  E=18-bias=3, ---2<sup>3</sup>
> 011 : (1.011)<sub>2</sub>=(1.375)<sub>10</sub>
> float=1.375\*8=11

### 1.3.2  整数的表示
	- 无符号整数(unsigned integer)
	- 带符号整数(signed integer)
	- ux → x : 
		- 直接加符号位
		- 超过表示范围，-1
	- x → ux : 
		- 正数：直接转换
		- 负数：补码二进制（十进制则是2^N+ux）

### 1.3.3  浮点数的表示

#### 表示范围
![[Pasted image 20250303165412.png]]
	
	只要尾数为零，不管阶码是什么，值都为0——机器零
#### 规格化
	本质为，令尾数统一为1.f而不是0.f

#### IEEE 754浮点数标准
	两种基本浮点数格式：32位单精度、64位双精度
	
![[Pasted image 20250303170358.png|475]]
	
	隐藏位：尾数中缺省的第一位1
	n为阶码位数，bias=2^(n-1)-1, 32位：127；64位：1023
##### 浮点数分类
	- 全0阶码全0尾数：±0
	- 全0阶码非0尾数：非规格化数
	- 全1阶码全0尾数：±∞
	- 全1阶码非0尾数：NaN(Not a Number)非数
		- 静止的NaN(quiet)
		- 通知的NaN(signaling)
	- 阶码非全0且非全1：规格化非0数

![[Pasted image 20250303171052.png|550]]

### 1.3.4  十进制数的二进制编码表示
	- 0~9对应的ASCII码字符表示
	- 二进制编码(Binary Coded Decimal, BCD)
		- 有权BCD码：最常用的为8421码(NBCD码)，4位二进制对应一个十进制，如 0111 0010 ——72
		- 无权BCD码
			- 余3码：8421码+0011，即把十进制数字+3再转换
			- 格雷码(Gray Code)：任意两个相邻编码只有一位二进制位不同

![[Pasted image 20250303172323.png]]

## 1.4  非数值型数据的编码表示
### 1.4.1  逻辑值的表示
	- 某些时候需要将一个n位数据看成由n个一位数据，每个取值为0/1，采用这种方式时，数据就被认为是逻辑数据
	- n位二进制数可以表示n个逻辑值
	- 逻辑数据只能参加逻辑运算，按位进行
	- 与数值型数据在形式上无差异，通过指令操作码类型识别；逻辑运算指令处理的是逻辑数据

![[Pasted image 20250303173646.png]]
### 1.4.2  西文字符的表示
	所有字符的集合构成字符集，该字符集的代码表简称码表
	目前使用最广泛的是ASCII码

### 1.4.3  汉字的表示
	- 汉字的输入码：汉字必须用相应的按键编码，又称外码
	- 字符集与汉字内码
	- 汉字字模的点阵码和轮廓描述

## 1.5  数据的宽度和存储

### 1.5.1  数据的宽度和单位
	- 1byte=8bit, 西文8bit, 中文16bit
	- 机器字长（平时说的32位64位机器）：CPU内部定点运算数据通路的宽度
		- 数据通路：CPU执行指令过程中数据流经的路径以及路径上的部件
	- 主存容量使用的单位
		- K, M, G, T, P, E, Z, Y

![[Pasted image 20250303175118.png|475]]

	- 主频和带宽使用的单位
		- b/s, kb/s, Mb/s, Gb/s, Tb/s

![[Pasted image 20250303175145.png|400]]

	- 硬盘和文件使用的单位
		- 为避免歧义，前缀字母后加i，KiB=2^10字节，MiB=2^20字节

### 1.5.2  数据的存储和排列顺序
	最低有效位(Least Significant Bit, LSB)
	最高有效位(Most Significant Bit, MSB)
	- 大端方式：从MSB开始存放
	- 小端方式：从LSB开始存放

---
# 2  数字逻辑基础
## 2.1  逻辑门和数字抽象
### 2.1.1  逻辑门
	也称门电路，是最基础的数字电路

- **真值表**
- **逻辑表达式**
	逻辑变量：输入和输出信号
	逻辑运算符
- **与门**：全1才1，表示乘![[Pasted image 20250305143412.png|71]]
- **或门**：有1则1，表示加![[Pasted image 20250305143443.png|66]]
- **非门**：反相器，<sup>—</sup>![[Pasted image 20250305143505.png|70]]
- **与非门**：`!(A ∧ B)` 有0则1, ![[Pasted image 20250305143524.png|64]]
- **或非门**：`!(A ∨ B)` 全0才1, ![[Pasted image 20250305143538.png|86]]
- **异或门**：`A ⊕ B` 不同则1，⊕  ![[Pasted image 20250305143755.png|87]]
- **同或门**（异或非门/等价关系门）：`!(A ⊕ B)`,`=` 相同则1，⊙  ![[Pasted image 20250305143825.png|85]]
（）> NOT > AND > OR
### 2.1..2  数字抽象
	将物理属性的无穷多个取值映射到两个逻辑值0/1
**数字系统中**：
	高态（high）低态（low）→0/1
	- 正逻辑：0低1高
	- 负逻辑：0高1低
	- * 不确定状态：低-高转换中间态（电路不能识别为0也不能识别为1）
	 ![[Pasted image 20250305145020.png|200]]![[Pasted image 20250305145344.png|250]]![[Pasted image 20250305151413.png]]
	 ![[Pasted image 20250305145505.png|375]]![[Pasted image 20250305145644.png|450]]![[Pasted image 20250305145710.png|250]]
	 输入电压主要由晶体管开关阈值电压决定
	 输出电压主要由电阻决定

### 2.1.3  CMOS晶体管
#### MOS晶体管
- n沟道晶体管（NMOS）V<sub>gs</sub>低, 断开；V<sub>gs</sub>高, 导通
 ![[Pasted image 20250305145944.png|150]]

- p沟道晶体管（PMOS）V<sub>gs</sub><0, 导通；V<sub>gs </sub>>=0, 断开
![[Pasted image 20250305150100.png|150]]
#### CMOS
- 晶体管
	互补形式共用一对NMOS和PMOS
	最简单的CMOS电路：非门
	
![[Pasted image 20250305152007.png|300]]
- 传输门
	![[Pasted image 20250305185158.png|144]]
	传输数字逻辑信号/阻断数字逻辑信号的传输

### 2.1.4  CMOS电路电气特性
##### 转换时间（transition time）
- 数字电路的输出信号从一种状态转换到另一种状态所需的时间
- 理想：零时间转换
- 低态到高态的转换时间：上升时间t<sub>r</sub>（rise time）
  高态到低态的转换时间：下降时间t<sub>f</sub>（fall time）

##### 传输延迟（propagation dalay）
- 从输入信号变化到输出信号变化所需的时间
- **信号通路（signal path）**：从一个输入信号到输出信号所经历的电器通路

##### 功率损耗
- **静态功耗**：输出信号保持不变时的功率损耗，CMOS静态功耗通常很低
- **动态功耗**：输出信号高低状态转换时的功率损耗
	- P<sub>D</sub> = (C<sub>PD</sub>+C<sub>L</sub>) • V<sup>2</sup><sub>CC</sub>  • f
	- 降低Vcc可以有效降低动态功耗

## 2.2  布尔代数
### 2.2.1  公理系统
![[Pasted image 20250310134821.png|425]]
### 2.2.2  定理
**1.单变量定理**
![[Pasted image 20250310134909.png|275]]
**2.二变量和三变量定理**
![[Pasted image 20250310134947.png|500]]
**3.n变量定理**
![[Pasted image 20250310135519.png|500]]

**\* 对偶式**
	F中•与+互换，0与1互换，得到F<sub>D</sub>与F互为对偶式
	若两个逻辑表达式相等，它们的对偶式也相等

## 2.3 逻辑关系描述
### 2.3.1 逻辑函数
	反映输入变量和输出变量直接逻辑关系
- 每个逻辑函数都有一组确定的输出

> [!example] example
> F(X, Y)有2<sup>4</sup>组不同的输出组合，对应16个不同逻辑函数F<sub>i</sub>(X, Y)

### 2.3.2 真值表与波形图

### 2.3.3 逻辑函数的标准表示
**乘积项**：![[Pasted image 20250310140741.png|247]]
**求和项**：![[Pasted image 20250310140825.png|247]]
**“与-或”表达式/积之和（SOP）表达式**：![[Pasted image 20250310140943.png|122]]
**“或-与”表达式/和之积（POS）表达式**：![[Pasted image 20250310141029.png|167]]
**标准乘积项（标准求和项）**：每个逻辑变量*出现*且仅出现一次的乘积项（求和项）
	标准乘积项也称**最小项**，n个变量的最小项有2<sup>n</sup>个
	标准求和项也称**最大项**，n个变量的最大项有2<sup>n</sup>个

## 2.4  逻辑函数的化简与变换
### 2.4.1  代数法化简
常用方法：
![[Pasted image 20250310160302.png|550]]

### 2.4.2  卡诺图法化简
- 一个n变量逻辑函数的卡诺图是一个包含2<sup>n</sup>单元的矩阵图
- 0表示反变量，1表示原变量
- 编号按照*格雷码*顺序排列
- 输出为1则成为“1单元”
- 如果有2<sup>i</sup>个“1单元”相邻[^1]，则对应的最小项可以合并成一个乘积项，并消去i个不同变量

[^1]: 上下、左右、首尾都是相邻的单元

![[Pasted image 20250310161012.png]]

> [!warning] NOTICE
> 行列的编号按照二进制顺序排列

![[Pasted image 20250310161345.png|600]]

**卡诺圈**：用一个方框来标注可以合并的最小项组合
![[Pasted image 20250310161736.png|279]]
	化简后的表达式：F(X, Y, Z) = Y•Z+X•Z+X•Y

**蕴涵项（implicant）**：一个乘积项覆盖了逻辑函数的一个或多个最小项
**质蕴涵项（prime implicant）**：某个蕴涵项不能被该函数的其他蕴涵项覆盖
**实质蕴涵项（essential prime implicant）**：质蕴涵项覆盖的最小项里至少有一个最小项没有被其他质蕴涵项覆盖
**覆盖（cover）**：逻辑函数的所有最小项都被一组质蕴涵项覆盖，则该组质蕴涵项称为函数的一个覆盖
**最小覆盖**：一个覆盖中的质蕴涵项数是最少的，质蕴涵项中的变量总数也是最少的
	对应的逻辑表达式就是**最简逻辑表达式**

### 2.4.3  逻辑函数变换
	数组电路实现技术中，与非门和或非门比与门和或门的执行速度快
	因此要将“与-或”表达式转换为“与非=与非”表达式

**通常的方法**：布尔代数的还原律，整体两次取反，再用德摩根定理转换下层的取反运算

> [!example] example
> ![[Pasted image 20250317133847.png]]
> ![[Pasted image 20250317133902.png]]

# 3  组合逻辑电路
## 3.1  组合逻辑电路概述
	数字逻辑电路被划分为组合逻辑电路和时序逻辑电路
**组合逻辑电路**：输出值仅依赖于当前输入值
**时序逻辑电路**：输出值不仅依赖于当前输入值，还与之前的输入值有关

### 3.1.1  组合逻辑电路构成规则
- 每个元件本身是组合逻辑电路
- 不存在一个结点同时是两个元件的输出结点，或同时被两个元件的输出信号所驱动
- 不存在从一个输出端经若干元件和中间结点连到一个输出端，然后又从该输出端连到该输入端的回路（循环）

### 3.1.2  逻辑电路图
**扇入系数Fan in** ：一个逻辑门的输入端个数（最大值）
**扇出系数Fan out**：输出端信号所能驱动的下一级门的数量（最大值）

**逻辑运算的优先级**：`非` > `与/与非` > `异或/同或` > `或/或非`, 电路中也按照优先级接电路

**n位逻辑值的运算**：无须画出所有门电路，标注位数即可![[Pasted image 20250317145411.png|425]]

### 3.1.3  两级和多级组合逻辑电路
**门延迟**：从逻辑门的输入信号改变开始，到输出信号发生改变所用的时间
**与门、或门的延迟**：2ns，**异或门**：3ns

设计时权衡是选择延迟更短的两级电路，还是占用集成电路物理空间更少的多级电路
（速度和成本之间权衡）

### 3.1.4  组合逻辑电路设计
- 需求分析，确定输入输出变量，画真值表
- 根据真值表输入输出关系，推导逻辑表达式
- 对逻辑表达式进行变换以满足应用场景的具体实现要求，画出逻辑电路图、时序波形图，并对电路进行时序分析

**无关项/任意项**：某个输入组合的输出值可以任意/某些输入组合不可能出现，将这些情况下输入组合对应的最小项或最大项称为无关项或有关项

### 3.1.5  非法值和高阻态
**1.非法值**
![[Pasted image 20250317152105.png|122]]
B=1，无论A是多少，F都会同时被高电平和低电平驱动，可能使电路发热损坏

**2.高阻态**
**三态门/三态缓冲器**：输出为0/1/高阻态（Z）
![[Pasted image 20250317152410.png|99]]
使能端E，E有效时，输出就是1/0；E无效时，输出为Z
3.11a中，E=1有效；3.11b中，E=0有效
## 3.2  典型组合逻辑部件设计
### 3.2.1  译码器和编码器
**1.译码器(decoder)**
`输入端>输出端`
输入端：一种二进制编码，如地址码、指令码
输出端：单热点(one-hot)编码

最简单的输入输出关系：若输入的二进制编码值为x，则第x条输出线为1，其余全为0 
    输入n位，输出有2<sup>n</sup>个，输出为2<sup>n</sup>取1，称为n-2<sup>n</sup>译码器

**用途**：
	**地址译码**，如主存中的地址译码器根据输入的地址选择对应的一个输出线进行驱动，从而选中所在主存单元进行读写
	**对指令操作码的译码**，使不同操作码得到不同控制信号，以正确控制操作元件的动作

**2.编码器**
`输出端>输入端`
输入端：多个独立信号
输出端：独立信号中的一个有效信号的编码

最常见的：2<sup>n</sup>-n编码器，也称二进制编码器
	每次只有一个I<sub>i</sub>为1，其余都为0
	![[Pasted image 20250317155040.png|350]]
	![[Pasted image 20250317155055.png|375]]

**优先权编码器**：允许有多个输入同时为1，但只对优先级最高的输入进行编码输出
	如一个3位优先权编码器的优先级顺序位I<sub>0</sub>>I<sub>1</sub>>I<sub>2</sub>>I<sub>3</sub>>I<sub>4</sub>>I<sub>5</sub>>I<sub>6</sub>>I<sub>7</sub>
	![[Pasted image 20250317154854.png|450]]

### 3.2.2  多路选择器和多路分配器 
**1.多路选择器**
	也称**复用器**或**数据选择器**，MUX/mux
	从多个可能的输入中选择一个直接输出
**2.多路分配器**
	把唯一的输入发送到多个输出端中的一个。DEMUX（dmux）/DMUX（dmux）

### 3.2.3  半加器和全加器
**1.半加器（Half Adder，HA）**
	加数A，B，和为F，向高位的进位为Cout
	F = A ⊕ B
	Cout = A • B
	![[Pasted image 20250319144932.png|250]]
**2.全加器（Full Adder，FA）**
	加数A，B，和为F，低位进位为Cin，向高位的进位为Cout
	F = A ⊕ B ⊕ Cin
	Cout = A • B + A • Cin + B • Cin
	![[Pasted image 20250319144951.png|250]]

## 3.3  组合逻辑电路时序分析
### 3.3.1  传输延迟和最小延迟
t<sub>pHL</sub>: 输入信号的变化 引起 输出信号 从高态变化到低态（下降沿）的时间，称为**下降沿电路延迟**
t<sub>pLH</sub>: 输入信号的变化 引起 输出信号 从低态变化到高态（上升沿）的时间，称为**上升沿电路延迟**
![[Pasted image 20250324133946.png|204]]
组合逻辑电路的时序特征：
**传输延迟T<sub>pd</sub>**：从输入端的变化开始到任何一个输出开始发生改变所需的最长时间
**最小延迟T<sub>cd</sub>**：从输入端的变化开始到任何一个输出开始发生改变所需的最短时间
**关键路径**：一个组合电路在输入和输出之间经过的最长路径
**最短路径**：一个组合电路在输入和输出之间经过的最短路径
### 3.3.2  竞争冒险
**竞争(race)**：[存在某个输入信号经过两条或两条以上的路径作用到输出端F]，由于每条路径延迟不同，因此这个输入信号对输出信号就会发生先后不同的影响，这种现象称为竞争（race）
**毛刺(glitch)**：由于竞争存在，当多路输入信号的电平值发生变化时，在信号变化的瞬间，电路的输出信号可能会出现一些不正确的尖峰信号
**冒险(hazard)**：如果一个组合逻辑电路有毛刺出现，则说明该电路存在冒险

可以通过低通滤波的方式来消除毛刺，也可以修改逻辑设计，通过在电路中增加冗余项的方式避免毛刺

# 4  时序逻辑电路
## 4.1  时序逻辑电路概述
其结果输出不仅取决于当前的外部输入，而且取决于系统所处的内部状态
### 4.1.1  时序逻辑与有限状态机
**有限状态机(FSM)**：刻画状态以及状态转换的理论工具
	工作流程：
		- 没有任何输入的情况下，处于初始状态
		- 外部信息到来，系统的状态根据应用逻辑实际需要，进入下一个状态
		- 下一个状态可能是当前状态或新的状态
		- 状态转换过程中，系统可能会向外部发出信号作为对当前输入的相应

**状态图**：通常用状态图来描述有限状态机
	- 用包含状态符号的**圆圈**代表*状态*
	- 在状态之间用**有向边**代表在*特定输入信息的激励下状态的转换方向*。
	- 在这条边上，标明输入的条件和系统的输出响应，“输入信号/输出响应”
	- 如果输出相应与输入信号没有直接逻辑关系，可把输出响应标注在状态圆圈中状态名旁边
	![[Pasted image 20250324153436.png|250]]![[Pasted image 20250324153535.png|350]]
	

### 4.1.2  时序逻辑电路的基本结构
- **状态记忆模块**
- **次态激励逻辑模块F**：次态激励逻辑对应的函数称为激励函数
- **输出逻辑模块G**：输出逻辑对应的函数称为输出函数

#### 根据输出逻辑对其输入信号依赖的情况不同
1. **Mealy型电路**
		输出逻辑不仅依赖当前状态，还依赖当前输入
2. **Moore型电路**
		输出逻辑仅依赖当前状态

#### 根据状态转换的方式不同
1. **同步时序逻辑电路**
		状态记忆单元在统一的时钟信号控制下进行状态转换
2. **异步时序逻辑电路**
		没有统一的时钟信号来控制

### 4.1.3  时序逻辑电路的定时
时序逻辑电路的工作节律通过外部输入的时钟信号进行控制。
**时钟信号**用于触发时序逻辑电路中状态的转换
每个**时钟周期**由高电平和低电平两部分组成，时钟周期的**倒数**称为**时钟频率**
时钟从低-高：上升沿；高-低：下降沿
![[Pasted image 20250402125256.png|350]]
时序逻辑电路的状态转换多采用**时钟边沿触发方式**。
	上升沿触发
	下降沿触发

## 4.2  锁存器和触发器
时序逻辑电路区别于组合逻辑电路：前者有内部状态的记忆元件（如基于双稳态元件的各种锁存器和触发器）

**双稳态元件的实现方式**：
	- 锁存器(latch)
		- 电平控制，在其控制信号的有效电平期间，外部输出信号的变化一直能触发其状态发生改变
	- 触发器(flip-flop)
		- 时钟边沿触发控制方式

### 4.2.1  双稳态元件
![[Pasted image 20250402130240.png|242]]
Q是高电平时——置位状态/高电平稳态/“1”状态
Q是低电平时——复位状态/低电平稳态/“0”状态
\* **亚稳态**：非门在对输入电平进行极性转换时，如果双稳态元件的输入输出都刚好处于这个电位，则电路也处于一种稳态

图示这种没有状态转换功能的电路在实际应用中没有任何意义，但基于这种构建思路实现的一系列基本器件被广泛应用

### 4.2.2  SR锁存器
	也称置位-复位锁存器
	Q为状态值
	S是置位输入端（set）
	R是复位输入端（reset）

![[Pasted image 20250402130908.png|400]]
S R都为0时，电路能稳定保持原先的状态
置位状态，R→高电平，→一级门延迟，Q输出先变为低电平，→一级门延迟，$\overline{Q}$才变成1，复位状态
延迟：触发延迟/锁存延迟

### 4.2.3  D锁存器
	只有一个状态驱动信号D

![[Pasted image 20250402132050.png|400]]
C为使能信号，C输入1时D可以改变锁存器状态

### 4.2.4  D触发器
	时钟边沿触发机制，提高状态稳定性
	可以用两个D锁存器构建

   ![[Pasted image 20250402133451.png|500]]
![[Pasted image 20250402134358.png|450]]

主从结构实现方式
	clk为高电平时，左边的D（主锁存器）处于开状态，D的信号被所存在其Q端
	clk下降沿，右边的D（从锁存器）开，将主Q原来的值锁到从Q
	\* 在clk下降沿到来后，经过一段时间延迟，D触发器的输出端Q开始变为输入端D的值

为保证触发器状态稳定改变，必须保证输入端D在触发边沿前后的一定时间内保持不变
**建立时间（setup time）**：时钟触发边沿到来**前**D必须稳定的最短时间
**保持时间（hold time）**：时钟触发边沿到来**后**D必须继续保持不变的最短时间
**锁存延迟（latch drop）/Clk-to-Q时间**：从时钟触发边沿到来--输出Q改变为D的输入值的时间
#### 带使能端的D触发器
	增加一个使能输入端En

![[Pasted image 20250402134549.png|400]]
4.11a：D输入端增加一个由En控制的二路选择器
4.11b：时钟输入端增加一个与门
En为1，与D触发器功能完全相同，En为0，保持原来状态不变
#### 带复位功能的D触发器
	可以在最开始进行复位（reset）操作
	有一个复位信号rst
	同步复位：只能在clk触发边沿进行复位
	异步复位：只要rst有效就可以复位

![[Pasted image 20250402134938.png|400]]

$\overline{Rst}$ 为低电平，与门输出为0，输出端为0，复位
如果要实现带高电平有效复位信号的触发器，在复位信号处加反相器即可

### 4.2.5  T触发器
	在每一个时钟脉冲的触发边沿到来后都会改变状态

![[Pasted image 20250402140108.png|375]]
![[Pasted image 20250402141830.png|375]]

## 4.3  同步时序逻辑设计
所有状态记忆元件的状态转换，都由统一时钟控制
通常用状态图或状态表的形式进行状态转换逻辑的描述
称为**状态转换图**或**状态转换表**

### 4.3.1  同步时序逻辑设计步骤
#### 1.需求分析
#### 2.状态图/状态表设计
#### 3.状态化简
#### 4.状态编码
	对每个状态赋予一个二进制编码
#### 5.电路设计
#### 6.电路分析

### 4.3.2  状态图/状态表设计

> [!example] “101”
> ![[Pasted image 20250402143940.png|400]]
> 

互斥性
完备性
### 4.3.3  状态化简和状态编码
#### 状态化简
两个状态等价：在状态图/状态表所描述的状态转换逻辑前提下，两个状态在所有输入组合情况下，其输出都相同，次态也相同/对应的次态为等价状态
等价关系有传递性

如4.3.2中的例，一开始完整列出可能是这样的
![[Pasted image 20250402145033.png]]
![[Pasted image 20250402145013.png]]
可以观察到，S1,S3; S3,S4,S6是完全一样的，S5和其他都不一样
于是：
![[Pasted image 20250402145238.png]]
S0,S1是一样的
于是：
![[Pasted image 20250402145309.png]]
得到最终表
#### 状态编码
	对状态图中每个状态赋予唯一的二进制编码，也称状态赋值
假设一个状态机的状态数为N，每个状态的编码位数为M，则必须满足2<sup>M</sup>≥N
M位编码中每一位对应一个状态变量，每个状态变量的次态都是关于输入变量和所有状态变量现态的逻辑函数。

- 准则1：若两个状态的**次态相同**，则其对应编码应尽量相邻（格雷码）
- 准则2：**同一个现态**的各个次态编码应尽量相邻
- 准则3：若两个现态**系统输出相同**，编码应尽量相邻

在4.3.2的例子中
- 准则1：S0和S5相邻
- 准则2：S0和S2相邻，S5和S2相邻
- 准则3：S0和S2相邻
- 1+3：S0，00；S2，01；S5，10
- 2：S0，00；S2，01；S5，11
![[Pasted image 20250402151547.png|292]]

### 4.3.4  电路设计和分析
	确定采用何种状态记忆元件来记录系统的状态信息
	再根据状态机的设计以及状态编码方案，推导状态记忆元件的次态激励逻辑函数，以及系统输出逻辑函数
继续以“101”为例
![[Pasted image 20250402152058.png|292]]
因为编码数位2，所以状态变量有两个，假定分别为Y<sub>1</sub>和Y<sub>0</sub>
由表可知：
- Y<sub>1</sub><sup>*</sup>只有在现态为S2（01），输入X=0时才为1 (010)
- Y<sub>0</sub><sup>*</sup>在4种情况下输出为1(010  001  011  111)
- Z只有在S5（11）且X=1时才输出1 (111)

推导出逻辑表达式如下：(将未用状态的无关编码10引入并化简后)
	${Y}$<sub>1</sub><sup>*</sup>=$\overline{Y_1}$ • ${Y_0}$ • $\overline{X}$
	${Y}$<sub>0</sub><sup>*</sup>=$\overline{Y_1}$ • ${Y_0}$ + ${X}$
	${Z}$=${Y_1}$ • ${Y_0}$• ${X}$

#### 未用状态的分析
有很多没有用上的状态编码
如果处于初加电等特殊情形下，系统会处于状态编码空间中的哪个状态是不确定的。如果采用有预置能力的触发器，可以调回初态，但如果没有预置，特别是未用状态之间形成循环转换的话，无论如何调整外部输入，电路都无法进入工作初态
这种现象称为 **“挂起”**

调整未用状态
- 输出：无效
- 次态：初态或其编码最接近的工作状态

如果所有未用状态都能在有限个外部输入信号激励下，进入正常工作状态循环，且没有误输出的话，称这种电路是具有 **“自启动”** 能力的电路
#### 电路的定时分析
**同步时序逻辑**的状态转换由**时钟**统一控制
实际应用中，应在时序逻辑电路各传输路径上的信号全部稳定后，才能启动下一个状态转换过程
因此，控制电路工作的时钟频率与激励逻辑及输出逻辑的延迟密切相关
![[Pasted image 20250402162233.png|450]]
![[Pasted image 20250402162519.png|400]]
${t_{ffpd}}$：锁存延迟
${t_{outpd}}$：输出逻辑模块G中的传输延迟
${t_{nspd}}$：次态激励逻辑延迟
${t_{setup}}$：建立时间
${t_{hold}}$：保持时间

- 时钟周期${t_{clk}}$ > 触发器锁存延迟${t_{ffpd}}$ + 次态激励延迟${t_{nspd}}$ + 触发器建立时间${t_{setup}}$
- 触发器保持时间${t_{hold}}$ ＜触发器锁存延迟 ${t_{ffpd}}$ + 次态激励延迟${t_{nspd}}$
- 时钟周期${t_{clk}}$ > 输出逻辑延迟${t_{outpd}}$
![[15147be744b54f9e5428755e6ed744d.jpg|400]]

## 4.4  典型时序逻辑部件设计
	计数器、数据暂存器（寄存器）、移位寄存器
### 4.4.1  计数器
	一般从0开始计数，在达到最大计数值时输出一次计数完成（满值）信号，并重新开始
	最大计数值为计数器的模
	根据模的不同：有模8计数器、模16计数器、非2的幂次的模6计数器、模14计数器等
	根据计数方式的不同：加法计数器和减法计数器（正数倒数）
#### 1. 异步行波加法计数器
**行波计数器(ripple counter)**
模16行波加法计数器可由4个T触发器组成，外部时钟信号clk作为计数器的激励信号，连接到最低位对应的T控制端，其他T的时钟控制端连到前一位的$\overline{Q}$端
![[Pasted image 20250403124411.png|200]]
0000--clk--0001--clk--0010--clk--0011---clk--0100……1111--clk--0000
1111时，反转过程会串行地从$Q_0$一直传递到$Q_3$，从而导致了一个较长延迟
由此，行波计数器是一种工作频率比较慢的计数器实现方式
#### 2. 同步并行加法计数器
4个带使能端的T触发器用于记录4个状态变量，每个T在En=1的前提下，在clk上升沿到来后开始进行状态反转
每个T触发器都在统一的时钟信号控制下工作
![[Pasted image 20250403124843.png|300]]
如图，每个触发器的使能端En都是由**CntEn**和**更低位的状态信号**进行相与后得到的信号来控制的
cnten有效情况下
- 每个clk上升沿到达后，$Q_0$都会改变一次
- $Q_1$$Q_2$$Q_3$只有在其所有低位都是1的时候才会反转

当1111时，再来一个时钟脉冲，所有变为0
工作频率高，因为传递延迟只是一个与门
#### 3.异步行波减法计数器
![[Pasted image 20250403125313.png|500]]
clear连接4个D触发器的复位端Rst
最低位的D触发器输入端连接clk
每个触发器的$\overline{Q}$连接自身的数据输入端D
- clear=1时，Q全部变成0
- clk到来后，经过4个锁存延迟，0000--1111，然后开始递减

### 4.4.2  寄存器和寄存器堆
	寄存器是用来暂存信息的逻辑部件，最简单的寄存器直接由若干个触发器组成
	例如，由n个D触发器可构成一个n位寄存器

![[Pasted image 20250409082149.png|475]]
当多个寄存器与总线相连时，为了控制在某一时刻只有一个寄存器的数据被送到总线上，通常需要在寄存器的输出端加上三态门
![[Pasted image 20250409082313.png|400]]
### 4.4.3  移位寄存器
暂存信息的左移或右移
![[Pasted image 20250409082859.png|400]]
桶形移位寄存器：可以根据移位位数控制端的设置对输入数据左移或右移指定的位数

---
# 5  FPGA设计和硬件描述语言
## 5.1  可编程逻辑器件和FPGA设计
	可编程逻辑器件(PLD)
### 5.1.1  可编程逻辑器件
	主要由<与阵列>和<或阵列>构成

![[Pasted image 20250409083203.png|275]]
PLD中常用基本符号表示：
![[Pasted image 20250409083236.png|400]]
符号×表示PLD芯片中的可编程连接开关，可设置为连接或不连接

设计者利用CAD(Computer Aided Design)工具，在计算机上用电路原理图或硬件描述语言描述出电路的功能
这些支持PLD的CAD工具通常被称为电子设计自动化(EDA)工具
#### PROM结构
可编程只读存储器（PROM）是一种 **与阵列固定、或阵列可编程** 的简单PLD
转换成标准与-或表达式
![[Pasted image 20250409084021.png|325]]
#### PLA结构
可编程逻辑阵列（PLA）是一种 **与阵列和或阵列都可编程** 的逻辑阵列
不用转换，只要化简就可以
![[Pasted image 20250409084227.png|275]]
#### PAL结构
可编程阵列逻辑（PAL）是一种 **与阵列可编程，或阵列固定** 的逻辑阵列
![[Pasted image 20250409084334.png|250]]
#### GAL结构
通用阵列逻辑（GAL）是一种可编程的输出结构
电可擦写、可重复编程、可设置加密位
输出端设置了可编程的输出逻辑宏单元（OLMC）
#### CPLD结构
复杂可编程逻辑器件（CPLD）
组成：
- 逻辑阵列块(LAB)\*n
	- 4~20个宏单元(macrocell)，类似PAL的电路模块，是基本结构
		- 可编程逻辑阵列
		- 乘积项选择矩阵
		- 可编程寄存器（D触发器、JK触发器、SR触发器等），可省略
- I/O控制块
- 可编程互连阵列(PIA) 
	- 连接所有宏单元
### 5.1.2  存储器阵列
数字系统中除了有用于数据处理的组合逻辑和时序逻辑电路以外，还需要有储存器来存储在电路中的数据
![[Pasted image 20250409085656.png|450]]
5.6(b)每一行为一个存储单元，存储一个字，阵列的宽度就是数据的位数
每个存储单元都有一个地址，从0开始编号
若地址位数为n，则有2<sup>n</sup>个单元
- 5.6a的容量为 **2<sup>n</sup>字×m位**
- 5.6b，8×4存储器，地址位数为3位，每个数据4位
- 5.6c存储器阵列地址12位，因此共有2<sup>12</sup>=4096个存储单元，每个占8位，因此容量为4KB

存储器阵列中存放的每一位数据对应一个**记忆单元(memory cell)**，也称**存储元**
	随机存取存储器（RAM）
		静态RAM
		动态RAM
	只读存储器（ROM）（事实上也采用随机存取方式
#### 静态RAM
![[Pasted image 20250409090853.png|232]]
$T_1、T_2$触发器
$T_5、T_6$触发器的负载管
$T_3、T_4$门控管

$T_2$导通，$T_1$则截止
此时$A$为高电平，$B$为低电平
假定此时为存“1”状态，反之则为存“0”状态

字选择线$W$加低电平，$T_3$与$T_4$截止，触发器与外界隔离，从而保持原有信息不变

读出时，在两个位线上加高电平，

---
# 6  运算方法和运算部件
## 6.1  基本运算部件
	通常，基本逻辑运算和定点数的加减运算可以通过一个专门的算术逻辑部件（ALU）完成
	ALU的核心部件是加法器
### 6.1.1  串行进位加法器
3.2.3中，全加器（FA）用来将两个本位数和低位进位相加，生成一位本位和一位进位，将n个全加器相连可得n位加法器
![[Pasted image 20250409093109.png|375]]
行波进位加法器（CRA）
### 6.1.2  并行进位加法器
定义两个辅助函数：
- $P_i = X_i + Y_i$：进位传递函数，当X，Y中有一个为1时，若有低位进位输入，则一定被传递到高位（低位进位越过本位直接向高位传递）
- $G_i = X_iY_i$：进位生成函数，X，Y均为1时，不管有无低位进位，本位一定向高位产生进位

对于一个4位加法器，其进位的逻辑表达式如下：
- $C_1 = G_1 + P_1C_0$
- $C_2 = G_2 + P_2G_1 + P_2P_1C_0 = G_2 + P_2C_1$
- $C_3 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1C_0 = G_3 + P_3C_2$
- $C_4 = G_4 + P_4G_3 + P_4P_3G_2 + P_4P_3P_2G_1 + P_4P_3P_2P_1C_0 = G_4 + P_4C_3$

可以看出，$C_i$仅与$X_i、Y_i、C_0$有关，相互间的进位没有依赖关系
只要$X_1-X_4、Y_1-Y_4$和$C_0$同时到达，就可几乎同时形成进位，并同时生成各位的和

实现上述逻辑表达式的电路称为**先行进位部件（carry lookahead unit，CLU）**
通过这种进位方式实现的加法器称为**全先行进位加法器（carry lookahead adder，CLA）**
![[Pasted image 20250409102742.png|325]]
```verilog
module FA_PG(
	input x,y,cin,
	output f,p,g
);
	assign f = x ^ y ^ cin;
	assign p = x | y;
	assign g = x & y;
endmodule

module CLU(
	input [4:1] p, g,
	input c0,
	output [4:1] c
);
	assign c[1] = g[1] | (p[1] & c0);
	assign c[2] = g[2] | (p[2] & g[1]) | (p[2] & p[1] & c0);
	assign c[3] = g[3] | (p[3] & g[2]) | (&{p[3:2],g[1]}) | (&{p[3:1],c0});
	//(&{p[3:2],g[1]})中的&的作用：拼接而成的数据所有位都是1则这一段为1
	assign c[4] = g[4] | (p[4] & g[3]) | (&{p[4:3],g[2]}) | (&{p[4:2],g[1]}) | (&{p[4:1],c0});
endmodule

module CLA(
	input [3:0] x,y,
	input cin,
	output [3:0] f,
	output cout
);
	wire [4:0] c;
	wire [4:1] p,g;
	assign c[0] = cin;
	FA_PG fa0(x[0], y[0], f[0], p[1], g[1]);
	FA_PG fa1(x[1], y[1], f[1], p[2], g[2]);
	FA_PG fa2(x[2], y[2], f[2], p[3], g[3]);
	FA_PG fa3(x[3], y[3], f[3], p[4], g[4]);
	CLU clu(p, g, c[0], c[4:1]);
	assign cout = c[4];
endmodule
```
### 6.1.3  带标志加法器
	n位无符号数加法器只能用于两个n位二进制数相加，不能进行无符号数的减运算，也不能进行带符号整数的加减运算。
	要进行无符号整数的加减运算和带符号整数的加减运算，还需要再无符号数加法器的基础上增加相应的门电路，使得加法器不仅能计算和/差，还能生成相应的标志信息

![[Pasted image 20250409104452.png|475]]
- OF：溢出标志的逻辑表达式为$OF=C_n⊕C_{n-1}$；
- SF：符号标志就是和的符号，即$SF=F_{n-1}$
- ZF：零标志$ZF=1$当且仅当$F=0$；
- CF：进位/借位标志$CF=Cout⊕Cin$，即当$Cin=0$时，CF为进位Cout，$Cin=1$时，CF为Cout取反
```verilog
module CLA_FLAGS(
	input [3:0] a,b,
	input cin,
	output [3:0] f,
	output OF, SF, ZF, CF,
	output cout
);
	//与CLA相同
	wire [4:0] c;
	wire [4:1] p, g;
	assign c[0] = cin;
	FA_PG fa0(x[0], y[0], f[0], p[1], g[1]);
	FA_PG fa1(x[1], y[1], f[1], p[2], g[2]);
	FA_PG fa2(x[2], y[2], f[2], p[3], g[3]);
	FA_PG fa3(x[3], y[3], f[3], p[4], g[4]);
	CLU clu(p, g, c[0], c[4:1]);
	assign cout = c[4];
	
	//生成标志位
	assign OF = c[4] ^ c[3];
	assign SF = f[3];
	assign ZF = ~(|f);
	assign CF = c[4] ^ c[0];
endmodule	
```
### 6.1.4  算术逻辑部件
	ALU是一种能进行多种算术运算与逻辑运算的组合逻辑电路
	核心部件为带标志加法器
	多采用先行进位方式

![[Pasted image 20250409105907.png|500]]
Cin：进位输入端
ALUop：操作控制端，用来决定ALU所执行的处理功能
	例如ALUop选择add运算，ALU就执行加法运算
	例如当位数为3时，ALU最多只有8种操作

```verilog
//一个4位ALU
module ALU(
	input [3:0] a,b,
	input [1:0] aluop,
	input cin,
	output [3:0] f,
	output OF,SF,ZF,CF,
	output cout
);
	wire [3:0] sum;
	CLA_FLAGS(a,b,cin,sum,OF,SF,ZF,CF,cout);
	always @(*) begin
		case(aluop)
			2'b00: f = a & b;
			2'b01: f = a | b;
			2'b10: f = sum;
			default: f = 0;
		endcase
	end
endmodule

//aluop=10的时候才会用到CLA_FLAGS的结果
```
## 6.2  定点数运算
	主要包括：
		无符号数的按位逻辑运算、逻辑移位运算、位扩展和位截断运算、加减乘除运算
		带符号整数的算术移位运算、位扩展和位截断运算、加减乘除运算
	本节内容是加减乘除运算
### 6.2.1  补码加减运算
$[x+y]_补 = [x]_补 + [y]_补$  $(mod 2^n)$
$[x-y]_补 = [x]_补 + [-y]_补$  $(mod 2^n)$
![[Pasted image 20250409111851.png|325]]
控制端Sub：
	sub=1：输入$\overline{Y}$
	sub=0：输入$Y$
	cin=sub

- ZF=1：结果F为0
- SF：F的最高位，对于无符号数无意义
- CF：加法时，CF=1即无符号数加法溢出；减法时，CF=~Cout；对于带符号数无意义
	- $CF=Sub⊕Cout$
- OF：OF=1表示带符号数溢出。对于无符号数无意义

溢出的两种判断方法：
- $Overflow = C_{n-1}⊕C_n$（符号位的进位与最高数值位产生的进位不同）
- $Overflow = X_{n-1}Y_{n-1}\overline{F}_{n-1} + \overline{X}_{n-1}\overline{Y}_{n-1}F_{n-1}$ （两个加数符号位相同，与和的符号位不同）
### \*6.2.2  原码加减运算
1. 比较两个操作数的符号：
	1. 加法：同号求和，异号求差
	2. 减法：异号求和，同号求差
2. 求和：数值位相加，若最高位进位则结果溢出。和的符号位取被加数的符号
3. 求差：被加数（或被减数）数值位加上加数（或减数）数值位的补码
	- 最高数值位产生进位，表示加法结果为正，所得数值位正确。差的符号位取被加数（被减数）的符号
	- 最高数值位没有产生进位，表明加法结果为负，得到数值位的补码形式，因此需要对结果求补，还原为绝对值形式的数值位。差的符号位为被加数（被减数）的符号取反
### \*6.2.3  移码加减运算
### 6.2.4  原码乘法运算
#### 原码一位乘法
符号位与数值位分开计算
1. 确定乘积符号位
2. 计算乘积数值位

### 6.2.5  补码乘法运算
### \*6.2.6  快速乘法器
### 6.2.7  原码除法运算
### 6.2.8  补码除法运算
## \*6.3  浮点数运算
### 6.3.1  浮点数加减运算
### 6.3.2  浮点数乘除运算