{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "testbench": [
        "testbench",
        "iAVhC",
        "module",
        2
    ],
    "LMS": [
        "LMS",
        "aBUVU",
        "module",
        3
    ],
    "Shat": [
        "Shat",
        "ECN8B",
        "module",
        4
    ],
    "W": [
        "W",
        "zp6Wc",
        "module",
        5
    ],
    "mod2": [
        "mod2",
        "mGdt1",
        "module",
        6
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        7
    ]
}