TimeQuest Timing Analyzer report for Lab_07_DataProcessor
Fri Apr 30 17:02:52 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'ram_load'
 14. Slow 1200mV 85C Model Hold: 'ram_load'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'ram_load'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'ram_load'
 33. Slow 1200mV 0C Model Hold: 'ram_load'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'ram_load'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Setup: 'ram_load'
 51. Fast 1200mV 0C Model Hold: 'ram_load'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'ram_load'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Lab_07_DataProcessor                               ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; ram_load   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ram_load } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 150.42 MHz ; 150.42 MHz      ; ram_load   ;      ;
; 209.64 MHz ; 209.64 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk      ; -7.436 ; -28.510         ;
; ram_load ; -5.648 ; -167.173        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; ram_load ; -0.491 ; -3.046         ;
; clk      ; 1.484  ; 0.000          ;
+----------+--------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk      ; -3.000 ; -10.000                       ;
; ram_load ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                           ;
+--------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -7.436 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.297     ; 4.614      ;
; -7.364 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.466     ; 4.373      ;
; -7.270 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.327     ; 4.418      ;
; -7.204 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.300     ; 4.379      ;
; -7.101 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -3.467     ; 4.109      ;
; -7.075 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.185     ; 4.365      ;
; -7.043 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.467     ; 4.051      ;
; -7.007 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -3.328     ; 4.154      ;
; -6.991 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.298     ; 4.168      ;
; -6.949 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.328     ; 4.096      ;
; -6.948 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.149     ; 4.274      ;
; -6.943 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -3.301     ; 4.117      ;
; -6.930 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -3.467     ; 3.938      ;
; -6.883 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.301     ; 4.057      ;
; -6.875 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.189     ; 4.161      ;
; -6.836 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -3.328     ; 3.983      ;
; -6.770 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -3.301     ; 3.944      ;
; -6.732 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -3.298     ; 3.909      ;
; -6.627 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.186     ; 3.916      ;
; -6.583 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.520     ; 4.538      ;
; -6.546 ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.175     ; 3.846      ;
; -6.529 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.323     ; 3.681      ;
; -6.512 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.150     ; 3.837      ;
; -6.451 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.591     ; 4.335      ;
; -6.439 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.322     ; 3.592      ;
; -6.427 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.190     ; 3.712      ;
; -6.409 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.188     ; 3.696      ;
; -6.373 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.608     ; 4.240      ;
; -6.366 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.151     ; 3.690      ;
; -6.343 ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.268     ; 3.550      ;
; -6.326 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.300     ; 3.501      ;
; -6.319 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.187     ; 3.607      ;
; -6.307 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.389     ; 4.393      ;
; -6.280 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.277     ; 4.478      ;
; -6.265 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.403     ; 4.337      ;
; -6.254 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.277     ; 4.452      ;
; -6.253 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -3.150     ; 3.578      ;
; -6.249 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.536     ; 4.188      ;
; -6.244 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.299     ; 3.420      ;
; -6.195 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -3.186     ; 3.484      ;
; -6.159 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.535     ; 4.099      ;
; -6.135 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.521     ; 4.089      ;
; -6.112 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.609     ; 3.978      ;
; -6.110 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -3.152     ; 3.433      ;
; -6.052 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.609     ; 3.918      ;
; -6.045 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.152     ; 3.368      ;
; -6.006 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.592     ; 3.889      ;
; -6.000 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -3.190     ; 3.285      ;
; -5.988 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.278     ; 4.185      ;
; -5.973 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.404     ; 4.044      ;
; -5.959 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.278     ; 4.156      ;
; -5.944 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.404     ; 4.015      ;
; -5.939 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.609     ; 3.805      ;
; -5.932 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -3.152     ; 3.255      ;
; -5.885 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.148     ; 3.212      ;
; -5.871 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.390     ; 3.956      ;
; -5.859 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.464     ; 3.870      ;
; -5.846 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.278     ; 4.043      ;
; -5.831 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.404     ; 3.902      ;
; -5.812 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.147     ; 3.140      ;
; -5.806 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.278     ; 4.003      ;
; -5.777 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.463     ; 3.789      ;
; -5.775 ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.633     ; 3.617      ;
; -5.771 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.279     ; 3.967      ;
; -5.770 ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.162     ; 3.083      ;
; -5.747 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.592     ; 3.630      ;
; -5.743 ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.152     ; 3.066      ;
; -5.734 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.401     ; 3.808      ;
; -5.708 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.521     ; 3.662      ;
; -5.681 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.278     ; 3.878      ;
; -5.612 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.390     ; 3.697      ;
; -5.499 ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.254     ; 3.720      ;
; -5.478 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.402     ; 3.551      ;
; -5.413 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.402     ; 3.486      ;
; -5.374 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.278     ; 3.571      ;
; -5.300 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.402     ; 3.373      ;
; -5.110 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.399     ; 3.186      ;
; -5.057 ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.396     ; 3.136      ;
; -5.037 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.398     ; 3.114      ;
; -4.434 ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.369     ; 2.540      ;
; -3.770 ; mar[1]                              ; ac[2]   ; clk          ; clk         ; 1.000        ; 0.312      ; 5.077      ;
; -3.470 ; mar[0]                              ; ac[2]   ; clk          ; clk         ; 1.000        ; 0.312      ; 4.777      ;
; -3.334 ; mar[1]                              ; ac[3]   ; clk          ; clk         ; 1.000        ; 0.311      ; 4.640      ;
; -3.075 ; mar[1]                              ; ac[1]   ; clk          ; clk         ; 1.000        ; 0.311      ; 4.381      ;
; -3.045 ; mar[1]                              ; ac[0]   ; clk          ; clk         ; 1.000        ; 0.311      ; 4.351      ;
; -3.043 ; mar[0]                              ; ac[0]   ; clk          ; clk         ; 1.000        ; 0.311      ; 4.349      ;
; -3.037 ; mar[0]                              ; ac[3]   ; clk          ; clk         ; 1.000        ; 0.311      ; 4.343      ;
; -2.872 ; mar[0]                              ; ac[1]   ; clk          ; clk         ; 1.000        ; 0.311      ; 4.178      ;
; -2.812 ; mar[2]                              ; ac[2]   ; clk          ; clk         ; 1.000        ; 0.354      ; 4.161      ;
; -2.532 ; mar[2]                              ; ac[0]   ; clk          ; clk         ; 1.000        ; 0.353      ; 3.880      ;
; -2.491 ; mar[2]                              ; ac[3]   ; clk          ; clk         ; 1.000        ; 0.353      ; 3.839      ;
; -2.378 ; mar[2]                              ; ac[1]   ; clk          ; clk         ; 1.000        ; 0.353      ; 3.726      ;
; -2.140 ; ac[2]                               ; ac[3]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.070      ;
; -2.033 ; ac[2]                               ; ac[2]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.964      ;
; -1.979 ; ac[0]                               ; ac[2]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.910      ;
; -1.873 ; ac[1]                               ; ac[2]   ; clk          ; clk         ; 1.000        ; -0.064     ; 2.804      ;
; -1.763 ; ac[3]                               ; ac[3]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.693      ;
; -1.689 ; ac[1]                               ; ac[1]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.619      ;
; -1.687 ; ac[0]                               ; ac[0]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.617      ;
; -1.658 ; ac[0]                               ; ac[3]   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.588      ;
+--------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ram_load'                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.648 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.367     ; 4.398      ;
; -5.596 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.198     ; 4.515      ;
; -5.554 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.228     ; 4.443      ;
; -5.551 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -1.173     ; 4.494      ;
; -5.532 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -1.343     ; 4.281      ;
; -5.510 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ram_load     ; ram_load    ; 1.000        ; -1.343     ; 4.262      ;
; -5.488 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.201     ; 4.404      ;
; -5.479 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -1.342     ; 4.253      ;
; -5.438 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -1.204     ; 4.326      ;
; -5.416 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ram_load     ; ram_load    ; 1.000        ; -1.204     ; 4.307      ;
; -5.404 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -1.256     ; 4.382      ;
; -5.385 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -1.203     ; 4.298      ;
; -5.375 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -1.060     ; 4.544      ;
; -5.373 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -1.222     ; 4.374      ;
; -5.372 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -1.177     ; 4.287      ;
; -5.362 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -1.237     ; 4.353      ;
; -5.352 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -1.087     ; 4.499      ;
; -5.352 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ram_load     ; ram_load    ; 1.000        ; -1.177     ; 4.270      ;
; -5.349 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -1.023     ; 4.447      ;
; -5.319 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -1.176     ; 4.259      ;
; -5.313 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -1.174     ; 4.231      ;
; -5.310 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -1.117     ; 4.427      ;
; -5.303 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.505     ; 5.016      ;
; -5.301 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -1.231     ; 4.292      ;
; -5.300 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.994     ; 4.530      ;
; -5.297 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -1.229     ; 4.297      ;
; -5.297 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -1.109     ; 4.299      ;
; -5.279 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -1.083     ; 4.419      ;
; -5.268 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -1.098     ; 4.398      ;
; -5.261 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.336     ; 5.040      ;
; -5.255 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.884     ; 4.492      ;
; -5.254 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.926     ; 4.444      ;
; -5.251 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.336     ; 5.133      ;
; -5.249 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -1.062     ; 4.409      ;
; -5.244 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -1.090     ; 4.388      ;
; -5.239 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -1.225     ; 4.077      ;
; -5.235 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.301     ; 5.151      ;
; -5.233 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.086     ; 4.264      ;
; -5.228 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -1.163     ; 4.289      ;
; -5.228 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.506     ; 4.951      ;
; -5.215 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -1.056     ; 4.382      ;
; -5.209 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.504     ; 4.924      ;
; -5.209 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.366     ; 5.061      ;
; -5.207 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.340     ; 5.099      ;
; -5.207 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -1.039     ; 4.284      ;
; -5.207 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -1.092     ; 4.337      ;
; -5.203 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -1.090     ; 4.342      ;
; -5.203 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.970     ; 4.344      ;
; -5.202 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -1.071     ; 4.359      ;
; -5.191 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.857     ; 4.455      ;
; -5.190 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -1.061     ; 4.245      ;
; -5.184 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.363     ; 5.097      ;
; -5.181 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -1.095     ; 4.202      ;
; -5.171 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ram_load     ; ram_load    ; 1.000        ; -0.361     ; 5.087      ;
; -5.152 ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.075     ; 4.194      ;
; -5.149 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -1.068     ; 4.309      ;
; -5.145 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -1.086     ; 4.122      ;
; -5.143 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.339     ; 5.022      ;
; -5.141 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -1.065     ; 4.298      ;
; -5.137 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.943     ; 4.305      ;
; -5.137 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -1.063     ; 4.303      ;
; -5.135 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.509     ; 4.858      ;
; -5.134 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -1.024     ; 4.334      ;
; -5.134 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.367     ; 4.996      ;
; -5.134 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.223     ; 4.028      ;
; -5.122 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.482     ; 5.026      ;
; -5.122 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ram_load     ; ram_load    ; 1.000        ; -0.472     ; 5.041      ;
; -5.117 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.050     ; 4.184      ;
; -5.115 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.365     ; 4.969      ;
; -5.113 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.900     ; 4.329      ;
; -5.103 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.170     ; 5.048      ;
; -5.094 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.940     ; 4.265      ;
; -5.090 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.224     ; 5.142      ;
; -5.087 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.956     ; 4.247      ;
; -5.081 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -1.059     ; 4.085      ;
; -5.077 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ram_load     ; ram_load    ; 1.000        ; -0.222     ; 5.132      ;
; -5.070 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.313     ; 5.143      ;
; -5.069 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.331     ; 4.955      ;
; -5.068 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.340     ; 4.957      ;
; -5.068 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.997     ; 4.295      ;
; -5.063 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -1.025     ; 4.154      ;
; -5.051 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.338     ; 4.932      ;
; -5.051 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.392     ; 5.057      ;
; -5.047 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.873     ; 4.290      ;
; -5.041 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.370     ; 4.903      ;
; -5.040 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -1.000     ; 4.157      ;
; -5.033 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.090     ; 4.060      ;
; -5.030 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.337     ; 4.922      ;
; -5.024 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ram_load     ; ram_load    ; 1.000        ; -0.171     ; 5.254      ;
; -5.021 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.929     ; 4.208      ;
; -5.020 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.050     ; 5.085      ;
; -5.016 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.323     ; 4.910      ;
; -5.014 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.088     ; 4.043      ;
; -5.014 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.948     ; 4.295      ;
; -5.003 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.304     ; 4.916      ;
; -4.990 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -1.065     ; 4.041      ;
; -4.989 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.870     ; 4.235      ;
; -4.988 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.831     ; 4.274      ;
; -4.988 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.975     ; 4.247      ;
; -4.975 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.343     ; 4.864      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ram_load'                                                                                         ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.491 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 3.299      ; 2.348      ;
; -0.469 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 3.322      ; 2.393      ;
; -0.381 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 3.147      ; 2.306      ;
; -0.375 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 3.187      ; 2.352      ;
; -0.370 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 2.535      ; 1.705      ;
; -0.232 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.463      ; 1.771      ;
; -0.166 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 3.467      ; 2.841      ;
; -0.138 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.398      ; 1.800      ;
; -0.112 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 3.190      ; 2.618      ;
; -0.092 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.592      ; 2.040      ;
; -0.073 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 3.298      ; 2.765      ;
; -0.069 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.278      ; 1.749      ;
; -0.065 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.633      ; 2.108      ;
; -0.010 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.162      ; 2.692      ;
; -0.003 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 3.150      ; 2.687      ;
; 0.005  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.521      ; 2.066      ;
; 0.030  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.633      ; 2.203      ;
; 0.031  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 3.186      ; 2.757      ;
; 0.080  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 3.300      ; 2.920      ;
; 0.080  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 3.615      ; 3.235      ;
; 0.085  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.162      ; 2.787      ;
; 0.102  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 3.323      ; 2.965      ;
; 0.103  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 3.017      ; 2.660      ;
; 0.110  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.268      ; 2.918      ;
; 0.111  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 3.723      ; 3.374      ;
; 0.138  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 3.328      ; 3.006      ;
; 0.162  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 3.190      ; 2.892      ;
; 0.167  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.633      ; 2.340      ;
; 0.172  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; clk          ; ram_load    ; -0.500       ; 2.402      ; 2.114      ;
; 0.175  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 3.300      ; 3.015      ;
; 0.181  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 3.575      ; 3.296      ;
; 0.182  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 2.390      ; 2.112      ;
; 0.182  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.592      ; 2.314      ;
; 0.189  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.946      ; 2.675      ;
; 0.190  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 3.148      ; 2.878      ;
; 0.196  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 3.188      ; 2.924      ;
; 0.197  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 3.323      ; 3.060      ;
; 0.201  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 2.536      ; 2.277      ;
; 0.201  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 3.298      ; 3.039      ;
; 0.205  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.268      ; 3.013      ;
; 0.206  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 3.175      ; 2.921      ;
; 0.216  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 3.301      ; 3.057      ;
; 0.218  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.278      ; 2.036      ;
; 0.220  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 3.611      ; 3.371      ;
; 0.222  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.162      ; 2.924      ;
; 0.236  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 3.152      ; 2.928      ;
; 0.262  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; clk          ; ram_load    ; -0.500       ; 3.152      ; 2.954      ;
; 0.271  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 3.150      ; 2.961      ;
; 0.279  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.521      ; 2.340      ;
; 0.285  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 3.148      ; 2.973      ;
; 0.291  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.396      ; 2.227      ;
; 0.291  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 3.188      ; 3.019      ;
; 0.296  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 2.536      ; 2.372      ;
; 0.301  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 3.175      ; 3.016      ;
; 0.305  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 3.186      ; 3.031      ;
; 0.331  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 3.152      ; 3.023      ;
; 0.339  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.464      ; 2.343      ;
; 0.342  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.268      ; 3.150      ;
; 0.363  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 3.892      ; 3.795      ;
; 0.363  ; mar[0]    ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 3.852      ; 3.755      ;
; 0.371  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; clk          ; ram_load    ; -0.500       ; 2.609      ; 2.520      ;
; 0.371  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 2.815      ; 2.726      ;
; 0.378  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.369      ; 2.287      ;
; 0.386  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.396      ; 2.322      ;
; 0.414  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.703      ; 2.657      ;
; 0.428  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 3.058      ; 3.026      ;
; 0.433  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.399      ; 2.372      ;
; 0.434  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.464      ; 2.438      ;
; 0.438  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 3.175      ; 3.153      ;
; 0.445  ; mar[1]    ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 3.852      ; 3.837      ;
; 0.456  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 2.390      ; 2.386      ;
; 0.468  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 3.152      ; 3.160      ;
; 0.473  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.369      ; 2.382      ;
; 0.483  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.587      ; 3.610      ;
; 0.492  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; clk          ; ram_load    ; -0.500       ; 2.404      ; 2.436      ;
; 0.492  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.278      ; 2.310      ;
; 0.502  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.279      ; 2.321      ;
; 0.507  ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.632      ; 2.679      ;
; 0.512  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 3.725      ; 3.777      ;
; 0.516  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; clk          ; ram_load    ; -0.500       ; 2.278      ; 2.334      ;
; 0.523  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.396      ; 2.459      ;
; 0.528  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.399      ; 2.467      ;
; 0.534  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 3.748      ; 3.822      ;
; 0.547  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.254      ; 2.341      ;
; 0.562  ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.161      ; 3.263      ;
; 0.597  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.279      ; 2.416      ;
; 0.603  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.693      ; 3.836      ;
; 0.610  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.369      ; 2.519      ;
; 0.622  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 3.573      ; 3.735      ;
; 0.628  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 3.613      ; 3.781      ;
; 0.633  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 2.961      ; 3.134      ;
; 0.642  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.254      ; 2.436      ;
; 0.667  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 3.753      ; 3.960      ;
; 0.672  ; mar[0]    ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 3.713      ; 3.925      ;
; 0.682  ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.267      ; 3.489      ;
; 0.699  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 3.600      ; 3.839      ;
; 0.701  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; clk          ; ram_load    ; -0.500       ; 2.827      ; 3.068      ;
; 0.703  ; mar[1]    ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 3.018      ; 3.261      ;
; 0.706  ; mar[0]    ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; clk          ; ram_load    ; -0.500       ; 2.787      ; 3.033      ;
; 0.727  ; mar[1]    ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 3.685      ; 3.952      ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                           ;
+-------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; 1.484 ; ac[1]                               ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.706      ;
; 1.619 ; ac[2]                               ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.840      ;
; 1.642 ; mar[2]                              ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.315      ;
; 1.758 ; ac[0]                               ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.980      ;
; 1.772 ; ac[1]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.994      ;
; 1.867 ; ac[0]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.089      ;
; 1.939 ; ac[0]                               ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.161      ;
; 2.004 ; ac[3]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.226      ;
; 2.190 ; ac[1]                               ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.412      ;
; 2.239 ; mar[2]                              ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.516      ; 2.912      ;
; 2.285 ; ac[0]                               ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.507      ;
; 2.344 ; ac[2]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.064      ; 2.565      ;
; 2.442 ; mar[2]                              ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.516      ; 3.115      ;
; 2.442 ; mar[0]                              ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.476      ; 3.075      ;
; 2.512 ; mar[1]                              ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.476      ; 3.145      ;
; 2.524 ; mar[1]                              ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.476      ; 3.157      ;
; 2.596 ; mar[2]                              ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.516      ; 3.269      ;
; 2.683 ; mar[1]                              ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.476      ; 3.316      ;
; 2.695 ; mar[0]                              ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.476      ; 3.328      ;
; 2.709 ; mar[0]                              ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.476      ; 3.342      ;
; 2.811 ; mar[1]                              ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.476      ; 3.444      ;
; 2.905 ; mar[0]                              ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.476      ; 3.538      ;
; 4.500 ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.120     ; 2.077      ;
; 4.949 ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.145     ; 2.501      ;
; 5.098 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.147     ; 2.648      ;
; 5.179 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.147     ; 2.729      ;
; 5.297 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.151     ; 2.843      ;
; 5.406 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.151     ; 2.952      ;
; 5.415 ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.009     ; 3.103      ;
; 5.483 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.151     ; 3.029      ;
; 5.490 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.033     ; 3.154      ;
; 5.507 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.033     ; 3.171      ;
; 5.511 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.154     ; 3.054      ;
; 5.534 ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.376     ; 2.855      ;
; 5.607 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.139     ; 3.165      ;
; 5.688 ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.871     ; 2.514      ;
; 5.730 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.034     ; 3.393      ;
; 5.740 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.337     ; 3.100      ;
; 5.776 ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.881     ; 2.592      ;
; 5.786 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.151     ; 3.332      ;
; 5.805 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.033     ; 3.469      ;
; 5.809 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.154     ; 3.352      ;
; 5.810 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.034     ; 3.473      ;
; 5.825 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.213     ; 3.309      ;
; 5.834 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.267     ; 3.264      ;
; 5.848 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.033     ; 3.512      ;
; 5.853 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.867     ; 2.683      ;
; 5.860 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.353     ; 3.204      ;
; 5.895 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.139     ; 3.453      ;
; 5.905 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.872     ; 2.730      ;
; 5.906 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.213     ; 3.390      ;
; 5.914 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.033     ; 3.578      ;
; 5.918 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.154     ; 3.461      ;
; 5.934 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.867     ; 2.764      ;
; 5.969 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.353     ; 3.313      ;
; 6.014 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.872     ; 2.839      ;
; 6.028 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.337     ; 3.388      ;
; 6.046 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.353     ; 3.390      ;
; 6.091 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.872     ; 2.916      ;
; 6.091 ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.984     ; 2.804      ;
; 6.109 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.908     ; 2.898      ;
; 6.185 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.281     ; 3.601      ;
; 6.187 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.267     ; 3.617      ;
; 6.243 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.033     ; 3.907      ;
; 6.247 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.870     ; 3.074      ;
; 6.249 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.904     ; 3.042      ;
; 6.252 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -3.014     ; 2.935      ;
; 6.263 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.281     ; 3.679      ;
; 6.292 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.033     ; 3.956      ;
; 6.294 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.139     ; 3.852      ;
; 6.296 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.154     ; 3.839      ;
; 6.297 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.906     ; 3.088      ;
; 6.333 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -3.014     ; 3.016      ;
; 6.349 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.353     ; 3.693      ;
; 6.375 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.906     ; 3.166      ;
; 6.394 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.872     ; 3.219      ;
; 6.398 ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.894     ; 3.201      ;
; 6.427 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.337     ; 3.787      ;
; 6.434 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -3.040     ; 3.091      ;
; 6.457 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.908     ; 3.246      ;
; 6.470 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -3.036     ; 3.131      ;
; 6.511 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -3.147     ; 3.061      ;
; 6.535 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.870     ; 3.362      ;
; 6.550 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -3.036     ; 3.211      ;
; 6.587 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.267     ; 4.017      ;
; 6.607 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.904     ; 3.400      ;
; 6.695 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -3.013     ; 3.379      ;
; 6.711 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -3.040     ; 3.368      ;
; 6.722 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -3.015     ; 3.404      ;
; 6.788 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -3.147     ; 3.338      ;
; 6.820 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -3.040     ; 3.477      ;
; 6.831 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -3.015     ; 3.513      ;
; 6.858 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.908     ; 3.647      ;
; 6.897 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -3.147     ; 3.447      ;
; 6.908 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -3.015     ; 3.590      ;
; 6.934 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.870     ; 3.761      ;
; 6.983 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -3.013     ; 3.667      ;
; 7.002 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.904     ; 3.795      ;
; 7.211 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -3.015     ; 3.893      ;
; 7.219 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -3.040     ; 3.876      ;
+-------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mar[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mar[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mar[2]                    ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mar[2]                    ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mar[0]                    ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mar[1]                    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[0]                     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[1]                     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[2]                     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[3]                     ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mar[2]|clk                ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mar[0]|clk                ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mar[1]|clk                ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[0]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[1]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[2]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[3]|clk                 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[0]                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[1]                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[2]                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[3]                     ;
; 0.439  ; 0.655        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mar[0]                    ;
; 0.439  ; 0.655        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mar[1]                    ;
; 0.442  ; 0.658        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mar[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[0]|clk                 ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[1]|clk                 ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[2]|clk                 ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[3]|clk                 ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mar[0]|clk                ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mar[1]|clk                ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mar[2]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ram_load'                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                            ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|inclk[0]      ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|outclk        ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o                    ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][3]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][0]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][1]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][2]|datad           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|inclk[0]      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|outclk        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|inclk[0]      ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|outclk        ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][3] ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][0] ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][1] ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][2] ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][0] ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][0]|datac           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][2]|datac           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][0]|datac           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][2]|datac           ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][2] ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][0] ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][2] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][1]|datac           ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|inclk[0]      ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|outclk        ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][1] ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][1]|datad           ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][3]|datad           ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][3]|datac           ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][3] ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][0] ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|inclk[0]      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|outclk        ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|combout              ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][0]|dataa           ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][1] ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][3] ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|inclk[0]      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|outclk        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][1]|datad           ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][2]|datad           ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|combout              ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][0] ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|combout              ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][0]|datac           ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][1] ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][3] ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][3]|datad           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][1]|datac           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][3]|datac           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|inclk[0]      ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|outclk        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][2]|datad           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|combout              ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|datad                ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|dataa                ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][1] ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][2] ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|dataa                ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|dataa                ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|dataa                ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|combout              ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|datac                ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|datac                ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][0]|datad           ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][2]|datad           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|combout              ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][1]|datad           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][3]|datad           ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][3] ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|datab                ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][1] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][1]|datac           ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][2] ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][2]|datac           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][0]|datad           ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][2] ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][3]|datad           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|inclk[0]      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|outclk        ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|combout              ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|combout              ;
; 0.422  ; 0.422        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][0] ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][2] ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][1] ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][3] ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][0] ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][1] ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][2] ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][0]|datac           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][1]|datac           ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][2]|datac           ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][0] ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][3] ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][3] ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][3]|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram_load ; Rise       ; ram_load~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|i                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clk        ; 3.341 ; 3.778 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; 5.615 ; 6.095 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; 5.615 ; 6.095 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; 5.139 ; 5.667 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; 4.856 ; 5.343 ; Rise       ; clk             ;
; input[*]    ; clk        ; 2.790 ; 3.286 ; Rise       ; clk             ;
;  input[0]   ; clk        ; 2.325 ; 2.818 ; Rise       ; clk             ;
;  input[1]   ; clk        ; 2.284 ; 2.772 ; Rise       ; clk             ;
;  input[2]   ; clk        ; 2.790 ; 3.286 ; Rise       ; clk             ;
;  input[3]   ; clk        ; 2.739 ; 3.251 ; Rise       ; clk             ;
; input_sel   ; clk        ; 2.809 ; 3.301 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; 2.811 ; 3.296 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; 0.715 ; 0.827 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; 2.811 ; 3.296 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; 2.519 ; 2.931 ; Rise       ; clk             ;
; mar_load    ; clk        ; 3.141 ; 3.600 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 4.298 ; 4.775 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 4.298 ; 4.775 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 3.774 ; 4.302 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 3.491 ; 3.978 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clk        ; -2.618 ; -3.056 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; -2.635 ; -3.076 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; -2.785 ; -3.230 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; -2.692 ; -3.168 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; -2.635 ; -3.076 ; Rise       ; clk             ;
; input[*]    ; clk        ; -1.872 ; -2.336 ; Rise       ; clk             ;
;  input[0]   ; clk        ; -1.911 ; -2.380 ; Rise       ; clk             ;
;  input[1]   ; clk        ; -1.872 ; -2.336 ; Rise       ; clk             ;
;  input[2]   ; clk        ; -2.371 ; -2.853 ; Rise       ; clk             ;
;  input[3]   ; clk        ; -2.261 ; -2.739 ; Rise       ; clk             ;
; input_sel   ; clk        ; -2.220 ; -2.673 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; -0.415 ; -0.530 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; -0.415 ; -0.530 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; -2.420 ; -2.892 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; -2.143 ; -2.545 ; Rise       ; clk             ;
; mar_load    ; clk        ; -2.773 ; -3.214 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; -0.364 ; -0.807 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; -0.516 ; -0.961 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; -0.423 ; -0.883 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; -0.364 ; -0.807 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clk        ; 10.514 ; 10.547 ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 10.078 ; 10.041 ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 10.514 ; 10.547 ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 10.400 ; 10.327 ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 10.120 ; 10.047 ; Rise       ; clk             ;
; mar_out[*]   ; clk        ; 6.276  ; 6.207  ; Rise       ; clk             ;
;  mar_out[0]  ; clk        ; 5.764  ; 5.699  ; Rise       ; clk             ;
;  mar_out[1]  ; clk        ; 5.834  ; 5.766  ; Rise       ; clk             ;
;  mar_out[2]  ; clk        ; 6.276  ; 6.207  ; Rise       ; clk             ;
; mux_out[*]   ; clk        ; 11.999 ; 11.963 ; Rise       ; clk             ;
;  mux_out[0]  ; clk        ; 11.019 ; 11.040 ; Rise       ; clk             ;
;  mux_out[1]  ; clk        ; 10.622 ; 10.647 ; Rise       ; clk             ;
;  mux_out[2]  ; clk        ; 10.526 ; 10.408 ; Rise       ; clk             ;
;  mux_out[3]  ; clk        ; 11.999 ; 11.963 ; Rise       ; clk             ;
; output[*]    ; clk        ; 7.228  ; 7.256  ; Rise       ; clk             ;
;  output[0]   ; clk        ; 7.228  ; 7.256  ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.816  ; 6.734  ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.406  ; 6.367  ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.242  ; 6.233  ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 13.945 ; 13.882 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 13.616 ; 13.577 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 13.945 ; 13.882 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 13.546 ; 13.473 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 13.309 ; 13.236 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 9.439  ; 9.317  ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 9.439  ; 9.317  ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 8.992  ; 8.884  ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 9.401  ; 9.315  ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 9.028  ; 8.941  ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 9.159  ; 9.090  ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 8.443  ; 8.315  ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 9.159  ; 9.090  ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 8.558  ; 8.445  ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 8.110  ; 7.989  ; Fall       ; ram_load        ;
; mux_out[*]   ; ram_load   ; 15.188 ; 15.152 ; Fall       ; ram_load        ;
;  mux_out[0]  ; ram_load   ; 14.557 ; 14.576 ; Fall       ; ram_load        ;
;  mux_out[1]  ; ram_load   ; 14.053 ; 13.982 ; Fall       ; ram_load        ;
;  mux_out[2]  ; ram_load   ; 13.672 ; 13.554 ; Fall       ; ram_load        ;
;  mux_out[3]  ; ram_load   ; 15.188 ; 15.152 ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clk        ; 7.404  ; 7.345  ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 8.123  ; 8.084  ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 8.155  ; 8.101  ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 7.404  ; 7.345  ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 7.691  ; 7.625  ; Rise       ; clk             ;
; mar_out[*]   ; clk        ; 5.579  ; 5.512  ; Rise       ; clk             ;
;  mar_out[0]  ; clk        ; 5.579  ; 5.512  ; Rise       ; clk             ;
;  mar_out[1]  ; clk        ; 5.649  ; 5.580  ; Rise       ; clk             ;
;  mar_out[2]  ; clk        ; 6.074  ; 6.004  ; Rise       ; clk             ;
; mux_out[*]   ; clk        ; 7.518  ; 7.413  ; Rise       ; clk             ;
;  mux_out[0]  ; clk        ; 9.054  ; 9.070  ; Rise       ; clk             ;
;  mux_out[1]  ; clk        ; 8.225  ; 8.160  ; Rise       ; clk             ;
;  mux_out[2]  ; clk        ; 7.518  ; 7.413  ; Rise       ; clk             ;
;  mux_out[3]  ; clk        ; 9.530  ; 9.499  ; Rise       ; clk             ;
; output[*]    ; clk        ; 6.036  ; 6.023  ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.988  ; 7.011  ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.587  ; 6.505  ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.195  ; 6.154  ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.036  ; 6.023  ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 9.985  ; 9.937  ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 11.233 ; 11.180 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 11.534 ; 11.480 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 10.530 ; 10.471 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 9.985  ; 9.937  ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 8.692  ; 8.585  ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 9.094  ; 8.974  ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 8.692  ; 8.585  ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 9.089  ; 9.003  ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 8.727  ; 8.640  ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 7.850  ; 7.730  ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 8.169  ; 8.043  ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 8.887  ; 8.819  ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 8.277  ; 8.164  ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 7.850  ; 7.730  ; Fall       ; ram_load        ;
; mux_out[*]   ; ram_load   ; 10.644 ; 10.539 ; Fall       ; ram_load        ;
;  mux_out[0]  ; ram_load   ; 12.164 ; 12.166 ; Fall       ; ram_load        ;
;  mux_out[1]  ; ram_load   ; 11.604 ; 11.539 ; Fall       ; ram_load        ;
;  mux_out[2]  ; ram_load   ; 10.644 ; 10.539 ; Fall       ; ram_load        ;
;  mux_out[3]  ; ram_load   ; 11.824 ; 11.811 ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 10.957 ; 10.922 ; 11.466 ; 11.385 ;
; alu_sel[0] ; data_chk[1] ; 11.286 ; 11.223 ; 11.795 ; 11.732 ;
; alu_sel[0] ; data_chk[2] ; 11.265 ; 11.192 ; 11.745 ; 11.672 ;
; alu_sel[0] ; data_chk[3] ; 10.979 ; 10.906 ; 11.456 ; 11.383 ;
; alu_sel[0] ; mux_out[0]  ; 11.898 ; 11.921 ; 12.407 ; 12.384 ;
; alu_sel[0] ; mux_out[1]  ; 11.394 ; 11.323 ; 11.903 ; 11.832 ;
; alu_sel[0] ; mux_out[2]  ; 11.391 ; 11.273 ; 11.871 ; 11.753 ;
; alu_sel[0] ; mux_out[3]  ; 12.858 ; 12.822 ; 13.335 ; 13.299 ;
; alu_sel[1] ; data_chk[0] ; 10.655 ; 10.623 ; 11.177 ; 11.151 ;
; alu_sel[1] ; data_chk[1] ; 10.896 ; 10.833 ; 11.419 ; 11.356 ;
; alu_sel[1] ; data_chk[2] ; 10.740 ; 10.716 ; 11.248 ; 11.244 ;
; alu_sel[1] ; data_chk[3] ; 10.145 ; 10.071 ; 10.668 ; 10.594 ;
; alu_sel[1] ; mux_out[0]  ; 11.596 ; 11.622 ; 12.118 ; 12.150 ;
; alu_sel[1] ; mux_out[1]  ; 11.004 ; 10.933 ; 11.527 ; 11.456 ;
; alu_sel[1] ; mux_out[2]  ; 10.866 ; 10.797 ; 11.374 ; 11.325 ;
; alu_sel[1] ; mux_out[3]  ; 12.024 ; 11.987 ; 12.547 ; 12.510 ;
; alu_sel[2] ; data_chk[0] ; 10.372 ; 10.340 ; 10.853 ; 10.827 ;
; alu_sel[2] ; data_chk[1] ; 10.613 ; 10.550 ; 11.095 ; 11.032 ;
; alu_sel[2] ; data_chk[2] ; 10.457 ; 10.433 ; 10.924 ; 10.920 ;
; alu_sel[2] ; data_chk[3] ; 9.862  ; 9.788  ; 10.344 ; 10.270 ;
; alu_sel[2] ; mux_out[0]  ; 11.313 ; 11.339 ; 11.794 ; 11.826 ;
; alu_sel[2] ; mux_out[1]  ; 10.721 ; 10.650 ; 11.203 ; 11.132 ;
; alu_sel[2] ; mux_out[2]  ; 10.583 ; 10.514 ; 11.050 ; 11.001 ;
; alu_sel[2] ; mux_out[3]  ; 11.741 ; 11.704 ; 12.223 ; 12.186 ;
; input[0]   ; mux_out[0]  ; 9.350  ;        ;        ; 9.833  ;
; input[1]   ; mux_out[1]  ; 8.948  ;        ;        ; 9.364  ;
; input[2]   ; mux_out[2]  ; 8.595  ;        ;        ; 8.944  ;
; input[3]   ; mux_out[3]  ; 10.427 ;        ;        ; 10.900 ;
; input_sel  ; mux_out[0]  ; 9.697  ; 9.687  ; 10.174 ; 10.187 ;
; input_sel  ; mux_out[1]  ; 9.334  ; 9.262  ; 9.811  ; 9.762  ;
; input_sel  ; mux_out[2]  ; 8.606  ; 8.467  ; 9.075  ; 8.959  ;
; input_sel  ; mux_out[3]  ; 10.361 ; 10.305 ; 10.800 ; 10.847 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 9.478  ; 9.498  ; 9.997  ; 9.887  ;
; alu_sel[0] ; data_chk[1] ; 9.653  ; 9.589  ; 10.110 ; 10.110 ;
; alu_sel[0] ; data_chk[2] ; 9.032  ; 9.076  ; 9.553  ; 9.453  ;
; alu_sel[0] ; data_chk[3] ; 8.730  ; 8.680  ; 9.175  ; 9.155  ;
; alu_sel[0] ; mux_out[0]  ; 10.409 ; 10.484 ; 10.928 ; 10.873 ;
; alu_sel[0] ; mux_out[1]  ; 9.723  ; 9.648  ; 10.180 ; 10.169 ;
; alu_sel[0] ; mux_out[2]  ; 9.146  ; 9.144  ; 9.667  ; 9.521  ;
; alu_sel[0] ; mux_out[3]  ; 10.569 ; 10.554 ; 11.014 ; 11.029 ;
; alu_sel[1] ; data_chk[0] ; 9.185  ; 9.130  ; 9.632  ; 9.608  ;
; alu_sel[1] ; data_chk[1] ; 9.600  ; 9.600  ; 10.057 ; 9.993  ;
; alu_sel[1] ; data_chk[2] ; 9.251  ; 9.216  ; 9.698  ; 9.694  ;
; alu_sel[1] ; data_chk[3] ; 8.637  ; 8.620  ; 9.131  ; 9.047  ;
; alu_sel[1] ; mux_out[0]  ; 10.116 ; 10.116 ; 10.563 ; 10.594 ;
; alu_sel[1] ; mux_out[1]  ; 9.670  ; 9.659  ; 10.127 ; 10.052 ;
; alu_sel[1] ; mux_out[2]  ; 9.365  ; 9.284  ; 9.812  ; 9.762  ;
; alu_sel[1] ; mux_out[3]  ; 10.476 ; 10.494 ; 10.970 ; 10.921 ;
; alu_sel[2] ; data_chk[0] ; 9.601  ; 9.543  ; 10.049 ; 10.021 ;
; alu_sel[2] ; data_chk[1] ; 9.344  ; 9.280  ; 9.775  ; 9.775  ;
; alu_sel[2] ; data_chk[2] ; 9.316  ; 9.232  ; 9.763  ; 9.670  ;
; alu_sel[2] ; data_chk[3] ; 8.590  ; 8.514  ; 9.021  ; 9.009  ;
; alu_sel[2] ; mux_out[0]  ; 10.532 ; 10.529 ; 10.980 ; 11.007 ;
; alu_sel[2] ; mux_out[1]  ; 9.414  ; 9.339  ; 9.845  ; 9.834  ;
; alu_sel[2] ; mux_out[2]  ; 9.430  ; 9.300  ; 9.877  ; 9.738  ;
; alu_sel[2] ; mux_out[3]  ; 10.429 ; 10.388 ; 10.860 ; 10.883 ;
; input[0]   ; mux_out[0]  ; 9.052  ;        ;        ; 9.519  ;
; input[1]   ; mux_out[1]  ; 8.639  ;        ;        ; 9.038  ;
; input[2]   ; mux_out[2]  ; 8.296  ;        ;        ; 8.632  ;
; input[3]   ; mux_out[3]  ; 10.045 ;        ;        ; 10.492 ;
; input_sel  ; mux_out[0]  ; 9.377  ; 9.361  ; 9.816  ; 9.837  ;
; input_sel  ; mux_out[1]  ; 9.002  ; 8.923  ; 9.440  ; 9.398  ;
; input_sel  ; mux_out[2]  ; 8.297  ; 8.154  ; 8.729  ; 8.623  ;
; input_sel  ; mux_out[3]  ; 10.020 ; 9.973  ; 10.458 ; 10.473 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 168.04 MHz ; 168.04 MHz      ; ram_load   ;      ;
; 232.72 MHz ; 232.72 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -6.630 ; -25.399        ;
; ram_load ; -4.951 ; -146.839       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ram_load ; -0.369 ; -2.079        ;
; clk      ; 1.334  ; 0.000         ;
+----------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -10.000                      ;
; ram_load ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -6.630 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.966     ; 4.139      ;
; -6.543 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -3.121     ; 3.897      ;
; -6.462 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.999     ; 3.938      ;
; -6.408 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.967     ; 3.916      ;
; -6.335 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -3.121     ; 3.689      ;
; -6.317 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.869     ; 3.923      ;
; -6.265 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -3.121     ; 3.619      ;
; -6.254 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.999     ; 3.730      ;
; -6.222 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.966     ; 3.731      ;
; -6.200 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.967     ; 3.708      ;
; -6.196 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.835     ; 3.836      ;
; -6.184 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.999     ; 3.660      ;
; -6.169 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -3.121     ; 3.523      ;
; -6.130 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.967     ; 3.638      ;
; -6.125 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.873     ; 3.727      ;
; -6.088 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.999     ; 3.564      ;
; -6.034 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.967     ; 3.542      ;
; -5.964 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.966     ; 3.473      ;
; -5.909 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.869     ; 3.515      ;
; -5.901 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.280     ; 4.096      ;
; -5.845 ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.859     ; 3.461      ;
; -5.802 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.994     ; 3.283      ;
; -5.797 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.835     ; 3.437      ;
; -5.757 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.345     ; 3.887      ;
; -5.743 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.994     ; 3.224      ;
; -5.717 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.873     ; 3.319      ;
; -5.695 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.872     ; 3.298      ;
; -5.652 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.358     ; 3.769      ;
; -5.636 ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.940     ; 3.171      ;
; -5.632 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.837     ; 3.270      ;
; -5.629 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.872     ; 3.232      ;
; -5.622 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.966     ; 3.131      ;
; -5.615 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.159     ; 3.931      ;
; -5.585 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.060     ; 4.000      ;
; -5.566 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.060     ; 3.981      ;
; -5.563 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.966     ; 3.072      ;
; -5.561 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.294     ; 3.742      ;
; -5.559 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.173     ; 3.861      ;
; -5.544 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.835     ; 3.184      ;
; -5.537 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.869     ; 3.143      ;
; -5.495 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.294     ; 3.676      ;
; -5.493 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.280     ; 3.688      ;
; -5.444 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.358     ; 3.561      ;
; -5.424 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.837     ; 3.062      ;
; -5.374 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.358     ; 3.491      ;
; -5.358 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.060     ; 3.773      ;
; -5.354 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.837     ; 2.992      ;
; -5.351 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.173     ; 3.653      ;
; -5.349 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.345     ; 3.479      ;
; -5.345 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.873     ; 2.947      ;
; -5.288 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.060     ; 3.703      ;
; -5.281 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.173     ; 3.583      ;
; -5.278 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.358     ; 3.395      ;
; -5.258 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.837     ; 2.896      ;
; -5.216 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.159     ; 3.532      ;
; -5.216 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.230     ; 3.461      ;
; -5.214 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.833     ; 2.856      ;
; -5.192 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.060     ; 3.607      ;
; -5.185 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.173     ; 3.487      ;
; -5.177 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.060     ; 3.592      ;
; -5.163 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.833     ; 2.805      ;
; -5.157 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.230     ; 3.402      ;
; -5.152 ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.850     ; 2.777      ;
; -5.142 ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.384     ; 3.233      ;
; -5.127 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.061     ; 3.541      ;
; -5.122 ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.836     ; 2.761      ;
; -5.121 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.280     ; 3.316      ;
; -5.091 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.345     ; 3.221      ;
; -5.076 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.170     ; 3.381      ;
; -5.068 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.061     ; 3.482      ;
; -4.963 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.159     ; 3.279      ;
; -4.912 ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.041     ; 3.346      ;
; -4.868 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.170     ; 3.173      ;
; -4.805 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.060     ; 3.220      ;
; -4.798 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.170     ; 3.103      ;
; -4.702 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.170     ; 3.007      ;
; -4.525 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.167     ; 2.833      ;
; -4.495 ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.165     ; 2.805      ;
; -4.474 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.167     ; 2.782      ;
; -3.952 ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.142     ; 2.285      ;
; -3.297 ; mar[1]                              ; ac[2]   ; clk          ; clk         ; 1.000        ; 0.258      ; 4.550      ;
; -3.044 ; mar[0]                              ; ac[2]   ; clk          ; clk         ; 1.000        ; 0.258      ; 4.297      ;
; -2.892 ; mar[1]                              ; ac[3]   ; clk          ; clk         ; 1.000        ; 0.258      ; 4.145      ;
; -2.659 ; mar[1]                              ; ac[0]   ; clk          ; clk         ; 1.000        ; 0.258      ; 3.912      ;
; -2.654 ; mar[0]                              ; ac[0]   ; clk          ; clk         ; 1.000        ; 0.258      ; 3.907      ;
; -2.639 ; mar[1]                              ; ac[1]   ; clk          ; clk         ; 1.000        ; 0.258      ; 3.892      ;
; -2.636 ; mar[0]                              ; ac[3]   ; clk          ; clk         ; 1.000        ; 0.258      ; 3.889      ;
; -2.488 ; mar[0]                              ; ac[1]   ; clk          ; clk         ; 1.000        ; 0.258      ; 3.741      ;
; -2.402 ; mar[2]                              ; ac[2]   ; clk          ; clk         ; 1.000        ; 0.296      ; 3.693      ;
; -2.194 ; mar[2]                              ; ac[0]   ; clk          ; clk         ; 1.000        ; 0.296      ; 3.485      ;
; -2.124 ; mar[2]                              ; ac[3]   ; clk          ; clk         ; 1.000        ; 0.296      ; 3.415      ;
; -2.028 ; mar[2]                              ; ac[1]   ; clk          ; clk         ; 1.000        ; 0.296      ; 3.319      ;
; -1.798 ; ac[2]                               ; ac[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.736      ;
; -1.734 ; ac[2]                               ; ac[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.672      ;
; -1.644 ; ac[0]                               ; ac[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.582      ;
; -1.567 ; ac[1]                               ; ac[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.505      ;
; -1.459 ; ac[3]                               ; ac[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.397      ;
; -1.434 ; ac[0]                               ; ac[0]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.372      ;
; -1.392 ; ac[1]                               ; ac[1]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.330      ;
; -1.366 ; ac[0]                               ; ac[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.304      ;
+--------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ram_load'                                                                                                                   ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.951 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.216     ; 3.947      ;
; -4.908 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.061     ; 4.059      ;
; -4.890 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -1.042     ; 4.059      ;
; -4.870 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.094     ; 3.988      ;
; -4.857 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -1.198     ; 3.846      ;
; -4.851 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ram_load     ; ram_load    ; 1.000        ; -1.198     ; 3.845      ;
; -4.816 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.062     ; 3.966      ;
; -4.780 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -1.197     ; 3.794      ;
; -4.776 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -1.076     ; 3.887      ;
; -4.770 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ram_load     ; ram_load    ; 1.000        ; -1.076     ; 3.886      ;
; -4.733 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.940     ; 4.103      ;
; -4.722 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -1.044     ; 3.865      ;
; -4.718 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.913     ; 4.022      ;
; -4.718 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -1.089     ; 3.934      ;
; -4.716 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ram_load     ; ram_load    ; 1.000        ; -1.044     ; 3.864      ;
; -4.712 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -1.118     ; 3.910      ;
; -4.699 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -1.075     ; 3.835      ;
; -4.696 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -1.103     ; 3.903      ;
; -4.667 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.963     ; 4.020      ;
; -4.663 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.880     ; 4.089      ;
; -4.653 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.452     ; 4.502      ;
; -4.652 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -1.043     ; 3.796      ;
; -4.645 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -1.043     ; 3.813      ;
; -4.643 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.987     ; 3.862      ;
; -4.637 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.791     ; 4.063      ;
; -4.637 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.967     ; 3.975      ;
; -4.631 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.996     ; 3.951      ;
; -4.629 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -1.098     ; 3.836      ;
; -4.627 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.818     ; 4.020      ;
; -4.622 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.299     ; 4.532      ;
; -4.615 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.981     ; 3.944      ;
; -4.613 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -1.095     ; 3.828      ;
; -4.610 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.297     ; 4.614      ;
; -4.608 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.262     ; 4.646      ;
; -4.595 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.453     ; 4.453      ;
; -4.595 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.964     ; 3.843      ;
; -4.587 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -1.092     ; 3.645      ;
; -4.584 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.943     ; 3.946      ;
; -4.583 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.301     ; 4.597      ;
; -4.583 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.759     ; 4.041      ;
; -4.583 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.935     ; 3.953      ;
; -4.579 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.452     ; 4.428      ;
; -4.577 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.964     ; 3.929      ;
; -4.577 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -0.945     ; 3.843      ;
; -4.572 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.330     ; 4.543      ;
; -4.565 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.926     ; 3.849      ;
; -4.562 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.865     ; 3.903      ;
; -4.561 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.949     ; 3.922      ;
; -4.558 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.330     ; 4.573      ;
; -4.550 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -1.035     ; 3.821      ;
; -4.550 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ram_load     ; ram_load    ; 1.000        ; -0.329     ; 4.566      ;
; -4.548 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.976     ; 3.877      ;
; -4.532 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.973     ; 3.869      ;
; -4.531 ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.954     ; 3.789      ;
; -4.518 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.298     ; 4.521      ;
; -4.514 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.331     ; 4.494      ;
; -4.511 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.431     ; 4.522      ;
; -4.508 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.833     ; 3.881      ;
; -4.508 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.973     ; 3.746      ;
; -4.507 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ram_load     ; ram_load    ; 1.000        ; -0.422     ; 4.532      ;
; -4.506 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -0.970     ; 3.686      ;
; -4.498 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.330     ; 4.469      ;
; -4.494 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.944     ; 3.855      ;
; -4.491 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.948     ; 3.853      ;
; -4.488 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -1.089     ; 3.611      ;
; -4.487 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.145     ; 4.551      ;
; -4.484 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.804     ; 3.890      ;
; -4.483 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.930     ; 3.765      ;
; -4.478 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.941     ; 3.847      ;
; -4.477 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.208     ; 4.614      ;
; -4.469 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.913     ; 3.862      ;
; -4.469 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ram_load     ; ram_load    ; 1.000        ; -0.207     ; 4.607      ;
; -4.468 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.276     ; 4.634      ;
; -4.468 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.456     ; 4.327      ;
; -4.460 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.299     ; 4.472      ;
; -4.456 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -0.911     ; 3.756      ;
; -4.454 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -0.938     ; 3.666      ;
; -4.448 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.355     ; 4.547      ;
; -4.444 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.298     ; 4.447      ;
; -4.438 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.832     ; 3.812      ;
; -4.430 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.772     ; 3.868      ;
; -4.427 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.851     ; 3.787      ;
; -4.420 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ram_load     ; ram_load    ; 1.000        ; -0.148     ; 4.728      ;
; -4.420 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.843     ; 3.887      ;
; -4.415 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.881     ; 3.840      ;
; -4.409 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.045     ; 4.573      ;
; -4.405 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.295     ; 4.410      ;
; -4.404 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.889     ; 3.727      ;
; -4.403 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.968     ; 3.647      ;
; -4.390 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.298     ; 4.403      ;
; -4.387 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.334     ; 4.368      ;
; -4.385 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -0.949     ; 3.647      ;
; -4.381 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.967     ; 3.626      ;
; -4.376 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.277     ; 4.541      ;
; -4.373 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.819     ; 3.765      ;
; -4.372 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ram_load     ; ram_load    ; 1.000        ; -0.268     ; 4.551      ;
; -4.367 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.233     ; 4.588      ;
; -4.361 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.734     ; 3.839      ;
; -4.360 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.771     ; 3.799      ;
; -4.356 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.287     ; 4.369      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ram_load'                                                                                          ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.369 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.966      ; 2.137      ;
; -0.355 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.994      ; 2.179      ;
; -0.291 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.872      ; 2.121      ;
; -0.286 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 2.294      ; 1.548      ;
; -0.271 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.833      ; 2.102      ;
; -0.155 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.230      ; 1.615      ;
; -0.107 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 3.121      ; 2.554      ;
; -0.082 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.167      ; 1.625      ;
; -0.062 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.873      ; 2.351      ;
; -0.047 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.345      ; 1.838      ;
; -0.029 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.384      ; 1.895      ;
; -0.015 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.061      ; 1.586      ;
; -0.010 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.966      ; 2.496      ;
; 0.022  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.850      ; 2.412      ;
; 0.044  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.280      ; 1.864      ;
; 0.055  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.384      ; 1.979      ;
; 0.059  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.835      ; 2.434      ;
; 0.069  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 2.869      ; 2.478      ;
; 0.106  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.850      ; 2.496      ;
; 0.122  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 3.234      ; 2.896      ;
; 0.132  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.966      ; 2.638      ;
; 0.136  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.940      ; 2.616      ;
; 0.137  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.706      ; 2.383      ;
; 0.146  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.994      ; 2.680      ;
; 0.170  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 2.999      ; 2.709      ;
; 0.174  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 3.327      ; 3.041      ;
; 0.184  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.873      ; 2.597      ;
; 0.199  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.345      ; 2.084      ;
; 0.201  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; clk          ; ram_load    ; -0.500       ; 2.170      ; 1.911      ;
; 0.203  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.384      ; 2.127      ;
; 0.205  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 2.159      ; 1.904      ;
; 0.210  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.872      ; 2.622      ;
; 0.215  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 2.294      ; 2.049      ;
; 0.216  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.859      ; 2.615      ;
; 0.216  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.966      ; 2.722      ;
; 0.220  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.940      ; 2.700      ;
; 0.228  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.641      ; 2.409      ;
; 0.230  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.994      ; 2.764      ;
; 0.232  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.833      ; 2.605      ;
; 0.235  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.060      ; 1.835      ;
; 0.236  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.966      ; 2.742      ;
; 0.237  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 2.967      ; 2.744      ;
; 0.243  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 3.196      ; 2.979      ;
; 0.253  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 3.230      ; 3.023      ;
; 0.254  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.850      ; 2.644      ;
; 0.256  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.836      ; 2.632      ;
; 0.290  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.280      ; 2.110      ;
; 0.292  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; clk          ; ram_load    ; -0.500       ; 2.837      ; 2.669      ;
; 0.294  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.872      ; 2.706      ;
; 0.299  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 2.294      ; 2.133      ;
; 0.300  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.859      ; 2.699      ;
; 0.305  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.835      ; 2.680      ;
; 0.314  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.165      ; 2.019      ;
; 0.315  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 2.869      ; 2.724      ;
; 0.316  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.833      ; 2.689      ;
; 0.340  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.836      ; 2.716      ;
; 0.349  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.230      ; 2.119      ;
; 0.356  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; clk          ; ram_load    ; -0.500       ; 2.358      ; 2.254      ;
; 0.368  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.940      ; 2.848      ;
; 0.373  ; mar[0]    ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 3.445      ; 3.358      ;
; 0.387  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.142      ; 2.069      ;
; 0.389  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 2.520      ; 2.449      ;
; 0.398  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.165      ; 2.103      ;
; 0.412  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 3.482      ; 3.434      ;
; 0.419  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.167      ; 2.126      ;
; 0.419  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.421      ; 2.380      ;
; 0.433  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.230      ; 2.203      ;
; 0.448  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.859      ; 2.847      ;
; 0.449  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.745      ; 2.734      ;
; 0.451  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 2.159      ; 2.150      ;
; 0.451  ; mar[1]    ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 3.445      ; 3.436      ;
; 0.471  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.142      ; 2.153      ;
; 0.481  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.060      ; 2.081      ;
; 0.488  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.836      ; 2.864      ;
; 0.490  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; clk          ; ram_load    ; -0.500       ; 2.173      ; 2.203      ;
; 0.493  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.061      ; 2.094      ;
; 0.500  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.211      ; 3.251      ;
; 0.503  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; clk          ; ram_load    ; -0.500       ; 2.060      ; 2.103      ;
; 0.503  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.167      ; 2.210      ;
; 0.507  ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.384      ; 2.431      ;
; 0.523  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.041      ; 2.104      ;
; 0.546  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.165      ; 2.251      ;
; 0.558  ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.850      ; 2.948      ;
; 0.577  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.061      ; 2.178      ;
; 0.587  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 3.327      ; 3.454      ;
; 0.601  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 3.355      ; 3.496      ;
; 0.607  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.041      ; 2.188      ;
; 0.614  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.301      ; 3.455      ;
; 0.619  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.142      ; 2.301      ;
; 0.650  ; mar[0]    ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 3.323      ; 3.513      ;
; 0.665  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 3.233      ; 3.438      ;
; 0.670  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 2.655      ; 2.865      ;
; 0.672  ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.940      ; 3.152      ;
; 0.681  ; mar[0]    ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; clk          ; ram_load    ; -0.500       ; 2.494      ; 2.715      ;
; 0.686  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 3.194      ; 3.420      ;
; 0.689  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 3.360      ; 3.589      ;
; 0.694  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 3.220      ; 3.454      ;
; 0.707  ; mar[1]    ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.708      ; 2.955      ;
; 0.717  ; mar[0]    ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 3.291      ; 3.548      ;
; 0.720  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; clk          ; ram_load    ; -0.500       ; 2.531      ; 2.791      ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                            ;
+-------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; 1.334 ; ac[1]                               ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.535      ;
; 1.462 ; ac[2]                               ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.663      ;
; 1.495 ; mar[2]                              ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.441      ; 2.080      ;
; 1.580 ; ac[0]                               ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.781      ;
; 1.589 ; ac[1]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.790      ;
; 1.673 ; ac[0]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.874      ;
; 1.744 ; ac[0]                               ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.945      ;
; 1.821 ; ac[3]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.022      ;
; 1.986 ; ac[1]                               ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.187      ;
; 2.044 ; mar[2]                              ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.441      ; 2.629      ;
; 2.070 ; ac[0]                               ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.271      ;
; 2.125 ; ac[2]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.326      ;
; 2.201 ; mar[0]                              ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.404      ; 2.749      ;
; 2.240 ; mar[2]                              ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.441      ; 2.825      ;
; 2.279 ; mar[1]                              ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.404      ; 2.827      ;
; 2.302 ; mar[1]                              ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.404      ; 2.850      ;
; 2.396 ; mar[2]                              ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.441      ; 2.981      ;
; 2.438 ; mar[1]                              ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.404      ; 2.986      ;
; 2.463 ; mar[0]                              ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.404      ; 3.011      ;
; 2.474 ; mar[0]                              ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.404      ; 3.022      ;
; 2.570 ; mar[1]                              ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.404      ; 3.118      ;
; 2.666 ; mar[0]                              ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.404      ; 3.214      ;
; 4.106 ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.923     ; 1.867      ;
; 4.541 ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.943     ; 2.282      ;
; 4.658 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.946     ; 2.396      ;
; 4.745 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.946     ; 2.483      ;
; 4.830 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.949     ; 2.565      ;
; 4.923 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.949     ; 2.658      ;
; 4.928 ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.825     ; 2.787      ;
; 4.973 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -1.949     ; 2.708      ;
; 5.007 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.843     ; 2.848      ;
; 5.018 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -1.843     ; 2.859      ;
; 5.028 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -1.952     ; 2.760      ;
; 5.061 ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.152     ; 2.593      ;
; 5.124 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.938     ; 2.870      ;
; 5.164 ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.589     ; 2.259      ;
; 5.225 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.844     ; 3.065      ;
; 5.233 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.115     ; 2.802      ;
; 5.255 ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.603     ; 2.336      ;
; 5.272 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.949     ; 3.007      ;
; 5.280 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.843     ; 3.121      ;
; 5.290 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.952     ; 3.022      ;
; 5.292 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.054     ; 2.922      ;
; 5.307 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.006     ; 2.985      ;
; 5.318 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.844     ; 3.158      ;
; 5.328 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.585     ; 2.427      ;
; 5.334 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.843     ; 3.175      ;
; 5.347 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.128     ; 2.903      ;
; 5.373 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.843     ; 3.214      ;
; 5.374 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.589     ; 2.469      ;
; 5.383 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.952     ; 3.115      ;
; 5.386 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.938     ; 3.132      ;
; 5.402 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.006     ; 3.080      ;
; 5.415 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.585     ; 2.514      ;
; 5.440 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.128     ; 2.996      ;
; 5.467 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.589     ; 2.562      ;
; 5.490 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.128     ; 3.046      ;
; 5.490 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.115     ; 3.059      ;
; 5.520 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.589     ; 2.615      ;
; 5.548 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.625     ; 2.607      ;
; 5.550 ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.686     ; 2.548      ;
; 5.619 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.054     ; 3.249      ;
; 5.651 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.068     ; 3.267      ;
; 5.668 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.711     ; 2.641      ;
; 5.671 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.619     ; 2.736      ;
; 5.692 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.588     ; 2.788      ;
; 5.692 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.843     ; 3.533      ;
; 5.733 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.624     ; 2.793      ;
; 5.744 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.068     ; 3.360      ;
; 5.748 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.938     ; 3.494      ;
; 5.750 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.843     ; 3.591      ;
; 5.756 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.952     ; 3.488      ;
; 5.763 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.711     ; 2.736      ;
; 5.789 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.128     ; 3.345      ;
; 5.819 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.589     ; 2.914      ;
; 5.825 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.742     ; 2.767      ;
; 5.829 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.624     ; 2.889      ;
; 5.831 ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.610     ; 2.905      ;
; 5.857 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.115     ; 3.426      ;
; 5.875 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.738     ; 2.821      ;
; 5.875 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.625     ; 2.934      ;
; 5.894 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.837     ; 2.741      ;
; 5.954 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.588     ; 3.050      ;
; 5.968 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.738     ; 2.914      ;
; 5.977 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.054     ; 3.607      ;
; 5.998 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.619     ; 3.063      ;
; 6.087 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.742     ; 3.029      ;
; 6.094 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.711     ; 3.067      ;
; 6.107 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.712     ; 3.079      ;
; 6.156 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.837     ; 3.003      ;
; 6.180 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.742     ; 3.122      ;
; 6.200 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.712     ; 3.172      ;
; 6.233 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.625     ; 3.292      ;
; 6.249 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.837     ; 3.096      ;
; 6.250 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.712     ; 3.222      ;
; 6.316 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.588     ; 3.412      ;
; 6.351 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.711     ; 3.324      ;
; 6.356 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.619     ; 3.421      ;
; 6.549 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.712     ; 3.521      ;
; 6.561 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.742     ; 3.503      ;
+-------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mar[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mar[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mar[2]                    ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mar[2]                    ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mar[0]                    ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mar[1]                    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[0]                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[1]                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[2]                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[3]                     ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mar[2]|clk                ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mar[0]|clk                ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mar[1]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[0]|clk                 ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[1]|clk                 ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[2]|clk                 ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[3]|clk                 ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[0]                     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[1]                     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[2]                     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[3]                     ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mar[0]                    ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mar[1]                    ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mar[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[0]|clk                 ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[1]|clk                 ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[2]|clk                 ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[3]|clk                 ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mar[0]|clk                ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mar[1]|clk                ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mar[2]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ram_load'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                            ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|inclk[0]      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|outclk        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o                    ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|combout              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|inclk[0]      ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|outclk        ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][3]|datad           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|combout              ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][0]|datad           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][1]|datad           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][2]|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|combout              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|inclk[0]      ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|outclk        ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|inclk[0]      ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|outclk        ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|inclk[0]      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|outclk        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|combout              ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|dataa                ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|dataa                ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|inclk[0]      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|outclk        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|inclk[0]      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|outclk        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|dataa                ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|dataa                ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|datad                ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|datab                ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|datac                ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|datac                ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|combout              ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][3]|datac           ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][3] ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|combout              ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][3] ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][0] ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][1] ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][2] ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][0]|datac           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][1]|datac           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][2]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][0] ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][1] ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][0]|datac           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][2]|datac           ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][0] ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][0]|dataa           ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][0]|datad           ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][2]|datad           ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|combout              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|combout              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][1]|datad           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][3]|datad           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][0]|datac           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][2]|datac           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][1]|datad           ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][2] ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][3]|datad           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][2]|datad           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][1]|datac           ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][1]|datad           ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][2]|datac           ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][3]|datac           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][1]|datac           ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][2] ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][0] ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][2] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][0]|datad           ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][1] ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][3]|datad           ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][3]|datad           ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][1] ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|inclk[0]      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|outclk        ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][2] ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][3] ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][0] ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][2] ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][1] ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][3] ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][1] ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][3] ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][2] ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][1] ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][0] ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][3] ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][3] ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][0]|datac           ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][1]|datac           ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][2]|datac           ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][0] ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][1] ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][2] ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][3]|datac           ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram_load ; Rise       ; ram_load~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|i                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clk        ; 2.945 ; 3.283 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; 4.980 ; 5.341 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; 4.980 ; 5.341 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; 4.564 ; 4.930 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; 4.310 ; 4.654 ; Rise       ; clk             ;
; input[*]    ; clk        ; 2.446 ; 2.832 ; Rise       ; clk             ;
;  input[0]   ; clk        ; 2.017 ; 2.396 ; Rise       ; clk             ;
;  input[1]   ; clk        ; 1.985 ; 2.365 ; Rise       ; clk             ;
;  input[2]   ; clk        ; 2.446 ; 2.832 ; Rise       ; clk             ;
;  input[3]   ; clk        ; 2.385 ; 2.790 ; Rise       ; clk             ;
; input_sel   ; clk        ; 2.458 ; 2.828 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; 2.434 ; 2.807 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; 0.631 ; 0.771 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; 2.434 ; 2.807 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; 2.159 ; 2.484 ; Rise       ; clk             ;
; mar_load    ; clk        ; 2.733 ; 3.092 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 3.782 ; 4.139 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 3.782 ; 4.139 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 3.321 ; 3.687 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 3.067 ; 3.411 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clk        ; -2.291 ; -2.642 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; -2.300 ; -2.645 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; -2.439 ; -2.803 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; -2.367 ; -2.709 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; -2.300 ; -2.645 ; Rise       ; clk             ;
; input[*]    ; clk        ; -1.616 ; -1.980 ; Rise       ; clk             ;
;  input[0]   ; clk        ; -1.647 ; -2.010 ; Rise       ; clk             ;
;  input[1]   ; clk        ; -1.616 ; -1.980 ; Rise       ; clk             ;
;  input[2]   ; clk        ; -2.071 ; -2.448 ; Rise       ; clk             ;
;  input[3]   ; clk        ; -1.961 ; -2.338 ; Rise       ; clk             ;
; input_sel   ; clk        ; -1.929 ; -2.277 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; -0.361 ; -0.502 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; -0.361 ; -0.502 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; -2.086 ; -2.449 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; -1.824 ; -2.141 ; Rise       ; clk             ;
; mar_load    ; clk        ; -2.405 ; -2.747 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; -0.245 ; -0.599 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; -0.384 ; -0.757 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; -0.312 ; -0.654 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; -0.245 ; -0.599 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clk        ; 9.451  ; 9.392  ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 9.105  ; 8.981  ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 9.451  ; 9.392  ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 9.382  ; 9.244  ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 9.083  ; 8.988  ; Rise       ; clk             ;
; mar_out[*]   ; clk        ; 5.678  ; 5.550  ; Rise       ; clk             ;
;  mar_out[0]  ; clk        ; 5.179  ; 5.102  ; Rise       ; clk             ;
;  mar_out[1]  ; clk        ; 5.268  ; 5.156  ; Rise       ; clk             ;
;  mar_out[2]  ; clk        ; 5.678  ; 5.550  ; Rise       ; clk             ;
; mux_out[*]   ; clk        ; 10.735 ; 10.682 ; Rise       ; clk             ;
;  mux_out[0]  ; clk        ; 9.914  ; 9.864  ; Rise       ; clk             ;
;  mux_out[1]  ; clk        ; 9.590  ; 9.515  ; Rise       ; clk             ;
;  mux_out[2]  ; clk        ; 9.479  ; 9.329  ; Rise       ; clk             ;
;  mux_out[3]  ; clk        ; 10.735 ; 10.682 ; Rise       ; clk             ;
; output[*]    ; clk        ; 6.529  ; 6.470  ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.529  ; 6.470  ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.110  ; 6.017  ; Rise       ; clk             ;
;  output[2]   ; clk        ; 5.733  ; 5.676  ; Rise       ; clk             ;
;  output[3]   ; clk        ; 5.591  ; 5.557  ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 12.469 ; 12.395 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 12.261 ; 12.135 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 12.469 ; 12.395 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 12.195 ; 12.057 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 11.936 ; 11.841 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 8.467  ; 8.341  ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 8.462  ; 8.341  ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 8.068  ; 7.951  ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 8.467  ; 8.335  ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 8.098  ; 8.008  ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 8.189  ; 8.108  ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 7.603  ; 7.444  ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 8.189  ; 8.108  ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 7.689  ; 7.570  ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 7.308  ; 7.152  ; Fall       ; ram_load        ;
; mux_out[*]   ; ram_load   ; 13.588 ; 13.535 ; Fall       ; ram_load        ;
;  mux_out[0]  ; ram_load   ; 13.070 ; 13.018 ; Fall       ; ram_load        ;
;  mux_out[1]  ; ram_load   ; 12.608 ; 12.518 ; Fall       ; ram_load        ;
;  mux_out[2]  ; ram_load   ; 12.292 ; 12.142 ; Fall       ; ram_load        ;
;  mux_out[3]  ; ram_load   ; 13.588 ; 13.535 ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clk        ; 6.661  ; 6.557  ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 7.332  ; 7.198  ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 7.288  ; 7.214  ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 6.661  ; 6.557  ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 6.908  ; 6.814  ; Rise       ; clk             ;
; mar_out[*]   ; clk        ; 5.010  ; 4.933  ; Rise       ; clk             ;
;  mar_out[0]  ; clk        ; 5.010  ; 4.933  ; Rise       ; clk             ;
;  mar_out[1]  ; clk        ; 5.100  ; 4.988  ; Rise       ; clk             ;
;  mar_out[2]  ; clk        ; 5.493  ; 5.366  ; Rise       ; clk             ;
; mux_out[*]   ; clk        ; 6.749  ; 6.636  ; Rise       ; clk             ;
;  mux_out[0]  ; clk        ; 8.131  ; 8.070  ; Rise       ; clk             ;
;  mux_out[1]  ; clk        ; 7.390  ; 7.302  ; Rise       ; clk             ;
;  mux_out[2]  ; clk        ; 6.749  ; 6.636  ; Rise       ; clk             ;
;  mux_out[3]  ; clk        ; 8.524  ; 8.471  ; Rise       ; clk             ;
; output[*]    ; clk        ; 5.404  ; 5.369  ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.311  ; 6.249  ; Rise       ; clk             ;
;  output[1]   ; clk        ; 5.904  ; 5.811  ; Rise       ; clk             ;
;  output[2]   ; clk        ; 5.541  ; 5.483  ; Rise       ; clk             ;
;  output[3]   ; clk        ; 5.404  ; 5.369  ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 8.992  ; 8.894  ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 10.126 ; 9.990  ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 10.347 ; 10.273 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 9.507  ; 9.403  ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 8.992  ; 8.894  ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 7.799  ; 7.684  ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 8.152  ; 8.033  ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 7.799  ; 7.684  ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 8.187  ; 8.056  ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 7.829  ; 7.740  ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 7.073  ; 6.919  ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 7.355  ; 7.199  ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 7.943  ; 7.864  ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 7.433  ; 7.316  ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 7.073  ; 6.919  ; Fall       ; ram_load        ;
; mux_out[*]   ; ram_load   ; 9.595  ; 9.482  ; Fall       ; ram_load        ;
;  mux_out[0]  ; ram_load   ; 10.925 ; 10.862 ; Fall       ; ram_load        ;
;  mux_out[1]  ; ram_load   ; 10.449 ; 10.361 ; Fall       ; ram_load        ;
;  mux_out[2]  ; ram_load   ; 9.595  ; 9.482  ; Fall       ; ram_load        ;
;  mux_out[3]  ; ram_load   ; 10.608 ; 10.551 ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 9.810  ; 9.683  ; 10.191 ; 10.026 ;
; alu_sel[0] ; data_chk[1] ; 10.018 ; 9.944  ; 10.399 ; 10.325 ;
; alu_sel[0] ; data_chk[2] ; 10.085 ; 9.947  ; 10.446 ; 10.308 ;
; alu_sel[0] ; data_chk[3] ; 9.787  ; 9.692  ; 10.144 ; 10.049 ;
; alu_sel[0] ; mux_out[0]  ; 10.619 ; 10.566 ; 11.000 ; 10.909 ;
; alu_sel[0] ; mux_out[1]  ; 10.157 ; 10.067 ; 10.538 ; 10.448 ;
; alu_sel[0] ; mux_out[2]  ; 10.182 ; 10.032 ; 10.543 ; 10.393 ;
; alu_sel[0] ; mux_out[3]  ; 11.439 ; 11.386 ; 11.796 ; 11.743 ;
; alu_sel[1] ; data_chk[0] ; 9.542  ; 9.431  ; 9.911  ; 9.811  ;
; alu_sel[1] ; data_chk[1] ; 9.700  ; 9.618  ; 10.067 ; 9.985  ;
; alu_sel[1] ; data_chk[2] ; 9.622  ; 9.536  ; 9.970  ; 9.902  ;
; alu_sel[1] ; data_chk[3] ; 9.067  ; 8.964  ; 9.433  ; 9.330  ;
; alu_sel[1] ; mux_out[0]  ; 10.351 ; 10.314 ; 10.720 ; 10.694 ;
; alu_sel[1] ; mux_out[1]  ; 9.839  ; 9.741  ; 10.206 ; 10.108 ;
; alu_sel[1] ; mux_out[2]  ; 9.719  ; 9.621  ; 10.067 ; 9.987  ;
; alu_sel[1] ; mux_out[3]  ; 10.719 ; 10.658 ; 11.085 ; 11.024 ;
; alu_sel[2] ; data_chk[0] ; 9.288  ; 9.177  ; 9.635  ; 9.535  ;
; alu_sel[2] ; data_chk[1] ; 9.446  ; 9.364  ; 9.791  ; 9.709  ;
; alu_sel[2] ; data_chk[2] ; 9.368  ; 9.282  ; 9.694  ; 9.626  ;
; alu_sel[2] ; data_chk[3] ; 8.813  ; 8.710  ; 9.157  ; 9.054  ;
; alu_sel[2] ; mux_out[0]  ; 10.097 ; 10.060 ; 10.444 ; 10.418 ;
; alu_sel[2] ; mux_out[1]  ; 9.585  ; 9.487  ; 9.930  ; 9.832  ;
; alu_sel[2] ; mux_out[2]  ; 9.465  ; 9.367  ; 9.791  ; 9.711  ;
; alu_sel[2] ; mux_out[3]  ; 10.465 ; 10.404 ; 10.809 ; 10.748 ;
; input[0]   ; mux_out[0]  ; 8.292  ;        ;        ; 8.634  ;
; input[1]   ; mux_out[1]  ; 7.964  ;        ;        ; 8.261  ;
; input[2]   ; mux_out[2]  ; 7.648  ;        ;        ; 7.889  ;
; input[3]   ; mux_out[3]  ; 9.248  ;        ;        ; 9.605  ;
; input_sel  ; mux_out[0]  ; 8.613  ; 8.564  ; 8.971  ; 8.950  ;
; input_sel  ; mux_out[1]  ; 8.316  ; 8.221  ; 8.673  ; 8.606  ;
; input_sel  ; mux_out[2]  ; 7.660  ; 7.511  ; 8.006  ; 7.885  ;
; input_sel  ; mux_out[3]  ; 9.199  ; 9.131  ; 9.531  ; 9.551  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 8.485 ; 8.421 ; 8.876 ; 8.694 ;
; alu_sel[0] ; data_chk[1] ; 8.566 ; 8.488 ; 8.909 ; 8.886 ;
; alu_sel[0] ; data_chk[2] ; 8.060 ; 8.035 ; 8.474 ; 8.320 ;
; alu_sel[0] ; data_chk[3] ; 7.781 ; 7.687 ; 8.133 ; 8.066 ;
; alu_sel[0] ; mux_out[0]  ; 9.284 ; 9.293 ; 9.675 ; 9.566 ;
; alu_sel[0] ; mux_out[1]  ; 8.668 ; 8.576 ; 9.011 ; 8.974 ;
; alu_sel[0] ; mux_out[2]  ; 8.148 ; 8.114 ; 8.562 ; 8.399 ;
; alu_sel[0] ; mux_out[3]  ; 9.397 ; 9.344 ; 9.749 ; 9.723 ;
; alu_sel[1] ; data_chk[0] ; 8.209 ; 8.077 ; 8.550 ; 8.446 ;
; alu_sel[1] ; data_chk[1] ; 8.500 ; 8.477 ; 8.870 ; 8.792 ;
; alu_sel[1] ; data_chk[2] ; 8.262 ; 8.165 ; 8.602 ; 8.533 ;
; alu_sel[1] ; data_chk[3] ; 7.697 ; 7.630 ; 8.080 ; 7.957 ;
; alu_sel[1] ; mux_out[0]  ; 9.008 ; 8.949 ; 9.349 ; 9.318 ;
; alu_sel[1] ; mux_out[1]  ; 8.602 ; 8.565 ; 8.972 ; 8.880 ;
; alu_sel[1] ; mux_out[2]  ; 8.350 ; 8.244 ; 8.690 ; 8.612 ;
; alu_sel[1] ; mux_out[3]  ; 9.313 ; 9.287 ; 9.696 ; 9.614 ;
; alu_sel[2] ; data_chk[0] ; 8.590 ; 8.462 ; 8.923 ; 8.822 ;
; alu_sel[2] ; data_chk[1] ; 8.284 ; 8.206 ; 8.612 ; 8.589 ;
; alu_sel[2] ; data_chk[2] ; 8.339 ; 8.208 ; 8.661 ; 8.524 ;
; alu_sel[2] ; data_chk[3] ; 7.646 ; 7.548 ; 7.975 ; 7.932 ;
; alu_sel[2] ; mux_out[0]  ; 9.389 ; 9.334 ; 9.722 ; 9.694 ;
; alu_sel[2] ; mux_out[1]  ; 8.386 ; 8.294 ; 8.714 ; 8.677 ;
; alu_sel[2] ; mux_out[2]  ; 8.427 ; 8.287 ; 8.749 ; 8.603 ;
; alu_sel[2] ; mux_out[3]  ; 9.262 ; 9.205 ; 9.591 ; 9.589 ;
; input[0]   ; mux_out[0]  ; 8.027 ;       ;       ; 8.359 ;
; input[1]   ; mux_out[1]  ; 7.683 ;       ;       ; 7.971 ;
; input[2]   ; mux_out[2]  ; 7.381 ;       ;       ; 7.616 ;
; input[3]   ; mux_out[3]  ; 8.907 ;       ;       ; 9.243 ;
; input_sel  ; mux_out[0]  ; 8.326 ; 8.279 ; 8.659 ; 8.647 ;
; input_sel  ; mux_out[1]  ; 8.012 ; 7.920 ; 8.344 ; 8.287 ;
; input_sel  ; mux_out[2]  ; 7.382 ; 7.238 ; 7.703 ; 7.594 ;
; input_sel  ; mux_out[3]  ; 8.892 ; 8.835 ; 9.224 ; 9.221 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -4.293 ; -16.617        ;
; ram_load ; -2.806 ; -81.430        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ram_load ; -0.494 ; -6.077        ;
; clk      ; 0.786  ; 0.000         ;
+----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -10.181                      ;
; ram_load ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -4.293 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.216     ; 2.544      ;
; -4.287 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.309     ; 2.445      ;
; -4.235 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.235     ; 2.467      ;
; -4.225 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.219     ; 2.473      ;
; -4.148 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.310     ; 2.305      ;
; -4.121 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.310     ; 2.278      ;
; -4.115 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.217     ; 2.365      ;
; -4.103 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.220     ; 2.350      ;
; -4.096 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.236     ; 2.327      ;
; -4.081 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.159     ; 2.389      ;
; -4.069 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.236     ; 2.300      ;
; -4.059 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.220     ; 2.306      ;
; -4.055 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.310     ; 2.212      ;
; -4.022 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.130     ; 2.359      ;
; -4.013 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.217     ; 2.263      ;
; -4.003 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.236     ; 2.234      ;
; -3.993 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.220     ; 2.240      ;
; -3.972 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.155     ; 2.284      ;
; -3.881 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.160     ; 2.188      ;
; -3.844 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.131     ; 2.180      ;
; -3.838 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.234     ; 2.071      ;
; -3.836 ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.153     ; 2.150      ;
; -3.780 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.233     ; 2.014      ;
; -3.779 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.736     ; 2.510      ;
; -3.772 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.156     ; 2.083      ;
; -3.771 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.155     ; 2.083      ;
; -3.742 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.131     ; 2.078      ;
; -3.713 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.130     ; 2.050      ;
; -3.713 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.154     ; 2.026      ;
; -3.710 ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.199     ; 1.978      ;
; -3.700 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.160     ; 2.007      ;
; -3.700 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.219     ; 1.948      ;
; -3.676 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.774     ; 2.369      ;
; -3.670 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.747     ; 2.390      ;
; -3.664 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.765     ; 2.366      ;
; -3.652 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.677     ; 2.442      ;
; -3.647 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.218     ; 1.896      ;
; -3.643 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.597     ; 2.513      ;
; -3.624 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.661     ; 2.430      ;
; -3.612 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.746     ; 2.333      ;
; -3.591 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -2.131     ; 1.927      ;
; -3.591 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.156     ; 1.902      ;
; -3.579 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.737     ; 2.309      ;
; -3.575 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.597     ; 2.445      ;
; -3.554 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -1.775     ; 2.246      ;
; -3.547 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.131     ; 1.883      ;
; -3.513 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -1.678     ; 2.302      ;
; -3.510 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.775     ; 2.202      ;
; -3.504 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -1.598     ; 2.373      ;
; -3.486 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.678     ; 2.275      ;
; -3.486 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.766     ; 2.187      ;
; -3.481 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -2.131     ; 1.817      ;
; -3.477 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.598     ; 2.346      ;
; -3.456 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.128     ; 1.795      ;
; -3.446 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.662     ; 2.251      ;
; -3.444 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -1.775     ; 2.136      ;
; -3.420 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -1.678     ; 2.209      ;
; -3.411 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -1.598     ; 2.280      ;
; -3.403 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -2.127     ; 1.743      ;
; -3.398 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -1.737     ; 2.128      ;
; -3.398 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.700     ; 2.165      ;
; -3.395 ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.139     ; 1.723      ;
; -3.384 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -1.766     ; 2.085      ;
; -3.384 ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -2.130     ; 1.721      ;
; -3.375 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.598     ; 2.244      ;
; -3.364 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.599     ; 2.232      ;
; -3.345 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.699     ; 2.113      ;
; -3.344 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -1.662     ; 2.149      ;
; -3.337 ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.791     ; 2.013      ;
; -3.322 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.668     ; 2.121      ;
; -3.306 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.598     ; 2.175      ;
; -3.200 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[0]   ; ram_load     ; clk         ; 0.500        ; -1.669     ; 1.998      ;
; -3.194 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -1.598     ; 2.063      ;
; -3.186 ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.584     ; 2.069      ;
; -3.156 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.669     ; 1.954      ;
; -3.090 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[1]   ; ram_load     ; clk         ; 0.500        ; -1.669     ; 1.888      ;
; -2.981 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.667     ; 1.781      ;
; -2.951 ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.665     ; 1.753      ;
; -2.928 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[2]   ; ram_load     ; clk         ; 0.500        ; -1.666     ; 1.729      ;
; -2.593 ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ac[3]   ; ram_load     ; clk         ; 0.500        ; -1.655     ; 1.405      ;
; -1.629 ; mar[1]                              ; ac[2]   ; clk          ; clk         ; 1.000        ; 0.179      ; 2.795      ;
; -1.465 ; mar[0]                              ; ac[2]   ; clk          ; clk         ; 1.000        ; 0.179      ; 2.631      ;
; -1.451 ; mar[1]                              ; ac[3]   ; clk          ; clk         ; 1.000        ; 0.178      ; 2.616      ;
; -1.349 ; mar[1]                              ; ac[1]   ; clk          ; clk         ; 1.000        ; 0.178      ; 2.514      ;
; -1.280 ; mar[1]                              ; ac[0]   ; clk          ; clk         ; 1.000        ; 0.178      ; 2.445      ;
; -1.274 ; mar[0]                              ; ac[3]   ; clk          ; clk         ; 1.000        ; 0.178      ; 2.439      ;
; -1.264 ; mar[0]                              ; ac[0]   ; clk          ; clk         ; 1.000        ; 0.178      ; 2.429      ;
; -1.171 ; mar[0]                              ; ac[1]   ; clk          ; clk         ; 1.000        ; 0.178      ; 2.336      ;
; -1.142 ; mar[2]                              ; ac[2]   ; clk          ; clk         ; 1.000        ; 0.203      ; 2.332      ;
; -1.010 ; mar[2]                              ; ac[0]   ; clk          ; clk         ; 1.000        ; 0.202      ; 2.199      ;
; -0.976 ; mar[2]                              ; ac[3]   ; clk          ; clk         ; 1.000        ; 0.202      ; 2.165      ;
; -0.910 ; mar[2]                              ; ac[1]   ; clk          ; clk         ; 1.000        ; 0.202      ; 2.099      ;
; -0.784 ; ac[2]                               ; ac[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.734      ;
; -0.703 ; ac[2]                               ; ac[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.654      ;
; -0.653 ; ac[0]                               ; ac[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.604      ;
; -0.574 ; ac[1]                               ; ac[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.525      ;
; -0.565 ; ac[3]                               ; ac[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.515      ;
; -0.545 ; ac[1]                               ; ac[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.495      ;
; -0.508 ; ac[0]                               ; ac[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.458      ;
; -0.487 ; ac[0]                               ; ac[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.437      ;
+--------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ram_load'                                                                                                                   ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.806 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.815     ; 2.492      ;
; -2.800 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.722     ; 2.579      ;
; -2.754 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.741     ; 2.514      ;
; -2.744 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.725     ; 2.520      ;
; -2.730 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.801     ; 2.416      ;
; -2.727 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -0.708     ; 2.519      ;
; -2.721 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -0.801     ; 2.420      ;
; -2.721 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ram_load     ; ram_load    ; 1.000        ; -0.801     ; 2.408      ;
; -2.688 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.708     ; 2.467      ;
; -2.678 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.727     ; 2.438      ;
; -2.676 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ram_load     ; ram_load    ; 1.000        ; -0.711     ; 2.453      ;
; -2.669 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -0.727     ; 2.442      ;
; -2.669 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ram_load     ; ram_load    ; 1.000        ; -0.727     ; 2.430      ;
; -2.668 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.711     ; 2.444      ;
; -2.659 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -0.711     ; 2.448      ;
; -2.657 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.747     ; 2.474      ;
; -2.651 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.654     ; 2.561      ;
; -2.646 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.633     ; 2.516      ;
; -2.633 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.725     ; 2.466      ;
; -2.630 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.740     ; 2.451      ;
; -2.610 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.668     ; 2.439      ;
; -2.605 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.673     ; 2.496      ;
; -2.603 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.642     ; 2.523      ;
; -2.601 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.543     ; 2.561      ;
; -2.597 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.735     ; 2.424      ;
; -2.595 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.657     ; 2.502      ;
; -2.595 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.737     ; 2.416      ;
; -2.594 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.559     ; 2.538      ;
; -2.589 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.644     ; 2.503      ;
; -2.588 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.647     ; 2.502      ;
; -2.588 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.635     ; 2.511      ;
; -2.586 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.290     ; 2.854      ;
; -2.581 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.651     ; 2.488      ;
; -2.580 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.197     ; 2.941      ;
; -2.578 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.666     ; 2.473      ;
; -2.573 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.611     ; 2.522      ;
; -2.568 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.575     ; 2.490      ;
; -2.568 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.650     ; 2.479      ;
; -2.568 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.290     ; 2.840      ;
; -2.567 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.704     ; 2.423      ;
; -2.566 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.665     ; 2.402      ;
; -2.561 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.189     ; 2.873      ;
; -2.558 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.641     ; 2.418      ;
; -2.558 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.594     ; 2.461      ;
; -2.551 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.565     ; 2.486      ;
; -2.550 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -0.733     ; 2.281      ;
; -2.548 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.578     ; 2.467      ;
; -2.545 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.658     ; 2.387      ;
; -2.545 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.661     ; 2.446      ;
; -2.543 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.663     ; 2.438      ;
; -2.536 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.207     ; 2.923      ;
; -2.535 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.645     ; 2.452      ;
; -2.534 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.216     ; 2.876      ;
; -2.533 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.647     ; 2.444      ;
; -2.529 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.636     ; 2.394      ;
; -2.526 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.197     ; 2.891      ;
; -2.524 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.200     ; 2.882      ;
; -2.523 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.174     ; 2.903      ;
; -2.523 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.739     ; 2.285      ;
; -2.522 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.289     ; 2.790      ;
; -2.521 ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.658     ; 2.364      ;
; -2.516 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.548     ; 2.469      ;
; -2.516 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.099     ; 2.918      ;
; -2.516 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.216     ; 2.862      ;
; -2.515 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.630     ; 2.445      ;
; -2.515 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -0.651     ; 2.364      ;
; -2.506 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.199     ; 2.870      ;
; -2.506 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.200     ; 2.868      ;
; -2.506 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.567     ; 2.440      ;
; -2.505 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -0.643     ; 2.326      ;
; -2.505 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.614     ; 2.451      ;
; -2.502 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ram_load     ; ram_load    ; 1.000        ; -0.205     ; 2.890      ;
; -2.500 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.292     ; 2.771      ;
; -2.498 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ram_load     ; ram_load    ; 1.000        ; -0.659     ; 2.303      ;
; -2.496 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ram_load     ; ram_load    ; 1.000        ; -0.551     ; 2.446      ;
; -2.493 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.584     ; 2.409      ;
; -2.492 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ram_load     ; ram_load    ; 1.000        ; -0.262     ; 2.886      ;
; -2.484 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ram_load     ; ram_load    ; 1.000        ; -0.133     ; 2.945      ;
; -2.483 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.568     ; 2.415      ;
; -2.477 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.199     ; 2.835      ;
; -2.471 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.268     ; 2.857      ;
; -2.470 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.215     ; 2.812      ;
; -2.465 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.175     ; 2.944      ;
; -2.465 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.193     ; 2.826      ;
; -2.457 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.617     ; 2.343      ;
; -2.457 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.661     ; 2.297      ;
; -2.456 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ram_load     ; ram_load    ; 1.000        ; -0.622     ; 2.334      ;
; -2.456 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.660     ; 2.297      ;
; -2.455 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.177     ; 2.832      ;
; -2.451 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ram_load     ; ram_load    ; 1.000        ; -0.524     ; 2.430      ;
; -2.450 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ram_load     ; ram_load    ; 1.000        ; -0.169     ; 2.937      ;
; -2.450 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ram_load     ; ram_load    ; 1.000        ; -0.131     ; 2.912      ;
; -2.448 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.218     ; 2.793      ;
; -2.442 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; ram_load     ; ram_load    ; 1.000        ; -0.224     ; 2.882      ;
; -2.438 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.202     ; 2.799      ;
; -2.430 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ram_load     ; ram_load    ; 1.000        ; -0.172     ; 2.914      ;
; -2.430 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.180     ; 2.804      ;
; -2.422 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.028     ; 2.895      ;
; -2.417 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.622     ; 2.282      ;
; -2.417 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.597     ; 2.384      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ram_load'                                                                                          ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.494 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.218      ; 1.264      ;
; -0.489 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.233      ; 1.284      ;
; -0.434 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.154      ; 1.260      ;
; -0.427 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.127      ; 1.240      ;
; -0.372 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 1.746      ; 0.914      ;
; -0.343 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 2.310      ; 1.507      ;
; -0.294 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 1.699      ; 0.945      ;
; -0.288 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.156      ; 1.408      ;
; -0.254 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.217      ; 1.503      ;
; -0.252 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 1.666      ; 0.954      ;
; -0.232 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.139      ; 1.447      ;
; -0.211 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 1.766      ; 1.095      ;
; -0.211 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.131      ; 1.460      ;
; -0.211 ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.401      ; 1.730      ;
; -0.210 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 2.160      ; 1.490      ;
; -0.203 ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 1.598      ; 0.935      ;
; -0.200 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 1.791      ; 1.131      ;
; -0.190 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.219      ; 1.569      ;
; -0.185 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.234      ; 1.589      ;
; -0.178 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.139      ; 1.501      ;
; -0.177 ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.462      ; 1.825      ;
; -0.167 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 1.737      ; 1.110      ;
; -0.161 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 2.236      ; 1.615      ;
; -0.160 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.199      ; 1.579      ;
; -0.146 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 1.791      ; 1.185      ;
; -0.138 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.156      ; 1.558      ;
; -0.136 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.219      ; 1.623      ;
; -0.134 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 2.220      ; 1.626      ;
; -0.134 ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.011      ; 1.417      ;
; -0.134 ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.376      ; 1.782      ;
; -0.133 ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 2.405      ; 1.812      ;
; -0.131 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.234      ; 1.643      ;
; -0.130 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.155      ; 1.565      ;
; -0.123 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.128      ; 1.545      ;
; -0.119 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.153      ; 1.574      ;
; -0.112 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; clk          ; ram_load    ; -0.500       ; 2.131      ; 1.559      ;
; -0.108 ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.139      ; 1.571      ;
; -0.106 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.199      ; 1.633      ;
; -0.104 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.217      ; 1.653      ;
; -0.092 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.130      ; 1.578      ;
; -0.090 ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 1.982      ; 1.432      ;
; -0.087 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; clk          ; ram_load    ; -0.500       ; 1.669      ; 1.122      ;
; -0.076 ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 1.791      ; 1.255      ;
; -0.076 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.155      ; 1.619      ;
; -0.073 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 1.662      ; 1.129      ;
; -0.069 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.128      ; 1.599      ;
; -0.068 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 1.747      ; 1.219      ;
; -0.067 ; mar[0]    ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 2.532      ; 2.005      ;
; -0.065 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.153      ; 1.628      ;
; -0.063 ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 2.555      ; 2.032      ;
; -0.061 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 1.766      ; 1.245      ;
; -0.061 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.131      ; 1.610      ;
; -0.060 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 2.160      ; 1.640      ;
; -0.045 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 1.598      ; 1.093      ;
; -0.038 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.130      ; 1.632      ;
; -0.036 ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.199      ; 1.703      ;
; -0.031 ; mar[1]    ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 2.532      ; 2.041      ;
; -0.017 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 1.737      ; 1.260      ;
; -0.014 ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 1.747      ; 1.273      ;
; -0.013 ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 1.665      ; 1.192      ;
; 0.004  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 1.907      ; 1.451      ;
; 0.005  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.153      ; 1.698      ;
; 0.010  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 1.700      ; 1.250      ;
; 0.018  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.384      ; 1.942      ;
; 0.018  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.464      ; 2.022      ;
; 0.022  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; clk          ; ram_load    ; -0.500       ; 1.775      ; 1.337      ;
; 0.023  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.479      ; 2.042      ;
; 0.032  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.130      ; 1.702      ;
; 0.032  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 1.843      ; 1.415      ;
; 0.036  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 1.655      ; 1.231      ;
; 0.041  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 1.665      ; 1.246      ;
; 0.050  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.036      ; 1.626      ;
; 0.052  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 1.667      ; 1.259      ;
; 0.064  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 1.700      ; 1.304      ;
; 0.070  ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.138      ; 1.748      ;
; 0.077  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; clk          ; ram_load    ; -0.500       ; 1.678      ; 1.295      ;
; 0.077  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 1.662      ; 1.279      ;
; 0.078  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.400      ; 2.018      ;
; 0.085  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.373      ; 1.998      ;
; 0.090  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.444      ; 2.074      ;
; 0.090  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 1.655      ; 1.285      ;
; 0.101  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; clk          ; ram_load    ; -0.500       ; 1.598      ; 1.239      ;
; 0.101  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 1.599      ; 1.240      ;
; 0.102  ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 1.790      ; 1.432      ;
; 0.105  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 1.598      ; 1.243      ;
; 0.106  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 1.667      ; 1.313      ;
; 0.111  ; ac[3]     ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 1.665      ; 1.316      ;
; 0.115  ; mar[0]    ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 2.458      ; 2.113      ;
; 0.119  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 2.481      ; 2.140      ;
; 0.131  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.398      ; 2.069      ;
; 0.135  ; ac[1]     ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 1.584      ; 1.259      ;
; 0.140  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 1.992      ; 1.672      ;
; 0.142  ; ac[2]     ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.198      ; 1.880      ;
; 0.142  ; mar[0]    ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 2.442      ; 2.124      ;
; 0.144  ; mar[1]    ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.361      ; 2.045      ;
; 0.146  ; mar[2]    ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 2.465      ; 2.151      ;
; 0.150  ; mar[1]    ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.441      ; 2.131      ;
; 0.151  ; mar[1]    ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 2.458      ; 2.149      ;
; 0.155  ; mar[1]    ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.456      ; 2.151      ;
; 0.155  ; ac[0]     ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 1.599      ; 1.294      ;
+--------+-----------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                            ;
+-------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; 0.786 ; ac[1]                               ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.907      ;
; 0.847 ; mar[2]                              ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.298      ; 1.229      ;
; 0.858 ; ac[2]                               ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.978      ;
; 0.936 ; ac[0]                               ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.057      ;
; 0.946 ; ac[1]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.067      ;
; 1.000 ; ac[0]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.121      ;
; 1.018 ; ac[0]                               ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.139      ;
; 1.070 ; ac[3]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.191      ;
; 1.162 ; ac[1]                               ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.283      ;
; 1.180 ; mar[2]                              ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.298      ; 1.562      ;
; 1.216 ; ac[0]                               ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.337      ;
; 1.248 ; ac[2]                               ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.368      ;
; 1.278 ; mar[0]                              ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.275      ; 1.637      ;
; 1.282 ; mar[2]                              ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.298      ; 1.664      ;
; 1.306 ; mar[1]                              ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.275      ; 1.665      ;
; 1.314 ; mar[1]                              ; ac[0]   ; clk          ; clk         ; 0.000        ; 0.275      ; 1.673      ;
; 1.354 ; mar[2]                              ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.298      ; 1.736      ;
; 1.399 ; mar[1]                              ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.275      ; 1.758      ;
; 1.410 ; mar[0]                              ; ac[3]   ; clk          ; clk         ; 0.000        ; 0.275      ; 1.769      ;
; 1.419 ; mar[0]                              ; ac[1]   ; clk          ; clk         ; 0.000        ; 0.275      ; 1.778      ;
; 1.486 ; mar[1]                              ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.275      ; 1.845      ;
; 1.532 ; mar[0]                              ; ac[2]   ; clk          ; clk         ; 0.000        ; 0.275      ; 1.891      ;
; 2.966 ; Lab_07_asyncRAM:RAM|ram_block[3][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.510     ; 1.080      ;
; 3.210 ; Lab_07_asyncRAM:RAM|ram_block[7][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.520     ; 1.314      ;
; 3.306 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.522     ; 1.408      ;
; 3.351 ; Lab_07_asyncRAM:RAM|ram_block[7][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.522     ; 1.453      ;
; 3.404 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.524     ; 1.504      ;
; 3.453 ; Lab_07_asyncRAM:RAM|ram_block[1][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.442     ; 1.635      ;
; 3.468 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.524     ; 1.568      ;
; 3.502 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.456     ; 1.670      ;
; 3.503 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -1.456     ; 1.671      ;
; 3.509 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -1.524     ; 1.609      ;
; 3.531 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -1.532     ; 1.623      ;
; 3.534 ; Lab_07_asyncRAM:RAM|ram_block[4][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.640     ; 1.518      ;
; 3.586 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.517     ; 1.693      ;
; 3.631 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.456     ; 1.799      ;
; 3.645 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.616     ; 1.653      ;
; 3.657 ; Lab_07_asyncRAM:RAM|ram_block[5][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.967     ; 1.314      ;
; 3.670 ; Lab_07_asyncRAM:RAM|ram_block[1][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.456     ; 1.838      ;
; 3.672 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.456     ; 1.840      ;
; 3.684 ; Lab_07_asyncRAM:RAM|ram_block[7][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.524     ; 1.784      ;
; 3.686 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.553     ; 1.757      ;
; 3.686 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.589     ; 1.721      ;
; 3.694 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.456     ; 1.862      ;
; 3.700 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.532     ; 1.792      ;
; 3.707 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.624     ; 1.707      ;
; 3.711 ; Lab_07_asyncRAM:RAM|ram_block[2][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.975     ; 1.360      ;
; 3.731 ; Lab_07_asyncRAM:RAM|ram_block[4][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.553     ; 1.802      ;
; 3.736 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.456     ; 1.904      ;
; 3.746 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.517     ; 1.853      ;
; 3.764 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.532     ; 1.856      ;
; 3.766 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.965     ; 1.425      ;
; 3.771 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.624     ; 1.771      ;
; 3.789 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.968     ; 1.445      ;
; 3.805 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.616     ; 1.813      ;
; 3.811 ; Lab_07_asyncRAM:RAM|ram_block[5][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.965     ; 1.470      ;
; 3.812 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -1.624     ; 1.812      ;
; 3.853 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.968     ; 1.509      ;
; 3.878 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.589     ; 1.913      ;
; 3.894 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -1.968     ; 1.550      ;
; 3.895 ; Lab_07_asyncRAM:RAM|ram_block[6][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.033     ; 1.486      ;
; 3.899 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.992     ; 1.531      ;
; 3.900 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.599     ; 1.925      ;
; 3.910 ; Lab_07_asyncRAM:RAM|ram_block[1][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.456     ; 2.078      ;
; 3.939 ; Lab_07_asyncRAM:RAM|ram_block[3][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.599     ; 1.964      ;
; 3.947 ; Lab_07_asyncRAM:RAM|ram_block[1][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.456     ; 2.115      ;
; 3.962 ; Lab_07_asyncRAM:RAM|ram_block[7][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.517     ; 2.069      ;
; 3.975 ; Lab_07_asyncRAM:RAM|ram_block[3][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.532     ; 2.067      ;
; 3.984 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.052     ; 1.556      ;
; 3.987 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.995     ; 1.616      ;
; 3.987 ; Lab_07_asyncRAM:RAM|ram_block[4][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.624     ; 1.987      ;
; 3.988 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -1.967     ; 1.645      ;
; 4.012 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.990     ; 1.646      ;
; 4.021 ; Lab_07_asyncRAM:RAM|ram_block[4][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.616     ; 2.029      ;
; 4.029 ; Lab_07_asyncRAM:RAM|ram_block[6][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.052     ; 1.601      ;
; 4.051 ; Lab_07_asyncRAM:RAM|ram_block[2][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.990     ; 1.685      ;
; 4.054 ; Lab_07_asyncRAM:RAM|ram_block[0][3] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.989     ; 1.689      ;
; 4.069 ; Lab_07_asyncRAM:RAM|ram_block[5][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.968     ; 1.725      ;
; 4.082 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.068     ; 1.638      ;
; 4.091 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.992     ; 1.723      ;
; 4.094 ; Lab_07_asyncRAM:RAM|ram_block[3][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.589     ; 2.129      ;
; 4.101 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.067     ; 1.658      ;
; 4.120 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.125     ; 1.619      ;
; 4.140 ; Lab_07_asyncRAM:RAM|ram_block[0][2] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.067     ; 1.697      ;
; 4.148 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.967     ; 1.805      ;
; 4.179 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -1.995     ; 1.808      ;
; 4.227 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.050     ; 1.801      ;
; 4.242 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.052     ; 1.814      ;
; 4.251 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.068     ; 1.807      ;
; 4.289 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[1]   ; ram_load     ; clk         ; -0.500       ; -2.125     ; 1.788      ;
; 4.306 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.052     ; 1.878      ;
; 4.307 ; Lab_07_asyncRAM:RAM|ram_block[2][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.992     ; 1.939      ;
; 4.315 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.068     ; 1.871      ;
; 4.347 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[0]   ; ram_load     ; clk         ; -0.500       ; -2.052     ; 1.919      ;
; 4.353 ; Lab_07_asyncRAM:RAM|ram_block[2][0] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.125     ; 1.852      ;
; 4.364 ; Lab_07_asyncRAM:RAM|ram_block[5][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.967     ; 2.021      ;
; 4.387 ; Lab_07_asyncRAM:RAM|ram_block[6][1] ; ac[3]   ; ram_load     ; clk         ; -0.500       ; -2.050     ; 1.961      ;
; 4.395 ; Lab_07_asyncRAM:RAM|ram_block[0][1] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -1.995     ; 2.024      ;
; 4.522 ; Lab_07_asyncRAM:RAM|ram_block[6][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.052     ; 2.094      ;
; 4.526 ; Lab_07_asyncRAM:RAM|ram_block[0][0] ; ac[2]   ; ram_load     ; clk         ; -0.500       ; -2.068     ; 2.082      ;
+-------+-------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ac[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mar[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mar[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; mar[2]                    ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mar[2]                    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[0]                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[1]                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[2]                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ac[3]                     ;
; -0.022 ; 0.162        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mar[0]                    ;
; -0.022 ; 0.162        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; mar[1]                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mar[2]|clk                ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[0]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[1]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[3]|clk                 ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ac[2]|clk                 ;
; 0.157  ; 0.157        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mar[0]|clk                ;
; 0.157  ; 0.157        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mar[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.621  ; 0.837        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mar[0]                    ;
; 0.621  ; 0.837        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mar[1]                    ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[2]                     ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[0]                     ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[1]                     ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ac[3]                     ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; mar[2]                    ;
; 0.842  ; 0.842        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mar[0]|clk                ;
; 0.842  ; 0.842        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mar[1]|clk                ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[0]|clk                 ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[1]|clk                 ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[2]|clk                 ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ac[3]|clk                 ;
; 0.849  ; 0.849        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mar[2]|clk                ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ram_load'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                            ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][0] ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][2] ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][0] ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][2] ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][0]|datac           ;
; 0.110  ; 0.110        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][1] ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][2]|datac           ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][0]|datac           ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][2]|datac           ;
; 0.113  ; 0.113        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][1]|datad           ;
; 0.113  ; 0.113        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][1]|datac           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][3]|datad           ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[6][3] ;
; 0.118  ; 0.118        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][1] ;
; 0.118  ; 0.118        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[0][3] ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][0]|datad           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][1]|datad           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][2]|datad           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][3]|datad           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][3]|datac           ;
; 0.122  ; 0.122        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][0] ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|inclk[0]      ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|outclk        ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][1] ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][2] ;
; 0.123  ; 0.123        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[5][3] ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|inclk[0]      ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|outclk        ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|inclk[0]      ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|outclk        ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][0] ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][0]|dataa           ;
; 0.146  ; 0.146        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][1]|datad           ;
; 0.147  ; 0.147        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][2]|datad           ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][3]|datad           ;
; 0.150  ; 0.150        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][1] ;
; 0.151  ; 0.151        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][2] ;
; 0.153  ; 0.153        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[2][3] ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|inclk[0]      ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|outclk        ;
; 0.173  ; 0.173        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][3] ;
; 0.176  ; 0.176        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][0] ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][3]|datac           ;
; 0.178  ; 0.178        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][2] ;
; 0.179  ; 0.179        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][1] ;
; 0.179  ; 0.179        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][0]|datac           ;
; 0.180  ; 0.180        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][1] ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][2]|datac           ;
; 0.182  ; 0.182        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][0]|datad           ;
; 0.182  ; 0.182        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][1]|datac           ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][1]|datac           ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][2]|datad           ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][0]|datad           ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][2]|datad           ;
; 0.185  ; 0.185        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][0] ;
; 0.185  ; 0.185        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][1] ;
; 0.185  ; 0.185        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][2] ;
; 0.185  ; 0.185        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][3]|datad           ;
; 0.185  ; 0.185        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][1]|datad           ;
; 0.185  ; 0.185        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][3]|datad           ;
; 0.186  ; 0.186        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][0] ;
; 0.187  ; 0.187        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[4][2] ;
; 0.188  ; 0.188        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][0] ;
; 0.188  ; 0.188        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][2] ;
; 0.188  ; 0.188        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][0]|datac           ;
; 0.188  ; 0.188        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][1]|datac           ;
; 0.188  ; 0.188        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][2]|datac           ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[1][3] ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[3][3] ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][1] ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; Lab_07_asyncRAM:RAM|ram_block[7][3] ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|inclk[0]      ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|outclk        ;
; 0.191  ; 0.191        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|inclk[0]      ;
; 0.191  ; 0.191        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|outclk        ;
; 0.191  ; 0.191        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|inclk[0]      ;
; 0.191  ; 0.191        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|outclk        ;
; 0.192  ; 0.192        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][3]|datac           ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|inclk[0]      ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|outclk        ;
; 0.216  ; 0.216        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|combout              ;
; 0.217  ; 0.217        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|combout              ;
; 0.218  ; 0.218        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|combout              ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|combout              ;
; 0.222  ; 0.222        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|combout              ;
; 0.223  ; 0.223        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|combout              ;
; 0.225  ; 0.225        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|datac                ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|datad                ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|datac                ;
; 0.230  ; 0.230        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|datab                ;
; 0.230  ; 0.230        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|combout              ;
; 0.230  ; 0.230        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|dataa                ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|dataa                ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|dataa                ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|dataa                ;
; 0.240  ; 0.240        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram_load ; Rise       ; ram_load~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|i                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clk        ; 1.885 ; 2.532 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; 3.094 ; 3.745 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; 3.094 ; 3.745 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; 2.827 ; 3.555 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; 2.684 ; 3.389 ; Rise       ; clk             ;
; input[*]    ; clk        ; 1.570 ; 2.219 ; Rise       ; clk             ;
;  input[0]   ; clk        ; 1.302 ; 1.931 ; Rise       ; clk             ;
;  input[1]   ; clk        ; 1.293 ; 1.925 ; Rise       ; clk             ;
;  input[2]   ; clk        ; 1.570 ; 2.208 ; Rise       ; clk             ;
;  input[3]   ; clk        ; 1.549 ; 2.219 ; Rise       ; clk             ;
; input_sel   ; clk        ; 1.561 ; 2.185 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; 1.575 ; 2.211 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; 0.433 ; 0.695 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; 1.575 ; 2.211 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; 1.411 ; 1.985 ; Rise       ; clk             ;
; mar_load    ; clk        ; 1.768 ; 2.387 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 2.116 ; 2.758 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 2.116 ; 2.758 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 1.781 ; 2.509 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 1.638 ; 2.343 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clk        ; -1.480 ; -2.103 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; -1.461 ; -2.080 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; -1.544 ; -2.134 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; -1.474 ; -2.104 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; -1.461 ; -2.080 ; Rise       ; clk             ;
; input[*]    ; clk        ; -1.061 ; -1.675 ; Rise       ; clk             ;
;  input[0]   ; clk        ; -1.070 ; -1.681 ; Rise       ; clk             ;
;  input[1]   ; clk        ; -1.061 ; -1.675 ; Rise       ; clk             ;
;  input[2]   ; clk        ; -1.334 ; -1.960 ; Rise       ; clk             ;
;  input[3]   ; clk        ; -1.278 ; -1.928 ; Rise       ; clk             ;
; input_sel   ; clk        ; -1.247 ; -1.875 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; -0.262 ; -0.528 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; -0.262 ; -0.528 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; -1.353 ; -1.980 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; -1.198 ; -1.764 ; Rise       ; clk             ;
; mar_load    ; clk        ; -1.559 ; -2.159 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 0.175  ; -0.451 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 0.078  ; -0.512 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 0.175  ; -0.451 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 0.161  ; -0.458 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_chk[*]  ; clk        ; 6.154 ; 6.359 ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 5.811 ; 5.912 ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 6.154 ; 6.359 ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 5.905 ; 6.033 ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 5.839 ; 5.898 ; Rise       ; clk             ;
; mar_out[*]   ; clk        ; 3.648 ; 3.744 ; Rise       ; clk             ;
;  mar_out[0]  ; clk        ; 3.355 ; 3.408 ; Rise       ; clk             ;
;  mar_out[1]  ; clk        ; 3.396 ; 3.460 ; Rise       ; clk             ;
;  mar_out[2]  ; clk        ; 3.648 ; 3.744 ; Rise       ; clk             ;
; mux_out[*]   ; clk        ; 7.052 ; 7.192 ; Rise       ; clk             ;
;  mux_out[0]  ; clk        ; 6.442 ; 6.603 ; Rise       ; clk             ;
;  mux_out[1]  ; clk        ; 6.071 ; 6.330 ; Rise       ; clk             ;
;  mux_out[2]  ; clk        ; 5.978 ; 6.065 ; Rise       ; clk             ;
;  mux_out[3]  ; clk        ; 7.052 ; 7.192 ; Rise       ; clk             ;
; output[*]    ; clk        ; 4.222 ; 4.381 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 4.222 ; 4.381 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.969 ; 4.049 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.740 ; 3.814 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.646 ; 3.724 ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 8.482 ; 8.545 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 8.175 ; 8.260 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 8.482 ; 8.545 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 8.049 ; 8.177 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 7.989 ; 8.048 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 5.795 ; 5.867 ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 5.795 ; 5.823 ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 5.538 ; 5.570 ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 5.790 ; 5.867 ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 5.580 ; 5.619 ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 5.741 ; 5.791 ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 5.180 ; 5.238 ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 5.741 ; 5.791 ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 5.271 ; 5.322 ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 5.008 ; 5.045 ; Fall       ; ram_load        ;
; mux_out[*]   ; ram_load   ; 9.202 ; 9.342 ; Fall       ; ram_load        ;
;  mux_out[0]  ; ram_load   ; 8.806 ; 8.951 ; Fall       ; ram_load        ;
;  mux_out[1]  ; ram_load   ; 8.399 ; 8.516 ; Fall       ; ram_load        ;
;  mux_out[2]  ; ram_load   ; 8.122 ; 8.209 ; Fall       ; ram_load        ;
;  mux_out[3]  ; ram_load   ; 9.202 ; 9.342 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_chk[*]  ; clk        ; 4.256 ; 4.364 ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 4.694 ; 4.767 ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 4.823 ; 4.891 ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 4.256 ; 4.364 ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 4.422 ; 4.485 ; Rise       ; clk             ;
; mar_out[*]   ; clk        ; 3.244 ; 3.293 ; Rise       ; clk             ;
;  mar_out[0]  ; clk        ; 3.244 ; 3.293 ; Rise       ; clk             ;
;  mar_out[1]  ; clk        ; 3.285 ; 3.346 ; Rise       ; clk             ;
;  mar_out[2]  ; clk        ; 3.527 ; 3.619 ; Rise       ; clk             ;
; mux_out[*]   ; clk        ; 4.323 ; 4.391 ; Rise       ; clk             ;
;  mux_out[0]  ; clk        ; 5.318 ; 5.451 ; Rise       ; clk             ;
;  mux_out[1]  ; clk        ; 4.719 ; 4.838 ; Rise       ; clk             ;
;  mux_out[2]  ; clk        ; 4.323 ; 4.391 ; Rise       ; clk             ;
;  mux_out[3]  ; clk        ; 5.610 ; 5.753 ; Rise       ; clk             ;
; output[*]    ; clk        ; 3.523 ; 3.596 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 4.079 ; 4.231 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.834 ; 3.909 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.614 ; 3.684 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.523 ; 3.596 ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 5.998 ; 6.091 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 6.735 ; 6.806 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 6.997 ; 7.065 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 6.305 ; 6.413 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 5.998 ; 6.091 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 5.361 ; 5.391 ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 5.593 ; 5.619 ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 5.361 ; 5.391 ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 5.605 ; 5.678 ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 5.401 ; 5.438 ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 4.855 ; 4.889 ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 5.019 ; 5.074 ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 5.581 ; 5.629 ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 5.103 ; 5.151 ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 4.855 ; 4.889 ; Fall       ; ram_load        ;
; mux_out[*]   ; ram_load   ; 6.372 ; 6.440 ; Fall       ; ram_load        ;
;  mux_out[0]  ; ram_load   ; 7.359 ; 7.490 ; Fall       ; ram_load        ;
;  mux_out[1]  ; ram_load   ; 6.893 ; 7.012 ; Fall       ; ram_load        ;
;  mux_out[2]  ; ram_load   ; 6.372 ; 6.440 ; Fall       ; ram_load        ;
;  mux_out[3]  ; ram_load   ; 7.186 ; 7.359 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 6.307 ; 6.411 ; 6.968 ; 7.053 ;
; alu_sel[0] ; data_chk[1] ; 6.634 ; 6.697 ; 7.276 ; 7.339 ;
; alu_sel[0] ; data_chk[2] ; 6.390 ; 6.518 ; 7.041 ; 7.169 ;
; alu_sel[0] ; data_chk[3] ; 6.319 ; 6.378 ; 6.961 ; 7.020 ;
; alu_sel[0] ; mux_out[0]  ; 6.938 ; 7.102 ; 7.599 ; 7.744 ;
; alu_sel[0] ; mux_out[1]  ; 6.551 ; 6.668 ; 7.193 ; 7.310 ;
; alu_sel[0] ; mux_out[2]  ; 6.463 ; 6.550 ; 7.114 ; 7.201 ;
; alu_sel[0] ; mux_out[3]  ; 7.532 ; 7.672 ; 8.174 ; 8.314 ;
; alu_sel[1] ; data_chk[0] ; 6.122 ; 6.199 ; 6.839 ; 6.916 ;
; alu_sel[1] ; data_chk[1] ; 6.367 ; 6.430 ; 7.089 ; 7.152 ;
; alu_sel[1] ; data_chk[2] ; 6.112 ; 6.251 ; 6.835 ; 6.979 ;
; alu_sel[1] ; data_chk[3] ; 5.806 ; 5.865 ; 6.527 ; 6.586 ;
; alu_sel[1] ; mux_out[0]  ; 6.753 ; 6.890 ; 7.470 ; 7.607 ;
; alu_sel[1] ; mux_out[1]  ; 6.284 ; 6.401 ; 7.006 ; 7.123 ;
; alu_sel[1] ; mux_out[2]  ; 6.185 ; 6.283 ; 6.908 ; 7.011 ;
; alu_sel[1] ; mux_out[3]  ; 7.019 ; 7.159 ; 7.740 ; 7.880 ;
; alu_sel[2] ; data_chk[0] ; 5.979 ; 6.056 ; 6.673 ; 6.750 ;
; alu_sel[2] ; data_chk[1] ; 6.224 ; 6.287 ; 6.923 ; 6.986 ;
; alu_sel[2] ; data_chk[2] ; 5.969 ; 6.108 ; 6.669 ; 6.813 ;
; alu_sel[2] ; data_chk[3] ; 5.663 ; 5.722 ; 6.361 ; 6.420 ;
; alu_sel[2] ; mux_out[0]  ; 6.610 ; 6.747 ; 7.304 ; 7.441 ;
; alu_sel[2] ; mux_out[1]  ; 6.141 ; 6.258 ; 6.840 ; 6.957 ;
; alu_sel[2] ; mux_out[2]  ; 6.042 ; 6.140 ; 6.742 ; 6.845 ;
; alu_sel[2] ; mux_out[3]  ; 6.876 ; 7.016 ; 7.574 ; 7.714 ;
; input[0]   ; mux_out[0]  ; 5.561 ;       ;       ; 6.274 ;
; input[1]   ; mux_out[1]  ; 5.193 ;       ;       ; 5.926 ;
; input[2]   ; mux_out[2]  ; 4.990 ;       ;       ; 5.664 ;
; input[3]   ; mux_out[3]  ; 6.185 ;       ;       ; 6.980 ;
; input_sel  ; mux_out[0]  ; 5.762 ; 5.848 ; 6.411 ; 6.509 ;
; input_sel  ; mux_out[1]  ; 5.401 ; 5.504 ; 6.050 ; 6.165 ;
; input_sel  ; mux_out[2]  ; 4.975 ; 5.017 ; 5.587 ; 5.641 ;
; input_sel  ; mux_out[3]  ; 6.140 ; 6.255 ; 6.764 ; 6.940 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 5.495 ; 5.602 ; 6.175 ; 6.204 ;
; alu_sel[0] ; data_chk[1] ; 5.691 ; 5.745 ; 6.319 ; 6.411 ;
; alu_sel[0] ; data_chk[2] ; 5.194 ; 5.370 ; 5.846 ; 5.936 ;
; alu_sel[0] ; data_chk[3] ; 5.036 ; 5.124 ; 5.626 ; 5.733 ;
; alu_sel[0] ; mux_out[0]  ; 6.119 ; 6.286 ; 6.799 ; 6.888 ;
; alu_sel[0] ; mux_out[1]  ; 5.587 ; 5.692 ; 6.215 ; 6.358 ;
; alu_sel[0] ; mux_out[2]  ; 5.261 ; 5.397 ; 5.913 ; 5.963 ;
; alu_sel[0] ; mux_out[3]  ; 6.224 ; 6.392 ; 6.814 ; 7.001 ;
; alu_sel[1] ; data_chk[0] ; 5.322 ; 5.388 ; 5.948 ; 6.034 ;
; alu_sel[1] ; data_chk[1] ; 5.669 ; 5.761 ; 6.253 ; 6.307 ;
; alu_sel[1] ; data_chk[2] ; 5.298 ; 5.432 ; 5.924 ; 6.078 ;
; alu_sel[1] ; data_chk[3] ; 4.966 ; 5.070 ; 5.596 ; 5.658 ;
; alu_sel[1] ; mux_out[0]  ; 5.946 ; 6.072 ; 6.572 ; 6.718 ;
; alu_sel[1] ; mux_out[1]  ; 5.565 ; 5.708 ; 6.149 ; 6.254 ;
; alu_sel[1] ; mux_out[2]  ; 5.365 ; 5.459 ; 5.991 ; 6.105 ;
; alu_sel[1] ; mux_out[3]  ; 6.154 ; 6.338 ; 6.784 ; 6.926 ;
; alu_sel[2] ; data_chk[0] ; 5.547 ; 5.600 ; 6.196 ; 6.268 ;
; alu_sel[2] ; data_chk[1] ; 5.516 ; 5.570 ; 6.135 ; 6.227 ;
; alu_sel[2] ; data_chk[2] ; 5.334 ; 5.434 ; 6.004 ; 6.097 ;
; alu_sel[2] ; data_chk[3] ; 4.953 ; 5.002 ; 5.572 ; 5.659 ;
; alu_sel[2] ; mux_out[0]  ; 6.171 ; 6.284 ; 6.820 ; 6.952 ;
; alu_sel[2] ; mux_out[1]  ; 5.412 ; 5.517 ; 6.031 ; 6.174 ;
; alu_sel[2] ; mux_out[2]  ; 5.401 ; 5.461 ; 6.071 ; 6.124 ;
; alu_sel[2] ; mux_out[3]  ; 6.141 ; 6.270 ; 6.760 ; 6.927 ;
; input[0]   ; mux_out[0]  ; 5.386 ;       ;       ; 6.084 ;
; input[1]   ; mux_out[1]  ; 5.010 ;       ;       ; 5.727 ;
; input[2]   ; mux_out[2]  ; 4.815 ;       ;       ; 5.474 ;
; input[3]   ; mux_out[3]  ; 5.958 ;       ;       ; 6.735 ;
; input_sel  ; mux_out[0]  ; 5.573 ; 5.651 ; 6.193 ; 6.294 ;
; input_sel  ; mux_out[1]  ; 5.205 ; 5.299 ; 5.824 ; 5.941 ;
; input_sel  ; mux_out[2]  ; 4.794 ; 4.829 ; 5.378 ; 5.436 ;
; input_sel  ; mux_out[3]  ; 5.937 ; 6.055 ; 6.557 ; 6.714 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -7.436   ; -0.494 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -7.436   ; 0.786  ; N/A      ; N/A     ; -3.000              ;
;  ram_load        ; -5.648   ; -0.494 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -195.683 ; -6.077 ; 0.0      ; 0.0     ; -13.181             ;
;  clk             ; -28.510  ; 0.000  ; N/A      ; N/A     ; -10.181             ;
;  ram_load        ; -167.173 ; -6.077 ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clk        ; 3.341 ; 3.778 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; 5.615 ; 6.095 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; 5.615 ; 6.095 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; 5.139 ; 5.667 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; 4.856 ; 5.343 ; Rise       ; clk             ;
; input[*]    ; clk        ; 2.790 ; 3.286 ; Rise       ; clk             ;
;  input[0]   ; clk        ; 2.325 ; 2.818 ; Rise       ; clk             ;
;  input[1]   ; clk        ; 2.284 ; 2.772 ; Rise       ; clk             ;
;  input[2]   ; clk        ; 2.790 ; 3.286 ; Rise       ; clk             ;
;  input[3]   ; clk        ; 2.739 ; 3.251 ; Rise       ; clk             ;
; input_sel   ; clk        ; 2.809 ; 3.301 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; 2.811 ; 3.296 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; 0.715 ; 0.827 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; 2.811 ; 3.296 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; 2.519 ; 2.931 ; Rise       ; clk             ;
; mar_load    ; clk        ; 3.141 ; 3.600 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 4.298 ; 4.775 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 4.298 ; 4.775 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 3.774 ; 4.302 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 3.491 ; 3.978 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clk        ; -1.480 ; -2.103 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; -1.461 ; -2.080 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; -1.544 ; -2.134 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; -1.474 ; -2.104 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; -1.461 ; -2.080 ; Rise       ; clk             ;
; input[*]    ; clk        ; -1.061 ; -1.675 ; Rise       ; clk             ;
;  input[0]   ; clk        ; -1.070 ; -1.681 ; Rise       ; clk             ;
;  input[1]   ; clk        ; -1.061 ; -1.675 ; Rise       ; clk             ;
;  input[2]   ; clk        ; -1.334 ; -1.960 ; Rise       ; clk             ;
;  input[3]   ; clk        ; -1.278 ; -1.928 ; Rise       ; clk             ;
; input_sel   ; clk        ; -1.247 ; -1.875 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; -0.262 ; -0.502 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; -0.262 ; -0.502 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; -1.353 ; -1.980 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; -1.198 ; -1.764 ; Rise       ; clk             ;
; mar_load    ; clk        ; -1.559 ; -2.159 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 0.175  ; -0.451 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 0.078  ; -0.512 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 0.175  ; -0.451 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 0.161  ; -0.458 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_chk[*]  ; clk        ; 10.514 ; 10.547 ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 10.078 ; 10.041 ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 10.514 ; 10.547 ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 10.400 ; 10.327 ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 10.120 ; 10.047 ; Rise       ; clk             ;
; mar_out[*]   ; clk        ; 6.276  ; 6.207  ; Rise       ; clk             ;
;  mar_out[0]  ; clk        ; 5.764  ; 5.699  ; Rise       ; clk             ;
;  mar_out[1]  ; clk        ; 5.834  ; 5.766  ; Rise       ; clk             ;
;  mar_out[2]  ; clk        ; 6.276  ; 6.207  ; Rise       ; clk             ;
; mux_out[*]   ; clk        ; 11.999 ; 11.963 ; Rise       ; clk             ;
;  mux_out[0]  ; clk        ; 11.019 ; 11.040 ; Rise       ; clk             ;
;  mux_out[1]  ; clk        ; 10.622 ; 10.647 ; Rise       ; clk             ;
;  mux_out[2]  ; clk        ; 10.526 ; 10.408 ; Rise       ; clk             ;
;  mux_out[3]  ; clk        ; 11.999 ; 11.963 ; Rise       ; clk             ;
; output[*]    ; clk        ; 7.228  ; 7.256  ; Rise       ; clk             ;
;  output[0]   ; clk        ; 7.228  ; 7.256  ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.816  ; 6.734  ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.406  ; 6.367  ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.242  ; 6.233  ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 13.945 ; 13.882 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 13.616 ; 13.577 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 13.945 ; 13.882 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 13.546 ; 13.473 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 13.309 ; 13.236 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 9.439  ; 9.317  ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 9.439  ; 9.317  ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 8.992  ; 8.884  ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 9.401  ; 9.315  ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 9.028  ; 8.941  ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 9.159  ; 9.090  ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 8.443  ; 8.315  ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 9.159  ; 9.090  ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 8.558  ; 8.445  ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 8.110  ; 7.989  ; Fall       ; ram_load        ;
; mux_out[*]   ; ram_load   ; 15.188 ; 15.152 ; Fall       ; ram_load        ;
;  mux_out[0]  ; ram_load   ; 14.557 ; 14.576 ; Fall       ; ram_load        ;
;  mux_out[1]  ; ram_load   ; 14.053 ; 13.982 ; Fall       ; ram_load        ;
;  mux_out[2]  ; ram_load   ; 13.672 ; 13.554 ; Fall       ; ram_load        ;
;  mux_out[3]  ; ram_load   ; 15.188 ; 15.152 ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_chk[*]  ; clk        ; 4.256 ; 4.364 ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 4.694 ; 4.767 ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 4.823 ; 4.891 ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 4.256 ; 4.364 ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 4.422 ; 4.485 ; Rise       ; clk             ;
; mar_out[*]   ; clk        ; 3.244 ; 3.293 ; Rise       ; clk             ;
;  mar_out[0]  ; clk        ; 3.244 ; 3.293 ; Rise       ; clk             ;
;  mar_out[1]  ; clk        ; 3.285 ; 3.346 ; Rise       ; clk             ;
;  mar_out[2]  ; clk        ; 3.527 ; 3.619 ; Rise       ; clk             ;
; mux_out[*]   ; clk        ; 4.323 ; 4.391 ; Rise       ; clk             ;
;  mux_out[0]  ; clk        ; 5.318 ; 5.451 ; Rise       ; clk             ;
;  mux_out[1]  ; clk        ; 4.719 ; 4.838 ; Rise       ; clk             ;
;  mux_out[2]  ; clk        ; 4.323 ; 4.391 ; Rise       ; clk             ;
;  mux_out[3]  ; clk        ; 5.610 ; 5.753 ; Rise       ; clk             ;
; output[*]    ; clk        ; 3.523 ; 3.596 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 4.079 ; 4.231 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.834 ; 3.909 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.614 ; 3.684 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.523 ; 3.596 ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 5.998 ; 6.091 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 6.735 ; 6.806 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 6.997 ; 7.065 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 6.305 ; 6.413 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 5.998 ; 6.091 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 5.361 ; 5.391 ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 5.593 ; 5.619 ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 5.361 ; 5.391 ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 5.605 ; 5.678 ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 5.401 ; 5.438 ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 4.855 ; 4.889 ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 5.019 ; 5.074 ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 5.581 ; 5.629 ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 5.103 ; 5.151 ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 4.855 ; 4.889 ; Fall       ; ram_load        ;
; mux_out[*]   ; ram_load   ; 6.372 ; 6.440 ; Fall       ; ram_load        ;
;  mux_out[0]  ; ram_load   ; 7.359 ; 7.490 ; Fall       ; ram_load        ;
;  mux_out[1]  ; ram_load   ; 6.893 ; 7.012 ; Fall       ; ram_load        ;
;  mux_out[2]  ; ram_load   ; 6.372 ; 6.440 ; Fall       ; ram_load        ;
;  mux_out[3]  ; ram_load   ; 7.186 ; 7.359 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 10.957 ; 10.922 ; 11.466 ; 11.385 ;
; alu_sel[0] ; data_chk[1] ; 11.286 ; 11.223 ; 11.795 ; 11.732 ;
; alu_sel[0] ; data_chk[2] ; 11.265 ; 11.192 ; 11.745 ; 11.672 ;
; alu_sel[0] ; data_chk[3] ; 10.979 ; 10.906 ; 11.456 ; 11.383 ;
; alu_sel[0] ; mux_out[0]  ; 11.898 ; 11.921 ; 12.407 ; 12.384 ;
; alu_sel[0] ; mux_out[1]  ; 11.394 ; 11.323 ; 11.903 ; 11.832 ;
; alu_sel[0] ; mux_out[2]  ; 11.391 ; 11.273 ; 11.871 ; 11.753 ;
; alu_sel[0] ; mux_out[3]  ; 12.858 ; 12.822 ; 13.335 ; 13.299 ;
; alu_sel[1] ; data_chk[0] ; 10.655 ; 10.623 ; 11.177 ; 11.151 ;
; alu_sel[1] ; data_chk[1] ; 10.896 ; 10.833 ; 11.419 ; 11.356 ;
; alu_sel[1] ; data_chk[2] ; 10.740 ; 10.716 ; 11.248 ; 11.244 ;
; alu_sel[1] ; data_chk[3] ; 10.145 ; 10.071 ; 10.668 ; 10.594 ;
; alu_sel[1] ; mux_out[0]  ; 11.596 ; 11.622 ; 12.118 ; 12.150 ;
; alu_sel[1] ; mux_out[1]  ; 11.004 ; 10.933 ; 11.527 ; 11.456 ;
; alu_sel[1] ; mux_out[2]  ; 10.866 ; 10.797 ; 11.374 ; 11.325 ;
; alu_sel[1] ; mux_out[3]  ; 12.024 ; 11.987 ; 12.547 ; 12.510 ;
; alu_sel[2] ; data_chk[0] ; 10.372 ; 10.340 ; 10.853 ; 10.827 ;
; alu_sel[2] ; data_chk[1] ; 10.613 ; 10.550 ; 11.095 ; 11.032 ;
; alu_sel[2] ; data_chk[2] ; 10.457 ; 10.433 ; 10.924 ; 10.920 ;
; alu_sel[2] ; data_chk[3] ; 9.862  ; 9.788  ; 10.344 ; 10.270 ;
; alu_sel[2] ; mux_out[0]  ; 11.313 ; 11.339 ; 11.794 ; 11.826 ;
; alu_sel[2] ; mux_out[1]  ; 10.721 ; 10.650 ; 11.203 ; 11.132 ;
; alu_sel[2] ; mux_out[2]  ; 10.583 ; 10.514 ; 11.050 ; 11.001 ;
; alu_sel[2] ; mux_out[3]  ; 11.741 ; 11.704 ; 12.223 ; 12.186 ;
; input[0]   ; mux_out[0]  ; 9.350  ;        ;        ; 9.833  ;
; input[1]   ; mux_out[1]  ; 8.948  ;        ;        ; 9.364  ;
; input[2]   ; mux_out[2]  ; 8.595  ;        ;        ; 8.944  ;
; input[3]   ; mux_out[3]  ; 10.427 ;        ;        ; 10.900 ;
; input_sel  ; mux_out[0]  ; 9.697  ; 9.687  ; 10.174 ; 10.187 ;
; input_sel  ; mux_out[1]  ; 9.334  ; 9.262  ; 9.811  ; 9.762  ;
; input_sel  ; mux_out[2]  ; 8.606  ; 8.467  ; 9.075  ; 8.959  ;
; input_sel  ; mux_out[3]  ; 10.361 ; 10.305 ; 10.800 ; 10.847 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 5.495 ; 5.602 ; 6.175 ; 6.204 ;
; alu_sel[0] ; data_chk[1] ; 5.691 ; 5.745 ; 6.319 ; 6.411 ;
; alu_sel[0] ; data_chk[2] ; 5.194 ; 5.370 ; 5.846 ; 5.936 ;
; alu_sel[0] ; data_chk[3] ; 5.036 ; 5.124 ; 5.626 ; 5.733 ;
; alu_sel[0] ; mux_out[0]  ; 6.119 ; 6.286 ; 6.799 ; 6.888 ;
; alu_sel[0] ; mux_out[1]  ; 5.587 ; 5.692 ; 6.215 ; 6.358 ;
; alu_sel[0] ; mux_out[2]  ; 5.261 ; 5.397 ; 5.913 ; 5.963 ;
; alu_sel[0] ; mux_out[3]  ; 6.224 ; 6.392 ; 6.814 ; 7.001 ;
; alu_sel[1] ; data_chk[0] ; 5.322 ; 5.388 ; 5.948 ; 6.034 ;
; alu_sel[1] ; data_chk[1] ; 5.669 ; 5.761 ; 6.253 ; 6.307 ;
; alu_sel[1] ; data_chk[2] ; 5.298 ; 5.432 ; 5.924 ; 6.078 ;
; alu_sel[1] ; data_chk[3] ; 4.966 ; 5.070 ; 5.596 ; 5.658 ;
; alu_sel[1] ; mux_out[0]  ; 5.946 ; 6.072 ; 6.572 ; 6.718 ;
; alu_sel[1] ; mux_out[1]  ; 5.565 ; 5.708 ; 6.149 ; 6.254 ;
; alu_sel[1] ; mux_out[2]  ; 5.365 ; 5.459 ; 5.991 ; 6.105 ;
; alu_sel[1] ; mux_out[3]  ; 6.154 ; 6.338 ; 6.784 ; 6.926 ;
; alu_sel[2] ; data_chk[0] ; 5.547 ; 5.600 ; 6.196 ; 6.268 ;
; alu_sel[2] ; data_chk[1] ; 5.516 ; 5.570 ; 6.135 ; 6.227 ;
; alu_sel[2] ; data_chk[2] ; 5.334 ; 5.434 ; 6.004 ; 6.097 ;
; alu_sel[2] ; data_chk[3] ; 4.953 ; 5.002 ; 5.572 ; 5.659 ;
; alu_sel[2] ; mux_out[0]  ; 6.171 ; 6.284 ; 6.820 ; 6.952 ;
; alu_sel[2] ; mux_out[1]  ; 5.412 ; 5.517 ; 6.031 ; 6.174 ;
; alu_sel[2] ; mux_out[2]  ; 5.401 ; 5.461 ; 6.071 ; 6.124 ;
; alu_sel[2] ; mux_out[3]  ; 6.141 ; 6.270 ; 6.760 ; 6.927 ;
; input[0]   ; mux_out[0]  ; 5.386 ;       ;       ; 6.084 ;
; input[1]   ; mux_out[1]  ; 5.010 ;       ;       ; 5.727 ;
; input[2]   ; mux_out[2]  ; 4.815 ;       ;       ; 5.474 ;
; input[3]   ; mux_out[3]  ; 5.958 ;       ;       ; 6.735 ;
; input_sel  ; mux_out[0]  ; 5.573 ; 5.651 ; 6.193 ; 6.294 ;
; input_sel  ; mux_out[1]  ; 5.205 ; 5.299 ; 5.824 ; 5.941 ;
; input_sel  ; mux_out[2]  ; 4.794 ; 4.829 ; 5.378 ; 5.436 ;
; input_sel  ; mux_out[3]  ; 5.937 ; 6.055 ; 6.557 ; 6.714 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mux_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mux_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mar_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mar_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mar_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; input[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_sel      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_in[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_load       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_load       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_in[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_in[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ac_load        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mux_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; mux_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; mux_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; mux_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; mar_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; mar_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; mar_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; m1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; m2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; m2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mux_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; mux_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; mux_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; mux_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; mar_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; mar_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; mar_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; m1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; m2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; m2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mux_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; mux_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; mux_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mux_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; mar_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; mar_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; mar_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; m1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; m2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; m2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 144      ; 0        ; 0        ; 0        ;
; ram_load   ; clk      ; 0        ; 144      ; 0        ; 0        ;
; clk        ; ram_load ; 0        ; 0        ; 1152     ; 0        ;
; ram_load   ; ram_load ; 0        ; 0        ; 0        ; 1152     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 144      ; 0        ; 0        ; 0        ;
; ram_load   ; clk      ; 0        ; 144      ; 0        ; 0        ;
; clk        ; ram_load ; 0        ; 0        ; 1152     ; 0        ;
; ram_load   ; ram_load ; 0        ; 0        ; 0        ; 1152     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 158   ; 158  ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 251   ; 251  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Apr 30 17:02:48 2021
Info: Command: quartus_sta Lab_07_DataProcessor -c Lab_07_DataProcessor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab_07_DataProcessor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ram_load ram_load
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.436             -28.510 clk 
    Info (332119):    -5.648            -167.173 ram_load 
Info (332146): Worst-case hold slack is -0.491
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.491              -3.046 ram_load 
    Info (332119):     1.484               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 clk 
    Info (332119):    -3.000              -3.000 ram_load 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.630
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.630             -25.399 clk 
    Info (332119):    -4.951            -146.839 ram_load 
Info (332146): Worst-case hold slack is -0.369
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.369              -2.079 ram_load 
    Info (332119):     1.334               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 clk 
    Info (332119):    -3.000              -3.000 ram_load 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.293
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.293             -16.617 clk 
    Info (332119):    -2.806             -81.430 ram_load 
Info (332146): Worst-case hold slack is -0.494
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.494              -6.077 ram_load 
    Info (332119):     0.786               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.181 clk 
    Info (332119):    -3.000              -3.000 ram_load 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4639 megabytes
    Info: Processing ended: Fri Apr 30 17:02:52 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


