Fitter report for Lab2
Tue May 15 14:36:11 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------+
; Fitter Summary                                                            ;
+---------------------------+-----------------------------------------------+
; Fitter Status             ; Successful - Tue May 15 14:36:11 2012         ;
; Quartus II 32-bit Version ; 11.1 Build 216 11/23/2011 SP 1 SJ Web Edition ;
; Revision Name             ; Lab2                                          ;
; Top-level Entity Name     ; Lab2                                          ;
; Family                    ; MAX II                                        ;
; Device                    ; EPM2210F324C3                                 ;
; Timing Models             ; Final                                         ;
; Total logic elements      ; 106 / 2,210 ( 5 % )                           ;
; Total pins                ; 33 / 272 ( 12 % )                             ;
; Total virtual pins        ; 0                                             ;
; UFM blocks                ; 0 / 1 ( 0 % )                                 ;
+---------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM2210F324C3                  ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/robopanda333/Documents/QuartusProjects/APLD_CST_351/LAB2/Synthisis/Lab2.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 106 / 2,210 ( 5 % )  ;
;     -- Combinational with no register       ; 41                   ;
;     -- Register only                        ; 1                    ;
;     -- Combinational with a register        ; 64                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 33                   ;
;     -- 3 input functions                    ; 24                   ;
;     -- 2 input functions                    ; 45                   ;
;     -- 1 input functions                    ; 3                    ;
;     -- 0 input functions                    ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 88                   ;
;     -- arithmetic mode                      ; 18                   ;
;     -- qfbk mode                            ; 3                    ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 30                   ;
;     -- asynchronous clear/load mode         ; 0                    ;
;                                             ;                      ;
; Total registers                             ; 65 / 2,210 ( 3 % )   ;
; Total LABs                                  ; 15 / 221 ( 7 % )     ;
; Logic elements in carry chains              ; 20                   ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 33 / 272 ( 12 % )    ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
; Global signals                              ; 3                    ;
; UFM blocks                                  ; 0 / 1 ( 0 % )        ;
; Global clocks                               ; 3 / 4 ( 75 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%         ;
; Maximum fan-out node                        ; CLKDIV:cckdv|CLK_1k  ;
; Maximum fan-out                             ; 45                   ;
; Highest non-global fan-out signal           ; SPI:spi|state.s_idle ;
; Highest non-global fan-out                  ; 16                   ;
; Total fan-out                               ; 427                  ;
; Average fan-out                             ; 3.07                 ;
+---------------------------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                    ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; CLK    ; J6    ; 1        ; 0            ; 8            ; 0           ; 16                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; K_I[0] ; B18   ; 2        ; 20           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; K_I[1] ; B15   ; 2        ; 18           ; 14           ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; K_I[2] ; B14   ; 2        ; 16           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; K_I[3] ; B13   ; 2        ; 14           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sIn    ; C15   ; 2        ; 19           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; COM4         ; B3    ; 2        ; 1            ; 14           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; COM[0]       ; C3    ; 1        ; 0            ; 13           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; COM[1]       ; F3    ; 1        ; 0            ; 12           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; COM[2]       ; H3    ; 1        ; 0            ; 10           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DP           ; C4    ; 2        ; 2            ; 14           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED_LEFT[0]  ; V5    ; 4        ; 5            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED_LEFT[1]  ; U5    ; 4        ; 4            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED_LEFT[2]  ; V4    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED_LEFT[3]  ; U4    ; 4        ; 3            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED_RIGHT[0] ; V12   ; 4        ; 14           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED_RIGHT[1] ; U12   ; 4        ; 12           ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED_RIGHT[2] ; V13   ; 4        ; 15           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED_RIGHT[3] ; U13   ; 4        ; 15           ; 0            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[0]       ; D12   ; 2        ; 17           ; 14           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[1]       ; C12   ; 2        ; 17           ; 14           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[2]       ; D11   ; 2        ; 15           ; 14           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[3]       ; C11   ; 2        ; 14           ; 14           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[4]       ; D10   ; 2        ; 12           ; 14           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[5]       ; C10   ; 2        ; 11           ; 14           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; SEG[6]       ; C9    ; 2        ; 11           ; 14           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; sClk         ; B16   ; 2        ; 19           ; 14           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; sOut         ; D14   ; 2        ; 20           ; 14           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; sSS          ; C14   ; 2        ; 17           ; 14           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+--------------------------------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source                       ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+--------------------------------------------+---------------------+
; K_O[0] ; B9    ; 2        ; 9            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; KP_top:kp|KP_Scan:sc|Decoder0~0 (inverted) ; -                   ;
; K_O[1] ; A10   ; 2        ; 10           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; KP_top:kp|KP_Scan:sc|Decoder0~1 (inverted) ; -                   ;
; K_O[2] ; B11   ; 2        ; 12           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; KP_top:kp|KP_Scan:sc|Decoder0~2 (inverted) ; -                   ;
; K_O[3] ; B12   ; 2        ; 13           ; 14           ; 1           ; 0                     ; 0                  ; no     ; no              ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; KP_top:kp|KP_Scan:sc|Decoder0~3 (inverted) ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+--------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 68 ( 6 % )   ; 3.3V          ; --           ;
; 2        ; 21 / 66 ( 32 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 8 / 66 ( 12 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; A2       ; 273        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; A4       ; 266        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 260        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 256        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 252        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 248        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 244        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 243        ; 2        ; K_O[1]         ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 240        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 236        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 232        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 226        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 220        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; A17      ; 212        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; A18      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; B1       ; 275        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B2       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; B3       ; 272        ; 2        ; COM4           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 268        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 262        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 258        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 254        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 250        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 246        ; 2        ; K_O[0]         ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 242        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 238        ; 2        ; K_O[2]         ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 234        ; 2        ; K_O[3]         ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 230        ; 2        ; K_I[3]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 224        ; 2        ; K_I[2]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 218        ; 2        ; K_I[1]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 214        ; 2        ; sClk           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; B17      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; B18      ; 210        ; 2        ; K_I[0]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; C2       ; 0          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 1        ; COM[0]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 270        ; 2        ; DP             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 264        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 267        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 259        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 251        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 241        ; 2        ; SEG[6]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 239        ; 2        ; SEG[5]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 231        ; 2        ; SEG[3]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 223        ; 2        ; SEG[1]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 228        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 222        ; 2        ; sSS            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 216        ; 2        ; sIn            ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 206        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; C17      ; 208        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; C18      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 2          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 4          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 6          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 274        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 269        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 261        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 253        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 245        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 237        ; 2        ; SEG[4]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 229        ; 2        ; SEG[2]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 221        ; 2        ; SEG[0]         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 215        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 211        ; 2        ; sOut           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 209        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 205        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D17      ; 203        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; D18      ; 199        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 7          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 5          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 8          ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 10         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 12         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 271        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 263        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 255        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 247        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 235        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 227        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 219        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 213        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 204        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 207        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E16      ; 201        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E17      ; 197        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; E18      ; 195        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 13         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 9          ; 1        ; COM[1]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 14         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 16         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 18         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 265        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 257        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 249        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 233        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 225        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 217        ; 2        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 198        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 200        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 202        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 193        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F17      ; 191        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; F18      ; 189        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 19         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 17         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 15         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 20         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 22         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 24         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 26         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G8       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; G9       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; G10      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; G12      ; 190        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 192        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G14      ; 194        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 196        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 187        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G17      ; 185        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 183        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 25         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 23         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 21         ; 1        ; COM[2]         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 28         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 30         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 32         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; H13      ; 182        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H14      ; 184        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H15      ; 186        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H16      ; 188        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 181        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 179        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 31         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 29         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 27         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 36         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 38         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 34         ; 1        ; CLK            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; J12      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; J13      ; 174        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 176        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 178        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 180        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 177        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 175        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 33         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 37         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 39         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 42         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 40         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 35         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; K12      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; K13      ; 173        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K14      ; 172        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 170        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 168        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 169        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 171        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 41         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 43         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 45         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 48         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 46         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 44         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L7       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; L13      ; 166        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 164        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 162        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 160        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L17      ; 165        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; L18      ; 167        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 47         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 49         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 51         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 54         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 52         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 50         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 67         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; M9       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; M12      ; 158        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M13      ; 156        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 154        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 152        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 159        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 161        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; M18      ; 163        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 53         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 55         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 57         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 58         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 56         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 69         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; N7       ; 82         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N8       ; 90         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 108        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 109        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 114        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 122        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 150        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 148        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 146        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 153        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 155        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 157        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 59         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 61         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 62         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 60         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 66         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; P6       ; 76         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 84         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P8       ; 92         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 98         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 106        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 116        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 124        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 130        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 144        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 142        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 147        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 149        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 151        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 63         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 64         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 65         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 68         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; R5       ; 74         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 78         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 86         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 94         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 100        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 110        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 118        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 126        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 132        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 137        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 139        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; R16      ; 141        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 143        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 145        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; T2       ; 70         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 71         ; 1        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 77         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 83         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 80         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 88         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 96         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 102        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 112        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 120        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 128        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 134        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 121        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 127        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 140        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; T17      ; 138        ; 3        ; GND*           ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; T18      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; U1       ; 72         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; U2       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; U3       ; 75         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; U4       ; 79         ; 4        ; LED_LEFT[3]    ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; U5       ; 85         ; 4        ; LED_LEFT[1]    ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; U6       ; 89         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 93         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 97         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 101        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 104        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 107        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 113        ; 4        ; LED_RIGHT[1]   ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 117        ; 4        ; LED_RIGHT[3]   ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 123        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 129        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 133        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; U17      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; U18      ; 136        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; V1       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; V2       ; 73         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; V3       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 4        ; LED_LEFT[2]    ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; V5       ; 87         ; 4        ; LED_LEFT[0]    ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 91         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 95         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 99         ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 103        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 105        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 111        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 115        ; 4        ; LED_RIGHT[0]   ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 119        ; 4        ; LED_RIGHT[2]   ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 125        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 131        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; V17      ; 135        ; 4        ; GND*           ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; V18      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                            ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name             ; Library Name ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------+--------------+
; |Lab2                      ; 106 (0)     ; 65           ; 0          ; 33   ; 0            ; 41 (0)       ; 1 (0)             ; 64 (0)           ; 20 (0)          ; 3 (0)      ; |Lab2                           ; work         ;
;    |CLKDIV:cckdv|          ; 20 (20)     ; 16           ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; 15 (15)         ; 0 (0)      ; |Lab2|CLKDIV:cckdv              ; work         ;
;    |Controller:cnt|        ; 36 (36)     ; 11           ; 0          ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 11 (11)          ; 5 (5)           ; 0 (0)      ; |Lab2|Controller:cnt            ; work         ;
;    |KP_top:kp|             ; 29 (1)      ; 21           ; 0          ; 0    ; 0            ; 8 (1)        ; 0 (0)             ; 21 (0)           ; 0 (0)           ; 3 (0)      ; |Lab2|KP_top:kp                 ; work         ;
;       |KP_Key_Ascii:as|    ; 13 (13)     ; 10           ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; 0 (0)           ; 1 (1)      ; |Lab2|KP_top:kp|KP_Key_Ascii:as ; work         ;
;       |KP_Latch:lc|        ; 8 (8)       ; 6            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 2 (2)      ; |Lab2|KP_top:kp|KP_Latch:lc     ; work         ;
;       |KP_Scan:sc|         ; 3 (3)       ; 2            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |Lab2|KP_top:kp|KP_Scan:sc      ; work         ;
;       |KP_sMachine:stm|    ; 4 (4)       ; 3            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |Lab2|KP_top:kp|KP_sMachine:stm ; work         ;
;    |SPI:spi|               ; 21 (10)     ; 17           ; 0          ; 0    ; 0            ; 4 (2)        ; 1 (0)             ; 16 (8)           ; 0 (0)           ; 0 (0)      ; |Lab2|SPI:spi                   ; work         ;
;       |shift:U1|           ; 11 (11)     ; 9            ; 0          ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |Lab2|SPI:spi|shift:U1          ; work         ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------+
; Delay Chain Summary                     ;
+--------------+----------+---------------+
; Name         ; Pin Type ; Pad to Core 0 ;
+--------------+----------+---------------+
; sIn          ; Input    ; (0)           ;
; K_I[0]       ; Input    ; (1)           ;
; K_I[1]       ; Input    ; (1)           ;
; K_I[2]       ; Input    ; (1)           ;
; K_I[3]       ; Input    ; (1)           ;
; CLK          ; Input    ; (0)           ;
; LED_RIGHT[0] ; Output   ; --            ;
; LED_RIGHT[1] ; Output   ; --            ;
; LED_RIGHT[2] ; Output   ; --            ;
; LED_RIGHT[3] ; Output   ; --            ;
; LED_LEFT[0]  ; Output   ; --            ;
; LED_LEFT[1]  ; Output   ; --            ;
; LED_LEFT[2]  ; Output   ; --            ;
; LED_LEFT[3]  ; Output   ; --            ;
; SEG[0]       ; Output   ; --            ;
; SEG[1]       ; Output   ; --            ;
; SEG[2]       ; Output   ; --            ;
; SEG[3]       ; Output   ; --            ;
; SEG[4]       ; Output   ; --            ;
; SEG[5]       ; Output   ; --            ;
; SEG[6]       ; Output   ; --            ;
; COM[0]       ; Output   ; --            ;
; COM[1]       ; Output   ; --            ;
; COM[2]       ; Output   ; --            ;
; DP           ; Output   ; --            ;
; COM4         ; Output   ; --            ;
; sClk         ; Output   ; --            ;
; sOut         ; Output   ; --            ;
; sSS          ; Output   ; --            ;
; K_O[0]       ; Bidir    ; (0)           ;
; K_O[1]       ; Bidir    ; (0)           ;
; K_O[2]       ; Bidir    ; (0)           ;
; K_O[3]       ; Bidir    ; (0)           ;
+--------------+----------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                             ;
+---------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name                            ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; CLK                             ; PIN_J6        ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK0            ;
; CLKDIV:cckdv|CLK_1k             ; LC_X12_Y7_N8  ; 45      ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; CLKDIV:cckdv|LessThan0~3        ; LC_X11_Y7_N2  ; 16      ; Sync. clear  ; no     ; --                   ; --               ;
; Controller:cnt|Add0~5           ; LC_X15_Y11_N4 ; 5       ; Clock enable ; no     ; --                   ; --               ;
; KP_top:kp|KP_sMachine:stm|latch ; LC_X14_Y6_N2  ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK3            ;
; KP_top:kp|KP_sMachine:stm|load  ; LC_X12_Y11_N2 ; 5       ; Clock enable ; no     ; --                   ; --               ;
; SPI:spi|state.s_idle            ; LC_X14_Y11_N5 ; 16      ; Sync. clear  ; no     ; --                   ; --               ;
; SPI:spi|state.s_ss_to_on        ; LC_X13_Y12_N6 ; 9       ; Sync. load   ; no     ; --                   ; --               ;
+---------------------------------+---------------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------------------------------+--------------+---------+----------------------+------------------+
; Name                            ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------+--------------+---------+----------------------+------------------+
; CLK                             ; PIN_J6       ; 16      ; Global Clock         ; GCLK0            ;
; CLKDIV:cckdv|CLK_1k             ; LC_X12_Y7_N8 ; 45      ; Global Clock         ; GCLK2            ;
; KP_top:kp|KP_sMachine:stm|latch ; LC_X14_Y6_N2 ; 6       ; Global Clock         ; GCLK3            ;
+---------------------------------+--------------+---------+----------------------+------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; CLKDIV:cckdv|LessThan0~3                  ; 16      ;
; SPI:spi|state.s_idle                      ; 16      ;
; Controller:cnt|address[1]                 ; 13      ;
; Controller:cnt|address[0]                 ; 11      ;
; Controller:cnt|address[4]                 ; 10      ;
; Controller:cnt|state.s_waitInt            ; 10      ;
; Controller:cnt|address[3]                 ; 9       ;
; Controller:cnt|address[2]                 ; 9       ;
; SPI:spi|state.s_ss_to_on                  ; 9       ;
; Controller:cnt|WideOr5                    ; 7       ;
; SPI:spi|state.s_shifting                  ; 7       ;
; KP_top:kp|KP_Latch:lc|d_l[7]              ; 6       ;
; KP_top:kp|KP_Scan:sc|count[0]             ; 6       ;
; KP_top:kp|KP_Key_Ascii:as|state.s_first   ; 5       ;
; KP_top:kp|KP_Latch:lc|WideOr0~0           ; 5       ;
; KP_top:kp|KP_Latch:lc|d_l[3]              ; 5       ;
; KP_top:kp|KP_Latch:lc|Decoder2~0          ; 5       ;
; KP_top:kp|KP_Latch:lc|WideOr1~0           ; 5       ;
; KP_top:kp|KP_sMachine:stm|load            ; 5       ;
; Controller:cnt|Add0~5                     ; 5       ;
; CLKDIV:cckdv|count[1]~27                  ; 5       ;
; CLKDIV:cckdv|count[6]~23                  ; 5       ;
; KP_top:kp|KP_Latch:lc|d_l[6]              ; 5       ;
; KP_top:kp|KP_Scan:sc|count[1]             ; 5       ;
; KP_top:kp|KP_Latch:lc|Decoder0~0          ; 4       ;
; SPI:spi|count[0]                          ; 4       ;
; Controller:cnt|state.s_sendData           ; 4       ;
; KP_top:kp|WideAnd0~0                      ; 4       ;
; K_I[3]                                    ; 3       ;
; K_I[2]                                    ; 3       ;
; K_I[1]                                    ; 3       ;
; KP_top:kp|KP_Latch:lc|d_l[2]              ; 3       ;
; KP_top:kp|KP_Key_Ascii:as|Ascii[0]        ; 3       ;
; KP_top:kp|KP_Key_Ascii:as|Ascii[1]        ; 3       ;
; KP_top:kp|KP_Key_Ascii:as|Ascii[5]        ; 3       ;
; Controller:cnt|state.s_idle               ; 3       ;
; Controller:cnt|Equal0~1                   ; 3       ;
; SPI:spi|count[1]                          ; 3       ;
; Controller:cnt|state.s_Keypad_send        ; 3       ;
; SPI:spi|count[3]                          ; 3       ;
; CLKDIV:cckdv|count[11]~9                  ; 3       ;
; K_I[0]                                    ; 2       ;
; KP_top:kp|KP_sMachine:stm|Selector1~0     ; 2       ;
; KP_top:kp|KP_Key_Ascii:as|WideOr2~0       ; 2       ;
; Controller:cnt|Selector2~0                ; 2       ;
; Controller:cnt|state.s_Keypad_wait        ; 2       ;
; Controller:cnt|WideOr0~0                  ; 2       ;
; KP_top:kp|KP_Key_Ascii:as|Ascii[2]        ; 2       ;
; KP_top:kp|KP_Key_Ascii:as|Ascii[3]        ; 2       ;
; KP_top:kp|KP_Key_Ascii:as|Ascii[6]        ; 2       ;
; KP_top:kp|KP_Key_Ascii:as|Ascii_valid     ; 2       ;
; Controller:cnt|state.s_Keypad_idle        ; 2       ;
; SPI:spi|count[2]                          ; 2       ;
; CLKDIV:cckdv|count[6]                     ; 2       ;
; CLKDIV:cckdv|count[5]                     ; 2       ;
; CLKDIV:cckdv|count[4]                     ; 2       ;
; CLKDIV:cckdv|count[3]                     ; 2       ;
; CLKDIV:cckdv|count[8]                     ; 2       ;
; CLKDIV:cckdv|count[7]                     ; 2       ;
; CLKDIV:cckdv|count[12]                    ; 2       ;
; CLKDIV:cckdv|count[11]                    ; 2       ;
; CLKDIV:cckdv|count[10]                    ; 2       ;
; CLKDIV:cckdv|count[9]                     ; 2       ;
; CLKDIV:cckdv|count[14]                    ; 2       ;
; CLKDIV:cckdv|count[13]                    ; 2       ;
; KP_top:kp|KP_Scan:sc|Decoder0~3           ; 2       ;
; KP_top:kp|KP_Scan:sc|Decoder0~2           ; 2       ;
; KP_top:kp|KP_Latch:lc|d_l[5]              ; 2       ;
; KP_top:kp|KP_Scan:sc|Decoder0~1           ; 2       ;
; KP_top:kp|KP_Scan:sc|Decoder0~0           ; 2       ;
; Controller:cnt|mem~11                     ; 1       ;
; Controller:cnt|mem~10                     ; 1       ;
; SPI:spi|shift:U1|tmp~2                    ; 1       ;
; SPI:spi|shift:U1|tmp~1                    ; 1       ;
; SPI:spi|shift:U1|tmp[0]                   ; 1       ;
; SPI:spi|shift:U1|tmp[1]                   ; 1       ;
; Controller:cnt|mem~9                      ; 1       ;
; Controller:cnt|mem~8                      ; 1       ;
; SPI:spi|shift:U1|tmp[2]                   ; 1       ;
; Controller:cnt|mem~7                      ; 1       ;
; Controller:cnt|mem~6                      ; 1       ;
; SPI:spi|shift:U1|tmp[3]                   ; 1       ;
; Controller:cnt|mem~5                      ; 1       ;
; Controller:cnt|mem~4                      ; 1       ;
; KP_top:kp|KP_Key_Ascii:as|state.s_second  ; 1       ;
; KP_top:kp|KP_Key_Ascii:as|Equal0~0        ; 1       ;
; KP_top:kp|KP_Key_Ascii:as|state.s_back    ; 1       ;
; KP_top:kp|KP_sMachine:stm|state.s_PRESSED ; 1       ;
; KP_top:kp|KP_Key_Ascii:as|WideOr5~1       ; 1       ;
; KP_top:kp|KP_Latch:lc|d_l[1]              ; 1       ;
; KP_top:kp|KP_Key_Ascii:as|WideOr5~0       ; 1       ;
; KP_top:kp|KP_Key_Ascii:as|WideOr3~2       ; 1       ;
; SPI:spi|shift:U1|tmp[4]                   ; 1       ;
; Controller:cnt|mem~3                      ; 1       ;
; Controller:cnt|mem~2                      ; 1       ;
; CLKDIV:cckdv|count[0]~29COUT1_43          ; 1       ;
; CLKDIV:cckdv|count[0]~29                  ; 1       ;
; CLKDIV:cckdv|count[0]                     ; 1       ;
; Controller:cnt|Selector2~2                ; 1       ;
; Controller:cnt|Selector2~1                ; 1       ;
; Controller:cnt|Add0~23COUT1_38            ; 1       ;
; Controller:cnt|Add0~23                    ; 1       ;
; Controller:cnt|Add0~21                    ; 1       ;
; Controller:cnt|Add0~18COUT1_36            ; 1       ;
; Controller:cnt|Add0~18                    ; 1       ;
; Controller:cnt|Add0~16                    ; 1       ;
; Controller:cnt|Add0~13COUT1_32            ; 1       ;
; Controller:cnt|Add0~13                    ; 1       ;
; Controller:cnt|Add0~11                    ; 1       ;
; Controller:cnt|Add0~8COUT1_34             ; 1       ;
; Controller:cnt|Add0~8                     ; 1       ;
; Controller:cnt|Add0~6                     ; 1       ;
; Controller:cnt|Add0~0                     ; 1       ;
; SPI:spi|shift:U1|tmp[5]                   ; 1       ;
; Controller:cnt|mem~1                      ; 1       ;
; Controller:cnt|mem~0                      ; 1       ;
; CLKDIV:cckdv|count[1]                     ; 1       ;
; Controller:cnt|Equal0~0                   ; 1       ;
; SPI:spi|shift:U1|tmp[6]                   ; 1       ;
; SPI:spi|Add0~0                            ; 1       ;
; CLKDIV:cckdv|count[2]~25COUT1_45          ; 1       ;
; CLKDIV:cckdv|count[2]~25                  ; 1       ;
; CLKDIV:cckdv|count[2]                     ; 1       ;
; SPI:spi|state.s_ss_to_off                 ; 1       ;
; SPI:spi|shift:U1|tmp[7]                   ; 1       ;
; CLKDIV:cckdv|LessThan0~2                  ; 1       ;
; CLKDIV:cckdv|LessThan0~1                  ; 1       ;
; CLKDIV:cckdv|count[5]~21COUT1_51          ; 1       ;
; CLKDIV:cckdv|count[5]~21                  ; 1       ;
; CLKDIV:cckdv|count[4]~19COUT1_49          ; 1       ;
; CLKDIV:cckdv|count[4]~19                  ; 1       ;
; CLKDIV:cckdv|count[3]~17COUT1_47          ; 1       ;
; CLKDIV:cckdv|count[3]~17                  ; 1       ;
; CLKDIV:cckdv|count[8]~15COUT1_55          ; 1       ;
; CLKDIV:cckdv|count[8]~15                  ; 1       ;
; CLKDIV:cckdv|count[7]~13COUT1_53          ; 1       ;
; CLKDIV:cckdv|count[7]~13                  ; 1       ;
; CLKDIV:cckdv|LessThan0~0                  ; 1       ;
; CLKDIV:cckdv|count[12]~11COUT1_61         ; 1       ;
; CLKDIV:cckdv|count[12]~11                 ; 1       ;
; CLKDIV:cckdv|count[10]~7COUT1_59          ; 1       ;
; CLKDIV:cckdv|count[10]~7                  ; 1       ;
; CLKDIV:cckdv|count[9]~5COUT1_57           ; 1       ;
; CLKDIV:cckdv|count[9]~5                   ; 1       ;
; CLKDIV:cckdv|count[13]~1COUT1_63          ; 1       ;
; CLKDIV:cckdv|count[13]~1                  ; 1       ;
; SPI:spi|shift:U1|so                       ; 1       ;
; SPI:spi|s_clk~0                           ; 1       ;
+-------------------------------------------+---------+


+---------------------------------------------------+
; Interconnect Usage Summary                        ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage                ;
+----------------------------+----------------------+
; C4s                        ; 71 / 4,452 ( 2 % )   ;
; Direct links               ; 39 / 6,570 ( < 1 % ) ;
; Global clocks              ; 3 / 4 ( 75 % )       ;
; LAB clocks                 ; 10 / 88 ( 11 % )     ;
; LUT chains                 ; 11 / 1,989 ( < 1 % ) ;
; Local interconnects        ; 132 / 6,570 ( 2 % )  ;
; R4s                        ; 62 / 4,576 ( 1 % )   ;
+----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.07) ; Number of LABs  (Total = 15) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 4                            ;
; 2                                          ; 0                            ;
; 3                                          ; 1                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 0                            ;
; 9                                          ; 1                            ;
; 10                                         ; 9                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.93) ; Number of LABs  (Total = 15) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 10                           ;
; 1 Clock enable                     ; 1                            ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 7.53) ; Number of LABs  (Total = 15) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 4                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 7                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.40) ; Number of LABs  (Total = 15) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 0                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 2                            ;
; 8                                               ; 2                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.07) ; Number of LABs  (Total = 15) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 4                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 3                            ;
; 6                                           ; 3                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue May 15 14:36:10 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Lab2 -c Lab2
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM2210F324C3 for design "Lab2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          CLK
    Info (332111):    1.000 CLKDIV:cckdv|CLK_1k
    Info (332111):    1.000 KP_top:kp|KP_sMachine:stm|latch
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "CLK" to use Global clock in PIN J6
Info (186216): Automatically promoted some destinations of signal "CLKDIV:cckdv|CLK_1k" to use Global clock
    Info (186217): Destination "CLKDIV:cckdv|CLK_1k" may be non-global or may not use global clock
    Info (186217): Destination "SPI:spi|s_clk~0" may be non-global or may not use global clock
Info (186215): Automatically promoted signal "KP_top:kp|KP_sMachine:stm|latch" to use Global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info (176244): Moving registers into LUTs to improve timing and density
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Extra Info (176245): Finished moving registers into LUTs: elapsed time is 00:00:00
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y0 to location X21_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 306 megabytes
    Info: Processing ended: Tue May 15 14:36:11 2012
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


