TimeQuest Timing Analyzer report for SRAM
Sat May 15 21:56:50 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Minimum Pulse Width: 'CS'
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Minimum Pulse Width: 'CS'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Progagation Delay
 44. Minimum Progagation Delay
 45. Clock Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SRAM                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CS         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CS }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CS    ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CS'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CS    ; Rise       ; CS                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Rise       ; CS|combout                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Rise       ; CS|combout                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Rise       ; and0|combout                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Rise       ; and0|combout                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Rise       ; and0|datad                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Rise       ; and0|datad                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IOports[*]  ; CS         ; 10.645 ; 10.645 ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 10.645 ; 10.645 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 8.493  ; 8.493  ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 6.243  ; 6.243  ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 7.392  ; 7.392  ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 8.802  ; 8.802  ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 6.836  ; 6.836  ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 6.502  ; 6.502  ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 9.004  ; 9.004  ; Fall       ; CS              ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IOports[*]  ; CS         ; 0.665  ; 0.665  ; Fall       ; CS              ;
;  IOports[0] ; CS         ; -0.110 ; -0.110 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 0.109  ; 0.109  ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 0.051  ; 0.051  ; Fall       ; CS              ;
;  IOports[3] ; CS         ; -1.422 ; -1.422 ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 0.665  ; 0.665  ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 0.574  ; 0.574  ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 0.200  ; 0.200  ; Fall       ; CS              ;
;  IOports[7] ; CS         ; -0.147 ; -0.147 ; Fall       ; CS              ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IOports[*]  ; CS         ; 23.993 ; 23.993 ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 22.747 ; 22.747 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 21.255 ; 21.255 ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 18.808 ; 18.808 ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 20.735 ; 20.735 ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 20.536 ; 20.536 ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 23.116 ; 23.116 ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 19.915 ; 19.915 ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 23.993 ; 23.993 ; Fall       ; CS              ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IOports[*]  ; CS         ; 10.123 ; 10.123 ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 10.936 ; 10.936 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 10.123 ; 10.123 ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 11.327 ; 11.327 ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 11.176 ; 11.176 ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 11.210 ; 11.210 ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 12.100 ; 12.100 ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 10.886 ; 10.886 ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 10.815 ; 10.815 ; Fall       ; CS              ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; RWS        ; IOports[0]  ; 13.273 ; 13.273 ; 13.273 ; 13.273 ;
; RWS        ; IOports[1]  ; 13.909 ; 13.909 ; 13.909 ; 13.909 ;
; RWS        ; IOports[2]  ; 14.193 ; 14.193 ; 14.193 ; 14.193 ;
; RWS        ; IOports[3]  ; 13.273 ; 13.273 ; 13.273 ; 13.273 ;
; RWS        ; IOports[4]  ; 14.488 ; 14.488 ; 14.488 ; 14.488 ;
; RWS        ; IOports[5]  ; 14.563 ; 14.563 ; 14.563 ; 14.563 ;
; RWS        ; IOports[6]  ; 14.237 ; 14.237 ; 14.237 ; 14.237 ;
; RWS        ; IOports[7]  ; 13.558 ; 13.558 ; 13.558 ; 13.558 ;
; addr[0]    ; IOports[0]  ; 32.637 ; 31.491 ; 31.491 ; 32.637 ;
; addr[0]    ; IOports[1]  ; 31.954 ; 28.891 ; 28.891 ; 31.954 ;
; addr[0]    ; IOports[2]  ; 28.717 ; 27.138 ; 27.138 ; 28.717 ;
; addr[0]    ; IOports[3]  ; 30.878 ; 28.575 ; 28.575 ; 30.878 ;
; addr[0]    ; IOports[4]  ; 31.210 ; 28.631 ; 28.631 ; 31.210 ;
; addr[0]    ; IOports[5]  ; 31.914 ; 31.415 ; 31.415 ; 31.914 ;
; addr[0]    ; IOports[6]  ; 29.098 ; 28.060 ; 28.060 ; 29.098 ;
; addr[0]    ; IOports[7]  ; 29.857 ; 27.377 ; 27.377 ; 29.857 ;
; addr[1]    ; IOports[0]  ; 31.611 ; 32.793 ; 32.793 ; 31.611 ;
; addr[1]    ; IOports[1]  ; 29.299 ; 32.115 ; 32.115 ; 29.299 ;
; addr[1]    ; IOports[2]  ; 28.817 ; 28.327 ; 28.327 ; 28.817 ;
; addr[1]    ; IOports[3]  ; 30.894 ; 31.039 ; 31.039 ; 30.894 ;
; addr[1]    ; IOports[4]  ; 31.310 ; 29.744 ; 29.744 ; 31.310 ;
; addr[1]    ; IOports[5]  ; 30.275 ; 32.075 ; 32.075 ; 30.275 ;
; addr[1]    ; IOports[6]  ; 29.198 ; 29.236 ; 29.236 ; 29.198 ;
; addr[1]    ; IOports[7]  ; 29.975 ; 29.429 ; 29.429 ; 29.975 ;
; addr[2]    ; IOports[0]  ; 32.781 ; 31.672 ; 31.672 ; 32.781 ;
; addr[2]    ; IOports[1]  ; 29.938 ; 32.131 ; 32.131 ; 29.938 ;
; addr[2]    ; IOports[2]  ; 28.861 ; 28.874 ; 28.874 ; 28.861 ;
; addr[2]    ; IOports[3]  ; 29.957 ; 31.055 ; 31.055 ; 29.957 ;
; addr[2]    ; IOports[4]  ; 31.354 ; 29.678 ; 29.678 ; 31.354 ;
; addr[2]    ; IOports[5]  ; 31.558 ; 32.091 ; 32.091 ; 31.558 ;
; addr[2]    ; IOports[6]  ; 29.242 ; 29.252 ; 29.252 ; 29.242 ;
; addr[2]    ; IOports[7]  ; 29.417 ; 30.037 ; 30.037 ; 29.417 ;
; addr[3]    ; IOports[0]  ; 24.300 ; 29.567 ; 29.567 ; 24.300 ;
; addr[3]    ; IOports[1]  ; 24.328 ; 28.438 ; 28.438 ; 24.328 ;
; addr[3]    ; IOports[2]  ; 23.239 ; 24.193 ; 24.193 ; 23.239 ;
; addr[3]    ; IOports[3]  ; 24.878 ; 27.362 ; 27.362 ; 24.878 ;
; addr[3]    ; IOports[4]  ; 24.267 ; 25.768 ; 25.768 ; 24.267 ;
; addr[3]    ; IOports[5]  ; 25.530 ; 28.398 ; 28.398 ; 25.530 ;
; addr[3]    ; IOports[6]  ; 23.598 ; 25.669 ; 25.669 ; 23.598 ;
; addr[3]    ; IOports[7]  ; 24.160 ; 25.490 ; 25.490 ; 24.160 ;
; addr[4]    ; IOports[0]  ; 25.881 ; 29.725 ; 29.725 ; 25.881 ;
; addr[4]    ; IOports[1]  ; 24.675 ; 28.596 ; 28.596 ; 24.675 ;
; addr[4]    ; IOports[2]  ; 24.312 ; 24.303 ; 24.303 ; 24.312 ;
; addr[4]    ; IOports[3]  ; 26.315 ; 27.520 ; 27.520 ; 26.315 ;
; addr[4]    ; IOports[4]  ; 25.887 ; 25.254 ; 25.254 ; 25.887 ;
; addr[4]    ; IOports[5]  ; 27.205 ; 28.556 ; 28.556 ; 27.205 ;
; addr[4]    ; IOports[6]  ; 25.788 ; 24.854 ; 24.854 ; 25.788 ;
; addr[4]    ; IOports[7]  ; 25.609 ; 24.319 ; 24.319 ; 25.609 ;
; addr[5]    ; IOports[0]  ; 26.693 ; 27.508 ; 27.508 ; 26.693 ;
; addr[5]    ; IOports[1]  ; 25.359 ; 26.540 ; 26.540 ; 25.359 ;
; addr[5]    ; IOports[2]  ; 22.997 ; 25.670 ; 25.670 ; 22.997 ;
; addr[5]    ; IOports[3]  ; 26.239 ; 25.475 ; 25.475 ; 26.239 ;
; addr[5]    ; IOports[4]  ; 26.162 ; 24.366 ; 24.366 ; 26.162 ;
; addr[5]    ; IOports[5]  ; 27.706 ; 27.254 ; 27.254 ; 27.706 ;
; addr[5]    ; IOports[6]  ; 25.064 ; 24.467 ; 24.467 ; 25.064 ;
; addr[5]    ; IOports[7]  ; 23.816 ; 25.747 ; 25.747 ; 23.816 ;
; addr[6]    ; IOports[0]  ; 29.419 ; 32.109 ; 32.109 ; 29.419 ;
; addr[6]    ; IOports[1]  ; 29.805 ; 29.266 ; 29.266 ; 29.805 ;
; addr[6]    ; IOports[2]  ; 27.947 ; 27.770 ; 27.770 ; 27.947 ;
; addr[6]    ; IOports[3]  ; 29.254 ; 28.679 ; 28.679 ; 29.254 ;
; addr[6]    ; IOports[4]  ; 28.852 ; 29.167 ; 29.167 ; 28.852 ;
; addr[6]    ; IOports[5]  ; 30.685 ; 30.772 ; 30.772 ; 30.685 ;
; addr[6]    ; IOports[6]  ; 28.628 ; 27.657 ; 27.657 ; 28.628 ;
; addr[6]    ; IOports[7]  ; 28.242 ; 29.112 ; 29.112 ; 28.242 ;
; addr[7]    ; IOports[0]  ; 28.931 ; 32.243 ; 32.243 ; 28.931 ;
; addr[7]    ; IOports[1]  ; 29.906 ; 29.400 ; 29.400 ; 29.906 ;
; addr[7]    ; IOports[2]  ; 28.031 ; 27.882 ; 27.882 ; 28.031 ;
; addr[7]    ; IOports[3]  ; 28.708 ; 29.355 ; 29.355 ; 28.708 ;
; addr[7]    ; IOports[4]  ; 28.061 ; 29.301 ; 29.301 ; 28.061 ;
; addr[7]    ; IOports[5]  ; 30.856 ; 30.786 ; 30.786 ; 30.856 ;
; addr[7]    ; IOports[6]  ; 28.518 ; 28.729 ; 28.729 ; 28.518 ;
; addr[7]    ; IOports[7]  ; 29.196 ; 28.343 ; 28.343 ; 29.196 ;
; addr[8]    ; IOports[0]  ; 28.714 ; 32.139 ; 32.139 ; 28.714 ;
; addr[8]    ; IOports[1]  ; 29.083 ; 29.847 ; 29.847 ; 29.083 ;
; addr[8]    ; IOports[2]  ; 27.618 ; 27.929 ; 27.929 ; 27.618 ;
; addr[8]    ; IOports[3]  ; 29.048 ; 29.229 ; 29.229 ; 29.048 ;
; addr[8]    ; IOports[4]  ; 27.955 ; 29.197 ; 29.197 ; 27.955 ;
; addr[8]    ; IOports[5]  ; 29.470 ; 30.759 ; 30.759 ; 29.470 ;
; addr[8]    ; IOports[6]  ; 28.412 ; 28.603 ; 28.603 ; 28.412 ;
; addr[8]    ; IOports[7]  ; 29.079 ; 28.217 ; 28.217 ; 29.079 ;
; addr[9]    ; IOports[0]  ; 31.948 ; 30.793 ; 30.793 ; 31.948 ;
; addr[9]    ; IOports[1]  ; 29.650 ; 28.926 ; 28.926 ; 29.650 ;
; addr[9]    ; IOports[2]  ; 27.489 ; 27.784 ; 27.784 ; 27.489 ;
; addr[9]    ; IOports[3]  ; 28.894 ; 29.092 ; 29.092 ; 28.894 ;
; addr[9]    ; IOports[4]  ; 29.006 ; 28.690 ; 28.690 ; 29.006 ;
; addr[9]    ; IOports[5]  ; 30.362 ; 30.609 ; 30.609 ; 30.362 ;
; addr[9]    ; IOports[6]  ; 27.860 ; 28.466 ; 28.466 ; 27.860 ;
; addr[9]    ; IOports[7]  ; 28.949 ; 28.080 ; 28.080 ; 28.949 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; RWS        ; IOports[0]  ; 13.273 ; 13.273 ; 13.273 ; 13.273 ;
; RWS        ; IOports[1]  ; 13.909 ; 13.909 ; 13.909 ; 13.909 ;
; RWS        ; IOports[2]  ; 14.193 ; 14.193 ; 14.193 ; 14.193 ;
; RWS        ; IOports[3]  ; 13.273 ; 13.273 ; 13.273 ; 13.273 ;
; RWS        ; IOports[4]  ; 14.488 ; 14.488 ; 14.488 ; 14.488 ;
; RWS        ; IOports[5]  ; 14.563 ; 14.563 ; 14.563 ; 14.563 ;
; RWS        ; IOports[6]  ; 14.237 ; 14.237 ; 14.237 ; 14.237 ;
; RWS        ; IOports[7]  ; 13.558 ; 13.558 ; 13.558 ; 13.558 ;
; addr[0]    ; IOports[0]  ; 17.175 ; 17.588 ; 17.588 ; 17.175 ;
; addr[0]    ; IOports[1]  ; 16.766 ; 17.047 ; 17.047 ; 16.766 ;
; addr[0]    ; IOports[2]  ; 17.551 ; 17.290 ; 17.290 ; 17.551 ;
; addr[0]    ; IOports[3]  ; 15.867 ; 17.118 ; 17.118 ; 15.867 ;
; addr[0]    ; IOports[4]  ; 16.954 ; 16.679 ; 16.679 ; 16.954 ;
; addr[0]    ; IOports[5]  ; 16.914 ; 16.715 ; 16.715 ; 16.914 ;
; addr[0]    ; IOports[6]  ; 16.407 ; 16.529 ; 16.529 ; 16.407 ;
; addr[0]    ; IOports[7]  ; 16.767 ; 17.339 ; 17.339 ; 16.767 ;
; addr[1]    ; IOports[0]  ; 17.293 ; 17.723 ; 17.723 ; 17.293 ;
; addr[1]    ; IOports[1]  ; 17.732 ; 16.922 ; 16.922 ; 17.732 ;
; addr[1]    ; IOports[2]  ; 17.651 ; 17.443 ; 17.443 ; 17.651 ;
; addr[1]    ; IOports[3]  ; 16.037 ; 16.028 ; 16.028 ; 16.037 ;
; addr[1]    ; IOports[4]  ; 16.799 ; 17.180 ; 17.180 ; 16.799 ;
; addr[1]    ; IOports[5]  ; 16.835 ; 17.256 ; 17.256 ; 16.835 ;
; addr[1]    ; IOports[6]  ; 16.649 ; 16.568 ; 16.568 ; 16.649 ;
; addr[1]    ; IOports[7]  ; 16.885 ; 17.017 ; 17.017 ; 16.885 ;
; addr[2]    ; IOports[0]  ; 17.793 ; 17.355 ; 17.355 ; 17.793 ;
; addr[2]    ; IOports[1]  ; 16.910 ; 17.229 ; 17.229 ; 16.910 ;
; addr[2]    ; IOports[2]  ; 17.433 ; 17.519 ; 17.519 ; 17.433 ;
; addr[2]    ; IOports[3]  ; 16.694 ; 16.044 ; 16.044 ; 16.694 ;
; addr[2]    ; IOports[4]  ; 18.299 ; 16.860 ; 16.860 ; 18.299 ;
; addr[2]    ; IOports[5]  ; 17.319 ; 16.896 ; 16.896 ; 17.319 ;
; addr[2]    ; IOports[6]  ; 16.921 ; 16.584 ; 16.584 ; 16.921 ;
; addr[2]    ; IOports[7]  ; 17.260 ; 16.947 ; 16.947 ; 17.260 ;
; addr[3]    ; IOports[0]  ; 12.132 ; 13.334 ; 13.334 ; 12.132 ;
; addr[3]    ; IOports[1]  ; 11.806 ; 12.664 ; 12.664 ; 11.806 ;
; addr[3]    ; IOports[2]  ; 11.610 ; 12.654 ; 12.654 ; 11.610 ;
; addr[3]    ; IOports[3]  ; 11.596 ; 12.311 ; 12.311 ; 11.596 ;
; addr[3]    ; IOports[4]  ; 11.451 ; 13.322 ; 13.322 ; 11.451 ;
; addr[3]    ; IOports[5]  ; 12.277 ; 12.074 ; 12.074 ; 12.277 ;
; addr[3]    ; IOports[6]  ; 11.306 ; 12.364 ; 12.364 ; 11.306 ;
; addr[3]    ; IOports[7]  ; 11.875 ; 13.174 ; 13.174 ; 11.875 ;
; addr[4]    ; IOports[0]  ; 13.453 ; 12.291 ; 12.291 ; 13.453 ;
; addr[4]    ; IOports[1]  ; 12.783 ; 11.965 ; 11.965 ; 12.783 ;
; addr[4]    ; IOports[2]  ; 12.773 ; 11.769 ; 11.769 ; 12.773 ;
; addr[4]    ; IOports[3]  ; 12.430 ; 11.755 ; 11.755 ; 12.430 ;
; addr[4]    ; IOports[4]  ; 13.441 ; 11.610 ; 11.610 ; 13.441 ;
; addr[4]    ; IOports[5]  ; 12.193 ; 12.680 ; 12.680 ; 12.193 ;
; addr[4]    ; IOports[6]  ; 12.483 ; 11.465 ; 11.465 ; 12.483 ;
; addr[4]    ; IOports[7]  ; 13.293 ; 12.034 ; 12.034 ; 13.293 ;
; addr[5]    ; IOports[0]  ; 16.096 ; 16.277 ; 16.277 ; 16.096 ;
; addr[5]    ; IOports[1]  ; 15.985 ; 14.769 ; 14.769 ; 15.985 ;
; addr[5]    ; IOports[2]  ; 15.970 ; 14.759 ; 14.759 ; 15.970 ;
; addr[5]    ; IOports[3]  ; 15.370 ; 15.504 ; 15.504 ; 15.370 ;
; addr[5]    ; IOports[4]  ; 15.866 ; 14.907 ; 14.907 ; 15.866 ;
; addr[5]    ; IOports[5]  ; 14.945 ; 15.186 ; 15.186 ; 14.945 ;
; addr[5]    ; IOports[6]  ; 15.778 ; 14.919 ; 14.919 ; 15.778 ;
; addr[5]    ; IOports[7]  ; 14.850 ; 14.696 ; 14.696 ; 14.850 ;
; addr[6]    ; IOports[0]  ; 17.834 ; 17.476 ; 17.476 ; 17.834 ;
; addr[6]    ; IOports[1]  ; 18.198 ; 16.822 ; 16.822 ; 18.198 ;
; addr[6]    ; IOports[2]  ; 17.814 ; 16.036 ; 16.036 ; 17.814 ;
; addr[6]    ; IOports[3]  ; 18.528 ; 16.940 ; 16.940 ; 18.528 ;
; addr[6]    ; IOports[4]  ; 18.270 ; 16.841 ; 16.841 ; 18.270 ;
; addr[6]    ; IOports[5]  ; 18.665 ; 18.122 ; 18.122 ; 18.665 ;
; addr[6]    ; IOports[6]  ; 17.871 ; 16.650 ; 16.650 ; 17.871 ;
; addr[6]    ; IOports[7]  ; 15.763 ; 15.541 ; 15.541 ; 15.763 ;
; addr[7]    ; IOports[0]  ; 18.779 ; 17.588 ; 17.588 ; 18.779 ;
; addr[7]    ; IOports[1]  ; 18.288 ; 16.934 ; 16.934 ; 18.288 ;
; addr[7]    ; IOports[2]  ; 17.845 ; 16.148 ; 16.148 ; 17.845 ;
; addr[7]    ; IOports[3]  ; 17.742 ; 17.052 ; 17.052 ; 17.742 ;
; addr[7]    ; IOports[4]  ; 18.354 ; 16.953 ; 16.953 ; 18.354 ;
; addr[7]    ; IOports[5]  ; 18.578 ; 18.234 ; 18.234 ; 18.578 ;
; addr[7]    ; IOports[6]  ; 17.961 ; 16.762 ; 16.762 ; 17.961 ;
; addr[7]    ; IOports[7]  ; 16.691 ; 15.653 ; 15.653 ; 16.691 ;
; addr[8]    ; IOports[0]  ; 18.638 ; 17.484 ; 17.484 ; 18.638 ;
; addr[8]    ; IOports[1]  ; 18.194 ; 16.830 ; 16.830 ; 18.194 ;
; addr[8]    ; IOports[2]  ; 17.728 ; 16.044 ; 16.044 ; 17.728 ;
; addr[8]    ; IOports[3]  ; 18.650 ; 16.948 ; 16.948 ; 18.650 ;
; addr[8]    ; IOports[4]  ; 18.248 ; 16.849 ; 16.849 ; 18.248 ;
; addr[8]    ; IOports[5]  ; 18.461 ; 18.130 ; 18.130 ; 18.461 ;
; addr[8]    ; IOports[6]  ; 17.867 ; 16.658 ; 16.658 ; 17.867 ;
; addr[8]    ; IOports[7]  ; 15.874 ; 15.549 ; 15.549 ; 15.874 ;
; addr[9]    ; IOports[0]  ; 17.680 ; 17.314 ; 17.314 ; 17.680 ;
; addr[9]    ; IOports[1]  ; 18.037 ; 16.660 ; 16.660 ; 18.037 ;
; addr[9]    ; IOports[2]  ; 17.598 ; 15.874 ; 15.874 ; 17.598 ;
; addr[9]    ; IOports[3]  ; 18.624 ; 16.778 ; 16.778 ; 18.624 ;
; addr[9]    ; IOports[4]  ; 18.227 ; 16.679 ; 16.679 ; 18.227 ;
; addr[9]    ; IOports[5]  ; 18.331 ; 17.960 ; 17.960 ; 18.331 ;
; addr[9]    ; IOports[6]  ; 17.710 ; 16.488 ; 16.488 ; 17.710 ;
; addr[9]    ; IOports[7]  ; 15.609 ; 15.379 ; 15.379 ; 15.609 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; IOports[*]  ; CS         ; 12.381 ;      ; Rise       ; CS              ;
;  IOports[0] ; CS         ; 12.381 ;      ; Rise       ; CS              ;
;  IOports[1] ; CS         ; 13.017 ;      ; Rise       ; CS              ;
;  IOports[2] ; CS         ; 13.301 ;      ; Rise       ; CS              ;
;  IOports[3] ; CS         ; 12.381 ;      ; Rise       ; CS              ;
;  IOports[4] ; CS         ; 13.596 ;      ; Rise       ; CS              ;
;  IOports[5] ; CS         ; 13.671 ;      ; Rise       ; CS              ;
;  IOports[6] ; CS         ; 13.345 ;      ; Rise       ; CS              ;
;  IOports[7] ; CS         ; 12.666 ;      ; Rise       ; CS              ;
; IOports[*]  ; CS         ; 12.381 ;      ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 12.381 ;      ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 13.017 ;      ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 13.301 ;      ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 12.381 ;      ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 13.596 ;      ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 13.671 ;      ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 13.345 ;      ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 12.666 ;      ; Fall       ; CS              ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; IOports[*]  ; CS         ; 12.381 ;      ; Rise       ; CS              ;
;  IOports[0] ; CS         ; 12.381 ;      ; Rise       ; CS              ;
;  IOports[1] ; CS         ; 13.017 ;      ; Rise       ; CS              ;
;  IOports[2] ; CS         ; 13.301 ;      ; Rise       ; CS              ;
;  IOports[3] ; CS         ; 12.381 ;      ; Rise       ; CS              ;
;  IOports[4] ; CS         ; 13.596 ;      ; Rise       ; CS              ;
;  IOports[5] ; CS         ; 13.671 ;      ; Rise       ; CS              ;
;  IOports[6] ; CS         ; 13.345 ;      ; Rise       ; CS              ;
;  IOports[7] ; CS         ; 12.666 ;      ; Rise       ; CS              ;
; IOports[*]  ; CS         ; 12.381 ;      ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 12.381 ;      ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 13.017 ;      ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 13.301 ;      ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 12.381 ;      ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 13.596 ;      ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 13.671 ;      ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 13.345 ;      ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 12.666 ;      ; Fall       ; CS              ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; IOports[*]  ; CS         ; 12.381    ;           ; Rise       ; CS              ;
;  IOports[0] ; CS         ; 12.381    ;           ; Rise       ; CS              ;
;  IOports[1] ; CS         ; 13.017    ;           ; Rise       ; CS              ;
;  IOports[2] ; CS         ; 13.301    ;           ; Rise       ; CS              ;
;  IOports[3] ; CS         ; 12.381    ;           ; Rise       ; CS              ;
;  IOports[4] ; CS         ; 13.596    ;           ; Rise       ; CS              ;
;  IOports[5] ; CS         ; 13.671    ;           ; Rise       ; CS              ;
;  IOports[6] ; CS         ; 13.345    ;           ; Rise       ; CS              ;
;  IOports[7] ; CS         ; 12.666    ;           ; Rise       ; CS              ;
; IOports[*]  ; CS         ; 12.381    ;           ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 12.381    ;           ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 13.017    ;           ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 13.301    ;           ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 12.381    ;           ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 13.596    ;           ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 13.671    ;           ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 13.345    ;           ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 12.666    ;           ; Fall       ; CS              ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; IOports[*]  ; CS         ; 12.381    ;           ; Rise       ; CS              ;
;  IOports[0] ; CS         ; 12.381    ;           ; Rise       ; CS              ;
;  IOports[1] ; CS         ; 13.017    ;           ; Rise       ; CS              ;
;  IOports[2] ; CS         ; 13.301    ;           ; Rise       ; CS              ;
;  IOports[3] ; CS         ; 12.381    ;           ; Rise       ; CS              ;
;  IOports[4] ; CS         ; 13.596    ;           ; Rise       ; CS              ;
;  IOports[5] ; CS         ; 13.671    ;           ; Rise       ; CS              ;
;  IOports[6] ; CS         ; 13.345    ;           ; Rise       ; CS              ;
;  IOports[7] ; CS         ; 12.666    ;           ; Rise       ; CS              ;
; IOports[*]  ; CS         ; 12.381    ;           ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 12.381    ;           ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 13.017    ;           ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 13.301    ;           ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 12.381    ;           ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 13.596    ;           ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 13.671    ;           ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 13.345    ;           ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 12.666    ;           ; Fall       ; CS              ;
+-------------+------------+-----------+-----------+------------+-----------------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CS    ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CS'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CS    ; Rise       ; CS                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Rise       ; CS|combout                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Rise       ; CS|combout                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Rise       ; and0|combout                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Rise       ; and0|combout                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Rise       ; and0|datad                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Rise       ; and0|datad                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[0]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1000]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1001]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1002]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1003]|MemoryCell:MemoryCell_inst[7]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[0]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[1]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[2]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[3]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[4]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[5]|D_latch:D_latch_inst|Qout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CS    ; Fall       ; word:word_inst[1004]|MemoryCell:MemoryCell_inst[6]|D_latch:D_latch_inst|Qout ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IOports[*]  ; CS         ; 5.649 ; 5.649 ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 5.649 ; 5.649 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 4.563 ; 4.563 ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 3.524 ; 3.524 ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 4.144 ; 4.144 ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 4.710 ; 4.710 ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 3.827 ; 3.827 ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 3.699 ; 3.699 ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 4.797 ; 4.797 ; Fall       ; CS              ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IOports[*]  ; CS         ; 0.157  ; 0.157  ; Fall       ; CS              ;
;  IOports[0] ; CS         ; -0.335 ; -0.335 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; -0.206 ; -0.206 ; Fall       ; CS              ;
;  IOports[2] ; CS         ; -0.263 ; -0.263 ; Fall       ; CS              ;
;  IOports[3] ; CS         ; -1.017 ; -1.017 ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 0.157  ; 0.157  ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 0.110  ; 0.110  ; Fall       ; CS              ;
;  IOports[6] ; CS         ; -0.090 ; -0.090 ; Fall       ; CS              ;
;  IOports[7] ; CS         ; -0.348 ; -0.348 ; Fall       ; CS              ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IOports[*]  ; CS         ; 12.030 ; 12.030 ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 11.029 ; 11.029 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 10.278 ; 10.278 ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 9.112  ; 9.112  ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 10.080 ; 10.080 ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 9.928  ; 9.928  ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 11.410 ; 11.410 ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 9.592  ; 9.592  ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 12.030 ; 12.030 ; Fall       ; CS              ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IOports[*]  ; CS         ; 4.962 ; 4.962 ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 5.378 ; 5.378 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 4.962 ; 4.962 ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 5.521 ; 5.521 ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 5.517 ; 5.517 ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 5.477 ; 5.477 ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 5.827 ; 5.827 ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 5.329 ; 5.329 ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 5.257 ; 5.257 ; Fall       ; CS              ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; RWS        ; IOports[0]  ; 7.056  ; 7.056  ; 7.056  ; 7.056  ;
; RWS        ; IOports[1]  ; 7.358  ; 7.358  ; 7.358  ; 7.358  ;
; RWS        ; IOports[2]  ; 7.495  ; 7.495  ; 7.495  ; 7.495  ;
; RWS        ; IOports[3]  ; 7.056  ; 7.056  ; 7.056  ; 7.056  ;
; RWS        ; IOports[4]  ; 7.630  ; 7.630  ; 7.630  ; 7.630  ;
; RWS        ; IOports[5]  ; 7.692  ; 7.692  ; 7.692  ; 7.692  ;
; RWS        ; IOports[6]  ; 7.523  ; 7.523  ; 7.523  ; 7.523  ;
; RWS        ; IOports[7]  ; 7.170  ; 7.170  ; 7.170  ; 7.170  ;
; addr[0]    ; IOports[0]  ; 16.474 ; 15.809 ; 15.809 ; 16.474 ;
; addr[0]    ; IOports[1]  ; 15.929 ; 14.418 ; 14.418 ; 15.929 ;
; addr[0]    ; IOports[2]  ; 14.683 ; 13.679 ; 13.679 ; 14.683 ;
; addr[0]    ; IOports[3]  ; 15.488 ; 14.251 ; 14.251 ; 15.488 ;
; addr[0]    ; IOports[4]  ; 15.589 ; 14.325 ; 14.325 ; 15.589 ;
; addr[0]    ; IOports[5]  ; 15.920 ; 15.708 ; 15.708 ; 15.920 ;
; addr[0]    ; IOports[6]  ; 14.753 ; 13.999 ; 13.999 ; 14.753 ;
; addr[0]    ; IOports[7]  ; 15.041 ; 13.842 ; 13.842 ; 15.041 ;
; addr[1]    ; IOports[0]  ; 15.860 ; 16.548 ; 16.548 ; 15.860 ;
; addr[1]    ; IOports[1]  ; 14.960 ; 16.007 ; 16.007 ; 14.960 ;
; addr[1]    ; IOports[2]  ; 14.759 ; 14.371 ; 14.371 ; 14.759 ;
; addr[1]    ; IOports[3]  ; 15.564 ; 15.508 ; 15.508 ; 15.564 ;
; addr[1]    ; IOports[4]  ; 15.653 ; 15.169 ; 15.169 ; 15.653 ;
; addr[1]    ; IOports[5]  ; 15.302 ; 15.998 ; 15.998 ; 15.302 ;
; addr[1]    ; IOports[6]  ; 14.829 ; 14.600 ; 14.600 ; 14.829 ;
; addr[1]    ; IOports[7]  ; 15.117 ; 15.037 ; 15.037 ; 15.117 ;
; addr[2]    ; IOports[0]  ; 16.545 ; 15.861 ; 15.861 ; 16.545 ;
; addr[2]    ; IOports[1]  ; 15.156 ; 16.005 ; 16.005 ; 15.156 ;
; addr[2]    ; IOports[2]  ; 14.368 ; 14.759 ; 14.759 ; 14.368 ;
; addr[2]    ; IOports[3]  ; 15.122 ; 15.564 ; 15.564 ; 15.122 ;
; addr[2]    ; IOports[4]  ; 15.661 ; 15.051 ; 15.051 ; 15.661 ;
; addr[2]    ; IOports[5]  ; 15.753 ; 15.996 ; 15.996 ; 15.753 ;
; addr[2]    ; IOports[6]  ; 14.549 ; 14.829 ; 14.829 ; 14.549 ;
; addr[2]    ; IOports[7]  ; 15.034 ; 15.117 ; 15.117 ; 15.034 ;
; addr[3]    ; IOports[0]  ; 11.738 ; 14.277 ; 14.277 ; 11.738 ;
; addr[3]    ; IOports[1]  ; 11.604 ; 13.686 ; 13.686 ; 11.604 ;
; addr[3]    ; IOports[2]  ; 11.110 ; 11.584 ; 11.584 ; 11.110 ;
; addr[3]    ; IOports[3]  ; 11.992 ; 13.187 ; 13.187 ; 11.992 ;
; addr[3]    ; IOports[4]  ; 11.625 ; 12.442 ; 12.442 ; 11.625 ;
; addr[3]    ; IOports[5]  ; 12.301 ; 13.677 ; 13.677 ; 12.301 ;
; addr[3]    ; IOports[6]  ; 11.345 ; 12.316 ; 12.316 ; 11.345 ;
; addr[3]    ; IOports[7]  ; 11.713 ; 12.131 ; 12.131 ; 11.713 ;
; addr[4]    ; IOports[0]  ; 12.368 ; 14.307 ; 14.307 ; 12.368 ;
; addr[4]    ; IOports[1]  ; 11.854 ; 13.716 ; 13.716 ; 11.854 ;
; addr[4]    ; IOports[2]  ; 11.614 ; 11.602 ; 11.602 ; 11.614 ;
; addr[4]    ; IOports[3]  ; 12.714 ; 13.217 ; 13.217 ; 12.714 ;
; addr[4]    ; IOports[4]  ; 12.472 ; 12.126 ; 12.126 ; 12.472 ;
; addr[4]    ; IOports[5]  ; 13.002 ; 13.707 ; 13.707 ; 13.002 ;
; addr[4]    ; IOports[6]  ; 12.346 ; 11.969 ; 11.969 ; 12.346 ;
; addr[4]    ; IOports[7]  ; 12.161 ; 11.627 ; 11.627 ; 12.161 ;
; addr[5]    ; IOports[0]  ; 13.551 ; 13.970 ; 13.970 ; 13.551 ;
; addr[5]    ; IOports[1]  ; 12.800 ; 13.297 ; 13.297 ; 12.800 ;
; addr[5]    ; IOports[2]  ; 11.686 ; 12.923 ; 12.923 ; 11.686 ;
; addr[5]    ; IOports[3]  ; 13.285 ; 12.931 ; 12.931 ; 13.285 ;
; addr[5]    ; IOports[4]  ; 13.317 ; 12.371 ; 12.371 ; 13.317 ;
; addr[5]    ; IOports[5]  ; 13.959 ; 13.795 ; 13.795 ; 13.959 ;
; addr[5]    ; IOports[6]  ; 12.697 ; 12.389 ; 12.389 ; 12.697 ;
; addr[5]    ; IOports[7]  ; 12.141 ; 13.128 ; 13.128 ; 12.141 ;
; addr[6]    ; IOports[0]  ; 14.779 ; 15.990 ; 15.990 ; 14.779 ;
; addr[6]    ; IOports[1]  ; 14.929 ; 14.571 ; 14.571 ; 14.929 ;
; addr[6]    ; IOports[2]  ; 13.865 ; 14.034 ; 14.034 ; 13.865 ;
; addr[6]    ; IOports[3]  ; 14.844 ; 14.370 ; 14.370 ; 14.844 ;
; addr[6]    ; IOports[4]  ; 14.564 ; 14.700 ; 14.700 ; 14.564 ;
; addr[6]    ; IOports[5]  ; 15.533 ; 15.301 ; 15.301 ; 15.533 ;
; addr[6]    ; IOports[6]  ; 14.484 ; 13.862 ; 13.862 ; 14.484 ;
; addr[6]    ; IOports[7]  ; 14.247 ; 14.654 ; 14.654 ; 14.247 ;
; addr[7]    ; IOports[0]  ; 14.499 ; 16.004 ; 16.004 ; 14.499 ;
; addr[7]    ; IOports[1]  ; 14.980 ; 14.590 ; 14.590 ; 14.980 ;
; addr[7]    ; IOports[2]  ; 13.899 ; 14.054 ; 14.054 ; 13.899 ;
; addr[7]    ; IOports[3]  ; 14.381 ; 14.884 ; 14.884 ; 14.381 ;
; addr[7]    ; IOports[4]  ; 14.141 ; 14.714 ; 14.714 ; 14.141 ;
; addr[7]    ; IOports[5]  ; 15.312 ; 15.573 ; 15.573 ; 15.312 ;
; addr[7]    ; IOports[6]  ; 14.259 ; 14.524 ; 14.524 ; 14.259 ;
; addr[7]    ; IOports[7]  ; 14.666 ; 14.287 ; 14.287 ; 14.666 ;
; addr[8]    ; IOports[0]  ; 14.448 ; 15.965 ; 15.965 ; 14.448 ;
; addr[8]    ; IOports[1]  ; 14.553 ; 14.941 ; 14.941 ; 14.553 ;
; addr[8]    ; IOports[2]  ; 13.874 ; 14.015 ; 14.015 ; 13.874 ;
; addr[8]    ; IOports[3]  ; 14.665 ; 14.826 ; 14.826 ; 14.665 ;
; addr[8]    ; IOports[4]  ; 14.090 ; 14.675 ; 14.675 ; 14.090 ;
; addr[8]    ; IOports[5]  ; 14.824 ; 15.515 ; 15.515 ; 14.824 ;
; addr[8]    ; IOports[6]  ; 14.208 ; 14.466 ; 14.466 ; 14.208 ;
; addr[8]    ; IOports[7]  ; 14.608 ; 14.229 ; 14.229 ; 14.608 ;
; addr[9]    ; IOports[0]  ; 15.878 ; 15.406 ; 15.406 ; 15.878 ;
; addr[9]    ; IOports[1]  ; 14.850 ; 14.469 ; 14.469 ; 14.850 ;
; addr[9]    ; IOports[2]  ; 13.808 ; 13.925 ; 13.925 ; 13.808 ;
; addr[9]    ; IOports[3]  ; 14.578 ; 14.761 ; 14.761 ; 14.578 ;
; addr[9]    ; IOports[4]  ; 14.588 ; 14.481 ; 14.481 ; 14.588 ;
; addr[9]    ; IOports[5]  ; 15.130 ; 15.450 ; 15.450 ; 15.130 ;
; addr[9]    ; IOports[6]  ; 14.084 ; 14.401 ; 14.401 ; 14.084 ;
; addr[9]    ; IOports[7]  ; 14.543 ; 14.164 ; 14.164 ; 14.543 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RWS        ; IOports[0]  ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; RWS        ; IOports[1]  ; 7.358 ; 7.358 ; 7.358 ; 7.358 ;
; RWS        ; IOports[2]  ; 7.495 ; 7.495 ; 7.495 ; 7.495 ;
; RWS        ; IOports[3]  ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; RWS        ; IOports[4]  ; 7.630 ; 7.630 ; 7.630 ; 7.630 ;
; RWS        ; IOports[5]  ; 7.692 ; 7.692 ; 7.692 ; 7.692 ;
; RWS        ; IOports[6]  ; 7.523 ; 7.523 ; 7.523 ; 7.523 ;
; RWS        ; IOports[7]  ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; addr[0]    ; IOports[0]  ; 8.770 ; 8.974 ; 8.974 ; 8.770 ;
; addr[0]    ; IOports[1]  ; 8.583 ; 8.825 ; 8.825 ; 8.583 ;
; addr[0]    ; IOports[2]  ; 8.958 ; 8.831 ; 8.831 ; 8.958 ;
; addr[0]    ; IOports[3]  ; 8.235 ; 8.855 ; 8.855 ; 8.235 ;
; addr[0]    ; IOports[4]  ; 8.657 ; 8.552 ; 8.552 ; 8.657 ;
; addr[0]    ; IOports[5]  ; 8.635 ; 8.518 ; 8.518 ; 8.635 ;
; addr[0]    ; IOports[6]  ; 8.448 ; 8.512 ; 8.512 ; 8.448 ;
; addr[0]    ; IOports[7]  ; 8.569 ; 8.957 ; 8.957 ; 8.569 ;
; addr[1]    ; IOports[0]  ; 8.846 ; 9.005 ; 9.005 ; 8.846 ;
; addr[1]    ; IOports[1]  ; 9.051 ; 8.657 ; 8.657 ; 9.051 ;
; addr[1]    ; IOports[2]  ; 9.015 ; 8.879 ; 8.879 ; 9.015 ;
; addr[1]    ; IOports[3]  ; 8.334 ; 8.313 ; 8.313 ; 8.334 ;
; addr[1]    ; IOports[4]  ; 8.603 ; 8.896 ; 8.896 ; 8.603 ;
; addr[1]    ; IOports[5]  ; 8.569 ; 8.770 ; 8.770 ; 8.569 ;
; addr[1]    ; IOports[6]  ; 8.563 ; 8.526 ; 8.526 ; 8.563 ;
; addr[1]    ; IOports[7]  ; 8.645 ; 8.695 ; 8.695 ; 8.645 ;
; addr[2]    ; IOports[0]  ; 9.109 ; 8.846 ; 8.846 ; 9.109 ;
; addr[2]    ; IOports[1]  ; 8.654 ; 8.877 ; 8.877 ; 8.654 ;
; addr[2]    ; IOports[2]  ; 8.876 ; 9.016 ; 9.016 ; 8.876 ;
; addr[2]    ; IOports[3]  ; 8.574 ; 8.311 ; 8.311 ; 8.574 ;
; addr[2]    ; IOports[4]  ; 9.233 ; 8.604 ; 8.604 ; 9.233 ;
; addr[2]    ; IOports[5]  ; 8.824 ; 8.570 ; 8.570 ; 8.824 ;
; addr[2]    ; IOports[6]  ; 8.615 ; 8.524 ; 8.524 ; 8.615 ;
; addr[2]    ; IOports[7]  ; 8.851 ; 8.645 ; 8.645 ; 8.851 ;
; addr[3]    ; IOports[0]  ; 5.907 ; 6.475 ; 6.475 ; 5.907 ;
; addr[3]    ; IOports[1]  ; 5.708 ; 6.133 ; 6.133 ; 5.708 ;
; addr[3]    ; IOports[2]  ; 5.658 ; 6.138 ; 6.138 ; 5.658 ;
; addr[3]    ; IOports[3]  ; 5.713 ; 6.033 ; 6.033 ; 5.713 ;
; addr[3]    ; IOports[4]  ; 5.539 ; 6.382 ; 6.382 ; 5.539 ;
; addr[3]    ; IOports[5]  ; 5.867 ; 5.813 ; 5.813 ; 5.867 ;
; addr[3]    ; IOports[6]  ; 5.524 ; 5.987 ; 5.987 ; 5.524 ;
; addr[3]    ; IOports[7]  ; 5.739 ; 6.370 ; 6.370 ; 5.739 ;
; addr[4]    ; IOports[0]  ; 6.505 ; 5.963 ; 5.963 ; 6.505 ;
; addr[4]    ; IOports[1]  ; 6.163 ; 5.764 ; 5.764 ; 6.163 ;
; addr[4]    ; IOports[2]  ; 6.168 ; 5.714 ; 5.714 ; 6.168 ;
; addr[4]    ; IOports[3]  ; 6.063 ; 5.769 ; 5.769 ; 6.063 ;
; addr[4]    ; IOports[4]  ; 6.412 ; 5.595 ; 5.595 ; 6.412 ;
; addr[4]    ; IOports[5]  ; 5.843 ; 6.069 ; 6.069 ; 5.843 ;
; addr[4]    ; IOports[6]  ; 6.017 ; 5.580 ; 5.580 ; 6.017 ;
; addr[4]    ; IOports[7]  ; 6.387 ; 5.795 ; 5.795 ; 6.387 ;
; addr[5]    ; IOports[0]  ; 8.345 ; 8.555 ; 8.555 ; 8.345 ;
; addr[5]    ; IOports[1]  ; 8.242 ; 7.791 ; 7.791 ; 8.242 ;
; addr[5]    ; IOports[2]  ; 8.200 ; 7.796 ; 7.796 ; 8.200 ;
; addr[5]    ; IOports[3]  ; 8.129 ; 8.194 ; 8.194 ; 8.129 ;
; addr[5]    ; IOports[4]  ; 8.241 ; 7.839 ; 7.839 ; 8.241 ;
; addr[5]    ; IOports[5]  ; 7.779 ; 7.902 ; 7.902 ; 7.779 ;
; addr[5]    ; IOports[6]  ; 8.213 ; 7.853 ; 7.853 ; 8.213 ;
; addr[5]    ; IOports[7]  ; 7.738 ; 7.669 ; 7.669 ; 7.738 ;
; addr[6]    ; IOports[0]  ; 9.085 ; 9.041 ; 9.041 ; 9.085 ;
; addr[6]    ; IOports[1]  ; 9.268 ; 8.740 ; 8.740 ; 9.268 ;
; addr[6]    ; IOports[2]  ; 9.081 ; 8.398 ; 8.398 ; 9.081 ;
; addr[6]    ; IOports[3]  ; 9.463 ; 8.847 ; 8.847 ; 9.463 ;
; addr[6]    ; IOports[4]  ; 9.333 ; 8.744 ; 8.744 ; 9.333 ;
; addr[6]    ; IOports[5]  ; 9.461 ; 9.312 ; 9.312 ; 9.461 ;
; addr[6]    ; IOports[6]  ; 9.201 ; 8.658 ; 8.658 ; 9.201 ;
; addr[6]    ; IOports[7]  ; 8.066 ; 8.097 ; 8.097 ; 8.066 ;
; addr[7]    ; IOports[0]  ; 9.567 ; 9.061 ; 9.061 ; 9.567 ;
; addr[7]    ; IOports[1]  ; 9.311 ; 8.760 ; 8.760 ; 9.311 ;
; addr[7]    ; IOports[2]  ; 9.123 ; 8.418 ; 8.418 ; 9.123 ;
; addr[7]    ; IOports[3]  ; 9.147 ; 8.867 ; 8.867 ; 9.147 ;
; addr[7]    ; IOports[4]  ; 9.367 ; 8.764 ; 8.764 ; 9.367 ;
; addr[7]    ; IOports[5]  ; 9.471 ; 9.332 ; 9.332 ; 9.471 ;
; addr[7]    ; IOports[6]  ; 9.244 ; 8.678 ; 8.678 ; 9.244 ;
; addr[7]    ; IOports[7]  ; 8.514 ; 8.117 ; 8.117 ; 8.514 ;
; addr[8]    ; IOports[0]  ; 9.512 ; 9.022 ; 9.022 ; 9.512 ;
; addr[8]    ; IOports[1]  ; 9.272 ; 8.721 ; 8.721 ; 9.272 ;
; addr[8]    ; IOports[2]  ; 9.065 ; 8.379 ; 8.379 ; 9.065 ;
; addr[8]    ; IOports[3]  ; 9.538 ; 8.828 ; 8.828 ; 9.538 ;
; addr[8]    ; IOports[4]  ; 9.316 ; 8.725 ; 8.725 ; 9.316 ;
; addr[8]    ; IOports[5]  ; 9.413 ; 9.293 ; 9.293 ; 9.413 ;
; addr[8]    ; IOports[6]  ; 9.205 ; 8.639 ; 8.639 ; 9.205 ;
; addr[8]    ; IOports[7]  ; 8.164 ; 8.078 ; 8.078 ; 8.164 ;
; addr[9]    ; IOports[0]  ; 9.007 ; 8.932 ; 8.932 ; 9.007 ;
; addr[9]    ; IOports[1]  ; 9.182 ; 8.631 ; 8.631 ; 9.182 ;
; addr[9]    ; IOports[2]  ; 8.995 ; 8.289 ; 8.289 ; 8.995 ;
; addr[9]    ; IOports[3]  ; 9.483 ; 8.738 ; 8.738 ; 9.483 ;
; addr[9]    ; IOports[4]  ; 9.300 ; 8.635 ; 8.635 ; 9.300 ;
; addr[9]    ; IOports[5]  ; 9.348 ; 9.203 ; 9.203 ; 9.348 ;
; addr[9]    ; IOports[6]  ; 9.115 ; 8.549 ; 8.549 ; 9.115 ;
; addr[9]    ; IOports[7]  ; 7.988 ; 7.988 ; 7.988 ; 7.988 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; IOports[*]  ; CS         ; 6.606 ;      ; Rise       ; CS              ;
;  IOports[0] ; CS         ; 6.606 ;      ; Rise       ; CS              ;
;  IOports[1] ; CS         ; 6.908 ;      ; Rise       ; CS              ;
;  IOports[2] ; CS         ; 7.045 ;      ; Rise       ; CS              ;
;  IOports[3] ; CS         ; 6.606 ;      ; Rise       ; CS              ;
;  IOports[4] ; CS         ; 7.180 ;      ; Rise       ; CS              ;
;  IOports[5] ; CS         ; 7.242 ;      ; Rise       ; CS              ;
;  IOports[6] ; CS         ; 7.073 ;      ; Rise       ; CS              ;
;  IOports[7] ; CS         ; 6.720 ;      ; Rise       ; CS              ;
; IOports[*]  ; CS         ; 6.606 ;      ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 6.606 ;      ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 6.908 ;      ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 7.045 ;      ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 6.606 ;      ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 7.180 ;      ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 7.242 ;      ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 7.073 ;      ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 6.720 ;      ; Fall       ; CS              ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; IOports[*]  ; CS         ; 6.606 ;      ; Rise       ; CS              ;
;  IOports[0] ; CS         ; 6.606 ;      ; Rise       ; CS              ;
;  IOports[1] ; CS         ; 6.908 ;      ; Rise       ; CS              ;
;  IOports[2] ; CS         ; 7.045 ;      ; Rise       ; CS              ;
;  IOports[3] ; CS         ; 6.606 ;      ; Rise       ; CS              ;
;  IOports[4] ; CS         ; 7.180 ;      ; Rise       ; CS              ;
;  IOports[5] ; CS         ; 7.242 ;      ; Rise       ; CS              ;
;  IOports[6] ; CS         ; 7.073 ;      ; Rise       ; CS              ;
;  IOports[7] ; CS         ; 6.720 ;      ; Rise       ; CS              ;
; IOports[*]  ; CS         ; 6.606 ;      ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 6.606 ;      ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 6.908 ;      ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 7.045 ;      ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 6.606 ;      ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 7.180 ;      ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 7.242 ;      ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 7.073 ;      ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 6.720 ;      ; Fall       ; CS              ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; IOports[*]  ; CS         ; 6.606     ;           ; Rise       ; CS              ;
;  IOports[0] ; CS         ; 6.606     ;           ; Rise       ; CS              ;
;  IOports[1] ; CS         ; 6.908     ;           ; Rise       ; CS              ;
;  IOports[2] ; CS         ; 7.045     ;           ; Rise       ; CS              ;
;  IOports[3] ; CS         ; 6.606     ;           ; Rise       ; CS              ;
;  IOports[4] ; CS         ; 7.180     ;           ; Rise       ; CS              ;
;  IOports[5] ; CS         ; 7.242     ;           ; Rise       ; CS              ;
;  IOports[6] ; CS         ; 7.073     ;           ; Rise       ; CS              ;
;  IOports[7] ; CS         ; 6.720     ;           ; Rise       ; CS              ;
; IOports[*]  ; CS         ; 6.606     ;           ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 6.606     ;           ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 6.908     ;           ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 7.045     ;           ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 6.606     ;           ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 7.180     ;           ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 7.242     ;           ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 7.073     ;           ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 6.720     ;           ; Fall       ; CS              ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; IOports[*]  ; CS         ; 6.606     ;           ; Rise       ; CS              ;
;  IOports[0] ; CS         ; 6.606     ;           ; Rise       ; CS              ;
;  IOports[1] ; CS         ; 6.908     ;           ; Rise       ; CS              ;
;  IOports[2] ; CS         ; 7.045     ;           ; Rise       ; CS              ;
;  IOports[3] ; CS         ; 6.606     ;           ; Rise       ; CS              ;
;  IOports[4] ; CS         ; 7.180     ;           ; Rise       ; CS              ;
;  IOports[5] ; CS         ; 7.242     ;           ; Rise       ; CS              ;
;  IOports[6] ; CS         ; 7.073     ;           ; Rise       ; CS              ;
;  IOports[7] ; CS         ; 6.720     ;           ; Rise       ; CS              ;
; IOports[*]  ; CS         ; 6.606     ;           ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 6.606     ;           ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 6.908     ;           ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 7.045     ;           ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 6.606     ;           ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 7.180     ;           ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 7.242     ;           ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 7.073     ;           ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 6.720     ;           ; Fall       ; CS              ;
+-------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -1.222              ;
;  CS              ; N/A   ; N/A  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -1.222              ;
;  CS              ; N/A   ; N/A  ; N/A      ; N/A     ; -1.222              ;
+------------------+-------+------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IOports[*]  ; CS         ; 10.645 ; 10.645 ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 10.645 ; 10.645 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 8.493  ; 8.493  ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 6.243  ; 6.243  ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 7.392  ; 7.392  ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 8.802  ; 8.802  ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 6.836  ; 6.836  ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 6.502  ; 6.502  ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 9.004  ; 9.004  ; Fall       ; CS              ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IOports[*]  ; CS         ; 0.665  ; 0.665  ; Fall       ; CS              ;
;  IOports[0] ; CS         ; -0.110 ; -0.110 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 0.109  ; 0.109  ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 0.051  ; 0.051  ; Fall       ; CS              ;
;  IOports[3] ; CS         ; -1.017 ; -1.017 ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 0.665  ; 0.665  ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 0.574  ; 0.574  ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 0.200  ; 0.200  ; Fall       ; CS              ;
;  IOports[7] ; CS         ; -0.147 ; -0.147 ; Fall       ; CS              ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; IOports[*]  ; CS         ; 23.993 ; 23.993 ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 22.747 ; 22.747 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 21.255 ; 21.255 ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 18.808 ; 18.808 ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 20.735 ; 20.735 ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 20.536 ; 20.536 ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 23.116 ; 23.116 ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 19.915 ; 19.915 ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 23.993 ; 23.993 ; Fall       ; CS              ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IOports[*]  ; CS         ; 4.962 ; 4.962 ; Fall       ; CS              ;
;  IOports[0] ; CS         ; 5.378 ; 5.378 ; Fall       ; CS              ;
;  IOports[1] ; CS         ; 4.962 ; 4.962 ; Fall       ; CS              ;
;  IOports[2] ; CS         ; 5.521 ; 5.521 ; Fall       ; CS              ;
;  IOports[3] ; CS         ; 5.517 ; 5.517 ; Fall       ; CS              ;
;  IOports[4] ; CS         ; 5.477 ; 5.477 ; Fall       ; CS              ;
;  IOports[5] ; CS         ; 5.827 ; 5.827 ; Fall       ; CS              ;
;  IOports[6] ; CS         ; 5.329 ; 5.329 ; Fall       ; CS              ;
;  IOports[7] ; CS         ; 5.257 ; 5.257 ; Fall       ; CS              ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; RWS        ; IOports[0]  ; 13.273 ; 13.273 ; 13.273 ; 13.273 ;
; RWS        ; IOports[1]  ; 13.909 ; 13.909 ; 13.909 ; 13.909 ;
; RWS        ; IOports[2]  ; 14.193 ; 14.193 ; 14.193 ; 14.193 ;
; RWS        ; IOports[3]  ; 13.273 ; 13.273 ; 13.273 ; 13.273 ;
; RWS        ; IOports[4]  ; 14.488 ; 14.488 ; 14.488 ; 14.488 ;
; RWS        ; IOports[5]  ; 14.563 ; 14.563 ; 14.563 ; 14.563 ;
; RWS        ; IOports[6]  ; 14.237 ; 14.237 ; 14.237 ; 14.237 ;
; RWS        ; IOports[7]  ; 13.558 ; 13.558 ; 13.558 ; 13.558 ;
; addr[0]    ; IOports[0]  ; 32.637 ; 31.491 ; 31.491 ; 32.637 ;
; addr[0]    ; IOports[1]  ; 31.954 ; 28.891 ; 28.891 ; 31.954 ;
; addr[0]    ; IOports[2]  ; 28.717 ; 27.138 ; 27.138 ; 28.717 ;
; addr[0]    ; IOports[3]  ; 30.878 ; 28.575 ; 28.575 ; 30.878 ;
; addr[0]    ; IOports[4]  ; 31.210 ; 28.631 ; 28.631 ; 31.210 ;
; addr[0]    ; IOports[5]  ; 31.914 ; 31.415 ; 31.415 ; 31.914 ;
; addr[0]    ; IOports[6]  ; 29.098 ; 28.060 ; 28.060 ; 29.098 ;
; addr[0]    ; IOports[7]  ; 29.857 ; 27.377 ; 27.377 ; 29.857 ;
; addr[1]    ; IOports[0]  ; 31.611 ; 32.793 ; 32.793 ; 31.611 ;
; addr[1]    ; IOports[1]  ; 29.299 ; 32.115 ; 32.115 ; 29.299 ;
; addr[1]    ; IOports[2]  ; 28.817 ; 28.327 ; 28.327 ; 28.817 ;
; addr[1]    ; IOports[3]  ; 30.894 ; 31.039 ; 31.039 ; 30.894 ;
; addr[1]    ; IOports[4]  ; 31.310 ; 29.744 ; 29.744 ; 31.310 ;
; addr[1]    ; IOports[5]  ; 30.275 ; 32.075 ; 32.075 ; 30.275 ;
; addr[1]    ; IOports[6]  ; 29.198 ; 29.236 ; 29.236 ; 29.198 ;
; addr[1]    ; IOports[7]  ; 29.975 ; 29.429 ; 29.429 ; 29.975 ;
; addr[2]    ; IOports[0]  ; 32.781 ; 31.672 ; 31.672 ; 32.781 ;
; addr[2]    ; IOports[1]  ; 29.938 ; 32.131 ; 32.131 ; 29.938 ;
; addr[2]    ; IOports[2]  ; 28.861 ; 28.874 ; 28.874 ; 28.861 ;
; addr[2]    ; IOports[3]  ; 29.957 ; 31.055 ; 31.055 ; 29.957 ;
; addr[2]    ; IOports[4]  ; 31.354 ; 29.678 ; 29.678 ; 31.354 ;
; addr[2]    ; IOports[5]  ; 31.558 ; 32.091 ; 32.091 ; 31.558 ;
; addr[2]    ; IOports[6]  ; 29.242 ; 29.252 ; 29.252 ; 29.242 ;
; addr[2]    ; IOports[7]  ; 29.417 ; 30.037 ; 30.037 ; 29.417 ;
; addr[3]    ; IOports[0]  ; 24.300 ; 29.567 ; 29.567 ; 24.300 ;
; addr[3]    ; IOports[1]  ; 24.328 ; 28.438 ; 28.438 ; 24.328 ;
; addr[3]    ; IOports[2]  ; 23.239 ; 24.193 ; 24.193 ; 23.239 ;
; addr[3]    ; IOports[3]  ; 24.878 ; 27.362 ; 27.362 ; 24.878 ;
; addr[3]    ; IOports[4]  ; 24.267 ; 25.768 ; 25.768 ; 24.267 ;
; addr[3]    ; IOports[5]  ; 25.530 ; 28.398 ; 28.398 ; 25.530 ;
; addr[3]    ; IOports[6]  ; 23.598 ; 25.669 ; 25.669 ; 23.598 ;
; addr[3]    ; IOports[7]  ; 24.160 ; 25.490 ; 25.490 ; 24.160 ;
; addr[4]    ; IOports[0]  ; 25.881 ; 29.725 ; 29.725 ; 25.881 ;
; addr[4]    ; IOports[1]  ; 24.675 ; 28.596 ; 28.596 ; 24.675 ;
; addr[4]    ; IOports[2]  ; 24.312 ; 24.303 ; 24.303 ; 24.312 ;
; addr[4]    ; IOports[3]  ; 26.315 ; 27.520 ; 27.520 ; 26.315 ;
; addr[4]    ; IOports[4]  ; 25.887 ; 25.254 ; 25.254 ; 25.887 ;
; addr[4]    ; IOports[5]  ; 27.205 ; 28.556 ; 28.556 ; 27.205 ;
; addr[4]    ; IOports[6]  ; 25.788 ; 24.854 ; 24.854 ; 25.788 ;
; addr[4]    ; IOports[7]  ; 25.609 ; 24.319 ; 24.319 ; 25.609 ;
; addr[5]    ; IOports[0]  ; 26.693 ; 27.508 ; 27.508 ; 26.693 ;
; addr[5]    ; IOports[1]  ; 25.359 ; 26.540 ; 26.540 ; 25.359 ;
; addr[5]    ; IOports[2]  ; 22.997 ; 25.670 ; 25.670 ; 22.997 ;
; addr[5]    ; IOports[3]  ; 26.239 ; 25.475 ; 25.475 ; 26.239 ;
; addr[5]    ; IOports[4]  ; 26.162 ; 24.366 ; 24.366 ; 26.162 ;
; addr[5]    ; IOports[5]  ; 27.706 ; 27.254 ; 27.254 ; 27.706 ;
; addr[5]    ; IOports[6]  ; 25.064 ; 24.467 ; 24.467 ; 25.064 ;
; addr[5]    ; IOports[7]  ; 23.816 ; 25.747 ; 25.747 ; 23.816 ;
; addr[6]    ; IOports[0]  ; 29.419 ; 32.109 ; 32.109 ; 29.419 ;
; addr[6]    ; IOports[1]  ; 29.805 ; 29.266 ; 29.266 ; 29.805 ;
; addr[6]    ; IOports[2]  ; 27.947 ; 27.770 ; 27.770 ; 27.947 ;
; addr[6]    ; IOports[3]  ; 29.254 ; 28.679 ; 28.679 ; 29.254 ;
; addr[6]    ; IOports[4]  ; 28.852 ; 29.167 ; 29.167 ; 28.852 ;
; addr[6]    ; IOports[5]  ; 30.685 ; 30.772 ; 30.772 ; 30.685 ;
; addr[6]    ; IOports[6]  ; 28.628 ; 27.657 ; 27.657 ; 28.628 ;
; addr[6]    ; IOports[7]  ; 28.242 ; 29.112 ; 29.112 ; 28.242 ;
; addr[7]    ; IOports[0]  ; 28.931 ; 32.243 ; 32.243 ; 28.931 ;
; addr[7]    ; IOports[1]  ; 29.906 ; 29.400 ; 29.400 ; 29.906 ;
; addr[7]    ; IOports[2]  ; 28.031 ; 27.882 ; 27.882 ; 28.031 ;
; addr[7]    ; IOports[3]  ; 28.708 ; 29.355 ; 29.355 ; 28.708 ;
; addr[7]    ; IOports[4]  ; 28.061 ; 29.301 ; 29.301 ; 28.061 ;
; addr[7]    ; IOports[5]  ; 30.856 ; 30.786 ; 30.786 ; 30.856 ;
; addr[7]    ; IOports[6]  ; 28.518 ; 28.729 ; 28.729 ; 28.518 ;
; addr[7]    ; IOports[7]  ; 29.196 ; 28.343 ; 28.343 ; 29.196 ;
; addr[8]    ; IOports[0]  ; 28.714 ; 32.139 ; 32.139 ; 28.714 ;
; addr[8]    ; IOports[1]  ; 29.083 ; 29.847 ; 29.847 ; 29.083 ;
; addr[8]    ; IOports[2]  ; 27.618 ; 27.929 ; 27.929 ; 27.618 ;
; addr[8]    ; IOports[3]  ; 29.048 ; 29.229 ; 29.229 ; 29.048 ;
; addr[8]    ; IOports[4]  ; 27.955 ; 29.197 ; 29.197 ; 27.955 ;
; addr[8]    ; IOports[5]  ; 29.470 ; 30.759 ; 30.759 ; 29.470 ;
; addr[8]    ; IOports[6]  ; 28.412 ; 28.603 ; 28.603 ; 28.412 ;
; addr[8]    ; IOports[7]  ; 29.079 ; 28.217 ; 28.217 ; 29.079 ;
; addr[9]    ; IOports[0]  ; 31.948 ; 30.793 ; 30.793 ; 31.948 ;
; addr[9]    ; IOports[1]  ; 29.650 ; 28.926 ; 28.926 ; 29.650 ;
; addr[9]    ; IOports[2]  ; 27.489 ; 27.784 ; 27.784 ; 27.489 ;
; addr[9]    ; IOports[3]  ; 28.894 ; 29.092 ; 29.092 ; 28.894 ;
; addr[9]    ; IOports[4]  ; 29.006 ; 28.690 ; 28.690 ; 29.006 ;
; addr[9]    ; IOports[5]  ; 30.362 ; 30.609 ; 30.609 ; 30.362 ;
; addr[9]    ; IOports[6]  ; 27.860 ; 28.466 ; 28.466 ; 27.860 ;
; addr[9]    ; IOports[7]  ; 28.949 ; 28.080 ; 28.080 ; 28.949 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RWS        ; IOports[0]  ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; RWS        ; IOports[1]  ; 7.358 ; 7.358 ; 7.358 ; 7.358 ;
; RWS        ; IOports[2]  ; 7.495 ; 7.495 ; 7.495 ; 7.495 ;
; RWS        ; IOports[3]  ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; RWS        ; IOports[4]  ; 7.630 ; 7.630 ; 7.630 ; 7.630 ;
; RWS        ; IOports[5]  ; 7.692 ; 7.692 ; 7.692 ; 7.692 ;
; RWS        ; IOports[6]  ; 7.523 ; 7.523 ; 7.523 ; 7.523 ;
; RWS        ; IOports[7]  ; 7.170 ; 7.170 ; 7.170 ; 7.170 ;
; addr[0]    ; IOports[0]  ; 8.770 ; 8.974 ; 8.974 ; 8.770 ;
; addr[0]    ; IOports[1]  ; 8.583 ; 8.825 ; 8.825 ; 8.583 ;
; addr[0]    ; IOports[2]  ; 8.958 ; 8.831 ; 8.831 ; 8.958 ;
; addr[0]    ; IOports[3]  ; 8.235 ; 8.855 ; 8.855 ; 8.235 ;
; addr[0]    ; IOports[4]  ; 8.657 ; 8.552 ; 8.552 ; 8.657 ;
; addr[0]    ; IOports[5]  ; 8.635 ; 8.518 ; 8.518 ; 8.635 ;
; addr[0]    ; IOports[6]  ; 8.448 ; 8.512 ; 8.512 ; 8.448 ;
; addr[0]    ; IOports[7]  ; 8.569 ; 8.957 ; 8.957 ; 8.569 ;
; addr[1]    ; IOports[0]  ; 8.846 ; 9.005 ; 9.005 ; 8.846 ;
; addr[1]    ; IOports[1]  ; 9.051 ; 8.657 ; 8.657 ; 9.051 ;
; addr[1]    ; IOports[2]  ; 9.015 ; 8.879 ; 8.879 ; 9.015 ;
; addr[1]    ; IOports[3]  ; 8.334 ; 8.313 ; 8.313 ; 8.334 ;
; addr[1]    ; IOports[4]  ; 8.603 ; 8.896 ; 8.896 ; 8.603 ;
; addr[1]    ; IOports[5]  ; 8.569 ; 8.770 ; 8.770 ; 8.569 ;
; addr[1]    ; IOports[6]  ; 8.563 ; 8.526 ; 8.526 ; 8.563 ;
; addr[1]    ; IOports[7]  ; 8.645 ; 8.695 ; 8.695 ; 8.645 ;
; addr[2]    ; IOports[0]  ; 9.109 ; 8.846 ; 8.846 ; 9.109 ;
; addr[2]    ; IOports[1]  ; 8.654 ; 8.877 ; 8.877 ; 8.654 ;
; addr[2]    ; IOports[2]  ; 8.876 ; 9.016 ; 9.016 ; 8.876 ;
; addr[2]    ; IOports[3]  ; 8.574 ; 8.311 ; 8.311 ; 8.574 ;
; addr[2]    ; IOports[4]  ; 9.233 ; 8.604 ; 8.604 ; 9.233 ;
; addr[2]    ; IOports[5]  ; 8.824 ; 8.570 ; 8.570 ; 8.824 ;
; addr[2]    ; IOports[6]  ; 8.615 ; 8.524 ; 8.524 ; 8.615 ;
; addr[2]    ; IOports[7]  ; 8.851 ; 8.645 ; 8.645 ; 8.851 ;
; addr[3]    ; IOports[0]  ; 5.907 ; 6.475 ; 6.475 ; 5.907 ;
; addr[3]    ; IOports[1]  ; 5.708 ; 6.133 ; 6.133 ; 5.708 ;
; addr[3]    ; IOports[2]  ; 5.658 ; 6.138 ; 6.138 ; 5.658 ;
; addr[3]    ; IOports[3]  ; 5.713 ; 6.033 ; 6.033 ; 5.713 ;
; addr[3]    ; IOports[4]  ; 5.539 ; 6.382 ; 6.382 ; 5.539 ;
; addr[3]    ; IOports[5]  ; 5.867 ; 5.813 ; 5.813 ; 5.867 ;
; addr[3]    ; IOports[6]  ; 5.524 ; 5.987 ; 5.987 ; 5.524 ;
; addr[3]    ; IOports[7]  ; 5.739 ; 6.370 ; 6.370 ; 5.739 ;
; addr[4]    ; IOports[0]  ; 6.505 ; 5.963 ; 5.963 ; 6.505 ;
; addr[4]    ; IOports[1]  ; 6.163 ; 5.764 ; 5.764 ; 6.163 ;
; addr[4]    ; IOports[2]  ; 6.168 ; 5.714 ; 5.714 ; 6.168 ;
; addr[4]    ; IOports[3]  ; 6.063 ; 5.769 ; 5.769 ; 6.063 ;
; addr[4]    ; IOports[4]  ; 6.412 ; 5.595 ; 5.595 ; 6.412 ;
; addr[4]    ; IOports[5]  ; 5.843 ; 6.069 ; 6.069 ; 5.843 ;
; addr[4]    ; IOports[6]  ; 6.017 ; 5.580 ; 5.580 ; 6.017 ;
; addr[4]    ; IOports[7]  ; 6.387 ; 5.795 ; 5.795 ; 6.387 ;
; addr[5]    ; IOports[0]  ; 8.345 ; 8.555 ; 8.555 ; 8.345 ;
; addr[5]    ; IOports[1]  ; 8.242 ; 7.791 ; 7.791 ; 8.242 ;
; addr[5]    ; IOports[2]  ; 8.200 ; 7.796 ; 7.796 ; 8.200 ;
; addr[5]    ; IOports[3]  ; 8.129 ; 8.194 ; 8.194 ; 8.129 ;
; addr[5]    ; IOports[4]  ; 8.241 ; 7.839 ; 7.839 ; 8.241 ;
; addr[5]    ; IOports[5]  ; 7.779 ; 7.902 ; 7.902 ; 7.779 ;
; addr[5]    ; IOports[6]  ; 8.213 ; 7.853 ; 7.853 ; 8.213 ;
; addr[5]    ; IOports[7]  ; 7.738 ; 7.669 ; 7.669 ; 7.738 ;
; addr[6]    ; IOports[0]  ; 9.085 ; 9.041 ; 9.041 ; 9.085 ;
; addr[6]    ; IOports[1]  ; 9.268 ; 8.740 ; 8.740 ; 9.268 ;
; addr[6]    ; IOports[2]  ; 9.081 ; 8.398 ; 8.398 ; 9.081 ;
; addr[6]    ; IOports[3]  ; 9.463 ; 8.847 ; 8.847 ; 9.463 ;
; addr[6]    ; IOports[4]  ; 9.333 ; 8.744 ; 8.744 ; 9.333 ;
; addr[6]    ; IOports[5]  ; 9.461 ; 9.312 ; 9.312 ; 9.461 ;
; addr[6]    ; IOports[6]  ; 9.201 ; 8.658 ; 8.658 ; 9.201 ;
; addr[6]    ; IOports[7]  ; 8.066 ; 8.097 ; 8.097 ; 8.066 ;
; addr[7]    ; IOports[0]  ; 9.567 ; 9.061 ; 9.061 ; 9.567 ;
; addr[7]    ; IOports[1]  ; 9.311 ; 8.760 ; 8.760 ; 9.311 ;
; addr[7]    ; IOports[2]  ; 9.123 ; 8.418 ; 8.418 ; 9.123 ;
; addr[7]    ; IOports[3]  ; 9.147 ; 8.867 ; 8.867 ; 9.147 ;
; addr[7]    ; IOports[4]  ; 9.367 ; 8.764 ; 8.764 ; 9.367 ;
; addr[7]    ; IOports[5]  ; 9.471 ; 9.332 ; 9.332 ; 9.471 ;
; addr[7]    ; IOports[6]  ; 9.244 ; 8.678 ; 8.678 ; 9.244 ;
; addr[7]    ; IOports[7]  ; 8.514 ; 8.117 ; 8.117 ; 8.514 ;
; addr[8]    ; IOports[0]  ; 9.512 ; 9.022 ; 9.022 ; 9.512 ;
; addr[8]    ; IOports[1]  ; 9.272 ; 8.721 ; 8.721 ; 9.272 ;
; addr[8]    ; IOports[2]  ; 9.065 ; 8.379 ; 8.379 ; 9.065 ;
; addr[8]    ; IOports[3]  ; 9.538 ; 8.828 ; 8.828 ; 9.538 ;
; addr[8]    ; IOports[4]  ; 9.316 ; 8.725 ; 8.725 ; 9.316 ;
; addr[8]    ; IOports[5]  ; 9.413 ; 9.293 ; 9.293 ; 9.413 ;
; addr[8]    ; IOports[6]  ; 9.205 ; 8.639 ; 8.639 ; 9.205 ;
; addr[8]    ; IOports[7]  ; 8.164 ; 8.078 ; 8.078 ; 8.164 ;
; addr[9]    ; IOports[0]  ; 9.007 ; 8.932 ; 8.932 ; 9.007 ;
; addr[9]    ; IOports[1]  ; 9.182 ; 8.631 ; 8.631 ; 9.182 ;
; addr[9]    ; IOports[2]  ; 8.995 ; 8.289 ; 8.289 ; 8.995 ;
; addr[9]    ; IOports[3]  ; 9.483 ; 8.738 ; 8.738 ; 9.483 ;
; addr[9]    ; IOports[4]  ; 9.300 ; 8.635 ; 8.635 ; 9.300 ;
; addr[9]    ; IOports[5]  ; 9.348 ; 9.203 ; 9.203 ; 9.348 ;
; addr[9]    ; IOports[6]  ; 9.115 ; 8.549 ; 8.549 ; 9.115 ;
; addr[9]    ; IOports[7]  ; 7.988 ; 7.988 ; 7.988 ; 7.988 ;
+------------+-------------+-------+-------+-------+-------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 8288  ; 8288 ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8288  ; 8288 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 15 21:56:43 2021
Info: Command: quartus_sta SRAM -c SRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Warning (335093): TimeQuest Timing Analyzer is analyzing 8192 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CS CS
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -1.222 CS 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -1.222 CS 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4775 megabytes
    Info: Processing ended: Sat May 15 21:56:50 2021
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


