# PLIS
## Класификация ПЛИС
### SPLD
SPLD (Simple Programmable Logic Device) простейшие програмиируемые логические дивайсы разделяются на PLA и PAL
#### PLA
PLA (Programmable Logic Arrays) - программируемые логические матрицы, состоит из матрицы вентелей И и матрицей вентелей ИЛИ. Программируется плавкими перемычками  
#### PAL
PAL (Programmable Array Logic) - программируемые матрицы логики, состоит из программируемой части И матрицы и не программируемой матрицей ИЛИ. Программируется плавкими перемычками
### CPLD
CPLD (Complex Programmable Logic Device) - комплексные программируемые логические устройства
Состоит из:
- ПМЛ подобных блоков
- Программируемой матрицы соединений
- порты ввода - вывода
- Блоки ФАПЧ
### FPGA
FPGA (Field Programmable Gate Arrays) - Программируемые пользователем вентильные матрицы
Cостоит из:
- LUT (Look-Up Table)
- множество функциональных блоков
- система межсоединений(отличается от CPLD)
- Энергозависимая память конфигурации
## IP блоки
IP-блоки (Intellectual Property blocks) — это готовые, предварительно разработанные и верифицированные модули для ПЛИС (FPGA) и ASIC, которые можно интегрировать в проект для ускорения разработки. Они бывают аппаратными (реализованы в железе) и программными (на HDL-коде).
Пример:
- Интерфейсы: UART, SPI, I2C, Ethernet, USB
- Память: FIFO, DDR3/4 контроллеры, RAM/ROM
- Арифметика: Целочисленные/FPU ALU, DSP-блоки (умножители, FFT)
разделяют Hard IP и Soft IP
### Hard IP
Аппаратно-зависимый блок, выпускаемый, как правило, под конкретное семейство ПЛИС, ему соответствует ASIC – структура внутри ПЛИС 
Пример:
- АЦП, ЦАП
- PLL
### Soft IP
аппаратно-независимый блок, использование которого не зависит от конкретной ПЛИС. Применяется для построения составных частей СнК на регулярной структуре
Пример:
- интерфейсы: UART, SPI, I2C
- FIFO
## LUT
LUT (Look-Up Table, таблица перекодировки) — это базовый элемент комбинационной логики в ПЛИС (FPGA), который реализует произвольную логическую функцию от нескольких входов. 
LUT с N входами хранит $2^N$ бит (все возможные комбинации выходов для входных значений).
