---
title: 存储/输入输出接口/中断
date: 2018-01-05 10:50:26
tags:
    - 计算机原理
---

## 存储系统  

![8086奇偶存储](https://github.com/avvount/Picture-Bed/raw/master/%E5%A5%87%E5%81%B6%E5%AD%98%E5%82%A8.png)  

## 中断系统  

### 硬件中断  
1. 可屏蔽中断 — 输入为INTR引脚，高电平有效，受IF标志控制  
2. 非屏蔽中断— 输入为NMI引脚，上升沿有效，不受IF控制  

### 软件中断  
1. 除法溢出中断（DIV和IDIV）（INT 0）  
    若除数为0或商超过寄存器所能表达的范围，则产生类型为0的软件中断
2. 单步中断 （INT 1）  
    若TF=1，则CPU每执行完一条指令后便产生类型码为1的软件中断
3. 执行INT指令引起的中断（INT n）    
    执行INT n指令则会引起中断类型码为n的软件中断
4. 执行 INTO 指令引起的中断（INT 4）  
    若OF=1，则指令INTO引起中断类型码为4的软件中断

### 中断优先级
1. 软件中断（单步中断除外）       优先级最高  
2. NMI中断
3. INTR中断
4. 单步中断        优先级最低


  
