### ğŸ“ŒPlease refer to the 2023_VLSI_HW2.pdf & HW2_111063517_report.pdf for details.

# **HW2 : First layout practice**  

## 0ï¸âƒ£Introducton

  ### This assignment consists of two parts.

#### The first part involves the following steps:

  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;   1.Draw the transistor-level schematic & stick diagram of the Boolean function.
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;   2.Use the Laker tool to create the circuit layout.
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;   3.Perform DRC and LVS verification on the layout.

#### The second part is the simulation of the circuit timing.

## 1ï¸âƒ£First part
  ### (I) &nbsp;&nbsp; Y = AÂ·BÂ·C+D
  #### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;   1. &nbsp; transistor-level schematic &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; & &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Stick diagram    &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 2.  &nbsp; Layout

  
  &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; <img src="https://github.com/user-attachments/assets/d2c2147b-59d5-4ce7-9564-63f2aaab6e1c" alt="image" width="300" height="300"> &nbsp;&nbsp;&nbsp; <img src="https://github.com/user-attachments/assets/2873326a-406e-45cd-ab6a-c2ff60709dcb" alt="image" width="300" height="300">   &nbsp;&nbsp;&nbsp; <img width="300" height="300" alt="image" src="https://github.com/user-attachments/assets/ca7fe70a-aa3c-45b3-a245-7e12a7729201">  

  #### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;   3. &nbsp; DRC & LVS
  &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; <img width="450" height="300" alt="image" src="https://github.com/user-attachments/assets/a099b8cd-9162-464a-bcf8-67290233f0e0"> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; <img width="450" height="300" alt="image" src="https://github.com/user-attachments/assets/351e689f-90f9-4173-9b3c-204f570dc0be">  


  ### (II) &nbsp;&nbsp; Y = (A+B)Â·(C+D) 
  #### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;   1. &nbsp; transistor-level schematic &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; & &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Stick diagram    &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 2.  &nbsp; Layout

  
  &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; <img src="https://github.com/user-attachments/assets/b6462ac0-65ce-4c30-ab71-7c2f6e8f586f" alt="image" width="300" height="300"> &nbsp;&nbsp;&nbsp; <img src="https://github.com/user-attachments/assets/a0002213-39fe-4364-9c79-e449899eb672" alt="image" width="300" height="300">   &nbsp;&nbsp;&nbsp; <img width="300" height="300" alt="image" src="https://github.com/user-attachments/assets/4f7b8811-ea47-4527-9d31-d4ce2dd39859">  

  #### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;   3. &nbsp; DRC & LVS
  &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; <img width="450" height="300" alt="image" src="https://github.com/user-attachments/assets/10daa2d6-8dbb-424a-b9bd-d345af78dcf7"> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; <img width="450" height="300" alt="image" src="https://github.com/user-attachments/assets/9d38d772-4601-457a-991d-5ad527423299">   

  ### â­ Disussion â­
  #### There are some problem when doing DRC & LVS
  #### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp; âœ…DRC  
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 1. Metel and metal distance at least 0.23u
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 2. Poly and poly distance at least 0.25u
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 3. Pmos éœ€è¦ç”¨ nwell å®Œæ•´çš„åŒ…è¦†èµ·ä¾†ã€‚
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 4. Nwell and VDD metal distance at least 0.5u
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 5. Mos å¦‚æœæ˜¯ä¸²è¯å½¢å¼å‰‡ä¸éœ€è¦åœ¨ä¸­é–“æ‰“ metal å¦å‰‡ DRC æœƒå‡ºç¾ç©ºæ¥çš„å ±éŒ¯ã€‚
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 6. åœ¨è¼¸å‡ºç«¯çš„ inverter ä½¿ç”¨ metal æ¥åˆ° poly ä¸Šï¼Œé€™è£¡çš„ contact å¦‚æœèˆ‡ drain ç«¯çš„ metal å¤ªè¿‘ä¹Ÿæœƒå ±éŒ¯(è‡³å°‘è¦ 0.24u)ã€‚

  #### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp; âœ…LVS
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 1. Schematic çš„åå­—è¦ label å¥½èˆ‡ layout è¦åŒ¹é…ï¼Œä¸åªæ˜¯ input å’Œ outputï¼Œwire çš„åå­—ä¹Ÿè¦ label å¥½ã€‚
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 2. åœ¨ç•« schematic æ™‚ï¼Œpmos å’Œ nmos çš„ base ç«¯éƒ½è¦æ¥åœ¨ä¸€èµ·ï¼Œè€Œä¸æ˜¯æ¥ åˆ° sourceã€‚
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 3. å¦‚æœé›»è·¯æœ‰å°‘æ¥åœ¨ DRC å¯èƒ½æœƒé€šéï¼Œä½† LVS æœƒå ±éŒ¯ï¼Œä¾‹å¦‚é–‹è·¯çš„è©± åœ¨ initial number of objects çš„ layout èˆ‡ source æœƒå°ä¸ä¸Šã€‚
  ##### &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 4. å¦‚æœä¸€é–‹å§‹ icfb ç”¢ç”Ÿçš„ netlist æª”é‚„æœªåŠ å…¥ mos çš„ size åªé¡¯ç¤º NMï¼Œ LVS ä¹Ÿæœƒå ±éŒ¯é¡¯ç¤ºæ‰¾ä¸åˆ° MOSã€‚


## 2ï¸âƒ£Second part
