Classic Timing Analyzer report for Bottle
Thu Aug 29 20:54:34 2024
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLK_org'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                        ;
+------------------------------+-------+---------------+----------------------------------+----------------------+------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                 ; To                     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+----------------------+------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.000 ns                         ; isWork               ; all_slice:u7|allFull   ; --         ; CLK_org  ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 33.000 ns                        ; light_1:u8|light2[3] ; light6_D               ; CLK_org    ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 15.000 ns                        ; mode_EN              ; light6_D               ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 13.000 ns                        ; EN_set               ; light_1:u8|light[0]    ; --         ; CLK_org  ; 0            ;
; Clock Setup: 'CLK_org'       ; N/A   ; None          ; 26.32 MHz ( period = 38.000 ns ) ; set_MAX:u4|maxH[2]   ; full:u6|start_seq_L[3] ; CLK_org    ; CLK_org  ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                      ;                        ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+----------------------+------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EPM7128SLC84-15    ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK_org         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 14          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-14 processors        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK_org'                                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From               ; To                                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 26.32 MHz ( period = 38.000 ns )                    ; set_MAX:u4|maxH[1] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 33.000 ns               ;
; N/A                                     ; 26.32 MHz ( period = 38.000 ns )                    ; set_MAX:u4|maxH[3] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 33.000 ns               ;
; N/A                                     ; 26.32 MHz ( period = 38.000 ns )                    ; set_MAX:u4|maxH[2] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 33.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[3] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[1] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; set_MAX:u4|maxL[3] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[3] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[1] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; set_MAX:u4|maxL[3] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[3] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[1] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; set_MAX:u4|maxL[3] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[3] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[1] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; set_MAX:u4|maxL[3] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[3] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[1] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; set_MAX:u4|maxL[3] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[3] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[1] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; set_MAX:u4|maxL[3] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[3] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[1] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; set_MAX:u4|maxL[3] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[3] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[1] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; set_MAX:u4|maxL[3] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[3] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; MOD_MAX:u5|ones[1] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 29.41 MHz ( period = 34.000 ns )                    ; set_MAX:u4|maxL[3] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; MOD_MAX:u5|ones[2] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[1] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[2] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[0] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; MOD_MAX:u5|ones[2] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[1] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[2] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[0] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; MOD_MAX:u5|ones[2] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[1] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[2] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[0] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; MOD_MAX:u5|ones[2] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[1] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[2] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[0] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; MOD_MAX:u5|ones[2] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[1] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[2] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[0] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; MOD_MAX:u5|ones[2] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[1] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[2] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[0] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; MOD_MAX:u5|ones[2] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[1] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[2] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[0] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; MOD_MAX:u5|ones[2] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[1] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[2] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[0] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; MOD_MAX:u5|ones[2] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[1] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[2] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 30.30 MHz ( period = 33.000 ns )                    ; set_MAX:u4|maxL[0] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 28.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[2] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[0] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|ones[0] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[0] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[3] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[3] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[2] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[2] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[0] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|ones[0] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[0] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[3] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[3] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[2] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[2] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[0] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|ones[0] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[0] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[3] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[3] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[2] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[2] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[0] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|ones[0] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[0] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[3] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[3] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[2] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[2] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[0] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|ones[0] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[0] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[3] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[3] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[2] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[2] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[0] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|ones[0] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[0] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[3] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[3] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[2] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[2] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[0] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|ones[0] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[0] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[3] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[3] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[2] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[2] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[0] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|ones[0] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[0] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[3] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[3] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[2] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[2] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[0] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|ones[0] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[0] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|tens[3] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[3] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[2] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|outH[2] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxH[0] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; set_MAX:u4|maxL[0] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|outH[3] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|outL[0] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 31.25 MHz ( period = 32.000 ns )                    ; MOD_MAX:u5|outH[1] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 27.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|tens[1] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[1] ; MOD_MAX:u5|tens[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|tens[1] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[1] ; MOD_MAX:u5|tens[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|tens[1] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[1] ; MOD_MAX:u5|tens[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|tens[1] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[1] ; MOD_MAX:u5|ones[2]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|tens[1] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[1] ; MOD_MAX:u5|ones[0]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|tens[1] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[1] ; MOD_MAX:u5|stop                               ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|tens[1] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[1] ; MOD_MAX:u5|ones[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|tens[1] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[1] ; MOD_MAX:u5|ones[1]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|tens[1] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[1] ; MOD_MAX:u5|tens[3]                            ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[1] ; full:u6|start_seq_L[1]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[3] ; full:u6|start_seq_L[1]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxH[2] ; full:u6|start_seq_L[1]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxL[3] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxL[1] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; set_MAX:u4|maxL[2] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|outL[2] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|outL[3] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_MAX:u5|outL[1] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[1] ; full:u6|start_seq_L[2]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[3] ; full:u6|start_seq_L[2]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[2] ; full:u6|start_seq_L[2]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[1] ; full:u6|start_seq_L[0]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[3] ; full:u6|start_seq_L[0]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[2] ; full:u6|start_seq_L[0]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_MAX:u5|outH[0] ; full:u6|start_seq_L[3]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[1] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[3] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[3] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[3] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[2] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[3] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[1] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[3] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[2] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[1] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[3] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[2] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[1] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[3] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; set_MAX:u4|maxH[2] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 40.00 MHz ( period = 25.000 ns )                    ; MOD_MAX:u5|outH[2] ; full:u6|start_seq_L[1]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 20.000 ns               ;
; N/A                                     ; 40.00 MHz ( period = 25.000 ns )                    ; set_MAX:u4|maxH[0] ; full:u6|start_seq_L[1]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 20.000 ns               ;
; N/A                                     ; 40.00 MHz ( period = 25.000 ns )                    ; set_MAX:u4|maxL[0] ; full:u6|start_seq_L[1]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 20.000 ns               ;
; N/A                                     ; 40.00 MHz ( period = 25.000 ns )                    ; MOD_MAX:u5|outH[3] ; full:u6|start_seq_L[1]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 20.000 ns               ;
; N/A                                     ; 40.00 MHz ( period = 25.000 ns )                    ; MOD_MAX:u5|outL[0] ; full:u6|start_seq_L[1]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 20.000 ns               ;
; N/A                                     ; 40.00 MHz ( period = 25.000 ns )                    ; MOD_MAX:u5|outH[1] ; full:u6|start_seq_L[1]                        ; CLK_org    ; CLK_org  ; None                        ; None                      ; 20.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; MOD_MAX:u5|outL[0] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; MOD_MAX:u5|outH[1] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; MOD_MAX:u5|outH[2] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; set_MAX:u4|maxH[0] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; set_MAX:u4|maxL[0] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; MOD_MAX:u5|outH[3] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; MOD_MAX:u5|outL[0] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; MOD_MAX:u5|outH[1] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; MOD_MAX:u5|outH[2] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; set_MAX:u4|maxH[0] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; set_MAX:u4|maxL[0] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; MOD_MAX:u5|outH[3] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; N/A                                     ; 41.67 MHz ( period = 24.000 ns )                    ; MOD_MAX:u5|outL[0] ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org    ; CLK_org  ; None                        ; None                      ; 19.000 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                    ;                                               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------+
; tsu                                                                                                       ;
+-------+--------------+------------+------------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To                                            ; To Clock ;
+-------+--------------+------------+------------+-----------------------------------------------+----------+
; N/A   ; None         ; 4.000 ns   ; CLK_Music  ; Music:u12|Music                               ; CLK_org  ;
; N/A   ; None         ; 4.000 ns   ; isWork     ; all_slice:u7|allFull                          ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; conti      ; MOD_MAX:u5|stop                               ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; isWork     ; MOD_MAX:u5|tens[2]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; isWork     ; MOD_MAX:u5|tens[1]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; isWork     ; MOD_MAX:u5|tens[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; isWork     ; MOD_MAX:u5|ones[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; isWork     ; MOD_MAX:u5|stop                               ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; isWork     ; MOD_MAX:u5|ones[1]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; isWork     ; MOD_MAX:u5|tens[3]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; isWork     ; full:u6|start_seq_L[3]                        ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; MOD_MAX:u5|tens[2]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; MOD_MAX:u5|tens[1]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; MOD_MAX:u5|tens[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; MOD_MAX:u5|ones[2]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; MOD_MAX:u5|stop                               ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; MOD_MAX:u5|ones[3]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; MOD_MAX:u5|ones[1]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; MOD_MAX:u5|tens[3]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; full:u6|start_seq_L[3]                        ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; SET        ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; MOD_MAX:u5|tens[2]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; MOD_MAX:u5|tens[1]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; MOD_MAX:u5|tens[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; MOD_MAX:u5|ones[2]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; MOD_MAX:u5|ones[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; MOD_MAX:u5|stop                               ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; MOD_MAX:u5|ones[3]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; MOD_MAX:u5|ones[1]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; MOD_MAX:u5|tens[3]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; full:u6|start_seq_L[3]                        ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_work    ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; MOD_MAX:u5|tens[2]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; MOD_MAX:u5|tens[1]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; MOD_MAX:u5|tens[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; MOD_MAX:u5|ones[2]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; MOD_MAX:u5|ones[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; MOD_MAX:u5|stop                               ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; MOD_MAX:u5|ones[3]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; MOD_MAX:u5|ones[1]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; MOD_MAX:u5|tens[3]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; full:u6|start_seq_L[3]                        ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; 3.000 ns   ; EN_set     ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; -4.000 ns  ; isWork     ; full:u6|start_seq_L[1]                        ; CLK_org  ;
; N/A   ; None         ; -4.000 ns  ; EN_work    ; full:u6|start_seq_L[1]                        ; CLK_org  ;
; N/A   ; None         ; -4.000 ns  ; EN_set     ; full:u6|start_seq_L[1]                        ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_A  ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_A  ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_C  ; set_MAX:u4|maxL[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_C  ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_C  ; set_MAX:u3|maxL[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_C  ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_B  ; set_MAX:u4|maxL[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_B  ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_B  ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_B  ; set_MAX:u3|maxL[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_D  ; set_MAX:u4|maxL[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_D  ; set_MAX:u4|maxL[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_D  ; set_MAX:u4|maxL[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_D  ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_D  ; set_MAX:u3|maxL[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_D  ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_D  ; set_MAX:u3|maxL[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_low_D  ; set_MAX:u3|maxL[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_C ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_C ; set_MAX:u4|maxH[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_C ; set_MAX:u3|maxH[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_C ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_A ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_A ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_B ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_B ; set_MAX:u4|maxH[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_B ; set_MAX:u3|maxH[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_B ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_D ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_D ; set_MAX:u4|maxH[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_D ; set_MAX:u4|maxH[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_D ; set_MAX:u4|maxH[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_D ; set_MAX:u3|maxH[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_D ; set_MAX:u3|maxH[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_D ; set_MAX:u3|maxH[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; set_high_D ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; isWork     ; full:u6|start_seq_L[2]                        ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; isWork     ; MOD_MAX:u5|ones[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; isWork     ; MOD_MAX:u5|ones[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; isWork     ; full:u6|start_seq_L[0]                        ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; isWork     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[3] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; isWork     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; isWork     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; isWork     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; full:u6|start_seq_L[2]                        ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; MOD_MAX:u5|ones[0]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u4|maxH[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u4|maxH[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u4|maxL[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u4|maxL[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u4|maxL[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u4|maxH[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; full:u6|start_seq_L[0]                        ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; full:u6|start_seq_L[1]                        ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u3|maxL[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u3|maxL[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u3|maxL[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u3|maxH[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[3] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u3|maxH[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; set_MAX:u3|maxH[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; light_1:u8|light[1]                           ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; SET        ; light_1:u8|light[0]                           ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; light_1:u8|light2[3]                          ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; full:u6|start_seq_L[2]                        ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u4|maxH[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u4|maxH[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u4|maxL[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u4|maxL[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u4|maxL[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u4|maxH[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; full:u6|start_seq_L[0]                        ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u3|maxL[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u3|maxL[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u3|maxL[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u3|maxH[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[3] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u3|maxH[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; set_MAX:u3|maxH[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; light_1:u8|light2[2]                          ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; light_1:u8|light[2]                           ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; light_1:u8|light2[1]                          ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; light_1:u8|light[1]                           ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; light_1:u8|light2[0]                          ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_work    ; light_1:u8|light[0]                           ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; light_1:u8|light2[3]                          ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; full:u6|start_seq_L[2]                        ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u4|maxH[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u4|maxH[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u4|maxL[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u4|maxL[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u4|maxL[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u4|maxH[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; full:u6|start_seq_L[0]                        ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u3|maxL[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u3|maxL[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u3|maxL[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u3|maxH[3]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[3] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u3|maxH[1]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; set_MAX:u3|maxH[2]                            ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; light_1:u8|light2[2]                          ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; light_1:u8|light[2]                           ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; light_1:u8|light2[1]                          ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; light_1:u8|light[1]                           ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; light_1:u8|light2[0]                          ; CLK_org  ;
; N/A   ; None         ; -5.000 ns  ; EN_set     ; light_1:u8|light[0]                           ; CLK_org  ;
+-------+--------------+------------+------------+-----------------------------------------------+----------+


+----------------------------------------------------------------------------------+
; tco                                                                              ;
+-------+--------------+------------+----------------------+----------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To       ; From Clock ;
+-------+--------------+------------+----------------------+----------+------------+
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxL[0]   ; light2_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; MOD_MAX:u5|outL[0]   ; light2_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u3|maxL[0]   ; light2_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxL[1]   ; light2_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; MOD_MAX:u5|outL[1]   ; light2_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u3|maxL[1]   ; light2_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxL[2]   ; light2_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; MOD_MAX:u5|outL[2]   ; light2_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u3|maxL[2]   ; light2_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxL[3]   ; light2_D ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; MOD_MAX:u5|outL[3]   ; light2_D ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u3|maxL[3]   ; light2_D ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxH[0]   ; light3_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; MOD_MAX:u5|outH[0]   ; light3_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u3|maxH[0]   ; light3_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxH[1]   ; light3_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; MOD_MAX:u5|outH[1]   ; light3_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u3|maxH[1]   ; light3_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; MOD_MAX:u5|outH[2]   ; light3_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxH[2]   ; light3_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u3|maxH[2]   ; light3_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxH[3]   ; light3_D ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; MOD_MAX:u5|outH[3]   ; light3_D ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u3|maxH[3]   ; light3_D ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxL[0]   ; light4_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; full:u6|seqL[0]      ; light4_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxL[1]   ; light4_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; full:u6|seqL[1]      ; light4_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; full:u6|seqL[2]      ; light4_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxL[2]   ; light4_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxL[3]   ; light4_D ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; full:u6|seqL[3]      ; light4_D ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxH[0]   ; light5_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; full:u6|seqH[0]      ; light5_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxH[1]   ; light5_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; full:u6|seqH[1]      ; light5_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxH[2]   ; light5_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; full:u6|seqH[2]      ; light5_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; set_MAX:u4|maxH[3]   ; light5_D ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; full:u6|seqH[3]      ; light5_D ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; light_1:u8|light2[0] ; light6_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; light_1:u8|light[0]  ; light6_A ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; light_1:u8|light2[1] ; light6_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; light_1:u8|light[1]  ; light6_B ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; light_1:u8|light2[2] ; light6_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; light_1:u8|light[2]  ; light6_C ; CLK_org    ;
; N/A   ; None         ; 33.000 ns  ; light_1:u8|light2[3] ; light6_D ; CLK_org    ;
; N/A   ; None         ; 15.000 ns  ; Music:u12|Music      ; Speaker  ; CLK_org    ;
+-------+--------------+------------+----------------------+----------+------------+


+------------------------------------------------------------------+
; tpd                                                              ;
+-------+-------------------+-----------------+---------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To       ;
+-------+-------------------+-----------------+---------+----------+
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light1_g ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light1_e ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light1_d ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light1_c ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light1_a ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light2_A ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light2_A ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light2_A ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light2_A ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light2_A ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light2_B ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light2_B ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light2_B ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light2_B ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light2_B ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light2_C ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light2_C ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light2_C ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light2_C ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light2_C ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light2_D ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light2_D ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light2_D ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light2_D ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light2_D ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light3_A ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light3_A ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light3_A ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light3_A ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light3_A ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light3_B ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light3_B ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light3_B ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light3_B ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light3_B ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light3_C ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light3_C ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light3_C ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light3_C ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light3_C ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light3_D ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light3_D ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light3_D ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light3_D ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light3_D ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light4_A ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light4_A ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light4_A ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light4_A ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light4_A ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light4_B ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light4_B ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light4_B ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light4_B ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light4_B ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light4_C ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light4_C ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light4_C ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light4_C ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light4_C ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light4_D ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light4_D ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light4_D ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light4_D ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light4_D ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light5_A ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light5_A ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light5_A ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light5_A ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light5_A ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light5_B ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light5_B ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light5_B ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light5_B ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light5_B ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light5_C ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light5_C ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light5_C ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light5_C ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light5_C ;
; N/A   ; None              ; 15.000 ns       ; EN_set  ; light5_D ;
; N/A   ; None              ; 15.000 ns       ; EN_work ; light5_D ;
; N/A   ; None              ; 15.000 ns       ; SET     ; light5_D ;
; N/A   ; None              ; 15.000 ns       ; PrintB  ; light5_D ;
; N/A   ; None              ; 15.000 ns       ; CLK_org ; light5_D ;
; N/A   ; None              ; 15.000 ns       ; mode_EN ; light6_A ;
; N/A   ; None              ; 15.000 ns       ; mode_EN ; light6_B ;
; N/A   ; None              ; 15.000 ns       ; mode_EN ; light6_C ;
; N/A   ; None              ; 15.000 ns       ; mode_EN ; light6_D ;
+-------+-------------------+-----------------+---------+----------+


+-----------------------------------------------------------------------------------------------------------------+
; th                                                                                                              ;
+---------------+-------------+-----------+------------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To                                            ; To Clock ;
+---------------+-------------+-----------+------------+-----------------------------------------------+----------+
; N/A           ; None        ; 13.000 ns ; set_low_A  ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_A  ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_C  ; set_MAX:u4|maxL[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_C  ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_C  ; set_MAX:u3|maxL[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_C  ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_B  ; set_MAX:u4|maxL[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_B  ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_B  ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_B  ; set_MAX:u3|maxL[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_D  ; set_MAX:u4|maxL[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_D  ; set_MAX:u4|maxL[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_D  ; set_MAX:u4|maxL[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_D  ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_D  ; set_MAX:u3|maxL[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_D  ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_D  ; set_MAX:u3|maxL[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_low_D  ; set_MAX:u3|maxL[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_C ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_C ; set_MAX:u4|maxH[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_C ; set_MAX:u3|maxH[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_C ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_A ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_A ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_B ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_B ; set_MAX:u4|maxH[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_B ; set_MAX:u3|maxH[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_B ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_D ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_D ; set_MAX:u4|maxH[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_D ; set_MAX:u4|maxH[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_D ; set_MAX:u4|maxH[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_D ; set_MAX:u3|maxH[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_D ; set_MAX:u3|maxH[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_D ; set_MAX:u3|maxH[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; set_high_D ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; full:u6|start_seq_L[2]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; MOD_MAX:u5|tens[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; MOD_MAX:u5|tens[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; MOD_MAX:u5|tens[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; MOD_MAX:u5|ones[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; MOD_MAX:u5|ones[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; MOD_MAX:u5|stop                               ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; MOD_MAX:u5|ones[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; MOD_MAX:u5|ones[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; MOD_MAX:u5|tens[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; full:u6|start_seq_L[0]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; full:u6|start_seq_L[1]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[3] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; isWork     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; full:u6|start_seq_L[2]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; MOD_MAX:u5|ones[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; MOD_MAX:u5|ones[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; MOD_MAX:u5|stop                               ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; MOD_MAX:u5|ones[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u4|maxH[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u4|maxH[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u4|maxL[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u4|maxL[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u4|maxL[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u4|maxH[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; full:u6|start_seq_L[0]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; full:u6|start_seq_L[1]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u3|maxL[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u3|maxL[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u3|maxL[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u3|maxH[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[3] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u3|maxH[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u3|maxH[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; light_1:u8|light[1]                           ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; SET        ; light_1:u8|light[0]                           ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; light_1:u8|light2[3]                          ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; full:u6|start_seq_L[2]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; MOD_MAX:u5|tens[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; MOD_MAX:u5|tens[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; MOD_MAX:u5|tens[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; MOD_MAX:u5|ones[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; MOD_MAX:u5|ones[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; MOD_MAX:u5|stop                               ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; MOD_MAX:u5|ones[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; MOD_MAX:u5|ones[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u4|maxH[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; MOD_MAX:u5|tens[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u4|maxH[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u4|maxL[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u4|maxL[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u4|maxL[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u4|maxH[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; full:u6|start_seq_L[0]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; full:u6|start_seq_L[1]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u3|maxL[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u3|maxL[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u3|maxL[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u3|maxH[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[3] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u3|maxH[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u3|maxH[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; light_1:u8|light2[2]                          ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; light_1:u8|light[2]                           ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; light_1:u8|light2[1]                          ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; light_1:u8|light[1]                           ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; light_1:u8|light2[0]                          ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_work    ; light_1:u8|light[0]                           ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; light_1:u8|light2[3]                          ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; full:u6|start_seq_L[2]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; MOD_MAX:u5|tens[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; MOD_MAX:u5|tens[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; MOD_MAX:u5|tens[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; MOD_MAX:u5|ones[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; MOD_MAX:u5|ones[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; MOD_MAX:u5|stop                               ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; MOD_MAX:u5|ones[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; MOD_MAX:u5|ones[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u4|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u4|maxH[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; MOD_MAX:u5|tens[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u4|maxH[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u4|maxL[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u4|maxL[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u4|maxL[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u4|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u4|maxH[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; full:u6|start_seq_L[0]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; full:u6|start_seq_L[1]                        ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u3|maxL[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u3|maxL[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u3|maxL[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u3|maxL[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u3|maxH[3]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[3] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[2] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[1] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; full:u6|lpm_counter:start_seq_H_rtl_0|dffs[0] ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u3|maxH[1]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u3|maxH[2]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; set_MAX:u3|maxH[0]                            ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; light_1:u8|light2[2]                          ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; light_1:u8|light[2]                           ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; light_1:u8|light2[1]                          ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; light_1:u8|light[1]                           ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; light_1:u8|light2[0]                          ; CLK_org  ;
; N/A           ; None        ; 13.000 ns ; EN_set     ; light_1:u8|light[0]                           ; CLK_org  ;
; N/A           ; None        ; 5.000 ns  ; conti      ; MOD_MAX:u5|stop                               ; CLK_org  ;
; N/A           ; None        ; 5.000 ns  ; isWork     ; full:u6|start_seq_L[3]                        ; CLK_org  ;
; N/A           ; None        ; 5.000 ns  ; SET        ; MOD_MAX:u5|tens[2]                            ; CLK_org  ;
; N/A           ; None        ; 5.000 ns  ; SET        ; MOD_MAX:u5|tens[1]                            ; CLK_org  ;
; N/A           ; None        ; 5.000 ns  ; SET        ; MOD_MAX:u5|tens[0]                            ; CLK_org  ;
; N/A           ; None        ; 5.000 ns  ; SET        ; MOD_MAX:u5|ones[1]                            ; CLK_org  ;
; N/A           ; None        ; 5.000 ns  ; SET        ; MOD_MAX:u5|tens[3]                            ; CLK_org  ;
; N/A           ; None        ; 5.000 ns  ; SET        ; full:u6|start_seq_L[3]                        ; CLK_org  ;
; N/A           ; None        ; 5.000 ns  ; EN_work    ; full:u6|start_seq_L[3]                        ; CLK_org  ;
; N/A           ; None        ; 5.000 ns  ; EN_set     ; full:u6|start_seq_L[3]                        ; CLK_org  ;
; N/A           ; None        ; 4.000 ns  ; CLK_Music  ; Music:u12|Music                               ; CLK_org  ;
; N/A           ; None        ; 4.000 ns  ; isWork     ; all_slice:u7|allFull                          ; CLK_org  ;
+---------------+-------------+-----------+------------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Thu Aug 29 20:54:34 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Bottle -c Bottle
Info: Parallel compilation is enabled and will use 14 of the 14 processors detected
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis does not support the analysis of latches as synchronous elements for the currently selected device family
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK_org" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "make_fre:u1|bin_Y" as buffer
Info: Clock "CLK_org" has Internal fmax of 26.32 MHz between source register "set_MAX:u4|maxH[1]" and destination register "full:u6|start_seq_L[3]" (period= 38.0 ns)
    Info: + Longest register to register delay is 33.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC99; Fanout = 36; REG Node = 'set_MAX:u4|maxH[1]'
        Info: 2: + IC(2.000 ns) + CELL(8.000 ns) = 10.000 ns; Loc. = SEXP81; Fanout = 2; COMB Node = 'full:u6|start_seq_H~32'
        Info: 3: + IC(0.000 ns) + CELL(7.000 ns) = 17.000 ns; Loc. = LC95; Fanout = 11; COMB Node = 'full:u6|start_seq_H~37'
        Info: 4: + IC(2.000 ns) + CELL(8.000 ns) = 27.000 ns; Loc. = SEXP6; Fanout = 1; COMB Node = 'full:u6|start_seq_L~33'
        Info: 5: + IC(0.000 ns) + CELL(6.000 ns) = 33.000 ns; Loc. = LC5; Fanout = 15; REG Node = 'full:u6|start_seq_L[3]'
        Info: Total cell delay = 29.000 ns ( 87.88 % )
        Info: Total interconnect delay = 4.000 ns ( 12.12 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CLK_org" to destination register is 19.000 ns
            Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_58; Fanout = 27; CLK Node = 'CLK_org'
            Info: 2: + IC(2.000 ns) + CELL(7.000 ns) = 11.000 ns; Loc. = LC50; Fanout = 58; REG Node = 'make_fre:u1|bin_Y'
            Info: 3: + IC(2.000 ns) + CELL(6.000 ns) = 19.000 ns; Loc. = LC5; Fanout = 15; REG Node = 'full:u6|start_seq_L[3]'
            Info: Total cell delay = 15.000 ns ( 78.95 % )
            Info: Total interconnect delay = 4.000 ns ( 21.05 % )
        Info: - Longest clock path from clock "CLK_org" to source register is 19.000 ns
            Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_58; Fanout = 27; CLK Node = 'CLK_org'
            Info: 2: + IC(2.000 ns) + CELL(7.000 ns) = 11.000 ns; Loc. = LC50; Fanout = 58; REG Node = 'make_fre:u1|bin_Y'
            Info: 3: + IC(2.000 ns) + CELL(6.000 ns) = 19.000 ns; Loc. = LC99; Fanout = 36; REG Node = 'set_MAX:u4|maxH[1]'
            Info: Total cell delay = 15.000 ns ( 78.95 % )
            Info: Total interconnect delay = 4.000 ns ( 21.05 % )
    Info: + Micro clock to output delay of source is 1.000 ns
    Info: + Micro setup delay of destination is 4.000 ns
Info: tsu for register "Music:u12|Music" (data pin = "CLK_Music", clock pin = "CLK_org") is 4.000 ns
    Info: + Longest pin to register delay is 10.000 ns
        Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_56; Fanout = 1; PIN Node = 'CLK_Music'
        Info: 2: + IC(2.000 ns) + CELL(6.000 ns) = 10.000 ns; Loc. = LC80; Fanout = 1; REG Node = 'Music:u12|Music'
        Info: Total cell delay = 8.000 ns ( 80.00 % )
        Info: Total interconnect delay = 2.000 ns ( 20.00 % )
    Info: + Micro setup delay of destination is 4.000 ns
    Info: - Shortest clock path from clock "CLK_org" to destination register is 10.000 ns
        Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_58; Fanout = 27; CLK Node = 'CLK_org'
        Info: 2: + IC(2.000 ns) + CELL(6.000 ns) = 10.000 ns; Loc. = LC80; Fanout = 1; REG Node = 'Music:u12|Music'
        Info: Total cell delay = 8.000 ns ( 80.00 % )
        Info: Total interconnect delay = 2.000 ns ( 20.00 % )
Info: tco from clock "CLK_org" to destination pin "light2_A" through register "set_MAX:u4|maxL[0]" is 33.000 ns
    Info: + Longest clock path from clock "CLK_org" to source register is 19.000 ns
        Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_58; Fanout = 27; CLK Node = 'CLK_org'
        Info: 2: + IC(2.000 ns) + CELL(7.000 ns) = 11.000 ns; Loc. = LC50; Fanout = 58; REG Node = 'make_fre:u1|bin_Y'
        Info: 3: + IC(2.000 ns) + CELL(6.000 ns) = 19.000 ns; Loc. = LC117; Fanout = 39; REG Node = 'set_MAX:u4|maxL[0]'
        Info: Total cell delay = 15.000 ns ( 78.95 % )
        Info: Total interconnect delay = 4.000 ns ( 21.05 % )
    Info: + Micro clock to output delay of source is 1.000 ns
    Info: + Longest register to pin delay is 13.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC117; Fanout = 39; REG Node = 'set_MAX:u4|maxL[0]'
        Info: 2: + IC(2.000 ns) + CELL(7.000 ns) = 9.000 ns; Loc. = LC56; Fanout = 1; COMB Node = 'page:u11|Y2[0]~54'
        Info: 3: + IC(0.000 ns) + CELL(4.000 ns) = 13.000 ns; Loc. = PIN_37; Fanout = 0; PIN Node = 'light2_A'
        Info: Total cell delay = 11.000 ns ( 84.62 % )
        Info: Total interconnect delay = 2.000 ns ( 15.38 % )
Info: Longest tpd from source pin "PrintB" to destination pin "light1_g" is 15.000 ns
    Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_64; Fanout = 69; PIN Node = 'PrintB'
    Info: 2: + IC(2.000 ns) + CELL(7.000 ns) = 11.000 ns; Loc. = LC77; Fanout = 1; COMB Node = 'PrintB~14'
    Info: 3: + IC(0.000 ns) + CELL(4.000 ns) = 15.000 ns; Loc. = PIN_51; Fanout = 0; PIN Node = 'light1_g'
    Info: Total cell delay = 13.000 ns ( 86.67 % )
    Info: Total interconnect delay = 2.000 ns ( 13.33 % )
Info: th for register "set_MAX:u4|maxL[0]" (data pin = "set_low_A", clock pin = "CLK_org") is 13.000 ns
    Info: + Longest clock path from clock "CLK_org" to destination register is 19.000 ns
        Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_58; Fanout = 27; CLK Node = 'CLK_org'
        Info: 2: + IC(2.000 ns) + CELL(7.000 ns) = 11.000 ns; Loc. = LC50; Fanout = 58; REG Node = 'make_fre:u1|bin_Y'
        Info: 3: + IC(2.000 ns) + CELL(6.000 ns) = 19.000 ns; Loc. = LC117; Fanout = 39; REG Node = 'set_MAX:u4|maxL[0]'
        Info: Total cell delay = 15.000 ns ( 78.95 % )
        Info: Total interconnect delay = 4.000 ns ( 21.05 % )
    Info: + Micro hold delay of destination is 4.000 ns
    Info: - Shortest pin to register delay is 10.000 ns
        Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_80; Fanout = 2; PIN Node = 'set_low_A'
        Info: 2: + IC(2.000 ns) + CELL(6.000 ns) = 10.000 ns; Loc. = LC117; Fanout = 39; REG Node = 'set_MAX:u4|maxL[0]'
        Info: Total cell delay = 8.000 ns ( 80.00 % )
        Info: Total interconnect delay = 2.000 ns ( 20.00 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 184 megabytes
    Info: Processing ended: Thu Aug 29 20:54:34 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


