# AnÃ¡lisis CrÃ­tico de Pines y Responsabilidades

**Fecha**: 2025-12-14
**PropÃ³sito**: Identificar inconsistencias en conteo de pines y responsabilidades arquitectÃ³nicas

---

## ğŸ”´ PROBLEMAS CRÃTICOS ENCONTRADOS

### 1. INCONSISTENCIA MASIVA: Control Unit â†” Data Path

#### Control Unit â†’ Data Path (segÃºn Control Unit.md)

**Control Unit dice que ENVÃA:**
1. `LOAD_I` (1 bit)
2. `EXECUTE` (1 bit)
3. `EN` (1 bit)
4. `PUSH_LOAD` (1 bit)
5. `RESET` (1 bit)

**Total: 5 salidas**

#### Control Unit â†’ Data Path (segÃºn Data Path.md)

**Data Path dice que RECIBE desde Control Unit:**
1. `LOAD_INST` (1 bit) - mismo que LOAD_I
2. `EN` (1 bit)
3. `REG_WRITE` (1 bit) âŒ **NO ESTÃ EN CONTROL UNIT**
4. `MEM_TO_REG` (1 bit) âŒ **NO ESTÃ EN CONTROL UNIT**
5. `ALU_SRC` (1 bit) âŒ **NO ESTÃ EN CONTROL UNIT**
6. `REG_DST` (1 bit) âŒ **NO ESTÃ EN CONTROL UNIT**
7. `BRANCH` (1 bit) âŒ **NO ESTÃ EN CONTROL UNIT**
8. `JUMP` (1 bit) âŒ **NO ESTÃ EN CONTROL UNIT**
9. `CLK` (1 bit) - es global, no de Control Unit
10. `RESET` (1 bit)

**Total: 10 entradas (6 NO coinciden)**

#### Pines en Control Unit que NO estÃ¡n en Data Path:
- `EXECUTE` âŒ **Data Path NO lo recibe**
- `PUSH_LOAD` âŒ **Data Path NO lo recibe**

#### Pines en Data Path que NO estÃ¡n en Control Unit:
- `REG_WRITE` âŒ **Control Unit NO lo envÃ­a**
- `MEM_TO_REG` âŒ **Control Unit NO lo envÃ­a**
- `ALU_SRC` âŒ **Control Unit NO lo envÃ­a**
- `REG_DST` âŒ **Control Unit NO lo envÃ­a**
- `BRANCH` âŒ **Control Unit NO lo envÃ­a**
- `JUMP` âŒ **Control Unit NO lo envÃ­a**

---

### 2. Data Path â†’ Control Unit

#### Data Path â†’ Control Unit (segÃºn Data Path.md)

**Data Path dice que ENVÃA:**
1. `HALT` (1 bit)
2. `MC_NEEDED` (1 bit)
3. `IS_WRITE` (1 bit)
4. `PUSH` (1 bit)
5. `POP` (1 bit)
6. `OPCODE` (6 bits)
7. `FUNCT` (6 bits)
8. `ZERO` (1 bit)
9. `NEGATIVE` (1 bit)

**Total: 9 salidas (19 bits)**

#### Data Path â†’ Control Unit (segÃºn Control Unit.md)

**Control Unit dice que RECIBE:**
1. `HALT` (1 bit) âœ…
2. `MC_NEEDED` (1 bit) âœ…
3. `IS_WRITE` (1 bit) âœ…
4. `PUSH` (1 bit) âœ…
5. `POP` (1 bit) âœ…

**Total: 5 entradas**

#### Pines en Data Path que NO estÃ¡n en Control Unit:
- `OPCODE` (6 bits) âŒ **Control Unit NO lo recibe**
- `FUNCT` (6 bits) âŒ **Control Unit NO lo recibe**
- `ZERO` (1 bit) âŒ **Control Unit NO lo recibe**
- `NEGATIVE` (1 bit) âŒ **Control Unit NO lo recibe**

**Nota**: Estos pines probablemente son INTERNOS de Data Path, no salidas hacia Control Unit.

---

### 3. Control Unit â†” Memory Control

#### Control Unit â†’ Memory Control (segÃºn Control Unit.md)

**Control Unit dice que ENVÃA:**
1. `START_MC` (1 bit)
2. `R/W` (1 bit)

**Total: 2 salidas**

#### Control Unit â†’ Memory Control (segÃºn Memory Control.md)

**Memory Control dice que RECIBE:**
1. `START_MC` (1 bit) âœ…
2. `R/W` (1 bit) âœ…
3. `CLK` (1 bit) - es global
4. `RESET` (1 bit) - es global

**Total: 4 entradas (2 son globales)**

âœ… **CONSISTENTE** (ignorando seÃ±ales globales)

---

#### Memory Control â†’ Control Unit (segÃºn Memory Control.md)

**Memory Control dice que ENVÃA:**
1. `MC_END` (1 bit)

**Total: 1 salida**

#### Memory Control â†’ Control Unit (segÃºn Control Unit.md)

**Control Unit dice que RECIBE:**
1. `MC_END` (1 bit) âœ…

**Total: 1 entrada**

âœ… **CONSISTENTE**

---

### 4. Data Path â†” Memory Control

#### Data Path â†’ Memory Control (segÃºn Data Path.md)

**Data Path dice que ENVÃA:**
1. `ADDRESS` (32 bits)
2. `WRITE_DATA` (32 bits)
3. `PC_OUT` (32 bits)

**Total: 3 salidas (96 bits)**

#### Data Path â†’ Memory Control (segÃºn Memory Control.md - OpciÃ³n A)

**Memory Control dice que RECIBE:**
1. `PC` (32 bits) - Â¿es PC_OUT?
2. `MEM_ADDRESS` (32 bits) - Â¿es ADDRESS?
3. `DATA_WRITE` (32 bits) - Â¿es WRITE_DATA?

**Total: 3 entradas (96 bits)**

âš ï¸ **PARCIALMENTE CONSISTENTE** (nomenclatura diferente)

---

#### Memory Control â†’ Data Path (segÃºn Memory Control.md)

**Memory Control dice que ENVÃA:**
1. `DATA_READ` (32 bits)
2. `BLOCK_OUT` (128 bits) - solo para cachÃ©s

**Total: 2 salidas (160 bits)**

#### Memory Control â†’ Data Path (segÃºn Data Path.md)

**Data Path dice que RECIBE:**
1. `INSTRUCTION_IN` (32 bits)
2. `MEMORY_DATA` (32 bits)

**Total: 2 entradas (64 bits)**

âŒ **INCONSISTENTE en nombres y propÃ³sito**:
- `INSTRUCTION_IN` Â¿es `DATA_READ` cuando se hace fetch?
- `MEMORY_DATA` Â¿es `DATA_READ` cuando se hace LW?
- `BLOCK_OUT` no aparece en Data Path (es para cachÃ©s)

---

## ğŸ—ï¸ PROBLEMA ARQUITECTÃ“NICO FUNDAMENTAL

### Â¿QuiÃ©n genera las seÃ±ales de control?

Hay una **confusiÃ³n arquitectÃ³nica crÃ­tica** sobre quiÃ©n genera quÃ© seÃ±ales.

#### En MIPS Tradicional:

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚              CONTROL UNIT (FSM)                 â”‚
â”‚  â€¢ Estados: FETCH, DECODE, EXECUTE, MEM, WB    â”‚
â”‚  â€¢ Genera: LOAD_I, EXECUTE, START_MC           â”‚
â”‚  â€¢ NO genera: REG_WRITE, ALU_OP, etc.          â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
              â†“                      â†‘
        LOAD_I, EXECUTE        HALT, MC_NEEDED
              â†“                      â†‘
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚              DATA PATH                          â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚      INSTRUCTION DECODER                  â”‚  â”‚
â”‚  â”‚  â€¢ Analiza opcode, funct                 â”‚  â”‚
â”‚  â”‚  â€¢ Genera: REG_WRITE, MEM_TO_REG,        â”‚  â”‚
â”‚  â”‚    ALU_SRC, REG_DST, BRANCH, JUMP,       â”‚  â”‚
â”‚  â”‚    ALU_OP, MC_NEEDED, IS_WRITE           â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â”‚                                                 â”‚
â”‚  Register File, ALU, Branch Control, etc.      â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

#### SegÃºn la documentaciÃ³n actual:

**Control Unit.md dice:**
- Control Unit es solo FSM de estados
- NO menciona que genere REG_WRITE, ALU_OP, etc.
- Solo genera: LOAD_I, EXECUTE, EN, PUSH_LOAD, RESET

**Data Path.md dice:**
- Data Path RECIBE: REG_WRITE, MEM_TO_REG, ALU_SRC, REG_DST, BRANCH, JUMP
- Pero Control Unit NO las envÃ­a âŒ

**Instruction Decoder** (dentro de Data Path):
- Genera: ALU_OP, seÃ±ales de control
- DeberÃ­a generar TODAS las seÃ±ales de control de bajo nivel

---

## ğŸ” ANÃLISIS DE RESPONSABILIDADES

### SeÃ±ales que DEBE generar Instruction Decoder (dentro de Data Path):

Estas seÃ±ales son **INTERNAS** de Data Path, generadas por Instruction Decoder:

1. âœ… `ALU_OP` (4-6 bits) - OperaciÃ³n de ALU
2. âœ… `REG_WRITE` (1 bit) - Escribir en Register File
3. âœ… `MEM_TO_REG` (1 bit) - Seleccionar memoria para writeback
4. âœ… `ALU_SRC` (1 bit) - Usar immediate
5. âœ… `REG_DST` (1 bit) - Destino Rd o Rt
6. âœ… `BRANCH` (1 bit) - Es instrucciÃ³n branch
7. âœ… `JUMP` (1 bit) - Es instrucciÃ³n jump
8. âœ… `MC_NEEDED` (1 bit) - Necesita memoria (LW/SW/PUSH/POP)
9. âœ… `IS_WRITE` (1 bit) - Tipo de operaciÃ³n memoria
10. âœ… `HALT` (1 bit) - InstrucciÃ³n HALT
11. âœ… `PUSH` (1 bit) - InstrucciÃ³n PUSH
12. âœ… `POP` (1 bit) - InstrucciÃ³n POP
13. âœ… `WB_SEL` (3 bits) - Selector de writeback

### SeÃ±ales que DEBE generar Control Unit (FSM):

Estas seÃ±ales son de **CONTROL DE ALTO NIVEL**:

1. âœ… `LOAD_I` / `LOAD_INST` (1 bit) - Cargar instrucciÃ³n en IR
2. âœ… `EXECUTE` (1 bit) - Habilitar ejecuciÃ³n (si se usa)
3. âœ… `EN` (1 bit) - Enable de Data Path
4. âœ… `START_MC` (1 bit) - Iniciar Memory Control
5. âœ… `R/W` (1 bit) - Tipo de operaciÃ³n memoria (coordinado con IS_WRITE de Data Path)
6. â“ `PUSH_LOAD` (1 bit) - Â¿Realmente necesario?

### SeÃ±ales GLOBALES (no generadas por ningÃºn componente especÃ­fico):

1. `CLK` - Reloj del sistema
2. `RESET` - Reset sincrÃ³nico

---

## ğŸš¨ PINES PROBLEMÃTICOS ESPECÃFICOS

### 1. `EXECUTE` - Â¿Necesario?

**Control Unit.md** dice que genera `EXECUTE`.
**Data Path.md** NO lo recibe.

**Pregunta**: Â¿Data Path necesita una seÃ±al EXECUTE explÃ­cita, o simplemente ejecuta cuando hay instrucciÃ³n vÃ¡lida y EN=1?

**RecomendaciÃ³n**:
- Si Data Path ejecuta automÃ¡ticamente cuando `EN=1` y hay instrucciÃ³n cargada â†’ **ELIMINAR `EXECUTE`**
- Si necesita seÃ±al explÃ­cita â†’ **AGREGAR `EXECUTE` a entradas de Data Path**

---

### 2. `PUSH_LOAD` - Â¿Necesario?

**Control Unit.md** dice que genera `PUSH_LOAD` para 2Âº ciclo de PUSH.
**Data Path.md** NO lo recibe.

**Pregunta**: Â¿CÃ³mo Data Path sabe que estÃ¡ en el 2Âº ciclo de PUSH?

**AnÃ¡lisis**:
- PUSH requiere 2 ciclos:
  1. Escribir Rs en memoria[SP-4]
  2. (Potencialmente) actualizar SP

**RecomendaciÃ³n**:
- Si Control Unit necesita seÃ±alizar 2Âº ciclo â†’ **AGREGAR `PUSH_LOAD` a entradas de Data Path**
- Si Data Path maneja PUSH internamente en 1 ciclo â†’ **ELIMINAR `PUSH_LOAD` de Control Unit**

---

### 3. `OPCODE`, `FUNCT`, `ZERO`, `NEGATIVE` - Â¿Salidas de Data Path?

**Data Path.md** dice que ENVÃA `OPCODE`, `FUNCT`, `ZERO`, `NEGATIVE` a Control Unit.
**Control Unit.md** NO los recibe.

**AnÃ¡lisis**:
- `OPCODE` y `FUNCT` son campos de la instrucciÃ³n
- `ZERO` y `NEGATIVE` son flags de ALU

**Pregunta**: Â¿Control Unit necesita estos valores para decisiones de FSM?

**Arquitecturas posibles**:

**OpciÃ³n A (MIPS tradicional - microcodificado)**:
- Control Unit recibe OPCODE y genera seÃ±ales de control
- Instruction Decoder NO existe como componente separado
- âŒ NO parece ser este caso

**OpciÃ³n B (MIPS hardwired control)**:
- Instruction Decoder (dentro de Data Path) analiza OPCODE/FUNCT
- Genera todas las seÃ±ales de control internamente
- Control Unit solo coordina timing (FETCH, EXECUTE, MEM, WB)
- âœ… Parece ser este caso

**RecomendaciÃ³n**:
- Si Control Unit NO necesita OPCODE/FUNCT/ZERO/NEGATIVE â†’ **SON INTERNOS de Data Path**
- Solo exportar: HALT, MC_NEEDED, IS_WRITE, PUSH, POP

---

### 4. `REG_WRITE`, `MEM_TO_REG`, `ALU_SRC`, `REG_DST`, `BRANCH`, `JUMP` - Â¿De dÃ³nde vienen?

**Data Path.md** dice que RECIBE estas seÃ±ales de Control Unit.
**Control Unit.md** NO las envÃ­a.

**AnÃ¡lisis**:
- Estas son seÃ±ales de control de bajo nivel
- Dependen del opcode/funct de la instrucciÃ³n
- En MIPS hardwired, las genera Instruction Decoder

**Problema**: Hay una **inconsistencia fundamental**.

**Dos posibles soluciones**:

**SoluciÃ³n 1: Instruction Decoder genera seÃ±ales (RECOMENDADO)**
- Instruction Decoder (dentro de Data Path) genera todas estas seÃ±ales
- Son **INTERNAS** de Data Path
- Control Unit NO las envÃ­a
- **ELIMINAR** estas entradas de "Entradas desde Control Unit" en Data Path.md

**SoluciÃ³n 2: Control Unit genera seÃ±ales (microcodificado)**
- Control Unit recibe OPCODE/FUNCT de Data Path
- Control Unit tiene ROM/lÃ³gica para generar seÃ±ales de control
- Control Unit envÃ­a REG_WRITE, ALU_OP, etc. a Data Path
- **AGREGAR** estas salidas en Control Unit.md

**RecomendaciÃ³n**: **SoluciÃ³n 1** (Instruction Decoder interno)

---

## ğŸ“Š TABLA DE CORRECCIONES NECESARIAS

### Control Unit.md

| AcciÃ³n | Pin | JustificaciÃ³n |
|--------|-----|---------------|
| â“ REVISAR | `EXECUTE` | Â¿Data Path lo necesita? Si no â†’ ELIMINAR |
| â“ REVISAR | `PUSH_LOAD` | Â¿Data Path lo necesita? Si no â†’ ELIMINAR |
| âŒ NO AGREGAR | `REG_WRITE`, `MEM_TO_REG`, `ALU_SRC`, `REG_DST`, `BRANCH`, `JUMP` | Son INTERNOS de Data Path |

### Data Path.md

| AcciÃ³n | Pin | JustificaciÃ³n |
|--------|-----|---------------|
| âŒ ELIMINAR de entradas | `REG_WRITE` | Generado por Instruction Decoder (interno) |
| âŒ ELIMINAR de entradas | `MEM_TO_REG` | Generado por Instruction Decoder (interno) |
| âŒ ELIMINAR de entradas | `ALU_SRC` | Generado por Instruction Decoder (interno) |
| âŒ ELIMINAR de entradas | `REG_DST` | Generado por Instruction Decoder (interno) |
| âŒ ELIMINAR de entradas | `BRANCH` | Generado por Instruction Decoder (interno) |
| âŒ ELIMINAR de entradas | `JUMP` | Generado por Instruction Decoder (interno) |
| â“ AGREGAR entrada (si necesario) | `EXECUTE` | Si Control Unit lo genera |
| â“ AGREGAR entrada (si necesario) | `PUSH_LOAD` | Si Control Unit lo genera |
| âŒ ELIMINAR de salidas | `OPCODE` | Interno, no sale a Control Unit |
| âŒ ELIMINAR de salidas | `FUNCT` | Interno, no sale a Control Unit |
| âŒ ELIMINAR de salidas | `ZERO` | Interno (o solo para Branch Control interno) |
| âŒ ELIMINAR de salidas | `NEGATIVE` | Interno (o solo para Branch Control interno) |

### Memory Control.md

| AcciÃ³n | Pin | JustificaciÃ³n |
|--------|-----|---------------|
| âœ… ACLARAR nomenclatura | `PC` vs `PC_OUT` | Mismo pin, nombres diferentes |
| âœ… ACLARAR nomenclatura | `MEM_ADDRESS` vs `ADDRESS` | Mismo pin, nombres diferentes |
| âœ… ACLARAR nomenclatura | `DATA_WRITE` vs `WRITE_DATA` | Mismo pin, nombres diferentes |
| âœ… ACLARAR nomenclatura | `DATA_READ` vs `INSTRUCTION_IN`/`MEMORY_DATA` | DATA_READ se usa para ambos segÃºn contexto |

---

## ğŸ¯ ARQUITECTURA RECOMENDADA

### SeÃ±ales Control Unit â†” Data Path

```
Control Unit â”€â”€â”€â”€â†’ Data Path
  â€¢ LOAD_I (cargar instrucciÃ³n)
  â€¢ EN (enable general)
  â€¢ [EXECUTE] (si necesario)
  â€¢ [PUSH_LOAD] (si necesario para 2Âº ciclo PUSH)
  â€¢ RESET (global)
  â€¢ CLK (global)

Data Path â”€â”€â”€â”€â†’ Control Unit
  â€¢ HALT (instrucciÃ³n HALT detectada)
  â€¢ MC_NEEDED (necesita acceso a memoria)
  â€¢ IS_WRITE (tipo de acceso: 0=read, 1=write)
  â€¢ PUSH (instrucciÃ³n PUSH, para FSM)
  â€¢ POP (instrucciÃ³n POP, para FSM)
```

### SeÃ±ales INTERNAS de Data Path (Instruction Decoder)

```
Instruction Decoder (dentro de Data Path):
  â€¢ REG_WRITE â†’ Register File
  â€¢ MEM_TO_REG â†’ MUX Writeback
  â€¢ ALU_SRC â†’ MUX ALU_B
  â€¢ REG_DST â†’ MUX Rd/Rt
  â€¢ BRANCH â†’ Branch Control
  â€¢ JUMP â†’ Branch Control
  â€¢ ALU_OP â†’ ALU
  â€¢ WB_SEL â†’ MUX Writeback
  â€¢ [Todas las demÃ¡s seÃ±ales de control interno]
```

---

## âœ… PRÃ“XIMOS PASOS

1. **DecisiÃ³n arquitectÃ³nica**: Â¿Instruction Decoder genera seÃ±ales de control internamente? (RECOMENDADO: SÃ)

2. **Si SÃ (SoluciÃ³n 1 - RECOMENDADO)**:
   - ELIMINAR de Data Path.md entradas: REG_WRITE, MEM_TO_REG, ALU_SRC, REG_DST, BRANCH, JUMP
   - ELIMINAR de Data Path.md salidas: OPCODE, FUNCT, ZERO, NEGATIVE (son internos)
   - ACLARAR en Instruction Decoder.md que genera TODAS las seÃ±ales de control
   - REVISAR si EXECUTE y PUSH_LOAD son necesarios

3. **Si NO (SoluciÃ³n 2 - microcodificado)**:
   - AGREGAR a Control Unit.md salidas: REG_WRITE, MEM_TO_REG, ALU_SRC, REG_DST, BRANCH, JUMP, ALU_OP
   - AGREGAR a Control Unit.md entradas: OPCODE, FUNCT
   - MODIFICAR Control Unit para incluir ROM/lÃ³gica de control

4. **Revisar nomenclatura**:
   - Unificar: LOAD_I = LOAD_INST
   - Unificar: PC_OUT = PC
   - Unificar: ADDRESS = MEM_ADDRESS
   - Unificar: WRITE_DATA = DATA_WRITE
   - Aclarar: DATA_READ se usa como INSTRUCTION_IN (fetch) o MEMORY_DATA (LW)

---

**Estado**: âš ï¸ REQUIERE DECISIÃ“N ARQUITECTÃ“NICA URGENTE
**Prioridad**: ğŸ”´ CRÃTICA - Afecta toda la implementaciÃ³n
**RecomendaciÃ³n**: Adoptar **SoluciÃ³n 1** (Instruction Decoder genera seÃ±ales internamente)
