`timescale 1ns / 1ps

module datagene(
				clk_20m,
				clk_100m,
				rst_n,
				wrf_din,
				wrf_wrreq,
				moni_addr,
				syswr_done,
				sdram_rd_ack
			);

input clk_20m;				//FPAG输入时钟信号20MHz
input clk_100m;
input rst_n;						//FPGA输入复位信号

output			[15:0] wrf_din;				//sdram数据写入缓存FIFO输入数据总线
output 			wrf_wrreq;							//sdram数据写入缓存FIFO数据输入请求，高有效

output			[21:0] moni_addr;			//sdram读写地址产生
output 			syswr_done;						//所有数据写入sdram完成标志位

input 				sdram_rd_ack;					//为1表示系统正在进行读取SDRAM操作,作为rdFIFO的输写有效信号,这里捕获它的下降沿作为读地址自增加标志位


/*-------------------------------------Registers------------------------------------------*/
reg 				sdr_rdackr1;
reg					sdr_rdackr2;
reg					[15:0] delay;			//500us延时计数器
reg 				wr_done;				//所有数据写入sdram完成标志位
reg					[18:0] 	addr;			//sdram地址寄存器
reg 				wrf_wrreqr;			//wrfifo的写入有效信号
reg					[15:0] wrf_dinr;	//wrfifo的写入数据

/*------------------------------------Wire----------------------------------------------*/
wire 				neg_rdack 		= ~sdr_rdackr1 & sdr_rdackr2;//捕捉sdram_rd_ack信号的下降沿
wire 				delay_done 	= (delay == 16'd50000);	

/*-------------------------------------Parameter---------------------------------------*/
parameter 	[18:0] 	addr_end=19'h00004;//只写4次

/*--------------------------------------Assign---------------------------------------------*/
assign 			wrf_wrreq 		= wrf_wrreqr;
assign 			wrf_din 			= wrf_dinr;
assign 			syswr_done 	= wr_done;
assign 			moni_addr 		= {addr,3'b000};

/**************************************************
P1:		捕获sdram_rd_ack下降沿标志位
**************************************************/
always @(posedge clk_100m or negedge rst_n)		
		if(!rst_n) 
			begin
				sdr_rdackr1 <= 1'b0;
				sdr_rdackr2 <= 1'b0;
			end
			
		else 
			begin
				sdr_rdackr1 <= sdram_rd_ack;
				sdr_rdackr2 <= sdr_rdackr1;				
			end


/**************************************************
P2:上电500us延时等待sdram就绪
**************************************************/
always @(posedge clk_100m or negedge rst_n)
	if(!rst_n) 
			delay <= 16'd0;
	else if(delay < 16'd50000) 
			delay <= delay+1'b1;

/**************************************************
P3:写入完成控制 & 地址控制
**************************************************/
always @(posedge clk_100m or negedge rst_n)
	if(!rst_n) 
			begin
					wr_done	<=1'b0;
					addr 			<= 19'd0;
			end
	else if(addr == addr_end) // 0x80000 * 8 = 4MB 寻找空间 （再考虑数据总线16bit，正好是64Mbit）
			begin
					wr_done 	<= 1'b1;
					addr			<=	19'd0;
			end
	else if(!wr_done && cntwr == 6'h3f) //每64个时钟周期更新一次地址总线
			addr 	<= addr+1'b1;	//写地址产生
					
	else if(neg_rdack) 
			addr	<=	addr+1'b1;

/**************************************************
P4:产生读写sdram地址(每640ns更新一次地址总线)
**************************************************/
//与P3合并了	
		
/**************************************************
P5:每640ns写入8个16bit数据到sdram 
**************************************************/
reg[5:0] cntwr;	//写sdram定时计数器

always @(posedge clk_100m or negedge rst_n)//注意这里的时钟！！！！100M
	if(!rst_n) 
			cntwr <= 6'd0;
	else if(delay_done) 
			cntwr <= cntwr+1'b1;//仅在上电500us延时结束后才计数


/**************************************************
P6:写sdram请求信号产生，即wrfifo的写入有效信号
**************************************************/
always @(posedge clk_100m or negedge rst_n)
	if(!rst_n) 
			wrf_wrreqr <= 1'b0;
	else if(!wr_done) 
			begin	
					if(cntwr == 6'h05) 
							wrf_wrreqr <= 1'b1;	//写请求信号产生
					else if(cntwr == 6'h0d) 
							wrf_wrreqr <= 1'b0;	//请求信号撤销
			end

/**************************************************
P7:写sdram请求信号产生，即wrfifo的写入有效信号
**************************************************/		
always @(posedge clk_100m or negedge rst_n)
	if(!rst_n) 
			wrf_dinr <= 16'd0;
	else if(!wr_done && ((cntwr > 6'h05) && (cntwr <= 6'h0d))) 
			begin	//上电0.5ms延时完成
				wrf_dinr <= wrf_dinr+1'b1;	//写入数据递增
				//wrf_dinr<=16'h4141;
			end
	
endmodule














