Fitter report for BattleCity
Sun Jan 05 13:58:17 2020
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Jan 05 13:58:16 2020       ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                   ; BattleCity                                  ;
; Top-level Entity Name           ; TOP_VGA                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 9,762 / 41,910 ( 23 % )                     ;
; Total registers                 ; 3011                                        ;
; Total pins                      ; 75 / 499 ( 15 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 5,662,720 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 553 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.2%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; resetN~inputCLKENA0                                                                                                                                                                                                                                                                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Const_0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[0]                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Const_0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[0]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[0]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[0]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[0]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|bitrec:inst4|cur_st.HI_CLK_ST                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|bitrec:inst4|cur_st.HI_CLK_ST~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|bitrec:inst4|dout[5]                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|bitrec:inst4|dout[5]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|byterec:inst3|keyCode[6]                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|byterec:inst3|keyCode[6]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; VGA_Controller:ins|H_Cont[6]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:ins|H_Cont[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; VGA_Controller:ins|VGA_VS_d                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:ins|VGA_VS_d~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:ins|V_Cont[1]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:ins|V_Cont[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; VGA_Controller:ins|V_Cont[4]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:ins|V_Cont[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; VGA_Controller:ins|V_Cont[6]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:ins|V_Cont[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; brickBitMap:inst24|RGBout[0]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; brickBitMap:inst24|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; brickBitMap:inst24|RGBout[5]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; brickBitMap:inst24|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; electionBitMap:inst89|RGBout[0]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; electionBitMap:inst89|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; electionBitMap:inst89|RGBout[1]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; electionBitMap:inst89|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; electionBitMap:inst89|RGBout[4]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; electionBitMap:inst89|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; election_house_counter:inst69|sof_counter1[1]                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter1[1]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; election_house_counter:inst69|sof_counter1[2]                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter1[2]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; election_house_counter:inst69|sof_counter1[4]                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter1[4]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; election_house_counter:inst69|sof_counter1[7]                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter1[7]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; election_house_counter:inst69|sof_counter1[13]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter1[13]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; election_house_counter:inst69|sof_counter1[15]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter1[15]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; election_house_counter:inst69|sof_counter1[31]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter1[31]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; election_house_counter:inst69|sof_counter2[1]                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter2[1]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; election_house_counter:inst69|sof_counter2[3]                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter2[3]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; election_house_counter:inst69|sof_counter2[4]                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter2[4]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; election_house_counter:inst69|sof_counter2[7]                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter2[7]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; election_house_counter:inst69|sof_counter2[11]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter2[11]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; election_house_counter:inst69|sof_counter2[13]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter2[13]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; election_house_counter:inst69|sof_counter2[14]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter2[14]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; election_house_counter:inst69|sof_counter2[16]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter2[16]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; election_house_counter:inst69|sof_counter2[31]                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; election_house_counter:inst69|sof_counter2[31]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; game_controller:inst93|clockCount[1]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; game_controller:inst93|clockCount[2]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; game_controller:inst93|clockCount[4]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; game_controller:inst93|clockCount[7]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; game_controller:inst93|clockCount[11]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; game_controller:inst93|clockCount[13]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; game_controller:inst93|clockCount[16]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; game_controller:inst93|clockCount[19]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[19]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; game_controller:inst93|clockCount[21]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; game_controller:inst93|clockCount[22]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; game_controller:inst93|clockCount[23]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; game_controller:inst93|clockCount[24]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; game_controller:inst93|clockCount[26]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; game_controller:inst93|clockCount[31]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; game_controller:inst93|clockCount[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; hit_detection:inst33|collisionMissle1Brick                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hit_detection:inst33|collisionMissle1Brick~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; hit_detection:inst33|collisionMissle2Brick                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hit_detection:inst33|collisionMissle2Brick~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; hit_detection:inst33|collisionTank2Buff1                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hit_detection:inst33|collisionTank2Buff1~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; missleBitMap:inst26|RGBout[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; missleBitMap:inst26|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; missleBitMap:inst26|RGBout[5]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; missleBitMap:inst26|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; missle_move:inst7|topLeftX_tmp[3]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; missle_move:inst7|topLeftX_tmp[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; missle_move:inst7|topLeftX_tmp[4]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; missle_move:inst7|topLeftX_tmp[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; missle_move:inst7|topLeftY_tmp[4]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; missle_move:inst7|topLeftY_tmp[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; missle_move:inst7|topLeftY_tmp[5]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; missle_move:inst7|topLeftY_tmp[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; missle_move:inst21|topLeftX_tmp[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; missle_move:inst21|topLeftX_tmp[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; missle_move:inst21|topLeftY_tmp[3]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; missle_move:inst21|topLeftY_tmp[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; missle_move:inst21|topLeftY_tmp[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; missle_move:inst21|topLeftY_tmp[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; one_sec_counter:inst44|oneSecCount[4]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; one_sec_counter:inst44|oneSecCount[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; one_sec_counter:inst44|oneSecCount[7]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; one_sec_counter:inst44|oneSecCount[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; one_sec_counter:inst44|oneSecCount[10]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; one_sec_counter:inst44|oneSecCount[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; one_sec_counter:inst44|oneSecCount[14]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; one_sec_counter:inst44|oneSecCount[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; one_sec_counter:inst44|oneSecCount[17]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; one_sec_counter:inst44|oneSecCount[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; one_sec_counter:inst44|oneSecCount[22]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; one_sec_counter:inst44|oneSecCount[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; openBitmap:inst10|RGBout[0]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openBitmap:inst10|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; openBitmap:inst10|RGBout[6]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; openBitmap:inst10|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; personBitMap:inst70|RGBout[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; personBitMap:inst70|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; personBitMap:inst70|RGBout[4]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; personBitMap:inst70|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; personBitMap:inst70|RGBout[7]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; personBitMap:inst70|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; personBitMap:inst71|RGBout[3]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; personBitMap:inst71|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; personBitMap:inst71|RGBout[5]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; personBitMap:inst71|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; personBitMap:inst71|RGBout[6]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; personBitMap:inst71|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; personBitMap:inst72|RGBout[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; personBitMap:inst72|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; random:inst1|counter[3]                                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; random:inst1|counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; randomCheck:inst28|counter[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst28|counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; randomCheck:inst28|counter[3]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst28|counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; randomCheck:inst28|counter[5]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst28|counter[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; randomCheck:inst28|counter[6]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst28|counter[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; randomCheck:inst28|counter[11]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst28|counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst28|counter[13]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst28|counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst28|counter[17]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst28|counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst28|counter[22]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst28|counter[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst28|counter[31]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst28|counter[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst28|randX[3]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst28|randX[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; randomCheck:inst49|counter[7]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst49|counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; randomCheck:inst49|counter[14]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst49|counter[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst49|counter[23]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst49|counter[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst54|counter[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst54|counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; randomCheck:inst54|counter[7]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst54|counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; randomCheck:inst54|counter[11]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst54|counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst54|counter[13]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst54|counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst54|counter[15]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst54|counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst54|flag[0]                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst54|flag[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; randomCheck:inst54|randX[4]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst54|randX[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; randomCheck:inst54|randY[0]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst54|randY[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; randomCheck:inst62|counter[3]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst62|counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; randomCheck:inst62|counter[7]                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst62|counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; randomCheck:inst62|counter[11]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst62|counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst62|counter[13]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst62|counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst62|counter[15]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst62|counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst62|counter[26]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst62|counter[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst62|counter[29]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst62|counter[29]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; randomCheck:inst62|randY[0]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; randomCheck:inst62|randY[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; score_controller:inst92|tank1Score[25]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank1Score[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank1Score[27]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank1Score[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank1Score[29]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank1Score[29]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank2Score[2]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; score_controller:inst92|tank2Score[3]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; score_controller:inst92|tank2Score[4]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; score_controller:inst92|tank2Score[5]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; score_controller:inst92|tank2Score[6]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; score_controller:inst92|tank2Score[8]                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; score_controller:inst92|tank2Score[12]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank2Score[13]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank2Score[14]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank2Score[15]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank2Score[16]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank2Score[21]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank2Score[23]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank2Score[24]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank2Score[27]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; score_controller:inst92|tank2Score[31]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_controller:inst92|tank2Score[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
; tank_move:inst15|topLeftX_tmp[2]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftX_tmp[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; tank_move:inst15|topLeftX_tmp[4]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftX_tmp[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; tank_move:inst15|topLeftX_tmp[5]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftX_tmp[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; tank_move:inst15|topLeftX_tmp[8]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftX_tmp[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; tank_move:inst15|topLeftX_tmp[10]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftX_tmp[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst15|topLeftX_tmp[20]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftX_tmp[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst15|topLeftY_tmp[4]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftY_tmp[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; tank_move:inst15|topLeftY_tmp[14]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftY_tmp[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst15|topLeftY_tmp[15]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftY_tmp[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst15|topLeftY_tmp[22]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftY_tmp[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst15|topLeftY_tmp[25]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftY_tmp[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst15|topLeftY_tmp[29]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftY_tmp[29]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst15|topLeftY_tmp[30]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftY_tmp[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst15|topLeftY_tmp[31]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst15|topLeftY_tmp[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst23|Xspeed[6]                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|Xspeed[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; tank_move:inst23|topLeftX_tmp[6]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftX_tmp[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; tank_move:inst23|topLeftX_tmp[8]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftX_tmp[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; tank_move:inst23|topLeftX_tmp[22]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftX_tmp[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst23|topLeftX_tmp[26]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftX_tmp[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst23|topLeftX_tmp[27]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftX_tmp[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst23|topLeftX_tmp[28]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftX_tmp[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst23|topLeftX_tmp[30]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftX_tmp[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst23|topLeftY_tmp[3]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftY_tmp[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; tank_move:inst23|topLeftY_tmp[4]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftY_tmp[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; tank_move:inst23|topLeftY_tmp[7]                                                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftY_tmp[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; tank_move:inst23|topLeftY_tmp[21]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftY_tmp[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst23|topLeftY_tmp[22]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftY_tmp[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst23|topLeftY_tmp[24]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftY_tmp[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst23|topLeftY_tmp[27]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftY_tmp[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_move:inst23|topLeftY_tmp[30]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_move:inst23|topLeftY_tmp[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; tank_square_object:inst27|drawingRequest                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; tank_square_object:inst27|drawingRequest~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; timer:inst18|sec_counter[1]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst18|sec_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; timer:inst18|sec_counter[3]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst18|sec_counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; timer:inst18|sec_counter[5]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst18|sec_counter[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; timer:inst18|sec_counter[7]                                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst18|sec_counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; timer:inst18|sec_counter[11]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst18|sec_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; timer:inst18|sec_counter[13]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst18|sec_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; timer:inst18|sec_counter[15]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst18|sec_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; timer:inst18|sec_counter[16]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst18|sec_counter[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; timer:inst18|sec_counter[31]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst18|sec_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; timer:inst66|sec_counter[17]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst66|sec_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; timer:inst67|rise                                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst67|rise~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; timer:inst67|sec_counter[11]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer:inst67|sec_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; ADC_CONVST    ; PIN_Y21       ; QSF Assignment ;
; Location     ;                ;              ; ADC_DIN       ; PIN_W22       ; QSF Assignment ;
; Location     ;                ;              ; ADC_DOUT      ; PIN_V23       ; QSF Assignment ;
; Location     ;                ;              ; ADC_SCLK      ; PIN_W24       ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCDAT    ; PIN_AJ29      ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK   ; PIN_AH29      ; QSF Assignment ;
; Location     ;                ;              ; AUD_BCLK      ; PIN_AF30      ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACDAT    ; PIN_AF29      ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACLRCK   ; PIN_AG30      ; QSF Assignment ;
; Location     ;                ;              ; AUD_I2C_SCLK  ; PIN_Y24       ; QSF Assignment ;
; Location     ;                ;              ; AUD_I2C_SDAT  ; PIN_Y23       ; QSF Assignment ;
; Location     ;                ;              ; AUD_XCK       ; PIN_AH30      ; QSF Assignment ;
; Location     ;                ;              ; KEY[1]        ; PIN_AK4       ; QSF Assignment ;
; Location     ;                ;              ; KEY[2]        ; PIN_AA14      ; QSF Assignment ;
; Location     ;                ;              ; KEY[3]        ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; LEDR[3]       ; PIN_AD24      ; QSF Assignment ;
; Location     ;                ;              ; LEDR[4]       ; PIN_AG25      ; QSF Assignment ;
; Location     ;                ;              ; MICROPHON_LED ; PIN_AC22      ; QSF Assignment ;
; Location     ;                ;              ; SW[0]         ; PIN_AB30      ; QSF Assignment ;
; Location     ;                ;              ; SW[1]         ; PIN_Y27       ; QSF Assignment ;
; Location     ;                ;              ; SW[2]         ; PIN_AB28      ; QSF Assignment ;
; Location     ;                ;              ; SW[3]         ; PIN_AC30      ; QSF Assignment ;
; Location     ;                ;              ; SW[4]         ; PIN_W25       ; QSF Assignment ;
; Location     ;                ;              ; SW[5]         ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; SW[6]         ; PIN_AC28      ; QSF Assignment ;
; Location     ;                ;              ; SW[7]         ; PIN_AD30      ; QSF Assignment ;
; Location     ;                ;              ; SW[8]         ; PIN_AC29      ; QSF Assignment ;
; Location     ;                ;              ; SW[9]         ; PIN_AA30      ; QSF Assignment ;
; Location     ;                ;              ; ball_toggle   ; PIN_AA24      ; QSF Assignment ;
; Location     ;                ;              ; ir_write      ; PIN_AB23      ; QSF Assignment ;
; Location     ;                ;              ; numKey[0]     ; PIN_AF25      ; QSF Assignment ;
; Location     ;                ;              ; numKey[1]     ; PIN_AE24      ; QSF Assignment ;
; Location     ;                ;              ; numKey[2]     ; PIN_AF24      ; QSF Assignment ;
; Location     ;                ;              ; numKey[3]     ; PIN_AB22      ; QSF Assignment ;
; Location     ;                ;              ; sound_on      ; PIN_AC23      ; QSF Assignment ;
; I/O Standard ; TOP_VGA        ;              ; AUD_ADCDAT    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA        ;              ; AUD_ADCLRCK   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA        ;              ; AUD_BCLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA        ;              ; AUD_DACDAT    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA        ;              ; AUD_DACLRCK   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA        ;              ; AUD_I2C_SCLK  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA        ;              ; AUD_I2C_SDAT  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA        ;              ; AUD_XCK       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA        ;              ; MICROPHON_LED ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 18288 ) ; 0.00 % ( 0 / 18288 )       ; 0.00 % ( 0 / 18288 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 18288 ) ; 0.00 % ( 0 / 18288 )       ; 0.00 % ( 0 / 18288 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 18024 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 255 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/aviv_/Documents/SVProject/BattleCity_final/output_files/BattleCity.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9,762 / 41,910        ; 23 %  ;
; ALMs needed [=A-B+C]                                        ; 9,762                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 10,021 / 41,910       ; 24 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,253                 ;       ;
;         [b] ALMs used for LUT logic                         ; 8,602                 ;       ;
;         [c] ALMs used for registers                         ; 166                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 308 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 49 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 49                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,181 / 4,191         ; 28 %  ;
;     -- Logic LABs                                           ; 1,181                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 15,299                ;       ;
;     -- 7 input functions                                    ; 515                   ;       ;
;     -- 6 input functions                                    ; 4,214                 ;       ;
;     -- 5 input functions                                    ; 2,309                 ;       ;
;     -- 4 input functions                                    ; 1,931                 ;       ;
;     -- <=3 input functions                                  ; 6,330                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 102                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,011                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,837 / 83,820        ; 3 %   ;
;         -- Secondary logic registers                        ; 174 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,838                 ;       ;
;         -- Routing optimization registers                   ; 173                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 75 / 499              ; 15 %  ;
;     -- Clock pins                                           ; 3 / 11                ; 27 %  ;
;     -- Dedicated input pins                                 ; 3 / 39                ; 8 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 553               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 5,662,720         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 5,662,720         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.1% / 4.3% / 3.4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 18.4% / 19.7% / 14.4% ;       ;
; Maximum fan-out                                             ; 2814                  ;       ;
; Highest non-global fan-out                                  ; 1246                  ;       ;
; Total fan-out                                               ; 77056                 ;       ;
; Average fan-out                                             ; 4.15                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9660 / 41910 ( 23 % ) ; 103 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 9660                  ; 103                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9910 / 41910 ( 24 % ) ; 111 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1223                  ; 30                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 8557                  ; 45                    ; 0                              ;
;         [c] ALMs used for registers                         ; 130                   ; 36                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 299 / 41910 ( < 1 % ) ; 8 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 49 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )     ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 49                    ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                   ; Low                            ;
;                                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 1168 / 4191 ( 28 % )  ; 20 / 4191 ( < 1 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 1168                  ; 20                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 15176                 ; 123                   ; 0                              ;
;     -- 7 input functions                                    ; 512                   ; 3                     ; 0                              ;
;     -- 6 input functions                                    ; 4184                  ; 30                    ; 0                              ;
;     -- 5 input functions                                    ; 2281                  ; 28                    ; 0                              ;
;     -- 4 input functions                                    ; 1912                  ; 19                    ; 0                              ;
;     -- <=3 input functions                                  ; 6287                  ; 43                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 46                    ; 56                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                       ;                                ;
;         -- Primary logic registers                          ; 2706 / 83820 ( 3 % )  ; 131 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 169 / 83820 ( < 1 % ) ; 5 / 83820 ( < 1 % )   ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                       ;                                ;
;         -- Design implementation registers                  ; 2706                  ; 132                   ; 0                              ;
;         -- Routing optimization registers                   ; 169                   ; 4                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
;                                                             ;                       ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                                    ; 75                    ; 0                     ; 0                              ;
; I/O registers                                               ; 0                     ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                       ;                                ;
; Connections                                                 ;                       ;                       ;                                ;
;     -- Input Connections                                    ; 220                   ; 210                   ; 1                              ;
;     -- Registered Input Connections                         ; 52                    ; 144                   ; 0                              ;
;     -- Output Connections                                   ; 33                    ; 166                   ; 232                            ;
;     -- Registered Output Connections                        ; 6                     ; 166                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Internal Connections                                        ;                       ;                       ;                                ;
;     -- Total Connections                                    ; 76202                 ; 1297                  ; 241                            ;
;     -- Registered Connections                               ; 32994                 ; 924                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; External Connections                                        ;                       ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 198                   ; 55                             ;
;     -- sld_hub:auto_hub                                     ; 198                   ; 0                     ; 178                            ;
;     -- hard_block:auto_generated_inst                       ; 55                    ; 178                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Partition Interface                                         ;                       ;                       ;                                ;
;     -- Input Ports                                          ; 61                    ; 105                   ; 4                              ;
;     -- Output Ports                                         ; 99                    ; 122                   ; 9                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Registered Ports                                            ;                       ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 79                    ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Port Connectivity                                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 21                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 67                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 72                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 82                    ; 0                              ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 2815                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; PS2_CLK  ; AB25  ; 5A       ; 89           ; 11           ; 60           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; PS2_DAT  ; AA25  ; 5A       ; 89           ; 9            ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; resetN   ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 2747                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]     ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]     ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]     ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]     ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]     ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]     ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]     ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]     ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]     ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]     ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]     ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]     ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]     ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]     ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]     ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]     ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]     ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]     ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]     ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]     ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]     ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]     ; AA20  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]     ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]     ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]     ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]     ; AD21  ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]     ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]     ; AE22  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]     ; AE23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]     ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]     ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]     ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]     ; AF21  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]     ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]     ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]     ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]     ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]     ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]     ; AB21  ; 4A       ; 88           ; 0            ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 48 ( 4 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 71 / 80 ( 89 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 2 / 32 ( 6 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; PS2_DAT                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; PS2_CLK                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; resetN                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; VGA_VS      ; Missing drive strength and slew rate ;
; VGA_HS      ; Missing drive strength and slew rate ;
; VGA_CLK     ; Missing drive strength and slew rate ;
; VGA_BLANK_N ; Missing drive strength and slew rate ;
; VGA_SYNC_N  ; Missing drive strength and slew rate ;
; HEX0[6]     ; Missing drive strength and slew rate ;
; HEX0[5]     ; Missing drive strength and slew rate ;
; HEX0[4]     ; Missing drive strength and slew rate ;
; HEX0[3]     ; Missing drive strength and slew rate ;
; HEX0[2]     ; Missing drive strength and slew rate ;
; HEX0[1]     ; Missing drive strength and slew rate ;
; HEX0[0]     ; Missing drive strength and slew rate ;
; HEX1[6]     ; Missing drive strength and slew rate ;
; HEX1[5]     ; Missing drive strength and slew rate ;
; HEX1[4]     ; Missing drive strength and slew rate ;
; HEX1[3]     ; Missing drive strength and slew rate ;
; HEX1[2]     ; Missing drive strength and slew rate ;
; HEX1[1]     ; Missing drive strength and slew rate ;
; HEX1[0]     ; Missing drive strength and slew rate ;
; HEX2[6]     ; Missing drive strength and slew rate ;
; HEX2[5]     ; Missing drive strength and slew rate ;
; HEX2[4]     ; Missing drive strength and slew rate ;
; HEX2[3]     ; Missing drive strength and slew rate ;
; HEX2[2]     ; Missing drive strength and slew rate ;
; HEX2[1]     ; Missing drive strength and slew rate ;
; HEX2[0]     ; Missing drive strength and slew rate ;
; HEX3[6]     ; Missing drive strength and slew rate ;
; HEX3[5]     ; Missing drive strength and slew rate ;
; HEX3[4]     ; Missing drive strength and slew rate ;
; HEX3[3]     ; Missing drive strength and slew rate ;
; HEX3[2]     ; Missing drive strength and slew rate ;
; HEX3[1]     ; Missing drive strength and slew rate ;
; HEX3[0]     ; Missing drive strength and slew rate ;
; HEX4[6]     ; Missing drive strength and slew rate ;
; HEX4[5]     ; Missing drive strength and slew rate ;
; HEX4[4]     ; Missing drive strength and slew rate ;
; HEX4[3]     ; Missing drive strength and slew rate ;
; HEX4[2]     ; Missing drive strength and slew rate ;
; HEX4[1]     ; Missing drive strength and slew rate ;
; HEX4[0]     ; Missing drive strength and slew rate ;
; HEX5[6]     ; Missing drive strength and slew rate ;
; HEX5[5]     ; Missing drive strength and slew rate ;
; HEX5[4]     ; Missing drive strength and slew rate ;
; HEX5[3]     ; Missing drive strength and slew rate ;
; HEX5[2]     ; Missing drive strength and slew rate ;
; HEX5[1]     ; Missing drive strength and slew rate ;
; HEX5[0]     ; Missing drive strength and slew rate ;
; VGA_B[7]    ; Missing drive strength and slew rate ;
; VGA_B[6]    ; Missing drive strength and slew rate ;
; VGA_B[5]    ; Missing drive strength and slew rate ;
; VGA_B[4]    ; Missing drive strength and slew rate ;
; VGA_B[3]    ; Missing drive strength and slew rate ;
; VGA_B[2]    ; Missing drive strength and slew rate ;
; VGA_B[1]    ; Missing drive strength and slew rate ;
; VGA_B[0]    ; Missing drive strength and slew rate ;
; VGA_G[7]    ; Missing drive strength and slew rate ;
; VGA_G[6]    ; Missing drive strength and slew rate ;
; VGA_G[5]    ; Missing drive strength and slew rate ;
; VGA_G[4]    ; Missing drive strength and slew rate ;
; VGA_G[3]    ; Missing drive strength and slew rate ;
; VGA_G[2]    ; Missing drive strength and slew rate ;
; VGA_G[1]    ; Missing drive strength and slew rate ;
; VGA_G[0]    ; Missing drive strength and slew rate ;
; VGA_R[7]    ; Missing drive strength and slew rate ;
; VGA_R[6]    ; Missing drive strength and slew rate ;
; VGA_R[5]    ; Missing drive strength and slew rate ;
; VGA_R[4]    ; Missing drive strength and slew rate ;
; VGA_R[3]    ; Missing drive strength and slew rate ;
; VGA_R[2]    ; Missing drive strength and slew rate ;
; VGA_R[1]    ; Missing drive strength and slew rate ;
; VGA_R[0]    ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                 ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |TOP_VGA                                                                                                                                ; 9762.0 (6.1)         ; 10020.0 (5.8)                    ; 306.5 (0.0)                                       ; 48.5 (0.2)                       ; 0.0 (0.0)            ; 15299 (8)           ; 3011 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 75   ; 0            ; |TOP_VGA                                                                                                                                                                                                                                                                                                                                            ; TOP_VGA                           ; work         ;
;    |Const_0:inst4|                                                                                                                      ; 14.5 (0.0)           ; 19.8 (0.0)                       ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst4                                                                                                                                                                                                                                                                                                                              ; Const_0                           ; work         ;
;       |lpm_constant:LPM_CONSTANT_component|                                                                                             ; 14.5 (0.0)           ; 19.8 (0.0)                       ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst4|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                                                          ; lpm_constant                      ; work         ;
;          |lpm_constant_v58:ag|                                                                                                          ; 14.5 (0.0)           ; 19.8 (0.0)                       ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag                                                                                                                                                                                                                                                                      ; lpm_constant_v58                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim1|                                                                                                 ; 14.5 (6.0)           ; 19.8 (7.0)                       ; 5.3 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (8)              ; 14 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                    ; 8.5 (8.5)            ; 12.8 (12.8)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;    |Const_0:inst45|                                                                                                                     ; 14.3 (0.0)           ; 17.5 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst45                                                                                                                                                                                                                                                                                                                             ; Const_0                           ; work         ;
;       |lpm_constant:LPM_CONSTANT_component|                                                                                             ; 14.3 (0.0)           ; 17.5 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst45|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                                                         ; lpm_constant                      ; work         ;
;          |lpm_constant_v58:ag|                                                                                                          ; 14.3 (0.0)           ; 17.5 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag                                                                                                                                                                                                                                                                     ; lpm_constant_v58                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim1|                                                                                                 ; 14.3 (5.8)           ; 17.5 (7.5)                       ; 3.2 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (8)              ; 16 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                    ; 8.5 (8.5)            ; 10.0 (10.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                       ; sld_rom_sr                        ; work         ;
;    |Const_0:inst74|                                                                                                                     ; 14.5 (0.0)           ; 17.7 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst74                                                                                                                                                                                                                                                                                                                             ; Const_0                           ; work         ;
;       |lpm_constant:LPM_CONSTANT_component|                                                                                             ; 14.5 (0.0)           ; 17.7 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst74|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                                                         ; lpm_constant                      ; work         ;
;          |lpm_constant_v58:ag|                                                                                                          ; 14.5 (0.0)           ; 17.7 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag                                                                                                                                                                                                                                                                     ; lpm_constant_v58                  ; work         ;
;             |sld_mod_ram_rom:mgl_prim1|                                                                                                 ; 14.5 (6.0)           ; 17.7 (8.2)                       ; 3.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (8)              ; 16 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                    ; 8.5 (8.5)            ; 9.5 (9.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                       ; sld_rom_sr                        ; work         ;
;    |NumbersBitMap:inst75|                                                                                                               ; 127.5 (127.5)        ; 127.7 (127.7)                    ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (164)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|NumbersBitMap:inst75                                                                                                                                                                                                                                                                                                                       ; NumbersBitMap                     ; work         ;
;    |NumbersBitMap:inst80|                                                                                                               ; 127.5 (127.5)        ; 129.5 (129.5)                    ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (164)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|NumbersBitMap:inst80                                                                                                                                                                                                                                                                                                                       ; NumbersBitMap                     ; work         ;
;    |NumbersBitMap:inst83|                                                                                                               ; 127.5 (127.5)        ; 128.0 (128.0)                    ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (164)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|NumbersBitMap:inst83                                                                                                                                                                                                                                                                                                                       ; NumbersBitMap                     ; work         ;
;    |NumbersBitMap:inst86|                                                                                                               ; 128.2 (128.2)        ; 128.2 (128.2)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (164)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|NumbersBitMap:inst86                                                                                                                                                                                                                                                                                                                       ; NumbersBitMap                     ; work         ;
;    |PlayerNumberBitMap:inst102|                                                                                                         ; 18.8 (18.8)          ; 20.0 (20.0)                      ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|PlayerNumberBitMap:inst102                                                                                                                                                                                                                                                                                                                 ; PlayerNumberBitMap                ; work         ;
;    |PlayerNumberBitMap:inst103|                                                                                                         ; 32.3 (32.3)          ; 32.5 (32.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|PlayerNumberBitMap:inst103                                                                                                                                                                                                                                                                                                                 ; PlayerNumberBitMap                ; work         ;
;    |SEG7:inst106|                                                                                                                       ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|SEG7:inst106                                                                                                                                                                                                                                                                                                                               ; SEG7                              ; work         ;
;    |SEG7:inst107|                                                                                                                       ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|SEG7:inst107                                                                                                                                                                                                                                                                                                                               ; SEG7                              ; work         ;
;    |SEG7:inst108|                                                                                                                       ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|SEG7:inst108                                                                                                                                                                                                                                                                                                                               ; SEG7                              ; work         ;
;    |SEG7:inst109|                                                                                                                       ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|SEG7:inst109                                                                                                                                                                                                                                                                                                                               ; SEG7                              ; work         ;
;    |SEG7:inst110|                                                                                                                       ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|SEG7:inst110                                                                                                                                                                                                                                                                                                                               ; SEG7                              ; work         ;
;    |SEG7:inst111|                                                                                                                       ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|SEG7:inst111                                                                                                                                                                                                                                                                                                                               ; SEG7                              ; work         ;
;    |TOP_KBD_DEMOALL:inst8|                                                                                                              ; 34.4 (0.0)           ; 49.8 (0.0)                       ; 15.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 66 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8                                                                                                                                                                                                                                                                                                                      ; TOP_KBD_DEMOALL                   ; work         ;
;       |KBDINTF:inst4|                                                                                                                   ; 28.1 (0.0)           ; 37.3 (0.0)                       ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|KBDINTF:inst4                                                                                                                                                                                                                                                                                                        ; KBDINTF                           ; work         ;
;          |bitrec:inst4|                                                                                                                 ; 12.7 (12.7)          ; 19.0 (19.0)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|bitrec:inst4                                                                                                                                                                                                                                                                                           ; bitrec                            ; work         ;
;          |byterec:inst3|                                                                                                                ; 12.4 (12.4)          ; 13.3 (13.3)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|byterec:inst3                                                                                                                                                                                                                                                                                          ; byterec                           ; work         ;
;          |lpf:inst5|                                                                                                                    ; 3.0 (3.0)            ; 5.0 (5.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|lpf:inst5                                                                                                                                                                                                                                                                                              ; lpf                               ; work         ;
;       |keyToggle_decoder:inst1|                                                                                                         ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst1                                                                                                                                                                                                                                                                                              ; keyToggle_decoder                 ; work         ;
;       |keyToggle_decoder:inst10|                                                                                                        ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst10                                                                                                                                                                                                                                                                                             ; keyToggle_decoder                 ; work         ;
;       |keyToggle_decoder:inst11|                                                                                                        ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst11                                                                                                                                                                                                                                                                                             ; keyToggle_decoder                 ; work         ;
;       |keyToggle_decoder:inst12|                                                                                                        ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst12                                                                                                                                                                                                                                                                                             ; keyToggle_decoder                 ; work         ;
;       |keyToggle_decoder:inst3|                                                                                                         ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst3                                                                                                                                                                                                                                                                                              ; keyToggle_decoder                 ; work         ;
;       |keyToggle_decoder:inst5|                                                                                                         ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst5                                                                                                                                                                                                                                                                                              ; keyToggle_decoder                 ; work         ;
;       |keyToggle_decoder:inst6|                                                                                                         ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst6                                                                                                                                                                                                                                                                                              ; keyToggle_decoder                 ; work         ;
;       |keyToggle_decoder:inst7|                                                                                                         ; 0.8 (0.8)            ; 1.7 (1.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst7                                                                                                                                                                                                                                                                                              ; keyToggle_decoder                 ; work         ;
;       |keyToggle_decoder:inst8|                                                                                                         ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst8                                                                                                                                                                                                                                                                                              ; keyToggle_decoder                 ; work         ;
;       |keyToggle_decoder:inst9|                                                                                                         ; 1.2 (1.2)            ; 1.9 (1.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst9                                                                                                                                                                                                                                                                                              ; keyToggle_decoder                 ; work         ;
;    |VGA_Controller:ins|                                                                                                                 ; 39.5 (39.5)          ; 41.4 (41.4)                      ; 2.1 (2.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 79 (79)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|VGA_Controller:ins                                                                                                                                                                                                                                                                                                                         ; VGA_Controller                    ; work         ;
;    |back_ground_draw:inst12|                                                                                                            ; 11.3 (11.3)          ; 11.8 (11.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|back_ground_draw:inst12                                                                                                                                                                                                                                                                                                                    ; back_ground_draw                  ; work         ;
;    |brickBitMap:inst24|                                                                                                                 ; 386.2 (386.2)        ; 393.3 (393.3)                    ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 558 (558)           ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|brickBitMap:inst24                                                                                                                                                                                                                                                                                                                         ; brickBitMap                       ; work         ;
;    |bricks_matrix:inst22|                                                                                                               ; 1572.2 (1572.2)      ; 1656.7 (1656.7)                  ; 91.5 (91.5)                                       ; 7.0 (7.0)                        ; 0.0 (0.0)            ; 2368 (2368)         ; 932 (932)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|bricks_matrix:inst22                                                                                                                                                                                                                                                                                                                       ; bricks_matrix                     ; work         ;
;    |buildBitmap:inst|                                                                                                                   ; 394.6 (394.6)        ; 403.0 (403.0)                    ; 8.4 (8.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 554 (554)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|buildBitmap:inst                                                                                                                                                                                                                                                                                                                           ; buildBitmap                       ; work         ;
;    |didBitMap:inst16|                                                                                                                   ; 514.5 (514.5)        ; 517.2 (517.2)                    ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 661 (661)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|didBitMap:inst16                                                                                                                                                                                                                                                                                                                           ; didBitMap                         ; work         ;
;    |electionBitMap:inst89|                                                                                                              ; 163.5 (163.5)        ; 163.5 (163.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 250 (250)           ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|electionBitMap:inst89                                                                                                                                                                                                                                                                                                                      ; electionBitMap                    ; work         ;
;    |election_house:inst68|                                                                                                              ; 5.7 (5.7)            ; 6.8 (6.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|election_house:inst68                                                                                                                                                                                                                                                                                                                      ; election_house                    ; work         ;
;    |election_house_counter:inst69|                                                                                                      ; 78.0 (78.0)          ; 78.0 (78.0)                      ; 1.5 (1.5)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 130 (130)           ; 117 (117)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|election_house_counter:inst69                                                                                                                                                                                                                                                                                                              ; election_house_counter            ; work         ;
;    |finallyBitMap:inst100|                                                                                                              ; 708.0 (708.0)        ; 717.8 (717.8)                    ; 9.8 (9.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 996 (996)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|finallyBitMap:inst100                                                                                                                                                                                                                                                                                                                      ; finallyBitMap                     ; work         ;
;    |game_controller:inst93|                                                                                                             ; 488.5 (27.0)         ; 489.5 (27.0)                     ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 972 (49)            ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|game_controller:inst93                                                                                                                                                                                                                                                                                                                     ; game_controller                   ; work         ;
;       |lpm_divide:Div0|                                                                                                                 ; 229.5 (0.0)          ; 229.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|game_controller:inst93|lpm_divide:Div0                                                                                                                                                                                                                                                                                                     ; lpm_divide                        ; work         ;
;          |lpm_divide_bpo:auto_generated|                                                                                                ; 229.5 (0.0)          ; 229.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|game_controller:inst93|lpm_divide:Div0|lpm_divide_bpo:auto_generated                                                                                                                                                                                                                                                                       ; lpm_divide_bpo                    ; work         ;
;             |abs_divider_kbg:divider|                                                                                                   ; 229.5 (4.0)          ; 229.5 (4.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|game_controller:inst93|lpm_divide:Div0|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                                                                                                                                                                                                                                               ; abs_divider_kbg                   ; work         ;
;                |alt_u_div_ove:divider|                                                                                                  ; 209.5 (209.5)        ; 209.5 (209.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 419 (419)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|game_controller:inst93|lpm_divide:Div0|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider                                                                                                                                                                                                                         ; alt_u_div_ove                     ; work         ;
;                |lpm_abs_4p9:my_abs_num|                                                                                                 ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|game_controller:inst93|lpm_divide:Div0|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                        ; lpm_abs_4p9                       ; work         ;
;       |lpm_divide:Mod0|                                                                                                                 ; 232.0 (0.0)          ; 233.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|game_controller:inst93|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                     ; lpm_divide                        ; work         ;
;          |lpm_divide_eho:auto_generated|                                                                                                ; 232.0 (0.0)          ; 233.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|game_controller:inst93|lpm_divide:Mod0|lpm_divide_eho:auto_generated                                                                                                                                                                                                                                                                       ; lpm_divide_eho                    ; work         ;
;             |abs_divider_kbg:divider|                                                                                                   ; 232.0 (5.0)          ; 233.0 (5.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|game_controller:inst93|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                                                                                                                                                                                                                                               ; abs_divider_kbg                   ; work         ;
;                |alt_u_div_ove:divider|                                                                                                  ; 211.0 (211.0)        ; 212.0 (212.0)                    ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 424 (424)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|game_controller:inst93|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider                                                                                                                                                                                                                         ; alt_u_div_ove                     ; work         ;
;                |lpm_abs_4p9:my_abs_num|                                                                                                 ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|game_controller:inst93|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                        ; lpm_abs_4p9                       ; work         ;
;    |hit_detection:inst33|                                                                                                               ; 448.3 (448.3)        ; 464.8 (464.8)                    ; 22.3 (22.3)                                       ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 737 (737)           ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|hit_detection:inst33                                                                                                                                                                                                                                                                                                                       ; hit_detection                     ; work         ;
;    |immunityBitMap:inst96|                                                                                                              ; 90.7 (90.7)          ; 92.0 (92.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 143 (143)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|immunityBitMap:inst96                                                                                                                                                                                                                                                                                                                      ; immunityBitMap                    ; work         ;
;    |missleBitMap:inst26|                                                                                                                ; 25.0 (25.0)          ; 26.3 (26.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|missleBitMap:inst26                                                                                                                                                                                                                                                                                                                        ; missleBitMap                      ; work         ;
;    |missleBitMap:inst30|                                                                                                                ; 25.7 (25.7)          ; 27.3 (27.3)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|missleBitMap:inst30                                                                                                                                                                                                                                                                                                                        ; missleBitMap                      ; work         ;
;    |missle_move:inst21|                                                                                                                 ; 82.7 (82.7)          ; 82.7 (82.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 165 (165)           ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|missle_move:inst21                                                                                                                                                                                                                                                                                                                         ; missle_move                       ; work         ;
;    |missle_move:inst7|                                                                                                                  ; 82.8 (82.8)          ; 83.3 (83.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (164)           ; 73 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|missle_move:inst7                                                                                                                                                                                                                                                                                                                          ; missle_move                       ; work         ;
;    |missle_square_object:inst78|                                                                                                        ; 53.7 (53.7)          ; 55.4 (55.4)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|missle_square_object:inst78                                                                                                                                                                                                                                                                                                                ; missle_square_object              ; work         ;
;    |missle_square_object:inst79|                                                                                                        ; 53.5 (53.5)          ; 54.7 (54.7)                      ; 2.7 (2.7)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 82 (82)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|missle_square_object:inst79                                                                                                                                                                                                                                                                                                                ; missle_square_object              ; work         ;
;    |numbers_square_object:inst77|                                                                                                       ; 5.5 (5.5)            ; 5.8 (5.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|numbers_square_object:inst77                                                                                                                                                                                                                                                                                                               ; numbers_square_object             ; work         ;
;    |numbers_square_object:inst82|                                                                                                       ; 6.7 (6.7)            ; 7.5 (7.5)                        ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|numbers_square_object:inst82                                                                                                                                                                                                                                                                                                               ; numbers_square_object             ; work         ;
;    |numbers_square_object:inst85|                                                                                                       ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|numbers_square_object:inst85                                                                                                                                                                                                                                                                                                               ; numbers_square_object             ; work         ;
;    |numbers_square_object:inst88|                                                                                                       ; 3.2 (3.2)            ; 5.5 (5.5)                        ; 2.4 (2.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|numbers_square_object:inst88                                                                                                                                                                                                                                                                                                               ; numbers_square_object             ; work         ;
;    |objects_mux:inst13|                                                                                                                 ; 46.8 (46.8)          ; 48.1 (48.1)                      ; 1.5 (1.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 67 (67)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|objects_mux:inst13                                                                                                                                                                                                                                                                                                                         ; objects_mux                       ; work         ;
;    |one_sec_counter:inst44|                                                                                                             ; 24.0 (24.0)          ; 27.0 (27.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|one_sec_counter:inst44                                                                                                                                                                                                                                                                                                                     ; one_sec_counter                   ; work         ;
;    |openBitmap:inst10|                                                                                                                  ; 249.2 (249.2)        ; 249.7 (249.7)                    ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 313 (313)           ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|openBitmap:inst10                                                                                                                                                                                                                                                                                                                          ; openBitmap                        ; work         ;
;    |open_square_object:inst101|                                                                                                         ; 13.9 (13.9)          ; 14.3 (14.3)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|open_square_object:inst101                                                                                                                                                                                                                                                                                                                 ; open_square_object                ; work         ;
;    |open_square_object:inst112|                                                                                                         ; 8.7 (8.7)            ; 10.2 (10.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|open_square_object:inst112                                                                                                                                                                                                                                                                                                                 ; open_square_object                ; work         ;
;    |open_square_object:inst113|                                                                                                         ; 9.8 (9.8)            ; 11.9 (11.9)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|open_square_object:inst113                                                                                                                                                                                                                                                                                                                 ; open_square_object                ; work         ;
;    |open_square_object:inst115|                                                                                                         ; 9.2 (9.2)            ; 10.3 (10.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|open_square_object:inst115                                                                                                                                                                                                                                                                                                                 ; open_square_object                ; work         ;
;    |open_square_object:inst116|                                                                                                         ; 5.8 (5.8)            ; 7.0 (7.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|open_square_object:inst116                                                                                                                                                                                                                                                                                                                 ; open_square_object                ; work         ;
;    |personBitMap:inst70|                                                                                                                ; 105.5 (105.5)        ; 105.8 (105.8)                    ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (159)           ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|personBitMap:inst70                                                                                                                                                                                                                                                                                                                        ; personBitMap                      ; work         ;
;    |personBitMap:inst71|                                                                                                                ; 112.2 (112.2)        ; 111.8 (111.8)                    ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 165 (165)           ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|personBitMap:inst71                                                                                                                                                                                                                                                                                                                        ; personBitMap                      ; work         ;
;    |personBitMap:inst72|                                                                                                                ; 108.2 (108.2)        ; 110.7 (110.7)                    ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 146 (146)           ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|personBitMap:inst72                                                                                                                                                                                                                                                                                                                        ; personBitMap                      ; work         ;
;    |player_square_object:inst104|                                                                                                       ; 10.4 (10.4)          ; 11.7 (11.7)                      ; 1.6 (1.6)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|player_square_object:inst104                                                                                                                                                                                                                                                                                                               ; player_square_object              ; work         ;
;    |player_square_object:inst105|                                                                                                       ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.6 (0.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 7 (7)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|player_square_object:inst105                                                                                                                                                                                                                                                                                                               ; player_square_object              ; work         ;
;    |random:inst1|                                                                                                                       ; 28.2 (28.2)          ; 30.8 (30.8)                      ; 2.8 (2.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 50 (50)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|random:inst1                                                                                                                                                                                                                                                                                                                               ; random                            ; work         ;
;    |random:inst41|                                                                                                                      ; 27.5 (27.5)          ; 30.0 (30.0)                      ; 3.0 (3.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 49 (49)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|random:inst41                                                                                                                                                                                                                                                                                                                              ; random                            ; work         ;
;    |random:inst48|                                                                                                                      ; 27.0 (27.0)          ; 27.5 (27.5)                      ; 1.7 (1.7)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 46 (46)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|random:inst48                                                                                                                                                                                                                                                                                                                              ; random                            ; work         ;
;    |random:inst5|                                                                                                                       ; 25.7 (25.7)          ; 29.0 (29.0)                      ; 4.8 (4.8)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 46 (46)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|random:inst5                                                                                                                                                                                                                                                                                                                               ; random                            ; work         ;
;    |random:inst56|                                                                                                                      ; 24.7 (24.7)          ; 29.0 (29.0)                      ; 4.7 (4.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 47 (47)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|random:inst56                                                                                                                                                                                                                                                                                                                              ; random                            ; work         ;
;    |random:inst57|                                                                                                                      ; 27.2 (27.2)          ; 27.0 (27.0)                      ; 1.2 (1.2)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 47 (47)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|random:inst57                                                                                                                                                                                                                                                                                                                              ; random                            ; work         ;
;    |random:inst64|                                                                                                                      ; 27.9 (27.9)          ; 28.5 (28.5)                      ; 3.0 (3.0)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 46 (46)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|random:inst64                                                                                                                                                                                                                                                                                                                              ; random                            ; work         ;
;    |random:inst65|                                                                                                                      ; 27.4 (27.4)          ; 28.5 (28.5)                      ; 2.2 (2.2)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 47 (47)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|random:inst65                                                                                                                                                                                                                                                                                                                              ; random                            ; work         ;
;    |randomCheck:inst28|                                                                                                                 ; 26.7 (26.7)          ; 26.8 (26.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|randomCheck:inst28                                                                                                                                                                                                                                                                                                                         ; randomCheck                       ; work         ;
;    |randomCheck:inst49|                                                                                                                 ; 27.5 (27.5)          ; 28.7 (28.7)                      ; 2.3 (2.3)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 48 (48)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|randomCheck:inst49                                                                                                                                                                                                                                                                                                                         ; randomCheck                       ; work         ;
;    |randomCheck:inst54|                                                                                                                 ; 27.1 (27.1)          ; 28.0 (28.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|randomCheck:inst54                                                                                                                                                                                                                                                                                                                         ; randomCheck                       ; work         ;
;    |randomCheck:inst62|                                                                                                                 ; 28.8 (28.8)          ; 29.0 (29.0)                      ; 1.7 (1.7)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 49 (49)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|randomCheck:inst62                                                                                                                                                                                                                                                                                                                         ; randomCheck                       ; work         ;
;    |random_map:inst97|                                                                                                                  ; 2.1 (2.1)            ; 2.5 (2.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|random_map:inst97                                                                                                                                                                                                                                                                                                                          ; random_map                        ; work         ;
;    |score_controller:inst92|                                                                                                            ; 1287.7 (363.7)       ; 1306.2 (381.2)                   ; 31.0 (30.0)                                       ; 12.5 (12.5)                      ; 0.0 (0.0)            ; 2501 (655)          ; 229 (229)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92                                                                                                                                                                                                                                                                                                                    ; score_controller                  ; work         ;
;       |lpm_divide:Div0|                                                                                                                 ; 229.5 (0.0)          ; 229.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Div0                                                                                                                                                                                                                                                                                                    ; lpm_divide                        ; work         ;
;          |lpm_divide_bpo:auto_generated|                                                                                                ; 229.5 (0.0)          ; 229.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Div0|lpm_divide_bpo:auto_generated                                                                                                                                                                                                                                                                      ; lpm_divide_bpo                    ; work         ;
;             |abs_divider_kbg:divider|                                                                                                   ; 229.5 (4.0)          ; 229.5 (4.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Div0|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                                                                                                                                                                                                                                              ; abs_divider_kbg                   ; work         ;
;                |alt_u_div_ove:divider|                                                                                                  ; 209.5 (209.5)        ; 209.5 (209.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 419 (419)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Div0|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider                                                                                                                                                                                                                        ; alt_u_div_ove                     ; work         ;
;                |lpm_abs_4p9:my_abs_num|                                                                                                 ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Div0|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                       ; lpm_abs_4p9                       ; work         ;
;       |lpm_divide:Div1|                                                                                                                 ; 229.0 (0.0)          ; 229.5 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Div1                                                                                                                                                                                                                                                                                                    ; lpm_divide                        ; work         ;
;          |lpm_divide_bpo:auto_generated|                                                                                                ; 229.0 (0.0)          ; 229.5 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Div1|lpm_divide_bpo:auto_generated                                                                                                                                                                                                                                                                      ; lpm_divide_bpo                    ; work         ;
;             |abs_divider_kbg:divider|                                                                                                   ; 229.0 (4.0)          ; 229.5 (4.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                                                                                                                                                                                                                                              ; abs_divider_kbg                   ; work         ;
;                |alt_u_div_ove:divider|                                                                                                  ; 209.0 (209.0)        ; 209.5 (209.5)                    ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 419 (419)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider                                                                                                                                                                                                                        ; alt_u_div_ove                     ; work         ;
;                |lpm_abs_4p9:my_abs_num|                                                                                                 ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                       ; lpm_abs_4p9                       ; work         ;
;       |lpm_divide:Mod0|                                                                                                                 ; 233.0 (0.0)          ; 233.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                    ; lpm_divide                        ; work         ;
;          |lpm_divide_eho:auto_generated|                                                                                                ; 233.0 (0.0)          ; 233.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Mod0|lpm_divide_eho:auto_generated                                                                                                                                                                                                                                                                      ; lpm_divide_eho                    ; work         ;
;             |abs_divider_kbg:divider|                                                                                                   ; 233.0 (5.0)          ; 233.0 (5.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                                                                                                                                                                                                                                              ; abs_divider_kbg                   ; work         ;
;                |alt_u_div_ove:divider|                                                                                                  ; 212.0 (212.0)        ; 212.0 (212.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 424 (424)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider                                                                                                                                                                                                                        ; alt_u_div_ove                     ; work         ;
;                |lpm_abs_4p9:my_abs_num|                                                                                                 ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                       ; lpm_abs_4p9                       ; work         ;
;       |lpm_divide:Mod1|                                                                                                                 ; 232.5 (0.0)          ; 233.0 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                    ; lpm_divide                        ; work         ;
;          |lpm_divide_eho:auto_generated|                                                                                                ; 232.5 (0.0)          ; 233.0 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Mod1|lpm_divide_eho:auto_generated                                                                                                                                                                                                                                                                      ; lpm_divide_eho                    ; work         ;
;             |abs_divider_kbg:divider|                                                                                                   ; 232.5 (5.0)          ; 233.0 (5.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                                                                                                                                                                                                                                              ; abs_divider_kbg                   ; work         ;
;                |alt_u_div_ove:divider|                                                                                                  ; 211.5 (211.5)        ; 212.0 (212.0)                    ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 424 (424)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider                                                                                                                                                                                                                        ; alt_u_div_ove                     ; work         ;
;                |lpm_abs_4p9:my_abs_num|                                                                                                 ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|score_controller:inst92|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num                                                                                                                                                                                                                       ; lpm_abs_4p9                       ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 102.5 (0.5)          ; 110.5 (0.5)                      ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 123 (1)             ; 136 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 102.0 (0.0)          ; 110.0 (0.0)                      ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 136 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 102.0 (0.0)          ; 110.0 (0.0)                      ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 136 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 102.0 (2.0)          ; 110.0 (3.5)                      ; 8.0 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (1)             ; 136 (7)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 100.0 (0.0)          ; 106.5 (0.0)                      ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (0)             ; 129 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 100.0 (77.3)         ; 106.5 (84.1)                     ; 6.5 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (84)            ; 129 (99)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 11.2 (11.2)          ; 11.9 (11.9)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |square_object:inst37|                                                                                                               ; 14.2 (14.2)          ; 14.4 (14.4)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|square_object:inst37                                                                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;    |square_object:inst46|                                                                                                               ; 14.3 (14.3)          ; 14.8 (14.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|square_object:inst46                                                                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;    |square_object:inst55|                                                                                                               ; 13.4 (13.4)          ; 14.5 (14.5)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|square_object:inst55                                                                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;    |square_object:inst63|                                                                                                               ; 19.2 (19.2)          ; 22.0 (22.0)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|square_object:inst63                                                                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;    |tankBitMap:inst25|                                                                                                                  ; 373.5 (373.5)        ; 381.5 (381.5)                    ; 9.5 (9.5)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 526 (526)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|tankBitMap:inst25                                                                                                                                                                                                                                                                                                                          ; tankBitMap                        ; work         ;
;    |tankBitMap:inst29|                                                                                                                  ; 209.4 (209.4)        ; 209.0 (209.0)                    ; 1.3 (1.3)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 290 (290)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|tankBitMap:inst29                                                                                                                                                                                                                                                                                                                          ; tankBitMap                        ; work         ;
;    |tankBitMap:inst73|                                                                                                                  ; 373.4 (373.4)        ; 379.2 (379.2)                    ; 7.3 (7.3)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 521 (521)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|tankBitMap:inst73                                                                                                                                                                                                                                                                                                                          ; tankBitMap                        ; work         ;
;    |tank_move:inst15|                                                                                                                   ; 114.5 (114.5)        ; 115.8 (115.8)                    ; 1.8 (1.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 226 (226)           ; 93 (93)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|tank_move:inst15                                                                                                                                                                                                                                                                                                                           ; tank_move                         ; work         ;
;    |tank_move:inst23|                                                                                                                   ; 114.2 (114.2)        ; 116.3 (116.3)                    ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 226 (226)           ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|tank_move:inst23                                                                                                                                                                                                                                                                                                                           ; tank_move                         ; work         ;
;    |tank_square_object:inst20|                                                                                                          ; 53.0 (53.0)          ; 53.8 (53.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|tank_square_object:inst20                                                                                                                                                                                                                                                                                                                  ; tank_square_object                ; work         ;
;    |tank_square_object:inst27|                                                                                                          ; 52.1 (52.1)          ; 53.5 (53.5)                      ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 82 (82)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|tank_square_object:inst27                                                                                                                                                                                                                                                                                                                  ; tank_square_object                ; work         ;
;    |timer:inst18|                                                                                                                       ; 23.2 (23.2)          ; 23.5 (23.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|timer:inst18                                                                                                                                                                                                                                                                                                                               ; timer                             ; work         ;
;    |timer:inst66|                                                                                                                       ; 22.6 (22.6)          ; 23.5 (23.5)                      ; 1.3 (1.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 40 (40)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|timer:inst66                                                                                                                                                                                                                                                                                                                               ; timer                             ; work         ;
;    |timer:inst67|                                                                                                                       ; 24.2 (24.2)          ; 24.0 (24.0)                      ; 0.5 (0.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 40 (40)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA|timer:inst67                                                                                                                                                                                                                                                                                                                               ; timer                             ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; VGA_VS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; resetN      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PS2_CLK     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PS2_DAT     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                             ;                   ;         ;
;      - VGA_Controller:ins|oVGA_HS                                    ; 0                 ; 0       ;
; resetN                                                               ;                   ;         ;
;      - open_square_object:inst113|offsetX[0]                         ; 0                 ; 0       ;
;      - open_square_object:inst113|offsetY[2]                         ; 0                 ; 0       ;
;      - open_square_object:inst113|offsetX[1]                         ; 0                 ; 0       ;
;      - open_square_object:inst113|offsetY[0]                         ; 0                 ; 0       ;
;      - open_square_object:inst113|offsetX[4]                         ; 0                 ; 0       ;
;      - open_square_object:inst113|offsetY[1]                         ; 0                 ; 0       ;
;      - open_square_object:inst113|offsetY[4]                         ; 0                 ; 0       ;
;      - open_square_object:inst113|offsetX[2]                         ; 0                 ; 0       ;
;      - open_square_object:inst113|offsetX[5]                         ; 0                 ; 0       ;
;      - open_square_object:inst113|offsetX[6]                         ; 0                 ; 0       ;
;      - open_square_object:inst113|offsetY[3]                         ; 0                 ; 0       ;
;      - open_square_object:inst113|offsetX[3]                         ; 0                 ; 0       ;
;      - player_square_object:inst104|offsetX[5]                       ; 0                 ; 0       ;
;      - player_square_object:inst104|offsetY[2]                       ; 0                 ; 0       ;
;      - player_square_object:inst104|offsetY[3]                       ; 0                 ; 0       ;
;      - player_square_object:inst104|offsetX[1]                       ; 0                 ; 0       ;
;      - player_square_object:inst104|offsetX[0]                       ; 0                 ; 0       ;
;      - player_square_object:inst104|offsetX[2]                       ; 0                 ; 0       ;
;      - player_square_object:inst104|offsetY[4]                       ; 0                 ; 0       ;
;      - player_square_object:inst104|offsetY[1]                       ; 0                 ; 0       ;
;      - player_square_object:inst104|offsetX[3]                       ; 0                 ; 0       ;
;      - player_square_object:inst104|offsetX[4]                       ; 0                 ; 0       ;
;      - player_square_object:inst104|offsetY[0]                       ; 0                 ; 0       ;
;      - player_square_object:inst105|offsetX[5]                       ; 0                 ; 0       ;
;      - player_square_object:inst105|offsetX[2]                       ; 0                 ; 0       ;
;      - player_square_object:inst105|offsetX[1]                       ; 0                 ; 0       ;
;      - player_square_object:inst105|offsetX[3]                       ; 0                 ; 0       ;
;      - player_square_object:inst105|offsetX[4]                       ; 0                 ; 0       ;
;      - player_square_object:inst105|offsetX[0]                       ; 0                 ; 0       ;
;      - player_square_object:inst105|offsetY[4]                       ; 0                 ; 0       ;
;      - player_square_object:inst105|offsetY[3]                       ; 0                 ; 0       ;
;      - player_square_object:inst105|offsetY[2]                       ; 0                 ; 0       ;
;      - player_square_object:inst105|offsetY[1]                       ; 0                 ; 0       ;
;      - player_square_object:inst105|offsetY[0]                       ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetY[2]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetY[6]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetY[5]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetX[6]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetY[3]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetY[4]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetX[4]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetX[3]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetX[2]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetX[1]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetX[0]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetY[0]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetY[1]                         ; 0                 ; 0       ;
;      - open_square_object:inst101|offsetX[5]                         ; 0                 ; 0       ;
;      - numbers_square_object:inst88|offsetY[1]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst88|offsetY[2]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst88|offsetX[1]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst88|offsetY[4]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst88|offsetX[3]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst88|offsetX[0]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst88|offsetY[3]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst88|offsetX[2]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst88|offsetY[0]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst85|offsetY[3]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst85|offsetY[4]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst85|offsetY[0]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst85|offsetX[3]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst85|offsetX[2]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst85|offsetX[1]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst85|offsetY[1]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst85|offsetY[2]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst85|offsetX[0]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst82|offsetY[4]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst82|offsetY[3]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst82|offsetX[0]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst82|offsetY[2]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst82|offsetY[1]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst82|offsetY[0]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst82|offsetX[3]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst82|offsetX[2]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst82|offsetX[1]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst77|offsetX[0]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst77|offsetY[3]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst77|offsetY[4]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst77|offsetX[3]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst77|offsetX[1]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst77|offsetX[2]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst77|offsetY[0]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst77|offsetY[1]                       ; 0                 ; 0       ;
;      - numbers_square_object:inst77|offsetY[2]                       ; 0                 ; 0       ;
;      - square_object:inst63|offsetX[1]                               ; 0                 ; 0       ;
;      - square_object:inst63|offsetX[2]                               ; 0                 ; 0       ;
;      - square_object:inst63|offsetY[4]                               ; 0                 ; 0       ;
;      - square_object:inst63|offsetY[3]                               ; 0                 ; 0       ;
;      - square_object:inst63|offsetY[2]                               ; 0                 ; 0       ;
;      - square_object:inst63|offsetY[1]                               ; 0                 ; 0       ;
;      - square_object:inst63|offsetX[3]                               ; 0                 ; 0       ;
;      - square_object:inst63|offsetY[0]                               ; 0                 ; 0       ;
;      - square_object:inst63|offsetX[4]                               ; 0                 ; 0       ;
;      - square_object:inst63|offsetX[0]                               ; 0                 ; 0       ;
;      - square_object:inst55|offsetX[1]                               ; 0                 ; 0       ;
;      - square_object:inst55|offsetX[0]                               ; 0                 ; 0       ;
;      - square_object:inst55|offsetY[0]                               ; 0                 ; 0       ;
;      - square_object:inst55|offsetY[2]                               ; 0                 ; 0       ;
;      - square_object:inst55|offsetY[3]                               ; 0                 ; 0       ;
;      - square_object:inst55|offsetY[4]                               ; 0                 ; 0       ;
;      - square_object:inst55|offsetX[4]                               ; 0                 ; 0       ;
;      - square_object:inst55|offsetX[3]                               ; 0                 ; 0       ;
;      - square_object:inst55|offsetX[2]                               ; 0                 ; 0       ;
;      - square_object:inst55|offsetY[1]                               ; 0                 ; 0       ;
;      - square_object:inst46|offsetY[3]                               ; 0                 ; 0       ;
;      - square_object:inst46|offsetY[1]                               ; 0                 ; 0       ;
;      - square_object:inst46|offsetY[2]                               ; 0                 ; 0       ;
;      - square_object:inst46|offsetY[0]                               ; 0                 ; 0       ;
;      - square_object:inst46|offsetX[0]                               ; 0                 ; 0       ;
;      - square_object:inst46|offsetX[1]                               ; 0                 ; 0       ;
;      - square_object:inst46|offsetX[2]                               ; 0                 ; 0       ;
;      - square_object:inst46|offsetX[3]                               ; 0                 ; 0       ;
;      - square_object:inst46|offsetX[4]                               ; 0                 ; 0       ;
;      - square_object:inst46|offsetY[4]                               ; 0                 ; 0       ;
;      - square_object:inst37|offsetY[4]                               ; 0                 ; 0       ;
;      - square_object:inst37|offsetY[2]                               ; 0                 ; 0       ;
;      - square_object:inst37|offsetY[1]                               ; 0                 ; 0       ;
;      - square_object:inst37|offsetY[0]                               ; 0                 ; 0       ;
;      - square_object:inst37|offsetX[0]                               ; 0                 ; 0       ;
;      - square_object:inst37|offsetX[1]                               ; 0                 ; 0       ;
;      - square_object:inst37|offsetX[2]                               ; 0                 ; 0       ;
;      - square_object:inst37|offsetX[3]                               ; 0                 ; 0       ;
;      - square_object:inst37|offsetX[4]                               ; 0                 ; 0       ;
;      - square_object:inst37|offsetY[3]                               ; 0                 ; 0       ;
;      - election_house:inst68|offsetY[4]                              ; 0                 ; 0       ;
;      - election_house:inst68|offsetX[2]                              ; 0                 ; 0       ;
;      - election_house:inst68|offsetY[2]                              ; 0                 ; 0       ;
;      - election_house:inst68|offsetY[1]                              ; 0                 ; 0       ;
;      - election_house:inst68|offsetY[0]                              ; 0                 ; 0       ;
;      - election_house:inst68|offsetX[0]                              ; 0                 ; 0       ;
;      - election_house:inst68|offsetX[1]                              ; 0                 ; 0       ;
;      - election_house:inst68|offsetX[3]                              ; 0                 ; 0       ;
;      - election_house:inst68|offsetX[4]                              ; 0                 ; 0       ;
;      - election_house:inst68|offsetY[3]                              ; 0                 ; 0       ;
;      - bricks_matrix:inst22|offsetY[0]                               ; 0                 ; 0       ;
;      - bricks_matrix:inst22|offsetY[2]                               ; 0                 ; 0       ;
;      - bricks_matrix:inst22|offsetY[3]                               ; 0                 ; 0       ;
;      - bricks_matrix:inst22|offsetY[1]                               ; 0                 ; 0       ;
;      - bricks_matrix:inst22|offsetY[4]                               ; 0                 ; 0       ;
;      - bricks_matrix:inst22|offsetX[0]                               ; 0                 ; 0       ;
;      - bricks_matrix:inst22|offsetX[4]                               ; 0                 ; 0       ;
;      - bricks_matrix:inst22|offsetX[3]                               ; 0                 ; 0       ;
;      - bricks_matrix:inst22|offsetX[2]                               ; 0                 ; 0       ;
;      - bricks_matrix:inst22|offsetX[1]                               ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetX[7]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetX[0]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetY[0]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetY[1]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetY[2]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetY[4]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetY[3]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetY[5]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetX[1]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetX[2]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetX[3]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetX[4]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetX[5]                         ; 0                 ; 0       ;
;      - open_square_object:inst112|offsetX[6]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetX[2]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetX[1]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetY[1]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetX[4]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetY[6]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetY[5]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetY[4]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetY[3]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetX[3]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetY[2]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetY[0]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetX[0]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetX[7]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetX[6]                         ; 0                 ; 0       ;
;      - open_square_object:inst115|offsetX[5]                         ; 0                 ; 0       ;
;      - open_square_object:inst116|offsetY[4]                         ; 0                 ; 0       ;
;      - open_square_object:inst116|offsetY[3]                         ; 0                 ; 0       ;
;      - open_square_object:inst116|offsetY[1]                         ; 0                 ; 0       ;
;      - open_square_object:inst116|offsetX[3]                         ; 0                 ; 0       ;
;      - open_square_object:inst116|offsetY[0]                         ; 0                 ; 0       ;
;      - open_square_object:inst116|offsetX[0]                         ; 0                 ; 0       ;
;      - open_square_object:inst116|offsetX[1]                         ; 0                 ; 0       ;
;      - open_square_object:inst116|offsetX[2]                         ; 0                 ; 0       ;
;      - open_square_object:inst116|offsetX[4]                         ; 0                 ; 0       ;
;      - open_square_object:inst116|offsetY[2]                         ; 0                 ; 0       ;
;      - tank_square_object:inst27|offsetX[2]                          ; 0                 ; 0       ;
;      - tank_square_object:inst27|offsetX[1]                          ; 0                 ; 0       ;
;      - tank_square_object:inst27|offsetX[0]                          ; 0                 ; 0       ;
;      - tank_square_object:inst27|offsetY[1]                          ; 0                 ; 0       ;
;      - tank_square_object:inst27|offsetY[2]                          ; 0                 ; 0       ;
;      - tank_square_object:inst27|offsetY[0]                          ; 0                 ; 0       ;
;      - tank_square_object:inst27|offsetY[3]                          ; 0                 ; 0       ;
;      - tank_square_object:inst27|offsetY[4]                          ; 0                 ; 0       ;
;      - tank_square_object:inst27|offsetX[4]                          ; 0                 ; 0       ;
;      - tank_square_object:inst27|offsetX[3]                          ; 0                 ; 0       ;
;      - missle_square_object:inst79|offsetY[0]                        ; 0                 ; 0       ;
;      - missle_square_object:inst79|offsetX[4]                        ; 0                 ; 0       ;
;      - missle_square_object:inst79|offsetX[3]                        ; 0                 ; 0       ;
;      - missle_square_object:inst79|offsetX[2]                        ; 0                 ; 0       ;
;      - missle_square_object:inst79|offsetX[1]                        ; 0                 ; 0       ;
;      - missle_square_object:inst79|offsetX[0]                        ; 0                 ; 0       ;
;      - missle_square_object:inst79|offsetY[4]                        ; 0                 ; 0       ;
;      - missle_square_object:inst79|offsetY[3]                        ; 0                 ; 0       ;
;      - missle_square_object:inst79|offsetY[2]                        ; 0                 ; 0       ;
;      - missle_square_object:inst79|offsetY[1]                        ; 0                 ; 0       ;
;      - tank_square_object:inst20|offsetY[0]                          ; 0                 ; 0       ;
;      - tank_square_object:inst20|offsetY[2]                          ; 0                 ; 0       ;
;      - tank_square_object:inst20|offsetY[1]                          ; 0                 ; 0       ;
;      - tank_square_object:inst20|offsetY[4]                          ; 0                 ; 0       ;
;      - tank_square_object:inst20|offsetX[3]                          ; 0                 ; 0       ;
;      - tank_square_object:inst20|offsetY[3]                          ; 0                 ; 0       ;
;      - tank_square_object:inst20|offsetX[2]                          ; 0                 ; 0       ;
;      - tank_square_object:inst20|offsetX[4]                          ; 0                 ; 0       ;
;      - tank_square_object:inst20|offsetX[1]                          ; 0                 ; 0       ;
;      - tank_square_object:inst20|offsetX[0]                          ; 0                 ; 0       ;
;      - missle_square_object:inst78|offsetY[4]                        ; 0                 ; 0       ;
;      - missle_square_object:inst78|offsetX[0]                        ; 0                 ; 0       ;
;      - missle_square_object:inst78|offsetX[4]                        ; 0                 ; 0       ;
;      - missle_square_object:inst78|offsetY[3]                        ; 0                 ; 0       ;
;      - missle_square_object:inst78|offsetX[3]                        ; 0                 ; 0       ;
;      - missle_square_object:inst78|offsetX[1]                        ; 0                 ; 0       ;
;      - missle_square_object:inst78|offsetY[2]                        ; 0                 ; 0       ;
;      - missle_square_object:inst78|offsetY[1]                        ; 0                 ; 0       ;
;      - missle_square_object:inst78|offsetX[2]                        ; 0                 ; 0       ;
;      - missle_square_object:inst78|offsetY[0]                        ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][1][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][10][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][8][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][14][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][15][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][1][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][10][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][15][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][10][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][6][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][7][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][9][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][15][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][16][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][1][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][3][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][12][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][15][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][16][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][1][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][6][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][13][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][15][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][0][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][1][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][6][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][7][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][9][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][10][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][1][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][9][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][10][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][15][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][14][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][10][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][11][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][2][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][3][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][8][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][15][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][12][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][5][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][7][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][12][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][9][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][10][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][4][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][6][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][8][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][10][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][11][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][13][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][9][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][11][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][12][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][1][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][5][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][11][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][12][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][1][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][8][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][10][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][5][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][13][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][6][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][6][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][10][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][6][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][6][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][6][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][8][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][8][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][10][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][5]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][8]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][9]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][10]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][11]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][14]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][15]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][1]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][3]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][9]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][12]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][13]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][3]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][10]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][1]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][6]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][15]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][1]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][3]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][6]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][9]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][12]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][15]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][7]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][15]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][6]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][9]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][16]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][3]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][7]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][6]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][1]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][9]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][13]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][1]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][4]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][8]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][10]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][15]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][1]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][9]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][10]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][11]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][12]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][15]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][2]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][3]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][4]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][7]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][12]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][3]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][8]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][10]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][11]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][5]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][12]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][13]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][14]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][9]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][5]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][6]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][7]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][15]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][2]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][8]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][9]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][10]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][11]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][3]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][7]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][11]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][12]                            ; 0                 ; 0       ;
;      - VGA_Controller:ins|oVGA_HS                                    ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][0][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][2][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][4][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][13][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][16][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][0][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][2][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][4][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][8][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][0][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][2][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][4][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][12][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][14][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][16][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][0][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][4][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][6][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][7][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][8][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][9][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][11][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][12][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][14][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][16][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][2][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][12][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][13][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][14][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][0][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][2][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][4][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][14][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][2][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][14][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][0][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][2][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][14][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][16][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][2][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][4][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][6][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][16][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][0][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][4][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][8][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][9][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][12][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][14][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][0][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][2][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][4][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][6][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][12][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][16][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][0][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][4][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][6][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][8][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][10][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][16][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][0][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][4][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][6][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][12][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][16][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][0][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][4][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][9][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][0][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][2][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][3][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][4][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][13][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][16][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][0][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][2][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][4][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][8][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][0][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][2][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][4][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][8][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][10][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][11][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][15][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][16][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][0][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][4][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][6][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][7][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][11][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][14][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][16][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][0][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][1][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][2][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][6][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][8][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][10][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][12][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][13][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][14][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][16][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][0][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][2][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][4][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][8][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][14][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][0][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][2][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][6][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][8][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][10][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][14][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][15][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][0][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][2][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][12][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][14][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][16][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][2][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][4][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][6][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][16][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][0][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][1][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][14][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][0][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][2][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][4][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][6][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][8][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][10][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][16][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][0][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][2][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][4][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][6][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][8][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][10][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][16][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][0][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][4][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][16][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][0][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][1][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][4][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][6][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][9][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][15][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][1][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][2][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][5][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][12][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][15][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][0][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][1][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][2][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][4][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][5][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][12][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][14][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][15][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][16][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][0][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][1][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][5][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][12][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][14][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][15][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][16][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][0][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][1][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][2][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][3][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][4][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][5][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][11][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][12][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][13][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][14][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][15][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][16][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][16][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][1][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][2][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][3][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][4][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][5][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][11][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][14][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][15][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][0][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][1][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][2][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][3][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][4][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][5][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][7][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][8][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][10][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][11][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][12][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][13][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][14][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][15][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][1][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][2][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][4][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][5][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][11][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][12][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][14][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][15][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][0][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][1][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][2][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][4][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][5][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][7][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][11][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][12][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][14][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][15][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][16][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][0][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][1][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][2][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][3][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][4][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][5][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][6][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][7][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][9][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][11][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][12][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][13][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][14][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][15][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][16][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][0][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][1][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][5][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][16][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][1][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][2][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][4][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][12][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][14][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][15][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][1][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][4][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][5][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][12][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][15][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][1][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][4][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][5][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][12][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][15][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][0][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][1][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][5][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][6][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][9][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][12][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][15][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][16][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][1][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][3][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][5][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][6][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][7][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][9][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][10][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][11][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][12][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][3][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][5][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][6][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][7][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][9][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][11][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][12][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][13][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][14][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][15][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][16][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][1][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][3][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][5][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][6][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][7][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][8][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][9][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][11][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][13][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][15][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][2][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][3][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][5][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][13][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][16][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][0][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][1][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][3][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][4][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][5][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][8][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][10][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][11][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][5][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][6][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][7][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][8][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][9][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][10][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][11][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][13][0]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][3][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][4][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][5][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][8][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][10][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][11][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][12][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][13][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][15][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][3][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][4][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][5][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][7][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][8][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][9][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][10][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][11][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][12][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][0][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][3][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][5][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][7][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][8][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][11][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][12][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][13][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][14][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][1][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][2][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][3][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][5][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][6][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][7][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][11][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][13][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][15][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][16][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][1][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][3][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][5][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][7][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][8][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][9][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][11][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][13][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][14][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][15][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][1][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][2][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][3][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][5][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][7][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][9][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][11][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][12][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][13][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][15][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][1][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][5][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][7][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][9][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][10][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][11][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][13][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][14][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][1][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][2][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][3][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][5][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][6][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][7][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][8][0]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][10][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][12][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][13][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][14][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][15][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][16][0]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][1][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][6][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][8][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][9][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][10][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][11][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][14][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][15][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][1][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][3][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][5][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][6][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][7][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][9][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][10][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][11][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][13][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][14][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][15][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][16][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][1][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][3][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][5][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][6][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][7][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][9][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][12][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][13][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][14][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][1][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][2][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][3][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][5][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][8][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][9][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][10][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][12][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][13][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][15][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][16][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][3][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][4][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][5][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][7][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][9][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][11][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][15][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][1][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][3][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][5][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][6][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][7][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][11][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][12][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][13][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][15][1]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][1][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][3][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][4][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][5][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][7][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][9][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][11][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][12][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][13][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][16][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][1][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][3][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][5][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][7][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][9][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][15][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][0][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][1][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][3][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][5][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][7][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][8][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][10][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][13][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][14][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][15][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][2][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][3][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][4][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][5][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][6][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][7][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][8][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][9][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][10][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][11][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][12][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][13][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][15][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][16][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][3][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][5][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][7][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][9][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][11][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][12][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][13][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][14][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][15][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][3][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][7][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][9][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][13][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][14][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][15][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][1][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][2][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][3][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][6][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][7][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][8][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][9][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][10][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][11][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][12][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][13][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][14][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][15][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][2][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][3][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][5][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][7][1]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][11][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][12][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][13][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][14][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][16][1]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][0][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][3][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][4][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][6][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][7][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][8][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][9][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][10][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][11][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][13][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][14][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[8][16][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][3][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][6][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][7][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][8][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][9][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][10][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[9][11][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][2][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][3][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][4][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][7][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][8][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][9][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][11][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[10][13][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][7][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][8][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][9][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[11][10][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][0][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][7][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][8][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][9][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][10][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][12][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][13][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[13][16][2]                 ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][6][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[12][9][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][0][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][3][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][7][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][8][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][9][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][10][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][13][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[0][16][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][3][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][6][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][8][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][9][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][10][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[1][13][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][8][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[2][10][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][2][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][3][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][4][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][7][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][9][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][10][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][11][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][12][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][13][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][14][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[3][15][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][0][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][3][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][5][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][6][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][7][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][9][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][11][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][13][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[4][16][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][0][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][2][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][3][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][6][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][7][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][8][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][9][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][10][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][11][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][13][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][14][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[5][16][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][0][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][2][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][3][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][6][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][7][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][8][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][9][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][10][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][11][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][13][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][14][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[6][16][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][2][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][3][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][4][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][7][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][8][2]                   ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][10][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][11][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][13][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|bricks_matrix[7][14][2]                  ; 0                 ; 0       ;
;      - bricks_matrix:inst22|currentMap[1]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|currentMap[0]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][16]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][5]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][7]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][6]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][8]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][11]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][10]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][15]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[9][14]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][16]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][1]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][0]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][3]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][4]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][7]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][6]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][13]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[8][12]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][16]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][3]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][2]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][5]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][7]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][9]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][8]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][10]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][13]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[11][12]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][1]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][2]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][5]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][4]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][7]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][6]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][9]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][8]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][11]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][13]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][12]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][15]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[10][14]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][5]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][7]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][8]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][11]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][10]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[12][13]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][16]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][3]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][11]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][10]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][1]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][0]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][5]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][4]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][8]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][13]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[13][12]                           ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][3]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][5]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][7]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][6]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][9]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][11]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][13]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[1][12]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][11]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][15]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][10]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][0]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][5]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][4]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][8]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[0][12]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][16]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][1]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][5]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][6]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][9]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][8]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][11]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][10]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][13]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][15]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[3][14]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][0]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][3]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][5]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][7]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][8]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][13]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[2][14]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][1]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][0]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][3]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][2]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][15]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][6]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][7]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][16]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][8]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][11]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[5][10]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][16]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][1]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][0]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][5]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][7]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][6]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][9]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][13]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][12]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][15]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[4][14]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][16]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][1]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][2]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][5]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][4]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][6]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][8]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][10]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][13]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][15]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[7][14]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][1]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][0]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][3]                             ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][13]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][12]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][14]                            ; 0                 ; 0       ;
;      - bricks_matrix:inst22|matrix[6][16]                            ; 0                 ; 0       ;
;      - score_controller:inst92|flag_buff12[0]~0                      ; 0                 ; 0       ;
;      - score_controller:inst92|flag_buff11[0]~0                      ; 0                 ; 0       ;
;      - score_controller:inst92|flag_buff12[0]~1                      ; 0                 ; 0       ;
;      - election_house_counter:inst69|tank1Collisionflag[0]~0         ; 0                 ; 0       ;
;      - election_house_counter:inst69|tank2Collisionflag[0]~0         ; 0                 ; 0       ;
;      - election_house_counter:inst69|counterCoolDown[0]~0            ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[15]~6                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[14]~10                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[16]~2                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[13]~14                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[12]~18                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[11]~22                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[9]~30                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[10]~26                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[6]~42                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[7]~38                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[8]~34                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[15]~6                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[16]~2                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[14]~10                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[13]~14                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[12]~18                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[10]~26                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[11]~22                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[8]~34                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[9]~30                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[6]~42                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[7]~38                          ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[16]~2                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[16]~2                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[15]~6                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[14]~10                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[13]~14                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[12]~18                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[11]~22                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[9]~30                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[10]~26                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[6]~42                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[7]~38                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[8]~34                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[15]~6                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[14]~10                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[13]~14                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[12]~18                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[11]~22                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[9]~30                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[10]~26                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[6]~42                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[7]~38                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[8]~34                         ; 0                 ; 0       ;
;      - random:inst1|flag[0]                                          ; 0                 ; 0       ;
;      - random:inst41|flag[0]                                         ; 0                 ; 0       ;
;      - random:inst5|flag[0]                                          ; 0                 ; 0       ;
;      - random:inst48|flag[0]                                         ; 0                 ; 0       ;
;      - random:inst64|flag[0]                                         ; 0                 ; 0       ;
;      - random:inst65|flag[0]                                         ; 0                 ; 0       ;
;      - random:inst57|flag[0]                                         ; 0                 ; 0       ;
;      - random:inst56|flag[0]                                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[15]~5                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[14]~9                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[16]~1                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[13]~13                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[12]~17                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[11]~21                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[9]~29                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[10]~25                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[6]~41                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[7]~37                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftY_tmp[8]~33                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[15]~5                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[16]~1                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[14]~9                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[13]~13                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[12]~17                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[10]~25                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[11]~21                         ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[8]~33                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[9]~29                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[6]~41                          ; 0                 ; 0       ;
;      - missle_move:inst7|topLeftX_tmp[7]~37                          ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[16]~1                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[16]~1                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[15]~5                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[14]~9                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[13]~13                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[12]~17                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[11]~21                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[9]~29                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[10]~25                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[6]~41                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[7]~37                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftX_tmp[8]~33                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[15]~5                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[14]~9                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[13]~13                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[12]~17                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[11]~21                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[9]~29                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[10]~25                        ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[6]~41                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[7]~37                         ; 0                 ; 0       ;
;      - missle_move:inst21|topLeftY_tmp[8]~33                         ; 0                 ; 0       ;
;      - resetN~inputCLKENA0                                           ; 0                 ; 0       ;
; PS2_CLK                                                              ;                   ;         ;
;      - TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|lpf:inst5|cur_st.ONE~0    ; 0                 ; 0       ;
;      - TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|lpf:inst5|cntr[3]~0       ; 0                 ; 0       ;
;      - TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|lpf:inst5|cntr[0]~1       ; 0                 ; 0       ;
;      - TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|lpf:inst5|cntr[2]~2       ; 0                 ; 0       ;
;      - TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|lpf:inst5|cntr[1]~3       ; 0                 ; 0       ;
; PS2_DAT                                                              ;                   ;         ;
;      - TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|bitrec:inst4|shift_reg[9] ; 1                 ; 0       ;
;      - TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|bitrec:inst4|Selector5~1  ; 1                 ; 0       ;
;      - TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|bitrec:inst4|Selector4~1  ; 1                 ; 0       ;
+----------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location             ; Fan-Out ; Usage                                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14             ; 2814    ; Clock                                    ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14             ; 2       ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                                                               ; LABCELL_X1_Y3_N18    ; 1       ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                                                          ; LABCELL_X1_Y6_N6     ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                                                                     ; LABCELL_X1_Y6_N54    ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Const_0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                                                                ; LABCELL_X7_Y2_N21    ; 1       ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; Const_0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                                                                           ; LABCELL_X2_Y5_N51    ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Const_0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                                                                      ; MLABCELL_X3_Y5_N39   ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                                                               ; MLABCELL_X3_Y3_N3    ; 1       ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                                                          ; MLABCELL_X3_Y3_N12   ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~1                                                                                                                                                                                     ; MLABCELL_X3_Y2_N39   ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|bitrec:inst4|Selector8~0                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y13_N18  ; 11      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|bitrec:inst4|shift_reg[8]~0                                                                                                                                                                                                                                                                                            ; LABCELL_X68_Y13_N3   ; 13      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|byterec:inst3|WideOr3                                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y13_N57  ; 10      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|KBDINTF:inst4|byterec:inst3|present_state.new_break_ST                                                                                                                                                                                                                                                                               ; FF_X61_Y13_N41       ; 21      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst10|keyIsPressed~2                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y13_N30  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst11|keyIsPressed~0                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y13_N27  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst12|keyIsPressed~0                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y13_N48  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst1|keyIsPressed~1                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y13_N45  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst3|keyIsPressed~0                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y13_N42  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst5|keyIsPressed~0                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y13_N39  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst6|keyIsPressed~0                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y13_N54  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst7|keyIsPressed~0                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y13_N0   ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst8|keyIsPressed~1                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y13_N42  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:inst8|keyToggle_decoder:inst9|keyIsPressed~3                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y13_N24  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:ins|LessThan4~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X53_Y12_N45  ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:ins|LessThan5~0                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X47_Y13_N42 ; 14      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:ins|oVGA_HS                                                                                                                                                                                                                                                                                                                                 ; FF_X47_Y13_N38       ; 17      ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 182     ; Clock                                    ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 31      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; bricks_matrix:inst22|Mux481~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y10_N18  ; 238     ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; bricks_matrix:inst22|Mux483~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y11_N30  ; 680     ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; bricks_matrix:inst22|always0~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y11_N51  ; 2       ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; bricks_matrix:inst22|insideBracket~1                                                                                                                                                                                                                                                                                                                       ; LABCELL_X51_Y13_N39  ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; election_house:inst68|insideBracket~3                                                                                                                                                                                                                                                                                                                      ; LABCELL_X57_Y11_N39  ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; election_house_counter:inst69|Equal4~7                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X39_Y19_N42 ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; election_house_counter:inst69|coolingDown                                                                                                                                                                                                                                                                                                                  ; FF_X42_Y16_N26       ; 15      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; election_house_counter:inst69|coolingDown~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y16_N39  ; 80      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; election_house_counter:inst69|counterCoolDown[0]~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y16_N36  ; 32      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; election_house_counter:inst69|sof_counter1[10]~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X42_Y16_N42  ; 39      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; election_house_counter:inst69|sof_counter2[21]~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X42_Y16_N33  ; 41      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; game_controller:inst93|LessThan0~7                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y5_N12  ; 47      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; game_controller:inst93|clockCount[31]~0                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y12_N57 ; 46      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; game_controller:inst93|cur_st.schange                                                                                                                                                                                                                                                                                                                      ; FF_X46_Y12_N59       ; 934     ; Clock enable, Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; game_controller:inst93|cur_st.srun                                                                                                                                                                                                                                                                                                                         ; FF_X46_Y12_N20       ; 199     ; Clock enable, Sync. clear                ; no     ; --                   ; --               ; --                        ;
; missle_move:inst21|dir[1]~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y14_N27  ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; missle_move:inst21|drawEn                                                                                                                                                                                                                                                                                                                                  ; FF_X47_Y15_N44       ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; missle_move:inst21|topLeftX_tmp[31]~44                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y15_N48 ; 63      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; missle_move:inst21|topLeftY_tmp[4]~44                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X47_Y15_N33 ; 63      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; missle_move:inst7|dir[1]~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y13_N57  ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; missle_move:inst7|drawEn                                                                                                                                                                                                                                                                                                                                   ; FF_X40_Y13_N26       ; 14      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; missle_move:inst7|topLeftX_tmp[31]~44                                                                                                                                                                                                                                                                                                                      ; LABCELL_X40_Y13_N42  ; 64      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; missle_move:inst7|topLeftY_tmp[4]~44                                                                                                                                                                                                                                                                                                                       ; LABCELL_X40_Y13_N39  ; 64      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; missle_square_object:inst78|insideBracket~2                                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y14_N57  ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; missle_square_object:inst79|insideBracket~1                                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y15_N45  ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; numbers_square_object:inst77|insideBracket~2                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y4_N33   ; 10      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; numbers_square_object:inst82|insideBracket~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y4_N30   ; 10      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; numbers_square_object:inst85|insideBracket~1                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y8_N45   ; 10      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; numbers_square_object:inst88|insideBracket~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y8_N30   ; 10      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; one_sec_counter:inst44|LessThan0~12                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X8_Y1_N42   ; 39      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; one_sec_counter:inst44|one_sec                                                                                                                                                                                                                                                                                                                             ; FF_X9_Y1_N41         ; 127     ; Clock enable, Sync. clear                ; no     ; --                   ; --               ; --                        ;
; open_square_object:inst101|insideBracket~5                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y11_N24  ; 15      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; open_square_object:inst112|insideBracket~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y15_N36  ; 15      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; open_square_object:inst113|insideBracket~6                                                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y11_N21  ; 13      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; open_square_object:inst115|insideBracket~1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y15_N51  ; 16      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; open_square_object:inst116|insideBracket~2                                                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y11_N54  ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; player_square_object:inst104|insideBracket~1                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y11_N6   ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; player_square_object:inst105|insideBracket~2                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y11_N36  ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; random:inst1|Equal1~9                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X64_Y24_N54  ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; random:inst1|always0~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X63_Y24_N36  ; 33      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst1|dout[0]~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X64_Y24_N48  ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst41|Equal1~9                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X61_Y26_N54  ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; random:inst41|always0~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X63_Y24_N15  ; 33      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst41|dout[0]~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X61_Y26_N48  ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst48|Equal1~9                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X62_Y26_N42  ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; random:inst48|always0~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X59_Y24_N39 ; 33      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst48|dout[0]~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X62_Y26_N48  ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst56|Equal1~9                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X64_Y26_N54  ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; random:inst56|always0~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X65_Y24_N27 ; 33      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst56|dout[0]~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X64_Y26_N48  ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst57|Equal1~9                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X62_Y24_N54  ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; random:inst57|always0~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X63_Y24_N30  ; 33      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst57|dout[0]~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X62_Y24_N48  ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst5|Equal1~9                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X60_Y23_N42  ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; random:inst5|always0~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y22_N51  ; 33      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst5|dout[0]~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X60_Y23_N48  ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst64|Equal1~9                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X59_Y26_N54 ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; random:inst64|always0~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X56_Y20_N39  ; 33      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst64|dout[0]~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X59_Y26_N48 ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst65|Equal1~9                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X55_Y20_N54  ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; random:inst65|always0~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X56_Y17_N39  ; 33      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random:inst65|dout[0]~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X55_Y20_N48  ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst28|counter[22]~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X73_Y18_N39  ; 41      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst28|drawEn~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X73_Y16_N39  ; 44      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst28|randX[0]~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X73_Y18_N12  ; 10      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst49|counter[26]~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y20_N15  ; 35      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst49|drawEn~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X56_Y20_N51  ; 38      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst49|randX[0]~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X56_Y20_N33  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst54|counter[18]~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X73_Y18_N3   ; 37      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst54|drawEn~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X68_Y17_N51  ; 40      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst54|randX[0]~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X73_Y18_N33  ; 11      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst62|counter[20]~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y17_N48  ; 39      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst62|drawEn~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X57_Y17_N45  ; 42      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; randomCheck:inst62|randX[0]~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X56_Y17_N54  ; 10      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; random_map:inst97|always0~0                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y12_N51 ; 2       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; resetN                                                                                                                                                                                                                                                                                                                                                     ; PIN_AJ4              ; 1501    ; Async. clear                             ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; resetN                                                                                                                                                                                                                                                                                                                                                     ; PIN_AJ4              ; 1247    ; Async. clear, Clock enable, Latch enable ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|Equal0~7                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y2_N15  ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|Equal11~7                                                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y1_N42   ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|Equal2~7                                                                                                                                                                                                                                                                                                                           ; LABCELL_X24_Y2_N42   ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|Equal7~7                                                                                                                                                                                                                                                                                                                           ; LABCELL_X27_Y2_N42   ; 33      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|counter_tank1Immunity[31]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X24_Y2_N45   ; 32      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|counter_tank1[31]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y4_N24   ; 32      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|counter_tank2Immunity[31]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X42_Y4_N54   ; 32      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|counter_tank2[31]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y2_N39   ; 32      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|flag_buff11[0]~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X13_Y10_N12  ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|flag_buff12[0]~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X13_Y10_N9   ; 12      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|flag_buff12[0]~1                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X65_Y16_N27 ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|tank1Score[31]~6                                                                                                                                                                                                                                                                                                                   ; LABCELL_X13_Y10_N48  ; 33      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|tank2Score[0]~7                                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y10_N15  ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; score_controller:inst92|tank2Score[31]~6                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X65_Y16_N12 ; 46      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y1_N59         ; 73      ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; MLABCELL_X3_Y3_N39   ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; FF_X1_Y1_N38         ; 34      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_tdo_mux~0                             ; LABCELL_X2_Y4_N36    ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X1_Y2_N6     ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~1                           ; LABCELL_X1_Y1_N42    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~3                           ; LABCELL_X1_Y1_N39    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~6                           ; LABCELL_X1_Y1_N45    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~7                             ; LABCELL_X4_Y3_N27    ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1              ; MLABCELL_X3_Y3_N36   ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; LABCELL_X2_Y3_N6     ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; LABCELL_X2_Y3_N30    ; 5       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~0                    ; LABCELL_X1_Y1_N48    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~1                    ; LABCELL_X1_Y1_N51    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~3                    ; LABCELL_X1_Y1_N54    ; 8       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]~2      ; MLABCELL_X3_Y4_N24   ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; MLABCELL_X3_Y3_N57   ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y3_N35         ; 16      ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X1_Y3_N47         ; 13      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X2_Y4_N47         ; 63      ; Sync. load                               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X2_Y4_N0     ; 3       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X3_Y4_N50         ; 60      ; Async. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y3_N36    ; 4       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; square_object:inst37|insideBracket~6                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X59_Y15_N6  ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; square_object:inst46|insideBracket~6                                                                                                                                                                                                                                                                                                                       ; LABCELL_X56_Y16_N24  ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; square_object:inst55|insideBracket~6                                                                                                                                                                                                                                                                                                                       ; LABCELL_X60_Y16_N42  ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; square_object:inst63|insideBracket~6                                                                                                                                                                                                                                                                                                                       ; LABCELL_X60_Y14_N9   ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; tank_move:inst15|always2~1                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N6   ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; tank_move:inst15|tankDir~4                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N21  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; tank_move:inst15|tankDir~5                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y15_N6   ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; tank_move:inst15|topLeftX_tmp[26]~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X45_Y15_N45  ; 69      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; tank_move:inst15|topLeftY_tmp~14                                                                                                                                                                                                                                                                                                                           ; LABCELL_X45_Y15_N3   ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; tank_move:inst23|always2~1                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y17_N45  ; 7       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; tank_move:inst23|tankDir~4                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N18  ; 1       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; tank_move:inst23|tankDir~5                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N48  ; 6       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; tank_move:inst23|topLeftX_tmp[19]~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X45_Y16_N39  ; 70      ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; tank_move:inst23|topLeftY_tmp~14                                                                                                                                                                                                                                                                                                                           ; LABCELL_X43_Y16_N33  ; 9       ; Clock enable                             ; no     ; --                   ; --               ; --                        ;
; tank_square_object:inst20|insideBracket~1                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X39_Y17_N27 ; 11      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; tank_square_object:inst27|insideBracket~1                                                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y16_N15  ; 12      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; timer:inst18|Equal0~7                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X67_Y24_N39  ; 42      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; timer:inst66|Equal0~7                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y17_N39  ; 34      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
; timer:inst67|Equal0~7                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X59_Y24_N42 ; 35      ; Sync. clear                              ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14 ; 2814    ; Global Clock         ; GCLK6            ; --                        ;
; resetN   ; PIN_AJ4  ; 1501    ; Global Clock         ; GCLK7            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------+
; Non-Global High Fan-Out Signals                      ;
+--------------------------------------------+---------+
; Name                                       ; Fan-Out ;
+--------------------------------------------+---------+
; resetN~input                               ; 1246    ;
; game_controller:inst93|cur_st.schange      ; 934     ;
; game_controller:inst93|cur_st.srandom_pick ; 927     ;
; bricks_matrix:inst22|Mux483~0              ; 680     ;
; bricks_matrix:inst22|Mux72~85              ; 530     ;
; bricks_matrix:inst22|Mux71~82              ; 530     ;
+--------------------------------------------+---------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 21,267 / 289,320 ( 7 % )  ;
; C12 interconnects                           ; 47 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 4,508 / 119,108 ( 4 % )   ;
; C4 interconnects                            ; 2,567 / 56,300 ( 5 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,882 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 8,419 / 84,580 ( 10 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 165 / 12,676 ( 1 % )      ;
; R14/C12 interconnect drivers                ; 186 / 20,720 ( < 1 % )    ;
; R3 interconnects                            ; 6,489 / 130,992 ( 5 % )   ;
; R6 interconnects                            ; 9,895 / 266,960 ( 4 % )   ;
; Spine clocks                                ; 15 / 360 ( 4 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 75           ; 0            ; 75           ; 0            ; 0            ; 79        ; 75           ; 0            ; 79        ; 79        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 79           ; 4            ; 79           ; 79           ; 0         ; 4            ; 79           ; 0         ; 0         ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ; 79           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; resetN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 184.0             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 14.5              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.215             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.039             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 1.021             ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                                                     ; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                      ; 1.017             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 1.010             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 0.988             ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                          ; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                      ; 0.967             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.959             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 0.944             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]  ; 0.938             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                      ; 0.937             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 0.926             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                         ; 0.924             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                         ; 0.924             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                         ; 0.924             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                         ; 0.924             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                         ; 0.924             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.924             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                         ; 0.924             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 0.920             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; 0.915             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.912             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.909             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 0.907             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.905             ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                          ; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                      ; 0.896             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 0.892             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 0.892             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10] ; 0.892             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 0.891             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.883             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.883             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 0.878             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 0.878             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 0.878             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]  ; 0.878             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 0.875             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 0.874             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.871             ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                                     ; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                      ; 0.865             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.860             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.859             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.859             ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                                     ; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                      ; 0.859             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                         ; 0.859             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.852             ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                          ; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                      ; 0.851             ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                                     ; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                      ; 0.837             ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                          ; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                      ; 0.834             ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                                     ; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                      ; 0.830             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                 ; 0.829             ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                                     ; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                      ; 0.828             ;
; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                                     ; Const_0:inst45|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                      ; 0.824             ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                                                     ; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                                      ; 0.821             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                 ; 0.817             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 0.809             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.804             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][6]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][6]                ; 0.761             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][6]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][6]                ; 0.759             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 0.759             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][6]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][6]                       ; 0.754             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][3]                       ; 0.754             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                       ; 0.754             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                       ; 0.754             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 0.751             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                      ; 0.750             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][7]                ; 0.749             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][5]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][5]                ; 0.749             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][3]                ; 0.749             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][7]                ; 0.747             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][5]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][5]                ; 0.747             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][3]                ; 0.747             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 0.745             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.744             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]       ; 0.743             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][7]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                       ; 0.742             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][5]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][5]                       ; 0.742             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][4]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                       ; 0.742             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][2]                       ; 0.742             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                       ; 0.741             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                       ; 0.741             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                      ; 0.740             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                      ; 0.740             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][6]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][6]                       ; 0.736             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                       ; 0.736             ;
; Const_0:inst4|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|is_in_use_reg                                                                                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                         ; 0.733             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][7]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                       ; 0.727             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][5]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][5]                       ; 0.727             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                       ; 0.724             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                       ; 0.724             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][4]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][4]                       ; 0.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][2]                       ; 0.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                  ; 0.722             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][6]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][6]                       ; 0.721             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                       ; 0.721             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][7]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                       ; 0.712             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][5]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][5]                       ; 0.712             ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                          ; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                                      ; 0.711             ;
; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                                          ; Const_0:inst74|lpm_constant:LPM_CONSTANT_component|lpm_constant_v58:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                                      ; 0.710             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][4]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                       ; 0.707             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "BattleCity"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 2655 fanout uses global clock CLKCTRL_G6
    Info (11162): resetN~inputCLKENA0 with 1339 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver resetN~inputCLKENA0, placed at CLKCTRL_G7
        Info (179012): Refclk input I/O pad resetN is placed onto PIN_AJ4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): TimeQuest Timing Analyzer is analyzing 44 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BattleCity.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_Controller:ins|H_Cont[7] is being clocked by CLOCK_50
Warning (332060): Node: VGA_Controller:ins|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_Controller:ins|V_Cont[5] is being clocked by VGA_Controller:ins|oVGA_HS
Warning (332060): Node: resetN was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch missle_move:inst21|topLeftY_tmp[8]~33 is being clocked by resetN
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MICROPHON_LED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ball_toggle" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ir_write" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sound_on" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:18
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (11888): Total time spent on timing analysis during the Fitter is 5.96 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:46
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/aviv_/Documents/SVProject/BattleCity_final/output_files/BattleCity.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 47 warnings
    Info: Peak virtual memory: 6412 megabytes
    Info: Processing ended: Sun Jan 05 13:58:20 2020
    Info: Elapsed time: 00:04:23
    Info: Total CPU time (on all processors): 00:09:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/aviv_/Documents/SVProject/BattleCity_final/output_files/BattleCity.fit.smsg.


