inv_1xT I40_6_ ( cdsbus3[6], W_Addr[6]);
inv_1xT I40_5_ ( cdsbus3[5], W_Addr[5]);
inv_1xT I40_4_ ( cdsbus3[4], W_Addr[4]);
inv_1xT I40_3_ ( cdsbus3[3], W_Addr[3]);
inv_1xT I40_2_ ( cdsbus3[2], W_Addr[2]);
inv_1xT I40_1_ ( cdsbus3[1], W_Addr[1]);
inv_1xT I40_0_ ( cdsbus3[0], W_Addr[0]);
inv_1xT I18 ( cdsNet0, GoR);
inv_1xT I41_31_ ( R0[31], cdsbus4[31]);
inv_1xT I41_30_ ( R0[30], cdsbus4[30]);
inv_1xT I41_29_ ( R0[29], cdsbus4[29]);
inv_1xT I41_28_ ( R0[28], cdsbus4[28]);
inv_1xT I41_27_ ( R0[27], cdsbus4[27]);
inv_1xT I41_26_ ( R0[26], cdsbus4[26]);
inv_1xT I41_25_ ( R0[25], cdsbus4[25]);
inv_1xT I41_24_ ( R0[24], cdsbus4[24]);
inv_1xT I41_23_ ( R0[23], cdsbus4[23]);
inv_1xT I41_22_ ( R0[22], cdsbus4[22]);
inv_1xT I41_21_ ( R0[21], cdsbus4[21]);
inv_1xT I41_20_ ( R0[20], cdsbus4[20]);
inv_1xT I41_19_ ( R0[19], cdsbus4[19]);
inv_1xT I41_18_ ( R0[18], cdsbus4[18]);
inv_1xT I41_17_ ( R0[17], cdsbus4[17]);
inv_1xT I41_16_ ( R0[16], cdsbus4[16]);
inv_1xT I41_15_ ( R0[15], cdsbus4[15]);
inv_1xT I41_14_ ( R0[14], cdsbus4[14]);
inv_1xT I41_13_ ( R0[13], cdsbus4[13]);
inv_1xT I41_12_ ( R0[12], cdsbus4[12]);
inv_1xT I41_11_ ( R0[11], cdsbus4[11]);
inv_1xT I41_10_ ( R0[10], cdsbus4[10]);
inv_1xT I41_9_ ( R0[9], cdsbus4[9]);
inv_1xT I41_8_ ( R0[8], cdsbus4[8]);
inv_1xT I41_7_ ( R0[7], cdsbus4[7]);
inv_1xT I41_6_ ( R0[6], cdsbus4[6]);
inv_1xT I41_5_ ( R0[5], cdsbus4[5]);
inv_1xT I41_4_ ( R0[4], cdsbus4[4]);
inv_1xT I41_3_ ( R0[3], cdsbus4[3]);
inv_1xT I41_2_ ( R0[2], cdsbus4[2]);
inv_1xT I41_1_ ( R0[1], cdsbus4[1]);
inv_1xT I41_0_ ( R0[0], cdsbus4[0]);
inv_1xT I6 ( cdsNet1, Reset);
inv_1xT I29 ( R_Ack, cdsNet2);
inv_1xT I28 ( W_Ack, cdsNet3);
inv_1xT I16 ( cdsNet4, GoW);
inv_1xT I37_6_ ( cdsbus0[6], R_Addr[6]);
inv_1xT I37_5_ ( cdsbus0[5], R_Addr[5]);
inv_1xT I37_4_ ( cdsbus0[4], R_Addr[4]);
inv_1xT I37_3_ ( cdsbus0[3], R_Addr[3]);
inv_1xT I37_2_ ( cdsbus0[2], R_Addr[2]);
inv_1xT I37_1_ ( cdsbus0[1], R_Addr[1]);
inv_1xT I37_0_ ( cdsbus0[0], R_Addr[0]);
inv_1xT I23_31_ ( R1[31], cdsbus5[31]);
inv_1xT I23_30_ ( R1[30], cdsbus5[30]);
inv_1xT I23_29_ ( R1[29], cdsbus5[29]);
inv_1xT I23_28_ ( R1[28], cdsbus5[28]);
inv_1xT I23_27_ ( R1[27], cdsbus5[27]);
inv_1xT I23_26_ ( R1[26], cdsbus5[26]);
inv_1xT I23_25_ ( R1[25], cdsbus5[25]);
inv_1xT I23_24_ ( R1[24], cdsbus5[24]);
inv_1xT I23_23_ ( R1[23], cdsbus5[23]);
inv_1xT I23_22_ ( R1[22], cdsbus5[22]);
inv_1xT I23_21_ ( R1[21], cdsbus5[21]);
inv_1xT I23_20_ ( R1[20], cdsbus5[20]);
inv_1xT I23_19_ ( R1[19], cdsbus5[19]);
inv_1xT I23_18_ ( R1[18], cdsbus5[18]);
inv_1xT I23_17_ ( R1[17], cdsbus5[17]);
inv_1xT I23_16_ ( R1[16], cdsbus5[16]);
inv_1xT I23_15_ ( R1[15], cdsbus5[15]);
inv_1xT I23_14_ ( R1[14], cdsbus5[14]);
inv_1xT I23_13_ ( R1[13], cdsbus5[13]);
inv_1xT I23_12_ ( R1[12], cdsbus5[12]);
inv_1xT I23_11_ ( R1[11], cdsbus5[11]);
inv_1xT I23_10_ ( R1[10], cdsbus5[10]);
inv_1xT I23_9_ ( R1[9], cdsbus5[9]);
inv_1xT I23_8_ ( R1[8], cdsbus5[8]);
inv_1xT I23_7_ ( R1[7], cdsbus5[7]);
inv_1xT I23_6_ ( R1[6], cdsbus5[6]);
inv_1xT I23_5_ ( R1[5], cdsbus5[5]);
inv_1xT I23_4_ ( R1[4], cdsbus5[4]);
inv_1xT I23_3_ ( R1[3], cdsbus5[3]);
inv_1xT I23_2_ ( R1[2], cdsbus5[2]);
inv_1xT I23_1_ ( R1[1], cdsbus5[1]);
inv_1xT I23_0_ ( R1[0], cdsbus5[0]);
inv_1xT I10_31_ ( cdsbus2[31], W1[31]);
inv_1xT I10_30_ ( cdsbus2[30], W1[30]);
inv_1xT I10_29_ ( cdsbus2[29], W1[29]);
inv_1xT I10_28_ ( cdsbus2[28], W1[28]);
inv_1xT I10_27_ ( cdsbus2[27], W1[27]);
inv_1xT I10_26_ ( cdsbus2[26], W1[26]);
inv_1xT I10_25_ ( cdsbus2[25], W1[25]);
inv_1xT I10_24_ ( cdsbus2[24], W1[24]);
inv_1xT I10_23_ ( cdsbus2[23], W1[23]);
inv_1xT I10_22_ ( cdsbus2[22], W1[22]);
inv_1xT I10_21_ ( cdsbus2[21], W1[21]);
inv_1xT I10_20_ ( cdsbus2[20], W1[20]);
inv_1xT I10_19_ ( cdsbus2[19], W1[19]);
inv_1xT I10_18_ ( cdsbus2[18], W1[18]);
inv_1xT I10_17_ ( cdsbus2[17], W1[17]);
inv_1xT I10_16_ ( cdsbus2[16], W1[16]);
inv_1xT I10_15_ ( cdsbus2[15], W1[15]);
inv_1xT I10_14_ ( cdsbus2[14], W1[14]);
inv_1xT I10_13_ ( cdsbus2[13], W1[13]);
inv_1xT I10_12_ ( cdsbus2[12], W1[12]);
inv_1xT I10_11_ ( cdsbus2[11], W1[11]);
inv_1xT I10_10_ ( cdsbus2[10], W1[10]);
inv_1xT I10_9_ ( cdsbus2[9], W1[9]);
inv_1xT I10_8_ ( cdsbus2[8], W1[8]);
inv_1xT I10_7_ ( cdsbus2[7], W1[7]);
inv_1xT I10_6_ ( cdsbus2[6], W1[6]);
inv_1xT I10_5_ ( cdsbus2[5], W1[5]);
inv_1xT I10_4_ ( cdsbus2[4], W1[4]);
inv_1xT I10_3_ ( cdsbus2[3], W1[3]);
inv_1xT I10_2_ ( cdsbus2[2], W1[2]);
inv_1xT I10_1_ ( cdsbus2[1], W1[1]);
inv_1xT I10_0_ ( cdsbus2[0], W1[0]);
inv_1xT I8_31_ ( cdsbus1[31], W0[31]);
inv_1xT I8_30_ ( cdsbus1[30], W0[30]);
inv_1xT I8_29_ ( cdsbus1[29], W0[29]);
inv_1xT I8_28_ ( cdsbus1[28], W0[28]);
inv_1xT I8_27_ ( cdsbus1[27], W0[27]);
inv_1xT I8_26_ ( cdsbus1[26], W0[26]);
inv_1xT I8_25_ ( cdsbus1[25], W0[25]);
inv_1xT I8_24_ ( cdsbus1[24], W0[24]);
inv_1xT I8_23_ ( cdsbus1[23], W0[23]);
inv_1xT I8_22_ ( cdsbus1[22], W0[22]);
inv_1xT I8_21_ ( cdsbus1[21], W0[21]);
inv_1xT I8_20_ ( cdsbus1[20], W0[20]);
inv_1xT I8_19_ ( cdsbus1[19], W0[19]);
inv_1xT I8_18_ ( cdsbus1[18], W0[18]);
inv_1xT I8_17_ ( cdsbus1[17], W0[17]);
inv_1xT I8_16_ ( cdsbus1[16], W0[16]);
inv_1xT I8_15_ ( cdsbus1[15], W0[15]);
inv_1xT I8_14_ ( cdsbus1[14], W0[14]);
inv_1xT I8_13_ ( cdsbus1[13], W0[13]);
inv_1xT I8_12_ ( cdsbus1[12], W0[12]);
inv_1xT I8_11_ ( cdsbus1[11], W0[11]);
inv_1xT I8_10_ ( cdsbus1[10], W0[10]);
inv_1xT I8_9_ ( cdsbus1[9], W0[9]);
inv_1xT I8_8_ ( cdsbus1[8], W0[8]);
inv_1xT I8_7_ ( cdsbus1[7], W0[7]);
inv_1xT I8_6_ ( cdsbus1[6], W0[6]);
inv_1xT I8_5_ ( cdsbus1[5], W0[5]);
inv_1xT I8_4_ ( cdsbus1[4], W0[4]);
inv_1xT I8_3_ ( cdsbus1[3], W0[3]);
inv_1xT I8_2_ ( cdsbus1[2], W0[2]);
inv_1xT I8_1_ ( cdsbus1[1], W0[1]);
inv_1xT I8_0_ ( cdsbus1[0], W0[0]);

endmodule
