Fitter report for riscv_top
Sat Apr  7 14:31:02 2018
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Sat Apr  7 14:31:02 2018         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; riscv_top                                     ;
; Top-level Entity Name ; riscv_top                                     ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C20F400C7                                  ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 3,961 / 20,060 ( 20 % )                       ;
; Total pins            ; 10 / 301 ( 3 % )                              ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 161,792 / 294,912 ( 55 % )                    ;
; Total PLLs            ; 0 / 2 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C20F400C7                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Weak Pull-Up Resistor                                                      ; On                             ; Off                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                     ;
+------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node       ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; led_buf[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; led[0]           ; DATAIN           ;                       ;
; led_buf[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; led[1]           ; DATAIN           ;                       ;
; led_buf[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; led[2]           ; DATAIN           ;                       ;
; led_buf[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; led[3]           ; DATAIN           ;                       ;
; led_buf[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; led[4]           ; DATAIN           ;                       ;
; led_buf[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; led[5]           ; DATAIN           ;                       ;
; led_buf[6] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; led[6]           ; DATAIN           ;                       ;
; led_buf[7] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; led[7]           ; DATAIN           ;                       ;
+------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                 ;
+-----------------------+----------------+--------------+------------+---------------+----------------+
; Name                  ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+-----------------------+----------------+--------------+------------+---------------+----------------+
; Location              ;                ;              ; SW[0]      ; PIN_W3        ; QSF Assignment ;
; Location              ;                ;              ; SW[1]      ; PIN_Y4        ; QSF Assignment ;
; Location              ;                ;              ; SW[2]      ; PIN_V4        ; QSF Assignment ;
; Weak Pull-Up Resistor ; riscv_top      ;              ; SW[0]      ; ON            ; QSF Assignment ;
; Weak Pull-Up Resistor ; riscv_top      ;              ; SW[1]      ; ON            ; QSF Assignment ;
; Weak Pull-Up Resistor ; riscv_top      ;              ; SW[2]      ; ON            ; QSF Assignment ;
+-----------------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4035 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4035 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4033    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/zerokfy/work/repo/riscv/prj/riscv_top.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 3,961 / 20,060 ( 20 % )        ;
;     -- Combinational with no register       ; 2711                           ;
;     -- Register only                        ; 92                             ;
;     -- Combinational with a register        ; 1158                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 2845                           ;
;     -- 3 input functions                    ; 832                            ;
;     -- 2 input functions                    ; 184                            ;
;     -- 1 input functions                    ; 6                              ;
;     -- 0 input functions                    ; 2                              ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 3627                           ;
;     -- arithmetic mode                      ; 334                            ;
;     -- qfbk mode                            ; 960                            ;
;     -- register cascade mode                ; 0                              ;
;     -- synchronous clear/load mode          ; 1031                           ;
;     -- asynchronous clear/load mode         ; 15                             ;
;                                             ;                                ;
; Total registers                             ; 1,258 / 20,951 ( 6 % )         ;
; Total LABs                                  ; 490 / 2,006 ( 24 % )           ;
; Logic elements in carry chains              ; 346                            ;
; User inserted logic elements                ; 0                              ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 10 / 301 ( 3 % )               ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                 ;
; Number of I/O registers                     ; 8                              ;
; Global signals                              ; 3                              ;
; M4Ks                                        ; 40 / 64 ( 63 % )               ;
; Total memory bits                           ; 161,792 / 294,912 ( 55 % )     ;
; Total RAM block bits                        ; 184,320 / 294,912 ( 63 % )     ;
; PLLs                                        ; 0 / 2 ( 0 % )                  ;
; Global clocks                               ; 3 / 8 ( 38 % )                 ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 19% / 19% / 19%                ;
; Peak interconnect usage (total/H/V)         ; 83% / 84% / 83%                ;
; Maximum fan-out node                        ; m_clock                        ;
; Maximum fan-out                             ; 1298                           ;
; Highest non-global fan-out signal           ; rv32i_core:core|_gr_rs2_n[0]~0 ;
; Highest non-global fan-out                  ; 241                            ;
; Total fan-out                               ; 17488                          ;
; Average fan-out                             ; 4.36                           ;
+---------------------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3961                  ; 0                              ;
;     -- Combinational with no register       ; 2711                  ; 0                              ;
;     -- Register only                        ; 92                    ; 0                              ;
;     -- Combinational with a register        ; 1158                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 0                     ; 0                              ;
;     -- 3 input functions                    ; 0                     ; 0                              ;
;     -- 2 input functions                    ; 0                     ; 0                              ;
;     -- 1 input functions                    ; 0                     ; 0                              ;
;     -- 0 input functions                    ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 0                     ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;     -- qfbk mode                            ; 0                     ; 0                              ;
;     -- register cascade mode                ; 0                     ; 0                              ;
;     -- synchronous clear/load mode          ; 0                     ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1258 / 10030 ( 12 % ) ; 0 / 10030 ( 0 % )              ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 10                    ; 0                              ;
; DSP block 9-bit elements                    ; 0                     ; 0                              ;
; Total memory bits                           ; 161792                ; 0                              ;
; Total RAM block bits                        ; 184320                ; 0                              ;
; M4K                                         ; 40 / 64 ( 62 % )      ; 0 / 64 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 17910                 ; 0                              ;
;     -- Registered Connections               ; 3043                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 2                     ; 0                              ;
;     -- Output Ports                         ; 8                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; m_clock ; K5    ; 1        ; 0            ; 18           ; 2           ; 1298                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n   ; W4    ; 4        ; 4            ; 0            ; 0           ; 10                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                            ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; led[0] ; E14   ; 2        ; 52           ; 33           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[1] ; E13   ; 2        ; 52           ; 33           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[2] ; C14   ; 2        ; 48           ; 33           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[3] ; D14   ; 2        ; 48           ; 33           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[4] ; E12   ; 2        ; 42           ; 33           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[5] ; F12   ; 2        ; 42           ; 33           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[6] ; B3    ; 2        ; 2            ; 33           ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[7] ; B14   ; 2        ; 54           ; 33           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 3 / 80 ( 4 % )  ; 3.3V          ; --           ;
; 2        ; 8 / 70 ( 11 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 81 ( 0 % )  ; 3.3V          ; --           ;
; 4        ; 1 / 70 ( 1 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 302        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 298        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 292        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 288        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 282        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 275        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 270        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 264        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 258        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 255        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 247        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; led[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 311        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 306        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 303        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 299        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 293        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 289        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 283        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 276        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 271        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 265        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 259        ; 2        ; led[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 254        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 249        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 246        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 245        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 313        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 307        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 305        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 296        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 290        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 286        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 280        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 278        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 273        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 266        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 262        ; 2        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 252        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 248        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 244        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 243        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C19      ; 242        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 309        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 308        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 297        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 291        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 287        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 279        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 277        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 272        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 267        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 263        ; 2        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 253        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 250        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 239        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D18      ; 241        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D19      ; 240        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 238        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 304        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 300        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 294        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 285        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 284        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 274        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 268        ; 2        ; led[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 261        ; 2        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 260        ; 2        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 251        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ; 237        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E18      ; 234        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 233        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 301        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 295        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ; 281        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ; 269        ; 2        ; led[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F14      ; 257        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 231        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 232        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F17      ; 236        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ; 235        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F19      ; 230        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 229        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 21         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 22         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 20         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ; 224        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 227        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 228        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G17      ; 221        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 222        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ; 225        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 226        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 23         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 211        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H15      ; 223        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H16      ; 220        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 218        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 219        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 217        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 216        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 205        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 210        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 214        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 215        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 209        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 208        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 213        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 212        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 40         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 38         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ; 39         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 41         ; 1        ; m_clock                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K15      ; 207        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 206        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 203        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 45         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 43         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 47         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 48         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ; 44         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 46         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 195        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 202        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ; 199        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 197        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 196        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 198        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 200        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M13      ; 194        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 193        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 189        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 190        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 188        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M18      ; 187        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 192        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 191        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N14      ; 180        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 186        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 185        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 182        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 181        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 183        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 184        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ; 173        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 177        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 176        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 175        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 174        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 178        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 179        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 103        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R9       ; 114        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ; 126        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R13      ; 134        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 139        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 172        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R16      ; 167        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 170        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 171        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 168        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 169        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 104        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 113        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 117        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 129        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 130        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 133        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 140        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 149        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 150        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 166        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 164        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 165        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U6       ; 99         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 106        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 108        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 111        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 118        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 131        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 137        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 143        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 146        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 154        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 163        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 161        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 162        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 160        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 105        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 107        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 112        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 119        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 122        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 132        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 138        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 144        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 145        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 152        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 153        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 158        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ; 159        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W4       ; 90         ; 4        ; rst_n                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W5       ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 101        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 109        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 116        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 120        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 124        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 128        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ; 136        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 141        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 148        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 151        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 156        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 157        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y6       ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 102        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 110        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ; 115        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 121        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 125        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 127        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 135        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 142        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 147        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y17      ; 155        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------+--------------+
; |riscv_top                                   ; 3961 (14)   ; 1250         ; 161792      ; 40   ; 10   ; 0            ; 2711 (12)    ; 92 (0)            ; 1158 (2)         ; 346 (0)         ; 960 (0)    ; |riscv_top                                                                                            ;              ;
;    |ram_wrap:ramw|                           ; 0 (0)       ; 0            ; 131072      ; 32   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw                                                                              ;              ;
;       |data_ram:ram0|                        ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram0                                                                ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram0|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_oaa1:auto_generated| ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram0|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated ;              ;
;       |data_ram:ram1|                        ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram1                                                                ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram1|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_oaa1:auto_generated| ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram1|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated ;              ;
;       |data_ram:ram2|                        ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram2                                                                ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram2|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_oaa1:auto_generated| ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram2|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated ;              ;
;       |data_ram:ram3|                        ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram3                                                                ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram3|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_oaa1:auto_generated| ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|ram_wrap:ramw|data_ram:ram3|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated ;              ;
;    |rom_wrap:romw|                           ; 0 (0)       ; 0            ; 30720       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|rom_wrap:romw                                                                              ;              ;
;       |code_rom:rom|                         ; 0 (0)       ; 0            ; 30720       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|rom_wrap:romw|code_rom:rom                                                                 ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 30720       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component                                 ;              ;
;             |altsyncram_ch31:auto_generated| ; 0 (0)       ; 0            ; 30720       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |riscv_top|rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated  ;              ;
;    |rv32i_core:core|                         ; 3947 (2394) ; 1248         ; 0           ; 0    ; 0    ; 0            ; 2699 (2170)  ; 92 (5)            ; 1156 (219)       ; 346 (346)       ; 960 (54)   ; |riscv_top|rv32i_core:core                                                                            ;              ;
;       |gen_gr:gr|                            ; 1553 (1553) ; 1024         ; 0           ; 0    ; 0    ; 0            ; 529 (529)    ; 87 (87)           ; 937 (937)        ; 0 (0)           ; 906 (906)  ; |riscv_top|rv32i_core:core|gen_gr:gr                                                                  ;              ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; led[0]  ; Output   ; --            ; --            ; --                    ; OFF ;
; led[1]  ; Output   ; --            ; --            ; --                    ; OFF ;
; led[2]  ; Output   ; --            ; --            ; --                    ; OFF ;
; led[3]  ; Output   ; --            ; --            ; --                    ; OFF ;
; led[4]  ; Output   ; --            ; --            ; --                    ; OFF ;
; led[5]  ; Output   ; --            ; --            ; --                    ; OFF ;
; led[6]  ; Output   ; --            ; --            ; --                    ; OFF ;
; led[7]  ; Output   ; --            ; --            ; --                    ; OFF ;
; m_clock ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rst_n   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; m_clock             ;                   ;         ;
; rst_n               ;                   ;         ;
;      - rst_d[0]     ; 1                 ; OFF     ;
;      - led[0]       ; 1                 ; OFF     ;
;      - led[1]       ; 1                 ; OFF     ;
;      - led[2]       ; 1                 ; OFF     ;
;      - led[3]       ; 1                 ; OFF     ;
;      - led[4]       ; 1                 ; OFF     ;
;      - led[5]       ; 1                 ; OFF     ;
;      - led[6]       ; 1                 ; OFF     ;
;      - led[7]       ; 1                 ; OFF     ;
;      - rst_d[1]     ; 1                 ; OFF     ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                               ;
+-----------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name                              ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Equal0~10                         ; LC_X25_Y29_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; m_clock                           ; PIN_K5        ; 1298    ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; rst_d[1]                          ; LC_X21_Y12_N7 ; 14      ; Async. clear ; yes    ; Global Clock         ; GCLK3            ;
; rst_n                             ; PIN_W4        ; 10      ; Async. clear ; yes    ; Global Clock         ; GCLK1            ;
; rv32i_core:core|adr[26]~1         ; LC_X23_Y16_N9 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|dmem_w~0          ; LC_X24_Y17_N9 ; 40      ; Write enable ; no     ; --                   ; --               ;
; rv32i_core:core|en[1]~1           ; LC_X22_Y16_N0 ; 2       ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2340 ; LC_X30_Y21_N3 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2342 ; LC_X47_Y15_N7 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2344 ; LC_X47_Y15_N1 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2346 ; LC_X33_Y20_N4 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2348 ; LC_X47_Y14_N2 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2350 ; LC_X47_Y15_N9 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2352 ; LC_X44_Y21_N7 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2354 ; LC_X44_Y15_N8 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2356 ; LC_X34_Y20_N1 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2358 ; LC_X47_Y14_N3 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2360 ; LC_X30_Y21_N9 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2362 ; LC_X34_Y20_N3 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2364 ; LC_X44_Y15_N3 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2366 ; LC_X47_Y15_N5 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2368 ; LC_X44_Y21_N4 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2370 ; LC_X44_Y21_N5 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2371 ; LC_X30_Y21_N7 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2372 ; LC_X47_Y15_N0 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2373 ; LC_X44_Y15_N7 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2374 ; LC_X44_Y15_N9 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2375 ; LC_X47_Y15_N8 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2376 ; LC_X47_Y15_N4 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2377 ; LC_X34_Y20_N0 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2378 ; LC_X47_Y15_N6 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2379 ; LC_X47_Y14_N4 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2380 ; LC_X44_Y21_N6 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2381 ; LC_X34_Y20_N7 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2382 ; LC_X44_Y21_N3 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2383 ; LC_X44_Y15_N4 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2384 ; LC_X33_Y20_N1 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2385 ; LC_X34_Y20_N5 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|gen_gr:gr|gr~2386 ; LC_X44_Y21_N1 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|imm12[1]~12       ; LC_X22_Y19_N9 ; 5       ; Sync. load   ; no     ; --                   ; --               ;
; rv32i_core:core|imm12~8           ; LC_X18_Y16_N3 ; 12      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|imm[9]~6          ; LC_X16_Y14_N2 ; 19      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|meml_2            ; LC_X22_Y16_N1 ; 31      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|order~65          ; LC_X17_Y13_N9 ; 43      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|ord~99            ; LC_X22_Y17_N5 ; 10      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|pc[12]~48         ; LC_X26_Y11_N6 ; 30      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|rd_tmp[5]~1       ; LC_X23_Y15_N2 ; 8       ; Sync. load   ; no     ; --                   ; --               ;
; rv32i_core:core|rd_tmp[5]~3       ; LC_X23_Y15_N8 ; 24      ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|rd~4              ; LC_X18_Y16_N6 ; 5       ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|rs1~2             ; LC_X18_Y16_N8 ; 5       ; Clock enable ; no     ; --                   ; --               ;
; rv32i_core:core|rs2~3             ; LC_X18_Y16_N9 ; 5       ; Clock enable ; no     ; --                   ; --               ;
+-----------------------------------+---------------+---------+--------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                  ;
+----------+---------------+---------+----------------------+------------------+
; Name     ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------+---------------+---------+----------------------+------------------+
; m_clock  ; PIN_K5        ; 1298    ; Global Clock         ; GCLK2            ;
; rst_d[1] ; LC_X21_Y12_N7 ; 14      ; Global Clock         ; GCLK3            ;
; rst_n    ; PIN_W4        ; 10      ; Global Clock         ; GCLK1            ;
+----------+---------------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                             ;
+---------------------------------------------------------------------------------------------------+---------+
; Name                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------+---------+
; rv32i_core:core|_gr_rs1_n[0]~3                                                                    ; 241     ;
; rv32i_core:core|_gr_rs1_n[1]~2                                                                    ; 241     ;
; rv32i_core:core|_gr_rs1_n[3]~1                                                                    ; 241     ;
; rv32i_core:core|_gr_rs1_n[2]~0                                                                    ; 241     ;
; rv32i_core:core|_gr_rs2_n[1]~4                                                                    ; 241     ;
; rv32i_core:core|_gr_rs2_n[2]~3                                                                    ; 241     ;
; rv32i_core:core|_gr_rs2_n[3]~2                                                                    ; 241     ;
; rv32i_core:core|_gr_rs2_n[0]~0                                                                    ; 241     ;
; rv32i_core:core|gen_gr:gr|_net_0~1                                                                ; 204     ;
; rv32i_core:core|imm12[1]                                                                          ; 110     ;
; rv32i_core:core|imm12[3]                                                                          ; 101     ;
; rv32i_core:core|imm12[0]                                                                          ; 100     ;
; rv32i_core:core|gen_gr:gr|s2_rd[2]~5                                                              ; 97      ;
; rv32i_core:core|gen_gr:gr|s2_rd[0]~3                                                              ; 96      ;
; rv32i_core:core|imm12[2]                                                                          ; 96      ;
; rv32i_core:core|_gr_rs1_n[4]~4                                                                    ; 93      ;
; rv32i_core:core|gen_gr:gr|s2_rd[3]~6                                                              ; 87      ;
; rv32i_core:core|imm12[4]                                                                          ; 79      ;
; rv32i_core:core|gen_gr:gr|s2_rd[1]~4                                                              ; 78      ;
; rv32i_core:core|imm12[11]                                                                         ; 78      ;
; rv32i_core:core|gen_gr:gr|s2_rd[4]~7                                                              ; 66      ;
; rv32i_core:core|gen_gr:gr|gr~2325                                                                 ; 60      ;
; rv32i_core:core|exei_1                                                                            ; 56      ;
; rv32i_core:core|gen_gr:gr|s2_rd[0]~2                                                              ; 54      ;
; rv32i_core:core|order~65                                                                          ; 43      ;
; rv32i_core:core|_gr_rs2_n[4]~1                                                                    ; 43      ;
; rv32i_core:core|dmem_w~0                                                                          ; 40      ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[14] ; 37      ;
; rv32i_core:core|_gr_rs2~14                                                                        ; 34      ;
; rv32i_core:core|daddr[11]~27                                                                      ; 33      ;
; rv32i_core:core|daddr[10]~25                                                                      ; 33      ;
; rv32i_core:core|daddr[9]~23                                                                       ; 33      ;
; rv32i_core:core|daddr[8]~21                                                                       ; 33      ;
; rv32i_core:core|daddr[3]~19                                                                       ; 33      ;
; rv32i_core:core|daddr[2]~17                                                                       ; 33      ;
; rv32i_core:core|daddr[7]~15                                                                       ; 33      ;
; rv32i_core:core|daddr[6]~13                                                                       ; 33      ;
; rv32i_core:core|daddr[5]~11                                                                       ; 33      ;
; rv32i_core:core|daddr[4]~9                                                                        ; 33      ;
; rv32i_core:core|daddr[0]~3                                                                        ; 33      ;
; ~GND                                                                                              ; 32      ;
; rv32i_core:core|_gr_wd[31]~966                                                                    ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2386                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2385                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2384                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2383                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2382                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2381                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2380                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2379                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2378                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2377                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2376                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2375                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2374                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2373                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2372                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2371                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2370                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2368                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2366                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2364                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2362                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2360                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2358                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2356                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2354                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2352                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2350                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2348                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2346                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2344                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2342                                                                 ; 32      ;
; rv32i_core:core|gen_gr:gr|gr~2340                                                                 ; 32      ;
; rv32i_core:core|_gr_rd~12                                                                         ; 32      ;
; rv32i_core:core|_gr_rd_n[4]~12                                                                    ; 32      ;
; rv32i_core:core|_net_71~0                                                                         ; 32      ;
; rv32i_core:core|adr[26]~1                                                                         ; 32      ;
; rv32i_core:core|dec                                                                               ; 32      ;
; rv32i_core:core|_net_70~0                                                                         ; 32      ;
; rv32i_core:core|_net_73~0                                                                         ; 32      ;
; rv32i_core:core|ord~97                                                                            ; 32      ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[13] ; 32      ;
; rv32i_core:core|pc[12]~40                                                                         ; 31      ;
; rv32i_core:core|pc[12]~24                                                                         ; 31      ;
; rv32i_core:core|pc[12]~21                                                                         ; 31      ;
; rv32i_core:core|_gr_wd[30]~942                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[29]~909                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[28]~886                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[27]~866                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[26]~841                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[25]~819                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[24]~798                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[23]~775                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[22]~749                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[21]~725                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[20]~702                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[19]~679                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[18]~655                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[17]~629                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[16]~602                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[15]~576                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[14]~550                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[13]~521                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[12]~493                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[11]~464                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[10]~435                                                                    ; 31      ;
; rv32i_core:core|_gr_wd[9]~404                                                                     ; 31      ;
; rv32i_core:core|_gr_wd[8]~376                                                                     ; 31      ;
; rv32i_core:core|_gr_wd[3]~346                                                                     ; 31      ;
; rv32i_core:core|_gr_wd[2]~325                                                                     ; 31      ;
; rv32i_core:core|_gr_wd[7]~297                                                                     ; 31      ;
; rv32i_core:core|_gr_wd[6]~270                                                                     ; 31      ;
; rv32i_core:core|_gr_wd[5]~240                                                                     ; 31      ;
; rv32i_core:core|_gr_wd[4]~214                                                                     ; 31      ;
; rv32i_core:core|_gr_wd[1]~178                                                                     ; 31      ;
; rv32i_core:core|_net_95~0                                                                         ; 31      ;
; rv32i_core:core|_gr_wd~152                                                                        ; 31      ;
; rv32i_core:core|_gr_wd[0]~150                                                                     ; 31      ;
; rv32i_core:core|_net_74~0                                                                         ; 31      ;
; rv32i_core:core|exer                                                                              ; 31      ;
; rv32i_core:core|meml_2                                                                            ; 31      ;
; rv32i_core:core|pc[12]~48                                                                         ; 30      ;
; rv32i_core:core|pc~41                                                                             ; 30      ;
; rv32i_core:core|_gr_wd[24]~167                                                                    ; 30      ;
; rv32i_core:core|daddr[2]~8                                                                        ; 30      ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[12] ; 30      ;
; rv32i_core:core|_net_72~0                                                                         ; 29      ;
; rv32i_core:core|daddr[0]~4                                                                        ; 29      ;
; rv32i_core:core|daddr[1]~6                                                                        ; 28      ;
; rv32i_core:core|Equal45~0                                                                         ; 26      ;
; rv32i_core:core|rd_tmp[5]~3                                                                       ; 24      ;
; rv32i_core:core|Equal41~1                                                                         ; 24      ;
; rv32i_core:core|_gr_wd~151                                                                        ; 23      ;
; rv32i_core:core|always0~0                                                                         ; 22      ;
; rv32i_core:core|_gr_rs2~12                                                                        ; 22      ;
; rv32i_core:core|_gr_wd[26]~440                                                                    ; 21      ;
; rv32i_core:core|exeb                                                                              ; 21      ;
; rv32i_core:core|exei_2                                                                            ; 21      ;
; rv32i_core:core|imm[9]~4                                                                          ; 20      ;
; rv32i_core:core|_net_77~0                                                                         ; 20      ;
; rv32i_core:core|order.01110011                                                                    ; 20      ;
; rv32i_core:core|imm[9]~6                                                                          ; 19      ;
; rv32i_core:core|_net_158~0                                                                        ; 19      ;
; rv32i_core:core|_gr_wd[2]~176                                                                     ; 18      ;
; rv32i_core:core|gen_gr:gr|gr~2326                                                                 ; 18      ;
; rv32i_core:core|gen_gr:gr|s2_rd[31]~34                                                            ; 18      ;
; rv32i_core:core|_net_178~0                                                                        ; 17      ;
; rv32i_core:core|ShiftLeft1~12                                                                     ; 17      ;
; rv32i_core:core|_net_121~0                                                                        ; 16      ;
; rv32i_core:core|Equal45~2                                                                         ; 16      ;
; rv32i_core:core|Equal45~1                                                                         ; 16      ;
; rv32i_core:core|_gr_rd_n[3]~10                                                                    ; 16      ;
; rv32i_core:core|_gr_rd_n[2]~8                                                                     ; 16      ;
; rv32i_core:core|_gr_rd_n[1]~6                                                                     ; 16      ;
; rv32i_core:core|_gr_rd_n[0]~4                                                                     ; 16      ;
; rv32i_core:core|gen_gr:gr|s1_rd[30]~33                                                            ; 16      ;
; rv32i_core:core|_gr_wd[17]~995                                                                    ; 15      ;
; rv32i_core:core|_gr_wd~113                                                                        ; 15      ;
; rv32i_core:core|_gr_wd~568                                                                        ; 14      ;
; rv32i_core:core|meml_last                                                                         ; 14      ;
; rv32i_core:core|_net_81~0                                                                         ; 14      ;
; rv32i_core:core|gen_gr:gr|gr~2338                                                                 ; 14      ;
; rv32i_core:core|_gr_wd~117                                                                        ; 14      ;
; rv32i_core:core|gen_gr:gr|gr~2332                                                                 ; 14      ;
; rv32i_core:core|ShiftRight3~4                                                                     ; 14      ;
; rv32i_core:core|gen_gr:gr|gr~1683                                                                 ; 14      ;
; rv32i_core:core|gen_gr:gr|s1_rd[29]~32                                                            ; 14      ;
; rv32i_core:core|gen_gr:gr|s1_rd[28]~31                                                            ; 14      ;
; rv32i_core:core|gen_gr:gr|gr~1620                                                                 ; 14      ;
; rv32i_core:core|gen_gr:gr|gr~1578                                                                 ; 14      ;
; rv32i_core:core|gen_gr:gr|s1_rd[23]~26                                                            ; 14      ;
; rv32i_core:core|gen_gr:gr|s1_rd[8]~11                                                             ; 14      ;
; rv32i_core:core|gen_gr:gr|s1_rd[7]~8                                                              ; 14      ;
; rv32i_core:core|gen_gr:gr|s1_rd[4]~5                                                              ; 14      ;
; rv32i_core:core|_net_23~1                                                                         ; 14      ;
; rv32i_core:core|ord.01010110                                                                      ; 14      ;
; rv32i_core:core|meml_1                                                                            ; 13      ;
; rv32i_core:core|gen_gr:gr|gr~2336                                                                 ; 13      ;
; rv32i_core:core|gen_gr:gr|gr~2331                                                                 ; 13      ;
; rv32i_core:core|gen_gr:gr|gr~2330                                                                 ; 13      ;
; rv32i_core:core|gen_gr:gr|s1_rd[27]~30                                                            ; 13      ;
; rv32i_core:core|gen_gr:gr|gr~1599                                                                 ; 13      ;
; rv32i_core:core|gen_gr:gr|s1_rd[25]~28                                                            ; 13      ;
; rv32i_core:core|gen_gr:gr|s1_rd[24]~27                                                            ; 13      ;
; rv32i_core:core|gen_gr:gr|s1_rd[21]~24                                                            ; 13      ;
; rv32i_core:core|gen_gr:gr|s1_rd[13]~16                                                            ; 13      ;
; rv32i_core:core|gen_gr:gr|s1_rd[11]~14                                                            ; 13      ;
; rv32i_core:core|gen_gr:gr|s1_rd[3]~10                                                             ; 13      ;
; rv32i_core:core|gen_gr:gr|s1_rd[6]~7                                                              ; 13      ;
; rv32i_core:core|gen_gr:gr|s1_rd[5]~6                                                              ; 13      ;
; rv32i_core:core|_gr_wd[0]~100                                                                     ; 13      ;
; rv32i_core:core|Equal7~0                                                                          ; 13      ;
; rv32i_core:core|_net_117~0                                                                        ; 13      ;
; rv32i_core:core|_gr_wd~978                                                                        ; 12      ;
; rv32i_core:core|comb~19                                                                           ; 12      ;
; rv32i_core:core|_gr_wd~750                                                                        ; 12      ;
; rv32i_core:core|_gr_wd~595                                                                        ; 12      ;
; rv32i_core:core|_gr_wd~189                                                                        ; 12      ;
; rv32i_core:core|imm12~8                                                                           ; 12      ;
; rv32i_core:core|gen_gr:gr|gr~2334                                                                 ; 12      ;
; rv32i_core:core|ShiftRight3~6                                                                     ; 12      ;
; rv32i_core:core|_net_69~0                                                                         ; 12      ;
; rv32i_core:core|gen_gr:gr|gr~2329                                                                 ; 12      ;
; rv32i_core:core|gen_gr:gr|gr~2328                                                                 ; 12      ;
; rv32i_core:core|gen_gr:gr|s2_rd[7]~10                                                             ; 12      ;
; rv32i_core:core|gen_gr:gr|s2_rd[6]~9                                                              ; 12      ;
; rv32i_core:core|gen_gr:gr|s2_rd[5]~8                                                              ; 12      ;
; rv32i_core:core|gen_gr:gr|s1_rd[26]~29                                                            ; 12      ;
; rv32i_core:core|gen_gr:gr|gr~1536                                                                 ; 12      ;
; rv32i_core:core|gen_gr:gr|s1_rd[22]~25                                                            ; 12      ;
; rv32i_core:core|gen_gr:gr|s1_rd[20]~23                                                            ; 12      ;
; rv32i_core:core|gen_gr:gr|s1_rd[19]~22                                                            ; 12      ;
; rv32i_core:core|gen_gr:gr|s1_rd[15]~18                                                            ; 12      ;
; rv32i_core:core|gen_gr:gr|s1_rd[14]~17                                                            ; 12      ;
; rv32i_core:core|gen_gr:gr|s1_rd[12]~15                                                            ; 12      ;
; rv32i_core:core|gen_gr:gr|s1_rd[10]~13                                                            ; 12      ;
; rv32i_core:core|gen_gr:gr|s1_rd[9]~12                                                             ; 12      ;
; rv32i_core:core|gen_gr:gr|s1_rd[2]~9                                                              ; 12      ;
; rv32i_core:core|gen_gr:gr|s1_rd[1]~4                                                              ; 12      ;
; rv32i_core:core|order.00001100                                                                    ; 12      ;
; rv32i_core:core|_gr_rs2~4                                                                         ; 12      ;
; rv32i_core:core|ord.01010111                                                                      ; 12      ;
; rv32i_core:core|ShiftRight0~65                                                                    ; 11      ;
; rv32i_core:core|gen_gr:gr|gr~2388                                                                 ; 11      ;
; rv32i_core:core|ift                                                                               ; 11      ;
; rv32i_core:core|en[1]                                                                             ; 11      ;
; rv32i_core:core|_net_76~0                                                                         ; 11      ;
; rv32i_core:core|gen_gr:gr|s2_rd[15]~19                                                            ; 11      ;
; rv32i_core:core|gen_gr:gr|s2_rd[13]~17                                                            ; 11      ;
; rv32i_core:core|gen_gr:gr|s2_rd[14]~16                                                            ; 11      ;
; rv32i_core:core|gen_gr:gr|s2_rd[11]~15                                                            ; 11      ;
; rv32i_core:core|gen_gr:gr|s2_rd[12]~14                                                            ; 11      ;
; rv32i_core:core|gen_gr:gr|s2_rd[9]~13                                                             ; 11      ;
; rv32i_core:core|gen_gr:gr|s2_rd[10]~12                                                            ; 11      ;
; rv32i_core:core|gen_gr:gr|s2_rd[8]~11                                                             ; 11      ;
; rv32i_core:core|gen_gr:gr|gr~1641                                                                 ; 11      ;
; rv32i_core:core|gen_gr:gr|s1_rd[18]~21                                                            ; 11      ;
; rv32i_core:core|gen_gr:gr|s1_rd[17]~20                                                            ; 11      ;
; rv32i_core:core|gen_gr:gr|gr~1389                                                                 ; 11      ;
; rv32i_core:core|gen_gr:gr|s1_rd[16]~19                                                            ; 11      ;
; rv32i_core:core|gen_gr:gr|gr~1347                                                                 ; 11      ;
; rv32i_core:core|gen_gr:gr|gr~1305                                                                 ; 11      ;
; rv32i_core:core|imm12[5]                                                                          ; 11      ;
; rv32i_core:core|_proc_exei_1_set~0                                                                ; 11      ;
; rv32i_core:core|gen_gr:gr|s1_rd[0]~3                                                              ; 11      ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[5]  ; 11      ;
; rv32i_core:core|pc[1]                                                                             ; 10      ;
; rv32i_core:core|_gr_wd[15]~123                                                                    ; 10      ;
; rv32i_core:core|gen_gr:gr|gr~2337                                                                 ; 10      ;
; rv32i_core:core|gen_gr:gr|gr~2333                                                                 ; 10      ;
; rv32i_core:core|gen_gr:gr|gr~2327                                                                 ; 10      ;
; rv32i_core:core|gen_gr:gr|gr~2284                                                                 ; 10      ;
; rv32i_core:core|gen_gr:gr|s2_rd[23]~27                                                            ; 10      ;
; rv32i_core:core|gen_gr:gr|s2_rd[21]~25                                                            ; 10      ;
; rv32i_core:core|gen_gr:gr|s2_rd[22]~24                                                            ; 10      ;
; rv32i_core:core|gen_gr:gr|s2_rd[19]~23                                                            ; 10      ;
; rv32i_core:core|gen_gr:gr|s2_rd[20]~22                                                            ; 10      ;
; rv32i_core:core|gen_gr:gr|s2_rd[17]~21                                                            ; 10      ;
; rv32i_core:core|gen_gr:gr|s2_rd[18]~20                                                            ; 10      ;
; rv32i_core:core|gen_gr:gr|s2_rd[16]~18                                                            ; 10      ;
; rv32i_core:core|gen_gr:gr|gr~1557                                                                 ; 10      ;
; rv32i_core:core|gen_gr:gr|gr~1515                                                                 ; 10      ;
; rv32i_core:core|gen_gr:gr|gr~1494                                                                 ; 10      ;
; rv32i_core:core|gen_gr:gr|gr~1473                                                                 ; 10      ;
; rv32i_core:core|gen_gr:gr|gr~1431                                                                 ; 10      ;
; rv32i_core:core|imm12[10]                                                                         ; 10      ;
; rv32i_core:core|imm12[8]                                                                          ; 10      ;
; rv32i_core:core|imm12[7]                                                                          ; 10      ;
; rv32i_core:core|ord~99                                                                            ; 10      ;
; rv32i_core:core|order~63                                                                          ; 10      ;
; rv32i_core:core|_net_39~0                                                                         ; 10      ;
; rv32i_core:core|wdata[24]~17                                                                      ; 10      ;
; rv32i_core:core|wdata[16]~16                                                                      ; 10      ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[6]  ; 10      ;
; rv32i_core:core|_gr_wd[31]~752                                                                    ; 9       ;
; rv32i_core:core|order.01010010                                                                    ; 9       ;
; rv32i_core:core|gen_gr:gr|gr~2335                                                                 ; 9       ;
; rv32i_core:core|gen_gr:gr|s2_rd[29]~33                                                            ; 9       ;
; rv32i_core:core|gen_gr:gr|s2_rd[27]~31                                                            ; 9       ;
; rv32i_core:core|gen_gr:gr|s2_rd[28]~30                                                            ; 9       ;
; rv32i_core:core|gen_gr:gr|s2_rd[25]~29                                                            ; 9       ;
; rv32i_core:core|gen_gr:gr|s2_rd[26]~28                                                            ; 9       ;
; rv32i_core:core|gen_gr:gr|s2_rd[24]~26                                                            ; 9       ;
; rv32i_core:core|gen_gr:gr|gr~1662                                                                 ; 9       ;
; rv32i_core:core|gen_gr:gr|gr~1368                                                                 ; 9       ;
; rv32i_core:core|gen_gr:gr|gr~1326                                                                 ; 9       ;
; rv32i_core:core|imm12[9]                                                                          ; 9       ;
; rv32i_core:core|imm12[6]                                                                          ; 9       ;
; rv32i_core:core|Equal7~1                                                                          ; 9       ;
; rv32i_core:core|Equal20~0                                                                         ; 9       ;
; rv32i_core:core|wdata[8]~19                                                                       ; 9       ;
; rv32i_core:core|wdata[24]~18                                                                      ; 9       ;
; rv32i_core:core|ord.01011010                                                                      ; 9       ;
; rv32i_core:core|exes                                                                              ; 9       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[30] ; 9       ;
; rv32i_core:core|rd_tmp[8]~4                                                                       ; 8       ;
; rv32i_core:core|wdata[16]~26                                                                      ; 8       ;
; rv32i_core:core|wdata[8]~20                                                                       ; 8       ;
; rv32i_core:core|rd_tmp[5]~1                                                                       ; 8       ;
; rv32i_core:core|_gr_wd~779                                                                        ; 8       ;
; rv32i_core:core|_gr_wd[15]~389                                                                    ; 8       ;
; rv32i_core:core|ShiftRight4~47                                                                    ; 8       ;
; rv32i_core:core|en[0]                                                                             ; 8       ;
; rv32i_core:core|_gr_wd~182                                                                        ; 8       ;
; rv32i_core:core|iaddr[11]~9                                                                       ; 8       ;
; rv32i_core:core|iaddr[10]~8                                                                       ; 8       ;
; rv32i_core:core|iaddr[9]~7                                                                        ; 8       ;
; rv32i_core:core|iaddr[8]~6                                                                        ; 8       ;
; rv32i_core:core|iaddr[7]~5                                                                        ; 8       ;
; rv32i_core:core|iaddr[6]~4                                                                        ; 8       ;
; rv32i_core:core|iaddr[5]~3                                                                        ; 8       ;
; rv32i_core:core|iaddr[4]~2                                                                        ; 8       ;
; rv32i_core:core|iaddr[3]~1                                                                        ; 8       ;
; rv32i_core:core|iaddr[2]~0                                                                        ; 8       ;
; rv32i_core:core|exej                                                                              ; 8       ;
; rv32i_core:core|_gr_rd~5                                                                          ; 8       ;
; rv32i_core:core|_gr_wd[8]~134                                                                     ; 8       ;
; rv32i_core:core|_gr_rd~4                                                                          ; 8       ;
; rv32i_core:core|_gr_wd[8]~125                                                                     ; 8       ;
; rv32i_core:core|_gr_rd~1                                                                          ; 8       ;
; rv32i_core:core|_gr_rd~0                                                                          ; 8       ;
; rv32i_core:core|_gr_wd[9]~121                                                                     ; 8       ;
; rv32i_core:core|gen_gr:gr|s2_rd[30]~32                                                            ; 8       ;
; rv32i_core:core|_net_13~0                                                                         ; 8       ;
; rv32i_core:core|rd~0                                                                              ; 8       ;
; rv32i_core:core|imm12~4                                                                           ; 8       ;
; rv32i_core:core|order.01101101                                                                    ; 8       ;
; rv32i_core:core|rs1~0                                                                             ; 8       ;
; rv32i_core:core|always2~7                                                                         ; 8       ;
; rv32i_core:core|order.01100110                                                                    ; 8       ;
; Equal0~10                                                                                         ; 8       ;
; ram_wrap:ramw|data_ram:ram3|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[7] ; 8       ;
; ram_wrap:ramw|data_ram:ram2|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[7] ; 8       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[3]  ; 8       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[4]  ; 8       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[20] ; 8       ;
; rv32i_core:core|_gr_wd~184                                                                        ; 7       ;
; rv32i_core:core|gen_gr:gr|gr~2387                                                                 ; 7       ;
; rv32i_core:core|exeu                                                                              ; 7       ;
; rv32i_core:core|ord.01010101                                                                      ; 7       ;
; rv32i_core:core|_net_207~0                                                                        ; 7       ;
; rv32i_core:core|_gr_rd~3                                                                          ; 7       ;
; rv32i_core:core|_gr_wd~120                                                                        ; 7       ;
; rv32i_core:core|ShiftRight3~5                                                                     ; 7       ;
; rv32i_core:core|_net_132~0                                                                        ; 7       ;
; rv32i_core:core|gen_gr:gr|gr~1410                                                                 ; 7       ;
; rv32i_core:core|exei_jalr                                                                         ; 7       ;
; rv32i_core:core|Equal7~2                                                                          ; 7       ;
; rv32i_core:core|_net_136~1                                                                        ; 7       ;
; rv32i_core:core|order.00010010                                                                    ; 7       ;
; rv32i_core:core|adr[1]                                                                            ; 7       ;
; rv32i_core:core|order.01010110                                                                    ; 7       ;
; ram_wrap:ramw|data_ram:ram1|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[7] ; 7       ;
; ram_wrap:ramw|data_ram:ram1|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[0] ; 7       ;
; rv32i_core:core|LessThan5~0                                                                       ; 7       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[28] ; 7       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[29] ; 7       ;
; ram_wrap:ramw|data_ram:ram0|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[7] ; 7       ;
; rv32i_core:core|rs2~5                                                                             ; 6       ;
; rv32i_core:core|_gr_wd~784                                                                        ; 6       ;
; rv32i_core:core|ShiftRight0~66                                                                    ; 6       ;
; rv32i_core:core|ShiftLeft1~31                                                                     ; 6       ;
; rv32i_core:core|ShiftRight3~7                                                                     ; 6       ;
; rv32i_core:core|imm12[8]~11                                                                       ; 6       ;
; rv32i_core:core|_gr_rd~10                                                                         ; 6       ;
; rv32i_core:core|_gr_rd~6                                                                          ; 6       ;
; rv32i_core:core|ShiftRight0~11                                                                    ; 6       ;
; rv32i_core:core|ord.01010100                                                                      ; 6       ;
; rv32i_core:core|ShiftLeft1~15                                                                     ; 6       ;
; rv32i_core:core|ShiftLeft1~14                                                                     ; 6       ;
; rv32i_core:core|Equal25~20                                                                        ; 6       ;
; rv32i_core:core|_net_139~0                                                                        ; 6       ;
; rv32i_core:core|gen_gr:gr|gr~1452                                                                 ; 6       ;
; rv32i_core:core|gen_gr:gr|gr~1451                                                                 ; 6       ;
; rv32i_core:core|gen_gr:gr|gr~1441                                                                 ; 6       ;
; rv32i_core:core|order~64                                                                          ; 6       ;
; rv32i_core:core|_net_20~0                                                                         ; 6       ;
; rv32i_core:core|_net_12~0                                                                         ; 6       ;
; rv32i_core:core|imm12~5                                                                           ; 6       ;
; rv32i_core:core|imm12[1]~2                                                                        ; 6       ;
; rv32i_core:core|_gr_rs1~8                                                                         ; 6       ;
; rv32i_core:core|_gr_rs2~11                                                                        ; 6       ;
; rv32i_core:core|order.00001011                                                                    ; 6       ;
; rv32i_core:core|_gr_wd[0]~98                                                                      ; 6       ;
; rv32i_core:core|order.01101100                                                                    ; 6       ;
; rv32i_core:core|order.00010000                                                                    ; 6       ;
; rv32i_core:core|order.01011010                                                                    ; 6       ;
; rv32i_core:core|order.01010111                                                                    ; 6       ;
; rv32i_core:core|Add9~50                                                                           ; 6       ;
; ram_wrap:ramw|data_ram:ram2|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[3] ; 6       ;
; ram_wrap:ramw|data_ram:ram3|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[3] ; 6       ;
; ram_wrap:ramw|data_ram:ram2|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[2] ; 6       ;
; ram_wrap:ramw|data_ram:ram3|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[2] ; 6       ;
; ram_wrap:ramw|data_ram:ram2|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[6] ; 6       ;
; ram_wrap:ramw|data_ram:ram3|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[6] ; 6       ;
; ram_wrap:ramw|data_ram:ram2|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[5] ; 6       ;
; ram_wrap:ramw|data_ram:ram3|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[5] ; 6       ;
; ram_wrap:ramw|data_ram:ram2|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[4] ; 6       ;
; ram_wrap:ramw|data_ram:ram3|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[4] ; 6       ;
; ram_wrap:ramw|data_ram:ram2|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[1] ; 6       ;
; ram_wrap:ramw|data_ram:ram3|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[1] ; 6       ;
; ram_wrap:ramw|data_ram:ram2|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[0] ; 6       ;
; ram_wrap:ramw|data_ram:ram3|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[0] ; 6       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[25] ; 6       ;
; ram_wrap:ramw|data_ram:ram0|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[6] ; 6       ;
; ram_wrap:ramw|data_ram:ram0|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[5] ; 6       ;
; ram_wrap:ramw|data_ram:ram0|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[4] ; 6       ;
; ram_wrap:ramw|data_ram:ram0|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[3] ; 6       ;
; ram_wrap:ramw|data_ram:ram0|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[2] ; 6       ;
; ram_wrap:ramw|data_ram:ram0|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[1] ; 6       ;
; ram_wrap:ramw|data_ram:ram0|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[0] ; 6       ;
; rv32i_core:core|rd~4                                                                              ; 5       ;
; rv32i_core:core|_gr_wd[20]~624                                                                    ; 5       ;
; rv32i_core:core|_gr_wd[11]~443                                                                    ; 5       ;
; rv32i_core:core|_gr_wd~373                                                                        ; 5       ;
; rv32i_core:core|ShiftRight2~34                                                                    ; 5       ;
; rv32i_core:core|_net_48~0                                                                         ; 5       ;
; rv32i_core:core|ShiftRight2~28                                                                    ; 5       ;
; rv32i_core:core|ShiftRight0~56                                                                    ; 5       ;
; rv32i_core:core|ShiftLeft0~13                                                                     ; 5       ;
; rv32i_core:core|_gr_wd~185                                                                        ; 5       ;
; rv32i_core:core|_gr_wd~181                                                                        ; 5       ;
; rv32i_core:core|ShiftRight2~5                                                                     ; 5       ;
; rv32i_core:core|imm12[1]~12                                                                       ; 5       ;
; rv32i_core:core|imm12[1]~10                                                                       ; 5       ;
; rv32i_core:core|rs1~2                                                                             ; 5       ;
; rv32i_core:core|_gr_rd_n[1]~2                                                                     ; 5       ;
; rv32i_core:core|odr.01010110                                                                      ; 5       ;
; rv32i_core:core|ShiftLeft0~0                                                                      ; 5       ;
; rv32i_core:core|_gr_wd~112                                                                        ; 5       ;
; rv32i_core:core|rs2~3                                                                             ; 5       ;
; rv32i_core:core|_net_152~0                                                                        ; 5       ;
; rv32i_core:core|gen_gr:gr|gr~1409                                                                 ; 5       ;
; rv32i_core:core|gen_gr:gr|gr~1399                                                                 ; 5       ;
; rv32i_core:core|gen_gr:gr|gr~1367                                                                 ; 5       ;
; rv32i_core:core|gen_gr:gr|gr~1357                                                                 ; 5       ;
; rv32i_core:core|always2~20                                                                        ; 5       ;
; rv32i_core:core|Equal15~0                                                                         ; 5       ;
; rv32i_core:core|order.01100111                                                                    ; 5       ;
; rv32i_core:core|_net_50~0                                                                         ; 5       ;
; rv32i_core:core|Equal0~5                                                                          ; 5       ;
; rv32i_core:core|order.01110100                                                                    ; 5       ;
; rv32i_core:core|order.01101110                                                                    ; 5       ;
; rv32i_core:core|order.00001111                                                                    ; 5       ;
; rv32i_core:core|order.00010001                                                                    ; 5       ;
; rv32i_core:core|order.00001110                                                                    ; 5       ;
; rv32i_core:core|order.00010011                                                                    ; 5       ;
; Equal0~0                                                                                          ; 5       ;
; rv32i_core:core|adr[0]                                                                            ; 5       ;
; rv32i_core:core|_net_127~0                                                                        ; 5       ;
; rv32i_core:core|_net_122~0                                                                        ; 5       ;
; rv32i_core:core|order.01010100                                                                    ; 5       ;
; rv32i_core:core|LessThan1~318                                                                     ; 5       ;
; rv32i_core:core|LessThan1~308                                                                     ; 5       ;
; rv32i_core:core|LessThan1~273                                                                     ; 5       ;
; rv32i_core:core|LessThan1~258                                                                     ; 5       ;
; rv32i_core:core|LessThan5~132                                                                     ; 5       ;
; rv32i_core:core|LessThan1~223                                                                     ; 5       ;
; rv32i_core:core|LessThan1~208                                                                     ; 5       ;
; rv32i_core:core|LessThan5~107                                                                     ; 5       ;
; rv32i_core:core|LessThan1~173                                                                     ; 5       ;
; rv32i_core:core|LessThan1~158                                                                     ; 5       ;
; rv32i_core:core|LessThan5~82                                                                      ; 5       ;
; rv32i_core:core|LessThan1~123                                                                     ; 5       ;
; rv32i_core:core|LessThan4~57                                                                      ; 5       ;
; rv32i_core:core|LessThan1~108                                                                     ; 5       ;
; rv32i_core:core|LessThan5~57                                                                      ; 5       ;
; rv32i_core:core|LessThan1~73                                                                      ; 5       ;
; rv32i_core:core|LessThan4~32                                                                      ; 5       ;
; rv32i_core:core|LessThan1~58                                                                      ; 5       ;
; rv32i_core:core|LessThan5~32                                                                      ; 5       ;
; rv32i_core:core|Add9~122                                                                          ; 5       ;
; rv32i_core:core|Add9~97                                                                           ; 5       ;
; rv32i_core:core|Add9~72                                                                           ; 5       ;
; rv32i_core:core|Add9~42                                                                           ; 5       ;
; rv32i_core:core|Add9~17                                                                           ; 5       ;
; rv32i_core:core|Add0~122                                                                          ; 5       ;
; rv32i_core:core|Add1~72                                                                           ; 5       ;
; rv32i_core:core|Add3~127                                                                          ; 5       ;
; rv32i_core:core|Add4~127                                                                          ; 5       ;
; rv32i_core:core|Add1~47                                                                           ; 5       ;
; rv32i_core:core|Add0~97                                                                           ; 5       ;
; rv32i_core:core|Add4~102                                                                          ; 5       ;
; rv32i_core:core|Add3~102                                                                          ; 5       ;
; rv32i_core:core|Add1~22                                                                           ; 5       ;
; rv32i_core:core|Add0~72                                                                           ; 5       ;
; rv32i_core:core|Add3~77                                                                           ; 5       ;
; rv32i_core:core|Add4~77                                                                           ; 5       ;
; rv32i_core:core|Add0~47                                                                           ; 5       ;
; rv32i_core:core|Add4~52                                                                           ; 5       ;
; rv32i_core:core|Add3~52                                                                           ; 5       ;
; ram_wrap:ramw|data_ram:ram1|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[3] ; 5       ;
; ram_wrap:ramw|data_ram:ram1|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[2] ; 5       ;
; rv32i_core:core|Add0~12                                                                           ; 5       ;
; ram_wrap:ramw|data_ram:ram1|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[6] ; 5       ;
; rv32i_core:core|Add4~17                                                                           ; 5       ;
; rv32i_core:core|Add3~17                                                                           ; 5       ;
; ram_wrap:ramw|data_ram:ram1|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[5] ; 5       ;
; ram_wrap:ramw|data_ram:ram1|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[4] ; 5       ;
; ram_wrap:ramw|data_ram:ram1|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|q_a[1] ; 5       ;
; rv32i_core:core|Add4~2                                                                            ; 5       ;
; rv32i_core:core|Add3~2                                                                            ; 5       ;
; rv32i_core:core|LessThan1~1                                                                       ; 5       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[2]  ; 5       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[24] ; 5       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[21] ; 5       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[22] ; 5       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[23] ; 5       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[26] ; 5       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[27] ; 5       ;
; rv32i_core:core|Add6~122                                                                          ; 5       ;
; rv32i_core:core|Add8~127                                                                          ; 5       ;
; rv32i_core:core|_net_97[25]~123                                                                   ; 5       ;
; rv32i_core:core|Add6~97                                                                           ; 5       ;
; rv32i_core:core|Add8~102                                                                          ; 5       ;
; rv32i_core:core|_net_97[20]~98                                                                    ; 5       ;
; rv32i_core:core|Add6~72                                                                           ; 5       ;
; rv32i_core:core|Add8~77                                                                           ; 5       ;
; rv32i_core:core|_net_97[15]~73                                                                    ; 5       ;
; rv32i_core:core|Add6~47                                                                           ; 5       ;
; rv32i_core:core|Add8~52                                                                           ; 5       ;
; rv32i_core:core|_net_97[10]~48                                                                    ; 5       ;
; rv32i_core:core|Add6~12                                                                           ; 5       ;
; rv32i_core:core|Add8~17                                                                           ; 5       ;
; rv32i_core:core|_net_97[5]~13                                                                     ; 5       ;
; rv32i_core:core|_net_97[1]~1                                                                      ; 5       ;
; rv32i_core:core|Add7~2                                                                            ; 5       ;
; rv32i_core:core|Add8~2                                                                            ; 5       ;
; rv32i_core:core|_gr_wd~1000                                                                       ; 4       ;
; rv32i_core:core|_gr_wd~999                                                                        ; 4       ;
; rv32i_core:core|ShiftRight0~85                                                                    ; 4       ;
; rv32i_core:core|ShiftLeft1~125                                                                    ; 4       ;
; rv32i_core:core|_net_18~2                                                                         ; 4       ;
; rv32i_core:core|Equal0~6                                                                          ; 4       ;
; rv32i_core:core|pc[12]~34                                                                         ; 4       ;
; rv32i_core:core|imm[19]                                                                           ; 4       ;
; rv32i_core:core|_gr_wd~925                                                                        ; 4       ;
; rv32i_core:core|_gr_wd~844                                                                        ; 4       ;
; rv32i_core:core|ShiftLeft0~69                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~67                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~65                                                                     ; 4       ;
; rv32i_core:core|_gr_wd~693                                                                        ; 4       ;
; rv32i_core:core|ShiftLeft0~64                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~62                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~60                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft1~85                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~59                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~55                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft1~80                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~52                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft1~75                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~48                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft1~71                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~45                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft1~68                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~40                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~36                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~31                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~27                                                                     ; 4       ;
; rv32i_core:core|_gr_wd[8]~367                                                                     ; 4       ;
; rv32i_core:core|_gr_wd[8]~366                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft1~48                                                                     ; 4       ;
; rv32i_core:core|_gr_wd~348                                                                        ; 4       ;
; rv32i_core:core|_gr_wd[3]~328                                                                     ; 4       ;
; rv32i_core:core|ShiftRight4~53                                                                    ; 4       ;
; rv32i_core:core|ShiftRight2~39                                                                    ; 4       ;
; rv32i_core:core|ShiftRight2~38                                                                    ; 4       ;
; rv32i_core:core|_gr_wd[7]~291                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~20                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft1~40                                                                     ; 4       ;
; rv32i_core:core|ShiftRight3~52                                                                    ; 4       ;
; rv32i_core:core|ShiftRight3~47                                                                    ; 4       ;
; rv32i_core:core|ShiftRight3~42                                                                    ; 4       ;
; rv32i_core:core|ShiftRight3~38                                                                    ; 4       ;
; rv32i_core:core|ShiftRight3~35                                                                    ; 4       ;
; rv32i_core:core|ShiftLeft0~18                                                                     ; 4       ;
; rv32i_core:core|ShiftRight3~31                                                                    ; 4       ;
; rv32i_core:core|ShiftRight3~30                                                                    ; 4       ;
; rv32i_core:core|ShiftRight3~28                                                                    ; 4       ;
; rv32i_core:core|ShiftRight3~22                                                                    ; 4       ;
; rv32i_core:core|ShiftRight3~18                                                                    ; 4       ;
; rv32i_core:core|ShiftRight2~26                                                                    ; 4       ;
; rv32i_core:core|ShiftRight2~22                                                                    ; 4       ;
; rv32i_core:core|ShiftRight2~18                                                                    ; 4       ;
; rv32i_core:core|ShiftLeft1~32                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft1~29                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft1~27                                                                     ; 4       ;
; rv32i_core:core|ShiftLeft0~7                                                                      ; 4       ;
; rv32i_core:core|_gr_wd~213                                                                        ; 4       ;
; rv32i_core:core|ShiftLeft0~6                                                                      ; 4       ;
; rv32i_core:core|ShiftLeft1~25                                                                     ; 4       ;
; rv32i_core:core|_gr_wd~190                                                                        ; 4       ;
; rv32i_core:core|ShiftRight0~41                                                                    ; 4       ;
; rv32i_core:core|ShiftRight0~40                                                                    ; 4       ;
; rv32i_core:core|ShiftRight0~37                                                                    ; 4       ;
; rv32i_core:core|ShiftRight4~34                                                                    ; 4       ;
; rv32i_core:core|pc[11]                                                                            ; 4       ;
; rv32i_core:core|pc[10]                                                                            ; 4       ;
; rv32i_core:core|pc[9]                                                                             ; 4       ;
; rv32i_core:core|pc[8]                                                                             ; 4       ;
; rv32i_core:core|pc[7]                                                                             ; 4       ;
; rv32i_core:core|pc[6]                                                                             ; 4       ;
; rv32i_core:core|pc[5]                                                                             ; 4       ;
; rv32i_core:core|pc[4]                                                                             ; 4       ;
; rv32i_core:core|pc[3]                                                                             ; 4       ;
; rv32i_core:core|pc[2]                                                                             ; 4       ;
; rv32i_core:core|order.01011001                                                                    ; 4       ;
; rv32i_core:core|ShiftRight0~29                                                                    ; 4       ;
; rv32i_core:core|ShiftRight0~20                                                                    ; 4       ;
; rv32i_core:core|ShiftRight0~18                                                                    ; 4       ;
; rv32i_core:core|_gr_wd~133                                                                        ; 4       ;
; rv32i_core:core|_gr_wd~124                                                                        ; 4       ;
; rv32i_core:core|ShiftRight4~13                                                                    ; 4       ;
; rv32i_core:core|ShiftRight4~9                                                                     ; 4       ;
; rv32i_core:core|ShiftRight4~5                                                                     ; 4       ;
; rv32i_core:core|always2~21                                                                        ; 4       ;
; rv32i_core:core|order~70                                                                          ; 4       ;
; rv32i_core:core|_net_146~0                                                                        ; 4       ;
; rv32i_core:core|_net_155~0                                                                        ; 4       ;
; rv32i_core:core|gen_gr:gr|gr~1703                                                                 ; 4       ;
; rv32i_core:core|gen_gr:gr|gr~1693                                                                 ; 4       ;
; rv32i_core:core|gen_gr:gr|gr~1493                                                                 ; 4       ;
; rv32i_core:core|gen_gr:gr|gr~1483                                                                 ; 4       ;
; rv32i_core:core|gen_gr:gr|gr~1430                                                                 ; 4       ;
; rv32i_core:core|gen_gr:gr|gr~1420                                                                 ; 4       ;
; rv32i_core:core|gen_gr:gr|gr~1325                                                                 ; 4       ;
; rv32i_core:core|gen_gr:gr|gr~1315                                                                 ; 4       ;
; rv32i_core:core|_net_11~0                                                                         ; 4       ;
; rv32i_core:core|always2~18                                                                        ; 4       ;
; rv32i_core:core|Equal16~0                                                                         ; 4       ;
; rv32i_core:core|always2~15                                                                        ; 4       ;
; rv32i_core:core|_net_44~2                                                                         ; 4       ;
; rv32i_core:core|imm12~3                                                                           ; 4       ;
; rv32i_core:core|_net_23~0                                                                         ; 4       ;
; rv32i_core:core|_net_38~0                                                                         ; 4       ;
; rv32i_core:core|always2~10                                                                        ; 4       ;
; rv32i_core:core|order.01101001                                                                    ; 4       ;
; rv32i_core:core|_net_52~0                                                                         ; 4       ;
; rv32i_core:core|Equal7~3                                                                          ; 4       ;
; rv32i_core:core|Equal9~0                                                                          ; 4       ;
; rv32i_core:core|always2~9                                                                         ; 4       ;
; rv32i_core:core|always2~8                                                                         ; 4       ;
; rv32i_core:core|Equal0~4                                                                          ; 4       ;
; rv32i_core:core|always2~6                                                                         ; 4       ;
; rv32i_core:core|order.00010111                                                                    ; 4       ;
; rv32i_core:core|order.00010110                                                                    ; 4       ;
; rv32i_core:core|order.00010100                                                                    ; 4       ;
; rv32i_core:core|order.00011000                                                                    ; 4       ;
; rv32i_core:core|order.00000000                                                                    ; 4       ;
; rv32i_core:core|order.01011111                                                                    ; 4       ;
; rv32i_core:core|order.01010101                                                                    ; 4       ;
; rv32i_core:core|order.01110001                                                                    ; 4       ;
; rv32i_core:core|Add7~0                                                                            ; 4       ;
; rv32i_core:core|_gr_wd~1009                                                                       ; 3       ;
; rv32i_core:core|_gr_wd~997                                                                        ; 3       ;
; rv32i_core:core|ShiftRight4~58                                                                    ; 3       ;
; rv32i_core:core|_net_17~2                                                                         ; 3       ;
; rv32i_core:core|pc[31]                                                                            ; 3       ;
; rv32i_core:core|pc[30]                                                                            ; 3       ;
; rv32i_core:core|pc[29]                                                                            ; 3       ;
; rv32i_core:core|pc[28]                                                                            ; 3       ;
; rv32i_core:core|pc[27]                                                                            ; 3       ;
; rv32i_core:core|pc[26]                                                                            ; 3       ;
; rv32i_core:core|pc[25]                                                                            ; 3       ;
; rv32i_core:core|pc[24]                                                                            ; 3       ;
; rv32i_core:core|pc[23]                                                                            ; 3       ;
; rv32i_core:core|pc[22]                                                                            ; 3       ;
; rv32i_core:core|pc[21]                                                                            ; 3       ;
; rv32i_core:core|pc[20]                                                                            ; 3       ;
; rv32i_core:core|pc[19]                                                                            ; 3       ;
; rv32i_core:core|pc[18]                                                                            ; 3       ;
; rv32i_core:core|pc[17]                                                                            ; 3       ;
; rv32i_core:core|pc[16]                                                                            ; 3       ;
; rv32i_core:core|pc[15]                                                                            ; 3       ;
; rv32i_core:core|pc[14]                                                                            ; 3       ;
; rv32i_core:core|pc[13]                                                                            ; 3       ;
; rv32i_core:core|pc[12]                                                                            ; 3       ;
; rv32i_core:core|pc[12]~29                                                                         ; 3       ;
; rv32i_core:core|pc~20                                                                             ; 3       ;
; rv32i_core:core|pc~19                                                                             ; 3       ;
; rv32i_core:core|rd_tmp[8]~0                                                                       ; 3       ;
; rv32i_core:core|imm[18]                                                                           ; 3       ;
; rv32i_core:core|_gr_wd~916                                                                        ; 3       ;
; rv32i_core:core|imm[17]                                                                           ; 3       ;
; rv32i_core:core|imm[16]                                                                           ; 3       ;
; rv32i_core:core|imm[15]                                                                           ; 3       ;
; rv32i_core:core|imm[14]                                                                           ; 3       ;
; rv32i_core:core|imm[13]                                                                           ; 3       ;
; rv32i_core:core|imm[12]                                                                           ; 3       ;
; rv32i_core:core|ShiftLeft0~71                                                                     ; 3       ;
; rv32i_core:core|imm[11]                                                                           ; 3       ;
; rv32i_core:core|_gr_wd[26]~751                                                                    ; 3       ;
; rv32i_core:core|imm[10]                                                                           ; 3       ;
; rv32i_core:core|ShiftLeft1~98                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft1~97                                                                     ; 3       ;
; rv32i_core:core|imm[9]                                                                            ; 3       ;
; rv32i_core:core|ShiftLeft1~94                                                                     ; 3       ;
; rv32i_core:core|imm[8]                                                                            ; 3       ;
; rv32i_core:core|ShiftLeft1~92                                                                     ; 3       ;
; rv32i_core:core|imm[7]                                                                            ; 3       ;
; rv32i_core:core|ShiftLeft0~63                                                                     ; 3       ;
; rv32i_core:core|_gr_wd[20]~654                                                                    ; 3       ;
; rv32i_core:core|imm[6]                                                                            ; 3       ;
; rv32i_core:core|ShiftLeft1~89                                                                     ; 3       ;
; rv32i_core:core|_gr_wd~637                                                                        ; 3       ;
; rv32i_core:core|imm[5]                                                                            ; 3       ;
; rv32i_core:core|ShiftLeft1~86                                                                     ; 3       ;
; rv32i_core:core|imm[4]                                                                            ; 3       ;
; rv32i_core:core|odr.01011010                                                                      ; 3       ;
; rv32i_core:core|_gr_wd[15]~566                                                                    ; 3       ;
; rv32i_core:core|imm[3]                                                                            ; 3       ;
; rv32i_core:core|ShiftLeft0~50                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft1~77                                                                     ; 3       ;
; rv32i_core:core|imm[2]                                                                            ; 3       ;
; rv32i_core:core|imm[1]                                                                            ; 3       ;
; rv32i_core:core|_gr_wd~503                                                                        ; 3       ;
; rv32i_core:core|_gr_wd[13]~485                                                                    ; 3       ;
; rv32i_core:core|imm[0]                                                                            ; 3       ;
; rv32i_core:core|ShiftLeft1~63                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft1~57                                                                     ; 3       ;
; rv32i_core:core|_gr_wd~411                                                                        ; 3       ;
; rv32i_core:core|ShiftRight2~51                                                                    ; 3       ;
; rv32i_core:core|ShiftLeft1~53                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft1~50                                                                     ; 3       ;
; rv32i_core:core|ShiftRight0~75                                                                    ; 3       ;
; rv32i_core:core|_gr_wd~343                                                                        ; 3       ;
; rv32i_core:core|ShiftRight0~71                                                                    ; 3       ;
; rv32i_core:core|ShiftRight4~51                                                                    ; 3       ;
; rv32i_core:core|ShiftRight2~46                                                                    ; 3       ;
; rv32i_core:core|_gr_wd~321                                                                        ; 3       ;
; rv32i_core:core|ShiftRight4~46                                                                    ; 3       ;
; rv32i_core:core|ShiftRight3~57                                                                    ; 3       ;
; rv32i_core:core|ShiftRight2~36                                                                    ; 3       ;
; rv32i_core:core|ShiftRight0~58                                                                    ; 3       ;
; rv32i_core:core|ShiftRight2~35                                                                    ; 3       ;
; rv32i_core:core|ShiftLeft0~23                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft0~22                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft1~43                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft1~42                                                                     ; 3       ;
; rv32i_core:core|ShiftRight3~46                                                                    ; 3       ;
; rv32i_core:core|ShiftRight3~39                                                                    ; 3       ;
; rv32i_core:core|ShiftRight4~44                                                                    ; 3       ;
; rv32i_core:core|ShiftLeft0~14                                                                     ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~2389                                                                 ; 3       ;
; rv32i_core:core|ShiftLeft1~37                                                                     ; 3       ;
; rv32i_core:core|ShiftRight3~20                                                                    ; 3       ;
; rv32i_core:core|ShiftRight2~29                                                                    ; 3       ;
; rv32i_core:core|ShiftRight2~24                                                                    ; 3       ;
; rv32i_core:core|ShiftRight2~20                                                                    ; 3       ;
; rv32i_core:core|ShiftRight2~19                                                                    ; 3       ;
; rv32i_core:core|ShiftRight3~16                                                                    ; 3       ;
; rv32i_core:core|ShiftLeft1~26                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft0~12                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft0~11                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft0~8                                                                      ; 3       ;
; rv32i_core:core|ShiftRight3~13                                                                    ; 3       ;
; rv32i_core:core|ShiftRight3~12                                                                    ; 3       ;
; rv32i_core:core|_gr_wd~195                                                                        ; 3       ;
; rv32i_core:core|ShiftLeft1~24                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft1~23                                                                     ; 3       ;
; rv32i_core:core|_gr_wd~191                                                                        ; 3       ;
; rv32i_core:core|_gr_wd[4]~180                                                                     ; 3       ;
; rv32i_core:core|ShiftRight0~49                                                                    ; 3       ;
; rv32i_core:core|ShiftRight0~48                                                                    ; 3       ;
; rv32i_core:core|ShiftRight2~10                                                                    ; 3       ;
; rv32i_core:core|ShiftRight2~9                                                                     ; 3       ;
; rv32i_core:core|ShiftRight2~8                                                                     ; 3       ;
; rv32i_core:core|ShiftRight0~39                                                                    ; 3       ;
; rv32i_core:core|ShiftRight0~38                                                                    ; 3       ;
; rv32i_core:core|ShiftLeft0~2                                                                      ; 3       ;
; rv32i_core:core|ShiftLeft0~1                                                                      ; 3       ;
; rv32i_core:core|ShiftLeft1~20                                                                     ; 3       ;
; rv32i_core:core|ShiftRight4~40                                                                    ; 3       ;
; rv32i_core:core|ShiftRight4~38                                                                    ; 3       ;
; rv32i_core:core|ShiftRight4~37                                                                    ; 3       ;
; rv32i_core:core|ShiftRight4~33                                                                    ; 3       ;
; rv32i_core:core|order~104                                                                         ; 3       ;
; rv32i_core:core|order~102                                                                         ; 3       ;
; rv32i_core:core|odr.01010111                                                                      ; 3       ;
; rv32i_core:core|ShiftRight0~34                                                                    ; 3       ;
; rv32i_core:core|ShiftRight0~33                                                                    ; 3       ;
; rv32i_core:core|ShiftRight0~31                                                                    ; 3       ;
; rv32i_core:core|ShiftRight0~30                                                                    ; 3       ;
; rv32i_core:core|ShiftRight0~15                                                                    ; 3       ;
; rv32i_core:core|ShiftRight0~14                                                                    ; 3       ;
; rv32i_core:core|_net_66~0                                                                         ; 3       ;
; rv32i_core:core|_gr_wd~126                                                                        ; 3       ;
; rv32i_core:core|_gr_rd~2                                                                          ; 3       ;
; rv32i_core:core|ben[0]                                                                            ; 3       ;
; rv32i_core:core|ben[1]                                                                            ; 3       ;
; rv32i_core:core|ShiftRight4~20                                                                    ; 3       ;
; rv32i_core:core|ShiftRight4~15                                                                    ; 3       ;
; rv32i_core:core|ShiftLeft1~17                                                                     ; 3       ;
; rv32i_core:core|ShiftLeft1~16                                                                     ; 3       ;
; rv32i_core:core|ShiftRight4~8                                                                     ; 3       ;
; rv32i_core:core|_gr_wd~105                                                                        ; 3       ;
; rv32i_core:core|LessThan2~17                                                                      ; 3       ;
; rv32i_core:core|_gr_wd~102                                                                        ; 3       ;
; rv32i_core:core|order~82                                                                          ; 3       ;
; rv32i_core:core|_net_149~0                                                                        ; 3       ;
; rv32i_core:core|pc[12]~16                                                                         ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1763                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1753                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1743                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1733                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1598                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1588                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1514                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1504                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1472                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1462                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1388                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1378                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1346                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1336                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1304                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1294                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1284                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1274                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1264                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1254                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1244                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1234                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1224                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1214                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1164                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1154                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1144                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1134                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1104                                                                 ; 3       ;
; rv32i_core:core|gen_gr:gr|gr~1094                                                                 ; 3       ;
; rv32i_core:core|Equal41~0                                                                         ; 3       ;
; rv32i_core:core|rd~1                                                                              ; 3       ;
; rv32i_core:core|rs1~1                                                                             ; 3       ;
; rv32i_core:core|always2~17                                                                        ; 3       ;
; rv32i_core:core|always2~16                                                                        ; 3       ;
; rv32i_core:core|_net_50~1                                                                         ; 3       ;
; rv32i_core:core|dec~2                                                                             ; 3       ;
; rv32i_core:core|_net_10~0                                                                         ; 3       ;
; rv32i_core:core|order.01101010                                                                    ; 3       ;
; rv32i_core:core|order.00000001                                                                    ; 3       ;
; rv32i_core:core|order.01101111                                                                    ; 3       ;
; rv32i_core:core|_proc_dec_reset~1                                                                 ; 3       ;
; rv32i_core:core|_net_53~0                                                                         ; 3       ;
; rv32i_core:core|_net_56~0                                                                         ; 3       ;
; rv32i_core:core|Equal8~1                                                                          ; 3       ;
; rv32i_core:core|_net_44~1                                                                         ; 3       ;
; rv32i_core:core|exei_2~3                                                                          ; 3       ;
; rv32i_core:core|order.00011001                                                                    ; 3       ;
; rv32i_core:core|order.00010101                                                                    ; 3       ;
; rv32i_core:core|_gr_rs1~1                                                                         ; 3       ;
; rv32i_core:core|_gr_rs1~0                                                                         ; 3       ;
; rv32i_core:core|order.01110010                                                                    ; 3       ;
; rv32i_core:core|order.01110000                                                                    ; 3       ;
; rv32i_core:core|_net_128~0                                                                        ; 3       ;
; rv32i_core:core|_net_64~0                                                                         ; 3       ;
; rv32i_core:core|order.01101000                                                                    ; 3       ;
; rv32i_core:core|pc~12                                                                             ; 3       ;
; rv32i_core:core|_gr_rs2~3                                                                         ; 3       ;
; rv32i_core:core|order.01100011                                                                    ; 3       ;
; rv32i_core:core|order.01100101                                                                    ; 3       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[10] ; 3       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[11] ; 3       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[8]  ; 3       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[7]  ; 3       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[9]  ; 3       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[19] ; 3       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[18] ; 3       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[16] ; 3       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[15] ; 3       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[17] ; 3       ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|q_a[31] ; 3       ;
; rv32i_core:core|_net_97[31]~151                                                                   ; 3       ;
; rv32i_core:core|_net_97[30]~146                                                                   ; 3       ;
; rv32i_core:core|_net_97[29]~141                                                                   ; 3       ;
; rv32i_core:core|_net_97[28]~136                                                                   ; 3       ;
; rv32i_core:core|_net_97[27]~131                                                                   ; 3       ;
; rv32i_core:core|_net_97[26]~126                                                                   ; 3       ;
; rv32i_core:core|_net_97[25]~121                                                                   ; 3       ;
; rv32i_core:core|_net_97[24]~116                                                                   ; 3       ;
; rv32i_core:core|_net_97[23]~111                                                                   ; 3       ;
; rv32i_core:core|_net_97[22]~106                                                                   ; 3       ;
; rv32i_core:core|_net_97[21]~101                                                                   ; 3       ;
; rv32i_core:core|_net_97[20]~96                                                                    ; 3       ;
; rv32i_core:core|_net_97[19]~91                                                                    ; 3       ;
; rv32i_core:core|_net_97[18]~86                                                                    ; 3       ;
; rv32i_core:core|_net_97[17]~81                                                                    ; 3       ;
; rv32i_core:core|_net_97[16]~76                                                                    ; 3       ;
; rv32i_core:core|_net_97[15]~71                                                                    ; 3       ;
; rv32i_core:core|_net_97[14]~66                                                                    ; 3       ;
; rv32i_core:core|_net_97[13]~61                                                                    ; 3       ;
; rv32i_core:core|_net_97[12]~56                                                                    ; 3       ;
; rv32i_core:core|_net_97[11]~51                                                                    ; 3       ;
; rv32i_core:core|_net_97[10]~46                                                                    ; 3       ;
; rv32i_core:core|_net_97[9]~41                                                                     ; 3       ;
; rv32i_core:core|_net_97[8]~36                                                                     ; 3       ;
; rv32i_core:core|_net_97[3]~31                                                                     ; 3       ;
; rv32i_core:core|_net_97[2]~26                                                                     ; 3       ;
; rv32i_core:core|_net_97[7]~21                                                                     ; 3       ;
; rv32i_core:core|_net_97[6]~16                                                                     ; 3       ;
; rv32i_core:core|_net_97[5]~11                                                                     ; 3       ;
; rv32i_core:core|_net_97[4]~6                                                                      ; 3       ;
; rv32i_core:core|_gr_wd[20]~1001                                                                   ; 2       ;
; rv32i_core:core|ShiftRight0~89                                                                    ; 2       ;
; rv32i_core:core|_gr_wd[28]~994                                                                    ; 2       ;
; rv32i_core:core|ShiftRight2~54                                                                    ; 2       ;
; rv32i_core:core|ShiftRight2~53                                                                    ; 2       ;
; rv32i_core:core|ShiftLeft1~126                                                                    ; 2       ;
; rv32i_core:core|ShiftRight0~87                                                                    ; 2       ;
; rv32i_core:core|always2~23                                                                        ; 2       ;
; rv32i_core:core|ShiftRight0~86                                                                    ; 2       ;
; rv32i_core:core|_net_16~2                                                                         ; 2       ;
; rv32i_core:core|_net_19~2                                                                         ; 2       ;
; rv32i_core:core|pc~74                                                                             ; 2       ;
; rv32i_core:core|pc[12]~26                                                                         ; 2       ;
; rv32i_core:core|pc[12]~22                                                                         ; 2       ;
; rv32i_core:core|_proc_ift_set~5                                                                   ; 2       ;
; rv32i_core:core|pc[12]~18                                                                         ; 2       ;
; rv32i_core:core|rd~2                                                                              ; 2       ;
; rv32i_core:core|_net_200~0                                                                        ; 2       ;
; rv32i_core:core|en[1]~1                                                                           ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~734                                                                  ; 2       ;
; rv32i_core:core|_gr_wd~919                                                                        ; 2       ;
; rv32i_core:core|_gr_wd~914                                                                        ; 2       ;
; rv32i_core:core|_gr_wd[30]~910                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~701                                                                  ; 2       ;
; rv32i_core:core|_gr_wd~904                                                                        ; 2       ;
; rv32i_core:core|ShiftLeft0~93                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft1~123                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~732                                                                  ; 2       ;
; rv32i_core:core|ShiftLeft0~90                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft1~120                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~699                                                                  ; 2       ;
; rv32i_core:core|ShiftLeft0~88                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft1~118                                                                    ; 2       ;
; rv32i_core:core|_gr_wd[28]~847                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~730                                                                  ; 2       ;
; rv32i_core:core|ShiftLeft0~84                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft0~83                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft1~114                                                                    ; 2       ;
; rv32i_core:core|ShiftLeft1~113                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~697                                                                  ; 2       ;
; rv32i_core:core|_gr_wd~817                                                                        ; 2       ;
; rv32i_core:core|ShiftLeft0~80                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft0~79                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft1~109                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~728                                                                  ; 2       ;
; rv32i_core:core|ShiftLeft0~76                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft0~75                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft1~105                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~695                                                                  ; 2       ;
; rv32i_core:core|ShiftLeft0~72                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft1~100                                                                    ; 2       ;
; rv32i_core:core|ShiftLeft1~99                                                                     ; 2       ;
; rv32i_core:core|_gr_wd[26]~755                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~726                                                                  ; 2       ;
; rv32i_core:core|ShiftLeft0~70                                                                     ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~693                                                                  ; 2       ;
; rv32i_core:core|ShiftLeft1~96                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft1~95                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft0~68                                                                     ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~724                                                                  ; 2       ;
; rv32i_core:core|ShiftLeft0~66                                                                     ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~691                                                                  ; 2       ;
; rv32i_core:core|_gr_wd[19]~671                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~722                                                                  ; 2       ;
; rv32i_core:core|_gr_wd[18]~639                                                                    ; 2       ;
; rv32i_core:core|ShiftLeft0~61                                                                     ; 2       ;
; rv32i_core:core|ShiftRight0~83                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~689                                                                  ; 2       ;
; rv32i_core:core|_gr_wd[21]~612                                                                    ; 2       ;
; rv32i_core:core|_gr_wd~604                                                                        ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~720                                                                  ; 2       ;
; rv32i_core:core|_gr_wd~597                                                                        ; 2       ;
; rv32i_core:core|_gr_wd~584                                                                        ; 2       ;
; rv32i_core:core|ShiftLeft0~58                                                                     ; 2       ;
; rv32i_core:core|ShiftRight0~82                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~687                                                                  ; 2       ;
; rv32i_core:core|ShiftLeft0~57                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft1~82                                                                     ; 2       ;
; rv32i_core:core|_gr_wd~571                                                                        ; 2       ;
; rv32i_core:core|ShiftRight0~79                                                                    ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~718                                                                  ; 2       ;
; rv32i_core:core|ShiftLeft0~54                                                                     ; 2       ;
; rv32i_core:core|ShiftLeft0~51                                                                     ; 2       ;
; rv32i_core:core|ShiftRight0~78                                                                    ; 2       ;
; rv32i_core:core|_gr_wd~544                                                                        ; 2       ;
; rv32i_core:core|_gr_wd~532                                                                        ; 2       ;
; rv32i_core:core|_gr_wd~529                                                                        ; 2       ;
; rv32i_core:core|ShiftRight2~52                                                                    ; 2       ;
; rv32i_core:core|_gr_wd~524                                                                        ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~685                                                                  ; 2       ;
; rv32i_core:core|_gr_wd~520                                                                        ; 2       ;
; rv32i_core:core|ShiftLeft0~47                                                                     ; 2       ;
; rv32i_core:core|_gr_wd~513                                                                        ; 2       ;
; rv32i_core:core|_gr_wd~496                                                                        ; 2       ;
; rv32i_core:core|gen_gr:gr|gr~716                                                                  ; 2       ;
; rv32i_core:core|_gr_wd~492                                                                        ; 2       ;
; rv32i_core:core|ShiftLeft0~44                                                                     ; 2       ;
+---------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                  ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF           ; Location                                                                                               ;
+-------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+--------------------------------------------------------------------------------------------------------+
; ram_wrap:ramw|data_ram:ram0|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 8    ; None          ; M4K_X49_Y23, M4K_X49_Y9, M4K_X49_Y20, M4K_X49_Y25, M4K_X19_Y25, M4K_X49_Y24, M4K_X19_Y24, M4K_X49_Y7   ;
; ram_wrap:ramw|data_ram:ram1|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 8    ; None          ; M4K_X49_Y17, M4K_X49_Y14, M4K_X49_Y15, M4K_X49_Y6, M4K_X49_Y13, M4K_X49_Y10, M4K_X49_Y8, M4K_X49_Y11   ;
; ram_wrap:ramw|data_ram:ram2|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 8    ; None          ; M4K_X49_Y21, M4K_X19_Y13, M4K_X49_Y19, M4K_X19_Y10, M4K_X19_Y14, M4K_X19_Y7, M4K_X19_Y23, M4K_X19_Y8   ;
; ram_wrap:ramw|data_ram:ram3|altsyncram:altsyncram_component|altsyncram_oaa1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 8    ; None          ; M4K_X49_Y22, M4K_X19_Y6, M4K_X49_Y18, M4K_X19_Y11, M4K_X19_Y12, M4K_X19_Y9, M4K_X49_Y16, M4K_X49_Y12   ;
; rom_wrap:romw|code_rom:rom|altsyncram:altsyncram_component|altsyncram_ch31:auto_generated|ALTSYNCRAM  ; AUTO ; ROM         ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 1024                        ; 30                          ; --                          ; --                          ; 30720               ; 8    ; riscv_top.mif ; M4K_X19_Y19, M4K_X19_Y20, M4K_X19_Y18, M4K_X19_Y17, M4K_X19_Y15, M4K_X19_Y16, M4K_X19_Y21, M4K_X19_Y22 ;
+-------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 8,391 / 48,240 ( 17 % ) ;
; Direct links               ; 477 / 69,520 ( < 1 % )  ;
; Global clocks              ; 3 / 8 ( 38 % )          ;
; LAB clocks                 ; 52 / 384 ( 14 % )       ;
; LUT chains                 ; 630 / 18,054 ( 3 % )    ;
; Local interconnects        ; 9,000 / 69,520 ( 13 % ) ;
; M4K buffers                ; 62 / 2,304 ( 3 % )      ;
; R4s                        ; 8,647 / 45,520 ( 19 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.08) ; Number of LABs  (Total = 490) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 14                            ;
; 2                                          ; 16                            ;
; 3                                          ; 7                             ;
; 4                                          ; 9                             ;
; 5                                          ; 7                             ;
; 6                                          ; 42                            ;
; 7                                          ; 59                            ;
; 8                                          ; 61                            ;
; 9                                          ; 80                            ;
; 10                                         ; 195                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.23) ; Number of LABs  (Total = 490) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 14                            ;
; 1 Clock                            ; 301                           ;
; 1 Clock enable                     ; 62                            ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 218                           ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.91) ; Number of LABs  (Total = 490) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 6                             ;
; 1                                           ; 10                            ;
; 2                                           ; 6                             ;
; 3                                           ; 8                             ;
; 4                                           ; 16                            ;
; 5                                           ; 10                            ;
; 6                                           ; 18                            ;
; 7                                           ; 28                            ;
; 8                                           ; 30                            ;
; 9                                           ; 57                            ;
; 10                                          ; 151                           ;
; 11                                          ; 31                            ;
; 12                                          ; 24                            ;
; 13                                          ; 24                            ;
; 14                                          ; 15                            ;
; 15                                          ; 16                            ;
; 16                                          ; 6                             ;
; 17                                          ; 7                             ;
; 18                                          ; 6                             ;
; 19                                          ; 4                             ;
; 20                                          ; 17                            ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.38) ; Number of LABs  (Total = 490) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 6                             ;
; 1                                               ; 19                            ;
; 2                                               ; 32                            ;
; 3                                               ; 43                            ;
; 4                                               ; 59                            ;
; 5                                               ; 48                            ;
; 6                                               ; 71                            ;
; 7                                               ; 37                            ;
; 8                                               ; 40                            ;
; 9                                               ; 29                            ;
; 10                                              ; 58                            ;
; 11                                              ; 21                            ;
; 12                                              ; 8                             ;
; 13                                              ; 7                             ;
; 14                                              ; 6                             ;
; 15                                              ; 6                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.82) ; Number of LABs  (Total = 490) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 7                             ;
; 4                                            ; 4                             ;
; 5                                            ; 2                             ;
; 6                                            ; 11                            ;
; 7                                            ; 5                             ;
; 8                                            ; 9                             ;
; 9                                            ; 9                             ;
; 10                                           ; 11                            ;
; 11                                           ; 14                            ;
; 12                                           ; 16                            ;
; 13                                           ; 16                            ;
; 14                                           ; 22                            ;
; 15                                           ; 19                            ;
; 16                                           ; 25                            ;
; 17                                           ; 25                            ;
; 18                                           ; 41                            ;
; 19                                           ; 52                            ;
; 20                                           ; 111                           ;
; 21                                           ; 90                            ;
; 22                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Apr  7 14:30:16 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off riscv -c riscv_top
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C20F400C7 for design "riscv_top"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C4F400C7 is compatible
    Info: Device EP1C4F400I7 is compatible
    Info: Device EP1C20F400I7 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location K2
    Info: Pin ~ASDO~ is reserved at location L4
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'riscv_top.sdc'
Warning: Ignored filter at riscv_top.sdc(66): SW* could not be matched with a port
Warning: Ignored set_input_delay at riscv_top.sdc(66): Argument <targets> is an empty collection
    Info: set_input_delay  -add_delay -rise -min -clock [get_clocks {m_clock}]  3.000 [get_ports {SW*}]
Warning: Ignored set_input_delay at riscv_top.sdc(67): Argument <targets> is an empty collection
    Info: set_input_delay  -add_delay -rise -max -clock [get_clocks {m_clock}] 18.000 [get_ports {SW*}]
Warning: Found combinational loop of 409 nodes
    Warning: Node "core|_gr_rs2_n[4]~1|combout"
    Warning: Node "core|gr|s2_rd[31]~34|datad"
    Warning: Node "core|gr|s2_rd[31]~34|combout"
    Warning: Node "core|_net_136~1|datab"
    Warning: Node "core|_net_136~1|combout"
    Warning: Node "core|_gr_wd[0]~99|dataa"
    Warning: Node "core|_gr_wd[0]~99|combout"
    Warning: Node "core|_gr_rs1~1|dataa"
    Warning: Node "core|_gr_rs1~1|combout"
    Warning: Node "core|_gr_rs2~10|datac"
    Warning: Node "core|_gr_rs2~10|combout"
    Warning: Node "core|_gr_rs2~11|datad"
    Warning: Node "core|_gr_rs2~11|combout"
    Warning: Node "core|_gr_rs2_n[1]~4|datac"
    Warning: Node "core|_gr_rs2_n[1]~4|combout"
    Warning: Node "core|gr|gr~2302|datac"
    Warning: Node "core|gr|gr~2302|combout"
    Warning: Node "core|gr|gr~2303|datac"
    Warning: Node "core|gr|gr~2303|combout"
    Warning: Node "core|gr|gr~2304|datad"
    Warning: Node "core|gr|gr~2304|combout"
    Warning: Node "core|gr|s2_rd[31]~34|datac"
    Warning: Node "core|gr|gr~2300|datab"
    Warning: Node "core|gr|gr~2300|combout"
    Warning: Node "core|gr|gr~2301|datad"
    Warning: Node "core|gr|gr~2301|combout"
    Warning: Node "core|gr|gr~2304|datac"
    Warning: Node "core|gr|gr~2299|dataa"
    Warning: Node "core|gr|gr~2299|combout"
    Warning: Node "core|gr|gr~2300|datac"
    Warning: Node "core|gr|gr~2298|datab"
    Warning: Node "core|gr|gr~2298|combout"
    Warning: Node "core|gr|gr~2301|datab"
    Warning: Node "core|gr|gr~2297|dataa"
    Warning: Node "core|gr|gr~2297|combout"
    Warning: Node "core|gr|gr~2298|datac"
    Warning: Node "core|gr|gr~2295|datac"
    Warning: Node "core|gr|gr~2295|combout"
    Warning: Node "core|gr|gr~2296|datac"
    Warning: Node "core|gr|gr~2296|combout"
    Warning: Node "core|gr|gr~2304|dataa"
    Warning: Node "core|gr|gr~2294|datab"
    Warning: Node "core|gr|gr~2294|combout"
    Warning: Node "core|gr|s2_rd[31]~34|datab"
    Warning: Node "core|gr|gr~2291|dataa"
    Warning: Node "core|gr|gr~2291|combout"
    Warning: Node "core|gr|gr~2294|datac"
    Warning: Node "core|gr|s2_rd[0]~1|datad"
    Warning: Node "core|gr|s2_rd[0]~1|combout"
    Warning: Node "core|gr|s2_rd[0]~2|datad"
    Warning: Node "core|gr|s2_rd[0]~2|combout"
    Warning: Node "core|gr|s2_rd[31]~34|dataa"
    Warning: Node "core|_gr_rs2_n[2]~3|datac"
    Warning: Node "core|_gr_rs2_n[2]~3|combout"
    Warning: Node "core|gr|gr~2304|datab"
    Warning: Node "core|gr|gr~2301|dataa"
    Warning: Node "core|gr|gr~2293|datab"
    Warning: Node "core|gr|gr~2293|combout"
    Warning: Node "core|gr|gr~2294|datad"
    Warning: Node "core|gr|gr~2292|dataa"
    Warning: Node "core|gr|gr~2292|combout"
    Warning: Node "core|gr|gr~2293|datac"
    Warning: Node "core|gr|gr~2289|datac"
    Warning: Node "core|gr|gr~2289|combout"
    Warning: Node "core|gr|gr~2290|datac"
    Warning: Node "core|gr|gr~2290|combout"
    Warning: Node "core|gr|gr~2291|datad"
    Warning: Node "core|gr|gr~2288|datab"
    Warning: Node "core|gr|gr~2288|combout"
    Warning: Node "core|gr|gr~2291|datab"
    Warning: Node "core|gr|gr~2287|dataa"
    Warning: Node "core|gr|gr~2287|combout"
    Warning: Node "core|gr|gr~2288|datac"
    Warning: Node "core|gr|gr~2285|datac"
    Warning: Node "core|gr|gr~2285|combout"
    Warning: Node "core|gr|gr~2286|datac"
    Warning: Node "core|gr|gr~2286|combout"
    Warning: Node "core|gr|gr~2294|dataa"
    Warning: Node "core|gr|s2_rd[0]~1|datac"
    Warning: Node "core|_gr_rs2_n[3]~2|datac"
    Warning: Node "core|_gr_rs2_n[3]~2|combout"
    Warning: Node "core|gr|gr~2301|datac"
    Warning: Node "core|gr|gr~2292|datac"
    Warning: Node "core|gr|gr~2290|datab"
    Warning: Node "core|gr|gr~2289|dataa"
    Warning: Node "core|gr|gr~2287|datac"
    Warning: Node "core|gr|gr~2286|datab"
    Warning: Node "core|gr|gr~2285|dataa"
    Warning: Node "core|gr|s2_rd[0]~1|datab"
    Warning: Node "core|_gr_rs2_n[0]~0|datac"
    Warning: Node "core|_gr_rs2_n[0]~0|combout"
    Warning: Node "core|gr|gr~2303|datab"
    Warning: Node "core|gr|gr~2302|dataa"
    Warning: Node "core|gr|gr~2299|datac"
    Warning: Node "core|gr|gr~2297|datac"
    Warning: Node "core|gr|gr~2296|datab"
    Warning: Node "core|gr|gr~2295|dataa"
    Warning: Node "core|gr|gr~2291|datac"
    Warning: Node "core|gr|s2_rd[0]~2|datab"
    Warning: Node "core|_gr_rs2|datad"
    Warning: Node "core|_gr_rs2|combout"
    Warning: Node "core|gr|s2_rd[0]~2|dataa"
    Warning: Node "core|_gr_rs2_n[4]~1|datac"
    Warning: Node "core|_gr_rs1~8|datab"
    Warning: Node "core|_gr_rs1~8|combout"
    Warning: Node "core|_gr_rs1_n[0]~3|datad"
    Warning: Node "core|_gr_rs1_n[0]~3|combout"
    Warning: Node "core|gr|gr~2322|datac"
    Warning: Node "core|gr|gr~2322|combout"
    Warning: Node "core|gr|gr~2323|datac"
    Warning: Node "core|gr|gr~2323|combout"
    Warning: Node "core|gr|gr~2324|datad"
    Warning: Node "core|gr|gr~2324|combout"
    Warning: Node "core|gr|gr~2325|datab"
    Warning: Node "core|gr|gr~2325|combout"
    Warning: Node "core|_net_136~1|datad"
    Warning: Node "core|_gr_rs2~12|datab"
    Warning: Node "core|_gr_rs2~12|combout"
    Warning: Node "core|_gr_rs1~2|datab"
    Warning: Node "core|_gr_rs1~2|combout"
    Warning: Node "core|_gr_rs1~5|datac"
    Warning: Node "core|_gr_rs1~5|combout"
    Warning: Node "core|_gr_rs1~8|datac"
    Warning: Node "core|gr|gr~2320|datab"
    Warning: Node "core|gr|gr~2320|combout"
    Warning: Node "core|gr|gr~2321|datad"
    Warning: Node "core|gr|gr~2321|combout"
    Warning: Node "core|gr|gr~2324|datac"
    Warning: Node "core|gr|gr~2319|dataa"
    Warning: Node "core|gr|gr~2319|combout"
    Warning: Node "core|gr|gr~2320|datac"
    Warning: Node "core|gr|gr~2318|datab"
    Warning: Node "core|gr|gr~2318|combout"
    Warning: Node "core|gr|gr~2321|datab"
    Warning: Node "core|gr|gr~2317|dataa"
    Warning: Node "core|gr|gr~2317|combout"
    Warning: Node "core|gr|gr~2318|datac"
    Warning: Node "core|gr|gr~2315|datac"
    Warning: Node "core|gr|gr~2315|combout"
    Warning: Node "core|gr|gr~2316|datac"
    Warning: Node "core|gr|gr~2316|combout"
    Warning: Node "core|gr|gr~2324|dataa"
    Warning: Node "core|gr|gr~2314|datab"
    Warning: Node "core|gr|gr~2314|combout"
    Warning: Node "core|gr|gr~2325|dataa"
    Warning: Node "core|gr|gr~2311|dataa"
    Warning: Node "core|gr|gr~2311|combout"
    Warning: Node "core|gr|gr~2314|datac"
    Warning: Node "core|gr|gr~1082|datac"
    Warning: Node "core|gr|gr~1082|combout"
    Warning: Node "core|gr|gr~1083|datac"
    Warning: Node "core|gr|gr~1083|combout"
    Warning: Node "core|gr|gr~1084|datad"
    Warning: Node "core|gr|gr~1084|combout"
    Warning: Node "core|gr|s1_rd[1]~4|datac"
    Warning: Node "core|gr|s1_rd[1]~4|combout"
    Warning: Node "core|_net_97[1]~1|dataa"
    Warning: Node "core|_net_97[1]~1|combout"
    Warning: Node "core|_gr_rs2~8|datad"
    Warning: Node "core|_gr_rs2~8|combout"
    Warning: Node "core|_gr_rs2~9|datad"
    Warning: Node "core|_gr_rs2~9|combout"
    Warning: Node "core|_gr_rs2~10|datad"
    Warning: Node "core|daddr[1]~6|datab"
    Warning: Node "core|daddr[1]~6|combout"
    Warning: Node "core|_net_130~2|datad"
    Warning: Node "core|_net_130~2|combout"
    Warning: Node "core|_gr_rs2~7|datac"
    Warning: Node "core|_gr_rs2~7|combout"
    Warning: Node "core|_gr_rs2~11|datab"
    Warning: Node "core|wdata[8]~19|datab"
    Warning: Node "core|wdata[8]~19|combout"
    Warning: Node "core|_gr_rs2~10|dataa"
    Warning: Node "core|_net_128~0|datab"
    Warning: Node "core|_net_128~0|combout"
    Warning: Node "core|wdata[24]~18|datad"
    Warning: Node "core|wdata[24]~18|combout"
    Warning: Node "core|_gr_rs2~11|datac"
    Warning: Node "core|_net_129~0|datac"
    Warning: Node "core|_net_129~0|combout"
    Warning: Node "core|_gr_rs2~7|datad"
    Warning: Node "core|wdata[24]~17|datad"
    Warning: Node "core|wdata[24]~17|combout"
    Warning: Node "core|_gr_rs2~7|datab"
    Warning: Node "core|wdata[16]~16|dataa"
    Warning: Node "core|wdata[16]~16|combout"
    Warning: Node "core|_gr_rs2~7|dataa"
    Warning: Node "core|Add8~5|dataa"
    Warning: Node "core|Add8~5|combout"
    Warning: Node "core|daddr[1]~5|datab"
    Warning: Node "core|daddr[1]~5|combout"
    Warning: Node "core|daddr[1]~6|dataa"
    Warning: Node "core|gr|gr~1080|datab"
    Warning: Node "core|gr|gr~1080|combout"
    Warning: Node "core|gr|gr~1081|datad"
    Warning: Node "core|gr|gr~1081|combout"
    Warning: Node "core|gr|gr~1084|datac"
    Warning: Node "core|gr|gr~1079|dataa"
    Warning: Node "core|gr|gr~1079|combout"
    Warning: Node "core|gr|gr~1080|datac"
    Warning: Node "core|gr|gr~1078|datab"
    Warning: Node "core|gr|gr~1078|combout"
    Warning: Node "core|gr|gr~1081|datab"
    Warning: Node "core|gr|gr~1077|dataa"
    Warning: Node "core|gr|gr~1077|combout"
    Warning: Node "core|gr|gr~1078|datac"
    Warning: Node "core|gr|gr~1075|datac"
    Warning: Node "core|gr|gr~1075|combout"
    Warning: Node "core|gr|gr~1076|datac"
    Warning: Node "core|gr|gr~1076|combout"
    Warning: Node "core|gr|gr~1084|dataa"
    Warning: Node "core|gr|gr~1074|datab"
    Warning: Node "core|gr|gr~1074|combout"
    Warning: Node "core|gr|s1_rd[1]~4|datab"
    Warning: Node "core|gr|gr~1071|dataa"
    Warning: Node "core|gr|gr~1071|combout"
    Warning: Node "core|gr|gr~1074|datac"
    Warning: Node "core|gr|gr~1063|datab"
    Warning: Node "core|gr|gr~1063|combout"
    Warning: Node "core|gr|gr~1064|datad"
    Warning: Node "core|gr|gr~1064|combout"
    Warning: Node "core|gr|s1_rd[0]~3|datac"
    Warning: Node "core|gr|s1_rd[0]~3|combout"
    Warning: Node "core|Add7~0|dataa"
    Warning: Node "core|Add7~0|cout"
    Warning: Node "core|_net_97[1]~1|cin"
    Warning: Node "core|Add7~0|combout"
    Warning: Node "core|_gr_rs2~8|datac"
    Warning: Node "core|daddr[0]~4|datab"
    Warning: Node "core|daddr[0]~4|combout"
    Warning: Node "core|_net_130~2|datac"
    Warning: Node "core|wdata[8]~19|dataa"
    Warning: Node "core|_net_128~0|dataa"
    Warning: Node "core|_net_129~0|datad"
    Warning: Node "core|wdata[24]~17|dataa"
    Warning: Node "core|wdata[16]~16|datad"
    Warning: Node "core|Add8~0|dataa"
    Warning: Node "core|Add8~0|cout"
    Warning: Node "core|Add8~5|cin"
    Warning: Node "core|Add8~0|combout"
    Warning: Node "core|daddr[0]~1|datab"
    Warning: Node "core|daddr[0]~1|combout"
    Warning: Node "core|daddr[0]~4|dataa"
    Warning: Node "core|gr|gr~1062|dataa"
    Warning: Node "core|gr|gr~1062|combout"
    Warning: Node "core|gr|gr~1063|datac"
    Warning: Node "core|gr|gr~1059|datac"
    Warning: Node "core|gr|gr~1059|combout"
    Warning: Node "core|gr|gr~1060|datac"
    Warning: Node "core|gr|gr~1060|combout"
    Warning: Node "core|gr|gr~1061|datad"
    Warning: Node "core|gr|gr~1061|combout"
    Warning: Node "core|gr|gr~1064|datac"
    Warning: Node "core|gr|gr~1058|datab"
    Warning: Node "core|gr|gr~1058|combout"
    Warning: Node "core|gr|gr~1061|datab"
    Warning: Node "core|gr|gr~1057|dataa"
    Warning: Node "core|gr|gr~1057|combout"
    Warning: Node "core|gr|gr~1058|datac"
    Warning: Node "core|gr|gr~1055|datac"
    Warning: Node "core|gr|gr~1055|combout"
    Warning: Node "core|gr|gr~1056|datac"
    Warning: Node "core|gr|gr~1056|combout"
    Warning: Node "core|gr|gr~1064|dataa"
    Warning: Node "core|gr|gr~1051|datac"
    Warning: Node "core|gr|gr~1051|combout"
    Warning: Node "core|gr|gr~1054|datac"
    Warning: Node "core|gr|gr~1054|combout"
    Warning: Node "core|gr|s1_rd[0]~3|datab"
    Warning: Node "core|gr|_net_0~1|datab"
    Warning: Node "core|gr|_net_0~1|combout"
    Warning: Node "core|_net_136~1|datac"
    Warning: Node "core|_gr_rs2~12|dataa"
    Warning: Node "core|gr|s1_rd[1]~4|dataa"
    Warning: Node "core|gr|s1_rd[0]~3|dataa"
    Warning: Node "core|_gr_rs1_n[1]~2|datad"
    Warning: Node "core|_gr_rs1_n[1]~2|combout"
    Warning: Node "core|gr|gr~2323|datab"
    Warning: Node "core|gr|gr~2322|dataa"
    Warning: Node "core|gr|gr~2319|datac"
    Warning: Node "core|gr|gr~2317|datac"
    Warning: Node "core|gr|gr~2316|datab"
    Warning: Node "core|gr|gr~2315|dataa"
    Warning: Node "core|gr|gr~2311|datac"
    Warning: Node "core|gr|_net_0~0|datac"
    Warning: Node "core|gr|_net_0~0|combout"
    Warning: Node "core|gr|_net_0~1|datac"
    Warning: Node "core|gr|gr~1083|datab"
    Warning: Node "core|gr|gr~1082|dataa"
    Warning: Node "core|gr|gr~1079|datac"
    Warning: Node "core|gr|gr~1077|datac"
    Warning: Node "core|gr|gr~1076|datab"
    Warning: Node "core|gr|gr~1075|dataa"
    Warning: Node "core|gr|gr~1071|datac"
    Warning: Node "core|gr|gr~1062|datac"
    Warning: Node "core|gr|gr~1060|datab"
    Warning: Node "core|gr|gr~1059|dataa"
    Warning: Node "core|gr|gr~1057|datac"
    Warning: Node "core|gr|gr~1056|datab"
    Warning: Node "core|gr|gr~1055|dataa"
    Warning: Node "core|gr|gr~1054|datab"
    Warning: Node "core|gr|gr~1051|dataa"
    Warning: Node "core|_gr_rs1_n[3]~1|datad"
    Warning: Node "core|_gr_rs1_n[3]~1|combout"
    Warning: Node "core|gr|gr~2321|datac"
    Warning: Node "core|gr|gr~2312|datac"
    Warning: Node "core|gr|gr~2312|combout"
    Warning: Node "core|gr|gr~2313|datac"
    Warning: Node "core|gr|gr~2313|combout"
    Warning: Node "core|gr|gr~2314|datad"
    Warning: Node "core|gr|gr~2310|datab"
    Warning: Node "core|gr|gr~2310|combout"
    Warning: Node "core|gr|gr~2311|datad"
    Warning: Node "core|gr|gr~2309|dataa"
    Warning: Node "core|gr|gr~2309|combout"
    Warning: Node "core|gr|gr~2310|datac"
    Warning: Node "core|gr|gr~2308|datab"
    Warning: Node "core|gr|gr~2308|combout"
    Warning: Node "core|gr|gr~2311|datab"
    Warning: Node "core|gr|gr~2307|dataa"
    Warning: Node "core|gr|gr~2307|combout"
    Warning: Node "core|gr|gr~2308|datac"
    Warning: Node "core|gr|gr~2305|datac"
    Warning: Node "core|gr|gr~2305|combout"
    Warning: Node "core|gr|gr~2306|datac"
    Warning: Node "core|gr|gr~2306|combout"
    Warning: Node "core|gr|gr~2314|dataa"
    Warning: Node "core|gr|_net_0~0|datab"
    Warning: Node "core|gr|gr~1081|datac"
    Warning: Node "core|gr|gr~1072|datac"
    Warning: Node "core|gr|gr~1072|combout"
    Warning: Node "core|gr|gr~1073|datac"
    Warning: Node "core|gr|gr~1073|combout"
    Warning: Node "core|gr|gr~1074|datad"
    Warning: Node "core|gr|gr~1070|datab"
    Warning: Node "core|gr|gr~1070|combout"
    Warning: Node "core|gr|gr~1071|datad"
    Warning: Node "core|gr|gr~1069|dataa"
    Warning: Node "core|gr|gr~1069|combout"
    Warning: Node "core|gr|gr~1070|datac"
    Warning: Node "core|gr|gr~1068|datab"
    Warning: Node "core|gr|gr~1068|combout"
    Warning: Node "core|gr|gr~1071|datab"
    Warning: Node "core|gr|gr~1067|dataa"
    Warning: Node "core|gr|gr~1067|combout"
    Warning: Node "core|gr|gr~1068|datac"
    Warning: Node "core|gr|gr~1065|datac"
    Warning: Node "core|gr|gr~1065|combout"
    Warning: Node "core|gr|gr~1066|datac"
    Warning: Node "core|gr|gr~1066|combout"
    Warning: Node "core|gr|gr~1074|dataa"
    Warning: Node "core|gr|gr~1064|datab"
    Warning: Node "core|gr|gr~1061|dataa"
    Warning: Node "core|gr|gr~1053|datab"
    Warning: Node "core|gr|gr~1053|combout"
    Warning: Node "core|gr|gr~1054|datad"
    Warning: Node "core|gr|gr~1052|dataa"
    Warning: Node "core|gr|gr~1052|combout"
    Warning: Node "core|gr|gr~1053|datac"
    Warning: Node "core|gr|gr~1049|datac"
    Warning: Node "core|gr|gr~1049|combout"
    Warning: Node "core|gr|gr~1050|datac"
    Warning: Node "core|gr|gr~1050|combout"
    Warning: Node "core|gr|gr~1051|datad"
    Warning: Node "core|gr|gr~1048|datab"
    Warning: Node "core|gr|gr~1048|combout"
    Warning: Node "core|gr|gr~1051|datab"
    Warning: Node "core|gr|gr~1047|dataa"
    Warning: Node "core|gr|gr~1047|combout"
    Warning: Node "core|gr|gr~1048|datac"
    Warning: Node "core|gr|gr~1045|datac"
    Warning: Node "core|gr|gr~1045|combout"
    Warning: Node "core|gr|gr~1046|datac"
    Warning: Node "core|gr|gr~1046|combout"
    Warning: Node "core|gr|gr~1054|dataa"
    Warning: Node "core|_gr_rs1_n[2]~0|datad"
    Warning: Node "core|_gr_rs1_n[2]~0|combout"
    Warning: Node "core|gr|gr~2324|datab"
    Warning: Node "core|gr|gr~2321|dataa"
    Warning: Node "core|gr|gr~2313|datab"
    Warning: Node "core|gr|gr~2312|dataa"
    Warning: Node "core|gr|gr~2309|datac"
    Warning: Node "core|gr|gr~2307|datac"
    Warning: Node "core|gr|gr~2306|datab"
    Warning: Node "core|gr|gr~2305|dataa"
    Warning: Node "core|gr|_net_0~0|dataa"
    Warning: Node "core|gr|gr~1084|datab"
    Warning: Node "core|gr|gr~1081|dataa"
    Warning: Node "core|gr|gr~1073|datab"
    Warning: Node "core|gr|gr~1072|dataa"
    Warning: Node "core|gr|gr~1069|datac"
    Warning: Node "core|gr|gr~1067|datac"
    Warning: Node "core|gr|gr~1066|datab"
    Warning: Node "core|gr|gr~1065|dataa"
    Warning: Node "core|gr|gr~1061|datac"
    Warning: Node "core|gr|gr~1052|datac"
    Warning: Node "core|gr|gr~1050|datab"
    Warning: Node "core|gr|gr~1049|dataa"
    Warning: Node "core|gr|gr~1047|datac"
    Warning: Node "core|gr|gr~1046|datab"
    Warning: Node "core|gr|gr~1045|dataa"
    Warning: Node "core|_gr_rs1_n[4]~4|datad"
    Warning: Node "core|_gr_rs1_n[4]~4|combout"
    Warning: Node "core|gr|_net_0~0|datad"
    Warning: Node "core|gr|gr~2325|datad"
    Warning: Node "core|gr|s1_rd[1]~4|datad"
    Warning: Node "core|gr|s1_rd[0]~3|datad"
    Warning: Node "core|gr|_net_0~1|datad"
    Warning: Node "core|gr|s2_rd[0]~2|datac"
Critical Warning: Design contains combinational loop of 409 nodes. Estimating the delays through the loop.
Warning: Port "rst_n" relative to the rising edge of clock "m_clock" does not specify a max-fall input delay
Warning: Port "rst_n" relative to the rising edge of clock "m_clock" does not specify a min-fall input delay
Warning: Port "led[0]" relative to the rising edge of clock "m_clock" does not specify a max-fall output delay
Warning: Port "led[0]" relative to the rising edge of clock "m_clock" does not specify a min-fall output delay
Warning: Port "led[1]" relative to the rising edge of clock "m_clock" does not specify a max-fall output delay
Warning: Port "led[1]" relative to the rising edge of clock "m_clock" does not specify a min-fall output delay
Warning: Port "led[2]" relative to the rising edge of clock "m_clock" does not specify a max-fall output delay
Warning: Port "led[2]" relative to the rising edge of clock "m_clock" does not specify a min-fall output delay
Warning: Port "led[3]" relative to the rising edge of clock "m_clock" does not specify a max-fall output delay
Warning: Port "led[3]" relative to the rising edge of clock "m_clock" does not specify a min-fall output delay
Warning: Port "led[4]" relative to the rising edge of clock "m_clock" does not specify a max-fall output delay
Warning: Port "led[4]" relative to the rising edge of clock "m_clock" does not specify a min-fall output delay
Warning: Port "led[5]" relative to the rising edge of clock "m_clock" does not specify a max-fall output delay
Warning: Port "led[5]" relative to the rising edge of clock "m_clock" does not specify a min-fall output delay
Warning: Port "led[6]" relative to the rising edge of clock "m_clock" does not specify a max-fall output delay
Warning: Port "led[6]" relative to the rising edge of clock "m_clock" does not specify a min-fall output delay
Warning: Port "led[7]" relative to the rising edge of clock "m_clock" does not specify a max-fall output delay
Warning: Port "led[7]" relative to the rising edge of clock "m_clock" does not specify a min-fall output delay
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   20.000      m_clock
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "m_clock" to use Global clock in PIN K5
Info: Automatically promoted some destinations of signal "rst_d[1]" to use Global clock
    Info: Destination "rv32i_core:core|rst_d" may be non-global or may not use global clock
    Info: Destination "rv32i_core:core|_proc_ift_set~5" may be non-global or may not use global clock
    Info: Destination "rv32i_core:core|pc~69" may be non-global or may not use global clock
Info: Automatically promoted signal "rst_n" to use Global clock
Info: Pin "rst_n" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[2]" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:05
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:13
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 14% of the available device resources
    Info: Router estimated peak interconnect usage is 76% of the available device resources in the region that extends from location X35_Y11 to location X45_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:20
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 440 warnings
    Info: Peak virtual memory: 351 megabytes
    Info: Processing ended: Sat Apr  7 14:31:03 2018
    Info: Elapsed time: 00:00:47
    Info: Total CPU time (on all processors): 00:00:47


