     VMA      LMA     Size Align Out     In      Symbol
       0        0       94     2 .vec
       0        0       94     2         ./src/smc_gen/r_bsp/mcu/all/start.o:(.text)
       0        0        0     1                 .L0 
       0        0        0     1                 .Ltmp0
       0        0        0     1                 $x
       0        0        0     1                 .L0 
       0        0       94     1                 _PowerON_Reset
       4        4        0     1                 .L0 
       8        8        0     1                 .Lpcrel_hi0
       8        8        0     1                 .L0 
      10       10        0     1                 .L0 
      12       12        0     1                 .L0 
      16       16        0     1                 .L0 
      1a       1a        0     1                 .Lpcrel_hi1
      1a       1a        0     1                 .L0 
      22       22        0     1                 .Lpcrel_hi2
      22       22        0     1                 .L0 
      2a       2a        0     1                 .L0 
      2c       2c        0     1                 .L0 
      2e       2e        0     1                 .L0 
      32       32        0     1                 .Lpcrel_hi3
      32       32        0     1                 .L0 
      3a       3a        0     1                 .Lpcrel_hi4
      3a       3a        0     1                 .L0 
      42       42        0     1                 .Lpcrel_hi5
      42       42        0     1                 .L0 
      4a       4a        0     1                 .L0 
      4e       4e        0     1                 .Lpcrel_hi6
      4e       4e        0     1                 .L0 
      56       56        0     1                 .Lpcrel_hi7
      56       56        0     1                 .L0 
      5e       5e        0     1                 .Lpcrel_hi8
      5e       5e        0     1                 .L0 
      66       66        0     1                 .L0 
      6a       6a        0     1                 .L0 
      6e       6e        0     1                 .Lpcrel_hi9
      6e       6e        0     1                 .L0 
      76       76        0     1                 .L0 
      78       78        0     1                 .Lpcrel_hi10
      78       78        0     1                 .L0 
      80       80        0     1                 .L0 
      82       82        0     1                 .Lweak_atexit
      82       82        0     1                 .L0 
      86       86        0     1                 .L0 
      88       88        0     1                 .L0 
      8a       8a        0     1                 .L0 
      8c       8c        0     1                 .L0 
      90       90        0     1                 .L0 
      94       94        0     1                 .L0 
      c0       c0       cc     4 .vects
      c0       c0       cc     4         ./src/smc_gen/general/r_cg_vect_table.o:(.vects)
      c0       c0        0     1                 $d
      c0       c0       cc     1                 gp_Vectors
     1c0      1c0        4     4 .nvect
     1c0      1c0        4     4         ./src/smc_gen/general/r_cg_vect_table.o:(.nvect)
     1c0      1c0        0     1                 $d
     1c0      1c0        4     1                 gp_ExceptVectors
     400      400        4     4 .option_ofs0
     400      400        4     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.option_ofs0)
     400      400        0     1                 $d
     400      400        4     1                 __OFS0reg
     404      404        4     4 .option_ofs1
     404      404        4     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.option_ofs1)
     404      404        0     1                 $d
     404      404        4     1                 __OFS1reg
     408      408       34     4 .option_frp
     408      408       34     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.option_frp)
     408      408        0     1                 $d
     408      408       34     1                 Option_FPR
     800      800       10     4 .option_osis
     800      800       10     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.option_osis)
     800      800        0     1                 $d
     800      800       10     1                 Option_OSIS
     810      810        0     1 __mdata = .
     81c      81c     1dde     2 .text
     81c      81c       12     2         ./src/smc_gen/r_bsp/mcu/all/exit.o:(.text)
     81c      81c        0     1                 .L0 
     81c      81c        0     1                 $x
     81c      81c        0     1                 .L0 
     81c      81c        0     1                 _exit
     820      820        0     1                 .L0 
     822      822        0     1                 .L0 
     826      826        0     1                 .L0 
     828      828        0     1                 .L0 
     82a      82a        0     1                 .L0 
     82e      82e        0     1                 .L0 
     82e      82e        6     2         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common_llvm.o:(.text)
     82e      82e        0     1                 .L0 
     82e      82e        0     1                 loop
     82e      82e        0     1                 .L0 
     82e      82e        0     1                 $x
     82e      82e        0     1                 .L0 
     82e      82e        0     1                 _delay_wait
     830      830        0     1                 .L0 
     832      832        0     1                 _exit
     832      832        0     1                 .L0 
     832      832        0     1                 .L0 
     834      834        0     1                 .L0 
     834      834       c2     2         ./src/portASM.o:(.text)
     834      834        0     1                 .L0 
     834      834        0     1                 $x
     834      834        0     1                 .L0 
     834      834        0     1                 pxPortInitialiseStack
     836      836        0     1                 .L0 
     83a      83a        0     1                 .L0 
     83e      83e        0     1                 .L0 
     840      840        0     1                 .L0 
     842      842        0     1                 .Lpcrel_hi0
     842      842        0     1                 .L0 
     84a      84a        0     1                 .L0 
     84e      84e        0     1                 .L0 
     850      850        0     1                 chip_specific_stack_frame
     850      850        0     1                 .L0 
     850      850        0     1                 .L0 
     854      854        0     1                 .L0 
     856      856        0     1                 .L0 
     85a      85a        0     1                 .L0 
     85c      85c        0     1                 .L0 
     85e      85e        0     1                 .Ltmp0
     85e      85e        0     1                 .L0 
     862      862        0     1                 .L0 
     866      866        0     1                 .L0 
     86a      86a        0     1                 .L0 
     86c      86c        0     1                 .L0 
     870      870        0     1                 .L0 
     872      872        0     1                 .L0 
     876      876        0     1                 .L0 
     878      878        0     1                 .L0 
     87a      87a        0     1                 .L0 
     87c      87c        0     1                 .L0 
     87c      87c        0     1                 .Lpcrel_hi1
     87c      87c        0     1                 .L0 
     87c      87c        0     1                 xPortStartFirstTask
     884      884        0     1                 .L0 
     886      886        0     1                 .L0 
     888      888        0     1                 .L0 
     88a      88a        0     1                 .L0 
     88c      88c        0     1                 .L0 
     890      890        0     1                 .L0 
     892      892        0     1                 .L0 
     894      894        0     1                 .L0 
     896      896        0     1                 .L0 
     898      898        0     1                 .L0 
     89a      89a        0     1                 .L0 
     89c      89c        0     1                 .L0 
     89e      89e        0     1                 .L0 
     8a0      8a0        0     1                 .L0 
     8a2      8a2        0     1                 .L0 
     8a4      8a4        0     1                 .L0 
     8a6      8a6        0     1                 .L0 
     8a8      8a8        0     1                 .L0 
     8aa      8aa        0     1                 .L0 
     8ac      8ac        0     1                 .L0 
     8ae      8ae        0     1                 .L0 
     8b0      8b0        0     1                 .L0 
     8b2      8b2        0     1                 .L0 
     8b4      8b4        0     1                 .L0 
     8b6      8b6        0     1                 .L0 
     8b8      8b8        0     1                 .L0 
     8ba      8ba        0     1                 .L0 
     8bc      8bc        0     1                 .L0 
     8be      8be        0     1                 .L0 
     8c0      8c0        0     1                 .L0 
     8c2      8c2        0     1                 .L0 
     8c4      8c4        0     1                 .Lpcrel_hi2
     8c4      8c4        0     1                 .L0 
     8cc      8cc        0     1                 .L0 
     8d0      8d0        0     1                 .L0 
     8d2      8d2        0     1                 .L0 
     8d4      8d4        0     1                 .L0 
     8d8      8d8        0     1                 .L0 
     8da      8da        0     1                 .L0 
     8da      8da        0     1                 .L0 
     8da      8da        0     1                 freertos_risc_v_application_exception_handler
     8de      8de        0     1                 .L0 
     8e2      8e2        0     1                 .L0 
     8e6      8e6        0     1                 .L0 
     8e6      8e6        0     1                 .L0 
     8e8      8e8        0     1                 .L0 
     8e8      8e8        0     1                 .L0 
     8e8      8e8        0     1                 freertos_risc_v_application_interrupt_handler
     8ec      8ec        0     1                 .L0 
     8f0      8f0        0     1                 .L0 
     8f4      8f4        0     1                 .L0 
     8f4      8f4        0     1                 .L0 
     8f6      8f6        0     1                 .L0 
     8f6      8f6      11c     2         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o:(.text.mcu_clock_setup)
     8f6      8f6        0     1                 .L0 
     8f6      8f6        0     1                 .L0 
     8f6      8f6        0     1                 $x
     8f6      8f6        0     1                 .L0 
     8f6      8f6      11c     1                 mcu_clock_setup
     90c      90c        0     1                 .L0 
     90c      90c        0     1                 .L0 
     912      912        0     1                 .L0 
     912      912        0     1                 .L0 
     916      916        0     1                 .L0 
     916      916        0     1                 .L0 
     91a      91a        0     1                 .L0 
     91c      91c        0     1                 .L0 
     920      920        0     1                 .L0 
     922      922        0     1                 .L0 
     922      922        0     1                 .L0 
     92a      92a        0     1                 .L0 
     92a      92a        0     1                 .L0 
     932      932        0     1                 .L0 
     936      936        0     1                 .L0 
     936      936        0     1                 .L0 
     93e      93e        0     1                 .L0 
     93e      93e        0     1                 .L0 
     93e      93e        0     1                 .L0 
     942      942        0     1                 .L0 
     942      942        0     1                 .L0 
     94c      94c        0     1                 .L0 
     94e      94e        0     1                 .L0 
     952      952        0     1                 .L0 
     956      956        0     1                 .L0 
     95a      95a        0     1                 .L0 
     95a      95a        0     1                 .L0 
     95e      95e        0     1                 .L0 
     95e      95e        0     1                 .L0 
     966      966        0     1                 .L0 
     96a      96a        0     1                 .L0 
     96c      96c        0     1                 .L0 
     96e      96e        0     1                 .L0 
     970      970        0     1                 .L0 
     974      974        0     1                 .L0 
     974      974        0     1                 .L0 
     97a      97a        0     1                 .L0 
     97c      97c        0     1                 .L0 
     984      984        0     1                 .L0 
     98a      98a        0     1                 .L0 
     98a      98a        0     1                 .L0 
     98e      98e        0     1                 .L0 
     992      992        0     1                 .L0 
     996      996        0     1                 .L0 
     9a0      9a0        0     1                 .L0 
     9a0      9a0        0     1                 .L0 
     9a0      9a0        0     1                 .L0 
     9a2      9a2        0     1                 .L0 
     9ae      9ae        0     1                 .L0 
     9b6      9b6        0     1                 .L0 
     9b6      9b6        0     1                 .L0 
     9ba      9ba        0     1                 .L0 
     9c0      9c0        0     1                 .L0 
     9c0      9c0        0     1                 .L0 
     9c8      9c8        0     1                 .L0 
     9cc      9cc        0     1                 .L0 
     9cc      9cc        0     1                 .L0 
     9d0      9d0        0     1                 .L0 
     9d0      9d0        0     1                 .L0 
     9d4      9d4        0     1                 .L0 
     9d6      9d6        0     1                 .L0 
     9da      9da        0     1                 .L0 
     9dc      9dc        0     1                 .L0 
     9dc      9dc        0     1                 .L0 
     9e4      9e4        0     1                 .L0 
     9e4      9e4        0     1                 .L0 
     9ec      9ec        0     1                 .L0 
     9f0      9f0        0     1                 .L0 
     9f0      9f0        0     1                 .L0 
     9f8      9f8        0     1                 .L0 
     9f8      9f8        0     1                 .L0 
     9f8      9f8        0     1                 .L0 
     9fa      9fa        0     1                 .L0 
     9fc      9fc        0     1                 .L0 
     a00      a00        0     1                 .L0 
     a0e      a0e        0     1                 .L0 
     a0e      a0e        0     1                 .L0 
     a12      a12        0     1                 .L0 
     a12      a12        0     1                 .L0 
     a12      a12       32     2         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o:(.text.get_iclk_freq_hz)
     a12      a12        0     1                 .L0 
     a12      a12        0     1                 .L0 
     a12      a12        0     1                 $x
     a12      a12        0     1                 .L0 
     a12      a12       32     1                 get_iclk_freq_hz
     a16      a16        0     1                 .L0 
     a1c      a1c        0     1                 .L0 
     a1c      a1c        0     1                 .L0 
     a30      a30        0     1                 .L0 
     a30      a30        0     1                 .L0 
     a30      a30        0     1                 .L0 
     a38      a38        0     1                 .L0 
     a38      a38        0     1                 .L0 
     a38      a38        0     1                 .L0 
     a3e      a3e        0     1                 .L0 
     a42      a42        0     1                 .L0 
     a44      a44        0     1                 .L0 
     a44      a44        0     1                 .L0 
     a44      a44      120     2         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.text.R_BSP_SoftwareDelay)
     a44      a44        0     1                 .L0 
     a44      a44        0     1                 .L0 
     a44      a44        0     1                 $x
     a44      a44        0     1                 .L0 
     a44      a44      120     1                 R_BSP_SoftwareDelay
     a50      a50        0     1                 .L0 
     a50      a50        0     1                 .L0 
     a52      a52        0     1                 .L0 
     a52      a52        0     1                 .L0 
     a5a      a5a        0     1                 .L0 
     a5a      a5a        0     1                 .L0 
     a5c      a5c        0     1                 .L0 
     a60      a60        0     1                 .L0 
     a62      a62        0     1                 .L0 
     a66      a66        0     1                 .L0 
     a68      a68        0     1                 .L0 
     a68      a68        0     1                 .L0 
     a6a      a6a        0     1                 .L0 
     a72      a72        0     1                 .L0 
     a7a      a7a        0     1                 .L0 
     a7e      a7e        0     1                 .L0 
     a82      a82        0     1                 .L0 
     a8c      a8c        0     1                 .L0 
     a8e      a8e        0     1                 .L0 
     aa2      aa2        0     1                 .L0 
     aa4      aa4        0     1                 .L0 
     aa4      aa4        0     1                 .L0 
     aa8      aa8        0     1                 .L0 
     aa8      aa8        0     1                 .L0 
     aac      aac        0     1                 .L0 
     ac6      ac6        0     1                 .L0 
     aee      aee        0     1                 .L0 
     af2      af2        0     1                 .L0 
     afa      afa        0     1                 .L0 
     afc      afc        0     1                 .L0 
     b00      b00        0     1                 .L0 
     b02      b02        0     1                 .L0 
     b04      b04        0     1                 .L0 
     b0a      b0a        0     1                 .L0 
     b0e      b0e        0     1                 .L0 
     b0e      b0e        0     1                 .L0 
     b0e      b0e        0     1                 .L0 
     b10      b10        0     1                 .L0 
     b1c      b1c        0     1                 .L0 
     b22      b22        0     1                 .L0 
     b24      b24        0     1                 .L0 
     b2a      b2a        0     1                 .L0 
     b2e      b2e        0     1                 .L0 
     b36      b36        0     1                 .L0 
     b38      b38        0     1                 .L0 
     b38      b38        0     1                 .L0 
     b3a      b3a        0     1                 .L0 
     b3a      b3a        0     1                 .L0 
     b44      b44        0     1                 .L0 
     b4a      b4a        0     1                 .L0 
     b4c      b4c        0     1                 .L0 
     b4e      b4e        0     1                 .L0 
     b50      b50        0     1                 .L0 
     b50      b50        0     1                 .L0 
     b50      b50        0     1                 .L0 
     b52      b52        0     1                 .L0 
     b54      b54        0     1                 .L0 
     b54      b54        0     1                 .L0 
     b56      b56        0     1                 .L0 
     b5a      b5a        0     1                 .L0 
     b5c      b5c        0     1                 .L0 
     b60      b60        0     1                 .L0 
     b60      b60        0     1                 .L0 
     b60      b60        0     1                 .L0 
     b62      b62        0     1                 .L0 
     b64      b64        0     1                 .L0 
     b64      b64        0     1                 .L0 
     b64      b64       ae     2         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.text.R_BSP_RegisterProtectEnable)
     b64      b64        0     1                 .L0 
     b64      b64        0     1                 .L0 
     b64      b64        0     1                 $x
     b64      b64        0     1                 .L0 
     b64      b64       ae     1                 R_BSP_RegisterProtectEnable
     b74      b74        0     1                 .L0 
     b76      b76        0     1                 .L0 
     b80      b80        0     1                 .L0 
     b80      b80        0     1                 .L0 
     b84      b84        0     1                 .L0 
     b86      b86        0     1                 .L0 
     b88      b88        0     1                 .L0 
     b88      b88        0     1                 .L0 
     b8a      b8a        0     1                 .L0 
     b8e      b8e        0     1                 .L0 
     b90      b90        0     1                 .L0 
     b94      b94        0     1                 .L0 
     b96      b96        0     1                 .L0 
     b9a      b9a        0     1                 .L0 
     b9e      b9e        0     1                 .L0 
     ba0      ba0        0     1                 .L0 
     ba4      ba4        0     1                 .L0 
     ba6      ba6        0     1                 .L0 
     ba6      ba6        0     1                 .L0 
     ba6      ba6        0     1                 .L0 
     ba8      ba8        0     1                 .L0 
     bac      bac        0     1                 .L0 
     bae      bae        0     1                 .L0 
     bb2      bb2        0     1                 .L0 
     bb6      bb6        0     1                 .L0 
     bb6      bb6        0     1                 .L0 
     bc2      bc2        0     1                 .L0 
     bce      bce        0     1                 .L0 
     bd0      bd0        0     1                 .L0 
     bd0      bd0        0     1                 .L0 
     bd0      bd0        0     1                 .L0 
     bd4      bd4        0     1                 .L0 
     bd8      bd8        0     1                 .L0 
     be4      be4        0     1                 .L0 
     bee      bee        0     1                 .L0 
     bf0      bf0        0     1                 .L0 
     bf4      bf4        0     1                 .L0 
     bf8      bf8        0     1                 .L0 
     bfa      bfa        0     1                 .L0 
     bfa      bfa        0     1                 .L0 
     bfa      bfa        0     1                 .L0 
     bfe      bfe        0     1                 .L0 
     c00      c00        0     1                 .L0 
     c04      c04        0     1                 .L0 
     c06      c06        0     1                 .L0 
     c06      c06        0     1                 .L0 
     c06      c06        0     1                 .L0 
     c0a      c0a        0     1                 .L0 
     c0c      c0c        0     1                 .L0 
     c10      c10        0     1                 .L0 
     c12      c12        0     1                 .L0 
     c12      c12        0     1                 .L0 
     c12      c12       a6     2         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.text.R_BSP_RegisterProtectDisable)
     c12      c12        0     1                 .L0 
     c12      c12        0     1                 .L0 
     c12      c12        0     1                 $x
     c12      c12        0     1                 .L0 
     c12      c12       a6     1                 R_BSP_RegisterProtectDisable
     c22      c22        0     1                 .L0 
     c24      c24        0     1                 .L0 
     c24      c24        0     1                 .L0 
     c24      c24        0     1                 .L0 
     c2e      c2e        0     1                 .L0 
     c30      c30        0     1                 .L0 
     c30      c30        0     1                 .L0 
     c30      c30        0     1                 .L0 
     c32      c32        0     1                 .L0 
     c36      c36        0     1                 .L0 
     c38      c38        0     1                 .L0 
     c3c      c3c        0     1                 .L0 
     c3e      c3e        0     1                 .L0 
     c42      c42        0     1                 .L0 
     c46      c46        0     1                 .L0 
     c48      c48        0     1                 .L0 
     c4c      c4c        0     1                 .L0 
     c4e      c4e        0     1                 .L0 
     c4e      c4e        0     1                 .L0 
     c4e      c4e        0     1                 .L0 
     c50      c50        0     1                 .L0 
     c54      c54        0     1                 .L0 
     c56      c56        0     1                 .L0 
     c5a      c5a        0     1                 .L0 
     c5e      c5e        0     1                 .L0 
     c5e      c5e        0     1                 .L0 
     c6a      c6a        0     1                 .L0 
     c76      c76        0     1                 .L0 
     c78      c78        0     1                 .L0 
     c78      c78        0     1                 .L0 
     c78      c78        0     1                 .L0 
     c7c      c7c        0     1                 .L0 
     c80      c80        0     1                 .L0 
     c8c      c8c        0     1                 .L0 
     c96      c96        0     1                 .L0 
     c9a      c9a        0     1                 .L0 
     ca0      ca0        0     1                 .L0 
     ca0      ca0        0     1                 .L0 
     ca0      ca0        0     1                 .L0 
     ca4      ca4        0     1                 .L0 
     ca6      ca6        0     1                 .L0 
     cac      cac        0     1                 .L0 
     cac      cac        0     1                 .L0 
     cac      cac        0     1                 .L0 
     cb0      cb0        0     1                 .L0 
     cb2      cb2        0     1                 .L0 
     cb6      cb6        0     1                 .L0 
     cb8      cb8        0     1                 .L0 
     cb8      cb8        0     1                 .L0 
     cb8      cb8       18     2         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.text.bsp_register_protect_open)
     cb8      cb8        0     1                 .L0 
     cb8      cb8        0     1                 .L0 
     cb8      cb8        0     1                 $x
     cb8      cb8        0     1                 .L0 
     cb8      cb8       18     1                 bsp_register_protect_open
     cc0      cc0        0     1                 .L0 
     cc4      cc4        0     1                 .L0 
     cc4      cc4        0     1                 .L0 
     cc4      cc4        0     1                 .L0 
     cc8      cc8        0     1                 .L0 
     cca      cca        0     1                 .L0 
     cce      cce        0     1                 .L0 
     cd0      cd0        0     1                 .L0 
     cd0      cd0        0     1                 .L0 
     cd0      cd0        2     2         ./src/smc_gen/r_bsp/mcu/all/r_bsp_machine_timer.o:(.text.machine_timer_create)
     cd0      cd0        0     1                 .L0 
     cd0      cd0        0     1                 .L0 
     cd0      cd0        0     1                 $x
     cd0      cd0        0     1                 .L0 
     cd0      cd0        2     1                 machine_timer_create
     cd2      cd2        0     1                 .L0 
     cd2      cd2       12     2         ./src/smc_gen/r_bsp/board/generic_r9a02g021/hdwinit.o:(.text.hdwinit)
     cd2      cd2        0     1                 .L0 
     cd2      cd2        0     1                 .L0 
     cd2      cd2        0     1                 $x
     cd2      cd2        0     1                 .L0 
     cd2      cd2       12     1                 hdwinit
     cd6      cd6        0     1                 .L0 
     cd8      cd8        0     1                 .L0 
     cd8      cd8        0     1                 .L0 
     cda      cda        0     1                 .L0 
     cda      cda        0     1                 .L0 
     cdc      cdc        0     1                 .L0 
     cde      cde        0     1                 .L0 
     cde      cde        0     1                 .L0 
     ce0      ce0        0     1                 .L0 
     ce0      ce0        0     1                 .L0 
     ce2      ce2        0     1                 .L0 
     ce4      ce4        0     1                 .L0 
     ce4      ce4        0     1                 .L0 
     ce4      ce4        0     1                 .L0 
     ce4      ce4       1c     2         ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o:(.text.bsp_init_system)
     ce4      ce4        0     1                 .L0 
     ce4      ce4        0     1                 .L0 
     ce4      ce4        0     1                 $x
     ce4      ce4        0     1                 .L0 
     ce4      ce4       1c     1                 bsp_init_system
     ce8      ce8        0     1                 .L0 
     cea      cea        0     1                 .L0 
     cea      cea        0     1                 .L0 
     cee      cee        0     1                 .L0 
     cfc      cfc        0     1                 .L0 
     d00      d00        0     1                 .L0 
     d00      d00        0     1                 .L0 
     d00      d00        2     2         ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o:(.text.bsp_init_hardware)
     d00      d00        0     1                 .L0 
     d00      d00        0     1                 .L0 
     d00      d00        0     1                 $x
     d00      d00        0     1                 .L0 
     d00      d00        2     1                 bsp_init_hardware
     d02      d02        0     1                 .L0 
     d02      d02        0     1                 .L0 
     d02      d02        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_ACLINT_MSIP)
     d02      d02        0     1                 .L0 
     d02      d02        0     1                 .L0 
     d02      d02        0     1                 $x
     d02      d02        0     1                 .L0 
     d02      d02        4     1                 INT_ACLINT_MSIP
     d06      d06        0     1                 .L0 
     d06      d06        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_ACLINT_MTIP)
     d06      d06        0     1                 .L0 
     d06      d06        0     1                 .L0 
     d06      d06        0     1                 $x
     d06      d06        0     1                 .L0 
     d06      d06        4     1                 INT_ACLINT_MTIP
     d0a      d0a        0     1                 .L0 
     d0a      d0a        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR0)
     d0a      d0a        0     1                 .L0 
     d0a      d0a        0     1                 .L0 
     d0a      d0a        0     1                 $x
     d0a      d0a        0     1                 .L0 
     d0a      d0a        4     1                 INT_IELSR0
     d0e      d0e        0     1                 .L0 
     d0e      d0e        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR1)
     d0e      d0e        0     1                 .L0 
     d0e      d0e        0     1                 .L0 
     d0e      d0e        0     1                 $x
     d0e      d0e        0     1                 .L0 
     d0e      d0e        4     1                 INT_IELSR1
     d12      d12        0     1                 .L0 
     d12      d12        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR2)
     d12      d12        0     1                 .L0 
     d12      d12        0     1                 .L0 
     d12      d12        0     1                 $x
     d12      d12        0     1                 .L0 
     d12      d12        4     1                 INT_IELSR2
     d16      d16        0     1                 .L0 
     d16      d16        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR3)
     d16      d16        0     1                 .L0 
     d16      d16        0     1                 .L0 
     d16      d16        0     1                 $x
     d16      d16        0     1                 .L0 
     d16      d16        4     1                 INT_IELSR3
     d1a      d1a        0     1                 .L0 
     d1a      d1a        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR5)
     d1a      d1a        0     1                 .L0 
     d1a      d1a        0     1                 .L0 
     d1a      d1a        0     1                 $x
     d1a      d1a        0     1                 .L0 
     d1a      d1a        4     1                 INT_IELSR5
     d1e      d1e        0     1                 .L0 
     d1e      d1e        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR6)
     d1e      d1e        0     1                 .L0 
     d1e      d1e        0     1                 .L0 
     d1e      d1e        0     1                 $x
     d1e      d1e        0     1                 .L0 
     d1e      d1e        4     1                 INT_IELSR6
     d22      d22        0     1                 .L0 
     d22      d22        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR7)
     d22      d22        0     1                 .L0 
     d22      d22        0     1                 .L0 
     d22      d22        0     1                 $x
     d22      d22        0     1                 .L0 
     d22      d22        4     1                 INT_IELSR7
     d26      d26        0     1                 .L0 
     d26      d26        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR8)
     d26      d26        0     1                 .L0 
     d26      d26        0     1                 .L0 
     d26      d26        0     1                 $x
     d26      d26        0     1                 .L0 
     d26      d26        4     1                 INT_IELSR8
     d2a      d2a        0     1                 .L0 
     d2a      d2a        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR9)
     d2a      d2a        0     1                 .L0 
     d2a      d2a        0     1                 .L0 
     d2a      d2a        0     1                 $x
     d2a      d2a        0     1                 .L0 
     d2a      d2a        4     1                 INT_IELSR9
     d2e      d2e        0     1                 .L0 
     d2e      d2e        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR10)
     d2e      d2e        0     1                 .L0 
     d2e      d2e        0     1                 .L0 
     d2e      d2e        0     1                 $x
     d2e      d2e        0     1                 .L0 
     d2e      d2e        4     1                 INT_IELSR10
     d32      d32        0     1                 .L0 
     d32      d32        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR11)
     d32      d32        0     1                 .L0 
     d32      d32        0     1                 .L0 
     d32      d32        0     1                 $x
     d32      d32        0     1                 .L0 
     d32      d32        4     1                 INT_IELSR11
     d36      d36        0     1                 .L0 
     d36      d36        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR12)
     d36      d36        0     1                 .L0 
     d36      d36        0     1                 .L0 
     d36      d36        0     1                 $x
     d36      d36        0     1                 .L0 
     d36      d36        4     1                 INT_IELSR12
     d3a      d3a        0     1                 .L0 
     d3a      d3a        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR13)
     d3a      d3a        0     1                 .L0 
     d3a      d3a        0     1                 .L0 
     d3a      d3a        0     1                 $x
     d3a      d3a        0     1                 .L0 
     d3a      d3a        4     1                 INT_IELSR13
     d3e      d3e        0     1                 .L0 
     d3e      d3e        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR14)
     d3e      d3e        0     1                 .L0 
     d3e      d3e        0     1                 .L0 
     d3e      d3e        0     1                 $x
     d3e      d3e        0     1                 .L0 
     d3e      d3e        4     1                 INT_IELSR14
     d42      d42        0     1                 .L0 
     d42      d42        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR15)
     d42      d42        0     1                 .L0 
     d42      d42        0     1                 .L0 
     d42      d42        0     1                 $x
     d42      d42        0     1                 .L0 
     d42      d42        4     1                 INT_IELSR15
     d46      d46        0     1                 .L0 
     d46      d46        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR16)
     d46      d46        0     1                 .L0 
     d46      d46        0     1                 .L0 
     d46      d46        0     1                 $x
     d46      d46        0     1                 .L0 
     d46      d46        4     1                 INT_IELSR16
     d4a      d4a        0     1                 .L0 
     d4a      d4a        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR17)
     d4a      d4a        0     1                 .L0 
     d4a      d4a        0     1                 .L0 
     d4a      d4a        0     1                 $x
     d4a      d4a        0     1                 .L0 
     d4a      d4a        4     1                 INT_IELSR17
     d4e      d4e        0     1                 .L0 
     d4e      d4e        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR18)
     d4e      d4e        0     1                 .L0 
     d4e      d4e        0     1                 .L0 
     d4e      d4e        0     1                 $x
     d4e      d4e        0     1                 .L0 
     d4e      d4e        4     1                 INT_IELSR18
     d52      d52        0     1                 .L0 
     d52      d52        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR19)
     d52      d52        0     1                 .L0 
     d52      d52        0     1                 .L0 
     d52      d52        0     1                 $x
     d52      d52        0     1                 .L0 
     d52      d52        4     1                 INT_IELSR19
     d56      d56        0     1                 .L0 
     d56      d56        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR20)
     d56      d56        0     1                 .L0 
     d56      d56        0     1                 .L0 
     d56      d56        0     1                 $x
     d56      d56        0     1                 .L0 
     d56      d56        4     1                 INT_IELSR20
     d5a      d5a        0     1                 .L0 
     d5a      d5a        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR21)
     d5a      d5a        0     1                 .L0 
     d5a      d5a        0     1                 .L0 
     d5a      d5a        0     1                 $x
     d5a      d5a        0     1                 .L0 
     d5a      d5a        4     1                 INT_IELSR21
     d5e      d5e        0     1                 .L0 
     d5e      d5e        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR22)
     d5e      d5e        0     1                 .L0 
     d5e      d5e        0     1                 .L0 
     d5e      d5e        0     1                 $x
     d5e      d5e        0     1                 .L0 
     d5e      d5e        4     1                 INT_IELSR22
     d62      d62        0     1                 .L0 
     d62      d62        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR23)
     d62      d62        0     1                 .L0 
     d62      d62        0     1                 .L0 
     d62      d62        0     1                 $x
     d62      d62        0     1                 .L0 
     d62      d62        4     1                 INT_IELSR23
     d66      d66        0     1                 .L0 
     d66      d66        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR24)
     d66      d66        0     1                 .L0 
     d66      d66        0     1                 .L0 
     d66      d66        0     1                 $x
     d66      d66        0     1                 .L0 
     d66      d66        4     1                 INT_IELSR24
     d6a      d6a        0     1                 .L0 
     d6a      d6a        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR25)
     d6a      d6a        0     1                 .L0 
     d6a      d6a        0     1                 .L0 
     d6a      d6a        0     1                 $x
     d6a      d6a        0     1                 .L0 
     d6a      d6a        4     1                 INT_IELSR25
     d6e      d6e        0     1                 .L0 
     d6e      d6e        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR26)
     d6e      d6e        0     1                 .L0 
     d6e      d6e        0     1                 .L0 
     d6e      d6e        0     1                 $x
     d6e      d6e        0     1                 .L0 
     d6e      d6e        4     1                 INT_IELSR26
     d72      d72        0     1                 .L0 
     d72      d72        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR27)
     d72      d72        0     1                 .L0 
     d72      d72        0     1                 .L0 
     d72      d72        0     1                 $x
     d72      d72        0     1                 .L0 
     d72      d72        4     1                 INT_IELSR27
     d76      d76        0     1                 .L0 
     d76      d76        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR28)
     d76      d76        0     1                 .L0 
     d76      d76        0     1                 .L0 
     d76      d76        0     1                 $x
     d76      d76        0     1                 .L0 
     d76      d76        4     1                 INT_IELSR28
     d7a      d7a        0     1                 .L0 
     d7a      d7a        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR29)
     d7a      d7a        0     1                 .L0 
     d7a      d7a        0     1                 .L0 
     d7a      d7a        0     1                 $x
     d7a      d7a        0     1                 .L0 
     d7a      d7a        4     1                 INT_IELSR29
     d7e      d7e        0     1                 .L0 
     d7e      d7e        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR30)
     d7e      d7e        0     1                 .L0 
     d7e      d7e        0     1                 .L0 
     d7e      d7e        0     1                 $x
     d7e      d7e        0     1                 .L0 
     d7e      d7e        4     1                 INT_IELSR30
     d82      d82        0     1                 .L0 
     d82      d82        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_IELSR31)
     d82      d82        0     1                 .L0 
     d82      d82        0     1                 .L0 
     d82      d82        0     1                 $x
     d82      d82        0     1                 .L0 
     d82      d82        4     1                 INT_IELSR31
     d86      d86        0     1                 .L0 
     d86      d86        4     2         ./src/smc_gen/general/r_cg_inthandler.o:(.text.INT_DUMMY)
     d86      d86        0     1                 .L0 
     d86      d86        0     1                 .L0 
     d86      d86        0     1                 $x
     d86      d86        0     1                 .L0 
     d86      d86        4     1                 INT_DUMMY
     d8a      d8a        0     1                 .L0 
     d8a      d8a       1c     2         ./src/smc_gen/general/r_cg_systeminit.o:(.text.R_Systeminit)
     d8a      d8a        0     1                 .L0 
     d8a      d8a        0     1                 .L0 
     d8a      d8a        0     1                 $x
     d8a      d8a        0     1                 .L0 
     d8a      d8a       1c     1                 R_Systeminit
     d8e      d8e        0     1                 .L0 
     d90      d90        0     1                 .L0 
     d94      d94        0     1                 .L0 
     d98      d98        0     1                 .L0 
     d98      d98        0     1                 .L0 
     d9a      d9a        0     1                 .L0 
     d9a      d9a        0     1                 .L0 
     d9c      d9c        0     1                 .L0 
     d9c      d9c        0     1                 .L0 
     d9e      d9e        0     1                 .L0 
     d9e      d9e        0     1                 .L0 
     da2      da2        0     1                 .L0 
     da4      da4        0     1                 .L0 
     da6      da6        0     1                 .L0 
     da6      da6        0     1                 .L0 
     da6      da6        2     2         ./src/smc_gen/general/r_cg_vect_table.o:(.text.nvect_function)
     da6      da6        2     1                 nvect_function
     da6      da6        0     1                 .L0 
     da6      da6        0     1                 .L0 
     da6      da6        0     1                 $x
     da6      da6        0     1                 .L0 
     da8      da8        0     1                 .L0 
     da8      da8       22     2         ./src/smc_gen/general/r_cg_vect_table.o:(.text.initialize_vect)
     da8      da8        0     1                 .L0 
     da8      da8        0     1                 .L0 
     da8      da8        0     1                 $x
     da8      da8        0     1                 .L0 
     da8      da8       22     1                 initialize_vect
     db8      db8        0     1                 .L0 
     dbc      dbc        0     1                 .L0 
     dc0      dc0        0     1                 .L0 
     dc4      dc4        0     1                 .L0 
     dc8      dc8        0     1                 .L0 
     dca      dca        0     1                 .L0 
     dca      dca        0     1                 .L0 
     dca      dca        2     2         ./src/smc_gen/general/r_cg_vect_table.o:(.text.nmi_handler)
     dca      dca        2     1                 nmi_handler
     dca      dca        0     1                 .L0 
     dca      dca        0     1                 .L0 
     dca      dca        0     1                 $x
     dca      dca        0     1                 .L0 
     dcc      dcc        0     1                 .L0 
     dcc      dcc        2     2         ./src/smc_gen/general/r_smc_cgc.o:(.text.R_CGC_Create)
     dcc      dcc        0     1                 .L0 
     dcc      dcc        0     1                 .L0 
     dcc      dcc        0     1                 $x
     dcc      dcc        0     1                 .L0 
     dcc      dcc        2     1                 R_CGC_Create
     dce      dce        0     1                 .L0 
     dce      dce        0     1                 .L0 
     dce      dce        2     2         ./src/smc_gen/general/r_smc_cgc_user.o:(.text.R_CGC_Create_UserInit)
     dce      dce        0     1                 .L0 
     dce      dce        0     1                 .L0 
     dce      dce        0     1                 $x
     dce      dce        0     1                 .L0 
     dce      dce        2     1                 R_CGC_Create_UserInit
     dd0      dd0        0     1                 .L0 
     dd0      dd0       4a     2         ./src/smc_gen/Config_PORT/Config_PORT.o:(.text.R_Config_PORT_Create)
     dd0      dd0        0     1                 .L0 
     dd0      dd0        0     1                 .L0 
     dd0      dd0        0     1                 $x
     dd0      dd0        0     1                 .L0 
     dd0      dd0       4a     1                 R_Config_PORT_Create
     dd6      dd6        0     1                 .L0 
     dda      dda        0     1                 .L0 
     dde      dde        0     1                 .L0 
     de2      de2        0     1                 .L0 
     de6      de6        0     1                 .L0 
     dea      dea        0     1                 .L0 
     dee      dee        0     1                 .L0 
     df2      df2        0     1                 .L0 
     df6      df6        0     1                 .L0 
     dfa      dfa        0     1                 .L0 
     dfe      dfe        0     1                 .L0 
     e02      e02        0     1                 .L0 
     e08      e08        0     1                 .L0 
     e10      e10        0     1                 .L0 
     e14      e14        0     1                 .L0 
     e18      e18        0     1                 .L0 
     e18      e18        0     1                 .L0 
     e1a      e1a        0     1                 .L0 
     e1a      e1a        0     1                 .L0 
     e1a      e1a        2     2         ./src/smc_gen/Config_PORT/Config_PORT_user.o:(.text.R_Config_PORT_Create_UserInit)
     e1a      e1a        0     1                 .L0 
     e1a      e1a        0     1                 .L0 
     e1a      e1a        0     1                 $x
     e1a      e1a        0     1                 .L0 
     e1a      e1a        2     1                 R_Config_PORT_Create_UserInit
     e1c      e1c        0     1                 .L0 
     e1c      e1c       70     2         ./src/smc_gen/Config_ICU/Config_ICU.o:(.text.R_Config_ICU_Create)
     e1c      e1c        0     1                 .L0 
     e1c      e1c        0     1                 .L0 
     e1c      e1c        0     1                 $x
     e1c      e1c        0     1                 .L0 
     e1c      e1c       70     1                 R_Config_ICU_Create
     e20      e20        0     1                 .L0 
     e30      e30        0     1                 .L0 
     e40      e40        0     1                 .L0 
     e4c      e4c        0     1                 .L0 
     e56      e56        0     1                 .L0 
     e62      e62        0     1                 .L0 
     e68      e68        0     1                 .L0 
     e70      e70        0     1                 .L0 
     e74      e74        0     1                 .L0 
     e7e      e7e        0     1                 .L0 
     e8a      e8a        0     1                 .L0 
     e8a      e8a        0     1                 .L0 
     e8c      e8c        0     1                 .L0 
     e8c      e8c        0     1                 .L0 
     e8c      e8c       22     2         ./src/smc_gen/Config_ICU/Config_ICU.o:(.text.R_Config_ICU_IRQ4_Start)
     e8c      e8c        0     1                 .L0 
     e8c      e8c        0     1                 .L0 
     e8c      e8c        0     1                 $x
     e8c      e8c        0     1                 .L0 
     e8c      e8c       22     1                 R_Config_ICU_IRQ4_Start
     e90      e90        0     1                 .L0 
     ea0      ea0        0     1                 .L0 
     eac      eac        0     1                 .L0 
     eae      eae        0     1                 .L0 
     eae      eae        2     2         ./src/smc_gen/Config_ICU/Config_ICU_user.o:(.text.R_Config_ICU_Create_UserInit)
     eae      eae        0     1                 .L0 
     eae      eae        0     1                 .L0 
     eae      eae        0     1                 $x
     eae      eae        0     1                 .L0 
     eae      eae        2     1                 R_Config_ICU_Create_UserInit
     eb0      eb0        0     1                 .L0 
     eb0      eb0       54     2         ./src/smc_gen/Config_ICU/Config_ICU_user.o:(.text.r_Config_ICU_irq4_interrupt)
     eb0      eb0        0     1                 .L0 
     eb0      eb0        0     1                 .L0 
     eb0      eb0        0     1                 $x
     eb0      eb0        0     1                 .L0 
     eb0      eb0       54     1                 r_Config_ICU_irq4_interrupt
     ebc      ebc        0     1                 .L0 
     ed0      ed0        0     1                 .L0 
     ed4      ed4        0     1                 .L0 
     ed8      ed8        0     1                 .L0 
     ed8      ed8        0     1                 .L0 
     edc      edc        0     1                 .L0 
     ee0      ee0        0     1                 .L0 
     ee8      ee8        0     1                 .L0 
     efe      efe        0     1                 .L0 
     f04      f04        0     1                 .L0 
     f04      f04        0     1                 .L0 
     f04      f04      160     2         ./src/heap_4.o:(.text.pvPortMalloc)
     f04      f04        0     1                 .L0 
     f04      f04        0     1                 .L0 
     f04      f04        0     1                 $x
     f04      f04        0     1                 .L0 
     f04      f04      160     1                 pvPortMalloc
     f0c      f0c        0     1                 .L0 
     f16      f16        0     1                 .L0 
     f16      f16        0     1                 .L0 
     f1a      f1a        0     1                 .L0 
     f1e      f1e        0     1                 .L0 
     f20      f20        0     1                 .L0 
     f20      f20        0     1                 .L0 
     f22      f22        0     1                 .L0 
     f22      f22        0     1                 .L0 
     f26      f26        0     1                 .L0 
     f26      f26        0     1                 .L0 
     f26      f26        0     1                 .L0 
     f28      f28        0     1                 .L0 
     f28      f28        0     1                 .L0 
     f28      f28        0     1                 .L0 
     f2c      f2c        0     1                 .L0 
     f2c      f2c        0     1                 .L0 
     f34      f34        0     1                 .L0 
     f36      f36        0     1                 .L0 
     f3e      f3e        0     1                 .L0 
     f3e      f3e        0     1                 .L0 
     f3e      f3e        0     1                 .L0 
     f46      f46        0     1                 .L0 
     f4c      f4c        0     1                 .L0 
     f4e      f4e        0     1                 .L0 
     f54      f54        0     1                 .L0 
     f54      f54        0     1                 .L0 
     f54      f54        0     1                 .L0 
     f60      f60        0     1                 .L0 
     f66      f66        0     1                 .L0 
     f68      f68        0     1                 .L0 
     f6a      f6a        0     1                 .L0 
     f6e      f6e        0     1                 .L0 
     f6e      f6e        0     1                 .L0 
     f76      f76        0     1                 .L0 
     f7a      f7a        0     1                 .L0 
     f7a      f7a        0     1                 .L0 
     f7e      f7e        0     1                 .L0 
     f82      f82        0     1                 .L0 
     f84      f84        0     1                 .L0 
     f84      f84        0     1                 .L0 
     f86      f86        0     1                 .L0 
     f88      f88        0     1                 .L0 
     f8c      f8c        0     1                 .L0 
     f90      f90        0     1                 .L0 
     f9a      f9a        0     1                 .L0 
     f9a      f9a        0     1                 .L0 
     f9e      f9e        0     1                 .L0 
     f9e      f9e        0     1                 .L0 
     fa6      fa6        0     1                 .L0 
     faa      faa        0     1                 .L0 
     fb2      fb2        0     1                 .L0 
     fb2      fb2        0     1                 .L0 
     fb4      fb4        0     1                 .L0 
     fb8      fb8        0     1                 .L0 
     fba      fba        0     1                 .L0 
     fbc      fbc        0     1                 .L0 
     fbc      fbc        0     1                 .L0 
     fc0      fc0        0     1                 .L0 
     fc0      fc0        0     1                 .L0 
     fc2      fc2        0     1                 .L0 
     fc6      fc6        0     1                 .L0 
     fc8      fc8        0     1                 .L0 
     fcc      fcc        0     1                 .L0 
     fcc      fcc        0     1                 .L0 
     fcc      fcc        0     1                 .L0 
     fce      fce        0     1                 .L0 
     fd2      fd2        0     1                 .L0 
     fd2      fd2        0     1                 .L0 
     fd4      fd4        0     1                 .L0 
     fd4      fd4        0     1                 .L0 
     fd8      fd8        0     1                 .L0 
     fdc      fdc        0     1                 .L0 
     fdc      fdc        0     1                 .L0 
     fdc      fdc        0     1                 .L0 
     fe4      fe4        0     1                 .L0 
     fe8      fe8        0     1                 .L0 
     fea      fea        0     1                 .L0 
     fec      fec        0     1                 .L0 
     fec      fec        0     1                 .L0 
     fee      fee        0     1                 .L0 
     ff0      ff0        0     1                 .L0 
     ff6      ff6        0     1                 .L0 
     ffa      ffa        0     1                 .L0 
     ffe      ffe        0     1                 .L0 
     ffe      ffe        0     1                 .L0 
    1000     1000        0     1                 .L0 
    1002     1002        0     1                 .L0 
    1004     1004        0     1                 .L0 
    1006     1006        0     1                 .L0 
    1008     1008        0     1                 .L0 
    1008     1008        0     1                 .L0 
    1008     1008        0     1                 .L0 
    100a     100a        0     1                 .L0 
    1012     1012        0     1                 .L0 
    1016     1016        0     1                 .L0 
    101a     101a        0     1                 .L0 
    1022     1022        0     1                 .L0 
    1026     1026        0     1                 .L0 
    102a     102a        0     1                 .L0 
    102a     102a        0     1                 .L0 
    102c     102c        0     1                 .L0 
    102c     102c        0     1                 .L0 
    1030     1030        0     1                 .L0 
    1038     1038        0     1                 .L0 
    103a     103a        0     1                 .L0 
    103a     103a        0     1                 .L0 
    103e     103e        0     1                 .L0 
    1040     1040        0     1                 .L0 
    1046     1046        0     1                 .L0 
    1046     1046        0     1                 .L0 
    1046     1046        0     1                 .L0 
    104a     104a        0     1                 .L0 
    104a     104a        0     1                 .L0 
    104c     104c        0     1                 .L0 
    104c     104c        0     1                 .L0 
    104e     104e        0     1                 .L0 
    104e     104e        0     1                 .L0 
    104e     104e        0     1                 .L0 
    1054     1054        0     1                 .L0 
    1054     1054        0     1                 .L0 
    1056     1056        0     1                 .L0 
    1056     1056        0     1                 .L0 
    105a     105a        0     1                 .L0 
    105a     105a        0     1                 .L0 
    105a     105a        0     1                 .L0 
    105c     105c        0     1                 .L0 
    105c     105c        0     1                 .L0 
    1060     1060        0     1                 .L0 
    1060     1060        0     1                 .L0 
    1064     1064        0     1                 .L0 
    1064     1064        0     1                 .L0 
    1064     1064       b0     2         ./src/heap_4.o:(.text.vPortFree)
    1064     1064        0     1                 .L0 
    1064     1064        0     1                 .L0 
    1064     1064        0     1                 $x
    1064     1064        0     1                 .L0 
    1064     1064       b0     1                 vPortFree
    106c     106c        0     1                 .L0 
    106e     106e        0     1                 .L0 
    106e     106e        0     1                 .L0 
    1072     1072        0     1                 .L0 
    1076     1076        0     1                 .L0 
    107a     107a        0     1                 .L0 
    107a     107a        0     1                 .L0 
    107c     107c        0     1                 .L0 
    107e     107e        0     1                 .L0 
    107e     107e        0     1                 .L0 
    107e     107e        0     1                 .L0 
    1084     1084        0     1                 .L0 
    1088     1088        0     1                 .L0 
    1088     1088        0     1                 .L0 
    1088     1088        0     1                 .L0 
    1092     1092        0     1                 .L0 
    1092     1092        0     1                 .L0 
    1096     1096        0     1                 .L0 
    1096     1096        0     1                 .L0 
    1098     1098        0     1                 .L0 
    109c     109c        0     1                 .L0 
    10b2     10b2        0     1                 .L0 
    10b2     10b2        0     1                 .L0 
    10b2     10b2        0     1                 .L0 
    10b4     10b4        0     1                 .L0 
    10b4     10b4        0     1                 .L0 
    10b6     10b6        0     1                 .L0 
    10ba     10ba        0     1                 .L0 
    10ba     10ba        0     1                 .L0 
    10bc     10bc        0     1                 .L0 
    10c0     10c0        0     1                 .L0 
    10c4     10c4        0     1                 .L0 
    10c8     10c8        0     1                 .L0 
    10cc     10cc        0     1                 .L0 
    10cc     10cc        0     1                 .L0 
    10ce     10ce        0     1                 .L0 
    10ce     10ce        0     1                 .L0 
    10ce     10ce        0     1                 .L0 
    10d0     10d0        0     1                 .L0 
    10d2     10d2        0     1                 .L0 
    10d6     10d6        0     1                 .L0 
    10da     10da        0     1                 .L0 
    10dc     10dc        0     1                 .L0 
    10de     10de        0     1                 .L0 
    10de     10de        0     1                 .L0 
    10e6     10e6        0     1                 .L0 
    10ea     10ea        0     1                 .L0 
    10ec     10ec        0     1                 .L0 
    10f0     10f0        0     1                 .L0 
    10f2     10f2        0     1                 .L0 
    10f4     10f4        0     1                 .L0 
    10f4     10f4        0     1                 .L0 
    10f6     10f6        0     1                 .L0 
    10fa     10fa        0     1                 .L0 
    10fc     10fc        0     1                 .L0 
    10fc     10fc        0     1                 .L0 
    10fc     10fc        0     1                 .L0 
    1110     1110        0     1                 .L0 
    1110     1110        0     1                 .L0 
    1112     1112        0     1                 .L0 
    1114     1114        0     1                 .L0 
    1114     1114        0     1                 .L0 
    1114     1114       14     2         ./src/list.o:(.text.vListInitialise)
    1114     1114        0     1                 .L0 
    1114     1114        0     1                 .L0 
    1114     1114        0     1                 $x
    1114     1114        0     1                 .L0 
    1114     1114       14     1                 vListInitialise
    1118     1118        0     1                 .L0 
    111c     111c        0     1                 .L0 
    111e     111e        0     1                 .L0 
    1120     1120        0     1                 .L0 
    1122     1122        0     1                 .L0 
    1126     1126        0     1                 .L0 
    1128     1128        0     1                 .L0 
    1128     1128        6     2         ./src/list.o:(.text.vListInitialiseItem)
    1128     1128        0     1                 .L0 
    1128     1128        0     1                 .L0 
    1128     1128        0     1                 $x
    1128     1128        0     1                 .L0 
    1128     1128        6     1                 vListInitialiseItem
    112c     112c        0     1                 .L0 
    112e     112e        0     1                 .L0 
    112e     112e       2e     2         ./src/list.o:(.text.vListInsert)
    112e     112e        0     1                 .L0 
    112e     112e        0     1                 .L0 
    112e     112e        0     1                 $x
    112e     112e        0     1                 .L0 
    112e     112e       2e     1                 vListInsert
    1130     1130        0     1                 .L0 
    1132     1132        0     1                 .L0 
    1136     1136        0     1                 .L0 
    113a     113a        0     1                 .L0 
    113a     113a        0     1                 .L0 
    113c     113c        0     1                 .L0 
    113c     113c        0     1                 .L0 
    113e     113e        0     1                 .L0 
    1140     1140        0     1                 .L0 
    1146     1146        0     1                 .L0 
    1146     1146        0     1                 .L0 
    1146     1146        0     1                 .L0 
    1148     1148        0     1                 .L0 
    1148     1148        0     1                 .L0 
    1148     1148        0     1                 .L0 
    114a     114a        0     1                 .L0 
    114a     114a        0     1                 .L0 
    114c     114c        0     1                 .L0 
    114e     114e        0     1                 .L0 
    1150     1150        0     1                 .L0 
    1152     1152        0     1                 .L0 
    1154     1154        0     1                 .L0 
    1156     1156        0     1                 .L0 
    1156     1156        0     1                 .L0 
    1158     1158        0     1                 .L0 
    115a     115a        0     1                 .L0 
    115c     115c        0     1                 .L0 
    115c     115c        0     1                 .L0 
    115c     115c       24     2         ./src/list.o:(.text.uxListRemove)
    115c     115c        0     1                 .L0 
    115c     115c        0     1                 .L0 
    115c     115c        0     1                 $x
    115c     115c        0     1                 .L0 
    115c     115c       24     1                 uxListRemove
    115e     115e        0     1                 .L0 
    1160     1160        0     1                 .L0 
    1162     1162        0     1                 .L0 
    1164     1164        0     1                 .L0 
    1166     1166        0     1                 .L0 
    1168     1168        0     1                 .L0 
    116a     116a        0     1                 .L0 
    116c     116c        0     1                 .L0 
    1170     1170        0     1                 .L0 
    1172     1172        0     1                 .L0 
    1174     1174        0     1                 .L0 
    1174     1174        0     1                 .L0 
    1178     1178        0     1                 .L0 
    117a     117a        0     1                 .L0 
    117a     117a        0     1                 .L0 
    117c     117c        0     1                 .L0 
    117e     117e        0     1                 .L0 
    1180     1180        0     1                 .L0 
    1180     1180        0     1                 .L0 
    1180     1180        6     2         ./src/main.o:(.text.vApplicationMallocFailedHook)
    1180     1180        0     1                 .L0 
    1180     1180        0     1                 .L0 
    1180     1180        0     1                 $x
    1180     1180        0     1                 .L0 
    1180     1180        6     1                 vApplicationMallocFailedHook
    1184     1184        0     1                 .L0 
    1184     1184        0     1                 .L0 
    1186     1186        0     1                 .L0 
    1186     1186        0     1                 .L0 
    1186     1186       58     2         ./src/main.o:(.text.main)
    1186     1186        0     1                 .L0 
    1186     1186        0     1                 .L0 
    1186     1186        0     1                 $x
    1186     1186        0     1                 .L0 
    1186     1186       58     1                 main
    118e     118e        0     1                 .L0 
    1194     1194        0     1                 .L0 
    119c     119c        0     1                 .L0 
    11a4     11a4        0     1                 .L0 
    11a4     11a4        0     1                 .L0 
    11a6     11a6        0     1                 .L0 
    11a6     11a6        0     1                 .L0 
    11ae     11ae        0     1                 .L0 
    11ae     11ae        0     1                 .L0 
    11b6     11b6        0     1                 .L0 
    11d8     11d8        0     1                 .L0 
    11d8     11d8        0     1                 .L0 
    11dc     11dc        0     1                 .L0 
    11dc     11dc        0     1                 .L0 
    11dc     11dc        0     1                 .L0 
    11de     11de        0     1                 .L0 
    11de     11de        0     1                 .L0 
    11de     11de       26     2         ./src/main.o:(.text.prvBlinkyTask)
    11de     11de       26     1                 prvBlinkyTask
    11de     11de        0     1                 .L0 
    11de     11de        0     1                 .L0 
    11de     11de        0     1                 $x
    11de     11de        0     1                 .L0 
    11e8     11e8        0     1                 .L0 
    11e8     11e8        0     1                 .L0 
    11ea     11ea        0     1                 .L0 
    11fc     11fc        0     1                 .L0 
    1202     1202        0     1                 .L0 
    1202     1202        0     1                 .L0 
    1204     1204        0     1                 .L0 
    1204     1204        0     1                 .L0 
    1204     1204       66     2         ./src/port.o:(.text.vPortSetupTimerInterrupt)
    1204     1204        0     1                 .L0 
    1204     1204        0     1                 .L0 
    1204     1204        0     1                 $x
    1204     1204        0     1                 .L0 
    1204     1204       66     1                 vPortSetupTimerInterrupt
    1206     1206        0     1                 .L0 
    120c     120c        0     1                 .L0 
    1216     1216        0     1                 .L0 
    121c     121c        0     1                 .L0 
    1224     1224        0     1                 .L0 
    1224     1224        0     1                 .L0 
    1226     1226        0     1                 .L0 
    1226     1226        0     1                 .L0 
    1228     1228        0     1                 .L0 
    1228     1228        0     1                 .L0 
    122a     122a        0     1                 .L0 
    122e     122e        0     1                 .L0 
    1234     1234        0     1                 .L0 
    123c     123c        0     1                 .L0 
    123e     123e        0     1                 .L0 
    124a     124a        0     1                 .L0 
    124e     124e        0     1                 .L0 
    1266     1266        0     1                 .L0 
    126a     126a        0     1                 .L0 
    126a     126a        0     1                 .L0 
    126a     126a       1a     2         ./src/port.o:(.text.xPortStartScheduler)
    126a     126a        0     1                 .L0 
    126a     126a        0     1                 .L0 
    126a     126a        0     1                 $x
    126a     126a        0     1                 .L0 
    126a     126a       1a     1                 xPortStartScheduler
    126e     126e        0     1                 .L0 
    1270     1270        0     1                 .L0 
    1270     1270        0     1                 .L0 
    1274     1274        0     1                 .L0 
    1278     1278        0     1                 .L0 
    127c     127c        0     1                 .L0 
    127c     127c        0     1                 .L0 
    1280     1280        0     1                 .L0 
    1284     1284        0     1                 .L0 
    1284     1284        0     1                 .L0 
    1284     1284       aa     2         ./src/queue.o:(.text.xQueueGenericCreate)
    1284     1284        0     1                 .L0 
    1284     1284        0     1                 .L0 
    1284     1284        0     1                 $x
    1284     1284        0     1                 .L0 
    1284     1284       aa     1                 xQueueGenericCreate
    1286     1286        0     1                 .L0 
    128a     128a        0     1                 .L0 
    128a     128a        0     1                 .L0 
    128c     128c        0     1                 .L0 
    1294     1294        0     1                 .L0 
    129a     129a        0     1                 .L0 
    12a2     12a2        0     1                 .L0 
    12a2     12a2        0     1                 .L0 
    12a4     12a4        0     1                 .L0 
    12a6     12a6        0     1                 .L0 
    12a6     12a6        0     1                 .L0 
    12aa     12aa        0     1                 .L0 
    12ac     12ac        0     1                 .L0 
    12ac     12ac        0     1                 .L0 
    12ae     12ae        0     1                 .L0 
    12ae     12ae        0     1                 .L0 
    12ba     12ba        0     1                 .L0 
    12bc     12bc        0     1                 .L0 
    12be     12be        0     1                 .L0 
    12c0     12c0        0     1                 .L0 
    12c0     12c0        0     1                 .L0 
    12d2     12d2        0     1                 .L0 
    12d4     12d4        0     1                 .L0 
    12d6     12d6        0     1                 .L0 
    12d8     12d8        0     1                 .L0 
    12dc     12dc        0     1                 .L0 
    12de     12de        0     1                 .L0 
    12e0     12e0        0     1                 .L0 
    12e4     12e4        0     1                 .L0 
    12e6     12e6        0     1                 .L0 
    12e8     12e8        0     1                 .L0 
    12ec     12ec        0     1                 .L0 
    12ee     12ee        0     1                 .L0 
    12f2     12f2        0     1                 .L0 
    12f6     12f6        0     1                 .L0 
    12fa     12fa        0     1                 .L0 
    1300     1300        0     1                 .L0 
    1300     1300        0     1                 .L0 
    1304     1304        0     1                 .L0 
    1304     1304        0     1                 .L0 
    1306     1306        0     1                 .L0 
    1306     1306        0     1                 .L0 
    130a     130a        0     1                 .L0 
    130c     130c        0     1                 .L0 
    130c     130c        0     1                 .L0 
    1318     1318        0     1                 .L0 
    131c     131c        0     1                 .L0 
    131c     131c        0     1                 .L0 
    131c     131c        0     1                 .L0 
    131e     131e        0     1                 .L0 
    131e     131e        0     1                 .L0 
    1328     1328        0     1                 .L0 
    1328     1328        0     1                 .L0 
    132a     132a        0     1                 .L0 
    132a     132a        0     1                 .L0 
    132a     132a        0     1                 .L0 
    132c     132c        0     1                 .L0 
    132c     132c        0     1                 .L0 
    132c     132c        0     1                 .L0 
    132e     132e        0     1                 .L0 
    132e     132e        0     1                 .L0 
    132e     132e       c8     2         ./src/queue.o:(.text.prvUnlockQueue)
    132e     132e       c8     1                 prvUnlockQueue
    132e     132e        0     1                 .L0 
    132e     132e        0     1                 .L0 
    132e     132e        0     1                 $x
    132e     132e        0     1                 .L0 
    133c     133c        0     1                 .L0 
    134a     134a        0     1                 .L0 
    1350     1350        0     1                 .L0 
    1350     1350        0     1                 .L0 
    1354     1354        0     1                 .L0 
    1358     1358        0     1                 .L0 
    1360     1360        0     1                 .L0 
    1360     1360        0     1                 .L0 
    1360     1360        0     1                 .L0 
    1366     1366        0     1                 .L0 
    136a     136a        0     1                 .L0 
    136a     136a        0     1                 .L0 
    136c     136c        0     1                 .L0 
    136e     136e        0     1                 .L0 
    1374     1374        0     1                 .L0 
    1374     1374        0     1                 .L0 
    1376     1376        0     1                 .L0 
    137a     137a        0     1                 .L0 
    137a     137a        0     1                 .L0 
    137c     137c        0     1                 .L0 
    137c     137c        0     1                 .L0 
    137e     137e        0     1                 .L0 
    1382     1382        0     1                 .L0 
    1382     1382        0     1                 .L0 
    138e     138e        0     1                 .L0 
    1392     1392        0     1                 .L0 
    1392     1392        0     1                 .L0 
    13a4     13a4        0     1                 .L0 
    13a4     13a4        0     1                 .L0 
    13a8     13a8        0     1                 .L0 
    13ac     13ac        0     1                 .L0 
    13b4     13b4        0     1                 .L0 
    13b4     13b4        0     1                 .L0 
    13b4     13b4        0     1                 .L0 
    13ba     13ba        0     1                 .L0 
    13be     13be        0     1                 .L0 
    13be     13be        0     1                 .L0 
    13c0     13c0        0     1                 .L0 
    13c2     13c2        0     1                 .L0 
    13c8     13c8        0     1                 .L0 
    13c8     13c8        0     1                 .L0 
    13ca     13ca        0     1                 .L0 
    13ce     13ce        0     1                 .L0 
    13ce     13ce        0     1                 .L0 
    13d0     13d0        0     1                 .L0 
    13d0     13d0        0     1                 .L0 
    13d2     13d2        0     1                 .L0 
    13d6     13d6        0     1                 .L0 
    13d6     13d6        0     1                 .L0 
    13e2     13e2        0     1                 .L0 
    13e6     13e6        0     1                 .L0 
    13e6     13e6        0     1                 .L0 
    13f0     13f0        0     1                 .L0 
    13f2     13f2        0     1                 .L0 
    13f6     13f6        0     1                 .L0 
    13f6     13f6        0     1                 .L0 
    13f6     13f6      186     2         ./src/queue.o:(.text.xQueueReceive)
    13f6     13f6        0     1                 .L0 
    13f6     13f6        0     1                 .L0 
    13f6     13f6        0     1                 $x
    13f6     13f6        0     1                 .L0 
    13f6     13f6      186     1                 xQueueReceive
    1426     1426        0     1                 .L0 
    1426     1426        0     1                 .L0 
    1426     1426        0     1                 .L0 
    142a     142a        0     1                 .L0 
    142a     142a        0     1                 .L0 
    143a     143a        0     1                 .L0 
    143a     143a        0     1                 .L0 
    143c     143c        0     1                 .L0 
    143c     143c        0     1                 .L0 
    143e     143e        0     1                 .L0 
    143e     143e        0     1                 .L0 
    1440     1440        0     1                 .L0 
    1442     1442        0     1                 .L0 
    1444     1444        0     1                 .L0 
    1446     1446        0     1                 .L0 
    144a     144a        0     1                 .L0 
    144e     144e        0     1                 .L0 
    1450     1450        0     1                 .L0 
    1452     1452        0     1                 .L0 
    1452     1452        0     1                 .L0 
    1454     1454        0     1                 .L0 
    145a     145a        0     1                 .L0 
    145a     145a        0     1                 .L0 
    145a     145a        0     1                 .L0 
    145c     145c        0     1                 .L0 
    145c     145c        0     1                 .L0 
    145e     145e        0     1                 .L0 
    1460     1460        0     1                 .L0 
    1462     1462        0     1                 .L0 
    1468     1468        0     1                 .L0 
    1468     1468        0     1                 .L0 
    146a     146a        0     1                 .L0 
    146e     146e        0     1                 .L0 
    146e     146e        0     1                 .L0 
    147c     147c        0     1                 .L0 
    147c     147c        0     1                 .L0 
    1482     1482        0     1                 .L0 
    1482     1482        0     1                 .L0 
    1482     1482        0     1                 .L0 
    1484     1484        0     1                 .L0 
    1486     1486        0     1                 .L0 
    1488     1488        0     1                 .L0 
    148c     148c        0     1                 .L0 
    1492     1492        0     1                 .L0 
    1492     1492        0     1                 .L0 
    1492     1492        0     1                 .L0 
    149a     149a        0     1                 .L0 
    149a     149a        0     1                 .L0 
    149a     149a        0     1                 .L0 
    14a2     14a2        0     1                 .L0 
    14aa     14aa        0     1                 .L0 
    14aa     14aa        0     1                 .L0 
    14b0     14b0        0     1                 .L0 
    14b0     14b0        0     1                 .L0 
    14b2     14b2        0     1                 .L0 
    14b4     14b4        0     1                 .L0 
    14b6     14b6        0     1                 .L0 
    14b6     14b6        0     1                 .L0 
    14b6     14b6        0     1                 .L0 
    14c2     14c2        0     1                 .L0 
    14c6     14c6        0     1                 .L0 
    14c6     14c6        0     1                 .L0 
    14c8     14c8        0     1                 .L0 
    14c8     14c8        0     1                 .L0 
    14d8     14d8        0     1                 .L0 
    14dc     14dc        0     1                 .L0 
    14e0     14e0        0     1                 .L0 
    14e4     14e4        0     1                 .L0 
    14e8     14e8        0     1                 .L0 
    14e8     14e8        0     1                 .L0 
    14ee     14ee        0     1                 .L0 
    14ee     14ee        0     1                 .L0 
    14f6     14f6        0     1                 .L0 
    14f6     14f6        0     1                 .L0 
    14f8     14f8        0     1                 .L0 
    14fc     14fc        0     1                 .L0 
    14fc     14fc        0     1                 .L0 
    14fe     14fe        0     1                 .L0 
    14fe     14fe        0     1                 .L0 
    1506     1506        0     1                 .L0 
    1508     1508        0     1                 .L0 
    150c     150c        0     1                 .L0 
    1512     1512        0     1                 .L0 
    1512     1512        0     1                 .L0 
    1512     1512        0     1                 .L0 
    1516     1516        0     1                 .L0 
    151a     151a        0     1                 .L0 
    151e     151e        0     1                 .L0 
    151e     151e        0     1                 .L0 
    1522     1522        0     1                 .L0 
    1528     1528        0     1                 .L0 
    1528     1528        0     1                 .L0 
    152e     152e        0     1                 .L0 
    152e     152e        0     1                 .L0 
    152e     152e        0     1                 .L0 
    1536     1536        0     1                 .L0 
    1538     1538        0     1                 .L0 
    153a     153a        0     1                 .L0 
    153a     153a        0     1                 .L0 
    153c     153c        0     1                 .L0 
    153c     153c        0     1                 .L0 
    1540     1540        0     1                 .L0 
    1540     1540        0     1                 .L0 
    1542     1542        0     1                 .L0 
    1542     1542        0     1                 .L0 
    1544     1544        0     1                 .L0 
    1544     1544        0     1                 .L0 
    1544     1544        0     1                 .L0 
    1548     1548        0     1                 .L0 
    1548     1548        0     1                 .L0 
    154a     154a        0     1                 .L0 
    154a     154a        0     1                 .L0 
    154a     154a        0     1                 .L0 
    154c     154c        0     1                 .L0 
    1550     1550        0     1                 .L0 
    1550     1550        0     1                 .L0 
    1554     1554        0     1                 .L0 
    1554     1554        0     1                 .L0 
    1556     1556        0     1                 .L0 
    1556     1556        0     1                 .L0 
    155a     155a        0     1                 .L0 
    155e     155e        0     1                 .L0 
    1560     1560        0     1                 .L0 
    1560     1560        0     1                 .L0 
    1562     1562        0     1                 .L0 
    1562     1562        0     1                 .L0 
    156a     156a        0     1                 .L0 
    156a     156a        0     1                 .L0 
    156c     156c        0     1                 .L0 
    1576     1576        0     1                 .L0 
    1578     1578        0     1                 .L0 
    157c     157c        0     1                 .L0 
    157c     157c        0     1                 .L0 
    157c     157c       6c     2         ./src/queue.o:(.text.vQueueWaitForMessageRestricted)
    157c     157c        0     1                 .L0 
    157c     157c        0     1                 .L0 
    157c     157c        0     1                 $x
    157c     157c        0     1                 .L0 
    157c     157c       6c     1                 vQueueWaitForMessageRestricted
    1590     1590        0     1                 .L0 
    1598     1598        0     1                 .L0 
    159c     159c        0     1                 .L0 
    15a0     15a0        0     1                 .L0 
    15a4     15a4        0     1                 .L0 
    15a4     15a4        0     1                 .L0 
    15ae     15ae        0     1                 .L0 
    15b0     15b0        0     1                 .L0 
    15b2     15b2        0     1                 .L0 
    15b2     15b2        0     1                 .L0 
    15b2     15b2        0     1                 .L0 
    15b4     15b4        0     1                 .L0 
    15b4     15b4        0     1                 .L0 
    15b8     15b8        0     1                 .L0 
    15bc     15bc        0     1                 .L0 
    15c0     15c0        0     1                 .L0 
    15c0     15c0        0     1                 .L0 
    15c6     15c6        0     1                 .L0 
    15c6     15c6        0     1                 .L0 
    15ca     15ca        0     1                 .L0 
    15cc     15cc        0     1                 .L0 
    15ce     15ce        0     1                 .L0 
    15d0     15d0        0     1                 .L0 
    15d4     15d4        0     1                 .L0 
    15da     15da        0     1                 .L0 
    15da     15da        0     1                 .L0 
    15dc     15dc        0     1                 .L0 
    15de     15de        0     1                 .L0 
    15de     15de        0     1                 .L0 
    15e4     15e4        0     1                 .L0 
    15e6     15e6        0     1                 .L0 
    15e6     15e6        0     1                 .L0 
    15e8     15e8        0     1                 .L0 
    15e8     15e8        0     1                 .L0 
    15e8     15e8      22c     2         ./src/tasks.o:(.text.xTaskCreate)
    15e8     15e8        0     1                 .L0 
    15e8     15e8        0     1                 .L0 
    15e8     15e8        0     1                 $x
    15e8     15e8        0     1                 .L0 
    15e8     15e8      22c     1                 xTaskCreate
    160c     160c        0     1                 .L0 
    160c     160c        0     1                 .L0 
    1610     1610        0     1                 .L0 
    1614     1614        0     1                 .L0 
    1614     1614        0     1                 .L0 
    1616     1616        0     1                 .L0 
    1618     1618        0     1                 .L0 
    1618     1618        0     1                 .L0 
    161e     161e        0     1                 .L0 
    161e     161e        0     1                 .L0 
    1620     1620        0     1                 .L0 
    1622     1622        0     1                 .L0 
    1622     1622        0     1                 .L0 
    162c     162c        0     1                 .L0 
    1632     1632        0     1                 .L0 
    1632     1632        0     1                 .L0 
    1638     1638        0     1                 .L0 
    1638     1638        0     1                 .L0 
    1638     1638        0     1                 .L0 
    163a     163a        0     1                 .L0 
    163c     163c        0     1                 .L0 
    163c     163c        0     1                 .L0 
    163c     163c        0     1                 .L0 
    163e     163e        0     1                 .L0 
    1640     1640        0     1                 .L0 
    1644     1644        0     1                 .L0 
    1644     1644        0     1                 .L0 
    1644     1644        0     1                 .L0 
    1648     1648        0     1                 .L0 
    1652     1652        0     1                 .L0 
    1656     1656        0     1                 .L0 
    165c     165c        0     1                 .L0 
    165c     165c        0     1                 .L0 
    1660     1660        0     1                 .L0 
    1660     1660        0     1                 .L0 
    1662     1662        0     1                 .L0 
    1662     1662        0     1                 .L0 
    1668     1668        0     1                 .L0 
    1668     1668        0     1                 .L0 
    1668     1668        0     1                 .L0 
    166c     166c        0     1                 .L0 
    1670     1670        0     1                 .L0 
    1674     1674        0     1                 .L0 
    1674     1674        0     1                 .L0 
    1676     1676        0     1                 .L0 
    1678     1678        0     1                 .L0 
    1678     1678        0     1                 .L0 
    1680     1680        0     1                 .L0 
    1680     1680        0     1                 .L0 
    1680     1680        0     1                 .L0 
    1684     1684        0     1                 .L0 
    1684     1684        0     1                 .L0 
    1686     1686        0     1                 .L0 
    168a     168a        0     1                 .L0 
    168a     168a        0     1                 .L0 
    168e     168e        0     1                 .L0 
    1692     1692        0     1                 .L0 
    1692     1692        0     1                 .L0 
    1696     1696        0     1                 .L0 
    1696     1696        0     1                 .L0 
    169a     169a        0     1                 .L0 
    169c     169c        0     1                 .L0 
    169c     169c        0     1                 .L0 
    16a4     16a4        0     1                 .L0 
    16aa     16aa        0     1                 .L0 
    16ae     16ae        0     1                 .L0 
    16b8     16b8        0     1                 .L0 
    16b8     16b8        0     1                 .L0 
    16bc     16bc        0     1                 .L0 
    16c0     16c0        0     1                 .L0 
    16c4     16c4        0     1                 .L0 
    16c4     16c4        0     1                 .L0 
    16c4     16c4        0     1                 .L0 
    16c8     16c8        0     1                 .L0 
    16c8     16c8        0     1                 .L0 
    16da     16da        0     1                 .L0 
    16e2     16e2        0     1                 .L0 
    16e4     16e4        0     1                 .L0 
    16e8     16e8        0     1                 .L0 
    16f4     16f4        0     1                 .L0 
    16f4     16f4        0     1                 .L0 
    16f8     16f8        0     1                 .L0 
    16fa     16fa        0     1                 .L0 
    1702     1702        0     1                 .L0 
    1704     1704        0     1                 .L0 
    170c     170c        0     1                 .L0 
    170e     170e        0     1                 .L0 
    1712     1712        0     1                 .L0 
    1716     1716        0     1                 .L0 
    171c     171c        0     1                 .L0 
    171c     171c        0     1                 .L0 
    1720     1720        0     1                 .L0 
    1726     1726        0     1                 .L0 
    172a     172a        0     1                 .L0 
    1730     1730        0     1                 .L0 
    1730     1730        0     1                 .L0 
    1730     1730        0     1                 .L0 
    1734     1734        0     1                 .L0 
    1734     1734        0     1                 .L0 
    1736     1736        0     1                 .L0 
    173a     173a        0     1                 .L0 
    173e     173e        0     1                 .L0 
    1746     1746        0     1                 .L0 
    1746     1746        0     1                 .L0 
    1752     1752        0     1                 .L0 
    1752     1752        0     1                 .L0 
    175c     175c        0     1                 .L0 
    175c     175c        0     1                 .L0 
    1764     1764        0     1                 .L0 
    176c     176c        0     1                 .L0 
    176c     176c        0     1                 .L0 
    176c     176c        0     1                 .L0 
    177a     177a        0     1                 .L0 
    178e     178e        0     1                 .L0 
    178e     178e        0     1                 .L0 
    1798     1798        0     1                 .L0 
    17b0     17b0        0     1                 .L0 
    17be     17be        0     1                 .L0 
    17be     17be        0     1                 .L0 
    17c6     17c6        0     1                 .L0 
    17c6     17c6        0     1                 .L0 
    17ca     17ca        0     1                 .L0 
    17ca     17ca        0     1                 .L0 
    17d2     17d2        0     1                 .L0 
    17d6     17d6        0     1                 .L0 
    17d6     17d6        0     1                 .L0 
    17e0     17e0        0     1                 .L0 
    17e2     17e2        0     1                 .L0 
    17f0     17f0        0     1                 .L0 
    17f4     17f4        0     1                 .L0 
    17f8     17f8        0     1                 .L0 
    17f8     17f8        0     1                 .L0 
    17f8     17f8        0     1                 .L0 
    1806     1806        0     1                 .L0 
    1806     1806        0     1                 .L0 
    180a     180a        0     1                 .L0 
    1810     1810        0     1                 .L0 
    1814     1814        0     1                 .L0 
    1814     1814        0     1                 .L0 
    1814     1814       a2     2         ./src/tasks.o:(.text.vTaskDelay)
    1814     1814        0     1                 .L0 
    1814     1814        0     1                 .L0 
    1814     1814        0     1                 $x
    1814     1814        0     1                 .L0 
    1814     1814       a2     1                 vTaskDelay
    1818     1818        0     1                 .L0 
    1826     1826        0     1                 .L0 
    1826     1826        0     1                 .L0 
    182e     182e        0     1                 .L0 
    1830     1830        0     1                 .L0 
    1834     1834        0     1                 .L0 
    1834     1834        0     1                 .L0 
    1834     1834        0     1                 .L0 
    183c     183c        0     1                 .L0 
    183c     183c        0     1                 .L0 
    1844     1844        0     1                 .L0 
    1844     1844        0     1                 .L0 
    184c     184c        0     1                 .L0 
    184c     184c        0     1                 .L0 
    1854     1854        0     1                 .L0 
    1856     1856        0     1                 .L0 
    1858     1858        0     1                 .L0 
    1858     1858        0     1                 .L0 
    185a     185a        0     1                 .L0 
    1870     1870        0     1                 .L0 
    1870     1870        0     1                 .L0 
    1874     1874        0     1                 .L0 
    1876     1876        0     1                 .L0 
    1876     1876        0     1                 .L0 
    1878     1878        0     1                 .L0 
    187e     187e        0     1                 .L0 
    1882     1882        0     1                 .L0 
    1886     1886        0     1                 .L0 
    1886     1886        0     1                 .L0 
    1888     1888        0     1                 .L0 
    1888     1888        0     1                 .L0 
    188c     188c        0     1                 .L0 
    188c     188c        0     1                 .L0 
    1894     1894        0     1                 .L0 
    1898     1898        0     1                 .L0 
    189c     189c        0     1                 .L0 
    189c     189c        0     1                 .L0 
    189c     189c        0     1                 .L0 
    189e     189e        0     1                 .L0 
    189e     189e        0     1                 .L0 
    18aa     18aa        0     1                 .L0 
    18ae     18ae        0     1                 .L0 
    18b0     18b0        0     1                 .L0 
    18b0     18b0        0     1                 .L0 
    18b4     18b4        0     1                 .L0 
    18b6     18b6        0     1                 .L0 
    18b6     18b6        0     1                 .L0 
    18b6     18b6       10     2         ./src/tasks.o:(.text.vTaskSuspendAll)
    18b6     18b6        0     1                 .L0 
    18b6     18b6        0     1                 .L0 
    18b6     18b6        0     1                 $x
    18b6     18b6        0     1                 .L0 
    18b6     18b6       10     1                 vTaskSuspendAll
    18be     18be        0     1                 .L0 
    18c0     18c0        0     1                 .L0 
    18c4     18c4        0     1                 .L0 
    18c4     18c4        0     1                 .L0 
    18c6     18c6        0     1                 .L0 
    18c6     18c6        0     1                 .L0 
    18c6     18c6      188     2         ./src/tasks.o:(.text.xTaskResumeAll)
    18c6     18c6        0     1                 .L0 
    18c6     18c6        0     1                 .L0 
    18c6     18c6        0     1                 $x
    18c6     18c6        0     1                 .L0 
    18c6     18c6      188     1                 xTaskResumeAll
    18d2     18d2        0     1                 .L0 
    18e4     18e4        0     1                 .L0 
    18e4     18e4        0     1                 .L0 
    18ec     18ec        0     1                 .L0 
    18ee     18ee        0     1                 .L0 
    18f2     18f2        0     1                 .L0 
    18f6     18f6        0     1                 .L0 
    18f8     18f8        0     1                 .L0 
    18f8     18f8        0     1                 .L0 
    18fa     18fa        0     1                 .L0 
    18fa     18fa        0     1                 .L0 
    18fa     18fa        0     1                 .L0 
    1906     1906        0     1                 .L0 
    190a     190a        0     1                 .L0 
    190a     190a        0     1                 .L0 
    1914     1914        0     1                 .L0 
    1918     1918        0     1                 .L0 
    1918     1918        0     1                 .L0 
    1918     1918        0     1                 .L0 
    1920     1920        0     1                 .L0 
    1922     1922        0     1                 .L0 
    192a     192a        0     1                 .L0 
    192c     192c        0     1                 .L0 
    1948     1948        0     1                 .L0 
    1948     1948        0     1                 .L0 
    1948     1948        0     1                 .L0 
    194c     194c        0     1                 .L0 
    194e     194e        0     1                 .L0 
    194e     194e        0     1                 .L0 
    194e     194e        0     1                 .L0 
    1954     1954        0     1                 .L0 
    1954     1954        0     1                 .L0 
    195a     195a        0     1                 .L0 
    1962     1962        0     1                 .L0 
    1964     1964        0     1                 .L0 
    196c     196c        0     1                 .L0 
    1970     1970        0     1                 .L0 
    1970     1970        0     1                 .L0 
    197a     197a        0     1                 .L0 
    197a     197a        0     1                 .L0 
    197a     197a        0     1                 .L0 
    197a     197a        0     1                 .L0 
    197e     197e        0     1                 .L0 
    1980     1980        0     1                 .L0 
    1988     1988        0     1                 .L0 
    198a     198a        0     1                 .L0 
    1992     1992        0     1                 .L0 
    1996     1996        0     1                 .L0 
    1996     1996        0     1                 .L0 
    19a0     19a0        0     1                 .L0 
    19a0     19a0        0     1                 .L0 
    19a6     19a6        0     1                 .L0 
    19ae     19ae        0     1                 .L0 
    19ae     19ae        0     1                 .L0 
    19b8     19b8        0     1                 .L0 
    19c6     19c6        0     1                 .L0 
    19d6     19d6        0     1                 .L0 
    19d8     19d8        0     1                 .L0 
    19dc     19dc        0     1                 .L0 
    19de     19de        0     1                 .L0 
    19e2     19e2        0     1                 .L0 
    19e8     19e8        0     1                 .L0 
    19e8     19e8        0     1                 .L0 
    19ea     19ea        0     1                 .L0 
    19ea     19ea        0     1                 .L0 
    19f4     19f4        0     1                 .L0 
    19f6     19f6        0     1                 .L0 
    1a00     1a00        0     1                 .L0 
    1a00     1a00        0     1                 .L0 
    1a02     1a02        0     1                 .L0 
    1a0a     1a0a        0     1                 .L0 
    1a0a     1a0a        0     1                 .L0 
    1a0a     1a0a        0     1                 .L0 
    1a12     1a12        0     1                 .L0 
    1a12     1a12        0     1                 .L0 
    1a14     1a14        0     1                 .L0 
    1a1c     1a1c        0     1                 .L0 
    1a1c     1a1c        0     1                 .L0 
    1a1e     1a1e        0     1                 .L0 
    1a20     1a20        0     1                 .L0 
    1a20     1a20        0     1                 .L0 
    1a22     1a22        0     1                 .L0 
    1a22     1a22        0     1                 .L0 
    1a24     1a24        0     1                 .L0 
    1a2a     1a2a        0     1                 .L0 
    1a2a     1a2a        0     1                 .L0 
    1a32     1a32        0     1                 .L0 
    1a32     1a32        0     1                 .L0 
    1a32     1a32        0     1                 .L0 
    1a3a     1a3a        0     1                 .L0 
    1a3e     1a3e        0     1                 .L0 
    1a3e     1a3e        0     1                 .L0 
    1a4e     1a4e        0     1                 .L0 
    1a4e     1a4e        0     1                 .L0 
    1a4e     1a4e        0     1                 .L0 
    1a4e     1a4e       7c     2         ./src/tasks.o:(.text.vTaskStartScheduler)
    1a4e     1a4e        0     1                 .L0 
    1a4e     1a4e        0     1                 .L0 
    1a4e     1a4e        0     1                 $x
    1a4e     1a4e        0     1                 .L0 
    1a4e     1a4e       7c     1                 vTaskStartScheduler
    1a54     1a54        0     1                 .L0 
    1a54     1a54        0     1                 .L0 
    1a60     1a60        0     1                 .L0 
    1a68     1a68        0     1                 .L0 
    1a68     1a68        0     1                 .L0 
    1a6e     1a6e        0     1                 .L0 
    1a6e     1a6e        0     1                 .L0 
    1a76     1a76        0     1                 .L0 
    1a8a     1a8a        0     1                 .L0 
    1a8a     1a8a        0     1                 .L0 
    1a8c     1a8c        0     1                 .L0 
    1a8c     1a8c        0     1                 .L0 
    1a90     1a90        0     1                 .L0 
    1a90     1a90        0     1                 .L0 
    1a92     1a92        0     1                 .L0 
    1a92     1a92        0     1                 .L0 
    1a96     1a96        0     1                 .L0 
    1a9a     1a9a        0     1                 .L0 
    1aa4     1aa4        0     1                 .L0 
    1aae     1aae        0     1                 .L0 
    1ab6     1ab6        0     1                 .L0 
    1aba     1aba        0     1                 .L0 
    1aba     1aba        0     1                 .L0 
    1aba     1aba        0     1                 .L0 
    1ac6     1ac6        0     1                 .L0 
    1aca     1aca        0     1                 .L0 
    1aca     1aca        0     1                 .L0 
    1aca     1aca      184     2         ./src/tasks.o:(.text.xTaskIncrementTick)
    1aca     1aca        0     1                 .L0 
    1aca     1aca        0     1                 .L0 
    1aca     1aca        0     1                 $x
    1aca     1aca        0     1                 .L0 
    1aca     1aca      184     1                 xTaskIncrementTick
    1ad2     1ad2        0     1                 .L0 
    1ad4     1ad4        0     1                 .L0 
    1ae4     1ae4        0     1                 .L0 
    1ae4     1ae4        0     1                 .L0 
    1ae4     1ae4        0     1                 .L0 
    1ae6     1ae6        0     1                 .L0 
    1ae6     1ae6        0     1                 .L0 
    1ae6     1ae6        0     1                 .L0 
    1aee     1aee        0     1                 .L0 
    1af2     1af2        0     1                 .L0 
    1af2     1af2        0     1                 .L0 
    1af6     1af6        0     1                 .L0 
    1afa     1afa        0     1                 .L0 
    1afa     1afa        0     1                 .L0 
    1b02     1b02        0     1                 .L0 
    1b16     1b16        0     1                 .L0 
    1b20     1b20        0     1                 .L0 
    1b20     1b20        0     1                 .L0 
    1b26     1b26        0     1                 .L0 
    1b28     1b28        0     1                 .L0 
    1b32     1b32        0     1                 .L0 
    1b32     1b32        0     1                 .L0 
    1b34     1b34        0     1                 .L0 
    1b3c     1b3c        0     1                 .L0 
    1b3c     1b3c        0     1                 .L0 
    1b3c     1b3c        0     1                 .L0 
    1b4c     1b4c        0     1                 .L0 
    1b50     1b50        0     1                 .L0 
    1b52     1b52        0     1                 .L0 
    1b54     1b54        0     1                 .L0 
    1b54     1b54        0     1                 .L0 
    1b60     1b60        0     1                 .L0 
    1b62     1b62        0     1                 .L0 
    1b6e     1b6e        0     1                 .L0 
    1b6e     1b6e        0     1                 .L0 
    1b6e     1b6e        0     1                 .L0 
    1b74     1b74        0     1                 .L0 
    1b76     1b76        0     1                 .L0 
    1b76     1b76        0     1                 .L0 
    1b76     1b76        0     1                 .L0 
    1b7e     1b7e        0     1                 .L0 
    1b7e     1b7e        0     1                 .L0 
    1b80     1b80        0     1                 .L0 
    1b80     1b80        0     1                 .L0 
    1b84     1b84        0     1                 .L0 
    1b84     1b84        0     1                 .L0 
    1b86     1b86        0     1                 .L0 
    1b8a     1b8a        0     1                 .L0 
    1b92     1b92        0     1                 .L0 
    1b94     1b94        0     1                 .L0 
    1b94     1b94        0     1                 .L0 
    1b98     1b98        0     1                 .L0 
    1b98     1b98        0     1                 .L0 
    1b9c     1b9c        0     1                 .L0 
    1ba0     1ba0        0     1                 .L0 
    1ba0     1ba0        0     1                 .L0 
    1baa     1baa        0     1                 .L0 
    1baa     1baa        0     1                 .L0 
    1bac     1bac        0     1                 .L0 
    1bac     1bac        0     1                 .L0 
    1bae     1bae        0     1                 .L0 
    1bae     1bae        0     1                 .L0 
    1bba     1bba        0     1                 .L0 
    1bbc     1bbc        0     1                 .L0 
    1bbc     1bbc        0     1                 .L0 
    1bc0     1bc0        0     1                 .L0 
    1bc0     1bc0        0     1                 .L0 
    1bc4     1bc4        0     1                 .L0 
    1bc8     1bc8        0     1                 .L0 
    1bc8     1bc8        0     1                 .L0 
    1bd2     1bd2        0     1                 .L0 
    1bd2     1bd2        0     1                 .L0 
    1bd2     1bd2        0     1                 .L0 
    1be0     1be0        0     1                 .L0 
    1be0     1be0        0     1                 .L0 
    1bea     1bea        0     1                 .L0 
    1bf8     1bf8        0     1                 .L0 
    1c08     1c08        0     1                 .L0 
    1c0a     1c0a        0     1                 .L0 
    1c0e     1c0e        0     1                 .L0 
    1c10     1c10        0     1                 .L0 
    1c14     1c14        0     1                 .L0 
    1c16     1c16        0     1                 .L0 
    1c18     1c18        0     1                 .L0 
    1c18     1c18        0     1                 .L0 
    1c1a     1c1a        0     1                 .L0 
    1c1a     1c1a        0     1                 .L0 
    1c22     1c22        0     1                 .L0 
    1c22     1c22        0     1                 .L0 
    1c22     1c22        0     1                 .L0 
    1c38     1c38        0     1                 .L0 
    1c3c     1c3c        0     1                 .L0 
    1c3e     1c3e        0     1                 .L0 
    1c3e     1c3e        0     1                 .L0 
    1c46     1c46        0     1                 .L0 
    1c4a     1c4a        0     1                 .L0 
    1c4a     1c4a        0     1                 .L0 
    1c4c     1c4c        0     1                 .L0 
    1c4e     1c4e        0     1                 .L0 
    1c4e     1c4e        0     1                 .L0 
    1c4e     1c4e        a     2         ./src/tasks.o:(.text.xTaskGetTickCount)
    1c4e     1c4e        0     1                 .L0 
    1c4e     1c4e        0     1                 .L0 
    1c4e     1c4e        0     1                 $x
    1c4e     1c4e        0     1                 .L0 
    1c4e     1c4e        a     1                 xTaskGetTickCount
    1c56     1c56        0     1                 .L0 
    1c56     1c56        0     1                 .L0 
    1c58     1c58        0     1                 .L0 
    1c58     1c58        0     1                 .L0 
    1c58     1c58       a8     2         ./src/tasks.o:(.text.vTaskPlaceOnEventList)
    1c58     1c58        0     1                 .L0 
    1c58     1c58        0     1                 .L0 
    1c58     1c58        0     1                 $x
    1c58     1c58        0     1                 .L0 
    1c58     1c58       a8     1                 vTaskPlaceOnEventList
    1c66     1c66        0     1                 .L0 
    1c70     1c70        0     1                 .L0 
    1c70     1c70        0     1                 .L0 
    1c74     1c74        0     1                 .L0 
    1c78     1c78        0     1                 .L0 
    1c78     1c78        0     1                 .L0 
    1c80     1c80        0     1                 .L0 
    1c80     1c80        0     1                 .L0 
    1c88     1c88        0     1                 .L0 
    1c88     1c88        0     1                 .L0 
    1c90     1c90        0     1                 .L0 
    1c90     1c90        0     1                 .L0 
    1c94     1c94        0     1                 .L0 
    1c96     1c96        0     1                 .L0 
    1c9a     1c9a        0     1                 .L0 
    1c9a     1c9a        0     1                 .L0 
    1c9c     1c9c        0     1                 .L0 
    1cb2     1cb2        0     1                 .L0 
    1cb2     1cb2        0     1                 .L0 
    1cb6     1cb6        0     1                 .L0 
    1cb8     1cb8        0     1                 .L0 
    1cb8     1cb8        0     1                 .L0 
    1cbc     1cbc        0     1                 .L0 
    1cc2     1cc2        0     1                 .L0 
    1cc6     1cc6        0     1                 .L0 
    1ccc     1ccc        0     1                 .L0 
    1ccc     1ccc        0     1                 .L0 
    1cd0     1cd0        0     1                 .L0 
    1cd2     1cd2        0     1                 .L0 
    1cd4     1cd4        0     1                 .L0 
    1cd4     1cd4        0     1                 .L0 
    1cd6     1cd6        0     1                 .L0 
    1cda     1cda        0     1                 .L0 
    1cda     1cda        0     1                 .L0 
    1cda     1cda        0     1                 .L0 
    1ce0     1ce0        0     1                 .L0 
    1ce0     1ce0        0     1                 .L0 
    1ce8     1ce8        0     1                 .L0 
    1cec     1cec        0     1                 .L0 
    1cf0     1cf0        0     1                 .L0 
    1cf0     1cf0        0     1                 .L0 
    1cf0     1cf0        0     1                 .L0 
    1cfc     1cfc        0     1                 .L0 
    1d00     1d00        0     1                 .L0 
    1d00     1d00        0     1                 .L0 
    1d00     1d00       d2     2         ./src/tasks.o:(.text.vTaskPlaceOnEventListRestricted)
    1d00     1d00        0     1                 .L0 
    1d00     1d00        0     1                 .L0 
    1d00     1d00        0     1                 $x
    1d00     1d00        0     1                 .L0 
    1d00     1d00       d2     1                 vTaskPlaceOnEventListRestricted
    1d0e     1d0e        0     1                 .L0 
    1d0e     1d0e        0     1                 .L0 
    1d38     1d38        0     1                 .L0 
    1d40     1d40        0     1                 .L0 
    1d40     1d40        0     1                 .L0 
    1d44     1d44        0     1                 .L0 
    1d48     1d48        0     1                 .L0 
    1d48     1d48        0     1                 .L0 
    1d50     1d50        0     1                 .L0 
    1d50     1d50        0     1                 .L0 
    1d58     1d58        0     1                 .L0 
    1d58     1d58        0     1                 .L0 
    1d5c     1d5c        0     1                 .L0 
    1d5c     1d5c        0     1                 .L0 
    1d60     1d60        0     1                 .L0 
    1d60     1d60        0     1                 .L0 
    1d66     1d66        0     1                 .L0 
    1d66     1d66        0     1                 .L0 
    1d68     1d68        0     1                 .L0 
    1d6c     1d6c        0     1                 .L0 
    1d6c     1d6c        0     1                 .L0 
    1d6e     1d6e        0     1                 .L0 
    1d84     1d84        0     1                 .L0 
    1d84     1d84        0     1                 .L0 
    1d88     1d88        0     1                 .L0 
    1d8a     1d8a        0     1                 .L0 
    1d8a     1d8a        0     1                 .L0 
    1d8e     1d8e        0     1                 .L0 
    1d94     1d94        0     1                 .L0 
    1d98     1d98        0     1                 .L0 
    1da0     1da0        0     1                 .L0 
    1da0     1da0        0     1                 .L0 
    1da2     1da2        0     1                 .L0 
    1da4     1da4        0     1                 .L0 
    1da6     1da6        0     1                 .L0 
    1da6     1da6        0     1                 .L0 
    1da8     1da8        0     1                 .L0 
    1dac     1dac        0     1                 .L0 
    1dac     1dac        0     1                 .L0 
    1dac     1dac        0     1                 .L0 
    1db2     1db2        0     1                 .L0 
    1db2     1db2        0     1                 .L0 
    1dba     1dba        0     1                 .L0 
    1dbe     1dbe        0     1                 .L0 
    1dc2     1dc2        0     1                 .L0 
    1dc2     1dc2        0     1                 .L0 
    1dc2     1dc2        0     1                 .L0 
    1dce     1dce        0     1                 .L0 
    1dd2     1dd2        0     1                 .L0 
    1dd2     1dd2        0     1                 .L0 
    1dd2     1dd2       d6     2         ./src/tasks.o:(.text.xTaskRemoveFromEventList)
    1dd2     1dd2        0     1                 .L0 
    1dd2     1dd2        0     1                 .L0 
    1dd2     1dd2        0     1                 $x
    1dd2     1dd2        0     1                 .L0 
    1dd2     1dd2       d6     1                 xTaskRemoveFromEventList
    1dd6     1dd6        0     1                 .L0 
    1dd6     1dd6        0     1                 .L0 
    1de4     1de4        0     1                 .L0 
    1de6     1de6        0     1                 .L0 
    1dee     1dee        0     1                 .L0 
    1df2     1df2        0     1                 .L0 
    1df2     1df2        0     1                 .L0 
    1dfc     1dfc        0     1                 .L0 
    1dfc     1dfc        0     1                 .L0 
    1e00     1e00        0     1                 .L0 
    1e04     1e04        0     1                 .L0 
    1e06     1e06        0     1                 .L0 
    1e06     1e06        0     1                 .L0 
    1e10     1e10        0     1                 .L0 
    1e20     1e20        0     1                 .L0 
    1e20     1e20        0     1                 .L0 
    1e20     1e20        0     1                 .L0 
    1e26     1e26        0     1                 .L0 
    1e2e     1e2e        0     1                 .L0 
    1e30     1e30        0     1                 .L0 
    1e38     1e38        0     1                 .L0 
    1e3c     1e3c        0     1                 .L0 
    1e3c     1e3c        0     1                 .L0 
    1e46     1e46        0     1                 .L0 
    1e46     1e46        0     1                 .L0 
    1e48     1e48        0     1                 .L0 
    1e58     1e58        0     1                 .L0 
    1e58     1e58        0     1                 .L0 
    1e6a     1e6a        0     1                 .L0 
    1e80     1e80        0     1                 .L0 
    1e82     1e82        0     1                 .L0 
    1e82     1e82        0     1                 .L0 
    1e82     1e82        0     1                 .L0 
    1e88     1e88        0     1                 .L0 
    1e8a     1e8a        0     1                 .L0 
    1e8a     1e8a        0     1                 .L0 
    1e92     1e92        0     1                 .L0 
    1e94     1e94        0     1                 .L0 
    1e98     1e98        0     1                 .L0 
    1e98     1e98        0     1                 .L0 
    1ea2     1ea2        0     1                 .L0 
    1ea2     1ea2        0     1                 .L0 
    1ea4     1ea4        0     1                 .L0 
    1ea4     1ea4        0     1                 .L0 
    1ea4     1ea4        0     1                 .L0 
    1ea6     1ea6        0     1                 .L0 
    1ea6     1ea6        0     1                 .L0 
    1ea8     1ea8        0     1                 .L0 
    1ea8     1ea8        0     1                 .L0 
    1ea8     1ea8       16     2         ./src/tasks.o:(.text.vTaskInternalSetTimeOutState)
    1ea8     1ea8        0     1                 .L0 
    1ea8     1ea8        0     1                 .L0 
    1ea8     1ea8        0     1                 $x
    1ea8     1ea8        0     1                 .L0 
    1ea8     1ea8       16     1                 vTaskInternalSetTimeOutState
    1eb0     1eb0        0     1                 .L0 
    1eb2     1eb2        0     1                 .L0 
    1eba     1eba        0     1                 .L0 
    1ebc     1ebc        0     1                 .L0 
    1ebe     1ebe        0     1                 .L0 
    1ebe     1ebe        0     1                 .L0 
    1ebe     1ebe       70     2         ./src/tasks.o:(.text.xTaskCheckForTimeOut)
    1ebe     1ebe        0     1                 .L0 
    1ebe     1ebe        0     1                 .L0 
    1ebe     1ebe        0     1                 $x
    1ebe     1ebe        0     1                 .L0 
    1ebe     1ebe       70     1                 xTaskCheckForTimeOut
    1ed0     1ed0        0     1                 .L0 
    1ed0     1ed0        0     1                 .L0 
    1ed8     1ed8        0     1                 .L0 
    1ed8     1ed8        0     1                 .L0 
    1eda     1eda        0     1                 .L0 
    1ee2     1ee2        0     1                 .L0 
    1ee4     1ee4        0     1                 .L0 
    1eec     1eec        0     1                 .L0 
    1eec     1eec        0     1                 .L0 
    1eee     1eee        0     1                 .L0 
    1ef0     1ef0        0     1                 .L0 
    1ef0     1ef0        0     1                 .L0 
    1ef4     1ef4        0     1                 .L0 
    1ef8     1ef8        0     1                 .L0 
    1ef8     1ef8        0     1                 .L0 
    1efc     1efc        0     1                 .L0 
    1f00     1f00        0     1                 .L0 
    1f02     1f02        0     1                 .L0 
    1f0a     1f0a        0     1                 .L0 
    1f0c     1f0c        0     1                 .L0 
    1f0c     1f0c        0     1                 .L0 
    1f0e     1f0e        0     1                 .L0 
    1f0e     1f0e        0     1                 .L0 
    1f10     1f10        0     1                 .L0 
    1f10     1f10        0     1                 .L0 
    1f10     1f10        0     1                 .L0 
    1f16     1f16        0     1                 .L0 
    1f16     1f16        0     1                 .L0 
    1f16     1f16        0     1                 .L0 
    1f26     1f26        0     1                 .L0 
    1f28     1f28        0     1                 .L0 
    1f28     1f28        0     1                 .L0 
    1f2c     1f2c        0     1                 .L0 
    1f2e     1f2e        0     1                 .L0 
    1f2e     1f2e        0     1                 .L0 
    1f2e     1f2e        c     2         ./src/tasks.o:(.text.vTaskMissedYield)
    1f2e     1f2e        0     1                 .L0 
    1f2e     1f2e        0     1                 .L0 
    1f2e     1f2e        0     1                 $x
    1f2e     1f2e        0     1                 .L0 
    1f2e     1f2e        c     1                 vTaskMissedYield
    1f38     1f38        0     1                 .L0 
    1f3a     1f3a        0     1                 .L0 
    1f3a     1f3a        0     1                 .L0 
    1f3a     1f3a       14     2         ./src/tasks.o:(.text.prvIdleTask)
    1f3a     1f3a       14     1                 prvIdleTask
    1f3a     1f3a        0     1                 .L0 
    1f3a     1f3a        0     1                 .L0 
    1f3a     1f3a        0     1                 $x
    1f3a     1f3a        0     1                 .L0 
    1f40     1f40        0     1                 .L0 
    1f40     1f40        0     1                 .L0 
    1f44     1f44        0     1                 .L0 
    1f48     1f48        0     1                 .L0 
    1f4c     1f4c        0     1                 .L0 
    1f4e     1f4e        0     1                 .L0 
    1f4e     1f4e        0     1                 .L0 
    1f4e     1f4e       ba     2         ./src/timers.o:(.text.xTimerCreateTimerTask)
    1f4e     1f4e        0     1                 .L0 
    1f4e     1f4e        0     1                 .L0 
    1f4e     1f4e        0     1                 $x
    1f4e     1f4e        0     1                 .L0 
    1f4e     1f4e       ba     1                 xTimerCreateTimerTask
    1f5a     1f5a        0     1                 .L0 
    1f5a     1f5a        0     1                 .L0 
    1f66     1f66        0     1                 .L0 
    1f6e     1f6e        0     1                 .L0 
    1f74     1f74        0     1                 .L0 
    1f76     1f76        0     1                 .L0 
    1f84     1f84        0     1                 .L0 
    1f84     1f84        0     1                 .L0 
    1f92     1f92        0     1                 .L0 
    1f92     1f92        0     1                 .L0 
    1f9a     1f9a        0     1                 .L0 
    1fa2     1fa2        0     1                 .L0 
    1fac     1fac        0     1                 .L0 
    1fac     1fac        0     1                 .L0 
    1fb0     1fb0        0     1                 .L0 
    1fb0     1fb0        0     1                 .L0 
    1fbc     1fbc        0     1                 .L0 
    1fc0     1fc0        0     1                 .L0 
    1fc0     1fc0        0     1                 .L0 
    1fc0     1fc0        0     1                 .L0 
    1fc8     1fc8        0     1                 .L0 
    1fca     1fca        0     1                 .L0 
    1ff4     1ff4        0     1                 .L0 
    1ff6     1ff6        0     1                 .L0 
    1ffa     1ffa        0     1                 .L0 
    1ffa     1ffa        0     1                 .L0 
    2004     2004        0     1                 .L0 
    2008     2008        0     1                 .L0 
    2008     2008        0     1                 .L0 
    2008     2008      1f0     2         ./src/timers.o:(.text.prvTimerTask)
    2008     2008      1f0     1                 prvTimerTask
    2008     2008        0     1                 .L0 
    2008     2008        0     1                 .L0 
    2008     2008        0     1                 $x
    2008     2008        0     1                 .L0 
    203a     203a        0     1                 .L0 
    203a     203a        0     1                 .L0 
    203a     203a        0     1                 .L0 
    2040     2040        0     1                 .L0 
    2042     2042        0     1                 .L0 
    2048     2048        0     1                 .L0 
    2048     2048        0     1                 .L0 
    204a     204a        0     1                 .L0 
    204a     204a        0     1                 .L0 
    204c     204c        0     1                 .L0 
    204c     204c        0     1                 .L0 
    204c     204c        0     1                 .L0 
    204e     204e        0     1                 .L0 
    204e     204e        0     1                 .L0 
    2050     2050        0     1                 .L0 
    2050     2050        0     1                 .L0 
    2054     2054        0     1                 .L0 
    2056     2056        0     1                 .L0 
    2056     2056        0     1                 .L0 
    205a     205a        0     1                 .L0 
    205a     205a        0     1                 .L0 
    205a     205a        0     1                 .L0 
    2060     2060        0     1                 .L0 
    2062     2062        0     1                 .L0 
    2066     2066        0     1                 .L0 
    2066     2066        0     1                 .L0 
    206a     206a        0     1                 .L0 
    206a     206a        0     1                 .L0 
    206c     206c        0     1                 .L0 
    206c     206c        0     1                 .L0 
    206c     206c        0     1                 .L0 
    2070     2070        0     1                 .L0 
    2070     2070        0     1                 .L0 
    2072     2072        0     1                 .L0 
    2076     2076        0     1                 .L0 
    2078     2078        0     1                 .L0 
    2078     2078        0     1                 .L0 
    207e     207e        0     1                 .L0 
    207e     207e        0     1                 .L0 
    2080     2080        0     1                 .L0 
    2080     2080        0     1                 .L0 
    2080     2080        0     1                 .L0 
    2084     2084        0     1                 .L0 
    2088     2088        0     1                 .L0 
    208c     208c        0     1                 .L0 
    208c     208c        0     1                 .L0 
    2090     2090        0     1                 .L0 
    2090     2090        0     1                 .L0 
    2092     2092        0     1                 .L0 
    2092     2092        0     1                 .L0 
    2094     2094        0     1                 .L0 
    2094     2094        0     1                 .L0 
    2094     2094        0     1                 .L0 
    2096     2096        0     1                 .L0 
    2098     2098        0     1                 .L0 
    209a     209a        0     1                 .L0 
    209a     209a        0     1                 .L0 
    20a4     20a4        0     1                 .L0 
    20a4     20a4        0     1                 .L0 
    20a4     20a4        0     1                 .L0 
    20a8     20a8        0     1                 .L0 
    20ac     20ac        0     1                 .L0 
    20b0     20b0        0     1                 .L0 
    20b0     20b0        0     1                 .L0 
    20b2     20b2        0     1                 .L0 
    20b2     20b2        0     1                 .L0 
    20b4     20b4        0     1                 .L0 
    20b8     20b8        0     1                 .L0 
    20b8     20b8        0     1                 .L0 
    20b8     20b8        0     1                 .L0 
    20bc     20bc        0     1                 .L0 
    20c2     20c2        0     1                 .L0 
    20c2     20c2        0     1                 .L0 
    20c4     20c4        0     1                 .L0 
    20c4     20c4        0     1                 .L0 
    20c4     20c4        0     1                 .L0 
    20c8     20c8        0     1                 .L0 
    20c8     20c8        0     1                 .L0 
    20ce     20ce        0     1                 .L0 
    20ce     20ce        0     1                 .L0 
    20ce     20ce        0     1                 .L0 
    20d2     20d2        0     1                 .L0 
    20d2     20d2        0     1                 .L0 
    20da     20da        0     1                 .L0 
    20da     20da        0     1                 .L0 
    20dc     20dc        0     1                 .L0 
    20de     20de        0     1                 .L0 
    20e2     20e2        0     1                 .L0 
    20e4     20e4        0     1                 .L0 
    20e4     20e4        0     1                 .L0 
    20e6     20e6        0     1                 .L0 
    20ec     20ec        0     1                 .L0 
    20ee     20ee        0     1                 .L0 
    20f4     20f4        0     1                 .L0 
    20f4     20f4        0     1                 .L0 
    20f4     20f4        0     1                 .L0 
    20f6     20f6        0     1                 .L0 
    20f6     20f6        0     1                 .L0 
    20fa     20fa        0     1                 .L0 
    20fc     20fc        0     1                 .L0 
    20fc     20fc        0     1                 .L0 
    2100     2100        0     1                 .L0 
    2100     2100        0     1                 .L0 
    2100     2100        0     1                 .L0 
    2106     2106        0     1                 .L0 
    2108     2108        0     1                 .L0 
    210c     210c        0     1                 .L0 
    210c     210c        0     1                 .L0 
    2110     2110        0     1                 .L0 
    2110     2110        0     1                 .L0 
    2112     2112        0     1                 .L0 
    2112     2112        0     1                 .L0 
    2112     2112        0     1                 .L0 
    2116     2116        0     1                 .L0 
    211a     211a        0     1                 .L0 
    211e     211e        0     1                 .L0 
    211e     211e        0     1                 .L0 
    211e     211e        0     1                 .L0 
    2120     2120        0     1                 .L0 
    2122     2122        0     1                 .L0 
    2122     2122        0     1                 .L0 
    2126     2126        0     1                 .L0 
    2126     2126        0     1                 .L0 
    212a     212a        0     1                 .L0 
    2132     2132        0     1                 .L0 
    2132     2132        0     1                 .L0 
    2136     2136        0     1                 .L0 
    2138     2138        0     1                 .L0 
    213a     213a        0     1                 .L0 
    2142     2142        0     1                 .L0 
    2146     2146        0     1                 .L0 
    2146     2146        0     1                 .L0 
    2148     2148        0     1                 .L0 
    214a     214a        0     1                 .L0 
    214e     214e        0     1                 .L0 
    2152     2152        0     1                 .L0 
    2158     2158        0     1                 .L0 
    2158     2158        0     1                 .L0 
    215c     215c        0     1                 .L0 
    215c     215c        0     1                 .L0 
    2160     2160        0     1                 .L0 
    2160     2160        0     1                 .L0 
    2160     2160        0     1                 .L0 
    2164     2164        0     1                 .L0 
    2166     2166        0     1                 .L0 
    2170     2170        0     1                 .L0 
    2170     2170        0     1                 .L0 
    2174     2174        0     1                 .L0 
    2176     2176        0     1                 .L0 
    217e     217e        0     1                 .L0 
    2180     2180        0     1                 .L0 
    2184     2184        0     1                 .L0 
    2184     2184        0     1                 .L0 
    2186     2186        0     1                 .L0 
    2188     2188        0     1                 .L0 
    218c     218c        0     1                 .L0 
    218e     218e        0     1                 .L0 
    218e     218e        0     1                 .L0 
    218e     218e        0     1                 .L0 
    2194     2194        0     1                 .L0 
    2194     2194        0     1                 .L0 
    2194     2194        0     1                 .L0 
    2198     2198        0     1                 .L0 
    2198     2198        0     1                 .L0 
    21a2     21a2        0     1                 .L0 
    21a2     21a2        0     1                 .L0 
    21a4     21a4        0     1                 .L0 
    21a8     21a8        0     1                 .L0 
    21a8     21a8        0     1                 .L0 
    21a8     21a8        0     1                 .L0 
    21ac     21ac        0     1                 .L0 
    21ac     21ac        0     1                 .L0 
    21b0     21b0        0     1                 .L0 
    21b0     21b0        0     1                 .L0 
    21b0     21b0        0     1                 .L0 
    21b2     21b2        0     1                 .L0 
    21b6     21b6        0     1                 .L0 
    21b6     21b6        0     1                 .L0 
    21b8     21b8        0     1                 .L0 
    21b8     21b8        0     1                 .L0 
    21b8     21b8        0     1                 .L0 
    21ba     21ba        0     1                 .L0 
    21be     21be        0     1                 .L0 
    21be     21be        0     1                 .L0 
    21c0     21c0        0     1                 .L0 
    21c2     21c2        0     1                 .L0 
    21c6     21c6        0     1                 .L0 
    21ce     21ce        0     1                 .L0 
    21ce     21ce        0     1                 .L0 
    21d2     21d2        0     1                 .L0 
    21d4     21d4        0     1                 .L0 
    21d4     21d4        0     1                 .L0 
    21d4     21d4        0     1                 .L0 
    21d8     21d8        0     1                 .L0 
    21dc     21dc        0     1                 .L0 
    21de     21de        0     1                 .L0 
    21e4     21e4        0     1                 .L0 
    21e4     21e4        0     1                 .L0 
    21e6     21e6        0     1                 .L0 
    21e6     21e6        0     1                 .L0 
    21e6     21e6        0     1                 .L0 
    21ea     21ea        0     1                 .L0 
    21ea     21ea        0     1                 .L0 
    21f0     21f0        0     1                 .L0 
    21f0     21f0        0     1                 .L0 
    21f0     21f0        0     1                 .L0 
    21f2     21f2        0     1                 .L0 
    21f6     21f6        0     1                 .L0 
    21f6     21f6        0     1                 .L0 
    21f8     21f8        0     1                 .L0 
    21f8     21f8        0     1                 .L0 
    21f8     21f8        0     1                 .L0 
    21f8     21f8       9a     2         ./src/timers.o:(.text.prvProcessExpiredTimer)
    21f8     21f8       9a     1                 prvProcessExpiredTimer
    21f8     21f8        0     1                 .L0 
    21f8     21f8        0     1                 .L0 
    21f8     21f8        0     1                 $x
    21f8     21f8        0     1                 .L0 
    2206     2206        0     1                 .L0 
    2214     2214        0     1                 .L0 
    2214     2214        0     1                 .L0 
    2216     2216        0     1                 .L0 
    2218     2218        0     1                 .L0 
    2218     2218        0     1                 .L0 
    221c     221c        0     1                 .L0 
    2222     2222        0     1                 .L0 
    2222     2222        0     1                 .L0 
    2226     2226        0     1                 .L0 
    222a     222a        0     1                 .L0 
    222c     222c        0     1                 .L0 
    2236     2236        0     1                 .L0 
    2236     2236        0     1                 .L0 
    2236     2236        0     1                 .L0 
    223a     223a        0     1                 .L0 
    223e     223e        0     1                 .L0 
    223e     223e        0     1                 .L0 
    223e     223e        0     1                 .L0 
    2242     2242        0     1                 .L0 
    2246     2246        0     1                 .L0 
    2246     2246        0     1                 .L0 
    2248     2248        0     1                 .L0 
    2248     2248        0     1                 .L0 
    2248     2248        0     1                 .L0 
    224c     224c        0     1                 .L0 
    2250     2250        0     1                 .L0 
    2250     2250        0     1                 .L0 
    2254     2254        0     1                 .L0 
    2258     2258        0     1                 .L0 
    225c     225c        0     1                 .L0 
    2264     2264        0     1                 .L0 
    2264     2264        0     1                 .L0 
    226c     226c        0     1                 .L0 
    226e     226e        0     1                 .L0 
    226e     226e        0     1                 .L0 
    2276     2276        0     1                 .L0 
    2276     2276        0     1                 .L0 
    227c     227c        0     1                 .L0 
    227c     227c        0     1                 .L0 
    227c     227c        0     1                 .L0 
    2280     2280        0     1                 .L0 
    228c     228c        0     1                 .L0 
    228c     228c        0     1                 .L0 
    228e     228e        0     1                 .L0 
    228e     228e        0     1                 .L0 
    2290     2290        0     1                 .L0 
    2292     2292        0     1                 .L0 
    2292     2292        0     1                 .L0 
    2292     2292       1e     2         /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-exit.o):(.text.exit)
    2292     2292        0     1                 $x
    2292     2292       1e     1                 exit
    22aa     22aa        0     1                 .L0 
    22b0     22b0       cc     2         /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-__call_atexit.o):(.text.__call_exitprocs)
    22b0     22b0        0     1                 $x
    22b0     22b0       cc     1                 __call_exitprocs
    22d6     22d6        0     1                 .L0 
    22e4     22e4        0     1                 .L0 
    22e6     22e6        0     1                 .L0 
    22fe     22fe        0     1                 .L0 
    2304     2304        0     1                 .L0 
    231a     231a        0     1                 .L0 
    232e     232e        0     1                 .L0 
    234e     234e        0     1                 .L0 
    2354     2354        0     1                 .L0 
    2358     2358        0     1                 .L0 
    235e     235e        0     1                 .L0 
    2366     2366        0     1                 .L0 
    237c     237c       5e     2         /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-init.o):(.text.__libc_init_array)
    237c     237c        0     1                 $x
    237c     237c       5e     1                 __libc_init_array
    23a0     23a0        0     1                 .L0 
    23aa     23aa        0     1                 .L0 
    23c6     23c6        0     1                 .L0 
    23d0     23d0        0     1                 .L0 
    23da     23da       76     2         /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-memcpy.o):(.text.memcpy)
    23da     23da        0     1                 $x
    23da     23da       76     1                 memcpy
    23e8     23e8        0     1                 .L0 
    23ea     23ea        0     1                 .L0 
    23ec     23ec        0     1                 .L0 
    23f0     23f0        0     1                 .L0 
    2404     2404        0     1                 .L0 
    2406     2406        0     1                 .L0 
    240a     240a        0     1                 .L0 
    2430     2430        0     1                 .L0 
    244c     244c        0     1                 .L0 
    2450     2450       98     2         /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-memset.o):(.text.memset)
    2450     2450        0     1                 $x
    2450     2450       98     1                 memset
    245c     245c        0     1                 .L0 
    247c     247c        0     1                 .L0 
    2484     2484        0     1                 .L0 
    249c     249c        0     1                 .L0 
    24b6     24b6        0     1                 .L0 
    24b8     24b8        0     1                 .L0 
    24c6     24c6        0     1                 .L0 
    24c8     24c8        0     1                 .L0 
    24ca     24ca        0     1                 .L0 
    24d8     24d8        0     1                 .L0 
    24da     24da        0     1                 .L0 
    24e2     24e2        0     1                 .L0 
    24e8     24e8      112     2         /home/user0/custom_installed/e2_studio/toolchains/llvm-19.1.7.202501-riscv-elf/llvm-for-renesas-riscv/bin/../lib/clang-runtimes/riscv32-unknown-elf/rv32imaczba_zbb_zbs/ilp32/lib/libclang_rt.builtins.a(udivdi3.c.o):(.text.__udivdi3)
    24e8     24e8        0     1                 $x
    24e8     24e8      112     1                 __udivdi3
    24f4     24f4        0     1                 .L0 
    24fa     24fa        0     1                 .L0 
    2500     2500        0     1                 .L0 
    2508     2508        0     1                 .L0 
    251a     251a        0     1                 .L0 
    2530     2530        0     1                 .L0 
    2546     2546        0     1                 .L0 
    2564     2564        0     1                 .L0 
    257c     257c        0     1                 .L0 
    2592     2592        0     1                 .L0 
    25f8     25f8        0     1                 .L0 
    25fc     25fc       54     4 .rodata
    25fc     25fc        0     1         . = ALIGN ( 4 )
    25fc     25fc        0     1         __rodata = .
    25fc     25fc       14     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o:(.rodata..Lswitch.table.get_iclk_freq_hz)
    25fc     25fc       14     1                 .Lswitch.table.get_iclk_freq_hz
    25fc     25fc        0     1                 $d
    2610     2610        6     2         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.rodata.s_prcr_masks)
    2610     2610        6     1                 s_prcr_masks
    2610     2610        0     1                 $d
    2616     2616        f     1         <internal>:(.rodata.str1.1)
    2628     2628        4     4         ./src/tasks.o:(.rodata.uxTopUsedPriority)
    2628     2628        4     1                 uxTopUsedPriority
    2628     2628        0     1                 $d
    262c     262c       24     4         ./src/timers.o:(.rodata.prvTimerTask)
    262c     262c        0     1                 .LJTI1_0
    262c     262c        0     1                 $d
    2650     2650        0     1         . = ALIGN ( 4 )
    2650     2650        0     1         . = ALIGN ( 4 )
    2650     2650        0     1         PROVIDE ( __preinit_array_start = . )
    2650     2650        0     1         PROVIDE ( __preinit_array_end = . )
    2650     2650        0     1         PROVIDE ( __init_array_start = . )
    2650     2650        0     1         PROVIDE ( __init_array_end = . )
    2650     2650        0     1         __erodata = .
 1010008  1010008        4     4 .option_secs
 1010008  1010008        4     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.option_secs)
 1010008  1010008        0     1                 $d
 1010008  1010008        4     1                 __SECSreg
 1010010  1010010        4     4 .option_aws
 1010010  1010010        4     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.option_aws)
 1010010  1010010        0     1                 $d
 1010010  1010010        4     1                 __AWSreg
 1010018  1010018        4     4 .option_uids0
 1010018  1010018        4     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.option_uids0)
 1010018  1010018        0     1                 $d
 1010018  1010018        4     1                 __UIDS0reg
 1010020  1010020        4     4 .option_uids1
 1010020  1010020        4     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.option_uids1)
 1010020  1010020        0     1                 $d
 1010020  1010020        4     1                 __UIDS1reg
 1010028  1010028        4     4 .option_uids2
 1010028  1010028        4     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.option_uids2)
 1010028  1010028        0     1                 $d
 1010028  1010028        4     1                 __UIDS2reg
 1010030  1010030        4     4 .option_uids3
 1010030  1010030        4     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.option_uids3)
 1010030  1010030        0     1                 $d
 1010030  1010030        4     1                 __UIDS3reg
20004000      810        c     4 .data
20004000      810        0     1         . = ALIGN ( 4 )
20004000      810        0     1         PROVIDE ( __datastart = . )
20004000      810        0     1         __data = .
20004000      810        c     4         ./src/port.o:(.sdata)
20004000      810        0     1                 $d
20004000      810        4     1                 pullNextTime
20004004      814        4     1                 xCriticalNesting
20004008      818        4     1                 pxCriticalNesting
2000400c      81c        0     1         . = ALIGN ( 4 )
2000400c      81c        0     1         __edata = .
2000400c      81c        0     1 PROVIDE ( __romdatastart = LOADADDR ( .data ) )
2000400c      81c        0     1 PROVIDE ( __romdatacopysize = SIZEOF ( .data ) )
20000000 20000000        0     1 .data_eccram
20000000 20000000        0     1         . = ALIGN ( 4 )
20000000 20000000        0     1         PROVIDE ( __dataeccramstart = . )
20000000 20000000        0     1         __data_eccram = .
20000000 20000000        0     1         . = ALIGN ( 4 )
20000000 20000000        0     1         __edata_eccram = .
20000000 20000000        0     1 PROVIDE ( __romdataeccramstart = LOADADDR ( .data_eccram ) )
20000000 20000000        0     1 PROVIDE ( __romdataeccramcopysize = SIZEOF ( .data_eccram ) )
20004010 20004010     1380     8 .bss
20004010 20004010        0     1         . = ALIGN ( 4 )
20004010 20004010        0     1         __bss = .
20004010 20004010        4     4         ./src/smc_gen/Config_ICU/Config_ICU_user.o:(.sbss)
20004010 20004010        0     1                 $d
20004010 20004010        4     1                 blinkDelay
20004014 20004014       1c     4         ./src/heap_4.o:(.sbss)
20004014 20004014        4     1                 pxEnd
20004014 20004014        0     1                 $d
20004018 20004018        4     1                 xFreeBytesRemaining
2000401c 2000401c        8     1                 xStart
20004024 20004024        4     1                 xMinimumEverFreeBytesRemaining
20004028 20004028        4     1                 xNumberOfSuccessfulAllocations
2000402c 2000402c        4     1                 xNumberOfSuccessfulFrees
20004030 20004030        8     4         ./src/main.o:(.sbss)
20004030 20004030        4     1                 xIntegerQueue
20004030 20004030        0     1                 $d
20004034 20004034        4     1                 xBlinkyTask
20004038 20004038       10     8         ./src/port.o:(.sbss)
20004038 20004038        0     1                 $d
20004038 20004038        8     1                 ullNextTime
20004040 20004040        4     1                 pullMachineTimerCompareRegister
20004044 20004044        4     1                 xTaskReturnAddress
20004048 20004048       38     4         ./src/tasks.o:(.sbss)
20004048 20004048        0     1                 $d
20004048 20004048        4     1                 pxCurrentTCB
2000404c 2000404c        4     1                 xNextTaskUnblockTime
20004050 20004050        4     1                 xSchedulerRunning
20004054 20004054        4     1                 xTickCount
20004058 20004058        4     1                 xIdleTaskHandles
2000405c 2000405c        4     1                 uxSchedulerSuspended
20004060 20004060        4     1                 uxCurrentNumberOfTasks
20004064 20004064        4     1                 uxTopReadyPriority
20004068 20004068        4     1                 xYieldPendings
2000406c 2000406c        4     1                 xPendedTicks
20004070 20004070        4     1                 pxDelayedTaskList
20004074 20004074        4     1                 pxOverflowDelayedTaskList
20004078 20004078        4     1                 xNumOfOverflows
2000407c 2000407c        4     1                 uxTaskNumber
20004080 20004080       14     4         ./src/timers.o:(.sbss)
20004080 20004080        4     1                 xTimerQueue
20004080 20004080        0     1                 $d
20004084 20004084        4     1                 xTimerTaskHandle
20004088 20004088        4     1                 pxCurrentTimerList
2000408c 2000408c        4     1                 pxOverflowTimerList
20004090 20004090        4     1                 prvSampleTimeNow.xLastTime
20004094 20004094        4     4         /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-__call_atexit.o):(.sbss)
20004094 20004094        0     1                 $d
20004094 20004094        4     1                 __atexit
20004098 20004098        4     4         /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-findfp.o):(.sbss)
20004098 20004098        0     1                 $d
20004098 20004098        4     1                 __stdio_exit_handler
2000409c 2000409c        e     2         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.bss.s_protect_counters)
2000409c 2000409c        e     1                 s_protect_counters
2000409c 2000409c        0     1                 $d
200040aa 200040aa     1000     1         ./src/heap_4.o:(.bss.ucHeap)
200040aa 200040aa     1000     1                 ucHeap
200040aa 200040aa        0     1                 $d
200050ac 200050ac       14     4         ./src/tasks.o:(.bss.xPendingReadyList)
200050ac 200050ac       14     1                 xPendingReadyList
200050ac 200050ac        0     1                 $d
200050c0 200050c0      280     4         ./src/tasks.o:(.bss.pxReadyTasksLists)
200050c0 200050c0      280     1                 pxReadyTasksLists
200050c0 200050c0        0     1                 $d
20005340 20005340       14     4         ./src/tasks.o:(.bss.xDelayedTaskList1)
20005340 20005340       14     1                 xDelayedTaskList1
20005340 20005340        0     1                 $d
20005354 20005354       14     4         ./src/tasks.o:(.bss.xDelayedTaskList2)
20005354 20005354       14     1                 xDelayedTaskList2
20005354 20005354        0     1                 $d
20005368 20005368       14     4         ./src/timers.o:(.bss.xActiveTimerList1)
20005368 20005368       14     1                 xActiveTimerList1
20005368 20005368        0     1                 $d
2000537c 2000537c       14     4         ./src/timers.o:(.bss.xActiveTimerList2)
2000537c 2000537c       14     1                 xActiveTimerList2
2000537c 2000537c        0     1                 $d
20005390 20005390        0     1         . = ALIGN ( 4 )
20005390 20005390        0     1         . = ALIGN ( 4 )
20005390 20005390        0     1         . = ALIGN ( 4 )
20005390 20005390        0     1         __ebss = .
20005390 20005390        0     1         end = .
20000000 20000000        0     1 .bss_eccram
20000000 20000000        0     1         . = ALIGN ( 4 )
20000000 20000000        0     1         __bss_eccram = .
20000000 20000000        0     1         . = ALIGN ( 4 )
20000000 20000000        0     1         __ebss_eccram = .
20000000 20000000        0     1 PROVIDE ( __stack_size = 0x200 )
20006ffc 20006ffc        0     1 .stack
20006ffc 20006ffc        0     1         PROVIDE ( __stack = . )
20006ffc 20006ffc        0     1         
       0        0     1e57     1 .debug_abbrev
       0        0      107     1         ./src/smc_gen/r_pincfg/Pin.o:(.debug_abbrev)
       0        0        0     1                 $d
     107      107      266     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o:(.debug_abbrev)
     107      107        0     1                 $d
     36d      36d       5f     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.debug_abbrev)
     36d      36d        0     1                 $d
     3cc      3cc       21     1         ./src/smc_gen/r_bsp/mcu/all/exit.o:(.debug_abbrev)
     3cc      3cc        0     1                 .L0 
     3cc      3cc        0     1                 $d
     3ed      3ed       21     1         ./src/smc_gen/r_bsp/mcu/all/machine_timer_aux.o:(.debug_abbrev)
     3ed      3ed        0     1                 .L0 
     3ed      3ed        0     1                 $d
     40e      40e      2a0     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.debug_abbrev)
     40e      40e        0     1                 $d
     6ae      6ae       21     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common_llvm.o:(.debug_abbrev)
     6ae      6ae        0     1                 .L0 
     6ae      6ae        0     1                 $d
     6cf      6cf       2f     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_machine_timer.o:(.debug_abbrev)
     6cf      6cf        0     1                 $d
     6fe      6fe       21     1         ./src/smc_gen/r_bsp/mcu/all/start.o:(.debug_abbrev)
     6fe      6fe        0     1                 .L0 
     6fe      6fe        0     1                 $d
     71f      71f       77     1         ./src/smc_gen/r_bsp/board/generic_r9a02g021/hdwinit.o:(.debug_abbrev)
     71f      71f        0     1                 $d
     796      796      119     1         ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o:(.debug_abbrev)
     796      796        0     1                 $d
     8af      8af       48     1         ./src/smc_gen/general/r_cg_inthandler.o:(.debug_abbrev)
     8af      8af        0     1                 $d
     8f7      8f7       9c     1         ./src/smc_gen/general/r_cg_systeminit.o:(.debug_abbrev)
     8f7      8f7        0     1                 $d
     993      993      125     1         ./src/smc_gen/general/r_cg_vect_table.o:(.debug_abbrev)
     993      993        0     1                 $d
     ab8      ab8       4d     1         ./src/smc_gen/general/r_smc_cgc.o:(.debug_abbrev)
     ab8      ab8        0     1                 $d
     b05      b05       2f     1         ./src/smc_gen/general/r_smc_cgc_user.o:(.debug_abbrev)
     b05      b05        0     1                 $d
     b34      b34       2f     1         ./src/smc_gen/general/r_smc_interrupt.o:(.debug_abbrev)
     b34      b34        0     1                 $d
     b63      b63      1bf     1         ./src/smc_gen/Config_PORT/Config_PORT.o:(.debug_abbrev)
     b63      b63        0     1                 $d
     d22      d22       2f     1         ./src/smc_gen/Config_PORT/Config_PORT_user.o:(.debug_abbrev)
     d22      d22        0     1                 $d
     d51      d51      156     1         ./src/smc_gen/Config_ICU/Config_ICU.o:(.debug_abbrev)
     d51      d51        0     1                 $d
     ea7      ea7       fa     1         ./src/smc_gen/Config_ICU/Config_ICU_user.o:(.debug_abbrev)
     ea7      ea7        0     1                 $d
     fa1      fa1      1fb     1         ./src/heap_4.o:(.debug_abbrev)
     fa1      fa1        0     1                 $d
    119c     119c       c1     1         ./src/list.o:(.debug_abbrev)
    119c     119c        0     1                 $d
    125d     125d      222     1         ./src/main.o:(.debug_abbrev)
    125d     125d        0     1                 $d
    147f     147f       ee     1         ./src/port.o:(.debug_abbrev)
    147f     147f        0     1                 $d
    156d     156d       1f     1         ./src/portASM.o:(.debug_abbrev)
    156d     156d        0     1                 .L0 
    156d     156d        0     1                 $d
    158c     158c      259     1         ./src/queue.o:(.debug_abbrev)
    158c     158c        0     1                 $d
    17e5     17e5      347     1         ./src/tasks.o:(.debug_abbrev)
    17e5     17e5        0     1                 $d
    1b2c     1b2c      32b     1         ./src/timers.o:(.debug_abbrev)
    1b2c     1b2c        0     1                 $d
       0        0    2476a     1 .debug_info
       0        0     58d1     1         ./src/smc_gen/r_pincfg/Pin.o:(.debug_info)
       0        0        0     1                 $d
    58d1     58d1     1861     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o:(.debug_info)
    58d1     58d1        0     1                 $d
    7132     7132       c2     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.debug_info)
    7132     7132        0     1                 $d
    71f4     71f4       d5     1         ./src/smc_gen/r_bsp/mcu/all/exit.o:(.debug_info)
    71f4     71f4        0     1                 .L0 
    71f4     71f4        0     1                 $d
    72c9     72c9      11e     1         ./src/smc_gen/r_bsp/mcu/all/machine_timer_aux.o:(.debug_info)
    72c9     72c9        0     1                 .L0 
    72c9     72c9        0     1                 $d
    73e7     73e7     6a69     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.debug_info)
    73e7     73e7        0     1                 $d
    de50     de50      10c     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common_llvm.o:(.debug_info)
    de50     de50        0     1                 .L0 
    de50     de50        0     1                 $d
    df5c     df5c       2f     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_machine_timer.o:(.debug_info)
    df5c     df5c        0     1                 $d
    df8b     df8b       df     1         ./src/smc_gen/r_bsp/mcu/all/start.o:(.debug_info)
    df8b     df8b        0     1                 .L0 
    df8b     df8b        0     1                 $d
    e06a     e06a       81     1         ./src/smc_gen/r_bsp/board/generic_r9a02g021/hdwinit.o:(.debug_info)
    e06a     e06a        0     1                 $d
    e0eb     e0eb      9ca     1         ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o:(.debug_info)
    e0eb     e0eb        0     1                 $d
    eab5     eab5      1b3     1         ./src/smc_gen/general/r_cg_inthandler.o:(.debug_info)
    eab5     eab5        0     1                 $d
    ec68     ec68       9b     1         ./src/smc_gen/general/r_cg_systeminit.o:(.debug_info)
    ec68     ec68        0     1                 $d
    ed03     ed03      17d     1         ./src/smc_gen/general/r_cg_vect_table.o:(.debug_info)
    ed03     ed03        0     1                 $d
    ee80     ee80       3a     1         ./src/smc_gen/general/r_smc_cgc.o:(.debug_info)
    ee80     ee80        0     1                 $d
    eeba     eeba       2f     1         ./src/smc_gen/general/r_smc_cgc_user.o:(.debug_info)
    eeba     eeba        0     1                 $d
    eee9     eee9       2f     1         ./src/smc_gen/general/r_smc_interrupt.o:(.debug_info)
    eee9     eee9        0     1                 $d
    ef18     ef18     7366     1         ./src/smc_gen/Config_PORT/Config_PORT.o:(.debug_info)
    ef18     ef18        0     1                 $d
   1627e    1627e       2f     1         ./src/smc_gen/Config_PORT/Config_PORT_user.o:(.debug_info)
   1627e    1627e        0     1                 $d
   162ad    162ad     96c3     1         ./src/smc_gen/Config_ICU/Config_ICU.o:(.debug_info)
   162ad    162ad        0     1                 $d
   1f970    1f970      875     1         ./src/smc_gen/Config_ICU/Config_ICU_user.o:(.debug_info)
   1f970    1f970        0     1                 $d
   201e5    201e5      37c     1         ./src/heap_4.o:(.debug_info)
   201e5    201e5        0     1                 $d
   20561    20561      1a8     1         ./src/list.o:(.debug_info)
   20561    20561        0     1                 $d
   20709    20709     1175     1         ./src/main.o:(.debug_info)
   20709    20709        0     1                 $d
   2187e    2187e      1a3     1         ./src/port.o:(.debug_info)
   2187e    2187e        0     1                 $d
   21a21    21a21      3a4     1         ./src/portASM.o:(.debug_info)
   21a21    21a21        0     1                 .L0 
   21a21    21a21        0     1                 $d
   21dc5    21dc5      cb3     1         ./src/queue.o:(.debug_info)
   21dc5    21dc5        0     1                 $d
   22a78    22a78     11bd     1         ./src/tasks.o:(.debug_info)
   22a78    22a78        0     1                 $d
   23c35    23c35      b35     1         ./src/timers.o:(.debug_info)
   23c35    23c35        0     1                 $d
       0        0     43c8     1 .debug_str_offsets
       0        0      6e4     1         ./src/smc_gen/r_pincfg/Pin.o:(.debug_str_offsets)
       0        0        0     1                 $d
       8        8        0     1                 .L0 
     6e4      6e4      568     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o:(.debug_str_offsets)
     6e4      6e4        0     1                 $d
     6ec      6ec        0     1                 .L0 
     c4c      c4c       4c     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.debug_str_offsets)
     c4c      c4c        0     1                 $d
     c54      c54        0     1                 .L0 
     c98      c98      a84     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.debug_str_offsets)
     c98      c98        0     1                 $d
     ca0      ca0        0     1                 .L0 
    171c     171c       18     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_machine_timer.o:(.debug_str_offsets)
    171c     171c        0     1                 $d
    1724     1724        0     1                 .L0 
    1734     1734       30     1         ./src/smc_gen/r_bsp/board/generic_r9a02g021/hdwinit.o:(.debug_str_offsets)
    1734     1734        0     1                 $d
    173c     173c        0     1                 .L0 
    1764     1764      284     1         ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o:(.debug_str_offsets)
    1764     1764        0     1                 $d
    176c     176c        0     1                 .L0 
    19e8     19e8       a0     1         ./src/smc_gen/general/r_cg_inthandler.o:(.debug_str_offsets)
    19e8     19e8        0     1                 $d
    19f0     19f0        0     1                 .L0 
    1a88     1a88       54     1         ./src/smc_gen/general/r_cg_systeminit.o:(.debug_str_offsets)
    1a88     1a88        0     1                 $d
    1a90     1a90        0     1                 .L0 
    1adc     1adc       68     1         ./src/smc_gen/general/r_cg_vect_table.o:(.debug_str_offsets)
    1adc     1adc        0     1                 $d
    1ae4     1ae4        0     1                 .L0 
    1b44     1b44       1c     1         ./src/smc_gen/general/r_smc_cgc.o:(.debug_str_offsets)
    1b44     1b44        0     1                 $d
    1b4c     1b4c        0     1                 .L0 
    1b60     1b60       18     1         ./src/smc_gen/general/r_smc_cgc_user.o:(.debug_str_offsets)
    1b60     1b60        0     1                 $d
    1b68     1b68        0     1                 .L0 
    1b78     1b78       18     1         ./src/smc_gen/general/r_smc_interrupt.o:(.debug_str_offsets)
    1b78     1b78        0     1                 $d
    1b80     1b80        0     1                 .L0 
    1b90     1b90      98c     1         ./src/smc_gen/Config_PORT/Config_PORT.o:(.debug_str_offsets)
    1b90     1b90        0     1                 $d
    1b98     1b98        0     1                 .L0 
    251c     251c       18     1         ./src/smc_gen/Config_PORT/Config_PORT_user.o:(.debug_str_offsets)
    251c     251c        0     1                 $d
    2524     2524        0     1                 .L0 
    2534     2534      f48     1         ./src/smc_gen/Config_ICU/Config_ICU.o:(.debug_str_offsets)
    2534     2534        0     1                 $d
    253c     253c        0     1                 .L0 
    347c     347c      23c     1         ./src/smc_gen/Config_ICU/Config_ICU_user.o:(.debug_str_offsets)
    347c     347c        0     1                 $d
    3484     3484        0     1                 .L0 
    36b8     36b8      124     1         ./src/heap_4.o:(.debug_str_offsets)
    36b8     36b8        0     1                 $d
    36c0     36c0        0     1                 .L0 
    37dc     37dc       8c     1         ./src/list.o:(.debug_str_offsets)
    37dc     37dc        0     1                 $d
    37e4     37e4        0     1                 .L0 
    3868     3868      394     1         ./src/main.o:(.debug_str_offsets)
    3868     3868        0     1                 $d
    3870     3870        0     1                 .L0 
    3bfc     3bfc       94     1         ./src/port.o:(.debug_str_offsets)
    3bfc     3bfc        0     1                 $d
    3c04     3c04        0     1                 .L0 
    3c90     3c90      1fc     1         ./src/queue.o:(.debug_str_offsets)
    3c90     3c90        0     1                 $d
    3c98     3c98        0     1                 .L0 
    3e8c     3e8c      320     1         ./src/tasks.o:(.debug_str_offsets)
    3e8c     3e8c        0     1                 $d
    3e94     3e94        0     1                 .L0 
    41ac     41ac      21c     1         ./src/timers.o:(.debug_str_offsets)
    41ac     41ac        0     1                 $d
    41b4     41b4        0     1                 .L0 
       0        0     5f51     1 .debug_str
       0        0     5f51     1         <internal>:(.debug_str)
       0        0      81c     1 .debug_addr
       0        0        c     1         ./src/smc_gen/r_pincfg/Pin.o:(.debug_addr)
       0        0        0     1                 $d
       8        8        0     1                 .L0 
       c        c       48     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o:(.debug_addr)
       c        c        0     1                 $d
      14       14        0     1                 .L0 
      54       54       30     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.debug_addr)
      54       54        0     1                 $d
      5c       5c        0     1                 .L0 
      84       84       38     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.debug_addr)
      84       84        0     1                 $d
      8c       8c        0     1                 .L0 
      bc       bc        c     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_machine_timer.o:(.debug_addr)
      bc       bc        0     1                 $d
      c4       c4        0     1                 .L0 
      c8       c8       20     1         ./src/smc_gen/r_bsp/board/generic_r9a02g021/hdwinit.o:(.debug_addr)
      c8       c8        0     1                 $d
      d0       d0        0     1                 .L0 
      e8       e8       14     1         ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o:(.debug_addr)
      e8       e8        0     1                 $d
      f0       f0        0     1                 .L0 
      fc       fc       94     1         ./src/smc_gen/general/r_cg_inthandler.o:(.debug_addr)
      fc       fc        0     1                 $d
     104      104        0     1                 .L0 
     190      190       20     1         ./src/smc_gen/general/r_cg_systeminit.o:(.debug_addr)
     190      190        0     1                 $d
     198      198        0     1                 .L0 
     1b0      1b0       1c     1         ./src/smc_gen/general/r_cg_vect_table.o:(.debug_addr)
     1b0      1b0        0     1                 $d
     1b8      1b8        0     1                 .L0 
     1cc      1cc        c     1         ./src/smc_gen/general/r_smc_cgc.o:(.debug_addr)
     1cc      1cc        0     1                 $d
     1d4      1d4        0     1                 .L0 
     1d8      1d8        c     1         ./src/smc_gen/general/r_smc_cgc_user.o:(.debug_addr)
     1d8      1d8        0     1                 $d
     1e0      1e0        0     1                 .L0 
     1e4      1e4        c     1         ./src/smc_gen/general/r_smc_interrupt.o:(.debug_addr)
     1e4      1e4        0     1                 $d
     1ec      1ec        0     1                 .L0 
     1f0      1f0       18     1         ./src/smc_gen/Config_PORT/Config_PORT.o:(.debug_addr)
     1f0      1f0        0     1                 $d
     1f8      1f8        0     1                 .L0 
     208      208        c     1         ./src/smc_gen/Config_PORT/Config_PORT_user.o:(.debug_addr)
     208      208        0     1                 $d
     210      210        0     1                 .L0 
     214      214       18     1         ./src/smc_gen/Config_ICU/Config_ICU.o:(.debug_addr)
     214      214        0     1                 $d
     21c      21c        0     1                 .L0 
     22c      22c       14     1         ./src/smc_gen/Config_ICU/Config_ICU_user.o:(.debug_addr)
     22c      22c        0     1                 $d
     234      234        0     1                 .L0 
     240      240       74     1         ./src/heap_4.o:(.debug_addr)
     240      240        0     1                 $d
     248      248        0     1                 .L0 
     2b4      2b4       1c     1         ./src/list.o:(.debug_addr)
     2b4      2b4        0     1                 $d
     2bc      2bc        0     1                 .L0 
     2d0      2d0       44     1         ./src/main.o:(.debug_addr)
     2d0      2d0        0     1                 $d
     2d8      2d8        0     1                 .L0 
     314      314       40     1         ./src/port.o:(.debug_addr)
     314      314        0     1                 $d
     31c      31c        0     1                 .L0 
     354      354      188     1         ./src/queue.o:(.debug_addr)
     354      354        0     1                 $d
     35c      35c        0     1                 .L0 
     4dc      4dc      22c     1         ./src/tasks.o:(.debug_addr)
     4dc      4dc        0     1                 $d
     4e4      4e4        0     1                 .L0 
     708      708      114     1         ./src/timers.o:(.debug_addr)
     708      708        0     1                 $d
     710      710        0     1                 .L0 
       0        0       5b     1 .comment
       0        0       5b     1         <internal>:(.comment)
       0        0       49     1 .riscv.attributes
       0        0       49     1         <internal>:(.riscv.attributes)
       0        0      e58     4 .debug_frame
       0        0       24     4         ./src/smc_gen/r_pincfg/Pin.o:(.debug_frame)
       0        0        0     1                 .L0 
       0        0        0     1                 $d
      24       24       64     4         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o:(.debug_frame)
      24       24        0     1                 .L0 
      24       24        0     1                 $d
      88       88       90     4         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.debug_frame)
      88       88        0     1                 .L0 
      88       88        0     1                 $d
     118      118       24     4         ./src/smc_gen/r_bsp/mcu/all/r_bsp_machine_timer.o:(.debug_frame)
     118      118        0     1                 .L0 
     118      118        0     1                 $d
     13c      13c       2c     4         ./src/smc_gen/r_bsp/board/generic_r9a02g021/hdwinit.o:(.debug_frame)
     13c      13c        0     1                 .L0 
     13c      13c        0     1                 $d
     168      168       3c     4         ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o:(.debug_frame)
     168      168        0     1                 .L0 
     168      168        0     1                 $d
     1a4      1a4      244     4         ./src/smc_gen/general/r_cg_inthandler.o:(.debug_frame)
     1a4      1a4        0     1                 .L0 
     1a4      1a4        0     1                 $d
     3e8      3e8       2c     4         ./src/smc_gen/general/r_cg_systeminit.o:(.debug_frame)
     3e8      3e8        0     1                 .L0 
     3e8      3e8        0     1                 $d
     414      414       44     4         ./src/smc_gen/general/r_cg_vect_table.o:(.debug_frame)
     414      414        0     1                 .L0 
     414      414        0     1                 $d
     458      458       24     4         ./src/smc_gen/general/r_smc_cgc.o:(.debug_frame)
     458      458        0     1                 .L0 
     458      458        0     1                 $d
     47c      47c       24     4         ./src/smc_gen/general/r_smc_cgc_user.o:(.debug_frame)
     47c      47c        0     1                 .L0 
     47c      47c        0     1                 $d
     4a0      4a0       24     4         ./src/smc_gen/general/r_smc_interrupt.o:(.debug_frame)
     4a0      4a0        0     1                 .L0 
     4a0      4a0        0     1                 $d
     4c4      4c4       44     4         ./src/smc_gen/Config_PORT/Config_PORT.o:(.debug_frame)
     4c4      4c4        0     1                 .L0 
     4c4      4c4        0     1                 $d
     508      508       24     4         ./src/smc_gen/Config_PORT/Config_PORT_user.o:(.debug_frame)
     508      508        0     1                 .L0 
     508      508        0     1                 $d
     52c      52c       44     4         ./src/smc_gen/Config_ICU/Config_ICU.o:(.debug_frame)
     52c      52c        0     1                 .L0 
     52c      52c        0     1                 $d
     570      570       44     4         ./src/smc_gen/Config_ICU/Config_ICU_user.o:(.debug_frame)
     570      570        0     1                 .L0 
     570      570        0     1                 $d
     5b4      5b4       d4     4         ./src/heap_4.o:(.debug_frame)
     5b4      5b4        0     1                 .L0 
     5b4      5b4        0     1                 $d
     688      688       64     4         ./src/list.o:(.debug_frame)
     688      688        0     1                 .L0 
     688      688        0     1                 $d
     6ec      6ec       84     4         ./src/main.o:(.debug_frame)
     6ec      6ec        0     1                 .L0 
     6ec      6ec        0     1                 $d
     770      770       50     4         ./src/port.o:(.debug_frame)
     770      770        0     1                 .L0 
     770      770        0     1                 $d
     7c0      7c0      218     4         ./src/queue.o:(.debug_frame)
     7c0      7c0        0     1                 .L0 
     7c0      7c0        0     1                 $d
     9d8      9d8      2f4     4         ./src/tasks.o:(.debug_frame)
     9d8      9d8        0     1                 .L0 
     9d8      9d8        0     1                 $d
     ccc      ccc      18c     4         ./src/timers.o:(.debug_frame)
     ccc      ccc        0     1                 .L0 
     ccc      ccc        0     1                 $d
       0        0     71cd     1 .debug_line
       0        0       b5     1         ./src/smc_gen/r_pincfg/Pin.o:(.debug_line)
       0        0        0     1                 .Lline_table_start0
       0        0        0     1                 $d
      b5       b5      399     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o:(.debug_line)
      b5       b5        0     1                 .Lline_table_start0
      b5       b5        0     1                 $d
     44e      44e       71     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o:(.debug_line)
     44e      44e        0     1                 .Lline_table_start0
     44e      44e        0     1                 $d
     4bf      4bf       61     1         ./src/smc_gen/r_bsp/mcu/all/exit.o:(.debug_line)
     4bf      4bf        0     1                 .Lline_table_start0
     4bf      4bf        0     1                 $d
     520      520       a3     1         ./src/smc_gen/r_bsp/mcu/all/machine_timer_aux.o:(.debug_line)
     520      520        0     1                 .Lline_table_start0
     520      520        0     1                 $d
     5c3      5c3      522     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.debug_line)
     5c3      5c3        0     1                 .Lline_table_start0
     5c3      5c3        0     1                 $d
     ae5      ae5       4f     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common_llvm.o:(.debug_line)
     ae5      ae5        0     1                 .Lline_table_start0
     ae5      ae5        0     1                 $d
     b34      b34       59     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_machine_timer.o:(.debug_line)
     b34      b34        0     1                 .Lline_table_start0
     b34      b34        0     1                 $d
     b8d      b8d       f1     1         ./src/smc_gen/r_bsp/mcu/all/start.o:(.debug_line)
     b8d      b8d        0     1                 .Lline_table_start0
     b8d      b8d        0     1                 $d
     c7e      c7e       c5     1         ./src/smc_gen/r_bsp/board/generic_r9a02g021/hdwinit.o:(.debug_line)
     c7e      c7e        0     1                 .Lline_table_start0
     c7e      c7e        0     1                 $d
     d43      d43      101     1         ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o:(.debug_line)
     d43      d43        0     1                 .Lline_table_start0
     d43      d43        0     1                 $d
     e44      e44      342     1         ./src/smc_gen/general/r_cg_inthandler.o:(.debug_line)
     e44      e44        0     1                 .Lline_table_start0
     e44      e44        0     1                 $d
    1186     1186       e6     1         ./src/smc_gen/general/r_cg_systeminit.o:(.debug_line)
    1186     1186        0     1                 .Lline_table_start0
    1186     1186        0     1                 $d
    126c     126c       ee     1         ./src/smc_gen/general/r_cg_vect_table.o:(.debug_line)
    126c     126c        0     1                 .Lline_table_start0
    126c     126c        0     1                 $d
    135a     135a       71     1         ./src/smc_gen/general/r_smc_cgc.o:(.debug_line)
    135a     135a        0     1                 .Lline_table_start0
    135a     135a        0     1                 $d
    13cb     13cb       58     1         ./src/smc_gen/general/r_smc_cgc_user.o:(.debug_line)
    13cb     13cb        0     1                 .Lline_table_start0
    13cb     13cb        0     1                 $d
    1423     1423       58     1         ./src/smc_gen/general/r_smc_interrupt.o:(.debug_line)
    1423     1423        0     1                 .Lline_table_start0
    1423     1423        0     1                 $d
    147b     147b      6ac     1         ./src/smc_gen/Config_PORT/Config_PORT.o:(.debug_line)
    147b     147b        0     1                 .Lline_table_start0
    147b     147b        0     1                 $d
    1b27     1b27       58     1         ./src/smc_gen/Config_PORT/Config_PORT_user.o:(.debug_line)
    1b27     1b27        0     1                 .Lline_table_start0
    1b27     1b27        0     1                 $d
    1b7f     1b7f      164     1         ./src/smc_gen/Config_ICU/Config_ICU.o:(.debug_line)
    1b7f     1b7f        0     1                 .Lline_table_start0
    1b7f     1b7f        0     1                 $d
    1ce3     1ce3       ec     1         ./src/smc_gen/Config_ICU/Config_ICU_user.o:(.debug_line)
    1ce3     1ce3        0     1                 .Lline_table_start0
    1ce3     1ce3        0     1                 $d
    1dcf     1dcf      6fa     1         ./src/heap_4.o:(.debug_line)
    1dcf     1dcf        0     1                 .Lline_table_start0
    1dcf     1dcf        0     1                 $d
    24c9     24c9      2be     1         ./src/list.o:(.debug_line)
    24c9     24c9        0     1                 .Lline_table_start0
    24c9     24c9        0     1                 $d
    2787     2787      1f7     1         ./src/main.o:(.debug_line)
    2787     2787        0     1                 .Lline_table_start0
    2787     2787        0     1                 $d
    297e     297e      18f     1         ./src/port.o:(.debug_line)
    297e     297e        0     1                 .Lline_table_start0
    297e     297e        0     1                 $d
    2b0d     2b0d      bac     1         ./src/portASM.o:(.debug_line)
    2b0d     2b0d        0     1                 .Lline_table_start0
    2b0d     2b0d        0     1                 $d
    36b9     36b9     158c     1         ./src/queue.o:(.debug_line)
    36b9     36b9        0     1                 .Lline_table_start0
    36b9     36b9        0     1                 $d
    4c45     4c45     1aa6     1         ./src/tasks.o:(.debug_line)
    4c45     4c45        0     1                 .Lline_table_start0
    4c45     4c45        0     1                 $d
    66eb     66eb      ae2     1         ./src/timers.o:(.debug_line)
    66eb     66eb        0     1                 .Lline_table_start0
    66eb     66eb        0     1                 $d
       0        0      aa6     1 .debug_line_str
       0        0      aa6     1         <internal>:(.debug_line_str)
       0        0     1d95     1 .debug_loclists
       0        0       33     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o:(.debug_loclists)
       0        0        0     1                 $d
       c        c        0     1                 .L0 
      33       33       a0     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.debug_loclists)
      33       33        0     1                 $d
      3f       3f        0     1                 .L0 
      d3       d3      3c9     1         ./src/smc_gen/Config_PORT/Config_PORT.o:(.debug_loclists)
      d3       d3        0     1                 $d
      df       df        0     1                 .L0 
     49c      49c      22a     1         ./src/heap_4.o:(.debug_loclists)
     49c      49c        0     1                 $d
     4a8      4a8        0     1                 .L0 
     6c6      6c6       5f     1         ./src/list.o:(.debug_loclists)
     6c6      6c6        0     1                 $d
     6d2      6d2        0     1                 .L0 
     725      725       24     1         ./src/port.o:(.debug_loclists)
     725      725        0     1                 $d
     731      731        0     1                 .L0 
     749      749      74e     1         ./src/queue.o:(.debug_loclists)
     749      749        0     1                 $d
     755      755        0     1                 .L0 
     e97      e97      a5d     1         ./src/tasks.o:(.debug_loclists)
     e97      e97        0     1                 $d
     ea3      ea3        0     1                 .L0 
    18f4     18f4      4a1     1         ./src/timers.o:(.debug_loclists)
    18f4     18f4        0     1                 $d
    1900     1900        0     1                 .L0 
       0        0      537     1 .debug_rnglists
       0        0       1e     1         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o:(.debug_rnglists)
       0        0        0     1                 $d
       c        c        0     1                 .L0 
      1e       1e       29     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o:(.debug_rnglists)
      1e       1e        0     1                 $d
      2a       2a        0     1                 .L0 
      47       47       17     1         ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o:(.debug_rnglists)
      47       47        0     1                 $d
      53       53        0     1                 .L0 
      5e       5e       7a     1         ./src/smc_gen/general/r_cg_inthandler.o:(.debug_rnglists)
      5e       5e        0     1                 $d
      6a       6a        0     1                 .L0 
      d8       d8       1a     1         ./src/smc_gen/general/r_cg_vect_table.o:(.debug_rnglists)
      d8       d8        0     1                 $d
      e4       e4        0     1                 .L0 
      f2       f2       91     1         ./src/smc_gen/Config_PORT/Config_PORT.o:(.debug_rnglists)
      f2       f2        0     1                 $d
      fe       fe        0     1                 .L0 
     183      183       1a     1         ./src/smc_gen/Config_ICU/Config_ICU.o:(.debug_rnglists)
     183      183        0     1                 $d
     18f      18f        0     1                 .L0 
     19d      19d       17     1         ./src/smc_gen/Config_ICU/Config_ICU_user.o:(.debug_rnglists)
     19d      19d        0     1                 $d
     1a9      1a9        0     1                 .L0 
     1b4      1b4       2f     1         ./src/heap_4.o:(.debug_rnglists)
     1b4      1b4        0     1                 $d
     1c0      1c0        0     1                 .L0 
     1e3      1e3       20     1         ./src/list.o:(.debug_rnglists)
     1e3      1e3        0     1                 $d
     1ef      1ef        0     1                 .L0 
     203      203       23     1         ./src/main.o:(.debug_rnglists)
     203      203        0     1                 $d
     20f      20f        0     1                 .L0 
     226      226       1a     1         ./src/port.o:(.debug_rnglists)
     226      226        0     1                 $d
     232      232        0     1                 .L0 
     240      240       30     1         ./src/portASM.o:(.debug_rnglists)
     240      240        0     1                 $d
     24c      24c        0     1                 .L0 
     270      270      105     1         ./src/queue.o:(.debug_rnglists)
     270      270        0     1                 $d
     27c      27c        0     1                 .L0 
     375      375       f8     1         ./src/tasks.o:(.debug_rnglists)
     375      375        0     1                 $d
     381      381        0     1                 .L0 
     46d      46d       ca     1         ./src/timers.o:(.debug_rnglists)
     46d      46d        0     1                 $d
     479      479        0     1                 .L0 
       0        0       c0     1 .debug_aranges
       0        0       20     1         ./src/smc_gen/r_bsp/mcu/all/exit.o:(.debug_aranges)
       0        0        0     1                 $d
      20       20       20     1         ./src/smc_gen/r_bsp/mcu/all/machine_timer_aux.o:(.debug_aranges)
      20       20        0     1                 $d
      40       40       20     1         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common_llvm.o:(.debug_aranges)
      40       40        0     1                 $d
      60       60       20     1         ./src/smc_gen/r_bsp/mcu/all/start.o:(.debug_aranges)
      60       60        0     1                 $d
      80       80       40     1         ./src/portASM.o:(.debug_aranges)
      80       80        0     1                 $d
       0        0     2c00     4 .symtab
       0        0     2c00     4         <internal>:(.symtab)
       0        0      1a2     1 .shstrtab
       0        0      1a2     1         <internal>:(.shstrtab)
       0        0     138e     1 .strtab
       0        0     138e     1         <internal>:(.strtab)

Cross Reference Table

Symbol                                            File
mcu_clock_setup                                   ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o
                                                  ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o
R_BSP_SoftwareDelay                               ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o
                                                  ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o
get_iclk_freq_hz                                  ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_clocks.o
                                                  ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o
__UIDS3reg                                        ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o
__UIDS2reg                                        ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o
__UIDS1reg                                        ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o
__UIDS0reg                                        ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o
__AWSreg                                          ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o
__SECSreg                                         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o
Option_OSIS                                       ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o
Option_FPR                                        ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o
__OFS1reg                                         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o
__OFS0reg                                         ./src/smc_gen/r_bsp/mcu/r9a02g021/mcu_option_settings.o
_exit                                             ./src/smc_gen/r_bsp/mcu/all/exit.o
                                                  /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-exit.o)
_delay_wait                                       ./src/smc_gen/r_bsp/mcu/all/r_bsp_common_llvm.o
                                                  ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o
R_BSP_RegisterProtectEnable                       ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o
                                                  ./src/smc_gen/general/r_cg_systeminit.o
R_BSP_RegisterProtectDisable                      ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o
                                                  ./src/smc_gen/general/r_cg_systeminit.o
bsp_register_protect_open                         ./src/smc_gen/r_bsp/mcu/all/r_bsp_common.o
                                                  ./src/smc_gen/r_bsp/board/generic_r9a02g021/hdwinit.o
machine_timer_create                              ./src/smc_gen/r_bsp/mcu/all/r_bsp_machine_timer.o
                                                  ./src/smc_gen/r_bsp/board/generic_r9a02g021/hdwinit.o
_PowerON_Reset                                    ./src/smc_gen/r_bsp/mcu/all/start.o
__global_pointer$                                 <internal>
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
__stack                                           /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:194
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
initialize_vect                                   ./src/smc_gen/general/r_cg_vect_table.o
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
bsp_init_system                                   ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
__bss                                             /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:167
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
__ebss                                            /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:176
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
memset                                            /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-memset.o)
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
                                                  ./src/heap_4.o
                                                  ./src/tasks.o
                                                  /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-findfp.o)
__datastart                                       /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:135
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
__romdatastart                                    /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:145
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
__romdatacopysize                                 /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:146
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
memcpy                                            /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-memcpy.o)
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
                                                  ./src/queue.o
__dataeccramstart                                 /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:152
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
__romdataeccramstart                              /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:160
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
__romdataeccramcopysize                           /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:161
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
bsp_init_hardware                                 ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
__libc_init_array                                 /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-init.o)
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
main                                              ./src/main.o
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
exit                                              /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-exit.o)
                                                  ./src/smc_gen/r_bsp/mcu/all/start.o
hdwinit                                           ./src/smc_gen/r_bsp/board/generic_r9a02g021/hdwinit.o
                                                  ./src/smc_gen/r_bsp/board/generic_r9a02g021/r_bsp_init.o
R_Systeminit                                      ./src/smc_gen/general/r_cg_systeminit.o
                                                  ./src/smc_gen/r_bsp/board/generic_r9a02g021/hdwinit.o
INT_ACLINT_MSIP                                   ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_ACLINT_MTIP                                   ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR0                                        ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR1                                        ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR2                                        ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR3                                        ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR5                                        ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR6                                        ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR7                                        ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR8                                        ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR9                                        ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR10                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR11                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR12                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR13                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR14                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR15                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR16                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR17                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR18                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR19                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR20                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR21                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR22                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR23                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR24                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR25                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR26                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR27                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR28                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR29                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR30                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_IELSR31                                       ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
INT_DUMMY                                         ./src/smc_gen/general/r_cg_inthandler.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
R_CGC_Create                                      ./src/smc_gen/general/r_smc_cgc.o
                                                  ./src/smc_gen/general/r_cg_systeminit.o
R_Config_PORT_Create                              ./src/smc_gen/Config_PORT/Config_PORT.o
                                                  ./src/smc_gen/general/r_cg_systeminit.o
R_Config_ICU_Create                               ./src/smc_gen/Config_ICU/Config_ICU.o
                                                  ./src/smc_gen/general/r_cg_systeminit.o
gp_Vectors                                        ./src/smc_gen/general/r_cg_vect_table.o
r_Config_ICU_irq4_interrupt                       ./src/smc_gen/Config_ICU/Config_ICU_user.o
                                                  ./src/smc_gen/general/r_cg_vect_table.o
gp_ExceptVectors                                  ./src/smc_gen/general/r_cg_vect_table.o
R_CGC_Create_UserInit                             ./src/smc_gen/general/r_smc_cgc_user.o
                                                  ./src/smc_gen/general/r_smc_cgc.o
R_Config_PORT_Create_UserInit                     ./src/smc_gen/Config_PORT/Config_PORT_user.o
                                                  ./src/smc_gen/Config_PORT/Config_PORT.o
R_Config_ICU_Create_UserInit                      ./src/smc_gen/Config_ICU/Config_ICU_user.o
                                                  ./src/smc_gen/Config_ICU/Config_ICU.o
R_Config_ICU_IRQ4_Start                           ./src/smc_gen/Config_ICU/Config_ICU.o
                                                  ./src/main.o
blinkDelay                                        ./src/smc_gen/Config_ICU/Config_ICU_user.o
pvPortMalloc                                      ./src/heap_4.o
                                                  ./src/queue.o
                                                  ./src/tasks.o
                                                  ./src/timers.o
vTaskSuspendAll                                   ./src/tasks.o
                                                  ./src/heap_4.o
                                                  ./src/queue.o
                                                  ./src/timers.o
xTaskResumeAll                                    ./src/tasks.o
                                                  ./src/heap_4.o
                                                  ./src/queue.o
                                                  ./src/timers.o
vApplicationMallocFailedHook                      ./src/main.o
                                                  ./src/heap_4.o
vPortFree                                         ./src/heap_4.o
                                                  ./src/queue.o
                                                  ./src/tasks.o
                                                  ./src/timers.o
xCriticalNesting                                  ./src/port.o
                                                  ./src/heap_4.o
                                                  ./src/portASM.o
                                                  ./src/queue.o
                                                  ./src/tasks.o
                                                  ./src/timers.o
vListInitialise                                   ./src/list.o
                                                  ./src/queue.o
                                                  ./src/tasks.o
                                                  ./src/timers.o
vListInitialiseItem                               ./src/list.o
                                                  ./src/tasks.o
                                                  ./src/timers.o
vListInsert                                       ./src/list.o
                                                  ./src/tasks.o
                                                  ./src/timers.o
uxListRemove                                      ./src/list.o
                                                  ./src/tasks.o
                                                  ./src/timers.o
xQueueGenericCreate                               ./src/queue.o
                                                  ./src/main.o
                                                  ./src/timers.o
xTaskCreate                                       ./src/tasks.o
                                                  ./src/main.o
                                                  ./src/timers.o
vTaskStartScheduler                               ./src/tasks.o
                                                  ./src/main.o
vTaskDelay                                        ./src/tasks.o
                                                  ./src/main.o
vPortSetupTimerInterrupt                          ./src/port.o
pullMachineTimerCompareRegister                   ./src/port.o
                                                  ./src/portASM.o
ullNextTime                                       ./src/port.o
xPortStartScheduler                               ./src/port.o
                                                  ./src/tasks.o
xPortStartFirstTask                               ./src/portASM.o
                                                  ./src/port.o
pullNextTime                                      ./src/port.o
                                                  ./src/portASM.o
pxCriticalNesting                                 ./src/port.o
                                                  ./src/portASM.o
xTaskReturnAddress                                ./src/port.o
                                                  ./src/portASM.o
pxPortInitialiseStack                             ./src/portASM.o
                                                  ./src/tasks.o
freertos_risc_v_application_exception_handler     ./src/portASM.o
freertos_risc_v_application_interrupt_handler     ./src/portASM.o
pxCurrentTCB                                      ./src/tasks.o
                                                  ./src/portASM.o
xTaskIncrementTick                                ./src/tasks.o
                                                  ./src/portASM.o
xTaskRemoveFromEventList                          ./src/tasks.o
                                                  ./src/queue.o
vTaskInternalSetTimeOutState                      ./src/tasks.o
                                                  ./src/queue.o
xTaskCheckForTimeOut                              ./src/tasks.o
                                                  ./src/queue.o
vTaskPlaceOnEventList                             ./src/tasks.o
                                                  ./src/queue.o
vTaskMissedYield                                  ./src/tasks.o
                                                  ./src/queue.o
xQueueReceive                                     ./src/queue.o
                                                  ./src/timers.o
vQueueWaitForMessageRestricted                    ./src/queue.o
                                                  ./src/timers.o
vTaskPlaceOnEventListRestricted                   ./src/tasks.o
                                                  ./src/queue.o
xTimerCreateTimerTask                             ./src/timers.o
                                                  ./src/tasks.o
xTaskGetTickCount                                 ./src/tasks.o
                                                  ./src/timers.o
__call_exitprocs                                  /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-__call_atexit.o)
                                                  /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-exit.o)
__stdio_exit_handler                              /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-findfp.o)
                                                  /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-exit.o)
__atexit                                          /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-__call_atexit.o)
__preinit_array_start                             /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:78
                                                  /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-init.o)
__preinit_array_end                               /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:80
                                                  /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-init.o)
__init_array_start                                /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:81
                                                  /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-init.o)
__init_array_end                                  /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:84
                                                  /home/user0/e2_studio/workspace/freertos_port/HardwareDebug/libfreertos_port.a(libc_a-init.o)
end                                               /home/user0/e2_studio/workspace/freertos_port/generate/linker_script.ld:177
                                                  /home/user0/custom_installed/e2_studio/toolchains/llvm-19.1.7.202501-riscv-elf/llvm-for-renesas-riscv/bin/../lib/clang-runtimes/riscv32-unknown-elf/rv32imaczba_zbb_zbs/ilp32/lib/libnosys.a(sbrk.o)
