`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2021/11/11 20:47:44
// Design Name: 
// Module Name: alu_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module alu_tb(

    );
    
     reg [31:0] a;
     reg [31:0] b;
     reg [3:0] aluc;
     wire [31:0] r;
     wire zero;
     wire carry;
     wire negative;
     wire overflow;
    alu uut(
         .a(a),
        .b(b),
        .aluc(aluc),
        .r(r),
        .zero(zero),
        .carry(carry),
        .negative(negative),
        .overflow(overflow)
        );
initial
begin
#10 aluc = 4'b0000;
#10 a = 0;
b = 0;
#10 a = 32'b1000_0000_0000_0000_0000_0000_0000_0000;   
b = ~32'b1000_0000_0000_0000_0000_0000_0000_0000;  

#10 a = 32'b1000_0000_0000_0000_0000_0000_0000_0000;   
b = 32'b1000_0000_0000_0000_0000_0000_0000_0000;    

#10 a = ~32'b0000_0000_0000_0000_0000_0000_0000_0000;  
b = 32'b0000_0000_0000_0000_0000_0000_0000_0100;
        
#10 aluc = 4'b0010;
#10 a = 0;
b = 0;
#10 a = 32'b1000_0000_0000_0000_0000_0000_0000_0000;   
b = ~32'b1000_0000_0000_0000_0000_0000_0000_0000;  

#10 a = 32'b1000_0000_0000_0000_0000_0000_0000_0000;   
b = 32'b1000_0000_0000_0000_0000_0000_0000_0000;    
#10 a = ~32'b0000_0000_0000_0000_0000_0000_0000_0000;  
b = 32'b0000_0000_0000_0000_0000_0000_0000_0100;


#10 aluc = 4'b1010;
#10 a = 32'b1000_0000_0000_0000_0000_0000_0000_0000;   
b = 32'b0000_0000_0000_0000_0000_0000_0000_1111;  




#10 aluc = 4'b1011;        
#10 a = 32'b1000_0000_0000_0000_0000_0000_0000_0000;   
b = 32'b0000_0000_0000_0000_0000_0000_0000_1111; 
#10
aluc=4'b1000 ;
a= 00000000;
b= 32'b0000_0000_0000_0000_0001_0010_0011_0100;
#10
a= 00000000;
b= 32'b1111_1111_1111_1111_0001_0010_0011_0100;
# 10   aluc=4'b1010;  a=1; 
 b=32'b1111_1111_1111_1111_1111_1111_1111_1111;

# 10 aluc=4'b0010; 
 a=32'b1111_1111_1111_1111_1111_1111_1111_1111; b =32'b1111_1111_1111_1111_1111_1111_1111_1111;
# 10 aluc=4'b0011; 
  a=32'b0111_1111_1111_1111_1111_1111_1111_1111; b =32'b1000_0000_0000_0000_0000_0000_0000_0000;   
  # 10  a=32'b1111_1111_1111_1111_1111_1111_1111_1111; b =32'b0000_0000_0000_0000_1111_1111_1111_1111;
  
  
 #10
  aluc=4'b1010; 
  a = 32'b0000_0000_0000_0000_1111_1111_1111_1111; b = 00000000;  
  
   #10
   aluc=4'b1011; 
   a = 32'b0000_0000_0000_0000_0000_0000_0000_0001;  b = 32'b1111_1111_1111_1111_1111_1111_1111_1111;  
   #10
   aluc=4'b1110; 
   a = 32'b0000_0000_0000_0000_0000_0000_0000_1000;  b = 32'b1111_1111_1111_1111_1111_1111_1111_1111;  
   #10
   aluc=4'b1110; 
a = 32'b0000_0000_0000_0000_0000_0000_0000_0001;  b = 32'b1111_1111_1111_1111_1111_1111_1111_1111;    
   #10
aluc=4'b1100; 
a = 32'b0000_0000_0000_0000_0000_0000_0001_0000;  b = 32'b1000_0000_0000_0000_0000_0000_0000_0000; 

   #10
   aluc=4'b1011; 
   a = 32'b1111_1111_1111_1111_1111_1111_1111_1111;   b = 32'b0000_0000_0000_0000_1111_1111_1111_1111;
   
   # 10 aluc=4'b0001; 
    a=32'b1111_1111_1111_1111_1111_1111_1111_1111; b =32'b1111_1111_1111_1111_1111_1111_1111_1111;
    
       
    # 10 aluc=4'b0001; 
     a=32'b1111_1111_1111_1111_1111_1111_1111_1111; b = 32'b1000_0000_0000_0000_0000_0000_0000_0000; 
     
        # 10 aluc=4'b1010; 
      a=32'b1111_1111_1111_1111_1111_1111_1111_1111; b = 32'b1000_0000_0000_0000_0000_0000_0000_0000; 
   aluc=4'b1010; 
   a = 32'b0000_0000_0000_0000_0000_0000_0000_0001;  b = 32'b1111_1111_1111_1111_1111_1111_1111_1111;  
   
#10  aluc=4'b1100; 
a = 32'b0000_0000_0000_0000_0000_0000_0000_0000;  
b = 32'b0000_0000_0000_0000_0000_0000_0000_0000;

end
endmodule
