---
layout:		post						# 使用的布局
title:		Makefile					# 标题
subtitle:	Learning Notes of Makefile	# 副标题
date:		2020-07-01					# 时间
author:		Ripper-S					# 作者
header-img:	img/book-coffee.jpeg		# 文章标题背景图
catalog:	true						# 是否归档
tags:									# 标签
    - Linux
---


#	前言
今天学习了Makefile相关操作，记录一下自己的学习历程。<br>

#	正文
每次写了新的C代码，都要写一遍Makefile： <br>
某可执行程序依赖于某.o文件，用gcc -o编译。某.o文件又依赖于某.c文件，通过gcc -c生成，每次都写比较麻烦。 <br>
但是如果通过正则表达式简写Makefile，则可以只写一次，轻松应对大部分.c代码。<br>

```
a:a.o
	gcc -o $@ $^
//	gcc $^ -lpthread -o $@		多线程编译有点区别
.c.o:
	gcc -c $<
clean:
	rm -rf *.o
```
$@：目标的完整名称<br>
$^：所有依赖的文件<br>
$<：第一个依赖的文件<br>



当然，常规写法中，我们也可以指定一些变量，并通过正则的手段，简化一些操作。<br>
我们可以将多个.c文件名保存在SRCS中，再定义另一个变量OBJS保存.o文件名。
```
SRCS=fun1.c fun2.c main.c
OBJS=$(SRCS:.c=.o)
```
还有一些其他常用的预定义变量：
```
CC			编译器类型
CFLAGS		编译选项
LDFLAGS		额外链接库
EXEC/APP	应用程序名
```

Example:
```
# makefile example
CC=gcc
CFLAGS = -Wall -O2
CFLAGS += -I./include
LFLAGS = -lpthread ./lib/libnet.a ./lib/libpcap.a

SRCS=fun1.c fun2.c main.c
OBJS=$(SRCS:.c=.o)
EXEC=test

all:$(OBJS)
	$(CC) $(CFLAGS) $(OBJS) -o $(EXEC) $(LFLAGS)
clean:
	rm -rf $(EXEC) $(OBJS)
```
