Dobro je poznato da usko grlo vektorskih procesora za digitalnu obradu slike i videa, koje ograničava njihove performanse, jeste pristup pikselima u memoriji. Ova teza predlaže novo rešenje paralelnog memorijskog podsistema na čipu, što uključuje nove funkcionalnosti i odgovarajuću arhitekturu, koje omogućava veću brzinu obrade na ovakvim procesorima i troši manje energije pri obradi istog broja piksela od najefikasnijih postojećih podsistema. U tezi su najpre predstavljene nove funkcionalnosti paralelnog memorij- skog podsistema, odnosno novi načini pristupa bloku i redu piksela, koji su bolje prilagođeni savremenim metodama obrade slike i videa nego funkciona- lnosti postojećih podsistema. Njihovom primenom značajno se smanjuje ukupan brojoperacijačitanjaiupisauparalelnimemorijskipodsisteminatajnačin se ubrzavaju primitive obrade koje su od interesa u ovom radu: estimacija kre- tanja sub-piksel uparivanjem blokova, interpolacija piksela u kompenzaciji kretanja i filtriranje u prostornom domenu primenom prozorskih funkcija. Osnovna ideja novih funkcionalnosti jeste da se iskoristi unapred poznato prostorno preklapanje blokova i redova piksela kojima se pristupa u memo- riji i da se više operacija čitanja iz memorijskog podsistema spoji u jednu, tako što se u paraleli pročita nešto veći broj piksela nego kod postojećih paralelnih podsistema. Da bi se izbegla potreba za širom, a samim tim i sku- pljom putanjom podataka vektorskog procesora, predložene su nove operacije čitanja iz memorijskog podsistema koje dele taj veći broj piksela, pročitanih u paraleli, na više blokova ili redova širine postojeće putanje podataka, na način pogodan za dalju obradu. Pored ubrzanja obrade, primenom novih načina pristupa i novih operacija čitanja smanjuje se utrošena energija memorijskog podsistema za istu obradu, jer se smanjuje broj pristupa istim pikselima u podsistemu. Kao dokaz izvodljivosti novih ideja i u cilju kompletnosti predloženog rešenja, opisana je parametrizovana, skalabilna i ekonomična arhitektura koja realizuje nove i funkcionalnosti postojećih paralelnih memorijskih podsistema. Arhitektura je zasnovana na: 1) skupu od više paralelnih memo- rijskih modula, odnosno banaka, takvih da jedna adresibilna reč jedne banke skladištivišepiksela,2)iskošenomobrascuraspoređivanjapikselaubanke koji omogućava pristup svim pikselima jednog bloka ili reda u paraleli i 3) upravljačkoj logici koja realizuje iskošeni obrazac raspoređivanja piksela u banke i nove načine pristupa, omogućavajući na taj način efikasno i jed- nostavno programiranje pristupa memorijskom podsistemu. Korišćeni skup banaka i iskošeni obrazac raspoređivanja piksela u banke poznati su iz ra- nije objavljenih radova u literaturi. Prednosti predloženog rešenja paralelnog memorijskog podsistema demon- strirane su analitički i eksperimentalno na primeru studije slučaja rea- lizacije poznate 3DRS metode za estimaciju kretanja sub-piksel uparivanjem blokova. Ova metoda izabrana je kao reprezentativna za studiju slučaja jer se veoma često primenjuje za povećanje broja frejmova u sekundi videa, u re- alnom vremenu pri njegovoj reprodukciji. Realizovani estimator kretanja, zasnovan na predloženom paralelnom memorijskom podsistemu, može da obra- đuje video rezolucije 3840∗2160 piksela brzinom od 60 frejmova u sekundi, radeći na taktu od 600 megaherca. U poređenju sa realizacijama zasnovanim na drugih šest podsistema, koji su u vreme ovog istraživanja bili na najvišem stepenu razvoja i istoj vektorskoj putanji podataka procesora, predloženo re- šenje omogućava od 40 do 70 procenata veću brzinu obrade, trošeći pritom od 17 do 44 procenta manje energije, a uz slično zauzeće površine na čipu i isti broj pristupa memoriji van čipa. Time je postignuta od 1,8 do 2,9 puta veća efikasnost od drugih podsistema, izračunata kao količnik brzine ob- rade i proizvoda svih cena podsistema: potrošnje energije, zauzeća površine na čipu i broja pristupa memoriji van čipa. Ovako visoka efikasnost rezu- ltat je primene novih načina pristupa i ekonomične arhitekture, kojima je broj pristupa paralelnom memorijskom podsistemu na čipu smanjen od 1,6 do 2,1 puta. Zahvaljujućidokazanovisokojefikasnosti, predloženorešenjeparalelnog memorijskog podsistema primenjuje se u najsavremenijim Intelovim proceso- rima i sistemima na čipu za obradu slike i videa u mobilnim uređajima. Istovremeno, nastavljen je razvoj predloženog podsistema radi primene u na- rednim generacijama Intelovih procesora.