本测试模块用于测试Dcache的顺序写入命中和随机写出命中功能。随机生成16组数据，然后顺序写入Dcache中，后随机读出

使用方法：模拟CPU部分已经给出，将cache模块连入即可。

测试范围：dcache第0路前16个存储块，数据类型为32位字，占据每个块的第0，1，2，3号单元（字节），或者第0号单元（字）

预期结果：前一段时间cpu模块向cache写入测试数据，写入完成后cpu开始随机生成数据地址向cache连续发送读请求，并对比得到的数据。读取阶段每个时钟周期中，CPU会对比该时钟周期得到的数据并发送下一个待读取数据的地址。

