Simulator report for Trabalho_VHDL
Fri Nov 20 01:55:18 2015
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------+
; Simulator Summary                           ;
+-----------------------------+---------------+
; Type                        ; Value         ;
+-----------------------------+---------------+
; Simulation Start Time       ; 0 ps          ;
; Simulation End Time         ; 10.0 us       ;
; Simulation Netlist Size     ; 101 nodes     ;
; Simulation Coverage         ;      15.86 %  ;
; Total Number of Transitions ; 9803          ;
; Simulation Breakpoints      ; 0             ;
; Family                      ; MAX II        ;
; Device                      ; EPM1270F256C5 ;
+-----------------------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                         ;
+--------------------------------------------------------------------------------------------+-------------------------------+---------------+
; Option                                                                                     ; Setting                       ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------------------------+---------------+
; Simulation mode                                                                            ; Timing                        ; Timing        ;
; Start time                                                                                 ; 0 ns                          ; 0 ns          ;
; Simulation results format                                                                  ; CVWF                          ;               ;
; Vector input source                                                                        ; Trabalho_VHDL_simu_compwm.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                            ; On            ;
; Check outputs                                                                              ; Off                           ; Off           ;
; Report simulation coverage                                                                 ; On                            ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                            ; On            ;
; Display missing 1-value coverage report                                                    ; On                            ; On            ;
; Display missing 0-value coverage report                                                    ; On                            ; On            ;
; Detect setup and hold time violations                                                      ; Off                           ; Off           ;
; Detect glitches                                                                            ; Off                           ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                           ; Off           ;
; Generate Signal Activity File                                                              ; Off                           ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                           ; Off           ;
; Group bus channels in simulation results                                                   ; Off                           ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                            ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                    ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                           ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                           ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                          ; Auto          ;
+--------------------------------------------------------------------------------------------+-------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      15.86 % ;
; Total nodes checked                                 ; 101          ;
; Total output ports checked                          ; 145          ;
; Total output ports with complete 1/0-value coverage ; 23           ;
; Total output ports with no 1/0-value coverage       ; 121          ;
; Total output ports with no 1-value coverage         ; 121          ;
; Total output ports with no 0-value coverage         ; 122          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                           ;
+--------------------------------------+---------------------------------------------+------------------+
; Node Name                            ; Output Port Name                            ; Output Port Type ;
+--------------------------------------+---------------------------------------------+------------------+
; |Trabalho_VHDL|temp_vermelho         ; |Trabalho_VHDL|temp_vermelho                ; regout           ;
; |Trabalho_VHDL|temp_azul             ; |Trabalho_VHDL|temp_azul                    ; regout           ;
; |Trabalho_VHDL|temp_amarelo          ; |Trabalho_VHDL|temp_amarelo                 ; regout           ;
; |Trabalho_VHDL|temp_verde            ; |Trabalho_VHDL|temp_verde                   ; regout           ;
; |Trabalho_VHDL|PWM:PWM1|CLK1         ; |Trabalho_VHDL|PWM:PWM1|CLK1                ; regout           ;
; |Trabalho_VHDL|temp_amarelo~0        ; |Trabalho_VHDL|temp_amarelo~0               ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[0]     ; |Trabalho_VHDL|PWM:PWM1|COUNT[0]~51         ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[1]     ; |Trabalho_VHDL|PWM:PWM1|COUNT[1]~53COUT1_90 ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[2]     ; |Trabalho_VHDL|PWM:PWM1|COUNT[2]~55COUT1_92 ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[3]     ; |Trabalho_VHDL|PWM:PWM1|COUNT[3]~57COUT1_94 ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|CLK1~0       ; |Trabalho_VHDL|PWM:PWM1|CLK1~0              ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[4]     ; |Trabalho_VHDL|PWM:PWM1|COUNT[4]~59COUT1_96 ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[5]     ; |Trabalho_VHDL|PWM:PWM1|COUNT[5]~61         ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|CLK1~1       ; |Trabalho_VHDL|PWM:PWM1|CLK1~1              ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~8  ; |Trabalho_VHDL|PWM:PWM1|LessThan0~8         ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~9  ; |Trabalho_VHDL|PWM:PWM1|LessThan0~9         ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~10 ; |Trabalho_VHDL|PWM:PWM1|LessThan0~10        ; combout          ;
; |Trabalho_VHDL|clk                   ; |Trabalho_VHDL|clk~corein                   ; combout          ;
; |Trabalho_VHDL|CLK_ADC               ; |Trabalho_VHDL|CLK_ADC                      ; padio            ;
; |Trabalho_VHDL|led_vermelho          ; |Trabalho_VHDL|led_vermelho                 ; padio            ;
; |Trabalho_VHDL|led_azul              ; |Trabalho_VHDL|led_azul                     ; padio            ;
; |Trabalho_VHDL|led_amarelo           ; |Trabalho_VHDL|led_amarelo                  ; padio            ;
; |Trabalho_VHDL|led_verde             ; |Trabalho_VHDL|led_verde                    ; padio            ;
+--------------------------------------+---------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                     ;
+-----------------------------------------------+-----------------------------------------------------------+------------------+
; Node Name                                     ; Output Port Name                                          ; Output Port Type ;
+-----------------------------------------------+-----------------------------------------------------------+------------------+
; |Trabalho_VHDL|contador_clk:ISL1|contador[8]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[8]~1            ; cout             ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[9]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[9]~3            ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[9]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[9]~3COUT1_94    ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[10] ; |Trabalho_VHDL|contador_clk:ISL1|contador[10]~5           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[10] ; |Trabalho_VHDL|contador_clk:ISL1|contador[10]~5COUT1_96   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[11] ; |Trabalho_VHDL|contador_clk:ISL1|contador[11]~7           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[11] ; |Trabalho_VHDL|contador_clk:ISL1|contador[11]~7COUT1_98   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~0  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~0              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[12] ; |Trabalho_VHDL|contador_clk:ISL1|contador[12]~9           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[12] ; |Trabalho_VHDL|contador_clk:ISL1|contador[12]~9COUT1_100  ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[13] ; |Trabalho_VHDL|contador_clk:ISL1|contador[13]~11          ; cout             ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[14] ; |Trabalho_VHDL|contador_clk:ISL1|contador[14]~13          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[14] ; |Trabalho_VHDL|contador_clk:ISL1|contador[14]~13COUT1_102 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[15] ; |Trabalho_VHDL|contador_clk:ISL1|contador[15]~15          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[15] ; |Trabalho_VHDL|contador_clk:ISL1|contador[15]~15COUT1_104 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~1  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~1              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[16] ; |Trabalho_VHDL|contador_clk:ISL1|contador[16]~17          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[16] ; |Trabalho_VHDL|contador_clk:ISL1|contador[16]~17COUT1_106 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[17] ; |Trabalho_VHDL|contador_clk:ISL1|contador[17]~19          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[17] ; |Trabalho_VHDL|contador_clk:ISL1|contador[17]~19COUT1_108 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[18] ; |Trabalho_VHDL|contador_clk:ISL1|contador[18]~21          ; cout             ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[19] ; |Trabalho_VHDL|contador_clk:ISL1|contador[19]~23          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[19] ; |Trabalho_VHDL|contador_clk:ISL1|contador[19]~23COUT1_110 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~2  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~2              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[20] ; |Trabalho_VHDL|contador_clk:ISL1|contador[20]~25          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[20] ; |Trabalho_VHDL|contador_clk:ISL1|contador[20]~25COUT1_112 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[21] ; |Trabalho_VHDL|contador_clk:ISL1|contador[21]~27          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[21] ; |Trabalho_VHDL|contador_clk:ISL1|contador[21]~27COUT1_114 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[22] ; |Trabalho_VHDL|contador_clk:ISL1|contador[22]~29          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[22] ; |Trabalho_VHDL|contador_clk:ISL1|contador[22]~29COUT1_116 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[23] ; |Trabalho_VHDL|contador_clk:ISL1|contador[23]~31          ; cout             ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~3  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~3              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[24] ; |Trabalho_VHDL|contador_clk:ISL1|contador[24]~33          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[24] ; |Trabalho_VHDL|contador_clk:ISL1|contador[24]~33COUT1_118 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[25] ; |Trabalho_VHDL|contador_clk:ISL1|contador[25]~35          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[25] ; |Trabalho_VHDL|contador_clk:ISL1|contador[25]~35COUT1_120 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[26] ; |Trabalho_VHDL|contador_clk:ISL1|contador[26]~37          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[26] ; |Trabalho_VHDL|contador_clk:ISL1|contador[26]~37COUT1_122 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~4  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~4              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~5  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~5              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[7]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[7]~41           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[7]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[7]~41COUT1_92   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[0]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[0]~43           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[0]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[0]~43COUT1_80   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[1]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[1]~45           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[1]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[1]~45COUT1_82   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[2]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[2]~47           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[2]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[2]~47COUT1_84   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[3]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[3]~49           ; cout             ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~6  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~6              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[4]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[4]~51           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[4]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[4]~51COUT1_86   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[5]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[5]~53           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[5]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[5]~53COUT1_88   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[6]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[6]~55           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[6]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[6]~55COUT1_90   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~7  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~7              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~8  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~8              ; combout          ;
; |Trabalho_VHDL|temp_azul~0                    ; |Trabalho_VHDL|temp_azul~0                                ; combout          ;
; |Trabalho_VHDL|temp_azul~1                    ; |Trabalho_VHDL|temp_azul~1                                ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[6]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[6]~1                        ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[6]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[6]~1COUT1_98                ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[7]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[7]~3                        ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[7]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[7]~3COUT1_100               ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[8]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[8]~5                        ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[8]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[8]~5COUT1_102               ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[9]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[9]~7                        ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[9]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[9]~7COUT1_104               ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~0           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~0                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[10]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[10]~9                       ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[11]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[11]~11                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[11]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[11]~11COUT1_106             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[12]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[12]~13                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[12]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[12]~13COUT1_108             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[13]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[13]~15                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[13]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[13]~15COUT1_110             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~1           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~1                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[14]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[14]~17                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[14]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[14]~17COUT1_112             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[15]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[15]~19                      ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[16]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[16]~21                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[16]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[16]~21COUT1_114             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[17]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[17]~23                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[17]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[17]~23COUT1_116             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~2           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~2                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[18]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[18]~25                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[18]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[18]~25COUT1_118             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[19]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[19]~27                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[19]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[19]~27COUT1_120             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[20]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[20]~29                      ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[21]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[21]~31                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[21]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[21]~31COUT1_122             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~3           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~3                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~4           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~4                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[22]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[22]~33                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[22]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[22]~33COUT1_124             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[23]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[23]~35                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[23]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[23]~35COUT1_126             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[24]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[24]~37                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[24]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[24]~37COUT1_128             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[25]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[25]~39                      ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~5           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~5                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[26]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[26]~41                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[26]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[26]~41COUT1_130             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[27]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[27]~43                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[27]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[27]~43COUT1_132             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[28]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[28]~45                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[28]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[28]~45COUT1_134             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[29]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[29]~47                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[29]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[29]~47COUT1_136             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~6           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~6                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[30]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[30]~49                      ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~7           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~7                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[1]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[1]~53                       ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[2]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[2]~55                       ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[3]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[3]~57                       ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[4]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[4]~59                       ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[31]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[31]                         ; regout           ;
; |Trabalho_VHDL|switch1                        ; |Trabalho_VHDL|switch1~corein                             ; combout          ;
; |Trabalho_VHDL|switch2                        ; |Trabalho_VHDL|switch2~corein                             ; combout          ;
; |Trabalho_VHDL|switch4                        ; |Trabalho_VHDL|switch4~corein                             ; combout          ;
+-----------------------------------------------+-----------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                     ;
+-----------------------------------------------+-----------------------------------------------------------+------------------+
; Node Name                                     ; Output Port Name                                          ; Output Port Type ;
+-----------------------------------------------+-----------------------------------------------------------+------------------+
; |Trabalho_VHDL|contador_clk:ISL1|contador[8]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[8]~1            ; cout             ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[9]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[9]~3            ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[9]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[9]~3COUT1_94    ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[10] ; |Trabalho_VHDL|contador_clk:ISL1|contador[10]~5           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[10] ; |Trabalho_VHDL|contador_clk:ISL1|contador[10]~5COUT1_96   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[11] ; |Trabalho_VHDL|contador_clk:ISL1|contador[11]~7           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[11] ; |Trabalho_VHDL|contador_clk:ISL1|contador[11]~7COUT1_98   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~0  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~0              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[12] ; |Trabalho_VHDL|contador_clk:ISL1|contador[12]~9           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[12] ; |Trabalho_VHDL|contador_clk:ISL1|contador[12]~9COUT1_100  ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[13] ; |Trabalho_VHDL|contador_clk:ISL1|contador[13]~11          ; cout             ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[14] ; |Trabalho_VHDL|contador_clk:ISL1|contador[14]~13          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[14] ; |Trabalho_VHDL|contador_clk:ISL1|contador[14]~13COUT1_102 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[15] ; |Trabalho_VHDL|contador_clk:ISL1|contador[15]~15          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[15] ; |Trabalho_VHDL|contador_clk:ISL1|contador[15]~15COUT1_104 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~1  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~1              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[16] ; |Trabalho_VHDL|contador_clk:ISL1|contador[16]~17          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[16] ; |Trabalho_VHDL|contador_clk:ISL1|contador[16]~17COUT1_106 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[17] ; |Trabalho_VHDL|contador_clk:ISL1|contador[17]~19          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[17] ; |Trabalho_VHDL|contador_clk:ISL1|contador[17]~19COUT1_108 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[18] ; |Trabalho_VHDL|contador_clk:ISL1|contador[18]~21          ; cout             ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[19] ; |Trabalho_VHDL|contador_clk:ISL1|contador[19]~23          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[19] ; |Trabalho_VHDL|contador_clk:ISL1|contador[19]~23COUT1_110 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~2  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~2              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[20] ; |Trabalho_VHDL|contador_clk:ISL1|contador[20]~25          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[20] ; |Trabalho_VHDL|contador_clk:ISL1|contador[20]~25COUT1_112 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[21] ; |Trabalho_VHDL|contador_clk:ISL1|contador[21]~27          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[21] ; |Trabalho_VHDL|contador_clk:ISL1|contador[21]~27COUT1_114 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[22] ; |Trabalho_VHDL|contador_clk:ISL1|contador[22]~29          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[22] ; |Trabalho_VHDL|contador_clk:ISL1|contador[22]~29COUT1_116 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[23] ; |Trabalho_VHDL|contador_clk:ISL1|contador[23]~31          ; cout             ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~3  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~3              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[24] ; |Trabalho_VHDL|contador_clk:ISL1|contador[24]~33          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[24] ; |Trabalho_VHDL|contador_clk:ISL1|contador[24]~33COUT1_118 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[25] ; |Trabalho_VHDL|contador_clk:ISL1|contador[25]~35          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[25] ; |Trabalho_VHDL|contador_clk:ISL1|contador[25]~35COUT1_120 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[26] ; |Trabalho_VHDL|contador_clk:ISL1|contador[26]~37          ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[26] ; |Trabalho_VHDL|contador_clk:ISL1|contador[26]~37COUT1_122 ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~4  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~4              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~5  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~5              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[7]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[7]~41           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[7]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[7]~41COUT1_92   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[0]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[0]~43           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[0]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[0]~43COUT1_80   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[1]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[1]~45           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[1]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[1]~45COUT1_82   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[2]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[2]~47           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[2]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[2]~47COUT1_84   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[3]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[3]~49           ; cout             ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~6  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~6              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[4]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[4]~51           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[4]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[4]~51COUT1_86   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[5]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[5]~53           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[5]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[5]~53COUT1_88   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[6]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[6]~55           ; cout0            ;
; |Trabalho_VHDL|contador_clk:ISL1|contador[6]  ; |Trabalho_VHDL|contador_clk:ISL1|contador[6]~55COUT1_90   ; cout1            ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~7  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~7              ; combout          ;
; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~8  ; |Trabalho_VHDL|contador_clk:ISL1|LessThan0~8              ; combout          ;
; |Trabalho_VHDL|temp_azul~0                    ; |Trabalho_VHDL|temp_azul~0                                ; combout          ;
; |Trabalho_VHDL|temp_azul~1                    ; |Trabalho_VHDL|temp_azul~1                                ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[6]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[6]~1                        ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[6]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[6]~1COUT1_98                ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[7]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[7]~3                        ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[7]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[7]~3COUT1_100               ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[8]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[8]~5                        ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[8]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[8]~5COUT1_102               ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[9]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[9]~7                        ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[9]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[9]~7COUT1_104               ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~0           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~0                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[10]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[10]~9                       ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[11]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[11]~11                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[11]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[11]~11COUT1_106             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[12]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[12]~13                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[12]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[12]~13COUT1_108             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[13]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[13]~15                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[13]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[13]~15COUT1_110             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~1           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~1                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[14]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[14]~17                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[14]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[14]~17COUT1_112             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[15]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[15]~19                      ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[16]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[16]~21                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[16]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[16]~21COUT1_114             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[17]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[17]~23                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[17]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[17]~23COUT1_116             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~2           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~2                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[18]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[18]~25                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[18]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[18]~25COUT1_118             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[19]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[19]~27                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[19]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[19]~27COUT1_120             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[20]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[20]~29                      ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[21]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[21]~31                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[21]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[21]~31COUT1_122             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~3           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~3                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~4           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~4                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[22]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[22]~33                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[22]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[22]~33COUT1_124             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[23]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[23]~35                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[23]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[23]~35COUT1_126             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[24]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[24]~37                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[24]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[24]~37COUT1_128             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[25]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[25]~39                      ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~5           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~5                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[26]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[26]~41                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[26]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[26]~41COUT1_130             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[27]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[27]~43                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[27]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[27]~43COUT1_132             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[28]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[28]~45                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[28]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[28]~45COUT1_134             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[29]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[29]~47                      ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[29]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[29]~47COUT1_136             ; cout1            ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~6           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~6                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[30]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[30]~49                      ; cout             ;
; |Trabalho_VHDL|PWM:PWM1|LessThan0~7           ; |Trabalho_VHDL|PWM:PWM1|LessThan0~7                       ; combout          ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[1]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[1]~53                       ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[2]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[2]~55                       ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[3]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[3]~57                       ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[4]              ; |Trabalho_VHDL|PWM:PWM1|COUNT[4]~59                       ; cout0            ;
; |Trabalho_VHDL|PWM:PWM1|COUNT[31]             ; |Trabalho_VHDL|PWM:PWM1|COUNT[31]                         ; regout           ;
; |Trabalho_VHDL|switch1                        ; |Trabalho_VHDL|switch1~corein                             ; combout          ;
; |Trabalho_VHDL|switch2                        ; |Trabalho_VHDL|switch2~corein                             ; combout          ;
; |Trabalho_VHDL|switch4                        ; |Trabalho_VHDL|switch4~corein                             ; combout          ;
; |Trabalho_VHDL|switch3                        ; |Trabalho_VHDL|switch3~corein                             ; combout          ;
+-----------------------------------------------+-----------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Fri Nov 20 01:55:17 2015
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off Trabalho_VHDL -c Trabalho_VHDL
Info: Using vector source file "C:/Users/Carol/Desktop/Trabalho ISL/Trabalho_VHDL_simu_compwm.vwf"
Warning: Ignored node in vector source file. Can't find corresponding node name "saida_adc[7]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "saida_adc[6]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "saida_adc[5]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "saida_adc[4]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "saida_adc[3]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "saida_adc[2]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "saida_adc[1]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "saida_adc[0]" in design.
Info: Inverted registers were found during simulation
    Info: Register: |Trabalho_VHDL|contador_clk:ISL1|led_state
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      15.86 %
Info: Number of transitions in simulation is 9803
Info: Quartus II Simulator was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 129 megabytes
    Info: Processing ended: Fri Nov 20 01:55:18 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


