<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE document SYSTEM "file:///C:/Xilinx/14.7/ISE_DS/ISE/xbr/data/xmlReportxbr.dtd">
<document><ascFile>test1.rpt</ascFile><devFile>C:/Xilinx/14.7/ISE_DS/ISE/xbr/data/xc2c32a.chp</devFile><mfdFile>test1.mfd</mfdFile><htmlFile logic_legend="logiclegend.htm" logo="coolrunnerII_logo.jpg" pin_legend="pinlegend.htm"/><header date=" 4-14-2021" design="test1" device="XC2C32A" eqnType="1" pkg="VQ44" speed="-4" status="1" statusStr="Successful" swVersion="P.20131013" time="  7:23PM" version="1.0"/><inputs id="SI"/><global_inputs id="C" use="GCK"/><pin id="FB1_MC1_PIN38" iostd="LVCMOS18" iostyle="KPR" pinnum="38" signal="SI" use="I"/><pin id="FB1_MC2_PIN37" iostd="LVCMOS18" pinnum="37" signal="SO" use="O"/><pin id="FB1_MC3_PIN36" pinnum="36"/><pin id="FB1_MC4_PIN34" pinnum="34"/><pin id="FB1_MC5_PIN33" pinnum="33"/><pin id="FB1_MC6_PIN32" pinnum="32"/><pin id="FB1_MC7_PIN31" pinnum="31"/><pin id="FB1_MC8_PIN30" pinnum="30"/><pin id="FB1_MC9_PIN29" pinnum="29"/><pin id="FB1_MC10_PIN28" pinnum="28"/><pin id="FB1_MC11_PIN27" pinnum="27" signal="tmp6_SPECSIG" use="b_SPECSIG"/><pin id="FB1_MC12_PIN23" pinnum="23" signal="tmp5_SPECSIG" use="b_SPECSIG"/><pin id="FB1_MC13_PIN22" pinnum="22" signal="tmp4_SPECSIG" use="b_SPECSIG"/><pin id="FB1_MC14_PIN21" pinnum="21" signal="tmp3_SPECSIG" use="b_SPECSIG"/><pin id="FB1_MC15_PIN20" pinnum="20" signal="tmp2_SPECSIG" use="b_SPECSIG"/><pin id="FB1_MC16_PIN19" pinnum="19" signal="tmp1_SPECSIG" use="b_SPECSIG"/><pin id="FB2_MC1_PIN39" pinnum="39"/><pin id="FB2_MC2_PIN40" pinnum="40"/><pin id="FB2_MC3_PIN41" pinnum="41"/><pin id="FB2_MC4_PIN42" pinnum="42"/><pin id="FB2_MC5_PIN43" iostd="LVCMOS18" iostyle="KPR" pinnum="43" signal="C" use="GCK"/><pin id="FB2_MC6_PIN44" pinnum="44"/><pin id="FB2_MC7_PIN1" pinnum="1"/><pin id="FB2_MC8_PIN2" pinnum="2"/><pin id="FB2_MC9_PIN3" pinnum="3"/><pin id="FB2_MC10_PIN5" pinnum="5"/><pin id="FB2_MC11_PIN6" pinnum="6"/><pin id="FB2_MC12_PIN8" pinnum="8"/><pin id="FB2_MC13_PIN12" pinnum="12"/><pin id="FB2_MC14_PIN13" pinnum="13"/><pin id="FB2_MC15_PIN14" pinnum="14"/><pin id="FB2_MC16_PIN16" pinnum="16"/><pin id="FB_PIN35" pinnum="35" use="VCCAUX"/><pin id="FB_PIN7" pinnum="7" use="VCCIO-1.8"/><pin id="FB_PIN15" pinnum="15" use="VCC"/><pin id="FB_PIN26" pinnum="26" use="VCCIO-1.8"/><fblock id="FB1" pinUse="1"><macrocell id="FB1_MC1" inreg="tmp0_SPECSIG" pin="FB1_MC1_PIN38" sigUse="0"/><macrocell id="FB1_MC2" pin="FB1_MC2_PIN37" sigUse="1" signal="SO"><eq_pterm ptindx="FB1_13"/></macrocell><macrocell id="FB1_MC3" pin="FB1_MC3_PIN36"/><macrocell id="FB1_MC4" pin="FB1_MC4_PIN34"/><macrocell id="FB1_MC5" pin="FB1_MC5_PIN33"/><macrocell id="FB1_MC6" pin="FB1_MC6_PIN32"/><macrocell id="FB1_MC7" pin="FB1_MC7_PIN31"/><macrocell id="FB1_MC8" pin="FB1_MC8_PIN30"/><macrocell id="FB1_MC9" pin="FB1_MC9_PIN29"/><macrocell id="FB1_MC10" pin="FB1_MC10_PIN28"/><macrocell id="FB1_MC11" pin="FB1_MC11_PIN27" sigUse="1" signal="tmp6_SPECSIG"><eq_pterm ptindx="FB1_40"/></macrocell><macrocell id="FB1_MC12" pin="FB1_MC12_PIN23" sigUse="1" signal="tmp5_SPECSIG"><eq_pterm ptindx="FB1_43"/></macrocell><macrocell id="FB1_MC13" pin="FB1_MC13_PIN22" sigUse="1" signal="tmp4_SPECSIG"><eq_pterm ptindx="FB1_46"/></macrocell><macrocell id="FB1_MC14" pin="FB1_MC14_PIN21" sigUse="1" signal="tmp3_SPECSIG"><eq_pterm ptindx="FB1_49"/></macrocell><macrocell id="FB1_MC15" pin="FB1_MC15_PIN20" sigUse="1" signal="tmp2_SPECSIG"><eq_pterm ptindx="FB1_52"/></macrocell><macrocell id="FB1_MC16" pin="FB1_MC16_PIN19" sigUse="1" signal="tmp1_SPECSIG"><eq_pterm ptindx="FB1_55"/></macrocell><fbinput id="FB1_I1" signal="tmp0_SPECSIG"/><fbinput id="FB1_I2" signal="tmp1_SPECSIG"/><fbinput id="FB1_I3" signal="tmp2_SPECSIG"/><fbinput id="FB1_I4" signal="tmp3_SPECSIG"/><fbinput id="FB1_I5" signal="tmp4_SPECSIG"/><fbinput id="FB1_I6" signal="tmp5_SPECSIG"/><fbinput id="FB1_I7" signal="tmp6_SPECSIG"/><PAL><pterm id="FB1_13"><signal id="tmp6_SPECSIG"/></pterm><pterm id="FB1_40"><signal id="tmp5_SPECSIG"/></pterm><pterm id="FB1_43"><signal id="tmp4_SPECSIG"/></pterm><pterm id="FB1_46"><signal id="tmp3_SPECSIG"/></pterm><pterm id="FB1_49"><signal id="tmp2_SPECSIG"/></pterm><pterm id="FB1_52"><signal id="tmp1_SPECSIG"/></pterm><pterm id="FB1_55"><signal id="tmp0_SPECSIG"/></pterm></PAL><equation id="tmp0_SPECSIG" regUse="DFF"><inreg inputs="SI"/><clk><fastsig signal="C"/></clk><prld ptindx="GND"/></equation><equation id="SO" regUse="DFF"><d1><eq_pterm ptindx="FB1_13"/></d1><clk><fastsig signal="C"/></clk><prld ptindx="GND"/></equation><equation id="tmp6_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_40"/></d1><clk><fastsig signal="C"/></clk><prld ptindx="GND"/></equation><equation id="tmp5_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_43"/></d1><clk><fastsig signal="C"/></clk><prld ptindx="GND"/></equation><equation id="tmp4_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_46"/></d1><clk><fastsig signal="C"/></clk><prld ptindx="GND"/></equation><equation id="tmp3_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_49"/></d1><clk><fastsig signal="C"/></clk><prld ptindx="GND"/></equation><equation id="tmp2_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_52"/></d1><clk><fastsig signal="C"/></clk><prld ptindx="GND"/></equation><equation id="tmp1_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_55"/></d1><clk><fastsig signal="C"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB2" pinUse="0"><macrocell id="FB2_MC1" pin="FB2_MC1_PIN39"/><macrocell id="FB2_MC2" pin="FB2_MC2_PIN40"/><macrocell id="FB2_MC3" pin="FB2_MC3_PIN41"/><macrocell id="FB2_MC4" pin="FB2_MC4_PIN42"/><macrocell id="FB2_MC5" pin="FB2_MC5_PIN43"/><macrocell id="FB2_MC6" pin="FB2_MC6_PIN44"/><macrocell id="FB2_MC7" pin="FB2_MC7_PIN1"/><macrocell id="FB2_MC8" pin="FB2_MC8_PIN2"/><macrocell id="FB2_MC9" pin="FB2_MC9_PIN3"/><macrocell id="FB2_MC10" pin="FB2_MC10_PIN5"/><macrocell id="FB2_MC11" pin="FB2_MC11_PIN6"/><macrocell id="FB2_MC12" pin="FB2_MC12_PIN8"/><macrocell id="FB2_MC13" pin="FB2_MC13_PIN12"/><macrocell id="FB2_MC14" pin="FB2_MC14_PIN13"/><macrocell id="FB2_MC15" pin="FB2_MC15_PIN14"/><macrocell id="FB2_MC16" pin="FB2_MC16_PIN16"/><PAL/></fblock><vcc/><gnd/><messages><warning>Cpld - Unable to retrieve the path to the iSE Project Repository. Will   use the default filename of 'test1.ise'.</warning></messages><compOpts blkfanin="38" datagate="ON" exhaust="OFF" gclkopt="ON" gsropt="ON" gtsopt="ON" ignoredg="OFF" ignorets="OFF" inputs="32" inreg="ON" iostd="LVCMOS18" keepio="OFF" loc="ON" mlopt="ON" optimize="DENSITY" part="xc2c32a-4-VQ44" prld="LOW" pterms="28" slew="FAST" terminate="KEEPER" unused="KEEPER" wysiwyg="OFF"/><specSig signal="b_SPECSIG" value="(b)"/><specSig signal="tmp6_SPECSIG" value="tmp&lt;6&gt;"/><specSig signal="tmp5_SPECSIG" value="tmp&lt;5&gt;"/><specSig signal="tmp4_SPECSIG" value="tmp&lt;4&gt;"/><specSig signal="tmp3_SPECSIG" value="tmp&lt;3&gt;"/><specSig signal="tmp2_SPECSIG" value="tmp&lt;2&gt;"/><specSig signal="tmp1_SPECSIG" value="tmp&lt;1&gt;"/><specSig signal="tmp0_SPECSIG" value="tmp&lt;0&gt;"/></document>
