|coherent_average_tb
CLOCK_50 => CLOCK_50.IN1
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[0] => comb.OUTPUTSELECT
SW[1] => ~NO_FANOUT~
SW[2] => ~NO_FANOUT~
SW[3] => ~NO_FANOUT~
SW[4] => ~NO_FANOUT~
SW[5] => ~NO_FANOUT~
SW[6] => ~NO_FANOUT~
SW[7] => ~NO_FANOUT~
SW[8] => enable.IN3
SW[9] => ~NO_FANOUT~
KEY[0] => reset_n.IN8
KEY[1] => ~NO_FANOUT~
KEY[2] => ~NO_FANOUT~
KEY[3] => ~NO_FANOUT~
LEDR[0] <= <GND>
LEDR[1] <= <GND>
LEDR[2] <= <GND>
LEDR[3] <= <GND>
LEDR[4] <= <GND>
LEDR[5] <= <GND>
LEDR[6] <= <GND>
LEDR[7] <= <GND>
LEDR[8] <= <GND>
LEDR[9] <= <GND>
HEX0[6] <= BCD_display:display.HEX0
HEX0[5] <= BCD_display:display.HEX0
HEX0[4] <= BCD_display:display.HEX0
HEX0[3] <= BCD_display:display.HEX0
HEX0[2] <= BCD_display:display.HEX0
HEX0[1] <= BCD_display:display.HEX0
HEX0[0] <= BCD_display:display.HEX0
HEX1[6] <= BCD_display:display.HEX1
HEX1[5] <= BCD_display:display.HEX1
HEX1[4] <= BCD_display:display.HEX1
HEX1[3] <= BCD_display:display.HEX1
HEX1[2] <= BCD_display:display.HEX1
HEX1[1] <= BCD_display:display.HEX1
HEX1[0] <= BCD_display:display.HEX1
HEX2[6] <= BCD_display:display.HEX2
HEX2[5] <= BCD_display:display.HEX2
HEX2[4] <= BCD_display:display.HEX2
HEX2[3] <= BCD_display:display.HEX2
HEX2[2] <= BCD_display:display.HEX2
HEX2[1] <= BCD_display:display.HEX2
HEX2[0] <= BCD_display:display.HEX2
HEX3[6] <= BCD_display:display.HEX3
HEX3[5] <= BCD_display:display.HEX3
HEX3[4] <= BCD_display:display.HEX3
HEX3[3] <= BCD_display:display.HEX3
HEX3[2] <= BCD_display:display.HEX3
HEX3[1] <= BCD_display:display.HEX3
HEX3[0] <= BCD_display:display.HEX3
HEX4[6] <= BCD_display:display.HEX4
HEX4[5] <= BCD_display:display.HEX4
HEX4[4] <= BCD_display:display.HEX4
HEX4[3] <= BCD_display:display.HEX4
HEX4[2] <= BCD_display:display.HEX4
HEX4[1] <= BCD_display:display.HEX4
HEX4[0] <= BCD_display:display.HEX4
HEX5[6] <= BCD_display:display.HEX5
HEX5[5] <= BCD_display:display.HEX5
HEX5[4] <= BCD_display:display.HEX5
HEX5[3] <= BCD_display:display.HEX5
HEX5[2] <= BCD_display:display.HEX5
HEX5[1] <= BCD_display:display.HEX5
HEX5[0] <= BCD_display:display.HEX5
A_li[0] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[1] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[2] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[3] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[4] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[5] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[6] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[7] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[8] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[9] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[10] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[11] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[12] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[13] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[14] <= lockin_amplitude:amplitud_li_inst.amplitud
A_li[15] <= lockin_amplitude:amplitud_li_inst.amplitud
A_ca_li[0] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[1] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[2] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[3] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[4] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[5] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[6] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[7] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[8] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[9] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[10] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[11] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[12] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[13] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[14] <= lockin_amplitude:amplitud_ca_li_inst.amplitud
A_ca_li[15] <= lockin_amplitude:amplitud_ca_li_inst.amplitud


|coherent_average_tb|clocks:u0
clk_clk => clk_clk.IN1
clk_ca_clk <= clocks_pll_0:pll_0.outclk_1
clk_calc_finales_clk <= clocks_pll_0:pll_0.outclk_3
clk_lockin_clasico_clk <= clocks_pll_0:pll_0.outclk_0
clk_ma_clk <= clocks_pll_0:pll_0.outclk_2
reset_reset_n => _.IN1


|coherent_average_tb|clocks:u0|clocks_pll_0:pll_0
refclk => refclk.IN1
rst => rst.IN1
outclk_0 <= altera_pll:altera_pll_i.outclk
outclk_1 <= altera_pll:altera_pll_i.outclk
outclk_2 <= altera_pll:altera_pll_i.outclk
outclk_3 <= altera_pll:altera_pll_i.outclk
locked <= altera_pll:altera_pll_i.locked


|coherent_average_tb|clocks:u0|clocks_pll_0:pll_0|altera_pll:altera_pll_i
refclk => general[0].gpll.I_REFCLK
refclk => general[1].gpll.I_REFCLK
refclk => general[2].gpll.I_REFCLK
refclk => general[3].gpll.I_REFCLK
refclk1 => ~NO_FANOUT~
fbclk => ~NO_FANOUT~
rst => general[0].gpll.I_RST
rst => general[1].gpll.I_RST
rst => general[2].gpll.I_RST
rst => general[3].gpll.I_RST
phase_en => ~NO_FANOUT~
updn => ~NO_FANOUT~
num_phase_shifts[0] => ~NO_FANOUT~
num_phase_shifts[1] => ~NO_FANOUT~
num_phase_shifts[2] => ~NO_FANOUT~
scanclk => ~NO_FANOUT~
cntsel[0] => ~NO_FANOUT~
cntsel[1] => ~NO_FANOUT~
cntsel[2] => ~NO_FANOUT~
cntsel[3] => ~NO_FANOUT~
cntsel[4] => ~NO_FANOUT~
reconfig_to_pll[0] => ~NO_FANOUT~
reconfig_to_pll[1] => ~NO_FANOUT~
reconfig_to_pll[2] => ~NO_FANOUT~
reconfig_to_pll[3] => ~NO_FANOUT~
reconfig_to_pll[4] => ~NO_FANOUT~
reconfig_to_pll[5] => ~NO_FANOUT~
reconfig_to_pll[6] => ~NO_FANOUT~
reconfig_to_pll[7] => ~NO_FANOUT~
reconfig_to_pll[8] => ~NO_FANOUT~
reconfig_to_pll[9] => ~NO_FANOUT~
reconfig_to_pll[10] => ~NO_FANOUT~
reconfig_to_pll[11] => ~NO_FANOUT~
reconfig_to_pll[12] => ~NO_FANOUT~
reconfig_to_pll[13] => ~NO_FANOUT~
reconfig_to_pll[14] => ~NO_FANOUT~
reconfig_to_pll[15] => ~NO_FANOUT~
reconfig_to_pll[16] => ~NO_FANOUT~
reconfig_to_pll[17] => ~NO_FANOUT~
reconfig_to_pll[18] => ~NO_FANOUT~
reconfig_to_pll[19] => ~NO_FANOUT~
reconfig_to_pll[20] => ~NO_FANOUT~
reconfig_to_pll[21] => ~NO_FANOUT~
reconfig_to_pll[22] => ~NO_FANOUT~
reconfig_to_pll[23] => ~NO_FANOUT~
reconfig_to_pll[24] => ~NO_FANOUT~
reconfig_to_pll[25] => ~NO_FANOUT~
reconfig_to_pll[26] => ~NO_FANOUT~
reconfig_to_pll[27] => ~NO_FANOUT~
reconfig_to_pll[28] => ~NO_FANOUT~
reconfig_to_pll[29] => ~NO_FANOUT~
reconfig_to_pll[30] => ~NO_FANOUT~
reconfig_to_pll[31] => ~NO_FANOUT~
reconfig_to_pll[32] => ~NO_FANOUT~
reconfig_to_pll[33] => ~NO_FANOUT~
reconfig_to_pll[34] => ~NO_FANOUT~
reconfig_to_pll[35] => ~NO_FANOUT~
reconfig_to_pll[36] => ~NO_FANOUT~
reconfig_to_pll[37] => ~NO_FANOUT~
reconfig_to_pll[38] => ~NO_FANOUT~
reconfig_to_pll[39] => ~NO_FANOUT~
reconfig_to_pll[40] => ~NO_FANOUT~
reconfig_to_pll[41] => ~NO_FANOUT~
reconfig_to_pll[42] => ~NO_FANOUT~
reconfig_to_pll[43] => ~NO_FANOUT~
reconfig_to_pll[44] => ~NO_FANOUT~
reconfig_to_pll[45] => ~NO_FANOUT~
reconfig_to_pll[46] => ~NO_FANOUT~
reconfig_to_pll[47] => ~NO_FANOUT~
reconfig_to_pll[48] => ~NO_FANOUT~
reconfig_to_pll[49] => ~NO_FANOUT~
reconfig_to_pll[50] => ~NO_FANOUT~
reconfig_to_pll[51] => ~NO_FANOUT~
reconfig_to_pll[52] => ~NO_FANOUT~
reconfig_to_pll[53] => ~NO_FANOUT~
reconfig_to_pll[54] => ~NO_FANOUT~
reconfig_to_pll[55] => ~NO_FANOUT~
reconfig_to_pll[56] => ~NO_FANOUT~
reconfig_to_pll[57] => ~NO_FANOUT~
reconfig_to_pll[58] => ~NO_FANOUT~
reconfig_to_pll[59] => ~NO_FANOUT~
reconfig_to_pll[60] => ~NO_FANOUT~
reconfig_to_pll[61] => ~NO_FANOUT~
reconfig_to_pll[62] => ~NO_FANOUT~
reconfig_to_pll[63] => ~NO_FANOUT~
extswitch => ~NO_FANOUT~
adjpllin => ~NO_FANOUT~
cclk => ~NO_FANOUT~
outclk[0] <= general[0].gpll.O_OUTCLK
outclk[1] <= general[1].gpll.O_OUTCLK
outclk[2] <= general[2].gpll.O_OUTCLK
outclk[3] <= general[3].gpll.O_OUTCLK
fboutclk <= general[0].gpll.O_FBOUTCLK
locked <= general[0].gpll.LOCKED
phase_done <= <GND>
reconfig_from_pll[0] <= <GND>
reconfig_from_pll[1] <= <GND>
reconfig_from_pll[2] <= <GND>
reconfig_from_pll[3] <= <GND>
reconfig_from_pll[4] <= <GND>
reconfig_from_pll[5] <= <GND>
reconfig_from_pll[6] <= <GND>
reconfig_from_pll[7] <= <GND>
reconfig_from_pll[8] <= <GND>
reconfig_from_pll[9] <= <GND>
reconfig_from_pll[10] <= <GND>
reconfig_from_pll[11] <= <GND>
reconfig_from_pll[12] <= <GND>
reconfig_from_pll[13] <= <GND>
reconfig_from_pll[14] <= <GND>
reconfig_from_pll[15] <= <GND>
reconfig_from_pll[16] <= <GND>
reconfig_from_pll[17] <= <GND>
reconfig_from_pll[18] <= <GND>
reconfig_from_pll[19] <= <GND>
reconfig_from_pll[20] <= <GND>
reconfig_from_pll[21] <= <GND>
reconfig_from_pll[22] <= <GND>
reconfig_from_pll[23] <= <GND>
reconfig_from_pll[24] <= <GND>
reconfig_from_pll[25] <= <GND>
reconfig_from_pll[26] <= <GND>
reconfig_from_pll[27] <= <GND>
reconfig_from_pll[28] <= <GND>
reconfig_from_pll[29] <= <GND>
reconfig_from_pll[30] <= <GND>
reconfig_from_pll[31] <= <GND>
reconfig_from_pll[32] <= <GND>
reconfig_from_pll[33] <= <GND>
reconfig_from_pll[34] <= <GND>
reconfig_from_pll[35] <= <GND>
reconfig_from_pll[36] <= <GND>
reconfig_from_pll[37] <= <GND>
reconfig_from_pll[38] <= <GND>
reconfig_from_pll[39] <= <GND>
reconfig_from_pll[40] <= <GND>
reconfig_from_pll[41] <= <GND>
reconfig_from_pll[42] <= <GND>
reconfig_from_pll[43] <= <GND>
reconfig_from_pll[44] <= <GND>
reconfig_from_pll[45] <= <GND>
reconfig_from_pll[46] <= <GND>
reconfig_from_pll[47] <= <GND>
reconfig_from_pll[48] <= <GND>
reconfig_from_pll[49] <= <GND>
reconfig_from_pll[50] <= <GND>
reconfig_from_pll[51] <= <GND>
reconfig_from_pll[52] <= <GND>
reconfig_from_pll[53] <= <GND>
reconfig_from_pll[54] <= <GND>
reconfig_from_pll[55] <= <GND>
reconfig_from_pll[56] <= <GND>
reconfig_from_pll[57] <= <GND>
reconfig_from_pll[58] <= <GND>
reconfig_from_pll[59] <= <GND>
reconfig_from_pll[60] <= <GND>
reconfig_from_pll[61] <= <GND>
reconfig_from_pll[62] <= <GND>
reconfig_from_pll[63] <= <GND>
activeclk <= <GND>
clkbad[0] <= <GND>
clkbad[1] <= <GND>
phout[0] <= <GND>
phout[1] <= <GND>
phout[2] <= <GND>
phout[3] <= <GND>
phout[4] <= <GND>
phout[5] <= <GND>
phout[6] <= <GND>
phout[7] <= <GND>
lvds_clk[0] <= <GND>
lvds_clk[1] <= <GND>
loaden[0] <= <GND>
loaden[1] <= <GND>
extclk_out[0] <= <GND>
extclk_out[1] <= <GND>
cascade_out[0] <= <GND>
cascade_out[1] <= <GND>
cascade_out[2] <= <GND>
cascade_out[3] <= <GND>
zdbfbclk <> <GND>


|coherent_average_tb|data_source:data_sim_rapida
clk => enable_reg~0.CLK
clk => n[0].CLK
clk => n[1].CLK
clk => n[2].CLK
clk => n[3].CLK
clk => n[4].CLK
clk => n[5].CLK
clk => n[6].CLK
clk => n[7].CLK
clk => n[8].CLK
clk => n[9].CLK
clk => n[10].CLK
clk => n[11].CLK
clk => n[12].CLK
clk => n[13].CLK
clk => n[14].CLK
clk => n[15].CLK
reset_n => n[0].ACLR
reset_n => n[1].ACLR
reset_n => n[2].ACLR
reset_n => n[3].ACLR
reset_n => n[4].ACLR
reset_n => n[5].ACLR
reset_n => n[6].ACLR
reset_n => n[7].ACLR
reset_n => n[8].ACLR
reset_n => n[9].ACLR
reset_n => n[10].ACLR
reset_n => n[11].ACLR
reset_n => n[12].ACLR
reset_n => n[13].ACLR
reset_n => n[14].ACLR
reset_n => n[15].ACLR
reset_n => enable_reg~0.ACLR
enable => enable_reg~0.DATAIN
data_valid <= enable_reg~0.DB_MAX_OUTPUT_PORT_TYPE
data[0] <= buffer.DATAOUT
data[1] <= buffer.DATAOUT1
data[2] <= buffer.DATAOUT2
data[3] <= buffer.DATAOUT3
data[4] <= buffer.DATAOUT4
data[5] <= buffer.DATAOUT5
data[6] <= buffer.DATAOUT6
data[7] <= buffer.DATAOUT7
data[8] <= buffer.DATAOUT8
data[9] <= buffer.DATAOUT9
data[10] <= buffer.DATAOUT10
data[11] <= buffer.DATAOUT11
data[12] <= buffer.DATAOUT12
data[13] <= buffer.DATAOUT13


|coherent_average_tb|data_source:data_sim_lenta
clk => enable_reg~0.CLK
clk => n[0].CLK
clk => n[1].CLK
clk => n[2].CLK
clk => n[3].CLK
clk => n[4].CLK
clk => n[5].CLK
clk => n[6].CLK
clk => n[7].CLK
clk => n[8].CLK
clk => n[9].CLK
clk => n[10].CLK
clk => n[11].CLK
clk => n[12].CLK
clk => n[13].CLK
clk => n[14].CLK
clk => n[15].CLK
reset_n => n[0].ACLR
reset_n => n[1].ACLR
reset_n => n[2].ACLR
reset_n => n[3].ACLR
reset_n => n[4].ACLR
reset_n => n[5].ACLR
reset_n => n[6].ACLR
reset_n => n[7].ACLR
reset_n => n[8].ACLR
reset_n => n[9].ACLR
reset_n => n[10].ACLR
reset_n => n[11].ACLR
reset_n => n[12].ACLR
reset_n => n[13].ACLR
reset_n => n[14].ACLR
reset_n => n[15].ACLR
reset_n => enable_reg~0.ACLR
enable => enable_reg~0.DATAIN
data_valid <= enable_reg~0.DB_MAX_OUTPUT_PORT_TYPE
data[0] <= buffer.DATAOUT
data[1] <= buffer.DATAOUT1
data[2] <= buffer.DATAOUT2
data[3] <= buffer.DATAOUT3
data[4] <= buffer.DATAOUT4
data[5] <= buffer.DATAOUT5
data[6] <= buffer.DATAOUT6
data[7] <= buffer.DATAOUT7
data[8] <= buffer.DATAOUT8
data[9] <= buffer.DATAOUT9
data[10] <= buffer.DATAOUT10
data[11] <= buffer.DATAOUT11
data[12] <= buffer.DATAOUT12
data[13] <= buffer.DATAOUT13


|coherent_average_tb|lockin:lockin_simple
clk => ref_cos_actual[0].CLK
clk => ref_cos_actual[1].CLK
clk => ref_cos_actual[2].CLK
clk => ref_cos_actual[3].CLK
clk => ref_cos_actual[4].CLK
clk => ref_cos_actual[5].CLK
clk => ref_cos_actual[6].CLK
clk => ref_cos_actual[7].CLK
clk => ref_cos_actual[8].CLK
clk => ref_cos_actual[9].CLK
clk => ref_cos_actual[10].CLK
clk => ref_cos_actual[11].CLK
clk => ref_cos_actual[12].CLK
clk => ref_cos_actual[13].CLK
clk => ref_cos_actual[14].CLK
clk => ref_cos_actual[15].CLK
clk => ref_cos_actual[16].CLK
clk => ref_cos_actual[17].CLK
clk => ref_cos_actual[18].CLK
clk => ref_cos_actual[19].CLK
clk => ref_cos_actual[20].CLK
clk => ref_cos_actual[21].CLK
clk => ref_cos_actual[22].CLK
clk => ref_cos_actual[23].CLK
clk => ref_cos_actual[24].CLK
clk => ref_cos_actual[25].CLK
clk => ref_cos_actual[26].CLK
clk => ref_cos_actual[27].CLK
clk => ref_cos_actual[28].CLK
clk => ref_cos_actual[29].CLK
clk => ref_sen_actual[0].CLK
clk => ref_sen_actual[1].CLK
clk => ref_sen_actual[2].CLK
clk => ref_sen_actual[3].CLK
clk => ref_sen_actual[4].CLK
clk => ref_sen_actual[5].CLK
clk => ref_sen_actual[6].CLK
clk => ref_sen_actual[7].CLK
clk => ref_sen_actual[8].CLK
clk => ref_sen_actual[9].CLK
clk => ref_sen_actual[10].CLK
clk => ref_sen_actual[11].CLK
clk => ref_sen_actual[12].CLK
clk => ref_sen_actual[13].CLK
clk => ref_sen_actual[14].CLK
clk => ref_sen_actual[15].CLK
clk => ref_sen_actual[16].CLK
clk => ref_sen_actual[17].CLK
clk => ref_sen_actual[18].CLK
clk => ref_sen_actual[19].CLK
clk => ref_sen_actual[20].CLK
clk => ref_sen_actual[21].CLK
clk => ref_sen_actual[22].CLK
clk => ref_sen_actual[23].CLK
clk => ref_sen_actual[24].CLK
clk => ref_sen_actual[25].CLK
clk => ref_sen_actual[26].CLK
clk => ref_sen_actual[27].CLK
clk => ref_sen_actual[28].CLK
clk => ref_sen_actual[29].CLK
clk => prod_cuad[0].CLK
clk => prod_cuad[1].CLK
clk => prod_cuad[2].CLK
clk => prod_cuad[3].CLK
clk => prod_cuad[4].CLK
clk => prod_cuad[5].CLK
clk => prod_cuad[6].CLK
clk => prod_cuad[7].CLK
clk => prod_cuad[8].CLK
clk => prod_cuad[9].CLK
clk => prod_cuad[10].CLK
clk => prod_cuad[11].CLK
clk => prod_cuad[12].CLK
clk => prod_cuad[13].CLK
clk => prod_cuad[14].CLK
clk => prod_cuad[15].CLK
clk => prod_cuad[16].CLK
clk => prod_cuad[17].CLK
clk => prod_cuad[18].CLK
clk => prod_cuad[19].CLK
clk => prod_cuad[20].CLK
clk => prod_cuad[21].CLK
clk => prod_cuad[22].CLK
clk => prod_cuad[23].CLK
clk => prod_cuad[24].CLK
clk => prod_cuad[25].CLK
clk => prod_cuad[26].CLK
clk => prod_cuad[27].CLK
clk => prod_cuad[28].CLK
clk => prod_cuad[29].CLK
clk => prod_fase[0].CLK
clk => prod_fase[1].CLK
clk => prod_fase[2].CLK
clk => prod_fase[3].CLK
clk => prod_fase[4].CLK
clk => prod_fase[5].CLK
clk => prod_fase[6].CLK
clk => prod_fase[7].CLK
clk => prod_fase[8].CLK
clk => prod_fase[9].CLK
clk => prod_fase[10].CLK
clk => prod_fase[11].CLK
clk => prod_fase[12].CLK
clk => prod_fase[13].CLK
clk => prod_fase[14].CLK
clk => prod_fase[15].CLK
clk => prod_fase[16].CLK
clk => prod_fase[17].CLK
clk => prod_fase[18].CLK
clk => prod_fase[19].CLK
clk => prod_fase[20].CLK
clk => prod_fase[21].CLK
clk => prod_fase[22].CLK
clk => prod_fase[23].CLK
clk => prod_fase[24].CLK
clk => prod_fase[25].CLK
clk => prod_fase[26].CLK
clk => prod_fase[27].CLK
clk => prod_fase[28].CLK
clk => prod_fase[29].CLK
clk => acum_cuad[0].CLK
clk => acum_cuad[1].CLK
clk => acum_cuad[2].CLK
clk => acum_cuad[3].CLK
clk => acum_cuad[4].CLK
clk => acum_cuad[5].CLK
clk => acum_cuad[6].CLK
clk => acum_cuad[7].CLK
clk => acum_cuad[8].CLK
clk => acum_cuad[9].CLK
clk => acum_cuad[10].CLK
clk => acum_cuad[11].CLK
clk => acum_cuad[12].CLK
clk => acum_cuad[13].CLK
clk => acum_cuad[14].CLK
clk => acum_cuad[15].CLK
clk => acum_cuad[16].CLK
clk => acum_cuad[17].CLK
clk => acum_cuad[18].CLK
clk => acum_cuad[19].CLK
clk => acum_cuad[20].CLK
clk => acum_cuad[21].CLK
clk => acum_cuad[22].CLK
clk => acum_cuad[23].CLK
clk => acum_cuad[24].CLK
clk => acum_cuad[25].CLK
clk => acum_cuad[26].CLK
clk => acum_cuad[27].CLK
clk => acum_cuad[28].CLK
clk => acum_cuad[29].CLK
clk => acum_cuad[30].CLK
clk => acum_cuad[31].CLK
clk => acum_cuad[32].CLK
clk => acum_cuad[33].CLK
clk => acum_cuad[34].CLK
clk => acum_cuad[35].CLK
clk => acum_cuad[36].CLK
clk => acum_cuad[37].CLK
clk => acum_cuad[38].CLK
clk => acum_cuad[39].CLK
clk => acum_cuad[40].CLK
clk => acum_cuad[41].CLK
clk => acum_cuad[42].CLK
clk => acum_cuad[43].CLK
clk => acum_cuad[44].CLK
clk => acum_cuad[45].CLK
clk => acum_cuad[46].CLK
clk => acum_cuad[47].CLK
clk => acum_cuad[48].CLK
clk => acum_cuad[49].CLK
clk => acum_fase[0].CLK
clk => acum_fase[1].CLK
clk => acum_fase[2].CLK
clk => acum_fase[3].CLK
clk => acum_fase[4].CLK
clk => acum_fase[5].CLK
clk => acum_fase[6].CLK
clk => acum_fase[7].CLK
clk => acum_fase[8].CLK
clk => acum_fase[9].CLK
clk => acum_fase[10].CLK
clk => acum_fase[11].CLK
clk => acum_fase[12].CLK
clk => acum_fase[13].CLK
clk => acum_fase[14].CLK
clk => acum_fase[15].CLK
clk => acum_fase[16].CLK
clk => acum_fase[17].CLK
clk => acum_fase[18].CLK
clk => acum_fase[19].CLK
clk => acum_fase[20].CLK
clk => acum_fase[21].CLK
clk => acum_fase[22].CLK
clk => acum_fase[23].CLK
clk => acum_fase[24].CLK
clk => acum_fase[25].CLK
clk => acum_fase[26].CLK
clk => acum_fase[27].CLK
clk => acum_fase[28].CLK
clk => acum_fase[29].CLK
clk => acum_fase[30].CLK
clk => acum_fase[31].CLK
clk => acum_fase[32].CLK
clk => acum_fase[33].CLK
clk => acum_fase[34].CLK
clk => acum_fase[35].CLK
clk => acum_fase[36].CLK
clk => acum_fase[37].CLK
clk => acum_fase[38].CLK
clk => acum_fase[39].CLK
clk => acum_fase[40].CLK
clk => acum_fase[41].CLK
clk => acum_fase[42].CLK
clk => acum_fase[43].CLK
clk => acum_fase[44].CLK
clk => acum_fase[45].CLK
clk => acum_fase[46].CLK
clk => acum_fase[47].CLK
clk => acum_fase[48].CLK
clk => acum_fase[49].CLK
clk => x_1[0].CLK
clk => x_1[1].CLK
clk => x_1[2].CLK
clk => x_1[3].CLK
clk => x_1[4].CLK
clk => x_1[5].CLK
clk => x_1[6].CLK
clk => x_1[7].CLK
clk => x_1[8].CLK
clk => x_1[9].CLK
clk => x_1[10].CLK
clk => x_1[11].CLK
clk => x_1[12].CLK
clk => x_1[13].CLK
clk => x_1[14].CLK
clk => x_1[15].CLK
clk => x_1[16].CLK
clk => x_1[17].CLK
clk => x_1[18].CLK
clk => x_1[19].CLK
clk => x_1[20].CLK
clk => x_1[21].CLK
clk => x_1[22].CLK
clk => x_1[23].CLK
clk => x_1[24].CLK
clk => x_1[25].CLK
clk => x_1[26].CLK
clk => x_1[27].CLK
clk => x_1[28].CLK
clk => x_1[29].CLK
clk => k[0].CLK
clk => k[1].CLK
clk => k[2].CLK
clk => k[3].CLK
clk => k[4].CLK
clk => k[5].CLK
clk => k[6].CLK
clk => k[7].CLK
clk => k[8].CLK
clk => k[9].CLK
clk => k[10].CLK
clk => k[11].CLK
clk => k[12].CLK
clk => k[13].CLK
clk => k[14].CLK
clk => k[15].CLK
clk => n_2[0].CLK
clk => n_2[1].CLK
clk => n_2[2].CLK
clk => n_2[3].CLK
clk => n_2[4].CLK
clk => n_2[5].CLK
clk => n_2[6].CLK
clk => n_2[7].CLK
clk => n_1[0].CLK
clk => n_1[1].CLK
clk => n_1[2].CLK
clk => n_1[3].CLK
clk => n_1[4].CLK
clk => n_1[5].CLK
clk => n_1[6].CLK
clk => n_1[7].CLK
clk => n[0].CLK
clk => n[1].CLK
clk => n[2].CLK
clk => n[3].CLK
clk => n[4].CLK
clk => n[5].CLK
clk => n[6].CLK
clk => n[7].CLK
reset_n => ref_cos_actual[0].ACLR
reset_n => ref_cos_actual[1].ACLR
reset_n => ref_cos_actual[2].ACLR
reset_n => ref_cos_actual[3].ACLR
reset_n => ref_cos_actual[4].ACLR
reset_n => ref_cos_actual[5].ACLR
reset_n => ref_cos_actual[6].ACLR
reset_n => ref_cos_actual[7].ACLR
reset_n => ref_cos_actual[8].ACLR
reset_n => ref_cos_actual[9].ACLR
reset_n => ref_cos_actual[10].ACLR
reset_n => ref_cos_actual[11].ACLR
reset_n => ref_cos_actual[12].ACLR
reset_n => ref_cos_actual[13].ACLR
reset_n => ref_cos_actual[14].ACLR
reset_n => ref_cos_actual[15].ACLR
reset_n => ref_cos_actual[16].ACLR
reset_n => ref_cos_actual[17].ACLR
reset_n => ref_cos_actual[18].ACLR
reset_n => ref_cos_actual[19].ACLR
reset_n => ref_cos_actual[20].ACLR
reset_n => ref_cos_actual[21].ACLR
reset_n => ref_cos_actual[22].ACLR
reset_n => ref_cos_actual[23].ACLR
reset_n => ref_cos_actual[24].ACLR
reset_n => ref_cos_actual[25].ACLR
reset_n => ref_cos_actual[26].ACLR
reset_n => ref_cos_actual[27].ACLR
reset_n => ref_cos_actual[28].ACLR
reset_n => ref_cos_actual[29].ACLR
reset_n => ref_sen_actual[0].ACLR
reset_n => ref_sen_actual[1].ACLR
reset_n => ref_sen_actual[2].ACLR
reset_n => ref_sen_actual[3].ACLR
reset_n => ref_sen_actual[4].ACLR
reset_n => ref_sen_actual[5].ACLR
reset_n => ref_sen_actual[6].ACLR
reset_n => ref_sen_actual[7].ACLR
reset_n => ref_sen_actual[8].ACLR
reset_n => ref_sen_actual[9].ACLR
reset_n => ref_sen_actual[10].ACLR
reset_n => ref_sen_actual[11].ACLR
reset_n => ref_sen_actual[12].ACLR
reset_n => ref_sen_actual[13].ACLR
reset_n => ref_sen_actual[14].ACLR
reset_n => ref_sen_actual[15].ACLR
reset_n => ref_sen_actual[16].ACLR
reset_n => ref_sen_actual[17].ACLR
reset_n => ref_sen_actual[18].ACLR
reset_n => ref_sen_actual[19].ACLR
reset_n => ref_sen_actual[20].ACLR
reset_n => ref_sen_actual[21].ACLR
reset_n => ref_sen_actual[22].ACLR
reset_n => ref_sen_actual[23].ACLR
reset_n => ref_sen_actual[24].ACLR
reset_n => ref_sen_actual[25].ACLR
reset_n => ref_sen_actual[26].ACLR
reset_n => ref_sen_actual[27].ACLR
reset_n => ref_sen_actual[28].ACLR
reset_n => ref_sen_actual[29].ACLR
reset_n => prod_cuad[0].ACLR
reset_n => prod_cuad[1].ACLR
reset_n => prod_cuad[2].ACLR
reset_n => prod_cuad[3].ACLR
reset_n => prod_cuad[4].ACLR
reset_n => prod_cuad[5].ACLR
reset_n => prod_cuad[6].ACLR
reset_n => prod_cuad[7].ACLR
reset_n => prod_cuad[8].ACLR
reset_n => prod_cuad[9].ACLR
reset_n => prod_cuad[10].ACLR
reset_n => prod_cuad[11].ACLR
reset_n => prod_cuad[12].ACLR
reset_n => prod_cuad[13].ACLR
reset_n => prod_cuad[14].ACLR
reset_n => prod_cuad[15].ACLR
reset_n => prod_cuad[16].ACLR
reset_n => prod_cuad[17].ACLR
reset_n => prod_cuad[18].ACLR
reset_n => prod_cuad[19].ACLR
reset_n => prod_cuad[20].ACLR
reset_n => prod_cuad[21].ACLR
reset_n => prod_cuad[22].ACLR
reset_n => prod_cuad[23].ACLR
reset_n => prod_cuad[24].ACLR
reset_n => prod_cuad[25].ACLR
reset_n => prod_cuad[26].ACLR
reset_n => prod_cuad[27].ACLR
reset_n => prod_cuad[28].ACLR
reset_n => prod_cuad[29].ACLR
reset_n => prod_fase[0].ACLR
reset_n => prod_fase[1].ACLR
reset_n => prod_fase[2].ACLR
reset_n => prod_fase[3].ACLR
reset_n => prod_fase[4].ACLR
reset_n => prod_fase[5].ACLR
reset_n => prod_fase[6].ACLR
reset_n => prod_fase[7].ACLR
reset_n => prod_fase[8].ACLR
reset_n => prod_fase[9].ACLR
reset_n => prod_fase[10].ACLR
reset_n => prod_fase[11].ACLR
reset_n => prod_fase[12].ACLR
reset_n => prod_fase[13].ACLR
reset_n => prod_fase[14].ACLR
reset_n => prod_fase[15].ACLR
reset_n => prod_fase[16].ACLR
reset_n => prod_fase[17].ACLR
reset_n => prod_fase[18].ACLR
reset_n => prod_fase[19].ACLR
reset_n => prod_fase[20].ACLR
reset_n => prod_fase[21].ACLR
reset_n => prod_fase[22].ACLR
reset_n => prod_fase[23].ACLR
reset_n => prod_fase[24].ACLR
reset_n => prod_fase[25].ACLR
reset_n => prod_fase[26].ACLR
reset_n => prod_fase[27].ACLR
reset_n => prod_fase[28].ACLR
reset_n => prod_fase[29].ACLR
reset_n => acum_cuad[0].ACLR
reset_n => acum_cuad[1].ACLR
reset_n => acum_cuad[2].ACLR
reset_n => acum_cuad[3].ACLR
reset_n => acum_cuad[4].ACLR
reset_n => acum_cuad[5].ACLR
reset_n => acum_cuad[6].ACLR
reset_n => acum_cuad[7].ACLR
reset_n => acum_cuad[8].ACLR
reset_n => acum_cuad[9].ACLR
reset_n => acum_cuad[10].ACLR
reset_n => acum_cuad[11].ACLR
reset_n => acum_cuad[12].ACLR
reset_n => acum_cuad[13].ACLR
reset_n => acum_cuad[14].ACLR
reset_n => acum_cuad[15].ACLR
reset_n => acum_cuad[16].ACLR
reset_n => acum_cuad[17].ACLR
reset_n => acum_cuad[18].ACLR
reset_n => acum_cuad[19].ACLR
reset_n => acum_cuad[20].ACLR
reset_n => acum_cuad[21].ACLR
reset_n => acum_cuad[22].ACLR
reset_n => acum_cuad[23].ACLR
reset_n => acum_cuad[24].ACLR
reset_n => acum_cuad[25].ACLR
reset_n => acum_cuad[26].ACLR
reset_n => acum_cuad[27].ACLR
reset_n => acum_cuad[28].ACLR
reset_n => acum_cuad[29].ACLR
reset_n => acum_cuad[30].ACLR
reset_n => acum_cuad[31].ACLR
reset_n => acum_cuad[32].ACLR
reset_n => acum_cuad[33].ACLR
reset_n => acum_cuad[34].ACLR
reset_n => acum_cuad[35].ACLR
reset_n => acum_cuad[36].ACLR
reset_n => acum_cuad[37].ACLR
reset_n => acum_cuad[38].ACLR
reset_n => acum_cuad[39].ACLR
reset_n => acum_cuad[40].ACLR
reset_n => acum_cuad[41].ACLR
reset_n => acum_cuad[42].ACLR
reset_n => acum_cuad[43].ACLR
reset_n => acum_cuad[44].ACLR
reset_n => acum_cuad[45].ACLR
reset_n => acum_cuad[46].ACLR
reset_n => acum_cuad[47].ACLR
reset_n => acum_cuad[48].ACLR
reset_n => acum_cuad[49].ACLR
reset_n => acum_fase[0].ACLR
reset_n => acum_fase[1].ACLR
reset_n => acum_fase[2].ACLR
reset_n => acum_fase[3].ACLR
reset_n => acum_fase[4].ACLR
reset_n => acum_fase[5].ACLR
reset_n => acum_fase[6].ACLR
reset_n => acum_fase[7].ACLR
reset_n => acum_fase[8].ACLR
reset_n => acum_fase[9].ACLR
reset_n => acum_fase[10].ACLR
reset_n => acum_fase[11].ACLR
reset_n => acum_fase[12].ACLR
reset_n => acum_fase[13].ACLR
reset_n => acum_fase[14].ACLR
reset_n => acum_fase[15].ACLR
reset_n => acum_fase[16].ACLR
reset_n => acum_fase[17].ACLR
reset_n => acum_fase[18].ACLR
reset_n => acum_fase[19].ACLR
reset_n => acum_fase[20].ACLR
reset_n => acum_fase[21].ACLR
reset_n => acum_fase[22].ACLR
reset_n => acum_fase[23].ACLR
reset_n => acum_fase[24].ACLR
reset_n => acum_fase[25].ACLR
reset_n => acum_fase[26].ACLR
reset_n => acum_fase[27].ACLR
reset_n => acum_fase[28].ACLR
reset_n => acum_fase[29].ACLR
reset_n => acum_fase[30].ACLR
reset_n => acum_fase[31].ACLR
reset_n => acum_fase[32].ACLR
reset_n => acum_fase[33].ACLR
reset_n => acum_fase[34].ACLR
reset_n => acum_fase[35].ACLR
reset_n => acum_fase[36].ACLR
reset_n => acum_fase[37].ACLR
reset_n => acum_fase[38].ACLR
reset_n => acum_fase[39].ACLR
reset_n => acum_fase[40].ACLR
reset_n => acum_fase[41].ACLR
reset_n => acum_fase[42].ACLR
reset_n => acum_fase[43].ACLR
reset_n => acum_fase[44].ACLR
reset_n => acum_fase[45].ACLR
reset_n => acum_fase[46].ACLR
reset_n => acum_fase[47].ACLR
reset_n => acum_fase[48].ACLR
reset_n => acum_fase[49].ACLR
reset_n => x_1[0].ACLR
reset_n => x_1[1].ACLR
reset_n => x_1[2].ACLR
reset_n => x_1[3].ACLR
reset_n => x_1[4].ACLR
reset_n => x_1[5].ACLR
reset_n => x_1[6].ACLR
reset_n => x_1[7].ACLR
reset_n => x_1[8].ACLR
reset_n => x_1[9].ACLR
reset_n => x_1[10].ACLR
reset_n => x_1[11].ACLR
reset_n => x_1[12].ACLR
reset_n => x_1[13].ACLR
reset_n => x_1[14].ACLR
reset_n => x_1[15].ACLR
reset_n => x_1[16].ACLR
reset_n => x_1[17].ACLR
reset_n => x_1[18].ACLR
reset_n => x_1[19].ACLR
reset_n => x_1[20].ACLR
reset_n => x_1[21].ACLR
reset_n => x_1[22].ACLR
reset_n => x_1[23].ACLR
reset_n => x_1[24].ACLR
reset_n => x_1[25].ACLR
reset_n => x_1[26].ACLR
reset_n => x_1[27].ACLR
reset_n => x_1[28].ACLR
reset_n => x_1[29].ACLR
reset_n => k[0].ACLR
reset_n => k[1].ACLR
reset_n => k[2].ACLR
reset_n => k[3].ACLR
reset_n => k[4].ACLR
reset_n => k[5].ACLR
reset_n => k[6].ACLR
reset_n => k[7].ACLR
reset_n => k[8].ACLR
reset_n => k[9].ACLR
reset_n => k[10].ACLR
reset_n => k[11].ACLR
reset_n => k[12].ACLR
reset_n => k[13].ACLR
reset_n => k[14].ACLR
reset_n => k[15].ACLR
reset_n => n_2[0].ACLR
reset_n => n_2[1].ACLR
reset_n => n_2[2].ACLR
reset_n => n_2[3].ACLR
reset_n => n_2[4].ACLR
reset_n => n_2[5].ACLR
reset_n => n_2[6].ACLR
reset_n => n_2[7].ACLR
reset_n => n_1[0].ACLR
reset_n => n_1[1].ACLR
reset_n => n_1[2].ACLR
reset_n => n_1[3].ACLR
reset_n => n_1[4].ACLR
reset_n => n_1[5].ACLR
reset_n => n_1[6].ACLR
reset_n => n_1[7].ACLR
reset_n => n[0].ACLR
reset_n => n[1].ACLR
reset_n => n[2].ACLR
reset_n => n[3].ACLR
reset_n => n[4].ACLR
reset_n => n[5].ACLR
reset_n => n[6].ACLR
reset_n => n[7].ACLR
x[0] => x_1[0].DATAIN
x[1] => x_1[1].DATAIN
x[2] => x_1[2].DATAIN
x[3] => x_1[3].DATAIN
x[4] => x_1[4].DATAIN
x[5] => x_1[5].DATAIN
x[6] => x_1[6].DATAIN
x[7] => x_1[7].DATAIN
x[8] => x_1[8].DATAIN
x[9] => x_1[9].DATAIN
x[10] => x_1[10].DATAIN
x[11] => x_1[11].DATAIN
x[12] => x_1[12].DATAIN
x[13] => x_1[13].DATAIN
x_valid => always0.IN1
data_out_fase[0] <= acum_fase[0].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[1] <= acum_fase[1].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[2] <= acum_fase[2].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[3] <= acum_fase[3].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[4] <= acum_fase[4].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[5] <= acum_fase[5].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[6] <= acum_fase[6].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[7] <= acum_fase[7].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[8] <= acum_fase[8].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[9] <= acum_fase[9].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[10] <= acum_fase[10].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[11] <= acum_fase[11].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[12] <= acum_fase[12].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[13] <= acum_fase[13].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[14] <= acum_fase[14].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[15] <= acum_fase[15].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[16] <= acum_fase[16].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[17] <= acum_fase[17].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[18] <= acum_fase[18].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[19] <= acum_fase[19].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[20] <= acum_fase[20].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[21] <= acum_fase[21].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[22] <= acum_fase[22].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[23] <= acum_fase[23].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[24] <= acum_fase[24].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[25] <= acum_fase[25].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[26] <= acum_fase[26].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[27] <= acum_fase[27].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[28] <= acum_fase[28].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[29] <= acum_fase[29].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[30] <= acum_fase[30].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[31] <= acum_fase[31].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[32] <= acum_fase[32].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[33] <= acum_fase[33].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[34] <= acum_fase[34].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[35] <= acum_fase[35].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[36] <= acum_fase[36].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[37] <= acum_fase[37].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[38] <= acum_fase[38].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[39] <= acum_fase[39].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[40] <= acum_fase[40].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[41] <= acum_fase[41].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[42] <= acum_fase[42].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[43] <= acum_fase[43].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[44] <= acum_fase[44].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[45] <= acum_fase[45].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[46] <= acum_fase[46].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[47] <= acum_fase[47].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[48] <= acum_fase[48].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[49] <= acum_fase[49].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[0] <= acum_cuad[0].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[1] <= acum_cuad[1].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[2] <= acum_cuad[2].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[3] <= acum_cuad[3].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[4] <= acum_cuad[4].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[5] <= acum_cuad[5].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[6] <= acum_cuad[6].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[7] <= acum_cuad[7].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[8] <= acum_cuad[8].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[9] <= acum_cuad[9].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[10] <= acum_cuad[10].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[11] <= acum_cuad[11].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[12] <= acum_cuad[12].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[13] <= acum_cuad[13].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[14] <= acum_cuad[14].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[15] <= acum_cuad[15].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[16] <= acum_cuad[16].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[17] <= acum_cuad[17].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[18] <= acum_cuad[18].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[19] <= acum_cuad[19].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[20] <= acum_cuad[20].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[21] <= acum_cuad[21].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[22] <= acum_cuad[22].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[23] <= acum_cuad[23].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[24] <= acum_cuad[24].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[25] <= acum_cuad[25].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[26] <= acum_cuad[26].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[27] <= acum_cuad[27].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[28] <= acum_cuad[28].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[29] <= acum_cuad[29].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[30] <= acum_cuad[30].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[31] <= acum_cuad[31].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[32] <= acum_cuad[32].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[33] <= acum_cuad[33].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[34] <= acum_cuad[34].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[35] <= acum_cuad[35].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[36] <= acum_cuad[36].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[37] <= acum_cuad[37].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[38] <= acum_cuad[38].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[39] <= acum_cuad[39].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[40] <= acum_cuad[40].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[41] <= acum_cuad[41].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[42] <= acum_cuad[42].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[43] <= acum_cuad[43].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[44] <= acum_cuad[44].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[45] <= acum_cuad[45].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[46] <= acum_cuad[46].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[47] <= acum_cuad[47].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[48] <= acum_cuad[48].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[49] <= acum_cuad[49].DB_MAX_OUTPUT_PORT_TYPE
data_out_valid <= Equal2.DB_MAX_OUTPUT_PORT_TYPE


|coherent_average_tb|lockin_amplitude:amplitud_li_inst
Clock => sq_root[0].CLK
Clock => sq_root[1].CLK
Clock => sq_root[2].CLK
Clock => sq_root[3].CLK
Clock => sq_root[4].CLK
Clock => sq_root[5].CLK
Clock => sq_root[6].CLK
Clock => sq_root[7].CLK
Clock => sq_root[8].CLK
Clock => sq_root[9].CLK
Clock => sq_root[10].CLK
Clock => sq_root[11].CLK
Clock => sq_root[12].CLK
Clock => sq_root[13].CLK
Clock => sq_root[14].CLK
Clock => sq_root[15].CLK
Clock => sq_root[16].CLK
Clock => sq_root[17].CLK
Clock => sq_root[18].CLK
Clock => sq_root[19].CLK
Clock => sq_root[20].CLK
Clock => sq_root[21].CLK
Clock => sq_root[22].CLK
Clock => sq_root[23].CLK
Clock => sq_root[24].CLK
Clock => sq_root[25].CLK
Clock => sq_root[26].CLK
Clock => sq_root[27].CLK
Clock => sq_root[28].CLK
Clock => sq_root[29].CLK
Clock => sq_root[30].CLK
Clock => sq_root[31].CLK
Clock => sq_root[32].CLK
Clock => sq_root[33].CLK
Clock => sq_root[34].CLK
Clock => sq_root[35].CLK
Clock => sq_root[36].CLK
Clock => sq_root[37].CLK
Clock => sq_root[38].CLK
Clock => sq_root[39].CLK
Clock => sq_root[40].CLK
Clock => sq_root[41].CLK
Clock => sq_root[42].CLK
Clock => sq_root[43].CLK
Clock => sq_root[44].CLK
Clock => sq_root[45].CLK
Clock => sq_root[46].CLK
Clock => sq_root[47].CLK
Clock => sq_root[48].CLK
Clock => sq_root[49].CLK
Clock => sq_root[50].CLK
Clock => sq_root[51].CLK
Clock => sq_root[52].CLK
Clock => sq_root[53].CLK
Clock => sq_root[54].CLK
Clock => sq_root[55].CLK
Clock => sq_root[56].CLK
Clock => sq_root[57].CLK
Clock => sq_root[58].CLK
Clock => sq_root[59].CLK
Clock => sq_root[60].CLK
Clock => sq_root[61].CLK
Clock => sq_root[62].CLK
Clock => done~reg0.CLK
Clock => q[0].CLK
Clock => q[1].CLK
Clock => q[2].CLK
Clock => q[3].CLK
Clock => q[4].CLK
Clock => q[5].CLK
Clock => q[6].CLK
Clock => q[7].CLK
Clock => q[8].CLK
Clock => q[9].CLK
Clock => q[10].CLK
Clock => q[11].CLK
Clock => q[12].CLK
Clock => q[13].CLK
Clock => q[14].CLK
Clock => q[15].CLK
Clock => q[16].CLK
Clock => q[17].CLK
Clock => q[18].CLK
Clock => q[19].CLK
Clock => q[20].CLK
Clock => q[21].CLK
Clock => q[22].CLK
Clock => q[23].CLK
Clock => q[24].CLK
Clock => q[25].CLK
Clock => q[26].CLK
Clock => q[27].CLK
Clock => q[28].CLK
Clock => q[29].CLK
Clock => q[30].CLK
Clock => q[31].CLK
Clock => r[0].CLK
Clock => r[1].CLK
Clock => r[2].CLK
Clock => r[3].CLK
Clock => r[4].CLK
Clock => r[5].CLK
Clock => r[6].CLK
Clock => r[7].CLK
Clock => r[8].CLK
Clock => r[9].CLK
Clock => r[10].CLK
Clock => r[11].CLK
Clock => r[12].CLK
Clock => r[13].CLK
Clock => r[14].CLK
Clock => r[15].CLK
Clock => r[16].CLK
Clock => r[17].CLK
Clock => r[18].CLK
Clock => r[19].CLK
Clock => r[20].CLK
Clock => r[21].CLK
Clock => r[22].CLK
Clock => r[23].CLK
Clock => r[24].CLK
Clock => r[25].CLK
Clock => r[26].CLK
Clock => r[27].CLK
Clock => r[28].CLK
Clock => r[29].CLK
Clock => r[30].CLK
Clock => r[31].CLK
Clock => r[33].CLK
Clock => a[0].CLK
Clock => a[1].CLK
Clock => a[2].CLK
Clock => a[3].CLK
Clock => a[4].CLK
Clock => a[5].CLK
Clock => a[6].CLK
Clock => a[7].CLK
Clock => a[8].CLK
Clock => a[9].CLK
Clock => a[10].CLK
Clock => a[11].CLK
Clock => a[12].CLK
Clock => a[13].CLK
Clock => a[14].CLK
Clock => a[15].CLK
Clock => a[16].CLK
Clock => a[17].CLK
Clock => a[18].CLK
Clock => a[19].CLK
Clock => a[20].CLK
Clock => a[21].CLK
Clock => a[22].CLK
Clock => a[23].CLK
Clock => a[24].CLK
Clock => a[25].CLK
Clock => a[26].CLK
Clock => a[27].CLK
Clock => a[28].CLK
Clock => a[29].CLK
Clock => a[30].CLK
Clock => a[31].CLK
Clock => a[32].CLK
Clock => a[33].CLK
Clock => a[34].CLK
Clock => a[35].CLK
Clock => a[36].CLK
Clock => a[37].CLK
Clock => a[38].CLK
Clock => a[39].CLK
Clock => a[40].CLK
Clock => a[41].CLK
Clock => a[42].CLK
Clock => a[43].CLK
Clock => a[44].CLK
Clock => a[45].CLK
Clock => a[46].CLK
Clock => a[47].CLK
Clock => a[48].CLK
Clock => a[49].CLK
Clock => a[50].CLK
Clock => a[51].CLK
Clock => a[52].CLK
Clock => a[53].CLK
Clock => a[54].CLK
Clock => a[55].CLK
Clock => a[56].CLK
Clock => a[57].CLK
Clock => a[58].CLK
Clock => a[59].CLK
Clock => a[60].CLK
Clock => a[61].CLK
Clock => a[62].CLK
Clock => a[63].CLK
Clock => i[0].CLK
Clock => i[1].CLK
Clock => i[2].CLK
Clock => i[3].CLK
Clock => i[4].CLK
Clock => i[5].CLK
Clock => i[6].CLK
Clock => i[7].CLK
Clock => i[8].CLK
Clock => i[9].CLK
Clock => i[10].CLK
Clock => i[11].CLK
Clock => i[12].CLK
Clock => i[13].CLK
Clock => i[14].CLK
Clock => i[15].CLK
Clock => i[16].CLK
Clock => i[17].CLK
Clock => i[18].CLK
Clock => i[19].CLK
Clock => i[20].CLK
Clock => i[21].CLK
Clock => i[22].CLK
Clock => i[23].CLK
Clock => i[24].CLK
Clock => i[25].CLK
Clock => i[26].CLK
Clock => i[27].CLK
Clock => i[28].CLK
Clock => i[29].CLK
Clock => i[30].CLK
Clock => i[31].CLK
Clock => amplitud[0]~reg0.CLK
Clock => amplitud[1]~reg0.CLK
Clock => amplitud[2]~reg0.CLK
Clock => amplitud[3]~reg0.CLK
Clock => amplitud[4]~reg0.CLK
Clock => amplitud[5]~reg0.CLK
Clock => amplitud[6]~reg0.CLK
Clock => amplitud[7]~reg0.CLK
Clock => amplitud[8]~reg0.CLK
Clock => amplitud[9]~reg0.CLK
Clock => amplitud[10]~reg0.CLK
Clock => amplitud[11]~reg0.CLK
Clock => amplitud[12]~reg0.CLK
Clock => amplitud[13]~reg0.CLK
Clock => amplitud[14]~reg0.CLK
Clock => amplitud[15]~reg0.CLK
Clock => amplitud[16]~reg0.CLK
Clock => amplitud[17]~reg0.CLK
Clock => amplitud[18]~reg0.CLK
Clock => amplitud[19]~reg0.CLK
Clock => amplitud[20]~reg0.CLK
Clock => amplitud[21]~reg0.CLK
Clock => amplitud[22]~reg0.CLK
Clock => amplitud[23]~reg0.CLK
Clock => amplitud[24]~reg0.CLK
Clock => amplitud[25]~reg0.CLK
Clock => amplitud[26]~reg0.CLK
Clock => amplitud[27]~reg0.CLK
Clock => amplitud[28]~reg0.CLK
Clock => amplitud[29]~reg0.CLK
Clock => amplitud[30]~reg0.CLK
Clock => amplitud[31]~reg0.CLK
Clock => amplitud[32]~reg0.CLK
Clock => amplitud[33]~reg0.CLK
Clock => amplitud[34]~reg0.CLK
Clock => amplitud[35]~reg0.CLK
Clock => amplitud[36]~reg0.CLK
Clock => amplitud[37]~reg0.CLK
Clock => amplitud[38]~reg0.CLK
Clock => amplitud[39]~reg0.CLK
Clock => amplitud[40]~reg0.CLK
Clock => amplitud[41]~reg0.CLK
Clock => amplitud[42]~reg0.CLK
Clock => amplitud[43]~reg0.CLK
Clock => amplitud[44]~reg0.CLK
Clock => amplitud[45]~reg0.CLK
Clock => amplitud[46]~reg0.CLK
Clock => amplitud[47]~reg0.CLK
Clock => amplitud[48]~reg0.CLK
Clock => amplitud[49]~reg0.CLK
Clock => amplitud[50]~reg0.CLK
Clock => amplitud[51]~reg0.CLK
Clock => amplitud[52]~reg0.CLK
Clock => amplitud[53]~reg0.CLK
Clock => amplitud[54]~reg0.CLK
Clock => amplitud[55]~reg0.CLK
Clock => amplitud[56]~reg0.CLK
Clock => amplitud[57]~reg0.CLK
Clock => amplitud[58]~reg0.CLK
Clock => amplitud[59]~reg0.CLK
Clock => amplitud[60]~reg0.CLK
Clock => amplitud[61]~reg0.CLK
Clock => amplitud[62]~reg0.CLK
Clock => amplitud[63]~reg0.CLK
Clock => num_in[0].CLK
Clock => num_in[1].CLK
Clock => num_in[2].CLK
Clock => num_in[3].CLK
Clock => num_in[4].CLK
Clock => num_in[5].CLK
Clock => num_in[6].CLK
Clock => num_in[7].CLK
Clock => num_in[8].CLK
Clock => num_in[9].CLK
Clock => num_in[10].CLK
Clock => num_in[11].CLK
Clock => num_in[12].CLK
Clock => num_in[13].CLK
Clock => num_in[14].CLK
Clock => num_in[15].CLK
Clock => num_in[16].CLK
Clock => num_in[17].CLK
Clock => num_in[18].CLK
Clock => num_in[19].CLK
Clock => num_in[20].CLK
Clock => num_in[21].CLK
Clock => num_in[22].CLK
Clock => num_in[23].CLK
Clock => num_in[24].CLK
Clock => num_in[25].CLK
Clock => num_in[26].CLK
Clock => num_in[27].CLK
Clock => num_in[28].CLK
Clock => num_in[29].CLK
Clock => num_in[30].CLK
Clock => num_in[31].CLK
Clock => num_in[32].CLK
Clock => num_in[33].CLK
Clock => num_in[34].CLK
Clock => num_in[35].CLK
Clock => num_in[36].CLK
Clock => num_in[37].CLK
Clock => num_in[38].CLK
Clock => num_in[39].CLK
Clock => num_in[40].CLK
Clock => num_in[41].CLK
Clock => num_in[42].CLK
Clock => num_in[43].CLK
Clock => num_in[44].CLK
Clock => num_in[45].CLK
Clock => num_in[46].CLK
Clock => num_in[47].CLK
Clock => num_in[48].CLK
Clock => num_in[49].CLK
Clock => num_in[50].CLK
Clock => num_in[51].CLK
Clock => num_in[52].CLK
Clock => num_in[53].CLK
Clock => num_in[54].CLK
Clock => num_in[55].CLK
Clock => num_in[56].CLK
Clock => num_in[57].CLK
Clock => num_in[58].CLK
Clock => num_in[59].CLK
Clock => num_in[60].CLK
Clock => num_in[61].CLK
Clock => num_in[62].CLK
Clock => num_in[63].CLK
reset_n => sq_root[0].ACLR
reset_n => sq_root[1].ACLR
reset_n => sq_root[2].ACLR
reset_n => sq_root[3].ACLR
reset_n => sq_root[4].ACLR
reset_n => sq_root[5].ACLR
reset_n => sq_root[6].ACLR
reset_n => sq_root[7].ACLR
reset_n => sq_root[8].ACLR
reset_n => sq_root[9].ACLR
reset_n => sq_root[10].ACLR
reset_n => sq_root[11].ACLR
reset_n => sq_root[12].ACLR
reset_n => sq_root[13].ACLR
reset_n => sq_root[14].ACLR
reset_n => sq_root[15].ACLR
reset_n => sq_root[16].ACLR
reset_n => sq_root[17].ACLR
reset_n => sq_root[18].ACLR
reset_n => sq_root[19].ACLR
reset_n => sq_root[20].ACLR
reset_n => sq_root[21].ACLR
reset_n => sq_root[22].ACLR
reset_n => sq_root[23].ACLR
reset_n => sq_root[24].ACLR
reset_n => sq_root[25].ACLR
reset_n => sq_root[26].ACLR
reset_n => sq_root[27].ACLR
reset_n => sq_root[28].ACLR
reset_n => sq_root[29].ACLR
reset_n => sq_root[30].ACLR
reset_n => sq_root[31].ACLR
reset_n => sq_root[32].ACLR
reset_n => sq_root[33].ACLR
reset_n => sq_root[34].ACLR
reset_n => sq_root[35].ACLR
reset_n => sq_root[36].ACLR
reset_n => sq_root[37].ACLR
reset_n => sq_root[38].ACLR
reset_n => sq_root[39].ACLR
reset_n => sq_root[40].ACLR
reset_n => sq_root[41].ACLR
reset_n => sq_root[42].ACLR
reset_n => sq_root[43].ACLR
reset_n => sq_root[44].ACLR
reset_n => sq_root[45].ACLR
reset_n => sq_root[46].ACLR
reset_n => sq_root[47].ACLR
reset_n => sq_root[48].ACLR
reset_n => sq_root[49].ACLR
reset_n => sq_root[50].ACLR
reset_n => sq_root[51].ACLR
reset_n => sq_root[52].ACLR
reset_n => sq_root[53].ACLR
reset_n => sq_root[54].ACLR
reset_n => sq_root[55].ACLR
reset_n => sq_root[56].ACLR
reset_n => sq_root[57].ACLR
reset_n => sq_root[58].ACLR
reset_n => sq_root[59].ACLR
reset_n => sq_root[60].ACLR
reset_n => sq_root[61].ACLR
reset_n => sq_root[62].ACLR
reset_n => done~reg0.ACLR
reset_n => q[0].ACLR
reset_n => q[1].ACLR
reset_n => q[2].ACLR
reset_n => q[3].ACLR
reset_n => q[4].ACLR
reset_n => q[5].ACLR
reset_n => q[6].ACLR
reset_n => q[7].ACLR
reset_n => q[8].ACLR
reset_n => q[9].ACLR
reset_n => q[10].ACLR
reset_n => q[11].ACLR
reset_n => q[12].ACLR
reset_n => q[13].ACLR
reset_n => q[14].ACLR
reset_n => q[15].ACLR
reset_n => q[16].ACLR
reset_n => q[17].ACLR
reset_n => q[18].ACLR
reset_n => q[19].ACLR
reset_n => q[20].ACLR
reset_n => q[21].ACLR
reset_n => q[22].ACLR
reset_n => q[23].ACLR
reset_n => q[24].ACLR
reset_n => q[25].ACLR
reset_n => q[26].ACLR
reset_n => q[27].ACLR
reset_n => q[28].ACLR
reset_n => q[29].ACLR
reset_n => q[30].ACLR
reset_n => q[31].ACLR
reset_n => r[0].ACLR
reset_n => r[1].ACLR
reset_n => r[2].ACLR
reset_n => r[3].ACLR
reset_n => r[4].ACLR
reset_n => r[5].ACLR
reset_n => r[6].ACLR
reset_n => r[7].ACLR
reset_n => r[8].ACLR
reset_n => r[9].ACLR
reset_n => r[10].ACLR
reset_n => r[11].ACLR
reset_n => r[12].ACLR
reset_n => r[13].ACLR
reset_n => r[14].ACLR
reset_n => r[15].ACLR
reset_n => r[16].ACLR
reset_n => r[17].ACLR
reset_n => r[18].ACLR
reset_n => r[19].ACLR
reset_n => r[20].ACLR
reset_n => r[21].ACLR
reset_n => r[22].ACLR
reset_n => r[23].ACLR
reset_n => r[24].ACLR
reset_n => r[25].ACLR
reset_n => r[26].ACLR
reset_n => r[27].ACLR
reset_n => r[28].ACLR
reset_n => r[29].ACLR
reset_n => r[30].ACLR
reset_n => r[31].ACLR
reset_n => r[33].ACLR
reset_n => a[0].ACLR
reset_n => a[1].ACLR
reset_n => a[2].ACLR
reset_n => a[3].ACLR
reset_n => a[4].ACLR
reset_n => a[5].ACLR
reset_n => a[6].ACLR
reset_n => a[7].ACLR
reset_n => a[8].ACLR
reset_n => a[9].ACLR
reset_n => a[10].ACLR
reset_n => a[11].ACLR
reset_n => a[12].ACLR
reset_n => a[13].ACLR
reset_n => a[14].ACLR
reset_n => a[15].ACLR
reset_n => a[16].ACLR
reset_n => a[17].ACLR
reset_n => a[18].ACLR
reset_n => a[19].ACLR
reset_n => a[20].ACLR
reset_n => a[21].ACLR
reset_n => a[22].ACLR
reset_n => a[23].ACLR
reset_n => a[24].ACLR
reset_n => a[25].ACLR
reset_n => a[26].ACLR
reset_n => a[27].ACLR
reset_n => a[28].ACLR
reset_n => a[29].ACLR
reset_n => a[30].ACLR
reset_n => a[31].ACLR
reset_n => a[32].ACLR
reset_n => a[33].ACLR
reset_n => a[34].ACLR
reset_n => a[35].ACLR
reset_n => a[36].ACLR
reset_n => a[37].ACLR
reset_n => a[38].ACLR
reset_n => a[39].ACLR
reset_n => a[40].ACLR
reset_n => a[41].ACLR
reset_n => a[42].ACLR
reset_n => a[43].ACLR
reset_n => a[44].ACLR
reset_n => a[45].ACLR
reset_n => a[46].ACLR
reset_n => a[47].ACLR
reset_n => a[48].ACLR
reset_n => a[49].ACLR
reset_n => a[50].ACLR
reset_n => a[51].ACLR
reset_n => a[52].ACLR
reset_n => a[53].ACLR
reset_n => a[54].ACLR
reset_n => a[55].ACLR
reset_n => a[56].ACLR
reset_n => a[57].ACLR
reset_n => a[58].ACLR
reset_n => a[59].ACLR
reset_n => a[60].ACLR
reset_n => a[61].ACLR
reset_n => a[62].ACLR
reset_n => a[63].ACLR
reset_n => i[0].ACLR
reset_n => i[1].ACLR
reset_n => i[2].ACLR
reset_n => i[3].ACLR
reset_n => i[4].ACLR
reset_n => i[5].ACLR
reset_n => i[6].ACLR
reset_n => i[7].ACLR
reset_n => i[8].ACLR
reset_n => i[9].ACLR
reset_n => i[10].ACLR
reset_n => i[11].ACLR
reset_n => i[12].ACLR
reset_n => i[13].ACLR
reset_n => i[14].ACLR
reset_n => i[15].ACLR
reset_n => i[16].ACLR
reset_n => i[17].ACLR
reset_n => i[18].ACLR
reset_n => i[19].ACLR
reset_n => i[20].ACLR
reset_n => i[21].ACLR
reset_n => i[22].ACLR
reset_n => i[23].ACLR
reset_n => i[24].ACLR
reset_n => i[25].ACLR
reset_n => i[26].ACLR
reset_n => i[27].ACLR
reset_n => i[28].ACLR
reset_n => i[29].ACLR
reset_n => i[30].ACLR
reset_n => i[31].ACLR
res_fase[0] => ~NO_FANOUT~
res_fase[1] => ~NO_FANOUT~
res_fase[2] => ~NO_FANOUT~
res_fase[3] => ~NO_FANOUT~
res_fase[4] => ~NO_FANOUT~
res_fase[5] => ~NO_FANOUT~
res_fase[6] => ~NO_FANOUT~
res_fase[7] => ~NO_FANOUT~
res_fase[8] => ~NO_FANOUT~
res_fase[9] => ~NO_FANOUT~
res_fase[10] => ~NO_FANOUT~
res_fase[11] => ~NO_FANOUT~
res_fase[12] => ~NO_FANOUT~
res_fase[13] => ~NO_FANOUT~
res_fase[14] => ~NO_FANOUT~
res_fase[15] => ~NO_FANOUT~
res_fase[16] => ~NO_FANOUT~
res_fase[17] => ~NO_FANOUT~
res_fase[18] => ~NO_FANOUT~
res_fase[19] => ~NO_FANOUT~
res_fase[20] => Mult0.IN86
res_fase[20] => Mult0.IN87
res_fase[21] => Mult0.IN84
res_fase[21] => Mult0.IN85
res_fase[22] => Mult0.IN82
res_fase[22] => Mult0.IN83
res_fase[23] => Mult0.IN80
res_fase[23] => Mult0.IN81
res_fase[24] => Mult0.IN78
res_fase[24] => Mult0.IN79
res_fase[25] => Mult0.IN76
res_fase[25] => Mult0.IN77
res_fase[26] => Mult0.IN74
res_fase[26] => Mult0.IN75
res_fase[27] => Mult0.IN72
res_fase[27] => Mult0.IN73
res_fase[28] => Mult0.IN70
res_fase[28] => Mult0.IN71
res_fase[29] => Mult0.IN68
res_fase[29] => Mult0.IN69
res_fase[30] => Mult0.IN66
res_fase[30] => Mult0.IN67
res_fase[31] => Mult0.IN64
res_fase[31] => Mult0.IN65
res_fase[32] => Mult0.IN62
res_fase[32] => Mult0.IN63
res_fase[33] => Mult0.IN60
res_fase[33] => Mult0.IN61
res_fase[34] => Mult0.IN58
res_fase[34] => Mult0.IN59
res_fase[35] => Mult0.IN56
res_fase[35] => Mult0.IN57
res_fase[36] => Mult0.IN54
res_fase[36] => Mult0.IN55
res_fase[37] => Mult0.IN52
res_fase[37] => Mult0.IN53
res_fase[38] => Mult0.IN50
res_fase[38] => Mult0.IN51
res_fase[39] => Mult0.IN48
res_fase[39] => Mult0.IN49
res_fase[40] => Mult0.IN46
res_fase[40] => Mult0.IN47
res_fase[41] => Mult0.IN44
res_fase[41] => Mult0.IN45
res_fase[42] => Mult0.IN42
res_fase[42] => Mult0.IN43
res_fase[43] => Mult0.IN40
res_fase[43] => Mult0.IN41
res_fase[44] => Mult0.IN38
res_fase[44] => Mult0.IN39
res_fase[45] => Mult0.IN36
res_fase[45] => Mult0.IN37
res_fase[46] => Mult0.IN34
res_fase[46] => Mult0.IN35
res_fase[47] => Mult0.IN32
res_fase[47] => Mult0.IN33
res_fase[48] => Mult0.IN30
res_fase[48] => Mult0.IN31
res_fase[49] => Mult0.IN28
res_fase[49] => Mult0.IN29
res_fase[50] => Mult0.IN26
res_fase[50] => Mult0.IN27
res_fase[51] => Mult0.IN24
res_fase[51] => Mult0.IN25
res_fase[52] => Mult0.IN22
res_fase[52] => Mult0.IN23
res_fase[53] => Mult0.IN20
res_fase[53] => Mult0.IN21
res_fase[54] => Mult0.IN18
res_fase[54] => Mult0.IN19
res_fase[55] => Mult0.IN16
res_fase[55] => Mult0.IN17
res_fase[56] => Mult0.IN14
res_fase[56] => Mult0.IN15
res_fase[57] => Mult0.IN12
res_fase[57] => Mult0.IN13
res_fase[58] => Mult0.IN10
res_fase[58] => Mult0.IN11
res_fase[59] => Mult0.IN8
res_fase[59] => Mult0.IN9
res_fase[60] => Mult0.IN6
res_fase[60] => Mult0.IN7
res_fase[61] => Mult0.IN4
res_fase[61] => Mult0.IN5
res_fase[62] => Mult0.IN2
res_fase[62] => Mult0.IN3
res_fase[63] => Mult0.IN0
res_fase[63] => Mult0.IN1
res_cuad[0] => ~NO_FANOUT~
res_cuad[1] => ~NO_FANOUT~
res_cuad[2] => ~NO_FANOUT~
res_cuad[3] => ~NO_FANOUT~
res_cuad[4] => ~NO_FANOUT~
res_cuad[5] => ~NO_FANOUT~
res_cuad[6] => ~NO_FANOUT~
res_cuad[7] => ~NO_FANOUT~
res_cuad[8] => ~NO_FANOUT~
res_cuad[9] => ~NO_FANOUT~
res_cuad[10] => ~NO_FANOUT~
res_cuad[11] => ~NO_FANOUT~
res_cuad[12] => ~NO_FANOUT~
res_cuad[13] => ~NO_FANOUT~
res_cuad[14] => ~NO_FANOUT~
res_cuad[15] => ~NO_FANOUT~
res_cuad[16] => ~NO_FANOUT~
res_cuad[17] => ~NO_FANOUT~
res_cuad[18] => ~NO_FANOUT~
res_cuad[19] => ~NO_FANOUT~
res_cuad[20] => Mult1.IN86
res_cuad[20] => Mult1.IN87
res_cuad[21] => Mult1.IN84
res_cuad[21] => Mult1.IN85
res_cuad[22] => Mult1.IN82
res_cuad[22] => Mult1.IN83
res_cuad[23] => Mult1.IN80
res_cuad[23] => Mult1.IN81
res_cuad[24] => Mult1.IN78
res_cuad[24] => Mult1.IN79
res_cuad[25] => Mult1.IN76
res_cuad[25] => Mult1.IN77
res_cuad[26] => Mult1.IN74
res_cuad[26] => Mult1.IN75
res_cuad[27] => Mult1.IN72
res_cuad[27] => Mult1.IN73
res_cuad[28] => Mult1.IN70
res_cuad[28] => Mult1.IN71
res_cuad[29] => Mult1.IN68
res_cuad[29] => Mult1.IN69
res_cuad[30] => Mult1.IN66
res_cuad[30] => Mult1.IN67
res_cuad[31] => Mult1.IN64
res_cuad[31] => Mult1.IN65
res_cuad[32] => Mult1.IN62
res_cuad[32] => Mult1.IN63
res_cuad[33] => Mult1.IN60
res_cuad[33] => Mult1.IN61
res_cuad[34] => Mult1.IN58
res_cuad[34] => Mult1.IN59
res_cuad[35] => Mult1.IN56
res_cuad[35] => Mult1.IN57
res_cuad[36] => Mult1.IN54
res_cuad[36] => Mult1.IN55
res_cuad[37] => Mult1.IN52
res_cuad[37] => Mult1.IN53
res_cuad[38] => Mult1.IN50
res_cuad[38] => Mult1.IN51
res_cuad[39] => Mult1.IN48
res_cuad[39] => Mult1.IN49
res_cuad[40] => Mult1.IN46
res_cuad[40] => Mult1.IN47
res_cuad[41] => Mult1.IN44
res_cuad[41] => Mult1.IN45
res_cuad[42] => Mult1.IN42
res_cuad[42] => Mult1.IN43
res_cuad[43] => Mult1.IN40
res_cuad[43] => Mult1.IN41
res_cuad[44] => Mult1.IN38
res_cuad[44] => Mult1.IN39
res_cuad[45] => Mult1.IN36
res_cuad[45] => Mult1.IN37
res_cuad[46] => Mult1.IN34
res_cuad[46] => Mult1.IN35
res_cuad[47] => Mult1.IN32
res_cuad[47] => Mult1.IN33
res_cuad[48] => Mult1.IN30
res_cuad[48] => Mult1.IN31
res_cuad[49] => Mult1.IN28
res_cuad[49] => Mult1.IN29
res_cuad[50] => Mult1.IN26
res_cuad[50] => Mult1.IN27
res_cuad[51] => Mult1.IN24
res_cuad[51] => Mult1.IN25
res_cuad[52] => Mult1.IN22
res_cuad[52] => Mult1.IN23
res_cuad[53] => Mult1.IN20
res_cuad[53] => Mult1.IN21
res_cuad[54] => Mult1.IN18
res_cuad[54] => Mult1.IN19
res_cuad[55] => Mult1.IN16
res_cuad[55] => Mult1.IN17
res_cuad[56] => Mult1.IN14
res_cuad[56] => Mult1.IN15
res_cuad[57] => Mult1.IN12
res_cuad[57] => Mult1.IN13
res_cuad[58] => Mult1.IN10
res_cuad[58] => Mult1.IN11
res_cuad[59] => Mult1.IN8
res_cuad[59] => Mult1.IN9
res_cuad[60] => Mult1.IN6
res_cuad[60] => Mult1.IN7
res_cuad[61] => Mult1.IN4
res_cuad[61] => Mult1.IN5
res_cuad[62] => Mult1.IN2
res_cuad[62] => Mult1.IN3
res_cuad[63] => Mult1.IN0
res_cuad[63] => Mult1.IN1
done <= done~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[0] <= amplitud[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[1] <= amplitud[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[2] <= amplitud[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[3] <= amplitud[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[4] <= amplitud[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[5] <= amplitud[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[6] <= amplitud[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[7] <= amplitud[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[8] <= amplitud[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[9] <= amplitud[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[10] <= amplitud[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[11] <= amplitud[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[12] <= amplitud[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[13] <= amplitud[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[14] <= amplitud[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[15] <= amplitud[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[16] <= amplitud[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[17] <= amplitud[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[18] <= amplitud[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[19] <= amplitud[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[20] <= amplitud[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[21] <= amplitud[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[22] <= amplitud[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[23] <= amplitud[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[24] <= amplitud[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[25] <= amplitud[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[26] <= amplitud[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[27] <= amplitud[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[28] <= amplitud[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[29] <= amplitud[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[30] <= amplitud[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[31] <= amplitud[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[32] <= amplitud[32]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[33] <= amplitud[33]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[34] <= amplitud[34]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[35] <= amplitud[35]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[36] <= amplitud[36]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[37] <= amplitud[37]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[38] <= amplitud[38]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[39] <= amplitud[39]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[40] <= amplitud[40]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[41] <= amplitud[41]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[42] <= amplitud[42]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[43] <= amplitud[43]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[44] <= amplitud[44]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[45] <= amplitud[45]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[46] <= amplitud[46]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[47] <= amplitud[47]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[48] <= amplitud[48]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[49] <= amplitud[49]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[50] <= amplitud[50]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[51] <= amplitud[51]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[52] <= amplitud[52]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[53] <= amplitud[53]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[54] <= amplitud[54]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[55] <= amplitud[55]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[56] <= amplitud[56]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[57] <= amplitud[57]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[58] <= amplitud[58]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[59] <= amplitud[59]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[60] <= amplitud[60]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[61] <= amplitud[61]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[62] <= amplitud[62]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[63] <= amplitud[63]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|coherent_average_tb|coherent_average_sm:CA
clk_rapido => y.we_a.CLK
clk_rapido => y.waddr_a[6].CLK
clk_rapido => y.waddr_a[5].CLK
clk_rapido => y.waddr_a[4].CLK
clk_rapido => y.waddr_a[3].CLK
clk_rapido => y.waddr_a[2].CLK
clk_rapido => y.waddr_a[1].CLK
clk_rapido => y.waddr_a[0].CLK
clk_rapido => y.data_a[26].CLK
clk_rapido => y.data_a[25].CLK
clk_rapido => y.data_a[24].CLK
clk_rapido => y.data_a[23].CLK
clk_rapido => y.data_a[22].CLK
clk_rapido => y.data_a[21].CLK
clk_rapido => y.data_a[20].CLK
clk_rapido => y.data_a[19].CLK
clk_rapido => y.data_a[18].CLK
clk_rapido => y.data_a[17].CLK
clk_rapido => y.data_a[16].CLK
clk_rapido => y.data_a[15].CLK
clk_rapido => y.data_a[14].CLK
clk_rapido => y.data_a[13].CLK
clk_rapido => y.data_a[12].CLK
clk_rapido => y.data_a[11].CLK
clk_rapido => y.data_a[10].CLK
clk_rapido => y.data_a[9].CLK
clk_rapido => y.data_a[8].CLK
clk_rapido => y.data_a[7].CLK
clk_rapido => y.data_a[6].CLK
clk_rapido => y.data_a[5].CLK
clk_rapido => y.data_a[4].CLK
clk_rapido => y.data_a[3].CLK
clk_rapido => y.data_a[2].CLK
clk_rapido => y.data_a[1].CLK
clk_rapido => y.data_a[0].CLK
clk_rapido => x_1[0].CLK
clk_rapido => x_1[1].CLK
clk_rapido => x_1[2].CLK
clk_rapido => x_1[3].CLK
clk_rapido => x_1[4].CLK
clk_rapido => x_1[5].CLK
clk_rapido => x_1[6].CLK
clk_rapido => x_1[7].CLK
clk_rapido => x_1[8].CLK
clk_rapido => x_1[9].CLK
clk_rapido => x_1[10].CLK
clk_rapido => x_1[11].CLK
clk_rapido => x_1[12].CLK
clk_rapido => x_1[13].CLK
clk_rapido => sum_actual[0].CLK
clk_rapido => sum_actual[1].CLK
clk_rapido => sum_actual[2].CLK
clk_rapido => sum_actual[3].CLK
clk_rapido => sum_actual[4].CLK
clk_rapido => sum_actual[5].CLK
clk_rapido => sum_actual[6].CLK
clk_rapido => sum_actual[7].CLK
clk_rapido => sum_actual[8].CLK
clk_rapido => sum_actual[9].CLK
clk_rapido => sum_actual[10].CLK
clk_rapido => sum_actual[11].CLK
clk_rapido => sum_actual[12].CLK
clk_rapido => sum_actual[13].CLK
clk_rapido => sum_actual[14].CLK
clk_rapido => sum_actual[15].CLK
clk_rapido => sum_actual[16].CLK
clk_rapido => sum_actual[17].CLK
clk_rapido => sum_actual[18].CLK
clk_rapido => sum_actual[19].CLK
clk_rapido => sum_actual[20].CLK
clk_rapido => sum_actual[21].CLK
clk_rapido => sum_actual[22].CLK
clk_rapido => sum_actual[23].CLK
clk_rapido => sum_actual[24].CLK
clk_rapido => sum_actual[25].CLK
clk_rapido => sum_actual[26].CLK
clk_rapido => y_actual[0].CLK
clk_rapido => y_actual[1].CLK
clk_rapido => y_actual[2].CLK
clk_rapido => y_actual[3].CLK
clk_rapido => y_actual[4].CLK
clk_rapido => y_actual[5].CLK
clk_rapido => y_actual[6].CLK
clk_rapido => y_actual[7].CLK
clk_rapido => y_actual[8].CLK
clk_rapido => y_actual[9].CLK
clk_rapido => y_actual[10].CLK
clk_rapido => y_actual[11].CLK
clk_rapido => y_actual[12].CLK
clk_rapido => y_actual[13].CLK
clk_rapido => y_actual[14].CLK
clk_rapido => y_actual[15].CLK
clk_rapido => y_actual[16].CLK
clk_rapido => y_actual[17].CLK
clk_rapido => y_actual[18].CLK
clk_rapido => y_actual[19].CLK
clk_rapido => y_actual[20].CLK
clk_rapido => y_actual[21].CLK
clk_rapido => y_actual[22].CLK
clk_rapido => y_actual[23].CLK
clk_rapido => y_actual[24].CLK
clk_rapido => y_actual[25].CLK
clk_rapido => y_actual[26].CLK
clk_rapido => k[0].CLK
clk_rapido => k[1].CLK
clk_rapido => k[2].CLK
clk_rapido => k[3].CLK
clk_rapido => k[4].CLK
clk_rapido => k[5].CLK
clk_rapido => k[6].CLK
clk_rapido => k[7].CLK
clk_rapido => k[8].CLK
clk_rapido => k[9].CLK
clk_rapido => k[10].CLK
clk_rapido => k[11].CLK
clk_rapido => k[12].CLK
clk_rapido => k[13].CLK
clk_rapido => k[14].CLK
clk_rapido => k[15].CLK
clk_rapido => n_2[0].CLK
clk_rapido => n_2[1].CLK
clk_rapido => n_2[2].CLK
clk_rapido => n_2[3].CLK
clk_rapido => n_2[4].CLK
clk_rapido => n_2[5].CLK
clk_rapido => n_2[6].CLK
clk_rapido => n_1[0].CLK
clk_rapido => n_1[1].CLK
clk_rapido => n_1[2].CLK
clk_rapido => n_1[3].CLK
clk_rapido => n_1[4].CLK
clk_rapido => n_1[5].CLK
clk_rapido => n_1[6].CLK
clk_rapido => n[0].CLK
clk_rapido => n[1].CLK
clk_rapido => n[2].CLK
clk_rapido => n[3].CLK
clk_rapido => n[4].CLK
clk_rapido => n[5].CLK
clk_rapido => n[6].CLK
clk_rapido => cycled.CLK
clk_rapido => state~1.DATAIN
clk_rapido => y.CLK0
clk_lento => data_out_reg[0].CLK
clk_lento => data_out_reg[1].CLK
clk_lento => data_out_reg[2].CLK
clk_lento => data_out_reg[3].CLK
clk_lento => data_out_reg[4].CLK
clk_lento => data_out_reg[5].CLK
clk_lento => data_out_reg[6].CLK
clk_lento => data_out_reg[7].CLK
clk_lento => data_out_reg[8].CLK
clk_lento => data_out_reg[9].CLK
clk_lento => data_out_reg[10].CLK
clk_lento => data_out_reg[11].CLK
clk_lento => data_out_reg[12].CLK
clk_lento => data_out_reg[13].CLK
clk_lento => data_out_reg[14].CLK
clk_lento => data_out_reg[15].CLK
clk_lento => data_out_reg[16].CLK
clk_lento => data_out_reg[17].CLK
clk_lento => data_out_reg[18].CLK
clk_lento => data_out_reg[19].CLK
clk_lento => data_out_reg[20].CLK
clk_lento => data_out_reg[21].CLK
clk_lento => data_out_reg[22].CLK
clk_lento => data_out_reg[23].CLK
clk_lento => data_out_reg[24].CLK
clk_lento => data_out_reg[25].CLK
clk_lento => data_out_reg[26].CLK
clk_lento => data_out_valid_reg.CLK
clk_lento => h[0].CLK
clk_lento => h[1].CLK
clk_lento => h[2].CLK
clk_lento => h[3].CLK
clk_lento => h[4].CLK
clk_lento => h[5].CLK
clk_lento => h[6].CLK
reset_n => comb.IN1
reset_n => x_1[0].ACLR
reset_n => x_1[1].ACLR
reset_n => x_1[2].ACLR
reset_n => x_1[3].ACLR
reset_n => x_1[4].ACLR
reset_n => x_1[5].ACLR
reset_n => x_1[6].ACLR
reset_n => x_1[7].ACLR
reset_n => x_1[8].ACLR
reset_n => x_1[9].ACLR
reset_n => x_1[10].ACLR
reset_n => x_1[11].ACLR
reset_n => x_1[12].ACLR
reset_n => x_1[13].ACLR
reset_n => sum_actual[0].ACLR
reset_n => sum_actual[1].ACLR
reset_n => sum_actual[2].ACLR
reset_n => sum_actual[3].ACLR
reset_n => sum_actual[4].ACLR
reset_n => sum_actual[5].ACLR
reset_n => sum_actual[6].ACLR
reset_n => sum_actual[7].ACLR
reset_n => sum_actual[8].ACLR
reset_n => sum_actual[9].ACLR
reset_n => sum_actual[10].ACLR
reset_n => sum_actual[11].ACLR
reset_n => sum_actual[12].ACLR
reset_n => sum_actual[13].ACLR
reset_n => sum_actual[14].ACLR
reset_n => sum_actual[15].ACLR
reset_n => sum_actual[16].ACLR
reset_n => sum_actual[17].ACLR
reset_n => sum_actual[18].ACLR
reset_n => sum_actual[19].ACLR
reset_n => sum_actual[20].ACLR
reset_n => sum_actual[21].ACLR
reset_n => sum_actual[22].ACLR
reset_n => sum_actual[23].ACLR
reset_n => sum_actual[24].ACLR
reset_n => sum_actual[25].ACLR
reset_n => sum_actual[26].ACLR
reset_n => y_actual[0].ACLR
reset_n => y_actual[1].ACLR
reset_n => y_actual[2].ACLR
reset_n => y_actual[3].ACLR
reset_n => y_actual[4].ACLR
reset_n => y_actual[5].ACLR
reset_n => y_actual[6].ACLR
reset_n => y_actual[7].ACLR
reset_n => y_actual[8].ACLR
reset_n => y_actual[9].ACLR
reset_n => y_actual[10].ACLR
reset_n => y_actual[11].ACLR
reset_n => y_actual[12].ACLR
reset_n => y_actual[13].ACLR
reset_n => y_actual[14].ACLR
reset_n => y_actual[15].ACLR
reset_n => y_actual[16].ACLR
reset_n => y_actual[17].ACLR
reset_n => y_actual[18].ACLR
reset_n => y_actual[19].ACLR
reset_n => y_actual[20].ACLR
reset_n => y_actual[21].ACLR
reset_n => y_actual[22].ACLR
reset_n => y_actual[23].ACLR
reset_n => y_actual[24].ACLR
reset_n => y_actual[25].ACLR
reset_n => y_actual[26].ACLR
reset_n => k[0].ACLR
reset_n => k[1].ACLR
reset_n => k[2].ACLR
reset_n => k[3].ACLR
reset_n => k[4].ACLR
reset_n => k[5].ACLR
reset_n => k[6].ACLR
reset_n => k[7].ACLR
reset_n => k[8].ACLR
reset_n => k[9].ACLR
reset_n => k[10].ACLR
reset_n => k[11].ACLR
reset_n => k[12].ACLR
reset_n => k[13].ACLR
reset_n => k[14].ACLR
reset_n => k[15].ACLR
reset_n => n_2[0].ACLR
reset_n => n_2[1].ACLR
reset_n => n_2[2].ACLR
reset_n => n_2[3].ACLR
reset_n => n_2[4].ACLR
reset_n => n_2[5].ACLR
reset_n => n_2[6].ACLR
reset_n => n_1[0].ACLR
reset_n => n_1[1].ACLR
reset_n => n_1[2].ACLR
reset_n => n_1[3].ACLR
reset_n => n_1[4].ACLR
reset_n => n_1[5].ACLR
reset_n => n_1[6].ACLR
reset_n => n[0].ACLR
reset_n => n[1].ACLR
reset_n => n[2].ACLR
reset_n => n[3].ACLR
reset_n => n[4].ACLR
reset_n => n[5].ACLR
reset_n => n[6].ACLR
reset_n => data_out_reg[0].ACLR
reset_n => data_out_reg[1].ACLR
reset_n => data_out_reg[2].ACLR
reset_n => data_out_reg[3].ACLR
reset_n => data_out_reg[4].ACLR
reset_n => data_out_reg[5].ACLR
reset_n => data_out_reg[6].ACLR
reset_n => data_out_reg[7].ACLR
reset_n => data_out_reg[8].ACLR
reset_n => data_out_reg[9].ACLR
reset_n => data_out_reg[10].ACLR
reset_n => data_out_reg[11].ACLR
reset_n => data_out_reg[12].ACLR
reset_n => data_out_reg[13].ACLR
reset_n => data_out_reg[14].ACLR
reset_n => data_out_reg[15].ACLR
reset_n => data_out_reg[16].ACLR
reset_n => data_out_reg[17].ACLR
reset_n => data_out_reg[18].ACLR
reset_n => data_out_reg[19].ACLR
reset_n => data_out_reg[20].ACLR
reset_n => data_out_reg[21].ACLR
reset_n => data_out_reg[22].ACLR
reset_n => data_out_reg[23].ACLR
reset_n => data_out_reg[24].ACLR
reset_n => data_out_reg[25].ACLR
reset_n => data_out_reg[26].ACLR
reset_n => data_out_valid_reg.ACLR
reset_n => h[0].ACLR
reset_n => h[1].ACLR
reset_n => h[2].ACLR
reset_n => h[3].ACLR
reset_n => h[4].ACLR
reset_n => h[5].ACLR
reset_n => h[6].ACLR
reset_n => cycled.ACLR
reset_n => state~3.DATAIN
enable => Selector1.IN3
enable => Selector0.IN2
x[0] => x_1.DATAB
x[1] => x_1.DATAB
x[2] => x_1.DATAB
x[3] => x_1.DATAB
x[4] => x_1.DATAB
x[5] => x_1.DATAB
x[6] => x_1.DATAB
x[7] => x_1.DATAB
x[8] => x_1.DATAB
x[9] => x_1.DATAB
x[10] => x_1.DATAB
x[11] => x_1.DATAB
x[12] => x_1.DATAB
x[13] => x_1.DATAB
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => y_actual.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => x_1.OUTPUTSELECT
x_valid => n.OUTPUTSELECT
x_valid => n.OUTPUTSELECT
x_valid => n.OUTPUTSELECT
x_valid => n.OUTPUTSELECT
x_valid => n.OUTPUTSELECT
x_valid => n.OUTPUTSELECT
x_valid => n.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => sum_actual.OUTPUTSELECT
x_valid => n_1.OUTPUTSELECT
x_valid => n_1.OUTPUTSELECT
x_valid => n_1.OUTPUTSELECT
x_valid => n_1.OUTPUTSELECT
x_valid => n_1.OUTPUTSELECT
x_valid => n_1.OUTPUTSELECT
x_valid => n_1.OUTPUTSELECT
x_valid => n_2.OUTPUTSELECT
x_valid => n_2.OUTPUTSELECT
x_valid => n_2.OUTPUTSELECT
x_valid => n_2.OUTPUTSELECT
x_valid => n_2.OUTPUTSELECT
x_valid => n_2.OUTPUTSELECT
x_valid => n_2.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => k.OUTPUTSELECT
x_valid => Selector5.IN3
data_out[0] <= data_out_reg[0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= data_out_reg[1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= data_out_reg[2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= data_out_reg[3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= data_out_reg[4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= data_out_reg[5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= data_out_reg[6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= data_out_reg[7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= data_out_reg[8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= data_out_reg[9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= data_out_reg[10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= data_out_reg[11].DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= data_out_reg[12].DB_MAX_OUTPUT_PORT_TYPE
data_out[13] <= data_out_reg[13].DB_MAX_OUTPUT_PORT_TYPE
data_out[14] <= data_out_reg[14].DB_MAX_OUTPUT_PORT_TYPE
data_out[15] <= data_out_reg[15].DB_MAX_OUTPUT_PORT_TYPE
data_out[16] <= data_out_reg[16].DB_MAX_OUTPUT_PORT_TYPE
data_out[17] <= data_out_reg[17].DB_MAX_OUTPUT_PORT_TYPE
data_out[18] <= data_out_reg[18].DB_MAX_OUTPUT_PORT_TYPE
data_out[19] <= data_out_reg[19].DB_MAX_OUTPUT_PORT_TYPE
data_out[20] <= data_out_reg[20].DB_MAX_OUTPUT_PORT_TYPE
data_out[21] <= data_out_reg[21].DB_MAX_OUTPUT_PORT_TYPE
data_out[22] <= data_out_reg[22].DB_MAX_OUTPUT_PORT_TYPE
data_out[23] <= data_out_reg[23].DB_MAX_OUTPUT_PORT_TYPE
data_out[24] <= data_out_reg[24].DB_MAX_OUTPUT_PORT_TYPE
data_out[25] <= data_out_reg[25].DB_MAX_OUTPUT_PORT_TYPE
data_out[26] <= data_out_reg[26].DB_MAX_OUTPUT_PORT_TYPE
data_out[27] <= <GND>
data_out[28] <= <GND>
data_out[29] <= <GND>
data_out[30] <= <GND>
data_out[31] <= <GND>
data_out_valid <= data_out_valid_reg.DB_MAX_OUTPUT_PORT_TYPE


|coherent_average_tb|lockin:lockin_corto
clk => ref_cos_actual[0].CLK
clk => ref_cos_actual[1].CLK
clk => ref_cos_actual[2].CLK
clk => ref_cos_actual[3].CLK
clk => ref_cos_actual[4].CLK
clk => ref_cos_actual[5].CLK
clk => ref_cos_actual[6].CLK
clk => ref_cos_actual[7].CLK
clk => ref_cos_actual[8].CLK
clk => ref_cos_actual[9].CLK
clk => ref_cos_actual[10].CLK
clk => ref_cos_actual[11].CLK
clk => ref_cos_actual[12].CLK
clk => ref_cos_actual[13].CLK
clk => ref_cos_actual[14].CLK
clk => ref_cos_actual[15].CLK
clk => ref_cos_actual[16].CLK
clk => ref_cos_actual[17].CLK
clk => ref_cos_actual[18].CLK
clk => ref_cos_actual[19].CLK
clk => ref_cos_actual[20].CLK
clk => ref_cos_actual[21].CLK
clk => ref_cos_actual[22].CLK
clk => ref_cos_actual[23].CLK
clk => ref_cos_actual[24].CLK
clk => ref_cos_actual[25].CLK
clk => ref_cos_actual[26].CLK
clk => ref_cos_actual[27].CLK
clk => ref_cos_actual[28].CLK
clk => ref_cos_actual[29].CLK
clk => ref_cos_actual[30].CLK
clk => ref_cos_actual[31].CLK
clk => ref_cos_actual[32].CLK
clk => ref_cos_actual[33].CLK
clk => ref_cos_actual[34].CLK
clk => ref_cos_actual[35].CLK
clk => ref_cos_actual[36].CLK
clk => ref_cos_actual[37].CLK
clk => ref_cos_actual[38].CLK
clk => ref_cos_actual[39].CLK
clk => ref_cos_actual[40].CLK
clk => ref_cos_actual[41].CLK
clk => ref_cos_actual[42].CLK
clk => ref_sen_actual[0].CLK
clk => ref_sen_actual[1].CLK
clk => ref_sen_actual[2].CLK
clk => ref_sen_actual[3].CLK
clk => ref_sen_actual[4].CLK
clk => ref_sen_actual[5].CLK
clk => ref_sen_actual[6].CLK
clk => ref_sen_actual[7].CLK
clk => ref_sen_actual[8].CLK
clk => ref_sen_actual[9].CLK
clk => ref_sen_actual[10].CLK
clk => ref_sen_actual[11].CLK
clk => ref_sen_actual[12].CLK
clk => ref_sen_actual[13].CLK
clk => ref_sen_actual[14].CLK
clk => ref_sen_actual[15].CLK
clk => ref_sen_actual[16].CLK
clk => ref_sen_actual[17].CLK
clk => ref_sen_actual[18].CLK
clk => ref_sen_actual[19].CLK
clk => ref_sen_actual[20].CLK
clk => ref_sen_actual[21].CLK
clk => ref_sen_actual[22].CLK
clk => ref_sen_actual[23].CLK
clk => ref_sen_actual[24].CLK
clk => ref_sen_actual[25].CLK
clk => ref_sen_actual[26].CLK
clk => ref_sen_actual[27].CLK
clk => ref_sen_actual[28].CLK
clk => ref_sen_actual[29].CLK
clk => ref_sen_actual[30].CLK
clk => ref_sen_actual[31].CLK
clk => ref_sen_actual[32].CLK
clk => ref_sen_actual[33].CLK
clk => ref_sen_actual[34].CLK
clk => ref_sen_actual[35].CLK
clk => ref_sen_actual[36].CLK
clk => ref_sen_actual[37].CLK
clk => ref_sen_actual[38].CLK
clk => ref_sen_actual[39].CLK
clk => ref_sen_actual[40].CLK
clk => ref_sen_actual[41].CLK
clk => ref_sen_actual[42].CLK
clk => prod_cuad[0].CLK
clk => prod_cuad[1].CLK
clk => prod_cuad[2].CLK
clk => prod_cuad[3].CLK
clk => prod_cuad[4].CLK
clk => prod_cuad[5].CLK
clk => prod_cuad[6].CLK
clk => prod_cuad[7].CLK
clk => prod_cuad[8].CLK
clk => prod_cuad[9].CLK
clk => prod_cuad[10].CLK
clk => prod_cuad[11].CLK
clk => prod_cuad[12].CLK
clk => prod_cuad[13].CLK
clk => prod_cuad[14].CLK
clk => prod_cuad[15].CLK
clk => prod_cuad[16].CLK
clk => prod_cuad[17].CLK
clk => prod_cuad[18].CLK
clk => prod_cuad[19].CLK
clk => prod_cuad[20].CLK
clk => prod_cuad[21].CLK
clk => prod_cuad[22].CLK
clk => prod_cuad[23].CLK
clk => prod_cuad[24].CLK
clk => prod_cuad[25].CLK
clk => prod_cuad[26].CLK
clk => prod_cuad[27].CLK
clk => prod_cuad[28].CLK
clk => prod_cuad[29].CLK
clk => prod_cuad[30].CLK
clk => prod_cuad[31].CLK
clk => prod_cuad[32].CLK
clk => prod_cuad[33].CLK
clk => prod_cuad[34].CLK
clk => prod_cuad[35].CLK
clk => prod_cuad[36].CLK
clk => prod_cuad[37].CLK
clk => prod_cuad[38].CLK
clk => prod_cuad[39].CLK
clk => prod_cuad[40].CLK
clk => prod_cuad[41].CLK
clk => prod_cuad[42].CLK
clk => prod_fase[0].CLK
clk => prod_fase[1].CLK
clk => prod_fase[2].CLK
clk => prod_fase[3].CLK
clk => prod_fase[4].CLK
clk => prod_fase[5].CLK
clk => prod_fase[6].CLK
clk => prod_fase[7].CLK
clk => prod_fase[8].CLK
clk => prod_fase[9].CLK
clk => prod_fase[10].CLK
clk => prod_fase[11].CLK
clk => prod_fase[12].CLK
clk => prod_fase[13].CLK
clk => prod_fase[14].CLK
clk => prod_fase[15].CLK
clk => prod_fase[16].CLK
clk => prod_fase[17].CLK
clk => prod_fase[18].CLK
clk => prod_fase[19].CLK
clk => prod_fase[20].CLK
clk => prod_fase[21].CLK
clk => prod_fase[22].CLK
clk => prod_fase[23].CLK
clk => prod_fase[24].CLK
clk => prod_fase[25].CLK
clk => prod_fase[26].CLK
clk => prod_fase[27].CLK
clk => prod_fase[28].CLK
clk => prod_fase[29].CLK
clk => prod_fase[30].CLK
clk => prod_fase[31].CLK
clk => prod_fase[32].CLK
clk => prod_fase[33].CLK
clk => prod_fase[34].CLK
clk => prod_fase[35].CLK
clk => prod_fase[36].CLK
clk => prod_fase[37].CLK
clk => prod_fase[38].CLK
clk => prod_fase[39].CLK
clk => prod_fase[40].CLK
clk => prod_fase[41].CLK
clk => prod_fase[42].CLK
clk => acum_cuad[0].CLK
clk => acum_cuad[1].CLK
clk => acum_cuad[2].CLK
clk => acum_cuad[3].CLK
clk => acum_cuad[4].CLK
clk => acum_cuad[5].CLK
clk => acum_cuad[6].CLK
clk => acum_cuad[7].CLK
clk => acum_cuad[8].CLK
clk => acum_cuad[9].CLK
clk => acum_cuad[10].CLK
clk => acum_cuad[11].CLK
clk => acum_cuad[12].CLK
clk => acum_cuad[13].CLK
clk => acum_cuad[14].CLK
clk => acum_cuad[15].CLK
clk => acum_cuad[16].CLK
clk => acum_cuad[17].CLK
clk => acum_cuad[18].CLK
clk => acum_cuad[19].CLK
clk => acum_cuad[20].CLK
clk => acum_cuad[21].CLK
clk => acum_cuad[22].CLK
clk => acum_cuad[23].CLK
clk => acum_cuad[24].CLK
clk => acum_cuad[25].CLK
clk => acum_cuad[26].CLK
clk => acum_cuad[27].CLK
clk => acum_cuad[28].CLK
clk => acum_cuad[29].CLK
clk => acum_cuad[30].CLK
clk => acum_cuad[31].CLK
clk => acum_cuad[32].CLK
clk => acum_cuad[33].CLK
clk => acum_cuad[34].CLK
clk => acum_cuad[35].CLK
clk => acum_cuad[36].CLK
clk => acum_cuad[37].CLK
clk => acum_cuad[38].CLK
clk => acum_cuad[39].CLK
clk => acum_cuad[40].CLK
clk => acum_cuad[41].CLK
clk => acum_cuad[42].CLK
clk => acum_cuad[43].CLK
clk => acum_cuad[44].CLK
clk => acum_cuad[45].CLK
clk => acum_cuad[46].CLK
clk => acum_cuad[47].CLK
clk => acum_cuad[48].CLK
clk => acum_cuad[49].CLK
clk => acum_fase[0].CLK
clk => acum_fase[1].CLK
clk => acum_fase[2].CLK
clk => acum_fase[3].CLK
clk => acum_fase[4].CLK
clk => acum_fase[5].CLK
clk => acum_fase[6].CLK
clk => acum_fase[7].CLK
clk => acum_fase[8].CLK
clk => acum_fase[9].CLK
clk => acum_fase[10].CLK
clk => acum_fase[11].CLK
clk => acum_fase[12].CLK
clk => acum_fase[13].CLK
clk => acum_fase[14].CLK
clk => acum_fase[15].CLK
clk => acum_fase[16].CLK
clk => acum_fase[17].CLK
clk => acum_fase[18].CLK
clk => acum_fase[19].CLK
clk => acum_fase[20].CLK
clk => acum_fase[21].CLK
clk => acum_fase[22].CLK
clk => acum_fase[23].CLK
clk => acum_fase[24].CLK
clk => acum_fase[25].CLK
clk => acum_fase[26].CLK
clk => acum_fase[27].CLK
clk => acum_fase[28].CLK
clk => acum_fase[29].CLK
clk => acum_fase[30].CLK
clk => acum_fase[31].CLK
clk => acum_fase[32].CLK
clk => acum_fase[33].CLK
clk => acum_fase[34].CLK
clk => acum_fase[35].CLK
clk => acum_fase[36].CLK
clk => acum_fase[37].CLK
clk => acum_fase[38].CLK
clk => acum_fase[39].CLK
clk => acum_fase[40].CLK
clk => acum_fase[41].CLK
clk => acum_fase[42].CLK
clk => acum_fase[43].CLK
clk => acum_fase[44].CLK
clk => acum_fase[45].CLK
clk => acum_fase[46].CLK
clk => acum_fase[47].CLK
clk => acum_fase[48].CLK
clk => acum_fase[49].CLK
clk => x_1[0].CLK
clk => x_1[1].CLK
clk => x_1[2].CLK
clk => x_1[3].CLK
clk => x_1[4].CLK
clk => x_1[5].CLK
clk => x_1[6].CLK
clk => x_1[7].CLK
clk => x_1[8].CLK
clk => x_1[9].CLK
clk => x_1[10].CLK
clk => x_1[11].CLK
clk => x_1[12].CLK
clk => x_1[13].CLK
clk => x_1[14].CLK
clk => x_1[15].CLK
clk => x_1[16].CLK
clk => x_1[17].CLK
clk => x_1[18].CLK
clk => x_1[19].CLK
clk => x_1[20].CLK
clk => x_1[21].CLK
clk => x_1[22].CLK
clk => x_1[23].CLK
clk => x_1[24].CLK
clk => x_1[25].CLK
clk => x_1[26].CLK
clk => x_1[27].CLK
clk => x_1[28].CLK
clk => x_1[29].CLK
clk => x_1[30].CLK
clk => x_1[31].CLK
clk => x_1[32].CLK
clk => x_1[33].CLK
clk => x_1[34].CLK
clk => x_1[35].CLK
clk => x_1[36].CLK
clk => x_1[37].CLK
clk => x_1[38].CLK
clk => x_1[39].CLK
clk => x_1[40].CLK
clk => x_1[41].CLK
clk => x_1[42].CLK
clk => k[0].CLK
clk => k[1].CLK
clk => k[2].CLK
clk => k[3].CLK
clk => k[4].CLK
clk => k[5].CLK
clk => k[6].CLK
clk => k[7].CLK
clk => k[8].CLK
clk => k[9].CLK
clk => k[10].CLK
clk => k[11].CLK
clk => k[12].CLK
clk => k[13].CLK
clk => k[14].CLK
clk => k[15].CLK
clk => n_2[0].CLK
clk => n_2[1].CLK
clk => n_2[2].CLK
clk => n_2[3].CLK
clk => n_2[4].CLK
clk => n_2[5].CLK
clk => n_2[6].CLK
clk => n_2[7].CLK
clk => n_1[0].CLK
clk => n_1[1].CLK
clk => n_1[2].CLK
clk => n_1[3].CLK
clk => n_1[4].CLK
clk => n_1[5].CLK
clk => n_1[6].CLK
clk => n_1[7].CLK
clk => n[0].CLK
clk => n[1].CLK
clk => n[2].CLK
clk => n[3].CLK
clk => n[4].CLK
clk => n[5].CLK
clk => n[6].CLK
clk => n[7].CLK
reset_n => ref_cos_actual[0].ACLR
reset_n => ref_cos_actual[1].ACLR
reset_n => ref_cos_actual[2].ACLR
reset_n => ref_cos_actual[3].ACLR
reset_n => ref_cos_actual[4].ACLR
reset_n => ref_cos_actual[5].ACLR
reset_n => ref_cos_actual[6].ACLR
reset_n => ref_cos_actual[7].ACLR
reset_n => ref_cos_actual[8].ACLR
reset_n => ref_cos_actual[9].ACLR
reset_n => ref_cos_actual[10].ACLR
reset_n => ref_cos_actual[11].ACLR
reset_n => ref_cos_actual[12].ACLR
reset_n => ref_cos_actual[13].ACLR
reset_n => ref_cos_actual[14].ACLR
reset_n => ref_cos_actual[15].ACLR
reset_n => ref_cos_actual[16].ACLR
reset_n => ref_cos_actual[17].ACLR
reset_n => ref_cos_actual[18].ACLR
reset_n => ref_cos_actual[19].ACLR
reset_n => ref_cos_actual[20].ACLR
reset_n => ref_cos_actual[21].ACLR
reset_n => ref_cos_actual[22].ACLR
reset_n => ref_cos_actual[23].ACLR
reset_n => ref_cos_actual[24].ACLR
reset_n => ref_cos_actual[25].ACLR
reset_n => ref_cos_actual[26].ACLR
reset_n => ref_cos_actual[27].ACLR
reset_n => ref_cos_actual[28].ACLR
reset_n => ref_cos_actual[29].ACLR
reset_n => ref_cos_actual[30].ACLR
reset_n => ref_cos_actual[31].ACLR
reset_n => ref_cos_actual[32].ACLR
reset_n => ref_cos_actual[33].ACLR
reset_n => ref_cos_actual[34].ACLR
reset_n => ref_cos_actual[35].ACLR
reset_n => ref_cos_actual[36].ACLR
reset_n => ref_cos_actual[37].ACLR
reset_n => ref_cos_actual[38].ACLR
reset_n => ref_cos_actual[39].ACLR
reset_n => ref_cos_actual[40].ACLR
reset_n => ref_cos_actual[41].ACLR
reset_n => ref_cos_actual[42].ACLR
reset_n => ref_sen_actual[0].ACLR
reset_n => ref_sen_actual[1].ACLR
reset_n => ref_sen_actual[2].ACLR
reset_n => ref_sen_actual[3].ACLR
reset_n => ref_sen_actual[4].ACLR
reset_n => ref_sen_actual[5].ACLR
reset_n => ref_sen_actual[6].ACLR
reset_n => ref_sen_actual[7].ACLR
reset_n => ref_sen_actual[8].ACLR
reset_n => ref_sen_actual[9].ACLR
reset_n => ref_sen_actual[10].ACLR
reset_n => ref_sen_actual[11].ACLR
reset_n => ref_sen_actual[12].ACLR
reset_n => ref_sen_actual[13].ACLR
reset_n => ref_sen_actual[14].ACLR
reset_n => ref_sen_actual[15].ACLR
reset_n => ref_sen_actual[16].ACLR
reset_n => ref_sen_actual[17].ACLR
reset_n => ref_sen_actual[18].ACLR
reset_n => ref_sen_actual[19].ACLR
reset_n => ref_sen_actual[20].ACLR
reset_n => ref_sen_actual[21].ACLR
reset_n => ref_sen_actual[22].ACLR
reset_n => ref_sen_actual[23].ACLR
reset_n => ref_sen_actual[24].ACLR
reset_n => ref_sen_actual[25].ACLR
reset_n => ref_sen_actual[26].ACLR
reset_n => ref_sen_actual[27].ACLR
reset_n => ref_sen_actual[28].ACLR
reset_n => ref_sen_actual[29].ACLR
reset_n => ref_sen_actual[30].ACLR
reset_n => ref_sen_actual[31].ACLR
reset_n => ref_sen_actual[32].ACLR
reset_n => ref_sen_actual[33].ACLR
reset_n => ref_sen_actual[34].ACLR
reset_n => ref_sen_actual[35].ACLR
reset_n => ref_sen_actual[36].ACLR
reset_n => ref_sen_actual[37].ACLR
reset_n => ref_sen_actual[38].ACLR
reset_n => ref_sen_actual[39].ACLR
reset_n => ref_sen_actual[40].ACLR
reset_n => ref_sen_actual[41].ACLR
reset_n => ref_sen_actual[42].ACLR
reset_n => prod_cuad[0].ACLR
reset_n => prod_cuad[1].ACLR
reset_n => prod_cuad[2].ACLR
reset_n => prod_cuad[3].ACLR
reset_n => prod_cuad[4].ACLR
reset_n => prod_cuad[5].ACLR
reset_n => prod_cuad[6].ACLR
reset_n => prod_cuad[7].ACLR
reset_n => prod_cuad[8].ACLR
reset_n => prod_cuad[9].ACLR
reset_n => prod_cuad[10].ACLR
reset_n => prod_cuad[11].ACLR
reset_n => prod_cuad[12].ACLR
reset_n => prod_cuad[13].ACLR
reset_n => prod_cuad[14].ACLR
reset_n => prod_cuad[15].ACLR
reset_n => prod_cuad[16].ACLR
reset_n => prod_cuad[17].ACLR
reset_n => prod_cuad[18].ACLR
reset_n => prod_cuad[19].ACLR
reset_n => prod_cuad[20].ACLR
reset_n => prod_cuad[21].ACLR
reset_n => prod_cuad[22].ACLR
reset_n => prod_cuad[23].ACLR
reset_n => prod_cuad[24].ACLR
reset_n => prod_cuad[25].ACLR
reset_n => prod_cuad[26].ACLR
reset_n => prod_cuad[27].ACLR
reset_n => prod_cuad[28].ACLR
reset_n => prod_cuad[29].ACLR
reset_n => prod_cuad[30].ACLR
reset_n => prod_cuad[31].ACLR
reset_n => prod_cuad[32].ACLR
reset_n => prod_cuad[33].ACLR
reset_n => prod_cuad[34].ACLR
reset_n => prod_cuad[35].ACLR
reset_n => prod_cuad[36].ACLR
reset_n => prod_cuad[37].ACLR
reset_n => prod_cuad[38].ACLR
reset_n => prod_cuad[39].ACLR
reset_n => prod_cuad[40].ACLR
reset_n => prod_cuad[41].ACLR
reset_n => prod_cuad[42].ACLR
reset_n => prod_fase[0].ACLR
reset_n => prod_fase[1].ACLR
reset_n => prod_fase[2].ACLR
reset_n => prod_fase[3].ACLR
reset_n => prod_fase[4].ACLR
reset_n => prod_fase[5].ACLR
reset_n => prod_fase[6].ACLR
reset_n => prod_fase[7].ACLR
reset_n => prod_fase[8].ACLR
reset_n => prod_fase[9].ACLR
reset_n => prod_fase[10].ACLR
reset_n => prod_fase[11].ACLR
reset_n => prod_fase[12].ACLR
reset_n => prod_fase[13].ACLR
reset_n => prod_fase[14].ACLR
reset_n => prod_fase[15].ACLR
reset_n => prod_fase[16].ACLR
reset_n => prod_fase[17].ACLR
reset_n => prod_fase[18].ACLR
reset_n => prod_fase[19].ACLR
reset_n => prod_fase[20].ACLR
reset_n => prod_fase[21].ACLR
reset_n => prod_fase[22].ACLR
reset_n => prod_fase[23].ACLR
reset_n => prod_fase[24].ACLR
reset_n => prod_fase[25].ACLR
reset_n => prod_fase[26].ACLR
reset_n => prod_fase[27].ACLR
reset_n => prod_fase[28].ACLR
reset_n => prod_fase[29].ACLR
reset_n => prod_fase[30].ACLR
reset_n => prod_fase[31].ACLR
reset_n => prod_fase[32].ACLR
reset_n => prod_fase[33].ACLR
reset_n => prod_fase[34].ACLR
reset_n => prod_fase[35].ACLR
reset_n => prod_fase[36].ACLR
reset_n => prod_fase[37].ACLR
reset_n => prod_fase[38].ACLR
reset_n => prod_fase[39].ACLR
reset_n => prod_fase[40].ACLR
reset_n => prod_fase[41].ACLR
reset_n => prod_fase[42].ACLR
reset_n => acum_cuad[0].ACLR
reset_n => acum_cuad[1].ACLR
reset_n => acum_cuad[2].ACLR
reset_n => acum_cuad[3].ACLR
reset_n => acum_cuad[4].ACLR
reset_n => acum_cuad[5].ACLR
reset_n => acum_cuad[6].ACLR
reset_n => acum_cuad[7].ACLR
reset_n => acum_cuad[8].ACLR
reset_n => acum_cuad[9].ACLR
reset_n => acum_cuad[10].ACLR
reset_n => acum_cuad[11].ACLR
reset_n => acum_cuad[12].ACLR
reset_n => acum_cuad[13].ACLR
reset_n => acum_cuad[14].ACLR
reset_n => acum_cuad[15].ACLR
reset_n => acum_cuad[16].ACLR
reset_n => acum_cuad[17].ACLR
reset_n => acum_cuad[18].ACLR
reset_n => acum_cuad[19].ACLR
reset_n => acum_cuad[20].ACLR
reset_n => acum_cuad[21].ACLR
reset_n => acum_cuad[22].ACLR
reset_n => acum_cuad[23].ACLR
reset_n => acum_cuad[24].ACLR
reset_n => acum_cuad[25].ACLR
reset_n => acum_cuad[26].ACLR
reset_n => acum_cuad[27].ACLR
reset_n => acum_cuad[28].ACLR
reset_n => acum_cuad[29].ACLR
reset_n => acum_cuad[30].ACLR
reset_n => acum_cuad[31].ACLR
reset_n => acum_cuad[32].ACLR
reset_n => acum_cuad[33].ACLR
reset_n => acum_cuad[34].ACLR
reset_n => acum_cuad[35].ACLR
reset_n => acum_cuad[36].ACLR
reset_n => acum_cuad[37].ACLR
reset_n => acum_cuad[38].ACLR
reset_n => acum_cuad[39].ACLR
reset_n => acum_cuad[40].ACLR
reset_n => acum_cuad[41].ACLR
reset_n => acum_cuad[42].ACLR
reset_n => acum_cuad[43].ACLR
reset_n => acum_cuad[44].ACLR
reset_n => acum_cuad[45].ACLR
reset_n => acum_cuad[46].ACLR
reset_n => acum_cuad[47].ACLR
reset_n => acum_cuad[48].ACLR
reset_n => acum_cuad[49].ACLR
reset_n => acum_fase[0].ACLR
reset_n => acum_fase[1].ACLR
reset_n => acum_fase[2].ACLR
reset_n => acum_fase[3].ACLR
reset_n => acum_fase[4].ACLR
reset_n => acum_fase[5].ACLR
reset_n => acum_fase[6].ACLR
reset_n => acum_fase[7].ACLR
reset_n => acum_fase[8].ACLR
reset_n => acum_fase[9].ACLR
reset_n => acum_fase[10].ACLR
reset_n => acum_fase[11].ACLR
reset_n => acum_fase[12].ACLR
reset_n => acum_fase[13].ACLR
reset_n => acum_fase[14].ACLR
reset_n => acum_fase[15].ACLR
reset_n => acum_fase[16].ACLR
reset_n => acum_fase[17].ACLR
reset_n => acum_fase[18].ACLR
reset_n => acum_fase[19].ACLR
reset_n => acum_fase[20].ACLR
reset_n => acum_fase[21].ACLR
reset_n => acum_fase[22].ACLR
reset_n => acum_fase[23].ACLR
reset_n => acum_fase[24].ACLR
reset_n => acum_fase[25].ACLR
reset_n => acum_fase[26].ACLR
reset_n => acum_fase[27].ACLR
reset_n => acum_fase[28].ACLR
reset_n => acum_fase[29].ACLR
reset_n => acum_fase[30].ACLR
reset_n => acum_fase[31].ACLR
reset_n => acum_fase[32].ACLR
reset_n => acum_fase[33].ACLR
reset_n => acum_fase[34].ACLR
reset_n => acum_fase[35].ACLR
reset_n => acum_fase[36].ACLR
reset_n => acum_fase[37].ACLR
reset_n => acum_fase[38].ACLR
reset_n => acum_fase[39].ACLR
reset_n => acum_fase[40].ACLR
reset_n => acum_fase[41].ACLR
reset_n => acum_fase[42].ACLR
reset_n => acum_fase[43].ACLR
reset_n => acum_fase[44].ACLR
reset_n => acum_fase[45].ACLR
reset_n => acum_fase[46].ACLR
reset_n => acum_fase[47].ACLR
reset_n => acum_fase[48].ACLR
reset_n => acum_fase[49].ACLR
reset_n => x_1[0].ACLR
reset_n => x_1[1].ACLR
reset_n => x_1[2].ACLR
reset_n => x_1[3].ACLR
reset_n => x_1[4].ACLR
reset_n => x_1[5].ACLR
reset_n => x_1[6].ACLR
reset_n => x_1[7].ACLR
reset_n => x_1[8].ACLR
reset_n => x_1[9].ACLR
reset_n => x_1[10].ACLR
reset_n => x_1[11].ACLR
reset_n => x_1[12].ACLR
reset_n => x_1[13].ACLR
reset_n => x_1[14].ACLR
reset_n => x_1[15].ACLR
reset_n => x_1[16].ACLR
reset_n => x_1[17].ACLR
reset_n => x_1[18].ACLR
reset_n => x_1[19].ACLR
reset_n => x_1[20].ACLR
reset_n => x_1[21].ACLR
reset_n => x_1[22].ACLR
reset_n => x_1[23].ACLR
reset_n => x_1[24].ACLR
reset_n => x_1[25].ACLR
reset_n => x_1[26].ACLR
reset_n => x_1[27].ACLR
reset_n => x_1[28].ACLR
reset_n => x_1[29].ACLR
reset_n => x_1[30].ACLR
reset_n => x_1[31].ACLR
reset_n => x_1[32].ACLR
reset_n => x_1[33].ACLR
reset_n => x_1[34].ACLR
reset_n => x_1[35].ACLR
reset_n => x_1[36].ACLR
reset_n => x_1[37].ACLR
reset_n => x_1[38].ACLR
reset_n => x_1[39].ACLR
reset_n => x_1[40].ACLR
reset_n => x_1[41].ACLR
reset_n => x_1[42].ACLR
reset_n => k[0].ACLR
reset_n => k[1].ACLR
reset_n => k[2].ACLR
reset_n => k[3].ACLR
reset_n => k[4].ACLR
reset_n => k[5].ACLR
reset_n => k[6].ACLR
reset_n => k[7].ACLR
reset_n => k[8].ACLR
reset_n => k[9].ACLR
reset_n => k[10].ACLR
reset_n => k[11].ACLR
reset_n => k[12].ACLR
reset_n => k[13].ACLR
reset_n => k[14].ACLR
reset_n => k[15].ACLR
reset_n => n_2[0].ACLR
reset_n => n_2[1].ACLR
reset_n => n_2[2].ACLR
reset_n => n_2[3].ACLR
reset_n => n_2[4].ACLR
reset_n => n_2[5].ACLR
reset_n => n_2[6].ACLR
reset_n => n_2[7].ACLR
reset_n => n_1[0].ACLR
reset_n => n_1[1].ACLR
reset_n => n_1[2].ACLR
reset_n => n_1[3].ACLR
reset_n => n_1[4].ACLR
reset_n => n_1[5].ACLR
reset_n => n_1[6].ACLR
reset_n => n_1[7].ACLR
reset_n => n[0].ACLR
reset_n => n[1].ACLR
reset_n => n[2].ACLR
reset_n => n[3].ACLR
reset_n => n[4].ACLR
reset_n => n[5].ACLR
reset_n => n[6].ACLR
reset_n => n[7].ACLR
x[0] => x_1[0].DATAIN
x[1] => x_1[1].DATAIN
x[2] => x_1[2].DATAIN
x[3] => x_1[3].DATAIN
x[4] => x_1[4].DATAIN
x[5] => x_1[5].DATAIN
x[6] => x_1[6].DATAIN
x[7] => x_1[7].DATAIN
x[8] => x_1[8].DATAIN
x[9] => x_1[9].DATAIN
x[10] => x_1[10].DATAIN
x[11] => x_1[11].DATAIN
x[12] => x_1[12].DATAIN
x[13] => x_1[13].DATAIN
x[14] => x_1[14].DATAIN
x[15] => x_1[15].DATAIN
x[16] => x_1[16].DATAIN
x[17] => x_1[17].DATAIN
x[18] => x_1[18].DATAIN
x[19] => x_1[19].DATAIN
x[20] => x_1[20].DATAIN
x[21] => x_1[21].DATAIN
x[22] => x_1[22].DATAIN
x[23] => x_1[23].DATAIN
x[24] => x_1[24].DATAIN
x[25] => x_1[25].DATAIN
x[26] => x_1[26].DATAIN
x_valid => always0.IN1
data_out_fase[0] <= acum_fase[0].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[1] <= acum_fase[1].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[2] <= acum_fase[2].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[3] <= acum_fase[3].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[4] <= acum_fase[4].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[5] <= acum_fase[5].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[6] <= acum_fase[6].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[7] <= acum_fase[7].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[8] <= acum_fase[8].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[9] <= acum_fase[9].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[10] <= acum_fase[10].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[11] <= acum_fase[11].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[12] <= acum_fase[12].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[13] <= acum_fase[13].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[14] <= acum_fase[14].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[15] <= acum_fase[15].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[16] <= acum_fase[16].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[17] <= acum_fase[17].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[18] <= acum_fase[18].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[19] <= acum_fase[19].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[20] <= acum_fase[20].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[21] <= acum_fase[21].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[22] <= acum_fase[22].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[23] <= acum_fase[23].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[24] <= acum_fase[24].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[25] <= acum_fase[25].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[26] <= acum_fase[26].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[27] <= acum_fase[27].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[28] <= acum_fase[28].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[29] <= acum_fase[29].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[30] <= acum_fase[30].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[31] <= acum_fase[31].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[32] <= acum_fase[32].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[33] <= acum_fase[33].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[34] <= acum_fase[34].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[35] <= acum_fase[35].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[36] <= acum_fase[36].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[37] <= acum_fase[37].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[38] <= acum_fase[38].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[39] <= acum_fase[39].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[40] <= acum_fase[40].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[41] <= acum_fase[41].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[42] <= acum_fase[42].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[43] <= acum_fase[43].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[44] <= acum_fase[44].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[45] <= acum_fase[45].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[46] <= acum_fase[46].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[47] <= acum_fase[47].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[48] <= acum_fase[48].DB_MAX_OUTPUT_PORT_TYPE
data_out_fase[49] <= acum_fase[49].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[0] <= acum_cuad[0].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[1] <= acum_cuad[1].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[2] <= acum_cuad[2].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[3] <= acum_cuad[3].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[4] <= acum_cuad[4].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[5] <= acum_cuad[5].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[6] <= acum_cuad[6].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[7] <= acum_cuad[7].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[8] <= acum_cuad[8].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[9] <= acum_cuad[9].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[10] <= acum_cuad[10].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[11] <= acum_cuad[11].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[12] <= acum_cuad[12].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[13] <= acum_cuad[13].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[14] <= acum_cuad[14].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[15] <= acum_cuad[15].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[16] <= acum_cuad[16].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[17] <= acum_cuad[17].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[18] <= acum_cuad[18].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[19] <= acum_cuad[19].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[20] <= acum_cuad[20].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[21] <= acum_cuad[21].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[22] <= acum_cuad[22].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[23] <= acum_cuad[23].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[24] <= acum_cuad[24].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[25] <= acum_cuad[25].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[26] <= acum_cuad[26].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[27] <= acum_cuad[27].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[28] <= acum_cuad[28].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[29] <= acum_cuad[29].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[30] <= acum_cuad[30].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[31] <= acum_cuad[31].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[32] <= acum_cuad[32].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[33] <= acum_cuad[33].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[34] <= acum_cuad[34].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[35] <= acum_cuad[35].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[36] <= acum_cuad[36].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[37] <= acum_cuad[37].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[38] <= acum_cuad[38].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[39] <= acum_cuad[39].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[40] <= acum_cuad[40].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[41] <= acum_cuad[41].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[42] <= acum_cuad[42].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[43] <= acum_cuad[43].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[44] <= acum_cuad[44].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[45] <= acum_cuad[45].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[46] <= acum_cuad[46].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[47] <= acum_cuad[47].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[48] <= acum_cuad[48].DB_MAX_OUTPUT_PORT_TYPE
data_out_cuad[49] <= acum_cuad[49].DB_MAX_OUTPUT_PORT_TYPE
data_out_valid <= Equal2.DB_MAX_OUTPUT_PORT_TYPE


|coherent_average_tb|lockin_amplitude:amplitud_ca_li_inst
Clock => sq_root[0].CLK
Clock => sq_root[1].CLK
Clock => sq_root[2].CLK
Clock => sq_root[3].CLK
Clock => sq_root[4].CLK
Clock => sq_root[5].CLK
Clock => sq_root[6].CLK
Clock => sq_root[7].CLK
Clock => sq_root[8].CLK
Clock => sq_root[9].CLK
Clock => sq_root[10].CLK
Clock => sq_root[11].CLK
Clock => sq_root[12].CLK
Clock => sq_root[13].CLK
Clock => sq_root[14].CLK
Clock => sq_root[15].CLK
Clock => sq_root[16].CLK
Clock => sq_root[17].CLK
Clock => sq_root[18].CLK
Clock => sq_root[19].CLK
Clock => sq_root[20].CLK
Clock => sq_root[21].CLK
Clock => sq_root[22].CLK
Clock => sq_root[23].CLK
Clock => sq_root[24].CLK
Clock => sq_root[25].CLK
Clock => sq_root[26].CLK
Clock => sq_root[27].CLK
Clock => sq_root[28].CLK
Clock => sq_root[29].CLK
Clock => sq_root[30].CLK
Clock => sq_root[31].CLK
Clock => sq_root[32].CLK
Clock => sq_root[33].CLK
Clock => sq_root[34].CLK
Clock => sq_root[35].CLK
Clock => sq_root[36].CLK
Clock => sq_root[37].CLK
Clock => sq_root[38].CLK
Clock => sq_root[39].CLK
Clock => sq_root[40].CLK
Clock => sq_root[41].CLK
Clock => sq_root[42].CLK
Clock => sq_root[43].CLK
Clock => sq_root[44].CLK
Clock => sq_root[45].CLK
Clock => sq_root[46].CLK
Clock => sq_root[47].CLK
Clock => sq_root[48].CLK
Clock => sq_root[49].CLK
Clock => sq_root[50].CLK
Clock => sq_root[51].CLK
Clock => sq_root[52].CLK
Clock => sq_root[53].CLK
Clock => sq_root[54].CLK
Clock => sq_root[55].CLK
Clock => sq_root[56].CLK
Clock => sq_root[57].CLK
Clock => sq_root[58].CLK
Clock => sq_root[59].CLK
Clock => sq_root[60].CLK
Clock => sq_root[61].CLK
Clock => sq_root[62].CLK
Clock => done~reg0.CLK
Clock => q[0].CLK
Clock => q[1].CLK
Clock => q[2].CLK
Clock => q[3].CLK
Clock => q[4].CLK
Clock => q[5].CLK
Clock => q[6].CLK
Clock => q[7].CLK
Clock => q[8].CLK
Clock => q[9].CLK
Clock => q[10].CLK
Clock => q[11].CLK
Clock => q[12].CLK
Clock => q[13].CLK
Clock => q[14].CLK
Clock => q[15].CLK
Clock => q[16].CLK
Clock => q[17].CLK
Clock => q[18].CLK
Clock => q[19].CLK
Clock => q[20].CLK
Clock => q[21].CLK
Clock => q[22].CLK
Clock => q[23].CLK
Clock => q[24].CLK
Clock => q[25].CLK
Clock => q[26].CLK
Clock => q[27].CLK
Clock => q[28].CLK
Clock => q[29].CLK
Clock => q[30].CLK
Clock => q[31].CLK
Clock => r[0].CLK
Clock => r[1].CLK
Clock => r[2].CLK
Clock => r[3].CLK
Clock => r[4].CLK
Clock => r[5].CLK
Clock => r[6].CLK
Clock => r[7].CLK
Clock => r[8].CLK
Clock => r[9].CLK
Clock => r[10].CLK
Clock => r[11].CLK
Clock => r[12].CLK
Clock => r[13].CLK
Clock => r[14].CLK
Clock => r[15].CLK
Clock => r[16].CLK
Clock => r[17].CLK
Clock => r[18].CLK
Clock => r[19].CLK
Clock => r[20].CLK
Clock => r[21].CLK
Clock => r[22].CLK
Clock => r[23].CLK
Clock => r[24].CLK
Clock => r[25].CLK
Clock => r[26].CLK
Clock => r[27].CLK
Clock => r[28].CLK
Clock => r[29].CLK
Clock => r[30].CLK
Clock => r[31].CLK
Clock => r[33].CLK
Clock => a[0].CLK
Clock => a[1].CLK
Clock => a[2].CLK
Clock => a[3].CLK
Clock => a[4].CLK
Clock => a[5].CLK
Clock => a[6].CLK
Clock => a[7].CLK
Clock => a[8].CLK
Clock => a[9].CLK
Clock => a[10].CLK
Clock => a[11].CLK
Clock => a[12].CLK
Clock => a[13].CLK
Clock => a[14].CLK
Clock => a[15].CLK
Clock => a[16].CLK
Clock => a[17].CLK
Clock => a[18].CLK
Clock => a[19].CLK
Clock => a[20].CLK
Clock => a[21].CLK
Clock => a[22].CLK
Clock => a[23].CLK
Clock => a[24].CLK
Clock => a[25].CLK
Clock => a[26].CLK
Clock => a[27].CLK
Clock => a[28].CLK
Clock => a[29].CLK
Clock => a[30].CLK
Clock => a[31].CLK
Clock => a[32].CLK
Clock => a[33].CLK
Clock => a[34].CLK
Clock => a[35].CLK
Clock => a[36].CLK
Clock => a[37].CLK
Clock => a[38].CLK
Clock => a[39].CLK
Clock => a[40].CLK
Clock => a[41].CLK
Clock => a[42].CLK
Clock => a[43].CLK
Clock => a[44].CLK
Clock => a[45].CLK
Clock => a[46].CLK
Clock => a[47].CLK
Clock => a[48].CLK
Clock => a[49].CLK
Clock => a[50].CLK
Clock => a[51].CLK
Clock => a[52].CLK
Clock => a[53].CLK
Clock => a[54].CLK
Clock => a[55].CLK
Clock => a[56].CLK
Clock => a[57].CLK
Clock => a[58].CLK
Clock => a[59].CLK
Clock => a[60].CLK
Clock => a[61].CLK
Clock => a[62].CLK
Clock => a[63].CLK
Clock => i[0].CLK
Clock => i[1].CLK
Clock => i[2].CLK
Clock => i[3].CLK
Clock => i[4].CLK
Clock => i[5].CLK
Clock => i[6].CLK
Clock => i[7].CLK
Clock => i[8].CLK
Clock => i[9].CLK
Clock => i[10].CLK
Clock => i[11].CLK
Clock => i[12].CLK
Clock => i[13].CLK
Clock => i[14].CLK
Clock => i[15].CLK
Clock => i[16].CLK
Clock => i[17].CLK
Clock => i[18].CLK
Clock => i[19].CLK
Clock => i[20].CLK
Clock => i[21].CLK
Clock => i[22].CLK
Clock => i[23].CLK
Clock => i[24].CLK
Clock => i[25].CLK
Clock => i[26].CLK
Clock => i[27].CLK
Clock => i[28].CLK
Clock => i[29].CLK
Clock => i[30].CLK
Clock => i[31].CLK
Clock => amplitud[0]~reg0.CLK
Clock => amplitud[1]~reg0.CLK
Clock => amplitud[2]~reg0.CLK
Clock => amplitud[3]~reg0.CLK
Clock => amplitud[4]~reg0.CLK
Clock => amplitud[5]~reg0.CLK
Clock => amplitud[6]~reg0.CLK
Clock => amplitud[7]~reg0.CLK
Clock => amplitud[8]~reg0.CLK
Clock => amplitud[9]~reg0.CLK
Clock => amplitud[10]~reg0.CLK
Clock => amplitud[11]~reg0.CLK
Clock => amplitud[12]~reg0.CLK
Clock => amplitud[13]~reg0.CLK
Clock => amplitud[14]~reg0.CLK
Clock => amplitud[15]~reg0.CLK
Clock => amplitud[16]~reg0.CLK
Clock => amplitud[17]~reg0.CLK
Clock => amplitud[18]~reg0.CLK
Clock => amplitud[19]~reg0.CLK
Clock => amplitud[20]~reg0.CLK
Clock => amplitud[21]~reg0.CLK
Clock => amplitud[22]~reg0.CLK
Clock => amplitud[23]~reg0.CLK
Clock => amplitud[24]~reg0.CLK
Clock => amplitud[25]~reg0.CLK
Clock => amplitud[26]~reg0.CLK
Clock => amplitud[27]~reg0.CLK
Clock => amplitud[28]~reg0.CLK
Clock => amplitud[29]~reg0.CLK
Clock => amplitud[30]~reg0.CLK
Clock => amplitud[31]~reg0.CLK
Clock => amplitud[32]~reg0.CLK
Clock => amplitud[33]~reg0.CLK
Clock => amplitud[34]~reg0.CLK
Clock => amplitud[35]~reg0.CLK
Clock => amplitud[36]~reg0.CLK
Clock => amplitud[37]~reg0.CLK
Clock => amplitud[38]~reg0.CLK
Clock => amplitud[39]~reg0.CLK
Clock => amplitud[40]~reg0.CLK
Clock => amplitud[41]~reg0.CLK
Clock => amplitud[42]~reg0.CLK
Clock => amplitud[43]~reg0.CLK
Clock => amplitud[44]~reg0.CLK
Clock => amplitud[45]~reg0.CLK
Clock => amplitud[46]~reg0.CLK
Clock => amplitud[47]~reg0.CLK
Clock => amplitud[48]~reg0.CLK
Clock => amplitud[49]~reg0.CLK
Clock => amplitud[50]~reg0.CLK
Clock => amplitud[51]~reg0.CLK
Clock => amplitud[52]~reg0.CLK
Clock => amplitud[53]~reg0.CLK
Clock => amplitud[54]~reg0.CLK
Clock => amplitud[55]~reg0.CLK
Clock => amplitud[56]~reg0.CLK
Clock => amplitud[57]~reg0.CLK
Clock => amplitud[58]~reg0.CLK
Clock => amplitud[59]~reg0.CLK
Clock => amplitud[60]~reg0.CLK
Clock => amplitud[61]~reg0.CLK
Clock => amplitud[62]~reg0.CLK
Clock => amplitud[63]~reg0.CLK
Clock => num_in[0].CLK
Clock => num_in[1].CLK
Clock => num_in[2].CLK
Clock => num_in[3].CLK
Clock => num_in[4].CLK
Clock => num_in[5].CLK
Clock => num_in[6].CLK
Clock => num_in[7].CLK
Clock => num_in[8].CLK
Clock => num_in[9].CLK
Clock => num_in[10].CLK
Clock => num_in[11].CLK
Clock => num_in[12].CLK
Clock => num_in[13].CLK
Clock => num_in[14].CLK
Clock => num_in[15].CLK
Clock => num_in[16].CLK
Clock => num_in[17].CLK
Clock => num_in[18].CLK
Clock => num_in[19].CLK
Clock => num_in[20].CLK
Clock => num_in[21].CLK
Clock => num_in[22].CLK
Clock => num_in[23].CLK
Clock => num_in[24].CLK
Clock => num_in[25].CLK
Clock => num_in[26].CLK
Clock => num_in[27].CLK
Clock => num_in[28].CLK
Clock => num_in[29].CLK
Clock => num_in[30].CLK
Clock => num_in[31].CLK
Clock => num_in[32].CLK
Clock => num_in[33].CLK
Clock => num_in[34].CLK
Clock => num_in[35].CLK
Clock => num_in[36].CLK
Clock => num_in[37].CLK
Clock => num_in[38].CLK
Clock => num_in[39].CLK
Clock => num_in[40].CLK
Clock => num_in[41].CLK
Clock => num_in[42].CLK
Clock => num_in[43].CLK
Clock => num_in[44].CLK
Clock => num_in[45].CLK
Clock => num_in[46].CLK
Clock => num_in[47].CLK
Clock => num_in[48].CLK
Clock => num_in[49].CLK
Clock => num_in[50].CLK
Clock => num_in[51].CLK
Clock => num_in[52].CLK
Clock => num_in[53].CLK
Clock => num_in[54].CLK
Clock => num_in[55].CLK
Clock => num_in[56].CLK
Clock => num_in[57].CLK
Clock => num_in[58].CLK
Clock => num_in[59].CLK
Clock => num_in[60].CLK
Clock => num_in[61].CLK
Clock => num_in[62].CLK
Clock => num_in[63].CLK
reset_n => sq_root[0].ACLR
reset_n => sq_root[1].ACLR
reset_n => sq_root[2].ACLR
reset_n => sq_root[3].ACLR
reset_n => sq_root[4].ACLR
reset_n => sq_root[5].ACLR
reset_n => sq_root[6].ACLR
reset_n => sq_root[7].ACLR
reset_n => sq_root[8].ACLR
reset_n => sq_root[9].ACLR
reset_n => sq_root[10].ACLR
reset_n => sq_root[11].ACLR
reset_n => sq_root[12].ACLR
reset_n => sq_root[13].ACLR
reset_n => sq_root[14].ACLR
reset_n => sq_root[15].ACLR
reset_n => sq_root[16].ACLR
reset_n => sq_root[17].ACLR
reset_n => sq_root[18].ACLR
reset_n => sq_root[19].ACLR
reset_n => sq_root[20].ACLR
reset_n => sq_root[21].ACLR
reset_n => sq_root[22].ACLR
reset_n => sq_root[23].ACLR
reset_n => sq_root[24].ACLR
reset_n => sq_root[25].ACLR
reset_n => sq_root[26].ACLR
reset_n => sq_root[27].ACLR
reset_n => sq_root[28].ACLR
reset_n => sq_root[29].ACLR
reset_n => sq_root[30].ACLR
reset_n => sq_root[31].ACLR
reset_n => sq_root[32].ACLR
reset_n => sq_root[33].ACLR
reset_n => sq_root[34].ACLR
reset_n => sq_root[35].ACLR
reset_n => sq_root[36].ACLR
reset_n => sq_root[37].ACLR
reset_n => sq_root[38].ACLR
reset_n => sq_root[39].ACLR
reset_n => sq_root[40].ACLR
reset_n => sq_root[41].ACLR
reset_n => sq_root[42].ACLR
reset_n => sq_root[43].ACLR
reset_n => sq_root[44].ACLR
reset_n => sq_root[45].ACLR
reset_n => sq_root[46].ACLR
reset_n => sq_root[47].ACLR
reset_n => sq_root[48].ACLR
reset_n => sq_root[49].ACLR
reset_n => sq_root[50].ACLR
reset_n => sq_root[51].ACLR
reset_n => sq_root[52].ACLR
reset_n => sq_root[53].ACLR
reset_n => sq_root[54].ACLR
reset_n => sq_root[55].ACLR
reset_n => sq_root[56].ACLR
reset_n => sq_root[57].ACLR
reset_n => sq_root[58].ACLR
reset_n => sq_root[59].ACLR
reset_n => sq_root[60].ACLR
reset_n => sq_root[61].ACLR
reset_n => sq_root[62].ACLR
reset_n => done~reg0.ACLR
reset_n => q[0].ACLR
reset_n => q[1].ACLR
reset_n => q[2].ACLR
reset_n => q[3].ACLR
reset_n => q[4].ACLR
reset_n => q[5].ACLR
reset_n => q[6].ACLR
reset_n => q[7].ACLR
reset_n => q[8].ACLR
reset_n => q[9].ACLR
reset_n => q[10].ACLR
reset_n => q[11].ACLR
reset_n => q[12].ACLR
reset_n => q[13].ACLR
reset_n => q[14].ACLR
reset_n => q[15].ACLR
reset_n => q[16].ACLR
reset_n => q[17].ACLR
reset_n => q[18].ACLR
reset_n => q[19].ACLR
reset_n => q[20].ACLR
reset_n => q[21].ACLR
reset_n => q[22].ACLR
reset_n => q[23].ACLR
reset_n => q[24].ACLR
reset_n => q[25].ACLR
reset_n => q[26].ACLR
reset_n => q[27].ACLR
reset_n => q[28].ACLR
reset_n => q[29].ACLR
reset_n => q[30].ACLR
reset_n => q[31].ACLR
reset_n => r[0].ACLR
reset_n => r[1].ACLR
reset_n => r[2].ACLR
reset_n => r[3].ACLR
reset_n => r[4].ACLR
reset_n => r[5].ACLR
reset_n => r[6].ACLR
reset_n => r[7].ACLR
reset_n => r[8].ACLR
reset_n => r[9].ACLR
reset_n => r[10].ACLR
reset_n => r[11].ACLR
reset_n => r[12].ACLR
reset_n => r[13].ACLR
reset_n => r[14].ACLR
reset_n => r[15].ACLR
reset_n => r[16].ACLR
reset_n => r[17].ACLR
reset_n => r[18].ACLR
reset_n => r[19].ACLR
reset_n => r[20].ACLR
reset_n => r[21].ACLR
reset_n => r[22].ACLR
reset_n => r[23].ACLR
reset_n => r[24].ACLR
reset_n => r[25].ACLR
reset_n => r[26].ACLR
reset_n => r[27].ACLR
reset_n => r[28].ACLR
reset_n => r[29].ACLR
reset_n => r[30].ACLR
reset_n => r[31].ACLR
reset_n => r[33].ACLR
reset_n => a[0].ACLR
reset_n => a[1].ACLR
reset_n => a[2].ACLR
reset_n => a[3].ACLR
reset_n => a[4].ACLR
reset_n => a[5].ACLR
reset_n => a[6].ACLR
reset_n => a[7].ACLR
reset_n => a[8].ACLR
reset_n => a[9].ACLR
reset_n => a[10].ACLR
reset_n => a[11].ACLR
reset_n => a[12].ACLR
reset_n => a[13].ACLR
reset_n => a[14].ACLR
reset_n => a[15].ACLR
reset_n => a[16].ACLR
reset_n => a[17].ACLR
reset_n => a[18].ACLR
reset_n => a[19].ACLR
reset_n => a[20].ACLR
reset_n => a[21].ACLR
reset_n => a[22].ACLR
reset_n => a[23].ACLR
reset_n => a[24].ACLR
reset_n => a[25].ACLR
reset_n => a[26].ACLR
reset_n => a[27].ACLR
reset_n => a[28].ACLR
reset_n => a[29].ACLR
reset_n => a[30].ACLR
reset_n => a[31].ACLR
reset_n => a[32].ACLR
reset_n => a[33].ACLR
reset_n => a[34].ACLR
reset_n => a[35].ACLR
reset_n => a[36].ACLR
reset_n => a[37].ACLR
reset_n => a[38].ACLR
reset_n => a[39].ACLR
reset_n => a[40].ACLR
reset_n => a[41].ACLR
reset_n => a[42].ACLR
reset_n => a[43].ACLR
reset_n => a[44].ACLR
reset_n => a[45].ACLR
reset_n => a[46].ACLR
reset_n => a[47].ACLR
reset_n => a[48].ACLR
reset_n => a[49].ACLR
reset_n => a[50].ACLR
reset_n => a[51].ACLR
reset_n => a[52].ACLR
reset_n => a[53].ACLR
reset_n => a[54].ACLR
reset_n => a[55].ACLR
reset_n => a[56].ACLR
reset_n => a[57].ACLR
reset_n => a[58].ACLR
reset_n => a[59].ACLR
reset_n => a[60].ACLR
reset_n => a[61].ACLR
reset_n => a[62].ACLR
reset_n => a[63].ACLR
reset_n => i[0].ACLR
reset_n => i[1].ACLR
reset_n => i[2].ACLR
reset_n => i[3].ACLR
reset_n => i[4].ACLR
reset_n => i[5].ACLR
reset_n => i[6].ACLR
reset_n => i[7].ACLR
reset_n => i[8].ACLR
reset_n => i[9].ACLR
reset_n => i[10].ACLR
reset_n => i[11].ACLR
reset_n => i[12].ACLR
reset_n => i[13].ACLR
reset_n => i[14].ACLR
reset_n => i[15].ACLR
reset_n => i[16].ACLR
reset_n => i[17].ACLR
reset_n => i[18].ACLR
reset_n => i[19].ACLR
reset_n => i[20].ACLR
reset_n => i[21].ACLR
reset_n => i[22].ACLR
reset_n => i[23].ACLR
reset_n => i[24].ACLR
reset_n => i[25].ACLR
reset_n => i[26].ACLR
reset_n => i[27].ACLR
reset_n => i[28].ACLR
reset_n => i[29].ACLR
reset_n => i[30].ACLR
reset_n => i[31].ACLR
res_fase[0] => ~NO_FANOUT~
res_fase[1] => ~NO_FANOUT~
res_fase[2] => ~NO_FANOUT~
res_fase[3] => ~NO_FANOUT~
res_fase[4] => ~NO_FANOUT~
res_fase[5] => ~NO_FANOUT~
res_fase[6] => ~NO_FANOUT~
res_fase[7] => ~NO_FANOUT~
res_fase[8] => ~NO_FANOUT~
res_fase[9] => ~NO_FANOUT~
res_fase[10] => ~NO_FANOUT~
res_fase[11] => ~NO_FANOUT~
res_fase[12] => ~NO_FANOUT~
res_fase[13] => ~NO_FANOUT~
res_fase[14] => ~NO_FANOUT~
res_fase[15] => ~NO_FANOUT~
res_fase[16] => ~NO_FANOUT~
res_fase[17] => ~NO_FANOUT~
res_fase[18] => ~NO_FANOUT~
res_fase[19] => ~NO_FANOUT~
res_fase[20] => Mult0.IN86
res_fase[20] => Mult0.IN87
res_fase[21] => Mult0.IN84
res_fase[21] => Mult0.IN85
res_fase[22] => Mult0.IN82
res_fase[22] => Mult0.IN83
res_fase[23] => Mult0.IN80
res_fase[23] => Mult0.IN81
res_fase[24] => Mult0.IN78
res_fase[24] => Mult0.IN79
res_fase[25] => Mult0.IN76
res_fase[25] => Mult0.IN77
res_fase[26] => Mult0.IN74
res_fase[26] => Mult0.IN75
res_fase[27] => Mult0.IN72
res_fase[27] => Mult0.IN73
res_fase[28] => Mult0.IN70
res_fase[28] => Mult0.IN71
res_fase[29] => Mult0.IN68
res_fase[29] => Mult0.IN69
res_fase[30] => Mult0.IN66
res_fase[30] => Mult0.IN67
res_fase[31] => Mult0.IN64
res_fase[31] => Mult0.IN65
res_fase[32] => Mult0.IN62
res_fase[32] => Mult0.IN63
res_fase[33] => Mult0.IN60
res_fase[33] => Mult0.IN61
res_fase[34] => Mult0.IN58
res_fase[34] => Mult0.IN59
res_fase[35] => Mult0.IN56
res_fase[35] => Mult0.IN57
res_fase[36] => Mult0.IN54
res_fase[36] => Mult0.IN55
res_fase[37] => Mult0.IN52
res_fase[37] => Mult0.IN53
res_fase[38] => Mult0.IN50
res_fase[38] => Mult0.IN51
res_fase[39] => Mult0.IN48
res_fase[39] => Mult0.IN49
res_fase[40] => Mult0.IN46
res_fase[40] => Mult0.IN47
res_fase[41] => Mult0.IN44
res_fase[41] => Mult0.IN45
res_fase[42] => Mult0.IN42
res_fase[42] => Mult0.IN43
res_fase[43] => Mult0.IN40
res_fase[43] => Mult0.IN41
res_fase[44] => Mult0.IN38
res_fase[44] => Mult0.IN39
res_fase[45] => Mult0.IN36
res_fase[45] => Mult0.IN37
res_fase[46] => Mult0.IN34
res_fase[46] => Mult0.IN35
res_fase[47] => Mult0.IN32
res_fase[47] => Mult0.IN33
res_fase[48] => Mult0.IN30
res_fase[48] => Mult0.IN31
res_fase[49] => Mult0.IN28
res_fase[49] => Mult0.IN29
res_fase[50] => Mult0.IN26
res_fase[50] => Mult0.IN27
res_fase[51] => Mult0.IN24
res_fase[51] => Mult0.IN25
res_fase[52] => Mult0.IN22
res_fase[52] => Mult0.IN23
res_fase[53] => Mult0.IN20
res_fase[53] => Mult0.IN21
res_fase[54] => Mult0.IN18
res_fase[54] => Mult0.IN19
res_fase[55] => Mult0.IN16
res_fase[55] => Mult0.IN17
res_fase[56] => Mult0.IN14
res_fase[56] => Mult0.IN15
res_fase[57] => Mult0.IN12
res_fase[57] => Mult0.IN13
res_fase[58] => Mult0.IN10
res_fase[58] => Mult0.IN11
res_fase[59] => Mult0.IN8
res_fase[59] => Mult0.IN9
res_fase[60] => Mult0.IN6
res_fase[60] => Mult0.IN7
res_fase[61] => Mult0.IN4
res_fase[61] => Mult0.IN5
res_fase[62] => Mult0.IN2
res_fase[62] => Mult0.IN3
res_fase[63] => Mult0.IN0
res_fase[63] => Mult0.IN1
res_cuad[0] => ~NO_FANOUT~
res_cuad[1] => ~NO_FANOUT~
res_cuad[2] => ~NO_FANOUT~
res_cuad[3] => ~NO_FANOUT~
res_cuad[4] => ~NO_FANOUT~
res_cuad[5] => ~NO_FANOUT~
res_cuad[6] => ~NO_FANOUT~
res_cuad[7] => ~NO_FANOUT~
res_cuad[8] => ~NO_FANOUT~
res_cuad[9] => ~NO_FANOUT~
res_cuad[10] => ~NO_FANOUT~
res_cuad[11] => ~NO_FANOUT~
res_cuad[12] => ~NO_FANOUT~
res_cuad[13] => ~NO_FANOUT~
res_cuad[14] => ~NO_FANOUT~
res_cuad[15] => ~NO_FANOUT~
res_cuad[16] => ~NO_FANOUT~
res_cuad[17] => ~NO_FANOUT~
res_cuad[18] => ~NO_FANOUT~
res_cuad[19] => ~NO_FANOUT~
res_cuad[20] => Mult1.IN86
res_cuad[20] => Mult1.IN87
res_cuad[21] => Mult1.IN84
res_cuad[21] => Mult1.IN85
res_cuad[22] => Mult1.IN82
res_cuad[22] => Mult1.IN83
res_cuad[23] => Mult1.IN80
res_cuad[23] => Mult1.IN81
res_cuad[24] => Mult1.IN78
res_cuad[24] => Mult1.IN79
res_cuad[25] => Mult1.IN76
res_cuad[25] => Mult1.IN77
res_cuad[26] => Mult1.IN74
res_cuad[26] => Mult1.IN75
res_cuad[27] => Mult1.IN72
res_cuad[27] => Mult1.IN73
res_cuad[28] => Mult1.IN70
res_cuad[28] => Mult1.IN71
res_cuad[29] => Mult1.IN68
res_cuad[29] => Mult1.IN69
res_cuad[30] => Mult1.IN66
res_cuad[30] => Mult1.IN67
res_cuad[31] => Mult1.IN64
res_cuad[31] => Mult1.IN65
res_cuad[32] => Mult1.IN62
res_cuad[32] => Mult1.IN63
res_cuad[33] => Mult1.IN60
res_cuad[33] => Mult1.IN61
res_cuad[34] => Mult1.IN58
res_cuad[34] => Mult1.IN59
res_cuad[35] => Mult1.IN56
res_cuad[35] => Mult1.IN57
res_cuad[36] => Mult1.IN54
res_cuad[36] => Mult1.IN55
res_cuad[37] => Mult1.IN52
res_cuad[37] => Mult1.IN53
res_cuad[38] => Mult1.IN50
res_cuad[38] => Mult1.IN51
res_cuad[39] => Mult1.IN48
res_cuad[39] => Mult1.IN49
res_cuad[40] => Mult1.IN46
res_cuad[40] => Mult1.IN47
res_cuad[41] => Mult1.IN44
res_cuad[41] => Mult1.IN45
res_cuad[42] => Mult1.IN42
res_cuad[42] => Mult1.IN43
res_cuad[43] => Mult1.IN40
res_cuad[43] => Mult1.IN41
res_cuad[44] => Mult1.IN38
res_cuad[44] => Mult1.IN39
res_cuad[45] => Mult1.IN36
res_cuad[45] => Mult1.IN37
res_cuad[46] => Mult1.IN34
res_cuad[46] => Mult1.IN35
res_cuad[47] => Mult1.IN32
res_cuad[47] => Mult1.IN33
res_cuad[48] => Mult1.IN30
res_cuad[48] => Mult1.IN31
res_cuad[49] => Mult1.IN28
res_cuad[49] => Mult1.IN29
res_cuad[50] => Mult1.IN26
res_cuad[50] => Mult1.IN27
res_cuad[51] => Mult1.IN24
res_cuad[51] => Mult1.IN25
res_cuad[52] => Mult1.IN22
res_cuad[52] => Mult1.IN23
res_cuad[53] => Mult1.IN20
res_cuad[53] => Mult1.IN21
res_cuad[54] => Mult1.IN18
res_cuad[54] => Mult1.IN19
res_cuad[55] => Mult1.IN16
res_cuad[55] => Mult1.IN17
res_cuad[56] => Mult1.IN14
res_cuad[56] => Mult1.IN15
res_cuad[57] => Mult1.IN12
res_cuad[57] => Mult1.IN13
res_cuad[58] => Mult1.IN10
res_cuad[58] => Mult1.IN11
res_cuad[59] => Mult1.IN8
res_cuad[59] => Mult1.IN9
res_cuad[60] => Mult1.IN6
res_cuad[60] => Mult1.IN7
res_cuad[61] => Mult1.IN4
res_cuad[61] => Mult1.IN5
res_cuad[62] => Mult1.IN2
res_cuad[62] => Mult1.IN3
res_cuad[63] => Mult1.IN0
res_cuad[63] => Mult1.IN1
done <= done~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[0] <= amplitud[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[1] <= amplitud[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[2] <= amplitud[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[3] <= amplitud[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[4] <= amplitud[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[5] <= amplitud[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[6] <= amplitud[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[7] <= amplitud[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[8] <= amplitud[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[9] <= amplitud[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[10] <= amplitud[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[11] <= amplitud[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[12] <= amplitud[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[13] <= amplitud[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[14] <= amplitud[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[15] <= amplitud[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[16] <= amplitud[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[17] <= amplitud[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[18] <= amplitud[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[19] <= amplitud[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[20] <= amplitud[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[21] <= amplitud[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[22] <= amplitud[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[23] <= amplitud[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[24] <= amplitud[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[25] <= amplitud[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[26] <= amplitud[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[27] <= amplitud[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[28] <= amplitud[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[29] <= amplitud[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[30] <= amplitud[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[31] <= amplitud[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[32] <= amplitud[32]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[33] <= amplitud[33]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[34] <= amplitud[34]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[35] <= amplitud[35]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[36] <= amplitud[36]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[37] <= amplitud[37]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[38] <= amplitud[38]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[39] <= amplitud[39]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[40] <= amplitud[40]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[41] <= amplitud[41]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[42] <= amplitud[42]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[43] <= amplitud[43]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[44] <= amplitud[44]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[45] <= amplitud[45]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[46] <= amplitud[46]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[47] <= amplitud[47]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[48] <= amplitud[48]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[49] <= amplitud[49]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[50] <= amplitud[50]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[51] <= amplitud[51]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[52] <= amplitud[52]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[53] <= amplitud[53]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[54] <= amplitud[54]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[55] <= amplitud[55]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[56] <= amplitud[56]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[57] <= amplitud[57]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[58] <= amplitud[58]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[59] <= amplitud[59]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[60] <= amplitud[60]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[61] <= amplitud[61]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[62] <= amplitud[62]~reg0.DB_MAX_OUTPUT_PORT_TYPE
amplitud[63] <= amplitud[63]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|coherent_average_tb|descomponer_en_digitos:desc_li
numero[0] => Mod0.IN19
numero[0] => Div0.IN19
numero[0] => Div1.IN22
numero[0] => Div2.IN25
numero[0] => Div3.IN29
numero[0] => Div4.IN32
numero[1] => Mod0.IN18
numero[1] => Div0.IN18
numero[1] => Div1.IN21
numero[1] => Div2.IN24
numero[1] => Div3.IN28
numero[1] => Div4.IN31
numero[2] => Mod0.IN17
numero[2] => Div0.IN17
numero[2] => Div1.IN20
numero[2] => Div2.IN23
numero[2] => Div3.IN27
numero[2] => Div4.IN30
numero[3] => Mod0.IN16
numero[3] => Div0.IN16
numero[3] => Div1.IN19
numero[3] => Div2.IN22
numero[3] => Div3.IN26
numero[3] => Div4.IN29
numero[4] => Mod0.IN15
numero[4] => Div0.IN15
numero[4] => Div1.IN18
numero[4] => Div2.IN21
numero[4] => Div3.IN25
numero[4] => Div4.IN28
numero[5] => Mod0.IN14
numero[5] => Div0.IN14
numero[5] => Div1.IN17
numero[5] => Div2.IN20
numero[5] => Div3.IN24
numero[5] => Div4.IN27
numero[6] => Mod0.IN13
numero[6] => Div0.IN13
numero[6] => Div1.IN16
numero[6] => Div2.IN19
numero[6] => Div3.IN23
numero[6] => Div4.IN26
numero[7] => Mod0.IN12
numero[7] => Div0.IN12
numero[7] => Div1.IN15
numero[7] => Div2.IN18
numero[7] => Div3.IN22
numero[7] => Div4.IN25
numero[8] => Mod0.IN11
numero[8] => Div0.IN11
numero[8] => Div1.IN14
numero[8] => Div2.IN17
numero[8] => Div3.IN21
numero[8] => Div4.IN24
numero[9] => Mod0.IN10
numero[9] => Div0.IN10
numero[9] => Div1.IN13
numero[9] => Div2.IN16
numero[9] => Div3.IN20
numero[9] => Div4.IN23
numero[10] => Mod0.IN9
numero[10] => Div0.IN9
numero[10] => Div1.IN12
numero[10] => Div2.IN15
numero[10] => Div3.IN19
numero[10] => Div4.IN22
numero[11] => Mod0.IN8
numero[11] => Div0.IN8
numero[11] => Div1.IN11
numero[11] => Div2.IN14
numero[11] => Div3.IN18
numero[11] => Div4.IN21
numero[12] => Mod0.IN7
numero[12] => Div0.IN7
numero[12] => Div1.IN10
numero[12] => Div2.IN13
numero[12] => Div3.IN17
numero[12] => Div4.IN20
numero[13] => Mod0.IN6
numero[13] => Div0.IN6
numero[13] => Div1.IN9
numero[13] => Div2.IN12
numero[13] => Div3.IN16
numero[13] => Div4.IN19
numero[14] => Mod0.IN5
numero[14] => Div0.IN5
numero[14] => Div1.IN8
numero[14] => Div2.IN11
numero[14] => Div3.IN15
numero[14] => Div4.IN18
numero[15] => Mod0.IN4
numero[15] => Div0.IN4
numero[15] => Div1.IN7
numero[15] => Div2.IN10
numero[15] => Div3.IN14
numero[15] => Div4.IN17
digit0[0] <= Mod0.DB_MAX_OUTPUT_PORT_TYPE
digit0[1] <= Mod0.DB_MAX_OUTPUT_PORT_TYPE
digit0[2] <= Mod0.DB_MAX_OUTPUT_PORT_TYPE
digit0[3] <= Mod0.DB_MAX_OUTPUT_PORT_TYPE
digit0[4] <= <GND>
digit1[0] <= Mod1.DB_MAX_OUTPUT_PORT_TYPE
digit1[1] <= Mod1.DB_MAX_OUTPUT_PORT_TYPE
digit1[2] <= Mod1.DB_MAX_OUTPUT_PORT_TYPE
digit1[3] <= Mod1.DB_MAX_OUTPUT_PORT_TYPE
digit1[4] <= <GND>
digit2[0] <= Mod2.DB_MAX_OUTPUT_PORT_TYPE
digit2[1] <= Mod2.DB_MAX_OUTPUT_PORT_TYPE
digit2[2] <= Mod2.DB_MAX_OUTPUT_PORT_TYPE
digit2[3] <= Mod2.DB_MAX_OUTPUT_PORT_TYPE
digit2[4] <= <GND>
digit3[0] <= Mod3.DB_MAX_OUTPUT_PORT_TYPE
digit3[1] <= Mod3.DB_MAX_OUTPUT_PORT_TYPE
digit3[2] <= Mod3.DB_MAX_OUTPUT_PORT_TYPE
digit3[3] <= Mod3.DB_MAX_OUTPUT_PORT_TYPE
digit3[4] <= <GND>
digit4[0] <= Mod4.DB_MAX_OUTPUT_PORT_TYPE
digit4[1] <= Mod4.DB_MAX_OUTPUT_PORT_TYPE
digit4[2] <= Mod4.DB_MAX_OUTPUT_PORT_TYPE
digit4[3] <= Mod4.DB_MAX_OUTPUT_PORT_TYPE
digit4[4] <= <GND>
digit5[0] <= Mod5.DB_MAX_OUTPUT_PORT_TYPE
digit5[1] <= Mod5.DB_MAX_OUTPUT_PORT_TYPE
digit5[2] <= Mod5.DB_MAX_OUTPUT_PORT_TYPE
digit5[3] <= Mod5.DB_MAX_OUTPUT_PORT_TYPE
digit5[4] <= <GND>


|coherent_average_tb|BCD_display:display
bcd0[0] => bcd0[0].IN1
bcd0[1] => bcd0[1].IN1
bcd0[2] => bcd0[2].IN1
bcd0[3] => bcd0[3].IN1
bcd1[0] => bcd1[0].IN1
bcd1[1] => bcd1[1].IN1
bcd1[2] => bcd1[2].IN1
bcd1[3] => bcd1[3].IN1
bcd2[0] => bcd2[0].IN1
bcd2[1] => bcd2[1].IN1
bcd2[2] => bcd2[2].IN1
bcd2[3] => bcd2[3].IN1
bcd3[0] => bcd3[0].IN1
bcd3[1] => bcd3[1].IN1
bcd3[2] => bcd3[2].IN1
bcd3[3] => bcd3[3].IN1
bcd4[0] => bcd4[0].IN1
bcd4[1] => bcd4[1].IN1
bcd4[2] => bcd4[2].IN1
bcd4[3] => bcd4[3].IN1
bcd5[0] => bcd5[0].IN1
bcd5[1] => bcd5[1].IN1
bcd5[2] => bcd5[2].IN1
bcd5[3] => bcd5[3].IN1
HEX0[6] <= segment7:hex0.seg
HEX0[5] <= segment7:hex0.seg
HEX0[4] <= segment7:hex0.seg
HEX0[3] <= segment7:hex0.seg
HEX0[2] <= segment7:hex0.seg
HEX0[1] <= segment7:hex0.seg
HEX0[0] <= segment7:hex0.seg
HEX1[6] <= segment7:hex1.seg
HEX1[5] <= segment7:hex1.seg
HEX1[4] <= segment7:hex1.seg
HEX1[3] <= segment7:hex1.seg
HEX1[2] <= segment7:hex1.seg
HEX1[1] <= segment7:hex1.seg
HEX1[0] <= segment7:hex1.seg
HEX2[6] <= segment7:hex2.seg
HEX2[5] <= segment7:hex2.seg
HEX2[4] <= segment7:hex2.seg
HEX2[3] <= segment7:hex2.seg
HEX2[2] <= segment7:hex2.seg
HEX2[1] <= segment7:hex2.seg
HEX2[0] <= segment7:hex2.seg
HEX3[6] <= segment7:hex3.seg
HEX3[5] <= segment7:hex3.seg
HEX3[4] <= segment7:hex3.seg
HEX3[3] <= segment7:hex3.seg
HEX3[2] <= segment7:hex3.seg
HEX3[1] <= segment7:hex3.seg
HEX3[0] <= segment7:hex3.seg
HEX4[6] <= segment7:hex4.seg
HEX4[5] <= segment7:hex4.seg
HEX4[4] <= segment7:hex4.seg
HEX4[3] <= segment7:hex4.seg
HEX4[2] <= segment7:hex4.seg
HEX4[1] <= segment7:hex4.seg
HEX4[0] <= segment7:hex4.seg
HEX5[6] <= segment7:hex5.seg
HEX5[5] <= segment7:hex5.seg
HEX5[4] <= segment7:hex5.seg
HEX5[3] <= segment7:hex5.seg
HEX5[2] <= segment7:hex5.seg
HEX5[1] <= segment7:hex5.seg
HEX5[0] <= segment7:hex5.seg


|coherent_average_tb|BCD_display:display|segment7:hex0
bcd[0] => Decoder0.IN3
bcd[1] => Decoder0.IN2
bcd[2] => Decoder0.IN1
bcd[3] => Decoder0.IN0
seg[6] <= WideOr6.DB_MAX_OUTPUT_PORT_TYPE
seg[5] <= WideOr5.DB_MAX_OUTPUT_PORT_TYPE
seg[4] <= WideOr4.DB_MAX_OUTPUT_PORT_TYPE
seg[3] <= WideOr3.DB_MAX_OUTPUT_PORT_TYPE
seg[2] <= WideOr2.DB_MAX_OUTPUT_PORT_TYPE
seg[1] <= WideOr1.DB_MAX_OUTPUT_PORT_TYPE
seg[0] <= WideOr0.DB_MAX_OUTPUT_PORT_TYPE


|coherent_average_tb|BCD_display:display|segment7:hex1
bcd[0] => Decoder0.IN3
bcd[1] => Decoder0.IN2
bcd[2] => Decoder0.IN1
bcd[3] => Decoder0.IN0
seg[6] <= WideOr6.DB_MAX_OUTPUT_PORT_TYPE
seg[5] <= WideOr5.DB_MAX_OUTPUT_PORT_TYPE
seg[4] <= WideOr4.DB_MAX_OUTPUT_PORT_TYPE
seg[3] <= WideOr3.DB_MAX_OUTPUT_PORT_TYPE
seg[2] <= WideOr2.DB_MAX_OUTPUT_PORT_TYPE
seg[1] <= WideOr1.DB_MAX_OUTPUT_PORT_TYPE
seg[0] <= WideOr0.DB_MAX_OUTPUT_PORT_TYPE


|coherent_average_tb|BCD_display:display|segment7:hex2
bcd[0] => Decoder0.IN3
bcd[1] => Decoder0.IN2
bcd[2] => Decoder0.IN1
bcd[3] => Decoder0.IN0
seg[6] <= WideOr6.DB_MAX_OUTPUT_PORT_TYPE
seg[5] <= WideOr5.DB_MAX_OUTPUT_PORT_TYPE
seg[4] <= WideOr4.DB_MAX_OUTPUT_PORT_TYPE
seg[3] <= WideOr3.DB_MAX_OUTPUT_PORT_TYPE
seg[2] <= WideOr2.DB_MAX_OUTPUT_PORT_TYPE
seg[1] <= WideOr1.DB_MAX_OUTPUT_PORT_TYPE
seg[0] <= WideOr0.DB_MAX_OUTPUT_PORT_TYPE


|coherent_average_tb|BCD_display:display|segment7:hex3
bcd[0] => Decoder0.IN3
bcd[1] => Decoder0.IN2
bcd[2] => Decoder0.IN1
bcd[3] => Decoder0.IN0
seg[6] <= WideOr6.DB_MAX_OUTPUT_PORT_TYPE
seg[5] <= WideOr5.DB_MAX_OUTPUT_PORT_TYPE
seg[4] <= WideOr4.DB_MAX_OUTPUT_PORT_TYPE
seg[3] <= WideOr3.DB_MAX_OUTPUT_PORT_TYPE
seg[2] <= WideOr2.DB_MAX_OUTPUT_PORT_TYPE
seg[1] <= WideOr1.DB_MAX_OUTPUT_PORT_TYPE
seg[0] <= WideOr0.DB_MAX_OUTPUT_PORT_TYPE


|coherent_average_tb|BCD_display:display|segment7:hex4
bcd[0] => Decoder0.IN3
bcd[1] => Decoder0.IN2
bcd[2] => Decoder0.IN1
bcd[3] => Decoder0.IN0
seg[6] <= WideOr6.DB_MAX_OUTPUT_PORT_TYPE
seg[5] <= WideOr5.DB_MAX_OUTPUT_PORT_TYPE
seg[4] <= WideOr4.DB_MAX_OUTPUT_PORT_TYPE
seg[3] <= WideOr3.DB_MAX_OUTPUT_PORT_TYPE
seg[2] <= WideOr2.DB_MAX_OUTPUT_PORT_TYPE
seg[1] <= WideOr1.DB_MAX_OUTPUT_PORT_TYPE
seg[0] <= WideOr0.DB_MAX_OUTPUT_PORT_TYPE


|coherent_average_tb|BCD_display:display|segment7:hex5
bcd[0] => Decoder0.IN3
bcd[1] => Decoder0.IN2
bcd[2] => Decoder0.IN1
bcd[3] => Decoder0.IN0
seg[6] <= WideOr6.DB_MAX_OUTPUT_PORT_TYPE
seg[5] <= WideOr5.DB_MAX_OUTPUT_PORT_TYPE
seg[4] <= WideOr4.DB_MAX_OUTPUT_PORT_TYPE
seg[3] <= WideOr3.DB_MAX_OUTPUT_PORT_TYPE
seg[2] <= WideOr2.DB_MAX_OUTPUT_PORT_TYPE
seg[1] <= WideOr1.DB_MAX_OUTPUT_PORT_TYPE
seg[0] <= WideOr0.DB_MAX_OUTPUT_PORT_TYPE


